(57)【要約】【課題】  コネクタ、信号線、及び入出力信号数を増やすことなく、接続状態を検出できる接続状態監視装置。【解決手段】  ハーネス１６Ｂがコネクタ２４Ａ、２４Ｂから外れた場合は、電源３８Ａとの接続が断たれ、グランド同電位となり、入力端子１３４Ａのレベル検出によりハーネス１６Ａの接続に異常があると判断することができる。また、ハーネス１６Ｂがコネクタ２４Ｃ、２４Ｄから外れた場合は、グランドとの接続が断たれ、ＶＢ＝ＶＣＣとなり、入力端子２３４Ｂのレベル検出によりハーネス１６Ｂの接続に異常があると判断することができる。さらに、ハーネス１６Ｃがコネクタ２４Ｅ、２４Ｆから外れた場合は、電源３８Ｃとの接続が断たれ、グランド同電位となり、入出力端子４６のレベル検出によりハーネス１６Ｃの接続に異常があると判断することができる。【選択図】  図４
2007059345.tif 000002
【特許請求の範囲】
【請求項１】
複数の基板間をハーネスを用いて電気的に接続し、一方の基板の出力端子から他方の基板に対して指示信号を送出することで、他方の基板に接続されるデバイスを動作させる動作制御回路に用いられる、前記ハーネスの接続状態を監視する接続状態監視装置であって、
前記一方の基板の出力端子が前記指示信号を非出力としている場合に、前記一方の基板の入力端子へ監視信号を入力させる監視信号生成回路と、
前記監視信号生成回路から入力した入力端子における監視信号の状態を監視する監視手段と、
前記監視手段が監視する状態に基づいて前記ハーネスが正常接続されているか又は異常接続されているかを検出する検出手段と、
を有することを特徴とする接続状態監視装置。
【請求項２】
前記一方の基板の出力端子と入力端子とが共通の端子であることを特徴とする請求項１記載の接続状態監視装置。
【請求項３】
前記監視信号生成回路は、電圧を供給する電源部と、当該電源部から供給される電圧に対して前記ハーネスの正常接続時に流れる電流と、前記ハーネスの異常接続時に流れる電流とを変化させる複数の抵抗とで構成され、
前記監視信号は、電源部から供給される電圧と、前記正常接続、又は前記異常接続の各々の状態での合成抵抗により生成されることを特徴とする請求項１又は請求項２記載の接続状態監視装置。
【請求項４】
前記他方の基板に設けられた抵抗により信号がプルアップされている場合は、前記一方の基板の出力端子と接続する抵抗をプルダウン抵抗とし、
前記他方の基板に設けられた抵抗により信号がプルダウンされている場合は、前記一方の基板の出力端子と接続する抵抗をプルアップ抵抗とすることを特徴とする請求項１乃至請求項３の何れか１項記載の接続状態監視装置。
【請求項５】
一対の基板間をハーネスを用いて電気的に接続し、一方の基板が他方の基板を動作させる動作制御回路に用いられる、前記ハーネスの接続状態を監視する接続状態監視装置であって、
前記ハーネスを構成する信号線に含まれ、各々容量が異なる多くとも１つのコンデンサを直列に介してグランドに接地する複数の検出用信号線と、
前記コンデンサの各容量の総容量に基づく時定数を算出する算出手段と、
前記検出用信号線と接続し、該検出用信号線からの入力信号を検出する検出手段と、
前記検出手段の検出に基づき、前記一方の基板における電圧が所定の電圧となるまでの時間を検出する時間検出手段と、
前記算出手段が算出した時定数と前記時間検出手段が検出した時間との比較により、前記ハーネスの接続状態が正常か異常かを検出する接続状態検出手段と、
前記接続状態検出手段が接続状態が異常と検出した場合、前記時間検出手段が検出した時間に基づき、前記ハーネスの接続状態が異常である箇所を特定する特定手段と、
を備えることを特徴とする接続状態監視装置。
【請求項６】
前記第１の基板において、前記検出手段の検出位置とプルアップ抵抗を介した電源部との間に設けられ、２値の異なる所定の閾値が設けられて、該閾値を超えるときに、該閾値に対応した異なる一定の振幅の出力をする出力手段を更に有し、
前記時間検出手段は、前記出力手段の出力に基づき検出を行うことを特徴とする請求項５記載の接続状態監視装置。
【請求項７】
一対の基板間をハーネスを用いて電気的に接続し、一方の基板が他方の基板を動作させる動作制御回路に用いられる、前記ハーネスの接続状態を監視する接続状態監視装置であって、
前記ハーネスを構成する信号線に含まれ、各々抵抗値が異なる抵抗を直列に介してグランドと接続する複数の検出用信号線と、
前記抵抗の各抵抗値の合成抵抗値に基づき、前記ハーネスの接続が正常な場合の電圧値を予め算出する算出手段と、
前記検出用信号線と接続し、該検出用信号線から入力される電圧値を検出する電圧検出手段と、
前記算出手段が算出した電圧値と前記電圧検出手段が検出した電圧値との比較により、前記ハーネスの接続状態が正常か異常かを検出する接続状態検出手段と、
前記接続状態検出手段が接続状態が異常と検出した場合、前記電圧検出手段が検出した電圧値に基づき、前記ハーネスの接続状態が異常である箇所を特定する特定手段と、
を備えることを特徴とする接続状態監視装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接続状態監視装置に係り、複数の基板間をハーネスを用いて電気的に接続し、一方の基板が他方の基板を動作させる動作制御回路に用いられる、前記ハーネスの接続状態を監視する接続状態監視装置に関する。
【背景技術】
【０００２】
複数の電気基板間で信号を伝送する場合において、電気基板間の接続の取り外しが容易にできるように、電気基板に設けられて複数に分けられたコネクタ同士をハーネスによって接続する場合がある。このような場合においては、当該ハーネスがコネクタから外れている、または半挿しとなっている等の接続不良をより早く検出することが必要である。
【０００３】
これに対し、近年電子装置の複雑化により、ハーネス、及びコネクタの数が増加している。このため、ハーネスの接続不良による動作不良が問題となってきている。
【０００４】
前記問題を解決するために、複数対のコネクタの各一対のコネクタ間の２組の接続ピンを検出信号ライン用のピンとして設定し、他方のコネクタの２本のピンからなる検出端子を直列接続し、判別手段の入力端子に接続することにより、コネクタ抜けを検出する技術が提案されている（特許文献１参照）。
【０００５】
また、接続確認用の信号を２本追加し、接続不良を検出する技術が提案されている（特許文献２参照）。
【特許文献１】特開昭６１−２３７３７６号公報
【特許文献２】特開平０９−１４８０３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記特許文献１で提案されている技術では、特にＦＦＣ等の様な多数のピンがあるコネクタの場合には、ハーネスが斜めに刺さりやすい。このような場合、誤って正常と検知してしまう可能性があるという問題がある。さらに、ハーネス、及びコネクタが複数あった場合には、どのハーネスが抜けているかを検知できないという問題がある。
【０００７】
また、前記特許文献２で提案されている技術では、本来必要である信号線の他に、接続確認用の信号線を２本追加する必要が生じる。即ち、コネクタ、信号線、及び入出力信号数を増やさなくてはいけないという問題がある。
【０００８】
本発明は、上記事実を考慮し、コネクタ、信号線、及び入出力信号数を増やすことなく、接続状態を検出できる接続状態監視装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
第１の発明は、複数の基板間をハーネスを用いて電気的に接続し、一方の基板の出力端子から他方の基板に対して指示信号を送出することで、他方の基板に接続されるデバイスを動作させる動作制御回路に用いられる、前記ハーネスの接続状態を監視する接続状態監視装置であって、前記一方の基板の出力端子が前記指示信号を非出力としている場合に、前記一方の基板の入力端子へ監視信号を入力させる監視信号生成回路と、前記監視信号生成回路から入力した入力端子における監視信号の状態を監視する監視手段と、前記監視手段が監視する状態に基づいて前記ハーネスが正常接続されているか又は異常接続されているかを検出する検出手段と、を有することを特徴とする。
【００１０】
第１の発明においては、前記一方の基板の出力端子と入力端子とが共通の端子であってもよい。
【００１１】
また、第１の発明においては、前記監視信号生成回路は、電圧を供給する電源部と、当該電源部から供給される電圧に対して前記ハーネスの正常接続時に流れる電流と、前記ハーネスの異常接続時に流れる電流とを変化させる複数の抵抗とで構成され、前記監視信号は、電源部から供給される電圧と、前記正常接続、又は前記異常接続の各々の状態での合成抵抗により生成されることを特徴とする。
【００１２】
さらに、第１の発明においては、前記他方の基板に設けられた抵抗により信号がプルアップされている場合は、前記一方の基板の出力端子と接続する抵抗をプルダウン抵抗とし、前記他方の基板に設けられた抵抗により信号がプルダウンされている場合は、前記一方の基板の出力端子と接続する抵抗をプルアップ抵抗とすることを特徴とする。
【００１３】
第２の発明は、一対の基板間をハーネスを用いて電気的に接続し、一方の基板が他方の基板を動作させる動作制御回路に用いられる、前記ハーネスの接続状態を監視する接続状態監視装置であって、前記ハーネスを構成する信号線に含まれ、各々容量が異なる多くとも１つのコンデンサを直列に介してグランドに接地する複数の検出用信号線と、前記コンデンサの各容量の総容量に基づく時定数を算出する算出手段と、前記検出用信号線と接続し、該検出用信号線からの入力信号を検出する検出手段と、前記検出手段の検出に基づき、前記一方の基板における電圧が所定の電圧となるまでの時間を検出する時間検出手段と、前記算出手段が算出した時定数と前記時間検出手段が検出した時間との比較により、前記ハーネスの接続状態が正常か異常かを検出する接続状態検出手段と、前記接続状態検出手段が接続状態が異常と検出した場合、前記時間検出手段が検出した時間に基づき、前記ハーネスの接続状態が異常である箇所を特定する特定手段と、を備えることを特徴とする。
【００１４】
また、第２の発明においては、前記第１の基板において、前記検出手段の検出位置とプルアップ抵抗を介した電源部との間に設けられ、２値の異なる所定の閾値が設けられて、該閾値を超えるときに、該閾値に対応した異なる一定の振幅の出力をする出力手段を更に有し、前記時間検出手段は、前記出力手段の出力に基づき検出を行うことを特徴とする。
【００１５】
第３の発明は、一対の基板間をハーネスを用いて電気的に接続し、一方の基板が他方の基板を動作させる動作制御回路に用いられる、前記ハーネスの接続状態を監視する接続状態監視装置であって、前記ハーネスを構成する信号線に含まれ、各々抵抗値が異なる抵抗を直列に介してグランドと接続する複数の検出用信号線と、前記抵抗の各抵抗値の合成抵抗値に基づき、前記ハーネスの接続が正常な場合の電圧値を予め算出する算出手段と、前記検出用信号線と接続し、該検出用信号線から入力される電圧値を検出する電圧検出手段と、前記算出手段が算出した電圧値と前記電圧検出手段が検出した電圧値との比較により、前記ハーネスの接続状態が正常か異常かを検出する接続状態検出手段と、前記接続状態検出手段が接続状態が異常と検出した場合、前記電圧検出手段が検出した電圧値に基づき、前記ハーネスの接続状態が異常である箇所を特定する特定手段と、を備えることを特徴とする。
【００１６】
このように、本発明では、ハーネスの異常接続が検出できるだけでなく、どのハーネスにおける異常接続かの特定もできる。
【００１７】
さらに、ハーネスが抜けてしまっている場合だけでなく、半挿しの状態であっても異常接続として検出することが可能である。
【発明の効果】
【００１８】
以上説明したように、本発明は、コネクタ、信号線、及び入出力信号数を増やすことなく、接続状態を検出できる接続状態監視装置を得るという優れた効果を有する。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る実施形態について、図面を参照して詳細に説明する。
【００２０】
まず、本実施形態の回路システム１０の電気系の概略を、図１に示すブロック図を用いて説明する。
【００２１】
回路システム１０は、システム全体を制御するための基板である制御基板１２を備えている。
【００２２】
また、当該制御基板１２は、回路システム１０の状態を監視するための各種センサ（図示省略）、及びシステムを動作させるための各種モータ、ファン、ソレノイド等の負荷（図示省略）と接続されている。
【００２３】
さらに、制御基板１２は、ドライブ基板Ａ１４Ａと、ハーネス１６Ａ、１６Ｂにより接続されており、ドライブ基板Ｂ１４Ｂとはハーネス１６Ｃにより接続されている。また、表示装置１８とはハーネス１６Ｄにより接続されており、キー入力装置２０とはハーネス１６Ｅにより接続されている（以下、区別をしない場合は、単にハーネス１６と記載する）。
【００２４】
ドライブ基板Ａ１４Ａ、及びドライブ基板Ｂ１４Ｂは、前記制御基板１２だけでは制御しきれない各種センサ、及び駆動装置等を接続させるものである。
【００２５】
また、表示装置１８は、回路システム１０の状態を表示し、ユーザー、及びサービスマンが必要とする情報を表示するものである。
【００２６】
さらに、キー入力装置２０は、ユーザー、及びサービスマンがシステムを操作するための装置である。
【００２７】
また、回路システム１０は、１００〜２２０ＶのＡＣ電源を３．３Ｖ〜２４Ｖの直流電源に変換し、制御基板１２、ドライブ基板Ａ１４Ａ、ドライブ基板Ｂ１４Ｂ、表示装置１８、及びキー入力装置２０等に対して、各々に対応した電圧を供給するＬＶＰＳ２２を備えている。
【００２８】
本実施形態は、前述したような各々を接続するハーネス１６の接続異常を検出するためのものである。
【００２９】
図２では、第１実施形態に係る回路システム１０の概念図を示し、第１実施形態における、第１の接続方法乃至第３の接続方法の説明を行なう。
【００３０】
制御基板１２とドライブ基板Ａ１４Ａは、コネクタ２４Ａ、及びコネクタ２４Ｂを介してハーネス１６Ａで接続されている。また、制御基板１２とドライブ基板Ａ１４Ａは、コネクタ２４Ｃ、及びコネクタ２４Ｄを介してハーネス１６Ｂでも接続されている。さらに、制御基板１２とドライブ基板Ｂ１４Ｂは、コネクタ２４Ｅ、及びコネクタ２４Ｆを介してハーネス１６Ｃで接続されている。
【００３１】
制御基板１２は、ＣＰＵ２６、及び該ＣＰＵ２６において動作するソフトウェア（図示省略）を含んで構成されている。
【００３２】
ＣＰＵ２６は、出力端子１３２Ａ、入力端子１３４Ａを備え、回路システム１０の制御を行なうようになっている。また、ＣＰＵバス２８を通して、拡張Ｉ／Ｏ３０等の制御を行なうようにもなっている。拡張Ｉ／Ｏ３０は、ＣＰＵ２６のみでは不足する出力端子２３２Ｂ、入力端子２３４Ｂ、又は入出力端子４６を補うものである。
【００３３】
ＣＰＵ２６に備わる出力端子１３２Ａ、及び拡張Ｉ／Ｏ３０に備わる出力端子２３２Ｂ、及び入出力端子４６は、ＣＰＵ２６において動作するソフトウェアによって、ＬＯＷ（０Ｖ）、又はＨＩＧＨ（例えば３．３Ｖ）の電圧を出力するようになっている。
【００３４】
また、ＣＰＵ２６に備わる入力端子１３２Ａ、及び拡張Ｉ／Ｏ３０に備わる入力端子２３２Ｂ、及び入出力端子４６は、電圧レベルを監視するために設けられている。そして該電圧レベルに基づいて、前記ソフトウェアがＬＯＷ、又はＨＩＧＨの検出を行なうようになっている。
【００３５】
まず、第１の接続方法について説明する。
【００３６】
第１の接続方法では、接続確認に接続確認兼用の検出用信号線２Ａが用いられている。
【００３７】
制御基板１２は、一般にオープンコレクタ、又はエミッタ接地と呼ばれている形態で接続される、ＮＰＮ型のトランジスタ１３６Ａを備えている。該トランジスタ１３６Ａは、ベースは出力端子１３４Ａに、エミッタはグランドに接続されている。
【００３８】
また、コレクタはコネクタ２４Ａ、ハーネス１６Ｂ、及びドライブ基板Ａ１４Ａに備わるコネクタ２４Ｂを介してドライバＩＣ１４０Ａ、及び電源３８Ａに接続されているプルアップ抵抗４２Ｂに接続されている。さらに、前記コレクタは、入力端子１３４Ａ、グランドに接地されているプルダウン抵抗４２Ａに接続されている。
【００３９】
前述した通り、拡張Ｉ／Ｏ３０に備わる入力端子２３４Ｂは、端子の電圧レベルを監視するために設けられており、ＣＰＵバス２８を介して、該電圧レベルからＣＰＵ２６に備わるソフトウェアがＬＯＷ、又はＨＩＧＨの検出を行なうようになっている。
【００４０】
なお、ドライバＩＣ１４０Ａは、負荷１４４Ａを駆動するためのものであり、入力端子１３４ＡがＬＯＷになると、負荷１４４Ａを駆動させるものである。
【００４１】
また、図２では、ＮＰＮ型のトランジスタを用いて、説明を行なうが、用いるトランジスタがＮチャンネルのＦＥＴ型のトランジスタであってもよい。ＦＥＴ型のトランジスタの場合は、一般に、オープンドレイン、又はソース接地と呼ばれる形態で接続される。
【００４２】
次に、第２の接続方法について説明する。
【００４３】
第２の接続方法では、接続確認に接続確認兼用の検出用信号線２Ｂが用いられている。
【００４４】
制御基板１２は、一般にオープンコレクタ、又はエミッタ接地と呼ばれている形態で接続される、ＰＮＰ型のトランジスタ２３６Ｂを備えている。該トランジスタ２３６Ｂは、ベースは出力端子２３２Ｂに、エミッタは電源３８Ｂ１に接続されている。
【００４５】
また、コレクタはコネクタ２４Ｃ、ハーネス１６Ｂ、及びドライブ基板Ａ１４Ａに備わるコネクタ２４Ｄを介してドライバＩＣ２４０Ｂ、及びグランドに接地されているプルダウン抵抗４２Ｄに接続されている。さらに、前記コレクタは、入力端子２３４Ｂ、電源３８Ｂ２と接続するプルアップ抵抗４２Ｃに接続されている。
【００４６】
前述した通り、拡張Ｉ／Ｏ３０に備わる入力端子２３４Ｂは、端子の電圧レベルを監視するために設けられており、ＣＰＵバス２８を介して、該電圧レベルからＣＰＵ２６に備わるソフトウェアがＬＯＷ、又はＨＩＧＨの検出を行なうようになっている。
【００４７】
なお、ＰＮＰ型のトランジスタを用いて説明を行っているが、用いるトランジスタがＰチャンネルのＦＥＴ型のトランジスタであってもよい。ＦＥＴ型のトランジスタの場合は、一般に、オープンドレイン、又はソース接地と呼ばれる形態で接続される。
【００４８】
なお、ドライバＩＣ２４０Ｂは、負荷２４４Ｂを駆動するためのものであり、入力端子２３４ＢがＨＩＧＨになると、負荷２４４Ｂを駆動させるものである。
【００４９】
また、電源３８Ｂ１、３８Ｂ２は、ＬＶＰＳ２２から電力を供給されるものであり、電圧はＶＣＣである。
【００５０】
次に、第３の接続方法について説明する。
【００５１】
当該第３の接続方法では、接続確認に接続確認兼用の検出用信号線２Ｃが用いられている。
【００５２】
拡張Ｉ／Ｏ３０に備わる入出力端子４６は、グランドに接地されているプルダウン抵抗４２Ｅに接続されている。
【００５３】
また、コネクタ２４Ｅ、ハーネス１６Ｃ、及びドライブ基板Ｂ１４Ｂに備わるコネクタ２４Ｆを介してドライバＩＣ３４０Ｃ、及び電源３８Ｃに接続されているプルアップ抵抗４２Ｆに接続されている。
【００５４】
前述した通り、入出力端子４６は、ＣＰＵバス２８を介して前記ソフトウェアによって制御されている。当該入出力端子４６、入力モードと出力モードとの２つのモードがあり、入力モードの場合は、入力端子２３４Ｂと同様の動作を行い、出力モードの場合は、出力端子２３２Ｂと同様の動作を行うようになっている。
【００５５】
ドライバＩＣ３４０Ｃは、負荷３４４Ｃを駆動するためのものであり、第２の接続方法のドライバＩＣ１４０Ａと同様に、入出力端子４６がＬＯＷになると、負荷３４４Ｃを駆動させるようになっている。
【００５６】
また、電源３８Ｃは、ＬＶＰＳ２２から電力を供給されるものであり、電圧はＶＣＣである。
【００５７】
ところで、抵抗４２ＢはドライバＩＣ１４０Ａの、抵抗４２ＤはドライバＩＣ２４０Ｂの、及び抵抗４２ＦはドライバＩＣ３４０Ｃの駆動を行なうために配されている。
【００５８】
また、抵抗４２Ｂ、４２Ｄ、４２Ｆをプルダウン抵抗とするか、又はプルダウン抵抗とするかの選択、及びそれぞれの抵抗値は、ドライバＩＣ１４０Ａ、ドライバＩＣ２４０Ｂ、ドライバＩＣ３４０Ｃ、トランジスタ１３６Ａ、トランジスタ２３６Ｂ、及び入出力端子４６の特性に合わせて選択されるべきものである。
【００５９】
さらに、抵抗４２Ａ、４２Ｃ、４２Ｅは、接続異常検出に用いられる抵抗である。そして、抵抗４２Ａと抵抗４２Ｂ、抵抗４２Ｃと抵抗４２Ｄ、及び抵抗４２Ｅと抵抗４２Ｆは、それぞれ対となって働くようになっている。抵抗４２Ａ、４２Ｃ、４２Ｅの抵抗値は、対となる抵抗値の４〜２０倍である。抵抗４２Ｂ、４２Ｄ、４２Ｆがプルアップ抵抗である場合は、対となる抵抗４２Ａ、４２Ｃ、４２Ｅはプルダウン抵抗にする必要がある。逆に抵抗４２Ｂ、４２Ｄ、４２Ｆがプルダウン抵抗である場合は、対となる抵抗４２Ａ、４２Ｃ、４２Ｅはプルアップ抵抗にする必要がある。
【００６０】
次に、第１実施形態の作用を説明する。
【００６１】
出力端子１３４Ａの出力電圧がＨＩＧＨになった場合は、トランジスタ１３６ＡはＯＮになり、コレクタとエミッタとの間に電流が流れ、ドライバＩＣ１４０Ａの端子がＬＯＷになり、負荷１４４Ａが駆動する。
【００６２】
また、出力端子２３２Ｂの出力電圧がＬＯＷになった場合は、トランジスタ２３６ＢがＯＮになり、コレクタとエミッタとの間に電流が流れ、ドライバＩＣ２４０Ｂの端子がＨＩＧＨになり、負荷２４４Ｂが駆動する。
【００６３】
さらに、入出力端子４６の出力電圧が出力モードであり、且つＬＯＷを出力した場合は、ドライバＩＣ３４０Ｃの端子がＬＯＷになり、負荷３４４Ｃが駆動する。
【００６４】
第１実施形態における接続異常検出は、トランジスタ１３６Ａ、及びトランジスタ２３６ＢがＯＦＦ、即ち、出力端子３２がハイインピーダンスとなった場合、及び入出力端子４６が入力モードである場合にのみに行なわれるものである。
【００６５】
以下に、第１実施形態における作用の詳細を説明する。
【００６６】
まず、図３を用いて、接続正常時の動作を示す。
【００６７】
接続正常時の入力端子１３４Ａ、及びドライバＩＣ１４０Ａの入力端子の電圧（ＶＡ）は、下記の（１）式で求められる。
【００６８】
ＶＡ＝（ＶＣＣ×Ｒ１）／（Ｒ１＋Ｒ２）  …  （１）
ここで、Ｒ１は抵抗４２Ａの抵抗値、及びＲ２は抵抗４２Ｂの抵抗値である。
【００６９】
ＶＡは、ＶＣＣよりも小さくなるが、抵抗４２Ａが抵抗４２Ｂの４倍以上の抵抗値であれば、ＶＡ＞０．８ＶＣＣとなり、ソフトウェアは入力端子１３４ＡのレベルがＨＩＧＨであることを認識する。こうして、入力端子１３４ＡのレベルがＨＩＧＨであれば、接続正常であると判断することができる。
【００７０】
接続正常時の入力端子２３４Ｂ、及びドライバＩＣ１４０Ｂの入力端子の電圧（ＶＢ）は、下記の（２）式で求められる。
【００７１】
ＶＢ＝（ＶＣＣ×Ｒ４）／（Ｒ３＋Ｒ４）  …  （２）
ここで、Ｒ３は抵抗４２Ｃの抵抗値、及びＲ４は抵抗４２Ｄの抵抗値である。
【００７２】
ＶＢは、グランドよりも電圧が高くなるが、抵抗４２Ｃが抵抗４２Ｄの４倍以上の抵抗値であれば、ＶＢ＜０．２ＶＣＣとなるので、ソフトウェアは、入力端子２３４Ｂのレベルは、ＬＯＷであると認識する。こうして、入力端子２３４ＢのレベルがＬＯＷであれば、接続正常であると判断することができる。
【００７３】
接続正常時の入出力端子４６、及びドライバＩＣ３４０Ｃの入力端子の電圧（ＶＣ）は、下記の（３）式で求められる。
【００７４】
ＶＣ＝（ＶＣＣ×Ｒ５）／（Ｒ５＋Ｒ６）  …  （３）
ここで、Ｒ５は抵抗４２Ｅの抵抗値、及びＲ６は抵抗４２Ｆの抵抗値である。
【００７５】
ＶＣは、ＶＣＣよりも小さくなるが、抵抗４２Ｅが抵抗４２Ｆの４倍以上の抵抗値であれば、ＶＣ＞０．８ＶＣＣとなるので、ソフトウェアは、入出力端子４６のレベルは、ＨＩＧＨであると認識する。こうして、入出力端子４６のレベルがＨＩＧＨであれば、接続正常であると判断することができる。
【００７６】
次に、図４を用いて、接続異常時の動作を示す。
【００７７】
ハーネス１６ＡＬがコネクタ２４Ａから、又はハーネス１６ＡＲがコネクタ２４Ｂから外れた場合は、電源３８Ａとの接続が断たれたことになる。従って、ＶＡ＝０Ｖ（グランド同電位）となる。
【００７８】
仮に抵抗４２Ａの抵抗値があまりに大きいと、入力端子１３４Ａからの漏電流、及びノイズ等の影響により、電圧レベルが高くなってしまう。しかし、抵抗４２Ａが抵抗４２Ｂの２０倍以下の抵抗値であれば、当該影響を考慮する必要はほとんどない。
【００７９】
従って、入力端子１３４ＡのレベルがＬＯＷであれば、ソフトウェアはハーネス１６Ａの接続に異常があると判断することができる。
【００８０】
ハーネス１６ＢＬがコネクタ２４Ｃから、又はハーネス１６ＢＲがコネクタ２４Ｄから外れた場合は、グランドとの接続が断たれたことになる。従って、ＶＢ＝ＶＣＣとなる。
【００８１】
仮に抵抗４２Ｃの抵抗値があまりに大きいと、入力端子２３４Ｂへの漏電流、及びノイズ等の影響により、電圧レベルが低くなってしまう。しかし、抵抗４２Ｃが抵抗４２Ｄの２０倍以下の抵抗値であれば、当該影響を考慮する必要はほとんどない。
【００８２】
従って、入力端子２３４ＢのレベルがＨＩＧＨであれば、ソフトウェアはハーネス１６Ｂの接続に異常があると判断することができる。
【００８３】
ハーネス１６ＣＬがコネクタ２４Ｅから、又はハーネス１６ＣＲがコネクタ２４Ｆから外れた場合は、電源３８Ｃとの接続が断たれたことになる。従って、ＶＣ＝０Ｖ（グランド同電位）となる。
【００８４】
仮に抵抗４２Ｃの抵抗値があまりに大きいと、入出力端子４６からの漏電流、及びノイズ等の影響により、電圧レベルが高くなってしまう。しかし、抵抗４２Ｅが抵抗４２Ｆの２０倍以下の抵抗値であれば、当該影響を考慮する必要はほとんどない。
【００８５】
従って、入出力端子４６のレベルがＬＯＷであれば、ソフトウェアはハーネス１６Ｃの接続に異常があると判断することができる。
【００８６】
以上の説明のように、トランジスタ１３６Ａ、及びトランジスタ２３６ＢがＯＦＦ、及び入出力端子４６が入力モードである場合の、入力端子１３４Ａ、入力端子２３４Ｂ、及び入出力端子４６のレベルを監視することにより、ソフトウェアは、各ハーネス１６の接続が正常であるか、異常であるかを判断することができる。
【００８７】
また、ＣＰＵ２６が入力端子１３４Ａ、入力端子２３４Ｂ、及び入出力端子４６側でプルダウンしている場合で、入力端子１３４Ａ、入力端子２３４Ｂ、及び入出力端子４６側の電圧レベルがＨＩＧＨである場合は接続正常であり、ＬＯＷの場合は接続異常であるということになる。
【００８８】
逆に、ＣＰＵ２６が入力端子１３４Ａ、入力端子２３４Ｂ、及び入出力端子４６側でプルアップしている場合で、入力端子１３４Ａ、入力端子２３４Ｂ、及び入出力端子４６側の電圧レベルがＬＯＷである場合は接続正常であり、ＨＩＧＨの場合は接続異常であるということになる。
【００８９】
以下、第１実施形態における実施例を示す。
【００９０】
第１実施例では、前述した図２において、ＶＣＣ＝３．３Ｖ、Ｒ１＝１００ＫΩ、Ｒ３＝１００ＫΩ、Ｒ５＝１００ＫΩ、Ｒ２＝１０ＫΩ、Ｒ４＝１０ＫΩ、及びＲ６＝１０ＫΩとなっているとする。
【００９１】
なお、電源電圧が上記３．３Ｖと異なる電圧であったとしても、基本的には同じである。但し、制御基板１２とドライブ基板Ａ１４Ａ、及びドライブ基板Ｂ１４Ｂの電圧が異なる場合は、電圧変換用のバッファが必要となる場合もある。
【００９２】
前述の図３の説明の通り、接続正常時の入力端子１３４Ｂの電圧は前記（１）式で求められ、以下の（４）式のようになる。
【００９３】
ＶＡ＝（３．３［Ｖ］×１００［ＫΩ］）／（１００［ＫΩ］＋１０［ＫΩ］）
＝３．０［Ｖ］  …  （４）
即ち、ＣＰＵ２６に処理されるソフトウェアは、入力端子１３４ＢのレベルがＨＩＧＨであり、接続正常と認識されることになる。
【００９４】
入力端子２３４Ｂに関しては、前記（２）式で求められ、以下の（５）式のようになる。
【００９５】
ＶＢ＝（３．３［Ｖ］×１０［ＫΩ］）／（１００［ＫΩ］＋１０［ＫΩ］）
＝０．３［Ｖ］  …  （５）
即ち、接続正常と認識されることになる。
【００９６】
入出力端子４６に関しては、前記（３）式で求められ、以下の（６）式のようになる。
【００９７】
ＶＣ＝（３．３［Ｖ］×１００［ＫΩ］）／（１００［ＫΩ］＋１０［ＫΩ］）
＝３．０［Ｖ］  …  （６）
即ち、接続正常と認識されることになる。
【００９８】
一方、接続異常があった場合は、ドライブ基板Ａ１４Ａの電源３８Ａ（３．３［Ｖ］）と切り離されるので、ＶＡ＝０［Ｖ］となり、接続異常と判断される。
【００９９】
同様に、ＶＢ＝３．３［Ｖ］、ＶＣ＝０［Ｖ］となり、接続異常と判断される。
【０１００】
ＣＰＵ２６において動作するソフトウェアは、接続異常を検出した場合は、前述の図１で説明した表示装置１８に異常が発生した旨、及び接続異常の内容を表示させるようになっている。そして、同期させて、当該回路システム１０の制御も停止させるようになっている。
【０１０１】
また、接続正常時に負荷１４４Ａを駆動させるためには、出力端子１３２Ａの電圧を３．３［Ｖ］にし、トランジスタ１３６ＡをＯＮに移行させて、ドライバＩＣ１４０Ａの入力端子のレベルを０［Ｖ］にする必要がある。即ち、接続異常の検出を行わない必要がある。ドライバＩＣ２４０Ｂ、及びドライバＩＣ３４０Ｃを動作させる場合も同様である。
【０１０２】
ソフトウェアの基本動作としては、電源３８をＯＮに移行させた直後に、接続確認モードに入り、入力端子１３４Ａ、入力端子２３４Ｂ、及び入出力端子４６のレベルを確認して、接続異常を検出する。
【０１０３】
全てのハーネス１６の接続が正常な場合のみ、通常制御モードに入り、その後は、接続異常を検出しない、というのが本実施形態における望ましい状態の１つである。
【０１０４】
図５には、第２実施形態が示されている。
【０１０５】
なお、前記第１実施形態と基本的に同一の構成、作用については、前記第１実施形態と同符号を付してその説明を省略する。
【０１０６】
第２実施形態における接続異常検出は、トランジスタ３３６Ｃ、トランジスタ４３６Ｄ、トランジスタ５３６Ｅ、及びトランジスタ６３６ＦがＯＦＦ、即ち、出力端子３２がハイインピーダンスとなった場合にのみに行なわれるものである。
【０１０７】
第２実施形態の回路システム１０は、各ハーネス１６を介し、各ドライバＩＣ４０と接続する４本の接続確認用の入力信号から、１本の信号を選択、出力するセレクター４８を備えている。該セレクター４８がどの信号を選択出力するかは、ＣＰＵ２６により制御されるようになっており、ＣＰＵ２６とセレクター４８とは、ＣＰＵ２６の制御情報を送信する選択信号線４９と接続している。
【０１０８】
このように、第２実施形態においては、セレクター４８を切り換えて、４本のハーネス１６の接続異常を、１本ずつ確認していくようになっている。
【０１０９】
なお、上記以外の抵抗定数や、異常判定の論理等は第１実施形態と同じである。
【０１１０】
図６には、第３実施形態が示されている。
【０１１１】
なお、前記第１実施形態及び前記第２実施形態と基本的に同一の構成、作用については、前記第１実施形態及び前記第２実施形態と同符号を付してその説明を省略する。
【０１１２】
第３実施形態における接続異常検出は、トランジスタ７３６Ｇ、トランジスタ８３６Ｈ、及びトランジスタ９３６ＩがＯＦＦ、即ち、出力端子３２がハイインピーダンスとなった場合にのみに行なわれるものである。
【０１１３】
第３実施形態の回路システム１０は、該回路システム１０の状態を検出するセンサー５０を備えている。該センサー５０は、通常の制御時に使用されるようになっている。
【０１１４】
セレクター４８には、センサー５０からの入力信号と、各ドライバＩＣ４０と接続する３本の接続確認用からの入力信号とが接続されている。
【０１１５】
第３実施形態では、セレクター４８を切り換えて、３本のハーネス１６の接続異常を、１本ずつ確認していくようになっている。異常が無い場合は、通常制御モードに移行し、その後は、センサー５０を選択して、通常の制御を行なうようになっている。
【０１１６】
このように、センサー５０と接続する入力端子３３４Ｃにより、３本のハーネス１６の接続異常を検出することができる。
【０１１７】
図７には、第４実施形態が示されている。
【０１１８】
なお、前記第１実施形態乃至前記第３実施形態と基本的に同一の構成、作用については、前記第１実施形態乃至前記第３実施形態と同符号を付してその説明を省略する。
【０１１９】
第４実施形態における接続異常検出は、トランジスタ１０３６Ｊ、トランジスタ１１３６Ｋ、トランジスタ１２３６Ｌ、及びトランジスタ１３３６ＭがＯＦＦ、即ち、出力端子３２がハイインピーダンスとなった場合にのみに行なわれるものである。
【０１２０】
第４実施形態の回路システム１０は、ハーネス１６Ａ、及びハーネス１６Ｂから信号を入力され、入力端子５３４Ｅに出力するＡＮＤゲート５２を備えている。即ち、ハーネス１６Ａ、及びハーネス１６Ｂからの接続確認信号に対応する出力を、ＡＮＤゲート５２から入力端子５３４Ｅへ出力されるようになっている。
【０１２１】
ハーネス１６Ａ、ハーネス１６Ｂの何れか一方が、接続異常となり、出力のレベルがＬＯＷになった場合は、ＡＮＤゲート５２から出力される接続確認信号もＬＯＷとなる。こうして、ハーネス１６Ａ、ハーネス１６Ｂの何れか一方、あるいは両方に接続異常が発生したことを検出することができる。
【０１２２】
また、ハーネス１６Ｃ、及びハーネス１６Ｄから信号を入力され、入力端子６３４Ｆに出力するＯＲゲート５４を備えている。即ち、ハーネス１６Ｃ、及びハーネス１６Ｄからの接続確認信号に対応する出力を、ＯＲゲート５４から入力端子６３４Ｆへ出力されるようになっている。
【０１２３】
ハーネス１６Ｃ、ハーネス１６Ｄの接続確認信号は、レベルがＨＩＧＨの場合に接続異常となるものである。
【０１２４】
ハーネス１６Ｃ、ハーネス１６Ｄの何れか一方が、接続異常となり、レベルがＨＩＧＨとなった場合は、ＯＲゲート５４から出力される接続確認信号もＨＩＧＨとなる。こうして、ハーネス１６Ｃ、１６Ｄの何れか一方、あるいは両方に接続異常が発生したことを検出することができる。
【０１２５】
なお、第４実施形態においては、第２実施形態、及び第３実施形態とは異なり、セレクター４８制御用の信号線は不要である。
【０１２６】
図８には、第５実施形態が示されている。
【０１２７】
なお、前記第１実施形態乃至前記第４実施形態と基本的に同一の構成、作用については、前記第１実施形態乃至前記第４実施形態と同符号を付してその説明を省略する。
【０１２８】
第５実施形態における接続異常検出は、トランジスタ１４３６Ｎ、トランジスタ１５３６Ｏ、トランジスタ１６３６Ｐ、及びトランジスタ１７３６ＱがＯＦＦ、即ち、出力端子３２がハイインピーダンスとなった場合にのみに行なわれるものである。
【０１２９】
第５実施形態は、ハーネス１６Ａ、ハーネス１６Ｂ、ハーネス１６Ｃ、及びハーネス１６Ｄから信号を入力され、入力端子７３４Ｇに出力する４入力ＡＮＤゲート５６を備えている。
【０１３０】
ハーネス１６Ａ、ハーネス１６Ｂ、及びハーネス１６Ｃから送信される接続確認信号は、出力レベルがＬＯＷの場合に接続異常となるものである。当該接続確認信号は、４入力ＡＮＤゲート５６へ入力され、その出力を入力端子７３４Ｇへ入力されるようになっている。
【０１３１】
一方、ハーネス１６Ｄ、１６Ｈの接続確認信号は、出力レベルがＨＩＧＨの場合に接続異常となるものである。該接続確認信号は、ハーネス１６Ｄと接続するインバータ５８により論理反転が行われ、４入力ＡＮＤゲート５６へ入力されるようになっている。
【０１３２】
こうして、ハーネス１６Ａ、ハーネス１６Ｂ、ハーネス１６Ｃ、ハーネス１６Ｄのうちの１本でも、接続異常が発生すると、４入力ＡＮＤゲート５６の入力端子はＬＯＷとなり、出力レベルもＬＯＷとなる。このように、ハーネス１６Ａ、ハーネス１６Ｂ、ハーネス１６Ｃ、ハーネス１６Ｄの何れかに接続異常が発生したことを検出することができる。
【０１３３】
図９には、第６実施形態が示されている。
【０１３４】
なお、前記第１実施形態乃至前記第５実施形態と基本的に同一の構成、作用については、前記第１実施形態乃至前記第５実施形態と同符号を付してその説明を省略する。
【０１３５】
第６実施形態における接続異常検出は、トランジスタ１８３６Ｒ、及びトランジスタ１９３６ＳがＯＦＦ、即ち、出力端子３２がハイインピーダンスとなった場合にのみに行なわれるものである。
【０１３６】
第６実施形態の回路システム１０は、ハーネス１６ＡＬが枝分かれし、複数の基板と接続するものである。
【０１３７】
ハーネス１６ＡＬは、ＭＯＴ６２と一体となっておりＭＯＴ６２の駆動専用の基板であるＭＯＴ基板６０、ＦＡＮ６６と一体となっておりＦＡＮ６６の駆動専用の基板であるＦＡＮ基板６４、子基板Ａ６８Ａ、及び子基板Ｂ６８Ｂと接続している。
【０１３８】
第６実施形態の回路システム１０においては、制御基板１２側のコネクタ２４Ａは１つであるが、ハーネス１６ＡＬは枝分かれし、複数のコネクタを介し、複数の基板と接続するようになっている。
【０１３９】
このような第６実施形態においても、第１実施形態乃至第５実施形態と同様に、接続の異常を検出することができる。
【０１４０】
続いて、第７実施形態に係る回路システム１０について説明する。
【０１４１】
なお、前記第１実施形態乃至前記第６実施形態と基本的に同一の構成、作用については、前記第１実施形態乃至前記第６実施形態と同符号を付してその説明を省略する。
【０１４２】
図１０（Ａ）に示されるように、第７実施形態の回路システム１０は、ハーネス１６とコネクタ２４との一組につき、ハーネス１６の信号線のうちの離れた位置の２本を検出用信号線とし、該検出用信号線がコンデンサを介してグランドと接続するようになっている。
【０１４３】
図１０（Ａ）においては、電源７２（電圧値ＶＣＣ）の電圧がＶＣＣ＝３．３Ｖ、プルアップ抵抗７４（抵抗値Ｒ１）の抵抗値がＲ１＝１００ＫΩ、コンデンサ７０Ａ（容量Ｃ１）の容量がＣ１＝０．１μＦ、コンデンサ７０Ｂ（容量Ｃ２）の容量がＣ２＝０．２μＦ、コンデンサ７０Ｃ（容量Ｃ３）の容量がＣ３＝０．５μＦ、コンデンサ７０Ｄ（容量Ｃ４）の容量がＣ４＝１．０μＦであるとする。
【０１４４】
ハーネス１６がコネクタ２４に正常に挿入されていると、コンデンサ７０Ａ、７０Ｂ、７０Ｃ、７０Ｄの和がコンデンサの総容量となって、プルアップ抵抗７４との積が時定数となる。そして、制御基板１２の電源７２をＯＮにすると、シュミット・トリガ・バッファ７６の入力端子での電圧がＨＩＧＨ、即ち３．３Ｖにならず、下記式（７）に示されるように遅延される。
【０１４５】
（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４）×Ｒ１
＝（０．１μＦ＋０．２μＦ＋０．５μＦ＋１．０μＦ）×１００ＫΩ
＝１８０ｍｓｅｃ  …  （７）
ここで、入力端子３４Ｊとの間に介しているシュミット・トリガ・バッファ７６のスレッシュを９０％とすると、矢印１０Ａで示す点の電圧レベルがＨＩＧＨとなるタイミングは、１６２ｍｓｅｃ遅延される計算となる。
【０１４６】
なお、ハーネス１６の抜け、及び半挿しがあると、概念的に、図１０（Ｂ）に示されるような状態となる。
【０１４７】
図１０（Ｂ）に示される、［１］はハーネス１６ＡＬ、又はハーネス１６ＡＲが抜けていた場合、［２］はハーネス１６ＢＬ、又はハーネス１６ＢＲが抜けていた場合、［３］、及び［４］はハーネス１６ＡＬ、又はハーネス１６ＡＲが半挿しの場合、［５］、及び［６］はハーネス１６ＢＬ、又はハーネス１６ＢＲが半挿しの場合である。
【０１４８】
次に、図１１に示されるような、ハーネス１６ＡＲがコネクタ２４Ｂから抜けていた場合（図１０（Ｂ）の［１］の状態）を説明する。
【０１４９】
コンデンサの総容量は、コンデンサ７０Ｃとコンデンサ７０Ｄとの和となる。そして、プルアップ抵抗７４との積が時定数となり、矢印１０Ａで示す点の電圧レベルがＨＩＧＨとなるのは１３５ｍｓｅｃ遅延される計算となる。
【０１５０】
また、当該回路システム１０では、半挿しも検出することができる。
【０１５１】
図１２に示されるような、ハーネス１６Ｃの半挿しによりコネクタ２４Ｃの矢印１２Ｃ１で示す検出用信号線が接続異常の場合は、コンデンサの総容量は、コンデンサ７０Ａ、コンデンサ７０Ｂ、コンデンサ７０Ｄ、の和となる（図１０（Ｂ）の［５］の状態）。そして、プルアップ抵抗７４との積が時定数となり、矢印１０Ａで示す点でＨＩＧＨとなるのは１１７ｍｓｅｃ遅延される計算となる。
【０１５２】
下記表１には、各ハーネス１６とコネクタ２４との抜け、及び半挿しの全パターンの検知時間が示されている。
【０１５３】
【表１】
2007059345.tif 000003
【０１５４】
そして、図１３には、各ハーネス１６とコネクタ２４との抜け、及び半挿しの全パターンのタイミングチャートが示されている。横軸が時間であり、点線で示す幅は９ｍｓｅｃである。
【０１５５】
図１３から見て取れるように、何れも同じ遅延時間とはなっていない。また、遅延時間の最小差もＣＰＵ２６の検出範囲としては十分な９ｍｓｅｃである。このことから、全てのパターンで抜け、及び半挿しの検出ができることが分かる。
【０１５６】
このように、コンデンサ７０を適切な値に設定することにより、制御基板１２は、１つの入力端子３４Ｊのみを使用するだけで、ハーネス１６とコネクタ２４との抜け、及び半挿しの場所を特定することができる。
【０１５７】
なお、図１４（Ａ）に示されるように、制御基板１２は、２以上のドライブ基板１４と接続していてもよい。この場合、図１４（Ｂ）に示されるように、矢印１０Ａで示される点における電圧検出時間は、コンデンサ７０Ａ乃至コンデンサ７０Ｆの和とプルアップ抵抗７４の積による時定数で決定する。
【０１５８】
続いて、第８実施形態に係る回路システム１０について説明する。
【０１５９】
なお、前記第１実施形態、及び前記第７実施形態と基本的に同一の構成、作用については、前記第１実施形態、及び前記第７実施形態と同符号を付してその説明を省略する。
【０１６０】
図１５（Ａ）に示されるように、第８実施形態の回路システム１０は、ハーネス１６とコネクタ２４との一組につき、１本の検出用信号線を並列に設け、それぞれコンデンサ７０Ｇ（容量Ｃ１）、７０Ｈ（容量Ｃ２）、７０Ｉ（容量Ｃ３）を介して、グランドと接地するものである。
【０１６１】
また、図１５（Ｂ）に示されるように、矢印１０Ａで示す点における電圧検出時間は、コンデンサ７０Ｇ、７０Ｈ、７０Ｉの和とプルアップ抵抗７４の積による時定数により決定する。
【０１６２】
ハーネス１６とコネクタ２４とが正常に挿入されていれば、コンデンサの総容量はコンデンサ７０Ｇ、７０Ｈ、７０Ｉの和がとなり、プルアップ抵抗７４との積が時定数となる。制御基板１２の電源７２をＯＮにするとシュミット・トリガ・バッファ７６の入力端子での電圧がＨＩＧＨとなるのは、下記の式（８）だけ遅延される。
【０１６３】
（Ｃ１＋Ｃ２＋Ｃ３）×Ｒ１  …  （８）
また、例えば、ハーネス１６Ｂが抜けていれば、コンデンサ７０Ｇ、７０Ｉの和がコンデンサの総容量となり、下記の式（９）だけ遅延される。
【０１６４】
（Ｃ１＋Ｃ３）×Ｒ１  …  （９）
第８実施形態においては、上記式（８）と式（９）との遅延時間の差を比較することにより、ハーネス１６とコネクタ２４との抜けの箇所を検出することができる。
【０１６５】
続いて、第９実施形態に係る回路システム１０について説明する。
【０１６６】
なお、前記第１実施形態乃至前記第８実施形態と基本的に同一の構成、作用については、前記第１実施形態乃至前記第８実施形態と同符号を付してその説明を省略する。
【０１６７】
図１６（Ａ）に示されるように、第９実施形態の回路システム１０は、ハーネス１６とコネクタ２４との一組につき、ハーネス１６上の離れた位置の２本の信号線を検出用信号線をとする。各々の検出用信号線はドライブ基板１４上で折り返して接続し、接続した２本の検出用信号線をコンデンサ７０を介して、グランドと接続する。さらに、一方の検出用信号線は、制御基板１２に戻し、戻ってきた検出用信号線を、コンデンサ７０を介してグランドと接続する構成である。
【０１６８】
なお、図１６（Ｂ）に示されるように、矢印１０Ａで示す点における電圧検出時間は、コンデンサ７０Ｊ（容量Ｃ１）、７０Ｋ（容量Ｃ２）、７０Ｌ（容量Ｃ３）、７０Ｍ（容量Ｃ４）、７０Ｎ（容量Ｃ５）、７０Ｏ（容量Ｃ６）の和とプルアップ抵抗７４（抵抗値Ｒ１）の積による時定数により決定する。
【０１６９】
ハーネス１６とコネクタ２４とが正常に挿入されていれば、コンデンサの総容量はコンデンサ７０Ｊ、７０Ｋ、７０Ｌ、７０Ｍ、７０Ｎ、７０Ｏの和となり、プルアップ抵抗７４との積が時定数となる。制御基板１２の電源７２をＯＮにするとシュミット・トリガ・バッファ７６の入力端子での電圧がＨＩＧＨとなるのは、下記の式（１０）だけ遅延される。
【０１７０】
（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４＋Ｃ５＋Ｃ６）×Ｒ１  …  （１０）
仮に、ハーネス１６ＡＬが抜けていれば、コンデンサ７０の総容量はコンデンサ７０Ｌ、７０Ｍ、７０Ｎ、７０Ｏの和となり、下記の式（１１）だけ遅延される。
【０１７１】
（Ｃ３＋Ｃ４＋Ｃ５＋Ｃ６）×Ｒ１  …  （１１）
また、ハーネス１６ＢＬが半挿しの状態となっており、矢印１６Ｃ１で示す信号線は正常に接続してあるが、コネクタ２４の矢印１６ＣＮで示す信号線は、接続不良の場合は、コンデンサ７０の総容量がコンデンサ７０Ｊ、７０Ｋ、７０Ｌ、７０Ｎ、７０Ｏの和がとなる。そして、下記式（１２）だけ時間が遅延される。
【０１７２】
（Ｃ１＋Ｃ２＋Ｃ３＋Ｃ５＋Ｃ６）×Ｒ１  …  （１２）
第９実施形態においては、上記式（１０）と式（１１）との遅延時間の差、又は上記式（１０）と式（１２）との遅延時間の差を比較することにより、ハーネス１６とコネクタ２４との抜け、及び半挿し箇所が検出できる。
【０１７３】
続いて、第１０実施形態に係る回路システム１０について説明する。
【０１７４】
なお、前記第１実施形態乃至前記第９実施形態と基本的に同一の構成、作用については、前記第１実施形態乃至前記第９実施形態と同符号を付してその説明を省略する。
【０１７５】
図１７（Ａ）に示されるように、第１０実施形態の回路システム１０は、ハーネス１６とコネクタ２４との一組につき、ハーネス１６上の離れた位置の２本の信号線を検出用信号線とする。そして、各々の検出用信号線をドライブ基板１４上で折り返して接続し、接続した２本の検出用信号線をコンデンサ７０を介して、グランドと接続する。さらに、一方の検出用信号線は、制御基板１２に戻し、戻ってきた検出用信号線を別のハーネス１６とコネクタ２４との検出用信号線と接続する。これを、ハーネス１６とコネクタ２４との数だけ繰り返す。また、最終端は、グランドに直接接続させるようになっている。
【０１７６】
なお、図１７（Ｂ）に示されるように、矢印１０Ａで示す点における電圧検出時間は、コンデンサ７０Ｐ（容量Ｃ１）、７０Ｑ（容量Ｃ２）、７０Ｒ（容量Ｃ３）、７０Ｓ（容量Ｃ４）、７０Ｔ（容量Ｃ５）の和とプルアップ抵抗７４の積による時定数により決定する。
【０１７７】
ハーネス１６とコネクタ２４とが正常に挿入されていれば、検出用信号線はグランドと直に接続されており、制御基板１２の電源７２をＯＮにしても、シュミット・トリガ・バッファ７６の入力端子での電圧レベルはＬＯＷのままである。
【０１７８】
仮に、例えばハーネス１６ＡＬ、又はハーネス１６ＡＲが抜けていれば、どのコンデンサ７０とも接続されないので、遅延されることなくＨＩＧＨとなる。
【０１７９】
また、ハーネス１６ＢＬ、又はハーネス１６ＢＲが半挿しの状態となっており、矢印１７Ｃ１で示す信号線は正常に接続してあるが、矢印１７ＣＮで示す信号線は接続不良の場合は、コンデンサの総容量はコンデンサ７０Ｐ、７０Ｑ、７０Ｒの和となり、下記式（１３）のように遅延される。
【０１８０】
（Ｃ１＋Ｃ２＋Ｃ３）×Ｒ１  …  （１３）
上述した遅延時間の差を比較することにより、ハーネス１６とコネクタ２４との抜け、及び半挿し箇所が検出できる。
【０１８１】
続いて、第１１実施形態に係る回路システム１０について説明する。
【０１８２】
なお、前記第１実施形態乃至前記第１０実施形態と基本的に同一の構成、作用については、前記第１実施形態乃至前記第１０実施形態と同符号を付してその説明を省略する。
【０１８３】
図１８（Ａ）に示されるように、第１１実施形態の回路システム１０は、ハーネス１６とコネクタ２４との１組につき、ハーネス１６上の離れた位置の２本の信号線を検出用信号線として並列に設け、各々の検出用信号線を抵抗７８を介してグランドと接続するものである。
【０１８４】
第１１実施形態においては、図１８（Ｂ）に示されるように、矢印１８Ａで示す点における電圧は、電源７２（電圧値ＶＣＣ）に接続するプルアップ抵抗７４（抵抗値Ｒ１）と抵抗７８Ａ（抵抗値Ｒ２）、抵抗７８Ｂ（抵抗値Ｒ３）、抵抗７８Ｃ（抵抗値Ｒ４）、抵抗７８Ｄ（抵抗値Ｒ５）、抵抗７８Ｅ（抵抗値Ｒ６）、抵抗７８Ｆ（抵抗値Ｒ７）との合成抵抗との分圧比により決定する。
【０１８５】
図１８（Ｂ）に示される、［１］はハーネス１６ＡＬ、又はハーネス１６ＡＲが抜けていた場合、［２］はハーネス１６ＢＬ、又はハーネス１６ＢＲが抜けていた場合、［３］、及び［４］はハーネス１６ＡＬ、又はハーネス１６ＡＲが半挿しの場合、［５］、及び［６］はハーネス１６ＢＬ、又はハーネス１６ＢＲが半挿しの場合である。
【０１８６】
ここでは、ＶＣＣ＝３．３Ｖ、Ｒ１＝１．４ＫΩ、Ｒ２＝３．０ＫΩ、Ｒ３＝４．１ＫΩ、Ｒ４＝５．９ＫΩ、Ｒ５＝８．１ＫΩであるとする。
【０１８７】
ハーネス１６とコネクタ２４とが正常に挿入されていれば、抵抗７８Ａ、７８Ｂ、７８Ｃ、７８Ｄの並列の合成抵抗は、以下の式（１４）で示すようになる。
【０１８８】
（（Ｒ２//Ｒ３）//Ｒ４）//Ｒ５
＝（（３．０ＫΩ//４．１ＫΩ）//５．９ＫΩ）//８．１ＫΩ
＝１．１５ＫΩ  …  （１４）
上記式（１５）とプルアップ抵抗７４によって分圧される制御基板１２のアナログ入力端子８０での電圧は、以下の式（１５）で示すようになる。該式（１５）で示されるのが検出電圧となる。
【０１８９】
ＶＣＣ×１．１５ＫΩ／（１．１５ＫΩ＋Ｒ１）
＝３．３Ｖ×１．１５ＫΩ／（１．１５ＫΩ＋１．４ＫΩ）
＝１．４９Ｖ  …  （１５）
但し、
Ａ//Ｂ＝（Ａ×Ｂ）／（Ａ＋Ｂ）
である。
【０１９０】
次に、図１９を用いて、ハーネス１６ＡＲが抜けていた場合（図１８（Ｂ）の［１］の状態）を説明する。当該場合では、抵抗７８Ｃと抵抗７８Ｄとの並列の合成抵抗と、プルアップ抵抗７４とで分圧される電圧は２．３４Ｖとなる。当該電圧が検出電圧である。
【０１９１】
当該回路システム１０では、半挿しも検出することができる。例えば、図２０に示されるように、ハーネス１６ＢＬの半挿しにより、矢印２０Ｃ１で示す検出用信号線が接続異常の場合（図１８（Ｂ）の［５］の状態）は、抵抗７８Ａ、抵抗７８Ｂ、抵抗７８Ｄの並列の合成抵抗と、プルアップ抵抗７４とで分圧される電圧は、１．６７Ｖとなる。当該電圧が検出電圧である。
【０１９２】
さらに矢印２０ＣＮで示す検出用信号線が接続異常の場合（図１８（Ｂ）の［６］の状態）、検出電圧は１．６１Ｖである。当該［５］と［６］との状態の検出電圧差が最小差となる。制御基板１２のＡＤコンバータ（図示省略）の性能は分解能ではかられるが、１０ｂｉｔだと仮定すると、１ＬＳＢ＝０．００３２Ｖである。前記［５］と［６］との差は、１６．３ＬＳＢであり、当該差は、下記表２で示されるように、検出可能な範囲内である。
【０１９３】
【表２】
2007059345.tif 000004
【０１９４】
このように、抵抗値を適切な値に設定することにより、制御基板１２は、１つのアナログ入力端子８０を使用するのみで、ハーネス１６とコネクタ２４との抜け、及び半挿しの場所の特定ができる。
【０１９５】
なお、図２１（Ａ）に示されるように、制御基板１２は、２以上のドライブ基板１４と接続していてもよい。この場合、図１４（Ｂ）に示されるように、矢印１８Ａで示す点における電圧は、プルアップ抵抗７４（抵抗値Ｒ１）と抵抗７８Ａ（抵抗値Ｒ２）、抵抗７８Ｂ（抵抗値Ｒ３）、抵抗７８Ｃ（抵抗値Ｒ４）、抵抗７８Ｄ（抵抗値Ｒ５）、抵抗７８Ｅ（抵抗値Ｒ６）、抵抗７８Ｆ（抵抗値Ｒ７）との合成抵抗との分圧比により決定する。
【０１９６】
続いて、第１２実施形態に係る回路システム１０について説明する。
【０１９７】
なお、前記第１実施形態乃至前記第１１実施形態と基本的に同一の構成、作用については、前記第１実施形態乃至前記第１１実施形態と同符号を付してその説明を省略する。
【０１９８】
図２２（Ａ）に示されるように、第１２実施形態の回路システム１０は、ハーネス１６とコネクタ２４との１組につき、１本の検出用信号線を並列に設け、各々の検出用信号線は、抵抗７８を介してグランドと接続するものである。
【０１９９】
なお、図２２（Ｂ）に示されるように、矢印１８Ａで示す点における電圧は、プルアップ抵抗７４と抵抗７８Ｇ、抵抗７８Ｈ、抵抗７８Ｉの合成抵抗との分圧比により決定する。
【０２００】
ハーネス１６とコネクタ２４とが正常に挿入されていれば、抵抗７８Ｇ、抵抗７８Ｈ、抵抗７８Ｉの並列の合成抵抗の値が下記式（１６）のようになる。
【０２０１】
（Ｒ２//Ｒ３）//Ｒ４  …  （１６）
当該式（１６）と、プルアップ抵抗７４とによって分圧される制御基板１２のアナログ入力端子８０での電圧は、下記式（１７）のようになる。式（１７）で表されるのが検出電圧である。
【０２０２】
ＶＣＣ×（Ｒ２//Ｒ３）//Ｒ４／（（Ｒ２//Ｒ３）//Ｒ４＋Ｒ１）  …  （１７）
また、例えば、ハーネス１６Ｂが抜けていれば、抵抗７８Ｇ、抵抗７８Ｉの並列の合成抵抗の値とプルアップ抵抗７４によって分圧される制御基板１２のアナログ入力端子８０での電圧は、下記式（１８）のようになる。式（１８）で表されるのが検出電圧である。
【０２０３】
ＶＣＣ×Ｒ２//Ｒ４／（Ｒ２//Ｒ４＋Ｒ１）  …  （１８）
上述した検出電圧を比較することにより、ハーネス１６とコネクタ２４との抜け箇所が検出できる。
【０２０４】
続いて、第１３実施形態に係る回路システム１０について説明する。
【０２０５】
なお、前記第１実施形態乃至前記第１２実施形態と基本的に同一の構成、作用については、前記第１実施形態乃至前記第１２実施形態と同符号を付してその説明を省略する。
【０２０６】
図２３（Ａ）に示されるように、第１３実施形態の回路システム１０は、ハーネス１６とコネクタ２４との１組につき、ハーネス１６上の離れた位置の信号線の２本を検出用信号線として設けている。そして、各々の検知信号をドライブ基板１４上で検出用信号線を抵抗７８を介してグランドと接続するものである。
【０２０７】
なお、図２３（Ｂ）に示されるように、矢印１８Ａで示す点における電圧は、プルアップ抵抗７４と抵抗７８Ｊ（抵抗値Ｒ１）、７８Ｋ（抵抗値Ｒ２）、７８Ｌ（抵抗値Ｒ３）、７８Ｍ（抵抗値Ｒ４）、７８Ｎ（抵抗値Ｒ５）、７８Ｏ（抵抗値Ｒ６）の合成抵抗との分圧比により決定する。
【０２０８】
ハーネス１６とコネクタ２４とが正常に挿入されていれば、抵抗７８Ｊ、７８Ｋ、７８Ｌ、７８Ｍ、７８Ｎ、７８Ｏの並列の合成抵抗の値とプルアップ抵抗７４によって分圧される制御基板１２のアナログ入力端子８０での電圧は、下記式（１９）のようになる。式（１９）で表されるのが検出電圧である。
【０２０９】
ＶＣＣ×（Ｒ２Ｒ７）／（Ｒ２Ｒ７＋Ｒ１）  …  （１９）
但し、
Ｒ２Ｒ７：抵抗値Ｒ２乃至抵抗値Ｒ７の並列の合成抵抗値
である。
【０２１０】
次に、例えばハーネス１６ＢＬ、又はハーネス１６ＢＲが抜けていれば、抵抗７８Ｊ、抵抗７８Ｋ、抵抗７８Ｎ、抵抗７８Ｏの並列の合成抵抗の値とプルアップ抵抗７４によって分圧される制御基板１２のアナログ入力端子８０での電圧は、下記式（２０）のようになる。式（２０）で表されるのが検出電圧である。
【０２１１】
ＶＣＣ×（（Ｒ２//Ｒ３）//Ｒ６）//Ｒ７／（（（Ｒ２//Ｒ３）//Ｒ６）//Ｒ７＋Ｒ１）  …  （２０）
また、ハーネス１６ＢＬが半挿しの状態になっており、ハーネス１６ＢＬの半挿しにより、矢印２３Ｃ１で示す検出用信号線は正常に接続されているが、矢印２３ＣＮで示す検出用信号線は接続不良の場合、抵抗７８Ｊ、７８Ｋ、７８Ｌ、７８Ｍ、７８Ｎ、７８Ｏの並列の合成抵抗値とプルアップ抵抗７４によって分圧される制御基板１２のアナログ入力端子８０での電圧は、下記式（２１）のようになる。式（２１）で表されるのが検出電圧である。
【０２１２】
ＶＣＣ×（Ｒ２Ｒ３Ｒ４Ｒ６Ｒ７）／（Ｒ２Ｒ３Ｒ４Ｒ６Ｒ７＋Ｒ１）  …  （２１）
但し、
Ｒ２Ｒ３Ｒ４Ｒ６Ｒ７：抵抗値Ｒ２乃至Ｒ４、Ｒ６、Ｒ７の並列の合成抵抗値
である。
【０２１３】
上述した検出電圧を比較することにより、ハーネス１６とコネクタ２４との抜け箇所が検出できる。
【０２１４】
続いて、第１４実施形態に係る回路システム１０について説明する。
【０２１５】
なお、前記第１実施形態乃至前記第１３実施形態と基本的に同一の構成、作用については、前記第１実施形態乃至前記第１３実施形態と同符号を付してその説明を省略する。
【０２１６】
図２４（Ａ）に示されるように、第１４実施形態の回路システム１０は、ハーネス１６とコネクタ２４との１組につき、ハーネス１６上の離れた位置の信号線の２本を検出用信号線として設ける。そして、各々ドライブ基板１４上で折り返して接続し、接続した２本の検出用信号線を抵抗７８を介して、グランドと接続する。さらに、一方の検出用信号線は、制御基板１２に戻し、戻ってきた検出用信号線を別のハーネス１６とコネクタ２４との検出用信号線と接続する。これを、ハーネス１６とコネクタ２４との数だけ繰り返す。また、最終端は、グランドに直接接続させるようになっている。
【０２１７】
なお、図２４（Ｂ）に示されるように、矢印１９Ａで示す点における電圧は、プルアップ抵抗７４と抵抗７８Ｐ、７８Ｑ、７８Ｒ、７８Ｓ、７８Ｔの合成抵抗との分圧比により決定する。
【０２１８】
ハーネス１６とコネクタ２４とが正常に挿入されていれば、検出用信号線は、グランドと直に接続されており、制御基板１２の電源７２をＯＮにしても、制御基板１２のアナログ入力端子８０での電圧レベルはＬＯＷのままである。
【０２１９】
仮に、例えばハーネス１６ＡＬが抜けていれば、どの抵抗ともグランドとも接続されないので、分圧されることなく電圧レベルはＨＩＧＨとなる。
【０２２０】
また、ハーネス１６ＢＬが、半挿し状態になっており、矢印２４Ｃ１で示す検出用信号線は正常に接続してあるが、矢印２４ＣＮで示す検出用信号線は接続不良の場合、抵抗７８Ｐ、抵抗７８Ｑ、抵抗７８Ｒの並列の合成抵抗値とプルアップ抵抗７４によって分圧される制御基板１２のアナログ入力端子８０での電圧は、以下の式（２２）になる。式（２２）で表されるのが検出電圧である。
【０２２１】
ＶＣＣ×（Ｒ２//Ｒ３）//Ｒ４／（（Ｒ２//Ｒ３）//Ｒ４＋Ｒ１）  …  （２２）
上述した検出電圧を比較することにより、ハーネス１６とコネクタ２４との抜け箇所が検出できる。
【図面の簡単な説明】
【０２２２】
【図１】本実施形態に係る回路システムの電気系の概略図である。
【図２】第１実施形態に係る回路システムの概念図である。
【図３】第１実施形態に係る回路システムの接続正常時の動作を示す。
【図４】第１実施形態に係る回路システムの接続異常時の動作を示す。
【図５】第２実施形態に係る回路システムの概念図である。
【図６】第３実施形態に係る回路システムの概念図である。
【図７】第４実施形態に係る回路システムの概念図である。
【図８】第５実施形態に係る回路システムの概念図である。
【図９】第６実施形態に係る回路システムの概念図である。
【図１０】（Ａ）は第７実施形態に係る回路システムの概念図を示し、（Ｂ）は第７実施形態の接続に係る概念図を示す。
【図１１】第７実施形態に係る回路システムにおいて、ハーネスが抜けていた場合を示す。
【図１２】第７実施形態に係る回路システムにおいて、ハーネスが半挿しである場合を示す。
【図１３】第７実施形態に係る回路システムにおける遅延時間のタイミングチャートを示す。
【図１４】第７実施形態に係る回路システムにおいて、制御基板が２のドライブ基板と接続している場合を示す。
【図１５】（Ａ）は第８実施形態に係る回路システムの概念図を示し、（Ｂ）は第８実施形態の接続に係る概念図を示す。
【図１６】（Ａ）は第９実施形態に係る回路システムの概念図を示し、（Ｂ）は第８実施形態の接続に係る概念図を示す。
【図１７】（Ａ）は第１０実施形態に係る回路システムの概念図を示し、（Ｂ）は第８実施形態の接続に係る概念図を示す。
【図１８】（Ａ）は第１１実施形態に係る回路システムの概念図を示し、（Ｂ）は第８実施形態の接続に係る概念図を示す。
【図１９】第１１実施形態に係る回路システムにおいて、ハーネスが抜けていた場合を示す。
【図２０】第１１実施形態に係る回路システムにおいて、ハーネスが半挿しである場合を示す。
【図２１】第１１実施形態に係る回路システムにおいて、制御基板が２のドライブ基板と接続している場合を示す。
【図２２】（Ａ）は第１２実施形態に係る回路システムの概念図を示し、（Ｂ）は第８実施形態の接続に係る概念図を示す。
【図２３】（Ａ）は第１３実施形態に係る回路システムの概念図を示し、（Ｂ）は第８実施形態の接続に係る概念図を示す。
【図２４】（Ａ）は第１４実施形態に係る回路システムの概念図を示し、（Ｂ）は第８実施形態の接続に係る概念図を示す。
【符号の説明】
【０２２３】
２Ａ、２Ｂ、２Ｃ     検出用信号線
１０   回路システム（動作制御回路、接続状態監視装置）
１２   制御基板（基板）
１４   ドライブ基板（基板）
１６   ハーネス
１８   表示装置
２０   キー入力装置
２４   コネクタ
２６   ＣＰＵ（、監視手段、検出手段、算出手段、時間検出手段、電圧検出手段、接続状態検出手段、特定手段）
２８   ＣＰＵバス
３０   拡張Ｉ／Ｏ
３２   出力端子
３４   入力端子
３６   トランジスタ
３８   電源（監視信号生成回路、電源部）
４０   ドライバＩＣ
４２   抵抗（監視信号生成回路）
４４   負荷
４６   入出力端子（出力端子、入力端子）
４８   セレクター
４９   選択信号線
５０   センサー
５２   ＡＮＤゲート
５４   ＯＲゲート
５６   ４入力ＡＮＤゲート
５８   インバータ
７０   コンデンサ
７２   電源（電源部）
７４   プルアップ抵抗
７６   シュミット・トリガ・バッファ（出力手段）
７８   抵抗
８０   アナログ入力端子（出力手段）
【図１】
2007059345.tif 000005
【図２】
2007059345.tif 000006
【図３】
2007059345.tif 000007
【図４】
2007059345.tif 000008
【図５】
2007059345.tif 000009
【図６】
2007059345.tif 000010
【図７】
2007059345.tif 000011
【図８】
2007059345.tif 000012
【図９】
2007059345.tif 000013
【図１０】
2007059345.tif 000014
【図１１】
2007059345.tif 000015
【図１２】
2007059345.tif 000016
【図１３】
2007059345.tif 000017
【図１４】
2007059345.tif 000018
【図１５】
2007059345.tif 000019
【図１６】
2007059345.tif 000020
【図１７】
2007059345.tif 000021
【図１８】
2007059345.tif 000022
【図１９】
2007059345.tif 000023
【図２０】
2007059345.tif 000024
【図２１】
2007059345.tif 000025
【図２２】
2007059345.tif 000026
【図２３】
2007059345.tif 000027
【図２４】
2007059345.tif 000028