(57)【要約】【課題】高輝度時の輝度ばらつきを防止でき、低輝度時の信号書き込み応答性を損わず、画質劣化を防止でき、高品位な画像を表示できる画素回路、表示装置、並びに画素回路の駆動方法を提供する。【解決手段】画素回路１０１は電圧信号を電流信号に変換する電圧電流変換回路と、高輝度の電流を参照しこれの複製電流を発生させる電流複製回路を含み、電圧電流変換回路はしきい値Ｖｔｈと電流の補正をかけるためのキャパシタＣ１１１，初期化用のリセットスイッチとしてのＴＦＴ１１２を含み、電流参照用回路はｐチャネルＴＦＴ１１１〜１１３を含んで形成されたカレントミラー回路１２０を含み、参照された電流の電荷をキャパシタＣ１１１に伝達するためのスイッチとしてのＴＦＴ１１５，１１６を有し、高輝度時の任意の参照電流の複製を行い、電圧電流変換回路に伝達するように構成した。【選択図】図７
2007011214.tif 000002
【特許請求の範囲】
【請求項１】
流れる電流によって輝度が変化する電気光学素子を駆動する画素回路であって、
少なくとも輝度情報に応じた電圧信号が供給される信号線と、
少なくとも第１の制御線と、
第１および第２の基準電位と、
第１のノードと、
第２のノードと、
第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
上記信号線と上記第２のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチと、
上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、
所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達する電流複製回路と
を有する画素回路。
【請求項２】
上記電圧電流変換回路および電流複製回路は、
上記駆動トランジスタの制御端子に接続された第１のノードと、
第２のノードと、
上記第１のノードと上記第２のノード間に接続された第１のキャパシタと、
上記第２のノードと上記第１の基準電位間に接続された第２のキャパシタと、
上記第１のキャパシタおよび上記第２のキャパシタのうち、少なくとも第１のキャパシタが接続され第１のノードに参照電流を選択的に供給可能な第２のスイッチと、を含む
請求項１記載の画素回路。
【請求項３】
上記第１のノードを所定電位に選択的に接続可能な第３のスイッチを、さらに有する
請求項２記載の画素回路。
【請求項４】
上記電流複製回路は、カレントミラー回路を含む
請求項２記載の画素回路。
【請求項５】
上記参照電流は、任意に設定可能である
請求項２記載の画素回路。
【請求項６】
参照電位は、画素回路が搭載されるパネルの低輝度と高輝度の各々、低電流と高電流の間で設定される
請求項５記載の画素回路。
【請求項７】
マトリクス状に複数配列された画素回路と、
上記画素回路のマトリクス配列に対して列毎に配線され、少なくとも輝度情報に応じた電圧信号が供給される信号線と、
上記画素回路のマトリクス配列に対して行毎に配線された少なくとも第１の制御線と、
第１および第２の基準電位と、を有し、
上記画素回路は、
流れる電流によって輝度が変化する電気光学素子と、
第１のノードと、
第２のノードと、
第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
上記信号線と上記第２のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチと、
上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、
所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達する電流複製回路と、を含む
表示装置。
【請求項８】
上記電圧電流変換回路および電流複製回路は、
上記駆動トランジスタの制御端子に接続された第１のノードと、
第２のノードと、
上記第１のノードと上記第２のノード間に接続された第１のキャパシタと、
上記第２のノードと上記第１の基準電位間に接続された第２のキャパシタと、
上記第１のキャパシタおよび上記第２のキャパシタのうち、少なくとも第１のキャパシタが接続され第１のノードに参照電流を選択的に供給可能な第２のスイッチと、を含む
請求項７記載の表示装置。
【請求項９】
上記第１のノードを所定電位に選択的に接続可能な第３のスイッチを、さらに有する
請求項８記載の表示装置。
【請求項１０】
上記電流複製回路は、カレントミラー回路を含む
請求項８記載の表示装置。
【請求項１１】
上記参照電流は、任意に設定可能である
請求項８記載の表示装置。
【請求項１２】
参照電位は、画素回路が搭載されるパネルの低輝度と高輝度の各々、低電流と高電流の間で設定される
請求項１１記載の表示装置。
【請求項１３】
流れる電流によって輝度が変化する電気光学素子と、
少なくとも輝度情報に応じた電圧信号が供給される信号線と、
少なくとも第１の制御線と、
第１および第２の基準電位と、
第１のノードと、
第２のノードと、
第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、
上記信号線と上記第２のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチと、
上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、を含む画素回路の駆動方法であって、
所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達し、
上記第１のスイッチを通して所定期間上記第２のノードに電圧信号を伝達し、上記電気光学素子の発光制御を行う
画素回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electroluminescence）表示装置およびＬＣＤ（液晶表示装置）などのアクティブマトリクス表示装置を含む信号線によって輝度が制御される電気光学素子を有する画素回路、表示装置、並びに画素回路に駆動方法に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型表示装置において、画素の表示素子として、液晶セルや有機ＥＬ素子等の電気光学素子が用いられる。
そのうち、有機ＥＬ素子は有機材料からなる層、すなわち有機層を電極で挟み込んだ構造を有している。
この有機ＥＬ素子では、当該素子に電圧を印加することにより、陰極から電子が、陽極から正孔が有機層に注入され、その結果電子・正孔が再結合し、発光が生じる。この有機ＥＬ素子は以下のような特長を持っている。
【０００３】
（１）１０Ｖ以下の低電圧駆動で、数百〜数万ｃｄ／ｍ2 の輝度が得られることから低消費電力化が可能である。
（２）自発光素子であることから画像のコントラストが高く、応答速度も速いことから視認性が良く、動画表示にも適している。
（３）シンプルな構造を持つ全固体型素子であり、素子の高信頼性化、薄型化が可能である。
【０００４】
これらの特長を持つ有機ＥＬ素子を画素の表示素子として用いた有機ＥＬ表示装置（以下、有機ＥＬディスプレイと記す）は、次世代のフラットパネルディスプレイとして有望視されている。
【０００５】
ところで、有機ＥＬディスプレイの駆動方式として、単純マトリクス方式とアクティブマトリクス方式とが挙げられる。これらの方式のうち、アクティブマトリクス方式には、以下のような特長がある。
【０００６】
（１）各画素における有機ＥＬ素子の発光を１フレーム期間に亘って保持できるアクティブマトリクス方式は、有機ＥＬディスプレイの高精細化・高輝度化に適している。
（２）基板（パネル）上に、薄膜トランジスタを用いた周辺回路を作製することが可能であるため、パネル外部とのインターフェイスの簡素化、パネルの高機能化が可能である。
【０００７】
このアクティブマトリクス型有機ＥＬディスプレイでは、アクティブ素子であるトランジスタには、ポリシリコンを活性層としたポリシリコン薄膜トランジスタ(Thin Film Transistor ；ＴＦＴ) を用いるのが一般的である。
その理由は、ポリシリコンＴＦＴは駆動能力が高く、画素サイズを小さく設計できることによって高精細化に有利だからである。
【０００８】
ところで、ポリシリコンＴＦＴは上述したような特長を持つ反面、特性のばらつきが大きいことも広く知られている。
したがって、ポリシリコンＴＦＴを用いる場合、その特性ばらつきを抑えること、また回路的にＴＦＴの特性ばらつきを補償することは、ポリシリコンＴＦＴを用いたアクティブマトリクス型有機ＥＬディスプレイにおける大きな課題である。これは、次のような理由による。
【０００９】
すなわち、画素の表示素子として液晶セルを用いた液晶ディスプレイでは、各画素の輝度データを電圧値によって制御する構成が採られるのに対して、有機ＥＬディスプレイでは、各画素の輝度データを電流値によって制御する構成が採られるからである。
【００１０】
ここで、アクティブマトリクス型有機ＥＬディスプレイの概要について説明する。
図１は、一般的なアクティブマトリクス型有機ＥＬディスプレイの構成の概略を示す図であり、図２は、アクティブマトリクス型有機ＥＬディスプレイの画素回路の構成例を示す回路図である（たとえば、特許文献１、２参照）。
【００１１】
アクティブマトリクス型有機ＥＬディスプレイ１は、ｍ×ｎ個の画素回路１０がマトリクス状に配列され、これら画素回路１０のマトリクス配列に対してデータドライバ（ＤＤＲＶ）２によって駆動されるｎ列分の信号線ＳＧＬ１〜ＳＧＬｎが画素列毎に、スキャンドライバ（ＳＤＲＶ）３によって駆動されるｍ行分の走査線ＳＣＮＬ１〜ＳＣＮＬｍが画素行毎にそれぞれ配線されている。
【００１２】
また、画素回路１０は、図２に示すように、ｐチャネルＴＦＴ１１、ｎチャネルＴＦＴ１２、およびキャパシタＣ１１、および有機ＥＬ素子（ＯＬＥＤ）からなる発光素子１３を有する。
各画素回路１０のＴＦＴ１１は、ソースが電源電位線ＶＣＣＬに、ゲートがＴＦＴ１２のドレインにそれぞれ接続されている。有機ＥＬ発光素子１３は、アノードがＴＦＴ１１のドレインに、カソードが基準電位（たとえば、グランド電位）ＧＮＤにそれぞれ接続されている。
各画素回路１０のＴＦＴ１２は、ソースが対応する列の信号線ＳＧＬ１〜ＳＧＬｎに、ゲートが対応する行の走査線ＳＣＮＬ１〜ＳＣＮＬｍにそれぞれ接続されている。
キャパシタＣ１１は、一端が電源電位線ＶＣＣＬに、他端がＴＦＴ１２のドレインにそれぞれ接続されている。
【００１３】
なお、有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがあり、図２その他では発光素子としてダイオードの記号を用いているが、以下の説明においてはＯＬＥＤに必ずしも整流性を要求するものではない。
【００１４】
このような構成を有する画素回路１０において、輝度データの書き込みを行う画素では、当該画素を含む画素行がスキャンドライバ３によって走査線ＳＣＮＬを介して選択されることで、その行の画素のＴＦＴ１２がオンする。
このとき、輝度データはデータドライバ２から信号線ＳＧＬを介して電圧で供給され、ＴＦＴ１２を通してデータ電圧を保持するキャパシタＣ１１に書き込まれる。
キャパシタＣ１１に書き込まれた輝度データは、１フィールド期間に亘って保持される。この保持されたデータ電圧は、ＴＦＴ１１のゲートに印加される。
これにより、ＴＦＴ１１は、保持データに従って有機ＥＬ発光素子１３を電流で駆動する。このとき、有機ＥＬ発光素子１３の階調表現は、キャパシタＣ１１によって保持されるＴＦＴ１１のゲート・ソース間電圧Ｖｄａｔａ（＜０）を変調することによって行われる。
【００１５】
一般に、有機ＥＬ素子の輝度Ｌｏｌｅｄは、当該素子に流れる電流Ｉｏｌｅｄに比例する。したがって、有機ＥＬ発光素子１３の輝度Ｌｏｌｅｄと電流Ｉｏｌｅｄとの間には次式（１）が成り立つ。
【００１６】
（数１）
Ｌoled∝Ｉoled＝ｋ（Ｖdata−Ｖｔｈ）2                   …（１）
【００１７】
式（１）において、ｋ＝１／２・μ・Ｃｏｘ・Ｗ／Ｌである。ここで、μはＴＦＴ１１のキャリアの移動度、ＣｏｘはＴＦＴ１１の単位面積当たりのゲート容量、ＷはＴＦＴ１１のゲート幅、ＬはＴＦＴ１１のゲート長である。
したがって、ＴＦＴ１１の移動度μ、しきい値電圧Ｖｔｈ（＜０）のばらつきが、直接的に、有機ＥＬ発光素子１３の輝度ばらつきに影響を与えることがわかる。
【００１８】
この場合、たとえば異なる画素に対して同じ電位Ｖdataを書き込んでも、画素によってＴＦＴ１１のしきい値Ｖｔｈがばらつく結果、発光素子（OLED）１３に流れる電流Ｉｏｌｅｄは画素毎に大きくばらついて全く所望の値からはずれる結果となり、ディスプレイとして高い画質を期待することはできない。
【００１９】
この問題を改善するため多数の画素回路が提案されているが、代表例を図３に示す（たとえば特許文献３、または特許文献４参照）。
【００２０】
図３の画素回路２０は、ｐチャネルＴＦＴ２１、ｎチャネルＴＦＴ２２〜２４、キャパシタＣ２１，Ｃ２２、発光素子である有機ＥＬ発光素子２５を有する。また、図３において、ＳＧＬは信号線を、ＳＣＮＬは走査線を、ＡＺＬはオートゼロ線を、ＤＲＶＬは駆動線をそれぞれ示している。
この画素回路２０の動作について、図４に示すタイミングチャートを参照しながら以下に説明する。
【００２１】
図４（Ａ），（Ｂ）に示すように、駆動線ＤＲＶＬ、オートゼロ線ＡＺＬをハイレベルとし、ＴＦＴ２２およびＴＦＴ２３を導通状態とする。このときＴＦＴ２１はダイオード接続された状態で発光素子（OLED）２５と接続されるため、ＴＦＴ２１に電流が流れる。
【００２２】
次に、図４（Ａ）に示すように、駆動線ＤＲＶＬをローレベルとし、ＴＦＴ２２を非導通とする。このとき走査線ＳＣＮＬは、図４（Ｃ）に示すように、ハイレベルでＴＦＴ２４が導通状態とされ、信号線ＳＧＬには、図４（Ｄ）に示すように、基準電位Ｖref が与えられる。ＴＦＴ２１に流れる電流が遮断されるため、図４（Ｅ）に示すようにＴＦＴ２１のゲート電位Ｖｇは上昇するが、その電位がVDD-|Vth| まで上昇した時点でＴＦＴ２１は非導通状態となって電位が安定する。この動作を以後、「オートゼロ動作」と称することがある。
【００２３】
図４（Ｂ），（Ｄ）に示すように、オートゼロ線ＡＺＬをローレベルとしてＴＦＴ２３を非導通状態とし、信号線ＳＧＬの電位をＶref からΔVdata だけ低い電位とする。この信号線電位の変化は、図４（Ｅ）に示すように、キャパシタＣ２１を介してＴＦＴ２１のゲート電位をΔVgだけ低下させる。
【００２４】
図４（Ａ），（Ｃ）に示すように、走査線ＳＣＮＬをローレベルとしてＴＦＴ２４を非導通状態とし、駆動線ＤＲＶＬをハイレベルとしてＴＦＴ２２を導通状態とすると、ＴＦＴ２１および発光素子（OLED）２５に電流が流れ、発光素子２５が発光を開始する。
【００２５】
寄生容量が無視できるとすれば、ΔVgおよびＴＦＴ２１のゲート電位Ｖｇはそれぞれ次のようになる。
【００２６】
（数２）
ΔVg＝ΔＶdata×Ｃ１／（Ｃ１＋Ｃ２）                  …（２）
【００２７】
（数３）
Ｖｇ＝ＶCC−｜Ｖｔｈ｜−ΔＶdata×Ｃ１／（Ｃ１＋Ｃ２）…（３）
【００２８】
ここで、Ｃ１はキャパシタＣ２１の容量値、Ｃ２はキャパシタＣ２２の容量値をそれぞれ示している。
【００２９】
一方、発光時に発光素子（OLED）２５に流れる電流をＩoledとすると、これは発光素子２５と直列に接続されるＴＦＴ２１によって電流値が制御される。ＴＦＴ２１が飽和領域で動作すると仮定すれば、良く知られたＭＯＳトランジスタの式および上記（３）式を用いて次の関係を得る。
【００３０】
（数４）
Ｉoled＝μＣｏｘＷ／Ｌ／２（ＶCC−Ｖｇ−｜Ｖｔｈ｜）2 
＝μＣｏｘＷ／Ｌ／２（ΔＶdata×Ｃ１／（Ｃ１＋Ｃ２））2 
…（４）
【００３１】
ここで、μはキャリアの移動度、Ｃｏｘは単位面積当たりのゲート容量、Ｗはゲート幅、Ｌはゲート長をそれぞれ示している。
【００３２】
（４）式によれば、ＩoledはＴＦＴ２１のしきい値Ｖｔｈによらず、外部から与えられるΔＶdataによって制御される。言い換えれば、図３の画素回路２０を用いれば、画素毎にばらつくしきい値Ｖｔｈの影響を受けず、電流の均一性、ひいては輝度の均一性が比較的高い表示装置を実現することができる。
【００３３】
【特許文献１】ＵＳＰ５，６８４，３６５
【特許文献２】特開平８−２３４６８３号公報
【特許文献３】ＵＳＰ６，２２９，５０６
【特許文献４】特表２００２−５１４３２０号公報のＦＩＧ．３
【特許文献５】特開２００４−１３３２４０号公報
【特許文献６】特開２００２−３５１４００号公報
【特許文献７】特開２００２−３５１４０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００３４】
上述のように、図２のような画素回路１０を用いた場合、トランジスタのしきい値Ｖｔｈのばらつきのため、画素間の輝度の均一性が損なわれ、高品位の表示装置を構成することは困難である。
【００３５】
一方、図３の画素回路を用いれば、輝度の均一性が比較的高い表示装置を実現することが可能であるが、これには次のような問題がある。
【００３６】
第１の問題は、外部から駆動するデータ振幅ΔＶdataに対し、駆動トランジスタのゲート振幅ΔVgは（２）式に従って減少する。逆に言えば、同じΔVgを得るために大きなΔＶdataを与える必要があり、これは消費電力やノイズの点から望ましくない。
【００３７】
第２の問題は、図３の画素回路２０に関する上記動作説明は理想的なものであって、実際には、発光素子（OLED）２５を駆動するＴＦＴ２１のＶｔｈのばらつきの影響が無くなるわけではない。
これは、オートゼロ線ＡＺＬとＴＦＴ２１のゲートノードがＴＦＴ２３のゲート容量によって結合されており、オートゼロ線ＡＺＬが高レベルへ遷移してＴＦＴ２３が非導通状態となる過程において、ＴＦＴ２３のチャネル電荷がＴＦＴ２１のゲートノードに流入するためである。この理由を次に説明する。
【００３８】
すなわち、オートゼロ動作終了後、ＴＦＴ２１のゲート電位は理想的にはVDD-|Vth| であるべきであるが、上記電荷の流入によって実際にはそれよりやや高い電位となり、なおかつこの電荷の流入量はＶｔｈの値によって変動する。なぜなら、オートゼロ動作終了直前におけるＴＦＴ２１のゲート電位はほぼVDD-|Vth| である。したがって、この電位は|Vth| がたとえば小さい程高い。
一方、オートゼロ動作終了時、オートゼロ線ＡＺＬの電位が上昇してＴＦＴ２３が非導通に転ずる際、そのソース電位、すなわちＴＦＴ２１のゲート電位が高い程、ＴＦＴ２３が非導通になるタイミングが遅れるため、より多くの電荷がＴＦＴ２１のゲートに流入することになる。結果としてオートゼロ動作終了後のＴＦＴ２１のゲート電位が|Vth| の影響を受けるため、前述の（３）式や（４）式が厳密には成立せず、画素毎にばらつくＶｔｈの影響を受けることになる。
【００３９】
そこで、特に、輝度ばらつきが問題になり易いしきい値電圧Ｖｔｈを補償可能な画素回路として、しきい値電圧補正型（オフセットキャンセル型）画素回路が提案されている（たとえば特許文献５参照）。
この画素回路においては、特性ばらつきをなくすため、トランジスタのしきい値のオフセットキャンセル用の容量素子を使用して、低温ポリシリコンＴＦＴ作製時のレーザーアニールに起因したしきい値Ｖｔｈの影響を無くしている。
しかしながら、レーザーアニールのポリシリコンの結晶粒径ばらつきに起因した移動度のばらつきは除去することはできない。そのため、面内輝度ばらつきが発生してしまう。特に、低輝度時より高輝度時に面内輝度ばらつきが発生する。
【００４０】
一方、カレントミラー型の電流駆動回路を備えた画素回路が提案されている（たとえば特許文献６、７参照）。
この画素回路においては、電流信号をそのまま、電流信号として複製する回路（カレントミラー回路）において、電圧―電流変換回路に比べて、電流そのものを複製するため、輝度のばらつきは非常に少なくできる。
しかしながら、ｐチャネルのカレントミラーに代表される回路であるため、図５に示すように、低輝度表示時の低電流駆動の応答性が悪い。そのため、低輝度（黒表示時）と高輝度の水平線が交互にきた場合、黒線が垂直走査方向に帯いてしまう。その結果、画質劣化を起こしてしまう。
【００４１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、高輝度時の輝度ばらつきを防止でき、かつ、低輝度時の信号書き込み応答性を損わず、画質劣化を防止でき、高品位な画像を表示できる画素回路、表示装置、並びに画素回路の駆動方法を提供することにある。
【課題を解決するための手段】
【００４２】
上記目的を達成するため、本発明の第１の観点は、流れる電流によって輝度が変化する電気光学素子を駆動する画素回路であって、少なくとも輝度情報に応じた電圧信号が供給される信号線と、少なくとも第１の制御線と、第１および第２の基準電位と、第１のノードと、第２のノードと、第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記信号線と上記第２のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチと、上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達する電流複製回路とを有する。
【００４３】
本発明の第２の観点の表示装置は、マトリクス状に複数配列された画素回路と、上記画素回路のマトリクス配列に対して列毎に配線され、少なくとも輝度情報に応じた電圧信号が供給される信号線と、上記画素回路のマトリクス配列に対して行毎に配線された少なくとも第１の制御線と、第１および第２の基準電位と、を有し、上記画素回路は、流れる電流によって輝度が変化する電気光学素子と、第１のノードと、第２のノードと、第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記信号線と上記第２のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチと、上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達する電流複製回路と、を含む。
【００４４】
好適には、上記電圧電流変換回路および電流複製回路は、上記駆動トランジスタの制御端子に接続された第１のノードと、第２のノードと、上記第１のノードと上記第２のノード間に接続された第１のキャパシタと、上記第２のノードと上記第１の基準電位間に接続された第２のキャパシタと、上記第１のキャパシタおよび上記第２のキャパシタのうち、少なくとも第１のキャパシタが接続され第１のノードに参照電流を選択的に供給可能な第２のスイッチと、を含む。
【００４５】
好適には、上記第１のノードを所定電位に選択的に接続可能な第３のスイッチを、さらに有する。
【００４６】
好適には、上記電流複製回路は、カレントミラー回路を含む。
【００４７】
好適には、上記参照電流は、任意に設定可能である。
【００４８】
好適には、参照電位は、画素回路が搭載されるパネルの低輝度と高輝度の各々、低電流と高電流の間で設定される。
【００４９】
本発明の第３の観点は、流れる電流によって輝度が変化する電気光学素子と、少なくとも輝度情報に応じた電圧信号が供給される信号線と、少なくとも第１の制御線と、第１および第２の基準電位と、第１のノードと、第２のノードと、第１端子と第２端子間で電流供給ラインを形成し、上記第１のノードに接続された制御端子の電位に応じて上記電流供給ラインを流れる電流を制御する駆動トランジスタと、上記信号線と上記第２のノードとの間に接続され、上記第１の制御線によって導通制御される第１のスイッチと、上記駆動トランジスタの制御端子に接続され、電圧信号を電流信号に変換する電圧電流変換回路と、を含む画素回路の駆動方法であって、所定輝度の電流を参照し、当該電流の複製電流を発生させ、上記電圧電流変換回路に伝達し、上記第１のスイッチを通して所定期間上記第２のノードに電圧信号を伝達し、上記電気光学素子の発光制御を行う。
【００５０】
本発明によれば、たとえば、第１のノードに参照電流が供給され、電流複製回路にその電流が複製される。
複製された電流は、電圧電流変換回路に電圧され、第１のスイッチを通して電圧信号が第２のノードに入力される。
これにより、参照電流を加味した信号を駆動トランジスタの制御端子に入力して、補正をかけて電気光学素子の発光制御を行う。
【発明の効果】
【００５１】
本発明によれば、高輝度での輝度ばらつきが無くなり、特に、白表示時の画像品質が向上する。
また、電圧信号での駆動であるため、低輝度での応答性は電流信号型に比べて早く、問題はなく、良好な応答特性を得ることができる。
任意の輝度参照を設定できるため、パネルアプリケーション、たとえば、背景がグレイ表示に対応時に輝度ばらつき偏差をなくすように設定することができる。
また、電圧信号駆動であるため、信号線への接続点数を軽減できる利点がある。
【発明を実施するための最良の形態】
【００５２】
以下、本発明の実施形態を図面に関連付けて説明する。
【００５３】
図６は、本発明の実施形態に係るアクティブマトリクス型有機ＥＬディスプレイ（表示装置）の構成の概略を示す図である。
また、図７は、本実施形態に係るアクティブマトリクス型有機ＥＬディスプレイの画素回路の構成例を示す回路図である。
【００５４】
本有機ＥＬディスプレイ１００は、図６に示すように、画素回路１０１がｍ×ｎのマトリクス状に配列された画素アレイ部１０２、データドライバ（ＤＤＲＶ）１０３、スキャンドライバ（ＳＤＲＶ）１０４、リセットドライバ（ＲＳＴＤＲＶ）１０５、リファレンスドライバ（ＲＥＦＤＲＶ）１０６、およびリファレンス電流供給回路（ＩＤＲＶ）１０７を有している。
そして、画素回路１０１のマトリクス配列に対してデータドライバ（ＤＤＲＶ）１０３によって駆動されるｎ列分の信号線ＳＧＬ１０１〜ＳＧＬ１０ｎ、およびリファレンス電流供給回路１０７によりリファレンス電流ＩＲＥＦが供給されるリファレンス電流線ＲＣＬ１０１〜１０ｎが画素列毎にそれぞれ配線され、スキャンドライバ（ＳＤＲＶ）１０４によって選択的に駆動されるｍ行分の走査線ＳＣＮＬ１０１〜ＳＣＮＬ１０ｍ、リセットドライバ１０５によって選択的に駆動されるリセット線ＲＳＬ１０１〜ＲＳＬ１０ｍ、およびリファレンスドライバ１０６によって選択的に駆動されるリファレンス線ＩＲＦＬ１０１〜ＩＲＦＬ１０ｍが画素行毎にそれぞれ配線されている。
【００５５】
次に、各画素回路１０１の具体的な構成について説明する。
【００５６】
本画素回路１０１は、図７に示すように、ｐチャネルＴＦＴ１１１〜ＴＦＴ１１３、ｎチャネルＴＦＴ１１４〜ＴＦＴ１１６、キャパシタＣ１１１，Ｃ１１２、有機ＥＬ素子ＯＬＥＤ（電気光学素子）からなる発光素子１１７、およびノードＮＤ１１１〜ＮＤ１１３を有する。
また、図７において、ＳＧＬは信号線、ＲＦＬはリファレンス電流線、ＳＣＮＬは走査線、ＲＳＬはリセット線、ＲＦＬはリファレンス線をそれぞれ示している。
これらの構成要素のうち、ＴＦＴ１１１が駆動トランジスタを構成し、ＴＦＴ１１４が第１のスイッチを構成し、ＴＦＴ１１６が第２のスイッチを構成し、ＴＦＴ１１２が第３のスイッチを構成し、キャパシタＣ１１１が第１のキャパシタを構成し、キャパシタＣ１１２が第２のキャパシタを構成している。
また、電源電圧ＶＣＣの供給ライン（電源電位）が第１の基準電位に相当し、カソード線ＣＳＬの電位（たとえば接地電位ＧＮＤ）が第２の基準電位に相当している。
【００５７】
駆動トランジスタとしてＴＦＴ１１１のソースが電源電圧ＶＣＣの供給ラインに接続され、ドレインが有機ＥＬ発光素子１１７のアノード側に接続され、ゲートがノードＮＤ１１１に接続されている。発光素子１１７のカソードが所定電位（たとえばグランド電位）のカソード線ＣＳＬに接続されている。
ＴＦＴ１１２のソースが電源電圧ＶＣＣの供給ラインに接続せれ、ドレインがノードＮＤ１１１に接続され、ゲートがリセット線ＲＳＬに接続されている。
ＴＦＴ１１３のソースが電源電圧ＶＣＣの供給ラインに接続され、ドレインおよびゲートがノードＮＤ１１３に接続されている。
ＴＦＴ１１４のソースがノードＮＤ１１２に接続され、ドレインが信号線ＳＧＬに接続され、ゲートが走査線ＳＣＮＬに接続されている。
ＴＦＴ１１５のソースがリファレンス電流線ＲＣＬに接続され、ドレインがノードＤ１１３に接続され、ゲートがリファレンス線ＲＦＬに接続されている。
ＴＦＴ１１６のソースがノードＮＤ１１３に接続され、ドレインがノードＮＤ１１１に接続され、ゲートがリファレンス線ＩＲＦＬに接続されている。
キャパシタＣ１１１の第１電極がノードＮＤ１１１に接続され、第２電極がノードＮＤ１１２に接続されている。
キャパシタＣ１１２の第１電極が電源電圧ＶＣＣの供給ラインに接続され、第２電極がノードＮＤ１１２に接続されている。
ノードＮＤ１１１はＴＦＴ１１１のゲート、ＴＦＴ１１２のドレイン、およびキャパシタＣ１１１の第１電極の接続点により構成されている。ノードＮＤ１１２はキャパシタＣ１１１の第２電極とキャパシタＣ１１２の第２電極の接続点により構成されている。ノードＮＤ１１３はＴＦＴ１１３のドレインおよびゲート、ＴＦＴ１１５のドレイン、並びにＴＦＴ１１６のソースの接続点により構成されている。
【００５８】
本実施形態のＴＦＴは、図８に示すようなボトムゲート型トランジスタ、あるいは図９に示すようなトップゲート型トランジスタにより構成可能である。
【００５９】
ボトムゲート型トランジスタ１３０は、図８に示すように、ガラス基板１３１上にたとえばＭｏからなるゲート１３２が形成され、その上のゲート絶縁膜１３３を介してソース・ドレインを構成するＮ＋拡散層１３４，１３５が形成され、層間絶縁膜１３６，１３７に形成されたコンタクトホールを通してたとえばアルミニウムからなるソース電極１３８およびドレイン電極１３９が形成されている。
【００６０】
トップゲート型トランジスタ１４０は、ガラス基板１４１上にソース・ドレインを構成するＮ＋拡散層１４２，１４３が形成され、ゲート絶縁膜１４４を介してたとえばＭｏからなるゲート１４５が形成され、層間絶縁膜１４６に形成されたコンタクトホールを通してたとえばアルミニウムからなるソース電極１４７およびドレイン電極１４８が形成されている。
【００６１】
このような構成を有する本実施形態の画素回路１０１は、電圧信号を電流信号に変換する電圧電流変換回路と、高輝度の電流を参照しこれの複製電流を発生させる電流複製回路を含む。
具体的には、電圧電流変換回路はしきい値Ｖthと電流の補正をかけるためのオフセット容量としてのキャパシタＣ１１１，初期化用のリセットスイッチとしてのＴＦＴ１１２を含み、電流参照用の回路はｐチャネルＴＦＴ１１１〜１１３を含んで形成されたカレントミラー回路１２０により構成される。
加えて、参照された電流の電荷をオフセット容量としてのキャパシタＣ１１１に伝達するためのリファレンススイッチとしてのＴＦＴ１１５，１１６を有する。
これにより、高輝度時の任意のリファンレス（参照）電流の複製を行い、電圧電流変換回路に伝達する。Ｖthと参照電流に対応する電荷はオフセット容量としてのキャパシタＣ１１１に蓄えられる。
【００６２】
以下に、本実施形態に係る画素回路の動作原理について図１０〜図１２に関連付けて説明する。
図１０は関連技術による駆動トランジスタの動作点を示す図であって、図１０（Ａ）はＶｔｈ補正を行っていない駆動トランジスタの動作点を、図１０（Ｂ）はＶｔｈ補正後の駆動トランジスタの動作点をそれぞれ示しいている。
図１１は本実施形態の画素回路の駆動トランジスタの動作点を示す図であって、図１１（Ａ）は高輝度時の駆動トランジスタの動作点を、図１１（Ｂ）は中間輝度時の駆動トランジスタの動作点をそれぞれ示している。
図１２はパネルに依存した視覚認識、輝度偏差の関係を示す図である。
【００６３】
図１０（Ａ），（Ｂ）に示すように、従来は、駆動トランジスタのIDS-VGS（IDS：ドレインーソース間電流、VGS:ゲート・ソース間電圧）特性でしきい値Ｖｔｈの補正ができず、そのため、オフセット容量でしきい値Ｖｔｈを補正していた。しかしながら、移動度のばらつきにより高輝度時、IDSの電流が大きい状態でのずれを補正することかできなかった。
これは、IDS=μeff x  W/L xCt x(VCC-VTH)^2=μeff x  W/L xCt x(VCC-VSIG)^2が電圧電流回路の電流方程式で(μeff：移動度、W/L:トランジスタゲート幅/トランジスタゲート長,VCC:OLEDアノード電圧,VSIG:画像信号電圧)移動度がしきい値Ｖｔｈと独立項であるためである。
【００６４】
これに対して、本実施形態においては、図１１（Ａ），（Ｂ）に示すように、リファレンス電流を使用し、高輝度時の高電流をまず参照して補正し、この補正電圧をオフセット容量Ｃ１１１に伝達する。
これにより、高輝度はこの電流で補正できるため、輝度ばらつきは見えなくなる。
低輝度の低電流境域では電流ばらつきは残ることになるが、これは図１２に示すように低輝度側での輝度ばらつきの輝度偏差ばらつきが広くなるため、視覚としてはばらつきが見えない。
【００６５】
図１３は、本実施形態に係る画素回路のタイミングチャートを示す図である。
【００６６】
図１３に示すように、画素回路１０１を駆動するには、まず、リセットドライバ１０５によりリセット信号ＲＳを所定期間ローレベルに設定される。これにより、リセットスイッチとしてのＴＦＴ１１２がオンし、ノードＮＤ１１１のレベルやキャパシタＣ１１１の容量が所定レベルにリセットされる。
次に、ＴＦＴ１１１がオフした後、リファレンスドライバ１０６によりリファンレス信号ＲＦＲが所定期間ハイレベルに設定される。これにより、リファレンススイッチとしてのＴＦＴ１１５、およびブリッジスイッチとしてのＴＦＴ１１６がオンし、リファレンス電流ＲＣが電流電圧変換回路のノードＮＤ１１１キャパシタＣ１１２等に供給され、リファレンス電流値に応じた電圧がキャパシタに保持される。すなわち、カレントミラー回路１２０において電流を複製する。
次に、ＴＦＴ１１５，１１６がオフした後、スキャンドライバ１０４によりライトスキャン信号ＷＳが所定期間ハイレベルに設定される。これにより、ＴＦＴ１１４がオンし、信号線ＳＧＬを通して電圧信号をノードＮＤ１１２に入力させる。
そして、データ電圧を取り込んだ後、ＴＦＴ１１４になり、電圧信号に応じた輝度をもって発光素子１１７が発光する。
【００６７】
なお、以上の説明においては、電流の複製としてカレントミラー回路を使用したが、他の電流複製回路を利用してもかまわない。
また、リファレンス電流（参照電流）を変動させて、リファレンス輝度を任意に設定することができる。このリファレンス電位は、パネルの低輝度と高輝度の各々、低電流と高電流の間で設定されることが望ましい。
これにより、パネルの使用環境、高輝度以外、グレイ表示が多いパネルアプリケーションでの輝度ばらつきを削除した表示が可能となる。
【００６８】
また、図１４は、ＴＦＴ薄膜トランジスタで構成されたセレクタスイッチ部と垂直駆動回路と画像信号の生成変換する（シフトレジスタとデジタル・アナログ変換回路を含む）COG（CHIP  ON  GLASS）TABより構成される有機ＥＬディスプレイの一例を示す。
また、図１５は、図１４の有機ＥＬディスプレイの３分割セレクタスイッチとその信号出力のタイミングチャートを示す図である。
図１４の例においては、アナログスイッチＡＳＷ１〜ＡＳＷ３がそれぞれ選択信号Ｓ１，ＸＳ１、Ｓ２，ＸＳ２、Ｓ３，ＸＳ３により選択的にオン、オフされて、ＣＯＧＴＡＢＩＣのソースドライバからの信号電位を信号線ＳＧＬ１０１、・・・に伝達する。
【００６９】
以上説明したように、本実施形態によれば、画素回路１０１は、電圧信号を電流信号に変換する電圧電流変換回路と、高輝度の電流を参照しこれの複製電流を発生させる電流複製回路を含み、具体的には、電圧電流変換回路はしきい値Ｖｔｈと電流の補正をかけるためのオフセット容量としてのキャパシタＣ１１１，初期化用のリセットスイッチとしてのＴＦＴ１１２を含み、電流参照用の回路はｐチャネルＴＦＴ１１１〜１１３を含んで形成されたカレントミラー回路１２０により構成され、さらに、参照された電流の電荷をオフセット容量としてのキャパシタＣ１１１に伝達するためのリファレンススイッチとしてのＴＦＴ１１５，１１６を有し、高輝度時の任意のリファンレス（参照）電流の複製を行い、電圧電流変換回路に伝達するように構成したことから、高輝度時の輝度ばらつきを防止でき、低輝度時の信号書き込み応答性を損なわず、画質劣化を防止でき、高品位な画像を表示できる。
【００７０】
換言すれば、本実施形態によれば、高輝度での輝度ばらつきが無くなり、特に、白表示時の画像品質が向上する。
また、電圧信号での駆動であるため、低輝度での応答性は電流信号型に比べて早く、問題はなく、良好な応答特性を得ることができる。
また、任意の輝度参照を設定できるため、パネルアプリケーション、たとえば、背景がグレイ表示に対応時に輝度ばらつき偏差をなくすように設定することができる。
また、電圧信号駆動であるため、信号線への接続点数を軽減できる。電流駆動回路では、電流を水平選択期間中流すことが必要となる結果、信号線の切り替えスイッチが使用できない。電圧信号は信号線の容量に電荷を蓄積させればよい。
【００７１】
なお、図７の画素回路１０１は一例であって、本発明はこれに限定されるものではない。たとえば、上述したように、ＴＦＴ１１２〜ＴＦＴ１１６は単なるスイッチであるから、これらのすべて乃至一部をｐチャネルＴＦＴ、あるいはその他のスイッチ素子で構成することも可能なことは明らかである。
【図面の簡単な説明】
【００７２】
【図１】一般的なアクティブマトリクス型有機ＥＬディスプレイ（表示装置）を示すブロック図である。
【図２】従来の画素回路の第１の構成例を示す回路図である。
【図３】従来の画素回路の第２の構成例を示す回路図である。
【図４】図３の回路の駆動方法を説明するためのタイミングチャートである。
【図５】カレントミラー型画素回路における応答時間と電流信号値との関係を示す図である。
【図６】本発明の実施形態に係るアクティブマトリクス型有機ＥＬディスプレイ（表示装置）の構成の概略を示す図である。
【図７】本実施形態に係るアクティブマトリクス型有機ＥＬディスプレイの画素回路の構成例を示す回路図である。
【図８】ボトムゲート型トランジスタの断面構造例を示す図である。
【図９】トップゲート型トランジスタの断面構造例を示す図である。
【図１０】関連技術による駆動トランジスタの動作点を示す図であって、（Ａ）はＶｔｈ補正を行っていない駆動トランジスタの動作点を、（Ｂ）はＶｔｈ補正後の駆動トランジスタの動作点をそれぞれ示しいている。
【図１１】本実施形態の画素回路の駆動トランジスタの動作点を示す図であって、（Ａ）は高輝度時の駆動トランジスタの動作点を、（Ｂ）は中間輝度時の駆動トランジスタの動作点をそれぞれ示している。
【図１２】パネルに依存した視覚認識、輝度偏差の関係を示す図である。
【図１３】本実施形態に係る画素回路のタイミングチャートを示す図である。
【図１４】ＴＦＴ薄膜トランジスタで構成されたセレクタスイッチ部と垂直駆動回路と画像信号の生成変換する（シフトレジスタとデジタル  アナログ変換回路を含む）COG（CHIP  ON  GLASS）TABより構成される有機ＥＬディスプレイの一例を示す図である。
【図１５】図１４の有機ＥＬディスプレイの３分割セレクタスイッチとその信号出力のタイミングチャートを示す図である。
【符号の説明】
【００７３】
１００…アクティブマトリクス型有機ＥＬディスプレイ（表示装置）、１０１…画素回路、１０２…画素アレイ部、１０３…データドライバ（ＤＤＲＶ）、１０４…スキャンドライバ、１１１…駆動トランジスタとしてのＴＦＴ、１１２〜１１６…スイッチとしてのＴＦＴ、１１７…発光素子、Ｃ１１１，Ｃ１１２…キャパシタ、ＮＤ１１１〜ＮＤ１１３。
【図１】
2007011214.tif 000003
【図２】
2007011214.tif 000004
【図３】
2007011214.tif 000005
【図４】
2007011214.tif 000006
【図５】
2007011214.tif 000007
【図６】
2007011214.tif 000008
【図７】
2007011214.tif 000009
【図８】
2007011214.tif 000010
【図９】
2007011214.tif 000011
【図１０】
2007011214.tif 000012
【図１１】
2007011214.tif 000013
【図１２】
2007011214.tif 000014
【図１３】
2007011214.tif 000015
【図１４】
2007011214.tif 000016
【図１５】
2007011214.tif 000017