(57)【要約】【課題】  操作手段の操作にもとづいて遊技制御手段および払出制御手段における各記憶手段の内容を確実に初期化できるようにする。【解決手段】  主基板に搭載されている遊技制御手段は、リセット信号の入力に応じて、セキュリティチェックプログラムおよびソフトウェア遅延処理を実行したら、払出制御基板に対して払出制御起動信号を送信した後、バックアップＲＡＭの内容をクリアするためのクリアスイッチの検出信号を確認する。払出制御基板にに搭載されている払出制御手段は、遊技制御手段が払出起動コマンドを送信したことを確認したら、クリアスイッチの検出信号を確認する。また、払出制御手段は、外部割込レジスタによって、払出起動コマンドについての取込信号の受信を確認する。【選択図】  図３８
2007050086.tif 000002
【特許請求の範囲】
【請求項１】
遊技媒体を用いて遊技者が所定の遊技を行うことが可能であり、遊技により払出条件が成立したことにもとづいて景品として景品遊技媒体を払い出す遊技機であって、
前記景品遊技媒体の払い出しを行う払出手段と、
前記払出手段を制御する払出制御処理を実行する払出制御用マイクロコンピュータと、
前記払出制御用マイクロコンピュータとのシリアル通信を行うシリアル通信回路と遊技制御用ＣＰＵとを内蔵し、遊技の進行を制御する遊技制御処理を実行する遊技制御用マイクロコンピュータと、
操作に応じて操作信号を出力する操作手段とを備え、
前記シリアル通信回路は、所定の割込要求条件が成立したときに、前記遊技制御用ＣＰＵに対する割込要求を発生させる割込要求手段を含み、
前記割込要求手段が発生させる割込要求は、前記シリアル通信回路において通信エラーが発生したときに他の割込要求に優先して発生されるエラー時割込要求を含み、
前記遊技制御用マイクロコンピュータは、
前記遊技制御処理の実行状態を記憶し、遊技機への電力供給が停止しても所定期間は記憶内容が保持される遊技制御用変動データ記憶手段と、
前記払出条件の成立にもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出指令信号を前記シリアル通信回路から前記払出制御用マイクロコンピュータに送信する払出指令信号送信手段と、
遊技機への電力供給が開始され、前記遊技制御処理の実行が可能になったときに払出制御起動信号を前記払出制御用マイクロコンピュータに送信する払出制御起動信号送信手段と、
前記払出制御起動信号送信手段が前記払出制御起動信号を出力した後、前記操作手段から前記操作信号が出力されているか否かを確認する遊技制御用操作信号確認手段と、
前記遊技制御用操作信号確認手段が、前記操作信号が出力されていないことを確認したときに、前記遊技制御用変動データ記憶手段に保持されている記憶内容にもとづき前記遊技制御処理の実行状態を復帰させる遊技制御用実行状態復帰手段と、
前記遊技制御用操作信号確認手段が、前記操作信号が出力されていることを確認したときに、前記遊技制御用変動データ記憶手段に保持されている記憶内容を初期化して前記遊技制御処理を初期状態から開始させる遊技制御用実行状態初期化手段と、
前記エラー時割込要求にもとづく割込処理において、前記払出制御用マイクロコンピュータとの通信を禁止する通信禁止手段とを含み、
前記払出制御用マイクロコンピュータは、
払出制御に応じて変動するデータを記憶するとともに、遊技機に対する電力供給が停止したときに記憶内容を少なくとも所定期間保存することが可能な払出制御用変動データ記憶手段と、
前記遊技制御用マイクロコンピュータから送信された前記払出指令信号を受信する払出指令信号受信手段と、
前記払出指令信号受信手段が受信した払出指令信号により特定される景品遊技媒体の払出数を前記払出制御用変動データ記憶手段に記憶するとともに、該払出制御用変動データ記憶手段に記憶された払出数の景品遊技媒体を前記払出手段を制御して払い出させる払出処理を実行する景品遊技媒体払出制御手段と、
前記払出制御起動信号を受信したことを条件に、前記操作手段から操作信号が出力されているか否かを確認する払出制御用操作信号確認手段と、
前記払出制御用操作信号確認手段が、前記操作信号が出力されていないことを確認したときに、前記払出制御用変動データ記憶手段に保持されている記憶内容にもとづき前記払出制御処理の実行状態を復帰させる払出制御用実行状態復帰手段と、
前記払出制御用操作信号確認手段が、前記操作信号が出力されていることを確認したときに、前記払出制御用変動データ記憶手段に保持されている記憶内容を初期化して前記払出制御処理を初期状態から開始させる払出制御用実行状態初期化手段とを含む
ことを特徴とする遊技機。
【請求項２】
払出制御用マイクロコンピュータは、前記遊技制御用マイクロコンピュータとのシリアル通信を行うシリアル通信回路と払出制御用ＣＰＵとを内蔵し、
前記シリアル通信回路は、所定の割込要求条件が成立したときに、前記払出制御用ＣＰＵに対する割込要求を発生させる割込要求手段と、通信状態を示す状態レジスタとを含み、
前記払出制御用ＣＰＵは、
割込許可状態では前記割込要求にもとづいて前記シリアル通信回路からデータを入力し、
割込禁止状態では、前記状態レジスタの値に応じて前記シリアル通信回路からデータを入力する
請求項１記載の遊技機。
【請求項３】
遊技制御用ＣＰＵは、シリアル通信回路による割込要求の優先順位の変更を行う優先順位変更手段を含む
請求項１または請求項２記載の遊技機。
【請求項４】
遊技媒体を用いて遊技者が所定の遊技を行うことが可能であり、遊技により払出条件が成立したことにもとづいて景品として景品遊技媒体を払い出す遊技機であって、
前記景品遊技媒体の払い出しを行う払出手段と、
前記払出手段を制御する払出制御処理を実行する払出制御用マイクロコンピュータと、
前記払出制御用マイクロコンピュータとのシリアル通信を行うシリアル通信回路と遊技制御用ＣＰＵとを内蔵し、遊技の進行を制御する遊技制御処理を実行する遊技制御用マイクロコンピュータと、
操作に応じて操作信号を出力する操作手段とを備え、
前記シリアル通信回路は、所定の割込要求条件が成立したときに、前記遊技制御用ＣＰＵに対する割込要求を発生させる割込要求手段を含み、
前記割込要求手段が発生させる割込要求は、前記シリアル通信回路において通信エラーが発生したときに他の割込要求に優先して発生されるエラー時割込要求を含み、
前記遊技制御用マイクロコンピュータは、
前記遊技制御処理の実行状態を記憶し、遊技機への電力供給が停止しても所定期間は記憶内容が保持される遊技制御用変動データ記憶手段と、
前記払出条件の成立にもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出指令信号を前記シリアル通信回路によって前記払出制御用マイクロコンピュータに送信する払出指令信号送信手段と、
前記操作手段から前記操作信号が出力されているか否かを確認する遊技制御用操作信号確認手段と、
前記遊技制御用操作信号確認手段が、前記操作信号が出力されていないことを確認したときに、前記遊技制御用変動データ記憶手段に保持されている記憶内容にもとづき前記遊技制御処理の実行状態を復帰させる遊技制御用実行状態復帰手段と、
前記遊技制御用操作信号確認手段が、前記操作信号が出力されていることを確認したときに、前記遊技制御用変動データ記憶手段に保持されている記憶内容を初期化して前記遊技制御処理を初期状態から開始させる遊技制御用実行状態初期化手段と、
前記エラー時割込要求にもとづく割込処理において、前記払出制御用マイクロコンピュータとの通信を禁止する通信禁止手段と、
前記遊技制御用操作信号確認手段の前記操作信号を確認する処理の開始時期を、遊技機への電力供給が開始された時期から所定期間遅延させる遅延処理を実行する遅延処理手段とを含み、
前記払出制御用マイクロコンピュータは、
払出制御に応じて変動するデータを記憶するとともに、遊技機に対する電力供給が停止したときに記憶内容を少なくとも所定期間保存することが可能な払出制御用変動データ記憶手段と、
前記遊技制御用マイクロコンピュータから送信された前記払出指令信号を受信する払出指令信号受信手段と、
前記払出指令信号受信手段が受信した払出指令信号により特定される景品遊技媒体の払出数を前記払出制御用変動データ記憶手段に記憶するとともに、該払出制御用変動データ記憶手段に記憶された払出数の景品遊技媒体を前記払出手段を制御して払い出させる払出処理を実行する景品遊技媒体払出制御手段と、
前記操作手段から操作信号が出力されているか否かを確認する払出制御用操作信号確認手段と、
前記払出制御用操作信号確認手段が、前記操作信号が出力されていないことを確認したときに、前記払出制御用変動データ記憶手段に保持されている記憶内容にもとづき前記払出制御処理の実行状態を復帰させる払出制御用実行状態復帰手段と、
前記払出制御用操作信号確認手段が、前記操作信号が出力されていることを確認したときに、前記払出制御用変動データ記憶手段に保持されている記憶内容を初期化して前記払出制御処理を初期状態から開始させる払出制御用実行状態初期化手段とを含む
ことを特徴とする遊技機。
【請求項５】
遊技者からの貸出要求を受け付けた貸出要求受付装置からの貸出要求信号にもとづいて遊技者に貸し出す貸し遊技媒体を払い出す遊技機であって、
遊技媒体を遊技領域に向けて発射する発射手段を備え、
遊技制御用マイクロコンピュータは、前記貸出要求受付装置が遊技機に接続されていることを示す貸出要求受付装置接続信号の入力状態にもとづいて、前記発射手段を駆動する発射制御信号の前記発射手段への入力状態を制御する発射制御手段を含む
請求項４記載の遊技機。
【請求項６】
払出制御用マイクロコンピュータは、
遊技制御用マイクロコンピュータから払出指令信号を受信すると、該払出指令信号を受信したことを示す指令受付信号を前記遊技制御用マイクロコンピュータ送信する指令受付信号送信手段を含み、
前記遊技制御用マイクロコンピュータは、払出条件の成立にもとづいて払い出すべき景品遊技媒体の数を特定可能な景品遊技媒体数データを遊技制御用変動データ記憶手段に記憶させる景品遊技媒体数記憶制御手段と、
前記払出制御用マイクロコンピュータから前記指令受付信号を受信したときに、前記景品遊技媒体数データから払出指令信号で指定した払出数に対応する値を減算する減算処理を実行する景品遊技媒体数データ減算手段とを含む
請求項１から請求項５のうちのいずれかに記載の遊技機。
【請求項７】
遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間の通信に関する異常を検出する通信異常検出手段と、
前記通信異常検出手段が異常を検出したとき、その旨を報知する通信異常報知手段とを備えた
請求項１から請求項６のうちのいずれかに記載の遊技機。
【請求項８】
通信異常検出手段は、払出制御用マイクロコンピュータが搭載されている払出制御基板に搭載されている
請求項７記載の遊技機。
【請求項９】
通信異常検出手段は、払出制御用マイクロコンピュータが払出制御起動信号を受信しなかったときに、通信に関する異常を検出する
請求項８記載の遊技機。
【請求項１０】
遊技制御用マイクロコンピュータは、定期的に発生するタイマ割込が生じたことにもとづいて遊技制御処理を実行し、
操作手段から操作信号が出力されているか否かを確認した後、前記タイマ割込を発生させるための設定を行う遊技制御用タイマ割込設定手段を含み、
払出制御用マイクロコンピュータは、定期的に発生するタイマ割込が生じたことにもとづいて払出制御処理を実行し、
操作手段から操作信号が出力されているか否かを確認した後、前記タイマ割込を発生させるための設定を行う払出制御用タイマ割込設定手段を含む
請求項１から請求項９のうちのいずれかに記載の遊技機。
【請求項１１】
遊技機で使用される所定の電源の状態を監視して該電源の電圧があらかじめ定められた検出電圧に低下したことを検出したときに検出信号を出力する電源監視手段を備え、
遊技制御用マイクロコンピュータは、前記電源監視手段が前記検出信号を出力したことにもとづいて、前記遊技制御処理の実行状態を遊技制御用変動データ記憶手段に保存させるための遊技制御用電力供給停止時処理を実行する遊技制御用電力供給停止時処理実行手段を含み、
前記遊技制御用電力供給停止時処理実行手段は、前記遊技制御用電力供給停止時処理にて、該遊技制御用電力供給停止時処理を実行したことを示す実行確認情報を前記遊技制御用変動データ記憶手段に保存させる処理を実行し、
遊技制御用実行状態復帰手段は、前記遊技制御用変動データ記憶手段に前記実行確認情報が保存されていることを条件に、前記遊技制御用変動データ記憶手段に保持されている記憶内容にもとづき遊技制御処理の実行状態を復帰させ、
払出制御用マイクロコンピュータは、前記電源監視手段が電源電圧の低下を検出したことにもとづいて、景品遊技媒体の未払出数を払出制御用変動データ記憶手段に保存させるための払出制御用電力供給停止時処理を実行する払出制御用電力供給停止時処理実行手段を含み、
前記払出制御用電力供給停止時処理実行手段は、前記払出制御用電力供給停止時処理にて、該払出制御用電力供給停止時処理を実行したことを示す実行確認情報を前記払出制御用変動データ記憶手段に保存させる処理を実行し、
払出制御用実行状態復帰手段は、前記払出制御用変動データ記憶手段に前記実行確認情報が保存されていることを条件に、前記払出制御用変動データ記憶手段に保持されている記憶内容にもとづき前記払出制御処理の実行状態を復帰させる
請求項１から請求項１０のうちのいずれかに記載の遊技機。
【請求項１２】
遊技制御用電力供給停止時処理実行手段は、遊技制御用電力供給停止時処理にて、遊技制御用変動データ記憶手段の記憶内容にもとづいてチェックデータを生成し、生成したチェックデータを該遊技制御用変動データ記憶手段に保存させる処理を実行し、
遊技制御用実行状態復帰手段は、前記遊技制御用変動データ記憶手段に保存されていたチェックデータによって前記遊技制御用変動データ記憶手段に保存されていた記憶内容が正当であるか否かを判定する処理を実行し、記憶内容が正当であると判定したときに、前記遊技制御用変動データ記憶手段に保持されている記憶内容にもとづき遊技制御処理の実行状態を復帰させ、
払出制御用電力供給停止時処理実行手段は、払出制御用電力供給停止時処理にて、払出制御用変動データ記憶手段の記憶内容にもとづいてチェックデータを生成し、生成したチェックデータを該払出制御用変動データ記憶手段に保存させる処理を実行し、
払出制御用実行状態復帰手段は、前記払出制御用変動データ記憶手段に保存されていたチェックデータによって前記払出制御用変動データ記憶手段に保存されていた記憶内容が正当であるか否かを判定する処理を実行し、記憶内容が正当であると判定したときに、前記払出制御用変動データ記憶手段に保持されている記憶内容にもとづき前記払出制御処理の実行状態を復帰させる
請求項１１記載の遊技機。
【請求項１３】
遊技機に対する電力供給が開始されたときに、遊技制御用マイクロコンピュータを動作可能状態にする許容信号を出力する許容信号出力手段と、
前記許容信号出力手段からの許容信号を特定期間遅延させて前記遊技制御用マイクロコンピュータに供給する遅延手段とを備えた
請求項１から請求項１２のうちのいずれかに記載の遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、遊技媒体を用いて遊技者が所定の遊技を行うことが可能であり、遊技によって払出条件が成立したことにもとづいて景品として景品遊技媒体を払い出すパチンコ遊技機やスロット機等の遊技機に関する。
【背景技術】
【０００２】
遊技機として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。
【０００３】
なお、遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、賞球払出の条件が成立しやすくなる状態になることである。
【０００４】
パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。
【０００５】
遊技機における遊技進行は、遊技制御用マイクロコンピュータを含む遊技制御手段によって制御される。賞球払出の制御を行う払出制御用マイクロコンピュータを含む払出制御手段が、遊技制御手段が搭載されている主基板とは別の払出制御基板に搭載されている場合、遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は遊技制御手段によって決定され、賞球個数を示す制御信号が払出制御基板に送信される。そして、払出制御手段は、遊技制御手段からの制御信号にもとづいて、入賞にもとづく個数の賞球を払い出す処理を行う。
【０００６】
このような遊技機において、遊技機に対する電力供給が停止している状態でも、遊技制御手段が備えているＲＡＭの内容と払出制御手段が備えているＲＡＭの内容とが保存されるようにバックアップ電源を備え、電源電圧の低下を検出する電源監視手段からの検出信号が主基板と払出制御基板とに入力され、遊技制御手段と払出制御手段とが、ＲＡＭに情報を保存させるための処理を実行するように構成されることがある（例えば、特許文献１参照。）。そのように構成された遊技機では、保存されているＲＡＭの内容をクリアするためのクリアスイッチが設けられ、遊技機に対する電力供給が開始されたときに、クリアスイッチが押下されると、遊技制御手段および払出制御手段が、ＲＡＭの内容をクリアするように構成される。
【０００７】
また、遊技機に対する電力供給が開始されたときに、遊技制御手段から払出制御手段に送信される制御信号（コマンド）を払出制御手段が受信できない事態が生ずることを防止するために、遊技制御手段が立ち上がる（遊技制御装置制御処理を実行できるようになる）タイミングを、払出制御手段が立ち上がる（払出制御処理を実行できるようになる）タイミングよりも遅くするための遅延手段が設けられることがある。
【０００８】
【特許文献１】特開２００２−１３６７５４号公報（段落００１０−００１４，００２１−００２３、図１、図３、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
遊技機に対する電力供給が開始されたときに、遊技制御手段が立ち上がるタイミングを、払出制御手段が立ち上がるタイミングよりも遅くするように構成される場合には、ＲＡＭの内容をクリアするために遊技機に対する電力供給が開始されたときに遊技店員等によってクリアスイッチが押下されたときに、押下されるタイミングが遅れたり押下時間が短いと、払出制御手段はクリアスイッチの押下を認識できたが、遊技制御手段はクリアスイッチの押下を認識できないという状況が発生しうる。クリアスイッチを押下するのは、遊技機に対する電力供給が停止したときに保存されたデータ、すなわち電力供給が停止したときの制御状態に関わるデータをクリアして初期化するためである。払出制御手段はクリアスイッチの押下を認識できたが遊技制御手段はクリアスイッチの押下を認識できないという状況が発生した場合には、払出制御手段の制御状態は初期化されるが、遊技制御手段の制御状態は電力供給が停止したときの制御状態のままになり、両制御手段の制御状態に整合がとれず、遊技機全体として正常な制御を行えない。また、遊技制御手段が立ち上がるタイミングを払出制御手段が立ち上がるタイミングよりも遅くする構成を有していない場合でも、クリアスイッチの押下のされ方によっては、一方の制御手段はクリアスイッチの押下を認識できたが他方の制御手段はクリアスイッチの押下を認識できないという状況が発生する可能性がある。
【００１０】
そこで、本発明は、遊技制御手段および払出制御手段が遊技機に対する電力供給が停止したときに記憶内容を少なくとも所定期間保存することが可能な記憶手段を有し、記憶手段の記憶内容を初期化するための操作手段を有する遊技機において、操作手段の操作にもとづいて遊技制御手段および払出制御手段における各記憶手段の内容を確実に初期化できるようにすることを目的とする。
【課題を解決するための手段】
【００１１】
本発明による遊技機は、遊技媒体（例えば、遊技球）を用いて遊技者が所定の遊技を行うことが可能であり、遊技により払出条件（例えば、入賞口への入賞）が成立したことにもとづいて景品として景品遊技媒体を払い出す遊技機であって、景品遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する払出制御処理を実行する払出制御用マイクロコンピュータ（例えば、払出制御用ＣＰＵ３７１を内蔵する払出制御用マイクロコンピュータ３７０）と、払出制御用マイクロコンピュータとのシリアル通信を行うシリアル通信回路（例えば、シリアル通信回路５０５）と遊技制御用ＣＰＵ（例えば、ＣＰＵ５６）とを内蔵し、遊技の進行を制御する遊技制御処理を実行する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）と、操作に応じて操作信号を出力する操作手段（例えば、クリアスイッチ９２１）とを備え、シリアル通信回路は、所定の割込要求条件（例えば、シリアル通信回路５０５で通信エラーが発生したことや、送信データの送信を完了したこと、制御基板から受信データを受信したこと）が成立したときに、遊技制御用ＣＰＵに対する割込要求を発生させる割込要求手段（例えば、割り込み制御回路７１４）を含み、割込要求手段が発生させる割込要求は、シリアル通信回路において通信エラーが発生したときに他の割込要求に優先して発生されるエラー時割込要求（例えば、通信エラー時割込要求）を含み、遊技制御用マイクロコンピュータは、遊技制御処理の実行状態を記憶し、遊技機への電力供給が停止しても所定期間は記憶内容が保持される遊技制御用変動データ記憶手段（例えば、電源バックアップされたＲＡＭ５５）と、払出条件の成立にもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出指令信号（例えば、賞球個数信号）をシリアル通信回路から払出制御用マイクロコンピュータに送信する払出指令信号送信手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ２９の賞球処理を実行する部分）と、遊技機への電力供給が開始され、遊技制御処理の実行が可能になったときに払出制御起動信号を払出制御用マイクロコンピュータに送信する払出制御起動信号送信手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ５の払出制御起動信号送信処理を実行する部分）と、払出制御起動信号送信手段が払出制御起動信号を出力した後、操作手段から操作信号が出力されているか否かを確認する遊技制御用操作信号確認手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ７の処理を実行する部分）と、遊技制御用操作信号確認手段が、操作信号が出力されていないことを確認したときに、遊技制御用変動データ記憶手段に保持されている記憶内容にもとづき遊技制御処理の実行状態を復帰させる遊技制御用実行状態復帰手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ８，Ｓ９，Ｓ９１〜Ｓ９３の処理を実行する部分）と、遊技制御用操作信号確認手段が、操作信号が出力されていることを確認したときに、遊技制御用変動データ記憶手段に保持されている記憶内容を初期化して遊技制御処理を初期状態から開始させる遊技制御用実行状態初期化手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ１０〜Ｓ１４の処理を実行する部分）と、エラー時割込要求にもとづく割込処理において、払出制御用マイクロコンピュータとの通信を禁止する通信禁止手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ１２４１，Ｓ１２５１，Ｓ１２６１，Ｓ１２７１，Ｓ１２９１で通信エラーフラグがセットされていると判断すると、処理をそのまま終了する部分）とを含み、払出制御用マイクロコンピュータは、払出制御に応じて変動するデータを記憶するとともに、遊技機に対する電力供給が停止したときに記憶内容を少なくとも所定期間保存することが可能な払出制御用変動データ記憶手段（例えば、電源バックアップされているＲＡＭ）と、遊技制御用マイクロコンピュータから送信された払出指令信号を受信する払出指令信号受信手段（例えば、払出制御用マイクロコンピュータにおけるステップＳ７５５の主制御通信処理を実行する部分）と、払出指令信号受信手段が受信した払出指令信号により特定される景品遊技媒体の払出数を払出制御用変動データ記憶手段に記憶するとともに、該払出制御用変動データ記憶手段に記憶された払出数の景品遊技媒体を払出手段を制御して払い出させる払出処理を実行する景品遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータにおけるステップＳ５４６，Ｓ７５６の処理を実行する部分）と、払出制御起動信号を受信したことを条件に、操作手段から操作信号が出力されているか否かを確認する払出制御用操作信号確認手段（例えば、払出制御用マイクロコンピュータにおけるステップＳ７２６，Ｓ７２７，Ｓ７０８の処理を実行する部分）と、払出制御用操作信号確認手段が、操作信号が出力されていないことを確認したときに、払出制御用変動データ記憶手段に保持されている記憶内容にもとづき払出制御処理の実行状態を復帰させる払出制御用実行状態復帰手段（例えば、払出制御用マイクロコンピュータにおけるステップＳ７０８〜Ｓ７１１の処理を実行する部分）と、払出制御用操作信号確認手段が、操作信号が出力されていることを確認したときに、払出制御用変動データ記憶手段に保持されている記憶内容を初期化して払出制御処理を初期状態から開始させる払出制御用実行状態初期化手段（例えば、払出制御用マイクロコンピュータにおけるステップＳ７０８，Ｓ７１２の処理を実行する部分）とを含むことを特徴とする。
【００１２】
払出制御用マイクロコンピュータは、遊技制御用マイクロコンピュータとのシリアル通信を行うシリアル通信回路（例えば、図５４に示すシリアル通信回路３７５）と払出制御用ＣＰＵ（例えば、払出制御用ＣＰＵ３７１）とを内蔵し、シリアル通信回路は、所定の割込要求条件が成立したときに、払出制御用ＣＰＵに対する割込要求を発生させる割込要求手段（例えば、シリアル通信回路３７５における割り込み制御回路７１４）と、通信状態を示す状態レジスタ（例えば、シリアル通信回路３７５におけるステータスレジスタＡ（図２５参照））とを含み、払出制御用ＣＰＵは、割込許可状態では割込要求にもとづいてシリアル通信回路からデータを入力し（図７３におけるステップＳ５４２，Ｓ５４３参照）、割込禁止状態では、状態レジスタの値に応じてシリアル通信回路からデータを入力する（図６９におけるステップＳ７２１参照）ように構成されていてもよい。
【００１３】
遊技制御用ＣＰＵは、シリアル通信回路による割込要求の優先順位の変更を行う優先順位変更手段（例えば、遊技制御用マイクロコンピュータ５６０が、ステップＳ１５ａを実行する際に、受信時割込優先実行フラグを設定する部分）を含むように構成されていてもよい。
【００１４】
本発明による他の態様の遊技機は、遊技媒体（例えば、遊技球）を用いて遊技者が所定の遊技を行うことが可能であり、遊技により払出条件（例えば、入賞口への入賞）が成立したことにもとづいて景品として景品遊技媒体を払い出す遊技機であって、景品遊技媒体の払い出しを行う払出手段（例えば、球払出装置９７）と、払出手段を制御する払出制御処理を実行する払出制御用マイクロコンピュータ（例えば、払出制御用ＣＰＵ３７１を内蔵する払出制御用マイクロコンピュータ３７０）と、払出制御用マイクロコンピュータとのシリアル通信を行うシリアル通信回路（例えば、シリアル通信回路５０５）と遊技制御用ＣＰＵ（例えば、ＣＰＵ５６）とを内蔵し、遊技の進行を制御する遊技制御処理を実行する遊技制御用マイクロコンピュータ（例えば、遊技制御用マイクロコンピュータ５６０）と、操作に応じて操作信号を出力する操作手段（例えば、クリアスイッチ９２１）とを備え、シリアル通信回路は、所定の割込要求条件（例えば、シリアル通信回路５０５で通信エラーが発生したことや、送信データの送信を完了したこと、制御基板から受信データを受信したこと）が成立したときに、遊技制御用ＣＰＵに対する割込要求を発生させる割込要求手段（例えば、割り込み制御回路７１４）を含み、割込要求手段が発生させる割込要求は、シリアル通信回路において通信エラーが発生したときに他の割込要求に優先して発生されるエラー時割込要求（例えば、通信エラー時割込要求）を含み、遊技制御用マイクロコンピュータは、遊技制御処理の実行状態を記憶し、遊技機への電力供給が停止しても所定期間は記憶内容が保持される遊技制御用変動データ記憶手段（例えば、電源バックアップされたＲＡＭ５５）と、払出条件の成立にもとづいて、払い出すべき景品遊技媒体の数を特定可能な払出指令信号（例えば、賞球個数信号）をシリアル通信回路によって払出制御用マイクロコンピュータに送信する払出指令信号送信手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ２９の賞球処理を実行する部分）と、操作手段から操作信号が出力されているか否かを確認する遊技制御用操作信号確認手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ７の処理を実行する部分）と、遊技制御用操作信号確認手段が、操作信号が出力されていないことを確認したときに、遊技制御用変動データ記憶手段に保持されている記憶内容にもとづき遊技制御処理の実行状態を復帰させる遊技制御用実行状態復帰手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ８，Ｓ９，Ｓ９１〜Ｓ９３の処理を実行する部分）と、遊技制御用操作信号確認手段が、操作信号が出力されていることを確認したときに、遊技制御用変動データ記憶手段に保持されている記憶内容を初期化して遊技制御処理を初期状態から開始させる遊技制御用実行状態初期化手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ１０〜Ｓ１４の処理を実行する部分）と、エラー時割込要求にもとづく割込処理において、払出制御用マイクロコンピュータとの通信を禁止する通信禁止手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ１２４１，Ｓ１２５１，Ｓ１２６１，Ｓ１２７１，Ｓ１２９１で通信エラーフラグがセットされていると判断すると、処理をそのまま終了する部分）と、遊技制御用操作信号確認手段の操作信号を確認する処理の開始時期を、遊技機への電力供給が開始された時期から所定期間遅延させる遅延処理を実行する遅延処理手段（例えば、遊技制御用マイクロコンピュータ５６０における図８９に示すステップＳ８２〜Ｓ８６の処理を実行する部分）とを含み、払出制御用マイクロコンピュータは、払出制御に応じて変動するデータを記憶するとともに、遊技機に対する電力供給が停止したときに記憶内容を少なくとも所定期間保存することが可能な払出制御用変動データ記憶手段（例えば、電源バックアップされているＲＡＭ）と、遊技制御用マイクロコンピュータから送信された払出指令信号を受信する払出指令信号受信手段（例えば、払出制御用マイクロコンピュータにおけるステップＳ７５５の主制御通信処理を実行する部分）と、払出指令信号受信手段が受信した払出指令信号により特定される景品遊技媒体の払出数を払出制御用変動データ記憶手段に記憶するとともに、該払出制御用変動データ記憶手段に記憶された払出数の景品遊技媒体を払出手段を制御して払い出させる払出処理を実行する景品遊技媒体払出制御手段（例えば、払出制御用マイクロコンピュータにおけるステップＳ５４６，Ｓ７５６の処理を実行する部分）と、操作手段から操作信号が出力されているか否かを確認する払出制御用操作信号確認手段（例えば、払出制御用マイクロコンピュータにおけるステップＳ７２６，Ｓ７２７，Ｓ７０８の処理を実行する部分）と、払出制御用操作信号確認手段が、操作信号が出力されていないことを確認したときに、払出制御用変動データ記憶手段に保持されている記憶内容にもとづき払出制御処理の実行状態を復帰させる払出制御用実行状態復帰手段（例えば、払出制御用マイクロコンピュータにおけるステップＳ７０８〜Ｓ７１１の処理を実行する部分）と、払出制御用操作信号確認手段が、操作信号が出力されていることを確認したときに、払出制御用変動データ記憶手段に保持されている記憶内容を初期化して払出制御処理を初期状態から開始させる払出制御用実行状態初期化手段（例えば、払出制御用マイクロコンピュータにおけるステップＳ７０８，Ｓ７１２の処理を実行する部分）とを含むことを特徴とする。
【００１５】
遊技者からの貸出要求を受け付けた貸出要求受付装置（例えば、プリペイドカードユニット５０）からの貸出要求信号（例えば、ＢＲＤＹ信号、ＢＲＱ信号）にもとづいて遊技者に貸し出す貸し遊技媒体を払い出す遊技機であって、遊技媒体を遊技領域に向けて発射する発射手段（例えば、発射モータ９４を含む打球発射装置）を備え、遊技制御用マイクロコンピュータは、貸出要求受付装置が遊技機に接続されていることを示す貸出要求受付装置接続信号（例えば、ＶＬ信号）の入力状態にもとづいて、発射手段を駆動する発射制御信号の発射手段への入力状態を制御する発射制御手段（遊技制御用マイクロコンピュータ５６０における状態信号の入力状態がオフ状態になると発射モータ信号を停止する部分、図８７参照）を含むように構成されていてもよい。
【００１６】
払出制御用マイクロコンピュータは、遊技制御用マイクロコンピュータから払出指令信号を受信すると、該払出指令信号を受信したことを示す指令受付信号（例えば、賞球ＡＣＫ信号）を遊技制御用マイクロコンピュータ送信する指令受付信号送信手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ５４７の処理を実行する部分、図７３参照）を含み、遊技制御用マイクロコンピュータは、払出条件の成立にもとづいて払い出すべき景品遊技媒体の数を特定可能な景品遊技媒体数データを遊技制御用変動データ記憶手段に記憶させる景品遊技媒体数記憶制御手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ１２０１の処理を実行する部分、図５６参照）と、払出制御用マイクロコンピュータから指令受付信号を受信したときに、景品遊技媒体数データから払出指令信号で指定した払出数に対応する値を減算する減算処理を実行する景品遊技媒体数データ減算手段（遊技制御用マイクロコンピュータ５６０についての図６４に示すステップＳ１２７９の直前または直後に、賞球個数バッファの内容を減算する変形例）とを含むように構成されていてもよい。
【００１７】
遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間の通信に関する異常を検出する通信異常検出手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７２６，Ｓ７２４の処理を実行する部分）と、通信異常検出手段が異常を検出したとき、その旨を報知する通信異常報知手段（例えば、エラー表示用ＬＥＤ３７４））とを備えていてもよい。
【００１８】
通信異常検出手段は、払出制御用マイクロコンピュータが搭載されている払出制御基板に搭載されていてもよい（例えば、払出制御用マイクロコンピュータ３７０が通信異常検出処理を実行）。
【００１９】
通信異常検出手段は、払出制御用マイクロコンピュータが払出制御起動信号を受信しなかったときに、通信に関する異常を検出する（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７２６，Ｓ７２４の処理）ように構成されていてもよい。
【００２０】
遊技制御用マイクロコンピュータは、定期的に発生するタイマ割込が生じたことにもとづいて遊技制御処理（ステップＳ２１〜Ｓ３２の処理）を実行し（図４６参照）、操作手段から操作信号が出力されているか否かを確認した後、タイマ割込を発生させるための設定を行う遊技制御用タイマ割込設定手段（例えば、遊技制御用マイクロコンピュータ５６０におけるステップＳ１６の処理を実行する部分）を含み、払出制御用マイクロコンピュータは、定期的に発生するタイマ割込が生じたことにもとづいて払出制御処理（ステップＳ７５０〜Ｓ７６０の処理）を実行し、操作手段から操作信号が出力されているか否かを確認した後、タイマ割込を発生させるための設定を行う払出制御用タイマ割込設定手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７１６の処理を実行する部分）を含むように構成されていてもよい。
【００２１】
遊技機で使用される所定の電源の状態を監視して該電源の電圧があらかじめ定められた検出電圧に低下したことを検出したときに検出信号を出力する電源監視手段（例えば、電源基板９１０に搭載されている電源監視回路）を備え、遊技制御用マイクロコンピュータ５６０は、電源監視手段が検出信号を出力したことにもとづいて、遊技制御処理の実行状態を遊技制御用変動データ記憶手段に保存させるための遊技制御用電力供給停止時処理を実行する遊技制御用電力供給停止時処理実行手段（例えば、遊技制御用マイクロコンピュータ５６０における電源断処理（図６７および図６８参照）を実行する部分）を含み、遊技制御用電力供給停止時処理実行手段は、遊技制御用電力供給停止時処理にて、該遊技制御用電力供給停止時処理を実行したことを示す実行確認情報（例えば、バックアップ監視タイマの値）を遊技制御用変動データ記憶手段に保存させる処理を実行し（例えば、ステップＳ４５２）、遊技制御用実行状態復帰手段は、遊技制御用変動データ記憶手段に実行確認情報が保存されていることを条件に（例えば、ステップＳ８）、遊技制御用変動データ記憶手段に保持されている記憶内容にもとづき遊技制御処理の実行状態を復帰させ（例えば、ステップＳ９１〜Ｓ９３）、払出制御用マイクロコンピュータは、電源監視手段が電源電圧の低下を検出したことにもとづいて、景品遊技媒体の未払出数を払出制御用変動データ記憶手段に保存させるための払出制御用電力供給停止時処理を実行する払出制御用電力供給停止時処理実行手段（例えば、払出制御用マイクロコンピュータ３７０におけるステップＳ７４９の処理を実行する部分）を含み、払出制御用電力供給停止時処理実行手段は、払出制御用電力供給停止時処理にて、該払出制御用電力供給停止時処理を実行したことを示す実行確認情報（例えば、バックアップ監視タイマの値）を払出制御用変動データ記憶手段に保存させる処理を実行し、払出制御用実行状態復帰手段は、払出制御用変動データ記憶手段に実行確認情報が保存されていることを条件に（ステップＳ７０９）、払出制御用変動データ記憶手段に保持されている記憶内容にもとづき払出制御処理の実行状態を復帰させる（ステップＳ７１１）ように構成されていてもよい。
【００２２】
遊技制御用電力供給停止時処理実行手段は、遊技制御用電力供給停止時処理にて、遊技制御用変動データ記憶手段の記憶内容にもとづいてチェックデータを生成し（ステップＳ４５４〜Ｓ４６２）、生成したチェックデータを該遊技制御用変動データ記憶手段に保存させる処理を実行し（ステップＳ４６３）、遊技制御用実行状態復帰手段は、遊技制御用変動データ記憶手段に保存されていたチェックデータによって遊技制御用変動データ記憶手段に保存されていた記憶内容が正当であるか否かを判定する処理を実行し（ステップＳ９）、記憶内容が正当であると判定したときに、遊技制御用変動データ記憶手段に保持されている記憶内容にもとづき遊技制御処理の実行状態を復帰させ（ステップＳ９１〜Ｓ９３）、払出制御用電力供給停止時処理実行手段は、払出制御用電力供給停止時処理にて、払出制御用変動データ記憶手段の記憶内容にもとづいてチェックデータを生成し（ステップＳ７４９におけるステップＳ４５４〜Ｓ４６２と同様の処理）、生成したチェックデータを該払出制御用変動データ記憶手段に保存させる処理を実行し（ステップＳ７４９におけるステップＳ４６３と同様の処理）、払出制御用実行状態復帰手段は、払出制御用変動データ記憶手段に保存されていたチェックデータによって払出制御用変動データ記憶手段に保存されていた記憶内容が正当であるか否かを判定する処理を実行し（ステップＳ７１０）、記憶内容が正当であると判定したときに、払出制御用変動データ記憶手段に保持されている記憶内容にもとづき払出制御処理の実行状態を復帰させる（ステップＳ７１１）ように構成されていてもよい。
【００２３】
遊技機に対する電力供給が開始されたときに、遊技制御用マイクロコンピュータを動作可能状態にする許容信号（例えば、リセット信号がハイレベルになること）を出力する許容信号出力手段（例えば、電源基板９１０に搭載されているリセット回路）と、許容信号出力手段からの許容信号を特定期間遅延させて遊技制御用マイクロコンピュータに供給する遅延手段（例えば、主基板３１に搭載されている遅延回路）とを備えていてもよい。
【発明の効果】
【００２４】
請求項１記載の発明では、遊技制御用マイクロコンピュータが、払出制御起動信号を払出制御用マイクロコンピュータに出力したら、操作手段から操作信号が出力されているか否かを確認し、払出制御用マイクロコンピュータが、払出制御起動信号を受信したことを条件に操作手段から操作信号が出力されているか否かを確認するように構成されているので、一方のマイクロコンピュータにおける変動データ記憶手段の内容が初期化されたにも関わらず他方のマイクロコンピュータにおける変動データ記憶手段の内容が初期化されないという状況の発生を防止でき、操作手段の操作にもとづいて遊技制御用マイクロコンピュータおよび払出制御用マイクロコンピュータにおける各変動データ記憶手段の内容を確実に初期化できる。その際に、払出制御用マイクロコンピュータが、遊技制御用マイクロコンピュータからの信号にもとづく割込処理に起因して初期設定処理が正常に実行されないという不具合も生じない。
【００２５】
請求項２記載の発明では、払出制御用ＣＰＵが、割込許可状態では割込要求にもとづいてシリアル通信回路からデータを入力し、割込禁止状態では状態レジスタの値に応じてシリアル通信回路からデータを入力するように構成されているので、払出制御用マイクロコンピュータは、割込禁止状態になっている初期設定処理中でも、遊技制御用マイクロコンピュータからのコマンドを受信することが可能になる。
【００２６】
請求項３記載の発明では、遊技制御用ＣＰＵがシリアル通信回路による割込要求の優先順位の変更を行う優先順位変更手段を含むので、複数種類の割込要求条件に対応する割込処理のうち、優先して実行させるべき割込処理を確実に実行することができる。また、優先して実行させるべき割込処理を設定できるので、遊技制御用マイクロコンピュータに実行させるプログラムの自由度を向上させることができる。
【００２７】
請求項４記載の発明では、遊技制御用マイクロコンピュータが、遅延処理を実行した後、払出制御起動信号を払出制御用マイクロコンピュータに出力したら、操作手段から操作信号が出力されているか否かを確認し、払出制御用マイクロコンピュータが、操作手段から操作信号が出力されているか否かを確認するように構成されているので、遊技制御用マイクロコンピュータが遅延処理を実行するように構成されていても、一方のマイクロコンピュータにおける変動データ記憶手段の内容が初期化されたにも関わらず他方のマイクロコンピュータにおける変動データ記憶手段の内容が初期化されないという状況の発生を防止でき、操作手段の操作にもとづいて遊技制御用マイクロコンピュータおよび払出制御用マイクロコンピュータにおける各変動データ記憶手段の内容を確実に初期化できる。その際に、払出制御用マイクロコンピュータが、遊技制御用マイクロコンピュータからの信号にもとづく割込処理に起因して初期設定処理が正常に実行されないという不具合も生じない。
【００２８】
請求項５記載の発明では、遊技制御用マイクロコンピュータが、貸出要求受付装置が遊技機に接続されていることを示す貸出要求受付装置接続信号の入力状態にもとづいて、発射手段を駆動する発射制御信号の発射手段への入力状態を制御する発射制御手段を含むので、遊技制御用マイクロコンピュータが、貸出要求受付装置接続信号の入力状態にもとづいて発射手段の駆動を制御することができるようになる。
【００２９】
請求項６記載の発明では、遊技制御用マイクロコンピュータが、払出制御用マイクロコンピュータから指令受付信号を受信したときに、払出指令信号で指定した払出数に対応する値を景品遊技媒体数データから減算する減算処理を実行するので、不正に遊技機の電力供給を停止させた後に電力供給を復旧させるという不正行為によって景品遊技媒体が払い出されてしまうことを防止することができる。
【００３０】
請求項７記載の発明では、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間の通信に関する異常を検出する通信異常検出手段と、通信異常検出手段が異常を検出したとき、その旨を報知する通信異常報知手段とを備えているので、遊技制御用マイクロコンピュータと払出制御用マイクロコンピュータとの間の通信に関わるエラーの発生を確実に報知することができる。
【００３１】
請求項８記載の発明では、通信異常検出手段が、払出制御用マイクロコンピュータが搭載されている払出制御基板に搭載されているので、払出制御基板において通信エラーを検出することができ、遊技制御用マイクロコンピュータの通信エラー検出のための負担を軽くすることができる。すなわち、遊技制御用マイクロコンピュータにおけるプログラム容量（ＲＯＭ容量）を減らすことができる。
【００３２】
請求項９記載の発明では、通信異常検出手段が、払出制御用マイクロコンピュータが払出制御起動信号を受信しなかったときに通信に関する異常を検出するので、払出制御用マイクロコンピュータが払出制御起動信号を受信できなかったことを確実に報知することができる。
【００３３】
請求項１０記載の発明では、遊技制御用マイクロコンピュータおよび払出制御用マイクロコンピュータが、操作手段から操作信号が出力されているか否かを確認した後、タイマ割込を発生させるための設定を行うので、遊技制御処理や払出制御処理の実行中では実質的に操作手段が有効にならず、遊技の実行中に誤って初期処理が実行されてしまうことを防止できる。
【００３４】
請求項１１記載の発明では、遊技制御用マイクロコンピュータおよび払出制御用マイクロコンピュータが、実行確認情報が保存されていることを条件に遊技制御処理の実行状態を復帰させる処理および払出制御処理の実行状態を復帰させる処理を実行するので、誤った保存データにもとづいて遊技制御処理や払出制御処理がなされてしまうことが防止される。
【００３５】
請求項１２記載の発明では、遊技制御用マイクロコンピュータおよび払出制御用マイクロコンピュータが、チェックデータによって変動データ記憶手段に保存されていた記憶内容が正当であるか否かを判定する処理を実行し、記憶内容が正当であると判定したときに遊技制御処理の実行状態を復帰させる処理および払出制御処理の実行状態を復帰させる処理を実行するので、誤った保存データにもとづいて遊技制御処理や払出制御処理がなされてしまうことが確実に防止される。
【００３６】
請求項１３記載の発明では、許容信号出力手段からの許容信号を特定期間遅延させて遊技制御用マイクロコンピュータに供給する遅延手段を備えているので、すなわち、ハードウェアによっても遅延処理がなされるので、仕様変更がなされたときに備えてソフトウェアによる遅延処理の汎用性を残すことができるとともに、ソフトウェアによる遅延処理を簡潔にすることができ、遅延処理のためのソフトウェアのデータ容量を削減することができる。
【発明を実施するための最良の形態】
【００３７】
実施の形態１．
以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機を正面からみた正面図、図２は遊技盤の前面を示す正面図である。なお、以下の実施の形態では、パチンコ遊技機を例に説明を行うが、本発明による遊技機はパチンコ遊技機に限られず、スロット機などの他の遊技機に適用することもできる。
【００３８】
パチンコ遊技機１は、縦長の方形状に形成された外枠（図示せず）と、外枠の内側に開閉可能に取り付けられた遊技枠とで構成される。また、パチンコ遊技機１は、遊技枠に開閉可能に設けられている額縁状に形成されたガラス扉枠２を有する。遊技枠は、外枠に対して開閉自在に設置される前面枠（図示せず）と、機構部品等が取り付けられる機構板と、それらに取り付けられる種々の部品（後述する遊技盤を除く。）とを含む構造体である。
【００３９】
図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿（上皿）３がある。打球供給皿３の下部には、打球供給皿３に収容しきれない遊技球を貯留する余剰球受皿４と遊技球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の背面には、遊技盤６が着脱可能に取り付けられている。なお、遊技盤６は、それを構成する板状体と、その板状体に取り付けられた種々の部品とを含む構造体である。また、遊技盤６の前面には遊技領域７が形成されている。
【００４０】
遊技領域７の中央付近には、それぞれが演出用の飾り図柄を可変表示する複数の可変表示部を含む可変表示装置（飾り図柄表示装置）９が設けられている。可変表示装置９には、例えば「左」、「中」、「右」の３つの可変表示部（図柄表示エリア）がある。可変表示装置９は、特別図柄表示器８による特別図柄の可変表示期間中に、装飾用（演出用）の図柄としての飾り図柄の可変表示を行う。飾り図柄の可変表示を行う可変表示装置９は、演出制御基板に搭載されている演出制御用マイクロコンピュータによって制御される。
【００４１】
可変表示装置９の下部には、始動入賞口１４に入った有効入賞球数すなわち保留記憶（始動記憶または始動入賞記憶ともいう。）数を表示する４つの特別図柄保留記憶表示器１８が設けられている。特別図柄保留記憶表示器１８は、保留記憶数を入賞順に４個まで表示する。特別図柄保留記憶表示器１８は、始動入賞口１４に始動入賞があるごとに、点灯状態のＬＥＤの数を１増やす。そして、特別図柄保留記憶表示器１８は、特別図柄表示器８で可変表示が開始されるごとに、点灯状態のＬＥＤの数を１減らす（すなわち１つのＬＥＤを消灯する）。具体的には、特別図柄保留記憶表示器１８は、特別図柄表示器８で可変表示が開始されるごとに、点灯状態をシフトする。なお、この例では、始動入賞口１４への入賞による始動記憶数に上限数（４個まで）が設けられているが、上限数を４個以上にしてもよい。
【００４２】
可変表示装置９の上部には、識別情報としての特別図柄を可変表示する特別図柄表示器（特別図柄表示装置）８が設けられている。この実施の形態では、特別図柄表示器８は、例えば０〜９の数字を可変表示可能な簡易で小型の表示器（例えば７セグメントＬＥＤ）で実現されている。特別図柄表示器８は、遊技者に特定の停止図柄を把握しづらくさせるために、０〜９９など、より多種類の数字を可変表示するように構成されていてもよい。また、可変表示装置９は、特別図柄表示器８による特別図柄の可変表示期間中に、装飾用（演出用）の図柄としての飾り図柄の可変表示を行う。
【００４３】
さらに、可変表示装置９の左側には、遊技演出に用いられる可動部材としてのハンマ１５１が設けられている。ハンマ１５１は、可動部１５２を支点として右方向に倒れ、可変表示装置９に表示される飾り図柄のうち最も左側の飾り図柄を叩くような演出を行うことができる。
【００４４】
また、パチンコ遊技機１は、遊技の進行中に遊技者が操作可能な操作スイッチ８１を備えている。例えば、操作スイッチ８１が操作（押下）されると、可動部材としてのハンマ１５１が動作する。
【００４５】
可変表示装置９の下方には、始動入賞口１４を形成する可変入賞球装置１５が設けられている。始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１４ａによって検出される。可変入賞球装置１５は、ソレノイド１６によって開状態にされる。
【００４６】
可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態に制御される開閉板を用いた特別可変入賞球装置２０が設けられている。特別可変入賞球装置２０は大入賞口を開閉する手段である。特別可変入賞球装置２０に入賞し遊技盤６の背面に導かれた入賞球のうち一方（Ｖ入賞領域：特別領域）に入った入賞球はＶ入賞スイッチ２２で検出された後カウントスイッチ２３で検出され、他方の領域に入った遊技球は、そのままカウントスイッチ２３で検出される。遊技盤６の背面には、大入賞口内の経路を切り換えるためのソレノイド２１Ａも設けられている。
【００４７】
遊技球がゲート３２を通過しゲートスイッチ３２ａで検出されると、普通図柄表示器１０の表示の可変表示が開始される。この実施の形態では、左右のランプ（点灯時に図柄が視認可能になる）が交互に点灯することによって可変表示が行われ、例えば、可変表示の終了時に左側のランプが点灯すれば当たりになる。そして、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定回数、所定時間だけ開状態になる。普通図柄表示器１０の近傍には、ゲート３２を通過した入賞球数を表示する４つのＬＥＤによる表示部を有する普通図柄始動記憶表示器４１が設けられている。ゲート３２への遊技球の通過があるごとに、普通図柄始動記憶表示器４１は点灯するＬＥＤを１増やす。そして、普通図柄表示器１０の可変表示が開始されるごとに、点灯するＬＥＤを１減らす。
【００４８】
遊技盤６には、複数の入賞口２９，３０，３３，３９が設けられ、遊技球の入賞口２９，３０，３３，３９への入賞は、それぞれ入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａによって検出される。各入賞口２９，３０，３３，３９は、遊技媒体を受け入れて入賞を許容する領域として遊技盤６に設けられる入賞領域を構成している。なお、始動入賞口１４や大入賞口も、遊技媒体を受け入れて入賞を許容する入賞領域を構成する。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった遊技球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃが設けられている。さらに、遊技領域７における各構造物（大入賞口等）の周囲には装飾ＬＥＤが設置されている。天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃおよび装飾用ＬＥＤは、遊技機に設けられている装飾発光体の一例である。
【００４９】
そして、この例では、左枠ランプ２８ｂの近傍に、賞球払出中に点灯する賞球ＬＥＤ５１が設けられ、天枠ランプ２８ａの近傍に、補給球が切れたときに点灯する球切れＬＥＤ５２が設けられている。さらに、プリペイドカードが挿入されることによって球貸しを可能にするプリペイドカードユニット（以下、「カードユニット」という。）５０が、パチンコ遊技機１に隣接して設置されている。
【００５０】
カードユニット５０には、例えば、使用可能状態であるか否かを示す使用可表示ランプ、カードユニットがいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器、カードユニット内にカードが投入されていることを示すカード投入表示ランプ、記録媒体としてのカードが挿入されるカード挿入口、およびカード挿入口の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニットを解放するためのカードユニット錠が設けられている。
【００５１】
遊技者の操作によって打球発射装置から発射された遊技球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。遊技球が始動入賞口１４に入り始動口スイッチ１４ａで検出されると、図柄の可変表示を開始できる状態であれば、特別図柄表示器８において特別図柄が可変表示（変動）を始める。図柄の可変表示を開始できる状態でなければ、保留記憶数を１増やす。
【００５２】
特別図柄表示器８における特別図柄の可変表示は、一定時間が経過したときに停止する。停止時の特別図柄（停止図柄）が大当り図柄（特定表示結果）であると、大当り遊技状態に移行する。すなわち、特別可変入賞球装置２０が、一定時間経過するまで、または、所定個数（例えば１０個）の遊技球が入賞するまで開放する。そして、特別可変入賞球装置２０の開放中に遊技球がＶ入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し特別可変入賞球装置２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。なお、Ｖ入賞領域を設けずに、特別可変入賞球装置２０の開放を常に最終ラウンドまで（例えば、１５ラウンドまで）許容するようにしてもよい。
【００５３】
停止時の特別図柄表示器８における特別図柄が確率変動を伴う大当り図柄（確変図柄）である場合には、次に大当りになる確率が高くなる。すなわち、確変状態という遊技者にとってさらに有利な状態になる。
【００５４】
遊技球がゲート３２を通過すると、普通図柄表示器１０において普通図柄が可変表示される状態になる。また、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、確変状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。すなわち、可変入賞球装置１５の開放時間と開放回数は、普通図柄の停止図柄が当り図柄であったり、特別図柄の停止図柄が確変図柄である場合等に高められ、遊技者にとって不利な状態から有利な状態に変化する。なお、開放回数が高められることは、閉状態から開状態になることも含む概念である。
【００５５】
次に、パチンコ遊技機１の裏面の構造について図３を参照して説明する。図３は、遊技機を裏面から見た背面図である。
【００５６】
図３に示すように、遊技機裏面側では、可変表示装置９を制御する演出制御用マイクロコンピュータが搭載された演出制御基板８０を含む可変表示制御ユニット４９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７が設置されている。なお、演出制御マイクロコンピュータは、遊技盤６に設けられている可変表示装置９を制御するとともに、各種装飾ＬＥＤ、装飾ランプ２５、枠側に設けられている天枠ランプ２８ａ、左枠ランプ２８ｂおよび右枠ランプ２８ｃを点灯制御し、スピーカ２７からの音発生を制御する。
【００５７】
さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０やタッチセンサ基板９１が設けられている。電源基板９１０は、大部分が主基板３１と重なっているが、主基板３１に重なることなく外部から視認可能に露出した露出部分がある。この露出部分には、遊技機１における主基板３１および各電気部品制御基板（演出制御基板８０および払出制御基板３７）や遊技機に設けられている各電気部品（電力が供給されることによって動作する部品）への電力供給を実行あるいは遮断するための電力供給許可手段としての電源スイッチが設けられている。さらに、露出部分における電源スイッチの内側（基板内部側）には、交換可能なヒューズが設けられている。
【００５８】
なお、電気部品制御基板には、電気部品制御用マイクロコンピュータを含む電気部品制御手段が搭載されている。電気部品制御手段は、遊技制御手段等からのコマンドとしての指令信号（制御信号）に従って遊技機に設けられている電気部品（遊技用装置：球払出装置９７、可変表示装置９、ランプやＬＥＤなどの発光体、スピーカ２７等）を制御する。以下、主基板３１を電気部品制御基板に含めて説明を行うことがある。その場合には、電気部品制御基板に搭載される電気部品制御手段は、遊技制御手段と、遊技制御手段等からの指令信号に従って遊技機に設けられている電気部品を制御する手段とのそれぞれを指す。また、主基板３１以外のマイクロコンピュータが搭載された基板をサブ基板ということがある。
【００５９】
遊技機裏面において、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチ１６７の出力を導入して外部出力するための球切れ用端子、賞球情報（賞球個数信号）を外部出力するための賞球用端子および球貸し情報（球貸し個数信号）を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子基板（情報出力基板）３６が設置されている。
【００６０】
貯留タンク３８に貯留された遊技球は誘導レールを通り、カーブ樋を経て払出ケース４０Ａで覆われた球払出装置に至る。球払出装置の上部には、遊技媒体切れ検出手段としての球切れスイッチ１８７が設けられている。球切れスイッチ１８７が球切れを検出すると、球払出装置の払出動作が停止する。球切れスイッチ１８７は遊技球通路内の遊技球の有無を検出するスイッチであるが、貯留タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も誘導レールにおける上流部分（貯留タンク３８に近接する部分）に設けられている。球切れ検出スイッチ１６７が遊技球の不足を検知すると、遊技機設置島に設けられている補給機構から遊技機に対して遊技球の補給が行われる。
【００６１】
入賞にもとづく景品としての遊技球や球貸し要求にもとづく遊技球が多数払い出されて打球供給皿３が満杯になると、遊技球は、余剰球通路を経て余剰球受皿４に導かれる。さらに遊技球が払い出されると、感知レバー（図示せず）が貯留状態検出手段としての満タンスイッチ（図示せず）を押圧して、貯留状態検出手段としての満タンスイッチがオンする。その状態では、球払出装置内の払出モータの回転が停止して球払出装置の動作が停止するとともに打球発射装置の駆動も停止する。
【００６２】
図４は、主基板３１における回路構成の一例を示すブロック図である。なお、図４には、遊技機に搭載されている払出制御基板３７、ランプドライバ基板３５、音声出力基板７０、インタフェース基板６６、中継基板７７および演出制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する遊技制御用マイクロコンピュータ５６０と、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、および全入賞計数スイッチ３４からの信号を遊技制御用マイクロコンピュータ５６０に与える入力ドライバ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、特別可変入賞球装置２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを遊技制御用マイクロコンピュータ５６０からの指令に従って駆動するソレノイド回路５９とが搭載されている。
【００６３】
なお、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ、全入賞計数スイッチ３４等のスイッチは、センサと称されているものでもよい。すなわち、遊技球を検出できる遊技媒体検出手段（この例では遊技球検出手段）であれば、その名称を問わない。入賞検出を行う始動口スイッチ１４ａ、カウントスイッチ２３、および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａの各スイッチは、入賞領域への遊技球の入賞を検出する入賞検出手段でもある。なお、ゲート３２のような通過ゲートであっても、賞球の払い出しが行われるものであれば、通過ゲートへ遊技球が進入することが入賞になり、通過ゲートに設けられているスイッチ（例えばゲートスイッチ３２ａ）が入賞検出手段になる。さらに、この実施の形態では、Ｖ入賞領域に入賞した遊技球が、Ｖ入賞スイッチ２２で検出されるとともにカウントスイッチ２３でも検出される。よって、大入賞口に入賞した遊技球数は、カウントスイッチ２３による検出数に相当する。しかし、Ｖ入賞領域に入賞した遊技球はＶ入賞スイッチ２２のみで検出されるようにし、大入賞口に入賞した遊技球数は、Ｖ入賞スイッチ２２による検出数とカウントスイッチ２３による検出数との和になるようにしてもよい。さらに、Ｖ入賞領域を設けず、最終ラウンド以外のラウンドでは、常に継続権が発生するようにしてもよい。
【００６４】
遊技制御用マイクロコンピュータ５６０は、ゲーム制御（遊技進行制御）用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段（変動データを記憶する変動データ記憶手段）としてのＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６、およびＩ／Ｏポート部５７を含む。ＣＰＵ５６は、遊技制御用マイクロコンピュータ５６０のうち、プログラムに従って動作する中央処理装置（ＲＯＭ５４やＲＡＭ５５などの記憶手段、Ｉ／Ｏポート部５７などを除いた部分）を意味する。また、遊技制御用マイクロコンピュータ５６０は、ＣＰＵ５６に加えて、ＲＯＭ５４やＲＡＭ５５などの記憶手段、乱数回路５０３、シリアル通信回路５０５、Ｉ／Ｏポート部５７などを含む部分を意味する。この実施の形態では、ＲＯＭ５４およびＲＡＭ５５は遊技制御用マイクロコンピュータ５６０に内蔵されている。また、Ｉ／Ｏポート部５７は、１チップマイクロコンピュータに内蔵されている。すなわち、遊技制御用マイクロコンピュータ５６０は、１チップマイクロコンピュータである。１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４は外付けであっても内蔵されていてもよい。
【００６５】
なお、遊技制御用マイクロコンピュータ５６０においてＣＰＵ５６がＲＯＭ５４に格納されているプログラムに従って制御を実行するので、遊技制御用マイクロコンピュータ５６０が実行する（または、処理を行う）またはＣＰＵ５６が実行するということは、具体的には、ＣＰＵ５６がプログラムに従って制御を実行することである。このことは、主基板３１以外の他の基板に搭載されているマイクロコンピュータについても同様である。また、遊技制御手段は、遊技制御用マイクロコンピュータ５６０で実現されている。
【００６６】
また、ＲＡＭ５５は、その一部または全部が電源基板９１０において作成されるバックアップ電源によってバックアップされている不揮発性記憶手段としてのバックアップＲＡＭである。すなわち、遊技機に対する電力供給が停止しても、所定期間（バックアップ電源としてのコンデンサが放電してバックアップ電源が電力供給不能になるまで）は、ＲＡＭ５５の一部または全部の内容は保存される。特に、少なくとも、遊技状態すなわち遊技制御手段の制御状態に応じたデータ（特別図柄プロセスフラグ等）と未払出賞球数を示すデータは、バックアップＲＡＭに保存される。遊技制御手段の制御状態に応じたデータとは、停電等が生じた後に復旧した場合に、そのデータにもとづいて、制御状態を停電等の発生前に復旧させるために必要なデータである。また、制御状態に応じたデータとを未払出賞球数を示すデータとを遊技の進行状態を示すデータと定義する。なお、この実施の形態では、ＲＡＭ５５の全部が、電源バックアップされているとする。
【００６７】
遊技制御用マイクロコンピュータ５６０のリセット端子には、電源基板９１０からのリセット信号が入力される。また、払出制御用マイクロコンピュータのリセット端子にも、電源基板９１０からのリセット信号が入力される。つまり、電源基板９１０には、遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータに供給されるリセット信号を生成するリセット回路が搭載されている。なお、リセット信号がハイレベルになると遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータは動作可能状態になり、リセット信号がローレベルになると遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータは動作停止状態になる。従って、リセット信号がハイレベルである期間は、遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータの動作を許容する許容信号が出力されていることになり、リセット信号がローレベルである期間は、遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータの動作を停止させる動作停止信号が出力されていることになる。なお、リセット回路をそれぞれの電気部品制御基板（主基板３１を含む）に搭載してもよいし、複数の電気部品制御基板のうちの一つまたは複数にリセット回路を搭載し、そこからリセット信号を他の電気部品制御基板に供給するようにしてもよい。
【００６８】
さらに、遊技制御用マイクロコンピュータ５６０の入力ポートには、払出制御基板３７を経由して、電源基板９１０からの電源電圧が所定値以下に低下したことを示す電源断信号が入力される。すなわち、電源基板９１０には、遊技機において使用される所定電圧（例えば、ＤＣ３０ＶやＤＣ５Ｖなど）の電圧値を監視して、電圧値があらかじめ定められた所定値にまで低下すると（電源電圧の低下を検出すると）、その旨を示す電源断信号を出力する電源監視回路が搭載されている。また、遊技制御用マイクロコンピュータ５６０の入力ポートには、ＲＡＭの内容をクリアすることを指示するためのクリアスイッチが操作されたことを示すクリア信号が入力される。なお、この実施の形態では、電源監視回路は、例えば遊技機に供給される交流電圧（ＡＣ２４Ｖ）を整流し平滑した直流電圧（例えばＤＣ３０Ｖ）を監視して、その電圧が所定の電圧以下になると電源断信号を出力するが、電源監視回路の構成は、そのような構成に限られない。例えば、交流電圧（ＡＣ２４Ｖ）を直流電圧に変換する途中における全波整流波形の有無を監視し、その波形が所定期間以上検出できなかった場合に電源断信号を出力するようにしてもよい。また、交流電圧を直接監視し、交流電圧波形が所定期間以上検出できなかった場合に電源断信号を出力するようにしてもよい。すなわち、電源監視回路の監視対象は、電圧に限られず、全波整流波形でも半波整流波形でもよく、遊技機への供給電圧が低下していることを検出可能なものであればよい。
【００６９】
クリア信号は、主基板３１において分岐され、払出制御基板３７にも供給される。なお、ＣＰＵ５６が入力ポートを介して入力したクリア信号の状態を、出力ポートを介して払出制御基板３７に出力してもよい。
【００７０】
この実施の形態では、演出制御基板８０に搭載されている演出制御手段（演出制御用マイクロコンピュータで構成される。）が、中継基板７７を介して遊技制御用マイクロコンピュータ５６０からの演出制御コマンドを受信し、飾り図柄を可変表示する可変表示装置９の表示制御等を行う。
【００７１】
図５は、主基板３１における回路構成および主基板３１から演出制御基板８０に送信される演出制御コマンドの信号線を示すブロック図である。図５に示すように、この実施の形態では、主基板３１が搭載する遊技制御用マイクロコンピュータ５６０は、演出制御信号送信用の８本の信号線ＣＤ０〜ＣＤ７を用いて、演出制御コマンドを演出制御基板８０に送信する。また、主基板３１と演出制御基板８０との間には、ストローブ信号を送受するための演出制御ＩＮＴ信号の信号線も配線されている。
【００７２】
主基板３１には、図５に示すように、始動口スイッチ１４ａからの配線が接続されている。また、主基板３１には、大入賞口である特別可変入賞球装置２０や、その他の入賞口への遊技球の入賞等を検出するための各種スイッチ２９ａ，３０ａ，３３ａ，３９ａからの配線も接続されている。さらに、主基板３１には、可変入賞球装置１５を開閉するソレノイド１６、特別可変入賞球装置２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａへの配線が接続されている。
【００７３】
主基板３１は、遊技制御用マイクロコンピュータ５６０、入力ドライバ回路５８および出力回路５９を搭載する。遊技制御用マイクロコンピュータ５６０は、クロック回路５０１、システムリセット手段として機能するリセットコントローラ５０２、乱数回路５０３ａ，５０３ｂ、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用されるＲＡＭ５５、プログラムに従って動作するＣＰＵ５６、ＣＰＵ５６に割込要求信号を送出するＣＴＣ５０４、払出制御基板３７や演出制御基板８０と非同期シリアル通信を行うシリアル通信回路５０５およびＩ／Ｏポート部５７を内蔵する。
【００７４】
なお、この実施の形態では、シリアル通信回路５０５を内蔵するマイクロコンピュータを搭載した基板（例えば、主基板３１）とは異なる基板（例えば、払出制御基板３７や演出制御基板８０）のＣＰＵとの通信にシリアル通信回路５０５を用いる場合を説明するが、シリアル通信回路５０５は、シリアル通信回路５０５を内蔵するマイクロコンピュータを搭載した基板が備える別のＣＰＵとシリアル通信を行ってもよい。例えば、同じ構成の２つのマイクロコンピュータが同じ基板に搭載されている場合に、各マイクロコンピュータが内蔵するシリアル通信回路が相互にシリアル通信を行ってもよい。
【００７５】
クロック回路５０１は、システムクロック信号を２７（＝１２８）分周して生成した所定の周期の基準クロック信号ＣＬＫを、各乱数回路５０３ａ，５０３ｂに出力する。リセットコントローラ５０２は、ローレベルの信号が一定期間入力されたとき、ＣＰＵ５６および各乱数回路５０３ａ，５０３ｂに所定の初期化信号を出力して、遊技制御用マイクロコンピュータ５６０をシステムリセットする。
【００７６】
また、この実施の形態では、図５に示すように、遊技制御用マイクロコンピュータ５６０は、発生可能な乱数の値の範囲が異なる２つの乱数回路５０３ａ，５０３ｂを搭載する。乱数回路５０３ａは、１２ビットの疑似乱数を発生する乱数回路（以下、１２ビット乱数回路ともいう）である。１２ビット乱数回路５０３ａは、１２ビットで発生できる範囲（すなわち、０から４０９５までの範囲）の値の乱数を発生する機能を備える。また、乱数回路５０３ｂは、１６ビットの疑似乱数を発生する乱数回路（以下、１６ビット乱数回路ともいう）である。１６ビット乱数回路５０３ｂは、１６ビットで発生できる範囲（すなわち、０から６５５３５までの範囲）の値の乱数を発生する機能を備える。なお、この実施の形態では、遊技制御用マイクロコンピュータ５６０が２つの乱数回路を内蔵する場合を説明するが、遊技制御用マイクロコンピュータ５６０は、３以上の乱数回路を内蔵してもよい。また、この実施の形態では、１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂを包括的に表現する場合、または、１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂとのうちいずれかを指す場合に、乱数回路５０３という。
【００７７】
次に、乱数回路５０３の構成について説明する。図６は、乱数回路５０３の構成例を示すブロック図である。なお、この実施の形態において、１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂとの基本的な構成は同じである。図６に示すように、乱数回路５０３は、カウンタ５２１、比較器５２２、カウント値順列変更回路５２３、クロック信号出力回路５２４、カウント値更新信号出力回路５２５、乱数値読取信号出力回路５２６、乱数更新方式選択信号出力回路５２７、セレクタ５２８、乱数回路起動信号出力回路５３０、乱数値記憶回路５３１、反転回路５３２、ラッチ信号生成回路５３３およびタイマ回路５３４とを含む。
【００７８】
この実施の形態では、乱数回路５０３は、複数種類の識別情報の可変表示の表示結果を特定の表示結果とするか否か（例えば、特別図柄表示装置８の表示図柄の組み合わせを大当り図柄の組み合わせとするか否か）を判定するための判定用の乱数を発生する。そして、ＣＰＵ５６は、乱数回路５０３が発生した乱数にもとづいて特定の表示結果とすると判定すると、遊技状態を遊技者にとって有利な特定遊技状態（例えば、大当り遊技状態）に移行させる。なお、乱数回路５０３が発生した乱数を、確変とするか否かを決定するための確変判定用乱数や、特別図柄の変動パターンを決定する変動パターン決定用乱数など、大当り図柄以外の判定用乱数として用いてもよい。
【００７９】
カウンタ５２１は、セレクタ５２８によって選択された所定の信号を入力し、セレクタ５２８から入力する信号に応答してカウント値Ｃを出力する。この場合、カウンタ５２１は、所定の初期値を入力し、カウント値Ｃを一定の規則に従って初期値から所定の最終値まで循環的に更新して出力する。また、カウンタ５２１は、カウント値Ｃを最終値まで更新すると、カウント値Ｃを最終値まで更新した旨を示す通知信号をＣＰＵ５６に出力する。この実施の形態では、カウンタ５２１から通知信号が出力されると、ＣＰＵ５６によって初期値が更新される。
【００８０】
この実施の形態において、カウンタ５２１は、セレクタ５２８から信号を入力するごとに（セレクタ５２８からの信号における立ち上がりエッヂが入力されるごとに）、カウント値Ｃを「０」から「４０９５」まで１ずつカウントアップする。また、カウンタ５２１は、カウント値Ｃを「４０９５」までカウントアップすると、カウント値Ｃを最終値まで更新した旨を示す通知信号をＣＰＵ５６に出力する。すると、ＣＰＵ５６は、カウンタ５２１から通知信号を入力し、初期値を更新する。そして、カウンタ５２１は、ＣＰＵ５６によって更新された初期値から「４０９５」まで、再びカウント値Ｃをカウントアップする。また、「４０９５」までカウントアップすると、カウンタ５２１は、再び「０」からカウントを開始する。そして、カウンタ５２１は、更新後の初期値の１つ前の値（最終値）までカウントアップすると、通知信号をＣＰＵ５６に出力する。なお、この実施の形態では、比較器５２２は、後述するように、全てのカウント値を入力すると通知信号をカウンタ５２１に出力する。この場合、カウンタ５２１は、比較器５２２から通知信号を入力すると、カウント値をリセットして「０」にする。
【００８１】
なお、比較器５２２は、入力したカウント値が乱数最大値設定レジスタ５３５に設定されている乱数最大値より大きいか否かを判断し、カウント値が乱数最大値より大きい（乱数最大値を超えた）と判断すると、通信信号をカウンタ５２１に出力してもよい。この場合、例えば、比較器５２２は、カウント値が乱数最大値を超えたと判断すると、クロック信号出力回路５２４が次に乱数発生用クロック信号ＳＩ１を出力する前に、通知信号をカウンタ５２１に出力する。例えば、乱数最大値設定レジスタ５３５に乱数最大値「２５６」が設定されている場合を考える。この場合、カウンタ５２１が「０」から「２５６」までカウントアップし、さらにカウント値「２５７」を出力すると、比較器５２２は、入力したカウント値「２５７」が乱数最大値「２５６」を超えたと判断し、カウンタ５２１に通知信号を出力する。比較器５２２から通知信号を入力すると、カウンタ５２１は、クロック信号出力回路５２４からの乱数発生用クロック信号ＳＩ１の入力を待つことなく、カウント値を「２５８」に更新し出力する。以上の処理を繰り返し実行することによって、比較器５２２は、カウント値「２５７」から「４０９５」まで入力している間、カウント値が乱数最大値を超えていると判断して、繰り返しカウンタ５２１に通知信号を出力する。そして、カウンタ５２１は、比較器５２２から通知信号を入力している間、クロック信号出力回路５２４からの乱数発生用クロック信号ＳＩ１の入力を待つことなく、カウント値を繰り返し更新し出力する。そのようにすることによって、クロック信号出力回路５２４が次に乱数発生用クロック信号ＳＩ１を出力するまでの間に、「２５７」から「４０９５」までカウント値を高速にカウントアップさせるように制御し、「２５７」から「４０９５」までの乱数値を読み飛ばす（乱数値記憶回路５３１に記憶させない）ように制御する。
【００８２】
カウント値順列変更回路５２３は、カウント値順列変更レジスタ（ＲＳＣ）５３６、更新規則選択レジスタ（ＲＲＣ）５４２および更新規則メモリ５４３を含む。カウント値順列変更レジスタ５３６は、カウンタ５２１がカウントアップするカウント値Ｃの更新順である順列（初期値から最終値までの並び順）を変更させるためのカウント値順列変更データ「０１ｈ」を格納する。カウント値順列変更回路５２３は、カウント値順列変更レジスタ５３６に数値順列変更データ「０１ｈ」が格納されているとき、カウンタ５２１がカウントアップして更新するカウント値Ｃの順列を、カウント値順列変更データ「０１ｈ」が格納されていないときとは異なる順列に変更する。「ｈ」は、１６進数であることを示す。この場合、カウント値順列変更回路５２３は、数値順列変更データ「０１ｈ」が格納されているとき、カウント値の順列の変更に用いる更新規則を切り換える。また、カウント値の順列の変更に用いる更新規則を切り換えた後に、カウンタ５２１がカウント値の更新を開始すると、カウント値順列変更レジスタ５３６のカウント値順列変更データは、ＣＰＵ５６によって、「０１ｈ」から初期値である「０（＝００ｈ）」に戻される（クリアされる）。
【００８３】
図７は、更新規則選択レジスタ（ＲＲＣ）５４２の例を示す説明図である。更新規則選択レジスタ５４２は、カウンタ５２１が出力するカウント値の並び順の並べ替え（順列の変更）に用いる更新規則を設定するレジスタである。この実施の形態では、更新規則選択レジスタ５４２にレジスタ値が設定されることによって、カウンタ５２１が出力するカウント値の順列の変更に用いる更新規則が設定される。図７に示すように、更新規則選択レジスタ５４２は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、更新規則選択レジスタ５４２は、ビット０〜ビット３が書込および読出ともに可能な状態に構成されている。また、更新規則選択レジスタ５４２は、ビット４〜ビット７が書込および読出ともに不可能な状態に構成されている。従って、更新規則選択レジスタ５４２のビット４〜ビット７に値を書き込む制御を行っても無効とされ、ビット４〜ビット７から読み出す値は全て「０（＝００００ｂ）」である。「ｂ」は、２進数であることを示す。
【００８４】
更新規則選択レジスタ５４２の値（レジスタ値）は、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」が書き込まれたことに応じて、レジスタ値が「０（＝００ｈ）」から「１５（＝０Ｆｈ）」まで循環的に更新される。すなわち、カウント値順列変更レジスタ５３６にカウント値順列データ「０１ｈ」が書き込まれるごとに、更新規則選択レジスタ５４２のレジスタ値は、「０」から「１」ずつ加算され、「１５」になると再び「０」に戻る。
【００８５】
図８は、更新規則メモリ５４３の例を示す説明図である。図８に示すように、更新規則メモリ５４３は、更新規則選択レジスタ５４２の値（レジスタ値）と、カウント値の更新規則とを対応付けて格納している。図８に示す例では、例えば、更新規則選択レジスタ５４２にレジスタ値１が設定されている場合、更新規則Ｂを用いて、カウンタ５２１が出力するカウント値の順列が変更されることが分かる。なお、図８において、更新規則Ａは、カウンタ５２１がカウント値Ｃを更新する規則と同一の更新規則であり、レジスタ値「０」に対応づけて更新規則メモリ５４３に格納される。また、更新規則メモリ５４３には、カウンタ５２１がカウント値Ｃを更新する更新規則とは異なる更新規則Ｂ〜Ｐが、レジスタ値「１」〜「１５」に対応づけて格納される。
【００８６】
カウント値順列変更回路５２３は、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」が書き込まれている場合、まず、カウンタ５２１からカウント値の最終値「４０９５」が最初に入力されるまで、現在設定されている更新規則に従って、そのままカウント値を出力する。そして、カウント値順列変更回路５２３は、カウンタ５２１からカウント値の最終値「４０９５」を入力すると、カウント値の更新規則を変更する。なお、ＣＰＵ５６によって初期値が変更されている場合には、カウント値順列変更回路５２３は、カウンタ５２１から変更後の最終値（初期値の１つ前の値）まで入力すると、カウント値の更新規則を変更することになる。
【００８７】
カウント値順列変更回路５２３は、更新規則選択レジスタ５４２のレジスタ値に対応する更新規則を更新規則メモリ５４３から選択し、カウント値の順列の変更に用いる更新規則として設定する。また、カウント値順列変更回路５２３は、カウンタ５２１によって再び初期値「０」から順にカウント値の更新が開始されると、設定した更新規則に従って、カウント値の初期値から最終値までの順列を変更する。なお、ＣＰＵ５６によって初期値が変更されている場合には、カウント値順列変更回路５２３は、カウンタ５２１によって変更後の初期値から順にカウント値の更新が開始されると、設定した更新規則に従って、カウント値の初期値から最終値までの順列を変更することになる。そして、カウント値順列変更回路５２３は、変更した順列に従ってカウント値を出力する。
【００８８】
なお、この実施の形態では、後述する乱数最大値設定レジスタ５３５に乱数最大値が設定されていることによって、発生させる乱数の最大値が制限されている場合、カウント値順列変更回路５２３は、カウント値Ｃを乱数最大値以下に制限して順列を変更して出力する。例えば、乱数最大値設定レジスタ５３５に乱数最大値「２５６」が設定されているものとし、カウント値順列変更回路５２３が、更新規則Ａから更新規則Ｂに変更して、カウント値の順列を変更するものとする。この場合、カウント値順列変更回路５２３は、比較器５２２の乱数最大値設定レジスタ５３５に設定されている乱数最大値「２５６」にもとづいて、更新規則Ｂに従って、カウント値の順列を「２５６→２５５→・・・→０」に変更して出力する。
【００８９】
以上のように、カウント値順列変更回路５２３は、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」が書き込まれている場合、更新規則を切り替えて用いることによって、カウント値Ｃの順列を変更して出力する。そのため、乱数回路５０３が生成する乱数のランダム性を向上させることができる。
【００９０】
図９は、カウント値順列変更回路５２３が、カウンタ５２１が出力するカウント値の順列を変更する場合の例を示す説明図である。図９に示すように、ＣＰＵ５６は、所定のタイミングで、カウント値順列変更データ「０１ｈ」をカウント値順列変更レジスタ５３６に書き込む。すると、更新規則選択レジスタ５４２のレジスタ値が１加算される。例えば、更新規則選択レジスタ５４２のレジスタ値が「０」から「１」に更新される。レジスタ値が更新されると、カウント値順列変更回路５２３は、カウンタ５２１から最初にカウント値の最終値「４０９５」が入力されるまで、更新前のレジスタ値「０」に対応する「更新規則Ａ」に従ってカウント値を更新して出力する。このとき、カウント値順列変更回路５２３は、更新規則Ａに従って、「０→１→・・・→４０９５」の順列でカウント値を出力する。
【００９１】
カウンタ５２１からカウント値の最終値「４０９５」が入力されると、カウント値順列変更回路５２３は、更新規則メモリ５４３から、更新後のレジスタ値「１」に対応する「更新規則Ｂ」を選択して設定する。カウント値順列変更回路５２３は、カウンタ５２１から再び初期値「０」以降のカウント値の入力を開始すると、選択設定した「更新規則Ｂ」に従って、カウント値の順列を変更して出力する。この実施の形態では、カウント値順列変更回路５２３は、順列を「０→１→・・・→４０９５」から「４０９５→４０９４→・・・→０」に変更して、カウント値を出力する。
【００９２】
その後、カウント値順列変更レジスタ５３６は、後述するように、カウント値順列変更回路５２３が切り替え後の更新規則に従ってカウント値の更新動作を開始したことに応じてリセットされる。そして、次にカウント値順列変更データ「０１ｈ」がカウント値順列変更レジスタ５３６に書き込まれるまで、カウント値順列変更回路５２３は、「４０９５→４０９４→・・・→０」のままの順列で、カウント値を出力し続ける。
【００９３】
ＣＰＵ５６によってカウント値順列変更データ「０１ｈ」がカウント値順列変更レジスタ５３６に再度書き込まれると、カウント値順列変更レジスタ５３６のレジスタ値が「１」から「２」に更新される。そして、カウンタ５２１からカウント値の最終値「４０９５」を入力すると、カウント値順列変更回路５２３は、更新規則メモリ５４３から、レジスタ値「２」に対応する「更新規則Ｃ」を選択して設定する。カウント値順列変更回路５２３は、カウンタ５２１から再び初期値「０」以降のカウント値の入力を開始すると、選択設定した「更新規則Ｃ」に従って、カウント値の順列を更新して出力する。この実施の形態では、カウント値順列変更回路５２３は、順列を「４０９５→４０９４→・・・→０」から「１→３→…→４０９５→０→・・・→４０９４」に変更して、カウント値を出力する。
【００９４】
以上のように、カウント値順列変更レジスタ５３６をリセットした後、カウント値順列データ「０１ｈ」をカウント値順列変更レジスタ５３６に再度書き込むことによって、カウント値の順列をさらに変更することができる。
【００９５】
図１０は、カウント値順列変更レジスタ（ＲＳＣ）５３６の例を示す説明図である。カウント値順列変更レジスタ５３６は、カウンタ５２１がカウントアップするカウント値の順列を変更させるためのカウント値順列変更データ「０１ｈ」を設定するレジスタである。図１０に示すように、カウント値順列変更レジスタ５３６は、読出可能な８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、カウント値順列変更レジスタ５３６は、ビット０だけが書込および読出ともに可能な状態に構成されている。すなわち、カウント値順列変更レジスタ５３６は、ビット１〜ビット７が書込および読出ともに不可能な状態に構成されている。従って、カウント値順列変更レジスタ５３６のビット１〜ビット７に値を書き込む制御を行っても無効とされ、ビット１〜ビット７から読み出す値は全て「０（＝０００００００ｂ）」である。
【００９６】
なお、カウント値順列変更レジスタ５３６の値は、カウント値順列変更回路５２３が切り替え後の更新規則に従ってカウント値の更新動作を開始したことに応じて、ＣＰＵ５６によってリセットされる。この場合、ＣＰＵ５６は、カウント値順列変更レジスタ５３６に書き込まれている値を、カウント値順列変更データ「０１ｈ」から初期値である「０（＝００ｈ）」に戻す。
【００９７】
比較器５２２は、ランダムＲの最大値（乱数最大値）を指定するための乱数最大値設定データを格納する乱数最大値設定レジスタ（ＲＭＸ）５３５を備える。比較器５２２は、乱数最大値設定レジスタ５３５に格納されている乱数最大値設定データに示される乱数最大値に従って、カウンタ５２１が更新するカウント値の更新範囲を制限する。この実施の形態では、比較器５２２は、カウンタ５２１から入力するカウント値と乱数最大値設定レジスタ５３５に格納されている乱数最大値設定データ（例えば「００ＦＦｈ」）に示される乱数最大値（例えば「２５６」）とを比較する。そして、比較器５２２は、入力したカウント値が乱数最大値以下であると判断すると、入力したカウント値を乱数値記憶回路５３１に出力する。
【００９８】
この実施の形態では、比較器５２２は、具体的には、以下のような制御を行う。比較器５２２は、カウント値の初期値更新の際に、ＣＰＵ５６からカウント値の初期値をもらい、初期値から乱数最大値までのカウント値の個数を求める。例えば、カウント値の初期値が「１５７」であり乱数最大値が「２５６」である場合、比較器５２２は、初期値から乱数最大値までのカウント値の個数を「１００個」と求める。また、比較器５２２は、カウント値順列変更回路５２３からカウント値を入力するに従って、初期値からカウント値をいくつ入力したかをカウントアップする。初期値からカウント値を入力した回数が「１００回」に達すると、比較器５２２は、初期値「１５７」から最大値「２５６」までの全てのカウント値を入力したと判断する。そして、比較器５２２は、全てのカウント値を入力した旨の通知信号をカウンタ５２１に出力する。カウント値の個数で判断することによって、カウント値順列変更回路５２３によってカウント値の順列が変更されている場合であっても、比較器５２２は、カウント値の更新範囲を乱数最大値以下に制限し、全てのカウント値を入力した際にカウンタ５２１に通知信号を出力することができる。
【００９９】
カウント値の更新範囲を比較器５２２が制限する動作について説明する。なお、この実施の形態では、カウント値順列変更回路５２３が更新規則Ａを選択し、乱数最大値設定レジスタ５３５に乱数最大値「２５６」が設定されている場合を説明する。
【０１００】
カウンタ５２１が「０」から「２５６」までカウント値を更新している間、カウント値順列変更回路５２３は、乱数最大値設定レジスタ５３５に設定されている乱数最大値「２５６」にもとづいて、更新規則Ａに従って、「０」から「２５６」までのカウント値をそのまま比較器５２２に出力する。この場合、カウント値順列変更回路５２３は、比較器５２２から乱数最大値「２５６」の値をもらい、カウンタ５２１から入力するカウント値が乱数最大値より大きいか否かを判断し、更新規則が変更されているとき（例えば、更新規則Ｂ）であっても、乱数最大値設定レジスタ５３５に設定されている乱数最大値「２５６」にもとづいて、「２５７」から「４０９５」までのカウント値を比較器５２２に出力しない。カウンタ５２１は、例えば、初期値が「０」と設定されているときに、最終値「２５６」までカウント値を更新すると、通知信号をＣＰＵ５６に出力する。通知信号を出力すると、ＣＰＵ５６によって、カウンタ５２１のカウント値の初期値が変更される。この実施の形態では、ＣＰＵ５６によって、初期値が「５０」に変更される。
【０１０１】
更新規則Ａにもとづいて、カウント値順列変更回路５２３から、「０」から「２５５」までカウント値を入力している間、比較器５２２は、入力するカウント値が乱数最大値「２５６」以下であるので、入力したカウント値をそのまま乱数値記憶回路５３１に出力する。次に、カウント値順列変更回路５２３から入力するカウント値が「２５６」に達すると、比較器５２２は、入力したカウント値を乱数値記憶回路５３１に出力するとともに、初期値から最大値までの全てのカウント値を入力した旨の通知信号をカウンタ５２１に出力する。具体的には、比較器５２２は、カウント値の初期値変更の際に、ＣＰＵ５６からカウント値の初期値（この実施の形態では、「０」）をもらい、初期値「０」から乱数最大値（この実施の形態では、「２５６」）までのカウント値の個数（この実施の形態では、「２５７個」）を求める。そして、カウント値順列変更回路５２３から入力したカウント値の個数が２５７個に達すると、全てのカウント値を入力した旨の通知信号をカウンタ５２１に出力する。なお、この実施の形態では、ＣＰＵ５６によって初期値が「５０」に変更されるので、カウンタ５２１は、比較器５２２から通知信号を入力しても、カウント値をリセットするとなく、変更後の初期値「５０」からカウント値の更新を行う。
【０１０２】
カウンタ５２１が変更後の初期値「５０」から「２５６」までカウント値を更新している間、カウント値順列変更回路５２３は、乱数最大値設定レジスタ５３５に設定されている乱数最大値「２５６」にもとづいて、更新規則Ａに従って、「５０」から「２５６」までのカウント値をそのまま比較器５２２に出力する。また、カウント値順列変更回路５２３は、乱数最大値設定レジスタ５３５に設定されている乱数最大値「２５６」にもとづいて、「２５７」から「４０９５」までのカウント値を比較器５２２に出力せず、カウンタ５２１の更新するカウント値が１周したとき（２５７回更新したとき）に、カウント値順列変更レジスタ５３６にカウント値順列変更データが書き込まれた場合には、カウント値順列変更回路５２３は、カウント値の順列を変更して出力する。例えば、更新規則が更新規則Ｂに変更された場合、カウント値順列変更回路５２３は、カウント値の順列を「２５６→２５５→・・・５０」に変更して出力する。
【０１０３】
カウント値順列変更回路５２３から、「２５６」から「５０」までカウント値を入力している間、比較器５２２は、入力したカウント値をそのまま乱数値記憶回路５３１に出力する。次に、カウント値順列変更回路５２３から入力するカウント値が「５０」に達すると、比較器５２２は、入力したカウント値を乱数値記憶回路５３１に出力するとともに、初期値から最大値までの全てのカウント値を入力した旨の通知信号をカウンタ５２１に出力する。具体的には、比較器５２２は、カウント値の初期値変更の際に、ＣＰＵ５６からカウント値の初期値（この実施の形態では、「５０」）をもらい、初期値「５０」から乱数最大値（この実施の形態では、「２５６」）までのカウント値の個数（この実施の形態では、「２０７個」）を求める。そして、カウント値順列変更回路５２３から入力したカウント値の個数が２０７個に達すると、全てのカウント値を入力した旨の通知信号をカウンタ５２１に出力する。
【０１０４】
なお、カウント値順列変更回路５２３がカウント値の順列を変更した場合であっても、比較器５２２は、カウント値の個数が２０７個に達すると、通知信号をカウンタ５２１に出力する。そのようにすることによって、カウント値の順列が変更された場合であっても、初期値「５０」から最大値「２５６」までの全てのカウント値を入力したことにもとづいて、通知信号をカウンタ５２１に出力できる。
【０１０５】
比較器５２２から通知信号を入力すると、カウンタ５２１は、カウント値の初期値をリセットし「０」に戻す。そして、カウンタ５２１は、「０」からカウント値の更新を行う。カウンタ５２１の値が「０」から再び更新がされると、カウンタ５２１からのカウント値にもとづいて、カウント値順列変更回路５２３は「４９」〜「０」までのカウント値を比較器５２２に出力し、比較器５２２はカウント値順列変更回路５２３からのカウント値の入力にもとづいて乱数値記憶回路５３１にカウント値を出力する。そして、カウンタ５２１は、最終値（この実施の形態では、「４９」）までカウント値を更新すると、カウンタ５２１は、通知信号をＣＰＵ５６に出力する。通知信号を出力すると、ＣＰＵ５６によって、カウンタ５２１のカウント値の初期値が再び変更される。
【０１０６】
以上のような動作を繰り返すことによって、比較器５２２は、カウンタ５２１に、「０」から乱数最大値「２５６」まで連続的にカウント値をカウントアップさせ、「０」から「２５６」までの値を乱数値記憶回路５３１にランダムＲ（乱数値）として記憶させる。すなわち、比較器５２２は、カウント値の更新範囲を乱数最大値「２５６」以下に制限して、カウンタ５２１にカウント値を更新させる。
【０１０７】
図１１は、乱数最大値設定レジスタ（ＲＭＸ）５３５の例を示す説明図である。図１１（ａ）は、１２ビット乱数回路５０３ａが搭載する乱数最大値設定レジスタ５３５の例を示す。また、図１１（ｂ）は、１６ビット乱数回路５０３ｂが搭載する乱数最大値設定レジスタ５３５の例を示す。まず、１２ビット乱数回路５０３ａが搭載する乱数最大値設定レジスタ５３５について説明する。図１１（ａ）に示すように、１２ビット乱数回路５０３ａにおいて、乱数最大値設定レジスタ５３５は、１６ビットレジスタであり、初期値が「４０９５（＝０ＦＦＦｈ）」に設定されている。乱数最大値設定レジスタ５３５は、ビット０〜ビット１１が書込および読出ともに可能な状態に構成されている。また、乱数最大値設定レジスタ５３５は、ビット１２〜ビット１５が書込および読出ともに不可能な状態に構成されている。従って、１２ビット乱数回路５０３ａにおいて、乱数最大値設定レジスタ５３５のビット１２〜ビット１５に値を書き込む制御を行っても無効とされ、ビット１２〜ビット１５から読み出す値は全て「０（＝００００ｂ）」である。
【０１０８】
また、乱数最大値設定レジスタ５３５に設定される乱数最大値は、所定の下限値が定められている。この実施の形態では、乱数最大値設定レジスタ５３５に下限値「２５６」より小さい値を指定する乱数最大値設定データ「００００ｈ」〜「００ＦＥｈ」が書き込まれた場合、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に、初期値「４０９５」を指定する乱数最大値設定データ「０ＦＦＦｈ」を設定しなおす。すなわち、乱数最大値設定レジスタ５３５に設定可能な乱数最大値は「２５６」から「４０９５」までであり、ＣＰＵ５６は、下限値「２５６」より小さい値が設定されていると判断すると、乱数最大値を所定値「４０９５」に設定しなおす。なお、ＣＰＵ５６は、リセットコントローラ５０２によって遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）がシステムリセットされるまで、乱数最大値設定データが書き込まれた乱数最大値設定レジスタ５３５を書込不可能に制御する。
【０１０９】
次に、１６ビット乱数回路５０３ｂが搭載する乱数最大値設定レジスタ５３５について説明する。図１１（ｂ）に示すように、１６ビット乱数回路５０３ｂにおいて、乱数最大値設定レジスタ５３５は、１６ビットレジスタであり、初期値が「６５５３５（＝ＦＦＦＦｈ）」に設定されている。また、１６ビット乱数回路５０３ｂにおいて、乱数最大値設定レジスタ５３５は、ビット０〜ビット１５の全てのビットが書込および読出ともに可能な状態に構成されている。
【０１１０】
また、乱数最大値設定レジスタ５３５に下限値「２５６」より小さい値を指定する乱数最大値設定データ「００００ｈ」〜「００ＦＥｈ」が書き込まれた場合、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に、初期値「６５５３５」を指定する乱数最大値設定データ「ＦＦＦＦｈ」を設定しなおす。すなわち、乱数最大値設定レジスタ５３５に設定可能な乱数最大値は「２５６」から「６５５３５」までであり、ＣＰＵ５６は、下限値「２５６」より小さい値が設定されていると判断すると、乱数最大値を所定値「６５５３５」に設定しなおす。なお、ＣＰＵ５６は、リセットコントローラ５０２によって遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）がシステムリセットされるまで、乱数最大値設定データが書き込まれた乱数最大値設定レジスタ５３５を書込不可能に制御する。
【０１１１】
クロック信号出力回路５２４は、セレクタ５２８および反転回路５３２に出力するクロック信号の周期（すなわち、カウント値の更新周期）を指定するための周期設定データを格納する周期設定レジスタ（ＲＰＳ）５３７を備える。クロック信号出力回路５２４は、周期設定レジスタ５３７に格納されている周期設定データに基づいて、遊技制御用マイクロコンピュータ５６０が搭載するクロック回路５０１から入力する基準クロック信号ＣＬＫを分周して、乱数回路５０３内部で乱数値の生成に用いるクロック信号（乱数発生用クロック信号ＳＩ１）を生成する。そのようにすることによって、クロック信号出力回路５２４は、クロック信号を所定回数入力したことを条件に、カウント値Ｃを更新させるための乱数発生用クロック信号ＳＩ１をカウンタ５２１に出力するように動作する。なお、周期設定データとは、クロック回路５０１から入力した基準クロック信号ＣＬＫを何分周させるかを設定するためのデータである。また、クロック出力回路５２４は、生成した乱数発生用クロック信号ＳＩ１をセレクタ５２８および反転回路５３２に出力する。例えば、周期設定レジスタ５３７に周期設定データ「０Ｆｈ（＝１６）」が書き込まれている場合、クロック信号出力回路５２４は、クロック回路５０１から入力する基準クロック信号ＣＬＫを１６分周して乱数発生用クロック信号ＳＩ１を生成する。この場合、クロック信号出力回路５２４が生成する乱数発生用クロック信号ＳＩ１の周期は、「システムクロック信号の周期×１２８×１６」となる。
【０１１２】
図１２は、周期設定レジスタ（ＲＰＳ）５３７の例を示す説明図である。図１２に示すように、周期設定レジスタ５３７は、８ビットレジスタであり、初期値が「２５６（＝ＦＦｈ）」に設定されている。また、周期設定レジスタ５３７は、書込および読出ともに可能な状態に構成されている。
【０１１３】
また、周期設定レジスタ５３７に設定される周期設定データの値は、所定の下限値が定められている。この実施の形態では、周期設定レジスタ５３７に下限値「システムクロック信号の周期×１２８×７」より小さい値を指定する周期設定データ「００ｈ〜０６ｈ」が書き込まれた場合、ＣＰＵ５６は、周期設定レジスタ５３７に下限値「システムクロック信号の周期×１２８×７」を指定する周期設定データ「０７ｈ」を設定しなおす。すなわち、周期設定レジスタ５３７に設定可能な周期は「システムクロック信号の周期×１２８×７」から「システムクロック信号の周期×１２８×２５６」までであり、ＣＰＵ５６は、下限値より小さい値が設定されていると判断すると、周期設定データを設定しなおす。なお、ＣＰＵ５６は、リセットコントローラ５０２によって遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）がシステムリセットされるまで、周期設定データが書き込まれた周期設定レジスタ５３７を書込不可能に制御する。
【０１１４】
なお、周期設定レジスタ５３７に下限値としての周期設定データを設定することなく、設定された周期設定データにもとづいて、例えばクロック信号出力回路５２４が基準クロック信号ＣＬＫをそのままカウンタ５２１および反転回路５３２に出力するようにしてもよい。この場合、ＣＰＵ５６は、周期設定レジスタ５３７に設定される周期設定データの値を下限値と比較して設定しなおす処理を行う必要がなくなる。また、カウンタ５２１は、クロック信号出力回路５２４から基準クロック信号ＣＬＫを入力する毎にカウント値Ｃを更新することになる。
【０１１５】
カウント値更新信号出力回路５２５は、カウント値更新データ「０１ｈ」を格納するカウント値更新レジスタ（ＲＧＮ）５３８を備える。カウント値更新データとは、カウント値の更新を要求するためのデータである。カウント値更新信号出力回路５２５は、カウント値更新レジスタ５３８にカウント値更新データ「０１ｈ」が書き込まれたことに応じて、カウント値更新信号ＳＩ３をセレクタ５２８に出力する。
【０１１６】
図１３は、カウント値更新レジスタ５３８の例を示す説明図である。図１３に示すように、カウント値更新レジスタ５３８は、読出不能な８ビットレジスタであり、ビット０のみが書込可能な状態に構成されている。従って、カウント値更新レジスタ５３８のビット１〜ビット７に値を書き込む制御を行っても無効とされる。
【０１１７】
乱数値読取信号出力回路５２６は、乱数値取込データ「０１ｈ」を格納する乱数値取込レジスタ（ＲＬＴ）５３９を備える。乱数値取込データとは、乱数値記憶回路５３１へのカウント値の取込を要求するためのデータである。乱数値読取信号出力回路５２６は、乱数値取込レジスタ５３９に乱数値取込データ「０１ｈ」が書き込まれたことに応じて、乱数値の読み取りを要求するための乱数値読取信号をラッチ信号生成回路５３３に出力する。
【０１１８】
図１４は、乱数値取込レジスタ５３９の例を示す説明図である。図１４に示すように、乱数値取込レジスタ５３９は、読出不能な８ビットレジスタである。また、乱数値取込レジスタ５３９は、ビット０だけが書込可能な状態に構成されている。すなわち、乱数値取込レジスタ５３９のビット１〜ビット７に値を書き込む制御を行っても無効とされる。
【０１１９】
乱数更新方式選択信号出力回路５２７は、乱数更新方式選択データを格納する乱数更新方式選択レジスタ（ＲＴＳ）５４０を備える。乱数更新方式選択データとは、ランダムＲの値を更新する方式である各乱数更新方式のうち、いずれかの乱数更新方式を指定するためのデータである。乱数更新方式選択信号出力回路５２７は、乱数更新方式選択レジスタ５４０に乱数更新方式選択データが書き込まれたことに応じて、書き込まれた乱数更新方式選択データによって指定される乱数更新方式に対応する乱数更新方式選択信号を、セレクタ５２８およびラッチ信号生成回路５３３に出力する。
【０１２０】
図１５（Ａ）は、乱数更新方式選択レジスタ５４０の例を示す説明図である。図１５（Ａ）に示すように、乱数更新方式選択レジスタ５４０は、８ビットレジスタであり、初期値が「００ｈ」に設定されている。また、乱数更新方式選択レジスタ５４０は、ビット０〜ビット１が書込および読出ともに可能な状態に構成されている。また、乱数更新方式選択レジスタ５４０は、ビット２〜ビット７が書込および読出ともに不可能な状態に構成されている。従って、乱数更新方式選択レジスタ５４０のビット２〜ビット７に値を書き込む制御を行っても無効とされ、ビット２〜ビット７から読み出す値は全て「０（＝００００００ｂ）」である。
【０１２１】
図１５（Ｂ）は、乱数更新方式選択レジスタ５４０に書き込まれる乱数更新方式選択データの一例の説明図である。図１５（Ｂ）に示すように、乱数更新方式選択データは、２ビットのデータから構成される。乱数更新方式選択データ「０１ｂ」は、第１の乱数更新方式を指定するために用いられる。また、乱数更新方式選択データ「１０ｂ」は、第２の乱数更新方式を指定するために用いられる。なお、この実施の形態では、第１の乱数更新方式とは、カウント値更新信号出力回路５２５からカウント値更新信号ＳＩ３が出力されたことをトリガとして、カウント値を更新する方式である。また、第２の乱数更新方式とは、クロック信号出力回路５２４から乱数発生用クロック信号ＳＩ１が出力されたことをトリガとして、カウント値を更新する方式である。また、乱数更新方式選択データ「０１ｂ」または「１０ｂ」が乱数更新方式選択レジスタ５４０に書き込まれた場合、乱数回路５０３は起動可能な状態となる。一方、乱数更新方式選択データ「００ｂ」または「１１ｂ」が乱数更新方式選択レジスタ５４０に書き込まれた場合、乱数回路５０３は起動不能な状態となる。
【０１２２】
セレクタ５２８は、カウント値更新信号出力回路５２５から出力されるカウント値更新信号ＳＩ３、またはクロック信号出力回路５２４から出力される乱数発生用クロック信号ＳＩ１のいずれかを選択してカウンタ５２１に出力する。セレクタ５２８は、乱数更新方式選択信号出力回路５２７から第１の乱数更新方式に対応する乱数更新方式選択信号（第１の乱数更新方式選択信号ともいう）が入力されると、カウント値更新信号出力回路５２５から出力されるカウント値更新信号ＳＩ３を選択してカウンタ５２１に出力する。一方、セレクタ５２８は、乱数更新方式選択信号出力回路５２７から第２の乱数更新方式に対応する乱数更新方式選択信号（第２の乱数更新方式選択信号ともいう）が入力されると、クロック信号出力回路５２４から出力される乱数発生用クロック信号ＳＩ１を選択してカウンタ５２１に出力する。なお、セレクタ５２８は、乱数更新方式選択信号出力回路５２７から第１の更新方式選択信号が入力されると、カウント値更新信号出力回路５２５から出力されるカウント値更新信号ＳＩ３に応じて、クロック信号出力回路５２４から出力される乱数発生用クロック信号ＳＩ１に同期した数値データの更新を指示する数値更新指示信号を、カウンタ５２１に出力してもよい。
【０１２３】
乱数回路起動信号出力回路５３０は、乱数回路起動データ「８０ｈ」を格納する乱数回路起動レジスタ（ＲＳＴ）５４１を備える。乱数回路起動データとは、乱数回路５０３の起動を要求するためのデータである。乱数回路起動信号出力回路５３０は、乱数回路起動レジスタ５４１に乱数回路起動データ「８０ｈ」が書き込まれると、所定の乱数回路起動信号をカウンタ５２１およびクロック信号出力回路５３７に出力し、カウンタ５２１およびクロック信号出力回路５２４をオンにさせる。そして、カウンタ５２１によるカウント値の更新動作とクロック信号出力回路５２４による内部クロック信号の出力動作とを開始させることによって、乱数回路５０３を起動させる。
【０１２４】
図１６は、乱数回路起動レジスタ５４１の例を示す説明図である。図１６に示すように、乱数回路起動レジスタ５４１は、８ビットレジスタであり、初期値が「００ｈ」に設定されている。乱数回路起動レジスタ５４１は、ビット７だけが書込および読出ともに可能な状態に構成されている。また、乱数回路起動レジスタ５４１は、ビット０〜ビット６が書込および読出ともに不可能な状態に構成されている。すなわち、乱数回路起動レジスタ５４１のビット０〜ビット６に値を書き込む制御を行っても無効とされ、ビット０〜ビット６から読み出す値は全て「０（＝００００００ｂ）」である。
【０１２５】
乱数値記憶回路５３１は、例えば１６ビットレジスタであり、遊技制御処理における大当り判定において用いられる乱数であるランダムＲの値を格納する。乱数値記憶回路５３１は、ラッチ信号生成回路５３３からラッチ信号ＳＬを入力したことに応じて、カウンタ５２１から比較器５２２を介して出力されるカウント値ＣをランダムＲの値として格納する。そして、乱数値記憶回路５３１は、ラッチ信号生成回路５３３からラッチ信号ＳＬを入力するごとに、カウンタ５２１が更新するカウント値Ｃを読み込んでランダムＲの値を記憶する。
【０１２６】
図１７は、乱数値記憶回路５３１の一構成例を示す回路図である。乱数値記憶回路５３１は、図１７に示すように、２個のＡＮＤ回路２０１，２０３と、２個のＮＯＴ回路２０２，２０４と、１６個のフリップフロップ回路２１０１〜２１１６と、１６個のＯＲ回路２２０１〜２２１６とを含む。
【０１２７】
図１７に示すように、ＡＮＤ回路２０１の入力端子は、ラッチ信号生成回路５３３の出力端子とＮＯＴ回路２０４の出力端子とに接続され、出力端子は、ＮＯＴ回路２０２の入力端子とフリップフロップ回路２１０１〜２１１６のクロック端子Ｃｌｋ１〜Ｃｌｋ１６とに接続されている。ＮＯＴ回路２０２の入力端子は、ＡＮＤ回路２０１の出力端子に接続され、出力端子は、ＡＮＤ回路２０３の一方の入力端子に接続されている。
【０１２８】
ＡＮＤ回路２０３の入力端子は、ＮＯＴ回路２０２の出力端子と遊技制御用マイクロコンピュータ５６０が搭載するＣＰＵ５６とに接続され、出力端子は、ＮＯＴ回路２０４の入力端子に接続されている。ＮＯＴ回路２０４の入力端子は、ＡＮＤ回路２０３の出力端子に接続され、出力端子は、ＡＮＤ回路２０１の一方の入力端子とＯＲ回路２２０１〜２２１６の一方の入力端子とに接続されている。
【０１２９】
フリップフロップ回路２１０１〜２１１６の入力端子Ｄ１〜Ｄ１６は、比較器５２２の出力端子に接続されている。フリップフロップ回路２１０１〜２１１６のクロック端子Ｃｌｋ１〜Ｃｌｋ１６は、ＡＮＤ回路２０１の出力端子に接続され、出力端子Ｑ１〜Ｑ１６は、ＯＲ回路２２０１〜２２１６の他方の入力端子に接続されている。
【０１３０】
ＯＲ回路２２０１〜２２１６の入力端子は、ＮＯＴ回路２０４の出力端子とフリップフロップ回路２１０１〜２１１６の出力端子とに接続され、出力端子は、遊技制御用マイクロコンピュータ５６０が搭載するＣＰＵ５６に接続されている。
【０１３１】
乱数値記憶回路５３１の動作について説明する。図１８は、乱数値記憶回路５３１に各信号が入力されるタイミング、および乱数値記憶回路５３１が各信号を出力するタイミングを示すタイミングチャートである。図１８に示すように、遊技制御用マイクロコンピュータ５６０が搭載するＣＰＵ５６から出力制御信号ＳＣ（この実施の形態では、ハイレベル信号）が入力されていない場合（すなわち、ＡＮＤ回路２０３の一方の入力端子への入力がローレベルの場合）、ラッチ信号生成回路５３３からラッチ信号ＳＬが入力されると（図１８に示す例では、タイミングＴ１，Ｔ２，Ｔ７のとき）、ＡＮＤ回路２０１の２つの入力端子への入力はともにハイレベルとなる。そのため、ＡＮＤ回路２０１の出力端子から出力される信号ＳＲはハイレベルとなる。そして、ＡＮＤ回路２０１から出力された信号ＳＲは、フリップフロップ回路２１０１〜２１１６のクロック端子Ｃｌｋ１〜Ｃｌｋ１６に入力される。
【０１３２】
フリップフロップ回路２１０１〜２１１６は、クロック端子Ｃｌｋ１〜Ｃｌｋ１６から入力される信号ＳＲの立ち上がりエッヂに応答して、比較器５２２から入力端子Ｄ１〜Ｄ１６を介して入力されるカウント値ＣのビットデータＣ１〜Ｃ１６を乱数値のビットデータＲ１〜Ｒ１６としてラッチして記憶する。また、フリップフロップ回路２１０１〜２１１６は、記憶するランダムＲのビットデータＲ１〜Ｒ１６を出力端子Ｑ１〜Ｑ１６から出力する。
【０１３３】
出力制御信号ＳＣが入力されていない場合（図１８に示す例では、タイミングＴ３までの期間およびタイミングＴ６以降の期間）、ＡＮＤ回路２０３の一方の入力端子への入力がローレベルとなるので、ＡＮＤ回路２０３の出力端子から出力される信号ＳＧはローレベルとなる。ＡＮＤ回路２０３が出力する信号ＳＧは、ＮＯＴ回路２０４において反転され、ハイレベルの信号とされる。そして、ＯＲ回路２２０１〜２２１６の一方の入力端子に、ＮＯＴ回路２０４からハイレベルの信号が入力される。
【０１３４】
以上のように、ＯＲ回路２２０１〜２２１６の一方の入力端子への入力がハイレベルとなるので、他方の入力端子に入力される信号がハイレベルであるかローレベルであるかに関わらず、ＯＲ回路２２０１〜２２１６はハイレベルの信号を出力する。すなわち、入力されるランダムＲのビットデータＲ１〜Ｒ１６の値が「０」であるか「１」であるかに関わらず、ＯＲ回路２２０１〜２２１６から出力される信号ＳＯ１〜ＳＯ１６は、全てハイレベル（「１」）となる。そのようにすることによって、乱数値記憶回路５３１から出力される値は、常に「６５５３５（＝１１１１１１１１１１１１１１１１ｂ）」となり、乱数値記憶回路５３１からランダムＲを読み出すことができない状態となる。すなわち、乱数値記憶回路５３１から乱数を読み出そうとしても、乱数値記憶回路５３１から常に同じ値「６５５３５」しか読み出せない状態となり、出力制御信号ＳＣが入力されていない場合、乱数値記憶回路５３１は、読出不能（ディセイブル）状態となる。なお、１６ビット乱数回路５０３ｂを用いる場合、乱数値としての値「６５５３５」が用いられる可能性がある。この場合、ＣＰＵ５６は、値「６５５３５」を読み込んだとしても、その値が乱数であるのか読出不能状態であるのかを判断することができない。そのため、図３７に示す各大当り判定用の判定テーブルにおいて、あらかじめランダムＲが「６５５３５」である場合には「はずれ」と判定するように設定しておけばよい。
【０１３５】
ラッチ信号生成回路５３３からラッチ信号ＳＬが入力されていないときに、ＣＰＵ５６から出力制御信号ＳＣが入力されると（図１８に示す例では、タイミングＴ４からタイミングＴ６までの期間）、ＡＮＤ回路２０３の２つの入力端子への入力がともにハイレベルとなるので、ＡＮＤ回路２０３の出力端子から出力される信号ＳＧはハイレベルとなる。ＡＮＤ回路２０３が出力する信号ＳＧは、ＮＯＴ回路２０４において反転され、ローレベルの信号とされる。そして、ＯＲ回路２２０１〜２２１６の一方の入力端子に、ＮＯＴ回路２０４からローレベルの信号が入力される。
【０１３６】
以上のように、ＯＲ回路２２０１〜２２１６の一方の入力端子への入力がローレベルとなるので、他方の入力端子に入力される信号がハイレベルの場合、ＯＲ回路２２０１〜２２１６の出力端子からハイレベルの信号が出力される。また、ＯＲ回路２２０１〜２２１６の他方の入力端子に入力される信号がローレベルの場合、ＯＲ回路２２０１〜２２１６からローレベルの信号が出力される。すなわち、ＯＲ回路２２０１〜２２１６の他方の入力端子に入力されるランダムＲのビットデータＲ１〜Ｒ１６の値は、ＯＲ回路２２０１〜２２１６の出力端子からそのまま（すなわち、ビットデータＲ１〜Ｒ１６の値が「１」のときは「１」が、「０」のときは「０」）出力される。そのようにすることによって、乱数値記憶回路５３１からのランダムＲの読出が可能となる。すなわち、出力制御信号ＳＣが入力されている場合、乱数値記憶回路５３１は、読出可能（イネイブル）状態となる。
【０１３７】
ただし、ＣＰＵ５６から出力制御信号ＳＣが入力される前に、ラッチ信号生成回路５３３からラッチ信号ＳＬが入力されている場合、ＡＮＤ回路２０３の一方の入力端子への入力がローレベルとなるので、ラッチ信号ＳＬが入力されている状態のままで、出力制御信号ＳＣが入力されても（図１８に示す例では、タイミングＴ３からタイミングＴ４の期間）、ＡＮＤ回路２０３の出力端子から出力される信号ＳＧはローレベルのままとなる。ＡＮＤ回路２０３が出力する信号ＳＧは、ＮＯＴ回路２０４において反転され、ハイレベルの信号とされる。そして、ＯＲ回路２２０１〜２２１６の一方の入力端子に、ＮＯＴ回路２０４からハイレベルの信号が入力される。
【０１３８】
以上のように、ＯＲ回路２２０１〜２２１６の一方の入力端子への入力がハイレベルとなるので、他方の入力端子に入力される信号がハイレベルであるかローレベルであるかに関わらず、ＯＲ回路２２０１〜２２１６から出力される信号ＳＯ１〜ＳＯ１６は全てハイレベルとなる。そして、出力制御信号ＳＣが入力されているにも関わらず、乱数値記憶回路５３１からランダムＲを読み出すことができない状態のままとなる。すなわち、ラッチ信号ＳＬが入力されている場合、乱数値記憶回路５３１は、出力制御信号ＳＣを受信不可能な状態となる。なお、１６ビット乱数回路５０３ｂを用いる場合、乱数値としての値「６５５３５」が用いられる可能性がある。この場合、ＣＰＵ５６は、値「６５５３５」を読み込んだとしても、その値が乱数であるのか読出不能状態であるのかを判断することができない。そのため、図３７に示す各大当り判定用の判定テーブルにおいて、あらかじめランダムＲが「６５５３５」である場合には「はずれ」と判定するように設定しておけばよい。
【０１３９】
また、ラッチ信号生成回路５３３からラッチ信号ＳＬが入力される前に、ＣＰＵ５６から出力制御信号ＳＣが入力されている場合、ＡＮＤ回路２０１の一方の入力端子への入力がローレベルとなるので、出力制御信号ＳＣが入力されているままの状態で、ラッチ信号ＳＬが入力されても（図１８に示す例では、タイミングＴ５）、ＡＮＤ回路２０１の出力端子から出力される信号ＳＲはローレベルのままとなる。そのため、フリップフロップ回路２１０１〜２１１６のクロック端子Ｃｌｋ１〜Ｃｌｋ１６に入力される信号ＳＲは、ローレベルからハイレベルに立ち上がらず、フリップフロップ回路２１０１〜２１１６に格納されているランダムＲのビットデータＲ１〜Ｒ１６は、ラッチ信号ＳＬが入力されているにも関わらず、更新されない。すなわち、出力制御信号ＳＣが入力されている場合、乱数値記憶回路５３１は、ラッチ信号ＳＬを受信不可能な状態となる。
【０１４０】
反転回路５３２は、クロック信号出力回路５２４から入力する乱数発生用クロック信号ＳＩ１における信号レベルを反転させることによって、クロック信号の極性を反転させた反転クロック信号ＳＩ２を生成する。また、反転回路５３２は、生成した反転クロック信号ＳＩ２をラッチ信号生成回路５３３に出力する。
【０１４１】
ラッチ信号生成回路５３３は、セレクタおよびフリップフロップ回路等を用いて構成される。ラッチ信号生成回路５３３は、乱数値読取信号出力回路５２６からの乱数値読取信号と反転回路５３２からの反転クロック信号ＳＩ２とを入力し、乱数値記憶回路５３１に乱数値を記憶させるためのラッチ信号ＳＬを出力する。また、ラッチ信号生成回路５３３は、乱数更新方式選択信号出力回路５２７からの乱数更新方式選択信号によって指定された乱数値更新方式に応じて、ラッチ信号ＳＬを出力する。この場合、ラッチ信号生成回路５３３は、乱数更新方式選択信号出力回路５２７から第１の乱数更新方式選択信号が入力された場合、反転回路５３２から出力される反転クロック信号ＳＩ２を選択し、ラッチ信号ＳＬとして乱数値記憶回路５３１に出力する。一方、ラッチ信号生成回路５３３は、乱数更新方式選択信号出力回路５２７から第２の乱数更新方式選択信号が入力された場合、乱数値読取信号出力回路５２６から出力される乱数値読取信号を、反転回路５３２から出力される反転クロック信号ＳＩ２の立ち上がりエッヂに同期させて、ラッチ信号ＳＬとして乱数値記憶回路５３１に出力する。
【０１４２】
タイマ回路５３４は、始動口１４への遊技球の入賞を検出した旨の入賞検出信号ＳＳを始動口スイッチ１４ａから入力する。また、タイマ回路５３４は、始動口スイッチ１４ａから入賞検出信号ＳＳが継続して入力されている時間を計測する。そして、タイマ回路５３４は、計測時間が所定期間（例えば、３ｍｓ）になると、乱数値読取信号出力回路５２６の乱数値取込レジスタ５３９に乱数値取込データ「０１ｈ」を書き込む。例えば、タイマ回路５３４は、ハイレベルの信号が入力されたことに応じて起動するアップカウンタまたはダウンカウンタによって構成される。タイマ回路５３４は、始動口スイッチ１４ａからの入力がハイレベルとなっている間（すなわち、入賞検出信号ＳＳが継続して入力されている間）、クロック回路５０１から順次入力する基準クロック信号ＣＬＫをアップカウントまたはダウンカウントする。そして、タイマ回路５３４は、アップカウントまたはダウンカウントするカウント値が３ｍｓに対応する値になると、始動口スイッチ１４ａから入賞検出信号ＳＳが入力されたと判断して、乱数値取込データ「０１ｈ」を乱数値取込レジスタ５３９に書き込む。
【０１４３】
次に、シリアル通信回路５０５の構成について説明する。シリアル通信回路５０５は、全二重方式、非同期方式および標準ＮＲＺ（ノンリターンゼロ）符号化を用いたデータフォーマットで、各制御基板（例えば、払出制御基板３７や演出制御基板８０）とシリアル通信を行う。シリアル通信回路５０５は、各制御基板に各種データ（例えば、賞球個数信号や演出制御コマンド）を送信する送信部と、各制御基板からの各種データ（例えば、賞球ＡＣＫコマンド）を受信する受信部とを含む。
【０１４４】
図１９は、シリアル通信回路５０５の送信部の構成例を示すブロック図である。また、図２０は、シリアル通信回路５０５の受信部の構成例を示すブロック図である。シリアル通信回路５０５は、ボーレートレジスタ７０２、ボーレート生成回路７０３、２つのステータスレジスタ７０５，７０６、３つの制御レジスタ７０７，７０８，７０９、送信データレジスタ７１０、受信データレジスタ７１１、送信用シフトレジスタ７１２、受信用シフトレジスタ７１３、割り込み制御回路７１４、送信フォーマット／パリティ生成回路７１５および受信フォーマット／パリティチェック回路７１６を含む。また、図１９に示すように、シリアル通信回路５０５の送信部は、これらの構成要素のうち、ボーレートレジスタ７０２、ボーレート生成回路７０３、ステータスレジスタＡ７０５、制御レジスタ７０７，７０８，７０９、送信データレジスタ７１０、送信用シフトレジスタ７１２、割り込み制御回路７１４および送信フォーマット／パリティ生成回路７１５によって構成される。また、図２０に示すように、シリアル通信回路５０５の受信部は、これらの構成要素のうち、ボーレートレジスタ７０２、ボーレート生成回路７０３、ステータスレジスタ７０５，７０６、制御レジスタ７０７，７０８，７０９、受信データレジスタ７１１、受信用シフトレジスタ７１３、割り込み制御回路７１４および受信フォーマット／パリティチェック回路７１６によって構成される。
【０１４５】
なお、シリアル通信回路５０５において、送信部と受信部とは、実際には、共通の回路を用いて構成される。そして、シリアル通信回路５０５は、上記に示したように、シリアル通信回路５０５の各構成要素を使い分けて用いることによって、送信回路又は受信回路として機能する。
【０１４６】
まず、シリアル通信回路５０５が各制御基板と送受信するデータのデータフォーマットを説明する。図２１は、シリアル通信５０５が各制御基板と送受信するデータのデータフォーマットの例を示す説明図である。図２１に示すように、シリアル通信回路５０５が送受信するデータは、スタートビット、データおよびストップビットを含む１フレームとして構成される。また、シリアル通信回路５０５が送受信するデータのデータ長は、後述するシリアル通信回路設定処理において初期設定を行えば、８ビットまたは９ビットのいずれかに設定できる。図２１（ａ）は、データ長を８ビットに設定した場合のデータフォーマットの例である。また、図２１（ｂ）は、データ長を９ビットに設定した場合のデータフォーマットの例である。
【０１４７】
図２１に示すように、シリアル通信回路５０５が送受信するデータは、ハイレベル（論理「１」）のアイドルデータの後に出力される、１フレームの始まりであることを示すスタートビット（論理「０」）を含む。また、スタートビットに続いて、８ビットまたは９ビットの送受信データを含む。そして、送受信データに続いて、１フレームの終わりであることを示すストップビット（論理「１」）を含む。
【０１４８】
シリアル通信回路５０５は、図２１に示すデータフォーマットに従って、送受信データの最下位ビット（ビット０）からデータを送受信する。また、後述するシリアル通信回路設定処理において初期設定を行えば、送受信データにパリティビットを付加するように設定することもできる。パリティビットを付加するように設定した場合、送受信データの最上位ビットがパリティビット（奇数パリティまたは偶数パリティ）として用いられる。例えば、データ長を８ビットに設定した場合、送受信データのビット７がパリティビットとして用いられる。また、例えば、データ長を９ビットに設定した場合、送受信データのビット８がパリティビットとして用いられる。
【０１４９】
ボーレート生成回路７０３は、クロック回路５０１が出力するクロック信号およびボーレートレジスタ７０２に設定されている設定値（ボーレート設定値ともいう）にもとづいて、シリアル通信回路５０５が用いるボーレートを生成する。この場合、ボーレート生成回路７０３は、クロック信号およびボーレート設定値にもとづいて、所定の計算式を用いてボーレートを求める。例えば、ボーレート生成回路７０３は、式（１）を用いて、シリアル通信回路５０５が用いるボーレートを求める。
【０１５０】
ボーレート＝クロック周波数／（ボーレート設定値×１６）          式（１）
【０１５１】
図２２は、ボーレートレジスタ（ＳＩＢＲ）７０２を示す説明図である。ボーレートレジスタ７０２は、ボーレート生成回路７０３が生成するボーレートの値を指定するための所定の設定値を設定するレジスタである。例えば、ボーレートレジスタ７０２が式（１）を用いてボーレートを求め、クロック周波数が３ＭＨｚであるとする。この場合、所望の目標ボーレートが１２００ｂｐｓであるとすると、ボーレートレジスタ７０２に設定値「１５６」が設定される。すると、ボーレート生成回路７０３は、クロック周波数「３ＭＨｚ」およびボーレート設定値「１５６」にもとづいて、式（１）を用いて、ボーレート「１２０１．９２ｂｐｓ」を生成する。ボーレートレジスタ７０２は、１６ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ボーレートレジスタ７０２のビット０〜ビット１２が書込および読出ともに可能である。また、ボーレートレジスタ７０２のビット１３〜ビット１５は、書込および読出ともに不可能である。従って、ボーレートレジスタ７０２のビット１３〜ビット１５に値を書き込む制御を行っても無効とされ、ビット１３〜ビット１５から読み出す値は全て「０（＝００００ｂ）」である。
【０１５２】
図２３（Ａ）は、制御レジスタＡ（ＳＩＣＬ１）７０７の例を示す説明図である。制御レジスタＡ７０７は、シリアル通信回路５０５の通信フォーマットを設定するレジスタである。この実施の形態では、制御レジスタＡ７０７の各ビットの値が設定されることによって、シリアル通信回路５０５の通信フォーマットが設定される。制御レジスタＡ７０７には、送受信データのデータ形式や各種通信方式等の通信フォーマットを設定するための通信フォーマット設定データが設定される。図２３（Ａ）に示すように、制御レジスタＡ７０７は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＡ７０７のビット０〜ビット４が書込および読出ともに可能である。また、制御レジスタＡ７０７のビット５〜ビット７が書込および読出ともに不可能である。従って、制御レジスタＡ７０７のビット５〜ビット７に値を書き込む制御を行っても無効とされ、ビット５〜ビット７から読み出す値は全て「０（＝００００ｂ）」である。
【０１５３】
図２３（Ｂ）は、制御レジスタＡ７０７に設定される通信フォーマット設定データの一例の説明図である。図２３（Ｂ）に示すように、制御レジスタＡ７０７のビット４（ビット名「Ｍ」）には、送受信するデータのデータ長を設定するための設定データが設定される。図２３（Ｂ）に示すように、ビット４を「０」に設定することによって、送受信データのデータ長が８ビットに設定される。また、ビット４を「１」に設定することによって、送受信データのデータ長が９ビットに設定される。
【０１５４】
制御レジスタＡ７０７のビット３（ビット名「ＷＡＫＥ」）には、スタンバイ状態の受信回路（シリアル通信回路５０５の受信部）をウエイクアップする（オンライン状態にさせる）ウエイクアップ方式を設定するための設定データが設定される。図２３（Ｂ）に示すように、ビット３を「０」に設定することによって、アイドルラインを認識したときにウエイクアップするアイドルラインウエイクアップ方式が設定される。また、ビット３を「１」に設定することによって、所定のアドレスマークを認識することによってウエイクアップするアドレスマークウエイクアップ方式が設定される。
【０１５５】
制御レジスタＡ７０７のビット２（ビット名「ＩＬＴ」）には、受信データのアイドルデータの検出方式を選択するための設定データが設定される。図２３（Ｂ）に示すように、ビット２を「０」に設定することによって、受信データに含まれるスタートビットの後からアイドルデータを検出する検出方式が設定される。また、ビット２を「１」に設定することによって、受信データに含まれるストップビットの後からアイドルデータを検出する検出方式が設定される。
【０１５６】
制御レジスタＡ７０７のビット１（ビット名「ＰＥ」）には、パリティ機能を使用するか否かを設定するための設定データが設定される。図２３（Ｂ）に示すように、ビット１を「０」に設定することによって、パリティ機能を使用しないように設定される。また、ビット１を「１」に設定することによって、パリティ機能を使用するように設定される。
【０１５７】
制御レジスタＡ７０７のビット０（ビット名「ＰＴ」）には、パリティ機能を使用すると設定した場合のパリティの種類を設定するための設定データが設定される。図２３（Ｂ）に示すように、ビット０を「０」に設定することによって、パリティの種類として偶数パリティが設定される。また、ビット０を「１」に設定することによって、パリティの種類として奇数パリティが設定される。
【０１５８】
図２４（Ａ）は、制御レジスタＢ（ＳＩＣＬ２）７０８の例を示す説明図である。制御レジスタＢ７０８は、シリアル通信回路５０５の割り込み要求を許可するか否かが設定されるレジスタである。この実施の形態では、制御レジスタＢ７０８の各ビットの値が設定されることによって、シリアル通信回路５０５からの割り込み要求を許可するか禁止するかが設定される。制御レジスタＢ７０８には、各種割り込み要求を許可するか否かを示す割り込み要求設定データが主として設定される。なお、制御レジスタＢ７０８には、割り込み要求設定データ以外に、シリアル通信回路５０５の各種設定を行うための設定データも設定される。図２４（Ａ）に示すように、制御レジスタＢ７０８は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＢ７０８のビット０〜ビット７は、書込および読出ともに可能である。
【０１５９】
図２４（Ｂ）は、制御レジスタＢ７０８に設定される割り込み要求設定データの一例を示す説明図である。図２４（Ｂ）に示すように、制御レジスタＢ７０８のビット７（ビット名「ＴＩＥ」）には、データの送信時に行う割り込み要求である送信割り込み要求を許可するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット７を「０」に設定することによって、送信割り込み要求を禁止するように設定される。また、ビット７を「１」に設定することによって、送信割り込み要求を許可するように設定される。
【０１６０】
制御レジスタＢ７０８のビット６（ビット名「ＴＣＩＥ」）には、データの送信完了時に行う割り込み要求である送信完了割り込み要求を許可するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット６を「０」に設定することによって、送信完了割り込み要求を禁止するように設定される。また、ビット６を「１」に設定することによって、送信完了割り込み要求を許可するように設定される。
【０１６１】
制御レジスタＢ７０８のビット５（ビット名「ＲＩＥ」）には、データの受信時に行う割り込み要求である受信割り込み要求を許可するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット５を「０」に設定することによって、受信割り込み要求を禁止するように設定される。また、ビット５を「１」に設定することによって、受信割り込み要求を許可するように設定される。
【０１６２】
制御レジスタＢ７０８のビット４（ビット名「ＩＬＩＥ」）には、受信データのアイドルラインを検出したときに行う割り込み要求であるアイドルライン割り込み要求を許可するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット４を「０」に設定することによって、アイドルライン割り込み要求を禁止するように設定される。また、ビット４を「１」に設定することによって、アイドルライン割り込み要求を許可するように設定される。
【０１６３】
制御レジスタＢ７０８のビット３（ビット名「ＴＥ」）には、送信回路（シリアル通信回路５０５の送信部）を使用するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット３を「０」に設定することによって、送信回路を使用しないように設定される。また、ビット３を「１」に設定することによって、送信回路を使用するように設定される。
【０１６４】
制御レジスタＢ７０８のビット２（ビット名「ＲＥ」）には、受信回路を使用するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット２を「０」に設定することによって、受信回路を使用しないように設定される。また、ビット２を「１」に設定することによって、受信回路を使用するように設定される。
【０１６５】
制御レジスタＢ７０８のビット１（ビット名「ＲＷＵ」）には、受信回路のウエイクアップ機能を使用するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット１を「０」に設定することによって、ウエイクアップ機能を使用しないように設定される。また、ビット１を「１」に設定することによって、ウエイクアップ機能を使用するように設定される。
【０１６６】
制御レジスタＢ７０８のビット０（ビット名「ＳＢＫ」）には、所定のブレークコード送信機能を使用するか否かを示す設定データが設定される。図２４（Ｂ）に示すように、ビット１を「０」に設定することによって、ブレークコード送信機能を使用しないように設定される。また、ビット１を「１」に設定することによって、ブレークコード送信機能を使用するように設定される。ビット１を「１」に設定すると、シリアル通信回路５０５は、ブレークコード（例えば、「０」を連続して含む信号）を制御基板（払出制御基板３７や演出制御基板８０）に送信する。
【０１６７】
図２５（Ａ）は、ステータスレジスタＡ（ＳＩＳＴ１）７０５の例を示す説明図である。ステータスレジスタＡ７０５は、シリアル通信回路５０５の各種ステータスを確認するためのレジスタである。この実施の形態では、ステータスレジスタＡ７０５の各ビットの値を確認することによって、ＣＰＵ５６は、シリアル通信回路５０５の各種ステータスを確認することができる。図２５（Ａ）に示すように、ステータスレジスタＡ７０５は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ステータスレジスタＡ７０５のビット０〜ビット７は、読出のみ可能である。従って、ステータスレジスタＡ７０５のビット０〜ビット７に値を書き込む制御を行っても無効とされる。
【０１６８】
図２５（Ｂ）は、ステータスレジスタＡ７０５に格納されるステータス確認データの一例を示す図である。図２５（Ｂ）に示すように、ステータスレジスタＡ７０５のビット７（ビット名「ＴＤＲＥ」）には、送信データレジスタ７１０に送信データが入っていない状態であること（送信データエンプティ）を示す送信データエンプティフラグが格納される。図２５（Ｂ）に示すように、ビット７に「０」が格納されている場合、送信データレジスタ７１０から送信用シフトレジスタ７１２に送信データが未だに転送ず、送信データレジスタ７１０に送信データが格納されたままの状態であることを示す。また、ビット７に「１」が格納されている場合、送信データレジスタ７１０から送信用シフトレジスタ７１２に送信データが転送され、送信データレジスタ７１０に送信データが入っていない状態（送信データエンプティ）であることを示す。
【０１６９】
ステータスレジスタＡ７０５のビット６（ビット名「ＴＣ」）には、シリアル通信回路５０５からの送信データの送信を完了した旨を示す送信完了フラグが格納される。図２５（Ｂ）に示すように、ビット６に「０」が格納されている場合、送信用シフトレジスタ７１２が格納する送信データの送信中の状態であり、シリアル通信回路５０５からの送信データの送信が完了していない状態であることを示す。また、ビット６に「１」が格納されている場合、送信用シフトレジスタ７１２が格納する送信データの転送を完了した状態であり、シリアル通信回路５０５からの送信データの送信が完了した状態であることを示す。
【０１７０】
なお、送信データの送信を完了した状態となり、ＣＰＵ５６は、送信先の制御基板からの受信確認信号の待ち状態となる。この実施の形態では、後述する送信時割込の設定が行われると、シリアル通信回路５０５は、送信データの送信完了を検出すると、ステータスレジスタＡ７０５のビット６を「１」にするとともに、受信確認信号の待ち状態になったとしてＣＰＵ５６に割り込み要求（送信時割り込み要求という）を行う。
【０１７１】
ステータスレジスタＡ７０５のビット５（ビット名「ＲＤＲＦ」）には、受信データレジスタ７１１に受信データが格納された状態であること（受信データフル）を示す受信データフルフラグが格納される。図２５（Ｂ）に示すように、ビット５に「０」が格納されている場合、受信データレジスタ７１１に受信データが入っていない状態であることを示す。また、ビット５に「１」が格納されている場合、受信用シフトレジスタ７１３の値が受信データレジスタ７１１に転送され、受信データレジスタ７１１に受信データが格納されている状態であること（受信データフル）を示す。
【０１７２】
なお、受信データレジスタ７１１に受信データが格納された状態となると、ＣＰＵ５６は、受信データを受信データレジスタ７１１から読み込んで受信処理を行える状態となる。この実施の形態では、シリアル通信回路５０５は、受信データフルを検出すると、ステータスレジスタＡ７０５のビット５を「１」にするとともに、受信処理が可能になったとしてＣＰＵ５６に割り込み要求（受信時割り込み要求という）を行う。
【０１７３】
ステータスレジスタＡ７０５のビット４（ビット名「ＩＤＬＥ」）には、受信回路がアイドルラインを検出したことを示すアイドルライン検出フラグが格納される。図２５（Ｂ）に示すように、ビット４に「０」が格納されている場合、シリアル通信回路５０５の受信部がアイドルラインを検出していない状態であることを示す。また、ビット４に「１」が格納されている場合、シリアル通信回路５０５の受信部がアイドルラインを検出した状態であることを示す。
【０１７４】
ステータスレジスタＡ７０５のビット３（ビット名「ＯＲ」）には、ＣＰＵ５６が受信データレジスタ７１１が格納する受信データを読み込む前に、受信用シフトレジスタ７１３が次のデータを受信してしまったこと（オーバーラン）を示すオーバーランフラグが格納される。図２５（Ｂ）に示すように、ビット３に「０」が格納されている場合、受信回路がオーバーランを検出していない状態であることを示す。また、ビット３に「１」が格納されている場合、受信回路がオーバーランを検出した状態であることを示す。
【０１７５】
なお、オーバーランが発生すると、受信データレジスタ７１１内の受信データが読み込まれる前に受信用シフトレジスタ７１３に次の受信データが格納されてしまうので、受信データが上書きされてしまいＣＰＵ５６が受信データを正しく読み込めなくなる。そのため、各制御基板と正しく通信を行えなくなり、遊技制御用マイクロコンピュータ５６０が誤動作をする原因になる。この実施の形態では、シリアル通信回路５０５は、オーバーランを検出すると、ステータスレジスタＡ７０５のビット３を「１」にするとともに、通信時にエラーが発生したとしてＣＰＵ５６に割り込み要求を行う。
【０１７６】
ステータスレジスタＡ７０５のビット２（ビット名「ＮＦ」）には、受信データにノイズを検出したことを示すノイズエラーフラグが格納される。図２５（Ｂ）に示すように、ビット２に「０」が格納されている場合、受信回路が受信データにノイズを検出していない状態であることを示す。また、ビット２に「１」が格納されている場合、受信回路が受信データにノイズを検出した状態であることを示す。
【０１７７】
例えば、シリアル通信回路５０５は、受信データの各ビットを検出する際に、ボーレート生成回路７０３が生成したボーレートを用いて、所定ビット長の「１」または「０」を検出する。この場合、検出した「１」または「０」の長さが所定ビット長に満たない場合、シリアル通信回路５０５は、受信データにノイズが発生したとしてノイズエラーを検出する。ノイズエラーが発生すると、ノイズによって正しい受信データを受信できない可能性が高く、遊技制御用マイクロコンピュータ５６０が誤動作をする原因となる。この実施の形態では、シリアル通信回路５０５は、ノイズエラーを検出すると、ステータスレジスタＡ７０５のビット２を「１」にするとともに、通信時にエラーが発生したしてＣＰＵ５６に割り込み要求を行う。
【０１７８】
ステータスレジスタＡ７０５のビット１（ビット名「ＦＥ」）には、受信データのストップビットの位置が「０」（本来、ストップビットは「１」）であることを検出したこと（フレーミングエラー）を示すフレーミングエラーフラグが格納される。図２５（Ｂ）に示すように、ビット１に「０」が格納されている場合、受信回路が受信データにフレーミングエラーを検出していない状態であることを示す。また、ビット１に「１」が格納されている場合、受信回路がフレーミングエラーを検出した状態であることを示す。
【０１７９】
フレーミングエラーが発生すると、受信データのストップビットを正しく受信できなかった状態であるので、正しい受信データを受信できない可能性が高く、遊技制御用マイクロコンピュータ５６０が誤動作をする原因となる。この実施の形態では、シリアル通信回路５０５は、フレーミングエラーを検出すると、ステータスレジスタＡ７０５のビット１を「１」にするとともに、通信時にエラーが発生したとしてＣＰＵ５６に割り込み要求を行う。
【０１８０】
ステータスレジスタＡ７０５のビット０（ビット名「ＰＦ」）には、受信データから求めたパリティの値と、受信データに含まれるパリティの値とが一致しなかったこと（パリティエラー）を示すパリティエラーフラグが格納される。図２５（Ｂ）に示すように、ビット０に「０」が格納されている場合、受信回路が受信データにパリティエラーを検出していない状態であることを示す。また、ビット０に「１」が格納されている場合、受信回路がパリティエラーを検出した状態であることを示す。
【０１８１】
パリティエラーが発生すると、受信データの各データビットまたはパリティビットを正しく受信できなかった状態であるので、正しい受信データを受信できない可能性が高く、遊技制御用マイクロコンピュータ５６０が誤動作をする原因となる。この実施の形態では、シリアル通信回路５０５は、パリティエラーを検出すると、ステータスレジスタＡ７０５のビット０を「１」にするとともに、通信時にエラーが発生したとしてＣＰＵ５６に割り込み要求を行う。
【０１８２】
図２６（Ａ）は、ステータスレジスタＢ（ＳＩＳＴ２）７０６の例を示す説明図である。ステータスレジスタＢ７０６は、シリアル通信回路５０５の受信状態（受信ステータス）を確認するためのレジスタである。この実施の形態では、ステータスレジスタＢ７０６のビットの値を確認することによって、ＣＰＵ５６は、シリアル通信回路５０５の受信ステータスを確認することができる。図２６（Ｂ）に示すように、ステータスレジスタＢ７０６は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、ステータスレジスタＢ７０６のビット０は、読出のみ可能である。従って、ステータスレジスタＡ７０５のビット０に値を書き込む制御を行っても無効とされる。また、ステータスレジスタＢ７０６のビット１〜ビット７は、書込および読出ともに不可能である。従って、ステータスレジスタＡ７０５のビット１〜ビット７に値を書き込む制御を行っても無効とされ、ビット１〜ビット７から読み出す値は全て「０（＝００００ｂ）」である。
【０１８３】
図２６（Ｂ）は、ステータスレジスタＢ７０６に格納されるステータス確認データの一例を示す図である。図２６（Ｂ）に示すように、ステータスレジスタＢ７０６のビット０（ビット名「ＲＡＦ」）には、受信回路が受信データを受信中であること（受信アクティブ）を示す受信アクティブフラグが格納される。図２６（Ｂ）に示すように、ビット０に「０」が格納されている場合、受信回路が受信データを受信中でないことを示す。また、ビット０に「１」が格納されている場合、受信回路が受信データを受信中であることを示す。なお、シリアル通信回路５０５は、スタートビットを検出すると、受信データの受信が開始されたとして、ステータスレジスタＢ７０６のビット０を「１」にする。
【０１８４】
図２７（Ａ）は、制御レジスタＣ（ＳＩＣＬ３）７０９の例を示す説明図である。制御レジスタＣ７０９は、シリアル通信回路５０５の通信エラー時の割り込み要求を許可するか否かを設定するレジスタである。この実施の形態では、制御レジスタＣ７０９の各ビットの値が設定されることによって、シリアル通信回路５０５からの通信時の割り込み要求を許可するか禁止するかが設定される。制御レジスタＣ７０９には、通信エラー時の各種割り込み要求を許可するか否かを示すエラー割り込み要求設定データが主として設定される。なお、制御レジスタＣ７０９には、エラー割り込み要求設定データ以外に、データ長を９ビットに設定した場合の９ビット目のデータが格納される。シリアル通信回路５０５の各種設も設定される。図２７（Ａ）に示すように、制御レジスタＣ７０９は、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、制御レジスタＣ７０９のビット０〜ビット３およびビット６，７は、書込および読出ともに可能である。また、制御レジスタＣ７０９のビット４，５は、書込および読出ともに不可能である。従って、制御レジスタＣ７０９のビット４，５に値を書き込む制御を行っても無効とされ、ビット４，５から読み出す値は全て「０（＝００００ｂ）」である。
【０１８５】
図２７（Ｂ）は、制御レジスタＣ７０９に設定されるエラー割り込み要求設定データの一例を示す説明図である。図２７（Ｂ）に示すように、制御レジスタＣ７０９のビット７（ビット名「Ｒ８」）には、データ長を９ビットに設定した場合の受信データの９ビット目のデータが格納される。また、制御レジスタＣ７０９のビット６（ビット名「Ｔ８」）には、データ長を９ビットに設定した場合の送信データの９ビット目のデータが格納される。
【０１８６】
制御レジスタＣ７０９のビット３（ビット名「ＯＲＩＥ」）には、オーバーランを検出した場合に行う割り込み要求であるオーバーランフラグ割り込み要求を許可するか否かを示す設定データが設定される。図２７（Ｂ）に示すように、ビット３を「０」に設定することによって、オーバーランフラグ割り込み要求を禁止するように設定される。また、ビット３を「１」に設定することによって、オーバーランフラグ割り込み要求を許可するように設定される。
【０１８７】
制御レジスタＣ７０９のビット２（ビット名「ＮＥＩＥ」）には、ノイズエラーを検出した場合に行う割り込み要求であるノイズエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図２７（Ｂ）に示すように、ビット２を「０」に設定することによって、ノイズエラーフラグ割り込み要求を禁止するように設定される。また、ビット２を「１」に設定することによって、ノイズエラーフラグ割り込み要求を許可するように設定される。
【０１８８】
制御レジスタＣ７０９のビット１（ビット名「ＦＥＩＥ」）には、フレーミングエラーを検出した場合に行う割り込み要求であるフレーミングエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図２７（Ｂ）に示すように、ビット１を「０」に設定することによって、フレーミングエラーフラグ割り込み要求を禁止するように設定される。また、ビット１を「１」に設定することによって、フレーミングエラーフラグ割り込み要求を許可するように設定される。
【０１８９】
制御レジスタＣ７０９のビット０（ビット名「ＰＥＩＥ」）には、パリティエラーを検出した場合に行う割り込み要求であるパリティエラーフラグ割り込み要求を許可するか否かを示す設定データが設定される。図２７（Ｂ）に示すように、ビット０を「０」に設定することによって、パリティエラーフラグ割り込み要求を禁止するように設定される。また、ビット０を「１」に設定することによって、パリティエラーフラグ割り込み要求を許可するように設定される。
【０１９０】
図２８は、シリアル通信回路５０５が備えるデータレジスタ（ＳＩＤＡ）の例を示す説明図である。データレジスタ７０１は、シリアル通信回路５０５が送受信するデータを格納するレジスタである。図２８に示すように、データレジスタは、８ビットレジスタであり、初期値が「０（＝００ｈ）」に設定されている。また、データレジスタ７０１は、ビット０〜ビット７が書込および読出ともに可能な状態に構成されている。
【０１９１】
この実施の形態では、シリアル通信回路５０５が送信データを送信する場合、データレジスタは、送信データレジスタ７１０として用いられる。なお、データ長を９ビットに設定した場合、データレジスタおよび制御レジスタＣ７０９のビット６が送信データレジスタ７１０として用いられる。この場合、データレジスタのビット０〜ビット７が送信データレジスタ７１０のビット０〜ビット７として用いられ、制御レジスタＣ７０９のビット６が送信データレジスタ７１０のビット８として用いられる。
【０１９２】
また、シリアル通信回路５０５が受信データを受信する場合、データレジスタは、受信データレジスタ７１１として用いられる。なお、データ長を９ビットに設定した場合、データレジスタおよび制御レジスタＣ７０９のビット７が受信データレジスタ７１１として用いられる。この場合、データレジスタのビット０〜ビット７が受信データレジスタ７１１のビット０〜ビット７として用いられ、制御レジスタＣ７０９のビット７が受信データレジスタ７１１のビット８として用いられる。
【０１９３】
割り込み制御回路７１４は、ＣＰＵ５６に各種割り込み要求を行う。この実施の形態では、割り込み制御回路７１４は、制御レジスタＢ７０８のビット６（ＴＣＩＥ）が「１」に設定されている場合、送信データレジスタ７１０に送信データの送信を完了した状態となると、ＣＰＵ５６に割り込み信号を出力して割り込み要求を行う。また、割り込み制御回路７１４は、ステータスレジスタＡ７０５のビット６（ＴＣ）に「１」を設定する。
【０１９４】
また、割り込み制御回路７１４は、制御レジスタＢ７０８のビット５（ＲＩＥ）が「１」に設定されている場合、受信データレジスタ７１１に受信データが格納されている状態になると（受信データフルを検出すると）、ＣＰＵ５６に割り込み信号を出力して割り込み要求を行う。また、割り込み制御回路７１４は、ステータスレジスタＡ７０５のビット５（ＲＤＲＦ）に「１」を設定する。
【０１９５】
また、割り込み制御回路７１４は、制御レジスタＣ７０９のビット０〜３のいずれかが「１」に設定されている場合、各種通信エラーが発生すると、ＣＰＵ５６に割り込み信号を出力して割り込み要求を行う。また、割り込み制御回路７１４は、通信エラーの種類に応じて、ステータスレジスタＡ７０５のビット０〜ビット３に「１」を設定する。例えば、制御レジスタＣ７０９のビット３（ＯＲＩＥ）が「１」に設定されている場合、オーバーランを検出して割り込み要求を行うと、ステータスレジスタＡ７０５のビット３（ＯＲ）に「１」を設定する。また、例えば、制御レジスタＣ７０９のビット２（ＮＥＩＥ）が「１」に設定されている場合、ノイズエラーを検出して割り込み要求を行うと、ステータスレジスタＡ７０５のビット２（ＮＦ）に「１」を設定する。また、例えば、制御レジスタＣ７０９のビット１（ＦＥＩＥ）が「１」に設定されている場合、フレーミングエラーを検出して割り込み要求を行うと、ステータスレジスタＡ７０５のビット１（ＦＥ）に「１」を設定する。また、例えば、制御レジスタＣ７０９のビット０（ＰＥＩＥ）が「１」に設定されている場合、パリティエラーを検出して割り込み要求を行うと、ステータスレジスタＡ７０５のビット０（ＰＦ）に「１」を設定する。なお、複数の通信エラーを検出した場合、割り込み制御回路７１４は、複数の通信エラーにもとづいて割り込み要求を行うとともに、ステータスレジスタＡ７０５の該当するビットをそれぞれ「１」に設定する。
【０１９６】
送信フォーマット／パリティ生成回路７１５は、送信データのデータフォーマットを生成する。この実施の形態では、送信フォーマット／パリティ生成回路７１５は、送信データレジスタ７１０に格納される送信データにスタートビットおよびストップビットを付加してデータフォーマットを生成し、送信用シフトレジスタ７１２に転送する。また、制御レジスタＡ７０７のビット１（ＰＥ）に「１」が設定され、パリティ機能を使用する旨が設定されている場合、送信フォーマット／パリティ生成回路７１５は、送信データにパリティビットを付加してデータフォーマットを生成する。
【０１９７】
受信フォーマット／パリティチェック回路７１６は、受信データのデータフォーマットを検出する。この実施の形態では、受信フォーマット／パリティチェック回路７１６は、受信用シフトレジスタ７１３に格納される受信データからスタートビットおよびストップビットを検出し、受信データに含まれるデータ部分を検出して受信データレジスタ７１１に転送する。また、制御レジスタＡ７０７のビット１（ＰＥ）に「１」が設定され、パリティ機能を使用する旨が設定されている場合、受信フォーマット／パリティチェック回路７１６は、受信データのパリティを求め、受信データに含まれるパリティと一致するか否かを検出する。
【０１９８】
図２９は、遊技制御用マイクロコンピュータ５６０における記憶領域のアドレスマップの一例を示す説明図である。図２９に示すように、遊技制御用マイクロコンピュータ５６０の記憶領域のうち、００００ｈ番地〜１ＦＦＦｈ番地の領域は、ＲＯＭ５４に割り当てられている。また、７Ｅ００ｈ番地〜７ＦＦＦｈ番地の領域は、ＲＡＭ５５に割り当てられている。さらに、ＦＤ００ｈ番地〜ＦＥ００ｈ番地の領域は、乱数最大値設定レジスタ５３５等の内蔵レジスタに割り当てられている。
【０１９９】
また、図２９に示すように、ＲＯＭ５４に割り当てられている００００ｈ番地〜１ＦＦＦｈ番地の領域は、ユーザプログラムエリアとユーザプログラム管理エリアとを含む。００００ｈ番地〜１Ｆ７Ｆｈ番地の領域のユーザプログラムエリアには、ユーザ（例えば、遊技機の設計者）によってあらかじめ作成されたプログラム（ユーザプログラム）５５０が記憶される。また、１Ｆ８０ｈ番地〜１ＦＦＦｈ番地の領域のユーザプログラム管理エリアには、ＣＰＵ５６がユーザプログラム５５０を実行するために必要となるデータ（ユーザプログラム実行データ）が記憶される。また、ＲＡＭ５５に割り当てられている７Ｅ００ｈ番地〜７ＦＦＦｈ番地の領域のうち、７Ｅ００ｈ番地〜７ＥＦＦｈ番地の領域は未使用領域であり、７ＥＦＦｈ番地〜７ＦＦＦｈ番地の領域はワークエリアとして用いられる。
【０２００】
図３０は、ユーザプログラム管理エリアにおけるアドレスマップの一例を示す説明図である。図３０に示すように、１Ｆ９７ｈ番地の領域には、カウンタ５２１に入力される初期値を変更するための方式である初期値変更方式のうち、ユーザによって選択された初期値変更方式を指定するための初期値変更方式設定データが記憶される。また、１Ｆ９８ｈ番地および１Ｆ９９ｈ番地の領域には、ＲＡＭ５５に割り当てられた７ＥＦＦｈ番地〜７ＦＦＦｈ番地のうち、ユーザによってあらかじめ指定されたＲＡＭ５５における番地（指定ＲＡＭ番地）を特定するためのＲＡＭ番地データが記憶される。この場合、指定ＲＡＭ番地を示す値のうち、指定ＲＡＭ番地の下位の値が１Ｆ９８ｈ番地に記憶され、指定ＲＡＭ番地の上位の値が１Ｆ９９ｈ番地に記憶される。
【０２０１】
図３１は、初期値変更方式設定データの一例を示す説明図である。図３１に示すように、初期値変更データは、８ビットのデータから構成される。初期値変更データ「００ｈ」は、初期値変更方式として、初期値を変更しないことを指定するデータである。この実施の形態では、初期値変更データ「００ｈ」が設定されている場合、乱数回路５０３のカウンタ５２１は、あらかじめ定められた初期値「０」から所定の最終値までカウント値を更新することになる。また、初期値変更データ「０１ｈ」は、初期値変更方式として、カウンタ５２１に入力する初期値を、遊技制御用マイクロコンピュータ５６０を識別するためのＩＤナンバにもとづく値に変更することを指定するデータである。この実施の形態では、初期値変更データ「０１ｈ」が設定されている場合、カウンタ５２１が更新するカウンタ値の初期値が「０」からＩＤナンバにもとづく値に変更され、カウンタ５２１は、変更後の初期値から所定の最終値までカウント値を更新することになる。
【０２０２】
ユーザプログラムエリアに記憶されるユーザプログラム５５０について説明する。図３２は、ユーザプログラム５５０の構成例を示す説明図である。図３２に示すように、この実施の形態では、ユーザプログラム５５０は、複数種類のプログラムモジュールから構成される乱数回路設定プログラム５５１と、表示結果決定プログラム５５２と、カウント値順列変更プログラム５５４と、乱数値更新プログラム５５５と、シリアル通信回路設定プログラム５５６と、割込優先順位設定プログラム５５７とを含む。
【０２０３】
乱数回路設定プログラム５５１は、乱数回路５０３にランダムＲの値を更新させるための初期設定を行う乱数回路設定処理を実行させるためのプログラムである。すなわち、ＣＰＵ５６は、乱数回路設定プログラム５５１に従って処理を実行することによって、乱数回路設定手段として機能する。
【０２０４】
図３３は、乱数回路設定プログラム５５１の構成例を示す説明図である。図３３に示すように、乱数回路設定プログラム５５１は、複数種類のプログラムモジュールとして、乱数最大値設定モジュール５５１ａと、乱数更新方式選択モジュール５５１ｂと、周期設定モジュール５５１ｃと、乱数回路起動モジュール５５１ｄと、初期値変更モジュール５５１ｅと、乱数回路選択モジュール５５１ｆとを含む。
【０２０５】
乱数最大値設定モジュール５５１ａは、ユーザ（例えば、遊技機の製作者）によってあらかじめ設定されたランダムＲの最大値を乱数回路５０３に設定させるためのプログラムモジュールである。ＣＰＵ５６は、乱数最大値設定モジュール５５１ａに従って処理を実行することによって、ユーザによってあらかじめ設定されたランダムＲの最大値を指定する乱数最大値設定データを、乱数最大値設定レジスタ５３５に書き込む。そのようにすることによって、ＣＰＵ５６は、ユーザによってあらかじめ設定されたランダムＲの最大値を乱数回路５０３に設定する。例えば、ユーザによってランダムＲの最大値としてあらかじめ「２５５」が設定された場合、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に乱数最大値設定データ「００ＦＦｈ」を書き込んで、ランダムＲの最大値「２５５」を乱数回路５０３に設定する。
【０２０６】
乱数更新方式選択モジュール５５１ｂは、ユーザによって選択された乱数更新方式（第１の乱数更新方式または第２の乱数更新方式）を乱数回路５０３に設定させるためのプログラムモジュールである。ＣＰＵ５６は、乱数更新方式選択モジュール５５１ｂに従って処理を実行することによって、ユーザによって選択された乱数更新方式を指定する乱数更新方式選択データ「０１ｂ」または「１０ｂ」を乱数更新方式選択レジスタ５４０に書き込む。そのようにすることによって、ＣＰＵ５６は、ユーザによって選択された乱数更新方式を乱数回路５０３に設定する。よって、遊技制御用マイクロコンピュータ５６０は、第１の乱数更新方式または第２の乱数更新方式のうちのいずれかを、乱数回路５０３が乱数更新に用いる乱数更新方式として選択する機能を備える。
【０２０７】
周期設定モジュール５５１ｃは、ユーザによってあらかじめ設定された内部クロック信号の周期（すなわち、クロック信号出力回路５２４がセレクタ５２８および反転回路５３２にクロック信号を出力する周期）を乱数回路５０３に設定させるためのプログラムモジュールである。ＣＰＵ５６は、周期設定モジュール５５１ｃに従って処理を実行することによって、ユーザによってあらかじめ設定された内部クロック信号の周期を指定するための周期設定データを周期設定レジスタ５３７に書き込む。そのようにすることによって、ＣＰＵ５６は、ユーザによってあらかじめ設定された内部クロック信号の周期を乱数回路５０３に設定する。例えば、ユーザによって内部クロック信号の周期があらかじめ「システムクロック信号の周期×１２８×１６」と設定された場合、ＣＰＵ５６は、周期設定レジスタ５３７に周期設定データ「０Ｆｈ」を書き込んで、内部クロック信号の周期「システムクロック信号の周期×１２８×１６」を乱数回路５０３に設定する。
【０２０８】
乱数回路起動モジュール５５１ｄは、乱数回路５０３を起動させるためのプログラムモジュールである。ＣＰＵ５６は、乱数回路起動モジュール５５１ｄに従って処理を実行することによって、乱数回路起動データ「８０ｈ」を乱数回路起動レジスタ５４１に書き込むことによって、乱数回路５０３を起動させる。
【０２０９】
初期値変更モジュール５５１ｅは、カウンタ５２１が更新するカウント値の初期値を変更させるためのプログラムモジュールである。ＣＰＵ５６は、初期値変更モジュール５５１ｅに従って処理を実行することによって、初期値変更手段として機能する。ＣＰＵ５６は、初期値変更モジュール５５１ｅを実行して、ユーザによって選択された初期値変更方式によって、カウンタ５２１が更新するカウント値の初期値を変更させる。そのようにすることによって、遊技制御用マイクロコンピュータ５６０は、初期値変更方式を選択する機能を備えることになる。
【０２１０】
この実施の形態では、ユーザプログラム管理エリアの１Ｆ９７ｈ番地の領域に初期値変更方式設定データ「０１ｈ」が記憶されている場合、ＣＰＵ５６は、カウント値の初期値を、遊技制御用マイクロコンピュータ５６０毎に付与された固有のＩＤナンバにもとづいて算出された値に変更させる。
【０２１１】
例えば、遊技制御用マイクロコンピュータ５６０は、ＲＡＭ５５の所定の記憶領域に、遊技制御用マイクロコンピュータ５６０のＩＤナンバと、ＩＤナンバにもとづいて所定の演算を行って求めた演算値とをあらかじめ対応付けて記憶している。この場合、例えば、遊技制御用マイクロコンピュータ５６０のＩＤナンバが「１００」であるとすると、ＩＤナンバ「１００」に所定値「５０」を加算して求めた演算値「１５０」を、あらかじめＩＤナンバに対応付けて記憶している。また、例えば、ＩＤナンバ「１００」に所定値「５０」を減算して求めた演算値「５０」を、あらかじめＩＤナンバに対応付けて記憶している。また、例えば、あらかじめＩＤナンバに対応づけて所定値だけを記憶していてもよい。そして、ＣＰＵ５６は、あらかじめ記憶する所定値（例えば、「５０」）にＩＤナンバ（例えば、「１００」を加算して求めた値「１５０」を、カウント値の初期値としてもよい。また、ＣＰＵ５６は、あらかじめ記憶する所定値（例えば、「５０」）をＩＤナンバ（例えば、「１００」）から減算して求めた値「５０」を、カウント値の初期値としてもよい。
【０２１２】
そして、初期値変更方式設定データ「０１ｈ」が記憶されている場合、ＣＰＵ５６は、あらかじめ記憶するＩＤナンバにもとづく演算値にカウント値の初期値を変更させる。そのようにすれば、乱数回路５０３が発生する乱数のランダム性をより向上させることができ、遊技制御用マイクロコンピュータ５６０のＩＤナンバを見ただけでは乱数の初期値を認識しにくくすることができる。そのため、無線信号を用いた取り込み信号を遊技機に対して発生させるなどの行為によって、大当り状態への移行条件を不正に成立させられてしまうことをより確実に防止することができ、セキュリティ性を向上させることができる。
【０２１３】
また、例えば、初期値変更方式設定データ「０１ｈ」が記憶されている場合、ＣＰＵ５６は、遊技制御用マイクロコンピュータ５６０のＩＤナンバと所定値とを演算して（例えば、ＩＤナンバに所定値を加算して）求めた演算値にカウント値の初期値を変更させる。この場合、例えば、ＣＰＵ５６は、乱数を用いてランダムに変化させた値をＩＤナンバと演算することによって、演算に用いる値をランダムに更新し初期値を求めてもよい。そのようにすれば、乱数回路５０３が発生する乱数のランダム性をより向上させることができる。
【０２１４】
乱数回路選択モジュール５５１ｆは、遊技制御用マイクロコンピュータ５６０が内蔵する各乱数回路５０３の中から、遊技制御処理を含むタイマ割込処理の実行時に用いる乱数回路を設定するためのプログラムモジュールである。ＣＰＵ５６は、乱数回路選択モジュール５５１ｆに従って処理を実行することによって、遊技制御用マイクロコンピュータ５６０が内蔵する２つの乱数回路（１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂ）のうち、いずれの乱数回路をタイマ割込処理の実行時に用いるかを設定する。例えば、ＣＰＵ５６は、ＲＡＭ５５の所定の記憶領域に記憶された所定の設定値（ユーザによってあらかじめ設定された値）に従って、タイマ割込処理の実行時に用いる乱数回路として、１２ビット乱数回路５０３ａまたは１６ビット乱数回路５０３ｂを設定する。
【０２１５】
なお、タイマ割込処理の実行時に用いる乱数回路として、１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂの両方を設定してもよい。この場合、ＣＰＵ５６は、例えば、１２ビット乱数回路５０３ａが発生した乱数にもとづいて大当り判定を行い、１６ビット乱数回路５０３ｂが発生した乱数にもとづいて確変判定を行うようにしてもよい。この実施の形態では、乱数値記憶回路５３１は、１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂとにそれぞれ存在する（すなわち、１２ビット用の乱数を記憶する乱数記憶回路と、１６ビット用の乱数を記憶する乱数記憶回路とが、別個に存在する）。また、１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂの両方を設定した場合、ＣＰＵ５６は、１２ビット乱数回路５０３ａから読み出した乱数と、１６ビット乱数回路５０３ｂから読み出した乱数とを、ＲＡＭ５５に設けられた別々のバッファ領域にそれぞれ格納する。そのため、１２ビット乱数回路５０３ａから乱数を読み出すタイミングと、１６ビット乱数回路５０３ｂから乱数を読み出すタイミングとが同じであっても、２つの異なる乱数を抽出し別々のバッファ領域に格納することができる。
【０２１６】
乱数値更新プログラム５５５は、乱数更新方式として第１の乱数更新方式が選択されているときに、乱数値記憶回路５３１に格納されているランダムＲの値を更新させるためのプログラムである。ＣＰＵ５６は、乱数値更新プログラム５５５に従って処理を実行することによって、乱数値更新手段として機能する。ＣＰＵ５６は、第１の乱数更新方式が選択されているときに、乱数値更新プログラム５５５を実行して、カウント値更新データ「０１ｈ」をカウント値更新レジスタ５３８に書き込むことによって、カウンタ５２１にカウント値を更新させ、乱数値記憶回路５３１に格納さているランダムＲの値を更新させる。なお、乱数更新方式として第２の乱数更新方式が選択されている場合には、クロック信号出力回路５３７が出力する乱数発生用クロック信号によって、カウンタ５２１にカウント値を更新させ、乱数値記憶回路５３１に格納さているランダムＲの値を更新させることになる。
【０２１７】
表示結果決定プログラム５５２は、特別図柄表示装置８における表示結果を大当り図柄とするか否かを決定するためのプログラムである。遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、表示結果決定プログラム５５２に従って処理を実行することによって、表示結果決定手段として機能する。
【０２１８】
この実施の形態では、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、遊技球が可変入賞球装置１５に入賞して特別図柄の可変表示を実行するための条件（実行条件）が成立したことに応じて、表示結果決定プログラム５５２に従って処理を実行する。そして、ＣＰＵ５６は、乱数値記憶回路５３１から更新後のランダムＲの値を読み出して、特別図柄表示装置８における表示結果を大当り図柄とするか否かを決定する。
【０２１９】
図３４は、第１の乱数更新方式が選択されている場合に、ＣＰＵ５６がランダムＲの値を更新させたりランダムＲの値を読出したりする動作を示す説明図である。図３４に示すように、第１の乱数更新方式が選択されている場合、ＣＰＵ５６は、カウント値更新データ「０１ｈ」をカウント値更新レジスタ５３８に書き込むことによって、乱数値記憶回路５３１が記憶するランダムＲの値（例えば「２」）を更新させる。そして、ＣＰＵ５６は、遊技球が可変入賞球装置１５に入賞して特別図柄の可変表示を実行するための条件（実行条件）が成立したことに応じて、乱数値記憶回路５３１からランダムＲの値（例えば「２」）を読み出す。
【０２２０】
なお、乱数値記憶回路５３１が記憶するランダムＲの値をさらに更新させる場合、前回更新時にランダムＲの値を更新したときから、クロック回路５０１が出力するシステムクロック信号の周期以上の間隔を経過したときに、カウント値更新レジスタ５３８にカウント値更新データ「０１ｈ」を書き込まなければならない。なぜなら、更新後のランダムＲの値を乱数値記憶回路５３１から読み出す時間を確保する必要があるからである。
【０２２１】
図３５は、第２の乱数更新方式が選択されている場合に、ＣＰＵ５６がランダムＲの値の更新させたりランダムＲの値を読出したりする動作を示す説明図である。図３５に示すように、第２の乱数更新方式が選択されている場合、遊技制御用マイクロコンピュータ５６０は、乱数値取込コマンド「０１ｈ」を乱数値取込レジスタ５３９に書き込むことによって、カウンタ５２１が出力するカウント値（例えば「２」）を乱数値記憶回路５３１に取り込ませて、乱数値記憶回路５３１が記憶するランダムＲの値を更新させる。そして、ＣＰＵ５６は、乱数値記憶回路５３１から更新後のランダムＲの値（例えば「２」）を読み出す。
【０２２２】
具体的には、第２の乱数更新方式が選択されている場合、カウンタ５２１は、乱数発生用クロック信号ＳＩ１を入力したことをトリガとしてカウント値Ｃを更新する。その後、乱数値取込コマンド「０１ｈ」が乱数値取込レジスタ５３９に書き込まれると、ラッチ信号生成回路５３３はラッチ信号ＳＬを乱数値記憶回路５３１に出力する。そして、乱数値記憶回路５３１は、ラッチ信号ＳＬを入力したことをトリガとしてカウンタ５２１が出力するカウント値を読み込んで記憶する。そして、ＣＰＵ５６は、乱数値記憶回路５３１が記憶するランダムＲの値を読み出す。
【０２２３】
なお、ＣＰＵ５６が乱数値取込コマンド「０１ｈ」を乱数値取込レジスタ５３９に書き込まなければ、カウンタ５２１がカウント値を更新しても、乱数値記憶回路５３１は、カウンタ５２１が更新する乱数値を読み込まない。例えば、ＣＰＵ５６が乱数値取込コマンド「０１ｈ」を乱数値取込レジスタ５３９に書き込み、カウンタ５２１が出力するカウント値「３」を乱数値記憶回路５３１に取り込ませて、乱数値記憶回路５３１が記憶するランダムＲの値「３」を更新させたとする。この場合、ＣＰＵ５６が乱数値取込コマンド「０１ｈ」を再び乱数値取込レジスタ５３９に書き込まなければ、カウンタ５２１が出力するカウント値が「３」から「４」や「５」に更新されても、乱数値記憶回路５３１が記憶する乱数値は更新されず、乱数値記憶回路５３１から読み出される乱数値は「３」のままである。
【０２２４】
カウント値順列変更プログラム５５４は、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」を書き込んで、乱数値記憶回路５３１が記憶するカウント値の順列を変更させるカウント値順列変更処理を実行するためのプログラムである。遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、カウント値順列変更プログラム５５４に従って処理を実行することによって、数値データ順列変更手段として機能する。ＣＰＵ５６は、カウント値順列変更プログラム５５４を実行して、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」を書き込むことによって、カウント値順列変更回路５２３が出力し乱数値記憶回路５３１に入力されるカウント値の順列を変更させる。
【０２２５】
シリアル通信回路設定プログラム５５６は、シリアル通信回路５０５に各制御基板に搭載されたマイクロコンピュータ（この実施の形態では、払出制御用マイクロコンピュータ）とシリアル通信させるための初期設定を行うシリアル通信回路設定処理を実行させるためのプログラムである。すなわち、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、シリアル通信回路設定プログラム５５６に従って処理を実行することによって、シリアル通信回路設定手段として機能する。
【０２２６】
割込優先順位設定プログラム５５７は、シリアル通信回路５０５の割り込み要求に応じて実行する割込処理の優先順位を初期設定するためのプログラムである。すなわち、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、割込優先順位設定プログラム５５６に従って処理を実行することによって、優先順位初期設定手段として機能する。
【０２２７】
また、遊技制御用マイクロコンピュータ５６０は、図３６に示すように、特図保留メモリ５７０と、大当り判定用テーブルメモリ５７１と、フラグメモリ５７２と、始動入賞口スイッチタイマメモリ５７３とを備える。
【０２２８】
特図保留メモリ５７０は、遊技球が可変入賞球装置１５に入賞して特別図柄の可変表示の実行条件は成立したが、未だ可変表示の開始条件が成立していない（例えば、特別図柄表示装置８がまだ可変表示を実行中である）可変表示の実行条件の成立回数を含む保留データを記憶するためのメモリである。特図保留メモリ５７０は、４つのエントリを備え、各エントリには、遊技球が可変入賞球装置１５に入賞した順に、保留番号と、入賞に応じて乱数値記憶回路５３１から読み出したランダムＲの値とが対応付けて格納される。また、特別図柄表示装置８における特別図柄の可変表示が１回終了したり、大当り遊技状態が終了したりするごとに、特図保留メモリ５７０の最上位の情報にもとづいた可変表示の開始条件が成立し、特図保留メモリ５７０最上位の情報にもとづいた可変表示が実行される。この場合、特別図柄の可変表示の開始条件が成立すると、特図保留メモリ５７０の第２位以下に登録されている情報が１位ずつ繰り上がる。また、特別図柄の可変表示中に遊技球が可変入賞球装置１５に新たに入賞した場合には、その新たな入賞にもとづいて乱数値記憶回路５３１から読み出されたランダムＲの値が、特図保留メモリ５７０の空エントリに登録される。
【０２２９】
大当り判定用テーブルメモリ５７１は、ＣＰＵ５６が特別図柄表示装置８の表示結果を大当り図柄とするか否かを判定するために用いる複数の大当り判定テーブルを記憶する。具体的には、大当り判定用テーブルメモリ５７１は、図３７（Ａ）に示すように、確変状態以外の遊技状態（通常状態という）において用いられる通常時大当り判定テーブル５７１ａを記憶する。また、大当り判定用テーブルメモリ５７１は、図３７（Ｂ）に示すように、確変状態において用いられる確変時大当り判定テーブル５７１ｂを格納する。なお、図３７に示す判定テーブルを用いて大当り判定を行う場合、乱数最大値設定レジスタ５３５に設定された乱数最大値によって大当りと判定する確率が大きく変化することになる。この場合、例えば、設定される乱数最大値が小さすぎると、通常時大当り判定テーブル５７１ａを用いた場合と、確変時大当り判定テーブル５７１ｂを用いた場合とで、大当りと判定する確率の差が小さくなってしまい、遊技者の遊技に対する興味を減退させてしまうことになる。そのため、乱数回路５０３および乱数最大値に対応づけて、複数の判定テーブル（複数の通常時大当り判定用テーブル５７１ａおよび複数の確変時大当たり判定用テーブル５７１ｂ）を大当り判定用テーブルメモリ５７１に記憶してもよい。そして、ＣＰＵ５６は、大当り判定用テーブルメモリ５７１が記憶する判定テーブルのうち、使用する乱数回路５０３および乱数最大値に対応する判定テーブル５７１ａ，５７１ｂを用いて、表示結果決定プログラム５５２に従って、特別図柄表示装置８の表示結果を大当り図柄とするか否かを判定するようにしてもよい。そのようにすることによって、使用する乱数回路５０３の種類や乱数最大値が異なっても、大当たりと判定する確率がある程度同じになるように制御することができる。
【０２３０】
フラグメモリ５７２には、遊技の進行を制御する遊技制御処理において用いられる各種のフラグが設定される。例えば、フラグメモリ５７２には、遊技状態が確変状態であることを示す確変フラグや、大当り状態であることを示す大当りフラグが設定される。
【０２３１】
始動口スイッチタイマメモリ５７３は、始動口スイッチ１４ａから入力される入賞検出信号ＳＳに応じて加算またはクリアされるタイマ値を記憶する。
【０２３２】
次に遊技機の動作について説明する。図３８および図３９は、遊技機に対して電力供給が開始され遊技制御用マイクロコンピュータ５６０へのリセット信号がハイレベルになったことに応じてＣＰＵ５６が実行するメイン処理を示すフローチャートである。リセット信号が入力されるリセット端子の入力レベルがハイレベルになると、ＣＰＵ５６は、プログラムの内容が正当か否かを確認するための処理であるセキュリティチェック処理を実行した後、ステップＳ１以降のメイン処理を開始する。メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。
【０２３３】
初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、マスク可能割込の割込モードを設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。なお、ステップＳ２では、ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードに設定する。また、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。
【０２３４】
次いで、内蔵デバイスレジスタの設定（初期化）を行う（ステップＳ４）。ステップＳ４の処理によって、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の設定（初期化）がなされる。
【０２３５】
この実施の形態で用いられる遊技制御用マイクロコンピュータ５６０は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）５０４も内蔵している。
【０２３６】
次に、リセット信号がハイレベルになって遊技制御処理の実行が可能になったことを示す払出制御起動信号を払出制御基板３７０に送信する（ステップＳ５）。ＲＡＭ５５をアクセス可能状態に設定し（ステップＳ６）、クリア信号のチェック処理に移行する。
【０２３７】
次いで、ＣＰＵ５６は、例えば電源基板９１０に搭載されているクリアスイッチ９２１からクリア信号が出力されているか否か確認する（ステップＳ７）。クリア信号が出力されていない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ８）。この実施の形態では、電力供給の停止が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような電力供給停止時処理が行われていたことを確認した場合には、ＣＰＵ５６は、電力供給停止時処理が行われた、すなわち電力供給停止時の制御状態が保存されていると判定する。電力供給停止時処理が行われていないことを確認した場合には、ＣＰＵ５６は初期化処理を実行する。
【０２３８】
電力供給停止時処理が行われていたか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に保存されるバックアップ監視タイマの値が、電力供給停止時処理を実行したことに応じた値（例えば２）になっているか否かによって確認される。なお、そのような確認の仕方は一例であって、例えば、電力供給停止時処理においてバックアップフラグ領域に電力供給停止時処理を実行したことを示すフラグをセットし、ステップＳ８において、そのフラグがセットされていることを確認したら電力供給停止時処理が行われたと判定してもよい。
【０２３９】
電力供給停止時の制御状態が保存されていると判定したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ９）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象になるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムにする。
【０２４０】
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ９では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっている可能性があることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、電力供給の停止からの復旧時でない電源投入時に実行される初期化処理（ステップＳ１０〜Ｓ１４の処理）を実行する。
【０２４１】
チェック結果が正常であれば、ＣＰＵ５６は、遊技制御手段の内部状態と演出制御手段等の電気部品制御手段の制御状態を電力供給停止時の状態に戻すための遊技状態復旧処理を行う。具体的には、ＲＯＭ５４に格納されているバックアップ時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ９１）、バックアップ時設定テーブルの内容を順次作業領域（ＲＡＭ５５内の領域）に設定する（ステップＳ９２）。作業領域はバックアップ電源によって電源バックアップされている。バックアップ時設定テーブルには、作業領域のうち初期化してもよい領域についての初期化データが設定されている。ステップＳ９１およびＳ９２の処理によって、作業領域のうち初期化してはならない部分については、保存されていた内容がそのまま残る。初期化してはならない部分とは、例えば、電力供給停止前の遊技状態を示すデータ（特別図柄プロセスフラグなど）、出力ポートの出力状態が保存されている領域（出力ポートバッファ）、未払出賞球数を示すデータが設定されている部分などである。
【０２４２】
また、ＣＰＵ５６は、ＲＯＭ５４に格納されているバックアップ時コマンド送信テーブルの先頭アドレスをポインタに設定し（ステップＳ９３）、ステップＳ１５に移行する。
【０２４３】
初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１０）。なお、ＲＡＭ５５の全領域を初期化せず、所定のデータをそのままにしてもよい。また、ＲＯＭ５４に格納されている初期化時設定テーブルの先頭アドレスをポインタに設定し（ステップＳ１１）、初期化時設定テーブルの内容を順次業領域に設定する（ステップＳ１２）。
【０２４４】
ステップＳ１１およびＳ１２の処理によって、例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄バッファ、総賞球数格納バッファ、特別図柄プロセスフラグ、賞球中フラグ、球切れフラグなど制御状態に応じて選択的に処理を行うためのフラグに初期値が設定される。また、出力ポートバッファにおける接続確認信号を出力する出力ポートに対応するビットがセット（接続確認信号のオン状態に対応）される。
【０２４５】
また、ＣＰＵ５６は、ＲＯＭ５４に格納されている初期化時コマンド送信テーブルの先頭アドレスをポインタに設定し（ステップＳ１３）、その内容に従ってサブ基板を初期化するための初期化コマンドをサブ基板に送信する処理を実行する（ステップＳ１４）。初期化コマンドとして、可変表示装置９に表示される初期図柄を示すコマンドや払出制御基板３７への初期化コマンド等を使用することができる。
【０２４６】
また、ＣＰＵ５６は、各乱数回路５０３ａ，５０３ｂを初期設定する乱数回路設定処理を実行する（ステップＳ１５）。この場合、ＣＰＵ５６は、乱数回路設定プログラム５５１に従って処理を実行することによって、各乱数回路５０３ａ，５０３ｂにランダムＲの値を更新させるための設定を行う。
【０２４７】
また、ＣＰＵ５６は、シリアル通信回路５０５を初期設定する乱数回路設定処理を実行する（ステップＳ１５ａ）。この場合、ＣＰＵ５６は、シリアル通信回路設定プログラム５５６に従って処理を実行することによって、シリアル通信回路５０５に払出制御用マイクロコンピュータとシリアル通信させるための設定を行う。
【０２４８】
シリアル通信回路５０５を初期設定すると、ＣＰＵ５６は、シリアル通信回路５０５の割り込み要求に応じて実行する割込処理の優先順位を初期設定する（ステップＳ１５ｂ）。この場合、ＣＰＵ５６は、割込優先順位設定プログラム５５７に従って処理を実行することによって、割込処理の優先順位を初期設定する。
【０２４９】
例えば、ＣＰＵ５６は、各割込処理のデフォルトの優先順位を含む所定の割込処理優先順位テーブルに従って、割込処理の優先順位を初期設定する。図４０は、割込処理優先順位テーブルの例を示す説明図である。この実施の形態では、ＣＰＵ５６は、図４０に示す割込処理優先順位テーブルに従って、シリアル通信回路５０５において通信エラーが発生したことを割込原因とする割込処理を優先して実行するように初期設定する。この場合、例えば、ＣＰＵ５６は、通信エラーが発生したことを割込原因とする割込処理を優先して実行する旨を示すエラー時割込優先実行フラグをセットする。
【０２５０】
また、ユーザによって各割込処理のデフォルトの優先順位を変更することもできる。例えば、ＣＰＵ５６は、ユーザ（例えば、遊技機の製作者）によって設定された割込処理を指定する指定情報を、あらかじめＲＯＭ５４の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＯＭ５４の所定の記憶領域に記憶された指定情報に従って、割込処理の優先順位を設定する。
【０２５１】
そして、ＣＰＵ５６は、所定時間（例えば２ｍｓ）ごとに定期的にタイマ割込がかかるように遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）に内蔵されているＣＴＣのレジスタの設定を行なうタイマ割込設定処理を実行する（ステップＳ１６）。すなわち、初期値として例えば２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。この実施の形態では、２ｍｓごとに定期的にタイマ割込がかかるとする。
【０２５２】
タイマ割込の設定が完了すると、ＣＰＵ５６は、表示用乱数更新処理（ステップＳ１８）を繰り返し実行する。ＣＰＵ５６は、表示用乱数更新処理が実行されるときには割込禁止状態にして（ステップＳ１７）、表示用乱数更新処理の実行が終了すると割込許可状態にする（ステップＳ１９）。なお、表示用乱数とは、特別図柄表示器８に表示される図柄を決定するための乱数であり、表示用乱数更新処理とは、表示用乱数を発生するためのカウンタのカウント値を更新する処理である。
【０２５３】
なお、表示用乱数更新処理が実行されるときに割込禁止状態にされるのは、表示用乱数更新処理が後述するタイマ割込処理でも実行されることから、タイマ割込処理における処理と競合してしまうのを避けるためである。すなわち、ステップＳ１８の処理中にタイマ割込が発生してタイマ割込処理中で表示用乱数を発生するためのカウンタのカウント値を更新してしまったのでは、カウント値の連続性が損なわれる場合がある。しかし、ステップＳ１８の処理中では割込禁止状態にしておけば、そのような不都合が生ずることはない。
【０２５４】
遊技店員等は、クリアスイッチ９２１をオン状態してクリア信号が出力される状態にしながら遊技機に対する電力供給を開始する（例えば電源スイッチ９１４をオンする）ことによって、容易に初期化処理を実行させることができる。すなわち、ＲＡＭクリア等を行うことができる。
【０２５５】
次に、メイン処理における乱数回路設定処理（ステップＳ１５）を説明する。図４１は、乱数回路設定処理を示すフローチャートである。乱数回路設定処理において、ＣＰＵ５６は、まず、乱数回路設定プログラム５５１に含まれる乱数回路選択モジュール５５１ｆに従って処理を実行し、遊技制御用マイクロコンピュータ５６０が内蔵する各乱数回路５０３ａ，５０３ｂの中から、遊技制御処理を含むタイマ割込処理の実行時に用いる乱数回路を設定する（ステップＳ１５１）。例えば、ＣＰＵ５６は、ユーザ（例えば、遊技機の製作者）によって設定されたタイマ割込処理の実行時に用いる乱数回路５０３を指定する指定情報を、あらかじめＲＡＭ５５の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＡＭ５５の所定の記憶領域に記憶された指定情報に従って、１２ビット乱数回路５０３ａまたは１６ビット乱数回路５０３ｂのいずれかを選択し、選択した乱数回路をタイマ割込処理の実行時に用いる乱数回路として設定する。なお、タイマ割込処理の実行時に用いる乱数回路として、１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂの両方を設定してもよい。この場合、ＣＰＵ５６は、例えば、１２ビット乱数回路５０３ａが発生した乱数にもとづいて大当り判定を行い、１６ビット乱数回路５０３ｂが発生した乱数にもとづいて確変判定を行うようにしてもよい。
【０２５６】
上記のように、ステップＳ１５１において、更新可能な数値データの所定の範囲が異なる複数の乱数回路（１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂ）について、それぞれ使用可能とするか否かを設定するので、タイマ割込処理の実行中に不要な乱数を処理することを防止することができ、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）の制御負担を軽減することができる。例えば、遊技制御用マイクロコンピュータ５６０が、２つの乱数回路５０３ａ，５０３ｂのうちの一方が発生する乱数のみを用いて遊技制御処理を行う場合、遊技制御処理に用いない方の乱数回路から乱数を読み出す処理等を行わないようにでき、遊技制御用マイクロコンピュータ５６０の制御負担を軽減できる。
【０２５７】
ＣＰＵ５６は、ステップＳ１５１で使用する乱数回路５０３を設定すると、例えば、カウンタ５２１やクロック信号出力回路５２４の動作を停止させることで、使用しないように設定した方の乱数回路のカウンタ５２１がカウント値Ｃを更新しないようにする。また、例えば、ＣＰＵ５６は、使用しないように設定した方の乱数回路のカウンタ５２１はカウント値Ｃを更新するが、ＣＰＵ５６は出力制御信号ＳＣを出力しないようにし、乱数値記憶回路５３１から乱数を読み出せないように制御してもよい。また、例えば、ＣＰＵ５６は、使用しないように設定した方の乱数回路の乱数値取込レジスタ５３９に乱数値取込データ「０１ｈ」を書き込まないようにし、ラッチ信号生成回路５３３がラッチ信号ＳＬを乱数値記憶回路５３１に出力しないように制御してもよい。
【０２５８】
上記のように、使用する乱数回路５０３を設定するようにすることによって、使用する乱数回路５０３だけを設定することによって、生成する乱数の値の範囲を適切に設定することができる。また、タイマ割込処理の実行中に不要な乱数を処理することを防止することができ、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）の制御負担を軽減することができる。例えば、大当りとする判定値として離れた値（例えば、「１」と「１００」を含む判定テーブルを用いて大当り判定を行う場合、所定の大当り確率（例えば、１００分の１）で大当りと判定するようにすると、１６ビット乱数回路５０３ｂによる乱数を用いるよりも、１２ビット乱数回路５０３ａによる乱数を用いた方が、処理すべき判定値の種類の数が少なくて済み、遊技制御用マイクロコンピュータ５６０の制御負担が軽減される。
【０２５９】
また、ＣＰＵ５６は、乱数回路設定プログラム５５１に含まれる乱数最大値設定モジュール５５１ａに従って処理を実行し、ユーザによってあらかじめ設定された乱数最大値を指定する乱数最大値設定データを、乱数最大値設定レジスタ５３５に書き込む（ステップＳ１５２）。そのようにすることによって、ユーザによってあらかじめ設定されたランダムＲの乱数最大値を乱数回路５０３に設定する。なお、タイマ割込実行時に用いる乱数回路として１２ビット乱数回路５０３ａを設定した場合、ＣＰＵ５６は、乱数最大値（「０」〜「４０９５」のうちのいずれかの値）を指定する乱数最大値設定データを、１２ビット乱数回路５０３ａの乱数最大値設定レジスタ５３５に書き込む。また、タイマ割込実行時に用いる乱数回路として１６ビット乱数回路５０３ｂを設定した場合、ＣＰＵ５６は、乱数最大値（「０」〜「６５５３５」のうちのいずれかの値）を指定する乱数最大値設定データを、１６ビット乱数回路５０３ｂの乱数最大値設定レジスタ５３５に書き込む。
【０２６０】
なお、この実施の形態では、乱数最大値として「０」〜「２５５」が設定された場合には、後述する乱数最大値再設定処理において乱数最大値を所定値に設定しなおすことになる。また、乱数最大値として「２５６」以上の値を書き込む制御を行った場合であっても、データ化けなどの原因によって「０」〜「２５５」の値が乱数最大値設定レジスタ５３５に設定されてしまった場合には、後述する乱数最大値再設定処理において乱数最大値を所定値に設定しなおす。
【０２６１】
上記のように、ステップＳ１５２において、生成する乱数の最大値をあらかじめ乱数最大値設定レジスタ５３５に設定するので、タイマ割込処理の実行中に用いる乱数の範囲より大きい値の乱数を生成してしまうことを防止でき、乱数回路５０３およびＣＰＵ５６の処理負担を軽減することができる。
【０２６２】
また、ＣＰＵ５６は、ステップＳ１５２で乱数最大値設定レジスタ５３５に設定した乱数最大値が所定の下限値以下でないかを確認し、乱数最大値が下限値以下である場合には、乱数最大値設定レジスタ５３５に設定されている乱数最大値の再設定を行う乱数最大値再設定処理を実行する（ステップＳ１５３）。
【０２６３】
また、ＣＰＵ５６は、乱数回路設定プログラム５５１に含まれる初期値変更モジュール５５１ｅに従って処理を実行し、乱数回路５０３のカウンタ５２１が更新するカウント値の初期値を変更させる初期値変更処理を実行する（ステップＳ１５４）。
【０２６４】
また、ＣＰＵ５６は、乱数回路設定プログラム５５１に含まれる乱数更新方式選択モジュール５５１ｂに従って処理を実行し、乱数更新方式選択データを乱数更新方式選択レジスタ５４０に書き込む（ステップＳ１５５）。そのようにすることによって、乱数回路５０３の乱数更新方式を設定する。なお、この実施の形態では、ＣＰＵ５６は、乱数更新方式選択データ「１０ｈ」を乱数更新方式選択レジスタ５４０に書き込むものとする。すなわち、この実施の形態では、乱数回路５０３の乱数更新方式として第２の乱数更新方式が設定される。
【０２６５】
また、ＣＰＵ５６は、乱数回路設定プログラム５５１に含まれる周期設定モジュール５５１ｃに従って処理を実行し、ユーザによってあらかじめ設定された乱数発生用クロック信号ＳＩ１の周期を指定する周期設定データ（基準クロック信号を何分周させるかを設定するためのデータ）を、周期設定レジスタ５３７に書き込む（ステップＳ１５６）。そのようにすることによって、ユーザによってあらかじめ設定された乱数発生用クロック信号ＳＩ１の周期を乱数回路５０３に設定する。
【０２６６】
また、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１に入力する初期値を更新するか否かを設定する（ステップＳ１５７）。例えば、ＣＰＵ５６は、カウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１に入力する初期値を更新するか否かを示す設定値を、あらかじめユーザによって設定されＲＡＭ５５の所定領域に記憶している。そして、ＣＰＵ５６は、ＲＡＭ５５の所定の記憶領域に記憶された所定の設定値に従って、カウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１に入力する初期値を更新するか否かを設定する。この実施の形態では、ＣＰＵ５６は、ステップＳ１５７において、カウンタ５２１に入力する初期値を更新すると判定すると、所定の最終値までカウント値が更新されたとき（カウンタ５２１から通知信号を入力したとき）に初期値を更新する旨を示す初期値更新フラグをセットする。
【０２６７】
また、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１が更新するカウント値の順列を変更するか否かを設定する（ステップＳ１５８）。例えば、ＣＰＵ５６は、カウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１が出力するカウント値の順列を変更するか否かを示す設定値を、あらかじめユーザによって設定されＲＡＭ５５の所定領域に記憶している。そして、ＣＰＵ５６は、ＲＡＭ５５の所定の記憶領域に記憶された所定の設定値に従って、カウンタ５２１によって所定の最終値までカウント値が更新されたときに、カウンタ５２１が出力するカウント値の順列を変更するか否かを設定する。この実施の形態では、ＣＰＵ５６は、ステップＳ１５８において、カウンタ５２１が出力するカウント値の順列を変更すると判定すると、所定の最終値までカウント値が更新されたときにカウント値の順列を変更する旨を示すカウント値順列変更フラグをセットする。この実施の形態では、ステップＳ１５８において、所定の設定値に従ってカウント値順列変更フラグをセットする場合を説明する。ＣＰＵ５６は、後述するカウント値順列変更処理において、カウント値順列変更フラグがセットされていることにもとづいて、カウンタ５２１が出力するカウント値の順列を変更する。
【０２６８】
そして、ＣＰＵ５６は、乱数回路設定プログラム５５１に含まれる乱数回路起動モジュール５５１ｄに従って処理を実行し、乱数回路起動データ「８０ｈ」を乱数回路起動レジスタ５４１に書き込む（ステップＳ１５９）。そのようにすることによって、ＣＰＵ５６は、乱数回路５０３を起動させる。
【０２６９】
次に、乱数回路設定処理における乱数最大値再設定処理（ステップＳ１５３）を説明する。図４２は、乱数最大値再設定処理を示すフローチャートである。乱数最大値再設定処理において、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に設定されている乱数最大値を読み込む（ステップＳ１５３ａ）。なお、タイマ割込処理の実行時に用いる乱数回路として１２ビット乱数回路５０３ａを設定した場合、ＣＰＵ５６は、１２ビット乱数回路５０３ａの乱数最大値設定レジスタ５３５に設定されている乱数最大値を読み込む。また、タイマ割込処理の実行時に用いる乱数回路として１６ビット乱数回路５０３ｂを設定した場合、ＣＰＵ５６は、１６ビット乱数回路５０３ｂの乱数最大値設定レジスタ５３５に設定されている乱数最大値を読み込む。
【０２７０】
ＣＰＵ５６は、読み込んだ乱数最大値が所定の下限値以下であるか否かを判定する（ステップＳ１５３ｂ）。１２ビット乱数回路５０３ａを設定した場合、１２ビット乱数回路５０３ａにおいて設定可能な乱数最大値が「２５６」から「４０９５」までであるので、ＣＰＵ５６は、１２ビット乱数回路５０３ａの乱数最大値設定レジスタ５３５から読み込んだ乱数最大値が下限値「２５６」以下であるか否かを判定する。また、１６ビット乱数回路５０３ｂを設定した場合、１６ビット乱数回路５０３ｂにおいて設定可能な乱数最大値が「２５６」から「６５５３５」までであるので、ＣＰＵ５６は、１６ビット乱数回路５０３ｂの乱数最大値設定レジスタ５３５から読み込んだ乱数最大値が下限値「２５６」以下であるか否かを判定する。
【０２７１】
読み込んだ乱数最大値が下限値以下である場合、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に設定される乱数最大値を所定値に設定しなおす（ステップＳ１５３ｃ）。１２ビット乱数回路５０３ａを設定した場合、１２ビット乱数回路５０３ａの乱数最大値設定レジスタ５３５から読み込んだ乱数最大値が下限値「２５６」以下であると判定すると、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に設定される乱数最大値を所定値「４０９５」に設定しなおす。また、１６ビット乱数回路５０３ｂを設定した場合、１６ビット乱数回路５０３ｂの乱数最大値設定レジスタ５３５から読み込んだ乱数最大値が下限値「２５６」以下であると判定すると、ＣＰＵ５６は、乱数最大値設定レジスタ５３５に設定される乱数最大値を所定値「６５５３５」に設定しなおす。
【０２７２】
以上のように、乱数最大値設定レジスタ５３５に設定した乱数最大値が所定の下限値以下となっている場合には、乱数最大値を所定値に設定しなおす。そのため、遊技制御用マイクロコンピュータ５６０の誤動作や、無線信号を用いた取り込み信号を遊技機に対して発生させるなどの行為によって、過度に小さい値が乱数の最大値として設定されてしまうことを防止することができる。従って、最小値から最大値までの値の範囲が過度に小さい乱数を生成する事態が発生することを防止することができる。
【０２７３】
次に、乱数回路設定処理における初期値変更処理（ステップＳ１５４）を説明する。図４３は、初期値変更処理を示すフローチャートである。初期値変更処理において、ＣＰＵ５６は、まず、ユーザプログラム実行データエリアの１Ｆ９７ｈ番地の領域に記憶されている初期値変更方式設定データを読み出し、ユーザによって選択された初期値変更方式を特定する。この場合、ＣＰＵ５６は、読み出した初期値変更方式設定データの値が「０１ｈ」であるか否かを判定することによって（ステップＳ１５４ａ）、ユーザによって選択された初期値変更方式を特定する。
【０２７４】
初期値変更方式設定データの値が「０１ｈ」である場合、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１に入力する初期値を、遊技制御用マイクロコンピュータ５６０固有のＩＤナンバにもとづいて設定された値に変更する（ステップＳ１５４ｂ）。例えば、ＣＰＵ５６は、ＲＡＭ５５の所定の記憶領域に、遊技制御用マイクロコンピュータ５６０のＩＤナンバと、ＩＤナンバにもとづいて所定の演算を行って求めた演算値とをあらかじめ対応付けて記憶している。そして、ステップＳ１５４ｂにおいて、ＣＰＵ５６は、記憶されているＩＤナンバにもとづく演算値にカウント値の初期値を変更させる。また、例えば、ステップＳ１５４ｂにおいて、ＣＰＵ５６は、遊技制御用マイクロコンピュータ５６０のＩＤナンバと所定値とを演算して（例えば、ＩＤナンバ（例えば、「１００」）に所定値（例えば、「１００」）を加算して）求めた演算値（例えば、「２００」）にカウント値の初期値を設定する。また、カウンタ５２１に入力する初期値を変更すると、遊技制御用マイクロコンピュータ５６０は、カウント値の初期値を変更した旨を示す初期値変更フラグをセットする（ステップＳ１５４ｃ）。
【０２７５】
なお、ＣＰＵ５６は、ステップＳ１５４ｂにおいてカウンタ５２１に入力する初期値を変更する際、乱数回路５０３の比較器５２２の乱数最大値設定レジスタ５３５の値を確認し、ＩＤナンバにもとづいて設定された値が乱数最大値以上であるか否かを判断する。そして、ＩＤナンバにもとづいて設定された値が乱数最大値以上であると判断すると、ＣＰＵ５６は、カウンタ５２１に入力する初期値を変更しない（例えば、初期値を「０」のまま変更しない）。そのようにすることによって、カウント値の初期値が乱数最大値以上の値に設定されてしまう事態を防止することができる。
【０２７６】
ステップＳ１５４ａにおいて、初期値変更方式設定データの値が「０１ｈ」でない場合（すなわち、ユーザプログラム実行データエリアの１Ｆ９７ｈ番地の領域に記憶されている初期値変更方式設定データの値が「００ｈ」である場合）、ＣＰＵ５６は、カウント値の初期値の変更を行わず、そのまま初期値変更処理を終了し、ステップＳ１５５に移行する。
【０２７７】
乱数回路設定処理が実行されることによって、遊技制御処理を含むタイマ割込処理の実行時に乱数回路５０３に各種信号が入力され、乱数回路５０３内で各種信号が生成される。図４４は、乱数回路５０３に各信号が入力されるタイミング、および乱数回路５０３内で各信号が生成されるタイミングを示すタイミングチャートである。
【０２７８】
図４４に示すように、クロック回路５０１は、所定周期ごと（図４４に示すタイミングＴ１１，Ｔ２１，・・・）に、出力端子の信号レベルをローレベルからハイレベルに立ち上げることによって、乱数回路５０３に基準クロック信号ＣＬＫ（図４４（Ａ）参照）を入力する。
【０２７９】
クロック信号出力回路５２４は、クロック回路５０１から供給された基準クロック信号ＣＬＫを分周し、乱数発生用クロック信号ＳＩ１（図４４（Ｂ）参照）を生成する。例えば、クロック信号出力回路５２４は、タイミングＴ１１，Ｔ１２，・・・で出力端子の信号レベルをローレベルからハイレベルに立ち上げ、タイミングＴ２１，Ｔ２２，・・・で信号レベルをハイレベルからローレベルに立ち下げることによって、乱数発生用クロック信号ＳＩ１を出力する。
【０２８０】
なお、図４４に示す例では、説明を分かりやすくするために、クロック信号出力回路５２４が基準クロック信号ＣＬＫを２分周して乱数発生用クロック信号ＳＩ１を生成する場合を示している。しかし、実際の乱数回路では、周期設定レジスタ５３７に設定可能な周期は「システムクロック信号の周期×１２８×７」から「システムクロック信号の周期×１２８×２５６」まである。従って、実際の乱数回路では、クロック信号出力回路５２４は、「システムクロック信号の周期×１２８×７」から「システムクロック信号の周期×１２８×２５６」までの範囲で周期設定レジスタ５３７に設定される周期設定データ「０７ｈ」〜「ＦＦｈ」に対応した分周比で、基準クロック信号ＣＬＫを分周し乱数発生用クロック信号ＳＩ１を生成する。クロック信号出力回路５２４によって生成された乱数発生用クロック信号ＳＩ１は、セレクタ５２８と反転回路５３２とに出力される。
【０２８１】
この実施の形態では、乱数回路設定処理において、第２の乱数更新方式が設定されるので、乱数更新方式選択信号出力回路５２７から第２の乱数更新方式選択信号がセレクタ５２８に入力される。セレクタ５２８は、乱数更新方式選択信号出力回路５２７から第２の乱数更新方式選択信号が入力されると、クロック信号出力回路５２４から入力した乱数発生用クロック信号ＳＩ１を選択してカウンタ５２１に出力する。カウンタ５２１は、セレクタ５２８から供給される乱数発生用クロック信号ＳＩ１の立ち上がりエッヂが入力されるごとに、カウント値Ｃを更新してカウント値順列変更回路５２３に出力する。
【０２８２】
反転回路５３２は、クロック信号出力回路５２４から入力した乱数発生用クロック信号ＳＩ１の信号レベルを反転させることによって、反転クロック信号ＳＩ２（図４４（Ｃ）参照）を生成する。例えば、反転回路５３２は、タイミングＴ１１，Ｔ１２，・・・で出力端子の信号レベルをハイレベルからローレベルに立ち下げ、タイミングＴ２１，Ｔ２２，・・・で信号レベルをローレベルからハイレベルに立ち上げることによって、反転クロック信号ＳＩ２を出力する。また、反転回路５３２によって生成された反転クロック信号ＳＩ２は、ラッチ信号生成回路５３３に出力される。
【０２８３】
ラッチ信号生成回路５３３には、入賞検出信号ＳＳ（図４４（Ｄ）参照）がタイマ回路５３４に入力されてから所定時間（例えば３ミリ秒）が経過すると、乱数値読取信号出力回路５２６から乱数値読取信号が入力される。例えば、乱数値読取信号出力回路５２６の出力端子の信号レベルがローレベルからハイレベルに立ち上がることによって、ラッチ信号生成回路５３３に乱数値読取信号が入力される。ラッチ信号生成回路５３３は、乱数更新方式選択信号出力回路５２７から第２の乱数更新方式選択信号が入力されたことに応じて、乱数値読取信号出力回路５２６から入力する乱数値読取信号を反転回路５３２から供給される反転クロック信号ＳＩ２の立ち上がりエッヂに同期させて、ラッチ信号ＳＬ（図４４（Ｅ）参照）を出力する。
【０２８４】
以上のように、乱数回路５０３は、タイミングＴ１１，Ｔ１２，Ｔ１３・・・においてカウント値Ｃを更新し、タイミングＴ１１，Ｔ１２，Ｔ１３とは異なるタイミングＴ２２においてラッチ信号ＳＬを出力させ、乱数値記憶回路５３１に乱数値を記憶する。
【０２８５】
次に、メイン処理におけるシリアル通信回路設定処理（ステップＳ１５ａ）を説明する。図４５は、シリアル通信回路設定処理を示すフローチャートである。シリアル通信回路設定処理において、ＣＰＵ５６は、まず、シリアル通信回路設定プログラム５５６に従って処理を実行し、シリアル通信回路５０５のボーレートを設定する（ステップＳ１５１１）。この場合、ＣＰＵ５６は、シリアル通信回路５０５のボーレートレジスタ７０２に、設定するボーレートに対応する設定値を書き込む。例えば、遊技制御用マイクロコンピュータ５６０は、ユーザ（例えば、遊技機の製作者）によって設定された設定値を指定する指定情報を、あらかじめＲＡＭ５５の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＡＭ５５の所定の記憶領域に記憶された指定情報に従って、設定値をボーレートレジスタ７０２に書き込む。例えば、ＣＰＵ５６によってボーレート設定値「１５６」が設定された場合、ボーレート生成回路７０３によって、式（１）およびクロック周波数「３ＭＨｚ」を用いてボーレート「１２０１．９２ｂｐｓ」が生成される。
【０２８６】
また、ＣＰＵ５６は、シリアル通信回路５０５が送受信するデータのデータフォーマットを設定する（ステップＳ１５１２）。この場合、ＣＰＵ５６は、制御レジスタＡ７０７の各ビットの値を設定することによって、送受信データのデータ長（８ビットまたは９ビット）、パリティ機能の使用の有無を設定する。例えば、遊技制御用マイクロコンピュータ５６０は、ユーザ（例えば、遊技機の製作者）によって設定された制御レジスタＡ７０７の各ビットの値を指定する指定情報を、あらかじめＲＡＭ５５の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＡＭ５５の所定の記憶領域に記憶された指定情報に従って、制御レジスタＡ７０７の各ビットの値を設定する。
【０２８７】
また、ＣＰＵ５６は、シリアル通信回路５０５が発生する各割込要求を許可するか否かを設定する（ステップＳ１５１３２）。この場合、ＣＰＵ５６は、制御レジスタＢ７０８のビット５，６の値を設定することによって、送信時割り込み要求および受信時割り込み要求を許可するか否かを設定する。また、ＣＰＵ５６は、制御レジスタＣ７０９のビット０〜３の値を設定することによって、各通信エラー時割り込み要求を許可するか否かを設定する。例えば、遊技制御用マイクロコンピュータ５６０は、ユーザ（例えば、遊技機の製作者）によって設定された制御レジスタＢ７０８および制御レジスタＣ７０９の各ビットの値を指定する指定情報を、あらかじめＲＡＭ５５の所定の記憶領域に記憶している。そして、ＣＰＵ５６は、ＲＡＭ５５の所定の記憶領域に記憶された指定情報に従って、制御レジスタＢ７０８および制御レジスタＣ７０９の各ビットの値を設定する。
【０２８８】
次に、遊技制御処理について説明する。図４６は、タイマ割込処理を示すフローチャートである。メイン処理の実行中に、具体的には、ステップＳ１７〜Ｓ１９のループ処理の実行中における割込許可になっている期間において、タイマ割込が発生すると、ＣＰＵ５６は、タイマ割込の発生に応じて起動されるタイマ割込処理において遊技制御処理を実行する。タイマ割込処理において、ＣＰＵ５６は、まず、電源断信号が出力されたか否か（オン状態になったか否か）を検出する電源断処理（電源断検出処理）を実行する（ステップＳ２０）。次いで、スイッチ回路５８を介して、ゲートスイッチ３２ａ、始動口スイッチ１４ａ、カウントスイッチ２３および入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等のスイッチの検出信号を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。具体的には、各スイッチの検出信号を入力する入力ポートの状態がオン状態であれば、各スイッチに対応して設けられているスイッチタイマの値を＋１する。
【０２８９】
次に、ＣＰＵ５６は、乱数回路設定処理において所定の最終値までカウント値が更新されたときに初期値を更新する旨の設定がされてるか（ステップＳ１５７参照）を確認し、乱数回路５０３のカウンタ５２１に入力する初期値を更新する処理を行う（初期値更新処理：ステップＳ２２）。また、ＣＰＵ５６は、表示用乱数を生成するためのカウンタのカウント値を更新する処理を行う（表示用乱数更新処理：ステップＳ２３）。
【０２９０】
初期値更新処理および表示用乱数更新処理を行うと、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１が出力するカウント値の順列をカウント値順列変更回路５２３に変更させるカウント値順列変更処理を行う（ステップＳ２４）。この実施の形態では、乱数回路設定処理のステップＳ１５８でカウント値順列変更フラグがセットされているか否かによって、カウント値順列変更処理を実行するか否かが決定されている。そして、ＣＰＵ５６は、カウント値順列変更フラグがセットされていることにもとづいて、カウント値順列変更処理を実行する。
【０２９１】
さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理を選び出して実行する。そして、特別図柄プロセスフラグの値を、遊技状態に応じて各処理中に更新する。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、普通図柄表示器１０の表示状態を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理を選び出して実行される。そして、普通図柄プロセスフラグの値を、遊技状態に応じて各処理中に更新する。
【０２９２】
次いで、ＣＰＵ５６は、特別図柄の変動に同期する飾り図柄に関する演出制御コマンドをＲＡＭ５５の所定の領域に設定して演出制御コマンドを送出する処理を行う（飾り図柄コマンド制御処理：ステップＳ２７）。なお、飾り図柄の変動が特別図柄の変動に同期するとは、変動時間（可変表示期間）が同じであることを意味する。
【０２９３】
さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２８）。
【０２９４】
また、ＣＰＵ５６は、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等の検出信号にもとづく賞球個数の設定などを行う賞球処理を実行する（ステップＳ２９）。具体的には、入賞口スイッチ２９ａ，３０ａ，３３ａ，３９ａ等がオンしたことにもとづく入賞検出に応じて、払出制御基板３７に賞球個数を示す賞球個数信号等の払出指令コマンドを出力する。払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７０は、賞球個数を示す賞球個数信号の受信に応じて球払出装置９７を駆動する。
【０２９５】
そして、ＣＰＵ５６は、保留記憶数の増減をチェックする記憶処理を実行する（ステップＳ３０）。また、遊技機の制御状態を遊技機外部で確認できるようにするための試験信号を出力する処理である試験端子処理を実行する（ステップＳ３１）。また、この実施の形態では、出力ポートの出力状態に対応したＲＡＭ領域（出力ポートバッファ）が設けられているのであるが、ＣＰＵ５６は、ソレノイドに関する出力ポートのＲＡＭ領域におけるソレノイドに関する内容を出力ポートに出力する（ステップＳ３２：ソレノイド出力処理）。その後、遊技制御用マイクロコンピュータ５６０は、割込許可状態に設定し（ステップＳ３３）、処理を終了する。
【０２９６】
以上の制御によって、この実施の形態では、遊技制御処理は定期的（例えば２ｍｓごと）に起動されることになる。なお、この実施の形態では、タイマ割込処理で遊技制御処理が実行されているが、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はフラグがセットされたことにもとづいてメイン処理において実行されるようにしてもよい。
【０２９７】
また、例えば、タイマ割込処理では遊技制御処理のうちスイッチ処理（ステップＳ２１参照）、飾り図柄コマンド制御処理（ステップＳ２７参照）、及び後述する割込回数カウント処理（ステップＳ３２１ａ，Ｓ３２２参照）のみを実行するようにし、遊技制御処理のうちの他の処理をメイン処理において実行するようにしてもよい。この場合、遊技制御用マイクロコンピュータのＣＰＵ５６は、メイン処理におけるステップＳ１７からステップＳ１９までのループ処理において、遊技制御処理のうち、ステップＳ２２からステップＳ２６（割込回数カウント処理を除く）、およびステップＳ２９からステップＳ３３（ステップＳ３１を除く）の処理を実行する。また、ＣＰＵ５６は、タイマ割込処理において、割込回数をカウントした（ステップＳ３２１ａ参照）あとに、タイマ割込処理の実行回数が所定回数（例えば、３回）に達したことを検出すると（ステップＳ３２２参照）、乱数回路５０３から乱数値を読み出す条件が成立したと判断し、乱数値の読み出し条件が成立した旨を示す乱数読出フラグをセットする。また、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、メイン処理において、特別プロセス処理（ステップＳ２５参照）における始動口スイッチ通過処理（ステップＳ３１２参照）の実行の際に、乱数読出フラグがセットされているか否かを判断し、乱数読出フラグがセットされていると判断すると、乱数回路５０３の乱数値記憶回路５３１に出力制御信号ＳＣを出力し（ステップＳ３２３参照）、乱数値記憶回路５３１から乱数値として記憶されているランダムＲの値を読み出す（ステップＳ３２４参照）。そして、ＣＰＵ５６は、メイン処理において、特別プロセス処理（ステップＳ２５参照）における特別図柄通常処理（ステップＳ３００参照）の実行の際に、読み出した乱数値にもとづいて大当りとするか否かを決定することになる。なお、ステップＳ２１〜Ｓ３２の処理（ステップＳ２８およびＳ３１を除く）が、遊技の進行を制御する遊技制御処理に相当する。
【０２９８】
また、ＣＰＵ５６は、タイマ割込処理を実行した回数をカウントする処理を実行する。この実施の形態では、ＣＰＵ５６は、タイマ割込処理を実行するごとに、タイマ割込処理を実行した回数を示す割込回数カウンタをカウントアップする。例えば、ＣＰＵ５６は、ステップＳ３２においてソレノイド出力処理を完了すると、タイマ割込処理を実行した回数を示す割込回数カウンタの値を１加算する。
【０２９９】
次に、タイマ割込処理における初期値更新処理（ステップＳ２２）について説明する。図４７は、初期値更新処理を示すフローチャートである。初期値更新処理において、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１が出力するカウント値Ｃを最終値まで更新した旨を示す通知信号の状態を確認する（ステップＳ２２０）。通知信号がオン状態になっていることを検出した場合には、ＣＰＵ５６は、初期値更新フラグがセットされているか否かを確認する（ステップＳ２２１）。すなわち、ＣＰＵ５６は、乱数回路設定処理において、所定の最終値までカウント値が更新されたときに初期値を更新する旨の設定がなされたか否か（ステップＳ１５７参照）を確認する。
【０３００】
初期値更新フラグがセットされている場合、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１が所定の最終値までカウント値を更新したときに、カウンタ５２１に入力する初期値を更新すると判断する。また、初期値更新フラグがセットされている場合、ＣＰＵ５６は、初期値変更フラグがセットされているか否かを確認する（ステップＳ２２２）。すなわち、ＣＰＵ５６は、カウント値の初期値が現在変更されているか否か（すなわち、遊技制御用マイクロコンピュータ５６０のＩＤナンバにもとづく値に変更されているか否か）を判断する。
【０３０１】
初期値変更フラグがセットされている（すなわち、遊技制御用マイクロコンピュータ５６０のＩＤナンバにもとづく値に初期値が現在変更されている）場合、ＣＰＵ５６は、カウンタ５２１に入力する初期値を、遊技制御用マイクロコンピュータ５６０のＩＤナンバにもとづく値から元の値（例えば、「１」）にもどす（ステップＳ２２３）。そして、ＣＰＵ５６は、初期値変更フラグをリセットし（ステップＳ２２４）、初期値更新処理を終了する。
【０３０２】
初期値変更フラグがセットされていない（すなわち、初期値が現在変更されていない）場合、ＣＰＵ５６は、カウンタ５２１に入力する初期値を、遊技制御用マイクロコンピュータ５６０のＩＤナンバにもとづく値に変更する（ステップＳ２２５）。この場合、例えば、遊技制御用マイクロコンピュータ５６０のＩＤナンバが「１００」であるとすると、カウンタ５２１に入力する初期値を、ＩＤナンバ「１００」に所定値「１００」を加算して求めた演算値「２００」に変更する。また、例えば、カウンタ５２１に入力する初期値を、ＩＤナンバ「１００」に所定値「５０」を減算して求めた演算値「５０」に変更する。そして、ＣＰＵ５６は、初期値変更フラグをセットし（ステップＳ２２６）、初期値更新処理を終了する。
【０３０３】
なお、１２ビット乱数回路５０３ａおよび１６ビット乱数回路５０３ｂの両方を設定した場合、ステップＳ２２５において、ＣＰＵ５６は、一方の乱数回路（例えば、１２ビット乱数回路５０３ａ）から読み込んだ乱数を所定値としてＩＤナンバに加算して、カウンタ５２１に入力する初期値を求めてもよい。そして、ＣＰＵ５６は、他の一方（例えば、１６ビット乱数回路５０３ｂ）から読み込んだ乱数を、大当り判定用の乱数として用いてもよい。
【０３０４】
また、ＣＰＵ５６は、ステップＳ２２５においてカウンタ５２１に入力する初期値を更新する際、乱数回路５０３の比較器５２２の乱数最大値設定レジスタ５３５の値を確認し、ＩＤナンバにもとづいて設定された値が乱数最大値以上であるか否かを判断する。そして、ＩＤナンバにもとづいて設定された値が乱数最大値以上であると判断すると、ＣＰＵ５６は、カウンタ５２１に入力する初期値を所定値のまま更新しない（例えば、所定値「０」のまま更新しない）。そのようにすることによって、カウント値の初期値が乱数最大値以上の値に設定されてしまう事態を防止することができる。
【０３０５】
なお、ステップＳ２２０において通知信号がオフ状態であると判断した場合、およびステップＳ２２１において初期値更新フラグがセットされていないと判断した場合、ＣＰＵ５６は、カウンタ５２１に入力する初期値を更新することなく、そのまま初期値更新処理を終了し、ステップＳ２３に移行する。
【０３０６】
次に、タイマ割込処理におけるカウント値順列変更処理（ステップＳ２４）について説明する。図４８は、カウント値順列変更処理を示すフローチャートである。ＣＰＵ５６は、カウント値順列変更プログラム５５４に従って処理を実行することによって、カウント値順列変更処理を行う。カウント値順列変更処理において、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１が出力するカウント値Ｃを最終値まで更新した旨を示す通知信号の状態を確認する（ステップＳ２４１）。通知信号がオン状態になっていることを検出した場合には、ＣＰＵ５６は、カウント値順列変更フラグがセットされているか否かを確認する（ステップＳ２４２）。すなわち、ＣＰＵ５６は、乱数回路設定処理において、所定の最終値までカウント値が更新されたときにカウンタ５２１が更新するカウント値の順列を変更する旨の設定がなされたか否か（ステップＳ１５８参照）を確認する。
【０３０７】
カウント値順列変更フラグがセットされている場合、ＣＰＵ５６は、乱数回路５０３のカウンタ５２１が所定の最終値までカウント値を更新したときに、カウンタ５２１が更新するカウント値の順列を変更すると判断する。そして、遊技制御用マイクロコンピュータ５６０は、カウント値順列変更レジスタ５３６にカウント値順列変更データ「０１ｈ」を書き込む（ステップＳ２４３）。すなわち、ＣＰＵ５６は、カウント値順列変更データ「０１ｈ」を書き込むことによって、乱数値記憶回路５３１に入力されるカウント値Ｃの順列をカウント値順列変更回路５２３に変更させる。
【０３０８】
以上のように、カウント値順列変更処理において、乱数を所定の最終値まで更新したときに、カウンタ５２１が更新するカウント値の順列を変更するので、乱数回路５０３が生成する乱数のランダム性をより向上させることができる。
【０３０９】
次に、メイン処理における特別図柄プロセス処理（ステップＳ２５）を説明する。図４９は、遊技制御用マイクロコンピュータ５６０が実行する特別図柄プロセス処理のプログラムの一例を示すフローチャートである。ＣＰＵ５６は、特別図柄プロセス処理を行う際に、変動短縮タイマ減算処理（ステップＳ３１０）を行い、遊技盤６に設けられている始動入賞口１４に遊技球が入賞したことを検出するための始動口スイッチ１４ａがオンしていたら、すなわち遊技球が始動入賞口１４に入賞する始動入賞が発生していたら（ステップＳ３１１）、始動口スイッチ通過処理（ステップＳ３１２）を行った後に、内部状態に応じて、ステップＳ３００〜Ｓ３０８のうちのいずれかの処理を行う。変動短縮タイマは、特別図柄の変動時間が短縮される場合に、変動時間を設定するためのタイマである。
【０３１０】
特別図柄通常処理（ステップＳ３００）：特別図柄の可変表示を開始できる状態（例えば、特別図柄表示器８において図柄の変動がなされていず、特別図柄表示器８における前回の図柄変動が終了してから所定期間が経過し、かつ、大当り遊技中でもない状態）になるのを待つ。特別図柄の可変表示が開始できる状態になると、特別図柄についての始動入賞記憶数を確認する。始動入賞記憶数が０でなければ、乱数回路５０３が発生するランダムＲにもとづいて、特別図柄の可変表示の結果を大当りとするか否か決定する。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０１に移行するように更新する。
【０３１１】
特別図柄停止図柄設定処理（ステップＳ３０１）：特別図柄の可変表示後の停止図柄を決定する。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０２に移行するように更新する。
【０３１２】
変動時間設定処理（ステップＳ３０２）：変動パターンを決定し、その変動パターンにおける変動時間（可変表示時間：可変表示を開始してから表示結果が導出表示（停止表示）するまでの時間）を特別図柄の可変表示の変動時間とすることに決定する。また、決定した特別図柄の変動時間を計測する変動時間タイマをスタートさせる。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０３に移行するように更新する。
【０３１３】
特別図柄変動処理（ステップＳ３０３）：所定時間（ステップＳ３０２の変動時間タイマで示された時間）が経過すると、内部状態（特別図柄プロセスフラグ）をステップＳ３０４に移行するように更新する。
【０３１４】
特別図柄停止処理（ステップＳ３０４）：演出制御基板８０に対して、飾り図柄の停止を指示するための飾り図柄停止コマンドを送信する。また、特別図柄表示器８における特別図柄を停止させる。そして、特別図柄の停止図柄が大当り図柄である場合には、内部状態（特別図柄プロセスフラグ）をステップＳ３０５に移行するように更新する。そうでない場合には、内部状態をステップＳ３００に移行するように更新する。なお、飾り図柄停止コマンドを送信しない構成としてもよい。この場合、演出制御基板８０は、主基板３１からの変動パターンコマンドにもとづいて変動時間タイマに変動時間を設定するとともに、その変動時間タイマを更新していくことで飾り図柄の変動時間を独自に監視し、その変動時間が経過したと判定したときに飾り図柄を停止する処理を行うようにすればよい。
【０３１５】
大入賞口開放前処理（ステップＳ３０５）：大入賞口を開放する制御を開始する。具体的には、カウンタ（例えば大入賞口に入った遊技球数をカウントするカウンタ）やフラグ（入賞口への入賞を検出する際に用いられるフラグ）を初期化するとともに、ソレノイド２１を駆動して大入賞口を開放する。また、プロセスタイマによって大入賞口開放中処理の実行時間を設定し、大当り中フラグをセットする。そして、内部状態（特別図柄プロセスフラグ）をステップＳ３０６に移行するように更新する。
【０３１６】
大入賞口開放中処理（ステップＳ３０６）：大入賞口ラウンド表示の演出制御コマンドを演出制御基板８０に送出する制御や大入賞口の閉成条件（例えば、大入賞口に所定個数（例えば１０個）の遊技球が入賞したこと）の成立を確認する処理等を行う。大入賞口の閉成条件が成立したら、内部状態をステップＳ３０７に移行するように更新する。
【０３１７】
特定領域有効時間処理（ステップＳ３０７）：Ｖ入賞スイッチ２２の通過の有無を監視して、大当り遊技状態継続条件の成立を確認する処理を行う。大当り遊技状態継続の条件が成立し、かつ、まだ残りラウンドがある場合には、内部状態をステップＳ３０５に移行するように更新する。また、所定の有効時間内に大当り遊技状態継続条件が成立しなかった場合、または、全てのラウンドを終えた場合には、内部状態をステップＳ３０８に移行するように更新する。
【０３１８】
大当り終了処理（ステップＳ３０８）：大当り遊技状態が終了したことを遊技者に報知する表示制御を演出制御手段に行わせるための制御を行う。そして、内部状態をステップＳ３００に移行するように更新する。
【０３１９】
図５０は、始動口スイッチ通過処理（ステップＳ３１２）を示すフローチャートである。始動口スイッチ通過処理において、ＣＰＵ５６は、始動入賞カウンタが示す始動入賞記憶数（または特図保留メモリ５７０が記憶している始動入賞記憶数）が最大値である４に達しているかどうか確認する（ステップＳ３２１）。始動入賞記憶数が４に達していなければ、ＣＰＵ５６は、割込実行回数カウンタに示されるタイマ割込処理の実行回数が所定回数（例えば、３回）に達しているか否かを確認する（ステップＳ３２２）。なお、遊技球が始動入賞口１４に入賞したことを検出すると、ＣＰＵ５６は、割込実行回数カウンタをリセットする。そして、ＣＰＵ５６は、遊技球が始動入賞口１４に入賞したあと、割込実行回数カウンタが所定回数に達しているか否かを確認する。
【０３２０】
ステップＳ３２２において所定回数としてあらかじめ設定される値は、以下のように定められる。前述のように、乱数回路５０３のタイマ回路５３４は、始動口スイッチ１４ａから入賞検出信号ＳＳが継続して入力されている時間を計測し、計測時間が所定期間になったことを検出すると、乱数値取り込みデータ「０１ｈ」を書き込む。この実施の形態では、タイマ回路５３４が計測する所定期間（例えば、３ｍｓ）が、所定回数のタイマ割込処理が実行される期間（例えば、２ｍｓごとのタイマ割込処理を３回実行する場合は６ｍｓ）よりも短くなるように、ステップＳ３２２において用いる所定回数（例えば、３回）が設定される。そのように設定することによって、乱数を読み出してから、乱数値記憶回路５３１に記憶される乱数の値が更新される前に再び乱数を読み出してしまうことを防止することができ、前回乱数値記憶回路５３１から読み出した乱数と同じ値の乱数を再び読み出してしまうことを防止することができる。
【０３２１】
タイマ割込処理の実行回数が所定回数に達している場合、ＣＰＵ５６は、特定した乱数回路５０３の乱数値記憶回路５３１に出力制御信号ＳＣを出力し、乱数値記憶回路５３１を読出可能（イネイブル）状態に制御する（ステップＳ３２３）。
【０３２２】
ＣＰＵ５６は、乱数回路５０３の乱数値記憶回路５３１から、乱数値として記憶されているランダムＲの値を読み出す（ステップＳ３２４）。また、ＣＰＵ５６は、読み出したランダムＲの値を、例えばＲＡＭ５５に設けられた所定のバッファ領域に格納する（ステップＳ３２５）。また、ＣＰＵ５６は、ランダムＲの値をバッファ領域に格納すると、乱数値記憶回路５３１への出力制御信号ＳＣの出力を停止し、乱数値記憶回路５３１を読出不能（ディスエーブル）状態に制御する（ステップＳ３２６）。また、ＣＰＵ５６は、割込実行回数カウンタをリセットする（ステップＳ３２７）。そして、ＣＰＵ５６は、所定のバッファ領域に格納したランダムＲの値を特図保留メモリ５７０の空エントリの先頭にセットし（ステップＳ３２８）、始動入賞カウンタのカウント数を１加算することで始動入賞記憶数を１増やす（ステップＳ３２９）。
【０３２３】
ステップＳ３２１において始動入賞記憶するが最大値である４に達している場合、およびステップＳ３２２においてタイマ割込処理の実行回数が所定回数に達してない場合、そのまま始動口スイッチ通過処理を終了する。
【０３２４】
以上のように、始動口スイッチ通過処理において、乱数値記憶回路５３１からランダムＲを読み出すにあたって、タイマ割込処理が所定回数実行されたこと（すなわち、タイマ割込処理が所定回数実行される間継続して入賞検出信号ＳＳが入力されたこと）を条件に、乱数値記憶回路５３１から乱数を読み出す。そのため、乱数を読み出してから、乱数値記憶回路５３１に記憶される乱数の値が更新される前に再び乱数を読み出してしまうことを防止することができる。また、前回乱数値記憶回路５３１から読み出した乱数と同じ値の乱数を再び読み出してしまうことを防止することができる。
【０３２５】
次に、特別図柄プロセス処理における特別図柄通常処理（ステップＳ３００）について説明する。図５１は、大当り遊技が終了したときに実行される特別図柄通常処理を示すフローチャートである。特別図柄通常処理において、ＣＰＵ５６５６０は、特別図柄の変動を開始することができる状態（例えば特別図柄プロセスフラグの値がステップＳ３００を示す値となっている場合）には（ステップＳ３８０）、特図保留メモリ５７０から保留番号「１」に対応して格納されているランダムＲの値を読み出す（ステップＳ３８１）。この場合、ＣＰＵ５６は、始動入賞カウンタのカウント数を１減算することで保留記憶数を１減らし、且つ、特図保留メモリ５７０の第２〜第４エントリ（保留番号「２」〜「４」）に格納されたランダムＲの値を１エントリずつ上位にシフトする（ステップＳ３８２）。
【０３２６】
また、ＣＰＵ５６は、確変フラグがセットされているか否かを確認する（ステップＳ３８３）。すなわち、ＣＰＵ５６は、遊技状態が確変状態に制御されているか否かを確認する。確変フラグがセットされていない場合、ＣＰＵ５６は、遊技状態が確変状態以外の通常状態であると判断し、特別図柄表示装置８の表示結果を大当り図柄とするか否かを判定するために用いるテーブルとして、通常時大当り判定テーブル５７１ａ（図３７（Ａ）参照）を設定する（ステップＳ３８４）。また、確変フラグがセットされている場合、ＣＰＵ５６は、遊技状態が確変状態であると判断し、特別図柄表示装置８の表示結果を大当り図柄とするか否かを判定するために用いるテーブルとして、確変時大当り判定テーブル５７１ｂ（図３７（Ｂ）参照）を設定する（ステップＳ３８５）。
【０３２７】
ＣＰＵ５６は、始動口スイッチ通過処理において所定のバッファ領域に格納したランダムＲの値にもとづいて、特別図柄表示装置８の表示結果を大当り図柄とするか否かを判定する（ステップＳ３８６）。この場合、ＣＰＵ５６は、ステップＳ３８４で設定した通常時大当り判定テーブル５７１ａまたはステップＳ３８５で設定した確変時大当り判定テーブル５７１ｂを用いて、大当りとするか否かを判定する。
【０３２８】
特別図柄表示装置８の表示結果を大当り図柄とすると決定すると、ＣＰＵ５６は、大当り状態であることを示す大当りフラグをオン状態にする（ステップＳ３８７）。また、特別図柄表示装置８の表示結果を大当り図柄としないと決定すると、遊技制御用マイクロコンピュータ５６０は、大当りフラグをオフ状態にする（ステップＳ３８８）。そして、ＣＰＵ５６は、特別図柄プロセスフラグの値を特別図柄停止図柄設定処理に対応した値に更新する（ステップＳ３８９）。
【０３２９】
次に、主基板３１と払出制御基板３７との間で送受信される払出制御信号および払出制御コマンドについて説明する。図５２は、遊技制御用マイクロコンピュータ５６０から払出制御用マイクロコンピュータ３７０に対して出力される制御信号の内容の一例を示す説明図である。この実施の形態では、払出制御等に関する各種の制御を行うために、主基板３１と払出制御基板３７との間で制御信号として接続確認信号が送受信される。図５２に示すように、接続確認信号は、主基板３１の立ち上がり時（リセット信号がハイレベルになって遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が遊技制御処理を開始するとき）に出力され、払出制御基板３７に対して主基板３１が立ち上がったことを通知するための信号（主基板３１の接続確認信号）である。また、接続確認信号は、賞球払出が可能な状態であることを示す。
【０３３０】
また、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル通信回路５０５と、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路との間で、各種払出制御コマンドが送受信される。図５３は、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０との間で送受信される制御コマンドの内容の一例を示す説明図である。この実施の形態では、払出制御等に関する各種の制御を行うために、主基板３１と払出制御基板３７との間で各種制御コマンドが送受信される。
【０３３１】
賞球個数信号は、払出要求を行う遊技球の個数（０〜１５個）を指定するために出力されるコマンドである。この実施の形態では、始動口スイッチ１４ａで遊技球が検出されると４個の賞球払出を行い、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａのいずれかで遊技球が検出されると７個の賞球払出を行い、カウントスイッチ２３で遊技球が検出されると１５個の賞球払出を行う。よって、始動口スイッチ１４ａで遊技球が検出された場合、賞球数４個を通知するための賞球個数信号「０４」が送信され、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａのいずれかで遊技球が検出された場合、賞球数７個を通知するための賞球個数信号「０７」が送信され、カウントスイッチ２３で遊技球が検出された場合、賞球数１５個を通知するための賞球個数信号「０Ｆ」が送信される。
【０３３２】
賞球ＡＣＫコマンド「Ｄ２」は、払出制御手段が賞球個数信号を受信したことを遊技制御手段に通知するためのコマンドである。賞球ＡＣＫコマンドは、賞球個数信号を受信したことを示す受信確認信号に相当する。
【０３３３】
図５４は、図５２に示す制御信号および図５３に示す制御コマンドの送受信に用いられる信号線等を示すブロック図である。なお、図５４には、電源断信号も示されている。図５４に示すように、接続確認信号は、遊技制御用マイクロコンピュータ５６０によって出力回路６７を介して出力され、入力回路３７３Ａを介して払出制御用マイクロコンピュータ３７０（具体的にはＣＰＵ５６）に入力される。また、電源断信号は、出力回路３７３Ｂを介して出力され、入力回路６８を介して遊技制御用マイクロコンピュータ５６０に（具体的にはＣＰＵ５６）入力される。また、賞球個数信号は、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル回路５０５から出力され、払出制御用マイクロコンピュータ３７０が内蔵するシリアル回路に入力される。また、賞球ＡＣＫコマンドは、払出制御用マイクロコンピュータ３７０が内蔵するシリアル回路から出力され、遊技制御用マイクロコンピュータ５６０が内蔵するシリアル回路５０５に入力される。
【０３３４】
接続確認信号および電源断信号は、それぞれ１ビットのデータであり、１本の信号線によって送信される。また、主基板３１と払出制御基板３７との間で、遊技制御用マイクロコンピュータ５６０への電源断信号の信号線と、払出制御に関わる制御信号（接続確認信号）の信号線とをまとめて配線することができる。よって、遊技機において、遊技制御用マイクロコンピュータ５６０への電源断信号に関する配線スペースを節減することができる。
【０３３５】
図５５は、払出制御信号および払出制御コマンドの出力の仕方の一例を示すタイミング図である。図５５に示すように、入賞検出スイッチが遊技球の入賞を検出すると、遊技制御手段（遊技制御用マイクロコンピュータ５６０）は、入賞に応じて払い出される賞球数に応じた賞球個数信号を払出制御手段（払出制御用マイクロコンピュータ３７０）に送信する。なお、具体的には、遊技制御用マイクロコンピュータ５６０は、遊技球が遊技機に設けられている入賞領域に入賞したことを入賞検出スイッチの検出信号によって検知すると、あらかじめ決められた賞球数をバックアップＲＡＭに形成されている総賞球数格納バッファの内容に加算する。そして、総賞球数格納バッファの内容が０でない値になったら、入賞に応じて払い出される賞球数に応じた賞球個数信号を払出制御用マイクロコンピュータ３７０に送信する。
【０３３６】
また、この実施の形態では、始動口スイッチ１４ａで遊技球が検出されると４個の賞球払出を行い、入賞口スイッチ３３ａ，３９ａ，２９ａ，３０ａのいずれかで遊技球が検出されると７個の賞球払出を行い、カウントスイッチ２３で遊技球が検出されると１５個の賞球払出を行う。具体的には、遊技制御用マイクロコンピュータ５６０は、払い出される賞球数に応じて、賞球数が４個の場合には賞球数が４個であることを示す賞球個数信号「０４」を送信し、賞球数が７個の場合には賞球数が７個であることを示す賞球個数信号「０７」を送信し、賞球数が１５個の場合には賞球数が１５個であることを示す賞球個数信号「０Ｆ」を送信する。
【０３３７】
賞球個数信号の送信を完了すると、遊技制御用マイクロコンピュータ５６０のシリアル通信回路５０５は、図５５に示すように、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６に対して送信時割り込み要求を行う。送信時割込要求によって、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、賞球個数信号の送信を完了した状態となったことを認識し、払出制御用マイクロコンピュータからの受信確認信号の待ち状態となる。
【０３３８】
払出制御用マイクロコンピュータ３７０は、賞球個数信号の受信を確認すると、受信した賞球個数信号に示される賞球数を、払出制御用マイクロコンピュータ３７０の賞球未払出個数カウンタに格納する。そして、払出制御用マイクロコンピュータ３７０は、賞球ＡＣＫコマンド「Ｄ２」を、遊技制御用マイクロコンピュータ５６０に送信する。なお、払出制御用マイクロコンピュータ３７０は、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３７５からの受信時割り込み要求にもとづく割込処理において賞球数を受信カウンタに格納するようにしてもよい。この場合、払出制御用マイクロコンピュータ３７０が内蔵するシリアル通信回路３７５は、賞球個数コマンドを受信すると、払出制御用マイクロコンピュータ３７０のＣＰＵに受信時割り込み要求を行う。そして、払出制御用マイクロコンピュータ３７０のＣＰＵは、シリアル通信回路３７５からの割り込み要求に応じて割込処理を実行することによって、賞球数を受信バッファに格納する。
【０３３９】
賞球ＡＣＫコマンドを受信し、受信データレジスタ７１１に賞球ＡＣＫコマンドが格納された状態となると、遊技制御用マイクロコンピュータ５６０のシリアル通信回路５０５は、図５５に示すように、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６に対して受信時割り込み要求を行う。
受信時割込要求による割込処理を実行することによって、ＣＰＵ５６は、シリアル通信回路５０５がデータを受信したことを認識し、後述する賞球ＡＣＫ待ち処理において受信データレジスタ７１１から賞球ＡＣＫコマンドを読み込む。
【０３４０】
図５６は、ステップＳ２９の賞球処理の一例を示すフローチャートである。賞球処理において、ＣＰＵ５６は、賞球個数加算処理（ステップＳ１２０１）と賞球制御処理（ステップＳ１２０２）とを実行する。そして、ＲＡＭ５５に形成されるポートバッファの内容を出力ポートに出力する（ステップＳ１２０３）。なお、ポートバッファの内容は、賞球制御処理において更新される。
【０３４１】
ＣＰＵ５６は、メイン処理におけるステップＳ１７からステップＳ１９までのループ処理において、割り込み許可状態である間にシリアル通信回路５０５からの割り込み要求があると、シリアル通信回路５０５が割り込み要求を行った割り込み原因に応じた割り込み処理を実行する。図５７は、シリアル通信回路５０５が割り込み要求に対して行う割り込み処理の一例を示すフローチャートである。図５７（ａ）は、シリアル通信回路５０５が通信エラーを割り込み原因として割り込み要求を行った場合に、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が実行する通信エラー割込処理である。図５７（ｂ）は、シリアル通信回路５０５が受信データを受信したことを割り込み原因として割り込み要求を行った場合に、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が実行する受信時割込処理である。図５７（ｃ）は、シリアル通信回路５０５が送信データの送信を完了したことを割り込み原因として割り込み要求を行った場合に、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が実行する送信時割込処理である。
【０３４２】
ＣＰＵ５６は、いずれかの割込処理を優先して実行する旨が初期設定されているか否かを判断する。例えば、ＣＰＵ５６は、いずれかの割込処理を優先して実行する旨のフラグがセットされているか否かを判断する。この実施の形態では、ＣＰＵ５６は、受信時割込優先実行フラグがセットされていることにもとづいて、シリアル通信回路５０５で通信エラーが発生したことを割込原因とする割込処理を優先して実行する。
【０３４３】
シリアル通信回路５０５から割り込み要求があると、ＣＰＵ５６は、シリアル通信回路５０５のステータスレジスタＡ７０５の各ビットを確認し、割り込み原因を特定する。この場合、ＣＰＵ５６は、いずれの割込処理を優先して実行する旨が初期設定されているか否かを判断する。例えば、ＣＰＵ５６は、いずれかの割込処理を優先して実行する旨が初期設定されているか否かを判断する。この実施の形態では、ＣＰＵ５６は、通信エラー時割込優先実行フラグがセットされていることにもとづいて、シリアル通信回路５０５で通信エラーが発生したことを割込原因とする割込処理を優先して実行する。
【０３４４】
ＣＰＵ５６は、通信エラー時割込優先実行フラグがセットされていることにもとづいて、ステータスレジスタＡ７０５のビット０〜ビット３を優先的に確認し、割り込み原因を特定する。すなわち、ＣＰＵ５６は、シリアル通信回路５０５で通信エラー（オーバーラン、ノイズエラー、フレーミングエラーまたはパリティエラー）が発生したことを割り込み原因として割り込み要求したか否かを、他の割り込み原因（受信データの受信または送信データの送信完了）に優先して判断する。ステータスレジスタＡ７０５のビット０〜ビット３のうちいずれか１つまたは複数のビットが「１」であると判断すると、ＣＰＵ５６は、割り込み原因がシリアル通信回路５０５で通信エラーが発生したことであると特定する。
【０３４５】
割り込み原因がシリアル通信回路５０５で通信エラーが発生したことであると特定すると、ＣＰＵ５６は、図５７（ａ）に示す通信エラー割込処理を他の割込処理（図５７（ｂ）および図５７（ｃ）に示す割込処理）に優先して実行する。この場合、ＣＰＵ５６は、シリアル通信回路５０５で通信エラーが発生していることを示す通信エラーフラグをセットする（ステップＳ４１）。
【０３４６】
なお、通信エラーを検出すると、ＣＰＵ５６は、演出制御手段に、シリアル通信回路５０５で通信エラーが発生したことを通知するために、通信エラー発生表示指定の演出制御コマンド（通信エラー表示コマンド）を送信する処理を行う。演出制御用ＣＰＵは、通信エラー表示コマンドを受信すると、音、表示、発光体などを用いた演出を行い、通信エラーが発生している旨の報知を行う。
【０３４７】
割り込み原因がシリアル通信回路５０５で通信エラーが発生したことでなかった場合、ＣＰＵ５６は、ステータスレジスタＡのビット５を確認する。すなわち、ＣＰＵ５６は、シリアル通信回路５０５が受信データを受信したことが割込原因であるか否かを判断する。ステータスレジスタＡのビット５が「１」であると判断すると、ＣＰＵ５６は、割り込み原因がシリアル通信回路５０５が受信データを受信したことであると特定する。
【０３４８】
割り込み原因がシリアル通信回路５０５が受信データを受信したことであると特定すると、ＣＰＵ５６は、図５７（ｂ）に示す受信時割込処理を実行する。この場合、ＣＰＵ５６は、シリアル通信回路５０５が受信データを受信していることを示す受信時割込フラグをセットする（ステップＳ４２）。
【０３４９】
また、割り込み原因がシリアル通信回路５０５で通信エラーが発生したことでなかった場合、ＣＰＵ５６は、ステータスレジスタＡのビット６を確認する。すなわち、ＣＰＵ５６は、シリアル通信回路５０５が送信データの送信を完了したことが割込原因であるか否かを判断する。ステータスレジスタＡのビット６が「１」であると判断すると、ＣＰＵ５６は、割り込み原因がシリアル通信回路５０５が送信データの送信を完了したことであると特定する。
【０３５０】
割り込み原因がシリアル通信回路５０５が送信データの送信を完了したことであると特定すると、ＣＰＵ５６は、図５７（ｃ）に示す送信時割込処理を実行する。この場合、ＣＰＵ５６は、シリアル通信回路５０５が送信データの送信を完了していることを示す送信時割込フラグをセットする（ステップＳ４３）。
【０３５１】
賞球個数加算処理では、図５８に示す賞球個数テーブルが使用される。賞球個数テーブルは、ＲＯＭ５４に設定されている。賞球個数テーブルの先頭アドレスには処理数（この例では「６」）が設定され、その後に、スイッチオンバッファの下位アドレス、入賞により賞球を払い出すことになる入賞口の各スイッチについてのスイッチ入力ビット判定値、賞球数が、入賞口の各スイッチのそれぞれに対応して順次設定されている。なお、スイッチ入力ビット判定値は、入力ポートにおける各スイッチの検出信号が入力されるビットに対応した値である。また、スイッチオンバッファの上位アドレスは固定的な値（例えば７Ｆ（Ｈ））である。また、賞球個数テーブルにおいて、６つのスイッチオンバッファの下位アドレスのそれぞれには、同じデータが設定されている。なお、この実施の形態では、ＲＯＭ５４およびＲＡＭ５５のアドレスは１６ビットで指定される。
【０３５２】
図５９は、賞球個数加算処理を示すフローチャートである。賞球個数加算処理において、ＣＰＵ５６は、賞球個数テーブルの先頭アドレスをポインタにセットする（ステップＳ１２１１）。そして、ポインタが指すアドレスのデータ（この場合には処理数）をロードする（ステップＳ１２１２）。次に、スイッチオンバッファの上位アドレス（８ビット）を２バイトのチェックポインタの上位１バイトにセットする（ステップＳ１２１３）。
【０３５３】
そして、ポインタの値を１増やし（ステップＳ１２１４）、ポインタが指す賞球個数テーブルのデータ（この場合にはスイッチオンバッファの下位アドレス）をチェックポインタの下位１バイトにセットした後（ステップＳ１２１５）、ポインタの値を１増やす（ステップＳ１２１６）。次いで、チェックポインタが指すアドレスのデータ、すなわちスイッチオンバッファの内容をレジスタにロードし（ステップＳ１２１７）、ロードした内容と、ポインタが指す賞球個数テーブルのデータ（この場合にはスイッチ入力ビット判定値）との論理積をとる（ステップＳ１２１８）。この結果、スイッチオンバッファの内容がロードされたレジスタには、検査対象としているスイッチの検出信号に対応したビット以外の７ビットが０になる。そして、ポインタの値を１増やす（ステップＳ１２１９）。
【０３５４】
ステップＳ１２１８における演算結果が０でなれば、すなわち、検査対象のスイッチの検出信号がオン状態であれば、ポインタが指す賞球個数テーブルのデータ（この場合には賞球個数）を賞球加算値に設定し（ステップＳ１２２０，Ｓ１２２１）、賞球加算値を、ＲＡＭ５５に形成されている１６ビットの総賞球数格納バッファの内容に加算する（ステップＳ１２２２）。加算の結果、桁上げが発生した場合には、総賞球数格納バッファの内容を６５５３５（＝ＦＦＦＦ（Ｈ））に設定する（ステップＳ１２２３，１２２４）。
【０３５５】
ステップＳ１２２５では処理数を１減らし、処理数が０であれば処理を終了し、処理数が０でなければステップＳ１２１４に戻る（ステップＳ１２２６）。また、ステップＳ１２２０において、ステップＳ１２１８における演算結果が０であること、すなわち、検査対象のスイッチの検出信号がオフ状態であることを確認したら、ステップＳ１２２５に移行する。
【０３５６】
図６０は、ステップＳ１２０２の賞球制御処理を示すフローチャートである。賞球制御処理では、ＣＰＵ５６は、ステップＳ１２３０の賞球異常検出処理を実行した後、賞球プロセスコードの値に応じて、ステップＳ１２３１〜Ｓ１２３５のいずれかの処理を実行する。
【０３５７】
図６１は、賞球プロセスコードの値が０の場合に実行される賞球送信待ち処理（ステップＳ１２３１）を示すフローチャートである。ＣＰＵ５６は、賞球送信待ち処理において、通信エラーフラグがセットされているか否か確認する（ステップＳ１２４１）。すなわち、ＣＰＵ５６は、まず、シリアル通信回路５０５で通信エラーが発生しているか否かを確認する。通信エラーフラグがセットされている場合、遊技制御用マイクロコンピュータ５６０は、そのまま処理を終了する。すなわち、シリアル通信回路５０５で通信エラーが発生している状態であるので、ＣＰＵ５６は、払出制御基板３７との通信を禁止するように制御する。
【０３５８】
通信エラーフラグがセットされていなければ、ＣＰＵ５６は、総賞球数格納バッファの内容を確認する（ステップＳ１２４２）。その値が０であれば処理を終了し、０でなければ、賞球プロセスコードの値を１にした後（ステップＳ１２４３）、処理を終了する。
【０３５９】
図６２は、賞球プロセスコードの値が１の場合に実行される賞球個数信号送信処理（ステップＳ１２３２）を示すフローチャートである。ＣＰＵ５６は、賞球送信処理において、通信エラーフラグがセットされているか否か確認する（ステップＳ１２５１）。すなわち、ＣＰＵ５６は、まず、シリアル通信回路５０５で通信エラーが発生しているか否かを確認する。通信エラーフラグがセットされている場合、ＣＰＵ５６は、そのまま処理を終了する。すなわち、シリアル通信回路５０５で通信エラーが発生している状態であるので、ＣＰＵ５６は、払出制御基板３７との通信を禁止するように制御する。
【０３６０】
通信エラーフラグがセットされていなければ、ＣＰＵ５６は、総賞球数格納バッファの内容が賞球コマンド最大値（この例では「１５」）よりも小さいか否か確認する（ステップＳ１２５２）。総賞球数格納バッファの内容が賞球コマンド最大値以上であれば、賞球コマンド最大値を賞球個数バッファに設定する（ステップＳ１２５３）。また、総賞球数格納バッファの内容が賞球コマンド最大値よりも小さい場合には、総賞球数格納バッファの内容を賞球個数バッファに設定する（ステップＳ１２５４）。
【０３６１】
その後、ＣＰＵ５６は、賞球個数バッファの内容を賞球個数信号としてシリアル通信回路５０５の送信データレジスタ７１０に書き込み（ステップＳ１２５５）、賞球プロセスコードの値を２にした後（ステップＳ１２５６）、処理を終了する。この実施の形態では、賞球コマンド最大値は「１５」である。従って、最大で「１５」の払出数を指定する賞球個数信号が送信データレジスタ７１０に書き込まれる。その後、送信データレジスタ７１０に書き込まれた賞球個数信号は、送信用シフトレジスタ７１２に転送され、送信用シフトレジスタ７１２から払出制御用マイクロコンピュータ３７０に送信される。
【０３６２】
図６３は、賞球プロセスコードの値が２の場合に実行される賞球送信完了待ち処理（ステップＳ１２３３）を示すフローチャートである。ＣＰＵ５６は、賞球送信完了待ち処理において、通信エラーフラグがセットされているか否か確認する（ステップＳ１２６１）。すなわち、ＣＰＵ５６は、まず、シリアル通信回路５０５で通信エラーが発生しているか否かを確認する。通信エラーフラグがセットされている場合、ＣＰＵ５６は、そのまま処理を終了する。すなわち、シリアル通信回路５０５で通信エラーが発生している状態であるので、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、払出制御基板３７との通信を禁止するように制御する。
【０３６３】
通信エラーフラグがセットされていなければ、ＣＰＵ５６は、送信時割込フラグがセットされているか否かを確認する（ステップＳ１２６２）。送信時割込フラグがセットされていれば、ＣＰＵ５６は、ステップＳ１２６３の処理に移行する。また、送信時割込フラグがセットされていなければ、ＣＰＵ５６は、そのまま処理を終了する。すなわち、ＣＰＵ５６は、賞球個数信号送信処理において送信データレジスタ７１０に書き込んだ賞球個数信号の送信をシリアル通信回路５０５が既に完了したか否かを判断し、賞球個数信号の送信を完了したことを確認すると、ステップＳ１２６３以降の処理を実行する。
【０３６４】
送信時割込フラグがセットされていれば、ＣＰＵ５６は、送信時割込フラグをリセットする（ステップＳ１２６３）。そして、ＣＰＵ５６は、総賞球数格納バッファの内容から、賞球個数バッファの内容（払出制御手段に指令した賞球払出個数）を減算する（ステップＳ１２６４）。
【０３６５】
なお、ここでは、賞球個数信号の送信が完了したときに賞球個数バッファの内容を減算するが、払出制御用マイクロコンピュータ３７０から賞球ＡＣＫコマンドを受信したときに賞球個数バッファの内容を減算するようにしてもよい。すなわち、図６４に示すステップＳ１２７９の直前または直後に、賞球個数バッファの内容を減算するようにしてもよい。
【０３６６】
また、ＣＰＵ５６は、賞球タイマにＡＣＫ受信完了判定時間値をセットする（ステップＳ１２６６）。そして、賞球プロセスコードの値を３にして（ステップＳ１２６７）、処理を終了する。なお、ＡＣＫ受信完了判定時間値は、払出制御手段から賞球ＡＣＫコマンドを受信したか否かを監視するための時間値である。
【０３６７】
図６４は、賞球プロセスコードの値が３の場合に実行される賞球ＡＣＫ待ち処理（ステップＳ１２３４）を示すフローチャートである。ＣＰＵ５６は、賞球ＡＣＫ待ち処理において、通信エラーフラグがセットされているか否か確認する（ステップＳ１２７１）。すなわち、ＣＰＵ５６は、まず、シリアル通信回路５０５で通信エラーが発生しているか否かを確認する。通信エラーフラグがセットされている場合、ＣＰＵ５６は、そのまま処理を終了する。すなわち、シリアル通信回路５０５で通信エラーが発生している状態であるので、ＣＰＵ５６は、払出制御基板３７との通信を禁止するように制御する。
【０３６８】
通信エラーフラグがセットされていなければ、ＣＰＵ５６は、受信時割込フラグがセットされているか否かを確認する（ステップＳ１２７２）。すなわち、ＣＰＵ５６は、シリアル通信回路５０５が受信データを受信し、受信データレジスタ７１１にデータが格納されている状態になっているか否かを確認する。受信時割込フラグがセットされていれば、ＣＰＵ５６は、ステップＳ１２７３の処理に移行する。また、受信時割込フラグがセットされていなければ、ＣＰＵ５６は、ステップＳ１２７５の処理に移行する。
【０３６９】
受信時割込フラグがセットされていれば、ＣＰＵ５６は、シリアル通信回路５０５の受信データレジスタ７１１からデータを読み込む（ステップＳ１２７３）。また、ＣＰＵ５６は、読み込んだデータが賞球ＡＣＫコマンドであるか否か（コマンド「Ｄ２」であるか否か）を判断する（ステップＳ１２７４）。
【０３７０】
ステップＳ１２７２で受信時割込フラグがセットされていなかった場合、またはステップＳ１２７４で読み込んだデータが賞球ＡＣＫコマンドでなかった場合、ＣＰＵ５６は、まだ払出制御用マイクロコンピュータ３７０から賞球ＡＣＫコマンドを受信していない状態であると判断する。この場合、ＣＰＵ５６は、賞球タイマの値を１減らし（ステップＳ１２７５）、その値が０でなければ処理を終了する（ステップＳ１２７６）。賞球タイマの値が０になったら、払出制御用マイクロコンピュータ３７０が賞球ＡＣＫコマンドを送信しなかったと判断して、再送信フラグをセットし（ステップＳ１２７７）、賞球プロセスコードの値を４にして（ステップＳ１２７８）、処理を終了する。なお、賞球プロセスコードの値が４になると、賞球再送信処理（ステップＳ１２３５）が実行される状態になる。また、再送信フラグがセットされると、賞球異常検出処理（ステップＳ１２３０）において、払出異常報知開始コマンドが演出制御基板８０に対して送信される。
【０３７１】
ステップＳ１２７４において、受信データレジスタ７１１から読み込んだデータが賞球ＡＣＫコマンドであることを確認すると、ＣＰＵ５６は、受信時割込フラグをリセットして（ステップＳ１２７９）、賞球プロセスコードの値を０にする（ステップＳ１２８０）。また、通信が正常に完了したので、再送信フラグがセットされている場合には、再送信フラグをリセットする（ステップＳ１２８１，Ｓ１２８２）。
【０３７２】
以上の処理によって、遊技制御手段は、払出条件の成立にもとづいて払い出される賞球としての遊技球の総数を特定可能に総賞球数格納バッファに記憶する。また、遊技制御手段は、総賞球数格納バッファに記憶されている賞球数にもとづいて払出制御手段に対して所定数の賞球の払出数を指定する払出指令コマンド（賞球個数信号）を送信する。ここで、所定数は、総賞球数格納バッファに記憶されている賞球数が１５個以上であれば１５であり、１５個未満であれば、総賞球数格納バッファに記憶されている賞球数である。そして、賞球払出を指定する賞球個数信号を送信したときに、総賞球数格納バッファに記憶されている賞球数から賞球個数信号で指定した払出数を減算する減算処理を行う。なお、払出制御用マイクロコンピュータ３７０は、賞球個数信号を受信すると直ちに賞球ＡＣＫコマンドを送信するので、球払出装置９７からの賞球払出に関わりなく賞球個数信号に関する通信を完了でき、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、賞球個数信号で指定した払出数の賞球払出が完了する前に、連続的に次の賞球個数信号を送信することができる。
【０３７３】
なお、この実施の形態では、払出条件の成立にもとづいて払い出される景品遊技媒体の総数を特定可能に記憶する景品遊技媒体数記憶手段として、総数そのものを記憶する総賞球数格納バッファが例示されたが、景品遊技媒体の総数を特定可能に記憶する景品遊技媒体数記憶手段は、各入賞領域への入賞数を記憶したり、賞球数が同じである入賞領域毎の入賞数（例えば４個の賞球数に対応した入賞口１４、７個の賞球数に対応した入賞口３３，３９，２９，３０、１５個の賞球数に対応した大入賞口への入賞数であって、未だ賞球払出が終了していない入賞数）を記憶するものであってもよい。その場合には、入賞領域毎の賞球数に応じた数が設定された賞球個数信号が遊技制御用マイクロコンピュータ５６０から払出制御用マイクロコンピュータ３７０に送信される。さらには、賞球個数を示す賞球個数信号を送信するのではなく、入賞があったことまたは入賞数を示す払出指令コマンドを遊技制御用マイクロコンピュータ５６０から払出制御用マイクロコンピュータ３７０に送信するようにしてもよい。
【０３７４】
図６５は、賞球プロセスコードの値が４の場合に実行される賞球再送信処理（ステップＳ１２３５）を示すフローチャートである。ＣＰＵ５６は、賞球再送信処理において、通信エラーフラグがセットされているか否か確認する（ステップＳ１２９１）。すなわち、ＣＰＵ５６は、まず、シリアル通信回路５０５で通信エラーが発生しているか否かを確認する。通信エラーフラグがセットされている場合、ＣＰＵ５６は、そのまま処理を終了する。すなわち、シリアル通信回路５０５で通信エラーが発生している状態であるので、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、払出制御基板３７との通信を禁止するように制御する。
【０３７５】
通信エラーフラグがセットされていなければ、ＣＰＵ５６は、賞球個数バッファの内容を賞球個数信号としてシリアル通信回路５０５の送信データレジスタ７１０に再度書き込む（ステップＳ１２９２）。また、ＣＰＵ５６は、賞球タイマにＡＣＫ受信完了判定時間値を再びセットする（ステップＳ１２９３）。そして、賞球プロセスコードの値を３にして（ステップＳ１２９４）、処理を終了する。
【０３７６】
賞球プロセスコードの値が３に設定されることから、再度、賞球ＡＣＫ待ち処理が実行される。再度実行される賞球ＡＣＫ待ち処理において、再び賞球ＡＣＫコマンドを受信したことを検出できなかった場合には、具体的には、ステップＳ１２７６において賞球タイマがタイムアウトした場合には、再び賞球再送処理が実行されることになる。このように、ＣＰＵ５６は、払出数データを受信したことを示す受信確認信号としての賞球ＡＣＫコマンドが受信できない場合には、賞球ＡＣＫコマンドが受信できるまで、賞球個数信号の再送を繰り返す。
【０３７７】
図６６は、ステップＳ２３０の賞球異常検出処理を示すフローチャートである。賞球異常検出処理において、ＣＰＵ５６は、再送信フラグがリセット状態からセット状態になったことを検出すると、払出異常報知開始コマンドを演出制御コマンドとして演出制御基板８０に対して（具体的には演出制御用マイクロコンピュータ１００に対して）送信する制御を行う（ステップＳ１３０１，Ｓ１３０２）。なお、ＣＰＵ５６は、賞球再送信処理を実行してから払出異常報知開始コマンドを送信するのでなく、払出異常報知開始コマンドを演出制御基板８０に送信してから賞球再送信処理を実行するようにしてもよい。
【０３７８】
なお、演出制御用マイクロコンピュータ１００に演出制御コマンドを送信する際に、ＣＰＵ５６は、演出制御コマンドの種類に応じたコマンド送信テーブル（あらかじめＲＯＭ５４にコマンド毎に設定されている）のアドレスをポインタにセットする。そして、演出制御コマンドに応じたコマンド送信テーブルのアドレスをポインタにセットして、飾り図柄コマンド制御処理（ステップＳ２７）において演出制御コマンドを送信する。
【０３７９】
また、ＣＰＵ５６は、再送信フラグがセット状態からリセット状態になったことを検出する（従って、セット状態が継続している場合には最初にリセット状態になったときにのみ検出される。）と、払出異常報知終了コマンドを演出制御基板８０に対して（具体的には演出制御用マイクロコンピュータ１００に対して）送信する制御を行う（ステップＳ１３０３，Ｓ１３０４）。
【０３８０】
なお、この実施の形態では、ＣＰＵ５６は、再送信フラグがリセットされると、ステップＳ１３０４で払出異常報知終了コマンドを送信するが、送信しないように構成してもよい。その場合には、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）の負担が軽減される。また、その場合には、演出制御用マイクロコンピュータ１００が、例えば所定時間後に、独自に払出異常報知を終了するように構成される。
【０３８１】
次に、払出制御用マイクロコンピュータ３７０が各種コマンドを送受信する動作を説明する。図５４に示されたように、払出制御用マイクロコンピュータ３７０は、遊技制御用マイクロコンピュータ５６０と各種コマンドをシリアル通信するシリアル通信回路３７５（シリアル通信回路５０５と同じ構成）を内蔵している。払出制御用マイクロコンピュータ３７０は、シリアル通信回路３７５を用いて、遊技制御用マイクロコンピュータ５６０から図５３に示す賞球個数信号を受信する。また、賞球個数信号を受信すると、払出制御用マイクロコンピュータ３７０は、シリアル通信回路３７５を用いて、図５３に示す賞球ＡＣＫコマンド「Ｄ２」を受信確認信号として送信する。
【０３８２】
また、払出制御用マイクロコンピュータ３７０（具体的には払出制御用ＣＰＵ３７１）は、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）と同様に、割り込み許可状態である間にシリアル通信回路３７５からの割り込み要求があると、シリアル通信回路３７５が割り込み要求を行った割り込み原因に応じた割り込み処理を実行する。この実施の形態では、払出制御用マイクロコンピュータ３７０は、割り込み原因がシリアル通信回路３７５が受信データを受信したことであると特定すると、図５７（ｂ）と同様の処理に従って受信時割込処理を実行する。この場合、払出制御用マイクロコンピュータ３７０は、シリアル通信回路３７５が受信データを受信していることを示す受信時割込フラグをセットする。
【０３８３】
図６７および図６８は、ステップＳ２０の電源断処理の一例を示すフローチャートである。電源断処理において、ＣＰＵ５６は、まず、電源断信号が出力されているか否か（オン状態になっているか否か）確認する（ステップＳ４５０）。オン状態でなければ、ＲＡＭ５５に形成されるバックアップ監視タイマの値を０クリアする（ステップＳ４５１）。オン状態であれば、ＲＡＭ５５に形成されるバックアップ監視タイマの値を１増やす（ステップＳ４５２）。そして、バックアップ監視タイマの値が判定値（例えば２）と一致すれば（ステップＳ４５３）、ステップＳ４５４以降の電力供給停止時処理すなわち電力の供給停止のための準備処理を実行する。つまり、遊技の進行を制御する状態から遊技状態を保存させるための電力供給停止時処理（電源断時制御処理）を実行する状態に移行する。
【０３８４】
バックアップ監視タイマと判定値とを用いることによって、判定値に相当する時間だけ電源断信号のオン状態が継続したら、電力供給停止時処理が開始される。すなわち、ノイズ等で一瞬電源断信号のオン状態が発生しても、誤って電力供給停止時処理が開始されるようなことはない。なお、ＲＡＭ５５に形成されるバックアップ監視タイマの値は、遊技機への電力供給が停止しても、所定期間はバックアップ電源によって保存される。従って、メイン処理におけるステップＳ８では、バックアップ監視タイマの値が判定値と同じ値になっていることによって、電力供給停止時処理の処理結果が保存されていることを確認できる。
【０３８５】
電力供給停止時処理において、ＣＰＵ５６は、パリティデータを作成する（ステップＳ４５４〜Ｓ４６３）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ４５４）、電力供給停止時でも内容が保存されるべきＲＡＭ領域の先頭アドレスに相当するチェックサム算出開始アドレスをポインタにセットする（ステップＳ４５５）。また、電力供給停止時でも内容が保存されるべきＲＡＭ領域の最終アドレスに相当するチェックサム算出回数をセットする（ステップＳ４５６）。
【０３８６】
次いで、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ４５７）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ４５８）、ポインタの値を１増やし（ステップＳ４５９）、チェックサム算出回数の値を１減算する（ステップＳ４６０）。そして、ステップＳ４５７〜Ｓ４６０の処理を、チェックサム算出回数の値が０になるまで繰り返す（ステップＳ４６１）。
【０３８７】
チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ４６２）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ４６３）。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ４７１）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。
【０３８８】
さらに、ＣＰＵ５６は、ＲＯＭ５４に格納されているポートクリア設定テーブルの先頭アドレスをポインタにセットする（ステップＳ４７２）。ポートクリア設定テーブルにおいて、先頭アドレスには処理数（クリアすべき出力ポートの数）が設定され、次いで、出力ポートのアドレスおよび出力値データ（クリアデータ：出力ポートの各ビットのオフ状態の値）が、処理数分の出力ポートについて順次設定されている。
【０３８９】
ＣＰＵ５６は、ポインタが指すアドレスのデータ（すなわち処理数）をロードする（ステップＳ４７３）。また、ポインタの値を１増やし（ステップＳ４７４）、ポインタが指すアドレスのデータ（すなわち出力ポートのアドレス）をロードする（ステップＳ４７５）。さらに、ポインタの値を１増やし（ステップＳ４７６）、ポインタが指すアドレスのデータ（すなわち出力値データ）をロードする（ステップＳ４７７）。そして、出力値データを出力ポートに出力する（ステップＳ４７８）。その後、処理数を１減らし（ステップＳ４７９）、処理数が０でなければステップＳ４７４に戻る。処理数が０であれば、すなわち、クリアすべき出力ポートを全てクリアしたら、タイマ割込を停止し（ステップＳ４８１）、ループ処理に入る。
【０３９０】
ループ処理では、電源断信号がオフ状態になったか否かを監視する（ステップＳ４８２）。電源断信号がオフ状態になった場合には復帰アドレスとして、電源投入時実行アドレス（ステップＳ１のアドレス）を設定してリターン命令を実行する（ステップＳ４８３）。すなわち、メイン処理に戻る。具体的には、遊技機に設けられている遊技用の装置を制御（自身で制御することと、他のマイクロコンピュータに制御させるために指令信号を送信することの双方を含む概念）する状態に戻る。
【０３９１】
以上の処理によって、電力供給が停止する場合には、ステップＳ４５４〜Ｓ４８１の電力供給停止時処理が実行され、電力供給停止時処理が実行されたことを示すデータ（バックアップあり指定値およびチェックサム）がバックアップＲＡＭへストアされ、ＲＡＭアクセスが禁止状態にされ、出力ポートがクリアされ、かつ、遊技制御処理を実行するためのタイマ割込が禁止状態に設定される。
【０３９２】
この実施の形態では、ＲＡＭ５５の全領域がバックアップ電源によって電源バックアップ（遊技機への電力供給が停止しても所定期間はＲＡＭ５５の内容が保存されこと）されている。従って、ステップＳ４５２〜Ｓ４７９の処理によって、バックアップ監視タイマの値とともに、電源断信号が出力されたときのＲＡＭ５５の内容にもとづくチェックサムもＲＡＭ５５に保存される。遊技機への電力供給が停止した後、所定期間内に電力供給が復旧したら、遊技制御手段は、上述したステップＳ９１〜Ｓ９４の処理によって、ＲＡＭ５５に保存されているデータ（電力供給が停止した直前の遊技制御手段による制御状態である遊技状態を示すデータ（例えば、プロセスフラグの状態、大当り中フラグの状態、確変フラグの状態、出力ポートの出力状態等）を含む）に従って、遊技状態を、電力供給が停止した直前の状態に戻すことができる。なお、電力供給停止の期間が所定期間を越えたらバックアップ監視タイマの値とチェックサムとが正規の値とは異なるはずであるから、その場合には、ステップＳ１０〜Ｓ１４の初期化処理が実行される。
【０３９３】
以上のように、電力供給停止時処理（電力の供給停止のための準備処理）によって、遊技状態を電力供給が停止した直前の状態に戻すためのデータが確実に変動データ記憶手段（この例ではＲＡＭ５５の全領域）に保存される。よって、停電等による電源断が生じても、所定期間内に電源が復旧すれば、遊技状態を電力供給が停止した直前の状態に戻すことができる。なお、ＲＡＭ５５の全領域が電源バックアップされるのではなく、遊技状態を電力供給が停止した直前の状態に戻すためのデータを記憶する領域のみが電源バックアップされるようにしてもよい。
【０３９４】
また、電源断信号がオフ状態になった場合には、ステップＳ１に戻る。その場合、電力供給停止時処理が実行されたことを示すデータが設定されているので、ステップＳ９１〜Ｓ９４の遊技状態復旧処理が実行される。よって、電力供給停止時処理を実行した後に電源監視手段からの検出信号がオフ状態になったときには、遊技の進行を制御する状態に戻る。従って、電源瞬断等が生じても、遊技制御処理が停止してしまうようなことはなく、自動的に、遊技制御処理が続行される。なお、この実施の形態では、ＣＰＵ５６は、入力ポートを介して電源断信号を入力し、電源断信号がオン状態であることを確認したら電力供給停止時処理を開始するが、電源断信号の確認の仕方はそのようなものに限られない。例えば、電源断信号が遊技制御用マイクロコンピュータ５６０のＮＭＩ（ノンマスカブル割込）端子に入力されるように構成し、ＣＰＵ５６は、ノンマスカブル割込に応じて電力供給停止時処理を開始してもよい。また、ＣＰＵ５６は、ノンマスカブル割込に応じて所定のフラグをセットし、タイマ割込処理またはメイン処理において、そのフラグがセットされているか否か監視し、そのフラグがセットされていたら、電力供給停止時処理を開始してもよい。また、この実施の形態では、ＣＰＵ５６は、電力供給停止時処理において、所定のフラグをセットし（バックアップ監視タイマ＝２に相当）、チェックサムデータを作成し（ステップＳ４５４〜Ｓ４６２）、出力ポートをクリア（ステップＳ４７２〜Ｓ４７９）する処理を実行したが、それらの実行順序は任意である。また、電力供給停止時処理において、電源断信号がオフ状態になったら電源断信号が入力された（オン状態になった）ときの状態に戻る（ステップＳ４８２，Ｓ４８３）ように制御したが、そのような制御を行わなくてもよい。
【０３９５】
次に、払出制御用マイクロコンピュータ３７０の動作について説明する。図６９は、払出制御用マイクロコンピュータ３７０が実行するメイン処理を示すフローチャートである。払出制御用マイクロコンピュータ３７０は、遊技制御用マイクロコンピュータ５６０と同様のシリアル通信回路も内蔵している。遊技機に対して電源が投入され、リセット信号が入力されるリセット端子の入力レベルがハイレベルになると、払出制御用マイクロコンピュータ３７０は、まず、必要な初期設定を行う。すなわち、払出制御用マイクロコンピュータ３７０は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。
【０３９６】
また、払出制御用マイクロコンピュータ３７０は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化を行う（ステップＳ７０５）。
【０３９７】
この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。
【０３９８】
なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭アドレスに相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭アドレスが特定される。タイマ割込処理では、払出手段を制御する払出制御処理（少なくとも主基板からの賞球払出に関する指令信号に応じて球払出装置９７を駆動する処理を含み、球貸し要求に応じて球払出装置９７を駆動する処理が含まれていてもよい。）が実行される。
【０３９９】
この実施の形態では、払出制御用マイクロコンピュータ３７０でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始アドレスを設定することができる。
【０４００】
ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、払出制御用ＣＰＵ３７１の内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、タイマ割込として用いられる。具体的には、払出制御用ＣＰＵ３７１の動作クロックを分周したクロックがＣＴＣに与えられ、クロックの入力によってレジスタの値が減算され、レジスタの値が０になるとタイマ割込が発生する。
【０４０１】
次に、払出制御用マイクロコンピュータ３７０は、主基板１から払出起動コマンドが送信されたことを確認するための監視時間に相当する値を汎用のレジスタ（ＨＬレジスタやＢＣレジスタ）にセットする（ステップＳ７２０）。
【０４０２】
払出制御用マイクロコンピュータ３７０は、受信データフルフラグ（図２５参照）がセットされているか否かを確認する（ステップＳ７２１）。すなわち、払出制御用マイクロコンピュータ３７０は、シリアル通信回路３７５が受信データを受信し、シリアル通信回路３７５の受信データレジスタにデータが格納されている状態になっているか否かを確認する。受信時割込フラグがセットされていれば、払出制御用マイクロコンピュータ３７０は、シリアル通信回路３７５の受信データレジスタからデータを読み込む（ステップＳ７２５）。また、払出制御用マイクロコンピュータ３７０は、読み込んだデータが払出制御起動信号であるか否か（コマンド「１Ｆ」）判断する（ステップＳ７２５）。このように、割込禁止状態においてシリアル通信回路３７５のレジスタから受信データが存在するか否か判定するので、割込禁止状態であっても、遊技制御用マイクロコンピュータ５６０からコマンドを受信することができる。
【０４０３】
読み込んだデータが払出制御起動信号である場合には、ステップＳ７０６に移行する。払出制御起動信号でなければ、起動不能フラグとして使用する所定の汎用レジスタの所定ビットをセットした後（ステップＳ７２４）、ステップＳ７０６に移行する。
【０４０４】
ステップＳ７０６では、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。また、賞球未払出個数カウンタ初期値として００００（Ｈ）をセットする（ステップＳ７０７）。次いで、起動不能フラグ（ステップＳ７２４参照）がセットされていなければ（ステップＳ７２７）、入力ポートを介して入力されるクリアスイッチ９２１の出力信号（クリア信号）の状態を１回だけ確認する（ステップＳ７０８）。その確認においてオンを検出した場合には、払出制御用マイクロコンピュータ３７０は、初期化処理を実行する（ステップＳ７１２〜ステップＳ７１５）。クリアスイッチ９２１がオンの状態でない場合には、遊技機への電力供給が停止したときにバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の電力供給停止時処理）が行われたか否か確認する（ステップＳ７０９）。保護処理が行われていたか否かは、電力供給停止時処理においてバックアップＲＡＭ領域に保存されるバックアップ監視タイマの値が、バックアップＲＡＭ領域のデータ保護処理を実行したことに応じた値（例えば１０）になっているか否かによって確認される。なお、そのような確認の仕方は一例であって、例えば、電力供給停止時処理においてバックアップフラグ領域にデータ保護処理を実行したことを示すフラグをセットし、ステップＳ７０９において、そのフラグがセットされていることを確認したらバックアップありと判定してもよい。
【０４０５】
バックアップありと判定したら、払出制御用マイクロコンピュータ３７０は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う（ステップＳ７１０）。この実施の形態では、クリアデータ（００）をチェックサムデータエリアにセットし、チェックサム算出開始アドレスをポインタにセットする。また、チェックサムの対象となるデータ数に対応するチェックサム算出回数をセットする。そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する。演算結果をチェックサムデータエリアにストアするとともに、ポインタの値を１増やし、チェックサム算出回数の値を１減算する。以上の処理が、チェックサム算出回数の値が０になるまで繰り返される。チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転し、反転後のデータをチェックサムとする。
【０４０６】
電力供給停止時処理において、上記の処理と同様の処理によってチェックサムが算出され、チェックサムはバックアップＲＡＭ領域に保存されている。ステップＳ７１０では、算出したチェックサムと保存されているチェックサムとを比較する。不測の停電等の電力供給停止が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されているはずであるから、チェック結果（比較結果）は正常（一致）になる。チェック結果が正常でないということは、バックアップＲＡＭ領域のデータが、電力供給停止時のデータとは異なっていることを意味する。そのような場合には、内部状態を電力供給停止時の状態に戻すことができないので、払出制御状態復旧処理を実行せず、初期化処理（ステップＳ７１２〜Ｓ７１５の処理）を実行する。初期化処理によって、ＲＡＭの記憶内容が初期化され、払出制御処理が初期状態から開始される。
【０４０７】
チェック結果が正常であれば、払出制御用マイクロコンピュータ３７０は、払出制御状態復旧処理を行う。具体的には、賞球未払出個数カウンタ初期値として、バックアップＲＡＭに形成されている賞球未払出個数カウンタの値をセットする（ステップＳ７１１）。そして。ステップＳ７１２以降の処理を実行する。
【０４０８】
初期化処理では、払出制御用マイクロコンピュータ３７０は、まず、ＲＡＭクリア処理を行う（ステップＳ７１２）。また、ＲＡＭ領域のフラグやカウンタなどに初期値を設定する（ステップＳ７１３）。ステップＳ７１３の処理には、賞球未払出個数カウンタ初期値を賞球未払出個数カウンタにセットする処理が含まれる。従って、払出制御状態復旧処理（ステップＳ７１１）が実行された場合には、バックアップＲＡＭに保存されていた賞球未払出個数カウンタの値が、あらためて賞球未払出個数カウンタにセットされる。換言すれば、バックアップＲＡＭに保存されていた賞球未払出個数カウンタの値がそのまま使用される。つまり、ステップＳ７１１の処理が実行されずにステップＳ７１２，Ｓ７１３の処理が実行される場合には、払出制御処理は、初期状態から開始される。また、ステップＳ７１１の処理が実行されるとともにステップＳ７１２，Ｓ７１３の処理が実行される場合には、払出制御処理の実行状態が、電力供給停止時前の状態に復帰されることになる。
【０４０９】
そして、ステップＳ７２４の処理において起動不能フラグがセットされていた場合には、ＲＡＭに形成されているエラーフラグにおける起動エラービットをセットする（ステップＳ７１４，Ｓ７１５）。次に、定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定を行う（ステップＳ７１６）。すなわち、初期値としてタイマ割込発生間隔に相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１７）。その後、タイマ割込の発生を監視するループ処理に入る。
【０４１０】
以上のように、払出制御用マイクロコンピュータ３７０は、主基板１３の遊技制御用マイクロコンピュータ５６０から払出制御起動信号を受信したときにステップＳ７０８のクリアスイッチ９２１からのクリア信号のチェック処理を実行する。上述したように、遊技制御マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、払出制御起動信号を送信したときにクリアスイッチ９２１のクリア信号のチェック処理を実行する。従って、遊技制御用マイクロコンピュータ５６０のクリアスイッチ９２１のクリア信号のチェックタイミングと払出制御用マイクロコンピュータ３７０のクリアスイッチ９２１のクリア信号のチェックタイミングとは、ほぼ同時になる。
【０４１１】
上記のように、払出制御用マイクロコンピュータ３７０の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。そして、タイマ割込が発生すると、払出制御用マイクロコンピュータ３７０は、ステップＳ７４９以降のタイマ割込処理を実行する。
【０４１２】
図７０は、払出制御用マイクロコンピュータ３７０が実行するタイマ割込処理の例を示すフローチャートである。払出制御用マイクロコンピュータ３７０は、まず、電源断信号が出力された否かを監視する電源断処理を実行する（ステップＳ７４９）。電源断処理は、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６が実行する電源断処理（図６７および図６８参照）と同様の処理である。すなわち、電源断信号がオン状態であれば、実行状態情報（具体的には、バックアップ監視タイマの値）を電源バックアップされているＲＡＭに保存するとともに、パリティデータを作成して電源バックアップされているＲＡＭに保存する。そのような処理を実行することによって、賞球未払出個数カウンタの値の電源バックアップされているＲＡＭへの保存が確実化される。その後、ステップＳ７５０以降の払出制御処理を実行する。払出制御処理では、払出制御用マイクロコンピュータ３７０は、まず、発射モータ９４に対する励磁パターンの出力処理（発射モータφ１〜φ４のパターンの出力ポートへの出力）を行う（ステップＳ７５０）。なお、ステップＳ７５２の発射モータ制御処理において、励磁パターンがＲＡＭ領域である励磁パターンバッファに格納され、ステップＳ７５０では、払出制御用マイクロコンピュータ３７０は、励磁パターンバッファの内容を出力ポートに出力する処理を行う。
【０４１３】
次に、払出制御用マイクロコンピュータ３７０は、入力判定処理を行う（ステップＳ７５１）。入力判定処理は、遊技球を検出するスイッチ等の状態を検出して検出結果をＲＡＭの所定の１バイト（入力状態フラグと呼ぶ。）に反映する処理である。なお、払出制御処理において、入力ポートの状態にもとづいて制御を行う場合には、直接入力ポートの状態をチェックするのではなく、入力状態フラグの状態をチェックする。さらに、入力判定処理は、発射制御信号、払出個数カウントスイッチおよびエラー解除スイッチの検出信号の状態チェックを行う処理を含む。具体的には、それらのそれぞれに対応したスイッチタイマ（発射制御信号タイマ、払出個数カウントスイッチタイマ、エラー解除スイッチタイマ）がＲＡＭに形成され、スイッチチェック処理において、それらがオン状態であることを検出したら対応するスイッチタイマの値を＋１し、オフ状態であることを検出したら対応するスイッチタイマの値をクリアする。
【０４１４】
次に、払出制御用マイクロコンピュータ３７０は、発射モータ制御処理を実行する（ステップＳ７５２）。発射モータ制御処理では、発射モータφ１〜φ４のパターンを励磁パターンバッファに格納する。また、発射モータ９４を不能動化すべきときには、発射モータ９４を回転させない発射モータφ１〜φ４のパターンを励磁パターンバッファに格納する。また、払出制御用マイクロコンピュータ３７０は、払出モータ制御処理を実行する（ステップＳ７５３）。払出モータ制御処理では、払出モータ２８９を駆動すべきときには、払出モータφ１〜φ４のパターンを出力ポートに出力するための処理を行う。
【０４１５】
また、払出制御用マイクロコンピュータ３７０は、カードユニット５０と通信を行うプリペイドカードユニット制御処理を実行する（ステップＳ７５４）。次いで、払出制御用マイクロコンピュータ３７０は、主基板３１の遊技制御手段と通信を行う主制御通信処理を実行する（ステップＳ７５５）。さらに、カードユニット５０からの球貸し要求に応じて貸し球を払い出す制御を行い、また、主基板からの賞球個数信号が示す個数の賞球を払い出す制御を行う賞球球貸し制御処理を実行する（ステップＳ７５６）。
【０４１６】
そして、払出制御用マイクロコンピュータ３７０は、各種のエラーを検出するエラー処理を実行する（ステップＳ７５７）。また、遊技機外部に出力される賞球情報や球貸し情報を出力するための情報出力処理を実行する（ステップＳ７５８）。また、エラー処理の結果等に応じてエラー表示ＬＥＤ３７４に所定の表示を行うとともに、賞球ＬＥＤおよび球切れＬＥＤを点灯するための表示制御処理を実行する（ステップＳ７５９）。
【０４１７】
また、この実施の形態では、出力ポートの出力状態に対応したＲＡＭ領域（出力ポートバッファ）が設けられているのであるが、払出制御用マイクロコンピュータ３７０は、出力ポートバッファを出力ポートに出力する（ステップＳ７６０：出力処理）。出力ポートバッファの内容は、払出モータ制御処理（ステップＳ７５３）、プリペイドカード制御処理（ステップＳ７５４）、主制御通信処理（ステップＳ７５５）、情報出力処理（ステップＳ７５８）および表示制御処理（ステップＳ７５９）で更新される。
【０４１８】
なお、電源断処理は、遊技制御手段が実行する電源断処理と同様の処理である（図６７および図６８参照）。すなわち、電源基板９１０からの電源断信号が、バックアップ監視タイマが計時する所定時間継続してオン状態であれば（例えば、バックアップ監視タイマの値が判定値としての２になると（ステップＳ４５３参照）、電力供給停止時処理が実行される。電力供給停止時処理において、電力供給停止中でも保存したいＲＡＭの領域についてチェックコード（具体的にはチェックサム）を計算し、チェックコードをバックアップＲＡＭ領域に保存するとともに、ＲＡＭアクセスを禁止し、出力ポートをクリアした後ループ処理に入る。ループ処理において電源断信号がオフ状態になったことを検出すると、払出制御用マイクロコンピュータ３７０の状態は、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が遊技制御処理を実行する状態に戻るのと同様、払出制御処理（少なくとも主基板からの賞球払出に関する指令信号に応じて球払出装置９７を駆動する処理を含み、球貸し要求に応じて球払出装置９７を駆動する処理が含まれていてもよい。）を実行する状態に戻る。具体的には、例えば、図６９に示すメイン処理のステップＳ７０１に戻る。
【０４１９】
図７１は、ステップＳ７５２の発射モータ制御処理を示すフローチャートである。発射モータ制御処理において、払出制御用マイクロコンピュータ３７０は、エラーフラグにおけるエラービット（主制御未接続エラービットまたは起動エラービット）がオンしている場合には、以降の処理を実行せずに処理を終了する（ステップＳ５１０）。ステップＳ５１０では、エラーフラグ中の３つのビットのうち１つでもセットされていたら、エラービットがセットされていると判断する。いずれのエラービットもセットされていない場合には、カードユニット５０からのＶＬ信号がオフ状態である場合（プリペイドカード未接続）、または満タンスイッチ４８がオン状態である場合（下皿満タン）には、ステップＳ５１８に移行する（ステップＳ５１１，Ｓ５１３）。プリペイドカード未接続でなく、下皿満タンでもない場合にはステップＳ５１４に移行する。ステップＳ５１４では、払出制御用マイクロコンピュータ３７０は、タッチセンサ信号（発射制御信号）がオン状態になっているか否か確認する。オン状態になっていればステップＳ５１５に移行し、オン状態になっていなければステップＳ５１８に移行する。
【０４２０】
ステップＳ５１５では、払出制御用マイクロコンピュータ３７０は、発射モータ励磁パターンカウンタを＋１する。そして、ＲＯＭに格納されている発射モータ励磁パターンテーブルから、励磁パターンカウンタの値に応じたデータを読み出す（ステップＳ５１６）。さらに、読み出したデータを、発射モータ励磁パターンバッファにセットする（ステップＳ５１７）。上述したように、発射モータ励磁パターンバッファの内容は、ステップＳ７６０において出力ポートに出力される。なお、発射モータ励磁パターンテーブルには、発射モータ９４を回転させるための各ステップの励磁パターン（発射モータφ１〜φ４）のデータが順次設定されている。
【０４２１】
ステップＳ５１８では、未回転データ（発射モータ９４を回転させないための励磁パターン）を発射モータ励磁パターンバッファにセットする。
【０４２２】
以上のように、プリペイドカード未接続または下皿満タンが生じているときに発射モータ９４が不能動化されるので、それらが発生しているにも関わらず遊技が進行してしまうことはない。
【０４２３】
図７２は、ステップＳ７５３の払出モータ制御処理を示すフローチャートである。払出モータ制御処理において、払出制御用マイクロコンピュータ３７０は、払出モータ制御コードの値に応じて、ステップＳ５２１〜Ｓ５２６のいずれかの処理を実行する。
【０４２４】
払出モータ制御コードの値が０の場合に実行される払出モータ通常処理（ステップＳ５２１）では、払出制御用マイクロコンピュータ３７０は、ポインタを、ＲＯＭに格納されているテーブルの先頭アドレスにセットする。払出モータ通常処理設定テーブルには、球払出時の払出モータ２８９を回転させるための各ステップの励磁パターン（払出モータφ１〜φ４）のデータが順次設定されている払出モータ励磁パターンテーブルが格納されている。
【０４２５】
払出モータ制御コードの値が１の場合に実行される払出モータ起動準備処理（ステップＳ５２２）では、払出制御用マイクロコンピュータ３７０は、出力ポートの出力状態に対応した出力ポートバッファに励磁パターンの初期値を設定する等の処理を行う。
【０４２６】
払出モータ制御コードの値が２の場合に実行される払出モータスローアップ処理（ステップＳ５２３）では、払出制御用マイクロコンピュータ３７０１は、払出モータ２８９を滑らかに回転開始させるために、定速処理の場合よりも長い間隔で、かつ、徐々に定速処理の場合の時間間隔に近づくような時間間隔で、払出モータ励磁パターンテーブルの内容を読み出して出力ポートの出力状態に対応した出力ポートバッファに設定する。読み出しに際して、ポインタが指すアドレスの払出モータ励磁パターンテーブルの内容を読み出すとともに、ポインタの値を＋１する。
【０４２７】
払出モータ制御コードの値が３の場合に実行される払出モータ定速処理（ステップＳ５２４）では、払出制御用マイクロコンピュータ３７０は、定期的に払出モータ励磁パターンテーブルの内容を読み出して出力ポートの出力状態に対応した出力ポートバッファに設定する。
【０４２８】
払出モータ制御コードの値が４の場合に実行される払出モータブレーキ処理（ステップＳ５２５）では、払出制御用マイクロコンピュータ３７０は、払出モータ２８９を滑らかに停止させるために、定速処理の場合よりも長い間隔で、かつ、徐々に定速処理の場合の時間間隔から遠ざかるような時間間隔で、払出モータ励磁パターンテーブルの内容を読み出して出力ポートの出力状態に対応した出力ポートバッファに設定する。
【０４２９】
なお、払出モータブレーキ処理において、最終的に、払出モータ２８９の回転は停止されるのであるが、停止時には、払出モータ通常処理において、停止時払出モータ励磁パターンを、繰り返し、出力ポートの出力状態に対応した出力ポートバッファに設定する。停止時払出モータ励磁パターンは、払出モータφ１〜φ４のうちの少なくとも１相が励磁されているパターンである。払出モータ２８９に与えられる励磁パターンが停止時払出モータ励磁パターンの１種類である（変化しない）ことから、払出モータ２８９は回転しない。しかも、払出モータ２８９は励磁されているので、容易には回転しない。よって、例えば遊技店に設置されている遊技機に振動を与えるような行為がなされても、遊技球が払い出されてしまうことはない。払出モータ２８９の回転が停止しているときに励磁を解除すると、払出モータ２８９は拘束されないので、外部から与えられる振動に応じて払出モータ２８９が回転方向に振動してしまい、遊技球を払い出してしまう可能性がある。
【０４３０】
払出モータ制御コードの値が５の場合に実行される球噛み時払出モータブレーキ処理（ステップＳ５２６）では、払出制御用マイクロコンピュータ３７０は、球噛みを解除するための回転の場合に、払出モータ２８９を滑らかに停止させるために、球噛みを解除するための払出モータ２８９の回転の場合よりも長い間隔で、かつ、徐々に定速処理の場合の時間間隔から遠ざかるような時間間隔で、払出モータ励磁パターンテーブルの内容を読み出して出力ポートの出力状態に対応した出力ポートバッファに設定する。
【０４３１】
図７３は、ステップＳ７５５の主制御通信処理を示すフローチャートである。主制御通信処理では、払出制御用マイクロコンピュータ３７０は、接続確認信号がオン状態であるか否かを確認する（ステップＳ５４１）。なお、接続確認信号がオン状態であるということは、電力供給がなされ遊技制御手段において遊技の進行を制御可能な状態であることを意味し、接続確認信号がオフ状態であるということは、電力供給停止時処理が開始され遊技制御手段において遊技の進行が不能な状態であることを意味する（接続確認信号は、電力供給停止時処理における出力ポートクリア処理でオフ状態にされる。）。
【０４３２】
接続確認信号がオン状態になっている場合には、払出制御用マイクロコンピュータ３７０は、受信時割込フラグがセットされているか否かを確認する（ステップＳ５４２）。すなわち、払出制御用マイクロコンピュータ３７０は、シリアル通信回路３７５が受信データを受信し、シリアル通信回路３７５の受信データレジスタにデータが格納されている状態になっているか否かを確認する。
【０４３３】
受信時割込フラグがセットされていれば、払出制御用マイクロコンピュータ３７０は、シリアル通信回路３７５の受信データレジスタからデータを読み込む（ステップＳ５４３）。また、払出制御用マイクロコンピュータ３７０は、読み込んだデータが賞球個数信号であるか否か（コマンド「０４」、「０７」または「０Ｆ」のいずれかであるか否か）を判断する（ステップＳ５４４）。
【０４３４】
シリアル通信回路３７５の受信データレジスタから読み込んだデータが賞球個数信号であることを確認すると、払出制御用マイクロコンピュータ３７０は、受信時割込フラグをリセットして（ステップＳ５４５）、賞球個数信号が示す賞球数を、払出制御用マイクロコンピュータ３７０は、ＲＡＭの所定領域に設けられた賞球未払出個数カウンタに格納する（ステップＳ５４６）。そして、払出制御用マイクロコンピュータ３７０は、賞球個数バッファの内容を賞球個数信号としてシリアル通信回路５０５の送信データレジスタ７１０に書き込み（ステップＳ５４７）、処理を終了する。その後、送信データレジスタに書き込まれた賞球ＡＣＫコマンドは、シリアル通信回路３７５の送信用シフトレジスタに転送され、シリアル通信回路３７５の送信用シフトレジスタから遊技制御用マイクロコンピュータ５６０に送信される。なお、賞球未払出個数カウンタは、ＲＡＭに形成されている。
【０４３５】
図７４は、ステップＳ７５６の賞球球貸し制御処理を示すフローチャートである。賞球球貸し制御処理において、払出制御用マイクロコンピュータ３７０は、払出個数カウントスイッチ３０１の検出信号がオン状態になったことを確認したら（ステップＳ６０１）、球貸し中であれば球貸し未払出個数カウンタの値を１減らし（ステップＳ６０２，Ｓ６０４）、球貸し中でなければ賞球未払出個数カウンタの値を１減らす（ステップＳ６０２，Ｓ６０３）。次に、ＲＡＭに形成されている払出制御状態フラグの払出球検知ビットをセットする（ステップＳ６０５）。払出球検知ビットは、払出通過待ち処理において、１回の賞球払出処理（最大１５個）または１回の球貸し処理において（２５個の払出）、払出モータ２８９を駆動したにもかかわらず遊技球が１個も払出個数カウントスイッチ３０１を通過しなかったことを検知するために用いられる。その後、払出制御コードの値に応じてステップＳ６１０〜Ｓ６１２のいずれかの処理を実行する。
【０４３６】
図７５は、払出制御コードが０の場合に実行される払出開始待ち処理（ステップＳ６１０）を示すフローチャートである。払出開始待ち処理において、払出制御用マイクロコンピュータ３７０は、エラービットがセットされていたら、以降の処理を実行しない（ステップＳ６２１）。エラーフラグにおけるエラービットには、主基板未接続エラーおよび起動エラーのビットが含まれている。主基板未接続エラーのビットは主基板３１からの接続確認信号がオフ状態であるときにセットされる。従って、払出制御手段は、遊技機に対して電力供給が開始された後、接続確認信号がオン状態になったことを条件に、実質的な制御を開始する。また、起動エラーは、のビットは主基板３１からの払出起動コマンドが受信できなかったときにセットされる。従って、払出起動コマンドが受信できなかったときには、賞球払出制御は開始されない。
【０４３７】
また、ＢＲＤＹ信号がオン状態でなければ（ステップＳ６２２）、ステップＳ６３１以降の賞球払出のための処理を実行する。ＢＲＤＹ信号がオン状態であって、さらに、球貸し要求信号であるＢＲＱ信号がオン状態になっていたら球貸し動作中フラグをセットする（ステップＳ６２３，Ｓ６２４）。そして、球貸し未払出個数カウンタに「２５」をセットし（ステップＳ６２５）、払出モータ回転回数バッファに「２５」をセットする（ステップＳ６２６）。
【０４３８】
払出モータ回転回数バッファは、払出モータ制御処理（ステップＳ７６８）において参照される。すなわち、払出モータ制御処理では、払出モータ回転回数バッファにセットされた値に対応した回転数分だけ払出モータ２８９を回転させる制御が実行される。
【０４３９】
その後、払出制御用マイクロコンピュータ３７０は、払出モータ制御処理で実行される処理を選択するための払出モータ制御コードに、払出モータ起動準備処理（ステップＳ５２２）に応じた値（具体的は「１」）をセットし（ステップＳ６２７）、払出制御コードの値を１にして（ステップＳ６２８）、処理を終了する。
【０４４０】
ステップＳ６３１では、払出制御用マイクロコンピュータ３７０は、賞球未払出個数カウンタの値が０であるか否かを確認する（ステップＳ６３１）。０であれば処理を終了する。賞球未払出個数カウンタには、主制御通信通常処理におけるステップＳ５４６において、すなわち、主基板３１の遊技制御手段から賞球ＲＥＱ信号を受けたときに、０でない値（賞球制御信号が示す数）が加算されている。賞球未払出個数カウンタの値が０でない場合には、１５以上であるか否か確認する（ステップＳ６３２）。１５未満であれば、払出モータ回転回数バッファに賞球未払出個数カウンタの値をセットし（ステップＳ６３３）、１５以上であれば、払出モータ回転回数バッファに「１５」をセットする。そして、賞球動作中フラグをセットし（ステップＳ６３５）、ステップＳ６３７に移行する。
【０４４１】
図７６は、払出制御コードが１の場合に実行される払出モータ停止待ち処理（ステップＳ６１１）を示すフローチャートである。払出モータ停止待ち処理において、払出制御用マイクロコンピュータ３７０は、払出動作が終了したか否か確認する（ステップＳ６４１）。払出制御用マイクロコンピュータ３７０は、例えば、払出モータ制御処理における払出モータブレーキ処理（ステップＳ５２５）が終了するときにその旨のフラグをセットし、ステップＳ６４１においてそのフラグを確認することによって払出動作が終了したか否かを確認することができる。
【０４４２】
払出動作が終了した場合には、払出制御用マイクロコンピュータ３７０は、払出制御監視タイマに払出通過監視時間をセットする（ステップＳ６４２）。払出通過監視時間は、最後の払出球が払出モータ２８９によって払い出されてから払出個数カウントスイッチ３０１を通過するまでの時間に、余裕を持たせた時間である。そして、払出制御コードの値を２にして（ステップＳ６４３）、処理を終了する。
【０４４３】
図７７〜図７９は、払出制御コードの値が２の場合に実行される払出通過待ち処理（ステップＳ６１２）を示すフローチャートである。払出通過待ち処理では、賞球払出が行われているときには、賞球未払出個数カウンタの値が０になっていれば正常に払出が完了したと判定される。賞球未払出個数カウンタの値が０になっていない場合には、エラー状態でなければ、１個の遊技球の再払出動作を、２回を上限として試みる。再払出動作において払出個数カウントスイッチ３０１によって遊技球が実際に払い出されたことが検出されたら正常に払出が完了したと判定される。なお、この実施の形態では、１回の賞球払出動作で払い出される遊技球数は最大１５個であり、また、賞球払出中に賞球制御信号を受信したら賞球未払出個数カウンタの値が増加するので、正常に払出が完了した場合でも、賞球未払出個数カウンタの値が０になっていないことがある。
【０４４４】
また、球貸し払出が行われているときには、球貸し未払出個数カウンタの値が０になっていれば正常に払出が完了したと判定される。球貸し未払出個数カウンタの値が０になっていない場合には、エラー状態でなければ、１個の遊技球または球貸し残数（球貸し未払出個数カウンタの値に相当）の再払出動作を試みる。なお、この実施の形態では、１回の球貸し払出動作で払い出される遊技球数は２５個（固定値）であり、２５個の遊技球が払い出されるように払出モータ２８９を回転させたのであるから、球貸し未払出個数カウンタの値が０になっていない場合には、正常に払出が完了していないことになる。
【０４４５】
払出通過待ち処理において、払出制御用マイクロコンピュータ３７０は、まず、払出制御タイマの値を確認し、その値が０になっていればステップＳ６５３に移行する（ステップＳ６５０）。払出制御タイマの値が０でなければ、払出制御タイマの値を−１する（ステップＳ６５１）。そして、払出制御タイマの値が０になっていなければ（ステップＳ６５２）、すなわち払出制御タイマがタイムアウトしていなければ処理を終了する。なお、ステップＳ６５０の処理は、後述する遊技球払出のリトライ動作が開始されたときのことを考慮した処理である。後述するステップＳ８０７の処理が実行された場合には、ステップＳ６５０からＳ６５３に移行するルートを経てリトライ動作が開始される。
【０４４６】
払出制御タイマがタイムアウトしていれば（ステップＳ６５２）、球貸し払出処理（球貸し動作）を実行していたか否か確認する（ステップＳ６５３）。球貸し動作を実行していたか否かは、ＲＡＭに形成されている払出制御状態フラグにおける球貸し動作中ビットがセットされているか否かによって確認される。球貸し動作を実行していない場合、すなわち、賞球払出処理（賞球動作）を実行していた場合には、払出制御用マイクロコンピュータ３７０は、賞球未払出個数カウンタの値を確認する（ステップＳ６５４）。賞球未払出個数カウンタの値が０になっている場合には、正常に賞球払出処理が完了したとして、払出制御状態フラグにおける払出球検知ビット、再払出動作中１ビット、再払出動作中２ビット、賞球動作中フラグおよび球貸し動作中ビットをリセットし（ステップＳ６５５）、払出制御コードを０にして（ステップＳ６５６）、処理を終了する、なお、払出球検知ビットは、払出個数カウントスイッチ３０１がオンしたときにセットされるビットであり、払出動作中に払出個数カウントスイッチ３０１が少なくとも１個の遊技球を検出したことを示すビットである。また、再払出動作中１ビットおよび再払出動作中２ビットは、２回の再払出動作からなる再払出処理を実行する際に用いられる制御ビットである。
【０４４７】
払出制御用マイクロコンピュータ３７０は、賞球未払出個数カウンタの値が０になっていない場合には、エラーフラグ（具体的には、払出スイッチ異常エラー１ビット、払出スイッチ異常エラー２ビットおよび払出ケースエラービットのうちのいずれか１ビットまたは複数ビット）がセットされていないことを条件として（ステップＳ６５８）、また、払出球検知ビットがセットされていないことを条件として（ステップＳ６６１）、再払出動作を実行する。なお、エラーフラグがセットされている場合には、再払出動作を実行しない。
【０４４８】
上述したように、この実施の形態では、正常に払出が完了した場合でも、賞球未払出個数カウンタの値が０になっていないことがある。そこで、払出球検知ビットがセットされていれば、すなわち払出個数カウントスイッチ３０１が賞球払出処理中に少なくとも１個の遊技球の払出を検出していたら、正常に賞球払出処理が完了したとして、ステップＳ６５５に移行する。なお、例えば、１回の賞球払出処理で１５個の遊技球を払い出すべきところ、実際には１４個の遊技球しか払い出されなかった場合（払出個数カウントスイッチ３０１が１４個の遊技球しか検出しなかった場合）にも、払出球検知ビットがセットされるので正常に賞球払出処理が完了したとみなされるが、その場合には、賞球未払出個数カウンタの値は１４しか減算されていないはずであり、不足分は次回の賞球払出処理で払い出されるので、遊技者に不利益を与えることはない。
【０４４９】
再払出処理を実行するために、払出制御用マイクロコンピュータ３７０は、まず、再払出動作中２ビットがセットされているか否か確認する（ステップＳ６６２）。セットされていなければ、再払出動作中１ビットがセットされているか否か確認する（ステップＳ６６３）。再払出動作中１ビットもセットされていなければ、初回の再払出動作を実行するために、再払出動作個数として１をセットし（ステップＳ６６４）、再払出動作中１ビットをセットし（ステップＳ６６５）、払出モータ回転回数バッファに再払出動作個数または球貸し未払出数個数カウンタの値をセットする（ステップＳ６６６）。払出モータ回転回数バッファは、払出モータ制御処理（ステップＳ７６８）において参照される。すなわち、払出モータ制御処理では、払出モータ回転回数バッファにセットされた値に対応した回転数分だけ払出モータ２８９を回転させる制御が実行される。なお、ステップＳ６６６において、球貸し未払出数個数カウンタの値も取り扱われるのは、球貸し払出処理における再払出処理でもステップＳ６６６が用いられるからである。すなわち、払出制御用マイクロコンピュータ３７０は、ステップＳ６６６において、賞球払出処理における再払出処理では再払出動作個数をセットし、球貸し払出処理における再払出処理では球貸し未払出数個数カウンタの値をセットする。その後、払出制御コードを１にして（ステップＳ６６７）、処理を終了する。
【０４５０】
ステップＳ６６３において、再払出動作中１ビットがセットされていることを確認したら、払出制御用マイクロコンピュータ３７０は、２回目の再払出を実行するために、再払出動作個数として１をセットし（ステップＳ６６８）、再払出動作中１ビットをリセットし（ステップＳ６６９）、再払出動作中２ビットをセットする（ステップＳ６７０）。そして、ステップＳ６６６に移行する。
【０４５１】
ステップＳ６６２において、再払出動作中２ビットがセットされていることを確認したら、払出制御用マイクロコンピュータ３７０は、２回の再払出処理を実行しても遊技球が払い出されなかった（払出個数カウントスイッチ３０１が遊技球を検出しなかった）として、エラーフラグにおける払出ケースエラービットをセットする（ステップＳ６７２）。その際に、再払出動作中２ビットをリセットしておく（ステップＳ６７１）。そして、処理を終了する。
【０４５２】
以上のように、再払出処理（補正払出処理）において２回の再払出動作を行っても遊技球が１個も払い出されない場合には、遊技球の払出動作不良として、払出個数カウントスイッチ未通過エラービット（払出ケースエラービット）がセットされる。
【０４５３】
従って、この実施の形態では、払出制御用マイクロコンピュータ３７０における景品遊技媒体払出制御手段は、払出検出手段としての払出個数カウントスイッチ３０１からの検出信号にもとづいて、景品遊技媒体の払い出しが行われなかったことを検出したときに、あらかじめ決められた所定回（この例では２回）を限度として、払出手段に１個の景品遊技媒体の払い出しを行わせるように制御を行う。なお、この実施の形態では、景品遊技媒体を払い出すためのリトライ動作を２回行っても景品遊技媒体の払い出しが行われなかった場合には、払出ケースエラービットをセットしてエラー発生中状態になるが（ステップＳ６７２）、景品遊技媒体の払い出しが行われなかったことを初めて検知したときに払出ケースエラービットをセットしてもよい。
【０４５４】
賞球球貸し制御処理において、払出動作（１回の賞球払出または１回の球貸し）を行うか否か判定するためにエラービットがチェックされるのは、図７５に示された払出開始待ち処理においてのみである。払出モータ停止待ち処理および図７７等に示された払出通過待ち処理では、エラービットはチェックされない。なお、払出通過待ち処理におけるステップＳ６５８等でもエラービットがチェックされているが、そのチェックは再払出動作を行うか否かを判断するためであって、払出動作（１回の賞球払出または１回の球貸し）を開始するか否か判定するためではない。従って、ステップＳ６２６、Ｓ６３３またはステップＳ６３４の処理が行われて遊技球の払出処理が開始された後では、エラーが発生しても払出処理は中断されない。すなわち、エラーが発生すると、遊技球の払出処理は、切りのよい時点（１回の賞球払出または１回の球貸しが終了した時点）まで継続される。なお、ステップＳ６２１でチェックされるエラーフラグにおけるエラービットの中には、主基板３１からの接続確認信号がオフ状態になったことを示すエラービットが含まれている。よって、接続確認信号がオフ状態になったときにも、遊技球の払出処理は、切りのよい時点で停止される。
【０４５５】
ステップＳ６５３で球貸し払出処理（球貸し動作）を実行していたことを確認すると、払出制御用マイクロコンピュータ３７０は、球貸し未払出個数カウンタの値が０になっているか否か確認する（ステップＳ６５７）。０になっていれば、正常に球貸し払出処理が完了したとしてステップＳ６５５に移行する。
【０４５６】
球貸し未払出個数カウンタの値が０になっていなければ、エラーフラグ（具体的には、払出スイッチ異常エラー１ビット、払出スイッチ異常エラー２ビットおよび払出ケースエラービットのうちのいずれか１ビットまたは複数ビット）がセットされていないことを条件として（ステップＳ６７５）、再払出処理を実行する。なお、エラーフラグがセットされている場合には、再払出処理を実行しない。
【０４５７】
再払出処理を実行するために、払出制御用マイクロコンピュータ３７０は、まず、再払出動作中２ビットがセットされているか否か確認する（ステップＳ６７６）。セットされていなければ、再払出動作中１ビットがセットされているか否か確認する（ステップＳ６７７）。再払出動作中１ビットもセットされていなければ、初回の再払出動作を実行するために、再払出動作個数として１をセットし（ステップＳ６７８）、再払出動作中１ビットをセットし（ステップＳ６６９）、さらに払出球検知ビットをリセットした後（ステップＳ６８０）、ステップＳ６６６に移行する。
【０４５８】
ステップＳ６７７において、再払出動作中１ビットがセットされていることを確認したら、払出制御用マイクロコンピュータ３７０は、再払出動作を再度実行するための処理を行う。具体的には、再払出動作中１ビットをリセットする（ステップＳ６８１）。そして、払出球検知ビットがセットされていたら、すなわち、最初の再払出動作で遊技球が払い出されていたら、ステップＳ６８３に移行する。払出球検知ビットがセットされていなかったら、２回目の再払出動作を実行するためにステップＳ６８４に移行する。
【０４５９】
ステップＳ６８３では払出球検知ビットをリセットし、その後、ステップＳ６６６に移行する。従って、この場合には、再払出動作中１ビットがセットされたままになっているので、再度、初回（最初）の再払出動作が行われる。ステップＳ６８４では、再払出動作個数として１をセットし（ステップＳ６８４）、再払出動作中２ビットをセットし（ステップＳ６８５）、ステップＳ６６６に移行する。
【０４６０】
ステップＳ６７６において、再払出動作中２ビットがセットされていることを確認したら、払出制御用マイクロコンピュータ３７０は、再払出動作中２ビットをリセットし（ステップＳ６８６）、払出球検知ビットがセットされていたら、すなわち、再払出動作で遊技球が払い出されていたらステップＳ６８３に移行して残りの未払出を分を解消することを試みる。払出球検知ビットがセットされていなかったら、２回の再払出処理を実行しても遊技球が払い出されなかった（払出個数カウントスイッチ３０１が遊技球を検出しなかった）として、エラーフラグにおける払出ケースエラービットをセットする（ステップＳ６８８）。そして、処理を終了する。
【０４６１】
以上のように、球貸し処理に係る再払出処理（補正払出処理）において連続して２回の再払出動作を行っても遊技球が１個も払い出されない場合には、遊技球の払出動作不良として、払出個数カウントスイッチ未通過エラービット（払出ケースエラービット）がセットされる。
【０４６２】
図８０は、払出モータ制御処理（ステップＳ７６８）において実行される球噛み検出処理を説明するためのタイミング図である。払出モータ制御処理における払出モータ定速処理（ステップＳ５２４）では、払出制御用マイクロコンピュータ３７０は、払出モータ位置センサの検出信号を監視している。払出モータ位置センサの検出信号は、例えば、払出モータ２８９と連動して回転するカムが１回転する毎に２回オン状態になる。カムが１回転する毎に検出信号が２回出力されるようにするために、カムにおいて、払出モータ位置センサにおける発光部からの光を受ける部分における２箇所（軸に対して対称な位置）に反射体が設けられている。そして、払出モータ位置センサにおける受光部の出力を検出信号とする。
【０４６３】
従って、払出制御用マイクロコンピュータ３７０は、払出モータ２８９に対して１／２回転以上のステップ数の励磁パターンを与えたにもかかわらず、払出モータ位置センサの検出信号がオン状態にならない場合には、実際には、カムの部分等にごみなどの異物が付着して遊技球が詰まった（球噛みが生じた）こと等に起因して払出モータ２８９が回転せず、その結果、カムが回転していないと判断することができる。
【０４６４】
この実施の形態では、払出モータ２８９は、１６ステップ（１ステップあたり２．０８７ｍｓ）分の励磁パターンを受けると１回転して１個の遊技球を払い出す。そして、払出制御用マイクロコンピュータ３７０は、例えば、図８５に示すように、払出モータ２８９に対して８ステップ分の励磁パターンを与える毎に払出モータ位置センサ２９５の検出信号を確認して、払出モータ２８９が回転しているか否か判定する。そして、５回連続して同一状態（払出モータ位置センサ２９５の検出信号がオフ状態が５回連続、またはオン状態が５回連続）であったら、球噛みが生じたとして、払出モータ制御処理において球噛み解除処理を実行する。
【０４６５】
払出制御用マイクロコンピュータ３７０は、球噛み解除処理において、図８１に示すように、払出モータ２８９を高速回転させる処理と低速回転させる処理とを所定回（例えば９回）繰り返す。そして、払出モータ２８９に対して８ステップ分の励磁パターンを与える毎に払出モータ位置センサ２９５の検出信号を確認して、払出モータ２８９が回転しているか否か判定する。検出信号によって払出モータ２８９の回転が復旧したと判断される場合には、球噛み解除処理を終了して、通常の球払出処理に戻る。
【０４６６】
高速回転させる処理と低速回転させる処理とを所定回実行しても払出モータ位置センサ２９５の検出信号に変化が生じなかった場合には、エラーフラグのうち、球噛みエラービット（払出ケースエラービット）をセットする。なお、払出ケースエラービットがセットされている場合には、払出制御用マイクロコンピュータ３７０は、払出モータ２８９を駆動しない。また、払出ケースエラービットがリセットされると（図８３におけるステップＳ８０７参照）、払出制御用マイクロコンピュータ３７０は、払出モータ２８９を駆動できる状態に戻る。
【０４６７】
このように、払出制御用マイクロコンピュータ３７０は、払出手段の動作状態を監視する駆動状態監視手段と、駆動状態監視手段が払出手段の動作不良を検出したときに払出手段の駆動を停止させる駆動停止手段とを含む。
【０４６８】
次に、エラー処理について説明する。図８２は、エラーの種類とエラー表示用ＬＥＤ３７４の表示との関係等を示す説明図である。図８２に示すように、主基板３１からの接続確認信号がオフ状態になった場合には、払出制御用マイクロコンピュータ３７０は、主基板未接続エラーとして、エラー表示用ＬＥＤ３７４に「１」を表示する制御を行う。払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分において球詰まりが発生した場合には、払出スイッチ異常検知エラー１として、エラー表示用ＬＥＤ３７４に「２」を表示する制御を行う。なお、払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分において球詰まりが発生したことは、払出個数カウントスイッチ３０１の検出信号がオフ状態にならなかったことによって判定される。
【０４６９】
遊技球の払出動作中でないにも関わらず払出個数カウントスイッチ３０１の検出信号がオン状態になった場合には、払出スイッチ異常検知エラー２として、エラー表示用ＬＥＤ３７４に「３」を表示する制御を行う。払出モータ２８９の回転異常または遊技球が払い出されたにも関わらず払出個数カウントスイッチ３０１の検出信号がオン状態にならない場合には、払出ケースエラーとして、エラー表示用ＬＥＤ３７４に「４」を表示する制御を行う。払出個数カウントスイッチ３０１の検出信号がオン状態にならないことの具体的な検出方法は既に説明したとおりである。
【０４７０】
また、下皿満タン状態すなわち満タンスイッチ４８がオン状態になった場合には、満タンエラーとして、エラー表示用ＬＥＤ３７４に「６」を表示する制御を行う。補給球の不足状態すなわち球切れスイッチ１８７がオン状態になった場合には、球切れエラーとして、エラー表示用ＬＥＤ３７４に「７」を表示する制御を行う。
【０４７１】
さらに、カードユニット５０からのＶＬ信号がオフ状態になった場合には、プリペイドカードユニット未接続エラーとして、エラー表示用ＬＥＤ３７４に「８」を表示する制御を行う。不正なタイミングでカードユニット５０と通信がなされた場合には、プリペイドカードユニット通信エラーとして、エラー表示用ＬＥＤ３７４に「９」を表示する制御を行う。なお、プリペイドカードユニット通信エラーは、プリペイドカードユニット制御処理（ステップＳ７６４）において検出される。
【０４７２】
また、電力供給開始時において主基板３１から払出制御起動信号を受信しなかったことに起因してセットされた起動エラービットがセットされた場合には、エラー表示用ＬＥＤ３７４に「Ａ」を表示する制御を行う。
【０４７３】
払出制御用マイクロコンピュータ３７０は、図６８に示す表示制御処理（ステップＳ７５９）において、エラー表示ＬＥＤ３７４に、エラーフラグに応じたエラー表示（図８２に示すエラー表示用ＬＥＤの表示）を行う。
【０４７４】
以上のエラーのうち、払出スイッチ異常検知エラー２、払出ケースエラーまたは起動エラーが発生した後、エラー解除スイッチ３７５が操作されエラー解除スイッチ３７５から操作信号が出力されたら（オン状態になったら）、払出制御手段は、エラーが発生する前の状態に復帰する。
【０４７５】
なお、起動エラーについては、エラー解除スイッチ３７５から操作信号が出力されても、エラーが発生する前の状態に復帰しないように構成してもよい。
【０４７６】
図８３および図８４は、ステップＳ７５７のエラー処理を示すフローチャートである。エラー処理において、払出制御用マイクロコンピュータ３７０は、エラーフラグをチェックし、そのうちのセットされているビットが、払出スイッチ異常検知エラー２、払出ケースエラーまたは起動エラービットのみ（３つのうちのいずれかのビットのみ、３つのうちの２ビットのみ、またはそれら４ビットのみ）であるか否か確認する（ステップＳ８０１）。セットされているビットがそれらのみである場合には、エラー解除スイッチ３７５から操作信号がオン状態になったか否か確認する（ステップＳ８０２）。なお、払出制御用マイクロコンピュータ３７０は、払出ケースモータエラーのエラービットがセットされているエラー状態において、払出個数カウントスイッチ３０１が遊技球の払い出しを検出したとしても、エラー解除スイッチ３７５からの操作信号がオン状態にならない限り、払出ケースモータエラーのエラービットをリセットしない（ステップＳ８０３〜Ｓ８０７参照）。すなわち、払出検出手段が未だ払い出されていない景品遊技媒体の払出を検出してもエラー状態を継続させる。操作信号がオン状態になったら、エラー復帰時間をエラー復帰前タイマにセットする（ステップＳ８０３）。エラー復帰時間は、エラー解除スイッチ３７５が操作されてから、実際にエラー状態から通常状態に復帰するまでの時間である。
【０４７７】
エラー解除スイッチ３７５から操作信号がオン状態でない場合には、エラー復帰前タイマの値を確認する（ステップＳ８０４）。エラー復帰前タイマの値が０であれば、すなわち、エラー復帰前タイマがセットされていなければ、ステップＳ８０８に移行する。エラー復帰前タイマがセットされていれば、エラー復帰前タイマの値を−１し（ステップＳ８０５）、エラー復帰前タイマの値が０になったら（ステップＳ８０６）、エラーフラグのうちの、払出スイッチ異常検知エラー２および払出ケースエラーのビットをリセットし（ステップＳ８０７）、ステップＳ８０８に移行する。
【０４７８】
なお、ステップＳ８０７の処理が実行されるときに、払出スイッチ異常検知エラー２および払出ケースエラーのビットのうちには、セット状態ではないエラービットがある場合もあるが、セット状態にないエラービットをリセットしても何ら問題はない。以上のように、この実施の形態では、払出スイッチ異常検知エラー２または払出ケースエラーのビットをセットする原因になったエラーが発生した場合には、エラー解除スイッチ３７５が押下されることによってエラー解除される。
【０４７９】
以上のように、払出制御手段は、球払出装置９７が遊技球の払い出しを行ったにもかかわらず払出個数カウントスイッチ３０１が１個も遊技球を検出しなかったときには遊技球を払い出すためのリトライ動作をあらかじめ決められた所定回（例えば２回）を限度として球払出装置９７に実行させる補正払出制御を行った後、払出個数カウントスイッチ３０１が１個も遊技球を検出しなかったことが検出されたときには（図７８のステップＳ６６１以降を参照）、払い出しに関わる制御状態をエラー状態に移行させ、エラー状態においてエラー解除スイッチ３７５からエラー解除信号が出力されたことを条件に再度補正払出制御を行わせる補正払出制御再起動処理を実行する。
【０４８０】
さらに、エラー状態における再払出処理の実行中（具体的には払出ケースエラーをセットする前の再払出処理中およびエラー解除スイッチ３７５押下後の再払出処理中）でも、図７４に示すステップＳ６０１〜Ｓ６０４の処理は実行されている。すなわち、払い出しに関わるエラーが生じているときでも、遊技球が払出個数カウントスイッチ３０１を通過すれば、賞球未払出個数カウンタや球貸し未払出個数カウンタの値が減算される。従って、エラー状態から復帰したときの賞球未払出個数カウンタや球貸し未払出個数カウンタの値は、実際に払い出された遊技球数を反映した値になっている。すなわち、払い出しに関わるエラーが発生しても、実際に払い出した遊技球数を正確に管理することができる。
【０４８１】
また、図７７〜図７９に示された払出通過待ち処理において、再払出処理が実行された結果、遊技球が払い出されたことが確認されたときでも、払出ケースエラーのビットはリセットされない。払出ケースエラーのビットがリセットされるのは、あくまでも、エラー解除スイッチ３７５が操作されたとき（具体的は、操作後エラー復帰時間が経過したとき）である（ステップＳ８０２，Ｓ８０７）。すなわち、遊技球が払出個数カウントスイッチ３０１を通過したこと等にもとづいて自動的に払出ケースエラー（払出不足エラー）の状態が解除されるということはなく、人為的な操作を経ないと払出ケースエラーは解除されない。従って、遊技店員等は、確実に払出不足が発生したことを認識することができる。
【０４８２】
エラー解除スイッチ３７５が操作されたことによってハードウェア的にリセット（払出制御用マイクロコンピュータ３７０に対するリセット）がかかるように構成されている場合には、エラー解除スイッチ３７５が操作されたことによって例えば賞球未払出個数カウンタの値もクリアされてしまう。しかし、この実施の形態では、払出制御手段が、エラー解除スイッチ３７５が操作されたことによって再払出動作を再び行うように構成されているので、確実に払出処理が実行され、遊技者に不利益を与えないようにすることができる。
【０４８３】
ステップＳ８０８では、払出制御用マイクロコンピュータ３７０は、満タンスイッチ４８の検出信号を確認する。満タンスイッチ４８の検出信号が出力されていれば（オン状態であれば）、エラーフラグのうちの満タンエラービットをセットする（ステップＳ８０９）。満タンスイッチ４８の検出信号がオフ状態であれば、満タンエラービットをリセットする（ステップＳ８１０）。
【０４８４】
また、払出制御用マイクロコンピュータ３７０は、球切れスイッチ１８７の検出信号を確認する（ステップＳ８１１）。球切れスイッチ１８７の検出信号が出力されていれば（オン状態であれば）、エラーフラグのうちの球切れエラービットをセットする（ステップＳ８１２）。球切れスイッチ１８７の検出信号がオフ状態であれば、球切れエラービットをリセットする（ステップＳ８１３）。なお、球切れエラービットをセットされているときには、ステップＳ７７１の表示制御処理において、出力ポートバッファにおける球切れＬＥＤに対応したビットを点灯状態に対応した値にする。
【０４８５】
さらに、払出制御用マイクロコンピュータ３７０は、主基板３１からの接続確認信号の状態を確認し（ステップＳ８１５）、接続確認信号が出力されていなければ（オフ状態であれば）、主基板未接続エラービットをセットする（ステップＳ８１６）。また、接続確認信号が出力されていれば（オン状態であれば）、主基板未接続エラービットをリセットする（ステップＳ８１７）。なお、ステップＳ８１５等の処理を実行することによって通信に関わる異常を検出する通信異常検出手段は払出制御用マイクロコンピュータ３７０に含まれるので、払出制御基板３７に搭載されていることになる。
【０４８６】
また、払出制御用マイクロコンピュータ３７０は、各スイッチの検出信号の状態が設定される各スイッチタイマのうち払出個数カウントスイッチ３０１に対応したスイッチタイマの値を確認し、その値がスイッチオン最大時間（例えば「２４０」）を越えていたら（ステップＳ８１８）、エラーフラグのうち払出スイッチ異常検知エラー１のビットをセットする（ステップＳ８１９）。また、払出個数カウントスイッチ３０１に対応したスイッチタイマの値がスイッチオン最大時間以下であれば、払出スイッチ異常検知エラー１のビットをリセットする（ステップＳ８２０）。なお、各スイッチタイマの値は、ステップＳ７６１のスイッチチェック処理において、各スイッチの検出信号を入力する入力ポートの状態がスイッチオン状態であれば＋１され、オフ状態であれば０クリアされる。従って、払出個数カウントスイッチ３０１に対応したスイッチタイマの値がスイッチオン最大時間を越えていたということは、スイッチオン最大時間を越えて払出個数カウントスイッチ３０１がオン状態になっていることを意味し、払出個数カウントスイッチ３０１の断線または払出個数カウントスイッチ３０１の部分で遊技球が詰まっていると判断される。
【０４８７】
また、払出制御用マイクロコンピュータ３７０は、払出個数カウントスイッチ３０１に対応したスイッチタイマの値がスイッチオン判定値（例えば「２」）になった場合に（ステップＳ８２１）、球貸し動作中フラグおよび賞球動作中フラグがともにリセット状態であれば、払出動作中でないのに払出個数カウントスイッチ３０１を遊技球が通過したとして、エラーフラグのうち払出スイッチ異常検知エラー２のビットをセットする（ステップＳ８２２，Ｓ８２３）。また、球貸し動作中フラグまたは賞球動作中フラグがセットされていれば、払出スイッチ異常検知エラー２のビットをリセットする（ステップＳ８２４）。
【０４８８】
さらに、払出制御用マイクロコンピュータ３７０は、カードユニット５０からのＶＬ信号の入力状態を確認し（ステップＳ８２５）、ＶＬ信号が入力されていなければ（オフ状態であれば）、エラーフラグのうちプリペイドカードユニット未接続エラービットをセットする（ステップＳ８２６）。また、ＶＬ信号が入力されていれば（オン状態であれば）、プリペイドカードユニット未接続エラービットをリセットする（ステップＳ８２７）。
【０４８９】
なお、ステップＳ７７１の表示制御処理では、エラーフラグ中のエラービットに応じた表示（数値表示）による報知をエラー表示用ＬＥＤ３７４によって行う。この実施の形態では、主基板３１に搭載された遊技制御用マイクロコンピュータ５６０と払出制御基板３７に搭載された払出制御用マイクロコンピュータ３７０とが賞球払出に関して双方向通信を行うのであるが、通信エラーをエラー表示用ＬＥＤ３７４によって報知することができる。
【０４９０】
また、通信エラーは、払出制御用マイクロコンピュータ３７０の側でも検出されるので、遊技制御用マイクロコンピュータ５６０と払出制御用マイクロコンピュータ３７０とが賞球払出に関して双方向通信を行うようにしても、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）の負担を増すことなく通信エラーを検出できる。
【０４９１】
さらに、この実施の形態では、エラー表示用ＬＥＤ３７４によって視覚的にエラー報知を行うようにしたが、報知の態様は視覚的なものに限られない。例えば、払出制御基板３７にブザー等の音発生手段を搭載したり、払出制御基板３７と電気的に接続されブザー等を搭載したブザー基板を設け、ブザー等によってエラー報知を行うようにしてもよい。また、スピーカ等の音声出力手段を用いて、音声によってエラーが発生したこととエラーの種類とを報知するようにしてもよい。
【０４９２】
図８５（Ａ）は、払出ケースエラー（払出不足エラー）の発生の様子を示すタイミング図であり、図８５（Ｂ）は、エラー解除スイッチ３７５の操作時の様子を示すタイミング図である。
【０４９３】
図８５（Ａ）に示すように、所定個の遊技球を払い出すために払出モータ２８９を回転させ、回転停止後、最後に払い出されたはずの遊技球が払出個数カウントスイッチ３０１を通過した後に（この例では４０２．０８７ｍｓ後に）、未払出の遊技球があるか否かが確認され（ステップＳ６５４の判定に相当）、未払出の遊技球があれば、再払出動作が実行される。図５３（Ａ）には、２回の再払出動作が実行された例が示されている。そして、２回の再払出動作が実行された場合に、払出ケースエラーと判定され（ステップＳ６７２の判定に相当）、ステップＳ７７１の表示制御処理によってエラー表示ＬＥＤ３７４に「４」が表示される（図８２参照）。
【０４９４】
また、図８５（Ｂ）に示すように、エラー解除スイッチ３７５が操作されると、エラー解除時間の経過後に、再び、再払出動作が開始される。なお、再び再払出動作が開始されるときに、エラー表示ＬＥＤ３７４における「４」の表示が消去される。すなわち、エラー解除スイッチ３７５の操作後に補正払出制御が行われているときには払出不足のエラーを示す報知は行われていない。
【０４９５】
以上に説明したように、この実施の形態では、遊技機への電源投入が開始されてからタイマ割込設定を行うまでに乱数回路５０３の初期設定（乱数回路設定処理）を行うとともに、乱数回路設定処理において、遊技制御用マイクロコンピュータ５６０固有のＩＤナンバにもとづく値を乱数の初期値として設定する。そのため、乱数回路５０３が生成する乱数のランダム性を向上させることができる。また、乱数のランダム性を向上させることができるので、乱数生成のタイミングを遊技者や遊技店に認識されにくくすることができ、無線信号を用いた取り込み信号を遊技機に対して発生させることによって、大当り状態などの特定遊技状態への移行条件を不正に成立させられてしまうことを防止することができる。
【０４９６】
また、この実施の形態では、シリアル通信回路５０５が割り込み要求を行った場合に、通信エラーを割込原因とする場合の割込処理を優先的に実行し、通信を禁止状態に制御する。そのため、通信エラーが発生した状態で遊技機に搭載されている払出制御基板３７と通信を行うことを防止できる。よって、通信エラーによる誤動作を防止することができる。
【０４９７】
例えば、シリアル通信回路５０５においてオーバーランが発生すると、受信データレジスタ７１１内の受信データが読み込まれる前に受信用シフトレジスタ７１３に次の受信データが格納されてしまうので、受信データが上書きされてしまい遊技制御用マイクロコンピュータ５６０が受信データを正しく読み込めなくなってしまう。そのため、各制御基板と正しく通信を行えなくなり、遊技制御用マイクロコンピュータ５６０が誤動作をする原因となる。この実施の形態では、オーバーランが発生すると、シリアル通信回路５０５が通信エラー時割込要求を行い、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が通信を禁止状態に制御する。そのため、オーバーランの発生によって遊技制御用マイクロコンピュータ５６０が誤動作することを防止することができる。
【０４９８】
また、例えば、シリアル通信回路５０５においてノイズエラーが発生すると、ノイズによって正しい受信データを受信できない可能性が高く、遊技制御用マイクロコンピュータ５６０が誤動作をする原因となる。この実施の形態では、ノイズエラーが発生すると、シリアル通信回路５０５が通信エラー時割込要求を行い、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が通信を禁止状態に制御する。そのため、ノイズエラーの発生によって遊技制御用マイクロコンピュータ５６０が誤動作することを防止することができる。
【０４９９】
また、例えば、シリアル通信回路５０５においてフレーミングエラーが発生すると、受信データのストップビットを正しく受信できなかった状態であるので、正しい受信データを受信できない可能性が高く、遊技制御用マイクロコンピュータ５６０が誤動作をする原因となる。この実施の形態では、フレーミングエラーが発生すると、シリアル通信回路５０５が通信エラー時割込要求を行い、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が通信を禁止状態に制御する。そのため、フレーミングエラーの発生によって遊技制御用マイクロコンピュータ５６０が誤動作することを防止することができる。
【０５００】
また、例えば、シリアル通信回路５０５においてパリティエラーが発生すると、受信データの各データビットまたはパリティビットを正しく受信できなかった状態であるので、正しい受信データを受信できない可能性が高く、遊技制御用マイクロコンピュータ５６０が誤動作をする原因となる。この実施の形態では、パリティエラーが発生すると、シリアル通信回路５０５が通信エラー時割込要求を行い、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が通信を禁止状態に制御する。そのため、パリティエラーの発生によって遊技制御用マイクロコンピュータ５６０が誤動作することを防止することができる。
【０５０１】
また、この実施の形態では、シリアル通信回路５０５において通信エラーが発生すると、払出制御基板３７への賞球個数信号の送信と、払出制御基板３７からの賞球ＡＣＫコマンドの受信とを禁止するように制御する。例えば、通信エラーの発生時に賞球個数信号を払出制御基板３７に送信してしまうと、誤った賞球個数信号が送信されてしまう可能性がある。そのため、誤った賞球個数信号に示される賞球数にもとづいて誤った数の遊技球が払い出されてしまう可能性があり、遊技結果に影響を及ぼす虞がある。この実施の形態では、通信エラーが発生すると、払出制御基板３７への賞球個数信号の送信を禁止するように制御するので、誤った賞球コマンドにもとづいて誤った数の遊技球の払出が行われ、遊技結果に影響を及ぼしてしまうことを防止することができる。
【０５０２】
なお、シリアル通信回路５０５において通信エラーが発生すると、各制御基板からのデータの受信のみを防止するようにしてもよい。例えば、遊技制御手段と演出制御手段との間でシリアル通信を行う場合を考える。この場合、遊技制御用マイクロコンピュータ５６０と演出制御用マイクロコンピュータとの間で行われる通信は、遊技制御用マイクロコンピュータ５６０から演出制御用マイクロコンピュータへの演出制御コマンドの送信だけであり、演出制御用マイクロコンピュータから遊技制御用マイクロコンピュータ５６０へのコマンドの送信はない。すなわち、遊技制御用マイクロコンピュータ５６０と演出制御用マイクロコンピュータとの間では、一方向だけの通信が行われる。また、遊技制御用マイクロコンピュータ５６０から演出制御基板８０に誤った演出制御コマンドが送信されたとしても、可変表示装置９に誤った演出用の表示が行われるだけであり、誤った払出処理を実行してしまう場合と比較して、遊技結果に与える影響が小さい。そのため、遊技制御手段と演出制御手段との間でシリアル通信を行う場合、シリアル通信回路５０５において通信エラーが発生すると、遊技制御用マイクロコンピュータ５６０は、データの受信のみを禁止するように制御してもよい。
【０５０３】
また、この実施の形態では、乱数回路５０３の反転回路５３２が極性を反転させた反転クロック信号ＳＩ２を生成し、反転クロック信号ＳＩ２に同期して乱数の記憶を指示するためのラッチ信号を出力する。そのため、乱数を更新するタイミングと乱数値記憶回路５３１に乱数を記憶させるタイミングとをずらすことができ、生成した乱数を安定して確実に記憶させることができる。
【０５０４】
実施の形態２．
図８６は、第２の実施の形態の払出制御基板３７および球払出装置９７などの払出に関連する構成要素を示すブロック図である。図８６に示すように、払出制御基板３７には、ワークメモリとして使用される記憶手段としてのＲＡＭ（図示せず）、払出制御用プログラムを格納したＲＯＭ（図示せず）、およびプログラムに従って制御を実行する払出制御用ＣＰＵ３７１を含む払出制御用マイクロコンピュータ（電気部品制御用マイクロコンピュータの一例）３７０が搭載されている。この実施の形態では、払出制御用マイクロコンピュータ３７０は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されていればよく、ＲＯＭは外付けであっても内蔵されていてもよい。払出制御用ＣＰＵ３７１、ＲＡＭ、ＲＯＭおよびＩ／Ｏポート等は、払出制御手段を構成する。すなわち、払出制御手段は、ＲＡＭ、ＲＯＭおよび払出制御用ＣＰＵ３７１を含む払出制御用マイクロコンピュータ３７０と、Ｉ／Ｏポートとで実現される。また、Ｉ／Ｏポートは、払出制御用マイクロコンピュータ３７０に内蔵されていてもよい。払出制御用マイクロコンピュータ３７０におけるＲＡＭの少なくとも一部は、電源基板９１０に搭載されているバックアップ電源によって電源バックアップされている。この実施の形態では、全てのＲＡＭ領域が電源バックアップされているとする。よって、遊技機に対して電力供給がなされていないときにも、所定期間（バックアップ電源としてのコンデンサが放電してバックアップ電源が電力供給不能になるまで）は、ＲＡＭの記憶内容は保存される。また、払出制御用マイクロコンピュータ３７０は、遊技制御用マイクロコンピュータ５６０と同様のシリアル通信回路（図示せず）も内蔵している。
【０５０５】
球切れスイッチ１８７、満タンスイッチ４８および払出個数カウントスイッチ３０１からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｆに入力される。また、払出モータ位置センサ２９５からの検出信号は、中継基板７２を介して払出制御基板３７のＩ／Ｏポート３７２ｅに入力される。払出モータ位置センサ２９５は、払出モータ２８９の回転位置を検出するための発光素子（ＬＥＤ）と受光素子とによるセンサであり、遊技球が詰まったこと、すなわちいわゆる球噛みを検出するために用いられる。払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７０は、球切れスイッチ１８７からの球切れ状態を示す検出信号（非確保検出信号）を入力したとき、また、満タンスイッチ４８からの満タン状態を示す検出信号（貯留検出信号）を入力したときは、球払出処理を停止する。
【０５０６】
さらに、満タンスイッチ４８からの満タン状態を示す検出信号（貯留検出信号）は、払出制御基板３７にて分岐され、ローレベルの満タン信号として払出制御用マイクロコンピュータ３７０と主基板３１（詳細には、出力信号が主基板３１に入力されるＡＮＤ回路１５５の入力側の一方：図８７参照）とにそれぞれ入力される。遊技制御用マイクロコンピュータ５６０からの発射モータ９４への駆動信号（発射モータ信号）は、発射基板９０を介して発射モータ９４に伝えられる。
【０５０７】
なお、この実施の形態では、遊技制御用マイクロコンピュータ５６０が、発射モータ９４に発射モータ駆動信号を入力させるための発射モータ信号を発射基板９０に出力する。しかし、遊技制御用マイクロコンピュータ５６０からの信号を受けることなく、発射基板９０が、電力供給がされていれば発射モータ９４への発射モータ駆動信号を常時出力するようにしてもよい。なお、発射基板９０が発射モータ駆動信号を常時出力するように構成した場合には、発射基板９０は、状態信号の入力状態にもとづく遊技制御用マイクロコンピュータ５６０からの信号に応じて、発射モータ９４への発射モータ駆動信号を停止状態とするようにすればよい。そのようにすれば、発射基板９０が、電力供給がされていれば発射モータ９４への発射モータ駆動信号を常時出力するように構成した場合であっても、満タン信号が出力されているときや（満タン信号を発射基板９０に入力させるようにすればよい）、ＶＬ信号が停止されているときは、発射モータ９４への発射モータ駆動信号を停止状態にすることができる。
【０５０８】
この実施の形態では、第１の実施の形態の場合と同様に、賞球個数信号が送受信される。
【０５０９】
また、この実施の形態では、払出制御用マイクロコンピュータ３７０は、払出個数カウントスイッチ３０１からの検出信号にもとづいて、１個の賞球の払い出しを確認したときに、主基板３１に対して賞球カウント信号を送信する。さらに、払出制御用マイクロコンピュータ３７０は、遊技球の払い出しに関わるエラー（遊技球の払出処理ができない状態となっていることを示すエラーを意味する。具体的には、例えば、下皿満タン状態や球切れ状態が該当する。）が発生したときには、主基板３１に対して払出エラー信号を送信する。賞球カウント信号および払出エラー信号は、払出制御基板３７の出力ポート３７２ｂおよび出力回路３７３Ｂを介して主基板３１に送信される。そして、主基板３１において、入力回路６８およびＩ／Ｏポート部５７を介してＣＰＵ５６に入力される。
【０５１０】
また、電源基板９１０から、電源電圧が所定値以下に低下したことを示す電源断信号、およびＲＡＭの内容をクリアするためのクリアスイッチ９２１が操作されたことを示すクリア信号とが、入力ポート３７２ｇに入力される。
【０５１１】
払出制御用マイクロコンピュータ３７０は、出力ポート３７２ｂを介して、賞球払出数を示す賞球情報信号および貸し球数を示す球貸し個数信号をターミナル基板（枠用外部端子基板と盤用外部端子基板とを含む）１６０に出力する。なお、出力ポート３７２ｂの外側に、ドライバ回路が設置されているが、図５では記載が省略されている。
【０５１２】
また、払出制御用マイクロコンピュータ３７０は、出力ポート３７２ｃを介して、７セグメントＬＥＤによるエラー表示用ＬＥＤ３７４にエラー信号を出力する。さらに、出力ポート３７２ｂを介して、点灯／消灯を指示するための信号を球切れＬＥＤ５２に出力する。なお、払出制御基板３７の入力ポート３７２ｆには、エラー状態を解除するためのエラー解除スイッチ３７５からの検出信号が入力される。エラー解除スイッチ３７５は、ソフトウェアリセットによってエラー状態を解除するために用いられる。
【０５１３】
さらに、払出制御用マイクロコンピュータ３７０からの払出モータ２８９への駆動信号は、出力ポート３７２ａおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられる。なお、出力ポート３７２ａの外側に、ドライバ回路（モータ駆動回路）が設置されているが、図８６では記載が省略されている。
【０５１４】
遊技機に隣接して設置されているカードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、使用可表示ランプ、連結台方向表示器、カード投入表示ランプおよびカード挿入口が設けられている。インタフェース基板（中継基板）６６には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ６０、球貸し可ＬＥＤ６１、球貸しスイッチ６２および返却スイッチ６３が接続される。
【０５１５】
インタフェース基板６６からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ６２が操作されたことを示す球貸しスイッチ信号および返却スイッチ６３が操作されたことを示す返却スイッチ信号が与えられる。また、カードユニット５０からインタフェース基板６６には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｆおよび出力ポート３７２ｄを介して送受信される。カードユニット５０と払出制御基板３７の間には、インタフェース基板６６が介在している。よって、接続信号（ＶＬ信号）等の信号は、図８６に示すように、インタフェース基板６６を介してカードユニット５０と払出制御基板３７の間で送受信されることになる。
【０５１６】
パチンコ遊技機１の電源が投入されると、払出制御基板３７に搭載されている払出制御用マイクロコンピュータ３７０は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、電源が投入されると、ＶＬ信号を出力する。払出制御用マイクロコンピュータ３７０は、ＶＬ信号の入力状態によってカードユニット５０の接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。
【０５１７】
そして、払出制御用マイクロコンピュータ３７０は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。そして、払出が完了したら、払出制御用マイクロコンピュータ３７０は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でないことを条件に、遊技制御用マイクロコンピュータ５６０から払出指令信号を受けると賞球払出制御を実行する。
【０５１８】
カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。すなわち、カードユニット５０に対する電源基板９１０からの電力供給は、払出制御基板３７およびインタフェース基板６６を介して行われる。この例では、インタフェース基板６６内に配されているカードユニット５０に対するＡＣ２４Ｖの電源供給ラインに、カードユニット５０を保護するためのヒューズが設けられ、カードユニット５０に所定電圧以上の電圧が供給されることが防止される。
【０５１９】
また、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球が貸し出されるような場合でも本発明を適用できる。
【０５２０】
図８７は、カードユニット５０と払出制御基板３７との間で送受される信号を伝達するための回路構成例を示すブロック図である。図８７に示すように、カードユニット５０からの接続信号（ＶＬ信号）は、インタフェース基板６６を介して払出制御基板３７に入力される。払出制御基板３７に入力されたＶＬ信号は、払出制御基板３７に搭載されたフォトカプラ１５１を介して払出制御用マイクロコンピュータ３７０に入力される。なお、フォトカプラ１５１には、抵抗器１５２やコンデンサ１５３，１５４等の受動素子が接続されている。
【０５２１】
フォトカプラは、発光素子と受光素子を組み合わせ、光を媒体として信号の伝達を行う素子である。また、フォトカプラは、発光ダイオードとフォトトランジスタを一つのパッケージに入れた構造とされている。フォトカプラは、入出力間が電気的に絶縁されているので、電気的な雑音の除去等に広く使用されている。
【０５２２】
この例では、フォトカプラ１５１からの出力信号が払出制御基板３７上で分岐されてＡＮＤ回路１５５の入力側の一方に入力され、ＡＮＤ回路１５５の入力側の他方に払出制御基板３７にて分岐された満タン信号の一方が入力される。そして、ＡＮＤ回路１５５からの出力信号（状態信号）は、主基板３１に搭載されている遊技制御用マイクロコンピュータ５６０に入力される。従って、フォトカプラ１５１からの出力信号がローレベルとなっているとき、またはローレベルの満タン信号が出力されているときは、遊技制御用マイクロコンピュータ５６０への状態信号が停止する（ローレベル信号が入力する）ことになり、遊技制御用マイクロコンピュータ５６０から発射基板９０への発射モータ信号の出力が停止され、発射基板９０から発射モータ９４への発射モータ駆動信号が停止される。
【０５２３】
また、カードユニット５０からのユニット操作信号（ＢＲＤＹ信号）は、インタフェース基板６６に搭載されたフォトカプラ６６ａを介して払出制御基板３７に入力され、払出制御用マイクロコンピュータ３７０に入力される。同様に、カードユニット５０からの球貸し要求信号（ＢＲＱ信号）は、インタフェース基板６６に搭載されたフォトカプラ６６ｂを介して払出制御基板３７に入力され、払出制御用マイクロコンピュータ３７０に入力される。
【０５２４】
さらに、払出制御用マイクロコンピュータ３７０からの球貸し完了信号（ＥＸＳ信号）は、インタフェース基板６６に搭載されたフォトカプラ６６ｃを介してカードユニット５０に入力される。同様に、払出制御用マイクロコンピュータ３７０からのパチンコ機動作信号（ＰＲＤＹ信号）は、インタフェース基板６６に搭載されたフォトカプラ６６ｄを介してカードユニット５０に入力される。
【０５２５】
上記のように、カードユニット５０から払出制御用マイクロコンピュータ３７０に送信されるＶＬ信号を伝達するためのフォトカプラ１５１を払出制御基板３７に搭載するように構成したので、フォトカプラ１５１に接続される抵抗器１５２やコンデンサ１５３，１５４等の受動素子をも払出制御基板３７に搭載することができ、インタフェース基板６６にコンデンサを一切搭載しないようにすることができる。従って、インタフェース基板６６に何らかの不正回路が取り付けられたり、インタフェース基板６６が不正基板に交換されたりしたときに、その不正行為を容易に発見することができる。すなわち、一切搭載されていないはずのコンデンサがインタフェース基板６６に存在する場合には、何らかの不正行為が行われていると判断することができるため、不正行為を容易に発見することができるようになり、不正行為を防止することができるようになる。
【０５２６】
従来の遊技機では、例えば特開２００１−３４７０５４号公報（特に図１１）に記載されているように、インタフェース基板にコンデンサが搭載されていた。よって、払出制御用マイクロコンピュータに対して不正な信号を入力するための不正回路をインタフェース基板に設けた不正基板が作成され、正規のインタフェース基板が不正基板に交換された場合に、基板が交換されたことが発見されにくいという課題があった。
【０５２７】
不正基板には、例えば、入賞していない、あるいは球貸し要求がなされていないにもかかわらず、払出動作を実行させるための信号を払出制御基板に入力するための不正回路が搭載された不正インタフェース基板が想定される。そして、不正インタフェース基板を不正に取り付け、遊技機外部からの操作（例えばボタン操作、無線通信操作）によって、不正インタフェース基板から払出制御基板に対する信号の出力指令を行い、遊技媒体（遊技球やメダルなど）を不正に払い出させることにより、不正に遊技媒体を獲得することが考えられる。なお、不正インタフェース基板を作成する際には、その不正インタフェース基板に搭載される回路（あるいは不正インタフェース基板から出力される信号）を安定化させるために、コンデンサが必要とされ、コンデンサ等の受動素子が不正インタフェース基板に搭載されることになる。
【０５２８】
これに対し、この実施の形態では、インタフェース基板６６にコンデンサを全く搭載しない構成としているので、インタフェース基板にコンデンサが搭載されているか否かを確認するだけで、不正基板であるか否かを容易に見分けることができる。また、ＶＬ信号ラインのコンデンサ１５３，１５４を払出制御基板３７に搭載する際に、フォトカプラ１５１も一緒に払出制御基板３７に搭載する構成としているので、インタフェース基板６６と払出制御基板３７との間において無用に信号経路を往復させることを無くし、省スペース化や、配線数の低減を実現することができる。
【０５２９】
なお、図８７に示す構成例では、抵抗器１５２やコンデンサ１５３，１５４が接続されているフォトカプラ１５１のみが払出制御基板３７に搭載されているが、カードユニット５０と払出制御用基板３７との間で送受される信号を伝達する全てのフォトカプラ１５１，６６ａ〜６６ｄを払出制御基板３７に搭載するようにしてもよい。そのように構成すれば、一切搭載されていないはずのフォトカプラがインタフェース基板６６に存在する場合には、何らかの不正行為が行われていると判断することができるようになる。
【０５３０】
また、上記のように、払出制御基板３７に搭載されたフォトカプラ１５１からのＶＬ信号（貸出要求受付装置接続信号）の出力が分岐され、払出制御用マイクロコンピュータ３７０と、発射モータ９４を駆動するための発射モータ信号を出力する遊技制御用マイクロコンピュータ５６０とに入力される構成とされているので、フォトカプラ１５１によるＶＬ信号の伝達状態に応じて発射モータ９４の駆動を停止させることができるようになる。図８７に示したように、フォトカプラ１５１によって伝達されたＶＬ信号と、満タン信号とがＡＮＤ回路１５５に入力される。また、ＡＮＤ回路１５５の出力信号（状態信号）が主基板３１に入力される。そして、状態信号の入力状態がオフ状態になると、遊技制御用マイクロコンピュータ５６０は、発射モータ信号を停止する。このため、この実施の形態では、フォトカプラ１５１によって伝達されたＶＬ信号がオフ状態（ローレベル状態）のとき、または、ローレベルの満タン信号が出力されているときは、主基板３１からの発射モータ信号が停止され、発射基板９０からの発射モータ９４への発射モータ駆動信号がオフ状態に維持される。よって、フォトカプラ１５１がＶＬ信号を伝達していないときは、発射モータ９４の駆動が停止されることになる。
【０５３１】
図８８は、遊技機に設けられている主要な基板の接続状態を示すブロック図である。この実施の形態では、主基板３１から周辺基板（払出制御基板３７を除く。また、基板として形成されているものに限らず、端子が複数配列している端子盤も含む。）への信号は、中継基板（集中中継基板）７７を介して出力される。図８８に示す例では、情報端子盤３４、装飾ランプ２５を搭載した装飾ランプ基板７９および演出制御基板８０への信号が、集中中継基板７７を介して出力される。なお、遊技機に設けられている各スイッチ（上述した入賞口スイッチ等）の検出信号は、スイッチ中継基板７８を介して主基板３１に入力される。
【０５３２】
なお、図８８には、情報端子盤３４、装飾ランプ基板７９および演出制御基板８０が例示されているが、主基板３１から信号を入力する周辺基板として、さらに多くの基板が存在している。例えば、図８８には、１つの装飾ランプ基板７９が示されているが、遊技盤６におけるランプまたはＬＥＤの設置位置に応じて複数の装飾ランプ基板が設けられている。例えば、可変表示装置９の周囲に設けられているランプ・ＬＥＤを搭載した１つまたは複数の装飾ランプ基板が設けられ、大入賞口の周囲に設けられているランプ・ＬＥＤを搭載した１つまたは複数の装飾ランプ基板が設けられる。より多数の周辺基板が設けられていても、図８８に例示するように、主基板３１から出力される信号が、１つの集中中継基板７７を介して全ての周辺基板に出力されることが好ましい。すなわち、全ての周辺基板に対して１つの集中中継基板７７が設けられていることが好ましい。さらに、遊技用装置の一つである電気部品としてのソレノイドに駆動信号を出力するソレノイド回路５９からの駆動信号を、集中中継基板７７を経由するようにしてもよい。
【０５３３】
集中中継基板７７は、遊技機裏面において、基板ボックスに収容されている。すなわち、収納手段としての基板ボックスに集中中継基板７７が収納されて遊技機に取り付けられている。また、集中中継基板７７は、基板ボックスに強固に収納され、容易には遊技機から取り外すことができない構造となっている。基板ボックスは、集中中継基板７７が収容されたボックス本体が蓋部で覆われる構造である。なお、ボックス本体および蓋部は、外から内側を視認可能な（例えば透明）合成樹脂等で形成されている。基板ボックスの蓋部が閉じられて機構板に固定されている場合には、例えば透明の蓋部を介して集中中継基板７７の表面側を視認できる。また、基板ボックスの蓋部が開かれた状態では、例えば透明のボックス本体の裏面を介して集中中継基板７７の裏面側を視認できる。このように、集中中継基板７７の表面および裏面は基板ボックスの外部から容易に視認できるので、集中中継基板７７に不正がなされていないかどうかの調査を容易に行うことができる。なお、集中中継基板７７の片側を、例えば蝶番によって機構板に固定し、固定側を軸として集中中継基板７７を捲ることで集中中継基板７７の裏面を視認できるようにしてもよい。
【０５３４】
実施の形態３．
図８９は、第３の実施の形態のＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対して電源が投入され、リセット信号が入力されるリセット端子の入力レベルがハイレベルになると、ＣＰＵ５６は、プログラムの内容が正当か否かを確認するための処理であるセキュリティチェック処理を実行した後、ステップＳ１以降のメイン処理を開始する。なお、ハードウェア構成は、第１の実施の形態の場合と同様である。ただし、電源基板９１０からのリセット信号は、例えば主基板１３に搭載されている遅延回路によって所定時間遅延される。すなわち、遊技機に対して電力供給が開始されたときに、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、払出制御用マイクロコンピュータ３７０よりも所定時間遅れて立ち上がる。
【０５３５】
この実施の形態では、メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。
【０５３６】
次いで、遊技の進行を制御する遊技装置制御処理（遊技制御処理）の開始タイミングをソフトウェアで遅らせるためのソフトウェア遅延処理を実行する。具体的には、まず、ウェイトカウンタ１に、初期化ウェイト回数指定値１をセットする（ステップＳ８１）。また、ウェイトカウンタ２に、初期化ウェイト回数指定値２をセットする（ステップＳ８２）。なお、ウェイトカウンタ１，２として、ＣＰＵ５６が内蔵する汎用のレジスタ（ＨＬレジスタやＢＣレジスタ）が用いられる。そして、ウェイトカウンタ２の値が０になるまでウェイトカウンタ２の値を１ずつ減算する（ステップＳ８３，Ｓ８４）。ウェイトカウンタ２の値が０になったらウェイトカウンタ１の値を１減算し（ステップＳ８５）、ウェイトカウンタ１の値が０になっていなければ（ステップＳ８６）、ステップＳ８２に戻る。ウェイトカウンタ１の値が０になっていれば、ソフトウェア遅延処理を終了する。
【０５３７】
以上のようなソフトウェア遅延処理によって、ほぼ、［（初期化ウェイト回数指定値１）×（初期化ウェイト回数指定値２）×（ステップＳ８３，Ｓ８４の処理時間）］だけ、ソフトウェア遅延処理を実行しない場合に比べて、遊技制御処理の開始タイミングを遅延させることができる。換言すれば、所望の時間だけ遊技制御処理の開始タイミングを遅延させることができるように、初期化ウェイト回数指定値１，２の値が決定される。なお、初期化ウェイト回数指定値１，２の値は、ＲＯＭ５４に設定されている。また、ここで説明したソフトウェア遅延処理は一例であって、他の方法によってソフトウェア遅延処理を実現してもよい。
【０５３８】
この実施の形態で用いられる遊技制御用マイクロコンピュータ５６０は、第１の実施の形態におけるものと同じであるが、（内蔵デバイス（内蔵周辺回路）として、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。また、ＣＴＣは、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を備えている。
【０５３９】
ソフトウェア遅延処理を終了すると、内蔵デバイスレジスタの初期化（内蔵デバイスの入出力割り当てなどの設定）を行うとともに、内蔵デバイスであるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化を行う（ステップＳ４）。ＰＩＯの初期化とは、例えば、出力ポートの全ビットにオフ状態の値を設定することである。ＣＴＣの初期化とは、タイマのモード設定等のことである。
【０５４０】
次いで、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、払出制御起動信号を払出制御基板３７に送信する払出制御起動信号送信処理を実行した後（ステップＳ５）、第１の実施の形態の場合と同様に、ステップＳ６以降の処理を実行する（図３９参照）。
【０５４１】
第１の実施の形態の場合と同様に、払出制御用マイクロコンピュータ３７０は、リセット信号がハイレベルになると動作可能状態になる。動作可能状態になると、まず、初期設定処理の一部を実行する。その後、主基板３１から払出制御起動信号が送信されてくるのを待ち、払出起動コマンドを受信できたら、クリアスイッチ９２１からのクリア信号の状態のチェック処理を行った後、払出制御処理を開始する。なお、クリアスイッチ９２１からのクリア信号がオン状態を示していたら、ＲＡＭクリア処理等を行う。
【０５４２】
ＣＰＵ５６は、クリアスイッチ９２１からのクリア信号の状態のチェック処理を行う直前に払出制御起動信号を送信し、払出制御用マイクロコンピュータ３７０は、払出制御起動信号の受信を確認したらクリアスイッチ９２１からのクリア信号の状態のチェック処理を行う。また、この実施の形態では、セキュリティチェック処理およびソフトウェア遅延処理の実行によって、ＣＰＵ５６が払出制御起動信号送信処理を開始する時点では、払出制御用マイクロコンピュータ３７０は、払出制御起動信号が送信されてくるのを待つ状態になっている。
【０５４３】
よって、例えば、払出制御用マイクロコンピュータ３７０（具体的には払出制御用ＣＰＵ３７１）はクリアスイッチ９２１のクリア信号の状態のチェック処理を行ったにもかかわらず、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６がクリアスイッチ９２１からのクリア信号の状態のチェック処理を行わないという状況が生ずることが確実に防止される。逆に、ＣＰＵ５６がクリアスイッチ９２１からのクリア信号の状態のチェック処理を行ったにもかかわらず、払出制御用マイクロコンピュータ３７０がクリアスイッチ９２１からのクリア信号の状態のチェック処理を行わないという状況が生ずることが確実に防止される。すなわち、操作手段の操作にもとづいて遊技制御用マイクロコンピュータ５６０および払出制御用マイクロコンピュータ３７０の双方における各変動データ記憶手段の内容を確実に初期化できる。
【０５４４】
実施の形態４．
第１の実施の形態では、ラッチ信号生成回路５３３に入力するクロック信号を反転させて、乱数を更新するタイミングと乱数値記憶回路５３１に乱数を記憶させるタイミングとをずらすようにしたが、ラッチ信号生成回路５３３に入力するクロック信号を遅延させるようにしてもよい。以下、ラッチ信号生成回路５３３に入力するクロック信号を遅延させる第４の実施の形態を説明する。
【０５４５】
なお、この実施の形態において、第１の実施の形態と同様の構成および処理をなす部分についてはその詳細な説明を省略し、主として第１の実施の形態と異なる部分について説明する。
【０５４６】
図９０は、乱数回路５０３の他の構成例を示すブロック図である。なお、この実施の形態において、１２ビット乱数回路５０３ａと１６ビット乱数回路５０３ｂとの基本的な構成は同じである。図９０に示すように、この実施の形態では、乱数回路５０３が、図６に示した反転回路５３２に代えて遅延回路５３２Ａを含む点で、第１の実施の形態と異なる。
【０５４７】
遅延回路５３２Ａは、クロック信号出力回路５２４から入力する乱数発生用クロック信号ＳＩ１を遅延させることによって、クロック信号を遅延させた遅延クロック信号ＳＩ４を生成する。また、遅延回路５３２Ａは、生成した遅延クロック信号ＳＩ４をラッチ信号生成回路５３３に出力する。従って、この実施の形態では、ラッチ信号生成回路５３３は、乱数発生用クロック信号ＳＩ１を遅延させた遅延クロック信号ＳＩ４に同期して、乱数値記憶回路５３１にラッチ信号を出力することになる。
【０５４８】
なお、遅延回路５３２Ａ以外の乱数回路５０３の各構成要素の基本的な機能は、第１の実施の形態で示したそれらの機能と同様である。
【０５４９】
以上に説明したように、この実施の形態では、乱数回路５０３の遅延回路５３２Ａが遅延クロック信号ＳＩ４を生成し、遅延クロック信号ＳＩ４に同期して乱数の記憶を指示するためのラッチ信号を出力する。そのため、乱数を更新するタイミングと乱数値記憶回路５３１に乱数を記憶させるタイミングとをずらすことができ、生成した乱数を安定して確実に記憶させることができる。
【０５５０】
実施の形態５．
上記に示した各実施の形態では、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が通信エラー時の割込処理を他の割込処理に優先して実行する場合を説明したが、通信エラー時の割込処理以外の割込処理（例えば、受信時の割込処理）を優先して実行するようにしてもよい。以下、受信時の割込処理を優先して実行する第５の実施の形態を説明する。
【０５５１】
なお、本実施の形態において、第１の実施の形態と同様の構成および処理をなす部分についてはその詳細な説明を省略し、主として第１の実施の形態と異なる部分について説明する。
【０５５２】
この実施の形態では、ＣＰＵ５６は、図３８および図３９と同様の処理に従ってメイン処理を実行する。メイン処理において、ステップＳ１からステップＳ１５ａまでの処理（ステップＳ８０の処理、ステップＳ９１からステップＳ９３までの処理を含む）は、第１の実施の形態で示したそれらの処理と同様である。また、ステップＳ１６からステップＳ１９までの処理は、第１の実施の形態で示したそれらの処理と同様である。
【０５５３】
ステップＳ１５ａのシリアル通信回路設定処理を実行し、シリアル通信回路５０５を初期設定すると、ＣＰＵ５６は、シリアル通信回路５０５の割り込み要求に応じて実行する割込処理の優先順位を初期設定する（ステップＳ１５ｂ）。この実施の形態では、あらかじめ指定情報においてシリアル通信回路５０５が受信データを受信したことを割込原因とする割込処理が指定されている。そして、ＣＰＵ５６は、指定情報にもとづいて、受信データを受信したことを割込原因とする割込処理を優先して実行するように初期設定する。この場合、例えば、ＣＰＵ５６は、受信データを受信したことを割込原因とする割込処理を優先して実行する旨を示す受信時割込優先実行フラグをセットする。
【０５５４】
ＣＰＵ５６は、メイン処理におけるステップＳ１７からステップＳ１９までのループ処理において、割り込み許可状態である間にシリアル通信回路５０５からの割り込み要求があると、図５７に示す処理に従って、シリアル通信回路５０５が割り込み要求を行った割り込み原因に応じた割り込み処理を実行する。
【０５５５】
ＣＰＵ５６は、いずれかの割込処理を優先して実行する旨が初期設定されているか否かを判断する。例えば、ＣＰＵ５６は、いずれかの割込処理を優先して実行する旨のフラグがセットされているか否かを判断する。この実施の形態では、ＣＰＵ５６は、受信時割込優先実行フラグがセットされていることにもとづいて、受信データを受信したことを割込原因とする割込処理を優先して実行する。
【０５５６】
シリアル通信回路５０５から割り込み要求があると、ＣＰＵ５６は、シリアル通信回路５０５のステータスレジスタＡ７０５の各ビットを確認し、割り込み原因を特定する。この実施の形態では、ＣＰＵ５６は、ステータスレジスタＡ７０５のビット５を優先的に確認し、割り込み原因を特定する。すなわち、ＣＰＵ５６は、シリアル通信回路５０５が受信データを受信したことを割り込み原因として割り込み要求したか否かを、他の割り込み原因（通信エラーの発生または送信データの送信完了）に優先して判断する。ステータスレジスタＡのビット５が「１」であると判断すると、ＣＰＵ５６は、割り込み原因がシリアル通信回路５０５が受信データを受信したことであると特定する。
【０５５７】
割り込み原因がシリアル通信回路５０５が受信データを受信したことであると特定すると、ＣＰＵ５６は、図５７（ｂ）に示す受信時割込処理を優先して実行する。この場合、ＣＰＵ５６は、シリアル通信回路５０５が受信データを受信していることを示す受信時割込フラグをセットする。
【０５５８】
この実施の形態では、遊技制御用マイクロコンピュータ５６０のＣＰＵ５６は、メイン処理において、割込許可状態に設定する前に、割込処理の優先順位を初期設定する。そのため、複数種類の割込原因に対応する割込処理のうち、優先して実行させるべき割込処理を確実に実行することができる。また、優先して実行させる割込処理を初期設定できるので、ＣＰＵ５６に実行させるプログラムの自由度を向上させることができる。
【０５５９】
例えば、賞球処理における受信処理（例えば、ステップＳ１２３４の賞球ＡＣＫ待ち処理）において、ステータスレジスタＡ７０５の各ビットを確認し、シリアル通信回路５０５で通信エラーが発生しているか否かを判断するようなプログラムを組んでいる場合、通信エラーの発生を割込原因とする割込処理を実行しなくても、通信エラーの発生時にコマンドを受信しないように制御できる。従って、受信処理において通信エラーの発生を確認するようなプログラムを組んでいる場合には、データを受信したことを割込原因とする割込処理を優先して実行することによって、ＣＰＵ５６に実行させるプログラムの自由度を向上させることができる。
【０５６０】
なお、上記の各実施の形態では、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）は、遊技制御処理を実行可能な状態になると払出制御起動信号を払出制御用マイクロコンピュータ３７０に送信するようにしたが、払出制御起動信号を送信しなくてもよい。また、第３の実施の形態では、遊技制御用マイクロコンピュータ５６０（具体的にはＣＰＵ５６）が払出制御起動信号を送信する前にソフトウェア処理によって遅延時間を設けるようにしたが、その場合に、図６９に示された第１の実施の形態の場合と同様に、払出制御用マイクロコンピュータ３７０も、ソフトウェア処理によって遅延時間を設けるようにしてもよい。
【０５６１】
また、主基板３１は一般に基板ボックスに収納されているが、主基板３１の裏面に不正基板（以下、なりすまし基板という。）を接続するような不正行為がなされる可能性がある。そのようななりすまし基板は、本来の主基板３１と同等の機能を備えている上に、主基板３１よりも小型に形成されている。従って、発見が難しい。また、不正に大当りを生じさせるような機能を備えている。そして、本来主基板３１に接続されるべき電気部品や他の基板が、なりすまし基板に接続され、主基板３１に代わって遊技制御処理を実行する。すなわち、主基板３１と電気部品や他の基板とを接続するケーブルのコネクタを外し、なりすまし基板側に接続する。
【０５６２】
そのようななりすまし基板の発見を容易にするために、以下のような対策を施すことが望ましい。
【０５６３】
（１）基板ボックス内にスピーカを搭載し、そのスピーカを演出に用いる。スピーカから出力される音が演出とずれている場合には、なりすまし基板が存在していると推定できる。
（２）基板ボックス内に報知機器を搭載し、大当り中に報知機器によって報知を行うように構成する。可変表示装置９において大当り遊技の演出が実行されているときに、報知機器による報知がなされない場合には、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
（３）主基板３１にテスト用スイッチを搭載し、テスト用スイッチが押下された場合には、他の電気部品制御基板にテストコマンドを送信するように構成する。テスト用スイッチを押下してもテストコマンドが送信されない場合には、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
（４）主基板３１において、コネクタ外れを検出して報知する機能を搭載する。報知がなされた場合には、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
（５）基板ボックス内に入賞に応じて報知を行う報知機器を搭載する。入賞が生じているにも関わらず報知がなされない場合には、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
【０５６４】
（６）主基板３１に遊技中断スイッチを設ける。そして、遊技中断スイッチを押下している状態で入賞を生じさせる。そのときに遊技が中断せず進行した場合には、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
（７）遊技制御用マイクロコンピュータ５６０に、賞球未払出個数が所定個以上になったら報知機器によって報知する機能を搭載する。報知がなされたら、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
【０５６５】
（８）遊技制御用マイクロコンピュータ５６０のＩＤと、他の基板上のマイクロコンピュータのＩＤとを相互に監視する機能を備える。他の基板上のマイクロコンピュータが、遊技制御用マイクロコンピュータ５６０の正規のＩＤを受信できない場合には、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
（９）遊技制御用マイクロコンピュータ５６０の照合検査において、遊技制御用マイクロコンピュータ５６０に対する入力信号がないと照合ＮＧ信号を出力するように構成する。入賞を生じさせつつ照合検査を行ったときに照合ＮＧ信号が出力されたら、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
【０５６６】
（１０）主基板３１と電気部品や他の基板とを接続するケーブル長をできるだけ短くしておく。ケーブル長に余裕が生じていたら、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
（１１）主基板３１と電気部品や他の基板とを接続するケーブルを、主基板３１の裏面を通らないように設置する。ケーブルが主基板３１の裏に隠れていたら、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
（１２）主基板３１と電気部品や他の基板とを接続するケーブルのコネクタを容易に外せない構造にする。コネクタに外れた痕跡が残っていれば、ケーブルが主基板３１の裏に隠れていたら、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
（１３）基板ボックスと取付面との間の隙間をなくす。基板ボックスが裏側に出ていたら、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
（１４）遊技機裏面において各基板を覆うようなカバーを設け、カバーが容易に外れない構造にする。カバーが外れた痕跡があれば、主基板３１に代わってなりすまし基板が遊技制御処理を行っている可能性がある。
【０５６７】
次に、上記に示した各実施の形態における遊技機の他の一例であるスロット機（スロットマシン）の全体の構成について説明する。図９１はスロット機を正面からみた正面図である。
【０５６８】
図９１に示すように、スロット機６００は、中央付近に遊技パネル６０１が着脱可能に取り付けられている。また、遊技パネル６０１の前面の中央付近には、複数種類の図柄が可変表示される可変表示装置６０２が設けられている。この実施の形態では、可変表示装置６０２には、「左」、「中」、「右」の３つの図柄表示エリアがあり、各図柄表示エリアに対応してそれぞれ図柄表示リール６０２ａ，６０２ｂ，６０２ｃが設けられている。
【０５６９】
遊技パネル６０１の下部には、遊技者が各種の操作を行うための各種入力スイッチ等が配される操作テーブル６２０が設けられている。操作テーブル６２０の奥側には、コインを１枚ずつＢＥＴする（かける）ためのＢＥＴスイッチ６２１、１ゲームでかけることのできる最高枚数（この実施の形態では３枚）ずつコインをＢＥＴするためのＭＡＸＢＥＴスイッチ６２２、精算スイッチ６２３、およびコイン投入口６２４が設けられている。コイン投入口６２４に投入されたコインは、図示しない投入コインセンサによって検知される。
【０５７０】
操作テーブル６２０の手前側には、スタートスイッチ６２５、左リールストップスイッチ６２６ａ、中リールストップスイッチ６２６ｂ、右リールストップスイッチ６２６ｃおよびコイン詰まり解消スイッチ６２７が設けられている。操作テーブル６２０の手前左右には、それぞれランプ６２８ａ，６２８ｂが設けられている。操作テーブル６２０の下部には、効果音等を出力するスピーカ６３０が設けられている。
【０５７１】
遊技パネル６０１の上部には、遊技者に遊技方法や遊技状態等を報知する画像表示装置（ＬＣＤ：液晶表示装置）６４０が設けられている。例えば、入賞発生時に、キャラクタが所定動作を行う画像を画像表示装置６４０に表示することで、後述する当選フラグが設定されていることを遊技者に報知する。また、画像表示装置６４０の左右には、効果音を発する２つのスピーカ６４１Ｌ，６４１Ｒが設けられている。
【０５７２】
なお、スロット機６００で発生する入賞役には、小役入賞と、リプレイ入賞と、ビッグボーナス入賞と、レギュラーボーナス入賞とがある。スロット機６００では、スタートスイッチ６２５を操作したタイミングで乱数が抽出され、上記いずれかの入賞役による入賞の発生を許容するか否かを決定する。入賞の発生が許容されていることを、「内部当選している」という。内部当選した場合、その旨を示す当選フラグがスロット機６００の内部で設定される。当選フラグが設定された状態でのゲームでは、その当選フラグに対応する入賞役を引き込むことが可能なようにリール６０２ａ〜６０２ｃが制御される。一方、当選フラグが設定されていない状態でのゲームでは、入賞が発生しないようにリール６０２ａ〜６０２ｃが制御される。
【０５７３】
なお、スロット機６００の遊技の進行を制御する遊技制御用マイクロコンピュータ（具体的には遊技制御用マイクロコンピュータのＣＰＵ）は、乱数を発生する乱数回路（１２ビット乱数回路および１６ビット乱数回路）を内蔵する。また、遊技制御用マイクロコンピュータは、スタートスイッチ６２５を操作したタイミングで、乱数回路が発生した乱数（ランダムＲ）を抽出する。例えば、スタートスイッチ６２５が押下されると、遊技制御用マイクロコンピュータは、スタートスイッチ６２５から検出信号ＳＳを入力する。また、乱数回路のタイマ回路５３４は、所定時間継続して検出信号ＳＳが入力されたことを検出すると、乱数値取込レジスタ５３９に乱数値取込データ「０１ｈ」を書き込み、ラッチ信号生成回路５３３がラッチ信号ＳＬを乱数値記憶回路５３１に出力する。ラッチ信号ＳＬを入力すると、乱数値記憶回路５３１は、カウンタ５２１が更新したカウント値を読み込んで記憶する。また、遊技制御用マイクロコンピュータは、所定回数（例えば、３回）継続して検出信号ＳＳが入力されたことを検出すると、出力制御用信号ＳＣを乱数回路の乱数値記憶回路に出力し、乱数回路から乱数値（ランダムＲ）を抽出する。そして、遊技制御用マイクロコンピュータは、抽出したランダムＲにもとづいて入賞の発生を許容するか否かを決定する。
【０５７４】
また、スロット機６００の遊技制御用マイクロコンピュータは、シリアル通信回路を内蔵し、スロット機６００の各制御基板（払出制御基板や演出制御基板）と各種コマンドをシリアル通信する。
【０５７５】
次に、スロット機によって提供されるゲームの概要について説明する。
例えば、コイン投入口６２４からコインが投入されＢＥＴスイッチ６２１またはＭＡＸＢＥＴスイッチ６２２が押下される等してかけ数が設定されると、スタートスイッチ６２５の操作が有効となる。そして、遊技者によってスタートスイッチ６２５が操作されると、可変表示装置６０２に設けられている各図柄表示リール６０２ａ〜６０２ｃが回転を始める。また、スタートスイッチ６２５を操作したタイミングで、レギュラーボーナス入賞またはビッグボーナス入賞が内部当選した場合には、例えば、画像表示装置６４０に所定のキャラクタが所定の動作を行っている画面を表示する等して、内部当選した旨が遊技者等に報知される。
【０５７６】
各図柄表示リール６０２ａ〜６０２ｃが回転を始めてから所定時間が経過すると、各リールストップスイッチ６２６ａ〜６２６ｃの操作が有効となる。この状態で、遊技者が各リールストップスイッチ６２６ａ〜６２６ｃのいずれかを押下すれば、操作されたストップスイッチに対応するリールの回転が停止する。なお、各図柄表示リール６０２ａ〜６０２ｃを停止させずに、所定期間以上放置した場合には、各図柄表示リール６０２ａ〜６０２ｃが自動的に停止する。
【０５７７】
すべての図柄表示リール６０２ａ〜６０２ｃが停止した時点で、可変表示装置６０２に表示されている各図柄表示リール６０２ａ〜６０２ｃの上段、中段、下段の３段の図柄中、かけ数に応じて定められる有効な入賞ライン上に位置する図柄の組合せによって入賞したか否かが定められる。かけ数が１の場合には、可変表示装置６０２における中段の横１列の入賞ラインのみが有効となる。かけ数が２の場合には、可変表示装置６０２における上段、中段、下段の横３列の入賞ラインが有効となる。かけ数が３の場合には、可変表示装置６０２における横３列と斜め対角線上２列の合計５本の入賞ラインが有効ラインとなる。
【０５７８】
有効ライン上の図柄の組合せが、あらかじめ定められた特定の表示態様となって入賞が発生した場合には、音、光、画像表示装置６４０の表示等によって所定の遊技演出がなされ、入賞の発生に応じたゲームが開始される。
【０５７９】
スロット機６００では、スロット機６００に搭載されている演出制御手段が、スロット機６００に設けられている画像表示装置６４０の表示制御を行う。画像表示装置６４０には、演出制御手段の制御によって、飾り図柄の変動表示や、遊技状態や遊技方法を報知するための表示等の様々な情報が表示される。そのような、飾り図柄の変動表示や、遊技状態や遊技方法を報知するための表示等の様々な情報の表示をムービー画像によって行い、そのムービー画像の表示制御を画像処理装置６４０によって行うようにすればよい。
【産業上の利用可能性】
【０５８０】
本発明は、パチンコ遊技機およびスロット機などの遊技機に適用可能であり、特に、乱数回路およびシリアル通信回路を内蔵する遊技制御用マイクロコンピュータを備えた遊技機に好適に適用できる。
【図面の簡単な説明】
【０５８１】
【図１】パチンコ遊技機を正面からみた正面図である。
【図２】ガラス扉枠を取り外した状態での遊技盤の前面を示す正面図である。
【図３】遊技機を裏面から見た背面図である。
【図４】遊技制御基板（主基板）の構成例を示すブロック図である。
【図５】主基板における回路構成および主基板から演出制御基板に送信される演出制御コマンドの信号線を示すブロック図である。
【図６】乱数回路の構成例を示すブロック図である。
【図７】更新規則選択レジスタの例を示す説明図である。
【図８】更新規則メモリの例を示す説明図である。
【図９】カウント値順列変更回路が、カウンタが出力するカウント値の順列を変更する場合の例を示す説明図である。
【図１０】カウント値順列変更レジスタの例を示す説明図である。
【図１１】乱数最大値設定レジスタの例を示す説明図である。
【図１２】周期設定レジスタの例を示す説明図である。
【図１３】カウント値更新レジスタの例を示す説明図である。
【図１４】乱数値取込レジスタの例を示す説明図である。
【図１５】乱数更新方式選択レジスタ、および乱数更新方式選択レジスタに書き込まれる乱数更新方式選択データの一例の説明図である。
【図１６】乱数回路起動レジスタの例を示す説明図である。
【図１７】乱数値記憶回路の一構成例を示す回路図である。
【図１８】乱数値記憶回路に各信号が入力されるタイミング、および乱数値記憶回路が各信号を出力するタイミングを示すタイミングチャートである。
【図１９】シリアル通信回路の送信部の構成例を示すブロック図である。
【図２０】シリアル通信回路の受信部の構成例を示すブロック図である。
【図２１】シリアル通信が各制御基板と送受信するデータのデータフォーマットの例を示す説明図である。
【図２２】ボーレートレジスタの例を示す説明図である。
【図２３】制御レジスタＡおよび通信フォーマット設定データの例を示す説明図である。
【図２４】制御レジスタＢおよび割り込み要求設定データの例を示す説明図である。
【図２５】ステータスレジスタＡおよびステータス確認データの例を示す図である。
【図２６】ステータスレジスタＢおよびステータス確認データの例を示す図である。
【図２７】制御レジスタＣおよびエラー割り込み要求設定データの例を示す説明図である。
【図２８】シリアル通信回路が備えるデータレジスタの例を示す説明図である。
【図２９】遊技制御用マイクロコンピュータにおける記憶領域のアドレスマップの一例を示す説明図である。
【図３０】ユーザプログラム管理エリアにおけるアドレスマップの一例を示す説明図である。
【図３１】初期値変更方式設定データの一例を示す説明図である。
【図３２】ユーザプログラムの構成例を示す説明図である。
【図３３】乱数回路設定プログラムの構成例を示す説明図である。
【図３４】第１の乱数更新方式が選択されている場合に、ランダムＲの値を更新させたりランダムＲの値を読出したりする動作を示す説明図である。
【図３５】第２の乱数更新方式が選択されている場合に、ランダムＲの値の更新させたりランダムＲの値を読出したりする動作を示す説明図である。
【図３６】遊技制御用マイクロコンピュータが備える各メモリを示す説明図である。
【図３７】大当り判定用テーブルメモリの例を示す説明図である。
【図３８】遊技制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。
【図３９】遊技制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。
【図４０】割込処理優先順位テーブルの例を示す説明図である。
【図４１】乱数回路設定処理を示すフローチャートである。
【図４２】乱数最大値再設定処理を示すフローチャートである。
【図４３】初期値変更処理を示すフローチャートである。
【図４４】乱数回路に各信号が入力されるタイミング、および乱数回路内で各信号が生成されるタイミングを示すタイミングチャートである。
【図４５】シリアル通信回路設定処理を示すフローチャートである。
【図４６】タイマ割込処理を示すフローチャートである。
【図４７】初期値更新処理を示すフローチャートである。
【図４８】カウント値順列変更処理を示すフローチャートである。
【図４９】特別図柄プロセス処理の一例を示すフローチャートである。
【図５０】始動口スイッチ通過処理を示すフローチャートである。
【図５１】特別図柄通常処理の一例を示すフローチャートである。
【図５２】遊技制御手段から払出制御手段に対して出力される制御信号の内容の一例を示す説明図である。
【図５３】遊技制御手段と払出制御手段との間で送受信される制御コマンドの内容の一例を示す説明図である。
【図５４】制御信号および制御コマンドの送受信に用いられる信号線等を示すブロック図である。
【図５５】払出制御信号および払出制御コマンドの出力の仕方の一例を示すタイミング図である。
【図５６】賞球処理の一例を示すフローチャートである。
【図５７】シリアル通信回路が割り込み要求に対して行う割り込み処理の一例を示すフローチャートである。
【図５８】賞球個数テーブルの例を示す説明図である。
【図５９】賞球個数加算処理を示すフローチャートである。
【図６０】賞球制御処理を示すフローチャートである。
【図６１】賞球送信待ち処理を示すフローチャートである。
【図６２】賞球個数信号送信処理を示すフローチャートである。
【図６３】賞球送信完了待ち処理を示すフローチャートである。
【図６４】賞球ＡＣＫ待ち処理を示すフローチャートである。
【図６５】賞球再送信処理を示すフローチャートである。
【図６６】賞球異常検出処理を示すフローチャートである。
【図６７】電源断処理を示すフローチャートである。
【図６８】電源断処理を示すフローチャートである。
【図６９】払出制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。
【図７０】払出制御用マイクロコンピュータが実行するタイマ割込処理を示すフローチャートである。
【図７１】発射モータ制御処理を示すフローチャートである。
【図７２】払出モータ制御処理を示すフローチャートである。
【図７３】主制御通信処理を示すフローチャートである。
【図７４】賞球球貸し制御処理を示すフローチャートである。
【図７５】払出開始待ち処理を示すフローチャートである。
【図７６】払出モータ停止待ち処理を示すフローチャートである。
【図７７】払出通過待ち処理を示すフローチャートである。
【図７８】払出通過待ち処理を示すフローチャートである。
【図７９】払出通過待ち処理を示すフローチャートである。
【図８０】球噛み検出処理を説明するためのタイミング図である。
【図８１】球噛み解除処理を説明するためのタイミング図である。
【図８２】エラーの種類とエラー表示用ＬＥＤの表示との関係等を示す説明図である。
【図８３】エラー処理を示すフローチャートである。
【図８４】エラー処理を示すフローチャートである。
【図８５】払出ケースエラーの発生の様子を示すタイミング図である。
【図８６】払出制御基板の回路構成例を示すブロック図である。
【図８７】カードユニットと払出制御基板との間で送受される信号を伝達するための回路構成例を示すブロック図である。
【図８８】遊技機に設けられている主要な基板の接続状態を示すブロック図である。
【図８９】遊技制御用マイクロコンピュータが実行するメイン処理を示すフローチャートである。
【図９０】乱数回路の他の構成例を示すブロック図である。
【図９１】スロット機を正面からみた正面図である。
【符号の説明】
【０５８２】
１        パチンコ遊技機
３１      遊技制御基板（主基板）
３７      払出制御基板
５６      ＣＰＵ
３７０    払出制御用マイクロコンピュータ
５０３ａ  １２ビット乱数回路
５０３ｂ  １６ビット乱数回路
５０５    シリアル通信回路
５２１    カウンタ
５２２    比較器
５２３    カウンタ値順列変更回路
５２８    セレクタ
５３１    乱数値記憶回路
５３２    反転回路
５３２Ａ  遅延回路
５３３    ラッチ信号生成回路
５６０    遊技制御用マイクロコンピュータ
７１４    割り込み制御回路
９１０    電源基板
【図１】
2007050086.tif 000003
【図２】
2007050086.tif 000004
【図３】
2007050086.tif 000005
【図４】
2007050086.tif 000006
【図５】
2007050086.tif 000007
【図６】
2007050086.tif 000008
【図７】
2007050086.tif 000009
【図８】
2007050086.tif 000010
【図９】
2007050086.tif 000011
【図１０】
2007050086.tif 000012
【図１１】
2007050086.tif 000013
【図１２】
2007050086.tif 000014
【図１３】
2007050086.tif 000015
【図１４】
2007050086.tif 000016
【図１５】
2007050086.tif 000017
【図１６】
2007050086.tif 000018
【図１７】
2007050086.tif 000019
【図１８】
2007050086.tif 000020
【図１９】
2007050086.tif 000021
【図２０】
2007050086.tif 000022
【図２１】
2007050086.tif 000023
【図２２】
2007050086.tif 000024
【図２３】
2007050086.tif 000025
【図２４】
2007050086.tif 000026
【図２５】
2007050086.tif 000027
【図２６】
2007050086.tif 000028
【図２７】
2007050086.tif 000029
【図２８】
2007050086.tif 000030
【図２９】
2007050086.tif 000031
【図３０】
2007050086.tif 000032
【図３１】
2007050086.tif 000033
【図３２】
2007050086.tif 000034
【図３３】
2007050086.tif 000035
【図３４】
2007050086.tif 000036
【図３５】
2007050086.tif 000037
【図３６】
2007050086.tif 000038
【図３７】
2007050086.tif 000039
【図３８】
2007050086.tif 000040
【図３９】
2007050086.tif 000041
【図４０】
2007050086.tif 000042
【図４１】
2007050086.tif 000043
【図４２】
2007050086.tif 000044
【図４３】
2007050086.tif 000045
【図４４】
2007050086.tif 000046
【図４５】
2007050086.tif 000047
【図４６】
2007050086.tif 000048
【図４７】
2007050086.tif 000049
【図４８】
2007050086.tif 000050
【図４９】
2007050086.tif 000051
【図５０】
2007050086.tif 000052
【図５１】
2007050086.tif 000053
【図５２】
2007050086.tif 000054
【図５３】
2007050086.tif 000055
【図５４】
2007050086.tif 000056
【図５５】
2007050086.tif 000057
【図５６】
2007050086.tif 000058
【図５７】
2007050086.tif 000059
【図５８】
2007050086.tif 000060
【図５９】
2007050086.tif 000061
【図６０】
2007050086.tif 000062
【図６１】
2007050086.tif 000063
【図６２】
2007050086.tif 000064
【図６３】
2007050086.tif 000065
【図６４】
2007050086.tif 000066
【図６５】
2007050086.tif 000067
【図６６】
2007050086.tif 000068
【図６７】
2007050086.tif 000069
【図６８】
2007050086.tif 000070
【図６９】
2007050086.tif 000071
【図７０】
2007050086.tif 000072
【図７１】
2007050086.tif 000073
【図７２】
2007050086.tif 000074
【図７３】
2007050086.tif 000075
【図７４】
2007050086.tif 000076
【図７５】
2007050086.tif 000077
【図７６】
2007050086.tif 000078
【図７７】
2007050086.tif 000079
【図７８】
2007050086.tif 000080
【図７９】
2007050086.tif 000081
【図８０】
2007050086.tif 000082
【図８１】
2007050086.tif 000083
【図８２】
2007050086.tif 000084
【図８３】
2007050086.tif 000085
【図８４】
2007050086.tif 000086
【図８５】
2007050086.tif 000087
【図８６】
2007050086.tif 000088
【図８７】
2007050086.tif 000089
【図８８】
2007050086.tif 000090
【図８９】
2007050086.tif 000091
【図９０】
2007050086.tif 000092
【図９１】
2007050086.tif 000093