(57)【要約】【課題】  ハーフトーン位相シフトマスクの製造ＴＡＴを速め、コストを低減することによって、電子装置の開発、品種展開ＴＡＴを速め、且つ電子装置の製造コストを低減する。【解決手段】  ハーフトーン位相シフトマスクにおいて遮光用補助パターンを有機膜で形成する。【選択図】    図１
2007193368.tif 000002
【特許請求の範囲】
【請求項１】
露光光に対して半透明な位相シフト膜を用いた位相シフトマスクを用いる電子装置の製造方法において、
前記位相シフト膜に回路パターンを形成するための開口パターンが形成された位相シフトマスク母体を準備する工程と、
前記位相シフトマスク母体の前記開口パターン近傍の前記位相シフト膜上に、露光光に対して減光性あるいは遮光性を備えた有機膜からなる第１の補助パターンを形成する工程と、
前記位相シフトマスクを、露光光が前記位相シフト膜を介して前記第１の補助パターンに向かう向きにセットしてパターン露光を行い第１基板上にパターンを転写する工程と、
前記第１の補助パターンを剥離する工程と、
前記位相シフトマスク母体の前記開口パターン近傍の位相シフト膜上に、露光光に対して減光性あるいは遮光性を備えた有機膜からなる第２の補助パターンを形成する工程と、
前記位相シフトマスクを、露光光が前記位相シフト膜を介して前記第２の補助パターンに向かう向きにセットしてパターン露光を行い第２基板上にパターンを転写する工程と、
を有することを特徴とした電子装置の製造方法。
【請求項２】
露光光に対して半透明な位相シフト膜を用いた位相シフトマスクを用いる電子装置の製造方法において、
前記位相シフト膜に回路パターンを形成するための開口パターンが形成された位相シフトマスク母体を準備する工程と、
前記位相シフトマスク母体の前記開口パターン近傍の前記位相シフト膜上に、露光光に対して減光性あるいは遮光性を備えた有機膜からなる第１の補助パターンを形成する工程と、
前記位相シフトマスクを、露光光が前記位相シフト膜を介して前記第１の補助パターンに向かう向きにセットしてパターン露光を行い第１基板上にパターンを転写する工程と、
前記第１基板上に転写像のサブピークに起因する不要なパターン転写の有無を検査する工程と、
前記不要なパターンが見出された場合に、前記第１の補助パターンを剥離する工程と、
前記位相シフトマスク母体の前記開口パターン近傍の前記位相シフト膜上に、前記不要なパターンの大きさや位置情報に基づいて修正された露光光に対して減光性あるいは遮光性を備えた有機膜からなる第２の補助パターンを形成する工程と、
前記位相シフトマスクを、露光光が前記位相シフト膜を介して前記第２の補助パターンに向かう向きにセットしてパターン露光を行い第２基板上にパターンを転写する工程と、
を有することを特徴とした電子装置の製造方法。
【請求項３】
露光光に対して半透明な位相シフト膜を用いた位相シフトマスクを用いる電子装置の製造方法において、
前記位相シフト膜に回路パターンを形成するための開口パターンが形成された位相シフトマスク母体を準備する工程と、
前記位相シフトマスク母体の前記開口パターン近傍の前記位相シフト膜上に、露光光に対して減光性あるいは遮光性を備えた金属膜あるいは有機膜からなる第１の補助パターンを形成する工程と、
前記位相シフトマスクを、露光光が前記位相シフト膜を介して前記第１の補助パターンに向かう向きにセットしてパターン露光を行い第１基板上にパターンを転写する工程と、
前記第１基板上に転写像のサブピークに起因する不要なパターン転写の有無を検査する工程と、
前記不要なパターンが見出された場合に、前記位相シフトマスク母体の前記開口パターン近傍の前記位相シフト膜上に、前記不要なパターンの大きさや位置情報に基づいて、露光光に対して減光性あるいは遮光性を備えた有機膜からなる第２の補助パターンを追加形成する工程と、
前記位相シフトマスクを、露光光が前記位相シフト膜を介して前記第２の補助パターンに向かう向きにセットしてパターン露光を行い第２基板上にパターンを転写する工程と、
を有することを特徴とした電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微細パターンを有する半導体装置や配線基板装置等の電子装置の製造方法に関する。
【背景技術】
【０００２】
半導体回路の製造にはケミカルベーパデポジション（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ  ：ＣＶＤ）等の膜形成工程、イオンインプランテーションなどの不純物層形成工程、レジストパターンを形成するリソグラフィ工程、およびエッチング工程が繰り返し用いられる。半導体回路の動作速度を上げたりデバイスの集積度を向上させる方法として回路パターンの微細化とその寸法精度の向上が有効であり、近年盛んに微細化と寸法精度の向上が進められている。パターンの微細化は主にリソグラフィによって決まるためリソグラフィは半導体装置の製造に置いて極めて重要な位置を占めている。
リソグラフィ技術においては主に投影露光装置が用いられ、投影露光装置に装着したホトマスクのパターンを半導体ウエハ上に転写してデバイスパターンを形成する。
【０００３】
近年、デバイスの高集積化、デバイス動作速度の向上要求に答えるため形成すべきパターンの微細化が進められている。このような背景の下、ハーフトーン位相シフト法という露光方法が使用されている。ハーフトーン位相シフトマスクは露光光に対して半透明な膜（ハーフトーン膜と呼ぶ）を透明基体（ブランクス）上に形成したマスクである。その膜の露光光に対する透過率は通常１％から２５％以内に調整されている。またこの膜を透過する露光光はこの膜がない場合に対して位相が反転するように調整されている。最も高い解像性能を引きだす位相差は１８０度及びその奇数倍であるが、１８０度の前後９０度に収まっていれば解像向上効果がある。ハーフトーン位相シフトマスクを用いると一般に解像度が５から２０％程度向上することが知られている。特にハーフトーン膜の透過率が高くなるほど位相強調効果が働いて解像度が高くなる。一方で、サブピークと呼ぶ像が本来遮光部となるフィールド部分に発生しやすくなって異常転写欠陥の源となる。これは隣接パターンからの干渉光とフィールド部分を透過してくる光の位相が揃って強調するため起こる現象である。一例として、４重極と呼ばれる周囲４箇所からの光がお互いに強め合う方向で干渉して生じた場合のサブピークの例で説明する。４重極時のパターン配置の平面図の例を図２０（ａ）に、同図のＡ及びＡ’に沿った断面を図２０（ｂ）に示す。ここで１００は石英ガラス（ブランクス）、１０１はハーフトーン膜、１０３は回路パターンである。図２０（ｂ）中に示したＢからＢ’の範囲に対応する転写光学像を示したのが図１４である。ハーフトーンマスク部材の透過率が高くなるほどサブピークが大きくなることが分かる。この現象を抑えるため、ハーフトーン膜の透過率が比較的高い高透過率ハーフトーン位相シフトマスクの場合にはこのサブピークパターン発生部位に対応するハーフトーン膜上にＣｒによる微細遮光パターンを形成し、その部分の透過光をカットする方法が用いられている。この方法を、透過部（ガラス部）、ハーフトーン部、そして遮光部（Ｃｒ部）の３つのトーンからなることからトリトーン（Ｔｒｉ−ｔｏｎｅ）ハーフトーン位相シフト法と呼んでいる。
【０００４】
なお、Ｔｒｉ−ｔｏｎｅハーフトーン位相シフトに関する記載としては、例えば特開平１１−１５１３０号公報、特開平６−３０８７１５号公報および特開平９−９０６０１号公報などがある。
【特許文献１】特開平１１−１５１３０号公報
【特許文献２】特開平６−３０８７１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
高集積かつ／あるいは高速動作のＬＳＩの製造方法を提供するには微細な寸法の回路パターンを高い寸法精度で形成することが必要になる。このため高い解像度を有するＴｒｉ−ｔｏｎｅハーフトーン位相シフト法では一方で高い寸法精度や高い位相制御精度が要求される。ハーフトーン位相シフト露光法ではハーフトーン部を透過してくる露光光と開口部を透過してくる露光光を開口部とハーフトーン部の境界付近で干渉させ、光学コントラストを上げて解像度や露光裕度を向上させる。このためハーフトーン部を透過する露光光量の制御すなわちハーフトーン部の透過率制御と、位相制御が極めて重要となる。またハーフトーン膜のパターン寸法精度が転写されるパターン寸法精度を大きく左右する。投影レンズの解像限界付近の微細パターンでは光回折により光学コントラストが大幅に低下するためＭＥＦ（Ｍａｓｋ  Ｅｒｒｏｒ  ｅｎｈａｎｃｅ  Ｆａｃｔｏｒ）と呼ばれる要因が加わってマスク上のパターン寸法精度以上に転写されたパターンの寸法精度が低下する。ＭＥＦとはマスク上の寸法差ΔＬｗに対し転写されたパターンの寸法差ΔＬｍがどれだけ増幅されたかを表す指標であり、投影レンズの縮小率をＭとすると下記の式で表される。ここでＭは例えば５ｘレンズを用いた場合には１／５となる。
【０００６】
ＭＥＦ＝ΔＬｍ／（Ｍ・ΔＬｗ）
ハーフトーン位相シフトマスクを使うような微細パターンでは通常ＭＥＦは２から３、すなわちマスクの寸法バラツキは２Ｍから３Ｍ倍に増幅されて転写される。
【０００７】
最近のＴｒｉ−ｔｏｎｅハーフトーンマスクでは、マスク上のパターン寸法３２０ｎｍ、マスク上の寸法精度９ｎｍといった微細で且つ極めて高い精度が要求されており、このためこのクラスの寸法歩留まりは１０％から３０％と極めて低い。すなわち平均的に言って１枚の良品マスクを製造するのに３から１０枚のマスクを仕込んで製造する必要があって、マスクコストが高く、またマスク供給ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）も低い。
【０００８】
また、レジストの特性要因や基板段差構造要因等が加わるため、サブピークによる不要な像転写を防止するためのＣｒによる微細遮光パターン（補助パターン）を設ける位置や大きさがシミュレーションでは正確には予想できない。このため、ハーフトーン位相シフト膜が寸法精度の点で良品であっても、マスク作成後の転写で不良が判明すると最初からマスクを作製し直すことになり、マスク供給ＴＡＴを低める原因となっていた。
【０００９】
更に、半導体装置ではその製造工程でおよそ３０枚のホトマスクを使用する。半導体装置開発期間を律速する一つの大きな要因がホトマスクの供給であって、開発期間短縮のためにはホトマスク供給ＴＡＴの改善が必須である。またマスクＲＯＭやＬｏｇｉｃ  ＩＣの品種展開は配線工程で行なわれることが多く、この品種展開力も配線工程用ホトマスクの供給ＴＡＴによるところが大きい。
【００１０】
本発明の目的は、ハーフトーン位相シフト膜上に形成され、露光光を減光或いは遮光する膜の再生が容易なハーフトーン位相シフトマスクを用いた電子装置の製造方法を提供することにある。
【００１１】
本発明の他の目的は、高いマスク供給ＴＡＴを有する方法で製造されたマスクを用いて、開発期間や品種展開期間の短縮及び製造コスト低減が可能な電子装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本願明細書に開示される発明のうち、代表的なものの概要は以下の通りである。
開口部を有する半透明な位相シフトパターンと、前記開口部近傍に配置され、露光光に対して減光性或いは遮光性を備えた有機膜を主成分とする補助パターンとを有するハーフトーン位相シフトマスクを介して基板上にパターンを形成する電子装置の製造方法とする。露光光に対して減光性或いは遮光性を備えた膜を有機膜とすることにより、灰化処理を行うことで半透明位相シフト膜へのダメージ無しに当該有機膜を簡単に除去でき再生が容易となる。また、半透明位相シフト膜が形成された透明基板を準備する工程と、前記半透明位相シフト膜に開口部を有するパターンを形成する工程と、前記開口部が形成された半透明位相シフト膜パターンの良否を判別する工程と、良品と判定された前記半透明位相シフト膜の前記開口部近傍に、所望の形状を有し、有機膜を主成分とする補助パターンを形成する工程とを有する方法により製造されたハーフトーン位相シフトマスクを準備する工程と、前記半透明位相シフト膜が形成された表面が下向きとなるように前記ハーフトーン位相シフトマスクを投影露光装置に取り付ける工程と、前記投影露光装置の試料台に配置された基板に前記ハーフトーン位相シフトマスクに形成されたパターンを転写する工程とを有する電子装置の製造方法とする。歩留まりの悪いハーフトーン位相シフト膜パタン形成後、良否判別を行い、良品にのみ露光光に対して減光性或いは遮光性を備えた膜の形成を行うので、遮光パターン形成工程を低減することができる。即ち、不良のハーフトーン位相シフト膜パターンを備えたマスク基板への遮光パターンの形成が不要となる分だけ遮光パターン形成工程が低減される。この工程は、ハーフトーン位相シフト膜パターンの歩留まりが１０％なら９０％低減され、３０％でも７０％は低減される。更に、ハーフトーン位相シフト膜パターンが形成された表面が下向きになるようにマスクを露光装置に配置するので、露光光は位相シフト膜を透過した後に有機膜へ到達することになる。そのため、露光光の光強度は低減されており、露光光による有機膜の劣化が少なく、マスクの使用回数を増やすことができる。
【発明の効果】
【００１３】
本発明によりハーフトーン位相シフトマスクのマスク供給ＴＡＴは短くなり、且つマスクコストが下がる。このことにより、そのマスクを用いて製造される半導体装置などの電子装置の開発期間や品種展開期間が短くなり、かつ製造コストが下がる。
【発明を実施するための最良の形態】
【００１４】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
１．「ハーフトーン領域」、「ハーフトーン膜」、「ハーフトーンパターン」「半透明膜」「減光」と言うときは、その領域に照射される露光光のうち、１％以上２５％以下を透過させる光学特性を有することを示す。「遮光領域」、「遮光膜」、「遮光パターン」と言うときは、その領域に照射される露光光のうち、透過光が１％未満になる光学特性を有することを示す。一方、「透明」、「透明膜」と言うときは、その領域に照射される露光光のうち、６０％以上を透過させる光学特性を有することを示す。一般に９０％以上のものが使用される。
２．「ホトレジストパターン」は、感光性の有機膜をホトリソグラフィの手法により、パターニングした膜パターンを言う。なお、このパターンには当該部分に関して全く開口のない単なるレジスト膜を含む。
３．ここではメタルとは金属（主に、Ｃｒ，Ｗ，Ｔｉ，Ｔａ等）や金属化合物（主に、ＷＮ，ＴｉＷ等）を意味する。
【００１５】
（実施の形態１）
第１の実施の形態では図１と２を参照して本発明のホトマスクの製造方法を説明する。図１は第１の実施例で作製したホトマスクの構造を示したもので、図１（ａ）が上面から全体を見た上面図で、図１（ｂ）は図１（ａ）のＡとＡ’における断面の構造を示した断面図である。石英ガラスからなるマスクブランクス１００上にハーフトーン膜１０１が形成されている。マスクブランクス１００としては石英ガラスのほか光学ガラスやフッ化カルシウム結晶も用いることができる。ハーフトーン膜１０１の材料としてはここではＭｏＳｉｘを用いたが、この他ＭｏＳｉｘＯｙ、ＭｏＳｉｘＯｙＮｚ、ＴａＳｉｘＯｙ、ＺｒＳｉｘＯｙ、ＳｉＮｘ、ＳｉＯｘＮｙ、ＣｒＯｘＦｙ（ｘ，ｙ，ｚは成分比を現す０以上１以下の数）やそれらの複合膜等を用いることもできる。ここで複合膜としてはＺｒＳｉｘＯｙとＺｒＳｉｘ’Ｏｙ’というような同じ種類の膜で成分比を変えたものも含まれる。回路パターン１０３はハーフトーン膜に開口の形で形成される。また通常のＴｒｉ−ｔｏｎｅハーフトーンマスク同様遮光帯１０５やサブピーク転写を防止するための補助パターン１０４がハーフトーン膜１０１上に形成される。遮光帯とはステップ＆リピートあるいはステップ＆スキャン露光を行ったときにそのステップ境界部分が多重に露光される関係で異常解像を防ぐために形成される遮光体のことである。本発明に特徴的なことはこの補助パターン１０４と遮光帯１０５がレジストで形成されていることである。図２にこのホトマスクの製造法を各工程の断面図で示す。図２（ａ）に示すようにガラス基板１００上にハーフトーン膜１０１をスパッタ法やＣＶＤ法により形成し、その上にレジスト１１０を形成する。ここではハーフトーン膜としてＭｏＳｉＯを用いた。膜厚はＫｒＦリソグラフィ用の場合１３５ｎｍが位相反転条件で、１３３ｎｍから１３７ｎｍの範囲で形成すれば位相精度は±３°に入り、精度の高い転写を行うことができる。レジストとしてはネガレジストを用いてもポジレジストを用いてもかまわないが、Ｔｒｉ−ｔｏｎｅハーフトーンマスクの場合は一般に露光面積の関係でポジレジストが用いられる。そして所望の回路パターン（ＯＰＣ：Ｏｐｔｉｃａｌ  Ｐｒｏｘｉｍｉｔｙ  ｅｆｆｅｃｔ  Ｃｏｒｒｅｃｔｉｏｎを含む）を露光する。またこの露光の際図１（ａ）に示した描画用合わせマーク１０６パターンも露光しておく。ここでは露光光として電子線（ＥＢ）１１１を用いた。この他露光光として波長３６５ｎｍ等のＵＶ光や２４８ｎｍのＤＵＶ光などの光を用いることもできる。電子線は微細パターン形成に適し、光は露光時間の短縮に効果がある。その後図２（ｂ）に示すように通常の現像を行って回路パターンが形成されたレジストパターン１１２を形成する。その後図２（ｃ）に示すようにレジスト１１０に形成されたパターンをエッチングを行ってハーフトーン膜１０１に転写した。その後図２（ｄ）に示すようにレジストを除去し、洗浄を行ってハーフトーン膜１０１に回路パターン１０３が形成されたマスクを作る。その後図２（ｅ）に示すようにレジスト１１３を形成し、遮光帯パターンおよび補助パターン露光１１４を行う。両パターンとも孤立したパターンであることが特徴であ��。この露光の際にはすでにハーフトーン膜に形成しておいた描画用合わせマーク１０６（図１（ａ）参照）の位置を参照して所望の位置に露光を行う。レジスト１１３としてはネガレジストを用いる。ネガレジストを用いることにより露光面積が少なくネガレジストを用いたほうが露光時間が短くなるというメリットが生じる。また、基本的にハーフトーン膜開口部（１０３の部分）はレジストが厚く段差もあるが、ネガトーンとすることによりこの部分は露光を行わず現像のみで除去処理ができるため露光不十分によるレジスト残りの問題が起こらない。なおここで用いるレジストはこのホトマスクをウエハに焼き付ける際に用いる露光光に対し遮光性を持つものか減光性を持つものとする。例えば露光光が波長１９３ｎｍのＡｒＦエキシマレーザ光の場合はベンゼン環構造を持つレジスト、例えばフェノール樹脂やノボラック樹脂をベース樹脂とするレジスト等が好適である。露光光が波長２４８ｎｍのＫｒＦエキシマレーザ光の場合は例えばアントラセン、ナフタレン、フェナントレンやその誘導体が結合した樹脂か、アントラセン、ナフタレン、フェナントレンやその誘導体がレジスト樹脂に混合された感光性組成物などが十分な吸収を有していて好適である。またレジストとは限らず電子線や光に対しラジカルを発生するラジカル発生剤を添加したブラックマトリックス剤等の感光性組成物も用いることができる。またここでは感光性と表現しているが、光のみならず電子線に感光するものでもかまわない。遮光帯パターンおよび補助パターン露光１１４の露光光としてはここではＥＢを用いた。光を用いることもできる。ＥＢを用いる場合はチャージアップの問題を回避するために水溶性導電膜を被着しておくことが有効である。その後図２（ｆ）に示すように現像を行ってレジストで補助パターン１０４と遮光帯１０５を形成したＴｒｉ−ｔｏｎｅハーフトーンマスクを製造した。なお、図１（ａ）ではステッパに対するマスク合わせマーク（レチクルアライメントマーク）をハーフトーン膜に開口を空けて形成した。しかし、一部のステッパとハーフトーン材料の組み合わせでは、ステッパのマーク検出波長に対しハーフトーン材料の透過率が高すぎてマークが精度良く検出できない場合がある。この場合は図１１に示すようにマーク検出光に対しも吸光性を持たせたレジストを用いてレチクルアライメントマーク１４１を形成することによってこの問題を解決した。ここで図１１はレチクルアライメントマーク用部の断面構造を示した図である。この場合ハーフトーン膜１０１の開口はレジストパターンの開口より描画時の最大合わせずれ分以上に後退させるとハーフトーン膜の開口部との干渉がなく、合わせ精度が向上した。
【００１６】
図３に補助パターンおよび遮光帯をＣｒで作った従来のＴｒｉ−ｔｏｎｅハーフトーンマスクの製造工程を示す。図３（ａ）に示すようにガラス基板１００上にハーフトーン膜１０１、Ｃｒ膜１３０、及びレジストを順次形成し、補助パターン及び遮光帯形成のための露光（ＥＢ）１３２を行う。現像を行って図３（ｂ）に示すようにレジストパターン１３３を形成し、その後図３（ｃ）に示すようにエッチングを行ってレジストパターンをＣｒに転写する。しかる後レジストを除去し、洗浄を行って図３（ｄ）に示すようにＣｒからなる補助パターン１３５と遮光帯パターン１３４を形成する。その後図３（ｅ）に示すようにレジスト１３６を塗布し、回路パターン露光（ＥＢ）１３７を行う。現像を行って図３（ｆ）に示すようにレジストパターンを形成し、図３（ｇ）に示すようにエッチングを行って回路パターンをハーフトーン位相シフト膜１０１に転写する。その後レジストを除去し洗浄を行って、Ｃｒからなる補助パターン１３５と遮光帯パターン１３４が形成されたＴｒｉ−ｔｏｎｅハーフトーンマスクが製造される。（図３（ｈ））
即ち、上記従来方法では先に補助パターンが形成されるため、その後に形成されたハーフトーン位相シフト膜が不良の場合には補助パターンの形成工程が無駄な処理となっていた。なお、従来補助パターン工程を先行させなければならなかった理由は、もし先行させた場合にはハーフトーン開口部のＣｒエッチングやハーフトーン膜加工を行いその後補助パターン部および遮光帯部以外のフィールド部分のＣｒエッチングが必要で、そのエッチングの際にハーフトーン膜やガラス基板の一部をエッチングし、位相や透過率の制御精度および面内均一性が落ちるためである。
【００１７】
歩留まりの低い工程を先行させ、良品にのみ次の工程を実施する本発明を用いることにより従来法より製造工程数を削減でき、マスクコストを下げ、マスク供給ＴＡＴを速め、製造歩留りを向上することができた。
【００１８】
（実施の形態２）
第２の実施の形態では、図４と５を参照して本発明のフォトマスクの製造方法の手順について詳細に説明する。
【００１９】
図４には本発明の実施例の製造工程フローを示す。まず透明基板上にハーフトーン位相シフト膜が形成されたハーフトーンブランクスを準備（２０１）し、ブランクス上にレジストを塗布（２０２）する。ハーフトーンパターン（回路パターン）を描画（２０３）し、現像（２０４）を行って、続いてエッチング（２０５）を行う。レジスト剥離、洗浄（２０６）を行ってパターン外観及び寸法検査（２０７）を行って母体マスクを完成する。この検査に不合格となったものは、修正が可能なものは修正を行うが、修正が不可能なものは再度ハーフトーンブランクス準備（２０１）を行って上記工程にしたがって母体マスクを完成させる。その後吸光性レジストを塗布（２０８）し、補助パターンや遮光帯パターン（これをパッチパターンと称す）を描画（２０９）し、現像（２１０）を行ってレジストからなる補助パターンや遮光帯パターンを形成する。外観及び寸法検査（２１１）を行って検査に合格したマスクが完成マスク（２１２）となる。検査に不合格となったマスクはレジスト剥離、洗浄（２１３）を行って吸光性レジスト塗布（２０８）から再度製作する。補助パターンに設計ミスがあった場合やマスクを転写評価した結果補助パターンの設計変更が必要になった場合はレジスト剥離、洗浄（２１３）を行って吸光性レジスト塗布（２０８）工程から再作製する。この際パッチパターン描画（２０９）は設計変更したパターンとする。
【００２０】
従来のＴｒｉ−ｔｏｎｅハーフトーン位相シフトマスクの製造工程フローを図５に示す。Ｃｒ付きハーフトーンブランクスを準備（３０１）し、レジスト塗布（３０２）、パッチパターン描画（３０３）、現像（３０４）、Ｃｒエッチング（３０５）、レジスト剥離、洗浄（３０６）を行い、その後マスク外観および寸法検査（３０７）を行う。検査に不合格となったものは修正できるものは修正し、修正不可能なものはＣｒ付きハーフトーンブランクス準備（３０１）工程から再作製する。検査に合格したものはレジスト塗布（３０８）、ハーフトーンパターン（回路パターン）描画（３０９）、現像（３１０）、ハーフトーン膜エッチング（３１１）、レジスト剥離、洗浄（３１２）を行った後、外観及び寸法検査（３１３）を行う。検査に合格すれば完成（３１４）となる。一方不合格となったものは修正ができるものは修正するものの、修正不可能なものは最初から（Ｃｒ付きハーフトーンブランクス準備（３０１）から）再作製する。
【００２１】
各工程の歩留まりが高く検査を１００％合格した場合、本発明は１１工程であり、従来法は１３工程である。本方法により工程を短縮できる。
【００２２】
１０ｎｍというような寸法精度が必要となった場合、回路パターンの寸法歩留まりは１０〜３０％に低下する。一方補助パターンや遮光帯パターンのようなパッチパターンはウエハへの転写寸法への影響が少ないのでそのような高い精度を要求されない。このためパッチパターン形成歩留りは９０％以上となっている。この歩留まりを考慮すると本発明は回路パターンの形成歩留りを３０％、パッチパターンの製造歩留りを９０％としたとき確率的にいって（平均的に言って）１枚のマスクを完成させるのに延２７．８工程かかる。一方、従来マスクの場合は４５．９工程となる。回路パターンの形成歩留りを１０％、パッチパターンの製造歩留りを９０％としたときは、本発明の場合は７４．５工程、従来法の場合は１３７．８工程となる。このように実質的に大きな工程数差が生じる。このためマスクコストが大幅に下がり、マスク供給ＴＡＴが大変短くなる。
【００２３】
回路パターン形成歩留りに対する本発明と従来法との工程数差の関係を、パッチパターン（補助パターン）の製造歩留まりをパラメータにして、図１５に示す。回路パターン形成歩留まりが４０％以下となると急激に工程数差が広がり、本発明の効果が急激に大きくなる。
【００２４】
さらに本発明では回路パターン母体マスクを作った後は母体マスク再利用の形でパッチパターンを作り直すことができる。パッチパターン変更にかかる時間を大幅に短縮することができる。例えば上記の本発明は回路パターンの形成歩留りを３０％、パッチパターンの製造歩留りを９０％としたとき従来法では７４．４工程必要になるが、本方法では僅か６．１工程に過ぎない。廃棄するマスク量も少なくなり、環境保護という面からも効果がある。マスク供給ＴＡＴの向上はＬＳＩの開発や品種展開の期間短縮にとりわけ有用である。
【００２５】
（実施の形態３）
図６は第３の実施の形態を示すフォトマスクの構造図で、図６（ａ）が上面から見た図、図６（ｂ）が図６（ａ）のＡとＡ’を結ぶ線で切ったときの断面図である。１４０が金属外枠で、その外枠にはマスク（レチクル）合わせ用のレチクルマーク１４１が形成されている。外枠には遮光帯の機能も組込まれている。なおここでは金属としてＣｒを用いている。１３０は本体回路パターンで、１００はガラス基板、１０１はハーフトーン膜である。補助パターン１４０は実施の形態１と同様にレジストでできている。通常のハーフトーンマスクを製造してそのマスクの転写特性を調べたらサブピークが転写してしまったときなどにこのマスクは特に供給ＴＡＴやコスト面で有効である。というのは、この母体マスクを使ってその上にレジストを塗布し、描画、現像を行うことで補助パターン付きＴｒｉ−ｔｏｎｅマスクが製造できるためである。なお、レジストとしてはウエハ露光光に対し吸光性を有するレジストを用いる必要がある。または、補助パターンが転写可能な寸法より小さな微細パターンの場合は、レジストの膜厚をウエハ露光光の位相が反転する膜厚に設定すればウエハ露光光に対し透明な膜でも良い。
【００２６】
ＡｒＦリソグラフィではレジストのサブピーク転写防止性能が不十分であるため、ハーフトーン膜の透過率が４％というような低い透過率の場合であっても時としてサブピークが転写することがあり、補助パターンが追加的に必要となることがある。このため例えばＫｒＦリソグラフィからＡｒＦリソグラフィに切り替えたり、ＫｒＦリソグラフィで実績のあるマスクを基にパターンシュリンクを行ってＡｒＦリソグラフィ用のマスクを作るときなどの小修正に本方法は特に有用である。
【００２７】
（実施の形態４）
図７は第４の実施の形態を示すフォトマスクの構造図で、図７（ａ）が上面から見た図、図７（ｂ）が図６（ａ）のＡとＡ’を結ぶ線で切ったときの断面図である。１４０が金属外枠で、その外枠にはマスク（レチクル）合わせ用のレチクルマーク１４１が形成されている。外枠には遮光帯の機能も組込まれている。１３０は本体回路パターンで、１００はガラス基板、１０１はハーフトーン膜である。補助パターンは外枠と同じ金属から作られている１４２とレジストからなる１４０によって構成されている。これは金属補助パターンを有する通常のＴｒｉ−ｔｏｎｅハーフトーンマスクを製造してそのマスクの転写特性を調べたらサブピークが転写してしまったときなどにこのマスクは特に供給ＴＡＴやコスト面で有効である。というのは、この母体マスクを使ってその上にレジストを塗布し、描画、現像を行うことで補助パターンを修正したマスクを容易に製造することができるためである。なお、レジストとしてはウエハ露光光に対し吸光性を有するレジストを用いる必要がある。または、補助パターンが転写可能な寸法より小さな微細パターンの場合は、レジストの膜厚をウエハ露光光の位相が反転する膜厚に設定すればウエハ露光光に対し透明な膜でも良い。
【００２８】
（実施の形態５）
以下に補助パターン配置の例をパターンを上面から観察したレイアウト図８から１０を用いて説明する。図８と９が配線パターンのレイアウトの一例である。図中１０１がハーフトーン膜で、１０３が回路パターン（開口パターン）、そして１０４がレジスト補助パターンである。補助パターンは光学像シミュレーションによって予想されたサブピーク発生場所に配置する。そこは周囲の開口パターンからの光が干渉によって集光する場所である。代表的な寸法は、本体回路パターンの最小線幅が（０．４５×λ）／ＮＡ以下で、補助パターンの寸法もそのサイズ以下、代表的には本体最小寸法の１／３から３／４で本発明は特に効果がある。補助パターンの寸法が大きくなるほどサブピークは発生しにくくなるが、一方でハーフトーン効果、すなわち解像度向上効果は小さくなる。特に本体回路パターンの最小線幅が（０．４×λ）／ＮＡ以下の場合に補助パターンを併用したハーフトーンマスクの効果が大きくなる。なお、ＮＡはステッパやスキャナの投影レンズの開口数で、λはステッパやスキャナの露光波長である。
【００２９】
図１０はホールパターンの例である。図１０（ａ）中、補助パターン１０４が置かれている場所が４重点と呼ばれている場所で、周囲の開口１０３からの回折光が位相を同じにして集まる場所でサブピークが発生する。ここに補助パターンを配置する。図１０（ｂ）は補助パターンをバー状に配置したもので、上述の４重点を含む場所に配置している。図１０（ａ）の場合の配置はハーフトーン領域が広く、ホールの解像度向上効果が大きかった。一方、図１０（ｂ）のバー状配置の場合は、補助パターンの寸法が大きく描画負担が少ないという特長があった。
【００３０】
（実施の形態６）
第６の実施の形態はツイン・ウエル方式のＣＭＩＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ  ＭＩＳ）回路を有する半導体集積回路装置の製造に関するもので、その製造工程を図１２を用いて説明する。
【００３１】
図１２は、その製造工程中における半導体ウエハの要部断面図である。半導体ウエハを構成する半導体基板３ｓは、例えばｎ−型の平面が円形状のＳｉ単結晶からなる。その上部には、例えばｎウエル６ｎおよびｐウエル６ｐが形成されている。ｎウエル６ｎには、例えばｎ型不純物のリンまたはＡｓが導入されている。また、ｐウエル６ｐには、例えばｐ型不純物のホウ素が導入されている。ｎウエルおよびｐウエルは以下のようにして形成する。まず半導体基板３ｓ上にマスク合わせ用のウエハアライメントマークを形成する（図示せず）。このウエハアライメントマークは選択酸化工程を付加してウエル形成時に作成することもできる。その後図１２（ａ）に示すように半導体基板３ｓ上に酸化膜１７を形成し、引き続きインプラマスク用のレジストパターン１８をｉ線リソグラフィにより酸化膜１７上に形成する。マスクは通常のＣｒマスクである。その後リンをインプラした。最小寸法が２．４μｍと大きく、寸法精度も高いものが要求されないのでコストの安いｉ線リソグラフィを用いた。
【００３２】
その後アッシングを行ってレジスト１８を除去し、酸化膜１７を除去した後、図１２（ｂ）に示すように半導体基板３ｓ上に酸化膜１９を形成し、引き続きインプラマスク用のレジストパターン２０をｉ線リソグラフィにより酸化膜１９上に形成する。マスクは通常のＣｒマスクである。その後リンをインプラした。
【００３３】
その後、レジスト２０と酸化膜１９を除去し、半導体基板３ｓの主面（第１の主面）に、例えば酸化シリコン膜からなる分離用のフィールド絶縁膜７を溝型アイソレーションの形で形成した（図１２（ｃ））。アイソレーションのレイアウトパターンを図１６に示す。図中の５０がアクティブ領域のパターンである。
【００３４】
なお、アイソレーション方法としてはＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄｉｚａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法を用いてもよい。但し、ＬＯＣＯＳ法ではバーズビークが伸びるなどの理由によってレイアウト寸法が大きくなるという問題がある。このアイソレーション作製時のリソグラフィには、ＡｒＦエキシマレーザ縮小投影露光装置および実施の形態１記載のレジスト補助パターン付きハーフトーン位相シフトマスクを用いた。マスクに要求された最小寸法が５２０ｎｍ（ウエハ上１３０ｎｍ）と小さく、寸法精度が１３ｎｍと厳しかったためである。このときの露光は図１３に示すようにして行った。すなわち、実施の形態１で示したフォトマスクをパターンが配置された主面を下向きにしてマスクステージ１５２にセットし、露光光（この場合はＡｒＦエキシマレーザ光）１５１を上面から照射し、投影レンズ１５３を介してウエハステージ１５６上に置かれたウエハ１５５にパターン露光を行った。図中１５４は露光光の集光状況を示したもので、投影レンズ１５３は縮小投影光学系である。ここでは縮小率を４ｘとした。但し、この縮小率に限るものではなく、例えば５ｘ、２．５ｘ、１０ｘなどでもよい。補助パターン１０４や遮光帯パターン１０５はレジストでできているが、ハーフトーン膜１０１を介した減光された光が照射されることと、縮小投影系を介してのウエハ露光となるため縮小率分ウエハ上よりマスク上が照度が落ちるためレジストの光照射ダメージは少ない。ここではハーフトーン膜の透過率を６％としたため、ウエハ上のレジストに比べこのレジスト補助パターンやレジスト遮光帯パターンが受ける照度は（１／４）×（１／４）×０．０６×（１／０．６）＝０．００６３まで小さくなる。ここで０．６は投影レンズ１５３の透過率である。
このフィールド絶縁膜７によって囲まれた活性領域には、ｎＭＩＳ  ＱｎおよびｐＭＩＳ  Ｑｐが形成されている。ｎＭＩＳ  ＱｎおよびｐＭＩＳ  Ｑｐのゲート絶縁膜８は、例えば酸化シリコン膜からなり、熱酸化法等によって形成されている。また、ｎＭＩＳ  ＱｎおよびｐＭＩＳ  Ｑｐのゲート電極９は、例えば低抵抗ポリシリコンからなるゲート形成膜をＣＶＤ法等によって堆積した後、その膜を、ＡｒＦエキシマレーザ縮小投影露光装置および実施の形態１に記載のレジスト補助パターンを使用したハーフトーン位相シフトマスクを用いてリソグラフィを行い、その後エッチングを行って形成されている。なおこのゲート電極９は、ＫｒＦエキシマレーザ縮小投影露光装置および実施の形態１記載のレジスト補助パターンを使用したハーフトーン位相シフトマスクを用いてリソグラフィを行うこともできる。ゲート電極のレイアウトパターンを図１７に示す。図中の５１がゲート配線パターンである。
【００３５】
但し露光波長が短い分ＡｒＦエキシマレーザを用いたほうが微細パタンを露光裕度をもって解像する。ゲートは特に高い寸法精度を要求されるのでマスク製造歩留りが小さく本マスクは特に有効であった。なおゲート回路パターン要求精度はマスク上で９ｎｍで、このため５回目の回路パターン形成で要求精度を満たすマスクを製造することができた。このためマスク製造工程数は３５工程であった。これを通常のＴｒｉ−ｔｏｎｅハーフトーンマスクで作ると６５工程になり、コスト削減及びマスク供給ＴＡＴ向上になった。
【００３６】
ｎＭＩＳ  Ｑｎの半導体領域１０は、例えばリンまたはヒ素を、ゲート電極９をマスクとして半導体基板３ｓにイオン注入法等によって導入することにより、ゲート電極９に対して自己整合的に形成されている。また、ｐＭＩＳ  Ｑｐの半導体領域１１は、例えばホウ素を、ゲート電極９をマスクとして半導体基板３ｓにイオン注入法等によって導入することにより、ゲート電極９に対して自己整合的に形成されている。ただし、上記ゲート電極９は、例えば低抵抗ポリシリコンの単体膜で形成されることに限定されるものではなく種々変更可能であり、例えば低抵抗ポリシリコン膜上にタングステンシリサイドやコバルトシリサイド等のようなシリサイド層を設けてなる、いわゆるポリサイド構造としても良いし、例えば低抵抗ポリシリコン膜上に、窒化チタンや窒化タングステン等のようなバリア導体膜を介してタングステン等のような金属腹を設けてなる、いわゆるポリメタル構造としても良い。
【００３７】
まず、このような半導体基板３ｓ上に、図１２（ｄ）に示すように、例えば酸化シリコン膜からなる層間絶縁膜１２をＣＶＤ法等によって堆積した後、その上面にポリシリコン膜をＣＶＤ法等によって堆積する。続いて、そのポリシリコン膜上にリソグラフィをおこない、エッチングしてパターニングした後、そのパターニングされたポリシリコン膜の所定領域に不純物を導入することにより、ポリシリコン膜からなる配線１３Ｌおよび抵抗１３Ｒを形成する。
その後、図１２（ｅ）に示すように、半導体基板３ｓ上に、例えば酸化シリコン膜１４をＣＶＤ法等によって堆積した後、層間絶縁膜１２および酸化シリコン膜１４に半導体領域１０，１１および配線１３Ｌの一部が露出するような接続孔１５をＡｒＦエキシマレーザ縮小投影露光装置および実施の形態１に記載のレジスト補助パターンを設けたハーフトーンマスクを用いてリソグラフィを行い、エッチングして穿孔する。ここで、接続孔のレイアウトパターンを図１８に示す。図中の５２が接続孔パターンである。
【００３８】
ここでは接続孔の孔径が０．１３μｍであったため、ＡｒＦエキシマレーザ露光を用いたが、０．１６μｍより大きな孔径でよい場合はＫｒＦエキシマレーザ露光でも良い。ＫｒＦエキシマレーザ露光は装置コストなどの関係でＡｒＦリソグラフィよりコストが低い。
【００３９】
さらに、半導体基板３ｓ上に、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびタングステン（Ｗ）からなる金属膜をスパッタリング法およびＣＶＤ法により順次堆積した後、その金属膜をＡｒＦエキシマレーザ縮小投影露光装置および実施の形態１に記載のレジスト補助パターンを設けたハーフトーンマスクを用いてリソグラフィを行い、エッチングすることにより、図１２（ｆ）に示すように、第１層配線１６Ｌ１を形成する。これ以降は、第１層配線１６Ｌ１と同様に第２層配線以降を形成し、半導体集積回路装置を製造する。ここでは配線ピッチが０．２４μｍであったため、ＡｒＦエキシマレーザ露光を用いたが、０．３６μｍより緩い配線ピッチパターンを形成する場合はコストの観点からＫｒＦエキシマレーザ露光を用いる。ここで、配線パターンのレイアウト例を図１９に示す。図中の５３が配線パターンである。
【００４０】
カスタムＬＳＩ製品では特に第１配線層を中心にマスクデバッグが行われることが多い。第１配線層へのマスク供給ＴＡＴの速さが製品開発力を決め、かつ必要マスク枚数も多くなるのでこの工程にマスク供給ＴＡＴの短い本発明のマスクを適用するのは効果が特に大きい。
【００４１】
以上の説明ではＣＭＩＳに適用した場合について説明したが、それに限定されるものではなく、例えばＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）またはフラッシュメモリ（ＥＥＰＲＯＭ；Ｅｌｅｃｔｒｉｃ  Ｅｒａｓａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｅｌｅｃｔｒｉｃ  Ｅｒａｓａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）等のようなメモリ回路を有する半導体集積回路装置、上記メモリ回路と論理回路とを同一半導体基板に設けている混載型の半導体集積回路装置、配線基板装置、磁気記録装置などの電子装置にも適用できる。
【図面の簡単な説明】
【００４２】
【図１】本発明で用いたホトマスクの構造を示した構造図である。（ａ）は平面図、（ｂ）は断面図である。
【図２】（ａ）〜（ｆ）は本発明のマスクの作製方法を断面図で示した工程図である。
【図３】（ａ）〜（ｈ）は従来のマスクの作製方法を断面図で示した工程図である。
【図４】本発明のマスクの作製方法をフローチャートで示した工程図である。
【図５】従来のマスクの作製方法をフローチャートで示した工程図である。
【図６】本発明で用いたホトマスクの構造を示した構造図である。（ａ）は平面図、（ｂ）は断面図である。
【図７】本発明で用いたホトマスクの構造を示した構造図である。（ａ）は平面図、（ｂ）は断面図である。
【図８】本発明の補助パターンの配置例を上面図で示したパターンレイアウト図である。
【図９】本発明の補助パターンの配置例を上面図で示したパターンレイアウト図である。
【図１０】本発明の補助パターンの配置例を上面図で示したパターンレイアウト図である。
【図１１】本発明で用いたホトマスク要部の断面構造を示した構造図である。
【図１２】（ａ）〜（ｆ）は要部断面図で示した半導体集積回路装置の製造工程図である。
【図１３】本発明を用いて露光を行った時の構成を示す説明図である。
【図１４】課題の現象を説明する説明図である。
【図１５】本発明の効果を示す特性図である。
【図１６】アイソレーションパターンの配置例を示したレイアウト図である。
【図１７】ゲート電極パターンの配置例を示したレイアウト図である。
【図１８】接続孔パターンの配置例を示したレイアウト図である。
【図１９】配線パターンの配置例を示したレイアウト図である。
【図２０】四重極パターンの配置例を示したレイアウト図である。
【符号の説明】
【００４３】
３…半導体ウエハ、３ｓ…半導体基板、６ｎ…ｎウエル、６ｐ…ｐウエル、７…フィールド絶縁膜、８，９…ゲート絶縁膜、１０…ｎＭＩＳＱｎの半導体領域、１１…ｐＭＩＳＱｐの半導体領域、１２…層間絶縁膜、１３Ｌ…配線、１３Ｒ…抵抗、１４…ＴＥＯＳ膜、１５…接続孔、１６Ｌ１…第１層配線、５０…アイソレーションパターン、５１…ゲート配線パターン、５２…接続孔パターン、５３…配線パターン、１００…石英ガラス（ブランクス）、１０１…ハーフトーン膜、１０３…回路パターン（本体パターン）、１０４…補助パターン（レジストパターン）、１０５…レジスト遮光帯、１０６…描画用合わせマーク、１１０…レジスト、１１１…ＥＢ、１１２…回路パターン、１１３…レジスト、１１４…ＥＢ、１１５…レジスト、１３０…Ｃｒ、１３１…レジスト、１３２…ＥＢ、１３３…レジストパターン、１３４…Ｃｒ遮光帯、１３５…Ｃｒ補助パターン、１３６…レジスト、１３７…ＥＢ、１３８…回路パターン、１４０…Ｃｒ外枠、１４１…レチクル合わせマーク、１４２…Ｃｒ補助パターン、１５１…露光光、１５２…マスクステージ、１５３…投影レンズ、１５５…ウエハ、１５６…ウエハステージ。
【図１】
2007193368.tif 000003
【図２】
2007193368.tif 000004
【図３】
2007193368.tif 000005
【図４】
2007193368.tif 000006
【図５】
2007193368.tif 000007
【図６】
2007193368.tif 000008
【図７】
2007193368.tif 000009
【図８】
2007193368.tif 000010
【図９】
2007193368.tif 000011
【図１０】
2007193368.tif 000012
【図１１】
2007193368.tif 000013
【図１２】
2007193368.tif 000014
【図１３】
2007193368.tif 000015
【図１４】
2007193368.tif 000016
【図１５】
2007193368.tif 000017
【図１６】
2007193368.tif 000018
【図１７】
2007193368.tif 000019
【図１８】
2007193368.tif 000020
【図１９】
2007193368.tif 000021
【図２０】
2007193368.tif 000022