(57)【要約】【課題】Ｄ級音声電力増幅器の始動時の可聴クリック雑音を最小化するための回路を提供する。【解決手段】前記増幅器は、電力スイッチング出力ステージと、駆動信号およびシャットダウン信号を受け取る出力ステージを駆動するためのドライバとを有し、シャットダウン信号は、出力ステージのスイッチングを防止する。前記回路は、駆動信号を生成するためのドライバに接続される比較器と、音声入力信号を受け取る誤差増幅器と、出力ステージを入力として誤差増幅器の入力に接続するための第１のフィードバックループであって、誤差増幅器の出力が、比較器の入力に接続されている第１のフィードバックループと、誤差増幅器に接続されたキャパシタを過剰に充電するのを防止し、それによって、シャットダウン信号が除去されたときの、出力ステージにおける雑音を防止する、誤差増幅器に結合された回路とを有する。【選択図】図３
2007174671.tif 000002
【特許請求の範囲】
【請求項１】
Ｄ級音声電力増幅器の始動時の可聴クリック雑音を最小化するための回路であって、前記増幅器が、電力スイッチング出力ステージと、駆動信号およびシャットダウン信号を受け取る前記出力ステージを駆動するためのドライバとを含み、前記シャットダウン信号が、前記出力ステージのスイッチングを防止し、かつ前記回路が、
前記駆動信号を生成するための前記ドライバに接続される比較器と、
音声入力信号を受け取る誤差増幅器と、
前記出力ステージを入力として前記誤差増幅器の入力に接続するための第１のフィードバックループであって、前記誤差増幅器の出力が、前記比較器の入力に接続される、第１のフィードバックループと、
前記誤差増幅器に接続されたキャパシタを過剰に充電するのを防止し、それによって、前記シャットダウン信号が除去されたときの、前記出力ステージにおける雑音を防止するべく、前記誤差増幅器に結合されている回路とを含む回路。
【請求項２】
前記第１のフィードバックループが、自励発振ＰＷＭ変調器を形成するようになっている、請求項１に記載の回路。
【請求項３】
前記誤差増幅器に結合された前記回路が、第２のフィードバックループである、請求項１に記載の回路。
【請求項４】
前記誤差増幅器に接続された前記キャパシタを過剰に充電するのを防止し、それによって、前記シャットダウン信号が除去されたときの、前記出力ステージにおける雑音を防止するために、前記第２のフィードバックループが、前記シャットダウン信号が存在するときに、前記誤差増幅器を発振させるようになっている、請求項３に記載の回路。
【請求項５】
前記第２のフィードバックループが、前記シャットダウン信号が存在するときの、前記誤差増幅器の発振周波数を設定するためのフィードバック要素をさらに含む、請求項４に記載の回路。
【請求項６】
前記発振周波数が、前記電力スイッチング出力ステージのスイッチング周波数よりも高い、請求項５に記載の回路。
【請求項７】
前記第２のフィードバックループが、前記シャットダウン信号によって制御されるスイッチを含み、それによって、前記シャットダウン信号が存在するときに、前記第２のフィードバックループが、前記回路に接続され、前記シャットダウン信号が存在しないときに、前記第２のフィードバックループが、切断されて、前記誤差増幅器に接続された前記キャパシタを過剰に充電するのを防止し、それによって、前記シャットダウン信号が除去されたときの、前記出力ステージにおける雑音を防止するために、前記シャットダウン信号が存在するときに、前記第２のフィードバックループが、前記誤差増幅器を発振させるようになっている、請求項３に記載の回路。
【請求項８】
前記第２のフィードバックループ内の前記スイッチが、前記シャットダウン信号によって制御されるトランジスタを含む、請求項７に記載の回路。
【請求項９】
前記第２のフィードバックループが、前記比較器の出力を、前記誤差増幅器入力に結合している、請求項３に記載の回路。
【請求項１０】
前記比較器の出力が、ＰＷＭ信号を含み、前記シャットダウン信号が除去されたときに、前記ＰＷＭ信号のデューティサイクルが平衡し、望ましくない雑音が、前記音声電力増幅器の出力において生成されないようになっている、請求項９に記載の回路。
【請求項１１】
前記誤差増幅器の出力が、前記第２のフィードバックループへの入力である、請求項３に記載の回路。
【請求項１２】
前記誤差増幅器に接続された前記キャパシタが、積分キャパシタである、請求項１に記載の回路。
【請求項１３】
前記回路が、前記ドライバと共に集積回路パッケージ内にパッケージされている、請求項１に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２００５年１２月２１日に出願された、ＣＬＡＳＳ  Ｄ  ＡＭＰＬＩＦＩＥＲ  ＷＩＴＨ  ＳＴＡＲＴ−ＵＰ  ＣＬＩＣＫ  ＮＯＩＳＥ  ＥＬＩＭＩＮＡＴＩＯＮと題する特許文献１に基づくもので、同出願の優先権を主張し、同出願の全内容が、参照用として、本明細書に組み込まれる。
【０００２】
本発明は、Ｄ級音声電力増幅器ＩＣに関し、より詳細には、Ｄ級音声電力増幅器の起動時の可聴クリック雑音を最小化することに関する。
【背景技術】
【０００３】
フィードバックループを有するＤ級増幅器のシャットダウン期間中、フィードバックループ内の誤差増幅器の出力ノードは、その高い利得、およびオフセットのために、きわめて高い値になる。誤差増幅器の積分素子は、この高い値に充電される。
【０００４】
Ｄ級増幅器がシャットダウンの解除時に発振を再開するとき、誤差増幅器の出力は、キャパシタの両端の電圧が定常状態値に戻るために、時間を必要とする。キャパシタの両端の電圧を通常電圧に設定し戻すのに必要とされるこの過剰時間は、ＰＷＭ変調器の出力におけるデューティサイクルに不平衡を生じ、そのことは、望ましくない出力電圧（雑音）がラウドスピーカに供給される原因となる。その結果、ラウドスピーカからクリック雑音が聞こえる。
【０００５】
この望ましくない特性、すなわちクリック雑音を取り除くため、嵩ばり、値段が高く、スペースを浪費する電気機械的デバイスである、スピーカ遮断リレーが、増幅器とラウドスピーカの間に挿入されている。
【０００６】
図１は、自励発振ＰＷＭ変調器を形成するフィードバックループを有する、Ｄ級音声増幅器２０の一例を示している。Ｄ級音声増幅器２０は、ＳＤピンにおいてシャットダウン入力信号を、ＰＷＭピンにおいてＣＯＭＰＯＵＴ  ＰＷＭ信号を受け取るブリッジドライバ９を備えている。半ブリッジドライバ９は、半ブリッジ内に接続された、１対のハイサイドおよびローサイドＭＯＳＦＥＴスイッチ１０および１１を駆動する。
【０００７】
インダクタ１２およびキャパシタ１３を含むローパスＬＣフィルタが、ＰＷＭ高周波スイッチング信号を除去するために、ハイおよびロースイッチ１０および１１を接続する出力ステージＶＳにおいて結合される。インダクタ１２の第１の端子は、出力ステージＶＳに結合され、インダクタ１２の第２の端子は、Ｄ級音声増幅器２０の出力信号ＯＵＴを提供するために使用される。キャパシタ１３は、接地（ｃｏｍｍｏｎ）とインダクタ１２の第２の端子の間に接続されている。ラウドスピーカ負荷は、ＯＵＴとグランドの間に結合されている。
【０００８】
ＣＯＭＰＯＵＴ信号は、比較器８によって生成され、比較器８は、誤差増幅器７の信号ＯＰＯＵＴを、図１ではグランドである基準電位と比較する。図示の実施形態では、誤差増幅器７のプラス端子は、接地に接続され、マイナス端子は、抵抗１５を介して音声信号源ＶIN１６に、また抵抗１４を介して出力ステージＶＳからのフィードバック信号に接続されている。積分キャパシタ６は、マイナス端子と誤差増幅器７の出力とを結合している。
【０００９】
図２は、Ｄ級音声増幅器２０の動作を経時的に示している。図示のように、シャットダウン期間ｔ１、すなわち、シャットダウン信号がブリッジドライバ９のＳＤピンに供給されているとき、積分キャパシタ６の電圧は、誤差増幅器７の供給電圧ＶSSのレベルまでチャージされる。ＶAAおよびＶSSは、誤差増幅器７への浮動入力のプラスおよびマイナス供給電圧である。出力ＶSは、この時、高いインピーダンス状態（高いＺ）を有する。
【００１０】
ブリッジドライバ９のＳＤピンへのシャットダウン信号が終了すると、ローサイドスイッチ１０がオンになる。しかし、積分キャパシタ６にかけられた電圧のため、ＰＷＭ比較器８の出力をチャージするまでには時間ｔ２を要し、これが不平衡ＰＷＭデューティサイクルの原因となる。この不平衡ＰＷＭデューティサイクルは、ｔ２およびｔ３の期間中に、スピーカ出力に望ましくない雑音を発生させる。したがって、誤差増幅器７の容量性構成要素、すなわち積分キャパシタ６にかかる電圧は、問題を引き起こす。
【特許文献１】米国仮特許出願第６０／７５３，２３７号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、Ｄ級音声電力増幅器を無雑音起動させ、その結果、スピーカ遮断スイッチの必要をなくすことである。
【００１２】
本発明の別の目的は、嵩ばり、値段が高く、信頼性の低いスピーカ遮断リレーを除去して、システム費用およびスペースの節約を図ることである。
【課題を解決するための手段】
【００１３】
本発明は、Ｄ級音声電力増幅器の始動時の可聴クリック雑音を最小化するための回路を含んでいる。この回路は、電力スイッチング出力ステージと、出力ステージのスイッチングを駆動する駆動信号、およびシャットダウン信号を受け取る出力ステージを駆動するためのドライバとを有する、Ｄ級音声増幅器と共に使用される。シャットダウン信号は、出力ステージのスイッチングを防止し、前記回路は、駆動信号を生成するためのドライバに接続される比較器と、音声入力信号を受け取る誤差増幅器と、出力ステージを入力として誤差増幅器の入力に接続するための第１のフィードバックループであって、誤差増幅器の出力が、比較器の入力に接続される、第１のフィードバックループと、誤差増幅器に接続されたキャパシタを過剰に充電するのを防止し、それによって、シャットダウン信号が除去されたときの、出力ステージにおける雑音を防止する、誤差増幅器に結合された回路とを含んでいる。
【００１４】
誤差増幅器に結合された回路は、比較器の出力を誤差増幅器入力に結合する、第２のフィードバックループである。より具体的には、誤差増幅器に接続された積分キャパシタを過剰に充電するのを防止し、それによって、シャットダウン信号が除去されたときの、出力ステージにおける雑音を防止するために、第２のフィードバックループは、シャットダウン信号が存在するときに、誤差増幅器を発振させる。
【００１５】
本発明のその他の特徴および利点は、添付の図面を参照して行う、本発明の実施形態についての以下の説明から明らかになると思う。
【発明を実施するための最良の形態】
【００１６】
図３は、本発明を実施するＤ級音声増幅器３０を示している。図１のＤ級音声増幅器２０を参照して上で説明したすべての構成要素に加えて、Ｄ級音声増幅器３０は、比較器出力と誤差増幅器入力の間に局所的に追加されたフィードバック経路１を含んでいる。
【００１７】
図示の実施形態では、フィードバック経路１は、比較器８の出力を、誤差増幅器７のマイナス入力端子に結合している。追加されたフィードバック経路１は、半ブリッジドライバ９のＳＤピンに供給されるシャットダウン信号によって制御されるスイッチ５を備えている。スイッチ５は、好ましくは、半導体スイッチ、例えばＭＯＳＦＥＴである。
【００１８】
追加されたフィードバック経路１は、閉じられた場合、半ブリッジドライバ９のスイッチングの通常動作周波数よりも高い周波数で動作する発振器を形成している。しかし、その周波数は、きわめて高い必要はない。
【００１９】
シャットダウン中、すなわち、シャットダウン信号がオンであるとき、追加されたフィードバック経路１は、閉じられて、出力ステージが遮断状態にある間発振する局部発振ループを作りだす。この動作は、誤差増幅器７の容量性構成要素、すなわち積分キャパシタ６の両端間の電圧を定常状態値付近に保つ。言い換えると、誤差増幅器７の出力電圧は、ＰＷＭ比較器８の閾値付近に維持され、過剰にチャージするのを防止する。
【００２０】
局部発振ループ経路は、誤差増幅器７の出力が、出力ステージの状態とは独立になるように、フィードバック入力をオーバライドする。シャットダウン信号が除去されたとき、スイッチ５は開かれ、増幅器は通常動作に復帰する。
【００２１】
したがって、シャットダウン信号がオフであるとき、または終了したとき、増幅器は、出力におけるオフセットの原因となる過剰遅延を伴わずに、直ちにスイッチングを開始する。さらに、Ｄ級音声増幅器３０は、ＰＷＭ比較器８の閾値の変動を補償する能力も発揮する。
【００２２】
図３の要素３は、シャットダウン信号が存在するときに、所望の発振周波数を得るために、フィードバック経路内に提供され得る任意のフィードバック要素に対応している。
【００２３】
図４は、Ｄ級音声増幅器３０の波形を示している。図示のように、シャットダウン期間ｔ１の間、誤差増幅器７は、局部発振を続け、積分キャパシタ６は、供給電圧ＶSSまで充電されない。
【００２４】
期間ｔ２の先頭で、シャットダウン信号がオフに設定されたとき、ローサイドスイッチ１０は、駆動ＰＷＭ信号に従ってオンに切り替わる。キャパシタ６は充電されていないので、それが原因の遅延は存在せず、誤差増幅器は、しかるべく応答する。したがって、ＰＷＭ信号のデューティサイクルに不平衡は生じず、ｔ２またはｔ３の期間中に、スピーカ出力において生成される望ましくない雑音は存在しない。したがって、誤差増幅器内の容量性構成要素６の充電電圧の問題は解決される。
【００２５】
図５ａおよび図５ｂは、Ｄ級音声増幅器２０および３０それぞれの異なるポイントにおける電圧を、シャットダウン中、シャットダウンが解除されたとき、およびシャットダウン直後について示している。グラフＡは、出力ステージＯＵＴにおける経時的な電圧変動を示し、グラフＢは、出力インダクタ内の電流を示し、グラフＣは、出力ステージノードＶＳにおける電圧変動を示し、グラフＤは、誤差増幅器７の出力ＯＰＯＵＴにおける電圧変動を示し、グラフＥは、ＣＯＭＰＵＯＴを示している。２組の波形は、異なる時間間隔に基づいてプロットされており、そのため、図５ａの信号のほうがより広がっている。
【００２６】
図６は、本発明の典型的な応用回路４０の図を示している。ＩＣ１は、ＰＷＭ変調器および過電流保護と共に１６ピンパッケージに入った、高電圧、高性能のＤ級音声増幅器ドライバである。
【００２７】
図６に示すように、ＩＣ１は、浮動入力プラス供給をＶＡＡピンで、アナログ非反転入力をＩＮピンで、浮動入力供給リターンをＧＮＤピンで、位相補償入力をＣＯＭＰピンで、シャットダウンタイミングキャパシタ４２をＣＳＤピンで、浮動入力マイナス供給をＶＳＳピンで、ＯＣＳＥＴピンをプログラムするための５Ｖ基準電圧をＶＲＥＦピンで、特に半ブリッジトポロジ用の保護制御インタフェースとして使用されるローサイド過電流閾値設定をＯＣＳＥＴピンで、不動時間プログラム入力をＤＴピンで、ローサイド供給リターンをＣＯＭピンで、ローサイド出力をＬＯピンで、ローサイド論理供給をＶＣＣピンで、ハイサイド浮動供給リターンをＶＳピンで、ハイサイド出力をＨＯピンで、ハイサイド浮動供給をＶＢピンで、ハイサイド過電流感知入力をＣＳＨピンで行うように設計されている。
【００２８】
回路４０はさらに、スイッチ１１に接続される抵抗ｒ１と、ＶＳＳピンに接続される抵抗ｒ２と、ＩＮピンとＣＯＭＰピンの間に接続される直列結合キャパシタ６ａおよび６ｂの間に接続される抵抗ｒ３と、ＶＲＥＦピンおよびＯＣＳＥＴピンにそれぞれ接続されている直列結合抵抗ｒ４およびｒ５と、ＣＳＨピンとダイオードＤ１に接続される抵抗ｒ６と、ＣＳＨピンとＶＳピンの間に接続されている抵抗ｒ７と、ダイオードｄ１のアノードとダイオードｄ２のカソードの間に接続される抵抗ｒ８と、ダイオードｄ２のアノードに接続されている直列結合抵抗ｒ１２およびｒ１３と、ダイオードｄ２のカソードをスイッチ１１に接続している抵抗ｒ９と、ＬＯピンおよびＨＯピンをそれぞれスイッチ１０および１１のゲートに接続している抵抗ｒ１０およびｒ１１と、出力ステージＶＳをＩＮピンに接続しているフィードバックループ抵抗１４ａおよび１４ｂとを含んでいる。
【００２９】
キャパシタｃ１は、ＶＡＡピンとＧＮＤピンの間に結合され、キャパシタｃ２は、音声入力１６と抵抗１５の間に直列に結合され、キャパシタｃ３は、ＶＳＳピンに結合され、キャパシタｃ４は、ＶＢピンとＶＳピンの間に結合され、キャパシタｃ５は、ＶＣＣピンとＣＯＭピンの間に結合されている。
【００３０】
さらに、回路４０は、音声増幅器の出力において、インダクタ１２およびキャパシタ１３からなるＬＣフィルタに結合されたスピーカを示しており、オプションの外部クロックを、外部同期のため、抵抗ｒ０を介して回路に結合することができる。
【００３１】
高性能Ｄ級音声増幅器ドライバ２０９２は、プログラム可能双方向電流センシングによって、回路４０のハイサイド、およびローサイドＭＯＳＦＥＴ１０、および１１を過電流状態から保護している。図１を参照して上で説明したような増幅器構成は、アナログ入力自励発振ＰＷＭに基づいている。
【００３２】
以上、本発明が特定の実施形態に関して説明したが、その他の多くの変形および変更、ならびにその他の使用が、当業者には明らかであると思う。したがって、本発明は、本明細書の具体的な開示によって限定されるものではない。
【図面の簡単な説明】
【００３３】
【図１】従来技術で使用されるフィードバックループを有するＤ級音声増幅器の図である。
【図２】図１のＤ級音声増幅器において提供される波形を示す図である。
【図３】第２のフィードバックループを有する本発明によるＤ級音声増幅器の図である。
【図４】図３のＤ級音声増幅器の波形を示す図である。
【図５ａ】図１の従来技術の回路の起動時波形のグラフである。
【図５ｂ】図３の本発明の回路の起動時波形のグラフである。
【図６】本発明を含むＩＣの典型的な応用の図である。
【符号の説明】
【００３４】
１  フィードバック経路
３  フィードバック要素
５  スイッチ
６  積分キャパシタ
６ａ、６ｂ  直列結合キャパシタ
７  誤差増幅器
８  比較器
９  ブリッジドライバ
１０  ハイサイドＭＯＳＦＥＴスイッチ
１１  ローサイドＭＯＳＦＥＴスイッチ
１２  インダクタ
１３  キャパシタ
１４  抵抗
１４ａ、１４ｂ  フィードバックループ抵抗
１５  抵抗
１６  音声信号源
２０、３０  Ｄ級音声増幅器
４２  シャットダウンタイミングキャパシタ
ｃ１〜ｃ５  キャパシタ
ｄ１、ｄ２  ダイオード
ｒ０〜ｒ１３  抵抗
【図１】
2007174671.tif 000003
【図２】
2007174671.tif 000004
【図３】
2007174671.tif 000005
【図４】
2007174671.tif 000006
【図５ａ】
2007174671.tif 000007
【図５ｂ】
2007174671.tif 000008
【図６】
2007174671.tif 000009
【手続補正書】
【提出日】平成19年2月6日(2007.2.6)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007174671.tif 000010
【図２】
2007174671.tif 000011
【図３】
2007174671.tif 000012
【図４】
2007174671.tif 000013
【図５ａ】
2007174671.tif 000014
【図５ｂ】
2007174671.tif 000015
【図６】
2007174671.tif 000016
【外国語明細書】
2007174671000001.pdf