(57)【要約】【課題】周波数可変範囲を広くすることができる発振器を提供する。【解決手段】ソース電極、ドレイン電極がそれぞれ直列に接続された２ｎ＋１段（ｎは１以上の整数）のトランジスタ２〜６と、１段目のトランジスタ５のソース電極又はドレイン電極と２ｎ＋１段目のトランジスタ６のソース電極又はドレイン電極との間に接続されたインダクタ１と、ｋ段目（ｋは１≦ｋ≦ｎを満たす整数）の前記トランジスタのゲート電極及び２ｎ＋２−ｋ段目の前記トランジスタのゲート電極に接続された第１の端子ｃｈ１、ｃｈ２と、ｎ＋１段目の前記トランジスタのゲート電極に接続された第２の端子８と、１段目〜２ｎ＋１段目の前記トランジスタのバックゲート電極と接続された周波数制御端子７と、を備えることを特徴とする共振器。【選択図】図１
2007329333.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極、ドレイン電極がそれぞれ直列に接続された２ｎ＋１段（ｎは１以上の整数）のトランジスタと、
１段目の前記トランジスタのソース電極又はドレイン電極と２ｎ＋１段目の前記トランジスタのソース電極又はドレイン電極との間に接続されたインダクタと、
ｋ段目（ｋは１≦ｋ≦ｎを満たす整数）の前記トランジスタのゲート電極及び２ｎ＋２−ｋ段目の前記トランジスタのゲート電極に接続され、前記ｋ段目のトランジスタ及び前記２ｎ＋２−ｋ段目のトランジスタのオン／オフを切り替える信号が入力される第１の端子と、
ｎ＋１段目の前記トランジスタのゲート電極に接続された第２の端子と、
１段目〜２ｎ＋１段目の前記トランジスタのバックゲート電極と接続された周波数制御端子と、
を備えることを特徴とする共振器。
【請求項２】
ソース電極、ドレイン電極がそれぞれ直列に接続されたｎ段（ｎは１以上の整数）のトランジスタからなる第１のトランジスタ群と、
ソース電極、ドレイン電極がそれぞれ直列に接続されたｎ段（ｎは１以上の整数）のトランジスタからなる第２のトランジスタ群と、
前記第１のトランジスタ群の１段目のトランジスタのソース電極又はドレイン電極と前記第２のトランジスタ群のｎ段目のトランジスタのソース電極又はドレイン電極との間に接続されたインダクタと、
前記第１のトランジスタ群のｋ段目（ｋは１≦ｋ≦ｎを満たす整数）のトランジスタのゲート電極及び前記第２のトランジスタ群のｎ＋１−ｋ段目のトランジスタのゲート電極に接続され、前記第１のトランジスタ群のｋ段目（ｋは１≦ｋ≦ｎを満たす整数）のトランジスタ及び前記第２のトランジスタ群のｎ＋１−ｋ段目のトランジスタのオン／オフを切り替える信号が入力される選択端子と、
前記第１のトランジスタ群の１〜ｎ段目のトランジスタ及び前記第２のトランジスタ群の１〜ｎ段目のトランジスタのバックゲート電極と接続された周波数制御端子と、
を備え、
前記第１のトランジスタ群のｎ段目のトランジスタのソース電極又はドレイン電極と前記第２のトランジスタ群の１段目のトランジスタのソース電極又はドレイン電極との間は電気的に分離されていることを特徴とする共振器。
【請求項３】
ソース電極、ドレイン電極がそれぞれ直列に接続されたｎ段（ｎは２以上の整数）のトランジスタと、
１段目の前記トランジスタのソース電極又はドレイン電極とｎ段目の前記トランジスタのソース電極又はドレイン電極との間に接続されたインダクタと、
ｋ段目（ｋは１≦ｋ≦ｎ−１を満たす整数）の前記トランジスタのゲート電極に接続され、前記ｋ段目のトランジスタのオン／オフを切り替える信号が入力される選択端子と、
ｎ段目の前記トランジスタのゲート電極に接続された基準電圧端子と、
１段目〜ｎ段目の前記トランジスタのバックゲート電極と接続された周波数制御端子と、
を備えることを特徴とする共振器。
【請求項４】
ソース電極、ドレイン電極がそれぞれ直列に接続されたｎ段（ｎは２以上の整数）のトランジスタと、
１段目の前記トランジスタのソース電極又はドレイン電極とｎ段目の前記トランジスタのソース電極又はドレイン電極との間に接続されたインダクタと、
ｋ段目（ｋは１≦ｋ≦ｎを満たす整数）の前記トランジスタのゲート電極に接続され、前記ｋ段目のトランジスタのオン／オフを切り替える信号が入力される第ｋの選択端子と、
１段目〜ｎ段目の前記トランジスタのバックゲート電極と接続された周波数制御端子と、
を備えることを特徴とする共振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振器に関するものである。
【背景技術】
【０００２】
電圧制御発振器において、発振周波数を可変とするため、印加電圧の大きさによりその静電容量が変化する可変容量素子が用いられている。可変容量素子として代表的なものは可変容量ダイオードである。可変容量ダイオード（ｐｎ接合ダイオード）の容量Ｃと接合に印加される電圧ＶｂｉａｓはＣ＝Ｃ０／（１−Ｖｖｉａｓ／Ｖｊ）Ｍｊという関係を有する。Ｖｊは接合のビルトイン電圧で通常は０．７Ｖ程度である。Ｍｊは接合の傾斜係数であり、理想的な階段接合では０．５となるが、現在の微細化されたシリコン半導体のｐｎ接合においては通常１／３程度を示す。Ｃ０は接合に印加された電圧が０Ｖの場合の容量値である。
【０００３】
例えば単体のＰＮ接合ダイオードによる可変容量ダイオードを用い、接合に印加できる電圧Ｖｂｉａｓの範囲を０〜−２Ｖ、ビルトイン電圧Ｖｊを０．７Ｖ、接合傾斜係数Ｍｊを０．３３３とする場合、最大容量をＣｍａｘ（＝Ｃ０）、最小容量をＣｍｉｎとおくと、容量変化率Ｃｍｉｎ／Ｃｍａｘは約０．６４となる。また、単体のＭＯＳダイオードによる可変容量ダイオードを用いる場合、その容量変化率Ｃｍｉｎ／Ｃｍａｘは約０．５である。静電容量をＣ、インダクタンスをＬとおくと電圧制御発振器の発振周波数ｆはｆ＝１／（２×π×√（Ｌ×Ｃ））で表される。周波数可変率Δは周波数の最大値及び最小値をそれぞれｆｍａｘ、ｆｍｉｎとした場合、Δ＝２×（ｆｍａｘ−ｆｍｉｎ）／（ｆｍａｘ＋ｆｍｉｎ）で表される。従って、容量変化率Ｃｍｉｎ／Ｃｍａｘが約０．６４の時は、周波数可変率Δは約０．２２（２０％強）となる。可変容量ダイオードを用いた電圧制御発振器の周波数可変率は、可変容量ダイオードの容量変化率が大きいほど、大きくなる。
【０００４】
容量変化率を大きくするため、スイッチのオン／オフで容量を切り替える共振回路が提案されている（例えば特許文献１参照）。この共振回路は、２つの可変容量素子と、この２つの可変容量素子の間に配置されオン時に抵抗として機能し、オフ時にキャパシタとして機能するＭＯＳとで構成される。そして、発振周波数切り替えの際には、そのＭＯＳをオン／オフ切り替え制御する。
【０００５】
上記のような従来の共振回路では、容量を切り替えるスイッチはＭＯＳスイッチである。共振回路内でのＭＯＳスイッチはオン抵抗を小さくすることが要求される。ゲート幅を大きくすることでオン抵抗は小さくなるが、逆に寄生容量が大きくなり、可変容量ダイオードの可変容量が小さくなる。このように従来の共振回路はＭＯＳスイッチのオン抵抗と寄生容量のバランスをとることが困難であり、大きな周波数可変率をとることが出来ないという問題を有していた。
【特許文献１】特開２００５−２８５９３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は広い周波数可変率をとることができる共振器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様による共振器は、ソース電極、ドレイン電極がそれぞれ直列に接続された２ｎ＋１段（ｎは１以上の整数）のトランジスタと、１段目の前記トランジスタのソース電極又はドレイン電極と２ｎ＋１段目の前記トランジスタのソース電極又はドレイン電極との間に接続されたインダクタと、ｋ段目（ｋは１≦ｋ≦ｎを満たす整数）の前記トランジスタのゲート電極及び２ｎ＋２−ｋ段目の前記トランジスタのゲート電極に接続され、前記ｋ段目のトランジスタ及び前記２ｎ＋２−ｋ段目のトランジスタのオン／オフを切り替える信号が入力される第１の端子と、ｎ＋１段目の前記トランジスタのゲート電極に接続された第２の端子と、１段目〜２ｎ＋１段目の前記トランジスタのバックゲート電極と接続された周波数制御端子と、を備えるものである。
【０００８】
また、本発明の一態様による共振器は、ソース電極、ドレイン電極がそれぞれ直列に接続されたｎ段（ｎは１以上の整数）のトランジスタからなる第１のトランジスタ群と、ソース電極、ドレイン電極がそれぞれ直列に接続されたｎ段（ｎは１以上の整数）のトランジスタからなる第２のトランジスタ群と、前記第１のトランジスタ群の１段目のトランジスタのソース電極又はドレイン電極と前記第２のトランジスタ群のｎ段目のトランジスタのソース電極又はドレイン電極との間に接続されたインダクタと、前記第１のトランジスタ群のｋ段目（ｋは１≦ｋ≦ｎを満たす整数）のトランジスタのゲート電極及び前記第２のトランジスタ群のｎ＋１−ｋ段目のトランジスタのゲート電極に接続され、前記第１のトランジスタ群のｋ段目（ｋは１≦ｋ≦ｎを満たす整数）のトランジスタ及び前記第２のトランジスタ群のｎ＋１−ｋ段目のトランジスタのオン／オフを切り替える信号が入力される選択端子と、前記第１のトランジスタ群の１〜ｎ段目のトランジスタ及び前記第２のトランジスタ群の１〜ｎ段目のトランジスタのバックゲート電極と接続された周波数制御端子と、を備え、前記第１のトランジスタ群のｎ段目のトランジスタのソース電極又はドレイン電極と前記第２のトランジスタ群の１段目のトランジスタのソース電極又はドレイン電極との間は電気的に分離されているものである。
【０００９】
また、本発明の一態様による共振器は、ソース電極、ドレイン電極がそれぞれ直列に接続されたｎ段（ｎは２以上の整数）のトランジスタと、１段目の前記トランジスタのソース電極又はドレイン電極とｎ段目の前記トランジスタのソース電極又はドレイン電極との間に接続されたインダクタと、ｋ段目（ｋは１≦ｋ≦ｎ−１を満たす整数）の前記トランジスタのゲート電極に接続され、前記ｋ段目のトランジスタのオン／オフを切り替える信号が入力される選択端子と、ｎ段目の前記トランジスタのゲート電極に接続された基準電圧端子と、１段目〜ｎ段目の前記トランジスタのバックゲート電極と接続された周波数制御端子と、を備えるものである。
【００１０】
また、本発明の一態様による共振器は、ソース電極、ドレイン電極がそれぞれ直列に接続されたｎ段（ｎは２以上の整数）のトランジスタと、１段目の前記トランジスタのソース電極又はドレイン電極とｎ段目の前記トランジスタのソース電極又はドレイン電極との間に接続されたインダクタと、ｋ段目（ｋは１≦ｋ≦ｎを満たす整数）の前記トランジスタのゲート電極に接続され、前記ｋ段目のトランジスタのオン／オフを切り替える信号が入力される第ｋの選択端子と、１段目〜ｎ段目の前記トランジスタのバックゲート電極と接続された周波数制御端子と、
を備えるものである。
【発明の効果】
【００１１】
本発明の共振器によれば、広い周波数可変範囲をとることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明にかかる共振器の実施の形態を図面に基づいて説明する。
【００１３】
図１に本発明の一実施形態による共振器の概略構成を示す。共振器はインダクタ１と直列に接続されたＰＭＯＳトランジスタ２〜６を有する。ＰＭＯＳトランジスタ２〜６のバックゲート電極は周波数制御端子７に接続されている。周波数制御端子７を介して制御電圧が印加される。ＰＭＯＳトランジスタ２のゲート電極は電源電圧端子８に接続され、ＰＭＯＳトランジスタ２のゲート電極には電源電圧ＶＤＤが印加されるので、ＰＭＯＳトランジスタ２はオフ状態になっている。ＰＭＯＳトランジスタ３、４のゲート電極はチャネル選択端子ｃｈ２に接続され、ＰＭＯＳトランジスタ５、６のゲート電極はチャネル選択端子ｃｈ１に接続されている。チャネル選択端子ｃｈ１、ｃｈ２を介してＰＭＯＳトランジスタ３〜６のゲート電極にはローレベル又はハイレベルの信号が入力され、ＰＭＯＳトランジスタ３〜６はオン／オフする。
【００１４】
図２に図１に示す共振器を等価回路で表した図を示す。ＰＭＯＳトランジスタ２が有する拡散層容量をＣＣとする。また、ＰＭＯＳトランジスタ３、４が有する拡散層容量をＣ２とする。また、ＰＭＯＳトランジスタ５、６が有する拡散層容量をＣ１とする。これらの拡散層容量及びインダクタ１により共振器としての動作を行う。つまり、ＰＭＯＳトランジスタ３〜６は容量可変素子と容量切替スイッチの両方の役割を担う。インダクタ１のインダクタンスをＬ、ＰＭＯＳトランジスタの拡散層容量の総和をＣｔｏｔとすると、共振器の共振周波数ｆｒｅｓはｆｒｅｓ＝１／（２×π×√（Ｌ×Ｃｔｏｔ））となる。拡散層容量の総和Ｃｔｏｔが大きいほど共振周波数は小さくなり、Ｃｔｏｔが小さいほど共振周波数は大きくなる。つまり、拡散層容量の総和Ｃｔｏｔの可変範囲が大きいほど、共振周波数の可変範囲が大きくなる。
【００１５】
図３に、チャネル選択端子ｃｈ１及びｃｈ２に入力される信号をハイレベルにし、ＰＭＯＳトランジスタ２〜６をすべてオフにしたときの共振器の等価回路図を示す。この場合、両端に配置されるＰＭＯＳトランジスタ５、６の片側一方のみの拡散層容量が共振に寄与する。そのため拡散層容量の総和ＣｔｏｔはＣｔｏｔ＝２Ｃ１となる。
【００１６】
図４に、チャネル選択端子ｃｈ１に入力される信号をローレベル、ｃｈ２に入力される信号をハイレベルにし、ＰＭＯＳトランジスタ２〜４をオフ、ＰＭＯＳトランジスタ５、６をオンにしたときの共振器の等価回路図を示す。この場合、ＰＭＯＳトランジスタ５、６の拡散層容量とＰＭＯＳトランジスタ３、４の片側一方の拡散層容量とが共振に寄与する。従って、拡散層容量の総和ＣｔｏｔはＣｔｏｔ＝４Ｃ１＋２Ｃ２となる。
【００１７】
図５に、チャネル選択端子ｃｈ１、ｃｈ２に入力される信号をローレベルにし、ＰＭＯＳトランジスタ２をオフ、ＰＭＯＳトランジスタ３〜６をオンにしたときの共振器の等価回路図を示す。この場合、ＰＭＯＳトランジスタ２〜６の拡散層容量が共振に寄与する。従って、拡散層容量の総和ＣｔｏｔはＣｔｏｔ＝４Ｃ１＋４Ｃ２＋２ＣＣとなる。
【００１８】
このようにＰＭＯＳトランジスタ３〜６のオン／オフ切り替えにより容量の総和Ｃｔｏｔの可変範囲を大きくとることができる。また、通常、ＭＯＳトランジスタの拡散層容量は共振器全体の必要容量からみると小さい。従って、拡散層容量を大きくするためにゲート幅を大きくすることになり、それにより同時にオン抵抗を小さくすることが出来る。つまり、ＰＭＯＳトランジスタ３〜６が可変容量素子と容量切替スイッチを兼ねることで、容量とオン抵抗の両方の要求を満たすことが出来る。
【００１９】
図６に直列に接続した１５段のＰＭＯＳトランジスタを有する共振器の概略構成を示す。ＰＭＯＳトランジスタＰ１のゲート電極は電源電圧端子８に接続され、ＰＭＯＳトランジスタＰ１はオフになっている。ＰＭＯＳトランジスタＰ１〜Ｐ１５のバックゲート電極は周波数制御端子７に接続され、周波数制御端子７を介して制御電圧が印加される。ＰＭＯＳトランジスタＰ２〜Ｐ１５のゲート電極はチャネル選択端子ｃｈ１〜ｃｈ７に接続されている。チャネル選択端子ｃｈ１〜ｃｈ７に入力される信号を切り替えて、両側から８対のＰＭＯＳトランジスタのオン／オフを行う。
【００２０】
ここで、制御電圧を０ＶとしたときのＰＭＯＳトランジスタＰ１の拡散層容量を２．１９４ｐＦ、ＰＭＯＳトランジスタＰ２及びＰ３の拡散層容量を１．４２３ｐＦ、ＰＭＯＳトランジスタＰ４及びＰ５の拡散層容量を０．９２８ｐＦ、ＰＭＯＳトランジスタＰ６及びＰ７の拡散層容量を０．６ｐＦ、ＰＭＯＳトランジスタＰ８及びＰ９の拡散層容量を０．３９３ｐＦ、ＰＭＯＳトランジスタＰ１０及びＰ１１の拡散層容量を０．２５２ｐＦ、ＰＭＯＳトランジスタＰ１２及びＰ１３の拡散層容量を０．１６７ｐＦ、ＰＭＯＳトランジスタＰ１４のＰ１２と接続している側の拡散層容量を０．１０６ｐＦ、もう一方の拡散層容量を０．５０７ｐＦ、ＰＭＯＳトランジスタＰ１５のＰ１３と接続している側の拡散層容量を０．１０６ｐＦ、もう一方の拡散層容量を０．５０７ｐＦとした。このような容量値にしたことにより、ｎ（ｎは０≦ｎ≦６を満たす整数）対のトランジスタをオンした場合の最小共振周波数が、ｎ＋１対のトランジスタをオンした場合の最大共振周波数以下になり、共振周波数の連続性を保つことが出来る。
【００２１】
図７にこの共振器の制御電圧と共振周波数の関係を表すグラフを示す。Ｓ０はチャネル選択端子ｃｈ１〜ｃｈ７に入力される信号がすべてハイレベル、つまりＰＭＯＳトランジスタＰ２〜Ｐ１５がすべてオフの状態である。Ｓ１はチャネル選択端子ｃｈ１のみローレベルの信号が入力される、つまりＰＭＯＳトランジスタＰ１４、Ｐ１５のみオンの状態である。Ｓ２はチャネル選択端子ｃｈ１及びｃｈ２に入力される信号がローレベル、つまりＰＭＯＳトランジスタＰ１２〜Ｐ１５のみオンの状態である。Ｓ３〜Ｓ７も同様に両側から１対ずつオンするトランジスタが増えていく。
【００２２】
この共振器ではＰＭＯＳトランジスタＰ２〜Ｐ１５をすべてオン（Ｓ７）にし、制御電圧０Ｖの時が最小共振周波数ｆｍｉｎとなり、ＰＭＯＳトランジスタＰ２〜Ｐ１５をすべてオフ（Ｓ０）にし、制御電圧２．０Ｖの時が最大共振周波数ｆｍａｘとなる。周波数可変率Δ（＝２×（ｆｍａｘ−ｆｍｉｎ）／（ｆｍａｘ＋ｆｍｉｎ））は１３９％となる。
【００２３】
図８にチャネル選択端子数と周波数可変率Δの関係を表すグラフを示す。このグラフからチャネル選択端子数を増やす、つまり接続するＰＭＯＳトランジスタの個数を増やすほど周波数可変率Δを大きくすることが出来ることが分かる。
【００２４】
上述した本発明の実施形態による共振器により、広い周波数可変範囲をとることができる。
【００２５】
上述した実施の形態はいずれも一例であって制限的なものではないと考えられるべきである。例えばＰＭＯＳトランジスタでなく、ＮＭＯＳトランジスタを用いるような構成にしてもよい。その場合、電源電圧端子８は接地電圧端子とする。また、図９に示すように、複数段接続されたトランジスタの中央に配置される常にオフ状態のトランジスタを除いて、その部分をオープン状態にする構成にしてもよい。また、図１０に示すように、常にオフ状態のトランジスタ２を、複数段直列に接続されたトランジスタの中央以外に配置するようにしてもよい。また、電源電圧端子８をチャネル選択端子にし、常にトランジスタがオフになるレベルの信号が入力されるように構成してもよい。上記のような構成においても、トランジスタは可変容量素子とスイッチの役割を兼ね、オン抵抗と容量のバランスをとり、かつ共振器の共振周波数可変範囲を大きくとることが出来る。
【００２６】
本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態による共振器の概略構成図である。
【図２】同実施形態による共振器の等価回路図である。
【図３】同実施形態による共振器の等価回路図である。
【図４】同実施形態による共振器の等価回路図である。
【図５】同実施形態による共振器の等価回路図である。
【図６】同実施形態による共振器の概略構成図である。
【図７】同実施形態による共振器の制御電圧と共振周波数の関係を示すグラフである。
【図８】同実施形態による共振器のチャネル数と周波数可変率の関係を示すグラフである。
【図９】同実施形態の変形例による共振器の概略構成図である。
【図１０】同実施形態の変形例による共振器の概略構成図である。
【符号の説明】
【００２８】
１  インダクタ
２〜６  トランジスタ
７  周波数制御端子
８  電源電圧端子
【図１】
2007329333.tif 000003
【図２】
2007329333.tif 000004
【図３】
2007329333.tif 000005
【図４】
2007329333.tif 000006
【図５】
2007329333.tif 000007
【図６】
2007329333.tif 000008
【図７】
2007329333.tif 000009
【図８】
2007329333.tif 000010
【図９】
2007329333.tif 000011
【図１０】
2007329333.tif 000012