(57)【要約】【課題】ＤＣ−ＤＣコンバータなどの電源装置の起動直後から常に保護機能を働かせてシステムの損傷を防止できるようにする。【解決手段】負荷に対する出力電圧Ｖｏ１をコンパレータＣＰ１において基準電圧と比較して、その比較結果を基に出力電圧Ｖｏ１が一定になるようにスイッチング素子Ｑ１のオン、オフを制御する電源回路と、この電源回路の起動時に上記の基準電圧を所定電圧まで徐々に上昇させるソフトスタート回路と、出力電圧Ｖｏ１が異常検出電圧Ｖｒｅｆ１以下になったときにスイッチング素子Ｑ１をオフにする保護回路とを有し、ソフトスタート回路のコンパレータＣＰ３からコンパレータＣＰ１に出力される基準電圧にしたがって、保護回路への異常検出電圧Ｖｒｅｆ１も変化させる。【選択図】図６
2007325459.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子のオン、オフにより発生した脈流を整流して負荷に出力する電磁変換方式の電源装置において、
前記負荷に対する出力電圧を基準電圧と比較して、その比較結果を基に前記出力電圧が一定になるように前記スイッチング素子のオン、オフを制御する電源回路と、
前記電源回路の起動時に前記基準電圧を所定電圧まで徐々に上昇させるソフトスタート回路と、
前記負荷に対する出力電圧が設定電圧以下になったときに前記スイッチング素子をオフにする保護回路と、
を有し、
前記ソフトスタート回路から出力される前記基準電圧にしたがって前記保護回路の前記設定電圧を変化させることを特徴とする電源装置。
【請求項２】
前記電源回路は、前記出力電圧と前記基準電圧との比較結果と、前記スイッチング素子のドレイン端子に流れる入力電流とを基に前記スイッチング素子のオン、オフを制御することを特徴とする請求項１記載の電源装置。
【請求項３】
前記電源回路は、前記出力電圧と前記基準電圧との比較結果と、前記スイッチング素子のドレイン端子に流れる入力電流に応じた電圧とを比較した比較結果を基に、前記スイッチング素子のゲート駆動信号をパルス幅変調制御することを特徴とする請求項２記載の電源装置。
【請求項４】
前記スイッチング素子を個別に有してそれぞれ異なる電圧を出力する複数の前記電源回路と、
前記電源回路にそれぞれ対応して設けられ、前記電源回路ごとにその出力電圧と前記設定電圧とを比較する複数の前記保護回路と、
前記電源回路にそれぞれ対応して設けられ、前記電源回路およびそれらに対応する前記保護回路に電圧を供給する複数の前記ソフトスタート回路と、
を備えたことを特徴とする請求項１記載の電源装置。
【請求項５】
前記各保護回路において対応する前記電源回路の出力電圧が前記設定電圧以下となったとき、すべての前記電源回路の前記スイッチング素子が共通にオフされることを特徴とする請求項４記載の電源装置。
【請求項６】
前記スイッチング素子を個別に有してそれぞれ異なる電圧を出力する複数の前記電源回路と、
前記電源回路にそれぞれ対応して設けられ、前記電源回路ごとにその出力電圧と前記設定電圧とを比較する複数の前記保護回路と、
を備え、
前記各電源回路への前記基準電圧および前記各保護回路への前記設定電圧が１つの前記ソフトスタート回路からの出力に応じた電圧とされたことを特徴とする請求項１記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータなどスイッチング素子を用いた電磁変換方式の電源装置に関する。
【背景技術】
【０００２】
デジタルスチルカメラやデジタルビデオカメラなど内蔵電源を用いるシステムでは、ＤＣ−ＤＣコンバータなどの電磁変換方式を利用した電源装置が用いられている。この電源装置は、ＦＥＴ（Field Effect Transistor）などのスイッチング素子を駆動して得られた脈流をコイルやコンデンサにより平渇して出力するものであり、システムに応じた必要な出力電圧が得られるようになっている。
【０００３】
近年、このような電源装置においては、回路短絡があった場合にシステムを破壊する恐れがあるため、その対処として過電流保護機能や過電圧保護機能を備えており、ソフトスタート機能も備えている。また、ソフトスタート起動中に過電流から保護することも提案されており（例えば、特許文献１参照）、ソフトスタート回路のソフトスタート時間設定用のコンデンサに生じた電圧を出力制御用のエラーアンプと過電流検出回路のコンパレータに供給して制御することも提案されている（例えば、特許文献２参照）。
【特許文献１】特開平９−１１７１３２号公報（段落番号〔００２７〕〜〔００２９〕、図２）
【特許文献２】特開２００５−３２３４１３号公報（段落番号〔００５０〕〜〔００５１〕、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような従来の電源装置では、保護機能は電源装置を使用するシステムが通常動作しているときのみ有効であり、システムの起動直前では保護機能を働かせることは困難である。このため、回路短絡が発生しているにもかかわらず、システムの電源を入れてしまった場合、瞬時に過電流や過電圧がシステムにかかり、損傷が発生するという問題点がある。
【０００５】
本発明は、このような点に鑑みてなされたものであり、電源装置の起動直後から常に保護機能を働かせてシステムの損傷を防止することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明では上記課題を解決するために、スイッチング素子のオン、オフにより発生した脈流を整流して負荷に出力する電磁変換方式の電源装置において、前記負荷に対する出力電圧を基準電圧と比較して、その比較結果を基に前記出力電圧が一定になるように前記スイッチング素子のオン、オフを制御する電源回路と、前記電源回路の起動時に前記基準電圧を所定電圧まで徐々に上昇させるソフトスタート回路と、前記負荷に対する前記出力電圧が設定電圧以下になったときに前記スイッチング素子をオフにする保護回路とを有し、前記ソフトスタート回路から出力される前記基準電圧にしたがって前記保護回路の前記設定電圧を変化させることを特徴とする電源装置が提供される。
【０００７】
このような電源装置によれば、ソフトスタート回路により電源装置の起動時の過渡電流が抑制される。また、ソフトスタート回路から出力される電源回路の基準電圧にしたがって、出力短絡時に動作する保護回路の設定電圧を変化させるので、ソフトスタート期間においても、保護回路において出力電圧異常が検出される。
【発明の効果】
【０００８】
本発明の電源装置によれば、ソフトスタート回路により電源装置の起動時の過渡電流を抑制できるとともに、ソフトスタート回路から出力される電源回路の基準電圧にしたがって、出力短絡時に動作する保護回路の設定電圧を変化させるので、ソフトスタート期間においても保護回路において出力電圧異常を検出することができ、起動直後から常に保護機能を働かせてシステムの損傷を防止することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の実施の形態に係る電源装置を使用するシステムの構成を示すブロック図である。
【００１０】
本システムは、デジタルスチルカメラもしくはデジタルビデオカメラとして構成され、パワースイッチ１１，１２を有する入力部１と、サブ・マイクロコンピュータ（サブマイコン）２１及びメイン・マイクロコンピュータ（メインマイコン）２２を有するシステム制御部２と、画像記録再生部３１、及びＬＣＤ（Liquid Crystal Display）を用いた表示部３２を有するシステム部３と、電池（バッテリ）で駆動する電磁変換方式のＤＣ−ＤＣコンバータ４１を有する電源供給部４とから構成されている。
【００１１】
なお、システム制御部２のサブマイコン２１には、ＡＳＩＣ（Application Specific Integrated Circuit）を用いることもできる。また、システム部３として、ここでは画像記録再生部３１と表示部３２が設けられている例を示している。画像記録再生部３１は、画像の撮像や、撮像により得られた画像データの記録媒体への記録、撮像中の画像や記録された画像を再生したときの表示部３２への表示データの生成などの処理を行うブロックである。
【００１２】
このシステムにおいて、電源供給部４に電池が挿入されると、ＤＣ−ＤＣコンバータ４１に電源が入り、システム制御部２のサブマイコン２１に電源が供給される。これにより、入力部１のパワースイッチ１１，１２を受け付けることができる状態となる。そして、ユーザによってパワースイッチ１１，１２が押されると、そのパワースイッチ１１，１２からの入力信号がサブマイコン２１に伝達される。このパワースイッチ１１，１２は電源を起動させるトリガとなるもので、システムにより１個から複数個設けられるが、ここでは２個の場合を示している。
【００１３】
パワースイッチ１１，１２からの入力信号を受けたサブマイコン２１は、システムの各部に電源を供給するようＤＣ−ＤＣコンバータ４１に信号を送る。ＤＣ−ＤＣコンバータ４１はこの信号を受けると、システム全体に電源を供給し始める。そして、システム全体に電源が行きわたるとそれぞれのデバイスが動作可能となり、サブマイコン２１とメインマイコン２２との間、メインマイコン２２から画像記録再生部３１及び表示部３２に対して信号の伝達を行うことができる。
【００１４】
図２は、上記のシステムに使用される一般的な電磁変換方式の電源装置の構成例を示す回路図である。
この電源装置は電流帰還型のステップダウンコンバータ（ＤＣ−ＤＣコンバータ）として構成され、ＭＯＳＦＥＴ（Metal Oxide Semiconductor−ＦＥＴ）のスイッチング素子Ｑ１をＰＷＭ（Pulse Width Modulation）制御し、これにより得られた脈流をコイルＬ１及びコンデンサＣ１、抵抗Ｒ１で平滑して一定の出力電圧Ｖｏを負荷に供給するものである。
【００１５】
図２のブロック１０１では、出力電圧Ｖｏが抵抗Ｒ１１と抵抗Ｒ１２で分圧され、その分圧された電圧が出力の検出電圧としてコンパレータＣＰ１により基準電圧Ｖｒｅｆと比較される。ブロック１０２では、入力電圧Ｖｉｎが印加されたスイッチング素子Ｑ１に流れる電流が帰還され、抵抗Ｒ１３により電圧信号に変換されて、その電圧信号がコンパレータＣＰ１から出力されたＶＦＢ（Voltage Feed Back）信号とコンパレータＣＰ２により比較され、コンパレータＣＰ２からＰＷＭ信号が出力される。ブロック１０３では、コンパレータＣＰ２からのＰＷＭ信号がＲＳフリップフロップＦＦ１に入力され、このＲＳフリップフロップＦＦ１を通してスイッチング素子Ｑ１がＰＷＭ制御される。このとき、ＲＳフリップフロップＦＦ１はＲ端子にＯＮ信号が入力されたときのみ、Ｓ端子に入力されるコンパレータＣＰ２からのＰＷＭ信号を出力する。
【００１６】
以上の制御により、負荷に必要な電圧が電磁変換によって一定の出力電圧Ｖｏとして出力される。この電流帰還型のステップダウンコンバータのスイッチング駆動方式は多種存在するが、ここでは例としてＰＷＭ信号を用いた方式を挙げている。他にはＰＦＭ（Pulse Frequency Modulation）信号を用いる方式などが挙げられる。
【００１７】
次に、上記のような構成のＤＣ−ＤＣコンバータ４１の保護機能について説明する。図３は、電源装置に搭載される従来の保護回路とソフトスタート回路の構成例を示す図である。
【００１８】
ここでは、電源回路に複数のスイッチング素子Ｑ１，Ｑ２…を設け、それぞれのコイルＬ１，Ｌ２…、コンデンサＣ１，Ｃ２…、抵抗Ｒ１，Ｒ２…により平滑した一定の複数の出力電圧Ｖｏ１，Ｖｏ２…を供給する場合を示している。なお、各スイッチング素子Ｑ１，Ｑ２…に対するゲート駆動信号は、アンド（ＡＮＤ）ゲート５１，５２…を介してそれぞれ供給され、アンドゲート５１，５２…の他方の入力端子には、保護回路からの異常検出信号が共通に入力される。
【００１９】
保護回路は、出力短絡による過電流を防止するためのもので、出力電圧Ｖｏ１，Ｖｏ２…をそれぞれ抵抗Ｒ２１ａ，Ｒ２２ａ、抵抗Ｒ２１ｂ，Ｒ２２ｂ…により分圧し、その分圧した電圧を検出電圧として、各々の異常電圧検出回路の異常検出電圧Ｖｒｅｆ１，Ｖｒｅｆ２…とコンパレータＣＰ４ａ，ＣＰ４ｂ…により比較する。すなわち、出力電圧Ｖｏ１，Ｖｏ２…に応じて各々の異常検出電圧Ｖｒｅｆ１，Ｖｒｅｆ２…と比較する。そして、それらの電圧の差（Ｖｏ１とＶｒｅｆ１、Ｖｏ２とＶｒｅｆ２…）が大きくなると、オア（ＯＲ）ゲート７１を通して異常検出（短絡検出）信号を出力する。異常検出信号は、後述する短絡検出遅延回路を介して、アンドゲート５１，５２…に共通に入力され、出力段のスイッチング素子Ｑ１，Ｑ２…をオフ（ＯＦＦ）させて電源システムを停止させる。すなわち、出力電圧Ｖｏ１，Ｖｏ２…を出力する電源回路の一つでも出力短絡が検出されれば、電源システム全体が停止される。
【００２０】
一方、ソフトスタート回路は、出力電圧Ｖｏ１，Ｖｏ２…を出力する電源回路のそれぞれに対して設けられて、起動時の過大な過度電流を防止するためのものであり、出力電圧を徐々に上昇させることにより過大な過度電流を制限する。パワースイッチＰＳ（図１に示す入力部１のパワースイッチ１１，１２の動作に対応）が押される前は、制御素子Ｑ１１はオン（ＯＮ）しており、コンデンサＣ１１は放電されていて電荷は蓄積されていない。このため、電源回路のコンパレータＣＰ１において出力電圧Ｖｏ１の検出電圧と比較するためのコンパレータＣＰ３からのソフトスタート電圧は０Ｖである。パワースイッチＰＳが押されると、制御素子Ｑ１１はオフになり、基準電圧Ｖｒｅｆから定電流で流れてきた電荷がコンデンサＣ１１に蓄積され、コンデンサＣ１１が充電される。そして、このコンデンサＣ１１の充電時定数に比例してコンパレータＣＰ１に入力されるソフトスタート電圧が上昇し、出力電圧が立ち上がる。
【００２１】
図４は、このソフトスタート時の出力電圧の立ち上がり波形を示す図である。この図４に示すように、ソフトスタート期間では出力電圧が徐々に上昇し、その後に出力電圧が一定になる。
【００２２】
なお、このソフトスタート回路においては、このまま基準電圧Ｖｒｅｆに応じたソフトスタート電圧をコンパレータＣＰ１での比較電圧の対象にすると、そのソフトスタート電圧が出力電圧Ｖｏ１に到達したときには目標出力電圧に対する異常電圧の閾値にならない。これは、ＢＧＲ（Band Gap Reference）の高精度な基準電圧をもとに基準電圧Ｖｒｅｆを設定しており、基準電圧ＶｒｅｆはＢＧＲより高くなっているためで、このために基準電圧Ｖｒｅｆに応じたソフトスタート電圧をコンパレータＣＰ１での基準電圧にはそのまま用いることはできない。このため、コンパレータＣＰ３において、ソフトスタート電圧がある閾値を超えた時点で基準電圧出力がＢＧＲに切り替わるようにする。これにより、ソフトスタートが終了して目標電圧に到達したときには、コンパレータＣＰ１に対してＢＧＲの閾値を設定することができる。
【００２３】
ここで、システムの電源は図１に示すパワースイッチ１１，１２あるいはサブマイコン２１による起動要因によって入るが、起動時の電源は０Ｖから規定の電圧に瞬時に到達することはできない。その要因としては、回路のインピーダンスによって立ち上がりが遅れることや、瞬時に立ち上げると回路中の放電されたコンデンサに瞬時に電荷が溜まってラッシュ電流が流れること、その他様々な理由により起動時の過大な電流を制限する必要があるためである。従って、起動時にこのような過電流が流れることを防止するために、上記のソフトスタート回路が必要となる。
【００２４】
ところで、上記の保護回路ではコンパレータＣＰ４ａ，ＣＰ４ｂ…において出力電圧と異常検出電圧との差を比較しているが、ソフトスタート期間では出力電圧は徐々に設定電圧に近づき、その間は出力電圧Ｖｏ１，Ｖｏ２…は異常検出電圧Ｖｒｅｆ１，Ｖｒｅｆ２…より低くなっているため、保護回路が出力短絡と検出して誤動作してしまう場合がある。そこで、従来では、保護回路の出力段にタイマー回路である短絡検出遅延回路を設けており、出力電圧の低下で短絡を検出した後、実際の出力停止まで時間的猶予を持たせることで、一時的な出力変動などによる誤検出を防止していた。この短絡検出遅延回路は、基準電圧Ｖｒｅｆからの定電流が供給される制御素子Ｑ１２及びコンデンサＣ１２からなり、その出力はＲＳフリップフロップＦＦ２に入力される。ＲＳフリップフロップＦＦ２は、ＵＶＬＯ（Undervoltage lockout）６１の出力信号によってＲＳフリップフロップＦＦ２からの信号を有効としている。この構成により、保護回路のオアゲート７１から出力された短絡検出信号は、コンデンサＣ１２による充電時定数に応じて遅延して、アンドゲート５１，５２…に入力される。
【００２５】
以上のように、従来では、ソフトスタート中は短絡検出遅延回路を利用し、その遅延時間をソフトスタート時間より延ばすことにより、誤検出を回避していた。もしくは、ソフトスタート中は保護回路を動作させないようにして、誤検出を回避していた。しかし、このような構成では、ソフトスタート期間では出力短絡を検出できないことが問題となる。
【００２６】
図５は、異常時の出力電圧の立ち上がり波形の一例を示す図であり、ここでは出力短絡が起こっているときの電源の立ち上がりの様子を示している。
短絡検出遅延回路による短絡検出信号の遅延時間を例えばソフトスタート期間とほぼ同等とすると、ソフトスタート期間中は保護回路による短絡検出が不可能となり、遅延時間が終わった時点から検出可能期間となる。したがって、検出不可能期間では過電流が流れている場合があり得ることになる。しかし、従来の構成ではソフトスタート回路と短絡検出遅延回路とは全く別個のものであり、ソフトスタート時間と遅延時間に相関はない。このような構成でも、従来では、出力素子（スイッチング素子）に個別のディスクリート素子を用いる場合が多く、このような場合には過電流などの耐量が大きかったため、遅延時間をソフトスタート時間より延ばしても素子破壊が起こりにくく、実用上の問題は少なかった。しかし、出力素子が集積回路に組み込まれている場合などは、過電流の耐量が小さく、素子破壊の恐れが大きくなってしまう。
【００２７】
すなわち、図３に示す回路構成では、過大な過度電流を防止するソフトスタート回路と短絡による過電流を防止する保護回路の両方の回路を設けるために短絡検出遅延回路が必要となるが、この短絡検出遅延回路により、スタートからの遅延時間内で保護回路が機能しなくなる。そこで本実施の形態では、ソフトスタート時にも保護回路が働くようにしている。具体的には、ソフトスタート回路の出力電圧を、電源回路における出力電圧との比較のための基準電圧として供給するとともに、保護回路の比較基準電圧としても供給し、保護回路の基準電圧もソフトスタートさせている。
【００２８】
図６は、本発明の実施の形態に係る電源装置の構成例を示す図である。
この電源装置の保護回路は、図３に示すソフトスタート回路と異常電圧比較回路の二つの機能を組み合わせたものである。電源回路は、図２に示す電流帰還型のＤＣ−ＤＣコンバータと同様の構成であり、入力電圧Ｖｉｎが供給されるスイッチング素子Ｑ１，Ｑ２…をオン、オフさせ、これにより発生した脈流をコイルＬ１，Ｌ２…、コンデンサＣ１，Ｃ２…、抵抗Ｒ１，Ｒ２…により平滑して、一定の複数の出力電圧Ｖｏ１，Ｖｏ２…を供給するものである。
【００２９】
スイッチング素子Ｑ１，Ｑ２…へのゲート駆動信号の出力回路は素子ごとにそれぞれ同様の構成を有しており、それぞれの出力回路において、出力電圧Ｖｏ１，Ｖｏ２…を検出しながらそれらの電圧を一定に保つように制御している。また、各スイッチング素子Ｑ１，Ｑ２…に対するゲート駆動信号は、それぞれアンドゲート５１，５２…を介して出力され、各アンドゲート５１，５２…の他方の入力端子には、保護回路からの短絡検出信号が共通に入力される。
【００３０】
保護回路は、図３に示すソフトスタート回路と同様の構成のソフトスタート回路を、出力電圧Ｖｏ１，Ｖｏ２…に対応する電源回路ごとに備えている。図６では例として、出力電圧Ｖｏ１に対応する電源回路用のソフトスタート回路（および異常電圧比較回路）のみ示している。このソフトスタート回路では、コンパレータＣＰ３からのソフトスタート電圧を電源回路のエラーアンプであるコンパレータＣＰ１で出力電圧Ｖｏ１の検出電圧と比較する基準電圧として供給するとともに、そのソフトスタート回路の出力電圧を抵抗Ｒ３１と抵抗Ｒ３２で分圧した電圧を、出力電圧Ｖｏ１を抵抗Ｒ２１と抵抗Ｒ２２で分圧した検出電圧と比較するコンパレータＣＰ４の異常検出電圧Ｖｒｅｆ１として供給する。これにより、コンパレータＣＰ４からは短絡検出信号が出力される。各出力電圧Ｖｏ１，Ｖｏ２…に対応する短絡検出信号は、オアゲート７１および短絡検出遅延回路を介してアンドゲート５１，５２…に共通に入力される。
【００３１】
前述のように、従来回路では、ソフトスタート時の目標出力電圧に到達するまでの期間は、異常電圧比較回路のコンパレータＣＰ４に対する出力電圧Ｖｏ１が異常検出電圧Ｖｒｅｆ１より低くなり、異常電圧を誤検出する恐れがあった。これに対して、図６の回路では、異常検出電圧Ｖｒｅｆ１をソフトスタート回路の出力に応じた電圧として、目標電圧に順次上昇させるようにしたことで、システムの起動直後のソフトスタート期間においても出力電圧異常（短絡）を検出することができるようになる。すなわち、ソフトスタート回路により起動時の過渡電流を抑制できるとともに、起動時から常に短絡防止機能も働かせることができるようになり、過電流によるシステムの損傷を防止することができる。
【００３２】
なお、上記の図６では、保護回路に従来の短絡検出遅延回路を設けているが、ここではその遅延時間を、実際に出力が短絡して電圧が降下したのかを正確に判断するために利用している。例えば、電池が限界近くまで放電された状態になるとラッシュ電流が増加するが、これは電圧が低下したことにより電流値が増加するためである。このような状態では、このラッシュ電流により誤って過電流保護機能が働いてしまう。しかし、電池の残量を用いて少しでも長い時間システムを動作させたいことから、ラッシュ電流による電圧降下なのか、短絡による電圧降下なのかを区別する必要がある。このため、短絡検出遅延回路を用いて、ある一定期間電圧が降下したとき、短絡による危険なものであると判断するようにし、逆にごく短時間の電圧降下ではラッシュ電流の出現と判断してシステムを停止させないようにしている。このような機能のため、短絡検出遅延回路のコンデンサＣ１２による遅延時間は、従来の時間（ソフトスタート時間に対応する時間）より短くすることができ、ソフトスタート期間でも短絡を検出することが可能となる。
【００３３】
また、図６では、出力電圧Ｖｏ１，Ｖｏ２…に対応する各電源回路用に個別にソフトスタート回路を設けているが、各電源回路用に共通のソフトスタート回路を１つだけ設けるようにしてもよい。この場合、例えば、ソフトスタート回路の出力電圧を抵抗により適宜分圧して、スイッチング素子へのゲート駆動信号の出力回路に対する基準電圧（例えばコンパレータＣＰ１への基準電圧）や、短絡検出のための基準電圧（例えばコンパレータＣＰ４への異常検出電圧Ｖｒｅｆ１）を生成すればよい。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態に係る電源装置を使用するシステムの構成を示すブロック図である。
【図２】一般的な電磁変換方式の電源装置の構成例を示す回路図である。
【図３】電源装置に搭載される従来の保護回路とソフトスタート回路の構成例を示す図である。
【図４】従来回路におけるソフトスタート時の出力電圧の立ち上がり波形を示す図である。
【図５】従来回路における異常時の出力電圧の立ち上がり波形の一例を示す図である。
【図６】本発明の実施の形態に係る電源装置の構成例を示す図である。
【符号の説明】
【００３５】
１……入力部、２……システム制御部、３……システム部、４……電源供給部、１１，１２……パワースイッチ、２１……サブ・マイクロコンピュータ（サブマイコン）、２２……メイン・マイクロコンピュータ（メインマイコン）、３１……画像記録再生部、３２……表示部、４１……ＤＣ−ＤＣコンバータ、５１，５２……アンドゲート、６１……ＵＶＬＯ、７１……オアゲート、Ｃ１，Ｃ２，Ｃ１１，Ｃ１２……コンデンサ、ＦＦ１，ＦＦ２……ＲＳフリップフロップ、ＣＰ１，ＣＰ２，ＣＰ３，ＣＰ４……コンパレータ、Ｌ１，Ｌ２……コイル、Ｑ１，Ｑ２……スイッチング素子、Ｑ１１，Ｑ１２……制御素子、Ｒ１，Ｒ２，Ｒ１１，Ｒ１２，Ｒ１３，Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２……抵抗
【図１】
2007325459.tif 000003
【図２】
2007325459.tif 000004
【図３】
2007325459.tif 000005
【図４】
2007325459.tif 000006
【図５】
2007325459.tif 000007
【図６】
2007325459.tif 000008