(57)【要約】【課題】セキュアなプログラムやデータ等を内蔵する半導体チップ等の情報処理装置に対して、認証コードを知らない第三者が次々に通信対象装置を取り替えて繰り返し認証コードを発行して不正アクセスを試行しようとすることに対するセキュリティ性を高める。【解決手段】通信対象装置４００に対して出力するアクセス許可要求信号Ｓａを生成するアクセス許可要求信号生成手段Ａと、アクセス許可要求信号を含む第１の通信信号群の通信対象装置に対する出力を制御するもので、アクセス禁止信号Ｓｃを入力したときに第１の通信信号群の何れかまたは全ての出力を遮断する出力制御手段Ｂと、通信対象装置から入力するアクセス拒否信号Ｓｂの有効・無効を判別し、有効と判別したときに出力制御手段にアクセス禁止信号を出力するアクセス拒否信号判別手段Ｄとを備える。【選択図】図１
2007026051.tif 000002
【特許請求の範囲】
【請求項１】
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記アクセス許可要求信号を含む前記第１の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第１の通信信号群の何れかまたは全ての出力を遮断する出力制御手段と、
前記通信対象装置から入力するアクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。
【請求項２】
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記通信対象装置からのアクセス拒否信号を含む前記第２の通信信号群の入力を制御するもので、アクセス禁止信号を入力したときに前記第２の通信信号群の何れかまたは全ての入力を遮断する入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。
【請求項３】
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記アクセス許可要求信号を含む前記第１の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第１の通信信号群の何れかまたは全ての出力を遮断する出力制御手段と、
前記アクセス拒否信号を含む前記第２の通信信号群の入力を制御するもので、前記アクセス禁止信号を入力したときに前記第２の通信信号群の何れかまたは全ての入力を遮断する入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段および前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。
【請求項４】
前記アクセス拒否信号判別手段は、前記アクセス拒否信号の値を保持するレジスタを備えている請求項１から請求項３までのいずれかに記載の情報処理装置。
【請求項５】
前記アクセス拒否信号判別手段と前記出力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に出力遮断状態にホールドするヒューズ手段が介挿されている請求項１に記載の情報処理装置。
【請求項６】
前記アクセス拒否信号判別手段と前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に入力遮断状態にホールドするヒューズ手段が介挿されている請求項２に記載の情報処理装置。
【請求項７】
前記アクセス拒否信号判別手段と前記出力制御手段および前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に遮断状態にホールドするヒューズ手段が介挿されている請求項３に記載の情報処理装置。
【請求項８】
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記アクセス許可要求信号を含む前記第１の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第１の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の出力に切り替える出力制御手段と、
前記通信対象装置から入力するアクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。
【請求項９】
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記通信対象装置からのアクセス拒否信号を含む前記第２の通信信号群の入力を制御するもので、アクセス禁止信号を入力したときに前記第２の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の入力に切り替える入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。
【請求項１０】
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記アクセス許可要求信号を含む前記第１の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第１の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の出力に切り替える出力制御手段と、
前記アクセス拒否信号を含む前記第２の通信信号群の入力を制御するもので、前記アクセス禁止信号を入力したときに前記第２の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の入力に切り替える入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段および前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えた情報処理装置。
【請求項１１】
前記アクセス拒否信号判別手段と前記出力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に出力切替状態にホールドするヒューズ手段が介挿されている請求項８に記載の情報処理装置。
【請求項１２】
前記アクセス拒否信号判別手段と前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に入力切替状態にホールドするヒューズ手段が介挿されている請求項９に記載の情報処理装置。
【請求項１３】
前記アクセス拒否信号判別手段と前記出力制御手段および前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に切替状態にホールドするヒューズ手段が介挿されている請求項１０に記載の情報処理装置。
【請求項１４】
前記第１の通信信号群は、前記通信対象装置のデバッグに必要となるアドレスやデータ等を含み、
前記第２の通信信号群は、前記通信対象装置が出力するトレース情報やデータ等を含む請求項１から１３までのいずれかに記載の情報処理装置。
【請求項１５】
請求項１から請求項１４までのいずれかに記載の情報処理装置と前記通信対象装置との組み合わせからなり、前記アクセス許可要求信号を含む前記第１の通信信号群と前記アクセス拒否信号を含む前記第２の通信信号群の通信が行われる情報処理システムであって、
前記通信対象装置は、前記アクセス許可要求信号を入力し、前記アクセス許可要求信号が適正と判断したときに前記アクセス拒否信号を無効にして前記情報処理装置に出力し、前記アクセス許可要求信号が不正と判定したときに前記アクセス拒否信号を有効にして前記情報処理装置に出力する情報処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データアクセス時にアクセス許可要求信号による認証を伴う情報処理装置および情報処理システムにかかわり、特には、認証が失敗した場合のデータアクセスの禁止を実現するための技術に関する。
【背景技術】
【０００２】
高度なセキュリティ性が要求されるプログラムやデータを含む半導体チップに対してデバッガを用いてアクセスを行う場合、まず、半導体チップに対してアクセス許可要求信号による認証コードを発行する。そして、認証コードが正当でアクセスが許可された場合にのみ各種データの通信が行われる。しかし、認証コードを知らない第三者でも、認証コードを変えながら繰り返してアクセスを試みれば、セキュアなプログラムやデータに到達することが起こり得ると考えられる。このような不正アクセスに対しては、半導体チップ内での認証コードの照合の結果が不正であった場合は半導体チップに対する入出力を無効化し、それ以降アクセスができないようにするといった対策がある（例えば特許文献１参照）。
【特許文献１】特開２００２−３４１９５６号公報（第３−４頁、第２−３図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ここで、一般的化して、デバッガを情報処理装置とし、半導体チップを通信対象装置とすると、情報処理装置を用いての通信対象装置に対する不正アクセスの問題となる。上述のような方法の場合、ある通信対象装置（半導体チップ）に対してのアクセスが不可能となっても、同じ情報処理装置（デバッガ等）を用いて別の通信対象装置に対し認証コードの発行を試みることができる。このように通信対象装置にのみセキュリティ機構を備えていても、通信対象装置を多数用意しておき、次々に通信対象装置を取り替えて繰り返し認証コード発行が試行されることによって、セキュリティが破られてしまう危険性が高まる。
【０００４】
本発明は、このような事情に鑑みて創作したものであり、セキュアなプログラムやデータ等を内蔵する半導体チップ等の通信対象装置に対して、認証コードを知らない正当権利保有者でない第三者が次々に通信対象装置を取り替えて繰り返し認証コードを発行する不正アクセスに対してのセキュリティ性を高めたデバッガ等の情報処理装置を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明による情報処理装置は、
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記アクセス許可要求信号を含む前記第１の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第１の通信信号群の何れかまたは全ての出力を遮断する出力制御手段と、
前記通信対象装置から入力するアクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
【０００６】
この構成において、アクセス許可要求信号生成手段が生成したアクセス許可要求信号が出力制御手段を介して通信対象装置（半導体チップ等）に送出される。通信対象装置ではアクセス許可要求信号による認証コードをチェックし、正常であれば、情報処理装置に対するアクセス拒否信号は無効状態（アクセス許可状態）である。一方、認証コードが不正であれば、通信対象装置はアクセス拒否信号を有効にして情報処理装置に送出する。通信対象装置からのアクセス拒否信号を入力した情報処理装置は、アクセス拒否信号判別手段において、そのアクセス拒否信号の有効性を認証し、出力制御手段に対してアクセス禁止信号を出力する。これによって、出力制御手段は第１の通信信号群の何れかまたは全ての出力を遮断する。その結果として、情報処理装置は、通信対象装置に対する自身の通信機能を、その出力側で遮断することになる。
【０００７】
また、本発明による情報処理装置は、
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記通信対象装置からのアクセス拒否信号を含む前記第２の通信信号群の入力を制御するもので、アクセス禁止信号を入力したときに前記第２の通信信号群の何れかまたは全ての入力を遮断する入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
【０００８】
この構成において、アクセス許可要求信号による認証コードが不正のときは、通信対象装置から有効のアクセス拒否信号が送出され、それを受けた情報処理装置のアクセス拒否信号判別手段は入力制御手段に対してアクセス禁止信号を出力する。これによって、入力制御手段は第２の通信信号群の何れかまたは全ての入力を遮断する。その結果として、情報処理装置は、通信対象装置に対する自身の通信機能を、その入力側で遮断することになる。
【０００９】
以上のように、本発明によれば、認証コードを知らない第三者が当該の情報処理装置を用いて通信対象装置に行う不正なアクセスを、その初回において禁止することができ、次々に通信対象装置を取り替えての繰り返しの認証コード発行による不正アクセスを効果的に防止することができ、内容を保護したいデータを含む通信対象装置のセキュリティ性の向上を図ることができる。
【００１０】
また、本発明による情報処理装置は、
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
前記アクセス許可要求信号を含む前記第１の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第１の通信信号群の何れかまたは全ての出力を遮断する出力制御手段と、
前記アクセス拒否信号を含む前記第２の通信信号群の入力を制御するもので、前記アクセス禁止信号を入力したときに前記第２の通信信号群の何れかまたは全ての入力を遮断する入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段および前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
【００１１】
これは、上記２つの技術内容を併せたものに相当し、不正アクセス時には、情報処理装置は、通信対象装置に対する自身の通信機能をその出力側と入力側の双方で遮断してしまうことになる。
【００１２】
上記において、前記アクセス拒否信号判別手段は、前記アクセス拒否信号の値を保持するレジスタを備えているという態様がある。これによれば、通信対象装置との接続を切断した状態であっても、出力または入力の遮断状態を保つことができる。
【００１３】
また、上記において、前記アクセス拒否信号判別手段と前記出力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に出力遮断状態にホールドするヒューズ手段が介挿されているという態様もある。
【００１４】
また、上記において、前記アクセス拒否信号判別手段と前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に入力遮断状態にホールドするヒューズ手段が介挿されているという態様もある。
【００１５】
さらには、上記において、前記アクセス拒否信号判別手段と前記出力制御手段および前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に出力遮断状態にホールドするヒューズ手段が介挿されているという態様もある。
【００１６】
ヒューズ手段が動作すると、出力遮断状態または入力遮断状態が恒久的にホールドされるため、１回でも不正アクセスがあれば、直ちに情報処理装置の通信機能を遮断するとともに、それ以降も恒久的に遮断状態を継続し情報処理装置そのものの使用を不可能とし、不正アクセスを確実に防止することができる。
【００１７】
また、本発明による情報処理装置は、
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記アクセス許可要求信号を含む前記第１の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第１の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の出力に切り替える出力制御手段と、
前記通信対象装置から入力するアクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
【００１８】
この構成において、アクセス許可要求信号による認証コードが不正のときは、通信対象装置から有効のアクセス拒否信号が送出され、それを受けた情報処理装置のアクセス拒否信号判別手段は出力制御手段に対してアクセス禁止信号を出力する。これによって、出力制御手段は第１の通信信号群に代えて乱数発生手段からのランダム信号の出力に切り替える。出力されるのがランダム信号であるため、意図したアクセスが行えず不正なアクセスを防止することができる。また、出力信号が変動することで通信機能の不具合の原因究明が難しくなり、セキュリティ性をさらに向上することができる。
【００１９】
また、本発明による情報処理装置は、
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記通信対象装置からのアクセス拒否信号を含む前記第２の通信信号群の入力を制御するもので、アクセス禁止信号を入力したときに前記第２の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の入力に切り替える入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
【００２０】
この構成において、アクセス許可要求信号による認証コードが不正のときは、通信対象装置から有効のアクセス拒否信号が送出され、それを受けた情報処理装置のアクセス拒否信号判別手段は入力制御手段に対してアクセス禁止信号を出力する。これによって、入力制御手段は第２の通信信号群に代えて乱数発生手段からのランダム信号の入力に切り替える。入力されるのがランダム信号であるため、意図したアクセスが行えず不正なアクセスを防止することができる。また入力信号が変動することで通信機能の不具合の原因究明が難しくなり、セキュリティ性をさらに向上することができる。
【００２１】
また、本発明による情報処理装置は、
外部の通信対象装置に対して第１の通信信号群を出力し前記通信対象装置からの第２の通信信号群を入力して前記通信対象装置との間で通信を行う情報処理装置であって、
前記通信対象装置に対して出力するアクセス許可要求信号を生成するアクセス許可要求信号生成手段と、
ランダム信号を発生する乱数発生手段と、
前記アクセス許可要求信号を含む前記第１の通信信号群の前記通信対象装置に対する出力を制御するもので、アクセス禁止信号を入力したときに前記第１の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の出力に切り替える出力制御手段と、
前記アクセス拒否信号を含む前記第２の通信信号群の入力を制御するもので、前記アクセス禁止信号を入力したときに前記第２の通信信号群に代えて前記乱数発生手段からの前記ランダム信号の入力に切り替える入力制御手段と、
前記通信対象装置から入力する前記アクセス拒否信号の有効・無効を判別し、有効と判別したときに前記出力制御手段および前記入力制御手段に前記アクセス禁止信号を出力するアクセス拒否信号判別手段とを備えたものである。
【００２２】
これは、上記２つの技術内容を併せたものに相当し、不正アクセス時には、出力信号も入力信号もランダム信号となるため、通信機能の不具合の原因究明が一層難しくなり、セキュリティ性を大幅に向上することができる。
【００２３】
上記において、前記アクセス拒否信号判別手段と前記出力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に出力切替状態にホールドするヒューズ手段が介挿されているという態様もある。
【００２４】
また、上記において、前記アクセス拒否信号判別手段と前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に入力切替状態にホールドするヒューズ手段が介挿されているという態様もある。
【００２５】
また、上記において、前記アクセス拒否信号判別手段と前記出力制御手段および前記入力制御手段との間に、前記アクセス拒否信号を有効と判別したときに前記アクセス禁止信号を恒久的に切替状態にホールドするヒューズ手段が介挿されているという態様もある。
【００２６】
ヒューズ手段が動作すると、ランダム信号の出力状態または入力状態が恒久的にホールドされるため、１回でも不正アクセスがあれば、それ以降も恒久的にランダム信号状態を継続し、不正アクセスを確実に防止することができる。
【００２７】
上記において、前記第１の通信信号群は、前記通信対象装置のデバッグに必要となるアドレスやデータ等を含み、前記第２の通信信号群は、前記通信対象装置が出力するトレース情報やデータ等を含むという態様がある。
【００２８】
本発明は、情報処理システムとして、次のように展開することも可能である。
【００２９】
それは、上記のいずれかの情報処理装置と前記通信対象装置との組み合わせからなり、前記アクセス許可要求信号を含む前記第１の通信信号群と前記アクセス拒否信号を含む前記第２の通信信号群の通信が行われる情報処理システムであって、前記通信対象装置は、前記アクセス許可要求信号を入力し、前記アクセス許可要求信号が適正と判断したときに前記アクセス拒否信号を無効にして前記情報処理装置に出力し、前記アクセス許可要求信号が不正と判定したときに前記アクセス拒否信号を有効にして前記情報処理装置に出力するというものである。
【発明の効果】
【００３０】
本発明によれば、認証コードを知らない第三者が当該の情報処理装置を用いて通信対象装置に不正アクセスを行った場合は、自身の通信機能を機能不全にしてしまうことにより、不正アクセスを、その初回において確実に禁止することができる。すなわち、次々に通信対象装置を取り替えての繰り返しの認証コード発行による不正アクセスを効果的に防止することができ、内容を保護したいデータを含む通信対象装置のセキュリティ性の向上を図ることができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明にかかわる情報処理装置および情報処理システムの実施の形態を図面に基づいて詳細に説明する。
【００３２】
（実施の形態１）
図１は本発明の実施の形態１における情報処理装置の概略構成を示すブロック図である。本実施の形態の情報処理装置１００は、通信対象装置４００をデバッグする機能を持つもの（デバッガ）とする。また、通信対象装置４００は半導体チップであるとする。
【００３３】
図１において、Ａは通信対象装置４００に対するアクセス許可要求信号Ｓａを生成するアクセス許可要求信号生成手段、Ｂは通信対象装置４００に対してアクセス許可を要求するためのアクセス許可要求信号Ｓａを含む第１の通信信号群Ｓ１の出力を制御するもので、アクセス禁止信号Ｓｃを入力したときに第１の通信信号群Ｓ１の何れかまたは全ての出力を遮断する出力制御手段である。Ｄは通信対象装置４００から入力する第２の通信信号群Ｓ２に含まれるアクセス拒否信号Ｓｂの有効・無効を判別し、有効と判別したときに出力制御手段Ｂにアクセス禁止信号Ｓｃを出力するアクセス拒否信号判別手段である。
【００３４】
図２は図１の構成をより具体的レベルで展開したものである。図２において、１１は通信対象装置４００への第１の通信信号Ｓ１-1〜Ｓ１-iを生成し、通信対象装置４００から入力される第２の通信信号Ｓ２-1〜Ｓ２-jを解析して後続の制御信号等を生成する制御回路、１２は通信対象装置４００に対するアクセス許可要求信号Ｓａを生成するアクセス許可要求信号生成器、１３はアクセス許可要求信号Ｓａまたは固定値を選択し出力するセレクタ、１３-1〜１３-iは第１の通信信号Ｓ１-1〜Ｓ１-iまたは固定値を選択し出力するセレクタ、１４はセレクタ１３を介してアクセス許可要求信号Ｓａまたは固定値を出力する出力端子、１４-1〜１４-iはセレクタ１３-1〜１３-iを介して第１の通信信号Ｓ１-1〜Ｓ１-iまたは固定値を出力する出力端子、１５は通信対象装置４００が出力するアクセス拒否信号Ｓｂを入力する入力端子、１５-1〜１５-jは通信対象装置４００が出力する第２の通信信号Ｓ２-1〜Ｓ２-jを入力する入力端子、１６は入力端子１５から入力したアクセス拒否信号Ｓｂを保持するデータ保持回路、１７はリセット信号ＲＳＴを生成するリセット生成器、１８はクロックＣＫを生成するクロックジェネレータである。ここで、第１の通信信号Ｓ１-1〜Ｓ１-iは、テストデータやテストクロックを含み、通信対象装置４００に対してデバッグを行う機能を有する。テストデータは、デバッグのために通信対象装置４００のレジスタやメモリに書き込むためのアドレスやデータから構成されている。第２の通信信号Ｓ２-1〜Ｓ２-jは、第１の通信信号Ｓ１-1〜Ｓ１-iによってアクセスされた結果となるリードデータ（トレース情報やデータ等）を含む。
【００３５】
クロックジェネレータ１８はある規定された周期でクロックＣＫを生成して、制御回路１１、アクセス許可要求信号生成器１２、データ保持回路１６、リセット生成器１７にクロックを供給する。情報処理装置１００は、このクロックＣＫに同期して動作するものとする。
【００３６】
制御回路１１はアクセス許可要求信号Ｓａの生成を指示する生成指示信号Ｓ３を生成し、アクセス許可要求信号生成器１２へ出力する。また、第１の通信信号としてアクセス許可要求信号Ｓａの受信を許可する受信イネーブル信号Ｓ１-1を生成する。受信イネーブル信号Ｓ１-1はセレクタ１３-1を介して出力端子１４-1から通信対象装置４００へ出力される。また、アクセス拒否信号Ｓｂの保持を許可する保持イネーブル信号Ｓ４を生成しデータ保持回路１６へ出力する。
【００３７】
アクセス許可要求信号生成器１２は制御回路１１から生成指示信号Ｓ３を受けると、クロックジェネレータ１８から供給されるクロックＣＫに従ってアクセス許可要求信号Ｓａを生成する。アクセス許可要求信号Ｓａはセレクタ１３を介して出力端子１４から通信対象装置４００へ出力される。リセット生成器１７はリセット信号ＲＳＴを生成し、データ保持回路１６へ出力する。
【００３８】
図１と図２の対応関係を説明すると、アクセス許可要求信号生成器１２がアクセス許可要求信号生成手段Ａに対応し、セレクタ１３およびセレクタ１３-1〜１３-iが出力制御手段Ｂに対応し、データ保持回路１６およびリセット生成器１７がアクセス拒否信号判別手段Ｄに対応している。
【００３９】
図３はデータ保持回路１６の構成を示す図である。データ保持回路１６はレジスタ１９を備えており、クロックジェネレータ１８から供給されるクロックＣＫと、リセット生成器１７から供給されるリセット信号ＲＳＴと、制御回路１１が生成する保持イネーブル信号Ｓ４と、入力端子１５から入力されるアクセス拒否信号Ｓｂとが入力されている。
【００４０】
レジスタ１９は、リセット信号ＲＳＴが入力されると、データを“０”に初期化する。また、保持イネーブル信号Ｓ４が有効である場合のみ、クロックＣＫに従ってアクセス拒否信号Ｓｂの値を保持し、セレクタ１３および１３-1〜１３-iを固定値選択側に切り替えて通信対象装置４００へのアクセスを禁止するアクセス禁止信号Ｓｃとして出力する。
【００４１】
図４はセレクタ１３および１３-1〜１３-iの構成を示した図である。セレクタ１３は、アクセス禁止信号Ｓｃが“０”の場合はアクセス許可要求信号Ｓａを選択して出力端子１４へ出力し、アクセス禁止信号Ｓｃが“１”の場合は固定値を選択して出力端子１４へ出力する。同様に、セレクタ１３-1〜１３-iは、アクセス禁止信号Ｓｃが“０”の場合は制御回路１１が生成する第１の通信信号Ｓ１-1〜Ｓ１-iを選択して出力端子１４-1〜１４-iへ出力し、アクセス禁止信号Ｓｃが“１”の場合は固定値を選択して出力端子１４-1〜１４-iへ出力する。固定値の選択は、通信対象装置４００へのアクセスを実質的に禁止する。
【００４２】
次に、上記のように構成された本実施の形態の情報処理装置１００の動作を図５のタイミングチャート（アクセス許可要求信号Ｓａの生成からアクセス拒否信号Ｓｂの保持までのシーケンス）を用いて説明する。
【００４３】
まず、初期化時にリセット生成器１７がリセット信号ＲＳＴを生成し、データ保持回路１６へ出力する（タイミングａ〜ｂ間）。データ保持回路１６はリセット信号ＲＳＴが入力されると、セレクタ１３および１３-1〜１３-iへアクセス禁止信号Ｓｃとして“０”を出力する（タイミングｂ）。したがって、初期化後は、セレクタ１３および１３-1〜１３-iは、アクセス許可要求信号Ｓａおよび制御回路１１が生成する第１の通信信号Ｓ１-1〜Ｓ１-iを選択して出力端子１４および１４-1〜１４-iへ出力する。
【００４４】
次に、制御回路１１はアクセス許可要求信号生成器１２に生成指示信号Ｓ３を出力する（タイミングｄ）。アクセス許可要求信号生成器１２は生成指示信号Ｓ３を受けると、クロックジェネレータ１８により供給されるクロックＣＫに従ってアクセス許可要求信号Ｓａを生成する（タイミングｅ〜ｇ間）。また、制御回路１１は、アクセス許可要求信号Ｓａの生成開始と同じタイミングで受信イネーブル信号Ｓ１-1を生成する（タイミングｅ〜ｇ間）。
【００４５】
アクセス許可要求信号生成器１２により生成されたアクセス許可要求信号Ｓａおよび制御回路１１により生成された受信イネーブル信号Ｓ１-1は、出力端子１４および１４-1から通信対象装置４００へ入力される。
【００４６】
通信対象装置４００は受信イネーブル信号Ｓ１-1が有効である場合に、アクセス許可要求信号Ｓａを取り込み、認証する（タイミングｅ〜ｇ間）。通信対象装置４００は正当なアクセスであると判定した場合は、アクセス拒否信号Ｓｂの値を“０”として出力し、不正なアクセスであると判定した場合はアクセス拒否信号Ｓｂの値を“１”として出力する（タイミングｇ）。通信対象装置４００から出力されたアクセス拒否信号Ｓｂは入力端子１５を介して情報処理装置１００に入力される。
【００４７】
制御回路１１は、アクセス拒否信号Ｓｂが確定するタイミングで保持イネーブル信号Ｓ４を生成し、データ保持回路１６へ出力する（タイミングｇ〜ｉ間）。データ保持回路１６は保持イネーブル信号Ｓ４が有効になるためアクセス拒否信号Ｓｂを保持する（タイミングｈ）。
【００４８】
ここでアクセス拒否信号Ｓｂが“０”すなわち正当なアクセスであると判定された場合は、データ保持回路１６はセレクタ１３および１３-1〜１３-iに対するアクセス禁止信号Ｓｃとして“０”を出力する。したがって、セレクタ１３および１３-1〜１３-iはアクセス許可要求信号Ｓａおよび制御回路１１が出力する第１の通信信号Ｓ１-1〜Ｓ１-iを選択して出力端子１４および１４-1〜１４-iに出力する。これにより、以降の動作において制御回路１１が生成する第１の通信信号Ｓ１-1〜Ｓ１-iにより通信対象装置４００をデバッグすることができる。
【００４９】
一方、アクセス拒否信号Ｓｂが“１”すなわち不正なアクセスであると判定された場合は、データ保持回路１６はセレクタ１３および１３-1〜１３-iに対するアクセス禁止信号Ｓｃとして“１”を出力する。したがって、セレクタ１３および１３-1〜１３-iは固定値を選択して出力端子１４および１４-1〜１４-iに出力する。これにより、以降の動作において制御回路１１が生成する第１の通信信号Ｓ１-1〜Ｓ１-iおよびアクセス許可要求信号生成器１２が生成するアクセス許可要求信号Ｓａはマスクされ、通信対象装置４００へ伝わらないため、通信が遮断される。
【００５０】
以上の構成により、通信対象装置４００へ出力したアクセス許可要求信号Ｓａが不正であると判定された場合、自身の通信機能を遮断することにより、以後、不正なアクセスを防止することが可能となる。
【００５１】
図６は本発明の実施の形態１の変形の態様１における情報処理装置の概略構成を示すブロック図である。図６において、図１との対比では、出力制御手段Ｂがなく、代わりに入力制御手段Ｃが設けられている。入力制御手段Ｃは、アクセス拒否信号Ｓｂを含む第２の通信信号群Ｓ２の入力を制御するもので、アクセス禁止信号Ｓｃを入力したときに第２の通信信号群Ｓ２の何れかまたは全ての入力を遮断するようになっている。ここで、アクセス拒否信号判別手段Ｄは、入力制御手段Ｃから入力するアクセス拒否信号Ｓｂの有効・無効を判別し、有効と判別したときに入力制御手段Ｃにアクセス禁止信号Ｓｃを出力するようになっている。入力制御手段Ｃは、図２の出力制御手段Ｂと同様の構成（固定値を選択するセレクタ）をとることができる。
【００５２】
図７は本発明の実施の形態１の変形の態様２における情報処理装置の概略構成を示すブロック図である。図７において、図１との対比では、図６と同様の入力制御手段Ｃが追加されている。出力制御手段Ｂもある。ここで、アクセス拒否信号判別手段Ｄは、入力制御手段Ｃから入力するアクセス拒否信号Ｓｂの有効・無効を判別し、有効と判別したときに、出力制御手段Ｂおよび入力制御手段Ｃにアクセス禁止信号Ｓｃを出力するようになっている。
【００５３】
（実施の形態２）
図８は本発明の実施の形態２における情報処理装置の概略構成を示すブロック図である。図８において、実施の形態１の図１におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
【００５４】
本実施の形態の情報処理装置２００においては、アクセス拒否信号判別手段Ｄと出力制御手段Ｂとの間に、アクセス拒否信号Ｓｂを有効と判別したときにアクセス禁止信号Ｓｃを恒久的に出力遮断状態にホールドするヒューズ手段Ｅが介挿されている。
【００５５】
図９は図８の構成をより具体的レベルで展開したものである。情報処理装置２００は、実施の形態１の場合の図２の構成に加えて、さらに、パルス発生器２０と、ヒューズ回路２１を備えている。図８と図９の対応関係を説明すると、パルス発生器２０とヒューズ回路２１がヒューズ手段Ｅに対応している。
【００５６】
図１０はデータ保持回路１６の構成を示す図である。レジスタ１９は、保持イネーブル信号Ｓ４が有効である場合のみ、クロックＣＫに従ってアクセス拒否信号Ｓｂの値を保持し、パルス発生器２０に対するパルス発生トリガ信号Ｓ５として出力する。パルス発生器２０は、パルス発生トリガ信号Ｓ５が立ち上がりエッジであった場合にパルス信号Ｓ６を発生し、ヒューズ回路２１へ出力する。パルス発生器２０はパルス発生トリガ信号Ｓ５が立ち上がらない場合は動作しない。ヒューズ回路２１は、通常動作時の出力は“０”である。パルス信号Ｓ６が入力されると、出力が“１”に切り替わり、セレクタ１３および１３-1〜１３-iに対するアクセス禁止信号Ｓｃとして出力される。ヒューズ回路２１は、そのヒューズ効果により、一度、その出力であるアクセス禁止信号Ｓｃが“１”に切り替わると、以降は“０”に切り替わることはない。図１１にパルス発生器２０とヒューズ回路２１の動作について示す。
【００５７】
次に、上記のように構成された本実施の形態の情報処理装置２００の動作を説明する。
【００５８】
まず、初期化時にリセット生成器１７がリセット信号ＲＳＴを生成し、データ保持回路１６へ出力する。データ保持回路１６はリセット信号ＲＳＴが入力されると、パルス発生器２０へパルス発生トリガ信号Ｓ５として“０”を出力する。パルス発生器２０は動作せず、何も出力しない。したがって、ヒューズ回路２１も動作せず、出力は“０”のままであり、セレクタ１３および１３-1〜１３-iに対するアクセス禁止信号Ｓｃは“０”となる。したがって、初期化後はセレクタ１３および１３-1〜１３-iは、アクセス許可要求信号Ｓａおよび制御回路１１が生成する第１の通信信号Ｓ１-1〜Ｓ１-iを選択して出力端子１４および１４-1〜１４-iへ出力する。
【００５９】
アクセス許可要求信号Ｓａの生成からアクセス拒否信号Ｓｂの保持までのシーケンスは実施の形態１において図５で説明したものと同様であり、ここでは省略する。
【００６０】
ここでアクセス拒否信号Ｓｂが“０”すなわち正当なアクセスであると判定された場合は、データ保持回路１６からのパルス発生トリガ信号Ｓ５は“０”のままであり、パルス発生器２０およびヒューズ回路２１は動作せず、アクセス禁止信号Ｓｃは“０”のままである。したがって、セレクタ１３および１３-1〜１３-iはアクセス許可要求信号Ｓａおよび制御回路１１が出力する第１の通信信号Ｓ１-1〜Ｓ１-iを選択して出力端子１４および１４-1〜１４-iに出力する。これにより、以降の動作において制御回路１１が生成する第１の通信信号Ｓ１-1〜Ｓ１-iにより通信対象装置４００の動作を解析することができる。
【００６１】
一方、アクセス拒否信号Ｓｂが“１”すなわち不正なアクセスであると判定された場合は、データ保持回路１６はパルス発生器２０へパルス発生トリガ信号Ｓ５として“１”を出力する。パルス発生器２０は立ち上がりエッジが入力されることによりパルス信号Ｓ６を発生し、ヒューズ回路２１へ出力する。ヒューズ回路２１はパルス信号Ｓ６が入力されるので出力が“１”に切り替わり、セレクタ１３および１３-1〜１３-iに対するアクセス禁止信号Ｓｃとして“１”を出力する。したがって、セレクタ１３および１３-1〜１３-iは固定値を選択して出力端子１４および１４-1〜１４-iに出力する。これにより、以降の動作において制御回路１１が生成する第１の通信信号Ｓ１-1〜Ｓ１-iおよびアクセス許可要求信号生成器１２が生成するアクセス許可要求信号Ｓａはマスクされ、通信対象装置４００へ伝わらないため、通信が遮断される。また、それ以降はヒューズ回路２１の出力は“０”に切り替わることはなく、恒久的に“１”に固定されるため、リセット等により再び通信が可能となることはない。
【００６２】
以上の構成により、通信対象装置４００へ出力したアクセス許可要求信号Ｓａが不正であると判定された場合、自身の通信機能を恒久的に遮断することにより、以後、不正なアクセスを防止することが可能となる。
【００６３】
図１２は本発明の実施の形態２の変形の態様１における情報処理装置の概略構成を示すブロック図である。図８との対比では、出力制御手段Ｂがなく、代わりに入力制御手段Ｃとヒューズ手段Ｅが設けられている。すなわち、アクセス拒否信号判別手段Ｄと入力制御手段Ｃとの間に、アクセス拒否信号Ｓｂを有効と判別したときにアクセス禁止信号Ｓｃを恒久的に入力遮断状態にホールドするヒューズ手段Ｅが介挿されている。
【００６４】
図１３は本発明の実施の形態２の変形の態様２における情報処理装置の概略構成を示すブロック図である。図８との対比では、図１２と同様の入力制御手段Ｃが追加されている。出力制御手段Ｂもある。そして、アクセス拒否信号判別手段Ｄと出力制御手段Ｂおよび入力制御手段Ｃとの間に、アクセス拒否信号Ｓｂを有効と判別したときにアクセス禁止信号Ｓｃを恒久的に遮断状態にホールドするヒューズ手段Ｅが介挿されている。
【００６５】
（実施の形態３）
図１４は本発明の実施の形態３における情報処理装置の概略構成を示すブロック図である。図１４において、実施の形態２の図８におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。
【００６６】
本実施の形態の情報処理装置３００においては、出力制御手段Ｂの入力側に乱数発生手段Ｆが設けられている。
【００６７】
図１５は図１４の構成をより具体的レベルで展開したものである。図１５において、実施の形態２の図９におけるのと同じ符号は同一構成要素を指しているので、詳しい説明は省略する。本実施の形態の情報処理装置３００においては、セレクタ１３，１３-1〜１３-iに入力する固定値に代えて、乱数発生器２２の出力するランダム信号Ｓｒを入力するように構成してある。乱数発生器２２はランダム信号Ｓｒを生成し、セレクタ１３および１３-1〜１３-iに出力する。
【００６８】
図１６はセレクタ１３および１３-1〜１３-iの構成を示した図である。セレクタ１３は、アクセス禁止信号Ｓｃが“０”の場合にアクセス許可要求信号Ｓａを選択して出力端子１４へ出力し、アクセス禁止信号Ｓｃが“１”の場合にランダム信号Ｓｒを選択して出力端子１４へ出力する。同様に、セレクタ１３-1〜１３-iは、アクセス禁止信号Ｓｃが“０”の場合に制御回路１１が生成する第１の通信信号Ｓ１-1〜Ｓ１-iを選択して出力端子１４-1〜１４-iへ出力し、アクセス禁止信号Ｓｃが“１”の場合にランダム信号Ｓｒを選択して出力端子１４-1〜１４-iへ出力する。
【００６９】
次に、上記のように構成された本実施の形態の情報処理装置３００の動作を説明する。
【００７０】
アクセス拒否信号Ｓｂが“１”すなわち不正なアクセスであると判定された場合は、前述同様にして、ヒューズ回路２１はセレクタ１３および１３-1〜１３-iに対するアクセス禁止信号Ｓｃとして“１”を出力し、セレクタ１３および１３-1〜１３-iは乱数発生器２２の出力するランダム信号Ｓｒを選択して出力端子１４および１４-1〜１４-iに出力する。これにより、以降の動作において制御回路１１が生成する第１の通信信号Ｓ１-1〜Ｓ１-iおよびアクセス許可要求信号生成器１２が生成するアクセス許可要求信号Ｓａはマスクされ、通信対象装置４００へ伝わらないため、通信が遮断される。
【００７１】
以上の構成により、通信対象装置４００へ出力したアクセス許可要求信号Ｓａが不正であると判定された場合、自身の出力信号を恒久的に乱数発生器２２の出力するランダム信号Ｓｒに置き換えることにより、以後、不正なアクセスを防止することが可能となる。また出力信号が変動しているため通信不具合の原因が特定されにくく、セキュリティ度を高めることができる。
【００７２】
図１７は本発明の実施の形態３の変形の態様１における情報処理装置の概略構成を示すブロック図である。図１４との対比では、出力制御手段Ｂがなく、代わりに入力制御手段Ｃが設けられており、その入力側に乱数発生手段Ｆが設けられている。
【００７３】
図１８は本発明の実施の形態３の変形の態様２における情報処理装置の概略構成を示すブロック図である。出力制御手段Ｂおよび入力制御手段Ｃの入力側に乱数発生手段Ｆが設けられている。
【００７４】
なお、本実施の形態の技術を、ヒューズ手段Ｅをもたない実施の形態１に適用してもよい。
【００７５】
以上で基本的な実施の形態の説明を行ったが、本発明は次のような形態で実施することも可能である。
【００７６】
本実施の形態における情報処理装置において、通信対象装置４００のデバッガとして説明したが、特にこれに機能を限定するものではない。
【００７７】
また、アクセス許可要求信号生成器１２を制御回路１１から分離し独立して設けたが、制御回路１１の一機能としてアクセス許可要求信号Ｓａを発生させてもよい。
【００７８】
また、クロックジェネレータ１８を備え、各回路にクロックＣＫを供給するものとしたが、外部に備えたクロックジェネレータからクロック入力端子を介して各回路にクロック供給をしてもよい。
【００７９】
また、リセット生成器１７を備え、内部でリセット信号ＲＳＴを生成するものとしたが、外部に備えたリセット生成器からリセット入力端子を介してリセット供給をしてもよい。
【００８０】
また、パルス発生器２０は立ち上がりエッジによりパルスを発生するものとしたが、特にこれに動作を限定するものではない。
【００８１】
また、ヒューズ回路２１はパルス入力により出力を“０”から“１”に切り替えるものとしたが、特にこれに動作を限定するものではない。
【００８２】
また、通信を恒久的に遮断するヒューズ手段Ｅとしてヒューズ回路２１を用いた実施例を示したが、例えばワンタイムＲＯＭのようなもので実現してもよい。
【００８３】
また、アクセス許可要求信号Ｓａに対してもセレクタを設け、アクセスが拒否されると再びアクセス許可要求信号Ｓａを通信対象装置４００へ送ることを禁止しているが、カウンタなどを用いて制御することで、複数回、アクセス許可要求信号Ｓａを送ることを許可してもよい。
【００８４】
また、アクセス許可要求信号Ｓａの出力端子と第１の通信信号Ｓ１の出力端子を別々に備えているが、同一端子を用いて出力してもよい。
【産業上の利用可能性】
【００８５】
本発明の情報処理装置は、高度なセキュリティ性が要求されるセキュアなプログラムやデータを含む半導体チップ等の通信対象装置へアクセスを行うデバッガ等において、不正アクセスを確実に防止する技術として有用である。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施の形態１における情報処理装置の概略構成を示すブロック図
【図２】本発明の実施の形態１における情報処理装置の詳細構成を示すブロック図
【図３】本発明の実施の形態１における情報処理装置のデータ保持回路の構成を示す図
【図４】本発明の実施の形態１における情報処理装置のセレクタの構成を示す図
【図５】本発明の実施の形態１における情報処理装置の動作を示すタイミングチャート
【図６】本発明の実施の形態１の変形の態様１における情報処理装置の概略構成を示すブロック図
【図７】本発明の実施の形態１の変形の態様２における情報処理装置の概略構成を示すブロック図
【図８】本発明の実施の形態２における情報処理装置の概略構成を示すブロック図
【図９】本発明の実施の形態２における情報処理装置の詳細構成を示すブロック図
【図１０】本発明の実施の形態２における情報処理装置のデータ保持回路の構成を示す図
【図１１】本発明の実施の形態２における情報処理装置のパルス発生器およびヒューズ回路の動作を示すタイミングチャート
【図１２】本発明の実施の形態２の変形の態様１における情報処理装置の概略構成を示すブロック図
【図１３】本発明の実施の形態２の変形の態様２における情報処理装置の概略構成を示すブロック図
【図１４】本発明の実施の形態３における情報処理装置の概略構成を示すブロック図
【図１５】本発明の実施の形態３における情報処理装置の詳細構成を示すブロック図
【図１６】本発明の実施の形態３における情報処理装置のセレクタの構成を示す図
【図１７】本発明の実施の形態３の変形の態様１における情報処理装置の概略構成を示すブロック図
【図１８】本発明の実施の形態３の変形の態様２における情報処理装置の概略構成を示すブロック図
【符号の説明】
【００８７】
Ａ  アクセス許可要求信号生成手段
Ｂ  出力制御手段
Ｃ  入力制御手段
Ｄ  アクセス拒否信号判別手段
Ｅ  ヒューズ手段
Ｆ  乱数発生手段
ＣＫ  クロック
Ｓａ  アクセス許可要求信号
Ｓｂ  アクセス拒否信号
Ｓｃ  アクセス禁止信号
Ｓｒ  ランダム信号
Ｓ１  第１の通信信号群
Ｓ１-1〜Ｓ１-i  第１の通信信号（アクセス許可要求信号の受信イネーブル信号を含む）
Ｓ２  第２の通信信号群
Ｓ２-1〜Ｓ２-j  第２の通信信号
Ｓ３  アクセス許可要求信号Ｓａの生成指示信号
Ｓ４  アクセス拒否信号Ｓｂの保持イネーブル信号
Ｓ５  パルス発生トリガ信号
Ｓ６  パルス信号
ＲＳＴ  リセット信号
１１  制御回路
１２  アクセス許可要求信号生成器
１３，１３-1〜１３-i  セレクタ
１４，１４-1〜１４-i  出力端子
１５，１５-1〜１５-j  入力端子
１６  データ保持回路
１７  リセット生成器
１８  クロックジェネレータ
１９  レジスタ
２０  パルス発生器
２１  ヒューズ回路
２２  乱数発生器
１００，２００，３００  情報処理装置（デバッガ）
４００  通信対象装置（半導体チップ）
【図１】
2007026051.tif 000003
【図２】
2007026051.tif 000004
【図３】
2007026051.tif 000005
【図４】
2007026051.tif 000006
【図５】
2007026051.tif 000007
【図６】
2007026051.tif 000008
【図７】
2007026051.tif 000009
【図８】
2007026051.tif 000010
【図９】
2007026051.tif 000011
【図１０】
2007026051.tif 000012
【図１１】
2007026051.tif 000013
【図１２】
2007026051.tif 000014
【図１３】
2007026051.tif 000015
【図１４】
2007026051.tif 000016
【図１５】
2007026051.tif 000017
【図１６】
2007026051.tif 000018
【図１７】
2007026051.tif 000019
【図１８】
2007026051.tif 000020