(57)【要約】【課題】隣接する共振器間の結合の大きさを容易に調整可能な電子部品を実現する。【解決手段】電子部品１は、積層基板２０と、それぞれ積層基板２０内の１つ以上の導体層を用いて構成された３つの共振器１１，１２，１３を備えている。３つの共振器１１，１２，１３は、バンドパスフィルタの機能を実現する。３つの共振器１１，１２，１３は、積層基板２０における積層方向Ｔについて互いに異なる位置であって、積層方向Ｔの両端に配置された側面２０Ｃ，２０Ｄに対して垂直な方向から見たときに互いに重ならない位置に配置されている。【選択図】図１
2007325046.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層と複数の導体層とを含むと共に、前記各層の積層方向における両端に配置された第１および第２の面を有する積層基板と、
それぞれ前記積層基板内の１つ以上の導体層を用いて構成された複数の共振器とを備えた電子部品であって、
前記複数の共振器は、前記積層方向について互いに異なる位置であって、前記第１および第２の面に対して垂直な方向から見たときに互いに重ならない位置に配置されていることを特徴とする電子部品。
【請求項２】
前記積層基板は、更に、前記第１および第２の面に垂直な第３の面を有し、
電子部品は、更に、前記第３の面に配置され、電磁気的なシールドとして機能するシールド層を備えたことを特徴とする請求項１記載の電子部品。
【請求項３】
前記積層基板は、前記誘電体層として、複数の第１の誘電体層と、隣り合う２つの第１の誘電体層の間に配置された第２の誘電体層とを含み、前記第１および第２の誘電体層は互いに異なる誘電率を有し、前記第２の誘電体層は、２つの共振器によって挟まれる位置に配置されていることを特徴とする請求項１または２記載の電子部品。
【請求項４】
前記第２の誘電体層の誘電率は、前記第１の誘電率よりも小さいことを特徴とする請求項３記載の電子部品。
【請求項５】
更に、前記積層基板の外周部に配置された入力端子および出力端子を備え、
前記複数の共振器は、回路構成上、前記入力端子と出力端子との間に設けられ、バンドパスフィルタの機能を実現することを特徴とする請求項１ないし４のいずれかに記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の共振器を有する電子部品に関する。
【背景技術】
【０００２】
ブルートゥース規格の通信装置や無線ＬＡＮ（ローカルエリアネットワーク）用の通信装置では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。上記通信装置における電子部品の一つに、受信信号を濾波するバンドパスフィルタがある。このバンドパスフィルタにおいても、小型化、薄型化が要求されている。そこで、上記の通信装置における使用周波数帯域に対応でき、且つ小型化、薄型化を実現可能なバンドパスフィルタとして、例えば特許文献１ないし３に示されるように、積層基板における導体層を用いて構成された複数の共振器を備えた積層型のフィルタが提案されている。このフィルタにおいて、隣接する共振器同士は電磁界結合している。
【０００３】
特許文献１に記載されたフィルタでは、３本の共振用電極が、同じ誘電体層上に並べて配置されている。
【０００４】
特許文献２に記載されたフィルタでは、２つの共振器のそれぞれが、積層方向に重ねられた複数の共振電極本体を有している。２つの共振器は、積層基板を構成する各層の面に平行な方向に並べて配置されている。
【０００５】
特許文献３には、複数の共振器用電極を積層方向に並べて配置したフィルタと、複数の共振器用電極を同一の誘電体層上に並べて配置したフィルタとが記載されている。また、特許文献３には、隣接する２つの共振器用電極間の誘電体を、それ以外の誘電体よりも低い誘電率の材料によって構成する技術が記載されている。
【０００６】
【特許文献１】特開平７−２２６６０２号公報
【特許文献２】特開２００３−２１８６０３号公報
【特許文献３】特開２００２−２６１５０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の積層型のフィルタでは、小型化、薄型化する場合には、隣接する共振器間の距離を短くせざるを得ない。すると、隣接する共振器間の結合が強くなりすぎて、所望のフィルタの特性を実現することが困難になるという問題が発生する。
【０００８】
特許文献３には、前述のように、隣接する２つの共振器用電極間の誘電体を、それ以外の誘電体よりも低い誘電率の材料によって構成する技術が記載されている。しかしながら、この技術だけでは、隣接する共振器間の結合の大きさを自由に調整することは難しい。
【０００９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、複数の共振器を備えた電子部品であって、隣接する共振器間の結合の大きさを容易に調整可能な電子部品を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の電子部品は、積層された複数の誘電体層と複数の導体層とを含むと共に、各層の積層方向における両端に配置された第１および第２の面を有する積層基板と、それぞれ積層基板内の１つ以上の導体層を用いて構成された複数の共振器とを備えている。
【００１１】
本発明の電子部品において、複数の共振器は、積層方向について互いに異なる位置であって、第１および第２の面に対して垂直な方向から見たときに互いに重ならない位置に配置されている。これにより、本発明の電子部品では、隣接する共振器間の結合の大きさの調整が容易になる。
【００１２】
本発明の電子部品において、積層基板は、更に、第１および第２の面に垂直な第３の面を有し、電子部品は、更に、第３の面に配置され、電磁気的なシールドとして機能するシールド層を備えていてもよい。
【００１３】
また、本発明の電子部品において、積層基板は、誘電体層として、複数の第１の誘電体層と、隣り合う２つの第１の誘電体層の間に配置された第２の誘電体層とを含んでいてもよい。この場合、第１および第２の誘電体層は互いに異なる誘電率を有し、第２の誘電体層は、２つの共振器によって挟まれる位置に配置されている。第２の誘電体層の誘電率は、第１の誘電率よりも小さくてもよい。
【００１４】
また、本発明の電子部品は、更に、積層基板の外周部に配置された入力端子および出力端子を備え、複数の共振器は、回路構成上、入力端子と出力端子との間に設けられ、バンドパスフィルタの機能を実現していてもよい。
【発明の効果】
【００１５】
本発明の電子部品では、複数の共振器は、積層方向について互いに異なる位置であって、第１および第２の面に対して垂直な方向から見たときに互いに重ならない位置に配置されている。これにより、本発明の電子部品によれば、隣接する共振器間の結合の大きさを容易に調整可能になるという効果を奏する。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図４を参照して、本発明の一実施の形態に係る電子部品の回路構成について説明する。本実施の形態に係る電子部品１は、バンドパスフィルタの機能を有している。図４に示したように、電子部品１は、入力端子２と、出力端子３と、それぞれＴＥＭ線路よりなる３つの共振器１１，１２，１３とを備えている。電子部品１は、更に、共振器１１の一端とグランドとの間に設けられたキャパシタ１４と、共振器１２の一端とグランドとの間に設けられたキャパシタ１５と、共振器１３の一端とグランドとの間に設けられたキャパシタ１６とを備えている。入力端子２は、共振器１１の一端に接続されている。出力端子３は、共振器１３の一端に接続されている。共振器１１，１２，１３の各他端はグランドに接続されている。なお、ＴＥＭ線路とは、電界および磁界が共に電磁波の進行方向に垂直な断面内にのみ存在する電磁波であるＴＥＭ波（Transverse Electromagnetic Wave）を伝送する伝送線路である。
【００１７】
共振器１１，１２，１３は、回路構成上、入力端子２と出力端子３との間に設けられ、バンドパスフィルタの機能を実現する。共振器１１，１２，１３はいずれも、一端が開放され、他端が短絡された１／４波長共振器である。共振器１２は、共振器１１と共振器１３の間に配置されている。隣接する共振器１１，１２は電磁界結合し、隣接する共振器１２，１３も電磁界結合している。
【００１８】
本実施の形態に係る電子部品１では、入力端子２に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、共振器１１，１２，１３を用いて構成されたバンドパスフィルタを通過し、出力端子３から出力される。
【００１９】
次に、図１ないし図３を参照して、電子部品１の構造について説明する。図１は、電子部品１の主要部分を示す斜視図である。図２は、電子部品１の外観を示す斜視図である。図３は、電子部品１の上面に平行な断面を示す断面図である。
【００２０】
図２に示したように、電子部品１は、電子部品１の構成要素を一体化するための積層基板２０を備えている。後で詳しく説明するが、積層基板２０は、積層された複数の誘電体層と複数の導体層とを含んでいる。共振器１１，１２，１３は、積層基板２０内の１つ以上の導体層を用いて構成されている。キャパシタ１４，１５，１６は、積層基板２０内の導体層と誘電体層を用いて構成されている。
【００２１】
図２に示したように、積層基板２０は、上面２０Ａと、底面２０Ｂと、４つの側面２０Ｃ〜２０Ｆを有する直方体形状をなしている。上面２０Ａと底面２０Ｂは平行であり、側面２０Ｃ，２０Ｄも平行であり、側面２０Ｅ，２０Ｆも平行である。側面２０Ｃ〜２０Ｆは、上面２０Ａおよび底面２０Ｂに対して垂直になっている。
【００２２】
側面２０Ｃには、入力端子２２と、その両側に配置された２つのグランド用端子２４，２５が設けられている。側面２０Ｄには、出力端子２３と、その両側に配置された２つのグランド用端子２６，２７が設けられている。入力端子２２は図４における入力端子２に対応し、出力端子２３は図４における出力端子３に対応する。グランド用端子２４，２５，２６，２７はグランドに接続される。
【００２３】
積層基板２０において、側面２０Ｃ，２０Ｄに垂直な方向が、導体層と誘電体層の積層方向である。図１ないし図３において、記号Ｔを付した矢印は、積層方向を表している。従って、側面２０Ｃ，２０Ｄが、積層方向における両端に配置された面である。側面２０Ｃは本発明における第１の面に対応し、側面２０Ｄは本発明における第２の面に対応する。また、側面２０Ｃ，２０Ｄに垂直な上面２０Ａおよび底面２０Ｂは、本発明における第３の面に対応する。以下の説明では、側面２０Ｃを第１の面とも言い、側面２０Ｄを第２の面とも言い、上面２０Ａおよび底面２０Ｂを第３の面とも言う。
【００２４】
上面２０Ａと底面２０Ｂには、それぞれ、電磁気的なシールドとして機能するシールド層２８，２９が配置されている。グランド用端子２４〜２７は、シールド層２８，２９に接続されている。
【００２５】
電子部品１は、積層基板２０の底面２０Ｂが実装基板に当接するように、実装基板に実装される。
【００２６】
次に、図５ないし図７を参照して、積層基板２０における誘電体層と導体層について詳しく説明する。なお、ここでは、積層基板２０の側面２０Ｃ側を上側、積層基板２０の側面２０Ｄ側を下側として説明する。図５において（ａ）〜（ｅ）は、それぞれ、上から１層目ないし５層目の誘電体層の上面を示している。図６において（ａ）〜（ｆ）は、それぞれ、上から６層目ないし１１層目の誘電体層の上面を示している。図７において（ａ）〜（ｅ）は、それぞれ、上から１２層目ないし１６層目の誘電体層の上面を示している。図６において（ｆ）は、上から１６層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。
【００２７】
図５（ａ）に示した１層目の誘電体層３１の上面は、積層基板２０の側面２０Ｃとなる。誘電体層３１の上面には、入力端子用導体層３１１と、その両側に配置された２つのグランド用導体層３１２，３１３が形成されている。入力端子用導体層３１１は入力端子２２に接続される。グランド用導体層３１２は、グランド用端子２４およびシールド層２８，２９に接続される。グランド用導体層３１３は、グランド用端子２５およびシールド層２８，２９に接続される。また、誘電体層３１には、入力端子用導体層３１１に接続されたスルーホール３１４が形成されている。
【００２８】
図５（ｂ）に示した２層目の誘電体層３２には、スルーホール３１４に接続されたスルーホール３２１が形成されている。
【００２９】
図５（ｃ）に示した３層目の誘電体層３３の上面には、共振器用導体層３３１が形成されている。導体層３３１は、矩形の共振部３３１ａと、この共振部３３１ａにおける一端部の近傍から延びる接続部３３１ｂとを有している。共振部３３１ａの他端部は、シールド層２８に接続される。また、誘電体層３３には、接続部３３１ｂに接続されたスルーホール３３２が形成されている。スルーホール３３２には、スルーホール３２１が接続されている。
【００３０】
図５（ｄ）に示した４層目の誘電体層３４の上面には、キャパシタ用導体層３４１が形成されている。導体層３４１の一端部は、シールド層２９に接続される。また、誘電体層３４には、スルーホール３３２に接続されたスルーホール３４２が形成されている。
【００３１】
図５（ｅ）に示した５層目の誘電体層３５の上面には、共振器用導体層３５１が形成されている。導体層３５１は、矩形の共振部３５１ａと、この共振部３５１ａにおける一端部の近傍から延びる接続部３５１ｂとを有している。共振部３５１ａの他端部は、シールド層２８に接続される。また、誘電体層３５には、接続部３５１ｂに接続されたスルーホール３５２が形成されている。スルーホール３５２には、スルーホール３４２が接続されている。
【００３２】
図４に示した共振器１１は、共振部３３１ａ，３５１ａによって構成される。図４に示したキャパシタ１４は、共振部３３１ａ，３５１ａ、導体層３４１および誘電体層３３，３４によって構成される。
【００３３】
図６（ａ）に示した６層目の誘電体層３６と図６（ｂ）に示した７層目の誘電体層３７の各上面には導体層は形成されていない。
【００３４】
図６（ｃ）に示した８層目の誘電体層３８の上面には、共振器用導体層３８１が形成されている。導体層３８１の一端部は、シールド層２８に接続される。
【００３５】
図６（ｄ）に示した９層目の誘電体層３９の上面には、キャパシタ用導体層３９１が形成されている。導体層３９１の一端部は、シールド層２９に接続される。
【００３６】
図６（ｅ）に示した１０層目の誘電体層４０の上面には、共振器用導体層４０１が形成されている。導体層４０１の一端部は、シールド層２８に接続される。
【００３７】
図４に示した共振器１２は、導体層３８１，４０１によって構成される。図４に示したキャパシタ１５は、導体層３８１，３９１，４０１および誘電体層３８，３９によって構成される。
【００３８】
図６（ｆ）に示した１１層目の誘電体層４１と図７（ａ）に示した１２層目の誘電体層４２の各の上面には導体層は形成されていない。
【００３９】
図７（ｂ）に示した１３層目の誘電体層４３の上面には、共振器用導体層４３１が形成されている。導体層４３１は、矩形の共振部４３１ａと、この共振部４３１ａにおける一端部の近傍から延びる接続部４３１ｂとを有している。共振部４３１ａの他端部は、シールド層２８に接続される。また、誘電体層４３には、接続部４３１ｂに接続されたスルーホール４３２が形成されている。
【００４０】
図７（ｃ）に示した１４層目の誘電体層４４の上面には、キャパシタ用導体層４４１が形成されている。導体層４４１の一端部は、シールド層２９に接続される。また、誘電体層４４には、スルーホール４３２に接続されたスルーホール４４２が形成されている。
【００４１】
図７（ｄ）に示した１５層目の誘電体層４５の上面には、共振器用導体層４５１が形成されている。導体層４５１は、矩形の共振部４５１ａと、この共振部４５１ａにおける一端部の近傍から延びる接続部４５１ｂとを有している。共振部４５１ａの他端部は、シールド層２８に接続される。また、誘電体層４５には、接続部４５１ｂに接続されたスルーホール４５２が形成されている。スルーホール４５２には、スルーホール４４２が接続されている。
【００４２】
図４に示した共振器１３は、共振部４３１ａ，４５１ａによって構成される。図４に示したキャパシタ１６は、共振部４３１ａ，４５１ａ、導体層４４１および誘電体層４３，４４によって構成される。
【００４３】
図７（ｅ）に示した１６層目の誘電体層４６には、スルーホール４５２に接続されるスルーホール４６０が形成されている。
【００４４】
図７（ｆ）に示したように、誘電体層４６の下面には、出力端子用導体層４６１と、その両側に配置された２つのグランド用導体層４６２，４６３が形成されている。出力端子用導体層４６１は出力端子２３に接続される。グランド用導体層４６２は、グランド用端子２６およびシールド層２８，２９に接続される。グランド用導体層４６３は、グランド用端子２７およびシールド層２８，２９に接続される。導体層４６１には、スルーホール４６０が接続されている。誘電体層４６の下面は、積層基板２０の側面２０Ｄとなる。
【００４５】
図５ないし図７に示した誘電体層３１〜４６および導体層が積層されて積層体が形成される。図２に示したシールド層２８，２９は、この積層体の外周面のうち、積層方向に対して垂直で、且つ互いに平行な２つの面に形成される。更に、積層体に対して、それぞれ導体層３１１，４６１，３１２，３１３，４６２，４６３に接するように端子２２〜２７が形成される。
【００４６】
図５ないし図７に示した誘電体層３１〜４６のうち、誘電体層３６，４１は、他の誘電体層の誘電率とは異なる誘電率を有している。誘電体層３６，４１の誘電率は、他の誘電体層の誘電率よりも小さいことが好ましい。具体的には、例えば、誘電体層３６，４１の比誘電率は３〜５０の範囲内であり、他の誘電体層の比誘電率は６０〜１００の範囲内である。誘電体層３６，４１は、本発明における第２の誘電体層に対応し、他の誘電体層は、本発明における第１の誘電体層に対応する。
【００４７】
図１および図３に示したように、共振器１１，１２，１３は、積層基板２０における積層方向Ｔについて互いに異なる位置であって、第１の面としての側面２０Ｃおよび第２の面としての側面２０Ｄに対して垂直な方向から見たときに互いに重ならない位置に配置されている。
【００４８】
また、図３に示したように、積層基板２０は、誘電体層として、複数の第１の誘電体層（誘電体層３６，４１以外の誘電体層）と、隣り合う２つの第１の誘電体層の間に配置された第２の誘電体層３６，４１とを含んでいる。誘電体層３６は、共振器１１，１２によって挟まれる位置に配置されている。誘電体層４１は、共振器１２，１３によって挟まれる位置に配置されている。
【００４９】
なお、本実施の形態において、積層基板２０としては、誘電体層の材料として樹脂、セラミック、あるいは両者を複合した材料を用いたもの等、種々のものを用いることができる。しかし、積層基板２０としては、特に、高周波特性に優れた低温同時焼成セラミック多層基板を用いることが好ましい。
【００５０】
以上説明したように、本実施の形態に係る電子部品１は、積層された複数の誘電体層と複数の導体層とを含むと共に、各層の積層方向における両端に配置された第１の面２０Ｃおよび第２の面２０Ｄを有する積層基板２０と、それぞれ積層基板２０内の１つ以上の導体層を用いて構成された複数の共振器１１，１２，１３とを備えている。電子部品１は、更に、積層基板２０の外周部に配置された入力端子２２および出力端子２３を備えている。共振器１１，１２，１３は、回路構成上、入力端子２２と出力端子２３との間に設けられ、バンドパスフィルタの機能を実現している。
【００５１】
本実施の形態では、共振器１１，１２，１３は、積層基板２０における積層方向Ｔについて互いに異なる位置であって、第１の面２０Ｃおよび第２の面２０Ｄに対して垂直な方向から見たときに互いに重ならない位置に配置されている。ここで、以下の２つの比較例を考える。第１の比較例は、共振器１１，１２，１３が積層方向Ｔについて同じ位置であって、第１の面２０Ｃおよび第２の面２０Ｄに対して垂直な方向から見たときに互いに重ならない位置に配置されている場合である。第２の比較例は、共振器１１，１２，１３が、積層基板２０における積層方向Ｔについて互いに異なる位置であって、第１の面２０Ｃおよび第２の面２０Ｄに対して垂直な方向から見たときに互いに重なる位置に配置されている場合である。本実施の形態によれば、これら第１および第２の比較例に比べて、隣接する共振器間の距離を大きくすることができる。
【００５２】
ここで、本実施の形態と第１および第２の比較例との比較を容易にするために、本実施の形態と第１の比較例において、隣接する２つの共振器間の水平方向（積層方向に直交する方向）の距離をＤ１とし、本実施の形態と第２の比較例において、隣接する２つの共振器間の積層方向の距離をＤ２とする。この場合、第１の比較例における隣接する２つの共振器間の距離はＤ１であり、第２の比較例における隣接する２つの共振器間の距離はＤ２である。本実施の形態における隣接する２つの共振器間の距離をＤ３とすると、Ｄ３は、以下の式で表される。
【００５３】
Ｄ３＝√（Ｄ１２＋Ｄ２２）
【００５４】
Ｄ３がＤ１，Ｄ２のいずれよりも大きくなることは明らかである。本実施の形態によれば、積層基板２０の大きさを一定にしたときに、隣接する２つの共振器間の距離を最も長くすることが可能である。これにより、本実施の形態によれば、積層基板２０の大きさを一定にしたときに、隣接する２つの共振器間の結合の大きさを最小にすることが可能である。
【００５５】
なお、本実施の形態において、Ｄ１は例えば０．２〜１．０ｍｍの範囲内であり、Ｄ２は例えば０．０８〜０．５ｍｍの範囲内であり、Ｄ３は例えば０．２〜１．２ｍｍの範囲内である。
【００５６】
上述のように、本実施の形態によれば、隣接する共振器間の距離を大きくすることができることから、設計によって隣接する共振器間の距離を調整できる範囲が大きくなる。従って、本実施の形態によれば、隣接する共振器間の結合の大きさを容易に調整することが可能になる。
【００５７】
また、本実施の形態では、共振器１１，１２によって挟まれる位置に配置された誘電体層３６の誘電率と、共振器１２，１３によって挟まれる位置に配置された誘電体層４１の誘電率は、他の誘電体層の誘電率とは異なっている。従って、本実施の形態によれば、誘電体層３６，４１の誘電率を選択することによって、隣接する共振器１１，１２間の結合の大きさと、隣接する共振器１２，１３間の結合の大きさを、容易に調整することが可能になる。特に、誘電体層３６，４１の誘電率を他の誘電体層の誘電率よりも小さくすることにより、誘電体層３６，４１の誘電率が他の誘電体層の誘電率と等しい場合に比べて、共振器１１，１２間の結合の大きさと、共振器１２，１３間の結合の大きさを、それぞれ小さくすることができる。
【００５８】
次に、隣接する共振器間の結合の大きさを小さくすることの利点について、実験の結果を参照しながら説明する。まず、第１の実験の結果を参照しながら、隣接する共振器間の距離と、隣接する共振器間の結合の大きさと、各共振器の共振周波数との関係について説明する。第１の実験では、同じ誘電体層の上に２つの共振器を配置し、この２つの共振器間の距離ｄ（ｍｍ）と、２つの共振器間の結合の大きさと、２つの共振器の共振周波数との関係について調べた。各共振器の幅は１００μｍであり、各共振器の長さは１．０ｍｍである。２つの共振器が電磁界結合している場合、２つの共振器はいずれも、偶モードの共振周波数ｆｅと奇モードの共振周波数ｆｏとを有することになる。２つの共振器間の結合の大きさは、結合係数ｋによって表される。結合係数ｋが大きいほど、２つの共振器間の結合が大きいことになる。結合係数ｋは、共振周波数ｆｅ，ｆｏを用いて、以下の式で表される。
【００５９】
ｋ＝２｜ｆｅ−ｆｏ｜／（ｆｅ＋ｆｏ）
【００６０】
第１の実験の結果を、下記の表１および図８に示す。
【００６１】
【表１】
2007325046.tif 000003
【００６２】
表１および図８から分かるように、２つの共振器間の距離ｄが小さくなるほど、結合係数ｋは大きくなり、偶モードの共振周波数ｆｅと奇モードの共振周波数ｆｏとの差が大きくなる。２つの共振器を含むバンドパスフィルタでは、共振周波数ｆｅ，ｆｏの差が大きくなると通過帯域幅が大きくなり、逆に、共振周波数ｆｅ，ｆｏの差が小さくなると通過帯域幅が小さくなる。従って、狭い通過帯域幅を有するバンドパスフィルタを実現しようとする場合には、２つの共振器間の距離ｄを大きくして、結合係数ｋを小さくする必要がある。
【００６３】
第２の実験では、電磁界結合する２つの共振器を備えたバンドパスフィルタにおける通過・減衰特性について調べた。第２の実験では、図９に示した第１のバンドパスフィルタと、図１０に示した第２のバンドパスフィルタとを作製した。いずれのバンドパスフィルタにおいても、縦２．０ｍｍ、横１．２ｍｍの矩形の領域内において、同じ誘電体層の上に２つの導体層１０１，１０２が配置されている。導体層１０１は、一方向に長い共振器部１０１ａと、共振器部１０１ａにおける一端部近傍から側方に延びる接続部１０１ｂと、共振器部１０１ａにおける一端部に接続されたキャパシタ構成部１０１ｃとを有している。導体層１０２は、一方向に長い共振器部１０２ａと、共振器部１０２ａにおける一端部近傍から側方に延びる接続部１０２ｂと、共振器部１０２ａにおける一端部に接続されたキャパシタ構成部１０２ｃとを有している。共振器部１０１ａ，１０２ａは、それぞれ共振器を構成する。各共振器部１０１ａ，１０２ａの幅は２００μｍであり、各共振器部１０１ａ，１０２ａの長さは１．３５ｍｍである。接続部１０１ｂは入力端子に接続され、接続部１０２ｂは出力端子に接続される。キャパシタ構成部１０１ｃ，１０２ｃは、図示しないグランド用導体層に対向して、このグランド用導体層と共にキャパシタを構成する。
【００６４】
いずれのバンドパスフィルタにおいても、共振器部１０１ａ，１０２ａは電磁界結合している。ただし、第１のバンドパスフィルタでは共振器部１０１ａ，１０２ａ間の距離は０．２ｍｍであり、第２のバンドパスフィルタでは共振器部１０１ａ，１０２ａ間の距離は０．５ｍｍである。また、いずれのバンドパスフィルタも、２．４〜２．５ＧＨｚの周波数帯域内の周波数の信号を通過させ、２ＧＨｚ以下の周波数の信号および３ＧＨｚ以上の周波数の信号を減衰させるように設計されている。ここでは、バンドパスフィルタの所望の特性は、２．４〜２．５ＧＨｚの周波数帯域における減衰量が２．５ｄＢ以下で、２ＧＨｚ以下の周波数帯域および３ＧＨｚ以上の周波数帯域における減衰量が１２ｄＢ以上であることとする。なお、２．４〜２．５ＧＨｚという周波数帯域は、ブルートゥース規格の通信装置や無線ＬＡＮ用の通信装置において用いられるバンドパスフィルタの通過帯域に対応する。
【００６５】
第２の実験の結果を図１１に示す。図１１において、第１のバンドパスフィルタの通過・減衰特性を破線で示し、第２のバンドパスフィルタの通過・減衰特性を実線で示す。図１１から分かるように、第１のバンドパスフィルタは上記の所望の特性を満たしていないが、第２のバンドパスフィルタは上記の所望の特性を満たしている。第１の実験の結果から分かるように、共振器部１０１ａ，１０２ａ間の距離が小さくなるほど、バンドパスフィルタの通過帯域幅は広くなる。従って、第２の実験における条件の下では、共振器部１０１ａ，１０２ａ間の距離が０．５ｍｍを越えると、所望の特性を満たさなくなる可能性がある。従って、第２の実験における条件の下では、所望の特性を満たすためには、共振器部１０１ａ，１０２ａ間の距離を０．５ｍｍ以上とすることが必要になる。図１０から分かるように、所望の特性を満たすためには、縦２．０ｍｍ、横１．２ｍｍの矩形の領域内に配置できる共振器の数は２個以下となる。従って、第２の実験における条件の下では、縦２．０ｍｍ、横１．２ｍｍの矩形の領域内において、同じ誘電体層の上に３個の共振器を配置して、所望の特性を満たすバンドパスフィルタを実現することはできない。
【００６６】
これに対し、本実施の形態では、複数の共振器を、積層基板における積層方向について互いに異なる位置であって、積層基板の積層方向の両端に配置された第１および第２の面に対して垂直な方向から見たときに互いに重ならない位置に配置する。従って、本実施の形態によれば、第２の実験における条件の下でも、縦２．０ｍｍ、横１．２ｍｍの矩形の領域内において、３個の共振器を互いに異なる誘電体層の上に配置して、所望の特性を満たすバンドパスフィルタを実現することが可能になる。なお、バンドパスフィルタを構成する共振器の数を多くすることにより、通過帯域における通過・減衰特性を広く平坦な特性にすることが可能になると共に、減衰極近傍における通過・減衰特性を急峻にして通過帯域近傍の周波数域における減衰量を大きくすることが可能になる。
【００６７】
また、第１および第２の実験から分かるように、隣接する共振器間の結合の大きさを小さくすることにより、狭い通過帯域幅を有するバンドパスフィルタを実現することができる。
【００６８】
なお、本発明は、上記実施の形態に限定されず、種々の変更が可能である。例えば、実施の形態では、共振器１１〜１３をそれぞれ２つの導体層によって構成したが、共振器１１〜１３は、それぞれ、１つの導体層によって構成してもよいし、３つ以上の導体層によって構成してもよい。
【００６９】
また、本発明の電子部品は、バンドパスフィルタに限らず、複数の共振器を備えた電子部品全般に適用することができる。電子部品に含まれる共振器は、２つでもよいし、４つ以上であってもよい。
【００７０】
本発明の電子部品は、ブルートゥース規格の通信装置や無線ＬＡＮ用の通信装置において用いられるフィルタ、特にバンドパスフィルタとして有用である。
【図面の簡単な説明】
【００７１】
【図１】本発明の一実施の形態に係る電子部品の主要部分を示す斜視図である。
【図２】本発明の一実施の形態に係る電子部品の外観を示す斜視図である。
【図３】本発明の一実施の形態に係る電子部品の上面に平行な断面を示す断面図である。
【図４】本発明の一実施の形態に係る電子部品の回路構成を示す回路図である。
【図５】本発明の一実施の形態における積層基板の１層目ないし５層目の誘電体層の上面を示す説明図である。
【図６】本発明の一実施の形態における積層基板の６層目ないし１１層目の誘電体層の上面を示す説明図である。
【図７】本発明の一実施の形態における積層基板の１２層目ないし１６層目の誘電体層の上面および１６層目の誘電体層の下面を示す説明図である。
【図８】第１の実験の結果を示す特性図である。
【図９】第２の実験で用いた第１のバンドパスフィルタを示す説明図である。
【図１０】第２の実験で用いた第２のバンドパスフィルタを示す説明図である。
【図１１】第２の実験の結果を示す特性図である。
【符号の説明】
【００７２】
１…電子部品、２…入力端子、３…出力端子、１１〜１３…共振器、１４〜１６…キャパシタ、２０…積層基板。
【図１】
2007325046.tif 000004
【図２】
2007325046.tif 000005
【図３】
2007325046.tif 000006
【図４】
2007325046.tif 000007
【図５】
2007325046.tif 000008
【図６】
2007325046.tif 000009
【図７】
2007325046.tif 000010
【図８】
2007325046.tif 000011
【図９】
2007325046.tif 000012
【図１０】
2007325046.tif 000013
【図１１】
2007325046.tif 000014
【手続補正書】
【提出日】平成19年1月17日(2007.1.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
次に、図５ないし図７を参照して、積層基板２０における誘電体層と導体層について詳しく説明する。なお、ここでは、積層基板２０の側面２０Ｃ側を上側、積層基板２０の側面２０Ｄ側を下側として説明する。図５において（ａ）〜（ｅ）は、それぞれ、上から１層目ないし５層目の誘電体層の上面を示している。図６において（ａ）〜（ｆ）は、それぞれ、上から６層目ないし１１層目の誘電体層の上面を示している。図７において（ａ）〜（ｅ）は、それぞれ、上から１２層目ないし１６層目の誘電体層の上面を示している。図７において（ｆ）は、上から１６層目の誘電体層およびその下の導体層を、上から見た状態で表したものである。