(57)【要約】【課題】表示装置において、従来よりもコストを低減する。【解決手段】表示パネルと、前記表示パネルを構成する基板の第１の辺の周辺部に、第１の方向に実装される複数の第１半導体チップと、前記基板の第１の辺の周辺部に設けられる第１電源配線層とを有し、前記第１の方向の一方の端部に配置される第１半導体チップの、前記第１電源配線層に接続されるバンプ電極の位置と、前記第１の方向の他方の端部に配置される第１半導体チップの、前記第１電源配線層に接続されるバンプ電極の位置とが異なっている。【選択図】図１
2007178474.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルと、
前記表示パネルを構成する基板の第１の辺の周辺部に、第１の方向に実装される複数の第１半導体チップと、
前記基板の第１の辺の周辺部に設けられる第１電源配線層とを有し、
前記第１の方向の一方の端部に配置される第１半導体チップの、前記第１電源配線層に接続されるバンプ電極の位置と、前記第１の方向の他方の端部に配置される第１半導体チップの、前記第１電源配線層に接続されるバンプ電極の位置とが異なっていることを特徴とする表示装置。
【請求項２】
前記表示パネルを構成する基板の第１の辺に隣接する第２の辺の周辺部に、第２の方向に実装される複数の第２半導体チップと、
前記基板の第２の辺の周辺部に設けられる第２電源配線層とを有し、
前記第２の方向の一方の端部に配置される第２半導体チップの、前記第２電源配線層に接続されるバンプ電極の位置と、前記第２の方向の他方の端部に配置される第２半導体チップの、前記第２電源配線層に接続されるバンプ電極の位置とが異なっていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記各半導体チップは、内部電源配線層と、
前記内部電源配線層に接続される複数のバンプ電極と、
前記内部電源配線層と、前記各バンプ電極との間に設けられる複数の抵抗層とを有し、
前記複数の抵抗層は、抵抗値が異なる少なくとも２つの抵抗層を含むことを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
電源回路を有し、
前記各半導体チップは、電源回路からの距離に応じて、前記電源配線層に接続されるバンプ電極の位置が決定されることを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記表示パネルは、１２．１インチ以上の大きさであることを特徴とする請求項１ないし請求項４のいずれか１項に記載の表示装置。
【請求項６】
前記表示パネルは、液晶表示パネルであることを特徴とする請求項１ないし請求項５のいずれか１項に記載の表示装置。
【請求項７】
前記第１半導体チップは、ゲートドライバであり、
前記第２半導体チップは、ドレインドライバであることを特徴とする請求項６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に、駆動回路間でデジタル信号を転送する方式の表示装置に適用して有効な技術に関する。
【背景技術】
【０００２】
ＴＦＴ（Thin Film Transistor）方式の液晶表示モジュールは、ノート型パーソナルコンピュータ等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路を備えている。
そして、このような液晶表示モジュールにおいて、例えば、下記特許文献１に記載されているように、カスケード接続された駆動回路の先頭の駆動回路にのみ、デジタル信号（例えば、表示データ、あるいはクロック）を入力し、他の駆動回路には、駆動回路内を通して、デジタル信号を順次転送する方式（以下、デジタル信号順次転送方式と称する。）のものが知られている。
下記特許文献１に記載されている液晶表示装置では、駆動回路を構成する半導体集積回路装置（ＩＣ）は、液晶表示パネルを構成する基板（例えば、ガラス基板）に直接実装されている。また、各ゲートドライバの電源電圧は、液晶表示パネルの基板上の電源配線を介して電源回路から供給される。
【０００３】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開平６−１３７２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
液晶表示パネルの基板上の電源配線に片側からのみ給電する場合には、液晶表示パネルのサイズが大きくなればなる程、液晶表示パネルの基板上の電源配線の抵抗は増加し、例えば、各ゲートドライバに供給される電源電圧は、電源配線の配線抵抗による電圧降下によって不揃いになる。
そして、供給される電源電圧が、各ゲートドライバで不揃いになると、薄膜トランジスタ（ＴＦＴ）のオン抵抗が変化し、各画素電極（ＩＴＯ１）に書き込まれる映像電圧が不揃いとなり、表示ムラが発生する。
このため、パネルサイズが、１２．１インチ以上の液晶表示パネルでは、回路基板を使用して、液晶表示パネルの基板上の電源配線に両側から給電し、各ゲートドライバに供給される電源電圧を安定させるようにしている。
一方、液晶表示モジュールにおいては、低コスト化の要求は大きいものがあるが、回路基板は高価であるため、前述したようなデジタル信号順次転送方式を採用する液晶表示モジュールでは、より一層の低コスト化を図ることが困難であるという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示装置において、従来よりもコストを低減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なもの概要を簡単に説明すれば、下記の通りである。
（１）表示パネルと、前記表示パネルを構成する基板の第１の辺の周辺部に第１の方向に実装される複数の第１半導体チップと、前記基板の第１の辺の周辺部に設けられる第１電源配線層とを有し、前記第１の方向の一方の端部に配置される第１半導体チップの、前記第１電源配線層に接続されるバンプ電極の位置と、前記第１の方向の他方の端部に配置される第１半導体チップの、前記第１電源配線層に接続されるバンプ電極の位置とが異なっている。
（２）（１）において、前記表示パネルを構成する基板の第１の辺に隣接する第２の辺の周辺部に、第２の方向に実装される複数の第２半導体チップと、前記基板の第２の辺の周辺部に設けられる第２電源配線層とを有し、前記第２の方向の一方の端部に配置される第２半導体チップの、前記第２電源配線層に接続されるバンプ電極の位置と、前記第２の方向の他方の端部に配置される第２半導体チップの、前記第２電源配線層に接続されるバンプ電極の位置とが異なっている。
【０００６】
（３）（１）または（２）において、前記各半導体チップは、内部電源配線層と、前記内部電源配線層に接続される複数のバンプ電極と、前記内部電源配線層と、前記各バンプ電極との間に設けられる複数の抵抗層とを有し、前記複数の抵抗層は、抵抗値が異なる少なくとも２つの抵抗層を含む。
（４）（１）ないし（３）の何れかにおいて、電源回路を有し、前記各半導体チップは、電源回路からの距離に応じて、前記電源配線層に接続されるバンプ電極の位置が決定される。
（５）（１）ないし（４）の何れかにおいて、前記表示パネルは、１２．１インチ以上の大きさである。
（６）（１）ないし（５）の何れかにおいて、前記表示パネルは、液晶表示パネルであり、前記第１半導体チップは、ゲートドライバであり、前記第２半導体チップは、ドレインドライバである。
【発明の効果】
【０００７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の表示装置によれば、従来よりもコストを低減することが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
[本発明の前提となるデジタル信号順次転送方式の液晶表示モジュール]
始めに、本発明の前提となるデジタル信号順次転送方式の液晶表示モジュールについて説明する。
図３は、デジタル信号順次転送方式を採用する従来の液晶表示モジュールの基本構成を示すブロック図である。
液晶表示パネル１００は、画素電極ＩＴＯ１、薄膜トランジスタ（ＴＦＴ）等が形成されるＴＦＴ基板と、対向電極、カラーフィルタ等が形成されるフィルタ基板とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の一部に設けた液晶封入口から両基板間のシール材の内側に液晶を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。
【０００９】
各サブピクセルは、画素電極ＩＴＯ１と薄膜トランジスタ（ＴＦＴ）を有し、複数の走査線（または、ゲート線）Ｇと映像線（または、ドレイン線、ソース線）Ｄとの交差する部分に対応して設けられる。
なお、図３に示す例では、画素電極ＩＴＯ１の電位を保持するために、保持容量ＣＳＴを各画像毎に設けており、また、ＣＬは、保持容量ＣＳＴに基準電圧Ｖｃｏｍを供給するための容量線である。
さらに、図３では、画素電極ＩＴＯ１は、一個のみを図示しているが、この画素電極ＩＴＯ１、薄膜トランジスタ（ＴＦＴ）および保持容量ＣＳＴは、マトリクス状に複数設けられる。また、容量線ＣＬは、前のラインの走査線Ｇで代用することもできる。
各画素の薄膜トランジスタ（ＴＦＴ）は、ソースが画素電極ＩＴＯ１に接続され、ドレインが映像線Ｄに接続され、ゲートが走査線Ｇに接続され、画素電極ＩＴＯ１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。
また、図３に示す従来の液晶表示モジュールでは、ドレインドライバ１３０と、ゲートドライバ１４０とは、液晶表示パネル１００のＴＦＴ基板を構成する基板（例えば、ガラス基板）（ＳＵＢ１）の２辺の周辺部に、それぞれ実装される。
また、電源回路１１０と、タイミングコントローラ１２０とは、液晶表示パネル１００の周辺部に配置される回路基板１５０に、それぞれ実装される。
【００１０】
タイミングコントローラ１２０は、１個の半導体集積回路（ＬＳＩ）から構成され、コンピュータ本体側から送信されてくるクロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号の各表示制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）を基に、ドレインドライバ１３０、およびゲートドライバ１４０を制御・駆動する。
タイミングコントローラ１２０から送出されたデジタル信号（表示データ、クロック号等）１３２と、電源回路１１０から供給される階調基準電圧１３３は、フレキシブルプリント配線基板（以下、単に、ＦＰＣ基板という）（ＦＰＣＤ）を介して、先頭のドレインドライバ１３０に入力され、各ドレインドライバ１３０内の内部信号線、および各ドレインドライバ１３０間の伝送線路（ガラス基板上の配線層）を伝搬して、各ドレインドライバ１３０に入力される。
また、各ドレインドライバ１３０の電源電圧は、ＦＰＣ基板（ＦＰＣＳ）上の電源ライン１３１を介して、電源回路１１０からそれぞれ供給される。
同様に、タイミングコントローラ１２０から送出されたデジタル信号（クロック等）１４１は、ＦＰＣ基板（ＦＰＣＤ）を介して、先頭のゲートドライバ１４０に入力され、各ゲートドライバ１４０内の内部信号線、および各ゲートドライバ１４０間の伝送線路（ガラス基板上の配線層）を伝搬して、各ゲートドライバ１４０に入力される。
また、各ゲートドライバ１４０の電源電圧は、液晶表示パネル１００の基板上の電源配線１４２を介して、電源回路１１０からそれぞれ供給される。
【００１１】
図３では、各ゲートドライバ１４０に供給される電源電圧を安定させるために、ＦＰＣ基板（ＦＰＣＧ）を設け、液晶表示パネル１００の基板上の電源配線１４２の両端を電源回路１１０に接続し、液晶表示パネル１００の基板上の電源配線１４２の両側から給電している。
本発明の実施例の液晶表示モジュールの基本構成は、図３に示す従来の液晶表示モジュールと同じである。
図２は、本実施例のゲートドライバ１４０の内部電源配線層と、抵抗層と、バンプ電極を説明するための断面図である。
図２に示すように、本実施例のゲートドライバ１４０では、内部電源配線層３００に接続される複数（図２では、１０個）のバンプ電極３０２が設けられ、そして、内部電源配線層３００と各バンプ電極３０２との間には、複数の抵抗層３０１が設けられる。
この抵抗層３０１は、抵抗値が異なる少なくとも２つの抵抗層を含んで構成される。図２では、抵抗層３０１が、Ｒ０の抵抗値と、Ｒａの抵抗値と、Ｒｂ（ここで、Ｒ０＜Ｒａ＜Ｒｂ）の抵抗値とからなる３つの抵抗層で構成された場合を図示している。
【００１２】
図１は、本実施例の、デジタル信号順次転送方式を採用する液晶表示モジュールの基本構成を示す図である。
図１に示すように、本実施例では、図２で説明したゲートドライバ１４０を用い、液晶表示パネル１００の基板上の電源配線１４２に接続される、ゲートドライバ１４０のバンプ電極３０２を適宜選択する。これにより、液晶表示パネル１００の基板上の電源配線１４２に片側からのみ給電する場合であっても、各ドレインドライバ１４０に供給される電源電圧の電圧値を、ほぼ同一の電圧値になるようにしたものである。
図１では、Ａに示すように、電源回路１１０から最も遠いゲートドライバ１４０ａは、液晶表示パネル１００の基板上の電源配線１４２と、抵抗値が最も小さいＲ０の抵抗層３０１に接続されるバンプ電極３０２とが接続される。
また、電源回路１１０に最も近いゲートドライバ１４０ｃは、液晶表示パネル１００の基板上の電源配線１４２と、抵抗値がＲａとＲｂの抵抗層３０１に接続されるバンプ電極３０２とが接続される。
さらに、真ん中のゲートドライバ１４０ｂは、液晶表示パネル１００の基板上の電源配線１４２と、抵抗値が次に小さいＲａの抵抗層３０１に接続されるバンプ電極３０２とが接続される。
【００１３】
即ち、本実施例では、液晶表示パネル１００の基板上の電源配線１４２に片側からのみ給電した場合に、電源配線１４２の配線抵抗による電圧降下と、各ゲートドライバ１４０の抵抗層３０１による電圧降下とを加算した電圧降下が、各ゲートドライバ１４０でほぼ同じ電圧値になるように、各ゲートドライバ１４０のバンプ電極３０２を選択する。
これにより、液晶表示パネル１００の基板上の電源配線１４２に片側からのみ給電した場合において、各ゲートドライバ１４０に供給される電源電圧が、電源配線１４２の配線抵抗による電圧降下によって不揃いになったとしても、各ゲートドライバ１４０の内部電源配線層３００に供給される電源電圧の電圧値はほぼ同一の電圧値とすることができる。  したがって、本実施例では、各ゲートドライバ１４０に供給される電源電圧が不揃いになることにより発生する表示ムラを防止することが可能となる。
そのため、本実施例では、両側からの給電が不要となり、図１の破線で示すように、ＦＰＣ基板（ＦＰＣＧ）が不要となり、しかも、図１の矢印Ｂ、および破線で示すように、回路基板１５０の寸法を小さくできるので、コストを低減することが可能となる。
【００１４】
なお、前述の説明では、ゲートドライバ１４０の、内部電源配線層３００と各バンプ電極３０２との間に複数の抵抗層３０１を設け、液晶表示パネル１００の基板上の電源配線１４２の片側給電によりゲートドライバ１４０に電源電圧を供給する場合について説明したが、本発明はこれに限定されるものではなく、ドレインドライバ１３０の、内部電源配線層と各バンプ電極との間に複数の抵抗層を設け、液晶表示パネル１００の基板上の電源配線の片側給電によりドレインドライバ１３０に電源電圧を供給するようにしてもよい。
さらに、前述の説明では、本発明を液晶表示装置に適用した実施例について説明したが、本発明はこれに限定されるものではなく、本発明は、有機ＥＬ表示装置などにも適用可能である。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００１５】
【図１】本発明の本実施例の、デジタル信号順次転送方式を採用する液晶表示モジュールの基本構成を示す図である。
【図２】本発明の実施例のゲートドライバの内部電源配線層と、抵抗層と、バンプ電極を説明するための断面図である。
【図３】デジタル信号順次転送方式を採用する従来の液晶表示モジュールの基本構成を示すブロック図である。
【符号の説明】
【００１６】
１００  液晶表示パネル
１１０  電源回路
１２０  タイミングコントローラ
１３０  ドレインドライバ
１３１  電源ライン
１３２  デジタル信号（表示データ、クロック号等）
１３３  階調基準電圧
１４０  ゲートドライバ
１４１  デジタル信号（クロック等）
１４２  電源配線
１５０  回路基板
３００  内部電源配線層
３０１  抵抗層
３０２  バンプ電極
ＦＰＣＤ，ＦＰＣＳ，ＦＰＣＤ  フレキシブルプリント配線基板
ＳＵＢ１  基板
ＩＴＯ１  画素電極
ＴＦＴ  薄膜トランジスタ
Ｇ  走査線（またはゲート線）
Ｄ  映像線（またはドレイン線、ソース線）
ＣＳＴ  保持容量
ＣＬ  容量線
【図１】
2007178474.tif 000003
【図２】
2007178474.tif 000004
【図３】
2007178474.tif 000005