(57)【要約】【課題】過電圧保護回路のチップ面積を小さくしてコストの削減を図ることができる過電圧保護回路、過電圧保護回路の過電圧保護方法及び過電圧保護回路を有する半導体装置を得る。【解決手段】入力電圧Ｖｉｎが所定の最大値Ｖｍａｘ以上になって入力端子ＡＤＰＩＮに過電圧が入力されたことを過電圧検出回路１５で検出すると、スイッチ素子Ｍ１をオフさせて遮断状態にすると共に出力ノードＯＵＴに抵抗Ｒ１及びＲ２で生成した分圧電圧Ｖｄを電圧Ｖｏｕｔとして出力するようにした。【選択図】図１
2007329998.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧が所定の最大値以上になると、該入力電圧の所定の回路への出力を遮断する過電圧保護回路において、
入力された制御信号に応じて、前記入力電圧の前記所定の回路への出力制御を行うスイッチと、
前記入力電圧の電圧検出を行い、該検出した電圧が前記最大値以上のときは、前記スイッチを遮断状態にして該入力電圧の出力を停止させる、前記入力電圧に応じて前記スイッチの動作制御を行う入力電圧検出回路部と、
前記スイッチが遮断状態になると、前記入力電圧に応じて電圧が変わるように該入力電圧を降圧した降圧電圧を前記スイッチの出力端に出力する降圧電圧生成回路部と、
を備えることを特徴とする過電圧保護回路。
【請求項２】
前記入力電圧検出回路部は、検出した電圧が前記最大値未満のときは、前記スイッチを導通状態にして前記入力電圧を出力させることを特徴とする請求項１記載の過電圧保護回路。
【請求項３】
前記降圧電圧生成回路部は、前記所定の回路の耐電圧以下になるように前記降圧電圧を生成して出力することを特徴とする請求項１又は２記載の過電圧保護回路。
【請求項４】
前記降圧電圧生成回路部は、前記入力電圧を分圧した分圧電圧を前記降圧電圧として出力する分圧回路で構成されることを特徴とする請求項１、２又は３記載の過電圧保護回路。
【請求項５】
前記降圧電圧生成回路部は、前記入力電圧を１／２に分圧した分圧電圧を生成して出力することを特徴とする請求項４記載の過電圧保護回路。
【請求項６】
前記降圧電圧生成回路部は、
前記スイッチに並列に接続された第１抵抗と、
前記スイッチの出力端と接地電圧との間に接続された第２抵抗と、
で構成され、
前記スイッチが導通状態になると前記第１抵抗が短絡され、前記分圧電圧の出力を停止することを特徴とする請求項４又は５記載の過電圧保護回路。
【請求項７】
前記入力電圧検出回路部によって前記スイッチが遮断状態になると、過電圧が入力されたことを示す所定の過電圧検出信号を生成して前記所定の回路に出力する過電圧検出信号生成回路部を備えることを特徴とする請求項１、２、３、４、５又は６記載の過電圧保護回路。
【請求項８】
前記スイッチ、入力電圧検出回路部及び降圧電圧生成回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５又は６記載の過電圧保護回路。
【請求項９】
前記スイッチ、入力電圧検出回路部、降圧電圧生成回路部及び過電圧検出信号生成回路部は、１つのＩＣに集積されることを特徴とする請求項７記載の過電圧保護回路。
【請求項１０】
前記スイッチは、制御電極に入力された制御信号に応じてスイッチングするトランジスタからなることを特徴とする請求項１、２、３、４、５、６、７、８又は９記載の過電圧保護回路。
【請求項１１】
入力電圧が所定の最大値以上になると、該入力電圧を所定の回路へ出力するスイッチを遮断状態にして、該所定の回路を過電圧から保護する過電圧保護回路の過電圧保護方法において、
前記入力電圧が前記最大値以上になると、前記スイッチを遮断状態にして該入力電圧の出力を停止し、
同時に、前記入力電圧に応じて電圧が変わるように該入力電圧を降圧した降圧電圧を前記スイッチの出力端に出力することを特徴とする過電圧保護方法。
【請求項１２】
前記入力電圧が前記最大値未満のときは、前記スイッチを導通状態にして前記入力電圧を前記所定の回路に出力することを特徴とする請求項１１記載の過電圧保護方法。
【請求項１３】
前記所定の回路の耐電圧以下になるように前記降圧電圧を生成することを特徴とする請求項１１又は１２記載の過電圧保護方法。
【請求項１４】
前記入力電圧を分圧して前記降圧電圧を生成することを特徴とする請求項１１、１２又は１３記載の過電圧保護方法。
【請求項１５】
前記入力電圧を１／２に分圧して前記降圧電圧を生成することを特徴とする請求項１４記載の過電圧保護方法。
【請求項１６】
前記スイッチを遮断状態にすると、過電圧が入力されたことを示す所定の過電圧検出信号を生成して前記所定の回路に出力することを特徴とする請求項１１、１２、１３、１４又は１５記載の過電圧保護方法。
【請求項１７】
所定の機能を有する内部回路と、入力端子に入力された入力電圧が所定の最大値以上になると、該入力電圧の前記内部回路への出力を遮断する過電圧保護回路とを備えた半導体装置において、
前記過電圧保護回路は、
入力された制御信号に応じて、前記入力電圧の前記内部回路への出力制御を行うスイッチと、
前記入力電圧の電圧検出を行い、該検出した電圧が前記最大値以上のときは、前記スイッチを遮断状態にして該入力電圧の出力を停止させる、前記入力電圧に応じて前記スイッチの動作制御を行う入力電圧検出回路部と、
前記スイッチが遮断状態になると、前記入力電圧に応じて電圧が変わるように該入力電圧を降圧した降圧電圧を前記スイッチの出力端に出力する降圧電圧生成回路部と、
を備えることを特徴とする半導体装置。
【請求項１８】
前記入力電圧検出回路部は、検出した電圧が前記最大値未満のときは、前記スイッチを導通状態にして前記入力電圧を出力させることを特徴とする請求項１７記載の半導体装置。
【請求項１９】
前記降圧電圧生成回路部は、前記所定の回路の耐電圧以下になるように前記降圧電圧を生成して出力することを特徴とする請求項１７又は１８記載の半導体装置。
【請求項２０】
前記降圧電圧生成回路部は、前記入力電圧を分圧した分圧電圧を前記降圧電圧として出力する分圧回路で構成されることを特徴とする請求項１７、１８又は１９記載の半導体装置。
【請求項２１】
前記降圧電圧生成回路部は、前記入力電圧を１／２に分圧した分圧電圧を生成して出力することを特徴とする請求項２０記載の半導体装置。
【請求項２２】
前記降圧電圧生成回路部は、
前記スイッチに並列に接続された第１抵抗と、
前記スイッチの出力端と接地電圧との間に接続された第２抵抗と、
で構成され、
前記スイッチが導通状態になると前記第１抵抗が短絡され、前記分圧電圧の出力を停止することを特徴とする請求項２０又は２１記載の半導体装置。
【請求項２３】
前記過電圧保護回路は、前記入力電圧検出回路部によって前記スイッチが遮断状態になると、過電圧が入力されたことを示す所定の過電圧検出信号を生成して前記内部回路に出力する過電圧検出信号生成回路部を備えることを特徴とする請求項１７、１８、１９、２０、２１又は２２記載の半導体装置。
【請求項２４】
前記内部回路は、前記所定の過電圧検出信号が入力されると、動作を停止して消費電流を低減させることを特徴とする請求項２３記載の半導体装置。
【請求項２５】
前記内部回路は、２次電池の充電を行う充電回路であり、該充電回路は、前記入力電圧を電源にして該２次電池の充電を行うことを特徴とする請求項１７、１８、１９、２０、２１、２２、２３又は２４記載の半導体装置。
【請求項２６】
前記スイッチは、制御電極に入力された制御信号に応じてスイッチングするトランジスタからなることを特徴とする請求項１７、１８、１９、２０、２１、２２、２３、２４又は２５記載の半導体装置。
【請求項２７】
前記内部回路及び過電圧保護回路は、１つのＩＣに集積されることを特徴とする請求項１７、１８、１９、２０、２１、２２、２３、２４、２５又は２６記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力端子に入力された過電圧から回路を保護する過電圧保護回路、過電圧保護回路の過電圧保護方法及び過電圧保護回路を有する半導体装置に関し、特にＡＣアダプタから電源供給を受ける装置に内蔵された過電圧保護回路に関する。
【背景技術】
【０００２】
近年では、携帯電話やデジタルカメラ等のように２次電池を内蔵し、ＡＣアダプタが接続されているときには、該ＡＣアダプタから機器内に電力供給が行われると共に、内蔵する２次電池への充電を行う機器が増えてきている。このため、出力電圧の異なるＡＣアダプタが身近に増えており、ＡＣアダプタの出力端子形状は数種類しかないことから誤って出力電圧の異なるＡＣアダプタが接続される機会が増えてきた。低電圧で動作する機器に、機器内の半導体装置の耐電圧を超える高電圧出力のＡＣアダプタが接続されると、機器内の半導体装置に不具合が発生する場合があった。
【０００３】
そこで、図３で示すように、このような不具合の発生を防止するための過電圧保護回路があった（例えば、特許文献１参照。）。
図３において、過電圧保護回路１１３は、ＡＣアダプタ１１１の出力電圧を検出するための抵抗Ｒ１１１，Ｒ１１２、基準電圧を生成するための抵抗Ｒ１１３とツェナーダイオードＤ１１１、ＡＣアダプタ１１１の出力電圧と該基準電圧を比較するコンパレータ１１４、及びコンパレータ１１４の出力信号でオン／オフ制御されるスイッチ手段Ｍ１１１で構成されている。なお、抵抗Ｒ１１４はコンパレータ１１４の出力に接続されたバイアス抵抗であり、ダイオードＤ１１２はスイッチ手段Ｍ１１１を構成しているＰＭＯＳトランジスタの寄生ダイオードである。
【０００４】
このような構成において、正常な電圧を出力するＡＣアダプタ１１１が接続されている場合は、コンパレータ１１４の入力１の電圧は、入力２の電圧よりも小さいことから、コンパレータ１１４は、出力からローレベルの信号を出力してスイッチ手段Ｍ１１１をオンさせ、ＡＣアダプタ１１１の出力電圧を装置本体１１２に供給する。
また、誤って高電圧を出力するＡＣアダプタ１１１が接続された場合は、コンパレータ１１４の入力１の電圧が入力２の電圧以上になり、コンパレータ１１４の出力からハイレベルの信号が出力され、スイッチ手段Ｍ１１１がオフして、ＡＣアダプタ１１１からの出力電圧の装置本体１１２への供給が遮断される。
【０００５】
一方、図４は、過電圧保護回路の他の従来例を示した図である（例えば、特許文献２参照。）。
図４の半導体装置は、過電圧保護回路１２１と、ＣＭＯＳ集積回路１２２とを備えている。過電圧保護回路１２１とＣＭＯＳ集積回路１２２は同一の半導体基板上に形成されている。端子１３１と端子１３２は、半導体装置の外部端子であり、外部電源（図示せず）が接続されている。端子１３３と端子１３４は半導体装置内部の端子で、ＣＭＯＳ集積回路１２２の電源端子をなしている。過電圧保護回路１２１は、電源電圧検出用の抵抗Ｒ１２１，Ｒ１２２、インバータを構成しているＰＭＯＳトランジスタＭ１２１と抵抗Ｒ１２３、及びスイッチ手段Ｍ１２２で構成されている。
【０００６】
端子１３１と端子１３２との間に印加された電圧が正常な電圧である場合は、抵抗Ｒ１２１の電圧降下がＰＭＯＳトランジスタＭ１２１のしきい値電圧よりも小さいため、ＰＭＯＳトランジスタＭ１２１はオフしている。このため、ＰＭＯＳトランジスタＭ１２１のドレインと抵抗Ｒ１２３との接続部の電圧はほぼ０Ｖになることから、ＰＭＯＳトランジスタで構成されたスイッチ手段Ｍ１２２は、オンして端子１３１に入力された電圧を端子１３３に出力し、ＣＭＯＳ集積回路１２２に電力を供給する。
【０００７】
これに対して、端子１３１と端子１３２との間に入力された電圧が高い場合は、抵抗Ｒ１２１の電圧降下が大きくなってＰＭＯＳトランジスタＭ１２１のしきい値電圧を超えると、ＰＭＯＳトランジスタＭ１２１はオンする。ＰＭＯＳトランジスタＭ１２１がオンすると、ＰＭＯＳトランジスタＭ１２１のドレインと抵抗Ｒ１２３との接続部の電圧がほぼ電源電圧になることから、スイッチ手段Ｍ１２２は、オフしてＣＭＯＳ集積回路１２２への電源供給を遮断する。
なお、図４において、抵抗Ｒ１２２をツェナーダイオードに置き換えてもよい（例えば、特許文献３参照。）。
【特許文献１】特開２００２−２１８６４５号公報
【特許文献２】特開２００２−３１３９４９号公報
【特許文献３】特開２００３−３０３８９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、図３及び図４のスイッチ手段Ｍ１１１，Ｍ１２２に使用されているスイッチング素子には、高耐圧のトランジスタを使用する必要があり、更に、該スイッチング素子には、装置本体１１２又はＣＭＯＳ集積回路１２２で消費されるすべての電流が流れるため、該スイッチング素子に非常に大きなサイズのトランジスタを使用する必要があった。
同じサイズのトランジスタでは、耐電圧を大きくすると電流駆動能力が小さくなるため、耐電圧の小さいトランジスタと同じ電流駆動能力を有する高耐圧トランジスタを形成するためには大きな面積を必要としていた。例えば、耐電圧の最大定格が７Ｖで電流駆動能力が８５０ｍＡのトランジスタに対し、耐電圧の最大定格が１５Ｖで電流駆動能力が８５０ｍＡのトランジスタの面積は１０倍以上にもなる。このため、従来の過電圧保護回路をＩＣ化すると、非常に大きなチップ面積が必要となり、高価なものになるという問題があった。
【０００９】
本発明は、過電圧保護回路のチップ面積を小さくしてコストの削減を図ることができる過電圧保護回路、過電圧保護回路の過電圧保護方法及び過電圧保護回路を有する半導体装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る過電圧保護回路は、入力電圧が所定の最大値以上になると、該入力電圧の所定の回路への出力を遮断する過電圧保護回路において、
入力された制御信号に応じて、前記入力電圧の前記所定の回路への出力制御を行うスイッチと、
前記入力電圧の電圧検出を行い、該検出した電圧が前記最大値以上のときは、前記スイッチを遮断状態にして該入力電圧の出力を停止させる、前記入力電圧に応じて前記スイッチの動作制御を行う入力電圧検出回路部と、
前記スイッチが遮断状態になると、前記入力電圧に応じて電圧が変わるように該入力電圧を降圧した降圧電圧を前記スイッチの出力端に出力する降圧電圧生成回路部と、
を備えるものである。
【００１１】
また、前記入力電圧検出回路部は、検出した電圧が前記最大値未満のときは、前記スイッチを導通状態にして前記入力電圧を出力させるようにした。
【００１２】
また、前記降圧電圧生成回路部は、前記所定の回路の耐電圧以下になるように前記降圧電圧を生成して出力するようにした。
【００１３】
具体的には、前記降圧電圧生成回路部は、前記入力電圧を分圧した分圧電圧を前記降圧電圧として出力する分圧回路で構成されるようにした。
【００１４】
前記降圧電圧生成回路部は、前記入力電圧を１／２に分圧した分圧電圧を生成して出力するようにしてもよい。
【００１５】
また、前記降圧電圧生成回路部は、
前記スイッチに並列に接続された第１抵抗と、
前記スイッチの出力端と接地電圧との間に接続された第２抵抗と、
で構成され、
前記スイッチが導通状態になると前記第１抵抗が短絡され、前記分圧電圧の出力を停止するようにした。
【００１６】
また、前記入力電圧検出回路部によって前記スイッチが遮断状態になると、過電圧が入力されたことを示す所定の過電圧検出信号を生成して前記所定の回路に出力する過電圧検出信号生成回路部を備えるようにしてもよい。
【００１７】
また、前記スイッチ、入力電圧検出回路部及び降圧電圧生成回路部は、１つのＩＣに集積されるようにした。
【００１８】
また、前記スイッチ、入力電圧検出回路部、降圧電圧生成回路部及び過電圧検出信号生成回路部は、１つのＩＣに集積されるようにした。
【００１９】
具体的には、前記スイッチは、制御電極に入力された制御信号に応じてスイッチングするトランジスタからなる。
【００２０】
また、この発明に係る過電圧保護方法は、入力電圧が所定の最大値以上になると、該入力電圧を所定の回路へ出力するスイッチを遮断状態にして、該所定の回路を過電圧から保護する過電圧保護回路の過電圧保護方法において、
前記入力電圧が前記最大値以上になると、前記スイッチを遮断状態にして該入力電圧の出力を停止し、
同時に、前記入力電圧に応じて電圧が変わるように該入力電圧を降圧した降圧電圧を前記スイッチの出力端に出力するようにした。
【００２１】
また、前記入力電圧が前記最大値未満のときは、前記スイッチを導通状態にして前記入力電圧を前記所定の回路に出力するようにした。
【００２２】
また、前記所定の回路の耐電圧以下になるように前記降圧電圧を生成するようにした。
【００２３】
具体的には、前記入力電圧を分圧して前記降圧電圧を生成し、例えば、前記入力電圧を１／２に分圧して前記降圧電圧を生成するようにした。
【００２４】
また、前記スイッチを遮断状態にすると、過電圧が入力されたことを示す所定の過電圧検出信号を生成して前記所定の回路に出力するようにした。
【００２５】
また、この発明に係る半導体装置は、所定の機能を有する内部回路と、入力端子に入力された入力電圧が所定の最大値以上になると、該入力電圧の前記内部回路への出力を遮断する過電圧保護回路とを備えた半導体装置において、
前記過電圧保護回路は、
入力された制御信号に応じて、前記入力電圧の前記内部回路への出力制御を行うスイッチと、
前記入力電圧の電圧検出を行い、該検出した電圧が前記最大値以上のときは、前記スイッチを遮断状態にして該入力電圧の出力を停止させる、前記入力電圧に応じて前記スイッチの動作制御を行う入力電圧検出回路部と、
前記スイッチが遮断状態になると、前記入力電圧に応じて電圧が変わるように該入力電圧を降圧した降圧電圧を前記スイッチの出力端に出力する降圧電圧生成回路部と、
を備えるようにした。
【００２６】
また、前記入力電圧検出回路部は、検出した電圧が前記最大値未満のときは、前記スイッチを導通状態にして前記入力電圧を出力させるようにした。
【００２７】
また、前記降圧電圧生成回路部は、前記所定の回路の耐電圧以下になるように前記降圧電圧を生成して出力するようにした。
【００２８】
具体的には、前記降圧電圧生成回路部は、前記入力電圧を分圧した分圧電圧を前記降圧電圧として出力する分圧回路で構成されるようにした。
【００２９】
この場合、前記降圧電圧生成回路部は、前記入力電圧を１／２に分圧した分圧電圧を生成して出力するようにしてもよい。
【００３０】
また、前記降圧電圧生成回路部は、
前記スイッチに並列に接続された第１抵抗と、
前記スイッチの出力端と接地電圧との間に接続された第２抵抗と、
で構成され、
前記スイッチが導通状態になると前記第１抵抗が短絡され、前記分圧電圧の出力を停止するようにした。
【００３１】
また、前記過電圧保護回路は、前記入力電圧検出回路部によって前記スイッチが遮断状態になると、過電圧が入力されたことを示す所定の過電圧検出信号を生成して前記内部回路に出力する過電圧検出信号生成回路部を備えるようにしてもよい。
【００３２】
この場合、前記内部回路は、前記所定の過電圧検出信号が入力されると、動作を停止して消費電流を低減させるようにした。
【００３３】
また、前記内部回路は、２次電池の充電を行う充電回路であり、該充電回路は、前記入力電圧を電源にして該２次電池の充電を行うようにしてもよい。
【００３４】
具体的には、前記スイッチは、制御電極に入力された制御信号に応じてスイッチングするトランジスタからなるようにした。
【００３５】
また、前記内部回路及び過電圧保護回路は、１つのＩＣに集積されるようにした。
【発明の効果】
【００３６】
本発明によれば、前記入力電圧が前記最大値以上になると、前記スイッチを遮断状態にして該入力電圧の出力を停止し、同時に、前記入力電圧に応じて電圧が変わるように該入力電圧を降圧した降圧電圧を前記スイッチの出力端に出力するようにした。このことから、簡単な構成でスイッチの耐電圧を小さくすることができ、該スイッチをトランジスタで構成した場合、該トランジスタのサイズを大幅に小さくすることができるため、集積化を行う際にチップ面積を小さくすることができコストの削減を図ることができる。
【００３７】
更に、高耐圧トランジスタを必要とするのは、微少電流しか流れない入力電圧検出回路部を構成するトランジスタだけであり、降圧電圧を生成する回路は２つの抵抗で構成することができるため、過電圧保護回路が占有するチップ面積も大幅に小さくすることができる。
【００３８】
また、スイッチの出力端に出力する降圧電圧を入力電圧の１／２にすることにより、スイッチにトランジスタを使用した場合、該トランジスタと前記入力電圧が入力される回路に使用されているトランジスタの耐電圧を等しくすることができ設計及び生産の効率化を図ることができると共に、該回路の２倍の電圧が入力電圧として入力されても、該回路を過電圧から保護することができる。
【発明を実施するための最良の形態】
【００３９】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における過電圧保護回路を有する半導体装置の例を示した図であり、図１では、２次電池の充電を行う充電装置をなす半導体装置を例にして示している。
図１において、半導体装置１は、入力端子ＡＤＰＩＮと接地電圧に接続された接地端子ＧＮＤとの間に接続されたＡＣアダプタ１０を電源にして、接続端子ＢＡＴに接続された２次電池１１の充電を行うものであり、ＡＣアダプタ１０を電源にして２次電池１１の充電を行う充電回路２と、該充電回路２を過電圧から保護する過電圧保護回路３とを備えている。なお、半導体装置１は、１つのＩＣに集積されている。
【００４０】
過電圧保護回路３は、ＡＣアダプタ１０から入力された入力電圧Ｖｉｎが所定の最大値Ｖｍａｘ未満の場合は、該入力電圧Ｖｉｎを充電回路２に出力する。また、過電圧保護回路３は、ＡＣアダプタ１０から入力された入力電圧Ｖｉｎが該最大値Ｖｍａｘ以上になると、入力電圧Ｖｉｎの充電回路２への出力を遮断すると共に入力電圧Ｖｉｎを所定の分圧比で分圧した電圧を充電回路２に出力して、充電回路２を過電圧から保護する。また、過電圧保護回路３は、ＡＣアダプタ１０から入力された入力電圧Ｖｉｎが最大値Ｖｍａｘ以上になると、過電圧を検出したことを示す過電圧検出信号ＯＶＰを充電回路２に出力し、ＡＣアダプタ１０から入力された入力電圧Ｖｉｎが最大値Ｖｍａｘ未満のときは、該過電圧検出信号ＯＶＰの出力を停止する。充電回路２は、過電圧検出信号ＯＶＰが入力されると、動作を停止して消費電流をほぼ０Ａまで低下させる。
【００４１】
過電圧保護回路３は、入力された制御信号に応じてスイッチングを行い入力電圧Ｖｉｎの充電回路２への出力制御を行うＰＭＯＳトランジスタからなるスイッチ素子Ｍ１と、ＮＭＯＳトランジスタＭ２と、入力電圧Ｖｉｎの電圧検出を行い、該検出した電圧に応じてスイッチ素子Ｍ１及びＮＭＯＳトランジスタＭ２の動作制御を行う入力電圧検出回路１５とを備えている。また、入力電圧検出回路１５は、スイッチ素子Ｍ１とＮＭＯＳトランジスタＭ２の動作制御を行うコンパレータ２１と、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２２と、抵抗Ｒ３，Ｒ４とで構成されている。なお、スイッチ素子Ｍ１はスイッチを、抵抗Ｒ１及びＲ２は降圧電圧生成回路部を、抵抗Ｒ１は第１抵抗を、抵抗Ｒ２は第２抵抗を、入力電圧検出回路１５は入力電圧検出回路部をそれぞれなす。また、充電回路２は所定の回路及び内部回路をそれぞれなし、ＮＭＯＳトランジスタＭ２は過電圧検出信号生成回路部をなす。
【００４２】
入力端子ＡＤＰＩＮと出力ノードＯＵＴとの間にスイッチ素子Ｍ１が接続され、出力ノードＯＵＴは充電回路２に接続されている。入力端子ＡＤＰＩＮと出力ノードＯＵＴとの間には抵抗Ｒ１が接続され、出力ノードＯＵＴと接地端子ＧＮＤとの間には抵抗Ｒ２が接続されている。入力端子ＡＤＰＩＮと接地端子ＧＮＤとの間には、抵抗Ｒ３及びＲ４が直列に接続され、抵抗Ｒ３とＲ４との接続部はコンパレータ２１の非反転入力端に接続されており、コンパレータ２１の反転入力端には基準電圧Ｖｒｅｆが入力されている。コンパレータ２１の出力端は、スイッチ素子Ｍ１及びＮＭＯＳトランジスタＭ２のゲートにそれぞれ接続され、ＮＭＯＳトランジスタＭ２のドレインはノードＮ１を介して充電回路２に接続され、ＮＭＯＳトランジスタＭ２のソースは接地端子ＧＮＤに接続されている。コンパレータ２１は、入力端子ＡＤＰＩＮに入力された入力電圧Ｖｉｎを電源にして作動し、充電回路２は、出力ノードＯＵＴの電圧Ｖｏｕｔを電源にして作動する。
【００４３】
このような構成において、抵抗Ｒ３及びＲ４は、入力電圧Ｖｉｎを分圧して分圧電圧Ｖ１を生成しコンパレータ２１の非反転入力端に出力する。コンパレータ２１は、分圧電圧Ｖ１が基準電圧Ｖｒｅｆ未満である場合、すなわち入力電圧Ｖｉｎが最大値Ｖｍａｘ未満である場合は、ローレベルの信号を出力し、スイッチ素子Ｍ１はオンして導通状態になると共にＮＭＯＳトランジスタＭ２はオフして遮断状態になる。この場合、抵抗Ｒ１はスイッチ素子Ｍ１によって短絡されるため、出力ノードＯＵＴの電圧Ｖｏｕｔは入力電圧Ｖｉｎと同じになる。このように、充電回路２は、出力ノードＯＵＴを介してＡＣアダプタ１０からの入力電圧Ｖｉｎが入力され、ノードＮ１はハイインピーダンス状態になり、入力電圧Ｖｉｎを電源にして２次電池１１の充電を行う。
【００４４】
また、コンパレータ２１は、分圧電圧Ｖ１が基準電圧Ｖｒｅｆ以上になると、すなわち入力電圧Ｖｉｎが最大値Ｖｍａｘ以上になると、ハイレベルの信号を出力し、スイッチ素子Ｍ１はオフして遮断状態になると共にＮＭＯＳトランジスタＭ２はオンして導通状態になる。この場合、出力ノードＯＵＴの電圧Ｖｏｕｔは、入力電圧Ｖｉｎを抵抗Ｒ１及びＲ２で分圧した分圧電圧Ｖｄになり、充電回路２は、ノードＮ１を介してローレベルの過電圧検出信号ＯＶＰが入力されることによって動作を停止する。
【００４５】
一方、抵抗Ｒ１及びＲ２は、分圧電圧Ｖｄが充電回路２を構成するトランジスタの耐電圧に等しいか又はやや小さい電圧になると共に、出力ノードＯＵＴに接続されている全負荷インピーダンスよりも十分大きい値になるような抵抗値を有している。例えば、抵抗Ｒ１と抵抗Ｒ２の各抵抗値が等しくなるようにした場合、図２で示すように、入力電圧Ｖｉｎが最大値Ｖｍａｘ以上になると、分圧電圧Ｖｄ、すなわち出力ノードＯＵＴの電圧Ｖｏｕｔは入力電圧Ｖｉｎの１／２の電圧になり、スイッチ素子Ｍ１及び充電回路２には、それぞれ入力電圧Ｖｉｎの１／２の電圧が印加される。このため、ＡＣアダプタ１０からの入力電圧Ｖｉｎが、充電回路２を構成しているトランジスタの耐電圧の２倍の電圧になるまでは、半導体装置１に不具合が発生することはない。
【００４６】
なお、図２では、実線が本実施の形態の場合を示し、１点鎖線は従来の場合を示している。また、図２では、正常なＡＣアダプタ１０からの入力電圧Ｖｉｎが５Ｖであり、最大値Ｖｍａｘが６Ｖである場合を例にして示しており、入力電圧Ｖｉｎの絶対最大定格電圧は１２Ｖである。また、図２では、抵抗Ｒ１と抵抗Ｒ２の各抵抗値が等しい場合を例にして示しているが、抵抗Ｒ１及びＲ２の各抵抗値がほぼ等しくなるようにしてもよく、このようにした場合も同様の効果を得ることができる。
【００４７】
また、スイッチ素子Ｍ１は、充電回路２が必要とする最大電流を出力する電流駆動能力を有すると共に充電回路２を構成しているトランジスタと同じ耐電圧を有するトランジスタでよく、スイッチ素子Ｍ１の耐電圧を従来の１／２にすることができ、スイッチ素子Ｍ１に小型のトランジスタを使用することができる。また、入力電圧検出回路１５を構成するトランジスタには、充電回路２で使用されているトランジスタの２倍以上の耐電圧のトランジスタが使用されている。具体的には、正常なＡＣアダプタ１０が接続されたときの入力電圧Ｖｉｎを６Ｖとし、充電回路２とスイッチ素子Ｍ１の耐電圧をそれぞれ７Ｖとすると、入力電圧Ｖｉｎの絶対最大定格電圧は１４Ｖになり、入力電圧検出回路１５を構成するトランジスタは１４Ｖ以上の耐電圧を有するものであればよい。
【００４８】
また、入力電圧Ｖｉｎが、最大値Ｖｍａｘ以上になって、出力ノードＯＵＴの電圧が分圧電圧Ｖｄになっている場合、該分圧電圧Ｖｄが充電回路２の動作可能な電圧であると、充電回路２が作動することによって出力ノードＯＵＴの電圧Ｖｏｕｔが低下する可能性がある。このため、過電圧を検出してスイッチ素子Ｍ１をオフさせると、ローレベルの過電圧検出信号ＯＶＰを出力して充電回路２の動作を停止させ、充電回路２の消費電流がほぼ０Ａになるようにする。このようにすることにより、抵抗Ｒ１での電圧降下が大きくなって出力ノードＯＵＴの電圧Ｖｏｕｔが低下しスイッチ素子Ｍ１に印加される電圧の増加を防止することができる。
更に、ＡＣアダプタ１０が接続された直後であり、まだ入力電圧検出回路１５や充電回路２が動作を開始する前においても、抵抗Ｒ１と抵抗Ｒ２の分圧回路によって、出力ノードＯＵＴの電圧Ｖｏｕｔが入力電圧Ｖｉｎの１／２になるため、高出力電圧のＡＣアダプタ１０が接続された直後においても、スイッチ素子Ｍ１及び充電回路２に高電圧が印加されることはない。
【００４９】
このように、本第１の実施の形態における過電圧保護回路は、過電圧検出回路１５で、入力電圧Ｖｉｎが所定の最大値Ｖｍａｘ以上になって入力端子ＡＤＰＩＮに過電圧が入力されたことを検出すると、スイッチ素子Ｍ１をオフさせて遮断状態にすると共に出力ノードＯＵＴに抵抗Ｒ１及びＲ２で生成した分圧電圧Ｖｄを電圧Ｖｏｕｔとして出力するようにした。このことから、直列に接続された２つの抵抗からなる分圧回路を追加するだけで、スイッチ素子Ｍ１に印加される電圧を従来よりも低下させることができるため、スイッチ素子Ｍ１をなすトランジスタの耐電圧を小さくすることができ、スイッチ素子Ｍ１のトランジスタサイズを大幅に小さくすることができると共に、高耐圧が必要なトランジスタは、微小電流しか扱わない入力電圧検出回路に使用するだけであることから、過電圧保護回路を形成するために要するチップ面積を大幅に小さくすることができる。
【００５０】
なお、前記第１の実施の形態では、半導体装置１が充電装置をなしている場合を例にして説明したが、半導体装置１において、接続端子ＢＡＴ及び２次電池１１をなくして充電回路２を所定の機能を有する内部回路に置き換えるようにしてもよい。また、図１では、充電回路２及び過電圧保護回路３が１つのＩＣに集積されている場合を例にして示したが、充電回路２及び過電圧保護回路３がそれぞれ１つのＩＣに集積され、該２つのＩＣが接続されて半導体装置１を形成するようにしてもよい。
【００５１】
また、前記第１の実施の形態では、抵抗Ｒ１及びＲ２の分圧回路を使用して出力ノードＯＵＴに分圧電圧Ｖｄを出力するようにしたが、これは一例であり、本発明はこれに限定するものではなく、スイッチ素子Ｍ１が遮断状態になると、入力電圧Ｖｉｎに応じて電圧が変わるように入力電圧Ｖｉｎを降圧した降圧電圧を生成して出力ノードＯＵＴに出力するようにしてもよい。また、図１における各抵抗は、抵抗体を使用したもの、又は半導体素子を使用したものでもよい。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施の形態における過電圧保護回路を有する半導体装置の例を示した図である。
【図２】図１の入力電圧Ｖｉｎと出力ノードＯＵＴの電圧Ｖｏｕｔとの関係例を示した図である。
【図３】過電圧保護回路の従来例を示した図である。
【図４】過電圧保護回路の他の従来例を示した図である。
【符号の説明】
【００５３】
１  半導体装置
２  充電回路
３  過電圧保護回路
１０  ＡＣアダプタ
１１  ２次電池
１５  入力電圧検出回路
２１  コンパレータ
２２  基準電圧発生回路
Ｍ１  スイッチ素子
Ｍ２  ＮＭＯＳトランジスタ
Ｒ１〜Ｒ４  抵抗
【図１】
2007329998.tif 000003
【図２】
2007329998.tif 000004
【図３】
2007329998.tif 000005
【図４】
2007329998.tif 000006