(57)【要約】【課題】十分なスループット性能をもち、十分な速度で制御信号を発生することができるＣＤ−Ｒコントローラを提供する。【解決手段】キューシートのようなコマンドを受け取るバッファマネージャを備え、そのコマンドをマイクロコントローラに送る。マイクロコントローラは、ＲＯＭに格納された情報を用い、各コマンドに対応する複数のインストラクションを発生する。バッファマネージャは、それらインストラクションをバッファに格納した後、それらインストラクションをＣＤ−Ｒフォーマッタに送る。次にバッファマネージャは、それらインストラクションに対応する信号データを記録回路に送る。ＣＤ−Ｒフォーマッタは、それらインストラクションから制御信号を記録回路へと発生する。これら制御信号は、ＣＤ−Ｒドライブへの記録信号を記録回路に発生させる。ＣＤ−Ｒドライブは、これら記録信号に応答し、信号データを表す信号を記録する。【選択図】図２
2007059060.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータシステムに用いられ、ＣＤ−Ｒディスク上に信号データのセットを表す信号を記録する、記録可能なコンパクトディスク用のコントローラであって、
該コンピュータシステムに含まれるホストプロセッサから該信号データセットおよびコマンドを受け取る、ホストインタフェース回路と、
該ホストインタフェース回路に結合され、該コンピュータシステムに含まれるマイクロコントローラに該コマンドを送る、バッファマネージャであって、該マイクロコントローラが該コマンドに対応するインストラクションのセットを発生する、バッファマネージャと、
該ＣＤ−Ｒディスク上に、該信号データセットを表す該信号を記録するための記録信号のセットを発生する、記録回路と、
該記録回路および該マイクロコントローラに結合され、該インストラクションのセットのそれぞれから制御信号のセットを発生する、フォーマッタ回路であって、該制御信号セットが、該記録回路に該記録信号セットを発生させる、フォーマッタ回路と、
を備えている、記録可能なコンパクトディスク用のコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、広くは、コンピュータシステムに用いられるＣＤ−Ｒ（記録可能な
コンパクトディスク）用のコントローラに関する。より具体的には、本発明は、
信号データを表す信号をＣＤ−Ｒディスク上に記録するための、改善された方法
および装置に関する。
【背景技術】
【０００２】
コンピュータシステムは、マルチメディア信号を記録可能なコンパクトディス
ク（ＣＤ−Ｒ）上に記録するためのＣＤ−Ｒドライブを備えていることがある。
このようなマルチメディア信号には、例えば、オーディオ信号や、ビデオ信号や
、グラフィックス信号や、データ信号などが含まれており、オーディオ、ビデオ
、グラフィックスあるいはデータ信号の組み合わせも含まれている。図１は、Ｃ
Ｄ−Ｒドライブ１４０を備えたこのようなコンピュータシステム１００の一例を
示すブロック図である。ホストプロセッサ１１０は、例えばペンティアムTMのよ
うな中央処理ユニットであればよい。ホストプロセッサ１１０は、バス１１２を
介して、信号データとして符号化されたマルチメディア信号を送ることができる
。バス１１２は、例えば、ＰＣＩバスであればよい。ホストプロセッサ１１０は
、また、信号を記録するのに必要とされる情報を指定するコマンドを送ることも
できる。
【０００３】
ＣＤ−Ｒコントローラ１３０は、信号データおよびコマンドをホストプロセッ
サ１１０から受け取り（図４のステップ４１０）、ＣＤ−Ｒバス１３４上に記録
信号を発生することによって、ＣＤ−Ｒディスク上に信号データを表す信号を記
録する。このようなコマンドとしては、例えば、業界では「キューシート」とし
て知られているものが挙げられる。
【０００４】
ＣＤ−Ｒコントローラ１３０は、コマンドをマイクロコントローラ１６０に送
る。すると、マイクロコントローラ１６０は、これに応答して制御信号のセット
を発生することによって、ＣＤ−Ｒコントローラ１３０に、信号データを表す信
号をＣＤ−Ｒディスク上に記録させる。ＣＤ−Ｒコントローラ１３０は、バッフ
ァ１７０に、ホストプロセッサ１１０から受け取った信号データを格納する。マ
イクロコントローラ１６０により発生された制御信号に応答して、ＣＤ−Ｒコン
トローラ１３０は、バッファ１７０から信号データを取り出し、記録信号を発生
することによって、信号データを表す信号を、ＣＤ−Ｒドライブ１４０に配置さ
れたＣＤ−Ｒディスク上に記録する。
【０００５】
このような制御信号を発生するために、マイクロコントローラ１６０は、それ
ぞれのコマンドに対応するテーブルを生成し（図４のステップ４２０）、そのテ
ーブルから制御信号を発生する。ＲＯＭ１５０は、このようなテーブルを生成す
るのに用いられた情報を格納する。よって、マイクロコントローラ１６０は、Ｒ
ＯＭ１５０にアクセスすることによって、コマンドに対応するテーブルを生成す
ることができる。テーブルは、記録動作のあいだにいくつかのセクタ上で信号デ
ータを符号化するのに必要な情報を含みうる。
【０００６】
従来の技術では、マイクロコントローラ１６０は、ＲＡＭ１８０に、各コマン
ドに対応して生成されたテーブルを格納する（図４のステップ４３０）。すると
、マイクロコントローラ１６０は、ＲＡＭ１８０からこのようなテーブルにアク
セスし、そのテーブル内の情報を用いてＣＤ−Ｒコントローラ１３０に制御信号
を発生する（図４のステップ４４０）。このようなアクセスのためには、マイク
ロコントローラ１６０は、ＲＡＭ１８０にアクセスして、各セクタ上に信号デー
タを記録するための制御信号を発生してもよい。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このような従来の技術によるコンピュータシステム１００には、今日のコンピ
ュータシステムに求められる高速記録という要求を満たすのに十分なスループッ
トパフォーマンスがマイクロコントローラ１６０にはないという問題がある。マ
イクロコントローラ１６０のスループットパフォーマンスは、テーブル内の情報
にアクセスするためにマイクロコントローラ１６０がＲＡＭ１８０に対しておこ
なうアクセスの回数が多いことが原因で十分ではなくなる可能性がある。
【０００８】
マイクロコンピュータ１６０のスループットパフォーマンスの問題は、マイク
ロコンピュータ１６０には、ＣＤ−Ｒディスクにアクセスする時のサーボ機能の
ようなその他いくつかの機能があるために、一層深刻になる。このようなその他
の機能により、マイクロコントローラ１６０の時間のうちの数サイクルが費やさ
れることがある。加えて、２つのセクタ上にデータを記録する間の時間間隔は、
今日のコンピュータシステム１００における高速ＣＤ−Ｒドライブ１４０ではさ
らに短くなっているので、マイクロコンピュータ１６０もまた、ますます高速な
レートで制御信号を発生することが要求されるようになっている。
【０００９】
スループットパフォーマンスの問題、および、これに伴って、十分な速度で制
御信号を発生することができないという問題があるために、マイクロコントロー
ラ１６０には、信号データがＣＤ−Ｒコントローラ１３０により受け取られる時
のレートに対応するレートで制御信号を発生することができないことがある。こ
の能力が欠けていることが原因で、ＣＤ−Ｒコントローラ１３０には、ＣＤ−Ｒ
ドライブ１４０内に配置されたＣＤ−Ｒディスク上に信号データの一部を記録し
そこなうこともある。この技術ではよく理解されているように、ＣＤ−Ｒディス
ク上でリライトする（つまり、信号データを記録しそこなった部分に戻る）こと
は、さまざまな技術的制約により不可能である。よって、そのような場合、記録
された信号の品質は、受け入れがたいものになってしまう。
【００１０】
本発明は、上記課題を解決するためになされたものであり、その目的は、十分
なスループットパフォーマンスをもち、十分な速度で制御信号を発生することが
できるＣＤ−Ｒコントローラを提供することにある。
【課題を解決するための手段】
【００１１】
本発明による記録可能なコンパクトディスク用のコントローラは、コンピュー
タシステムに用いられ、ＣＤ−Ｒディスク上に信号データのセットを表す信号を
記録する、記録可能なコンパクトディスク用のコントローラであって、該コンピ
ュータシステムに含まれるホストプロセッサから該信号データセットおよびコマ
ンドを受け取る、ホストインタフェース回路と、該ホストインタフェース回路に
結合され、該コンピュータシステムに含まれるマイクロコントローラに該コマン
ドを送る、バッファマネージャであって、該マイクロコントローラが該コマンド
に対応するインストラクションのセットを発生する、バッファマネージャと、該
ＣＤ−Ｒディスク上に、該信号データセットを表す該信号を記録するための記録
信号のセットを発生する、記録回路と、該記録回路および該マイクロコントロー
ラに結合され、該インストラクションのセットのそれぞれから制御信号のセット
を発生する、フォーマッタ回路であって、該制御信号セットが、該記録回路に該
記録信号セットを発生させる、フォーマッタ回路と、を備えており、そのことに
より上記目的が達成される。
【００１２】
ある実施形態では、前記コンピュータシステムがバッファを備えており、該バ
ッファが前記バッファマネージャに結合されており、該バッファマネージャが、
前記マイクロコントローラから前記インストラクションセットを受け取って、該
インストラクションセットを該バッファに格納し、かつ、前記フォーマッタ回路
が、該インストラクションを該バッファから受け取った後に前記制御信号セット
を発生する。
【００１３】
ある実施形態では、前記コマンドがキューシートを含んでいる。
【００１４】
ある実施形態では、前記記録回路が、前記フォーマッタ回路に結合されたＡＴ
ＩＰデコーダおよびサーチロジックを備えており、該ＡＴＩＰデコーダおよびサ
ーチロジックが、前記ＣＤ−Ｒディスク上のセクタのアドレスを発生し、該フォ
ーマッタ回路が、該アドレスを用いて前記信号を該セクタ上に記録する。
【００１５】
ある実施形態では、前記記録回路が、前記信号データをＣ１／Ｃ２フォーマッ
トで符号化することによって、符号化されたデータを発生する、エンコーダ回路
と、該符号化されたデータを８：１４モードフォーマットに変調する、変調器と
、をさらに備えている。
【００１６】
ある実施形態では、前記コンピュータシステムが前記バッファマネージャに結
合されたバッファを備えており、該バッファマネージャが、前記マイクロコント
ローラから前記インストラクションセットを受け取って、該インストラクション
セットを該バッファに格納し、前記フォーマッタ回路が、該インストラクション
を該バッファから受け取った後に前記制御信号セットを発生し、かつ、該インス
トラクションがキューシートインストラクションを含んでいる。
【００１７】
ある実施形態では、前記ＣＤ−Ｒディスク上に記録された前記信号を復調する
ことによって復調されたデータを発生する、ディジタル信号処理（ＤＳＰ）回路
であって、該復調されたデータを復号化することによって前記信号データを発生
する、ＤＳＰ回路と、所定の誤り訂正符号に従って該信号データにおける誤りを
訂正する、訂正回路と、をさらに備えている。
【００１８】
本発明によるコンピュータシステムは、コマンドに従ってＣＤ−Ｒディスク上
に信号データのセットを表す信号を記録する、コンピュータシステムであって、
該信号データセットを送る、ホストプロセッサと、該ＣＤ−Ｒディスクを収容す
る、ＣＤ−Ｒドライブと、該コマンドからインストラクションのセットを発生す
る、マイクロコントローラと、該インストラクションを格納する、バッファと、
制御信号のセットを発生することによって、該ＣＤ−Ｒドライブに、該信号を該
ＣＤ−Ｒディスク上へと記録させ、該信号データセットおよび該コマンドを該ホ
ストプロセッサから受け取り、該コマンドに従って該信号を記録する、記録可能
なコンパクトディスク用のコントローラであって、該信号データセットおよび該
コマンドを該ホストプロセッサから受け取る、ホストインタフェース回路、該ホ
ストインタフェース回路に結合され、該マイクロコントローラに該コマンドを送
る、バッファマネージャであって、該マイクロコントローラが該コマンドに対応
するインストラクションのセットを発生する、バッファマネージャ、該ＣＤ−Ｒ
ドライブに結合され、該記録信号のセットを発生する、記録回路、および該記録
回路に結合され、該インストラクションのセットのそれぞれから該制御信号のセ
ットを発生する、フォーマッタ回路であって、該制御信号セットが、該記録回路
に該記録信号セットを発生させる、フォーマッタ回路を有する、記録可能なコン
パクトディスク用のコントローラと、を備えており、そのことにより上記目的が
達成される。
【００１９】
ある実施形態では、前記コンピュータシステムがバッファを備えており、該バ
ッファが前記バッファマネージャに結合されており、該バッファマネージャが、
前記マイクロコントローラから前記インストラクションセットを受け取って、該
インストラクションセットを該バッファに格納し、かつ、前記フォーマッタ回路
が、該インストラクションを該バッファから受け取った後に前記制御信号セット
を発生する。
【００２０】
ある実施形態では、前記コマンドがキューシートを含んでいる。
【００２１】
ある実施形態では、前記記録回路が、前記フォーマッタ回路に結合されたＡＴ
ＩＰデコーダおよびサーチロジックを備えており、該ＡＴＩＰデコーダおよびサ
ーチロジックが、前記ＣＤ−Ｒディスク上のセクタのアドレスを発生し、該フォ
ーマッタ回路が、該アドレスを用いて前記信号を該セクタ上に記録する。
【００２２】
ある実施形態では、前記記録回路が、前記信号データをＣ１／Ｃ２フォーマッ
トで符号化することによって、符号化されたデータを発生する、エンコーダ回路
と、該符号化されたデータを８：１４モードフォーマットに変調する、変調器と
、をさらに備えている。
【００２３】
ある実施形態では、前記ＣＤ−Ｒディスク上に記録された前記信号を復調する
ことによって復調されたデータを発生する、ディジタル信号処理（ＤＳＰ）回路
であって、該復調されたデータを復号化することによって前記信号データを発生
する、ＤＳＰ回路と、所定の誤り訂正符号に従って該信号データにおける誤りを
訂正する、訂正回路と、
をさらに備えている。
【００２４】
本発明によるＣＤ−Ｒドライブ内に配置されたＣＤ−Ｒディスク上に信号デー
タのセットを表す信号を記録する方法は、該信号データセットおよびコマンドを
、ホストプロセッサから受け取るステップと、該コマンドをマイクロコントロー
ラに送るステップと、該マイクロコントローラにおいて該コマンドに対応するイ
ンストラクションのセットを発生するステップと、該インストラクションのセッ
トをフォーマッタに送るステップと、該フォーマッタにおいて該インストラクシ
ョンセットのそれぞれから制御信号のセットを発生するステップと、該制御信号
セットを記録回路に送るステップであって、該制御信号セットが、該記録回路に
記録信号のセットを発生させる、ステップと、該記録信号を該ＣＤ−Ｒドライブ
に結合するステップであって、該記録信号が、該ＣＤ−Ｒドライブに該信号を該
ＣＤ−Ｒディスク上へと記録させる、ステップと、を含んでおり、そのことによ
り上記目的が達成される。
【００２５】
ある実施形態では、前記インストラクションセットをバッファに格納するステ
ップをさらに含む方法であって、該バッファに格納された該インストラクション
セットが、前記フォーマッタにおいて請求項１に記載の制御信号セットを発生す
る前記ステップに与えられる。
【００２６】
ある実施形態では、ＡＴＩＰデコーダおよびサーチロジックにおいてアドレス
を発生するステップであって、該アドレスが前記ＣＤ−Ｒディスクのセクタに対
応している、ステップと、該アドレスを、前記フォーマッタにおいて発生する前
記ステップに供給するステップであって、該フォーマッタにおいて発生する該ス
テップが、前記信号を該アドレスに記録させる制御信号を発生する、ステップと
、をさらに含む。
【００２７】
以下に作用を説明する。
【００２８】
本発明は、コンピュータシステムに用いられるＣＤ−Ｒコントローラのかたち
で実施されるものとして説明される。本発明によるＣＤ−Ｒコントローラは、ホ
ストプロセッサから受け取られた信号データのセットを表す信号をＣＤ−Ｒディ
スク上に記録するための記録信号を発生する。このＣＤ−Ｒコントローラは、ホ
ストプロセッサから信号データのセットとコマンドとを受け取るためのホストイ
ンタフェース回路を備えている。バッファマネージャは、ホストインタフェース
回路からの信号データおよびコマンドを受け取り、そのコマンドをマイクロコン
トローラに送る。
【００２９】
マイクロコントローラは、そのコマンドに対応するインストラクションのセッ
トを発生し、それらのインストラクションをバッファマネージャに送る。ＣＤ−
Ｒコントローラは、さらに、ＣＤ−Ｒディスク上に信号データを表す信号を記録
するための記録信号のセットを発生する記録回路を備えていてもよい。
【００３０】
本発明のフォーマッタ回路は、インストラクションのセットのそれぞれから制
御信号のセットを発生する。この制御信号のセットは、記録回路に、記録信号の
セットを発生させる。ＣＤ−Ｒコントローラにおけるフォーマッタ回路がこれら
の制御信号を発生するので、マイクロコントローラにおけるパフォーマンス上の
欠陥が、信号の記録に悪影響を与えることはなくなる。
【００３１】
このコンピュータシステムは、バッファマネージャに結合されたバッファをさ
らに備えていてもよい。バッファマネージャは、インストラクションのセットを
マイクロコントローラから受け取り、そのインストラクションセットをバッファ
に格納する。その後、フォーマッタは、バッファからそれらのインストラクショ
ンを受け取り、制御信号のセットを発生する。本発明におけるコマンドは、キュ
ーシートを含みうる。
【００３２】
本発明によるＣＤ−Ｒコントローラは、フォーマッタ回路に結合されたＡＴＩ
Ｐデコーダおよびサーチロジックをさらに備えていてもよい。ＡＴＩＰデコーダ
およびサーチロジックは、ＣＤ−Ｒディスク上のセクタアドレスを発生する。フ
ォーマッタはこのアドレスを用いて、信号をそのアドレスに記録し、そのセクタ
に記録する。
【００３３】
ＣＤ−コントローラは、さらに、信号データをＣ１／Ｃ２フォーマットで符号
化することによって、符号化されたデータを発生するエンコーダ回路を備えてい
てもよい。変調器は、符号化されたデータを８：１４モードのフォーマットに変
調する。
【００３４】
ＣＤ−Ｒコントローラは、さらに、ＣＤ−Ｒディスク上に記録された信号を復
調することによって、復調されたデータを発生するディジタル信号処理（ＤＳＰ
）回路を備えていてもよい。このＤＳＰ回路は、復調されたデータを復号化する
ことによって、信号データを発生する。訂正回路は、所定の誤り訂正符号に従っ
て信号データにおける誤りを訂正する。
【発明の効果】
【００３５】
本発明によれば、十分なスループットパフォーマンスをもち、十分な速度で制
御信号を発生することができるＣＤ−Ｒコントローラを提供することができる。
【発明を実施するための最良の形態】
【００３６】
図２を参照すると、本発明によるコンピュータシステム２００は、コマンド（
例えばキューシート）に対応するインストラクションのセットを発生し、バス３
５９を介してそれらのインストラクションを記録可能なコンパクトディスク（Ｃ
Ｄ−Ｒ）用のコントローラ３００に送るマイクロコントローラ３９０を備えてい
る。ＣＤ−Ｒコントローラ３００は、このようなインストラクションをバッファ
３８０にバッファリングする。マイクロコントローラ３９０は、ＣＤ−Ｒフォー
マッタ３４０を起動させる。すると、ＣＤ−Ｒフォーマッタ３４０は、これらの
インストラクションに対するリクエストをバッファマネージャ３５０に発生する
。これに応答して、バッファマネージャ３５０は、インストラクションのストリ
ームを途切れなくＣＤ−Ｒフォーマッタ３４０に送る。すると、ＣＤ−Ｒフォー
マッタ３４０は、これらのインストラクションから制御信号をＣＤ−Ｒドライブ
３０６へと発生する。これらの制御信号は、ＣＤ−Ｒドライブ３０６に、信号デ
ータを表す信号をＣＤ−Ｒディスク上に記録させる。
【００３７】
ＣＤ−Ｒフォーマッタ３４０は、記録動作用の制御信号を発生するので、図１
に示す従来の技術によるコンピュータシステム１００とは異なり、マイクロコン
トローラ３９０はパフォーマンス上の障害にはならない。本発明によるＣＤ−Ｒ
コントローラ３００のスループットパフォーマンスは、これに伴って改善される
。その結果、ＣＤ−Ｒコントローラ３００には、マイクロコントローラ３９０に
おけるパフォーマンス上の障害が原因で信号データを記録しそこなうことがなく
なる。
【００３８】
次に、図２および図５を参照すると、ＣＤ−Ｒコントローラ３００は、図５に
示すフローチャートに従って記録機能を果たすことができる。ＣＤ−Ｒコントロ
ーラ３００は、バッファマネージャ３５０からインストラクションのセットを受
け取り、記録回路３３０に対して制御信号を発生するＣＤ−Ｒフォーマッタ３４
０を備えている。これらの制御信号は、記録回路３３０に、ＣＤ−Ｒドライブ３
０６内に配置されたＣＤ−Ｒディスク上に信号を記録させる。マイクロコントロ
ーラ３９０は記録回路３３０に対して制御信号を発生しないので、たとえマイク
ロコントローラ３９０にパフォーマンス上の障害があったとしても、ＣＤ−Ｒコ
ントローラ３００のスループットパフォーマンスはその悪影響を被ることがない
。
【００３９】
ホストインタフェース３６０は、ステップ５１０において、バス３６１を介し
てホストプロセッサ３０５から信号データおよびコマンドを受け取る。バス３６
１および３０１としては、例えばシステムバス、周辺バスのようないつかのバス
が挙げられる。受け取られたコマンドには、例えば、従来の技術と同様のキュー
シートが含まれている。ホストインタフェース３６０は、バス３６１を介してコ
マンドおよびデータを受け取るに当たって、小型コンピュータシステムインタフ
ェース（ＳＣＳＩ）やＡＴＡＰＩのような従来の規格を用いることができる。ホ
ストインタフェース３６０は、バス３６５を介して信号データおよびコマンドを
送る。
【００４０】
バッファマネージャ３５０は、バス３６５を介してコマンドおよび信号データ
を受け取り、受け取った信号データをバス３５８を介してバッファ３８０に格納
する。本発明によるバッファマネージャ３５０は、さらに、ステップ５２０にお
いて、バス３５９を介してコマンドをマイクロコントローラ３９０に送ることが
できる。ステップ５３０では、マイクロコントローラ３９０は、ＲＯＭ３９１の
内容にアクセスすることによって、それぞれのコマンドからインストラクション
セットを発生する。
【００４１】
しかし、本発明によるマイクロコントローラ３９０は、ステップ５４０におい
て、発生したインストラクションをバッファマネージャ３５０に送ることができ
る。よって、本発明によるマイクロコントローラ３９０は、従来の技術のように
すべての制御信号をＣＤ−Ｒコントローラ３００に対して発生するのではなく、
インストラクションをバッファマネージャ３５０に送るだけである。マイクロコ
ントローラ３９０はこのような制御信号を発生するので、マイクロコントローラ
３９０は、従来の技術とは異なり、もはやコンピュータシステム１００における
パフォーマンス上の障害ではなくなる。
【００４２】
バッファマネージャ３５０は、マイクロコントローラ３９０からインストラク
ションを受け取り、ステップ５５０において、受け取ったインストラクションを
バッファ３８０に格納する。その後、バッファマネージャ３５０は、インストラ
クションをバッファ３８０から取り出し、ステップ５６０において、それらのイ
ンストラクションをＣＤ−Ｒフォーマッタ３４０に送る。また、バッファマネー
ジャ３５０は、信号データをバッファ３８０から取り出し、その信号データを記
録回路３３０に送る。
【００４３】
バッファ３８０としては、１６メガバイト以下の容量をもつＤＲＡＭが挙げら
れる。好ましい実施の形態では、バッファ３８０は１メガバイトＤＲＡＭである
。バッファ３８０は、インストラクションおよび信号データを格納する。バッフ
ァマネージャ３５０は、バッファ３８０においてコマンドおよび信号データがそ
れぞれ格納されているメモリ位置を識別するための内部レジスタを備えていても
よい。バッファマネージャ３５０は、このようなレジスタに格納されたデータを
用いることによって、インストラクションおよび信号データを格納し、リードす
る。
【００４４】
ステップ５７０では、ＣＤ−Ｒフォーマッタ３４０は、バッファマネージャ３
５０から受け取ったインストラクションから記録回路３３０に対する制御信号を
発生する。このような制御信号は、信号データを表す信号を記録回路３３０に記
録させる。ＣＤ−Ｒフォーマッタ３４０は、バス２５４を介してセクタのアドレ
スを受け取る。また、ＣＤ−Ｒフォーマッタ３４０は、これに伴って、信号デー
タを対応するセクタにライトする制御信号を発生する。
【００４５】
ＣＤ−Ｒフォーマッタ３４０は、バーストのかたちでいくつかのインストラク
ションをバッファマネージャ３５０から受け取ることができる。よって、信号デ
ータがエンコーダ２８０により受け取られる時に合わせて制御信号を発生するこ
とができる。バス３５８は、バッファ３８０と、バッファマネージャ３５０との
間の高速インタフェースになるので、バッファマネージャ３５０は、インストラ
クションを十分に高いレートでＣＤ−Ｒフォーマッタ３４０に与えることができ
る。好ましい実施の形態では、ＣＤ−Ｒコントローラ３００と、マイクロコント
ローラ３９０と、ＲＡＭ３９２と、ＲＯＭ３９１と、ＣＤ−Ｒドライブ３０６と
、バッファ３８０とは、ＣＤ−Ｒドライブシステムと称される単一のユニットに
一体化される。
【００４６】
さらに図２を参照すると、好ましい実施の形態による記録回路３３０は、階層
化されたＥＣＣ（誤り訂正符号）エンコーダ２８０と、セクタバッファ２７０お
よび２６０と、ＣＩＲＣエンコーダ２３０と、ＥＦＭ変調器２２０と、ＡＴＩＰ
デコーダおよびサーチロジック２９０と、記録レーザタイミング制御２５０とを
含んでいる。しかし、記録回路３３０は、本発明の範囲および精神から離れるこ
となく、代わりにいくつかの形態でも実施可能であることは理解されたい。
【００４７】
階層化されたＥＣＣエンコーダ２８０は、ＣＤ−Ｒフォーマッタ３４０により
指定されたフォーマットに従って信号データを符号化することによって、ＣＤ−
Ｒディスクのセクタに格納されるデータ（以下、「セクタデータ」と称する）を
発生する。このフォーマットは、ＣＤ−Ｒフォーマッタ３４０により受け取られ
たインストラクションにより指定されうる。このフォーマットは、すべてこの技
術ではよく知られているイエローブックフォーマット、レッドブックフォーマッ
ト、グリーンブックフォーマット、およびオレンジブックフォーマットのうちの
いずれか１つであればよい。このようなフォーマットは、コンピュータに典型的
に存在する信号を符号化するために特別に設計されている。このようなフォーマ
ットに関するさらなる情報は、Philips Consumer Electronics、5600 MD Eindho
ven、オランダおよび（株）ソニー（SonyCorporation）、日本国東京都品川区
北品川6-7-35から得ることができる。
【００４８】
また、これらのフォーマットにより、対応する誤り訂正符号を指定することも
できる。好ましい実施の形態では、階層化されたＥＣＣエンコーダ２８０は、階
層化された誤り訂正符号化（ＥＣＣ）スキームを用いる。このようなＥＣＣスキ
ームは、要求されるエラーレート内で信号データを格納し、ＣＤ−Ｒディスクか
ら取り出すことを可能にする。セクタバッファ２６０および２７０はそれぞれ、
エンコーダ２８０が信号データを符号化するときのセクタデータをバッファリン
グするためのＳＲＡＭを備えている。
【００４９】
ＣＩＲＣエンコーダ２３０は、階層化されたＥＣＣエンコーダ２８０により発
生された出力データをディジタルオーディオデータに（例えば、レッドブックフ
ォーマットで）符号化する。ＣＩＲＣエンコーダ２３０は、ＣＤのディジタルオ
ーディオ技術とバックワードコンパチブル（backward compatible）であるよう
な符号化をさらにおこなう。ＣＩＲＣエンコーダ２３０は、オーディオデータを
記録する際の誤り訂正符号に必要なバイトをさらに発生する。ＳＲＡＭ２４０は
、ＣＩＲＣエンコーダ２３０が階層化されたＥＣＣエンコーダ２８０により発生
された出力データを符号化する時に、中間データを格納するバッファとして作用
する。
【００５０】
好ましい実施の形態では、ＣＩＲＣエンコーダ２３０は、この技術ではよく知
られているＣ１／Ｃ２符号化スキーム（レッドブック）を用いる。Ｃ１／Ｃ２符
号化は、信号データが、従来のオーディオＣＤにおいてオーディオデータを符号
化するのに十分なエラーレートで再生されうるようにする。しかし、階層化され
たＥＣＣエンコーダ２８０において実施される階層化された符号化スキームは、
より低いエラーレートでの信号再生をも可能にする。よって、このスキームは、
コンピュータアプリケーションにも適用可能である。
【００５１】
変調器２２０は、ＣＩＲＣエンコーダ２３０により符号化されたデータから８
：１４変調（ＥＦＭ）データを発生する。変調器２２０は、また、ＣＤ−Ｒドラ
イブ３０６内に配置されたＣＤ−Ｒディスク上に信号を記録するためのクロック
信号を発生する。ＣＤ−Ｒフォーマッタはまた、記録レーザタイミング制御回路
２５０に対する制御信号も発生する。このような制御信号は、信号が記録される
べき期間のあいだ、ＣＤ−Ｒドライブ３０６内の記録レーザ回路をオンにするこ
とができる。変調器２２０の動作は、記録レーザタイミング制御回路２５０の動
作と連係させることができる。
【００５２】
本発明によるＡＴＩＰ（プリグルーブにおける絶対時間）デコーダおよびサー
チロジック２９０は、ＣＤ−Ｒフォーマッタ３４０に、ＣＤ−Ｒディスク上のセ
クタのアドレス情報を与える。ＣＤ−Ｒには、従来のＣＤ−ＲＯＭディスクとは
異なりアドレス情報が記録されていないこともあるので、このようなアドレス情
報がＣＤ−Ｒディスクには必要になることもある。好ましい実施の形態では、コ
ンピュータシステム１００のユーザは、ターゲットセクタアドレスをプログラミ
ングすることができる。
【００５３】
従来の技術では、マイクロコントローラ１６０は、このようなアドレス情報を
受け取り、受け取ったその情報に基づいて制御信号を発生する。よって、本発明
によるＣＤ−Ｒフォーマッタ３４０は、さらに、マイクロコントローラ３９０か
らいくつかのタスクを軽減することができるので、マイクロコントローラ３９０
が、コンピュータシステム２００におけるパフォーマンス上の障害にならないよ
うにすることができる。
【００５４】
本発明によるＣＤ−Ｒコントローラ３００は、さらに、ＤＳＰ（ディジタル信
号処理）回路３７０と、デコーダ３１０と、ＣＤ−Ｒ（またはＣＤ−ＲＯＭ）デ
ィスク上に記録された信号を復号化する階層化されたＥＣＣ訂正器３２０を備え
ている。なお、ＣＤ−Ｒコントローラ３００は、ＣＤ−ＲＯＭ（またはオーディ
オ）フォーマットでＣＤ−Ｒディスク上に信号データを記録するので、ＣＤ−Ｒ
ディスクからもＣＤ−ＲＯＭディスクからも信号を復号化できることは理解され
たい。
【００５５】
ＣＤ−Ｒディスク上の信号を復号化しているあいだ、ＤＳＰ回路３７０は、例
えばＥＦＭ変調や、ＣＩＲＣ復号化や、サーボ機能のようないくつかの機能を果
たすことができる。当業者には理解できることであろうが、復調およびＣＩＲＣ
復号化は、それぞれ変調器２２０およびＣＩＲＣエンコーダ２３０の逆の機能で
ある。ある実施の形態では、ＤＳＰ回路３７０は、別のチップとしても実現可能
である。
【００５６】
デコーダ３１０は、ＤＳＰ回路３７０により発生された出力データを復号化す
ることによって、信号データを発生する。階層化されたＥＣＣ訂正器３２０は、
階層化されたＥＣＣスキームを用いることによって復号化された信号データにお
ける誤りを訂正する。このような誤りは、記録または取り出しの間の信号データ
の記録、格納または転送の間にもたらされたものである。階層化されたＥＣＣエ
ンコーダ２８０は、既に説明したような誤り訂正に必要な追加の情報をこれ以前
に発生していてもよい。
【００５７】
よって、ＣＤ−Ｒコントローラ３００は、信号データから信号を記録し、記録
された信号から信号データを発生することができる。ＣＤ−Ｒフォーマッタ３４
０は、インストラクションから、信号を記録するための記録回路３３０に対する
制御信号を発生する。
【００５８】
図３は、本発明によるＣＤ−Ｒコントローラ３００により用いられるインスト
ラクションフォーマットを説明するインストラクション６００の図である。好ま
しい実施の形態では、それぞれのインストラクションは１６バイトである。イン
ストラクション６００のバイト０および１（合計１６ビット）は、インストラク
ション６００に従って記録されうる信号データのセクタの個数を指定する。
【００５９】
ＣＤ−Ｒフォーマッタ３４０は、よって、インストラクション６００から、信
号データのセクタの個数に対する制御信号を発生することができる。よって、本
発明によるＣＤ−Ｒコントローラ３００は、各セクタに対する制御信号の発生に
ついてはマイクロコントローラ３９０に依存しない。その結果、マイクロコント
ローラ３９０にパフォーマンススループット上の制約があっても、ＣＤ−Ｒコン
トローラ３００の記録スループットパフォーマンスの障害にはならない。
【００６０】
もしバイト２のビット７が０に設定されれば、インストラクション６００は、
このような数のセクタを指定するのに１９ビットを用いることができる。外部レ
ジスタによりさらに３ビットを供給することができる。バイト２のビット０〜３
は、ＣＤ−Ｒディスクのフォーマットを制御するのに用いることができる。この
ような制御機能には、インストラクション６００に対応する最初のセクタまたは
最後のセクタをフォーマットする間の割り込みの発生が含まれる。
【００６１】
バイト３は、ＣＤ−Ｒディスク上のメインチャネルの符号化を制御できる。ビ
ット０〜２は、セクタのタイプ（例えば、イエローブック、レッドブックなど）
を指定するのに用いることができる。ビット４は、メインチャネルに対する信号
データのソース（例えば、バッファ３８０は、所定のレジスタにより指し示され
たメモリ位置においてスタートする）を指定できる。ビット５は、セクタヘッダ
情報を別のレジスタからロードすべきか、または単に以前のセクタヘッダ情報を
インクリメントすべきかを指定することができる。ビット６は、階層化されたＥ
ＣＣ符号化をイネーブルまたはディセーブルするのに用いることができる。この
ディセーブル機能は、テストを目的に設けられている。
【００６２】
バイト４および５は、ＣＤ−Ｒディスクのメインチャネルに対応する信号デー
タの転送を制御することができる。バイト４における各ビットは、例えばシンク
マークフィールド、ヘッダフィールド、サブヘッダフィールド、データフィール
ドおよびＥＣＣフィールドのような（セクタ内の）各種フィールドについてバッ
ファ３８０からデータを取り出すべきかどうかを指定することができる。バイト
５における対応するビットはそれぞれ、このようなフィールドにおけるデータを
オーバーライトすべきかどうかを指定することができる。これらのフィールドは
、固定されたパターンでオーバーライトされてもいいし、以前に指定されたレジ
スタからのデータでオーバーライトされてもよい。
【００６３】
バイト５におけるヘッダに対応するビットが１に設定されるのなら、バイト６
は、ヘッダをオーバーライトするデータを供給しうる。バイト７および８は、サ
ブコードの符号化を制御することができる。これらのビットは、例えば、サブコ
ードデータ転送タイプ、サブＱ符号化モード、サブＰ符号化モードのような情報
を指定することができる。
【００６４】
バイト１５は、４つのサブＱ  ＩＤ（０、１、２および３）の挿入を制御する
ことができる。これらのＩＤには、例えば、国際シリアル記録符号（ＩＳＲＣ）
や、カタログ番号や、ドライブＩＤコードや、著作権保護コードのような情報が
含まれている。これらのビットは、対応するサブＱ  ＩＤ挿入がイネーブルされ
るかどうかを指定する。バイト１１〜１４はそれぞれ、ＩＤに対するサブＱ  Ｉ
Ｄインデックスを指定することができる。このインデックスは、サブＱ  ＩＤに
対するデータを格納しているバッファ３８０内のメモリ位置を計算するのに用い
られうる。インストラクションフォーマットに関するより詳細な説明は、「ＳＨ
ＡＲＡＫＵ ＣＬ−ＣＲ３５６０−改訂版Ａ、ＳＣＳＩ  ＣＤ−Ｒエンコーダ／
デコーダ」と題された文献の第９章に述べられている。本願では、この文献の第
９章を付録として添付する。
【００６５】
したがって、インストラクション６００に含まれている情報を用いることによ
って、ＣＤ−Ｒフォーマッタ３４０は、記録回路３３０に対して制御信号を発生
することができる。記録回路３３０は、これらの制御信号に従って信号データを
符号化し、信号をＣＤ−Ｒディスク上に記録する。このような信号は、ホストプ
ロセッサ３０５から受け取られた信号データに対応する。ＣＤ−Ｒフォーマッタ
３４０は、まず第一に記録回路３３０に対する制御信号を発生するように設計さ
れうるので、ＣＤ−Ｒフォーマッタ３４０は、高いレートで受け取られた信号デ
ータを記録するのに十分なほど高いレートで制御信号を発生することができる。
よって、すべての信号データを記録することができるので、記録された信号の品
質は、満足のいくものになりうる。
【００６６】
以上に本発明を詳細に説明し記載したが、以上の説明は単に一例を挙げること
を目的としてなされたものであり、これに限定されることを意図しているもので
はないこと、つまり、本発明の範囲および精神は、添付の請求の範囲の用語によ
ってのみ限定されるものであることは、明確に理解していただきたい。
【００６７】
（付録： 写楽（ＳＨＡＲＡＫＵ）  ＣＬ−ＣＲ３５６０−改訂版Ａ  ＳＣＳ
Ｉ  ＣＤ−Ｒエンコーダ／デコーダ  予備仕様書  改訂版０．９１  １９９６年
３月１８日）
９．フォーマッタインストラクション
９．１  フォーマッタインストラクションの記述
９．１．１  バイト０：ブロックカウントロー
ビット７：０  ブロックカウントロー：このバイトは、このインストラクショ
ンのブロックカウント（セクタ数）の下位バイト（ビット７〜０）を含む。
【００６８】
９．１．２  バイト１：ブロックカウントハイ
ビット７：０  ブロックカウントハイ：このバイトは、このインストラクショ
ンのブロックカウント（セクタ数）の上位バイト（ビット１５〜８）を含む。
【００６９】
９．１．３  バイト２：インストラクション制御
ビット７  拡張・ブロックカウント：もしこのビットがリセットされれば、現
在のインストラクションのブロックカウントは１６ビット長となり、これは、フ
ォーマッタインストラクションのバイト１および０からロードされる。もしこの
ビットがセットされれば、現在のインストラクションのブロックカウントは、１
９ビット長に拡張される。このインストラクションブロックカウント拡張（Ｒｅ
ｇ  ＤＤＨ［２：０］）は、この拡張されたブロックカウンタの上位３ビットと
して用いられる。
【００７０】
ビット６：４  予約
ビット３  フォーマッタ割込み２：このビットがセットされたフォーマッタイ
ンストラクションが実行されると、フォーマッタ割込み２（レジスタＣＥＨ［３
］）が発生される。
【００７１】
ビット２  フォーマッタ割込み１：このビットがセットされたフォーマッタイ
ンストラクションが実行されると、フォーマッタ割込み１（レジスタＣＥＨ［２
］）が発生される。
【００７２】
ビット１  フォーマッタ割込みタイミング：このビットがリセットされる時に
は、インストラクションの最初のセクタの始めにフォーマッタ割込みが発生され
ることになる。セットされる時には、インストラクションの最後のセクタの始め
にフォーマッタ割込みが発生されることになる。
【００７３】
ビット０  フォーマッタストップ：フォーマッタは、このビットがセットされ
たインストラクションの実行の後にストップすることになる。
【００７４】
９．１．４  バイト３：メインチャネル符号化制御
ビット７  予約
ビット６  ディセーブル・階層化されたＥＣＣ符号化：このビットがセットさ
れる時、階層化されたＥＣＣの冗長計算がディセーブルされる。この制御ビット
は、テスト目的のものにすぎない。
【００７５】
ビット５  ロードセクタヘッダ：このビットがセットされる時には、セクタヘ
ッダレジスタは、インストラクションの始めに保持レジスタの内容によりアップ
デートされ、その後、すべてのセクタでインクリメントされ続ける。リセットさ
れる時には、セクタヘッダレジスタは、すべてのセクタでインクリメントされ続
ける。
【００７６】
ビット４  メインチャネルデータソースセレクト：このビットがリセットされ
る時には、フォーマッタは、ディスクアドレスポインタ（ＤＡＰ）によりアドレ
シングされたバッファからメインチャネルデータを取り出す。セットされる時に
は、メインチャネルデータは、交互ディスクアドレスポインタ（ＡＤＡＰ）から
取り出される。
【００７７】
ビット３  ＸＡ  ＥＣＣ符号化モード：ＸＡタイプのセクタの場合（フォーム
−１あるいはフォーム−２のいずれでも）、このビットがセットされる時には、
ＥＣＣ符号化のタイプが、セクタのサブヘッダフィールド（第１８のバイト）に
おけるサブモードビットにより決定される。このビットがリセットされる時には
、このレジスタのビット２：０におけるセクタタイプの選択のみにより決定され
る。
【００７８】
ビット２：０  セクタタイプ：これらのビットは、メインチャネルのセクタタ
イプを規定する。この情報は、データ転送のあいだのそれぞれのフィールドのサ
イズを決定するのに用いられ、また、ＥＣＣ符号化のセクタタイプを決定するの
にも用いられる。
【００７９】
０００＝ＣＤオーディオ
１００＝モード−０またはモード−２
１０１＝モード−１
１１０＝モード−２、フォーム−１
１１１＝モード−２、フォーム−２
９．１．５  バイト４：メインチャネルデータ転送制御
ビット７  予約
ビット６：０  メインチャネルデータ転送制御：それぞれのビットは、ＣＤ−
ＲＯＭ符号化のあいだ、バッファメモリ（ＤＡＰまたはＡＤＡＰのいずれか）か
らのセクタの対応するフィールドの取り出しを制御する。それぞれのビットの１
は、バッファメモリからのデータ転送をイネーブルする。それぞれのビットの０
は、バッファメモリからのデータ転送を抑制する。バッファからデータを転送し
ない場合、対応するフィールドは、フォーマッタにより発生されたデータにより
オーバーライトされる必要がある（インストラクションバイト５は、データを発
生するのに用いられるうる）。データフィールド（ビット４）のサイズおよびど
のフィールドがイネーブルされうるかは、インストラクションバイト３のビット
２：０により選択されたセクタタイプに依存している。
【００８０】
ビット６＝シンクマーク（１２バイト）を転送
ビット５＝ヘッダフィールド（４バイト）を転送
ビット４＝サブヘッダフィールド（８バイト）を転送
ビット３＝データフィールド（２０４８、２３２４、２３３６または２３５２
バイト）を転送
ビット２＝ＥＤＣフィールド（４バイト）を転送
ビット１＝ゼロフィールド（８バイト）を転送
ビット０＝ＥＣＣフィールド（２７６バイト）を転送
９．１．６  バイト５：メインチャネルデータオーバーライト制御
ビット７  予約
ビット６：０  メインチャネルデータオーバーライト制御：それぞれのビット
は、ＣＤ−ＲＯＭ符号化のあいだ、セクタの対応するフィールドのオーバーライ
ト機能をイネーブルまたはディセーブルする。それぞれのビットの１は、対応す
るフィールドを固定されたパターン（複数の０またはレジスタの内容）でオーバ
ーライトすることをイネーブルする。それぞれのビットの０は、オーバーライト
をディセーブルする。データフィールド（ビット１）のサイズおよびどのフィー
ルドがイネーブルされうるかは、インストラクションバイト３のビット２：０に
より選択されたセクタタイプに依存している。
【００８１】
ビット６＝シンクパターン（１２バイト）によりオーバーライト
ビット５＝ヘッダを現在のセクタヘッダ（レジスタＤ０Ｈ−Ｄ２Ｈ）およびイ
ンストラクションバイト６におけるモードバイト（４バイト）によりオーバーラ
イト
ビット４＝サブヘッダ（８バイト）をオーバーライト
ビット３＝データフィールドを複数の０（２０４８、２３２４、２３３６また
は２３５２バイト）でオーバーライト
ビット２＝予約
ビット１＝ゼロフィールドを複数の０（８バイト）でオーバーライト
ビット０＝ＥＤＣ／ＥＣＣ（４＋２７６バイト）を発生
注：サブヘッダの場合、複数の００Ｈからなる８バイトは、モード−２、フォ
ーム−１に合わせてオーバーライトされる。固定されたパターン「００Ｈ、００
Ｈ、２０Ｈ、００Ｈ、００Ｈ、００Ｈ、２０Ｈ、００Ｈ」は、モード−２、フォ
ーム−２に合わせてオーバーライトされる。
【００８２】
９．１．７  バイト６：ヘッダモードバイト
ビット７：０  ヘッダモードバイト：このバイトは、もしインストラクション
バイト５のビット３がセットされれば、ＣＤ−ＲＯＭ符号化のあいだ、セクタヘ
ッダにおけるモードバイトをオーバーライトするのに用いられる。
【００８３】
９．１．８  バイト７：サブコード符号化制御１
ビット７：予約
ビット６：ディセーブル・サブ−Ｑ  ＣＲＣ発生：このビットがセットされる
時、もしサブ−Ｑがホストから転送されれば、サブ−Ｑ  ＣＲＣ冗長計算は、デ
ィセーブルされる。このビットは、テストのためのものにすぎない。
【００８４】
ビット５：４  サブ−Ｑ符号化モード：これらのビットは、サブコード符号化
のあいだサブ−Ｑコードのソースを指定する。
【００８５】
００＝オーバーライト禁止、ホストからのデータを使用
０１＝インストラクションにより発生されたデータによりオーバーライト
１０＝ＴＯＣアドレスポインタからのデータによりオーバーライト
１１＝予約
ビット３：２  サブＰ符号化モード：これらのビットは、サブコード符号化の
あいだサブＰコードへのオーバーライトを制御する。
【００８６】
００＝オーバーライト禁止、ホストからのデータを使用
０１＝トグルされた０／１（２Ｈｚ、１から始まる）によりオーバーライト
１０＝すべて０によりオーバーライト
１１＝すべて１によりオーバーライト
ビット１：０  サブコードデータ転送タイプ：これらのビットは、ホストから
のデータ転送のあいだのサブコードのタイプを制御する。
【００８７】
０Ｘ＝ホストからのサブコードデータなし
１０＝サブＱデータ（１６バイト）
１１＝すべてのサブコードデータ（９６バイト）
９．１．９  バイト８：サブコード符号化制御２
ビット７：６  予約
ビット５  Ｒ−タイムディレクション：このビットがリセットされる時には、
サブＱ  Ｒ−タイム（レジスタＸＸＨ）がすべてのセクタでインクリメントされ
る。セットされる時には、Ｒ−タイムがすべてのセクタでデクリメントされる。
【００８８】
ビット４  Ｒ−タイムロード：このビットがセットされる時には、インストラ
クションの始めに、サブＱ  Ｒ−タイム（レジスタＸＸＨ）には保持レジスタか
らの新しい値がロードされ、すべてのセクタにおいてインクリメントまたはデク
リメントされ続ける。リセットされる時には、新しい値がロードされず、Ｒ−タ
イムはインクリメントまたはデクリメントされる。
【００８９】
ビット３  Ａ−タイムロード：このビットがセットされる時には、インストラ
クションの始めに、サブＱ  Ａ−タイム（レジスタＸＸＨ）には保持レジスタか
らの新しい値がロードされ、すべてのセクタにおいてインクリメントされ続ける
。リセットされる時には、新しい値がロードされず、Ａ−タイムはインクリメン
トされる。
【００９０】
ビット２  イネーブル・サブコードＲ−Ｗインタリーブ：このビットがセット
される時には、サブコードＲ−Ｗデータは、記録のあいだインタリーブされる。
【００９１】
ビット１  イネーブル・サブコードＲ−Ｗ  ＥＣＣ符号化：このビットがセッ
トされる時には、符号化サブコードＲ−Ｗ  ＥＣＣがイネーブルされる。リセッ
トされる時には、サブコードＲ−Ｗ  ＥＣＣはディセーブルされる。
【００９２】
ビット０  イネーブルコピー交互：このビットがセットされる時には、コピー
ビット（サブＱにおける制御フィールド内の第３ビット）は、４つのセクタ毎に
０および１を交互にとる。
【００９３】
９．１．１０  バイト９：デフォールトサブＱインデックスロー
ビット７：０  デフォールトサブＱインデックスロー：このレジスタは、何ら
かのサブＱ  ＩＤが挿入されない限り、デフォールトサブＱコードとして用いら
れる１６ビットインデックスナンバのローバイト（ビット７〜０）を含む。
【００９４】
９．１．１１  バイト１０：デフォールトサブＱインデックスハイ
ビット７：０  デフォールトサブＱインデックスハイ：このレジスタは、何ら
かのサブＱ  ＩＤが挿入されない限り、デフォールトサブＱコードとして用いら
れる１６ビットインデックスナンバのハイバイト（ビット１５〜８）を含む。
【００９５】
９．１．１２  バイト１１：サブＱ  ＩＤ１インデックス
ビット７：０  サブＱ  ＩＤ１インデックス：このインデックスは、サブＱ  
ＩＤ１カウンタがサブＱ  ＩＤ１インタバルカウント（レジスタＸＸＨ）と一致
する時、バッファメモリ内のどのサブＱ  ＩＤが符号化に用いられるかを指定す
る。バッファ内での１０バイトのサブＱ  ＩＤの実際の位置は、以下の方程式に
より計算される。
【００９６】
サブＱ  ＩＤアドレス＝ベース＋（インデックス×１０）
９．１．１３  バイト１２：サブＱ  ＩＤ２インデックス
ビット６：０  サブＱ  ＩＤ２インデックス：このインデックスは、サブＱ  
ＩＤ２カウンタがサブＱ  ＩＤ２インタバルカウント（レジスタＸＸＨ）と一致
する時、バッファメモリ内のどのサブＱ  ＩＤが符号化に用いられるかを指定す
る。バッファ内での１０バイトのサブＱ  ＩＤの実際の位置は、以下の方程式に
より計算される。
【００９７】
サブＱ  ＩＤアドレス＝ベース＋（インデックス×１０）
９．１．１４  バイト１３：サブＱ  ＩＤ３インデックス
ビット７：０  サブＱ  ＩＤ３インデックス：このインデックスは、サブＱ  
ＩＤ３カウンタがサブＱ  ＩＤ３インタバルカウント（レジスタＸＸＨ）と一致
する時、バッファメモリ内のどのサブＱ  ＩＤが符号化に用いられるかを指定す
る。バッファ内での１０バイトのサブＱ  ＩＤの実際の位置は、以下の方程式に
より計算される。
【００９８】
サブＱ  ＩＤアドレス＝ベース＋（インデックス×１０）
９．１．１５  バイト１４：サブＱ  ＩＤ４インデックス
ビット７：０  サブＱ  ＩＤ４インデックス：このインデックスは、サブＱ  
ＩＤ４カウンタがサブＱ  ＩＤ４インタバルカウント（レジスタＸＸＨ）と一致
する時、バッファメモリ内のどのサブＱ  ＩＤが符号化に用いられるかを指定す
る。バッファ内での１０バイトのサブＱ  ＩＤの実際の位置は、以下の方程式に
より計算される。
【００９９】
サブＱ  ＩＤアドレス＝ベース＋（インデックス×１０）
９．１．１６  バイト１５：サブＱ  ＩＤ挿入制御
ビット７  サブＱ  ＩＤ４カウンタロード：このビットがセットされる時には
、サブＱ  ＩＤ４カウンタは、インストラクションの始めに、サブＱ  ＩＤ４オ
フセットレジスタの内容により初期化され、その後、すべてのセクタにおいて連
続的にインクリメントされる。リセットされる時には、サブＱ  ＩＤ４カウンタ
は、インストラクションのあいだは初期化されず、すべてのセクタにおいて連続
的にインクリメントされる。
【０１００】
ビット６  サブＱ  ＩＤ４挿入イネーブル：このビットがセットされる時には
、サブＱ  ＩＤ４挿入がイネーブルされる。リセットされる時には、サブＱ  Ｉ
Ｄ４はディセーブルされる。
【０１０１】
ビット５  サブＱ  ＩＤ３カウンタロード：このビットがセットされる時には
、サブＱ  ＩＤ３カウンタは、インストラクションの始めに、サブＱ  ＩＤ３オ
フセットレジスタの内容により初期化され、その後、すべてのセクタにおいて連
続的にインクリメントされる。リセットされる時には、サブＱ  ＩＤ３カウンタ
は、インストラクションのあいだは初期化されず、すべてのセクタにおいて連続
的にインクリメントされる。
【０１０２】
ビット４  サブＱ  ＩＤ３挿入イネーブル：このビットがセットされる時には
、サブＱ  ＩＤ３挿入がイネーブルされる。リセットされる時には、サブＱ  Ｉ
Ｄ３はディセーブルされる。
【０１０３】
ビット３  サブＱ  ＩＤ２カウンタロード：このビットがセットされる時には
、サブＱ  ＩＤ２カウンタは、インストラクションの始めに、サブＱ  ＩＤ２オ
フセットレジスタの内容により初期化され、その後、すべてのセクタにおいて連
続的にインクリメントされる。リセットされる時には、サブＱ  ＩＤ２カウンタ
は、インストラクションのあいだは初期化されず、すべてのセクタにおいて連続
的にインクリメントされる。
【０１０４】
ビット２  サブＱ  ＩＤ２挿入イネーブル：このビットがセットされる時には
、サブＱ  ＩＤ２挿入がイネーブルされる。リセットされる時には、サブＱ  Ｉ
Ｄ２はディセーブルされる。
【０１０５】
ビット１  サブＱ  ＩＤ１カウンタロード：このビットがセットされる時には
、サブＱ  ＩＤ１カウンタは、インストラクションの始めに、サブＱ  ＩＤ１オ
フセットレジスタの内容により初期化され、その後、すべてのセクタにおいて連
続的にインクリメントされる。リセットされる時には、サブＱ  ＩＤ１カウンタ
は、インストラクションのあいだは初期化されず、すべてのセクタにおいて連続
的にインクリメントされる。
【０１０６】
ビット０  サブＱ  ＩＤ１挿入イネーブル：このビットがセットされる時には
、サブＱ  ＩＤ１挿入がイネーブルされる。リセットされる時には、サブＱ  Ｉ
Ｄ１はディセーブルされる。
【０１０７】
９．２  フォーマッタインストラクションの要旨
フォーマッタインストラクションを表１〜表４に示す。
【０１０８】
【表１】
2007059060.tif 000003
【０１０９】
【表２】
2007059060.tif 000004
【０１１０】
【表３】
2007059060.tif 000005
【０１１１】
【表４】
2007059060.tif 000006
【図面の簡単な説明】
【０１１２】
【図１】ＣＤ−Ｒコントローラと、ホストプロセッサと、ＣＤ−Ｒドライブと、マイクロコントローラと、ＲＡＭと、ＲＯＭとを備えた従来の技術によるコンピュータシステムのブロック図である。
【図２】ＣＤ−Ｒフォーマッタおよび記録回路を含む本発明によるコンピュータシステムのブロック図である。
【図３】本発明のＣＤ−Ｒフォーマッタにより、記録回路へと制御信号を発生するのに用いられるインストラクションのフォーマットを示す図である。
【図４】ＣＤ−Ｒディスク上に、信号データを表す信号を記録するためにコンピュータシステムにより用いられる従来技術の方法を示すフローチャートである。
【図５】ＣＤ−Ｒディスク上に、ホストから受け取られた信号データを表す信号を記録するために本発明によるコンピュータシステムにより用いられる方法を示すフローチャートである。
【符号の説明】
【０１１３】
２２０  ＥＦＭ変調器
２３０  ＣＩＲＣエンコーダ
２４０  ＳＲＡＭ−Ｃ
２５０  記録レーザタイミング制御
２６０  セクタバッファ
２７０  セクタバッファ
２８０  階層化されたＥＣＣエンコーダ
２９０  ＡＴＩＰデコーダおよびサーチロジック
３００  ＣＤ−Ｒコントローラ
３０５  ホストプロセッサ
３０６  ＣＤ−Ｒドライブ
３１０  デコーダ
３２０  階層化されたＥＣＣ訂正
３５０  バッファマネージャ
３６０  ホストインタフェース
３８０  バッファ
３９０  マイクロコントローラ
３９１  ＲＯＭ
３９２  ＲＡＭ
【図１】
2007059060.tif 000007
【図２】
2007059060.tif 000008
【図３】
2007059060.tif 000009
【図４】
2007059060.tif 000010
【図５】
2007059060.tif 000011