(57)【要約】【課題】ルックアップテーブル（ＬＵＴ）に格納されていない階調補正値を算出する場合に階調電圧変化の非線形性によるずれを小さくすることにより、理想に近い階調補正値を算出することができる表示装置を提供する。【解決手段】本表示装置の表示制御回路２００は、クロストークを補償するための階調補正量の一部を所定の間隔をあけて格納する基本ＬＵＴ２１と、これに格納されていない階調補正量であって階調電圧変化の非線形性によるずれが大きい範囲（例えば０近傍）においてさらに階調補正量の一部を上記間隔より細かい間隔で格納する詳細ＬＵＴ２２と、これらのＬＵＴを参照することにより階調補正量を算出する階調補正部２３とを備える。この詳細ＬＵＴ２２を参照して階調補正量を算出することにより、階調電圧変化の非線形性によるずれを小さくすることができ、理想に近い階調補正値を算出することができる。【選択図】図４
2007178561.tif 000002
【特許請求の範囲】
【請求項１】
表示すべき画像を所定の表示階調で示すよう装置外部から与えられる画像信号に対応する複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御回路とを備える表示装置であって、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
前記複数の画素形成部に共通的に設けられた共通電極と、
前記画素電極と前記共通電極とによって形成される画素容量と、
前記画素容量に保持される電圧に応じた表示階調で画素を表示する電気光学素子とを含み、
前記駆動制御回路は、
各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第１の表示階調を補正するための階調補正量であって、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化および前記第１の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動を補償するための階調補正量を、前記第１の表示階調および前記第２の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第２の表示階調の組み合わせに対応づけて、所定の間隔をあけた前記第１および第２の表示階調毎に格納しているルックアップテーブルを保持しているテーブル記憶手段と、
前記テーブル記憶手段に保持されたルックアップテーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の表示階調および前記第１の表示階調に対する前記階調補正量を決定する補正量決定手段と、
前記補正量決定手段により決定される前記階調補正量に基づき、前記第１の表示階調を補正する補正手段とを含み、
前記テーブル記憶手段は、前記階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において、前記所定の間隔よりも小さい間隔をあけた前記表示階調毎に前記階調補正量を格納しているルックアップテーブルを保持していることを特徴とする表示装置。
【請求項２】
前記テーブル記憶手段は、前記第１の表示階調が０近傍の所定の値である範囲内において、前記所定の間隔よりも小さい間隔をあけた前記表示階調毎に前記階調補正量を格納しているルックアップテーブルを保持していることを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記テーブル記憶手段は、前記第１および第２の表示階調が０近傍の所定の値である範囲内において、前記所定の間隔よりも小さい間隔をあけた前記表示階調毎に前記階調補正量を格納しているルックアップテーブルを保持していることを特徴とする、請求項１に記載の表示装置。
【請求項４】
前記テーブル記憶手段は、
前記表示階調における最小値から最大値までをｍ個（ｍは前記最大値未満の整数）に等分割して得られるｍ×ｍのマトリクスを形成する前記第１および第２の表示階調の組み合わせに対応づけて前記階調補正量を格納している第１のルックアップテーブルと、
前記階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において、前記所定の間隔よりも小さい間隔をあけた表示階調毎に前記階調補正量を格納している第２のルックアップテーブルと
を保持していることを特徴とする、請求項１に記載の表示装置。
【請求項５】
前記補正量決定手段は、前記ルックアップテーブルに格納されない前記第１または第２の表示階調に対応する前記階調補正量を、当該格納されない第１または第２の表示階調の前後の近傍値である前記ルックアップテーブルに格納される２つの表示階調間を線形補間することにより決定することを特徴とする、請求項１から請求項４までのいずれか１項に記載の表示装置。
【請求項６】
前記補正量決定手段は、前記２つの表示階調を線形補間することにより得られた値から所定の値を差し引くことにより得られる値を前記階調補正量として決定することを特徴とする、請求項５に記載の表示装置。
【請求項７】
前記補正量決定手段は、前記ルックアップテーブルに格納されない前記第１または第２の表示階調に対応する前記階調補正量を、当該格納されない第１または第２の表示階調の前後の近傍値である前記ルックアップテーブルに格納される２つの表示階調間を理想的な前記階調補正量の変化を示す曲線に近似する２次以上の曲線を示す数式に基づき非線形補間することにより決定することを特徴とする、請求項１から請求項４までのいずれか１項に記載の表示装置。
【請求項８】
前記テーブル記憶手段は、下記の式で定義される補正電圧ΔＶ1bに対応する階調補正量を格納している前記ルックアップテーブルを保持していることを特徴とする、請求項１に記載の表示装置：
ΔＶ1b＝（Ｖ２−Ｖcom)・Ｃsdb／Ｃpix
ここで、Ｖ２は前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を表し、Ｖcomは前記共通電極の電位を表し、Ｃsdbは前記画素電極と前記第２の映像信号線との間に形成される前記寄生容量の値を表し、Ｃpixは前記画素電極と他の電極との間に形成される総容量の値を表す。
【請求項９】
前記テーブル記憶手段は、下記の式で定義される補正電圧ΔＶ1に対応する階調補正量を格納している前記ルックアップテーブルを保持していることを特徴とする、請求項８に記載の表示装置：
ΔＶ1＝（Ｖ１−Ｖcom)・Ｃsda／Ｃpix＋（Ｖ２−Ｖcom)・Ｃsdb／Ｃpix
ここで、Ｖ１およびＶ２は前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第１および第２の映像信号線の電位をそれぞれ表し、Ｖcomは前記共通電極の電位を表し、Ｃsdaは前記画素電極と前記第１の映像信号線との間に形成される寄生容量の値を表し、Ｃsdbは前記画素電極と前記第２の映像信号線との間に形成される寄生容量の値を表し、Ｃpixは前記画素電極と他の電極との間に形成される総容量の値を表す。
【請求項１０】
前記駆動制御回路は、前記第１の表示階調が前記第２の表示階調以下である場合、前記第１の表示階調に対する補正を抑止しまたは所定の同一値により補正を行うことを特徴とする、請求項１に記載の表示装置。
【請求項１１】
表示すべき画像を所定の表示階調で示すよう装置外部から与えられる画像信号に対応する複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御回路とを備える表示装置であって、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
前記複数の画素形成部に共通的に設けられた共通電極と、
前記画素電極と前記共通電極とによって形成される画素容量と、
前記画素容量に保持される電圧に応じた表示階調で画素を表示する電気光学素子とを含み、
前記駆動制御回路は、
各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第１の表示階調を補正するための階調補正量であって、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化および前記第１の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動を補償するための階調補正量を、前記第１の表示階調および前記第２の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第２の表示階調の組み合わせに対応づけて、所定の間隔をあけた前記第１および第２の表示階調毎に格納しているルックアップテーブルを保持しているテーブル記憶手段と、
前記テーブル記憶手段に保持されたルックアップテーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の表示階調および前記第１の表示階調に対する前記階調補正量を決定する補正量決定手段と、
前記補正量決定手段により決定される前記階調補正量に基づき、前記第１の表示階調を補正する補正手段とを含み、
前記補正量決定手段は、前記ルックアップテーブルに格納されない前記第１または第２の表示階調に対応する前記階調補正量を、当該格納されない第１または第２の表示階調の前後の近傍値である前記ルックアップテーブルに格納される２つの表示階調間を線形補間することにより得られた値から所定の値を差し引くことにより得られる値を前記階調補正量として決定することを特徴とする、表示装置。
【請求項１２】
表示すべき画像を所定の表示階調で示すよう装置外部から与えられる画像信号に対応する複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御回路とを備える表示装置であって、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
前記複数の画素形成部に共通的に設けられた共通電極と、
前記画素電極と前記共通電極とによって形成される画素容量と、
前記画素容量に保持される電圧に応じた表示階調で画素を表示する電気光学素子とを含み、
前記駆動制御回路は、
各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第１の表示階調を補正するための階調補正量であって、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化および前記第１の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動を補償するための階調補正量を、前記第１の表示階調および前記第２の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第２の表示階調の組み合わせに対応づけて、所定の間隔をあけた前記第１および第２の表示階調毎に格納しているルックアップテーブルを保持しているテーブル記憶手段と、
前記テーブル記憶手段に保持されたルックアップテーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の表示階調および前記第１の表示階調に対する前記階調補正量を決定する補正量決定手段と、
前記補正量決定手段により決定される前記階調補正量に基づき、前記第１の表示階調を補正する補正手段とを含み、
前記補正量決定手段は、前記ルックアップテーブルに格納されない前記第１または第２の表示階調に対応する前記階調補正量を、当該格納されない第１または第２の表示階調の前後の近傍値である前記ルックアップテーブルに格納される２つの表示階調間を理想的な前記階調補正量の変化を示す曲線に近似する２次以上の曲線を示す数式に基づき非線形補間することにより決定することを特徴とする、表示装置。
【請求項１３】
表示すべき画像を所定の表示階調で示すよう装置外部から与えられる画像信号に対応する複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備える表示装置の駆動方法であって、
前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御ステップを備え、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
前記複数の画素形成部に共通的に設けられた共通電極と、
前記画素電極と前記共通電極とによって形成される画素容量と、
前記画素容量に保持される電圧に応じた表示階調で画素を表示する電気光学素子とを含み、
前記駆動制御ステップは、各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号に示される第１の表示階調を補正するための階調補正量であって、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化および前記第１の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動を補償するための階調補正量を、前記第１の表示階調および前記第２の映像信号線に印加すべき映像信号に示される第２の表示階調の組み合わせに対応づけて、所定の間隔をあけた前記第１および第２の表示階調毎に格納しているルックアップテーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の表示階調および前記第１の表示階調に対する前記階調補正量を決定する補正量決定ステップと、
前記補正量決定ステップにより決定される前記階調補正量に基づき、前記第１の表示階調を補正する補正ステップとを含み、
前記ルックアップテーブルは、前記階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において、前記所定の間隔よりも小さい間隔をあけた前記表示階調毎に前記階調補正量を格納していることを特徴とする駆動方法。
【請求項１４】
請求項１３に記載の駆動方法を所定のコンピュータにおいて実行するためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ等のスイッチング素子を用いた液晶表示装置等のような電圧制御方式のアクティブマトリクス型表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置の表示部は、図２に示すように、複数（Ｎ本）の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）と、当該複数の走査信号線に交差する複数（Ｍ本）の映像信号線ＳＬ（１）〜ＳＬ（Ｍ）と、当該複数の走査信号線と当該複数の映像信号線との交差点にそれぞれ対応してマトリクス状の配置された複数（Ｎ×Ｍ個）の画素形成部Ｐ（１，１）〜Ｐ（Ｎ，Ｍ）とを備えており、各画素形成部は、画素電極Ｅｐｉｘとそれに対向する電極とによって形成される液晶容量（「画素容量」ともいう）Ｃｌｃを含んでいる。図２および図３に示すように、各画素電極Ｅｐｉｘには、それを挟むように２本の映像信号線ＳＬ（ｍ），ＳＬ（ｍ＋１）が配設されており、これら２本の映像信号線のそれぞれと当該画素電極Ｅｐｉｘとの間には寄生容量が存在する。これら２本の映像信号線のうち一方の映像信号線ＳＬ（ｍ）はＴＦＴ１０を介して当該画素電極Ｅｐｉｘに接続されている。以下では、この映像信号線（以下「自ソースライン」という）ＳＬ（ｍ）と当該画素電極Ｅｐｉｘとの間に形成される寄生容量を参照符号“Ｃｓｄａ”で示し、これらの２本の映像信号線のうち他方の映像信号線（以下「他ソースライン」という）ＳＬ（ｍ＋１）と当該画素電極Ｅｐｉｘとの間に形成される寄生容量を参照符号“Ｃｓｄｂ”で示すものとする。なお、この液晶表示装置では、各走査信号線ＧＬ（ｎ）と平行に補助容量線ＣｓＬが形成されており、各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと補助容量線ＣｓＬとの間には補助容量Ｃｃｓが形成されている。
【０００３】
上記のようなアクティブマトリクス型の液晶表示装置では、各画素形成部Ｐ（ｎ，ｍ）において、画素電極Ｅｐｉｘに接続されるＴＦＴ１０がオン状態（導通状態）のとき、自ソースラインＳＬ（ｍ）からＴＦＴ１０を介して電圧が印加され、そのＴＦＴ１０がオフ状態（遮断状態）になると、次にＴＦＴ１０が導通状態となるまでその印加電圧が画素容量Ｃｌｃ（および補助容量Ｃｃｓ）に保持され、その保持電圧に応じて画素が表示される（ｎ＝１，２，…，Ｎ；  ｍ＝１，２，…，Ｍ）。しかし、その画素容量Ｃｌｃを形成する画素電極Ｅｐｉｘは、寄生容量Ｃｓｄａを介して自ソースラインＳＬ（ｍ）に接続されると共に、寄生容量Ｃｓｄｂを介して他ソースラインＳＬ（ｍ＋１）に接続されている。したがって、その画素電極Ｅｐｉｘに接続されるＴＦＴ１０が遮断状態である間において、その画素電極Ｅｐｉｘの電位（画素容量の保持電圧）は、寄生容量Ｃｓｄａを介して自ソースラインＳＬ（ｍ）の電位変化の影響を受けると共に、寄生容量Ｃｓｄｂを介して他ソースラインＳＬ（ｍ＋１）の電位変化の影響を受ける。このようにして画素電極Ｅｐｉｘの電位や画素容量Ｃｌｃにおける保持電圧が映像信号線ＳＬ（ｍ），ＳＬ（ｍ＋１）の電位の影響を受けることにより、液晶の透過光量が変動して所望の階調を得ることができなくなるという現象（「クロストーク」と呼ばれる）が生じる。そして、カラー画像を表示する液晶表示装置では、カラー画像の表示単位としてのＲ（赤）、Ｇ（緑）、Ｂ（青）の画素をそれぞれ形成するための３つの画素形成部が隣接して配置されており、各表示単位に対応する当該３つの画素形成部の間でクロストークによる画素電極の電位への影響（の程度や方向）が異なる場合には、所望の色彩を表示できないという現象（「カラークロストーク」と呼ばれる）が生じる。
【０００４】
ここで液晶表示装置に備えられる階調電圧生成回路では、ＴＦＴ１０のドレイン端子に接続される画素電極Ｅｐｉｘと、そのゲート端子に接続される走査信号線電極との間の寄生容量に基づく液晶への印加電圧の変化（引き込み）を補正するために、また隣接する階調表示における滑らかな輝度変化を実現するために、従来より階調電圧を生成するための抵抗の分圧比がその階調表示特性に合わせて最適化されている。すなわち上記抵抗の分圧比は均等ではなく、したがって表示階調の変化に対して非線形に変化する（比例関係にない）階調電圧が出力されるように設定されている（特許文献１を参照）。
【０００５】
このような構成の階調電圧生成回路において、上記クロストークは、理想的には所定の階調補正値に基づくよりも、上記クロストークによる電位変化量に対応する電圧補正値に基づく方が精度よく補償することができる。寄生容量による電位変化により液晶への実際の印加電圧が変化するからである。
【０００６】
しかし、映像信号線を駆動する映像信号線駆動回路（ソースドライバ）またはこれに映像信号を与える制御回路などに、映像信号電圧を上記電圧補正値により補正する電圧生成回路を新たに設けることは容易ではなく、製造コストがかかる。したがって、クロストークの補償は、表示階調を補正するための階調補正値によることが好適である。
【０００７】
また、一般的な階調電圧生成回路において、（整数の）各階調値に対応して設定される各電圧値は整数でなく小数値である。さらに前述したように、階調値の変化に対する電圧値の変化は非線形である。したがって、上記対応関係に基づき、クロストークによる電位変化量に対応する電圧補正値に相当する階調補正値を適宜精度よく算出することは極めて困難である。
【０００８】
以上のことから、上記クロストークの補償のために、所定の計算式に基づき予め計算しまたは測定することにより得られた上記階調補正値がルックアップテーブルなどの形で保持されていることが好ましい。もっとも、上記階調補正値の数は表示階調数の２乗となるため、その全てが保持される構成を実現することは容易ではなく、実際にはその一部が一定の間隔をあけて離散的にルックアップテーブルに格納されており、これに格納されていない階調補正値は、格納されている階調補正値を線形補間することにより算出されるのが好ましい。
【特許文献１】特開２００１−１００７１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、前述したように階調電圧生成回路は、表示階調の変化に対して非線形に変化する階調電圧を生成するので、ルックアップテーブルに格納されている階調補正値を線形補間することにより得られる階調補正値は、理想の階調補正値とずれを生じることになる。
【００１０】
また、このような階調電圧変化の非線形性による階調補正値のずれは、カラークロストーク補償におけるずれとなる。例えばこのずれは、特定のグラデーションパターンにおいて連続的な色彩の変化が得られずパターンの一部に線が入る現象（「色輪郭」と呼ばれる）として現れる。具体的には、表示画面の上下方向は同色であって左から右方向へ緑色および赤色の明るさがそれぞれ所定量だけ連続的に変化するグラデーションパターンの途中（例えば表示画面の中央付近）において、青色の明るさが右方向へ０から連続的に増加する場合、青色が加わる上記途中部分近傍において、表示画面の上下方向に延びる線が発生する。このような表示不良現象は好ましくなく、可能な限り解消されるべきである。
【００１１】
そこで本発明は、クロストークを補償するための階調補正値の一部を所定のルックアップテーブルに格納する構成であって、これにされていない階調補正値を算出する場合に階調電圧変化の非線形性によるずれを小さくすることにより、理想的なまたは理想に近い階調補正値を算出することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
第１の発明は、表示すべき画像を所定の表示階調で示すよう装置外部から与えられる画像信号に対応する複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御回路とを備える表示装置であって、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
前記複数の画素形成部に共通的に設けられた共通電極と、
前記画素電極と前記共通電極とによって形成される画素容量と、
前記画素容量に保持される電圧に応じた表示階調で画素を表示する電気光学素子とを含み、
前記駆動制御回路は、
各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第１の表示階調を補正するための階調補正量であって、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化および前記第１の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動を補償するための階調補正量を、前記第１の表示階調および前記第２の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第２の表示階調の組み合わせに対応づけて、所定の間隔をあけた前記第１および第２の表示階調毎に格納しているルックアップテーブルを保持しているテーブル記憶手段と、
前記テーブル記憶手段に保持されたルックアップテーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の表示階調および前記第１の表示階調に対する前記階調補正量を決定する補正量決定手段と、
前記補正量決定手段により決定される前記階調補正量に基づき、前記第１の表示階調を補正する補正手段とを含み、
前記テーブル記憶手段は、前記階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において、前記所定の間隔よりも小さい間隔をあけた前記表示階調毎に前記階調補正量を格納しているルックアップテーブルを保持していることを特徴とする。
【００１３】
第２の発明は、第１の発明において、
前記テーブル記憶手段は、前記第１の表示階調が０近傍の所定の値である範囲内において、前記所定の間隔よりも小さい間隔をあけた前記表示階調毎に前記階調補正量を格納しているルックアップテーブルを保持していることを特徴とする。
【００１４】
第３の発明は、第１の発明において、
前記テーブル記憶手段は、前記第１および第２の表示階調が０近傍の所定の値である範囲内において、前記所定の間隔よりも小さい間隔をあけた前記表示階調毎に前記階調補正量を格納しているルックアップテーブルを保持していることを特徴とする。
【００１５】
第４の発明は、第１の発明において、
前記テーブル記憶手段は、
前記表示階調における最小値から最大値までをｍ個（ｍは前記最大値未満の整数）に等分割して得られるｍ×ｍのマトリクスを形成する前記第１および第２の表示階調の組み合わせに対応づけて前記階調補正量を格納している第１のルックアップテーブルと、
前記階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において、前記所定の間隔よりも小さい間隔をあけた表示階調毎に前記階調補正量を格納している第２のルックアップテーブルと
を保持していることを特徴とする。
【００１６】
第５の発明は、第１から第４までのいずれかの発明において、
前記補正量決定手段は、前記ルックアップテーブルに格納されない前記第１または第２の表示階調に対応する前記階調補正量を、当該格納されない第１または第２の表示階調の前後の近傍値である前記ルックアップテーブルに格納される２つの表示階調間を線形補間することにより決定することを特徴とする。
【００１７】
第６の発明は、第５の発明において、
前記補正量決定手段は、前記２つの表示階調を線形補間することにより得られた値から所定の値を差し引くことにより得られる値を前記階調補正量として決定することを特徴とする。
【００１８】
第７の発明は、第１から第４までのいずれかの発明において、
前記補正量決定手段は、前記ルックアップテーブルに格納されない前記第１または第２の表示階調に対応する前記階調補正量を、当該格納されない第１または第２の表示階調の前後の近傍値である前記ルックアップテーブルに格納される２つの表示階調間を理想的な前記階調補正量の変化を示す曲線に近似する２次以上の曲線を示す数式に基づき非線形補間することにより決定することを特徴とする。
【００１９】
第８の発明は、第１の発明において、
前記テーブル記憶手段は、下記の式で定義される補正電圧ΔＶ1bに対応する階調補正量を格納している前記ルックアップテーブルを保持していることを特徴とする：
ΔＶ1b＝（Ｖ２−Ｖcom)・Ｃsdb／Ｃpix
ここで、Ｖ２は前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の映像信号線の電位を表し、Ｖcomは前記共通電極の電位を表し、Ｃsdbは前記画素電極と前記第２の映像信号線との間に形成される前記寄生容量の値を表し、Ｃpixは前記画素電極と他の電極との間に形成される総容量の値を表す。
【００２０】
第９の発明は、第８の発明において、
前記テーブル記憶手段は、下記の式で定義される補正電圧ΔＶ1に対応する階調補正量を格納している前記ルックアップテーブルを保持していることを特徴とする：
ΔＶ1＝（Ｖ１−Ｖcom)・Ｃsda／Ｃpix＋（Ｖ２−Ｖcom)・Ｃsdb／Ｃpix
ここで、Ｖ１およびＶ２は前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第１および第２の映像信号線の電位をそれぞれ表し、Ｖcomは前記共通電極の電位を表し、Ｃsdaは前記画素電極と前記第１の映像信号線との間に形成される寄生容量の値を表し、Ｃsdbは前記画素電極と前記第２の映像信号線との間に形成される寄生容量の値を表し、Ｃpixは前記画素電極と他の電極との間に形成される総容量の値を表す。
【００２１】
第１０の発明は、第１の発明において、
前記駆動制御回路は、前記第１の表示階調が前記第２の表示階調以下である場合、前記第１の表示階調に対する補正を抑止しまたは所定の同一値により補正を行うことを特徴とする。
【００２２】
第１１の発明は、表示すべき画像を所定の表示階調で示すよう装置外部から与えられる画像信号に対応する複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御回路とを備える表示装置であって、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
前記複数の画素形成部に共通的に設けられた共通電極と、
前記画素電極と前記共通電極とによって形成される画素容量と、
前記画素容量に保持される電圧に応じた表示階調で画素を表示する電気光学素子とを含み、
前記駆動制御回路は、
各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第１の表示階調を補正するための階調補正量であって、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化および前記第１の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動を補償するための階調補正量を、前記第１の表示階調および前記第２の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第２の表示階調の組み合わせに対応づけて、所定の間隔をあけた前記第１および第２の表示階調毎に格納しているルックアップテーブルを保持しているテーブル記憶手段と、
前記テーブル記憶手段に保持されたルックアップテーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の表示階調および前記第１の表示階調に対する前記階調補正量を決定する補正量決定手段と、
前記補正量決定手段により決定される前記階調補正量に基づき、前記第１の表示階調を補正する補正手段とを含み、
前記補正量決定手段は、前記ルックアップテーブルに格納されない前記第１または第２の表示階調に対応する前記階調補正量を、当該格納されない第１または第２の表示階調の前後の近傍値である前記ルックアップテーブルに格納される２つの表示階調間を線形補間することにより得られた値から所定の値を差し引くことにより得られる値を前記階調補正量として決定することを特徴とする。
【００２３】
第１２の発明は、表示すべき画像を所定の表示階調で示すよう装置外部から与えられる画像信号に対応する複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部と、前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御回路とを備える表示装置であって、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
前記複数の画素形成部に共通的に設けられた共通電極と、
前記画素電極と前記共通電極とによって形成される画素容量と、
前記画素容量に保持される電圧に応じた表示階調で画素を表示する電気光学素子とを含み、
前記駆動制御回路は、
各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第１の表示階調を補正するための階調補正量であって、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化および前記第１の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動を補償するための階調補正量を、前記第１の表示階調および前記第２の映像信号線に印加すべき映像信号に対応する前記画像信号に含まれる第２の表示階調の組み合わせに対応づけて、所定の間隔をあけた前記第１および第２の表示階調毎に格納しているルックアップテーブルを保持しているテーブル記憶手段と、
前記テーブル記憶手段に保持されたルックアップテーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の表示階調および前記第１の表示階調に対する前記階調補正量を決定する補正量決定手段と、
前記補正量決定手段により決定される前記階調補正量に基づき、前記第１の表示階調を補正する補正手段とを含み、
前記補正量決定手段は、前記ルックアップテーブルに格納されない前記第１または第２の表示階調に対応する前記階調補正量を、当該格納されない第１または第２の表示階調の前後の近傍値である前記ルックアップテーブルに格納される２つの表示階調間を理想的な前記階調補正量の変化を示す曲線に近似する２次以上の曲線を示す数式に基づき非線形補間することにより決定することを特徴とする。
【００２４】
第１３の発明は、表示すべき画像を所定の表示階調で示す複数の映像信号を伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線と、前記複数の映像信号線と前記複数の走査信号線との交差部にそれぞれ対応してマトリクス状に配置された複数の画素形成部とを備える表示装置の駆動方法であって、
前記複数の映像信号線および前記複数の走査信号線を駆動するための駆動制御ステップを備え、
各画素形成部は、
対応する交差点を通過する走査信号線に印加される信号に応じて導通状態または遮断状態となるスイッチング素子と、
対応する交差点を通過する映像信号線に前記スイッチング素子を介して接続された画素電極と、
前記複数の画素形成部に共通的に設けられた共通電極と、
前記画素電極と前記共通電極とによって形成される画素容量と、
前記画素容量に保持される電圧に応じた表示階調で画素を表示する電気光学素子とを含み、
前記駆動制御ステップは、
各画素形成部の画素電極にスイッチング素子を介して接続される第１の映像信号線に印加すべき映像信号に示される第１の表示階調を補正するための階調補正量であって、当該画素電極との間に寄生容量が形成されるように配置された第２の映像信号線の電位変化による当該画素形成部の画素容量における保持電圧の変動を補償するための階調補正量を、前記第１の表示階調および前記第２の映像信号線に印加すべき映像信号に示される第２の表示階調の組み合わせに対応づけて、所定の間隔をあけた前記第１および第２の表示階調毎に格納しているルックアップテーブルを参照することにより、前記スイッチング素子が前記導通状態から遮断状態へと変化する時点における前記第２の表示階調に対する前記階調補正量を決定する補正量決定ステップと、
前記補正量決定ステップにより決定される前記階調補正量に基づき、前記第１の表示階調を補正する補正ステップとを含み、
前記ルックアップテーブルは、前記階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において、前記所定の間隔よりも小さい間隔をあけた前記表示階調毎に前記階調補正量を格納していることを特徴とする。
【００２５】
第１４の発明は、第１３の発明に記載の駆動方法を所定のコンピュータにおいて実行するためのプログラムである。
【発明の効果】
【００２６】
上記第１の発明によれば、テーブル記憶手段に記憶されるルックアップテーブルに、いわゆるクロストークを補償するための階調補正量の一部が所定の間隔をあけた表示階調毎に一定の間隔をあけて格納されるとともに、階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において、上記所定の間隔よりも小さい間隔をあけた表示階調毎に上記階調補正量が格納されている。なお、このルックアップテーブルは１つのルックアップテーブルのみからなるものであってもよいし、異なる２つ以上のルックアップテーブルを組み合わせてなるものであってもよい。このようなルックアップテーブルに基づき階調補正量を算出することにより、階調電圧変化の非線形性によるずれを小さくすることができ、理想的なまたは理想に近い階調補正値を算出することができる。その結果、上記のような簡単な構成でカラークロストークが抑制されることになり、画像表示における色の再現性を容易に向上することができる。また、特に階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において階調補正量が、詳細に定められているので、階調補正量を求めるための処理が高速化され、高精細な表示にも対応可能となる。
【００２７】
上記第２の発明によれば、ルックアップテーブルに、第１の表示階調が０近傍の所定の値である範囲内において上記所定の間隔よりも小さい間隔をあけた表示階調毎に階調補正量が格納される。一般的に、第１の表示階調が０近傍の所定範囲内では、階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形となることが多いので、これらの範囲内で具体的に階調電圧変化の非線形性によるずれを小さくすることができ、理想的なまたは理想に近い階調補正値を算出することができる。
【００２８】
上記第３の発明によれば、ルックアップテーブルに、第１および第２のの表示階調が０近傍の所定の値である範囲内において上記所定の間隔よりも小さい間隔をあけた表示階調毎に階調補正量が格納される。一般的に、第１および第２の表示階調がともに０近傍の所定範囲内では、階調補正量の変化が当該階調補正量に対応する電位の変化に対して特に非線形となることが多いので、これらの範囲内で具体的に階調電圧変化の非線形性によるずれをさらに小さくすることができ、理想的なまたは理想に近い階調補正値を算出することができる。
【００２９】
上記第４の発明によれば、ｍ×ｍのマトリクスを形成する第１のルックアップテーブルと、階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において、所定の間隔よりも小さい間隔をあけた表示階調毎に階調補正量を格納している第２のルックアップテーブルとが設けられるので、さらにこれにより、ルックアップテーブルの構成が簡素化されると共に、ルックアップテーブルを参照して階調補正量を決定するための処理も簡易なものとすることができる。
【００３０】
上記第５の発明によれば、ルックアップテーブルに格納されない階調補正量を、当該格納されない第１または第２の表示階調の前後の近傍値であるルックアップテーブルに格納される２つの表示階調間を線形補間することにより決定するので、簡易な補間計算により上記階調補正量を算出できる。また線形補間することにより決定しても、階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において、所定の間隔よりも小さい間隔をあけた表示階調毎に上記階調補正量が格納されていることから、階調電圧変化の非線形性によるずれを小さくすることができるので、理想的なまたは理想に近い階調補正値を算出することができる。
【００３１】
上記第６の発明によれば、線形補間することにより得られた値から所定の値（負の値であってもよい）を差し引くことにより得られる値を階調補正量として決定するので、一般的な線形補間により得られる値よりも、より理想的なまたは理想に近い階調補正値を算出することができる。
【００３２】
上記第７の発明によれば、ルックアップテーブルに格納されない階調補正量を、当該格納されない第１または第２の表示階調の前後の近傍値であるルックアップテーブルに格納される２つの表示階調間を２次以上の近似曲線を示す数式に基づき非線形補間するので、線形補間における場合よりも理想的なまたは理想に近い階調補正値を算出することができる。
【００３３】
上記第８の発明によれば、ルックアップテーブルには補正電圧ΔＶ1bに対応する階調補正量が格納されているので、画素電極と第２の映像信号線との間の寄生容量に起因するクロストークを正確に補償することができる。
【００３４】
上記第９の発明によれば、ルックアップテーブルには補正電圧ΔＶ1に対応する階調補正量が格納されているので、画素電極と第１および第２の映像信号線との間の寄生容量に起因するクロストークを正確に補償することができる。
【００３５】
上記第１０の発明によれば、第１の表示階調が第２の表示階調以下である場合、第１の表示階調に対する補正が抑止されまたは所定の同一値により補正されるので、階調補正量を決定するための処理を簡素化することができる。
【００３６】
上記第１１の発明によれば、上記第１の発明に示されるルックアップテーブルのようにから階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において、上記所定の間隔よりも小さい間隔をあけた表示階調毎に上記階調補正量が格納されていないが、線形補間することにより得られた値から所定の値（負の値であってもよい）を差し引くことにより得られる値を階調補正量として決定するので、一般的な線形補間により得られる値よりも、結果的により理想的なまたは理想に近い階調補正値を算出することができる。
【００３７】
上記第１２の発明によれば、上記第１の発明に示されるルックアップテーブルのようにから階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において、上記所定の間隔よりも小さい間隔をあけた表示階調毎に上記階調補正量が格納されていないが、２次以上の近似曲線を示す数式に基づき非線形補間するので、線形補間における場合よりも理想的なまたは理想に近い階調補正値を算出することができる。
【００３８】
上記第１３の発明によれば、上記第１の発明と同様の駆動方法により、同様の効果を奏することができる。
【００３９】
上記第１４の発明によれば、上記第１３の発明と同様のプログラムにより、同様の効果を奏することができる。
【発明を実施するための最良の形態】
【００４０】
以下、本発明の実施形態について添付図面を参照しつつ説明する。以下の説明では、表示部は垂直配向方式であってノーマリブラックとなるように構成されており、駆動方式としては、液晶への印加電圧が１水平走査期間毎に反転するとともに、さらに１フレーム期間毎にも反転するいわゆるフレーム反転駆動方式が採用されているものとするが、本発明はこれに限定されるものではなく、例えばさらに１垂直走査期間毎にも極性が反転するいわゆるドット反転駆動方式が採用されてもよい。
【００４１】
＜１．  液晶表示装置の全体構成および動作＞
図１は、本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、表示制御回路２００、ソースドライバ（映像信号線駆動回路）３００、およびゲートドライバ（走査信号線駆動回路）４００からなる駆動制御部と、表示部５００とを備えている。表示部５００は、複数本（Ｍ本）の映像信号線ＳＬ（１）〜ＳＬ（Ｍ）と、複数本（Ｎ本）の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）と、それら複数本の映像信号線ＳＬ（１）〜ＳＬ（Ｍ）と複数本の走査信号線ＧＬ（１）〜ＧＬ（Ｎ）との交差点にそれぞれ対応して設けられた複数個（Ｍ×Ｎ個）の画素形成部を含んでおり（以下、走査信号線ＧＬ（ｎ）と映像信号線ＳＬ（ｍ）との交差点に対応する画素形成部を参照符号“Ｐ（ｎ，ｍ）”で示すものとする。）、図２および図３に示すような構成となっている。ここで、図２は、本実施形態における表示部５００の構成を模式的に示し、図３は、この表示部５００における画素形成部Ｐ（ｎ，ｍ）の等価回路を示している。
【００４２】
図２および図３に示すように、各画素形成部Ｐ（ｎ，ｍ）は、対応する交差点を通過する走査信号線ＳＬ（ｎ）にゲート端子が接続されるとともに当該交差点を通過する映像信号線ＳＬ（ｍ）にソース端子が接続されたスイッチング素子であるＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐｉｘと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）に共通的に設けられた共通電極Ｅｃｏｍと、上記複数個の画素形成部Ｐ（ｉ，ｊ）（ｉ＝１〜Ｎ、ｊ＝１〜Ｍ）に共通的に設けられ画素電極Ｅｐｉｘと共通電極Ｅｃｏｍとの間に挟持された電気光学素子としての液晶層とによって構成される。
【００４３】
なお、各画素形成部Ｐ（ｎ，ｍ）は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）のいずれかの色を表示するものであって、図２に示すように、同じ色を表示する画素形成部Ｐ（ｎ，ｍ）が映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に沿って配置されており、かつ走査信号線ＧＬ（１）〜ＧＬ（Ｎ）に沿った方向にＲＧＢの順で配置されている。
【００４４】
各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと、それに液晶層を挟んで対向する共通電極Ｅｃｏｍとによって液晶容量（「画素容量」ともいう）Ｃｌｃが形成されている。各画素電極Ｅｐｉｘには、それを挟むように２本の映像信号線ＳＬ（ｍ），ＳＬ（ｍ＋１）が配設されており、これら２本の映像信号線のうち一方の映像信号線ＳＬ（ｍ）である自ソースラインは、ＴＦＴ１０を介して当該画素電極Ｅｐｉｘに接続されている。この自ソースラインと画素電極Ｅｐｉｘの間には寄生容量Ｃｓｄａが存在し、これら２本の映像信号線のうち他方の映像信号線ＳＬ（ｍ＋１）である他ソースラインと画素電極Ｅｐｉｘの間には寄生容量Ｃｓｄｂが存在している。また、各走査信号線ＧＬ（ｎ）と平行に補助容量線ＣｓＬが形成されており、各画素形成部Ｐ（ｎ，ｍ）では、画素電極Ｅｐｉｘと補助容量線ＣｓＬとの間に補助容量Ｃｃｓが形成されている。なお、１つの画素形成部Ｐ（ｎ，ｍ）において画素電極Ｅｐｉｘと他の電極との間に形成される全容量（すなわち画素電極Ｅｐｉｘに繋がる全容量）を「画素総容量」といい、参照符号“Ｃｐｉｘ”で示すものとする。また、これらの容量Ｃｌｃ、Ｃｓｄａ，Ｃｓｄｂ，Ｃｃｓ，Ｃｐｉｘの容量値も、同じ符号“Ｃｌｃ”，“Ｃｓｄａ”，“Ｃｓｄｂ”，“Ｃｃｓ”，“Ｃｐｉｘ”でそれぞれ示すものとする。
【００４５】
表示制御回路２００は、外部から送られる表示データ信号ＤＡＴとタイミング制御信号ＴＳとを受け取り、デジタル画像信号ＤＶと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫを出力する。
【００４６】
ここで、外部からの表示データ信号ＤＡＴは、それぞれ１つの画素形成部に与えられるべき６ビットのデータである赤色表示データＤＲ、緑色表示データＤＧ、および青色表示データＤＢからなる合計１８ビットのパラレルデータを含んでいる。
【００４７】
ソースドライバ３００は、表示制御回路２００から出力されたデジタル画像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、表示部５００内の各画素形成部Ｐ（ｎ，ｍ）の画素容量Ｃｌｃ（および補助容量Ｃｃｓ）を充電するために駆動用映像信号を各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加する。このとき、ソースドライバ３００では、ソースクロック信号ＳＣＫのパルスが発生するタイミングで、各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加すべき電圧を示すデジタル画像信号ＤＶが順次に保持される。そして、ラッチストローブ信号ＬＳのパルスが発生するタイミングで、上記保持されたデジタル画像信号ＤＶがアナログ電圧に変換される。
【００４８】
このようなＤ／Ａ変換は、Ｄ／Ａ変換回路を含む階調電圧生成回路により行われる。この階調電圧生成回路は、例えばソースドライバ３００の外部から与えられる階調電圧生成のための基準電圧を分圧することにより、各表示階調に対応するアナログ電圧を生成する。
【００４９】
この階調電圧生成回路により生成されたアナログ電圧は、駆動用映像信号として全ての映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に一斉に印加される。すなわち、本実施形態においては、映像信号線ＳＬ（１）〜ＳＬ（Ｍ）の駆動方式には線順次駆動方式が採用されている。
【００５０】
ゲートドライバ４００は、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、各走査信号線ＧＬ（１）〜ＧＬ（Ｎ）にアクティブな走査信号を印加する。
【００５１】
以上のようにして、各映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に駆動用映像信号が印加され、各走査信号線ＧＬ（１）〜ＧＬ（Ｎ）に走査信号が印加されることにより、表示部５００に画像が表示される。なお、共通電極Ｅｃｏｍおよび補助容量線ＣｓＬは、不図示の電源回路により所定電圧の供給を受けて共通電極電位Ｖｃｏｍに保持される。
【００５２】
＜２．  表示制御回路の構成および動作＞
図４は、本実施形態における表示制御回路２００の構成図である。この表示制御回路２００は、基本ＬＵＴ２１と、詳細ＬＵＴ２２と、階調補正部２３と、タイミング制御部２４とを備えている。なお、ＬＵＴとは、隣り合う２つの画素形成部に与えられるべき表示階調と、クロストークを補償するための補正階調値とが対応づけられたルックアップテーブル（Look Up Table）を指し、図示されない半導体メモリ等の記憶手段における所定の記憶領域に記憶されている。以下ではこのＬＵＴが記憶されたメモリ等そのものをルックアップテーブルとも呼ぶ。
【００５３】
タイミング制御部２４は、外部から送られるタイミング制御信号ＴＳを受け取り、階調補正部２３の動作を制御するための制御信号ＣＬＴと、表示部５００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳ、ゲートスタートパルス信号ＧＳＰ、およびゲートクロック信号ＧＣＫとを出力する。
【００５４】
階調補正部２３は、外部から送られる表示データ信号ＤＡＴと、タイミング制御部２４から出力される制御信号ＣＴとを受け取り、基本ＬＵＴ２１と詳細ＬＵＴ２２とに基づいて表示データ信号ＤＡＴを補正することにより各駆動用映像信号Ｓ（ｍ）を補正してクロストークによる画素容量における保持電圧の変動を補償する。すなわち階調補正部２３は、各画素形成部Ｐ（ｎ，ｍ）における画素容量Ｃｌｃの保持電圧に対する隣接映像信号線ＳＬ（ｍ）およびＳＬ（ｍ＋１）の電位変化による影響（クロストーク）を補償するために、表示データ信号ＤＡＴを構成する赤色表示データＤＲ、緑色表示データＤＧ、および青色表示データＤＢに対して補正を行い、補正後のこれらの信号を各色の表示データを含むデジタル画像信号ＤＶとして出力する。なお、階調補正部２３は、隣接映像信号線ＳＬ（ｍ＋１）の電位変化による影響のみを補償するための補正を行ってもよい。
【００５５】
このデジタル画像信号ＤＶは（ＲＧＢ各６ビット合計１８ビットのパラレルデータとして）ソースドライバ３００に供給される。ソースドライバ３００では、そのデジタル画像信号ＤＶが各色毎にアナログ電圧に変換され、駆動用映像信号として対応する映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に印加される。このようにして映像信号線ＳＬ（１）〜ＳＬ（Ｍ）に駆動用映像信号として印加された電圧は、それぞれ、ゲートドライバ４００によるアクティブな走査信号の順次的な印加によって導通状態となったＴＦＴ１０を介して、各画素形成部Ｐ（ｎ，ｍ）の画素電極Ｅｐｉｘに印加され、当該画素形成部Ｐ（ｎ，ｍ）の画素容量Ｃｌｃ（および画素総容量Ｃｐｉｘ）に保持される。この画素容量Ｃｌｃにおける保持電圧が液晶に印加されて表示部５００の光の透過率が制御されることで、画像が表示される。
【００５６】
＜３．  階調補正部の詳細＞
＜３．１  階調補正部の構成＞
図５は、本実施形態における階調補正部２３の構成を示すブロック図である。この階調補正部２３は、遅延部３１〜３３と、補正量決定部３４〜３６と、加算器３７〜３９とを備えており、表示データ信号ＤＡＴを構成する赤色表示データＤＲは、遅延部３１と、補正量決定部３６とに入力され、緑色表示データＤＧは、遅延部３２に入力され、青色表示データＤＢは、遅延部３３に入力される。
【００５７】
これらの遅延部３１〜３３は、タイミング制御部２４から与えられる制御信号ＣＴに応じて、同時に与えられる表示データＤＲ，ＤＧ，ＤＢをラッチし、次の表示データＤＲ，ＤＧ，ＤＢを受け取るタイミングで上記ラッチした表示データを出力することにより、受け取ったデータを遅延して出力する。したがって結果的に、遅延部３１〜３３は、入力される表示データを３ドット分（３画素分）、すなわちソースクロック信号ＳＣＫにおける３つのパルス繰り返し周期だけ遅延させる。
【００５８】
ここで、遅延部３１〜３３による遅延された後の表示データＤＲ，ＤＧ，ＤＢをそれぞれ表示データＤＲｄ，ＤＧｄ，ＤＢｄとする。この場合、表示データＤＲｄと表示データＤＧｄ、また表示データＤＧｄと表示データＤＢｄ、さらに表示データＤＢｄと表示データＤＲとは、水平方向に互いに隣接する２つの画素形成部における画素容量Ｃｌｃに保持すべき電圧すなわち液晶への印加電圧に対応する表示データである。いま、表示データＤＲｄに対応する電圧を保持すべき画素容量Ｃｌｃを含む画素形成部Ｐ（ｎ，ｍ）に着目すると、その画素形成部Ｐ（ｎ，ｍ）における画素電極ＥｐｉｘにＴＦＴ１０を介して接続される映像信号線は、当該表示データＤＲｄに対応する電圧がソースドライバ３００から印加される自ソースラインＳＬ（ｍ）に相当する。そして、表示データＤＧｄに対応する電圧を保持すべき画素容量Ｃｌｃを含む隣接画素形成部Ｐ（ｎ，ｍ＋１）における画素電極ＥｐｉｘにＴＦＴ１０を介して接続される映像信号線は、当該表示データＤＧｄに対応する電圧がソースドライバ３００から印加される映像信号線であって、上記着目画素形成部Ｐ（ｎ，ｍ）から見ると他ソースラインＳＬ（ｍ＋１）に相当する（図２および図３を参照）。
【００５９】
これらの関係は、表示データＤＧｄと表示データＤＢｄとの関係、および表示データＤＢｄと表示データＤＲとの関係においても同様である。すなわち、表示データＤＧｄに対応する電圧を保持すべき画素容量Ｃｌｃを含む画素形成部Ｐ（ｎ，ｍ＋１）に着目すると、その画素形成部Ｐ（ｎ，ｍ）に接続される映像信号線は、当該表示データＤＧｄに対応する電圧が印加される自ソースラインＳＬ（ｍ＋１）に相当する。そして、表示データＤＢｄに対応する電圧を保持すべき画素容量Ｃｌｃを含む隣接画素形成部Ｐ（ｎ，ｍ＋２）に接続される映像信号線は、当該表示データＤＧｄに対応する電圧が印加される映像信号線であって、上記着目画素形成部Ｐ（ｎ，ｍ＋１）から見ると他ソースラインＳＬ（ｍ＋２）に相当する。また、表示データＤＢｄに対応する電圧を保持すべき画素容量Ｃｌｃを含む画素形成部Ｐ（ｎ，ｍ＋２）に着目すると、その画素形成部Ｐ（ｎ，ｍ＋２）に接続される映像信号線は、当該表示データＤＢｄに対応する電圧が印加される自ソースラインＳＬ（ｍ＋２）に相当する。そして、表示データＤＲに対応する電圧を保持すべき画素容量Ｃｌｃを含む隣接画素形成部Ｐ（ｎ，ｍ＋３）に接続される映像信号線は、当該表示データＤＲに対応する電圧が印加される映像信号線であって、上記着目画素形成部Ｐ（ｎ，ｍ＋２）から見ると他ソースラインＳＬ（ｍ＋３）に相当する。
【００６０】
なお、前述したように表示データＤＲ，ＤＧ，ＤＢは同時に与えられるため、これらのデータと次の表示データＤＲとを同時に得るためには表示データＤＲ，ＤＧ，ＤＢを遅延部３１〜３３により遅延すればよい。このようにして表示データＤＢｄと表示データＤＲを同時に得ることができるので、表示データＤＲｄ，ＤＧｄとともに表示データＤＢｄに対しても補正を行うことができる。ここで、表示データＤＲ，ＤＧ，ＤＢを含むデジタル画像信号ＤＶを上記のように遅延させ、遅延前のデジタル画像信号ＤＶと遅延後のデジタル画像信号ＤＶ’とに基づき、表示データＤＢｄと表示データＤＲを同時に得る構成であってもよい。
【００６１】
補正量決定部３４は、このようにして得られた自ソースラインＳＬ（ｍ）に印加すべき電圧に対応するデータ（以下「自ソースデータ」という）である表示データＤＲｄと、他ソースラインＳＬ（ｍ＋１）に印加すべき電圧に対応するデータ（以下「他ソースデータ」という）である表示データＤＧｄとに基づき、後述する基本ＬＵＴ２１および詳細ＬＵＴ２２を参照することにより、自ソースデータである表示データＤＲｄに対する階調補正量ΔＬＲを決定する。
【００６２】
また同様に、補正量決定部３５は、自ソースラインＳＬ（ｍ＋１）に印加すべき電圧に対応するデータである表示データＤＧｄと、他ソースラインＳＬ（ｍ＋２）に印加すべき電圧に対応するデータである表示データＤＢｄとに基づき、基本ＬＵＴ２１および詳細ＬＵＴ２２を参照することにより、自ソースデータである表示データＤＧｄに対する階調補正量ΔＬＧを決定する。
【００６３】
さらに同様に、補正量決定部３６は、自ソースラインＳＬ（ｍ＋２）に印加すべき電圧に対応するデータである表示データＤＢｄと、他ソースラインＳＬ（ｍ＋３）に印加すべき電圧に対応するデータである表示データＤＲとに基づき、基本ＬＵＴ２１および詳細ＬＵＴ２２を参照することにより、自ソースデータである表示データＤＢｄに対する階調補正量ΔＬＢを決定する。
【００６４】
加算器３７は、上記のようにして決定された階調補正量ΔＬＲを表示データＤＲｄに加算することにより表示データＤＲｄを補正し、その補正後の表示データを他色のデータとともにデジタル画像信号ＤＶとして出力する。
【００６５】
また同様に、加算器３８は、階調補正量ΔＬＧを表示データＤＧｄに加算することにより表示データＤＧｄを補正し、その補正後の表示データを他色のデータとともにデジタル画像信号ＤＶとして出力する。
【００６６】
さらに同様に、加算器３８は、階調補正量ΔＬＢを表示データＤＢｄに加算することにより表示データＤＢｄを補正し、その補正後の表示データを他色のデータとともにデジタル画像信号ＤＶとして出力する。
【００６７】
＜３．２  階調補正の原理＞
上記のように本実施形態は、各画素形成部Ｐ（ｎ，ｍ）において、ＴＦＴ１０が導通状態のときに、対応する映像信号線ＳＬ（ｍ）である自ソースラインの電圧が画素電極Ｅｐｉｘに印加されて、画素電極電位Ｖｐｉｘが自ソースラインＳＬ（ｍ）に電位に等しくなるまで充電され、その後にＴＦＴ１０が遮断状態になると、その遮断状態の間、その充電電位が維持される。しかし、実際には、ＴＦＴ１０が遮断状態の間、画素電極Ｅｐｉｘの電位Ｖｐｉｘ（および画素容量Ｃｌｃにおける保持電圧）は、当該画素電極Ｅｐｉｘを挟むように配置された２本の映像信号線すなわち自ソースラインＳＬ（ｍ）と他ソースラインＳＬ（ｍ＋１）の電位変化の影響を受ける。すなわち、図２および図３に示すように、各画素電極Ｅｐｉｘには、自ソースラインＳＬ（ｍ）との間に寄生容量Ｃｓｄａが、他ソースラインＳＬ（ｍ＋１）との間に寄生容量Ｃｓｄｂがそれぞれ存在する。これにより、画素電極Ｅｐｉｘの電位Ｖｐｉｘは、それに接続されるＴＦＴ１０が遮断状態の間（すなわち当該ＴＦＴ１０のゲート端子に与えられる走査信号Ｇ（ｎ）が非アクティブの間）、寄生容量Ｃｓｄａを介して自ソースラインＳＬ（ｍ）の電位変化の影響を受けると共に、寄生容量Ｃｓｄｂを介して他ソースラインＳＬ（ｍ＋１）の電位変化の影響を受ける。
【００６８】
このような寄生容量Ｃｓｄａ，Ｃｓｄｂに起因する画素電極電位Ｖｐｉｘ（画素容量Ｃｌｃでの保持電圧）の変動を補償するために、すなわちクロストークを補償するために、本実施形態では、基本ＬＵＴ２１および詳細ＬＵＴ２２を参照してデジタル画像信号ＤＶに含まれる各色の表示データＤＲ，ＤＧ，ＤＢの値が補正される。以下、この補正の原理につき説明する。
【００６９】
各画素形成部Ｐ（ｎ，ｍ）の画素電極電位Ｖｐｉｘに対する自ソースラインＳＬ（ｍ）の電位変化による影響の大きさと方向は、ＴＦＴ１０が導通状態から遮断状態へと変化する時点の自ソースラインＳＬ（ｍ）の電位（以下これを“Ｖ１”で示す）を基準として当該遮断状態において自ソースラインＳＬ（ｍ）の電位がどのように変化したかによって決まる。ここで、電位Ｖ１は、画素容量Ｃｌｃに液晶への印加電圧を保持させるための駆動用映像信号Ｓ（ｍ）の電位すなわち画素形成部Ｐ（ｎ，ｍ）への書き込み電位と見なすことができる。ところで本実施形態では、液晶への印加電圧が１水平走査期間毎に反転するように各映像信号線ＳＬ（ｊ）（ｊ＝１〜Ｍ）が駆動されるライン反転駆動方式が採用されているので、すなわち各フレーム期間において駆動用映像信号Ｓ（ｊ）の電圧が共通電極電位Ｖｃｏｍを基準として略交流化されているので、いずれの映像信号線ＳＬ（ｊ）（ｊ＝１〜Ｍ）の時間平均も共通電極電位Ｖｃｏｍに等しいと見なすことができる。したがって、自ソースラインＳＬ（ｍ）の電位変化による画素電極電位Ｖｐｉｘの変化分ΔＶ1aは、容量比も考慮すると、下式のようになる。
ΔＶ1a＝（Ｖcom−Ｖ１)・Ｃsda／Ｃpix    …（１）
ここで、Ｃｐｉｘは画素電極Ｅｐｉｘに接続される総容量であり（Ｃpix≒Ｃcl＋Ｃcs）、画素電極電位Ｖｐｉｘは、ΔＶ1a＞０のときは上昇しΔＶ1a＜０のときは低下するように影響される。
【００７０】
同様に、他ソースラインＳＬ（ｍ＋１）の電位変化による影響の大きさと方向も、ＴＦＴ１０が導通状態から遮断状態へと変化する時点の他ソースラインＳＬ（ｍ＋１）の電位（以下これを“Ｖ２”で示す）を基準として当該遮断状態において他ソースラインＳＬ（ｍ＋１）の電位がどのように変化したかによって決まる。ここで電位Ｖ２は、画素容量Ｃｌｃに液晶への印加電圧を保持させるための駆動用映像信号Ｓ（ｍ＋１）の電位すなわち画素形成部Ｐ（ｎ，ｍ＋１）への書き込み電位と見なすことができる。ここで本実施形態では、ライン反転駆動方式が採用されているので、前述したようにいずれの映像信号線ＳＬ（ｊ）（ｊ＝１〜Ｍ）の時間平均も共通電極電位Ｖｃｏｍに等しいと見なすことができる。したがって、他ソースラインＳＬ（ｍ＋１）の電位変化による画素電極電位の変化分ΔＶ1bは、容量比も考慮すると、下式のようになる。
ΔＶ1b＝（Ｖcom−Ｖ２)・Ｃsdb／Ｃpix    …（２）
ここで、画素電極電位は、ΔＶ1b＞０のときは上昇しΔＶ1b＜０のときは低下するように影響される。
【００７１】
よって、自ソースラインＳＬ（ｍ）の電位変化による影響と他ソースラインＳＬ（ｍ＋１）の電位変化による影響との双方を考慮すると、ＴＦＴ１０の遮断状態における画素電極電位Ｖｐｉｘ（画素容量の保持電圧）の変動ΔＶ（ｓ）は
ΔＶ（ｓ）＝ΔＶ1a＋ΔＶ1b      …（３）
となるので、画素電極Ｅｐｉｘの実際の電位ＲＶ（Ｖ１，Ｖ２）は、
ＲＶ（Ｖ１，Ｖ２）＝Ｖ１＋（Ｖcom−Ｖ１)・Ｃsda／Ｃpix
＋（Ｖcom−Ｖ２)・Ｃsdb／Ｃpix      …（４）
となる。ここで、ＲＶ（Ｖａ，Ｖｂ）は、ＴＦＴ１０が導通状態から遮断状態へと変化する時点における自ソースラインＳＬ（ｍ）の電位をＶａとし、他ソースラインＳＬ（ｍ＋１）の電位をＶｂとしたときの、画素電極Ｅｐｉｘにおける実際の電位を示すものとする。
【００７２】
上記式（４）からわかるように、画素電極Ｅｐｉｘの実際の電位ＲＶ（Ｖ１，Ｖ２）を本来の電位Ｖ１に近づけるためには、上記変動ΔＶ（ｓ）が相殺されるように、駆動用映像信号Ｓ（ｍ）として自ソースラインＳＬ（ｍ）に印加すべき電圧を補正すればよい（自ソースラインへの印加電圧の階調補正量ΔＶｍを（Ｖ１−Ｖcom)・Ｃsda／Ｃpix＋（Ｖ２−Ｖcom)・Ｃsdb／Ｃpixとすればよい）。すなわち、ＴＦＴ１０が導通状態から遮断状態に変化する時点における自ソースラインＳＬ（ｍ）の電位Ｖ１および他ソースラインＳＬ（ｍ＋１）の電位Ｖ２にそれぞれ対応する表示階調に基づき、上記式（３）で示される変動ΔＶ（ｓ）を相殺するように、自ソースラインＳＬ（ｍ）に印加すべき電圧を補正すればよい。このためには、例えば図５に示される本実施形態のように、赤色（Ｒ）を形成すべき画素形成部に繋がる自ソースラインＳＬ（ｍ）に印加すべき電圧に対応する赤色表示データＤＲの値を、当該値および緑色（Ｇ）を形成すべき画素形成部に繋がる他ソースラインＳＬ（ｍ＋１）に印加すべき電圧に対応する緑色表示データＤＧの値に基づき、補正量決定部３６で補正することにより、ソースドライバ３００へ供給すべきデジタル画像信号ＤＶを生成すればよい。
【００７３】
なお、上記各電位Ｖ１，Ｖ２，Ｖｃｏｍ等は、実際には各走査信号線ＧＬ（１）〜ＧＬ（Ｎ）の電位変化による（引き込みの）影響を受けるが、説明の便宜のためここではこれらの電位変化による影響が捨象されまたは既に補償されたものとして取り扱うものとする。また、構成を簡易なものとするために上記式（２）に基づき、自ソースラインＳＬ（ｍ）に印加すべき電圧を補正してもよい（自ソースラインへの印加電圧の階調補正量ΔＶｍを（Ｖcom−Ｖ２)・Ｃsdb／Ｃpixとすればよい）。すなわち、ＴＦＴ１０が導通状態から遮断状態に変化する時点における他ソースラインＳＬ（ｍ＋１）の電位Ｖ２に対応する表示階調のみに基づき、自ソースラインＳＬ（ｍ）に印加すべき電圧を補正してもよい。
【００７４】
以上のように、表示データＤＲの値は、自ソースデータである当該表示データＤＲの値と他ソースデータである表示データＤＧの値とにより一意に定まる階調補正量ΔＬＲにより補正され、表示データＤＧ，ＤＢの値も同様にそれぞれの当該自ソースデータと他ソースデータとにより一意に定まる階調補正量ΔＬＧ，ΔＬＢにより補正される。なお、基本ＬＵＴ２１および詳細ＬＵＴ２２に含まれるこれらの階調補正量を決定するため、実際には上記式（４）により得られた電圧値を表示階調に変換する作業が必要であり、この作業は例えば階調電圧生成回路の特性に応じて定められた、電圧値から表示階調を導く詳細な変換テーブルまたは数式に基づき行われる。
【００７５】
もっとも、前述したようにこれらの階調補正量を示す値の数は表示階調数の２乗となるため、その全てを上記式（４）に基づき自ソースデータおよび他ソースデータに関連づけてルックアップテーブルに定めること（および保存すること）は現実的でない。そこで階調電圧変化の非線形性による階調補正量のずれができるだけ小さくなるように、本実施形態では、比較的間隔をあけて定められる自ソースデータおよび他ソースデータに関連づけられた基本ＬＵＴ２１の所定部分をより詳細に定めた詳細ＬＵＴ２２を定めている。以下、詳述する。
【００７６】
＜３．３  各ルックアップテーブルの構成例＞
図６は、基本ルックアップテーブル（ＬＵＴ）の構成例を示す図である。図６に示されるように、この基本ＬＵＴ２１は、図の横方向に沿って変化する自ソースデータの値および図の縦方向に沿って変化する他ソースデータの値の組み合わせと、自ソースデータに対する（上記階調補正量ΔＬＲ，ΔＬＧ，ΔＬＢとなるべき）階調補正量ΔＬとを対応づけるルックアップテーブル（ＬＵＴ）であり、液晶表示装置は垂直配向方式であってノーマリブラックとなるように構成されていることを前提としている。
【００７７】
なお、図６に示される基本ＬＵＴ２１において階調補正量ΔＬが「０」の部分については、補正してもよいが、補正の効果の少ない領域すなわち元々誤差の視認されにくい領域であるので、補正しなくてもよい。これは次の理由による。すなわち、階調補正量ΔＬが「０」の部分は、自ソースラインＳＬ（ｍ）への印加電圧に対応する表示階調値が他ソースラインＳＬ（ｍ＋１）への印加電圧に対応する表示階調値よりも小さくなる領域である。この場合、画素電極Ｅｐｉｘと自ソースラインＳＬ（ｍ）との間にクロストークが発生したとしても、当該画素電極Ｅｐｉｘを含む画素形成部Ｐ（ｎ，ｍ）の表示階調レベルが低いので、そのクロストークが当該画素形成部Ｐ（ｎ，ｍ）の表示レベルに与える影響は小さくなる。
【００７８】
また、図６に示される一点鎖線で囲まれた範囲内の階調補正量ΔＬは、この基本ＬＵＴ２１とは別の詳細ＬＵＴ２２においてさらに詳細に定められている。このように、他ソースデータの値が０から３２までの範囲内である場合にのみ対応する詳細ＬＵＴ２２が設定されるのは、この範囲内において階調電圧生成回路により生成される階調電圧が表示階調の変化に対して特に非線形に変化するからである。なお、上記範囲を示す数値は例であって、上記数値に限定されるわけではない。以下、図７および図８を参照して説明する。
【００７９】
図７は、階調電圧生成回路により生成される階調電圧と対応する表示階調との関係を示す図である。図の縦軸は階調電圧値であり、横軸は表示階調値である。なお、図中では、共通電極電位Ｖｃｏｍを基準とした正極性の階調電圧と負極性の階調電圧とがともに示されている。
【００８０】
図７に示されるように、例えば表示階調が１００〜１５０の範囲において上記対応関係はほぼ線形であるが、上記表示階調が「０」近傍（本実施形態では表示階調が０〜３２の範囲内）において上記対応関係は特に非線形となっている。このように、表示階調が０〜３２の範囲内においては階調電圧が非線形に変化するので、基本ＬＵＴ２１における階調補正量ΔＬを線形補間（直線補間）することにより得られる階調補正量は、理想の階調補正量とずれを生じることになる。そこで、上記範囲内において詳細ＬＵＴ２２を設定することにより、理想の階調補正量とずれを小さくすることができる。
【００８１】
次に、図６に示される点線で囲まれた範囲内（すなわち自ソースデータの値が「３２」であるとき）の階調補正量ΔＬの変化に着目し、上記ずれが実際に小さくなることを図８を参照して具体的に説明する。なお、着目した上記範囲以外であっても詳細ＬＵＴ２２を設定することにより上記ずれは同様に小さくなるが、その説明は省略し以下の説明をもって代える。
【００８２】
図８は、自ソースデータの値が「３２」であるときの詳細ＬＵＴ２２における詳細な階調補正量ΔＬを示す図である。これは、図６に示される点線で囲まれた範囲内の階調補正量ΔＬに相当する。より詳しくは、図８（ａ）は、上記詳細な階調補正量ΔＬと理想的な階調補正量とをともに示す図であり、図８（ｂ）は、詳細ＬＵＴ２２において自ソースデータの値が「３２」であるときの他ソースデータの値を示す図である。なお、図８（ａ）において、縦軸は階調補正量ΔＬを示し、横軸は他ソースデータを示している。また、図８（ａ）内に付された点は、（図８（ｂ）に示される）詳細ＬＵＴ２２における階調補正量ΔＬを示し、実線で描かれた曲線は上記理想的な階調補正量の変化を示し、一点鎖線で描かれた直線は基本ＬＵＴ２１のみが設けられている従来の場合において線形補間を行った場合の階調補正量の変化を示している。
【００８３】
図８（ａ）に示されるように、詳細ＬＵＴ２２において理想的な階調補正量の変化は他ソースデータとの関係で非線形となっており、従来の場合において線形補間を行った場合の階調補正量からは２階調ないし３階調程度ずれている箇所が見られる。これに対して、詳細ＬＵＴ２２における階調補正量ΔＬ（すなわち図８（ａ）内の各点）は、理想的な階調補正量から最大で０．５階調程度のずれしか見られない。よって、この詳細ＬＵＴ２２により階調補正量ΔＬと理想の階調補正量とずれは実際に小さくなることがわかる。
【００８４】
もっとも、詳細ＬＵＴ２２における他ソースデータは、保存すべきデータ量を削減するため、図８（ｂ）に示されるように０から３階調ずつ間隔をあけた値（すなわち０と１以外の４の倍数）となっており、例えば他ソースデータの値が「３」や「５」など詳細ＬＵＴ２２に示されていない値である場合、詳細ＬＵＴ２２から直接階調補正量ΔＬを導き出すことができない。
【００８５】
そこで、ここでは従来の基本ＬＵＴ２１における線形補間と同様の、求めるべき階調補正量ΔＬの前後の近傍値であって基本ＬＵＴ２１に定められる２つの値を直線で結ぶ単純な線形補間が行われる。そうすれば、簡易な補間計算により、詳細ＬＵＴ２２に示されていない他ソースデータに対応する階調補正量ΔＬを導き出すことができる。
【００８６】
また、上記のように基本ＬＵＴ２１に定められる２つの値を補間直線で結ぶ単純な線形補間に代えて、上記直線の傾きと同一の傾きを有し、より理想的な階調補正量の変化に近似するように（すなわち理想値との差分の平均値が小さくなるように）Ｙ切片を変更した直線により、線形補間が行われる構成であってもよい。この構成では、比較的簡単な補間計算により、上記従来例の単純な線形補間に比べて理想的な階調補正量と平均して近い階調補正量ΔＬを導き出すことができる。詳しくは後述する。
【００８７】
しかし、上記のような線形補間では、非線形に変化する階調補正量ΔＬを正確に補間することができないので、より正確に補間するためには非線形補間を行うことが好ましい。ここで、最も正確に補間するためには基本ＬＵＴ２１および詳細ＬＵＴ２２の階調補正量ΔＬを算出する基礎となる上記式（４）によるのが好ましいが、上記式（４）による計算は非常に複雑であり、また電圧値から表示階調値への詳細な変換テーブル等が必要となるので、補間のために上記式（４）を使用することは現実的でない。
【００８８】
そこで、詳細ＬＵＴ２２に示される自ソースデータの表示階調値をＬＡとし、他ソースデータの表示階調値をＬＢとするときの階調補正量ΔＬをこれらの関数Ｆ（ＬＡ，ＬＢ）で表すとき、この関数Ｆ（ＬＡ，ＬＢ）を定める式を上記理想的な階調補正量の変化に近似する２次以上の曲線を示す式とし、この式に基づく非線形補間を行ってもよい。この方法によれば、計算はやや煩雑となるが、非線形に変化する階調補正量ΔＬを正確に補間することができる。詳しくは後述する。
【００８９】
以上のような詳細ＬＵＴ２２に示される階調補正量を使用した補間計算は、補正量決定部３４〜３６により行われれる。なお、補正量決定部３４〜３６は、基本ＬＵＴ２１のみを参照すべきか詳細ＬＵＴ２２を参照すべきかを、他ソースデータの値に基づき判断する。具体的には他ソースデータの値が「３２」以下である場合には詳細ＬＵＴ２２を参照し、「３２」を超える場合には基本ＬＵＴ２１のみを参照する。
【００９０】
また、基本ＬＵＴ２１のみを参照する場合においても、基本ＬＵＴ２１における他ソースデータが示されていない場合には基本ＬＵＴ２１から直接に階調補正量ΔＬを導き出すことができないので、この場合にも補正量決定部３４〜３６によって上記と同様の補間計算が行われる。
【００９１】
ここで、図６および図８に示される基本ＬＵＴ２１および詳細ＬＵＴ２２とは異なる階調補正量が設定されているルックアップテーブルを例に、上記補間計算の結果として得られる階調補正量について、図９から図１１を参照して具体的に説明する。
【００９２】
図９は、色輪郭が生じることがあるグラデーションパターンを生成するためのＲＧＢ各色の表示階調値を示す図である。図９に示す縦軸は表示階調値であり、横軸は表示画面上のＸ座標である。また、赤色（Ｒ）の表示階調値は実線で、緑色（Ｇ）の表示階調値は一点鎖線で、青色（Ｂ）の表示階調値は二点鎖線でそれぞれ示されている。なお、Ｘ座標が同一の画素は全てのＹ座標（０〜２５０）において同じ表示階調であるものとする。
【００９３】
このグラデーションパターンは、前述したような階調電圧変化の非線形性による階調補正量のずれがあるときに色輪郭が生じる。具体的には、Ｘ座標が２００である位置を始点として青色の明るさが右方向へ０から連続的に増加するので、青色が加わる途中部分近傍において、表示画面の上下方向に延びる線が発生する。そこで、（図６に示される基本ＬＵＴ２１とは異なる階調補正量が設定されている）基本ＬＵＴに加えて、さらに（図８に示される詳細ＬＵＴ２２とは異なる階調補正量が設定されている）詳細ＬＵＴを設定することにより、上記により階調電圧変化の非線形性による階調補正量のずれを小さくすることができる。
【００９４】
図１０は、図９に示される緑色（Ｇ）および青色（Ｂ）の表示階調値と、緑色（Ｇ）の表示階調値を自ソースデータとする階調補正量とを拡大して示す図である。図１０において、各表示階調値および階調補正量は表示画面におけるＸ座標が２００から２２０までの範囲が拡大されて示されている。図１０に示されるように、緑色（Ｇ）の表示階調値を自ソースデータとする階調補正量は青色（Ｂ）の表示階調値が増加するにつれて非線形に減少しており、この非線形的な変化は階調電圧の非線形的な変化に近い変化となるよう定められている。したがって、この詳細ＬＵＴに示される階調補正量を使用して緑色（Ｇ）の表示階調値を補正することにより、カラークロストークの正確な補償を行うことができ、その結果として上記色輪郭は解消される。
【００９５】
また、前述したように、詳細ＬＵＴが設けられていない自ソースデータの範囲では基本ＬＵＴのみが使用され、基本ＬＵＴに他ソースデータが示されていない場合には上記補間計算が行われる。
【００９６】
図１１は、図９に示される詳細ＬＵＴの各階調補正量と、２種類の補間計算により得られる階調補正量とを示した図である。図中では、上記詳細ＬＵＴの各階調補正量は三角形の点列で示されている。また上記２種類の補間計算は、上記詳細ＬＵＴが設けられていないと仮定したとき、基本ＬＵＴにおいて当該他ソースデータが示されていない場合に行われる。
【００９７】
なお、これらの補間計算は、基本ＬＵＴに対する補間計算として機能するのみならず、詳細ＬＵＴにおける補間計算としても同様に機能するので、詳細ＬＵＴにおける補間計算に対する説明のために、上記のような仮定を行っても説明の便宜上問題はない。
【００９８】
また、以下の説明は基本ＬＵＴに対して補間計算を行う構成例としても成立するため、本実施形態における詳細ＬＵＴ２２を省略し、以下の補間計算を行う構成であってもよい。この構成においても、階調電圧変化の非線形性によるずれを小さくすることができ、理想的なまたは理想に近い階調補正値を算出することができる。その結果、簡単な構成でカラークロストークが抑制されることになり、画像表示における色の再現性を容易に向上することができる。
【００９９】
図１１において四角形の点列を含む曲線は、上式（４）を参照して得られる上記理想的な階調補正量を示し、Ｙ切片を１０とする直線は、上記従来の線形補間のための直線に対して、より理想的な階調補正量の変化に近似するように（すなわち理想値との差分の平均値が小さくなるように）Ｙ切片を変更した直線を示している。この直線は具体的には次式（５）のようにあらわすことができる。
Ｙ＝−０．５１３７Ｘ＋１０  …（５）
【０１００】
この直線により得られる階調補正量と理想的な階調補正量との差は、従来の線形補間のための直線が示す階調補正量と理想的な階調補正量との差よりも小さくなっており、より良好な線形補間がなされていることがわかる。このようにＹ切片を適宜に設定することは、実際には従来の線形補間により得られる階調補正量に対してＹ切片の差に相当する値を差し引くことにより容易に計算することができる。なお、上記値を差し引くのは、理想的な階調補正量の変化を示す曲線が下に凸であるためである。また、上記値は負の値であってもよい。
【０１０１】
また、図１１において点線の曲線で示した階調補正量は、上記理想的な階調補正量の変化に近似する２次以上の曲線を示す式に従って得られる。この近似による式の導出は周知の近似式算出方法により行うことができる。例えば、この式は、次式（６）のように表すことができる。
Ｙ＝０．０００２Ｘ4 −０．０１１７Ｘ3 ＋０．２９８７Ｘ2
−３．３４７１Ｘ ＋１６．５３１  …（６）
【０１０２】
この曲線に基づく非線形補間により得られる階調補正量と理想的な階調補正量との差は、従来の線形補間または上記式（５）に基づく直線が示す階調補正量と理想的な階調補正量との差よりもかなり小さくなっており、非常に良好な補間がなされていることがわかる。なお、上記の近似式の他、例えばスプライン関数に基づく近似式が使用されてもよい。この場合、図１１に示す範囲外の値を参照して上記近似式を決定すれば、全体としてより滑らかな近似曲線が得られるので、さらに良好な補間をすることができる。
【０１０３】
＜４．  効果＞
以上のように本実施形態によれば、クロストークを補償するための階調補正量の一部を所定の間隔をあけて基本ＬＵＴ２１に格納し、これに格納されていない階調補正量であって階調電圧変化の非線形性によるずれが大きい範囲（例えば階調電圧が０近傍の値）においてさらに詳細ＬＵＴ２２に階調補正量の一部を上記間隔より細かい間隔で格納する。この詳細ＬＵＴ２２を参照して階調補正量を算出することにより、階調電圧変化の非線形性によるずれを小さくすることができ、理想的なまたは理想に近い階調補正値を算出することができる。その結果、上記のような簡単な構成でカラークロストークが抑制されることになり、画像表示における色の再現性を容易に向上することができる。また、特に階調補正量の変化が当該階調補正量に対応する電位の変化に対して非線形である範囲内において階調補正量が詳細に（細かい間隔で）定められているので、階調補正量を求めるための処理が高速化され、高精細な表示にも対応可能となる。
【０１０４】
＜５.  変形例＞
上記実施形態では、他ソースデータの値が０から３２までの範囲内である場合にのみ詳細ＬＵＴ２２が設定されるが、メモリ等に保持すべき階調補正量ΔＬの数を少なくするため、さらに自ソースデータの値が０から３２までの範囲内である場合にのみ詳細ＬＵＴ２２が設定されてもよい。なお、前述したように上記範囲を示す数値は例であって、上記数値に限定されるわけではない。
【０１０５】
上記実施形態では、自ソースデータが詳細ＬＵＴ２２または基本ＬＵＴ２１において設定されている場合であって、かつ他ソースデータが詳細ＬＵＴ２２または基本ＬＵＴ２１において設定されていない場合の補間について説明したが、自ソースデータが詳細ＬＵＴ２２または基本ＬＵＴ２１において設定されている場合の補間についても同様であるので説明を省略する。なお、この場合のおける補間計算も上記と同様に、補正量決定部３４〜３６により行われれる。
【０１０６】
上記実施形態では、詳細ＬＵＴ２２が基本ＬＵＴ２１とは別のデータとして定められているが、そのデータ構造に限定はなく、基本ＬＵＴ２１の一部に詳細ＬＵＴ２２が含まれる１つのルックアップテーブルが備えられる構成であってもよい。具体的には、基本ＬＵＴ２１において、自ソースデータ（または他ソースデータ）が０近傍の値（例えば０階調から３２階調まで）であるときには、他の部分の間隔（たとえ３２階調毎）よりもより細かい間隔（例えば４階調毎）に定められる自ソースデータおよび他ソースデータに対応する階調補正量ΔＬが格納される。この構成では、上記細かい間隔で定められた基本ＬＵＴ２１の一部が詳細ＬＵＴ２２に対応する。また、基本ＬＵＴ２１および詳細ＬＵＴ２２の少なくとも一方が複数のルックアップテーブルからなる構成であってもよい。
【０１０７】
上記実施形態では、基本ＬＵＴ２１および詳細ＬＵＴ２２に示される階調補正量ΔＬは上記式（４）に基づき定められるが、より簡易な式により定められてもよい。例えば、ＬＡが所定の閾値より小さい場合には、Ｆ（ＬＡ，ＬＢ）＝ｔ（ＬＡ−ＬＢ）とし（ｔ＞０）、ＬＡが所定の閾値以上である場合にはＦ（ＬＡ，ＬＢ）＝ｋとする（ｋ≧０）。ここで、表示画素が２５６階調中の１２８階調以上に明るい場合では、ＬＡとＦ（ＬＡ，ＬＢ）とに明確な相関関係が見られなくなるので、この場合には所定の閾値を１２８階調として階調補正量ΔＬを一定値ｋとする簡易な階調補正を行うことが可能である。また、この閾値を超えるまでは好適な階調補正量ΔＬは単調増加するので、ｔ（ＬＡ−ＬＢ）とする簡易な階調補正を行うことが可能である。
【０１０８】
また、基本ＬＵＴ２１および詳細ＬＵＴ２２に示される階調補正量ΔＬは、ＲＧＢ各色の輝度を単色で各表示階調毎に測定し、その合成白輝度（すなわち各色の輝度の和から黒色の輝度の２倍を差し引いた値）の輝度変化に基づき算出されてもよい。その他、この階調補正量ΔＬは周知のあらゆる方法により算出可能である。
【０１０９】
上記実施形態では、全ての範囲において線形補間または非線形補間を行う構成であるが、線形補間や非線形補間を行う範囲に条件を付けてもよい。具体的には、ＬＡ＞ＬＢの場合は従来例のような単純な線形補間、Ｙ切片を適宜に変更した上記線形補間、または２次以上の曲線を示す式に基づく上記非線形補間等を行い、ＬＡ≦ＬＢの場合には階調補正量ΔＬを「０」とする、すなわち補正を抑止する構成であってもよい。この場合には階調補正量ΔＬの算出を簡素化することができる。なお、ここで必ずしも階調補正量ΔＬを「０」とする必要はなく、補正動作を停止するなど結果的に補正を抑止することができる構成であればよい。また、階調補正量ΔＬを「０」以外の所定値（例えば所定の負の値）とすることにより、同一値による補正を行ってもよい。この構成によっても階調補正量ΔＬの算出を簡素化することができる。
【０１１０】
上記実施形態では、クロストークを補償するために表示制御回路２００において表示階調データを補正することにより駆動映像信号として映像信号線に印加すべき電圧が補正されるが、これに代えて、映像信号線に印加すべき電圧を補正するための信号の補正をソースドライバ３００において行う構成としてもよい。
【０１１１】
なお、以上ではアクティブマトリクス型の液晶表示装置を例に挙げて説明したが、アクティブマトリクス型の電圧制御による表示装置であって画素電極と映像信号線との間に寄生容量が存在するような表示装置であれば、液晶表示装置以外にも本発明の適用が可能である。
【図面の簡単な説明】
【０１１２】
【図１】本発明の一実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。
【図２】アクティブマトリクス型液晶表示装置の表示部の構成を模式的に示す図である。
【図３】アクティブマトリクス型液晶表示装置における画素形成部の等価回路を示す回路図である。
【図４】上記実施形態における表示制御回路の構成を示すブロック図である。
【図５】上記実施形態における階調補正部の構成を示すブロック図である。
【図６】上記実施形態において、基本ルックアップテーブル（ＬＵＴ）の構成例を示す図である。
【図７】上記実施形態における階調電圧生成回路により生成される階調電圧と対応する表示階調との関係を示す図である。
【図８】上記実施形態において、自ソースデータの値が「３２」であるときの詳細ＬＵＴにおける詳細な階調補正量を示す図である。
【図９】上記実施形態において、色輪郭が生じることがあるグラデーションパターンを生成するためのＲＧＢ各色の表示階調値を示す図である。
【図１０】上記実施形態において、図９に示される緑色（Ｇ）および青色（Ｂ）の表示階調値と、緑色（Ｇ）の表示階調値を自ソースデータとする階調補正量とを拡大して示す図である。
【図１１】上記実施形態において、図９に示される詳細ＬＵＴの各階調補正量と、２種類の補間計算により得られる階調補正量とを示した図である。
【符号の説明】
【０１１３】
１０          …ＴＦＴ（スイッチング素子）
２１          …基本ＬＵＴ（ルックアップテーブル）
２２          …詳細ＬＵＴ（ルックアップテーブル）
２３          …階調補正部
２４          …タイミング制御部
３１〜３３    …遅延部
３４〜３６    …補正量決定部
３７〜３９    …加算器
２００        …表示制御回路
３００        …ソースドライバ
４００        …ゲートドライバ
５００        …表示部
ＤＶ          …デジタル画像信号
ＤＲ          …赤色表示データ
ＤＧ          …緑色表示データ
ＤＢ          …青色表示データ
Ｃｌｃ        …液晶容量（画素容量）
Ｃｃｓ        …補助容量
Ｃｓｄａ，Ｃｓｄｂ…寄生容量
Ｅｃｏｍ      …共通電極
Ｅｐｉｘ      …画素電極
ＧＬ（ｎ）    …走査信号線（ｎ＝１〜Ｎ）
ＳＬ（ｍ）    …データ号線（ｍ＝１〜Ｍ）
Ｐ（ｎ，ｍ）  …画素形成部（ｎ＝１〜Ｎ、ｍ＝１〜Ｍ）
【図１】
2007178561.tif 000003
【図２】
2007178561.tif 000004
【図３】
2007178561.tif 000005
【図４】
2007178561.tif 000006
【図５】
2007178561.tif 000007
【図６】
2007178561.tif 000008
【図７】
2007178561.tif 000009
【図８】
2007178561.tif 000010
【図９】
2007178561.tif 000011
【図１０】
2007178561.tif 000012
【図１１】
2007178561.tif 000013