(57)【要約】【課題】分離溝の内壁に酸化膜ライナ等を形成することなく、安定した均一な素子分離特性を得るとともに、分離溝へ充填された絶縁物の十分な密着性を確保することを可能とし、大口径の半導体基板に適用しても均一で高い素子分離特性及び均一で十分な埋め込み絶縁物の密着性を得る。【解決手段】分離溝３の内壁面に熱酸化膜４を形成した後、ランプアニール装置を用い、熱酸化膜４の形成時よりも高温、例えば９５０℃で所定の短時間（ここでは例えば３０秒間）、シリコン半導体基板１を加熱処理する。この加熱処理により、熱酸化膜４の少なくとも表層が更に強固で均一な酸化状態となる。【選択図】図１
2007258266.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の素子分離領域に溝を形成する工程と、
前記溝の内壁面を熱酸化する工程と、
前記内壁面を加熱処理する工程と、
前記溝を少なくとも絶縁物で充填する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記加熱処理を、枚様式の加熱装置を用いて前記半導体基板毎に行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記加熱装置がランプアニール装置であることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記加熱処理を、酸素ガス又は酸素を含むガスの雰囲気下で行うことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記加熱処理を、窒素ガス又は窒素を含むガスの雰囲気下で行うことを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記内壁面を熱酸化した後、前記加熱処理の前に、前記内壁面を覆うように窒化膜を形成する工程を更に含むことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
半導体基板の素子分離領域に溝を形成する工程と、
前記溝の内壁面を熱酸化する工程と、
前記内壁面をプラズマ処理する工程と、
前記溝を少なくとも絶縁物で充填する工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項８】
前記プラズマ処理を、酸素ガス又は酸素を含むガスの雰囲気下で行うことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記プラズマ処理を、窒素ガス又は窒素を含むガスの雰囲気下で行うことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記内壁面を熱酸化した後、前記プラズマ処理の前に、前記内壁面を覆うように窒化膜を形成する工程を更に含むことを特徴とする請求項７〜９のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の素子分離領域に形成された溝内に少なくとも絶縁物が充填されてなる素子分離構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年では、半導体素子の更なる微細化・高集積化の要請が高まっており、この要請に応えるべく、半導体基板上に素子活性領域を画定するための素子分離技術としては、半導体基板の素子分離領域に溝を形成し、この溝内を絶縁物で埋め込んで素子分離構造を形成する、ＳＴＩ（Shallow trench Isolation）素子分離技術が主流となってきている。
【０００３】
詳細には、このＳＴＩ素子分離技術では、先ず、半導体基板上に成膜した窒化膜をマスクパターンとして、素子分離領域に分離溝を形成する。次に、分離溝の内壁面を酸化する工程を行った後、高密度プラズマ(High Density Plasma：ＨＤＰ)を用いた化学的気相成膜法（Chemical Vapor Deposition：ＣＶＤ法）により、分離溝内をＨＤＰ絶縁物（例えば、ＨＤＰ−ＳｉＯ）で埋め込み、化学的機械的研磨（Chemical Mechanical Polishing ：ＣＭＰ）により、半導体基板上で素子活性領域を画定する。
【０００４】
分離溝の形成後に、当該分離溝の内壁面を酸化する工程は、分離溝を形成したままの状態でＨＤＰ絶縁物が埋め込まれて形成された素子分離構造では、半導体素子間で電流に漏れが生じることから、この電流の漏れを防止するために行われている。
【０００５】
更には近年、素子分離領域に印加される熱ストレスに起因して増加するドレインオフ電流を低減させるため、分離溝の内壁面を酸化した後、薄い窒化膜（窒化膜ライナ）を成膜する手法が採られている（特許文献１，２を参照）。
【０００６】
【特許文献１】特開２０００−２０８６０９号公報
【特許文献２】米国特許第５４４７８８４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年では、特にデザインルールが１３０ｎｍ以降のノードでは、主に３００ｎｍウェーハと呼ばれる大口径の半導体基板が用いられるようになってきた。３００ｎｍウェーハを用いて半導体装置を製造する場合、大口径に起因して、基板面内における各種成膜等の均一性が悪化するという問題を抱えている。
【０００８】
ＳＴＩ素子分離技術においても、大口径化による均一性悪化の影響は避けられず、特に分離溝を埋め込むための絶縁膜を成膜する際に、当該成膜時に用いられるプラズマの印加に不均一が生じ、プラズマの印加状態が比較的強い半導体基板の中心部において、分離溝の内壁面にストレス制御用に成膜された窒化膜ライナがエッチングされ、素子分離特性がずれてしまうという問題がある。
【０００９】
この問題の解決策として、通常のＣＶＤ法により窒化膜ライナを覆うように酸化膜ライナを成膜する手法が考えられる。しかしながらこの場合、特にデザインルールが例えば９０ｎｍのノード以降の製品に適用すると、分離溝の開口寸法が極めて狭くなる。その結果、分離溝に埋め込まれた絶縁膜には空隙（ボイド）が発生してしまい、分離溝の十分な埋め込みができなくなる。
【００１０】
また、窒化膜ライナを成膜しない場合でも、埋め込み用の絶縁膜の分離溝内における密着性が基板面内でばらつくため、密着性が低下した場所で絶縁膜が剥離し、十分な埋め込みができなくなるという問題も抱えている。この場合、分離溝の内壁面に形成した熱酸化膜の不均一性により、埋め込み用の絶縁膜に対する密着性が変化し、当該密着性の低下した変化した部分で絶縁膜が剥離すると考えられる。
【００１１】
この問題の解決策として、上述した手法と同様に、通常のＣＶＤ法により熱酸化膜を覆うように酸化膜ライナを成膜することが考えられる。しかしながらこの場合も上記と同様、分離溝の開口寸法が極めて狭くなり、分離溝の十分な埋め込みができなくなるという問題がある。
【００１２】
本発明は、上記の課題に鑑みてなされたものであり、分離溝の内壁に酸化膜ライナ等を形成することなく、安定した均一な素子分離特性を得るとともに、分離溝へ充填された絶縁物の十分な密着性を確保することを可能とし、大口径の半導体基板に適用しても均一で高い素子分離特性及び均一で十分な埋め込み絶縁物の密着性を得ることができる信頼性の高い素子分離構造を有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の半導体装置の製造方法は、半導体基板の素子分離領域に溝を形成する工程と、前記溝の内壁面を熱酸化する工程と、前記内壁面を加熱処理する工程と、前記溝を少なくとも絶縁物で充填する工程とを含む。
【００１４】
本発明の半導体装置の製造方法の別態様は、半導体基板の素子分離領域に溝を形成する工程と、前記溝の内壁面を熱酸化する工程と、前記内壁面をプラズマ処理する工程と、前記溝を少なくとも絶縁物で充填する工程とを含む。
【００１５】
本発明の半導体装置は、半導体基板と、前記半導体基板の素子分離領域に形成された溝内に少なくとも絶縁物が充填されてなる素子分離構造とを含み、前記素子分離構造は、前記溝の内壁面が熱酸化されて酸化膜が形成されるとともに、前記酸化膜の表面が熱窒化されて窒化膜が形成されてなる。
【００１６】
本発明の半導体装置の別態様は、半導体基板と、前記半導体基板の素子分離領域に形成された溝内に少なくとも絶縁物が充填されてなる素子分離構造とを含み、前記素子分離構造は、前記溝の内壁面が熱酸化されて酸化膜が形成されるとともに、前記酸化膜の表面がプラズマ窒化されて窒化膜が形成されてなる。
【００１７】
本発明の半導体装置の別態様は、半導体基板と、前記半導体基板の素子分離領域に形成された溝内に少なくとも絶縁物が充填されてなる素子分離構造とを含み、前記素子分離構造は、前記溝の内壁面が熱酸化されて第１の酸化膜が形成され、前記内壁面を前記第１の酸化膜を介して覆う窒化膜が形成されるとともに、前記窒化膜の表面が熱酸化されて第２の酸化膜が形成されてなる。
【００１８】
本発明の半導体装置の別態様は、半導体基板と、前記半導体基板の素子分離領域に形成された溝内に少なくとも絶縁物が充填されてなる素子分離構造とを含み、前記素子分離構造は、前記溝の内壁面が熱酸化されて第１の酸化膜が形成され、前記内壁面を前記第１の酸化膜を介して覆う窒化膜が形成されるとともに、前記窒化膜の表面がプラズマ酸化されて第２の酸化膜が形成されてなる。
【発明の効果】
【００１９】
本発明によれば、分離溝の内壁に酸化膜ライナ等を形成することなく、安定した均一な素子分離特性を得るとともに、分離溝へ充填された絶縁物の十分な密着性を確保することを可能とし、大口径の半導体基板に適用しても均一で高い素子分離特性及び均一で十分な埋め込み絶縁物の密着性を得ることができる信頼性の高い素子分離構造を有する半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００２０】
−本発明の基本骨子−
本発明者は、不均一な素子分離特性及び埋め込み絶縁物の不均一な密着性が生じる原因が、分離溝の内壁面に形成された言わば最前膜、即ち分離溝内に充填された絶縁物と直接接触する膜の不均一性にあることに着目し、当該膜を均一化すべく、本発明に想到した。当該最前膜としては、素子分離機能を高めるために分離溝の内壁面に形成した熱酸化膜、及び埋め込み絶縁物によるストレスを制御するために分離溝の内壁面に熱酸化膜を介して成膜された窒化膜ライナが挙げられる。
【００２１】
本発明では、分離溝の内壁面に熱酸化膜が形成された状態、或いは当該内壁面に熱酸化膜を介して窒化膜ライナが形成された状態で、分離溝の内壁面に形成された最前膜（即ち、熱酸化膜又は窒化膜ライナ）を高温の加熱処理又はプラズマ処理する。これにより、最前膜の表層がトリートされて、より強固で均一な層状態となり、大口径の半導体基板に適用しても均一で高い素子分離特性及び均一で十分な埋め込み絶縁物の密着性を得ることができる。
【００２２】
具体的には、加熱処理又はプラズマ処理は、処理装置内を酸素ガス又は酸素を含むガスの雰囲気（酸素雰囲気）又は窒素ガス又は窒素を含むガスの雰囲気（窒素雰囲気）に設定して行う。
【００２３】
酸素雰囲気で当該処理を実行することにより、最前膜が熱酸化膜の場合には、熱酸化膜の表層が更に強固で均一な酸化状態となる。最前膜が窒化膜ライナの場合には、窒化膜ライナの表層に強固で均一な酸化状態の極薄（厚み数ｎｍ程度）の酸化膜が形成される。
【００２４】
一方、窒素雰囲気で当該処理を実行することにより、最前膜が熱酸化膜の場合には、熱酸化膜の表層に強固で均一な窒化状態の極薄（厚み数ｎｍ程度）の窒化膜が形成される。最前膜が窒化膜ライナの場合には、窒化膜ライナの表層が更に強固で均一な窒化状態となる。
【００２５】
−本発明を適用した好適な緒実施形態−
以下、本発明を適用した緒実施形態について、図面を参照しながら詳細に説明する。
【００２６】
（第１の実施形態）
図１及び図２は、第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図１（ａ）に示すように、シリコン半導体基板１の素子分離領域にマスクパターン２を形成する。
詳細には、先ず、シリコン半導体基板１の全面にシリコン酸化膜１１及びシリコン窒化膜１２を順次成膜する。その後、シリコン窒化膜１２及びシリコン酸化膜１１をリソグラフィー及びドライエッチングによりパターニングして、これらをシリコン半導体基板１の素子分離領域のみを露出するように残し、マスクパターン２を形成する
【００２７】
続いて、図１（ｂ）に示すように、シリコン半導体基板１の素子分離領域に分離溝３を形成する。
詳細には、マスクパターン２をマスクとして、シリコン半導体基板１をドライエッチングし、シリコン半導体基板１の素子分離領域に分離溝３を形成する。
【００２８】
続いて、図１（ｃ）に示すように、分離溝３の内壁面に熱酸化膜４を形成する。
詳細には、バッチ式の熱処理炉にシリコン半導体基板１を設置し、熱処理炉の内部に酸素ガス又は酸素を含むガスを導入して酸素雰囲気に調節して、例えば８００℃で３０分間、シリコン半導体基板１を熱処理する。この熱処理により、分離溝３の内壁面に例えば膜厚１０ｎｍ程度に熱酸化膜４が形成される。
【００２９】
続いて、図１（ｄ）に示すように、高温で熱酸化膜４を加熱処理する。
詳細には、枚葉式の加熱装置、ここではランプアニール装置を用い、各シリコン半導体基板１毎に加熱処理を実行する。具体的には、ランプアニール装置の内部に酸素ガス又は酸素を含むガス（酸素にアルゴン等のキャリアガスを混合したガス）を導入して酸素雰囲気に調節し、熱酸化膜４の形成時よりも高温、例えば９５０℃で所定の短時間（ここでは例えば３０秒間）、シリコン半導体基板１を加熱処理する。この加熱処理により、熱酸化膜４の少なくとも表層が更に強固で均一な酸化状態となる。更に、このランプアニール装置を用いた加熱処理では、ランプアニールによりシリコン半導体基板１上及び分離溝３内に存する塵芥等の残存物が除去され、極めて清浄な基板表面状態となる。
【００３０】
なお、当該加熱処理では、枚葉式の加熱装置を用いる代わりに、熱酸化膜４の形成時と同様に、バッチ式の熱処理炉を用いても良い。
具体的には、熱処理炉の内部に酸素ガス又は酸素を含むガス（酸素にアルゴン等のキャリアガスを混合したガス）を導入して酸素雰囲気に調節し、熱酸化膜４の形成時よりも高温、例えば９５０℃で３０分間、シリコン半導体基板１を加熱処理する。この加熱処理により、熱酸化膜４の少なくとも表層が更に強固で均一な酸化状態となる。
【００３１】
続いて、図２（ａ）に示すように、分離溝３の埋め込み絶縁膜５を形成する。
詳細には、分離溝３内を熱酸化膜４を介して埋め込むように、例えばＨＤＰ−ＣＶＤ法によりＨＤＰ−ＳｉＯ膜を堆積し、埋め込み絶縁膜５を形成する。そして、マスクパターン２を研磨ストッパーとして、埋め込み絶縁膜５の表層をＣＭＰ法により研磨する。
【００３２】
続いて、図２（ｂ）に示すように、素子分離構造６を形成する。
詳細には、例えば燐酸（Ｈ3ＰＯ4）をエッチング液として用い、マスクパターン２の窒化膜１２を等方性エッチングし、この窒化膜１２を除去する。その後、例えばフッ酸（ＨＦ）をエッチング液として用い、マスクパターン２の酸化膜１１を等方性エッチングし、この酸化膜１１を除去する。以上により、分離溝３が熱酸化膜４を介してＨＤＰ−ＳｉＯで充填されてなり、シリコン半導体基板１上で素子活性領域を画定する、素子分離構造６が形成される。
【００３３】
続いて、図２（ｃ）に示すように、素子分離構造６で画定された素子活性領域にＭＯＳトランジスタ１０を形成する。
ここでは、半導体素子として、例えばＭＯＳトランジスタ１０を例示する。このＭＯＳトランジスタ１０では、素子活性領域上に薄いゲート絶縁膜１３を介してゲート電極１４がパターン形成されており、ゲート電極１４の両側壁にサイドウォール絶縁膜１５が形成されている。そして、素子活性領域におけるゲート電極１４の両側の表層部分には、サイドウォール絶縁膜１５に整合した部位に不純物がイオン注入されてなるＬＤＤ領域１６が、ゲート電極１４に整合した部位に不純物がイオン注入され、ＬＤＤ領域１６と一部重畳されてなるソース／ドレイン領域１７が形成されている。ここで、ＬＤＤ領域１６及びソース／ドレイン１７の不純物としては、ＭＯＳトランジスタ１０がｎ型であれば例えばリン（Ｐ+）や砒素（Ａｓ+）、ｐ型であれば例えばホウ素（Ｂ+）が用いられる。
【００３４】
しかる後、層間絶縁膜やソース／ドレイン１７と接続される各種配線等（不図示）が形成され、ＭＯＳトランジスタ１０が完成する。
【００３５】
以上説明したように、本実施形態によれば、分離溝３の内壁に酸化膜ライナ等を形成することなく（従って、分離溝３の開口寸法を狭めて埋め込み絶縁膜５の分離溝３への確実な充填を困難とすることなく）、分離溝３へ充填された埋め込み絶縁膜５の十分な密着性を確保し、埋め込み絶縁膜５の分離溝３からの剥離を防止することを可能とし、大口径の半導体基板に適用しても均一で十分な埋め込み絶縁膜５の密着性を得ることができる信頼性の高い素子分離構造６を有する半導体装置を実現することができる。
【００３６】
（変形例）
ここで、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様に、熱酸化膜４を加熱処理するが、当該加熱処理時の雰囲気が異なる点で第１の実施形態と相違する。なお本例では、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００３７】
図３及び図４は、第１の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図３（ａ）〜図３（ｃ）に示すように、第１の実施形態における図１（ａ）〜図１（ｃ）と同様の各工程を経て、分離溝３の内壁面に熱酸化膜４を形成する。
【００３８】
続いて、図３（ｄ）に示すように、高温で熱酸化膜４を加熱処理する。
詳細には、枚葉式の加熱装置、ここではランプアニール装置を用い、各シリコン半導体基板１毎に加熱処理を実行する。具体的には、ランプアニール装置の内部に窒素ガス又は窒素を含むガス（窒素にアルゴン等のキャリアガスを混合したガス）を導入して窒素雰囲気に調節し、熱酸化膜４の形成時よりも高温、例えば９５０℃で所定の短時間（ここでは例えば３０秒間）、シリコン半導体基板１を加熱処理する。この加熱処理により、熱酸化膜４の少なくとも表層に強固で均一な窒化状態の極薄（厚み数ｎｍ、ここでは３ｎｍ程度）の熱窒化膜４ａが形成される。更に、このランプアニール装置を用いた加熱処理では、ランプアニールによりシリコン半導体基板１上及び分離溝３内に存する塵芥等の残存物が除去され、極めて清浄な基板表面状態となる。
【００３９】
なお、当該加熱処理では、枚葉式の加熱装置を用いる代わりに、熱酸化膜４の形成時と同様に、バッチ式の熱処理炉を用いても良い。
具体的には、熱処理炉の内部に窒素ガス又は窒素を含むガス（窒素にアルゴン等のキャリアガスを混合したガス）を導入して窒素雰囲気に調節し、熱酸化膜４の形成時よりも高温、例えば９５０℃で３０分間、シリコン半導体基板１を加熱処理する。この加熱処理により、熱酸化膜４の少なくとも表層に強固で均一な窒化状態の熱窒化膜４ａが形成される。
【００４０】
しかる後、図４（ａ）〜図４（ｃ）に示すように、第１の実施形態における図２（ａ）〜図２（ｃ）と同様の各工程を経て、シリコン半導体基板１上で素子分離構造６により素子活性領域が画定され、当該素子活性領域にＭＯＳトランジスタ１０が形成されてなる半導体装置を完成させる。
【００４１】
以上説明したように、本例によれば、分離溝３の内壁に酸化膜ライナ等を形成することなく（従って、分離溝３の開口寸法を狭めて埋め込み絶縁膜５の分離溝３への確実な充填を困難とすることなく）、分離溝３へ充填された埋め込み絶縁膜５の十分な密着性を確保し、埋め込み絶縁膜５の分離溝３からの剥離を防止することを可能とし、大口径の半導体基板に適用しても均一で十分な埋め込み絶縁膜５の密着性を得ることができる信頼性の高い素子分離構造６を有する半導体装置を実現することができる。
【００４２】
（第２の実施形態）
以下、本発明の第２の実施形態について説明する。本実施形態では、熱酸化膜４を加熱処理する代わりに、プラズマ処理を行う点で第１の実施形態と相違する。なお本実施形態では、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００４３】
図５及び図６は、第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図５（ａ）〜図５（ｃ）に示すように、第１の実施形態における図１（ａ）〜図１（ｃ）と同様の各工程を経て、分離溝３の内壁面に熱酸化膜４を形成する。
【００４４】
続いて、図５（ｄ）に示すように、熱酸化膜４をプラズマ処理する。
詳細には、プラズマ処理装置を用い、内部に酸素ガス又は酸素を含むガス（酸素にアルゴン等のキャリアガスを混合したガス）を導入して酸素雰囲気で例えば１．３×１０3Ｐａ（１０Torr）に調節し、例えば４００℃でプラズマを発生させ、当該プラズマに熱酸化膜４を晒す。このプラズマ処理により、熱酸化膜４の少なくとも表層が更に強固で均一な酸化状態となる。
【００４５】
しかる後、図６（ａ）〜図６（ｃ）に示すように、第１の実施形態における図２（ａ）〜図２（ｃ）と同様の各工程を経て、シリコン半導体基板１上で素子分離構造６により素子活性領域が画定され、当該素子活性領域にＭＯＳトランジスタ１０が形成されてなる半導体装置を完成させる。
【００４６】
以上説明したように、本実施形態によれば、分離溝３の内壁に酸化膜ライナ等を形成することなく（従って、分離溝３の開口寸法を狭めて埋め込み絶縁膜５の分離溝３への確実な充填を困難とすることなく）、分離溝３へ充填された埋め込み絶縁膜５の十分な密着性を確保し、埋め込み絶縁膜５の分離溝３からの剥離を防止することを可能とし、大口径の半導体基板に適用しても均一で十分な埋め込み絶縁膜５の密着性を得ることができる信頼性の高い素子分離構造６を有する半導体装置を実現することができる。
【００４７】
（変形例）
ここで、第２の実施形態の変形例について説明する。本例では、第２の実施形態と同様に、熱酸化膜４をプラズマ処理するが、当該プラズマ処理時の雰囲気が異なる点で第２の実施形態と相違する。なお本例では、第２の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００４８】
図７及び図８は、第２の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図７（ａ）〜図７（ｃ）に示すように、第２の実施形態における図５（ａ）〜図５（ｃ）と同様の各工程を経て、分離溝３の内壁面に熱酸化膜４を形成する。
【００４９】
続いて、図７（ｄ）に示すように、熱酸化膜４をプラズマ処理する。
詳細には、プラズマ処理装置を用い、内部に窒素ガス又は窒素を含むガス（窒素にアルゴン等のキャリアガスを混合したガス）を導入して窒素雰囲気で例えば１．３×１０3Ｐａ（１０Torr）に調節し、例えば４００℃でプラズマを発生させ、当該プラズマに熱酸化膜４を晒す。このプラズマ処理により、熱酸化膜４の少なくとも表層に強固で均一な窒化状態の極薄（厚み数ｎｍ、ここでは４ｎｍ程度）のプラズマ窒化膜４ｂが形成される。
【００５０】
しかる後、図８（ａ）〜図８（ｃ）に示すように、第２の実施形態における図６（ａ）〜図６（ｃ）と同様の各工程を経て、シリコン半導体基板１上で素子分離構造６により素子活性領域が画定され、当該素子活性領域にＭＯＳトランジスタ１０が形成されてなる半導体装置を完成させる。
【００５１】
以上説明したように、本実施形態によれば、分離溝３の内壁に酸化膜ライナ等を形成することなく（従って、分離溝３の開口寸法を狭めて埋め込み絶縁膜５の分離溝３への確実な充填を困難とすることなく）、分離溝３へ充填された埋め込み絶縁膜５の十分な密着性を確保し、埋め込み絶縁膜５の分離溝３からの剥離を防止することを可能とし、大口径の半導体基板に適用しても均一で十分な埋め込み絶縁膜５の密着性を得ることができる信頼性の高い素子分離構造６を有する半導体装置を実現することができる。
【００５２】
（第３の実施形態）
以下、本発明の第３の実施形態について説明する。本実施形態では、窒化膜ライナを付加形成する点で第１の実施形態と相違する。なお本実施形態では、第１の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００５３】
図９及び図１０は、第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図９（ａ）〜図９（ｃ）に示すように、第１の実施形態における図１（ａ）〜図１（ｃ）と同様の各工程を経て、分離溝３の内壁面に熱酸化膜４を形成する。
【００５４】
続いて、図９（ｄ）に示すように、熱酸化膜４を覆うように窒化膜ライナ７を形成する。
詳細には、例えばＣＶＤ法により、熱酸化膜４を覆うように、即ち熱酸化膜４を介して分離溝３の内壁面を覆うように、膜厚５ｎｍ程度にシリコン窒化膜を堆積し、窒化膜ライナ７を形成する。
【００５５】
続いて、図１０（ａ）に示すように、高温で熱酸化膜４を加熱処理する。
詳細には、枚葉式の加熱装置、ここではランプアニール装置を用い、各シリコン半導体基板１毎に加熱処理を実行する。具体的には、ランプアニール装置の内部に酸素ガス又は酸素を含むガス（酸素にアルゴン等のキャリアガスを混合したガス）を導入して酸素雰囲気に調節し、熱酸化膜４の形成時よりも高温、例えば９００℃で所定の短時間（ここでは例えば３０秒間）、シリコン半導体基板１を加熱処理する。この加熱処理により、窒化膜ライナ７の少なくとも表層に強固で均一な酸化状態の極薄（厚み数ｎｍ、ここでは３ｎｍ程度）の熱酸化膜７ａが形成される。更に、このランプアニール装置を用いた加熱処理では、ランプアニールによりシリコン半導体基板１上及び分離溝３内に存する塵芥等の残存物が除去され、極めて清浄な基板表面状態となる。
【００５６】
なお、当該加熱処理では、枚葉式の加熱装置を用いる代わりに、熱酸化膜４の形成時と同様に、バッチ式の熱処理炉を用いても良い。
具体的には、熱処理炉の内部に酸素ガス又は酸素を含むガス（酸素にアルゴン等のキャリアガスを混合したガス）を導入して酸素雰囲気に調節し、熱酸化膜４の形成時よりも高温、例えば９００℃で３０分間、シリコン半導体基板１を加熱処理する。この加熱処理により、窒化膜ライナ７の少なくとも表層に強固で均一な酸化状態の熱酸化膜７ａが形成される。
【００５７】
しかる後、図１０（ｂ）〜図１０（ｄ）に示すように、第１の実施形態における図２（ａ）〜図２（ｃ）と同様の各工程を経て、シリコン半導体基板１上で素子分離構造６により素子活性領域が画定され、当該素子活性領域にＭＯＳトランジスタ１０が形成されてなる半導体装置を完成させる。
【００５８】
ここで、図１０（ｂ）において、分離溝３内に埋め込み絶縁膜５を充填するに際して、従来のように窒化膜ライナ７に上記の加熱処理を行わない状態でＨＤＰ−ＳｉＯ膜を堆積させた場合、このＨＤＰ−ＳｉＯ膜の成膜時に発生させるプラズマにより、シリコン半導体基板１の中心部で窒化膜ライナ７がエッチングを被ることになる。
【００５９】
これに対して本実施形態では、窒化膜ライナ７の表層に強固で均一な酸化状態の熱酸化膜７ａが形成されているため、この熱酸化膜７ａがエッチング保護膜として機能し、窒化膜ライナ７のエッチングが防止される。更に、この熱酸化膜７ａは熱酸化により極薄に形成されているため、分離溝３の開口寸法は殆ど変化することなく、当該開口寸法が狭められる懸念はない。
【００６０】
以上説明したように、本実施形態によれば、分離溝３の内壁に酸化膜ライナ等を形成することなく（従って、分離溝３の開口寸法を狭めて埋め込み絶縁膜５の分離溝３への確実な充填を困難とすることなく）、埋め込み絶縁膜５の形成時に窒化膜ライナ７が不要なエッチングを被ることが防止され、安定した均一な素子分離特性を得ることを可能とし、大口径の半導体基板に適用しても高い素子分離特性を得ることができる信頼性の高い素子分離構造６を有する半導体装置を実現することができる。
【００６１】
（変形例）
ここで、第３の実施形態の変形例について説明する。本例では、第３の実施形態と同様に、窒化膜ライナ７を加熱処理するが、当該加熱処理時の雰囲気が異なる点で第３の実施形態と相違する。なお本例では、第３の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００６２】
図１１及び図１２は、第３の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図１１（ａ）〜図１１（ｄ）に示すように、第３の実施形態における図９（ａ）〜図９（ｄ）と同様の各工程を経て、分離溝３の内壁面に熱酸化膜４を介して窒化膜ライナ７を形成する。
【００６３】
続いて、図１２（ａ）に示すように、高温で窒化膜ライナ７を加熱処理する。
詳細には、枚葉式の加熱装置、ここではランプアニール装置を用い、各シリコン半導体基板１毎に加熱処理を実行する。具体的には、ランプアニール装置の内部に窒素ガス又は窒素を含むガス（窒素にアルゴン等のキャリアガスを混合したガス）を導入して窒素雰囲気に調節し、熱酸化膜４の形成時よりも高温、例えば９００℃で所定の短時間（ここでは例えば３０秒間）、シリコン半導体基板１を加熱処理する。この加熱処理により、窒化膜ライナ７の少なくとも表層が更に強固で均一な窒化状態となる。更に、このランプアニール装置を用いた加熱処理では、ランプアニールによりシリコン半導体基板１上及び分離溝３内に存する塵芥等の残存物が除去され、極めて清浄な基板表面状態となる。
【００６４】
なお、当該加熱処理では、枚葉式の加熱装置を用いる代わりに、熱酸化膜４の形成時と同様に、バッチ式の熱処理炉を用いても良い。
具体的には、熱処理炉の内部に窒素ガス又は窒素を含むガス（窒素にアルゴン等のキャリアガスを混合したガス）を導入して窒素雰囲気に調節し、熱酸化膜４の形成時よりも高温、例えば９００℃で３０分間、シリコン半導体基板１を加熱処理する。この加熱処理により、窒化膜ライナ７の少なくとも表層が更に強固で均一な窒化状態となる。
【００６５】
しかる後、図１２（ｂ）〜図１２（ｄ）に示すように、第３の実施形態における図１０（ｂ）〜図１０（ｄ）と同様の各工程を経て、シリコン半導体基板１上で素子分離構造６により素子活性領域が画定され、当該素子活性領域にＭＯＳトランジスタ１０が形成されてなる半導体装置を完成させる。
【００６６】
ここで、図１２（ｂ）において、分離溝３内に埋め込み絶縁膜５を充填するに際して、従来のように窒化膜ライナ７に上記の加熱処理を行わない状態でＨＤＰ−ＳｉＯ膜を堆積させた場合、このＨＤＰ−ＳｉＯ膜の成膜時に発生させるプラズマにより、シリコン半導体基板１の中心部で窒化膜ライナ７がエッチングを被ることになる。
【００６７】
これに対して本例では、窒化膜ライナ７の表層が更に強固で均一な窒化状態とされているため、当該表層部分がエッチング保護膜として機能し、窒化膜ライナ７のエッチングが防止される。更に、この表層部分は窒化膜ライナ７が更に強固に窒化されたものであるため、分離溝３の開口寸法は殆ど変化することなく、当該開口寸法が狭められる懸念はない。
【００６８】
以上説明したように、本例によれば、分離溝３の内壁に酸化膜ライナ等を形成することなく（従って、分離溝３の開口寸法を狭めて埋め込み絶縁膜５の分離溝３への確実な充填を困難とすることなく）、埋め込み絶縁膜５の形成時に窒化膜ライナ７が不要なエッチングを被ることが防止され、安定した均一な素子分離特性を得ることを可能とし、大口径の半導体基板に適用しても高い素子分離特性を得ることができる信頼性の高い素子分離構造６を有する半導体装置を実現することができる。
【００６９】
（第４の実施形態）
以下、本発明の第４の実施形態について説明する。本実施形態では、窒化膜ライナ７を加熱処理する代わりに、プラズマ処理を行う点で第３の実施形態と相違する。なお本実施形態では、第３の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００７０】
図１３及び図１４は、第４の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図１３（ａ）〜図１３（ｄ）に示すように、第３の実施形態における図９（ａ）〜図９（ｄ）と同様の各工程を経て、分離溝３の内壁面に熱酸化膜４を介して窒化膜ライナ７を形成する。
【００７１】
続いて、図１４（ａ）に示すように、窒化膜ライナ７をプラズマ処理する。
詳細には、プラズマ処理装置を用い、内部に酸素ガス又は酸素を含むガス（酸素にアルゴン等のキャリアガスを混合したガス）を導入して酸素雰囲気で圧力を例えば６６７Ｐａ（５Torr）に調節し、例えば４００℃でプラズマを発生させ、当該プラズマに窒化膜ライナ７を晒す。このプラズマ処理により、窒化膜ライナ７の少なくとも表層に強固で均一な酸化状態の極薄（厚み数ｎｍ、ここでは２ｎｍ程度）のプラズマ酸化膜７ｂが形成される。
【００７２】
しかる後、図１４（ｂ）〜図１４（ｄ）に示すように、第３の実施形態における図１０（ｂ）〜図１０（ｄ）と同様の各工程を経て、シリコン半導体基板１上で素子分離構造６により素子活性領域が画定され、当該素子活性領域にＭＯＳトランジスタ１０が形成されてなる半導体装置を完成させる。
【００７３】
ここで、図１４（ｂ）において、分離溝３内に埋め込み絶縁膜５を充填するに際して、従来のように窒化膜ライナ７に上記のプラズマ処理を行わない状態でＨＤＰ−ＳｉＯ膜を堆積させた場合、このＨＤＰ−ＳｉＯ膜の成膜時に発生させるプラズマにより、シリコン半導体基板１の中心部で窒化膜ライナ７がエッチングを被ることになる。
【００７４】
これに対して本実施形態では、窒化膜ライナ７の表層に強固で均一な酸化状態のプラズマ酸化膜７ｂが形成されているため、このプラズマ酸化膜７ｂがエッチング保護膜として機能し、窒化膜ライナ７のエッチングが防止される。更に、このプラズマ酸化膜７ｂは極薄に形成されているため、分離溝３の開口寸法は殆ど変化することなく、当該開口寸法が狭められる懸念はない。
【００７５】
以上説明したように、本実施形態によれば、分離溝３の内壁に酸化膜ライナ等を形成することなく（従って、分離溝３の開口寸法を狭めて埋め込み絶縁膜５の分離溝３への確実な充填を困難とすることなく）、埋め込み絶縁膜５の形成時に窒化膜ライナ７が不要なエッチングを被ることが防止され、安定した均一な素子分離特性を得ることを可能とし、大口径の半導体基板に適用しても高い素子分離特性を得ることができる信頼性の高い素子分離構造６を有する半導体装置を実現することができる。
【００７６】
（変形例）
ここで、第４の実施形態の変形例について説明する。本例では、第４の実施形態と同様に、窒化膜ライナ７をプラズマ処理するが、当該プラズマ処理時の雰囲気が異なる点で第４の実施形態と相違する。なお本例では、第４の実施形態と同様の構成部材等については、同符号を付して詳しい説明を省略する。
【００７７】
図１５及び図１６は、第４の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
先ず、図１５（ａ）〜図１６（ｄ）に示すように、第４の実施形態における図１３（ａ）〜図１３（ｄ）と同様の各工程を経て、分離溝３の内壁面に熱酸化膜４を介して窒化膜ライナ７を形成する。
【００７８】
続いて、図１６（ａ）に示すように、窒化膜ライナ７をプラズマ処理する。
詳細には、プラズマ処理装置を用い、内部に窒素ガス又は窒素を含むガス（窒素にアルゴン等のキャリアガスを混合したガス）を導入して窒素雰囲気で圧力を例えば６６７Ｐａ（５Torr）に調節し、例えば４００℃でプラズマを発生させ、当該プラズマに窒化膜ライナ７を晒す。このプラズマ処理により、窒化膜ライナ７の少なくとも表層が更に強固で均一な窒化状態となる。
【００７９】
しかる後、図１６（ｂ）〜図１６（ｄ）に示すように、第４の実施形態における図１４（ｂ）〜図１４（ｄ）と同様の各工程を経て、シリコン半導体基板１上で素子分離構造６により素子活性領域が画定され、当該素子活性領域にＭＯＳトランジスタ１０が形成されてなる半導体装置を完成させる。
【００８０】
ここで、図１６（ｂ）において、分離溝３内に埋め込み絶縁膜５を充填するに際して、従来のように窒化膜ライナ７に上記のプラズマ処理を行わない状態でＨＤＰ−ＳｉＯ膜を堆積させた場合、このＨＤＰ−ＳｉＯ膜の成膜時に発生させるプラズマにより、シリコン半導体基板１の中心部で窒化膜ライナ７がエッチングを被ることになる。
【００８１】
これに対して本実施形態では、窒化膜ライナ７の表層が更に強固で均一な窒化状態とされているため、当該表層部分がエッチング保護膜として機能し、窒化膜ライナ７のエッチングが防止される。更に、この表層部分は窒化膜ライナ７が更に強固に窒化されたものであるため、分離溝３の開口寸法は殆ど変化することなく、当該開口寸法が狭められる懸念はない。
【００８２】
以上説明したように、本実施形態によれば、分離溝３の内壁に酸化膜ライナ等を形成することなく（従って、分離溝３の開口寸法を狭めて埋め込み絶縁膜５の分離溝３への確実な充填を困難とすることなく）、埋め込み絶縁膜５の形成時に窒化膜ライナ７が不要なエッチングを被ることが防止され、安定した均一な素子分離特性を得ることを可能とし、大口径の半導体基板に適用しても高い素子分離特性を得ることができる信頼性の高い素子分離構造６を有する半導体装置を実現することができる。
【００８３】
以下、本発明の諸態様について、付記としてまとめて記載する。
【００８４】
（付記１）半導体基板の素子分離領域に溝を形成する工程と、
前記溝の内壁面を熱酸化する工程と、
前記内壁面を加熱処理する工程と、
前記溝を少なくとも絶縁物で充填する工程と
を含むことを特徴とする半導体装置の製造方法。
【００８５】
（付記２）前記加熱処理を、枚様式の加熱装置を用いて前記半導体基板毎に行うことを特徴とする付記１に記載の半導体装置の製造方法。
【００８６】
（付記３）前記加熱装置がランプアニール装置であることを特徴とする付記２に記載の半導体装置の製造方法。
【００８７】
（付記４）前記加熱処理を、バッチ式の熱処理炉を用いて行うことを特徴とする付記１に記載の半導体装置の製造方法。
【００８８】
（付記５）前記加熱処理を、酸素ガス又は酸素を含むガスの雰囲気下で行うことを特徴とする付記１〜４のいずれか１項に記載の半導体装置の製造方法。
【００８９】
（付記６）前記加熱処理を、窒素ガス又は窒素を含むガスの雰囲気下で行うことを特徴とする付記１〜４のいずれか１項に記載の半導体装置の製造方法。
【００９０】
（付記７）前記内壁面を熱酸化した後、前記加熱処理の前に、前記内壁面を覆うように窒化膜を形成する工程を更に含むことを特徴とする付記１〜６のいずれか１項に記載の半導体装置の製造方法。
【００９１】
（付記８）前記絶縁物が高密度プラズマ絶縁物であることを特徴とする付記１〜７のいずれか１項に記載の半導体装置の製造方法。
【００９２】
（付記９）半導体基板の素子分離領域に溝を形成する工程と、
前記溝の内壁面を熱酸化する工程と、
前記内壁面をプラズマ処理する工程と、
前記溝を少なくとも絶縁物で充填する工程と
を含むことを特徴とする半導体装置の製造方法。
【００９３】
（付記１０）前記プラズマ処理を、酸素ガス又は酸素を含むガスの雰囲気下で行うことを特徴とする付記９に記載の半導体装置の製造方法。
【００９４】
（付記１１）前記プラズマ処理を、窒素ガス又は窒素を含むガスの雰囲気下で行うことを特徴とする付記９に記載の半導体装置の製造方法。
【００９５】
（付記１２）前記内壁面を熱酸化した後、前記プラズマ処理の前に、前記内壁面を覆うように窒化膜を形成する工程を更に含むことを特徴とする付記９〜１１のいずれか１項に記載の半導体装置の製造方法。
【００９６】
（付記１３）前記絶縁物が高密度プラズマ絶縁物であることを特徴とする付記９〜１２のいずれか１項に記載の半導体装置の製造方法。
【００９７】
（付記１４）半導体基板と、
前記半導体基板の素子分離領域に形成された溝内に少なくとも絶縁物が充填されてなる素子分離構造と
を含み、
前記素子分離構造は、前記溝の内壁面が熱酸化されて酸化膜が形成されるとともに、前記酸化膜の表面が熱窒化又はプラズマ窒化されて窒化膜が形成されてなることを特徴とする半導体装置。
【００９８】
（付記１５）半導体基板と、
前記半導体基板の素子分離領域に形成された溝内に少なくとも絶縁物が充填されてなる素子分離構造と
を含み、
前記素子分離構造は、前記溝の内壁面が熱酸化されて第１の酸化膜が形成され、前記内壁面を前記第１の酸化膜を介して覆う窒化膜が形成されるとともに、前記窒化膜の表面が熱酸化又はプラズマ酸化されて第２の酸化膜が形成されてなることを特徴とする半導体装置。
【図面の簡単な説明】
【００９９】
【図１】第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図２】第１の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図３】第１の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
【図４】第１の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
【図５】第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図６】第２の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図７】第２の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
【図８】第２の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
【図９】第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１０】第３の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１１】第３の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
【図１２】第３の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
【図１３】第４の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１４】第４の実施形態による半導体装置の製造方法を工程順に示す概略断面図である。
【図１５】第４の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
【図１６】第４の実施形態の変形例による半導体装置の製造方法を工程順に示す概略断面図である。
【符号の説明】
【０１００】
１  シリコン半導体基板
２  マスクパターン
３  分離溝
４  熱酸化膜
４ａ  熱窒化膜
４ｂ  プラズマ窒化膜
５  埋め込み絶縁膜
６  素子分離構造
７  窒化膜ライナ
７ａ  熱酸化膜
７ｂ  プラズマ酸化膜
１０  ＭＯＳトランジスタ
１１  シリコン酸化膜
１２  シリコン窒化膜
【図１】
2007258266.tif 000003
【図２】
2007258266.tif 000004
【図３】
2007258266.tif 000005
【図４】
2007258266.tif 000006
【図５】
2007258266.tif 000007
【図６】
2007258266.tif 000008
【図７】
2007258266.tif 000009
【図８】
2007258266.tif 000010
【図９】
2007258266.tif 000011
【図１０】
2007258266.tif 000012
【図１１】
2007258266.tif 000013
【図１２】
2007258266.tif 000014
【図１３】
2007258266.tif 000015
【図１４】
2007258266.tif 000016
【図１５】
2007258266.tif 000017
【図１６】
2007258266.tif 000018