(57)【要約】【課題】通信リンク上の非対称な遅延によって生じる不正確な時間的同期を補正するための方法を提供する。【解決手段】通信リンク１１０上における非対称な遅延によって発生する不正確な時間的同期を補正する技法が開示される。本技法による時間同期化は、タイミング情報を交換するために第１の装置１００及び第２の装置１０２によって使用される通信リンク１１０上の伝播遅延における非対称性を求めることと、この非対称性を、第１の装置１００と第２の装置１０２との間のクロックオフセットの決定に取り入れることと、を含む。【選択図】図１
2007174680.tif 000002
【特許請求の範囲】
【請求項１】
タイミング情報を交換するために第１の装置及び第２の装置によって使用される通信リンク上の伝播遅延における非対称性を求めるステップと、
前記非対称性を、前記第１の装置と前記第２の装置との間のクロックオフセットの決定に取り入れるステップと、
を含む、時間同期化方法。
【請求項２】
前記非対称性を求めるステップが、
前記通信リンクの第１の部分上の伝播遅延を測定するステップと、
前記通信リンクの第２の部分上の伝播遅延を測定するステップと、
を含む、請求項１に記載の方法。
【請求項３】
前記非対称性を求めるステップが、
前記通信リンクを介してタイミングパケットの第１の組を交換し、該タイミングパケットの第１の組に応答して第１のクロックオフセットを求めるステップと、
前記通信リンクの第１及び第２の部分のそれぞれにおける伝送方向を逆転させるステップと、
前記通信リンクを介してタイミングパケットの第２の組を交換し、該タイミングパケットの第２の組に応答して第２のクロックオフセットを求めるステップと、
前記第１及び第２のクロックオフセットに応答して前記非対称性を求めるステップと、
を含む、請求項１に記載の方法。
【請求項４】
前記方向を逆転させるステップが、前記第２の装置内において送信ラインと受信ラインとを逆転させるステップを含む、請求項３に記載の方法。
【請求項５】
前記方向を逆転させるステップが、前記第１の装置内において送信ラインと受信ラインとを逆転させるステップを更に含む、請求項４に記載の方法。
【請求項６】
前記第１の装置内において送信ラインと受信ラインとを逆転させるステップが、前記第１の装置内において前記送信ラインと前記受信ラインとを検知するステップを含む、請求項５に記載の方法。
【請求項７】
前記第１の装置内において送信ラインと受信ラインとを逆転させるステップが、前記通信リンクを介して前記第１の装置に命令を送信するステップを含む、請求項５に記載の方法。
【請求項８】
前記第１の装置がマスタークロックを備え、前記第２の装置がスレーブクロックを備えている、請求項３に記載の方法。
【請求項９】
前記非対称性を取り入れるステップが、
前記通信リンクを介して前記第１の装置から前記第２の装置に転送された同期（Ｓｙｎｃ）パケットの組のそれぞれと、前記通信リンクを介して前記第２の装置から前記第１の装置に転送された遅延要求（Ｄｅｌａｙ＿Ｒｅｑ）パケットの組のそれぞれの送信時間及び受信時間を測定するステップと、
前記送信及び受信時間と前記非対称性に応答して前記クロックオフセットを求めるステップと、
を含む、請求項８に記載の方法。
【請求項１０】
前記クロックオフセットを求めるステップが、ＩＥＥＥ１５８８の時間同期化プロトコルに従って前記クロックオフセットを求めるステップを含む、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、通信リンクに関し、特に、通信リンク上の非対称な遅延によって生じる不正確な時間的同期の補正に関する。
【背景技術】
【０００２】
様々な装置が、時刻を維持するローカルクロックを包含することができる。ローカルな時刻クロックを備える装置の例には、コンピュータシステム、試験装置、産業用制御装置、環境制御装置、及び家庭用電気製品が含まれる。
【０００３】
時間同期化プロトコルを使用することにより、装置内のローカルクロックを同期化することができる。時間同期化プロトコルは、装置が通信リンクを介して基準時間源とタイミング情報を交換するタイプのものであってよい。交換されたタイミング情報を使用することにより、ローカルクロックと基準時間源の間の相対的な時間差を示すクロックオフセットが求められる。例えば、ＩＥＥＥ１５８８の時間同期化プロトコルは、通信リンクを介したタイミングパケットの交換を含む。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
通信リンク上の非対称な遅延により、時間的同期の精度が低下する可能性がある。例えば、ＩＥＥＥ１５８８の時間同期化において、イーサネット（登録商標）ケーブル上の１つの方向でタイミングパケットが経験する伝播遅延は、イーサネット（登録商標）ケーブル上の反対の方向でタイミングパケットが経験する伝播遅延と異なる可能性がある。同様の非対称な遅延は、光ファイバケーブルや無線通信リンク上においても発生する場合がある。残念ながら、時間同期化プロトコルは、そのクロックオフセットの計算を、通信リンク上の遅延が対称であるという前提に基づいており、遅延の非対称性によって時間的同期の精度は低下することになる。
【課題を解決するための手段】
【０００５】
通信リンク上における非対称な遅延によって発生する不正確な時間的同期を補正する技法が開示される。本技法による時間同期化は、タイミング情報を交換するために第１の装置及び第２の装置によって使用される通信リンク上の伝播遅延における非対称性を求めることと、この非対称性を、第１の装置と第２の装置との間のクロックオフセットの決定（測定）に取り入れることと、を含む。
【０００６】
本発明のその他の特徴及び利点については、以下の詳細な説明を参照することにより、明らかとなろう。
【発明を実施するための最良の形態】
【０００７】
本発明は、その特定の模範的な実施例に関して記載され、従って以下に添付の図面が参照される。
【０００８】
図１は、本技法を組み込む１対の装置１００及び１０２を示している。装置１００は、ローカルクロック１０を含んでおり、装置１０２は、ローカルクロック１２を含んでいる。装置１００及び１０２は、通信リンク１１０を介してタイミング情報を交換することにより、ローカルクロック１０及び１２内における時間的同期を維持している。装置１００及び１０２は、通信リンク１１０の第１の部分１１２上における伝播遅延と通信リンク１１０の第２の部分１１４上における伝播遅延との間の非対称性を求め、この非対称性をローカルクロック１０及び１２の間のクロックオフセットの決定（測定）に取り入れる。一実施例において、装置１００及び１０２は、ＩＥＥＥ１５８８の時間同期化プロトコルに従って、タイミングパケットを交換し、タイミングパケットの送信及び受信時間を測定することにより、クロックオフセットを求めている。
【０００９】
装置１００及び１０２の実施例には、コンピュータシステム、試験装置、産業用制御装置、環境制御装置、家庭用電気製品などが含まれる。
【００１０】
装置１００は、プロセッササブシステム２０４を含んでおり、装置１０２は、プロセッササブシステム２２４を含んでいる。プロセッササブシステム２０４及び２２４は、タイミングパケットを生成し、通信リンク１１０を介してタイミングパケットを交換する。図示の例においては、ＩＥＥＥ１５８８の時間同期化プロトコルに従って、ローカルクロック１０がマスタークロックであり、ローカルクロック１２がスレーブクロックである。
【００１１】
装置１００は、通信リンク１１０を介したタイミングパケットの送受信を可能にする物理インターフェース回路（ＰＨＹ）２００及び媒体アクセス回路（ＭＡＣ）２０２を含んでいる。装置１００内のプロセッササブシステム２０４は、通信リンク１１０を介した通信用のネットワークプロトコルスタックを提供するコードを含んでいる。同様に、装置１０２は、タイミングパケットの送受信を可能にするＰＨＹ２２０及びＭＡＣ２２２を含んでおり、プロセッササブシステム２２４は、通信リンク１１０を介した通信用のネットワークプロトコルスタックを提供するコードを含んでいる。
【００１２】
装置１００は、ＭＡＣ２０２とＰＨＹ２００との間のデータ経路２３０を探知するタイミングパケット認識装置３０を含んでいる。タイミングパケット認識装置３０は、データ経路２３０上のタイミングパケットに応答してタイムスタンプを生成する。装置１０２は、ＭＡＣ２２２とＰＨＹ２２０との間のデータ経路２３２を探知し、データ経路２３２上のタイミングパケットに応答してタイムスタンプを生成するタイミングパケット認識装置３２を含んでいる。
【００１３】
プロセッササブシステム２０４及び２２４は、それぞれのタイミングパケット認識装置３０及び３２からタイムスタンプ測定値を取得すると共に、通信リンク１１０上を搬送されるパケットを使用してタイムスタンプ測定値を互いに交換する。タイムスタンプ測定値により、ローカルクロック１０内に保持されている時間とローカルクロック１２内に保持されている時間との間のクロックオフセットが決定可能となる。プロセッサ２２４は、このクロックオフセットを使用することにより、ローカルクロック１２に対する時間調節を実行する（この例においては、これがスレーブクロックである）。
【００１４】
図２Ａおよび図２Ｂは、時間同期化実験（実験Ａ）を実行してローカルクロック１０及び１２用の第１のクロックオフセットを求め、次に第１及び第２の部分１１２及び１１４上における伝送の方向を再構成し、別の時間同期化実験（実験Ｂ）を実行してローカルクロック１０及び１２用の第２のクロックオフセットを求めることによって、通信リンク１１０の非対称性を測定する技法を示している。非対称性は、第１及び第２のクロックオフセットから導出される。通信リンク１１０の２つの異なる構成を使用したクロックオフセットの測定及び演算により、通信リンク１１０上におけるコモン及び差動モードの伝播時間を求める。次いで、差動の寄与分を使用することにより、通常の動作を補正し、さもなければ発生したであろうクロックオフセットの誤差を除去する。
【００１５】
実験Ａ（図２Ａ）において、プロセッササブシステム２０４は、タイミングパケット４０−ａを生成し、タイミングパケット４０−ａをＭＡＣ２０２及びＰＨＹ２００を使用して第１の部分１１２を介して装置１０２に転送する。タイミングパケット認識装置３０は、データ経路２３０上におけるタイミングパケット４０−ａに応答してタイムスタンプＴ１−ａを生成する。プロセッササブシステム２２４は、ＰＨＹ２２０及びＭＡＣ２２２を使用してタイミングパケット４０−ａを受信する。タイミングパケット認識装置３２は、データ経路２３２上におけるタイミングパケット４０−ａに応答してタイムスタンプＴ２−ａを生成する。
【００１６】
その後、プロセッササブシステム２２４は、タイミングパケット４２−ａを生成し、これをＭＡＣ２２２及びＰＨＹ２２０を使用して第２の部分１１４を介して装置１００に転送する。タイミングパケット認識装置３２は、データ経路２３２上におけるタイミングパケット４２−ａに応答してタイムスタンプＴ３−ａを生成する。プロセッササブシステム２０４は、ＰＨＹ２００及びＭＡＣ２０２を使用してタイミングパケット４２−ａを受信し、タイミングパケット認識装置３０は、データ経路２３０上におけるタイミングパケット４２−ａに応答してタイムスタンプＴ４−ａを生成する。
【００１７】
実験Ａによって得られるタイムスタンプＴ１−ａ〜Ｔ４−ａにより、第１の部分１１２が装置１００から装置１０２に情報を搬送し、第２の部分１１４が装置１０２から装置１００に情報を搬送する通信リンク１１０の構成において、ローカルクロック１０と１２との間の第１のクロックオフセット（ＯＦＦＳＥＴ−ａ）の決定が可能になる。次いで、第２の部分１１４が装置１００から装置１０２に情報を搬送し、第１の部分１１２が装置１０２から装置１００に情報を搬送するように、通信リンク１１０を実験Ｂ用に再構成する。
【００１８】
実験Ｂ（図２Ｂ）において、プロセッササブシステム２０４は、タイミングパケット４０−ｂを生成し、タイミングパケット４０−ｂをＭＡＣ２０２及びＰＨＹ２００を使用して第２の部分１１４を介して装置１０２に転送する。タイミングパケット認識装置３０は、データ経路２３０上におけるタイミングパケット４０−ｂに応答してタイムスタンプＴ１−ｂを生成する。プロセッササブシステム２２４は、ＰＨＹ２２０及びＭＡＣ２２２を使用してタイミングパケット４０−ｂを受信し、タイミングパケット認識装置３２は、データ経路２３２上におけるタイミングパケット４０−ｂに応答してタイムスタンプＴ２−ｂを生成する。プロセッササブシステム２２４は、タイミングパケット４２−ｂを生成し、これをＭＡＣ２２２及びＰＨＹ２２０を使用して第１の部分１１２を介して装置１００に転送する。タイミングパケット認識装置３２は、データ経路２３２上におけるタイミングパケット４２−ｂに応答してタイムスタンプＴ３−ｂを生成する。プロセッササブシステム２０４は、ＰＨＹ２００及びＭＡＣ２０２を使用してタイミングパケット４２−ｂを受信し、タイミングパケット認識装置３０は、データ経路２３０上におけるタイミングパケット４２−ｂに応答してタイムスタンプＴ４−ｂを生成する。
【００１９】
タイムスタンプＴ１−ｂ〜Ｔ４−ｂにより、第２の部分１１４が装置１００から装置１０２に情報を搬送し、第１の部分１１２が装置１０２から装置１００に情報を搬送する通信リンク１１０の構成において、ローカルクロック１０と１２との間の第２のクロックオフセット（ＯＦＦＳＥＴ−ｂ）の決定が可能となる。次いで、ＯＦＦＳＥＴ−ａとＯＦＦＳＥＴ−ｂから、通信リンク１１０の第１の部分１１２と第２の部分１１４との間の非対称性が導出される。
【００２０】
一実施例において、装置１０２内のＰＨＹ２２０は、第１の部分１１２用の受信器１３０及び送信器１３２と、第２の部分１１４用の送信器１４０及び受信器１４２とを含んでいる。この実施例において、プロセッササブシステム２２４は、ＰＨＹ２２０が受信器１３０及び送信器１４０をイネーブルすると共に送信器１３２及び受信器１４２をディスエーブルするように信号をＰＨＹ２２０に送ることにより、通信リンク１１０を実験Ａ用の構成に設定する。プロセッササブシステム２２４は、ＰＨＹ２２０が受信器１３０及び送信器１４０をディスエーブルすると共に送信器１３２及び受信器１４２をイネーブルするように信号をＰＨＹ２２０に送ることにより、通信リンク１１０を実験Ｂ用の構成に設定する。別の実施例において、ＰＨＹ２２０は、１つの受信器及び１つの送信器と、プロセッササブシステム２２４の命令の下に、送信器を第１の部分１１２に、そして、受信器を第２の部分１１４に（または、この逆に）接続するスイッチング回路とを含んでいる。
【００２１】
ＰＨＹ２００は、第１及び第２の部分１１２及び１１４のいずれが装置１００に対する送信ラインであり、いずれが受信ラインであるのかを検知する回路を含んでいる。送信及び受信ラインを検知する能力は、イーサネット（登録商標）規格に従って装置１００内に実装可能である。例えば、イーサネット（登録商標）は、送信及び受信ラインを検知し、送信及び受信ラインをＰＨＹ２００に対してスイッチングするａｕｔｏ−ＭＤＩＸプロトコルを含んでいる。ＰＨＹ２００は、任意のトラフィックや特殊なａｕｔｏ−ＭＤＩＸ信号などを検知することができる。
【００２２】
別の例において、ＰＨＹ２００が第２の部分１１４上において装置１０２からのタイミングパケット４２−ａを検知した場合に、これは、第２の部分１１４が装置１００に対する受信ラインであることを示している。ＰＨＹ２００が第１の部分１１２上において装置１０２からのタイミングパケット４２−ｂを検知した場合には、これは、第１の部分１１２が装置１００に対する受信ラインであることを示している。送信及び受信ラインを検知する能力は、イーサネット（登録商標）規格に従って装置１００内に実装可能である。
【００２３】
その他の実施例において、通信リンク１１０上における既定のシグナリングを使用することにより、特に非対称性の測定を目的として送信及び受信ラインをスイッチングしている。装置１０２は、命令を装置１００に対して送信することにより、装置１０２の類似した逆転に対応するように、装置１００の送信及び受信ラインを逆転させることができる。例えば、プロセッササブシステム２２４は、ＰＨＹ２２０の送信及び受信ラインを逆転させると同時に、例えば装置１００内のスイッチング回路やリレーなどを使用してプロセッササブシステム２０４がＰＨＹ２００の送信及び受信ラインを逆転させるコマンドパケットを、プロセッササブシステム２０４に送信することができる。
【００２４】
図３は、装置１０２を通信リンク１１０に結合しているＰＨＹ２２０とコネクタ１２２との間に配置されたリレー１２０を示している。リレー１２０は、プロセッササブシステム２２４からの信号によって制御されている。プロセッササブシステム２２４は、リレー１２０の設定を制御することにより、第１及び第２の部分１１２及び１１４のいずれが装置１０２に対する送信ラインであり、いずれが受信ラインであるかを制御している。
【００２５】
図４Ａおよび図４Ｂは、ＩＥＥＥ１５８８の時間同期化計算を使用して、実験Ａ及びＢから通信リンク１１０の非対称性の決定（測定）を例示している。以下において、通信リンク１１０上における伝播遅延は、次のように、平均遅延、コモンモード部分、及び差動遅延の点から表される。
【００２６】
τα＝τm＋δα
τβ＝τm−δα
【００２７】
これらは、通信リンク１１０の第１の部分１１２及び第２の部分１１４内のワイヤの特性である。
【００２８】
図４Ａは、装置１００がワイヤα上においてタイミングパケットを送信するマスタであり、装置１０２がワイヤβ上においてタイミングパケットを送信するスレーブである実験Ａ用の構成を表している。ＩＥＥＥ１５８８のプロトコルにおいては、マスタがＳｙｎｃパケットを送信し、スレーブは、Ｄｅｌａｙ＿Ｒｅｑパケットを送信する。検討の結果、タイミング図から次式が導出される。
【００２９】
Ｔ2A−Ｔ1A−θA＝τα＝τm＋δα
Ｔ4A−Ｔ3A＋θA＝τβ＝τm−δα
【００３０】
これらの式から、次のように、平均伝播時間及びオフセットの値を決定することができる。
【００３１】
τm＝（１／２）・｛（Ｔ2A−Ｔ1A）＋（Ｔ4A−Ｔ3A）｝
θA＝−δα＋（１／２）・｛（Ｔ2A−Ｔ1A）−（Ｔ4A−Ｔ3A）｝
【００３２】
図４Ｂは、マスタがワイヤβ上においてＳｙｎｃパケットを送信し、スレーブがワイヤα上においてＤｅｌａｙ＿Ｒｅｑパケットを送信する実験Ｂ用の構成を表している。伝播遅延値は逆転しない。検討の結果、タイミング図から次式が導出される。
【００３３】
Ｔ2B−Ｔ1B−θB＝τβ＝τm−δα
Ｔ4B−Ｔ3B＋θB＝τα＝τm＋δα
【００３４】
これらの式から、次のように、平均伝播時間及びオフセットの値を決定することができる。
【００３５】
τm＝（１／２）・｛（Ｔ2B−Ｔ1B）＋（Ｔ4B−Ｔ3B）｝
θB＝＋δα＋（１／２）・｛（Ｔ2B−Ｔ1B）−（Ｔ4B−Ｔ3B）｝
【００３６】
実験Ｂの式を実験Ａの対応する式と比較すれば、平均遅延演算が同一の形態（即ち、コモンモード）を具備していることは明らかである。但し、クロックオフセットの演算は、非対称性の項の符号が異なっている。
【００３７】
従って、実験Ａ及びＢのクロックオフセットの差は、次のとおりである。
【００３８】
θB−θA＝＋２δα＋（１／２）・｛（Ｔ2B−Ｔ1B）−（Ｔ2A−Ｔ1A）−（Ｔ4B−Ｔ3B）＋（Ｔ4A−Ｔ3A）｝
【００３９】
クロックオフセットが実験Ａ及びＢの間で変化しない場合には、次式が得られる。
【００４０】
θB＝θA
δα＝（１／４）・｛（Ｔ2A−Ｔ1A）−（Ｔ2B−Ｔ1B）−（Ｔ4A−Ｔ3A）＋（Ｔ4B−Ｔ3B）｝
【００４１】
クロックオフセットが実験Ａ及びＢの間で変化しないという状態は、両方の実験Ａ及びＢにおいて、クロック調節値がレートを等しく維持するもののみとなるようにスレーブクロックを動作させることによって実現可能である。この結果、すべての測定値が同一の１秒の定義を使用することが保証される。次いで、それぞれの実験Ａ及びＢにおいて、測定雑音の影響を低減すると共に非対称性の更に正確な演算を実現するべく、十分な数のデータポイントを取得する。これを実行した後に、非対称性を使用することにより、同期化プロトコルの正常な動作において取得された測定値を補正する。
【００４２】
図５は、通信リンク１１０の非対称性を測定するタイム・ドメイン・リフレクトメトリ（ＴＤＲ）回路７４を含む装置１０２の実施例を示している。ＴＤＲ回路７４は、通信リンク１１０の第１の部分１１２上における伝播遅延と通信リンク１１０の第２の部分１１４上における伝播遅延間の非対称性を測定する。
【００４３】
ＴＤＲ回路７４は、第１の部分１１２上のパルス及び第２の部分１１４上のパルスを実質的に同時に送信するパルス発生器回路８０を含んでいる。第１の部分１１２及び第２の部分１１４上のパルスは、装置１００に伝播し、反射して第１の部分１１２及び第２の部分１１４を介してＴＤＲ回路７４に戻ってくる。
【００４４】
ＴＤＲ回路７４は、第１の部分１１２及び第２の部分１１４上における反射パルスの到来を検出するパルス検出器回路８２を含んでいる。ＴＤＲ回路７４は、パルス発生器８０によるパルスの発生と第１の部分１１２及び第２の部分１１４を介した対応する反射パルスの到来との間の時間を測定するタイミング回路８４を含んでいる。例えば、タイミング回路８４は、対応するパルスがパルス発生器８０によって発生されるとそれぞれのカウンタが起動し、第１の部分１１２及び第２の部分１１４を介して対応する反射パルスが受信されると停止するように、第１の部分１１２及び第２の部分１１４用の１対の各カウンタを包含することができる。これらのカウントの差は、第１及び第２の部分１１２及び１１４上における伝播遅延間の非対称性を示している。
【００４５】
ＴＤＲ回路７４は、第１の部分１１２及び第２の部分１１４にパルスを印加すると共に、第１の部分１１２及び第２の部分１１４上の反射パルスを検知するスイッチング回路を含むことができる。スイッチング回路を使用することにより、装置１０２内のＰＨＹ２２０との相互作用を防止することができる。或いは、この代わりに、ＴＤＲ回路７４は、第１の部分１１２及び第２の部分１１４にパルスを印加すると共に、これらの上においてパルスを検知する変成器を利用することも可能である。ＴＤＲ回路７４の測定機能は、命令／データ経路８８を介して送信されるプロセッササブシステム２２４からの命令によって起動する。プロセッササブシステム２２４は、命令／データ経路８８を介してＴＤＲ回路７４から非対称性の測定値を取得することができる。
【００４６】
例えば、通信リンク１１０と装置１００及び１０２の物理的な実装に基づいて、ＴＤＲ回路７４によって発生されるパルス内のエネルギーが選択されて、装置１００内の回路に対する損傷を防止する。装置１００は、通信リンク１１０に対する接続部分に保護回路（図示されず）を包含することができる。ＴＤＲ回路７４が低エネルギーのパルスを使用する場合には、装置１００における保護は不要である。ＴＤＲ回路７４が高エネルギーのパルスを使用する場合には、保護が必要となろう。静電気の影響などその他の理由により、十分な保護が与えられる場合がある。保護回路を起動するのに十分な大きさになるように、パルスエネルギーを選択することも可能である。保護回路が高速である場合（例えば、１ナノ秒の何分の一かで作動する場合）には、保護回路がターンオンした際に、大きなインピーダンス不整合が発生し、これにより、戻りの反射が増大する。ＴＤＲ回路７４に戻ってくる反射パルス内でより大きなエネルギーが提供できるように、保護回路は、通信リンク１１０に対してインピーダンス不整合を提示することができる。
【００４７】
ＴＤＲ回路７４は、第１の部分１１２及び第２の部分１１４上において実質的に同時に、且つ、第１の部分１１２及び第２の部分１１４上における装着ポイントから同一の電気的な距離において、パルスを印加することができる。
【００４８】
ＴＤＲ回路７４は、測定される非対称性が時間調節演算と同一の時間ベースを具備するように、ローカルクロック１２を時間基準として使用できる。遅延ライン及び複数のタイムスタンピング、補間カウンタ、又は補間ランプ（ramp）を利用することにより、ローカルクロック１２を下回る分解能において非対称性を測定することができる。
【００４９】
本発明に関する以上の詳細な説明は、例示を目的として提供したものであり、包括的であること、開示した実施例そのままに本発明を限定することを意図したものではない。従って、本発明の範囲は、添付の請求項によって定義されている。
【図面の簡単な説明】
【００５０】
【図１】本技法を実装する１対の装置を示す図である。
【図２Ａ】通信リンクの非対称性を測定する技法を示す図である。
【図２Ｂ】通信リンクの非対称性を測定する技法を示す図である。
【図３】通信リンクの送信及び受信ラインを逆転させるリレーを示す図である。
【図４Ａ】ＩＥＥＥ１５８８の時間同期化計算を使用して通信リンクの非対称性の判定を例示する図である。
【図４Ｂ】ＩＥＥＥ１５８８の時間同期化計算を使用して通信リンクの非対称性の判定を例示する図である。
【図５】通信リンクの非対称性を測定するタイム・ドメイン・リフレクトメトリ（ＴＤＲ）回路を含む装置を示す図である。
【符号の説明】
【００５１】
１００：第１の装置
１０２：第２の装置
１１０：通信リンク
１１２：第１の部分
１１４：第２の部分
【図１】
2007174680.tif 000003
【図２Ａ】
2007174680.tif 000004
【図２Ｂ】
2007174680.tif 000005
【図３】
2007174680.tif 000006
【図４Ａ】
2007174680.tif 000007
【図４Ｂ】
2007174680.tif 000008
【図５】
2007174680.tif 000009