(57)【要約】【課題】シミュレーションにおける最適パラメータを高精度で、短期間に抽出する装置を提供する。この装置により得られたリソグラフィパラメータを用いて作成するフォトマスク及び半導体装置を提供する。【解決手段】シミュレーションに必要な複数のパラメータを設定するパラメータ設定部と、前記設定された複数のパラメータから遺伝的アルゴリズムまたは焼きなまし法によりシミュレーションに適合するパラメータを抽出する第１パラメータ抽出部と、前記抽出されたパラメータを、高精度パラメータ抽出法により合わせ込み、パラメータを高精度にフィッティングする第２パラメータ抽出部とを備える。【選択図】図１
2007140485.tif 000002
【特許請求の範囲】
【請求項１】
シミュレーションに必要な複数のパラメータを設定するパラメータ設定部と、
前記設定された複数のパラメータから遺伝的アルゴリズムまたは焼きなまし法によりシミュレーションに適合するパラメータを抽出する第１パラメータ抽出部と、
前記抽出されたパラメータを、高精度パラメータ抽出法により合わせ込み、パラメータを高精度にフィッティングする第２パラメータ抽出部と
を備えるシミュレーションにおけるパラメータ抽出装置。
【請求項２】
前記パラメータ設定部は、前記複数のパラメータより複数のパラメータセット集団を生成するパラメータセット集団生成部と、前記パラメータセット集団間を移動させるパラメータセット集団を選択する選択部と、前記選択されたパラメータセット集団を、パラメータセット集団間で移動させる移動部を備える請求項1に記載のシミュレーションにおけるパラメータ抽出装置。
【請求項３】
前記パラメータ設定部は、前記複数のパラメータセット集団を複数のＣＰＵまたは複数のＭＰＵにより分散処理する請求項２に記載のシミュレーションにおけるパラメータ抽出装置。
【請求項４】
前記パラメータ設定部は、シミュレーション対象物の実測データおよびシステム制御データを入力する入力部と、前記入力された実測データを平滑化、規格化するデータ読み込み部と、前記読み込まれたデータに基づいて、シミュレーション対象物の精度およびパラメータ値の範囲を決めるパラメータ範囲決定部を含む請求項１に記載のシミュレーションにおけるパラメータ抽出装置。
【請求項５】
前記遺伝的アルゴリズムは、前記設定されたパラメータにより作成した親選択テーブルから親を選択して、前記親に交叉または交配、突然変異の操作を加え次世代個体を生成し、生成された個体に対してシミュレーションに適合するパラメータを選択する制約条件をチェックし、制約条件に不適合な個体は抹消して新たなパラメータの発生を行なう遺伝操作をＬ回実施し、更に前記Ｌ回の遺伝子操作をｍ世代間繰り返してパラメータの適合値を計算する請求項１に記載のシミュレーションにおけるパラメータ抽出装置。
【請求項６】
前記やきなまし法は、前記設定されたパラメータにより作成した選択テーブルから無作為に個体を選択してコストまたはエネルギー関数を計算し、これらを最小とするようなパラメータの交換操作を実施して次世代個体を生成し、生成された個体に対してシミュレーション回数や温度、熱平衡状態になっているかをチェックし、これらの条件を満たす適合値を計算する請求項１に記載のシミュレーションにおけるパラメータ抽出装置。
【請求項７】
前記第１パラメータ抽出部は、抽出したパラメータを、前記実測値と計算値の差分から算出した精度またはシミュレーション対象物の特徴的なパターンを用いて算出した処理時間または前記精度と処理時間よりなる評価関数によって評価し、シミュレーションに適合するパラメータを抽出する請求項１に記載のシミュレーションにおけるパラメータ抽出装置。
【請求項８】
前記精度は、測定値と選択グループのパラメータセットによる算出値との差分の二乗和に重み付けをした関数を用いる請求項６に記載のシミュレーションにおけるパラメータ抽出装置。
【請求項９】
前記第２パラメータ抽出部は、前記実測値との誤差を最小にするパラメータの最適解を求める請求項１に記載のシミュレーションにおけるパラメータ抽出装置。
【請求項１０】
前記第２パラメータ抽出部は、最小２乗法または準ニュートン法を含む請求項１に記載のシミュレーションにおけるパラメータ抽出装置。
【請求項１１】
前記パラメータ設定部は、半導体装置製造用のフォトマスク、半導体デバイス、半導体製造プロセスなどのシミュレーションに必要なパラメータを設定する請求項１に記載のシミュレーションにおけるパラメータ抽出装置。
【請求項１２】
シミュレーションに必要な複数のパラメータを設定するパラメータ設定ステップと、
前記設定された複数のパラメータから遺伝的アルゴリズムまたは焼きなまし法によりシミュレーションに適合するパラメータを抽出する第１パラメータ抽出ステップと、
前記抽出されたパラメータを、高精度パラメータ抽出法により合わせ込み、パラメータを高精度にフィッティングする第２パラメータ抽出ステップと
を備えるシミュレーションにおけるパラメータ抽出方法。
【請求項１３】
前記遺伝的アルゴリズムは、少なくとも一つの遺伝子型をその適合度に比例する選択確率を用いて抽出する請求項１２に記載のシミュレーションにおけるパラメータ抽出方法。
【請求項１４】
前記第１パラメータ抽出ステップは、抽出したパラメータの最適値を、マスクパターンの光近接効果補正（ＯＰＣ）またはプロセス近接効果補正（ＰＰＣ）または電気的パターン補正（ＥＰＣ）処理する場合の計算時間を最小とする関数に基づいて選択する請求項１２に記載のシミュレーションにおけるパラメータ抽出方法。
【請求項１５】
前記第１パラメータ抽出ステップは、抽出したパラメータの最適値を、デザインルールに基づく最小の孤立パターンまたは最密の疎密パターンまたはＬＳＩに特徴的な単位パターンによって計算時間に基づいて選択する請求項１２に記載のシミュレーションにおけるパラメータ抽出方法。
【請求項１６】
前記第１パラメータ抽出ステップは、抽出したパラメータの最適値を、プロセス、デバイスシミュレーションによるトランジスタの電気特性の予測値が必要とする性能を満足する値、または線幅ばらつきに起因する閾値ばらつきが最小となる値に基づいて選択する請求項１２に記載のシミュレーションにおけるパラメータ抽出方法。
【請求項１７】
前記第２パラメータ抽出ステップは、抽出したパラメータの最適値を、フォト焼付けしたウエハ上のレジストパターン形状を測定した測定データ、ＴＥＧ評価したウエハ上のレジストパターン形状または試作したトランジスタの電気特性を測定したデータと比較し、測定データに適合するパラメータを選択する請求項１２に記載のシミュレーションにおけるパラメータ抽出方法。
【請求項１８】
第２パラメータ抽出ステップにより得られたパラメータにより、マスクパターンの光近接効果補正（ＯＰＣ）またはプロセス近接効果補正（ＰＰＣ）または電気的パターン補正（ＥＰＣ）のパラメータ値を抽出することを特徴とする請求項１２に記載のシミュレーションにおけるパラメータ抽出方法。
【請求項１９】
請求項１２乃至１８のいずれか１項に記載のパラメータの抽出方法により抽出したパラメータを用いて発生した補正マスクデータを用いて作成することを特徴とするフォトマスク。
【請求項２０】
請求項１９に記載のフォトマスクを用いて作成することを特徴とする半導体装置。
【請求項２１】
実測データ及びシステム制御データを入力する入力部と、
前記入力されたデータの平滑化、規格化するデータ読み込み部と、抽出する各パラメータの探索範囲を決めるパラメータ探索範囲決定部と、遺伝的アルゴリズムによる第１のパラメータ抽出部（複数）と、各パラメータセットの集団から移動させる任意のパラメータセットを選択する選択部と、各パラメータセットの集団間でサンプルの移動を行なう移動部と、高精度パラメータ抽出法による第２のパラメータ抽出部と、前記第１パラメータ抽出部及び第２パラメータ抽出部により抽出された最終解を出力する結果出力部とを有するコントロール部と、
パラメータデータベースと、
表示部と
を備えることを特徴とする最適パラメータ抽出システム。
【請求項２２】
シミュレーションに必要な複数のパラメータを設定するパラメータ設定ステップと、
前記設定された複数のパラメータから遺伝的アルゴリズムまたは焼きなまし法によりシミュレーションに適合するパラメータを抽出する第１パラメータ抽出ステップと、
前記抽出されたパラメータを、高精度パラメータ抽出法により合わせ込み、パラメータを高精度にフィッティングする第２パラメータ抽出ステップと
をコンピュータに実行させるパラメータ抽出プログラム。
【請求項２３】
請求項２２に記載のプログラムを記録したコンピュータが読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シミュレーションを実施する場合にパラメータを抽出するパラメータ抽出装置及びパラメータ抽出方法に関する。より具体的には、本発明は、光又はＸ線露光法に用いられる露光用マスクのリソグラフィ・シミュレーションにおけるパラメータを抽出する装置およびパラメータ抽出方法に関する。また本発明は、半導体製造プロセスまたはデバイスシミュレーションにおけるパラメータを抽出する装置およびパラメータ抽出方法に関する。
特に本発明は、マスクパターンに用いる設計データの補正（光近接効果補正、又はエッチングを含んだプロセス近接効果補正、トランジスタの電気特性など、そのばらつきまで考慮したパターン補正）を最適化するパラメータ抽出装置及び方法である。
また本発明は、微細なＬＳＩパターン形成に適した露光用マスクデータの作成方法に関し、更に露光用マスクデータの作成作業を自動化するものである。また本発明は、パラメータ抽出方法を用いて作成される露光用マスク及びこの露光用マスクを使用して製造される半導体装置に関する。
【背景技術】
【０００２】
近年、半導体集積回路又はシステム液晶表示装置の開発や製造において、その設計や試作は、シミュレーションや複数の計算式、経験式などにより行われることが多い。シミュレーションをする場合、シミュレーションに用いられるパラメータは非常に多くあり、そのパラメータの選択とパラメータ値が適切でなければ、好ましい結果をえることができない。しかしながら、納期を迫られた生産や開発の現場では、これらにおける多数のパラメータの選択およびパラメータ値の設定は経験に委ねられ、トライアンドエラーの結果、最適値を得ている。
ところで、近年、ＬＳＩは高集積化が進行し、その素子のサイズもより微細化し、かつ大規模化している。また液晶ディスプレイは大面積化すると共にその画素およびＴＦＴは高精細化している。これら素子の微細加工に直接かかわるリソグラフィ工程においては、転写パターンのサイズが露光波長より小さくなり、そのため、パターン転写のリニアリティが問題となりはじめている。これは、光近接効果（Optical Proximity Effect）と呼ばれ、具体的には露光波長が転写パターンのサイズより大きいため、光の回折により９０度コーナーは丸くなり、ライン端は短くなる、同様に光の干渉作用から配線の幅が配線の疎密で変わるといった現象が現れる。
【０００３】
光近接効果の原因は、文字通り前記のような光学的要因によるものが主であるが、この他にもレジストプロセス（露光前ベーク、ＰＥＢ（Post Exposure Bake）、現像等）や下地（形状、構造や材料）の影響、エッチングの影響等が挙げられる。
フォトリソグラフィ工程において、このような光近接効果は、スペックはずれの原因となる。これを防ぐために、マスクにあらかじめこの変位分を見込んだ補正を加える方法が、一般的に利用されている。これを光近接効果補正（Optical Proximity Effect Correction:ＯＰＣ）と呼ぶ。近年では、このＯＰＣにフォト後のエッチングシフト等を加えたプロセス近接効果補正（Process Proximity Effect Correction:ＰＰＣ）も使われるようになってきた。以降、これらの処理をそれぞれＯＰＣ又はＰＰＣと記する。
【０００４】
また、微細化の進んだ90nmや65nmプロセス以降の微細加工技術では、ＬＥＲ(:Line Edge Roughness)が課題となっている。ＬＥＲに起因した寸法ずれやばらつきは、トランジスタの電気特性に影響を与える。トランジスタの電気特性はこの微細化による寸法ずれやばらつきだけでなく、その他のさまざまな要因によって決まる。例えば、不純物種のイオン注入による注入プロファイルの乱れやずれなどである。これらの問題を半導体製造プロセスおよびデバイスシミュレーションでは扱っている。前記リソグラフィシミュレータと同様、これらの問題を考慮して、マスクパターン補正を行なう方法を、ここではトランジスタの電気的特性に基づくパターン補正との意味でＥＰＣ（:Electrical Pattern Correction）と記する。ＥＰＣの説明を図２３に示す。この場合、トランジスタの線幅ばらつきに起因した閾値（Ｖｔｈ）のばらつきの低減をＥＰＣ（電気的特性に基づくパターン補正）で行なっている。
【０００５】
図２３（ａ）に示すように、ＥＰＣ処理は、設計データの収集工程１８−１と、ＥＰＣ処理工程１８−２と、ＥＰＣ処理後データの作成工程１８−３と、マスク描画用データへの変換工程１８−４と、マスク描画用データ収集工程１８−５と、マスク製作工程１８−６とからなる。
上記ＥＰＣ処理工程は、図２３（ｂ）に示すように、工程２ａでは、フォトリソグラフィ・シミュレーションによる線幅のばらつきを確認する。例えば、図２３（ｃ）に示すように、拡散領域の同一パターン内で、ＭＯＳ１、ＭＯＳ２、ＭＯＳ３・・・のように同一パターン内で短冊状に分けて、各領域毎のゲート長を抽出し、線幅ばらつきの分布を見る。次に、工程２ｂでは、プロセス・デバイスシミュレーションによる電気特性のばらつきを確認する。即ち、上記工程２ａで抽出された分布の範囲でプロセス・デバイスシミュレーションして、その電気的特性のばらつき分布を見る。工程２ｃでは、電気特性ターゲットを設定する。即ち、補正対象となる電気特性、例えばトランジスタの閾値電圧（Ｖｔｈ）を設定する。工程２dでは、補正領域と補正量を決める。ここでは補正対象の各領域に対して補正量を決める。即ち、図２３（ｄ）に、電気特性ターゲットと、補正対象の関係を示すように、例えば所定範囲の閾値Ｖｔを中心にして、その両側の所定範囲を補正対象とし、その各領域に補正量を決定する。次に、工程２ｅでは、補正後のマスクパターンデータを作成する。
【０００６】
以上のようにして、図２３のＥＰＣ処理工程により、所望のマスクを製作するための設計データが収集され、そのデータを用いて、フォトリソグラフィ・シミュレーションすることにより、各素子の線幅のばらつき、および電気特性の分布が確認される。次に電気特性ターゲットを設定して、その補正範囲と補正量を決めることにより補正後のマスクパターンデータを作成する。このマスクパターンデータによりマスクを製作するものである。
【０００７】
このＯＰＣ又はＰＰＣ（又はＥＰＣ）には、大きく分けて２つの方法が知られている。一つは、予め求めておいた補正ルールに基づき補正を行なう、いわゆるルールベースＯＰＣと呼ばれる手法である。もう一つは、露光プロセスをモデル化したシミュレーションベースＯＰＣと呼ばれる手法である。微細化の進んだ現在の先端ＬＳＩ製造プロセスでは、このシミュレーションベースＯＰＣ（またはモデルベースＯＰＣ）が主流となっている。
ここで、メモリセルのＯＰＣパターンの例を図２４に示す。図２４はＳＲＡＭメモリセルの一部分のＯＰＣパターンのゲートポリシリコン層を示し、図２４（ａ）は検証前のＳＲＡＭのＯＰＣパターンを示し、図２４（ｂ）は検証後のＯＰＣパターンを示す。図２４（ａ）に示す検証前ＯＰＣパターンに点線で囲んだ箇所が特に注目箇所で、ライン間のパターン間隔が検証前はレイアウトパターンで０．１１０μｍ、フォト後ショートしていたが、これがＯＰＣ検証、修正後はレイアウトパターンで０．１１８μｍ、フォト後166nmに改善され、スペックの確保が可能となり、短絡の危険性が少なくなった。図２４の四角の点線部分がトランジスタ形成部分を示す。
図２５は、フラッシュメモリセルのコンタクト層ＯＰＣパターンを示す。図２５（ａ）はＯＰＣ前のパターンを示し、図２５（ｂ）は一部拡大図を示す。図中、ＬＳＩ１〜ＬＳＩ４で示した箇所がメモリセル部分である。図２５（ｂ）の点線丸印箇所の拡大を図２５（ｃ）に示す。図２５（ｃ）は、Ｃ層のフォト後のＳＥＭ形状を示し、ホール径が１２５ｎｍ、ピッチが２３０ｎｍであることを示す。
【０００８】
シミュレーションに加えて経験的モデルを仮定するモデルベースＯＰＣにおいて、最大の課題は、リソグラフィパラメータのフィッティングである。リソグラフィパラメータの数は、露光装置パラメータが５〜７種類以上、レジストプロセス関連パラメータが１０種類以上、その他にマスク関連や計算処理上のものが１０種類以上、合計２０〜３０種類以上ある。このうち露光装置関係やレジスト関連の一部、マスク関係のパラメータは、ある程度最適値が判っているものもあるが、多くは未知であり、ＯＰＣモデル（：経験型モデル）を作成するためには、これらパラメータの選択と、その値を適切に設定することが必須である。これがエッチングの効果を含むＰＰＣとなれば更にパラメータ数は増え、ＥＰＣとなれば、ＰＰＣの十倍以上になる。
【０００９】
従来、リソグラフィパラメータの最適解を求める場合、図２６の処理フローに示すように実施する。初めに、フォトリソグラフィ、ＯＰＣに係わる抽出用データを測定する（Ｓ５１）。次にその測定データを技術者の手作業で数値入力し（Ｓ５２）、ＥＷＳ（Engineering Work Station）、ＰＣ（Personal Computer）による計算処理を実施する（Ｓ５３）。そのパラメータを実測結果と照らし合わせて確認、修正することにより、パラメータの選択と、パラメータ値を段階的に抽出する。この一連の処理において、ＥＷＳ、ＰＳによる計算処理（Ｓ５３）と、技術者がパラメータと実測結果と照らし合わせて、確認、修正による合わせ込み処理（Ｓ５４）を繰り返すことにより、必要なパラメータを選択し、各パラメータの最適値を段階的に抽出する。以上のような処理の繰り返し、段階的な抽出のため、通常は数週間から１ヶ月を要している。
【００１０】
図２６のステップＳ５１〜Ｓ５４に示した合わせ込みフローの詳細を図２７に示す。図２７は、具体例として、露光装置の投影光学系におけるリソグラフィパラメーの合わせ込みフローを示す。第１のステップＳ６１で、ＯＰＣモデル作成時の露光装置のパラメータとして、λや開口数ＮＡ（Numerical Aperture）、投影レンズのデフォーカス値又はその可変範囲のようにある程度最適値が分かっているパラメータ、つまり準固定値を設定する。図２８にリソグラフィパラメータ一覧表を示し、上記準固定値を図２８のNo.１〜No.５に示した。図２８はパラメータが多数存在することを一例として示すものであり、パラメータ名とその内容の説明、実測値を示す。
第２のステップＳ６２で、ピッチ依存性による線幅の疎密合わせを設定する。つまり、１次セッティングとして基本的なピッチ依存性の合わせ込みをする。この場合のパラメータはσrs, σesi, wti, Ropc等である。
第３のステップＳ６３で、線幅に関し、リニアリティの合わせ込みを設定する。この場合の２次セッティングとして、パラメータはσrs, σesi, wti, Ropc等である。
【００１１】
第４のステップＳ６４で、線端の間隔に関し、ラインエンドの合わせ込みを設定する。ライン幅合わせ及びファインチューニングを設定する。この場合の３次セッティングとしては、上記のσrs,σesi, wti, Ropcに加えて、モデル関数の数、次数M、φサンプリングスペースにおける次元数等である。
第１次〜第３次セッティングに用いられるＯＰＣモデル作成時のレジストパラメータを図２８のNo.６〜No.８に示す。また第１次〜第３次セッティングに用いられるＯＰＣ処理上のパラメータを図２８のNo.９〜No.１１に示す。
【００１２】
以上のような設定後、パラメータを抽出して、ステップＳ６５で、そのパラメータが予め定めた仕様内か否か判断され、仕様内であれば、ここで合わせ込まれたパラメータ値はモデル作成のため出力される。しかし仕様内でなければ、第２のステップから第４のステップのいずれかに戻り、再度パラメータを変えて合わせ込みが実施される。あるいは第１のステップに戻り、準固定値も変えて合わせ込みの修正が行われる。このような作業を繰り返して、仕様内になれば、更に他のパラメータについてもＮ次セッティングを行なう。その結果として最適パラメータが得られると、そのパラメータを基にしてモデルを作成する。
【００１３】
以上には投影光学系リソグラフィパラメータの合わせ込みを説明したが、レジスト露光、化学増幅型反応、べーク、レジスト露光にあたるパラメータに対しても同様に合わせ込みが行われる。図２９はＯＰＣ計算モデルと合わせ込みパラメータを示し、実験データとの合わせ込みを行なう合わせ込み関数は、図２９中に記載した式（１）のとおりである。
図２９（ａ）は光強度分布を示し、図２９（ｂ）は化学増幅型反応のレジスト特性分布を示し、図２９（ｃ）はエッチング特性分布を示す。この他にＯＰＣモデルの高精度化のためには、露光装置のＮＡ／σ等の製造装置の値（準固定値）についても、実験を用いて実効的な値の算出を行っていた。
【００１４】
以上は、リソグラフィパラメータの合わせ込み作業について説明したが、このような作業は、イオン注入や他のプロセス工程、又はデバイスシミュレーションのパラメータ合わせ込み作業においても基本的に同様に実施される。
図２８に示したパラメータは代表的なパラメータであり、これ以外にも多くのパラメータが存在する。このように多くのパラメータを、もし人間の思考無しに単純にパラメータを振って組み合わせると、膨大な計算量になることが分かる。
【００１５】
このように光近接効果補正には、モデルベースと呼ばれるリソグラフィ・シミュレーションや計算式を使用する方法が用いられるが、多くの場合は複数の最適パラメータを含む。そのため、これら多くのパラメータの最適値算出には多大な労力、即ち人手作業を必要とし、微細化の進んだ現在の先端ＬＳＩ製造プロセスにおいては、このような労力による負荷がプロセスコストを圧迫する状況となっていた。
これらのパラメータ抽出作業について、近年作業の負荷軽減、自動化に対する取り組みが行なわれ始めており、例えば、遺伝的アルゴリズム（ＧＡ）を用いた手法などが検討されている。
【００１６】
ＯＰＣ又はＰＰＣにおけるパターン補正方法については、多数の特許出願があり、具体例として、特許文献１〜４を示す。
特許文献１は、モデルベースＯＰＣとルールベースを組み合わせたハイブリッドＯＰＣ処理において、両領域の境界処理を工夫することにより、高精度かつ高速でＯＰＣ処理を行なう為の方法である。
特許文献２は、プロセスマージンを維持しながら欠陥の無い高精度のＯＰＣマスクパターンデータを作成する方法についての特許である。
また、遺伝的アルゴリズムに関する特許としては、特許文献３がある。特許文献３は、遺伝的アルゴリズム（ＧＡ）の薄膜の光学パラメータ解析装置に関する応用例である。
特許文献４は、計算機アーキテクチャの高速化に遺伝的アルゴリズムの手法を適用したものである。
【特許文献１】特開２００４―３０２２６３号公報
【特許文献２】特開２００５−１３４５２０号公報
【特許文献３】特表２０００−５１１６９７号公報
【特許文献４】特開平６−１６１９８０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
素子の微細化が進み各工程の加工スペックが厳しくなるに従い、これらスペックを規定するパラメータの精度が要求され、ますます抽出期間が延び、この抽出期間の短縮が必須となっている。
近年、このシミュレーションにおける最適なパラメータを高精度で、短期間に抽出する装置及び方法については、遺伝的アルゴリズム（ＧＡ）を用いる方法などが検討されているが、従来知られている手法をそのまま用いるだけでは、パラメータ抽出自体が収束しなかったり、解答が間違っていたり、解答が得られても非常に時間のかかる場合が多かった。
本発明は以上のような課題に鑑みて、シミュレーションにおける最適パラメータを高精度で、短期間に抽出する装置及び方法を提供するものである。また本発明は半導体製造プロセス／デバイスシミュレーションのパラメータ、又はリソグラフィのパラメータを高精度で、短期間に抽出する装置および方法であり、このプロセス／デバイスシミュレーションのパラメータ、又はこのリソグラフィパラメータを用いて作成したフォトマスク及び半導体装置を提供するものである。
【課題を解決するための手段】
【００１８】
本発明はシミュレーションにおけるパラメータを高精度で、短期間に抽出するために、遺伝的アルゴリズム（以下、ＧＡ；Genetic Algorithms）の手法の改善を行なう。すなわち、パラメータセットの集団を複数設定し、ある間隔で集団間のパラメータセットの移動を行なう。これにより収束性を改善し探索時間を短縮し、合わせ込み作業の自動化を行なう。
より具体的に述べる。解の探索に用いるパラメータセットの集合を複数設定し、それぞれ独立にＧＡの操作を行なう。この操作を繰り返した後、それぞれの集合間で特定のパラメータセットの移動を行なう。この作業を複数回繰り返して、L*回M*世代操作を行ない、解答を求める。ＧＡ法は図２、図４、図１１〜１３により後述する。
この時計算機においては、各ＣＰＵ毎または各ＭＰＵ毎にパラメータセット集合を割り振り、分散処理すると効率的である。しかも、各集合の適合度評価において異なる評価式を用いることが出来る（複数条件の設定が容易）。
【００１９】
なお、同様な効果は、ＧＡ法だけでなく焼きなまし法(以下、ＳＡ；Simulated Annealing method法)を用いても期待できる。これらを組み合わせて用いることもできる。この場合、更に収束性の改善が期待できる。ＳＡ法については、図５〜図７、図１４、図１５により後述する。
【００２０】
またこのようにＧＡ法又はＳＡ法による合わせ込み作業の自動化に加えて、高精度パラメータ抽出法を使用することにより、パラメータの高精度合わせ込みを実現する。高精度パラメータ抽出法には、線形的解法または非線形的解法があり、本発明は最小２乗法または準ニュートン法等を使用する。これにより、パラメータをフィッティングする。特にＧＡにしたがって算出したパラメータを、実測値と計算値の差分から精度を算出し、またシミュレーション処理時間を計算して、上記精度と時間を評価関数とすることを特徴とするものである。
【００２１】
例えばリソグラフィ・シミュレーションの場合、本発明は、半導体集積回路のパターン形成工程においてウエハ上のレジストパターンが所望の寸法になるようマスクパターンの補正を行なう場合、マスクパターンを求める計算式やリソグラフィ・シミュレーションにおける最適パラメータを求める方法である。そのために次のような手順が実施される。まず、評価するリソグラフィパラメータを特定し、それをＧＡ法又はＳＡ法に従って、リソグラフィパラメータの複数のグループを生成する。このリソグラフィパラメータの複数のグループに対応する理論的データのグループを導出する。一方、フォト焼付けしたウエハ上のレジストパターン寸法を測定する。そして上記理論的データと測定データを比較して、測定データに最も適合する理論的データのグループを抽出することにより、リソグラフィパラメータの解を得る。
【００２２】
半導体集積回路のパターン形成工程においては、露光波長より相対的に小さいレジストパターンを加工する場合、ＯＰＣ又はＰＰＣのようなマスクパターンの光近接効果補正が必須となっている。本発明は、これらリソグラフィシミュレータや計算式に用いるパラメータをＧＡ法又はＳＡ法に従って自動的に算出し、更に高精度パラメータ抽出法、例えば最小２乗法または準ニュートン法等を組み合わせることにより、短時間で（実測値に対して）高精度の合わせ込みが可能なリソグラフィパラメータの抽出装置及び方法と、本発明の方法を用いてパターンを作成したフォトマスク、及び半導体装置である。
以上は、プロセス／デバイスシミュレーションにおけるパラメータ抽出においても同様に実施可能である。
【００２３】
本発明は以上のような概念に基づき次のような手段を有する。
本発明のシミュレーションにおけるパラメータ抽出装置は、シミュレーションに必要な複数のパラメータを設定するパラメータ設定部と、前記設定された複数のパラメータから遺伝的アルゴリズムまたは焼きなまし法によりシミュレーションに適合するパラメータを抽出する第１パラメータ抽出部と、前記抽出されたパラメータを、高精度パラメータ抽出法により合わせ込み、パラメータを高精度にフィッティングする第２パラメータ抽出部とを備えることにより、前記課題を解決する。
【００２４】
本発明において、前記パラメータ設定部は、前記複数のパラメータより複数のパラメータセット集団を生成するパラメータセット集団生成部と、前記パラメータセット集団間を移動させるパラメータセット集団を選択する選択部と、前記選択されたパラメータセット集団を、パラメータセット集団間で移動させる移動部を備えることが望ましい。この場合に、前記複数のパラメータセット集団を複数のＣＰＵまたは複数のＭＰＵにより分散処理するとよい。
【００２５】
また、本発明において、前記パラメータ設定部は、シミュレーション対象物の実測データおよびシステム制御データを入力する入力部と、前記入力された実測データを平滑化、規格化するデータ読み込み部と、前記読み込まれたデータに基づいて、シミュレーション対象物の精度およびパラメータ値の範囲を決めるパラメータ範囲決定部を含むことが望ましい。
【００２６】
また、本発明の遺伝的アルゴリズムは、前記設定されたパラメータにより作成した親選択テーブルから親を選択して、前記親に交叉または交配、突然変異の操作を加え次世代個体を生成し、生成された個体に対してシミュレーションに適合するパラメータを選択する制約条件をチェックし、制約条件に不適合な個体は抹消して新たなパラメータの発生を行なう遺伝操作をＬ回実施し、更に前記Ｌ回の遺伝子操作をｍ世代間繰り返してパラメータの適合値を計算するものである。
【００２７】
また、本発明のやきなまし法は、前記設定されたパラメータにより作成した選択テーブルから無作為に個体を選択してコストまたはエネルギー関数を計算し、これらを最小とするようなパラメータの交換操作を実施して次世代個体を生成し、生成された個体に対してシミュレーション回数や温度、熱平衡状態になっているかをチェックし、これらの条件を満たす適合値を計算するものである。前記計算は、実測値とシミュレーション値との誤差や評価パラメータの計算時間を計算する。
【００２８】
また、本発明において、前記第１パラメータ抽出部により抽出されたパラメータは、前記実測値と計算値の差分から算出した精度またはシミュレーション対象物の特徴的なパターンを用いて算出した処理時間または前記精度と処理時間を評価関数として評価し、シミュレーションに適合するパラメータを抽出することが望ましい。ここで、前記精度は、測定値と選択グループのパラメータセットによる算出値との差分の二乗和に重み付けをした関数を用いるとよい。
【００２９】
また、本発明の第２パラメータ抽出部は、前記実測値との誤差を最小にするパラメータの最適解を求めるものである。そして、前記第２パラメータ抽出部は、最小２乗法または準ニュートン法を含むものである。
【００３０】
更に、本発明は別の観点によれば、シミュレーションにおけパラメータ抽出方法であって、シミュレーションに必要な複数のパラメータを設定するパラメータ設定ステップと、前記設定された複数のパラメータから遺伝的アルゴリズムまたは焼きなまし法によりシミュレーションに適合するパラメータを抽出する第１パラメータ抽出ステップと、前記抽出されたパラメータを、高精度パラメータ抽出法により合わせ込み、パラメータを高精度にフィッティングする第２パラメータ抽出ステップとを備え、パラメータを高精度で、短期間に抽出する。
【００３１】
そして、前記遺伝的アルゴリズムに基づく操作が、少なくとも一つの遺伝子型をその適合度に比例する選択確率を用いて抽出することが望ましい。
また、本発明のシミュレーションにおけパラメータ抽出方法は、前記第１パラメータ抽出ステップにより得られたパラメータの最適値を、マスクパターンの光近接効果補正（ＯＰＣ）またはプロセス近接効果補正（ＰＰＣ）または電気的パターン補正（ＥＰＣ）処理する場合の計算時間を最小とする関数に基づいて選択するとよい。あるいは、前記第１パラメータ抽出ステップにより得られたパラメータの最適値を、デザインルールに基づく最小の孤立パターンまたは最密の疎密パターンまたはＬＳＩに特徴的な単位パターンによって計算時間に基づいて選択するとよい。あるいは、前記第１パラメータ抽出ステップにより得られたパラメータの最適値を、プロセス、デバイスシミュレーションによるトランジスタの電気特性の予測値が必要とする性能を満足する値、または線幅ばらつきに起因する閾値ばらつきが最小となる値に基づいて選択するとよい。あるいは、前記第２パラメータ抽出ステップにより得られたパラメータの最適値を、フォト焼付けしたウエハ上のレジストパターン形状を測定した測定データ、ＴＥＧ評価したウエハ上のレジストパターン形状または試作したトランジスタの電気特性を測定したデータと比較し、測定データに適合するパラメータを選択するとよい。
【００３２】
また、本発明は、前記第２パラメータ抽出ステップにより得られたパラメータにより、マスクパターンの光近接効果補正（ＯＰＣ）またはプロセス近接効果補正（ＰＰＣ）または電気的パターン補正（ＥＰＣ）のパラメータ値を抽出するとよい。
【００３３】
また、本発明は、上記パラメータの抽出方法により抽出したパラメータを用いて発生した補正マスクデータを用いて作成したフォトマスクである。
そして、このフォトマスクを用いて作成した半導体装置である。
また、本発明は最適パラメータ抽出システムであり、実測データ及びシステム制御データを入力する入力部と、前記入力されたデータの平滑化、規格化するデータ読み込み部と、抽出する各パラメータの探索範囲を決めるパラメータ探索範囲決定部と、遺伝的アルゴリズムによる第１のパラメータ抽出部（複数）と、各パラメータセットの集団から移動させる任意のパラメータセットを選択する選択部と、各パラメータセットの集団間でサンプルの移動を行なう移動部と、高精度パラメータ抽出法による第２のパラメータ抽出部と、前記第１パラメータ抽出部及び第２パラメータ抽出部により抽出された最終解を出力する結果出力部とを有するコントロール部と、パラメータデータベースと、表示部とを備えるものである。
【００３４】
更に、本発明は別の観点によれば、パラメータ抽出プログラムであり、コンピュータにシミュレーションに必要な複数のパラメータを設定するパラメータ設定ステップと、前記設定された複数のパラメータから遺伝的アルゴリズムまたは焼きなまし法によりシミュレーションに適合するパラメータを抽出する第１パラメータ抽出ステップと、前記抽出されたパラメータを、高精度パラメータ抽出法により合わせ込み、パラメータ値を高精度にフィッティングする第２パラメータ抽出ステップとを実行させる。
また、上記プログラムを記録したコンピュータが読み取り可能な記録媒体である。
【発明の効果】
【００３５】
本発明のシミュレーションにおけるパラメータ抽出装置は、分散（複数ＣＰＵまたは複数ＭＰＵ）処理に適した複数の独立したパラメータセットの集合を、求める精度および解の探索範囲に基づき設定し、この設定されたパラメータセットの各集合をＧＡ又はＳＡ法に基づいてパラメータセットを操作し、ある間隔で各グループのパラメータセットを移動し、この操作を繰り返すことにより、収束性が良く高精度のサンプルセットを抽出し、更に高精度パラメータ抽出法により合わせ込むことにより、パラメータをフィッティングするので、短時間に高精度で最適なパラメータをコンピュータを利用して自動的に抽出することができる。
【００３６】
また本発明において、ＧＡは、パラメータセットの集団を複数設定し、それぞれに対して親の選択テーブルを作成し、前記親に交叉または交配、突然変異の操作を加え、パラメータの制約条件をチェックし、不適合個体は抹消して新たなパラメータの発生を行ない、Ｌ回の遺伝操作を実施し、その間にパラメータセットの集団間にて特定パラメータセットの移動を行ない、更にｍ世代の間これらの操作を繰り返して適合値を計算するので、短期間に高精度で最適なパラメータをコンピュータを利用して抽出することができる。
【００３７】
また本発明のシミュレーションにおけるパラメータ抽出装置は、実測データおよびシステム制御データを入力する入力部と、前記入力されたデータの平滑化、規格化するデータ読み込み部と、各パラメータセットの集合から、抽出する各パラメータの探索範囲を決めるパラメータ探索範囲決定部と、ＧＡ又はＳＡ法による第１パラメータ抽出部（複数）と、高精度パラメータ抽出法による第２パラメータ抽出部と、前記第１パラメータ抽出部及び第２パラメータ抽出部により抽出された最終解を出力する結果出力部とを備えるので、シミュレーションにおける最適パラメータを高精度で、短期間に抽出することができる。
【００３８】
また本発明の高精度パラメータ抽出法は、実測値との誤差を最小にするような最適な解を求めるので、高精度パラメータを抽出することができる。
また本発明の高精度パラメータ抽出法は、最小２乗法または準ニュートン法を含むので、コンピュータによる処理が容易である。
また本発明は、第１のパラメータ抽出部が実測値と計算値の差分から精度を算出し、また特徴的なパターンを用いて指標値から処理時間を算出し、前記精度と処理時間を評価関数とするので、最適パラメータを高精度で、短期間に抽出することができる。
また本発明において、精度は、測定値と選択グループのパラメータセットによる算出値との差分の二乗和に重み付けをつけた関数を用いるので、コンピュータによる処理が容易である。
【００３９】
更に、本発明は、シミュレーションに必要な複数のパラメータを設定するパラメータ設定ステップと、前記設定された複数のパラメータから遺伝的アルゴリズムまたは焼きなまし法によりシミュレーションに適合するパラメータを抽出する第１パラメータ抽出ステップと、前記抽出されたパラメータを、高精度パラメータ抽出法により合わせ込み、パラメータを高精度にフィッティングする第２パラメータ抽出ステップとを備えるので、パラメータを高精度で、短期間にコンピュータを利用して抽出することができる。
【００４０】
更に本発明は、マスクパターンの光近接効果補正またはプロセス近接効果補正のパラメータ値を抽出するので、スペックはずれのないマスクを得ることができる。
加えて、上記ＯＰＣやＰＰＣだけでなくトランジスタの電気特性のばらつきまで最小化するＥＰＣ（電気的パターン補正）を実現したマスクを得ることができる。
また本発明は、前記ＧＡに基づく選択操作が、少なくとも一つの遺伝子型をその適合度に比例する選択確率を用いて抽出するので、ＧＡの操作による自然淘汰を加速でき、効率よく最適パラメータを抽出することができる。
【００４１】
また本発明は、パラメータの最適値を、選択グループで特定されるＯＰＣパラメータ、ＰＰＣパラメータまたはＥＰＣパラメータを用いて設計データをＯＰＣ、ＰＰＣまたはＥＰＣ処理する場合の計算時間を最小とする関数に基づいて選択するので、短期間に抽出することができる。
また本発明は、リソグラフィパラメータの最適値を、設計データをデザインルールに基づく最小の孤立パターンまたは最密の疎密パターンまたはＬＳＩに特徴的な単位パターンによって計算時間を見積もるので、実際に作成するパターンに基づいて評価することができる。
【発明を実施するための最良の形態】
【００４２】
本発明のシミュレーションにおけるパラメータ抽出装置は、設計や実験に使用されるような一般的なシミュレーションに関し、シミュレーションを実施する場合にそのパラメータを選択し、またパラメータの最適値を抽出する装置である。
本発明の具体例として、以下には、ＯＰＣまたはＰＰＣ、ＥＰＣパターンを作成するためパラメータ抽出装置について説明する。しかし、本発明はこの具体例に限定されるものではなく、その他の種々の具体例が存在し得る。
図１は、本発明のパラメータ抽出装置の構成ブロック図である。本発明のパラメータ抽出装置は、入力部１と、表示部２と、パラメータデータベース３と、コントロール部４と、ＥＰＣ（またはＯＰＣ、ＰＰＣ）部５とから構成される。特に本発明のパラメータ抽出装置は，コントロール部４内のパラメータ抽出部８と、高精度パラメータ抽出部９を備え、パラメータ抽出部８がＧＡによるパラメータ抽出部８ａまたはＳＡによるパラメータ抽出部８ｂである点を特徴とする。これら特徴部分が他の部分と協働して、本発明の装置を具現化し、本発明の方法を実現する。
【００４３】
入力部１はキーボード、マウス、スキャナまたはポインタデバイスなどであり、データを入力し、またパラメータ抽出装置に指示、命令または選択を与える部分である。入力部１は、ネットワークのような通信回線を介してデータを入力する通信部であってもよい。入力部１から実測データ及びシステム制御データを入力することもある。
表示部２は、液晶表示装置、プラズマ表示装置、ＣＲＴのような表示装置であって、本発明装置の途中経過や結果を表示し、また入力部１から入力したデータや指示、命令または選択を表示する。あるいは本発明装置の結果やデータをネットワークのような通信回線を介して出力する通信端末であってもよい。
【００４４】
パラメータデータベース３は、ハードディスク、光ディスク、ＤＶＤ、フラッシュメモリのような大容量記憶部であって、本発明が対象とするパラメータに関するデータや本発明のパラメータ抽出方法を実現するプログラムを格納する。この他に入力部１、表示部２を制御するプログラムを蓄積する。このパラメータデータベース３は、本発明装置と一体的に構成してもよいが、ネットワークのような通信回線で接続することにより構築してもよい。
コントロール部４は、本発明装置の主要な動作部分であり、具体的には高速動作するＣＰＵにより構成され、フラッシュメモリやＲＡＭのような半導体装置に格納されたプログラムを動作させることにより以下のような種々の処理を実行する。ここで使用されるプログラムは、前記パラメータデータベース３のような大容量記憶部に格納してもよく、あるいはコントロール部４に備えられた記憶部（図示しない）に格納してもよい。コントロール部４は、データ読み込み部６と、各パラメータ探索範囲決め部７と、ＧＡまたはＳＡによるパラメータ抽出部８と、高精度パラメータ抽出部９と、結果出力部１０を備える。これら各部分は、コントロール部４が動作することにより、仮想的に表現される部分である。
【００４５】
データ読み込み部６は測定データを読み込み、そのデータの平滑化または規格化を行なう。即ち、読み込んだデータを統計的判断により、分布関数から離れているデータが有意のデータか、無意味のデータかあるいは精度を落とすデータかを判断し、パラメータの精度を上げるために平滑化または規格化する。ある場合には、平滑化と規格化が行なわれる。
パラメータ探索範囲決め部７は、各パラメータに対して探索範囲を決める。探索範囲は、パラメータの物理的上限値および下限値が定まっているものは、最初は上限値から下限値を探索範囲とする。またパラメータの物理的上限値および下限値が定まっていないものは、最初はマイナス無限大からプラス無限大を探索範囲とする。無限大はコンピュータの処理可能な大きな値であり、指数値として入力する。この探索範囲はコンピュータ処理のためバイナリ化する。探索範囲は各パラメータの合わせ込みの過程において、初めは広い範囲で探索し、以下に説明するように遺伝的アルゴリズムまたは焼きなまし法や高精度抽出法により合わせ込みが行われるに従い順次探索範囲を狭くする。
【００４６】
パラメータ抽出部８は、ＧＡによるパラメータ抽出部８ａと、ＳＡによるパラメータ抽出部８ｂを備え、ＧＡパラメータ抽出部８ａまたはＳＡパラメータ抽出部８ｂによって多くのパラメータから必要なパラメータまたはパラメータセットの抽出を行ない、各パラメータの最適化を行なう。そのため評価関数を用いる。パラメータ抽出部８の詳細は図３により後述する。
この時、パラメータ抽出部８は、ＣＰＵの負荷にもよるが、ＣＰＵ１、ＣＰＵ２、ＣＰＵ３、ＣＰＵ４・・・で示すように、複数のＣＰＵ１２による分散処理がより効果的である。分散処理をすると、ＧＡまたはＳＡの操作自体が各パラメータセットの小集団ごとに行なうことができ、より変化が加速される上、例えば複数の評価関数があった場合、ＣＰＵ毎に振り分けることもできる。ここではＣＰＵの分散処理を説明したが、ＰＣ（Personal Computer）またはＭＰＵに分散し、さらに各ＰＣまたは各ＭＰＵをネットワークで接続して、パラメータセットを交換できるようにすると、更に本発明の効果が顕著になる。分散処理は、図２、図３により後述する。
【００４７】
高精度パラメータ抽出部９は、線形的解法または非線形的解法により、実測値との誤差を最小にする最適解を求めるために、パラメータを高精度に絞り込み、自動的に最適解を抽出する。具体的には、例えば最小２乗法または準ニュートンを用いる。
結果出力部１０は、上記ＧＡパラメータ抽出部８ａまたはＳＡパラメータ抽出部８ｂと、高精度パラメータ抽出部９により得られたパラメータおよび最適解を出力する。
ＥＰＣ部５は、フラッシュメモリのようなデータ処理部により構成され、上記ＧＡパラメータ抽出部８ａまたはＳＡパラメータ抽出部８ｂと、高精度パラメータ抽出部９により得られたパラメータおよび最適解を用いて、ＥＰＣまたはＯＰＣデータ発生部を形成する。すなわち、図２３に説明したように、半導体集積回路又はシステム液晶表示装置において、求めるトランジスタの電気特性からトランジスタのゲートやコンタクトホールなどの加工寸法が所望の値になるマスクパターンの補正を、あらかじめＴＥＧ評価などで得られた実測値に基づき最適パラメータを抽出する。そして、前記フィッティングにより、良好なトランジスタの電気特性及び電気特性のばらつきを最小にする高精度マスクパターンを抽出する。また疎密パターンやＬＳＩの特徴的なパターンを含む指標パターンデータベース１１を用いて指標値を算出し、ＥＰＣ又はＯＰＣ処理時間を計算する。
【００４８】
上記でも述べたが、本発明のパラメータ抽出装置は、処理時間短縮のために、複数のＣＰＵ，ＭＰＵまたはＰＣを用いた分散処理システムを利用するとより効率的である。また、抽出されたパラメータのデータベースにおいて、ニューラルネットワークを構築し、ＧＡやＳＡ法によるパラメータ抽出や従来法によるパラメータ抽出時に利用すれば、更に効果的である。特に、ニューラルネットワークは、学習効果により、累積抽出回数が増える程、更に時間短縮が可能となる。
【００４９】
図２は分散型ＧＡの計算手順を説明する図である。図２に示すように、本発明は、抽出用データを測定して、その測定データを本発明のパラメータ抽出装置に入力し、コンピュータを使用して遺伝的アルゴリズムおよび高精度パラメータ抽出を実施することにより、最適パラメータを自動抽出するものである。本発明のパラメータ抽出装置を利用することにより、最適パラメータを自動抽出してから、技術者が確認するまでの時間は数分〜数時間程度である。
ここで、遺伝的アルゴリズムによるパラメータの自動抽出は、複数のパラメータセットとして集団Ａ１〜Ａｊを生成し、ｍ個の集団を生成する。それらｍ個の集団を各々初期集団として、次にＧＡ操作する。ＧＡ操作の詳細は後述する。これを次のステップでは個体移動する。このような操作をｎ回操作する。図２は、ｉ回目の操作が行われたことを示している。
【００５０】
このように、複数のパラメータセット集団で、それぞれＧＡ操作を行ない、例えば最優秀なパラメータセット又は最悪なパラメータセットは随時集団間を移動または交換させることにより、収束性と計算時間を大幅に短縮することが可能になる。
ここで、随時とは、あるパラメータセットがある極小解に陥っていた場合、即ちローカルミニマム（ローカルミニマムは図２０により、後述する。）であって最適解ではない状況の場合、例えば意図的に今居る集団グループから最優秀な子供（パラメータセット）などを他の集団グループに移動させてやることを意味する。このとき劇的に状況が改善され、収束性と計算時間を大幅に短縮することが可能になることがある。このように随時は、意図的にする操作を言う。これに対してランダムは、意図的ではなく、あらかじめ決めておいた手法により、例えばある乱数表に従い全くランダムに操作を加えてやることを意味する。
このようなＧＡ操作を行なう場合に、各Ａｊ集団をそれぞれのＣＰＵ，ＭＰＵまたはＰＣに割り振ることにより、分散処理することが可能である。分散する数は均等でもよいし、各ＣＰＵ、ＭＰＵまたはＰＣの処理能力、処理量に応じて分散数、量を決定してもよい。更に各ＣＰＵ、ＭＰＵまたはＰＣを接続して、パラメータセットを交換し、移動できるようにすることが望ましい。
【００５１】
図３はＳＡ法とＧＡ法を組合わせた分散型パラメータ自動抽出の計算手順を説明する図である。概略構成は、図２に示した分散型ＧＡと同様である。図３では、図２のＧＡ操作がＳＡ又はＧＡ操作に代わり、集団Ａが集団Ｂに代わる。このＳＡ法とＧＡ法を組合わせた分散型パラメータ抽出装置の場合も、複数のパラメータセット集団で、ＳＡ操作またはＧＡ操作を行ない、随時集団間をサンプル移動させることにより、収束性と計算時間を大幅に短縮することが可能になる。ＧＡの操作は、図１３により詳細に説明する。ＳＡの操作は図１４図１５により詳細に説明する。
このようなＳＡ操作またはＧＡ操作を行なう場合に、各Ｂｊ集団はそれぞれのＣＰＵ、ＭＰＵまたはＰＣに割り振ることにより、分散処理することが可能である。分散する数は均等でもよいし、各ＣＰＵ、ＭＰＵまたはＰＣの処理能力、処理量に応じて分散数、量を決定するとよい。更に各ＣＰＵまたはＰＣを接続して、パラメータセットを交換し、移動できるようにすることが望ましい。
【００５２】
次に、本発明のパラメータ抽出部８でパラメータを高精度で、短期間に抽出するために使用されるＧＡについて一般的な説明をする。
ＧＡは、生物の進化の仕組みに発想を得た解の探索、最適化手法である。多数のパラメータの準最適値を短時間で探索し、決定が可能な方法である。例えば、解の候補を二進ビット列で表した「遺伝子」を複数個用意して、遺伝子の良さを表す評価関数を「適用度」とする。この適用度で遺伝子を評価し、適さないものを削除し、遺伝子の組換えや突然変異、交配を繰り返し、最適解を探索する。図４にＧＡの計算手順、図５に操作概念図を示す。
【００５３】
図４に示すように、最初のステップＧＡ１は、初期世代集団を生成するステップである。そのために、対象となる問題の解をコーディングする。またステップＧＡ２では、ランダムに初期世代を生成するステップである。次のステップＧＡ３では、ステップＧＡ１またはＧＡ２で生成された現在の集団の各個体について適合度を計算し、世代数などの終了条件を判定して、ＹＥＳであれば、ＧＡ操作結果として、ステップＧＡ４で遺伝子グループを形成する。上記終了条件の判定に際して、世代数の他には、例えば評価関数での結果がある基準：Specを超えて良好となった場合なども判定される場合がある。ＮＯであれば、次のステップＧＡ５で、現在の集団から適合度の高い個体を選択し、ステップＧＡ６へ進む。ステップＧＡ６は、ステップＧＡ５で選択された個体に対して、ＧＡ操作を作用させて、生殖を実施し、次の世代の集団を生成する。このようにして生成された次世代集団は、ステップＧＡ３に戻り、終了条件により判定された個体が遺伝子グループとして抽出される。
【００５４】
図５はＧＡの操作を説明するための概念図を示し、図５（ａ）は第１の親のパラメータデータの配列と、第２の親のパラメータデータ配列を示す。図５（ｂ）は第１の親のパラメータデータおよび第２の親のパラメータデータから抽出されたデータの一部配列を示す。この第１の親と、第２の親から、所定確率で各ビット列を反転して、交叉、交配を実施し、図５（ｃ）に示す次世代の２つの個体「子」を生成する。または交叉、交配の際にランダムにビットを変更して突然変異を起こさせ、図５(ｄ)に示すような「子」を生成する。図５（ｄ）は、図５（ｂ）の上段に示した親のデータ配列から３つのビットが反転し、突然変異を示している。これは説明のためであり、通常、図５（ｄ）のように突然変異は多くはない。突然変異を起こすビットの数、ビットの位置はランダムに設定される。
ＯＰＣ又はＰＰＣモデルパラメータの合わせ込みにおいては、数十個のリソグラフィパラメータの合わせ込みが必要となるため、このＧＡの手法を利用することにより、パラメータを高精度で、短期間に自動的に合わせ込み作業を行なうことができる。
【００５５】
焼きなまし法（Simulated Annealing method）とは、熱処理の焼きなましを模擬したアルゴリズムであり、探索距離が短くなる最適解を探そうとする従来の局所探索距法に対して、ローカルミニマム（局所的最小値）から抜け出せるよう、場合によっては探索距離が長くなる中間解も選択するようにして最適解を目指すアルゴリズムである。
探索距離が元の距離と比べて長いときは、距離の増加が大きければ、その工程を採用する確率を低くする。距離の増加が小さければ、その工程を採用する確率を高くする。また時間が経つにつれて、長い距離を選択する確率を小さくしていき、最終的に安定した状態を目指す。
焼きなまし法によって、最短距離探索問題などを解くと、従来の局所探索法と異なり、ローカルミニマムから抜け出せる確率が高くなる。したがって、最適解を求めることができる。ＧＡは遺伝子の組み換えの頻度やタイミングによっては、ローカルミニマムからの脱出ができず、従来法と同様に最適解が得られない場合が少なくない。このときは、焼きなまし法の方が優れた解が得られる場合がある。
【００５６】
図６は、本発明による最適化処理装置の基本構成を示したものである。また、図７には本発明による最適化処理装置の基本処理フローを示している。本発明による最適化処理装置５０において、初期パレート解探索部５２は、問題入力（ＳＡ１）されると、初期パレート解を探索する（ＳＡ２）。また、パレート解集合探索部５３は、初期パレート解探索部５２によって求められた初期パレート解（ＳＡ３）を用いてパレート最適解集合を探索する（ＳＡ４）。そして、制御部５１は、問題が入力されると（ＳＡ１）、前記初期パレート解探索部５２及びパレート解集合探索部５３の各部を制御してその結果としてパレート最適解集合を出力する（ＳＡ５）。
【００５７】
図８は、初期パレート解探索部５２の制御フローの一例を示したものである。初期パレート解探索部５２は、焼きなまし法（ＳＡ）の手法に基づいて構成されている。焼きなまし法は、探索空間に勾配情報や連続性などを仮定できない問題、探索空間が大きく制約条件が多くて線形計画法などの従来手法では困難な問題、等に適用される手法である。なお、焼きなまし法によって得られる解と同様な解を与える別な手法を用いることも可能である。
【００５８】
焼きなまし法を、ｍ整数変数のｎ目的最小化問題を例として簡単に説明すると、変数ＸをＸ＝（ｘ１，  ｘ２，  …，  ｘｍ）、目的関数ＦをＦ＝（Ｆ１，  Ｆ２，  …，  Ｆｎ）、Ｆ１＝Ｆ１（Ｘ）、Ｆ２＝Ｆ２（Ｘ）、…、Ｆｎ＝Ｆｎ（Ｘ）と書く。ＳＡを用いる場合、ＳＡの評価関数としてはスカラー関数でなければならない。このために多目的問題の複数個の目的関数を何らかの方法でスカラー化する必要がある。
【００５９】
例えば、ある個体ｒから別な個体ｓに遷移する確率ｐが
ｐ＝ｅｘｐ（−Ｑ／Ｔ）
で与えられるとする（ｍｅｔｒｏｐｏｌｉｓ法）。ここで、Ｔは温度、
Ｑ＝ｗ１＊ΔＦ１＋ｗ２＊ΔＦ２＋…＋ｗｎ＊ΔＦｎ
ΔＦｊ＝Ｆｊ（ｓ）−ΔＦｊ（ｒ）、ｉｆＦｊ（ｓ）＞ΔＦｊ（ｒ）
ｏｔｈｅｒｗｉｓｅ  ０、ｊ＝１、２、…、ｎ
ｗ１、ｗ２、…、ｗｎは正定数
である。
【００６０】
なお、このスカラー化による近似化のために、本来の多目的問題のパレート最適解に到達できない恐れがある。しかし、本発明ではこのＳＡが本来の多目的問題を解くＧＡの初期パレート解を得る手段として用いられ、最終的なパレート解集合はＧＡにより探索されるので近似化の影響は消され問題とならない。
【００６１】
図８では、前記状態変数Ｘによる摂動によって最小化すべきＱ値を評価する。この評価では例えば摂動後のＱ'値が摂動前のＱ値よりも減少方向にあるか否かが判断され、その結果に従って目的関数Ｆが再計算される（ＳＡ１１〜１４及び１７〜２０）。次に、前記遷移確率ｐを用いて摂動後の状態へ遷移すべきか否かが判断され、遷移条件を満足する場合には摂動後の状態に遷移する（ＳＡ１５及び１７）。この処理は、所定の繰り返し回数、計算時間、又は解の改善、が一定回数の間見られなかった場合に終了する（ＳＡ１６）。
【００６２】
以下、本発明の具体的な実施形態について詳細に説明する。
具体例として、１３０ｎｍＬＳＩプロセス（コンタクト層）におけるリソグラフィパラメータ抽出手順の具体例を示す。図９に実測したコンタクト層のＴＥＧパターンを示す。図９は、基本となる疎密パターンと、メモリセル等多用されているＬＳＩに特徴的なパターンを示す。上方部分に示した７つの四角いパターンが１列の配列を測長する箇所であり、真中の四角いパターンを１＊７の測長箇所とする。中央部分に示した７列７行の四角いパターンが高密度配列を測長する箇所であり、真中の四角いパターンを７＊７の測長箇所とする。また、下方部分に示した１つの四角いパターンは、最小の孤立したパターンを測長する箇所である。この他に任意の測長パターンを作成してもかまわない。
これらのパターンは、例えば、図２４に示したＳＲＡＭのゲートポリ層やトランジスタ形成部のＯＰＣパターン、図２５に示したフレッシュメモリーセルＣ層のパターンの模擬として示したものである。
【００６３】
図１０（ａ）は７＊７の最密パターンを測定した測定結果を示し、図の横軸はピッチ（単位ｎｍ）、縦軸はＣＤ（Critical Dimention）値（単位ｎｍ）を示す。図中、点が測定値、曲線が計算値を示す。図１０（ｂ）は、Isoホールの孤立コンタクトの測定結果を示し、図の横軸はDrawn CD（単位ｎｍ）、縦軸はＣＤ値（単位ｎｍ）を示す。図中、点が測定値、曲線が計算値を示す。図１０（ｃ）は、抽出するＰＰＣ（リソグラフィ含）パラメータセット（グループ）の具体例を示す。図１０（ｄ）は、図１０(ｃ)に示したＰＰＣ（リソグラフィ含）パラメータセット（グループ）を、解の探索範囲と求める精度に基づき、1, 0のバイナリ表現に置き換えた例を説明するための図である。図１０（ｄ）のバイナリデータは、バイナリ表現を説明するだけの図であり、特定のパラメータのバイナリデータを示すものでない。後述するＧＡの操作対象とするためバイナリ化は、実数を対象としたＧＡとして、Gray-coding*やReal-GA**などが知られている。
【００６４】
以上のようにしてバイナリ化されたＰＰＣ（リソグラフィ含）パラメータは、図１１〜図１３に示す手順に従い、ＧＡの操作を繰り返してパラメータを抽出し、更に高精度パラメータ抽出により求める解の探索を行なう。図１１〜図１３のフローチャートは、本発明のプログラムをパラメータデータベース３から読み出して、順次処理を実行することにより実施される。以下のフローチャートも同様である。
図１１に示すように、初めに入力部１より実測データおよびシステムの制御データを入力すると、データ読み込部６によりデータを読み込み、平滑化または規格化、あるいは平滑化と規格化をする（Ｓ１）。またパラメータ探索範囲決め部７により、各パラメータの探索範囲を決める（Ｓ２）。この探索範囲は規格化され、バイナリ化される。
【００６５】
その後、パラメータ（グループ）抽出部８によって、ＧＡまたはＳＡを繰り返すことにより各パラメータまたはパラメータグループを抽出する（Ｓ３）。この時、図２および図３に示したように、単一集合型のＧＡ操作またはＳＡ操作ではなく複数のパラメータセット集合に分割し、それぞれ独立にＧＡ操作またはＳＡの操作を行なう。そして時折、パラメータセットの移動を行ないながら、操作と世代を重ねていくのがポイントである。その結果、より短時間で収束性のよい結果が得られる。この処理のとき、図２、図３に示したように、分散処理するのが望ましい。
このＧＡ操作またはＳＡ操作の評価関数には、実測値と計算値の差分から算出した精度、または疎密パターンやＬＳＩの特徴的なパターンを用いて指標値を算出したＯＰＣ処理時間を用いる。好ましくは上記精度と時間のＡＮＤ条件により適合値を算出する。更に高精度パラメータ抽出部９により、ステップＳ３で抽出されたパラメータを線形解法または非線形解法、より具体的には最小２乗法または準ニュートン等により、高精度にパラメータを抽出する。以上のようにして得られた各パラメータの最適解は結果出力部１０に出力され、表示部２により結果表示する。
【００６６】
上記ステップＳ３に示したＧＡによるパラメータ抽出の詳細を、リソグラフィパラメータ抽出のフローチャートを示す図１２を使用して説明する。以下の説明は、図１２の中央列に示したＮｊ個の個体、母集団Ａｊについてするが、図１２の左側列に示したＮｊ−１個の個体、母集団Ａｊ−１および右側列に示したＮｊ＋１個の固体、母集団Ａｊ＋１も同様の処理が実施される。
【００６７】
２ｂ−１；このステップでは、図１１のステップＳ１により読み込まれ、ステップＳ２に        より探索範囲を決めたリソグラフィパラメータおよび測定データが入力される。        リソグラフィパラメータおよび測定データの具体例を図１０（ｃ）に示す。ここ        に示すように、例えば波長、ＮＡ、σout、σin、マスク倍率、フォーカス、          rs、σes、weight、Ropc、calc.F1〜calc.F5、calc.T1〜calc.T8の２３パラメー        タである。パラメータの種類および数は一例であって、これに限定されることは        なく、これよりも多くても少なくてもよい。この時に制約条件のチェックも行な        う。露光装置の制約条件としては、例えば、波長（λ）＝0.193、ＮＡ＝0.07±        0.05、σ＝0.63±0.05のような準固定値を指す。これらは、準固定値であるが設        定精度の範囲内でパラメータとなる。
【００６８】
２ｂ−２(j)；このステップでは、上記ステップ２ｂ−１で得たリソグラフィパラメータ        から乱数または分布関数等を用いてＮｊ個の個体（パラメータ）を発生する。
このときパラメータセット集合をＭ個（複数）設定するのがポイントである。そ        れぞれの集合で以下、独立にＧＡの操作を行なう。→ｊ＝１〜Ｍ
２ｂ−３(j)；上記ステップ２ｂ−２(j)で得られたＮｊ個の個体（パラメータ）からパラ        メータセットのグループ（母集団）ＡｊをＭ個（複数）発生する。→パラメータ        セット集合Ａｊ＝１〜Ｍ
【００６９】
２ｂ−４(j)；このステップでは、上記ステップ２ｂ−３(j)により得られたパラメータ          セットについて適合値計算を行なう。適合値計算は、評価関数を使って各パラ          メータセットでの精度を下記（３式）により計算する。また下記に示す（５式）        により処理時間を計算する。
２ｂ−５(j)；ここでは、上記ステップ２ｂ−３(j)および２ｂ−４(j)で得られたパラ          メータセットから、ＧＡにおける交配や交叉を行なうため、「親」の選択テーブ        ルを作成する。また、交配や交叉をさせるパラメータセットの組合せをテーブル        で決めておく。
２ｂ−６(j)；このステップでは、「親」の選択テーブルについて、Ｌ回のＧＡ操作を反        復して行なう。この中で不適合個体ができた場合は、抹消し、新たに乱数を用い        てパラメータを発生する。Ｌ回の遺伝子操作の詳細は図１３により後述する。
２ｂ−７(j)；ｍ世代分、上記ＧＡ操作を繰り返すため、世代数をカウントし、世代がｍ        になっていない場合は、個体総数の１／２回以上反復するため、前記フロー２ｂ        −６(j)に戻る。世代がｍになっている場合は、世代数に１を加えてｍ世代反復        するため、前記フロー２ｂ−４(j)に戻る。
上記ステップ２ｂ−４（ｊ）〜２ｂ−７（ｊ）がＧＡ操作部であり、図１２に点線で囲んで示す。
【００７０】
上記ステップ２ｂ−４(j)の適合値計算における精度は、下記（３式）に示すように測定値と選択グループの値との差分の二乗和に重みを付けた評価関数を用いて行なう。これにより、より効率の高いＧＡ操作を実現できる。
【００７１】
【数１】
2007140485.tif 000003
【００７２】
上記（３式）では、測定値をそのまま用いているが、標準偏差σ(i)が既知であれば、｛Mes(i)-Sam(i)｝/σ(i)と規格化して用いることにより、より効率の良いＧＡ操作を実現できる。
また、この適合値に比例する選択確立を用いてグループを選択することにより、ＧＡ操作による自然淘汰を更に加速できる場合がある。例えば、親の選択テーブルにおいて、選択の確率を下記（４式）により定めてやると、より少ない個体数と少ない世代数で効率の良いＧＡ操作を実現できる。
選択確率∝(F(r) - Min.F)/（Max.F -Min.F） ・・・・・・（４式）
（ただし、ここで適合値F(r)は小さい程良いとし、正の実数と仮定している。）
【００７３】
また上記ステップ（２ｂ−４(j)）の適合値計算における処理時間は、具体的には、Hole系層なら、図９に示すような基本パターンを集めた指標パターンを実際に、サンプルパラメータとしてＰＰＣ処理することにより（見積もりでも可）、ＰＰＣパターンを発生し、これを実際に利用する計算機条件下で処理時間を算出する。この中から実用上許容値（α、β）以下のサンプルの評価を行なう。即ち、
【００７４】
【数２】
2007140485.tif 000004
【００７５】
図１７（ｂ）は、指標パターンとしてIso、Sourceの処理時間Ａと、１６個Ｃ列パターンの処理時間Ｂを示している。
上記（３式）と（５式）に示した２つの評価関数から、例えばT（r,t）＝F(r)＊G(t)のような形態で総合評価する。評価結果は、最小値がベターであり、小さい程よい。
【００７６】
次に、図１２のステップ（２ｂ−６(j)）のＬ回の遺伝子操作反復の内容を図１３のフローチャートで説明する。
２ｃ−１；前記ステップ２ｂ−５(j)で作成された親選択テーブルに従い、両親のパラ          メータセットを選択して交叉または交配させる。
２ｃ−２；上記ステップ２ｃ−１で、交叉または交配させる場合に、あるパラメータセッ        トを選択して、あるパラメータをｂｉｔ反転させる。ここで選択されるパラメー        タ、ビットは乱数を用いて選択する。これにより突然変異を発生させる。
【００７７】
２ｃ−３；上記ステップ２ｃ−１または２ｃ−２の操作を行った結果のパラメータセット        を制約条件でチェックする。
２ｃ−４；前記交叉または交配により生成した「子」を、評価関数を用いて、適合値計算        する。評価関数は、上記(1)精度と、(2)基準パターンでの処理時間のＡＮＤであ        る。
２ｃ−５；操作回数がＮ／２未満かＮ／２以上かを判断し、操作回数がＮ／２未満だった        ら、遺伝子操作回数に１を加算して（２ｃ−６）、フローの最初のステップ（２        ｃ−１）に戻り、上記操作を繰り返す。最初のステップ（２ｃ−１）に戻る場          合、不適合個体ができた場合は抹消し、新たに乱数を用いてパラメータを発生さ        せる（２ｃ−７）。操作回数がＮ／２以上になったら、世代数カウンター（図          １２の２ｂ−７(j)）に進む。
上記ステップ２ｃ−１〜２ｃ−５がＧＡ操作部である。
【００７８】
上記ステップＳ３に示したＳＡによるパラメータ抽出の詳細を、図１４を使用して説明する。
焼きなまし法とは、金属等の焼きなましを模擬したアルゴリズムである。金属などを焼きなましすると、高温で熱された物質が徐々に冷却され、絶対温度０度において、内部エネルギーが最小となる状態に分子が再配列化し、より大規模な結晶構造を形成する。焼きなまし法は、物質構造がより欠陥の少ない、よりエネルギーが小さい結晶構造が得られ
る物理プロセスとして捉えられる。ＳＡ法はこの過程をコンピュータにより模擬することにより、多数の要素で構成される最適化問題の最適な構成を得る手法である。
やきなまし法は、次のような処理を順次行なう。まず、パラメータ設定部により設定されたパラメータにより作成した選択テーブルから無作為に個体を選択する。選択した個体のコストまたはエネルギー関数を計算する。すなわち実測定値とシミュレーション値との誤差や評価パターンの計算時間をエネルギーとしてこれらを最小とするようなパラメータの交換操作を実施する。このようにして次世代個体を生成し、生成された個体に対してシミュレーション回数や温度、熱平衡状態になっているかをチェックし、これらの条件を満たす適合値を計算する。
【００７９】
図１４はＳＡ操作部のフローチャートを示す。初めにステップ２ｓ−１では初期温度が設定される。次にステップ２ｓ−２では無作為に２つのサンプルを選択する。そして、次にステップ２ｓ−３ΔＥを計算する。ΔＥの計算は、２つのサンプルのエネルギー
差を計算する。エネルギー関数Ｅの計算は様々な方法がある。例えば、実測値とパラメータ設定時のモデル値との差分の二乗和、つまり、最小エネルギーを求める方法、またはパラメータ設定時での典型的なパターンでの処理である。
次にステップ２ｓ−４で、交換評価と交換する。交換評価は図１５により説明する。その結果についてステップ２ｓ−５で、セル数×Ｎｍの回数を判定する。判定がNoであれば、ステップ２ｓ−２に戻る。
ステップ２ｓ−５の判定がYESであれば、ステップ２ｓ−６に進み、熱平衡状態への繰り返し回数Ｎｔを判定する。回数Ｎｔを満たしていなければ、ＮＯであるので、ステップ２ｓ−２に戻る。YESであれば、ステップ２ｓ−７で終了温度を判定する。もし終了温度でなければ、ステップ２ｓ−２に戻る。終了温度の判定結果がYESであれば、このフローを終了する。または次へ進む。
【００８０】
図１５は、上記ステップ２ｓ−４の詳細なフローチャートを示す。
ステップ２ｓ−４１は、Ｅｘｐ（−ΔＥ／Ｔ）＞Ｒを判定する。ここで、ΔＥはエネ
ルギー差、Ｔは温度、Ｒ（０〜１）は乱数である。この例では、Metropolis Monte-Cairo法を用いている。
ステップ２ｓ−４１がYESであれば、次のステップ２ｓ−４２に進み、サンプルを交換する。そして、次にステップ２ｓ−４３で、次の処理へすすみ、このフローを終了する。
上記ステップ２ｓ−４１で、Noであればサンプル交換しないで、ステップ２ｓ−４３にスキップする。
【００８１】
以上の操作を繰り返して得られた複数の（適合値計算を満たす）解のうち、極小解Ａ、Ｂ、Ｃを図１６〜図１９に示す。図１６は図１１と同様の抽出フローを示し、複数のパラメータセット集合に分割し、それぞれ独立にＧＡの操作を行ない、時折、パラメータセットの移動を行ないながら、操作と世代を重ねていく様子を示す。図１６の中央列にパラメータセットＡｊ集合を示し、左側列にパラメータセットＡｊ−１集合を示し、右側列にパラメータセットＡｊ＋１集合を示す。このようなパラメータセットがＭ個ある。
図１６に示すように、最初に測定データを読み込み、解の探索範囲を決める。次にＧＡによるパラメータの抽出を行なう。その後、高精度パラメータ抽出法により最適パラメータを抽出して結果を出力する。この図１６に示すフローでは、ｐａｒａＦｉｔ．Ｃｊが最適解であることを二重丸印で示している。ｐａｒａＦｉｔ．Ａｊ−１、Ｂｊ＋１は、ｐａｒａＦｉｔ．Ｃｊよりも悪いことを一重丸印で示している。ｐａｒａＦｉｔ．Ａｊ、Ｂｊ、Ｄｊ、ｐａｒａＦｉｔ．Ｂｊ−１、Ａｊ＋１・・・は、最適解でないことを×印で示している。
【００８２】
図１７は、実際のＰＰＣパラメータセットとして、ｐａｒａＦｉｔ．Ａｊ、Ｂｊ、Ｃｊのそれぞれの数値を示す。図１８にはｐａｒａＦｉｔ．Ａｊ、Ｂｊ、Ｃｊについて、各解の実測値への合わせ込みの様子を７×７のピッチと、ＩｓｏＨｏｌｅについて示す。
図１８の７×７のピッチを示すグラフの横軸はピッチ（単位ｎｍ）、縦軸はＣＤ値（単位ｎｍ）を示す。図中、点が測定値、曲線が計算値を示す。図１８のＩｓｏＨｏｌｅの孤立コンタクトを示すグラフの横軸はDrawn CD（単位ｎｍ）、縦軸はＣＤ値（単位ｎｍ）を示す。図中、点が測定値、曲線が計算値を示す。図１８より明らかなように、測定値と計算値がよく一致していることが分かる。
【００８３】
また本発明における各極小解の精度及びＯＰＣ処理時間を評価結果として図１９に示す。図１９（ａ）は密ホールパターン（データポイント数３８）と、Ｉｓｏホールパターン（データポイント数１）と、１６個ホール列（データポイント数２）と、２個ホールパターン（データポイント数４）について、パラメータフィティングｐａｒａＦｉｔ．Ａｊ〜Ｃｊの実測値―モデル値と重み付けの関係を示す。またこれらの表の下方欄に実測値―モデル値の２乗和と、実測値―モデル値の平均をそれぞれ示す。また図１９（ｂ）はＯＰＣ処理テストの結果として、ｐａｒａＦｉｔ．Ａｊ、Ｂｊ、ＣｊにおけるＰＰＣ処理時間を、Ｉｓｏ、ｓｏｕｒｃｅと、１６個Ｃ列センターについて、それぞれ示す。
【００８４】
以上、図１６〜図１９に示すように、特に図１９（ａ）に示すように、実測値とモデル値の２乗和および実測値とモデル値の平均から、ｐａｒａＦｉｔ．Ｃｊが最終解であることが分かる。また図１９（ｂ）に示すように処理時間からｐａｒａＦｉｔ．Ｃｊが最終解であることが分かる。
図２０は、本発明の上記実施形態では、ｐａｒａＦｉｔ．Ａｊ、Ｂｊ、Ｃｊが極小解Ａ、Ｂ、Ｃとなり、ｐａｒａＦｉｔ．Ｃｊが最適解となることを示す。しかし、従来法のように評価関数の勾配等から解を求める手法を用いると、極小解Ａ、Ｂなどのはまり込みのため、最適解Ｃを見失う可能性がある。
【００８５】
また本発明の実施形態における最適パラメータ抽出時間の結果を図２１に示す。図２１に示すように、抽出用データを測定して、その測定データを本発明のパラメータ抽出装置に入力し、コンピュータを使用してＧＡまたは焼きなまし法によりパラメータを抽出し、最適パラメータ解を求め、高精度パラメータ抽出を実施し、その結果を技術者が確認することにより、最適パラメータを数分〜数時間程度で、得ることができる。
また図２２には、Ｌ／Ｓ系層のＯＰＣパラメータ抽出と、Ｈｏｌｅ系層のＯＰＣパラメータ抽出と、イオン注入パラメータ抽出について、従来のマニアル作業による方法と、本発明の方法によるパラメータ抽出時間を示す。従来法では１〜２週間以上を要していた作業が、本発明によれば、数分程度にまで大幅に短縮することができる。
【００８６】
本発明により、以上のようにしてシミュレーションの最適パラメータまたはリソグラフィ・シミュレーションの最適パラメータが得られるので、この最終解を基にして、光近接効果補正またはプロセス近接効果補正をした露光マスクのパターンを得る。ＥＰＣ部５は、フラッシュメモリのようなデータ処理部により構成され、上記ＧＡパラメータ抽出部８ａまたはＳＡパラメータ抽出部８ｂと、高精度パラメータ抽出部９により得られたパラメータおよび最適解を用いて、ＥＰＣまたはＯＰＣデータ発生部を形成する。
また、半導体集積回路又はシステム液晶表示装置において、求めるトランジスタの電気特性からトランジスタのゲートやコンタクトホールなどの加工寸法が所望の値になるマスクパターンの補正を、あらかじめＴＥＧ評価などで得られた実測値に基づき最適パラメータを抽出する。そして、前記フィッティングにより、良好なトランジスタの電気特性及び電気特性のばらつきを最小にする高精度マスクパターン、つまり電気的特性に基づく補正パターン（ＥＰＣ）を抽出する。そしてこのパターンから露光マスクを作製し、この露光マスクを用いて、半導体表面にパターンを形成し、エッチング工程を経て、半導体装置を製造する。
【図面の簡単な説明】
【００８７】
【図１】本発明によるパラメータ抽出装置のブロック図を示す。
【図２】本法による分散型ＧＡの計算手順の説明図を示す
【図３】本法による分散型ＧＡまたはＳＡ法の計算手順の説明図を示す。
【図４】ＧＡの計算手順の説明図を示す。
【図５】ＧＡの操作概念図を示す。
【図６】ＳＡの基本構成図を示す。
【図７】ＳＡの基本処理フロー図を示す。
【図８】ＳＡの制御フロー図を示す。
【図９】コンタクト層ＯＰＣモデル作成用ＴＥＧパターン図を示す。
【図１０】測定データ及びパラメータセット具体例を示す。
【図１１】パラメータ抽出フローの全体図を示す。
【図１２】パラメータ抽出フローの詳細図を示す。
【図１３】Ｌ回の遺伝子操作反復図を示す。
【図１４】ＳＡのフロー図を示す。
【図１５】交換評価と交換のフロー図を示す。
【図１６】本例におけるパラメータ抽出フローを示す。
【図１７】ＯＰＣパラメータセット例（実数値表現）を示す。
【図１８】ＯＰＣパラメータフィッティング例を示す。
【図１９】各極小解における精度及びＯＰＣ処理時間を示す。
【図２０】極小解と最適解の関係を示す。
【図２１】パラメータ抽出の時間を説明する図を示す。
【図２２】パラメータ抽出の時間比較を示す。
【図２３】ＥＰＣ（電気的特性に基づくパターン補正）の説明図を示す。
【図２４】ＳＲＡＭメモリセルのＯＰＣパターンを示す。
【図２５】フラッシュメモリセルＣ層のパターンを示す。
【図２６】従来法によるリソグラフィパラメータ抽出フローを示す。
【図２７】リソグラフィパラメータの抽出フロー詳細図を示す。
【図２８】リソグラフィパラメータ一覧表を示す。
【図２９】ＯＰＣ計算モデルと合わせ込みパラメータを示す。
【符号の説明】
【００８８】
１    入力部
２    表示部
３    パラメータデータベース
４    コントロール部
５    ＥＰＣ部
６    データ読み込み部
７    パラメータ探索範囲決め部
８    パラメータ抽出部
９    高精度パラメータ抽出部
１０  結果出力部
１１  指標パターン
１２  分散処理用ＣＰＵ
【図１】
2007140485.tif 000005
【図２】
2007140485.tif 000006
【図３】
2007140485.tif 000007
【図４】
2007140485.tif 000008
【図５】
2007140485.tif 000009
【図６】
2007140485.tif 000010
【図７】
2007140485.tif 000011
【図８】
2007140485.tif 000012
【図９】
2007140485.tif 000013
【図１０】
2007140485.tif 000014
【図１１】
2007140485.tif 000015
【図１２】
2007140485.tif 000016
【図１３】
2007140485.tif 000017
【図１４】
2007140485.tif 000018
【図１５】
2007140485.tif 000019
【図１６】
2007140485.tif 000020
【図１７】
2007140485.tif 000021
【図１８】
2007140485.tif 000022
【図１９】
2007140485.tif 000023
【図２０】
2007140485.tif 000024
【図２１】
2007140485.tif 000025
【図２２】
2007140485.tif 000026
【図２３】
2007140485.tif 000027
【図２４】
2007140485.tif 000028
【図２６】
2007140485.tif 000029
【図２７】
2007140485.tif 000030
【図２８】
2007140485.tif 000031
【図２９】
2007140485.tif 000032
【図２５】
2007140485.tif 000033