(57)【要約】【課題】  ノイズによる不正なウェイクアップ要因の発生確率を低減し、ひいては節電効果をより高めることができる自動車用制御ユニットを提供する。【解決手段】  エッジ有効信号とされた外部ウェイクアップ信号において、レベル変化が検出された場合に、該レベル変化の検出タイミングよりも時系列的に後の１以上の予め定められたタイミングをポストエッジレベル検出タイミングとして、該ポストエッジレベル検出タイミングにおける入力信号のレベルを検出する（ポストエッジレベル検出手段２１）。また、変化エッジが検出され、かつポストエッジレベル検出手段２３が検出する入力信号のレベルが第二レベルである場合にのみ、主制御部３をウェイクアップさせるためのウェイクアップ指令信号を出力する（ウェイクアップ指令信号出力手段２２）。【選択図】    図５Ａ
2007022355.tif 000002
【特許請求の範囲】
【請求項１】
自動車上の被制御要素の電気的動作を制御する主制御部を有し、該主制御部の動作モードが通常動作モードと、該通常動作モードよりも消費電力量が少ないスリープモードとの間で切り替え可能とされた自動車用制御ユニットであって、
前記スリープモードから前記通常モードに前記主制御部をウェイクアップさせるためのエッジ有効信号であって、二値の信号レベルの一方を第一レベル、他方を第二レベルとして、前記第一レベルから前記第二レベルへの変化エッジをウェイクアップ要因として使用する外部ウェイクアップ信号の受信端子と、
前記外部ウェイクアップ信号の前記第二レベルをウェイクアップ有効レベルとして定め、前記受信端子への入力信号の前記変化エッジを検出するエッジ検出手段と、
エッジ検出手段により前記レベル変化が検出された場合に、該レベル変化の検出タイミングよりも時系列的に後の１以上の予め定められたタイミングをポストエッジレベル検出タイミングとして、該ポストエッジレベル検出タイミングにおける前記入力信号のレベルを検出するポストエッジレベル検出手段と、
前記エッジ検出手段により前記変化エッジが検出され、かつ前記ポストエッジレベル検出手段が検出する前記入力信号のレベルが前記第二レベルである場合にのみ、前記主制御部をウェイクアップさせるためのウェイクアップ指令信号を出力するウェイクアップ指令信号出力手段と、
を有することを特徴とする自動車用制御ユニット。
【請求項２】
前記外部ウェイクアップ信号を受信しない状態において、前記主制御部の動作を前記スリープモードと前記通常モードとの間でタイマーにより周期的に切り替える内部スリープ制御手段を有し、前記ウェイクアップ指令信号は、該内部スリープ制御手段が規定するスリープ期間中に前記外部ウェイクアップ信号を受けた場合の割り込みウェイクアップ処理の起動信号に使用される請求項１記載の自動車用制御ユニット。
【請求項３】
前記エッジ検出手段は、前記外部ウェイクアップ信号のレベルを周期的にサンプリングし、そのサンプリングされる信号レベルが前記第一レベルから前記第二レベルへ変化した直後のサンプリング結果を変化エッジの検出情報として記憶保持する変化エッジ検出記憶部を備え、
前記ポストエッジレベル検出手段は、前記変化エッジの検出後の一定時間をおいたタイミングを前記ポストエッジレベル検出タイミングとして、該ポストエッジレベル検出タイミングにおける前記外部ウェイクアップ信号のサンプリング結果を、ポストエッジレベルとして記憶保持するポストエッジレベル検出記憶部を備え、
前記ウェイクアップ指令信号出力手段は、該変化エッジ検出記憶部と前記ポストエッジレベル検出記憶部とのレベル記憶内容が前記第二レベルにて一致した場合に、前記ウェイクアップ指令信号を出力する請求項１又は請求項２に記載の自動車用制御ユニット。
【請求項４】
前記外部ウェイクアップ信号のサンプリング周期を規定するサンプリングクロック信号発生回路が設けられ、該サンプリングクロック信号の、前記変化エッジの検出に係るクロックパルスを基準パルスとして、該基準パルスよりも一定数後のクロックパルスを前記ポストエッジレベルのサンプリングパルスとして使用する請求項２記載の自動車用制御ユニット。
【請求項５】
前記基準パルスの直後のクロックパルスを前記ポストエッジレベルのサンプリングパルスとして使用する請求項４記載の自動車用制御ユニット。
【請求項６】
前記主制御部をなすＣＰＵの動作クロック信号を発生する主クロック信号発生回路は前記スリープモードでは動作を停止するようになっており、前記サンプリングクロック信号発生回路は前記主クロック信号発生回路とは別に設けられ、かつ前記スリープモードでも動作を継続する請求項４又は請求項５に記載の自動車用制御ユニット。
【請求項７】
前記変化エッジ検出記憶部をなす第一Ｄフリップフロップ回路と、
第一Ｄフリップフロップ回路の前段側にカスケード接続された前記ポストエッジレベル検出記憶部をなす第二Ｄフリップフロップ回路とを備え、
前記サンプリングクロック信号発生回路は、それら第一Ｄフリップフロップ回路及び第二Ｄフリップフロップ回路を同期制御する共通のサンプリングクロック信号を与えるものであり、
前記第一Ｄフリップフロップ回路の出力と前記第二Ｄフリップフロップ回路の出力との論理積を演算する主論理積演算回路が設けられている請求項４ないし請求項６のいずれか１項に記載の自動車用制御ユニット。
【請求項８】
前記ウェイクアップ指令信号出力手段は、前記第一Ｄフリップフロップ回路の後段側にカスケード接続され、前記主論理積演算回路の出力が自身の出力イネーブル信号として入力されるスリーステート型の第三Ｄフリップフロップ回路と、該第三Ｄフリップフロップ回路の出力と、前記論理積演算回路の出力との論理積を演算する補助論理積演算回路とを備え、
前記サンプリングクロック回路は、前記第三Ｄフリップフロップ回路にも前記サンプリングクロック信号を与えるものであり、前記補助論理積演算回路のレベル出力を前記ウェイクアップ指令信号として使用するものである請求項７記載の自動車用制御ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、自動車用制御ユニットに関し、特に動作モードが通常動作モードと、該通常動作モードよりも消費電力量が少ないスリープモードとの間で切り替え可能とされた自動車用制御ユニットに関する。
【背景技術】
【０００２】
【特許文献１】特開２００２−４１１４１号公報
【特許文献２】特開２００３−３１８９２４号公報
【０００３】
自動車には、自動車に搭載された各種機器（被制御要素）を制御するために、ＣＰＵを主制御部としたＥＣＵ（制御ユニット）が搭載されている。ＥＣＵは、ある条件で、例えば、車両が駐車状態にある場合、又はあるスイッチ操作がない場合にスリープモードに移行するようにしている（特許文献１、特許文献２）。具体的にはスリープモードとは、ＥＣＵを構成する発振器を停止したスタンバイモードや、通常動作と異なる低周波数の発振器で動作するスロークロックモード、あるいは一定時間ごとにＣＰＵを間欠的に動作させる間欠モードなどであり、低消費電流モードにあることをいう。特に、キーレスエントリ方式のように、携帯器を保有したユーザーが自動車に接近したことを上記携帯器を介して無線検知し、ドアロック解除やエンジン始動などの動作を自動制御したい場合、この制御を司るＥＣＵは、駐車中あるいはエンジン停止中であっても動作を常時継続していなければならない。特に駐車時間が長期に渡る場合、通常動作モードでＥＣＵを作動させつづけるとバッテリー電圧低下を招き、自動車を始動できなくなる問題を生ずるので、ＥＣＵのスリープ制御は、バッテリー保護の観点から近年重要性を増しつつある。スリープモードからのウェイクアップには、外部からのプログラム起動指令ないし入力があったとき、割り込み処理により不定期にウェイクアップする場合（以下、外部要因ウェイクアップという）と、内部タイマー制御により定期的にスリープとウェイクアップとを繰り返す場合（以下、内部要因ウェイクアップという）との２種類がある。後者は、例えばキーレスエントリシステムのように、ユーザーの携帯器からの信号受信スタンバイ期間を、スリープ期間を介して断続的に生じさせ、節電を図る目的に活用されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
内部要因ウェイクアップによるスリープ／ウェイクアップ制御時において、そのスリープ期間中に、例えばユーザーのスイッチ押下等に基づくウェイクアップ信号を外部から受けた場合は、ＥＣＵは直ちにウェイクアップする必要があり、そのための処理を、該ウェイクアップ信号が直接入力される専用のウェイクアップ検出回路を用いて行なうことも多い。この場合、ウェイクアップ検出回路が、ウェイクアップを指令する内容に定められた信号状態を１つでも検出すると、その信号のレベル持続時間とは無関係にこれを正常なウェイクアップ信号として受け付けるようにしていた。
【０００５】
しかし、上記の構成では、ノイズ等の要因により極度にレベル持続時間の短い信号状態であっても、ウェイクアップを指令する内容と合致していれば、ウェイクアップが本来意図されてないにも拘わらずＥＣＵはウェイクアップ動作を行なうことになる。その結果、ノイズ等が頻繁に発生する状況では、ＥＣＵが頻繁にウェイクアップを繰り返し、消費電力が増大してしまう問題がある。
【０００６】
本発明の課題は、ノイズによる不正なウェイクアップ要因の発生確率を低減し、ひいては節電効果をより高めることができる自動車用制御ユニットを提供することにある。
【課題を解決するための手段及び発明の効果】
【０００７】
上記の課題を解決するために、本発明の自動車用制御ユニットは、自動車上の被制御要素の電気的動作を制御する主制御部を有し、該主制御部の動作モードが通常動作モードと、該通常動作モードよりも消費電力量が少ないスリープモードとの間で切り替え可能とされた自動車用制御ユニットであって、
スリープモードから通常モードに主制御部をウェイクアップさせるためのエッジ有効信号であって、二値の信号レベルの一方を第一レベル、他方を第二レベルとして、第一レベルから第二レベルへの変化エッジをウェイクアップ要因として使用する外部ウェイクアップ信号の受信端子と、
外部ウェイクアップ信号の第二レベルをウェイクアップ有効レベルとして定め、受信端子への入力信号の上記変化エッジを検出するエッジ検出手段と、
エッジ検出手段によりレベル変化が検出された場合に、該レベル変化の検出タイミングよりも時系列的に後の１以上の予め定められたタイミングをポストエッジレベル検出タイミングとして、該ポストエッジレベル検出タイミングにおける入力信号のレベルを検出するポストエッジレベル検出手段と、
エッジ検出手段により上記変化エッジが検出され、かつポストエッジレベル検出手段が検出する入力信号のレベルが第二レベルである場合にのみ、主制御部をウェイクアップさせるためのウェイクアップ指令信号を出力するウェイクアップ指令信号出力手段と、を有することを特徴とする。
【０００８】
上記本発明の第一の構成では、外部ウェイクアップ信号をエッジ有効信号として、これを専用の受信端子で受信する方式を前提とする。この場合、短時間のパルス状ノイズでも、ウェイクアップ要因となる信号レベルの変化エッジが生ずる状況には変わりなく、誤ウェイクアップの要因となりうる。しかし、正規のエッジ有効信号であれば、第一レベルから第二レベルへ信号付勢してエッジが形成された後も、しばらくは第二レベルの保持状態を持続するのが、安定な信号処理を実現する上での常識である。
【０００９】
そこで、本発明の第一の構成では、エッジ検出手段により信号エッジ（レベル変化）が検出された場合において、そのエッジ検出後も信号レベルの持続状態を監視する。具体的には、該レベル変化の検出タイミングよりも時系列的に後の１以上の予め定められたタイミングをポストエッジレベル検出タイミングとして定め、該ポストエッジレベル検出タイミングにおける入力信号のレベルが第二レベルである場合にのみ、主制御部をウェイクアップさせるためのウェイクアップ指令信号を出力するようにした。この方式であると、ノイズ等による信号エッジ形成では、エッジ検出後の信号レベルの持続時間が概して短いため、ポストエッジレベル検出タイミングを適切に定めておけば、該タイミングでの信号レベルが第一レベルに戻り、正規の信号エッジでないことを容易に識別できる。つまり、エッジ検出後も信号レベルの持続状態を監視することでノイズフィルタリングの機能が実現し、不正なウェイクアップ要因の発生確率を低減でき、ひいては節電効果をより高めることができる。
【００１０】
本発明の第一の構成においては、外部ウェイクアップ信号を受信しない状態において、主制御部の動作をスリープモードと通常モードとの間でタイマーにより周期的に切り替える内部スリープ制御手段を設けることができる。この場合、ウェイクアップ指令信号は、該内部スリープ制御手段が規定するスリープ期間中に外部ウェイクアップ信号を受けた場合の割り込みウェイクアップ処理の起動信号に使用できる。これにより、内部スリープ制御手段による適切なスリープ間隔が、ノイズ等の影響により乱されることがなくなり、意図した間隔よりも短い周期でウェイクアップを繰り返す不具合を効果的に防止できる。
【００１１】
エッジ検出手段は、外部ウェイクアップ信号のレベルを周期的にサンプリングし、そのサンプリングされる信号レベルが第一レベルから第二レベルへ変化した直後のサンプリング結果を変化エッジの検出情報として記憶保持する変化エッジ検出記憶部を備えたものとして構成できる。また、ポストエッジレベル検出手段は、変化エッジの検出後の一定時間をおいたタイミングをポストエッジレベル検出タイミングとして、該ポストエッジレベル検出タイミングにおける外部ウェイクアップ信号のサンプリング結果を、ポストエッジレベルとして記憶保持するポストエッジレベル検出記憶部を備えたものとして構成できる。そして、ウェイクアップ指令信号出力手段は、該変化エッジ検出記憶部とポストエッジレベル検出記憶部とのレベル記憶内容が第二レベルにて一致した場合に、ウェイクアップ指令信号をレベル信号にて出力するものとして構成できる。
【００１２】
ノイズか正規の外部ウェイクアップ信号かを判別するには、信号エッジを起動トリガーとしてタイマー計測する方式も可能であるが、タイマーハードウェアを設けることはコストアップの要因となるし、ソフトウェアタイマーを用いることは主制御部の処理負担増加につながる。そこで、上記のごとく、変化エッジの検出と、その後一定時間をおいたポストエッジレベル検出タイミングでの信号レベル検出とを組み合わせることで、複雑なタイマーハードウェアや、処理負担の大きいソフトウェアタイマーを用いずとも、正規の外部ウェイクアップ信号か否かを判別することが可能となる。
【００１３】
この場合、外部ウェイクアップ信号のサンプリング周期を規定するサンプリングクロック信号発生回路を設け、該サンプリングクロック信号の、変化エッジの検出に係るクロックパルスを基準パルスとして、該基準パルスよりも一定数後のクロックパルスをポストエッジレベルのサンプリングパルスとして使用することができる。一定周期で発生するサンプリングパルスに従い、あるパルスまでは第一レベルが検出され、その１つ後のパルスにおいて第二レベルに信号レベルが変化した場合において、該第二レベルに信号レベルが変化したときのパルスが、変化エッジ検出に係る基準パルスである。そして、上記の方式では、基準パルスと、該基準パルスから一定数後のパルスとの最低２回（精度を上げるために、基準パルス後の複数個のパルスで、それぞれレベル検出するようにしてもよい）において信号レベルを検出し、変化エッジ検出記憶部とポストエッジレベル検出記憶部とに記憶保持する。そして、それら記憶されたレベルが第二レベルにて一致した場合に正規の外部ウェイクアップ信号として判定する。サンプリングパルスに従った単純なレベルサンプリング及び比較により、正規の外部ウェイクアップ信号か否かを確実に判定できる。この場合、基準パルスの直後のクロックパルスをポストエッジレベルのサンプリングパルスとして使用すれば、サンプリング回路のロジックがより単純化され、また、実際に変化エッジが検出されてから、正規の外部ウェイクアップ信号か否かが判定されるまでの遅れが精々１パルス周期分となるので、例えばユーザーによる操作等があってからウェイクアップまでの遅れもほとんど目立たずに済む。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を、図面を参照して説明する。
図１は、本発明の自動車用制御ユニットをなすＥＣＵ１の概略図である。ＥＣＵ１は、ＣＰＵ３、ＲＯＭ５、ＲＡＭ４及び入出力部（Ｉ／Ｏポート）２がバス接続されたマイクロプロセッサ（マイコン）からなる。ＥＣＵ１は、本実施形態では自動車のボデー系の制御を司るボデー系ＥＣＵとして構成され、図２はその概略アーキテクチャを示すものである。マイクロプロセッサからなるハードウェア制御主体上に搭載されるソフトウェアは、プラットフォームと、そのプラットフォーム上で動作する、ボデー系機能を実現するためのアプリケーションである。なお、複数のアプリケーションを区別するために、１〜ｎの記号を付して示した。プラットフォームは、ベースとなるハードウェアが相違する場合にも、各アプリケーションに共通の動作環境を与えるためのものであり、該アプリケーションに対する基本ソフト（ＯＳ）のほか、アプリケーションやハードウェアとの連携を図るインターフェースプログラムなどを含んで構成されるが、概念的には周知の部分なので説明の詳細は省略する。
【００１５】
アプリケーションは、車両利用者による車両各部の操作に係る機能であるボデー系機能を実現するものである。このボデー系機能とは、具体的には、ドア開閉に伴う制御、窓開閉に伴う制御、ライトスイッチのオン／オフに伴う制御、キーレスエントリ方式等に採用されるワイヤレスドアロック機構の制御、・・・といったものをいう。具体的には、以下のようなものを例示できる：
・運転席ドア、助手席ドア、後部右側座席ドア、後部左側座席ドア、ルーフなどのロック／ロック解除、パワーウィンドウ動作など。
・エアコン、カーオーディオ、カーナビゲーションシステムなどの電源動作など。
・ルームランプ、コックピットランプ、ヘッドライト、スモールランプ、ハザードランプ、テールランプなどのスイッチ点灯制御など。
【００１６】
図１に戻り、各アプリケーション１、２、‥はＲＯＭ５に記憶されており、ＲＡＭ４の各アプリケーションに対応したワークエリア上でＣＰＵ３により実行される。ＥＣＵ１は、必要に応じて外部からのスイッチやセンサからの入力信号等も参照しつつ、各アプリケーションの実行により、前述した各種ボデー系の制御対象機器（被制御要素）の動作制御を司る。しかし、ＥＣＵ１は、ある条件を充足した場合、例えば車両が駐車状態にある場合又はあるスイッチ操作がない場合に、スリープモードに移行する。このスリープモードへの移行は、具体的には全てのアプリケーションが動作終了し、次の動作開始のための待機状態になっている場合に、ＥＣＵ１全体を低消費電力モード（本実施形態では、ＣＰＵ（主制御部）３の動作クロック信号を出力する主クロック信号出力回路８の動作を停止したスタンバイモードとする）へ移行させる形で行なうものであり、その制御は図２のプラットフォーム部分が担うこととなる（図１のＲＯＭ５に搭載されている）。
【００１７】
ＥＣＵ１は、ネットワークバスを介して他のハードウェア制御主体（例えば他のＥＣＵ）と接続されており、該ネットワークバスを介した通信により、リセット指示又はウェイクアップ要因を判断すると動作を開始する。また、図３には、プラットフォームの機能の一部として形成されたスケジューラによって、複数のアプリケーション１，２‥ｎが順次起動される様子が示されている。スリープ管理・制御ソフト（図１：ＲＯＭ５内）は、アプリケーションソフトウェア毎に異なる要求スリープ期間の開始時刻及び終了時刻を直接的又は間接的に特定するためのスリープ制御情報を取得する。各アプリケーションは、図６の上に示すように、要求するスリープ期間をタイマー設定し、スリープとウェイクアップとを定期的に繰り返すようにプログラミングされている。例えば、キーレスエントリ方式が採用される場合、図１の「スイッチ／センサ等の入力」として、ユーザー携帯器からの無線信号が受信入力され、キーレスエントリ方式に対応したドアロック制御アプリケーションは、その受信スタンバイ期間を通常モード期間として、スリープ期間と交互に繰り返すようにＥＣＵ１の作動制御を行なうこととなる。
【００１８】
図１に示すごとく、上記のタイマーは、ウェイクアップ中は各アプリケーションがソフト的に実行し、スリープに入る前に次にウェイクアップしたい時刻を、スリープ制御回路７のスリープタイマーにセットする。スリープ制御回路７は、スリープに入る際に、ＣＰＵ３の動作クロック信号を与える主クロック信号発生回路８にスリープ信号を送り、その動作を停止させる。他方、スリープタイマーがタイムアップすると、ウェイクアップ信号をＣＰＵ３に出力し、ウェイクアップ処理に移行させる。この処理を本明細書では内部ウェイクアップ処理といい、スリープ制御回路７がそのためにＣＰＵ３に出力するウェイクアップ信号を内部ウェイクアップ信号という。このスリープ中のタイマー計測は、主クロック信号発生回路８とは別電源で、スリープ中も動作を継続するサブクロック信号発生回路６からのクロックパルスを用いて行なわれる。
【００１９】
他方、アプリケーションの一部又は全部は、上記のスリープサイクルとは無関係に、外部の操作信号（ライト点灯、ドアロック解除指令など）をトリガーとして割り込み処理指令を受けた場合も、これをウェイクアップ要因として随時ウェイクアップするようになっている。この処理を本明細書では外部ウェイクアップ処理という。上記割り込み処理指令の原因となるウェイクアップ信号が図１の専用のウェイクアップバスを介して、ＥＣＵ（制御ユニット）１に設けられた専用のウェイクアップ端子１１０に入力される。このウェイクアップ信号を、本明細書では外部ウェイクアップ信号という。
【００２０】
図１の自動車用制御ユニット１においては、上記外部ウェイクアップ処理においてＣＰＵ（制御部）３をウェイクアップさせる外部ウェイクアップ信号が、図６に示すように、エッジ有効信号とされている。具体的には、二値の信号レベルの一方を第一レベル（本実施形態ではＬｏとする）、他方を第二レベル（本実施形態ではＨｉとする）として、第一レベルから第二レベルへの変化エッジεをウェイクアップ要因として使用する。つまり、外部ウェイクアップ信号の第二レベルをウェイクアップ有効レベルとして定める形で、受信端子への入力信号の上記変化エッジを検出する（エッジ検出手段）。
【００２１】
また、エッジ検出手段により信号エッジに対応したレベル変化が検出された場合に、該レベル変化の検出タイミングｔ１よりも時系列的に後の１以上の予め定められたタイミングをポストエッジレベル検出タイミングｔ２として、該ポストエッジレベル検出タイミングｔ２における外部ウェイクアップ信号の入力信号レベルを検出する（ポストエッジレベル検出手段）。そして、上記変化エッジが検出され、かつポストエッジレベル検出タイミングｔ２での信号レベルが第二レベル（Ｈｉ）である場合にのみ、ＣＰＵ（主制御部）３をウェイクアップさせるためのウェイクアップ指令信号が出力され（ウェイクアップ指令信号出力手段）、ＥＣＵ１がウェイクアップするようにしている。
【００２２】
上記のごとく、外部ウェイクアップ信号をエッジ有効信号として、これを専用の受信端子で受信する方式を前提とする場合、図７右下のように、短時間のパルス状ノイズが入った場合においても、ウェイクアップ要因となる信号レベルの変化エッジが生ずる状況には変わりはない。従って、単に信号エッジが検出かされたかどうかの判定しか行なわない場合は、ノイズによるエッジもウェイクアップ要因として識別されてしまい、誤ウェイクアップの要因となりうる。正規のエッジ有効信号であれば、第一レベルから第二レベルへ信号付勢してエッジが形成された後も、しばらくは第二レベルの保持状態を持続するのが、安定な信号処理を実現する上での常識である。しかし、上記のような単純な信号エッジ検出方式では、このようなポストエッジレベルの保持状態は全く識別することができない。
【００２３】
そこで、図６に示す本実施形態の方式では、ウェイクアップ端子が受ける信号のエッジ（レベル変化）が検出された後も、そのポストエッジレベルの持続状態を監視する。そして、エッジ検出タイミングから一定期間後に定められるポストエッジレベル検出タイミングでのレベルが第二レベル（Ｈｉ）である場合に限ってウェイクアップ指令信号を出力するので、ノイズによる不正なウェイクアップ要因の発生確率を低減でき、節電効果を高めることができる。
【００２４】
図１のスリープ制御回路７は、既に説明したごとく、外部ウェイクアップ信号を受信しない状態において、ＣＰＵ（主制御部）３の動作をスリープモードと通常モードとの間でタイマーにより周期的に切り替える内部スリープ制御手段を構成している。上記のウェイクアップ指令信号は、該内部スリープ制御手段が規定するスリープ期間中に外部ウェイクアップ信号を受けた場合の割り込みウェイクアップ処理の起動信号に使用される。
【００２５】
上記のエッジ検出手段は、外部ウェイクアップ信号のレベルを周期的にサンプリングし、そのサンプリングされる信号レベルが第一レベル（Ｌｏ）から第二レベル（Ｈｉ）へ変化した直後のサンプリング結果を変化エッジの検出情報として記憶保持する変化エッジ検出記憶部を有する。また、ポストエッジレベル検出手段は、変化エッジの検出後の一定時間をおいたタイミングをポストエッジレベル検出タイミングとして、該ポストエッジレベル検出タイミングにおける外部ウェイクアップ信号のサンプリング結果を、ポストエッジレベルとして記憶保持するポストエッジレベル検出記憶部を有する。そして、ウェイクアップ指令信号出力手段は、該変化エッジ検出記憶部とポストエッジレベル検出記憶部とのレベル記憶内容が第二レベル（Ｈｉ）にて一致した場合に、ウェイクアップ指令信号をレベル信号にて出力するものとされる。
【００２６】
以下、上記の機能がいかなるハードウェア構成により実現されるのかを、より詳細に説明する。図１の入出力部２をなすロジックＩＣ内には、図４に示すように、上記の記憶部及びウェイクアップ指令信号の出力機能を統合した外部スリープ信号制御回路２０が組み込まれている。外部スリープ信号制御回路２０は、エッジ有効信号として入力される外部ウェイクアップ信号をレベル信号に変換する機能を果たすもので、ウェイクアップ端子を介して入力される信号を受けてその信号レベルを上記方式に従いサンプリングするサンプリング部２１と、該サンプリング部２１の出力結果に基づいてウェイクアップ指令信号をレベル信号の形で出力するウェイクアップ指令信号出力部２２とを有する。このレベル信号の内容は、ウェイクアップ処理の割り込み起動用に使用されるポートを指定した形で、割込みリクエストレジスタ１２４にストアされる。なお、ウェイクアップに係る割り込み処理が起動すれば、サンプリング部２１とウェイクアップ指令信号出力部２３に含まれる後述のＤフリップフリップ回路２３，２４，２６（図５Ａ）のラッチ内容をクリアするクリア信号が、割込みコントロールレジスタ１２３より各Ｄフリップフリップ回路２３，２４，２６に入力される。
【００２７】
また、ＥＣＵ１には、上記外部ウェイクアップ信号のサンプリング周期を規定するサンプリングクロック信号発生回路（本実施形態では、既に説明したサブクロック信号発生回路６が兼用している：以下、同一の符号を用いてサンプリングクロック信号発生回路６ともいう）が設けられている。図６に示すように、該サンプリングクロック信号（サブクロック信号）の、変化エッジの検出に係るクロックパルスを基準パルスＰとして、該基準パルスよりも一定数後のクロックパルスをポストエッジレベルのサンプリングパルスＳとして使用する。一定周期で発生するサンプリングパルスに従い、あるパルスまでは第一レベル（Ｌｏ）が検出され、その１つ後のパルスＰにおいて第二レベル（Ｈｉ）に信号レベルが変化した場合において、該第二レベル（Ｈｉ）に信号レベルが変化したときのパルスが、変化エッジ検出に係る基準パルスＰである。そして、基準パルスＰと、該基準パルスＰから一定数後のパルスとの最低２回において信号レベルを検出し、変化エッジ検出記憶部とポストエッジレベル検出記憶部とにそれぞれ記憶保持する。そして、それら記憶されたレベルが第二レベル（Ｈｉ）にて一致した場合に正規の外部ウェイクアップ信号として判定する。
【００２８】
主制御部をなすＣＰＵ３の動作クロック信号を発生する主クロック信号発生回路８はスリープモードでは動作を停止するように構成できる。これにより、スリープ時の暗電流が一層低減され、省電力化効果が高められる。また、サンプリングクロック信号発生回路６は、主クロック信号発生回路８とは別に設けられ、かつスリープモードでも動作を継続するものとして構成されている。主クロック信号発生回路８のスリープモードでの動作が停止していても、ウェイクアップ信号のサンプリングに使用するクロック信号を発生でき、不正なウェイクアップの監視を問題なく行なうことができる。サンプリングクロック信号のパルス周期は、瞬時的なノイズに対するフィルタリング効果を高めるため、主クロック信号のパルス周期よりも長く設定しておくとよい（本実施形態では、主クロック信号の周波数が４ＭＨｚ又は８ＭＨｚ、サンプリングクロック信号（サブクロック信号）の周波数が２５ｋＨｚ）。また、サンプリングクロック信号発生回路６は、インダクタを用いないＣＲ発振回路で構成しておくと、制御システムをＥＣＵマイコンで構成する場合のワンチップ化にも対応しやすい。図５Ｃは、そのようなＣＲ発振回路を、シュミットトリガインバータを用いて構成した例を示すが、動作は周知であるので説明は省略する。
【００２９】
図４の外部スリープ信号制御回路２０は、図５Ａに示すようなハードウェア構成により具体化できる。すなわち、変化エッジ検出記憶部を第一Ｄフリップフロップ回路２４で構成し、ポストエッジレベル検出記憶部を、第一Ｄフリップフロップ回路２４の前段側にカスケード接続された第二Ｄフリップフロップ回路２３で構成する。サンプリングクロック信号発生回路６は、それら第一Ｄフリップフロップ回路２４及び第二Ｄフリップフロップ回路２３を同期制御する共通のサンプリングクロック信号を与えるものとして構成する。そして、第一Ｄフリップフロップ回路２４の出力と第二Ｄフリップフロップ回路２３の出力との論理積を演算する主論理積演算回路２５を設ける。第一Ｄフリップフロップ回路２４、第二Ｄフリップフロップ回路２３及び主論理積演算回路２５がサンプリング部２１を構成している。
【００３０】
上記の構成では、カスケード接続された２つのＤフリップフロップ回路２３，２４が外部ウェイクアップ信号を、サンプリングクロック信号のパルス周期に従いパイプライン的に順次遅延してサンプリングするので、第一Ｄフリップフロップ回路２４の出力と、第二Ｄフリップフロップ回路２３の出力は、連続入力される２つのクロックパルスによる信号レベルのサンプリング結果を保持するものとなる（カスケード接続された複数のＤフリップフロップ回路群は、後段側に位置するものほど時系列的に先行する信号レベルを保持する点に注意）。従って、これらの論理積を主論理積演算回路２５（当然、２入力が第二レベルに対応した入力となる場合に肯定出力となるもの）にて演算することにより、その出力を、外部ウェイクアップ信号の真贋判定に直接利用することができる。要部が２個のＤフリップフロップ回路と１個の論理積演算回路で構成されるので、簡便かつ安価であり、また、ＥＣＵマイコンへのワンチップ化も容易である。
【００３１】
なお、主論理積演算回路２５の出力をそのままウェイクアップ指令信号として用いることも可能であるが、ノイズフィルタリング効果をより高めるために、図５Ａでは以下のような構成を採用している。すなわち、ウェイクアップ指令信号出力部（手段）２２を、第一Ｄフリップフロップ回路２４の後段側にカスケード接続され、主論理積演算回路２５の出力が自身の出力イネーブル信号として入力されるスリーステート型の第三Ｄフリップフロップ回路２６と、該第三Ｄフリップフロップ回路２６の出力と、主論理積演算回路２５の出力との論理積を演算する補助論理積演算回路２７とを備えたものとして構成する。サンプリングクロック回路は、第三Ｄフリップフロップ回路２６にも（同期制御用の）サンプリングクロック信号を与えるものとし、補助論理積演算回路２７のレベル出力をウェイクアップ指令信号として使用する。
【００３２】
上記構成によると、第三Ｄフリップフロップ回路２６は、主論理積演算回路２５の出力をイネーブル信号として用いるスリーステート形であり、主論理積演算回路２５の出力が否定のとき（つまり、２入力の少なくとも一方が第一レベルに対応したものであるとき）は、補助論理積演算回路２７への第三Ｄフリップフロップ回路２６からの入力がハイインピーダンス化し、補助論理積演算回路２７から最終的に出力されるウェイクアップ指令信号にノイズが漏れ出す確率を大幅に低減できる。
【００３３】
図５Ｂに示すように、主論理積演算回路２５への入力は、第一Ｄフリップフロップ回路２４の出力Ｂが第二Ｄフリップフロップ回路２３の出力Ａに対しクロック１周期分だけ遅延する。この場合、ノイズ幅がサンプリングクロックのパルス幅と同程度かそれよりも小さいと、主論理積演算回路２５の２つの入力は、例えば第二レベルがＨｉ（ドミナント）の場合、第一Ｄフリップフロップ回路２４からの入力Ｂの立ち上がりエッジと、第二Ｄフリップフロップ回路２３からの入力Ａの立ち下がりエッジとが一致する。この場合、理想的には主論理積演算回路２５が肯定となる期間は存在しないはずであるが、フリップフロップ回路の出力反転には一定の遷移期間ＴＰが必要なので、その遷移期間ＴＰの途中で主論理積演算回路２５の出力が瞬時的ではあるが肯定レベルに反転する恐れがある。このような主論理積演算回路２５への第一Ｄフリップフロップ回路２４からの入力反転と、第二Ｄフリップフロップ回路２３からの入力反転とが、同一のクロックパルスエッジに基づいて生ずる場合においては、遷移期間ＴＰの重なりに伴う主論理積演算回路２５の瞬時的な肯定出力がウェイクアップ処理起動に関与しないよう、これを無効化するウェイクアップ無効化手段を設けておくことが望ましい。
【００３４】
図５Ａにより既に説明した第三Ｄフリップフロップ回路２６と補助論理積演算回路２７とは、該ウェイクアップ無効化手段の機能も実現するものとなっている。つまり、上記状況下で主論理積演算回路２５の出力が瞬時的に肯定化することがあっても、第三Ｄフリップフロップ回路２６の出力はその出力肯定化が生じている期間以外はハイインピーダンスであり、他方、第一Ｄフリップフロップ回路２４からの反転後の出力レベルは、第三Ｄフリップフロップ回路２６の出力にさらに１パルス周期遅れて反映されるので、結果的に補助論理積演算回路２７の出力（つまり、ウェイクアップ指令信号）が肯定化することはありえない。すなわち、ノイズに起因した主論理積演算回路２５の瞬時的な肯定出力は、ウェイクアップ処理起動に関与せず無効化されている。
【図面の簡単な説明】
【００３５】
【図１】本発明の自動車用制御ユニットに係るＥＣＵの構成を示すブロック図。
【図２】図１のシステムのアーキテクチャを示す模式図。
【図３】スケジューラによる複数アプリケーションの実行サイクルの概念を模式的に示す図。
【図４】図１のＥＣＵの入出力部の構成をより詳細に示すブロック図。
【図５Ａ】外部スリープ信号制御回路の構成例を示す回路図。
【図５Ｂ】ノイズによるウェイクアップ指令信号出力への影響を示す説明図。
【図５Ｃ】ＲＣ発振回路の一例を示す回路図。
【図６】本発明の自動車用制御ユニットの第一による作用説明図。
【図７】比較例の作用説明図。
【符号の説明】
【００３６】
１  ＥＣＵ（自動車用制御ユニット）
３  ＣＰＵ（主制御部）
６  サブクロック信号発生回路（サンプリングクロック信号発生回路）
８  主クロック信号発生回路
２３  第二Ｄフリップフロップ回路（ポストエッジレベル検出記憶部）
２４  第一Ｄフリップフロップ回路（変化エッジ検出記憶部）
２５  主論理積演算回路
２６  第三Ｄフリップフロップ回路
２７  補助論理積演算回路
１１０  受信端子
１２０ウェイクアップ用ポート
【図１】
2007022355.tif 000003
【図２】
2007022355.tif 000004
【図３】
2007022355.tif 000005
【図４】
2007022355.tif 000006
【図５Ａ】
2007022355.tif 000007
【図５Ｂ】
2007022355.tif 000008
【図５Ｃ】
2007022355.tif 000009
【図６】
2007022355.tif 000010
【図７】
2007022355.tif 000011