(57)【要約】【課題】  一つ或いはそれ以上のインターレース画像に対する幾何変換処理において変換処理に伴う画像の動き量が大きい場合に増大する処理量に対して、使用者に認識されないように処理量を軽減する。【解決手段】  本発明によれば、幾何変換処理による画像の動き量を検出する手段と、幾何変換処理に先立つ画像処理において、インターレース画像データの入力毎に異なった前処理を施す複数の前処理手段を設け、上記検出結果に応じて該前処理手段を選択する手段を設けた構成とした。【選択図】  図１
2007060534.tif 000002
【特許請求の範囲】
【請求項１】
一つ或いは複数のインターレース画像データを入力する手段と、該画像データの一つ或いは複数に対して幾何変換処理を施す手段と、該幾何変換処理に先立って前処理を行う複数の前処理手段と、該幾何変換に伴う画像の動き量を検出する手段と、該検出結果によって上記複数の前処理手段を選択する手段を備えたことを特徴とする画像処理装置。
【請求項２】
上記複数の前処理手段は、奇数・偶数フィールドのうち片フィールドを選択する手段を含むことを特徴とする特許請求の範囲第１項に記載の画像処理装置。
【請求項３】
上記複数の前処理手段は、フレームを選択する手段を含むことを特徴とする特許請求の範囲第１項に記載の画像処理装置。
【請求項４】
上記複数の前処理手段は、画像データのY成分を選択する手段であることを特徴とする特許請求の範囲第１項に記載の画像処理装置。
【請求項５】
インターレース画像データを生成する手段と、該インターレース画像データを圧縮する手段と、該圧縮データに対してデータの選択を行う手段と、該圧縮データもしくは該選択された圧縮データを送信する手段と、データの受信手段と、該データの受信結果からデータの選択を行うか否かを決定する手段とから成る一つ或いはそれ以上の画像生成装置と、一つ或いはそれ以上の圧縮された画像データを受信する手段と、受信した画像データを伸張する手段と、該画像データの一つ或いは複数に対して幾何変換処理を施す手段と、該幾何変換に伴う画像の動き量を検出する手段と、該検出結果を送信する手段とから成る画像処理装置から構成される画像処理システムにおいて、上記画像処理装置における画像の動き量検出手段の検出結果により、画像生成装置のデータ選択を行うか否かを決定することを特徴とする画像処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一つ或いは複数のインターレース動画像データを入力し、該画像データの一つ或いはそれ以上に対して幾何変換処理を施し、表示器に対して表示を行なう画像処理装置に関するものである。
【背景技術】
【０００２】
インターレース画像データを入力して、奇数・偶数フィールドに対して異なった処理を施して最終的な表示画像データを生成する技術としては、画像の動き検出を行って、静止部分は両フィールドデータを用い、動き部分は片フィールドの情報と、両フィールドの補間データを用いる技術が提案されている（例えば、特許文献１参照。）。
【０００３】
また、隣接する複数ラインの画像データを平均化する第1の平均化手段と、それとは異なる平均化方式を有する第2の平均化手段を備え、フィールド毎にどちらの手段を用いるかを選択する技術が提案されている（例えば、特許文献2参照。）。
【０００４】
また、片方のフィールド情報しか含まない映像信号から1フレーム分の正常な画像データを生成する技術として、垂直同期信号とフィールド識別原信号を映像信号から抽出し、他フィールドの情報を生成する技術が提案されている（例えば、特許文献３参照。）。
【０００５】
また、元画像を複数の画素からなるブロックに分割し、ブロック毎の動き量を検知し、動き量が大きくなる程画像品質を低く変化させる技術が提案されている（例えば、特許文献４参照。）。
【特許文献１】特開平10−233992号公報
【特許文献２】特開平6−46390号公報
【特許文献３】特開平8−279994号公報
【特許文献４】特開2001−244818号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１、２、３に係る従来技術では、画像データに対し幾何変換処理を施す場合、画像の動き量が大きくなっても処理量は変わらないので処理が追い付かなくなる可能性があった。
【０００７】
また、上記特許文献４に係る従来技術では、画像をブロックに分割するため、画像全体に対する動きに対しては無効となってしまう。
【課題を解決するための手段】
【０００８】
本発明によれば、幾何変換処理による画像の動き量を検出する手段と、幾何変換処理に先立つ画像処理において、インターレース画像データの入力毎に異なった前処理を施す複数の前処理手段を設け、上記検出結果に応じて該前処理手段を選択する手段を設けた構成とした。より具体的には画像の動き量が予め決めたれた閾値以上と判定された場合には使用者に認識出来ない範囲で画像処理を簡素化する構成とした。
【発明の効果】
【０００９】
本発明によれば、動画像表示において、幾何変換処理を行なう際に該幾何変換処理に伴う画像の動き量が大きい場合、使用者に認識されることなく画像処理量を半減することが可能である。また、これに伴って複数の画像入力がある場合でも動作させる幾何変換処理モジュールの数を半減することが可能である。また、装置の低消費電力化にも効果があるため、装置がバッテリ動作を行っている場合には装置の動作時間を増加させる効果がある。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
以下、図面を用いて本発明の一実施例について詳細に説明する。図１には本実施例におけるハード構成ブロック図を示す。１０１、１０２は画像入力部であり、インターレースの動画像が入力される。以下画像入力部１０１に入力される動画像データをストリーム1、画像入力部１０２に入力される動画像データをストリーム2と呼ぶ。１０３、１０４はスイッチ回路であり、CPU１０６からのSelect1信号、Select2信号に応じて入力画像データをIP変換処理部１０８、１１０、或いはフィールド選択処理部１０９、１１１のどちらに送るかを選択する。１０５は変換指示部であり入力画像データに対する幾何変換処理の指示を行う。１０６は全体の制御を司るCPUである。１０７はCPU１０６で動作するプログラムの記憶領域として用いたり、ワーク領域として用いるメモリである。１０８、１１０はIP（インターレース-プログレッシブ）変換処理部、１０９、１１１はフィールド選択部であり、各々入力ストリームに対して処理を行いSW１１２に出力する。１１２はCPU１０６の制御に応じて各ストリームを幾何変換処理部１１４、１１５へ振り分ける。もしくは幾何変換処理を行なわない場合は表示制御部１１７へ出力する。１１４、１１５は幾何変換処理部であり、入力ストリームに対して設定された幾何変換処理を施す。１１３、１１６は幾何変換処理を行うためのバッファである。表示制御部１１７は設定された画像データの表示位置に応じてVRAM１１８へ書き込むとともに、VRAM１１８から定期的に画像データを読出し、表示器１１９へ出力する。表示器１１９は受信したデータに基づき画面に表示を行なう。
【００１１】
本実施例では幾何変換処理による画像の動き量に応じてインターレース画像の奇数/偶数フィールドのうち片方のみを用いて画像処理を行う例について述べる。まず図1におけるスイッチ回路１０３、１０４の動作を説明する。図2にSW１０３、１０４に係わる動作を示す。SW１０３、１０４はCPU１０６からのSelect1、Select2信号により制御され、データ転送先を変更する。Select１、Select2信号は変換指示部１０５からの指示による変換に伴う画像の動き量がＣＰＵ１０６にて計算された結果によりHighもしくはLowがアサートされる。図3にはＣＰＵ１０６による画像の動き量算出の動作フローを示す。ステップＳ３０１にて変換処理指示部１０５による変換処理指示があると、ステップＳ３０２にてどのストリームに対する指示かを判定する。ステップＳ３０３では変換処理に伴う画像の動き量を計算する。ここでいう画像の動き量とは、例えば幾何変換処理が回転処理であった場合は回転速度、移動であった場合は移動速度のことを指す。そして、ステップＳ３０４にて該計算結果が予め設定されている閾値以上であるか否かを判定する。判定の結果、現在のステータス(不図示のレジスタに記憶)と同じであった場合はそのまま処理を修了する。異なった場合はステップＳ３０５にて画像入力部１０１もしくは１０２から入力されるＶＳＹＮＣ信号のアサートかつＦＬＤ信号のＨｉｇｈ入力を待ち、ステップＳ３０６にて該当するＳｅｌｅｃｔ信号の出力を切り替える。図４にはストリーム1画像の動き量とSelect１信号のアサート、デアサートのタイミング関係を表したタイミングチャートを示す。VSYNC信号は画像入力部１０１からCPU１０６へ入力される同期信号、ＦＬＤ信号は同じく画像入力部１０１からＣＰＵ１０６へ入力される画像データが偶数（ＥＶＥＮ）フィールドか奇数（ＯＤＤ）フィールドかを示すフィールド信号、Stream Dataは画像入力部１０１からSW１０３へ入力される画像データである。High/LowはVSYNC信号に同期して切り替わる。ストリーム２に対しても同様である。
【００１２】
１．まず1ストリーム入力で幾何変換処理を行わない場合のデータの流れについて説明する。画像入力部１０１にインターレース動画像データ（ストリーム1）が入力されると、Select1信号はLowがアサートされ、ストリーム1はSW１０３に入力される。SW１０３はSelect1信号がLowの場合、IP変換処理部１０８側に接続されストリーム1が送信される。IP変換処理部１０８では入力されたインターレース画像データをプログレッシブ画像データへ変換する。IP変換処理については様々な手法が知られているのでここでは述べない。次にストリーム1はSW１１２に入力され、SW１１２では表示制御部１１７へ接続される。表示制御部１１７ではCPU１０６からの設定により定められたアドレスを発生させVRAM１１８へ書き込む。同時にこれも予めCPU１０６により設定されたタイミングでVRAM１１８からデータを読み出し、表示器１１９に送信し、表示を行う。
【００１３】
２．次に、上記に加えてさらに幾何変換処理を行わない１ストリーム入力がなされた場合に追加されるデータの流れについて説明する。画像入力部１０２から入力されたインターレース動画像データ（ストリーム２）はSW１０４に入力される。SW１０４は幾何変換処理を行わない場合はSelect2信号はLowがアサートされ、IP変換処理部１１０側に接続される。IP変換処理部１１０でのIP変換処理を経てSW１１２へ入力され、表示制御部１１７へ入力される。表示制御部１１７では上記1ストリームでの処理時におけるVRAM１１８への書き込み、読み出しに加えて追加ストリーム分の書き込み、読み出し制御を行う。ここで、VRAM１１８のバンド幅は該処理をこなすだけの十分な帯域が確保されているものとする。以上により、2ストリームの動画像の表示がなされる。
【００１４】
３．次に各ストリームに対して幾何変換処理を行う場合のデータフローを説明する。変換処理指示部１０５がCPU１０６へ各ストリームに対する幾何変換処理を行う指示を出すと、CPU１０６では制御系バスを通して、該当する幾何変換処理部１１４もしくは１１５へ設定を行う。幾何変換処理部１１４もしくは１１５ではフレーム単位で上記設定を反映し、幾何変換処理を行う。同時にCPU１０６では変換処理指示部１０５からの指示により生じる幾何変換処理による画像の動き量を計算し、予め決められた閾値を超えたか否かを判定する。画像入力１０１に対する画像データ（ストリーム１）への動き量が閾値を超えた場合はSelect1信号、画像入力１０２に対する画像データ（ストリーム２）への動き量が閾値を超えた場合はSelect2信号をHighにアサートし各々SW１０３、１０４に出力する。SW１０３、１０４ではSelect1もしくはSelect2信号がHighならば、ストリームデータをフィールド選択処理１０９、１１１に流し、LowならばIP変換処理１０８，１１０に流す。フィールド選択処理１０９，１１１ではストリームデータのうち偶数もしくは奇数の片フィールドのみを後段に流し、他方は流さない。図5にはフィールド選択処理部においてフィールド選択動作を行った場合のタイミングチャートを示す。Stream Dataはフィールド選択処理部に入力されるインターレース画像データ、Selected Dataは選択処理後の画像データであり、ＥＶ、ＯＤは各々偶数フィールド、奇数フィールドを示す。次に各ストリームデータはCPU１０６から出力されるSelect3信号によりSW１１２経由時に幾何変換処理１１４もしくは１１５、或いは表示制御部１１７へ振り分けられる。SW１１２の接続による振分は以下に示すように行われる。
【００１５】
(1)Select1信号がHigh、Select2信号がHighの場合
ストリーム1：フィールド選択処理１０９  →  幾何変換処理１１４
ストリーム2：フィールド選択処理１１１  →  幾何変換処理１１４
(2)Select1信号がHigh、Select2信号がLowの場合
ストリーム1：フィールド選択処理１０９  →  幾何変換処理１１４
ストリーム2：IP変換処理１１０  →  幾何変換処理１１５
(3)Select1信号がLow、Select2信号がHighの場合
ストリーム1：IP変換処理１０８  →  幾何変換処理１１４
ストリーム2：フィールド選択処理１１１  →  幾何変換処理１１５
(4)Select1信号がLow、Select2信号がLowの場合
ストリーム1：IP変換処理１０８  →  幾何変換処理１１４
ストリーム2：IP変換処理１１０  →  幾何変換処理１１５
図６には上記SW１１２の切り替えについての説明図を示す。幾何変換処理１１４、１１５では送られてくるストリームデータをバッファ１１３、１１６へ記憶してから所定の幾何変換処理を行う。このとき上記(1)のケースでは幾何変換処理１１４に対して２つのストリームデータが送られてくるが、各々をバッファ１１３内の別の領域に記憶し、別個に幾何変換処理を施す。幾何変換処理を施されたデータは表示制御部１１７を通してVRAM１１８へ書き込まれる。このときフィールド選択部１０９もしくは１１１による処理を施された画像データは片フィールド分のデータしか持たないためVRAM１１８への書き込みにおいて垂直方向に2倍に拡大（ラインコピー）して書き込みを行う。そして、VRAM１１８内のデータを表示制御部１１７が読み出し表示器１１９へ送ることで幾何変換処理された画像が表示される。
【００１６】
以上の説明ではスイッチ回路を構成要素としたが、これをバス構成としバス上のデータ転送元及び転送先を切り替えることにより実現することももちろん可能である。また、メモリ１０７、バッファ１１３、１１６は独立した構成としたが、これを共有メモリとして構成することも可能である。上記構成とした場合のハード構成ブロック図を図７に示す。７０１がデータ・バス、７０２はバス上のデータ転送を制御するメモリコントローラである。さらに、これに加えてVRAM１１８も共有とする構成も可能である。
【００１７】
以上の説明によれば、幾何変換処理に伴う画像の動き量が大きい場合には、ストリームデータを半減させることにより使用者が認識することなく、処理量を半減することが可能となる。また、２つのストリームに対して画像の動き量が閾値を超えた場合には１つの幾何変換処理部において2ストリームの処理を行うことが可能となる効果がある。
【００１８】
（第２の実施形態）
第１の実施例では、画像の動き量が閾値以上の場合フィールド選択処理を行ったが、これを他の処理としてもよい。本実施例では、フレームレートを1/2にする処理を行う例について説明する。
【００１９】
尚、説明は第１の実施例と異なる点のみについて記述する。
【００２０】
図８には本実施例におけるハード構成ブロック図を示す。８０１、８０２、８０５はスイッチ回路、８０３、８０４はフレーム選択処理部である。図９にはスイッチ回路８０１、８０２の切り替え動作についての説明図を示す。図９に示すように、幾何変換処理無しの場合か有っても動き量が閾値未満の場合は、Select4信号もしくはSelect5信号はLowが出力され、画像データはIP変換処理部１０８或いは１１０へ入力される。幾何変換処理が有りかつ動き量が閾値以上の場合は、Select4信号もしくはSelect5信号はHighが出力され、画像データはフレーム選択処理部８０３或いは８０４へ入力される。フレーム選択処理部８０３、８０４ではSync信号（ＶＳＹＮＣ信号及びＦＬＤ信号）を基に入力された画像データのフレーム切り替わりタイミングを検出し、フレームレートを１/２に落とす。即ち、２フレームデータのうち１フレームのデータのみを後段に出力する。図１０にフレーム選択処理部８０３に係るタイミングチャートを示す。Stream Dataはフレーム選択処理部に入力されるインターレース画像データ、Selected Dataは選択処理後の画像データである。IP変換処理部１０８、１１０では前述実施例と同様にインターレース画像データをプログレッシブ画像データに変換する処理を行う。但し、フレーム選択処理部を経由してきた画像データはフレームレートが１/２になっている点が異なる。
【００２１】
図１１にはスイッチ回路８０５による切り替え動作についての説明図を示す。Select４信号およびSelect5信号が共にHighの場合はIP変換処理部１０８及び１１０からの画像データがともに幾何変換処理部１１４に入力されるが、それ以外はIP変換処理部１０８からの画像データが幾何変換処理部１１４へ、IP変換処理部１１０からの画像データが幾何変換処理部１１５へ入力される。幾何変換処理を施された画像データは表示制御部１１７を通してVRAM１１８へ書き込まれる。このときフレームレートが1/２になったデータは書き込みのレートも同様に1/2となる。そして、VRAM１１８内のデータを表示制御部１１７が読み出し表示器１１９へ送ることで幾何変換処理された画像が表示される。
【００２２】
以上の動作によれば、幾何変換処理による画像の動き量が閾値以上と判定されたストリームの場合は、使用者の認識されない状態で画像データのフレームレートが1/2に落とされるため以降の処理が半減出来る効果がある。尚、本実施例においても第1の実施例と同様にバス構成を取ることも可能である。
【００２３】
（第３の実施形態）
本実施例では、画像データの入力形式がYC形式のとき、画像の動き量が閾値以上の場合に画像データの輝度成分(Y成分)を残し、色差成分（C成分）を落とす構成について説明する。図１２には本実施例におけるハード構成ブロック図を示す。１２０１、１２０２はY成分の選択を行うY選択処理部である。Y選択処理部１２０１、１２０２では画像入力部１０１、１０２から入力される同期信号及びＹ/Ｃどちらのデータが送られているかを示すClock信号を基にして入力された画像データからY成分のみを選択し出力する。選択されたY成分データはIP変換処理部１０８、１１０へ渡される。この場合、フレームレートはY選択処理部を経由しない場合と変わらないが、データ容量が減少する。即ち、IP変換処理部としての単位時間あたりの処理量は減少する。
【００２４】
幾何変換処理部１２０３、１２０４では入力されたYデータもしくはCデータに対して各々幾何変換処理を施し、バッファ１１３、１１６へ書き込む。但し、Y選択処理部１２０１、１２０２にてC成分が除去されている場合は、Cデータに関してはゼロを書き込む。その他の処理に関しては前述実施例と同様である。
【００２５】
以上説明したように、人間は画像の動きが激しくなった場合には色差成分は認識が難しくなり輝度成分が認識されやすくなる特性を利用することで使用者に認識されることなく処理量を減少させることが可能である。尚、本実施例においても前述までの実施例と同様バス構成をとることも可能である。
【００２６】
尚、本実施例は表示器へ出力する画像データ形式がYC形式と想定して説明したが、これがRGB形式の場合はVRAM１１８へ画像データを書き込む前にYC形式からRGB形式への変換処理が必要になる。図１３にYUV−RGB変換処理を行う場合のハード構成ブロック図を示す。１３０１がRGB変換処理部である。YUV−RGB変換処理については公知の技術であるのでここでは説明しない。
【００２７】
（第４の実施形態）
前述までの実施例では、画像入力部１０１、１０２への入力データフォーマットは不変であり、データ入力後に処理を選択したが、これを入力データフォーマット自体を変更可能に構成することも考えられる。本実施例では複数の画像データの生成装置がネットワークを介して接続してある構成について説明する。図１４に本実施例における画像処理システムのハード構成ブロック図を示す。１４０１、１４０２は画像生成装置としての撮像装置、１４０３はネットワーク網、１４０４は画像処理装置である。また、図1５に撮像装置１４０１、１４０２のハード構成ブロック図を示す。１５０１はCPU、１５０２はプログラム記憶もしくはワーク領域、或いは画像データ記憶のためのメモリ、１５０３は画像データをネットワーク網へ送信或いはネットワーク網からデータを受信するための送受信処理部、１５０４はレンズなどの光学系、１５０５はCCDセンサなどの画像入力部、１５０６は入力した画像データに対して各種画像処理を施す画像処理部、１５０７は画像データを圧縮する圧縮処理部、１５０８は画像処理を施された画像データに対してフィールド数を1/2に落とすフィールド選択処理部である。図1６には画像処理装置１４０４のハード構成ブロック図を示す。１６０１、１６０２はネットワーク網とデータの送受信を行う送受信処理部、１６０３、１６０４は画像データの伸張処理を行う伸張処理部である。
【００２８】
１．まず撮像装置１４０１、１４０２における撮像動作及び送信動作について説明する。光学系１５０４を通して画像入力部１５０５に画像が生成され、該画像データは画像処理部１５０６に送られ各種画像処理を施される。該画像処理にはインターレース化の処理も含まれる。インターレース画像データは、圧縮処理部１５０７にて圧縮される。ここでは圧縮処理部はインターレース対応の圧縮が可能なことが前提である。圧縮されたデータは設定によりメモリ１５０２に記憶されるか、フィールド選択部１５０８に送られるか選択される。設定はCPU１５０１により制御系バスを経由して行われる。設定に係る処理については後述する。フィールド選択部１５０８は画像データが送られてきた場合、画像データのうち偶数もしくは奇数の片フィールドのみを選択し、メモリに記憶する。さて、メモリ上に記憶された圧縮データはCPU１５０１からの制御によりパケット化されて順次送受信処理部１５０３に送られる。このとき、パケットのヘッダ情報として圧縮データがフィールド選択部１５０８を経由したデータか否かを示すフラグを付与する。送受信処理部１５０３ではパケットをネットワークを介して画像処理装置１４０４へ送信する。
【００２９】
以上説明したＣＰＵ１０６の処理フローを図17に示す。ステップＳ１７０１、Ｓ１７０２にて生成する画像への画像処理指示、圧縮処理の指示を行う。ステップＳ１７０３では圧縮データをそのままメモリに取り込むかフィールド選択部１５０８を経由するかの設定を不図示のレジスタより読み込み、ステップＳ１７０４にて該レジスタ値に応じて設定を行う。そして、ステップＳ１７０５では画像生成開始の指示を行う。ステップＳ１７０６では生成された画像データを送信するためにメモリから読み込み、パケット化を行う。このときに上記で説明したフラグ情報を付与する。ステップＳ１７０７にて生成したパケットを送受信処理部１５０３へ送り送信処理を行う。ステップＳ１７０８では上記レジスタの設定が変更されたか否かを判定し、変更されるとステップＳ１７０３の設定からやり直す。ステップＳ１７０９は画像生成終了が指示されると、ステップＳ１７１０にて終了処理をして処理を完了する。
【００３０】
２．次に撮像装置における画像データ切り替え処理について説明する。送受信処理部１５０３にて受信したパケットデータはCPU１５０１からの制御によりデパケタイズ処理がなされる。さらにデータ解析の結果、送信画像データの形式に対する設定指示情報であった場合、圧縮処理部１５０７に対して画像データの送信先（メモリ１５０２、もしくはフィールド選択部１５０８）を設定する。
【００３１】
３．画像処理装置におけるデータの受信動作について説明する。送受信処理部１６０１或いは１６０２にて受信したパケット化されたデータはCPU１０６からの制御によりデパケタイズ処理がなされる。このとき、圧縮された画像データはメモリ１０７に記憶され、ヘッダに含まれる該画像データがフィールド選択処理がなされたデータか否かを示すフラグ情報はCPU１０６内の不図示のレジスタにセットされる。次に伸張処理部１６０３或いは１６０４にてデータが伸張され、データは再びメモリ１０７に記憶される。伸張処理完了後、上記フラグ情報に応じてデータをIP変換処理部１０８或いは１１０、もしくは幾何変換処理部１１４或いは１１５に転送する。即ち、フィールド選択処理がなされていないデータの場合はIP変換処理に転送するが、フィールド選択処理がなされたデータの場合は幾何変換処理部へ転送する。以降の表示までの動作は第1の実施例と同様である。図１８に受信動作におけるＣＰＵ１０６の処理フローを示す。
【００３２】
４．画像処理装置における送信処理について説明する。変換処理指示部１０５による変換処理の指示及びCPU１０６によるそれに伴う画像の動き量検出に関しては前述までの実施例と同様である。CPU１０６では前処理の切り替えが必要と判定された場合、該情報をパケット化し、送受信処理部１６０１或いは１６０２を介して撮像装置１４０１或いは１４０２へ送信する。図１９に送信動作におけるＣＰＵ１０６の処理フローを示す。
【００３３】
以上の説明によれば、前述までの実施例における効果に加えて、撮像装置側でデータの選択処理を行うことで、ネットワーク上を流れる情報量を軽減することが可能になる効果がある。以上の説明では幾何変換処理に伴う画像の動き量が閾値以上の場合にフィールド数を1/2に落とす第1の実施例に則して説明を行ったが、もちろん第2、第3の実施例に適用することも可能である。また、画像生成は撮像装置によるものとしたが、他の画像生成機能を備えた装置で構成することも可能である。
【００３４】
以上、いくつかの実施例で幾何変換処理に伴う画像の動き量が閾値以上のときに画像処理を異なったものとする例を説明したが、これらの実施例に限定されるものではない。例えば、IP変換処理部まではデータを削減せずに行い、幾何変換処理部において処理を選択的に行うなどの構成も考えられる。
【００３５】
以上の説明におけるプログラムを格納する記録媒体としては、ＲＯＭ、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ、ハードディスク、メモリカード、光磁気ディスクなどを用いることができる。また、本発明に係わるプログラムを格納した記録媒体をシステムあるいは装置に供給し、そのシステムあるいは装置のコンピュータが、記録媒体に格納されたプログラムコードを読み出し実行することによっても、本発明は達成される。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１実施例におけるハード構成ブロック図。
【図２】本発明の第１実施例におけるＳＷ１０３，１０４の動作について説明した図。
【図３】本発明の第１実施例におけるＳｅｌｅｃｔ信号制御の動作フロー。
【図４】本発明の第１実施例におけるＳｅｌｅｃｔ信号のアサートタイミングを示した図。
【図５】本発明の第１実施例におけるフィールド選択処理部に係るタイミングチャート。
【図６】本発明の第１実施例におけるＳＷ１１２の動作について説明した図。
【図７】本発明の第１実施例における別のハード構成ブロック図。
【図８】本発明の第２実施例におけるハード構成ブロック図。
【図９】本発明の第２実施例におけるＳＷ８０１、８０２の動作について説明した図。
【図１０】本発明の第１実施例におけるフレーム選択処理部。
【図１１】本発明の第２実施例におけるＳＷ８０５の動作について説明した図。
【図１２】本発明の第３実施例におけるハード構成ブロック図。
【図１３】本発明の第３実施例における別のハード構成ブロック図。
【図１４】本発明の第４実施例におけるシステム構成図。
【図１５】本発明の第４実施例における撮像装置のハード構成ブロック図。
【図１６】本発明の第４実施例における画像処理装置のハード構成ブロック図。
【図１７】本発明の第４実施例におけるＣＰＵ１５０２の処理動作フロー。
【図１８】本発明の第４実施例におけるＣＰＵ１０６の受信処理動作フロー。
【図１９】本発明の第４実施例におけるＣＰＵ１０６の送信処理動作フロー。
【符号の説明】
【００３７】
１０１  画像入力部
１０２  画像入力部
１０３  スイッチ回路
１０４  スイッチ回路
１０５  幾何変換処理指示部
１０６  CPU
１０７  メモリ
１０８  IP変換処理部
１０９  フィールド選択部
１１０  IP変換処理部
１１１  フィールド選択部
１１２  スイッチ回路
１１３  バッファ
１１４  幾何変換処理部
１１５  幾何変換処理部
１１６  バッファ
１１７  表示制御部
１１８  VRAM
１１９  表示器
【図１】
2007060534.tif 000003
【図２】
2007060534.tif 000004
【図３】
2007060534.tif 000005
【図４】
2007060534.tif 000006
【図５】
2007060534.tif 000007
【図６】
2007060534.tif 000008
【図７】
2007060534.tif 000009
【図８】
2007060534.tif 000010
【図９】
2007060534.tif 000011
【図１０】
2007060534.tif 000012
【図１１】
2007060534.tif 000013
【図１２】
2007060534.tif 000014
【図１３】
2007060534.tif 000015
【図１４】
2007060534.tif 000016
【図１５】
2007060534.tif 000017
【図１６】
2007060534.tif 000018
【図１７】
2007060534.tif 000019
【図１８】
2007060534.tif 000020
【図１９】
2007060534.tif 000021