(57)【要約】【課題】ＰＮＰ型及びＮＰＮ型からなる出力回路を内蔵しながら、１つの過電流保護回路等で過電流保護を可能にする過電流保護機能付き電子スイッチ装置を提供する。【解決手段】ＮＰＮ出力回路と、ＮＰＮ出力回路電流検知抵抗Ｒ２と、ＮＰＮ出力回路の過電流判定を行う過電流判定回路と、ＮＰＮ出力回路のＮＰＮ型トランジスタＴｒ１２の過流保護動作を行う過電流保護回路と、出力端子Ｔ３と接続され出力信号の極性を反転させる極性反転回路と、極性反転信号によりスイッチング動作するＰＮＰ型トランジスタＴｒ２１を有するＰＮＰ出力回路と、トランジスタＴｒ２１のエミッタ・電源ライン間に接続されたＰＮＰ出力回路電流検知抵抗Ｒ４と、検知抵抗Ｒ４により検知される電流により変化したトランジスタＴｒ２１のベースの電位変化を過電流判定回路の判定に用いる出力端子Ｔ３の電位Ｖ２に変化させる変換回路と、を備える。【選択図】図１
2007097048.tif 000002
【特許請求の範囲】
【請求項１】
ＩＣ回路の出力端子からの出力信号によってスイッチング動作するＮＰＮ型トランジスタを有するＮＰＮ出力回路と、
前記ＮＰＮ型トランジスタのエミッタとグランドとの間に接続されて前記ＮＰＮ出力回路に流れる電流によって前記出力端子の電位を変化させるＮＰＮ出力回路電流検知抵抗と、
前記ＩＣ回路内に設けられて前記ＮＰＮ出力回路電流検知抵抗によって変化した前記出力端子の電位を検出することに基づいて前記ＮＰＮ出力回路に過電流が流れたことを判定する過電流判定回路と、
前記過電流判定回路の判定結果に基づいて前記ＮＰＮ出力回路が有する前記ＮＰＮ型トランジスタの過流保護動作を行わせる過電流保護回路と、
前記ＩＣ回路の出力端子と接続されて前記出力信号の極性を反転させる極性反転回路と、
前記極性反転回路と接続されてこの極性反転回路によって極性が反転した信号によりスイッチング動作するＰＮＰ型トランジスタを有するＰＮＰ出力回路と、
前記ＰＮＰ型トランジスタのエミッタと電源ラインとの間に接続されて前記ＰＮＰ出力回路に流れる電流を検知するＰＮＰ出力回路電流検知抵抗と、
前記ＰＮＰ出力回路電流検知抵抗によって検知される電流によって変化した前記ＰＮＰ型トランジスタのベースの電位を前記過電流判定回路の判定に用いる前記出力端子の電位に変化させる変換回路と、
を備えることを特徴とする過電流保護機能付き電子スイッチ装置。
【請求項２】
前記ＰＮＰ出力回路は第１及び第２のＰＮＰ型トランジスタを備え、前記変換回路は、前記ＩＣ回路の出力端子にエミッタを接続すると共にコレクタを前記ＮＰＮ出力回路に接続した第３のＰＮＰ型トランジスタと、この第３のＰＮＰ型トランジスタのベースと接地ラインとの間に設けられた第１の抵抗と、前記第３のＰＮＰ型トランジスタのベース・エミッタ間に設けられた第２の抵抗と、前記第２のＰＮＰ型トランジスタのベースが前記第１のＰＮＰ型トランジスタのベースと共通接続されると共に前記第２のＰＮＰ型トランジスタのコレクタが前記第１の抵抗に接続されることで前記ＰＮＰ出力回路に流れる電流に対応した電流を前記第１の抵抗に流し込むようにした電流検知用のＰＮＰ型トランジスタと、を備える請求項１記載の過電流保護機能付き電子スイッチ装置。
【請求項３】
ＩＣ回路の出力端子に引き込む出力信号によってスイッチング動作するＰＮＰ型トランジスタを有するＰＮＰ出力回路と、
前記ＰＮＰ型トランジスタのエミッタと電源ラインとの間に接続されて前記ＰＮＰ出力回路に流れる電流によって前記出力端子の電位を変化させるＰＮＰ出力回路電流検知抵抗と、
前記ＩＣ回路内に設けられて前記ＰＮＰ出力回路電流検知抵抗によって変化した前記出力端子の電位を検出することに基づいて前記ＰＮＰ出力回路に過電流が流れたことを判定する過電流判定回路と、
前記過電流判定回路の判定結果に基づいて前記ＰＮＰ出力回路が有する前記ＰＮＰ型トランジスタの過流保護動作を行わせる過電流保護回路と、
前記ＩＣ回路の出力端子と接続されて前記出力信号の極性を反転させる極性反転回路と、
前記極性反転回路と接続されてこの極性反転回路によって極性が反転した信号を引き込むことによりスイッチング動作するＮＰＮ型トランジスタを有するＮＰＮ出力回路と、
前記ＮＰＮ型トランジスタのエミッタとグランドとの間に接続されて前記ＮＰＮ出力回路に流れる電流を検知するＮＰＮ出力回路電流検知抵抗と、
前記ＮＰＮ出力回路電流検知抵抗によって検知される電流によって変化した前記ＮＰＮ型トランジスタのベースの電位を前記過電流判定回路の判定に用いる前記出力端子の電位に変化させる変換回路と、
を備える過電流保護機能付き電子スイッチ装置。
【請求項４】
前記ＮＰＮ出力回路は第１及び第２のＮＰＮ型トランジスタを備え、前記変換回路は、前記ＩＣ回路の出力端子にエミッタを接続すると共にコレクタを前記ＰＮＰ出力回路に接続した第３のＮＰＮ型トランジスタと、この第３のＮＰＮ型トランジスタのベースと電源ラインとの間に設けられた第３の抵抗と、前記第３のＮＰＮ型トランジスタのベース・エミッタ間に設けられた第４の抵抗と、前記第２のＮＰＮ型トランジスタのベースが前記第１のＮＰＮ型トランジスタのベースと共通接続されると共に前記第２のＮＰＮ型トランジスタのコレクタが前記第３の抵抗に接続されることで前記ＮＰＮ出力回路に流れる電流に対応した電流を前記第３の抵抗に流し込むようにした電流検知用のＮＰＮ型トランジスタと、を備える請求項３記載の過電流保護機能付き電子スイッチ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は過電流保護機能付き電子スイッチ装置に関する。
【背景技術】
【０００２】
例えば、過電流を検出する機能を持たせながら出力回路を構成する電子スイッチが知られている（特許文献１参照。）。この電子スイッチにおいては、トランジスタのベース電位と基準電位とを比較し、電位差が生じたときにトランジスタをオフ状態とし、過電流が出力回路に流れることを防いでいる。
【０００３】
ところで、この種の電子スイッチでは、その出力回路がＰＮＰ型トランジスタを用いて構成されたタイプとＮＰＮ型トランジスタを用いて構成されたタイプとの２種類があり、ユーザは、電子スイッチに接続する外部機器に合わせていずれかのタイプを選択するようにしていた。
【０００４】
ところが、上述した２種類の電子スイッチを用意しておくと、これらの電子スイッチの製品管理や製造コストが高くなる等の問題があり、ＰＮＰ型トランジスタによって構成された出力回路とＮＰＮ型トランジスタによって構成された出力回路とを併設した汎用型の電子スイッチが求められている。
【特許文献１】実公平３−４６５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、電子スイッチの出力回路としてＰＮＰ型及びＮＰＮ型のトランジスタを備えるものとすると、過電流保護回路等を各出力回路に対応させて別個に設けなければならず、この過電流保護回路等を構成する部品点数が増加してしまうという問題があった。
【０００６】
本発明は、このような状況に鑑み提案されたものであって、ＰＮＰ型及びＮＰＮ型からなる出力回路を内蔵しながら、１つの過電流保護回路等で過電流保護を可能にする過電流保護機能付き電子スイッチ装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１の発明は、ＩＣ回路の出力端子からの出力信号によってスイッチング動作するＮＰＮ型トランジスタを有するＮＰＮ出力回路と、前記ＮＰＮ型トランジスタのエミッタとグランド（グランドライン）との間に接続されて前記ＮＰＮ出力回路に流れる電流によって前記出力端子の電位を変化させるＮＰＮ出力回路電流検知抵抗と、前記ＩＣ回路内に設けられて前記ＮＰＮ出力回路電流検知抵抗によって変化した前記出力端子の電位を検出することに基づいて前記ＮＰＮ出力回路に過電流が流れたことを判定する過電流判定回路と、前記過電流判定回路の判定結果に基づいて前記ＮＰＮ出力回路が有する前記ＮＰＮ型トランジスタの過流保護動作を行わせる過電流保護回路と、前記ＩＣ回路の出力端子と接続されて前記出力信号の極性を反転させる極性反転回路と、前記極性反転回路と接続されてこの極性反転回路によって極性が反転した信号によりスイッチング動作するＰＮＰ型トランジスタを有するＰＮＰ出力回路と、前記ＰＮＰ型トランジスタのエミッタと電源ラインとの間に接続されて前記ＰＮＰ出力回路に流れる電流を検知するＰＮＰ出力回路電流検知抵抗と、前記ＰＮＰ出力回路電流検知抵抗によって検知される電流によって変化した前記ＰＮＰ型トランジスタのベースの電位を前記過電流判定回路の判定に用いる前記出力端子の電位に変化させる変換回路と、を備えるところに特徴を有する。
【０００８】
請求項２の発明は、請求項１において、前記ＰＮＰ出力回路は第１及び第２のＰＮＰ型トランジスタを備え、前記変換回路は、前記ＩＣ回路の出力端子にエミッタを接続すると共にコレクタを前記ＮＰＮ出力回路に接続した第３のＰＮＰ型トランジスタと、この第３のＰＮＰ型トランジスタのベースと接地ラインとの間に設けられた第１の抵抗と、前記第３のＰＮＰ型トランジスタのベース・エミッタ間に設けられた第２の抵抗と、前記第２のＰＮＰ型トランジスタのベースが前記第１のＰＮＰ型トランジスタのベースと共通接続されると共に前記第２のＰＮＰ型トランジスタのコレクタが前記第１の抵抗に接続されることで前記ＰＮＰ出力回路に流れる電流に対応した電流を前記第１の抵抗に流し込むようにした電流検知用のＰＮＰ型トランジスタと、を備えるところに特徴を有する。
【０００９】
請求項３の発明は、ＩＣ回路の出力端子に引き込む出力信号によってスイッチング動作するＰＮＰ型トランジスタを有するＰＮＰ出力回路と、前記ＰＮＰ型トランジスタのエミッタと電源ラインとの間に接続されて前記ＰＮＰ出力回路に流れる電流によって前記出力端子の電位を変化させるＰＮＰ出力回路電流検知抵抗と、前記ＩＣ回路内に設けられて前記ＰＮＰ出力回路電流検知抵抗によって変化した前記出力端子の電位を検出することに基づいて前記ＰＮＰ出力回路に過電流が流れたことを判定する過電流判定回路と、前記過電流判定回路の判定結果に基づいて前記ＰＮＰ出力回路が有する前記ＰＮＰ型トランジスタの過流保護動作を行わせる過電流保護回路と、前記ＩＣ回路の出力端子と接続されて前記出力信号の極性を反転させる極性反転回路と、前記極性反転回路と接続されてこの極性反転回路によって極性が反転した信号を引き込むことによりスイッチング動作するＮＰＮ型トランジスタを有するＮＰＮ出力回路と、前記ＮＰＮ型トランジスタのエミッタとグランド（グランドライン）との間に接続されて前記ＮＰＮ出力回路に流れる電流を検知するＮＰＮ出力回路電流検知抵抗と、前記ＮＰＮ出力回路電流検知抵抗によって検知される電流によって変化した前記ＮＰＮ型トランジスタのベースの電位を前記過電流判定回路の判定に用いる前記出力端子の電位に変化させる変換回路と、を備えるところに特徴を有する。
【００１０】
請求項４の発明は、請求項３において、前記ＮＰＮ出力回路は第１及び第２のＮＰＮ型トランジスタを備え、前記変換回路は、前記ＩＣ回路の出力端子にエミッタを接続すると共にコレクタを前記ＰＮＰ出力回路に接続した第３のＮＰＮ型トランジスタと、この第３のＮＰＮ型トランジスタのベースと電源ラインとの間に設けられた第３の抵抗と、前記第３のＮＰＮ型トランジスタのベース・エミッタ間に設けられた第４の抵抗と、前記第２のＮＰＮ型トランジスタのベースが前記第１のＮＰＮ型トランジスタのベースと共通接続されると共に前記第２のＮＰＮ型トランジスタのコレクタが前記第３の抵抗に接続されることで前記ＮＰＮ出力回路に流れる電流に対応した電流を前記第３の抵抗に流し込むようにした電流検知用のＮＰＮ型トランジスタと、を備えるところに特徴を有する。
【発明の効果】
【００１１】
＜請求項１の発明＞
本発明によれば、負荷がＮＰＮ出力回路に接続され、このＮＰＮ出力回路に流れる電流が変化（増加）すると、ＮＰＮ出力回路電流検知抵抗がＩＣ回路の出力端子の電位を変化させ、過電流判定回路が前記ＩＣ回路の出力端子の電位変化を検出してＮＰＮ出力回路に過電流が流れたと判定したときに、過電流保護回路が、ＮＰＮ出力回路のＮＰＮ型トランジスタをオフ状態とし、このＮＰＮ型トランジスタに過電流が流れることを防止する。一方、負荷がＰＮＰ出力回路に接続され、このＰＮＰ出力回路に流れる電流が変化（増加）すると、変換回路が、このＰＮＰ出力回路に流れる電流によって変化した電位を、過電流判定回路の判定に用いる前記ＩＣ回路の出力端子の電位に変換し、この過電流判定回路が、ＰＮＰ出力回路に過電流が流れたと判定したときに、ＰＮＰ出力回路のＰＮＰ型トランジスタをオフ状態として、このＰＮＰ型トランジスタに過電流が流れることを防止する。
このように、１つの過電流判定回路及び１つの過電流保護回路によって、ＮＰＮ出力回路もしくはＰＮＰ出力回路に過電流が流れることを防止することができるから、負荷がいずれの出力回路に接続されている場合であっても、１つの過電流保護回路等によって過電流が流れることを防止することができ、各出力回路毎に過電流保護回路等を設ける場合に比べて前記過電流保護回路等を構成する部品点数が増加することを抑制することができる。
【００１２】
＜請求項２の発明＞
本発明によれば、変換回路が、ＰＮＰ出力回路に流れる電流に対応した電流を、接地ラインに接続された第１の抵抗に流し込むものであることから、抵抗を用いた簡易な構成によって、ＰＮＰ出力回路に流れる電流を、過電流保護回路を動作させる電位変化に変換することができる。
【００１３】
＜請求項３の発明＞
本発明によれば、１つの過電流判定回路及び１つの過電流保護回路によって、ＰＮＰ出力回路もしくはＮＰＮ出力回路に過電流が流れることを防止することができるから、負荷がいずれの出力回路に接続されている場合であっても、１つの過電流保護回路等によって過電流が流れることを防止することができ、各出力回路毎に過電流保護回路等を設ける場合に比べて前記過電流保護回路等を構成する部品点数が増加することを抑制することができる。
【００１４】
＜請求項４の発明＞
本発明によれば、変換回路が、ＮＰＮ出力回路に流れる電流に対応した電流を、電源ラインに接続された第３の抵抗に流し込むものであることから、抵抗を用いた簡易な構成によって、ＮＰＮ出力回路に流れる電流を、過電流保護回路を動作させる電位変化に変換することができる。
【発明を実施するための最良の形態】
【００１５】
＜実施形態１＞
本発明の実施形態１を、図１及び図２を参照しつつ説明する。図１は、近接センサのＩＣ回路２０に接続された出力回路１０を示すものである。この近接センサ（図示せず。）は、検出部が、被検出物を検出したときに、検出信号をＩＣ回路２０に送信する。このＩＣ回路２０は、検出信号を受信すると、例えば、電流を、後述するＮＰＮ型トランジスタＴｒ１２のベースに供給する。電流がこのトランジスタＴｒ１２のベースに供給されると、端子Ｔ１に接続された外部機器（例えばセンサ）の電源によって、電流が出力回路２０に流入する。
【００１６】
出力回路１０は、ＮＰＮ出力回路とＰＮＰ出力回路とを備えている。この実施形態では、後述するＮＰＮ型トランジスタＴｒ１２及び抵抗Ｒ２，Ｒ３がＮＰＮ出力回路、後述するＰＮＰ型トランジスタＴｒ２１及び抵抗Ｒ４，Ｒ５がＰＮＰ出力回路に、それぞれ相当する。
【００１７】
図示の実施形態では、ＰＮＰ型トランジスタＴｒ１１のエミッタが、ＩＣ回路２０の出力端子Ｔ３と接続されている。このトランジスタＴｒ１１のベースは、抵抗Ｒ１を介して接地されている。この抵抗Ｒ１は、本発明の第１の抵抗に相当する。このトランジスタＴｒ１１のコレクタは、オープンコレクタとされたＮＰＮ型トランジスタＴｒ１２のベースと接続されている。このＰＮＰ型トランジスタＴｒ１１は、本発明の第３のＰＮＰ型トランジスタに相当する。
【００１８】
このＮＰＮ型トランジスタＴｒ１２のエミッタは、図示するように、抵抗Ｒ２を介して接地されていると共に、抵抗Ｒ３を介してベースと接続されている。この抵抗Ｒ２は、本発明のＮＰＮ出力回路電流検知抵抗を構成する。ここで、ＮＰＮ出力回路電流検知抵抗には、抵抗成分を含むインピーダンス素子も含まれる。
【００１９】
一方、図示の実施形態では、オープンコレクタとされたＰＮＰ型トランジスタＴｒ２１のエミッタが、抵抗Ｒ４を介して電源Ｖと接続されている。このＰＮＰ型トランジスタＴｒ２１のエミッタは、抵抗Ｒ５を介してベースと接続されている。このＰＮＰ型トランジスタＴｒ２１は、本発明の第１のＰＮＰ型トランジスタに相当し、抵抗Ｒ４は、本発明のＰＮＰ出力回路電流検知抵抗を構成する。ここで、ＰＮＰ出力回路電流検知抵抗には、抵抗成分を含むインピーダンス素子も含まれる。
【００２０】
このＰＮＰ型トランジスタＴｒ２１のベースは、ＮＰＮ型トランジスタＴｒ２２のコレクタと接続されている。このＮＰＮ型トランジスタＴｒ２２は、エミッタが抵抗Ｒ６を介して接地されていると共に、ベースが、ＩＣ回路１０の出力端子Ｔ３と前記トランジスタＴｒ１１のエミッタ及びベースに接続された抵抗Ｒ７との間に接続されている。この抵抗Ｒ７は、本発明の第２の抵抗、ＮＰＮ型トランジスタＴｒ２２は、本発明の極性反転回路に相当する。
【００２１】
さらに、図示の実施形態では、電源Ｖと抵抗Ｒ４との間に、ＰＮＰ型トランジスタＴｒ２３のエミッタが接続されている。このＰＮＰ型トランジスタＴｒ２３は、本発明の第２のＰＮＰ型トランジスタに相当する。ＰＮＰ型トランジスタＴｒ２３のベースは、抵抗Ｒ８を介してエミッタと接続されていると共に、ダイオードＤを介して前記トランジスタＴｒ２２のコレクタ及び前記トランジスタＴｒ２１のベースと接続されている。このＰＮＰ型トランジスタＴｒ２３のコレクタは、抵抗Ｒ９を介して、前記抵抗Ｒ１に接続されている。
【００２２】
次に、ＩＣ回路２０の構成を、図２を用いて説明する。このＩＣ回路２０は、定電流源２１を備えている。この定電流源２１は、ＮＰＮ型トランジスタＴｒ３１のコレクタと接続されている。この定電流源２１と前記トランジスタＴｒ３１のコレクタとの間には、前記出力端子Ｔ３が接続されている。このトランジスタＴｒ３１のエミッタは、図示するように、接地ラインＬ１によって接地されている。
【００２３】
このＩＣ回路２０においては、定電流源２１と出力端子Ｔ３とを接続する電流供給ラインＬ２に、ＮＰＮ型トランジスタＴｒ３２のコレクタが接続されている。このトランジスタＴｒ３２は、ベースが電流供給ラインＬ２と接続されていると共に、エミッタがＮＰＮ型トランジスタＴｒ３３のコレクタと接続されている。このトランジスタＴｒ３３は、ベースが、コレクタ及びＮＰＮ型トランジスタＴｒ３４のベースと接続されていると共に、エミッタが接地ラインＬ１によって接地されている。ここで、ＩＣ回路２０内のトランジスタＴｒ３２及びトランジスタＴｒ３３は、２つのダイオードを直列に接続した構成と等価である。前述した抵抗Ｒ７，Ｒ８の抵抗値は、トランジスタＴｒ２２が動作可能であり、かつトランジスタＴｒ３２及びトランジスタＴｒ３３によって規定される過電流判定用の電圧値（具体的には、０．６Ｖ×２＝１．２Ｖ）よりも低い電圧を発生させるように設定されている。
【００２４】
ＮＰＮ型トランジスタＴｒ３４は、コレクタが、負荷２２（例えば抵抗）を介して電源Ｖと接続されていると共に、エミッタが接地ラインＬ１によって接地されている。この負荷２２と前記トランジスタＴｒ３４のコレクタの間には、演算装置２５が接続されている。この演算装置２５は、前記トランジスタＴｒ３１のベースと接続されている。この実施形態では、演算装置２５が、所定時間毎に電流をトランジスタＴｒ３１のベースに供給してこのトランジスタＴｒ３１をオン状態にして、図中の定電流源２１からの電流をＩ６とし、この電流Ｉ６をグランド（大地）に流す。本発明の過電流判定回路は、各トランジスタＴｒ３２〜Ｔｒ３４、負荷２２及び演算装置２５によって構成され、本発明の過電流保護回路は、トランジスタＴｒ３１及び演算装置２５によって構成されている。
【００２５】
続いて、本実施形態の過電流保護動作について説明する。ここでは、外部機器をＮＰＮ出力回路の端子Ｔ１に接続した場合、外部機器をＰＮＰ出力回路の端子Ｔ２に接続した場合について、それぞれ説明する。
【００２６】
外部機器（例えばリレー）を前記端子Ｔ１に接続した場合には、次のようにして過電流がＮＰＮ出力回路に流れることを防止する。図２に図示するように、電流Ｉ１（出力信号に相当する。）が、定電流源２１から電流供給ラインＬ２によって、出力端子Ｔ３に供給される。
【００２７】
ＰＮＰ型トランジスタＴｒ１１及びＮＰＮ型トランジスタＴｒ１２は、図１から理解できるように、出力端子Ｔ３から供給される電流Ｉ１に基づいて、それぞれ通電状態（オン状態）となる。そして、電流が端子Ｔ１を介して外部機器から流入し、電流Ｉ２が過電流となった場合には、この電流Ｉ２の電流値と抵抗Ｒ２の抵抗値とを乗算した電圧Ｖ１が発生する。
【００２８】
この電圧Ｖ１が発生することにより、前記出力端子Ｔ３の端子電圧Ｖ２が増加する。この端子電圧Ｖ２が増加すると、図２に図示するＮＰＮ型トランジスタＴｒ３２，３３を直列接続した（２つのダイオードを直列接続したものと等価である）両端の電圧が増加する。このとき、この両端の電圧値が、所定の電圧値（つまり、ダイオード２つ分、具体的には、０．６Ｖ×２＝１．２Ｖ）以上になると、トランジスタＴｒ３２，３３がオン状態となり、前記トランジスタＴｒ３４がオン状態となる。これによって、図示するように、電流Ｉ４が流れる。
【００２９】
電流Ｉ４が流れると、図示の電圧Ｖ３の電圧値が増加する。このとき、演算装置２５は、電圧Ｖ３が増加した（トランジスタＴｒ３４がオン状態となった）ことを検出する。この演算装置２５は、トランジスタＴｒ３４がオン状態となったことに対応させ、前記トランジスタＴｒ３１のベースに電流Ｉ５を供給してトランジスタＴｒ３１をオン状態にさせると共に、この電流Ｉ５を所定時間毎にトランジスタＴｒ３１のベースに供給する（トランジスタＴｒ３１のオン期間＞＞トランジスタＴｒ３１のオフ期間）。これによって、演算装置２５は、前記電流Ｉ２が過電流となって電圧Ｖ３が増加すると、トランジスタＴｒ３１をオン状態とし、定電流源２１からの電流をＩ６としてグランド（大地）に流すと共に、電流Ｉ１を停止状態としてＮＰＮ出力回路を停止させ、前記電流Ｉ２が、過電流となることを防止する。
【００３０】
一方、外部機器（例えばセンサ）を前記端子Ｔ２に接続した場合には、次のようにして過電流がＰＮＰ出力回路に流れることを防止する。ＰＮＰ型トランジスタＴｒ２１は、図１から理解できるように、電源Ｖによって、電流Ｉ１２が流れて通電状態（オン状態）となる。
【００３１】
ＮＰＮ型トランジスタＴｒ２２は、定電流源２１によって電流Ｉ１３がベースに供給されて通電状態（オン状態）となる。また、ＰＮＰトランジスタＴｒ２３は、抵抗Ｒ４が過電流を検出したときに、通電状態（オン状態）となる。
【００３２】
例えば、端子Ｔ２に接続された外部機器（ここではセンサ）が短絡し、電流Ｉ１２が過電流になると、電圧Ｖ５の電圧が増加する。過電流になると、トランジスタＴｒ２３がオン状態となり、電流Ｉ１７が流れる。そして、電流Ｉ１７が流れると、電流Ｉ１８の電流値と抵抗Ｒ９の抵抗値とを乗算した電圧Ｖ６が発生する。
【００３３】
この電圧Ｖ６が発生することにより、前記出力端子Ｔ３の端子電圧Ｖ２が増加する。この端子電圧Ｖ２が増加すると、演算装置２５が、前記電流Ｉ１３を所定時間に亘って停止させると共に、この電流Ｉ１３を所定時間毎にトランジスタＴｒ２２のベースに供給する（トランジスタＴｒ２２のオフ期間＞＞トランジスタＴｒ２２のオン期間）。
【００３４】
この電流Ｉ１３が停止することにより、電流Ｉ１２を停止させ、過電流がトランジスタＴｒ２１に流れることを防止する。
【００３５】
本実施形態では、上述したように、外部機器（例えばリレー）を端子Ｔ１に接続した場合には、電流Ｉ２が過電流になると、演算装置２５が、各トランジスタＴｒ３２〜Ｔｒ３４及び負荷２２を介して端子電圧Ｖ２の変化を検出し、トランジスタＴｒ３１をオン状態にしてＮＰＮ出力回路を停止させ、過電流が流れることを防止する。
【００３６】
また、外部機器（例えばセンサ）を端子Ｔ２に接続した場合においても、電流Ｉ１２が過電流になると、演算装置２５が、各トランジスタＴｒ３２〜Ｔｒ３４及び負荷２２を介して端子電圧Ｖ２の変化を検出し、トランジスタＴｒ３１をオン状態にしてＰＮＰ出力回路を停止させ、過電流が流れることを防止する。
【００３７】
本実施形態では、外部機器をいずれの端子Ｔ１，Ｔ２に接続した場合であっても、演算装置２５等が、端子電圧Ｖ２の変化を検出し、過電流が流れることを防止することができるから、演算装置２５等を、各端子Ｔ１，Ｔ２に接続された出力回路毎に設ける必要がない。このため、演算装置２５等を各出力回路（ＮＰＮ出力回路，ＰＮＰ出力回路）毎に設ける場合に比べてこの演算装置２５等を構成する部品点数が増加することを抑制することができる。
【００３８】
さらに、本実施形態では、図１に図示するように、電流Ｉ１２が過電流になると、トランジスタＴｒ２３がオン状態となって電流Ｉ１７が流れ、電流Ｉ１８が抵抗Ｒ１に流れて電圧Ｖ６（グランド（大地）に対するトランジスタＴｒ１１のベース電位（電圧））が発生し、端子電圧Ｖ２を増加（グランド（大地）に対す出力端子Ｔ３の電位（電圧）を増加）させ、演算装置２５等を働かせることができる。これにより、ＰＮＰ出力回路に流れる電流Ｉ１２の変化（過電流）を、トランジスタＴｒ１１のベース電位（電圧）の変化に変換して、演算装置２５等を働かせる端子電圧Ｖ２の変化に変換することができる。
【００３９】
＜実施形態２＞
本発明の実施形態２を、図３及び図４を参照しつつ説明する。ここでは、実施形態１と同一の構成は同一に符号を付しその説明を省略する。図３は、近接センサのＩＣ回路２０Ａに接続された出力回路１０Ａを示すものである。
【００４０】
出力回路１０Ａは、ＰＮＰ出力回路とＮＰＮ出力回路とを備えている。この実施形態では、後述するＰＮＰ型トランジスタＴｒ４２及び抵抗Ｒ１２，Ｒ１３がＰＮＰ出力回路、後述するＮＰＮ型トランジスタＴｒ５１及び抵抗Ｒ１４，Ｒ１５がＮＰＮ出力回路に、それぞれ相当する。
【００４１】
図示の実施形態では、ＮＰＮ型トランジスタＴｒ４１のエミッタが、ＩＣ回路２０Ａの出力端子Ｔ４と接続されている。このトランジスタＴｒ４１のベースには、電源Ｖが抵抗Ｒ１１を介して接続されている。この抵抗Ｒ１１は、本発明の第３の抵抗に相当する。このトランジスタＴｒ４１のコレクタは、オープンコレクタとされたＰＮＰ型トランジスタＴｒ４２のベースと接続されている。このＮＰＮ型トランジスタＴｒ４１は、本発明の第３のＮＰＮ型トランジスタに相当する。
【００４２】
このＰＮＰ型トランジスタＴｒ４２のエミッタは、図示するように、電源Ｖが抵抗Ｒ１２を介して接続されていると共に、抵抗Ｒ１３を介してベースと接続されている。この抵抗Ｒ１２が、本発明のＰＮＰ出力回路電流検知抵抗を構成する。ここで、ＰＮＰ出力回路電流検知抵抗には、抵抗成分を含むインピーダンス素子も含まれる。
【００４３】
一方、図示の実施形態では、オープンコレクタとされたＮＰＮ型トランジスタＴｒ５１のエミッタが、抵抗Ｒ１４を介して接地されている。このＮＰＮ型トランジスタＴｒ５１のエミッタは、抵抗Ｒ１５を介してベースと接続されている。このＮＰＮ型トランジスタＴｒ５１は、本発明の第１のＮＰＮ型トランジスタに相当し、抵抗Ｒ１４は、本発明のＮＰＮ出力回路電流検知抵抗を構成する。ここで、ＮＰＮ出力回路電流検知抵抗には、抵抗成分を含むインピーダンス素子も含まれる。
【００４４】
このＮＰＮ型トランジスタＴｒ５１のベースは、ＰＮＰ型トランジスタＴｒ５２のコレクタと接続されている。このＮＰＮ型トランジスタＴｒ５２は、エミッタが、抵抗Ｒ１６を介して電源Ｖと接続されていると共に、ベースが、ＩＣ回路２０の出力端子Ｔ４と前記トランジスタＴｒ４１のエミッタ及びベースに接続された抵抗Ｒ１７との間に接続されている。この抵抗Ｒ１７は、本発明の第４の抵抗に相当し、ＰＮＰ型トランジスタＴｒ５２は、本発明の極性反転回路に相当する。
【００４５】
さらに、図示の実施形態では、ＮＰＮ型トランジスタＴｒ５３のエミッタが接地されている。このＮＰＮ型トランジスタＴｒ５３は、本発明の第２のＮＰＮ型トランジスタに相当する。ＮＰＮ型トランジスタＴｒ５３のベースは、抵抗Ｒ１８を介してエミッタと接続されていると共に、ダイオードＤを介し、前記トランジスタＴｒ５２のコレクタ及びトランジスタＴｒ５１のベースと接続されている。このＮＰＮ型トランジスタＴｒ５３のコレクタは、抵抗Ｒ１９を介して、前記抵抗Ｒ１１と接続されている。
【００４６】
次に、ＩＣ回路２０Ａの構成を、図４を用いて説明する。このＩＣ回路２０Ａにおいては、図示するように、ＰＮＰ型トランジスタＴｒ６１のエミッタが、電源ラインＬ５と接続されている。このトランジスタＴｒ６１のエミッタは、定電流源２１を介して接地されている。このトランジスタＴｒ６１のエミッタと定電流源２１との間には、前記出力端子Ｔ４が接続されている。
【００４７】
このＩＣ回路２０Ａにおいては、ＰＮＰ型トランジスタＴｒ６２のエミッタが、電源ラインＬ５と接続されている。ＰＮＰ型トランジスタＴｒ６２は、コレクタが、このトランジスタＴｒ６２のベース及びＰＮＰ型トランジスタＴｒ６３のエミッタと接続されている。このトランジスタＴｒ６３は、ベース及びコレクタが、電流引込ラインＬ６に接続されている。ここで、ＩＣ回路２０Ａ内のトランジスタＴｒ６２及びトランジスタＴｒ６３は、２つのダイオードを直列に接続した構成と等価である。前述した抵抗Ｒ１７，Ｒ１８の抵抗値は、トランジスタＴｒ５２が動作可能であり、かつトランジスタＴｒ６２及びトランジスタＴｒ６３によって規定される過電流判定用の電圧値（具体的には、０．６Ｖ×２＝１．２Ｖ）よりも低い電圧を発生させるように設定されている。
【００４８】
また、電源ラインＬ５には、ＰＮＰ型トランジスタＴｒ６４のエミッタが接続されている。このトランジスタＴｒ６４は、ベースが、前記トランジスタＴｒ６２のベースと接続されていると共に、コレクタが、負荷２２を介して接地されている。
【００４９】
この負荷２２と前記トランジスタＴｒ６４のコレクタとの間には、演算回路２５が接続されている。この演算回路２５は、前記トランジスタＴｒ６１のベースに接続されている。この実施形態では、演算装置２５が、所定時間毎に電流をトランジスタＴｒ６１のベースに供給してこのトランジスタＴｒ６１をオン状態にし、図中の電流Ｉ２１を停止状態にする。本発明の過電流判定回路は、各トランジスタＴｒ６２〜Ｔｒ６４、負荷２２及び演算回路２５によって構成され、本発明の過電流保護回路は、トランジスタＴｒ６１及び演算回路２５によって構成されている。
【００５０】
次に、本実施形態の過電流保護動作について説明する。ここでは、外部機器をＰＮＰ出力回路の端子Ｔ５に接続した場合、外部機器をＮＰＮ出力回路の端子Ｔ６に接続した場合について、それぞれ説明する。
【００５１】
外部機器（例えばセンサ）を前記端子Ｔ５に接続した場合には、次のようにして過電流がＰＮＰ出力回路に流れることを防止する。図３に図示するように、電流Ｉ２１が、電源Ｖによって、出力端子Ｔ４に供給される。
【００５２】
ＮＰＮ型トランジスタＴｒ４１及びＰＮＰ型トランジスタＴｒ４２は、電源Ｖによって、それぞれ通電状態（オン状態）となる。例えば、端子Ｔ５に接続された外部機器が短絡し、電流Ｉ２２が過電流になると、電圧Ｖ１１の電圧が増加（グランドに対して電源電圧から電圧Ｖ１１分だけ低下）する。これによって、前記出力端子Ｔ４の端子電圧Ｖ１２が増加（グランドから見た場合には、出力端子Ｔ４の電位が、電源電圧から電圧Ｖ１２分だけ低下）する。
【００５３】
この端子電圧Ｖ１２が増加すると、電流Ｉ２４（図４参照。）の電流量が増加し、図示の電圧Ｖ１３の電圧が増加（グランド（大地）に対する出力端子Ｔ４の電位（電圧）が低下）する。このとき、演算装置２５は、電圧Ｖ１３の電圧が増加したことを検出する。この演算装置２５は、電圧Ｖ１３の増加量に対応させ、前記トランジスタＴｒ６１のベースに電流Ｉ２５を供給してトランジスタＴｒ６１をオン状態にさせる（具体的には、この電流Ｉ２５を、所定時間毎にトランジスタＴｒ６１のベースに供給する（トランジスタＴｒ６１のオン期間＞＞トランジスタＴｒ６１のオフ期間））。これによって、演算装置２５は、前記電流Ｉ２２が過電流となって端子電圧Ｖ１２の電圧が増加（グランド（大地）に対する出力端子Ｔ４の電位（電圧）が低下）すると、トランジスタＴｒ６１をオン状態とし、電流Ｉ２１を停止状態として、前記電流Ｉ２２が、過電流となることを防止する。
【００５４】
一方、外部機器（例えばリレー）を前記端子Ｔ６に接続した場合には、次のようにして過電流がＮＰＮ出力回路に流れることを防止する。電流が端子Ｔ６を介して外部機器から流入し、電流Ｉ３２が過電流になった場合には、この電流Ｉ３２の電流値と抵抗Ｒ１４の抵抗値とを乗算した電圧Ｖ１４の電圧が増加（電圧Ｖ１４の電圧値が上昇）する。
【００５５】
この電圧Ｖ１４が増加することにより、電圧Ｖ１５が増加する。電圧Ｖ１５が増加すると、電流Ｉ３４が流れて電流が前記トランジスタＴｒ５３のベースに供給され、電流Ｉ３５が流れる。この電流Ｉ３５が流れると、抵抗Ｒ１１に流れる電流により、電圧Ｖ１６の電圧が増加する。これによって、端子電圧Ｖ１２が増加する。
【００５６】
この端子電圧Ｖ１２が増加すると、上述したように、演算装置２５が、トランジスタＴｒ６１のベースに前記電流Ｉ２５を供給してこのトランジスタＴｒ６１をオン状態にする。（具体的には、この電流Ｉ２５を所定時間毎にトランジスタＴｒ６１のベースに供給する（トランジスタＴｒ６１のオン期間＞＞トランジスタＴｒ６１のオフ期間））。これによって、上述したように、電流Ｉ２１を停止状態にする。
【００５７】
電流Ｉ２１が停止状態になると、電流Ｉ３７，Ｉ３８のそれぞれの電流も流れ難くなる。これによって、トランジスタＴｒ５１がオフ状態にされて、電流Ｉ３２が過電流になることを防止する。
【００５８】
本実施形態では、上述したように、外部機器（例えばセンサ）を端子Ｔ５に接続した場合には、電流Ｉ２２が過電流になると、演算装置２５が、各トランジスタＴｒ６２〜Ｔｒ６４及び負荷２２を介して端子電圧Ｖ１２の変化を検出し、電流Ｉ２１を停止状態として、過電流が流れることを防止する。
【００５９】
また、外部機器（例えばリレー）を端子Ｔ６に接続した場合においても、電流Ｉ３２が過電流になると、演算装置２５が、各トランジスタＴｒ６２〜Ｔｒ６４及び負荷２２を介して端子電圧Ｖ１２の変化を検出し、電流Ｉ２１を停止状態とし、過電流が流れることを防止する。
【００６０】
本実施形態では、外部機器をいずれの端子Ｔ５，Ｔ６に接続した場合であっても、演算装置２５等が、端子電圧Ｖ１２の変化を検出し、過電流が流れることを防止することができるから、演算装置２５等を、各端子Ｔ５，Ｔ６に接続された出力回路毎に設ける必要がない。このため、演算装置２５等を各出力回路（ＰＮＰ出力回路，ＮＰＮ出力回路）毎に設ける場合に比べてこの演算装置２５等を構成する部品点数が増加することを抑制することができる。
【００６１】
さらに、本実施形態では、図３に図示するように、電流Ｉ３２が過電流になると、電流が抵抗Ｒ１１に流れて電圧Ｖ１６の電圧が増加（グランド（大地）に対するトランジスタＴｒ４１のベース電圧（電位）が下降）し、端子電圧Ｖ１２を増加（グランド（大地）に対する出力端子Ｔ４の電位（電圧）を低下）させ、演算装置２５等を働かせることができる。そこで、図示するように、トランジスタＴｒ４１及び抵抗Ｒ１１，Ｒ１９を用いた回路を構成することによって、ＮＰＮ出力回路に流れる電流Ｉ３２の変化（過電流）を、トランジスタＴｒ４１のベース電圧（電位）の変化に変換して、演算装置２５等を働かせる端子電圧Ｖ１２の変化に変換することができる。
【００６２】
＜他の実施形態＞
本発明は、上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内において構成の一部を適宜変更して実施することができる。実施形態１，２では、演算装置２５は、過電流がＮＰＮ出力回路やＰＮＰ出力回路を連続して流れることを防ぐため、電流Ｉ５，Ｉ２５を、それぞれ所定時間毎にＮＰＮ型トランジスタＴｒ３１，ＰＮＰ型トランジスタＴｒ６１の各ベースに供給（各トランジスタＴｒ３１，Ｔｒ６１のオン期間＞＞各トランジスタＴｒ３１，Ｔｒ６１のオフ期間となる期間で断続的に供給）しているが、この演算装置２５は、過電流が各出力回路を流れないようにするため、電流（Ｉ５，Ｉ２５）を、前記トランジスタＴｒ３１，Ｔｒ６１の各ベースに連続して供給（ＩＣ回路２０から供給される電流Ｉ１，ＩＣ回路２０Ａに引き込まれる電流Ｉ２１を、それぞれ完全に停止）してもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施形態１に係る出力回路の構成図
【図２】実施形態１の出力回路に接続されるＩＣ回路の概略内部構成図
【図３】本発明の実施形態２に係る出力回路の構成図
【図４】実施形態２の出力回路に接続されるＩＣ回路の概略内部構成図
【符号の説明】
【００６４】
１０，１０Ａ…出力回路
２０，２０Ａ…ＩＣ回路
２１…定電流源
２２…負荷（過電流判定回路）
２５…演算装置（過電流判定回路，過電流保護回路）
Ｒ１…抵抗（第１の抵抗）
Ｒ２…抵抗（第１実施形態のＮＰＮ出力回路，第１実施形態のＮＰＮ出力回路電流検知抵抗）
Ｒ３…抵抗（第１実施形態のＮＰＮ出力回路）
Ｒ４…抵抗（第１実施形態のＰＮＰ出力回路，第１実施形態のＰＮＰ出力回路電流検知抵抗）
Ｒ５…抵抗（第１実施形態のＰＮＰ出力回路）
Ｒ７…抵抗（第２の抵抗）
Ｒ１１…抵抗（第３の抵抗）
Ｒ１２…抵抗（第２実施形態のＰＮＰ出力回路，第２実施形態のＰＮＰ出力回路電流検知抵抗）
Ｒ１３…抵抗（第２実施形態のＰＮＰ出力回路）
Ｒ１４…抵抗（第２実施形態のＮＰＮ出力回路，第２実施形態のＮＰＮ出力回路電流検知抵抗）
Ｒ１５…抵抗（第２実施形態のＮＰＮ出力回路）
Ｒ１７…抵抗（第４の抵抗）
Ｔ３，Ｔ４…ＩＣ回路の出力端子
Ｔｒ１１…ＰＮＰ型トランジスタ（第３のＰＮＰ型トランジスタ）
Ｔｒ１２…第１実施形態のＮＰＮ出力回路のＮＰＮ型トランジスタ（ＮＰＮ出力回路）
Ｔｒ２１…第１実施形態のＰＮＰ出力回路のＰＮＰ型トランジスタ（ＰＮＰ出力回路，第１のＰＮＰ型トランジスタ）
Ｔｒ２２…ＮＰＮ型トランジスタ（第１実施形態の極性反転回路）
Ｔｒ２３…第１実施形態のＰＮＰ出力回路のＰＮＰ型トランジスタ（第２のＰＮＰ型トランジスタ）
Ｔｒ３１…ＮＰＮ型トランジスタ（第１実施形態の過電流保護回路）
Ｔｒ３２〜Ｔｒ３４…ＮＰＮ型トランジスタ（第１実施形態の過電流判定回路）
Ｔｒ４１…ＮＰＮ型トランジスタ（第３のＮＰＮ型トランジスタ）
Ｔｒ４２…第２実施形態のＰＮＰ出力回路のＰＮＰ型トランジスタ（ＰＮＰ出力回路）
Ｔｒ５１…第２実施形態のＮＰＮ出力回路のＮＰＮ型トランジスタ（ＮＰＮ出力回路，第１のＮＰＮ型トランジスタ）
Ｔｒ５２…ＰＮＰ型トランジスタ（第２実施形態の極性反転回路）
Ｔｒ５３…第２実施形態のＮＰＮ出力回路のＮＰＮ型トランジスタ（第２のＮＰＮ型トランジスタ）
Ｔｒ６１…ＰＮＰ型トランジスタ（第２実施形態の過電流保護回路）
Ｔｒ６２〜Ｔｒ６４…ＰＮＰ型トランジスタ（第２実施形態の過電流判定回路）
【図１】
2007097048.tif 000003
【図２】
2007097048.tif 000004
【図３】
2007097048.tif 000005
【図４】
2007097048.tif 000006