(57)【要約】【課題】  ＳＯＩ基板を利用する横型ダイオードにおいて、半導体活性層の空乏化を実現しながら、正孔の蓄積による絶縁層の負担電圧の向上も実現すること。【解決手段】  絶縁層３６の半導体活性層４２側の表面に段差３８が形成されている。段差３８は、カソード領域４４とアノード領域４６の中間点よりもカソード領域４４側に形成されており、カソード領域４４とアノード領域４６の中間点よりもアノード領域４６側に形成されていないことを特徴としている。段差３８は、カソード領域４４側からアノード領域４６側へ向かう正孔の移動を抑制するものである。【選択図】  図１
2007059818.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置であって、
半導体支持層と、
その半導体支持層上に形成されている絶縁層と、
その絶縁層上に形成されている第１導電型の不純物を低濃度に含む半導体活性層と、
半導体活性層の表面部分の一部に形成されており、第１導電型の不純物を高濃度に含む第１半導体領域と、
半導体活性層の表面部分の一部に形成されており、半導体活性層によって前記第１半導体領域から隔てられており、第２導電型の不純物を含む第２半導体領域と、
第１半導体領域に電気的に接続している第１電極と、
第２半導体領域に電気的に接続している第２電極を備えており、
絶縁層に沿った半導体活性層の裏面部分であって第１半導体領域と第２半導体領域の中間点よりも第１半導体領域側の位置に、第１半導体領域側から第２半導体領域側へ向かう第２導電型キャリアの移動を抑制する移動抑制構造が局所的に形成されていることを特徴とする半導体装置。
【請求項２】
半導体装置であって、
半導体支持層と、
その半導体支持層上に形成されている絶縁層と、
その絶縁層上に形成されている第１導電型の不純物を低濃度に含む半導体活性層と、
半導体活性層の表面部分の一部に形成されており、第１導電型の不純物を高濃度に含む第１半導体領域と、
半導体活性層の表面部分の一部に形成されており、半導体活性層によって前記第１半導体領域から隔てられており、第２導電型の不純物を含む第２半導体領域と、
第１半導体領域に電気的に接続している第１電極と、
第２半導体領域に電気的に接続している第２電極を備えており、
絶縁層の半導体活性層側の表面であって第１半導体領域と第２半導体領域の中間点よりも第１半導体領域側の位置に段差が形成されており、絶縁層は第１半導体領域側で薄く、第２半導体領域側で厚いことを特徴とする半導体装置。
【請求項３】
第１半導体領域側の絶縁層の一部に空洞が形成されていることを特徴とする請求項１又は２の半導体装置。
【請求項４】
半導体装置の製造方法であって、
半導体支持層と絶縁層と第１導電型の不純物を低濃度に含む半導体活性層を備えている半導体基板を準備し、その半導体活性層の表面の所定領域にマスク層を形成する工程と、
露出する半導体活性層の表面から半導体活性層の裏面部分に向けて酸素イオンを導入する工程と、
熱処理する工程と、
前記所定領域に対応する半導体活性層の表面部分の一部に、第１導電型の不純物を高濃度に導入して第１半導体領域を形成する工程と、
前記所定領域以外に対応する半導体活性層の表面部分の一部であり、前記所定領域の周縁までの距離が前記第１半導体領域の周縁から所定領域の周縁までの距離よりも大きい位置に、第２導電型の不純物を導入して第２半導体領域を形成する工程と、
を備えている製造方法。
【請求項５】
マスク層を形成するのに先立って、半導体活性層の表面に半導体酸化膜を形成する工程と、
その半導体酸化膜の前記所定領域以外の厚みを薄く調整する工程と、
をさらに備えていることを特徴とする請求項４の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体支持層と絶縁層と半導体活性層を備えている半導体基板を利用して形成されている半導体装置とその製造方法に関する。
【背景技術】
【０００２】
横型の高耐圧半導体装置を形成する場合に、半導体支持層と絶縁層と半導体活性層が順に積層している半導体基板（例えば、Semiconductor On Insulator（ＳＯＩ）基板）を利用する技術が開発されている。半導体支持層及び半導体活性層にはシリコンが用いられ、絶縁層には酸化シリコンが用いられることが多い。この種の高耐圧半導体装置の一例として、横型のダイオードが知られている。
図１５に、従来から知られている横型ダイオード１６の要部断面図を模式的に示す。横型ダイオード１６は、ｎ−型の半導体活性層７４２の表面部分の一部に形成されているｎ＋型のカソード領域７４４と、半導体活性層７４２の表面部分の一部に形成されているｐ＋型のアノード領域７４６を備えている。カソード領域７４４とアノード領域７４６は、半導体活性層７４２によって隔てられている。アノード領域７４６は半導体活性層７４２を貫通して絶縁層７３６に接している。カソード領域７４４はカソード電極に電気的に接続しており、アノード領域７４６はアノード電極に電気的に接続している。半導体支持層７２２はアノード電極と同電位に固定されている。
【０００３】
カソード領域７４４にアノード領域７４６よりも高い電圧が印加されると、横型ダイオード１６はオフ状態になる。このとき、ｐ＋型のアノード領域７４６からｎ−型の半導体活性層７４２に向けて空乏層（図中の破線で示す）が伸びる。さらに、半導体支持層７２２がアノード電極と同電位に固定されているので、所謂フィールドプレート効果によって、空乏層が絶縁層７３６に沿ってカソード領域７４４の下方の半導体活性層７４２にまで伸びる。これにより、カソード領域７４４とアノード領域７４６の間の半導体活性層７４２は広い範囲に亘って空乏化され、両電極間の電位差を負担することができる。両電極間の電位差には、カソード領域７４４とアノード領域７４６の間の横方向に形成される電位差と、カソード領域７４４と半導体支持層７２２の間の縦方向に形成される電位差が存在する。このため、この種の横型ダイオード１６の耐圧を向上させるためには、カソード領域７４４と半導体支持層７２２の間の縦方向で負担できる電圧を向上させることが必要とされている。カソード領域７４４と半導体支持層７２２の間の縦方向で負担できる最大電圧は、次の式によって近似的に計算される。
【０００４】
【数１】
2007059818.tif 000003
【０００５】
ここで、数１の上式は半導体活性層７４２が負担できる最大電圧であり、下式は絶縁層７３６が負担できる最大電圧である。Ｅcriは半導体活性層７４２の臨界電界であり、Ｔsoiは半導体活性層７４２の厚みであり、Ｔboxは絶縁層７３６の厚みである。
半導体活性層７４２の単位厚さ当りで負担できる電圧（あるいは電界）と絶縁層７３６の単位厚さ当りで負担できる電圧（あるいは電界）の割合は、その比誘電率（シリコン＝１１．７、酸化シリコン＝３．９）の逆数の比によって定まる。したがって、絶縁層７３６の単位厚さ当たりで負担できる電圧は、半導体活性層７４２のそれに比して約３倍になる。
半導体活性層７４２の内部の電界は、表面側から裏面側に向けてほぼ一次関数で増加することが知られている。したがって、半導体活性層７４２が負担できる最大電圧は、半導体活性層７４２の内部の電界を厚み方向に沿って合計した値に一致している。半導体活性層７４２が負担できる電圧が最大になるのは、半導体活性層７４２の裏面において臨界電界に達するときである。これらの条件から、数１の上式が近似的に導かれる。
一方、絶縁層７３６の内部の電界は、表面側から裏面側に向けてほぼ一定であることが知られている。また、前記したように、絶縁層７３６の電界は、半導体活性層７４２の界面電界の約３倍になる。絶縁層７３６に接する半導体活性層７４２の裏面が臨界電界になっているとすると、絶縁層７３６の単位厚さ当たりで負担できる電界は、半導体活性層７４２の臨界電界の約３倍になる。これらの条件から、数１の下式が近似的に導かれる。
【０００６】
半導体装置の耐圧を向上させるためには、半導体活性層７４２又は絶縁層７３６の厚みを大きくすればよい。しかしながら、半導体活性層７４２の厚みを大きくすると、素子分離用のトレンチ溝を半導体活性層７４２に形成する工程の困難性が増加してしまう。また、絶縁層７３６の厚みを大きくすると、絶縁層７３６を形成するのに要する処理時間が増加するという問題、さらにフィールドプレート効果に基づく空乏層の伸びが小さくなるという問題等が生じてしまう。したがって、半導体活性層７４２及び絶縁層７３６の厚みを所定の範囲に維持しながら、カソード領域７４４と半導体支持層７２２の間の縦方向で負担できる電圧を向上させる技術の開発が望まれている。
【０００７】
下記に示す特許文献１には、絶縁層の半導体活性層側の表面に凹凸部を形成する技術（あるいは、絶縁層に沿った半導体活性層の裏面部分に凹凸部を形成する技術と捉えることもできる）が開示されている。凹凸部は、絶縁層の表面全体に亘って形成されている。
半導体装置がオフすると、半導体活性層に存在している正孔は半導体活性層の裏面部分に沿ってアノード領域側に掃引され、アノード領域を介してアノード電極へと排出される。特許文献１の半導体装置では、絶縁層の表面に設けられた凹凸部が障壁となり、半導体活性層の裏面部分に正孔を蓄積させることができる。半導体活性層の裏面部分の電界を高くすることによって、絶縁層の内部の電界も高くすることができる。これにより、絶縁層の厚みを所定の範囲内に維持しながら、絶縁層が負担できる電圧を向上させることができる。なお、他に関連すると思われる特許文献２〜５を下記に列記する。
【０００８】
【特許文献１】特開平８−８８３７７号公報
【特許文献２】特開平７−１８３５２２号公報
【特許文献３】特開平１０−１６３４９６号公報
【特許文献４】特開平１１−２４３１７８号公報
【特許文献５】特開２００１−３２００３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１のように、絶縁層の表面全体に亘って凹凸部を形成すると、フィールドプレート効果に基づく空乏層の伸びが抑制されてしまい、実際には耐圧を向上させることが難しい。
本発明は、半導体活性層の空乏化を実現しながら、電荷の蓄積による絶縁層の負担電圧の向上をも実現できる半導体装置を提供する。
【課題を解決するための手段】
【００１０】
本発明で創作された一つの半導体装置は、半導体支持層と、その半導体支持層上に形成されている絶縁層と、その絶縁層上に形成されている第１導電型の不純物を低濃度に含む半導体活性層を備えている。半導体活性層の表面部分の一部には、第１導電型の不純物を高濃度に含む第１半導体領域が形成されている。さらに、半導体活性層の表面部分の一部には、半導体活性層によって前記第１半導体領域から隔てられており、第２導電型の不純物を含む第２半導体領域が形成されている。第１半導体領域には第１電極が電気的に接続している。第２半導体領域には第２電極が電気的に接続している。
本発明の一つの半導体装置は、絶縁層に沿った半導体活性層の裏面部分であって第１半導体領域と第２半導体領域の中間点よりも第１半導体領域側の位置に、第１半導体領域側から第２半導体領域側へ向かう第２導電型キャリアの移動を抑制する移動抑制構造が局所的に形成されていることを特徴としている。
「第２導電型キャリア」とは、第２導電型がｐ型の場合には正孔を意味する。
移動抑制構造の「構造」とは、複数の領域の幾何学的な関係をいう。
移動抑制構造は、第１半導体領域と第２半導体領域の中間点よりも第１半導体領域側に形成されており、その局所的部分に第２導電型キャリアを蓄積することができる。これにより、半導体活性層の裏面部分のうち第１半導体領域側に第２導電型キャリアが蓄積する。蓄積した第２導電型キャリアによって、第１半導体領域側の半導体活性層の裏面部分の電界が高くなり、それに追随して絶縁層の内部の電界も高くなる。これにより、絶縁層の厚みを所定の範囲内に維持しながら、第１半導体領域と半導体支持層の縦方向で負担できる最大電圧を向上させることができる。
さらに、本発明の半導体装置では、第１半導体領域と第２半導体領域の中間点よりも第２半導体領域側に移動抑制構造が形成されていない。したがって、第２半導体領域側に第２導電型キャリアが蓄積することがない。これにより、フィールドプレート効果によって、第２半導体領域から半導体活性層に向けて空乏層を十分に伸ばすことができる。
本発明の半導体装置は、半導体活性層の空乏化を実現しながら、第２導電型キャリアの蓄積による絶縁層の負担電圧の向上をも実現できる。
【００１１】
本発明で創作された他の一つの半導体装置は、絶縁層の半導体活性層側の表面であって第１半導体領域と第２半導体領域の中間点よりも第１半導体領域側の位置に段差が形成されており、絶縁層は第１半導体領域側で薄く、第２半導体領域側で厚いことを特徴としている。
絶縁層の厚みの小さい部分と絶縁層の厚みの大きい部分の間に段差が形成されている。この段差が反映して、半導体活性層の裏面部分にも段差が形成される。この半導体活性層の段差が、第１半導体領域側から第２半導体領域側へ向かう第２導電型キャリアの移動に対して障壁となり、半導体活性層の裏面部分に正孔を蓄積させることができる。
【００１２】
第１半導体領域側の絶縁層の一部に空洞が形成されていることが好ましい。例えば、段差が空洞によって形成されてもよく、あるいは空洞と空洞ではない絶縁層の組み合わせによって形成されてもよい。
空洞の比誘電率はほぼ１であり、単位厚さ当りで負担できる電圧は大きい。したがって、絶縁層の一部を空洞を利用して構成することによって、負担できる電圧を顕著に向上させることができる。
【００１３】
本発明者らは、上記した半導体装置を製造する際に利用できる製造方法をも創作した。
本発明の半導体装置の製造方法は、半導体支持層と絶縁層と第１導電型の不純物を低濃度に含む半導体活性層を備えている半導体積層を準備し、その半導体活性層の表面の所定領域にマスク層を形成する工程を備えている。本発明の製造方法では、マスク層を形成した後に、露出する半導体活性層の表面から半導体活性層の裏面部分に向けて酸素イオンを導入する工程と、酸素イオンを導入した後に熱処理をする工程を備えている。本発明の製造方法ではさらに、前記所定領域に対応する半導体活性層の表面部分の一部に第１導電型の不純物を高濃度に導入して第１半導体領域を形成する工程と、前記所定領域以外に対応する半導体活性層の表面部分の一部に第２導電型の不純物を導入して第２半導体領域を形成する工程を備えている。第２半導体領域を形成する位置は、第２半導体領域の周縁から前記所定領域の周縁までの距離が、前記第１半導体領域の周縁から所定領域の周縁までの距離よりも大きい位置に調整されている。
熱処理工程を実施すると、導入した酸素イオンによって半導体活性層の裏面部分を熱酸化することができる。半導体活性層の裏面部分が熱酸化されると、その熱酸化された裏面部分が実質的に絶縁層になる。したがって、絶縁層とその熱酸化された裏面部分の組合せ部分は、所定領域の下方の絶縁層との間に段差を形成する。この段差が第１半導体領域側から第２半導体領域側へ向けての第２導電型キャリアの移動に対して障壁となり、半導体活性層の裏面部分に正孔を蓄積させることができる。
上記の各工程を利用して、本発明の半導体装置を得ることができる。
【００１４】
マスク層を形成するのに先立って、半導体活性層の表面に半導体酸化膜を形成する工程を備えているのが好ましい。さらに、その半導体酸化膜の前記所定領域以外の厚みを薄く調整する工程を備えているのが好ましい。
半導体活性層の表面に半導体酸化膜を形成しておくと、熱処理工程によってこの半導体酸化膜が半導体活性層の表面部分に侵入する。これにより、所定領域に対応する半導体活性層の表面と、所定領域以外に対応する半導体活性層の表面の間に段差が形成される。この段差は、所定領域と所定領域以外を区別するための目印となる。この目印を利用することによって、半導体活性層の表面の所定領域の範囲を識別することができ、第１半導体領域及び第２半導体領域等を形成することを容易にすることができる。
【発明の効果】
【００１５】
本発明の半導体装置は、半導体活性層の空乏化を実現しながら、第２導電型キャリアの蓄積による絶縁層の負担電圧の向上をも実現できる。本発明によって高耐圧な半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１６】
本発明の特徴を列記する。
（第１形態）  段差は、凸状の形状で形成されていない。凸状の段差の場合、アノード領域側のコーナー部において電界集中が発生し易い。
（第２形態）  絶縁層は、厚みの小さい第１部分と厚みの大きい第２部分を備えている。段差は、第１部分の表面と、第２部分の側面と、第２部分の表面によって構成されている。第２部分の側面は、カソード領域側に向けて露出している。この場合、第１形態で記したような電界集中を回避できる。
（第３形態）  段差は、カソード領域とアノード領域の間において、１つのみ形成されている。
（第４形態）  空洞には、酸化シリコンの比誘電率よりも小さい材料が充填されている。典型的には、真空又は空気が充填されている。
【実施例】
【００１７】
図面を参照して以下に実施例を詳細に説明する。以下の実施例では、半導体材料にシリコンを用いているが、その他の半導体材料及びそれらの組合せを利用することもできる。
図１に、半導体装置１０の要部断面図を模式的に示す。半導体装置１０は、ｐ＋型の半導体支持層２２と酸化シリコンの絶縁層３６とｎ−型の半導体活性層４２が順に積層しているＳＯＩ基板を利用して形成されている。
半導体装置１０は、半導体活性層４２の表面部分の一部に形成されているｎ＋型のカソード領域４４（第１半導体領域の一例）と、半導体活性層４２の表面部分の一部に形成されているｐ＋型のアノード領域４６（第２半導体領域の一例）を備えている。カソード領域４４とアノード領域４６は、半導体活性層４２によって隔てられている。アノード領域４６は半導体活性層４２を貫通して絶縁層３６に接している。
半導体装置１０を平面視すると、カソード領域４４の周囲を一巡してアノード領域４６が形成されている。この例に代えて、カソード領域４４とアノード領域４６が平行に伸びて形成されていてもよい。
カソード領域４４はカソード電極に電気的に接続しており、アノード領域４６はアノード電極に電気的に接続している。半導体支持層２２はアノード電極と同電位に固定されている。
【００１８】
絶縁層３６は、厚みの小さい第１部分３２と厚みの大きい第２部分３４を備えている。第１部分３２は、カソード領域４４側に設けられており、第２部分はアノード領域４６側に設けられている。第２部分３４の厚みＴ３４と第１部分３２の厚みＴ３２の差に基づいて、絶縁層３６の半導体活性層４２側の表面に段差３８（移動抑制構造の一例）が形成されている。あるいは、絶縁層３６の厚みの差を反映して、絶縁層３６に沿った半導体活性層４２の裏面部分に段差３８が形成されているともいえる。段差３８は、第１部分３２の第１表面３１と、第２部分３４の側面３３と、第２部分３４の表面３５によって構成されている。第２部分３４の側面３３は、カソード領域４４側に向けて露出している。したがって、段差３８は、カソード領域４４側からアノード領域４６側に向けて障壁を形成している。段差３８は、カソード領域４４の周囲を取り囲むように形成されている。
段差３８は、カソード領域４４とアノード領域４６の間を２等分したときに、カソード領域４４側の範囲４８に形成されている。即ち、段差３８は、カソード領域４４とアノード領域４６の中間点よりもカソード領域４４側に形成されており、カソード領域４４とアノード領域４６の中間点よりもアノード領域４６側に形成されていない。
【００１９】
カソード領域４４にアノード領域４６よりも高い電圧が印加されると、半導体装置１０はオフ状態になる。このとき、アノード領域４６から半導体活性層４２に向けて空乏層が伸びる。さらに、半導体支持層２２がアノード電極と同電位に固定されているので、フィールドプレート効果によって、空乏層が絶縁層３６に沿ってカソード領域４４の下方の半導体活性層４２にまで伸びる。これにより、カソード領域４４とアノード領域４６の間の半導体活性層４２は広い範囲に亘って空乏化され、両電極間の電位差を負担することができる。
さらに、半導体装置１０がオフすると、半導体活性層４２に存在している正孔は半導体活性層４２の裏面部分に沿ってアノード領域４６側に掃引され、アノード領域４６を介してアノード電極へと排出される。このとき、段差３８を構成する側面３３が、正孔の移動に対して障壁となり、正孔の一部がその局所的部分に蓄積する。これにより、これにより、半導体活性層４２の裏面部分のうちカソード領域４４側に正孔が蓄積する。
なお、正孔を効果的に蓄積させるには、第２部分３４の厚みＴ３４と第１部分３２の厚みＴ３２の差（第２部分３４の側面３３の高さ）を１００nm以上に調整するのが好ましい。
【００２０】
図２に、カソード領域４４の直下における深さ方向の電界の分布を示す。縦軸に示す符号は、半導体装置１０の各領域の符号に一致している。実線１０が半導体装置１０の電界の分布であり、破線１００は段差３８が形成されていない比較例の電界の分布である。
図中５２に示すように、半導体装置１０では、半導体活性層４２の裏面部分の電界が、比較例に比して高くなっていることが分かる。これは、段差３８によって蓄積した正孔の正の空間電界の影響によるものである。これにより、この裏面部分の電界は臨界電界よりも高い値になっている。しかし、正孔の正の空間電荷の存在によって生じた電界は、アバランシェ降伏に影響を与えない。したがって、半導体活性層４２の裏面部分は、アバランシェ降伏することなく、臨界電界よりも高い値を得ることができる。この裏面部分の電界が高くなることに追随して、図中５４に示すように、絶縁層３６の内部の第１部分３２の電界も高くなっている。これにより、第１部分３２の単位厚さ当たりで負担できる電圧が顕著に向上する。したがって、カソード領域４４と半導体支持層２２の間の縦方向で負担できる最大電圧を向上させることができ、半導体装置１０の耐圧が向上する。
【００２１】
さらに、半導体装置１０では、段差３８が、カソード領域４４とアノード領域４６の中間点よりもアノード領域４６側に形成されていない。したがって、半導体活性層４２の裏面部分のうちアノード領域４６側に正孔が蓄積することがない。これにより、半導体装置１０がオフしたときには、フィールドプレート効果によって、アノード領域４６から半導体活性層４２に向けて空乏層を十分に伸ばすことができる。カソード領域４４とアノード領域４６の中間点よりもアノード領域４６側の半導体活性層４２が空乏化されれば、面積を増大させることなく、カソード領域４４とアノード領域４６の電位差を横方向で十分に保つことができる。半導体活性層４２の厚み、不純物濃度をリサーフ条件に調整して形成させた場合に、カソード領域４４とアノード領域４６の電位差を横方向で保つことができる。
半導体装置１０は、半導体活性層４２の空乏化を実現しながら、段差３８を利用してカソード領域４４側に正孔を局所的に蓄積させ、絶縁層３６の第１部分３２の負担電圧を向上させることできる。
【００２２】
（半導体装置の製造方法）
次に、図３〜図９を参照して、絶縁層に段差が設けられた半導体装置を製造する場合に有用な製造方法を説明する。
まず、図３に示すように、半導体支持層１２２と絶縁層１３６とｎ−型の半導体活性層１４２を備えているＳＯＩ基板を準備する。ＳＯＩ基板は、半導体支持層１２２を酸化して表面と裏面に酸化膜１３６、１６２を形成した後に、半導体活性層１４２を貼り合わせることによって得ることができる。半導体活性層１４２の厚みは、約２μｍのものを使用する。
次に、図４に示すように、熱酸化によって半導体活性層１４２の表面に約２００ｎｍの半導体酸化膜１７２を形成する。次に、リソグラフィー技術を利用して、半導体酸化膜１７２の表面の所定領域にマスク層１７４をパターニングする。
【００２３】
次に、図５に示すように、ウェットエッチング技術を利用して、露出している半導体酸化膜１７２の厚みを約２０ｎｍに調整する。
次に、図６に示すように、高エネルギー注入法を利用して、露出する半導体酸化膜１７２の表面から半導体活性層１４２の裏面部分に向けて酸素イオンを導入する。酸素イオンを導入した後にマスク層１７４を除去する。
【００２４】
次に、約１２００℃の熱処理工程を実施する。熱処理工程を実施すると、図７に示すように、導入した酸素イオンによって半導体活性層１４２の裏面部分が熱酸化される。半導体活性層１４２の裏面部分が熱酸化されると、熱酸化された裏面部分は実質的に絶縁層１３６になる。これにより、絶縁層１３６とその熱酸化された裏面部分の組合せ部分の厚みが、所定領域の下方に位置する絶縁層１３６の厚みよりも大きくなる。厚みの小さい第１部分１３２と厚みの大きい第２部分が絶縁層１３６に形成される。これにより、第１部分１３２と第２部分１３４の間に段差１３８が形成される。
さらに、この熱処理工程を適当な酸素雰囲気下で実施することによって、薄く調整された半導体酸化膜１７２に覆われていた半導体活性層１４２の表面部分も酸化され、半導体酸化膜１７２が半導体活性層１４２の表面部分に侵入したような状態が得られる。図８に示すように、半導体酸化膜１７２を除去すると、半導体活性層１４２の表面に段差１４３が形成される。この段差１４３は、所定領域に対応する半導体活性層１４２の表面と、所定領域以外に対応する半導体活性層１４２の表面の間に形成される。この段差１４３を利用すると、所定領域と所定領域以外を区別することができる。
【００２５】
次に、図９にしめすように、所定領域に対応する半導体活性層１４２の表面部分の一部に、ｎ型の不純物を高濃度に導入してカソード領域１４４を形成する。所定領域の範囲は、段差１４３を利用して区別することができる。さらに、所定領域以外に対応する半導体活性層１４２の表面部分の一部に、ｐ型の不純物を導入してアノード領域１４６を形成する。アノード領域１４６を形成するときに、アノード領域１４６の周縁から所定領域の周縁までの距離１６４が、カソード領域１４４の周縁から所定領域の周縁までの距離１６２よりも大きくなる位置にアノード領域１４６を形成する。これにより、段差１３８が、カソード領域１４４とアノード領域１４６の間において、相対的にカソード領域１４４側に形成されており、相対的にアノード領域１４６側に形成されていない状態を得ることができる。
【００２６】
図１０から図１３に変形例の半導体装置を示す。
なお、図１の半導体装置１０の実質的に同一の構成要素に関しては同一の符号を付してその説明を省略する。
（第１変形例）
図１０に示す半導体装置１１は、複数の段差２３８が形成されている。絶縁層３３６は、厚みの薄い複数の第１部分３３２と厚みの大きい複数の第２部分３３４を備えており、それらの間に複数の段差２３８が形成されている。複数の段差２３８は、カソード領域４４とアノード領域４６の中間点よりもカソード領域３８側に形成されており、カソード領域４４とアノード領域４６の中間点よりもアノード領域４６側に形成されていない。
複数の段差２３８を設けることによって、半導体活性層４２の裏面部分のうちカソード領域４４側の広い範囲に亘って正孔を蓄積させることができる。半導体活性層４２の裏面部分のうちカソード領域４４側の広い範囲に亘って正孔を蓄積させることが有用なこともあり、このような場合には上記の構造を利用することができる。
【００２７】
（第２変形例）
図１１に示す半導体装置１２は、絶縁層３３６の第２部分３３４のうちアノード領域４６側に形成されている第２部分３３４が、アノード領域４６側に向けて薄く調整されており、その表面３３５がアノード領域４６側に向けて傾斜している。第２部分３３４がアノード領域４６側に向けて薄く調整されていると、半導体装置１１がオフしたときに、フィールドプレート効果の影響を強く得ることができる。したがって、アノード領域４６から半導体活性層４２に向けて空乏層を横方向に広く伸ばすことができ、半導体活性層４２の広い範囲を空乏化することができる。
【００２８】
（第３変形例）
図１２に示す半導体装置１３は、カソード領域４４の下方に位置する絶縁層４３６に空間４３２が形成されている。空間４３２と空間ではない絶縁層４３４の間に段差４３８が形成されている。
空間４３２の比誘電率はほぼ１であり、単位厚さ当りで負担できる電圧は酸化シリコンに比して大きい。したがって、絶縁層４３６の一部を空間を利用して構成することによって、負担できる電圧を顕著に向上させることができる。
なお、この種の構造は、ＳＯＩ基板を貼り合せて製造するのに先立って、絶縁層４３６の一部を除去し、半導体活性層４２の裏面部分を加工する等の方法によって得ることができる。
【００２９】
（第４変形例）
図１３に示す半導体装置１４は、空間５３２が厚みの小さい第１空間５３２ａと厚みの大きい第２空間５３２ｂを備えている。第１空間５３２ａと第２空間５３２ｂの間に段差５３８が形成されている。
この場合も前記半導体装置１３と同様に、空間５３２を利用して単位厚さ当りで負担できる電圧を向上させることができるので、半導体装置１４は高耐圧化される。
【００３０】
（第５変形例）
図１４に示す半導体装置１５は、横型のＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。
半導体装置１５は、半導体活性層４２の表面部分の一部に形成されているｎ＋型のドレイン領域６４４（第１半導体領域の一例）と、半導体活性層４２の表面部分の一部に形成されているｐ型のボディ領域６４６（第２半導体領域の一例）を備えている。ドレイン領域６４４とボディ領域６４６は、半導体活性層４２によって隔てられている。ボディ領域６４６は半導体活性層４２を貫通して絶縁層３６に接している。
ドレイン領域６４４はドレイン電極に電気的に接続しており、ボディ領域６４６はボディコンタクト領域６４７を介してソース電極に電気的に接続している。半導体支持層２２はソース電極と同電位に固定されている。
半導体装置１５はさらに、ボディ領域６４６によって半導体活性層４２から隔てられているｎ＋型のソース領域６４９を備えている。ソース領域６４９と半導体活性層４２を隔てているボディ領域６４６にゲート絶縁膜６９４を介してゲート電極６９２が対向している。
半導体装置１５も同様に、段差３８を利用して正孔を蓄積させ、半導体活性層４２の裏面部分のうちドレイン領域６４４側の電界を高くすることができる。裏面部分の電界が高くなることに追随して、絶縁層３６の内部の第１部分３２の電界も高くなる。これにより、第１部分３２の単位厚さ当たりで負担できる電圧が顕著に向上する。したがって、ドレイン領域４４と半導体支持層２２の間の縦方向で負担できる最大電圧を向上させることができ、半導体装置１５の耐圧が向上する。
【００３１】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
上記の実施例では横型のダイオードを中心に説明をした。しかしながら、本発明の技術は、ＭＯＳＦＥＴ、ＩＧＢＴ等の半導体装置に対しても利用することができる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３２】
【図１】実施例の半導体装置の要部断面図を示す。
【図２】半導体装置の深さ方向の電界の分布を示す。
【図３】実施例の半導体装置の製造過程を示す（１）。
【図４】実施例の半導体装置の製造過程を示す（２）。
【図５】実施例の半導体装置の製造過程を示す（３）。
【図６】実施例の半導体装置の製造過程を示す（４）。
【図７】実施例の半導体装置の製造過程を示す（５）。
【図８】実施例の半導体装置の製造過程を示す（６）。
【図９】実施例の半導体装置の製造過程を示す（７）。
【図１０】第１変形例の半導体装置の要部断面図を示す。
【図１１】第２変形例の半導体装置の要部断面図を示す。
【図１２】第３変形例の半導体装置の要部断面図を示す。
【図１３】第４変形例の半導体装置の要部断面図を示す。
【図１４】第５変形例の半導体装置の要部断面図を示す。
【図１５】従来の半導体装置の要部断面図を示す。
【符号の説明】
【００３３】
２２：半導体支持層
３２：第１部分
３４：第２部分
３６：絶縁層
３８：段差
４２：半導体活性層
４４：カソード領域
４６：アノード領域
【図１】
2007059818.tif 000004
【図２】
2007059818.tif 000005
【図３】
2007059818.tif 000006
【図４】
2007059818.tif 000007
【図５】
2007059818.tif 000008
【図６】
2007059818.tif 000009
【図７】
2007059818.tif 000010
【図８】
2007059818.tif 000011
【図９】
2007059818.tif 000012
【図１０】
2007059818.tif 000013
【図１１】
2007059818.tif 000014
【図１２】
2007059818.tif 000015
【図１３】
2007059818.tif 000016
【図１４】
2007059818.tif 000017
【図１５】
2007059818.tif 000018