(57)【要約】      （修正有）【課題】高密度の相変化メモリを得るために、複数のデータビットを記憶できる相変化メモリセルを提供する。【解決手段】相変化メモリセル２０２は、第１材料がドープされた相変化材料２０４を含み、ドープされた相変化材料２０４は、一方の端部において第１電極２０８に、もう一方の端部において第２電極２１０に、電気的に結合されている。上記相変化材料２０４は、アモルファス状態から結晶状態へ遷移したとき、抵抗値が、セ氏２０度につき一桁ずつ未満減少する。【選択図】図２
2007329471.tif 000002
【特許請求の範囲】
【請求項１】
相変化メモリセルであって、
第１材料がドープされた相変化材料を含み、
上記相変化材料は、アモルファス状態から結晶状態へ遷移したとき、抵抗値が、セ氏２０度につき一桁未満ずつ減少する、相変化メモリセル。
【請求項２】
上記相変化材料は、１Ｋ／ｓ以下の温度勾配において、セ氏２０度につき一桁未満ずつ下がる抵抗値を有している、請求項１に記載のメモリセル。
【請求項３】
上記相変化材料はＧｅＳｂＴｅを含んでいる、請求項１に記載のメモリセル。
【請求項４】
上記相変化材料はＧｅ２Ｓｂ２Ｔｅ５を含んでいる、請求項１に記載のメモリセル。
【請求項５】
上記相変化材料はＡｇＩｎＳｂＴｅを含んでいる、請求項１に記載のメモリセル。
【請求項６】
上記相変化材料は、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、Ｓの中の少なくとも１つを含んでいる、請求項１に記載のメモリセル。
【請求項７】
上記第１材料は窒素を含んでいる、請求項１に記載のメモリセル。
【請求項８】
上記第１材料はシリコンを含んでいる、請求項１に記載のメモリセル。
【請求項９】
上記第１材料は酸素を含んでいる、請求項１に記載のメモリセル。
【請求項１０】
上記相変化材料を少なくとも３つの抵抗値にプログラムできる、請求項１に記載のメモリセル。
【請求項１１】
相変化メモリセルのアレイを含み、各メモリセルは、複数のデータビットを記憶し、第１材料がドープされた相変化材料を含み、
該相変化材料は、アモルファス状態から結晶状態へ遷移したとき、抵抗値が、１Ｋ／ｓ以下の温度勾配でセ氏２０度につき一桁以下だけ減少する、メモリ。
【請求項１２】
上記相変化材料は、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、Ｓの中の少なくとも１つを含んでいる、請求項１１に記載のメモリセル。
【請求項１３】
上記相変化材料はＧｅＳｂＴｅを含んでいる、請求項１１に記載のメモリセル。
【請求項１４】
上記第１材料は、Ｎ、Ｓｉ、Ｏの中の１つを含んでいる、請求項１１に記載のメモリセル。
【請求項１５】
上記相変化材料には、上記第１材料が、８％よりも高いドーピングレベルにドープされている、請求項１１に記載のメモリセル。
【請求項１６】
相変化材料と、
該相変化材料の抵抗値を制御するための手段とを含み、
該抵抗値が、アモルファス状態から結晶状態へ遷移したとき、１Ｋ／ｓ以下の温度勾配でセ氏２０度につき一桁以下だけ減少するようになっている、相変化メモリセル。
【請求項１７】
上記相変化材料は、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、Ｓの中の少なくとも１つを含んでいる、請求項１６に記載の方法。
【請求項１８】
相変化材料を準備する工程と、
相変化材料の抵抗値が、アモルファス状態から結晶状態へ遷移したとき、セ氏２０度につき一桁以下だけ減少するように、相変化材料をドープする工程とを含む、メモリセルの製造方法。
【請求項１９】
上記相変化材料をドープする工程は、該相変化材料の抵抗値が１Ｋ／ｓ以下の温度勾配でセ氏２０度につき一桁以下だけ減少するように、該相変化材料をドープする工程を含んでいる、請求項１８に記載の方法。
【請求項２０】
上記相変化材料をドープする工程は、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、Ｓの中の少なくとも１つを含む相変化材料をドープする工程を含んでいる、請求項１８に記載の方法。
【請求項２１】
上記相変化材料をドープする工程は、Ｎ、Ｓｉ、Ｏの中の少なくとも１つを有する相変化材料をドープする工程を含んでいる、請求項１８に記載の方法。
【請求項２２】
上記相変化材料をドープする工程は、８％よりも高いドーピングレベルを有する該相変化材料をドープする工程を含んでいる、請求項１８に記載の方法。
【請求項２３】
相変化材料を準備する工程と、
該相変化材料の抵抗値が、アモルファス状態から結晶状態へ遷移したとき、１Ｋ／ｃ以下の温度勾配でセ氏２０度につき一桁以下だけ減少するように、複数のデータビットを記憶するための相変化材料をドープする工程とを含む、メモリの製造方法。
【請求項２４】
上記相変化材料を準備する工程は、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、Ｓの中の少なくとも１つを含む相変化材料を準備する工程を含んでいる、請求項２３に記載の方法。
【請求項２５】
上記相変化材料をドープする工程は、Ｎ、Ｓｉ、Ｏの中の少なくとも１つを有する該相変化材料をドープする工程を含んでいる、請求項２３に記載の方法。
【請求項２６】
上記相材料をドープする工程は、ドーピングレベルが少なくとも８％である相変化メモリをドープする工程を含んでいる、請求項２３に記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔背景〕
不揮発性メモリの一形態として、抵抗メモリが挙げられる。抵抗メモリは、記憶素子の抵抗値を用いて１つまたは複数のデータビットを記憶する。例えば、高い抵抗値を有するようにプログラムされた記憶素子が、論理的な「１」データビット値を示し、低い抵抗値を有するようにプログラムされた記憶素子が、論理的な「０」データビット値を示す。該記憶素子の抵抗値は、電圧パルスまたは電流パルスを該記憶素子に印加することにより、電気的に切り替えられる。また、抵抗メモリの一形態として、相変化メモリが挙げられる。相変化メモリは、該抵抗記憶素子の相変化材料を使用する。
【０００２】
相変化メモリは、少なくとも２つの異なる状態を示す相変化材料に基づいている。相変化材料は、メモリセルにおいて用いられ、データビットを記憶する。相変化材料の状態は、アモルファス状態および結晶状態と呼ばれている。これらの状態は、アモルファス状態が通常、結晶状態よりも高い抵抗値を示すという点において、異なっている。通常、アモルファス状態は、より不規則な原子構造を含んでおり、一方、結晶状態は、より規則的な格子を含んでいる。相変化材料によっては、複数の結晶状態（例えば、面心立方（ＦＣＣ）状態、および、六方最密充填（ＨＣＰ）状態）を示すものもある。これら２つの結晶状態は、異なる抵抗値を有しており、データビットを記憶するために用いられる。以下の記載では、アモルファス状態は、通常、抵抗値の高い状態のことであり、結晶状態は、通常、抵抗値の低い状態のことである。
【０００３】
上記相変化材料の相変化を、可逆的に誘導することができる。したがって、上記メモリは、温度変化に応じて、アモルファス状態から結晶状態に、および、結晶状態からアモルファス状態に変化する。該相変化材料の温度を、様々な方法によって変えることができる。例えば、該相変化材料にレーザー照射、該相変化材料を介した電流の励振、あるいは、該相変化材料に隣接した抵抗ヒータを介した電流の供給が可能である。これらの方法のいずれにおいても、該相変化材料の加熱が制御可能であることによって、該相変化材料内における相変化が制御可能となる。
【０００４】
上記相変化材料の記憶状態を用いてデータを記憶するために、該相変化材料からなる複数のメモリセルを備えたメモリアレイを含む相変化メモリを、プログラムすることができる。このような相変化メモリ素子におけるデータを読み出し、書き込むための１つの方法が、該相変化材料に印加される電流パルスおよび／または電圧パルスを制御することである。電流および／または電圧のレベルは、通常、各メモリセルの該相変化材料内に生じる温度に相当する。
【０００５】
高密度の相変化メモリを得るために、相変化メモリセルには複数のデータビットを記憶できる。相変化メモリセルへのマルチビットの記憶は、中間抵抗値または中間状態、を有するように上記相変化材料をプログラムすることにより得られる。このような中間状態のセルは、完全な結晶状態と完全なアモルファス状態との間の抵抗を有している。該相変化メモリセルが３つの異なる抵抗レベルのうちの１つにプログラムされていれば、１つのセルにつき１．５データビットが記憶される。該相変化メモリセルが４つの異なる抵抗レベルのうちの１つにプログラムされていれば、１つのセルにつき２つのデータビットが記憶される、等などである。簡略化するために、本発明を、基本的に、４つの異なる抵抗レベルまたは抵抗状態、および、１つのセルにつき２つのデータビット、に関して焦点をあてて記載することにより開示する。これは説明のためであるが、本発明の範囲を限定するためではない。原理的には、３つ以上の状態を記憶することもできる。
【０００６】
相変化メモリセルを中間抵抗値にプログラムするために、アモルファス材料と共存する結晶性材料の量、つまりセル抵抗は、適切な書き込み方式によって制御される。アモルファス材料と共存する結晶性材料の量は、マルチビットの記憶用に一定の抵抗値を補償するために、正確に制御される必要がある。様々な抵抗レベルの分布が狭くなっている、一定の抵抗値によって、十分な検出マージンが得られる。
【０００７】
上記理由および上記以外の理由により、本発明が必要とされる。
【０００８】
〔要約〕
本発明の一形態は、相変化メモリセルを提供する。該相変化メモリセルは、アモルファス状態から結晶状態に遷移するとき、第１材料がドープされた相変化材料を含んでいる。該相変化材料は、セ氏２０度につき一桁（one decade）未満ずつ減少する抵抗値を有する材料である。
【０００９】
〔図面の簡単な説明〕
本発明をさらに理解するために、図面を添付する。これらの図面は、本明細書に組み込まれ、その一部を構成する。該図面は、本発明の実施形態を例証し、本明細書における記載と共に本発明の原理を説明するためのものである。本発明の他の実施形態、および、本発明の意図する多くの利点については、以下の詳細な説明を参照することによってより理解されるようになるにつれて、容易に認識されるだろう。該図面の構成要素は、必ずしも、互いに相対的な縮尺とはなっていない。類似の箇所には、同じ参照符号を付した。
【００１０】
図１は、メモリ素子の一実施形態を示すブロック図である。
【００１１】
図２は、異なる４つの状態でのメモリセルの一実施形態を示す図である。
【００１２】
図３は、１Ｋ／ｓ勾配で得られた、窒素がドープされたＧｅＳｂＴｅの、抵抗値に対する温度の一実施形態を示すグラフである。
【００１３】
図４は、１Ｋ／ｓ勾配で得られた、珪素がドープされたＧｅＳｂＴｅの、抵抗値に対する温度の一実施形態を示すグラフである。
【００１４】
図５は、１Ｋ／ｓ勾配で得られた、窒素がドープされたＡｇＩｎＳｂＴｅの、抵抗値に対する温度の一実施形態を示すグラフである。
【００１５】
〔詳細な説明〕
以下の詳細な説明では、添付図面を参照する。これらの添付図面は、本発明の一部を構成するものであり、本発明を実施しうる具体的な実施形態を例証として示している。これに関して、説明する図の方向について、例えば「上端」、「下端」、「前」、「後ろ」、「先端」、「後端」などといった方向を示す用語を用いる。本発明の実施形態の構成要素を多くの異なる方向に配置できるので、方向を示す用語は、説明するために用いられ、決して限定するためではない。他の実施形態を用い、構造的または論理的な変更を加えても、本発明の要旨を逸脱するものではない。したがって、以下の詳細な説明は、限定的な意味に解釈されるべきではなく、本発明の範囲は、添付の特許請求の範囲によって規定される。
【００１６】
図１は、メモリ素子１００の一実施形態を示すブロック図である。メモリ素子１００は、書き込み回路１０２、分配回路１０４、メモリセル１０６ａ、１０６ｂ、１０６ｃ、１０６ｄ、および、センス回路１０８を含んでいる。該メモリセル１０６ａ‐１０６ｄのそれぞれは、メモリセルの相変化材料のアモルファス状態および結晶状態に基づいてデータを記憶する相変化メモリセルである。さらに、該メモリセル１０６ａ‐１０６ｄのそれぞれは、該相変化材料をプログラムすることによって２つのよりも多くの状態にプログラムされ、これにより、中間抵抗値を有するようになる。メモリセル１０６ａ‐１０６ｄのうちの１つを中間抵抗値にプログラムするために、アモルファス材料と共存する上記結晶性材料の量（したがってセル抵抗）を、適切な書き込み方式によって制御する。
【００１７】
相変化メモリセル１０６ａ‐１０６ｄは、マルチビットまたは多重レベルの相変化メモリセルを提供するために、高ドープされた相変化材料を含んでいる。該相変化材料のアモルファス状態と結晶状態との間の遷移は、通常非常に急激で突然起こるが、該相変化材料のドーピングレベルを上げることによって、該遷移は、比較的広い温度の変動幅において急激で突然ではなくなる。該ドープされた相変化材料の抵抗値に対する温度の傾きは、ドープされていない相変化材料のそれと比べて小さい。この傾きが小さいことにより、各相変化メモリセル１０６ａ‐１０６ｄの所望の抵抗設定をより正確に制御できるようになる。該傾きが小さいことは、特に、マルチビット相変化メモリセルの中間の抵抗レベルをプログラムする場合に有益である。一実施形態では、該ドープされた相変化材料の抵抗値は、１秒につき１ケルビン以下の温度勾配で、セ氏２０度につき一桁未満（ログスケールで）ずつ低減される。他の実施形態では、該ドープされた相変化材料の抵抗値は、セ氏３０度につき一桁未満、または、セ氏４０度につき一桁未満ずつ低減される。
【００１８】
さらに、上記ドープされた相変化材料の全体的な結晶点は、著しく高い温度に移行される。これにより、上記相変化メモリセルを読み出すための機能ウィンドウが拡張され、該相変化メモリセルの高温記憶性能が改善される。この拡張された機能ウィンドウは、マルチビット相変化メモリセルの記憶に有効である。なぜなら、上記中間の抵抗状態の読み出し電流が、抵抗が最も低いアモルファス状態の読み出し電流よりも大きいからである。読み出し電流が大きくなるに従い、該読み出し電流による加熱に起因する結晶化をさらに誘発してしまうという危険性が大きくなる。さらに、したがって、結晶化温度が上昇した相変化材料を用いることが、上記メモリの読み出し性能に有益である。なぜなら、より大きい読み出し電流、およびそれゆえに、上記中間状態のより強い温度妨害に対する耐性があるからである。
【００１９】
上記相変化材料の結晶化温度が上昇することは、結晶化温度未満の所定の温度での結晶化時間が長引くということである。温度目盛の一番低いところでは、このように結晶化に時間がかかることにより、データ保持が改善される。これに対して、さらに、該結晶化により、ＳＥＴプログラム動作中の結晶化プロセスの制御が改善される。結晶化速度が遅いので、ＳＥＴパルスの期間を制御することによって結晶化をより制御できる。
【００２０】
書き込み回路１０２は、信号経路１１０を介して分配回路１０４に電気的に結合されている。分配回路１０４は、信号経路１１２ａ‐１１２ｄを介してメモリセル１０６ａ‐１０６ｄのそれぞれに電気的に結合されている。分配回路１０４は、信号経路１１２ａを介してメモリセル１０６ａに電気的に結合されている。分配回路１０４は、信号経路１１２ｂを介してメモリセル１０６ｂに電気的に結合されている。分配回路１０４は、信号経路１１２ｃを介してメモリセル１０６ｃに電気的に結合されている。分配回路１０４は、信号経路１１２ｄを介してメモリセル１０６ｄに電気的に結合されている。さらに、分配回路１０４は、信号経路１１４を介してセンス回路１０８に電気的に結合されており、センス回路１０８は、信号経路１１６を介して書き込み回路１０２に電気的に結合されている。
【００２１】
上記メモリセル１０６ａ‐１０６ｄのそれぞれは、温度変化の影響を受けて、アモルファス状態から結晶状態に、または、結晶状態からアモルファス状態に変わるドープされた相変化材料を含んでいる。これにより、メモリセル１０６ａ‐１０６ｄのうちの１つのドープされた相変化材料の中のアモルファス材料、と共存する結晶性材料の量は、メモリ素子１００内にデータを記憶するための２つより多くの状態を規定する。該アモルファス状態では、相変化材料の抵抗値は、結晶状態のそれよりも著しく高い。したがって、メモリセル１０６ａ‐１０６ｄの２つよりも多くの状態は、該メモリセルの電気抵抗値に関して異なっている。一実施形態では、該２つよりも多くの状態は、３つの状態であってもよく、３部からなる（trinary）システムが用いられる。該３つの状態は、割り当てられたビット値「０」、「１」、「２」である。一実施形態では、該２つよりも多くの状態は、割り当てられたマルチビット値（例えば、「００」、「０１」、「１０」、「１１」）である４つの状態である。他の実施形態では、該２つよりも多くの状態は、メモリセルの相変化材料中の任意の適切な数の状態であってもよい。
【００２２】
書き込み回路１０２は、メモリセル１０６ａ‐１０６ｄにパルスを供給し、２つよりも多くの抵抗レベルまたは状態のうちの１つを、各メモリセル１０６ａ‐１０６ｄの相変化材料にプログラムする。一実施形態では、書き込み回路１０２は、信号経路１１０を介して分配回路１０４に電圧パルスを供給し、分配回路１０４は、信号経路１１２ａ‐１１２ｄを介してメモリセル１０６ａ‐１０６ｄに該電圧パルスを制御しながら印加する。一実施形態では、分配回路１０４は、メモリセル１０６ａ‐１０６ｄのそれぞれに電圧パルスを制御しながら印加する複数のトランジスタを含んでいる。他の実施形態では、書き込み回路１０２は、信号経路１１０を介して分配回路１０４に電流パルスを供給し、分配回路１０４は、信号経路１１２ａ‐１１２ｄを介してメモリセル１０６ａ‐１０６ｄに電流パルスを制御しながら与える。
【００２３】
センス回路１０８は、各メモリセルの状態を検知し、該各メモリセルの抵抗の状態を示す信号を供給する。センス回路１０８は、信号経路１１４を介して、メモリセル１０６ａ‐１０６ｄの２つよりも多くの各状態を読み出す。分配回路１０４は、信号経路１１２ａ‐１１２ｄを介して、センス回路１０８とメモリセル１０６ａ‐１０６ｄとの間の読み出し信号を制御しながら導く。一実施形態では、分配回路１０４は、センス回路１０８とメモリセル１０６ａ‐１０６ｄとの間の読み出し信号を制御しながら導く複数のトランジスタを含んでいる。
【００２４】
一実施形態における動作では、書き込み回路１０２は、メモリセル１０６ａ‐１０６ｄの相変化材料をリセットする。リセット動作には、対象のメモリセルの相変化材料をその融点よりも高い温度で加熱し、該相変化材料を急速に冷却することが含まれている。これにより、ほぼアモルファスな状態が得られる。このアモルファス状態は、各メモリセル１０６ａ‐１０６ｄの２つよりも多くの状態のうちの１つであり、最も高い抵抗状態である。
【００２５】
書き込み回路１０２は、上記２つよりも多くの状態の中から選択された１つの状態を、メモリセル１０６ａ‐１０６ｄの中から選択された１つのメモリセルにプログラムする。書き込み回路１０２は、メモリセル１０６ａ‐１０６ｄの中から選択された１つのメモリセルに信号を供給して、上記相変化材料の一部を結晶化させ、これにより、メモリセル１０６ａ‐１０６ｄの中から選択された１つのメモリセルの抵抗を低減する。
【００２６】
他の実施形態における動作では、書き込み回路１０２は、メモリセル１０６ａ‐１０６ｄの相変化材料を設定する。設定動作には、該相変化材料をその結晶化温度よりも高く（しかし、通常はその融点よりも低く）加熱することが含まれており、これにより、ほぼ結晶の状態が得られる。この結晶状態は、各メモリセル１０６ａ‐１０６ｄの２つよりも多くの状態の中の１つの状態であり、最も低い抵抗状態である。
【００２７】
書き込み回路１０２は、上記２つよりも多くの状態の中から選択された１つの状態を、メモリセル１０６ａ‐１０６ｄの中から選択された１つのメモリセルにプログラムする。書き込み回路１０２は、メモリセル１０６ａ‐１０６ｄの中から選択された１つのメモリセルに信号を供給して、上記相変化材料を部分的に結晶化させ、これにより、メモリセル１０６ａ‐１０６ｄの中から選択された１つのメモリセルの抵抗を低減する。
【００２８】
図２は、２００ａ、２００ｂ、２００ｃ、２００ｄの４つの異なる状態のメモリセル２０２の一実施形態を示す図である。メモリセル２０２は、絶縁材２０６の中に位置するドープされた相変化材料２０４を含んでいる。他の実施形態では、メモリセル２０２は、任意の適切な形状をしたドープされた相変化材料２０４と任意の適切な形状をした絶縁材２０６とを含む任意の適切な形状を有することができる。
【００２９】
ドープされた相変化材料２０４は、一方の端部において第１電極２０８に、もう一方の端部において第２電極２１０に、電気的に結合されている。メモリセル２０２には、第１電極２０８および第２電極２１０を介して、パルスが供給される。ドープされた相変化材料２０４を介する電流経路は、第１電極２０８および第２電極２１０の一方から、第１電極２０８および第２電極２１０のもう一方を通っている。一実施形態では、各メモリセル１０６ａ‐１０６ｄは、メモリセル２０２に類似している。メモリセル２０２は、データビットを記憶するための記憶位置を備えている。
【００３０】
絶縁材２０６は、ＳｉＯ２、フッ化珪酸塩（fluorinated silica）ガラス（ＦＳＧ）、または、リンホウ素シリケートガラス（ＢＰＳＧ）といった、任意の適切な絶縁体であってもよい。第１電極２０８および第２電極２１０は、スズ、ＴａＮ、Ｗ、Ａｌ、Ｔｉ、Ｔａ、ＴｉＳｉＮ、ＴａＳｉＮ、ＴｉＡｌＮ、ＴａＡｌＮ、または、Ｃｕといった、任意の適切な電極材であってもよい。
【００３１】
ドープされた相変化材料２０４は、本発明に関する様々な材料からなる相変化材料を含んでいてもよい。通常、このような材料として、周期表のＶＩ族の中の１つまたは複数の元素を含むカルコゲナイド合金が有効である。一実施形態では、メモリセル２０２の相変化材料は、ＧｅＳｂＴｅ、ＳｂＴｅ、ＧｅＴｅ、または、ＡｇＩｎＳｂＴｅといった、カルコゲナイド複合材料（compound material）からなる。他の実施形態では、相変化材料は、ＧｅＳｂ、ＧａＳｂ、ＩｎＳｂ、または、ＧｅＧａＩｎＳｂのようなカルコゲンを含んでいない材料である。他の実施形態では、相変化材料は、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、Ｓといった１つまたは複数の成分を含む任意の適切な材料からなる。
【００３２】
上記相変化材料には、他の適切な材料、または、それらを組み合わせたものがドープされている。一実施形態では、ドープされた相変化材料２０４は、ＧｅＳｂ、ＩｎＳｂ、ＡｇＳｂ、ＧａＳｂ、ＳｂＴｅ、ＳｂＺｎ、ＳｂＳｎ、ＳｂＡｓの中の１つまたは複数と、Ｎ、Ｓｉ、Ｏ、または、他の適切な材料の１つまたは複数がドープされたＳｂＳｅとを含んでいる。他の実施形態では、ドープされた相変化材料２０４は、ＧｅＳｂＴｅ、ＳｂＴｅＩｎ、ＳｂＴｅＡｇ、ＳｂＴｅＧａ、ＳｂＴｅＺｎ、ＳｂＴｅＳｎ、ＳｂＴｅＡｓの中の１つまたは複数と、Ｎ、Ｓｉ、Ｏ、または、他の適切な材料の１つまたは複数がドープされたＳｂＴｅＳｅとを含んでいる。上記ドーピングレベルを、抵抗値に対する温度の所望の傾きを備えるために変更できる。
【００３３】
ドープされた相変化材料２０４は、４つの状態の中の１つにプログラムされて、２つのデータビットを記憶する。選択素子（例えば、トランジスタまたはダイオードといった能動素子）が、第１電極２０８に結合されており、ドープされた相変化材料２０４へのパルスの印加を制御する。該パルスは、ドープされた相変化材料２０４をリセットし、他の３つの状態の中の１つをドープされた相変化材料２０４にプログラムする。２００ｂでは、ドープされた相変化材料２０４の小断片２１２がプログラムされており、ドープされた相変化材料２０４およびメモリセル２０２を介して抵抗を変える。２００ｃでは、ドープされた相変化材料２０４の中型の断片２１４がプログラムされており、ドープされた相変化材料２０４およびメモリセル２０２を介して抵抗を変える。２００ｄでは、ドープされた相変化材料２０４のほぼ全てである大断片２１６がプログラムされており、ドープされた相変化材料２０４およびメモリセル２０２を介して抵抗を変える。 
【００３４】
プログラムされた断片の大きさは、ドープされた相変化材料２０４およびメモリセル２０２を介する抵抗に関連している。２００ｂ‐２００ｄの３つの異なる相変化断片と、２００ａの初期の状態とは、ドープされた相変化材料２０４に４つの状態を供給し、メモリセル２０２は、２つのデータビットを記憶するための記憶位置を備える。一実施形態では、２００ａのメモリセル２０２の状態は「００」であり、２００ｂのメモリセル２０２の状態は「０１」であり、２００ｃのメモリセル２０２の状態は「１０」であり、２００ｄのメモリセル２０２の状態は「１１」である。
【００３５】
２００ａでは、ドープされた相変化材料２０４は、ほぼアモルファスな状態にリセットされる。メモリセル２０２のリセット動作中、リセットパルスが上記選択素子によって選択的に使用可能になり（enabled）、第１電極２０８およびドープされた相変化材料２０４を介して送信される。該リセットパルスは、ドープされた相変化材料２０４をその融点よりも高い温度で加熱し、ドープされた相変化材料２０４は急速に冷却されて、２００ａにおいて上記ほぼアモルファスな状態になる。リセット動作後、ドープされた相変化材料２０４は、２１８および２２０の結晶状態の相変化材料と、２２２のアモルファス状態の相変化材料とを含んでいる。２００ａのほぼアモルファスな状態は、メモリセル２０２の最も高い抵抗状態である。
【００３６】
ドープされた相変化材料２０４を他の３つの状態２００ｂ‐２００ｄの中の１つにプログラムするために、書き込み回路（例えば、書き込み回路１０２）を介してパルスを供給する。２００ｂでは、少量の断片２１２を結晶状態にプログラムするために、パルスを供給する。該結晶状態の抵抗は、上記アモルファス状態のそれよりも低く、２００ｂのメモリセル２０２の抵抗は、２００ａのほぼアモルファスな状態であるメモリセル２０２の抵抗よりも低い。２００ｂの部分的に結晶であり部分的にアモルファスである状態は、メモリセル２０２の第２の最も高い抵抗状態である。
【００３７】
２００ｃでは、中位の量の断片２１４を結晶状態にプログラムするために、パルスを供給する。結晶の断片２１４が、結晶の断片（crystalline faction）２１２よりも大きく、上記結晶状態の抵抗が上記アモルファス状態のそれよりも小さいので、２００ｃのメモリセル２０２の抵抗は、２００ｂのメモリセル２０２および２００ａのアモルファス状態でのメモリセル２０２の抵抗よりも小さい。２００ｃの部分的に結晶であり部分的にアモルファスである状態は、メモリセル２０２の第２の最も低い抵抗状態である。
【００３８】
２００ｄでは、相変化材料２１６のほぼ全てを上記結晶状態にプログラムするために、パルスを供給する。該結晶状態の抵抗が上記アモルファス状態のそれよりも低いので、２００ｄのメモリセル２０２の抵抗は、２００ｃのメモリセル２０２、２００ｂのメモリセル２０２、および、２００ａのアモルファス状態のメモリセル２０２の抵抗よりも低い。２００ｄの該ほぼ結晶の状態は、メモリセル２０２の最も低い抵抗状態である。他の実施形態では、メモリセル２０２を任意の適切な数の抵抗値または抵抗状態にプログラムできる。他の実施形態では、メモリセル２０２をほぼ結晶の状態に設定でき、リセットパルスを用いることによってメモリセル２０２を上記所望の抵抗値または抵抗状態にプログラムできる。
【００３９】
図３は、１Ｋ／ｓ勾配で得られた、窒素がドープされたＧｅＳｂＴｅの、抵抗値に対する温度の一実施形態を示すグラフ３００である。グラフ３００は、ｘ軸３０２にセ氏温度での温度を、ｙ軸３０４にログスケールでの抵抗値を含んでいる。窒素を含まずにドープされたＧｅＳｂＴｅ（例えば、Ｇｅ２Ｓｂ２Ｔｅ５）を、３０６に示す。窒素が２ｓｃｃｍまたは２．１％ドープされたＧｅＳｂＴｅを３０８に示す。窒素が５ｓｃｃｍまたは２．５％ドープされたＧｅＳｂＴｅを、３１０に示す。窒素が１０ｓｃｃｍまたは７．６％ドープされたＧｅＳｂＴｅを、３１２に示す。窒素が１２ｓｃｃｍまたは９％ドープされたＧｅＳｂＴｅを、３１４に示す。窒素が１５ｓｃｃｍまたは９．８％ドープされたＧｅＳｂＴｅを、３１６に示す。窒素が２０ｓｃｃｍまたは１２．２％ドープされたＧｅＳｂＴｅを、３１８に示す。窒素が２５ｓｃｃｍまたは１３．５％ドープされたＧｅＳｂＴｅを、３２０に示し、窒素が３０ｓｃｃｍまたは１５．１％ドープされたＧｅＳｂＴｅを、３２２に示す。
【００４０】
ほぼ８％以上の原子ドーピング濃度では、３１４、３１６、３１８、３２０、３２２に示したように、アモルファス状態から結晶状態に遷移すると、上記抵抗値は、セ氏２０度ごとにほぼ一桁未満ずつ下がる。このように傾きが下がることにより、上記中間の抵抗状態（例えば、図２を参照して上記し例証した状態２００ｂおよび２００ｃ）をより正確に設定できる。 
【００４１】
図４は、１Ｋ／ｓ勾配で得られた、珪素がドープされたＧｅＳｂＴｅの、抵抗値に対する温度の一実施形態を示すグラフ３３０である。グラフ３３０は、ｘ軸３３２にセ氏温度での温度を、ｙ軸３３４にログスケールでの抵抗値を含んでいる。シリコンを含まずにドープされたＧｅＳｂＴｅ（例えば、Ｇｅ２Ｓｂ２Ｔｅ５）を、３３６に示す。シリコンが１．３％ドープされたＧｅＳｂＴｅを、３３８に示す。シリコンが４．８％ドープされたＧｅＳｂＴｅを、３４０に示す。シリコンが６．０％ドープされたＧｅＳｂＴｅを、３４２に示す。シリコンが１１．５％ドープされたＧｅＳｂＴｅを、３４４に示し、シリコンが１４．３％ドープされたＧｅＳｂＴｅを、３４６に示す。 
【００４２】
上記抵抗値は、シリコンドーピングレベルにおいて（in）上がるとともに、アモルファス相および結晶相において上がる。３４２、３４４、３４６に示したような、ほぼ６％以上の原子ドーピング濃度では、該抵抗値は、アモルファス状態から結晶状態に遷移すると、セ氏２０度ごとにほぼ一桁未満ずつ下がる。このように傾きが下がることにより、上記中間の抵抗状態（例えば、図２を参照して上記し例証した状態２００ｂおよび２００ｃ）をより正確に設定できる。さらに、該結晶相における該相変化材料の上記結晶化温度および該抵抗値が、上がる。
【００４３】
図５は、１Ｋ／ｓ勾配で得られた、窒素がドープされたＡｇＩｎＳｂＴｅの、抵抗値に対する温度の一実施形態を示すグラフ３６０である。グラフ３６０は、ｘ軸３６２にセ氏温度での温度を、ｙ軸３６４にログスケールでの抵抗値を含んでいる。窒素を含まずにドープされたＡｇＩｎＳｂＴｅを、３６６に示す。窒素が１０ｓｃｃｍまたは７．６％ドープされたＡｇＩｎＳｂＴｅを、３６８に示し、窒素が２０ｓｃｃｍまたは１２．２％ドープされたＡｇＩｎＳｂＴｅを、３７０に示す。
【００４４】
上記窒素のドーピングレベルがほぼ７％よりも上がると、結晶化温度が実質的に（substantial）上昇し、上記アモルファス状態の相変化材料と上記結晶状態の相変化材料との間の遷移幅が拡大する（broadening of the transition）。該遷移幅が拡大することにより、上記中間の抵抗状態（例えば、図２を参照して上記し例証した状態２００ｂおよび２００ｃ）をより正確に設定できる。
【００４５】
他の実施形態では、他の相変化材料およびドーピング材料を用いて、図３‐図５に示した特性と類似した特性を有するドープされた相変化材料を提供する。本発明の複数の実施形態は、多重レベル相変化メモリセルにおいて用いられるドープされた相変化材料を提供する。該ドープされた相変化材料は、抵抗値に対する温度の傾きを下げ、上記結晶化温度を上げる。傾きが下がり、結晶化温度が上がることにより、マルチビットの記憶用のメモリセルの中間抵抗値へのプログラミングを正確に制御できる。
【００４６】
具体的な実施形態について図示および説明してきたが、当業者であれば、本発明の範囲を逸脱することなく、図示および説明してきたこれらの実施形態の代わりに、様々な別の、および／または同等の実施形態を用いることができることについて理解するであろう。本出願は、本明細書に記載の具体的な実施形態の任意の適応または変型を含んでいる。従って本発明は、特許請求の範囲および特許請求の範囲に相当する部分によってのみ限定される。
【図面の簡単な説明】
【００４７】
【図１】メモリ素子の一実施形態を示すブロック図である。
【図２】異なる４つの状態でのメモリセルの一実施形態を示す図である。
【図３】１Ｋ／ｓ勾配で得られた、窒素がドープされたＧｅＳｂＴｅの、抵抗値に対する温度の一実施形態を示すグラフである。
【図４】１Ｋ／ｓ勾配で得られた、珪素がドープされたＧｅＳｂＴｅの、抵抗値に対する温度の一実施形態を示すグラフである。
【図５】１Ｋ／ｓ勾配で得られた、窒素がドープされたＡｇＩｎＳｂＴｅの、抵抗値に対する温度の一実施形態を示すグラフである。
【図１】
2007329471.tif 000003
【図２】
2007329471.tif 000004
【図３】
2007329471.tif 000005
【図４】
2007329471.tif 000006
【図５】
2007329471.tif 000007
【外国語明細書】
2007329471000001.pdf