(57)【要約】【課題】    多画面の画像表示装置の回路構成を簡略化して高速化を図り、タイミングを考慮しないでソフトウエアの設計を可能にして機器の開発の負担を軽減する。【解決手段】画像メモリをハードウエアで構成して固定の画像データを収納する。画像メモリはＸ軸Ｙ軸にアドレスして自動分割して複数の表示を同時に行えるようにする。この画像メモリのドライバーは複数の表示装置に接続する。ゲーム機器への応用を考慮して画像メモリ全体の表示と画像を分割した部分表示を適時表示できるようにすること。【選択図】  図１
2007011243.tif 000002
【特許請求の範囲】
【請求項１】
画像表示装置を備えた機器において、表示する画像を蓄えたメモリと表示装置に出力するためのドライバ装置を設けて該画像メモリをＸ軸Ｙ軸方向にアドレス付けして画像を分割する手段、
前記画像メモリの内容を複数個の画像表示装置に表示することを特徴とする複数画面の表示制御方法。
【請求項２】
前記請求項１において画像メモリに格納してある画像は任意に分割し、部分表示あるいは画像全体表示を複数個の画像表示装置に表示することを特徴とする複数画面の表示制御方法。
【請求項３】
前記請求項１に記載の画像メモリとドライバ装置は画像自動分割装置の機能を備えたこと特徴とする複数画面の表示制御方法。
【請求項４】
前記請求項１に記載の画像メモリと表示ドライバ装置は、単一の画像メモリとドライバ装置で複数個の表示装置に接続できる手段、
表示装置毎に画像表示ドライバ装置を備えることを省き回路装置を簡略化したことを特徴とする複数画面の表示制御方法。
【請求項５】
前記請求項４において複数個の表示装置への画像出力は、画像表示ドライバーと複数表示装置と固定接続手段によって、同期タイミング制御を不要としたことを特徴とする複数画面の表示制御方法。
【請求項６】
前記画像メモリに格納してある画像は、機器の遷移状態においてある事象が発生したときに自動的に画像分割して表示する手段を備えたことを特徴とする複数画面の表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、情報家電機器、ＯＡ機器、ゲーム機、玩具等の多画面の画像表示を効率よく安価に行うための構成と制御方法に関するものである。
【背景技術】
【０００２】  電子ディスプレイは単なるデバイスのみでなく、今や駆動回路や、光源あるいは光学系を含めたシステム、モジュールを構成している。そのためディスプレイの評価方法も多岐にわたっている。【０００３】  機械的構造、表示内容、光学特性、表示方式、信頼性と寿命、電気的駆動特性、対話特性があげられる。対話特性とは、ユーザインタフェースであってライトペン、タッチエントリ、音声応答がある。【０００４】  電子ディスプレイの構成は、表示内容のメモリと駆動回路、それにＣＰＵ（中央演算装置）より構成されている。ＣＰＵの構成は表示部ごとに画像メモリとドライバ回路を構成している。複数の画像を表示させる場合、各々の表示装置に画像を出力させるために表示装置毎にビデオ出力装置が必要である。【０００５】  近年、情報家電、遊戯機器、ゲーム機には高品質の各種電子ディスプレイが使用される。いずれも我が国の主力産業にある所以である。我々ユーザに文字、数字、絵図、画像、記号などを伝達する媒体である。【０００６】  電子ディスプレイの発展を見るとき、歴史的には原子分子の理論や固体電子論の発展、それに引き続いて動作原理の発見があって、技術的に実現された。表示の方式としては、直視（ｄｉｒｅｃｔ  Ｖｉｅｗ），投射（ｐｒＯｊｅｃｔｉｏｎ）、ホログラフィが典型的である。【０００７】  ディスプレイの動作機構による分類は、発光型（ｅｍｉｓｓｉｖｅ、ａｃｔｉｖｅ）と非発光型（ｐａｓｓｉｖｅ）がある。発光型にはＣＲＴ（ブラウン管）、ＬＥＤ（発光ダイオード）、ＰＤＰ（プラズマパネル）、ＥＬＰ（エレクトロルミネッセンス）等がある。非発光型はＬＣＤ（液晶ディスプレイ）が代表例である。【０００８】  近年、電子ディスプレイの顕著な進展によって情報家電、ＯＡ機器、ゲーム機、玩具に多大なる効果を発揮している。特に遊戯用機器、ゲーム機にあっては電子ディスプレイが製品の重要なキーファクタになっている。
【特許文献】  特開２００２−２７７９５８
【非特許文献】  「トランジスタ技術  ２００４年２月号」、ＣＱ出版社
【発明の開示】
【発明が解決しようとする課題】
【０００９】  解決しようとする問題点は、ゲーム機、遊戯用具にこれらの電子ディスプレイを応用した場合、そのディスプレイの数が増えてそれに伴って周辺回路デバイスが多くなってコスト高になることと。【００１０】  さらに次のような課題がある。電子ディスプレイを使用する場合ＣＰＵを含めた回路機能とディスプレイ部とタイミングを正確に規定しなければならない。表示の内容は時々刻々変化するのと、これに対応した回路機能の設計は煩雑になる。【００１１】  かつゲーム機器によっては多くの表示部があるから回路装置と同期タイミングの設定にはプログラムを含めて多くの繊細な労力を必要とした。
【課題を解決するための手段】
【００１２】  本発明は、上記課題を解決するために表示する画像の内容を固定したハードウエアに一箇所納めている。この画像ハードウエアはさらに画像をＸ軸Ｙ軸方向にアドレス付けして複数に分割して収納してある。【００１３】  必要に応じて収納画像全部、一部分のみを特定した表示部にディスプレイできる。表示部と画像の収納してある画像メモリのドライバ部は固定して接続している。臨場感を醸し出すために全体の画像を表示したり、一部分のみ強調して分割表示できる。
【発明の効果】
【００１４】  本発明による自動画像分割制御装置は、固定した画像を一箇所のハードウエアで構成した画像メモリに収納してある。この画像はハードウエア、例えばＲＯＭ（ｒｅａｄ  ｏｎｌｙ  Ｍｅｍｏｒｙ）とかＦＰＧＡ（ｆｉｅｌｄ  ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ）のように機能は再設定して回路構成は自由に変えられが、基本的に固定である。専用ＬＳＩであるから速度は速い。【００１５】  かつ内部に収納してある画像は自動分割できる。ハードウエアで固定してある画像はＸ，Ｙ軸方向にアドレスされているから画像を分割して出力できる。特定した表示部に画像の一部を強調できるから面白みが向上できる。【００１６】  表示部と画像メモリ間の接続は固定することによって、画像メモリと表示部の回路構成装置との微妙なタイミングを考慮しないで設計できるから製品開発の負担は軽減する。メモリ部のＩＯ（入出力）チップは一つでよい。したがって全体の構成は簡略化されて信頼性の向上とコストの削減になる。
【発明を実施するための最良の形態】
【００１７】  以下、本発明の実施の形態を図１〜図５に基づいて説明する。図１は、本実施例における全体構成を示したものである。図１において１１は回路構成部の内部バス、１２は全体を制御するＣＰＵである。１３のＲＯＭを本構成のプログラムメモリであって、１４はＲＡＭ（ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）である。【００１８】  １５は回路装置の制御に必要な演算結果、外部より取り込んだデータを一時格納するメモリである。１６は画像メモリであってＦＰＧＡのようなハードウエアに画像の内容が収納されている。１７は１６の画像の内容を表示部１９に書き出す機能のチップである。【００１９】  １８はタイミングコントローラであって、１７より表示情報を受け取って表示情報を表示部１９に表示情報を映し出すタイミングを制御する。１９の表示部は図示していないＸ軸ドライバとＹ軸ドライバがある。１８と同期して正確に１９に画像を表示する。複数個の表示パネル１９があっても２１の画像コントローラ装置一つでよい。【００２０】  ２０は２１の画像コントローラを接続するバスラインである。必要に応じてシリアル又はパラレルのバスラインを使用する。２２は画像表示部１９と画像コントローラ２１の接続ラインであって、シリアルもしくはパラレルラインを使用する。【００２１】  図２は表示部の構成を示したもので、例としてダイレクトマトリックス形液晶表示パネル（ＬＣＤ）の内部構成につき説明する。図２（ａ）はＬＣＤパネルの内部構造を示したもので、図示していない液晶層をはさむ２枚のガラス基盤にそれぞれＸ電極とＹ電極を設けている。【００２２】  図２（ａ）に示すようにＸＹ電極の交点を表示画素とする。その素子の駆動には、図２（ｂ）に示すようにＸ電極を順次走査し、走査されたＸ電極に対応する信号電極を順次走査し、走査されたＸ電極に対応する信号電圧をＹ電極に印加する線順次走査が用いる。【００２３】  ダイレクトマトリックスＬＣＤの駆動方式は、累積応答型と逐次書き込み型の二つがある。前者は走査電圧パルス幅ｔｓを液晶の応答時間ｔｒより短く設定している。後者は、逆にｔｓよりもｔｒをを長く設定したものであり、主に強誘電液晶のようにメモリ性を有する液晶パネルに用いられる。【００２４】  画像のコントラストを良くするため、クロストークの問題を解決するために駆動印加電圧を平均化する。一般に液晶は、電圧に対して双方向性であり、＋１Ｖを加えた状態と−１Ｖを加えた状態と同じである。液晶単純マトリックスの表示では電圧平均化法を採用する。【００２５】  これに対してアクティブ・マトリックス法がある。単純マトリックス方式のＬＣＤを製作するには、２枚のガラスにマトリックス状に配線を施せばよい。これに対してアクティブ・マトリックス方式のＬＣＤは、半導体プロセスを使用する。【００２６】  アクティブ・マトリックス方式ではさまざまな液晶モードが使用できる。スイッチは、画素にトランジスタを内蔵することによって可能になる。アクティブ・マトリックスでは、走査線と信号線、ＴＦＴ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）より構成される。【００２７】  スイッチの役割はＴＦＴが果たす。ＴＦＴはＭＯＳＦＥＴ（ｍｅｔａｌ  ｏｘｉｄｅ  ｆｉｅｌ��  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）の構造と同じである。ゲート電極、つまり走査線はチャネル層の下側にある。逆スタガ構造になっている。逆スタガ構造は走査線を利用してバックライトからの光を遮光する。【００２８】  図３はＣＰＵ３１、Ｉ／Ｏ３２、画像メモリ３３、ドライバ装置３４とディスプレイ３５〜３７ｍｎの関係を説明した図である。ＣＰＵ３１は何らかのイベントが発生して画像を表示する動作に入ると、Ｉ／Ｏ３２を介して画像を格納してある３３より画像出力の命令を発する。【００２９】  ３３は画像を格納している固定メモリである。画像は分割されて出力できる。３３のＸ軸、Ｙ軸はアドレスされている。ＸＹ軸のアドレスを指定すればそこの画像を指定した表示パネルに出力できる。【００３０】  ３４のドライバ装置は各のディスプレイに接続している。画像出力の指示によって接続しているパネルに画像を出力する。この際、３３の画像メモリは固定であることと、３４とディスプレイ３５〜３７ｍｎの接続は固定であるからタイミングとか状態遷移を考慮する必要は全くない。設計上、ソフトウエアを含めて負担は少ない。【００３１】  ３３の画像メモリは、画像分割装置でもある。一つの絵画を３３に収めてあった場合、３１のＣＰＵからＸＹ軸のアドレス指定によって任意のディスプレイに絵画の部分、あるいは全部を表示できる。ゲーム機器のようにイベントの発生によって任意に全体をある部分の表示が可能である。【００３２】  ここで言うイベントとは、たとえばゲーム機において当たりが出たとか、スロットルマシンのように多数の数値が一致したとか、ゲームをしている人にとって臨場感、喜びと楽しさを与えるような事象が発生したことを言う。【００３３】  図４は画像分割の作用につき説明した図である。３３に格納してある固定画像を分割して表示するのと全体図を表示する様子を示している。従来はＣＰＵより描画命令を受け取って、その結果を３３のようなビデオ・メモリに書き込む。現在のビデオ・チップはＧＵＩ（ｇｒａｐｈｉｃａｌ  ｕｓｅｒ  ｉｎｔｅｒｆａｃｅ）に特化したグラフィックス・アクセラレータである。【００３４】  実際の画面表示はビデオ・メモリ中のデータをアナログ信号に変換するＲＡＭＤＡＣ（ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ  ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ）より行われる。本発明の３３のビデオメモリは、ハードウエアによる固定メモリである故、高速転送が可能である。【００３５】  一般には、画像制御装置はグラフックス・アクセラレータ（ｇｒａｐｈｉｃｓ  ａｃｃｅｌｅｒａｔｏｒ）によって、ＣＰＵを介在させずにメイン・メモリからビデオ・メモリに高速転送する手法をとっている。【００３６】  ３３と３４のドライバ装置は３７によって接続されて、ドライバ装置３４と表示部は３８の接続線でつながっている。本例では液晶パネルＬＣＤを使用している。ＬＣＤｎ１では、３３にある画像の全体を表示している。ＬＣＤｎ２では３３にある動物のキャラクターの左耳を拡大して、ＬＣＤｎ３は右耳を拡大して示している。【００３７】  ＬＣＤｎ４は、動物キャラクターの背景のみを示し、ＬＣＤｎ５は動物キャラクターの顔を拡大して示し、ＯＬＣＤｎ６は動物キャラクターの首を拡大して示している。ＬＣＤｎ１〜ＬＣＤｎ６の画像は一例をしめしている。【００３８】  ＬＣＤの表示部は応用によって数を増減させることが可能である。いずれも何かのイベント発生によって画像部分の縮小拡大表示したり、又画像全体を縮小したり拡大して表示して臨場感をかもし出すことができる。かつ全て、ハードウエアによって処理するからグラフィックス・アクセラレータより高速に画像表示できるという特徴がある。【００３９】  ＬＣＤｎ１〜ＬＣＤｎ６の表示部には、図示していない画像の受け取り側ＸＹ軸にドライバ装置を備えている。出力側のドライバ装置３４と同期をとってＬＣＤに表示する。同期に関して設計者は一切関与しなくてもソフトウエア設計とタイミングに問題はない。【００４０】  ３８の接続ラインがシリアルの場合は、表示部ＬＣＤ側にシリアル・パラレル変換部を備えて必要に応じて表示部のＸＹ軸にバッファメモリを設ける。イベントに応じて３３の画像メモリ部に格納してある画像、絵画の拡大縮小をおこなう。３３のメモリにあり画像はハードウエアによるものでビットパターンによって記録されている。【００４１】  拡大縮小は３３のＸ軸Ｙ軸のビットを操作して行うことができる。臨場感を醸し出す効果を出すときにおこなう。表示部に出てきた画像によって得点を与えて勝負心を高揚できる。例えば、全体像が拡大して出てきたときには、得点を多くして画像が小さい時には得点を少なくする。【００４２】  背景のみ出てきたときとか、左側のみの画像、上側、下側、右側の画像が出た場合の得点を決めておく。このような勝負感覚は刺激になってゲームを高揚させる。本発明はハードウエアによる構成であるからビデオ・アクセラレータより高速であって、設計も容易である。【００４３】  図５は本発明による画像の制御に付き示したフロー図である。ゲーム機器を例にして説明したものである。図５において、Ｓ１０１は図４の３３に画像の表示情報をまず蓄える。ＦＰＧＡとかＲＯＭであれば、あらかじめ画像が蓄えられている。ＥＰＲＯＭ（ｅｒａｓａｂｌｅ  ａｎｄ  ｐｒｏｇｒａｍｍａｂｌｅ  ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ）とかＥＥＰＲＯＭ（ｅｌｅｃｔｒｉｃａｌ  ｅｒａｓａｂｌｅ  ａｎｄ  ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ）であれば応用に応じて図１のＣＰＵ１２より表示内容を書き換えることができる。【００４４】  Ｓ１０２はイベントの発生を待つ。この場合のイベントとは、例えばパチンコの玉が特定の箇所に入ったとか、スロットルマシーンの数字が特定の値になったことを意味する。Ｓ１０３はイベントが発生した。Ｓ１０４はそのイベントに応じた表示を指定の表示部に表示情報を送る。【００４５】  Ｓ１０５はＬＣＤｎｍ０を送られてきた情報を表示する。Ｓ１０６は次のイベントを待つ。Ｓ１０７はイベントが発生したかどうかチェックしている。Ｓ１０８は新しいイベントが発生したために次の表示内容を図４の３３から送る。【００４６】  Ｓ１０９は大当たりのイベントが発生した。全部の表示部を点灯する。この場合、図４３３の特定の同じ画像を一斉に表示してもよい。臨場感を高揚させるために表示画像を点滅させて音楽、音響を発してもよい。【００４７】  Ｓ１１０では次の新��なイベントを待つ。Ｓ１１１はイベントが発生した。Ｓ１１２は発生したイベントに応じた表示情報を送る。Ｓ１１３は表示部ＬＣＤｎｍ１を表示する。Ｓ１１４は次々に発生するイベントに応じた表示情報を送るのと特定した表示部に画像を表示する。これらの動作を繰り返す。【００４８】  以上説明したように本本発明による表示制御はハードウエアによって構成した画像メモリの内容を特定の表示部にイベントの発生に応じて表示する。画像メモリ３３はＦＰＧＡ，ＥＰＲＯＭ，ＥＥＲＯＭ等のハードウエアに画像、絵画が描かれている。【００４９】  従って、従来のビデオコントローラより高速に表示できてタイミング等の同期をとる必要もない。表示部とドライバ装置は固定であるから表示部ごとにドライバ装置を備える必要はない。【００５０】  このような画像表示には、従来ビデオ・カードをコンピュータ装置に備えている。ＶＧＡ（ｖｉｄｅｏ  ｇｒａｐｈｉｃ  ａｒｒａｙ）は、グラフイックス・チップの名称であってビデオ・カードの標準である。６４０ドット×４８０ドットの解像度で２６万２１４４色中１６色の同時発色が可能である。【００５１】  本発明によれば、回路構成は簡単になってコストも安価になる。画像メモリの内容はハードウエアで描かれているから高速表示が可能になる。かつタイミング等同期を考えてソフトウエアを設計する必要もないから装置の設計にかかる負担を軽減できる。なお、本発明による表示部の説明はＬＣＤを例にして述べているが他の表示素子ＬＥＤ，有機ＥＬ，無機ＥＬ，ＣＲＴ，等でも適用できる。
【図面の簡単な説明】
【００５２】
【図１】  本発明のシステム構成を示す実施形態の図である。
【図２】  ＬＣＤ表示部の構成を示す図である。
【図３】  画像メモリとドライバ、表示部の関係を示す図である。
【図４】  両像メモリと画像分割の関係と表示例を示す図である。
【図５】  画像表示のプロセスを示すフロー図である。
【符号の説明】
【００５３】  １１                        内部バスライン
１２、３１                  ＣＰＵ
１３                        ＲＯＭ、プログラムメモリ
１４                        ＲＡＭ
１５                        データメモリ
１６、３３                  画像メモリ
１７                        表示コントローラ
１８                        タイミングコントローラ
１９、３５、３６、３７ｍｎ  表示部
２０，２２、３８            接続線
２１、３４                  表示ドライバ装置
３２                        Ｉ／Ｏ部
ＬＣＤｎ１，ＬＣＤｎ２、ＬＣＤｎ３
ＬＣＤｎ４，ＬＣＤｎ５、ＬＣＤｎ６      表示装置の内容例
【図１】
2007011243.tif 000003
【図２】
2007011243.tif 000004
【図３】
2007011243.tif 000005
【図４】
2007011243.tif 000006
【図５】
2007011243.tif 000007