(57)【要約】【課題】  再配線構造を有する半導体装置において、支持板を使用することなく、また、ハンドリングによる破損のリスクも少ない状態で、工程数の増加を極力抑えることができる半導体装置およびその製造方法を提供することを目的とするものである。【解決手段】  半導体素子９と、この半導体素子９の主面に形成された複数の素子電極１１と、半導体素子９の主面側を覆う第１の絶縁膜１２と、一端部側が一部の素子電極１１に接続され、他端部側が、主面側に設けられた主面側外部接続用端子としての金属バンプ１９に接続された主面側再配置配線としての第１の金属配線層１５と、一端部側が前記一部の素子電極１１とは異なる素子電極１１に接続され、他端部側が半導体素子９の外周から主面とは反対の面に延びる裏面接続用配線としての第２の金属配線層１７と、各主面側部分を覆う第２の絶縁膜１８とを備えた。【選択図】    図１
2007059493.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの半導体素子と、この半導体素子の主面に形成されて前記半導体素子に電気的に接続された複数の素子電極と、これらの素子電極上に開口部を有し、半導体素子の主面側を覆う第１の絶縁膜と、一端部側が一部の素子電極に接続され、他端部側が、主面側に設けられた主面側外部接続用端子に接続された主面側再配置配線と、一端部側が前記一部の素子電極とは異なる素子電極に接続され、他端部側が半導体素子の外周から主面とは反対の面に延びる裏面接続用配線と、主面側再配置配線と主面側外部接続用端子との接続部を除く、第１の絶縁膜、主面側再配置配線および裏面接続用配線の各主面側部分を覆う第２の絶縁膜とを備えた半導体装置。
【請求項２】
少なくとも１つの半導体素子を備え、その主面上に前記半導体素子に接続された複数の素子電極が形成されているとともに、前記素子電極上に開口部を有し、半導体素子を覆う状態で保護膜が形成されてなる半導体チップを、半導体基板の主面上に複数形成する第１の工程と、
隣り合う半導体チップ同士の境界部分に溝を形成する第２の工程と、
前記素子電極の上に開口部を有する状態で前記保護膜を覆う第１の絶縁膜を形成する第３の工程と、
前記第１の絶縁膜上に、一端部が一部の素子電極に接続され、他端部が、主面側に設けられた主面側外部接続用端子に接続される主面側再配置配線と、一端部が他の素子電極に接続され、他端部が半導体素子の外周から主面とは反対の面に延びる裏面接続用配線を形成する第４の工程と、
前記第１の絶縁膜上に、前記主面側再配置配線の他端部が開口する状態で、主面側を覆うように第２の絶縁膜を形成する第５の工程と、
半導体基板の主面と反対側の面を前記裏面接続用配線の他端部が露出するまで研削する第６の工程と、
を含む半導体装置の製造方法。
【請求項３】
少なくとも１つの半導体素子と、この半導体素子の主面に形成されて前記半導体素子に電気的に接続された複数の素子電極と、これらの素子電極上に開口部を有し、半導体素子の主面側を覆う第１の絶縁膜と、一端部側が一部の素子電極に接続され、他端部側が、主面側に設けられた主面側外部接続用端子に接続された主面側再配置配線と、一端部側が前記一部の素子電極とは異なる素子電極に接続され、他端部側が半導体素子の外周から主面とは反対の面に延びる裏面接続用配線と、主面側再配置配線と主面側外部接続用端子との接続部を除く、第１の絶縁膜、主面側再配置配線および裏面接続用配線の各主面側部分を覆う第２の絶縁膜と、主面側再配置配線の他端部に接続された前記主面側外部接続用端子と、主面とは反対の面に形成されて、半導体素子の主面とは反対の面を覆うとともに裏面接続用配線の他端部に開口部を有するように形成されている第３の絶縁膜と、この第３の絶縁膜の開口部を介して裏面接続用配線の他端部とその一端部が接続される裏面配置配線と、裏面配置配線の他端部に開口部を有するように主面とは反対の面を覆う第４の絶縁膜と、この第４の絶縁膜の開口部を介して裏面配置配線の他端部に接続される裏面側外部接続用端子とを備えた半導体装置。
【請求項４】
少なくとも１つの半導体素子を備え、その主面上に前記半導体素子に接続された複数の素子電極が形成されているとともに、前記素子電極上に開口部を有し、半導体素子を覆う状態で保護膜が形成されてなる半導体チップを、半導体基板の主面上に複数形成する第１の工程と、
隣り合う半導体チップ同士の境界部分に溝を形成する第２の工程と、
前記素子電極の上に開口部を有する状態で前記保護膜を覆う第１の絶縁膜を形成する第３の工程と、
前記第１の絶縁膜上に、一端部が一部の素子電極に接続され、他端部が、主面側に設けられた主面側外部接続用端子に接続される主面側再配置配線と、一端部が他の素子電極に接続され、他端部が半導体素子の外周から主面とは反対の面に延びる裏面接続用配線を形成する第４の工程と、
前記第１の絶縁膜上に、前記主面側再配置配線の他端部が開口する状態で、主面側を覆うように第２の絶縁膜を形成する第５の工程と、
半導体基板の主面と反対側の面を前記裏面接続用配線の他端部が露出するまで研削する第６の工程と、
主面と反対側の面上に前記裏面接続用配線の他端部部分に開口部を有するように第３の絶縁膜を形成する第７の工程と、
前記第３の絶縁膜上に、前記裏面接続用配線の他端部にその一端部が接続されるとともに、その他端部に、主面と反対側の面に形成される裏面側外部接続用端子に接続される裏面配置配線を形成する第８の工程と、
前記裏面配置配線の他端部に開口部を有するように第４の絶縁膜を形成する第９の工程と、
前記主面側再配置配線の他端部に接続する外部接続用端子を形成する第１０の工程と、
個々の半導体チップの境界部に対応する箇所で分割する第１１の工程と、
を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の回路形成面から裏面に達する貫通電極を有する半導体装置ならびにその製造方法に係るものである。
【背景技術】
【０００２】
近年、情報通信機器や事務用電子機器などの電子機器の小型化および高機能化が進んでおり、これに伴って、前記電子機器に搭載される半導体集積回路装置等の半導体装置には、その小型化と共に、入出力のための外部端子の数を増加させることが要求されている。
【０００３】
これらの要求を実現させる技術として、半導体装置を半導体チップと同等の大きさに形成できるように外部端子を配置するＣＳＰ（Chip Size Package）技術や、ＴＡＢテープと呼ばれる薄膜上の配線基板を用いるＴ−ＢＧＡ（Tape-Ball Grid Array）技術の開発が進んでいる。
【０００４】
また一方では、樹脂またはセラミックスにモールドされた形で供給される一般的な半導体装置についても、ウェハプロセスの微細化によって、半導体チップサイズの縮小が可能となってきている。しかし、上述したように、外部端子数は増加傾向にあるために、半導体チップに形成される素子電極のサイズや素子電極間ピッチを狭くする必要があり、ワイヤーボンド等に支障を来たしてしまう。
【０００５】
このため、半導体ウェハプロセス終了後、ワイヤーボンディング工程の前に、ボンディング可能なピッチまで素子電極を広げる工程が必要となってきており、再配線技術（再配置配線技術）の開発が必要となってきている。
【０００６】
さらに、ベアチップを回路基板に直接実装する方法が開発され、品質保証された半導体装置の供給が望まれているが、前述したウェハプロセスの微細化に伴って、素子電極のサイズや素子電極間ピッチは狭くなっている。しかし、ベアチップを直接回路基板に実装するためには外部端子はある程度の大きさと間隔を有する必要があり、ここでも再配線技術（再配置配線技術）の開発が必要となっている。
【０００７】
以下に、従来の配線技術の一例であるウェハレベルＣＳＰ技術について図面を参照しながら説明する。このウェハレベルＣＳＰ技術は、半導体ウェハの状態において半導体チップの素子電極を外部と接続するための配線（再配線）および外部端子を形成する技術である。
【０００８】
図９および図１０は従来の半導体装置の一例を示す。図９は表面の部材を部分的に剥した状態を示す平面図であり、図１０は図９におけるＣ−Ｃ’線部の断面構成を示している。
【０００９】
図９および図１０に示すように、半導体チップ１００には半導体素子１１０を含めた回路が形成されており、半導体チップ１００の上面部分には、半導体チップ１００の電極である素子電極１０１と、保護膜（パッシベーション膜）１０２とが形成されており、保護膜（パッシベーション膜）１０２は素子電極１０１の上側で開口している。
【００１０】
保護膜１０２の上には第１の絶縁膜１０３が形成されており、絶縁膜１０３は素子電極１０１の上側に開口部１０４を有している。絶縁膜１０３の上には再配置配線としての金属配線層１０５が形成されており、金属配線層１０５は一方の端部が素子電極１０１と接続され、他方の端部がランド１０６と接続されている。
【００１１】
金属配線層１０５は、例えばスパッタ法によって形成されたＴｉ等のバリアメタルおよびＣｕ等からなる下部金属層１０５ａと、下部金属層の上方に電気めっき法によって形成されたＣｕ等からなる上部金属膜１０５ｂとによって構成されている。
【００１２】
また、第１の絶縁膜１０３の上には、金属配線層１０５およびランド１０６の周囲を覆って第２の絶縁膜１０８を形成しており、第２の絶縁膜１０８はランド１０６の上側に開口部を有している。第２の絶縁膜１０８の開口部にはランド１０６と接続される金属バンプ１０９が形成されている。
【００１３】
このように、従来の半導体装置では、半導体チップ１００の素子電極１０１を金属配線層１０５及びランド１０６を介して金属バンプ１０９と接続することにより、金属バンプ１０９を外部端子として利用できるように構成している。
【００１４】
また、上述した工程をすべてウェハ状態で行い、最終的に個々の半導体装置に分割することにより、金属バンプ１０９を半導体チップ１００の主面上に配置されて半導体チップ１００と同等の大きさをなす半導体装置が実現される。
【００１５】
一方、近年の半導体集積回路装置等の小型化、高性能化に伴って、複数個の半導体チップを配線基板上に搭載してモジュール化し、小型、高密度化を図ったマルチチップ型の半導体装置が提案されており、最近では、半導体チップを積層することにより実装面積を少なくする方法が提案されている。そして、半導体チップの積層によって実装面積を縮小するためには、貫通電極を有する半導体チップを用いることが有効であることがわかっている。貫通電極を形成するためには、エッチングなどの方法を用いて表面から裏面に達する貫通孔を形成しその貫通孔の内部を導電性材料で埋めることにより貫通電極を形成するのが一般的であるが、これには、エッチング加工や、導電性材料で貫通孔内部を埋める工程に時間がかかること、エッチングによる孔の深さが限られているために、貫通電極として機能させるためには基板本体の厚みを薄くする必要があり、工程内でのハンドリング時に破損する可能性が高く、歩留まりが良くないという問題があった。
【００１６】
上記問題に対する解決方法として、特許文献１には、基板本体の裏面に支持板を貼付け、貫通孔の内部に導電性材料を埋め込み貫通電極を形成し、最後に支持板を除去することにより、貫通電極を有する半導体装置を、半製品状態でのハンドリングによる破損を低減し、歩留まり良く製造する方法が提案されている。
【特許文献１】特開２００３−７９０９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、特許文献１に示した方法、つまり、基板本体の裏面に支持板を貼付け、貫通孔の内部に導電性材料を埋め込み貫通電極を形成し、最後に支持板を除去する方法には、次のような問題がある。
【００１８】
すなわち、支持板を裏面に貼り付けることにより工程途中における基板の強度は増し、ハンドリングによる破損は低減するが、支持板は最終的な半導体装置として必要な材料ではないため、工程数の増加と製造コストの増加が極めて多くなるという問題があった。
【００１９】
本発明は、上記課題を解決するものであり、再配線構造を有する半導体装置において、支持板を使用することなく、また、ハンドリングによる破損のリスクも少ない状態で、工程数の増加を極力抑えることができる半導体装置およびその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００２０】
上記課題を解決するために、本発明の半導体装置は、少なくとも１つの半導体素子と、この半導体素子の主面に形成されて前記半導体素子に電気的に接続された複数の素子電極と、これらの素子電極上に開口部を有し、半導体素子の主面側を覆う第１の絶縁膜と、一端部側が一部の素子電極に接続され、他端部側が、主面側に設けられた主面側外部接続用端子に接続された主面側再配置配線と、一端部側が前記一部の素子電極とは異なる素子電極に接続され、他端部側が半導体素子の外周から主面とは反対の面に延びる裏面接続用配線と、主面側再配置配線と主面側外部接続用端子との接続部を除く、第１の絶縁膜、主面側再配置配線および裏面接続用配線の各主面側部分を覆う第２の絶縁膜とを備えたことを特徴とする。
【００２１】
上記した構成により、主面側に再配置配線および外部接続用端子を備えた半導体装置において、主面と反対側の面に臨むようにその他端部を露出させることが可能な裏面接続用配線を形成することができ、この裏面接続用配線の裏面露出箇所を、主面と反対側の面に臨む裏面側外部接続用端子として利用したり、この裏面側外部接続用端子への接続用として利用したりすることができ、裏面側外部接続用端子を利用可能な半導体装置を得ることができる。また、裏面接続用配線と主面側再配置配線とは、構成材料のみならず、周囲の絶縁材料も同一の構成とすることができるので、より信頼性の高い半導体装置を得ることも可能である。
【００２２】
また、本発明の半導体装置の製造方法は、少なくとも１つの半導体素子を備え、その主面上に前記半導体素子に接続された複数の素子電極が形成されているとともに、前記素子電極上に開口部を有し、半導体素子を覆う状態で保護膜が形成されてなる半導体チップを、半導体基板の主面上に複数形成する第１の工程と、隣り合う半導体チップ同士の境界部分に溝を形成する第２の工程と、前記素子電極の上に開口部を有する状態で前記保護膜を覆う第１の絶縁膜を形成する第３の工程と、前記第１の絶縁膜上に、一端部が一部の素子電極に接続され、他端部が、主面側に設けられた主面側外部接続用端子に接続される主面側再配置配線と、一端部が他の素子電極に接続され、他端部が半導体素子の外周から主面とは反対の面に延びる裏面接続用配線を形成する第４の工程と、前記第１の絶縁膜上に、前記主面側再配置配線の他端部が開口する状態で、主面側を覆うように第２の絶縁膜を形成する第５の工程と、半導体基板の主面と反対側の面を前記裏面接続用配線の他端部が露出するまで研削する第６の工程と、を含むことを特徴とする。
【００２３】
上記方法により、貫通電極を有しない従来のウェハーレベルチップサイズパッケージの製造方法に、半導体チップの境界部分に溝を形成する工程を追加するのみで、それ以外は同様の工程で、主面と反対側の面に臨むようにその他端部を露出させることが可能な裏面接続用配線を形成することができ、この裏面接続用配線の裏面露出箇所を、主面と反対側の面に臨む裏面側外部接続用端子として利用したり、この裏面側外部接続用端子への接続用として利用したりすることができ、裏面側外部接続用端子を利用可能な半導体装置を製造することができる。
【００２４】
また、本発明の半導体装置は、少なくとも１つの半導体素子と、この半導体素子の主面に形成されて前記半導体素子に電気的に接続された複数の素子電極と、これらの素子電極上に開口部を有し、半導体素子の主面側を覆う第１の絶縁膜と、一端部側が一部の素子電極に接続され、他端部側が、主面側に設けられた主面側外部接続用端子に接続された主面側再配置配線と、一端部側が前記一部の素子電極とは異なる素子電極に接続され、他端部側が半導体素子の外周から主面とは反対の面に延びる裏面接続用配線と、主面側再配置配線と主面側外部接続用端子との接続部を除く、第１の絶縁膜、主面側再配置配線および裏面接続用配線の各主面側部分を覆う第２の絶縁膜と、主面側再配置配線の他端部に接続された前記主面側外部接続用端子と、主面とは反対の面に形成されて、半導体素子の主面とは反対の面を覆うとともに裏面接続用配線の他端部に開口部を有するように形成されている第３の絶縁膜と、この第３の絶縁膜の開口部を介して裏面接続用配線の他端部とその一端部が接続される裏面配置配線と、裏面配置配線の他端部に開口部を有するように主面とは反対の面を覆う第４の絶縁膜と、この第４の絶縁膜の開口部を介して裏面配置配線の他端部に接続される裏面側外部接続用端子とを備えたことを特徴とする。
【００２５】
また、本発明の半導体装置の製造方法は、少なくとも１つの半導体素子を備え、その主面上に前記半導体素子に接続された複数の素子電極が形成されているとともに、前記素子電極上に開口部を有し、半導体素子を覆う状態で保護膜が形成されてなる半導体チップを、半導体基板の主面上に複数形成する第１の工程と、隣り合う半導体チップ同士の境界部分に溝を形成する第２の工程と、前記素子電極の上に開口部を有する状態で前記保護膜を覆う第１の絶縁膜を形成する第３の工程と、前記第１の絶縁膜上に、一端部が一部の素子電極に接続され、他端部が、主面側に設けられた主面側外部接続用端子に接続される主面側再配置配線と、一端部が他の素子電極に接続され、他端部が半導体素子の外周から主面とは反対の面に延びる裏面接続用配線を形成する第４の工程と、前記第１の絶縁膜上に、前記主面側再配置配線の他端部が開口する状態で、主面側を覆うように第２の絶縁膜を形成する第５の工程と、半導体基板の主面と反対側の面を前記裏面接続用配線の他端部が露出するまで研削する第６の工程と、主面と反対側の面上に前記裏面接続用配線の他端部部分に開口部を有するように第３の絶縁膜を形成する第７の工程と、前記第３の絶縁膜上に、前記裏面接続用配線の他端部にその一端部が接続されるとともに、その他端部に、主面と反対側の面に形成される裏面側外部接続用端子に接続される裏面配置配線を形成する第８の工程と、前記裏面配置配線の他端部に開口部を有するように第４の絶縁膜を形成する第９の工程と、前記主面側再配置配線の他端部に接続する外部接続用端子を形成する第１０の工程と、個々の半導体チップの境界部に対応する箇所で分割する第１１の工程と、を含むことを特徴とする。
【００２６】
上記した構成および方法により、主面側に再配置した主面側外部接続用端子を備え、主面とは反対側にも裏面側外部接続用端子を備えた半導体装置を得ることができる。また、裏面接続用配線と主面側再配置配線とは、構成材料のみならず、周囲の絶縁材料も同一の構成とすることができるので、より信頼性の高い半導体装置を得ることも可能である。
【００２７】
また、貫通電極を有しない従来のウェハーレベルチップサイズパッケージの製造方法に、半導体チップの境界部分に溝を形成する工程を追加するのみで、それ以外は同様の工程で主面と反対側の面に裏面側外部接続用端子に接続する裏面接続用配線を形成することができ、また、さらに裏面側外部接続用端子を形成する工程としては、主面上に主面側再配置配線および主面側外部接続用端子を形成する場合と同様の材料および設備を使用して裏面側外部接続用端子を形成することが可能となるので、工程数および製造コストの増加を極力抑えた状態で、チップ積層が可能な半導体装置を得ることができる。
【発明の効果】
【００２８】
本発明によれば、半導体素子などに貫通孔を設けなくても、裏面側外部接続用端子を形成したり、裏面側外部接続用端子を接続可能な裏面接続用配線を形成することができるので、貫通電極を設ける場合のような多くの手間や時間や別途部品などを設けなくて済んで、工程数および製造コストの増加、製造リードタイムの増加を極力抑えて製造することが出来る。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態について図面を参照しながら説明する。図１および図２は、本発明の第１の実施の形態に係る半導体装置を示し、図１は表面の部材を部分的にはがした状態を示す平面図であり、図２（ａ）は図１におけるＡ−Ａ’線で切断した断面構成を示しており、図２（ｂ）は図１におけるＢ−Ｂ’線で切断した断面構成を示している。
【００３０】
図１および図２（ａ）、（ｂ）に示すように、本発明の第１の実施の形態に係る半導体装置は、後述する半導体チップ１０に、第１の絶縁膜１３、第１の金属配線層（主面側再配置配線）１５、ランド１６、第２の金属配線層（裏面接続用配線）１７、第２の絶縁膜１８、金属バンプ（主面側外部接続用端子）１９を形成した構成とされている。
【００３１】
ここで、半導体チップ１０は、少なくとも１つの半導体素子９と、この半導体素子９の主面上に複数設けられて半導体素子９に電気的に接続された素子電極１１と、半導体素子９の主面側を覆って保護するチッ化シリコンからなる保護膜（パッシベーション膜）１２とから構成されている。なお、保護膜１２は、半導体素子９の主面上に、素子電極１１の箇所が開口する状態で形成されている。また、主面とは、図２において上面側となる面であり、半導体素子９においては素子電極１１が設けられ、半導体装置においては、後述する金属バンプ１９が設けられている側の面（以下に述べる、半導体素子９の主面、半導体装置の主面、半導体基板１の主面、半導体チップ１０の主面の、何れの場合も含む）である。
【００３２】
半導体チップ１０の保護膜１２の上には（すなわち、半導体素子９の上に保護膜１２を介して）、感光性絶縁材料からなる第１の絶縁膜１３が形成されており、素子電極１１の上側には第１の絶縁膜１３の開口部１４が形成されている。
【００３３】
第１の絶縁膜１３の上および外周には、ほぼ主面側再配置配線として機能する第１の金属配線層１５と、裏面接続用配線としての第２の金属配線層１７とが形成されている。第１、第２の金属配線層１５、１７は、例えばスパッタ法によって形成されるＴｉのバリアメタルとＣｕとからなる下部金属層と、例えば電気めっき法によって形成されるＣｕからなる上部金属膜とで構成されている。
【００３４】
ここで、第１の金属配線層１５は、Ｃｕからなり、一端部が第１の絶縁膜１３の開口部１４を通して素子電極１１と接続され、他端部が、主面側外部接続用端子としての金属バンプ１９に接続するランド１６と接続されており、これらの第１の金属配線層１５およびランド１６により主面側再配置配線として機能する。第２の金属配線層１７は、一端部が第１の絶縁膜１３の開口部１４を通して素子電極１１と接続され、他端部が第１の絶縁膜１３の外周に突出して主面と反対の面（裏面と称す）まで延設されている。すなわち、素子電極１１に一端部が接続されている第２の金属配線層１７の他端側は、半導体チップ１０の半導体素子９よりも外周側から半導体装置における主面と反対の面側（裏面側）に延びる形状に形成されており、この第２の金属配線層１７の他端側は半導体装置における裏面に露出して、裏面接続用配線として機能する。
【００３５】
ランド１６の周囲と、第１、第２の金属配線層１５、１７、ならびに第１の絶縁膜１３の上には、熱硬化性のエポキシ樹脂からなる第２の絶縁膜１８が形成されている。第２の絶縁膜１８はランド１６の上側に開口部を有し、この第２の絶縁膜１８の開口部にはランド１６と接続して主面側外部接続用端子をなす半田の金属バンプ１９が形成されている。
【００３６】
なお、下部金属層のバリアメタルを構成する材料はＴｉに限られず、第１の絶縁膜１３との強い密着性を有し、第１、第２の金属配線層１５、１７のエッチング液に対するバリア性を有する材料であれば良く、例えばＴｉＷやＣｒ等を用いても良い。また、下部金属層の下部金属膜および上部金属膜およびランド１６を構成する材料はＣｕに限られず、導電性を有する材料であれば良く、それぞれが異なる導電性材料により構成されていても良い。また、第１、第２の金属配線層１５、１７とランド１６とは、一工程で形成しても良いし、別々の工程で形成しても良い。また、第２の絶縁膜１８についても熱硬化性エポキシ樹脂に限られず、絶縁性を有する材料であれば良く、例えば第１の絶縁膜１３と同一の、感光性絶縁材料でも良い。
【００３７】
次に、この半導体装置の製造方法について図面を参照しながら説明する。
図３（ａ）〜図３（ｆ）および図４（ａ）〜図４（ｂ）は、本発明の第１の実施の形態にかかる半導体装置２０の製造方法を示しており、図１のＡ−Ａ’線から矢視した断面構成を工程順に示している。また、図５（ａ）〜図５（ｆ）および図６（ａ）〜図６（ｂ）は、同実施の形態にかかる半導体装置２０の製造方法を示しており、図１のＢ−Ｂ’線から矢視した断面構成を工程順に示している。
【００３８】
まず、図３（ａ）、図５（ａ）に示すように、半導体ウェハからなる半導体基板１の主面上に、複数の半導体チップ１０を形成する。各半導体チップ１０には、少なくとも１つの半導体素子９と、この半導体素子９に電気的に接続された素子電極１１と、この素子電極１１の上側で開口するチッ化シリコンからなる保護膜（パッシベーション膜）１２とが形成されており、半導体チップ１０の主面上に素子電極１１が形成され、素子電極１１上の開口部を除いて、半導体素子９を覆う状態で形成されている。
【００３９】
次に、図３（ｂ）、図５（ｂ）に示すように、半導体基板１における各半導体チップ１０の境界部分にダイシングソーを用いて溝２５を形成する。
次に、図３（ｃ）、図５（ｃ）に示すように、素子電極１１の上に開口部１４を有する状態で溝２５および保護膜１２を覆うように、感光性絶縁材料からなる第１の絶縁膜１３を形成する。
【００４０】
次に、図３（ｄ）、図５（ｄ）に示すように、第１の絶縁膜１３上に、一端部が素子電極１１に接続され他端部が最終的に主面上に形成されるランド１６に接続される第１の金属配線層１５と、一端部が素子電極１１に接続され他端部が前記溝２５に対応する箇所まで延設される第２の金属配線層１７と、下端側が第１の金属配線層１５の他端部に接続され、上端側が主面上に形成される外部接続用端子としての金属バンプ１９に接続されるランド１６とを同時に形成する。
【００４１】
次に、図３（ｅ）、図５（ｅ）に示すように、第１の絶縁膜１３上に、ランド１６の上方が開口する状態で、ランド１６の周囲および第１、第２の金属配線層１５、１７の主面側を覆うように、熱硬化性のエポキシ樹脂を用いて第２の絶縁膜１８を形成する。
【００４２】
次に、図３（ｆ）、図５（ｆ）に示すように、半導体基板の主面と反対側の面を所定量研削し、第２の金属配線層１７の他端部を裏面に露出させる。
次に、図４（ａ）、図６（ａ）に示すように、ランド１６の上部に半田ボールを載置して溶融することにより主面側外部接続用端子である金属バンプ１９を形成する。なお、金属バンプ１９を形成する方法は、ボール搭載法に限られず、所定の開口部を有するメタルマスクを使用してクリーム半田を印刷して溶融する印刷法等を用いても良い。
【００４３】
次に、図４（ｂ）、図６（ｂ）に示すように、ダイシングにより、個々の半導体チップ１０に対応するように分割する。これにより、主面側に、主面側外部接続用端子としての金属バンプ１９が形成され、また、主面とは反対側にも、裏面側外部接続用端子に接続したり、その他端部自体を裏面側外部接続用端子として利用可能な第２の金属配線層１７が形成された半導体装置２０を形成できる。
【００４４】
この半導体装置の構成により、半導体装置における裏面側に、素子電極１１と電気的に接続された第２の金属配線層１７の他端部を露出させることができて、この他端部に裏面側外部接続用端子を接続したり、それ自体を裏面側外部接続用端子として利用することが可能となる。このように、裏面接続用配線としての第２の金属配線層１７の他端部を半導体素子９の外周から裏面に延びる形状に形成して、裏面側に露出させることで、裏面側外部接続用端子を設けることが可能な半導体装置を、少ない工程で安価に（したがって製造リードタイムの増加を極力抑えて）製造することができる。
【００４５】
つまり、従来においては、主面と反対側に外部接続用端子を設けるために、貫通孔をエッチング加工などにより形成して、導電性材料で貫通孔を埋める工程を必要としたり、半導体基板の裏面に支持板を貼り付けたり、この後に、支持板を除去する必要があったりして、極めて、多くの工程を必要とするとともに、工程内でのハンドリングによる破損を生じたり、最終的に不要となる支持板を用い、かつ除去する必要があり、製造コストの増加や、歩留まりの低下を招いていた。しかし、上記した本発明の製造方法によれば、貫通電極を有しない従来のウェハーレベルチップサイズパッケージの製造方法に、半導体チップ１０の境界部分に溝２５を形成する工程を追加するのみで、それ以外は同様の工程で主面と反対側の面にも外部接続用端子を設けることが可能な半導体装置を得ることができるので、これにより、極めて製造コストを低減することができる。
【００４６】
また、主面上の外部接続用端子としての金属バンプ１９に接続するランド１６およびこのランド１６を接続する第１金属配線層１５と、主面と反対側の裏面に露出する第２の金属配線層１７との構成材料が同一であり、しかも、周囲の絶縁材料である第２の絶縁膜１８も同一の構成となり、より信頼性の高い半導体装置が得られる。
【００４７】
次に、本発明の第２の実施の形態に係る半導体装置およびその製造方法について説明する。図７（ａ）、（ｂ）は、本発明の第２の実施の形態に係る半導体装置の断面構造を示しており、本発明の第１の実施の形態に係る半導体装置の断面構造を示す図２（ａ）、（ｂ）に対応するものである。
【００４８】
図７（ａ）、（ｂ）に示すように、本発明の第２の実施の形態に係る半導体装置は、概略的には、本発明の第１の実施の形態に係る半導体装置の主面と反対の面に、さらに、第３の絶縁膜２０、第３の金属配線層２１、第４の絶縁膜２３、および金属バンプ２４を設けたものである。
【００４９】
以下、本発明の第２の実施の形態に係る半導体装置について詳述する。
この半導体装置においても、前述した本発明の第１の実施の形態に係る半導体装置の場合と同様に、半導体チップ１０は、少なくとも１つの半導体素子９と、この半導体素子９の主面上に複数設けられて半導体素子９に電気的に接続された素子電極１１と、半導体素子９の主面側を覆って保護するチッ化シリコンからなる保護膜（パッシベーション膜）１２とから構成されている。なお、保護膜１２は、半導体素子９の主面上に、素子電極１１の箇所が開口する状態で形成されている。
【００５０】
半導体チップ１０の保護膜１２の上には（すなわち、半導体素子９の上に保護膜１２を介して）、感光性絶縁材料からなる第１の絶縁膜１３が形成されており、素子電極１１の上側には第１の絶縁膜１３の開口部１４が形成されている。
【００５１】
第１の絶縁膜１３の上および外周には、主面側再配置配線としての第１の金属配線層１５と、裏面接続用配線としての第２の金属配線層１７とが形成されている。第１、第２の金属配線層１５、１７は、例えばスパッタ法によって形成されるＴｉのバリアメタルとＣｕとからなる下部金属層と、例えば電気めっき法によって形成されるＣｕからなる上部金属膜とで構成されている。
【００５２】
ここで、第１の金属配線層１５は、Ｃｕからなり、一端部が第１の絶縁膜１３の開口部１４を通して素子電極１１と接続され、他端部が、主面側外部接続用端子としての金属バンプ１９に接続するランド１６と接続されており、主面側再配置配線として機能する。第２の金属配線層１７は、一端部が第１の絶縁膜１３の開口部１４を通して素子電極１１と接続され、他端部が第１の絶縁膜１３の外周に突出して主面と反対の面（裏面と称す）まで延設されている。すなわち、素子電極１１に一端部が接続されている第２の金属配線層１７の他端側は、半導体チップ１０の半導体素子９よりも外周側から半導体装置における主面と反対の面側（裏面側）に延びる形状に形成されており、この第２の金属配線層１７の他端側は半導体装置における裏面に露出して、裏面接続用配線として機能する。
【００５３】
ランド１６の周囲と、第１、第２の金属配線層１５、１７、ならびに第１の絶縁膜１３の上には、熱硬化性のエポキシ樹脂からなる第２の絶縁膜１８が形成されている。第２の絶縁膜１８はランド１６の上側に開口部を有し、この第２の絶縁膜１８の開口部にはランド１６と接続して主面側外部接続用端子をなす半田の金属バンプ１９が形成されている。
【００５４】
上述したように、素子電極１１に一端部側が接続されている第２の金属配線層１７の他端部側は、半導体チップ１０の半導体素子９よりも外周側から半導体装置における主面と反対の面側（裏面側）に延びる形状に形成されている。また、第２の金属配線層１７の裏面側箇所には、感光性絶縁材料からなる第３の絶縁膜２０が、半導体素子９の裏面側を覆うとともに第２の金属配線層１７の裏面部分に開口部を有するように形成され、また、その開口部を介して第２の金属配線層１７と接続されるように、裏面配置配線としての第３の金属配線層２１が形成されている。
【００５５】
ここで、第３の金属配線層２１は、半導体装置の裏面側の配置配線として内側に延びるように形成されており、第３の絶縁膜２０および第３の金属配線層２１の裏面側には、感光性絶縁材料からなる第４の絶縁膜２３が、第３の金属配線層２１の他端部のランド形状部分に開口部を有するように形成されている。そしてさらに、第３の金属配線層２１の他端部に対応する開口部では、この第３の金属配線層２１の他端部と接続して裏面側外部接続用端子をなす半田の金属バンプ２４が形成されている。
【００５６】
次に、この第２の実施の形態に係る半導体装置の製造方法について図面を参照しながら説明する。
この半導体装置の製造方法の前半の製造工程（第２の金属配線層１７を形成して裏面側に露出させる工程まで）、すなわち、図３（ａ）〜図３（ｆ）、図５（ａ）〜図５（ｆ）に示す工程については第１の実施の形態と同様であるため、その説明は省略する。
【００５７】
この半導体装置は、図３（ａ）〜図３（ｆ）、図５（ａ）〜図５（ｆ）に示した工程を経た後、図８（ａ）〜図８（ｅ）に示す工程を経ることにより製造される。まず、図８（ａ）に示すように、主面と反対側の面（裏面）上を覆い、第２の金属配線層１７の他端部に開口部を有するように、感光性絶縁材料からなる第３の絶縁膜２０を形成する。
【００５８】
次に、図８（ｂ）に示すように、第３の絶縁膜２０上に、第２の金属配線層１７の他端部と接続する、Ｃｕからなる第３の金属配線層２１（および第３の金属配線層２１の他端部のランド形状部分）を形成する。
【００５９】
次に、図８（ｃ）に示すように、第３の金属配線層２１の他端部に開口部を有するように感光性絶縁材料からなる第４の絶縁膜２３を形成する。
次に、図８（ｄ）に示すように、第３の金属配線層２１の他端部（ランド形状部分）に半田ボールを載置して溶融することにより裏面側外部接続用端子である金属バンプ２４を形成し、第３の金属配線層２１の他端部（ランド形状部分）に半田ボールを載置して溶融することにより外部接続用端子である金属バンプ２４を形成する。
【００６０】
次に、図８（ｅ）に示すように、ダイシングにより、個々の半導体チップ１０に対応するように分割する。これにより、主面側に、主面側外部接続用端子としての金属バンプ１９が形成され、また、主面とは反対側の裏面にも、裏面側外部接続用端子としての金属バンプ２４が形成され、このチップ金属バンプ２４にさらに積層およびフリップチップ実装が可能な半導体装置が得られる。
【００６１】
このような半導体装置の構成並びに製造方法によっても、従来のウェハーレベルチップサイズパッケージの製造方法と比較して、半導体チップ１０の境界部分に溝２５を形成する工程を追加するのみで、それ以外は同様の工程で主面と反対側の面に裏面側外部接続用端子としての金属バンプ２４を形成することができる。また、裏面側外部接続用端子としての金属バンプ２４を形成する工程としては、主面上に第１の金属配線層１５や第２の金属配線層１７を形成する場合と同様の材料および設備を使用して裏面側外部接続用端子を形成することが可能となるので、工程数および製造コストの増加を極力抑えた状態で、チップ積層が可能な半導体装置を得ることができる。
【産業上の利用可能性】
【００６２】
本発明の半導体装置とその製造方法は、再配置配線構造を有する半導体装置を製造するにあたり、製造コストの増大を極力抑制し、ハンドリングによる歩留まり低減を抑制した状態で、貫通電極を有する半導体装置と同等以上の機能を有する、チップ積層およびフリップチップ実装が可能な半導体装置を得る手法として有用である。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施の形態に係る半導体装置を示し、表面の部材を部分的にはがした状態を示す平面図
【図２】（ａ）は同実施の形態に係る半導体装置を示し、図１におけるＡ−Ａ’線で切断した断面構成を示す断面図、（ｂ）は同実施の形態にかかる半導体装置を示し、図１におけるＢ−Ｂ’線で切断した断面構成を示す断面図
【図３】（ａ）〜（ｆ）はそれぞれ、本発明の第１の実施の形態に係る半導体装置の製造方法を示し、図１におけるＡ−Ａ’線部の断面構成を工程順に示す断面図
【図４】（ａ）〜（ｂ）はそれぞれ、本発明の第１の実施の形態に係る半導体装置の製造方法を示し、図１におけるＡ−Ａ’線部の断面構成を工程順に示す断面図
【図５】（ａ）〜（ｆ）はそれぞれ、本発明の第１の実施の形態に係る半導体装置の製造方法を示し、図１におけるＢ−Ｂ’線部の断面構成を工程順に示す断面図
【図６】（ａ）〜（ｂ）はそれぞれ、本発明の第１の実施の形態に係る半導体装置の製造方法を示し、図１におけるＢ−Ｂ’線部の断面構成を工程順に示す断面図
【図７】（ａ）および（ｂ）はそれぞれ、本発明の第２の実施の形態に係る半導体装置の断面構成を示す断面図
【図８】（ａ）〜（ｅ）はそれぞれ、本発明の第２の実施の形態に係る半導体装置の製造方法を示し、図７（ａ）に示す断面構成を工程順に示す断面図
【図９】従来の半導体装置を示し、表面の部材を部分的にはがした状態を示す平面図
【図１０】従来の半導体装置を示し、図９のＣ−Ｃ’線部における断面構成を示す断面図
【符号の説明】
【００６４】
９          半導体素子
１０        半導体チップ
１１        素子電極
１２        保護膜
１３        第１の絶縁膜
１５        第１の金属配線層（主面側再配置配線）
１６        ランド（主面側再配置配線）
１７        第２の金属配線層（裏面接続用配線）
１８        第２の絶縁膜
１９        金属バンプ（主面側外部接続用端子）
２０        第３の絶縁膜
２１        第３の金属配線層
２３        第４の絶縁膜
２４        金属バンプ（裏面側外部接続用端子）
【図１】
2007059493.tif 000003
【図２】
2007059493.tif 000004
【図３】
2007059493.tif 000005
【図４】
2007059493.tif 000006
【図５】
2007059493.tif 000007
【図６】
2007059493.tif 000008
【図７】
2007059493.tif 000009
【図８】
2007059493.tif 000010
【図９】
2007059493.tif 000011
【図１０】
2007059493.tif 000012