(57)【要約】【課題】低振幅ＬＶＤＳに好適な半導体装置と信号伝達システムを提供する【解決手段】第１動作電圧側に第１電流源ＭＯＳＦＥＴを設け、その電流を入力信号に対応して第１差動ＭＯＳＦＥＴ対によりスイッチして一対の出力端子の一方に流す。第２動作電圧側に第２電流源ＭＯＳＦＥＴを設け、その電流を上記入力信号に対応して第２差動ＭＯＳＦＥＴ対によりスイッチして上記一対の出力端子の他方に流す。上記入力信号に対応して第１又は第２のスイッチ素子を介して取り出された上記出力電圧のうちの一方のレベルと第１基準電圧とを第１差動増幅回路で比較して、一致させるように上記第１電流源ＭＯＳＦＥＴのゲート電圧を制御する。第２差動増幅回路により上記一対の出力端子から出力される出力電圧の中点電圧が第２基準電圧に一致するように上記第２電流源ＭＯＳＦＥＴのゲート電圧を制御する。【選択図】図１
2007174030.tif 000002
【特許請求の範囲】
【請求項１】
第１動作電圧側に設けられた第１電流源ＭＯＳＦＥＴと、
上記第１電流源ＭＯＳＦＥＴの電流をスイッチして一対の出力端子に流す第１差動ＭＯＳＦＥＴ対と、
第２動作電圧側に設けられた第２電流源ＭＯＳＦＥＴと、
上記第２電流源ＭＯＳＦＥＴの電流をスイッチして上記一対の出力端子に流す第２差動ＭＯＳＦＥＴ対と、
第１差動増幅回路と、
第２差動増幅回路と、
上記一対の出力端子から出力される出力電圧の中点電圧を形成する抵抗手段と、
上記一対の出力端子の出力電圧を取り出す第１及び第２スイッチ素子とを含み、
上記第１差動ＭＯＳＦＥＴを入力信号に対応した第１制御信号で制御し、上記第２差動ＭＯＳＦＥＴを上記入力信号に対応した第２制御信号で制御して上記一対の出力端子から正／負の差動電流を出力し、
上記第１及び第２スイッチ素子は、上記第１又は第２制御信号により制御されて、上記出力電圧のうちの一方のレベルを上記第１差動増幅回路の一方の入力に供給し、
上記第１差動増幅回路は、第１基準電圧が供給されて上記出力電圧のうちの一方のレベルが上記第１基準電圧に一致するように上記第１電流源ＭＯＳＦＥＴのゲート電圧を形成し、
上記第２差動増幅回路は、第２基準電圧が供給されて抵抗手段で形成された中点電圧が上記第２基準電圧に一致するように上記第２電流源ＭＯＳＦＥＴのゲート電圧を形成してなる信号出力回路を備えてなることを特徴とする半導体装置。
【請求項２】
請求項１において、
上記第１電流源ＭＯＳＦＥＴ及び第１差動ＭＯＳＦＥＴ対は、ＰチャネルＭＯＳＦＥＴから構成され、
上記第２電流源ＭＯＳＦＥＴ及び第２差動ＭＯＳＦＥＴ対は、ＮチャネルＭＯＳＦＥＴから構成され、
上記第１及び第２スイッチ素子は、ＮチャネルＭＯＳＦＥＴで構成され、
上記第１基準電圧と第２基準電圧とは直列抵抗回路で形成され、出力電圧の中点電圧に対応された第２基準電圧に対して上記第１基準電圧が出力信号振幅の１／２の電圧差を持つことを特徴とする半導体装置。
【請求項３】
請求項２において、
シリコンバンドギップに対応した基準電圧発生回路と、外付抵抗端子とを更に備え、
上記直列抵抗回路には、上記基準電圧発生回路で形成された基準電圧と、上記外付抵抗端子に接続される抵抗素子とで設定される定電流が流れるようにされることを特徴とする半導体装置。
【請求項４】
請求項３において、
上記第１差動増幅回路及び第２差動増幅回路の信号帰還経路には、位相補償用キャパシタが更に設けられてなることを特徴とする半導体装置。
【請求項５】
信号出力回路を備えた第１半導体装置と、
信号入力回路を備えた第２半導体装置と、
上記信号出力回路の出力端子と上記信号入力回路の入力端子とを接続する信号伝達配線と、
上記信号入力回路の入力端子間に設けられた抵抗素子とを備え、
上記第１半導体装置の信号出力回路は、
第１動作電圧側に設けられた第１電流源ＭＯＳＦＥＴと、
上記第１電流源ＭＯＳＦＥＴの電流をスイッチして一対の出力端子に流す第１差動ＭＯＳＦＥＴ対と、
第２動作電圧側に設けられた第２電流源ＭＯＳＦＥＴと、
上記第２電流源ＭＯＳＦＥＴの電流をスイッチして上記一対の出力端子に流す第２差動ＭＯＳＦＥＴ対と、
第１差動増幅回路と、
第２差動増幅回路と、
上記一対の出力端子から出力される出力電圧の中点電圧を形成する抵抗手段と、
上記一対の出力端子の出力電圧を取り出す第１及び第２スイッチ素子とを含み、
上記第１差動ＭＯＳＦＥＴを入力信号に対応した第１制御信号で制御し、上記第２差動ＭＯＳＦＥＴを上記入力信号に対応した第２制御信号で制御して上記一対の出力端子から正／負の差動電流を出力し、
上記第１及び第２スイッチ素子は、上記第１又は第２制御信号により制御されて、上記出力電圧のうちの一方のレベルを上記第１差動増幅回路の一方の入力に供給し、
上記第１差動増幅回路は、第１基準電圧が供給されて上記出力電圧のうちの一方のレベルが上記第１基準電圧に一致するように上記第１電流源ＭＯＳＦＥＴのゲート電圧を形成し、
上記第２差動増幅回路は、第２基準電圧が供給されて抵抗手段で形成された中点電圧が上記第２基準電圧に一致するように上記第２電流源ＭＯＳＦＥＴのゲート電圧を形成し、
上記第２半導体装置の信号入力回路は、
一対の入力端子と、
上記一対の入力端子に入力端子が接続された差動回路を有する、
ことを特徴とする信号伝達システム。
【請求項６】
請求項５において、
上記抵抗素子は、上記第２半導体装置に内蔵されることを特徴とする信号伝達システム。
【請求項７】
請求項６において、
上記第１電流源ＭＯＳＦＥＴ及び第１差動ＭＯＳＦＥＴ対は、ＰチャネルＭＯＳＦＥＴから構成され、
上記第２電流源ＭＯＳＦＥＴ及び第２差動ＭＯＳＦＥＴ対は、ＮチャネルＭＯＳＦＥＴから構成され、
上記第１及び第２スイッチ素子は、ＮチャネルＭＯＳＦＥＴで構成され、
上記第１基準電圧と第２基準電圧とは直列抵抗回路で形成され、出力電圧の中点電圧に対応された第２基準電圧に対して上記第１基準電圧が出力信号振幅の１／２の電圧差を持つことを特徴とする信号伝達システム。
【請求項８】
請求項７において、
シリコンバンドギップに対応した基準電圧発生回路と、外付抵抗端子とを更に備え、
上記直列抵抗回路には、上記基準電圧発生回路で形成された基準電圧と、上記外付抵抗端子に接続される抵抗素子とで設定される定電流が流れるようにされることを特徴とする信号伝達システム。
【請求項９】
請求項８において、
上記第１差動増幅回路及び第２差動増幅回路の信号帰還経路には、位相補償用キャパシタが更に設けられてなることを特徴とする信号伝達システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置と信号伝達システムに関し、例えばＬＶＤＳ（Low Voltage Differential Signaling) の信号出力回路とそれを用いた信号伝達システムに適用して有効な技術に関するものである。
【背景技術】
【０００２】
ＬＶＤＳを用いたクロック信号をＬＶＤＳにより送信するものが特開２００２−２３２４９０公報により提案されている。ＥＣＬ又はＬＶＤＳを切り換えることが可能にされた出力回路が特開２００３−１５２５２２公報により提案されている。しかしながら、ＬＶＤＳの信号出力回路そのものは開示されていない。
【特許文献１】特開２００２−２３２４９０公報
【特許文献２】特開２００３−１５２５２２公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図６には、本願発明に先立って検討されたＬＶＤＳ信号伝達システムの回路図が示されている。半導体装置ＬＳＩ１０に設けられた信号出力回路は、ＰチャネルＭＯＳＦＥＴＱＰ１とＱＰ２及びＮチャネルＭＯＳＦＥＴＱＮ１とＱＮ２によりブリッジ回路が構成され、送信信号である入力信号ＩＮに対応して形成された制御信号ＳＷ１，／ＳＷ１とＳＷ２，／ＳＷ２により上記ＭＯＳＦＥＴＱＰ２とＱＮ１又はＱＰ１とＱＮ２のいずれかをオン状態にして出力端子ＰＯＵＴ（＋）とＭＯＵＴ（−）から正／負に切り換えられる電流信号を送出する。上記電流信号は、信号伝達配線を介して外付抵抗Ｒ２０に流れて正／負の相補信号が半導体装置ＬＳＩ２０に設けられた受信回路の入力端子ＰＩＮ（＋）とＭＩＮ（−）に入力される。
【０００４】
上記受信回路の入力端子ＰＩＮとＭＩＮに供給される入力電圧は、３５０ｍＶのような小振幅にするために、上記抵抗Ｒ２０は抵抗値が所望の抵抗値となるように選別された外付抵抗素子が用いられる。また、上記電流信号も高精度に設定するためにシリコンバンドギップ回路ＢＧＲで形成された定電圧を差動増幅回路ＯＰ１２と電圧−電流変換用のＭＯＳＦＥＴＱＮ６を介して外付抵抗Ｒ３０に供給して定電流を形成する。この定電流はダイオード形態のＰチャネルＭＯＳＦＥＴＱＰ４に供給される。このＭＯＳＦＥＴＱＰ４と電流ミラー形態にＰチャネルＭＯＳＦＥＴＱＰ３を接続して上記ＰチャネルＭＯＳＦＥＴＱＰ１とＱＰ２のソースに定電流Ｉが流れるようにする。２つの抵抗Ｒ２は、上記出力端子ＰＯＵＴとＭＯＵＴとの間に直列に接続されて出力信号の中点電圧を形成する。この中点電圧は、上記外付抵抗Ｒ３０に与えられる定電圧とを差動増幅回路ＯＰ１１で比較され、両者が同じになるように上記ＮチャネルＭＯＳＦＥＴＱＮ１とＱＮ２に流れる電流を制御するＮチャネルＭＯＳＦＥＴＱＮ３のゲート電圧を形成する。キャパシタＣ１０，Ｃ１１及びＣ１２，Ｃ１３は、安定化キャパシタである。
【０００５】
本願発明においては、上記ＬＶＤＳの更なる低振幅化、例えば信号振幅が１５０ｍＶのように従来の１／３のような低振幅化と、素子数削減に向けて上記のようなＬＶＤＳの改良を検討した。この検討の結果、半導体装置での素子ばらつきや電源電圧、温度変化の影響が無視できなくなり、更なる信号振幅に対する配慮が必要であることに至った。
【０００６】
本発明の目的は、低振幅ＬＶＤＳに好適な半導体装置と信号伝達システムを提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、第１動作電圧側に第１電流源ＭＯＳＦＥＴを設け、その電流を入力信号に対応して第１差動ＭＯＳＦＥＴ対によりスイッチして一対の出力端子の一方に流す。第２動作電圧側に第２電流源ＭＯＳＦＥＴを設け、その電流を上記入力信号に対応して第２差動ＭＯＳＦＥＴ対によりスイッチして上記一対の出力端子の他方に流す。上記入力信号に対応して第１又は第２のスイッチ素子を介して取り出された上記出力電圧のうちの一方のレベルと第１基準電圧とを第１差動増幅回路で比較して、一致させるように上記第１電流源ＭＯＳＦＥＴのゲート電圧を制御する。第２差動増幅回路により上記一対の出力端子から出力される出力電圧の中点電圧が第２基準電圧に一致するように上記第２電流源ＭＯＳＦＥＴのゲート電圧を制御する。
【０００８】
本願において開示される発明のうち他の代表的なものの概要を簡単に説明すれば、下記の通りである。すなわち、信号出力回路を備えた第１半導体装置と、信号入力回路を備えた第２半導体装置及び上記信号出力回路の出力端子と上記信号入力回路の入力端子とを接続する信号伝達配線により信号伝達システムを構成する。上記信号出力回路として、第１動作電圧側に第１電流源ＭＯＳＦＥＴを設け、その電流を入力信号に対応して第１差動ＭＯＳＦＥＴ対によりスイッチして一対の出力端子の一方に流す。第２動作電圧側に第２電流源ＭＯＳＦＥＴを設け、その電流を上記入力信号に対応して第２差動ＭＯＳＦＥＴ対によりスイッチして上記一対の出力端子の他方に流す。上記入力信号に対応して第１又は第２のスイッチ素子を介して取り出された上記出力電圧のうちの一方のレベルと第１基準電圧とを第１差動増幅回路で比較して、一致させるように上記第１電流源ＭＯＳＦＥＴのゲート電圧を制御する。第２差動増幅回路により上記一対の出力端子から出力される出力電圧の中点電圧が第２基準電圧に一致するように上記第２電流源ＭＯＳＦＥＴのゲート電圧を制御する。
【発明の効果】
【０００９】
素子ばらつきや電源電圧、温度変化に対して自動補正されたＬＶＤＳ信号を得ることができる。
【発明を実施するための最良の形態】
【００１０】
図１には、この発明に係る信号伝達システムの一実施例の回路図が示されている。半導体装置ＬＳＩ１０には、信号出力回路が設けられる。半導体装置ＬＳＩ２０には、信号入力回路が設けられる。上記信号出力回路の出力端子ＰＯＵＴとＭＯＵＴは、信号伝達配線により信号入力回路の入力端子ＰＩＮとＭＩＮと接続される。この実施例では、特に制限されないが、半導体装置ＬＳＩ２０に、上記信号伝達配線を通して供給される信号電流を電圧信号に変換する抵抗Ｒ２０が内蔵される。この抵抗Ｒ２０により電圧信号に変換された差動受信信号は、差動増幅回路（オペアンプ）ＯＰ２に入力されてシングル受信信号ＯＵＴに変換される。
【００１１】
半導体装置ＬＳＩ１０に設けられる信号出力回路は、ＰチャネルＭＯＳＦＥＴＱＰ１とＱＰ２及びＮチャネルＭＯＳＦＥＴＱＮ１とＱＮ２によりブリッジ回路が構成され、送信信号である入力信号ＩＮに対応して形成された制御信号ＳＷ１，／ＳＷ１とＳＷ２，／ＳＷ２により上記ＭＯＳＦＥＴＱＰ２とＱＮ１又はＱＰ１とＱＮ２のいずれかをオン状態にして出力端子ＰＯＵＴ（＋）とＭＯＵＴ（−）から正／負に切り換えられる電流信号を送出する。
【００１２】
例えば、入力信号ＩＮのロウレベルにより制御信号ＳＷ１がハイレベル、／ＳＷ１がロウレベルになりＰチャネルＭＯＳＦＥＴＱＰ１がオフ状態、ＰチャネルＭＯＳＦＥＴＱＮ２がオン状態となる。制御信号ＳＷ２がハイレベル、／ＳＷ２がロウレベルになりＮチャネルＭＯＳＦＥＴＱＮ１がオン状態で、ＮチャネルＭＯＳＦＥＴＱＮ２がオフ状態となる。この状態では、半導体装置ＬＳＩ１０の電流源ＭＯＳＦＥＴＱＰ３−差動ＭＯＳＦＥＴＱＰ２−出力端子ＰＯＵＴ−信号伝達配線−半導体装置ＬＳＩ２０の抵抗Ｒ０−信号伝達配線−出力端子ＭＯＵＴ−半導体装置ＬＳＩ１０の差動ＭＯＳＦＥＴＱＮ１−電流源ＭＯＳＦＥＴＱＮ３の経路で正電流（＋）が流れる。
【００１３】
入力信号ＩＮのハイレベルにより制御信号ＳＷ１がロウレベル、／ＳＷ１がハイレベルになりＰチャネルＭＯＳＦＥＴＱＰ１がオン状態で、ＰチャネルＭＯＳＦＥＴＱＮ２がオフ状態となる。制御信号ＳＷ２がロウレベル、／ＳＷ２がハイレベルになりＮチャネルＭＯＳＦＥＴＱＮ１がオフ状態で、ＮチャネルＭＯＳＦＥＴＱＮ２がオン状態となる。この状態では、半導体装置ＬＳＩ１０の電流源ＭＯＳＦＥＴＱＰ３−差動ＭＯＳＦＥＴＱＰ１−出力端子ＭＯＵＴ−信号伝達配線−半導体装置ＬＳＩ２０の抵抗Ｒ０−信号伝達配線−出力端子ＰＯＵＴ−半導体装置ＬＳＩ１０の差動ＭＯＳＦＥＴＱＮ２−電流源ＭＯＳＦＥＴＱＮ３の経路で負電流（−）が流れる。このような正電流（＋）と負電流（−）に応じて、半導体装置ＬＳＩ２０の抵抗Ｒ２０により正電圧／負電圧が形成されて差動増幅回路ＯＰ２に入力される。
【００１４】
上記出力端子ＰＯＵＴとＭＯＵＴとの間には、抵抗Ｒ２が直列形態に２個設けられて、出力電圧の中点電圧が形成される。この中点電圧は、差動増幅回路ＯＰ１１の正入力端子（＋）に供給される。差動増幅回路ＯＰ１１の負入力端子（−）には、抵抗Ｒ１０〜Ｒ１３で形成された中点電圧に対応した基準電圧が供給される。差動増幅回路ＯＰ１１は、上記正入力端子（＋）に供給された中点電圧が、上記抵抗分圧回路で形成された基準電圧と一致するように電流源ＭＯＳＦＥＴＱＮ３のゲート電圧を形成する。
【００１５】
この実施例では、出力信号の振幅を制御するために、Ｎチャネル型のスイッチＭＯＳＦＥＴＱＮ４とＱＮ５が設けられる。上記ＭＯＳＦＥＴＱＮ４のゲートには上記制御信号／ＳＷ１が供給され、上記ＭＯＳＦＥＴＱＮ５のゲートには上記制御信号ＳＷ１が供給される。前記のように上記入力信号ＩＮがロウレベルのとき制御信号ＳＷ１がハイレベル、／ＳＷ１がロウレベルになる。このため、ＭＯＳＦＥＴＱＮ４がオフ状態に、ＭＯＳＦＥＴＱＮ５がオン状態になるので、上記信号出力回路が正電流（＋）を流すときには、上記出力端子ＰＯＵＴの電圧（ハイレベル側電圧）が取り出される。上記入力信号ＩＮがハイレベルになると制御信号ＳＷ１がロウレベル、／ＳＷ１がハイレベルになる。このため、ＭＯＳＦＥＴＱＮ４がオン状態に、ＭＯＳＦＥＴＱＮ５がオフ状態になるので、上記信号出力回路が負電流（＋）を流すときには、上記出力端子ＭＯＵＴの電圧（ハイレベル側電圧）が取り出される。
【００１６】
上記差動増幅回路ＯＰ１０の負入力端子（−）には、抵抗Ｒ１０〜Ｒ１３で形成された出力信号のハイレベルに対応した基準電圧が供給される。差動増幅回路ＯＰ１０は、信号出力動作に応じて出力端子ＰＯＵＴ又はＭＯＵＴから出力されるハイレベル側の出力電圧と上記基準電圧とが一致するように電流源ＭＯＳＦＥＴＱＰ３のゲート電圧を形成する。このため、上記出力電圧を決定する抵抗Ｒ２０が半導体装置ＬＳＩ２０に内蔵されることにより、例えば抵抗値が±３０％のように大きなばらつきを有するものでも、上記基準電圧に対応して補正することができる。
【００１７】
上記基準電圧を形成する抵抗Ｒ１０、Ｒ１１、Ｒ１２及びＲ１３は、半導体装置ＬＳＩ１０に内蔵されるものである。上記同様にＲ１０〜Ｒ１３の抵抗値はそれぞれ±３０％のように大きなばらつきを有するが、基準電圧を決定する抵抗比は高精度に維持できので上記のような抵抗値のばらつきに影響されずに上記基準電圧を形成することができる。これにより、ＬＶＤＳを従来のような３５０ｍＶから１５０ｍＶのような低振幅化を図りつつ、電圧信号に変換する抵抗Ｒ２０を受信側の半導体装置ＬＳＩ２０に内蔵させることができ、部品点数の削減も図ることができる。
【００１８】
キャパシタＣ１０、Ｃ１１は、上記出力信号のハイレベルを制御する差動増幅回路ＯＰ１０の帰還ループに挿入されて位相補償動作を行う。同様にキャパシタＣ１２とＣ１３は、上記出力信号の中点電圧を制御する差動増幅回路ＯＰ１１の帰還ループに挿入されて位相補償動作を行う。
【００１９】
オアゲート回路Ｇ１とＧ２は、ナンドゲート回路Ｇ３とＧ４を通してラッチ形態にされており、出力制御信号ＯＥＮＰがハイレベルのときに入力信号ＩＮとインバータ回路ＩＶ１で形成された入力信号の反転信号に対応してノンオーバーラップの上記制御信号ＳＷ１と／ＳＷ１を形成する。出力制御信号ＯＥＮＰは、上記ナンドゲート回路Ｇ３とＧ４を制御して、それがロウレベル（論理０）のときに制御信号ＳＷ１と／ＳＷ１を共にハイレベルにしてＭＯＳＦＥＴＱＰ１とＱＰ２を共にオフ状態にする。
【００２０】
ナンドゲート回路Ｇ５とＧ６は、アンドゲート回路Ｇ７とＧ８を通してラッチ形態にされており、出力制御信号ＯＥＮＰがハイレベルのときに入力信号ＩＮとインバータ回路ＩＶ２で形成された入力信号の反転信号に対応してノンオーバーラップの上記制御信号ＳＷ２と／ＳＷ２を形成する。出力制御信号ＯＥＮＰは、上記アンドゲート回路Ｇ７とＧ８を制御して、それがロウレベル（論理０）のときに制御信号ＳＷ２と／ＳＷ２を共にロウレベルにしてＭＯＳＦＥＴＱＮ１とＱＮ２を共にオフ状態にする。つまり、出力制御信号ＯＥＮＰがロウレベルのときには、信号出力回路は、上記差動ＭＯＳＦＥＴＱＰ１とＱＰ２及び差動ＭＯＳＦＥＴＱＮ１とＱＮ２がオフ状態となって出力ハイインピーダンス状態となる。
【００２１】
前記図１の実施例の信号出力回路は、前記のように出力振幅検出＆出力振幅補正機能を有しており、差動出力電圧のハイレベル側電圧を検出し、所望の差動出力電圧のハイレベル側電圧になるように差動増幅回路ＯＰ１０でフィードバックをかけて電流源ＭＯＳＦＥＴＱＰ３で生成する出力電流Ｉを可変する事により実現している。同様に、ＬＶＤＳ信号出力回路のコモンモード出力電圧（（ＰＯＵＴ＋ＭＯＵＴ）／２）は、中点電圧（基準電圧）になるように差動増幅回路ＯＰ１１、抵抗Ｒ２で電流源ＭＯＳＦＥＴＱＮ３にコモンモードフィードバックをかける事により実現している。
【００２２】
上記実施例のようなＬＶＤＳ伝送信号の低振幅化に対応して動作電圧の低電源電圧化や、信号切り換え時のノイズ低減を図ることができる。上記動作電圧の低電圧化により消費電流の低減も図ることができる。更に、受信側に設けられた抵抗を半導体装置に内蔵した場合には、外付部品を削減することができる。この実施例の信号出力回路は、素子プロセスばらつきに対応した信号振幅補正の他に、温度による特性変化や経時的特性変化も補正することができる。
【００２３】
図２には、図１の実施例の動作波形図が示されている。出力イネーブル信号ＯＥＮＰがロウレベルとのには、制御信号ＳＷ１，／ＳＷ１が共にハイレベルになり、制御信号とＳＷ２，／ＳＷ２が共にロウレベルとなって出力端子ＰＯＵＴとＭＯＵＴと共に出力ハイインピーダンス（ＨｉＺ）にされる。上記出力イネーブル信号ＯＥＮＰがハイレベルになると信号出力動作が開始される。つまり、送信すべき入力信号ＩＮに対応して制御信号ＳＷ１，／ＳＷ１とＳＷ２，／ＳＷ２が形成されて、出力端子ＰＯＵＴ、ＭＯＵＴには、入力信号ＩＮに対応した出力電圧が形成される。この出力信号は、半導体装置ＬＳＩ２０の差動増幅回路ＯＰ３０で受信されて、受信信号ＯＵＴのようなシングル信号とされる。
【００２４】
前記図１の実施例では、出力端子ＰＯＵＴ及びＭＯＵＴのハイレベル（ＶＰ）の電圧レベルは、上記のような差動増幅回路ＯＰ１０でフィードバック動作によって前記抵抗回路で形成された基準電圧に一致するよう制御される。同様に、中点電圧ＶＣＭも前記抵抗回路で形成された基準電圧に一致するように制御される。それ故、抵抗Ｒ２０等において抵抗値のばらつきが±３０％のように大きなばらつきを有するものでも補正することができる。これにより、１５０ｍＶのような低振幅信号も精度よく安定的に生成して伝送させることができる。
【００２５】
図３には、この発明に係る信号伝達システムの他の一実施例の回路図が示されている。この実施例は、電源電圧ＶＤＤの変動により出力振幅が変動してしまうのを防止するために、抵抗Ｒ１０〜Ｒ１３には定電流を流すようにされる。公知のシリコンバンドギップ回路ＢＧＲは、定電圧ＶＲを形成する。この定電圧ＶＲは、差動増幅回路ＯＰ１２の正入力端子（＋）に供給される。差動増幅回路ＯＰ１２の出力電圧は、ＮチャネルＭＯＳＦＥＴＱＮ６のゲートに供給される。このＭＯＳＦＥＴＱＮ６のソース電圧は、上記差動増幅回路ＯＰ１２の負入力端子（−）に供給される。上記負入力端子（−）は、外部端子ＲＥＸＴを介して外付抵抗Ｒ３０が接続される。上記差動増幅回路ＯＰ１２は、両入力端子（＋）（−）が同じになるようなＭＯＳＦＥＴＱＮ６のゲート電圧を形成する。これにより、上記抵抗Ｒ３０とＭＯＳＦＥＴＱＮ６には、上記シリコンバンドギップ回路ＢＧＲの定電圧ＶＲに対応した定電流（ＶＲ／Ｒ３０）が流れる。この定電流（ＶＲ／Ｒ３０）をＰチャネルＭＯＳＦＥＴＱＰ４とＱＰ５からなる電流ミラー回路を通して上記抵抗回路Ｒ１０〜Ｒ１３に流すようにするものである。他の構成は、前記図１と同様である。
【００２６】
この実施例では、上記ＶＰ及びＶＣＭに対応した外付高精度抵抗Ｒ３０が必要であるが、所望の差動出力電圧のハイレベル側ＶＰとコモンモード出力電圧補正電圧ＶＣＭが電源電圧ＶＤＤの変動の影響を受けなくすることができるので、ＬＶＤＳ信号出力回路の出力振幅、コモンモード出力電圧規格が厳しい場合は有効である。
【００２７】
図４には、この発明に係る信号伝達システムの他の一実施例の回路図が示されている。この実施例は、前記図１や図３とは逆にＮチャネル型のスイッチＭＯＳＦＥＴＱＮ４のゲートには上記制御信号ＳＷ１が供給され、上記ＭＯＳＦＥＴＱＮ５のゲートには上記制御信号／ＳＷ１が供給される。前記のように上記入力信号ＩＮがロウレベルのとき制御信号ＳＷ１がハイレベル、／ＳＷ１がロウレベルになる。このため、ＭＯＳＦＥＴＱＮ４がオン状態に、ＭＯＳＦＥＴＱＮ５がオフ状態になるので、正電流（＋）を流すときに上記出力端子ＭＯＵＴの電圧（ロウレベル側電圧）が取り出される。上記入力信号ＩＮがハイレベルになると制御信号ＳＷ１がロウレベル、／ＳＷ１がハイレベルになる。このため、ＭＯＳＦＥＴＱＮ４がオフ状態に、ＭＯＳＦＥＴＱＮ５がオン状態になるので、負電流（＋）を流すときに上記出力端子ＰＯＵＴの電圧（ロウレベル側電圧）が取り出される。これに応じて、差動増幅回路ＯＰ１０の正端子（＋）には、抵抗回路Ｒ１０〜Ｒ１３により低電位側に対応した基準電圧が取り出されて供給される。
【００２８】
この実施例では、前記図２の波形図において、出力端子ＰＯＵＴ及びＭＯＵＴのロウレベル（ＶＭ）の電圧レベルは、上記のような差動増幅回路ＯＰ１０でフィードバック動作によって前記抵抗回路Ｒ１０〜Ｒ１３で形成された低電位側の基準電圧に一致するよう制御される。バンドギャップ出力電圧ＶＲより上記ハイレベル側出力電圧ＶＰが高い場合、昇圧回路が必要となり回路規模が増加するので、低電圧側ＶＭで出力振幅を補正する回路とした。中点電圧ＶＣＭについては、前記図１、図３の実施例と同様である。
【００２９】
図５には、この発明に係る信号伝達システムの更に他の一実施例の回路図が示されている。この実施例は、前記図１の変形例であり、抵抗Ｒ３が追加される。この抵抗Ｒ３は、ＬＶＤＳ信号出力回路とＬＶＤＳ信号受信回路間の寄生容量、配線抵抗により送信差動信号がなまって通信精度が落ちる場合、送信出力電流を多く流し、追加した電流をＲ３に流す事により、送信差動信号のなまりを低減する事ができる。例えば、送信出力電流を図１で流した電流Ｉの２倍を流した場合、（Ｒ３×２×Ｒ２）／（Ｒ３＋２×Ｒ２）をＲ３０と同じにすれば、図１と同じ送信出力振幅を得る事ができる。
【００３０】
図７には、この発明が適用された携帯電話装置の一実施例のブロック図が示されている。マイク（送話器）、スピーカ（受話器）に対応して音声インターフェイスが設けられる。アンテナに対応して送信電波を出力し、受信電波を入力する高周波インターフェイスが設けられる。信号処理（ベースバンド）を行うマイクロプロセッサ、ＤＳＰ（デジタル・シグナル・プロセッサ）及びＡＳＩＣ（論理回路）及びデータを記憶するメモリ回路が設けられる。メモリ回路は、スタティック型ＲＡＭや不揮発性メモリ（フラッシュメモリ）が用いられる。液晶コントローラ（ＬＳＩ）と液晶パネルにより必要な表示動作が行われる。図示していないものの、ダイヤル入力や文字入力のためのスイッチ（ボタンや動作モードの切り替えを行うスイッチ（ボタン）も携帯電話装置は有する。この実施例では、前記のようなベースバンド用のＬＳＩと高周波ＩＣとの間の信号授受に前記図１、図３〜図５の実施例のような信号伝達回路が設けられる。
【００３１】
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、スイッチＭＯＳＦＥＴＱＮ４、ＱＮ５はＰチャネルＭＯＳＦＥＴであってもよい。差動対ＭＯＳＦＥＴや電流源ＭＯＳＦＥＴは、ＭＯＳＦＥＴの他にバイポーラトランジスタに置き換えることもできる。受信用の抵抗２０は、外付抵抗としてもよい。前記実施例において、抵抗Ｒ１は、上記出力電圧を伝えるだけであるので無くてもよい。安定化のためのキャパシタＣ１０〜Ｃ１３は、位相補償するようフィードバック経路に挿入されるものであればよい。抵抗Ｒ１０〜Ｒ１３は、２つの抵抗に置き換えることができる。
【００３２】
前記シリコンバンドギップ回路ＢＧＲで形成された定電圧を基に安定化電圧を形成し、上記抵抗Ｒ１０〜Ｒ１３からなる分圧回路の動作電圧としてもよい。このように上記出力信号のＶＰ又はＶＭ及びＶＣＭを設定するための基準電圧を形成する回路は、定電圧回路や定電流回路と抵抗素子及び定電圧素子とを組み合わせた種々の実施形態を採ることができる。上記抵抗回路は、中点電圧ＶＣＭを形成する基準電圧を発生させる抵抗と、それに対して１／２の信号振幅に対応した電圧差を形成する抵抗とがあればよい。この発明は、ＬＶＤＳのような差動形態の出力信号を形成する信号出力回路を備えた半導体装置及びそれに対応した信号伝達システムに広く利用できる。
【図面の簡単な説明】
【００３３】
【図１】この発明に係る信号伝達システムの一実施例を示す回路図である。
【図２】図１の実施例の動作波形図である。
【図３】この発明に係る信号伝達システムの他の一実施例を示す回路図である。
【図４】この発明に係る信号伝達システムの他の一実施例を示す回路図である。
【図５】この発明に係る信号伝達システムの更に他の一実施例を示す回路図である。
【図６】本願発明に先立って検討されたＬＶＤＳ信号伝達システムの回路図
【図７】この発明が適用された携帯電話装置の一実施例を示すブロック図である。
【符号の説明】
【００３４】
ＱＰ１〜ＱＰ６…ＰチャネルＭＯＳＦＥＴ、ＱＮ１〜ＱＮ６…ＮチャネルＭＯＳＦＥＴ、Ｒ１，Ｒ２、Ｒ３、Ｒ１０〜Ｒ１３、Ｒ２０、Ｒ３０…抵抗、Ｃ１０〜Ｃ１３…キャパシタ、ＯＰ１０〜ＯＰ１２，ＯＰ２０…差動増幅回路、Ｇ１〜Ｇ８…ゲート回路、ＩＶ１，ＩＶ２…インバータ回路。
【図１】
2007174030.tif 000003
【図２】
2007174030.tif 000004
【図３】
2007174030.tif 000005
【図４】
2007174030.tif 000006
【図５】
2007174030.tif 000007
【図６】
2007174030.tif 000008
【図７】
2007174030.tif 000009