(57)【要約】    【課題】  フリップチップ配線基板上に実装する場合において、接続信頼性を確保しながら、薄型化を可能ならしめる。    【解決手段】  バンプが形成されている半導体チップ１のパッドを面積の狭い小パッド3とし、小パッド３より面積の大きい大パッド４を有する基板２に実装後、小パッドに形成されたバンプが大パッド４に濡れ広がった形状となるようにする。すなわち、円錐台の斜面の傾斜が徐々にゆるくなる形状となるようにする。【選択図】  図２
2007059638.tif 000002
【特許請求の範囲】
【請求項１】
第１の電子デバイスに形成された第１のパッドと、これに対向する、第２の電子デバイスに形成された第２のパッドとがはんだフィレットにより電気的に接続されている半導体装置において、第２のパッドは第１のパッドより大きく、かつ、円錐台ないし角錐台状に形成されたはんだフィレットの側面の傾斜は、第２のパッドに向かって徐々に緩くなることを特徴とする半導体装置。
【請求項２】
第１の電子デバイスに形成された第１のパッドと、これに対向する、第２の電子デバイスに形成された第２のパッドとがはんだフィレットにより電気的に接続されている半導体装置において、第２のパッドは第１のパッドより大きく、かつ、第２の電子デバイスの第１の電子デバイスに対向する側の表面は第２のパッドを囲む絶縁性被膜により覆われており、前記はんだフィレットの体積は、前記第１のパッド、前記第２のパッドおよび前記絶縁性被膜の厚さによって規定される円錐台ないし角錐台の体積より小さいことを特徴とする半導体装置。
【請求項３】
第１、第２の電子デバイス間に形成される隙間が、前記はんだフィレットを囲む樹脂により充填されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
第１、第２の電子デバイス間に充填された前記樹脂にははんだ酸化膜除去作用を有する材料が添加されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
第１の電子デバイスと第２の電子デバイスとのくみあわせが、半導体チップと配線基板（インターポーザを含む）、半導体チップと半導体チップ、ＣＳＰ（chip size package）と配線基板、または、配線基板（インターポーザを含む）と配線基板、の中のいずれかであることを特徴とする請求項１から４のいずれかに記載の半導体装置。
【請求項６】
第１の電子デバイスに形成された第１のパッドと、第２の電子デバイスに形成された、前記第１のパッドより大面積の第２のパッドとが、概略円錐台ないし角錐台状のはんだフィレットによって電気的に接続されている半導体装置の製造方法において、前記第２の電子デバイスの前記第２のパッドが形成されている面、または、前記第１の電子デバイスの前記第１のパッドが形成されている面に樹脂を塗布する樹脂塗布工程と、前記第１の電子デバイスの第１のパッド上に形成されたはんだ端子（はんだバンプおよびはんだボールを含む；以下の請求項においても同じ）を、前記第２の電子デバイスの前記第２のパッド上に位置合わせし前記第１の電子デバイスを前記第２の電子デバイス上に搭載する位置合わせ・搭載工程と、前記はんだ端子を溶融させて前記第２のパッドに濡れ広げるはんだ付け工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項７】
第１の電子デバイスに形成された第１のパッド上のはんだ端子を、第２の電子デバイスの表面に絶縁性被膜に囲まれて形成された、前記第１のパッドより大面積の第２のパッドに接続する半導体装置の製造方法において、前記第１の電子デバイスの第１のパッド上に形成されたはんだ端子を、前記第２の電子デバイスの前記第２のパッド上に位置合わせし前記第１の電子デバイスを前記第２の電子デバイス上に搭載する位置合わせ・搭載工程と、はんだ端子を溶融させて前記第２のパッドに濡れ広げるはんだ付け工程と、を含み、前記はんだ端子の高さは前記絶縁性被膜の膜厚より大きく、かつ、前記はんだ端子の体積は、前記第１のパッド、前記第２のパッドおよび終了後の両パッド間の距離によって規定される円錐台または角錐台の体積より小さいことを特徴とする半導体装置の製造方法。
【請求項８】
前記位置合わせ・搭載工程に先立って、前記第２の電子デバイスの前記第２のパッドが形成されている面、または、前記第１の電子デバイスの前記第１のパッドが形成されている面に樹脂を塗布する樹脂塗布工程が行われることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記樹脂には金属酸化膜除去作用を有する材料が添加されていることを特徴とする請求項６または８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップなどを配線基板などに実装してなる半導体装置およびその製造方法に関し、更に詳しくは、半導体チップなどをはんだバンプまたははんだボールなどを用いて実装してなる半導体装置の実装構造およびその実装方法に関するものである。
【背景技術】
【０００２】
電気機器の小型、軽量化および高機能化に伴い、ＬＳＩチップ等の半導体チップの実装方法としてフリップチップ実装が行われている。フリップチップ実装とは、半導体チップの配線パターンに連なる電極上にはんだ等でバンプを形成し、これを配線基板の電極に接合する実装方式である。
図６は、従来の半導体装置の製造方法を示す工程順の断面図である。従来工程について説明すると、ＬＳＩなどの半導体チップ１のチップ側パッド９にバンプ５を形成し、半導体チップ１のバンプ先端または基板２上にフラックス８を付着させ〔図６（ａ）〕、その後、半導体チップ１を配線基板２上に位置合わせして搭載した後にリフローを行って半導体チップ１のチップ側パッド９と配線基板２の基板側パッド１０を接続し〔図６（ｂ）〕、フラックスを洗浄した後〔図６（ｃ）〕、半導体チップ１と配線基板２の隙間に樹脂を毛細管現象により充填させた後、硬化させてアンダーフィル7を形成する〔図６（ｄ）〕。
【０００３】
図７は、図６のはんだ接合部分を拡大した部分拡大図である。図７に示されるように、チップ側パッド９と基板側パッド１０の直径は、ほぼ同等の寸法で設計されており、実装後のバンプ５の形状はビヤ樽状となる。すなわち、実装後のバンプ５の最大径は、パッド９、１０の径以上となる。一方、携帯機器等の普及により、半導体装置の薄型化が望まれている。その手段の一つとして、実装後の半導体チップと基板間のギャップを小さくするためにバンプ体積を小さくすることが行われているが、従来の接続構造の場合、バンプ体積を小さくすると実装前のバンプ高さが低くなってしまい、基板の反りやバンプ高さバラツキなどにより、実装工程の際に基板側のパッドと接触できないバンプが発生し安定した接続が確保できなくなるという問題が起こる。
【０００４】
近年、このような問題に対し、バンプを基板側に形成しバンプの頂上高さを均等にする実装方法が提案されている（例えば、特許文献１参照）。図８は、この実装方法を実施するためのはんだバンプ付き配線基板の断面図である。図８に示すように、反りを有する絶縁基板１１の電子部品搭載部Ａに複数のはんだ接合パッド１３を設けると共に、はんだ接合パッド１３上のソルダーレジスト膜１４によって被覆されていない領域に、それぞれの上端が略同一平面となるように研磨により平坦化されたはんだバンプ１５を固着させている。すなわち、このはんだバンプ付き配線基板では、はんだバンプ５は電子部品搭載部Ａの高さが低い領域ではその体積が大きく、電子部品搭載部Ａの高さが高い領域ではその体積が小さい。これにより、はんだバンプのチップ側パッドへの接触を確実にして、接続安定性を高めている。
【０００５】
また、はんだバンプを用いたフリップチップ実装に関する従来技術として、Ｘ線による非破壊検査を容易に行うことができるようにするために、基板側パッド（接続コンタクト）をチップ側パッド（接続コンタクト）より大きくして、リフローはんだ付け後のはんだ厚さが縁部に向かって連続的に減少するようにする方法が提案されている（例えば、特許文献２参照）。この検査方法では、基板側パッドとバンプの径サイズ割合を規定するなどして、はんだ接合時にバンプを大きく変形させ、Ｘ線撮影画像を用いた変形度の評価することで、はんだ接合状態の非破壊検査を容易化している。
【特許文献１】特開２００４−１６５３２８号公報  （特許請求の範囲、図２）
【特許文献２】特表２００２−５２４８５４号公報  （特許請求の範囲、図１〜図３）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、この特許文献１に開示された半導体装置にはいくつかの問題がある。
第１の問題点は、はんだバンプ５を平坦化するために研磨が必要であり、手間がかかることである。研磨の際に反った基板を固定する場合、反りを保った状態で固定することは難しく、また固定により反りの状態が変わった場合は、はんだバンプ５を平坦化することは出来ない。狙い通りに研磨するためには、基板の固定を含めた対策が必要となる。
第２の問題点は、研磨により発生した研磨屑により、品質を悪化させることである。研磨屑ははんだバンプ表面についたり、場合によってははんだバンプの中に埋まってしまう。この現象が発生すると、接合不良となる。また、微細ピッチ化が進むと研磨屑の問題はさらに顕著になる。
また、特許文献２に開示された方法に関しては、パッド径とバンプ径の関係の規定およびはんだバンプの濡れ性を利用し、バンプを大きく変形させることができるが狭ギャップ化を実現できるわけではなく、特許文献２の段落［００２３］末尾に記載されているスペーサホルダ等により、ギャップ調整を行なう必要があり、スペーサホルダを用いないと場合によってははんだが潰れてしまい、隣の電極とつながるはんだショートが発生する可能性がある。
本発明の課題は、上記した問題を解決することであって、その目的は、フリップチップまたはチップサイズパッケージ等の電子デバイスの実装において、パッケージの薄型化と安定したはんだ接続の両立が可能となる半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するため、本発明によれば、第１の電子デバイスに形成された第１のパッドと、これに対向する、第２の電子デバイスに形成された第２のパッドとがはんだフィレットにより電気的に接続されている半導体装置において、第２のパッドは第１のパッドより大きく、かつ、円錐台ないし角錐台状に形成されたはんだフィレットの側面の傾斜は、第２のパッドに向かって徐々に緩くなることを特徴とする半導体装置、が提供される。
【０００８】
また、上記の目的を達成するため、本発明によれば、第１の電子デバイスに形成された第１のパッドと、これに対向する、第２の電子デバイスに形成された第２のパッドとがはんだフィレットにより電気的に接続されている半導体装置において、第２のパッドは第１のパッドより大きく、かつ、第２の電子デバイスの第１の電子デバイスに対向する側の表面は第２のパッドを囲む絶縁性被膜により覆われており、前記はんだフィレットの体積は、前記第１のパッド、前記第２のパッドおよび前記絶縁性被膜の厚さによって規定される円錐台ないし角錐台の体積より小さいことを特徴とする半導体装置、が提供される。
【０００９】
また、上記の目的を達成するため、本発明によれば、第１の電子デバイスに形成された第１のパッドと、第２の電子デバイスに形成された、前記第１のパッドより大面積の第２のパッドとが、概略円錐台ないし角錐台状のはんだフィレットによって電気的に接続されている半導体装置の製造方法において、前記第２の電子デバイスの前記第２のパッドが形成されている面、または、前記第１の電子デバイスの前記第１のパッドが形成されている面に樹脂を塗布する樹脂塗布工程と、前記第１の電子デバイスの第１のパッド上に形成されたはんだ端子（はんだバンプおよびはんだボールを含む）を、前記第２の電子デバイスの前記第２のパッド上に位置合わせし前記第１の電子デバイスを前記第２の電子デバイス上に搭載する位置合わせ・搭載工程と、前記はんだ端子を溶融させて前記第２のパッドに濡れ広げるはんだ付け工程と、を含むことを特徴とする半導体装置の製造方法、が提供される。
【００１０】
また、上記の目的を達成するため、本発明によれば、第１の電子デバイスに形成された第１のパッド上のはんだ端子を、第２の電子デバイスの表面に絶縁性被膜に囲まれて形成された、前記第１のパッドより大面積の第２のパッドに接続する半導体装置の製造方法において、前記第１の電子デバイスの第１のパッド上に形成されたはんだ端子を、前記第２の電子デバイスの前記第２のパッド上に位置合わせし前記第１の電子デバイスを前記第２の電子デバイス上に搭載する位置合わせ・搭載工程と、はんだ端子を溶融させて前記第２のパッドに濡れ広げるはんだ付け工程と、を含み、前記はんだ端子の高さは前記絶縁性被膜の膜厚より大きく、かつ、前記はんだ端子の体積は、前記第１のパッド、前記第２のパッドおよび終了後の両パッド間の距離によって規定される円錐台または角錐台の体積より小さいことを特徴とする半導体装置の製造方法、が提供される。
【発明の効果】
【００１１】
例えばはんだバンプを有するＬＳＩを配線基板上に登載する場合、本発明によれば、実装前の小パッド側に形成されたはんだバンプ（はんだボールの場合を含む）の高さを基板に形成されたソルダーレジスト膜の厚さよりも高くして、実装時に確実にバンプと基板側などの大面積パッドが接触するようにすることで、安定した接続性を確保し、かつ小パッドに形成されたはんだバンプが大面積パッドに濡れ広がることで、はんだバンプの表面張力により、ＬＳＩ表面と基板のソルダーレジスト膜表面は引き寄せられる力が働き、ほぼ接触する状態までＬＳＩと配線基板間のギャップが小さくなる。すなわち、柱状ないし球状のバンプをリフローにより、斜面が下方に向かって徐々に緩くなる円錐台形状となるようにすることにより、安定した接続が可能となると共にＬＳＩと基板間のギャップを極めて小さくすることが可能になる。よって、本発明によれば、接続信頼性を確保しつつ半導体パッケージの薄型化が実現できる。
【００１２】
また、フリップチップボンディング前に半導体チップ−配線基板間に予めアンダーフィル形成用の樹脂を供給しておくことにより、はんだバンプの表面張力により、ＬＳＩ表面と配線基板表面がほぼ接触する程度にまでギャップが小さくなった場合でも、バンプ周囲およびＬＳＩと基板間の微小なギャップ間を樹脂で充填することが可能になり、半導体チップなどの電子デバイスの確実な樹脂封止が可能になる。
【発明を実施するための最良の形態】
【００１３】
［構造］
次に、本発明の一実施の形態について図面を参照して詳細に説明する。図１は、本発明の一実施の形態の半導体装置を示す断面図であり、図２は、図１の電極部分の拡大図である。
図１、図２に示されるように、ＬＳＩなどからなる半導体チップ１の回路形成側の表面には比較的面積の狭い小パッド３が形成されており、配線基板あるいはインターポーザである基板２には小パッド３より面積が大きい大パッド４が形成されている。基板２の表面には、大パッド４を囲むようにソルダーレジスト膜６が形成されている。なお、本明細書において、小パッド、大パッドとは、ソルダーレジスト膜などの絶縁性被膜によって覆われていない導電膜領域のことである。半導体チップ１の小パッド３と基板２の大パッド４とがバンプ５を介して電気的に接続され、半導体チップ１はバンプ５の周囲を囲むアンダーフィル７により樹脂封止されている。バンプ５は大パッド４上に濡れ広がっており、したがってバンプ５の最大径は大パッド４の径よりも大きくはならない。半導体チップ１と基板２の隙間は実装時にバンプ５の表面張力により狭められ、基板２上に形成されたソルダーレジスト膜６の厚さと同じあるいはわずかに厚い程度となっている。そして、本発明の実装構造においては、対向するパッドの大きさが異なり、かつ半導体チップ１の小パッド３側に形成されたバンプが基板２の大パッド４に濡れ広がっていることにより、はんだフィレット（バンプ５）の形状は、円錐台の斜面が下方に向かって徐々に緩くなる富士山型の形状となる。
【００１４】
本発明において、半導体チップ１の小パッド３と基板２の大パッド４は、バンプ５を介して接合されるが、この接合は、半導体チップ１の小パッド３上に形成したバンプが溶融し、基板２の大パッド４に濡れ広がることにより達成される。バンプ５としては、例えば、Ｓｎ／Ｐｂ共晶はんだ、Ｓｎ／Ｐｂ（共晶を除く）、Ｓｎ／Ａｇ、Ｓｎ／Ｃｕ、Ｓｎ／Ｓｂ、Ｓｎ／Ｚｎ、Ｓｎ／Ｂｉ、およびこれらの材料に特定の添加元素をさらに加えた低融点の金属材料等を挙げることができる。よく用いられる材料としては、Ｓｎ／Ｐｂ共晶はんだやＳｎ／Ａｇ／Ｃｕはんだ等が挙げられるが、必ずしもこれらに限定されるものではない。なお、半導体チップ１の小パッド３や基板２の大パッド４の材質は、ＣｕパッドやＮｉの表面にＡｕ層が設けられたパッド等が挙げられる。
【００１５】
アンダーフィル７は、半導体チップと配線基板間の隙間に充填された樹脂硬化物である。アンダーフィル７を形成するための樹脂組成物としては、熱硬化性樹脂を主成分とし且つ０〜６５重量％の無機質充填剤を含むものを用いることが好ましい。アンダーフィル７の基材である熱硬化性樹脂としては、エポキシ樹脂、ポリエステル樹脂（不飽和ポリエステル、不飽和ポリエステルと活性水素基を有する化合物の組合せなど）、アクリレート樹脂（（メタ）アクリロキシプロピルポリシロキサンなどのシリコンアクリレート、エポキシアクリレートを含む）などを挙げることができる。また、α−シアノアクリレートなどの常温で硬化する接着剤等をアンダーフィル用樹脂組成物として用いることもできる。
【００１６】
アンダーフィル７を形成するための樹脂組成物には、熱硬化時に前記した熱硬化性樹脂と反応して硬化を促進させるための促進剤や、加熱によって硬化させるためのラジカル等が発生するラジカル開始剤、アニオン開始剤またはカチオン開始剤等の硬化剤を、１種または２種以上組み合わせて含有させることが好ましい。
また、アンダーフィル形成用の樹脂組成物には、はんだ酸化膜除去作用を付与する剤（例えば、有機酸など）を添加することができる。また、樹脂の硬化反応時にはんだ酸化膜除去作用を有する成分が発現するものを使用することにより、特に酸化が進行しやすいＣｕ電極パッドとバンプを接続する際に安定した接続が得られる。本発明の実装構造の場合、半導体チップ１と基板２の接合後はアンダーフィル７を形成するための樹脂を充填する隙間がほとんどないため、半導体チップ１と基板２の接合前にあらかじめ基板２または半導体チップ１にアンダーフィル７を塗布しておくことが望ましい。これにより安定した樹脂封止が可能になる。
【００１７】
無機質充填剤の含有量の下限を０重量％としたのは、アンダーフィル７中に無機質充填剤が含まれていない場合でもよいことを示すものであり、その含有量の上限を６５重量％としたのは、それを超える場合には樹脂の粘度上昇が著しいばなりでなく、はんだ酸化膜除去作用を有する樹脂成分が少なくなることで、はんだ接続性が悪くなるためである。無機質充填剤としては、シリカフィラー等を好ましく用いることができるが、その他の無機質充填剤であってもよく特に限定されない。
また、ソルダーレジスト膜６は、ソルダーレジスト材として一般に市販されているものを用いて形成される。
【００１８】
図３は、半導体チップ１のパッドにバンプが形成された状態の断面図を示す。同図に示されるように、パッド直径をｄ１、バンプ体積をＶ１、バンプ高さをｈとする。このとき、バンプ体積Ｖ１は式（１）で表すことができる。
【００１９】
【数１】
2007059638.tif 000003
リフロー工程後には、図４（ａ）に示すように、体積Ｖ１のバンプにより、上面径：ｄ１、底面径：ｄ２、高さ：ｈ１で富士山型のはんだフィレットが形成される。このような円錐台の斜面が徐々に緩くなるバンプ形状を実現するためには、バンプ体積Ｖ１が、図４（ｂ）に示す上面径：ｄ１、底面径：ｄ２、高さ：ｈ１で規定される円錐台の体積よりも小さければよい。つまり、式（２）の関係を満たす必要がある。式（２）の右辺は円錐台の体積を示す。
【００２０】
Ｖ1 ＜ （ａ＋ｂ＋√ａｂ）×ｈ１／３       ・・・（２）
上式において、ａは、基板側の大パッドの面積ａ＝（ｄ２／２）２×πを示し、ｂは半導体装置側の小パッドの面積体積ｂ＝（ｄ１／２）２×πを示す。
ここで、上記の式（１）、（２）を用いて本発明の実装構造を実現するための設計値の一例を示す。
【００２１】
半導体装置側の小パッド径ｄ１を１３０μｍ、基板側の大パッド径ｄ２を１８０μｍ、バンプ体積Ｖ１は直径Ｄ＝１００μｍのはんだボールを使用した時の体積で考える（Ｖ１＝４／３π（Ｄ／２）３）。まず、半導体チップ側の小パッドに形成された図３のバンプ高さｈは、式（１）より、ｈ＝６２μｍとなる。
次に、図４のｈ１を考えるが、その前に上記Ｄ、ｄ１、ｄ２の値において、バンプ形状が円錐台となるときの高さをｈ２とすると、ｈ２は式（２）の関係をイコールとした場合で計算することができ、その値はｈ２＝２８μｍとなる。従って、斜面が徐々に緩くなる円錐台のバンプ形状を実現するためには、ソルダーレジスト膜の厚さが２８μｍ以上（ｈ１＞２８μｍ）のときである。
【００２２】
上記に示した設計値の一例について整理すると、半導体装置側の小パッド径ｄ１を１３０μｍ、基板側の大パッド径ｄ２を１８０μｍ、バンプは直径Ｄ＝１００μｍのはんだボールを用いて形成し、基板側のソルダーレジスト膜厚さを３０μｍとすれば、半導体装置に形成された実装前のバンプ高さｈは６２μｍとなり、ソルダーレジスト膜厚さ３０μｍより高いので実装時にバンプと基板側の大パッドが確実に接触可能であり、実装後にはソルダーレジスト膜厚さが円錐台になるときのバンプ高さ２８μｍより厚い３０μｍであるため、バンプが基板側の大パッドに濡れ広がることで、富士山型のはんだフィレットが形成され、ソルダーレジスト膜と半導体チップがほとんど接触する半導体チップと基板間のギャップが極めて小さい薄型の半導体パッケージを得ることができる。すなわち、本発明によれば、安定した接続と半導体パッケージの薄型化を両立させることができる。
【００２３】
［製法］
次に、図５を参照して半導体装置の製造方法の一実施の形態について説明する。先ず、図５（ａ）に示すように、小パッド３上にバンプ５を設けた半導体チップ１と、大パッド４を設けた基板２を準備する。ここで、図５（ａ）のバンプ高さの目安は、小パッド３の直径以下であることが望ましい。基板２上の半導体チップ１の搭載エリアにアンダーフィルを形成するための樹脂７aを塗布する。
アンダーフィル７は、フラックス作用を有する樹脂を使用して形成する。この樹脂は熱硬化性樹脂にフラックス作用を有する剤を添加したものであり、はんだおよび被はんだ接続面の酸化膜を除去するはんだ酸化膜除去作用を持つ樹脂組成物である。この実施形態においては、この活性樹脂組成物をを用いてアンダーフィル７を形成しているので、フラックスを使用しなくても、それ自身の有するフラックス作用によりはんだ接続時の加熱状態における酸化を防ぐことができ、はんだおよび被はんだ接続面の酸化膜を除去して信頼性の高いはんだ接続を行うことができる。用いられる活性樹脂組成物中のはんだ酸化膜除去作用を有する剤は、硬化後においては基材樹脂と結合して化学的に安定となるので、形成されるアンダーフィルは十分な電気的絶縁性を有する。
基板２上へのアンダーフィル形成用の樹脂の塗布方法としては、基板２の中央部分に１点塗布する方法が一般的であるが、半導体チップ１が大きい場合などにおいては、搭載位置の対角線上に「×」を描くように塗布する方法や、数点に分けて塗布する方法等が好ましく適用される。
【００２４】
次に、図５（ｂ）に示すように、ツール（図示省略）に吸着された半導体チップ１を基板２上に位置合わせした後、所定の荷重を加えながら搭載する。この後、所定の温度に加熱されたリフロー炉等を用いてバンプを溶融させ、基板側の大パッド４にバンプを濡れ広げさせる。その後、樹脂をオーブン等で硬化させることによりアンダーフィル７を形成し、本発明による半導体装置の作製工程が完了する。
【００２５】
他の実装方法としては、半導体装置を基板に搭載した際、ツールに内蔵された加熱ヒータにより半導体チップ１を加熱して接続してもよく、基板２を載せるステージ（図示省略）に内蔵された加熱ヒータにより基板２を加熱して接続してもよい。バンプ５を溶融させ基板側の大パッド４に接合させる際に、接続性を向上させる目的で、荷重をかけながら接続させてもバンプがショートすることなく安定した接続を得ることが可能となる。
【００２６】
以上、本発明の好ましい実施の形態について説明したが、本発明はこの例に限定されるものではなく、本発明の要旨を逸脱しない範囲内において適宜の変更が可能なものである。例えば、実施の形態では、小パッドと大パッドの平面形状は共に円形であるものとして説明したが、一方または両方が正方形などの多角形であってもよい。また、本発明は半導体チップを基板上に登載する場合のみならず、パッド間をはんだを用いて接合する全ての場合に適用が可能なものである。例えば、半導体チップ同士、ＣＳＰ（チップサイズパッケージ）と配線基板や配線基板同士のはんだ接続の場合などが挙げられる。
【図面の簡単な説明】
【００２７】
【図１】本発明の半導体装置の一実施の形態を示す断面図。
【図２】図１のはんだ接合部分の拡大図。
【図３】半導体チップにバンプが形成された状態を示す断面図。
【図４】図３に示すバンプを有する半導体チップが基板に実装された後の接合部分を示す断面図と円錐台の断面図。
【図５】本発明の半導体装置の製造方法の一実施の形態を示す工程順の断面図。
【図６】従来の半導体装置の製造方法を示す工程順の断面図。
【図７】図６に示された製造方法によって製作された半導体装置のはんだ接合部分の一例を示す断面図。
【図８】従来技術のはんだバンプ付き配線基板の断面図。
【符号の説明】
【００２８】
１  半導体チップ
２  基板
３  小パッド
４  大パッド
５  バンプ
６  ソルダーレジスト膜
７  アンダーフィル
７a  樹脂
８  フラックス
９  チップ側パッド
１０  基板側パッド
【図１】
2007059638.tif 000004
【図２】
2007059638.tif 000005
【図３】
2007059638.tif 000006
【図４】
2007059638.tif 000007
【図５】
2007059638.tif 000008
【図６】
2007059638.tif 000009
【図７】
2007059638.tif 000010
【図８】
2007059638.tif 000011