(57)【要約】  【課題】光ディスク媒体などの記録・再生のための変調装置・復調装置の使用する一時記憶のメモリ容量を減らしつつ、処理速度の低下を防止する。  【解決手段】ＥＣＣクラスタの半分の量の信号が表わす情報を記録可能な容量をもつメモリを４つ用いる。ホストＩ／Ｆ回路は、二つのメモリに交互に符号の記録を行ない、パリティ付加回路は、ホストＩ／Ｆ回路がメモリの一方に記録を実行している間に、他方のメモリに記録されている符号に対してパリティ付加を実行し、変調回路は、他の二つのメモリ記録されている１ブロック分の信号を媒体記録形式に変調し、これらの処理をパイプライン処理で実行する。【選択図】  図１５
2007059001.tif 000002
【特許請求の範囲】
【請求項１】
１ブロック分の信号を分担して記録可能な二つの第一ハーフメモリと、
他の１ブロック分の信号を分担して記録可能な二つの第二ハーフメモリと、
一のブロック信号の中から符号語単位に信号を取得して交互に前記二つの第一ハーフメモリに対して記録するホストＩ／Ｆ回路と、
前記ホストＩ／Ｆ回路が二つのハーフメモリの一方に前記記録を実行している間に他方のハーフメモリに記録されている信号に対して符号語単位にパリティ付加を実行するパリティ付加回路と、
前記二つの第一ハーフメモリにおいて、パリティが付加された信号が合わせて１ブロック相当分となった場合には、記録されている１ブロック分の信号を媒体記録形式に変調する変調回路と、を有し、
前記変調回路が前記変調を実行している間に前記ホストＩ／Ｆ回路と、前記パリティ付加回路とは、前記二つの第二ハーフメモリに対してそれぞれ前記と同様の態様にて記録及びパリティ付加を実行する変調装置。
【請求項２】
前記変調回路は、前記二つの第一ハーフメモリに記録されている信号の全てが媒体記録形式へ変調されると、前記二つの第二ハーフメモリに記録されている１ブロック分の信号を媒体記録形式に変調し、
前記変調回路が前記二つの第二ハーフメモリに記録されている１ブロック分の信号の前記変調を実行している間に、前記ホストＩ／Ｆ回路と、前記パリティ付加回路とは、前記二つの第一ハーフメモリに対してそれぞれ前記と同様の態様にて記録及びパリティ付加を実行する請求項１に記載の変調装置。
【請求項３】
前記ホストＩ／Ｆ回路により取得される信号の１ブロック分の大きさが、前記二つの第一ハーフメモリと前記二つの第二ハーフメモリのいずれの一つにも記録可能な量の信号である小ブロックを構成する大きさの信号であると判断された場合に、
前記ホストＩ／Ｆ回路は、後述のパリティ付加処理待ちでも、後述の変調処理待ちでもないハーフメモリがあるときには、順次そのハーフメモリに対して小ブロックの信号の全体を記録する小ブロック信号記録手段を有し、
前記パリティ付加回路は、前記小ブロック信号記録手段による記録が終了し、かつパリティ付加処理未了のハーフメモリがあるときには、順次そのハーフメモリの信号に対してパリティ付加処理を実行する小ブロック信号パリティ付加手段を有し、
前記変調回路は、前記小ブロック信号パリティ付加手段により、パリティ付加が終了し、かつ変調処理未了のハーフメモリである変調処理待ちのハーフメモリがある場合には、順次そのハーフメモリの信号に対して媒体記録形式に変調する小ブロック信号変調手段を有する請求項１または２に記載の変調装置。
【請求項４】
ブロック単位で媒体記録形式にて記録され、かつ符号語単位でパリティが付加された信号を記録媒体から取得して所定の処理を実行して出力する復調装置であって、
１ブロック分の信号を分担して記録可能な二つの第一ハーフメモリと、
他の１ブロック分の信号を分担して記録可能な二つの第二ハーフメモリと、
１ブロック分の媒体記録形式の信号を、復調し、前記二つの第一ハーフメモリに対して記録を実行する復調回路と、
前記二つの第一ハーフメモリにおいて、前記復調回路により復調され記録された信号があわせて１ブロック相当分となった場合には、前記二つの第一ハーフメモリから交互に信号を符号語単位に読み出し、誤り訂正を行なう誤り訂正回路と、
前記誤り訂正回路が前記二つの第一ハーフメモリの一方に記録されている符号語単位を読み出し誤り訂正を実行している間に第一ハーフメモリの他方に記録されている信号を符号語単位で出力するホストＩ／Ｆ回路と、を有し、
前記ホストＩ／Ｆ回路と前記誤り訂正回路とが出力と誤り訂正を行なっている間に、前記復調回路は前記と同様の態様にて前記二つの第二ハーフメモリに対して記録を実行する復調装置。
【請求項５】
前記誤り訂正回路と前記ホストＩ／Ｆ回路とが、前記二つの第一ハーフメモリに記録された信号の誤り訂正と出力とを完了し、前記復調回路が、前記二つの第二ハーフメモリに、１ブロック分の媒体記録形式の信号を復調して記録すると、前記誤り訂正回路と前記ホストＩ／Ｆ回路とは、前記二つの第二ハーフメモリに記録された１ブロック分の信号に対して誤り訂正と出力とを実行し、
前記復調回路は、前記二つの第一ハーフメモリに対してそれぞれ前記と同様の態様にて復調を実行する請求項４に記載の復調装置。
【請求項６】
前記誤り訂正回路は、
符号語単位の信号に発生した誤りの状態を推定するためのシンドロームを算出するシンドローム手段と、
前記シンドローム算出手段で算出されたシンドロームに基づいて誤り位置多項式を演算して求める演算手段と、
前記演算手段での演算の結果に基づいて、エラー位置と値のサーチを行ない誤り訂正を行なう訂正手段と、
を有し、前記シンドローム手段と前記演算手段と前記訂正手段とが並列に動作する請求項４または５に記載の復調装置。
【請求項７】
前記復調回路が１ブロック分の媒体記録形式の信号の復調をする結果として得られる信号量が、前記二つの第一ハーフメモリと前記二つの第二ハーフメモリのいずれの一つにも記録可能な信号量である小ブロック信号量となると判断された場合に、
前記復調回路は、後述の誤り訂正処理待ちでも、後述の出力待ちでもないハーフメモリがあるときには、順次そのハーフメモリに、１ブロック分の媒体記録形式の信号の復調を行なって得られる信号を記録する小ブロック信号復調手段を有し、
前記パリティ付加回路は、前記小ブロック信号復調手段による記録が終了し、かつ誤り訂正処理未了のハーフメモリがあるとき、順次そのハーフメモリに記録された信号に対して誤り訂正を行なう小ブロック信号誤り訂正手段を有し、
前記ホストＩ／Ｆ回路は、前記小ブロック信号誤り訂正手段による誤り訂正が終了し、かつ出力処理未了のハーフメモリがあるとき、順次そのハーフメモリに記録された信号を出力する小ブロック信号出力手段を有する請求項４から６のいずれか一に記載の復調装置。
【請求項８】
１ブロック分の信号を分担して記録可能な二つの第一ハーフメモリと、
他の１ブロック分の信号を分担して記録可能な二つの第二ハーフメモリと、
を有する変調装置の動作方法であって、
一つのブロック信号の中から符号語単位に信号を取得して交互に前記二つの第一ハーフメモリに対して記録する信号交互記録ステップと、
前記信号交互記録ステップにて二つのハーフメモリの一方に前記記録が実行されている間に他のハーフメモリに記録されている信号に対して符号語単位にパリティ付加を実行するパリティ付加ステップと、
前記二つの第一ハーフメモリにおいて、パリティが付加された信号が合わせて１ブロック相当分となった場合には、記録されている１ブロック分の信号を媒体記録形式に変調する変復調ステップと、を含み、
前記変復調ステップにて前記変調が実行されている間に前記信号交互記録ステップと、前記パリティ付加ステップにて、前記二つの第二ハーフメモリに対してそれぞれ前記と同様の態様にて記録及びパリティ付加が実行される変調装置の動作方法。
【請求項９】
ブロック単位で媒体記録形式にて記録され、かつ符号語単位でパリティが付加された信号を記録媒体から取得して、１ブロック分の信号を分担して記録可能な二つの第一ハーフメモリと他の１ブロック分の信号を分担して記録可能な二つの第二ハーフメモリとを用ながら所定の処理を実行して出力する復調装置の動作方法であって、
１ブロック分の媒体記録形式の信号を復調し、前記二つの第一ハーフメモリに対して記録を実行する復調ステップと、
前記第一ハーフメモリにおいて、前記復調ステップにて復調され記録された信号があわせて１ブロック相当分となった場合には、前記二つの第一ハーフメモリから交互に信号を符号語単位に読み出し、誤り訂正を行なう誤り訂正ステップと、
前記誤り訂正ステップにて前記第一ハーフメモリの一方に記録されている符号語単位を読み出し誤り訂正を実行している間に他方のハーフメモリに記録されている信号を符号語単位で出力する出力ステップと、を有し、
前記出力ステップと前記誤り訂正ステップにて出力と誤り訂正を行なっている間に、前記復調ステップにて、前記と同様の態様にて前記二つの第二ハーフメモリに対して記録を実行する復調装置の動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調装置、復調装置、変調装置の動作方法及び復調装置の動作方法の技術に関する。特に、種々のディスク媒体を記憶媒体とする記録又は／及び再生のための装置が取り扱うデジタル情報の誤り訂正の処理についての技術に関する。
【背景技術】
【０００２】
現在、Ｂｌｕ−ｒａｙ  Ｄｉｓｃ（「ＢＤ」と略記される）やＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（「ＤＶＤ」と略記される）等のディスク媒体により、デジタル情報を記録又は／及び再生することができる機器が多種にわたり使用されている。一般にディスク媒体では、光ピックアップにより照射されるレーザー光によってデジタル情報（以下、「データ」とも記載する場合がある）の記録／再生が行なわれている。このような記録／再生においては、ディスク媒体の表面の状態や、温度・湿度等の影響により、様々なノイズが発生し得る。このようなノイズの影響を受けたデータは、誤りを含むことがあり、本来あるべき値とは異なった値となってしまうことがある。そこで、このようなノイズの影響からデータを保護する目的で、Ｅｒｒｏｒ  Ｃｏｒｒｅｃｔｉｏｎ  Ｃｏｄｅ（「ＥＣＣ」と略記される）と呼ばれる誤り訂正を目的とする符号化／復号化が用いられている。ＥＣＣは、実際の情報を含んだデータ（以下、「情報データ」とも記載する場合がある）に対して、冗長なデータであるパリティを付加する符号化を行なうことにより、情報データに含まれる誤りの訂正を行なうことができるようにしている。これにより、ノイズの影響を受けたデジタル情報を、本来のデジタル情報に復号することが可能となる。
【０００３】
ＢＤやＤＶＤ等のディスク媒体に関する規格においては、ＲＳ（リードソロモン）符号と呼ばれる誤り訂正符号が用いられている。ＲＳ符号の体系において、ｋシンボルの情報データに対してｐシンボルの冗長データであるパリティを付加し、ｎシンボルの長さの符号を生成するとし、また、このときの符号間のハミング距離における最小距離をｄとすると、このようなＲＳ符号による符号化／復号化の処理はＲＳ（ｎ，ｋ，ｄ）と表記される。なお、本明細書では、ｐシンボルのパリティが付加されるｋシンボルの情報データを、「符号語単位」と呼び、パリティを付加する処理を「パリティ付加処理」あるいは「パリティ付加の処理」などと呼ぶ。また、符号語単位にパリティを付加してできる符号を「誤り訂正符号」と呼ぶ。
【０００４】
図１は、ＢＤやＤＶＤなどのディスク媒体の情報の記録／再生を行なう装置の機能ブロック図を例示する。図１において、ディスク媒体１０１がスピンドルモータ１０２により回転され、アクチュエータ１０３に搭載された光ピックアップでディスク媒体１０１に記録／再生が行なわれる。ここに、スピンドルモータ１０２は、アクチュエータ１０３の位置に応じて、光ピックアップ１０４とディスク媒体との相対的な線速度が一定になるように、回転数がドライバ１０５により制御される。光ピックアップで読み取られたデータは、変復調装置１０６に送られ、媒体記録形式からの復調の処理、誤り訂正を行なう復号化の処理、が行なわれて得られる情報データがＨｏｓｔへ出力される。また、逆に、Ｈｏｓｔが変復調装置へ情報データを出力すると、パリティが付加される符号化の処理、そして媒体記録形式への変調の処理が行なわれて、光ピックアップによりデータがディスク媒体に記録される。変復調装置１０６は、変復調回路１０８と誤り処理回路１０９とホストＩ／Ｆ回路１１０とを有し、これらがメモリ１１１とスイッチング回路１１２を介して接続されることにより、Ｈｏｓｔと光ピックアップとの間の情報の入出力のための処理を行なう。ここで、Ｈｏｓｔとしては、パーソナルコンピュータ本体や、映像再生装置、映像記録機器、カーナビゲーション機器、チューナー、ネットワーク機器、その他家電製品などがある。
【０００５】
変復調回路１０８は、記録時には、メモリ１１１に記録されたデータをブロック単位で変調を行ない、光ピックアップへ転送する。変調の方法としては、例えば、ＥＦＭ変調と呼ばれる８ビットのデータを１４ビットのデータに変換する方法や１７ＰＰと呼ばれる方法などが用いられる。また、再生時には、変調の逆の操作である復調を行ない、ブロック単位でデータをメモリに記録する。また、変復調回路１０８では、バーストエラーに備えてデータのインターリーブ、デインターリーブも行なわれる。誤り処理回路１０９は、記録時には、Ｈｏｓｔより出力されメモリに記録された情報データにパリティを付加する符号化の処理を行なう。また、再生時には、変復調回路１０８により復調されメモリに記録された誤り訂正符号を参照して、情報データの誤り訂正をする復号化の処理を行なう。ホストＩ／Ｆ回路は、記録時には、ＨｏｓｔよりＡＴＡ／ＡＴＡＰＩインターフェースなどの汎用インターフェースを介して出力されてくる情報データをメモリ１１１に記録する。また、再生時には、誤り処理回路１０９で処理されメモリに記録された情報データを、Ｈｏｓｔに出力する。また、ホストＩ／Ｆ回路では、情報データのスクランブル、デスクランブルも行なわれる。これは、情報データ内で同じ値が連続し直流成分が発生することによる駆動系への影響を防止するためである。また、ホストＩ／Ｆ回路では、ＥＤＣと呼ばれるエラー検出用コードの処理も行なわれる。
【０００６】
ＢＤでは、ＰｉｃｋｅｔＣｏｄｅ（例えば、特許文献１参照。）と呼ばれる符号化方法が用いられる。この符号化方法では、２種類のＲＳ符号が混合されて用いられる。すなわち、６４キロバイトの情報データに含まれる符号語単位を符号化したロングディスタンスコード（ＬＤＣ）と呼ばれる誤り訂正符号の符号間距離の長い符号群（ＬＤＣクラスタ）に、バーストインジケータサブコード（ＢＩＳ）と呼ばれるＬＤＣより誤り訂正能力が高い符号群（ＢＩＳクラスタ）を混合してＥＣＣクラスタと呼ばれるブロックを構成する。ここに、ＬＤＣの処理は、ＲＳ（２４８，２１６，３３）であり、ＢＩＳの処理は、ＲＳ（６２，３０，３３）である。
【０００７】
図２は、ＬＤＣクラスタの構造を示す。情報データは２１６シンボルを単位（符号語単位）として、図２に示すＹ軸方向に配置され、それが、Ｘ軸方向に３０４回繰り返して配置される。すなわち、情報データの最初の単位は、情報データ領域において、Ａ１、Ｂ１、…、Ｚ１と配置され、次の単位は、Ａ２、Ｂ２、…、Ｚ２と配置される。このＡ１、Ｂ１、…、Ｚ１の組やＡ２、Ｂ２、…、Ｚ２の組が符号語単位となる。Ｙ軸方向に配置された２１６シンボルのそれぞれの符号語単位に対して、３２シンボルのパリティが誤り処理回路により計算され、パリティ領域に配置される。なお、変復調回路１０８がディスク媒体に記録する場合には、インターリーブの後に図２のＸ軸の方向に記録が行なわれる。すなわち、インターリーブの後にＡ１、Ａ２、…、Ｂ１、Ｂ２、…のような順序で記録がされる。
【０００８】
図３は、ＢＩＳクラスタの構造を示す。ＢＩＳクラスタは、ＬＤＣと同様に２次元の配列に配置され、Ｙ軸方向にのみ符号化され、Ｘ軸方向に２４単位が配置される。ただし、ＢＩＳクラスタのデータは、情報データとは別のデータ、例えばアドレスなどの管理情報データ、で構成される。
【０００９】
図４は、ＢＤにおけるＥＣＣクラスタの構造を示す。ＥＣＣクラスタは、ＬＤＣクラスタとＢＩＳクラスタとを、それぞれインターリーブした上で合成されて得られる。すなわち、ＬＤＣクラスタは、３０４×２４８の２次元配列であるところ、これを、１５２×４９６の配列にインターリーブして変換する。また、ＢＩＳクラスタは、２４×６２の２次元配列であるところ、これを、３×４９６の配列にインターリーブして変換する。その後、図４に示されるように、インターリーブされたＬＤＣクラスタの３８行間隔ごとに、インターリーブされたＢＩＳクラスタを一行挿入して、この結果、１５５×４９６の配列としてＥＣＣクラスタが得られる。また、ＢＤでは、Ｘ軸方向の１５５シンボルを単位として、シンクと呼ばれる同期パターンを示すデータが付加されることになる。
【００１０】
図５、図６、図７は、ＢＤにおける記録のための処理について説明する図である。第一ステップとして、図５に示されるように、ホストＩ／Ｆ回路５０１と一時記憶用のメモリ５０４とを接続し、ＥＣＣクラスタを構成することになる６４キロバイトの情報データをＨｏｓｔより取得して、Ｙ軸方向に配置してメモリ５０４に記録する。この配置においては、Ｈｏｓｔより取得された情報データがそのままメモリ５０４に記憶されるのではなく、ホストＩ／Ｆ回路５０１において、情報データに対してＥＤＣの付加およびスクランブルの処理が行なわれる。この第一ステップにより、図２に示される情報データ領域に情報データが配置されることになる。なお、図５、図６、図７にいて、メモリ５０４、５０５、５０６と、ホストＩ／Ｆ回路５０１、パリティ付加回路５０２、変調回路５０３との間にはスイッチング部が配置されているものとする。このスイッチング部によりホストＩ／Ｆ回路５０１、パリティ付加回路５０２、変調回路５０３のそれぞれは、他の回路に干渉されることなく独立にメモリ５０４、５０５、５０６にアクセスすることができるようになっている。
【００１１】
第二ステップとして、図６に示されるようにパリティ付加回路５０２とメモリ５０４とを接続し、同時に、ホストＩ／Ｆ回路５０１とメモリ５０５とを接続する。なお、パリティ付加回路５０２は、図１の誤り処理回路１０９のパリティ付加の処理を行なう回路に相当する。ホストＩ／Ｆ回路５０１は、ステップ１と同様に、情報データを、第二ステップで接続されるメモリ５０５に記録する。一方、パリティ付加回路５０２は、メモリ５０４に配置された情報データ領域の２１６シンボルの符号語単位ごとに３２シンボルのパリティを計算し、パリティ領域に配置し記録することにより、パリティ付加を行なう。また、パリティ付加回路５０２により、ＢＩＳクラスタの３０シンボルごとに３２シンボルのパリティを付加することも行なわれる。
【００１２】
第三ステップとして、図７に示されるように、変調回路５０３とメモリ５０４とを接続し、同時に、パリティ付加回路５０２とメモリ５０５とを接続し、また、ホストＩ／Ｆ回路５０１とメモリ５０６とを接続する。なお、変調回路５０３は、図１の変復調回路１０８の変調の処理を行なう回路に相当する。ホストＩ／Ｆ回路５０１は、ステップ１と同様に、情報データを、第三ステップで接続されるメモリ５０６に記録し、パリティ付加回路５０２は、第三ステップで接続されるメモリ５０５に記録された情報データ、ＢＩＳクラスタへのパリティ付加を行なう。一方、変調回路５０３は、メモリ５０４に記録されたＬＤＣクラスタとＢＩＳクラスタとのインターリーブを行ないながら、ディスク媒体の記録形式に変調を行ない、光ピックアップへデータの転送を行なう。
【００１３】
したがって、変復調回路では、３段階のパイプライン処理が行なわれていることになる。図８は、この３段階のパイプライン処理を説明する図である。時刻Ｔ８０１においては、情報データ１がホストＩ／Ｆ回路で処理される。時刻Ｔ８０２においては、情報データ１がパリティ付加回路で処理され、同時に情報データ２がホストＩ／Ｆ回路で処理される。時刻Ｔ８０３においては、情報データ１が変調回路で処理され、同時に、情報データ２がパリティ付加回路で、情報データ３がホストＩ／Ｆ回路で、処理される。以下同様に、時刻Ｔ８０４においては、情報データ２が変調回路で、情報データ３がパリティ付加回路で、情報データ４がホストＩ／Ｆ回路で、処理される。時刻Ｔ８０５においては、情報データ３が変調回路で、情報データ４がパリティ付加回路で、情報データ５がホストＩ／Ｆ回路で、処理される。したがって、メモリの総量として、３つのＥＣＣクラスタ分の情報が格納できる量が必要となる。
【００１４】
次に、図９から図１２は、ＢＤにおける再生のための復号化について説明する図である。まず図９に示されるように、復調回路９０１、訂正回路９０２、ホストＩ／Ｆ回路９０３と３つのメモリ９０４、９０５、９０６が動作可能な状態になる。ここに、復調回路９０１は、変復調回路１０８の復調の処理を行なう回路に相当する。また、訂正回路９０２は、誤り処理回路１０９の誤り訂正の処理を行なう回路に相当する。
【００１５】
第一ステップとして、図１０に示されるように、復調回路９０１とメモリ９０４とを接続する。光ピックアップで読み取った信号を復調回路９０１で復調し、デインターリーブを行なうことにより、ＥＣＣクラスタが読み取られ、ＬＤＣクラスタとＢＩＳクラスタとがメモリ９０４に記録される。
【００１６】
第二ステップとして、図１１に示されるように、訂正回路９０２とメモリ９０４とを接続し、同時に、復調回路９０１とメモリ９０５とを接続する。復調回路９０１は、接続されたメモリ９０５にＬＤＣクラスタとＢＩＳクラスタを同様に記録する。一方、訂正回路９０２は、メモリ９０４に記録されたＢＩＳクラスタの誤り訂正を行なったうえで、この誤り訂正の結果とシンクの状態から、ＬＤＣクラスタで発生するバーストエラーの位置を予測し、この予測を用いながらＬＤＣクラスタの誤り訂正を符号語単位ごとに行なう。なお、ここでいう「符号語単位ごとに行なう」とは、符号語単位に付加されたパリティを含めた誤り訂正符号ごとに誤り訂正を行なうことをいう。
【００１７】
第三ステップとして、図１２に示されるように、ホストＩ／Ｆ回路９０３とメモリ９０４とを接続し、同時に、復調回路９０１とメモリ９０６とを接続し、訂正回路９０２とメモリ９０５とを接続する。復調回路９０１は、接続されたメモリ９０６にＬＤＣクラスタとＢＩＳクラスタを同様に記録し、訂正回路９０２は、接続されたメモリ９０５に記録されたＬＤＣクラスタとＢＩＳクラスタとの誤り訂正を行ない、情報データを記録する。一方、ホストＩ／Ｆ回路９０３は、メモリ９０４に記録された情報データの出力を行なう。
【００１８】
したがって、再生においても、変復調回路では３段階のパイプライン処理が行なわれる。図１３は、この３段階のパイプライン処理を説明する図である。時刻Ｔ１３０１において、情報データ１が復調回路で処理される。時刻Ｔ１３０２においては、情報データ１は、訂正回路で処理がされ、同時に、情報データ２が復調回路で処理がされる。時刻Ｔ１３０３においては、情報データ１は、ホストＩ／Ｆ回路で処理がされ、同時に情報データ２は訂正回路で処理がされ、情報データ３が復調回路で処理される。以下同様に、時刻Ｔ１３０４においては、情報データ２は、ホストＩ／Ｆ回路で処理がされ、情報データ３は、訂正回路で処理がされ、情報データ４が復調回路で処理される。時刻Ｔ１３０５においては、情報データ３は、ホストＩ／Ｆ回路で処理がされ、情報データ４は、訂正回路で処理がされ、情報データ５が復調回路で処理される。したがって、再生においても、メモリの総量として、３つのＥＣＣクラスタ分の情報が格納できる量が必要となる。
【００１９】
次にＤＶＤの場合について説明する。ＤＶＤにおいても、記録、再生の際には、３段階のパイプライン処理が行なわれる。ただし、ＥＣＣクラスタの構成がＢＤとは異なる。すなわち、ＤＶＤでは、３２キロバイトの情報データを２次元の配列に配置し、リードソロモン積符号と呼ばれる符号化方法が用いられる。すなわち、Ｘ軸方向にＲＳ（１８２，１７２，１１）の符号化が行なわれ、Ｙ軸方向に、ＲＳ（２０８，１９２，１７）の符号化が行なわれる（なお、Ｘ軸方向の符号を内符号、Ｙ軸方向の符号を外符号と呼ぶ）。この内符号、外符号が付加されたデータ群がＤＶＤでのＥＣＣクラスタとなり、パリティ付加処理、誤り訂正処理の単位となる。
【００２０】
図１４は、ＤＶＤのＥＣＣクラスタの構造を示す。図１４に示すように、情報データは、１９２シンボルを単位としてＹ軸方向に配置され、それがＸ軸方向に１７２回繰り返して配置される。そして、Ｘ軸方向に配置された１７２シンボルの符号―例えば符号１４０３―を符号語単位として、１０シンボルのパリティ―例えば符号１４０４―が付加される。内符号の符号化が終われば、Ｙ軸方向に配置された１９２シンボルの符号―例えば符号１４０１―を符号語単位として、１６シンボルのパリティ―例えば符号１４０２―が付加される。
【００２１】
ＥＣＣクラスタには、ホストＩ／Ｆ回路に転送された情報データがＹ軸方向に配置されるが、その際、ホストＩ／Ｆ回路においては、２０４８バイト毎に４バイトのＥＤＣが付加され、さらにスクランブルされる。また、変調回路では、データがインターリーブがされＸ軸方向に変調がされて光ピックアップへ転送される。復調回路では、光ピックアップから転送されてきたデータのデインターリーブがされＸ軸方向にメモリへの記録が行なわれる。訂正回路では、内符号でエラー訂正処理を行ない、その結果、エラー訂正ができなかった符号に対してフラグを付し、外符号の復号化において消失訂正処理を行なうことで、ディスク媒体面上の傷等により発生するバーストエラー（ディスク媒体面上の記録方向に対して連続して発生するエラー）に対して、高い誤り訂正能力を得ることができる。
【００２２】
なお、リードソロモン符号は、同一の原始多項式と原始元のもとで符号化される符号であれば、符号長及びパリティ長が異なっていても、長さの大きい方のパリティを復号化できる回路の大部分を共用して、長さの短い方のパリティを符号化／復号化することが可能である。このことを利用して、ＢＤおよびＤＶＤの両規格に対応することができる符号化／復号化の回路を、ＢＤにも対応する符号化／復号化の回路の規模程度で提供することができる。すなわち、ＤＶＤを処理する場合には、一時記憶のメモリの半分を使用して、３段階のパイプライン処理を行なえばよい。
【００２３】
ＢＤ、ＤＶＤの符号化、復号化におけるパイプライン処理については、種々の技術が知られている。例えば、特許文献２においては、ＤＶＤのようなリードソロモン積符号の符号化であっても、ＥＣＣクラスタを格納するための一時記憶用のメモリが２個で構成できる技術が開示されている。
【特許文献１】特表２００２−５２１７８９号公報
【特許文献２】特開２００５−０７９６０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかしながら、上記で説明した背景技術では、ＥＣＣクラスタの符号化／復号化には一時記憶のメモリの容量がＥＣＣクラスタ３つ分である必要がある。このため、変復調を行なうための回路をＬＳＩ化するには、大きな実装面積が必要となる。このため、ダイサイズが大きくなり、製造コストが増大するという問題がある。また、特許文献２に開示された技術では、ＥＣＣクラスタを格納するための一時記憶のメモリの容量をＥＣＣクラスタ２つ分にすることができるが、上記で説明した第一ステップと第二ステップとをパイプライン処理の一つの段階で行なうことになるため、処理速度が低下してしまうという問題がある。
【００２５】
そこで、以下では、一時記憶に必要なメモリの容量が少なくて済み、また、処理速度が低下しない変調装置、復調装置、変調装置の動作方法及び復調装置の動作方法について開示を行なう。
【課題を解決するための手段】
【００２６】
この目的を達成するために、以下の開示では、ＥＣＣクラスタの半分の量の信号が表わす情報を記録可能な容量をもつメモリであるハーフメモリを４つ用いて、ハーフメモリ２つを一つの群として用いて第一ハーフメモリと第二ハーフメモリとの二つの群を構成し、ホストＩ／Ｆ回路は、第一ハーフメモリに属する二つのハーフメモリに交互に符号語単位を記録し、パリティ付加回路は、ホストＩ／Ｆ回路が二つのハーフメモリの一方に記録を実行している間に、他方のハーフメモリに記録されている信号に対して符号語単位にパリティ付加を実行し、このような交互の記録、パリティ付加の処理によって、第一ハーフメモリの二つのハーフメモリにパリティが付加された信号が１ブロック相当分となった場合には、変調回路は、記録されている１ブロック分の信号を媒体記録形式に変調し、変調回路がその変調を実行している間には、ホストＩ／Ｆ回路とパリティ付加回路は、第二ハーフメモリの二つのハーフメモリに前記と同様の態様にて記録及びパリティ付加を実行する変調装置について説明する。
【００２７】
また、変調回路は、第一ハーフメモリに記録されている信号の全てを変調すると、第二ハーフメモリに記録されている１ブロック分の信号を媒体記録信号に変調し、その間、ホストＩ／Ｆ回路とパリティ付加回路は、第一ハーフメモリの二つのハーフメモリに前記と同様の態様にて記録及びパリティ付加を実行する。
【００２８】
これにより、媒体への記録を行なう際に必要なメモリの容量をＥＣＣブロック２つ分とすることができ、また、処理速度の低下を防止でき、課題が解決される。また、ＢＤに対するＤＶＤのように、ＥＣＣクラスタのサイズが半分になる場合には、４つのハーフメモリのうち少なくとも３つを使用することにより、従来のパイプライン処理を行なう場合にも回路を共用することができる。この結果、回路規模の増大を防ぐこともできる。
【００２９】
また、復調回路は、第一ハーフメモリに対して記録を実行し、第一ハーフメモリに記録された信号が１ブロック分になると、誤り訂正回路は、第一ハーフメモリの二つのハーフメモリから交互に符号語単位に信号を読み出し誤り訂正の処理を行ない、ホストＩ／Ｆ回路は、誤り訂正回路が信号を読み出している第一ハーフメモリの他方のハーフメモリに記録された信号を出力し、誤り訂正回路とホストＩ／Ｆ回路とが誤り訂正と出力とを行なっている間には、復調回路は、前記と同様の態様にて第二ハーフメモリに対して記録を実行する復調装置についても説明する。なお、ここでいう「符号語単位に信号を読み出し誤り訂正の処理を行なう」とは、符号付加単位に付加されたパリティを含めた誤り訂正符号の信号を読み出して、読み出された誤り訂正符号について誤り訂正の処理を行なうことをいう。
【００３０】
また、誤り訂正回路とホストＩ／Ｆ回路とが、第一ハーフメモリに対して誤り訂正と出力とを完了すると、第二ハーフメモリに記録されている１ブロック分の信号に対して誤り訂正と出力を行ない、復調回路は、第一ハーフメモリに対して前記と同様の態様にて復調を実行する。
【００３１】
これにより、媒体からの再生を行なう際に必要なメモリの容量をＥＣＣブロック２つ分とすることができ、また、処理速度の低下を防止でき、課題が解決される。また、ＢＤに対するＤＶＤのように、ＥＣＣクラスタのサイズが半分になる場合には、４つのハーフメモリのうち少なくとも３つを使用することにより、従来のパイプライン処理を行なう場合にも回路を共用することができる。この結果、回路規模の増大を防ぐこともできる。
【発明の効果】
【００３２】
以上によれば、ディスク記録媒体に対してデータの符号化／復号化を行なうための回路において、パイプライン処理の各段階の処理速度の低下をもたらすことなく、必要とされるメモリの容量を従来の２／３の容量とすることができ、回路規模の減少をもたらすことができる。また、消費電力の低減を達成することができる。
【００３３】
また、ＢＤに対するＤＶＤのように、ＥＣＣクラスタのサイズが半分となるような別の記録形式の記録媒体のＥＣＣクラスタを処理できるように回路を共用化する場合でも、回路規模をほとんど増加させることなく構成ができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明を実施するための最良の形態について、図を用いて、実施形態として説明する。なお、本発明は、これら実施形態に何ら限定されるものではなく、その要旨を逸脱しない範囲において、種々なる態様で実施し得る。
【００３５】
（実施形態１）
実施形態１として、Ｈｏｓｔなどから信号を取得し、符号化を行ない、媒体記録形式への変調を行ない記録を行なうための変調装置について説明する。
【００３６】
（実施形態１：構成）
図１５は、実施形態１に係る変調装置の機能ブロック図を例示する。変調装置１５００は、二つの第一ハーフメモリ１５０１、１５０２と、二つの第二ハーフメモリ１５０３、１５０４と、ホストＩ／Ｆ回路１５０５と、パリティ付加回路１５０６と、変調回路１５０７と、を有する。なお、図１５において、点線で囲まれた部分は、第一ハーフメモリ１５０１、１５０２、第二ハーフメモリ１５０３、１５０４と、ホストＩ／Ｆ回路１５０５、パリティ付加回路１５０６、変調回路１５０７と、を相互に接続するスイッチング部を示す（他の同様の図でも同じである）。
【００３７】
「二つの第一ハーフメモリ」１５０１、１５０２は、１ブロック分の信号を分担して記録可能なメモリである。「１ブロック」とは、Ｈｏｓｔから送られてくる信号の量の単位や媒体記録形式に変調を行なう際の信号の量の単位をいう。この１ブロック分の信号は、１つまたは複数の誤り訂正符号により構成される。例えば、ＢＤの場合には１ブロック分の信号は、６４キロバイトの情報データにパリティおよびＢＩＳが付加された大きさの信号となる。なお、本明細書では、「信号」とは、情報が移動する場合を主に想定した情報の表現形式をいうものとするが、「信号が記録される」とは、信号が表わす情報が記録されることを意味するものとする。「分担して記録可能なメモリ」とは、２つのメモリで１ブロック分の信号を記録することができることをいう。例えば、一つの第一ハーフメモリの容量が１ブロックの半分の量の信号を記録することができることをいう。
【００３８】
「二つの第二ハーフメモリ」１５０３、１５０４は、他の１ブロック分の信号を分担して記録可能なメモリである。「他の１ブロック分の信号」とは、２つの第一ハーフメモリと異なるブロックの信号を、２つの第二ハーフメモリが記録することを意味する。上記と同様に、一つの第二ハーフメモリの容量が１ブロックの半分の量の信号を記録することができるので、二つの第一ハーフメモリと二つの第二ハーフメモリとに記録可能な信号の量は、２ブロック分あれば充分となる。なお、第一ハーフメモリ、第二ハーフメモリは、シングルポートのメモリで構成されていてもよい。
【００３９】
「ホストＩ／Ｆ回路」１５０５は、情報データをＨｏｓｔから入力を行なうためのインターフェースを行なう回路である。ＢＤやＤＶＤ等のディスク媒体では、ＡＴＡ／ＡＴＡＰＩインターフェースなどの汎用バスにてＨｏｓｔと接続されることが多く、これらの汎用バスから入出力されるデータを、一旦データ蓄積用のショックプルーフメモリに蓄えるよう制御される。本実施形態では、ホストＩ／Ｆ回路１５０５は、上記ショックプルーフメモリに蓄えられた一のブロック信号の中から符号語単位に信号を取得して交互に、二つの第一ハーフメモリ１５０１、１５０２に対して記録する処理を行なう。したがって、例えば、１ブロック分を構成する信号の中における奇数番目の符号語単位が第一ハーフメモリ１５０１に記録され、偶数番目の符号語単位が第一ハーフメモリ１５０２に記録される。この時、必要に応じてＥＤＣ付加やデータのスクランブルも同時に行なう。
【００４０】
「パリティ付加回路」１５０６は、ハーフメモリから情報データが符号語単位ごとに入力されると、演算によって誤り訂正用のパリティを生成する処理を行なう。生成されたパリティは、メモリのパリティ領域（例えば、図２参照。）に書き込まれる。本実施形態では、パリティ付加回路１５０６は、ホストＩ／Ｆ回路１５０５が二つのハーフメモリの一方に前記記録を実行している場合に、他方のハーフメモリに記録されている信号に対して符号語単位にパリティ付加を実行する。例えば、ホストＩ／Ｆ回路１５０５が、第一ハーフメモリ１５０１へ信号の記録を行なっていると、パリティ付加回路１５０６は、第一ハーフメモリ１５０２に記録された信号に対して符号語単位にパリティ付加の処理を実行する。また、ホストＩ／Ｆ回路１５０５が、第一ハーフメモリ１５０２へ信号の記録を行なっていると、パリティ付加回路１５０６は、第一ハーフメモリ１５０１に記録された信号に対して符号語単位にパリティ付加の処理を実行する。ホストＩ／Ｆ回路１５０５とパリティ付加回路１５０６とは、１ブロック相当分の信号に対して処理が終わるまで、このようなハーフメモリとの接続を符号語単位の入力とパリティの付加ごとに交互に繰り返す。
【００４１】
「変調回路」１５０７は、光ピックアップなどの外部モジュールとのインターフェースを持ち、メモリに記録された信号を、媒体面に記載されるデジタルデータへ変調する処理を行なう。また、必要に応じて、信号のインターリーブ処理を行なう。本実施形態では、変調回路１５０７は、ホストＩ／Ｆ回路１５０５とパリティ付加回路１５０６との処理により、二つの第一ハーフメモリ１５０１、１５０２において、パリティ付加が付加された信号が合わせて１ブロック相当分となった場合には、記録されている１ブロック分の信号を媒体記録形式に変調する。すなわち、ホストＩ／Ｆ回路１５０５が、第一ハーフメモリ１５０１と第一ハーフメモリ１５０２とへ、交互に符号語単位に信号を記録する処理をし、パリティ付加回路１５０６が、第一ハーフメモリ１５０１に記録された符号語単位にパリティ付加の処理を実行し、第一ハーフメモリ１５０２に記録された符号語単位にパリティ付加の処理を実行することと、を交互に繰り返し、第一ハーフメモリ１５０１と第一ハーフメモリ１５０２とに記録された信号が１ブロック相当分になると、次に変調回路がその１ブロック相当分の信号を媒体記録形式に変調する処理を行ない、光ピックアップへの転送の処理などを行なう。
【００４２】
本実施形態では、変調回路１５０７が、上で説明した変調を実行している間に、ホストＩ／Ｆ回路１５０５とパリティ付加回路１５０６とは、第二ハーフメモリに対して、それぞれ上で説明したのと同様の態様で記録及びパリティ付加を実行する。すなわち、変調回路１５０７が第一ハーフメモリ１５０１と第一ハーフメモリ１５０２とに記録された信号の変調の処理を行なっている間には、ホストＩ／Ｆ回路１５０５は、別のブロック信号の中から符号語単位に信号を取得して、交互に第二ハーフメモリ１５０３、１５０４に対して記録し、パリティ付加回路１５０６は、ホストＩ／Ｆ回路１５０５が二つの第二ハーフメモリの一方に記録の処理をしている間には、他方のハーフメモリに記録されている信号に対して符号語単位にパリティ付加の処理を実行する。例えば、ホストＩ／Ｆ回路１５０５が、例えば、第二ハーフメモリ１５０３に符号語単位の信号を記録している間には、パリティ付加回路は、第二ハーフメモリ１５０４に記録された符号語単位の信号に対してパリティを付加する。したがって、別のブロック信号については、奇数番目の符号語単位は、例えば、第二ハーフメモリ１５０３に記録され、偶数番目の符号語単位は第二ハーフメモリ１５０４に記録される。
【００４３】
また、変調回路１５０７が第一ハーフメモリ１５０１、１５０２に記録された信号を全て変調する処理をし終わり、また、ホストＩ／Ｆ回路１５０５が第二ハーフメモリ１５０３、１５０４へ別のブロック信号を記録する処理をし終えて、パリティ付加回路１５０６が第二ハーフメモリ１５０３、１５０４に記録された全ての符号語単位の信号にパリティ付加をする処理をし終えた場合、変調回路１５０７、ホストＩ／Ｆ回路１５０５、パリティ付加回路１５０６の処理は次のようになる。すなわち、変調回路１５０７は、第二ハーフメモリ１５０３、１５０４に記録されている１ブロック相当分の信号を媒体記録形式に変調する処理をし、その間、ホストＩ／Ｆ回路１５０５とパリティ付加回路１５０６とは、第一ハーフメモリ１５０１、１５０２に対して、それぞれ上で説明したのと同様の態様にて記録及び訂正符号付加の処理を実行する。
【００４４】
（実施形態１：動作）
図１６から図２５は、実施形態１に係る変調装置の動作を説明する図である。まず、図１６に示されるように、ホストＩ／Ｆ回路１５０５と第一ハーフメモリ１５０１とが接続され、ホストＩ／Ｆ回路１５０５に入力された符号語単位１の信号が、第一ハーフメモリ１５０１に記録される。図１７は、符号語単位１が、第一ハーフメモリに記録された状態を示している。ハーフメモリ１７０１が第一ハーフメモリ１５０１に対応し、ハーフメモリ１７０２が第一ハーフメモリ１５０２に対応しているとすると、符号語単位１の信号は、ハーフメモリ１７０１の斜線もしくは灰色の部分１７０３にＹ軸方向に記録される。
【００４５】
次に、図１８に示されるように、ホストＩ／Ｆ回路１５０５と第一ハーフメモリ１５０２とが接続され、パリティ付加回路１５０６と第一ハーフメモリ１５０１とが接続される。符号語単位２の信号がホストＩ／Ｆ回路１５０５に入力されると、符号語単位２の信号は、第一ハーフメモリ１５０２に記録される。その間、パリティ付加回路１５０６は、第一ハーフメモリ１５０１に記録された符号語単位１に対してパリティ付加の処理を実行する。図１９は、この実行が終了した状態を示している。ハーフメモリ１７０１に記録された符号語単位１に相当する部分１７０３にパリティが付加され、符号語単位２の信号は、ハーフメモリ１７０２の斜線もしくは灰色の部分１７０４にＹ軸方向に記録される。以後、ホストＩ／Ｆ回路１５０５及びパリティ付加回路１５０６と、第一ハーフメモリ１５０１及び第一ハーフメモリ１５０２と、はホストＩ／Ｆ回路１５０５へ入力された符号語単位の信号のハーフメモリへの記録の処理とハーフメモリに記録された符号語単位の信号に対するパリティ付加回路１５０６によるパリティ付加の処理とがハーフメモリごとに交互に実行されるように、接続の交互の切換が行なわれる。例えば、図１９のような状態の後には、ホストＩ／Ｆ回路１５０５に入力される符号語単位は、ハーフメモリ１７０１の斜線もしくは灰色の部分１７０５として記録され、一方、ハーフメモリ１７０２の斜線もしくは灰色の部分１７０４に相当する符号語単位に対しては、斜線もしくは灰色の部分１７０６に相当するパリティがパリティ付加回路１５０６により付加される。
【００４６】
以上のような処理を繰り返して、第一ハーフメモリ１５０１、１５０２に１ブロック分の信号が記録され、１ブロック分の信号を構成する符号語単位の全てにパリティ付加がされた後の状態は、図２１または図２２のようになる。すなわち、ホストＩ／Ｆ回路１５０５と第二ハーフメモリ１５０３とが接続され、パリティ付加回路１５０６と第二ハーフメモリ１５０４とが接続され、あるいは、ホストＩ／Ｆ回路１５０５と第二ハーフメモリ１５０４とが接続され、パリティ付加回路１５０６と第二ハーフメモリ１５０３とが接続される状態が交互に繰り返される。その間、変調回路１５０７と第一ハーフメモリ１５０１、１５０２とが接続される。これにより、第一ハーフメモリ１５０１、１５０２に記録された１ブロック相当分の信号が変調回路１５０７により媒体記録形式に変調される処理が行なわれ、処理の結果のデータが光ピックアップなどへ転送される。そして、次の１ブロック相当分の信号が、ホストＩ／Ｆ回路により、第二ハーフメモリ１５０３、１５０４に記録される処理が行なわれ、かつ、パリティ付加回路１５０６によりパリティ付加の処理が行なわれる。これらの処理は、符号語単位のメモリへの記録とパリティ付加の処理ごとに交互に図２１と図２２との状態を切換ながら行なわれる。
【００４７】
以上の処理の説明は、主に、ＢＤにおけるＬＤＣクラスタに対する処理について説明したことに相当するが、ＢＩＳクラスタについても同様に処理を行なうこととする。ただし、ＢＩＳクラスタの場合には、ホストＩ／Ｆ回路１５０５からハーフメモリへのデータ転送時には、ＥＤＣ付加及びスクランブル処理は行なわれない。
【００４８】
変調回路１５０７は、第一ハーフメモリ１５０１、１５０２に記録されたブロックをＸ軸方向に変調する処理を行ない、処理の結果のデータを光ピックアップなどへ転送する。ＢＤの場合には、ＬＤＣクラスタとＢＩＳクラスタとが分離された状態で、第一ハーフメモリに格納されているため、それぞれのクラスタのインターリーブ処理と合成を行ない、ＥＣＣクラスタとする必要がある。従来のＬＤＣクラスタに対するインターリーブ処理は、特許文献１に示されるように２段階で行なわれる。すなわち、１段階目では、Ｘ軸方向に並んでいる２つのシンボルについて、右側のシンボル（Ｘ座標の値の小さいシンボル）を下側に移動する操作である。これにより、図２３（Ａ）に示されるようなＬＤＣクラスタの２次元配列３０４×２４８が、図２３（Ｂ）に示されるような二つの１５２×４９６の二次元配列へと変換される。しかし、本実施形態では、符号語単位を交互に二つのハーフメモリに記録するので、最初から図２３（Ｂ）に示される状態になっている。したがって、本実施形態では、従来技術でのインターリーブ処理の１段階目は不要である。
【００４９】
なお、インターリーブ処理の２段階目においては、Ｙ軸方向に並ぶ２シンボル単位に、Ｘ軸方向に３ずつ移動する処理が行なわれる（特許文献１の図１１、図１２を参照。）。したがって、本実施形態では、変調回路１５０７は、第一ハーフメモリ１５０１のＸ軸に沿って配置された一列の信号を１５２シンボル変調、転送の処理をし、３８シンボルにつき、インターリーブされたＢＩＳシンボルを一つ挿入する。これで最初のシンクである１５５シンボルの変調、転送の処理が完了する。次に、第一ハーフメモリ１５０２のＸ軸に沿って配置された一列の信号を１５２シンボル変調、転送する処理をし、同様に、３８シンボルにつき、インターリーブされたＢＩＳシンボルを一つ挿入する。続いて、第一ハーフメモリ１５０１の２列目にある先頭から４番目にある信号からＸ軸方向に１５２シンボル（もし、その列の最終シンボルが変調、転送された場合には、列の先頭にもどる）の変調、転送を行なう。以降、第一ハーフメモリ１５０１、１５０２を交互に読み出しながら、シンクごとの変調、転送の開始シンボルを下に３ずつずらすことにより、本実施形態では、遅延が発生することなく、ＥＣＣクラスタを変調、転送することができる。
【００５０】
第一ハーフメモリ１５０１、１５０２に記録された信号について全て変調、転送の処理がされ、第二ハーフメモリ１５０３、１５０４に次の１ブロック相当分の信号が記録され、かつパリティ付加の処理が完了すると、次に、図２４、図２５に示されるように、ホストＩ／Ｆ回路１５０５及びパリティ付加回路１５０６と、第一ハーフメモリ１５０１及び１５０２と、を交互に接続しながら、符号語単位でのメモリへの記録とパリティ付加を行ない、その間、変調回路１５０７と第二ハーフメモリ１５０３、１５０４とを接続し、変調、転送を行なう。
【００５１】
したがって、本実施形態では、第一ハーフメモリ１５０１、１５０２、第二ハーフメモリ１５０３、１５０４は相互に独立してアクセスが可能であり、例えば、ホストＩ／Ｆ回路１５０５が第一ハーフメモリ１５０１に書き込みなどのアクセスをしていても、パリティ付加回路１５０６、変調回路１５０７が、他のハーフメモリに書き込みや読み込みのアクセスをする妨げとはならない構成となっている。
【００５２】
（実施形態１：主な効果）
以上のように、従来技術では３段階のパイプライン処理が必要であったところが、本実施形態では、２段階のパイプライン処理となり、必要なメモリ量が従来技術より減少する。図２６は、本実施形態でのパイプライン処理を説明するための図である。時刻Ｔ２６０１において、情報データ１が第一ハーフメモリへ記録されパリティ付加の処理が、ホストＩ／Ｆ回路とパリティ付加回路で行なわれる。時刻Ｔ２６０２においては、第一ハーフメモリに記録されパリティ付加がされた情報データ１が変調回路により変調、転送される。と同時に、次の情報データ２が第二ハーフメモリへ記録されパリティ付加の処理が、ホストＩ／Ｆ回路とパリティ付加回路により行なわれる。時刻Ｔ２６０３においては、第二ハーフメモリに記録されパリティ付加がされた情報データ２が変調回路により変調、転送され、情報データ３が第一ハーフメモリへ記録されパリティ付加の処理がされる。したがって、ＥＣＣブロック２つ分のメモリ容量で済むことになる。
【００５３】
（実施形態２）
実施形態２として、ＢＤに対するＤＶＤのように、ＥＣＣブロックが半分の大きさになる場合の処理も行なえる変調装置について説明する。
【００５４】
（実施形態２：構成）
図２７は、実施形態２に係る変調装置の機能ブロック図を例示する。変調装置２７００は、第一ハーフメモリ１５０１、１５０２と、第二ハーフメモリ１５０３、１５０４と、ホストＩ／Ｆ回路１５０５と、パリティ付加回路１５０６と、変調回路１５０７と、を有し、ホストＩ／Ｆ回路１５０５は、小ブロック信号記録手段２７０１を有し、パリティ付加回路１５０６は、小ブロック信号パリティ付加手段２７０２を有し、変調回路１５０７は、小ブロック信号変調手段２７０３を有している。したがって、本実施形態に係る変調装置は、実施形態１に係る変調装置において、ホストＩ／Ｆ回路１５０５が、小ブロック信号記録手段２７０１を有し、パリティ付加回路１５０６が、小ブロック信号パリティ付加手段２７０２を有し、変調回路１５０７が、小ブロック信号変調手段２７０３を有する構成となっている。本実施形態の特徴は、小ブロック信号記録手段２７０１と、小ブロック信号パリティ付加回路２７０２と、小ブロック信号変調手段２７０３とが備わっていることであるが、これらの手段は、ホストＩ／Ｆ回路１５０５により取得される信号の１ブロック分の大きさが、第一ハーフメモリ１５０１、１５０２、第二ハーフメモリ１５０３、１５０４のいずれの一つにも記録可能な量の信号である小ブロックを構成する大きさであるときに動作する。例えば、Ｈｏｓｔなどから、小ブロックの信号の変調を行なうべきことが指示された場合に動作する。実施形態１でのブロックの大きさと小ブロックの大きさとの関係は、具体例を挙げると（以下、「具体的には」と記す）、ＢＤのＥＣＣクラスタとＤＶＤのＥＣＣクラスタとの関係である。すなわち、ＢＤのＥＣＣクラスタのサイズが６４キロバイトであるとき、第一ハーフメモリ１５０１、１５０２、第二ハーフメモリ１５０３、１５０４のそれぞれの容量は、３２キロバイトとなるが、この大きさは、３２キロバイトの大きさであるＤＶＤのＥＣＣクラスタを格納するのに充分な大きさとなる。
【００５５】
「小ブロック信号記録手段」２７０１は、後述のパリティ付加処理待ちでも、後述の変調処理待ちでもないハーフメモリがあるときには、順次そのハーフメモリに対して小ブロックの信号の全体を記録する。具体的には、小ブロック信号記録手段２７０１は、第一ハーフメモリ１５０１、１５０２、第二ハーフメモリ１５０３、１５０４のうち、他の回路、部、手段がアクセスしていないハーフメモリの一つを選び、ＤＶＤの情報データを記録する。
【００５６】
「小ブロック信号パリティ付加手段」２７０２は、小ブロック信号記録手段２７０１による記録が終了し、かつ、パリティ付加処理未了のハーフメモリがあるときには、順次そのハーフメモリの信号に対してパリティ付加処理を実行する。具体的には、小ブロック信号パリティ付加手段２７０２は、小ブロック信号記録手段２７０１によりＤＶＤの情報データが記録されたハーフメモリを参照し、その情報データに対して、リードソロモン積符号による内符号、外符号を付加する処理を行なう。その間、小ブロック信号記録手段２７０１は別の情報データを別のハーフメモリに記録する。
【００５７】
「小ブロック信号変調手段」２７０３は、小ブロック信号パリティ付加手段２７０２により、パリティ付加処理が終了し、かつ、変調処理未了のハーフメモリである変調処理待ちのハーフメモリがある場合には、順次そのハーフメモリの信号に対して媒体記録形式に変調処理を実行する。具体的には、小ブロック信号変調手段２７０３は、小ブロック信号パリティ付加手段２７０２により、リードソロモン積符号による内符号、外符号が付加されて生成されるＥＣＣブロックを変調し、光ピックアップなどへ転送する。その間、小ブロック信号パリティ付加手段２７０２は、小ブロック信号記録手段２７０１によりハーフメモリに記録された情報データに内符号、外符号の付加の処理を行ない、小ブロック信号記録手段２７０１は、他の回路、部、手段により使用されていないハーフメモリに記録を行なう。
【００５８】
（実施形態２：動作）
したがって、本実施形態は、具体的には、ＢＤの記録を２段階のパイプライン処理で行なう変調装置が、ＤＶＤの記録を従来技術のように３段階のパイプライン処理でできるようにも構成した変調装置である。その変調装置での３段階のパイプライン処理について簡単に説明する。まず、図２８に示されるように、小ブロック信号記録手段２７０１と第一ハーフメモリ１５０１とを接続する。これにより、小ブロック信号記録手段２７０１に転送された小ブロックの信号が、第一ハーフメモリ１５０１に記録される。次に、図２９に示されるように、小ブロック信号記録手段２７０１と第一ハーフメモリ１５０２とを接続し、小ブロック信号パリティ付加手段２７０２と第一ハーフメモリ１５０１とを接続する。これにより、小ブロック信号記録手段２７０１に転送された小ブロックの信号が第一ハーフメモリ１５０２に記録される。また、同時に、第一ハーフメモリ１５０１に記録された小ブロックの信号に対して、小ブロック信号パリティ付加手段２７０２により、内符号、外符号が付加される処理が行なわれる。次に、図３０に示されるように、小ブロック信号記録手段２７０１と第二ハーフメモリ１５０３とを接続し、小ブロック信号パリティ付加手段２７０２と第一ハーフメモリ１５０２とを接続し、小ブロック信号変調手段２７０３と第一ハーフメモリ１５０１とを接続する。これにより、内符号、外符号が付加されて得られるＥＣＣブロックであって、第一ハーフメモリ１５０１に記録されたＥＣＣブロックが小ブロック信号変調手段２７０３により変調、転送される。また、同時に、小ブロック信号記録手段２７０１に転送された小ブロックの信号が第二ハーフメモリ１５０３に記録され、第一ハーフメモリ１５０２に記録された小ブロック信号に対して、小ブロック信号パリティ付加手段２７０２により、内符号、外符号を付加する処理が行なわれる。以後、同様に、処理が進む。
【００５９】
図３１は、以上説明した３段階のパイプライン処理を説明する図である。時刻Ｔ３１０１において、小ブロック１が、第一ハーフメモリの一方に、小ブロック信号記録手段により記録される。時刻Ｔ３１０２において、第一ハーフメモリの一方に記録された小ブロック１に対して、小ブロックパリティ付加手段により、パリティ付加の処理が行なわれる。また、小ブロック２が、第一ハーフメモリの他方に、小ブロック信号記録手段により記録される。時刻Ｔ３１０３において、第一ハーフメモリの一方に記録され、パリティ付加がされた小ブロック１が小ブロック変調手段により変調、転送される。また、第一ハーフメモリの他方に記録された小ブロック２に、小ブロックパリティ付加手段により、パリティ付加の処理がされ、小ブロック３が、第二ハーフメモリの一方に、小ブロック信号記録手段により記録される。時刻Ｔ３１０４においては、第一ハーフメモリの他方に記録され、パリティ付加がされた小ブロック２が小ブロック変調手段により変調、転送される。また、第二ハーフメモリの一方に記録された小ブロック３に、小ブロックパリティ付加手段によりパリティ付加処理がされ、小ブロック４が、第一ハーフメモリの一方に小ブロック信号記録手段により記録される。続く時刻Ｔ３１０５においては、第二ハーフメモリの一方に記録され、パリティ付加処理がされた小ブロック３が小ブロック変調手段により変調、転送される。また、第一ハーフメモリの一方に記録された小ブロック４に、小ブロックパリティ付加手段により、パリティ付加処理が実行され、小ブロック５が、第一ハーフメモリの他方に、小ブロック信号記録手段により記録される。
【００６０】
以上の説明では、第一ハーフメモリ１５０１、１５０２、第二ハーフメモリ１５０３の三つのハーフメモリを用いたパイプライン処理について説明したが、第一ハーフメモリ１５０１、１５０２、第二ハーフメモリ１５０３、１５０４のうちのどの三つの組み合わせを用いてもよい。また、処理待ちのハーフメモリが一つ発生するようにして、四つのハーフメモリを全て用いるようにしてもよい。
【００６１】
（実施形態２：主な効果）
本実施形態では、小ブロックを用いる規格による媒体への記録をも行なうことができる。
【００６２】
（実施形態３）
実施形態３として、ブロック単位で媒体記録形式にて記録され、かつ符号語単位でパリティが付加された信号を記録媒体から取得して所定の処理を実行して出力するための復調回路について説明する。
【００６３】
（実施形態３：構成）
図３２は、実施形態３に係る復調装置の機能ブロック図を例示する。復調装置３２００は、二つの第一ハーフメモリ３２０１、３２０２と、二つの第二ハーフメモリ３２０３、３２０４と、復調回路３２０５と、誤り訂正回路３２０６と、ホストＩ／Ｆ回路３２０７とを有する。なお、図３２において、点線で囲まれた部分は、第一ハーフメモリ３２０１、３２０２、第二ハーフメモリ３２０３、３２０４と、復調回路３２０５、誤り訂正回路３２０６、ホストＩ／Ｆ回路３２０７と、を相互に接続するスイッチング部を示す（他の同様の図でも同じである）。
【００６４】
「二つの第一ハーフメモリ」３２０１、３２０２は、１ブロック分の信号を分担して記録可能なメモリである。すなわち、実施形態１などにおける二つの第一ハーフメモリと同じ説明が適用できる。
【００６５】
「二つの第二ハーフメモリ」３２０３、３２０４は、他の１ブロック分の信号を分担して記録可能なメモリである。すなわち、実施形態１などにおける二つの第二ハーフメモリと同じ説明が適用できる。
【００６６】
「復調回路」３２０５は、１ブロック分の媒体記録形式の信号を、復調し、二つの第一ハーフメモリ３２０１、３２０２に対して記録を実行する。すなわち、実施形態１などにおける変調回路の逆の処理を行なう。したがって、例えば、ＥＦＭ復調を行ない、実施形態１で説明したインターリーブ処理の逆の処理であるデインターリーブ処理を行ない、１ブロック分の信号を二つの第一ハーフメモリ３２０１、３２０２に記録する。
【００６７】
「誤り訂正回路」３２０６は、二つの第一ハーフメモリ３２０１、３２０２において、復調回路３２０５により復調され記録された信号があわせて１ブロック相当分になった場合には、二つの第一ハーフメモリ３２０１、３２０２から交互に信号を符号語単位に誤り訂正符号を読み出し、誤り訂正の処理を行なう。すなわち、誤り訂正回路３２０６は、第一ハーフメモリ３２０１から一つの符号語単位に誤り訂正符号を読み出し誤り訂正を行なうと、次に、第一ハーフメモリ３２０２から一つの符号語単位に誤り訂正符号を読み出し誤り訂正を行なう。ここに、「一つの符号語単位に誤り訂正符号を読み出す」とは、符号語単位をそれに付加されたパリティとともに読み出すことを意味する。また、「誤り訂正を行なう」には、誤り訂正の結果、誤りが訂正された符号語単位の信号をハーフメモリに記録することも含まれる。したがって、誤り訂正回路３２０６は、実施形態１などにおけるパリティ付加回路１５０６の処理と対になる処理を行なうということができる。
【００６８】
「ホストＩ／Ｆ回路」３２０７は、誤り訂正回路３２０６が第一ハーフメモリの一方に記録されている誤り訂正符号を読み出し誤り訂正を実行している間に、第一ハーフメモリの他方に記録されている信号を符号語単位で出力する。すなわち、ホストＩ／Ｆ回路は、誤り訂正回路３２０６が第一ハーフメモリ３２０１に記録された信号に対して誤り訂正の処理を行なっているときには、第一ハーフメモリ３２０２に記録された信号を出力し、誤り訂正回路３２０６が第一ハーフメモリ３２０２に記録された信号に対して誤り訂正を行なっているときには、第一ハーフメモリ３２０１に記録された信号を出力する。したがって、本実施形態におけるホストＩ／Ｆ回路３２０７は、実施形態１などにおけるホストＩ／Ｆ回路と逆の処理を行なう。
【００６９】
本実施形態においては、ホストＩ／Ｆ回路３２０７と誤り訂正回路３２０６とが出力と誤り訂正を行なっている間には、復調回路３２０５は、前記と同様の態様にて二つの第二ハーフメモリ３２０３、３２０４に対して記録を行なう。すなわち、ホストＩ／Ｆ回路３２０７と誤り訂正回路３２０６とが、二つの第一ハーフメモリ３２０１、３２０２に記録された信号に対して出力と誤り訂正を行なっている間には、復調回路３２０５は、１ブロック分の媒体記録形式の信号を復調し、二つの第二ハーフメモリ３２０３、３２０４に対して記録を実行する。
【００７０】
また、誤り訂正回路３２０６とホストＩ／Ｆ回路３２０７とが、二つの第一ハーフメモリに記録された信号の誤り訂正の処理と出力とを完了し、復調回路３２０５が、二つの第二ハーフメモリに、１ブロック分の媒体記録形式の信号を復調して記録すると、誤り訂正回路３２０６とホストＩ／Ｆ回路３２０７とは、二つの第二ハーフメモリ３２０３、３２０４に記録された１ブロック分の信号に対して誤り訂正と出力とを実行し、復調回路３２０５は、二つの第一ハーフメモリ３２０２に対して前記と同様の態様にて復調を実行する。すなわち、上述のように、誤り訂正回路３２０６とホストＩ／Ｆ回路３２０７とが二つの第一ハーフメモリに記録された信号の誤り訂正と出力とを行なっている間には、復調回路３２０５は、二つの第二ハーフメモリに１ブロック分の信号を記録しているので、この誤り訂正、出力、記録が完了すると、誤り訂正回路３２０６とホストＩ／Ｆ回路３２０７は、二つの第二ハーフメモリに記録された信号に対して、誤り訂正と出力とを行ない、復調回路３２０５は、二つの第一ハーフメモリ３２０１、３２０２に対して復調を行ない、信号の記録を行なう。
【００７１】
（実施形態３：動作）
図３３から図３９は、実施形態３に係る復調装置の動作を説明する図である。まず、図３３に示されるように、復調回路３２０５と二つの第一ハーフメモリ３２０１、３２０２とが接続され、復調回路３２０５により復調された１ブロック分の信号が二つの第一ハーフメモリ３２０１、３２０２に記録される。
【００７２】
１ブロック分の信号が二つの第一ハーフメモリ３２０１、３２０２に記録されると、復調回路３２０５と二つの第二ハーフメモリ３２０３、３２０４とが接続される。また、誤り訂正回路３２０６と第一ハーフメモリ３２０２とが接続され、第一ハーフメモリ３２０２に記録された符号語単位に誤り訂正符号の信号が読み出され、誤り訂正が行なわれる。この誤り訂正が完了すると、図３５に示されるように、誤り訂正回路３２０６と第一ハーフメモリ３２０１とが接続され、ホストＩ／Ｆ回路３２０７と第一ハーフメモリ３２０２とが接続される。このとき、復調回路３２０５と第二ハーフメモリ３２０３、３２０４とが接続されたままとなる。ホストＩ／Ｆ回路３２０７は、図３４に示された接続の状態で誤り訂正回路３２０６により誤り訂正がされた一つの符号語単位の信号を出力する。一方、誤り訂正回路３２０６は、第一ハーフメモリ３２０１から一つの符号語単位に誤り訂正符号の信号を読み出し、誤り訂正の処理を行ない、その結果を第一ハーフメモリ３２０１に記録する。
【００７３】
ホストＩ／Ｆ回路３２０７による一つの符号語単位の信号の出力が完了し、誤り訂正回路３２０６による誤り訂正符号の誤り訂正の処理が完了すると、図３６に示されるように、誤り訂正回路３２０６と第一ハーフメモリ３２０２とを接続し、ホストＩ／Ｆ回路３２０７と第一ハーフメモリ３２０１とを接続する。このとき、復調回路３２０５と第二ハーフメモリ３２０３、３２０４とが接続されたままとなる。この状態で、ホストＩ／Ｆ回路３２０７は、図３５に示された接続の状態において誤り訂正回路３２０６で誤り訂正がされた一つの符号語単位の信号を出力する。一方、誤り訂正回路３２０６は、第一ハーフメモリ３２０２から一つの符号語単位に誤り訂正符号の信号を読み出し、誤り訂正の処理を行ない、その結果を第一ハーフメモリ３２０２に記録する。
【００７４】
その後、図３５と図３６との状態を交互に繰り返し、誤り訂正回路３２０６とホストＩ／Ｆ回路３２０７とが、二つの第一ハーフメモリに記録された信号の誤り訂正と出力とを完了し、復調回路３２０５が、二つの第二ハーフメモリに、１ブロック分の媒体記録形式の信号を復調して記録すると、図３７の状態となる。すなわち、復調回路３２０５と二つの第一ハーフメモリ３２０１、３２０２とを接続し、誤り訂正回路３２０６と第二ハーフメモリ３２０３とを接続する。この状態で、復調回路３２０５は、復調した信号を二つの第一ハーフメモリ３２０１、３２０２に記録する。また、誤り訂正回路３２０６は、第二ハーフメモリ３２０３に記録された符号語単位に誤り訂正符号の信号を読み出し、誤り訂正の処理を行なう。この誤り訂正の処理が完了すると、図３８に示されるように、誤り訂正回路３２０６と第二ハーフメモリ３２０４とを接続し、ホストＩ／Ｆ回路３２０７と第二ハーフメモリ３２０３とを接続する。これにより、図３７の接続の状態において誤り訂正回路３２０６により誤り訂正が行なわれた符号語単位の出力がホストＩ／Ｆ回路３２０７により行なわれる。また、第二ハーフメモリ３２０４に記録された信号の誤り訂正の処理が誤り訂正回路３２０６により行なわれる。
【００７５】
ホストＩ／Ｆ回路３２０７による一つの符号語単位の信号の出力が完了し、誤り訂正回路３２０６による誤り訂正符号の誤り訂正が完了すると、図３９に示されるように、誤り訂正回路３２０６と第二ハーフメモリ３２０３とを接続し、ホストＩ／Ｆ回路３２０７と第二ハーフメモリ３２０４とを接続する。これにより、図３８の接続の状態で誤り訂正回路３２０６により誤り訂正がされ、第二ハーフメモリ３２０４に記録された符号語単位の信号が、ホストＩ／Ｆ回路３２０７により出力される。その後、図３８と図３９との状態を繰り返すことになる。この間、図３７から図３９に示されるように、復調回路３２０５と二つの第一ハーフメモリ３２０１、３２０２とは接続された状態を続ける。
【００７６】
（実施形態３：主な効果）
したがって、従来技術では、３段階のパイプライン処理が必要であったところが、本実施形態では、媒体記録形式で記録された信号の復調、復号化、出力が２段階のパイプライン処理で行なわれる。これにより、必要なメモリ量が従来技術より減少する。図４０は、本実施形態でのパイプライン処理を説明するための図である。時刻Ｔ４００１において、情報データ１が第一ハーフメモリへ復調回路により復調され記録される。時刻Ｔ４００２において、第一ハーフメモリに記録された情報データ１が誤り訂正回路により誤り訂正の処理が行なわれ、ホストＩ／Ｆ回路により出力がされる。同時に、情報データ２が第二ハーフメモリへ復調回路により復調され記録される。時刻Ｔ４００３では、第二ハーフメモリに記録された情報データ２が誤り訂正回路により誤り訂正の処理が行なわれ、ホストＩ／Ｆ回路により出力がされる。同時に、情報データ３が第一ハーフメモリへ復調回路により復調され記録される。時刻Ｔ４００４では、第一ハーフメモリに記録された情報データ３が誤り訂正回路により誤り訂正の処理が行なわれ、ホストＩ／Ｆ回路により出力がされる。同時に、情報データ４が第二ハーフメモリへ復調回路により復調され記録される。したがって、ＥＣＣブロック２つ分のメモリ量で済むことになる。
【００７７】
（実施形態４）
実施形態４として、実施形態３に係る復調装置が誤り訂正を３段階のパイプライン処理を行なう場合について説明する。すなわち、リードソロモン符号の誤り訂正の処理は、パリティ付加の処理よりも複雑なためにより多くの計算量が必要となる。そこで、誤り訂正回路において、符号語単位の誤り訂正符号の信号の入力から誤り訂正までを一度に行なうと、一誤り訂正符号あたりの処理時間が長くなり、メモリからホストＩ／Ｆ回路への転送時間に比べて、一誤り訂正符号単位あたりの処理時間が長くなる。つまり、誤り訂正回路が誤り訂正処理を行なっている間に、ホストＩ／Ｆ回路は符号語単位の信号の転送を完了した後の待ち状態が長くなってしまい、パイプライン処理の一段階あたりの処理能率が低下してしまう。
【００７８】
そこで、誤り訂正処理については、例えば、ユークリッド互除法を用いたパイプライン処理を用いることにする。このようなユークリッド互除法を用いた処理では、誤り訂正符号に対して、データ入力（シンドローム演算）、ユークリッド演算、チェン探索（訂正情報の出力）からなるパイプライン処理が実行される。これにより、効率的な処理を行なうことができる。
【００７９】
（実施形態４：構成）
図４１は、本実施形態に係る復調装置の機能ブロック図を例示する。復調装置４１００は、二つの第一ハーフメモリ３２０１、３２０２と、二つの第二ハーフメモリ３２０３、３２０４と、復調回路３２０５と、誤り訂正回路３２０６と、ホストＩ／Ｆ回路３２０７とを有する。また、誤り訂正回路３２０６は、シンドローム手段４１０１と、演算手段４１０２と、訂正手段４１０３と、を有する。したがって、本実施形態に係る復調装置は、実施形態１に係る復調装置の誤り訂正回路が、シンドローム手段と演算手段と訂正手段とを有する構成となっている。
【００８０】
「シンドローム手段」４１０１は、シンドロームを算出する。ここに、シンドロームとは、符号語単位に発生した誤りの状態を推定するための情報である。シンドロームは、例えば、ガロア体上で符号語単位とパリティとが満たすべき多項式に、リードソロモン符号における生成多項式の根を代入することにより計算することができる。
【００８１】
「演算手段」４１０２は、シンドローム手段４１０１で算出されたシンドロームに基づいて誤り位置多項式および誤り評価多項式を演算により求める。この演算には、上述したように、ユークリッドの互除法や、Ｐｅｔｅｒｓｏｎ−Ｇｏｒｅｎｓｔｅｉｎ−Ｚｉｅｌｅｒアルゴリズムや、Ｂｅｒｌｅｋａｍｐ−Ｍａｓｓｅｙアルゴリズムなどが用いられる（例えば、<http://www.ohtsuki.comm.waseda.ac.jp/documents/pdf/2003/2003DAsympo_shimizu.pdf>の３．１．３節参照。）。
【００８２】
「訂正手段」４１０３は、演算手段４１０２での演算の結果に基づいて、エラー位置と値のサーチを行ない誤り訂正を行なう。具体的には、誤り位置多項式の根となる値を探索する計算を行ない、誤り評価多項式により誤り値の計算を行なう。探索には、例えばチェン探索法が用いられ、誤り値の計算には、Ｆｏｒｎｅｙアルゴリズム用いられることが多い。
【００８３】
本実施形態では、シンドローム手段４１０１と演算手段４１０２と訂正手段４１０３とは、並列に動作する。図４２は、本実施形態での並列動作について説明する図である。誤り訂正回路３２０６とホストＩ／Ｆ回路３２０７とが二つの第一ハーフメモリ３２０１、３２０２に交互に接続されるとする（二つの第二ハーフメモリ３２０３、３２０４に交互に接続される場合も同様である）。また、時刻の進行は、誤り訂正回路３２０６、ホストＩ／Ｆ回路３２０７と、二つの第一ハーフメモリ３２０１、３２０２の交互の接続の変更を単位として進むとする。
【００８４】
時刻Ｔ４２０１において、符号語単位１が、読み出され、シンドローム手段４１０１に転送されて、シンドロームが算出される。ここで、符号語単位１は、第一ハーフメモリ３２０２より読み出されたとする。また、ここでいう「符号語単位が、読み出される」とは、符号語単位とそれに付加されたパリティからなる誤り訂正符号が読み出されることをいう。
【００８５】
時刻Ｔ４２０２では、符号語単位１と時刻Ｔ４２０１におけるシンドローム手段４１０１で検出されたシンドロームとが演算手段４１０２に転送され、誤り位置多項式および誤り評価多項式が求められる。また、符号語単位２が、第一ハーフメモリ３２０１より読み出され、シンドローム手段４１０１に転送されて、シンドロームが算出される。
【００８６】
時刻Ｔ４２０３では、時刻Ｔ４２０２で求められた誤り位置多項式および誤り評価多項式に基づいて、符号語単位１の誤り訂正が行なわれる。時刻Ｔ４２０３では、誤り訂正回路３２０６は、第一ハーフメモリ３２０２に接続されるので、第一ハーフメモリ３２０２に格納されている符号語単位１を誤り訂正後のものに書き換えることができる。また、第一ハーフメモリ３２０２より、符号語単位３を読み出し、シンドローム手段４１０１に転送されて、シンドロームが算出され、演算手段４１０２では、符号語単位２についての誤り位置多項式および誤り評価多項式が求められる。
【００８７】
時刻Ｔ４２０４では、ホストＩ／Ｆ回路３２０７が第一ハーフメモリ３２０２に接続されるので、ホストＩ／Ｆ回路３２０７は、符号語単位１を読み出し、出力する。また、訂正手段は、符号語単位３の誤り訂正を行ない、第一ハーフメモリ３２０１に記録し、演算手段は、符号語単位３の誤り位置多項式および誤り評価多項式を求め、シンドローム手段は、第一ハーフメモリ３２０１より符号語単位４を読み出し、シンドロームを算出する。
【００８８】
（実施形態４：主な効果）
本実施形態では、誤り訂正回路３２０６でパイプライン処理が行なわれることにより、誤り訂正の処理が複雑であることによる処理能力の低下を防止することができる。
【００８９】
（実施形態５）
実施形態５として、ＢＤに対するＤＶＤのように、ＥＣＣブロックが半分の大きさになる場合の処理も行なえる復調装置について説明する。
【００９０】
（実施形態５：構成）
図４３は、実施形態５に係る復調装置の機能ブロック図を例示する。復調装置４３００は、二つの第一ハーフメモリ３２０１、３２０２と、二つの第二ハーフメモリ３２０３、３２０４と、復調回路３２０５と、誤り訂正回路３２０６と、ホストＩ／Ｆ回路３２０７と、を有する。また、復調回路３２０５は、小ブロック信号復調手段４３０１を有し、誤り訂正回路３２０６は、小ブロック信号誤り訂正手段４３０２を有し、ホストＩ／Ｆ回路３２０７は、小ブロック信号出力手段４３０３と有する。また、誤り訂正回路３２０６は、シンドローム手段、演算手段、訂正手段を有していてもよい。したがって、本実施形態に係る復調装置は、実施形態３または４に係る復調装置の復調回路が小ブロック信号復調手段を有し、誤り訂正回路が小ブロック信号誤り訂正手段を有し、ホストＩ／Ｆ回路が小ブロック信号出力手段を有する構成となっている。本実施形態の特徴は、小ブロック信号復調手段４３０１と、小ブロック信号誤り訂正手段４３０２と、小ブロック信号出力手段４３０３であるが、これらの手段は、復調回路３２０５が１ブロック分の媒体記録形式の信号を復調する結果として得られる信号量が、二つの第一ハーフメモリ３２０１、３２０２、二つの第二ハーフメモリ３２０３、３２０４のいずれの一つにも記録可能な信号量である小ブロック信号量である場合に動作する。小ブロック信号量となるかどうかについては、例えば、媒体面の所定の場所を光ピックアップで読み取り、媒体記録形式の規格を判別し、その結果に基づいて、判断する。実施形態２で述べたように、実施形態３または４におけるブロックの大きさと小ブロックの大きさとの関係は、具体的には、ＢＤのＥＣＣクラスタとＤＶＤのＥＣＣクラスタとの関係となる。
【００９１】
「小ブロック信号復調手段」４３０１は、後述の誤り訂正処理待ちでも、後述の出力待ちでもないハーフメモリがあるときには、順次そのハーフメモリに、１ブロック分の媒体記録形式の信号の復調を行なって得られる信号を記録する。具体的には、小ブロック信号復調手段４３０１は、第一ハーフメモリ３２０１、３２０２、第二ハーフメモリ３２０３、３２０４のうち、他の回路、部、手段により使用されていない一つのハーフメモリに、ＤＶＤのＥＣＣクラスタ一つ分のデータを記録する。
【００９２】
「小ブロック信号誤り訂正手段」４３０２は、小ブロック信号復調手段４３０１による記録が終了し、かつ、誤り訂正処理未了のハーフメモリがあるとき、順次そのハーフメモリに記録された信号に対して誤り訂正を行なう。具体的には、小ブロック信号誤り訂正手段４３０２は、小ブロック信号復調手段４３０１によりＤＶＤのＥＣＣブロックが記録されたハーフメモリをアクセスし、そのＥＣＣブロックに対して、リードソロモン積符号による外符号、内符号に基づいて誤り訂正を行なう。その間、小ブロック信号復調手段４３０１は、別のハーフメモリに別のＥＣＣブロックを記録する。
【００９３】
「小ブロック信号出力手段」４３０３は、小ブロック信号誤り訂正手段４３０２による誤り訂正が終了し、かつ、出力処理未了のハーフメモリがあるとき、順次そのハーフメモリに記録された信号を出力する。具体的には、小ブロック信号出力手段４３０３は、小ブロック信号誤り訂正手段４３０２により誤り訂正が終了し、かつ、情報データの出力が行なわれていないハーフメモリがある場合には、順次、そのハーフメモリに記録された情報ブロックを出力する。その間、小ブロック信号誤り訂正手段４３０２は、小ブロック信号復調手段４３０１により記録されたＥＣＣブロックの誤り訂正の処理を行ない、小ブロック信号復調手段は、他の回路、部、手段によりアクセスがされていないハーフメモリにＥＣＣブロックを記録する。
【００９４】
（実施形態５：動作）
したがって、本実施形態は、具体的には、ＢＤの再生を２段階のパイプライン処理で行なう復調装置を、ＤＶＤの再生を従来技術のように３段階のパイプライン処理でも行なうことができるように構成した復調装置である。その復調装置での３段階のパイプライン処理について簡単に説明する。先ず図４４に示されるように、小ブロック信号復調手段４３０１と第一ハーフメモリ３２０１とを接続する。これにより、小ブロック信号復調手段４３０１により復調されたＥＣＣブロックが第一ハーフメモリ３２０１に記録される。次に、図４５に示されるように、小ブロック信号復調手段４３０１と第一ハーフメモリ３２０２とを接続し、小ブロック信号誤り訂正手段４３０２と第一ハーフメモリ３２０１とを接続する。これにより、小ブロック信号復調手段４３０１により復調された別のＥＣＣブロックが第一ハーフメモリ３２０２に記録される。また、同時に、第一ハーフメモリ３２０１に記録されたＥＣＣブロックの誤り訂正が、小ブロック信号誤り訂正手段４３０２により行なわれる。
【００９５】
次に、図４６に示されるように、小ブロック信号復調手段４３０１と第二ハーフメモリ３２０３とを接続し、小ブロック信号誤り訂正手段４３０２と第一ハーフメモリ３２０２とを接続し、小ブロック信号出力手段４３０３と第一ハーフメモリ３２０１とを接続する。これにより、第一ハーフメモリ３２０１に記録され、小ブロック信号誤り訂正手段４３０２により誤り訂正がされた情報データが、小ブロック信号出力手段４３０３によりＨｏｓｔなどへ出力される。また、第一ハーフメモリ３２０２に記録されたＥＣＣブロックの誤り訂正の処理が小ブロック信号誤り訂正手段４３０２により行なわれ、小ブロック信号復調手段４３０１により復調された別のＥＣＣブロックが第二ハーフメモリ３２０３へ記録される。
【００９６】
次に、図４７に示されるように、小ブロック信号復調手段４３０１と第一ハーフメモリ３２０１とを接続し、小ブロック信号誤り訂正手段４３０２と第二ハーフメモリ３２０３とを接続し、小ブロック信号出力手段４３０３と第一ハーフメモリ３２０２とを接続する。これにより、第一ハーフメモリ３２０２に記録され、小ブロック信号誤り訂正手段４３０２により誤り訂正の処理がされた情報データが、小ブロック信号出力手段４３０３によりＨｏｓｔなどへ出力される。また、第二ハーフメモリ３２０３に記録されたＥＣＣブロックの誤り訂正の処理が小ブロック信号誤り訂正手段４３０２により行なわれ、小ブロック信号復調手段４３０１により復調された別のＥＣＣブロックが第一ハーフメモリ３２０１へ記録される。
【００９７】
図４８は、以上説明した３段階のパイプライン処理を説明する図である。時刻Ｔ４８０１において、ＤＶＤなどのＥＣＣブロックである小ブロック１が、小ブロック信号復調手段により復調され、第一ハーフメモリの一方に記録される。時刻Ｔ４８０２において、第一ハーフメモリの一方に記録された小ブロック１の誤り訂正の処理が、小ブロック信号誤り訂正手段により行なわれ、小ブロック１の次の小ブロックである小ブロック２が、小ブロック信号復調手段により、第一ハーフメモリの他方に記録される。時刻Ｔ４８０３において、第一ハーフメモリの一方に記録され、誤り訂正の処理が完了した小ブロック１が小ブロック信号出力手段により出力される。また、第一ハーフメモリの他方に記録された小ブロック２に対して、小ブロック信号誤り訂正手段により、誤り訂正の処理が行なわれ、小ブロック２の次の小ブロックである小ブロック３が、小ブロック信号復調手段により復調され、第二ハーフメモリの一方に記録される。時刻Ｔ４８０４において、第一ハーフメモリの他方に記録され、誤り訂正が完了した小ブロック２が小ブロック信号出力手段により出力される。また、第二ハーフメモリの一方に記録された小ブロック３に対して、小ブロック信号誤り訂正手段により、誤り訂正の処理が行なわれ、小ブロック３の次の小ブロックである小ブロック４が、小ブロック信号復調手段により復調され、第一ハーフメモリの一方に記録される。時刻Ｔ４８０５において、第二ハーフメモリの一方に記録され、誤り訂正が完了した小ブロック３が小ブロック信号出力手段により出力される。また、第一ハーフメモリの一方に記録された小ブロック４に対して、小ブロック信号誤り訂正手段により、誤り訂正の処理が行なわれ、小ブロック４の次の小ブロックである小ブロック５が、小ブロック信号復調手段により復調され、第一ハーフメモリの他方に記録される。          
【００９８】
以上の説明では、第一ハーフメモリ３２０１、３２０２、第二ハーフメモリ３２０３の三つを用いたパイプライン処理について説明したが、第一ハーフメモリ３２０１、３２０２、第二ハーフメモリ３２０３、３２０４のうちどの三つの組み合わせを用いてもよいし、処理待ちのハーフメモリが一つ発生するようにして、四つのハーフメモリを全て用いるようにしてもよい。
【００９９】
（実施形態５：主な効果）
本実施形態では、小ブロックを用いる規格による媒体からの再生をも行なうことができる。
【産業上の利用可能性】
【０１００】
以上によれば、ディスクなどの記録媒体に対してデータの符号化／復号化を行なう回路において、パイプライン処理の各段階の処理速度の低下をもたらすことなく、必要とされるメモリの容量を従来の２／３の容量とすることができ、回路規模の減少をもたらすことができる。また、消費電力の低減を達成することができる。また、ＢＤに対するＤＶＤのように、ＥＣＣクラスタのサイズが半分となるような別の記録形式の記録媒体のＥＣＣクラスタを処理できるように回路を共用化する場合でも、回路規模をほとんど増加させることなく構成ができる。したがって、以上説明した変調装置、復調装置は、光ディスク媒体などの情報記録媒体に対する変調装置、復調装置として有用である。
【０１０１】
なお、変調装置と復調装置とに実施形態を分けて説明を行なったが、回路の共用により、以上説明した復調装置と変調装置との両方の機能を有する変復調装置を提供することも容易である。
【図面の簡単な説明】
【０１０２】
【図１】ディスク媒体の情報の記録／再生を行なう装置の機能ブロック図
【図２】ＬＤＣクラスタの構造を説明する図
【図３】ＢＩＳクラスタの構造を説明する図
【図４】ＢＤにおけるＥＣＣクラスタの構造を説明する図
【図５】ＢＤにおける記録のための符号化について説明する図
【図６】ＢＤにおける記録のための符号化について説明する図
【図７】ＢＤにおける記録のための符号化について説明する図
【図８】ディスク媒体への情報記録のための３段階のパイプライン処理を説明する図
【図９】ＢＤにおける再生のための復号化について説明する図
【図１０】ＢＤにおける再生のための復号化について説明する図
【図１１】ＢＤにおける再生のための復号化について説明する図
【図１２】ＢＤにおける再生のための復号化について説明する図
【図１３】ディスク媒体からの情報再生のための３段階のパイプライン処理を説明する図
【図１４】ＤＶＤのＥＣＣクラスタの構造を説明する図
【図１５】実施形態１に係る変調装置の機能ブロック図
【図１６】実施形態１に係る変調装置の動作を説明する図
【図１７】実施形態１に係る変調装置の動作を説明する図
【図１８】実施形態１に係る変調装置の動作を説明する図
【図１９】実施形態１に係る変調装置の動作を説明する図
【図２０】実施形態１に係る変調装置の動作を説明する図
【図２１】実施形態１に係る変調装置の動作を説明する図
【図２２】実施形態１に係る変調装置の動作を説明する図
【図２３】実施形態１に係る変調装置の動作を説明する図
【図２４】実施形態１に係る変調装置の動作を説明する図
【図２５】実施形態１に係る変調装置の動作を説明する図
【図２６】実施形態１におけるパイプライン処理を説明する図
【図２７】実施形態２に係る変調装置の機能ブロック図
【図２８】実施形態２に係る変調装置の動作を説明する図
【図２９】実施形態２に係る変調装置の動作を説明する図
【図３０】実施形態２に係る変調装置の動作を説明する図
【図３１】実施形態２におけるパイプライン処理を説明する図
【図３２】実施形態３に係る復調装置の機能ブロック図
【図３３】実施形態３に係る復調装置の動作を説明する図
【図３４】実施形態３に係る復調装置の動作を説明する図
【図３５】実施形態３に係る復調装置の動作を説明する図
【図３６】実施形態３に係る復調装置の動作を説明する図
【図３７】実施形態３に係る復調装置の動作を説明する図
【図３８】実施形態３に係る復調装置の動作を説明する図
【図３９】実施形態３に係る復調装置の動作を説明する図
【図４０】実施形態３におけるパイプライン処理を説明する図
【図４１】実施形態４に係る復調装置の機能ブロック図
【図４２】実施形態４における並列動作について説明する図
【図４３】実施形態５に係る復調装置の機能ブロック図
【図４４】実施形態５における復調装置の動作を説明する図
【図４５】実施形態５における復調装置の動作を説明する図
【図４６】実施形態５における復調装置の動作を説明する図
【図４７】実施形態５における復調装置の動作を説明する図
【図４８】実施形態５におけるパイプライン処理を説明する図
【符号の説明】
【０１０３】
１５００  変調装置
１５０１  第一ハーフメモリ
１５０２  第一ハーフメモリ
１５０３  第二ハーフメモリ
１５０４  第二ハーフメモリ
１５０５  ホストＩ／Ｆ回路
１５０６  パリティ付加回路
１５０７  変調回路
【図１】
2007059001.tif 000003
【図２】
2007059001.tif 000004
【図３】
2007059001.tif 000005
【図４】
2007059001.tif 000006
【図５】
2007059001.tif 000007
【図６】
2007059001.tif 000008
【図７】
2007059001.tif 000009
【図８】
2007059001.tif 000010
【図９】
2007059001.tif 000011
【図１０】
2007059001.tif 000012
【図１１】
2007059001.tif 000013
【図１２】
2007059001.tif 000014
【図１３】
2007059001.tif 000015
【図１４】
2007059001.tif 000016
【図１５】
2007059001.tif 000017
【図１６】
2007059001.tif 000018
【図１７】
2007059001.tif 000019
【図１８】
2007059001.tif 000020
【図１９】
2007059001.tif 000021
【図２０】
2007059001.tif 000022
【図２１】
2007059001.tif 000023
【図２２】
2007059001.tif 000024
【図２３】
2007059001.tif 000025
【図２４】
2007059001.tif 000026
【図２５】
2007059001.tif 000027
【図２６】
2007059001.tif 000028
【図２７】
2007059001.tif 000029
【図２８】
2007059001.tif 000030
【図２９】
2007059001.tif 000031
【図３０】
2007059001.tif 000032
【図３１】
2007059001.tif 000033
【図３２】
2007059001.tif 000034
【図３３】
2007059001.tif 000035
【図３４】
2007059001.tif 000036
【図３５】
2007059001.tif 000037
【図３６】
2007059001.tif 000038
【図３７】
2007059001.tif 000039
【図３８】
2007059001.tif 000040
【図３９】
2007059001.tif 000041
【図４０】
2007059001.tif 000042
【図４１】
2007059001.tif 000043
【図４２】
2007059001.tif 000044
【図４３】
2007059001.tif 000045
【図４４】
2007059001.tif 000046
【図４５】
2007059001.tif 000047
【図４６】
2007059001.tif 000048
【図４７】
2007059001.tif 000049
【図４８】
2007059001.tif 000050