(57)【要約】【課題】  従来、高速化のために並列読み出しを行う場合、同色の単位画素の信号が異なる水平信号線に出力され、ノイズが問題となった。また、垂直信号線の電圧降下によるシェーディングの問題があった。【解決手段】  Ｍ行Ｎ列の単位画素からなる固体撮像素子において、Ｎ列の概半数の列分の電気信号を水平方向に出力する第１の水平出力回路と第２の水平出力回路とを設け、奇数行を読み出す場合には奇数列の垂直信号線に読み出された電気信号を第１の水平出力回路に出力し、偶数列の垂直信号線に読み出された電気信号を第２の水平出力回路に出力し、偶数行を読み出す場合には偶数列の垂直信号線に読み出された電気信号を第１の水平出力回路に出力し、奇数列の垂直信号線に読み出された電気信号を第２の水平出力回路に出力することを特徴とする。【選択図】    図１
2007174478.tif 000002
【特許請求の範囲】
【請求項１】
入射光を電気信号に変換する光電変換部を有し、Ｍ行（Ｍは自然数）およびＮ列（Ｎは自然数）の二次元マトリクス状に配置された単位画素と、
前記Ｍ行のいずれか一行を選択して、前記単位画素の前記光電変換部が出力する電気信号を垂直信号線に読み出す垂直走査回路と、
前記垂直信号線に読み出されたＮ列分の電気信号を水平方向に出力する水平出力回路と、
前記Ｎ列の垂直信号線のそれぞれに定電流を供給する定電流源と
を少なくとも有する固体撮像素子において、
前記水平出力回路を第１の水平出力回路と、第２の水平出力回路とで構成し、
前記Ｍ行のうち奇数行を読み出す場合には、前記Ｎ列の垂直信号線の内、奇数列の垂直信号線に読み出された電気信号を前記第１の水平出力回路に出力し、偶数列の垂直信号線に読み出された電気信号を前記第２の水平出力回路に出力し、
前記Ｍ行のうち偶数行を読み出す場合には、前記Ｎ列の垂直信号線の内、偶数列の垂直信号線に読み出された電気信号を前記第１の水平出力回路に出力し、奇数列の垂直信号線に読み出された電気信号を前記第２の水平出力回路に出力することを特徴とする固体撮像素子。
【請求項２】
請求項１記載の固体撮像素子において、
前記Ｎ列の垂直信号線の奇数列と偶数列とを交互に切り替えて前記第１の水平出力手段に出力する第１の切替手段と、
前記Ｎ列の垂直信号線の奇数列と偶数列とを交互に切り替えて前記第２の水平出力手段に出力する第２の切替手段と
を設け、
前記第１の切替手段が奇数列を選択している時は、前記第２の切替手段は偶数列を選択し、
前記第１の切替手段が偶数列を選択している時は、前記第２の切替手段は奇数列を選択することを特徴とする固体撮像素子。
【請求項３】
請求項１および２のいずれか一項に記載の固体撮像素子において、
前記二次元マトリクス状に配置された単位画素にベイヤー配列によるカラーフィルタを設け、
前記第１の水平出力手段は常にＧ画素の信号を出力し、
前記第２の水平出力手段は常にＢ画素とＲ画素の信号を出力するようにしたことを特徴とする固体撮像素子。
【請求項４】
請求項１乃至３のいずれか一項に記載の固体撮像素子において、
前記定電流源は２Ｎ個で構成され、
前記Ｎ列の各垂直信号線は、１行目側およびＭ行目側のそれぞれに１個ずつの前記定電流源が配置されることを特徴とする固体撮像素子。
【請求項５】
請求項４記載の固体撮像素子において、
前記１行目側に配置される定電流源および前記Ｍ行目側に配置される定電流源は、略等しい電流を供給することを特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関する。
【背景技術】
【０００２】
近年、ＣＣＤ（Ｃharge Ｃoupled Ｄevice)型やＸ−Ｙアドレス型などの固体撮像素子
を用いたビデオカメラや電子カメラが広く一般に普及している。固体撮像素子は、受ける光を電気信号に変換する光電変換部を有する複数の単位画素が二次元アレイ状に配置され、各単位画素が出力する電気信号を読み出すための垂直出力回路（垂直信号線，垂直走査回路など）や水平出力回路（水平信号線，水平走査回路およびノイズリダクション用サンプリング回路など）で構成されている。さらに、カラー映像を得るために、各色のカラーフィルタがベイヤー配列などで規則的に光電変換部の上に配置されている。
【０００３】
また、Ｘ−Ｙアドレス型固体撮像素子は、アドレスを指定するスイッチを有し、読み出
す単位画素を選択する。選択された各単位画素の信号は、定電流源によってソースフォロワ回路を構成する垂直信号線に読み出される。一行分の各単位画素から同時に各垂直信号線に読み出された信号は、水平出力回路によって、各列の信号を順に水平信号線に出力する。
【０００４】
一般に、Ｘ−Ｙアドレス型固体撮像素子には、各単位画素に画素アンプを有する増幅型
の固体撮像素子が含まれ、近年、注目されているＣＭＯＳ（Ｃomplementary Ｍetal Ｏxide Ｓemiconductor)型固体撮像素子もその一つである。このようなＣＭＯＳ型固体撮像素子は、ＣＣＤ型固体撮像素子に比べてノイズが大きいので、ノイズ低減のために様々な提案がなされている。
【０００５】
例えば、各単位画素で生じるノイズ（固定パターンノイズ、リセットノイズ）を除去するために水平出力回路にはノイズリダクション用サンプリング回路を有し、これによってノイズを除去する技術が特許文献１に記載されている。特許文献１に記載されている構成は、各垂直信号線にノイズ蓄積用の容量や、ノイズが重畳された光信号用の容量およびトランジスタなどが複数配置されている。
【０００６】
また、ＣＭＯＳ型固体撮像素子は、複数の垂直信号線から同時に信号を読み出せるので、複数の水平出力回路を設けて、並列して読み出すようにすることで、高速化が可能である。しかしながら、同じ色を有する複数の単位画素の信号が、異なる水平出力回路に出力されると、上記のノイズリダクション用サンプリング回路では除去されないため、固定パターンノイズが生じる。
【０００７】
このため、高速性を維持しつつ、固定パターンノイズが生じない構成が提案されている。例えば、特許文献２に記載されている固体撮像素子は、各単位画素と垂直信号線との接続方向に特徴を有し、各色の信号は、一色毎に同じ水平出力回路から出力されるようになっている。また、特許文献３に記載されている固体撮像素子は、各単位画素を垂直方向にジグザグ状に接続し、垂直信号線と水平出力回路との接続を交互に切り替えるようにして、色毎に同一の水平出力回路から信号を出力するようになっている。
【特許文献１】特開平０１−１５４６７８号公報
【特許文献２】特開２０００−１２８１９号公報
【特許文献３】ＷＯ２００２／０８５０３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献２および３に記載されている固体撮像素子は、高速読み出しを維持しつつ、色毎に同一の水平出力回路から出力するようになっている。しかし、一方で、半導体素子の微細化に対する要望は強く、固体撮像素子においても、高解像度が要求されるため、一定面積当りの画素数の増大が求められている。
ところが、上記で説明したように、ＣＭＯＳ型固体撮像素子では、ノイズ除去のために、各垂直信号線に配置される回路には容量が含まれる。一般に、容量を構成するには、ある程度の面積が必要になるため、物理的に微細化が難しくなる。従って、たとえ各画素の微細化が達成されても、垂直信号線に配置される容量を構成する回路の微細化が問題となり、画素間の微細化も実現できない。
【０００９】
また、従来の構成は、垂直信号線の両端のいずれか一端に定電流源を設けているので、定電流源から近い行の単位画素から読み出した電気信号と、定電流源から遠い行の単位画素から読み出した電気信号とでは、垂直信号線の抵抗分によって差異が生じる。このため、読み出した画像信号の明るさの違いがグラディエーションとなって現れるシェーディングの問題が生じる。
【００１０】
上記課題に鑑み、本発明の目的は、高速読み出しを維持しつつ、画素間の微細化を可能とし、且つ、色毎にノイズが少なく、列方向のシェーディングも少ない固体撮像素子を提供することである。
【課題を解決するための手段】
【００１１】
本発明の固体撮像素子は、入射光を電気信号に変換する光電変換部を有し、Ｍ行（Ｍは自然数）およびＮ列（Ｎは自然数）の二次元マトリクス状に配置された単位画素と、前記Ｍ行のいずれか一行を選択して、前記単位画素の前記光電変換部が出力する電気信号を垂直信号線に読み出す垂直走査回路と、前記垂直信号線に読み出されたＮ列分の電気信号を水平方向に出力する水平出力回路と、前記Ｎ列の垂直信号線のそれぞれに定電流を供給する定電流源とを少なくとも有する固体撮像素子において、前記水平出力回路を第１の水平出力回路と、第２の水平出力回路とで構成し、前記Ｍ行のうち奇数行を読み出す場合には、前記Ｎ列の垂直信号線の内、奇数列の垂直信号線に読み出された電気信号を前記第１の水平出力回路に出力し、偶数列の垂直信号線に読み出された電気信号を前記第２の水平出力回路に出力し、前記Ｍ行のうち偶数行を読み出す場合には、前記Ｎ列の垂直信号線の内、偶数列の垂直信号線に読み出された電気信号を前記第１の水平出力回路に出力し、奇数列の垂直信号線に読み出された電気信号を前記第２の水平出力回路に出力することを特徴とする。
【００１２】
さらに、前記Ｎ列の垂直信号線の奇数列と偶数列とを交互に切り替えて前記第１の水平出力手段に出力する第１の切替手段と、前記Ｎ列の垂直信号線の奇数列と偶数列とを交互に切り替えて前記第２の水平出力手段に出力する第２の切替手段とを設け、前記第１の切替手段が奇数列を選択している時は、前記第２の切替手段は偶数列を選択し、前記第１の切替手段が偶数列を選択している時は、前記第２の切替手段は奇数列を選択することを特徴とする。
【００１３】
特に、前記二次元マトリクス状に配置された単位画素にベイヤー配列によるカラーフィルタを設け、前記第１の水平出力手段は常にＧ画素の信号を出力し、前記第２の水平出力手段は常にＢ画素とＲ画素の信号を出力するようにしたことを特徴とする。
また、前記定電流源は２Ｎ個で構成され、前記Ｎ列の各垂直信号線は、１行目側およびＭ行目側のそれぞれに１個ずつの前記定電流源が配置されることを特徴とする。
【００１４】
特に、前記１行目側に配置される定電流源および前記Ｍ行目側に配置される定電流源は、略等しい電流を供給することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、固体撮像素子から画像信号を読み出す高速性を維持しながら、色毎に同一の水平出力回路から画像信号を出力するので、ノイズが少ない固体撮像素子を提供することが可能となる。また、定電流源の配置を工夫することによって、シェーディングが生じにくい固体撮像素子を提供することが可能となる。
【発明を実施するための最良の形態】
【００１６】
（第１の実施形態）
以下、本発明の第１の実施形態の固体撮像素子について、図１から図４を用いて詳しく説明する。尚、固体撮像素子全体の動作については、最後にまとめて図４のタイミングチャートで説明する。
図１は第１の実施形態の固体撮像素子を示すブロック図で、１０１は固体撮像素子、１０２は固体撮像素子１０１の撮像部を構成する単位画素、１０３および１０４は水平出力回路、１０５垂直駆動回路、１０６および１０７は定電流供給回路、１０８および１０９は定電流源、１１２及び１１３は切替回路、１１４は列切替信号線、１１５は論理を反転するインバータ、１１７は垂直信号線、１１８は転送信号線、１１９はリセット信号線、１２０は選択信号線、１２１は撮像素子制御回をそれぞれ示している。
【００１７】
切替回路１１２および１１３において、ＳＷ１１およびＳＷ１２は１列目か２列目のいずれかを選択するスイッチ、ＳＷ２１およびＳＷ２２は３列目か４列目のいずれかを選択するスイッチ、同様にＳＷ３１およびＳＷ３２は５列目か６列目のいずれかを選択するスイッチで構成され、これらのスイッチによって、奇数列か偶数列かのいずれかを選択する。
【００１８】
定電流供給回路１０６において、各列のそれぞれの垂直信号線１１７には定電流用のトランジスタＴi１１，Ｔi２１，Ｔi３１，Ｔi４１，Ｔi５１およびＴi６１が設けられ、トランジスタＴib１とカレントミラー回路を構成している。定電流供給回路１０７も同様に、各列のそれぞれの垂直信号線１１７には定電流用のトランジスタＴi１２，Ｔi２２，Ｔi３２，Ｔi４２，Ｔi５２およびＴi６２が設けられ、トランジスタＴib２とカレントミラー回路を構成している。固体撮像素子１０１の各単位画素の信号は、これらの定電流供給回路によってソースフォロワ回路を構成する各列の垂直信号線１１７に読み出される。各列の垂直信号線１１７は、紙面上側から定電流供給回路１０６によって定電流が供給され、紙面下側から定電流供給回路１０７によって定電流が供給され、定電流供給回路１０６の定電流源１０８が供給する電流と、定電流供給回路１０７の定電流源１０９が供給する電流とが合成されて、各列の垂直信号線１１７に必要な定電流を供給するようになっている。
【００１９】
撮像素子制御回路１２１は、固体撮像素子１０１の各部にタイミング信号を供給するもので、供給される信号は以下の通りである。図１において、ＣＡrstはリセット信号、ＳＨsignalは光信号のサンプルホールド信号、ＳＨdarkはダーク信号のサンプルホールド信号、ＨＳＴＲは水平駆動開始信号、ＨＲＳＴは出力リセット信号、ＳＥＬＣＯＬは列切替信号、ＣＬＫＶ１およびＣＬＫＶ２は垂直駆動用信号、ＣＬＫＨ１およびＣＬＫＨ２は水平駆動用信号をそれぞれ示している。尚、撮像素子制御回路１２１は、本実施形態では固体撮像素子１０１に内蔵されていないものとして説明するので、カメラなどの撮影機器側から供給されることになるが、固体撮像素子１０１に内蔵していても本発明の効果は変わらない。また、撮像素子制御回路１２１の各タイミング信号の動作については、図４のタイミングチャートで説明する。
【００２０】
尚、本実施形態では、図１に示すように、６行６列の単位画素１０２からなる固体撮像素子として説明する。カラーフィルタはベイヤー配列で、１行１列目をＧ画素，１行２列目をＢ画素，２行１列目をＲ画素および２行２列目をＧ画素とした組み合わせで、列方向および行方向に繰り返されている。すなわち、各列は「Ｇ，Ｒ，Ｇ，Ｒ」の配列、或いは「Ｂ，Ｇ，Ｂ，Ｇ」のいずれかの配列を有している。
【００２１】
次に、図１に示す単位画素１０２の回路構成について、図２を用いて説明する。尚、図１に示すＲＧＢ各色の単位画素の回路構成は全て同じである。図２において、２０１はフォトダイオード、２０２は転送用トランジスタ、２０３は画素アンプを構成する増幅用トランジスタ、２０４は選択用トランジスタ、２０５はリセット用トランジスタ、２０６は電源、２０７は接地をそれぞれ示している。各単位画素１０２は、転送信号線１１８，リセット信号線１１９および選択信号線１２０の各信号線で供給される駆動信号によって制御され、垂直信号線１１７に読み出される。また、ＴＸは転送用駆動信号、ＦＤＲＳＴはリセット用駆動信号、ＳＥＬは選択用駆動信号、ＦＤは転送用トランジスタ２０２のドレインとリセット用トランジスタ２０５のソースと増幅用トランジスタ２０３のゲートとが接続されるフローティングディフュージョン部をそれぞれ示している。尚、これらの動作についても、図４のタイミングチャートで説明する。
【００２２】
次に、図１に示す水平出力回路１０３および切替回路１１２の回路構成について、図３を用いて説明する。尚、図１の水平出力回路１０４および切替回路１１３も図３と同じ回路構成である。図３において、３０１は水平駆動回路、３０２はノイズリダクション用サンプリング回路、３０３は列増幅回路、Ｓ１からＳ６は１列から６列までの各垂直信号線に出力される電気信号、Ｖoutdはダーク信号出力、Ｖoutsigは光信号出力、Ｈ１からＨ３は水平駆動信号、Ｖrefはリファレンス電圧、３０５は光信号用水平信号線、３０６はダーク信号用水平信号線、Ｔhrdはダーク信号用水平リセット用トランジスタ、Ｔhrsは光信号用水平リセット用トランジスタをそれぞれ示している。また、水平出力回路１０３は、水平駆動回路３０１と、ノイズリダクション用サンプリング回路３０２と、列増幅回路３０３とで構成される。以下、順に各部について説明する。
【００２３】
本図において、切替回路１１２は、図１で示したＳＷ１１，２１および３１が具体的な回路で示されている。３０４は論理反転用のインバータ、Ｔs１１とＴs１２のペアは１列目の電気信号Ｓ１か２列目の電気信号Ｓ２のいずれか１つを選択するためのスイッチ用トランジスタ、Ｔs２１とＴs２２のペアは３列目の電気信号Ｓ３か４列目の電気信号Ｓ４のいずれか１つを選択するためのスイッチ用トランジスタ、同様にＴs３１とＴs３２のペアは５列目の電気信号Ｓ５か６列目の電気信号Ｓ６のいずれか１つを選択するためのスイッチ用トランジスタを示している。これらの各ペアのトランジスタの一方のゲートには非反転の信号、他方のゲートにはインバータ３０４で反転した信号が入力されているので、交互にオンオフする。
【００２４】
列増幅回路３０３において、Ａ１からＡ３は差動増幅器からなるチャージアンプ、Ｃi１からＣi３は入力容量、Ｃf１からＣf３は帰還容量、Ｔr１からＴr３はリセット用トランジスタをそれぞれ示している。チャージアンプＡ１からＡ３は、切替回路１１２が出力する信号を増幅し、ノイズリダクション用サンプリング回路３０２に出力される。ここで、各チャージアンプの増幅率は、例えば、チャージアンプＡ１の場合、入力容量Ｃi１と帰還容量Ｃf１との比Ｃf１／Ｃi１によって決まる。
【００２５】
ノイズリダクション用サンプリング回路３０２において、Ｃtd１からＣtd３はチャージアンプＡ１からＡ３が出力するオフセット信号を蓄積するダーク信号用容量、Ｃts１からＣts３はオフセット信号が重畳された光信号を蓄積する光信号用容量、Ｔh１１とＴh１２は１列目と２列目の列増幅回路３０３の出力を光信号とダーク信号とに切り替えてそれぞれの容量にホールドさせるサンプルホールド用トランジスタ、同様にＴh２１とＴh２２は３列目と４列目のサンプルホールド用トランジスタ、Ｔh３１とＴh３２は５列目と６列目のサンプルホールド用トランジスタ、Ｔa１１とＴa１２は１列目と２列目の光信号とダーク信号とを選択して出力する出力用トランジスタ、同様にＴa２１とＴa２２は３列目と４列目の出力用トランジスタ、Ｔa３１とＴa３２は５列目と６列目の出力用トランジスタをそれぞれ示している。
【００２６】
一般に、容量を含む回路は大きな面積が必要となるが、上記の本実施形態の場合は、一組の回路で垂直信号線の二列分に対応できるので、従来のように各列に回路を設ける必要がない。従って、従来に比べてスペース的に有利となり、固体撮像素子の微細化が可能となる。
さて、上記に説明した構成の固体撮像素子１０１の動作について、図４のタイミングチャートを用いて詳しく説明する。尚、各信号の初期状態として、Ｔ１の期間が始まる前に、図２のリセット信号線１１９からＦＤＲＳＴ信号がリセット用トランジスタ２０５のゲートに与えられ、各単位画素のＦＤ部はリセットレベルになっている。
【００２７】
先ず、Ｔ１の期間において、ＳＥＬＣＯＬ信号がハイレベルになると、図３の切替回路１１２において、スイッチ用トランジスタＴs１１，Ｔs２１，Ｔs３１がオンになり、Ｓ１，Ｓ２およびＳ３の奇数列目の各単位画素から読み出された電気信号が列増幅回路３０３に出力される。尚、他方の切替回路１１３においては、反転されたＳＥＬＣＯＬ信号（ローレベル）が供給されるため、偶数列目の電気信号が水平出力回路１０４に出力される。逆に、ＳＥＬＣＯＬ信号がローレベルになると、インバータ３０４によって論理が反転されたハイレベルの信号がスイッチ用トランジスタＴs１２，Ｔs２２，Ｔs３２の各ゲートに与えられる。これによって、スイッチ用トランジスタＴs１２，Ｔs２２，Ｔs３２はオンになり、Ｓ２，Ｓ４およびＳ６の偶数列目の各単位画素から読み出された電気信号が列増幅回路３０３に出力される。同様に、他方の切替回路１１３においては、反転されたＳＥＬＣＯＬ信号（ハイレベル）が供給されるため、奇数列目の電気信号が水平出力回路１０４に出力される。このように、ＳＥＬＣＯＬ信号によって、奇数列目と偶数列目が交互に選択される。
【００２８】
一方、図１の切替回路１１３においては、ＳＥＬＣＯＬ信号はインバータ１１５によって論理が反転されて入力されるので、切替回路１１２が偶数列目を選択している時は切替回路１１３は奇数列目を選択し、切替回路１１２が奇数列目を選択している時は切替回路１１３は偶数列目を選択する。尚、以下の説明においては、水平出力回路１０３および１０４の区別は特に明記しないが、インバータ１１５によって、動作が反転すること以外は、水平出力回路１０３および１０４は同様の回路構成で同じように動作する。
【００２９】
次に、図４に示したＴ１の前半期間におけるＴ２の期間において、図２の選択用トランジスタ２０４のゲートにＳＥＬ信号が選択信号線１２０から与えられると、選択用トランジスタ２０４がオンになり、その行の画素の信号が垂直信号線１１７に出力される状態になる。それと同時に、ＦＤ部のリセット用トランジスタ２０５のゲートにＦＤＲＳＴ信号のローレベルが入力され、ＦＤ部のリセットが解除され、ＦＤ部のリセットノイズを含むダークレベル信号が増幅用トランジスタ２０３のゲートに入力され、ソースからソースフォロワ出力として出力される。
【００３０】
例えば、読み出す行が１行目だとすれば、１行目の選択用トランジスタ２０４がオンとなる。これにより、１行目の各画素が選択され、増幅用トランジスタ２０３と垂直信号線１１７とが電気的に接続される。この状態で、増幅用トランジスタ２０３が出力するダークレベルの信号が垂直信号線１１７を介して読み出され、各列のチャージアンプＡ１からＡ３の入力容量Ｃi１からＣi３に入力される。
【００３１】
次に、Ｔ２の前半期間におけるＴ３の期間において、ＳＨdark信号が図３のノイズリダクション用サンプリング回路３０２のサンプルホールド用トランジスタＴh１１のゲートに与えられると、チャージアンプＡ１の出力がダーク信号用容量Ｃtd１に蓄積される。同様に、サンプルホールド用トランジスタＴh２１およびＴh３１によって、チャージアンプＡ２およびＡ３の出力がダーク信号用容量Ｃtd２およびＣtd３に蓄積される。この状態で、Ｔ４の期間において、ＣＡrst信号が一時的にハイレベルになり、帰還容量Ｃf１からＣf３がリセットされる。それと同時に、Ｃi１からＣi３のチャージアンプ側はＶrefに固定されるため、Ｃi１からＣi３に各コラムに出力されたリセットノイズを含むダーク信号分とＶrefの差がチャージされる。チャージアンプＡ１からＡ３のダークオフセット電圧が出力され、ダーク信号用容量Ｃtd１からＣtd３にそれぞれ蓄積される。
【００３２】
次に、Ｔ５の期間において、ＳＨsignal信号が図３のノイズリダクション用サンプリング回路３０２のサンプルホールド用トランジスタＴh１２のゲートに与えられると、チャージアンプＡ１の出力が光信号用容量Ｃts１に蓄積される。同様に、サンプルホールド用トランジスタＴh２２およびＴh３２によって、チャージアンプＡ２およびＡ３の出力が光信号用容量Ｃts２およびＣts３に蓄積される。
【００３３】
この状態で、Ｔ６の期間において、図２の転送用トランジスタ２０２のゲートにＴＸ信号が転送信号線１１８から与えられると、フォトダイオード２０１に蓄積した光信号の電荷がＦＤ部、つまり、増幅用トランジスタ２０３のゲートに転送される。増幅用トランジスタ２０３で増幅された電気信号は選択用トランジスタ２０４を介して垂直信号線１１７に出力される。さらに、垂直信号線１１７に出力されたダーク信号と光信号とが重畳された電気信号は、各列のチャージアンプＡ１からＡ３において、先にＣi１からＣi３に蓄積されていたダーク信号分から変化した正味の光信号分のみが反転増幅され、反転増幅された光信号とチャージアンプＡ１からＡ３のオフセットが光信号用容量Ｃts１からＣts３のそれぞれに蓄積される。その結果、画素のリセットノイズは除去される。
【００３４】
次に、Ｔ７の期間において、図３の水平駆動信号Ｈ１が出力用トランジスタＴa１１およびＴa１２のゲートに与えられると、出力用トランジスタＴa１１およびＴa１２のそれぞれがオンになり、ダーク信号用容量Ｃtd１に蓄積されていたダーク信号はダーク信号用水平信号線３０６を介して出力アンプＡＶ２に入り、増幅されてＶoutdから出力され、光信号用容量Ｃts１に蓄積されていた光信号は光信号用水平信号線３０５を介して出力アンプＡＶ１に入り、増幅されてＶoutsigから出力される。尚、一つの信号が出力される毎に、光信号用水平信号線３０５およびダーク信号用水平信号線３０６は、水平リセット用トランジスタＴhrdおよびＴhrsのゲートに水平リセット信号ＲＳＴＨが与えられることにより、リセットされる。
【００３５】
同様に、Ｔ８の期間において、水平駆動回路３０１が出力する水平駆動信号Ｈ２がハイレベルとされ、出力用トランジスタＴa２１およびＴa２２のそれぞれがオンになり、ダーク信号はダーク信号用水平信号線３０６を介して出力され、光信号は光信号用水平信号線３０５を介して出力される。そして、図示されない外部の引き算回路で光信号とダーク信号の引き算を行うことにより、チャージアンプＡ１のオフセットが除去される。Ｔ９の期間においても、水平駆動信号Ｈ３によって、出力用トランジスタＴa３１およびＴa３２のそれぞれがオンになり、Ｔ７およびＴ８の期間と同様に動作する。
【００３６】
このようにして、１行の画素から信号の読み出しが行われる。続いて次の行の読み出しが行われる。但し、次の行においては、ＳＥＬＣＯＬ信号はローレベルになる。従って、切替回路１１２は偶数列を選択し、切替回路１１３は奇数列を選択する。
尚、これらの動作は、水平出力回路１０３と水平出力回路１０４とで、同時に行われ、合計二組の信号が一度に出力されるので、高速読み出しが可能となる。この様子を説明したのが図５である。図５（ｂ）および（ｃ）は、図５（ａ）を水平出力回路１０３で読み出している時と、水平出力回路１０４で読み出している時とを分離して、分かり易く示した図で、実際には、図５（ａ）に示すように水平出力回路１０３と水平出力回路１０４とは同時に読み出しを行っている。
【００３７】
図５（ｂ）において、水平出力回路１０３が１列目と２列目で読み出すのは、１行１列目のＧ画素，２行２列目のＧ画素，３行１列目のＧ画素，４行２列目のＧ画素，５行１列目のＧ画素，６行２列目のＧ画素である。また、水平出力回路１０３が３列目と４列目で読み出すのは、１行３列目のＧ画素，２行４列目のＧ画素，３行３列目のＧ画素，４行４列目のＧ画素，５行３列目のＧ画素，６行４列目のＧ画素である。同様に、水平出力回路１０３が５列目と６列目で読み出すのは、１行５列目のＧ画素，２行６列目のＧ画素，３行５列目のＧ画素，４行６列目のＧ画素，５行５列目のＧ画素，６行６列目のＧ画素である。
【００３８】
このように、水平出力回路１０３は常にＧ画素のみを読み出すことになるので、読み出し回路の素子のばらつきによるＧ画素の信号レベルの変動を抑えることが可能になる。
また、図５（ｃ）において、水平出力回路１０４が１列目と２列目で読み出すのは、１行２列目のＢ画素，２行１列目のＲ画素，３行２列目のＢ画素，４行１列目のＲ画素，５行２列目のＢ画素，６行１列目のＲ画素である。同様に、水平出力回路１０４が３列目と４列目で読み出す画素も、５列目と６列目で読み出す画素も、Ｂ画素とＲ画素となる。
【００３９】
このように、水平出力回路１０４は常にＢ画素とＲ画素を読み出すことになるので、読み出し回路の素子のばらつきによるＢ画素とＲ画素の信号レベルの変動を抑えることが可能になる。
尚、本実施形態では、６行６列の単位画素からなる固体撮像素子として説明したが、実際には、例えば１６００×１０００画素などからなる固体撮像素子が使用される。単位画素数が多くなっても、本実施形態の構成を複数行および複数列に展開することで、対応可能である。また、本実施形態では、６列の構成だったので、水平出力回路１０３および１０４が扱う列数は３列ずつとなったが、奇数列の場合はいずれかの水平出力回路が１列多く信号を扱うことで対応できる。
【００４０】
以上、説明してきたように、本実施形態における固体撮像素子は、Ｇ画素の信号は常に同じ水平出力回路から出力され、Ｒ画素およびＢ画素の信号も常に同じ水平出力回路から出力されるので、同じ色の信号が別の出力回路から出力されるときに発生するノイズを低減することが可能となる。また、水平出力回路を２つ設けることによって、他の単位画素の信号を並列に読み出すことが可能となり、高速動作が可能となる。さらに、各垂直信号線に接続される水平出力回路は、図３に示すような複雑な回路で面積を多く必要とする構成でありながら、垂直信号線の二列に対して一組の配置で良いため、従来のように各列に水平出力回路を設ける場合に比べて、スペース的に自由度があり、固体撮像素子の微細化が容易となる。
【００４１】
（第２の実施形態）
次に、図６を用いて第２の実施形態について説明する。図６（ａ）は固体撮像素子の垂直信号線の両端に定電流源を設けた構成の固体撮像素子の概略図を示している。尚、分かり易いように、定電流源６０１乃至６１２を独立して描いているが、実際には、第１の実施形態で説明したように、図１の定電流供給回路１０６および１０７のような回路構成になっている。また、図６（ｂ）は、図６（ａ）の各列の垂直信号線１１７に分布する電圧降下の変化を示した図で、点線６１３は上部の定電流源６１１が供給する電流による電圧降下を表し、点線６１４は下部の定電流源６１２が供給する電流による電圧降下を表したものである。また、実線６１５は点線６１３と点線６１４との電圧降下分を加算したものである。
【００４２】
従来の固体撮像素子のように、上部か下部のいずれか一方にしか定電流源がない場合、例えば、定電流源６１１だけの場合は、１行６列目のＢ画素の信号と、３行６列目のＢ画素の信号と、さらには５行６列目のＢ画素の信号とでは、点線６１３のように電圧降下が生じるため、下部に行くほど信号レベルが小さくなってしまう。同様に、Ｒ画素やＧ画素の読み出しにおいても、単位画素がある垂直信号線の位置によって、信号レベルが少しずつ異なることになり、これが固定パターンとなって、画像信号に現れてしまうという問題があった。いわゆる、シェーディングの問題である。
【００４３】
同様に、下部の定電流源６１２しかなかった場合も、図６（ｂ）の点線６１４のようになり、上部に行くに従って、電圧降下分が大きくなり、やはり、シェーディングが生じてしまう。
これに対して、本発明の実施形態では、各列の垂直信号線１１７の上部と下部の両端に定電流源を設けているので、例えば、上部には定電流源６１１を配置し、下部には定電流源６１２を配置することによって、図６（ｂ）の実線６１５に示すように、電圧降下分が平均化されて読み出す信号の変化が少なくなり、シェーディングの問題を低減することが可能となる。
【００４４】
尚、固体撮像素子の各単位画素に供給すべき電流が同じだとして、従来技術の片側だけの場合の電流値を１とすると、本実施形態の場合は、両側に設置した定電流源６０１乃至６１２が供給する電流値は約１／２で構わない。
このように、本実施形態における固体撮像素子は、垂直信号線の両端に各単位画素から信号をソースフォロワによる読み出しを行うための定電流源を配置したので、縦方向のシェーディングを減少することができる。つまり、従来技術のように定電流源が各垂直信号線に一つ配置されるならば、定電流源と単位画素との距離が長いほど、配線による抵抗値が大きくなり、同じ光電荷が蓄積されていても、出力される光信号は異なることになる。ところが、本実施形態では、垂直信号線の両側に定電流源が配置されるので、各単位画素と定電流源との距離の変化、および、それによる抵抗値の変化が緩和され、シェーディングの少ない安定した信号出力を得ることができる。
【図面の簡単な説明】
【００４５】
【図１】第１の実施形態の固体撮像素子の回路構成図である。
【図２】単位画素の回路図である。
【図３】切替回路１１２および水平出力回路１０３の回路図である。
【図４】第１の実施形態の固体撮像素子のタイミングチャートである。
【図５】水平出力回路の読み出し方を説明する説明図である。
【図６】第２の実施形態を説明する説明図である。
【符号の説明】
【００４６】
１０１・・・固体撮像素子            １０２・・・単位画素
１０３，１０４・・・水平出力回路    １０５・・・垂直駆動回路
１０６，１０７・・・定電流供給回路
１１２，１１３・・・切替回路        １１５・・・インバータ
１１７・・・垂直信号線              ２０１・・・フォトダイオード
３０２・・・ノイズリダクション用サンプリング回路
【図１】
2007174478.tif 000003
【図２】
2007174478.tif 000004
【図３】
2007174478.tif 000005
【図４】
2007174478.tif 000006
【図５】
2007174478.tif 000007
【図６】
2007174478.tif 000008