(57)【要約】【課題】  ＭＯＳＦＥＴのゲート端子と、接地されたソース端子との間にノイズ低減用のコンデンサを接続した構成では、インバータのハイサイドスイッチング素子に適用した場合、十分なノイズ低減効果を奏することができなかった。【解決手段】  インバータ駆動回路２において、インバータ１のハイサイドスイッチング素子１１のゲート端子に一端が接続され、他端が接地電位に固定されたキャパシタ１６を備える。また、前記インバータ駆動回路２が、チャージポンプ型の駆動回路に構成される。【選択図】  図１
2007209167.tif 000002
【特許請求の範囲】
【請求項１】
インバータ駆動回路において、
インバータのハイサイドスイッチング素子のゲート端子に一端が接続され、
他端が接地電位に固定されたキャパシタを備える、
ことを特徴とするインバータ駆動回路。
【請求項２】
前記インバータ駆動回路が、チャージポンプ型の駆動回路に構成されることを特徴とする請求項１に記載のインバータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力信号のノイズ低減を図ったインバータ駆動回路の構成に関する。
【背景技術】
【０００２】
一般的に、大電力スイッチング回路として用いられるインバータにおいては、ハイサイドスイッチング素子およびローサイドスイッチング素子の両方に、Ｎ−ｃｈ型のＭＯＳＦＥＴが使用されることが多い。これは、一般的にＰ−ｃｈ型のＭＯＳＦＥＴよりもＮ−ｃｈ型のＭＯＳＦＥＴの方が低抵抗となって、損失が低減されるからである。
また、インバータのハイサイドスイッチング素子となるＮ−ｃｈ型のＭＯＳＦＥＴを十分にオンさせるためには、１０Ｖ〜１５Ｖ程度の電圧が必要であるが、ハイサイドスイッチング素子のソースの対ＧＮＤ電位は、０Ｖ〜電源電圧程度にまで変動するため、該ハイサイドスイッチング素子のソース電位よりも１０Ｖ〜１５Ｖ程度以上高い電圧をゲート端子に加える必要がある。
この電圧を印加するための駆動回路の方式として、例えばチャージポンプ型駆動回路と、ブートストラップ型駆動回路とがある。
【０００３】
図１０に示すように、ハイサイドスイッチング素子１１１およびローサイドスイッチング素子１１２を備えたインバータ１００の駆動回路はチャージポンプ型の駆動回路に構成されており、ハイサイドスイッチング素子１１１のドライバ１２０にチャージポンプ電源１３０が供給されている。
このチャージポンプ電源１３０は、インバータ電源１４０の電圧（例えば２８Ｖ）に、通常車両に存在する電源電圧である１２Ｖ程度の電圧を加えた電圧（例えば４０Ｖ）に昇圧されている。つまり、ハイサイドスイッチング素子１１１のゲート端子にはチャージポンプ電源１３０の電圧（例えば４０Ｖ）が印加されることとなる。
このようなチャージポンプ型の駆動回路の例としては、例えば特許文献１に示すようなものがある。
【０００４】
一方、図１１に示すインバータ１００の駆動回路はブートストラップ型駆動回路に構成されており、ハイサイドスイッチング素子１１１のソース端子とブートストラップ電源１６０との間に、ブートストラップコンデンサ１８０が設けられている。
このブートストラップ型駆動回路では、ブートストラップコンデンサ１８０をブートストラップ電源１６０（例えば１２Ｖ）にてチャージし、その電圧にてドライバ１７０を動作させるようにしている。
【０００５】
前述のブートストラップ型駆動回路では、通常車両に存在する１２Ｖ程度の電源を、そのままブートストラップ電源１６０として用いることができるため、チャージポンプ型の駆動回路に比べて簡素な構成とすることができる。
しかし、ブートストラップ型駆動回路においては、周期的にローサイドスイッチング素子１１２をオンしてブートストラップコンデンサ１８０のチャージを行う必要があるため、デューティー比を１００％または０％にすることができないといったように、デューティー比に制限がある。
【０００６】
これに対し、チャージポンプ型の駆動回路ではそのような制限がないため、１００％または０％のデューティー比を必要とするシステム等、チャージポンプ型の駆動回路を用いたほうがよい場合がある。
しかし、チャージポンプ型の駆動回路においては、インバータ１００をオンする際の、チャージポンプ電源１３０からハイサイドスイッチング素子１１１に対するゲート電圧の供給開始直後は、大きな電位差（例えば４０Ｖ）で急激に電荷を供給するため、大きなノイズが発生し易い傾向にある。
従って、チャージポンプ型の駆動回路を用いる場合は、インバータ１００をオンする際に発生するノイズを除去することが望ましい。
【０００７】
ＭＯＳＦＥＴをオンする際に発生するノイズを低減する構成としては、特許文献２に示すように、ソースを接地したＭＯＳＦＥＴのゲート端子とＧＮＤ電位との間に容量を接続したものがある。
【特許文献１】特開２００５−１０２１４７号公報
【特許文献２】実開平５−８７９０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述の特許文献２に記載されたノイズを低減する構成は、図１２に示すように、ＭＯＳＦＥＴのゲート端子と、接地されたソース端子との間にコンデンサを接続したものであるが、この構成をインバータ１００のハイサイドスイッチング素子１１１に適用すると、図１３に示すようになる。つまり、ノイズ低減用のコンデンサは、ハイサイドスイッチング素子１１１のゲート端子と、ローサイドスイッチング素子１１２のドレイン端子と接続されるハイサイドスイッチング素子１１１のソース端子との間に接続されることとなる。
このように、前述のノイズを低減する構成をインバータ１００のハイサイドスイッチング素子１１１に適用した場合は、該ハイサイドスイッチング素子１１１のソース電位が大きく変動するため、十分なノイズ低減効果を得ることができない。
そこで、本発明では、インバータ１００のハイサイドスイッチング素子１１１に対して十分なノイズ低減効果を有するインバータ駆動回路を提供するものである。
【課題を解決するための手段】
【０００９】
上記課題を解決するインバータ駆動回路は、以下の特徴を有する。
即ち、請求項１記載のごとく、インバータ駆動回路において、インバータのハイサイドスイッチング素子のゲート端子に一端が接続され、他端が接地電位に固定されたキャパシタを備える。
これにより、簡単な構成にて、ノイズ発生を抑えることができて損失も小さな駆動回路を構成することが可能となる。
【００１０】
また、請求項２記載のごとく、前記インバータ駆動回路が、チャージポンプ型の駆動回路に構成される。
これにより、ノイズ低減の効果を、特に顕著に得ることができる。
【発明の効果】
【００１１】
本発明によれば、簡単な構成にて、ノイズ発生を抑えることができて損失も小さな駆動回路を構成することが可能となる。
【発明を実施するための最良の形態】
【００１２】
次に、本発明を実施するための形態を、添付の図面を用いて説明する。
【００１３】
図１には、ハイサイドスイッチング素子１１とローサイドスイッチング素子１２とを備えるインバータ１と、該インバータ１を駆動するためのインバータ駆動回路２とを示している。
前記ハイサイドスイッチング素子１１およびローサイドスイッチング素子１２は、ともにＮ−ｃｈ型のＭＯＳＦＥＴにて構成されている。
このＮ−ｃｈ型のＭＯＳＦＥＴを十分にオンさせるためには、１０Ｖ〜１５Ｖ程度の電圧が必要となっている。
【００１４】
前記インバータ駆動回路２はチャージポンプ型の駆動回路に構成されており、ハイサイドスイッチング素子１１のドレイン端子に接続されるインバータ電源１４と、ゲート抵抗１５を介してハイサイドスイッチング素子１１のゲート端子に接続されるチャージポンプ電源１３と、一端がハイサイドスイッチング素子１１のゲート端子に接続され、他端がＧＮＤ電位に接続されるノイズ低減用キャパシタ１６とを、備えている。
なお、図１における１８は寄生容量であり、１９は寄生インダクタであり、２１は負荷であり、Ｌｏはインバータ１の出力ラインである。
【００１５】
チャージポンプ電源１３からは、インバータ電源１４の電圧と、ハイサイドスイッチング素子１１のゲート端子に印加するゲート駆動電圧とを加えた電圧が出力されるように構成されている。
インバータ電源１４の電源電圧は例えば２８Ｖに設定され、ゲート駆動電圧は例えば１２Ｖに設定されており、チャージポンプ電源１３の電源電圧は例えば４０Ｖとなっている。
【００１６】
ハイサイドスイッチング素子１１のゲート端子とＧＮＤ電位との間に接続されるノイズ低減用キャパシタ１６は、例えば１００ｐＦ〜１０００ｐＦ程度の小容量に構成されており、該ハイサイドスイッチング素子１１のオン時におけるノイズ発生を抑制するためのものである。
【００１７】
ここで、ハイサイドスイッチング素子１１をオンさせる場合には、立ち上がり時のノイズ発生の抑制や損失減少の観点から考えると、ゲート・ソース間電圧Ｖｇｓが図２に示すごとく立ち上がるように駆動することが好ましい。
つまり、オン開始時から閾値電圧Ｖｔｈに達するまではゲート・ソース間電圧を緩やかに上昇させてノイズ発生を抑え、閾値電圧Ｖｔｈに達した後は損失を低減するために、ゲート・ソース間電圧が急峻に上昇するように駆動することが好ましい。
【００１８】
また、図３に示すように、一般的にチャージポンプ型の駆動回路のチャージポンプ電源１３においては、インバータ電源１４の電圧（例えば２８Ｖ）に、ハイサイドスイッチング素子１１を駆動するためのゲート駆動電圧（例えば１２Ｖ）を加えた電圧（例えば４０Ｖ）まで昇圧回路にて昇圧させた電源を、該ハイサイドスイッチング素子１１のゲート電極に供給している。
【００１９】
従って、例えばインバータ電源１４の電圧が２８Ｖで、チャージポンプ電源１３の電圧が４０Ｖであった場合、ハイサイドスイッチング素子１１がオンし始める瞬間、すなわちチャージポンプ電源１３からハイサイドスイッチング素子１１への電圧印加が開始された瞬間は、図４に示すように、０Ｖの状態にあるハイサイドスイッチング素子１１のゲート端子に対して、インバータ電源１４から４０Ｖの電位差でゲート電圧を供給することとなる。なお、この場合のハイサイドスイッチング素子１１のソース電位は０Ｖとなっている。
その後、ゲート電圧の印加が継続され、ハイサイドスイッチング素子１１におけるオンが最終段階となると、図５に示すように、該ハイサイドスイッチング素子１１のソース電位は、インバータ電源１４と同等の２８Ｖまで上昇し、ハイサイドスイッチング素子１１のゲート・ソース間電圧は１２Ｖとなる。
【００２０】
しかし、前述のように、チャージポンプ型の駆動回路を用いた場合、図１におけるノイズ低減用キャパシタ１６を設けない状態では、チャージポンプ型の駆動回路を用いた場合のハイサイドスイッチング素子１１のゲート・ソース間電圧は、図６に示すように、オン開始時から閾値電圧Ｖｔｈに達するまでは急激に上昇し、その後は緩やかに上昇することとなる。
このように、オン開始時にハイサイドスイッチング素子１１が急激に立ち上がると、図７に示すように、インバータ１の出力ラインＬｏの出力波形には、立ち上がりにノイズが発生することとなる。
また、ゲート電圧が閾値電圧Ｖｔｈを超えてからは、ゲート電圧が緩やかに上昇することにより、損失が増大してしまう。
なお、ノイズ低減のためには、ハイサイドスイッチング素子１１のゲート抵抗を大きくすること等が有効であるが、チャージポンプ型の駆動回路を用いた場合にゲート抵抗を大きくすると、損失が大きくなり過ぎるため良い方策ではない。
【００２１】
また、インバータ１の駆動回路をブートストラップ型の駆動回路にて構成した場合、図８に示すように、ハイサイドスイッチング素子１１のソース端子とブートストラップ電源３２との間に、ブートストラップコンデンサ３１が設けられており、該ブートストラップコンデンサ３１を例えば電源電圧が１２Ｖに設定される前記ブートストラップ電源３２にてチャージし、その電圧にてハイサイドスイッチング素子が動作するように構成されている。
【００２２】
このように、１２Ｖに設定されたブートストラップ電源３２にてチャージしたブートストラップコンデンサ３１により、ハイサイドスイッチング素子１１が作動するブートストラップ型の駆動回路の場合は、図６に示すように、ゲート・ソース間電圧は閾値電圧Ｖｔｈの前後共に直線的に上昇していくこととなる。
つまり、チャージポンプ型の駆動回路を用いた場合と比べるとノイズ発生が抑えられるとともに、損失低減を図ることができるが、図２に示した理想的なゲート・ソース間電圧パターンに比べると、ノイズ発生の抑制および損失低減に関しては劣っている。
【００２３】
そこで、本発明にかかるインバータ駆動回路では、ハイサイドスイッチング素子１１のゲート端子とＧＮＤ電位との間にノイズ低減用キャパシタ１６を設けて、図２に示したようなゲート・ソース間電圧パターンとなるように、インバータ１を駆動するようにしている。
つまり、図１に示すノイズ低減用キャパシタ１６を設けた構成のインバータ駆動回路においては、インバータ１のオン開始時に出力ラインＬｏの電位が上昇すると、該ノイズ低減用キャパシタ１６の容量の働きにより、ハイサイドスイッチング素子１１のゲート電位の上昇が抑制されるため、ゲート・ソース間電圧の上昇が緩やかになって、ノイズ発生が抑制される。
【００２４】
このノイズ低減用キャパシタ１６の、インバータ１のオン開始時におけるゲート電位上昇を抑制する効果は、ハイサイドスイッチング素子１１のドレイン電位が急速に変化する際にゲート・ドレイン間容量Ｃｇｄが増大する現象が見られるミラー効果と同等の効果を奏する。
【００２５】
即ち、ハイサイドスイッチング素子１１のオン時には、インバータ駆動回路２により、該ハイサイドスイッチング素子１１の入力容量Ｃｉｓｓ（ゲート・ドレイン間容量Ｃｇｄとゲート・ソース間容量Ｃｇｓとの和）が充電されるとともに、ゲート・ソース間電圧Ｖｇｓが上昇されるが、該ゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈを超える際にドレイン電位が急激に下がってソース電位に近接する。
【００２６】
このとき、前記入力容量Ｃｉｓｓを構成するゲート・ドレイン間容量Ｃｇｄを充電しているにもかかわらず、ゲート・ソース間電圧Ｖｇｓが殆ど変化しない状況が生じる。
これは、ゲート・ドレイン間容量Ｃｇｄが極めて大きくなったことを意味しており、このドレイン電位が急速に変化する際に生ずる現象をミラー効果という。
【００２７】
そして、このミラー効果に見られる現象と同様に、本インバータ駆動回路２におけるノイズ低減用キャパシタ１６により、出力ラインＬｏの電位が急激に変動するハイサイドスイッチング素子１１のオン時に、前述の如く該ハイサイドスイッチング素子１１のゲート電位の上昇が抑制される現象が生じることとなる。
このように、ハイサイドスイッチング素子１１のオン時にゲート電位の上昇を抑制することで、図９に示すインバータ１の出力ラインＬｏの波形のように、ノイズ発生を抑えた波形を得ることができる。
【００２８】
以上のように、インバータ駆動回路２において、ハイサイドスイッチング素子１１のゲート端子に一端が接続され、他端が接地電位に固定されたノイズ低減用キャパシタ１６を備えることにより、簡単な構成にてノイズ発生を抑えることができて損失も小さな駆動回路を構成することが可能となっている。
また、ノイズ低減の効果は、本例で示したように前記ノイズ低減用キャパシタ１６をチャージポンプ型の駆動回路に適用した場合に限らず、ブートストラップ型の駆動回路に適用した場合でも得ることができるが、チャージポンプ型の駆動回路の場合に特に顕著に得ることができる。
【図面の簡単な説明】
【００２９】
【図１】インバータ駆動回路を示す回路図である。
【図２】ハイサイドスイッチング素子のオン時における好ましいゲート・ソース間電圧の立ち上がりを示す図である。
【図３】チャージポンプ型の駆動回路を用いたインバータ駆動回路におけるチャージポンプ電源を示す回路図である。
【図４】ハイサイドスイッチング素子のオン開始時の様子を示す回路図である。
【図５】ハイサイドスイッチング素子のオン最終段階の様子を示す回路図である。
【図６】チャージポンプ型の駆動回路を用いた場合のハイサイドスイッチング素子のオン時におけるゲート・ソース間電圧の立ち上がり、およびブートストラップ型の駆動回路を用いた場合のハイサイドスイッチング素子のオン時におけるゲート・ソース間電圧の立ち上がりを示す図である。
【図７】キャパシタ無しの場合のインバータの出力ライン波形を示す図である。
【図８】ブートストラップ型の駆動回路を用いたインバータ駆動回路におけるチャージポンプ電源を示す回路図である。
【図９】キャパシタ有りの場合のインバータの出力ライン波形を示す図である。
【図１０】従来のチャージポンプ型のインバータ駆動回路を示す回路図である。
【図１１】従来のブートストラップ型のインバータ駆動回路を示す回路図である。
【図１２】ＭＯＳＦＥＴのゲート端子と、接地されたソース端子との間にノイズ低減用のコンデンサを接続した構成を示す回路である。
【図１３】図１２に示すノイズ低減用のコンデンサをインバータのハイサイドスイッチング素子に適用した構成を示す回路図である。
【符号の説明】
【００３０】
１    インバータ
２    インバータ駆動回路
１１    ハイサイドスイッチング素子
１２    ローサイドスイッチング素子
１３    チャージポンプ電源
１４    インバータ電源
１６    ノイズ低減用キャパシタ
Ｌｏ    出力ライン
【図１】
2007209167.tif 000003
【図２】
2007209167.tif 000004
【図３】
2007209167.tif 000005
【図４】
2007209167.tif 000006
【図５】
2007209167.tif 000007
【図６】
2007209167.tif 000008
【図７】
2007209167.tif 000009
【図８】
2007209167.tif 000010
【図９】
2007209167.tif 000011
【図１０】
2007209167.tif 000012
【図１１】
2007209167.tif 000013
【図１２】
2007209167.tif 000014
【図１３】
2007209167.tif 000015