(57)【要約】【課題】二次電池の充電電圧が第２電圧（第１電圧＜第２電圧＜過充電電圧）に達した場合、二次電池と充電器との間の充電路を遮断することが可能な過充電防止用集積回路を提供することを目的とする。【解決手段】二次電池と当該二次電池を充電する充電器との充電路に介在する、充電路を遮断するための第１及び第２遮断回路の遮断動作を制御する過充電防止用集積回路であって、二次電池の充電電圧が第１電圧（＜過充電電圧）に達したことを外部装置が検出した検出結果に基づいて、第１遮断回路を遮断動作させる信号を出力する第１出力回路と、二次電池の充電電圧が第２電圧（第１電圧＜第２電圧＜過充電電圧）に達したか否かを検出する検出回路と、外部装置が検出結果を出力しない場合、二次電池の充電電圧が第２電圧に達したことを示す検出回路の検出結果に基づいて、第２遮断回路を遮断動作させる信号を出力する第２出力回路と、を備えたことを特徴とする。【選択図】図１
2007325439.tif 000002
【特許請求の範囲】
【請求項１】
二次電池と当該二次電池を充電するための充電器との間の充電路に介在する、前記充電路を遮断するための第１遮断回路及び第２遮断回路の遮断動作を制御する過充電防止用集積回路であって、
前記二次電池の充電電圧が第１電圧（＜前記二次電池自体の過充電電圧）に達したことを外部装置が検出した場合、当該検出結果に基づいて、前記第１遮断回路を遮断動作させるための信号を出力する第１出力回路と、
前記二次電池の充電電圧が第２電圧（前記第１電圧＜前記第２電圧＜前記過充電電圧）に達したか否かを検出する検出回路と、
前記外部装置が前記検出結果を出力するべきタイミングで前記検出結果を出力しない場合、前記二次電池の充電電圧が前記第２電圧に達したことを示す前記検出回路の検出結果に基づいて、前記第２遮断回路を遮断動作させるための信号を出力する第２出力回路と、
を備えたことを特徴とする過充電防止用集積回路。
【請求項２】
前記外部装置が前記検出結果を出力するべく、前記二次電池の充電電圧を前記外部装置に出力する第３出力回路を備えた、
ことを特徴とする請求項１に記載の過充電防止用集積回路。
【請求項３】
前記検出回路は、
前記二次電池の充電電圧と前記第２電圧とを比較する比較回路を備え、
前記第２出力回路は、
前記二次電池の充電電圧が前記第２電圧に達したことを示す前記比較回路の比較結果に基づいて、前記第２遮断回路を遮断動作させるための信号を出力する、
ことを特徴とする請求項１又は請求項２に記載の過充電防止用集積回路。
【請求項４】
前記検出回路は、
前記二次電池の充電電圧に応じた電圧を発生する抵抗と、
前記第２電圧に応じた基準電圧を発生する基準電圧発生回路と、を備え、
前記比較回路は、
前記二次電池の充電電圧に応じた電圧が前記基準電圧に達した場合に前記比較結果を出力する、
ことを特徴とする請求項３に記載の過充電防止用集積回路。
【請求項５】
前記第１遮断回路は、
前記充電路を接続又は遮断するためのトランジスタ回路であって、
前記第１出力回路は、
前記外部装置の前記検出結果に基づいて、前記充電路を遮断させるべく前記トランジスタ回路をオフするための信号を出力し、前記二次電池の充電電圧が前記第１電圧に達していないことを前記外部装置が検出した場合の検出結果に基づいて、前記充電路を接続させるべく前記トランジスタ回路をオンするための信号を出力する、
ことを特徴とする請求項１乃至請求項４の何れかに記載の過充電防止用集積回路。
【請求項６】
前記第２遮断回路は、
前記充電路に介在するヒューズと、前記ヒューズを溶断可能な発熱抵抗と、を備え、
前記第２出力回路は、
前記検出回路の前記検出結果に基づいて、前記発熱抵抗を発熱させるための信号を出力する、
ことを特徴とする請求項１乃至請求項５の何れかに記載の過充電防止用集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過充電防止用集積回路に関する。
【背景技術】
【０００２】
従来、二次電池（例えば、リチウムイオン電池）の充電電圧が当該二次電池自体の充電電圧（以下、過充電電圧という）に達することを防止するための、例えば、二次電池の充電電圧を検出する第１回路と、二次電池の充電電圧が所定の電圧（以下、第１電圧という。第１電圧＜過充電電圧）に達したか否かを検出する第２回路と、を組み合わせた回路が知られている。第２回路は、第１回路にて検出された二次電池の充電電圧に基づいて、当該二次電池の充電電圧が第１電圧に達したことを検出すると、二次電池と充電器との間の充電路を接続又は遮断可能な第１遮断回路を遮断動作させる。この結果、充電路が遮断され、二次電池の充電電圧が過充電電圧に達することを防止することが可能となる（一次保護）。
【０００３】
更に、従来においては、第１回路、第２回路、第１遮断回路の何れかの故障等に起因して、二次電池の充電電圧が第１電圧の達したにも関わらず充電路が遮断されない場合であっても、当該二次電池の充電電圧が過充電電圧に達することを防止するべく、第１回路及び第２回路とは別途に第３回路が設けられた回路が提案されている。この第３回路は、二次電池の充電電圧を第１回路及び第２回路とは別途に検出し、二次電池の充電電圧が所定の電圧（以下、第２電圧という。第１電圧＜第２電圧＜過充電電圧）に達したか否かを検出する。そして、第３回路は、二次電池の充電電圧が第１電圧を超えて第２電圧に達したことを検出すると、第１回路及び第２回路の動作に関わらず、例えば充電路を遮断可能な第２遮断回路を遮断動作させる。この結果、充電路が遮断され、二次電池の充電電圧が過充電電圧に達することを防止することが可能となる（二次保護）。
【０００４】
そして、上述の第１回路乃至第３回路は、個々に集積化することにより実現することが可能となっている。
【特許文献１】特開２００４−３５７４４０
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、第１回路乃至第３回路を個々に集積化した場合、第３回路を別途設ける必要があるため、当該第３回路に掛かるコストが発生することとなる。また、二次電池と第３回路とを接続するための煩雑さ、複雑化を招く可能性があった。また、第３回路と第１回路及び第２回路とはそれぞれ別途に設けられるため、第３回路と第１回路及び第２回路との特性（例えば、温度特性）が異なる場合、二次電池の充電性能を十分に活用することが困難となる可能性があった。詳述すると、二次電池を充電したときの充電電圧は、当該二次電池の充電性能を十分に活用した電圧（＜過充電電圧。以下、満充電電圧という）となることが望ましい。そのため、例えば、第２電圧を満充電電圧に略等しい値に設定し、当該第２電圧との差が出来うる限り小さい値を第１電圧として設定することが望ましい。しかしながら、第３回路と第１回路及び第２回路との特性が異なる場合、第３回路にて検出される二次電池の充電電圧と、第１回路及び第２回路にて検出される当該二次電池の充電電圧とに、特性が異なることに起因した差が発生する可能性がある。そこで、従来においては、第１電圧を、第２電圧に対してマージンをもたせた値に設定しなければならない可能性があり、この結果、二次電池の充電性能を十分に活用することが困難となる可能性があった。
【０００６】
そこで、本発明は、二次電池の充電電圧が第２電圧（第１電圧＜第２電圧＜過充電電圧）に達した場合、二次電池と充電器との間の充電路を遮断させることが可能な過充電防止用集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するための発明は、二次電池と当該二次電池を充電するための充電器との間の充電路に介在する、前記充電路を遮断するための第１遮断回路及び第２遮断回路の遮断動作を制御する過充電防止用集積回路であって、前記二次電池の充電電圧が第１電圧（＜前記二次電池自体の過充電電圧）に達したことを外部装置が検出した場合、当該検出結果に基づいて、前記第１遮断回路を遮断動作させるための信号を出力する第１出力回路と、前記二次電池の充電電圧が第２電圧（前記第１電圧＜前記第２電圧＜前記過充電電圧）に達したか否かを検出する検出回路と、前記外部装置が前記検出結果を出力するべきタイミングで前記検出結果を出力しない場合、前記二次電池の充電電圧が前記第２電圧に達したことを示す前記検出回路の検出結果に基づいて、前記第２遮断回路を遮断動作させるための信号を出力する第２出力回路と、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、二次電池の充電電圧が第２電圧に達した場合、二次電池と充電器との間の充電路を過充電防止用集積回路において遮断させることが可能となり、当該遮断路を遮断するための集積回路を別途設ける必要がなくなりコストアップ防止、煩雑さ防止、複雑化防止等を図ることができるとともに、二次電池の充電性能をより活用した充電を行うことができる。
【発明を実施するための最良の形態】
【０００９】
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００１０】
＝＝＝過充電防止用集積回路４を備えた過充電防止用装置２の全体構成＝＝＝
以下、図２を参照しつつ、本発明に係る過充電防止用集積回路４を備えた過充電防止用装置２の全体構成について説明する。図２は、電池パックの一部である過充電防止用装置２の全体構成の一例、及び二次電池１（１）乃至１（４）を示す図である。
【００１１】
過充電防止用装置２は、マイクロコンピュータ３（外部装置）、過充電防止用集積回路４、ＳＣＰ（Self Control Protector）回路５（第２遮断回路）、Ｐ型ＭＯＳＦＥＴ６（第１遮断回路、トランジスタ回路）、１４、接続端子７Ａ、７Ｂ、ダイオード８、１５、抵抗９Ａ乃至９Ｄ、１１、１２、１６、１７、コンデンサ１０Ａ乃至１０Ｄ、１３、１８、１９を有する。尚、図２に示す過充電防止用装置２は、二次電池１（１）乃至１（４）の各充電電圧が過充電電圧に達することを防止するための構成を有しているが、周知技術である二次電池１（１）乃至１（４）の過放電防止、過電流防止のための構成を付加しても良い。
【００１２】
接続端子７Ａは、Ｐ型ＭＯＳＦＥＴ６のソース、ダイオード１５のカソード、一端が過充電防止用集積回路４のＶＩＮ端子と接続された抵抗１２の他端と接続される。接続端子７Ｂは、一端が二次電池１（４）及びマイクロコンピュータ３のＳＲＢＡＴ端子と接続された抵抗１１の他端と接続される。そして、この接続端子７Ａ、７Ｂには、二次電池１（１）乃至１（４）を充電するための充電器や、二次電池１（１）乃至１（４）の充電電圧を放電させて動作可能な負荷（例えば、ノート型ＰＣ（Personal Computer））が接続される。
【００１３】
Ｐ型ＭＯＳＦＥＴ６は、二次電池１（１）乃至１（４）と当該二次電池１（１）乃至１（４）を充電するための充電器との間の充電路に介在する。詳述すると、Ｐ型ＭＯＳＦＥＴ６は、ドレインがダイオード８のアノードと接続され、ゲートが過充電防止用集積回路４のＣＯＵＴ端子と接続される。ダイオード８は、カソードがＳＣＰ回路５と接続される。Ｐ型ＭＯＳＦＥＴ６は、ゲートにローレベルに印加されることによりオンし、ハイレベルが印加されることによりオフする。そして、このＰ型ＭＯＳＦＥＴ６がオンすることにより、二次電池１（１）乃至１（４）と充電器との間の充電路が接続され、ダイオード８の順方向、ＳＣＰ回路５、二次電池１（１）乃至１（４）、抵抗１１を介して充電器と通電し、二次電池１（１）乃至１（４）が充電されることとなる。また、Ｐ型ＭＯＳＦＥＴ６がオフすることにより、二次電池１（１）乃至１（４）と充電器との間の充電路が遮断され、当該二次電池１（１）乃至１（４）の充電が終了することとなる（一次保護）。
【００１４】
Ｐ型ＭＯＳＦＥＴ１４は、二次電池１（１）乃至１（４）と当該二次電池１（１）乃至１（４）の各充電電圧を放電させて動作可能な負荷との間の放電ラインに介在する。詳述すると、Ｐ型ＭＯＳＦＥＴ１４は、ソースがＳＣＰ回路５と接続され、ドレインがダイオード１５のアノードと接続され、ゲートが過充電防止用集積回路４のＤＯＵＴ端子と接続される。Ｐ型ＭＯＳＦＥＴ１４は、ゲートにローレベルが印加されることによりオンし、ハイレベルが印加されることによりオフする。そして、このＰ型ＭＯＳＦＥＴ１４がオンすることにより、抵抗１１、二次電池１（４）乃至１（１）、ＳＣＰ回路５、ダイオード１５の順方向を介して負荷と通電し、二次電池１（１）乃至１（４）の充電電圧が放電されることとなる。
【００１５】
ＳＣＰ回路５は、二次電池１（１）乃至１（４）を充電するための充電路（及び二次電池１（１）乃至１（４）の充電電圧を放電するための放電ライン）に介在する。また、ＳＣＰ回路５は、過充電防止用集積回路４のＳＣＰ端子、マイクロコンピュータ３のＰ１端子と接続される。尚、ＳＣＰ回路５の詳細については後述する。
【００１６】
二次電池１（１）乃至１（４）は、充電器によって充電可能な例えばリチウムイオン電池である。尚、二次電池１（１）乃至１（４）は、リチウムイオン電池に限るものではなく、例えばリチウムポリマー電池、ニッケル−水素電池、ニッケル−カドニウム電池等を採用しても良い。二次電池１（１）乃至１（４）は、ＳＣＰ回路５と抵抗１１との間に直列接続される。そして、二次電池１（１）の陽極は過充電防止用集積回路４のＶＣ１端子と接続され、陰極は抵抗９Ａを介して過充電防止用集積回路４のＶＣ２端子と接続される。また、二次電池１（２）の陽極は二次電池１（１）の陰極と共通接続されて過充電防止用集積回路４のＶＣ２端子と接続され、陰極は抵抗９Ｂを介して過充電防止用集積回路４のＶＣ３端子と接続される。また、二次電池１（３）の陽極は二次電池１（２）の陰極と共通接続されて過充電防止用集積回路４のＶＣ３端子と接続され、陰極は抵抗９Ｃを介して過充電防止用集積回路４のＶＣ４端子と接続される。また、二次電池１（４）の陽極は二次電池１（３）の陰極と共通接続されて過充電防止用集積回路４のＶＣ４端子と接続され、陰極は抵抗９Ｄを介して過充電防止用集積回路４のＶＣ５端子と接続される。尚、本実施形態においては、４つの二次電池１（二次電池１（１）乃至１（４））を直列接続させているがこれに限るものではなく、接続端子７Ａ、７Ｂに接続される負荷や充電器等に応じた数の二次電池１を直列接続させたり、並列接続させることも可能である。
【００１７】
コンデンサ１０Ａ乃至１０Ｄは、例えば二次電池１（１）乃至１（４）の充電開始時における電荷の蓄積動作により、二次電池１（１）乃至１（４）に供給される充電器からの電流を徐々に上昇させるべく設けられるものである。このため、コンデンサ１０Ａ乃至１０Ｄは、各二次電池１（１）乃至１（４）と１対１に対応して設けられ、ＶＣ１端子乃至ＶＣ５端子の各端子間において、各二次電池１（１）乃至１（４）と並列接続される。
【００１８】
抵抗１１は、一端がマイクロコンピュータ３のＳＲＢＡＴ端子、二次電池１（４）、接地と接続され、他端がマイクロコンピュータ３のＳＲＴ端子、接続端子７Ｂと接続される。
【００１９】
マイクロコンピュータ３は、ＶＤＤ端子、ＶＳＳ１端子、ＶＳＳ２端子、ＲＥＳＢ端子、ＲＣ１端子、Ｐ１端子、ＳＤＡＴＡ端子、ＳＣＬＫ端子、ＤＯＶＩＤ端子、ＣＯＶＩＤ端子、ＳＲＢＡＴ端子、ＳＲＴ端子、ＶＢＡＴ端子を有する。ＶＤＤ端子は、電源ラインとコンデンサ１９との接続ラインと接続される。そして、マイクロコンピュータ３への電源投入時におけるコンデンサ１９の電荷の蓄積動作により、マイクロコンピュータ３に印加される電圧が電源電圧ＶＤＤへと徐々に上昇されることとなる。ＶＳＳ１端子、ＶＳＳ２端子は、接地される。ＲＥＳＢ端子は、一端が電源ラインと接続された抵抗１７の他端とコンデンサ１８との接続ラインと接続される。ＲＣ１端子は、一端が接地された抵抗１６の他端と接続される。ＳＤＡＴＡ端子は、過充電防止用集積回路４のＳＤＡＴＡ端子と接続される。ＳＣＬＫ端子は、過充電防止用集積回路４のＳＣＬＫ端子と接続される。ＤＯＶＩＤ端子は、過充電防止用集積回路４のＣＴＬ_ＤＣＨＧ端子と接続される。ＣＯＶＩＤ端子は、過充電防止用集積回路４のＣＴＬ_ＣＨＧ端子と接続される。ＶＢＡＴ端子は、過充電防止用集積回路４のＶＭＯＮＩ端子と接続される。尚、マイクロコンピュータ３の詳細な構成及び各端子における入出力信号等の詳細については後述する。
【００２０】
過充電防止用集積回路４は、ＶＲＥＧ３３端子、ＶＩＮ端子、ＣＯＵＴ端子、ＤＯＵＴ端子、ＶＣ１端子乃至ＶＣ５端子、ＳＤＡＴＡ端子、ＳＣＬＫ端子、ＣＴＬ_ＤＣＨＧ端子、ＣＴＬ_ＣＨＧ端子、ＶＭＯＮＩ端子、ＳＣＰ端子、ＶＭＯＮＩＧＮＤ端子を有する。ＶＲＥＧ３３端子は、電源ラインとコンデンサ１３との接続ラインと接続される。そして、過充電防止用集積回路４への電源投入時におけるコンデンサ１３の電荷の蓄積動作により、過充電防止用集積回路４に印加される電圧が電源電圧ＶＤＤへと徐々に上昇されることとなる。ＶＭＯＮＩＧＮＤ端子は、接地される。尚、過充電防止用集積回路４の詳細な構成及び各端子における入出力信号等の詳細については後述する。
【００２１】
＝＝＝ＳＣＰ回路５の構成＝＝＝
以下、図２を適宜参照しつつ、図４を用いてＳＣＰ回路５の構成について説明する。図４は、ＳＣＰ回路５の構成の一例を示す回路図である。ＳＣＰ回路５は、ヒューズ３１Ａ、３１Ｂ、発熱抵抗３２Ａ、３２Ｂ、抵抗３３、３６、３７、Ｎ型ＭＯＳＦＥＴ３４、ダイオード３５、３８を有する。
【００２２】
ヒューズ３１Ａ、３１Ｂは、二次電池１（１）乃至１（４）を充電するための充電路（及び放電ライン）に介在する。詳述すると、ヒューズ３１Ａは、一端がダイオード８、Ｐ型ＭＯＳＦＥＴ１４と接続され、他端がヒューズ３１Ｂの一端と接続される。ヒューズ３１Ｂは、他端が二次電池１（１）と接続される。また、ヒューズ３１Ａとヒューズ３１Ｂとの接続ラインは、発熱抵抗３２Ａと発熱抵抗３２Ｂとの接続ラインと接続される。
【００２３】
発熱抵抗３２Ａは、一端がＮ型ＭＯＳＦＥＴ３４のドレイン、ダイオード３５のカソードと接続され、他端が発熱抵抗３２Ｂの一端と接続される。尚、発熱抵抗３２Ａとヒューズ３１Ａとの間の距離は、発熱抵抗３２Ａに電流が流れるときの当該発熱抵抗３２Ａの熱によってヒューズ３１Ａを溶断可能となる距離で予め設けられる。発熱抵抗３２Ｂは、他端が発熱抵抗３２Ａの他端と共通接続されてＮ型ＭＯＳＦＥＴ３４のドレイン、ダイオード３５のカソードと接続される。尚、発熱抵抗３２Ｂとヒューズ３１Ｂとの間の距離は、発熱抵抗３２Ｂに電流が流れるときの当該発熱抵抗３２Ｂの熱によってヒューズ３１Ｂを溶断可能となる距離で予め設けられる。
【００２４】
抵抗３３は、一端が過充電防止用集積回路４のＳＣＰ端子と接続され、他端がＮ型ＭＯＳＦＥＴ３４のゲート、抵抗３６の一端と接続される。Ｎ型ＭＯＳＦＥＴ３４のソースは接地される。Ｎ型ＭＯＳＦＥＴ３４は、ゲートにハイレベルが印加されることによりオンし、ローレベルが印加されることによりオフする。ダイオード３５のアノードは、抵抗３６の他端と接続される。そして、このＮ型ＭＯＳＦＥＴ３４がオンすることにより発熱抵抗３２Ａ、３２Ｂに電流が流れ、ヒューズ３１Ａ、３１Ｂが溶断することとなる。この結果、二次電池１（１）乃至１（４）の充電が終了することとなる（二次保護）。
【００２５】
抵抗３６は、一端がダイオード３８のカソード、抵抗３３の他端と接続され、他端が接地される。ダイオード３８のアノードは、一端が電源ＶＤＤと接続された抵抗３７の他端、マイクロコンピュータ３のＰ１端子と接続される。尚、抵抗３７は、Ｎ型ＭＯＳＦＥＴ３４のゲートにローレベルが印加される場合、ダイオード３８の順方向に電流が流れてマイクロコンピュータ３のＰ１端子をローレベルとするべく、抵抗３６の抵抗値よりも十分に抵抗値が大きいものが用いられることとなる（例えば、抵抗３７の抵抗値（５１０ＫΩ）、抵抗３６の抵抗値（５．１ＫΩ））。尚、Ｎ型ＭＯＳＦＥＴ３４のゲートにハイレベルが印加される場合、ダイオード３８のカソード側の電位が上昇して当該ダイオード３８の順方向に電流が流れなくなり、マイクロコンピュータ３のＰ１端子はハイレベルとなる。
【００２６】
＝＝＝マイクロコンピュータ３の構成等＝＝＝
以下、図２を適宜参照しつつ、図３を用いてマイクロコンピュータ３の構成等について説明する。図３は、マイクロコンピュータ３の構成の一例を示すブロック図である。
【００２７】
マイクロコンピュータ３は、制御回路２０、ＲＯＭ（Read Only Memory）２１、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）２２、積算型電流計測回路２３、ＦＧ（Frequency Generator）カウンタ２４、ＲＣ発振回路２６、ＡＤ（Analog Digital）コンバータ２７、リセット回路２８を有する。
【００２８】
リセット回路２８は、電源ラインに電源電圧ＶＤＤが印加され、コンデンサ１８の電荷の蓄積動作により抵抗１７とコンデンサ１８との接続ラインの電位が上昇し所定値以上に達すると、マイクロコンピュータ３の各ブロックをリセットするためのリセット信号を出力する。
【００２９】
ＲＣ発振回路２６は、ＲＣ１端子に接続される抵抗１６の抵抗値に応じた周波数のクロックを発振する。尚、本実施形態においてはＲＣ発振回路２６を用いているがこれに限るものではなく、水晶振動子を用いた水晶発振回路やセラミック振動子を用いたセラミック発振回路等を採用することも可能である。
【００３０】
ＡＤコンバータ２７は、二次電池１（１）乃至１（４）の各充電電圧が過充電防止用集積回路４において分圧された各電圧（アナログ信号）をアナログデジタル変換して、変換結果であるデジタル信号を制御回路２０に出力する。
【００３１】
積算型電流計測回路２３及びＦＧカウンタ２４は、二次電池１（１）乃至１（４）を充電しているときの充電量や、二次電池１（１）乃至１（４）の充電電圧を放電しているときの放電量を算出するために設けられる。尚、積算型電流計測回路２３及びＦＧ回路２４については、本発明の出願人が既に出願している特開２００４−３４０９１６等に詳細に記載されているため、以下簡単に説明する。積算型電流計測回路２３は、抵抗１１の一端と接続されたＳＲＢＡＴ端子と接続され、抵抗１１の他端と接続されたＳＲＴ端子と接続される。このため、積算型電流計測回路２３には、抵抗１１に電流が流れるときの当該抵抗１１の一端に発生する電圧がＳＲＢＡＴ端子を介して印加され、当該抵抗１１の他端に発生する電圧がＳＲＴ端子を介して印加される。そして、積算型電流計測回路２３は、各端子ごとに、不図示の電圧電流変換回路、コンデンサ、比較回路を有する。そして、ＳＲＢＡＴ端子の電圧が電圧電流変換されることによりコンデンサに電荷が蓄積され、比較回路においてコンデンサの積分電圧と基準電圧とが比較される。同様に、ＳＲＴ端子の電圧が電圧電流変換されることによりコンデンサに電荷が蓄積され、比較回路においてコンデンサの積分電圧と基準電圧とが比較される。ＦＧカウンタ２４は、各比較回路ごと（つまり、各端子ごと）に設けられ、各比較回路の比較結果の変化の回数をカウントする。そして、各端子ごとのＦＧカウンタ２４のカウント値を減算回路（不図示）で減算することにより、ノイズ成分が除去された充放電時の電流を反映した信号が制御回路２０に出力されることとなる。
【００３２】
制御回路２０は、マイクロコンピュータ３を統括制御する回路である。  
制御回路２０は、接続端子７Ａ、７Ｂに充電器が接続されると二次電池１（１）乃至１（４）を充電するためにＰ型ＭＯＳＦＥＴ６をオンさせるべく、ＣＯＶＩＤ端子からハイレベルを出力させる。そして、制御回路２０は、二次電池１（１）乃至１（４）の各充電電圧が所定の電圧（以下、第１基準電圧（第１電圧）という。第１基準電圧＜過充電電圧）に達したか否かを順次検出するべく、ＳＤＡＴＡ端子から例えばシリアルデータを出力させ、ＳＣＬＫ端子からクロックを出力させる。尚、本実施形態においては、二次電池１（１）の充電電圧（ＶＣ１端子とＶＣ２端子との間の電位差）が第１基準電圧に達したか否かを検出するためのシリアルデータは、例えば６ビットの‘１０００１１’であるものとする。また、二次電池１（２）の充電電圧（ＶＣ２端子とＶＣ３端子との間の電位差）が第１基準電圧に達したか否かを検出するためのシリアルデータは、例えば５ビットの‘０１００１’であるものとする。二次電池１（３）の充電電圧（ＶＣ３端子とＶＣ４端子との間の電位差）が第１基準電圧に達したか否かを検出するためのシリアルデータは、例えば６ビットの‘００１０１１’であるものとする。二次電池１（４）の充電電圧（ＶＣ４端子とＶＣ５端子との間の電位差）が第１基準電圧に達したか否かを検出するためのシリアルデータは、例えば６ビットの‘０００１１１’であるものとする。そして、制御回路２０は、各シリアルデータを出力させた後のＡＤコンバータ２７からの各デジタル信号と、ＥＥＲＰＯＭ２２に予め記憶された第１基準電圧に応じたデータ（以下、第１基準データという）とを比較することにより、二次電池１（１）乃至１（４）の各充電電圧が第１基準電圧に達したか否かを順次検出する。そして、制御回路２０は、二次電池１（１）乃至１（４）の各充電電圧が第１基準電圧に達したことを検出すると、Ｐ型ＭＯＳＦＥＴ６をオフさせるべく、ＣＯＶＩＤ端子からローレベルを出力させる。
【００３３】
また、制御回路２０は、Ｐ１端子のレベルを検出することにより、ヒューズ３１Ａ、３１Ｂが溶断されたか否かを検出する。詳述すると、制御回路２０は、Ｐ１端子にローレベルが入力されることにより、ヒューズ３１Ａ、３１Ｂが溶断されていないこと検出する。また、制御回路２０は、Ｐ１端子にハイレベルが入力されることにより、ヒューズ３１Ａ、３１Ｂが溶断されたことを検出する。また、制御回路２０は、ＦＧカウンタ２４からの信号に基づいて二次電池１（１）乃至１（４）への充電量を算出し、例えば電池パックのユーザーに二次電池１（１）乃至１（４）の充電電圧を知らせるべく、発光ダイオード（不図示）を発光させるための信号を不図示の端子から出力させる。尚、制御回路２０は、接続端子７Ａ、７Ｂに負荷が接続されると二次電池１（１）乃至１（４）の各充電電圧を放電させるためにＰ型ＭＯＳＦＥＴ１４をオンさせるべく、ＤＯＶＩＤ端子からハイレベルを出力させる。そして、制御回路２０は、ＦＧカウンタ２４からの信号に基づいて二次電池１（１）乃至１（４）からの放電量を算出し、上述の発光ダイオードを発光させるための信号を不図示の端子から出力させる。また、制御回路２０は、接続端子７Ａ、７Ｂに接続された負荷が外されると、Ｐ型ＭＯＳＦＥＴ１４をオフさせるべく、ＤＯＶＩＤ端子からローレベルを出力させる。
【００３４】
ＲＯＭ２１は、制御回路２０が上述の統括制御を行うためのプログラムデータが予め記憶されている。このＲＯＭ２１は、例えば、製造工程においてデータを焼付け固定するマスクＲＯＭ、紫外線消去することによりデータを繰り返し書き込み読み出し可能なＥＰＲＯＭ（Erasable Programmable ＲＯＭ）等での不揮発性素子で構成される。
【００３５】
ＥＥＰＲＯＭ２２は、第１基準データが予め記憶される。このＥＥＰＲＯＭ２２は、例えば、電気消去することによりデータを繰り返し書き込み読み出し可能な不揮発性素子で構成される。
【００３６】
＝＝＝過充電防止用集積回路４の構成等＝＝＝
以下、図２を適宜参照しつつ、図１、図５を用いて本発明に係る過充電防止用集積回路４の構成等について説明する。図１は、本発明に係る過充電防止用集積回路４の構成の一例を示す回路図である。図５は、図１に示すセレクタ回路４６の構成の一例を示す図である。
【００３７】
過充電防止用集積回路４は、インバータ回路４１、４２（第１出力回路）、５５、シフトレジスタ４３、ラッチ回路４４、ＯＲ回路４５Ａ乃至４５Ｃ、５４、セレクタ回路４６、抵抗４７Ａ、４７Ｂ、４８Ａ、４８Ｂ、５０Ａ乃至５０Ｈ、差動増幅回路４９、定電流源５１Ａ乃至５１Ｄ（基準電圧発生回路）、ツェナーダイオード５２Ａ乃至５２Ｄ（基準電圧発生回路）、比較回路５３Ａ乃至５３Ｄ、Ｐ型ＭＯＳＦＥＴ５６、Ｎ型ＭＯＳＦＥＴ５７が集積化された回路である。尚、抵抗５０Ａ乃至５０Ｈ、定電流源５１Ａ乃至５１Ｄ、ツェナーダイオード５２Ａ乃至５２Ｄ、ＯＲ回路５４は、検出回路を構成する。また、インバータ回路５５、Ｐ型ＭＯＳＦＥＴ５６、Ｎ型ＭＯＳＦＥＴ５７は、第２出力回路を構成する。また、シフトレジスタ４３、ラッチ回路４４、ＯＲ回路４５Ａ乃至４５Ｃ、セレクタ回路４６、抵抗４７Ａ、４７Ｂ、４８Ａ、４８Ｂ、差動増幅回路４９は、第３出力回路を構成する。
【００３８】
インバータ回路４２は、入力端子がＣＴＬ_ＣＨＧ端子と接続され、出力端子がＣＯＵＴ端子と接続される。そして、インバータ回路４２は、入力がハイレベルの場合ハイレベルを反転したローレベルを出力し、ローレベルの場合ローレベルを反転したハイレベルを出力する。尚、インバータ回路４２の正電源は、ＶＩＮ端子を介した接続端子７ＡとＰ型ＭＯＳＦＥＴ６との接続ラインの電圧レベルであり、負電源は接地である。この結果、Ｐ型ＭＯＳＦＥＴ６をオフさせるためのハイレベルを、当該接続ラインの電圧レベル相当とすることが可能となる。
【００３９】
インバータ回路４１は、入力端子がＣＴＬ_ＤＣＨＧ端子と接続され、出力端子がＤＯＵＴ端子と接続される。そして、インバータ回路４１は、入力がハイレベルの場合ハイレベルを反転したローレベルを出力し、ローレベルの場合ローレベルを反転したハイレベルを出力する。尚、インバータ回路４１の正電源は電源電圧ＶＤＤであり、負電源は接地である。
【００４０】
シフトレジスタ４３は、ＳＤＡＴＡ端子に入力されるシリアルデータを、ＳＣＬＫ端子に入力されるクロックの例えば立上りのタイミングで順次保持する。詳述すると、シフトレジスタ４３は、二次電池１（１）の充電電圧が第１基準電圧に達したか否かを検出する場合、６ビット（ＡＢＣＤＥＦ）のシリアルデータ‘１０００１１’を、クロックの立上りのタイミングで順次保持する。また、シフトレジスタ４３は、二次電池１（２）の充電電圧が第１基準電圧に達したか否かを検出する場合、５ビット（ＡＢＣＤＥ）のシリアルデータ‘０１００１’を、クロックの立上りのタイミングで順次保持する。尚、このときのＦに保持されるデータは、二次電池１（１）の充電電圧が第１基準電圧に達したか否かを検出する場合のＡに保持されるデータ‘１’である。また、シフトレジスタ４３は、二次電池１（３）の充電電圧が第１基準電圧に達したか否かを検出する場合、６ビット（ＡＢＣＤＥＦ）のシリアルデータ‘００１０１１’を、クロックの立上りのタイミングで順次保持する。また、シフトレジスタ４３は、二次電池１（４）の充電電圧が第１基準電圧に達したか否かを検出する場合、６ビット（ＡＢＣＤＥＦ）のシリアルデータ‘０００１１１’を、クロックの立上りのタイミングで順次保持する。
【００４１】
ラッチ回路４４は、シフトレジスタ４３のＥ、Ｆの何れにもデータ‘１’が保持されると、ＡＢＣＤに保持されるデータをラッチして、セレクタ回路４６及びＯＲ回路４５Ａ乃至４５Ｃに出力する。
【００４２】
ＯＲ回路４５Ａは、入力Ａ、Ｂの何れもが‘０’の場合‘０’を出力し、それ以外の場合‘１’を出力する。また、ＯＲ回路４５Ｂは、入力Ｂ、Ｃの何れもが‘０’の場合‘０’を出力し、それ以外の場合‘１’を出力する。また、ＯＲ回路４５Ｃは、入力Ｃ、Ｄの何れもが‘０’の場合‘０’を出力し、それ以外の場合‘１’を出力する。
【００４３】
セレクタ回路４６は、図５に示すように、インバータ回路７０Ａ乃至７０Ｃ、ＮＯＲ回路７１Ａ乃至７１Ｃ、ＡＮＤ回路７２Ａ乃至７２Ｃ、スイッチ回路７３Ａ乃至７３Ｈを有する。
【００４４】
インバータ回路７０Ａは、入力ｂが‘１’の場合‘１’を反転した‘０’を出力し、‘０’の場合‘０’を反転した‘１’を出力する。また、インバータ回路７０Ｂは、入力ｃが‘１’の場合‘１’を反転した‘０’を出力し、‘０’の場合‘０’を反転した‘１’を出力する。また、インバータ回路７０Ｃは、入力ｄが‘１’の場合‘１’を反転した‘０’を出力し、‘０’の場合‘０’を反転した‘１’を出力する。
【００４５】
ＮＯＲ回路７１Ａは、インバータ回路７０Ａの出力と入力ｃの何れもが‘０’の場合‘１’を出力し、それ以外の場合‘０’を出力する。また、ＮＯＲ回路７１Ｂは、インバータ回路７０Ｂの出力と入力ｄの何れもが‘０’の場合‘１’を出力し、それ以外の場合‘０’を出力する。また、ＮＯＲ回路７１Ｃは、インバータ回路７０Ｃの出力と入力ｅの何れもが‘０’の場合‘１’を出力し、それ以外の場合‘０’を出力する。
【００４６】
ＡＮＤ回路７２Ａは、入力ｂ、ｃの何れもが‘１’の場合‘１’を出力し、それ以外の場合‘０’を出力する。また、ＡＮＤ回路７２Ｂは、入力ｃ、ｄの何れもが‘１’の場合‘１’を出力し、それ以外の場合‘０’を出力する。また、ＡＮＤ回路７２Ｃは、入力ｄ、ｅの何れもが‘１’の場合‘１’を出力し、それ以外の場合‘０’を出力する。
【００４７】
スイッチ回路７３Ａは、入力ａが‘１’の場合、閉じる。この結果、ＶＣ１端子の電圧が分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）された電圧が、差動増幅回路４９の反転入力端子（−）に印加されることとなる。また、スイッチ回路７３Ｂは、ＡＮＤ回路７２Ａの出力が‘１’の場合、閉じる。この結果、ＶＣ２端子の電圧が分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）された電圧が、差動増幅回路４９の反転入力端子（−）に印加されることとなる。また、スイッチ回路７３Ｃは、ＡＮＤ回路７２Ｂの出力が‘１’の場合、閉じる。この結果、ＶＣ３端子の電圧が分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）された電圧が、差動増幅回路４９の反転入力端子（−）に印加されることとなる。また、スイッチ回路７３Ｄは、ＡＮＤ回路７２Ｃの出力が‘１’の場合、閉じる。この結果、ＶＣ４端子の電圧が分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）された電圧が、差動増幅回路４９の反転入力端子（−）に印加されることとなる。
【００４８】
更に、スイッチ回路７３Ｅは、ＮＯＲ回路７１Ａの出力が‘１’の場合、閉じる。この結果、差動増幅回路４９の非反転入力端子（＋）に、ＶＣ２端子の電圧が分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）された電圧が印加されることとなる。また、スイッチ回路７３Ｆは、ＮＯＲ回路７１Ｂの出力が‘１’の場合、閉じる。この結果、差動増幅回路４９の非反転入力端子（＋）に、ＶＣ３端子の電圧が分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）された電圧が印加されることとなる。また、スイッチ回路７３Ｇは、ＮＯＲ回路７１Ｃの出力が‘１’の場合、閉じる。この結果、差動増幅回路４９の非反転入力端子（＋）に、ＶＣ４端子の電圧が分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）された電圧が印加されることとなる。また、スイッチ回路７３Ｈは、入力ｅが‘１’の場合、閉じる。この結果、差動増幅回路４９の非反転入力端子（＋）に、ＶＣ５端子の電圧が分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）された電圧が印加されることとなる。
【００４９】
再び、図１を参照しつつ、過充電防止用集積回路４の構成について説明すると、抵抗４７Ａは、一端がセレクタ回路４６と接続され、他端が差動増幅回路４９の反転入力端子（−）、抵抗４８Ａの一端と接続される。抵抗４８Ａは、差動増幅回路４９の帰還抵抗であり、一端が差動増幅回路４９の反転入力端子（−）と接続され、他端が差動増幅回路４９の出力端子と接続される。尚、抵抗４８Ａは、ＶＣ１端子乃至ＶＣ４端子の各電圧を順次分圧するべく、抵抗４７Ａよりも抵抗値が十分に小さいものが用いられる（例えば、抵抗４７Ａの抵抗値（３．２ＭΩ）、抵抗４８Ａの抵抗値（４８０ＫΩ）の場合、ＶＣ１端子乃至ＶＣ４端子の電圧は略１／６．６６に分圧される）。抵抗４７Ｂは、抵抗４７Ａと同じ抵抗値で設けられ、一端がセレクタ回路４６と接続され、他端が差動増幅回路４９の非反転入力端子（＋）、抵抗４８Ｂの一端と接続される。また、抵抗４８Ｂは、抵抗４８Ａと同じ抵抗値で設けられ、一端が差動増幅回路４９の非反転入力端子（＋）と接続され、他端が差動増幅回路４９の出力端子と接続される。
【００５０】
差動増幅回路４９は、反転入力端子（−）に印加される電圧と非反転入力電圧（＋）に印加される電圧との差を、抵抗４８Ａの抵抗値によって定まるゲインで増幅して出力する。詳述すると、上述のスイッチ回路７３Ａ乃至７３Ｄのスイッチ動作により、差動増幅回路４９の反転入力端子（−）には、ＶＣ１端子乃至ＶＣ４端子の各電圧が順次印加される。また、上述のスイッチ回路７３Ｅ乃至７３Ｈのスイッチ動作により、差動増幅回路４９の非反転入力端子（＋）には、ＶＣ２乃至ＶＣ５端子の各電圧が順次印加される。この結果、差動増幅回路４９は、ＶＣ１端子とＶＣ２端子との間の電位差である二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧、ＶＣ２端子とＶＣ３端子との間の電位差である二次電池１（２）の充電電圧Ｖ１（２）が分圧された電圧、ＶＣ３端子とＶＣ４端子との間の電位差である二次電池１（３）の充電電圧Ｖ１（３）が分圧された電圧、Ｖ４端子とＶＣ５端子との間の電位差である二次電池１（４）の充電電圧Ｖ１（４）が分圧された電圧を、順次出力することとなる。つまり、ＳＤＡＴＡ端子に入力されるシリアルデータ、ＳＣＬＫ端子に入力されるクロックに応じて、差動増幅回路４９は、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）を順次分圧した電圧を出力することとなる。そして、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）が順次分圧された電圧は、ＶＭＯＮＩ端子からマイクロコンピュータ３に出力される。
【００５１】
抵抗５０Ａ乃至５０Ｈ、定電流源５１Ａ乃至５１Ｄ、ツェナーダイオード５２Ａ乃至５２Ｄ、比較回路５３Ａ乃至５３Ｄ、ＯＲ回路５４は、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）の少なくとも何れかが所定の電圧（以下、第２基準電圧（第２電圧）という。第１基準電圧＜第２基準電圧＜過充電電圧）に達したか否かを検出するために設けられる。
【００５２】
詳述すると、抵抗５０Ａ、５０Ｂは、ＶＣ１端子とＶＣ２端子との間で直列接続され、抵抗５０Ａと抵抗５０Ｂとの接続ラインは比較回路５３Ａの非反転入力端子（＋）と接続される。この結果、比較回路５３Ａの非反転入力端子（＋）には、ＶＣ１端子とＶＣ２端子との間の電位差（＝二次電池１（１）の充電電圧Ｖ１（１））を抵抗５０Ａ、５０Ｂで分圧した電圧（＝｛二次電池１（１）の充電電圧Ｖ１（１）・抵抗５０Ｂの抵抗値／（抵抗５０Ａの抵抗値＋抵抗５０Ｂの抵抗値）｝）が印加されることとなる。抵抗５０Ｃ、５０Ｄは、ＶＣ２端子とＶＣ３端子との間で直列接続され、抵抗５０Ｃと抵抗５０Ｄとの接続ラインは比較回路５３Ｂの非反転入力端子（＋）と接続される。この結果、比較回路５３Ｂの非反転入力端子（＋）には、ＶＣ２端子とＶＣ３端子との間の電位差（＝二次電池１（２）の充電電圧Ｖ１（２））を抵抗５０Ｃ、５０Ｄで分圧した電圧（＝｛二次電池１（２）の充電電圧Ｖ１（２）・抵抗５０Ｄの抵抗値／（抵抗５０Ｃの抵抗値＋抵抗５０Ｄの抵抗値）｝）が印加されることとなる。抵抗５０Ｅ、５０Ｆは、ＶＣ３端子とＶＣ４端子との間で直列接続され、抵抗５０Ｅと抵抗５０Ｆとの接続ラインは比較回路５３Ｃの非反転入力端子（＋）と接続される。この結果、比較回路５３Ｃの非反転入力端子（＋）には、ＶＣ３端子とＶＣ４端子との間の電位差（＝二次電池１（３）の充電電圧Ｖ１（３））を抵抗５０Ｅ、５０Ｆで分圧した電圧（＝｛二次電池１（３）の充電電圧Ｖ１（３）・抵抗５０Ｆの抵抗値／（抵抗５０Ｅの抵抗値＋抵抗５０Ｆの抵抗値）｝）が印加されることとなる。抵抗５０Ｇ、５０Ｈは、ＶＣ４端子とＶＣ５端子との間で直列接続され、抵抗５０Ｇと抵抗５０Ｈとの接続ラインは比較回路５３Ｄの非反転入力端子（＋）と接続される。この結果、比較回路５３Ｄの非反転入力端子（＋）に、ＶＣ４端子とＶＣ５端子との間の電位差（＝二次電池１（４）の充電電圧Ｖ１（４））を抵抗５０Ｇ、５０Ｈで分圧した電圧（＝｛二次電池１（４）の充電電圧Ｖ１（４）・抵抗５０Ｈの抵抗値／（抵抗５０Ｇの抵抗値＋抵抗５０Ｈの抵抗値）｝）が印加されることとなる。
【００５３】
定電流源５１Ａ、ツェナーダイオード５２Ａは、二次電池１（１）の充電電圧Ｖ１（１）が第２基準電圧に達したか否かを検出するべく、当該第２基準電圧に応じた安定した電圧を、比較回路５３Ａの反転入力端子（−）に印加させるための回路である。詳述すると、定電流源５１Ａ、ツェナーダイオード５２Ａは、ＶＣ１端子とＶＣ２端子との間で直列接続され、定電流源５１Ａとツェナーダイオード５２Ａとの接続ラインは比較回路５３Ａの反転入力端子（−）と接続される。定電流源５１Ａは、ツェナーダイオード５２Ａが安定したツェナー電圧（基準電圧）を比較回路５３Ａの反転入力端子（−）に印加するべく、ＶＣ１端子の電圧が不安定な場合のＶＣ１端子とツェナーダイオード５２Ａとを電気的に分離して、ツェナーダイオード５２Ａに電流を供給する。ツェナーダイオード５２Ａは、ツェナー電圧以上の電圧が印加されることにより定電流源５１Ａからの電流が順方向とは反対の逆方向に流れ、第２基準電圧に応じた電圧としてツェナー電圧を比較回路５３Ａの反転入力端子（−）に印加させる。定電流源５１Ｂ、ツェナーダイオード５２Ｂは、二次電池１（２）の充電電圧Ｖ１（２）が第２基準電圧に達したか否かを検出するべく、当該第２基準電圧に応じた安定した電圧を、比較回路５３Ｂの反転入力端子（−）に印加させるための回路である。詳述すると、定電流源５１Ｂ、ツェナーダイオード５２Ｂは、ＶＣ２端子とＶＣ３端子との間で直列接続され、定電流源５１Ｂとツェナーダイオード５２Ｂとの接続ラインは比較回路５３Ｂの反転入力端子（−）と接続される。定電流源５１Ｂは、ツェナーダイオード５２Ｂが安定したツェナー電圧（基準電圧）を比較回路５３Ｂの反転入力端子（−）に印加するべく、ＶＣ２端子の電圧が不安定な場合の当該ＶＣ２端子とツェナーダイオード５２Ｂとを電気的に分離して、ツェナーダイオード５２Ｂに電流を供給する。ツェナーダイオード５２Ｂは、ツェナー電圧以上の電圧が印加されることにより定電流源５１Ｂからの電流が順方向とは反対の逆方向に流れ、第２基準電圧に応じた電圧としてツェナー電圧を比較回路５３Ｂの反転入力端子（−）に印加させる。定電流源５１Ｃ、ツェナーダイオード５２Ｃは、二次電池１（３）の充電電圧Ｖ１（３）が第２基準電圧に達したか否かを検出するべく、当該第２基準電圧に応じた安定した電圧を、比較回路５３Ｃの反転入力端子（−）に印加させるための回路である。詳述すると、定電流源５１Ｃ、ツェナーダイオード５２Ｃは、ＶＣ３端子とＶＣ４端子との間で直列接続され、定電流源５１Ｃとツェナーダイオード５２Ｃとの接続ラインは比較回路５３Ｃの反転入力端子（−）と接続される。定電流源５１Ｃは、ツェナーダイオード５２Ｃが安定したツェナー電圧（基準電圧）を比較回路５３Ｃの反転入力端子（−）に印加するべく、ＶＣ３端子の電圧が不安定な場合の当該ＶＣ３端子とツェナーダイオード５２Ｃとを電気的に分離して、ツェナーダイオード５２Ｃに電流を供給する。ツェナーダイオード５２Ｃは、ツェナー電圧以上の電圧が印加されることにより定電流源５１Ｃからの電流が順方向とは反対の逆方向に流れ、第２基準電圧に応じた電圧としてツェナー電圧を比較回路５３Ｃの反転入力端子（−）に印加させる。定電流源５１Ｄ、ツェナーダイオード５２Ｄは、二次電池１（４）の充電電圧Ｖ１（４）が第２基準電圧に達したか否かを検出するべく、当該第２基準電圧に応じた安定した電圧を、比較回路５３Ｄの反転入力端子（−）に印加させるための回路である。詳述すると、定電流源５１Ｄ、ツェナーダイオード５２Ｄは、ＶＣ４端子とＶＣ５端子との間で直列接続され、定電流源５１Ｄとツェナーダイオード５２Ｄとの接続ラインは比較回路５３Ｄの反転入力端子（−）と接続される。定電流源５１Ｄは、ツェナーダイオード５２Ｄが安定したツェナー電圧（基準電圧）を比較回路５３Ｄの反転入力端子（−）に印加するべく、ＶＣ４端子の電圧が不安定な場合の当該ＶＣ４端子とツェナーダイオード５２Ｄとを電気的に分離して、ツェナーダイオード５２Ｄに電流を供給する。ツェナーダイオード５２Ｄは、ツェナー電圧以上の電圧が印加されることにより定電流源５１Ｄからの電流が順方向とは反対の逆方向に流れ、第２基準電圧に応じた電圧としてツェナー電圧を比較回路５３Ｄの反転入力端子（−）に印加させる。
【００５４】
比較回路５３Ａは、非反転入力端子（＋）に印加される電圧（二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力し、ハイレベルである場合（二次電池１（１）の充電電圧Ｖ１（１）と第２基準電圧とが等しい場合も含む。以下同じ）、ＯＲ回路５４にハイレベルを出力する。つまり、比較回路５３Ａは、二次電池１（１）の充電電圧Ｖ１（１）が第２基準電圧に達した場合、ＯＲ回路５４にハイレベルを出力することとなる。比較回路５３Ｂは、非反転入力端子（＋）に印加される電圧（二次電池１（２）の充電電圧Ｖ１（２）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力し、ハイレベルである場合（二次電池１（２）の充電電圧Ｖ１（２）と第２基準電圧とが等しい場合も含む。以下同じ）、ＯＲ回路５４にハイレベルを出力する。つまり、比較回路５３Ｂは、二次電池１（２）の充電電圧Ｖ１（２）が第２基準電圧に達した場合、ＯＲ回路５４にハイレベルを出力することとなる。比較回路５３Ｃは、非反転入力端子（＋）に印加される電圧（二次電池１（３）の充電電圧Ｖ１（３）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力し、ハイレベルである場合（二次電池１（３）の充電電圧Ｖ１（３）と第２基準電圧とが等しい場合も含む。以下同じ）、ＯＲ回路５４にハイレベルを出力する。つまり、比較回路５３Ｃは、二次電池１（３）の充電電圧Ｖ１（３）が第２基準電圧に達した場合、ＯＲ回路５４にハイレベルを出力することとなる。比較回路５３Ｄは、非反転入力端子（＋）に印加される電圧（二次電池１（４）の充電電圧Ｖ１（４）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力し、ハイレベルである場合（二次電池１（４）の充電電圧Ｖ１（４）と第２基準電圧とが等しい場合も含む。以下同じ）、ＯＲ回路５４にハイレベルを出力する。つまり、比較回路５３Ｄは、二次電池１（４）の充電電圧Ｖ１（４）が第２基準電圧に達した場合、ＯＲ回路５４にハイレベルを出力することとなる。
【００５５】
ＯＲ回路５４は、比較回路５３Ａ乃至５３Ｄの出力の何れもがローレベルの場合ローレベルを出力し、それ以外の場合ハイレベルを出力する。つまり、ＯＲ回路５４は、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）の少なくとも何れかが第２基準電圧に達した場合ハイレベルを出力し、それ以外の場合ローレベルを出力する。
【００５６】
インバータ回路５５は、入力がローレベルの場合ローレベルを反転したハイレベルを出力し、ハイレベルの場合ハイレベルを反転したローレベルを出力する。
【００５７】
Ｐ型ＭＯＳＦＥＴ５６、Ｎ型ＭＯＳＦＥＴ５７は、ＣＭＯＳ（Complementary ＭＯＳ）インバータ回路を構成する。詳述すると、Ｐ型ＭＯＳＦＥＴ５６は、ゲートがインバータ回路５５の出力と接続され、ソースが電源電圧ＶＤＤと接続され、ドレインがＳＣＰ端子と接続される。Ｐ型ＭＯＳＦＥＴ５６は、ゲートにローレベルが印加されることによりオンし、ハイレベルが印加されることによりオフする。また、Ｎ型ＭＯＳＦＥＴ５７は、ゲートがＰ型ＭＯＳＦＥＴ５６のゲートと共通接続されてインバータ回路５５の出力と接続され、ドレインがＳＣＰ端子と接続され、ソースが接地される。Ｎ型ＭＯＳＦＥＴ５７は、ゲートにハイレベルが印加されることによりオンし、ローレベルが印加されることによりオフする。この結果、インバータ回路５５の出力がハイレベルの場合、Ｎ型ＭＯＳＦＥＴ５７がオンし、ＳＣＰ端子はローレベルとなり、インバータ回路５５の出力がローレベルの場合、Ｐ型ＭＯＳＦＥＴ５６がオンし、ＳＣＰ端子はハイレベルとなる。つまり、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）の少なくとも何れかが第２基準電圧に達した場合、ＳＣＰ端子はハイレベルとなる。また、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）の何れもが第２基準電圧に達していない場合、ＳＣＰ端子はローレベルとなる。
【００５８】
＝＝＝過充電防止用装置２の動作＝＝＝
以下、図１乃至図５を適宜参照しつつ、図６を用いて過充電防止用装置２の動作について説明する。図６は、マイクロコンピュータ３の処理動作を示すフローチャートである。
【００５９】
＜＜一次保護＞＞
マイクロコンピュータ３の制御回路２０は、接続端子７Ａ、７Ｂに充電器が接続されると二次電池１（１）乃至１（４）を充電するためにＰ型ＭＯＳＦＥＴ６をオンさせるべく、ＣＯＶＩＤ端子からハイレベルを出力させる（Ｓ１０１）。過充電防止用集積回路４のインバータ回路４２は、ＣＴＬ_ＣＨＧ端子に入力された当該ハイレベルを反転したローレベルを、ＣＯＵＴ端子から出力する。Ｐ型ＭＯＳＦＥＴ６は、ＣＯＵＴ端子からのローレベルが印加されることによりオンする。この結果、二次電池１（１）乃至１（４）と充電器との間の充電路が接続され、ダイオード８の順方向、ＳＣＰ回路５（ヒューズ３１Ａ、３１Ｂ）、二次電池１（１）乃至１（４）、抵抗１１を介して充電器と通電し、二次電池１（１）乃至１（４）の充電が開始されることとなる。
【００６０】
制御回路２０は、例えば、二次電池１（１）の充電電圧Ｖ１（１）が第１基準電圧に達したか否かを検出するべく、変数ｉを‘１’とする（Ｓ１０２）。そして、制御回路２０は、二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧を過充電防止用集積回路４から出力させるべく、ＳＤＡＴＡ端子からシリアルデータ‘１０００１１’を出力させ、ＳＣＬＫ端子からクロックを出力させる（Ｓ１０３）。
【００６１】
過充電防止用集積回路４のシフトレジスタ４３は、ＳＤＡＴＡ端子に入力されたシリアルデータ‘１０００１１’を、ＳＣＬＫ端子に入力されたクロックの立上りのタイミングで順次保持する。ラッチ回路４４は、シフトレジスタ４３のＥＦの何れにもデータ‘１’が保持されると、ＡＢＣＤに保持されるデータ‘１０００’をラッチして、セレクタ回路４６及びＯＲ回路４５Ａ乃至４５Ｃに出力する。ＯＲ回路４５Ａは、入力Ａの‘１’に基づいて‘１’を出力する。ＯＲ回路４５Ｂは、入力Ｂ、Ｃの‘０’に基づいて‘０’を出力する。ＯＲ回路４５Ｃは、入力Ｃ、Ｄの‘０’に基づいて‘０’を出力する。セレクタ回路４６のインバータ回路７０Ａは、入力ｂの‘１’を反転した‘０’を出力する。ＮＯＲ回路７１Ａは、インバータ回路７０Ａの出力‘０’と入力ｃの‘０’に基づいて‘１’を出力する。この結果、スイッチ回路７３ＥはＮＯＲ回路７１Ａの出力‘１’に基づいて閉じ、ＶＣ２端子の電圧が分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）された電圧が、差動増幅回路４９の非反転入力端子（＋）に印加される。また、スイッチ回路７３Ａは、入力ａの‘１’に基づいて閉じる。この結果、ＶＣ１端子の電圧が分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）された電圧が、差動増幅回路４９の反転入力端子（−）に印加される。尚、ＡＮＤ回路７２Ａ乃至７２Ｃ、ＮＯＲ回路７１Ｂ、７１Ｃの出力は‘０’となり入力ｅは‘０’であるため、スイッチ回路７３Ｂ乃至７３Ｄ、７３Ｆ乃至７３Ｈは、開いたままの状態となる。差動増幅回路４９は、反転入力端子（−）に印加されるＶＣ１端子の電圧が分圧された電圧と、非反転入力端子（＋）に印加されるＶＣ２端子の電圧が分圧された電圧とに基づいて、ＶＣ１端子とＶＣ２端子との間の電位差である二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧を出力する。この結果、過充電防止用集積回路４のＶＭＯＮＩ端子から、二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧が、マイクロコンピュータ３のＶＢＡＴ端子に出力されることとなる。
【００６２】
マイクロコンピュータ３のＡＤコンバータ２７は、ＶＢＡＴ端子に印加された二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧をアナログデジタル変換して、変換結果であるデジタル信号を制御回路２０に出力する。制御回路２０は、ＥＥＰＲＯＭ２２に予め記憶された第１基準電圧に応じた第１基準データを読み出す（Ｓ１０４）。そして、制御回路２０は、ＡＤコンバータ２７からのデジタル信号と第１基準データを比較することにより、二次電池１（１）の充電電圧Ｖ１（１）が第１基準電圧に達したか否かを検出する（Ｓ１０５）。そして、例えば、制御回路２０は、二次電池１（１）の充電電圧Ｖ１（１）が第１基準電圧に達していないことを検出すると（Ｓ１０５・ＮＯ）、二次電池１（２）の充電電圧Ｖ１（２）が第１基準電圧に達したか否かを検出するべく、変数ｉをインクリメントする（Ｓ１０６）。更に、制御回路２０は、変数ｉが‘５’に達したか否かを判別する（Ｓ１０７）。
【００６３】
そして、制御回路２０は、変数ｉが‘５’に達していないと判別すると（Ｓ１０７・ＮＯ）、二次電池１（２）の充電電圧Ｖ１（２）が分圧された電圧を過充電防止用集積回路４から出力させるべく、ＳＤＡＴＡ端子からシリアルデータ‘０１００１’を出力させ、ＳＣＬＫ端子からクロックを出力させる（Ｓ１０３）。
【００６４】
過充電防止用集積回路４のシフトレジスタ４３は、ＳＤＡＴＡ端子に入力されたシリアルデータ‘０１００１’を、ＳＣＬＫ端子に入力されたクロックの立上りのタイミングで順次保持する。ラッチ回路４４は、シフトレジスタ４３のＥＦの何れにもデータ‘１’が保持されると、ＡＢＣＤに保持されるデータ‘０１００’をラッチして、セレクタ回路４６及びＯＲ回路４５Ａ乃至４５Ｃに出力する。ＯＲ回路４５Ａは、入力Ｂの‘１’に基づいて‘１’を出力する。ＯＲ回路４５Ｂは、入力Ｂの‘１’に基づいて‘１’を出力する。ＯＲ回路４５Ｃは、入力Ｃ、Ｄの‘０’に基づいて‘０’を出力する。セレクタ回路４６のＡＮＤ回路７２Ａは、入力ｂ、ｃの‘１’に基づいて‘１’を出力する。この結果、スイッチ回路７３ＢはＡＮＤ回路７２Ａの出力‘１’に基づいて閉じ、ＶＣ２端子の電圧が分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）された電圧が、差動増幅回路４９の反転入力端子（−）に印加される。また、インバータ回路７０Ｂは、入力ｃの‘１’を反転した‘０’を出力する。ＮＯＲ回路７１Ｂは、インバータ回路７０Ｂの出力‘０’と入力ｄの‘０’に基づいて‘１’を出力する。この結果、スイッチ回路７３ＦはＮＯＲ回路７１Ｂの出力‘１’に基づいて閉じ、ＶＣ３端子の電圧が分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）された電圧が、差動増幅回路４９の非反転入力端子（＋）に印加される。尚、ＮＯＲ回路７１Ａ、７１Ｃ、ＡＮＤ回路７２Ｂ、７２Ｃの出力は‘０’となり入力ａ、ｅは‘０’であるため、スイッチ回路７３Ａ、７３Ｃ乃至７３Ｅ、７３Ｇ、７３Ｈは、開いたままの状態となる。差動増幅回路４９は、反転入力端子（−）に印加されるＶＣ２端子の電圧が分圧された電圧と、非反転入力端子（＋）に印加されるＶＣ３端子の電圧が分圧された電圧とに基づいて、ＶＣ２端子とＶＣ３端子との間の電位差である二次電池１（２）の充電電圧Ｖ１（２）が分圧された電圧を出力する。この結果、過充電防止用集積回路４のＶＭＯＮＩ端子から、二次電池１（２）の充電電圧が分圧された電圧が、マイクロコンピュータ３のＶＢＡＴ端子に出力されることとなる。
【００６５】
マイクロコンピュータ３のＡＤコンバータ２７は、ＶＢＡＴ端子に印加された二次電池１（２）の充電電圧Ｖ１（２）が分圧された電圧をアナログデジタル変換して、変換結果であるデジタル信号を制御回路２０に出力する。制御回路２０は、ＥＥＰＲＯＭ２２に予め記憶された第１基準電圧に応じた第１基準データを読み出す（Ｓ１０４）。そして、制御回路２０は、ＡＤコンバータ２７からのデジタル信号と第１基準データを比較することにより、二次電池１（２）の充電電圧Ｖ１（２）が第１基準電圧に達したか否かを検出する（Ｓ１０５）。そして、例えば、制御回路２０は、二次電池１（２）の充電電圧Ｖ１（２）が第１基準電圧に達していないことを検出すると（Ｓ１０５・ＮＯ）、二次電池１（３）の充電電圧Ｖ１（３）が第１基準電圧に達したか否かを検出するべく、変数ｉをインクリメントする（Ｓ１０６）。更に、制御回路２０は、変数ｉが‘５’に達したか否かを判別する（Ｓ１０７）。
【００６６】
そして、制御回路２０は、変数ｉが‘５’に達していないと判別すると（Ｓ１０７・ＮＯ）、二次電池１（３）の充電電圧Ｖ１（３）が分圧された電圧を過充電防止用集積回路４から出力させるべく、ＳＤＡＴＡ端子からシリアルデータ‘００１０１１’を出力させ、ＳＣＬＫ端子からクロックを出力させる（Ｓ１０３）。
【００６７】
過充電防止用集積回路４のシフトレジスタ４３は、ＳＤＡＴＡ端子に入力されたシリアルデータ‘００１０１１’を、ＳＣＬＫ端子に入力されたクロックの立上りのタイミングで順次保持する。ラッチ回路４４は、シフトレジスタ４３のＥＦの何れにもデータ‘１’が保持されると、ＡＢＣＤに保持されるデータ‘００１０’をラッチして、セレクタ回路４６及びＯＲ回路４５Ａ乃至４５Ｃに出力する。ＯＲ回路４５Ａは、入力Ａ、Ｂの‘０’に基づいて‘０’を出力する。ＯＲ回路４５Ｂは、入力Ｃの‘１’に基づいて‘１’を出力する。ＯＲ回路４５Ｃは、入力Ｃの‘１’に基づいて‘１’を出力する。セレクタ回路４６のＡＮＤ回路７２Ｂは、入力ｃ、ｄの‘１’に基づいて‘１’を出力する。この結果、スイッチ回路７３ＣはＡＮＤ回路７２Ｂの出力‘１’に基づいて閉じ、ＶＣ３端子の電圧を分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）した電圧が、差動増幅回路４９の反転入力端子（−）に印加される。また、インバータ回路７０Ｃは、入力ｄの‘１’を反転した‘０’を出力する。ＮＯＲ回路７１Ｃは、インバータ回路７０Ｃの出力‘０’と入力ｅの‘０’に基づいて‘１’を出力する。この結果、スイッチ回路７３ＧはＮＯＲ回路７１Ｃの出力‘１’に基づいて閉じ、ＶＣ４端子の電圧を分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）した電圧が、差動増幅回路４９の非反転入力端子（＋）に印加される。尚、ＮＯＲ回路７１Ａ、７１Ｂ、ＡＮＤ回路７２Ａ、７２Ｃの出力は‘０’となり入力ａ、ｅは‘０’であるため、スイッチ回路７３Ａ、７３Ｂ、７３Ｄ乃至７３Ｆ、７３Ｈは、開いたままの状態となる。差動増幅回路４９は、反転入力端子（−）に印加されるＶＣ３端子の電圧が分圧された電圧と、非反転入力端子（＋）に印加されるＶＣ４端子の電圧が分圧された電圧とに基づいて、ＶＣ３端子とＶＣ４端子との間の電位差である二次電池１（３）の充電電圧Ｖ１（３）が分圧された電圧を出力する。この結果、過充電防止用集積回路４のＶＭＯＮＩ端子から、二次電池１（３）の充電電圧Ｖ１（３）が分圧された電圧が、マイクロコンピュータ３のＶＢＡＴ端子に出力されることとなる。
【００６８】
マイクロコンピュータ３のＡＤコンバータ２７は、ＶＢＡＴ端子に印加された二次電池１（３）の充電電圧Ｖ１（３）が分圧された電圧をアナログデジタル変換して、変換結果であるデジタル信号を制御回路２０に出力する。制御回路２０は、ＥＥＰＲＯＭ２２に予め記憶された第１基準電圧に応じた第１基準データを読み出す（Ｓ１０４）。そして、制御回路２０は、ＡＤコンバータ２７からのデジタル信号と第１基準データを比較することにより、二次電池１（３）の充電電圧Ｖ１（３）が第１基準電圧に達したか否かを検出する（Ｓ１０５）。そして、例えば、制御回路２０は、二次電池１（３）の充電電圧Ｖ１（３）が第１基準電圧に達していないことを検出すると（Ｓ１０５・ＮＯ）、二次電池１（４）の充電電圧Ｖ１（４）が第１基準電圧に達したか否かを検出するべく、変数ｉをインクリメントする（Ｓ１０６）。更に、制御回路２０は、変数ｉが‘５’に達したか否かを判別する（Ｓ１０７）。
【００６９】
そして、制御回路２０は、変数ｉが‘５’に達していないと判別すると（Ｓ１０７・ＮＯ）、二次電池１（４）の充電電圧Ｖ１（４）が分圧された電圧を過充電防止用集積回路４から出力させるべく、ＳＤＡＴＡ端子からシリアルデータ‘０００１１１’を出力させ、ＳＣＬＫ端子からクロックを出力させる（Ｓ１０３）。
【００７０】
過充電防止用集積回路４のシフトレジスタ４３は、ＳＤＡＴＡ端子に入力されたシリアルデータ‘０００１１１’を、ＳＣＬＫ端子に入力されたクロックの立上りのタイミングで順次保持する。ラッチ回路４４は、シフトレジスタ４３のＥＦの何れにもデータ‘１’が保持されると、ＡＢＣＤに保持されるデータ‘０００１’をラッチして、セレクタ回路４６及びＯＲ回路４５Ａ乃至４５Ｃに出力する。ＯＲ回路４５Ａは、入力Ａ、Ｂの‘０’に基づいて‘０’を出力する。ＯＲ回路４５Ｂは、入力Ｂ、Ｃの‘０’に基づいて‘０’を出力する。ＯＲ回路４５Ｃは、入力Ｄの‘１’に基づいて‘１’を出力する。セレクタ回路４６のＡＮＤ回路７２Ｃは、入力ｄ、ｅの‘１’に基づいて‘１’を出力する。この結果、スイッチ回路７３ＤはＡＮＤ回路７２Ｃの出力‘１’に基づいて閉じ、ＶＣ４端子の電圧を分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）した電圧が、差動増幅回路４９の反転入力端子（−）に印加される。また、スイッチ回路７３Ｈは、入力ｅの‘１’に基づいて閉じる。この結果、ＶＣ５端子の電圧を分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）した電圧が、差動増幅回路４９の反転入力端子（−）に印加される。尚、ＮＯＲ回路７１Ａ乃至７１Ｃ、ＡＮＤ回路７２Ａ、７２Ｂの出力は‘０’となり入力ａは‘０’であるため、スイッチ回路７３Ａ乃至７３Ｃ、７３Ｅ乃至７３Ｇは、開いたままの状態となる。差動増幅回路４９は、反転入力端子（−）に印加されるＶＣ４端子の電圧が分圧された電圧と、非反転入力端子（＋）に印加されるＶＣ５端子の電圧が分圧された電圧とに基づいて、ＶＣ４端子とＶＣ５端子との間の電位差である二次電池１（４）の充電電圧Ｖ１（４）が分圧された電圧を出力する。この結果、過充電防止用集積回路４のＶＭＯＮＩ端子から、二次電池１（４）の充電電圧Ｖ１（４）が分圧された電圧が、マイクロコンピュータ３のＶＢＡＴ端子に出力されることとなる。
【００７１】
マイクロコンピュータ３のＡＤコンバータ２７は、ＶＢＡＴ端子に印加された二次電池１（４）の充電電圧Ｖ１（４）が分圧された電圧をアナログデジタル変換して、変換結果であるデジタル信号を制御回路２０に出力する。制御回路２０は、ＥＥＰＲＯＭ２２に予め記憶された第１基準電圧に応じた第１基準データを読み出す（Ｓ１０４）。そして、制御回路２０は、ＡＤコンバータ２７からのデジタル信号と第１基準データを比較することにより、二次電池１（４）の充電電圧Ｖ１（４）が第１基準電圧に達したか否かを検出する（Ｓ１０５）。そして、例えば、制御回路２０は、二次電池１（４）の充電電圧Ｖ１（４）が第１基準電圧に達していないことを検出すると（Ｓ１０５・ＮＯ）、二次電池１（１）の充電電圧Ｖ１（１）が第１基準電圧に達したか否かを検出するべく、変数ｉをインクリメントする（Ｓ１０６）。更に、制御回路２０は、変数ｉが‘５’に達したか否かを判別する（Ｓ１０７）。
【００７２】
そして、制御回路２０は、変数ｉが‘５’に達していると判別すると（Ｓ１０７・ＹＥＳ）、変数ｉを‘１’とする。そして、制御回路２０は、二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧を再び過充電防止用集積回路４から出力させるべく、ＳＤＡＴＡ端子からシリアルデータ‘０１００１’を出力させ、ＳＣＬＫ端子からクロックを出力させる（Ｓ１０３）。このようなマイクロコンピュータ３、過充電防止用集積回路４の動作が繰り返されることにより、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）が第１基準電圧に達したか否かを順次検出することが可能となる。
【００７３】
そして、仮に、マイクロコンピュータ３、過充電防止用集積回路４が上述の動作を正常に行い、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）が第１基準電圧に達し、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）が第１基準電圧に達したことを制御回路２０が検出すると（Ｓ１０５・ＹＥＳ）、制御回路２０はＰ型ＭＯＳＦＥＴ６をオフさせるべく、ＣＯＶＩＤ端子からローレベルを出力させる（Ｓ１０８）。過充電防止用集積回路４のインバータ回路４２は、ＣＴＬ_ＣＨＧ端子に入力された当該ローレベルを反転したハイレベルを、ＣＯＵＴ端子から出力する。Ｐ型ＭＯＳＦＥＴ６は、ＣＯＵＴ端子からのハイレベルが印加されることによりオフする。この結果、二次電池１（１）乃至１（４）と充電器との間の充電路が遮断され、当該二次電池１（１）乃至１（４）の充電が終了することとなる。
【００７４】
しかしながら、仮に、マイクロコンピュータ３、過充電防止用集積回路４、Ｐ型ＭＯＳＦＥＴ６の何れかの故障等に起因して、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）が第１基準電圧に達したにも関わらず、マイクロコンピュータ３がローレベルを出力しない場合、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）が過充電電圧に達する可能性がある。そこで、過充電防止用集積回路４は、以下の動作を行う。
【００７５】
＜＜二次保護＞＞
上述したように、二次電池１（１）乃至１（４）の充電が開始されると、抵抗５０Ａと抵抗５０Ｂとが直列接続された抵抗体には、二次電池１（１）の充電電圧Ｖ１（１）（＝ＶＣ１端子とＶＣ２端子との間の電位差）が印加される。そして、比較回路５３Ａの非反転入力端子（＋）には、二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧（＝｛二次電池１（１）の充電電圧Ｖ１（１）・抵抗５０Ｂの抵抗値／（抵抗５０Ａの抵抗値＋抵抗５０Ｂの抵抗値）｝）が印加される。また、比較回路５３Ａの反転入力端子（−）には、定電流源５１Ａから供給される電流がツェナーダイオード５２Ａの逆方向に流れることにより、第２基準電圧に応じた電圧を示すツェナー電圧が印加される。この結果、比較回路５３Ａにおいて、二次電池１（１）の充電電圧Ｖ１（１）が第２基準電圧に達したか否かが検出されることとなる。そして、比較回路５３Ａは、例えば、非反転入力端子（＋）に印加される電圧（二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力する。
【００７６】
同様に、抵抗５０Ｃと抵抗５０Ｄとが直列接続された抵抗体には、二次電池１（２）の充電電圧Ｖ１（２）（ＶＣ２端子とＶＣ３端子との間の電位差）が印加される。そして、比較回路５３Ｂの非反転入力端子（＋）には、二次電池１（２）の充電電圧Ｖ１（２）が分圧された電圧（＝｛二次電池１（２）の充電電圧Ｖ１（２）・抵抗５０Ｄの抵抗値／（抵抗５０Ｃの抵抗値＋抵抗５０Ｄの抵抗値）｝）が印加される。また、比較回路５３Ｂの反転入力端子（−）には、定電流源５１Ｂから供給される電流がツェナーダイオード５２Ｂの逆方向に流れることにより、第２基準電圧に応じた電圧を示すツェナー電圧が印加される。この結果、比較回路５３Ｂにおいて、二次電池１（２）の充電電圧Ｖ１（２）が第２基準電圧に達したか否かが検出されることとなる。そして、比較回路５３Ｂは、例えば、非反転入力端子（＋）に印加される電圧（二次電池１（２）の充電電圧Ｖ１（２）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力する。
【００７７】
同様に、抵抗５０Ｅと抵抗５０Ｆとが直列接続された抵抗体には、二次電池１（３）の充電電圧Ｖ１（３）（ＶＣ３端子とＶＣ４端子との間の電位差）が印加される。そして、比較回路５３Ｃの非反転入力端子（＋）には、二次電池１（３）の充電電圧Ｖ１（３）が分圧された電圧（＝｛二次電池１（３）の充電電圧Ｖ１（３）・抵抗５０Ｆの抵抗値／（抵抗５０Ｅの抵抗値＋抵抗５０Ｆの抵抗値）｝）が印加される。また、比較回路５３Ｃの反転入力端子（−）には、定電流源５１Ｃから供給される電流がツェナーダイオード５２Ｃの逆方向に流れることにより、第２基準電圧に応じた電圧を示すツェナー電圧が印加される。この結果、比較回路５３Ｃにおいて、二次電池１（３）の充電電圧Ｖ１（３）が第２基準電圧に達したか否かが検出されることとなる。そして、比較回路５３Ｃは、例えば、非反転入力端子（＋）に印加される電圧（二次電池１（３）の充電電圧Ｖ１（３）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力する。
【００７８】
同様に、抵抗５０Ｇと抵抗５０Ｈとが直列接続された抵抗体には、二次電池１（４）の充電電圧Ｖ１（４）（ＶＣ４端子とＶＣ５端子との間の電位差）が印加される。そして、比較回路５３Ｄの非反転入力端子（＋）には、二次電池１（４）の充電電圧Ｖ１（４）が分圧された電圧（＝｛二次電池１（４）の充電電圧Ｖ１（４）・抵抗５０Ｈの抵抗値／（抵抗５０Ｇの抵抗値＋抵抗５０Ｈの抵抗値）｝）が印加される。また、比較回路５３Ｄの反転入力端子（−）には、定電流源５１Ｄから供給される電流がツェナーダイオード５２Ｄの逆方向に流れることにより、第２基準電圧に応じた電圧を示すツェナー電圧が印加される。この結果、比較回路５３Ｄにおいて、二次電池１（４）の充電電圧Ｖ１（４）が第２基準電圧に達したか否かが検出されることとなる。そして、比較回路５３Ｄは、例えば、非反転入力端子（＋）に印加される電圧（二次電池１（４）の充電電圧Ｖ１（４）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力する。
【００７９】
ＯＲ回路５４は、比較回路５３Ａ乃至５３Ｄの出力の何れもがローレベルであることに基づいて、ローレベルを出力する。インバータ回路５５は、ローレベルを反転したハイレベルを出力する。このため、Ｎ型ＭＯＳＦＥＴ５７がオンし、ＳＣＰ端子はローレベルとなる。そして、ＳＣＰ回路５のＮ型ＭＯＳＦＥＴ３４は、ゲートにローレベルが印加されることによりオフしたままの状態となる。この結果、発熱抵抗３２Ａ、３２Ｂには電流が流れず、ヒューズ３１Ａ、３１Ｂは溶断されないこととなる。
【００８０】
以下、上述したようにマイクロコンピュータ３、過充電防止用集積回路４、Ｐ型ＭＯＳＦＥＴ６の何れかの故障に起因して、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）の少なくとも何れかが第１基準電圧に達したにも関わらず、マイクロコンピュータ３がＣＯＶＩＤ端子からローレベルを出力しないことによって、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）が第１基準電圧を超えて第２基準電圧に達したものとして説明する。
【００８１】
比較回路５３Ａは、例えば、非反転入力端子（＋）に印加される電圧（二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもハイレベルである場合、ＯＲ回路５４にハイレベルを出力する。また、比較回路５３Ｂは、例えば、非反転入力端子（＋）に印加される電圧（二次電池１（２）の充電電圧Ｖ１（２）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもハイレベルである場合、ＯＲ回路５４にハイレベルを出力する。また、比較回路５３Ｃは、例えば、非反転入力端子（＋）に印加される電圧（二次電池１（３）の充電電圧Ｖ１（３）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもハイレベルである場合、ＯＲ回路５４にハイレベルを出力する。また、比較回路５３Ｄは、例えば、非反転入力端子（＋）に印加される電圧（二次電池１（４）の充電電圧Ｖ１（４）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもハイレベルである場合、ＯＲ回路５４にハイレベルを出力する。ＯＲ回路５４は、比較回路５３Ａ乃至５３Ｄの出力のハイレベルに基づいて、ハイレベルを出力する。尚、本実施形態においては、全ての比較回路５３Ａ乃至５３Ｄがハイレベルを出力するものとして説明しているが、比較回路５３Ａ乃至５３Ｄの何れか１つでもハイレベルを出力した場合、ＯＲ回路５４はハイレベルを出力することとなる。インバータ回路５５は、ハイレベルを反転したローレベルを出力する。このため、Ｐ型ＭＯＳＦＥＴ５６がオンし、ＳＣＰ端子はハイレベルとなる。
【００８２】
ＳＣＰ回路５のＮ型ＭＯＳＦＥＴ３４は、ゲートにハイレベルが印加されることによりオンする。この結果、発熱抵抗３２Ａ、３２Ｂに電流が流れることとなる。そして、発熱抵抗３２Ａ、３２Ｂが発熱することにより、ヒューズ３１Ａ、３１Ｂが溶断されることとなる。つまり、二次電池１（１）乃至１（４）の充電が終了することとなる。この結果、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）が第１基準電圧に達したにも関わらず、マイクロコンピュータ３がローレベルを出力しない場合であっても、二次電池１（１）乃至１（４）の各充電電圧の少なくとも何れかが第２基準電圧に達したとき当該二次電池１（１）乃至１（４）の充電を終了させ、二次電池１（１）乃至１（４）の各充電電圧が過充電電圧に達することを防止することが可能となる。
【００８３】
上述した実施形態によれば、二次電池１（１）乃至１（４）の各充電電圧１（１）乃至１（４）が第２基準電圧に達した場合、過充電防止用集積回路４において二次電池１（１）乃至１（４）と充電器との間の充電路に介在するヒューズ３１Ａ、３１Ｂを溶断させることが可能となる。この結果、ヒューズ３１Ａ（１０９Ａ）、３１Ｂ（１０９Ｂ）を溶断させるための集積回路を設ける必要が無くなり、コストアップ防止、煩雑さ防止、複雑化防止を図ることができるとともに、二次電池１（１）乃至１（４）の充電性能をより活用した充電を行うことができる。
【００８４】
更に、二次電池１（１）乃至１（４）の各充電電圧１（１）乃至１（４）が第１基準電圧に達したか否かを検出するための回路（セレクタ回路４６、差動増幅回路４９等）と、第２基準電圧に達したか否かを検出するための回路（比較回路５３Ａ乃至５３Ｄ、ＯＲ回路５４等）とを過充電防止用集積回路４の構成とすることにより、二次電池１（１）乃至１（４）の充電性能を十分に活用した充電を行うことが可能となる。詳述すると、本発明に係る過充電防止用集積回路４においては、第１基準電圧及び第２基準電圧に達したか否かを検出するための二次電池１（１）乃至１（４）の各充電電圧１（１）乃至１（４）の検出を過充電防止用集積回路４のみで行うことが可能となる。このため、従来のように、第１の集積回路（過充電防止用集積回路４）及び第２の集積回路（マイクロコンピュータ３）と第３の集積回路とをそれぞれ別個に設け、第１基準電圧と第２基準電圧との差を、当該第１の集積回路及び第２の集積回路と第３の集積回路との特性の違いに起因した大きさに設定する必要が無くなる。この結果、例えば、第２基準電圧を満充電電圧に略等しい値に設定し、当該第２基準電圧との差が小さい値を第１基準電圧に設定することが可能となる。このため、二次電池１（１）乃至１（４）の充電性能を十分に活用した充電を行うことが可能となる。
【００８５】
更に、二次電池１（１）乃至１（４）の各充電電圧１（１）乃至１（４）が第２基準電圧に達したか否かを、比較回路５３Ａ乃至５３Ｄにおいて比較することが可能となり、当該二次電池１（１）乃至１（４）の各充電電圧１（１）乃至１（４）が第２基準電圧に達した場合、ヒューズ３１Ａ、３１Ｂを確実に溶断させることが可能となる。
【００８６】
更に、二次電池１（１）の充電電圧１（１）を抵抗５０Ａ、５０Ｂで分圧した電圧（＝｛二次電池１（１）の充電電圧Ｖ１（１）・抵抗５０Ｂの抵抗値／（抵抗５０Ａの抵抗値＋抵抗５０Ｂの抵抗値）｝）と、ツェナーダイオード５２Ａのツェナー電圧とを、比較回路５３Ａに印加させることが可能となり、当該比較回路５３Ａにおいてより確実において比較することが可能となる。また、二次電池１（２）の充電電圧１（２）を抵抗５０Ｃ、５０Ｄで分圧した電圧（＝｛二次電池１（２）の充電電圧Ｖ１（２）・抵抗５０Ｄの抵抗値／（抵抗５０Ｃの抵抗値＋抵抗５０Ｄの抵抗値）｝）と、ツェナーダイオード５２Ｂのツェナー電圧とを、比較回路５３Ｂに印加させることが可能となり、当該比較回路５３Ｂにおいてより確実において比較することが可能となる。また、二次電池１（３）の充電電圧１（３）を抵抗５０Ｅ、５０Ｆで分圧した電圧（＝｛二次電池１（３）の充電電圧Ｖ１（３）・抵抗５０Ｆの抵抗値／（抵抗５０Ｅの抵抗値＋抵抗５０Ｆの抵抗値）｝）と、ツェナーダイオード５２Ｃのツェナー電圧とを、比較回路５３Ｃに印加させることが可能となり、当該比較回路５３Ｃにおいてより確実において比較することが可能となる。また、二次電池１（４）の充電電圧１（４）を抵抗５０Ｇ、５０Ｈで分圧した電圧（＝｛二次電池１（４）の充電電圧Ｖ１（４）・抵抗５０Ｈの抵抗値／（抵抗５０Ｇの抵抗値＋抵抗５０Ｈの抵抗値）｝）と、ツェナーダイオード５２Ｄのツェナー電圧とを、比較回路５３Ｄに印加させることが可能となり、当該比較回路５３Ｄにおいてより確実において比較することが可能となる。
【００８７】
また、マイクロコンピュータ３からのローレベルに基づいてインバータ回路４２がハイレベルをＰ型ＭＯＳＦＥＴ６に出力することにより、二次電池１（１）乃至１（４）の各充電電圧１（１）乃至１（４）が第１基準電圧に達した場合、当該二次電池１（１）乃至１（４）と充電器との間の充電路を確実に遮断させることが可能となる。また、マイクロコンピュータ３からのハイレベルに基づいてインバータ回路４２がローレベルをＰ型ＭＯＳＦＥＴ６に出力することにより、二次電池１（１）乃至１（４）と充電器との間の充電路を確実に接続させることが可能となる。更に、例えば二次電池１（１）乃至１（４）の充電電圧が放電された場合であっても、過充電防止用装置２において再び当該二次電池１（１）乃至１（４）を充電することが可能となる。
【００８８】
また、二次電池１（１）乃至１（４）の各充電電圧１（１）乃至１（４）が第２基準電圧に達した場合、当該二次電池１（１）乃至１（４）と充電器との間に介在するヒューズ３１Ａ、３１Ｂを溶断させることが可能となる。二次電池１（１）乃至１（４）の各充電電圧１（１）乃至１（４）が第１基準電圧に達することを防止するためのマイクロコンピュータ３、過充電防止用集積回路４、Ｐ型ＭＯＳＦＥＴ６の何れが故障等した過充電防止用装置２において再び二次電池１（１）乃至１（４）を充電することを防止することが可能となる。
【００８９】
以上、本発明に係る過充電防止用集積回路４について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得る。
【図面の簡単な説明】
【００９０】
【図１】本発明に係る過充電防止用集積回路の構成を示す回路図である。
【図２】本発明に係る過充電防止用集積回路を備えた過充電防止用装置の全体構成、及び二次電池を示す図である。
【図３】マイクロコンピュータの構成を示すブロック図である。
【図４】ＳＣＰ回路の構成を示す回路図である。
【図５】セレクタ回路の構成を示す図である。
【図６】マイクロコンピュータの処理動作を示すフローチャートである。
【符号の説明】
【００９１】
１（１）、１（２）、１（３）、１（４）  二次電池
２  過充電防止用装置
３  マイクロコンピュータ
４  過充電防止用集積回路
５  ＳＣＰ回路
６、１４、５６  Ｐ型ＭＯＳＦＥＴ
７Ａ、７Ｂ  接続端子
８、１５、３５、３８  ダイオード
９Ａ、９Ｂ、９Ｃ、９Ｄ  抵抗
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１３、１８、１９  コンデンサ
１１、１２、１６、１７、３３、３６、３７  抵抗
２０  制御回路
２１  ＲＯＭ
２２  ＥＥＰＲＯＭ
２３  積算型電流計測回路
２４  ＦＧカウンタ
２６  ＲＣ発振回路
２７  ＡＤコンバータ
２８  リセット回路
３１Ａ、３１Ｂ  ヒューズ
３２Ａ、３２Ｂ  発熱抵抗
３４、５７  Ｎ型ＭＯＳＦＥＴ
４１、４２、５５、７０Ａ、７０Ｂ、７０Ｃ  インバータ回路
４３  シフトレジスタ
４４  ラッチ回路
４５Ａ、４５Ｂ、４５Ｃ、５４  ＯＲ回路
４６  セレクタ回路
４７Ａ、４７Ｂ、４８Ａ、４８Ｂ  抵抗
４９  差動増幅回路
５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ、５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈ  抵抗
５１Ａ、５１Ｂ、５１Ｃ、５１Ｄ  定電流源
５２Ａ、５２Ｂ、５２Ｃ、５２Ｄ  ツェナーダイオード
５３Ａ、５３Ｂ、５３Ｃ、５３Ｄ  比較回路
７１Ａ、７１Ｂ、７１Ｃ  ＮＯＲ回路
７２Ａ、７２Ｂ、７２Ｃ  ＡＮＤ回路
７３Ａ、７３Ｂ、７３Ｃ、７３Ｄ、７３Ｅ、７３Ｆ、７３Ｇ、７３Ｈ  スイッチ回路
【図１】
2007325439.tif 000003
【図２】
2007325439.tif 000004
【図３】
2007325439.tif 000005
【図４】
2007325439.tif 000006
【図５】
2007325439.tif 000007
【図６】
2007325439.tif 000008