(57)【要約】【課題】ＴＦＴ方式の液晶表示装置において、薄膜トランジスタの動作異常に対処する。【解決手段】ゲート配線ＧＬ上に、データ信号配線ＤＬと画素電極ＰＸに接続されている通常のトランジスタＣＴＦＴと、フローティング状態の予備のトランジスタＦＴＦＴを形成する。通常のトランジスタＣＴＦＴに動作異常が生じた場合は、切断線ＣＬによって、データ信号配線ＤＬから切り離すと共に、スルーホールＴＨを介して接続されている画素電極ＰＸから切り離す。その後、予備トランジスタＦＴＦＴを、修正線ＲＬにて、データ信号配線ＤＬと画素電極ＰＸに接続する。【選択図】図１
2007292879.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素部を有する液晶表示装置において、
前記画素部に、通常のトランジスタと、データ信号配線と画素電極に接続されていない予備トランジスタとを設けることを特徴とする液晶表示装置。
【請求項２】
前記予備トランジスタに、引き出し線を設けることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記引き出し線は、ゲート配線からはみ出して形成されていることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記引き出し線は、ゲート配線からはみ出すまではゲート配線の方向と直交に近い角度（９０°±４５°）にて形成され、はみ出した後にはデータ信号配線方向に屈曲して形成されていることを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
前記引き出し線がゲート配線と平面交差しないように、ゲート配線に切り欠き部を設けることを特徴とする請求項２に記載の液晶表示装置。
【請求項６】
前記切り欠き部は、通常のトランジスタと予備のトランジスタとの間に設けられていることを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記引き出し線は、画素電極と平面交差しないように形成されていることを特徴とする請求項２に記載の液晶表示装置。
【請求項８】
前記引き出し線は、保持容量配線と平面交差しないように形成されていることを特徴とする請求項２に記載の液晶表示装置。
【請求項９】
前記保持容量配線は、引き出し線との平面交差しないように迂回して形成されているか又は引き出し線との平面交差する部分に切り欠き部が設けられていることを特徴とする請求項８に記載の液晶表示装置。
【請求項１０】
前記引き出し線は、画素電極と平面交差するように形成されていることを特徴とする請求項２に記載の液晶表示装置。
【請求項１１】
前記平面交差する画素電極の部分に、切り欠き部を設けたことを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
前記引き出し線の一部分が太く形成されていることを特徴とする請求項２に記載の液晶表示装置。
【請求項１３】
前記引き出し線上とデータ信号配線上の少なくとも１箇所にスルーホールが形成されていることを特徴とする請求項２に記載の液晶表示装置。
【請求項１４】
前記予備トランジスタには、２本の引き出し線が設けられ、２本の引き出し線それぞれの先端と予備トランジスタのチャネルとの中心を結ぶ線のなす角度が４５°以上であることを特徴とする請求項１に記載の液晶表示装置。
【請求項１５】
前記データ信号配線は、ゲート配線と交差していない部分の一部の線幅が太く形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項１６】
前記予備トランジスタのサイズは、通常のトランジスタより小さいことを特徴とする請求項１に記載の液晶表示装置。
【請求項１７】
前記予備トランジスタのサイズを通常のトランジスタより小さくして、スペーサを画素部に配置することを特徴とする請求項１に記載の液晶表示装置。
【請求項１８】
前記予備トランジスタは、スペーサを配置する画素部とそれ以外の画素部とでは異なる位置に配置されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項１９】
前記予備トランジスタは、スペーサが配置されていない画素部にだけ配置されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項２０】
マトリクス状に配置された画素部を有する液晶表示装置において、
前記画素部には、通常のトランジスタと、データ信号配線と画素電極に接続されていない予備トランジスタと、データ信号配線と交差するフローティングメタルとが設けられていることを特徴とする液晶表示装置。
【請求項２１】
前記フローティングメタルと交差する引き出し線が予備トランジスタに設けられていることを特徴とする請求項２０に記載の液晶表示装置。
【請求項２２】
マトリクス状に配置された画素部を有する液晶表示装置において、
前記画素部には、通常のトランジスタと、データ信号配線と画素電極に接続されていない予備トランジスタとが設けられ、
前記予備トランジスタからの引き出し線と前記データ信号配線の少なくとも１つの線上に導電体領域を設けたこと特徴とする液晶表示装置。
【請求項２３】
前記導電体領域は、スルーホールを介して、引き出し線又はデータ信号配線に接続されていることを特徴とする請求項２２に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ方式の液晶表示装置に関し、薄膜トランジスタの動作異常に対処するものであるする。
【背景技術】
【０００２】
液晶表示素子は、配向処理をされた２枚の基板の間に液晶材料を入れ、周辺をシールにて密閉しており、２枚の基板間に挟まれた液晶材料の配向状態を制御することで表示を行う。この配向状態の制御の手法は多様であるが、２枚の基板表面の配向処理にて、定常状態の液晶材料の配向状態を制御し、少なくとも一方の基板に設けた電極にて、液晶材料に電界を印加して、定常状態から変化させる手法が広く一般的に行われている。
【０００３】
ＴＦＴ方式の液晶表示装置は、各画素の液晶に印加する電圧レベルに対応したデータを送るデータ信号配線と、各画素へのデータ信号の書き込みを制御する走査信号配線がそれぞれ画面の縦方向と横方向に配線されており、マトリクス状に配置された各画素にそれぞれ１個以上のトランジスタが接続されている。
【０００４】
これらトランジスタに動作異常が生じた場合、異常の内容と液晶の動作モードとの関係により、輝点欠陥又は黒点欠陥が発生する。これら欠陥の修正には様々な方法があるが、動作異常となったトランジスタを修正するのは困難であり、トランジスタによる駆動動作をあきらめて、画素電極を他の配線とショートさせる黒点化修正や他の画素電極とショートさせて２画素で同じ表示として欠陥を目立たなくする方法が一般的である。
【０００５】
このように、トランジスタの動作異常が生じた場合は、異常トランジスタを画素電極から切り離すと同時に画素電極を他の配線や隣接する画素電極に接続して欠陥を目立たなくする。
【０００６】
また、下記特許文献１には、１画素にトランジスタを２個接続し、異常となったトランジスタを切り離すことが記載されている。
【０００７】
そこで、本発明は、薄膜トランジスタの動作異常を解消した液晶表示装置を提供することを目的とする。
【特許文献１】特開平５−３４１３１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
薄膜トランジスタの動作異常による表示装置としての欠陥を修正するために、動作異常トランジスタに接続されている画素を、動作異常トランジスタから切り離して、他の配線に接続して黒点化する場合、本来表示させようとする画面に関係なく、黒点化された画素は黒を表示し続ける。
【０００９】
カラー液晶表示装置は、３色以上のカラーフィルタを持つ各画素が同時に点灯して白色を表示するため、仮に１色の黒点が生じると白表示状態では、その１色が点灯しないので、その点灯しない色の補色として見えてしまう。特に、画素サイズの大きい液晶ＴＶ等の用途においては黒色欠陥でありながら、白表示において色付きの点欠陥として見えてしまう。
【００１０】
また、動作異常トランジスタに接続されている画素を、動作異常トランジスタから切り離して、隣接する画素と接続する方法は、白色を表示する場合においては有効であるが、しかし、例えば、単色のカラーフィルタを用いて赤、緑、青を表示した場合、本来光らなくて良い画素が光る、または、光るべき画素が光らないという現象が生じるため、完全な修正とはいいがたい。
【００１１】
さらに、１画素にトランジスタを２個接続する方法は、ゲート配線とデータ配線間との寄生容量が大きくなり、信号遅延の問題が発生し、画面内の輝度が不均一となるために、大画面で高精細の製品では採用できない。
【００１２】
このように、薄膜トランジスタの動作が異常の場合においても、画面内均一な白色表示、画面内均一な単色表示、画面内均一な輝度表示を実現することが必要である。
【課題を解決するための手段】
【００１３】
本発明は、通常の画素駆動用トランジスタの他に、データ信号配線と画素電極に接続されていない予備トランジスタを形成する。そして、通常の画素駆動用トランジスタの動作異常を発見した段階で、このトランジスタをデータ信号配線と画素電極から切り離し、予備のトランジスタをデータ信号配線と画素電極に接続する。
【発明の効果】
【００１４】
以上、本発明によると、薄膜トランジスタの動作異常による点欠陥について、動作が異常な薄膜トランジスタを切り離して、予備の薄膜トランジスタに接続し直すことで、白表示と単色表示での黒点や信号遅延による色ずれのない表示を行うことができる。
【００１５】
また、薄膜トランジスタの最終工程にて、欠陥を修正することが可能であるため、検査・修正工程を最終工程に集約可能となり、プロセスの簡略化が実現できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を用いて、本発明の実施例を説明する。
【実施例１】
【００１７】
図１は、マトリクス状に配置された画素部を有する液晶表示装置において、その画素部の基本的な構成図であって、同図（ａ）は通常の薄膜トランジスタに動作異常がない場合の構成図、同図（ｂ）は保持容量配線ＣＳＬを省略した構成図、同図（ｃ）は、動作異常を修正した後の同図（ａ）対応する構成図である。
【００１８】
図１において、データ信号配線ＤＬと画素電極ＰＸに接続されている通常のトランジスタＣＴＦＴと、データ信号配線ＤＬと画素電極ＰＸに接続されていない予備のトランジスタＦＴＦＴを、ゲート配線ＧＬ上に形成する。
【００１９】
図１（ａ）（ｂ）に示す通常のトランジスタＣＴＦＴに動作異常が生じた場合は、図１（ｃ）に示す切断線ＣＬによって、動作異常のトランジスタＣＴＦＴを、データ信号配線ＤＬから切り離すと共に、スルーホールＴＨを介して接続されている画素電極ＰＸから切り離す。
【００２０】
さらに、図１（ｃ）に示すように、予備トランジスタＦＴＦＴのドレイン電極Ｄ及びソース電極Ｓ並びにデータ信号配線ＤＬにコンタクトホールＣＨを形成した後、修正線ＲＬにて、データ信号配線ＤＬと予備トランジスタＦＴＦＴのソース電極Ｓを接続すると共に、画素電極ＰＸと予備トランジスタＦＴＦＴのドレイン電極Ｄを接続する。この修正線ＲＬの接続方法としては、局所的に導電体を形成できる方法であれば何でもよく、既存の技術、例えば、レーザーＣＶＤ等で問題なく接続できる。
【００２１】
なお、本実施例では、最上層に画素電極ＰＸが存在する構造としているため、図１（ｃ）に示すように、画素電極ＰＸ部分にはコンタクトホールを形成していない。また、仮に画素電極ＰＸ部分上に何らかの絶縁膜が存在する場合は、これを除去して予備トランジスタＦＴＦＴと接続することはいうまでもない。
【実施例２】
【００２２】
図２は、本実施例の画素部の構成図であって、図１に示す実施例１と異なるのは、予備トランジスタＦＴＦＴのソース電極ＳからチャネルＣと反対方向に突起又は引き出し線ＥＬを形成した点である。同図（ａ）（ｂ）（ｃ）は、図１（ａ）（ｂ）（ｃ）に対応し、同じ符号の説明は省略する。
【００２３】
図２において、予備トランジスタＦＴＦＴをデータ信号配線ＤＬと画素電極ＰＸに接続する際に、チャネルＣの直上部分に誤ってコンタクトホールＣＨや導電体ＲＬを形成してしまった場合、予備トランジスタＦＴＦＴの動作異常が懸念される。また、コンタクトホールの形成や導電体形成において、レーザーＣＶＤ等加熱プロセスを用いた場合、同じく予備トランジスタへの悪影響が懸念される。
【００２４】
そのため、出来得る限り何らかの引出し部分を設けて予備トランジスタＦＴＦＴから遠い部分で、コンタクトホールＣＨの形成と導電体ＲＬの接続を行うことが望ましい。
【００２５】
したがって、予備トランジスタＦＴＦＴのソース電極Ｓから引き出し線ＥＬを形成することによって、予備トランジスタＦＴＦＴの動作異常や加熱による悪影響が緩和される。
【００２６】
本実施例では、この引き出し線ＥＬの本数と形状は、画素部の修正作業の容易性と熱等の副作用を考慮して決定すればよく、必ずしも図２に示す形状である必要はない。
【実施例３】
【００２７】
図３は、本実施例の画素部の構成図であって、図２に示す実施例２と異なるのは、修正接続用の引き出し線ＥＬをゲート配線ＧＬの外側まで引き出した点である。同図（ａ）（ｂ）（ｃ）は、図２（ａ）（ｂ）（ｃ）に対応し、同じ符号の説明は省略する。
【００２８】
図３において、予備トランジスタＦＴＦＴをデータ信号配線ＤＬと画素電極ＰＸに接続する際に、コンタクトホールＣＨの形成や導電体ＥＬの接続に、レーザーＣＶＤ等の熱プロセスを用いている。そのため、実施例２のように、ゲート配線ＧＬ上に引き出し線ＥＬを配置して、コンタクトホールＣＨを形成する場合には、引き出し線ＥＬとゲート配線ＧＬとの間の絶縁膜が熱で破壊される恐れがある。そこで、本実施例では、予備トランジスタＦＴＦＴからゲート配線ＧＬの外側まで配線を引き出しておくと、引き出し部分においては下地絶縁膜の破壊を懸念することなく接続作業を実施することができる。
【００２９】
本実施例では、予備トランジスタＦＴＦＴから１本だけゲート配線ＧＬの外側まで引き出し線ＥＬを設けているが、引き出し線ＥＬの数は、画素部の修正作業の容易性と熱等の副作用とのバランスを考慮して決定すればよく、１本でも２本でもどちらでもよい。
【実施例４】
【００３０】
図４は、本実施例の画素部の構成図であって、図２，３に示す実施例２，３と異なるのは、引き出し線ＥＬを画素電極ＰＸと保持容量配線ＣＳＬと交差させないようにした点である。同図（ａ）（ｂ）（ｃ）は、図２，３（ａ）（ｂ）（ｃ）に対応し、同じ符号の説明は省略する。
【００３１】
図４において、予備トランジスタＦＴＦＴのドレイン電極Ｄからの引き出し線ＥＬが、画素電極ＰＸと平面交差すると、画素電極ＰＸ（又はドレイン電極Ｄ）とゲート配線ＧＬとの間の寄生容量が大きくなり画面内の表示均一性に問題を生じてしまう。そこで、本実施例では、画素電極ＰＸ方向に引き出し線ＥＬを形成する場合は、引き出し線ＥＬは、画素電極ＰＸと平面交差させていない。同様に、引き出し線ＥＬは、保持容量配線ＣＳＬとも平面交差していない。
【実施例５】
【００３２】
図５は、本実施例の画素部の構成図であって、これまでの実施例と異なるのは、予備トランジスタＦＴＦＴからの引き出し線ＥＬが、データ配線ＤＬと画素電極ＰＸの双方に平面交差するが、引き出し線ＥＬを直流的に接続されないフローティング状態とした点である。同図（ａ）（ｂ）（ｃ）は、これまでの図（ａ）（ｂ）（ｃ）に対応し、同じ符号の説明は省略する。
【００３３】
図５において、フローティングメタルＦＭは、ゲート配線ＧＬと同層で、データ信号配線ＤＬとは絶縁層を介して平面交差している。予備トランジスタＦＴＦＴからの引き出し線ＥＬとデータ信号配線ＤＬは同層で、絶縁膜を介して、フローティングメタルＦＭと重なっている。この重なり部分を、同図（ｃ）に示すように、レーザー等を利用して熱溶着したレーザスポットＬＳにより接続することが可能で、予備トランジスタＦＴＦＴのソース電極Ｓとデータ信号配線ＤＬとの接続が容易である。
【００３４】
本実施例は、フローティングメタルＦＭの平面交差部分の２ヶ所で、データ信号配線ＤＬと引き出し線ＥＬが容量結合することによって、結果的に、データ信号配線ＤＬとゲート配線ＧＬとが容量結合するため、実施例１に比べるとゲート配線ＧＬとデータ信号配線ＤＬとの間の結合容量が大きくなってしまう。しかし、従来のように、データ信号配線と予備トランジスタとを常時直接接続した場合と比べて、ゲート配線とデータ信号配線の容量結合は小さくすることができる。
【００３５】
また、実施例では、予備トランジスタＦＴＦＴからの引き出し線ＥＬが、画素電極ＰＸと平面交差しつつ直流的には接続されていない構造となっている。これについてもレーザー等の熱溶着のみで予備トランジスタＦＴＦＴと画素電極ＰＸをレーザスポットＬＳで接続できる利点を持つ。これについても実施例１と比べると、画素電極ＰＸとゲート配線ＧＬの容量結合値が大きくなってしまうものの、従来のものに比べると画素電極とゲート配線の結合容量は小さい。
【００３６】
本実施例では、予備トランジスタＦＴＦＴからの引き出し線ＥＬが、データ信号配線ＤＬと画素電極ＰＸの両方に平面交差しているが、いずれか一方は、平面交差しないように構成してもよい。
【実施例６】
【００３７】
図６は、本実施例の画素部の構成図であって、図３に示す実施例３と異なるのは、ゲート配線ＧＬに切り欠き部分を設けた点である。同図（ａ）（ｂ）（ｃ）は、図３（ａ）（ｂ）（ｃ）に対応し、同じ符号の説明は省略する。
【００３８】
図６において、予備トランジスタＦＴＦＴからの引き出し線ＥＬをゲート配線ＧＬからはみ出させるために、ゲート配線ＧＬに切り欠き部分を設けた。実施例３のように、ゲート配線ＧＬにきり欠き部分を設けないで、ゲート配線ＧＬから引き出し線ＥＬをはみ出させた場合、上側の画素電極等への干渉を避けるために、画素部の開口率が低下する恐れがある。そこで、本実施例では、予備トランジスタＦＴＦＴからの引き出し線ＥＬを設けるゲート配線ＧＬ部分のみに、切り欠きを設けることで、開口率の低下を抑え、また、ゲート配線の抵抗増加を最小限に抑えることができる。
【実施例７】
【００３９】
図７は、本実施例の画素部の構成図であって、図２に示す実施例２と異なるのは、引き出し線ＥＬの一部分を太くした点である。同図（ａ）（ｂ）（ｃ）は、図２（ａ）（ｂ）（ｃ）に対応し、同じ符号の説明は省略する。
【００４０】
図７において、予備トランジスタＦＴＦＴからの引き出し線ＥＬの一部分を太くして、データ配線ＤＬとの接続時に、コンタクトホールＣＨの形成や導電体ＲＬの接続作業を容易にした。なお、予備トランジスタＦＴＦＴからの引き出し線ＥＬの幅を全体的に太くした場合には、ゲート配線ＧＬとの交差面積が増大し、ゲート絶縁膜異常等により、引き出し線ＥＬとゲート配線ＧＬとのショート不良発生の懸念が高まる。また、画素電極ＰＸと接続する引き出し線を太くすると、太くした引き出し線とゲート配線ＧＬとの交差面積が増加し、ゲート配線ＧＬと画素電極ＰＸとの容量結合が大きくなり、修正した画素部の輝度を修正しない画素部の輝度と同じくすることが困難になる恐れがある。したがって、引き出し線全体ではなく、接続に用いる一部分のみを太くすることは、修正作業性の向上と、その他懸念事項を払拭するのに有効である。
【実施例８】
【００４１】
図８は、本実施例の画素部の構成図であって、図７に示す実施例７と異なるのは、引き出し線ＥＬを太くした部分の周辺のゲート配線ＧＬに切り欠き部を形成した点である。同図（ａ）は開口した切り欠き部、同図（ｂ）はゲート配線ＧＬ中の切り欠き部を示す。
【００４２】
図８において、ゲート配線ＧＬの切り欠き部を、通常のトランジスタＣＴＦＴと予備トランジスタＦＴＦＴとの間に設け、切り欠き部分に、予備トランジスタＦＴＦＴからの引き出し線ＥＬを引き出す。このように、通常のトランジスタＣＴＦＴと予備トランジスタＦＴＦＴとの距離が離れているため、両トランジスタが異物等で同時に不良となる可能性が低く冗長性が高い。
【実施例９】
【００４３】
図９は、本実施例の画素部の構成図であって、図５に示す実施例５と異なるのは、予備トランジスタＦＴＦＴのソース電極Ｓと平行して引き出し線ＥＬをゲート配線ＧＬからはみ出させた点である。同図（ａ）は引き出し線ＥＬを屈曲させた場合、同図（ｂ）は屈曲した引き出し線ＥＬの末端をゲート配線ＧＬの切り欠き部に配置した場合を示す。
【００４４】
図９において、予備トランジスタＦＴＦＴからの引き出し線ＥＬをゲート配線ＧＬからはみ出すまでは、ゲート配線ＧＬの方向と直交に近い角度、例えば、９０°±４５°程度にて引き出し、その後、引き出し線ＥＬをデータ信号配線ＤＬの方向に屈曲させる。
【００４５】
本実施例では、実施例５に比べて、ゲート配線ＧＬと引き出し線ＥＬとの交差面積が小さいので、予備トランジスタＦＴＦＴとゲート配線ＧＬとのショート不良発生率を低減できる。
【００４６】
図９（ａ）においては、修正作業において、成膜する導電体の距離を短くすることができ、修正効率を向上させることができる。
【００４７】
図９（ｂ）においては、引き出し線ＥＬの末端の線幅を太くして、その末端をゲート配線ＧＬの一部の切り欠き部に設けたので、実施例８に比べて、ゲート配線ＧＬの抵抗の上昇を抑え、また、引き出し線ＥＬの末端とゲート配線ＧＬとのショート不良発生率を最小限に抑えつつ引き出し線ＥＬに線幅拡大領域を設けることができる。
【実施例１０】
【００４８】
図１０は、本実施例の画素部の構成図であって、図４に示す実施例４と同じ構成であるが、２本の引き出し線の角度を４５°以上としたものである。同図中の符号は、これまで説明したものと同じである。
【００４９】
図１０において、予備トランジスタＦＴＦＴから２本の引き出し線ＥＬを設ける際に、引き出し線ＥＬの先端２ヶ所が、予備トランジスタＦＴＦＴのチャネルＣの中心を頂点として成す角度が４５°以上となるようにした。仮に、引き出し線を同一方向に引き出した場合は、引き出し線が近接しているので、近接した引き出し線に導電体を接続する修正作業において、ショート不良を発生する恐れがある。これを防止するために、本実施例では、引き出し線の先端を遠く引き離すことが必要である。
【実施例１１】
【００５０】
図１１は、本実施例の画素部の構成図であって、図４に示す実施例４と異なるのは、画素電極ＰＸの一部に切り欠き部を設けた点である。同図（ａ）（ｂ）（ｃ）は、図４（ａ）（ｂ）（ｃ）に対応し、同じ符号の説明は省略する。
【００５１】
図１１において、予備トランジスタＦＴＦＴからの引き出し線ＥＬが画素電極ＰＸと交差するのを防ぐため、画素電極ＰＸに切り欠き部を設けた。画素電極ＰＸの一部に切り欠きを設けることで、画素部の開口率の低下を最小限に抑えつつ、ゲート配線ＧＬと画素電極ＰＸとの間の寄生容量が増加するのを防ぐことができる。
【実施例１２】
【００５２】
図１２は、本実施例の画素部の構成図であって、図４に示す実施例４と異なるのは、保持容量線ＣＳＬの一部に切り欠き部を設けた点である。同図中の符号は、これまで説明してきたものと同じである。
【００５３】
図１２において、予備トランジスタＦＴＦＴからの引き出し線ＥＬと保持容量配線ＣＳＬが交差することを防ぐために、保持容量配線ＣＳＬを切り欠いた。保持容量線ＣＳＬを切り欠くことで、開口率の低下を最小限に防ぎながら、ゲート配線ＧＬと保持容量配線ＣＳＬの寄生容量が増加するのを防げる。なお、本実施例では、保持容量配線ＣＳＬの線幅を一部切り欠いたが、同じ線幅のまま迂回させても同様の効果を得ることができる。
【実施例１３】
【００５４】
図１３は、本実施例の画素部の構成図であって、図４に示す実施例４と異なるのは、修正作業時に形成するコンタクトホールＣＨに代えて、予めスルーホールＴＨを形成した点である。同図（ａ）（ｂ）（ｃ）は、図４（ａ）（ｂ）（ｃ）に対応し、同じ符号の説明は省略する。
【００５５】
図１３において、予備トランジスタＦＴＦＴの引き出し線ＥＬの先端とデータ信号配線ＤＬとに、絶縁膜を除去した領域にスルーホールＴＨを設ける。予備トランジスタＦＴＦＴをデータ信号配線ＤＬと画素電極ＰＸに接続するときに、実施例４のように、接続作業時に、コンタクトホールを形成することが不要となり、本実施例では、接続作業を効率よくすることができる。
【実施例１４】
【００５６】
図１４は、本実施例の画素部の構成図であって、図１３に示す実施例１３と異なるのは、スルーホールＴＨ上に導電体領域ＲＰを設けた点である。同図（ａ）（ｂ）（ｃ）は、図１３（ａ）（ｂ）（ｃ）に対応し、同じ符号の説明は省略する。
【００５７】
図１４において、スルーホールＴＨ上に、画素電極ＰＸの材料にて、接続用の導電体領域ＲＰを、画素電極ＰＸと同層に設けた。スルーホールＴＨ上に、導電体にて接続領域を設けることで、スルーホールＴＨの大きさや引き出し線ＥＬのソースドレインメタルの線幅に関係なく、必要な接続領域を確保することができる。
【００５８】
また、実施例１３に比べて、画素電極ＰＸのパターン形成時に、本実施例では、導電体領域ＲＰ下のデータ信号配線ＤＬと、予備トランジスタＦＴＦＴの引き出し配線ＥＬが、画素電極ＰＸのエッチング液に触れることがないため、画素電極ＰＸを形成する時のデータ信号配線ＤＬと引き出し線ＥＬへのダメージを気にすることなく、データ信号配線ＤＬ及び画素電極ＰＸの材料とそのエッチング液を選択することができる。
【００５９】
なお、本実施例では、導電体領域ＲＰを、画素電極ＰＸと同層で同じ材料を用いて形成したが、導電体領域ＲＰを形成する層や材料は、データ信号配線ＤＬや予備トランジスタＦＴＦＴのソースドレイン電極よりも上層であればよく、必ずしも画素電極ＰＸと同層で同じ材料である必要はない。
【実施例１５】
【００６０】
図１５は、本実施例の画素部の構成図であって、図１４に示す実施例１４と異なるのは、予備トランジスタＦＴＦＴからの引き出し線ＥＬを画素電極ＰＸの材料にて形成した点である。同図（ａ）（ｂ）（ｃ）は、図１３（ａ）（ｂ）（ｃ）に対応し、同じ符号の説明は省略する。
【００６１】
図１５において、予備トランジスタＦＴＦＴのソースドレインメタルからスルーホールＴＨを介して引き出し線ＥＬを引き出しているので、ソースドレインメタルがゲート配線ＧＬと交差する面積を小さくできる。画素電極ＰＸの材料にて形成された引き出し線ＥＬは、ゲート配線ＧＬとの間に、ゲート絶縁膜とその上層絶縁膜の２層を持つため、引き出し線ＥＬとゲート配線ＧＬのショート不良発生ポテンシャルを下げることができる。
【００６２】
本実施例では、引き出し線ＥＬを画素電極ＰＸと同層で同じ材料としたが、画素電極ＰＸよりも上層の導電体材料であればよい。また、本実施例では、データ信号配線ＤＬと予備トランジスタＦＴＦＴの両方に、スルーホールＴＨと画素電極ＰＸの材料による引き出し線ＥＬを設けたが、必ずしも両方同時に設ける必要はなく、データ信号配線ＤＬ上単独、又は予備トランジスタＦＴＦＴの各々の引き出し線ＥＬ単独でもよい。
【実施例１６】
【００６３】
図１６は、本実施例の画素部の構成図であって、図１に示す実施例１と異なるのは、データ信号配線ＤＬの一部の線幅を太くした点である。同図（ａ）（ｂ）（ｃ）は、図１（ａ）（ｂ）（ｃ）に対応し、同じ符号の説明は省略する。
【００６４】
図１６において、ゲート配線ＧＬと交差しないデータ信号配線ＤＬの一部の線幅を、予備トランジスタＦＴＦＴを接続し易くするために、太くしてある。データ信号配線ＤＬが細いと、予備トランジスタＦＴＦＴとの十分なコンタクトエリアが取れず、コンタクトホールＣＨを形成する接続作業時に断線等を発生する恐れがある。
【００６５】
したがって、ゲート配線ＧＬと交差していない部分のデータ信号配線ＤＬの線幅を太くした領域を設けると、これらの懸念がなく接続作業を行うことができる。
【実施例１７】
【００６６】
図１７は、本実施例の画素部の構成図であって、これまでの実施例と異なるのは、通常のトランジスタＣＴＦＴのサイズよりも小さい予備トランジスタＦＴＦＴとした点である。同図（ａ）は通常のトランジスタＣＴＦＴのチャネルＣが縦型のもの、同図（ｂ）は横型のものを示し、図中の符号は、これまで説明したものと同じである。
【００６７】
図１７において、予備トランジスタＦＴＦＴのチャネル幅サイズを通常のトランジスタＣＴＦＴよりも小さくした。本来、通常のトランジスタＣＴＦＴと予備トランジスタＦＴＦＴは同じ大きさ、同じ性能のものを用意すべきであるが、本実施例のように、チャネル幅寸法の小さいトランジスタを搭載した場合でも、電圧印加なしで黒表示となるディスプレイを想定すると、データ信号配線ＤＬの電圧が低い灰色から黒の信号は、チャネル幅寸法の小さいトランジスタでも正確に画素電極ＰＸに伝えることができる。しかし、印加電圧が高い白画面表示においては、修正した画素のみ灰色となってしまうが、修正しないで完全な黒表示になる場合と比べて、本実施例では、灰色として目立たなくすることができ、特に、個々の画素サイズが小さくなる小型高精細液晶表示装置においては有効である。
【実施例１８】
【００６８】
図１８は、本実施例の画素部の構成図であって、これまでの実施例と異なるのは、画素部にセルギャップスペーサＳＰを配置した点である。その他の構成はこれまで説明したものと同じである。
【００６９】
図１８において、トランジスタＣＴＦＴ，ＦＴＦＴが形成されるＴＦＴ基板と、このＴＦＴ基板と対向する対向基板との間の距離を保つセルギャップスペーサＳＰが配置されている。このセルギャップスペーサＳＰが配置される画素部における予備トランジスタＦＴＦＴのチャネル幅の寸法をセルギャップスペーサＳＰが配置されない画素部における予備トランジスタＦＴＦＴに比べて、小さくする。
【００７０】
液晶表示装置においては、ＴＦＴ基板と対向基板との間の距離を保つセルギャップスペーサを持つが、これらはフォトリソグラフィー等により特定画素部の特定領域に配置されることがある。この時、セルギャップスペーサを配置する位置に、通常のトランジスタと同じ大きさの予備トランジスタが形成されていると、スペーサの配置を制御するのに困難を伴う場合がある。それを回避するために、スペーサを配置する画素部では、予備トランジスタを小さくしてスペーサとの配置上の干渉を避ける。
【実施例１９】
【００７１】
図１９は、本実施例の画素部の構成図であって、図１８に示す実施例１８と異なるのは、セルギャップスペーサＳＰが配置される画素部と配置されない画素部で予備トランジスタＦＴＦＴの位置を変更した点である。その他の構成は実施例１８と同じである。
【００７２】
図１９において、セルギャップスペーサＳＰが配置される画素部では、開口率が低下しているが、予備トランジスタＦＴＦＴの配置とセルギャップスペーサＳＰの配置とが干渉することはない。本実施例では、画素サイズの大きい大画面低精細度製品に特に有効である。
【実施例２０】
【００７３】
図２０は、本実施例の画素部の構成図であって、図１８に示す実施例１８と異なるのは、セルギャップスペーサＳＰが配置される画素部にだけ予備トランジスタを配置しない点である。その他の構成は実施例１８と同じである。
【００７４】
図２０において、画素部に配置される予備トランジスタＦＴＦＴのサイズは、通常のトランジスタＣＴＦＴと同じであっても異なっていても、そのサイズは問わない。本実施例では、セルギャップスペーサＳＰと予備トランジスタＦＴＦＴの配置上の干渉を避けられることはいうまでもない。なお、予備トランジスタが配置されていない画素部における通常のトランジスタＣＴＦＴが異常の場合には、隣接する予備トランジスタＦＴＦＴを利用することができる。
【実施例２１】
【００７５】
図２１は、本実施例の画素部の構成図であって、これまでの実施例と異なるのは、通常のトランジスタＣＴＦＴの異常が画素電極ＰＸを形成する前に発見できた場合の構成図である。同図中の符号は、これまで説明してきた実施例と同じものである。
【００７６】
図２１において、通常のトランジスタＣＴＦＴの異常が画素電極ＰＸを形成する前に発見できた場合、画素電極ＰＸを形成する時に、画素電極ＰＸを加工して、画素電極ＰＸと同じ材料にて、導電体ＲＬを形成する。
【００７７】
ここで、画素電極ＰＸ加工とは、画素電極ＰＸのエッチング加工前に、導電体ＲＬ用のエッチングレジストを直接描画してもよい。また、例えば、非結晶状態で成膜されてエッチングを待っている画素電極ＰＸとなるＩＴＯ膜に、熱を加えて、導電体ＲＬを形成する領域を結晶化して、この領域のエッチングを防止してもよい。
【００７８】
導電体ＲＬと予備トランジスタＦＴＦＴの接続には、ソースドレイン膜上の絶縁膜にスルーホールＴＨを事前に形成するか、導電体ＲＬの形成後に熱溶着してもよい。本実施例では、予備トランジスタＦＴＦＴとデータ信号配線ＤＬの接続のために、新たな導電体を形成する必要がなく効率的な修正が可能である。
【実施例２２】
【００７９】
図２２は、本実施例の画素部の構成図であって、これまでの実施例と異なるのは、チャネル寸法が小さい２個の予備トランジスタＦＴＦＴを１つの画素部に接続して修正した点である。同図中の符号は、これまで説明してきた実施例と同じものである。
【００８０】
図２２において、予備トランジスタＦＴＦＴのチャネル寸法が小さい場合に、隣接する複数（２個以上）の予備トランジスタＦＴＦＴを接続して修正する。予備トランジスタＦＴＦＴのサイズを縮小しつつ画素電極ＰＸに十分な電荷を供給できる。
【００８１】
以上の実施例は、保持容量配線ＣＳＬがゲート配線ＧＬとは独立したＴＦＴ方式の液晶表示装置について説明してきたが、本発明は、要するに、ＴＦＴ方式の液晶表示装置の各画素部に予備トランジスタを配置することが要点であり、全てのＴＦＴ方式の液晶表示装置であれば適用可能である。
【図面の簡単な説明】
【００８２】
【図１】本発明に係る液晶表示装置における画素部の基本的な実施例１の構成図。
【図２】画素部の実施例２の構成図。
【図３】画素部の実施例３の構成図。
【図４】画素部の実施例４の構成図。
【図５】画素部の実施例５の構成図。
【図６】画素部の実施例６の構成図。
【図７】画素部の実施例７の構成図。
【図８】画素部の実施例８の構成図。
【図９】画素部の実施例９の構成図。
【図１０】画素部の実施例１０の構成図。
【図１１】画素部の実施例１１の構成図。
【図１２】画素部の実施例１２の構成図。
【図１３】画素部の実施例１３の構成図。
【図１４】画素部の実施例１４の構成図。
【図１５】画素部の実施例１５の構成図。
【図１６】画素部の実施例１６の構成図。
【図１７】画素部の実施例１７の構成図。
【図１８】画素部の実施例１８の構成図。
【図１９】画素部の実施例１９の構成図。
【図２０】画素部の実施例２０の構成図。
【図２１】画素部の実施例２１の構成図。
【図２２】画素部の実施例２２の構成図。
【符号の説明】
【００８３】
ＣＳＬ…保持容量配線、ＤＬ…データ信号配線、ＰＸ…画素電極、ＣＴＦＴ…通常のトランジスタ、ＦＴＦＴ…予備のトランジスタ、ＧＬ…ゲート配線、ＣＬ…切断線、ＴＨ…スルーホール、Ｄ…ドレイン電極、Ｓ…ソース電極、ＣＨ…コンタクトホール、ＲＬ…修正線（導電体）、Ｃ…チャネル、ＥＬ…引き出し線、ＦＭ…フローティングメタル、ＬＳ…レーザスポット、ＲＰ…導電体領域、ＳＰ…セルギャップスペーサ。
【図１】
2007292879.tif 000003
【図２】
2007292879.tif 000004
【図３】
2007292879.tif 000005
【図４】
2007292879.tif 000006
【図５】
2007292879.tif 000007
【図６】
2007292879.tif 000008
【図７】
2007292879.tif 000009
【図８】
2007292879.tif 000010
【図９】
2007292879.tif 000011
【図１０】
2007292879.tif 000012
【図１１】
2007292879.tif 000013
【図１２】
2007292879.tif 000014
【図１３】
2007292879.tif 000015
【図１４】
2007292879.tif 000016
【図１５】
2007292879.tif 000017
【図１６】
2007292879.tif 000018
【図１７】
2007292879.tif 000019
【図１８】
2007292879.tif 000020
【図１９】
2007292879.tif 000021
【図２０】
2007292879.tif 000022
【図２１】
2007292879.tif 000023
【図２２】
2007292879.tif 000024