(57)【要約】【課題】  本発明は半導体チップを内蔵する配線基板の製造方法に関し、配線基板の薄型化及び当該配線基板の反りを抑制することを課題とする。【解決手段】  半導体チップ１１０が埋設された絶縁層１１６を有する配線基板の製造方法であって、支持基板１０１上に半導体チップ１１０が埋設された絶縁層１１６と半導体チップ１１０に接続される配線１０５ａ，１０８，１１３とを形成する第１の工程と、この支持基板１０１をエッチングで除去する第２の工程と、この第２の工程の終了後に絶縁層１０６を挟むよう補強層１０３，１１４を同時に形成する第３の工程とを有する。【選択図】  図１
2007059821.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが埋設された絶縁層を有する配線基板の製造方法であって、
支持基板上に、前記半導体チップが埋設された前記絶縁層と、前記半導体チップに接続される配線とを形成する第１の工程と、
前記支持基板を除去する第２の工程と、
該第２の工程の終了後、前記絶縁層を挟むよう形成されることにより、該絶縁層を補強する第１及び第２の補強層を同時に形成する第３の工程と、
を有することを特徴とする配線基板の製造方法。
【請求項２】
前記補強層はプリプレグ材よりなることを特徴とする請求項１記載の配線基板の製造方法。
【請求項３】
前記第１の工程では、前記支持基板上にストップ層を形成した後に、前記絶縁層及び前記配線を形成し、
前記第２の工程では、前記支持基板の除去が前記ストップ層により停止されることを特徴とする請求項１または２記載の配線基板の製造方法。
【請求項４】
前記第３の工程終了後に実施され、前記第１及び第２の補強層に積層されると共に既定配線位置に開口を有する第１及び第２のソルダーレジスト層を同時に形成する第４の工程を更に有することを特徴とする請求項１乃至３のいずれか１項に記載の配線基板の製造方法。
【請求項５】
前記第４の工程終了後に実施され、前記第１及び第２のソルダーレジスト層に形成された開口から露出した第１及び第２の配線に表面処理を同時に行う第５の工程を更に有することを特徴とする請求項１乃至４のいずれか１項に記載の配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板の製造方法に係り、特には半導体チップを内蔵する配線基板の製造方法に関する。
【背景技術】
【０００２】
現在、半導体チップなどの半導体装置を用いた電子機器の高性能化が進められており、基板へ半導体チップを実装する場合の高密度化や、また半導体チップを搭載した基板の小型化、省スペース化などが求められている。
【０００３】
このため、半導体チップが埋め込まれた基板、いわゆるチップ内蔵型の配線基板が提案されており（例えば、特許文献１参照）、半導体チップを基板に内蔵するための様々な構造が提案されている。このようなチップ内蔵型の配線基板は、半導体チップに接続される配線を有し、更に当該配線基板を他のデバイスや、マザーボードなどと接続可能にする接続部が形成されている。
【特許文献１】特開２００４−３２７６２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、チップ内蔵型の配線基板の薄型化、高密度化を実現しようとした場合、配線基板の反りが問題になる場合があった。このような反りに対応するためには、例えばコア基板などの所定の厚さの基板を、半導体チップが埋設された層と積層して反りを抑制する構造とする必要があり、このような積層構造とすると配線基板の薄型化や高密度化が困難となる問題があった。
【０００５】
そこで、本発明では上記の問題を解決した、新規で有用な配線基板の製造方法を提供することを目的としている。
【０００６】
本発明の具体的な課題は、半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制することである。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために本発明では、下記の各手段を講じたことを特徴とするものである。
【０００８】
請求項１記載の発明は、
半導体チップが埋設された絶縁層を有する配線基板の製造方法であって、
支持基板上に、前記半導体チップが埋設された前記絶縁層と、前記半導体チップに接続される配線とを形成する第１の工程と、
前記支持基板を除去する第２の工程と、
該第２の工程の終了後、前記絶縁層を挟むよう形成されることにより、該絶縁層を補強する第１及び第２の補強層を同時に形成する第３の工程とを有することを特徴とするものである。
【０００９】
上記発明によれば、半導体チップが埋設された絶縁層及び半導体チップに接続される配線が形成された後に支持基板を除去し、この支持基板が存在していない絶縁層等を挟むように第１及び第２の補強層が同時形成される。一般に補強層は硬化収縮が大きいが、第１及び第２の補強層が絶縁層等を挟むよう同時に形成されることにより、上記硬化収縮は絶縁層等に上下で均等に印加され、よって反りが発生することを防止することができる。
【００１０】
また、請求項２記載の発明は、
請求項１記載の配線基板の製造方法において、
前記補強層はプリプレグ材よりなることを特徴とするものである。
【００１１】
上記発明によれば、補強層としてプリプレグ材を用いているため、当該補強層の形成が容易であると共に当該補強層の剛性を高めることができる。
【００１２】
また、請求項３記載の発明は、
請求項１または２記載の配線基板の製造方法において、
前記第１の工程では、前記支持基板上にストップ層を形成した後に、前記絶縁層及び前記配線を形成し、
前記第２の工程では、前記支持基板の除去が前記ストップ層により停止されることを特徴とするものである。
【００１３】
上記発明によれば、支持基板の除去はストップ層により停止されるため、支持基板の除去処理がストップ層より内側の層に影響を及ぼすことを防止できる。また、支持基板の除去における除去処理の管理が容易となり、配線基板の製造の簡単化を図ることができる。
【００１４】
また、請求項４記載の発明は、
請求項１乃至３のいずれか１項に記載の配線基板の製造方法において、
前記第３の工程終了後に実施され、前記第１及び第２の補強層に積層されると共に既定配線位置に開口を有する第１及び第２のソルダーレジスト層を同時に形成する第４の工程を更に有することを特徴とするものである。
【００１５】
また、請求項５記載の発明は、
請求項１乃至４のいずれか１項に記載の配線基板の製造方法において、
前記第４の工程終了後に実施され、前記第１及び第２のソルダーレジスト層に形成された開口から露出した第１及び第２の配線に表面処理を同時に行う第５の工程を更に有することを特徴とするものである。
【００１６】
上記した請求項４及び請求項５記載の発明によれば、絶縁層等の上下に夫々形成される層を同時形成できるため、製造工程の容易化及び製造に要する時間短縮を図ることができる。
【発明の効果】
【００１７】
本発明によれば、半導体チップを内蔵した配線基板の薄型化を実現し、かつ当該配線基板の反りを抑制することが可能となる。
【発明を実施するための最良の形態】
【００１８】
次に、本発明を実施するための最良の形態について図面と共に説明する。
【００１９】
図１は、本発明の一実施例である配線基板の製造方法により製造された配線基板１００を模式的に示した断面図である。説明の便宜上、配線基板１００の製造方法の説明に先立ち、配線基板１００の構成について先ず説明するものとする。
【００２０】
同図に示すように、本実施例で製造する配線基板１００は、半導体チップ１１０が埋設された、例えばエポキシなどのいわゆるビルドアップ樹脂材料よりなる絶縁層１０６を有している。この絶縁層１０６には第１及び第２の補強層１０３、１１４が形成されている。
【００２１】
補強層１０３、１１４は、絶縁層１０６を図中上下から挟持するように配設されている。この補強層１０３、１１４は、例えばプリプレグ材等の高剛性を有した材料により形成されている。絶縁層１０６は上記のように可撓しうるビルドアップ樹脂材料より形成されているが、この絶縁層１０６を挟持するよう補強層１０３、１１４を設けることにより、絶縁層１０６は補強層１０３、１１４により補強された構成となる。
【００２２】
半導体チップ１１０は配線部（後述）に接続され、この配線部を介して補強層１０３内に形成された電極１０２、または補強層１１４内に形成された電極１１８に接続されている。電極１０２または電極１１８は、例えばマザーボードや他のデバイス、または接続機器などと接続するのに用いられる。
【００２３】
半導体チップ１１０の電極パッド（図示せず）には、例えばＡｕからなるスタッドバンプ１１１が形成されている。このスタッドバンプ１１１は、例えばはんだ接続部１０９を介して絶縁層１０６に埋設された配線部１０８に接続されている。また、半導体チップ１１０の下部には、スタッドバンプ１１１の保護及び応力の発生を抑制する点からアンダーフィル層１１０Ａが形成されている。
【００２４】
また、配線基板１００は、前記した配線部１０８に加えて、配線部１０５，１１３，１１６等が積層形成されている。この各配線部１０５，１０８，１１３，１１６は、例えばＣｕにより形成されている。
【００２５】
配線部１０５は、ビアプラグ１０５ａとパターン配線１０５ｂとにより構成されている。ビアプラグ１０５ａは、補強層１０３に形成された開口部に形成され、補強層１０３上にはビアプラグ１０５ａに接続されるパターン配線１０５ｂが形成されている。
【００２６】
配線部１０８は絶縁層１０６内に形成されており、その形成位置は配線部１０５の図中上部位置とされている。この配線部１０８は、パターン配線１０５ｂ上に形成されるビアプラグ１０８ａと、このビアプラグ１０８ａに接続されるパターン配線１０８ｂとにより構成されている。また、パターン配線１０８ｂには、先に説明したように、はんだ接続部１０９、スタッドバンプ１１１を介して半導体チップ１１０が接続されている。
【００２７】
配線部１１３は絶縁部１０６内に形成されており、その形成位置は配線部１０８の図中上部位置とされている。この配線部１１３は、配線部１０８と電気的に接続されている。この配線部１１３は、パターン配線１０８ｂ上に形成されるビアプラグ１１３ａと、このビアプラグ１１３ａに接続されるパターン配線１１３ｂとにより構成されている。
【００２８】
更に、配線部１１６は、配線部１１３の図中上部に形成されている。この配線部１１６は、配線部１１３と電気的に接続されている。この配線部１１６は、パターン配線１１３ｂ上に形成されるビアプラグ１１６ａと、このビアプラグ１１６ａに接続されるパターン配線１１６ｂとにより構成されている。ビアプラグ１１６ｂは、補強層１１４に形成された開口部に形成されている。また、パターン配線１１６ｂは、補強層１１４の上部に形成されている。
【００２９】
一方、絶縁層１０６の下部に位置する補強層１０３の開口部には、ビアプラグ１０５ａに接続された電極１０２が形成されている。また、絶縁層１０６の上部に位置するソルダーレジスト１１７の開口部には、パターン配線１１６ｂに接続された電極１１８が形成されている。従って、配線基板１００は、その下側と上側でそれぞれ半導体チップ１１０と電極１０２及び電極１１８を介して電気的な接続を行いうる構成とされている。
【００３０】
ソルダーレジスト層１１９，１１７は、上記の補強層１０３及び補強層１１４を覆うように形成されている。また、各ソルダーレジスト層１１９，１１７には、前記した電極１０２，１１８を形成するための開口部が形成されている。また、必要に応じて、電極１０２にはんだボール１２０が形成されるが、電極１１８にはんだボール１２０を形成する構成としてもよい。
【００３１】
上記構成とされた配線基板１００は、半導体チップ１１０や配線部１０５，１０８，１１３，１１６が埋設されている絶縁層１０６が、一対の補強層１０３，１１４で挟持される（挟まれる）構成とされている。このため、絶縁層１０６が可撓しうる樹脂材により形成されていても、絶縁層１０６がその両側から高剛性を有する補強層１０３，１１４で補強されることにより配線基板１００の反りが低減され、平面度が高く、微細化された配線に対応可能な配線基板１００を構成することが可能となる。
【００３２】
例えば、前記補強層１０３、１１４は、プリプレグ材を用いて形成することが好ましい。プリプレグ材は、多層配線基板（ビルドアップ基板）を形成する場合のコア基板の材料として用いられる場合がある。
【００３３】
例えばプリプレグ材は、エポキシ系の樹脂材料に、ガラス繊維を含浸させた構造を有し、熱硬化後の剛性が一般的なビルドアップ樹脂材料よりも高い特徴を有している。例えば、ビルドアップ樹脂材料の弾性率（ヤング率）が５ＧＰａ〜８ＧＰａ程度であるのに対して、プリプレグ材の弾性率は２０ＧＰａ以上であり、高い剛性を有しており、このために配線基板の反りが低減される。
【００３４】
また、前記補強層１０３，１１４を構成する材料は、プリプレグ材に限定されず、例えば剛性の高いモールド樹脂を用いてもよい。また、前記補強層１０３，１１４を構成する材料には金属などの材料を用いてもよいが、金属などの導電材料を用いる場合には、配線部と補強層を絶縁する構造を付加することが好ましい。また、本実施例による配線基板１００は、従来のビルドアップ法を踏襲して形成することが可能であり、配線基板１００の薄型化を図ることができる。
【００３５】
次に、上記の配線基板の製造方法について、図２〜図２１を用いて、手順を追って説明する。
【００３６】
先ず、図２示す工程において、導電材料、例えばＣｕよりなる、厚さが２００μｍの支持基板１０１を準備する。そして、この支持基板１０１上に電解めっき法を用いてストップ層１２１を形成する。このストップ層１２１は、厚さが２〜３μｍのニッケル膜であり、支持基板１０１を電極として電解めっき法を用いて支持基板１０１の図中上面前面に形成される。
【００３７】
この際、上記の電解めっきにおいては、支持基板１０１が通電経路となるため、支持基板１０１は導電材料であることが好ましく、また例えばＣｕのような低抵抗の材料であると更に好ましい。
【００３８】
続く図３に示す工程では、ストップ層１２１が形成された支持基板１０１上にバターン配線１０５ｂが形成される。具体的には、バターン配線１０５ｂは、フォトリソグラフィ法にてレジストパターン（図示せず）を形成し、このレジストパターンをマスクにして電解めっきによりＣｕを析出させ、その後にレジストパターンを除去することにより形成される。
【００３９】
次に、図４に示す工程では、バターン配線１０５ｂを覆うように、支持基板１０１上に絶縁層１０６が形成される。この絶縁層１０６は、例えば熱硬化性のエポキシ樹脂等のビルドアップ材料によりなる。更に、支持基板１０１上に形成された絶縁層１０６には、バターン配線１０５ｂの一部が露出するようにレーザによりビアホール１０６Ａを形成する。
【００４０】
次に、図５に示す工程に示す工程では、絶縁層１０６の表面に必要に応じてデスミア工程を行ってビアホールの残渣物の除去と表面処理を行った後、絶縁層１０６の表面と、露出したバターン配線１０５ｂの表面に無電解めっき法により、Ｃｕよりなるシード層１０７を形成する。
【００４１】
次に、図６に示す工程において、フォトリソグラフィ法を用いてレジストパターン（図示せず）を形成する。次に、このレジストパターンをマスクにして、Ｃｕの電解めっきを実施し、ビアホール１０６Ａにビアプラグ１０８ａを形成すると共に、絶縁層１０６上にビアプラグ１０８ａと一体的に接続したパターン配線１０８ｂを形成する。このビアプラグ１０８ａとパターン配線１０８ｂは、配線部１０８を構成する。配線部１０８が形成されると、レジストパターンを剥離すると共に、露出した余剰なシード層１０７をエッチングにより除去する。
【００４２】
次に、図７に示す工程では、配線部１０８を覆うように絶縁層１０６上に絶縁層１０６ａが形成される。この絶縁層１０６ａは、例えば熱硬化性のエポキシ樹脂よりなるビルドアップ材料であり、前記した絶縁層１０６と同一の材料とされている。よって、絶縁層１０６ａと絶縁層１０６は、実質的に渾然一体となるため、本図以降では、絶縁層１０６は、絶縁層１０６ａを含むものとして記載する。
【００４３】
次に、図８に示す工程では、絶縁層１０６にレーザ加工法を用いて、配線部１０８（ビアプラグ１０８ａ）の一部が露出するように開口部１０６Ｂを形成する。次に、絶縁層１０６上に必要に応じてデスミア工程を行って開口部の残渣物の除去と表面処理を実施し、その後に図９に示されるように、電解めっき法等を用いて開口部１０６Ｂにはんだ接続部１０９を形成する。
【００４４】
次に、図１０に示されるように、絶縁層１０６上に半導体チップ１１０を搭載する工程が実施される。半導体チップ１１０は、予めＡｕ等よりなるスタッドバンプ１１１が形成されている。この半導体チップ１１０は、スタッドバンプ１１１とはんだ接続部１０９とが対応するよう位置決めされ、配線部１０８（パターン配線１０８ｂ）上にフリップチップ接合される。この際、半導体チップ１１０と絶縁層１０６の間には、アンダーフィル層１１０Ａが形成される。
【００４５】
次に、図１１に示す工程では、半導体チップ１１０を覆うように、絶縁層１０６上に絶縁層１０６ａが形成される。この絶縁層１０６ａは、熱硬化性のエポキシ樹脂よりなるビルドアップ材料である。この絶縁層１０６ｂも絶縁層１０６と実質的に渾然一体となるため、本図以降では、絶縁層１０６は、絶縁層１０６ｂを含むものとして記載する。
【００４６】
次に、図１２に示す工程では、絶縁層１０６にビアホール１０６Ｃを形成する。このビアホール１０６Ｃは、例えばレーザ加工法を用いることにより、パターン配線１０８ｂが露出するよう形成される。次に、必要に応じて絶縁層１０６の表面にデスミア工程を行うことにより、ビアホールの残渣物の除去と表面処理を行う。
【００４７】
続いて、この絶縁層１０６の表面及びバターン配線１０８ｂの表面に、無電解めっき法により、Ｃｕよりなるシード層１１２を形成する。このシード層１１２は、配線部１０８、バターン配線１０５ｂ、及びＮｉよりなるストップ層１２１を介してＣｕよりなる支持基板１０１に電気的に接続されている。
【００４８】
次に、図１３に示す工程では、フォトリソグラフィ法にてレジストパターン（図示せず）を形成する。次に、このレジストパターンをマスクにして、Ｃｕの電解めっきを実施し、ビアホール１０６Ｃにビアプラグ１１３ａを形成する共に、絶縁層１０６上にビアプラグ１１３ａに接続されるパターン配線１１３ｂを形成する。このビアプラグ１１３ａとパターン配線１１３ｂは、配線部１１３を形成する。この配線部１１３が形成された後、レジストパターンは剥離される共に、露出した余剰なシード層はエッチングにより除去される。
【００４９】
次に、図１４に示す工程では、配線部１０８を覆うように、前記絶縁層１０６上に、例えば熱硬化性のエポキシ樹脂よりなる絶縁層（ビルドアップ層）１０６ｃを形成する。また、前記絶縁層１０６ｃと前記絶縁層１０６は実質的に渾然一体となるため、本図以降では、絶縁層１０６は、絶縁層１０６ｃを含むものとして記載する。
【００５０】
上記した各工程においては、支持基板１０１上に絶縁層１０６及びバターン配線１０５ｂ、配線部１０８，１１３を積層する処理が行われる。この際、絶縁層１０６は低弾性率でフィラー高充填の反りが発生しにくい樹脂材料であるため、図２乃至図１４の工程において、問題となる反りが発生するようなことはない。
【００５１】
次に、図１５に示す工程では、支持基板１０１をエッチングにより除去する処理を行う。この際、エッチング液としては、支持基板１０１（Ｃｕ）は溶解するが、ストップ層１２１であるＮｉは溶解しないエッチング液を用いる。これにより、支持基板１０１の除去はストップ層１２１により停止されるため、エッチング液がストップ層１２１より内側の層（絶縁層１０６，バターン配線１０５ｂ、配線部１０８，１１３）に影響を及ぼすことを防止できる。また、支持基板１０１の除去における除去処理の管理が容易となり、配線基板１００の製造の簡単化を図ることができる。上記した支持基板１０１の除去が終了すると、Ｎｉは溶解するがＣｕは溶解しないエッチング液により、ストップ層１２１が除去される。
【００５２】
尚、支持基板１０１が除去されることにより、絶縁層１０６を支持する部材は存在しない構成となるが、支持基板１０１が除去された時点で絶縁層１０６は約２００μｍ〜３００μｍとなっており、ハンドリング等に耐えうる剛性は確保している。従って、支持基板１０１が存在しなくても、後述する図１６以降の各工程を実施することは可能である。
【００５３】
次に、図１６に示す工程では、絶縁層１０６の下部に補強層１０３を形成すると共に、絶縁層１０６の上部に補強層１１４を同時に形成する。よって、絶縁層１０６は、補強層１０３とシード層１０４とに挟まれた（挟持された）構成となる。
【００５４】
この補強層１０３，１１４は、例えばプリプレグ材を加熱及び加圧して積層することにより形成する。このプリプレグ材は、前記のようにエポキシ系の樹脂材料に、ガラス繊維を含浸させた構造を有し、一般的なビルドアップ樹脂材料よりも熱硬化後の剛性が高い特徴を有している。例えば、ビルドアップ樹脂材料の弾性率（ヤング率）が５ＧＰａ〜８ＧＰａ程度であるのに対して、プリプレグ材の弾性率は２０ＧＰａ以上であり、高い剛性を有しており、このために配線基板の反りが低減される。
【００５５】
次に、図１７に示す工程では、補強層１０３にバターン配線１０５ｂが露出するようにレーザを用いてビアホール１０３Ａを形成すると共に、補強層１１４及び絶縁層１０６に配線部１１３（パターン配線１１３ｂ）が露出するようにレーザを用いてビアホール１１４Ａを形成する。このビアホール１０３Ａの形成と、ビアホール１１４Ａの形成は、同時に実施される。
【００５６】
次に、図１８に示す工程では、補強層１０３の下面及び補強層１１４の上面に、必要に応じてデスミア工程を行ってビアホールの残渣物の除去と表面処理を行う。その後、無電解めっき法を用い、補強層１０３の下面及び補強層１１４の上面（ビアホール１１４Ａに露出した絶縁層１０６の一部を含む）にＣｕのシード層１０４，１１５を形成する。このシード層１０４，１１５の形成は、同時に実施される。
【００５７】
次に、図１９に示す工程では、シード層１０４及びシード層１１５にフォトリソグラフィ法にてレジストパターン（図示せず）を形成する。次に、当該レジストパターンをマスクにして、ビアプラグ１０５ａをＣｕの電解めっきにより、補強層１０３上にパターン配線１０５ｂと接続されるよう形成する。このビアプラグ１０５ａとパターン配線１０５ｂは、配線部１０５を構成する。
【００５８】
またこれと同時に、上記レジストパターンをマスクにして、補強層１０３に形成されたビアホール１１４Ａから露出したパターン配線１１３ｂと接続されるよう、Ｃｕの電解めっきによりビアプラグ１１６ａを形成する。また、補強層１１４の上部には、ビアプラグ１１６ａと接続されるよう、パターン配線１１６ｂが形成される。このビアプラグ１１６ａとパターン配線１１６ｂは、配線部１１６を構成する。
【００５９】
尚、配線部１０５，１１３を形成した後、レジストパターンを剥離し、露出した余剰なシード層１０４，１１５をエッチングにより除去する。
【００６０】
次に、図２０に示す工程では、補強層１０３を覆うようにソルダーレジスト１１９を形成すると共に、このソルダーレジスト１１９の配線部１０５（ビアプラグ１０５ａ）を露出させる所定位置に開口部１１９Ａを形成する。また、補強層１１４を覆うようにソルダーレジスト１１７を形成すると共に、このソルダーレジスト１１７の配線部１１６（パターン配線１１６ｂ）を露出させる所定位置に開口部１１７Ａを形成する。この開口部１１７Ａを有した１１７の形成、及び開口部１１９Ａを有したソルダーレジスト１１９の形成も同時に行われる。
【００６１】
次に、図２１に示す工程において、開口部１１７Ａより露出する配線部１１６（パターン配線１１６ｂ）上に例えばＡｕ層１１８ａ，Ｎｉ層１１８ｂよりなる電極１１８を形成すると共に、開口部１１９Ａから露出する配線部１０５（ビアプラグ１０５ａ）に例えばＡｕ層１０２ａ，Ｎｉ層１０２ｂよりなる電極１０２を形成する。この電極１０２及び電極１１８の形成も、同時に実施される。
【００６２】
その後、電極１０２にはんだボール１２０を形成することで、図１に示す配線基板１００を形成することができる。
【００６３】
上記の製造方法は、従来のビルドアップ法を適用した製造方法であり、更にコアレス構造（支持基板を除去した構造）であるため、配線基板の薄型化・小型軽量化を実現することが可能であると共に、補強層１０３，１１４により、反りが低減される。このため、微細化された配線部を有し、薄型化された配線基板を形成することができる。
【００６４】
また、本実施例では、半導体チップ１１０が埋設された配線部１１６及び各種配線部１０５，１０８，１１３が形成された後に支持基板１０１を除去し、この支持基板１０１が存在していない絶縁層１１６等を挟むように補強層１０３，１１４が同時形成される。一般に補強層１０３，１１４は硬化収縮が大きいが、補強層１０３，１１４が配線部１１６等を挟むよう同時に形成されることにより、上記硬化収縮は配線部１１６等に上下で均等に印加され、よって反りが発生することを防止することができる。
【００６５】
また、本実施例では、支持基板１０１を除去した後の工程、具体的には図１５乃至図２１に示す工程では、絶縁層１０６の図中上面及び下面に夫々実施される各処理は同時に行われる。このように、支持基板１０１を除去した後において、絶縁層１０６の上下に夫々形成される各層の形成が同時に行われることにより、製造工程の容易化及び製造に要する時間短縮を図ることができる。
【００６６】
以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【図面の簡単な説明】
【００６７】
【図１】図１は、本発明の一実施例である配線基板の製造方法により製造された配線基板を示す断面図である。
【図２】図２は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１）である。
【図３】図３は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その２）である。
【図４】図４は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その３）である。
【図５】図５は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その４）である。
【図６】図６は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その５）である。
【図７】図７は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その６）である。
【図８】図８は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その７）である。
【図９】図９は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その８）である。
【図１０】図１０は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その９）である。
【図１１】図１１は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１０）である。
【図１２】図１２は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１１）である。
【図１３】図１３は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１２）である。
【図１４】図１４は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１３）である。
【図１５】図１５は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１４）である。
【図１６】図１６は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１５）である。
【図１７】図１７は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１６）である。
【図１８】図１８は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１７）である。
【図１９】図１９は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１８）である。
【図２０】図２０は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その１９）である。
【図２１】図２１は、本発明の一実施例である配線基板の製造方法を手順を追って示す図（その２０）である。
【符号の説明】
【００６８】
１００  配線基板
１０１  支持基板
１０２，１１８  電極
１０３，１１４  補強層
１０５，１０８，１１３，１１６  配線部
１０６  絶縁層
１１０  半導体チップ
１０９  はんだ接続部
１１１  スタッドバンプ
１１７，１１９  ソルダーレジスト層
１２０  はんだボール
【図１】
2007059821.tif 000003
【図２】
2007059821.tif 000004
【図３】
2007059821.tif 000005
【図４】
2007059821.tif 000006
【図５】
2007059821.tif 000007
【図６】
2007059821.tif 000008
【図７】
2007059821.tif 000009
【図８】
2007059821.tif 000010
【図９】
2007059821.tif 000011
【図１０】
2007059821.tif 000012
【図１１】
2007059821.tif 000013
【図１２】
2007059821.tif 000014
【図１３】
2007059821.tif 000015
【図１４】
2007059821.tif 000016
【図１５】
2007059821.tif 000017
【図１６】
2007059821.tif 000018
【図１７】
2007059821.tif 000019
【図１８】
2007059821.tif 000020
【図１９】
2007059821.tif 000021
【図２０】
2007059821.tif 000022
【図２１】
2007059821.tif 000023