(57)【要約】【課題】  液晶表示装置の、ドレイン線と交差する共通信号線の電位を安定化させる。【解決手段】  複数本のゲート線と複数本のドレイン線がマトリクス状に配置されており、かつ、前記ゲート線に沿って他の信号線が配置されており、隣接する２本のゲート線と隣接する２本のドレイン線で囲まれた領域を１つの画素領域とする表示パネルを有する表示装置であって、前記表示パネルは、複数の画素領域でなる表示領域の外側に、前記他の信号線と電気的に接続された第１の電極と、前記ゲート線およびドレイン線ならびに他の信号線と電気的に独立した第２の電極とを有する容量素子が設けられている表示装置である。【選択図】        図３
2007140084.tif 000002
【特許請求の範囲】
【請求項１】
複数本のゲート線と複数本のドレイン線がマトリクス状に配置されており、かつ、前記ゲート線に沿って他の信号線が配置されており、隣接する２本のゲート線と隣接する２本のドレイン線で囲まれた領域を１つの画素領域とする表示パネルを有する表示装置であって、
前記表示パネルは、複数の画素領域でなる表示領域の外側に、前記他の信号線と電気的に接続された第１の電極と、前記ゲート線およびドレイン線ならびに他の信号線と電気的に独立した第２の電極とを有する容量素子が設けられていることを特徴とする表示装置。
【請求項２】
前記容量素子は、少なくとも前記表示パネルの１つの端面に沿って設けられており、かつ、前記ゲート線またはドレイン線の端子部の近傍に前記第１の電極の端子部および前記第２の電極の端子部を有することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記表示パネルは、一対の基板の間に液晶材料を封入してなる液晶表示パネルであり、
一方の基板に前記容量素子が設けられていることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記液晶表示パネルは、前記一方の基板の各画素領域にTFT素子および画素電極ならびに共通電極を有し、
前記他の信号線と前記共通電極が電気的に接続されていることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記液晶表示パネルは、前記一方の基板の各画素領域にTFT素子および画素電極を有し、他方の基板に前記共通電極を有し、
前記一方の基板は、前記画素電極の端部と前記他の信号線が絶縁層を介して重畳していることを特徴とする請求項３に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、ゲート線およびドレイン線の他に、ゲート線に沿った信号線を有する液晶表示装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
従来、表示装置には、一対の基板の間に液晶材料を封入した液晶表示パネルを有する液晶表示装置がある。
【０００３】
前記液晶表示パネルは、一方の基板（以下、TFT基板という）に、複数本のゲート線と複数本のドレイン線がマトリクス状に配置されている。そして、隣接する２本のゲート線と隣接する２本のドレイン線で囲まれた領域を１つの画素領域とし、各画素領域にTFT素子および画素電極が配置されている。
【０００４】
また、前記TFT基板には、各ゲート線の間に、ゲート線に沿った他の信号線が配置されていることがある。前記液晶表示パネルがIPS（In Plane Switching）方式などの横電界駆動方式の場合、前記他の信号線は、前記各画素領域に前記画素電極と重畳するように配置された共通電極と電気的に接続された共通信号線である。また、前記液晶表示パネルが縦電界駆動方式の場合、前記他の信号線は、前記各画素領域の画素電極の端部と重畳して蓄積容量を形成するストレージ線である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記従来の液晶表示装置では、前記ドレイン線と前記他の信号線が立体的に交差した領域に生じる交差容量の変動によって、前記他の信号線の電位が変動し、表示品質が低下することがある。
【０００６】
本発明の目的は、たとえば、液晶表示装置の、ドレイン線と交差する共通信号線の電位を安定化させることが可能な技術を提供することにある。
【０００７】
本発明の他の目的は、たとえば、液晶表示装置の、ドレイン線と交差するストレージ線の電位を安定化させることが可能な技術を提供することにある。
【０００８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明の概略を説明すれば、以下の通りである。
【００１０】
（１）複数本のゲート線と複数本のドレイン線がマトリクス状に配置されており、かつ、前記ゲート線に沿って他の信号線が配置されており、隣接する２本のゲート線と隣接する２本のドレイン線で囲まれた領域を１つの画素領域とする表示パネルを有する表示装置であって、前記表示パネルは、複数の画素領域でなる表示領域の外側に、前記他の信号線と電気的に接続された第１の電極と、前記ゲート線およびドレイン線ならびに他の信号線と電気的に独立した第２の電極とを有する容量素子が設けられている表示装置である。
【００１１】
（２）前記（１）において、前記容量素子は、少なくとも前記表示パネルの１つの端面に沿って設けられており、かつ、前記ゲート線またはドレイン線の端子部の近傍に前記第１の電極の端子部および前記第２の電極の端子部を有する表示装置である。
【００１２】
（３）前記（１）または（２）において、前記表示パネルは、一対の基板の間に液晶材料を封入してなる液晶表示パネルであり、一方の基板に前記容量素子が設けられている表示装置である。
【００１３】
（４）前記（３）において、前記液晶表示パネルは、前記一方の基板の各画素領域にTFT素子および画素電極ならびに共通電極を有し、前記他の信号線と前記共通電極が電気的に接続されている表示装置である。
【００１４】
（５）前記（３）において、前記液晶表示パネルは、前記一方の基板の各画素領域にTFT素子および画素電極を有し、他方の基板に前記共通電極を有し、前記一方の基板は、前記画素電極の端部と前記他の信号線が絶縁層を介して重畳している表示装置である。
【発明の効果】
【００１５】
本発明の表示装置は、前記手段（１）のように、前記表示パネルの表示領域の外側に、前記他の信号線と電気的に接続された第１の電極を有する容量素子を配置する。このとき、たとえば、前記手段（２）のように、前記容量素子の容量を、前記他の信号線とドレイン線の交差領域で生じる交差容量の容量よりも十分に大きな値にすることで、前記他の信号線の電位を安定化させることができ、表示品位の低下を防げる。
【００１６】
また、本発明は、たとえば、前記手段（３）のように液晶表示パネルを有する表示装置に適用することが好ましい。このとき、前記液晶表示パネルは、たとえば、前記手段（４）のような構成の横電界駆動方式の表示パネルであってもよいし、前記手段（５）のような構成の縦電界駆動方式の表示パネルであってもよい。
【００１７】
特に、前記液晶表示パネルを有する表示装置では、たとえば、駆動速度を倍速化する方法としてコモン反転駆動が提案されている。このコモン反転駆動では、コモン電位（共通電極の電位）の歪みによる表示品位の低下が懸念される。そのため、前記手段（１）および手段（２）のように表示パネル上に前記コモン電位を安定化させる容量素子を設けることにより、コモン電位の歪みや変動を抑えることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明について、図面を参照して実施の形態（実施例）とともに詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【実施例】
【００１９】
図１および図２は、本発明による一実施例の表示装置の概要を説明するための模式図であり、図１は表示パネルの概略構成を示す平面図、図２は図１に示した表示パネルの１つの画素領域の構成を示す回路図である。
【００２０】
本実施例の表示装置は、たとえば、一対の基板の間に液晶材料を封入した液晶表示パネルを有する。そこで、本実施例では、前記液晶表示パネルを例に挙げ、その構成について説明する。
【００２１】
前記液晶表示パネルは、たとえば、図１に示すように、２枚の基板１，２が重なっており、一方の基板１に複数本のゲート線ＧＬと複数本のドレイン線ＤＬがマトリクス状に配置されている。また、このような液晶表示パネルでは、たとえば、図１に示すように、各ゲート線ＧＬの間に、ゲート線ＧＬに沿った共通信号線ＣＬが配置されている。
【００２２】
このとき、表示パネルは、たとえば、図２に示すように、２本のゲート線ＧＬと２本のドレイン線ＤＬで囲まれた領域が１つの画素領域であり、各画素領域には、TFT素子および画素電極ならびに共通電極などが設けられている。前記画素領域は、図１に示した表示領域ＡＲ内に２次元的に配置されている。このとき、複数本のゲート線ＧＬは一方の基板１の１つの端面１Ａに引き出されて集線されている。そして、図１では省略するが、集線された部分に端子部が設けられている。また、複数本のドレイン線ＤＬは、一方の基板１の他の端面１Ｂに引き出されて集線されている。そして、図１では省略するが、集線された部分に端子部が設けられている。
【００２３】
また、前記表示パネルは、前記表示領域ＡＲの外側であり、かつ、ゲート線ＧＬおよびドレイン線ＤＬが集線された端面１Ａ，１Ｂとは異なる端面１Ｃ，１Ｄに沿って容量素子Ｃstabが設けられており、共通信号線ＣＬは、容量素子Ｃstabの一方の電極と接続されている。そして、本実施例では、容量素子Ｃstabの容量を、図２に示したドレイン線ＤＬと共通信号線ＣＬの交差領域に生じる交差容量に比べて十分に大きな値とすることで、共通信号線ＣＬの電位を安定化させる。
【００２４】
図３乃至図９は、図１に示した表示パネルの構成例を示す模式図であり、図３は図１に示した領域ＰＡ１の拡大平面図、図４は図３のＡ−Ａ’線断面図、図５は図３のＢ−Ｂ’線断面図、図６は図３のＣ−Ｃ’線断面図である。また、図７は図１に示した領域ＰＡ２の拡大平面図、図８は図７のＤ−Ｄ’線断面図、図９は図７のＥ−Ｅ’線断面図である。なお、図３および図７の平面図は、ゲート線およびドレイン線ならびに共通信号線が設けられた基板の構成を示している。
【００２５】
図１に示した表示パネルの領域ＰＡ１の構成は、たとえば、図３乃至図６に示すようになっている。このとき、ゲート線ＧＬなどが配置された一方の基板（TFT基板）１の表示領域ＡＲ内は、たとえば、図３乃至図５に示すように、ガラス基板１０１上にゲート線ＧＬ、共通信号線ＣＬ、共通電極ＣＴが設けられており、その上層に第１絶縁層１０２を介して、半導体層１０３、ドレイン線ＤＬおよびソース電極ＳＤが設けられている。また、共通電極ＣＴ上には、第１絶縁層１０２および第２絶縁層１０４を介して画素電極ＰＸが設けられている。このとき、画素電極ＰＸはスルーホールによってソース電極ＳＤと接続されている。またこのとき、画素電極ＰＸにはスリットが設けられている。またこのとき、上下方向の各画素領域の共通電極ＣＴは、図３および図５に示すように、ブリッジ配線１０５によって接続されていてもよい。また、画素電極ＰＸ上には配向膜１０６が設けられている。
【００２６】
また、前記表示領域ＡＲ内の各共通電極ＣＴと接続されている共通信号線ＣＬは、表示領域ＡＲの外側に配置されたバスライン（第１の電極）ＣＬbusで短絡している。このとき、第１の電極ＣＬbusは、共通信号線ＣＬと同じ層、すなわちガラス基板１０１と第１絶縁層１０２の間に設けられている。
【００２７】
また、表示領域ＡＲの外側には、図３および図６に示したように、第１の電極ＣＬbusと重畳する第２の電極ＧＮＤbusが設けられており、第１の電極ＣＬbusおよび第２の電極ＧＮＤbusならびに第１絶縁層１０２によって容量素子が形成されている。
【００２８】
また、前記TFT基板１と対向する他方の基板（CF基板）２は、たとえば、ガラス基板２０１の、TFT基板１と向かい合う面に、ブラックマトリクス２０２、カラーフィルタ２０３、オーバーコート層２０４、配向膜２０５が設けられている。
【００２９】
またこのとき、TFT基板１とCF基板２は、環状のシール材３によって接着されており、各基板１，２とシール材３で囲まれた空間に液晶材料４が封入されている。
【００３０】
次に、図１に示した表示パネルの領域ＰＡ２の構成は、たとえば、図７乃至図９に示すようになっている。領域ＰＡ２は、表示領域のゲート線ＧＬを引き出して集線した領域の一部分であって、TCPなどの配線との接続端子部である。そのため、ゲート線ＧＬ上には、第１絶縁層１０２および第２絶縁層１０４を開口して形成した接続端子１０７が設けられている。またこのとき、前記容量素子Ｃstabを形成する第１の電極ＣＬbusおよび第２の電極ＧＮＤbusは、ゲート線ＧＬの接続端子部の近傍まで延在しており、ゲート線ＧＬの接続端子部と隣接して、第１の電極ＣＬbusの接続端子１０７および第２の電極ＧＮＤbusの接続端子１０７が設けられている。
【００３１】
また、図示は省略するが、図１に示した表示パネルの領域ＰＡ３は、図７乃至図９に示した領域ＰＡ２と同様の構成、すなわちドレイン線ＤＬの接続端子部と隣接して第１の電極ＣＬbusの接続端子および第２の電極ＧＮＤbusの接続端子が設けられていてもよいし、設けられていなくてもよい。
【００３２】
図１０および図１１は、表示パネルの容量素子への給電方法を説明するための模式図であり、図１０はプリント回路板からTCPを介して給電する方法を説明する図、図１１は表示パネル上の配線からTCPを介して給電する方法を説明する図である。
【００３３】
本実施例の表示パネルは、たとえば、図３乃至図９に示したように、表示領域ＡＲの外側に第１の電極ＣＬbusおよび第２の電極ＧＮＤbusを有する容量素子Ｃstabを設けている。このとき、第１の電極ＣＬbusは表示領域ＡＲ内の共通信号線ＣＬのバスラインであり、コモン電位の信号が加わっている。そのため、第２の電極ＧＮＤbusはコモン電位とは異なる電位、たとえばグランド電位にする。
【００３４】
このとき、第１の電極ＣＬbusの接続端子１０７および第２の電極ＧＮＤbusの接続端子１０７はそれぞれ、たとえば、図１０に示すように、ゲートドライバ５０１が実装されたTCP５の共通信号線５０２ａおよびグランド配線５０２ｂに接続する。またこのとき、TCP５上の共通信号線５０２ａおよびグランド配線５０２ｂはそれぞれ、ゲートドライバ５０１を介さず、直接プリント回路板６の配線６０１と接続する。また、表示パネル上のゲート線ＧＬの接続端子１０７は、TCP５上のゲートドライバ５０１と接続された配線５０２ｃと接続する。
【００３５】
また、第１の電極ＣＬbusの接続端子１０７および第２の電極ＧＮＤbusの接続端子１０７は、図１０に示したようにTCP５上の配線５０２ａ，５０２ｂを介してプリント回路板６の配線６０１と接続する代わりに、たとえば、図１１に示すように、表示パネル上に配置された他の共通信号線ＣＬやグランド配線ＧＮＤと、TCP５上の配線５０２ａ，５０２ｂを介して接続してもよい。
【００３６】
このように、表示パネルの表示領域ＡＲの外側に容量素子Ｃstabを設けた場合、この容量素子Ｃstabの容量は、たとえば、図３に示した共通信号線ＣＬとドレイン線ＤＬの交差領域に形成される交差容量に比べて非常に大きな値となる。そのため、各交差容量の歪み、変動を抑え、共通信号線ＣＬの電位（コモン電位）を安定化させることができ、表示品位の低下を防ぐことができる。
【００３７】
図１２乃至図１４は、本実施例の変形例を説明するための模式図であり、図１２は図１に示した領域ＰＡ１の拡大平面図、図１３は図１２のＦ−Ｆ’線断面図、図１４は図１２のＧ−Ｇ’線断面図である。なお、図１２の平面図は、TFT基板の構成を示している。
【００３８】
本実施例の表示パネルは、たとえば、図１に示したように、表示領域ＡＲの外側に容量素子Ｃstabが設けられており、かつ、容量素子Ｃstabの一方の電極が、ゲート線ＧＬに沿って配置された他の信号線と接続していればよい。そのため、前記表示領域ＡＲ内の各画素の構成は、図３乃至図６に示したような構成に限らず、種々の構成を適用することができる。
【００３９】
図３乃至図６に示した表示パネルの構成は、TFT基板１に画素電極ＰＸおよび共通電極ＣＴを有する、いわゆる横電界駆動方式のものであるが、これに限らず、たとえば、TFT基板１に画素電極ＰＸを有し、CF基板２に共通電極ＣＴを有する、いわゆる縦電界駆動方式のものであってもよい。
【００４０】
縦電界駆動方式の液晶表示パネルの場合、図１に示した領域ＰＡ１の構成は、たとえば、図１２乃至図１４に示したようになる。このとき、ゲート線ＧＬなどが配置されたTFT基板１の表示領域ＡＲ内は、たとえば、ガラス基板１０１上にゲート線ＧＬおよび蓄積容量用のストレージ線ＳｔｇＬが設けられており、その上層に第１絶縁層１０２を介して、半導体層１０３、ドレイン線ＤＬおよびソース電極ＳＤが設けられている。また、ゲート線ＧＬおよびドレイン線ＤＬで囲まれた開口領域には画素電極ＰＸが設けられている。このとき、画素電極ＰＸはスルーホールによってソース電極ＳＤと接続されている。またこのとき、画素電極ＰＸの端部は絶縁層を介してストレージ線ＳｔｇＬと重畳している。また、画素電極ＰＸ上には配向膜１０６が設けられている。
【００４１】
また、ストレージ線ＳｔｇＬは、表示領域ＡＲの外側に配置されたバスライン（第１の電極）ＳｔｇＬbusで短絡している。このとき、第１の電極ＳｔｇＬbusは、ストレージ線ＳｔｇＬと同じ層、すなわちガラス基板１０１と第１絶縁層１０２の間に設けられている。
【００４２】
また、表示領域ＡＲの外側には、図３および図６に示したように、前記第１の電極ＳｔｇＬbusと重畳する第２の電極ＧＮＤbusが設けられており、第１の電極ＳｔｇＬbusおよび第２の電極ＧＮＤbusならびに第１絶縁層１０２によって容量素子が形成されている。
【００４３】
また、前記TFT基板１と対向するCF基板２は、たとえば、ガラス基板２０１の、TFT基板１と向かい合う面に、ブラックマトリクス２０２、カラーフィルタ２０３、オーバーコート層２０４、共通電極ＣＴ、および配向膜２０５が設けられている。
【００４４】
このような構成の場合、ストレージ線ＳｔｇＬと画素電極ＰＸの間の重畳した領域で蓄積容量を形成するが、ストレージ線ＳｔｇＬとドレイン線ＤＬの交差領域で生じる交差容量に変動があると、ストレージ線ＳｔｇＬの電位が変動し、蓄積容量が変動して表示品位が低下する。そこで、本実施例のように表示領域ＡＲの外側に、前記交差容量に比べて非常に大きい容量素子Ｃstabを設けることで、ストレージ線ＳｔｇＬの電位を安定化させることができる。
【００４５】
以上、本発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において、種々変更可能であることはもちろんである。
【図面の簡単な説明】
【００４６】
【図１】本発明による一実施例の表示装置の概要を説明するための模式図であり、表示パネルの概略構成を示す平面図である。
【図２】本発明による一実施例の表示装置の概要を説明するための模式図であり、図１に示した表示パネルの１つの画素領域の構成を示す回路図である。
【図３】図１に示した表示パネルの構成例を示す模式図であり、図１に示した領域ＰＡ１の拡大平面図である。
【図４】図３のＡ−Ａ’線断面図である。
【図５】図３のＢ−Ｂ’線断面図である。
【図６】図３のＣ−Ｃ’線断面図である。
【図７】図１に示した表示パネルの構成例を示す模式図であり、図１に示した領域ＰＡ２の拡大平面図である。
【図８】図７のＤ−Ｄ’線断面図である。
【図９】図７のＥ−Ｅ’線断面図である。
【図１０】表示パネルの容量素子への給電方法を説明するための模式図であり、プリント回路板からTCPを介して給電する方法を説明する図である。
【図１１】表示パネルの容量素子への給電方法を説明するための模式図であり、表示パネル上の配線からTCPを介して給電する方法を説明する図である。
【図１２】本実施例の変形例を説明するための模式図であり、図１に示した領域ＰＡ１の拡大平面図である。
【図１３】本実施例の変形例を説明するための模式図であり、図１２のＦ−Ｆ’線断面図である。
【図１４】本実施例の変形例を説明するための模式図であり、図１２のＧ−Ｇ’線断面図である。
【符号の説明】
【００４７】
ＧＬ…ゲート線
ＤＬ…ドレイン線
ＣＬ…共通信号線
Ｃstab…表示領域の外側の容量素子
ＣＬbus…第１の電極
ＧＮＤbus…第２の電極
ＰＸ…画素電極
ＣＴ…共通電極
ＳＤ…ソース電極
１…TFT基板
１０１…ガラス基板
１０２…第１絶縁層
１０３…半導体層
１０４…第２絶縁層
１０５ａ，１０５ｂ…ブリッジ配線
１０６…配向膜
１０７…接続端子
２…CF基板
２０１…ガラス基板
２０２…ブラックマトリクス
２０３…カラーフィルタ
２０４…オーバーコート層
２０５…配向膜
３…シール材
４…液晶材料
５…TCP
５０１…ゲートドライバ
５０２ａ，５０２ｂ，５０２ｃ…TCP上の配線
６…プリント回路板
６０１…プリント回路板上の配線
【図１】
2007140084.tif 000003
【図２】
2007140084.tif 000004
【図３】
2007140084.tif 000005
【図４】
2007140084.tif 000006
【図５】
2007140084.tif 000007
【図６】
2007140084.tif 000008
【図７】
2007140084.tif 000009
【図８】
2007140084.tif 000010
【図９】
2007140084.tif 000011
【図１０】
2007140084.tif 000012
【図１１】
2007140084.tif 000013
【図１２】
2007140084.tif 000014
【図１３】
2007140084.tif 000015
【図１４】
2007140084.tif 000016