(57)【要約】  【課題】高移動度かつ低ヒステリシスを示す電界効果型トランジスタを提供する。  【解決手段】ソース電極とドレイン電極間に設けた有機半導体層と、絶縁層と、ゲート電極を有する電界効果型トランジスタであって、絶縁層と半導体層との間に一般式（１）で表される化合物から形成される薄膜を有する電界効果型トランジスタ。【化１】2007258335.tif 000007  Ｒは芳香族基、置換芳香族基から選ばれ、Ａはシラン残基、チタン残基、有機酸残基から選ばれ、ｎは０〜２０の範囲である。【選択図】  なし【特許請求の範囲】
【請求項１】
ソース電極とドレイン電極間に設けた有機半導体層と、絶縁層と、ゲート電極を有する電界効果型トランジスタであって、絶縁層と有機半導体層との間に一般式（１）で表される化合物から形成される薄膜を有する電界効果型トランジスタ。
【化１】
2007258335.tif 000006
（一般式（１）中、Ｒは芳香族基、置換芳香族基から選ばれ、Ａはシラン残基、チタン残基、有機酸残基から選ばれ、ｎは０〜２０の範囲である。）
【請求項２】
有機半導体層が共役系重合体を有する膜である請求項１記載の電界効果型トランジスタ。
【請求項３】
一般式（１）のＲが芳香族炭化水素基、または置換芳香族炭化水素基である化合物から形成される薄膜を有する請求項１記載の電界効果型トランジスタ。
【請求項４】
一般式（１）で表される化合物から形成される薄膜が単分子膜である請求項１〜３のいずれか記載の電界効果型トランジスタ。
【請求項５】
共役系重合体がポリチオフェン系重合体、またはポリチオフェン系ユニットを含む共重合体である請求項２記載の電界効果型トランジスタ。
【請求項６】
請求項１〜５のいずれか記載の電界効果型トランジスタと画素を有する画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機半導体層と絶縁層と、半導体層と絶縁層の間に薄膜を有する電界効果型トランジスタに関する。
【背景技術】
【０００２】
有機半導体を利用した電界効果型トランジスタ（以下、ＦＥＴ素子という）は、半導体層がインクジェット法、印刷法などの簡便なプロセスで基板上に直接ＦＥＴ素子を形成できる可能性がある。上記のプロセスを採用することで、無機半導体を用いた場合と比べて、製造コストを下げられることが期待できる。また、大面積でかつ薄くて軽い集積回路を形成できる可能性があるため、液晶ディスプレイ、有機ＥＬディスプレイ、ＩＣカードなどへの応用が期待される。
【０００３】
ここで、有機ＦＥＴ素子の特性を示す重要な指標として移動度とヒステリシスが挙げられる。移動度の向上は、すなわち、駆動速度を速めかつ、オン電流が増加することを意味する。ＦＥＴ素子では、ゲート電圧を制御することによって、ソース電極とドレイン電極間の電流を制御する。この時、正から負の電圧をゲート電極に印加する場合と、負から正の電圧をゲート電極に印加する場合とでソース電極とドレイン電極間の電流が、同じゲート電圧においても異なる電流値を示すことがある。この現象をヒステリシスといい、ヒステリシスが大きいと、例えば液晶表示装置に用いた場合、一定のゲート電圧で流れる電流が異なるので、画質が劣るという課題がある。有機半導体を半導体層に用いるＦＥＴ素子は、この移動度とヒステリシスの点で工業的要求に答えられる性能を達成することが重要な課題である。
【０００４】
有機半導体として、ペンタセン、レジオレギュラーポリアルキルチオフェンなどを用いた高い移動度を示すＦＥＴ素子が知られている（特許文献１参照）。ペンタセンのような低分子を用いたＦＥＴ素子で高移動度を示すのは、結晶性が高い場合である。また、ポリアルキルチオフェンのような高分子を用いたＦＥＴ素子においても高移動度を示すのは、配向性が高い場合である。これは、分子間でのπ−πスタッキングの形成によって電荷の移動が起こりやすくなったためである。すなわち、有機半導体の結晶性や配向性が高くなると、移動度が大きくなる。また有機半導体の結晶性や配向性を向上させる方法として、半導体層と絶縁層の間に薄膜を形成させる方法が挙げられる。例えば長鎖アルキル基を有する化合物で単分子層を形成すると、絶縁層上の表面エネルギーが小さくなるので、有機半導体の結晶性や配向性が向上することが知られている（非特許文献１参照）。しかし、この技術では、ヒステリシスが大きくなってしまう。半導体層の配向性が向上すると移動度は向上するものの、一方で配向間のドメインで電荷がトラップされるため、ヒステリシスが生じる。
【０００５】
また、半導体層と絶縁層の間にシリカ化合物で形成された薄膜を有する技術がある（特許文献２、３参照）。この技術ではシリカ化合物として、アミノアルキルシラン化合物やフッ化アルキルシラン化合物を用いており、しきい値電圧を制御できるが、移動度は向上せず、さらにヒステリシスが大きい。
【０００６】
また、半導体層と絶縁層の間にπ電子共役系官能基を有するシリカ化合物で形成された薄膜を有する技術がある（特許文献４、５）。しかし、特許文献４、５に示されたπ電子共役系官能基を有するシリカ化合物は主に有機半導体層として用いられており、単分子膜では半導体層の結晶性は高いものの、半導体層部分の厚さが薄すぎるため移動度は低くなる。また、π電子共役系官能基を有するシリカ化合物が積層した薄膜の場合は、高結晶化の部分と非結晶化の部分が存在してしまうことになり、非結晶部分は高結晶化された部分と比較すると高い抵抗を示すため、電流が流れにくく、電荷が非結晶部に一旦流入すると電荷がトラップされ、ヒステリシスが大きくなる。
【０００７】
ヒステリシスを低減させるために、電子受容性物質を含む機能層を半導体層に接するように設けられたＦＥＴ素子が提案されている（特許文献６参照）。しかし、電子受容性が高い物質を用いると半導体層中に正孔が生じ、オフ電流が高くなるという問題がある。また、オフ電流が高くなると、オンオフ比が小さくなり、ヒステリシスも低減されることになるが、この場合はトランジスタ特性の重要なオンオフ比が小さくなるため、工業的要求に応えられる性能を達成できない。
【０００８】
また、ヒステリシス低減の別の方法として、有機半導体層のゲート絶縁層と異なる側に、芳香族環含有ポリマーからなる絶縁層を積層させたＦＥＴ素子が提案されている（特許文献７参照）。しかし、このＦＥＴ素子は有機半導体層上に芳香族環含有ポリマーを含む溶液をコーティングする工程を経るため、有機溶媒に不溶であるような有機半導体層を選択しなくてはならないため、使用できる有機半導体が限定される。また仮に有機溶媒に不溶な有機半導体を用いることができたとしても、有機半導体層の高い秩序性や結晶性を崩し、移動度を低下させるおそれもある。
【特許文献１】特開平６−１７７３８０号公報（請求項１）
【特許文献２】特開２００５−３２７７４号公報（請求項１）
【特許文献３】特開２００５−２２８９６８号公報（請求項１）
【特許文献４】特開２００５−３９２２２号公報（請求項１）
【特許文献５】特開２００５−２９８４８５号公報（第１４段落）
【特許文献６】特開２００５−１９４６６号公報（請求項１）
【特許文献７】特開２００５−１０１５５５号公報（請求項１）
【非特許文献１】アイイーイーイー  エレクトロン  デバイス  レターズ（ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｌｅｔｔｅｒｓ）（米国）ｖｏｌ．１８、Ｎｏ．１２、ｐ．６０６−６０８（１９９７）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述のように、従来の有機半導体を半導体層として用いたＦＥＴ素子は、移動度の向上とヒステリシスの低減を両立することが困難であった。本発明の目的は、有機半導体層の移動度の向上とヒステリシスの低減を両立するＦＥＴ素子を提供する。
【課題を解決するための手段】
【００１０】
すなわち、本発明はソース電極とドレイン電極間に設けた有機半導体層と、絶縁層と、ゲート電極を有する電界効果型トランジスタであって、絶縁層と半導体層との間に一般式（１）で表される化合物から形成される薄膜を有しており、またそれを用いた画像表示装置である。
【００１１】
【化１】
2007258335.tif 000002
【００１２】
一般式（１）中、Ｒは芳香族基、置換芳香族基から選ばれ、Ａはシラン残基、チタン残基、有機酸残基から選ばれ、ｎは０〜２０の範囲である。
【発明の効果】
【００１３】
本発明によって得られた電界効果型トランジスタは、移動度増大とヒステリシス低減の両方の特性を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
本発明は、ＦＥＴ素子の絶縁層と有機半導体層との間に一般式（１）で表される化合物から形成される薄膜を有するＦＥＴ素子である。本発明について以下に説明する。
【００１５】
ＦＥＴ素子は、ソース電極、ドレイン電極、ゲート電極、絶縁層、有機半導体層等から構成されており、ソース電極とドレイン電極との間に流れる電流を、ゲート電圧を変化させることによって制御することができ、その特性から下記の（２）式を用いて移動度を算出することができる。
【００１６】
μ＝（δＩｄ／δＶｇ）Ｌ・Ｄ／（Ｗ・εｒ・ε・Ｖｓｄ）       （２）
ただしＩｄはソース・ドレイン間の電流、Ｖｓｄはソース・ドレイン間の電圧、Ｖｇはゲート電圧、Ｄは絶縁層の厚み、Ｌはチャネル長、Ｗはチャネル幅、εｒは絶縁層の比誘電率、εは真空の誘電率（８．８５×１０−１２Ｆ／ｍ）である。
【００１７】
ヒステリシスについて、図１のＶｇ−Ｉｄ特性の模式図を用いて説明する。正から負の電圧をゲート電極に印加した場合のＶｓｄの電流値をＩａ、負から正の電圧をゲート電極に印加する場合のＶｓｄの電流値をＩｂ、ＩａとＩｂのそれぞれの絶対値の大きい電流値をＩｃとして、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値を用いて、下記の（３）式から算出した値をヒステリシスとする。
｜Ｉａ−Ｉｂ｜／｜Ｉｃ｜      （３）          。
【００１８】
本発明において、有機半導体層と絶縁層の間に形成される薄膜は、下記一般式（１）で表される化合物を有する。
【００１９】
【化２】
2007258335.tif 000003
【００２０】
一般式（１）中、Ｒは芳香族基、置換芳香族基から選ばれ、Ａはシラン残基、チタン残基、有機酸残基から選ばれ、ｎは０〜２０の範囲である。一般に絶縁層と有機半導体層ではフェルミレベルが異なるので、絶縁層と半導体層の界面に電荷がトラップされ、ヒステリシスが生じる。本発明は、絶縁層と半導体層の間に一般式（１）で表される化合物を用いることによって、前記の界面にトラップされた電荷を緩和させることができるので、ヒステリシス低減に効果がある。また、絶縁層と有機半導体層との間に一般式（１）で表される化合物から形成される薄膜を有するＦＥＴ素子は、一般式（１）で表される化合物から形成される薄膜がない場合と比べて、移動度の向上やオフ電流の低下、また、しきい値電圧を制御することもできる。
【００２１】
一般式（１）のＲの芳香族基の具体例としては、ベンゼン環、ビフェニル環、ピレン環、ペリレン環、コロネン環、ナフタレン環、アントラセン環、テトラセン環、ペンタセン環、ヘキサセン環、ヘプタセン環、オクタセン環などの炭化水素からなる芳香族基や多環式芳香族基が挙げられる。また、窒素原子、酸素原子や硫黄原子などのヘテロ原子を有するピロール環、ピリジン環、ピリミジン環、フラン環、チオフェン環などの複素環芳香族基が挙げられる。芳香族基の中でも、芳香族炭化水素基、置換芳香族炭化水素基は、界面の電荷をより緩和することができるので好ましい。また、芳香族基の水素原子をアルキル基、アリーレン基、カルボキシル基、アセチル基、シアノ基、ニトロ基、ハロゲン原子、アミノ基、メルカプト基、アルキルチオ基、ヒドロキシル基、またはアルコキシ基などの官能基に置換した置換芳香族基でもよい。
【００２２】
一般式（１）のＡはシラン残基、チタン残基、有機酸残基から選ばれる。Ａの各官能基は、絶縁層表面と反応し、化学結合をすることで薄膜を形成できる。Ａのシラン残基やチタン残基はハロゲン原子や水酸基、アルコキシ基を有していても良い。ハロゲン原子は、フッ素、塩素、臭素、ヨウ素から選ばれ、アルコキシ基は、直鎖アルキル基や分岐アルキル基、アリール基から選ばれるが、基板表面との反応性の高い、ハロゲン原子やメトキシ基、エトキシ基、プロピル基、イソプロピル基、ブチル基などの炭素数１から４で構成されるアルコキシ基が好ましい。有機酸残基とは、有機化合物で酸性を示す官能基からの残基で、基板表面と反応性の高い、例えばカルボン酸、リン酸、スルホン酸などから選ばれる。メチレン基のｎは０〜２０の範囲である。一般式（１）のＡとＲとを結ぶメチレン基がない場合（ｎ＝０）はＡに直接Ｒが結合した化合物となり、本発明の効果を発現することができるが、メチレン基が存在すると、界面の電荷の緩和により効果がある。また、メチレン基の数が多くなると分子鎖に絡み合いが生じやすく緻密に薄膜を形成することが困難となる。また、メチレン基の数が多くなると絶縁層と半導体層の距離が大きくなり、界面の電荷の緩和効果が低くなる。以上のことから、ｎは１〜１２の範囲が好ましく、更に好ましくはｎが１〜６の範囲である。
【００２３】
一般式（１）で表される化合物の具体例として、フェニルトリクロロシラン、ナフチルトリクロロシラン、アントラセントリクロロシラン、ピレントリクロロシラン、ペリレントリクロロシラン、コロネントリクロロシラン、チオフェントリクロロシラン、ピロールトリクロロシラン、ピリジントリクロロシラン、フェニルトリメトキシシラン、フェニルトリエトキシシラン、ナフチルトリメトキシシラン、ナフチルトリエトキシシラン、アントラセントリメトキシシラン、アントラセントリエトキシシラン、ピレントリメトキシシラン、ピレントリエトキシシラン、チオフェントリメトキシシラン、チオフェントリエトキシシランなどの芳香族シラン化合物、フェニルメチルトリクロロシラン、フェニルエチルトリクロロシラン、フェニルプロピルトリクロロシラン、フェニルブチルトリクロロシラン、フェニルヘキシルトリクロロシラン、フェニルオクチルトリクロロシラン、ナフチルメチルトリクロロシラン、ナフチルエチルトリクロロシラン、アントラセンメチルトリクロロシラン、アントラセンエチルトリクロロシラン、ピレンメチルトリクロロシラン、ピレンエチルトリクロロシラン、チオフェンメチルトリクロロシラン、チオフェンエチルトリクロロシランなどの芳香族アルキルシラン化合物、アミノフェニルトリクロロシラン、ヒドロキシフェニルトリクロロシラン、クロロフェニルトリクロロシラン、ジクロロフェニルトリクロロシラン、トリクロロフェニルトリクロロシラン、ブロモフェニルトリクロロシラン、フルオロフェニルトリクロロシラン、ジフルオロフェニルトリクロロシラン、トリフルオロフェニルトリクロロシラン、テトラフルオロフェニルトリクロロシラン、ペンタフルオロフェニルトリクロロシラン、ヨードフェニルトリクロロシラン、シアノフェニルトリクロロシランなどの置換芳香族シラン化合物、フェニルトリクロロチタン、ナフチルトリクロロチタン、アントラセントリクロロチタン、ピレントリクロロチタン、ペリレントリクロロチタン、コロネントリクロロチタン、チオフェントリクロロチタン、ピロールトリクロロチタン、ピリジントリクロロチタン、フェニルトリメトキシチタン、フェニルトリエトキシチタン、ナフチルトリメトキシチタン、ナフチルトリエトキシチタン、アントラセントリメトキシチタン、アントラセントリエトキシチタン、ピレントリメトキシチタン、ピレントリエトキシチタン、チオフェントリメトキシチタン、チオフェントリエトキシチタンなどの芳香族チタン化合物、フェニルメチルトリクロロチタン、フェニルエチルトリクロロチタン、フェニルプロピルトリクロロチタン、フェニルブチルトリクロロチタン、フェニルヘキシルトリクロロチタン、フェニルオクチルトリクロロチタン、ナフチルメチルトリクロロチタン、ナフチルエチルトリクロロチタン、アントラセンメチルトリクロロチタン、アントラセンエチルトリクロロチタン、ピレンメチルトリクロロチタン、ピレンエチルトリクロロチタン、チオフェンメチルトリクロロチタン、チオフェンエチルトリクロロチタンなどの芳香族アルキルチタン化合物、フェニルカルボン酸、ナフチルカルボン酸、アントラセンカルボン酸、ピレンカルボン酸、ペリレンカルボン酸、コロネンカルボン酸、チオフェンカルボン酸、ピロールカルボン酸、ピリジンカルボン酸などの芳香族カルボン酸、フェニルメチルカルボン酸、フェニルエチルカルボン酸、フェニルプロピルカルボン酸、フェニルブチルカルボン酸、フェニルヘキシルカルボン酸、フェニルオクチルカルボン酸、ナフチルメチルカルボン酸、ナフチルエチルカルボン酸、アントラセンメチルカルボン酸、アントラセンエチルカルボン酸、ピレンメチルカルボン酸、ピレンエチルカルボン酸、チオフェンメチルカルボン酸、チオフェンエチルカルボン酸などの芳香族アルキルカルボン酸などが挙げられる。
【００２４】
一般式（１）で表される化合物から形成される薄膜は単分子層や分子の集合体であってもよいが、一般式（１）で表される化合物の芳香族基の配向性や薄膜の抵抗を考慮すると、薄膜は１０ｎｍ以下が好ましく、さらに好ましくは単分子膜である。また、上述の薄膜は、一般式（１）で表される化合物にある官能基Ａと基板表面と縮合して形成されたものも含む。一般式（１）で表される化合物にある官能基Ａの例えばハロゲン化シリル基と、基板表面の例えば水酸基が化学的に反応することで、緻密で強固な膜が形成することができる。反応後の強固な膜の上に一般式（１）で表される化合物のみが積層している場合は、洗浄などをすることによって、一般式（１）で表される化合物のみから形成された層を除去し、一般式（１）で表される化合物の官能基Ａと基板表面と縮合して形成された単分子膜とすることができる。
【００２５】
本発明のＦＥＴ素子には、有機半導体層が用いられる。有機半導体としては、有機物を主成分とする半導体であればよく、特に限定されない。具体的には、ナフタセン、ペンタセン、ピレン、フラーレン等の縮合芳香族炭化水素、フタロシアニンやポルフィリン等の大環状化合物、α−セキシチオフェン、ジアルキルセキシチオフェンなどのチオフェン環を４個以上含むオリゴチオフェン類、あるいは、チオフェン環、ベンゼン環、フルオレン環、ナフタレン環、アントラセン環、チアゾール環、チアジアゾール環、ベンゾチアゾール環を合計４個以上連結したもの、アントラジチオフェン、α，α'−ビス（ジチエノチオフェン）等の縮合チオフェン及びその誘導体、ナフタレンテトラカルボン酸無水物、ナフタレンテトラカルボンサンジイミド、ペリレンテトラカルボン酸無水物、ペリレンテトラカルボンサンジイミド等の芳香族カルボン酸無水物やそのイミド化物、銅フタロシアニン、テトラベンゾポルフィリン及びその金属塩等の大環状化合物、ポリチオフェン、ポリフルオレン、ポリチエニレンビニレン、ポリフェニレンビニレン、ポリフェニレン、ポリアセチレン、ポリジアセチレン、ポリピロール、ポリアニリン、ポリチアゾール、ポリピレン、ポリカルバゾール、ポリフラン、ポリインドール系のポリマーやその共重合体などの共役系重合体が挙げられる。また、有機半導体材料が単独で用いることはもちろんであるが、他の材料との混合で用いることもできるし、さらには他の層との積層構造で用いることもできる。
【００２６】
有機半導体層に用いられる材料の中でも、成形性や膜安定性に優れた共役系重合体が好ましい。半導体層に用いられる共役系重合体の種類は特に限定されないが、ポリチオフェン、ポリフルオレン、ポリチエニレンビニレン、ポリフェニレンビニレン、ポリフェニレン、ポリアセチレン、ポリジアセチレン、ポリピロール、ポリアニリン、ポリチアゾール、ポリピレン、ポリカルバゾール、ポリフラン、ポリインドール系のポリマーやその共重合体などが挙げられる。中でも半導体特性の優れたものとしてポリチオフェン系重合体、またはポリチオフェン系ユニットを含む共重合体を用いることが好ましい。ポリチオフェン系重合体とはポリチオフェン構造の骨格を持つ重合体に側鎖が付いた構造を有するポリアルキルチオフェンである。具体例としては、ポリ−３−メチルチオフェン、ポリ−３−ブチルチオフェン、ポリ−３−ヘキシルチオフェン、ポリ−３−オクチルチオフェン、ポリ−３−ドデシルチオフェン等のポリ−３−アルキルチオフェン、ポリ（３，３”−ジアルキルターチオフェン）、ポリ［５，５’−ビス（３−アルキル−２−チエニル）−２，２’−ジチオフェン］、ポリ［２，５−ビス（２−チエニル）−３，４−ジアルキルチオフェン］、ポリ［２，５−ビス（３−アルキルチオフェン−２−イル）チエノ〔２，３−ｂ〕チオフェン］（アルキル基の炭素数は特に制限はないが好ましくは１〜１６）、ポリ−３−メトキシチオフェン、ポリ−３−エトキシチオフェン、ポリ−３−ドデシルオキシチオフェン等のポリ−３−アルコキシチオフェン（アルコキシ基の炭素数はとくに制限はないが好ましくは１〜１２）、ポリ−３−メトキシ−４−メチルチオフェン、ポリ−３−ドデシルオキシ−４−メチルチオフェン等のポリ−３−アルコキシ−４−アルキルチオフェン（アルコキシ基およびアルキル基の炭素数は特に制限はないが好ましくは１〜１２）、ポリ−３−チオヘキシルチオフェンやポリ−３−チオドデシルチオフェン等のポリ−３−チオアルキルチオフェン（アルキル基の炭素数は特に制限はないが好ましくは１〜１２）、ポリ−３，４−エチレンジオキシチオフェンが挙げられ、１種もしくは２種以上を用いることができる。中でも、ポリ−３−アルキルチオフェン、ポリ（３，３”−ジアルキルターチオフェン）、ポリ［５，５’−ビス（３−アルキル−２−チエニル）−２，２’−ジチオフェン］、ポリ［２，５−ビス（３−アルキルチオフェン−２−イル）チエノ〔２，３−ｂ〕チオフェン］、ポリ−３−アルコキシチオフェンが好ましい。またポリチオフェン系ユニットを含む共重合体とは、チオフェンユニットが並んだ間にアリーレンユニット、チエニルチアゾールユニット、チアゾールユニット、チエノチオフェンユニット、チエニルチエノチオフェンユニット、フルオレンユニット、カルバゾールユニットや、フタロシアニンユニット、ポルフィリンユニットまたは上記のユニットの誘導体をはさんだポリマー等が挙げられ、共役系の連続するものであれば好ましく用いることができる。好ましい分子量は重量平均分子量で８００〜２０００００である。また、上記重合体は必ずしも高分子量である必要はなく、オリゴマーであってもよい。なお、重量平均分子量はサイズ排除クロマトグラフィーで測定し、ポリスチレンの標準試料に換算して求めることができる。
【００２７】
本発明において用いられる上記のポリチオフェン系重合体の側鎖の結合様式は、レジオレギュラーな構造を有するものが好ましく、少なくとも８０％以上のレジオレギュラリティーを有するものが好ましく用いられる。レジオレギュラリティーとは、複数並んだモノマーユニットにおいて、側鎖の方向がどれだけ一方向に規則正しく並んで連結しているかを表す指標である。レジオレギュラリティーは核磁気共鳴分光装置（ＮＭＲ）によって定量することが可能であり、レジオレギュラーの割合が高いほど良好な半導体特性を得ることができる。本発明では以上のように共役系重合体の主鎖の立体構造や側鎖置換基の配列を制御してもよい。
【００２８】
本発明で用いる共役系重合体の不純物を除去する方法は特に限定されないが、基本的には合成過程で使用した原料や副生成物を除去する精製工程であり、再沈殿法、ソクスレー抽出法、濾過法、イオン交換法、キレート法等を用いることができる。中でも重合中に使用したモノマーやその副生成物、重合中に失活したダイマー等の不純物を除去する場合には再沈殿法やソクスレー抽出法が好ましく用いられ、金属成分の除去には再沈殿法やキレート法、イオン交換法が好ましく用いられる。これらの方法のうち、１種を単独で用いるか、あるいは複数を組み合わせても良い。
【００２９】
共役系重合体を半導体層として用いる場合、塗膜の形態で用いられる場合が多く、スピンコート塗布、ブレードコート塗布、スリットダイコート塗布、スクリーン印刷塗布、バーコーター塗布、鋳型塗布、印刷転写法、浸漬引き上げ法、インクジェット法など何れの方法を用いることができる。塗膜厚み制御や配向制御など、得ようとする塗膜特性に応じて塗布方法を選択すればよい。例えばスピンコート塗布を行う場合、厚み５〜２００ｎｍの塗膜を得るには共役系重合体溶液の濃度は１〜２０ｇ／Ｌが好ましい。このとき、共役系重合体を溶解させる溶媒としてはテトラヒドロフランやトルエン、キシレン、テトラリン、ジクロロメタン、ジクロロエタン、クロロホルム、クロロベンゼン、ジクロロベンゼン、トリクロロベンゼンなどが好ましく用いられる。形成した塗膜に対して、減圧下または不活性雰囲気下（窒素やアルゴン雰囲気下）でアニーリング処理を行ってもよい。
【００３０】
半導体層の膜厚は特に限定されないが、中でも好ましくは１０ｎｍ以上１００ｎｍ以下がよい。この範囲以上に膜厚が大きいとオフ電圧印加時に、ソース・ドレイン間電流が増加してしまい、ＦＥＴ素子のオンオフ比を低下させる。またこの範囲以下ではキャリア移動度が減少してしまう問題がある。
【００３１】
絶縁層の表面上に本発明の薄膜を形成し、半導体層が共役系重合体から形成された半導体層を有するＦＥＴ素子の例について説明する。図２、図３は、本発明のＦＥＴ素子の例を示す模式断面図である。絶縁層３で覆われたゲート電極２を有する基板１上に本発明の薄膜を形成する。絶縁層３上に一般式（１）で示される化合物を用いて薄膜を形成する。揮発性の高い化合物を用いる場合は、ＣＶＤ法などの気相法によって薄膜を形成することができる。揮発性の低い化合物を用いる場合は、原料もしくは原料を溶媒に溶解させた溶液を塗布する、または、原料もしくは原料を溶媒に溶解させた溶液に絶縁層を有する基板を浸積して薄膜を形成することができる。また、加熱することによって、絶縁層表面と一般式（１）で表される化合物との反応を促進することもできる。また、薄膜を形成した後、必要に応じてアセトン、メタノール、エタノール、イソプロパノール、純水などを用いて一般式（１）で表される化合物を有する層の表面を洗浄し、不要な吸着物を除去してもよい。
【００３２】
図２を用いてボトムコンタクト型のＦＥＴ素子について説明する。絶縁層３で覆われたゲート電極２を有する基板１上に、通常のフォトリソグラフィー技術および真空蒸着法やスパッタリング法を用いて金等のソース電極５およびドレイン電極６を形成し、上記の方法で絶縁層３上に一般式（１）で表される化合物を用いて薄膜を形成する。その後、スピンコート法などによって有機半導体層４を形成する。また、絶縁層３上に一般式（１）で表される化合物を用いて薄膜を形成する別の方法として、絶縁層３上に一般式（１）で表される化合物を用いて薄膜を形成した後、金等のソース電極５およびドレイン電極６を形成する。その後、スピンコート法などによって有機半導体層４を形成することもできる。また、図３を用いてトップコンタクト型のＦＥＴ素子について説明する。絶縁層３上に一般式（１）で表される化合物を用いて薄膜が形成される。続いて、スピンコート法によって有機半導体層４が形成された後、マスク蒸着法等によって金等のソース電極５およびドレイン電極６が形成される。
【００３３】
基板１としては、例えば、シリコンウエハー、ガラス、アルミナ焼結体等の無機材料、ポリイミド、ポリエステル、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリエチレン、ポリフェニレンスルフィド、ポリパラキシレン等の有機材料が使用できる。
【００３４】
ゲート電極２、ソース電極５およびドレイン電極６としては、金、白金、銀、銅、クロム、パラジウム、アルミニウム、インジウム、モリブデン、低抵抗ポリシリコン、低抵抗アモルファスシリコン等の金属や錫酸化物、酸化インジウム、インジウム錫酸化物（ＩＴＯ）、白金シリサイド、インジウムシリサイド等の無機化合物、ポリ−３，４−エチレンジオキシチオフェン／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）等の有機化合物が使用できる。これらの材料を２種以上併用しても差し支えない。
【００３５】
上記ゲート電極２、ソース電極５およびドレイン電極６は蒸着、スパッタリング、めっき、各種ＣＶＤ成長、スピンコート法とフォトリソグラフィー技術やエッチング等のいわゆる半導体プロセス技術、クラスタイオンビーム蒸着等により形成することができる。
【００３６】
前記の絶縁層３（ゲート絶縁層）に用いる材料として、具体的には酸化シリコン、アルミナ等の無機材料、ポリビニルフェノール、ポリイミド、ポリビニルアルコール、ポリビニルクロライド、ポリエチレンテレフタレート、ポリフッ化ビニリデン、ポリシロキサン、ポリアクリレート、ポリスチレン等の高分子材料、あるいは無機材料粉末と有機高分子材料の混合物を用いることができる。上記絶縁層は一種類でも複数種併用することもできる。上記絶縁層は、スパッタリング、蒸着、スピンコート法等により形成することができる。また、絶縁層表面にアッシング処理やＵＶオゾン処理を行うと、表面が清浄され、かつ、水酸基を生成することができ、一般式（１）で表される化合物と容易に反応し、効果的である。
【００３７】
有機半導体層４は、種々の方法で形成することができる。例えば、ある程度の溶解性を有する材料に関しては、塗布による製膜が可能である。塗布の方法としては、キャスティング、スピンコーティング、ディップコーティング、ブレードコーティング、スプレーコーティング等のコーティング法や、インクジェット印刷、スクリーン印刷等の印刷法、さらにはこれらの手法を複数組み合わせた方法を用いることができる。また、溶解性の高い前駆体を上記塗布法により製膜し、それを加熱処理等により半導体膜を形成することもできる。
【００３８】
また、真空プロセスでも有機半導体層を形成することができる。この場合には、有機半導体化合物を真空中で加熱し、基板に付着させる真空蒸着法等を用いる。最適な基板温度を選択する必要があるが、０℃から２００℃の範囲が好ましい。また、蒸着速度は通常０．００１ｎｍ／秒以上１０ｎｍ／秒以下、好ましくは０．０１ｎｍ／秒以上１ｎｍ／秒以下が用いられる。材料を蒸発させる方法としては、加熱の他、加速したアルゴン等のイオンを衝突させるスパッタ法も用いることができる。
【００３９】
以上の方法によって得られるＦＥＴ素子は種々のデバイスに使用されうるが、特に液晶表示装置、エレクトロルミネッセンス表示装置等の画像表示装置の駆動素子としての利用が可能である。
【００４０】
図４は、本発明のＦＥＴ素子を用いた液晶表示装置の一例を示す模式断面図である。複数のアドレス配線８と複数のデータ配線９とからなるマトリックス表示型の液晶表示装置で、マトリックス配線の交点に本発明のＦＥＴ素子が形成されている。このＦＥＴ素子を介して前記データ配線９と接続された画素電極１０とこの電極に対向する対向電極１４とによって挟持された液晶分子１２からなる液晶層を駆動することによりマトリックス表示される。この際、ＦＥＴ素子のソース電極とドレイン電極間に設けた有機半導体層４の導電性を、絶縁層３を介して設けたゲート電極２によって制御し、液晶を駆動するものである。
【００４１】
本発明によれば、液晶表示装置のように大面積の基板上に容易にＦＥＴ素子を形成することができる。ゲートに印加する電圧によってソース・ドレイン間電流を大きく変調することができ、高階調性が得られその動作も安定しているので、優れたマトリックス型の液晶表示装置を提供することができる。
【実施例】
【００４２】
以下、本発明を実施例に基づいて具体的に説明する。ただし、本発明は下記実施例に限定されるものではない。また実施例等で用いた化合物のうち、略語を使用しているものについて、以下に示す。
ＰＴＳ：（フェニル）トリクロロシラン
Ｐ３ＨＴ：（レジオレギュラー）ポリ−３−ヘキシルチオフェン
ＰＥＴＳ：（フェネチル）トリクロロシラン
Ｐ３Ｔ−８：ポリ（３，３”−ジオクチルターチオフェン）
ＯＴＳ：（オクタデシル）トリクロロシラン                。
【００４３】
実施例１
図２に基づき説明する。基板１は熱酸化膜（膜厚３００ｎｍ）付きのアンチモンドープシリコンウエハー（抵抗率０．０２Ωｃｍ以下）であり、基板であると同時に、ゲート電極２であり、熱酸化膜は絶縁層３となる。次に以下の手順に基づき、金のソース電極５およびドレイン電極６を形成した。熱酸化膜付きのシリコンウエハー上にポジ型レジスト溶液を滴下し、スピナーを用いて塗布した後、９０℃のホットプレートで乾燥し、レジスト膜を形成した。次いで露光機を用いて、フォトマスクを介した紫外線照射を行った。次いでレジスト膜の付いたウエハーをアルカリ水溶液に浸漬し、紫外線照射部を除去し、櫛形電極が抜けた形状のレジスト膜を得た。真空蒸着は、前述のレジスト膜付きのウエハー上に、クロムを厚み５ｎｍになるよう蒸着し、次いで金を厚み４５ｎｍになるように蒸着した。次いで、金／クロムとレジストの付いたウエハーをアセトン中に浸漬し、超音波洗浄機で超音波照射することによって、レジスト上の金／クロムを除去した。このようにして、ウエハー上に金の両櫛形電極を形成した。これら両電極の幅（チャネル幅）は０．５ｃｍ、両電極の間隔（チャネル長）は２０μｍ、電極高さは５０ｎｍとした。
【００４４】
次に絶縁層上に、（フェニル）トリクロロシラン（東京化成工業（株）製、純度９８％以上）を用いて薄膜を形成した。絶縁層を有する基板の表面にＵＶオゾン処理を行った後、窒素雰囲気下中で１０ｍＭに調整したＰＴＳのクロロホルム溶液に１時間浸積した。その後、基板をアセトンで１５分間、続いて純水で１５分間超音波洗浄を行い、真空オーブンによって乾燥した基板を用いた。
【００４５】
次に、半導体層を形成する共役系重合体の調整方法を以下に示す。アルドリッチ社製（レジオレギュラー）ポリ−３−ヘキシルチオフェン（Ｐ３ＨＴ）を再沈殿によって精製し、共役系重合体として用いた。再沈殿は、Ｐ３ＨＴにクロロホルム１５ｍＬ加え溶解させ、メンブレンフィルターによって濾過を行い、濾液をメタノール３００ｍＬと０．１規定塩酸１００ｍＬの混合溶液の中に投入した。得られたポリマーを濾別捕集し、メタノールで洗浄し、真空乾燥により溶媒を除去した。この操作を２回繰り返し、Ｐ３ＨＴを精製した。
【００４６】
上述の絶縁層上にＰＴＳの薄膜を形成した基板とポリマー溶液を用いて、図２に示すＦＥＴ素子を作製した。前記基板上に上述のＰ３ＨＴのクロロホルム溶液（３ｇ／Ｌ）を０．１ｍＬ滴下し、スピンコート塗布（１０００ｒｐｍ×１０秒）によって厚さ３０ｎｍの半導体層を形成した。電極にリード線を取り付けた後、得られた素子を真空オーブン中で１１０℃、２時間の熱処理を行い、５０℃以下になるまで徐冷してから大気開放し、ＦＥＴ素子を測定ボックスに移動させ、再び真空にして１８時間静置した。
【００４７】
つぎに、上記ＦＥＴ素子のソース・ドレイン間電圧（Ｖｓｄ）をＶｓｄ＝−５Ｖと一定にし、ゲート電圧（Ｖｇ）を＋５０Ｖ→−５０Ｖと変えた時、または、Ｖｇを−５０Ｖ→＋５０Ｖと変えた時のソース・ドレイン間電流（Ｉｄ）−ゲート電圧（Ｖｇ）特性を測定した。測定にはヒューレット・パッカード社製ピコアンメータ／ボルテージソース４１４０Ｂを用い、真空下で測定した。Ｖｇ＝＋５０Ｖ→−５０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から線形領域の移動度を求めたところ、５．７×１０−４ｃｍ２／Ｖ・ｓｅｃであった。また、ゲート電圧（Ｖｇ）を＋５０Ｖ→−５０Ｖと変えた時、ソース・ドレイン間の電流をＩａ、ゲート電圧（Ｖｇ）を−５０Ｖ→＋５０Ｖと変えた時、ソース・ドレイン間の電流をＩｂとすると、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値は３．５９×１０−８であった。この時のＶｇ＝−３４Ｖ、Ｉａ＝−１．１８×１０−７Ａ、Ｉｂ＝−８．２１×１０−８Ａの値が観測され、上述の（３）式よりヒステリシスを求めたところ０．３であった。
【００４８】
実施例２
絶縁層上に、（フェネチル）トリクロロシラン（アルドリッチ社製、純度９５％）を用いて薄膜を形成した以外は、実施例１と同様の操作を行った。
【００４９】
Ｖｇ＝＋５０Ｖ→−５０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から線形領域の移動度を求めたところ、１．５×１０−３ｃｍ２／Ｖ・ｓｅｃであった。また、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値は９．７×１０−８であった。この時のＶｇ＝−３１Ｖ、Ｉａ＝−３．４２×１０−７Ａ、Ｉｂ＝−２．４５×１０−７Ａの値が観測され、上述の（３）式よりヒステリシスを求めたところ０．２８であった。
【００５０】
実施例３
実施例３で用いる下記のポリ（３，３”−ジオクチルターチオフェン）は、下記の方法に従って合成した。
【００５１】
【化３】
2007258335.tif 000004
【００５２】
不活性アルゴン雰囲気下、無水塩化鉄（III）０．８ｇ（４．９ｍｍｏｌ）を無水クロロベンゼン２０ｍＬ中に懸濁させた。攪拌した懸濁液に、３，３”−ジオクチル−２，２’,５’，２”−ターチオフェン１．０７ｇ（２．３ｍｍｏｌ）を投入した。オイルバスを７０℃にして１００時間攪拌した。得られた重合溶液をクロロホルム１００ｍＬで希釈し、メタノール１０００ｍＬ、１０ｗｔ％のアンモニア水１０００ｍＬの混合溶液に投入した。得られた混合溶液を２時間攪拌し洗浄した。洗浄後、メンブレンフィルターで濾過した。この操作を２回行い、得られた濾過物をメタノール、ヘキサン、クロロホルムの順でソックスレー抽出を行い、得られたクロロホルム溶液をエバポレーターによって除去し、粗ポリ（３，３”−ジオクチルターチオフェン）を４００ｍｇ得た。
【００５３】
次に得られたポリマー６０ｍｇをソックスレー装置に投入し、メタノール、ヘキサン、塩化メチレンの順で精製し、クロロホルムで抽出した。得られたクロロホルム溶液の溶媒をエバポレーターによって除去した。得られたポリマーにクロロホルム１５ｍＬ加え溶解させ、メンブレンフィルターによって濾過を行い、濾液をメタノール３００ｍＬと１０％アンモニア水１００ｍＬの混合溶液の中に投入した。得られたポリマーを濾別捕集し、メタノールで洗浄し、真空乾燥により溶媒を除去した。この操作を２回繰り返し、ポリ（３，３”−ジオクチルターチオフェン）を精製した。得られたポリ（３，３”−ジオクチルターチオフェン）の重量平均分子量は３２０００、数平均分子量は１４４００、分子量分布は２．２２であった。
【００５４】
有機半導体層にＰ３Ｔ−８、絶縁層上にＰＥＴＳから形成される薄膜を用いた以外は、実施例１と同様にＦＥＴ素子を作製した。なお、有機半導体層であるＰ３Ｔ−８は以下のように形成し、測定した。電極が形成された基板上に上述のＰ３Ｔ−８のクロロベンゼン溶液（３．８ｇ／Ｌ）を０．１ｍＬ滴下し、スピンコート塗布（１０００ｒｐｍ×３０秒）によって厚み３５ｎｍの半導体層を形成した。電極にリード線を取り付けた後、得られた素子を真空オーブン中で８０℃、２０時間の熱処理を行い、５０℃以下になるまで徐冷してから大気開放し、ＦＥＴ素子を測定ボックスに移動させ、大気下で測定した。
【００５５】
Ｖｇ＝＋５０Ｖ→−５０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から線形領域の移動度を求めたところ、７．８×１０−４ｃｍ２／Ｖ・ｓｅｃであった。また、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値は９．３×１０−８であった。この時のＶｇ＝−２８Ｖ、Ｉａ＝−３．２３×１０−７Ａ、Ｉｂ＝−２．３×１０−７Ａの値が観測され、上述の（３）式よりヒステリシスを求めたところ０．２９であった。
【００５６】
比較例１
ゲート絶縁層上に薄膜を形成させないこと以外は、実施例１と同様の操作を行った。Ｖｇ＝＋５０Ｖ→−５０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から線形領域の移動度を求めたところ、３．５×１０−４ｃｍ２／Ｖ・ｓｅｃであった。また、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値は５．６２×１０−８であった。この時のＶｇ＝−３１Ｖ、Ｉａ＝−１．３１×１０−７Ａ、Ｉｂ＝−７．４８×１０−８Ａの値が観測され、上述の（３）式よりヒステリシスを求めたところ０．４３であった。
【００５７】
比較例２
絶縁層上に、（オクタデシル）トリクロロシラン（アルドリッチ社製、純度９０％以上）を用いて薄膜を形成した以外は、実施例１と同様の操作を行った。Ｖｇ＝＋５０Ｖ→−５０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から線形領域の移動度を求めたところ、１．２×１０−３ｃｍ２／Ｖ・ｓｅｃであった。また、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値は４．５６×１０−７であった。この時のＶｇ＝−２２Ｖ、Ｉａ＝−６．２×１０−７Ａ、Ｉｂ＝−１．６４×１０−７Ａの値が観測され、上述の（３）式よりヒステリシスを求めたところ０．７４であった。
【００５８】
比較例３
ゲート絶縁層上に薄膜を形成させないこと以外は、実施例３と同様の操作を行った。Ｖｇ＝＋５０Ｖ→−５０Ｖに変化させたときのＶｓｄ＝−５ＶにおけるＩｄの値の変化から線形領域の移動度を求めたところ、４．６×１０−４ｃｍ２／Ｖ・ｓｅｃであった。また、ＩａとＩｂの差の絶対値を各Ｖｇについて求めたときの最大値は９．４×１０−８であった。この時のＶｇ＝−２５Ｖ、Ｉａ＝−２．１５×１０−７Ａ、Ｉｂ＝−１．２１×１０−７Ａの値が観測され、上述の（３）式よりヒステリシスを求めたところ０．４４であった。
【００５９】
実施例および比較例の結果を表１に示す。実施例１〜３は絶縁層と半導体層との間にＰＴＳやＰＥＴＳから形成される薄膜を有しているので、移動度が向上し、かつヒステリシスが低減できた。比較例３、４は絶縁層と半導体層との間に薄膜がない場合、または、薄膜がＯＴＳから形成されているので、ヒステリシスが大きい。
【００６０】
【表１】
2007258335.tif 000005
【産業上の利用可能性】
【００６１】
本発明の電界効果型トランジスタは、移動度が高くヒステリシスが低減できるため、画素のスイッチング素子として画像表示装置などに用いられる。
【図面の簡単な説明】
【００６２】
【図１】Ｖｇ−Ｉｄ特性を示した模式図。
【図２】本発明の一態様であるＦＥＴ素子（ボトムコンタクト型）を示した模式断面図。
【図３】本発明の別の態様であるＦＥＴ素子（トップコンタクト型）を示した模式断面図。
【図４】液晶表示装置を示した模式断面図。
【符号の説明】
【００６３】
１、１５  基板
２  ゲート電極
３  絶縁層
４  有機半導体層
５  ソース電極
６  ドレイン電極
７  一般式（１）で表される化合物から形成された薄膜
８  アドレス配線
９  データ配線
１０  画素電極
１１、１３  配向膜
１２  液晶分子
１４  対向電極
【図１】
2007258335.tif 000008
【図２】
2007258335.tif 000009
【図３】
2007258335.tif 000010
【図４】
2007258335.tif 000011