(57)【要約】【課題】画素毎の増幅用トランジスタ間の閾値バラツキに起因する固定パターンノイズを低減し、さらに出力バラツキも低減できるイメージセンサを得ること。【解決手段】リセット時には、Ｍ３，Ｍ４をＯＮ状態にし、Ｍ２はＯＦＦ状態にする。フォトセンサ１の電位はＭ４を通して電圧Ｖｐにリセットされ、容量素子３が電圧Ｖｐに充電される。並行して、Ｍ１の出力電圧Ｖｏを基準電圧Ｖｒに固定するように働くフィードバック回路が作動し、その安定した状態では画素毎のＭ１間の閾値バラツキをキャンセルできることになる。この場合、Ｍ１のゲート電位Ｖｓは、各画素でのＭ１の閾値に応じ互いに異なる電位であるが、容量素子３が介在するので、フォトセンサ１の電位は、各画素において同一の一定電圧Ｖｐとなる。これにより、出力バラツキが低減できる。【選択図】図１
2007060350.tif 000002
【特許請求の範囲】
【請求項１】
入射光を信号電荷に光電変換して蓄積するフォトセンサと、
リセット時に、前記フォトセンサの電位を所定の電位にリセットするリセット用トランジスタと、
前記フォトセンサの前記所定の電位及び蓄積される信号電荷の電位で充電される容量素子と、
前記容量素子の電位をゲート電位として増幅動作を行う増幅用トランジスタと、
前記増幅用トランジスタの出力であるチャネル電位を読み出す読み出し用トランジスタと、
前記リセット時に、前記増幅用トランジスタの前記チャネル電位を監視し、そのチャネル電位が所定の基準電位と等しくなるように前記増幅用トランジスタの前記ゲート電位を制御するフィードバック回路と、
を備えていることを特徴とするイメージセンサ。
【請求項２】
入射光を信号電荷に光電変換して蓄積するフォトセンサと、
リセット時に、前記フォトセンサの電位を所定の電位にリセットするリセット用トランジスタと、
前記フォトセンサの前記所定の電位及び蓄積される信号電荷の電位で充電される容量素子と、
前記容量素子の電位をゲート電位として増幅動作を行う増幅用トランジスタと、
前記リセット時及び読み出し時に、前記増幅用トランジスタの出力であるチャネル電位を読み出す読み出し用トランジスタと、
前記リセット時に、前記読み出し用トランジスタの出力であるチャネル電位を監視し、そのチャネル電位が所定の基準電位と等しくなるように前記増幅用トランジスタのゲート電位を制御するフィードバック回路と、
を備えていることを特徴とするイメージセンサ。
【請求項３】
入射光を信号電荷に光電変換して蓄積するフォトセンサと、
前記リセット時に、前記フォトセンサの電位を所定の電位にリセットするリセット用トランジスタと、
前記フォトセンサの前記所定の電位及び蓄積される信号電荷の電位で充電される容量素子と、
前記容量素子の電位をゲート電位として増幅動作を行う増幅用トランジスタと、
前記増幅用トランジスタの出力であるチャネル電位を、読み出し時に読み出す第１の読み出し用トランジスタ及び前記リセット時に読み出す第２の読み出し用トランジスタと、
前記リセット時に、前記第２の読み出し用トランジスタの出力であるチャネル電位を監視し、そのチャネル電位が所定の基準電位に等しくなるように前記増幅用トランジスタのゲート電位を制御するフィードバック回路と、
を備えていることを特徴とするイメージセンサ。
【請求項４】
前記フォトセンサは、有機化合物層である光電変換層が陽極と陰極との間に狭持された光電変換素子であることを特徴とする請求項１〜３のいずれか一つに記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、物体の形状や画像等の各種情報を電気信号として取り出すイメージセンサに関するものである。
【背景技術】
【０００２】
ファクシミリ等におけるイメージセンサとして、近年、光学系がロッドレンズだけで良いことから、セットとして小型化できるという特長を有する密着型リニアセンサが用いられている。密着型リニアセンサは原稿幅と等サイズのセンサ長を持つものである。このセンサには、非晶質シリコン（ａ−Ｓｉ）センサや多結晶シリコン（Ｐｏｌｙ−Ｓｉ）ＴＦＴ（薄膜トランジスタ）技術などが用いられている。
【０００３】
上述した、特に長尺化が必要な密着型リニアセンサでは、画素毎のセンサ出力のバラツキを抑えることが重要な課題となっている。もし、画素毎にセンサ出力のバラツキがあると、外部回路にて補正をかけないと、固定パターンノイズとして現れることになる。
【０００４】
そこで、例えば（特許文献１）では、画素毎の増幅用トランジスタ間の閾値バラツキに起因する固定パターンノイズの低減を目的としたイメージセンサが提案されている。以下、図６を参照して、その概要を説明する。
【０００５】
図６は、従来のイメージセンサの構成例を示す回路図である。図６では、例えばリニアセンサに適用した場合の１画素分の回路構成が示されている。図６において、フォトダイオード等からなるフォトセンサ１では、入射光が信号電荷に光電変換されて蓄積される。この蓄積された信号電荷による電位Ｖｓは、増幅用トランジスタＭ１のゲート電極に印加される。この増幅用トランジスタＭ１のソース電極に現れる出力電圧Ｖｏは、ゲート電極に印加される選択信号Ｓｅｌによって選択されＯＮ状態となっている読み出し用トランジスタＭ２を通して電流として読み出され、出力ライン４に送出される。
【０００６】
また、増幅用トランジスタＭ１の出力電圧Ｖｏは、差動増幅器２の反転入力端（−）に印加されている。この差動増幅器２の非反転入力端（＋）には、所定の基準電圧Ｖｒが印加されている。この差動増幅器２の出力端と増幅用トランジスタＭ１のゲート電極との間に配置されるリセット用トランジスタＭ３をそのゲート電極にリセット信号Ｒｅｓｅｔを与えてＯＮ状態にし、読み出し用トランジスタＭ２をそのゲート電極に選択信号Ｓｅｌを与えてＯＦＦ状態にすると、増幅用トランジスタＭ１の出力電圧Ｖｏを基準電圧Ｖｒに固定するように働くフィードバック回路が構成される。
【０００７】
このフィードバック回路によるリセット動作が安定した状態では、増幅用トランジスタＭ１の閾値をＶｔｈとすると、フォトセンサ１が蓄積する信号電荷の電位Ｖｓは、
Ｖｓ≒Ｖｒ＋Ｖｔｈ      （数１）
となり、画素毎の増幅用トランジスタＭ１間の閾値バラツキをキャンセルできることになる。
【特許文献１】特開平５―２５２４４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記従来の構成では、画素毎の増幅用トランジスタＭ１間の閾値バラツキによってフォトセンサ１にかかるバイアス電位Ｖｓが異なることになる。図７は、フォトセンサの特性図である。したがって、図７に示すように、フォトセンサ１が光電変換して取り出せる例えばＡ点、Ｂ点の光電流量や図示しない暗電流量が異なってしまうことになる。そのため、同じ入射光量であっても、増幅用トランジスタＭ１のゲート電位変化量が異なることになり、結局出力バラツキが発生するという問題があった。
【０００９】
特に、多結晶シリコンＴＦＴで増幅用トランジスタ１を構成した場合は、閾値バラツキが±５００ｍＶ程度あるので、フォトセンサ１にかかるバイアス電圧値はΔ１Ｖも異なることになる。このため同じ入射光であってもフォトセンサ１にかかるバイアス電圧に応じて光電変換され取りだせる光電流量が異なることになり、出力ラインに取り出される電流量が異なってしまうので、問題である。
【００１０】
この発明は、上記に鑑みてなされたものであり、画素毎の増幅用トランジスタ間の閾値バラツキに起因する固定パターンノイズを低減し、さらにフォトセンサにかかるバイアス電圧を一定にすることで出力バラツキも低減できるイメージセンサを得ることを目的とする。
【課題を解決するための手段】
【００１１】
上記した目的を達成するため、この発明にかかるイメージセンサは、入射光を信号電荷に光電変換して蓄積するフォトセンサと、リセット時に、前記フォトセンサの電位を所定の電位にリセットするリセット用トランジスタと、前記フォトセンサの前記所定の電位及び蓄積される信号電荷の電位で充電される容量素子と、前記容量素子の電位をゲート電位として増幅動作を行う増幅用トランジスタと、前記増幅用トランジスタの出力であるチャネル電位を読み出す読み出し用トランジスタと、前記リセット時に、前記増幅用トランジスタの前記チャネル電位を監視し、そのチャネル電位が所定の基準電位と等しくなるように前記増幅用トランジスタの前記ゲート電位を制御するフィードバック回路とを備えていることを特徴とする。
【００１２】
この発明によれば、リセット時には、フォトセンサの電位はリセット用トランジスタによって所定電圧にリセットされ、容量素子がその所定電圧に充電される。並行して、フィードバック回路が作動し、画素毎の増幅用トランジスタ間の閾値バラツキが低減される。このとき、増幅用トランジスタのゲート電位は、各画素での増幅用トランジスタの閾値に応じ互いに異なる電位であるが、容量素子が介在するので、フォトセンサの電位は、各画素において同一の一定電圧となる。これにより、出力バラツキが低減できる。
【発明の効果】
【００１３】
この発明によれば、フォトセンサに一定のバイアス電圧を印加することができるので、画素毎の増幅用トランジスタ間の閾値バラツキに起因する固定パターンノイズの低減に加えて、出力バラツキも低減できるようになる。
【発明を実施するための最良の形態】
【００１４】
以下に図面を参照して、この発明にかかるイメージセンサの好適な実施の形態を詳細に説明する。
【００１５】
（実施の形態１）
図１は、本発明の実施の形態１によるイメージセンサの構成を示す回路図である。図１では、図６（従来例）と同様に、例えばリニアセンサに適用した場合の１画素分の回路構成が示されおり、図６（従来例）に示した構成要素と同一ないしは同等である要素には同一符号が付されている。
【００１６】
即ち、図１に示す１画素分の回路では、図６（従来例）に示した構成において、容量素子３が、フォトセンサ１の出力端と増幅用トランジスタＭ１のゲート電極との間に挿入され、また、リセット用トランジスタＭ４が、フォトセンサ１の出力端と電源Ｖｐとの間に挿入されている。リセット用トランジスタＭ４のゲート電極には、リセット用トランジスタＭ３へのリセット信号Ｒｅｓｅｔが並列に印加される。
【００１７】
この構成では、フォトセンサ１に蓄積される信号電荷による電位は、容量素子３を介して増幅用トランジスタＭ１のゲート電極に印加される。増幅用トランジスタＭ１のゲート電位はＶｓとする。そして、リセット動作時には、増幅用トランジスタＭ１の出力電圧Ｖｏが基準電圧Ｖｒに固定されるとともに、追加したリセット用トランジスタＭ４によってフォトセンサ１の電位が電圧Ｖｐにリセットされる。
【００１８】
以下、図１に示すイメージセンサの１画素分の回路動作について説明する。まず、リセット動作時には、リセット信号Ｒｅｓｅｔによってリセット用トランジスタＭ３，Ｍ４をＯＮ状態にし、同時に選択信号Ｓｅｌによって読み出し用トランジスタＭ２はＯＦＦ状態にする。
【００１９】
これによって、フォトセンサ１の電位はリセット用トランジスタＭ４を通して電圧Ｖｐにリセットされ、容量素子３が電圧Ｖｐに充電される。並行して、増幅用トランジスタＭ１の出力電圧Ｖｏを基準電圧Ｖｒに固定するように働くフィードバック回路が作動し、増幅用トランジスタＭ１のゲート電位Ｖｓは、その安定した状態では、（数１）に示した関係となり、画素毎の増幅用トランジスタＭ１間の閾値バラツキをキャンセルできることになる。
【００２０】
この場合、増幅用トランジスタＭ１のゲート電位Ｖｓは、各画素での増幅用トランジスタＭ１の閾値に応じ互いに異なる電位であるが、容量素子３が介在するので、フォトセンサ１の電位は、各画素において同一の一定電位Ｖｐとなる。
【００２１】
次に、蓄積動作時では、リセット信号Ｒｅｓｅｔによってリセット用トランジスタＭ３，Ｍ４をＯＦＦ状態にし、同時に選択信号Ｓｅｌによって読み出し用トランジスタＭ２もＯＦＦ状態に維持することで、フォトセンサ１では、信号電荷を蓄積する光電変換が行われる。即ち、フォトセンサ１の電位が電圧Ｖｐを基準に変化し、それに伴い容量素子３を介して増幅用トランジスタＭ１のゲート電位Ｖｓが変化することで、増幅用トランジスタＭ１にて、蓄積された信号電荷の電位の増幅が行われる。
【００２２】
最後に、読み出し動作時では、所定の蓄積時間になると、選択信号Ｓｅｌによって読み出し用トランジスタＭ２をＯＮ状態にし増幅用トランジスタＭ１の信号読み出しを行い、出力ライン４に送出する。
【００２３】
ここで、フォトセンサ１への信号電荷の蓄積時間は、リセット動作が完了してリセット用トランジスタＭ３，Ｍ４をＯＦＦ状態にしたとき（蓄積開始）から蓄積電荷の読み出しまでの時間であるので、リセット動作は、フォトセンサ１での信号電荷の蓄積時間を決定することになる。
【００２４】
このように、実施の形態１によれば、容量素子をフォトセンサの出力端と増幅用トランジスタのゲート電極との間に挿入し、フォトセンサに一定のバイアス電圧を掛け得るようにしたので、外部回路にて補正をかけなくとも、増幅用トランジスタ間の閾値バラツキに起因する固定パターンノイズの低減ができるのに加えて、出力バラツキを抑えることができ、高品位のイメージセンサが得られる。
【００２５】
したがって、この実施の形態１による措置は、特に、長尺センサや数チップの接続を必要とするフォトセンサ、多結晶シリコンで構成されるフォトセンサ等に対し、より有効に作用することになる。
【００２６】
（実施の形態２）
図２は、本発明の実施の形態２によるイメージセンサの構成を示す回路図である。この実施の形態２では、図２に示すように、図１（実施の形態１）に示した構成において、帰還用トランジスタＭ５が、増幅用トランジスタＭ１の出力電極と差動増幅器２の反転入力端（−）との間に挿入されている。
【００２７】
そして、読み出し用トランジスタＭ２のゲート電極には、当該画素回路の読み出しを行うときにアクティブになる選択信号Ｓｅｌ−Ｒが印加され、帰還用トランジスタＭ５のゲート電極には、当該画素回路のリセットを行うときにアクティブになる選択信号Ｓｅｌ−Ｆが印加される。
【００２８】
この構成によれば、全画素回路に設ける帰還用トランジスタＭ５を差動増幅器２の反転入力端（−）に並列接続し、全画素回路に設けるリセット用トランジスタＭ３を差動増幅器２の出力端に並列接続する構成を採ることができる。つまり、全画素回路に設ける増幅用トランジスタＭ１のチャネル電位を基準電圧Ｖｒに固定するように働くフィードバック回路が、単一の差動増幅器２を共用する形で構成可能となる。したがって、全画素回路に対して差動増幅器２が１個で済むので、低コストにて初期の目的が達成できることになる。
【００２９】
（実施の形態３）
図３は、本発明の実施の形態３によるイメージセンサの構成を示す回路図である。この実施の形態３では、図３に示すように、図１（実施の形態１）に示した構成において、差動増幅器２の反転入力端（−）の接続先が、増幅用トランジスタＭ１の出力電極から読み出し用トランジスタＭ２の出力電極に変更されている。読み出し用トランジスタＭ２の出力電極は出力ライン４に接続される。なお、読み出し用トランジスタＭ２の出力電極の電位はＶｃである。
【００３０】
以下、図３に示すイメージセンサの１画素分の回路動作について説明する。まず、リセット動作時に、リセット信号Ｒｅｓｅｔによってリセット用トランジスタＭ３，Ｍ４をＯＮ状態にし、同時に選択信号Ｓｅｌによって読み出し用トランジスタＭ２もＯＮ状態にする。
【００３１】
これによって、フォトセンサ１の電位はリセット用トランジスタＭ４を通して電圧Ｖｐにリセットされ、容量素子３が電圧Ｖｐに充電される。並行して、読み出し用トランジスタＭ２を経由して増幅用トランジスタＭ１に負帰還を掛けるフィードバック回路が形成される。この負帰還によって出力ライン４の電位Ｖｃは、増幅用トランジスタＭ１間の閾値バラツキによらず、基準電圧Ｖｒと等しくなる。
【００３２】
言い換えると、画素毎の増幅用トランジスタＭ１間の閾値バラツキに応じて増幅用トランジスタＭ１のゲート電位Ｖｓが調整され、出力ラインの電位Ｖｃは常に基準電圧Ｖｒにリセットされる。この動作によって増幅用トランジスタＭ１間の閾値バラツキが補償できる。
【００３３】
この場合、増幅用トランジスタＭ１のゲート電位Ｖｓは、各画素での増幅用トランジスタの閾値に応じ互いに異なる電位であるが、容量素子３が介在するので、フォトセンサ１の電位は、各画素において同一の一定電圧Ｖｐとなる点は、前述した。
【００３４】
次に、蓄積動作時では、リセット用トランジスタＭ３、Ｍ４及び読み出し用トランジスタＭ２をＯＦＦ状態にすることで、フォトセンサ１では、信号電荷を蓄積する光電変換が行われる。即ち、フォトセンサ１の電位が電圧Ｖｐを基準に変化し、それに伴い容量素子３を介して増幅用トランジスタＭ１のゲート電位Ｖｓが変化することで、増幅用トランジスタＭ１にて、蓄積された信号電荷の電位の増幅が行われる。
【００３５】
最後に、読み出し動作時では、所定の蓄積時間になると、選択信号Ｓｅｌによって読み出し用トランジスタＭ２をＯＮ状態にして増幅用トランジスタＭ１の信号読み出しを行い、出力ライン４に送出する。
【００３６】
このように、実施の形態３によれば、実施の形態１と同様に、増幅用トランジスタ間の閾値バラツキを低減でき、さらにフォトセンサのバイアス電圧値も一定に保つことができるので、固定パターンノイズ及び出力バラツキを抑えることができる高品位のイメージセンサが得られる。
【００３７】
なお、図３に示す構成においても、図２に示したように、差動増幅器２を全画素回路において共用化する構成を採用することができ、同様に低コスト化が図れる。
【００３８】
（実施の形態４）
図４は、本発明の実施の形態４によるイメージセンサの構成を示す回路図である。この実施の形態４では、図４に示すように、図３（実施の形態３）に示した１画素分の回路を２つ並列に設けた例が示されている。
【００３９】
即ち、画素回路Ａと画素回路Ｂは、それぞれ図３（実施の形態３）に示した１画素分の回路であるが、画素回路Ａと画素回路Ｂのそれぞれにおいて、増幅用トランジスタＭ１の出力電極に読み出しトランジスタＭ６の一方の信号電極を接続し、この２つの読み出し用トランジスタＭ６の他方の信号電極を共通に出力ライン１０に接続する。そして、差動増幅器２の反転入力端（−）に接続される２つの読み出し用トランジスタＭ２の上記した出力電極は共通にリセットライン１１に接続する。
【００４０】
即ち、画素回路Ａと画素回路Ｂにおいて、追加した読み出し用トランジスタＭ６は、読み出し時に動作する一方、読み出し用トランジスタＭ２は、実施の形態３とは異なり、リセット時にのみ動作するようになっている。
【００４１】
以下、図４に示すイメージセンサの２画素分の回路動作について説明する。図５は、図４に示すイメージセンサの動作を説明するタイムチャートである。画素回路Ａと画素回路Ｂは、共に図３（実施の形態３）にて説明した動作を同じように行うので、再述はしないが、その動作は、前述したようにリセット動作と蓄積動作と読み出し動作とを１組とし、これを１周期として繰り返される。
【００４２】
ここで、この実施の形態４では、図４に示すように、画素回路Ａと画素回路Ｂは、それぞれ、増幅用トランジスタＭ１の出力電極に、リセット時に作動するフィードバック回路において読み出し動作を行う読み出し用トランジスタＭ２と、電荷蓄積後に読み出し動作を行う読み出し用トランジスタＭ６とが並列に設けられ、出力ライン１０とリセットライン１１とを独立して有する構成となっている。
【００４３】
したがって、画素回路Ａでは、リセット用トランジスタＭ３，Ｍ４にはリセット信号Ｒｅｓｅｔ１を与え、読み出し用トランジスタＭ２にはリセット時にアクティブとなる選択信号Ｓｅｌ１を与え、読み出し用トランジスタＭ６には読み出し時にアクティブになる読み出し信号Ｒｅａｄ１を与える。これに対して、画素回路Ｂでは、リセット用トランジスタＭ３，Ｍ４にはリセット信号Ｒｅｓｅｔ２を与え、読み出し用トランジスタＭ２にはリセット時にアクティブとなる選択信号Ｓｅｌ２を与え、読み出し用トランジスタＭ６には読み出し時にアクティブになる読み出し信号Ｒｅａｄ２を与えることで、一方の画素回路がリセット動作を行うタイミングで、他方の画素回路が蓄積動作や読み出し動作を行うなど、互いに独立した動作を並列に行うことが可能となる。
【００４４】
例えば、図５に示すような動作が可能になる。図５では、画素回路Ａと画素回路Ｂは、同じ周期Ｔの期間内にリセット動作と蓄積動作と読み出し動作とを行うが、画素回路Ａがリセット動作を終了して蓄積動作に移行するタイミングで、画素回路Ｂがリセット動作を開始する場合が示されている。
【００４５】
このように、実施の形態４によれば、複数の画素回路が互いに独立した動作が行えるので、効率的にリセット動作、蓄積動作、読み出し動作を行うことができる。例えば、各画素回路での蓄積時間を長くすることや、ある画素回路がリセット動作を行うとき他の画素回路では読み出し動作を行うなどのタイミング制御が行えるようになる。
【００４６】
なお、実施の形態１〜４では、リニアセンサに適用した場合について説明したが、本発明は、リニアセンサへの適用に限定されるものではなく、エリアセンサにも同様に適用し得るものである。この場合には、信号の読出しを２個のスイッチング用トランジスタによるＸ−Ｙアドレス型とすればよい。
【００４７】
また、フォトセンサの構造としては、非晶質シリコンセンサや多結晶シリコンＴＦＴ技術を用いたものに限定されるものではなく、結晶シリコンのＭＯＳセンサ、ガラス基板上に作製する非晶質シリコンセンサ、多結晶シリコンセンサのものであってもよい。さらに、フォトセンサ部分は有機化合物層である光電変換層が陽極と陰極との間に狭持された光電変換素子であってもよい。
【産業上の利用可能性】
【００４８】
以上のように、本発明にかかるイメージセンサは、増幅用トランジスタ間の閾値バラツキに起因する固定パターンノイズ及び出力バラツキの低減を図るのに有用であり、特にフォトセンサに長尺センサや数チップの接続を必要とするフォトセンサ、多結晶シリコンで構成されるフォトセンサ等を用いる場合に好適である。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１によるイメージセンサの構成を示す回路図
【図２】本発明の実施の形態２によるイメージセンサの構成を示す回路図
【図３】本発明の実施の形態３によるイメージセンサの構成を示す回路図
【図４】本発明の実施の形態４によるイメージセンサの構成を示す回路図
【図５】図４に示すイメージセンサの動作を説明するタイムチャート
【図６】従来のイメージセンサの構成例を示す回路図
【図７】フォトセンサの特性図
【符号の説明】
【００５０】
１    フォトセンサ
２    差動増幅器
３    容量素子
４，１０    出力ライン
１１    リセットライン
Ｍ１    増幅用トランジスタ
Ｍ２，Ｍ６    読み出し用トランジスタ
Ｍ３，Ｍ４    リセット用トランジスタ
Ｍ５    帰還用トランジスタ
【図１】
2007060350.tif 000003
【図２】
2007060350.tif 000004
【図３】
2007060350.tif 000005
【図４】
2007060350.tif 000006
【図５】
2007060350.tif 000007
【図６】
2007060350.tif 000008
【図７】
2007060350.tif 000009