(57)【要約】【課題】  電子部品の素子本体の端部に高寸法精度でメッキ膜を形成することができる電子部品の製造方法を提供すること。【解決手段】  外部電極４を形成するための素子本体１０を準備する。次に、メッキ液４０が含浸可能な部材５０であって、素子本体１０の端部が嵌合する凹部５２が形成してある凹部形成部材５０を準備する。凹部形成部材５０にメッキ液４０を含浸させた状態で、凹部５２に素子本体１０の端部を嵌合させ、素子本体１０の端部にメッキ液を接触させる。メッキ液４０が接触している素子本体１０の端部にメッキ膜を形成する。【選択図】        図４
2007059709.tif 000002
【特許請求の範囲】
【請求項１】
外部電極を形成するための素子本体を準備する工程と、
メッキ液が含浸可能な部材であって、前記素子本体の端部が嵌合する凹部が形成してある凹部形成部材を準備する工程と、
前記凹部形成部材にメッキ液を含浸させた状態で、前記凹部に前記素子本体の端部を嵌合させ、前記素子本体の端部にメッキ液を接触させる工程と、
メッキ液が接触している前記素子本体の端部にメッキ膜を形成する工程とを有する電子部品の製造方法。
【請求項２】
メッキ液が接触している前記素子本体の端部に、無電解メッキ法によりメッキ膜を形成する請求項１に記載の電子部品の製造方法。
【請求項３】
前記凹部形成部材が、多孔質部材で構成してある請求項１または２に記載の電子部品の製造方法。
【請求項４】
前記凹部形成部材が、柔軟性を有する部材で構成してある請求項１〜３のいずれかに記載の電子部品の製造方法。
【請求項５】
前記凹部形成部材に形成してある凹部の寸法が、前記素子本体の端部寸法と同等以下であり、前記素子本体の端部が前記凹部に嵌合する際には、前記凹部が拡張して前記素子本体の端部外周に密着する請求項４に記載の電子部品の製造方法。
【請求項６】
複数の前記素子本体の両端部が露出するように素子本体を保持部材により保持し、前記保持部材に保持されている当該素子本体の露出端部を、前記凹部形成部材の凹部に嵌合させることを特徴とする請求項１〜５のいずれかに記載の電子部品の製造方法。
【請求項７】
前記保持部材に保持されている当該素子本体の一方の露出端部を、前記凹部形成部材の凹部に嵌合させ、当該露出端部にメッキ膜を形成した後に、
前記保持部材を反転させ、前記素子本体の他方の露出端部を、前記凹部形成部材の凹部に嵌合させ、当該露出端部にメッキ膜を形成することを特徴とする請求項６に記載の電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の製造方法に係り、さらに詳しくは、電子部品の素子本体の端部に高寸法精度でメッキ膜を形成する方法に関する。
【背景技術】
【０００２】
チップコンデンサ、チップインダクタ、チップバリスタなどの電子部品では、キャップ状の外部電極がセラミック素子本体の長さ方向の両端側に形成されている。詳しく述べると、それぞれのキャップ状の外部電極は、セラミック素子本体の長さ方向の一端面と、素子本体の端部外周とを覆うように形成されている。
【０００３】
このような外部電極を、無電解メッキ法により形成することがある。無電解メッキ法により外部電極を形成する場合には、素子本体における外部電極形成予定部分のみを無電解メッキ液に浸し、メッキ処理を行う。その際に、素子本体における外部電極形成予定部分のみを正確にメッキ液に浸すことが困難であった。
【０００４】
たとえば図６に示すように、素子本体１０における外部電極形成予定部分４ａのみをメッキ液４０の液面から液中に浸そうとしても、メッキ液４０の表面張力により、素子本体１０における外部電極形成予定部分４ａを、正確な寸法でメッキ液４０に浸すことは困難である。そのため、メッキ膜を高寸法精度で形成することが困難である。
【０００５】
特に、素子本体１０のサイズが小さくなるにつれて、メッキ液４０の液面の表面張力の影響が相対的に大きくなり、正確な寸法でメッキ膜を形成することが困難になってきている。
【０００６】
素子本体１０における外部電極形成予定部分４ａよりも短い幅でメッキ膜が形成された場合には、完成した電子部品の外部電極と基板との接続が不十分になるおそれがある。なぜなら、メッキ膜の幅が短い場合には、メッキ膜からなる外部電極とハンダとの接触部分が小さくなるからである。また、メッキ膜を形成する前に、下地膜として、ペースト焼き付け膜（Ａｇ，Ｃｕ）が形成してある場合には、そのペースト焼き付け膜が露出することにより、その露出部分にはハンダが濡れ無いと共に、いわゆるハンダ食われ現象が生じてしまう。
【０００７】
また、素子本体１０における外部電極形成予定部分４ａよりも長い幅でメッキ膜が形成された場合には、素子本体の両端に形成されるメッキ膜相互の距離（外部電極間のギャップ）が短くなってしまい、外観・寸法不良になってしまう。また、極端な場合には、外部電極間のギャップが狭くなり、ショート不良などが発生するおそれもある。
【０００８】
メッキ液における液面の表面張力による影響を低減するために、本出願人は、下記の特許公報に示すように、メッキ液にスポンジを浸し、そのスポンジの表面に、素子本体１０における外部電極形成予定部分４ａを押し付ける方法が提案されている。
【０００９】
しかしながら、この方法では、図７に示すように、スポンジ５０ａの表面に、素子本体１０における外部電極形成予定部分４ａを押し付けると、スポンジ５０ａの表面に隙間５１が生じ、メッキ膜を高寸法精度で形成することが困難であることが、本発明者等の実験により判明した。
【特許文献１】特開２００５−１０９１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、このような実状に鑑みてなされ、その目的は、電子部品の素子本体の端部に高寸法精度でメッキ膜を形成することができる電子部品の製造方法を提供することである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明に係る電子部品の製造方法は、
外部電極を形成するための素子本体を準備する工程と、
メッキ液が含浸可能な部材であって、前記素子本体の端部が嵌合する凹部が形成してある凹部形成部材を準備する工程と、
前記凹部形成部材にメッキ液を含浸させた状態で、前記凹部に前記素子本体の端部を嵌合させ、前記素子本体の端部にメッキ液を接触させる工程と、
メッキ液が接触している前記素子本体の端部にメッキ膜を形成する工程とを有する。
【００１２】
本発明に係る電子部品の製造方法では、素子本体の端部をメッキ液の液面に直接にディッピングしないでメッキ処理を行うため、液面の表面張力によりメッキ膜の寸法精度が低下することがない。また、本発明の方法では、スポンジなどのメッキ液が含浸可能な部材の表面に、単に素子本体の端部を押し付けるのではなく、凹部形成部材にメッキ液を含浸させた状態で、凹部に素子本体の端部を嵌合させる。その結果、素子本体の端部に、凹部の形状に合わせた正確な寸法精度でメッキ液を接触させることが可能になり、高寸法精度でメッキ膜を形成することができる。
【００１３】
好ましくは、メッキ液が接触している前記素子本体の端部に、無電解メッキ法によりメッキ膜を形成する。本発明の方法は、電解メッキ法にも適用することが可能であるが、特に、無電解メッキ法に好ましく用いられる。
【００１４】
好ましくは、前記凹部形成部材が、多孔質部材で構成してある。多孔質部材であれば、メッキ液を含浸させ易いからである。
【００１５】
好ましくは、前記凹部形成部材が、柔軟性を有する部材で構成してある。柔軟性を有する部材としては、特に限定されないが、スポンジ、不織布などが例示される。柔軟性を有することで、凹部が素子本体の端部に密着しやすいからである。
【００１６】
凹部形成部材が、柔軟性を有することで、凹部形成部材に形成してある凹部の寸法が、前記素子本体の端部寸法と同等以下にすることも可能になる。すなわち、この場合には、素子本体の端部が前記凹部に嵌合する際には、凹部が拡張して前記素子本体の端部外周に密着する。
【００１７】
好ましくは、複数の前記素子本体の両端部が露出するように素子本体を保持部材により保持し、前記保持部材に保持されている当該素子本体の露出端部を、前記凹部形成部材の凹部に嵌合させる。このように保持部材により複数の素子本体を同時に保持することで、同時に複数の素子本体の端部に高寸法精度でメッキ膜を形成することが可能になる。
【００１８】
好ましくは、前記保持部材に保持されている当該素子本体の一方の露出端部を、前記凹部形成部材の凹部に嵌合させ、当該露出端部にメッキ膜を形成した後に、
前記保持部材を反転させ、前記素子本体の他方の露出端部を、前記凹部形成部材の凹部に嵌合させ、当該露出端部にメッキ膜を形成する。このように、保持部材を反転させることで、同時に複数の素子本体の両端部にメッキ膜を、高寸法精度で形成することが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明を、図面に示す実施形態に基づき説明する。
【００２０】
図１は本発明の一実施形態に係るチップコンデンサの概略断面図、
図２は図１に示す素子本体の斜視図、
図３は本発明の一実施形態に係る方法で用いる保持部材の斜視図、
図４および図５は本発明の一実施形態に係るメッキ膜の形成方法を示す概略断面図である。
【００２１】
まず、チップコンデンサの全体構成について説明する。
図１に示すように、本発明の一実施形態に係る電子部品の一例としてのチップコンデンサ１は、素子本体１０を有する。素子本体１０の内部では、誘電体層２が一対の内部電極層３に挟まれて多数積層され、積層方向（厚さ方向Ｔ）の両端部には、保護用誘電体層２０が積層してある。一対の内部電極層３のうち、一方が、素子本体１０の長手方向Ｌの一端に形成してある外部電極４に接続してあり、他方が、素子本体１０の他端に形成してある外部電極４に接続してあり、コンデンサ回路を形成している。
【００２２】
素子本体１０における誘電体層２および２０は、特に限定されないが、たとえばチタン酸バリウムなどの周知の誘電体セラミック材料により構成することができる。内部電極層３は、特に限定されないが、たとえばＮｉまたはＮｉ合金層などで構成される。
【００２３】
図２に示すように、素子本体１０は、ほぼ直方体状である。なお、ほぼ直方体状という表現は、直方体の角を丸めた形状、または直方体を面取りした形状も含んでいる。素子本体１０における長さ方向Ｌに沿った長さＬ１、幅方向Ｗに沿った幅Ｗ１、および厚さ方向Ｔに沿った厚さＴ１は、任意であり、特に限定されない。図示する実施形態の場合、長さＬ１＝１．６ｍｍ、幅Ｗ１＝０．８ｍｍ、厚さＴ１＝０．８ｍｍである。素子本体１０における外部電極形成予定部分４ａの長さＬ２は、特に限定されないが、この実施形態では、約０．３ｍｍである。
【００２４】
長さ方向Ｌは、素子本体１０の両端に外部電極４が形成される方向であり、厚さ方向Ｔは、図１に示す内部電極３と、その間に形成される誘電体層２とが積層される方向である。また、幅方向Ｗは、長さ方向Ｌおよび厚さ方向Ｔの双方に対して略直交する方向である。
【００２５】
次に、図１に示すチップコンデンサ１の製造方法について説明する。
まず、素子本体１０を準備する。素子本体１０は、保護用誘電体層２０の間に、内部電極層３および誘電体層２を交互に積層した積層体を焼成することにより得られる。焼成前の誘電体層２は、誘電体粒子を含むグリーンシートの形で提供され、その上に、内部電極層３となる電極ペースト膜が印刷法などで形成される。
【００２６】
電極ペースト膜が形成されたグリーンシートは、多数積層され、保護用誘電体層２０となる厚膜のグリーンシートとも積層され、所定のチップ形状に切断され、グリーン積層体となる。そのグリーン積層体に対して、脱バインダ処理、焼成処理、熱処理を行って、素子本体１０が形成される。
【００２７】
次に、素子本体１０の長手方向Ｌの両端部に、外部電極４を形成する。各外部電極４は、本実施形態では、図１に示すように、三層になっており、下地層３０と中間メッキ層３２と外側メッキ層３４とで構成される。下地層３０は、ペースト焼き付け膜（Ａｇ，Ｃｕなど）で構成してあり、素子本体１０の両端部に、電極ペースト膜を塗布し、その後に、焼き付け処理することで形成される。外側メッキ層３４は、たとえば電解メッキにより形成され、ＳｎあるいはＳｎ合金のメッキ層で構成される。
【００２８】
本実施形態では、中間メッキ層３２は、ＮｉまたはＮｉ合金膜で構成され、下記に示す無電解メッキにより形成される。
【００２９】
まず、図３に示すように、複数の保持孔３６が行列状に形成してある保持部材３８を準備する。保持部材３８に形成してある各保持孔３６は、板状の保持部材３８の表裏面を貫通する貫通孔であり、図４に示すように、図２に示す素子本体１０の両端部の電極形成予定部分４ａが露出するように、素子本体１０を保持する。
【００３０】
保持部材３８は、たとえばゴムあるいは合成樹脂などの絶縁部材で構成してある。保持部材３８の保持孔３６は、素子本体１０の外周に密着される寸法に設定され、保持部材３８の厚みは、素子本体１０における両端部の電極形成予定部分４ａが正確に露出するように決定されることが好ましい。
【００３１】
保持部材３８の保持孔３６に素子本体１０が、それぞれの両端部が露出するように保持された状態で、図４および図５に示すように、素子本体１０の一方の端部である電極形成予定部分４ａを、凹部形成部材５０の上面に形成してある凹部５２に各々嵌合させる。凹部形成部材５０は、スポンジあるいは不織布などの柔軟性のある多孔質部材で構成してあり、無電解メッキ液４０を吸収して含浸してある。
【００３２】
無電解メッキ液４０は、メッキ槽４２に貯留してある。本実施形態では、無電解メッキ液は、Ｎｉ膜あるいはＮｉ合金膜を、無電解メッキ法により形成するためのメッキ液であり、メッキ液４０の具体的な組成は特に限定されない。メッキ槽４２内には、凹部形成部材５０が、メッキ液４０を含浸するように装着してある。
【００３３】
凹部形成部材５０の上面は、メッキ液４０の液面に対して、距離Ｌ４の位置に保たれる。距離Ｌ４は、好ましくは、０ｍｍ以上であり、上限は、凹部形成部材５０の上面までメッキ液を常時含浸できる程度の距離である。凹部形成部材５０の上面に形成してある各凹部５２の深さＬ３は、図２に示す素子本体１０における電極形成予定部分４ａの長さＬ２と実質的に同じである。
【００３４】
各凹部５２の縦横寸法は、素子本体１０における電極形成予定部分４ａの幅Ｗ１および厚みＴ１と同じか、それ以下の寸法である。素子本体１０の端部である電極形成予定部分４ａが凹部５２に入り込み嵌合する時には、凹部５２の寸法は、凹部形成部材５０自体の弾性力により拡がり、凹部５２の内壁および底壁が、電極形成予定部分４ａに密着する。
【００３５】
なお、電極形成予定部分４ａとは、図２において、素子本体１０における長手方向の両端部における所定長さＬ２の４つの側面のみでなく、端面自体も意味する。
【００３６】
図５に示す状態では、素子本体１０における一方の端部である電極形成予定部分４ａが、凹部５２の内壁および底壁に正確に密着し、その部分を通してメッキ液が電極形成予定部分４ａに供給され、高寸法精度でＮｉ無電解メッキ膜を形成することができる。
【００３７】
その後、保持部材３８の表裏面を反転させ、素子本体１０における他方の端部である電極形成予定部分４ａを凹部形成部材５０の凹部５２に嵌合させれば、上記と同様にして、電極形成予定部分４ａに、高寸法精度でＮｉ無電解メッキ膜を形成することができる。
【００３８】
電極形成予定部分４ａに、高寸法精度でＮｉ無電解メッキ膜を形成した後には、必要に応じて、電解メッキ法によりＳｎあるいはＳｎ合金のメッキ膜を形成しても良い。Ｎｉ無電解メッキ膜が、図１に示す中間メッキ層３２となり、ＳｎあるいはＳｎ合金のメッキ膜が、図１に示す外側メッキ層３４となる。
【００３９】
本実施形態に係るチップコンデンサ１の製造方法では、素子本体１０の端部をメッキ液の液面に直接にディッピングしないでメッキ処理を行う。このため、液面の表面張力によりメッキ膜の寸法精度が低下することがない。また、本実施形態の方法では、スポンジなどのメッキ液が含浸可能な部材５０の表面に、単に素子本体１０の端部を押し付けるのではなく、凹部形成部材５０にメッキ液を含浸させた状態で、凹部５２に素子本体１０の端部を嵌合させる。その結果、素子本体５０の端部に、凹部５２の形状に合わせた正確な寸法精度でメッキ液を接触させることが可能になり、高寸法精度でメッキ膜を形成することができる。
【００４０】
また本実施形態の方法では、複数の素子本体１０の両端部が露出するように素子本体１０を保持部材３８により保持し、保持部材３８に保持されている素子本体の露１０出端部を、凹部形成部材５０の凹部５２に嵌合させる。このように保持部材３８により複数の素子本体１０を同時に保持することで、同時に複数の素子本体１０の端部に高寸法精度でメッキ膜を形成することが可能になる。
【００４１】
さらに、本実施形態の方法では、保持部材３８に保持されている素子本体１０の一方の露出端部にメッキ膜を形成した後に、保持部材３８を反転させ、素子本体１０の他方の露出端部にメッキ膜を形成する。このように、保持部材３８を反転させることで、同時に複数の素子本体１０の両端部にメッキ膜を、高寸法精度で形成することが可能になる。
【００４２】
なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【００４３】
たとえば、本発明の方法は、無電解メッキ法のみでなく、電解メッキ法にも適用することが可能である。また、本発明の方法は、チップコンデンサのみでなく、チップインダクタ、チップバリスタもしくはチップ抵抗またはそれらの組み合わせの電子部品の製造方法にも適用することができる。特に、チップバリスタなどのように素子本体の素地表面が半導体の場合には、電解メッキを行うと、素地本体までメッキさせるおそれがある。本発明の方法を用いて無電解メッキを行うことで、素地表面にまでメッキ処理がなされる事態を解消することができる。
【００４４】
また、図示する実施形態では、素子本体１０の端部に形成される外部電極４が、三層構造であるが、外部電極４は、単層でも二層でも、さらには４層以上の複数層でも良く、本発明の方法は、いずれの層に対しても適用することができる。
【図面の簡単な説明】
【００４５】
【図１】図１は本発明の一実施形態に係るチップコンデンサの概略断面図である。
【図２】図２は図１に示す素子本体の斜視図である。
【図３】図３は本発明の一実施形態に係る方法で用いる保持部材の斜視図である。
【図４】図４は本発明の一実施形態に係るメッキ膜の形成方法を示す概略断面図である。
【図５】図５は図４の続きの工程を示す概略断面図である。
【図６】図６は従来例に係るメッキ膜の形成方法を示す概略図である。
【図７】図７は他の従来例に係るメッキ膜の形成方法を示す概略図である。
【符号の説明】
【００４６】
１…  チップコンデンサ
２…  誘電体層
３…  内部電極層
４…  外部電極
４ａ…  電極形成予定部分
１０…  素子本体
３０…  下地層
３２…  中間メッキ層
３４…  外側メッキ層
３６…  保持孔
３８…  保持部材
４０…  メッキ液
５０…  凹部形成部材
５２…  凹部
【図１】
2007059709.tif 000003
【図２】
2007059709.tif 000004
【図３】
2007059709.tif 000005
【図４】
2007059709.tif 000006
【図５】
2007059709.tif 000007
【図６】
2007059709.tif 000008
【図７】
2007059709.tif 000009