(57)【要約】【課題】  伝送路二重化システムにおいて、エラー検出時のパス切り替えによる遅延を解消し、制御の連続性を確保し、信頼性確保、性能向上を図ることができるデータ誤り訂正装置などを提供する。【解決手段】  各系統の伝送路より伝送されるデータを所定の単位ごとに区分けして当該データの誤りを検出するデータ受信誤り検出部２０１、２１１と、前記データ間の同期を行う二系統同期化部２２０と、一方の系統の前記単位ごとに区分けしたデータのうち誤りを含むものを廃棄し、他方の系統の正常なデータを選択する誤り訂正部２３０を有し、伝送路二重化システムにて伝送されるデータの誤りを訂正する。【選択図】  図１
2007097088.tif 000002
【特許請求の範囲】
【請求項１】
各系統の伝送路より伝送されるデータを所定の単位ごとに区分けして当該データの誤りを検出するデータ受信誤り検出手段と、
前記データ間の同期を行う二系統同期化手段と、
一方の系統の前記単位ごとに区分けしたデータのうち誤りを含むものを廃棄し、他方の系統の正常なデータを選択する誤り訂正手段を有し、
伝送路二重化システムにて伝送されるデータの誤りを訂正するデータ誤り訂正装置。
【請求項２】
前記データのうち前記同期の起点となる特殊コードが誤りであった場合、正常な特殊コードが検出されるまで当該データの伝送路を閉塞することを特徴とする請求項１に記載のデータ誤り訂正装置。
【請求項３】
前記データ受信誤り検出手段はＣＲＣ検出を行うことを特徴とする請求項１または２に記載のデータ誤り訂正装置。
【請求項４】
前記各系統の伝送路にクロスバスイッチを介して接続することを特徴とする請求項１から３の何れかに記載のデータ誤り訂正装置。
【請求項５】
各系統の伝送路より伝送されるデータを所定の単位ごとに区分けして当該データの誤りを検出するデータ受信誤り検出工程と、
前記データ間の同期を行う二系統同期化工程と、
一方の系統の前記単位ごとに区分けしたデータのうち誤りを含むものを廃棄し、他方の系統の正常なデータを選択する誤り訂正工程を有し、
伝送路二重化システムにて伝送されるデータの誤りを訂正するデータ誤り訂正方法。
【請求項６】
前記データ受信誤り検出工程にて、前記データのうち前記同期の起点となる特殊コードの誤りを検出した場合、前記二系統同期化工程にて、正常な特殊コードが検出されるまで当該データの伝送路を閉塞することを特徴とする請求項５に記載のデータ誤り訂正方法。
【請求項７】
前記データ受信誤り検出工程にて、ＣＲＣ検出を行うことを特徴とする請求項５または６に記載のデータ誤り訂正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のＬＳＩ(Large Scale Integration)が二重化された伝送路で接続された伝送路二重化システムに用いられるデータ誤り訂正装置などに関する発明である。
【背景技術】
【０００２】
科学技術計算の分野において年々高まる計算性能の向上要求に対応するため、高性能なＬＳＩが開発されている。一方、そのように高性能を実現するが故にＬＳＩ間のインタフェースも増大している。このため、ＬＳＩの入出力インタフェースはシリアル化されている。しかし、従来のようなパラレルデータのＬＳＩ間の受け渡しに比べ、シリアルデータでの受け渡しは、そのエラーレートが高くなる傾向にある。このため、少ないハードウェアリソース量でエラー訂正を行い、運用し続ける事が必要となる。
【０００３】
この様な場合、第一の問題として、二重化されている片系統は半スタンバイ状態であるため、通常系のエラー検出時に切り替えによる遅延が発生し制御の連続性が保てず、性能低下が発生していた。
【０００４】
第二の問題として、障害により一旦切り替えられた系は、再復旧できないため、障害が二回発生すると、計画停止により保守を行うか、インタフェースを閉塞せざるを得ない状況にあった。
【０００５】
第三の問題として、この種の信頼性確保手段として、再送方式があるが、障害が発生した場合、再送が伴うため、前記同様、制御の連続性を保つことができず、性能低下が発生していた。
【０００６】
上記問題点に関する具体的事情を、図５を参照して説明する。図５は従来の伝送路二重化システムに使用されるデータ誤り訂正装置の構成を図示したブロック図である。図５を参照すると、データ転送の始点となる第一のＬＳＩ１００と、第一のＬＳＩ１００からの２つのデータ転送経路と、データ転送経路からデータが転送され、データの終点となる第二のＬＳＩ２００とで構成される。
【０００７】
第一ＬＳＩ１００は、一つのデータの処理内容を指示する内部論理部１０１と、一つのデータを内部論理部１０１からの指示により二重化して２つのデータ転送経路にデータを送出するデータ二重化送信部１０２とで構成される。
【０００８】
第二のＬＳＩ２００は、データ二重化送信部１０２から転送されたそれぞれのデータの受信処理を行い、受信した各々のデータの誤り検出を行い、そのエラー情報と共に先着判定部２５０へデータを送出するデータ受信誤り検出部２０１、２１１と、データ受信誤り検出部２０１、２１１から送出されたデータのうち先着したデータを先着データとして扱う先着判定部２５０と、先着データを受信する受信データレジスタ２６０と、受信データレジスタ２６０より送出されたデータのエラー判定を行い、その判定結果に応じてパスを切り替えるエラー判定パス切り替え部２７０と、エラー判定パス切り替え部２７０より送出されたデータの処理内容を指示する内部論理部２８０から構成される。
【０００９】
従来の伝送路二重化システムでは図５に示す様に、二重化された片系統はスタンバイ状態にあり、運用系に障害が発生した場合、エラー判定パス切り替え部２７０において、切り替え動作を行うため、運用系経路が後着であった場合は、先着したスタンバイ側のデータを使用する必要がある。そのため、先着判定部２５０において先着データを確保しておくためのバッファが必要となり、回路規模が大きくなる問題が有った。
【００１０】
更に、エラー判定パス切り替え部２７０において、切り替え動作による時間を有し、遅延が発生し、制御の連続性を保つ事ができず、性能低下の原因になっていた。また、一旦切り替わった経路は自動復旧する事ができないため、２つのＬＳＩ間を二重化伝送路で結んでいる構成において切り替えが生じた場合、障害が発生した系のみを保守することができない。このため、切り替えが生じた以降は、二重化機能が停止し信頼性が低下する問題があった。また、機能停止による信頼性低下を解消するため再送方式とした場合でも、再送によるリクエスト遅延が発生する問題があった。
【００１１】
特許文献１の「無瞬断パス切り替えシステム及び制御方法」は、パス切り替え処理において、パス警報を検出してからパス切り替え用のセレクタが適正に動作するまでの間、バッファメモリに伝送フレームを格納している。そのため一定時間の遅延が発生することになるが、これでは上記「制御の連続性」を保つことは困難である。
【００１２】
特許文献２の「デジタル信号伝送装置」は、ＢＩＰ−８方式を用いており、対象となるフレームのエラー判定を行うためには、次フレームと比較して符号誤りを検出する。そのため、次フレームが伝送されるまでエラー判定を行うことができない状態にある。また、パス切り替えのために一旦フレームメモリにデータをためる必要があるため、位相同期を行うことの遅延に加え、１フレーム分の遅延が生じてしまい、上記「制御の連続性」を保つことは困難である。
【特許文献１】特開２０００−３３２７７１号公報
【特許文献２】特開平０７−１７７１１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上記事情を鑑みて本発明は伝送路二重化システムにおいて、エラー検出時のパス切り替えによる遅延を解消し、制御の連続性を確保し、信頼性確保、性能向上を図ることができるデータ誤り訂正装置などを提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成する本発明の態様は、各系統の伝送路より伝送されるデータを所定の単位ごとに区分けして当該データの誤りを検出するデータ受信誤り検出手段と、前記データ間の同期を行う二系統同期化手段と、一方の系統の前記単位ごとに区分けしたデータのうち誤りを含むものを廃棄し、他方の系統の正常なデータを選択する誤り訂正手段を有し、伝送路二重化システムにて伝送されるデータの誤りを訂正するデータ誤り訂正装置に関するものである。
【００１５】
もし、前記データのうち前記同期の起点となる特殊コードが誤りであった場合、正常な特殊コードが検出されるまで当該データの伝送路を閉塞する。
【００１６】
前記データ受信誤り検出手段はＣＲＣ検出を行うと良い。また、前記各系統の伝送路にクロスバスイッチを介して接続すると良い。
【００１７】
本発明の他の態様は、各系統の伝送路より伝送されるデータを所定の単位ごとに区分けして当該データの誤りを検出するデータ受信誤り検出工程と、前記データ間の同期を行う二系統同期化工程と、一方の系統の前記単位ごとに区分けしたデータのうち誤りを含むものを廃棄し、他方の系統の正常なデータを選択する誤り訂正工程を有し、伝送路二重化システムにて伝送されるデータの誤りを訂正するデータ誤り訂正方法に関するものである。
【００１８】
もし、前記データ受信誤り検出工程にて、前記データのうち前記同期の起点となる特殊コードの誤りを検出した場合、前記二系統同期化工程にて、正常な特殊コードが検出されるまで当該データの伝送路を閉塞する。
【００１９】
前記データ受信誤り検出工程にて、ＣＲＣ検出を行うと良い。
【発明の効果】
【００２０】
本発明のデータ誤り訂正装置は、各々の系統において同期化を行う前にエラーを検出するため、同期化の待ち合わせの時点でエラー判定が確定しており、同期化直後の伝送路の切り替えが可能となる。そのため、発生する遅延は同期化による待ち合わせの時間のみで済み、伝送路二重化システムにおいて、エラー検出時のパス切り替えによる遅延を解消し、制御の連続性を確保し、信頼性確保、性能向上を図ることができる。
【発明を実施するための最良の形態】
【００２１】
以下本発明のデータ誤り訂正装置を実施するための最良の形態について説明する。説明する際には、本明細書と同時に提出する図面を適宜参酌することにする。
【００２２】
〈構成〉
図１は本形態のデータ誤り訂正装置を搭載した伝送路二重化システムの構成を図示したブロック図である。図１を参照すると、データ転送の始点となる第一のＬＳＩ１００と、第一のＬＳＩ１００からのデータ転送経路となる２つのデータ転送経路ＡとＢと、データ転送経路ＡとＢからデータが転送され、データの終点となる第二のＬＳＩ２００とで構成される。なお、データ転送経路Ａを介してデータが転送される系統を「Ａ系統」と呼び、データ転送経路Ｂを介してデータが転送される系統を「Ｂ系統」と呼ぶことにする。
【００２３】
第一ＬＳＩ１００は、一つのデータの処理内容を指示する内部論理部１０１と、一つのデータを内部論理部１０１からの指示により二重化して２つのデータ転送経路ＡとＢにデータを送出するデータ二重化送信部１０２とで構成される。
【００２４】
第二のＬＳＩ２００は、データ二重化送信部１０２から転送されたＡ系統、Ｂ系統のそれぞれのデータの受信処理を行い、受信した各々のデータの誤り検出を行い、そのエラー情報と共に二系統同期化部２２０へデータを送出するデータ受信誤り検出部２０１、２１１と、各々のデータ受信誤り検出部２０１、２１１で検出したエラー情報とデータを受け取り、二重化されたＡ系統とＢ系統の同期を行う二系統同期化部２２０と、同期化されたＡ系統とＢ系統のデータとエラー情報を受け取り、そのＡ系統とＢ系統のデータについて、エラー情報を元に誤り判定と、その誤り判定からデータの訂正を行い、内部論理部２４０へ正常なデータを送出する誤り訂正部２３０と、送出されたデータの処理内容を指示する内部論理部２４０から構成される。
【００２５】
Ａ系統とＢ系統の同期化を行う二系統同期化部２２０は、データ受信誤り検出部２０１、２１１からデータとエラー情報を受け取り、二系統同期化制御部２２１からの指示により待ち合わせを行う同期化部２０２、２１２と、Ａ系統とＢ系統の同期化部２０２、２１２で、シリアル転送の特殊コードを検出し、その特殊コードを起点として同期化のための待ち合わせ指示を行う二系統同期化制御部２２１から構成される。
【００２６】
同期化部２０２、２１２で行われるデータの待ち合わせとは、データ受信誤り検出部２０１、２１１で検出されたエラー情報がシリアル転送の特殊コードであった場合は、同期化時間満了まで待ち合わせ、同期化時間が満了した場合は、一旦データの待ち合わせを停止し、誤り訂正部２３０にエラー情報を送出し続け、同期化機能を閉塞し、再び、データ受信誤り検出部２０１、２１１から正常な特殊コードが到着すると再び待ち合わせを行うことである。同期化部２０２、２１２はこのような復旧機能を備えている。
【００２７】
二系統同期化部２２０で同期されたＡ系統とＢ系統のデータからエラー訂正を行う誤り訂正部２３０は、同期化部２０２、２１２からデータを受信し、他系のデータとを比較するためのデータ受信レジスタ２０３、２１３と、該データのエラー情報を格納するエラーレジスタ２０４、２１４と、そのエラー情報から誤りデータを判定し、もし、Ａ系統とＢ系統の何れかにエラー情報が点灯していたならば、エラーが点灯していない系統のデータを内部論理部２４０に選択出力する誤り判定・訂正制御部２３１から構成される。この誤り訂正部２３０では、データ受信誤り検出部２０１、２１１でエラー検出できないケースの故障に備えて、エラーレジスタ２０４、２１４にエラー情報が無かった場合であっても、データ受信レジスタ２０３、２１３に格納されたデータの比較を行い、一致していればＡ系統のデータを内部論理部２４０に出力し、不一致の場合は訂正不能エラーとしてデータ転送を閉塞する事により、内部論理部２４０への誤データ送出を防止する機能も備えている。
【００２８】
〈動作〉
次に本形態のデータ誤り訂正装置の動作について図２、３を参照して説明する。図２、３は、第一のＬＳＩ１００のデータ二重化送信部１０２で二重化された送信データが、第二のＬＳＩ２００において、転送途中の障害を検出し、エラー訂正する流れを示した図である。データ受信誤り検出部２０１、２１１におけるエラー検出はシリアル転送からパラレル転送に変換される際のエラー検出もあるが、ここでは特に、ＣＲＣ(Cyclic Redundancy Check)検出を採用した場合を例に説明する。
【００２９】
第一のＬＳＩ１００のデータ二重化送信部１０２から、図に示すようなデータ転送が行われたとき、第二のＬＳＩ２００のＡ系統、Ｂ系統のデータ受信誤り検出部２０１、２１１では、各々の系統で独立して受信データのエラー検出を行う。ここでＣＲＣ検出も行うが、ＣＲＣ検出の単位は、二系統同期化部２２０や、誤り訂正部２３０の検出時間に関わるため、ここでは５ワード単位にＣＲＣを付加するインタフェース仕様としている。ＣＲＣ検出は、第一のＬＳＩ１００のデータ二重化送信部１０２において、シリアルデータ上の特殊コードであるＫコード（以下、「Ｋコード」と呼ぶ）を起点に５ワード毎にＣＲＣコード（図２の「ＣＲ」に相当）を付加する。そして、第二のＬＳＩ２００のデータ受信誤り検出部２０１、２１１において、Ｋコード受信後に５ワード単位にＣＲＣチェックを行う。データ受信誤り検出部２０１、２１１でエラーを検出したならば、図２の「（１）エラー検出」に示すとおり、エラーを検出したワードに対し、エラーフラグ「×」を付加し、各々、二系統同期化部２００に送出する。なお、図２において「Ｄ？」と印されているコードがエラー検出で検出されるエラー対象である。
【００３０】
次に、データ受信誤り検出部２０１、２１１で付加されたエラーフラグと受信データは、二系統同期化部２２０により、Ａ系統、Ｂ系統のデータ間の同期が行われる。データ受信誤り検出部２０１、２１１から送られたデータはエラーフラグと共に同期化部２０２、２１２に送られ、該同期化部２０２、２１２は、二系統同期化制御部２２０の指示により他系データとの待ち合わせを行う。二系統同期化制御部２２０は、データ受信誤り検出部２０１、２１１から送られたデータから、Ｋコードを識別し、Ａ系統、Ｂ系統において、このＫコードの整列判定を行う。Ｋコードを整列したならば、図２の「（２）同期化」に示すとおり、誤り訂正部２３０にＡ系統とＢ系統の同期したデータを送出する。
【００３１】
この二系統同期化制御部２２０において、例えば、同期化の起点となるＫコードが片系統でエラーを検出し、正常なＫコードと認識できない（図３において「Ｋ？」と印されたコードに相当）場合は、ある一定時間の同期化時間を設ける。該同期化時間を待っても、Ｋコードが認識できない場合は、同期化待ち合わせを解除し、誤り訂正部２３０にデータを送出する。その際、同期化が失敗した系は常にエラー状態と判断し、全てのデータにおいてエラーフラグ「×」を付加し、誤り訂正部２３０にデータを送出する。該二系統同期化制御部２２１は同期化が失敗した系統において、同期化部２０２、２１２のパスを一旦閉塞する。同期化部２０２、２１２は一旦閉塞された後、次に正常なＫコードを受信したならば、同期化のパスの自動復旧を行い、再び同期化を開始する（図３の「（２）同期化」参照）。
【００３２】
二系統同期化部２２０から同期化されたデータは、誤り訂正部２３０のデータ受信レジスタ２０３、２１３に格納され、データに付加されたエラーフラグはエラーフラグレジスタ２０４、２１４に格納される。エラーフラグレジスタ２０４、２１４に格納されたエラー情報は誤り判定・訂正制御部２３１に渡され、該誤り判定・訂正制御部２３１において、各々の系統のデータのエラー判定を行う。この時、エラー判定を行う単位は、インタフェース仕様で定義されたＣＲＣ検出が５ワード単位であるため、エラー判定はＣＲＣコードを含めた６ワード（データコード５ワード＋ＣＲＣコード１ワード）単位で実施される。
【００３３】
この６ワードの何れかのデータにエラーフラグが点灯していた場合、該６ワードのデータはエラーデータと判断する。この時、エラーデータは６ワードで判断するため、同期化部２０２、２１２から送られるデータを格納するデータ受信レジスタ２０３、２１３とエラーフラグレジスタ２０４、２１４は６ワード分のレジスタとなる。誤り判定・訂正制御部２３１においてエラーデータと判断した系のデータは無効化し、該誤り判定・訂正制御部２３１において廃棄され、図２の「（３）訂正」に示されるとおり、正常系のデータ（ここではＢ系統のデータ）を選択し、エラー訂正を行う。そして「（４）の選択出力」に示されるとおり、内部論理部２４０に正常データの出力を行う。
【００３４】
以上の動作を行うことにより以下の効果を奏する。つまり、各々の系統において同期化を行う前にエラー判定を行うため、同期化の待ち合わせの時点でエラー判定が確定しており、同期化直後のパス切り替えが可能となる。そのため、発生する遅延は同期化による待ち合わせの時間のみで済む。また、各々のデータ転送経路で発生した障害を見つけ、その障害情報を元にパイプライン式にエラーを訂正する事により、エラー検出後の再送方式の様な、再送によるリクエスト遅延を無くすことができる。また、パス切り替えの二重化の様に障害発生時に必要であった切り替え動作を無くすことができるので、制御の連続性を確保し且つ、信頼性確保、性能向上を図ることができる。
【００３５】
なお、上述した形態は本発明を実施するための最良のものであるが、これに限定する趣旨ではない。従って、本発明の要旨を変更しない範囲においてその実施形式を種々変形することが可能である。
【００３６】
その一例を、図４を参照しつつ説明する。図４は他の形態のデータ誤り訂正装置を搭載した伝送路二重化システムの構成を図示したブロック図である。図１に図示したものとの相違点は、第一のＬＳＩ１００と第二のＬＳＩ２００をＡ系統とＢ系統にそれぞれ、クロスバＳＷ（スイッチ）３００、３１０を介して接続した点である。第二のＬＳＩ２００の同期化部２２０で制御される同期化待ち合わせ時間を、クロスバＳＷ３００、３１０によるＡ系統とＢ系統の時間差を考慮して設定する事により、クロスバＳＷ３００、３１０を介した構成においても、エラー訂正する事が可能となる。
【図面の簡単な説明】
【００３７】
【図１】本形態のデータ誤り訂正装置を搭載した伝送路二重化システムの構成を図示したブロック図である。
【図２】第一のＬＳＩ１００のデータ二重化送信部１０２で二重化された送信データが、第二のＬＳＩ２００において、転送途中の障害を検出し、エラー訂正する流れを示した図である。
【図３】第一のＬＳＩ１００のデータ二重化送信部１０２で二重化された送信データが、第二のＬＳＩ２００において、転送途中の障害を検出し、エラー訂正する流れを示した図である。
【図４】他の形態のデータ誤り訂正装置を搭載した伝送路二重化システムの構成を図示したブロック図である。
【図５】従来の伝送路二重化システムに使用されるデータ誤り訂正装置の構成を図示したブロック図である。
【符号の説明】
【００３８】
１００    第一のＬＳＩ
１０１    内部論理部
１０２    データ二重化送信部
２００    第二のＬＳＩ
２０１、２１１    データ受信誤り検出部
２２０    二系統同期化部
２０２、２１２    同期化部
２２１    二系統同期化制御部
２３０    誤り訂正部
２０３、２１３    データ受信レジスタ
２０４、２１４    エラーレジスタ
２３１    誤り判定・訂正制御部
２４０    内部論理部
【図１】
2007097088.tif 000003
【図２】
2007097088.tif 000004
【図３】
2007097088.tif 000005
【図４】
2007097088.tif 000006
【図５】
2007097088.tif 000007