(57)【要約】      （修正有）【課題】優れた電気的特性を有するＤＲＡＭセルキャパシタの製造方法を提供する。 【解決手段】セルキャパシタの製造方法において、半導体基板上に形成されたゲート部の上にポリシリコン蓄積ノード１５を形成する段階；ノード１５上にチタニウムナイトライド膜１７を形成する段階；ノード１５の側面のみにチタニウムナイトライド膜１７を残溜するよう、エッチバックする段階；窒素雰囲気にさらして熱処理する段階；工程での生成物上にタンタラムペンタオキサイド１８を堆積する段階；工程生成物を酸素雰囲気にさらして熱処理してチタニウムナイトライド１８をチタニウムオキサイドに変換し、ノード１５の上部面にシリコンオキシナイトライドを形成する段階；プレート電極１９を形成する段階と、を含み、前記変換段階は熱処理によりノード１５の側面にシリコンオキシナイトライドを形成する段階を含む。 【選択図】図３
2007329496.tif 000002
【特許請求の範囲】
【請求項１】
スタック形電荷貯蔵セルキャパシタの製造方法において、
半導体基板上に形成されたゲート部の上にポリシリコン蓄積ノードを形成する段階；
前記ポリシリコン蓄積ノード上にチタニウムナイトライド膜を形成する段階；
前記ポリシリコン蓄積ノードの側面のみに、前記チタニウムナイトライド膜を残溜するよう、前記チタニウムナイトライド膜をエッチバックする段階；
窒素雰囲気にさらして熱処理する段階；
前記工程での生成物上にタンタラムペンタオキサイドを堆積する段階；
前記工程生成物を酸素雰囲気にさらして熱処理することにより、前記ポリシリコン蓄積ノードの側面に堆積されたチタニウムナイトライドをチタニウムオキサイドに変換し、前記ポリシリコン蓄積ノードの上部面にシリコンオキシナイトライドを形成する段階；
電極物質を堆積し、プレート電極を形成する段階と、を含み、
前記ポリシリコン蓄積ノードの側面に堆積されたチタニウムナイトライドをチタニウムオキサイドに変換する段階は、前記熱処理により前記ポリシリコン蓄積ノードの側面にシリコンオキシナイトライドを形成する段階を含むセルキャパシタの製造方法。 
【請求項２】
スタック形電荷貯蔵セルキャパシタの製造方法において、
半導体基板上に形成されたゲート部の上にポリシリコン蓄積ノードを形成する段階；
前記ポリシリコン蓄積ノード上にチタニウム膜を形成する段階；
前記ポリシリコン蓄積ノードの側面のみに、前記チタニウム膜を残溜するよう、前記チタニウム膜をエッチバックする段階
前記チタニウム膜を窒素雰囲気にさらして、熱処理することにより、前記チタニウム膜をチタニウムナイトライドに変換する段階；
前記工程での生成物上にタンタラムペンタオキサイドを堆積する段階；
前記工程生成物を酸素雰囲気にさらして熱処理することにより、前記ポリシリコン蓄積ノードの側面に堆積されたチタニウムナイトライドをチタニウムオキサイドに変換し、前記ポリシリコン蓄積ノードの上部面にシリコンオキシナイトライドを形成する段階；
電極物質を堆積し、プレート電極を形成する段階と、を含み、
前記ポリシリコン蓄積ノードの側面に堆積されたチタニウムナイトライドをチタニウムオキサイドに変換する段階は、前記熱処理により前記ポリシリコン蓄積ノードの側面にシリコンオキシナイトライドを形成する段階を含むセルキャパシタの製造方法。 
【請求項３】
請求項１に記載のセルキャパシタの製造方法において、
前記熱処理は７００〜９００℃で実行されるセルキャパシタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関するものであり、特に高誘電体多層膜を有するDRAM（dynamic RAM）のセルキャパシタの製造方法に関する。
【背景技術】
【０００２】
最近、半導体基板上に製造される半導体素子はその集積度が増加し、微細線幅が0．2ミクロン以下の水準に微細化されている。しかし、半導体基板上に製造される素子等の集積度が増加することにより、データ貯蔵のためのセルキャパシタを占有する空間も縮小しつつある。したがって、当業界では単位面積当りのセル静電容量最大限度に増加させるための方法として、高い誘電率を有する高誘電体膜の開発を努めており、同時にキャパシタ電極の有效面積を増大させるか、または電極間誘電体膜の厚さを減少させることにより、高容量セルキャパシタの開発にも努めている。 
【０００３】
しかし、誘電体膜の厚さを一定水準以下(〜500オングストローム)に減少させると、誘電率は減少する傾向を見せている。たとえば、タンタラムペンタオキサイド(Ta2O5)の場合、適した水準以上の厚さを有する薄膜の誘電率は25であるが、タンタラムペンタオキサイドの厚さを50〜100オングストロームまで減らせば、誘電率は６程度減少することが知られている。このように、誘電率を減らすことができるのは、タンタラムペンタオキサイド膜を堆積する前に、電極上部で形成した薄い酸化膜が寄生キャパシタンスとして作用し、有效誘電率を減少させることができるためである。 
【特許文献１】特開平０４−０４３６７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の技術によれば、タンタラムペンタオキサイド膜は、前述した誘電率の劣化問題以外に、単一膜で使用する時、電極間の漏洩電流(leakage current)は大きな欠点となるため、その単一膜自体では適用不可能であり、シリコン酸化膜又は窒化膜とを直列に積層する形で使用している。ところで、シリコン酸化膜あるいは窒化膜の誘電率が１０以下であり、タンタラムペンタオキサイドの誘電率25よりも小さいので、これらの組み合わせによる全体キャパシタの静電容量は、タンタラムペンタオキサイド単一膜を適用した場合と比べれば減少することになる。したがって、セルキャパシタの誘電体膜で、タンタラムペンタオキサイドを適用する場合の最大の問題点は、漏洩電流を最小化させるため、直列に積層する形で使用される複合誘電体膜において、静電容量の損失をいかにして低減するかである。 
【０００５】
従って、本発明の第１目的は、優れた電気的特性を有するDRAM用セルキャパシタ及びその製造方法を提供することである。本発明の第２目的は、前記第1目的に附加し、単位面積当りの静電容量が高いDRAM用セルキャパシタ及びその製造方法を提供することである。本発明の第３目的は、前記第１目的に附加し、漏洩電流を最小化した高容量のタンタラムペンタオキサイドキャパシタ及びその製造方法を提供することである。本発明の第４目的は、前記第１目的に附加し、低い漏洩電流と高容量の静電容量とを有するタンタラムペンタオキサイド複合誘電体膜を製造するための方法とこれを利用したキャパシタを提供することである。 
【課題を解決するための手段】
【０００６】
前記目的を達成するための本発明は、スタック形電荷貯蔵セルキャパシタの製造方法において、半導体基板上に形成されたゲート部の上にポリシリコン蓄積ノードを形成する段階；前記ポリシリコン蓄積ノード上にチタニウムナイトライド膜を形成する段階；前記ポリシリコン蓄積ノードの側面のみに、前記チタニウムナイトライド膜を残溜するよう、前記チタニウムナイトライド膜をエッチバックする段階；窒素雰囲気にさらして熱処理する段階；前記工程での生成物上にタンタラムペンタオキサイドを堆積する段階；前記工程生成物を酸素雰囲気にさらして熱処理することにより、前記ポリシリコン蓄積ノードの側面に堆積されたチタニウムナイトライドをチタニウムオキサイドに変換し、前記ポリシリコン蓄積ノードの上部面にシリコンオキシナイトライドを形成する段階；電極物質を堆積し、プレート電極を形成する段階と、を含み、前記ポリシリコン蓄積ノードの側面に堆積されたチタニウムナイトライドをチタニウムオキサイドに変換する段階は、前記熱処理により前記ポリシリコン蓄積ノードの側面にシリコンオキシナイトライドを形成する段階を含むセルキャパシタの製造方法を提供することにある。 
また、スタック形電荷貯蔵セルキャパシタの製造方法において、半導体基板上に形成されたゲート部の上にポリシリコン蓄積ノードを形成する段階；前記ポリシリコン蓄積ノード上にチタニウム膜を形成する段階；前記ポリシリコン蓄積ノードの側面のみに、前記チタニウム膜を残溜するよう、前記チタニウム膜をエッチバックする段階；前記チタニウム膜を窒素雰囲気にさらして、熱処理することにより、前記チタニウム膜をチタニウムナイトライドに変換する段階；前記工程での生成物上にタンタラムペンタオキサイドを堆積する段階；前記工程生成物を酸素雰囲気にさらして熱処理することにより、前記ポリシリコン蓄積ノードの側面に堆積されたチタニウムナイトライドをチタニウムオキサイドに変換し、前記ポリシリコン蓄積ノードの上部面にシリコンオキシナイトライドを形成する段階；電極物質を堆積し、プレート電極を形成する段階と、を含み、前記ポリシリコン蓄積ノードの側面に堆積されたチタニウムナイトライドをチタニウムオキサイドに変換する段階は、前記熱処理により前記ポリシリコン蓄積ノードの側面にシリコンオキシナイトライドを形成する段階を含むセルキャパシタの製造方法を提供することにある。
【発明を実施するための最良の形態】
【０００７】
以下、本発明によるセルキャパシタ及びその製造方法の好ましい実施形態を、添附した図面を参照して詳細に説明する。 
【０００８】
図１ないし図３は、本発明の第１実施形態による電荷貯蔵セルキャパシタの製造方法を示す図である。図１は、ポリシリコン蓄積ノードの形成段階を示す図であり、これ以前の段階までの形成方法は既存の工程と同じである。即ち、薄いトレンチ(10)による素子分離工程を利用して活性領域(11)を形成し、ウェル(well)形成のためのイオン注入段階、トランジスタの臨界電圧を調節するための、イオン注入段階と、ゲート酸化膜成長工程及びゲート電極(12)の形成段階を経で、ソースとドレインを形成するためのイオン注入工程を行なう。続いて、トランジスタ間の隣接連結をするためのビットコンタクト及びビットライン(13)形成工程を行なった後、キャパシタとトランジスタとの間を連結するための埋没コンタクト(buried contact；14)とポリシリコン蓄積ノード(15)とを堆積し、蓄積ノードパターンを形成する。 
【０００９】
図２は、本発明の第１実施形態による、チタニウムナイトライド(TiN)膜を蓄積ノード上に形成する段階を示した図である。この場合、ポリシリコン蓄積ノード(15)上にチタニウムナイトライド(TiN；16)を10〜200オングストロームの厚さで形成することができる。本発明による望ましい実施形態として、前記のチタニウムナイトライド(16)膜を形成するため、化学気相蒸着、または、物理気相蒸着法にて、チタニウム(Ti)あるいはチタニウムナイトライドを10〜50オングストローム程度堆積し、その後、窒素雰囲気にさらし、熱処理工程を行うことにより堆積したチタニウムまたはチタニウムナイトライドをチタニウムナイトライド(16)に変換することができる。本発明による望ましい実施例とし、前記チタニウムまたはチタニウムナイトライドを堆積する方法として、CVD方式を使用することが可能であり、このときのソースガスでチタニウムクロールライト(TiCl4)を使用することができる。 
【００１０】
図３は、本発明の第１実施形態において、キャパシタ誘電体膜を形成する段階を示した図である。図３を参照すれば、チタニウムナイトライド(16)膜の上部にタンタラムペンタオキサイド(Ta2O5)を堆積する。続いて、酸素雰囲気にさらし、700〜900℃の温度にて熱処理を行う。ここで、酸素雰囲気にさらし、熱処理を行う理由は、タンタラムペンタオキサイド(Ta2O5)膜の中で不足している酸素成分を供給するためである。タンタラムペンタオキサイド誘電体膜の中で酸素成分が不足になると、酸素空孔(oxygen vacancy)が多く形成される。このような酸素供給は、タンタラムペンタオキサイド誘電体膜の漏洩電流を増加させる主な要因として作用するためである。また、酸素雰囲気にさらし、熱処理工程を行う間、タンタラムペンタオキサイド誘電体膜(18)の直下にあるチタニウムナイトライド膜は、その一部または全部がチタニウムオキサイド(TiO2；17)へ変換される。最終的に、キャパシタ誘電体膜は、タンタラムペンタオキサイド(18)とチタニウムオキサイド(17)との複合誘電体膜(Ta2O5/TiO2)となる。 
【００１１】
本発明による電荷貯蔵キャパシタの製造方法において、ポリシリコン蓄積ノード上に直接チタニウムオキサイド膜を堆積させない理由は、チタニウムオキサイド膜(TiO2)を蓄積ノード上に堆積させると、化学気相蒸着法を進めれば、ポリシリコン蓄積ノードの表面は酸化する可能性が非常に大きくなるためである。これは、蓄積ノードが酸化すると、そのシリコン酸化膜が、キャパシタ誘電体膜の一部として作用することにより全体キャパシタンスが減少するからである。 
【００１２】
従来の技術によれば、ポリシリコン蓄積ノードを形成したのち、窒素雰囲気にさらして熱処理工程を行うことにより、シリコン表面へ薄いシリコン窒化膜を形成させるものであり、これは前述したように、タンタラムペンタオキサイド(Ta2O5)誘電体膜の漏洩電流を減少させるためと、キャぺシタに印加された電圧をシリコン窒化膜とタンタラムペンタオキサイド(Ta2O5)誘電体膜へたがいに分割させるためである。 
【００１３】
再び、図３を参照すれば、タンタラムペンタオキサイド(18)の上には、プレート電極（プレートノード）(19)を形成している。本発明による好ましい実施形態として、プレート電極(19)は、チタニウムナイトライドとポリシリコン(TiN/poly)膜とで形成することができる。さらに、本発明によるまた他の好ましい実施形態として、酸素雰囲気にさらし、熱処理工程を行う間、タンタラムペンタオキサイド誘電体膜の下部にあるチタニウムナイトライド膜は、変換によって、シリコンオキシナイトライド、チタニウムオキサイド及びタンタラムペンタオキサイド(SiON/TiO2/Ta2O5)との複合誘電体膜を形成することができる。 
【００１４】
図４（a）及び図４（ｂ）は、それぞれ、本発明のセルキャパシタの製造方法の第一の実施形態で製造したセルキャパシタにおいて、タンタラムペンタオキサイド誘電体膜とシリコンオキシナイトライド膜とが直列に並んだセルキャパシタの等価回路を示す図、及び、タンタラムペンタオキサイド誘電体膜とチタニウムオキサイド及びタンタラムペンタオキサイドとの複合誘電体膜とが直列に並んだセルキャパシタの等価回路を示す図である。 
【００１５】
図５は、本発明の第２実施形態による複合誘電体膜セルキャパシタの形成段階を示した図である。本発明の第２実施形態による複合誘電体膜セルキャパシタの製造方法は、本発明の第１実施形態により形成されたチタニウムナイトライド膜(16)をエッチバック工程で行うことにより、ポリシリコン蓄積ノードの側面のみに、チタニウムナイトライド(20)膜を残しておき、ポリシリコン蓄積ノードの上部のチタニウムナイトライド膜を取リ除くことを特徴としている。続いて、窒素雰囲気のもとで熱処理工程を行った後、キャパシタ誘電体膜であるタンタラムペンタオキサイド(21)を堆積した後、酸素雰囲気にさらし、700〜900℃の温度で熱処理をすることができる。 
【００１６】
図６を参照すれば、前記したエッチバック工程にしたがい、チタニウムナイトライドが除去された貯蔵ノード(15)の上部面は、窒素と酸素雰囲気にさらした熱処理工程で露出させることにより、シリコンオキシナイトライド(SiON；22)が形成できる。このときに、貯蔵ノード(15)側壁に塗布されているナイトライド膜の一部又は全部が、本発明の第１実施形態の場合と同様に、チタニウムオキサイド(TiO2；23)で変換することになる。その結果、ポリシリコン蓄積ノード(15)の側面には、TiO2 (23)/Ta2O5 (21)あるいはSiON/TiO2 (23)/Ta2O5(21)の複合誘電体膜が形成され、ポリシリコン蓄積ノード(15)上部には、SiON(22)/Ta2O5 (21)の複合誘電体膜が形成される。 
【００１７】
図７は、本発明の第２実施形態によるTiO2/Ta2O5複合誘電体膜の等価回路図を示した図である。図７を参照すれば、TiO2膜によるキャパシタ(50)及びSiON膜によるキャパシタ(51)は並列の形で連結しており、Ta2O5膜によるキャパシタ(52)は直列に連結している。実際には、SiON膜が占める面積は、全体面積の1/100以下に小さくなるため、キャパシタ全体の静電容量を減少させる効果はほとんどない。更に、蓄積ノード側の酸化されていないタンタラムナイトライド(TiN)膜の一部は、電極の役割を行うことになるが、この場合は、従来技術によるポリシリコン電極構造にて発生したポリシリコン電子の空乏領域問題を防止することができるため、キャパシタ静電容量の増加を期待することができる。 
【００１８】
前記の内容では、発明の特許請求範囲をもっと良く理解できるように、この発明の特徴と技術的長所を幅広く概説した。この発明の特許請求の範囲を構成する附加的な特徴と長所等は、発明の効果において詳述される。開示されたこの発明の概念と実施形態は、この発明と類似な目的を行うために、他の構造の設計または変形の基本として容易に使用できることが当該技術分野における熟練者等により確認される。 
【００１９】
また、この発明にて開示された発明の概念と実施形態は、この発明の同一目的を遂行するため、異なる構造に修正または設計するための基礎として、当該技術分野の熟練者等により利用できる。更に、当該技術分野の熟練者による、そのような修正または変更した等価構造は、特許請求の範囲で記述した発明の思想と範囲をはずれない限度内で多様な変化、置換及び変更も可能である。 
【００２０】
以上のような本発明による電荷貯蔵セルキャパシタは、従来技術によるタンタラム酸化膜キャパシタが有する漏洩電流問題及び静電容量の減少問題を解決した発明である。この発明では、チタニウムナイトライド膜を熱処理段階を介してチタニウムオキサイドに変換することにより形成されたTiO2/Ta2O5あるいはSiON/TiO2/Ta2O5複合誘電体膜を用いることによって、漏洩電流を最小化し、セル静電容量を大きく増すことができる。 
【００２１】
また、本発明による電荷貯蔵セルキャパシタは、タンタラムペンタオキサイド薄膜に、酸素雰囲気にさらして、熱処理をすることにより酸素が十分に供給されて形成されたチタニウムオキサイド膜は、ポリシリコンと直接界面を形成するのではなく、チタニウムまたはチタニウムナイトライド膜と界面とを形成するため、漏洩電流は最小化することができる。 
【００２２】
さらに、本発明による電荷貯蔵セルキャパシタは、シリコン酸化膜または窒化膜と比べて誘電率は10倍以上の大きいチナニウムオキサイド(TiO2)を適用することによリ、セル静電容量を増加することができる。 
【図面の簡単な説明】
【００２３】
【図１】本発明のセルキャパシタの製造方法の第一の実施形態において、半導体基板上に形成されたゲート部上にポリシリコン蓄積ノードを形成する段階を示す工程断面図である。
【図２】図１のポリシリコン蓄積ノード上にチタニウムを堆積し、次いで、窒素雰囲気にさらせて熱処理することにより前記チタニウム膜をチタニウムナイトライド膜に変換する段階を示す工程断面図である。
【図３】図２のチタニウムナイトライド膜上にタンタラムペンタオキサイドを堆積し、次いで、酸素雰囲気中で熱処理することにより、タンタラムペンタオキサイド膜下部のチタニウムナイトライド膜をチタニウムオキサイドに変換させる段階を示す工程断面図である。
【図４】本発明のセルキャパシタの製造方法の第一の実施形態で製造したセルキャパシタにおいて、(a)タンタラムペンタオキサイド誘電体膜とシリコンオキシナイトライド膜とが直列に並んだセルキャパシタの等価回路を示す図である。（ｂ）タンタラムペンタオキサイド誘電体膜とチタニウムオキサイド及びタンタラムペンタオキサイドとの複合誘電体膜とが直列に並んだセルキャパシタの等価回路を示す図である。
【図５】本発明のセルキャパシタの製造方法の第二の実施形態において、ポリシリコン蓄積ノードの側面のみに、チタニウムナイトライド膜が残るようにチタニウムナイトライド膜をエッチバックする段階を示す工程断面図である。
【図６】図５で示した工程の後に、タンタラムペンタオキサイドを堆積し、酸素雰囲気で熱処理してチタニウムナイトライドをチタニウムオキサイドに変換し、次いで、ポリシリコン蓄積ノード上部にはシリコンオキシナイトライドを形成する段階を示す工程断面図である。
【図７】本発明のセルキャパシタの製造方法の第二の実施形態で製造したセルキャパシタにおいて、タンタラムペンタオキサイド誘電体膜と、並列に並んだチタニウムオキサイド膜とシリコンオキシナイトライド膜とが直列に並んだセルキャパシタの等価回路を示す図である。
【符号の説明】
【００２４】
１５ ポリシリコン蓄積ノード
１６ チタニウムナイトライド
１７ チタニウムオキサイド
１８ タンタラムペンタオキサイド
１９ プレート電極（プレートノード）
２０ チタニウムナイトライド
２１ タンタラムペンタオキサイド
２２ シリコンオキシナイトライド
２３ チタニウムオキサイド 
【図４】
2007329496.tif 000003
【図７】
2007329496.tif 000004
【図１】
2007329496.tif 000005
【図２】
2007329496.tif 000006
【図３】
2007329496.tif 000007
【図５】
2007329496.tif 000008
【図６】
2007329496.tif 000009