(57)【要約】【課題】リサイクル効率の高いデジタルカメラを提供する。【解決手段】撮影した画像枚数の確認を実施し（Ｓ２１）、画像ファイルを１つずつ転送し（Ｓ２２）、転送が終わるまで前述の確認したファイル数の回数、画像転送を繰り返す（Ｓ２３）。画像送出が完了し（処理Ｓ２３のＹｅｓ）、外部装置側から画像正常受領確認を外部Ｉ／Ｆを介して通知されると、画像データの蓄積されていた第２メモリの内容を消去する（Ｓ２４）。第２メモリの消去後、第１メモリの消去を行うプログラム部分をＲＡＭにコピーし展開する（Ｓ２５）。メモリに展開後、ＣＰＵはＲＡＭに展開されたプログラムを実行し、第１メモリの消去コマンドを実行、第１メモリを消去する（Ｓ２６）。【選択図】図４
2007251316.tif 000002
【特許請求の範囲】
【請求項１】
レンズを含む光学系により集光された被写体像からの反射光を電気信号に変換する固体撮像素子と、前記固体撮像素子からの信号をデジタル化および画像処理する画像処理部と、各デバイスの動作を制御するＣＰＵと、前記ＣＰＵのプログラムを保持する第１メモリと、前記画像処理された画像データを保持する第２メモリと、前記第２メモリに保持された画像データを外部インターフェースを介して送出する送出手段と、前記画像データを送出後に前記第１メモリもしくは前記第１メモリと前記第２メモリの両方の内容を消去する消去手段とを備えたことを特徴とするデジタルカメラ。
【請求項２】
前記送出手段の画像データの送出時に、第１メモリもしくは第２メモリの一部に画像送出フラグを書き込むことを特徴とする請求項１記載のデジタルカメラ。
【請求項３】
前記画像送出フラグにより画像送出の実行を検知した場合に、第１メモリもしくは前記第１メモリと第２メモリの両方を消去することを特徴とする請求項２記載のデジタルカメラ。
【請求項４】
前記画像送出フラグにより画像送出の実行を検知し、かつ第２メモリに画像が残っている場合に、前記画像送出の実行のみ可能としたことを特徴とする請求項２記載のデジタルカメラ。
【請求項５】
前記第１メモリに対して直接書き込みを行う書込手段を備えたことを特徴とする請求項１〜４のいずれか１項に記載のデジタルカメラ。
【請求項６】
筐体が開かれたことを検知する検知手段を備え、前記検知手段が筐体が開かれたことを検知すると、前記第１メモリに保持するプログラムを消去することを特徴とする請求項１〜５のいずれか１項に記載のデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラに関し、特に、リサイクル率の高い使い捨てデジタルカメラに関するものである。
【背景技術】
【０００２】
従来のデジタルカメラにおいては、例えば特許文献１に記載されるように、筐体が分解されたことを検知するフォトセンサを内部に持ち、内部画像データを画像データベースに転送時に分解されたことを通知し、画像閲覧時に警告通知を行うようにして、リサイクル率を上げる提案がされている。また、その実施例にはデジタルカメラの画像を画像データベースに転送し、インターネットを介して画像を見られるビジネスモデルが提案されている。しかしながら、分解されたデジタルカメラ画像を何の支障もなく閲覧可能なサービスを提供する海賊業者が現れた場合、十分なリサイクル率が得られない可能性がある。
【０００３】
また、特許文献２ではデジタルカメラ内で暗号化した画像データを保持し、暗号化データの復調機能は店舗のデータ復調機のみとしてリサイクルを図るものが提案されている。しかしながら、暗号化データを保持するため、通常の画像データよりもデータ量が多いため、高価なメモリの容量を増やすかあるいは撮影枚数を減らすなどの処置が必要となる。また枚数が多い場合に、データ転送に時間を要するため、撮影枚数が多い場合には使用者にストレスを感じさせることになってしまう。また、不正使用を目的として違法に使用される可能性がある。
【０００４】
また、特許文献３では、デジタルカメラが接続される装置からの暗号入力が適正であれば画像データを消去して、リサイクル効率を上げる提案がされている。しかしながら、暗号データの漏えいや違法解析等により十分なリサイクル率が得られない可能性がある。また、工場等で暗号入力を行わない限り、画像が消去できないため、失敗した撮影画像を使用者が消去できず、デジタルカメラの利点である、その場で確認し、駄目な写真を消すという恩恵を受けることができない。
【特許文献１】特許第３６０５００８号公報
【特許文献２】特開２０００−１９６９３１号公報
【特許文献３】特開２００３−３１９３１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、いわゆる使い捨てカメラと呼ばれるリサイクルデジタルカメラに関するものであり、前記技術の不具合を解決しながらリサイクル効率の高いデジタルカメラを提供することを目的とする。すなわち、従来例のごとく画像データの容量を増やすことなく、また店舗側の装置に特殊な機能を持たせずに、海賊業者によるリサイクル率の低下を防ぎ、かつ使用者が画像削除することを阻害せずにリサイクル率を上げるデジタルカメラを提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記の目的を達成するために、本発明に係る請求項１に記載したデジタルカメラは、レンズを含む光学系により集光された被写体像からの反射光を電気信号に変換する固体撮像素子と、固体撮像素子からの信号をデジタル化および画像処理する画像処理部と、各デバイスの動作を制御するＣＰＵと、ＣＰＵのプログラムを保持する第１メモリと、画像処理された画像データを保持する第２メモリと、第２メモリに保持された画像データを外部インターフェースを介して送出する送出手段と、画像データを送出後に第１メモリもしくは第１メモリと第２メモリの両方の内容を消去する消去手段とを備えた構成によって、画像送出後は店舗を介して返却することになり、また不正使用を目的として他への流出を防ぐことができる。
【０００７】
また、請求項２〜４に記載したデジタルカメラは、請求項１のデジタルカメラにおいて、送出手段の画像データの送出時に、第１メモリもしくは第２メモリの一部に画像送出フラグを書き込むこと、さらに、画像送出フラグにより画像送出の実行を検知した場合に、第１メモリもしくは第１メモリと第２メモリの両方を消去すること、さらに、画像フラグにより画像送出の実行を検知し、かつ第２メモリに画像が残っている場合に、画像送出の実行のみ可能とした構成によって、画像送出後の第１メモリの消去が実施される前に、デジタルカメラのシステムを停止されたとしても、その後の動作で本体プログラムが消去されて機能しないため、不正使用を目的として他への流出を防ぐことができる。
【０００８】
また、請求項５，６に記載したデジタルカメラは、請求項１〜４のデジタルカメラにおいて、第１メモリに対して直接書き込みを行う書込手段を備えたこと、また、筐体が開かれたことを検知する検知手段を備え、検知手段が筐体が開かれたことを検知すると、第１メモリに保持するプログラムを消去する構成によって、プログラムを消去した第１メモリに、新しくメモリを交換することなく本体プログラムを書き込みができ、交換によるコストおよび不良発生を防ぎ、また筐体が開かれた場合、本体プログラムを消去して本体プログラムの複製等を含み違法な再利用を回避でき、リサイクル効率を上げることができる。
【発明の効果】
【０００９】
本発明によれば、外部機器への画像送出後に本体プログラムを消去することでデジタルカメラの機能を停止し、これによりデジタルカメラの不正使用を回避し、かつリサイクル効率を高めることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１１】
図１は本発明の実施の形態におけるデジタルカメラの概略構成を示すブロック図である。なお、図１に示すブロック図は一般的なデジタルカメラと同様な構成であり、本発明に特有の構成ではない。
【００１２】
以下に、図１のブロック図を参照しながらデジタルカメラの構成について説明する。被写体からの光は光学系１を介して撮像素子２に入射される。なお、光学系は一般的に焦点距離や画角を調整可能するための撮像レンズ１ａ、絞り機能とシャッター機能を兼ねる絞り兼用シャッター１ｂ、赤外光等を除去する光学フィルタ１ｃで構成される。撮像レンズ１ａや絞り兼用シャッター１ｂはメカ系駆動回路３によって駆動される。被写体からの反射光は光学系１を介して撮像素子２によって電気信号に変換される。
【００１３】
タイミング信号発生回路４（ＴＧ）は撮像素子２を動作させるために必要なタイミング信号を発生し、撮像素子２を駆動可能なレベルまで撮像素子駆動回路５で増幅され撮像素子２に供給される。撮像素子２の出力は前置処理回路６に入力され、撮像素子２の出力ノイズ除去のためのＣＤＳ（相関二重サンプリング）回路や信号増幅のためのＡＧＣ回路によりアナログ処理され、Ａ／Ｄ変換器７に入力される。Ａ／Ｄ変換によりデジタル化された信号はいったん記憶するためのメモリとその信号を処理する撮像信号処理する回路を有する撮像信号処理回路８に入力される。
【００１４】
信号処理されたデータは媒体Ｉ／Ｆ９を通して、不揮発性メモリである第２メモリ１０に保存される。一般的には第２メモリ１０としてはＳＤメモリカード（登録商標）等に広く採用されているＮＡＮＤ型ＦlashＲＯＭが使われる。
【００１５】
これらのブロックはシステム制御を行うＣＰＵ１１によって制御される。ＣＰＵ１１は第１メモリ１２に記録された動作プログラムによって動作し、演算処理等はバス上に接続されたＲＡＭ１３をワーク領域として使用する。また、使用者の操作補助のための表示やデジタルカメラの状態を表す表示部１４への書き込みや、デジタルカメラの撮影開始を撮影者が制御するための撮影ボタンであるレリーズスイッチ１５を監視する。
【００１６】
なおレリーズスイッチ１５は、一般的に被写体に焦点を合わせるＡＦ（Ａuto-Ｆocus）動作を実行させる第１ストロークＳＷ１と本撮影を行う第２ストロークＳＷ２の２段階操作が可能である。第１ストロークＳＷ１が押されるところまでレリーズスイッチ１５を押した状態を半押し、第２ストロークＳＷ２が押されるところまでレリーズスイッチ１５を押し切った状態を全押しと言ったりする。
【００１７】
電源ブロック１６はすべてのブロックに電源を供給するブロックで、電源スイッチ（図示せず）のオンにより各ブロックに電源を供給し、電源スイッチのオフまたは非使用状態が続くとＣＰＵ１１によってオフされたりする。また、測距センサ１７は光学系１の焦点調整のために撮像素子２と被写体の明るさを測定する測距のセンサおよび回路で構成される。また、測光センサ１８は被写体の明るさを測定するための測光のセンサおよび回路で構成される。
【００１８】
第２メモリ１０に蓄えられた画像データは、外部Ｉ／Ｆ１９を介して送出手段により外部装置２０に送信される。外部Ｉ／Ｆ１９は汎用のインターフェース、例えばＵＳＢインターフェースやシリアルＡＴＡインターフェースやＲＳ２３２Ｃインターフェースや無線のＢlueＴooth（登録商標）等の公知のインターフェースで良い。もちろん、各社オリジナルの特殊インターフェースであっても良い。
【００１９】
なお、図１では第１メモリ１２と第２メモリ１０を別個に記載しているが、１つのメモリデバイスのメモリ空間を分割して、第１メモリ１２の領域と第２メモリ１０の領域を割り当てても良い。
【００２０】
また、図２は本発明の実施形態１におけるデジタルカメラの動作を示すフローチャートであり、図１を参照しながら説明する。
【００２１】
まず、電源投入時に、ＣＰＵ１１内部のタイマーが初期化される（Ｓ１）。このタイマーは非使用状態になった際に電源オフするためのタイマーである。次に、レリーズスイッチ１５が押されているかどうかの判定を行う（Ｓ２）。押されている場合（処理Ｓ２のＹｅｓ）、後述する撮像処理（Ｓ１０）を実行する。
【００２２】
レリーズスイッチ１５が押されていない場合（処理Ｓ２のＮｏ）、外部Ｉ／Ｆ１９を介して画像の送出要求があるか否か確認する（Ｓ３）。一般的にはＰＣ等の外部装置２０からデジタルカメラの外部Ｉ／Ｆ１９に対して、ステータス要求等が送られ、デジタルカメラ側がレディステータス等を外部装置２０に返答した場合に、画像要求コマンド等を受け取るが、ここではこの一連動作を画像送出要求という。
【００２３】
送出要求がある場合（処理Ｓ３のＹｅｓ）、後述する画像送出と第１メモリ１２の消去処理（Ｓ２０）を実行する。また、送出要求がない場合（処理Ｓ３のＮｏ）、最初に初期化したタイマーがタイムアウトになっているか否かを判定する（Ｓ４）。タイムアウトになっていない場合（処理Ｓ４のＮｏ）、再度レリーズスイッチ１５の確認を行う処理Ｓ２から実行し、タイムアウトの場合（処理Ｓ４のＹｅｓ）は処理を終了する。なお、この処理の終了直前に電源ブロック１６を制御し、電源オフ、あるいは各素子をスタンバイ状態にするスタンバイモードに移行するのが一般的である。
【００２４】
また、撮像処理（Ｓ１０）や画像送出と第１メモリ１２の消去処理（Ｓ２０）への移行は割り込みによって実施しても良い。
【００２５】
図３は本実施形態１の図２に示す撮像処理（Ｓ１０）のフローチャートであり、その動作について図１を参照しながら以下に説明する。なお、図３に示す動作は一般的な処理方法であり本発明に特有の方法ではない。
【００２６】
操作者が操作部の撮影開始としてレリーズスイッチ１５の第１ストロークＳＷ１を操作することにより本処理が開始される（Ｓ１１）。まず、測距センサ１７が動作を開始し、その出力がシステム制御を行うＣＰＵ１１に入力される（Ｓ１２）。ＣＰＵ１１は測距センサ１７の出力により焦点レンズの移動量を導出し、メカ系駆動回路３を介して撮像レンズ１ａの焦点調整用レンズを移動し合焦状態とする（Ｓ１３）。レンズの移動が完了したらＡＦＬock状態とし、以降焦点調整レンズは移動しない。
【００２７】
その後、第２ストロークＳＷ２が押されたことを検出するまでの間は測光センサ１８の出力を、システム制御を行うＣＰＵ１１に入力する（Ｓ１４）。第２ストロークＳＷ２が押されたことを検出したら（Ｓ１５）測光センサ１８の出力より被写体の明るさを検出し、その検出値に対する絞り値とシャッタースピードを導出する（Ｓ１６）。導出された露出条件により絞りとタイミング信号発生回路４の電子シャッタータイミングを設定して（Ｓ１７）撮像素子２の本露出撮像を行い（Ｓ１８）、撮像素子２の出力を読み出す（Ｓ１９）。
【００２８】
この読み出した撮像出力に対して前置処理回路６でＣＤＳ（相関二重サンプリング）処理やゲインコントロール等の信号処理を行い、Ａ／Ｄ変換器７によりデジタル信号に変換されて、撮像信号処理回路８に入力され、撮像信号処理回路８およびシステム制御を行うＣＰＵ１１により撮像出力から露出条件が再確認され、適正露出との誤差分を検出してシャッタースピードの設定を変更する。そして、変更後の露出条件により再度撮像素子２を露出し出力を読み出す。撮像素子２の出力はデジタル信号に変換され、撮像信号処理回路８によって特定フォーマットへの変換処理がされた後、媒体Ｉ／Ｆ９を介して第２メモリ１０に撮像画像信号が記録される。
【００２９】
また、図４は本実施形態１の図２に示す画像送出と第１メモリの消去処理（Ｓ２０）のフローチャートであり、その動作について図１を参照しながら以下に説明する。本処理では従来の画像送出の実行以外に本発明の特徴である画像転送後に第１メモリ１２の消去手段による消去処理が追加されている。
【００３０】
図４に示すフローチャートでは、まず画像枚数の確認を実施している（Ｓ２１）。これは図１の媒体Ｉ／Ｆ９を介して第２メモリ１０のファイル数を確認し、バスを介してシステム制御のＣＰＵ１１にファイル数を送出することにより行う。
【００３１】
次に、画像ファイルを１つずつ転送し（Ｓ２２）、転送が終わるまで前述の確認したファイル数の回数、画像転送を繰り返す（Ｓ２３）。これは媒体Ｉ／Ｆ９からいったんバス上のＲＡＭ１３に転送し、外部Ｉ／Ｆ１９を介して外部装置２０に転送しても良いし、ＣＰＵ１１からの命令により媒体Ｉ／Ｆ９と外部Ｉ／Ｆ１９をダイレクトにＤＭＡ転送により画像を送出させても良い。
【００３２】
なお、本実施形態１では最初に画像数を確認し、画像数が完了するまで画像転送を繰り返す構成としたが、一画像送出ごとに残画像確認を実施し、残画像があれば送出を実行し、残画像がなくなった場合に処理を終了するようにしても良い。
【００３３】
画像送出が完了し（処理Ｓ２３のＹｅｓ）、外部装置２０側から画像正常受領確認を外部Ｉ／Ｆ１９を介して通知されると、ＣＰＵ１１の命令により媒体Ｉ／Ｆ９を介して、画像データの蓄積されていた第２メモリ１０の内容を消去する（Ｓ２４）。
【００３４】
なお、本実施形態１では、全ての画像送出後、一括して第２メモリ１０を消去する構成としたが、一画像送出毎に送出した画像ファイルの消去を実施しても良い。また、ここでは画像データを送出後に消去するフローチャートとしたが、工場に返却後に画像を消去しても良い。
【００３５】
第２メモリ１０の消去後、さらに第１メモリ１２を消去するために、第１メモリ１２の消去を行うプログラム部分をＲＡＭ１３にコピーし展開させている（Ｓ２５）。ＣＰＵ１１は一般にベクタアドレスに書かれたアドレスの命令を順次実行していくが、メモリに展開後、ベクタアドレスをＲＡＭ１３のアドレスにしてやればＣＰＵ１１はＲＡＭ１３上に展開されたプログラムを実行していく。ＲＡＭ１３上には第１メモリ１２を消去するプログラムが展開されているため、ＣＰＵ１１は第１メモリ１２の消去コマンドを実行し、第１メモリ１２を消去する（Ｓ２６）。
【００３６】
なお、これを実現するために第１メモリ１２はＦlashＲＯＭ等の電気的に消去，書き込みが可能な半導体素子とする。また、第１メモリ１２の消去後本処理を終了としているが、電池のリサイクルという観点では終了前に電源をオフまたは各デバイスをスタンバイモードにしても良い。
【００３７】
本処理をすることにより画像転送後、実行プログラムが消去されるため、デジタルカメラとして機能しなくなり海賊業者に流出することなく、デジタルカメラはユーザーから店舗を介して工場へと返却される確率が高くなる。
【００３８】
また、図５に示すフローチャートは、前述した図４のフローチャートに対して画像枚数の確認後、画像送出フラグを立てる処理Ｓ２７が追加されている。具体的には図１に示すＣＰＵ１１が第１メモリ１２のフラグ書き込み領域、または第２メモリ１０のフラグ書き込み領域にデータ書き込みを行う。最も単純な方法としては出荷時にフラグ書き込み領域を「０」にしておき、フラグ書き込み時は、これを「１」に書き換える。
【００３９】
なお、ビット不良等がある場合もあるので１ビットでなく、数ビットを割り当てても良い。なお、第１メモリ１２もしくは第２メモリ１０にフラグ書き込み領域を設けたが、例えばデジタルカメラの調整データを蓄えておく、ＥＥＰＲＯＭ等の不揮発性メモリを第１，第２メモリ１２，１０とは別に持っている場合は、その不揮発性メモリにフラグを書き込んでも良い。
【００４０】
以上のように、画像送出フラグを不揮発性メモリに保持することにより、不正使用を目的としたユーザーによって第１メモリ１２の消去前に電源を切断されても、次回起動時に画像送出が実行されたか否かが判別可能となり、第１メモリ１２の消去処理が開始可能となる。
【００４１】
図６は本発明の実施形態２におけるデジタルカメラの動作を示すフローチャートであり、図１を参照しながら説明する。また、本実施形態２においては、図６に示すように、前述の図２に示すフローチャートにおいて最初にＣＰＵ１１は画像フラグ領域から画像フラグの読み込みを実施し（Ｓ３１）、読み込んだ画像送出フラグから画像送出が実行されたか否かを判定する（Ｓ３２）。本判定により画像送出が実行されていた場合（処理Ｓ３２Ｙｅｓ）、直ちに第１メモリ１２の消去用のプログラムをＲＡＭ１３に展開し（Ｓ３５）、前述と同様にＲＡＭ１３上に展開したプログラムを実行し、第１メモリ１２の消去処理を実施する（Ｓ３６）。
【００４２】
画像送出フラグが立っていない場合（処理Ｓ３２のＮｏ）、図２に示すフローチャートと同様に通常のレリーズスイッチ１５の操作、あるいは画像送出要求の指示をタイムアウトが発生するまで待ちつづけ（処理Ｓ１〜処理Ｓ４）、レリーズスイッチ１５の操作が行われた場合（処理Ｓ２のＹｅｓ）、図３に示す撮像処理を、画像送出要求を受けた場合（処理Ｓ３のＹｅｓ）、図４に示す画像送出と第１メモリ１２の消去処理を実行する。
【００４３】
このように画像送出後は、不正使用を目的とした操作あるいは異常な動作により第１メモリ１２が正常に消去されなかった場合でもシステム制御を行う本体プログラムを消去可能なので、デジタルカメラが工場に返却される確率をより高くすることができる。
【００４４】
また、図７に示すフローチャートは、前述した図６のフローチャートにおいて画像送出フラグが立っていた場合（Ｓ３２のＹｅｓ）、第１メモリ１２の消去処理（Ｓ３５）を行う前に、以下の処理を追加したものである。すなわち、媒体Ｉ／Ｆ９を介して第２メモリ１０の画像ファイルの有無確認を実施し（Ｓ３３）、残画像があるか否かを確認し（Ｓ３４）、残画像がない場合（処理Ｓ３４のＮｏ）は、第１メモリ１２の消去処理を実施する。
【００４５】
しかし、残画像がある場合（処理Ｓ３４のＹｅｓ）は、画像送出要求の有無を確認する処理を実行する（Ｓ３７）。画像送出の有無の確認により画像送出要求がある場合（処理Ｓ３７のＹｅｓ）、画像送出と第２メモリ１０の消去処理を実行して終了すると、第１メモリ１２の消去処理を行う（Ｓ２０）。また、画像送出の要求がない場合（処理Ｓ３７のＮｏ）、そのまま処理を終了する。したがって、最初の画像送出フラグの判定により画像送出が実施された場合は、撮像処理は実施されない。
【００４６】
以上のように、停電や故障等のトラブルで外部装置２０への画像送出が途中で終了してしまった場合でも、残画像を送出可能となるので、正規な使用者への被害を防ぐことができる。
【００４７】
なお、本実施形態２は、第１メモリ１２に保持された、画像送出以外の本体プログラム部分を消去する構成として、海賊業者からの不正な不揮発性メモリの内容読み出しを防ぐ構成としても良い。すなわち、残画像ありと判断された後で画像送出要求の有無判別前に、画像送出以外の本体プログラム部分を消去実行するプログラムをＲＡＭ１３に展開し、画像送出以外の本体プログラム部分を消去する構成としても良い。
【００４８】
図８は本発明の実施形態３におけるデジタルカメラの一部分の概略構成を示すブロック図であり、図８では図１に示したブロック図の撮像関連の構成は省略し、第１メモリ１２に直接書き込みを行う書込手段のオンボード書き込みＩ／Ｆ２１に関連する部分のみの記述している。
【００４９】
図８において、オンボード書き込みＩ／Ｆ２１はＣＰＵ１１や第１メモリ１２やＲＡＭ１３の持つ、アドレスバス幅およびデータバス幅で決定する本数のバス信号ラインとチップセレクト信号，ライト信号，リード信号等の制御信号をオンボードＦＲＯＭ書き込み装置２２と接続するためのコネクタまたは端子と、タイミング発生装置２３から送出される第１メモリＫＩＬＬ信号と接続するためのコネクタまたは端子と、デジタルカメラの電源投入時システムをリセットするためのリセットＩＣ２４から出力されるリセット信号をオンボードＦＲＯＭ書き込み装置２２に供給するコネクタまたは端子と、ＣＰＵ１１のポートから出力されるＲＯＭセレクト信号をオンボードＦＲＯＭ書き込み装置２２に供給するコネクタまたは端子から構成される。
【００５０】
以下の説明では第１メモリ１２およびオンボードＦＲＯＭ書き込み装置２２のマスターＲＯＭ２５はリセット状態でバスラインおよび制御信号がハイインピーダンス（以下、Ｈｉ−Ｚという）状態になるデバイスとする。
【００５１】
なお、前述した以外の不揮発性メモリを使用する場合には、不揮発性メモリをバスからＨｉ−Ｚ状態で切り離せるように不揮発性メモリとバスの間に３ステートのバッファを設けて実現しても良い。
【００５２】
まず、デジタルカメラの電源投入時、デジタルカメラのリセットＩＣ２４から一定期間リセット信号が出力され、全ての図８に示すデバイスはリセット状態となる。電源投入後、数ミリ〜数１０ミリ秒経過後にリセット出力は解除される。なお、第１メモリ１２およびマスターＲＯＭ２５にはＯＲゲートを介してリセット信号が供給され、リセットＩＣ２４のリセット信号またはタイミング発生装置２３のＲＯＭＫＩＬＬ信号（マスターＫＩＬＬ信号、第１メモリＫＩＬＬ信号）の一方が出力された場合にリセット状態つまりバスラインおよび制御信号はＨｉ−Ｚ状態となり、信号的に接続されていない状態となる。
【００５３】
リセットＩＣ２４の出力が解除されると、まずタイミング発生装置２３は第１メモリＫＩＬＬ信号を出力し第１メモリ１２を接続していない状態にする。これによりＣＰＵ１１はアドレスバス，データバスからＨｉ−Ｚ状態により切り離された第１メモリ１２ではなくマスターＲＯＭ２５のプログラムを実行する。
【００５４】
マスターＲＯＭ２５には図９に示すフローチャートを実行するプログラムが書かれており、マスターＲＯＭ２５内に保持されている「第１メモリ書き込み用プログラム」が第１メモリ１２に書き込まれる。
【００５５】
以下に、図９に示すフローチャートについて、図８を参照しながら説明する。マスターＲＯＭ２５内の「第１メモリ書き込み用プログラム」保持領域のプログラムをデジタルカメラ内のＲＡＭ１３に展開する（Ｓ４１）。次に、マスターＲＯＭ２５内の「ＲＡＭ→第１メモリ転送プログラム」保持領域のプログラムをデジタルカメラ内のＲＡＭ１３に展開する（Ｓ４２）。この時点で２つのプログラムがＲＡＭ１３内に展開されている。
【００５６】
次に、ＣＰＵ１１が実行するベクタアドレスをＲＡＭ１３に展開した「ＲＡＭ→第１メモリ転送プログラム」の開始アドレスに設定し、以降ＲＡＭ１３上に展開されたプログラムが実行される（Ｓ４３）。次に、ＲＯＭセレクト信号をオンにする（Ｓ４４）。ここまでタイミング発生装置２３からは第１メモリＫＩＬＬ信号が出力されているが、ＲＯＭセレクト信号をオンにすることでマスターＫＩＬＬ信号が出力され、第１メモリ１２はＨｉ−Ｚ状態からバス接続状態へ、またマスターＲＯＭ２５はバス接続状態からＨｉ−Ｚ状態となる。これによりＣＰＵ１１は第１メモリ１２の書き込みが実行できる状態になる。そして、ＣＰＵ１１はＲＡＭ１３に展開されている「第１メモリ書き込み用のプログラム」を第１メモリ１２に書き込み（Ｓ４５）、この書き込みの完了により処理を終了する。
【００５７】
以上のことにより、使用者によって画像が送出され、第１メモリ１２の内容が消去されたデジタルカメラが店舗を介して工場へ送付された際、デジタルカメラ内の基板に実装された第１メモリ１２を取り外し、プログラム書き込み済みの別の第１メモリ１２を再度取り付けることなく、第１メモリ１２にプログラムの再書き込みを行って、出荷できるので、リサイクルの経費を少なくし、また取り外し取り付け工程による不良の発生を抑えることができる。
【００５８】
図１０は本発明の実施形態４におけるデジタルカメラの解体を検知する構成の概略を示す模式図であり、図１１は解体を検知する回路例を示す図である。
図１０，図１１を参照しながら本実施形態４を説明する。
【００５９】
図１０に示すように、筐体解体検知スイッチ３１はデジタルカメラの裏蓋２９を閉じると押され、裏蓋２９を開くと開放されるように、デジタルカメラ内部に配置されている。本実施形態４では回路基板３０上に位置し、かつ裏蓋２９で押される位置に配置しているが、筐体が開かれたことが検知できればどこに配置しても良い。
【００６０】
また、図１１に示す回路例のように、筐体解体検知スイッチ３１は抵抗によりプルアップされており、筐体が閉じられ筐体解体検知スイッチ３１が押された状態では「Ｌow」レベルがＣＰＵ１１に入力されている。いったん筐体が開かれるとＣＰＵ１１の入力はＧＮＤからの接続が切り離されるため、抵抗を介して電源電圧まで引っ張られ、「Ｈigh」レベルがＣＰＵ１１に入力される。ＣＰＵ１１の割り込み入力は一般に入力信号のエッジを検出するため、「Ｈigh」に切り替わると同時に図１２に示す筐体解体検知割り込み処理が開始される。
【００６１】
なお、本実施形態４では「Ｈigh」に切り変わる瞬間としたが、「Ｌow」に切り替わる瞬間に動作するＣＰＵ１１を使用する場合には筐体解体検知スイッチ３１の接続された電源とＧＮＤを逆としてやれば良い。
【００６２】
また、最近のデジタルカメラは一般的に電源スイッチ操作後、撮影できるまでの時間を高速にするため、電源スイッチでオフしても実際にはＩＤＬＥモード（ＣＰＵ１１のシステムクロックを維持または低速にして動作させたまま、それ以外のシステム全体を停止し、電源オン割り込みですぐにシステム全体を復帰させる、高速復帰可能かつ超低消費電力の待機状態）に移行する構成のものがある。本実施形態４では、このようなシステムを想定して、割り込み入力に筐体解体検知スイッチ３１を接続しているが、完全に装置の電源をオフしてしまう構成の場合は、本筐体解体検知スイッチ３１または電源スイッチでシステム電源をオンする構成とし、本筐体解体検知スイッチ３１が押された場合は、図１２に示す割り込み処理の内容を実施してやれば良い。また、本実施形態４では筐体解体検知スイッチ３１により解体を検出しているが、受光素子を筐体内部に配置し、光を検知した場合に割り込み処理を実行する構成としても良い。
【００６３】
次に、図１２に示す筐体解体検知割り込み処理について説明する。まず、ＩＤＬＥモードか否かの判断を実施し（Ｓ４６）、ＩＤＬＥモードの場合（処理Ｓ４６のＹｅｓ）、通常モード（システムクロックを通常速度に復帰し、かつ停止させていたシステム全体を復帰）に復帰させる（Ｓ４７）。ここで前述したＩＤＬＥモードを使用した装置を例として示しているが、前述したように筐体解体検知スイッチ３１によりシステム電源をオンする構成の場合は、本フローチャートの処理Ｓ４６，処理Ｓ４７は必要ない。
【００６４】
次に、図１に示す第１メモリ１２のプログラム領域の第１メモリ消去プログラム部分をＲＡＭ１３に展開し（Ｓ４８）、ベクタアドレスをＲＡＭ１３上に展開したアドレスとし、第１メモリ１２の消去を実行し（Ｓ４９）、終了する。
【００６５】
なお、工場での生産時に筐体開放状態において電源を投入する場合は、最初に第１メモリ１２の消去プログラムが実行されないように、出荷時まで本割り込みが機能しないように、最初に裏蓋が閉じられた時に、筐体を閉じたことを示す初期フラグを不揮発性メモリに書き込み、本初期フラグが立てられている時のみ、第１メモリ１２の消去が行われるように、第１メモリ１２の消去処理前に初期フラグの検出を実施し、初期フラグが検出されない場合は割り込み処理を実施しない処理を追加しても良い。
【００６６】
以上の構成により、筐体が開かれた場合、本体プログラムを消去して、海賊業者による、不揮発性メモリの取り外しによる本体プログラムの複製、および本体プログラムを消去したデジタルカメラへの複製プログラムの書き込み等による、違法な再利用を回避して、リサイクル効率を上げることができる。
【産業上の利用可能性】
【００６７】
本発明に係るデジタルカメラは、外部機器への画像送出後に本体プログラムを消去してデジタルカメラの機能を停止し、これによりデジタルカメラの不正使用を回避し、かつリサイクル効率を高めることができ、リサイクル率の高い使い捨てデジタルカメラとして有用である。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施の形態におけるデジタルカメラの概略構成を示すブロック図
【図２】本発明の実施形態１におけるデジタルカメラの動作を示すフローチャート
【図３】本実施形態１の図２に示す撮像処理（Ｓ１０）のフローチャート
【図４】本実施形態１の図２に示す画像送出と第１メモリの消去処理（Ｓ２０）のフローチャート
【図５】本実施形態１の図４に示す画像枚数の確認後の画像送出フラグを立てる処理Ｓ２７を追加したフローチャート
【図６】本発明の実施形態２におけるデジタルカメラの動作を示すフローチャート
【図７】本実施形態２の図６に示す動作に残画像の有無を確認する処理を追加したフローチャート
【図８】本発明の実施形態３におけるデジタルカメラの一部分の概略構成を示すブロック図
【図９】本実施形態３における消去したメモリ書き込み用プログラムの再書き込み処理を示すフローチャート
【図１０】本発明の実施形態４におけるデジタルカメラの解体を検知する構成の概略を示す模式図
【図１１】本実施形態４におけるデジタルカメラの解体を検知する回路例を示す図
【図１２】本実施形態４におけるデジタルカメラの筐体解体検知割り込み処理を示すフローチャート
【符号の説明】
【００６９】
１  光学系
２  撮像素子
３  メカ系駆動回路
４  タイミング信号発生回路
５  撮像素子駆動回路
６  前置処理回路
７  Ａ／Ｄ変換器
８  撮像信号処理回路
９  媒体Ｉ／Ｆ
１０  第２メモリ
１１  ＣＰＵ
１２  第１メモリ
１３  ＲＡＭ
１４  表示部
１５  レリーズスイッチ
１６  電源ブロック
１７  測距センサ
１８  測光センサ
１９  外部Ｉ／Ｆ
２０  外部装置
２１  オンボード書き込みＩ／Ｆ
２２  オンボードＦＲＯＭ書き込み装置
２３  タイミング発生装置
２４  リセットＩＣ
２５  マスターＲＯＭ
２９  裏蓋
３０  回路基板
３１  筐体解体検知スイッチ
【図１】
2007251316.tif 000003
【図２】
2007251316.tif 000004
【図３】
2007251316.tif 000005
【図４】
2007251316.tif 000006
【図５】
2007251316.tif 000007
【図６】
2007251316.tif 000008
【図７】
2007251316.tif 000009
【図８】
2007251316.tif 000010
【図９】
2007251316.tif 000011
【図１０】
2007251316.tif 000012
【図１１】
2007251316.tif 000013
【図１２】
2007251316.tif 000014