(57)【要約】【課題】配線形成工程で実行される平坦化処理の際の配線形成層の平坦性の確保と、配線とダミー配線との間の容量の低減化による回路シミュレーションの高精度化を図ることができるようにした半導体装置を提供する。【解決手段】Ｎ＋１層目の信号配線形成層１３には、Ｎ＋１層目の信号配線１７〜２０と上面において面一、かつ、信号配線１７〜２０よりも厚みが薄いダミー配線４４を形成する。Ｎ層目の信号配線層１１についても同様である。【選択図】図１
2007258328.tif 000002
【特許請求の範囲】
【請求項１】
配線と、
該配線と上面において面一、かつ、該配線よりも薄いダミー配線
を有することを特徴とする半導体装置。
【請求項２】
配線と、該配線と上面において面一、かつ、該配線よりも薄いダミー配線を形成し、
平坦化処理工程時の平坦化処理により該ダミー配線を除去している
ことを特徴とする半導体装置。
【請求項３】
絶縁膜に、配線用溝と、該配線用溝よりも浅いダミー配線用溝を形成する工程と、
前記配線用溝及び前記ダミー配線用溝に配線材料を埋め込み、ダミー配線が残るように平坦化処理を行う工程
を有することを特徴とする半導体装置の製造方法。
【請求項４】
絶縁膜に、配線用溝と、該配線用溝よりも浅いダミー配線用溝を形成する工程と、
前記配線用溝及び前記ダミー配線用溝に配線材料を埋め込み、ダミー配線が残らないように平坦化処理を行う工程
を有することを特徴とする半導体装置の製造方法。
【請求項５】
前記配線用溝は、前記配線用溝を形成する部分に前記配線用溝よりも浅い溝を形成した後、前記ダミー配線用溝を形成する際に、前記浅い溝を深くして形成することを特徴とする請求項３又は４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線形成工程で実行される平坦化処理の際に配線形成層の平坦性を確保するためにダミー配線を利用する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置の配線形成工程で実行される平坦化処理の際に、配線形成層の平坦性を確保する方法として、配線形成層にダミー配線を配置する方法がある。このように、配線形成層にダミー配線を配置する場合、ダミー配線パターンは、通常、ＣＡＤ（computer aided design）装置において一定のアルゴリズムの下に自動作成される。
【０００３】
図１０〜図１２はＣＡＤ装置によるダミー配線パターンの作成原理を説明するための概略図であり、ＣＡＤ装置で作成される各種のパターンを示しているが、ここでは、Ｎ＋１層目の信号配線形成層にダミー配線を配置する場合を例にしている。但し、Ｎは１以上の整数であり、Ｎ＋１は形成可能な信号配線形成層の数である。
【０００４】
図１０中、１〜３はＮ層目の信号配線パターン、４〜７はＮ＋１層目の信号配線パターン、８、９はスルーホール配線パターンである。ここで、ＣＡＤ装置がＮ＋１層目の信号配線形成層に配置するダミー配線を作成する場合のアルゴリズムは、Ｎ層目の信号配線パターン１〜３は考慮せず、Ｎ＋１層目の信号配線パターン４〜７のみを考慮するものであり、まず、製造プロセスルールに従い、例えば、図１１に示すように、全面にダミー配線パターン１０を発生する。
【０００５】
次に、ＣＡＤ装置は、図１２に示すように、全面に発生させたダミー配線パターン１０のうち、Ｎ＋１層目の信号配線パターン４〜７に干渉するダミー配線パターン１０、即ち、Ｎ＋１層目の信号配線パターン４〜７と重なり、あるいは、近接するダミー配線パターン１０を除去し、残ったダミー配線パターン１０を原図のデータとマージして、レチクル露光データ処理に進むことになる。
【０００６】
図１３は従来の半導体装置の一例の一部分を示す概略図であり、（Ａ）は概略的平面図、（Ｂ）は（Ａ）のＸ１−Ｘ１線に沿った概略的断端面図である。図１３に示す従来の半導体装置は、図１２に示すパターンに基づいて製造されたものであり、図１３では、Ｎ層目の信号配線形成層１１と、Ｎ層目の信号配線形成層１１上のスルーホール配線形成層１２と、Ｎ＋１層目の信号配線形成層１３の部分のみを示している。
【０００７】
図１３中、１４〜１６は図１２に示すＮ層目の信号配線パターン１〜３に基づいて作成されたＮ層目の信号配線、１７〜２０は図１２に示すＮ＋１層目の信号配線パターン４〜７に基づいて作成されたＮ＋１層目の信号配線、２１、２２は図１２に示すスルーホール配線パターン８、９に基づいて作成されたスルーホール配線、２３は図１２に示すダミー配線パターン１０に基づいて作成されたダミー配線、２４、２５は絶縁膜である。
【０００８】
図１４及び図１５は図１３に示す従来の半導体装置の製造方法を示す概略的断端面図であり、図１３（Ａ）のＸ１−Ｘ１線に沿った部分に相当する部分の断端面を示している。ここで、図１４（Ａ）は図１３に示す従来の半導体装置の製造工程の途中状態を示しており、絶縁膜２４及びスルーホール配線２１、２２からなるスルーホール配線形成層１２上に絶縁膜２５が形成された状態を示している。
【０００９】
本例では、次に、図１４（Ｂ）に示すように、絶縁膜２５上にレジスト２６が形成され、このレジスト２６の上方にレチクル２７が配置され、レジスト２６に対する露光が行われる。レチクル２７には、信号配線１７〜２０のパターン２８〜３１及びダミー配線２３のパターン３２が形成されている。
【００１０】
次に、図１４（Ｃ）に示すように、レジスト２６のエッチング処理による加工が行われ、レジスト２６に信号配線１７〜２０のパターン３３〜３６及びダミー配線２３のパターン３７が形成される。
【００１１】
次に、レジスト２６をマスクとして、絶縁膜２５のエッチング処理による加工が行われ、図１５（Ａ）に示すように、信号配線１７〜２０を形成するための溝３８〜４１及びダミー配線２３を形成するための溝４２が形成され、更に、レジスト２６が除去される。
【００１２】
次に、図１５（Ｂ）に示すように、信号配線１７〜２０を形成するための溝３８〜４１及びダミー配線２３を形成するための溝４２に対して配線材料４３の埋め込み処理が行われ、その後、図１５（Ｃ）に示すように、平坦化処理が行われ、信号配線１７〜２０及びダミー配線２３が形成され、図１３に示す従来の半導体装置の状態となる。
【００１３】
なお、スルーホール配線２１、２２を形成するための溝と信号配線１７、１９を形成するための溝３８、４０とを連続して形成し、これらスルーホール配線２１、２２を形成するための溝及び信号配線１７、１９を形成するための溝３８、４０に配線材料４３を埋め込んで平坦化する方法や、信号配線１７、１９を形成するための溝３８、４０を形成した後、スルーホール配線２１、２２を形成するための溝を形成し、これらスルーホール配線２１、２２を形成するための溝及び信号配線１７、１９を形成するための溝３８、４０に配線材料４３を埋め込んで平坦化する方法もある。
【特許文献１】特開平４−２８３９３２号公報
【特許文献２】特開平４−２８７３２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
図１３に示す従来の半導体装置では、例えば、信号配線１６とダミー配線２３との間に容量Ｃ１〜Ｃ３が付くと共に、信号配線１７、１８、２０とダミー配線２３との間に容量Ｃ４〜Ｃ６が付いてしまうが、回路シミュレーションを行う場合には、これら容量Ｃ１〜Ｃ６を考慮しなければ、高精度の回路シミュレーションを行うことができず、狙った性能を得ることができない。
【００１５】
しかしながら、前述のように、ダミー配線パターンは、ＣＡＤ装置のデータ処理により自動配置されるのが一般的であるため、設計者は、あらかじめダミー配線の位置を予測することができず、信号配線とダミー配線との間の容量を正確に予測することができない。このため、信号配線とダミー配線との間の容量を考慮した高精度の回路シミュレーションを行うことができず、これがクリティカルなパスに影響し、狙った性能が得られないことが、しばしば起こるという問題点があった。
【００１６】
本発明は、かかる点に鑑み、配線形成工程で実行される平坦化処理の際の配線形成層の平坦性の確保と、配線とダミー配線との間の容量の低減化による回路シミュレーションの高精度化を図ることができるようにした半導体装置及びその製造方法を提供することを第１の目的とし、配線形成工程で実行される平坦化処理の際の配線形成層の平坦性の確保と、配線とダミー配線との間の容量の除去による回路シミュレーションの高精度化を図ることができるようにした半導体装置及びその製造方法を提供することを第２の目的とする。
【課題を解決するための手段】
【００１７】
本発明中、第１の発明は、半導体装置の発明であり、配線と、該配線と上面において面一、かつ、該配線よりも薄いダミー配線を有するものである。
【００１８】
本発明中、第２の発明は、半導体装置の発明であり、配線と、該配線と上面において面一、かつ、該配線よりも薄いダミー配線を形成し、平坦化処理工程時の平坦化処理により該ダミー配線を除去しているものである。
【００１９】
本発明中、第３の発明は、半導体装置の製造方法の発明であり、絶縁膜に、配線用溝と、該配線用溝よりも浅いダミー配線用溝を形成する工程と、前記配線用溝及び前記ダミー配線用溝に配線材料を埋め込み、ダミー配線が残るように平坦化処理を行う工程を有するものである。
【００２０】
本発明中、第４の発明は、半導体装置の製造方法の発明であり、絶縁膜に、配線用溝と、該配線用溝よりも浅いダミー配線用溝を形成する工程と、前記配線用溝及び前記ダミー配線用溝に配線材料を埋め込み、ダミー配線が残らないように平坦化処理を行う工程を有するものである。
【発明の効果】
【００２１】
本発明中、第１の発明の半導体装置によれば、ダミー配線を有しているので、平坦化処理の際の配線形成層の平坦性を確保することができる。また、ダミー配線は、配線と上面において面一、かつ、配線よりも薄いので、ダミー配線とその下方の配線との距離が大きくなり、ダミー配線とその下方の配線との間の容量が低減する。また、ダミー配線とその横方向の配線との対向面積が小さくなり、ダミー配線とその横方向の配線との間の容量が低減する。したがって、配線とダミー配線との間の容量の低減化による回路シミュレーションの高精度化を図ることができる。
【００２２】
本発明中、第２の発明の半導体装置によれば、平坦化処理工程時にはダミー配線は存在しているので、平坦化処理の際の配線形成層の平坦性を確保することができる。また、第２の発明の半導体装置の完成時には、ダミー配線は存在しないので、配線とダミー配線との間の容量の除去による回路シミュレーションの高精度化を図ることができる。
【００２３】
本発明中、第３の発明の半導体装置の製造方法によれば、絶縁膜に、配線用溝と、該配線用溝よりも浅いダミー配線用溝を形成し、前記配線用溝及び前記ダミー配線用溝に配線材料を埋め込み、ダミー配線が残るように平坦化処理を行うとしているので、第１の発明の半導体装置を製造することができる。
【００２４】
本発明中、第４の発明の半導体装置の製造方法によれば、絶縁膜に、配線用溝と、該配線用溝よりも浅いダミー配線用溝を形成し、前記配線用溝及び前記ダミー配線用溝に配線材料を埋め込み、ダミー配線が残らないように平坦化処理を行うとしているので、第２の発明の半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００２５】
（本発明の半導体装置の第１実施形態）
図１は本発明の半導体装置の第１実施形態の一部分を示す概略図であり、（Ａ）は概略的平面図、（Ｂ）は（Ａ）のＸ２−Ｘ２線に沿った概略的断端面図である。本発明の半導体装置の第１実施形態は、図１３に示す従来の半導体装置が有するダミー配線２３の代わりに、信号配線１７〜２０と上面において面一、かつ、信号配線１７〜２０よりも厚みが薄いダミー配線４４を形成し、その他については、図１３に示す従来の半導体装置と同様に構成したものである。
【００２６】
本発明の半導体装置の第１実施形態によれば、ダミー配線４４を有しているので、信号配線１７〜２０の形成工程で実行される平坦化処理の際の信号配線形成層１３の平坦性を確保することができる。
【００２７】
また、ダミー配線４４は、信号配線１７〜２０と上面において面一、かつ、信号配線１７〜２０よりも厚みが薄いので、ダミー配線４４とその下方の信号配線１６との距離が大きくなり、ダミー配線４４とその下方の信号配線１６との間の容量Ｃ７、Ｃ８、Ｃ９は小さくなる。また、ダミー配線４４とその横方向の信号配線１７、１８、２０との対向面積が小さくなり、ダミー配線４４とその横方向の信号配線１７、１８、２０との間の容量Ｃ１０、Ｃ１１、Ｃ１２は小さくなる。したがって、回路シミュレーションの高精度化を図ることができる。
【００２８】
なお、本発明の半導体装置の第１実施形態では、Ｎ＋１層目の信号配線形成層１３にダミー配線４４を形成した場合について説明したが、Ｎ層目の信号配線形成層１１にダミー配線を形成する場合にも、信号配線１６と上面において面一、かつ、信号配線１６よりも厚みが薄いダミー配線を形成することができる。
【００２９】
（本発明の半導体装置の製造方法の第１実施形態）
図２〜図４は本発明の半導体装置の製造方法の第１実施形態を示す概略的断端面図である。本発明の半導体装置の製造方法の第１実施形態は、図１に示す本発明の半導体装置の第１実施形態を製造する場合であり、図２〜図４では、図１（Ａ）のＸ２−Ｘ２線に沿った部分に相当する部分の断端面を示している。
【００３０】
図２（Ａ）は図１に示す本発明の半導体装置の第１実施形態の製造工程の途中状態を示しており、絶縁膜２４及びスルーホール配線２１、２２からなるスルーホール配線形成層１２上に絶縁膜２５を形成した状態を示している。
【００３１】
本発明の半導体装置の製造方法の第１実施形態では、次に、図２（Ｂ）に示すように、絶縁膜２５上にレジスト２６を形成し、更に、信号配線１７〜２０のパターン２８〜３１を形成したレチクル４５を用意し、このレチクル４５を絶縁膜２５の上方に配置し、レジスト２６に対して露光を行う。
【００３２】
次に、図２（Ｃ）に示すように、レジスト２６のエッチング処理による加工を行ない、レジスト２６に信号配線１７〜２０のパターン３３〜３６を形成する。次に、図３（Ａ）に示すように、レジスト２６をマスクとして、絶縁膜２５のエッチング処理による加工を行い、信号配線１７〜２０を形成する部分に信号配線１７〜２０を形成するために必要な溝よりも浅い溝４６〜４９を形成する。
【００３３】
次に、図３（Ｂ）に示すように、ダミー配線４４のパターン３２を形成したレチクル５０を用意し、このレチクル５０をレジスト２６の上方に配置し、レジスト２６に対して露光を行う。次に、図３（Ｃ）に示すように、レジスト２６のエッチング処理による加工を行ない、レジスト２６にダミー配線４４のパターン３７を形成する。
【００３４】
次に、レジスト２６をマスクとして、絶縁膜２５のエッチング処理による加工を行い、図４（Ａ）に示すように、ダミー配線４４を形成するための溝５１を形成すると共に、信号配線１７〜２０を形成する部分の溝４６〜４９を深くして、信号配線１７〜２０を形成するために必要な溝３８〜４１を形成する。したがって、本例では、信号配線１７〜２０を形成する部分の溝４６〜４９の底面とスルーホール配線形成層１２までの距離をダミー配線４４を形成するための溝５１の深さと同一としておく。
【００３５】
次に、図４（Ｂ）に示すように、信号配線１７〜２０を形成するための溝３８〜４１及びダミー配線４４を形成するための溝５１に対して配線材料４３の埋め込み処理を行い、その後、図４（Ｃ）に示すように、平坦化処理を行い、信号配線１７〜２０及びダミー配線４４を形成し、図１に示す本発明の半導体装置の第１実施形態の状態とする。
【００３６】
以上のように、本発明の半導体装置の製造方法の第１実施形態によれば、図１に示す本発明の半導体装置の第１実施形態を製造することができる。なお、Ｎ層目の信号配線形成層１１にダミー配線を形成する場合も、図２〜図４に示す工程と同様の工程で行なうことができる。
【００３７】
（本発明の半導体装置の製造方法の第２実施形態）
図５〜図７は本発明の半導体装置の製造方法の第２実施形態を示す概略的断端面図である。本発明の半導体装置の製造方法の第２実施形態は、図１に示す本発明の半導体装置の第１実施形態を製造する場合であり、図５〜図７では、図１（Ａ）のＸ２−Ｘ２線に沿った部分に相当する部分の断端面を示している。
【００３８】
図５（Ａ）は図１に示す本発明の半導体装置の第２実施形態の製造工程の途中状態を示しており、絶縁膜２４及びスルーホール配線２１、２２からなるスルーホール配線形成層１２上に絶縁膜２５を形成した状態を示している。
【００３９】
本発明の半導体装置の製造方法の第２実施形態では、次に、図５（Ｂ）に示すように、絶縁膜２５上にレジスト２６を形成し、更に、ダミー配線４４のパターン３２を形成したレチクル５２を用意し、このレチクル５２をレジスト２６の上方に配置し、レジスト２６に対して露光を行う。
【００４０】
次に、図５（Ｃ）に示すように、レジスト２６のエッチング処理による加工を行ない、レジスト２６にダミー配線４４のパターン３７を形成する。次に、図６（Ａ）に示すように、レジスト２６をマスクとして、絶縁膜２５のエッチング処理による加工を行い、ダミー配線４４を形成するための溝５１を形成し、更に、図６（Ｂ）に示すように、レジスト２６を除去する。
【００４１】
次に、図６（Ｃ）に示すように、信号配線形成層１３上にレジスト５３を形成し、更に、信号配線１７〜２０のパターン２８〜３１を形成したレチクル５４を用意し、このレチクル５４をレジスト５３の上方に配置し、レジスト５３に対して露光を行う。
【００４２】
次に、図７（Ａ）に示すように、レジスト５３のエッチング処理による加工を行ない、レジスト５３に信号配線１７〜２０のパターン３３〜３６を形成する。次に、絶縁膜２５のエッチング処理による加工を行い、図７（Ｂ）に示すように、信号配線１７〜２０を形成するための溝３８〜４１を形成し、更に、レジスト５３を除去する。
【００４３】
次に、図７（Ｃ）に示すように、信号配線１７〜２０を形成するための溝３８〜４１及びダミー配線４４を形成するための溝５１に対して配線材料４３の埋め込み処理を行い、その後、図７（Ｄ）に示すように、平坦化処理を行い、信号配線１７〜２０及びダミー配線４４を形成し、図１に示す本発明の半導体装置の第１実施形態の状態とする。
【００４４】
以上のように、本発明の半導体装置の製造方法の第２実施形態によれば、図１に示す本発明の半導体装置の第１実施形態を製造することができる。なお、Ｎ層目の信号配線形成層１１にダミー配線を形成する場合も、図５〜図７に示す工程と同様の構成で行うことができる。
【００４５】
また、本発明の半導体装置の製造方法の第２実施形態においては、ダミー配線４４を形成するための溝５１を形成した後に、信号配線１７〜２０を形成するための溝３８〜４１を形成した場合について説明したが、逆に、信号配線１７〜２０を形成するための溝３８〜４１を形成した後に、ダミー配線４４を形成するための溝５１を形成するようにしても良い。
【００４６】
（本発明の半導体装置の第２実施形態）
図８は本発明の半導体装置の第２実施形態の一部分を示す概略図であり、（Ａ）は概略的平面図、（Ｂ）は（Ａ）のＸ３−Ｘ３線に沿った概略的断端面図である。本発明の半導体装置の第２実施形態では、信号配線形成層１３にダミー配線が存在していないが、信号配線形成層１３は、本発明の半導体装置の第１実施形態と同様に、信号配線形成層１３に信号配線１７〜２０と上面において面一、かつ、信号配線１７〜２０よりも厚みが薄いダミー配線４４を形成した後、信号配線形成層１３の平坦化処理工程時の平坦化処理によりダミー配線４４を除去したものである。
【００４７】
本発明の半導体装置の第２実施形態によれば、信号配線形成層１３の平坦化処理工程時には、ダミー配線４４が存在しているので、信号配線形成層１３の平坦化処理の際の信号配線形成層１３の平坦性を確保することができる。
【００４８】
また、本発明の半導体装置の第２実施形態の完成時には、ダミー配線４４は存在しないので、本発明の半導体装置の第１実施形態の場合に存在するダミー配線４４とその下方の信号配線１６との間の容量Ｃ７〜Ｃ９及びダミー配線４４とその横方向の信号配線１７、１８、２０との間の容量Ｃ１０〜Ｃ１２を除去することができる。したがって、回路シミュレーションの高精度化を図ることができる。
【００４９】
なお、本発明の半導体装置の第２実施形態では、Ｎ＋１層目の信号配線形成層１３にダミー配線４４を形成し、平坦化処理時に、これを除去した場合について説明したが、Ｎ層目の信号配線形成層１１にダミー配線を形成する場合にも、信号配線１６と上面において面一、かつ、信号配線１６よりも厚みが薄いダミー配線を形成し、平坦化処理時に、これを除去した構成とすることもできる。
【００５０】
（本発明の半導体装置の製造方法の第３実施形態）
図９は本発明の半導体装置の製造方法の第３実施形態を示す概略的断端面図である。本発明の半導体装置の製造方法の第３実施形態は、図８に示す本発明の半導体装置の第２実施形態を製造する場合であり、図９では、図８（Ａ）のＸ３−Ｘ３線に沿った部分に相当する部分の断端面を示している。
【００５１】
図９（Ａ）は図８に示す本発明の半導体装置の第２実施形態の製造工程の途中状態を示しており、絶縁膜２５に、信号配線１７〜２０を形成するために必要な溝３８〜４１と、ダミー配線４４を形成するための溝５１を形成した状態を示している。これらの溝３８〜４１、５１の形成は、本発明の半導体装置の製造方法の第１実施形態又は第２実施形態の場合と同様に行うことができる。
【００５２】
本発明の半導体装置の製造方法の第３実施形態では、次に、図９（Ｂ）に示すように、信号配線１７〜２０を形成するための溝３８〜４１及びダミー配線４４を形成するための溝５１に対して配線材料４３の埋め込み処理を行い、その後、図９（Ｃ）に示すように、平坦化処理を行い、信号配線１７〜２０及びダミー配線４４を形成する。
【００５３】
そして、更に、図９（Ｄ）に示すように、ダミー配線４４については除去し、信号配線１７〜２０についてはダミー配線４４の分だけ薄くなって残るように信号配線形成層１３の平坦化処理を続け、図８に示す本発明の半導体装置の第２実施形態の状態とする。なお、信号配線１７〜２０は、最終的にはダミー配線４４の厚みの分だけ薄くなることを見込んで、予め、絶縁膜２５を含めて、この分だけ厚く形成しておくようにしても良い。
【００５４】
以上のように、本発明の半導体装置の製造方法の第３実施形態によれば、図８に示す本発明の半導体装置の第２実施形態を製造することができる。なお、Ｎ層目の信号配線形成層１１にダミー配線を形成し、これを除去する場合も、図９に示す工程と同様の工程で行うことができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の半導体装置の第１実施形態の一部分を示す概略図である。
【図２】本発明の半導体装置の製造方法の第１実施形態を示す概略的断端面図である。
【図３】本発明の半導体装置の製造方法の第１実施形態を示す概略的断端面図である。
【図４】本発明の半導体装置の製造方法の第１実施形態を示す概略的断端面図である。
【図５】本発明の半導体装置の製造方法の第２実施形態を示す概略的断端面図である。
【図６】本発明の半導体装置の製造方法の第２実施形態を示す概略的断端面図である。
【図７】本発明の半導体装置の製造方法の第２実施形態を示す概略的断端面図である。
【図８】本発明の半導体装置の第２実施形態の一部分を示す概略図である。
【図９】本発明の半導体装置の製造方法の第３実施形態を示す概略的断端面図である。
【図１０】ＣＡＤ装置によるダミー配線パターンの作成原理を説明するための概略図である。
【図１１】ＣＡＤ装置によるダミー配線パターンの作成原理を説明するための概略図である。
【図１２】ＣＡＤ装置によるダミー配線パターンの作成原理を説明するための概略図である。
【図１３】従来の半導体装置の一例の一部分を示す概略図である。
【図１４】図１３に示す従来の半導体装置の製造方法を示す概略的断端面図である。
【図１５】図１３に示す従来の半導体装置の製造方法を示す概略的断端面図である。
【符号の説明】
【００５６】
１〜３…Ｎ層目の信号配線パターン
４〜７…Ｎ＋１層目の信号配線パターン
８、９…スルーホール配線パターン
１０…ダミー配線パターン
１１…Ｎ層目の信号配線形成層
１２…スルーホール配線形成層
１３…Ｎ＋１層目の信号配線形成層
１４〜１６…Ｎ層目の信号配線
１７〜２０…Ｎ＋１層目の信号配線
２１、２２…スルーホール配線
２３…ダミー配線
２４、２５…絶縁膜
２６…レジスト
２７…レチクル
２８〜３１…信号配線のパターン
３２…ダミー配線のパターン
３３〜３６…信号配線のパターン
３７…ダミー配線のパターン
３８〜４１…信号配線用の溝
４２…ダミー配線用の溝
４３…配線材料
４４…ダミー配線
４５…レチクル
４６〜４９…溝
５０…レチクル
５１…ダミー配線用の溝
５２…レチクル
５３…レジスト
５４…レチクル
【図１】
2007258328.tif 000003
【図２】
2007258328.tif 000004
【図３】
2007258328.tif 000005
【図４】
2007258328.tif 000006
【図５】
2007258328.tif 000007
【図６】
2007258328.tif 000008
【図７】
2007258328.tif 000009
【図８】
2007258328.tif 000010
【図９】
2007258328.tif 000011
【図１０】
2007258328.tif 000012
【図１１】
2007258328.tif 000013
【図１２】
2007258328.tif 000014
【図１３】
2007258328.tif 000015
【図１４】
2007258328.tif 000016
【図１５】
2007258328.tif 000017