(57)【要約】【課題】回路規模の増加を最小限に抑えながらも、アナログ放送信号受信時の外来妨害による周波数変換回路における局部発振周波数のずれを修正することができるようにすること。【解決手段】アナログ復調回路１０２のＡＦＣ出力と所定の基準電圧Ｖrefとを比較するコンパレータ１と、コンパレータ１の出力と選局信号とが入力される２入力のオアゲート２と、オアゲート２の出力が「Ｈ(又は１)」のときにデジタル復調回路１０１の水晶発振子１０１１をデジタル復調回路１０１に接続するスイッチ３とを設けて、受信すべきアナログ放送信号が正常に受信されなくなると、デジタル復調回路１０１の水晶発振器１０１１をデジタル復調回路１０１に接続してデジタル復調回路１０１を動作させ、選局信号をデジタル復調回路１０１経由でチューナフロントエンド１００のＰＬＬ回路１００３に供給する。【選択図】図１
2007329538.tif 000002
【特許請求の範囲】
【請求項１】
アナログ放送信号とデジタル放送信号とが混在する放送信号を受信し、内蔵するＰＬＬ回路に供給される制御信号にて周波数設定されアナログ中間周波数又はデジタル中間周波数に周波数変換する周波数変換回路と、
前記周波数変換回路から出力されるアナログ中間周波数のアナログ放送信号を復調するアナログ信号復調回路と、
前記ＰＬＬ回路に制御信号を供給する信号伝送ラインが内部を通過して前記ＰＬＬ回路に接続され当該信号伝送ライン上のノイズを減衰させる一方、前記周波数変換回路から出力されるデジタル中間周波数のデジタル放送信号を復調するデジタル復調回路と、
前記デジタル復調回路を動作させるクロック信号を生成するクロック信号発生回路と、
アナログ放送受信時は前記クロック信号の供給を外部からの信号により停止させ前記デジタル復調回路の動作を停止させた状態で、前記アナログ信号復調回路の動作状態から前記アナログ放送信号が正常に受信されているか否か判定し、正常に受信されていない場合は前記クロック信号を前記デジタル復調回路に供給して前記ＰＬＬ回路に制御信号が供給されるようにする制御回路と、を具備したことを特徴とする放送信号受信機。
【請求項２】
前記制御回路は、前記アナログ信号復調回路の動作状態を示す信号としてＡＦＣ(Automatic Frequency Control)信号を用い、該ＡＦＣ信号の出力レベルと基準値とを比較してその比較結果に基づいてアナログ放送信号が正常に受信されているか否か判定することを特徴とする請求項１記載の放送信号受信機。
【請求項３】
前記デジタル復調回路内を通過させた前記信号伝送ラインをＩ２Ｃバスで構成し、前記周波数変換回路側のＩ２Ｃバスに前記ＰＬＬ回路を接続し、前記周波数変換回路と反対側のＩ２Ｃバスに復調デジタル放送信号をデコードするＭＰＥＧ回路を接続したことを特徴とする請求項１又は請求項２に記載の放送信号受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ放送信号とデジタル放送信号とが混在する放送信号を受信可能な放送信号受信機に関する。
【背景技術】
【０００２】
デジタル変調波の放送信号を受信する受信機では、チューナにおいてデジタル変調波から受信チャンネルの放送信号を取り出してデジタル復調器で復調する。一般的にデジタル復調器の後段にＭＰＥＧ復調回路が接続される。ＭＰＥＧ復調回路は内蔵するＣＰＵを動作させるために非常に大きなデジタルノイズが発生している。ＭＰＥＧ復調回路から発生するデジタルノイズがＩ２ＣバスのＳＣＬ及びＳＤＡ信号に乗って他の回路に入り込み受信障害を起こしてしまう問題がある。そのため、デジタル復調器内においてＩ２Ｃバスライン上にデジタルノイズを取り除くためのフィルタ又はバッファを設けており、このフィルタ又はバッファを通して他の回路（例えば、チューナ回路）へＳＣＬ及びＳＤＡ信号が供給されるように構成していた。
【０００３】
例えば、アナログ・デジタル混在信号を受信する受信機において、アナログ放送信号の受信時にもチューナ回路へＩ２Ｃバス経由でＳＣＬ及びＳＤＡ信号を供給するため、デジタル復調器を常時オンにしておく必要があった。
【０００４】
しかし、デジタル復調器を動作させておくためには、専用の水晶発振器を発振させて所要の発振周波数（例えば、２５．１４ＭＨｚ）のクロック信号を発生させる必要がある。例えば、２５．１４ＭＨｚの発振周波数は、その高調波が受信周波数帯域内に入る周波数であり、特にアナログ放送受信時にその影響が大きいことから、アナログ放送受信時にはデジタル復調器の水晶発振器による発振を停止させざるを得なかった。
【０００５】
ところが、チューナ回路へはデジタル復調器を経由して選局信号が常時入力されているが、デジタル復調器の動作を停止させることによりチューナ回路のＰＬＬ回路に設定される選局信号の更新がされなくなる。このため、アナログ放送受信時にチューナ回路においてあるチャンネルを受信中に外来妨害等（携帯電話の電波等）によりＰＬＬ回路の設定が変化して発振周波数がずれても、それが修正されないため、希望のチャンネルが受信できなくなるという障害が起きてしまう。この問題を解決するため、チューナ回路のＰＬＬ回路にデジタル復調回路を経由させずに選局信号を別に供給する方法が提案されている(例えば、特許文献１参照)。
【特許文献１】特開２０００−２２４０６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１で開示された方法では、チューナ回路のＰＬＬ回路を制御するための選局信号を別に供給するための回路を追加することになるので、回路規模が大きくなり、またその分コストアップになるという問題が生ずる。
【０００７】
本発明は、かかる点に鑑みてなされたものであり、回路規模の大型化を最小限に抑えながらも、アナログ放送受信時の外来ノイズによる局部発振周波数のずれを修正することができる放送信号受信機を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の放送信号受信機は、アナログ放送信号とデジタル放送信号とが混在する放送信号を受信し、内蔵するＰＬＬ回路に供給される制御信号にて周波数設定されアナログ中間周波数又はデジタル中間周波数に周波数変換する周波数変換回路と、前記周波数変換回路から出力されるアナログ中間周波数のアナログ放送信号を復調するアナログ信号復調回路と、前記ＰＬＬ回路に制御信号を供給する信号伝送ラインが内部を通過して前記ＰＬＬ回路に接続され当該信号伝送ライン上のノイズを減衰させる一方、前記周波数変換回路から出力されるデジタル中間周波数のデジタル放送信号を復調するデジタル復調回路と、前記デジタル復調回路を動作させるクロック信号を生成するクロック信号発生回路と、アナログ放送受信時は前記クロック信号の供給を外部からの信号により停止させ前記デジタル復調回路の動作を停止させた状態で前記アナログ信号復調回路の動作状態から前記アナログ放送信号が正常に受信されているか否か判定し、正常に受信されていない場合は前記クロック信号を前記デジタル復調回路に供給して前記ＰＬＬ回路に制御信号が供給されるようにする制御回路とを具備したことを特徴とする。
【０００９】
この構成によれば、周波数変換回路の受信周波数を制御するＰＬＬ回路に対してデジタル復調回路を経由して制御信号が供給され、アナログ放送受信時にはデジタル復調回路の動作を停止してデジタル復調回路の後段で発生するノイズが信号伝送ラインを経由してＰＬＬ回路に入り込むのを防止する。一方、アナログ放送受信時にアナログ放送信号が正常に受信されなくなると、クロック信号発生回路で生成するクロック信号をデジタル信号復調回路に供給して動作させるので、デジタル復調回路を経由した信号伝送ラインによる通信が可能となり、制御信号をＰＬＬ回路へ供給することができるようになる。したがって、アナログ放送信号受信時に携帯電話の電波等の外来妨害によって周波数変換回路における局部発振周波数にずれが生じても、直ちに修正することができる。
【００１０】
また本発明は、上記放送信号受信機において、前記制御回路は、前記アナログ信号復調回路の動作状態を示す信号としてＡＦＣ(Automatic Frequency Control)信号を用い、該ＡＦＣ信号の出力レベルと基準値とを比較してその比較結果に基づいてアナログ放送信号が正常に受信されているか否か判定することを特徴とする。
【００１１】
この構成により、アナログ信号復調回路にアナログ放送信号が入力されなくなって、デジタル放送信号又は放送信号の帯域外の信号（ノイズ等）が入力された場合は、ＡＦＣ信号は特定の電圧値になるので、ＡＦＣ信号と基準値との比較結果からアナログ放送信号が正常に受信されていないことを検出でき、アナログ放送信号が正常に受信されなくなれば直ちに正常に受信に復帰させることができる。
【００１２】
また本発明は、上記放送信号受信機において、前記デジタル復調回路内を通過させた前記信号伝送ラインをＩ２Ｃバスで構成し、前記周波数変換回路側のＩ２Ｃバスに前記ＰＬＬ回路を接続し、前記周波数変換回路と反対側のＩ２Ｃバスに復調デジタル放送信号をデコードするＭＰＥＧ回路を接続したことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、回路規模の大型化を最小限に抑えながらも、アナログ放送信号受信時の外来ノイズによる発振周波数のずれを修正することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について添付図面を参照して詳細に説明する。
図１は本発明の一実施の形態に係る放送信号受信機の概略構成を示すブロック図である。本実施の形態に係る放送信号受信機は、チューナフロントエンド１００と、デジタル復調回路１０１と、アナログ復調回路１０２と、クロック供給制御回路１０５とを備えている。デジタル復調回路１０１の後段には、ＭＰＥＧ復調回路１０３と、画像処理用プロセッサ１０４とが設けられている。
【００１５】
図２は、チューナフロントエンド１００の詳細な構成を示すブロック図である。同図に示すように、アンテナ２００から入力された放送信号(アナログ変調波とデジタル変調波が混在する放送信号)を高周波増幅器１００１で増幅して混合器１００４へ入力する。一方、信号伝送ラインであるＩ２Ｃバス３００にて送られてくる選局信号(ＳＤＡ信号、ＳＣＬ信号)がＰＬＬ(Phase Locked Loop)回路１００３に入力される。ＰＬＬ回路１００３が選局信号に対応した制御電圧を局部発振器１００２に印加して受信チャンネルに対応した発振周波数の局部発振信号を混合器１００４へ入力する。混合器１００４は、局部発振器１００２からの局部発振信号を用い、受信放送信号を中間周波信号に変換する。中間周波増幅器１００５は混合器１００４からの中間周波信号を増幅してデジタル復調回路１０１、アナログ復調回路１０２へ出力する。
【００１６】
デジタル復調回路１０１は、水晶発振器１０１１で生成される発振周波数２５．１４ＭＨｚのクロック信号によって動作し、受信されたチャンネルの中間周波信号をデジタル復調し、デジタル信号(ＴＳ:トランスポート・ストリーム)を得る。そして、デジタル信号(ＴＳ)をＩ２Ｃバス３０１を経由してＭＰＥＧ(Moving Picture Experts Group)復調回路１０３に入力する。デジタル復調回路１０１には、選局信号用のＩ２Ｃバス３００が接続されており、このＩ２Ｃバス３００にて送られてくる選局信号がデジタル復調回路１０１を通してチューナフロントエンド１００のＰＬＬ回路１０１３に入力される。
【００１７】
デジタル復調回路１０１には、ＭＰＥＧ復調回路１０３で発生するデジタルノイズがＩ２Ｃバス３００上の選局信号に乗らないように、それを除去するためのバッファ１０１２が設けられている。ＭＰＥＧ復調回路１０３で発生するデジタルノイズは非常に大きなレベルのノイズであり、このノイズが選局信号に乗ると、ＰＬＬ回路１００３の出力が変化して、例えばアナログチャンネルがデジタルチャンネルにずれたり、放送信号の帯域外に外れたりするなど、大きな受信障害が起こる。なお、バッファ１０１２の代わりにフィルタを用いることができ、ノイズを減衰させることができれば他の構成でも良い。
【００１８】
ＭＰＥＧ復調回路１０３は、水晶発振器１０３１で生成されるクロック信号によって動作し、ＭＰＥＧ復調を行って映像データと音声データを得る。画像処理用プロセッサ１０４は、ＭＰＥＧ復調回路１０３で得られた映像データからモニタ表示用の映像信号を生成するとともに音声データからアナログの音声信号を生成して出力する。
【００１９】
アナログ復調回路１０２は、チューナフロントエンド１００からのアナログ変調波の中間周波を復調する。アナログ復調回路１０２からの復調信号は画像処理用プロセッサ１０４に入力されて、モニタ表示用の映像信号が生成されるとともに音声信号が出力される。
【００２０】
本実施の形態では、デジタル復調回路１０１の水晶発振器１０１１の動作を制御するクロック供給制御回路１０５を備え、アナログ放送受信時にチューナフロントエンド１００から出力されるＩＦ信号がデジタルチャンネル側にずれ又は放送信号の帯域外（放送信号の入力が無い状態）にずれた場合に水晶発振器１０１１をオンさせて選局信号がデジタル復調回路１０１経由でチューナフロントエンド１００のＰＬＬ回路１００３へ入力されるように構成している。
【００２１】
クロック供給制御回路１０５は、アナログ復調回路１０２のＡＦC(Automatic Frequency Control)出力と所定の基準電圧Ｖref(例えば４Ｖ)とを比較するコンパレータ１と、コンパレータ１の出力と選局信号とが入力される２入力のオアゲート(論理和回路)２と、オアゲート２の出力が「Ｈ(又は１)」のときにデジタル復調回路１０１の水晶発振器１０１１をデジタル復調回路１０１に接続するスイッチ３とを備えている。
【００２２】
アナログ復調回路１０２は、アナログ放送信号が入力している場合はＡＦＣ出力が例えば２．５Ｖ付近に安定するが、デジタル信号が入力している場合又はアナログ信号もデジタル信号も入力がない場合はＡＦＣ出力が例えば５Ｖ付近に固定される。そこで、コンパレータ１に与える基準電圧Ｖrefを４Ｖに設定し、ＡＦＣ出力が基準電圧Ｖrefの４Ｖを超えたら、コンパレータ１の出力が「Ｈ(又は１)」となるように構成している。チューナフロントエンド１００のＰＬＬ回路１００３の出力値が元の値に戻って、アナログ復調回路１０２にアナログ信号が入力されるようになるとＡＦＣ出力が基準電圧Ｖrefの４Ｖ以下になると、コンパレータ１の出力が「Ｌ(又は０)」となる。コンパレータ１の出力が「Ｈ(又は１)」となると、オアゲート２の出力は「Ｈ(又は１)」となる。なお、コンパレータ１の基準電圧ＶrefはＡＦＣ出力を用いる場合は４Ｖ付近が望ましいが、ＡＦＣ出力以外を用いる場合はアナログ復調回路１０２にアナログ信号が入力しているか否かを判別可能な適宜望ましい数値を設定することになる。
【００２３】
スイッチ３によって接点ａと接点ｃとが接続されると水晶発振器１０１１がデジタル復調回路１０１に接続されデジタル復調回路１０１が水晶発振器１０１１のクロック信号で動作可能な状態となる。またスイッチ３によって接点ｃが接点ｂ側に接続されると水晶発振器１０１１のクロック信号がデジタル復調回路１０１に供給されなくなり停止した状態となる。スイッチ３の共通接点ｃは、通常、接点ｂ側に位置し、オアゲート２の出力が「Ｈ(又は１)」のときに接点ａ側に切り替わる。この状態は、オアゲート２の出力が「Ｈ(又は１)」となっている間継続する。スイッチ３の共通接点ｃが接点ａ側に切り替わることでデジタル復調回路１０１に水晶発振器１０１１の一端が接続されて、デジタル復調回路１０１が水晶発振器１０１１によるクロック信号に従って動作を開始する。これにより、Ｉ２Ｃバス３００による通信が可能となり、選局信号(ＳＤＡ信号、ＳＣＬ信号)がデジタル復調回路１０１を通してチューナフロントエンド１００のＰＬＬ回路１００３に供給される。したがって、携帯電話の電波等の外来妨害による受信障害が発生してチューナフロントエンド１００のＰＬＬ回路１００３の出力値が変化して局部発振周波数が変化しても、選局信号を伝送するＩ２Ｃバス３００による通信が可能となり、チューナフロントエンド１００のＰＬＬ回路１００３の出力値が修正されて、局部発振周波数が元の値に戻る。
【００２４】
オアゲート２には、コンパレータ１出力の他に図示していない制御回路から制御信号が入力される。オアゲート２に制御信号が入力されることで、オアゲート２の出力が「Ｈ(又は１)」となって、この場合もＩ２Ｃバス３００による通信が可能となり、選局信号(ＳＤＡ信号、ＳＣＬ信号)がデジタル復調回路１０１を通してチューナフロントエンド１００のＰＬＬ回路１００３に供給される。したがって、アナログ放送信号受信時においてもリモコンなどの選局操作に対応することができ、アナログ放送信号受信時に他の選局信号がＰＬＬ回路１００３に供給可能で、目的とする受信チャンネルが設定される。
【００２５】
次に以上のように構成された本実施の形態の動作について説明する。
アナログ放送信号受信時には、選局回路からオアゲート２に入力する制御信号により水晶発振器１０１１がデジタル復調回路１０１に接続され、アナログチャンネルの新たな選局信号がデジタル復調回路１０１を経由してＰＬＬ回路１００３に与えられる。選局信号はチャンネル変更がなければ、変化しないでそのまま維持される。スイッチ３はアナログチャンネルの新たな選局信号をＰＬＬ回路１００３に与えるのに十分な時間経過後に制御信号により、オアゲート２を経由して接点ｃを接点ｂ側に接続してデジタル復調回路１０１の動作を停止させる。
【００２６】
チューナフロントエンド１００ではＰＬＬ回路１００３が出力する制御信号により局部発振器１００２からアナログチャンネルの受信チャンネルを受信する発振周波数が生成される。チューナフロントエンド１００からのアナログ変調波の中間周波信号がアナログ復調回路１０２に入力されて、映像信号と音声信号が復調される。そして、復調された映像信号と音声信号が画像処理用プロセッサ１０４に入力されて、モニタ表示用の映像信号が生成されるとともに、音声信号が出力される。このように、アナログ放送受信時には受信チャンネル設定後にデジタル復調回路１０１の動作を停止させるので、デジタル復調回路１０１の発生するノイズがＩ２Ｃバス３００を介してＰＬＬ回路１００３に入り込んで設定を変化させるといった現象を確実に防止することができる。
【００２７】
一方、デジタル放送信号受信時には、制御回路からオアゲート２に入力する新たな制御信号により水晶発振器１０１１がデジタル復調回路１０１に接続され、デジタルチャンネルの新たな選局信号がデジタル復調回路１０１を経由してＰＬＬ回路１００３に与えられる。デジタル放送信号受信時は、アナログ復調回路１０２にデジタル信号が入力されるのでＡＦＣ出力は５Ｖに固定されることとなる。したがって、アナログ放送受信時と異なりオアゲート２から「Ｈ(又は１)」が出力されつづけ、デジタル復調回路１０１が継続して動作できるようにスイッチ３が接点ａ側に共通接点ｃを接続する。
【００２８】
チューナフロントエンド１００では局部発振器１００２からデジタルチャンネルの受信チャンネルを受信する発振周波数が生成される。チューナフロントエンド１００からのデジタル変調波の中間周波信号がデジタル復調回路１０１に入力されて、デジタル信号が得られる。そして、得られたデジタル信号から映像データ、音声データ等が分離された後、ＭＰＥＧ復調されて映像データと音声データが得られ、画像処理用プロセッサ１０４に入力されて、モニタ表示用の映像信号が生成されるとともに、音声信号が出力される。
【００２９】
ここで、図３を参照してスイッチ３における切替動作の詳細を説明する。図３は、選局信号の入力状態とＡＦＣの出力状態によるスイッチ３の状態を表にまとめたものである。同図において、選局回路からの選局信号が変化した状態を「１」、選局回路から選局信号が変化していない状態を「０」で表している。また、ＡＦＣ出力が正常時のコンパレータ出力を「０」、ＡＦＣ出力が異常時のコンパレータ出力を「１」で表している。また、スイッチ３の共通接点ｃが接点ａ側に切り替わった状態を「１」、接点ｂ側にある状態を「０」で表している。
【００３０】
（１）ＡＦＣ出力が正常で、選局信号が変化していない場合は、ＰＬＬ回路１００３の制御が不要な状態であるので、外部からの制御信号がない限りスイッチ３の共通接点ｃが接点ｂ側のままである。
（２）ＡＦＣ出力が異常で、選局信号が変化していない場合は、チューナフロントエンド１００のＰＬＬ回路１００３の出力値が変化した状態であり、スイッチ３の共通接点ｃが接点ａ側に切り替わって、選局信号がＰＬＬ回路１００３に供給される。
【００３１】
（３）ＡＦＣ出力が正常で、選局信号が変化して新たに選局が行われた場合は、スイッチ３の共通接点ｃが接点ａ側に切り替わって、新たな選局信号がＰＬＬ回路１００３に供給される。
（４）ＡＦＣ出力が異常で、しかも選局信号が変化した場合は、選局状態でありながらも、チューナフロントエンド１００のＰＬＬ回路１００３の出力値が変化した状態であるので、スイッチ３の共通接点ｃが接点ａ側に切り替わって、新たな選局信号をＰＬＬ回路１００３に供給する。
【００３２】
このように本実施の形態は、チューナフロントエンド１００のＡＦＣ出力値を元にアナログ放送信号の受信が正常に行われているか否かを判定し、正常に受信されなくなった場合は、デジタル復調回路１０１に水晶発振器１０１１を接続して動作させて、Ｉ２Ｃバス３００による通信を一時的に可能とし、チューナフロントエンド１００のＰＬＬ回路１００３に選局信号を与えて出力値を修正するので、アナログ放送信号受信時に携帯電話の電波等の外来妨害によってチューナフロントエンド１００のＰＬＬ回路１００３の出力値が変化して局部発振周波数が変化しても直ぐに修正することができる。また、コンパレータ１、オアゲート２及びスイッチ３を追加するものの、チューナフロントエンド１００のＰＬＬ回路１００３を制御する選局信号を別に供給するための手段を追加する必要がないので、回路規模の増加を最小限に抑えることができ、またそのことによってコストアップも最小限に抑えることができる。
【００３３】
なお、上記実施の形態では、アナログ放送信号の受信が正常に行われているか否かの判定にＡＦＣ出力を利用したが、少なくとも正常にアナログ放送信号を受信している状態とその他の状態（デジタル放送信号を受信している状態または帯域外の信号を受信している状態）とを区別可能であればその他のパラメータを用いることもできる。例えばアナログ復調回路１０２のデビオ出力を用いても良い。
【００３４】
又、水晶発振回路の制御について、スイッチの制御を実施例にあげたが、発振回路の電源供給を直接制御するなどの手段を使ってもよい。
【００３５】
また、上記実施の形態では、クロック供給制御回路１０５をコンパレータ１、オアゲート２及びスイッチ３で実現したが、コンパレータ１とオアゲート２をマイコンで代用することも可能である。
【産業上の利用可能性】
【００３６】
本発明は、アナログ放送信号とデジタル放送信号とが混在する放送信号を受信可能なテレビ受信機、チューナ内蔵のレコーダ、携帯電話等に適用可能である。
【図面の簡単な説明】
【００３７】
【図１】一実施の形態に係るデジタル・アナログ信号受信機の概略構成を示すブロック図
【図２】チューナフロントエンドの概略構成を示すブロック図
【図３】上記一実施の形態のデジタル・アナログ信号受信機の動作を説明するための図
【符号の説明】
【００３８】
１        コンパレータ              ２        オアゲート
３        スイッチ                  １００    チューナフロントエンド
１０１    デジタル復調回路          １０２    アナログ復調回路
１０３    ＭＰＥＧ復調回路          １０４    画像処理用プロセッサ
１０５    クロック供給制御回路      １００１  高周波増幅器
１００２  局部発振器                １００３  ＰＬＬ回路
１００４  ミキサ                    １００５  中間周波増幅器
１０１１  水晶発振器                １０１２  バッファ
【図１】
2007329538.tif 000003
【図２】
2007329538.tif 000004
【図３】
2007329538.tif 000005