(57)【要約】【課題】設計値どおりに十分高い性能指数を発揮することが可能な、電子デバイスなどの半導体素子を提供する。【解決手段】抵抗率が１×１０５Ωｃｍ以下の導電性ＳｉＣからなる基材１上に、少なくともＡｌを含む窒化物半導体からなる下地層２を、好ましくは２μｍ以上の厚さに形成する。そして、下地層２上に、素子としての機能を果たし、Ａｌ、Ｇａ、及びＩｎの少なくとも一つを含む、例えば導電層３などから構成される窒化物半導体層群を形成する。【選択図】図１
2007059928.tif 000002
【特許請求の範囲】
【請求項１】
抵抗率が１×１０５Ωｃｍ未満の導電性ＳｉＣからなる基材と、
前記基材上にＣＶＤ法により１１００℃〜１２５０℃の温度で形成された、ＡｌＮからなる絶縁性の第1の窒化物半導体からなり、厚さ０．５μｍ〜１００μｍの下地層と、
前記下地層上に形成された、ｉ−ＧａＮからなる第２の窒化物半導体と、
前記第２の窒化物半導体上に形成された、ｎ−ＡｌＧａＮからなる第３の窒化物半導体と、
この第３の窒化物半導体上に形成されたソース／ドレイン電極及びゲート電極と
を具えることを特徴とする、高電子移動度トランジスタ。
【請求項２】
抵抗率が１×１０５Ωｃｍ未満の導電性ＳｉＣからなる基材と、
この基材上に、ＣＶＤ法により１１００℃〜１２５０℃の温度で形成された、ＡｌＮからなる絶縁性の窒化物半導体からなり、厚さ０．５μｍ〜１００μｍの下地層と
を具える高電子移動度トランジスタ用エピタキシャル基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高電子移動度トランジスタ（ＨＥＭＴ）及びこのようなトランジスタ用のエピタキシャル基板に関する。
【背景技術】
【０００２】
近年、携帯電話や光通信などが発展する中で、高周波特性に優れ、低消費電力型で高出力の電子デバイスに対する需要が急速に増大している。また、近年の省エネに対する要求に答えるため、高耐圧の大電力用電子デバイスの開発も求められている。このような用途としては、従来、ＳｉデバイスやＧａＡｓデバイスが用いられてきた。しかし、さらなる高性能化や高出力化への要求に答える電子デバイスが望まれている。
【０００３】
このため、ＧａＡｓ系のＨＥＭＴやシュードモルフイックＨＥＭＴ、ＧａＡｓ系のＨＢＴなどが実用化されている。また、さらに高性能な電子デバイスとして、ＩｎＰ系のＨＥＭＴやＨＢＴなどの電子デバイスが盛んに研究開発されている。
【０００４】
しかし、これらのより高性能の電子デバイスの製造にあっては、電子デバイス作製のためのエピタキシャル成長させた半導体層の構造がより複雑になり、またデバイスプロセスもより微細化し、製造コストが高くなるとともに、半導体層を構成する材料系もより高価になるため、これらの材料系にとって代わる新しい材料系が望まれていた。
【０００５】
このような新しい材料としてＧａＮ系を用いた電子デバイスが最近注目されている。ＧａＮはバンドギャップが３．３９ｅＶと大きいため、Ｓｉ、ＧａＡｓに比べて絶縁破壊電圧が約一桁大きく、電子飽和ドリフト速度が大きいため、Ｓｉ、ＧａＡｓに比べて電子デバイスとしての性能指数が優れており、高温動作デバイス、高出力デバイス、高周波デバイスとして、エンジン制御、電力変換、移動体通信などの分野で有望視されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、ＧａＮ系を用いた電子デバイスにおいても、上述したＧａＮ系の特性を十分に生かすことができず、設計値どおりの十分な性能指数を発揮することができないでいた。
【０００７】
本発明は、設計値どおりに十分高い性能指数を発揮することが可能な、電子デバイスなどの半導体素子、及びこの半導体素子の基板として好適に用いることのできるエピタキシャル基板を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成すべく、本発明の高電子移動度トランジスタは、抵抗率が１×１０５Ωｃｍ未満の導電性ＳｉＣからなる基材と、前記基材上にＣＶＤ法により１１００℃〜１２５０℃の温度で形成された、ＡｌＮからなる絶縁性の第１の窒化物半導体からなり、厚さ０．５μｍ〜１００μｍの下地層と、前記下地層上に形成された、ｉ−ＧａＮからなる第２の窒化物半導体と、前記第２の窒化物半導体上に形成された、ｎ−ＡｌＧａＮからなる第３の窒化物半導体と、この第３の窒化物半導体上に形成されたソース／ドレイン電極及びゲート電極とを具えることを特徴とする。
【０００９】
また、本発明は、抵抗率が１×１０５Ωｃｍ未満の導電性ＳｉＣからなる基材と、この基材上に、ＣＶＤ法により１１００℃〜１２５０℃の温度で形成された、ＡｌＮからなる絶縁性の窒化物半導体からなり、厚さ０．５μｍ〜１００μｍの下地層とを具える高電子移動度トランジスタ用エピタキシャル基板に関するものである。
【００１０】
本発明者らは、上述したＧａＮ系の電子デバイスなどにおいて設計値通りの性能指数を得ることができず、その結果、十分な出力特性や高周波特性を得ることができない原因を探るべく鋭意検討を実施した。その結果、以下の事実を発見するに至った。
【００１１】
従来の電子デバイスにおいては、所定の基板上に、ＧａＮ系などの半導体層群を形成することによって作製するが、前記基板には安価であるという理由から主にサファイア単結晶基板が用いられていた。しかしながら、このサファイア単結晶基板は、他の単結晶基板などと比較して熱伝導率が著しく低い。したがって、前記電子デバイスの使用中に生じた熱を十分に放出することができず、前記電子デバイス中に蓄積されてしまう。この結果、前記半導体層群の物理特性が設計値からずれてしまい、目的とする性能指数を発揮できない。
【００１２】
そこで、本発明者らはサファイア単結晶基板に代わる新規な基板材料としてＳｉＣからなる基板を用いることを検討してきた。ＳｉＣからなる基板は熱伝導率が高く、上述したような蓄熱に伴う性能指数の劣化が生じない。
【００１３】
しかしながら、前記ＳｉＣ基板は、その作製方法に起因して内部に含まれる不純物の種類及び含有量が変化してしまい、その導電特性が大きく変化する。絶縁性で導電性の低いＳｉＣ基板は、その製造工程が複雑になるために、一般には高価である。したがって、このような絶縁性のＳｉＣ基板を用いて電子デバイスなどの半導体素子を作製した場合においては、素子自体が高価なものとなり量産に適さなくなってしまう。
【００１４】
一方、導電性を有するＳｉＣ基板は、比較的簡易な方法で製造することができるために安価であり、低コスト化を図ることができ量産に適している。しかしながら、その導電性に起因して、電子デバイスなどの高周波特性が劣化してしまい、電子デバイスなどの基板として実用することができないという問題があった。
【００１５】
そこで、本発明者らは、安価な導電性ＳｉＣを電子デバイスなどに実用させるべくさらなる検討を行った。その結果、上述した導電性ＳｉＣ基材上にＡｌ含有窒化物半導体からなる下地層を形成し、この下地層上に実際の素子として機能する所定の半導体層群を作製することにより、前記窒化物半導体の高い絶縁性に基づいて、上述した高周波特性の劣化という問題を回避できることを見出した。
【００１６】
なお、本発明においては、前述した半導体層群はＡｌ、Ｇａ、及びＩｎの少なくとも一つを含む窒化物半導体層群であることが必要であるが、これは、このような窒化物半導体層群は、前述したＧａＮ系のように優れた性能指数を有すること、及びＡｌ含有窒化物半導体から構成される下地層上にエピタキシャル成長させることに起因して要求されるものである。
【００１７】
なお、本発明の半導体素子は、あらゆる半導体デバイスに適用することができるが、特にはＦＥＴ、ＨＥＭＴ、及びＨＢＴなどの電子デバイスに好適に用いることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を発明の実施の形態に即して詳細に説明する。
本発明の半導体素子においては、抵抗率が１×１０５Ωｃｍ未満の導電性ＳｉＣ基材を用いることが必要である。上述したように、導電性ＳｉＣ基材は安価であるため、半導体素子のコスト増を抑制することができる。したがって、量産に適した半導体素子を提供することができるようになる。
【００１９】
なお、本発明によれば、以下に示す下地層の効果によって、抵抗率が１×１０２Ωｃｍ以下の導電性ＳｉＣ基材であっても好適に用いることができる。
【００２０】
また、本発明の半導体素子においては、特に電子デバイスとして用いた場合に、上述した導電性ＳｉＣ基材を用いることによって生じる高周波特性の劣化を抑制すべく、高い絶縁性を有する、Ａｌ含有の窒化物半導体からなる下地層を前記導電性ＳｉＣ基材上に形成することが必要である。
【００２１】
前記導電性ＳｉＣ基材に対する前記下地層の絶縁性をより効果的に発揮させるためには、前記下地層の厚さが０．５μｍ以上であることが好ましく、さらには２μｍ以上であることが好ましい。
【００２２】
なお、前記下地層の厚さの上限については特に限定されないが、半導体素子全体に生じる応力を低減して反り量を抑制したり、下地層内部に生じる巨大な内部応力に起因して下地層自体が剥離されるのを防止すべく、１００μｍ以下であることが好ましい。
【００２３】
なお、前記下地層の厚さは、好ましくは上記厚さの範囲内において、デバイスが要求する高周波特性、耐電力特性、及び耐熱特性などに応じて、適宜に設定することができる。
【００２４】
また、前記下地層は、例えば、ＭＯＣＶＤ法やＨＶＰＥ法などの各種ＣＶＤ法により１１００℃、好ましくは１２００℃以上に加熱することによって形成することが好ましい。バッファ層などとして用いる従来の下地層は５００〜７００℃で形成されていたため、この温度と比較した場合において上述した温度範囲は極めて高いことが分かる。
【００２５】
また、前記下地層をＣＶＤ法で形成する場合の温度の上限値は、好ましくは１２５０℃である。これ以下の温度で形成した場合においては、下地層を構成する窒化物半導体の材料組成などに起因した表面の荒れ、さらには下地層内における組成成分の拡散を効果的に抑制することができる。なお、上述した温度範囲は、下地層を形成する際の基材温度を意味するものである。
【００２６】
また、前記導電性ＳｉＣ基材に対する絶縁性は、前記下地層を構成する前記窒化物半導体中におけるＡｌ含有量の増加とともに増大する。具体的には、前記窒化物半導体は、Ａｌを５０原子％以上含むことが好ましく、さらにはＡｌＮなる組成を有することが好ましい。
【００２７】
なお、本発明の半導体素子においては、下地層を構成する窒化物半導体はＡｌを含有し、実際の素子として機能する窒化物半導体層群はＡｌ、Ｇａ、及びＩｎの少なくとも一つを含有する。したがって、前記下地層の組成と窒化物半導体層群の組成とのずれに起因して、両者の間の格子定数差が増大してしまう場合は、これらの層中にクラックが発生してしまう場合がある。
【００２８】
このような場合においては、下地層を構成する窒化物半導体中の成分含有量を、前記導電性ＳｉＣ基材側から前記窒化物半導体層群に向かって連続的又はステップ状に変化させて、前記下地層の、前記窒化物半導体層群との界面近傍の組成を前記窒化物半導体層群の組成と近似させることが好ましい。これによって、前記下地層又は前記窒化物半導体層群の、成長中に発生する膜内応力差に起因したクラックの発生を効果的に抑制することができる。
【００２９】
また、上述したように、高結晶性の窒化物半導体からなる下地層及び高結晶性の窒化物半導体層群を具える本発明の半導体素子においては、その反り量が５ｃｍ当たり１００μｍ以下にまで低減される。したがって、素子内における残留応力は極めて低くなり、上記半導体素子を長期間使用した場合においても、前記残留応力に起因した破損や特性変化を抑制することができる。
【００３０】
なお、下地層を構成する窒化物半導体は、Ａｌの他にＧａ又はＩｎを含むことができ、絶縁性を確保するため、例えば前記窒化物半導体内に深い不純物準位を形成すべく、遷移金属などのような元素を含有することもできる。同様に、窒化物半導体層群もＡｌ、Ｇａ、及びＩｎの他に、必要に応じてＭｇ、Ｓｉ、又はＢなどの元素を含有することもできる。
【００３１】
また、下地層及び窒化物半導体層群は、必要に応じ、公知の成膜手法を用いて作製することができる。
【００３２】
図１は、本発明の半導体素子を用いたＦＥＴの一例を示す構成図である。
【００３３】
図１に示すＦＥＴ１０は、導電性ＳｉＣ基材１と、この基材１上にエピタキシャル成長されたＡｌＮ下地層２と、この下地層２上にエピタキシャル成長されたｉ−ＧａＮ層３及びｎ−ＧａＮ層４とを含む。本例においては、ｉ−ＧａＮ層３及びｎ−ＧａＮ層４が窒化物半導体層群を構成する。さらに、ｎ−ＧａＮ層４上において、例えば、Ｔｉ／ＡｌＰｔ／Ａｕの多層構造からなるオーミックコンタクト特性を有するソース電極７及びドレイン電極８が形成されるとともに、例えば、Ｎｉ／Ｐｔ／Ａｕの多層構造からなるショットキーコンタクト特性を有するゲート電極９が形成されている。
【００３４】
図２は、本発明の半導体素子を用いたＨＥＭＴの一例を示す構成図である。なお、図２に示すＨＥＭＴは、図１に示すＦＥＴ１０と基本的には同じ構造を呈している。
【００３５】
図２に示すＨＥＭＴ２０は、導電性ＳｉＣ基材１と、この基材１上にエピタキシャル成長されたＡｌＮ下地層２と、この基材１上にエピタキシャル成長されたｉ−ＧａＮ層３と、このｉ−ＧａＮ層３上にエピタキシャル成長されたｎ−ＡｌＧａＮ層４とを含む。本例においては、ｉ−ＧａＮ層３及びｎ−ＡｌＧａＮ層４が窒化物半導体層群を構成する。そして、ｎ−ＡｌＧａＮ層４上に、上述したようなソース電極７、ドレイン電極８、及びゲート電極９が形成されている。
【００３６】
図３は、本発明の半導体素子を用いたＨＢＴの一例を示す構成図である。なお、図１に示すＦＥＴ１０と同様の部分については、同じ数字を用いて示している。
【００３７】
図３に示すＨＢＴ３０は、導電性ＳｉＣ基材１と、この基材１上にエピタキシャル成長されたＡｌＮ下地層２と、この下地層２上にエピタキシャル成長されたｎ−ＧａＮからなる第１の導電型の第１導電層１３とを含む。さらに、第１導電層１３上にエピタキシャル成長された、同じくｎ−ＧａＮからなる第１の導電型の第２導電層１４と、この第２導電層１４上にエピタキシャル成長された、ｐ＋−ＧａＮからなる第２の導電型の第３導電層１５とを含む。また、この第３導電層１５上にエピタキシャル成長された、ｎ＋−ＡｌＧａＮの第１の導電型の第４導電層１６を含んでいる。
【００３８】
したがって、図３に示すＨＢＴ３０は、ｎｐｎ型接合の半導体素子を構成している。なお、本例においては、第１導電層１３〜第４導電層１６が窒化物半導体層群を構成している。
【００３９】
また、第１導電層１３の露出した表面には、Ｔｉ／Ａｌ／Ｐｔ／Ａｕからなるコレクタ電極１８が形成されており、第３導電層１５の露出した表面にはＮｉ／Ｐｔ／Ａｕからなるベース電極１７が形成されている。そして、第４導電層１６上には、同じくＴｉ／Ａｌ／Ｐｔ／Ａｕからなるエミッタ電極１９が形成されている。
【００４０】
図１〜３のいずれの電子デバイスにおいても、導電性ＳｉＣ基材１は上述したような抵抗率を有することが要求され、下地層２は上述したような０．５μｍ以上の厚さを有することが好ましい。さらには、下地層２の成膜中に発生する引張応力を緩和してクラックの発生を防止すべく、下地層２中におけるＡｌ含有量が導電性ＳｉＣ基材１から導電層３又は１３に向けて連続的又はステップ状に減少していることが好ましい。
【実施例】
【００４１】
（実施例１）
２インチ径で、厚さが３３０μmである導電性ＳｉＣ基材（抵抗率：０．０５Ω・ｃｍ）を適当な薬液で前処理した後、ＭＯＣＶＤ装置の中に設置した。ＭＯＣＶＤ装置には、ガス系としてＮＨ3系、ＴＭＡ、ＴＭＧ、ＳｉＨ4が取り付けてある。圧力を１５Ｔｏｒｒに設定した後、Ｈ2を流速３ｍ／ｓｅｃで流しながら、基材を１２００℃まで昇温した後、ＴＭＡとＮＨ3とを供給ガスモル比が４５０対１となるようにして供給し、下地層としてのＡｌＮ層を厚さ２μｍまでエピタキシャル成長させた。
【００４２】
次いで、圧力を１００Ｔｏｒｒに設定し、基材温度を１０５０℃に設定した後、ＴＭＧ、及びＮＨ３を全ガス平均流速１．５ｍ／ｓｅｃで流して、ｉ−ＧａＮ層を厚さ２μｍにエピタキシャル成長させた。この際、ＮＨ３及びＴＭＧの供給ガスモル比は、１５００対１となるようにした。その後、ＳｉＨ４を加え、ｎ−ＧａＮ層を厚さ３０ｎｍにエピタキシャル成長させた。
【００４３】
成長終了後、ｎ−ＧａＮ層表面にＴｉ／Ａｌ／Ｐｔ／Ａｕからなるソース／ドレイン電極を形成するともに、Ｎｉ／Ｐｔ／Ａｕからなるゲート電極を形成した。なお、ゲート長及びゲート幅は、それぞれ０．５μｍ及び７０μｍとなるようにした。
【００４４】
得られたＦＥＴの高周波特性及び出力特性を評価したところ、カットオフ周波数ｆｔ＝３０ＧＨｚで、連続使用による特性劣化がないことが判明し、良好な高周波特性及び出力特性を有することが判明した。
【００４５】
（実施例２）
実施例１と同様にして、ＡｌＮ下地層及びｉ−ＧａＮ導電層をエピタキシャル成長させて形成した後、基材温度を１１２０℃に設定し、ＴＭＡ、ＴＭＧ、ＮＨ３及びＳｉＨ４を全ガス平均流速３ｍ／ｓｅｃで流して、ｎ−Ａｌ０．２Ｇａ０．８Ｎ層を厚さ３０ｎｍにエピタキシャル成長させた。この際、ＮＨ３、ＴＭＡ、及びＴＭＧの供給ガスモル比は、７５００対１対５となるようにした。
【００４６】
成長終了後、ｎ−ＡｌＧａＮ層表面にＴｉ／Ａｌ／Ｐｔ／Ａｕからなるソース／ドレイン電極を形成するともに、Ｎｉ／Ｐｔ／Ａｕからなるゲート電極を形成した。なお、ゲート長及びゲート幅は、それぞれ０．５μｍ及び７０μｍとなるようにした。
【００４７】
得られたＨＥＭＴの高周波特性及び出力特性を評価したところ、カットオフ周波数ｆｔ＝６０ＧＨｚで、連続使用において特性劣化がないことが判明し、良好な高周波特性及び出力特性を有することが判明した。
【００４８】
（比較例１）
導電性ＳｉＣ基材の代わりに２インチ径、厚さ４３０μｍのサファイア基材を用いた以外は、実施例１と同様にしてＦＥＴを作製した。得られたＦＥＴの高周波特性及び出力特性を評価したところ、カットオフ周波数ｆｔ＝１０ＧＨｚであることが判明し、サファイア基材の低熱伝導性に起因して、高周波特性及び出力特性ともに劣化することが判明した。
【００４９】
（比較例２）
導電性ＳｉＣ基材の代わりに２インチ径、厚さ４３０μｍのサファイア基材を用いた以外は、実施例２と同様にしてＨＥＭＴを作製した。得られたＨＥＭＴの高周波特性及び出力特性を評価したところ、カットオフ周波数ｆｔ＝２０ＧＨｚであることが判明し、サファイア基材の低熱伝導性に起因して、高周波特性及び出力特性ともに劣化することが判明した。
【００５０】
（実施例３）
上述したＡｌＮ下地層の代わりに、６００℃の成膜温度で形成した低温ＧａＮバッファ層を０．０５μｍの厚さに形成した以外は、実施例２と同様にして、ＨＥＭＴを作製した。このＨＥＭＴの高周波特性及び出力特性を評価したところ、連続使用による特性劣化は観察されなかったものの、カットオフ周波数ｆｔ＝１０ＧＨｚであることが判明し、ＳｉＣの導電性に起因して高周波特性及び出力特性ともに若干劣化することが判明した。
【００５１】
以上、具体例を挙げながら、本発明を発明の実施の形態に即して詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。例えば、図２に示すＨＥＭＴにおいて、ｉ−ＧａＮ導電層３とｎ−ＡｌＧａＮ層４との間に、ｉ−ＡｌＧａＮからなる障壁層を挿入することもできる。また、図３に示すＨＢＴにおいては、ｎｐｎ型接合の半導体素子から構成されているが、各窒化物半導体層の導電型を入れ替えて、ｐｎｐ型接合の半導体素子から構成することもできる。
【００５２】
以上説明したように、本発明の半導体素子は、熱伝導性に優れ安価な導電性ＳｉＣ基材を用いるとともに、この導電性ＳｉＣ基材上において絶縁性に優れるＡｌ含有窒化物半導体からなる下地層を形成している。したがって、設計値通りの性能指数を有するとともに、出力特性及び高周波特性に優れた半導体素子を提供することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の半導体発光素子を用いたＦＥＴの一例を示す断面図である。
【図２】本発明の半導体発光素子を用いたＨＥＭＴの一例を示す断面図である。
【図３】本発明の半導体発光素子を用いたＨＢＴの一例を示す断面図である。
【符号の説明】
【００５４】
１  基材、２  下地層、３  ｉ層、４  ｎ層、７  ソース電極、８，１８  ドレイン電極、９  ゲート電極、１３  第１の導電層、１４  第２の導電層、１５  第３の導電層、１６  第４の導電層、１０  ＦＥＴ、１７  ベース電極、１８  コレクタ電極、１９  エミッタ電極、２０  ＨＥＭＴ、３０  ＨＢＴ
【図１】
2007059928.tif 000003
【図２】
2007059928.tif 000004
【図３】
2007059928.tif 000005