(57)【要約】【課題】生産性を落とすことなく、上層の配線と下層の導電領域とを接続することができるタングステンプラグ形成工程を有した半導体の製造方法を提供する。【解決手段】導電性領域が形成された半導体基板上に、層間絶縁膜を形成する層間絶縁膜形成工程と、前記導電性領域に達する接続孔を、前記層間絶縁膜に形成する接続孔形成工程と、前記接続孔に、タングステン膜を埋め込むタングステンプラグ形成工程とを有する半導体装置の製造方法において、タングステンプラグ形成工程は、第１の埋め込みステップと、該第１の埋め込みステップの後の工程で、かつ前記第１の埋め込みステップよりも成膜速度が速い第２の埋め込みステップとを備えていることを特徴とする。【選択図】図１
2007258499.tif 000002
【特許請求の範囲】
【請求項１】
導電性領域が形成された半導体基板上に、層間絶縁膜を形成する層間絶縁膜形成工程と、
前記導電性領域に達する接続孔を、前記層間絶縁膜に形成する接続孔形成工程と、
前記接続孔に、タングステン膜を埋め込むタングステンプラグ形成工程とを有する半導体装置の製造方法において、
タングステンプラグ形成工程は、第１の埋め込みステップと、該第１の埋め込みステップの後の工程で、かつ前記第１の埋め込みステップよりも成膜速度が速い第２の埋め込みステップとを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の埋め込みステップの成膜速度は、前記第１の埋め込みステップの成膜速度の１．３倍以上であることを特徴とする請求項１に記載の半導体の製造方法。
【請求項３】
導電性領域が形成された半導体基板上に、層間絶縁膜を形成する層間絶縁膜形成工程と、
前記導電性領域に達する接続孔を、前記層間絶縁膜に形成する接続孔形成工程と、
前記接続孔に、タングステン膜を埋め込むタングステンプラグ形成工程とを有する半導体装置の製造方法において、
タングステンプラグ形成工程は、窪みを形成して接続孔を埋め込む第１の埋め込みステップと、前記窪みを充填する第２の埋め込みステップとを備えていることを特徴とする半導体装置の製造方法。
【請求項４】
前記第１の埋め込みステップの前に核形成ステップを有することを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、拡散層あるいは下層金属配線からなる導電性領域と上層配線層とを接続するため、接続孔（コンタクトホール、あるいはスルーホール）にタングステン膜を埋め込んだタングステンプラグの形成方法に関する。
【背景技術】
【０００２】
タングステンプラグを利用した下層の導電性領域と上層の配線層との接続構造について、図５を参照にして説明する。導電性領域（拡散層あるいは下層金属配線）が表面に露出した基板１００の上に、コンタクトホール１０２を有する層間絶縁膜１０１が形成されている。コンタクトホール１０２の内面上及び層間絶縁膜１０１の表面上にＴｉ等からなるバリア層１０３が形成され、コンタクトホール１０２が、タングステン等からなるプラグ１０４で埋め込まれている。プラグ１０４は、例えば、コンタクトホール１０２内を埋め尽くすように基板全面にタングステン膜を成膜し、このタングステン膜をエッチバックしてコンタクトホール１０２内にのみタングステン膜を残すことにより形成される。プラグ１０４及びバリア層１０３の上面を覆うように、チタンからなる下地層１０６が形成されている。下地層１０６の上にアルミニウム合金からなる上層配線層１０５が形成されている。基板１００の導電性領域の表面と配線層１０５とが、コンタクトホール１０２内に埋め込まれたプラグ１０４を介して電気的に接続される。この構造は、現在の半導体装置において、最も一般的な構造である。
【０００３】
この構造の場合、プラグ１０４の上面に形成された凹部（以下、「リセス」と記す。）１０７が存在する場合が殆んどである。このため、このプラグ１０４の上層に、上層配線層１０５を形成した場合、リセスの段差に起因して上層配線層１０５のカバレッジ率が低下し、結果としてプラグ１０４における高抵抗化や断線等の不具合を引き起こす。
【０００４】
この上層配線層１０５のカバレッジ率の低下を防ぐために、例えば、特許文献１では、プラグ１０４の表面を含む基板全面に窒化チタンからなる下地層１０６を堆積し、その上に上層配線層１０５を堆積した後、基板を加熱して上層配線層１０５をリフローさせる技術が開示されている。
【特許文献１】特開平０９−２９８２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１の技術では、上層配線層１０５をリフローさせると、流し込みに時間が掛かり、効率が悪いという問題がある。
【０００６】
本発明の目的は、上記問題を解決し、生産性を低下させることなく、上層の配線と下層の導電性領域とを接続することができるタングステンプラグ形成工程を有した半導体の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
図５において、タングステン膜をエッチバックした後のプラグ１０４の形状は、エッチバック前、即ち成膜直後のタングステン膜の厚さの影響を受ける。つまり、図２に改めて示すように、タングステン膜の成膜時の膜厚が薄ければ、コンタクトホール直上部分に形成されたタングステン膜の凹部（上記のプラグ１０４の上面に形成されたリセスと区別するため、以下において、これを「窪み」と記す。）１０８が深くなり（図２（ａ）参照）、エッチバック後、この形状が転写されて形成されたプラグ上面のリセス１０７は深くなる（図２（ｂ）参照）。他方、タングステン膜の成膜時の膜厚を厚くすれば、エッチバック前の窪み１０８は緩和されるため（図３（ａ）参照）、プラグ上面のリセス１０７も浅くなる（図３（ｂ）参照）。
【０００８】
これらを定量的に評価した結果を図４に示す。図４は、タングステン膜の成膜時の膜厚とエッチバック処理後におけるプラグ上面のリセス深さとの関係を示している。タングステン膜の成膜方法は、化学気相成長法（以下、CVD法と呼ぶ。）による。この結果からも、タングステン膜の成膜時の膜厚を厚くすると、エッチバック処理後におけるリセス深さは浅くなる事が、明らかにわかる。
【０００９】
しかし、通常条件においてタングステン膜の成膜時の膜厚を厚くすれば、タングステン膜の成膜に時間がかかり、生産性の低下を招く。
【００１０】
また、成膜時間を変えずに膜厚を厚くするには成膜速度を上げれば良いが、タングステン膜の成膜速度を上げることは、以下の点で困難を伴う。即ち、
(i)成膜速度が速い条件では、プラグ埋め込み性が劣り、プラグ内のボイド等が大きくなる。
(ii)成膜速度が速い条件では、ソースガスであるWF6の分解により反応性が高いフッ素化合物（WFx）が多く生成し、バリア層１０３のバリア性が劣る部分から、下地Tiや、Siを侵食してしまうため、不良発生の要因となりやすい。
【００１１】
以上の理由から、プラグの品質を維持するために、タングステン膜によるプラグ埋め込みには、成膜速度を抑えた条件を用いる。
【００１２】
そこで、プラグの品質を落とさずかつ生産性も低下させずに、タングステン膜の膜厚を厚く成膜するために、通常条件の成膜ステップの後に、コンタクトホール直上にできた凹凸の抑制だけを目的とした、成膜速度を重視した成膜ステップを追加することに、本願の発明者は想到した。
【００１３】
本発明は、以上の知見に基づいてなされたもので、その特徴は以下の通りである。
（１）本発明は、導電性領域が形成された半導体基板上に、層間絶縁膜を形成する層間絶縁膜形成工程と、前記導電性領域に達する接続孔を、前記層間絶縁膜に形成する接続孔形成工程と、前記接続孔に、タングステン膜を埋め込むタングステンプラグ形成工程とを有する半導体装置の製造方法において、タングステンプラグ形成工程は、第１の埋め込みステップと、該第１の埋め込みステップの後の工程で、かつ前記第１の埋め込みステップよりも成膜速度が速い第２の埋め込みステップとを備えていることを特徴とする。
（２）また、本発明は、上記（１）において、前記第２の埋め込みステップの成膜速度は、前記第１の埋め込みステップの成膜速度の１．３倍以上であることを特徴とする。
（３）さらに、本発明は、導電性領域が形成された半導体基板上に、層間絶縁膜を形成する層間絶縁膜形成工程と、前記導電性領域に達する接続孔を、前記層間絶縁膜に形成する接続孔形成工程と、前記接続孔に、タングステン膜を埋め込むタングステンプラグ形成工程とを有する半導体装置の製造方法において、タングステンプラグ形成工程は、窪みを形成して接続孔を埋め込む第１の埋め込みステップと、前記窪みを充填する第２の埋め込みステップとを備えていることを特徴とする。
（４）さらにまた、本発明は、上記（１）から（３）のいずれかにおいて、前記第１の埋め込みステップの前に核形成ステップを有することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、タングステンプラグ形成工程が、第１の埋め込みステップと、第１の埋め込みステップよりも成膜速度が速い第２の埋め込みステップとを備えているので、プラグの品質を落とすことなくかつ成膜時間も短縮されて、タングステン膜の膜厚を厚く成膜できる。
【発明を実施するための最良の形態】
【００１５】
本発明に係る実施の形態の一例について、以下（１）から（７）の工程順に、図１を参照して説明する。図１は、実施の形態の一例を、（ａ）から（ｈ）の工程順に模式的に示した断面図である。
【００１６】
（１）先ず、P型のシリコン基板１００の表面に、Asのイオン注入と熱処理とにより、N型の拡散層１０を形成する（図１（ａ））。
【００１７】
（２）次に、CVD法により、膜厚1μmのシリコン酸化膜からなる層間絶縁膜１を成膜する（図１（ｂ））。
【００１８】
（３）この層間絶縁膜１に対し、通常のリソグラフィー技術とエッチング技術とにより、拡散層１０に達する孔径0.6μmのコンタクトホール２を形成する（図１（ｃ））。
【００１９】
（４）次に、スパッタ法により、膜厚0.03μm のチタン（以下、Tiと記載する。）膜、0.1μmの窒化チタン（以下、TiNと記載する。）膜からなるバリア層３を全面に成膜する（図１（ｄ））。
【００２０】
（５）続いてそのバリア層３の上、全面に、水素とアルゴンと窒素と６弗化タングステン（以下、WF6と記載する。）ガスとを用いたCVD法により、膜厚0.3μmのタングステン膜９ａを成膜する（図１（ｅ））。図１（ｅ）に示すように、このタングステン膜９ａの上に、窪み８が形成される。ここで、タングステン膜９ａの成膜時の膜厚は孔径の50%とした。すなわち、コンタクトホール２を埋め込むことができる最小の膜厚とした。
【００２１】
（６）さらに、そのタングステン膜９ａの上、全面に、水素とアルゴンと窒素とWF6ガスとを用いたCVD法により、膜厚0.1μmのタングステン膜９ｂを成膜する（図１（ｆ））。ここで、タングステン膜９ｂの成膜時の膜厚は、窪み８をある程度埋めることが経験的に期待できる厚みを選択した。また、タングステン膜９ｂの成膜速度は、タングステン膜９ａの成膜速度よりも速く設定するが、大幅な時間短縮を望む場合は、タングステン膜９ａの成膜速度の1.3倍以上とするのが好ましい。一方、成膜速度の上限は特に設けないが、プラグとしての性能を維持できる範囲内で、成膜装置で実現可能な成膜速度を適宜選択すれば良い。成膜速度は、ガス流量や基板温度やプラズマ条件等の成膜条件により変化させる。CVD法の場合、ガス流量を増加させる方法が、基板や既に作りこんだ回路や堆積した膜にダメージを与えないので、好ましい制御方法である。
【００２２】
（７）これらの工程により、コンタクトホール２がバリア層３とタングステン膜９ａ、９ｂにより完全に埋め込まれる。さらに、６弗化硫黄（以下、SF6と記載する。）ガスを用いたプラズマエッチングを行い、層間絶縁膜１上のタングステン膜９ａ、９ｂを除去し、コンタクトホール２部分を埋め込んだ状態でバリア層３およびタングステン膜９ａ、９ｂを残す（図１（ｇ））。
【００２３】
（８）その後、反応性スパッタ法により、下地層６として膜厚0.1μmの窒化チタン膜を全面に成膜する。さらに、下地層６の上、全面に、通常のスパッタ法により、上層配線層５として膜厚0.5μmのアルミニウム膜を成膜する。続いて、通常のリソグラフィー技術とエッチング技術とにより、この上層配線層５と下地層６とからなる積層構造の膜をパターニングして、積層構造の配線とする（図１（ｈ））。
【００２４】
以上の説明においては、（１）が導電性領域形成工程、（２）が層間絶縁膜形成工程、（３）が接続孔形成工程、（４）から（７）までがタングステンプラグ形成工程となる。そして、タングステンプラグ形成工程は、（５）のタングステン膜９ａを成膜する第１の埋め込みステップと、その後段に（６）のタングステン膜９ｂを成膜する第２の埋め込みステップとを備えており、第２の埋め込みステップは第１の埋め込みステップよりも成膜速度が速い。
【００２５】
なお、第１の埋め込みステップと第２の埋め込みステップは、同一成膜装置で行うのが好ましい。さらに、第１の埋め込みステップの直後に、連続して第２の埋め込みステップを行うと、より好ましい。成膜直後の膜表面は非常に活性で、成膜装置から一旦出すと空気中の窒素や酸素と化合して化合物を生成してしまう。そうなると、それが絶縁層になり、プラグ４の品質を低下させてしまう。故に、窒素や酸素と化合しない雰囲気で、第２の埋め込みステップを行うのが良い。
【００２６】
上記実施の形態によれば、成膜時の膜厚を従来と同じにするならば、プラグの品質を落とすこと無く成膜時間を短縮できる。他方、タングステン膜の成膜時間を従来と同じにするならば、タングステン膜の成膜によって形成された窪み８を緩和することができ、ブラグのリセス７が深くなることを抑止し、配線の信頼性向上を得ることができる。
【００２７】
なお、本実施の形態は拡散層１０に対するコンタクトホール２にタングステン膜９ａ、９ｂが埋め込まれた場合に関するものであるが、下層金属配線層に対するスルーホールにタングステン膜９ａ、９ｂが埋め込まれた場合にも、本実施の形態を適用することができる。
【００２８】
なお、本実施の形態では上層配線層５としてアルミニウム膜を使用した場合に関するものであるが、アルミニウム合金膜に対しても、本実施例を適用することができる。また本実施の形態では、タングステン膜とアルミニウム膜との間に窒化チタン膜を形成したが、チタン膜またはチタン膜と窒化チタン膜との積層膜を形成してもよい。
【００２９】
なお、本実施の形態では、コンタクトホール２の孔径0.6μmに対し、タングステン膜を0.4μm（タングステン膜９ａを0.3μmとタングステン膜９ｂを0.1μmとの合計）の厚みで成膜したが、本発明はこれに限定されるものでは無い。プラグ上面のリセス７を埋めることができる膜厚という点では、通常、タングステン膜は、コンタクトホール２の孔径の70%程度以上の膜厚で成膜されている。そこで、その膜厚範囲内で半導体装置や装置の製造条件もしくは製造装置に合わせて、適宜設定すれば良い。さらに、コンタクトホール２の孔径の50%を第１の埋め込みステップで充填すれば、プラグ４の品質が確実に維持できるので、より好ましい。
【００３０】
なお、本実施の形態では、タングステン膜を2回成膜することで、コンタクトホール２を充填したが、2回以上成膜しても良い。例えば、最初に、タングステン膜９ａの配向性を上げるために膜厚数10nmを成膜する核形成ステップと、その後、コンタクトホール２を充填するための第１の埋め込みステップと、次に、窪み８を埋め込むための第２の埋め込みステップ、としても良い。なお、核形成ステップはSiH4ガスを使用して行う。また、上記の例に限られることなく、コンタクトホール２を充填するための埋め込みステップの後に、この埋め込みステップよりも成膜速度の速い第２の埋め込みステップを備えてあれば、本発明は効果を奏する。
【実施例】
【００３１】
実施の形態に沿った実施例により、本発明の効果を示す。
【００３２】
上記（４）〜（７）のタングステンプラグ工程において、コンタクトホール２へのタングステン膜９の埋め込みは、最初に、膜厚50nmの核形成ステップ、その後、膜厚300nmの第１の埋め込みステップ、そして、膜厚100nmの第２の埋め込みステップ、により行った。核形成ステップと第１の埋め込みステップの成膜速度は4nm/sec、第２の埋め込みステップの成膜速度は5.2nm/secで、第１の埋め込みステップの1.3倍とした。タングステン膜はCVD法により成膜し、第１の埋め込みステップにおけるガス流量は、WF6が30sccm、水素が900sccm、窒素が20sccm、アルゴンが2200sccmとした。一方、第２の埋め込みステップにおけるガス流量は、WF6が60sccm、水素が1800sccm、窒素が300sccm、アルゴンが2200sccmとした。
【００３３】
このように、第１の埋め込みステップにおける窒素のガス流量をWF6のそれよりも少なくし、また、第２の埋め込みステップにおける窒素のガス流量をWF6のそれよりも多く流すことにより、第１の埋め込みステップにおいては良好な埋め込み性を得るとともに、第２の埋め込みステップにおいて、成膜速度を顕著に上昇させることができた。特に、第２の埋め込みステップにおける窒素のガス流量をWF6のそれの２倍以上、さらに好ましくは４倍以上に多く流すことが望ましい。その理由は、窒素の流量比を変化させることで、WF6の乖離状態を調整することができ、その結果、成膜速度を変化させることができるためと考えられる。
【００３４】
比較例として、上記（４）〜（７）のタングステンプラグ工程において、最初に、膜厚50nmの核形成ステップにより、その後、膜厚400nmの第１の埋め込みステップにより、コンタクトホール２へのタングステン膜９の埋め込みを行った物を用意した。核形成ステップと第１の埋め込みステップにおける成膜条件、およびその他の製造条件は、本発明例と全く同じとした。
【００３５】
表１に、本発明例と比較例における、タングステン膜の平均成膜時間と、プラグ４の平均コンタクト抵抗値を示す。本発明例の場合、平均成膜時間が短縮されているにもかかわらず、平均コンタクト抵抗値が変らない。この結果からも、本発明の効果が明らかになった。
【００３６】
【表１】
2007258499.tif 000003
【図面の簡単な説明】
【００３７】
【図１】本発明に係る実施の形態を説明するための工程順の断面図である。
【図２】タングステン膜の成膜時の膜厚が薄い場合、プラグ上面のリセス１０７が深くなることを示した説明図である。
【図３】タングステン膜の成膜時の膜厚が厚い場合、プラグ上面のリセス１０７が浅くなることを示した説明図である。
【図４】タングステン膜の成膜時の膜厚とプラグ上面のリセス深さとの関係を示した図である。
【図５】従来技術による配線形成方法を説明するための、基板コンタクトホール部の断面図である。
【符号の説明】
【００３８】
１    層間絶縁膜
２    コンタクトホール
３    バリア層（TiN膜）
４    タングステンプラグ
５    上層配線層（アルミニウム膜）
６    下地層（TiN膜）
７    リセス
８    窪み
９    タングステン膜
９ａ    タングステン膜（第１の埋め込みステップによる）
９ｂ    タングステン膜（第２の埋め込みステップによる）
１０    拡散層
１００    基板
１０１    層間絶縁膜
１０２    コンタクトホール
１０３    バリア層
１０４    プラグ
１０５    上層配線層
１０６    下地層
１０７    リセス
１０８    窪み
１０９    タングステン膜
【図１】
2007258499.tif 000004
【図２】
2007258499.tif 000005
【図３】
2007258499.tif 000006
【図４】
2007258499.tif 000007
【図５】
2007258499.tif 000008