(57)【要約】【課題】薄膜トランジスターの特性を高め、または、しきい値電圧の変動を防止することができる平板表示装置及びその駆動方法を提供する。【解決手段】少なくとも一つの薄膜トランジスターが具備された画像表示部４１と複数の端子４５が形成されたパッド部４２とを含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板４０と、前記パッド部４２の領域において形成された前記絶縁層の少なくとも一領域をとり除いて前記導電性基板４０を露出させる基板露出部４４と、前記パッド部４２に電気的に連結されて前記基板露出部４４を通じて前記導電性基板４０に逆バイアス電圧を印加するシステム制御パネル４８と、前記基板露出部４４と前記システム制御パネル４８との間に形成されて前記逆バイアス電圧を前記導電性基板４０に伝達する金属部材４３とを含む。【選択図】図４
2007011332.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、
前記パッド部の領域において形成された前記絶縁層の少なくとも一領域をとり除いて前記導電性基板を露出させる基板露出部と、
前記パッド部に電気的に連結されて前記基板露出部を通じて前記導電性基板に逆バイアス電圧を印加するシステム制御パネルと、
前記基板露出部と前記システム制御パネルとの間に形成され、前記逆バイアス電圧を前記導電性基板に伝達する金属部材と、を含むことを特徴とする平板表示装置。
【請求項２】
前記システム制御パネルは、
インタフェースパネルを通じて前記金属部材及び前記端子と連結されることを特徴とする請求項１に記載の平板表示装置。
【請求項３】
前記システム制御パネルは、
前記端子及び前記金属部材と相互に電気的に接続されるインタフェース端子と、
前記導電性基板に提供される逆バイアス電圧を調節する制御部をさらに含むことを特徴とする請求項１に記載の平板表示装置。
【請求項４】
前記金属部材は、前記端子と同じ高さで形成される金属ピンであることを特徴とする請求項２に記載の平板表示装置。
【請求項５】
前記薄膜トランジスターがＰＭＯＳ型であり、前記導電性基板に陰逆バイアス電圧を印加することを特徴とする請求項１に記載の平板表示装置。
【請求項６】
前記薄膜トランジスターがＮＭＯＳ型であり、前記導電性基板に陽逆バイアス電圧を印加することを特徴とする請求項１に記載の平板表示装置。
【請求項７】
前記導電性基板に−０．１Ｖないし−２０Ｖ範囲の陰逆バイアス電圧を印加することを特徴とする請求項５に記載の平板表示装置。
【請求項８】
前記導電性基板に０．１Ｖないし２０Ｖ範囲の陽逆バイアス電圧を印加することを特徴とする請求項６に記載の平板表示装置。
【請求項９】
前記端子及び金属部材が形成されたパッド部と前記インタフェースパネルとが導電性ペーストで圧着連結されていることを特徴とする請求項３に記載の平板表示装置。
【請求項１０】
前記基板露出部は、前記導電性基板上に形成された前記複数の絶縁層を前記少なくとも一領域においてすべてとり除くことで形成されることを特徴とする請求項１に記載の平板表示装置。
【請求項１１】
前記絶縁層は、湿式エッチング、乾式エッチング及び活性イオンエッチング（ＲＩＥ）からなる群から選ばれる一つを利用して除去されることを特徴とする請求項１０に記載の平板表示装置。
【請求項１２】
前記金属部材は、蒸着またはコーティングのいずれか一つの方法を利用して前記基板露出部に金属材を積層し、積層された前記金属材をパターニングして形成されることを特徴とする請求項１に記載の平板表示装置。
【請求項１３】
前記導電性基板は、ステンレススチール、チタン、モリブデン、鉄及びコバルトからなる群から選ばれる一つを利用することを特徴とする請求項１に記載の平板表示装置。
【請求項１４】
少なくとも一つの薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、
前記パッド部の領域において形成された前記絶縁層をとり除いて前記導電性基板の少なくとも一領域を露出させて形成された基板露出部と、
前記パッド部と電気的に接続されるシステム制御パネルと、を含む平板表示装置の駆動方法において、
前記基板露出部と連結された前記システム制御パネルを通じて前記導電性基板に前記逆バイアス電圧を印加する段階を含むことを特徴とする平板表示装置の駆動方法。
【請求項１５】
前記薄膜トランジスターがＰＭＯＳ型であり、前記導電性基板に陰逆バイアス電圧を印加することを特徴とする請求項１４に記載の平板表示装置の駆動方法。
【請求項１６】
前記薄膜トランジスターがＮＭＯＳ型であり、前記導電性基板に陽逆バイアス電圧を印加することを特徴とする請求項１４に記載の平板表示装置の駆動方法。
【請求項１７】
前記導電性基板に−０．１Ｖないし−２０Ｖ範囲の陰逆バイアス電圧を印加することを特徴とする請求項１５に記載の平板表示装置の駆動方法。
【請求項１８】
前記導電性基板に０．１Ｖないし２０Ｖ範囲の陽逆バイアス電圧を印加することを特徴とする請求項１６に記載の平板表示装置の駆動方法。
【請求項１９】
画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、
前記パッド部の少なくとも一領域に形成されて前記導電性基板を露出させる基板露出部と、
前記導電性基板と接触されるように前記基板露出部に設けられる金属部材と、
前記パッド部の端子及び前記金属部材と連結されるインタフェース端子を具備して外部から印加される制御信号を前記導電性基板に提供するインタフェースパネルと、を含むことを特徴とする平板表示装置。
【請求項２０】
前記インタフェース端子と連結された前記金属部材と連結され、前記導電性基板を接地させる接地部をさらに含むことを特徴とする請求項１９に記載の平板表示装置。
【請求項２１】
前記導電性基板下面に形成される下部絶縁層をさらに含むことを特徴とする請求項１９に記載の平板表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は平板表示装置及びその駆動方法に関し、より詳細には、外部のシステム制御パネルと連結された金属部材及び基板露出部に形成された接地部を通じて導電性基板に逆バイアス電圧を印加して薄膜トランジスターの特性を高めることができ、または導電性基板に印加される電圧と静電気によって発生し得るしきい値電圧の変動を防止することができる平板表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
最近、絶縁表面を持つ基板上に形成される半導体層を利用して薄膜トランジスターを形成する技術が注目されている。薄膜トランジスターは集積回路や電気光学装置のような電子デバイスに広く応用されている。
【０００３】
このような薄膜トランジスターを形成するために硝子または石英などが使われているが、これらは割れやすくて相対的に厚くて重いという短所がある。特に、モバイルディスプレイ市場では、軽くて薄く、割れないディスプレイに対する要求は非常に高いのが実状である。
【０００４】
従来の硝子基板を使用することによって発生する問題点を解消するために、相対的に薄くて割れない材料、特に、導電性基板上に薄膜トランジスターを形成することが提案されており、これを利用した平板表示装置のスイッチング素子やドライバー回路として開発が行われている。
【０００５】
以下では図面を参照して薄膜トランジスターが形成された導電性基板を含む従来の平板表示装置を説明する。
【０００６】
図１は、従来の技術による平板表示装置１’の概略的な平面図であり、図２は、Ｉ−Ｉ’線に沿ったパッド部１２の断面図である。
【０００７】
図１及び図２を参照すれば、従来の平板表示装置１’は、画像表示部１１とパッド部１２が形成された導電性基板１０と、パッド部１２と電気的に連結されたインタフェースパネル１４を含む。
【０００８】
導電性基板１０に形成された画像表示部１１には複数の薄膜トランジスター（図示せず）が形成されている。一方、パッド部１２は、導電性基板１０（図２では導電性基板２１と表示）上に形成されるバッファー層２２、バッファー層２２上に形成される層間絶縁層２３、層間絶縁層２３上に形成される複数の端子１３、及び導電性基板２１の下部に形成される下部絶縁層２０を含む。
【０００９】
インタフェースパネル１４にはパッド部１２に形成された端子１３に対応する位置に形成されて端子１３と電気的に連結される複数のインタフェース端子１５が形成される。
【００１０】
一般に、インタフェースパネル１４は、制御部が内蔵されている内蔵型と、制御部が外部から連結される外装型に分けることができ、一般に軟性回路基板（ＦＰＣＢ：  ＦｌｅｘＩｂｌｅ  ｐｒＩｎｔｅｄ  ｃＩｒｃｕＩｔ  ｂｏａｒｄ）と集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕＩｔ）を利用することができる。
【００１１】
前述したような構造の平板表示装置１’を構成する導電性基板１０、具体的には、薄膜トランジスターが形成された導電性基板１０の特徴のうちの一つは、逆バイアス電圧が印加されることによって薄膜トランジスターのしきい値電圧が変化するということである。
【００１２】
図３は、導電性基板１０上に形成された薄膜トランジスターに印加される逆バイアス電圧によるドレイン電流の変化量を現わすグラフである。以下では薄膜トランジスターの電気的特性変化について図３を参照して説明する。
【００１３】
図３を参照すれば、横軸（Ｘ軸）は薄膜トランジスターに印加される逆バイアス電圧を現わし、縦軸（Ｙ軸）はドレイン電流を現わす。グラフに開示されたように、導電性基板に印加される逆バイアス電圧が大きくなるほどしきい値電圧が増加されるということが分かる。
【００１４】
結果的に、薄膜トランジスターが形成された導電性基板上に印加される逆バイアス電圧を調整することによってしきい値電圧を回路的にチューニングすることができる。
【００１５】
しかし、導電性基板上に薄膜トランジスターが形成された構造において、導電性基板に意図しない電圧が印加されたり静電気などが作用したりすることによって予想できない電荷が導電性基板に蓄積される場合、初期設計の時に提案された薄膜トランジスターのしきい値電圧が基準設計値と異なる値に変化するので、回路的なチューニングが容易でない。さらに、導電性基板に形成された薄膜トランジスターのしきい値電圧が基準設計値と異なる値に変化する場合には薄膜トランジスターを利用したディスプレイ上に表示される各色相をＸ、Ｙ値で表示した輝度、階調及びコントラストなどが変化するという問題点を持つ。
【００１６】
なお、従来の平板表示装置及びその駆動方法に関する技術を記載した文献としては、下記特許文献１ないし６がある。
【特許文献１】特開２００４−３０９３５９号公報
【特許文献２】特開２００４−２４６３５１号公報
【特許文献３】特開２００４−０４８００５号公報
【特許文献４】特開２００３−２８００３４号公報
【特許文献５】大韓民国特許出願公開０３８７１２２号明細書
【特許文献６】大韓民国特許出願公開２００４−０１０５３５９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１７】
したがって、本発明の目的は前記従来の問題点を解決することであり、導電性基板に印加される逆バイアス電圧を調節して薄膜トランジスターの特性低下を防止することができる平板表示装置及びその駆動方法を提供することにある。
【００１８】
また、本発明が達成しようとする他の目的は、薄膜トランジスターが形成された基板に意図しない電圧が印加されたり、または静電気などが作用したりすることによって発生し得るしきい値電圧の変動を防止することができる平板表示装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【００１９】
上述した目的を果たすために、本発明の一態様による平板表示装置は少なくとも一つの薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、前記パッド部の領域において形成された前記絶縁層の少なくとも一領域をとり除いて前記導電性基板を露出させる基板露出部と、前記パッド部に電気的に連結されて前記基板露出部を通じて前記導電性基板に逆バイアス電圧を印加するシステム制御パネルと、前記基板露出部と前記システム制御パネルとの間に形成されて前記逆バイアス電圧を前記導電性基板に伝達する金属部材と、を含む。
【００２０】
望ましくは、前記システム制御パネルは、インタフェースパネルを通じて前記金属部材及び前記端子と連結される。また、望ましくは、前記システム制御パネルは、前記端子及び前記金属部材と相互に電気的に接続されるインタフェース端子と、前記導電性基板に提供される逆バイアス電圧を調節する制御部をさらに含む。
【００２１】
また、前記金属部材は、前記端子と同じ高さに形成される金属ピンであり、前記薄膜トランジスターがＰＭＯＳ型の場合、前記導電性基板に陰逆バイアス電圧を印加し、前記薄膜トランジスターがＮＭＯＳ型の場合、前記導電性基板に陽逆バイアス電圧を印加する。
【００２２】
望ましくは、前記導電性基板に陽逆バイアス電圧を印加する場合、前記導電性基板に０．１Ｖないし２０Ｖの範囲の陽逆バイアス電圧を印加し、前記導電性基板に陰逆バイアス電圧を印加する場合、前記導電性基板に−０．１Ｖないし−２０Ｖ範囲の陰逆バイアス電圧を印加する。
【００２３】
そして、前記端子及び金属部材が形成されたパッド部と前記インタフェースパネルとが導電性ペーストで圧着連結される。また、前記基板露出部は、前記導電性基板上に形成された前記複数の絶縁層を前記少なくとも一領域においてすべてとり除くことで形成される。
【００２４】
前記絶縁層は湿式エッチング、乾式エッチング及び活性イオンエッチング（ＲＩＥ）からなる群から選ばれる一つを利用して除去される。
【００２５】
また、前記金属部材は、蒸着またはコーティングのいずれか一つの方法を利用して前記基板露出部に金属材を積層し、積層された前記金属材をパターニングして形成される。前記導電性基板は、ステンレススチール、チタン、モリブデン、鉄及びコバルトからなる群から選ばれる一つを利用するのが望ましい。
【００２６】
また、本発明の一態様による平板表示装置の駆動方法は、少なくとも一つの薄膜トランジスターが具備された画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、前記パッド部の領域において形成された前記絶縁層をとり除いて前記導電性基板の少なくとも一領域を露出させて形成された基板露出部と、前記パッド部と電気的に接続されるシステム制御パネルと、を含む平板表示装置の駆動方法において、前記基板露出部と連結された前記システム制御パネルを通じて前記導電性基板に前記逆バイアス電圧を印加する段階を含む。
【００２７】
本発明の他の態様による平板表示装置は、画像表示部と複数の端子が形成されたパッド部を含み、前記パッド部の領域において複数の絶縁層が積層されている導電性基板と、前記パッド部の少なくとも一領域に形成されて前記導電性基板を露出させる基板露出部と、前記導電性基板と接触されるように前記基板露出部に設けられる金属部材と、前記パッド部の端子及び前記金属部材と連結されるインタフェース端子を具備して外部から印加される制御信号を前記導電性基板に提供するインタフェースパネルと、を含む。
【００２８】
望ましくは、前記インタフェース端子と連結された前記金属部材と連結され、前記導電性基板を接地させる接地部をさらに含み、前記導電性基板下面に形成される下部絶縁層をさらに含む。
【発明の効果】
【００２９】
以上説明したように、本発明によれば、導電性基板に逆バイアス電圧を調節して印加することができるシステム制御パネルを形成することで、薄膜トランジスターの移動度、漏洩電流及びしきい値電圧などのいずれかの変化を防止することができ、ディスプレイの性能を高めることができる。
【００３０】
また、絶縁表面を持つ導電性基板の一部に形成されているパッド部に基板露出部を形成し、金属ピンを導電性基板と接触されるように提供させて導電性基板を接地することで、薄膜トランジスターが形成された基板に意図しない電圧が印加されたり、または静電気などが作用したりすることによって発生し得るしきい値電圧の変動を防止し、輝度、階調及びコントラストの変化を防止することができる。
【発明を実施するための最良の形態】
【００３１】
以下では本発明の実施形態を図市した図面を参照して本発明の実施形態による平板表示装置及び駆動方法を具体的に説明する。
【００３２】
図４は本発明による平板表示装置１の概略的な平面図である。
【００３３】
図４を参照すれば、本発明の一態様による平板表示装置１は、少なくとも一つの薄膜トランジスターが具備された画像表示部４１と、複数の端子４５が形成されたパッド部４２を含む。
【００３４】
また、画像表示部４１とパッド部４２を含み、画像表示部４１とパッド部４２の領域において複数の絶縁層が積層されている導電性基板４０（後述する図５では導電性基板５１と表示）が平板表示装置１に含まれており、パッド部４２の領域において形成された絶縁層の少なくとも一領域をとり除いて導電性基板４０を露出させる基板露出部４４が形成されている。そして、平板表示装置１は、パッド部４２に電気的に連結されて基板露出部４４を通じて導電性基板４０に逆バイアス電圧を印加するシステム制御パネル４８と、基板露出部４４とシステム制御パネル４８との間に形成されて逆バイアス電圧を導電性基板４０に伝達する金属部材４３とを含む。
【００３５】
また、前記システム制御パネル４８は、複数のインタフェース端子４７が形成されたインタフェースパネル４６を通じて前記金属部材４３及び前記端子４５と連結されている。図面では前記インタフェースパネル４６と前記システム制御パネル４８が一つの連結線５０を通じて連結されているが、複数の線でも連結可能であることは勿論である。
【００３６】
導電性基板４０はステンレススチール、チタン、モリブデン、鉄及びコバルトからなる群から選ばれる一つを利用することができるが、これに限定されない。
【００３７】
そして、金属部材４３は、基板露出部４４と連結されて、システム制御パネル４８で提供される逆バイアス電圧を導電性基板４０に伝達するものである。金属部材４３は、パッド部４２に形成された端子４５の高さと同じ高さで形成される金属ピンである。また、金属部材４３は、蒸着またはコーティングのいずれか一つの方法を利用して基板露出部に金属材を積層し、積層された金属材をパターニングすることで形成される。
【００３８】
システム制御パネル４８は、端子４５及び金属部材４３と相互に電気的に接続されるインタフェース端子４７と、導電性基板４０に提供される逆バイアス電圧を調節する制御部４９とを含む。そして、基板露出部４４は、導電性基板４０上に形成された複数の絶縁層を前記少なくとも一領域においてすべてとり除くことで形成される。
【００３９】
基板露出部４４を形成するために複数の絶縁層をとり除く時には、湿式エッチング、乾式エッチング及び活性イオンエッチングの中のいずれか一つを利用して形成する。
【００４０】
また、端子４５及び金属部材４３が形成されたパッド部４２とインタフェースパネル４６とは導電性ペーストで圧着連結する。この時、導電性ペーストは異方性導電樹脂（異方性導電フィルム：ａｎＩｓｏｔｒｏｐＩｃ  ｃｏｎｄｕｃｔＩｖｅ  ｆＩｌｍ）であり、異方性導電樹脂を使って加圧や加熱によってインタフェースパネルを連結する時には、導電性基板のフレキシブル性や加熱による劣化によってクラックが生じないように気を付ける。
【００４１】
システム制御パネル４８を通じて導電性基板４０に提供される逆バイアス電圧は、陰逆バイアス電圧（負値の逆バイアス電圧）である。例えば、ＰＭＯＳ型薄膜トランジスターの場合、陰逆バイアス電圧を印加すれば移動度と漏洩電流特性が向上し、しきい値電圧も０に近づくように大きくなる。
【００４２】
図５は、図４のＩＩ−ＩＩ’線に沿った本発明の第１実施形態を示すパッド部の断面図である。
【００４３】
図５を参照して本発明の一態様による第１実施形態を説明すれば、導電性基板５１上には外部の熱などによって導電性基板５１が損傷されることを防止するためにバッファー層５２が形成されており、バッファー層５２は酸化シリコンＳＩＯ２及び窒化シリコンＳＩＮｘなどの無機絶縁物質またはアクリル係有機化合物、ポリアミド、ポリイミドなどの有機絶縁物質などが利用される。
【００４４】
本発明の実施形態でバッファー層５２は酸化シリコンと窒化シリコンの中でいずれか一つで形成されたが、これに限定されない。
【００４５】
バッファー層５２上に形成されたゲート絶縁層５３は、ゲート電極（図示せず）と半導体層（図示せず）を絶縁させる役割をする。ゲート絶縁層５３上には複数の端子４５が形成されており、その中で一つの端子４５形成位置に導電性基板５１上の絶縁層（この例では、バッファー層５２、ゲート絶縁層５３）を少なくとも一領域においてすべてとり除いて基板露出部４４を形成する。絶縁層をとり除く時には、湿式エッチング、乾式エッチング及び活性イオンエッチングの中でいずれか一つを利用する。
【００４６】
基板露出部４４には蒸着及びコーティングの中でいずれか一つの方法を利用して金属材を積層し、積層された金属材をパターニングして金属ピン５４を形成する。金属ピン５４は端子４５と同じ高さで形成され、インタフェースパネル（図示せず）に形成されたインタフェース端子（図示せず）と連結され、導電性基板にシステム制御パネルから提供される逆バイアスを印加することで、薄膜トランジスターの移動度、しきい値電圧及び漏洩電流特性を改善することができる。
【００４７】
図６は、図４のＩＩ−ＩＩ’線に沿った本発明の第２実施形態を示すパッド部の断面図であり、説明の便宜上、前記第１実施形態と同じ構成要素に対する具体的な説明は略する。特に、導電性基板上に形成された絶縁層及び絶縁層除去方法に対する具体的な説明は略する。
【００４８】
図６は、図４のＩＩ−ＩＩ’線に沿った本発明の第２実施形態を示すパッド部の断面図である。
【００４９】
図６を参照して本発明の一態様による第２実施形態を説明すれば、導電性基板６１の下面には下部絶縁層６０が形成されているが、下部絶縁層６０は工程の中で導電性基板６１に印加されるストレスを減らす役割をする。
【００５０】
導電性基板６１上にはバッファー層６２、ゲート絶縁層６３及び層間絶縁層６４が順次形成されている。層間絶縁層６４上には複数の端子４５が形成されており、その中で二つの端子４５形成位置に、導電性基板６１上の絶縁層（この例では、バッファー層６２、ゲート絶縁層６３及び層間絶縁層６４）をすべてとり除いて基板露出部４４を形成する。
【００５１】
基板露出部４４には蒸着及びコーティングの中でいずれか一つの方法を利用して金属材を積層し、積層された金属材をパターニングして端子と同じ高さで金属ピン６５を形成する。そして、インタフェースパネル（図示せず）に形成されたインタフェース端子（図示せず）と連結され、制御部４９が形成されたシステム制御パネル４８から導電性基板に逆バイアスを印加させることで、薄膜トランジスターの移動度、しきい値電圧及び漏洩電流特性を改善することができる。
【００５２】
図７は、本発明の他の態様による平板表示装置の概略的な平面図である。
【００５３】
図７を参照すれば、平面表示装置２は、少なくとも一つの薄膜トランジスターが具備された画像表示部７１と、複数の端子７５が形成されたパッド部７２を含む。そして、画像表示部７１とパッド部７２を含み、画像表示部７１とパッド部７２の領域において複数の絶縁層が積層されている導電性基板７０（後述する図８では導電性基板８１と表示）が平板表示装置２に含まれており、パッド部７２の領域において形成された絶縁層の少なくとも一領域をとり除いて導電性基板７０を露出させる基板露出部７４が形成されている。
【００５４】
平板表示装置２は、パッド部７２に電気的に連結されて基板露出部７４を通じて導電性基板７０に逆バイアス電圧を印加するシステム制御パネル７６と、基板露出部７４とシステム制御パネル７６との間に形成されて逆バイアス電圧を導電性基板７０に伝達する金属部材７３とを含む。
【００５５】
前記システム制御パネル７６には、前記端子７５と連結されるインタフェース端子７７が形成されており、前記導電性基板７０に提供される逆バイアス電圧を調節する制御部７８が一体型に形成されている。
【００５６】
図８は図７のＩＩＩ−ＩＩＩ’線に沿った本発明の第３実施形態を示すパッド部の断面図である。
【００５７】
図８を参照して本発明の第３実施形態を説明すれば、導電性基板８１の下面には下部絶縁層８０が形成されており、導電性基板８１上にはバッファー層８２、ゲート絶縁層８３が形成されている。
【００５８】
ゲート絶縁層８３上には複数の端子７５’が形成されており、端子７５’上には層間絶縁層８４が形成され、層間絶縁層８４上に複数の端子７５”がまた形成されている。ゲート絶縁層８３上の端子７５’と層間絶縁層８４上の端子７５”はコンタクトホール８６を通じて電気的に連結されている。その中で、一つの端子７５形成位置に導電性基板８１上の絶縁層（この例では、バッファー層８２、ゲート絶縁膜８３、および層間絶縁膜８４）を少なくとも一領域においてすべてとり除いて基板露出部７４を形成する。
【００５９】
基板露出部７４には蒸着またはコーティングのいずれか一つの方法を利用して金属材を積層し、積層された金属材をパターニングして端子と同じ高さで金属ピン８５を形成し、インタフェースパネル（図示せず）に形成されたインタフェース端子（図示せず）と連結され、導電性基板にシステム制御パネルから提供される逆バイアスを印加することで、薄膜トランジスターの移動度、しきい値電圧及び漏洩電流特性を改善することができる。
【００６０】
図９ａ及び図９ｂは、本発明の一態様による薄膜トランジスターの特性を現わしたグラフである。
【００６１】
図９ａを参照すれば、横軸（Ｘ軸）は導電性基板に印加される逆バイアス電圧を現わし、縦軸（Ｙ軸）は導電性基板上に形成された低温ポリシリコン薄膜トランジスター素子の移動度と漏洩電流を現わす。このグラフに現われたように、ＰＭＯＳ型薄膜トランジスターの場合、導電性基板に陽逆バイアスを印加した場合には薄膜トランジスター素子の漏洩電流（黒四角で図示）が増加され、移動度（黒三角で図示）が減少されて薄膜トランジスターの動作特性が弱化される。しかし、陰逆バイアス電圧を印加した場合には薄膜トランジスター素子の漏洩電流は減少されて移動度は増加されるので、動作特性が向上する。
【００６２】
例えば、導電性基板に−１０Ｖの逆バイアス電圧を印加する場合、漏洩電流は１．１×１０−１２Ａで、移動度は１２．１５ｃｍ２／Ｖｓｅｃである。一方、導電性基板に１０Ｖの逆バイアス電圧を印加する場合、漏洩電流は１．３５×１０−１２Ａで、移動度は１１．９５ｃｍ２／Ｖｓｅｃである。そして、導電性基板に−１５Ｖの陰逆バイアス電圧を印加する場合、漏洩電流は１．０×１０−１２Ａで、移動度は１２．２５ｃｍ２／Ｖｓｅｃである。
【００６３】
実験結果によれば、ＰＭＯＳ型薄膜トランジスターの場合、導電性基板に陽逆バイアス電圧（正値の逆バイアス）を印加する場合に比べて陰逆バイアス電圧を印加する場合が漏洩電流及び移動度の面で動作特性がさらに良い。特に、陰逆バイアス電圧が大きくなるほど動作特性がさらに向上する。
【００６４】
図９ｂを参照すれば、横軸（Ｘ軸）は導電性基板上に印加される逆バイアス電圧を現わし、縦軸（Ｙ軸）は導電性基板上に形成された低温ポリシリコン薄膜トランジスター素子のしきい値電圧とエススロープ（ｓ・ｓｌｏｐｅ）を現わす。このグラフによれば、ＰＭＯＳ型薄膜トランジスターの場合、導電性基板に陽逆バイアスを印加した場合にはしきい値電圧（黒丸）が減少されて薄膜トランジスターの動作特性が弱化されるが、陰電圧を印加した場合にはしきい値電圧は増加される。また、導電性基板に逆バイアス電圧の絶対値が大きいほどエススロープ（黒四角）は増加される。
【００６５】
例えば、導電性基板に−１０Ｖの逆バイアス電圧を印加する場合に、しきい値電圧は−７．０Ｖである。一方、導電性基板に１０Ｖの逆バイアス電圧を印加する場合に、しきい値電圧は−８．２Ｖである。また、導電性基板に絶対値が５Ｖ（−５Ｖ、５Ｖ）である逆バイアス電圧が印加される場合、エススロープは１．２４Ｖ／ｄｅｃである。一方、導電性基板に絶対値が１５Ｖ（−１５Ｖ、１５Ｖ）である逆バイアス電圧が印加される場合に、エススロープは１．３０Ｖ／ｄｅｃである。
【００６６】
実験結果によれば、ＰＭＯＳ型薄膜トランジスターの場合、導電性基板に陽逆バイアス電圧を印加する場合に比べ、陰逆バイアス電圧が印加される場合の方が、しきい値電圧の動作特性がさらに向上する。また、導電性基板に絶対値が小さい逆バイアス電圧を印加する場合に比べ、絶対値が大きい逆バイアス電圧が印加される場合の方が、エススロープの動作特性がさらに向上する。
【００６７】
図１０は、本発明のさらに他の態様による平板表示装置３の概略的な平面図である。
【００６８】
図１０を参照すれば、本発明のさらに他の態様による平板表示装置３は画像表示部１０１と、複数の端子１０５が形成されたパッド部１０２を含む。
【００６９】
画像表示部１０１とパッド分１０２を含み、画像表示部１０１とパッド部１０２の領域において複数の絶縁層が積層されている導電性基板１００（後述する図１１では導電性基板１１１と表示）が平板表示装置３に含まれており、パッド部１０２の領域において形成された絶縁層の少なくとも一領域をとり除いて導電性基板１００を露出させる基板露出部１０４が形成されている。そして、平板表示装置３は、導電性基板１００と接触されるように基板露出部１０４に設けられる金属部材１０３と、パッド部１０２の端子１０５及び金属部材１０３と連結されるインタフェース端子１０７を具備して外部から印加される制御信号を導電性基板１００に提供するインタフェースパネル１０６とを含む。
【００７０】
金属部材１０３はインタフェースパネル１０６に形成されたインタフェース端子１０７と連結されて導電性基板１００を接地させる役割をする。
【００７１】
図１１は図１０のＩＶ−ＩＶ’線に沿った本発明の第４実施形態を示すパッド部の側断面図である。
【００７２】
図１１を参照して本発明の第４実施形態を説明すれば、導電性基板１１１の下面には下部絶縁層１１０が形成されているが、下部絶縁層１１０は工程の中で導電性基板１１１に印加されるストレスを減らす役割をする。また、導電性基板１１１上には外部の熱などによって導電性基板１１１が損傷されることを防止するためにバッファー層１１２が形成される。
【００７３】
バッファー層１１２上に形成されたゲート絶縁層１１３はゲート電極（図示せず）と半導体層（図示せず）を絶縁させる役割をする。ゲート絶縁層１１３上には複数の端子１０５が形成されており、その中で一つの端子１０５形成位置に導電性基板１１１上の絶縁層（この例では、バッファー層１１２、ゲート絶縁層１１３）を少なくとも一領域においてすべてとり除いて基板露出部１０４を形成する。
【００７４】
基板露出部１０４には蒸着及びコーティングの中でいずれか一つの方法を利用して金属材を積層し、積層された金属材をパターニングして金属ピン１１４を形成する。金属ピン１１４は端子１０５と同じ高さに形成され、インタフェースパネル（図示せず）に形成されたインタフェース端子（図示せず）と連結されて外部の接地部（不図示）を通じて導電性基板１１１を接地させることで、導電性基板１１１に偶然に印加される電圧と静電気によって発生し得るしきい値電圧の変動を防止する役割をする。
【００７５】
図１２ないし図１３は図１０のＩＶ−ＩＶ’線に沿った本発明の第５及び第６実施形態を示すパッド部の断面図であり、説明の便宜上、前記第４実施形態と同じ構成要素に対する具体的な説明は略する。特に、下部絶縁層と導電性基板上に形成された絶縁層及び絶縁層除去方法に対する具体的な説明は略する。
【００７６】
図１２は図１０のＩＶ−ＩＶ’線に沿った本発明の第５実施形態を示すパッド部の断面図である。
【００７７】
図１２を参照して本発明の第５実施形態を説明すれば、導電性基板１２０上にはバッファー層１２１、ゲート絶縁層１２２及び層間絶縁層１２３が形成されている。層間絶縁層１２３上には複数の端子１０５が形成されており、その中で、二つの端子１０５形成位置に導電性基板１２０上の絶縁層（この例では、バッファー層１２１、ゲート絶縁層１２２及び層間絶縁層１２３）をすべてとり除いて基板露出部１０４を形成する。
【００７８】
基板露出部１０４に形成された金属ピン１２４と、金属ピン１２４と連結された外部の接地部１２５を通じて導電性基板１２０を接地させることで、導電性基板１２０に偶然に印加される電圧と静電気によって発生し得るしきい値電圧の変動を防止する役割をする。
【００７９】
図１３は図１０のＩＶ−ＩＶ’線に沿った本発明の第６実施形態を示すパッド部の断面図である。
【００８０】
図１３を参照して本発明の第６実施形態を説明すれば、導電性基板１３１の下面には下部絶縁層１３０が形成されており、導電性基板１３１上にはバッファー層１３２、ゲート絶縁層１３３が形成されている。
【００８１】
ゲート絶縁層１３３上には複数の端子１０５が形成されており、端子１０５’上には層間絶縁層１３４が形成され、層間絶縁層１３４上に複数の端子１０５”がまた形成されている。ゲート絶縁層１３３上の端子１０５’と層間絶縁層１３４上の端子１０５”はコンタクトホール１３６を通じて電気的に連結されている。その中で、一つの端子１０５形成位置に導電性基板１３１上の絶縁層（この例では、バッファー層１３２、ゲート絶縁層１３３、および層間絶縁層１３４）を少なくとも一領域にいおてすべてとり除いて基板露出部１０４を形成し、基板露出部１０４と一端部が接触されるように形成された金属ピン１３５を外部インタフェースパネル（図示せず）と連結し、金属ピン１３５と連結された外部の接地部１３７を通じて導電性基板１３１を接地させることで、導電性基板１３１に偶然に印加される電圧と静電気によって発生し得るしきい値電圧の変動を防止する役割をする。
【００８２】
前記実施形態では導電性基板上に形成される絶縁膜をすべて積層した後、一度にエッチングして基板露出部を形成する実施形態のみを遂行したが、導電性基板上に絶縁膜を積層する時、基板露出部形成位置にはマスクをして絶縁膜を形成しない方法を使うことができることは勿論である。また、端子の形成位置を多様に変更することができ、基板露出部をパッド部上に二つの領域以上形成することも可能であり、金属部材の形態を金属ピン形状でない他の形態でも形成可能である。
【００８３】
そして、ＰＭＯＳ型薄膜トランジスターで導電性基板に−０．１Ｖないし−２０Ｖの範囲で陰逆バイアス電圧を印加する場合を詳しく説明したが、ＮＭＯＳ型薄膜トランジスターで導電性基板に０．１Ｖないし２０Ｖの範囲で陽逆バイアス電圧を印加してもその効果は等しく、ＮＭＯＳ型薄膜トランジスターの導電性基板に陽逆バイアス電圧を印加することができることは勿論である。
【００８４】
上述したように、本発明の技術思想は前記望ましい実施形態によって具体的に記述されたが、上記実施形態はその説明のためのもので、本発明の範囲を制限するためのものではない。また、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で多様な変形が可能であることを理解することができるであろう。
【図面の簡単な説明】
【００８５】
【図１】図１は、従来の技術による平板表示装置の概略的な平面図である。
【図２】図２は、図１のＩ−Ｉ’線に沿ったパッド部の断面図である。
【図３】図３は、薄膜トランジスターに印加される逆バイアス電圧による電気的特性変化を現わすグラフである。
【図４】図４は、本発明の一態様による平板表示装置の概略的な平面図である。
【図５】図５は、図４のＩＩ−ＩＩ’線に沿った本発明の第１実施形態を示すパッド部の断面図である。
【図６】図６は、図４のＩＩ−ＩＩ’線に沿った本発明の第２実施形態を示すパッド部の断面図である。
【図７】図７は、本発明の他の態様による平板表示装置の概略的な平面図である。
【図８】図８は、図７のＩＩＩ−ＩＩＩ’線に沿った本発明の第３実施形態を示すパッド部の断面図である。
【図９ａ】図９ａは、本発明による基板に逆バイアス電圧の印加による電気的特性変化を現わすグラフである。
【図９ｂ】図９ｂは、本発明による基板に逆バイアス電圧の印加による電気的特性変化を現わすグラフである
【図１０】図１０は、本発明のさらに他の態様による平板表示装置の概略的な平面図である。
【図１１】図１１は、図１０のＩＶ−ＩＶ’線に沿った本発明の第４実施形態を示すパッド部の断面図である。
【図１２】図１２は、図１０のＩＶ−ＩＶ’線に沿った本発明の第５実施形態を示すパッド部の断面図である。
【図１３】図１３は、図１０のＩＶ−ＩＶ’線に沿った本発明の第６実施形態を示すパッド部の断面図である。
【符号の説明】
【００８６】
４１、７１、１０１    画像表示部、
４０、７０、１００    導電性基板、
４２、７２、１０２    パッド部、
４５、７５、１０５    端子、
４４、７４、１０４    基板露出部、
４３、７３、１０３    金属部材、
５４、６５、８５、１１４、１２４、１３５    金属ピン、
４８    システム制御パネル、
４６、１０６    インタフェースパネル、
４７、９７    インタフェース端子。
【図１】
2007011332.tif 000003
【図２】
2007011332.tif 000004
【図３】
2007011332.tif 000005
【図４】
2007011332.tif 000006
【図５】
2007011332.tif 000007
【図６】
2007011332.tif 000008
【図７】
2007011332.tif 000009
【図８】
2007011332.tif 000010
【図９ａ】
2007011332.tif 000011
【図９ｂ】
2007011332.tif 000012
【図１０】
2007011332.tif 000013
【図１１】
2007011332.tif 000014
【図１２】
2007011332.tif 000015
【図１３】
2007011332.tif 000016