(57)【要約】【課題】エンコーダ装置に対し、映像フレーム精度で制御処理が実行されていることを確認でき、しかも試験の信頼性の向上を図り得るエンコーダ装置の制御タイミング試験システムを提供する。【解決手段】エンコーダ装置１１において、制御情報受信時に、この制御情報受信時点からＮフレーム後にＴＳに対し制御情報に従った処理を加えると共に、ＴＳ中のＰＣＲを含むパケット中のｓｔｕｆｆｉｎｇ部に実行した制御内容を記録するようにし、ＴＳ収録装置１４において記録されたＴＳを解析することで、ＰＣＲを基準とした制御情報の受信タイミングを特定し、この特定した受信タイミングと制御情報に従った処理時のＰＴＳとを比較することで時間差を求め、この時間差からＴＳに対しＮフレームで制御情報に従った処理が実行されたか否かを判定するようにしている。【選択図】      図１
2007251633.tif 000002
【特許請求の範囲】
【請求項１】
送信側でエンコーダ装置にて制御情報により複数のパラメータが規定されたフレーム構造のＴＳ（Transport Stream）を生成して送出し、受信側で前記エンコーダ装置からのＴＳを受信し記録する伝送システムに用いられ、
前記エンコーダ装置は、
前記制御情報を受信したとき、受信時点からＮ（Ｎは自然数）フレーム後に前記制御情報に従って前記ＴＳに処理を加えると共に、前記ＴＳ中の絶対時間としてのＰＣＲ（Program Clock Reference）を含むパケットに前記制御情報を挿入するＴＳ処理手段を備え、
前記受信側は、
記録された前記ＴＳを解析し、前記ＰＣＲに基づいて前記制御情報の受信タイミングを特定するタイミング特定手段と、
このタイミング特定手段で特定されたタイミング値と前記ＴＳ処理手段による処理時のＰＴＳ（Program Time Stamp）とを比較することで、前記ＴＳに対しＮフレームで前記制御情報に従った処理が実行されたか否か判定する判定手段とを備えたことを特徴とするエンコーダ装置の制御タイミング試験システム。
【請求項２】
前記ＴＳ処理手段は、前記制御情報に従って前記ＴＳの処理開始、パラメータ変更、前記ＴＳの処理終了の少なくとも１つを実行することを特徴とする請求項１記載のエンコーダ装置の制御タイミング試験システム。
【請求項３】
前記ＴＳ処理手段は、前記パケットのスタッフィング部に前記制御情報を挿入することを特徴とする請求項１記載のエンコーダ装置の制御タイミング試験システム。
【請求項４】
送信側でエンコーダ装置にて制御情報により複数のパラメータが規定されたフレーム構造のＴＳ（Transport Stream）を生成して送出し、受信側で前記エンコーダ装置からのＴＳを受信し記録する伝送システムに用いられ、
前記エンコーダ装置にて前記制御情報を受信したとき、受信時点からＮ（Ｎは自然数）フレーム後に前記制御情報に従って前記ＴＳに処理を加えると共に、前記ＴＳの絶対時間としてのＰＣＲ（Program Clock Reference）を含むパケットに前記制御情報を挿入し、
前記受信側にて記録された前記ＴＳを解析し、前記ＰＣＲに基づいて前記制御情報の受信タイミングを特定し、
この特定されたタイミング値と前記ＴＳ処理時のＰＴＳ（Program Time Stamp）とを比較することで、前記ＴＳに対しＮフレームで前記制御情報に従った処理が実行されたか否か判定するようにしたことを特徴とするエンコーダ装置の制御タイミング試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、放送局内において、ＭＰＥＧ２（Moving Picture Experts Group 2）により、ＴＳ(Transport Stream)を生成するエンコーダ装置の制御タイミング試験システム及びその制御タイミング試験方法に関する。
【背景技術】
【０００２】
デジタル放送におけるスタジオ機器にあっては、ＭＰＥＧ２による映像信号の符号化などの信号処理を施すスタジオ機器が必要不可欠である。また、デジタル放送では、アナログ放送よりも緻密かつ正確な処理が要求され、特に映像フレーム（３３．３６６６…ｍｓ）単位の制御処理が要求される。
【０００３】
そこで従来では、映像信号の符号化を行なうエンコーダ装置の運用開始前や保守点検時において制御タイミング試験を行なうことが考えられている。この制御タイミング試験は、例えばエンコーダ装置への制御情報の入力時にエンコーダ装置から出力されるＴＳを記録装置に記録し、この記録したＴＳと内蔵メモリに予め記憶されている正規のＴＳとを比較して、この比較結果を検証することにより行なっている。
【０００４】
ところが、上記試験方法では、エンコーダ装置への制御タイミングを試験することはできるものの、ＴＳへの反映タイミングの正当性までを試験することは困難である。
【０００５】
一方、正規のＴＳが記憶された内蔵メモリを用いることなく、エンコーダ装置から送信装置への到着間隔の間にカウントされるクロック数と、エンコーダ装置のシステムクロックとの差をＰＬＬ（Phase locked loop）回路を用いて演算し、この時間差をＴＳのＰＣＲパケットに挿入することにより、ＴＳへの反映タイミングの正当性を試験する手法も考えられている（例えば、特許文献１）。
【特許文献１】特開２０００−３３２８３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記手法では、伝送路上の時間差を試験することはできるものの、エンコーダ装置内部における制御情報受信時のＴＳへの反映タイミングの正当性を試験することは困難である。また、ＰＬＬ回路を用いるため、回路構成の大型化を招く。
【０００７】
そこで、この発明の目的は、エンコーダ装置におけるＴＳの制御処理が映像フレーム精度で実行されていることを確認でき、しかも試験の信頼性の向上を図り得るエンコーダ装置の制御タイミング試験システム及びエンコーダ装置の制御タイミング試験方法を提供することにある。
【課題を解決するための手段】
【０００８】
この発明は、上記目的を達成するために、以下のように構成される。  
送信側でエンコーダ装置にて制御情報により複数のパラメータが規定されたフレーム構造のＴＳ（Transport Stream）を生成して送出し、受信側でエンコーダ装置からのＴＳを受信し記録する伝送システムに用いられ、エンコーダ装置は、制御情報を受信したとき、受信時点からＮ（Ｎは自然数）フレーム後に制御情報に従ってＴＳに処理を加えると共に、ＴＳの絶対時間としてのＰＣＲ（Program Clock Reference）を含むパケットに制御情報を挿入し、ＴＳ処理手段を備え、受信側は、記録されたＴＳを解析し、ＰＣＲに基づいて制御情報の受信タイミングを特定するタイミング特定手段と、このタイミング特定手段で特定されたタイミング値とＴＳ処理手段による処理時のＰＴＳ（Program Time Stamp）とを比較することで、ＴＳに対しＮフレームで制御情報に従った処理が実行されたか否か判定する判定手段とを備えるようにしたものである。
【０００９】
この構成によれば、エンコーダ装置にて、制御情報受信時に、受信時点からＮフレーム後にＴＳに対し制御情報に従った処理を加えるようにし、またこの制御情報をＴＳ中のＰＣＲを含むパケット中に挿入するようにし、受信側にて記録されたＴＳを解析することで、ＰＣＲを基準とした制御情報の受信タイミングを特定し、この特定した受信タイミングと制御情報に従った処理時のＰＴＳとを比較することで時間差を求め、この時間差からＴＳに対しＮフレームで制御情報に従った処理が実行されたか否かを判定するようにしている。
【００１０】
従って、受信側では、記録されたＴＳ中のＰＣＲ及び制御情報に従った処理時のＰＴＳを利用してＴＳに対しＮフレームで制御情報に従った処理が実行されたか否かの判定が行なわれるので、正規のＴＳを記憶した内蔵メモリを用いることなく、簡単な処理手順でエンコーダ装置におけるＴＳの制御処理が映像フレーム精度で実行されていることを確認することができ、これにより正確で信頼性の高い試験を行なうことができる。
【発明の効果】
【００１１】
以上詳述したようにこの発明によれば、エンコーダ装置におけるＴＳの制御処理が映像フレーム精度で実行されていることを確認でき、しかも試験の信頼性の向上を図り得るエンコーダ装置の制御タイミング試験システム及びエンコーダ装置の制御タイミング試験方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の実施形態について図面を参照して詳細に説明する。  
図１は、この発明に係わる制御タイミング試験方法の一実施形態を実施するためのデジタル放送送出システムを示すもので、１１はエンコーダ装置である。なお、ここでは説明を簡単にするため、エンコーダ装置１１の入力チャンネル（系統）数を２チャンネルとし、出力チャンネル数を１チャンネルとする。
【００１３】
この実施形態では、エンコーダ装置１１の第１入力チャンネルにＶＴＲ（Video Tape Recorder）１２を接続し、第２入力チャンネルに上位制御装置１３を接続し、出力チャンネルにＴＳ収録装置１４を接続している。
【００１４】
エンコーダ装置１１は、ＶＴＲ１２から出力される映像・音声を含む番組情報信号をＭＰＥＧ２符号化方式に基づく可変長圧縮符号化を施し、ＴＳに変換する。このＴＳは、フレーム構造で、複数のパラメータ（ここでは、パラメータＡ，Ｂ）が規定されている。また、このＴＳは、ＴＳ収録装置１４に供給され、図示しないメモリに記録される。
【００１５】
ところで、この実施形態では、エンコーダ装置１１に、ＴＳ処理部１１１を設けている。ＴＳ処理部１１１は、映像フレームの割り込みを単位として動作しており、上位制御装置１３から送られる制御情報（開始、終了、パラメータ変更等を含む）を受信した時点からＮ（Ｎは自然数）フレーム後にＴＳに対し制御情報に従った処理を加えるようにしている。例として、図２にパラメータ変更時の時間関係を示す。
【００１６】
また、ＴＳ処理部１１１は、受信した制御情報をＴＳ中のＰＣＲを含むパケット中のStuffing部分に挿入する。
【００１７】
一方、ＴＳ収録装置１４には、この発明に係わる機能として制御タイミング特定部１４１と、正当性判定部１４２とが設けられる。
【００１８】
制御タイミング特定部１４１は、記録されたＴＳの解析処理を行って、ＰＣＲに基づいて制御情報の受信タイミングを特定する。
【００１９】
正当性判定部１４２は、上記制御タイミング特定部１４１で特定されたタイミング値とＴＳの処理開始時やパラメータ変更時のＰＴＳとを比較し、これによりＴＳに対しＮフレームで制御情報に従った処理が実行されたか否か判定する。この判定結果は、図示しないメモリに記憶される。
【００２０】
次に、上記構成における動作について説明する。  
図３は、上記エンコーダ装置１１の制御処理手順を示すフローチャートである。
【００２１】
エンコーダ装置１１は、ステップＳＴ３ａにおいて上位制御装置１３からの制御情報の到来を監視している。この状態で、ＶＴＲ１２から番組情報信号が入力されると、エンコーダ装置１１は、番組情報信号を圧縮符号化し、そのＥＳ（Elementary Stream）の解析処理、ＰＥＳ（Packetized Elementary Stream）ヘッダの生成、ＴＳヘッダやアダプテーションフィールドの内容算出を行なって、ＴＳを生成する。
【００２２】
但し、ＴＳの生成では、図４に示すように、絶対時間の情報としてＰＣＲをアダプテーションフィールドに付加する。
【００２３】
一方、上位制御装置１３から制御情報が到来すると、エンコーダ装置１１は制御情報（開始、終了、パラメータ変更等を含む）を受信した時点からＮ（Ｎは自然数）フレーム後にＴＳに対し制御情報に従って、例えばパラメータＡからパラメータＢに変更する処理を実行し（ステップＳＴ３ｂ）、ＰＣＲを含むＴＳパケットのStuffing部分に、「パラメータ変更」を示す情報を記録し（ステップＳＴ３ｃ）、図５に示すフォーマットでＴＳをＴＳ収録装置１４に送出する（ステップＳＴ３ｄ）。
【００２４】
これに対し、ＴＳ収録装置１４は、図６に示す制御処理を実行する。  
すなわち、ＴＳ収録装置１４は、エンコーダ装置１１から送られたＴＳをメモリに記録し（ステップＳＴ６ａ）、記録されたＴＳを解析することで、ＰＣＲを基準として制御情報をいつ受信したかのタイミングを特定する（ステップＳＴ６ｂ）。そして、この特定したタイミング値と、パラメータ変更時のＰＴＳとを比較して（ステップＳＴ６ｃ）、その時間差からＮフレーム後に制御が反映されたか否かを判定する（ステップＳＴ６ｄ）。
【００２５】
ここで、反映された場合（Ｙｅｓ）、ＴＳ収録装置１４は反映された旨の情報をメモリに記憶する（ステップＳＴ６ｅ）。一方、反映されなかった場合（Ｎｏ）、ＴＳ収録装置１４はＮＧである旨の情報をメモリに記憶する（ステップＳＴ６ｆ）。
【００２６】
なお、メモリに記憶された制御タイミングの試験結果は、プリンタ等により帳票出力されてもよいし、また外部に通知するようにしてもよい。
【００２７】
以上のように上記実施形態では、エンコーダ装置１１において、制御情報受信時に、この制御情報受信時点からＮフレーム後にＴＳに対し制御情報に従った処理を加えると共に、ＴＳ中のＰＣＲを含むパケット中のｓｔｕｆｆｉｎｇ部に実行した制御内容を記録するようにし、ＴＳ収録装置１４において記録されたＴＳを解析することで、ＰＣＲを基準とした制御情報の受信タイミングを特定し、この特定した受信タイミングと制御情報に従った処理時のＰＴＳとを比較することで時間差を求め、この時間差からＴＳに対しＮフレームで制御情報に従った処理が実行されたか否かを判定するようにしている。
【００２８】
従って、ＴＳ収録装置１４では、記録されたＴＳ中のＰＣＲ及び制御情報に従った処理時のＰＴＳを利用してＴＳに対し映像フレーム精度で制御情報に従った処理が実行されたか否かの判定を行なうことができ、これにより正規のＴＳを記憶した内蔵メモリを用いることなく、収録されたＴＳのみから簡単な処理手順で信頼性の高い試験を行なうことができる。
【００２９】
なお、上記実施形態では、ＴＳに対する処理の開始、パラメータ変更、処理終了を例に説明したが、ＴＳに対する処理の開始、パラメータ変更、処理終了以外のＴＳに対する処理を加えるようにしてもよい。
【００３０】
また、上記実施形態では、ＴＳ収録装置１４を使用する例について説明したが、ＴＳ収録装置１４以外であっても、ＴＳに対する制御タイミングを試験できるものであればよい。
【００３１】
その他、この発明は上記実施形態に限定されるものではなく、種々変形して実施可能である。
【図面の簡単な説明】
【００３２】
【図１】この発明に係わる制御タイミング試験方法の一実施形態を実施するためのデジタル放送送出システムを示すブロック図。
【図２】同実施形態におけるパラメータ変更時の時間関係を説明するために示す図。
【図３】同実施形態で取り扱うＰＣＲを含むＴＳパケットの構造を示す図。
【図４】同実施形態で取り扱うＰＣＲ及び制御情報を含むＴＳパケットの構造を示す図。
【図５】同実施形態におけるエンコーダ装置の制御処理手順を示すフローチャート。
【図６】同実施形態におけるＴＳ収録装置の制御処理手順を示すフローチャート。
【符号の説明】
【００３３】
１１…エンコーダ装置、１２…ＶＴＲ、１３…上位制御装置、１４…ＴＳ収録装置、１１１…ＴＳ処理部、１４１…制御タイミング特定部、１４２…正当性判定部。
【図１】
2007251633.tif 000003
【図２】
2007251633.tif 000004
【図３】
2007251633.tif 000005
【図４】
2007251633.tif 000006
【図５】
2007251633.tif 000007
【図６】
2007251633.tif 000008