(57)【要約】【課題】プローブカードアセンブリを通る信号経路の周波数応答を大幅に改善して、単純にかかる信号経路の長さ及びインピーダンスを最小限にすることにより提供することができるレベル未満に信号の歪み及び減衰を低減させる方法を提供すること。【解決手段】集積回路（ＩＣ）のボンディングパッドとＩＣテスタとの間で高周波数信号を伝達するための信号経路を提供するプローブカードアセンブリ。該プローブカードアセンブリの周波数応答は、該信号経路に沿った抵抗性、容量性、及び誘導性インピーダンス値を適当に分配、調節、及びインピーダンス整合を行って、その相互接続システムが適当に調整されたButterworth又はChebyshevフィルタとして挙動するようにすることにより最適化される。【選択図】なし【特許請求の範囲】
【請求項１】
ノードを含む表面を有する集積回路をテストする方法であって、前記ノードを介して、前記集積回路は信号を介して通信し、前記方法は、
ａ．前記ノードとプローブを接触させるステップと、
ｂ．導電経路を介して集積回路テスタの端子を、前記ノード、前記プローブ、前記導電経路、および前記端子が前記集積回路と前記集積回路テスタとの間で信号を伝送するための信号経路を形成するように、前記プローブに結合させるステップと
を包含し、
前記ノード、前記プローブ、前記端子、および前記導電経路はインピーダンスを有し、
前記ノード、前記プローブ、前記端子、および前記導電経路のうちの少なくとも一つのインピーダンスは、前記信号経路の周波数応答特性を実質的に最適化するように、前記ノード、前記プローブ、前記端子、および前記導電経路のうちの他のインピーダンスに対する大きさが設定されている、方法。
【請求項２】
前記インピーダンスが、前記信号経路と直列のインダクタンス、および前記信号経路の分路を行うキャパシタンスを含む、請求項１に記載の方法。
【請求項３】
前記導電経路が、
前記導電経路の第１の部分を形成する第１の導体を含むプローブカードと、
前記導電経路の第２の部分を形成する第２の導体を含むスペーストランスフォーマと、
前記第１および第２の導体間で信号を伝送するための第３の導体を含むインタポーザと
を備えており、前記インピーダンスが、前記ノードのインピーダンスと、前記第１、第２および第３の導体のインピーダンスとを含む、請求項１に記載の方法。
【請求項４】
前記周波数応答特性が、最大通過帯域幅、最大通過帯域平坦性および最大通過帯域出力のうちの１つである、請求項１に記載の方法。
【請求項５】
前記信号経路が多極Butterworthフィルタを形成するように前記インピーダンスの大きさが互いに対して設定される、請求項１に記載の方法。
【請求項６】
前記信号経路が多極Chebyshevフィルタを形成するように前記インピーダンスの大きさが互いに対して設定される、請求項１に記載の方法。
【請求項７】
前記導電経路のインピーダンスは、前記信号経路の周波数応答特性を実質的に最適化するように、前記ノード、前記プローブおよび前記端子のインピーダンスに対する大きさが設定されている、請求項１に記載の方法。
【請求項８】
前記周波数応答特性が、最大通過帯域幅、最大通過帯域平坦性および最大通過帯域出力のうちの１つである、請求項７に記載の方法。
【請求項９】
前記ノード、前記プローブ、前記端子および前記導電経路のインピーダンスは、前記信号経路の周波数応答特性を実質的に最適化するように互いに対する大きさが設定されている、請求項１に記載の方法。
【請求項１０】
前記周波数応答特性が、最大通過帯域幅、最大通過帯域平坦性および最大通過帯域出力のうちの１つである、請求項９に記載の方法。
【請求項１１】
前記導電経路が、前記インピーダンスのうちの１つであるキャパシタンスを有するプリント回路基板のバイアを含む、請求項１に記載の方法。
【請求項１２】
前記導電経路は、プリント回路基板上に形成されたトレースを含み、前記トレースは、前記インピーダンスのうちの１つである特性インピーダンスを有する、請求項１１に記載の方法。
【請求項１３】
前記導電経路は、前記インピーダンスのうちの１つであるインダクタンスを有するバネ接触部を含む、請求項１２に記載の方法。
【請求項１４】
前記導電経路は、
プローブカード上に常駐する第１の導電経路部分と、
スペーストランスフォーマ上に常駐する第２の導電経路部分と、
インタポーザ上に常駐する第３の導電経路部分であって、前記第１、第２および第３の導電経路は、前記導電経路を形成するように導電的に相互接続されている、第３の導電経路部分と
を備え、前記導電経路のインピーダンスは、前記第１、第２および第３の導電経路部分のインピーダンスを含む、請求項７に記載の方法。
【請求項１５】
前記第１、第２および第３の導電経路部分のインピーダンスは、前記信号経路の周波数応答特性を実質的に最適化するように、前記プローブ、前記端子および前記ノードのインピーダンスに対する大きさが設定されている、請求項１４に記載の方法。
【請求項１６】
前記周波数応答特性が、最大通過帯域幅、最大通過帯域平坦性および最大通過帯域出力のうちの１つである、請求項１５に記載の方法。
【請求項１７】
前記信号経路が多極Butterworthフィルタを形成する、請求項１５に記載の方法。
【請求項１８】
前記信号経路が多極Chebyshevフィルタを形成する、請求項１５に記載の方法。
【請求項１９】
少なくとも一つのノードを含む表面を有する集積回路であって、前記少なくとも一つのノードを介して、前記集積回路が信号を介して通信し、前記集積回路は、
ａ．少なくとも一つのノードをプローブに接触させるステップと、
ｂ．導電経路を介して集積回路テスタの端子を、前記少なくとも一つのノード、前記プローブ、前記導電経路および前記端子が前記集積回路と前記集積回路テスタとの間で信号を伝送するための信号経路を形成するように、前記プローブに結合させるステップと
を包含する方法によってテストされ、
前記少なくとも一つのノード、前記プローブ、前記端子および前記導電経路はインピーダンスを有し、
前記少なくとも一つのノード、前記プローブ、前記端子および前記導電経路のうちの少なくとも一つのインピーダンスは、前記信号経路の周波数応答特性を実質的に最適化するように、前記ノード、前記プローブ、前記端子および前記導電経路のうちの他のインピーダンスに対する大きさが設定されている、集積回路。
【請求項２０】
前記方法は、前記信号経路と直列のインダクタンス、及び前記信号経路の分路を行うキャパシタンスを含むインピーダンスをさらに備える、請求項１９に記載の集積回路。
【請求項２１】
集積回路（ＩＣ）テストデバイスのプローブをＩＣテスタの端子に接続する導電経路における構成要素のインピーダンスの大きさを設定するための方法であって、
前記導電経路に対して所望の周波数応答特性を規定するステップと、
前記導電経路の構成要素に対して、達成可能なインピーダンス値の範囲を規定するステップと、
前記規定された周波数応答特性内の前記導電経路の構成要素に対するインピーダンス値の組み合わせを決定するステップと
を包含する、方法。
【請求項２２】
前記導電経路の構成要素は、
前記ＩＣテスタの端子に接続するための前記導電経路の第１の部分を形成する第１の導体を含むプリント回路基板（ＰＣＢ）と、
前記プローブに接続する前記導電経路の第２の部分を形成する第２の導体を含むスペーストランスフォーマと、
前記第１および第２の導体間で信号を伝送するための第３の導体を含むインタポーザと
をさらに備える、請求項２１に記載の方法。
【請求項２３】
前記決定されたインピーダンス値の組み合わせは、前記所望の周波数応答特性の制限内において最適な周波数応答特性を提供する、請求項２１に記載の方法。
【請求項２４】
コードを格納するプロセッサ可読媒体であって、前記コードは、実行された場合、請求項２１に記載のステップを実行する、プロセッサ可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に、テスト対象である集積回路ダイにテスト機器を接続するため
のプローブカードアセンブリに関し、特に、テスト機器と集積回路ダイとの間の
各信号経路を高帯域で低歪みでインピーダンス整合されたフィルタ構造体として
実施するプローブカードアセンブリに関する。
【背景技術】
【０００２】
集積回路（ＩＣ）ダイは、その上面に該ＩＣダイのための入出力端子として働
く一組のボンディングパッドを一般に含む。ＩＣダイは、それがパッケージ化さ
れると、該ＩＣを外部の回路に連結させるボンディングワイヤその他の構造物の
ための接続ポイントを提供する。かかるボンディングパッドはまた、ＩＣダイを
ウェハから分割してパッケージ化する前に該ＩＣダイをテストする際にＩＣテス
タに対するアクセスポイントを提供するものである。
【０００３】
ＩＣテスタは、テスト対象となるＩＣの各端子のための別個のチャネルを一般
に含み、テスト中に、その各チャネルがテスト信号をＩＣの端子へ送信し、又は
該ＩＣの端子に現れたＩＣ出力信号を受信し処理することが可能である。各チャ
ネルは、「テストヘッド」と呼ばれる比較的大きなシャシ内に取り付けられた別
個の回路基板上で一般に実施される。テスタは通常は、テストヘッド内に取り付
けられた回路基板とＩＣのボンディングパッドとの間の信号経路を提供するため
のプローブカードアセンブリを含む。
【０００４】
1996年5月23日に公開されたＰＣＴ出願第96/15458号では、テストヘッドの下
に垂直に積層された３つの別個の層からなる一組の層を含む高性能プローブカー
ドアセンブリが開示されている。該アセンブリの１つの層、すなわちプローブヘ
ッド上に取り付けられた「プローブカード」は、その表面上に、テストヘッド内
に取り付けられた回路基板から延びるポゴ(pogo)ピンコネクタのための接点を提
供する。該ポゴピンは、かかる回路基板により実施されるテスト機器のための入
力及び／又は出力端子として働く。該プローブカードアセンブリの「スペースト
ランスフォーマ(spacetransformer)」層は、その下側に、ダイの上面上のボン
ディングパッドと接触するための一組のプローブを含む。プローブカードとスペ
ーストランスフォーマとの間に位置する「インタポーザ(interposer)」基板は、
その表面上のバネ接触手段を介して、該プローブカードとスペーストランスフォ
ーマとの間でそれらの対向面上のパッドに接触させるための信号経路指定経路(s
ignal routingpath)を提供する。
【０００５】
高周波数でダイをテストするために、テスト対象となるＩＣのボンディングパ
ッドのできるだけ近くにテスト機器を配置して、該テスト機器とＩＣのボンディ
ングパッドとの間を信号が行き来するのに必要となる時間を短縮させるのが有用
である。テストヘッド内の回路基板がそのテスト対象となるＩＣダイよりも遙か
に大きいため、該回路基板が信号の送受信を行うポゴピンは、必然的に、テスト
対象となるダイ上のボンディングパッドよりも遙かに広い水平方向の領域にわた
り分配されることになる。このため、プローブアセンブリは、信号をボンディン
グパッドとポゴピンとの間で垂直方向に経路指定するだけでなく水平方向にも経
路指定しなければならない。プローブ、ポゴピン、アセンブリの複数の異なる基
板間のバネ接触手段、及びかかる基板内のバイア(via)は、ボンディングパッド
とテスタ回路との間でテスト信号を垂直方向に移動させる。プローブアセンブリ
の様々な基板の表面又は層上に設けられたマイクロストリップトレースが、かか
る信号を水平方向に経路指定する。
【０００６】
ボンディングパッドと回路との間の信号経路の長さを最小限にすることをテス
タ設計者が望む理由の一つとして、かかる信号経路における遅延及びインピーダ
ンス不連続性を最小限にすることが挙げられる。かかる経路が高周波数のテスト
信号及びＩＣ出力信号を伝送する場合、その信号経路におけるインピーダンス不
連続性は、該信号を減衰させ及び歪ませるものとなり得る。信号経路指定経路の
固有の直列インダクタンス及びシャント（または分路）キャパシタンスは、信号
の歪みに通じるインピーダンス不連続性の主な発生源である。
【０００７】
相互接続システムにより引き起こされる信号の歪み及び減衰の量を低減させる
ための典型的な手法は、信号経路長を最短にすること、及び伝送線路のインピー
ダンスを整合させることであった。この場合、設計者は、典型的には、テスタ回
路の物理的なサイズを少なくとも水平面において最小限にして、テスト対象とな
るＩＣの上下における一層小さな水平方向の空間内に該テスタ回路を納めること
ができるようにすることを試みる。これは、信号のアクセス対象となるテスト機
器とＩＣのボンディングパッドとの間で該信号が移動しなければならない水平方
向の距離を最小限にする。設計者はまた、プローブカードアセンブリを可能な限
り垂直方向に薄く形成する（例えばプローブ及びポゴピンを可能な限り短く形成
する）こと、プローブカード、インタポーザ、及びスペーストランスフォーマを
可能な限り薄く形成すること、及び可能な限り短いバネ接触手段又はその他の接
触構造を基板間に配設することにより、相互接続システムにおける信号経路長を
最小限にすることを試みる。
【０００８】
ＩＣボンディングパッドと該パッドにアクセスするテスト機器との間の信号経
路における信号の歪みを低減させるための別の手法は、かかる信号経路における
シャントキャパシタンスを最小限にすることであった。キャパシタンスは、プロ
ーブ及びプローブカードアセンブリの様々な層の物理的な特性（トレースのサイ
ズ、それらの接地平面からの間隔、及び該プローブカードアセンブリの層を形成
する絶縁材料の誘電性質を含む）を適当に選択することにより低減させることが
できる。バイア、プローブカードを垂直方向に通る導体、インタポーザ、及びス
ペーストランスフォーマはまた、シャントキャパシタンスの発生源であり、プロ
ーブカードアセンブリの設計者は、一般に、それらが通ることになる接地平面又
は電源平面を通る比較的広い孔を提供することにより、それらのキャパシタンス
を最小限にするようバイアを構成する。これは、信号経路のキャパシタンスが、
該信号経路と任意の接地平面又は電源平面との間の距離に反比例するからである
。
【０００９】
相互接続システムの信号経路長を最小限にすること、それら信号経路のインダ
クタンス及びキャパシタンスを最小限にすること、及びそれら信号経路全体につ
いて伝送線路インピーダンスを整合させることは、帯域幅の増大、周波数応答の
平坦化、及び信号歪みの低減に資するものとなる。しかし、信号経路長をゼロに
低減させること、又はプローブカードアセンブリの信号経路のインダクタンス及
びキャパシタンスを完全になくすことは不可能である。このため、信号周波数が
十分に高い場合には、或る程度の信号歪み及び減衰は避けられないものとなる。
歪み及び減衰が信号周波数と共に増大するため、かかる信号歪み及び減衰は、高
周波数での精確なテストの障壁となる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
プローブカードアセンブリを通る信号経路の周波数応答を大幅に改善して、単
純にかかる信号経路の長さ及びインピーダンスを最小限にすることにより提供す
ることができるレベル未満に信号の歪み及び減衰を低減させる方法が必要とされ
ている。
【課題を解決するための手段】
【００１１】
本発明は、集積回路（ＩＣ）ダイのボンディングパッドを、集積回路テスタの
テストヘッド内に取り付けられたＩＣテスト機器へ接続するタイプの、従来のプ
ローブカードアセンブリを改善するものである。本発明によれば、信号経路の周
波数応答及びインピーダンス特性の関連特性を、そのシャントキャパシタンス及
び直列インダクタンスを互いに適当に調整することにより最適化する、フィルタ
機能が提供されるように、各信号経路が配置及び構成される。例えば、テスト機
器及びダイが低周波数のアナログ信号を使用して通信を行う場合（歪みを回避す
ることが最も重要となる場合）には、該信号を伝送する信号経路の「最適な」周
波数応答は、狭くて最大限に平坦な通過帯域を有するものとなる。また、別の例
として、テスト機器及びダイが高周波数のディジタル信号を介して通信を行う場
合には、最適な周波数応答は、最大限に幅広い通過帯域を有するものとなる。本
発明に従って、プローブカードアセンブリを通る信号経路のインダクタンス及び
キャパシタンスを適当に分配し調節することにより、それらを単純に最小限にし
又は伝送線路セグメントとして扱う場合とは異なり、プローブカードアセンブリ
の周波数応答の大幅な改善が達成される。
【００１２】
したがって、本発明の目的は、テスト機器を集積回路デバイスの端子に接続す
るための相互接続システムであって、その周波数応答及びインピーダンス整合特
性が、テスト機器と集積回路デバイスの端子との間を通る信号の性質に関して最
適化される、システムを提供することにある。
【００１３】
本明細書の結論部分は、本発明の要旨を特定的に指摘し明確に請求するもので
ある。しかし、図面（同様の符号は同様の構成要素を示している）と共に本明細
書の他の部分を参照することにより、本発明の動作の構成及び方法、並びにその
更なる利点及び目的が、当業者には最も良く理解されよう。
【発明を実施するための最良の形態】
【００１４】
本発明は、集積回路（ＩＣ）テスタに関し、特に、テスト対象となる集積回路
デバイス（ＤＵＴ）のボンディングパッドとテスト中に該ＤＵＴにアクセスする
ＩＣテスタの様々なチャネルとの間で信号を伝送するための改善されたプローブ
カードアセンブリに関するものである。図１は、好適にはウェハから分割されて
おらずパッケージ化されていないシリコンウェハ13上のダイという形をとるＤＵ
Ｔ12についてテストを実行するための典型的なＩＣテスタ10をブロック図形式で
示している。ＩＣダイは、典型的には、その上面に、内部回路ノードに結合され
ると共にＩＣ用の入出力端子として働く一組のボンディングパッドを含む。ダイ
上のボンディングパッドは、回路ノードをＩＣパッケージのピン又は脚に結合す
るボンディングワイヤのための接続ポイントを提供することができる。しかし、
ダイがそのパッケージ化に先立ってテストされる場合には、かかるボンディング
パッドは、テスタとＩＣの内部回路との間で信号を伝送するためのテスタからの
プローブのための接点として使用することができる。
【００１５】
テスタ10は、一組のチャネル14（ＤＵＴ12上の各ボンディングパッド毎に１つ
ずつ）を備えている。テスト中に、各チャネル14は、ディジタル又はアナログテ
スト信号入力をＤＵＴ12のボンディングパッドへ生成して送信し、又はボンディ
ングパッドを介して供給されたディジタル又はアナログＤＵＴ出力信号を受信し
処理することが可能である。テストの開始前に、ホストコンピュータ16が、バス
18を介して各チャネル14へ命令を送信する。テスト中に、各チャネル14内のパタ
ーン生成器が、かかる命令を実行して、連続するテストサイクルで何を行うべき
かをチャネルに知らせる一連のベクトル（データ値）を生成する。テストの最後
に、チャネル14は、結果データをホストコンピュータ16へ送信して、テスト中に
監視したＤＵＴ出力信号の挙動を報告する。
【００１６】
チャネル14は、（図１の例示的なテスタアーキテクチャでは「テストヘッド」
20と呼ばれる機器シャシ内に取り付けられる）一組のプリント回路基板上で実施
される。チャネルはまた、テストヘッドから離隔させて取り付けると共に伝送線
路を介して該テストヘッドに結合させることが可能である。プローブカードアセ
ンブリ22は、ＤＵＴ12のボンディングパッドに接触するプローブを備えており、
かかるボンディングパッドとチャネル14を実施するテストヘッド内の回路基板と
の間の信号経路を提供する。高周波数で動作する最近のテスタは、テスタチャネ
ル14とＩＣのボンディングパッドとの間の信号伝送時間を最小限にするために、
テストヘッド20を可能な限りＤＵＴ12の近くに配置している。また、ＩＣテスタ
の設計者は、信号経路のインピーダンスを最小限にするために、ボンディングパ
ッドとチャネル14との間の信号経路長を最小限にすることを試みる。これは、信
号経路のインピーダンスが、ＤＵＴの入力信号及び出力信号を大幅に減衰させ歪
ませ得るからである。
【００１７】
図１の例示としてのテスタアーキテクチャは、一般に採用されるものであるが
、多くの他のテスタアーキテクチャもまた使用されてきた。例えば、多くのテス
タは、テスト中にチャネルにデータを供給するために中央パターン生成器を設け
ることにより、チャネル14のパターン生成機能を中央化している。また、テスタ
によっては、チャネル14は、テストヘッドから離隔して取り付けられると共に、
伝送線路を介して該テストヘッドに結合される。本発明は、全てのテスタアーキ
テクチャに適用可能なものである。
【００１８】
図２は、図１のテストヘッド20を簡素化してその断面を示す平面図であり、図
１のチャネル14を実施する一組の回路基板24を含んでいる。図３は、図２のテス
トヘッド20の部分的な断面を、ウェハ13上に形成されたＩＣダイ（ＤＵＴ12）上
のボンディングパッドに回路基板24を結合するプローブカードアセンブリ22と共
に示す側面図である。プローブカードアセンブリ22の様々な部分を強調するため
に、図２及び図３は、意図的に実際とは異なるスケールにしてある。例えば、テ
ストヘッド20は、図３に認められるよりも、ＤＵＴ12に対して遙かに幅広で高さ
を有するものである、ということが当業者には理解されよう。
【００１９】
テストヘッド20内の図１のチャネル14を実施する回路基板24は、テスト対象と
なるＤＵＴ12よりも遙かに大きいものであり、チャネル14は、必然的に、ＤＵＴ
12のボンディングパッドよりも遙かに広範な水平方向の領域にわたり分配される
ことになる。このため、プローブカードアセンブリ22は、ＤＵＴ12のボンディン
グパッドと回路基板24との間で垂直方向に信号を経路指定するだけでなく、かか
る信号を水平方向にも経路指定する必要がある。以下で説明するように、様々な
プローブ、ポゴピン、バネ接触手段、及びプローブカードアセンブリ22の様々な
層内のバイアが、テスト信号を垂直方向に移動させる一方、プローブカードアセ
ンブリ22の様々な層内に含まれるマイクロストリップ及びストリップライントレ
ースが、かかる信号を水平方向に経路指定する。
【００２０】
設計者は、典型的には、回路基板24の物理的なサイズを、少なくとも水平方向
で最小限にすることを試み、これにより、回路基板24をＤＵＴ12の上下で一層小
さな水平方向の空間内に納めることができるようにする。これにより、テスタチ
ャネルとＩＣのボンディングパッドとの間で信号が移動しなければならない水平
方向の距離が最小限となる。回路基板24は、テストヘッド20の下のＤＵＴ12を通
って延びる中央垂直軸26を中心として放射方向に配列され、これにより、全ての
回路基板24がＤＵＴ12から実質的に同じ距離となる。各回路基板24は適切に構成
され、その信号ドライバ及びレシーバは、軸26に最も近い回路基板の最も下方の
隅28の近くに取り付けられる。各回路基板24の隅28から下方に延びる１つ又は２
つ以上のポゴピンコネクタ30は、回路基板24とプローブカードアセンブリ22との
間で適切に信号を伝達する。回路基板24を中央軸26を中心として放射状に配列し
、及びそれらのドライバ及びレシーバを隅28に配置することにより、テスト信号
及びＤＵＴ出力信号が移動しなければならない距離を最小限にすることに資する
ことができる。
【００２１】
プローブカードアセンブリ22は、ＤＵＴ12と回路基板24のポゴピン30との間で
信号を伝達し、３つの垂直方向に積層された層からなる一組の層を備えている。
該プローブカードアセンブリ22の第１の層（すなわちプローブカード32）は、プ
ローブヘッド20の真下に取り付けられる。該プローブカード32は、その上面に、
回路基板24により実施されたテスタチャネル14のための入力及び／又は出力端子
として働くポゴピンコネクタ30のための複数の接点を提供する。「スペーストラ
ンスフォーマ」34は、ＤＵＴ12上のボンディングパッドと接触するよう方向付け
された一組のプローブ36を備えている。プローブカード32とスペーストランスフ
ォーマ34との間に配置された「インタポーザ」38は、その上面及び下面に、プロ
ーブカード32及びスペーストランスフォーマ34の対向面上の接触パッド間に信号
経路を提供するバネ接触手段40,42を備えている。
【００２２】
図３のプローブカードアセンブリ22とほぼ同様のプローブカードアセンブリに
ついては、1996年5月23日に公開されたＰＣＴ出願第96/15458号で一層詳細に記
載されている。本書では、本発明の好適な実施形態を特定のプローブカードアセ
ンブリアーキテクチャに関して説明するが、本発明はまた、他の種類のプローブ
カードアセンブリアーキテクチャにも適用可能なものである、ということが理解
されよう。
【００２３】
また、設計者は、プローブカードアセンブリ22を垂直方向に可能な限り薄く形
成することにより（例えばプローブ36及びコネクタ40.42を可能な限り短くする
ことにより、及びプローブカード32、スペーストランスフォーマ34、及びインタ
ポーザ38を可能な限り薄くすることにより）信号経路長を最小限にすることを試
みる。しかし、プローブカードアセンブリ22の様々な構成要素を小さくし、薄く
し、及び短くすることには構造的な限界があるので、信号は、依然として、ＤＵ
Ｔ12の表面上のポゴピン30とボンディングパッドとの間でかなりの距離を移動し
なければならず、該信号がたどる信号経路のインピーダンスにより該信号が歪ま
され減衰されることになる。
【００２４】
信号経路の距離が可能な程度まで最短化された場合、ＩＣのボンディングパッ
ドとテスタのチャネルとの間の信号経路における信号の歪み及び減衰を低減させ
るための次のステップは、該信号経路のインピーダンス（特にそのシャントキャ
パシタンス及び直列インダクタンス）が最小限になるように該信号経路を慎重に
設計することであった。信号経路のキャパシタンスは、その面積、その近くの接
地平面及び電力平面に対する間隔及び向き、及び該信号経路と該接地平面及び電
力平面との間の材料の誘電率に大きく左右される。このため、プローブカードア
センブリ22を介した信号経路のキャパシタンスは、プローブ36、接点40,42、及
び該信号経路を形成するプローブカードアセンブリ22の複数の層内の様々なトレ
ース及びバイアの物理的な特性を適当に選択することにより、一層低減させるこ
とができる。
【００２５】
信号経路の直列インダクタンスは、主にその長さの関数となるので、信号経路
の長さを短縮する場合には、そのインダクタンスが低減する。しかし、信号経路
の他の物理的な特性（例えばその幅及び他の導体に対する間隔）もまた信号経路
のインダクタンスに影響を与え得るものである。プローブカードアセンブリの設
計者は、かかる信号経路の物理的な特性を適当に調節することによりプローブカ
ードアセンブリを介した信号経路のインダクタンスを更に低減させるよう多大な
労力を費やしてきた。
【００２６】
プローブカードアセンブリ22を介した信号経路のインダクタンス及びキャパシ
タンスの最小化は、一般に帯域幅を増大させると共に信号の歪みを低減させるこ
とができるが、信号経路のインダクタンス及びキャパシタンスを完全になくすこ
とは不可能である。同様に、プローブ構造を介して一定の伝送線路インピーダン
スを維持することは困難である。このため、一定レベルの信号歪み及び減衰は避
けることができない。歪み及び減衰は、一般に信号周波数と共に増大し、かかる
信号歪み及び減衰は、精確な高周波数テストの達成にとって障壁となる。
【００２７】
本発明は、プローブカードアセンブリ22の周波数応答を改善するプロセスの次
のステップを提示するものである。本発明を理解するために、先ずプローブカー
ドアセンブリ22を介した信号経路並びにテスタ回路及びその接続対象となるＤＵ
Ｔを等価回路図を用いてモデル化するのが有用である。次いで、等価回路の周波
数応答を周知の態様でシミュレートするようプログラムされた従来の回路シミュ
レータを使用して、プローブカードアセンブリにより提供される信号経路におけ
る様々なインピーダンス値の周波数応答に対する影響について検討する。
【００２８】
図４は、単一のテスタチャネル14内のドライバ44及びレシーバ46と、ＤＵＴ12
内のボンディングパッド52に結合されたレシーバ48及びドライバ50との間の信号
経路の等価回路図を示している。この例では、テスト対象となるＤＵＴの端子が
双方向の入力端子であるものと仮定し、このため、ＤＵＴ12は、ボンディングパ
ッド52からＤＵＴ出力信号を送信するためのドライバ50と、ボンディングパッド
52に到達したＤＵＴ入力信号を受信するためのレシーバ48との両方を含むものと
して図示されている。テスタチャネル14は、出力抵抗R1、（もしあれば）特性イ
ンピーダンスZ01を有する伝送線路、及びポゴピン30を介して、プローブカード3
2の上面のパッド54に結合された、理想的なドライバ44としてモデル化されてい
る。ポゴピン30のキャパシタンス、及び該ポゴピン30を受容するためのプローブ
カード32の上面のパッドのキャパシタンスは、シャントコンデンサC1により表さ
れている。図３のプローブカード32は、その複数の表面のうちの１つに、パッド
54からの信号を水平方向に経路指定するための、特性インピーダンスZ03を有す
るマイクロストリップトレースを含む。プローブカード32はまた、プローブカー
ド32を通る信号を垂直方向に経路指定するための１つ又は２つ以上のバイアを含
むことが可能である。かかるバイアのキャパシタンスは、C1及びコンデンサC2に
含まれる。バイアはインダクタンス及びキャパシタンスも有しているが、そのキ
ャパシタンスが支配的であるため、該インダクタンス及びキャパシタンスは、単
一のシャントコンデンサとしてモデル化することができる。
【００２９】
図３のインタポーザ38のバネコネクタ40,42は、図４では、一対の互いに直列
接続されたコイルL1,L2によってモデル化されている。インタポーザ38は、コネ
クタ40,42を結合する垂直方向のバイアを含み、該バイアのキャパシタンスは、
単一のシャントコンデンサC3により適当に表される。図３のスペーストランスフ
ォーマ34は、その複数の表面のうちの１つにわたって信号を水平方向に経路指定
するマイクロストリップトレースを含み、該トレースは図４において特性インピ
ーダンスZ04として表されている。一対のシャントコンデンサC4,C5は、スペース
トランスフォーマ34の上面の接触パッドのキャパシタンス、及びスペーストラン
スフォーマ34を通って垂直方向に通過するバイアのキャパシタンスを表している
。スペーストランスフォーマ34をＤＵＴ12のボンディングパッド52に結合させる
図３のプローブ36は、主として誘導性を有するものであり、図４にコイルL3によ
り適当に表されている。ＤＵＴ12の出力ドライバ50は、ＤＵＴ出力信号を、その
出力抵抗R2を介してボンディングパッド52に供給し、ＤＵＴ12のレシーバ48は、
入力インピーダンスR4を有するボンディングパッド52に到達したＤＵＴ入力信号
を受信する。ＤＵＴ12は典型的には、それ自体を高電圧の静電ノイズから保護す
るための、ボンディングパッド52に結合された内部静電気保護デバイス（ＥＳＤ
）を備えることになる。該ＥＳＤデバイスのインピーダンス（その殆どは容量性
）は、図４ではシャントコンデンサC6により表されている。
【００３０】
コンデンサC1〜C6、コイルL1〜L3、抵抗R1〜R4、及び伝送線路インピーダンス
Z01〜Z04により形成される回路は、ドライバ44とレシーバ48との間を通過する信
号を実質的に減衰させ歪ませ得る無効(reactive)インピーダンスを有している。
既述のように、信号の歪み及び減衰を低減させるための従来の手法は、様々な直
列インダクタンスL1〜L3及びシャントコンデンサC1〜C6を信号経路に沿って可能
な程度まで最小限にすることであった。抵抗R1〜R4及び特性インピーダンスZ01
〜Z04の全てを同様の値（高周波用途の場合には典型的には標準化された50Ω）
に調節することもまた一般的な慣行であった。かかるインピーダンス整合は、信
号の反射を低減させ、これにより、信号経路によって生じる歪みの量が低減する
。
【００３１】
次の表１は、インピーダンスR1〜R3が50Ωに設定され、及び全てのインダクタ
ンス及びキャパシタンスが従来の慣行に従って得られる典型的な最小限の値に設
定されている場合において、図４の様々な構成要素のインピーダンス値を列挙し
たものである。
【００３２】
【表１】
2007178440.tif 000002
【００３３】
図５（プロットＡ）は、各構成要素が表１に示す値に設定された場合における
図４の相互接続システムモデルの周波数応答を示したものである。特に、図５は
、信号の減衰を、テスタドライバ44からＤＵＴレシーバ48へと送られる信号の周
波数の関数としてプロットしたものである。ドライバ50からレシーバ46へと別の
方向に送られる信号の周波数応答は、対称性の欠如に起因する僅かな差異が存在
するものの、図５に示したものとほぼ同様となる。
【００３４】
図４に示す相互接続システムの「最適な」周波数応答特性は、それが伝送する
ことになる信号の性質によって決まる。例えば、ＤＵＴ12が高周波数ディジタル
信号を介して通信を行う場合には、該相互接続システムが高周波数信号を通過さ
せることが所望されるが、信号の歪みは、あまり考慮の対象とされない場合があ
り、通過帯域における穏当な量のリップルは許容することが可能である。かかる
状況下では、相互接続システムの通過帯域を可能な限り広くすることが望まれ、
相互接続システムの周波数応答の他の特性はより重要性の低いものとなる。一方
、ＤＵＴ12が、例えば、低周波数アナログ信号を介して通信を行う場合には、相
互接続システムが、歪み及びノイズの少ない低周波数信号を伝送することが望ま
れるが、広帯域幅が望まれる場合がある。かかる状況下では、相互接続システム
の最適な周波数応答は、期待される高周波数信号を通過させるよう可能な限り平
坦であると共に必要とされるだけの幅を有する通過帯域を含むものとなり得る。
また、高周波数ノイズを遮蔽するために消去帯域の全ての領域が最大限の減衰を
有することが望まれる。
【００３５】
図５（プロットＡ）に見られるように、通過帯域（通常は減衰がゼロ周端数で
のレベルから最初に３dbだけ低下する周波数）は約２GHzである。このため、0〜
2GHzの範囲の周波数を有する信号に関しては、相互接続システムの性能は許容可
能なものとなり、プロットＡにより示す相互接続システムの周波数応答は、２GH
zを越える周波数を有する信号の伝送には適さないことになる。また、その通過
帯域は、１GHzを越える周波数においては特に平坦でなくなる。通過帯域のリッ
プルが信号を歪ませるため、低歪みが必要とされる用途では、図５のプロットＡ
に示す相互接続システムの周波数応答は、１MHzを越える信号の伝送には適さな
いものとなり得る。更に、消去帯域は、２GHzを越える周波数で幾つかの大きな
ピークを有しており、このため、かかる周波数ではノイズを十分に減衰させるこ
とができない。このため、かかる相互接続システムは、特定の最大信号周波数を
超える全ての高周波数ノイズを大幅に減衰させることが所望される用途には適さ
ないものとなり得る。
改善された相互接続システム
従来の慣行によれば、プローブカードアセンブリの周波数応答は、そのシャン
トキャパシタンス及び直列インダクタンスの両方を最小限にすることにより、全
ての用途について「最適化」される。相互接続システムのインダクタンス及びキ
ャパシタンスの低減は一般に帯域幅の増大及び信号歪みの低減に資するものとな
るが、システムのインダクタンス及びキャパシタンスを可能な限り低くすれば任
意の特定用途のシステムの周波数応答が必然的に最適化されるということは真実
ではない。本発明によれば、プローブカードアセンブリを通る信号経路を形成す
る構成要素のうちの１つ又は２つ以上のインダクタンス又はキャパシタンスを、
それらの最小レベルよりも高く増大させて、それらの値を互いに対して適当に調
節することにより、システムの周波数応答が実際に改善される。
【００３６】
表２は、通過帯域出力を最大限にすることが望まれる用途において、従来技術
の慣行に従って設定された図４の構成要素の典型的なインピーダンス値（列Ａ）
を、本発明に従って選択された適当なインピーダンスと比較したものである。
【００３７】
【表２】
2007178440.tif 000003
【００３８】
同表の列Ａには、表１に列挙したインピーダンス値が繰り返し用いられている
。したがって、図５のプロットＡもまた、図４のプローブカードアセンブリの等
価回路であって、その回路の構成要素の値が従来技術の慣行に従って表２の列Ａ
に列挙した典型的な最小限の達成可能な値に設定された等価回路の周波数応答を
表している。図５のプロットＢは、図４のプローブカードアセンブリの等価回路
であって、その回路の構成要素の値が表２の列Ｂに列挙した本発明による値に設
定された等価回路の周波数応答を表している。
【００３９】
列Ａ及び列Ｂは、同一の抵抗値、特性インピーダンス値、及びインダクタンス
値を提供し、列Ｂに列挙したキャパシタンスは列Ａに列挙したキャパシタンスよ
りも幾分か高くなっている。従来の知識によれば、キャパシタンス値の増大に起
因して、プロットＡからプロットＢへ周波数応答の悪化が予想されることになる
。例えば、プロットＢがプロットＡよりも一層狭い帯域幅を呈し及び／又は通過
帯域に一層多くのリップルを呈することを予想する。しかし、真実はその全く逆
になる。プロットＡが約２GHzの帯域幅を有するのに対し、プロットＢはそれよ
りも大幅に広い帯域幅（約５GHz）を有する点に留意されたい。また、プロット
Ｂが、約８GHzまでの全周波数範囲にわたり、プロットＡよりも相対的に小さな
リップルを有する点にも留意されたい。
【００４０】
本発明によれば、表２の列Ｂのインピーダンス値は、単純にそれぞれの達成可
能な最低値に設定したものではなく、プローブカードアセンブリの周波数応答を
最適化するように、互いに対して、及び相互接続システムの物理的なトポロジー
に関して、慎重に調整されたものである。この特定の実施形態では、表２の列Ｂ
に列挙した値は、通過帯域で伝送される出力を最大限にする（すなわち通過帯域
の全範囲にわたり統合された減衰量を最大限にする）ように選択されたものであ
る。しかし、他のインピーダンス値を選択して、所与の用途についての周波数応
答の他の特性又は特性の組み合わせを最適化することが可能である。このため、
例えば、帯域幅を最大限にし、リップルを最小限にし、消去帯域における急速な
低下(falloff)を提供し、又はそれらの任意の組み合わせを達成するように、イ
ンピーダンス値を調節することが可能である。勿論、かかる選択は、それらのイ
ンピーダンス値に制限されることになるが、かかる値は、表１の列Ａに列挙した
達成可能な最小値よりも小さくなることはできない。しかし、該制限を受けつつ
、あらゆる所与の用途に関して相互接続システムの周波数応答を最適化すること
になる広範なインピーダンス値の選択を得ることができる。
【００４１】
したがって、図４に示す相互接続システムの周波数応答を最適化するために、
まず最初に最適化することが所望される周波数応答特性を規定する。また、相互
接続システムの各構成要素毎に実際に達成可能な最小限のインピーダンス値を求
める。次いで、前記所望の周波数応答特性を最適化することになる、前記最小限
の達成可能な値と等しい又はそれよりも大きなインピーダンス値の組み合わせを
決定する。表２の列Ｂの例では、インピーダンスパラメータの最適な組み合わせ
は、インダクタンスを最小限の値にし、キャパシタンスをそれぞれの最小限の値
よりも大きな値にするものとなる。しかし、これとは異なる周波数応答特性を最
適化することが所望される別の適用例では、インダクタンスがその最小限の値よ
りも大きいものとなり得る。また、後述するように、インピーダンスの不整合を
補償するためにインダクタンスを増大させる場合があり得る。
Butterworthフィルタ及びChebyshevフィルタ
図４に示す相互接続システムの等価回路を多極(multiple pole)フィルタとし
て考えるのが有益である。直列インダクタンス及びシャントキャパシタンスを、
互いに対して及び該相互接続システムの他のインピーダンス要素に対して、調節
することにより、例えば、周知の多極「Butterworth」又は「Chebyshev」フィル
タのような挙動を相互接続システムに行わせることが可能である。所望の周波数
応答を得るためにかかるフィルタの構成要素の値を調節する態様については周知
のところである。
【００４２】
上述のように、相互接続システムの周波数応答は多くの特性を有し、その「最
適な」周波数応答は用途によって決まる。このため、プローブヘッドアセンブリ
22の信号経路に沿って様々なインピーダンスを調節するために用いられる適当な
値は、特定の用途にとって最も重要となる周波数応答及びインピーダンス特性に
依存して調節されるべきである。表１の列Ｂの例では、キャパシタンス値は、通
過帯域の出力を最大限にするよう選択された。しかし、他のインピーダンス値の
組み合わせは、相互接続システムの他の特性を最適化し得るものである。このた
め、例えば、相互接続システムが低周波数アナログ信号を最小の歪みで伝送する
場合であって帯域幅が大して重要でない場合には、相互接続システムの周波数応
答が、実現可能な最少量のリップルを有する「最大限に平坦な」通過帯域を有し
ていることが望ましい。かかる場合には、最大限に平坦な周波数応答を提供する
Butterworthフィルタのような挙動を相互接続システムが行うように該相互接続
システムの構成要素のインピーダンス値を調節することが所望されることになる
しかし、殆どの用途では、最適な周波数応答は、帯域幅、許容される通過帯域
のリップル、位相応答、及び消去帯域の減衰の間でのトレードオフとなる。した
がって、周知の多極Chebyshevフィルタのような挙動を相互接続システムが行う
ように誘導性及び容量性の構成要素の値を選択することができる。フィルタの周
波数応答の特性の１つ又は２つ以上の組み合わせを最適化するようにフィルタ構
成要素の値を選択することを含め、多極Butterworth及びChebyshevフィルタの設
計は、当業者に周知のところである。例えば、1982年にPrentice-Hall,Inc.によ
り出版されたW.H.Hayward著の「Introductionto Radio Frequency Design」を
参照のこと。図３のプローブヘッドアセンブリ22により提供される信号経路に沿
った様々な構成の様々な部分のインダクタンス及びキャパシタンスを調節する方
法については、当業者には周知のところである。本発明は、従来のフィルタ設計
の原理を適用して、意図する用途のためのインダクタンス及びキャパシタンスに
とって最も適当な値を選択する方法を決定する。
インピーダンス整合
ドライバ及びレシーバインピーダンスR1〜R4及び様々な伝送線路インピーダン
スZ01〜Z04は、システムの周波数応答を劣化させる信号反射を防止するために典
型的には同様の値に設定され、それら構成要素の値は、業界の慣行と一致させる
ために表２の列Ｂにおいて選択された。しかし、本発明によれば、必ずしもそう
する必要はない。なぜなら、直列インダクタンス及びシャントキャパシタンス値
を適当に調節することにより、抵抗性又は特性インピーダンスの不整合を補償す
ることができるからである。例えば、上記の文献「Introduction to Radio Freq
uency Design」の第59〜68頁には、かかる抵抗性及び特性インピーダンスが整合
していない場合であっても他のフィルタ構成要素の値を調節してButterworth及
びChebyshevフィルタの周波数応答の挙動を得るための方法が示されている。
【００４３】
上記説明は、本発明の好適な実施形態について解説したものであるが、当業者
であれば、本発明の広範な特徴から逸脱することなく、かかる好適な実施形態に
多くの修正を加えることが可能である。例えば、好適な実施形態では、相互接続
システムは、ボンディングワイヤ22,27及びパッケージ脚24,29を用いてＩＣ12,1
4のノードをＰＣＢトレース26に接続するが、例えばワイヤスプリングといった
他のタイプの誘導性導体を用いて、集積回路のノードをＰＣＢトレースに接続す
ることが可能である。したがって、特許請求の範囲は、本発明の真の範囲及び思
想の範囲内にあるかかる変形例全てをカバーすることを意図したものである。
【図面の簡単な説明】
【００４４】
【図１】集積回路テスタのブロック図である。
【図２】図１の集積回路テスタのテストヘッドの断面を簡素化して示す平面図である。
【図３】図２のテストヘッド、及び該テストヘッドをテスト対象の集積回路デバイス（ＤＵＴ）に結合させるための本発明によるプローブカードアセンブリの断面を示す側面図である。
【図４】図３のテストヘッドの１チャネルとＤＵＴのボンディングパッドとの間の単一の信号経路をモデル化した等価回路図である。
【図５】従来技術の慣行に従ってインダクタンス及びキャパシタンス値を最小限にした場合と、本発明に従ってインダクタンス及びキャパシタンス値を最小限にした場合とで図４の等価回路の周波数応答特性を比較したグラフである。
【符号の説明】
【００４５】
12    ＤＵＴ
14    テスタチャネル
32    プローブカード
34    スペーストランスフォーマ
36    プローブ
38    インタポーザ
44    ドライバ
46    レシーバ
48    レシーバ
50    ドライバ
52    ボンディングパッド
54    パッド
【図１】
2007178440.tif 000004
【図２】
2007178440.tif 000005
【図３】
2007178440.tif 000006
【図４】
2007178440.tif 000007
【図５】
2007178440.tif 000008