(57)【要約】【課題】基板面に垂直方向に形成された複数の活性層に流れる電流の水平方向の調整の精度を高めることができる半導体発光素子を提供すること。【解決手段】第１の一導電型クラッド層３、第１の活性層５及び第１の反対導電型クラッド層７が順に形成され、第１の反対導電型クラッド層７の上に第２の一導電型クラッド層１１、第２の活性層１３及び第２の反対導電型クラッド層１５が順に形成され、さらに、第１の反対導電型クラッド層７と第２の一導電型クラッド層１１の間に部分的に形成されたトンネルジャンクション層１０とを有する。【選択図】図２
2007251031.tif 000002
【特許請求の範囲】
【請求項１】
第１の一導電型クラッド層と、
前記第１の一導電型クラッド層上に形成された第１の活性層と、
前記第１の活性層上に形成された第１の反対導電型クラッド層と、
前記第１の反対導電型クラッド層上に部分的に形成されたトンネルジャンクション層と、
前記トンネルジャンクション層上に形成される第２の一導電型クラッド層と、
前記第２の一導電型クラッド層上に形成された第２の活性層と、
前記第２の活性層の上に形成された第２の反対導電型クラッド層と
を有することを特徴とする半導体発光素子。
【請求項２】
前記トンネルジャンクション層から前記第２の反対導電型クラッド層までは、前記第１の反対導電型クラッド層上に複数回繰り返して順に形成された層構造を有することを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
少なくとも前記第２の反対導電型クラッド層から前記トンネルジャンクション層までの深さにある各層は前記トンネルジャンクション層と実質的に同じパターンの平面形状を有することを特徴とする請求項１又は請求項２に記載の半導体発光素子。
【請求項４】
前記トンネルジャンクション層の両側には非伝導領域が形成されていることを特徴とする請求項１乃至請求項３のいずれか１つに記載の半導体発光素子。
【請求項５】
前記非伝導領域は、前記第２の反対導電型クラッド層から少なくとも前記第１の反対導電型クラッド層に至る深さにイオン注入されたイオン注入領域であることを特徴とする請求項４に記載の半導体発光素子。
【請求項６】
前記非伝導領域は、前記トンネルジャンクション層にトンネル電流が流れている状態で、電流の流れを阻止するｐｎジャンクション層であることを特徴とする請求項４に記載の半導体発光素子。
【請求項７】
前記トンネルジャンクション層の両側の領域、該両側の領域の上方と下方の領域うち少なくとも１つの領域には電流ブロック層が形成されていることを特徴とする請求項１乃至請求項５のいずれか１つに記載の半導体素子。
【請求項８】
基板の上に、第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層、トンネルジャンクション層、第２の一導電型クラッド層、第２の活性層及び第２の反対導電型クラッド層を順に形成する工程と、
前記第２の反対導電型クラッド層の電流注入領域にマスクを形成する工程と、
前記マスクの周囲の前記第２の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までにイオンを注入することにより絶縁化する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項９】
基板の上に、第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層、トンネルジャンクション層、第２の一導電型クラッド層、第２の活性層及び第２の反対導電型クラッド層を順に形成する工程と、
前記第２の反対導電型クラッド層の上に電流注入領域にマスクを形成する工程と、
前記マスクの周囲の前記第２の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までをエッチングして除去する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項１０】
基板の上に第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層を順に形成する工程と、
前記第１の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、
前記トンネルジャンクション層をパターニングすることにより電流注入領域に部分的に形成する工程と、
前記トンネルジャンクション層上及びその周囲に、第２の一導電型クラッド層、第２の活性層及び第２の反対導電型クラッド層を形成する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項１１】
基板の上に第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層を順に形成する工程と、
電流注入領域に開口を有するマスクを前記第１の反対導電型クラッド層の上に形成する工程と、
前記マスクの前記開口を通して前記第１の反対導電型クラッド層上に部分的にトンネルジャンクション層を選択的に成長する工程と、
前記トンネルジャンクション層上及びその周囲に、第２の一導電型クラッド層、第２の活性層及び第２の反対導電型クラッド層を順に形成する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項１２】
基板の上に第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層を順に形成する工程と、
前記第１の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、
前記トンネルジャンクション層のうち電流注入領域を部分的に覆うマスクを形成する工程と、
前記マスクの周囲に露出した前記トンネルジャンクション層にｎ型ドーパントイオン、ｐ型ドーパントイオン、水素イオンのいずれかを導入することにより電流阻止領域を形成する工程と
を有することを特徴とする半導体発光素子の製造方法。
【請求項１３】
前記ｎ型ドーパントイオン、前記ｐ型ドーパントイオン、前記水素イオンイオンの導入はイオン注入によることを特徴とする請求項１２に記載の半導体発光素子の製造方法。
【請求項１４】
前記トンネルジャンクション層の両側の領域と該領域の上方と下方の少なくともいずれかに電流ブロック層を形成する工程を有することを特徴とする請求項８乃至請求項１３のいずれか１つに記載の半導体素子の製造方法。
【請求項１５】
前記トンネルジャンクション層、前記第２の一導電型クラッド層、前記第２の活性層及び前記第２の反対導電型クラッド層は複数回繰り返して順に形成されることを特徴とする請求項８乃至請求項１３のいずれか１つに記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子及びその製造方法に関し、より詳しくは、基板の成長面に対して垂直方向に複数の活性領域を有する半導体発光素子及びその製造方法に関する。
【背景技術】
【０００２】
基板の成長面に対して垂直方向に複数の活性領域を有する半導体レーザは高出力が可能であり、活性領域を２つ有する半導体レーザは例えば図１９に示すような基本的な構造を有している。
【０００３】
図１９において、ｎ型（n-）GaAs基板１０１の上には、n-AlGaAsバッファ層１０２、n-AlGaAsクラッド層１０３、InGaAsP活性層１０４、ｐ型（p-）AlGaAsクラッド層１０５、ｐ+ 型GaAs層１０６、ｎ+ 型GaAs層１０７、n-AlGaAsクラッド層１０８、InGaAsP活性層１０９、ｐ型（p-）AlGaAsクラッド層１１０、ｐ+ 型AlGaAsコンタクト層１１１が成長され、また、ｐ+ 型AlGaAsコンタクト層１１１上にはｐ側電極１１２が形成され、さらにn-GaAs基板１０１の下面にはｎ側電極１１３が形成されている。なお、ｐ+ 型GaAs層１０６とｎ+型GaAs層１０７はトンネル接合となり、逆バイアス時にトンネル電流が流れる構造となっている。
【０００４】
そのような半導体レーザでは、水平方向の横モードを制御するため、下記の特許文献１に記載されているように、下側のp-AlGaAsクラッド層１０５の中間層としてn-AlGaAs電流狭窄層を電流注入領域の両側に形成するとともにｐ側電極１１２とコンタクト層１１１の接続部分をストライプ状にして活性層１０４，１０９での電流注入領域を調整する構造や、或いは、特許文献２に記載されているようにｐ側電極１１２をストライプ状にすることにより活性層１０４，１０９での電流注入領域を調整する構造が採用されている。
【特許文献１】特開２００１−２５１０１９号公報
【特許文献２】特開２００３−５３５４５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に記載されたような構造により電流領域を狭窄する場合には、電流を狭窄するための電流狭窄層およびストライプ状ｐ側電極が２つの活性層１０４，１０９に対して上方と下方の２カ所に離れて配置されているので、それらの間にある２つの活性層１０４，１０９では電流が広がってしまい、水平方向の横モードの規制が不十分となるおそれがある。また、特許文献２に記載されたようにｐ側電極をストライプ状にする構造でも活性層１０４，１０９に流れる電流が横方向に広がり易くなっている。
【０００６】
本発明の目的は、複数の活性層に流れる電流注入領域の調整の精度を高めることができる半導体発光素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記の課題を解決するための本発明の第１の態様は、第１の一導電型クラッド層と、前記第１の一導電型クラッド層上に形成された第１の活性層と、前記第１の活性層上に形成された第１の反対導電型クラッド層と、前記第１の反対導電型クラッド層上に部分的に形成されたトンネルジャンクション層と、前記トンネルジャンクション層上に形成される第２の一導電型クラッド層と、前記第２の一導電型クラッド層上に形成された第２の活性層と、前記第２の活性層の上に形成された第２の反対導電型クラッド層とを有することを特徴とする半導体発光素子。
【０００８】
前記トンネルジャンクション層から前記第２の反対導電型クラッド層までは、前記第１の反対導電型クラッド層上に複数回繰り返して順に形成された層構造を有することを特徴とする請求項１に記載の半導体発光素子である。
【０００９】
本発明の第２の態様は、第１の態様に記載の半導体発光素子において、前記トンネルジャンクション層から前記第２の反対導電型クラッド層までは、前記第１の反対導電型クラッド層上に複数回繰り返して順に形成された層構造を有することを特徴とする。
【００１０】
本発明の第３の態様は、第１又は第２の態様に記載の半導体発光素子において、少なくとも前記第２の反対導電型クラッド層から前記トンネルジャンクション層までの深さにある各層は前記トンネルジャンクション層と実質的に同じパターンの平面形状を有することを特徴とする。
【００１１】
本発明の第４の態様は、第１乃至第３の態様のいずれかに記載の半導体発光素子において、前記トンネルジャンクション層の両側には非伝導領域が形成されていることを特徴とする。
【００１２】
本発明の第５の態様は、第４の態様に記載の半導体発光素子において、前記非伝導領域は、前記第２の反対導電型クラッド層から少なくとも前記第１の反対導電型クラッド層に至る深さにイオン注入されたイオン注入領域であることを特徴とする。
【００１３】
本発明の第６の態様は、第４の態様に記載の半導体発光素子において、前記非伝導領域は、前記トンネルジャンクション層にトンネル電流が流れている状態で、電流の流れを阻止するｐｎジャンクション層であることを特徴とする
本発明の第７の態様は、第１乃至第５の態様のいずれかに記載の半導体発光素子において、前記トンネルジャンクション層の両側の領域、該両側の領域の上方と下方の領域のうち少なくとも１つの領域には電流ブロック層が形成されていることを特徴とする。
【００１４】
本発明の第８の態様は、基板の上に、第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層、トンネルジャンクション層、第２の一導電型クラッド層、第２の活性層及び第２の反対導電型クラッド層を順に形成する工程と、前記第２の反対導電型クラッド層の電流注入領域にマスクを形成する工程と、前記マスクの周囲の前記第２の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までにイオンを注入することにより絶縁化する工程とを有することを特徴とする半導体発光素子の製造方法である。
【００１５】
本発明の第９の態様は、基板の上に、第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層、トンネルジャンクション層、第２の一導電型クラッド層、第２の活性層及び第２の反対導電型クラッド層を順に形成する工程と、前記第２の反対導電型クラッド層の上に電流注入領域にマスクを形成する工程と、前記マスクの周囲の前記第２の反対導電型クラッド層から少なくとも前記トンネルジャンクション層までをエッチングして除去する工程とを有することを特徴とする半導体発光素子の製造方法である。
【００１６】
本発明の第１０の態様は、基板の上に第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層を順に形成する工程と、前記第１の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、前記トンネルジャンクション層をパターニングすることにより電流注入領域に部分的に形成する工程と、前記トンネルジャンクション層上及びその周囲に、第２の一導電型クラッド層、第２の活性層及び第２の反対導電型クラッド層を形成する工程とを有することを特徴とする半導体発光素子の製造方法である。
【００１７】
本発明の第１１の態様は、基板の上に第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層を順に形成する工程と、電流注入領域に開口を有するマスクを前記第１の反対導電型クラッド層の上に形成する工程と、前記マスクの前記開口を通して前記第１の反対導電型クラッド層上で部分的にトンネルジャンクション層を選択的に成長する工程と、前記トンネルジャンクション層上及びその周囲に、第２の一導電型クラッド層、第２の活性層及び第２の反対導電型クラッド層を順に形成する工程とを有することを特徴とする半導体発光素子の製造方法である。
【００１８】
本発明の第１２の態様は、基板の上に第１の一導電型クラッド層、第１の活性層、第１の反対導電型クラッド層を順に形成する工程と、前記第１の反対導電型クラッド層上にトンネルジャンクション層を形成する工程と、前記トンネルジャンクション層のうち電流注入領域を部分的に覆うマスクを形成する工程と、前記マスクの周囲に露出した前記トンネルジャンクション層にｎ型ドーパントイオン、ｐ型ドーパントイオン、水素イオンのいずれかを導入することにより電流阻止領域を形成する工程とを有することを特徴とする半導体発光素子の製造方法である。
【００１９】
本発明の第１３の態様は、第８乃至第１２の態様のいずれかに記載の半導体発光素子の製造方法において、前記ｎ型ドーパントイオン、前記ｐ型ドーパントイオン、前記水素イオンイオンの導入はイオン注入によることを特徴とする。
【００２０】
本発明の第１４の態様は、第８乃至第１３の態様のいずれかに記載の半導体発光素子の製造方法において、前記トンネルジャンクション層の両側の領域と該領域の上方と下方の少なくともいずれかに電流ブロック層を形成する工程を有することを特徴とする。
【００２１】
本発明の第１５の態様は、第８乃至第１３の態様のいずれかに記載の半導体発光素子の製造方法において、前記トンネルジャンクション層、前記第２の一導電型クラッド層、前記第２の活性層及び前記第２の反対導電型クラッド層は複数回繰り返して順に形成されることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、複数の活性層のそれぞれの間に形成されるトンネルジャンクション層を電流注入領域で島状又はストライプ状となるように部分的に形成したので、活性層同士の間の領域でトンネル電流が流れる領域が広がらず、複数の活性層に流れる電流の広がりが従来よりも抑制される。
【発明を実施するための最良の形態】
【００２３】
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
（第１の実施の形態）
図１、図２は、本発明の第１実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図である。
【００２４】
まず、図１（ａ）に示すように化合物半導体を成長する。即ち、n型GaAs基板１上に、ドーパント濃度５×１０16cm-3〜１×１０18cm-3のn-GaAsからなるバッファ層２を成長し、続いて、ドーパント濃度５×1016cm-3〜１×１０18cm-3のn-AlGaAsよりなる第１のｎ型クラッド層３を成長する。さらに、第１のｎ型クラッド層３の上に、AlGaAs よりなる第１の下部ＳＣＨ層４と、単一量子井戸構造又は多重量子井戸構造を有する第１のInGaAs (GaAs)／AlGaAs(GaAs) 量子井戸活性層５と、AlGaAsよりなる 第１の上部ＳＣＨ層６を順に成長する。第１の下部ＳＣＨ層４、第１の量子井戸活性層５及び第１の上部ＳＣＨ層６はそれぞれアンドープで成長される。続いて、第１の上部ＳＣＨ層６の上に、ドーパント濃度５×１０16cm-3〜１×１０18cm-3のp-AlGaAs よりなる第１のｐ型クラッド層７と、ドーパント濃度１×１０18cm-3のp-GaAs層８を順に成長する。
【００２５】
その後、p-GaAs層８の上に、ドーパント濃度１×１０19cm-3以上のp++-GaAs層９ａとドーパント濃度１×１０19cm-3以上の n++-GaAs層９ｂを順に成長し、これらによりトンネルジャンクション層１０を形成する。p++-GaAs層９ａとn++-GaAs層９ｂはそれぞれ例えば３０ｎｍ〜２００ｎｍの厚さに形成される。
【００２６】
さらに、トンネルジャンクション層１０上に、ドーパント濃度５×1016cm-3〜１×１０18cm-3のn-AlGaAsよりなる第２のｎ型クラッド層１１と、AlGaAs よりなる第２の下部ＳＣＨ層１２と、単一量子井戸構造又は多重量子井戸構造を有する第２のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層１３と、AlGaAsよりなる 第２の上部ＳＣＨ層１４と、ドーパント濃度５×１０16cm-3〜１×１０18cm-3のp-AlGaAs よりなる第２のｐ型クラッド層１５と、ドーパント濃度５×１０18ｃｍ-3以上のp-GaAsよりなるコンタクト層１６を形成する。なお、第２の下部ＳＣＨ層４、第２の量子井戸活性層５及び第２の上部ＳＣＨ層６はそれぞれアンドープで成長される。
【００２７】
以上の化合物半導体の成長は例えばＭＯＣＶＤ法によって成長され、  ｐ型のドーパントとしてはＣ、Mg、Ｚｎ等が用いられ、また、ｎ型のドーパントとしてはＳｉ、Ｓｅ、Ｓ等が用いられる（以下の実施形態も同様）。
【００２８】
次に、コンタクト層１６の表面全体に、SiO2、Si3N4等からなる誘電体膜１７を例えばプラズマＣＶＤ法により堆積した後に、誘電体膜１７をフォトリソグラフィ法によりパターニングして図１（ａ）の破線で示すように幅５０μｍ〜１５０μｍの島状又はストライプ状の電流注入領域に部分的に残し、それ以外の部分をエッチングにより除去して開口部を設ける。
【００２９】
さらに、その開口部を通してコンタクト層１６から第１のｎ型クラッド層３の上部に達する深さにSi, Zn, H等のイオンを注入し、ついで各層を温度４５０℃〜８００℃でアニールすることにより、図１（ｂ）に示すように島状又はストライプ状の電流注入領域の両側に非伝導領域（絶縁層）２０を形成する。この場合、イオン注入の条件は、例えば加速度を約１００ｋｅＶ、ドーズ量を約２×１０16cm-3とする。
【００３０】
これにより、コンタクト層１６から第１のｎ型クラッド層３の上部までは島状又はストライプ状となってトンネルジャンクション層１０は島状又はストライプ状に部分的に存在する。
【００３１】
その後に、誘電体膜１７を除去した後に、図２に示すように、コンタクト層１７上にTi/Pt/Auのｐ側電極１８を形成し、さらにGaAs基板１の下面にAuGe/Ni/Auのｎ側電極１９を形成する。
【００３２】
以上のような構成の半導体レーザによれば、ｐ側電極１８からｎ側電極１９の方向に所定の電流を流すと、ｐ側電極１８から供給された電流は非伝導領域２０により規制されてコンタクト層１６から第１のｎ型クラッド層３の島状又はストライプ状の電流注入領域を流れ、さらにGaAs基板１を介してｎ側電極１９に到達する。その場合、電流は非伝導領域２０により規制されて流れるので、その島状又はストライプ状の領域よりも広がりにくくなっている。これにより、複数の量子井戸活性層５，１３の水平方向の横モードの規制が従来よりも高くなる。
【００３３】
その際に、ｐ側電極１８はｎ側電極１９に対して高電圧になるので、ストライプ形状のトンネルジャンクション層１０を構成するp++-GaAs層９ａとn++-GaAs層９ｂには逆バイアスがかかり、そのエネルギーバンドは図３に示すように変化してトンネル電流が流れる。
【００３４】
なお、上記した説明では、量子井戸活性層を上下方向に２つ形成することにより発光層を２層としているが、トンネルジャンクション層１０で発光層同士を接続する限りにおいては２層以上でもよい。
（第２の実施の形態）
図４は、本発明の第２実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図であり、図１、図２と同じ符号は同じ要素を示している。
【００３５】
まず、第１実施形態で示した図１（ａ）に示すと同様に、n型GaAs基板１上にバッファ層２からコンタクト層１６までをＭＯＣＶＤ法により順に成長する。
【００３６】
次に、コンタクト層１６の表面全体に誘電体膜を例えばプラズマＣＶＤ法により堆積した後に、誘電体膜をフォトリソグラフィ法によりパターニングして図１（ａ）の破線で示すように島状又はストライプ状の電流経路に残して幅５０μｍ〜１５０μｍの誘電体マスク２１を形成する。
【００３７】
続いて、誘電体マスク２１に覆われない領域にあるコンタクト層１６から第１の下部ＳＣＨ層４までをウェットエッチング又はドライエッチングにより除去して非伝導領域となし、これにより図４（ａ）に示すようにリッジ状に電流注入領域及び発光領域を形成する。
【００３８】
ウェットエッチングを採用する場合には例えば硫酸、過酸化水素水及び水の混合液をエッチング液に用いて行う。また、ドライエッチングを採用する場合には例えば塩素系ガスを用いる反応性イオンエッチング法により行う。
【００３９】
その後に、図４（ｂ）に示すように、リッジ状の領域の全体にプラズマＣＶＤ法によりSiO2からなる絶縁膜２２を形成し、ついで、絶縁膜２２をフォトリソグラフィ法によりパターニングしてコンタクト層１６の島状又はストライプ状の上面を露出した後に、コンタクト層１６及び絶縁膜２２の上にｐ側電極１８を形成し、さらにn型GaAs基板１の下面にｎ側電極１９を形成する。
【００４０】
以上のような構成の半導体レーザによれば、ｐ側電極１８からｎ側電極１９の方向に所定の電流を流すと、ｐ側電極１８から供給された電流はコンタクト層１６から第１の下部ＳＣＨ層４までのリッジ状の電流注入領域を通ってｎ側電極１９へと流れるので、量子井戸活性層５，１３で広がることはなく、水平方向の横モードの規制が従来よりも良くなる。
【００４１】
その際に、ｐ側電極１８はｎ側電極１９に対して高電圧になるので、ストライプ形状のトンネルジャンクション層１０を構成するp++-GaAs層９ａとn++-GaAs層９ｂには逆バイアスがかかってトンネル電流が流れる。
【００４２】
なお、本実施形態においても、トンネルジャンクション層１０で発光層同士を接続する限りにおいては発光層を２層以上形成してもよい。
（第３の実施の形態）
図５、図６は、本発明の第３実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図であり、図１、図２と同じ符号は同じ要素を示している。
【００４３】
まず、図５（ａ）に示すように化合物半導体層をＭＯＣＶＤ法により成長する。即ち、第１実施形態と同様に、n型GaAs基板１上に、n-GaAsからなるバッファ層２、n-AlGaAsよりなる第１のｎ型クラッド層３、AlGaAs よりなる第１の下部ＳＣＨ層４、第１のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層５、AlGaAsよりなる 第１の上部ＳＣＨ層６、p-AlGaAs よりなる第１のｐ型クラッド層７、p-GaAs層８を成長する。
【００４４】
次に、図５（ｂ）に示すように、プラズマＣＶＤ法などによってp-GaAs層８上に厚さ２００ｎｍ〜４００ｎｍのSiO2、Si3N4等の誘電体膜３１を形成する。そして、誘電体膜３１をフォトリソグラフィ法によりパターニングして電流注入領域に幅５０μｍ〜１５０μｍの開口部３２を形成する。
【００４５】
続いて、図５（ｃ）に示すように、誘電体膜３１の開口部３２から露出したp-GaAs層８の上に、ＭＯＣＶＤ法によりp++-GaAs層９ａとn++-GaAs層９ｂを選択成長してトンネルジャンクション層１０を島状又はストライプ状に部分的に形成する。
【００４６】
誘電体膜３１を除去した後に、図６（ａ）に示すように、島状又はストライプ状のトンネルジャンクション層１０とその周囲のp-GaAs層８の上に、第１実施形態と同様にして、n-AlGaAsよりなる第２のｎ型クラッド層１１と、AlGaAs よりなる第２の下部ＳＣＨ層１２と、第２のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層１３と、AlGaAsよりなる 第２の上部ＳＣＨ層１４と、p-AlGaAs よりなる第２のｐ型クラッド層１５とを順にＭＯＣＶＤ法により成長する。続いて、第２のｐ型クラッド層１５上にドーパント濃度１×１０17cm-3〜１×１０18cm-3のp-GaAs層２３を成長する。
【００４７】
次に、図６（ｂ）に示すように、プラズマＣＶＤ法などによってp-GaAs層２３上に誘電体膜３３を形成した後に、誘電体膜３３をフォトリソグラフィ法によりパターニングして電流注入領域に誘電体膜３３を所定の幅で島状又はストライプ状に部分的に残すとともにその周囲でp-GaAs層２３を露出させる。
【００４８】
続いて、図７（ａ）に示すように、誘電体膜３３の周囲に露出しているp-GaAs層２３の上に、ドーパント濃度１×１０17cm-3〜１×１０18cm-3のn-GaAsよりなるｎ型電流ブロック層２４をＭＯＣＶＤ法により選択成長する。
【００４９】
その後に誘電体膜３３を除去すると、図７（ｂ）に示すように、ｎ型電流ブロック層２４に両側を挟まれてp-GaAs層２３が島状又はストライプ状の電流注入領域で部分的に露出する。
【００５０】
その後に、図８に示すように、ｎ型電流ブロック層２４、p-GaAs層２３の上にp-GaAsよりなるコンタクト層１６をＭＯＣＶＤ法により成長し、さらに、第１実施形態と同様にｐ側電極１８をコンタクト層１６上に形成し、ｎ側電極１９をn型GaAs基板１の下面に形成する。
【００５１】
以上のような構造の半導体レーザにおいて、ｐ側電極１８から供給された電流は、まず、島状又はストライプ状の電流注入領域の両側に形成されたｎ型電流ブロック層２４とその上のｐ型コンタクト層１６とその下のp-GaAs層２３によるｐｎｐ接合によって電流が狭窄される。
【００５２】
また、トンネルジャンクション層１０は電流注入領域に島状又はストライプ状に部分的に選択成長されているので、ｎ型電流ブロック層２４に挟まれた電流注入領域に注入された電流は、トンネルジャンクション層１０では図３に示したと同様にトンネル効果によってn型GaAs基板１に向けて流れる。
【００５３】
これに対して、島状又はストライプ状のトンネルジャンクション層１０の両側の領域における量子井戸活性層５，１３の上下では図９に示すようなｐｉｎｐｉｎジャンクションが形成されているので、ｐ側電極１８からｎ側電極１９に向けて電流を注入すると、ｐｎジャンクションには逆バイアスがかかって電流が殆ど流れなくなる。
【００５４】
これにより、本実施形態では、ｐ側電極１８寄りのｎ型電流ブロック層２４により電流広がりが抑制され、さらに、第１の量子井戸活性層５と第２の量子井戸活性層１３の中間ではトンネルジャンクション層１０の周囲のｐｎジャンクションによって電流の広がりが抑制されるので、量子井戸活性層５，１３での水平方向の横モードの規制が十分になる。
（第４の実施の形態）
図１０、図１１は、本発明の第３実施形態に係る半導体発光素子である半導体レーザの形成工程を示す断面図であり、図１、図２と同じ符号は同じ要素を示している。
【００５５】
まず、図１０（ａ）に示すように、第１実施形態と同様にＭＯＣＶＤ法によって、n型GaAs基板１上に、n-GaAsからなるバッファ層２、n-AlGaAsよりなる第１のｎ型クラッド層３、AlGaAs よりなる第１の下部ＳＣＨ層４、第１のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層５、AlGaAsよりなる 第１の上部ＳＣＨ層６、p-AlGaAs よりなる第１のｐ型クラッド層７、p-GaAs層８を成長し、さらに、トンネルジャンクション層１０を構成するp++-GaAs層９ａとn++-GaAs層９ｂを順に成長する。
【００５６】
さらに、プラズマＣＶＤ法などによってトンネルジャンクション層１０の上にSiO2、Si3N4等の誘電体膜３４を形成する。そして、誘電体膜３４をフォトリソグラフィ法によりパターニングして幅５０μｍ〜１５０μｍの島状又はストライプ状の電流注入領域に部分的に残し、その周囲のトンネルジャンクション層１０を露出させる。
【００５７】
続いて、図１０（ｂ）に示すように、誘電体膜３４から露出したトンネルジャンクション層１０をエッチングにより除去することにより電流注入領域に島状又はストライプ状に部分的に残す。
【００５８】
誘電体膜３４を除去した後に、図１１（ａ）に示すように、島状又はストライプ状のトンネルジャンクション層１０とその周囲のp-GaAs層８の上に、第３実施形態と同様にして、n-AlGaAsよりなる第２のｎ型クラッド層１１、AlGaAs よりなる第２の下部ＳＣＨ層１２と、第２のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層１３、AlGaAsよりなる 第２の上部ＳＣＨ層１４と、p-AlGaAs よりなる第２のｐ型クラッド層１５、及びp-GaAs層２３を順にＭＯＣＶＤ法により成長する。続いて、p-GaAs層２３の上に、ドーパント濃度１×１０17cm-3〜１×１０18cm-3のn-GaAsよりなるｎ型電流ブロック層２４をＭＯＣＶＤ法により成長する。
【００５９】
続いて、p-GaAs層２３上に誘電体膜３５をプラズマＣＶＤ法等により形成した後に、誘電体膜３５をフォトリソグラフィ法によりパターニングして電流注入領域に島状又はストライプ状の開口部３５ａを形成し、そこからｎ型電流ブロック層２４を露出させる。
【００６０】
さらに、誘電体膜３５をマスクにして開口部３５ａからｎ型電流ブロック層２４をエッチングすることによりp-GaAs層２３が島状又はストライプ状の電流注入領域で露出するとともに、その両側にｎ型電流ブロック層２４が残される。
【００６１】
誘電体膜３５を除去した後に、図１１（ｂ）に示すように、ｎ型電流ブロック層２４、p-GaAs層２３の上にp-GaAsよりなるコンタクト層１６をＭＯＣＶＤ法により成長し、さらに、第３実施形態と同様にｐ側電極１８をコンタクト層１６上に形成し、ｎ側電極１９をn型GaAs基板１の下面に形成する。
【００６２】
以上のような構造の半導体レーザによれば、第３実施形態と同様に、ｐ側電極１８から供給された電流は、島状又はストライプ状の電流注入領域の両側に形成されたｎ型電流ブロック層２４とその上下のコンタクト層１６及びp-GaAs層２３のｐｎｐ接合によって電流が狭窄される。
【００６３】
また、島状又はストライプ状のトンネルジャンクション層１０の周囲では、第１のｐ型クラッド層７とp-GaAs層８によりｐｎジャンクションが形成されているので、ｐ側電極１８からｎ側電極１９に向けて電流を注入すると、ｐｎジャンクションには逆バイアスがかかって電流が殆ど流れなくなる。
【００６４】
これにより、ｐ側電極１８寄りのｎ型電流ブロック層２４により電流広がりが抑制され、さらに、第１の量子井戸活性層５と第２の量子井戸活性層１３の中間でトンネルジャンクション層１０によって電流の広がりが抑制されるので、水平方向の横モードを高い精度で制御することが可能になる。
（第５の実施の形態）
図１２は、本発明の第５の実施形態に係る半導体発光素子である半導体レーザを示す断面図であり、図５〜図７、図９〜図１１と同じ符号は同じ要素を示している。
【００６５】
図１２において、第３、第４実施形態と同様に、n型GaAs基板１上には、n-GaAsからなるバッファ層２、n-AlGaAsよりなる第１のｎ型クラッド層３、AlGaAs よりなる第１の下部ＳＣＨ層４、第１のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層５、AlGaAsよりなる 第１の上部ＳＣＨ層６、p-AlGaAs よりなる第１のｐ型クラッド層７、p-GaAs層８が成長され、さらに、トンネルジャンクション層１０を構成するp++-GaAs層９ａとn++-GaAs層９ｂが成長されている。トンネルジャンクション層１０は、第３、第４実施形態に示した方法により、電流注入領域に島状又はストライプ状に形成されている。
【００６６】
さらに、島状又はストライプ状のトンネルジャンクション層１０とその周囲のp-GaAs層８の上には、第３、第４実施形態と同様にして、n-AlGaAsよりなる第２のｎ型クラッド層１１、AlGaAs よりなる第２の下部ＳＣＨ層１２と、第２のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層１３、AlGaAsよりなる 第２の上部ＳＣＨ層１４、p-AlGaAs よりなる第２のｐ型クラッド層１５、及びp-GaAs層２３が順に成長されている。
【００６７】
さらに、p-GaAs層２３の上には、その下方のトンネルジャンクション層１０と同様な方法によって、電流注入領域で上部トンネルジャンクション層２５が島状又はストライプ状に部分的に形成されている。そのトンネルジャンクション層２５は、厚さ３０ｎｍ〜２００ｎｍでドーパント濃度１×１０19cm-3以上のp++-GaAs層と、厚さ３０ｎｍ〜２００ｎｍでドーパント濃度１×１０19cm-3以上の n++-GaAs層を順に成長して構成されている。
【００６８】
また、上部トンネルジャンクション層２５とp-GaAs層２３の上には、ドーパント濃度５×1016cm-3〜１×１０18cm-3のn-AlGaAsよりなる第３のｎ型クラッド層２６と、AlGaAs よりなる第３の下部ＳＣＨ層２７と、単一量子井戸構造又は多重量子井戸構造を有する第３のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層２８と、AlGaAsよりなる 第３の上部ＳＣＨ層２９と、ドーパント濃度５×１０16cm-3〜１×１０18cm-3のp-AlGaAs よりなる第３のｐ型クラッド層３０と、ドーパント濃度１×１０17cm-3〜１×１０18cm-3のp-GaAs層４１が順に形成されている。
【００６９】
そのp-GaAs層４１上には、第３、第４実施形態と同様な方法で形成されたn-GaAsよりなるｎ型電流ブロック層２４が島状又はストライプ状の電流注入領域の両側に形成され、さらに、p-GaAs層４１とｎ型電流ブロック層２４の上にはコンタクト層１６が形成されている。
【００７０】
また、p-GaAs層４１とコンタクト層１６の上には、第３、第４実施形態と同様にｐ側電極１８が形成され、また、n型GaAs基板１の下面にはｎ側電極１９が形成されている。
【００７１】
以上のような構造の半導体レーザによれば、発光層である量子井戸活性層５，１３、２８がGaAs基板１上面の垂直方向に間隔を置いて３つ形成されている。そして、それらの量子井戸活性層５，１３、２８に流れる電流は、それぞれの中間に島状又はストライプ状に部分的に形成されたトンネルジャンクション層１０、２５とそれらの上のｎ型電流ブロック層２４によって電流が狭窄されるので、水平方向の横モードが十分に制御される。
（第６の実施の形態）
図１３、図１４は、本発明の第６の実施形態に係る半導体レーザの製造工程を示す断面図である。
【００７２】
まず、図１３（ａ）に示すように、n型GaAs基板１上に、n-GaAsからなるバッファ層２、n-AlGaAsよりなる第１のｎ型クラッド層３、AlGaAs よりなる第１の下部ＳＣＨ層４、第１のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層５、AlGaAsよりなる 第１の上部ＳＣＨ層６、p-AlGaAs よりなる第１のｐ型クラッド層７、p-GaAs層８をＭＯＣＶＤ法により成長する。
【００７３】
続いて、p-GaAs層８の上に島状又はストライプ状の電流注入領域の両側に、ドーパント濃度１×１０17cm-3〜１×１０18cm-3のn-GaAsよりなる下側のｎ型電流ブロック層４２を形成する。下側のｎ型電流ブロック層４２のパターンは、第３、第４実施形態で示したｎ型電流ブロック層２４の形成と同様に、誘電体膜のパターンを使用する選択成長法か、或いはn-GaAs層を形成した後にエッチングを用いるフォトリソグラフィ法によるかのいずれかによって形成される。
【００７４】
その後に、図１３（ｂ）に示すように電流注入領域のp-GaAs層８とその両側のｎ型電流ブロック層４２の上に、厚さ３０ｎｍ〜２００ｎｍのp++-GaAs層９ａと厚さ３０ｎｍ〜２００ｎｍのn++-GaAs層９ｂを順に成長し、これらによりトンネルジャンクション層１０を形成する。
【００７５】
続いて、図１４に示すように、トンネルジャンクション層１０上に、第３、第４実施形態と同様な工程に従って、n-AlGaAsよりなる第２のｎ型クラッド層１１、AlGaAs よりなる第２の下部ＳＣＨ層１２、第２のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層１３、AlGaAsよりなる 第２の上部ＳＣＨ層１４、p-AlGaAs よりなる第２のｐ型クラッド層１５及びp-GaAs層２３を形成するとともに、電流注入領域の両側のn-GaAsよりなる上側のｎ型電流ブロック層２４と、p-GaAs層４１と、p-GaAsよりなるコンタクト層１６を順次形成する。
【００７６】
その後、p-GaAs層４１とコンタクト層１６の上に、第３、第４実施形態と同様にｐ側電極１８を形成し、また、n型GaAs基板１の下面にｎ側電極１９を形成する。
【００７７】
以上のような構成の半導体レーザによれば、ｐ側電極１８からｎ側電極１９の方向に所定の電流を流すと、ｐ側電極１８から供給された電流は上側のｎ型電流ブロック層２４によって電流路が規制されて島状又はストライプ状の電流注入領域の第１のｎ型クラッド層３に向かって流れ、さらにGaAs基板１を介してｎ側電極１９に到達する。
【００７８】
その際に、ｐ側電極１８はｎ側電極１９に対して高い電圧になるので、トンネルジャンクション層１０には逆バイアスがかかってトンネル電流が流れる。
【００７９】
これに対して、島状又はストライプ状の電流注入領域の両側では、トンネルジャンクション層１０とその下のｎ型電流ブロック層４２と第１のｐ型クラッド層７によってｐ・ｎ・p++・n++ジャンクションが形成され、そのエネルギーバンドは停止時と駆動時で図１５に示すように変化し、ｐ・ｎジャンクションが障壁となって電流の流れが阻止される。
【００８０】
これにより、発光領域である２つの量子井戸活性層５，１３の間ではｎ型電流ブロック層４２と第１のｐ型クラッド層７によって電流が阻止されるので、トンネルジャンクション層１０は実質的に島状又はストライプ状になり、これにより、量子井戸活性層５，１３では外方に電流が広がりにくくなる。
【００８１】
なお、上記した説明では、量子井戸活性層を上下方向に２つ形成することにより発光層を２層としているが、第５実施形態に示したように、トンネルジャンクション層で発光層同士を接続する限りにおいては２層以上でもよい。
（第７の実施の形態）
図１６、図１７は、本発明の第７の実施形態に係る半導体レーザの製造工程を示す断面図である。
【００８２】
まず、図１６（ａ）に示すように、第１実施形態と同様に、n型GaAs基板１上に、n-GaAsからなるバッファ層２、n-AlGaAsよりなる第１のｎ型クラッド層３、AlGaAs よりなる第１の下部ＳＣＨ層４、第１のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層５、AlGaAsよりなる 第１の上部ＳＣＨ層６、p-AlGaAs よりなる第１のｐ型クラッド層７、p-GaAs層８及びトンネルジャンクション層１０をＭＯＣＶＤ法により順に成長する。トンネルジャンクション層１０は、p-GaAs層８上に順に成長されたp++-GaAs層９ａとn++-GaAs層９ｂにより構成される。
【００８３】
続いて、トンネルジャンクション層１０の上面全体にSiO2、Si3N4等からなる誘電体膜４５を例えばプラズマＣＶＤ法により堆積した後に、誘電体膜４５をフォトリソグラフィ法によりパターニングして幅５０μｍ〜１５０μｍの島状又はストライプ状の電流注入領域に残し、それ以外の部分をウェットエッチング又はドライエッチングにより除去する。
【００８４】
次に、図１６（ｂ）と図１８に示すように誘電体膜４５をマスクに使用し、トンネルジャンクション層１０のp++GaAs層９ａからp-GaAs層８の一部までの深さにｎ型ドーパントのシリコン（Si）を１×１０18cm-3〜１×１０19cm-3の密度となるように浅くイオン注入することにより、電流注入領域の両側でp-GaAs層８をn-GaAs層８ａに反転させ、さらにp++GaAs層９ａの実効的なｐ型ドーパント濃度を低下させてp-GaAs層９ｃとする。これにより、トンネルジャンクション層１０は狭められて実質的に島状又はストライプ状に存在する。
【００８５】
続いて、誘電体膜４５を除去した後に、第３、第４実施形態と同様な工程によって、p++GaAs層９ａ上に、図１７に示すように、n-AlGaAsよりなる第２のｎ型クラッド層１１、AlGaAs よりなる第２の下部ＳＣＨ層１２、第２のInGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層１３、AlGaAsよりなる 第２の上部ＳＣＨ層１４、p-AlGaAs よりなる第２のｐ型クラッド層１５及びp-GaAs層２３を形成するとともに、電流注入領域の両側にn-GaAsよりなる上側のｎ型電流ブロック層２４を形成し、さらに、ｎ型電流ブロック層２４、p-GaAs層２３の上にp-GaAsよりなるコンタクト層１６を形成する。
【００８６】
その後、p-GaAs層４１とコンタクト層１６の上に、第３、第４実施形態と同様にｐ側電極１８を形成し、また、n型GaAs基板１の下面にｎ側電極１９を形成する。
【００８７】
以上のような構成の半導体レーザによれば、ｐ側電極１８から供給された電流は上側のｎ型電流ブロック層２４によって電流の流れが阻止され、さらに、島状又はストライプ状の電流注入領域のトンネルジャンクション層１０でトンネル電流が流れる。
【００８８】
また、トンネルジャンクション層１０を構成するn++-GaAs層９ｂのうち電流注入領域の両側の下でp-GaAs層９ｃとn-GaAs層８ａが接合しているので、ｐｎジャンクションが障壁となって電流の流れが阻止される。
【００８９】
これにより、発光領域である２つの量子井戸活性層５，１３の間でp-GaAs層９ｃとn-GaAs層８ａによって電流がブロックされるので、トンネルジャンクション層１０と同一の層では島状又はストライプ状の電流注入領域にのみトンネル電流が流れることになり、電流は島状又はストライプ状の領域から広がりにくくなっている。
【００９０】
なお、p-GaAs層９ｃとn-GaAs層８ａはトンネルジャンクション層１０と同一な層であって、別に電流ブロック層を成長する場合に比べて多層構造の半導体層の凹凸を小さくすることが可能になる。
【００９１】
ところで、上記の工程ではトンネルジャンクション層１０にイオン注入する原子をSiとしているが、SeやSでもよく、Hをイオン注入し、構造自体を混晶化させても良い。また、Siの代わりにｐ型ドーパントであるZnを拡散して電流注入領域の両側のn++-GaAs層９ｂをn-GaAs層としてトンネルジャンクション機能を失わせてもよい。
【００９２】
また、上記した説明では、量子井戸活性層を上下方向に２つ形成することにより発光層を２層としているが、第５実施形態に示したように、トンネルジャンクション層で発光層同士を接続する限りにおいては２層以上でもよい。
（その他の実施形態）
上記の実施形態ではGaAs基板を使用し、その上にAlGaAsクラッド層、InGaAs(GaAs)／AlGaAs(GaAs) 量子井戸活性層活性等を形成したが、材料はそれに限られるものではない。例えば、GaAs基板を使用している場合に、活性層（発光層）として、GaAs、InGaAs、AlGaAs、AlInGaAs、GaAsP、InGaAsP、InGaP、AlGaInP、GaAsSb、InGaAsSbのうち少なくとも1層を含む構造を採用してもよい。また、トンネルジャンクション層として、GaAs、InGaAs、AlInGaAs、AlGaAsのうち少なくとも1層を含む構造を採用してもよい。
【００９３】
また、基板としてInP 基板を採用してもよく、この場合には、例えば活性層にInGaAsP、AlGaInAs、InGaAs 、AlGaInAs、AlInAsのうち少なくとも1層を含む構造を採用してもよい。また、トンネルジャンクション層として、AlGaInAs、AlInAs、InGaAs、InP のうち少なくとも1層を含む構造を採用してもよい。
【００９４】
その他、GaN、GaN系化合物半導体などを材料とする場合でも、上記の構造を採用してもよい。
【図面の簡単な説明】
【００９５】
【図１】図１は、本発明の第１実施形態に係る半導体発光素子の製造工程を示す断面図である。
【図２】図２は、本発明の第１実施形態に係る半導体発光素子を示す断面図である。
【図３】図３は、本発明の各実施形態に係る半導体発光素子の停止時と駆動時におけるトンネルジャンクション層のエネルギーバンドの変化を示す図である。
【図４】図４は、本発明の第２実施形態に係る半導体発光素子の製造工程を示す断面図である。
【図５】図５は、本発明の第３実施形態に係る半導体発光素子の製造工程を示す断面図（その１）である。
【図６】図６は、本発明の第３実施形態に係る半導体発光素子の製造工程を示す断面図（その２）である。
【図７】図７は、本発明の第３実施形態に係る半導体発光素子の製造工程を示す断面図（その３）である。
【図８】図８は、本発明の第３実施形態に係る半導体発光素子を示す構成図である。
【図９】図９は、本発明の第３実施形態に係る半導体発光素子の停止時と駆動時におけるトンネルジャンクション層の両側のｐｎジャンクション構造のエネルギーバンドの変化を示す図である。
【図１０】図１０は、本発明の第４実施形態に係る半導体発光素子の製造工程を示す断面図（その１）である。
【図１１】図１１は、本発明の第４実施形態に係る半導体発光素子の製造工程を示す断面図（その２）である。
【図１２】図１２は、本発明の第５実施形態に係る半導体発光素子を示す断面図である。
【図１３】図１３は、本発明の第６実施形態に係る半導体発光素子の製造工程を示す断面図である。
【図１４】図１４は、本発明の第６実施形態に係る半導体発光素子を示す断面図である。
【図１５】図１５は、本発明の第６実施形態に係る半導体発光素子の停止時と駆動時における電流ブロック層及びとその上下の層のエネルギーバンドの変化を示す断面図である。
【図１６】図１６は、本発明の第７実施形態に係る半導体発光素子の製造工程を示す断面図（その１）である。
【図１７】図１７は、本発明の第７実施形態に係る半導体発光素子の製造工程を示す断面図（その２）である。
【図１８】図１８は、本発明の第７実施形態に係る半導体発光素子の製造工程におけるトンネルジャンクション層及びその周辺を示す部分断面図である。
【図１９】図１９は、従来技術に係る半導体発光素子を示す断面図である。
【符号の説明】
【００９６】
１：基板
２：バッファ層
３、１１、２６：ｎ型クラッド層
４、６、１２、１４、２７、２９：ＳＣＨ層
５、１３、２８：量子井戸活性層
７、１５、３０：ｐ型クラッド層
８、２３：ｐ型GaAs層
１０、２５：トンネルジャンクション層
１８：ｐ側電極
１９：ｎ側電極
２０：非伝導領域
２４、４２：電流ブロック層
【図１】
2007251031.tif 000003
【図２】
2007251031.tif 000004
【図３】
2007251031.tif 000005
【図４】
2007251031.tif 000006
【図５】
2007251031.tif 000007
【図６】
2007251031.tif 000008
【図７】
2007251031.tif 000009
【図８】
2007251031.tif 000010
【図９】
2007251031.tif 000011
【図１０】
2007251031.tif 000012
【図１１】
2007251031.tif 000013
【図１２】
2007251031.tif 000014
【図１３】
2007251031.tif 000015
【図１４】
2007251031.tif 000016
【図１５】
2007251031.tif 000017
【図１６】
2007251031.tif 000018
【図１７】
2007251031.tif 000019
【図１８】
2007251031.tif 000020
【図１９】
2007251031.tif 000021