(57)【要約】      （修正有）【課題】昇圧回路が不要で、ノイズを低減することができ、各相のパワーＦＥＴ対の各放熱片を電気的に分離するスペースが不要なモータ駆動回路の提供。【解決手段】複数相の各ステータ巻線（図示せず）に高電圧側の電源２を各接続する為の高圧側電界効果トランジスタ６ｕ＋〜６ｗ＋と、各ステータ巻線に低電圧側の電源２を各接続する為の低圧側電界効果トランジスタ６ｕ−〜６ｗ−とを有するブリッジ回路９を備え、各ステータ巻線に高電圧及び低電圧を周期的に各印加して、モータ１を回転駆動するモータ駆動回路。高圧側電界効果トランジスタ６ｕ＋〜６ｗ＋はＰチャネル電界効果トランジスタ、低圧側電界効果トランジスタ６ｕ−〜６ｗ−はＮチャネル電界効果トランジスタであり、各相毎のＰチャネル電界効果トランジスタ６ｕ＋〜６ｗ＋及びＮチャネル電界効果トランジスタ６ｕ−〜６ｗ−は、各ドレインの放熱片が共通化又は接触してある。【選択図】図１
2007174748.tif 000002
【特許請求の範囲】
【請求項１】
モータの複数相の各ステータ巻線に高電圧側の電源を各接続する為の各相の高圧側電界効果トランジスタと、前記各ステータ巻線に低電圧側の電源を各接続する為の各相の低圧側電界効果トランジスタとを有するブリッジ回路を備え、前記高圧側電界効果トランジスタ及び低圧側電界効果トランジスタの各ドレインは放熱片を有し、前記各ステータ巻線に前記高電圧及び低電圧をそれぞれ周期的に印加して、モータを回転駆動するモータ駆動回路において、
前記高圧側電界効果トランジスタはＰチャネル電界効果トランジスタ、前記低圧側電界効果トランジスタはＮチャネル電界効果トランジスタであり、各相毎の前記Ｐチャネル電界効果トランジスタ及びＮチャネル電界効果トランジスタは、各ドレインの放熱片が共通化又は接触してあることを特徴とするモータ駆動回路。
【請求項２】
各相毎の前記Ｐチャネル電界効果トランジスタ及びＮチャネル電界効果トランジスタは、各ドレインの放熱片の放熱面同士を接合してビス止めしてある請求項１記載のモータ駆動回路。
【請求項３】
前記各ドレインの放熱片の放熱面間に導体片を挟着してある請求項２記載のモータ駆動回路。
【請求項４】
各相毎の前記Ｐチャネル電界効果トランジスタ及びＮチャネル電界効果トランジスタは、プリント基板を挟んだ状態で、各ドレインの放熱片の放熱面同士をビス止めしてある請求項１記載のモータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータの複数相の各ステータ巻線に高電圧側の電源を各接続する為の各相の高圧側電界効果トランジスタと、各ステータ巻線に低電圧側の電源を各接続する為の各相の低圧側電界効果トランジスタとを有するブリッジ回路を備え、モータを回転駆動するモータ駆動回路に関するものである。
【背景技術】
【０００２】
近時、車両に搭載されてトランスミッション及び舵取装置の電動ポンプ等を駆動する電動モータとして、ブラシレスモータが使用されるようになっている。ブラシレスモータは、ＤＣモータからブラシ及び整流子を取除き、電子整流回路を取付けたモータである。電子整流回路は、例えばホール素子等の磁気センサを用いてマグネットロータがどの位置にあるのかを検出し、これらの検出信号に基づいてＰＷＭ制御等により、例えばＵ相、Ｖ相、Ｗ相の３相への通電を制御して回転磁界を発生させ、マグネットロータを回転駆動する。
【０００３】
また、モータを高温のエンジンルーム内に搭載するような場合には、磁気センサの耐熱性が問題となり、回転位置センサを用いずにモータを駆動する所謂センサレス駆動が行なわれる。センサレス駆動では、ロータの回転位置を推定して、回転位置センサからの回転位置信号に相当する回転位置推定信号を作成しているが、通常、回転位置推定信号の作成には、３相の誘起電圧が利用される。
【０００４】
ブラシレスモータでは、例えばＵ相、Ｖ相、Ｗ相の３相への通電には、ブリッジ回路が使用され、このブリッジ回路は、パワーＦＥＴ（Field Effet Transistor）で構成する場合は、６個のＮチャネルのパワーＦＥＴで構成されることが多い。
特許文献１には、３相モータを駆動する為に、６つのパワー素子をフルブリッジ結合したインバータ部が記載されている。
【特許文献１】特開２００２−３２５４８４号公報
【特許文献２】特開２００３−２３５２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、従来のモータ駆動回路は、ＮチャネルパワーＦＥＴでブリッジ回路を構成する場合、高電圧側のＮチャネルパワーＦＥＴをオン／オフするゲート信号は、モータの駆動電圧より高圧にする必要がある。その為、昇圧回路を備えていなければならず、また、昇圧回路がノイズ源になるという問題がある。
また、各相毎の高電圧側及び低電圧側の各ＮチャネルパワーＦＥＴの接続は、高電圧側ＦＥＴのソースと低電圧側ＦＥＴのドレインとの接続となるので、通常、放熱片が設けられているドレインを、高電圧側ＦＥＴと低電圧側ＦＥＴとで、電気的に分離する必要がある。その為、各放熱片を電気的に分離する為のスペースが必要であり、ブリッジ回路が大型化するという問題がある。
【０００６】
例えば、図７に示すように、ブリッジ回路の１相の高電圧側ＮチャネルパワーＦＥＴ６ｕ＋及び低電圧側ＮチャネルパワーＦＥＴ６ｕ−は、各ゲートパターンＮＧＰ及び各ソースパターンＮＳＰに比較して、放熱片を兼ねているので大きい各ドレインパターンＮＤＰを、電気的に分離する為に、スペースを設け、そのスペースに高電圧側ＮチャネルパワーＦＥＴ６ｕ＋のソースパターンＮＳＰを設けている。
【０００７】
本発明は、上述したような事情に鑑みてなされたものであり、ゲート信号を昇圧する為の昇圧回路が不要であり、ノイズを低減することができ、各相毎のパワーＦＥＴ対の各放熱片を電気的に分離する為のスペースが不要なモータ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
第１発明に係るモータ駆動回路は、モータの複数相の各ステータ巻線に高電圧側の電源を各接続する為の各相の高圧側電界効果トランジスタと、前記各ステータ巻線に低電圧側の電源を各接続する為の各相の低圧側電界効果トランジスタとを有するブリッジ回路を備え、前記高圧側電界効果トランジスタ及び低圧側電界効果トランジスタの各ドレインは放熱片を有し、前記各ステータ巻線に前記高電圧及び低電圧をそれぞれ周期的に印加して、モータを回転駆動するモータ駆動回路において、前記高圧側電界効果トランジスタはＰチャネル電界効果トランジスタ、前記低圧側電界効果トランジスタはＮチャネル電界効果トランジスタであり、各相毎の前記Ｐチャネル電界効果トランジスタ及びＮチャネル電界効果トランジスタは、各ドレインの放熱片が共通化又は接触してあることを特徴とする。
【０００９】
第２発明に係るモータ駆動回路は、各相毎の前記Ｐチャネル電界効果トランジスタ及びＮチャネル電界効果トランジスタは、各ドレインの放熱片の放熱面同士を接合してビス止めしてあることを特徴とする。
【００１０】
第３発明に係るモータ駆動回路は、前記各ドレインの放熱片の放熱面間に導体片を挟着してあることを特徴とする。
【００１１】
第４発明に係るモータ駆動回路は、各相毎の前記Ｐチャネル電界効果トランジスタ及びＮチャネル電界効果トランジスタは、プリント基板を挟んだ状態で、各ドレインの放熱片の放熱面同士をビス止めしてあることを特徴とする。
【発明の効果】
【００１２】
第１発明に係るモータ駆動回路によれば、ブリッジ回路の高圧側電界効果トランジスタはＰチャネル電界効果トランジスタ、低圧側電界効果トランジスタはＮチャネル電界効果トランジスタであり、各相毎のＰチャネル電界効果トランジスタ及びＮチャネル電界効果トランジスタは、各ドレインの放熱片が共通化又は接触してあるので、ゲート信号を昇圧する為の昇圧回路が不要であり、ノイズを低減することができ、各相毎のパワーＦＥＴ対の各放熱片を電気的に分離する為のスペースが不要なモータ駆動回路を実現することができる。また、高電圧側に低耐圧ＦＥＴを使用することが可能になり、部品数削減及び部品コスト削減が可能になり、パワーＦＥＴ対の接続が簡単になる。また、ノイズを低減できるので、モータ電流の検出精度が向上する。
【００１３】
第２発明に係るモータ駆動回路によれば、各相毎のＰチャネル電界効果トランジスタ及びＮチャネル電界効果トランジスタは、各ドレインの放熱片の放熱面同士を接合してビス止めしてあるので、ゲート信号を昇圧する為の昇圧回路が不要であり、ノイズを低減することができ、各相毎のパワーＦＥＴ対の各放熱片を電気的に分離する為のスペースが不要なモータ駆動回路を実現することができる。また、高電圧側に低耐圧ＦＥＴを使用することが可能になり、部品数削減及び部品コスト削減が可能になり、パワーＦＥＴ対の接続が簡単になり、実装ペースを半減できる。また、ノイズを低減できるので、モータ電流の検出精度が向上する。
【００１４】
第３発明に係るモータ駆動回路によれば、高圧側電界効果トランジスタ及び低圧側電界効果トランジスタの各ドレインの放熱片の放熱面間に導体片を挟着してあるので、ゲート信号を昇圧する為の昇圧回路が不要であり、ノイズを低減することができ、各相毎のパワーＦＥＴ対の各放熱片を電気的に分離する為のスペースが不要なモータ駆動回路を実現することができる。また、高電圧側に低耐圧ＦＥＴを使用することが可能になり、部品数削減及び部品コスト削減が可能になり、パワーＦＥＴ対の接続が簡単になり、実装ペースを半減できる。また、ノイズを低減できるので、モータ電流の検出精度が向上する。
【００１５】
第４発明に係るモータ駆動回路によれば、各相毎のＰチャネル電界効果トランジスタ及びＮチャネル電界効果トランジスタは、プリント基板を挟んだ状態で、各ドレインの放熱片の放熱面同士をビス止めしてあるので、ゲート信号を昇圧する為の昇圧回路が不要であり、ノイズを低減することができ、各相毎のパワーＦＥＴ対の各放熱片を電気的に分離する為のスペースが不要なモータ駆動回路を実現することができる。また、高電圧側に低耐圧ＦＥＴを使用することが可能になり、部品数削減及び部品コスト削減が可能になり、パワーＦＥＴ対の接続が簡単になり、実装ペースを半減でき、配線量を削減することができる。また、ノイズを低減できるので、モータ電流の検出精度が向上する。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明を、その実施の形態を示す図面を参照しながら説明する。
（実施の形態１）
図１は、本発明に係るモータ駆動回路の実施の形態１を含むブラシレスモータのセンサレス制御装置の要部構成を示すブロック図である。このブラシレスモータのセンサレス制御装置は、車両に搭載されて油圧ポンプ等を駆動するブラシレスモータ（以下、モータと記載）のセンサレス制御装置であり、車載バッテリ２からの直流電源により片側ＰＷＭ方式で３相交流電圧を発生させ、モータ１を駆動制御する。
また、モータ１のＵ相、Ｖ相、Ｗ相のステータ巻線に流れる合計電流値が、電流検出器（負荷検出手段）１７により検出され、後述する電流制御部１６′に与えられる。
【００１７】
モータ１のＵ相、Ｖ相、Ｗ相のステータ巻線（図示せず）の各端子電圧Ｖｕ，Ｖｖ，Ｖｗが回転位置推定信号生成部３に与えられ、回転位置推定信号生成部３は、与えられた各端子電圧に基づき、サンプリング（ディジタル方式）により各相の回転位置推定信号Ｈｕ，Ｈｖ，Ｈｗを作成する。
回転位置推定信号Ｈｕ，Ｈｖ，Ｈｗは、通電制御装置４に与えられ、通電制御装置４は、与えられた回転位置推定信号Ｈｕ，Ｈｖ，Ｈｗに基づき、片側ＰＷＭ方式でモータ駆動回路であるスイッチング回路９をオン／オフして、車載バッテリ２の直流電圧Ｅから３相交流電圧を生成させ、モータ１を駆動制御する。
【００１８】
回転位置推定信号生成部３は、図２のブロック図に示すように、電圧比較部１２及び極性決定部１４を備えており、電圧比較部１２は、各端子電圧Ｖｕ，Ｖｖ，Ｖｗと車載バッテリ２の直流電圧Ｅの１／２の電圧Ｖａとをそれぞれ比較するコンパレータ１５ｕ，１５ｖ，１５ｗを備えている。コンパレータ１５ｕ，１５ｖ，１５ｗの比較結果は、各端子電圧Ｖｕ，Ｖｖ，Ｖｗの方が大である場合は「１」、小である場合は「０」であるディジタル信号Ｂｕ，Ｂｖ，Ｂｗとして、極性決定部１４に例えば１９．２３ｋＨｚの周波数でサンプリングされる。
【００１９】
極性決定部１４は、メモリ１４ａ及びタイマ１４ｂを有するＭＰＵにより構成され、メモリ１４ａには、ディジタル信号Ｂｕ，Ｂｖ，Ｂｗのパターンの取るべき規則的な変化等を記憶している。また、サンプリングしたディジタル信号Ｂｕ，Ｂｖ，Ｂｗのパターンとメモリ１４ａが記憶している規則的な変化に基づき、各相の回転位置推定信号Ｈｕ，Ｈｖ，Ｈｗを作成して、通電制御装置４に与える。
【００２０】
通電制御装置４は、通電信号生成部５、ＰＷＭ制御部７、ゲートドライブ回路８、スイッチング回路９、速度制御部１６、電流検出器１７及び電流（トルク）制御部１６′から構成されている。尚、速度制御部１６又は電流制御部１６′の何れか一方のみを用いても良い。
本発明に係るモータ駆動回路の実施の形態であるスイッチング回路９は、Ｕ相、Ｖ相、Ｗ相毎に、車載バッテリ２の陽極側に接続されるＰチャネルパワーＦＥＴ（電界効果トランジスタ）６ｕ＋，６ｖ＋，６ｗ＋と、車載バッテリ２の陰極側に接続されるＮチャネルパワーＦＥＴ６ｕ−，６ｖ−，６ｗ−とが直列接続されている。それぞれの接続点は、モータ１のステータ巻線の端子に各相毎に接続されている。各パワーＦＥＴ６ｕ＋，６ｕ−，６ｖ＋，６ｖ−，６ｗ＋，６ｗ−には、それぞれフリーホイールダイオード（フライバックダイオード）が逆並列に接続されている。
【００２１】
図３は、Ｕ相のＰチャネルパワーＦＥＴ６ｕ＋及びＮチャネルパワーＦＥＴ６ｕ−の接続形態を示す斜視図である。尚Ｖ相及びＷ相においても、これらの接続形態は同様である。ＰチャネルパワーＦＥＴ６ｕ＋及びＮチャネルパワーＦＥＴ６ｕ−は、放熱片を兼ねたドレインパターンＤＰを共有しており、パワーＦＥＴ６ｕ＋及びパワーＦＥＴ６ｕ−の大半の面積を占める方形板状のドレインパターンＤＰ上に各本体が設けられている。
パワーＦＥＴ６ｕ＋のソースパターンＰＳＰ及びゲートパターンＰＧＰは、ドレインパターンＤＰの一方の端部に接合された小さな基板ＳＳ上にそれぞれ設けられている。また、パワーＦＥＴ６ｕ−のソースパターンＮＳＰ及びゲートパターンＮＧＰは、ドレインパターンＤＰの他方の端部に接合された小さな基板ＳＳ上にそれぞれ設けられている。
【００２２】
速度制御部１６は、モータ１のロータの回転速度検出値Ｓと外部から与えられた回転方向を含む回転速度設定値Ｓａとを比較し、両者の大小関係に基づき、モータ１をＰＷＭ駆動する為の速度制御信号Ｓｐｗｍを作成し、ＰＷＭ制御部７へ与える。
電流制御部１６′は、モータ１の電流検出値Ａ及び電流設定値Ａａを比較し、両者の大小関係に基づき、モータ１をＰＷＭ駆動する為の電流制御信号Ａｐｗｍを作成し、ＰＷＭ制御部７へ送る。
通電信号生成部５は、与えられた各相の回転位置推定信号Ｈｕ，Ｈｖ，Ｈｗに基づいて、スイッチング回路９の各パワーＦＥＴ６ｕ＋，６ｕ−，６ｖ＋，６ｖ−，６ｗ＋，６ｗ−をそれぞれ通電制御する為の通電信号Ｃｕ＋，Ｃｕ−，Ｃｖ＋，Ｃｖ−，Ｃｗ＋，Ｃｗ−を作成し、ＰＷＭ制御部７へ与える。通電信号生成部５は、ＭＰＵ又は論理素子により構成される。
【００２３】
ＰＷＭ制御部７は、与えられた通電信号Ｃｕ＋〜Ｃｗ−及び速度制御信号Ｓｐｗｍに基づき、各パワーＦＥＴ６ｕ＋〜６ｗ−をそれぞれＰＷＭ制御する為のＰＷＭ制御信号Ｄｕ＋，Ｄｕ−，Ｄｖ＋，Ｄｖ−，Ｄｗ＋，Ｄｗ−を作成し、ゲートドライブ回路８へ与える。
ゲートドライブ回路８は、与えられたＰＷＭ制御信号Ｄｕ＋〜Ｄｗ−に基づき、各パワーＦＥＴ６ｕ＋〜６ｗ−をそれぞれオン／オフ駆動し、モータ１のステータ巻線に回転磁界を発生させる。
【００２４】
以下に、このような構成のブラシレスモータのセンサレス制御装置の動作を、それを示す図４のタイミングチャートを参照しながら説明する。
モータ１のＵ相、Ｖ相、Ｗ相のステータ巻線の各端子電圧Ｖｕ，Ｖｖ，Ｖｗは、図４（ａ）（ｂ）（ｃ）のタイミングチャートに示すように、位相がそれぞれ１２０度異なっており、それぞれの正負電圧区間である１８０度の電気角の内、中央部の１２０度の区間が矩形波通電され、それぞれの通電区間の始端部及び終端部にはリンギングが生じている。中央部の１２０度以外の区間は、ステータ巻線に生じた誘起電圧が露出している。
【００２５】
回転位置推定信号生成部３のコンパレータ１５ｕ，１５ｖ，１５ｗは、モータ１の各相のステータ巻線の各端子電圧Ｖｕ，Ｖｖ，Ｖｗと車載バッテリ２の直流電圧Ｅの１／２の電圧Ｖａとをそれぞれ比較する。これらの比較結果は、端子電圧Ｖｕ，Ｖｖ，Ｖｗの方が大である場合は「１」、小である場合は「０」であるディジタル信号Ｂｕ，Ｂｖ，Ｂｗとして、極性決定部１４にサンプリングされる。
【００２６】
ディジタル信号Ｂｕ，Ｂｖ，Ｂｗは、例えば、（１０１）→（００１）→（０１１）→（０１０）→（１１０）→（１００）→（１０１）の順序で規則的に変化する。ディジタル信号Ｂｕ，Ｂｖ，Ｂｗのこの６種類のパターンが規則的に変化する周期的時間は、サンプリング周期より充分大きい。
極性決定部１４のメモリ１４ａは、上述したディジタル信号Ｂｗ，Ｂｖ，Ｂｕのパターンが規則的に変化する順序を記憶している。
【００２７】
極性決定部１４は、ディジタル信号Ｂｕ，Ｂｖ，Ｂｗをサンプリングし、サンプリングしたディジタル信号Ｂｕ，Ｂｖ，Ｂｗのパターンに基づき、ゼロクロス点を検出する。ゼロクロス点を検出する際、例えば、ディジタル信号Ｂｕ，Ｂｖ，Ｂｗのパターンが変化した後、その変化した後のパターンが複数回のサンプリングで連続した場合に、ゼロクロス点を検出したことにする。
極性決定部１４は、ゼロクロス点を検出したときは、前回のゼロクロス点検出からの、タイマ１４ｂが計時した時間であるゼロクロス点間隔Ｔｚ（図４（ｄ））をメモリ１４ａに記憶更新して、Ｔｄ＝Ｔｚ／２により遅延時間Ｔｄを算出する。
【００２８】
極性決定部１４は、メモリ１４ａが記憶しているパターンの規則的な変化に基づき、コンパレータ１５ｕ，１５ｖ，１５ｗの出力信号から、算出した遅延時間Ｔｄ分（３０°）遅延させた各相の回転位置推定信号Ｈｕ，Ｈｖ，Ｈｗを作成して、通電制御装置４に与える。回転位置推定信号Ｈｕ，Ｈｖ，Ｈｗには、通電を切換える時点（最新のゼロクロス点の遅延時間Ｔｄ後（図４（ｄ）（ｅ）））と、メモリ１４ａが記憶しているパターンの規則的な変化に基づく、各相の正負の通電／非通電情報が含まれている。
【００２９】
通電制御装置４の通電信号生成部５は、回転位置推定信号Ｈｕ，Ｈｖ，Ｈｗに基づくパワーＦＥＴ６ｕ＋〜６ｗ−の６種類の制御パターンを記憶しており、与えられた回転位置推定信号Ｈｕ，Ｈｖ，Ｈｗとこの制御パターンとにより通電信号Ｃｕ＋〜Ｃｗ−を作成する。作成した通電信号Ｃｕ＋〜Ｃｗ−はＰＷＭ制御部７へ与える。
【００３０】
ＰＷＭ制御部７は、与えられた通電信号Ｃｕ＋〜Ｃｗ−及び速度制御信号Ｓｐｗｍに基づき、片側ＰＷＭ方式でパワーＦＥＴ６ｕ＋〜６ｗ−をそれぞれＰＷＭ制御する為のＰＷＭ制御信号Ｄｕ＋〜Ｄｗ−を作成し、ゲートドライブ回路８へ与える。
ゲートドライブ回路８は、与えられたＰＷＭ制御信号Ｄｕ＋〜Ｄｗ−に基づき、片側ＰＷＭ方式でスイッチング回路９の各相のパワーＦＥＴ６ｕ＋〜６ｗ−をそれぞれオン／オフ制御する駆動信号を出力して、モータ１のステータ巻線に回転磁界を発生させ、マグネットロータを回転駆動する。
【００３１】
（実施の形態２）
図５は、本発明に係るモータ駆動回路の実施の形態２であるスイッチング回路の、Ｕ相のＰチャネルパワーＦＥＴ６ｕ＋及びＮチャネルパワーＦＥＴ６ｕ−の接続形態を示す斜視図である。尚、Ｖ相及びＷ相においても、これらの接続形態は同様である。ＰチャネルパワーＦＥＴ６ｕ＋及びＮチャネルパワーＦＥＴ６ｕ−は、放熱片を兼ねたドレイン２０Ｐ，２０Ｎの各放熱面を互いに接触させた状態（背面合わせ）で、ビス２１及びナット２２によりビス止めしてある。
【００３２】
ビス止めされたパワーＦＥＴ６ｕ＋，６ｕ−は、ドレイン２０Ｐ，２０Ｎの各放熱面とプリント基板ＰＢの表面とが直角になるように、プリント基板ＰＢに立設され、各ゲート、ドレイン及びソースの各導線は、プリント基板ＰＢ上の回路に接続されている。また、ドレイン２０Ｐ，２０Ｎの各放熱片のプリント基板ＰＢに接する面は、それぞれ逆方向に突設されて接触面積が大きくなっており、プリント基板ＰＢに熱を逃がすようにしてある。
【００３３】
尚、ドレイン２０Ｐ，２０Ｎの各放熱片間に、板状の導体を挟着すると、放熱効果の更なる向上を図ることができる。
本実施の形態２であるスイッチング回路のその他の構成及び動作は、上述した実施の形態１であるスイッチング回路の構成及び動作と同様であるので、説明を省略する。
【００３４】
（実施の形態３）
図６は、本発明に係るモータ駆動回路の実施の形態３であるスイッチング回路の、Ｕ相のＰチャネルパワーＦＥＴ６ｕ＋及びＮチャネルパワーＦＥＴ６ｕ−の接続形態を示す縦断面図である。尚、Ｖ相及びＷ相においても、これらの接続形態は同様である。ＰチャネルパワーＦＥＴ６ｕ＋及びＮチャネルパワーＦＥＴ６ｕ−は、放熱片を兼ねたドレイン２３Ｐ，２３Ｎの各放熱面を、プリント基板ＰＢに接触させた状態（背面合わせ）で、プリント基板ＰＢのスルーホールＴＨを利用して、ビス２１及びナット２２によりビス止めしてある。
【００３５】
本実施の形態３であるスイッチング回路のその他の構成及び動作は、上述した実施の形態１であるスイッチング回路の構成及び動作と同様であるので、説明を省略する。
尚、上述した各実施の形態では、ブラシレスモータのセンサレス制御装置のモータ駆動回路について記述してあるが、本発明に係るモータ駆動回路は、通常のブラシレスモータのモータ駆動回路等、ブリッジ回路を有するモータ駆動回路であれば、適用することが可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明に係るモータ駆動回路の実施の形態を含むブラシレスモータのセンサレス制御装置の要部構成を示すブロック図である。
【図２】回転位置推定信号生成部の構成例を示すブロック図である。
【図３】Ｕ相のＰチャネルパワーＦＥＴ及びＮチャネルパワーＦＥＴの接続形態を示す斜視図である。
【図４】図１に示すブラシレスモータのセンサレス制御装置の動作を示すタイミングチャートである。
【図５】本発明に係るモータ駆動回路の実施の形態であるスイッチング回路の、Ｕ相のＰチャネルパワーＦＥＴ及びＮチャネルパワーＦＥＴの接続形態を示す斜視図である。
【図６】本発明に係るモータ駆動回路の実施の形態であるスイッチング回路の、Ｕ相のＰチャネルパワーＦＥＴ及びＮチャネルパワーＦＥＴの接続形態を示す縦断面図である。
【図７】従来のモータ駆動回路の、Ｕ相のＰチャネルパワーＦＥＴ及びＮチャネルパワーＦＥＴの接続形態を示す斜視図である。
【符号の説明】
【００３７】
１  （ブラシレス）モータ
２  バッテリ
３  回転位置推定信号生成部
４  通電制御装置
６ｕ＋，６ｖ＋，６ｗ＋  ＰチャネルパワーＦＥＴ
６ｕ−，６ｖ−，６ｗ−  ＮチャネルパワーＦＥＴ
８  ゲートドライブ回路
９  スイッチング回路
１４  極性決定部
１４ａ  メモリ
１４ｂ  タイマ
１５ｕ，１５ｖ，１５ｗ  コンパレータ
２０Ｐ，２０Ｎ，２３Ｐ，２３Ｎ  ドレイン
２１  ビス
２２  ナット
ＤＰ  ドレインパターン
ＮＳＰ，ＰＳＰ  ソースパターン
ＮＧＰ，ＰＧＰ  ゲートパターン
ＰＢ  プリント基板
ＳＳ  基板
ＴＨ  スルーホール
【図１】
2007174748.tif 000003
【図２】
2007174748.tif 000004
【図３】
2007174748.tif 000005
【図４】
2007174748.tif 000006
【図５】
2007174748.tif 000007
【図６】
2007174748.tif 000008
【図７】
2007174748.tif 000009