(57)【要約】【課題】  製造中の基板またはウエハをＥＳＤ等の大電流から保護することができる面発光型半導体レーザ装置を提供する。【解決手段】  ＶＣＳＥＬは、ＧａＡｓ基板１００上に、ｎ型の第下部ＤＢＲ１０４、活性層１０６、ｐ型の上部ＤＢＲ１０８、およびｐ型のコンタクト層１１０を含む半導体層が積層され、レーザ光を出射するポスト構造Ｐとパッド形成領域Ｑとが半導体層に形成された溝１１４によって分離されている。ポスト構造Ｐのコンタクト層１１０上にコンタクト電極１２０が形成され、パッド形成領域Ｑにコンタクト電極１２０と電気的に接続されるパッド電極１３０が形成されている。さらに、パッド形成領域Ｑに、ＥＳＤ用の導電部Ｒが形成されている。導電部Ｒは、コンタクト層１１０上に形成された金属層１４０を有し、金属層１４０の露出面積は、コンタクト電極の露出面積よりも大きい。【選択図】      図１
2007329193.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、少なくとも第１導電型の第１の半導体多層膜、活性層、第２導電型の第２の半導体多層膜、および第２導電型のコンタクト層を含む半導体層が積層され、レーザ光を出射するポスト構造とパッド形成領域とが前記半導体層に形成された第１の溝によって実質的に分離された面発光型半導体レーザ装置であって、
前記ポスト構造のコンタクト層に電気的に接続されたコンタクト電極と、
パッド形成領域に設けられ、前記コンタクト電極と電気的に接続される電極パッドと、
パッド形成領域に設けられ、前記電極パッドから電気的に分離された導電部とを含み、
前記導電部は、パッド形成領域の第２導電型のコンタクト層と電気的に接続される導電層を有し、当該導電層は、ポスト構造に形成されたコンタクト電極の露出面積よりも大きな露出面積を有する、面発光型半導体レーザ装置。
【請求項２】
前記導電部は、半導体層に形成された第２の溝によって囲まれ、当該第２の溝は、コンタクト層から少なくとも第１の半導体多層膜に至る深さを有する、請求項１に記載の面発光型半導体レーザ装置。
【請求項３】
前記半導体層は、電流狭窄部を含む、請求項1に記載の面発光型半導体レーザ装置。
【請求項４】
前記導電部は、半導体層に形成された第２の溝によって囲まれ、当該第２の溝は、コンタクト層から少なくとも電流狭窄部に至る深さを有する、請求項１に記載の面発光型半導体レーザ装置。
【請求項５】
第２の溝は、第１の溝と同じ深さである、請求項２に記載の面発光型半導体レーザ装置。
【請求項６】
第２の溝は、第１の溝を取り囲むように環状に形成され、第１の溝と第２の溝との間に導電部が設けられる、請求項１ないし５いずれか１つに記載の面発光型半導体レーザ装置。
【請求項７】
第２の溝は、Ｃ字型形状である、請求項６に記載の面発光型半導体レーザ装置。
【請求項８】
第２の溝によって囲まれた導電部の端部は、概略曲面を成している、請求項２または請求項４に記載の面発光型半導体レーザ装置。
【請求項９】
前記導電層は、ポスト構造のコンタクト電極と同時に形成された金属層である、請求項１ないし５いずれか１に記載の面発光型半導体レーザ装置。
【請求項１０】
前記導電部は、パッド形成領域上に複数設けられている、請求項１ないし９いずれか１つに記載の面発光型半導体レーザ装置。
【請求項１１】
前記導電層は、識別記号に加工されている、請求項１ないし１０いずれか１つに記載の面発光型半導体レーザ装置。
【請求項１２】
前記識別記号によって露出されたコンタクト層は、保護膜で覆われている、請求項１１に記載の面発光型半導体レーザ装置。
【請求項１３】
請求項１ないし１１いずれか１つに記載の面発光型半導体レーザ装置と光学部材を実装したモジュール。
【請求項１４】
請求項１２に記載されたモジュールと、モジュールから発せられたレーザ光を光媒体を介して送信する送信手段とを備えた、光送信装置。
【請求項１５】
請求項１２に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送装置。
【請求項１６】
請求項１２に記載されたモジュールと、モジュールから発せられたレーザ光を送信する送信手段とを備えた、光送信システム。
【請求項１７】
請求項１２に記載されたモジュールと、モジュールから発せられた光を空間伝送する伝送手段とを備えた、光空間伝送システム。
【請求項１８】
基板上に、少なくとも第１導電型の第１の半導体多層膜、活性層、第２導電型の第２の半導体多層膜、および第２導電型のコンタクト層を含む半導体層を積層するステップと、
コンタクト層上に、コンタクト電極および導電層を形成するステップと、
半導体層をエッチングし、コンタクト電極を取り囲む第１の溝と導電層を取り囲む第２の溝を半導体層に形成するステップと、
第１の溝および第２の溝を含む半導体層上に絶縁膜を形成するステップと、
コンタクト電極および導電層が露出するように前記絶縁膜に開口を形成するステップと、
前記開口を介してコンタクト電極に接続される電極パッドを絶縁膜上に形成するステップと、
を有する、面発光型半導体レーザ装置の製造方法。
【請求項１９】
前記導電層は、コンタクト電極と同時に形成される、請求項１８に記載の製造方法。
【請求項２０】
前記導電層は、コンタクト電極を形成した後に引き続き形成される、請求項１８に記載の製造方法。
【請求項２１】
前記導電層は、識別記号に加工されている、請求項１８ないし２０いずれか１つに記載の製造方法。
【請求項２２】
前記製造方法は、第１および第２の溝の形成後に、半導体層を酸化するステップを含み、当該酸化ステップにより第１の溝によって取り囲まれた半導体層に電流狭窄部を形成する、請求項１８に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光情報処理あるいは高速光通信の光源として利用される面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser diode  以下ＶＣＳＥＬという）に関し、特に、ＶＣＳＥＬを静電放電（Electrostatic discharge 以下、ＥＳＤという）等から保護する技術に関する。
【背景技術】
【０００２】
光通信や光記録等の技術分野において、ＶＣＳＥＬへの関心が高まっている。ＶＣＳＥＬは、しきい値電流が低く消費電力が小さい、円形の光スポットが容易に得られる、ウエハ状態での評価や光源の二次元アレイ化が可能であるといった、端面発光型半導体レーザにはない優れた特長を有する。これらの特長を生かし、通信分野における光源としての需要がとりわけ期待されている。
【０００３】
ＶＣＳＥＬは、他の半導体装置と同様に、回路基板等への実装時に、静電気等の高電圧に晒されることがある。静電放電等により素子内部に瞬時に大きなスパイク電流が流れると、素子が損傷を受け、故障の原因となる。こうした問題に対処するべくいくつかの提案がなされている。
【０００４】
特許文献１は、サージから完全に保護すると共に、出力光強度の一定制御が可能な半導体レーザに関するものである。この半導体レーザは、図１４に示すように、レーザダイオード１、フォトダイオード２、発光制御回路３、ダイオード１０ａ〜１０ｃ、１１ａ〜１１ｃを含んでいる。ダイオード１０ａ〜１０ｃ、１１ａ〜１１は、シリコンダイオードであり、基板にモノリシックに組み込まれている。
【０００５】
特許文献２は、ＩＩＩ−Ｖ族窒化物半導体発光素子において、ｐ側電極とｎ側電極間を、酸化亜鉛のような非線形抵抗特性を有する保護膜で接続し、一定のしきい値以上の電圧が電極間に印加されたとき、電流が保護膜を流れるようにバイパスさせている。
【０００６】
【特許文献１】特開２００１−１５６３８６号
【特許文献２】特開２００５−１３６１７７号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のＥＳＤ対策は、主にＶＣＳＥＬの後工程またはパッケージ化されたＶＣＳＥＬに講じられており、製造プロセス中のウエハに対する対策は殆んどされていなかった。製造中にウエハがＥＳＤにより損傷を受けると、それによって半導体層に結晶欠陥が生じ、出力特性が劣化したり、素子寿命が短くなることがあった。特に、シングルモードレーザにおいて、それが顕著な問題であった。上記特許文献１や特許文献２は、ＥＳＤの耐圧を向上させるものであるが、上記したような製造工程中のウエハをＥＳＤ等から効果的に保護するものではない。
【０００８】
本発明は、上記従来技術の課題を解決し、製造中の基板またはウエハをＥＳＤ等から保護することができる面発光型半導体レーザ装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る面発光型半導体レーザ装置は、基板上に、少なくとも第１導電型の第１の半導体多層膜（半導体ミラー層）、活性層、第２導電型の第２の半導体多層膜（半導体ミラー層）、および第２導電型のコンタクト層を含む半導体層が積層され、レーザ光を出射するポスト構造とパッド形成領域とが前記半導体層に形成された第１の溝によって実質的に分離されている。そして、ポスト構造のコンタクト層に電気的に接続されたコンタクト電極と、パッド形成領域に設けられ、コンタクト電極と電気的に接続される電極パッドと、パッド形成領域に設けられ、前記電極パッドから電気的に分離された導電部とを含み、導電部は、パッド形成領域の第２導電型のコンタクト層と電気的に接続される導電層を有し、当該導電層は、ポスト構造に形成されたコンタクト電極の露出面積よりも大きな露出面積を有している。
【００１０】
好ましくは、導電部は、半導体層に形成された第２の溝によって囲まれ、当該第２の溝は、コンタクト層から少なくとも第１の半導体多層膜に至る深さを有する。もしくは、電流狭窄部を有する半導体層においては、第２の溝は、コンタクト層から少なくとも電流狭窄部に至る深さを有する。また、第２の溝は、第１の溝と同時に形成することができる。基板は、好ましくはｎ型の半導体基板である。ここでいう「露出面積」とは、面発光型半導体レーザ装置の最終形態において露出されていることを意味するのではなく、製造工程中において露出された状態に置かれたときの面積である。
【００１１】
第１の溝形成前に、露出面積の大きい導電層をコンタクト層上に形成することにより、製造工程中に発生する静電気を導電層によって捕獲し、その放電電流をコンタクト層から第１の半導体多層膜または基板へ流すことができる。これにより、コンタクト電極が形成されたポスト構造（またはレーザ素子部）以外へのバイパス経路が生成され、レーザ素子部の結晶欠陥の発生を抑制し、素子寿命を長くすることができる。
【００１２】
さらに本発明に係る面発光型半導体レーザ装置の製造方法は、基板上に、少なくとも第１導電型の第１の半導体多層膜、活性層、第２導電型の第２の半導体多層膜、および第２導電型のコンタクト層を含む半導体層を積層するステップと、コンタクト層上に、コンタクト電極および導電層を形成するステップと、半導体層をエッチングし、コンタクト電極を取り囲む第１の溝と導電層を取り囲む第２の溝を半導体層に形成するステップと、第１の溝および第２の溝を含む半導体層上に絶縁膜を形成するステップと、コンタクト電極および導電層が露出するように前記絶縁膜に開口を形成するステップと、前記開口を介してコンタクト電極に接続される電極パッドを絶縁膜上に形成するステップとを有する。
【発明の効果】
【００１３】
本発明によれば、ポスト構造から分離されたパッド形成領域上にコンタクト電極の露出面積よりも大きな露出面積をもつ導電層を形成するようにしたので、製造工程中に発生した静電気等の大電流が導電部を通じて流れ易くなり、その結果、レーザ光の発光部であるポスト構造の内部をＥＳＤ等から保護することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の最良の実施の形態について図面を参照して説明する。本発明に係る面発光型半導体レーザは、好ましくは選択酸化型のメサを有するＶＣＳＥＬによって構成される。
【実施例】
【００１５】
図１は、本発明の実施例に係るＶＣＳＥＬの模式的な平面図、図１（ｂ）はそのＡ−Ａ線断面矢視図である。本実施例に係るＶＣＳＥＬは、ｎ型のＧａＡｓ基板１００の裏面にｎ側下部電極１０２が形成され、基板の上面に、ｎ型の下部ＤＢＲ(Distributed Bragg Reflector:分布ブラック型反射鏡)１０４、アンドープの下部スペーサ層とアンドープの量子井戸活性層とアンドープの上部スペーサ層とを含む活性層１０６、ｐ型の上部ＤＢＲ１０８、及びｐ型のＧａＡｓコンタクト層１１０を順次積層して構成される。上部ＤＢＲ１０８の最下層には、電流狭窄部として機能するＡｌＡｓ層が含まれている。
【００１６】
基板上に積層された半導体層の一部をエッチングすることで環状またはリング状の溝１１４が形成されている。溝１１４は、円柱状のポスト構造Ｐを規定するとともに、ポスト構造Ｐから隔てられたパッド形成領域Ｑを規定する。さらに、パッド形成領域Ｑ内の半導体層の一部をエッチングすることで矩形状の溝１１６が形成され、この溝１１６により導電部Ｒが規定されている。溝１１４と溝１１６は、コンタクト層１１０から下部ＤＢＲ１０４の一部に到達する深さを有し、それぞれ同時に形成される。導電部Ｒは、後述するように、ＶＣＳＥＬの製造工程中にウエハ上のポスト構造ＰをＥＳＤから保護するものである。
【００１７】
ポスト構造Ｐは、レーザ光を出射するための発光部として機能する。ポスト構造Ｐの頂部において、コンタクト層１１０上に環状またはリング状のコンタクト電極１２０（図１（ｂ）の断面図において黒色で塗られた領域）が形成され、コンタクト電極１２０は、コンタクト層１２０とオーミック接続されている。コンタクト電極１２０の出射開口により露出されたコンタクト層１２０は、好ましくは保護膜によって覆われる。ポスト構造Ｐを覆うように層間絶縁膜１２２が形成され、層間絶縁膜１２２には、コンタクト電極１２０を露出させるためのコンタクトホール１２４が形成されている。そして、コンタクトホール１２４を介してｐ側上部電極１２６が形成され、ｐ側上部電極１２６がコンタクト電極１２０に接続されている。さらにｐ側上部電極１２６の中央には、円形状の開口１２８が形成されている。ｐ側上部電極１２６は、コンタクト電極１２０を介して、レーザ発振に必要な電流をポスト構造Ｐ内の活性層１０６に供給する。
【００１８】
パッド形成領域Ｑには、円形状の電極パッド１３０（図１（ａ）の平面図においてハッチングで表示）が形成されている。電極パッド１３０は、層間絶縁膜１２２上に形成され、これによってコンタクト層１１０と電気的に絶縁されている。電極パッド１３０は、引き出し配線１３２を介してｐ側上部電極１２６に接続されている。
【００１９】
さらにパッド形成領域Ｑ内において、電極パッド１３０から離れた位置に導電部Ｒが形成されている。導電部Ｒは、矩形状の溝１１６によって囲まれ、ポスト構造Ｐおよびパッド形成領域Ｑから分離されている。導電部Ｒは、コンタクト層１１０上に形成された金属層１４０を含み、金属層１４０は、ｐ型コンタクト層１１０に電気的に接続される。これにより、導電部Ｒは、金属層１４０からｎ型基板１００に至るまでｐｉｎ接合を含む電流経路を提供している。この電流経路は、コンタクト電極１２０からｐｉｎ接合を介してｎ型基板１００に至る電流経路をバイパスするものであり、製造工程中に発生した静電放電の大電流を金属層１４０から基板１００へ流させる。
【００２０】
導電部Ｒにおける静電電流の捕獲を促進させるため、好ましくは、金属層１４０の露出面積をコンタクト電極１２０の露出面積よりも大きくする。露出とは、製造工程中において金属層１４０および／またはコンタクト電極１２０が露出されることを意味する。さらに、製造工程中にウエハをＥＳＤから保護するため、金属層１４０をできるだけ初期の段階で形成しバイパス経路を提供しておくことが望ましい。好ましくは、基板上に半導体層を積層した直後に、コンタクト電極１２０および金属層１４０を形成する。金属層１４０は、コンタクト電極１２０と同時に形成されても良いし、コンタクト電極１２０の形成後に連続して形成されるようにしてもよい。
【００２１】
さらに本実施例では、導電部Ｒの金属層１４０は、識別記号または識別コードに加工され、ＶＣＳＥＬチップを識別するための表示機能を併せ持つ。図１の例では、金属層１４０から「ＡＷ０１」のパターンが除去され、それ以外が金属層（ハッチングで表示）となっている。金属層１４０により露出されたコンタクト層の部分は、好ましくは絶縁保護膜によって保護されている。
【００２２】
次に、上記した導電部の構成について、種々の変形例について説明する。なお、導電部の構成を除き、他の構成は上記実施例とほぼ同様である。図２（ａ）に示すＶＣＳＥＬは、導電部Ｒ１をチップの識別表示１５０と異なる位置に形成している。ポストＰと近接する位置に、コンタクト層１１０から下部ＤＢＲの一部に至る環状の溝１６０が形成され、この溝１６０によって円柱状の導電部Ｒ１が規定されている。導電部Ｒ１の表面には、円形状の金属層１６２が形成され、金属層１６２がコンタクト層１１０に電気的に接続され、基板１００までの電流経路を提供している。金属層１６２の露出面積は、ポスト構造Ｐの頂部のコンタクト電極１２０の露出面積よりも大きい。
【００２３】
図２（ｂ）に示すＶＣＳＥＬは、図１に示した金属層１４０のパターンを反転させている。すなわち、導電部Ｒ２は、「ＡＷ０１」の金属パターン１６４を有している。金属パターン１６４のない領域は、好ましくは保護膜によって覆われる。金属パターン１６４の露出面積は、コンタクト電極１２０よりも大きい。図２（ｃ）に示すＶＣＳＥＬは、半導体層に形成される溝１６６を環状の楕円とし、コーナー部に丸みを持たせている。このため、溝１６６によって囲まれた導電部Ｒ３の端部に曲面が形成され、端部が割れ難くなっている。第１の実施例と同様に、識別記号を取り除いた金属層１６８が形成されている。図２（ｄ）に示すＶＣＳＥＬは、半導体層に複数のリング状の溝１７０を形成することにより複数（７つ）の導電部Ｒ４を形成している。各導電部Ｒ４の表面には、円形状の金属層１７２が形成され、基板に至る複数の電流経路が提供されている。すべての金属層１７２の露出される面積は、ポスト構造Ｐのコンタクト電極１２０の露出される面積よりも大きい。
【００２４】
図３（ａ）に示すＶＣＳＥＬは、半導体層に形成される溝１７４が連続したリング状ではなく、その一部が不連続になったＣ字型の溝である。この溝によって規定された導電部Ｒ５のコンタクト層表面に円形状の金属層１７６が形成されている。図３（ｂ）に示すＶＣＳＥＬは、ポスト構造Ｐを取り囲むようにＣ字型の溝１７８が形成されている。Ｃ字型の溝１７８は、ポスト構造Ｐを規定する溝１１６と同心円状にあり、その溝１１６、１７８間の領域が導電部Ｒ６として規定され、そこにＣ字型状の金属層１８０が形成されている。図３（ｃ）に示すＶＣＳＥＬは、ポスト構造Ｐおよび電極パッド１３０を取り囲むように溝１８２が形成され、かつ、ウエハから個々のＶＣＳＥＬチップを切断するときのダイシング領域に矩形状の外縁溝１８４が形成されている。溝１８２と外縁溝１８４との間の領域が導電部Ｒ７として規定される。導電部Ｒ７には、矩形状の金属層１８６が形成され、識別記号の部分の金属層が取り除かれている。
【００２５】
次に、本実施例のＶＣＳＥＬの製造方法について図４ないし図６を参照して説明する。先ず、図４（ａ）に示すように、有機金属気相成長(ＭＯＣＶＤ)法により、ｎ型ＧａＡｓ基板１００上に順に、Ｓｉキャリア濃度１×１０18ｃｍ-3、膜厚０．２μｍ程度のｎ型ＧａＡｓバッファ層、キャリア濃度１×１０18ｃｍ-3、総膜厚約４μｍ、それぞれの膜厚が媒質内波長の１／４となるＡｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓからなる４０．５周期の下部ｎ型ＤＢＲ１０４、アンドープ下部Ａｌ0.6Ｇａ0.4Ａｓスぺーサー層とアンドープ量子井戸活性層(膜厚７０ｎｍＧａＡｓ量子井戸層３層と膜厚５０ｎｍＡｌ0.3Ｇａ0.7Ａｓ障壁層４層とで構成されている)とアンドープ上部Ａｌ0.6Ｇａ0.4Ａｓスぺーサー層とで構成された膜厚が媒質内波長となる活性層１０６、炭素キャリア濃度が１×１０18ｃｍ-3、総膜厚が約３μｍ、それぞれの膜厚が媒質内波長の１／４となるＡｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓからなる３０周期の上部ｐ型ＤＢＲ１０８、キャリア濃度１×１０19ｃｍ-3、膜厚２０ｎｍのｐ型のＧａＡｓコンタクト層１１０を順次積層する。なお、図４（ａ）では、便宜上、基板１００とコンタクト層１１０のみを番号で示している。
【００２６】
上部ＤＢＲ１０８の最下層には、電流狭窄層として機能するｐ型のＡｌＡｓ層が含まれている。また、ＤＢＲの電気的抵抗を下げるために、Ａｌ0.9Ｇａ0.1ＡｓとＡｌ0.12Ｇａ0.88Ａｓの界面にＡｌ組成を９０％から３０％に段階的に変化させた膜厚が２０ｎｍ程度の領域を設けることも可能である。
【００２７】
積層された半導体層の最上層であるコンタクト層１１０上に、フォトリソ工程によりレジストパターン（図示省略）を形成する。レジストパターンは、後に形成されるポスト構造のコンタクト電極１２０および導電部Ｒの金属層１４０の位置に対応する。次に、レジストパターンを含む半導体層上に金（Ａｕ）とチタン（Ｔｉ）を着膜し、リフトオフ工程によりレジストパターンを剥離する。レジストパターン上の金／チタンはレジストと一緒に除去され、コンタクト層１１０上に、環状のコンタクト電極１２０と金属層１４０のパターンが残る。金属層１４０は、識別記号に加工されている。なお、コンタクト電極１２０と金属層１４０は、必ずしも同時に形成されなくてもよく、いずれか一方を先に形成するようにしもよい。
【００２８】
次に、コンタクト電極１２０の出射開口を保護する保護膜を形成する。図４（ｂ）に示すように、基板全面にＳｉＯＮを着膜し、次に、フォトリソ工程によりレジストパターンを形成する。レジストパターンをエッチングマスクに用い、ＳｉＯＮ膜をエッチングする。これにより、コンタクト電極１２０の出射開口によって露出されたコンタクト層１１０をＳｉＯＮ膜１２１により覆い、かつ、金属層１４０によって露出されたコンタクト層１１０をＳｉＯＮ膜１２１により覆う。
【００２９】
次に、マスクパターンを形成する。図４（ｃ）に示すように、基板全面にＳｉＮを着膜し、フォトリソ工程によりレジストパターンを形成する。このレジストパターンを用いてＳｉＮをエッチングし、マスクパターンＭを形成する。マスクパターンＭは、ポスト構造Ｐと導電部Ｒに対応する領域を覆う。
【００３０】
次に、ポスト構造および導電部を形成する。図５（ｄ）に示すように、反応性イオンエッチングによりマスクパターンＭにより露出された半導体層をエッチングし、コンタクト層１１０から下部ＤＢＲ１０４の途中まで到達する溝１１４、１１６を同時に形成する。これにより、円柱状のポスト構造Ｐと矩形状の導電部Ｒが形成される。
【００３１】
次に、例えば３４０℃の水蒸気雰囲気に基板を一定時間晒し、酸化処理を行う。上部ＤＢＲ１０８の最下層のｐ型ＡｌＡｓ層は、ポスト構造Ｐの側面から一定距離だけ内部へ向けて酸化される。これにより、ＡｌＡｓ層の外縁に酸化領域が形成され、この酸化領域によって未酸化の導電領域が取り囲まれる。未酸化の領域は電流および光を閉じ込める領域となる。
【００３２】
次に、層間絶縁膜が形成される。図５（ｅ）に示すよう、マスクパターンＭを除去したのち、プラズマＣＶＤにより基板全面にＳｉＮ膜１２２を着膜する。その後、図５（ｆ）に示すように、フォトリソ工程を用いてＳｉＮ膜をエッチングし、ポスト構造Ｐの頂部に円形状のコンタクトホール１２４を形成し、コンタクト電極１２０を露出させる。同時に、導電部Ｒの金属層１４０を露出するように層間絶縁膜１２２に矩形状の開口１２４ａが形成される。
【００３３】
次に、電極が形成される。図６（ｇ）に示すように、ｐ側上部電極を形成する位置に対応するようにレジストパターンを形成し、次に、基板全面に金とチタンを積層し、リフトオフによりｐ側上部電極１２６、電極パッド１３０、および引き出し配線１３２を形成する。また、基板裏面側に、金とＧｅを形成し、ｎ側下部電極を形成する。こうして、図１に示すＶＣＳＥＬを得ることができる。
【００３４】
このように、基板に半導体層を積層した直後に、コンタクト電極１２０および金属層１４０を形成したことにより、製造工程中に発生した静電気を金属層１４０によって捕獲し、この放電電流を基板へ流すようにしたので、レーザ素子部であるポスト構造の内部の素子をＥＳＤから保護することができる。
【００３５】
図７は、ＶＣＳＥＬチップが実装された半導体レーザ装置のパッケージ（モジュール）例を示す概略断面を示す図である。パッケージ３００では、金属ステム３３０上のサブマウント３２０上に、ＶＣＳＥＬアレイが形成されたチップ３１０が固定されている。導電性のリード３４０、３４２は、ステム３３０の貫通孔（図示省略）内に挿入され、一方のリード３４０は、チップ３１０の裏面に形成されたｎ側の下部電極１０２に電気的に接続され、他方のリード３４２は、チップ３１０の上面に形成されたｐ側電極１２６（電極パッド１３０）にボンディングワイヤ等を介して電気的に接続される。
【００３６】
キャップ３５０の出射窓３５２内にボールレンズ３６０が固定されている。ボールレンズ３６０の光軸は、コンタクト電極１２０の出射開口のほぼ中心と一致するように位置決めされる。また、チップ３１０とボールレンズ３６０との距離は、チップ３１０からのレーザ光の放射角度θ内にボールレンズ３６０が含まれるように調整される。リード３４０、３４２間に順方向の電圧が印加されると、チップ３１０からレーザ光が出射され、ボールレンズ３６０を介して外部へ出力される。なお、キャップ内に、ＶＣＳＥＬの発光状態をモニターするための受光素子を含ませるようにしてもよい。
【００３７】
図８は、さらに他のパッケージの構成を示す図であり、好ましくは、後述する空間伝送システムに使用される。同図に示すパッケージ３０２は、ボールレンズ３６０を用いる代わりに、キャップ３５０の中央の出射窓３５２内に平板ガラス３６２を固定している。平板ガラス３６２の中心は、チップ３１０の光軸と一致するように位置決めされる。チップ３１０と平板ガラス３６２との距離は、平板ガラス３６２の開口径がチップ３１０からのレーザ光の放射角度θ以上になるように調整されている。
【００３８】
図９は、図８に示すパッケージまたはモジュールを光送信装置に適用したときの構成を示す断面図である。光送信装置４００は、ステム３３０に固定された円筒状の筐体４１０と、筐体４１０の端面に一体に形成されたスリーブ４２０と、スリーブ４２０の開口４２２内に保持されるフェルール４３０と、フェルール４３０によって保持される光ファイバ４４０とを含んで構成される。
【００３９】
ステム３３０の円周方向に形成されたフランジ３３２には、筐体４１０の端部が固定される。フェルール４３０は、スリーブ４２０の開口４２２に正確に位置決めされ、光ファイバ４４０の光軸がボールレンズ３６０の光軸に整合される。フェルール４３０の貫通孔４３２内に光ファイバ４４０の芯線が保持されている。
【００４０】
チップ３１０の表面から出射されたレーザ光は、ボールレンズ３６０によって集光され、集光された光は、光ファイバ４４０の芯線に入射され、送信される。上記例ではボールレンズ３６０を用いているが、これ以外にも両凸レンズや平凸レンズ等の他のレンズを用いることができる。さらに、光送信装置４００は、リード３４０、３４２に電気信号を印加するための駆動回路を含むものであってもよい。さらに、光送信装置４００は、光ファイバ４４０を介して光信号を受信するための受信機能を含むものであってもよい。
【００４１】
図１０は、図８に示すパッケージを空間伝送システムに用いたときの構成を示す図である。空間伝送システム５００は、パッケージ３００と、集光レンズ５１０と、拡散板５２０と、反射ミラー５３０とを含んでいる。空間伝送システム５００では、パッケージ３００に用いられたボールレンズ３６０を用いる代わりに、集光レンズ５１０を用いている。集光レンズ５１０によって集光された光は、反射ミラー５３０の開口５３２を介して拡散板５２０で反射され、その反射光が反射ミラー５３０へ向けて反射される。反射ミラー５３０は、その反射光を所定の方向へ向けて反射させ、光伝送を行う。空間伝送の光源の場合には、マルチスポット型のＶＣＳＥＬを用い、高出力を得るようにしてもよい。
【００４２】
図１１は、ＶＣＳＥＬを光源に利用した光伝送システムの一構成例を示す図である。光伝送システム６００は、ＶＣＳＥＬが形成されたチップ３１０を含む光源６１０と、光源６１０から放出されたレーザ光の集光などを行う光学系６２０と、光学系６２０から出力されたレーザ光を受光する受光部６３０と、光源６１０の駆動を制御する制御部６４０とを有する。制御部６４０は、ＶＣＳＥＬを駆動するための駆動パルス信号を光源６１０に供給する。光源６１０から放出された光は、光学系６２０を介し、光ファイバや空間伝送用の反射ミラーなどにより受光部６３０へ伝送される。受光部６３０は、受光した光をフォトディテクターなどによって検出する。受光部６３０は、制御信号６５０により制御部６４０の動作（例えば光伝送の開始タイミング）を制御することができる。
【００４３】
次に、光伝送システムに利用される光伝送装置の構成について説明する。図１２は、光伝送装置の外観構成を示している。光伝送装置７００は、ケース７１０、光信号送信／受信コネクタ接合部７２０、発光／受光素子７３０、電気信号ケーブル接合部７４０、電源入力部７５０、動作中を示すＬＥＤ７６０、異常発生を示すＬＥＤ７７０、ＤＶＩコネクタ７８０、送信回路基板／受信回路基板７９０を有している。
【００４４】
光伝送装置７００を用いた映像伝送システムを図１３に示す。映像伝送システム８００は、映像信号発生装置８１０、画像表示装置８２０、ＤＶＩ用電気ケーブル８３０、送信モジュール８４０、受信モジュール８５０、映像信号伝送光信号用コネクタ８６０、光ファイバ８７０、制御信号用ケーブルコネクタ８８０、電源アダプタ８９０、ＤＶＩ用電気ケーブル９００を含んでいる。映像信号発生装置８１０で発生された映像信号を液晶ディスプレイなどの画像表示装置８２０に伝送するため、図１２に示す光伝送装置を利用している。
【００４５】
以上、本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【００４６】
上記ＶＣＳＥＬの実施例では、電流狭窄層にＡｌＡｓ層を用いたが、これに限らず、ＡｌＧａＡｓ層を用いることもできる。さらに、上記実施例では、ＧａＡｓ系の化合物半導体レーザを示したが、これ以外にも窒化ガリウム系やガリウムインジウム系を用いた半導体レーザであってもよい。
【産業上の利用可能性】
【００４７】
本発明に係る面発光型半導体レーザは、光ファイバ等を利用した光通信機器やそれを用いた光通信システム、ならびに光学的な読み書きを行う電子装置、複写機等の光源などにおいて利用することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第1の実施例に係るＶＣＳＥＬを示し、同図（ａ）は模式的な平面図、同図（ｂ）はＡ−Ａ線断面矢視図である。
【図２】第１の実施例の変形例を示す概略平面図である。
【図３】第１の実施例の変形例を示す概略平面図である。
【図４】本発明の実施例に係るＶＣＳＥＬの製造工程を示す平面図およびその概略断面図（Ａ−Ａ線）である。
【図５】本発明の実施例に係るＶＣＳＥＬの製造工程を示す平面図およびその概略断面図（Ａ−Ａ線）である。
【図６】本発明の実施例に係るＶＣＳＥＬの製造工程を示す平面図およびその概略断面図（Ａ−Ａ線）である。
【図７】ＶＣＳＥＬが形成された半導体チップを実装したパッケージの構成を示す概略断面図である。
【図８】他のパッケージの構成を示す概略断面図である。
【図９】図７に示すパッケージを用いた光送信装置の構成を示す概略断面図である。
【図１０】図８に示すパッケージを空間伝送システムに用いたときの構成を示す図である。
【図１１】光伝送システムの構成を示すブロック図である。
【図１２】光伝送装置の外観構成を示す図である。
【図１３】図１２の光伝送装置を利用した映像伝送システムを示す図である。
【図１４】従来の保護機能を有する面発光レーザの回路を示す図である。
【符号の説明】
【００４９】
１００：ｎ型ＧａＡｓ基板            １０２：ｎ側下部電極
１０４：ｎ型下部ＤＢＲ              １０６：活性層
１０８：ｐ型上部ＤＢＲ              １１０：ｐ型ＧａＡｓコンタクト層
１１４：溝                          １１６：溝
１２０：コンタクト電極              １２２：層間絶縁膜
１２４：コンタクトホール            １２６：ｐ側上部電極
１２８：開口                        １３０：電極パッド
１３２：引き出し配線                １４０：金属層
【図１】
2007329193.tif 000003
【図２】
2007329193.tif 000004
【図３】
2007329193.tif 000005
【図４】
2007329193.tif 000006
【図５】
2007329193.tif 000007
【図６】
2007329193.tif 000008
【図７】
2007329193.tif 000009
【図８】
2007329193.tif 000010
【図９】
2007329193.tif 000011
【図１０】
2007329193.tif 000012
【図１１】
2007329193.tif 000013
【図１２】
2007329193.tif 000014
【図１３】
2007329193.tif 000015
【図１４】
2007329193.tif 000016