(57)【要約】【課題】アンダーフィル（封止樹脂）の充填性を向上させ、高歩留まりで、接続信頼性を確保できる回路基板を提供する。【解決手段】半導体チップを実装するフリップチップ実装領域６内においては、接続パッド３上にのみソルダレジスト（第１のソルダレジスト部４ａ）を形成する。【選択図】図１
2007329290.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子が主面上に実装される回路基板であって、前記主面上に、配線パターンと、半導体素子を実装する所定の実装領域内に形成された接続パッドと、前記接続パッド上に形成された第１のソルダレジスト部と、前記第１のソルダレジスト部に前記接続パッドに対向して形成された開口部と、前記実装領域を取り囲むように形成された第２のソルダレジスト部と、を備え、前記実装領域内においては、前記接続パッド上にのみソルダレジストが形成されていることを特徴とする回路基板。
【請求項２】
請求項１記載の回路基板であって、前記第１のソルダレジスト部に形成された開口部は、実装する半導体素子のパッド上に形成された半田バンプの形状に即した傾斜を有し、且つ、その開口部の傾斜角（θ）および開口底面の径（ｒ）と、前記半田バンプの曲率半径（Ｒ）とが、θ≦１８０°−２ｘ、ｔａｎｘ＝２Ｒ／ｒの関係にあることを特徴とする回路基板。
【請求項３】
請求項１もしくは２のいずれかに記載の回路基板であって、前記第２のソルダレジスト部により取り囲まれた領域の面積は前記実装領域の面積よりも大きく、且つ、前記第２のソルダレジスト部の前記主面からの厚み（ａ）と、実装した半導体素子と前記主面との間隙（ｇ）と、前記第２のソルダレジスト部の前記実装領域側の端部から前記実装領域までの距離（ｋ）とが、ｋ≧√（ｇ２−（ｇ−ａ）２）の関係にあることを特徴とする回路基板。
【請求項４】
請求項１ないし３のいずれかに記載の回路基板と、前記回路基板の主面上に実装された半導体素子と、前記回路基板と前記半導体素子との間隙を封止する封止樹脂と、を備え、前記回路基板の接続パッドと前記半導体素子のパッドが半田を介して接合されていることを特徴とする半導体装置。
【請求項５】
半導体素子が主面上に実装される回路基板を製造する方法であって、半導体素子を実装する所定の実装領域内に形成された接続パッド上に、前記接続パッドに対向する開口部が形成された第１のソルダレジスト部を形成するとともに、前記実装領域を取り囲む第２のソルダレジスト部を形成する工程を備え、前記実装領域内においては、前記接続パッド上にのみソルダレジストを形成することを特徴とする回路基板の製造方法。
【請求項６】
請求項５記載の回路基板の製造方法であって、前記第１のソルダレジスト部に形成する開口部は、スクリーン印刷法、フォトリソ法、レーザ照射法の少なくとも１つの方法を用いて傾斜させて形成することを特徴とする回路基板の製造方法。
【請求項７】
請求項１ないし３のいずれかに記載の回路基板を用いた半導体装置を製造する方法であって、半導体素子のパッド上に形成された半田バンプと前記回路基板の接続パッドとを位置合わせして、前記半導体素子を前記回路基板へ搭載し、前記半田バンプを溶融して前記半導体素子のパッドと前記回路基板の接続パッドとを接合した後、前記半導体素子と前記回路基板との間隙を封止樹脂で封止することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板、およびその回路基板を用いた半導体装置、並びにそれらの製造方法に関する。
【背景技術】
【０００２】
近年、携帯情報機器等の電子機器の更なる小型、薄型、軽量化に伴い、半導体装置（半導体パッケージ）の更なる高密度、高機能化が要請されている。また、同時に、半導体チップの高性能化に伴い、多ピン化の傾向が著しく、動作周波数に関しても益々高周波数化している。これらの要請に応えるために、半導体チップをフリップチップ実装工法で実装した半導体装置が開発されている。
【０００３】
フリップチップ実装工法とは、半導体チップの出力電極を下向きにして回路基板の電極と電気的に接続する工法であり、半導体チップの実装面積を最小限にすることができる。さらに、半導体チップと回路基板とを最短距離で接続するため、高周波特性等の電気的特性に優れた半導体装置を製造できる。現在、フリップチップ実装工法として多種多様な工法が提案されている。それぞれ生産性やコストの点で工夫が凝らされ、大きくは接触接合型と金属接合型に分類される。
【０００４】
接触接合型は、回路基板と半導体チップの電極間の電気的接合を接触で得るため、接続抵抗値は高くなるが、各種基板材料への適用が容易で、環境にやさしいという長所がある。一方、金属接合型は、主に半田接合方式で代表され、回路基板と半導体チップの電極間の接続抵抗値が低く、高信頼性を有する半導体装置を製造できるという長所がある。
【０００５】
上記半田接合方式のフリップチップ実装工法では、まず、基板表層（主面上）に配線パターンと接続パッド（電極）を備える回路基板を用意し、回路基板表層の全面をソルダレジストで覆った後、露光・現像によるパターニング方式（フォトリソ法）で接続パッド上にソルダレジストの開口部を形成する。ソルダレジストは、基板表層の配線パターンを半田から保護するためのものである。
【０００６】
フォトリソ法でソルダレジスト開口部を形成する場合、開口部形成位置のずれを見込んで、設計段階でオーバーラップ量を設定し、ソルダレジスト開口部をオーバーラップ量の分だけ接続パッドよりも小さくする。
【０００７】
一方、半導体チップのパッド（電極）に半田バンプを形成しておき、その半導体チップを反転して、ソルダレジスト開口部形成後の回路基板に対向させ、半導体チップの半田バンプと回路基板の接続パッドとの位置合わせを行い、半導体チップを回路基板上に搭載する。
【０００８】
次に、熱を加えて半田を溶融して電極間（パッド間）を接合する。ここで、半田を溶融して電極間を接合し、電気的接合を得るためには、半導体チップの搭載時に、半導体チップの半田バンプと回路基板の接続パッドとが接触することが望ましく、バンプサイズに対してソルダレジスト開口部を大きく形成する必要がある。
【０００９】
その後、半導体チップと回路基板との間隙に、所望の機能を有するフィラーを含む樹脂材料（通称アンダーフィル）を注入・硬化して、半導体装置を得る。ここで、アンダーフィルは、半導体チップと回路基板との間隙を狭くして、接続信頼性を向上させることを目的として、半導体チップと回路基板との間隙に充填される。
【００１０】
しかしながら、近年、電子機器の軽薄短小化の要請から、更なるバンプピッチの微細化、高密度化が必要になってきており、これに伴うバンプサイズの縮小化から、接合部の高さが確保しにくい状況となってきた。そのため、樹脂材料の充填性が悪くなり、フィラーの目詰まりを生じて樹脂材料が半導体チップと回路基板との間隙へ流れ込まなかったり、不均一な流れ込みによって気泡、ボイドが生じたりして、接続信頼性が低下するという問題があった。
【００１１】
これに対しては、例えば、バンプがペリフェラル状（周辺）に配置された半導体チップを用いたＭＣＭ（マルチチップモジュール）において、半導体チップの実装領域に形成したソルダレジストを選択的にエッチングして接続パッドの間を通る溝のパターンを形成することにより、実装した半導体チップと回路基板との間隙を封止するアンダーフィルの流れを円滑にしてフィラーによる目詰まりや気泡の発生を防ぎ、ボイドが生じることを抑制する手法が提案されている（例えば、特許文献１参照。）。しかし、バンプピッチの微細化、高密度化の進展に伴い、特に接続パッドがエリア状（格子）に配置されている場合に、所望の機能を有する溝のパターンを形成することは困難となる。
【特許文献１】特開平８−９７３１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上記問題点に鑑み、半導体素子を実装する所定の実装領域内においては、接続パッド上にのみソルダレジストを形成することにより、アンダーフィル（封止樹脂）の充填性を向上させ、高歩留まりで、接続信頼性を確保できる回路基板、およびその回路基板を用いた半導体装置、並びにそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の請求項１記載の回路基板は、半導体素子が主面上に実装される回路基板であって、前記主面上に、配線パターンと、半導体素子を実装する所定の実装領域内に形成された接続パッドと、前記接続パッド上に形成された第１のソルダレジスト部と、前記第１のソルダレジスト部に前記接続パッドに対向して形成された開口部と、前記実装領域を取り囲むように形成された第２のソルダレジスト部と、を備え、前記実装領域内においては、前記接続パッド上にのみソルダレジストが形成されていることを特徴とする。
【００１４】
また、本発明の請求項２記載の回路基板は、請求項１記載の回路基板であって、前記第１のソルダレジスト部に形成された開口部は、実装する半導体素子のパッド上に形成された半田バンプの形状に即した傾斜を有し、且つ、その開口部の傾斜角（θ）および開口底面の径（ｒ）と、前記半田バンプの曲率半径（Ｒ）とが、θ≦１８０°−２ｘ、ｔａｎｘ＝２Ｒ／ｒの関係にあることを特徴とする。
【００１５】
また、本発明の請求項３記載の回路基板は、請求項１もしくは２のいずれかに記載の回路基板であって、前記第２のソルダレジスト部により取り囲まれた領域の面積は前記実装領域の面積よりも大きく、且つ、前記第２のソルダレジスト部の前記主面からの厚み（ａ）と、実装した半導体素子と前記主面との間隙（ｇ）と、前記第２のソルダレジスト部の前記実装領域側の端部から前記実装領域までの距離（ｋ）とが、ｋ≧√（ｇ２−（ｇ−ａ）２）の関係にあることを特徴とする。
【００１６】
また、本発明の請求項４記載の半導体装置は、請求項１ないし３のいずれかに記載の回路基板と、前記回路基板の主面上に実装された半導体素子と、前記回路基板と前記半導体素子との間隙を封止する封止樹脂と、を備え、前記回路基板の接続パッドと前記半導体素子のパッドが半田を介して接合されていることを特徴とする。
【００１７】
また、本発明の請求項５記載の回路基板の製造方法は、半導体素子が主面上に実装される回路基板を製造する方法であって、半導体素子を実装する所定の実装領域内に形成された接続パッド上に、前記接続パッドに対向する開口部が形成された第１のソルダレジスト部を形成するとともに、前記実装領域を取り囲む第２のソルダレジスト部を形成する工程を備え、前記実装領域内においては、前記接続パッド上にのみソルダレジストを形成することを特徴とする。
【００１８】
また、本発明の請求項６記載の回路基板の製造方法は、請求項５記載の回路基板の製造方法であって、前記第１のソルダレジスト部に形成する開口部は、スクリーン印刷法、フォトリソ法、レーザ照射法の少なくとも１つの方法を用いて傾斜させて形成することを特徴とする。
【００１９】
また、本発明の請求項７記載の半導体装置の製造方法は、請求項１ないし３のいずれかに記載の回路基板を用いた半導体装置を製造する方法であって、半導体素子のパッド上に形成された半田バンプと前記回路基板の接続パッドとを位置合わせして、前記半導体素子を前記回路基板へ搭載し、前記半田バンプを溶融して前記半導体素子のパッドと前記回路基板の接続パッドとを接合した後、前記半導体素子と前記回路基板との間隙を封止樹脂で封止することを特徴とする。
【発明の効果】
【００２０】
本発明によれば、実装した半導体素子と回路基板との間隙を封止する封止樹脂（アンダーフィル）の充填性が向上し、高歩留まりで、接続信頼性を確保できる。また、接続パッド上に、傾斜した開口部を形成することで、半導体素子の搭載時に、半導体素子の半田バンプと回路基板の接続パッドとが接触しやすくなるため、高実装歩留りを実現することが可能となる。また、半導体素子を実装する実装領域を取り囲むソルダレジスト部の実装領域からの距離を広げることで、スムーズなアンダーフィル充填が可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、半田接合方式のフリップチップ実装工法を例に、図面を参照して説明する。図１は、本発明の第１の実施の形態における回路基板の一例を示す概略断面図である。
【００２２】
図１において、回路基板１は、半導体チップ（半導体素子）が実装される主面上（表層）に、配線パターン２と、接続パッド３と、接続パッド３に対向する開口部５が形成された第１のソルダレジスト部４ａと、フリップチップ実装領域６を取り囲むように形成された第２のソルダレジスト部４ｂとを備える。
【００２３】
接続パッド３は、半導体チップを実装する所定のフリップチップ実装領域６内に形成され、第１のソルダレジスト部４ａは接続パッド３上に形成され、第２のソルダレジスト部４ｂはフリップチップ実装領域外７に形成されており、回路基板１は、フリップチップ実装領域６内においては接続パッド３上にのみソルダレジストが形成された構成となっている。この構成により、実装した半導体チップと回路基板との間隙が確保されて、アンダーフィル（封止樹脂）の充填性が向上し、実装歩留り向上が可能となる。
【００２４】
また、図２は、本発明の第２の実施の形態における回路基板の一例を示す概略断面図である。但し、前述した第１の実施の形態で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００２５】
この第２の実施の形態は、第１のソルダレジスト部４ａに形成された開口部５の形状が第１の実施の形態と異なり、第１のソルダレジスト部４ａに形成された開口部５が、実装する半導体チップ８のパッド９上に形成された半田バンプ１０の形状に即した傾斜を有し、且つ、その開口部５の傾斜角（θ）および開口底面の径（ｒ）と、半田バンプ１０の曲率半径（Ｒ）とが、θ≦１８０°−２ｘ、ｔａｎｘ＝２Ｒ／ｒの関係にある。
【００２６】
この構成により、図３（ａ）、（ｂ）に示すように開口部５の開口底面径（ｒ）が半田バンプ１０に対して十分な広さとなり且つ開口部５の開口角が拡がるので、半導体チップ搭載時に、回路基板１の接続パッド３と半導体チップ８の半田バンプ１０とが接触する確率が向上し、より高い実装歩留りを得ることが可能となる。一方、図３（ｃ）に示すように、θ＞１８０°−２ｘ、ｔａｎｘ＝２Ｒ／ｒの場合には、開口部５の開口底面径（ｒ）が半田バンプ１０に対して狭くなるため、接続パッド３と半田バンプ１０とが接触する確率が低下する。
【００２７】
また、図４は、本発明の第３の実施の形態における回路基板の一例を示す概略断面図である。但し、前述した第１、２の実施の形態で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００２８】
この第３の実施の形態では、第２のソルダレジスト部４ｂにより囲まれる領域の面積がフリップチップ実装領域６の面積よりも大きい点が第１の実施の形態と異なる。さらに、第３の実施の形態では、第２のソルダレジスト部４ｂの回路基板表層からの厚み（ａ）と、実装した半導体チップ８と回路基板表層との間隙（ｇ）と、第２のソルダレジスト部４ｂのフリップチップ実装領域６側の端部からフリップチップ実装領域６までの開口距離（ｋ）とが、ｋ≧√（ｇ２−（ｇ−ａ）２）の関係にある。
【００２９】
この構成により、図５（ａ）、（ｂ）に示すように、半導体チップと回路基板との間隙よりも狭くなる箇所がなくなるので、スムーズなアンダーフィル充填が可能となる。一方、図５（ｃ）に示すように、ｋ＜√（ｇ２−（ｇ−ａ）２）の場合には、半導体チップと回路基板との間隙（ｇ）よりも第２のソルダレジスト部４ｂのフリップチップ実装領域６側の端部からフリップチップ実装領域６までの開口距離（ｋ）の方が狭くなり、アンダーフィルを充填しづらくなる。また、第２のソルダレジスト部４ｂにより囲まれる領域の面積をフリップチップ実装領域６の面積よりも大きくすることで、第２のソルダレジスト部４ｂがダムの効果を発揮し、フィレット（図６参照）の濡れ広がりを抑制して、所望のフィレット長さ（図６参照）を調整できたり、このダム部に収まる範囲でアンダーフィルの塗布量を制限できるようになるので、より高い生産性を実現でき、より高い実装歩留りを得ることが可能となる。
【００３０】
続いて、本発明の実施の形態における回路基板の製造方法の一例について説明する。まず、基板表層（主面上）に配線パターンと接続パッドを備える回路基板を用意し、回路基板表層の全面をソルダレジストで覆う。ここで、接続パッドは、半導体チップを実装するフリップチップ実装領域内に形成されている。
【００３１】
次に、ソルダレジストをパターン形成する。この工程において、接続パッド上に、接続パッドに対向する開口部が形成された第１のソルダレジスト部を形成するとともに、フリップチップ実装領域を取り囲む第２のソルダレジスト部を形成する。このように、フリップチップ実装領域内に形成するソルダレジストについては、接続パッド上にのみソルダレジスト（第１のソルダレジスト部）が形成されるようにパターン形成する。
【００３２】
この製造方法により、実装した半導体チップと回路基板との間隙を封止するアンダーフィルの充填性を向上させ、実装歩留り向上、接続信頼性向上を可能とする回路基板を製造することができる。
【００３３】
また、ソルダレジストをパターン形成する工程において、例えば、スクリーン印刷法、フォトリソ法、レーザ照射法の少なくとも１つの方法を用いることで、傾斜した開口部が形成された第１のソルダレジスト部を形成することができる。
【００３４】
この製造方法により、半導体チップ搭載時に、半導体チップの半田バンプと回路基板の接続パッドとが接触する確率が向上し、より高い実装歩留りを得ることを可能とする回路基板を製造することができる。
【００３５】
続いて、本発明の実施の形態におけるフリップチップ型半導体装置について説明する。図６は、本発明の実施の形態におけるフリップチップ型半導体装置の一例を示す概略断面図である。このフリップチップ型半導体装置は、上述した実施の形態の回路基板を用いて構成されている。
【００３６】
すなわち、図６に示すように、このフリップチップ型半導体装置は、上述した実施の形態の回路基板１と、回路基板１の主面上に実装された半導体チップ８と、回路基板１と半導体チップ８との間隙を封止する封止樹脂（アンダーフィル）１１とを備え、回路基板１の接続パッド３と半導体チップ８のパッド９が半田１２を介して接合された構成となっている。この構成により、小型・薄型・高密度で、高歩留りを有する半導体装置の実現が可能となる。
【００３７】
続いて、本発明の実施の形態におけるフリップチップ型半導体装置の製造方法の一例について説明する。このフリップチップ型半導体装置には、上述した実施の形態の回路基板を用いる。
【００３８】
まず、ソルダレジストをパターン形成する工程に平行して、半導体チップのパッド上に半田バンプを形成しておく。そして、半導体チップを反転して、ソルダレジストのパターン形成後の回路基板に対向させ、半導体チップの半田バンプと回路基板の接続パッドとを位置合わせして、半導体チップを回路基板上へ搭載する。
【００３９】
次に、熱を加えて半田（半田バンプ）を溶融して半導体チップのパッドと回路基板の接続パッドとを接合した後、半導体チップと回路基板との間隙に、所望の機能を有するフィラーを含む樹脂材料（アンダーフィル）を注入・硬化して、半導体装置を得る。この製造方法により、小型・薄型・高密度で、高歩留りを有する半導体装置を製造することが可能となる。
【００４０】
続いて、上記実施の形態の実施例について説明する。
本実施例では、半導体チップとして、大きさが８ｍｍ×８ｍｍ、厚みが７２５μｍで、１６００ピンの電極（パッド）がエリアアレイ状（４０×４０）に１７５μｍピッチで形成されたＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）チップを使用した。電極上には、バンプ半径が４０μｍのＳｎ−Ａｇ−Ｃｕ半田バンプを形成した。一方、回路基板としては、一般的なガラスエポキシ両面銅張り板（日立化成株式会社製：品名「ＭＣＬ−Ｅ−６７」、厚み１．６ｍｍ）を用意し、この両面銅張り板の表層に、フォトリソグラフィ技術を利用して、配線パターンおよび接続パッドを１７５μｍピッチでパターニング形成した。ここで、接続パッドのサイズ（Ｐ）は、エリアアレイ状に並んだ接続パッド間に形成される配線の本数が０本（ピン間配線本数０本仕様）の回路基板については１４０μｍφ、ピン間配線本数１本仕様の回路基板については１００μｍφの２条件とした。また、半導体実装時に接合性を評価するため、半導体チップ側の電極と回路基板側の電極とでデイジーチェーンが組めるような構成とした。
【００４１】
次に、フォトレジストタイプのソルダレジスト（太陽インキ製造株式会社製：品名「ＰＳＲ−４０００」）を回路基板表層の全面に形成し、露光・現像およびレーザ照射によるトリミングを行って、ソルダレジストをパターン形成した。このソルダレジストをパターン形成する工程において、接続パッド上に、接続パッドに対向する所定のサイズの開口部（ソルダレジスト開口部）が形成された第１のソルダレジスト部を形成するとともに、フリップチップ実装領域を取り囲む第２のソルダレジスト部を形成する。
【００４２】
ここで、ソルダレジストの厚み（ａ）は２５μｍとした。また、ソルダレジスト開口部の開口底面の径（ｒ）は、開口部形成位置のずれを見込んで、片側３０μｍのオーバーラップ量を設定して、サイズ（Ｐ）が１４０μｍφの接続パッドに対しては９０μｍφとし、サイズ（Ｐ）が１００μｍφの接続パッドに対しては４０μｍφとした。
【００４３】
また、開口底面の径が４０μｍφのソルダレジスト開口部に関しては、その開口部の傾斜角（θ）を８５°、６０°、５５°、５０°、４５°の５条件とした。さらに、第２のソルダレジスト部のフリップチップ実装領域側の端部のフリップチップ実装領域からの開口距離（ｋ）を０μｍ、２０μｍ、４０μｍ、５０μｍ、１００μｍの５条件とした。
【００４４】
次に、半導体チップのパッドに形成された半田バンプにフラックス（荒川化学工業株式会社製：品名「ＷＨＰ−００２」）を転写し、その後、対向する回路基板に搭載し、赤外線加熱方式のリフロー炉を用いて、ＮＥＭＩ（Ｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎｉｃｓ  Ｍａｎｕｆａｃｔｕｒｉｎｇ  Ｉｎｉｔｉａｔｉｖｅ）推奨のリフロープロファイル（ピーク温度２６０°Ｃ／２５５°Ｃ以上で１０〜２０秒）で実装した。
【００４５】
その後、温度５０°Ｃに加熱したフラックス洗浄剤（荒川化学工業株式会社製：「パインアルファＳＴ−１００ＳＸ」）中でフラックスを超音波洗浄し、純水でリンスした後、１２５°Ｃで２時間乾燥した。
【００４６】
次に、アンダーフィル（ナミックス株式会社製：品名「チップコートＵ８４３９−１」）を８０°Ｃのホットプレート上で注入し、１５０°Ｃで６０分熱処理することで硬化させ、フリップチップ型半導体装置を得た。
【００４７】
ここで本実施例での判定基準について記述する。判定１として、半導体チップ搭載・実装性を判定項目とした。すなわち、得られたフリップチップ型半導体装置について、それぞれの条件におけるデイジーチェーンの抵抗値を測定し、１バンプ当たりの抵抗値（配線込みの測定値をバンプ数で割った値）が２００ｍΩ以下をＯＫ、接続オープンもしくは２００ｍΩを超えるとＮＧとした。
【００４８】
また、判定２として、アンダーフィル充填性を判定項目とした。すなわち、得られたフリップチップ型半導体装置について、それぞれの条件のサンプルを超音波映像装置を用いて観察し、ボイドおよび未充填部の有無を確認した。ボイドおよび未充填部無しでＯＫ、ボイドおよび未充填部有りでＮＧとした。さらに、アンダーフィル注入に要する時間（充填時間）として、ディスペンサーによりアンダーフィルを半導体チップの１辺に沿って注入（塗布）した時から対向する辺へアンダーフィルが到達するまでの時間を測定しておき、超音波映像装置を用いた観察の結果、ＯＫと判定されたサンプルのうち、充填時間に１２０秒以上を要した条件をｇｏｏｄ、１２０秒以内で充填された条件をｂｅｔｔｅｒとした。結果を表１に示す。ちなみに、条件１は従来構成の水準として追加した。
【００４９】
【表１】
2007329290.tif 000003
表1の結果から、フリップチップ実装領域に形成されるソルダレジストが接続パッド上にのみ形成されている構成とすることで、アンダーフィル充填性の向上が見られた。また、ソルダレジスト開口部の傾斜角が小さくなるにつれて実装性が向上した。特に、ソルダレジスト開口部の傾斜角が半田バンプの形状に即して形成されている場合、つまり、ソルダレジスト開口部の傾斜角（θ）および開口底面の径（ｒ）と、半田バンプの曲率半径（Ｒ）とが、θ≦１８０°−２ｘ、ｔａｎｘ＝２Ｒ／ｒの関係にあれば、半導体チップ搭載時に、半田バンプと接続パッドとが接触する確率が向上し、より高い実装歩留りを得ることができた。
【００５０】
さらに、第２のソルダレジスト部により囲まれる領域の面積を広げることでアンダーフィル充填性が向上し、充填時間の短縮化が図れた。特に、ソルダレジストの厚み（ａ）と、半導体チップと回路基板との間隙（ｇ）と、第２のソルダレジスト部のフリップチップ実装領域側の端部からフリップチップ実装領域までの開口距離（ｋ）とが、ｋ≧√（ｇ２−（ｇ−ａ）２）の関係にあれば、アンダーフィル充填時に、半導体チップと回路基板との間隙よりも狭くなる箇所がなくなり、スムーズなアンダーフィル充填が可能となるため、高い実装歩留りを確保しながら高い生産性でフリップチップ型半導体装置を製造することができた。
【産業上の利用可能性】
【００５１】
本発明にかかる回路基板、およびその回路基板を用いた半導体装置、並びにそれらの製造方法は、アンダーフィルの充填性の向上を可能とし、接続信頼性を確保でき、半田接合方式を採用した半導体装置や、その半導体装置を搭載する電子機器に有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施の形態における回路基板の一例を示す概略断面図
【図２】本発明の第２の実施の形態における回路基板の一例を示す概略断面図
【図３】本発明の第２の実施の形態における回路基板の開口部を説明するための概略拡大断面図
【図４】本発明の第３の実施の形態における回路基板の一例を示す概略断面図
【図５】本発明の第３の実施の形態における回路基板の第２のソルダレジスト部を説明するための概略拡大断面図
【図６】本発明の実施の形態におけるフリップチップ型半導体装置の一例を示す概略断面図
【符号の説明】
【００５３】
１      回路基板
２      配線パターン
３      接続パッド
４ａ    第１のソルダレジスト部
４ｂ    第２のソルダレジスト部
５      開口部
６      フリップチップ実装領域
７      フリップチップ実装領域外
８      半導体チップ
９      パッド
１０      半田バンプ
１１      樹脂材料（アンダーフィル）
１２      半田
【図１】
2007329290.tif 000004
【図２】
2007329290.tif 000005
【図３】
2007329290.tif 000006
【図４】
2007329290.tif 000007
【図５】
2007329290.tif 000008
【図６】
2007329290.tif 000009