(57)【要約】【課題】リフレッシュレートを高めてＬＥＤのちらつき現象を低減させる。【解決手段】パルス幅変調可能なＬＥＤ駆動集積回路装置であって、ＬＥＤのちらつきを防止できる。ＬＥＤ駆動集積回路装置はパルス幅変調制御ユニットを備え、周期がパルス幅変調周期のＯＮ／ＯＦＦ信号の変調に使用され、高解析度の信号を二つまたは多くの低解析度の信号に変調する。変調時、パルス幅変調周期のデューティサイクルは完全に同一である。これによってＬＥＤの点滅回数が高められ、高いリフレッシュレートによって所定の輝度が表現される。【選択図】  図３
2007193295.tif 000002
【特許請求の範囲】
【請求項１】
駆動集積回路装置であって、少なくともパルス幅変調制御ユニットおよびＬＥＤ駆動回路を備え、前記駆動集積回路装置は外部の輝度設定値を読取り、パルス幅変調制御ユニットに伝送し、パルス幅変調制御ユニットはＯＮ／ＯＦＦ信号を生成し、その周期はパルス幅変調周期であり、デューティサイクルを有し、前記輝度設定値に基づいてＯＮ／ＯＦＦ信号を変調し、変調後の信号はＬＥＤ駆動回路からＬＥＤに出力され、必要な輝度が表現され、
前記パルス幅変調制御ユニットによるＯＮ／ＯＦＦ信号の変調は、高解像度のグレースケールの輝度制御信号が複数の低解像度のグレースケールの輝度制御信号へ分割され、同一時間であるがさらに多くの低解像度のグレースケールを表現する輝度制御信号によって、高いリフレッシュレートが形成され、見る人間にとって変調前後のＬＥＤの輝度は完全に同一か類似することを特徴とするパルス幅変調可能なＬＥＤ駆動集積回路装置。
【請求項２】
前記パルス幅変調制御ユニットは、予め準備された演算法によって一つのパルス幅変調周期内の発光（ＯＮ）の連続時間を主発光周期と副発光周期とに分割し、さらに主発光周期を幾つかの小さい周期に分割し、前記幾つかの小さい周期を前記パルス幅変調周期内全体に分散することを特徴とする請求項１記載のパルス幅変調可能なＬＥＤ駆動集積回路装置。
【請求項３】
前記主発光周期は小さい周期へと分割された後、前記副発光周期は分割されて前記主発光周期の各小さい周期内に分散されることを特徴とする請求項２記載のパルス幅変調可能なＬＥＤ駆動集積回路装置。
【請求項４】
前記主発光周期は、幾つかの同一の小さい周期に平均に分割されることを特徴とする請求項２記載のパルス幅変調可能なＬＥＤ駆動集積回路装置。
【請求項５】
前記パルス幅変調制御ユニットが出力する輝度制御信号は、クロックに基づいて生成されることを特徴とする請求項１記載のパルス幅変調可能なＬＥＤ駆動集積回路装置。
【請求項６】
前記予め準備された演算法は、下記の数式（１）が使用され、一つのパルス幅変調周期内の２n個のクロック数が副周期内に分配され、
数式（１）  ２n＝（２m−１）×２k×２n-m-k＋２k×２n-m-k
ｎは正の整数であり、ｍは０またはｎよりも小さい正の整数であり、ｋは０またはｍよりも小さい正の整数であり、
元来２n個のクロック数を有する一つの周期は２n-m-k＋１個の副周期に分割され、２n-m-k個の副周期は（2m−１）×２k個のクロック数を有し、もう一つの副周期は２k×２n-m-k個のクロック数を有し、または２n-m-k個の副周期に分割され、それぞれの副周期は２m×２k個のクロック数を有し、この２種の分割法に関して、２kはどちらも分周比であることを特徴とする請求項２記載のパルス幅変調可能なＬＥＤ駆動集積回路装置。
【請求項７】
前記予め準備された演算法は、下記の数式（２）が使用され、一つのパルス幅変調周期内のＭ個の発光（ＯＮ）クロック数が分割され、
数式（２）  Ｍ＝Ａ×２k×２n-m-k＋Ｂ
Ｍは正の整数であり、Ａは０またはＭより小さい正の整数であり、ｎは正の整数であり、ｍは０またはｎより小さい正の整数であり、ｋは０またはｍよりも小さい正の整数であり、Ｂは０または２k×２n-m-kより小さい正の整数であり、
Ａ×２k×２n-m-kは主発光周期であり、Ｂは副発光周期であり、Ｍ個のクロック数は２n-m-k＋１個の副周期に分割され、または２n-m-k個の副周期に分割され、第１の分割法に関して、２n-m-k個の副周期はＡ×２k個のクロック数を有し、もう一つの副周期はＢ個のクロック数を有し、第２の分割法に関して、各副周期はＡ×２k＋ｉ個のクロック数を有し、ｉは０または２kと等しいか２kより小さい正の整数であり、各副周期のｉ値を加算するとＢに等しいことを特徴とする請求項２記載のパルス幅変調可能なＬＥＤ駆動集積回路装置。
【請求項８】
前記予め準備された演算法は、２n個のクロックを含み、Ｍ個の発光（ＯＮ）クロックを有する一つのパルス幅変調周期が、
ａ  （２n-m-k＋１）個の副周期に分割され、２n-m-k個の副周期は（２m−１）×２k個のクロック数を有し、これらの副周期内にはすべてＡ×２k個のクロックが発光（ＯＮ）であり、もう一つの副周期は２k×２n-m-k個のクロック数を有し、この副周期内にはＢ個のクロック数は発光（ＯＮ）であるか、または
ｂ  ２n-m-k個の副周期に分割され、各副周期は２m×２k個のクロック数を有し、Ａ×２k＋ｉ個のクロックは発光（ＯＮ）であり、ｉは０または２kと等しいか２kより小さい正の整数であり、各副周期のｉ値を加算するとＢに等しいことを特徴とする請求項２記載のパルス幅変調可能なＬＥＤ駆動集積回路装置。
【請求項９】
前記ＯＮ／ＯＦＦ信号のデューティサイクルは、変調前後同一であることを特徴とする請求項１記載のパルス幅変調可能なＬＥＤ駆動集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパルス幅変調可能で、リフレッシュレートを高めたＬＥＤ駆動集積回路装置に関する。
【背景技術】
【０００２】
一般にＬＥＤの輝度はそのデューティサイクル（duty cycle：一周期内におけるオン信号が占めるパーセント）によって決定される。ＬＥＤの輝度を下げる場合、つまりデューティサイクルが低いとき、システムは相対的に長い不発光（ＯＦＦ）の連続したクロックを出力し、ＬＥＤの連続不発光時間を長くする。従って、映像キャプチャリング率の低いデジタルビデオカメラでＬＥＤの映像を撮影し、再生するとき、ちらつき（flicker）現象が発生する。図１、２はちらつき現象がある場合の説明で、図１はオン状態と図２はＯＦＦ状態の時間間隔が長いと、図２の菱形の縞部分の本来グレースケールの部分に、ちらつき現象が現れてしまう。
【０００３】
【特許文献１】特開２００４−３２５４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、連続したオン信号を複数の不連続のオン信号に分割し、それらを均等に分配することによって、リフレッシュレートを高め、ＬＥＤディスプレイのちらつきを防ぐパルス幅変調可能なＬＥＤ駆動集積回路装置を提供することにある。
【課題を解決するための手段】
【０００５】
上述の課題を解決するために、請求項１の発明は、駆動集積回路装置であって、少なくともパルス幅変調制御ユニットおよびＬＥＤ駆動回路を備え、前記駆動集積回路装置は外部の輝度設定値を読取り、パルス幅変調制御ユニットに伝送し、パルス幅変調制御ユニットはＯＮ／ＯＦＦ信号を生成し、その周期はパルス幅変調周期であり、デューティサイクルを有し、前記輝度設定値に基づいてＯＮ／ＯＦＦ信号を変調し、変調後の信号はＬＥＤ駆動回路からＬＥＤに出力され、必要な輝度が表現され、
前記パルス幅変調制御ユニットによるＯＮ／ＯＦＦ信号の変調は、高解像度のグレースケールの輝度制御信号が複数の低解像度のグレースケールの輝度制御信号へ分割され、同一時間であるがさらに多くの低解像度のグレースケールを表現する輝度制御信号によって、高いリフレッシュレートが形成され、見る人間にとって変調前後のＬＥＤの輝度は完全に同一か類似することを特徴とするパルス幅変調可能なＬＥＤ駆動集積回路装置である。
【０００６】
請求項２の発明は、前記パルス幅変調制御ユニットは、予め準備された演算法によって一つのパルス幅変調周期内の発光（ＯＮ）の連続時間を主発光周期と副発光周期とに分割し、さらに主発光周期を幾つかの小さい周期に分割し、前記幾つかの小さい周期を前記パルス幅変調周期内全体に分散することを特徴とする請求項１記載のパルス幅変調可能なＬＥＤ駆動集積回路装置である。
請求項３の発明は、前記主発光周期は小さい周期へと分割された後、前記副発光周期は分割されて前記主発光周期の各小さい周期内に分散されることを特徴とする請求項２記載のパルス幅変調可能なＬＥＤ駆動集積回路装置である。
請求項４の発明は、前記主発光周期は、幾つかの同一の小さい周期に平均に分割されることを特徴とする請求項２記載のパルス幅変調可能なＬＥＤ駆動集積回路装置である。
請求項５の発明は、前記パルス幅変調制御ユニットが出力する輝度制御信号は、クロックに基づいて生成されることを特徴とする請求項１記載のパルス幅変調可能なＬＥＤ駆動集積回路装置である。
【０００７】
請求項６の発明は、前記予め準備された演算法は、下記の数式（１）が使用され、一つのパルス幅変調周期内の２n個のクロック数が副周期内に分配され、
数式（１）  ２n＝（２m−１）×２k×２n-m-k＋２k×２n-m-k
ｎは正の整数であり、ｍは０またはｎよりも小さい正の整数であり、ｋは０またはｍよりも小さい正の整数であり、
元来２n個のクロック数を有する一つの周期は２n-m-k＋１個の副周期に分割され、２n-m-k個の副周期は（2m−１）×２k個のクロック数を有し、もう一つの副周期は２k×２n-m-k個のクロック数を有し、または２n-m-k個の副周期に分割され、それぞれの副周期は２m×２k個のクロック数を有し、この２種の分割法に関して、２kはどちらも分周比であることを特徴とする請求項２記載のパルス幅変調可能なＬＥＤ駆動集積回路装置である。
請求項７の発明は、前記予め準備された演算法は、下記の数式（２）が使用され、一つのパルス幅変調周期内のＭ個の発光（ＯＮ）クロック数が分割され、
数式（２）  Ｍ＝Ａ×２k×２n-m-k＋Ｂ
Ｍは正の整数であり、Ａは０またはＭより小さい正の整数であり、ｎは正の整数であり、ｍは０またはｎより小さい正の整数であり、ｋは０またはｍよりも小さい正の整数であり、Ｂは０または２k×２n-m-kより小さい正の整数であり、Ａ×２k×２n-m-kは主発光周期であり、Ｂは副発光周期であり、Ｍ個のクロック数は２n-m-k＋１個の副周期に分割され、または２n-m-k個の副周期に分割され、第１の分割法に関して、２n-m-k個の副周期はＡ×２k個のクロック数を有し、もう一つの副周期はＢ個のクロック数を有し、第２の分割法に関して、各副周期はＡ×２k＋ｉ個のクロック数を有し、ｉは０または２kと等しいか２kより小さい正の整数であり、各副周期のｉ値を加算するとＢに等しいことを特徴とする請求項２記載のパルス幅変調可能なＬＥＤ駆動集積回路装置である。
【０００８】
請求項８の発明は、前記予め準備された演算法は、２n個のクロックを含み、Ｍ個の発光（ＯＮ）クロックを有する一つのパルス幅変調周期が、
ａ  （２n-m-k＋１）個の副周期に分割され、２n-m-k個の副周期は（２m−１）×２k個のクロック数を有し、これらの副周期内にはすべてＡ×２k個のクロックが発光（ＯＮ）であり、もう一つの副周期は２k×２n-m-k個のクロック数を有し、この副周期内にはＢ個のクロック数は発光（ＯＮ）であるか、または
ｂ  ２n-m-k個の副周期に分割され、各副周期は２m×２k個のクロック数を有し、Ａ×２k＋ｉ個のクロックは発光（ＯＮ）であり、ｉは０または２kと等しいか２kより小さい正の整数であり、各副周期のｉ値を加算するとＢに等しいことを特徴とする請求項２記載のパルス幅変調可能なＬＥＤ駆動集積回路装置である。
請求項９の発明は、前記ＯＮ／ＯＦＦ信号のデューティサイクルは、変調前後同一であることを特徴とする請求項１記載のパルス幅変調可能なＬＥＤ駆動集積回路装置である。
【０００９】
すなわち、本発明は連続のＯＮ信号を、多くの不連続のＯＮ信号に分割し、それを均等に分配することによってちらつき現象を防止するものであり、このため、本発明によるＬＥＤ駆動集積回路装置は少なくともパルス幅変調（Pulse Width Modulation：ＰＷＭ）制御ユニットおよびＬＥＤ駆動回路を備え、駆動集積回路装置は外部の輝度設定値を読取り、パルス幅変調制御ユニットに伝送し、パルス幅変調制御ユニットはＯＮ／ＯＦＦ信号を生成し、その周期はパルス幅変調周期であり、デューティサイクル（duty cycle）を有し、輝度設定値に基づいてＯＮ／ＯＦＦ信号を変調し、変調後の信号はＬＥＤ駆動回路からＬＥＤに出力され、必要な輝度が表現される。
パルス幅変調制御ユニットによるＯＮ／ＯＦＦ信号の変調は、高解像度のグレースケール（gray-scale）の輝度制御信号が複数の低解像度のグレースケールの輝度制御信号へ分割され、同一時間であるがさらに多くの低解像度のグレースケールを表現する輝度制御信号によって、高いリフレッシュレート（refresh rate）が形成されるというものであり、見る人間にとって変調前後のＬＥＤの輝度はちらつきがなく完全に同一か類似する。変調前後において、ＯＮ／ＯＦＦ信号のデューティサイクルは維持されるのが好ましい。
【００１０】
上述のパルス幅変調制御ユニットは、予め準備された演算法によって一つのパルス幅変調周期（ＰＷＭ  cycle）内の発光（ＯＮ）の連続時間を主発光周期と副発光周期とに分割し、さらに主発光周期を幾つかの小さい周期に分割し、幾つかの小さい周期をパルス幅変調周期（ＰＷＭ  cycle）内全体に分散する。
【００１１】
上述の副発光周期は無視されることができ、また、パルス幅変調制御ユニット内において数個の小さい周期に分割され、主発光周期の小さい周期に従って分散されることもできる。上述の主発光周期は、幾つかの同一の小さい周期に平均に分割され、均等に分散されるのが好ましい。パルス幅変調制御ユニットが出力する輝度制御信号は、クロックに基づく。
【００１２】
本発明における重要な用語を以下のように定義する。
１  パルス幅変調周期（pulse width modulation（ＰＷＭ）cycle）：完全な輝度信号を表現するために必要な時間を示し、その輝度は周期内の発光（ＯＮ）および不発光（ＯＦＦ）の時間比率によって決定される。
２  デューティサイクル（duty cycle）：発光（ＯＮ）の時間がパルス幅変調周期に占める時間の百分率。
３  リフレッシュレート（refresh rate）：ＬＥＤの毎秒の点滅回数を指す。人の目は残像現象が発生するので、リフレッシュレートが毎秒７０回より大きければＬＥＤが点灯しているか、消灯しているか、ちらついているかの判断はできず、色彩の明暗のみ判断される。
４  グレースケール解像度（gray-scale resolution）：ＬＥＤ輝度または明暗の程度が表現できるスケールを指す。
【発明の効果】
【００１３】
本発明によれば、人間の目ではちらつきは認識されず、映像キャプチャリング率の低いカメラでＬＥＤ型の表示板の映像を撮影して再生するとき、ちらつき現象が最低化される。このほかに、表示板のモジュール間の明るさのばらつきも低減できる。
【発明を実施するための最良の形態】
【００１４】
本発明の詳細な説明を行うために、解決するための手段の記述に基づき、実施例を挙げてパルス幅変調制御ユニットが信号を変調するときに使用する演算法の説明を行う。
注意しなければならない点は、演算法には制限がなく、コンピュータの演算技術に基づいて変化発展する。もう一つ注意しなければならない点は、本発明において、所謂“デューティサイクルの維持”は完全に同一であるという意味を示さず、見る人間にとって明白な差異がないことを示す。例えば、副発光周期が主発光周期よりはるかに少ない場合、無視することができる。
【００１５】
下記に示す演算法において、ｎ、ｍ、ｋ、Ｍ、Ａ、Ｂ、ｉは下記のように定義される。
ｎは正の整数である。
ｍは０またはｎより小さい正の整数である。
ｋは０またはｍより小さい正の整数である。
Ｍは２nより小さい正の整数である。
Ａは０またはＭより小さい正の整数である。
Ｂは０または２k×２n-m-kより小さい正の整数である。
ｉは０または２kに等しいか２kり小さい正の整数である。
【００１６】
本発明のパルス幅変調制御ユニットは下記の公式（１）および（１‐１）を使用してパルス幅変調周期（ＰＷＭ cycle）内のクロック数を副周期内に分配する。
公式（１）  ２n＝[（２m−１）×２k]×２n-m-k＋[２k×２n-m-k]×１
＝[２m×２k]×２n-m-k                公式（１‐１）
ｎは正の整数であり、ｍは０またはｎよりも小さい正の整数であり、ｋは０またはｍよりも小さい正の整数である。元来２n個のクロック数を有する一つの周期は、
ａ  公式（１）に基づき、２n-m-k＋１個の副周期に分割され、２n-m-k個の副周期は（２m−１）×２k個のクロック数を有し、１個の副周期は２k×２n-m-k個のクロック数を有する。または、
ｂ  公式（１‐１）に基づき、２n-m-k個の副周期に分割され、各副周期は２m×２kのクロック数を有する。
この２種の分割法に関して、２kはすべて分周比であり、分割数が少ないとき使用される。
【００１７】
公式（２）を使用して一つのパルス幅変調周期内のＭ個の発光（ＯＮ）クロック数を分割することができる。
公式（２）  Ｍ＝[Ａ×２k]×２n-m-k＋Ｂ×１  
＝[Ａ×２k＋ｉ]×２n-m-k    公式(２−１)  
Ｍは正の整数であり、Ａは０またはＭより小さい正の整数であり、ｎは正の整数であり、ｍは０またはｎより小さい正の整数であり、ｋは０またはｍよりも小さい正の整数であり、Ｂは０または２k×２n-m-kより小さい正の整数である。元来Ｍ個のクロック数は、
ａ  公式（２）に基づき、（２n-m-k＋１）個の副周期に分割され、２n-m-k個の副周期はＡ×２k個のクロック数を有し、一つの副周期はＢ個のクロック数を有する。または、
ｂ  公式（２‐１）に基づき、２n-m-k個の副周期に分割され、各副周期は（Ａ×２k＋ｉ）個のクロック数を有する。ｉは０または２kと等しいか２kより小さい正の整数であり、各副周期のｉ値を加算するとＢに等しい。
【００１８】
公式（１）および公式（２）によって導き出される分割法に関して、（２m−１）×２kのクロック数を有する副周期内のＡ×２k個のクロックを発光（ＯＮ）クロックとし、残りの２k×２n-m-k個のクロック数を有する一つの副周期内のＢ個のクロックを発光（ＯＮ）クロックとすることができる。
公式（１‐１）および公式（２‐１）によって導き出される分割法に関して、２m×２k個のクロック数を有する副周期内の（Ａ×２k＋ｉ）個のクロックを発光（ＯＮ）クロックとすることができる。
【００１９】
このように、デューティサイクルが保持されて変化しない状況の下、リフレッシュレートを高めることができる。デジタル技術は日進月歩であるので、上述の演算法のｎまたはＭの範囲に特別な制限は必要なく、電子計算機の演算速度によって決定される。
実際の設計では、パルス幅変調制御ユニットが１６ビットカウンタをパルス幅変調周期に提供するので、その結果、６５，５３６（＝２16）のグレースケールが表現される。例えばパルス幅変調周期が６４（＝２6）の副周期に分割されるとき、リフレッシュレート６４で１，０２４(＝２10)のグレースケールに抑えられる。
【００２０】
図３は、上述の演算法を使用して信号を分割する前後を簡単に示す模式図である。波形（ａ）はパルス幅変調クロックであり、各周期は１６個のクロックを有する。波形（ｂ）は分割前の主発光周期であり、周期内において連続した９個のクロックが発光（ＯＮ）であり、連続した７個のクロックが不発光（ＯＦＦ）である。（Ａ）および（Ｂ）はリフレッシュレート４および２のときの分割状況をそれぞれ示す。
【００２１】
（Ａ）リフレッシュレート４
リフレッシュレート４のときの分割状況を説明する。
公式（１）を利用し、ｋ＝０と設定し、波形（ａ）を４分の１に分割する。
１６＝２4＝（２2−１）×２2＋２2×１
分割後の波形（ｃ）の各副発光周期内には、２2＝４個のクロックを有し、全部で２2＝４個の副周期を有する。さらに公式（２）を利用して９個の発光クロックを分割する。
９＝２×２2＋１
それぞれの副周期内は連続した二つの発光クロック、連続した二つの不発光クロックを有し、このとき一つの発光（ＯＮ）クロックを仮想線(斜線)にて示す第１の副周期の最後(第２の副周期の最初)のクロックの位置に挿入することができる。
【００２２】
（Ｂ）リフレッシュレート２
リフレッシュレート２のときの分割状況を説明する。
波形（ｄ）は波形（ａ）の分周比２後のクロックである。公式（１）を利用し、ｋ＝１と設定する。
１６＝２4＝（２2−１）×２1×２1＋２1×２1
分割後の波形（ｅ）の各副周期内には＝４個の波形（ｄ）のようなクロックおよび８個の波形（ａ）のようなクロックを有し、全部で二つの副周期を有する。さらに公式（２）を使用して９個の発光クロックを分割する。
９＝２×２1×２1＋１
各副周期内は二つの連続した波形（ｄ）のような発光クロック、連続した二つの波形  （ｄ）のような不発光クロックを有し、このとき波形（ａ）のような一つの発光（ＯＮ）クロックを仮想線(斜線)にて示す第１の副周期の最後(第２の副周期の最初)のクロックの位置に挿入することができる。
【００２３】
この設計により、不発光（ＯＦＦ）の連続したクロックは周期内にできる限り平均して分散され、リフレッシュレートが高められ、ちらつき現象が低減される。しかし、デューティサイクルは９／１６に保持されるか、輝度が最大輝度の１６分の９であり、視覚効果上輝度は同一であるが画面の連続性は優れる。
【図面の簡単な説明】
【００２４】
【図１】ＬＥＤを撮影して再生したときのちらつき現象を示す図である。
【図２】ＬＥＤを撮影して再生したときのちらつき現象を示す図である。
【図３】演算法を使用して信号を分割する前後を簡単に示す模式図である。
【図１】
2007193295.tif 000003
【図２】
2007193295.tif 000004
【図３】
2007193295.tif 000005