(57)【要約】【課題】本発明の課題とするところは、誘電体材料と容量素子電極の密着性が確保でき、静電容量の大きく、信頼性の優れた容量素子を製造することのできる積層体及びこれを用いた容量素子を内蔵した電気回路基板を提供することにある【解決手段】誘電体層と、その片面に接着している導体層からなる積層体であって、当該誘電体層は樹脂と当該樹脂に分散された誘電体粉末からなり、当該誘電体層における誘電体粉末含有量は導体層接着面側で小さく、導体層接着面と反対側で大きい積層体とする。【選択図】図３
2007106007.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と、その片面に接着している導体層からなる積層体であって、当該誘電体層は樹脂と当該樹脂に分散された誘電体粉末からなり、当該誘電体層における誘電体粉末含有量は導体層接着面側で小さく、導体層接着面と反対側で大きいことを特徴とする積層体。
【請求項２】
前記誘電体層を構成する樹脂の種類は誘電体粉末含有量にかかわらず同じであることを特徴とする請求項１記載の積層体。
【請求項３】
前記誘電体層は前記樹脂における誘電体粉末の含有量で２層に区分されることを特徴とする請求項１または２記載の積層体。
【請求項４】
前記誘電体粉末はベロブスカイト型結晶構造を有していることを特徴とする請求項１乃至３記載の積層体。
【請求項５】
絶縁層内に容量素子を備えた電気回路基板であって、当該容量素子は第一電極と第二電極と両電極間に配置された誘電体層を備え、当該誘電体層は樹脂と当該樹脂に分散された誘電体粉末からなり、当該誘電体層における誘電体粉末含有量は前記第一電極側で小さく、前記第二電極側で大きいことを特徴とする電気回路基板。
【請求項６】
前記第二電極は導電性ペーストで形成されたことを特徴とする請求項５記載の電気回路基板。
【請求項７】
前記電気回路基板は絶縁層内にさらに抵抗素子を具備することを特徴とする請求項５又は６記載の電気回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は容量素子の形成に用いることのできる積層体及びこれを構造の一部として用いた電気回路基板に係り、特に、内蔵される容量素子の信頼性と静電容量を向上させる電気回路基板に関するものである。
【背景技術】
【０００２】
近年の電子機器の高密度化、高速化に伴い、電気回路基板の高密度化対応、高周波数対応への要求が益々高まっている。高密度化を図る上で実装部品の小型化が進んでいるが、実装歩留りを考えると、現在以上の小型化は限界に近い。従来、コンデンサや抵抗といった受動電子部品は、はんだ付実装によって電気回路基板と接続されていたが、最近にあっては、厚膜や薄膜の誘電材料や抵抗材料を電気回路基板に局所的に形成し、層間容量素子、抵抗素子として用いる方法が提案され始めてきた。
【０００３】
例えば、電気回路基板に容量素子を作りこむ方法としては、印刷法による方法が挙げられる。まず、基板となる絶縁層に銅箔を備えた銅張積層板の銅箔をパターニングして第一の容量電極を形成する、ついで、例えば、エポキシ樹脂に高誘電体フィラーを分散させた誘電体ペーストを、例えば、スクリーン印刷法により第一の容量電極上に塗付し誘電体層を形成する。ついで、Ａｇペーストのような導電性ペーストを誘電体層上に、例えばスクリーン印刷法によりパターン状に積層して第二の容量電極と成し、図１に示す容量素子を形成する（特許文献１参照）。
【０００４】
しかしながら、上記のように、スクリーン印刷法での容量素子の形成方法によると、印刷による膜厚バラツキに加え、基板（絶縁層）上に形成された第一の容量電極上にペーストを積層するという、平坦ではない面に対して印刷を行う方法をとるために、第一の容量電極に対して、誘電体層が平坦に形成できず、目的の静電容量を有する容量素子を形成するのが困難になる。また、第一の容量電極は基板平面に対して凸部であるため、第一の容量電極の端部近傍の誘電体が容量電極中央部の厚みに比べて薄くなり、耐電圧が低くなるという問題からある程度以上は誘電体の膜厚を薄くできず、静電容量を確保することができないという問題があった。
【０００５】
容量素子を作りこむ別の方法として、有機樹脂中に誘電体無機フィラーを分散させた有機材料を用い、両面に銅箔を形成した、誘電体基板をコンデンサとして用いる方法が提案されている（特許文献２参照）。
【０００６】
しかし、誘電体基板を使用する場合、誘電材料に含有する誘電体粉末を多くすると、導体層との密着性が弱くなり、信頼性が失われる。逆に、誘電体粉末の含有量を少なくすると、導体層との密着性は確保されるが、誘電体基板の誘電率が小さくなり、静電容量の確保が出来ないという問題がある。
【０００７】
【特許文献１】特開平８−１２５３０２号公報
【特許文献２】特開２０００−２８６５２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、前記問題点を鑑みなされたものであり、その課題とするところは、誘電体材料と容量素子電極の密着性が確保でき、静電容量の大きく、信頼性の優れた容量素子を製造することのできる積層体及びこれを用いた容量素子を内蔵した電気回路基板を提供することにある。
【課題を解決するための手段】
【０００９】
本課題を解決するための第一の発明は、誘電体層と、その片面に接着している導体層からなる積層体であって、当該誘電体層は樹脂と当該樹脂に分散された誘電体粉末からなり、当該誘電体層における誘電体粉末含有量は導体層接着面側で小さく、導体層接着面と反対側で大きいことを特徴とする積層体である。
【００１０】
第二の発明は、前記誘電体層を構成する樹脂の種類は誘電体粉末含有量にかかわらず同じであることを特徴とする請求項１記載の積層体である。
第三の発明は、前記誘電体層は前記樹脂における誘電体粉末の含有量で２層に区分されることを特徴とする請求項１または２記載の積層体である。
第四の発明は、前記誘電体粉末はベロブスカイト型結晶構造を有していることを特徴とする請求項１乃至３記載の積層体である。
【００１１】
本課題を解決するための第五の発明は、絶縁層内に容量素子を備えた電気回路基板であって、当該容量素子は第一電極と第二電極と両電極間に配置された誘電体層を備え、当該誘電体層は樹脂と当該樹脂に分散された誘電体粉末からなり、当該誘電体層における誘電体粉末含有量は前記第一電極側で小さく、前記第二電極側で大きいことを特徴とする電気回路基板である。
第六の発明は、前記第二電極は導電性ペーストで形成されたことを特徴とする請求項５記載の電気回路基板である。
第七の発明は、前記電気回路基板は絶縁層内にさらに抵抗素子を具備することを特徴とする請求項５又は６記載の電気回路基板である。
【発明の効果】
【００１２】
本発明によれば、誘電体層を構成する樹脂が含む誘電体粉末の含有量を、導体層接着面側が小さくなる構成としたことで、誘電体層と導体層との密着力が向上する。また、導体層接着面と反対側の誘電体層は誘電体粉末を多く含むため誘電率が高く、この積層体を用いて容量素子を作成すると小さい面積や厚めの誘電体層でも大きな静電容量の容量素子を得ることができる。さらに、誘電体粉末が多い誘電体層はもろくなるが、誘電体粉末が少なく粘り強い導体層側の誘電体層に支持されているため亀裂等が入るのを防ぐことができる。そして、容量素子形成時には第二の容量素子電極を誘電体粉末の多い側に積層するため、誘電体粉末に起因する凹凸がアンカーの役目を果たし、密着性が向上する。以上の効果により、信頼性が高く、静電容量の大きい容量素子を得ることができる。
【発明を実施するための最良の形態】
【００１３】
以下に本発明の実施の形態を詳細に説明する。
図２は、本発明の積層体一例を示す断面図である。
本発明の積層体２０は誘電体層２２と、その片面に接着している導体層２１を具備し、当該誘電体層は樹脂と当該樹脂に分散された誘電体粉末からなり、当該誘電体層２２における誘電体粉末含有量は導体層２１接着面側で小さく、導体層２１接着面と反対側で大きくなっている。
本発明の積層体の製造方法の一例を示す。まず、導体層２１の上に第一の誘電材料を一定の厚みで塗布し熱処理を施すことで第一の誘電体層２２ａを形成し、次いで第二の誘電材料を先に形成した第一の誘電体層上に一定の厚みで塗布し熱処理を施すことで第二の誘電体層２２ｂを形成し、本発明の積層体２０とする。
【００１４】
本発明の積層体を構成する導体層としては金属箔が好ましく、特に導電性に優れ上層に積層される誘電体層を保持できる強度を有するため銅箔が好ましい。導体層として用いる金属箔は表面に薄くニッケルめっきを施すなど、複数の金属から構成されていてもよい。上層に積層する誘電材料との密着性を向上させるために予め表面処理を施しておいてもよい。好ましい厚みは１２μｍ〜３５μｍである。
【００１５】
誘電体層を構成する誘電材料としては樹脂か、樹脂をバインダーとして無機材料粒子を分散させたものを用いることができる。ペースト状に加工して塗布するための溶剤を添加することができる。樹脂としては熱硬化性樹脂または熱可塑性樹脂、あるいはその混合物を用いることができる。熱硬化性樹脂としてはエポキシ系樹脂やポリイミド系樹脂等を、熱可塑性樹脂としては液晶ポリマー等を用いることができる。添加することのできる溶剤としてはブチルカルビトール、ＰＣＰ等を挙げることができる。溶剤の添加量は固形分（樹脂及び無機材料粒子）１００重量部に対して５重量部〜３０重量部程度が好ましい。誘電体粉末は一般式ＡＢＸ３で表されるぺロブスカイト型結晶構造であることが好ましく、例えばチタン酸バリウム、チタン酸ストロンチウムを用いることができる。また、２種類以上の誘電体粉末を混合、もしくは固溶させて用いることもできる。
【００１６】
本発明の積層体が具備する誘電体層は、導体層接着面側とその反対側では誘電体粉末の濃度が異なっている導体層接着面側を第一の誘電体層、それとは反対側を第二の誘電体層として区分すると、第一の誘電体層では導体層との密着性維持のため誘電体粉末の含有量は全く含まないか、含む場合は上限を４０体積％とすることが好ましい。また、第二の誘電体層では高い静電容量を保持するために誘電体粉末の含有量を４０体積％より大きくすることが好ましい。第一の誘電体層と第二の誘電体層との密着性向上のために、それぞれの誘電体層を構成する樹脂は同じとすることが好ましい。
【００１７】
第一の誘電体層及び第二の誘電体層の厚みは目的とする容量素子の容量及び内蔵されることになる電気回路基板の層間距離に応じて自由に変更することが可能であるが、第一の誘電体層の厚みはもろい第二の誘電体層を支持するためには５μｍ以上あることが好ましい。また、静電容量を保つために１０μｍ以下が好ましい。第二の誘電体層の厚みは静電容量確保のために２０μｍ以下が好ましい。誘電体層全体では、ピンホールや導体層の表面粗さを考慮すると２０μｍ以上が好ましく、電気回路基板の絶縁層内に内蔵するためには、４０μｍ以下、静電容量の確保のためには３０μｍ以下である。
【００１８】
第一及び第二の誘電体層は、所定の層の上に一定の膜厚で調整した誘電材料を塗布し、熱処理によって溶剤を除去し、さらに硬化のための熱処理を行って形成する。
例えば、導体層２１として厚み１８μｍの銅箔上に誘電体粉末が添加された熱硬化性又は／及び熱可塑性樹脂である第一の誘電材料を塗布する。次いで、熱処理によって誘電材料に含まれる溶剤を除去する。さらに、同様に誘電体粉末が添加され、かつ、第一の誘電材料よりも誘電体粉末の添加量の多い第二の誘電材料を第一の誘電材料上に塗布し、熱処理によって溶剤を除去し、熱キュアし樹脂を完全硬化することにより、導体層２１上に第一の誘電体層２２ａと第二の誘電体層２２ｂが積層された、積層体２０を作成する。
【００１９】
こうして得られた積層体を用いて得られた電気回路基板の一例を図３に示す。
本発明の電気回路基板３０は絶縁層３６ａ内に容量素子３０ａを備えている。当該容量素子３０ａは第一電極３１ａと第二電極３３と両電極間に配置された誘電体層３２ａ、３２ｂを備えている。誘電体層は樹脂と、樹脂に分散された誘電体粉末からなり、誘電体粉末の含有量は第一の誘電体層３１ａでは全く含まないか小さく、第二の誘電体層３２ｂでは大きくなっている。
【００２０】
容量素子３０ａの具備する第二電極３３は導電性ペースト等により形成され配線３１ｄと電気的に接続され、第一電極３１ａと同一層に引き出すことができる。容量素子のための第一電極３１ａ及び配線３１ｄは積層体が有していた導体層に由来する。
【００２１】
上記絶縁層、配線、容量素子および抵抗素子等はコア基板３８に支持されている。コア基板３８には予め配線がパターニングされている。
電気回路基板３０は絶縁層３６ｂ内にさらに抵抗素子３０ｂを具備することができる。図３では抵抗素子３０ｂは抵抗素子電極３１ｂ、３１ｃと抵抗体３４から構成されている。抵抗素子電極は容量素子と別の層に、新たに積層された導体層から形成された配線の一部を用いて設けることもできるが、ここでは容量素子電極３１ａと同じく導体層に由来している。抵抗体３４は電気抵抗の大きな材料であればよく、例えばパターンめっきや、ペースト状の抵抗材料を印刷することで形成することができる。生産性が高いことからスクリーン印刷によって抵抗ペーストを印刷する方法により形成することが好ましい。抵抗ペーストには例えばフェノール系の熱硬化性樹脂をバインダーとし、カーボンフィラーを分散させたものを用いることができる。絶縁層を積層する前に所定の抵抗値となるように抵抗体に対しレーザートリミングを施すことが好ましい。抵抗素子３０ｂの導通は、ここではビア３７ｃ、３７ｄにより図っている。
【００２２】
本発明の電気回路基板に内蔵される容量素子は絶縁層で被覆されることが好ましい。絶縁層は一般的な電気回路基板の絶縁層として使用される材料を用いることができ、例えばシート状の絶縁性樹脂をラミネートして、あるいはペースト状の絶縁性樹脂を塗布することによって積層することができる。絶縁層を構成する材料としては絶縁性の熱硬化性樹脂や熱可塑性樹脂、あるいは絶縁性樹脂含浸ガラスクロス（プリプレグ）等を用いることもできる。
【００２３】
本発明の電気回路基板は配線を具備する。配線は絶縁層内の容量素子や抵抗素子の電極を構成する導体層をパターニングしてその一部または全部とすることもできる。図３に示すように、導体層に由来する配線の他に、新たに別の層に形成することもできる。形成法としては下層の絶縁層にビアホールを形成した後、フィルドビアめっきによってビアの内部を銅などの導体で満たすと共に、絶縁層の表層に導体層を形成し、これをパターンエッチングする方法が挙げられる。抵抗が大きくなりすぎないためには１２μｍ以上が好ましく、表皮効果を考慮すると３５μｍ以下が好ましい。
【００２４】
本発明の積層体を用いて電気回路基板を製造する方法の一例を図４〜図６に従って説明する。
まず、本発明の積層体４１０を構成する第二の誘電体層４１２ｂの表面にウレタン系のフォトレジストを積層し、露光・現像を行って容量素子の誘電体に対応したフォトレジストパターン４１３を形成した（図４（ａ））。露出した第二の誘電体層４１２ｂを第一の誘電体層４１２ａと同時に、例えば、ウェットブラストによりエッチングを行い、フォトレジストパターン４１３を剥離することで誘電体層がパターニングされる（図４（ｂ））。
【００２５】
導電性ペーストをスクリーン印刷法によりパターニングされた誘電体層上に導体層とまたがる様に印刷し第二の容量素子電極４３１を形成する（図４（ｃ））。次いで、配線４４１がパターニングされたコア基板４４２上に半硬化性絶縁樹脂シートを介して容量素子電極４３１が半硬化性絶縁樹脂シート側にくるように積層し、絶縁層４４３に第二の容量素子電極４３１及び第一、第二の誘電体層４１２ａ，４１２ｂが埋め込まれる（図４（ｄ））。
【００２６】
導体層４１４上にフォトレジストを積層し、露光・現像を行ってコア基板４４２上に形成された配線４４１と導通をとるためにビア加工をするため、それ以外の領域をフォトレジストで保護するようにフォトレジストパターン４５１を形成した（図４（ｅ））。露出した導体層のエッチングを行い、フォトレジストパターン４５１を剥離することでビア加工用の開口部４６１を設けた（図４（ｆ））。更に形成した開口部４６１にビア加工、パネルめっきを行い配線４４１と導層体４１４がビア４７１によって電気的接続された（図４（ｇ））。
【００２７】
導体層４１４上にフォトレジストを積層し、露光・現像を行って容量素子電極及び抵抗素子電極に対応したフォトレジストパターン５１１を形成した（図５（ｈ））。露出した導体層のエッチングを行い、フォトレジストパターン５１１を剥離することで第一の容量素子電極５２１と抵抗素子電極５２２ａ、５２２ｂ及び配線５２３を設けた。ここで、第一の容量素子電極５２１、第二の容量素子電極４３１とそれに挟まれた第一、第二の誘電体層４１２ａ、４１２ｂにより容量素子５２０が形成される。このとき、導電性ペーストで形成された第二の容量素子電極４３１は配線５２３により、第一の容量素子電極５２１と同一の層に引き出される（図５（ｉ））。
【００２８】
抵抗素子電極５２２ａ、５２２ｂ間にスクリーン印刷により、たとえば、フェノール樹脂にカーボンフィラーを添加した、カーボンペーストを抵抗体５３１として印刷し、ベークすることで、抵抗素子５３０が形成され、容量素子と抵抗素子を備えた基板を作成することができる（図５（ｊ））。また、抵抗素子電極５２２ａ、５２２ｂには抵抗体５３１を形成する前に、抵抗体と接触する部分に接触抵抗低減のため貴金属の薄膜を例えば置換めっきで形成してもよい。
【００２９】
こうして作製した容量素子及び抵抗素子を備えた基板に半硬化性絶縁樹脂シートを積層プレスすることにより、絶縁層５４１を形成する（図５（ｋ））。次に、第一の容量素子電極５２１、配線５２３と抵抗素子電極５２２ａ、５２２ｂ上にビアホールを形成し、パネルめっきによってビアホールを埋めてビア５５１ａ〜５５１ｄの導通を図ると共に導体層５５２を形成し（図５（ｌ））、例えば全面にフォトレジストを形成し、露光・現像によって配線パターンに対応したフォトレジストパターンを形成し、エッチングののちレジストを剥離してパターニングを行うことにより、配線６１１ａ〜６１１ｃを形成することで、３層の配線層を備えた電気回路基板６００を得ることができる（図６）。その後、ソルダーレジスト積層とともに外部接続用端子を設けてもよく、またさらに上層に絶縁層と配線を積層してゆき多層化を図ってもよい。絶縁層及び配線の形成は一般的な電気回路基板の製造と同様に行うことができる。また、本発明の積層体を用いてさらに容量素子を形成してもよく、他の作り込み又は埋め込み型の受動素子とも組み合わせて製造することもできる。
【実施例１】
【００３０】
以下に、図７，８を用いて本発明の一実施例について具体的に説明する。
導体層７１１として厚み１８μｍの銅箔上に、液晶ポリマー（ＬＣＰ）に誘電体粉末であるチタン酸バリウムを３０体積％添加した誘電材料をキャストし、熱処理を施すことにより、溶剤を除去し、第一の誘電体層７１２ａを形成する。さらに、液晶ポリマー（ＬＣＰ）に誘電体粉末であるチタン酸バリウムを５０体積％添加した誘電材料をキャストし、熱処理し溶剤を除去した後、熱キュアを施すことにより第一の誘電体層７１２ａ上に第二の誘電体層７１２ｂを形成することで、積層体７１０を得た（図７（ａ））。
【００３１】
こうして得た積層体７１０の第二の誘電体層７１２ｂの表面にマスクとなるウレタン系のフォトレジストを１１０℃でラミネートし、露光、現像を行い、容量素子の誘電体を設ける領域にフォトレジストパターンを形成し、露出した第二の誘電体層７１２ｂ及びその下に位置する第一の誘電体層７１２ａをウェットブラストによりエッチングを行い、フォトレジストパターンをアルカリ液により剥離することことで、第一と第二の誘電体層７１２ａ、７１２ｂをパターニングした（図７（ｂ））。
【００３２】
次いで、パターニングされた誘電体層を覆い、導体層７１１と接続するように導電性ペーストを配置して、第二の容量素子電極７３１を形成した。導電性ペーストとしては銅ペーストを用い、スクリーン印刷によりパターン状に形成した（図７（ｃ））。
更に、配線７４１がパターニングされたコア基板７４２上に半硬化性絶縁樹脂シートを介して第二の容量素子電極７３１が半硬化性絶縁樹脂シート側にくるように積層した（図７（ｄ））。
【００３３】
導体層７１１上にフォトレジストを積層し、露光・現像を行ってコア基板７４２上に形成された配線７４１と導通をとるためにビア加工をするため、それ以外の領域をフォトレジストで保護するようにフォトレジストパターンを形成した。露出した導体層のエッチングを行い、フォトレジストパターンを剥離することでビア加工用の開口部を設けた。更に形成した開口部にビア加工、パネルめっきを行い配線７４１と導体層７１１をビア７５１により電気的に接続した（図７（ｅ））。
【００３４】
導体層７１１上にフォトレジストを積層し、露光・現像を行って容量素子電極及び抵抗素子電極に対応したフォトレジストパターンを形成した。露出した導体層のエッチングを行い、フォトレジストパターンを剥離することで第二の容量素子電極７６１、配線７６３と抵抗素子電極７６２ａ、７６２ｂを設ける。ここで、第一の容量素子電極７６１、第二の容量素子電極７３１とそれに挟まれた第一、第二の誘電体層７１２ａ、７１２ｂにより容量素子７６０が形成される。このとき、導電性ペーストで形成された第二の容量素子電極７３１は配線７６３により、第一の容量素子電極７６１と同一の層に引き出される（図７（ｆ））。
【００３５】
フォトレジストをラミネートし、抵抗素子電極７６２ａ、７６２ｂの一部が露出するようなフォトレジストパターン８１１を露光、現像により形成し（図８（ｇ））、その後、専用のめっき液を用いてＡｇめっきを施すことにより、銅である抵抗素子電極７６２ａ、７６２ｂ上に貴金属薄膜８２１としてＡｇめっき膜を形成した（図８（ｈ））。
【００３６】
Ａｇめっきのためのフォトレジストパターンを剥離し、抵抗素子電極７６２ａ、７６２ｂ上に形成したＡｇめっき膜を接続するように、フェノール樹脂にカーボンフィラーを添加した、カーボンペーストを抵抗材料としてスクリーン印刷し、２００℃でベークすることで抵抗体８３１とし、抵抗素子８３０を形成した。こうして容量素子７６０と抵抗素子８３０を備えた電気回路基板を得た（図８（ｉ））。
【００３７】
こうして作製した容量素子と抵抗素子を備えた基板に半硬化性絶縁樹脂シートを１７５℃、３０分、２ＭＰａで、積層プレスすることにより、絶縁層８４１を形成した。次に、第一の容量素子電極７６１、配線７６３と抵抗素子電極７６２ａ、７６２ｂ上にビアホールを形成し、パネルめっきによってビアホールを埋めてビア８４２ａ〜８４２ｄの導通を図ると共に導体層を形成し、全面にフォトレジストを形成し、露光・現像によって配線パターンに対応したフォトレジストパターンを形成し、エッチングののちレジストを剥離してパターニングを行うことにより、配線８４３ａ〜８４３ｃを形成することで、３層の配線層を備えた電気回路基板８４０を得た（図８（ｊ））。その後、外部接続端子を残してソルダーレジストを形成し、外部接続端子にニッケル金めっきを施した。
【実施例２】
【００３８】
図９、１０を用いて本発明の他の実施例について具体的に説明する。
まず、実施例１同様に積層体を作成し、第一の誘電体層９１２ａと第二の誘電体層９１２ｂのパターニングを実施例１と同様に行った。さらに、誘電体層を覆い、導体層９１１と接続するように第二の容量電極９１３の形成を実施例１と同様に行った（図９（ａ））。
【００３９】
更に、誘電体層のパターニングにより露出した導体層９１１上に、導電性ペーストであるＡｇペーストをスクリーン印刷法により形成することで、抵抗素子銀電極９２１を形成した（図９（ｂ））。
【００４０】
配線９３１がパターニングされたコア基板９３２上に半硬化性絶縁樹脂シートを介して第二の容量素子電極９１３及び抵抗素子銀電極９２１が半硬化性絶縁樹脂シート側にくるように積層することで、絶縁層９３３に第二の容量素子電極９１３及び抵抗素子銀電極９２１を埋め込んだ（図９（ｃ））。
次いで、実施例１と同様に導体層９１１上にフォトレジストを積層し、露光・現像を行ってコア基板９３２上に形成された配線９３１と導通をとるためにビア加工をするため、それ以外の領域をフォトレジストで保護するようにフォトレジストパターンを形成した。露出した導体層９１１のエッチングを行い、フォトレジストパターンを剥離することでビア加工用の開口部を設けた。更に、形成した開口部にビア加工、パネルめっきを行い配線９３１と導電体９１１をビア９４１により電気的に接続した（図９（ｄ））。
【００４１】
導体層９１１上にフォトレジストを積層し、露光・現像を行って容量素子電極及び抵抗素子電極に対応したフォトレジストパターンを形成した。露出した導体層のエッチングを行い、フォトレジストパターンを剥離することで第一の容量素子電極９５１、配線９５３と抵抗素子銅電極９５２ａ、９５２ｂを設ける。ここで、実施例１と同様に、第一の容量素子電極９５１、第二の容量素子電極９１３とそれに挟まれた第一、第二の誘電体層９１２ａ、９１２ｂにより容量素子９５０が形成される。このとき、導電性ペーストで形成された第二の容量素子電極９１３は配線９５３により、第一の容量素子電極９５１と同一の層に引き出され、また、抵抗素子銀電極９２１ａ、９２１ｂが表面に露出され、かつ、パターニングされた抵抗素子銅電極９５２ａ、９５２ｂと電気的接続がなされるように形成される（図９（ｅ））。
【００４２】
抵抗素子銀電極９２１ａと９２１ｂを接続するように、フェノール樹脂にカーボンフィラーを添加した、カーボンペーストを抵抗材料としてスクリーン印刷し、２００℃でベークすることで抵抗体９６１とし、抵抗素子９６０を形成した。こうして容量素子９５０と抵抗素子９６０を備えた基板を得た（図９（ｆ））。
【００４３】
こうして作製した容量素子９５０と抵抗素子９６０を備えた基板に実施例１と同様に半硬化性絶縁樹脂シートを１７５℃、３０分、２ＭＰａで、積層プレスすることにより、絶縁層９７１を形成した。次に、第一の容量素子電極９５１、配線９５３と抵抗素子銅電極９５２ａ、９５２ｂ上にビアホールを形成し、パネルめっきによってビアホールを埋めてビア９７２ａ〜９７２ｄの導通を図ると共に導体層を形成し、全面にフォトレジストを形成し、露光・現像によって配線パターンに対応したフォトレジストパターンを形成し、エッチングののちレジストを剥離してパターニングを行うことにより、配線９７３ａ〜９７３ｃを形成することで、３層の配線層を備えた電気回路基板９７０を得た（図１０）。その後、外部接続端子を残してソルダーレジストを形成し、外部接続端子にニッケル金めっきを施した。
【図面の簡単な説明】
【００４４】
【図１】従来の容量素子を説明する断面図である。
【図２】本発明の積層体を説明する断面図である。
【図３】本発明の電気回路基板を説明する断面図である。
【図４】本発明の電気回路基板の製造工程を説明する工程図である。
【図５】本発明の電気回路基板の製造工程を説明する工程図である。
【図６】本発明の電気回路基板の製造工程を説明する工程図である。
【図７】本発明の電気回路基板の一実施例の製造工程を説明する工程図である。
【図８】本発明の電気回路基板の一実施例の製造工程を説明する工程図である。
【図９】本発明の電気回路基板の他の実施例の製造工程を説明する工程図である。
【図１０】本発明の電気回路基板の他の実施例の製造工程を説明する工程図である。
【符号の説明】
【００４５】
１１：基板  １２ａ：第一の容量電極  １２ｂ：引き出し電極  １３：誘電体層  １４：第二の容量電極  １５：容量素子
２０：積層体  ２１：導体層  ２２：誘電体層  ２２ａ：第一の誘電体層  ２２ｂ：第二の誘電体層
３０：電気回路基板  ３０ａ：容量素子  ３０ｂ：抵抗素子  ３１ａ：第一電極
３１ｂ，３１ｃ：抵抗素子電極  ３１ｄ：配線  ３２ａ：第一の誘電体層  ３２ｂ：第二の誘電体層  ３３：第二電極  ３４：抵抗体  ３６ａ，３６ｂ：絶縁層  ３７ａ，３７ｂ，３７ｃ，３７ｄ：ビア  ３８：コア基板
４１０：積層体  ４１２ａ：第一の誘電体層  ４１２ｂ：第二の誘電体層  ４１３：フォトレジストパターン  ４１４：導体層  ４３１：第二の容量素子電極  ４４１：配線  ４４２：コア基板  ４４３：絶縁層  ４５１：フォトレジストパターン  ４６１：開口部  ４７１：ビア
５２０：容量素子  ５１１：フォトレジストパターン  ５２１：第一の容量素子電極  ５２２ａ、５２２ｂ：抵抗素子電極  ５２３：配線  ５３０：抵抗素子  ５３１：抵抗体  ５４１：絶縁層  ５５１ａ、５５１ｂ、５５１ｃ、５５１ｄ：ビア  ５５２：導体層
６００：電気回路基板  ６１１ａ、６１１ｂ、６１１ｃ：配線
７１０：積層体  ７１１：導体層  ７１２ａ：第一の誘電体層  ７１２ｂ：第二の誘電体層  ７３１：第二の容量素子電極  ７４１：配線  ７４２：コア基板  ７４３：絶縁層  ７５１：ビア  ７６０：容量素子  ７６１：第一の容量素子電極  ７６２ａ、７６２ｂ：抵抗素子電極  ７６３：配線
８１１：フォトレジストパターン  ８２１：貴金属薄膜  ８３０：抵抗素子  ８３１：抵抗体  ８４０：電気回路基板  ８４１：絶縁層  ８４２ａ、８４２１ｂ、８４２ｃ、８４２ｄ：ビア  ８４３ａ、８４３ｂ、８４３ｃ：配線
９１１：導体層  ９１２ａ：第一の誘電体層  ９１２ｂ：第二の誘電体層  ９１３：第二の容量素子電極  ９２１ａ、９２１ｂ：抵抗素子銀電極  ９３１：配線  ９３２：コア基板  ９３３：絶縁層  ９４１：ビア  ９５０：容量素子  ９５１：第一の容量素子電極  ９５２ａ、９５２ｂ：抵抗素子銅電極  ９５３：配線  ９６０：抵抗素子  ９６１：抵抗体  ９７０：電気回路基板  ９７１：絶縁層  ９７２ａ、９７２ｂ、９７２ｃ、９７２ｄ：ビア  ９７３ａ、９７３ｂ、９７３ｃ：配線
【図１】
2007106007.tif 000003
【図２】
2007106007.tif 000004
【図３】
2007106007.tif 000005
【図４】
2007106007.tif 000006
【図５】
2007106007.tif 000007
【図６】
2007106007.tif 000008
【図７】
2007106007.tif 000009
【図８】
2007106007.tif 000010
【図９】
2007106007.tif 000011
【図１０】
2007106007.tif 000012