(57)【要約】【課題】  一つの外部端子から多数の動作モードを設定可能としながら、電源電圧に関わらず安定した動作モード設定動作を確保し得る半導体装置を提供する。【解決手段】  チップ１の外部端子に接続される外部抵抗Ｒｏと、外部抵抗Ｒｏに流れる電流に基づいて、設定信号ＳＧを生成する電流検出回路３と、設定信号ＳＧに基づいて内部回路２の動作モードを設定するモード設定回路４を備えた。【選択図】      図１
2007059625.tif 000002
【特許請求の範囲】
【請求項１】
チップの外部端子に接続される外部抵抗と、
前記外部抵抗に流れる電流に基づいて、設定信号を生成する電流検出回路と、
前記設定信号に基づいて内部回路の動作モードを設定するモード設定回路と
を備えたことを特徴とする半導体装置。
【請求項２】
前記電流検出回路は、
複数の内部抵抗と、
前記外部抵抗と前記各内部抵抗に同一電流を流す電流生成回路と、
前記各内部抵抗で生成される電圧と基準電圧とを比較し、その比較結果を前記設定信号として出力する複数の比較器と
を備えたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記各内部抵抗を前記電流生成回路に対し並列に接続したことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記各内部抵抗を前記電流生成回路に対し直列に接続したことを特徴とする請求項２記載の半導体装置。
【請求項５】
前記電流生成回路及び比較器には、パワーダウン信号の入力に基づいて消費電流を遮断する消費電流低減手段と、前記比較器の出力信号をラッチするラッチ回路を備えたことを特徴とする請求項２記載の半導体装置。
【請求項６】
前記内部回路をＰＬＬ回路で構成し、前記モード設定回路は該ＰＬＬ回路を構成する分周器としたことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記内部回路をＰＬＬ回路で構成し、前記モード設定回路は該ＰＬＬ回路を構成する位相比較器としたことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項８】
前記内部回路をＰＬＬ回路で構成し、前記モード設定回路は該ＰＬＬ回路を構成するチャージポンプとしたことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項９】
前記内部回路をＰＬＬ回路で構成し、前記モード設定回路は該ＰＬＬ回路を構成するループフィルターとしたことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項１０】
前記内部回路をＰＬＬ回路で構成し、前記モード設定回路は該ＰＬＬ回路を構成する電圧制御発振器としたことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、外部から複数の動作モードを選択して設定可能とした半導体装置に関するものである。
複数の動作モードを選択可能とした内部回路を搭載したチップでは、外部から各動作モードに対応する設定信号を供給する必要がある。このような設定信号をそれぞれ外部端子から供給しようとすると、端子数が限られている場合には、複数の動作モードに対応する設定信号を供給することが困難となる。そこで、複数の動作モードに対応する設定信号を一つの端子から内部回路に供給することが必要となっている。
【背景技術】
【０００２】
動作モードを設定するための設定信号を外部からチップ内に入力するための一手法として、モード設定用の外部端子から設定信号として所定の電圧レベルの信号を入力することが行われる。
【０００３】
このような入力方法では、設定信号の電圧レベルがＨレベルとＬレベルの２種類であれば、一つの外部端子で２種類の動作モードが設定可能となる。そこで、さらに多数の動作モードを設定する必要がある場合には、設定信号を入力するための外部端子数を増大させる必要がある。
【０００４】
また、端子数を増大させることなく、多種類の動作モード設定信号を入力するには、外部端子に多種類の電圧レベルの設定信号を入力可能とし、内部回路に電圧検出回路を搭載する必要がある。
【０００５】
特許文献１には、パッドに流れる電流を検出することにより、動作モードを検出する動作モード検出装置において、共通のパッドで複数の動作モードを検出可能とする構成が開示されている。
【０００６】
特許文献２には、出力端子に外部回路を接続することで、内部回路を電圧降下させ、その電圧変化に基づいて内部回路の機能を切り換える構成が開示されている。
【特許文献１】特開平７−２６３５０５号公報
【特許文献２】特開平５−１９０７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
多数の動作モードを設定する設定信号をそれぞれ独立した外部端子から入力すると、チップの端子数の増大を招き、端子数が限られている場合には、設定信号を入力するための端子を確保することが困難となる。
【０００８】
一つの外部端子で複数の動作モードを設定するために、多種類の電圧レベルの設定信号を入力する構成では、設定電圧を抵抗分圧により生成すると多種類の設定電圧の設定が容易である。
【０００９】
しかし、抵抗分割による設定電圧の生成は、電源電圧の変動による影響を受け易い。従って、動作モードを正確に設定することができない場合がある。
この発明の目的は、一つの外部端子から多数の動作モードを設定可能としながら、電源電圧に関わらず安定した動作モード設定動作を確保し得る半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的は、チップの外部端子に接続される外部抵抗と、前記外部抵抗に流れる電流に基づいて、設定信号を生成する電流検出回路と、前記設定信号に基づいて内部回路の動作モードを設定するモード設定回路とを備えた半導体装置により達成される。
【発明の効果】
【００１１】
本発明によれば、一つの外部端子から多数の動作モードを設定可能としながら、電源電圧に関わらず安定した動作モード設定動作を確保し得る半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１２】
（第一の実施の形態）
図１は、多数の動作モードを設定可能としたチップを示す。チップ１上にはメイン回路２と電流検出回路３が搭載される。メイン回路２には、電流検出回路３から出力される設定信号群ＳＧに基づいてメイン回路２に複数の動作モードを設定可能とするモード設定回路４が搭載されている。
【００１３】
前記電流検出回路３には、チップ１の一つの外部端子を介して外部抵抗Ｒｏが接続される。そして、外部抵抗Ｒｏの抵抗値を調整することにより、前記設定信号群ＳＧを変更可能となっている。
【００１４】
前記電流検出回路３の具体的構成を図２に示す。増幅器５の反転入力端子には基準電圧Ｖrefが入力され、出力端子はＰチャネルＭＯＳトランジスタＴr1〜Ｔr4のゲートに接続される。前記トランジスタＴr1〜Ｔr4のソースには電源Ｖccが供給される。
【００１５】
前記トランジスタＴr4のドレインは、前記外部抵抗Ｒｏを介してグランドＧＮＤに接続されるとともに、前記増幅器５の非反転入力端子に接続される。前記トランジスタＴr1のドレインは抵抗Ｒ１を介してグランドＧＮＤに接続される。
【００１６】
前記トランジスタＴr2のドレインは、抵抗Ｒ２を介してグランドＧＮＤに接続され、前記トランジスタＴr3のドレインは抵抗Ｒ３を介してグランドＧＮＤに接続される。前記抵抗Ｒ１〜Ｒ３は、チップ内に形成され、その抵抗値はＲ１＜Ｒ２＜Ｒ３となるように設定されている。
【００１７】
前記トランジスタＴr1のドレインは、比較器６ａのプラス側入力端子に接続され、その比較器６ａのマイナス側入力端子には基準電圧Ｖrefが入力される。
前記トランジスタＴr2のドレインは、比較器６ｂのプラス側入力端子に接続され、その比較器６ｂのマイナス側入力端子には基準電圧Ｖrefが入力される。
【００１８】
前記トランジスタＴr3のドレインは、比較器６ｃのプラス側入力端子に接続され、その比較器６ｃのマイナス側入力端子には基準電圧Ｖrefが入力される。
次に、上記のように構成された電流検出回路３の動作を説明する。
【００１９】
増幅器５は、トランジスタＴr4のドレイン電圧が基準電圧Ｖrefとなるような電圧を各トランジスタＴr1〜Ｔr4のゲートに出力する。従って、外部抵抗Ｒｏに流れる電流ＩｏはＶref／Ｒｏで求められる。
【００２０】
また、各トランジスタＴr1〜Ｔr4には同一のゲート電圧が供給されるため、各抵抗Ｒ１〜Ｒ３にも同一の電流Ｉｏが流れる。従って、各トランジスタＴr1〜Ｔr3は各抵抗Ｒ１〜Ｒ３に同一の電流Ｉｏを供給する電流生成回路として動作する。
【００２１】
すると、トランジスタＴr1のドレイン電圧Ｖ１は（Ｒ１／Ｒｏ）×Ｖrefとなり、トランジスタＴr2のドレイン電圧Ｖ２は（Ｒ２／Ｒｏ）×Ｖrefとなり、トランジスタＴr3のドレイン電圧Ｖ３は（Ｒ３／Ｒｏ）×Ｖrefとなる。
【００２２】
そこで、外部抵抗Ｒｏの抵抗値の設定により、各比較器６ａ〜６ｃの出力信号ＯＵＴ１〜ＯＵＴ３は図３に示す値となる。
すなわち、外部抵抗Ｒｏの抵抗値を抵抗Ｒ３より大きく設定すると、比較器６ａ〜６ｂの出力信号ＯＵＴ１〜ＯＵＴ３はいずれもＬレベルとなる。
【００２３】
また、外部抵抗Ｒｏの抵抗値をＲ２＜Ｒｏ＜Ｒ３となるように設定すると、出力信号ＯＵＴ１はＨレベル、出力信号ＯＵＴ２，ＯＵＴ３はＬレベルとなる。
また、外部抵抗Ｒｏの抵抗値をＲ１＜Ｒｏ＜Ｒ２となるように設定すると、出力信号ＯＵＴ１，ＯＵＴ２はＨレベル、出力信号ＯＵＴ３はＬレベルとなる。
【００２４】
また、外部抵抗Ｒｏの抵抗値を抵抗Ｒ１より小さく設定すると、出力信号ＯＵＴ１〜ＯＵＴ３はいずれもＨレベルとなる。
従って、外部抵抗Ｒｏの抵抗値の４通りの設定により、４通りの出力信号ＯＵＴ１〜ＯＵＴ３を設定信号群ＳＧとして出力可能となる。
【００２５】
図４は、前記チップ１をパッケージングした場合を示す。パッケージ７内には、チップ１と外部抵抗Ｒｏが配設され、外部抵抗Ｒｏはチップ１の外部端子に接続されるとともに、グランドＧＮＤ接続用のパッケージ端子に接続される。
【００２６】
上記のように構成されたチップ１では、次に示す作用効果を得ることができる。
（１）チップ１の一つの外部端子に接続する外部抵抗Ｒｏの抵抗値を調整することにより、電流検出回路３から４通りの設定信号群ＳＧをモード設定回路４に出力することができる。従って、一つの外部端子に接続する外部抵抗Ｒｏの抵抗値を調整することにより、メイン回路２を４種類の動作モードの中のいずれかで動作させることができる。
（２）外部抵抗に流れる電流Ｉｏと同一電流を内部抵抗Ｒ１〜Ｒ３に流し、各内部抵抗Ｒ１〜Ｒ３で生成される電圧Ｖ１〜Ｖ３と基準電圧Ｖrefとを比較することにより、出力信号ＯＵＴ１〜ＯＵＴ３を設定信号群ＳＧとして出力する。従って、電源Ｖccの電圧変動に関わらず、外部抵抗Ｒｏの抵抗値のみに基づいて安定した出力信号ＯＵＴ１〜ＯＵＴ３を出力することができる。
（第二の実施の形態）
図５は、電流検出回路の第二の実施の形態を示す。この実施の形態は、前記第一の実施の形態の電流検出回路のトランジスタＴr2，Ｔr3を省略し、トランジスタＴr1のドレインとグランドＧＮＤとの間に抵抗Ｒ１〜Ｒ３を直列に接続した構成としたものである。増幅器５、トランジスタＴr4及び外部抵抗Ｒｏは第一の実施の形態と同様である。
【００２７】
増幅器５及びトランジスタＴr1，Ｔr4の動作により、抵抗Ｒ１〜Ｒ３には外部抵抗Ｒｏに流れる電流Ｉｏと同一電流が流れる。
すると、比較器６ａの非反転入力端子に入力される電圧Ｖ４は、（（Ｒ１+Ｒ２＋Ｒ３）／Ｒｏ）×Ｖrefとなる。また、比較器６ｂの非反転入力端子に入力される電圧Ｖ５は、（（Ｒ２＋Ｒ３）／Ｒｏ）×Ｖrefとなる。また、比較器６ｃの非反転入力端子に入力される電圧Ｖ６は、（Ｒ３／Ｒｏ）×Ｖrefとなる。
【００２８】
そこで、外部抵抗Ｒｏの抵抗値の設定により、各比較器６ａ〜６ｃの出力信号ＯＵＴ１〜ＯＵＴ３は図６に示す値となる。
すなわち、外部抵抗Ｒｏの抵抗値をＲ１+Ｒ２＋Ｒ３より大きく設定すると、比較器６ａ〜６ｂの出力信号ＯＵＴ１〜ＯＵＴ３はいずれもＬレベルとなる。
【００２９】
また、外部抵抗Ｒｏの抵抗値をＲ２＋Ｒ３＜Ｒｏ＜Ｒ１+Ｒ２＋Ｒ３となるように設定すると、出力信号ＯＵＴ１はＨレベル、出力信号ＯＵＴ２，ＯＵＴ３はＬレベルとなる。
また、外部抵抗Ｒｏの抵抗値をＲ３＜Ｒｏ＜Ｒ２＋Ｒ３となるように設定すると、出力信号ＯＵＴ１，ＯＵＴ２はＨレベル、出力信号ＯＵＴ３はＬレベルとなる。
【００３０】
また、外部抵抗Ｒｏの抵抗値を抵抗Ｒ３より小さく設定すると、出力信号ＯＵＴ１〜ＯＵＴ３はいずれもＨレベルとなる。
従って、外部抵抗Ｒｏの抵抗値の４通りの設定により、４通りの出力信号ＯＵＴ１〜ＯＵＴ３を設定信号群ＳＧとして出力可能となる。
【００３１】
上記のように構成された電流検出回路を備えたチップでは、前記第一の実施の形態と同様な作用効果を得ることができる。また、抵抗Ｒ１〜Ｒ３を直列に接続して外部抵抗Ｒｏに流れる電流Ｉｏと同一電流を流すことにより、電圧Ｖ４〜Ｖ６を生成する構成としたので、トランジスタの数および抵抗を削減することができる。
【００３２】
一方、抵抗Ｒｏと同Ｒ３を比較するとき、トランジスタＴr4，Ｔr1のドレイン電圧Ｖｏ，Ｖ４が異なるため、トランジスタＴr4，Ｔr1の定電流特性によってＩｏに誤差が生じる。従って、トランジスタＴr4，Ｔr1の定電流特性を十分に確保する必要がある。
（第三の実施の形態）
図７は、電流検出回路の第三の実施の形態を示す。この実施の形態は、前記第一の実施の形態の電流検出回路に消費電力を低減するためのパワーダウン機能を備えたものである。パワーダウン機能以外の構成は、第一の実施の形態と同様である。
【００３３】
トランジスタＴr1〜Ｔr4のドレインと抵抗Ｒ１〜Ｒ３，Ｒｏとの間にはＰチャネルＭＯＳトランジスタＴr5〜Ｔr8が消費電流低減手段として介在され、各トランジスタＴr5〜Ｔr8のゲートにはパワーダウン信号ＰＤが入力される。
【００３４】
パワーダウン信号ＰＤは、電源投入時等の動作モード設定動作時に限りＬレベルとなる信号である。従って、各トランジスタＴr5〜Ｔr8は動作モード設定動作時にオンされ、通常時にはオフされるスイッチとして動作する。
【００３５】
前記パワーダウン信号ＰＤは、増幅器５及び比較器６ａ〜６ｃにも入力される。そして、動作モード設定動作時にパワーダウン信号ＰＤがＬレベルとなると、増幅器５及び比較器６ａ〜６ｃが活性化され、通常時にパワーダウン信号ＰＤがＨレベルとなると、増幅器５及び比較器６ａ〜６ｃが不活性化される。
【００３６】
また、比較器６ａ〜６ｃの出力端子にはラッチ回路８ａ〜８ｃが接続されている。ラッチ回路８ａ〜８ｃは、比較器６ａ〜６ｃの出力信号ＯＵＴ１〜ＯＵＴ３をラッチして出力する。
【００３７】
上記のように構成された電流検出回路では、電源投入時等にパワーダウン信号ＰＤがＬレベルとなると、増幅器５及び比較器６ａ〜６ｃが活性化され、トランジスタＴr5〜Ｔr8がオンされるため、第一の実施の形態と同様に動作する。
【００３８】
パワーダウン信号ＰＤがＨレベルとなると、増幅器５及び比較器６ａ〜６ｃが不活性化され、トランジスタＴr5〜Ｔr8がオフされる。すると、抵抗Ｒ１〜Ｒ３，Ｒｏに流れる電流が遮断され、増幅器５及び比較器６ａ〜６ｃでも電流を消費しない。また、出力信号ＯＵＴ１〜ＯＵＴ３はラッチ回路８ａ〜８ｃから出力され続ける。
【００３９】
従って、この実施の形態では電源投入時以外の通常時には電流の消費を抑制することができるので、前記第一の実施の形態に比して、消費電力を低減することができる。
（第四の実施の形態）
図８は、上記第一〜第三の実施の形態のメイン回路２の具体例としてのＰＬＬ回路を示す。分周器９には水晶発振器から出力される基準クロック信号ＣＫが入力され、分周器９はその基準クロック信号ＣＫを１／Ｎに分周して位相比較器１０に出力する。
【００４０】
位相比較器１０には分周器１１の出力信号が入力される。そして、位相比較器１０は分周器９，１１の出力信号の位相を比較し、位相差信号をチャージポンプ１２に出力する。
チャージポンプ１２は位相比較器１０から出力される位相差信号を電圧に変換してＶＣＯ（電圧制御発振器）１３に出力する。ＶＣＯ１３は、チャージポンプ１２から出力される電圧に応じた周波数の出力信号ｆoutを出力する。なお、ＶＣＯ１３の入力端子とグランドＧＮＤとの間にループフィルター１４が配設され、チャージポンプ１２の出力信号から高周波成分を除去するようになっている。
【００４１】
また、ＶＣＯ１３の出力信号ｆoutは、前記分周器１１に出力され、分周器１１はＶＣＯ１３の出力信号ｆoutを１／Ｍに分周して前記位相比較器１０に出力する。
このように構成されたＰＬＬ回路は、分周器１１の出力信号の周波数が分周器９の出力信号の周波数より高い場合には、位相比較器１の位相差信号に基づいてチャージポンプ１２の出力電圧が低下し、ＶＣＯ１３の出力信号ｆoutの周波数が低下する。
【００４２】
また、分周器１１の出力信号の周波数が分周器９の出力信号の周波数より低い場合には、位相比較器１の位相差信号に基づいてチャージポンプ１２の出力電圧が上昇し、ＶＣＯ１３の出力信号ｆoutの周波数が上昇する。
【００４３】
このような動作により、出力信号ｆoutの周波数は分周器９，１１の出力信号周波数が一致する周波数に収束する。
このようなＰＬＬ回路において、設定信号群ＳＧを分周器９に入力して、分周器９の分周比を設定信号群ＳＧにより切り替え可能とすることにより、ＶＣＯ１３の出力信号ｆoutの周波数の切り替え、すなわち動作モードを変更することができる。
（第五の実施の形態）
図９は、第五の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、分周器１１に設定信号群ＳＧを入力して、分周器１１の分周比を設定信号群ＳＧにより切り替え可能としたものである。
【００４４】
このような構成により、分周器１１の分周比を設定信号群ＳＧにより切り替えて、ＶＣＯ１３の出力信号ｆoutの周波数を切り替えることができる。
（第六の実施の形態）
図１０は、第六の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、位相比較器１０に設定信号群ＳＧを入力して位相比較器１０の感度あるいは利得を切り替え可能としたものである。
【００４５】
このような構成により、位相比較器１０の感度あるいは利得を切り替えて、出力信号ｆoutが所要の周波数に収束するまでのロックアップ速度の切り替えを行うことができる。
（第七の実施の形態）
図１１は、第七の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、チャージポンプ１２に設定信号群ＳＧを入力してチャージポンプ１２の感度あるいは利得を切り替え可能としたものである。
【００４６】
このような構成により、チャージポンプ１２の感度あるいは利得を切り替えて、出力信号ｆoutが所要の周波数に収束するまでのロックアップ速度の切り替えを行うことができる。
（第八の実施の形態）
図１２は、第八の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、ループフィルター１４に設定信号群ＳＧを入力してループフィルター１４の減衰特性を切り替え可能としたものである。
【００４７】
このような構成により、ループフィルター１４の減衰特性を切り替えて、出力信号ｆoutが所要の周波数に収束するまでのロックアップ速度の切り替えを行うことができる。
（第九の実施の形態）
図１３は、第九の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、ＶＣＯ１３に設定信号群ＳＧを入力してＶＣＯ１３の感度あるいは利得を切り替え可能としたものである。
【００４８】
このような構成により、ＶＣＯ１３の感度あるいは利得を切り替えて、出力信号ｆoutが所要の周波数に収束するまでのロックアップ速度の切り替えを行うことができる。
（第十の実施の形態）
図１４は、第十の実施の形態を示す。この実施の形態は、第四の実施の形態と同様なＰＬＬ回路において、ＶＣＯ１３を構成する電流可変回路１６に設定信号群ＳＧを入力してＶＣＯ１３の感度あるいは利得を切り替え可能としたものである。
【００４９】
ＶＣＯ１３は、チャージポンプ１２の出力電圧を電流に変換するＶ−Ｉ変換回路１５と、Ｖ−Ｉ変換回路１５から出力される電流値を設定信号群ＳＧに基づいて切り替える電流可変回路１６と、電流可変回路１６から出力される電流値に応じた周波数の出力信号ｆoutを出力するＩＣＯ１７とで構成されている。
【００５０】
このような構成により、ＶＣＯ１３の感度あるいは利得を切り替えて、出力信号ｆoutが所要の周波数に収束するまでのロックアップ速度の切り替えを行うことができる。
上記実施の形態は、以下の態様で実施してもよい。
・第一の実施の形態において、外部抵抗Ｒｏはパッケージ７外に配置してもよい。
【図面の簡単な説明】
【００５１】
【図１】チップを示す概要図である。
【図２】第一の実施の形態の電流検出回路を示す回路図である。
【図３】第一の実施の形態の電流検出回路の動作を示す説明図である。
【図４】チップ内を示す断面図である。
【図５】第二の実施の形態の電流検出回路を示す回路図である。
【図６】第二の実施の形態の電流検出回路の動作を示す説明図である。
【図７】第三の実施の形態の電流検出回路を示す回路図である。
【図８】第四の実施の形態を示すブロック図である。
【図９】第五の実施の形態を示すブロック図である。
【図１０】第六の実施の形態を示すブロック図である。
【図１１】第七の実施の形態を示すブロック図である。
【図１２】第八の実施の形態を示すブロック図である。
【図１３】第九の実施の形態を示すブロック図である。
【図１４】第十の実施の形態を示すブロック図である。
【符号の説明】
【００５２】
１        チップ
２        内部回路（内部回路）
３        電流検出回路
４        モード設定回路
６ａ〜６ｃ        比較器
８ａ〜８ｃ        ラッチ回路
Ｒｏ      外部抵抗
ＳＧ      設定信号
【図１】
2007059625.tif 000003
【図２】
2007059625.tif 000004
【図３】
2007059625.tif 000005
【図４】
2007059625.tif 000006
【図５】
2007059625.tif 000007
【図６】
2007059625.tif 000008
【図７】
2007059625.tif 000009
【図８】
2007059625.tif 000010
【図９】
2007059625.tif 000011
【図１０】
2007059625.tif 000012
【図１１】
2007059625.tif 000013
【図１２】
2007059625.tif 000014
【図１３】
2007059625.tif 000015
【図１４】
2007059625.tif 000016