(57)【要約】【課題】大量生産に適し、容易にインピーダンス整合を取ることができる半導体パッケージを提供する。【解決手段】半導体パッケージ１において、第１基板４と、第１基板４上に拡散接合により接合されて設けられた第２基板５と、第２基板５上に設けられた半導体素子６と、第２基板５を挟むように第２基板５に近接させて第１基板４上にそれぞれ設けられ、半導体素子６に線材１１ａ、１１ｂにより電気的にそれぞれ接続された第１整合コンデンサ７ａ及び第２整合コンデンサ７ｂとを備える。【選択図】図３
2007258369.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板上に拡散接合により接合されて設けられた第２基板と、
前記第２基板上に設けられた半導体素子と、
前記第２基板を挟むように前記第２基板に近接させて前記第１基板上にそれぞれ設けられ、前記半導体素子に線材により電気的にそれぞれ接続された第１整合コンデンサ及び第２整合コンデンサと、
を備えることを特徴とする半導体パッケージ。
【請求項２】
第１基板上に第２基板を拡散接合により接合して設けるステップと、
前記第２基板上に半導体素子を設けるステップと、
前記第２基板を挟むように前記第２基板に近接させて前記第１基板上に第１整合コンデンサ及び第２整合コンデンサをそれぞれ設けるステップと、
前記半導体素子と前記第１整合コンデンサ及び前記第２整合コンデンサとを線材により電気的にそれぞれ接続するステップと、
を有することを特徴とする半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を有する半導体パッケージ及びその半導体パッケージの製造方法に関し、特に、高周波半導体素子を有する半導体パッケージ及びその半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
高周波半導体素子等の半導体素子を有する半導体パッケージは、様々な高周波製品に用いられている（例えば、特許文献１参照）。
【０００３】
半導体パッケージ１００は、例えば、図５に示すように、ベース基板１０１と、そのベース基板１０１に一体に断面凸型形状に形成された台座１０２と、その台座１０２の凸部１０２ａ上に設けられた半導体素子１０３と、その半導体素子１０３を挟むように台座１０２上にそれぞれ設けられた整合用の整合セラミックコンデンサ１０４ａ、１０４ｂと、台座１０２を挟むように台座１０２に近接させてベース基板１０１上にそれぞれ設けられた２つの整合基板１０５ａ、１０５ｂとを備えている。
【０００４】
半導体素子１０３と各整合セラミックコンデンサ１０４ａ、１０４ｂとは、複数本の金ワイヤ１０６ａ、１０６ｂにより電気的にそれぞれ接続されている。また、各整合セラミックコンデンサ１０４ａ、１０４ｂと各整合基板１０５ａ、１０５ｂとは、複数本の金ワイヤ１０６ｃ、１０６ｄにより電気的にそれぞれ接続されている。
【０００５】
ベース基板１０１は、通常、プレス加工により形成されるため、台座１０２も、ベース基板１０１と一体にプレス加工により形成される。この台座１０２は、半導体パッケージ１００の特性インピーダンスに入出力インピーダンスを整合するため、すなわちインピーダンス整合を取るため、半導体素子１０３の表面と各整合セラミックコンデンサ１０４ａ、１０４ｂの表面とを同じ平面上に位置付け、ボンディングワイヤである金ワイヤ１０６ａ〜１０６ｄの長さをできるだけ短くしている。
【特許文献１】特開２００１−３５９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、台座１０２がプレス加工により形成されるため、台座１０２の加工精度が十分に得られず、台座１０２の凸部１０２ａの両側面の下端に位置するコーナー部１０２ｂ、１０２ｃの曲率が目標値（例えばＲ０．０２ｍｍ）より大きくなる。
【０００７】
このため、半導体素子１０３と各整合セラミックコンデンサ１０４ａ、１０４ｂとをコーナー部１０２ｂ、１０２ｃの曲率半径以下まで近づけることができないので、半導体素子１０３と各整合セラミックコンデンサ１０４ａ、１０４ｂとの間に大きな隙間が発生してしまう。これに応じて、半導体素子１０３と各整合セラミックコンデンサ１０４ａ、１０４ｂとを接続する金ワイヤ１０６ａ、１０６ｂの長さが長くなり、インピーダンス整合を取ることが難しくなってしまう。その結果として、シミュレーションにより得られた所望の高周波特性を得ることが困難になる。
【０００８】
また、台座１０２をエッチング加工やめっき加工、あるいは、切削加工により形成することも可能であるが、エッチング加工やめっき加工では、十分な加工精度が得られず、さらに、切削加工は費用がかかり大量生産に適していない。例えば、台座１０２をエッチング加工により形成した場合には、コーナー部１０２ｂ、１０２ｃの曲率はＲ０．０４ｍｍ程度であり、目標値Ｒ０．０２ｍｍより大きい値となる。
【０００９】
本発明は、上記に鑑みてなされたものであり、その目的は、大量生産に適し、容易にインピーダンス整合を取ることができる半導体パッケージ及び半導体パッケージの製造方法を提供することである。
【課題を解決するための手段】
【００１０】
本発明の実施の形態に係る第１の特徴は、半導体パッケージにおいて、第１基板と、第１基板上に拡散接合により接合されて設けられた第２基板と、第２基板上に設けられた半導体素子と、第２基板を挟むように第２基板に近接させて第１基板上にそれぞれ設けられ、半導体素子に線材により電気的にそれぞれ接続された第１整合コンデンサ及び第２整合コンデンサとを備えることである。
【００１１】
本発明の実施の形態に係る第２の特徴は、半導体パッケージの製造方法において、第１基板上に第２基板を拡散接合により接合して設けるステップと、第２基板上に半導体素子を設けるステップと、第２基板を挟むように第２基板に近接させて第１基板上に第１整合コンデンサ及び第２整合コンデンサをそれぞれ設けるステップと、半導体素子と第１整合コンデンサ及び第２整合コンデンサとを線材により電気的にそれぞれ接続するステップとを有することである。
【発明の効果】
【００１２】
本発明によれば、大量生産に適し、容易にインピーダンス整合を取ることができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の一形態について図１ないし図４を参照して説明する。
【００１４】
図１、図２及び図３に示すように、本発明の実施の一形態に係る半導体パッケージ１は、ベース基板２と、枠状に形成されベース基板２上に設けられたフレーム３と、そのフレーム３の枠内に位置付けられベース基板２上に設けられた第１基板４と、その第１基板４上に設けられた第２基板５と、その第２基板５上にそれぞれ設けられた複数の半導体素子６と、第２基板５を挟むように第２基板５に近接させて第１基板４上にそれぞれ設けられた第１整合コンデンサ７ａ及び第２整合コンデンサ７ｂと、フレーム３の枠内に位置付けられ第１基板４を挟むように第１基板４に近接させてベース基板２上にそれぞれ設けられた第１整合基板８ａ及び第２整合基板８ｂと、フレーム３にそれぞれ対向させて形成された各開口部３ａ、３ｂを塞ぐようにベース基板２上にそれぞれ設けられた第１接栓９ａ及び第２接栓９ｂと、それらの第１接栓９ａ及び第２接栓９ｂにそれぞれ接続された第１リード線１０ａ及び第２リード線１０ｂとを備えている。
【００１５】
各半導体素子６と各整合コンデンサ７ａ、７ｂとは、複数本の線材１１ａ、１１ｂにより電気的にそれぞれ接続されている。また、各整合コンデンサ７ａ、７ｂと各整合基板８ａ、８ｂとは、複数本の線材１１ｃ、１１ｄにより電気的にそれぞれ接続されている。さらに、各整合基板８ａ、８ｂと各接栓９ａ、９ｂとは、複数本の線材１１ｅ、１１ｆにより電気的にそれぞれ接続されている。各線材１１ａ〜１１ｆとしては、例えば金ワイヤ等を用いる。
【００１６】
ベース基板２は板状に形成されている。このベース基板２は、例えば、銅等の放熱性が高い材料により形成されている。フレーム３は矩形枠状に形成されており、ベース基板２上に設けられている。このフレーム３上には、フレーム３の内部の露出を防ぐための蓋部材（図示せず）が設けられる。
【００１７】
第１基板４は長方形の板状に形成されている。この第１基板４は、フレーム３の枠内に位置付けられて、ベース基板２の略中央部に設けられている。第１基板４の長尺方向の長さは、フレーム３の内壁（図１中の左側）からその内壁に対向する内壁（図１中の右側）までの長さである。また、第１基板４は、例えば、銅等の放熱性が高い材料により形成されている。
【００１８】
第２基板５は、第１基板４より小さい長方形の板状に形成されており、第１基板４の略中央部に設けられている。第２基板５の長尺方向の長さは、第１基板４の長尺方向の長さと略同じである。また、第２基板５は、例えば、銅等の放熱性が高い材料により形成されている。この第２基板５上には、各半導体素子６が第２基板５の長尺方向に略等間隔で並べられて設けられている。なお、各半導体素子６としては、例えば高周波半導体素子等を用いる。
【００１９】
これらの第１基板４及び第２基板５は、半導体パッケージ１の特性インピーダンスに入出力インピーダンスを整合するため、すなわちインピーダンス整合を取るため、各半導体素子６の表面と各整合コンデンサ７ａ、７ｂの表面とを同じ平面上に位置付け、線材１１ａ〜１１ｆの長さをできるだけ短くしている。
【００２０】
第１整合コンデンサ７ａ及び第２整合コンデンサ７ｂは、長方形の板状にそれぞれ形成されている。これらの第１整合コンデンサ７ａ及び第２整合コンデンサ７ｂは、第２基板５の両側にそれぞれ位置付けられ、その第２基板５に近接させて第１基板４上に設けられている。第１整合コンデンサ７ａ及び第２整合コンデンサ７ｂの長尺方向の長さは、第１基板４の長尺方向の長さと略同じである。なお、第１整合コンデンサ７ａ及び第２整合コンデンサ７ｂとしては、例えばセラミックコンデンサ等を用いる。
【００２１】
第１整合基板８ａ及び第２整合基板８ｂは、長方形の板状にそれぞれ形成されている。これらの第１整合基板８ａ及び第２整合基板８ｂは、第１基板４の両側にそれぞれ位置付けられ、その第１基板４に近接させてベース基板２上に設けられている。第１整合基板８ａ及び第２整合基板８ｂの長尺方向の長さは、第１基板４の長尺方向の長さと略同じである。
【００２２】
第１接栓９ａは、それぞれ積層された２つの接栓部材１２ａ、１２ｂから構成されている。第２接栓９ｂも、それぞれ積層された２つの接栓部材１２ｃ、１２ｄから構成されている。これらの接栓部材１２ａ〜１２ｄが、各開口部３ａ、３ｂを塞ぐようにベース基板２上に設けられている。各開口部３ａ、３ｂは、それぞれ対向させてフレーム３に形成されている。なお、各接栓部材１２ａ、１２ｂとしては、例えば誘電体等を用いる。
【００２３】
また、第１接栓９ａのベース基板２側の接栓部材１２ａの上面には、線路導体（図示せず）が形成されている。この線路導体が線材１１ｅと第１リード線１０ａとを電気的に接続している。また、第２接栓９ｂのベース基板２側の接栓部材１２ｃの上面にも、線路導体（図示せず）が形成されている。この線路導体が線材１１ｆと第２リード線１０ｂとを電気的に接続している。
【００２４】
ベース基板２と第１基板４とは拡散接合により接合されている。同様に、第１基板４と第２基板５とは拡散接合により接合されている。ここで、拡散接合とは、材料同士を融点以下の温度に加熱して加圧密着させ、互いの原子の相互拡散により固相のまま接合する接合方法である。
【００２５】
図４に示すように、減圧プレス機を用いる拡散接合では、減圧プレス機内の設置台２１にベース基板２が設置され、そのベース基板２上に第１基板４及び第２基板５が順次積層される。その後、所定の条件（温度や圧力等）に基づいて減圧プレスが実行される。
【００２６】
このとき、第１基板４及び第２基板５は、各加圧部材２２ａ、２２ｂ、２２ｃによって所定の圧力で加圧される。ここで、各加圧部材２２ａ、２２ｃは第１基板４に当接し、その第１基板４をベース基板２の方向へ押圧し、加圧部材２２ｂは第２基板５の上面に当接し、その第２基板５をベース基板２の方向へ押圧する。これに応じて、第１基板４はベース基板２に加圧密着し、第２基板５は第１基板４に加圧密着する。これにより、第１基板４はベース基板２に接合され、第２基板５は第１基板４に接合される。
【００２７】
なお、第１基板４及び第２基板５としては、平板から所定の大きさに切り出された板材を用いる。この板材は面取りされていてもよい。なお、平板から所定の大きさに部材を切り出す場合には、切り出し用の切削刃により切り出された板材が自動的に面取りされた状態になっていることもある。
【００２８】
この第２基板５が第１基板４に積層され、前述の拡散接合により密着固定される。これにより、第２基板５の各第１整合コンデンサ７ａ及び第２整合コンデンサ７ｂ側の両側面が第１基板４の表面に対して略直角となり、第２基板５の各コーナー部５ａ、５ｂ（図３参照）の曲率は十分に小さく、すなわち目標値Ｒ０．０２ｍｍより小さい値（例えば、Ｒ０．０１ｍｍ）となる。ここで、第２基板５のコーナー部５ａ、５ｂとは、第２基板５が第１基板４と接触する接触面の両端に位置する部分である。
【００２９】
以上説明したように、本発明の実施の形態によれば、複数の半導体素子６が載置される第２基板５を第１基板４上に設けることにより、第１基板４と第２基板５とのコーナー部５ａ、５ｂの曲率が十分に小さく、すなわち目標値Ｒ０．０２ｍｍより小さい値（例えば、Ｒ０．０１ｍｍ）となる。これにより、各半導体素子６と各整合コンデンサ７ａ、７ｂとを十分に近づけて設けることが可能になり、それらの隙間が小さくなるので、各線材１１ａ、１１ｂの長さは短くなり、容易にインピーダンス整合を取ることができる。その結果として、シミュレーションにより得られた所望の高周波特性を容易に得ることができる。
【００３０】
さらに、第１基板４上に第２基板５を積層するだけでよく、エッチング加工、めっき加工及び切削加工等のように複雑な製造工程を必要とせず、製造コストを抑えることが可能であり、その容易な製造工程は大量生産に適している。
【００３１】
加えて、第１基板４と第２基板５とを拡散接合により接合することによって、ロウ付けの接合に比べ、ロウ材等の熱抵抗が高い物質が第１基板４と第２基板５との間に設けられなくなるので、熱抵抗を低くすることができる。その結果として、半導体パッケージ１の放熱性が向上し、半導体素子６の特性の低下を防止することができる。
【００３２】
また、第１基板４上に第２基板５を拡散接合により接合して設け、第２基板５上に各半導体素子６を設け、第２基板５を挟むように第２基板２に近接させて第１基板４上に各整合コンデンサ７ａ、７ｂをそれぞれ設け、各半導体素子６と各整合コンデンサ７ａ、７ｂとを各線材１１ａ、１１ｂにより電気的にそれぞれ接続することによって、各半導体素子６と各整合コンデンサ７ａ、７ｂとを十分に近づけて設けることが可能になり、それらの隙間が小さくなるので、各線材１１ａ、１１ｂの長さは短くなり、容易にインピーダンス整合を取ることができる。さらに、第１基板４上に第２基板５を拡散接合により接合するだけでよく、エッチング加工、めっき加工及び切削加工等のように複雑な製造工程を必要としないので、製造コストを抑え、大量生産に適した製造方法を提供することができる。
【００３３】
（他の実施の形態）
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【００３４】
例えば、前述の実施の形態においては、第１基板４とベース基板２との接合と、第２基板５と第１基板４との接合を同時に行うようにしているが、これに限るものではなく、それらの接合のどちらか一方を先に行い、その後、もう一方を行うようにしてもよい。
【００３５】
また、前述の実施の形態においては、複数の加圧部材２２ａ、２２ｂ、２２ｃを用いて拡散接合を行っているが、これに限るものではなく、例えば、第１基板４及び第２基板５をベース基板２の方向へ同時に加圧する１つの加圧部材を用いて拡散接合を行うようにしてもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の一形態に係る半導体パッケージの概略構成を示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】図２の一部を拡大して示す拡大図である。
【図４】図１及び図２に示す半導体パッケージの製造工程の一部を示す側面図である。
【図５】本発明の先行技術に係る半導体パッケージの一部を拡大して示す断面図である。
【符号の説明】
【００３７】
１…半導体パッケージ、４…第１基板、５…第２基板、６…半導体素子、７ａ…第１整合コンデンサ、７ｂ…第２整合コンデンサ、１１ａ，１１ｂ…線材
【図１】
2007258369.tif 000003
【図２】
2007258369.tif 000004
【図３】
2007258369.tif 000005
【図４】
2007258369.tif 000006
【図５】
2007258369.tif 000007