(57)【要約】【課題】待ち時間インストラクション実行途中に割り込み処理が走っても、この待ち時間インストラクションの実行時間が影響を受けない演算装置およびそれを備えたドライブ制御装置を提供する。【解決手段】待ち時間インストラクション１の実行時にフリーランタイマ３の値をレジスタ４に記憶し、現在のフリーランタイマ３の値からレジスタ４に記憶したフリーランタイマの値を減じた減算値を求め、減算値と待ち時間インストラクション１のオペランドのクロック数とを比較し、減算値が待ち時間インストラクション１のオペランドのクロック数以上になった時に待ち時間インストラクション１を終了するインストラクション解釈・実行部２を備えた。【選択図】図１
2007193522.tif 000002
【特許請求の範囲】
【請求項１】
クロック数をオペランドとして持つ待ち時間インストラクション（１）と、
クロックが供給されているフリーランタイマ（３）と、
前記フリーランタイマ（３）の値を保存するレジスタ（４）と、
を備えた演算装置において、
前記待ち時間インストラクション（１）の実行時に前記フリーランタイマ（３）の値を前記レジスタ（４）に記憶し、
現在のフリーランタイマ（３）の値から前記レジスタ（４）に記憶したフリーランタイマの値を減じた減算値を求め、
前記減算値と前記待ち時間インストラクション（１）のオペランドのクロック数とを比較し、前記減算値が前記待ち時間インストラクション（１）のオペランドのクロック数以上になった時に前記待ち時間インストラクション（１）を終了するインストラクション解釈・実行部（２）を備えたことを特徴とする演算装置。
【請求項２】
請求項１記載の演算装置を備えたドライブ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、組込み機器を制御するため、待ち時間設定が要求される演算装置およびそれを備えたドライブ制御装置に関する。
【背景技術】
【０００２】
待ち時間設定を行なうために、従来の演算装置は、外部回路を付加している（例えば、特許文献１参照）。また、待ち時間設定のためのインストラクションを使用しているものもある（例えば、特許文献２参照）。
【０００３】
図５は、従来技術を示す演算装置の時間設定のためのインストラクションの実行タイミング図であり、（ａ）は割り込みが入らない場合、（ｂ）は割込みがはいる場合を示している。
図５において、Ｔ２０は割り込み処理がはいらない場合のＮＯＰ命令ｎ回実行の処理時間、Ｔ２１は割り込み処理が入る場合の割り込み処理の実行タイミング、Ｔ２２は割り込み処理がはいる場合のＮＯＰ命令ｎ回実行の処理時間である。図５に示すように、割り込みがＴ２１ではいる場合にはその影響を受けて、Ｔ２２＞Ｔ２０、すなわち処理時間が延びている。
このように、従来の演算装置は、外部回路を付加しているか、待ち時間設定のためのインストラクションを使用している。
【特許文献１】特開平４−８５６２５号公報（第4頁、第１−２図）
【特許文献２】特開平４−２７５６０３号公報（第6頁、第５図）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
リアルタイム制御を行なう組込みシステム、例えば、サーボ制御装置やインバータ制御装置などのドライブ制御装置の演算装置では、指定された時間で実行する待ち時間インストラクションがあれば便利である。しかしながら、外部回路を使用した従来の待ち時間設定方法を用いた演算装置は、待ち時間中は割込み処理が実行できないという問題があった。また、待ち時間設定のためのインストラクションを使用した従来の演算装置は割込みがはいると正しい待ち時間設定ができないという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、待ち時間中でも割込み処理が実行でき、待ち時間途中に割込み処理が入っても正しい待ち時間設定を可能とする演算装置およびそれを備えることにより不揮発メモリへの多量のデータ書込み処理を効率よくできるドライブ制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記問題を解決する為、請求項１に記載の発明は、クロック数をオペランドとして持つ待ち時間インストラクションと、クロックが供給されているフリーランタイマと、前記フリーランタイマの値を保存するレジスタと、を備えた演算装置において、前記待ち時間インストラクションの実行時に前記フリーランタイマの値を前記レジスタに記憶し、現在のフリーランタイマの値から前記レジスタに記憶したフリーランタイマの値を減じた減算値を求め、前記減算値と前記待ち時間インストラクションのオペランドのクロック数とを比較し、前記減算値が前記待ち時間インストラクションのオペランドのクロック数以上になった時に前記待ち時間インストラクションを終了するインストラクション解釈・実行部を備えたことを特徴とするものである。
また、請求項２に記載の発明は、請求項１記載の演算装置を備えたことを特徴としているドライブ制御装置である。
【発明の効果】
【０００６】
請求項１に記載の発明によると、待ち時間中でも割込み処理が実行でき、待ち時間計測はフリーランタイマで行なうので、計測途中に入る割り込み処理の影響を受けることもなく正しく時間待ちを行なうことができる。
また、請求項２に記載の発明によると、請求項１に記載の演算装置を備えることにより、不揮発メモリへの多量のデータ書込み処理を効率よくできるドライブ制御装置を得ることができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の具体的実施例について、図に基づいて説明する。
【実施例１】
【０００８】
図１は、本発明を示す演算装置の構成図である。
図１において、１は待ち時間インストラクション、２はインストラクション解釈・実行部、３はフリーランタイマでありクロックが供給されている。４はフリーランタイマの値を記憶するレジスタである。
本発明の特徴とする点は以下のとおりである。
すなわち、待ち時間インストラクション１の実行時に前記フリーランタイマ３の値を前記レジスタ４に記憶し、現在のフリーランタイマ３の値からレジスタ４に記憶したフリーランタイマの値を減じた減算値を求め、減算値と待ち時間インストラクション１のオペランドのクロック数とを比較し、該減算値が待ち時間インストラクション１のオペランドのクロック数以上になった時に待ち時間インストラクション１を終了するインストラクション解釈・実行部２を備えるようにしている点である。
【０００９】
図２は、本発明の演算装置における待ち時間インストラクション１の処理のフローチャートである。
以下、図２を用いて本発明の演算装置のインストラクション解釈・実行部２における待ち時間インストラクション１の処理手順について説明する。
先ず、ステップＳＴ１にて待ち時間インストラクション１の実行時にフリーランタイマ３の値をレジスタ４へ記憶しておき、その後、ステップＳＴ２でフリーランタイマ３とレジスタ４の差が待ち時間インストラクション１のオペランドであるクロック数以上であるかどうかを監視する。クロック数以上という条件が成立すれば待ち時間インストラクション１を終了する。
【００１０】
ここで、待ち時間インストラクション１の実行中に割り込み処理がはいる場合と、はいらない場合の待ち時間インストラクション１の実行時間について説明する。
先ず、待ち時間インストラクション１の実行中に割り込み処理がはいらない場合について説明する。
図３は、本発明を示す割込みがはいらない場合の待ち時間インストラクション１の実行タイミング図である。
図３において、Ｙはフリーランタイマの値の推移を示す。Ｔ１は待ち時間インストラクション１の実行時間、Ｔ２は待ち時間インストラクション１がインストラクション解釈・実行部２により解釈され処理が開始されるのに要する時間、Ｔ３は処理が終了してからの後処理時間、Ｔ４はステップＳＴ１の実行タイミング、Ｔ５はステップＳＴ２の実行期間、Ａはレジスタ４に記憶される値、Ｂは待ち時間インストラクション１のオペランドに相当する値である。
次に、待ち時間インストラクション１の実行中に割り込み処理がはいる場合について説明する。
図４は、本発明を示す割り込みがはいる場合の待ち時間インストラクション１の実行タイミング図である。図４において、Ｔ２１は割り込み処理実行タイミングである。なお、図４において図３と同じ説明符号のものは図３と同じ要素であるものとし、その説明は省略する。
図４から判るように、割り込み処理の有無によってフリーランタイマの値の推移Ｙの動作は影響を受けることはないため、待ち時間インストラクション１の実行時間Ｔ１は図３の時と変わらない。
【００１１】
以上述べたように本実施例に係る演算装置は、待ち時間インストラクション１の処理がフリーランタイマ値をレジスタ４に記憶し、その後のフリーランタイマ３の増分を監視することにより待ち時間計測を行うようにしており、フリーランタイマ３は割り込み処理がはいっても動き続けるため、待ち時間インストラクション１の実行時間は割り込み処理の有無にかかわらず変化しないので、割り込み処理の影響を受けることもなく待ち時間設定を行なうことができる。
【００１２】
電動機を駆動制御するサーボ制御装置やインバータ制御装置などのドライブ制御装置はパラメータ値等を保存するためにＥＥＲＯＭ（不揮発メモリ）を使用しており、その書き込み処理装置として本実施例に係る演算装置を備えることにより、効率的に書き込みを行なうことが可能となる。
【産業上の利用可能性】
【００１３】
本発明は、リアルタイム制御を行なう組込みシステム、例えば、サーボ制御装置やインバータ制御装置などのドライブ制御装置の演算装置における、不揮発メモリへの多量のデータ書込み処理に有効である。不揮発メモリへデータを書き込む処理においては、ひとつのデータの書き込み処理を行なった後、次のデータ書込みまで一定以上の時間を置かねばならない。これに本発明を適用すれば、待ち時間が割り込み処理で無駄に延びることなく、効率的に書き込みを行なうことができる。書き込むデータが多量であるほど本発明による効果は大きくなる。
【図面の簡単な説明】
【００１４】
【図１】本発明を示す演算装置の構成図
【図２】本発明の演算装置における待ち時間インストラクション１の処理のフローチャート
【図３】本発明を示す割込みがはいらない場合の待ち時間インストラクション１の実行タイミング図
【図４】本発明を示す割り込みがはいる場合の待ち時間インストラクション１の実行タイミング図
【図５】従来技術を示す演算装置の時間設定のためのインストラクションの実行タイミング図
【符号の説明】
【００１５】
１  待ち時間インストラクション
２  インストラクション解釈・実行部
３  フリーランタイマ
４  レジスタ
【図１】
2007193522.tif 000003
【図２】
2007193522.tif 000004
【図３】
2007193522.tif 000005
【図４】
2007193522.tif 000006
【図５】
2007193522.tif 000007