(57)【要約】【課題】ＬＳＩテスタの分解能を超える高分解能な多ビットのＤ／Ａ変換器に対して、高精度な保証を実現するＤ／Ａ変換器とその測定方法を提供する。【解決手段】ｎビットのデジタル入力に対して個別に対応したｎ個の電流源で得られたアナログ出力電流を加算する電流加算型のＤ／Ａ変換器の特性検査方法であって、連続する入力ビットの電流源どうしが束ねられる状態でｎ個の電流源を複数に分割して複数の電流源群Ｉ1 〜Ｉ4 を形成し、各電流源群Ｉ1 〜Ｉ4 ごとに測定器Ｔ1 〜Ｔ4 を接続して個別的にアナログ出力電流を測定し、測定された電流源群ごとのアナログ出力電流を加算することにより、Ｄ／Ａ変換器の特性を検査する。各測定器では、細かい分解能を持つ測定レンジでアナログ出力電流が測定できるため、多ビットのＤ／Ａ変換器の下位ビット変化によるアナログ出力変化を精度良く確認できる。【選択図】図１
2007060503.tif 000002
【特許請求の範囲】
【請求項１】
ｎビットのデジタル入力に対して個別に対応したｎ個の電流源で得られたアナログ出力電流を加算する電流加算型のＤ／Ａ変換器の特性検査方法であって、
連続する入力ビットの電流源どうしが束ねられる状態で前記ｎ個の電流源を複数に分割して複数の電流源群を形成し、各電流源群ごとに測定器を接続して個別的にアナログ出力電流を測定し、測定された電流源群ごとのアナログ出力電流を加算することにより、Ｄ／Ａ変換器の特性を検査するＤ／Ａ変換器の特性検査方法。
【請求項２】
ｎビットのデジタル入力に対して個別に対応したｎ個の電流源で得られたアナログ出力電流を加算する電流加算型のＤ／Ａ変換器の特性検査方法であって、
各電流源の出力端子の隣接するものどうし間にそれぞれアナログスイッチを介在させ、
連続する入力ビットの電流源どうしが束ねられる状態で前記ｎ個の電流源を複数に分割して複数の電流源群を形成するに際して、Ｄ／Ａ変換器の最大出力値、分解能および測定器側の分解能に対して最適な電流源の組み合わせとなるように、前記アナログスイッチ群を外部から制御するＤ／Ａ変換器の特性検査方法。
【請求項３】
前記アナログスイッチ群を外部から制御することにより、ｎビットのデジタル入力のうち任意の連続する１つ以上のビットに対応する電流源の出力を束ねて複数の電流源群を形成する工程と、
次いで前記電流源群それぞれのアナログ出力電流を測定する工程と、
次いで前記電流源群それぞれの構成から対応する閾値を算出する工程と、
次いで前記アナログ出力電流の測定値と前記閾値から故障経路を検出する工程とを備える請求項２に記載のＤ／Ａ変換器の特性検査方法。
【請求項４】
ｎビットのデジタル入力に対し、それぞれに対応したｎ個の電流源によって構成されたＤ／Ａ変換器であって、
前記ｎ個の電流源のうち最下位ビットから連続したｘビット分の電流源の出力どうしが束ねられた下位ビット分の電流源群と、
前記ｎ個の電流源のうち残りの（ｎ−ｘ）ビット分の電流源の出力どうしが束ねられた上位ビット分の電流源群と、
前記下位ビット分の電流源群の出力端子と下位ビット側の測定用アナログ出力部との間に介在された第１のアナログスイッチと、
前記下位ビット分の電流源群の出力端子と実使用アナログ出力部との間に介在された第２のアナログスイッチと、
前記上位ビット分の電流源群の出力と前記実使用アナログ出力部との間に介在された第３のアナログスイッチと、
前記上位ビット分の電流源群の出力端子と上位ビット側の測定用アナログ出力部との間に介在された第４のアナログスイッチとを備え、
前記第１から第４のアナログスイッチは同一仕様であるＤ／Ａ変換器。
【請求項５】
ｎビットのデジタル入力に対し、それぞれに対応したｎ個の電流源によって構成されたＤ／Ａ変換器であって、
前記ｎ個の電流源のうち最下位ビットから連続したｘビット分の電流源の出力どうしが束ねられた下位ビット分の電流源群と、
前記ｎ個の電流源のうち残り（ｎ−ｘ）ビット分の電流源の出力どうしが束ねられた上位ビット分の電流源群と、
前記下位ビット分の電流源群の出力端子とグランドとの間に介在された第１のアナログスイッチと、
前記下位ビット分の電流源群の出力端子とアナログ出力部との間に介在された第２のアナログスイッチと、
前記上位ビット分の電流源群の出力端子と前記アナログ出力部との間に介在された第３のアナログスイッチと、
前記上位ビット分の電流源群の出力端子とグランドとの間に介在された第４のアナログスイッチとを備え、
前記第１から第４のアナログスイッチは同一仕様であるＤ／Ａ変換器。
【請求項６】
デジタル入力がアクティブのときに電流を出力する第１の電流出力部と、前記デジタル入力がインアクティブのときに電流を出力する第２の電流出力部とを備える電流源を、ｎビットのデジタル入力に対し各ビットに１個ずつ対応させて構成されたＤ／Ａ変換器において、
前記ｎ個の電流源の前記第１の電流出力部は実使用アナログ出力部に接続され、前記ｎ個の電流源のうち最下位ビットからｘビット分の電流源の前記第２の電流出力部は下位ビット側の測定用アナログ出力部に接続され、前記ｎ個の電流源のうち残り（ｎ−ｘ）ビット分の電流源の前記第２の電流出力部は上位ビット側の測定用アナログ出力部に接続されているＤ／Ａ変換器。
【請求項７】
デジタル入力がアクティブのときで且つ実使用時に電流を出力する第１の電流出力部と、前記デジタル入力がアクティブのときで且つ測定時に電流を出力する第２の電流出力部と、前記デジタル入力がインアクティブで且つ測定時に電流を出力する第３の電流出力部とを備える電流源を、ｎビットのデジタル入力に対し各ビットに１個ずつ対応させて構成されたＤ／Ａ変換器において、
前記ｎ個の電流源の前記第１の電流出力部は実使用アナログ出力部に接続され、前記ｎ個の電流源のうち最下位ビットからｘビット分の電流源の前記第２の電流出力部は下位ビット側の測定用アナログ出力部に接続され、前記ｎ個の電流源のうち残り（ｎ−ｘ）ビット分の電流源の前記第２の電流出力部は上位ビット側の測定用アナログ出力部に接続され、前記ｎ個の電流源の前記第３の電流出力部はグランドに接続されているＤ／Ａ変換器。
【請求項８】
ｎビットのデジタル入力に対して個別に対応したｎ個の電流源で得られたアナログ出力電流を加算する電流加算型に構成され、連続する入力ビットの電流源どうしが束ねられる状態で前記ｎ個の電流源を複数に分割して複数の電流源群を形成し、各電流源群ごとにアナログ出力部を有するＤ／Ａ変換器であって、
前記各アナログ出力部にはＩＯパッドが形成されているとともに、延長して基板パターンまたはワイヤリングを介して１つの出力端子に束ねられているＤ／Ａ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流加算型のＤ／Ａ変換器およびその特性検査方法に関するものである。
【背景技術】
【０００２】
通常、半導体装置に内蔵される電流加算型のｎビットＤ／Ａ変換器は、デジタル入力端子ｎ本とアナログ出力部１本で構成され、ｎビットのデジタル入力に対して個別に対応したｎ個の電流源で得られたアナログ出力電流を加算することにより、ビット全体のデジタル入力に対応した本来のアナログ出力値が得られる。
【０００３】
図１４は、従来のＤ／Ａ変換器を示す。１はＤ／Ａ変換器のデジタル入力部、２はコア回路部、ｉ1 ，ｉ2 …ｉn は各ビットに対応した電流源、３はアナログ出力部、Ｔはアナログ出力電流の測定器である。
【０００４】
１ステップずつ変化させたデジタル入力データをデジタル入力部１に入力し、各ビットに対応した電流源ｉ1 ，ｉ2 …ｉn から出力されるアナログ出力電流が加算され、ｎビットのデジタル入力に対応したアナログ出力電流としてアナログ出力部３に出力され、測定器Ｔで確認する。デジタル入力部１よりゼロコードからフルコードまでの全てのデジタル値を入力し、各デジタル入力値に対応するアナログ出力電流を測定器Ｔで測定した結果より、Ｄ／Ａ変換器の特性を確認する。
【特許文献１】特開平９−２０００５１号公報（第３−５頁、第３−７図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のＤ／Ａ変換器では、入力ビット分のデジタル入力端子と１本のアナログ出力部で構成され、測定はアナログ出力部をＬＳＩテスタの測定器に接続し、デジタル入力データを１ステップずつ変化させ、Ｄ／Ａ変換器のゼロコードからフルコードまでの動作を一定の測定レンジを用いて確認していた。
【０００６】
しかしながら、ＬＳＩテスタの測定レンジをＤ／Ａ変換器のゼロコードからフルコードまでを動作させたときのアナログ出力電流の最大値に対応させることから、Ｄ／Ａ変換器の多ビット化に伴い、テスタの測定レンジの分解能がアナログ出力の必要な分解能に対して不足するおそれがある。そのため、下位ビット変化に対するアナログ出力値変化を測定するのに十分な分解能が得られなくなり、測定精度が劣化する。さらに、ＬＳＩテスタの分解能以上に高分解能な多ビットのＤ／Ａ変換器に対して保証可能な精度を向上させるためには、高分解能アナログオプションが搭載されたＬＳＩテスタの開発が必要となる。
【０００７】
本発明は、上記従来の問題点を解決し、ＬＳＩテスタの分解能を超える高分解能な多ビットのＤ／Ａ変換器に対する保証可能な精度を向上させることを目的とする。
【課題を解決するための手段】
【０００８】
本発明によるＤ／Ａ変換器の特性検査方法は、ｎビットのデジタル入力に対して個別に対応したｎ個の電流源で得られたアナログ出力電流を加算する電流加算型のＤ／Ａ変換器の特性検査方法であって、
連続する入力ビットの電流源どうしが束ねられる状態で前記ｎ個の電流源を複数に分割して複数の電流源群を形成し、各電流源群ごとに測定器を接続して個別的にアナログ出力電流を測定し、測定された電流源群ごとのアナログ出力電流を加算することにより、Ｄ／Ａ変換器の特性を検査することを特徴とするものである。ここで、ｎは２以上の任意の整数である。
【０００９】
この構成において、ｎビットのデジタル入力の個数はｎであるが、このｎ個のデジタル入力の１つずつに１つずつの電流源が対応している。電流源は合計でｎ個ある。ここまでは従来と変わらない。ｎ個の電流源をその出力側でグルーブ分けする。つまり、ｎ個あるアナログ出力電流をグルーブ分けする。そのグルーブ分けの仕方は、連続する入力ビットに対応した複数の電流源がひとまとまりになるようなグルーブ分けである。例えば、ｎ＝１６ビットとして、デジタル入力のデータ列がＤ０，Ｄ１，Ｄ２，Ｄ３，Ｄ４，…Ｄ１５と連続した１６個のデータとする。これを例えば４分割する場合に、連続する４つの入力データ（Ｄ０，Ｄ１，Ｄ２，Ｄ３）に対応する４つの電流源を第１の電流源群とし、次に連続する４つの入力データ（Ｄ４，Ｄ５，Ｄ６，Ｄ７）に対応する４つの電流源を第２の電流源群とし、次に連続する４つの入力データ（Ｄ８，Ｄ９，Ｄ１０，Ｄ１１）に対応する４つの電流源を第３の電流源群とし、次に連続する４つの入力データ（Ｄ１２，Ｄ１３，Ｄ１４，Ｄ１５）に対応する４つの電流源を第４の電流源群とするといった具合である。ただし、必ずしも均等に分割する必要はない。そして、第１の電流源群のアナログ出力電流は第１の測定器で測定し、第２の電流源群のアナログ出力電流は第２の測定器で測定し、第３の電流源群のアナログ出力電流は第３の測定器で測定し、第４の電流源群のアナログ出力電流は第４の測定器で測定する。各測定器では、各アナログ出力電流の最大値に対応した測定レンジを用いて測定する。測定された電流源群ごとのアナログ出力電流を加算することにより、ビット全体のデジタル入力に対応した本来のアナログ出力値が得られる。従来の場合は、ｎ個のアナログ出力電流を１つに束ねた上で１つの測定器で測定していた。このため、その分解能は粗なる状態であった。これに対して、本構成では、測定器がｋ個あり、１つずつの測定器は例えばｎ／ｋ個のアナログ出力電流を１つに束ねたものだけを測定すればよいので、その分解能は密なるものとなる。すなわち、細かい分解能を持つ測定レンジでアナログ出力電流が測定できるため、ＬＳＩテスタの分解能を超える高分解能な多ビットのＤ／Ａ変換器の下位ビット変化によるアナログ出力変化を精度良く確認できる。したがって、分割数を増やすことだけで対応でき、高分解能を有するテスタを用いることなく、Ｄ／Ａ変換器の高精度な特性検査方法を実現できる。
【００１０】
また、本発明によるＤ／Ａ変換器の特性検査方法は、ｎビットのデジタル入力に対して個別に対応したｎ個の電流源で得られたアナログ出力電流を加算する電流加算型のＤ／Ａ変換器の特性検査方法であって、
各電流源の出力端子の隣接するものどうし間にそれぞれアナログスイッチを介在させ、
連続する入力ビットの電流源どうしが束ねられる状態で前記ｎ個の電流源を複数に分割して複数の電流源群を形成するに際して、Ｄ／Ａ変換器の最大出力値、分解能および測定器側の分解能に対して最適な電流源の組み合わせとなるように、前記アナログスイッチ群を外部から制御することを特徴とするものである。
【００１１】
この場合も上記と同様に、複数の電流源を電流源群に分け、それぞれに測定器を接続して、各電流源群からのアナログ出力電流をそれぞれ適正な測定レンジを用いて測定し、加算するので、多ビットのＤ／Ａ変換器の下位ビット変化によるアナログ出力変化を精度良く確認でき、高分解能を有するテスタを用いることなく、Ｄ／Ａ変換器の高精度な特性検査方法を実現できる。加えて、電流源群からのアナログ出力電流を合流させて共通の測定器に入力するのであるが、合流させる複数の電流源としてどこからどこまでの電流源とするかをアナログスイッチによって調整することが可能である。ある測定器に対する電流源群と別の測定器に対する電流源群との境界に位置するアナログスイッチはＯＦＦとする。これにより、Ｄ／Ａ変換器と測定器との分解能の対比関係において最適な電流源の組み合わせのアナログ出力とすることができる。その結果、Ｄ／Ａ変換器の特性検査をより高精度なものにすることができる。
【００１２】
上記において、
前記アナログスイッチ群を外部から制御することにより、ｎビットのデジタル入力のうち任意の連続する１つ以上のビットに対応する電流源の出力を束ねて複数の電流源群を形成する工程と、
次いで前記電流源群それぞれのアナログ出力電流を測定する工程と、
次いで前記電流源群それぞれの構成から対応する閾値を算出する工程と、
次いで前記アナログ出力電流の測定値と前記閾値から故障経路を検出する工程とを備えるものとする。
【００１３】
これによれば、Ｄ／Ａ変換器の故障時に、その故障経路を検出することが可能となる。
【００１４】
また、本発明によるＤ／Ａ変換器は、
ｎビットのデジタル入力に対し、それぞれに対応したｎ個の電流源によって構成されたＤ／Ａ変換器であって、
前記ｎ個の電流源のうち最下位ビットから連続したｘビット分の電流源の出力どうしが束ねられた下位ビット分の電流源群と、
前記ｎ個の電流源のうち残りの（ｎ−ｘ）ビット分の電流源の出力どうしが束ねられた上位ビット分の電流源群と、
前記下位ビット分の電流源群の出力端子と下位ビット側の測定用アナログ出力部との間に介在された第１のアナログスイッチと、
前記下位ビット分の電流源群の出力端子と実使用アナログ出力部との間に介在された第２のアナログスイッチと、
前記上位ビット分の電流源群の出力と前記実使用アナログ出力部との間に介在された第３のアナログスイッチと、
前記上位ビット分の電流源群の出力端子と上位ビット側の測定用アナログ出力部との間に介在された第４のアナログスイッチとを備え、
前記第１から第４のアナログスイッチは同一仕様とされているものである。ここで、実使用アナログ出力部とは当該のＤ／Ａ変換器の実使用でのアナログ出力部のことであり、測定用アナログ出力部とはそれに測定器を接続する部分のことである。また、ｘは１以上の任意の整数である。ただし、ｘ＜ｎである。
【００１５】
これは、実使用時と測定時とで生じる可能性のある精度誤差を軽減するものである。実使用時には、第１のアナログスイッチと第４のアナログスイッチをＯＦＦにし、第２のアナログスイッチと第３のアナログスイッチとをＯＮにする。測定時には、下位ビット側の測定用アナログ出力部と上位ビット側の測定用アナログ出力部にそれぞれ測定器を接続し、第１のアナログスイッチと第４のアナログスイッチをＯＮにし、第２のアナログスイッチと第３のアナログスイッチとをＯＦＦにする。この場合も上記と同様に、アナログ出力の電流源を下位ビット分と上位ビット分とに分けて電流源群とし、それぞれに測定器を接続して、各電流源群からのアナログ出力電流を各電流源群の最大値に対応した測定レンジを用いて測定し、加算するので、Ｄ／Ａ変換器の特性を精度良く確認することが可能となる。加えて、測定時には、下位ビット分の電流源群と下位ビット側の測定用アナログ出力部との間にも、上位ビット分の電流源群と上位ビット側の測定用アナログ出力部との間にも、それぞれアナログスイッチが介在された状態にある一方、実使用時には、下位ビット分の電流源群と実使用アナログ出力部との間にも、上位ビット分の電流源群と実使用アナログ出力部との間にも、それぞれアナログスイッチが介在された状態にあって、アナログ出力電流に対する負荷抵抗を測定時と実使用時とで互いに等しくすることができる。その結果、実使用時と測定時との間でのＤ／Ａ変換器の精度誤差を軽減することができる。
【００１６】
また、本発明によるＤ／Ａ変換器は、
ｎビットのデジタル入力に対し、それぞれに対応したｎ個の電流源によって構成されたＤ／Ａ変換器であって、
前記ｎ個の電流源のうち最下位ビットから連続したｘビット分の電流源の出力どうしが束ねられた下位ビット分の電流源群と、
前記ｎ個の電流源のうち残り（ｎ−ｘ）ビット分の電流源の出力どうしが束ねられた上位ビット分の電流源群と、
前記下位ビット分の電流源群の出力端子とグランドとの間に介在された第１のアナログスイッチと、
前記下位ビット分の電流源群の出力端子とアナログ出力部との間に介在された第２のアナログスイッチと、
前記上位ビット分の電流源群の出力端子と前記アナログ出力部との間に介在された第３のアナログスイッチと、
前記上位ビット分の電流源群の出力端子とグランドとの間に介在された第４のアナログスイッチとを備え、
前記第１から第４のアナログスイッチは同一仕様とされているものである。ここで、アナログ出力部は、実使用時にも測定時にも使用される。ｎ，ｘについては、上記と同様である。
【００１７】
実使用時には、第１のアナログスイッチと第４のアナログスイッチをＯＦＦにし、第２のアナログスイッチと第３のアナログスイッチとをＯＮにする。測定時には、アナログ出力部に測定器を接続する。そして、下位ビット分の電流源群のアナログ出力を測定するときは、第１のアナログスイッチをＯＦＦにするとともに第２のアナログスイッチをＯＮにして下位ビット分の電流源群の出力端子を測定器に接続し、さらに、第３のアナログスイッチをＯＦＦにするとともに第４のアナログスイッチをＯＮにして上位ビット分の電流源群の出力端子をグランドに接続する。逆に、上位ビット分の電流源群のアナログ出力を測定するときは、第４のアナログスイッチをＯＦＦにするとともに第３のアナログスイッチをＯＮにして上位ビット分の電流源群の出力端子を測定器に接続し、さらに、第２のアナログスイッチをＯＦＦにするとともに第１のアナログスイッチをＯＮにして下位ビット分の電流源群の出力端子をグランドに接続する。これによれば、測定時の電流消費を実使用時と同じにして、測定の精度アップを図ることができる。併せて、測定専用にアナログ出力部を設ける必要がなくて出力端子数を少なく抑えることができ、１チップ設計のフロアプラン、チップサイズやパッケージ選定においてコスト面、設計容易性が有利になる。
【００１８】
また、本発明によるＤ／Ａ変換器は、
デジタル入力がアクティブのときに電流を出力する第１の電流出力部と、前記デジタル入力がインアクティブのときに電流を出力する第２の電流出力部とを備える電流源を、ｎビットのデジタル入力に対し各ビットに１個ずつ対応させて構成されたＤ／Ａ変換器において、
前記ｎ個の電流源の前記第１の電流出力部は実使用アナログ出力部に接続され、前記ｎ個の電流源のうち最下位ビットからｘビット分の電流源の前記第２の電流出力部は下位ビット側の測定用アナログ出力部に接続され、前記ｎ個の電流源のうち残り（ｎ−ｘ）ビット分の電流源の前記第２の電流出力部は上位ビット側の測定用アナログ出力部に接続された構成となっている。
【００１９】
これによれば、実使用時はｎ個の電流源のすべての第１の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して実使用アナログ出力部に接続するとともに、すべての第２の電流出力部はグランドに接続し、測定時にはすべての第１の電流出力部をグランドに接続するとともに、最下位ビットからｘビット分の電流源の第２の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して下位ビット側の測定用アナログ出力部に接続し、残り（ｎ−ｘ）ビット分の電流源の第２の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して上位ビット側の測定用アナログ出力部に接続する。したがって、既存のアナログスイッチを利用して実使用時と測定時のモード切り換えが可能で、チップの面積を増やすことなく、上記同様のＤ／Ａ変換器の高精度な特性検査を容易に実現できる。
【００２０】
また、本発明によるＤ／Ａ変換器は、
デジタル入力がアクティブのときで且つ実使用時に電流を出力する第１の電流出力部と、前記デジタル入力がアクティブのときで且つ測定時に電流を出力する第２の電流出力部と、前記デジタル入力がインアクティブで且つ測定時に電流を出力する第３の電流出力部とを備える電流源を、ｎビットのデジタル入力に対し各ビットに１個ずつ対応させて構成されたＤ／Ａ変換器において、
前記ｎ個の電流源の前記第１の電流出力部は実使用アナログ出力部に接続され、前記ｎ個の電流源のうち最下位ビットからｘビット分の電流源の前記第２の電流出力部は下位ビット側の測定用アナログ出力部に接続され、前記ｎ個の電流源のうち残り（ｎ−ｘ）ビット分の電流源の前記第２の電流出力部は上位ビット側の測定用アナログ出力部に接続され、前記ｎ個の電流源の前記第３の電流出力部はグランドに接続された構成となっている。
【００２１】
これによれば、実使用時はｎ個の電流源のすべての第１の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して実使用アナログ出力部に接続するとともに、すべての第３の電流出力部はグランドに接続し、測定時にはすべての第３の電流出力部をグランドに接続するとともに、最下位ビットからｘビット分の電流源の第２の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して下位ビット側の測定用アナログ出力部に接続し、残り（ｎ−ｘ）ビット分の電流源の第２の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して上位ビット側の測定用アナログ出力部に接続する。グランド専用経路をもつため、実使用時、測定時ともにグランド経路が安定し、上記同様のＤ／Ａ変換器の特性検査をより高精度に実現できる。
【００２２】
また、本発明によるＤ／Ａ変換器は、ｎビットのデジタル入力に対して個別に対応したｎ個の電流源で得られたアナログ出力電流を加算する電流加算型に構成され、連続する入力ビットの電流源どうしが束ねられる状態で前記ｎ個の電流源を複数に分割して複数の電流源群を形成し、各電流源群ごとにアナログ出力部を有するＤ／Ａ変換器であって、前記各アナログ出力部にはＩＯパッドが形成されているとともに、延長して基板パターンまたはワイヤリングを介して１つの出力端子に束ねられたものである。
【００２３】
これによれば、アナログスイッチ等を使わずに分割したアナログ出力電流をそのまま直接ＩＯパッドにおいてプローブ検査で測定できるので、Ｄ／Ａ変換器の精度を保ったまま測定が可能であり、実使用時との誤差も発生することはない。特にチップ売り品種にとって有用な構成である。
【発明の効果】
【００２４】
本発明によれば、複数の電流源群のアナログ出力電流をそれぞれ異なる測定器で各出力の最大値に対応した測定レンジを用いて測定し、加算することにより、ビット全体のデジタル入力に対応した本来のアナログ出力値を得るもので、細かい分解能を持つ測定レンジでアナログ出力電流が測定できるため、ＬＳＩテスタの分解能を超える高分解能な多ビットのＤ／Ａ変換器の下位ビット変化によるアナログ出力変化を精度良く確認でき、したがって、分割数を増やすことだけで対応でき、高分解能を有するテスタを用いることなく、高精度な製品保証が可能となる優れたＤ／Ａ変換器の特性検査方法を実現できる。
【００２５】
また、上記測定を実現させるＤ／Ａ変換器の構成においても、端子数、精度誤差、チップ面積やチップ売り品種など用途に応じてた多様性をもたせることが可能となる。
【００２６】
さらには、プロセスの微細化に伴い物理解析が困難になりつつある現状、テスタ解析のみで故障経路が検出できることから工数およびコストの面でも優れた解析方法を実現できる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明にかかわるＤ／Ａ変換器の特性検査方法の実施の形態を図面に基づいて詳細に説明する。
【００２８】
（実施の形態１）
図１は、本発明の実施の形態１におけるＤ／Ａ変換器の特性検査方法の概念図である。図１において、１はＤ／Ａ変換器のデジタル入力部、２はコア回路部、Ｉ1 は第１の電流源群、Ｉ2 は第２の電流源群、Ｉ3 は第３の電流源群、Ｉ4 は第４の電流源群、３はアナログ出力部、Ｔ1 は第１の測定器、Ｔ2 は第２の測定器、Ｔ3 は第３の測定器、Ｔ4 は第４の測定器である。ｎビットＤ／Ａ変換器のアナログ出力電流が４つに分割された例が示されている。
【００２９】
測定においては、Ｄ／Ａ変換器のデジタル入力部１にデジタル入力データを入力し、コア回路部２内で連続する任意のデジタル入力ビットに対応した電流源の出力を１つに束ねた第１の電流源群Ｉ1 、第２の電流源群Ｉ2 、第３の電流源群Ｉ3 、第４の電流源群Ｉ4 からそれぞれに対応するアナログ出力電流を個別のアナログ出力部３に出力させ、第１の電流源群Ｉ1 からの出力電流を第１の測定器Ｔ1 で測定し、第２の電流源群Ｉ2 からの出力電流を第２の測定器Ｔ2 で測定し、第３の電流源群Ｉ3 からの出力電流を第３の測定器Ｔ3 で測定し、第４の電流源群Ｉ4 からの出力電流を第４の測定器Ｔ4 で測定し、各測定器Ｔ1 〜Ｔ4 で測定されたアナログ出力電流を全て加算することにより、ｎビットのデジタル入力に対応した本来のアナログ出力電流値を得る。
【００３０】
図２は、４ビットＤ／Ａ変換器のアナログ出力電流を上位２ビット分のアナログ出力電流と下位２ビット分のアナログ出力電流の２つに分割し、それぞれを出力電流の最大値に対応した測定レンジを用いて測定したときの一例を示したものである。２分割であるので、図１では、第１の電流源群Ｉ1 と第２の電流源群Ｉ2 とがあり、第１の電流源群Ｉ1 からの出力電流を第１の測定器Ｔ1 で測定し、第２の電流源群Ｉ2 からの出力電流を第２の測定器Ｔ2 で測定することに相当する。
【００３１】
横軸にデジタル入力、縦軸にアナログ出力電流を表し、ｗ2 は大きい測定レンジを用いてアナログ出力電流を測定した上位２ビット分のＤ／Ａ変換波形、ｗ1 は小さい測定レンジを用いてアナログ出力電流を測定した下位２ビット分のＤ／Ａ変換波形、ｗ0 は上位２ビット分のアナログ出力電流と下位２ビット分のアナログ出力電流を加算することにより、得られる全ビット分のＤ／Ａ変換波形である。
【００３２】
具体的には、例えば、４ビットデータの“ＸＸＸＸ”についてみる。従来であれば、単一の測定器において、出力電流の最大値“１１１１”に対応した測定レンジを用いて全４ビット分の“ＸＸＸＸ”が測定される。このため、その分解能は粗なる状態であった。これに対して、本実施の形態では、測定器が２つある。また、第１の測定器Ｔ1 での出力電流の最大値は“１１”であり、それに対応した測定レンジを用いて下位２ビット分の“ＸＸ”が測定される。また、第２の測定器Ｔ2 での出力電流の最大値も“１１”であり、それに対応した測定レンジを用いて上位２ビット分の“ＸＸ”が測定される。１つずつの測定器は４／２＝２個のアナログ出力電流を１つに束ねたものだけを測定すればよいので、その分解能は密なるものとなる。
【００３３】
以上を要するに本実施の形態のＤ／Ａ変換器の特性検査方法は、ｎビットのデジタル入力に対して個別に対応したｎ個の電流源で得られたアナログ出力電流を加算する電流加算型のＤ／Ａ変換器の特性検査方法であって、連続する入力ビットの電流源どうしが束ねられる状態で前記ｎ個の電流源を複数に分割して複数の電流源群を形成し、各電流源群ごとに測定器を接続して個別的にアナログ出力電流を測定し、測定された電流源群ごとのアナログ出力電流を加算することにより、Ｄ／Ａ変換器の特性を検査するものである。
【００３４】
これによれば、各電流源群からのアナログ出力電流を異なる測定器で各電流源群の最大値に適した測定レンジを用いて測定することから、下位ビットの変化に対する出力電流の変化をより細かい測定レンジで確認することができる。また、テスタの分解能以上のアナログ出力分解能を持つ多ビットのＤ／Ａ変換器においても高精度の製品保証が可能となる。
【００３５】
（実施の形態２）
図３は、本発明の実施の形態２におけるＤ／Ａ変換器の特性検査方法の概念図である。図３において、ｉ1 は最下位ビットに対応する電流源、ｉ2 はｘビット目に対応する電流源、ｉ3 は（ｘ＋１）ビット目に対応する電流源、ｉ4 は最上位ビットに対応する電流源、ａ1 〜ａ5 はそれぞれ各電流源の出力端子の隣接するものどうし間にそれぞれ介在されたアナログスイッチ、Ｔ1 は第１の測定器、Ｔ2 は第２の測定器である。なお、符号の１，２，３については、上記と同様の構成要素である。
【００３６】
最下位ビットの電流源ｉ1 からｘビット目の電流源ｉ2 までの連続する入力ビットの電流源は、外部からの制御によりアナログスイッチａ1 〜ａ2 を全てＯＮにすることにより出力を１つに束ねて下位ビット分のアナログ出力電流を出力する下位ビット分の電流源群Ｉ1 を形成する。併せて、（ｘ＋１）ビット目の電流源ｉ3 から最上位ビットの電流源ｉ4 までの連続する入力ビットの電流源は、外部からの制御によりアナログスイッチａ4 〜ａ5 を全てＯＮにすることにより出力を１つに束ねて上位ビット分のアナログ出力電流を出力する上位ビット分の電流源群Ｉ2 を形成する。また、下位ビット分の電流源群Ｉ1 と上位ビット分の電流源群Ｉ2 とは、境に位置するアナログスイッチａ3 をＯＦＦにすることによって分割される。
【００３７】
以上の構成により、下位ビット分のアナログ出力電流と上位ビット分のアナログ出力電流を異なるアナログ出力部３，３に出力させることが可能となり、下位ビット分のアナログ出力電流は第１の測定器Ｔ1 で測定し、上位ビット分のアナログ出力電流は第２の測定器Ｔ2 で測定することができる。
【００３８】
なお、上述の説明では、ｎビットＤ／Ａ変換器に対して、出力端子を２本にした例について説明したが、出力端子数を３、４、…、ｎ本にした場合においても適用できる。
【００３９】
上記の構成による測定時の動作としては、Ｄ／Ａ変換器の最大出力値や分解能とテスタ分解能からＤ／Ａ変換器にとって最適な分割数を測定器であるテスタ側で算出し、テスタからの信号によりアナログスイッチａ1 〜ａ5 を制御し、Ｄ／Ａ変換器にとって最適なアナログ出力の分割が実行できる。
【００４０】
図４は本発明の実施の形態の１つにおいて実使用時について示したものであり、Ｉ1は最下位ビットからｘビット目までの連続する複数個の電流源の出力を１つに束ねた下位ビット分の電流源群、Ｉ2 は残り（ｎ−ｘ）ビット分の電流源の出力どうしが束ねられた上位ビット分の電流源群、ａ3 はアナログスイッチ、Ｂは実使用時に接続される基板、ＯＰはオープン設定を表したものである。なお、符号の１，２，３については、上記と同様の構成要素である。
【００４１】
下位ビット分の電流源群Ｉ1 からの出力と上位ビット分の電流源群Ｉ2 からの出力の間に実使用時と測定時のモードの切り替えが行えるようにアナログスイッチａ3 を設置する。
【００４２】
実使用の動作は、図のようにアナログスイッチａ3 をＯＮに設定し、一方のアナログ出力部３を実使用時の基板Ｂに接続し、下位ビット分の電流源群Ｉ1 からの出力と上位ビット分の電流源群Ｉ2 からの出力を加算したアナログ出力電流を基板Ｂに供給する。また、他方のアナログ出力部３については、電流が流れないようにオープンに設定する。
【００４３】
図５は図４の実施の形態の測定時について示したものである。
【００４４】
測定時の動作は、アナログスイッチａ3 をＯＦＦに設定し、下位ビット分の電流源群Ｉ1 からのＤ／Ａ変換値を下位ビット側の測定用アナログ出力部３ａより、上位ビット分の電流源群Ｉ2 からのＤ／Ａ変換値を上位ビット側の測定用アナログ出力部３ｂより、というようにそれぞれ別の経路で出力できるようにする。下位ビット分のアナログ出力電流は、出力される電流の最大値に適した測定レンジを用いて第１の測定器Ｔ1 で測定し、上位ビット分のアナログ出力の電流源は、出力されるアナログ出力電流の最大値に適した測定レンジを用いて第２の測定器Ｔ2 で測定する。
【００４５】
以上のように上位、下位ビット分の電流源群Ｉ1 ，Ｉ2 からのアナログ出力電流を異なる測定器Ｔ1 ，Ｔ2 を用いて各電流源群の最大値に適した測定レンジを用いて測定可能であることから、下位のビットに対する出力電流の変化をより繊細な分解能で測定でき、また下位テスタにおいても製品保証の精度が向上する。
【００４６】
以上を要するに本実施の形態のＤ／Ａ変換器の特性検査方法は、ｎビットのデジタル入力に対して個別に対応したｎ個の電流源で得られたアナログ出力電流を加算する電流加算型のＤ／Ａ変換器の特性検査方法であって、各電流源の出力端子の隣接するものどうし間にそれぞれアナログスイッチを介在させ、連続する入力ビットの電流源どうしが束ねられる状態で前記ｎ個の電流源を複数に分割して複数の電流源群を形成するに際して、Ｄ／Ａ変換器の最大出力値、分解能および測定器側の分解能に対して最適な電流源の組み合わせとなるように、前記アナログスイッチ群を外部から制御するものである。これにより、Ｄ／Ａ変換器と測定器との分解能の対比関係において最適な電流源の組み合わせのアナログ出力とすることができる。その結果、Ｄ／Ａ変換器の特性検査をより高精度なものにすることができる。
【００４７】
（実施の形態３）
図６は、本発明の実施の形態３におけるＤ／Ａ変換器を示したものであり、Ｉ1 は最下位ビットからｘビット目までの連続する複数個のアナログ出力の電流源の出力を１つに束ねた下位ビット分の電流源群、Ｉ2 は残り（ｎ−ｘ）ビット分のアナログ出力の電流源の出力どうしが束ねられた上位ビット分の電流源群、ａ1 〜ａ4 はアナログスイッチ、３ａは下位ビット側の測定用アナログ出力部、３ｂは上位ビット側の測定用アナログ出力部、３ｃは実使用アナログ出力部、Ｔ1 は第１の測定器、Ｔ2 は第２の測定器、Ｂは実使用時に接続される基板である。なお、符号の１，２については、上記と同様の構成要素である。
【００４８】
実使用時と測定時のモードの切り替えができるようにアナログスイッチａ1 〜ａ4 を以下のように設置する。第１のアナログスイッチａ1 は下位ビット分の電流源群Ｉ1 と下位ビット側の測定用アナログ出力部３ａとの間に設置し、第２のアナログスイッチａ2 は下位ビット分の電流源群Ｉ1 と実使用アナログ出力部３ｃとの間に設置し、第３のアナログスイッチａ3 は上位ビット分の電流源群Ｉ2 と実使用アナログ出力部３ｃとの間に設置し、第４のアナログスイッチａ4 は上位ビット分の電流源群Ｉ2 と上位ビット側の測定用アナログ出力部３ｂとの間に設置する。個々のアナログスイッチａ1 ，ａ2 ，ａ3 ，ａ4 は同一仕様である。
【００４９】
実使用時の動作は、第２のアナログスイッチａ2 と第３のアナログスイッチａ3 をＯＮに設定し、第１のアナログスイッチａ1 と第４のアナログスイッチａ4 をＯＦＦに設定することにより、下位ビット分の電流源群Ｉ1 からの出力と上位ビット分の電流源群Ｉ2 からの出力を加算したビット全体のアナログ出力電流を実使用アナログ出力部３ｃに出力させ、基板Ｂに供給できるようにする。
【００５０】
測定時の動作は、第１のアナログスイッチａ1 と第４のアナログスイッチａ4 をＯＮに設定し、第２のアナログスイッチａ2 と第３のアナログスイッチａ3 をＯＦＦに設定することにより、下位ビット分の電流源群Ｉ1 からの出力を測定用アナログ出力部３ａに出力させ、第１の測定器Ｔ1 で測定する。また上位ビット分の電流源群Ｉ2 からの出力は測定用アナログ出力部３ｂに出力させ、第２の測定器Ｔ2 で測定する。
【００５１】
図４、図５に示したＤ／Ａ変換器の構成では、実使用時には第１のアナログスイッチａ1 をＯＮにし、測定時には第１のアナログスイッチａ1 をＯＦＦにするため、実使用時と測定時とで第１のアナログスイッチａ1 の負荷に起因する誤差が発生する。
【００５２】
これに対して、図６の構成においては、アナログスイッチａ1 ，ａ2 ，ａ3 ，ａ4 を同一仕様としてあり、下位ビット分の電流源群Ｉ1 および上位ビット分の電流源群Ｉ2 から各端子３ａ〜３ｃまでの負荷が実使用時と測定時で同一になることから、誤差を軽減することができる。
【００５３】
以上を要するに本実施の形態のＤ／Ａ変換器は、ｎビットのデジタル入力に対し、それぞれに対応したｎ個の電流源によって構成されたＤ／Ａ変換器であって、前記ｎ個の電流源のうち最下位ビットから連続したｘビット分の電流源の出力どうしが束ねられた下位ビット分の電流源群と、前記ｎ個の電流源のうち残りの（ｎ−ｘ）ビット分の電流源の出力どうしが束ねられた上位ビット分の電流源群と、前記下位ビット分の電流源群の出力端子と下位ビット側の測定用アナログ出力部との間に介在された第１のアナログスイッチと、
前記下位ビット分の電流源群の出力端子と実使用アナログ出力部との間に介在された第２のアナログスイッチと、前記上位ビット分の電流源群の出力と前記実使用アナログ出力部との間に介在された第３のアナログスイッチと、前記上位ビット分の電流源群の出力端子と上位ビット側の測定用アナログ出力部との間に介在された第４のアナログスイッチとを備え、前記第１から第４のアナログスイッチは同一仕様とされているものである。これにより、アナログ出力電流に対する負荷抵抗を測定時と実使用時とで互いに等しくできる。その結果、実使用時と測定時でのＤ／Ａ変換器の精度誤差を軽減することができる。
【００５４】
（実施の形態４）
図７は、本発明の実施の形態４におけるＤ／Ａ変換器を示したものであり、Ｉ1 は最下位ビットからｘビット目までの連続する複数個の電流源の出力を１つに束ねた下位ビット分の電流源群、Ｉ2 は残り（ｎ−ｘ）ビット分の電流源の出力どうしが束ねられた上位ビット分の電流源群、ａ1 〜ａ4 はアナログスイッチ、Ｇはグランド、Ｔはアナログ出力電流のレンジ切り替え可能な測定器である。なお、符号の１，２，３については、上記と同様の構成要素である。
【００５５】
下位ビット分の電流源群Ｉ1 の出力端子とグランドＧとの間に第１のアナログスイッチａ1 を設置し、下位ビット分の電流源群Ｉ1 の出力端子とアナログ出力部３との間に第２のアナログスイッチａ2 を設置し、上位ビット分の電流源群Ｉ2 の出力端子とアナログ出力部３との間に第３のアナログスイッチａ3 を設置し、上位ビット分の電流源群Ｉ2 の出力端子とグランドＧとの間に第４のアナログスイッチａ4 を設置する。
【００５６】
測定時の動作は、アナログスイッチによりモードを設定する。
【００５７】
まず、下位ビット分のアナログ出力電流の測定時の動作について説明する。
【００５８】
第１のアナログスイッチａ1 をＯＦＦに設定するとともに第２のアナログスイッチａ2 をＯＮに設定して、下位ビット分の電流源群Ｉ1 をアナログ出力部３を介して測定器Ｔに接続する。同時に、第３のアナログスイッチａ3 をＯＦＦに設定し、上位ビット分の電流源群Ｉ2 を測定器Ｔから切り離す。このとき、第４のアナログスイッチａ4 をＯＮにして上位ビット分の電流源群Ｉ2 をグランドＧに接続する。測定器Ｔにおいて、下位ビット分のアナログ出力電流の最大値に適した測定レンジに調整する。このようにして、下位ビット分の電流源群Ｉ1 からのアナログ出力電流を、そのアナログ出力電流の最大値に適した測定レンジを用いて測定する。この際、上位ビット分のアナログ出力電流をグランドＧに流すので、実使用時との電流消費の差異を生じない。
【００５９】
次に、上位ビット分のアナログ出力電流の測定時の動作について説明する。
【００６０】
第４のアナログスイッチａ4 をＯＦＦに設定するとともに第３のアナログスイッチａ3 をＯＮに設定して、上位ビット分の電流源群Ｉ2 をアナログ出力部３を介して測定器Ｔに接続する。同時に、第２のアナログスイッチａ2 をＯＦＦに設定し、下位ビット分の電流源群Ｉ1 を測定器Ｔから切り離す。このとき、第１のアナログスイッチａ1 をＯＮにして下位ビット分の電流源群Ｉ1 をグランドＧに接続する。測定器Ｔにおいて、上位ビット分のアナログ出力電流の最大値に適した測定レンジに調整する。このようにして、上位ビット分の電流源群Ｉ2 からのアナログ出力電流を、そのアナログ出力電流の最大値に適した測定レンジを用いて測定する。この際、下位ビット分のアナログ出力電流をグランドＧに流すので、実使用時との電流消費の差異を生じない。
【００６１】
実使用時は、アナログ出力部３に基板を接続し、第１および第４のアナログスイッチａ1 ，ａ4 をＯＦＦに設定するとともに、第２および第３のアナログスイッチａ2 ，ａ3 をＯＮに設定して、下位ビット分の電流源群Ｉ1 および上位ビット分の電流源群Ｉ2 をアナログ出力部３を介して基板に接続する。すなわち、全ビット分のアナログ出力電流をアナログ出力部３から基板へ供給する。
【００６２】
以上を要するに本実施の形態のＤ／Ａ変換器は、ｎビットのデジタル入力に対し、それぞれに対応したｎ個の電流源によって構成されたＤ／Ａ変換器であって、前記ｎ個の電流源のうち最下位ビットから連続したｘビット分の電流源の出力どうしが束ねられた下位ビット分の電流源群と、前記ｎ個の電流源のうち残り（ｎ−ｘ）ビット分の電流源の出力どうしが束ねられた上位ビット分の電流源群と、前記下位ビット分の電流源群の出力端子とグランドとの間に介在された第１のアナログスイッチと、前記下位ビット分の電流源群の出力端子とアナログ出力部との間に介在された第２のアナログスイッチと、前記上位ビット分の電流源群の出力端子と前記アナログ出力部との間に介在された第３のアナログスイッチと、前記上位ビット分の電流源群の出力端子とグランドとの間に介在された第４のアナログスイッチとを備え、前記第１から第４のアナログスイッチは同一仕様とされているものである。
【００６３】
これによれば、測定時の電流消費を実使用時と同じにして、測定の精度アップを図ることができる。併せて、測定専用にアナログ出力部を設ける必要がなくて、図５、図６のものに比べて出力端子数を少なく抑えることができ、１チップ設計のフロアプラン、チップサイズやパッケージ選定においてコスト面、設計容易性が有利になる。
【００６４】
（実施の形態５）
次に、本発明の実施の形態５について説明する。本発明の実施の形態５は、アナログスイッチをデジタル入力データに応じて制御するようになっている。実施の形態５を説明する前に、比較例を図１５に示して説明する。
【００６５】
図１５において、ｉ1 は最下位ビット（１ビット目）の電流源、ｉ2 は２ビット目の電流源、ｉ3 は３ビット目の電流源、ｉ4 は最上位ビット（４ビット目）の電流源、ａ1 〜ａ8 はデジタル入力データに応じて制御されるアナログスイッチ、３はＤ／Ａ変換器のアナログ出力部、Ｇはグランドである。電流源ｉ1 〜ｉ4 はそれぞれ２本の出力を持ち、一方の出力とアナログ出力部３の間にアナログスイッチａ1 ，ａ3 ，ａ5 ，ａ7 が介挿され、他方の出力とグランドＧとの間にアナログスイッチａ2 ，ａ4 ，ａ6 ，ａ8 が介挿されている。
【００６６】
デジタル入力データに応じてアナログスイッチａ1 〜ａ8 が制御される。入力データが“１”の場合、アナログ出力部３側のアナログスイッチがＯＮし、グランドＧ側のアナログスイッチがＯＦＦする。入力データが“０”の場合、アナログ出力部３側のアナログスイッチがＯＦＦし、グランドＧ側のアナログスイッチがＯＮする。
【００６７】
例えば、入力データが“１０１０”の場合、最下位ビットの電流源ｉ1 ではビットデータ“０”に合わせてアナログスイッチａ1 がＯＦＦし、アナログスイッチａ2 がＯＮする。次に２ビット目の電流源ｉ2 ではビットデータ“１”に合わせてアナログスイッチａ3 がＯＮし、アナログスイッチａ4 がＯＦＦする。３ビット目の電流源ｉ3 ではビットデータ“０”に合わせてアナログスイッチａ5 がＯＦＦし、アナログスイッチａ6 がＯＮする。最上位ビットの電流源ｉ4 ではビットデータ“１”に合わせてアナログスイッチａ7 がＯＮし、アナログスイッチａ8 がＯＦＦする。
【００６８】
図８は、本発明の実施の形態５における４ビットのＤ／Ａ変換器を構成する電流源の構成を示す。本実施の形態は、実使用時と測定時とでモードの切り換えが可能となっている。
【００６９】
Ｉ1 は下位２ビット分の電流源群、Ｉ2 は上位２ビット分の電流源群である。デジタル入力の各ビットの電流源ｉ1 〜ｉ4 それぞれの出力の一方は、それぞれアナログスイッチａ1 ，ａ3 ，ａ5 ，ａ7 を介した上で束ねて実使用アナログ出力部３ｃに接続されている。他方の出力のうち下位２ビット分の電流源群Ｉ1 に属する電流源ｉ1 と電流源ｉ2 の出力は、アナログスイッチａ2 とアナログスイッチａ4 を介した上で束ねて下位２ビット分の測定用アナログ出力部３ａに接続されている。また、上位２ビット分の電流源群Ｉ2 に属する電流源ｉ3 と電流源ｉ4 の出力は、アナログスイッチａ6 とアナログスイッチａ8 を介した上で束ねて上位２ビット分の測定用アナログ出力部３ｂに接続されている。アナログスイッチａ1 〜ａ8 は、デジタル入力データに応じて制御されるようになっている。
【００７０】
実使用時は、外部操作によって下位２ビット分の測定用アナログ出力部３ａと上位２ビット分の測定用アナログ出力部３ｂをグランドに固定することにより、実使用アナログ出力部３ｃから全ビットに対応したアナログ出力電流値が得られる。
【００７１】
測定時は、外部操作により実使用アナログ出力部３ｃをグランドに固定するもので、測定用アナログ出力部３ａから下位２ビット分のアナログ出力電流が得られ、測定用アナログ出力部３ｂから上位２ビット分のアナログ出力電流が得られる。
【００７２】
本実施の形態は、図１５において、各電流源ｉ１〜ｉ4 それぞれが持つ２本の出力のうちグランドへ接続する側を測定用のアナログ出力として利用したものである。なお、４ビット以外のＤ／Ａ変換器に関しても同様に実施可能である。
【００７３】
以上を要するに本実施の形態のＤ／Ａ変換器は、デジタル入力がアクティブのときに電流を出力する第１の電流出力部と、前記デジタル入力がインアクティブのときに電流を出力する第２の電流出力部とを備える電流源を、ｎビットのデジタル入力に対し各ビットに１個ずつ対応させて構成されたＤ／Ａ変換器において、前記ｎ個の電流源の前記第１の電流出力部は実使用アナログ出力部に接続され、前記ｎ個の電流源のうち最下位ビットからｘビット分の電流源の前記第２の電流出力部は下位ビット側の測定用アナログ出力部に接続され、前記ｎ個の電流源のうち残り（ｎ−ｘ）ビット分の電流源の前記第２の電流出力部は上位ビット側の測定用アナログ出力部に接続された構成となっている。
【００７４】
これによれば、実使用時はｎ個の電流源のすべての第１の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して実使用アナログ出力部に接続するとともに、すべての第２の電流出力部はグランドに接続し、測定時にはすべての第１の電流出力部をグランドに接続するとともに、最下位ビットからｘビット分の電流源の第２の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して下位ビット側の測定用アナログ出力部に接続し、残り（ｎ−ｘ）ビット分の電流源の第２の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して上位ビット側の測定用アナログ出力部に接続する。したがって、既存のアナログスイッチを利用して実使用時と測定時のモード切り換えが可能で、チップの面積を増やすことなく、上記同様のＤ／Ａ変換器の高精度な特性検査を容易に実現できる。
【００７５】
（実施の形態６）
図９は、本発明の実施の形態６における４ビットのＤ／Ａ変換器を示す。本実施の形態は、図８の構成にグランド専用の経路を追加したものに相当する。すなわち、図８において、各ビットの電流源ｉ1 〜ｉ4 にそれぞれ新たに１本の出力を追加して出力を合計３本にし、それぞれの電流源の出力のうち新たに追加した１本をそれぞれアナログスイッチａ9 ，ａ10，ａ11，ａ12を介してグランドＧに接続してある。
【００７６】
動作は図７、図８の場合と同様である。なお、４ビット以外のＤ／Ａ変換器に関しても同様に実施可能である。
【００７７】
以上を要するに本実施の形態のＤ／Ａ変換器は、デジタル入力がアクティブのときで且つ実使用時に電流を出力する第１の電流出力部と、前記デジタル入力がアクティブのときで且つ測定時に電流を出力する第２の電流出力部と、前記デジタル入力がインアクティブで且つ測定時に電流を出力する第３の電流出力部とを備える電流源を、ｎビットのデジタル入力に対し各ビットに１個ずつ対応させて構成されたＤ／Ａ変換器において、前記ｎ個の電流源の前記第１の電流出力部は実使用アナログ出力部に接続され、前記ｎ個の電流源のうち最下位ビットからｘビット分の電流源の前記第２の電流出力部は下位ビット側の測定用アナログ出力部に接続され、前記ｎ個の電流源のうち残り（ｎ−ｘ）ビット分の電流源の前記第２の電流出力部は上位ビット側の測定用アナログ出力部に接続され、前記ｎ個の電流源の前記第３の電流出力部はグランドに接続された構成となっている。
【００７８】
これによれば、実使用時はｎ個の電流源のすべての第１の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して実使用アナログ出力部に接続するとともに、すべての第３の電流出力部はグランドに接続し、測定時にはすべての第３の電流出力部をグランドに接続するとともに、最下位ビットからｘビット分の電流源の第２の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して下位ビット側の測定用アナログ出力部に接続し、残り（ｎ−ｘ）ビット分の電流源の第２の電流出力部をデジタル入力に応じて動作するアナログスイッチを介して上位ビット側の測定用アナログ出力部に接続する。グランド専用経路をもつため、実使用時、測定時ともにグランド経路が安定し、上記同様のＤ／Ａ変換器の特性検査をより高精度に実現できる。
【００７９】
（実施の形態７）
図１０は、本発明の実施の形態７におけるＤ／Ａ変換器の実基板への実装例を示すものである。１０は実基板、１１はチップ、１２はチップに内蔵されるＤ／Ａ変換器、１３は任意の連続する入力ビットに対応した電流源の出力を束ねる状態で分割した測定用のアナログ出力部、１４はチップのＩＯパッド、１５は実装配線、１６は実基板１０上の次段のＬＳＩである。
【００８０】
チップ１１に内蔵されたＤ／Ａ変換器１２のアナログ出力部１３に関しては、チップ内部において直接にＩＯパッド１４を形成している。実基板１０への実装に関しては、ＩＯパッド１４が実装配線１５により合流接続されている。これにより、本来のアナログ出力値が次段のＬＳＩ１６に入力される。なお、分割されたアナログ出力電流の実装配線１５による再結合は、パッケージ品におけるワイヤリングやキャリアパターンを用いても実施可能である。
【００８１】
以上を要するに本実施の形態のＤ／Ａ変換器は、ｎビットのデジタル入力に対して個別に対応したｎ個の電流源で得られたアナログ出力電流を加算する電流加算型に構成され、連続する入力ビットの電流源どうしが束ねられる状態で前記ｎ個の電流源を複数に分割して複数の電流源群を形成し、各電流源群ごとにアナログ出力部を有するＤ／Ａ変換器であって、前記各アナログ出力部にはＩＯパッドが形成されているとともに、延長して基板パターンまたはワイヤリングを介して１つの出力端子に束ねられたものである。
【００８２】
これによれば、アナログスイッチ等を使わずに分割したアナログ出力電流をそのまま直接ＩＯパッドにおいてプローブ検査で測定できるので、Ｄ／Ａ変換器の精度を保ったまま測定が可能であり、実使用時との誤差も発生することはない。特にチップ売り品種にとって有用な構成である。
【００８３】
（実施の形態８）
図１１は、本発明の実施の形態８におけるＤ／Ａ変換器を示す。
【００８４】
ｉ1 は最下位ビット（１ビット目）の電流源、ｉ2 は２ビット目の電流源、ｉ3 は３ビット目の電流源、ｉ4 は最上位ビット（４ビット目）の電流源、ａ1 ，ａ2 ，ａ3 は隣接した電流源のアナログ出力部３どうし間に介在されたアナログスイッチ、Ｔ1 は第１の測定器、Ｔ2 は第２の測定器、Ｔ3 は第３の測定器、Ｔ4 は第４の測定器である。なお、符号の１，２については、上記と同様の構成要素である。
【００８５】
各ビットに対する電流源ｉ1 〜ｉ4 からのアナログ出力電流をビット毎に測定できるようにアナログスイッチａ1 ，ａ2 ，ａ3 をＯＦＦに設定する。そして、最下位ビットの電流源ｉ1 からのアナログ出力電流を第１の測定器Ｔ1 で出力電流値の最大値に適した測定レンジを用いて測定する。２ビット目以降も同様に行い、２ビット目の電流源ｉ2 からのアナログ出力電流を第２の測定器Ｔ2 で、３ビット目の電流源ｉ3 からのアナログ出力電流を第３の測定器Ｔ3 で、最上位ビットの電流源ｉ4 からのアナログ出力電流を第４の測定器Ｔ4 でそれぞれ測定する。
【００８６】
図１２はＤ／Ａ変換器の故障箇所検出方法の処理手順を示すフローチャートである。任意の電流源群を形成するステップＳ１０と、電流源群毎にアナログ出力電流を測定するステップＳ２０と、電流源群毎に閾値を算出するステップＳ３０と、故障経路を検出するステップＳ４０の４つの工程を備える。
【００８７】
ステップＳ１１とステップＳ１２では、ｎビットのデジタル入力のうち任意の連続する１つ以上のビットの電流源の出力を１つに束ね、複数の電流源群が形成できるように、アナログスイッチ群がテスタから発生した制御信号により設定される。本例の４ビットＤ／Ａ変換器の場合には、アナログスイッチａ1 ，ａ2 ，ａ3 がＯＦＦに設定される。
【００８８】
次にステップＳ２１とステップＳ２２では、Ｄ／Ａ変換器の最大出力値と分解能およびテスタの分解能から、電流源群毎に出力されるアナログ出力電流の最大値に適した測定レンジが設定される。
【００８９】
次にステップＳ２３で、デジタル入力データをＤ／Ａ変換器に入力し、ステップＳ２４のＤ／Ａ変換後、ステップＳ２５で最適な測定レンジを用いて電流源群毎のアナログ出力電流を測定し、ステップＳ２６，Ｓ２７で電流源群毎のＤ／Ａ変換波形を作成する。本例では、ビット毎のアナログ出力電流を出力最大値に適した測定レンジを用いて測定し、ビット毎のＤ／Ａ変換波形を作成する。
【００９０】
ステップＳ３１で、理想１ＬＳＢより各電流源群の閾値を算出し、電流源群毎の理想Ｄ／Ａ変換波形を作成する。
【００９１】
次いでステップＳ４１で、測定したＤ／Ａ変換波形と理想Ｄ／Ａ変換波形を比較し、故障経路の検出を行う。本例について、ビット毎のＤ／Ａ変換波形を図１３に示す。ｗ11は最下位ビット分のＤ／Ａ変換波形、ｗ12は２ビット目分のＤ／Ａ変換波形、ｗ13は３ビット目分のＤ／Ａ変換波形、ｗ14は最上位ビット分のＤ／Ａ変換波形である。図のように各ビットでそれぞれの最大出力電流値に適した測定レンジを用いることにより、下位ビットでも繊細な測定レンジで測定でき、短時間で故障経路の検出が可能となる。なお、４ビット以外のＤ／Ａ変換器に関しても同様に実施可能である。
【００９２】
以上を要するに本実施の形態のＤ／Ａ変換器の特性検査方法は、アナログスイッチ群を外部から制御することにより、ｎビットのデジタル入力のうち任意の連続する１つ以上のビットに対応する電流源の出力を束ねて複数の電流源群を形成する工程と、次いで前記電流源群それぞれのアナログ出力電流を測定する工程と、次いで前記電流源群それぞれの構成から対応する閾値を算出する工程と、次いで前記アナログ出力電流の測定値と前記閾値から故障経路を検出する工程とを備えるものである。
【００９３】
これによれば、Ｄ／Ａ変換器の故障時に、その故障経路を検出することが可能となる。
【産業上の利用可能性】
【００９４】
本発明の技術は、電流加算型の多ビットのＤ／Ａ変換器およびその特性検査方法として有用である。
【図面の簡単な説明】
【００９５】
【図１】本発明の実施の形態１におけるＤ／Ａ変換器の特性検査方法の概念図
【図２】本発明の実施の形態１のＤ／Ａ変換器の特性検査方法により得られる４ビットＤ／Ａ変換波形の一例
【図３】本発明の実施の形態２におけるＤ／Ａ変換器の特性検査方法の概念図
【図４】本発明の実施の形態２における実使用時の例を示す概念図
【図５】本発明の実施の形態２における測定時の例を示す概念図
【図６】本発明の実施の形態３におけるＤ／Ａ変換器を示す概念図
【図７】本発明の実施の形態４におけるＤ／Ａ変換器を示す概念図
【図８】本発明の実施の形態５におけるＤ／Ａ変換器の電流源の構成図
【図９】本発明の実施の形態６におけるＤ／Ａ変換器の電流源の構成図
【図１０】本発明の実施の形態７におけるＤ／Ａ変換器の実基板への実装例を示す概念図
【図１１】本発明の実施の形態８におけるＤ／Ａ変換器を示す概念図
【図１２】本発明の実施の形態８のＤ／Ａ変換器の故障箇所検出方法の処理手順を示すフローチャート
【図１３】本発明の実施の形態８のＤ／Ａ変換器の故障箇所検出方法により得られる４ビットＤ／Ａ変換波形の一例
【図１４】従来の技術におけるＤ／Ａ変換器を示す概念図
【図１５】比較例におけるＤ／Ａ変換器の電流源の構成図
【符号の説明】
【００９６】
１  デジタル入力部
２  コア回路部
３  アナログ出力部
３ａ  下位ビット側の測定用アナログ出力部
３ｂ  上位ビット側の測定用アナログ出力部
３ｃ  実使用アナログ出力部
１０  実基板
１１  チップ
１２  Ｄ／Ａ変換器
１３  アナログ出力部
１４  ＩＯパッド
１５  実装配線
１６  次段のＬＳＩ
ａ1 〜ａ12   アナログスイッチ
Ｂ  基板
Ｇ  グランド
ｉ1 〜ｉ4   電流源
Ｉ1 〜Ｉ4   電流源群
Ｔ1 〜Ｔ4   測定器
【図１】
2007060503.tif 000003
【図２】
2007060503.tif 000004
【図３】
2007060503.tif 000005
【図４】
2007060503.tif 000006
【図５】
2007060503.tif 000007
【図６】
2007060503.tif 000008
【図７】
2007060503.tif 000009
【図８】
2007060503.tif 000010
【図９】
2007060503.tif 000011
【図１０】
2007060503.tif 000012
【図１１】
2007060503.tif 000013
【図１２】
2007060503.tif 000014
【図１３】
2007060503.tif 000015
【図１４】
2007060503.tif 000016
【図１５】
2007060503.tif 000017