(57)【要約】      （修正有）【課題】ＳＲＡＭやシステムLSIに搭載されるオンチップメモリ、マイクロプロセッサ、あるいは、システムＬＳＩで用いられるＭＯＳトランジスタのゲートトンネルリーク電流やＧＩＤＬ電流を低減する半導体装置の製造方法を提供する。【解決手段】Ｎチャネル型の第１と第２ＭＩＳトランジスタとを有する製造方法において、第１ＭＩＳトランジスタを形成する第１Ｐ型ウエル２１０と、第２ＭＩＳトランジスタを形成する第２Ｐ型ウエル２１２を形成する工程と、第１と第２Ｐ型ウエル上にゲート絶縁膜２２１と、ゲート電極２３０、２３３、２３４を形成する工程と、第１Ｐ型ウエル２１０に燐を注入する工程と、第２Ｐ型ウエル２１２に砒素を注入する工程と、第１と第２Ｐ型ウエルにそれぞれ燐と砒素を注入する工程後、ゲート電極の側壁膜を形成する工程と、ゲート電極の側壁膜を形成する工程後、第１と第２Ｐ型ウエル２１２に砒素を注入する工程とを有する。【選択図】図１８
2007251173.tif 000002
【特許請求の範囲】
【請求項１】
Ｎチャネル型の第１と第２ＭＩＳトランジスタとを有する半導体装置の製造方法におい
て、
半導体基板内に前記第１ＭＩＳトランジスタを形成する第１Ｐ型ウエルと、前記第２Ｍ
ＩＳトランジスタを形成する第２Ｐ型ウエルを形成する工程と、
前記第１と第２Ｐ型ウエル上にゲート絶縁膜と、ゲート電極を形成する工程と、
前記第１Ｐ型ウエルに燐を注入する工程と、
前記第２Ｐ型ウエルに砒素を注入する工程と、
前記第１と第２Ｐ型ウエルにそれぞれ燐と砒素を注入する工程後、前記ゲート電極の側
壁膜を形成する工程と、
前記ゲート電極の側壁膜を形成する工程後、前記第１と第２Ｐ型ウエルに砒素を注入す
る工程とを有する半導体装置の製造方法。
【請求項２】
前記半導体装置はＳＲＡＭメモリセルとそれを制御する回路とを有し、
前記ＳＲＡＭメモリセル内のＮチャネル型ＭＩＳトランジスタは前記第１ＭＩＳトラン
ジスタで構成され、
前記制御する回路内のＮチャネル型ＭＩＳトランジスタは前記第２ＭＩＳトランジスタ
で構成されることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体装置はさらにＮチャネル型の第３ＭＩＳトランジスタを具備する入出力回路
とを有し、
前記第１と第２Ｐ型ウエルを形成する工程において、前記第３ＭＩＳトランジスタを形
成する第３Ｐ型ウエルは形成され、
前記ゲート絶縁膜と、ゲート電極を形成する工程において、前記第３Ｐ型ウエル上にゲ
ート絶縁膜とゲート電極が形成され、
前記ゲート電極の側壁膜を形成した後、前記第１と第２Ｐ型ウエルに砒素を注入する工
程において、前記第３Ｐ型ウエルに砒素が注入され、
前記ゲート電極の側壁膜を形成する工程より前に前記第３Ｐ型ウエルに砒素と燐を注入
する工程とをさらに有することを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、特にＳＲＡＭ（static random access memory）、システムLSIに搭載されるオンチップメモリ、マイクロプロセッサ、あるいは、システムＬＳＩなどに関する。
【背景技術】
【０００２】
ゲートトンネルリーク電流を低減する公知技術として、特願平9-536055が知られている
。この公知例においては、ゲートトンネルリーク電流が大きいときにゲート酸化膜の厚い
ゲートトンネルリーク電流の小さいスイッチＭＯＳで電源を遮断することにより、リーク
電流を削減する回路が示されている。また、ＧＩＤＬ（Gate Induced Drain Leakage）電
流を低減する技術として、特願２０００−３５７９６２号が知られている。この公知例に
おいては、ＭＯＳトランジスタのしきい値が比較的低いことを前提として、まずサブスレ
ッショルドリーク電流を削減するためにＰチャネル型ＭＯＳトランジスタの基板電極を電
源電圧以上、Ｎチャネル型ＭＯＳトランジスタの基板電極を接地電位以下に制御する。そ
の結果ＧＩＤＬが顕在化するため、電源電圧を低減してＧＩＤＬ電流を削減する技術が開
示されている。また、特開平９−１３５０２９号公報には、ＧＩＤＬ電流対策としてｎチ
ャネルＭＩＳトランジスタのゲート電極とソース・ドレイン領域に燐イオンを注入してい
る技術が開示されている。
【特許文献１】特願平９−５３６０５５号
【特許文献２】特願２０００−３５７９６２号
【特許文献３】特開平９−１３５０２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年プロセスの微細化に伴い、ＭＯＳトランジスタのゲート酸化膜厚が４ｎｍ以下にな
ってきている。しかしながら、ゲート酸化膜が４ｎｍ以下になるとゲートトンネルリーク
電流が増大し、ゲート電極とソース電極間に動作時の電圧が印加されると、ゲートトンネ
ルリーク電流がティピカルプロセスで１０−１２Ａ／μｍ２以上となる。
【０００４】
携帯電話に使用されるＬＳＩにおいては、低リーク電流での待機が要求される。特にＳ
ＲＡＭは、ボタン電池でデータを一週間以上保持する必要があり、プロセスがワーストに
なり、酸化膜が薄くなった場合、ゲートトンネルリーク電流が増大し一週間以上のデータ
保持が不可能となる問題がある。また、ドレインから基板へ流れるリーク電流であるＧＩ
ＤＬ電流の増加も同様に問題となっている。
【０００５】
しかし、ゲートトンネルリーク電流を低減する従来の公知例（特願平9-536055）ではＭ
ＯＳで電源を遮断するため、ＳＲＡＭセルやレジスタファイルおよびラッチ回路等の保持
データが破壊されてしまうという問題があった。また、ＧＩＤＬ電流を低減する従来の公
知例（特願平11-255317）においては、比較的高いしきい値たとえば０．７ＶのＭＯＳト
ランジスタを使用する場合には、サブスレッショルドリーク電流が顕著でないため、Ｎャ
ネル型ＭＯＳトランジスタの基板電極を接地電位以下の電位に、Ｐチャネル型ＭＯＳトラ
ンジスタの基板電極を電源電位以上の電位にしてもオフ電流は低減せず、かえって接合リ
ーク電流が増大するという問題があった。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通り
である。半導体装置は、少なくとも１個のＮチャネル型ＭＯＳトランジスタを有する第１
の電流路と、少なくとも１個のＰチャネル型ＭＯＳトランジスタを有する第２の電流路か
らなる少なくとも１個の論理回路からなり、前記論理回路の双方の電流路の一方の端子が
相互に接続されており、一方の電流路が導通状態のとき他方の電流路が非導通状態となる
。前記少なくとも１個の論理回路は、前記第１の電流路の他方の端子がソース線によって
接続されており、当該ソース線にスイッチ回路が接続されており、当該スイッチ回路は、
前記少なくとも１個の論理回路が動作するように選択された場合にはソース線を接地電位
に保ち、かつ、そのように選択されない待機時にはソース線を接地電位より高い電圧に保
つことを特徴とする半導体集積回路装置。
【０００７】
前記Ｎチャネル型ＭＯＳトランジスタの基板電極は接地電位あるいは前記ソース線に接
続される。
【０００８】
待機時には、オン状態のＭＯＳトランジスタのゲート−ソース電極間に印加される電圧
が電源電圧より小さくなる為ゲートトンネルリーク電流を低減でき、なおかつラッチ等の
保持データが破壊されない。
【０００９】
また、サブスレッショルド電流がＧＩＤＬより小さい、しきい値の高いＭＯＳトランジ
スタでは、オフ状態でのゲート−ドレイン電極間に印加される電圧が電源電圧より小さい
ため、ＧＩＤＬが低減されオフ電流が低減される。しかし、Ｎチャネル型ＭＯＳトランジ
スタの基板電極には、接地電位あるいは接地電位より高い電圧が、Ｐチャネル型ＭＯＳト
ランジスタの基板電極には電源電位が印加されるため接合リーク電流は増大しない。
【００１０】
図１３にしきい値電圧が０．７Ｖ程度と比較的高くサブスレッショルド電流がＧＩＤＬ
電流より小さいＮチャネル型ＭＯＳトランジスタのドレイン−ソース間電流Ｉｄｓのゲー
ト電圧依存性を示した。Ｉｄｓはログスケールで表示されている。ドレイン電圧を電源電
位（１．５Ｖ）にした場合と本発明である電源電位より低い電位にした場合（１．０Ｖ）
について示している。ソース電極および基板電極は接地電位に接続され、基板電位にバイ
アスがかけられていない。オフ状態では、ゲート−ドレイン間に印加される電位差が下が
りＧＩＤＬ電流が小さくなるため、リーク電流が低減する低減できる。
【００１１】
また本発明は半導体装置において、ソース・ドレイン領域のうち、コンタクトをとる領
域に砒素を、エクステンション領域に燐を用いたＮチャネル型ＭＯＳトランジスタを具備
する。ＳＲＡＭを有する半導体装置において、前記Ｎチャネル型ＭＯＳトランジスタをＳ
ＲＡＭのメモリセル内のＮチャネル型ＭＯＳトランジスタに用い、メモリセルを制御する
周辺回路のＮチャネル型ＭＯＳトランジスタにはコンタクトをとる領域とエクステンショ
ン領域いずれにも砒素を用いたＮチャネル型ＭＯＳトランジスタを用いる。
【発明の効果】
【００１２】
本発明によれば、データを破壊することなくリーク電流を低減することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係わる半導体記憶装置の好適ないくつかの事例につき、図面を用いて説
明する。
【００１４】
〈実施例１〉
図１は、本発明に係わる半導体装置の一実施例を示す回路図である。本回路は、Ｐチャ
ネル型ＭＯＳトランジスタＭＰおよびＮチャネル型ＭＯＳトランジスタＭＮより構成され
る半導体集積回路の一部を示しており、ＭＯＳトランジスタのゲートに使用される絶縁膜
が４ｎｍ以下か、ゲートトンネルリーク電流が電源電圧１．５Ｖで、１０−１２Ａ／μｍ
２以上である半導体集積回路製造技術を用いて単結晶シリコンのような半導体基板に形成
される。
【００１５】
図１には半導体集積回路装置の一部として、インバータ回路ＩＮＶおよびデータを保持
するラッチ回路ＬＡＴＣＨが示されている。
【００１６】
インバータ回路ＩＮＶ１０２は、Ｐチャネル型ＭＯＳトランジスタＭＰ１０２およびＮ
チャネル型ＭＯＳトランジスタＭＮ１０２より構成される。Ｐチャネル型ＭＯＳトランジ
スタＭＰ１０２のゲート電極には入力信号Ｉ０が、ドレイン電極には接続ノードＮ０が、
ソース電極には電源電位ＶＤＤがそれぞれ接続される。
【００１７】
またＰチャネル型ＭＯＳトランジスタＭＰ１０２の基板電極は、電源電位ＶＤＤに接続
される。Ｎチャネル型ＭＯＳトランジスタＭＮ１０２のゲート電極には入力信号Ｉ０が、
ドレイン電極には接続ノードＮ０が、ソース電極には接地ソース電極線ＶＳＳＭがそれぞ
れ接続される。またＮチャネル型ＭＯＳトランジスタＭＮ１０２の基板電極は、接地ソー
ス電極線ＶＳＳＭあるいは接地電位ＶＳＳに接続される。
【００１８】
インバータ回路ＩＮＶ１０３は、Ｐチャネル型ＭＯＳトランジスタＭＰ１０３およびＮ
チャネル型ＭＯＳトランジスタＭＮ１０３より構成される。Ｐチャネル型ＭＯＳトランジ
スタＭＰ１０３のゲート電極には接続ノードＮ０が、ドレイン電極には接続ノードＮ１が
、ソース電極には電源電位ＶＤＤがそれぞれ接続される。またＰチャネル型ＭＯＳトラン
ジスタＭＰ１０３の基板電極は、電源電位ＶＤＤに接続される。Ｎチャネル型ＭＯＳトラ
ンジスタＭＮ１０３のゲート電極には接続ノードＮ０が、ドレイン電極には接続ノードＮ
１が、ソース電極には接地ソース電極線ＶＳＳＭがそれぞれ接続される。またＮチャネル
型ＭＯＳトランジスタＭＮ１０３の基板電極は、接地ソース電極線ＶＳＳＭあるいは接地
電位ＶＳＳに接続される。
【００１９】
インバータ回路ＩＮＶ１０４は、Ｐチャネル型ＭＯＳトランジスタＭＰ１０４およびＮ
チャネル型ＭＯＳトランジスタＭＮ１０４より構成される。Ｐチャネル型ＭＯＳトランジ
スタＭＰ１０４のゲート電極には接続ノードＮ１が、ドレイン電極には出力ノードＯ０が
、ソース電極には電源電位ＶＤＤがそれぞれ接続される。またＰチャネル型ＭＯＳトラン
ジスタＭＰ１０４の基板電極は、電源電位ＶＤＤに接続される。Ｎチャネル型ＭＯＳトラ
ンジスタＭＮ１０４のゲート電極には接続ノードＮ１が、ドレイン電極には出力ノードＯ
０が、ソース電極には接地ソース電極線ＶＳＳＭがそれぞれ接続される。またＮチャネル
型ＭＯＳトランジスタＭＮ１０４の基板電極は、接地ソース電極線ＶＳＳＭあるいは接地
電位ＶＳＳに接続される。
【００２０】
ラッチ回路ＬＡＴＣＨは、ＣＭＯＳインバータの入力と出力が互いに接続されて構成さ
れるフリップ・フロップ（Ｐチャネル型ＭＯＳトランジスタ（ＭＰ１０５、ＭＰ０６）、
Ｎチャネル型トランジスタ（ＭＮ１０５、ＭＮ１０６）で構成される）で、記憶ノードＮ
２と記憶ノードＮ３に情報が記憶される。
【００２１】
Ｐチャネル型ＭＯＳトランジスタＭＰ１０５のゲート電極には記憶ノードＮ３が、ドレ
イン電極には記憶ノードＮ２が、ソース電極には電源電位ＶＤＤがそれぞれ接続される。
またＰチャネル型ＭＯＳトランジスタＭＰ１０５の基板電極は、電源電位ＶＤＤに接続さ
れる。
【００２２】
Ｐチャネル型ＭＯＳトランジスタＭＰ１０６のゲート電極には記憶ノードＮ２が、ドレ
イン電極には記憶ノードＮ３が、ソース電極には電源電位ＶＤＤがそれぞれ接続される。
またＰチャネル型ＭＯＳトランジスタＭＰ１０６の基板電極は、電源電位ＶＤＤに接続さ
れる。
【００２３】
Ｎチャネル型ＭＯＳトランジスタＭＰ１０５のゲート電極には記憶ノードＮ３が、ドレ
イン電極には記憶ノードＮ２が、ソース電極には接地ソース電極線ＶＳＳＭがそれぞれ接
続される。またＮチャネル型ＭＯＳトランジスタＭＮ１０５の基板電極は、接地ソース電
極線ＶＳＳＭあるいは接地電位ＶＳＳに接続される。Ｎチャネル型ＭＯＳトランジスタＭ
Ｐ１０６のゲート電極には記憶ノードＮ２が、ドレイン電極には記憶ノードＮ３が、ソー
ス電極には接地ソース電極線ＶＳＳＭがそれぞれ接続される。またＮチャネル型ＭＯＳト
ランジスタＭＮ１０６の基板電極は、接地ソース電極線ＶＳＳＭあるいは接地電位ＶＳＳ
に接続される。
【００２４】
また、接地ソース電極線ＶＳＳＭを接地電位ＶＳＳと接続するＮチャネル型ＭＯＳトラ
ンジスタＭＮ１０１および接地ソース電極線ＶＳＳＭを接地電位より高い電位ＶＳＳＳた
とえば０．５Ｖに接続するＮチャネル型ＭＯＳトランジスタＭＮ１００が配置される。
【００２５】
次に動作状態および待機状態について図２の動作波形を用いて説明する。ここでは、電
源電圧ＶＤＤを１．５Ｖ、接地電位ＶＳＳを０Ｖ、接地電位より高い電位ＶＳＳＳを０．
５Ｖとする。この電圧はデバイスの特性等により変更される。
【００２６】
動作時では、Ｎチャネル型ＭＯＳトランジスタＭＮ１０１がオンしており、ＶＳＳＭは
接地電位ＶＳＳ、たとえば０Ｖとなっている。Ｉ０、Ｎ１、Ｎ３の電位が１．５Ｖ、Ｎ０
、Ｎ２の電位が０Ｖとなっている。このときＰチャネル型ＭＯＳトランジスタ（ＭＰ１０
３、ＭＰ１０６）およびＮチャネル型ＭＯＳトランジスタ（ＭＮ１０２、ＭＮ１０４、Ｍ
Ｎ１０５）がオン、Ｐチャネル型ＭＯＳトランジスタ（ＭＰ１０２、ＭＰ１０４、ＭＰ１
０５）およびＮチャネル型ＭＯＳトランジスタ（ＭＮ１０３、ＭＮ１０６）がオフしてい
る。
【００２７】
Ｐチャネル型ＭＯＳトランジスタＭＰ１０３のゲート−ソース電極間には１．５Ｖが印
加されゲートトンネルリーク電流がソース電極からゲート電極に流れる。この電流は、接
続ノードＮ０、オン状態のＮチャネル型ＭＯＳトランジスタＭＮ１０２を通って接地電位
ＶＳＳへ流れる。
【００２８】
同様に、Ｎチャネル型ＭＯＳトランジスタＭＰ１０４のゲート−ソース電極間には１．
５Ｖが印加されゲートトンネルリーク電流がゲート電極からソース電極に流れる。この電
流は、接続ノードＮ１、オン状態のＰチャネル型ＭＯＳトランジスタＭＰ１０３を通って
電源電位ＶＤＤから流れる。
【００２９】
同様に、Ｐチャネル型ＭＯＳトランジスタＭＰ１０６のゲート−ソース電極間には１．
５Ｖが印加されゲートトンネルリーク電流がソース電極からゲート電極に流れる。この電
流は、接続ノードＮ２、オン状態のＮチャネル型ＭＯＳトランジスタＭＮ１０５を通って
接地電位ＶＳＳへ流れる。
【００３０】
同様に、Ｎチャネル型ＭＯＳトランジスタＭＮ１０５のゲート−ソース電極間には１．
５Ｖが印加されゲートトンネルリーク電流がゲート電極からソース電極に流れる。この電
流は、接続ノードＮ２、オン状態のＰチャネル型ＭＯＳトランジスタＭＰ１０６を通って
電源電位ＶＤＤから流れる。以上のようなパスにより動作時にはゲートトンネルリーク電
流が流れる。
【００３１】
一方待機時には、Ｎチャネル型ＭＯＳトランジスタＭＮ１００がオンしており、ＶＳＳ
Ｍは接地電位より高い電位ＶＳＳＳたとえば０．５Ｖとなっている。Ｉ０、Ｎ１、Ｎ３の
電位が１．５Ｖ、Ｎ０、Ｎ２の電位が０．５Ｖとなっている。このときＰチャネル型ＭＯ
Ｓトランジスタ（ＭＰ１０３、ＭＰ１０６）およびＮチャネル型ＭＯＳトランジスタ（Ｍ
Ｎ１０２、ＭＮ１０４、ＭＮ１０５）がオン、Ｐチャネル型ＭＯＳトランジスタ（ＭＰ１
０２、ＭＰ１０４、ＭＰ１０５）およびＮチャネル型ＭＯＳトランジスタ（ＭＮ１０３、
ＭＮ１０６）がオフしている。
【００３２】
Ｐチャネル型ＭＯＳトランジスタＭＰ１０３のゲート−ソース電極間には１．０Ｖが印
加されゲートトンネルリーク電流が１．５Ｖの電位差が引加されている場合に比べ、約１
桁低減される。
【００３３】
同様に、Ｎチャネル型ＭＯＳトランジスタＭＮ１０４のゲート−ソース電極間には１．
０Ｖが印加されゲートトンネルリーク電流が１．５Ｖの電位差が引加されている場合に比
べ、約１桁低減される。
【００３４】
同様に、Ｐチャネル型ＭＯＳトランジスタＭＰ１０６のゲート−ソース電極間には１．
０Ｖが印加されゲートトンネルリーク電流が１．５Ｖの電位差が引加されている場合に比
べ、約１桁低減される。
【００３５】
同様に、Ｎチャネル型ＭＯＳトランジスタＭＮ１０５のゲート−ソース電極間には１．
０Ｖが印加されゲートトンネルリーク電流が１．５Ｖの電位差が印加されている場合に比
べ、約１桁低減される。
【００３６】
以上のようにゲート−ソース間に印加される電圧が下がるためゲートトンネルリーク電
流が減少する。一方、保持データは破壊されない。また、オフ状態でゲート−ドレイン間
に印可される電圧が下がるためＧＩＤＬ電流も減少する。
【００３７】
本実施例では、インバータ回路およびラッチ回路の場合について述べたが、その他の半
導体集積回路たとえば、ナンド回路、ノア回路等でも同様の効果が得られる。
【００３８】
〈実施例２〉
図３は、本発明に係わる半導体装置の一実施例を示す回路図である。本回路は、Ｐチャ
ネル型ＭＯＳトランジスタＭＰおよびＮチャネル型ＭＯＳトランジスタＭＮより構成され
る半導体集積回路の一部を示しており、ＭＯＳトランジスタのゲートに使用される絶縁膜
が４ｎｍ以下か、トンネルリーク電流が電源電圧１．５Ｖで、１０−１２Ａ／μｍ２以上
である半導体集積回路製造技術を用いて単結晶シリコンのような半導体基板に形成される
。
【００３９】
図３には半導体集積回路装置の一部として、インバータ回路ＩＮＶおよびデータを保持
するラッチ回路ＬＡＴＣＨが示されている。
【００４０】
インバータ回路ＩＮＶ１１２は、Ｐチャネル型ＭＯＳトランジスタＭＰ１１２およびＮ
チャネル型ＭＯＳトランジスタＭＮ１１２より構成される。Ｐチャネル型ＭＯＳトランジ
スタＭＰ１１２のゲート電極には入力信号Ｉ１が、ドレイン電極には接続ノードＮ４が、
ソース電極には電源ソース電極線ＶＤＤＭがそれぞれ接続される。またＰチャネル型ＭＯ
ＳトランジスタＭＰ１１２の基板電極は、電源ソース電極線ＶＤＤＭあるいは電源電位Ｖ
ＤＤに接続される。Ｎチャネル型ＭＯＳトランジスタＭＮ１１２のゲート電極には入力信
号Ｉ１が、ドレイン電極には接続ノードＮ４が、ソース電極には接地電位ＶＳＳがそれぞ
れ接続される。またＮチャネル型ＭＯＳトランジスタＭＮ１１２の基板電極は、接地電位
ＶＳＳに接続される。
【００４１】
インバータ回路ＩＮＶ１１３は、Ｐチャネル型ＭＯＳトランジスタＭＰ１１３およびＮ
チャネル型ＭＯＳトランジスタＭＮ１１３より構成される。Ｐチャネル型ＭＯＳトランジ
スタＭＰ１１３のゲート電極には接続ノードＮ４が、ドレイン電極には接続ノードＮ５が
、ソース電極には電源ソース電極線ＶＤＤＭがそれぞれ接続される。またＰチャネル型Ｍ
ＯＳトランジスタＭＰ１１３の基板電極は、電源ソース電極線ＶＤＤＭあるいは電源電位
ＶＤＤに接続される。Ｎチャネル型ＭＯＳトランジスタＭＮ１１３のゲート電極には接続
ノードＮ４が、ドレイン電極には接続ノードＮ５が、ソース電極には接地電位ＶＳＳがそ
れぞれ接続される。またＮチャネル型ＭＯＳトランジスタＭＮ１１４の基板電極は、接地
電位ＶＳＳに接続される。
【００４２】
インバータ回路ＩＮＶ１１４は、Ｐチャネル型ＭＯＳトランジスタＭＰ１１４およびＮ
チャネル型ＭＯＳトランジスタＭＮ１１４より構成される。Ｐチャネル型ＭＯＳトランジ
スタＭＰ１１４のゲート電極には接続ノードＮ５が、ドレイン電極には出力信号Ｏ１が、
ソース電極には電源ソース電極線ＶＤＤＭがそれぞれ接続される。またＰチャネル型ＭＯ
ＳトランジスタＭＰ１１４の基板電極は、電源ソース電極線ＶＤＤＭあるいは電源電位Ｖ
ＤＤに接続される。Ｎチャネル型ＭＯＳトランジスタＭＮ１１４のゲート電極には接続ノ
ードＮ５が、ドレイン電極には出力信号Ｏ１が、ソース電極には接地電位ＶＳＳがそれぞ
れ接続される。またＮチャネル型ＭＯＳトランジスタＭＮ１１４の基板電極は、接地電位
ＶＳＳに接続される。
【００４３】
ラッチ回路ＬＡＴＣＨは、ＣＭＯＳインバータの入力と出力が互いに接続されて構成さ
れるフリップ・フロップ（Ｐチャネル型ＭＯＳトランジスタ（ＭＰ１１５、ＭＰ１１６）
、Ｎチャネル型トランジスタ（ＭＮ１１５、ＭＮ１１６）で構成される）で、記憶ノード
Ｎ６と記憶ノードＮ７に情報が記憶される。
【００４４】
Ｐチャネル型ＭＯＳトランジスタＭＰ１１５のゲート電極には記憶ノードＮ７が、ドレ
イン電極には記憶ノードＮ６が、ソース電極には電源ソース電極線ＶＤＤＭがそれぞれ接
続される。またＰチャネル型ＭＯＳトランジスタＭＰ１０５の基板電極は、電源ソース電
極線ＶＤＤＭあるいは電源電位ＶＤＤに接続される。
【００４５】
Ｐチャネル型ＭＯＳトランジスタＭＰ１１６のゲート電極には記憶ノードＮ６が、ドレ
イン電極には記憶ノードＮ７が、ソース電極には電源ソース電極線ＶＤＤＭがそれぞれ接
続される。またＰチャネル型ＭＯＳトランジスタＭＰ１１６の基板電極は、電源ソース電
極線ＶＤＤＭあるいは電源電位ＶＤＤに接続される。
【００４６】
Ｎチャネル型ＭＯＳトランジスタＭＰ１１５のゲート電極には記憶ノードＮ７が、ドレ
イン電極には記憶ノードＮ６が、ソース電極には接地電位ＶＳＳがそれぞれ接続される。
またＮチャネル型ＭＯＳトランジスタＭＮ１１５の基板電極は、接地電位ＶＳＳに接続さ
れる。
【００４７】
Ｎチャネル型ＭＯＳトランジスタＭＰ１１６のゲート電極には記憶ノードＮ６が、ドレ
イン電極には記憶ノードＮ７が、ソース電極には接地電位ＶＳＳがそれぞれ接続される。
またＮチャネル型ＭＯＳトランジスタＭＮ１１６の基板電極は、接地電位ＶＳＳに接続さ
れる。
【００４８】
また、電源ソース電極線ＶＤＤＭを電源電位ＶＤＤと接続するＰチャネル型ＭＯＳトラ
ンジスタＭＰ１０１および電源ソース電極線ＶＤＤＭを電源電位より低い電位ＶＤＤＤた
とえば１．０Ｖに接続するＰチャネル型ＭＯＳトランジスタＭＰ１００が配置される。
【００４９】
次に動作状態および待機状態について図４の動作波形を用いて説明する。ここでは、電
源電圧ＶＤＤを１．５Ｖ、接地電位ＶＳＳを０Ｖ、電源電位より低い電位ＶＤＤＤを１．
０Ｖとする。この電圧はデバイスの特性等により変更される。
【００５０】
動作時では、Ｎチャネル型ＭＯＳトランジスタＭＰ１００がオンしており、ＶＤＤＭは
電源電位ＶＤＤ、たとえば１．５Ｖとなっている。Ｎ４、Ｎ７の電位が１．５Ｖ、Ｉ１、
Ｎ５、Ｎ６の電位が０Ｖとなっている。このときＰチャネル型ＭＯＳトランジスタ（ＭＰ
１１２、ＭＰ１１４、ＭＰ１１６）およびＮチャネル型ＭＯＳトランジスタ（ＭＮ１１３
、ＭＮ１1５）がオン、Ｐチャネル型ＭＯＳトランジスタ（ＭＰ１１３、ＭＰ１1５）およ
びＮチャネル型ＭＯＳトランジスタ（ＭＮ１１２、ＭＰ１１４、ＭＮ１１６）がオフして
いる。
【００５１】
Ｎチャネル型ＭＯＳトランジスタＭＮ１１３のゲート−ソース電極間には１．５Ｖが印
加されゲートトンネルリーク電流がゲート電極からソース電極に流れる。この電流は、接
続ノードＮ４、オン状態のＰチャネル型ＭＯＳトランジスタＭＰ１１２を通って電源電位
ＶＤＤから流れる。
【００５２】
同様に、Ｐチャネル型ＭＯＳトランジスタＭＰ１１４のゲート−ソース電極間には１．
５Ｖが印加されゲートトンネルリーク電流がソース電極からゲート電極に流れる。この電
流は、接続ノードＮ５、オン状態のＮチャネル型ＭＯＳトランジスタＭＮ１１３を通って
接地電位ＶＳＳへ流れる。
【００５３】
同様に、Ｐチャネル型ＭＯＳトランジスタＭＰ１１６のゲート−ソース電極間には１．
５Ｖが印加されゲートトンネルリーク電流がソース電極からゲート電極に流れる。この電
流は、接続ノードＮ６、オン状態のＮチャネル型ＭＯＳトランジスタＭＮ１１５を通って
接地電位ＶＳＳへ流れる。
【００５４】
同様に、Ｎチャネル型ＭＯＳトランジスタＭＮ１１５のゲート−ソース電極間には１．
５Ｖが印加されゲートトンネルリーク電流がゲート電極からソース電極に流れる。この電
流は、接続ノードＮ６、オン状態のＰチャネル型ＭＯＳトランジスタＭＰ１１６を通って
電源電位ＶＤＤから流れる。以上のようなパスにより動作時にはゲートトンネルリーク電
流が流れる。
【００５５】
一方待機時には、Ｐチャネル型ＭＯＳトランジスタＭＰ１０１がオンしており、ＶＤＤ
Ｍは電源電位より低い電位ＶＶＤＤたとえば１．０Ｖとなっている。Ｎ４、Ｎ７の電位が
１．０Ｖ、Ｉ１、Ｎ５、Ｎ６の電位が０Ｖとなっている。このときＰチャネル型ＭＯＳト
ランジスタ（ＭＰ１１２、ＭＰ１１４、ＭＰ１１６）およびＮチャネル型ＭＯＳトランジ
スタ（ＭＮ１１３、ＭＮ１１５）がオン、Ｐチャネル型ＭＯＳトランジスタ（ＭＰ１１３
、ＭＰ１１５）およびＮチャネル型ＭＯＳトランジスタ（ＭＮ１１２、ＭＮ１１４、ＭＮ
１１６）がオフしている。
【００５６】
Ｎチャネル型ＭＯＳトランジスタＭＮ１１３のゲート−ソース電極間には１．０Ｖが印
加されゲートトンネルリーク電流が１．５Ｖの電位差が引加されている場合に比べ、約１
桁低減される。
【００５７】
同様に、Ｐチャネル型ＭＯＳトランジスタＭＰ１１４のゲート−ソース電極間には１．
０Ｖが印加されゲートトンネルリーク電流が１．５Ｖの電位差が引加されている場合に比
べ、約１桁低減される。
【００５８】
同様に、Ｐチャネル型ＭＯＳトランジスタＭＰ１１６のゲート−ソース電極間には１．
０Ｖが印加されゲートトンネルリーク電流が１．５Ｖの電位差が引加されている場合に比
べ、約１桁低減される。
【００５９】
同様に、Ｎチャネル型ＭＯＳトランジスタＭＮ１１５のゲート−ソース電極間には１．
０Ｖが印加されゲートトンネルリーク電流が１．５Ｖの電位差が引加されている場合に比
べ、約１桁低減される。
【００６０】
以上のようにゲート−ソース間に印加される電圧が下がるためゲートトンネルリーク電
流が減少する。一方、保持データは破壊されない。また、オフ状態でゲート−ドレイン間
に印可される電圧が下がるためＧＩＤＬ電流も減少する。
【００６１】
本実施例では、インバータ回路およびラッチ回路の場合について述べたが、その他の半
導体集積回路たとえば、ナンド回路、ノア回路等でも同様の効果が得られる
【００６２】
〈実施例３〉
図１５は、本発明をＳＲＡＭに適用した場合の一実施例を示す回路図である。本半導体
製造装置９８は、Ｐチャネル型ＭＯＳトランジスタおよびＮチャネル型ＭＯＳトランジス
タより構成され、ＭＯＳトランジスタのゲートに使用される絶縁膜が4nm以下か、トンネ
ルリーク電流が電源電圧１．５Ｖで、１０−１２Ａ／μｍ２以上である半導体集積回路製
造技術を用いて単結晶シリコンのような半導体基板に形成される。
【００６３】
半導体装置であるＳＲＡＭ９８は、複数のマットＭＥＭＢＬＫに分割されている。マッ
トの詳細は図５に示した。マット単位は例えば２Mビット毎で、16MのSRAMでは８マットに
分割される。降圧回路ＰＷＲは、外部パッドより印加される電源電位ＶＣＣを基に、内部
電源（ＶＤＤ、ＶＳＳＳ、ＶＤＤＤ）を生成し各マットへ分配する。インプットバッファ
ＩＮＢＵＦからのデータ１１６は、プリデコーダ１１５および制御回路１１７を通してデ
コード信号および制御信号となり、各マットに分配される。各マット１０８は、複数の基
本ユニット１０６より構成される。基本ユニットは２カラムのメモリＣＥＬＬで構成され
る。
【００６４】
ＣＥＬＬ０は、１対のＣＭＯＳインバータの入力と出力が互いに接続されて構成される
フリップ・フロップ（負荷型Ｐチャネル型ＭＯＳトランジスタ（ＭＰ００、ＭＰ０１）、
駆動型Ｎチャネル型トランジスタ（ＭＮ００、ＭＮ０１）で構成される）と、前記フリッ
プ・フロップの記憶ノードＮＬ０と記憶ノードＮＲ０とをデータ線（ＤＴ０、ＤＢ０）に
選択的に接続する転送型Ｎチャネル型ＭＯＳトランジスタ（ＭＮ０２、ＭＮ０３）とで構
成される。Ｎチャネル型ＭＯＳトランジスタ（ＭＮ０２、ＭＮ０３）のゲート電極には、
サブワード線ＳＷＬ０が接続される。
【００６５】
メモリセルＣＥＬＬ１は、１対のＣＭＯＳインバータの入力と出力が互いに接続されて
構成されるフリップ・フロップ（Ｐチャネル型ＭＯＳトランジスタ（ＭＰ１０、ＭＰ１１
）、Ｎチャネル型トランジスタ（ＭＮ１０、ＭＮ１１）で構成される）と、前記フリップ
・フロップの記憶ノードＮＬ１と記憶ノードＮＲ１とをデータ線（ＤＴ１、ＤＢ１）に選
択的に接続するＮチャネル型ＭＯＳトランジスタ（ＭＮ１２、ＭＮ１３）とで構成される
。Ｎチャネル型ＭＯＳトランジスタ（ＭＮ１２、ＭＮ１３）のゲート電極には、サブワー
ド線ＳＷＬ０が接続される。
【００６６】
また、基本ユニットには、センスアンプ回路（１０３）とリードデータドライブ回路（
１０４）とライトアンプ回路（１０５）とイコライズ・プリチャージ回路（９９、１００
）およびＹスイッチ回路（１０１、１０２）が含まれている。センスアンプ回路（１０３
）は、Ｐチャネル型ＭＯＳトランジスタ（ＭＰ２０、ＭＰ２１）とＮチャネル型ＭＯＳト
ランジスタ（ＭＮ２０、ＭＮ２１）からなるフリップ・フロップとセンスアンプを活性に
するＮチャネル型ＭＯＳトランジスタＭＮ２２からなるラッチ型センスアンプ回路とスイ
ッチ回路（ＭＰ２２、ＭＰ２３）から構成される。ＭＯＳトランジスタ（ＭＮ２２、ＭＰ
２２、ＭＰ２３）のゲート電極には、活性化信号ＳＡが接続されている。
【００６７】
Ｙスイッチ回路１０１はデータ線（ＤＴ０、ＤＢ０）とセンスアンプ回路１０３をつな
ぐＰチャネル型ＭＯＳトランジスタ（ＭＰ０５、ＭＰ０６）とＮチャネル型ＭＯＳトラン
ジスタ（ＭＮ０４、ＭＮ０５）からなる。
【００６８】
Ｙスイッチ回路１０２はデータ線（ＤＴ１、ＤＢ１）とセンスアンプ回路１０３をつな
ぐＰチャネル型ＭＯＳトランジスタ（ＭＰ１５、ＭＰ１６）とＮチャネル型ＭＯＳトラン
ジスタ（ＭＮ１４、ＭＮ１５）からなる。
【００６９】
制御信号（ＹＳＷ、ＹＳＷＢ）は、センスアンプ回路１０３をデータ線（ＤＴ０、ＤＢ
０）に接続するかデータ線（ＤＴ１、ＤＢ１）に接続するか選択する信号である。
【００７０】
ライトアンプ回路１０５は、２つのクロックドインバータ（ＣＩＮＶ２、ＣＩＮＶ３）
およびインバータＩＮＶ０より構成される。制御信号（ＷＢＣ、ＷＢＣＢ）によってデー
タバス１１１の信号がデータ線に伝播される。
【００７１】
リードデータドライブ回路１０４は、２つのクロックドインバータ（ＣＩＮＶ２、ＣＩ
ＮＶ３）より構成される。制御信号（ＲＢＣ、ＲＢＣＢ）によってデータバス１１１に読
み出しデータが伝播される。
【００７２】
イコライズ・プリチャージ回路９９は、電源電位ＶＤＤとデータ線ＤＴ０をつなぐＰチ
ャネル型ＭＯＳトランジスタＭＰ０２と電源電位ＶＤＤとデータ線ＤＢ０をつなぐＰチャ
ネル型ＭＯＳトランジスタＭＰ０３およびデータ線ＤＴ０とデータ線ＤＢ０をつなぐＰチ
ャネル型ＭＯＳトランジスタＭＰ０４より構成される。
【００７３】
Ｐチャネル型ＭＯＳトランジスタ（ＭＰ０２、ＭＰ０３、ＭＰ０４）のゲート電極には
制御信号ＥＱが接続される。
【００７４】
イコライズ・プリチャージ回路９９は、電源電位ＶＤＤとデータ線ＤＴ０をつなぐＰチ
ャネル型ＭＯＳトランジスタＭＰ０２と電源電位ＶＤＤとデータ線ＤＢ０をつなぐＰチャ
ネル型ＭＯＳトランジスタＭＰ０３およびデータ線ＤＴ０とデータ線ＤＢ０をつなぐＰチ
ャネル型ＭＯＳトランジスタＭＰ０４より構成される。Ｐチャネル型ＭＯＳトランジスタ
（ＭＰ０２、ＭＰ０３、ＭＰ０４）のゲート電極には制御信号ＥＱが接続される。
【００７５】
イコライズ・プリチャージ回路１００は、電源電位ＶＤＤとデータ線ＤＴ１をつなぐＰ
チャネル型ＭＯＳトランジスタＭＰ１２と電源電位ＶＤＤとデータ線ＤＢ１をつなぐＰチ
ャネル型ＭＯＳトランジスタＭＰ１３およびデータ線ＤＴ１とデータ線ＤＢ１をつなぐＰ
チャネル型ＭＯＳトランジスタＭＰ１４より構成される。Ｐチャネル型ＭＯＳトランジス
タ（ＭＰ１２、ＭＰ１３、ＭＰ１４）のゲート電極には制御信号ＥＱが接続される。
【００７６】
各カラムには待機時にデータ線（ＤＴ、ＤＢ）に電源電圧より低い電圧、たとえば１．
０Ｖを供給するためのスイッチ回路（１０９、１１０）が配置される。スイッチ回路１０
９は、電源電圧より低い電圧ＶＤＤＤとデータ線ＤＴ０を接続するＰチャネル型ＭＯＳト
ランジスタＭＰ０７と電源電圧より低い電圧ＶＤＤＤとデータ線ＤＢ０を接続するＰチャ
ネル型ＭＯＳトランジスタＭＰ０８より構成される。Ｐチャネル型ＭＯＳトランジスタ（
ＭＰ０７、ＭＰ０８）のゲート電極には制御信号ＣＶＤＤＤが接続される。
【００７７】
スイッチ回路１１０は、電源電圧より低い電圧ＶＤＤＤとデータ線ＤＴ１を接続するＰ
チャネル型ＭＯＳトランジスタＭＰ１７と電源電圧より低い電圧ＶＤＤＤとデータ線ＤＢ
１を接続するＰチャネル型ＭＯＳトランジスタＭＰ１８より構成される。Ｐチャネル型Ｍ
ＯＳトランジスタ（ＭＰ１７、ＭＰ１８）のゲート電極には制御信号ＣＶＤＤＤが接続さ
れる。
【００７８】
メモリマット１０８内の全てのメモリセル接地ソース電極線ＶＳＳＭは、金属層によっ
て接続されており、Ｎチャネル型ＭＯＳトランジスタ（ＭＮ６、ＭＮ７）によって電源に
接続される。Ｎチャネル型ＭＯＳトランジスタＭＮ６は接地電位ＶＳＳより高い電圧を供
給する電源ＶＳＳＳと接地ソース電極線ＶＳＳＭを接続するトランジスタであり、ゲート
電極には制御信号ＳＴＶＳＳＭが接続されている。Ｎチャネル型ＭＯＳトランジスタＭＮ
７は接地電位ＶＳＳと接地ソース電極線ＶＳＳＭを接続するトランジスタであり、ゲート
電極には制御信号ＡＣＶＳＳＭが接続されている。
【００７９】
制御信号ＳＴＶＳＳＭは、チップ選択信号ＣＳおよびマット選択信号ＭＡＴを使ってア
ンド回路ＡＮＤ０およびインバータ回路ＩＮＶ１によって生成される。制御信号ＡＣＶＳ
ＳＭは、チップ選択信号ＣＳおよびマット選択信号ＭＡＴを使ってアンド回路ＡＮＤ０に
よって生成される。
【００８０】
制御信号ＣＶＤＤＤは、チップ選択信号ＣＳおよびマット選択信号ＭＡＴを使ってアン
ド回路ＡＮＤ０によって生成される。
【００８１】
サブワード線ＳＷＬは入力されたアドレスおよび制御信号１１６をプリデコーダ１１５
でプリデコードし、ワードデコーダおよびワードドライバ１１４により生成される。
【００８２】
制御信号ＥＱは、チップ選択信号ＣＳ、マット選択信号ＭＡＴおよびリセットパルスＡ
ＴＤを使ってナンド回路ＮＡＮＤ０によって生成される。
【００８３】
制御信号（ＹＳＷＢ、ＹＳＷ）は、ＹアドレスＡＹを使って、インバータ回路ＩＮＶ２
によって生成される。
【００８４】
制御信号ＳＡは、チップ選択信号ＣＳ、マット選択信号ＭＡＴ、書き込み選択信号ＷＥ
およびＦＳＥＮを使ってアンド回路ＡＮＤ２およびインバータ回路（ＩＮＶ３、ＩＮＶ４
）によって生成される。ＦＳＥＮはＡＴＤより生成されるタイミングパルスである。
【００８５】
制御信号（ＲＢＣ、ＲＢＣＢ）は、制御信号ＳＡを使ってインバータ回路ＩＮＶ５によ
って生成される。
【００８６】
制御信号（ＷＢＣ、ＷＢＣＢ）は、チップ選択信号ＣＳ、マット選択信号ＭＡＴおよび
書き込み選択信号ＷＥを使ってアンド回路ＡＮＤ３およびインバータ回路ＩＮＶ６によっ
て生成される。
【００８７】
制御信号（ＣＳ、ＷＥ、ＹＡ、ＭＡＴ、ＡＴＤ）は、入力されたアドレスおよび制御信
号よりコントロール回路１１７を用いて生成される。マット選択信号ＭＡＴは、図１５に
示したように、別のコントロール回路１１８を用いて、速いマット選択信号ＦＭＡＴが用
意される場合もある。ワード線の選択は誤動作防止のためプロセスばらつき・タイミング
を十分に考慮するのに対し、メモリセルに対し読み出し・書き込みをするために駆動され
る回路(動作電位を選択状態に制御する回路、イコライズ・プリチャージ回路等)はワード
線の選択よりも早ければ、タイミングの制御精度は落としてもよい。
【００８８】
そこで、ワード線を選択するもととなるコントロール回路１１７には高いしきい値のＭ
ＯＳＦＥＴ(Ｐチャネル型とＮチャネル型いずれも含む)を用い、メモリセルに対し読み出
し・書き込みをするために駆動される回路を活性化する信号を出力するコントロール回路
１１８には前記高いしきい値及び低いしきい値の２種類のしきい値のＭＯＳＦＥＴ(Ｐチ
ャネル型とＮチャネル型いずれも含む)を用いる。しきい値の低いＭＯＳＦＥＴを含める
と、プロセスばらつきに対して弱くなり、出力タイミングの精度をとることが難しくなる
が、（コントロール回路１１７よりコントロール回路１１８は早くマット選択信号を出力
することができる。同じ回路構成を用いて設計を簡易にすることもできる。ワード線を選
択するもととなるコントロール回路よりも低いしきい値のＭＯＳＦＥＴを含めてしきい値
の種類を増やしてメモリセルに対し読み出し・書き込みをするために駆動される回路を制
御する回路を構成する。これにより、ワード線を選択するもととなるマット選択信号ＭＡ
Ｔのタイミングの精度を上げるとともに、メモリセルに対し読み出し・書き込みをするた
めに駆動される回路を選択するもととなるマット選択信号ＦＭＡＴのタイミングをマット
選択信号ＭＡＴよりも早く確実に出力させることができる。
【００８９】
本構成は非同期式で選択タイミングの精度が厳しいメモリ装置の設計に特に有効である
。速いマット選択信号ＦＭＡＴは、例えばメモリセル接地ソース電極線ＶＳＳＭを制御す
る回路のアンド回路ＡＮＤ０、ＶＤＤＤ供給を制御する回路のアンド回路ＡＮＤ１、イコ
ライズ・プリチャージを制御する回路のナンド回路ＮＡＮＤ０に、マット信号ＭＡＴの代
わりに使用される。
【００９０】
次に待機状態から読み出し動作を行う場合について図６の動作波形を用いて説明する。
チップ選択信号ＣＳが“Ｌ”（“ＬＯＷ”レベル）のときあるいはマットが選択されてな
い時には、メモリマットは待機状態となる。このときメモリセル接地ソース電極線ＶＳＳ
Ｍには接地電位より高い電圧ＶＳＳＳたとえば０．５Ｖが供給される。またデータ線（Ｄ
Ｔ、ＤＢ）には、電源電圧ＶＤＤより低い電圧ＶＤＤＤたとえば１．０Ｖが供給される。
このときメモリセルＣＥＬＬ０の蓄積ノードＮＬ０は、０．５Ｖに、ＮＲ０は電源電位Ｖ
ＤＤたとえば１．５Ｖとなる。オン状態であるＰチャネル型ＭＯＳトランジスタＭＰ０１
のゲート−ソース電極間には電源電圧１．５Ｖより低い１．０Ｖの電圧が印加され、ゲー
トトンネルリーク電流が低減される。またオン状態であるＮチャネル型ＭＯＳトランジス
タＭＮ００のゲート−ソース電極間には電源電圧１．５Ｖより低い１．０Ｖの電圧が印加
され、ゲートトンネルリーク電流が低減される。また、オフ状態のトランスファーＮチャ
ネル型ＭＯＳトランジスタ（ＭＮ０２、ＭＮ０３）のゲート−ソース電極間には電源電圧
１．５Ｖより低い１．０Ｖの電圧が印加され、ＧＩＤＬ電流が低減される。
【００９１】
チップ選択信号ＣＳが“Ｈ”になるかアドレスが変わると、ＡＴＤパルスが生成され読
み出し動作が開始される。マット選択信号ＭＡＴとチップ選択信号ＣＳにより、選択され
たマット１０８のメモリセル接地ソース電極線ＶＳＳＭが接地電位０Ｖとなる。また、デ
ータ線（ＤＴ、ＤＢ）に電圧ＶＤＤＤを供給していたＰチャネル型ＭＯＳトランジスタ（
ＭＰ０７、ＭＰ０８、ＭＰ１７、ＭＰ１８）がオフする。
【００９２】
ＡＴＤパルスから生成された制御信号ＥＱによりデータ線（ＤＴ、ＤＢ）が、電源電圧
ＶＤＤにプリチャージされる。
【００９３】
この結果メモリセルＣＥＬＬ０の蓄積ノードＮＬ０は、０Ｖに、ＮＲ０は電源電位ＶＤ
Ｄたとえば１．５Ｖとなる。オン状態であるＰチャネル型ＭＯＳトランジスタＭＰ０１の
ゲート−ソース電極間には電源電圧１．５Ｖが印加され、ゲートトンネルリーク電流が増
大する。またオン状態であるＮチャネル型ＭＯＳトランジスタＭＮ００のゲート−ソース
電極間には電源電圧１．５Ｖが印加され、ゲートトンネルリーク電流が増大する。また、
オフ状態のトランスファーＮチャネル型ＭＯＳトランジスタ（ＭＮ０２、ＭＮ０３）のゲ
ート−ソース電極間には電源電圧１．５Ｖが印加され、ＧＩＤＬ電流が増加する。
【００９４】
その後ワード線ＳＷＬ０が選択され、データ線（ＤＴ、ＤＢ）に微小電位差が生じ、制
御信号ＳＡでセンスアンプ１０３を活性化することにより微小電位差を増幅してデータを
データバス１１１に出力する。
【００９５】
次に待機状態から書き込み動作を行う場合について図７の動作波形を用いて説明する。
待機状態は読み出し動作の時と同様である。
【００９６】
チップ選択信号ＣＳが“Ｈ”になるかアドレスが変わると、ＡＴＤパルスが生成され書
き込み動作が開始される。マット選択信号ＭＡＴとチップ選択信号ＣＳにより、選択され
たマット１０８のメモリセル接地ソース電極線ＶＳＳＭが接地電位０Ｖとなる。また、デ
ータ線（ＤＴ、ＤＢ）に電圧ＶＤＤＤを供給していたＰチャネル型ＭＯＳトランジスタ（
ＭＰ０７、ＭＰ０８、ＭＰ１７、ＭＰ１８）がオフする。
【００９７】
ＡＴＤパルスから生成された制御信号ＥＱによりデータ線（ＤＴ、ＤＢ）が、電源電圧
ＶＤＤにプリチャージされる。
【００９８】
この結果メモリセルＣＥＬＬ０の蓄積ノードＮＬ０は、０Ｖに、ＮＲ０は電源電位ＶＤ
Ｄたとえば１．５Ｖとなる。オン状態であるＰチャネル型ＭＯＳトランジスタＭＰ０１の
ゲート−ソース電極間には電源電圧１．５Ｖが印加され、ゲートトンネルリーク電流が増
大する。またオン状態であるＮチャネル型ＭＯＳトランジスタＭＮ００のゲート−ソース
電極間には電源電圧１．５Ｖが印加され、ゲートトンネルリーク電流が増大する。また、
オフ状態のトランスファーＮチャネル型ＭＯＳトランジスタ（ＭＮ０２、ＭＮ０３）のゲ
ート−ソース電極間には電源電圧１．５Ｖが印加され、ＧＩＤＬ電流が増加する。
【００９９】
その後ワード線ＳＷＬ０が選択される。データ線（ＤＴ、ＤＢ）には、データバス１１
１の信号が入力され、この信号によりメモリセルＣＥＬＬにデータが書き込まれる。
【０１００】
本実施例ではメモリセルのソース電圧を待機時に０．５Ｖに上げたが、メモリセルの電
源を１．０Ｖに下げてもいい。ただし、待機状態から動作状態に変わるときは、動作状態
から待機状態に変わるときより高速に移行することが要求される。このため、待機時にソ
ース電圧を０．５Ｖに上げるほうが、メモリセルの電源を１．０Ｖにさげるより、電源回
路の負担が小さくなるため、ソースを０．５Ｖに上げるほうが有利である。また、図13の
特性を見ても分るとおり、同じ０．５Ｖであっても、低電位側のソース電圧を高くするこ
とが電流を下げる上で有利であるといえる。
【０１０１】
図１４に待機時と動作時の１ＳＲＡＭセルのリーク電流を示した。ＧＩＤＬ電流、サブ
スレッショルドリーク電流、ＧＩＤＬ全てが待機時で小さくなっている。
【０１０２】
図１６に降圧回路ＰＷＲの特性の一例を示す。ビット線等に供給する電位ＶＤＤＤ及び
、メモリセルに供給する動作電位(高電位ＶＤＤ、低電位ＶＳＳＳ)を生成するに際し、外
部パッドより供給される電位ＶＣＣがある所定値以上となるときに外部パッドより供給さ
れる電位を制御して出力する構成をとっている。例えば、外部パッドより供給される電位
ＶＣＣが１．５Ｖ以下では、メモリセルに供給する高電位ＶＤＤは、外部パッドより供給
される電源電位ＶＣＣと同一であり、ＶＣＣが１．５Ｖ以上では、ＶＤＤは１．５Ｖで一
定となるように制御する。また、電源電位より低い電位ＶＤＤＤは、ＶＣＣが１．０Ｖ以
下では、外部パッドより供給される電位ＶＣＣと同一であり、ＶＣＣが１．０Ｖ以上では
、１．０Ｖで一定となるように制御する。接地電位より高い電位ＶＳＳＳは、電位ＶＣＣ
が１．０Ｖ以下の時は０Ｖであり、外部電源パッドより供給される電位ＶＣＣが１．０Ｖ
以上の時は、メモリセルに供給する高電位側の電位ＶＤＤに基づいてそれよりより１．０
Ｖ低い値になるように制御される。これにより、半導体チップの外より入力される電源電
位ＶＣＣが変動してもメモリセルに印加される電圧が常に１．０Ｖとなりデータ破壊が生
じないようにすることが可能となる。尚、別の外部パッドから供給される低電位側の電位
ＶＳＳは接地電位であることから変動しないものと考えることができる。帰還回路により
制御が可能となる動作電位生成回路の適用は、メモリを具備する半導体集積回路に限られ
ず、前の実施例においても有効である。
【０１０３】
本実施例においては、ＧＩＤＬ電流の低減のために半導体装置において、ソース・ドレ
イン領域のうち、コンタクトをとる領域に砒素を、エクステンション領域に燐を用いたＮ
チャネル型ＭＯＳトランジスタを具備させる。ＳＲＡＭを有する半導体装置において、前
記Ｎチャネル型ＭＯＳトランジスタをＳＲＡＭのメモリセル内のＮチャネル型ＭＯＳトラ
ンジスタに用い、メモリセルを制御する周辺回路のＮチャネル型ＭＯＳトランジスタには
コンタクトをとる領域とエクステンション領域いずれにも砒素を用いたＮチャネル型ＭＯ
Ｓトランジスタを用いる。
【０１０４】
図２６において、Ｎチャネル型ＭＯＳトランジスタのソース・ドレイン領域のうち、コ
ンタクトをとる領域に砒素をいずれにも用い、エクステンション領域に砒素を用いたとき
のゲート電圧Ｖｇｓとソース・ドレイン間の電流の特性Ｉｄｓを(ａ)に、燐を用いたとき
のゲート電圧Ｖｇｓとソース・ドレイン間の電流Ｉｄｓの特性を(ｂ)に示す。座標は(ａ)
(ｂ)で同じである。この波形を見て明らかなように、ゲート電圧が０．０Ｖにおけるオフ
電流は燐を用いた方(ｂ)が明らかに低下しており、さらに今回の発明の方式(スタンバイ
時にメモリセルの動作電位Ｖｓｓｍを０．０Ｖから０．５Ｖにあげる方式)とした場合に
燐をエクステンション領域に用いることがオフ電流を低減するに対し有効であることがわ
かる。ここには示していないが、高温動作領域での効果が顕著であることがわかっている
。
【０１０５】
As（砒素）よりP（リン）は、Vth−Lowering特性などのデバイス特性への変動が大きく
、電流駆動力はAsより低下するため、イオン打込み濃度やエネルギーの調整が難しいため
、一般にはコンタクトを取る領域及びエクステンション領域には砒素が用いられていた。
特開平9-135029 号においてはコンタクトを取る領域及びエクステンション領域いずれに
も燐をデバイス構造が開示されているが、本発明者らによりＧＩＤＬ電流低減にはエクス
テンション領域に燐を注入することが有効であり、コンタクトを取る領域にはデバイスの
性能面(電流駆動力、短チャネル特性)から砒素を用いることが有効であることが示された
。
【０１０６】
本効果が得られる理由は、ゲート電極下にオーバーラップしているエクステンション領
域での燐注入により、ゲート電極からの縦方向電界によるバンド曲がりが緩和されるため
である。また、インプラプロファイルのブロード化により、チャネル領域とエクテンショ
ン領域との縦方向の接合電界強度が緩和され、PN接合リークが低減した効果も寄与してい
る。
【０１０７】
図１７〜図２５は、本実施例の半導体装置の製造方法の一例を工程順に示した断面図で
ある。それぞれの図はメモリセル部ＭＣを構成するＮチャネル型ＭＯＳトランジスタＱｍ
ｎとＰチャネル型ＭＯＳトランジスタＱｍｐと、周辺回路部ＰＥＲＩを構成するＮチャネ
ル型ＭＯＳトランジスタＱｐｎとＰチャネル型ＭＯＳトランジスタＱｐｐと、高耐圧部Ｈ
Ｖを構成するＮチャネル型ＭＯＳトランジスタＱｈｎとＰチャネル型ＭＯＳトランジスタ
Ｑｈｐとに分けて記載している。メモリセル部ＭＣを構成するＮチャネル型ＭＯＳトラン
ジスタＱｍｎは図５の各メモリセルＣＥＬＬの駆動と転送ＭＯＳトランジスタに用いられ
る。メモリセル部ＭＣを構成するＰチャネル型ＭＯＳトランジスタＱｍｐは図５の各メモ
リセルＣＥＬＬの負荷ＭＯＳトランジスタに用いられる。周辺回路部ＰＥＲＩを構成する
Ｎチャネル型ＭＯＳトランジスタＱｐｎとＰチャネル型ＭＯＳトランジスタＱｐｐは図５
のメモリセル部以外のＰとＮチャネル型ＭＯＳトランジスタに用いられる。つまり、セン
スアンプ回路（１０３）、リードデータドライブ回路（１０４）、ライトアンプ回路（１
０５）、イコライズ・プリチャージ回路（９９、１００）とＹスイッチ回路（１０１、１
０２）、ワードデコーダおよびワードドライバ(１１４)、プリデコーダ(１１５)、制御回
路（１１７）に用いられるＭＯＳトランジスタを含む。高耐圧部ＨＶを構成するＮチャネ
ル型ＭＯＳトランジスタＱｈｎとＰチャネル型ＭＯＳトランジスタＱｈｐは入力と出力の
動作電圧が異なる回路、つまり図１５の入力バッファ(ＩＮＢＵＦ）、降圧回路(ＰＷＲ)
、入出力回路ＩＯを構成するＮとＰチャネル型ＭＯＳトランジスタに用いられる。
【０１０８】
以下、図面を用いて工程順に説明する。まず、図１７(ａ)に示すように、たとえばｐ-
型の単結晶シリコンからなる半導体基板２００を用意し、半導体基板２００の主面に素子
分離領域２０１を形成する。素子分離領域２０１は、たとえば以下のようにして形成でき
る。まず、半導体基板２００の主面上にシリコン酸化膜（ＳｉＯ２）およびシリコン窒化
膜（Ｓｉ３Ｎ４）を順次形成し、このシリコン窒化膜をパターニングされたフォトレジス
ト膜を用いてエッチングし、このエッチングされたシリコン窒化膜をマスクとして半導体
基板２００に溝型の分離領域を形成する。その後、溝型の分離領域を埋め込む絶縁膜、た
とえばシリコン酸化膜を堆積し、ＣＭＰ法等を用いて溝型分離領域以外の領域のシリコン
酸化膜を除去し、さらにウエットエッチング法等によりシリコン窒化膜を除去する。これ
により素子分離領域（トレンチアイソレーション）２０１が形成される。素子分離領域は
、溝型の分離領域に限定されるものではなく、例えばＬＯＣＯＳ（Local Oxidization of
Silicon）法によって形成されたフィールド絶縁膜で形成しても良い。次のイオン注入工
程による半導体基板表面のダメージを緩和するために、薄いシリコン酸化膜を堆積させる
。
【０１０９】
その後パターニングされたフォトレジスト膜をマスクとして不純物をイオン注入し、図
１７(ｂ)に示すように、ｐウエル２１０、２１２およびｎウエル２１１、２１３を形成す
る。ｐウエルにはｐ型の導電型を示す不純物たとえばボロンＢ又はフッ化ボロンＢＦ２を
イオン注入し、ｎウエルにはｎ型の導電型を示す不純物たとえばリンＰ、砒素Ａｓをイオ
ン注入する。この後、各ウエル領域にＭＯＳＦＥＴのしきい値を制御するための不純物(
Ｎチャネル型ＭＯＳトランジスタではｎ型の導電型を示す不純物(Ｐ)、Ｐチャネル型ＭＯ
Ｓトランジスタではｐ型の導電型を示す不純物(ＢＦ２))をイオン注入する。
【０１１０】
次に図１７(ｂ)に示すように、ゲート絶縁膜となるシリコン酸化膜２２１を形成する。
この際に、高耐圧部には厚膜ゲート酸化膜、周辺回路部とメモリセル部には薄膜ゲート酸
化膜をホトリソグラフィー、エッチング技術を用いて形成した。
【０１１１】
本実施例では、厚膜ゲート酸化膜の膜厚は外部入出力で３．３Vに対応するため８．０
ｎｍ、薄膜ゲート酸化膜は待機時におけるゲートリーク電流が問題となる３．０ｎｍとし
た。高耐圧部以外の酸化膜をホトリソグラフィー・ウエットエッチング技術により除去し
た後に、再度、熱酸化して熱酸化することにより２種類の膜厚の酸化膜が形成される。そ
の後、ゲート電極用の多結晶シリコン膜２２２を堆積し、レジストマスク２２３を用いて
ＮとＰチャネル型ＭＯＳの電極領域にそれぞれｎ型／ｐ型の不純物(燐、ボロン)をイオン
注入する。
【０１１２】
図１８(ａ)に示すように、ホトリソグラフィー・ドライエッチングを用いて加工するこ
とによりゲート電極２３０、２３１、２３２、２３３、２３４、２３５が形成される。次
に図１８(ｂ)に示すようにエクステンション領域となる半導体領域及びそれとパンチスル
ーを抑制するための反対の導電型(ウエルと同導電型でウエル領域よりも高濃度）の半導
体領域をイオン注入法で形成する。Nチャネル型MOSトランジスタにおいてはメモリセル部
ＭＣと周辺回路部PERIと高耐圧部HVとでそれぞれマスク(工程)を変えてイオン注入を行う
。メモリセル部MCにおいてはスタンバイ時のGIDL電流を低減するためにｎ型の不純物であ
る燐、ｐ型の不純物(ボロン)を注入することによりｎ型半導体領域２４１、２４２とｐ型
半導体領域２４３、２４４を形成する。その際には他の領域(Pチャネル型MOSトランジス
タ領域、周辺回路部・高耐圧部領域)はレジストでマスクされる。周辺回路部PERIにおい
ては高速動作を実現するためにｎ型の不純物である砒素、ｐ型の不純物(ボロン)を注入す
ることによりｎ型半導体領域２４５、２４６とｐ型半導体領域２４７、２４８を形成する
。その際には他の領域(Pチャネル型MOSトランジスタ領域、メモリセル部・高耐圧部領域)
はレジストでマスクされる。
【０１１３】
次に図１８(ｃ)で示すように、Ｐチャネル型ＭＯＳトランジスタとなるｎ型ウエル領域
２１１にはｐ型の不純物(ボロン)、ｎ型の不純物(Ａｓ)を注入することにより、エクステ
ンション領域となる半導体領域２５１、２５４、２５５、２５６、パンチスルーを抑制す
るための、ウエルと同導電型でウエル領域よりも高濃度の半導体領域２５３、２５４、２
５７、２５８を形成する。Ｐチャネル型ＭＯＳトランジスタはメモリセル部ＭＣ、周辺回
路部ＰＥＲＩで不純物の種類・イオン注入の条件(エネルギー)を変えないため、同じマス
ク(工程)で行い、イオンを注入する際にはNチャネル型MOSトランジスタとなる領域及び高
耐圧部ＨＶのＰチャネル型MOSトランジスタとなる領域はレジストでマスクする。高耐圧
部のNチャネル型MOSトランジスタはエッジ端の縦方向電界を緩和するようにｎ型の不純物
である砒素及び燐、ｐ型の不純物(ボロン)を注入することによりｎ型半導体領域２５９、
２６０、２６１、２６２とｐ型半導体領域２６３、２６４を形成する。分布係数の違いに
より半導体表面に近いｎ型半導体領域２５９、２６０は砒素により主に構成され、より深
く注入されるｎ型半導体領域２６１、２６２は燐が主成分となる。
【０１１４】
次に図１９(ａ)に示すように、高耐圧部ＨＶのＰチャネル型ＭＯＳトランジスタとなる
ｎ型ウエル領域２１３にはｐ型の不純物(ボロン)、ｎ型の不純物(Ａｓ)を注入することに
より、エクステンション領域となるｐ型半導体領域２６６、パンチスルーを抑制するため
の、ウエルと同導電型でウエル領域よりも高濃度の半導体領域２６７を形成する。本実施
例では、高耐圧部ＨＶとメモリセル部ＭＣ、周辺回路部ＰＥＲＩでマスク(工程、イオン
打ち込み条件)を変えたが、耐圧が製品の特性を満たすことが可能であれば、Ｐチャネル
型ＭＯＳトランジスタをメモリセル部ＭＣ、周辺回路部ＰＥＲＩ、高耐圧部ＨＶで不純物
の種類・イオン注入の条件(エネルギー)を変えずに一つのマスク(工程)で行うことが可能
となる。
【０１１５】
尚、エクステンション領域及びウエルと反導電型で高濃度の半導体領域のイオン注入の
順序は問わない。つまり、Nチャネル型MOSトランジスタ領域へのイオン注入より先にPチ
ャネル型MOSトランジスタとなる領域のイオン注入を行ってもよく。また、図１８(ｂ)(ｃ
)によれば、Nチャネル型MOSトランジスタの内、メモリセル部、周辺回路部、高耐圧部の
順にイオン注入を行っているが、順番は問わない。高耐圧部のイオン注入をするに当たっ
て不純物量によっては、メモリセル部、周辺回路部のイオン注入の際にマスクで覆わず、
高耐圧部のためにマスクを用意しないことも可能ではあるが、不純物量に違いがあれば、
図１８(ｃ)のように別のマスクを用意する必要がある。
【０１１６】
図１９(ａ)で示すように、半導体基板２００上に、たとえばＣＶＤ法でシリコン酸化膜
を堆積した後、このシリコン酸化膜を異方性エッチングすることにより、ゲート電極２３
０、２３１、２３２、２３３、２３４、２３５の側壁にサイドウォールスペーサ(ゲート
側壁膜)２６５をそれぞれ形成する。次に図１９(ｂ)に示すように、フォトレジスト膜２
７０をマスクとして、ウエルｎウエル２１０、２１２にｐ型不純物（ボロン）をイオン注
入し、ｎウエル上のゲート電極２３１、２３２、２３５の両側にｐ型半導体領域２７１を
形成する。ｐ型半導体領域２７１は、ゲート電極２３１、２３２、２３５およびサイドウ
ォールスペーサ２６５に対して自己整合的に形成され、ｐチャネルＭＩＳＦＥＴのソース
、ドレイン領域として機能する。
【０１１７】
同様に、フォトレジスト膜をマスクとしてｐウエル２１１、２１３にｎ型不純物（Ａｓ
）をイオン注入し、電極とコンタクトを取ることになるｎ型半導体領域２８０を形成する
。ｎ型半導体領域２８０は、ゲート電極２３０、２３３、２３４およびサイドウォールス
ペーサ２６５に対して自己整合的に形成される。また、ｎ型半導体領域２８０は、ｎチャ
ネルＭＩＳＦＥＴのソース、ドレイン領域として機能する。その結果、サイドウォールス
ペーサ２６５の形成前に低濃度の不純物半導体領域を形成し、サイドウォールスペーサ２
６５の形成後に高濃度の不純物半導体領域を形成するＬＤＤ（Lightly Doped  Drain）構
造のトランジスタがそれぞれの領域で形成される（図１９(ｃ)）。尚、本実施例ではＮチ
ャネル型ＭＯＳトランジスタのソース・ドレイン領域を先に形成したが、Ｐチャネル型Ｍ
ＯＳトランジスタを先に形成してもよい。
【０１１８】
次に図２０(ａ)に示すように、シリコン酸化膜をエッチングし、ソース・ドレイン半導
体領域の表面を露出し、高融点金属膜(Ｃｏ、Ｔｉ、Ｗ、Ｍｏ、Ｔａ)を堆積させ、アニー
ルし、未反応の高融点金属膜を除去することによりゲート電極２３０、２３１、２３２、
２３３、２３４、２３５及びソース・ドレインを形成する半導体領域の表面の一部をシリ
サイド化(２９０、２９１)させる。その後、シリコン窒化膜２９２を堆積させる。
【０１１９】
図１９(ｂ)に示すように、半導体基板２００上にＣＶＤ法またはスパッタ法でシリコン
酸化膜を堆積した後、そのシリコン酸化膜を、たとえばＣＭＰ法で研磨することにより、
表面が平坦化された第１層間絶縁膜３００を形成する。次に、フォトリソグラフィ技術を
用いて第１層間絶縁膜３００に接続孔を形成する。この接続孔は、ｎ型半導体領域あるい
はｐ型半導体領域上の必要部分に形成する。      
【０１２０】
接続孔内にプラグを、たとえば以下のようにして形成する。まず、接続孔の内部を含む
半導体基板２００の全面に窒化チタン膜３０１を形成する。窒化チタン膜は、たとえばＣ
ＶＤ法により形成できる。ＣＶＤ法は被膜の段差被覆性に優れるため、微細な接続孔内に
も均一な膜厚で窒化チタン膜を形成できる。次に、接続孔を埋め込む金属(リチウム)膜３
０２を形成する。金属膜は、たとえばＣＶＤ法で形成できる。次に、接続孔以外の領域の
金属膜および窒化チタン膜を、たとえばＣＭＰ法により除去してプラグを形成できる。
【０１２１】
このようなシリサイド層を形成することにより、接続孔１２底部でのコンタクト抵抗を
低減できる。同様にして第２層間絶縁膜３１０に接続孔を形成する。接続孔は窒化チタン
膜３１１と金属(タングステン)膜３１２により形成される。これらのプラグはローカル配
線の接続に用いられる。次に、半導体基板２００の全面に、ＣＶＤ法またはスパッタ法に
よりたとえば窒化チタン膜３２１とアルミニウム膜３２２を形成し、堆積された膜をフォ
トリソグラフィ技術によりパターニングし、第１配線層の配線を形成する。第1層の配線
はメモリ部ではビット線等に用いられる。配線を覆う絶縁膜、たとえばシリコン酸化膜を
形成し、この絶縁膜をＣＭＰ法により平坦化して第２層間絶縁膜３３０を形成する。第２
層間絶縁膜３３０上に接続孔が形成される領域に開孔を有するフォトレジスト膜を形成し
、このフォトレジスト膜をマスクとしてエッチングを施す。これにより第２層間絶縁膜３
３０の所定の領域に接続孔を形成する。接続孔内にプラグを形成する。
【０１２２】
プラグは以下のようにして形成できる。まず、接続孔の内部を含む半導体基板２００の
全面にバリアメタル層340を形成し、さらに接続孔を埋め込む金属(タングステン)膜３４
１を形成する。その後、接続孔以外の領域の金属膜およびバリアメタル層をＣＭＰ法によ
り除去してプラグを形成する。バリアメタル層は第２層間絶縁膜330等周辺へのタングス
テンの拡散を防止する機能を有し、たとえば窒化チタン膜を例示できる。なお、窒化チタ
ン膜には限られず、タングステンの拡散防止機能を有する限り他の金属膜であってもよい
。たとえば、窒化チタンに代えてタンタル（Ｔａ）、窒化タンタル（ＴａＮ）を用いるこ
ともできる。第1配線層と同様に、第２配線層の配線(３５１、３５２)を形成する。配線
を覆う絶縁膜を形成し、この絶縁膜をＣＭＰ法により平坦化して第３層間絶縁膜３６０を
形成する。第３層間絶縁膜３６０上に第2層間絶縁膜３３０で設けたと同様に接続孔を形
成し、接続孔内にプラグ(３６１、３６２)を形成する。第２配線層と同様に、第３配線層
の配線(３６３、３６４)を形成する。配線を覆う絶縁膜３７０を形成し、この絶縁膜の上
に窒化シリコン膜をパッシベーション膜３７１として形成する。製品として出荷する前に
は検査工程、樹脂封止工程等がある。
【０１２３】
砒素をエクステンション領域とコンタクトをとる領域に注入した場合と燐をエクステン
ション領域に適用した本デバイス構造を用いたメモリセルを試作した結果、スタンバイ電
流は２５℃、９０℃において約５０％低減できることがわかった。つまり、通常動作の温
度だけでなく、高温においても半導体装置のスタンバイ電流を抑制することができ、本構
造をとることにより製品の動作保証温度(例えば７０度Ｃ以下)を高く設定することができ
るという効果を有する。
【０１２４】
薄膜NMOSに本デバイス構造を採る事により、半導体装置のスタンバイ電流が従来As構造
での２．５ｕＡから１．０ｕＡ程度と低減することができる。この効果は、スタンバイ電
流の主成分がＮＭＯＳのＧＩＤＬ電流（約７０%程度）であることに起因する。
【０１２５】
尚、メモリセル部のＮチャネル型ＭＯＳトランジスタのエクステンション領域には燐の
みを用いたが、高速動作のために燐及び砒素を注入することもある。この場合には、イオ
ン源が２種類必要となるが駆動電流が増えるという効果がでる。構造は高耐圧部のＮチャ
ネル型ＭＯＳトランジスタと類似する。高耐圧ＭＯＳよりも低いエネルギーでイオン注入
を行う必要があるため、高耐圧部のエクステンション領域のイオン打ちこみをするときと
マスクを変える必要があり、その結果半導体領域の広がりは高耐圧部のそのものより狭く
なる。
【０１２６】
〈実施例４〉
図８は、本発明をマイクロプロセッサに適用した実施例を示している。ＭＯＳトランジ
スタのゲートに使用される絶縁膜が4nm以下か、トンネルリーク電流が電源電圧１．５Ｖ
で、１０−１２Ａ／μｍ２以上である半導体集積回路製造技術を用いて単結晶シリコンの
ような半導体基板に形成される。
【０１２７】
マイクロプロセッサ１３０は、ＩＰ回路１３３、キャッシュメモリ１３１およびＣＰＵ
１３２より構成されている。また、動作および待機状態をコントロールするコントロール
回路１３４もマイクロプロセッサ１３０に搭載されている。
【０１２８】
キャッシュメモリ１３１の接地ソース電極線ＶＳＳＭは、Ｎチャネル型ＭＯＳトランジ
スタＭＮ２００を介して接地電位より高い電位ＶＳＳＳに接続され、またＮチャネル型Ｍ
ＯＳトランジスタＭＮ２０１を介して接地電位ＶＳＳに接続されている。Ｎチャネル型Ｍ
ＯＳトランジスタＭＮ２００のゲート電極には制御信号ＳＴＢＹ０が接続されている。Ｎ
チャネル型ＭＯＳトランジスタＭＮ２０１のゲート電極には制御信号ＡＣＴＶ０が接続さ
れている。
【０１２９】
ＣＰＵ回路１３２の接地ソース電極線ＶＳＳＭは、Ｎチャネル型ＭＯＳトランジスタＭ
Ｎ２０２を介して接地電位より高い電位ＶＳＳＳに接続され、またＮチャネル型ＭＯＳト
ランジスタＭＮ２０３を介して接地電位ＶＳＳに接続されている。Ｎチャネル型ＭＯＳト
ランジスタＭＮ２０２のゲート電極には制御信号ＳＴＢＹ１が接続されている。Ｎチャネ
ル型ＭＯＳトランジスタＭＮ２０３のゲート電極には制御信号ＡＣＴＶ１が接続されてい
る。
【０１３０】
ＩＰ回路１３３の接地ソース電極線ＶＳＳＭは、Ｎチャネル型ＭＯＳトランジスタＭＮ
２０４を介して接地電位より高い電位ＶＳＳＳに接続され、またＮチャネル型ＭＯＳトラ
ンジスタＭＮ２０５を介して接地電位ＶＳＳに接続されている。Ｎチャネル型ＭＯＳトラ
ンジスタＭＮ２０４のゲート電極には制御信号ＳＴＢＹ２が接続されている。Ｎチャネル
型ＭＯＳトランジスタＭＮ２０５のゲート電極には制御信号ＡＣＴＶ２が接続されている
。
【０１３１】
制御信号ＳＴＢＹ０が“Ｈ”、ＡＣＴＶ０が“Ｌ”となると、キャッシュメモリ１３１
は、待機状態となり、ＶＳＳＭの電位が接地電位より高い電圧ＶＳＳＳたとえば０．５Ｖ
となる。この時ＭＯＳトランジスタのゲート−ソース間に印加される電圧が下がり、ゲー
トトンネルリーク電流が低減される。ただし、キャッシュメモリ内のデータは破壊されず
保持される。
【０１３２】
制御信号ＳＴＢＹ０が“Ｌ”、ＡＣＴＶ０が“Ｈ”となると、キャッシュメモリ１３１
は、動作状態となり、ＶＳＳＭの電位が接地電位ＶＳＳとなる。この場合ＭＯＳトランジ
スタのゲートトンネルリーク電流は待機時に比べ増加する。
【０１３３】
制御信号ＳＴＢＹ１が“Ｈ”、ＡＣＴＶ１が“Ｌ”となると、ＣＰＵ回路１３２は、待
機状態となり、ＶＳＳＭの電位が接地電位より高い電圧ＶＳＳＳたとえば０．５Ｖとなる
。この時ＭＯＳトランジスタのゲート−ソース間に印加される電圧が下がり、ゲートトン
ネルリーク電流が低減される。ただし、レジスターファイルおよびラッチ内のデータは破
壊されず保持される。
【０１３４】
制御信号ＳＴＢＹ１が“Ｌ”、ＡＣＴＶ１が“Ｈ”となると、ＣＰＵ回路１３２は、動
作状態となり、ＶＳＳＭの電位が接地電位ＶＳＳとなる。この場合ＭＯＳトランジスタの
ゲートトンネルリーク電流は待機時に比べ増加する。
【０１３５】
制御信号ＳＴＢＹ２が“Ｈ”、ＡＣＴＶ２が“Ｌ”となると、ＩＰ１３８は、待機状態
となり、ＶＳＳＭの電位が接地電位より高い電圧ＶＳＳＳたとえば０．５Ｖとなる。この
時ＭＯＳトランジスタのゲート−ソース間に印加される電圧が下がり、ゲートトンネルリ
ーク電流が低減される。
【０１３６】
制御信号ＳＴＢＹ２が“Ｌ”、ＡＣＴＶ２が“Ｈ”となると、ＩＰ１３８は、動作状態
となり、ＶＳＳＭの電位が接地電位ＶＳＳとなる。この場合ＭＯＳトランジスタのゲート
トンネルリーク電流は待機時に比べ増加する。
【０１３７】
〈実施例５〉
図９は、本発明をマイクロプロセッサに適用した実施例を示している。ＭＯＳトランジ
スタのゲートに使用される絶縁膜が4nm以下か、トンネルリーク電流が電源電圧１．５Ｖ
で、１０−１２Ａ／μｍ２以上である半導体集積回路製造技術を用いて単結晶シリコンの
ような半導体基板に形成される。
【０１３８】
マイクロプロセッサ１３５は、ＩＰ回路１３８、キャッシュメモリ１３６およびＣＰＵ
１３７より構成されている。また、動作および待機状態をコントロールするコントロール
回路１３９もマイクロプロセッサ１３５に搭載されている。
【０１３９】
キャッシュメモリ１３６の電源ソース電極線ＶＤＤＭは、Ｐチャネル型ＭＯＳトランジ
スタＭＰ２００を介して電源電位より低い電位ＶＤＤＤに接続され、またＰチャネル型Ｍ
ＯＳトランジスタＭＰ２０１を介して電源電位ＶＤＤに接続されている。Ｐチャネル型Ｍ
ＯＳトランジスタＭＰ２００のゲート電極には制御信号ＳＴＢＹＢ０が接続されている。
Ｐチャネル型ＭＯＳトランジスタＭＰ２０１のゲート電極には制御信号ＡＣＴＶＢ０が接
続されている。
【０１４０】
ＣＰＵ回路１３７の電源ソース電極線ＶＤＤＭは、Ｐチャネル型ＭＯＳトランジスタＭ
Ｐ２０２を介して電源電位より低い電位ＶＤＤＤに接続され、またＰチャネル型ＭＯＳト
ランジスタＭＰ２０３を介して電源電位ＶＤＤに接続されている。Ｐチャネル型ＭＯＳト
ランジスタＭＰ２０２のゲート電極には制御信号ＳＴＢＹＢ１が接続されている。Ｐチャ
ネル型ＭＯＳトランジスタＭＰ２０３のゲート電極には制御信号ＡＣＴＶＢ１が接続され
ている。
【０１４１】
ＩＰ回路１３８の電源ソース電極線ＶＤＤＭは、Ｐチャネル型ＭＯＳトランジスタＭＰ
２０４を介して電源電位より低い電位ＶＤＤＤに接続され、またＰチャネル型ＭＯＳトラ
ンジスタＭＰ２０５を介して電源電位ＶＤＤに接続されている。Ｐチャネル型ＭＯＳトラ
ンジスタＭＰ２０４のゲート電極には制御信号ＳＴＢＹＢ２が接続されている。Ｐチャネ
ル型ＭＯＳトランジスタＭＰ２０５のゲート電極には制御信号ＡＣＴＶＢ２が接続されて
いる。
【０１４２】
制御信号ＳＴＢＹＢ０が“Ｌ”、ＡＣＴＶＢ０が“Ｈ”となると、キャッシュメモリ１
３６は、待機状態となり、ＶＤＤＭの電位が電源電位より低い電圧ＶＤＤＤたとえば１．
０Ｖとなる。この時ＭＯＳトランジスタのゲート−ソース間に印加される電圧が下がり、
ゲートトンネルリーク電流が低減される。ただし、キャッシュメモリ内のデータは破壊さ
れず保持される。
【０１４３】
制御信号ＳＴＢＹＢ０が“Ｈ”、ＡＣＴＶＢ０が“Ｌ”となると、キャッシュメモリ１
３６は、動作状態となり、ＶＤＤＭの電位が電源電位ＶＤＤとなる。この場合ＭＯＳトラ
ンジスタのゲートトンネルリーク電流は待機時に比べ増加する。制御信号ＳＴＢＹＢ１が
“Ｌ”、ＡＣＴＶＢ１が“Ｈ”となると、ＣＰＵ回路１３７は、待機状態となり、ＶＤＤ
Ｍの電位が電源電位より低い電圧ＶＤＤＤたとえば１．０Ｖとなる。この時ＭＯＳトラン
ジスタのゲート−ソース間に印加される電圧が下がり、ゲートトンネルリーク電流が低減
される。ただし、レジスタファイルおよびラッチ内のデータは破壊されず保持される。
【０１４４】
制御信号ＳＴＢＹＢ１が“Ｈ”、ＡＣＴＶＢ１が“Ｌ”となると、ＣＰＵ回路１３７は
、動作状態となり、ＶＤＤＭの電位が電源電位ＶＤＤとなる。この場合ＭＯＳトランジス
タのゲートトンネルリーク電流は待機時に比べ増加する。
【０１４５】
制御信号ＳＴＢＹＢ２が“Ｌ”、ＡＣＴＶＢ２が“Ｈ”となると、ＩＰ回路１３８は、
待機状態となり、ＶＤＤＭの電位が電源電位より低い電圧ＶＤＤＤたとえば１．０Ｖとな
る。この時ＭＯＳトランジスタのゲート−ソース間に印加される電圧が下がり、ゲートト
ンネルリーク電流が低減される。
【０１４６】
制御信号ＳＴＢＹＢ２が“Ｈ”、ＡＣＴＶＢ２が“Ｌ”となると、ＩＰ回路１３８は、
動作状態となり、ＶＤＤＭの電位が電源電位ＶＤＤとなる。この場合ＭＯＳトランジスタ
のゲートトンネルリーク電流は待機時に比べ増加する。
【０１４７】
〈実施例６〉
図１０は、本発明を使ったＳＲＡＭあるいはマイクロプロセッサを携帯電話などの電池
で動作するシステムに応用した実施例を示している。携帯電話１４０には、電池１４１と
実施例３で述べたＳＲＡＭ、実施例４で述べたマイクロプロセッサ１３０が搭載されてい
る。電池駆動するための端子とＳＲＡＭとマイクロプロセッサが単一の半導体基板に搭載
されている半導体装置からなる。また接地電位より高い電圧ＶＳＳＳたとえば０．５Ｖを
電源電位ＶＤＤから生成する回路１４３も搭載されている。
【０１４８】
ＳＲＡＭ９８はＣＳが“Ｌ”のときに待機状態となり接地電極が０．５Ｖとなりゲート
トンネルリーク電流が低減される。
【０１４９】
マイクロプロセッサ１３０はＳＴＢＹが“Ｈ”でＡＣＴＶが“Ｌ”のとき待機状態とな
り接地電極が０．５Ｖとなりゲートトンネルリーク電流が低減される。この結果電池の寿
命を延ばすことが可能となる。
【０１５０】
〈実施例６〉
図１０は、本発明を使ったＳＲＡＭあるいはマイクロプロセッサを携帯電話などの電池
で動作するシステムに応用した実施例を示している。携帯電話１４０には、電池１４１と
実施例３で述べたＳＲＡＭ、実施例４で述べたマイクロプロセッサ１３０が搭載されてい
る。電池駆動するための端子とＳＲＡＭとマイクロプロセッサが単一の半導体基板に搭載
されている半導体装置からなる。また接地電位より高い電圧ＶＳＳＳたとえば０．５Ｖを
電源電位ＶＤＤから生成する回路１４３も搭載されている。
【０１５１】
ＳＲＡＭ９８はＣＳが“Ｌ”のときに待機状態となり接地電極が０．５Ｖとなりゲート
トンネルリーク電流が低減される。
【０１５２】
マイクロプロセッサ１３０はＳＴＢＹが“Ｈ”でＡＣＴＶが“Ｌ”のとき待機状態とな
り接地電極が０．５Ｖとなりゲートトンネルリーク電流が低減される。この結果電池の寿
命を延ばすことが可能となる。
【０１５３】
〈実施例７〉
図１１は、本発明を使ったＳＲＡＭあるいはマイクロプロセッサを携帯電話などの電池
で動作するシステムに応用した実施例を示している。携帯電話１４４には、電池１４１と
ＳＲＡＭ１４６、マイクロプロセッサ１４７が搭載されている。ＳＲＡＭ１４６とマイク
ロプロセッサ１４７の電源ＶＤＤＩを供給する電源チップ１４５も搭載されている。
【０１５４】
図１２に動作波形を示す。動作時にはスタンバイ信号ＳＴＢＹが“Ｌ”となりＳＲＡＭ
１４６とマイクロプロセッサ１４７に電源電位ＶＤＤが与えられる。待機時にはスタンバ
イ信号ＳＴＢＹが“Ｈ”となりＳＲＡＭ１４６とマイクロプロセッサ１４７に電源電位Ｖ
ＤＤより低い電位が与えられる。このときゲートトンネルリーク電流およびＧＩＤＬ電流
が低減される。この結果電池の寿命を延ばすことが可能となる。
【０１５５】
尚、本文中のＭＯＳトランジスタのゲート酸化膜を絶縁膜としたＭＩＳトランジスタに
適用してもよい。本発明によれば、データを破壊することなくリーク電流を低減すること
ができる。
【図面の簡単な説明】
【０１５６】
【図１】実施例１に係わる半導体装置集積回路の回路図。
【図２】実施例１に係わる半導体装置集積回路の動作波形。
【図３】実施例２に係わる半導体装置集積回路の回路図。
【図４】実施例２係わる半導体装置集積回路の動作波形。
【図５】実施例３に係わる半導体記憶装置の回路図。
【図６】実施例３に係わる待機時および読み出し時の動作波形。
【図７】実施例３に係わる待機時および書き込み時の動作波形。
【図８】実施例４に係わる半導体集積回路の回路図。
【図９】実施例５に係わる半導体集積回路の回路図。
【図１０】実施例６に係わる半導体集積回路の回路図。
【図１１】実施例７に係わる半導体集積回路の回路図。
【図１２】実施例７に係わる半導体集積回路の動作波形。
【図１３】本方式におけるＭＯＳトランジスタ電流低減効果。
【図１４】実施例３に係わるリーク電流低減効果。
【図１５】実施例３に係わる半導体記憶装置の概略回路図。
【図１６】実施例３に係わる降圧回路の特性図。
【図１７】本発明の半導体集積回路の製造方法を示す半導体基板の要部断面図。
【図１８】本発明の半導体集積回路の製造方法を示す半導体基板の要部断面図。
【図１９】本発明の半導体集積回路の製造方法を示す半導体基板の要部断面図。
【図２０】本発明の半導体集積回路の製造方法を示す半導体基板の要部断面図。
【図２１】本発明の半導体集積回路の製造方法を示す半導体基板の要部断面図。
【図２２】本発明の製造方法を適用した場合の特性図。
【符号の説明】
【０１５７】
CELL……ＳＲＡＭメモリセル
MN……Ｎチャネル型ＭＯＳトランジスタ
MP……Ｐチャネル型ＭＯＳトランジスタ
INV……インバータ回路
ＣINV……クロックドインバータ回路
ＬＡＴＣＨ……ラッチ回路
ＮＡＮＤ……ＮＡＮＤ回路
ＡＮＤ……ＮＡＮＤ回路
Ｎ……接続ノード
Ｉ……入力信号
Ｏ……出力信号
NL、NR……SRAMメモリセル内部ノード
ＶＤＤ……電源電位
ＶＤＤＤ……電源電位より低い電位
ＶＣＣ……外部パッドより供給される高電位側の電源電位
ＶＤＤＭ……電源ソース電極線
ＶＳＳ……接地電位
ＶＳＳＳ……接地電位より高い電位
ＶＳＳＭ……接地ソース電極線
ＤＴ、ＤＢ……データ線
ＳＷＬ……サブワード線
ＳＴＢＹ……待機選択信号
ＡＣＴＶ……動作選択信号
ＡＣＶＳＳＭ……制御信号
ＳＴＶＳＳＭ……制御信号
ＣＶＤＤＤ……制御信号
ＥＱ……イコライズ・プリチャージ回路制御信号
ＹＳＷ、ＹＳＷＢ……Ｙスイッチ制御信号
ＳＡ……センスアンプ制御信号
ＲＢＣ、ＲＢＣＢ……読み出しデータ出力制御信号
ＷＢＣ、ＷＢＣＢ……書き込みデータ入力制御信号
ＣＳ……チップ選択信号
ＷＥ……書き込み選択信号
ＡＹ……Ｙアドレス
ＭＡＴ……マット選択信号
ＡＴＤ……ＡＴＤパルス
９８、１４６……ＳＲＡＭ
９９、１００……イコライズ、プリチャージ回路
１０１、１０２……Ｙスイッチ回路
１０３……センスアンプ回路
１０４……リードデータドライブ回路
１０５……ライトアンプ回路
１０６……基本ユニット
１０８、ＭＥＭＢＬＫ……メモリセルマット
１０９、１１０……スイッチ回路
１１１……データバス
１１４……ワードデコーダおよびワードドライバ
１１５……プリデコーダ
１１６……アドレスおよび制御信号
１１７、１１８……制御回路
１３０、１３５、１４７……マイクロプロセッサ
１３１、１３６……キャッシュメモリ
１３２、１３７……ＣＰＵ回路
１３３、１３８……ＩＰ回路
１３４、１３９……コントロール回路
１４０、１４４……携帯電話システム
１４１……電池
１４３、１４５……電源回路。
ＦＭＡＴ……速いマット選択信号
ＰＷＲ……降圧回路
ＩＮＢＵＦ……インプットバッファ
Ｑｍｎ、Ｑｍｐ……メモリセル部のＮとＰチャネル型ＭＩＳＦＥＴ
Ｑｐｎ、Ｑｐｐ……周辺回路部のＮとＰチャネル型ＭＩＳＦＥＴ
Ｑｈｎ、Ｑｈｐ……高耐圧部のＮとＰチャネル型ＭＩＳＦＥＴ
２００……半導体基板
２０１……素子分離領域
２１０、２１１、２１２、２１３……ウエル
２２１……絶縁膜
２２２……多結晶シリコン膜
２２３、２７０……レジストマスク
２３０、２３１、２３２、２３３、２３４、２３５……ゲート電極
２４１、２４２、２４５、２４６、２５３、２５４、２５７、２５８、２５９、
２６０、２６１、２６２、２６７、２８０……ｎ型半導体領域
２４３、２４４、２４７、２４８、２５１、２５４、２５５、２５６、２６３、
２６４、２６６、２７１……ｐ型半導体領域
２６５……サイドウォールスペーサ
２９０、２９１……シリサイド膜
２９２……シリコン窒化
３００、３１０、３３０、３６０、３７０……層間絶縁膜
３０１、３１１、３２１……窒化チタン膜
３０２、３１２、３２２、３４１、３５２、３６４……金属膜
３４０、３５１、３６４……バリアメタル層
３７１……パッシベーション膜。
【図１】
2007251173.tif 000003
【図２】
2007251173.tif 000004
【図３】
2007251173.tif 000005
【図４】
2007251173.tif 000006
【図５】
2007251173.tif 000007
【図６】
2007251173.tif 000008
【図７】
2007251173.tif 000009
【図８】
2007251173.tif 000010
【図９】
2007251173.tif 000011
【図１０】
2007251173.tif 000012
【図１１】
2007251173.tif 000013
【図１２】
2007251173.tif 000014
【図１３】
2007251173.tif 000015
【図１４】
2007251173.tif 000016
【図１５】
2007251173.tif 000017
【図１６】
2007251173.tif 000018
【図１７】
2007251173.tif 000019
【図１８】
2007251173.tif 000020
【図１９】
2007251173.tif 000021
【図２０】
2007251173.tif 000022
【図２１】
2007251173.tif 000023
【図２２】
2007251173.tif 000024