(57)【要約】【課題】二次電池と充電器との間の充電路に介在する遮断回路を遮断動作させることが可能な過充電防止装置を提供することを目的とする。【解決手段】二次電池と二次電池を充電する充電器との間の充電路に介在する充電路を遮断するための遮断回路の遮断動作を制御する過充電防止装置であって、二次電池の充電電圧を検出する機能と充電電圧が所定電圧に達したことを検出する機能と充電電圧が所定電圧に達したときの検出結果に基づいて遮断回路を遮断動作させる機能とを有する制御装置に対して、制御装置の動作を確認するための確認信号を送信する第１送信部と、確認信号に応じた応答信号を受信する受信部と、応答信号が確認信号に対して応答するべき信号であるか否かを判別する第１判別部と、応答信号が応答するべき信号ではないときの判別結果に基づいて、制御装置の動作に関わらず、遮断回路を遮断動作させる第１制御部と、を備えたことを特徴とする。【選択図】図１
2007325438.tif 000002
【特許請求の範囲】
【請求項１】
二次電池と当該二次電池を充電するための充電器との間の充電路に介在する、前記充電路を遮断するための遮断回路の遮断動作を制御する過充電防止装置であって、
前記二次電池の充電電圧を検出する機能と、前記二次電池の充電電圧が所定電圧に達したことを検出する機能と、前記二次電池の充電電圧が前記所定電圧に達したことを検出した場合の検出結果に基づいて前記遮断回路を遮断動作させる機能と、を有する制御装置に対して、前記制御装置の動作を確認するための確認信号を送信する第１送信部と、
前記制御装置からの前記確認信号に応じて発生する応答信号を受信する受信部と、
前記応答信号が前記確認信号に対して応答するべき信号であるか否かを判別する第１判別部と、
前記応答信号が前記確認信号に対して応答するべき信号ではないことを示す前記第１判別部の判別結果に基づいて、前記制御装置の動作に関わらず、前記遮断回路を遮断動作させる第１制御部と、
を備えたことを特徴とする過充電防止装置。
【請求項２】
前記確認信号及び前記応答信号は、デジタル信号であって、
前記第１判別部は、前記確認信号と前記応答信号との全部又は一部が一致するか否かを判別し、
前記第１制御部は、前記確認信号及び前記応答信号の全部又は一部が一致していないことを示す前記第１判別部の判別結果に基づいて、前記制御装置の動作に関わらず、前記遮断回路を遮断動作させる、
ことを特徴とする請求項１に記載の過充電防止装置。
【請求項３】
前記制御装置において検出された前記二次電池の充電電圧を取得するための取得信号を、前記制御装置に対して送信する第２送信部と、
前記充電路を流れる電流に基づいて、前記二次電池の充電電圧を算出する算出部と、
前記制御装置から取得した前記二次電池の充電電圧が、前記算出部にて算出された前記二次電池の充電電圧を含む所定電圧範囲内であるか否かを判別する第２判別部と、
前記制御装置から取得した前記二次電池の充電電圧が前記所定電圧範囲内ではないことを示す前記第２判別部の判別結果に基づいて、前記制御装置の動作に関わらず、前記遮断回路を遮断動作させる第２制御部と、
を更に備えたことを特徴とする請求項１又は請求項２に記載の過充電防止装置。
【請求項４】
前記確認信号は、前記制御装置の動作を確認するための信号であるとともに、前記制御装置において検出された前記二次電池の充電電圧を取得するための信号であって、
前記充電路を流れる電流に基づいて、前記二次電池の充電電圧を算出する算出部と、
前記確認信号に応じた前記制御装置からの前記二次電池の充電電圧が、前記算出部にて算出された前記二次電池の充電電圧を含む所定電圧範囲内であるか否かを判別する第２判別部と、
前記確認信号に応じた前記制御装置からの前記二次電池の充電電圧が、前記所定電圧範囲内でないことを示す前記第２判別部の判別結果に基づいて、前記制御装置の動作に関わらず、前記遮断回路を遮断動作させる第２制御部と、を更に備えた、
ことを特徴とする請求項１又は請求項２に記載の過充電防止装置。
【請求項５】
前記遮断回路は、
前記充電路を接続又は遮断するためのトランジスタ回路と、前記充電路に介在するヒューズと、前記ヒューズを溶断可能な発熱抵抗と、からなり、
前記制御装置は、
前記検出結果に基づいて、前記充電路を遮断させるべく前記トランジスタ回路をオフし、前記二次電池の充電電圧が前記所定電圧に達していないことを検出した場合の検出結果に基づいて、前記トランジスタ回路をオンし、
前記第１制御部は、
前記応答信号が前記確認信号に対して応答するべき信号ではないことを示す前記第１判別部の判別結果に基づいて、前記制御装置の動作に関わらず、前記ヒューズを溶断するべく前記発熱抵抗を発熱させるための信号を出力する、
ことを特徴とする請求項１乃至請求項４の何れかに記載の過充電防止装置。
【請求項６】
前記第２制御部は、
前記制御装置から取得した前記二次電池の充電電圧が前記所定電圧範囲内ではないことを示す前記第２判別部の判別結果に基づいて、前記制御装置の動作に関わらず、前記ヒューズを溶断するべく前記発熱抵抗を発熱させるための信号を出力する、
ことを特徴とする請求項５に記載の過充電防止装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過充電防止装置に関する。
【背景技術】
【０００２】
従来、二次電池（例えば、リチウムイオン電池）の充電電圧が当該二次電池自体の充電電圧（以下、過充電電圧という）に達することを防止するために、例えば、二次電池の充電電圧を検出する第１装置と、二次電池の充電電圧が所定電圧（＜過充電電圧）に達したか否かを検出する第２装置と、を組み合わせた過充電防止システムが知られている。第２装置は、第１装置において検出された二次電池の充電電圧に基づいて、当該二次電池の充電電圧が所定電圧に達したか否かを判別する。そして、第１装置は、二次電池の充電電圧が所定電圧に達したことを示す第２装置の判別結果に基づいて、二次電池と充電器との間の充電路を接続又は遮断可能な遮断回路を遮断動作させる。この結果、充電路が遮断され、二次電池の充電電圧が過充電電圧に達することを防止することが可能となる。
【特許文献１】特開２００４−３５７４４０
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、第１装置が故障等している場合、遮断回路を遮断動作させることができず、二次電池の充電電圧が過充電電圧に達する可能性があった。つまり、第２装置が正常に動作可能な状態であるにも関わらず、二次電池の充電電圧が過充電電圧に達し、例えば当該二次電池の高温化による爆発等の危険を招く可能性があった。
【０００４】
そこで、本発明は、二次電池と充電器との間の充電路に介在する遮断回路を遮断動作させることが可能な過充電防止装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
前記課題を解決するための発明は、二次電池と当該二次電池を充電するための充電器との間の充電路に介在する、前記充電路を遮断するための遮断回路の遮断動作を制御する過充電防止装置であって、前記二次電池の充電電圧を検出する機能と、前記二次電池の充電電圧が所定電圧に達したことを検出する機能と、前記二次電池の充電電圧が前記所定電圧に達したことを検出した場合の検出結果に基づいて前記遮断回路を遮断動作させる機能と、を有する制御装置に対して、前記制御装置の動作を確認するための確認信号を送信する第１送信部と、前記制御装置からの前記確認信号に応じて発生する応答信号を受信する受信部と、前記応答信号が前記確認信号に対して応答するべき信号であるか否かを判別する第１判別部と、前記応答信号が前記確認信号に対して応答するべき信号ではないことを示す前記第１判別部の判別結果に基づいて、前記制御装置の動作に関わらず、前記遮断回路を遮断動作させる第１制御部と、を備えたことを特徴とする。
【発明の効果】
【０００６】
本発明によれば、二次電池の充電電圧が過充電電圧に達することを防止することができる。
【発明を実施するための最良の形態】
【０００７】
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。
【０００８】
＝＝＝過充電防止装置３を備えた過充電防止システム２の全体構成＝＝＝
以下、図２を参照しつつ、本発明に係る過充電防止装置３を備えた過充電防止システム２の全体構成について説明する。図２は、電池パックの一部である過充電防止システム２の全体構成の一例、及び二次電池１（１）乃至１（４）を示す図である。
【０００９】
過充電防止システム２は、過充電防止装置３、ＡＦＥ（Analog Front End）回路４（制御装置）、ＳＣＰ（Self Control Protector）回路５（遮断回路）、二次保護回路２５、Ｐ型ＭＯＳＦＥＴ６（遮断回路、トランジスタ回路）、１４、接続端子７Ａ、７Ｂ、ダイオード８、１５、抵抗９Ａ乃至９Ｄ、１１、１２、１６、１７、コンデンサ１０Ａ乃至１０Ｄ、１３、１８、１９を有する。尚、図２に示す過充電防止システム２は、二次電池１（１）乃至１（４）の各充電電圧が過充電電圧に達することを防止するための構成を有しているが、周知技術である二次電池１（１）乃至１（４）の過放電防止、過電流防止のための構成を付加しても良い。
【００１０】
接続端子７Ａは、Ｐ型ＭＯＳＦＥＴ６のソース、ダイオード１５のカソード、一端がＡＦＥ回路４のＶＩＮ端子と接続された抵抗１２の他端と接続される。接続端子７Ｂは、一端が二次電池１（４）及び過充電防止装置３のＳＲＢＡＴ端子と接続された抵抗１１の他端と接続される。そして、この接続端子７Ａ、７Ｂには、二次電池１（１）乃至１（４）を充電するための充電器や、二次電池１（１）乃至１（４）の充電電圧を放電させることにより動作可能な負荷（ノート型ＰＣ等）が接続される。
【００１１】
Ｐ型ＭＯＳＦＥＴ６は、二次電池１（１）乃至１（４）と当該二次電池１（１）乃至１（４）を充電するための充電器との間の充電路に介在する。詳述すると、Ｐ型ＭＯＳＦＥＴ６は、ドレインがダイオード８のアノードと接続され、ゲートがＡＦＥ回路４のＣＯＵＴ端子と接続される。ダイオード８は、カソードがＳＣＰ回路５と接続される。Ｐ型ＭＯＳＦＥＴ６は、ゲートにローレベルに印加されることによりオンし、ハイレベルが印加されることによりオフする。そして、このＰ型ＭＯＳＦＥＴ６がオンすることにより、二次電池１（１）乃至１（４）と充電器との間の充電路が接続され、ダイオード８の順方向、ＳＣＰ回路５、二次電池１（１）乃至１（４）、抵抗１１を介して充電器と通電し、二次電池１（１）乃至１（４）が充電されることとなる。また、Ｐ型ＭＯＳＦＥＴ６がオフすることにより、二次電池１（１）乃至１（４）と充電器との間の充電路が遮断され、当該二次電池１（１）乃至１（４）の充電が終了することとなる（一次保護）。
【００１２】
Ｐ型ＭＯＳＦＥＴ１４は、二次電池１（１）乃至１（４）と当該二次電池１（１）乃至１（４）の各充電電圧を放電させて動作可能な負荷との間の放電路に介在する。詳述すると、Ｐ型ＭＯＳＦＥＴ１４は、ソースがＳＣＰ回路５と接続され、ドレインがダイオード１５のアノードと接続され、ゲートがＡＦＥ回路４のＤＯＵＴ端子と接続される。Ｐ型ＭＯＳＦＥＴ１４は、ゲートにローレベルが印加されることによりオンし、ハイレベルが印加されることによりオフする。そして、このＰ型ＭＯＳＦＥＴ１４がオンすることにより、抵抗１１、二次電池１（４）乃至１（１）、ＳＣＰ回路５、ダイオード１５の順方向を介して負荷と通電し、二次電池１（１）乃至１（４）の充電電圧が放電されることとなる。
【００１３】
ＳＣＰ回路５は、二次電池１（１）乃至１（４）を充電するための充電路（及び二次電池１（１）乃至１（４）の充電電圧を放電するための放電路）に介在する。また、ＳＣＰ回路５は、二次保護回路２５のＳＣＰ端子、過充電防止装置３のＰ１端子と接続される。尚、ＳＣＰ回路５の詳細な構成等については後述する。
【００１４】
二次電池１（１）乃至１（４）は、充電器によって充電可能な例えばリチウムイオン電池である。尚、二次電池１（１）乃至１（４）は、リチウムイオン電池に限るものではなく、例えばリチウムポリマー電池、ニッケル−水素電池、ニッケル−カドニウム電池等を採用しても良い。二次電池１（１）乃至１（４）は、ＳＣＰ回路５と抵抗１１との間に直列接続される。そして、二次電池１（１）の陽極はＡＦＥ回路４のＶＣ１端子、二次保護回路２５のＶＣ１´端子と接続され、陰極は抵抗９Ａを介したＡＦＥ回路４のＶＣ２端子、二次保護回路２５のＶＣ２´端子と接続される。また、二次電池１（２）の陽極は抵抗９Ａを介したＡＦＥ回路４のＶＣ２端子、二次保護回路２５のＶＣ２´端子と接続され、陰極は抵抗９Ｂを介したＡＦＥ回路４のＶＣ３端子、二次保護回路２５のＶＣ３´端子と接続される。また、二次電池１（３）の陽極は抵抗９Ｂを介したＡＦＥ回路４のＶＣ３端子、二次保護回路２５のＶＣ３´端子と接続され、陰極は抵抗９Ｃを介したＡＦＥ回路４のＶＣ４端子、二次保護回路２５のＶＣ４´端子と接続される。また、二次電池１（４）の陽極は抵抗９Ｃを介したＡＦＥ回路４のＶＣ４端子、二次保護回路２５のＶＣ４´端子と接続され、陰極は抵抗９Ｄを介したＡＦＥ回路４のＶＣ５端子、二次保護回路２５のＶＣ５´端子と接続される。尚、本実施形態においては、４つの二次電池１（二次電池１（１）乃至１（４））を直列接続させているがこれに限るものではなく、接続端子７Ａ、７Ｂに接続される負荷や充電器等に応じた数の二次電池１を直列接続させたり、並列接続させることも可能である。
【００１５】
コンデンサ１０Ａ乃至１０Ｄは、例えば二次電池１（１）乃至１（４）の充電開始時における電荷の蓄積動作により、二次電池１（１）乃至１（４）に供給される充電器からの電流を徐々に上昇させるべく設けられるものである。このため、コンデンサ１０Ａ乃至１０Ｄは、各二次電池１（１）乃至１（４）と１対１に対応して設けられ、ＶＣ１（ＶＣ１´）端子乃至ＶＣ５（ＶＣ５´）端子の各端子間において、各二次電池１（１）乃至１（４）と並列接続される。
【００１６】
抵抗１１は、一端が過充電防止装置３のＳＲＢＡＴ端子、二次電池１（４）、接地と接続され、他端が過充電防止装置３のＳＲＴ端子、接続端子７Ｂと接続される。
【００１７】
過充電防止装置３は、例えばマイクロコンピュータで実現することが可能であり、当該過充電防止装置３はＶＤＤ端子、ＶＳＳ１端子、ＶＳＳ２端子、ＲＥＳＢ端子、ＲＣ１端子、Ｐ１端子、ＳＤＡＴＡ_Ｒ端子、ＳＤＡＴＡ端子、ＳＣＬＫ端子、ＤＯＶＩＤ端子、ＣＯＶＩＤ端子、ＳＲＢＡＴ端子、ＳＲＴ端子、ＶＢＡＴ端子を有する。ＶＤＤ端子は、電源ラインとコンデンサ１９との接続ラインと接続される。ＶＳＳ１端子、ＶＳＳ２端子は、接地される。そして、過充電防止装置３への電源投入時におけるコンデンサ１９の電荷の蓄積動作により、過充電防止装置３に印加される電圧が電源電圧ＶＤＤへと徐々に上昇されることとなる。ＲＥＳＢ端子は、一端が電源ラインと接続された抵抗１７の他端とコンデンサ１８との接続ラインと接続される。ＲＣ１端子は、一端が接地された抵抗１６の他端と接続される。ＳＤＡＴＡ_Ｒ端子は、ＡＦＥ回路４のＳＤＡＴＡ_Ｒ端子と接続される。ＳＤＡＴＡ端子は、ＡＦＥ回路４のＳＤＡＴＡ端子と接続される。ＳＣＬＫ端子は、ＡＦＥ回路４のＳＣＬＫ端子と接続される。ＤＯＶＩＤ端子は、ＡＦＥ回路４のＣＴＬ_ＤＣＨＧ端子と接続される。ＣＯＶＩＤ端子は、ＡＦＥ回路４のＣＴＬ_ＣＨＧ端子と接続される。ＶＢＡＴ端子は、ＡＦＥ回路４のＶＭＯＮＩ端子と接続される。尚、過充電防止装置３の詳細な構成及び各端子における入出力信号等の詳細については後述する。
【００１８】
ＡＦＥ回路４は、ＶＲＥＧ３３端子、ＶＩＮ端子、ＣＯＵＴ端子、ＤＯＵＴ端子、ＶＣ１端子乃至ＶＣ５端子、ＳＤＡＴＡ_Ｒ端子、ＳＤＡＴＡ端子、ＳＣＬＫ端子、ＣＴＬ_ＤＣＨＧ端子、ＣＴＬ_ＣＨＧ端子、ＶＭＯＮＩ端子、ＶＭＯＮＩＧＮＤ端子を有する。ＶＲＥＧ３３端子は、電源ラインとコンデンサ１３との接続ラインと接続される。そして、ＡＦＥ回路４への電源投入時におけるコンデンサ１３の電荷の蓄積動作により、ＡＦＥ回路４に印加される電圧が電源電圧ＶＤＤへと徐々に上昇されることとなる。ＶＭＯＮＩＧＮＤ端子は、接地される。尚、ＡＦＥ回路４の詳細な構成及び各端子における入出力信号等の詳細については後述する。
【００１９】
二次保護回路２５は、ＳＣＰ端子、ＶＣ１´端子乃至ＶＣ５´端子を有する。二次保護回路２５の詳細な構成及び各端子における入出力信号等の詳細については後述する。
【００２０】
尚、上述の過充電防止装置３、ＡＦＥ回路４、二次保護回路２５は、図２に示すように夫々集積化された回路であるものとして各端子を介して接続されているが、これに限るものではない。例えば、過充電防止装置３及びＡＦＥ回路４と二次保護回路２５とを、夫々集積化することも可能であり、また、過充電防止装置３、ＡＦＥ回路４、二次保護回路２５を１チップ化することも可能である。
【００２１】
＝＝＝ＳＣＰ回路５の構成＝＝＝
以下、図２を適宜参照しつつ、図３を用いてＳＣＰ回路５の構成について説明する。図３は、ＳＣＰ回路５の構成の一例を示す回路図である。  
ＳＣＰ回路５は、ヒューズ３１Ａ、３１Ｂ、発熱抵抗３２Ａ、３２Ｂ、抵抗３３、３６、３７、Ｎ型ＭＯＳＦＥＴ３４、ダイオード３５、３８を有する。
【００２２】
ヒューズ３１Ａ、３１Ｂは、二次電池１（１）乃至１（４）を充電するための充電路（及び放電路）に介在する。詳述すると、ヒューズ３１Ａは、一端がダイオード８、Ｐ型ＭＯＳＦＥＴ１４と接続され、他端がヒューズ３１Ｂの一端と接続される。ヒューズ３１Ｂは、他端が二次電池１（１）と接続される。また、ヒューズ３１Ａとヒューズ３１Ｂとの接続ラインは、発熱抵抗３２Ａの他端と発熱抵抗３２Ｂの一端との接続ラインと接続される。
【００２３】
発熱抵抗３２Ａは、一端がＮ型ＭＯＳＦＥＴ３４のドレイン、ダイオード３５のカソードと接続され、他端が発熱抵抗３２Ｂの一端と接続される。尚、発熱抵抗３２Ａとヒューズ３１Ａとの間の距離は、発熱抵抗３２Ａに電流が流れるときの当該発熱抵抗３２Ａの熱によってヒューズ３１Ａを溶断可能となる距離で予め設けられる。発熱抵抗３２Ｂは、他端が発熱抵抗３２Ａの一端と共通接続されてＮ型ＭＯＳＦＥＴ３４のドレイン、ダイオード３５のカソードと接続される。尚、発熱抵抗３２Ｂとヒューズ３１Ｂとの間の距離は、発熱抵抗３２Ｂに電流が流れるときの当該発熱抵抗３２Ｂの熱によってヒューズ３１Ｂを溶断可能となる距離で予め設けられる。
【００２４】
抵抗３３は、一端が二次保護回路２５のＳＣＰ端子と接続され、他端がＮ型ＭＯＳＦＥＴ３４のゲート、抵抗３６の一端と接続される。抵抗３６は、一端がダイオード３８のカソード、抵抗３３の他端と接続され、他端が接地される。ダイオード３８のアノードは、一端が電源ＶＤＤと接続された抵抗３７の他端、過充電防止装置３のＰ１端子と接続される。Ｎ型ＭＯＳＦＥＴ３４は、ゲートが抵抗３３の他端、抵抗３６の一端、ダイオード３８のカソードと接続され、ドレインが発熱抵抗３２Ａ、３２Ｂと接続され、ソースが接地される。Ｎ型ＭＯＳＦＥＴ３４は、ゲートにハイレベル（発熱抵抗を発熱させるための信号）が印加されることによりオンし、ローレベルが印加されることによりオフする。
【００２５】
以下、抵抗３３、３６、３７の抵抗値と、二次保護回路２５のＳＣＰ端子のローレベル又ハイレベル、及び過充電防止装置３のＰ１端子のハイレベルに応じた、Ｎ型ＭＯＳＦＥＴ３４のオン又はオフについて説明する。抵抗３７の抵抗値は、電源ＶＤＤによってＮ型ＭＯＳＦＥＴ３４のゲートをハイレベルとしないように、抵抗３６の抵抗値よりも十分に大きい抵抗値で設定される（例えば、抵抗３７の抵抗値（５１０ＫΩ）、抵抗３６の抵抗値（５．１ＫΩ））。この結果、二次保護回路２５のＳＣＰ端子がローレベルとなる場合、Ｎ型ＭＯＳＦＥＴ３４のゲートにローレベルが印加されるとともに、過充電防止装置３のＰ１端子にローレベルが印加される。また、二次保護回路２５のＳＣＰ端子がハイレベルとなる場合、Ｎ型ＭＯＳＦＥＴ３４のゲートにハイレベルが印加されるとともに、過充電防止装置３のＰ１端子にハイレベルが印加される。このため、Ｎ型ＭＯＳＦＥＴ３４がオンし、発熱抵抗３２Ａ、３２Ｂに電流が流れることにより、ヒューズ３１Ａ、３１Ｂが溶断されることとなる。この結果、二次電池１（１）乃至１（４）の充電が終了することとなる（二次保護）。
【００２６】
また、二次保護回路２５のＳＣＰ端子がローレベルの状態において過充電防止装置３のＰ１端子がハイレベルとなる場合、Ｎ型ＭＯＳＦＥＴ３４のゲートにハイレベルが印加されるように、二次保護回路２５を構成する後述のＣＭＯＳインバータ回路からＮ型ＭＯＳＦＥＴ３４のゲートまでのインピーダンスは、過充電防止装置３を構成する後述のＣＭＯＳインバータ回路からＮ型ＭＯＳＦＥＴ３４のゲートまでのインピーダンスよりも大に設定される。そのため、抵抗３３は、上述の二次保護回路２５を構成する後述のＣＭＯＳインバータ回路からＮ型ＭＯＳＦＥＴ３４のゲートまでのインピーダンスを満たすような値である。この結果、二次保護回路２５のＳＣＰ端子のレベルに関わらず過充電防止装置３のＰ１端子がハイレベルとなる場合、Ｎ型ＭＯＳＦＥＴ３４のゲートにハイレベルが印加されることとなる。このため、Ｎ型ＭＯＳＦＥＴ３４がオンし、発熱抵抗３２Ａ、３２Ｂに電流が流れてヒューズ３１Ａ、３１Ｂが溶断されることとなり、二次電池１（１）乃至１（４）の充電が終了することとなる。
【００２７】
＝＝＝過充電防止装置３の構成等＝＝＝
以下、図２を適宜参照しつつ、図１、図７を用いて本発明に係る過充電防止装置３の構成等について説明する。図１は、本発明に係る過充電防止装置３の構成の一例を示すブロック図である。図７は、図１に示す積算型計測回路２３の構成の一例を示すブロック図である。
【００２８】
過充電防止装置３は、制御回路２０（第１送信部、第１判別部、第１制御部、第２送信部、算出部、第２判別部、第２制御部）、ＲＯＭ（Read Only Memory）２１、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）２２、積算型計測回路２３、ＲＣ発振回路２６、ＡＤ（Analog Digital）コンバータ２７、リセット回路２８、シフトレジスタ２９（受信部）、Ｐ型ＭＯＳＦＥＴ９１（第１制御部、第２制御部）、切替回路９２、比較回路９３を有する。
【００２９】
リセット回路２８は、電源ラインに電源電圧ＶＤＤが印加され、コンデンサ１８の電荷の蓄積動作により抵抗１７とコンデンサ１８との接続ラインの電位が上昇し所定値以上に達すると、過充電防止装置３の各ブロックをリセットするためのリセット信号を出力する。
【００３０】
ＲＣ発振回路２６は、ＲＣ１端子に接続される抵抗１６の抵抗値に応じた周波数のクロックを発振する。尚、本実施形態においてはＲＣ発振回路２６を用いているがこれに限るものではなく、水晶振動子を用いた水晶発振回路やセラミック振動子を用いたセラミック発振回路等を採用することも可能である。
【００３１】
ＡＤコンバータ２７は、二次電池１（１）乃至１（４）の各充電電圧がＡＦＥ回路４において分圧された各電圧（アナログ信号）をアナログデジタル変換して、変換結果であるデジタル信号を制御回路２０に出力する。
【００３２】
積算型計測回路２３は、二次電池１（１）乃至１（４）を充電しているときの抵抗１１を流れる電流の電流量（以下、充電量という）に応じた信号や、二次電池１（１）乃至１（４）の充電電圧を放電しているときの抵抗１１を流れる電流の電流量（以下、放電量とう）に応じた信号を制御回路２０に出力するために設けられる。尚、積算型計測回路２３については、本発明の出願人が既に出願している特開２００４−３４０９１６等に詳細に記載されているため、以下簡単に説明する。積算型計測回路２３は、図７に示すように、Ｖ／Ｉ変換回路８１Ａ、８１Ｂ、コンデンサ８２Ａ、８２Ｂ、比較回路８３Ａ、８３Ｂ、カウンタ８４Ａ、８４Ｂ、減算回路８５を有する。Ｖ／Ｉ変換回路８１Ａは、抵抗１１の一端と接続されたＳＲＢＡＴ端子と接続され、二次電池１（１）乃至１（４）の充放電時において当該ＳＲＢＡＴ端子に印加される電圧を電流に変換して、コンデンサ８２Ａに供給する。コンデンサ８２Ａは、Ｖ／Ｉ変換回路８１Ａから供給される電流に応じて電荷を蓄積して、当該電流に比例した電圧（以下、積分電圧Ａという）を比較回路８３Ａに印加させる。比較回路８３Ａは、コンデンサ８２Ａからの積分電圧Ａと、不図示の回路から印加される電圧（以下、基準電圧Ａという）と、を比較した比較した比較結果をカウンタ８４Ａに出力する。カウンタ８４Ａは、比較回路８３Ａの比較結果の変化をカウントする。Ｖ／Ｉ変換回路８１Ｂは、抵抗１１の他端と接続されたＳＲＴ端子と接続され、二次電池１（１）乃至１（４）の充放電時において当該ＳＲＴ端子に印加される電圧を電流に変換して、コンデンサ８２Ｂに供給する。コンデンサ８２Ｂは、Ｖ／Ｉ変換回路８１Ｂから供給される電流に応じて電荷を蓄積して、当該電流に比例した電圧（以下、積分電圧Ｂという）を比較回路８３Ｂに印加させる。比較回路８３Ｂは、コンデンサ８２Ｂからの積分電圧Ｂと、不図示の回路から印加される電圧（以下、基準電圧Ｂという）と、を比較した比較結果をカウンタ８４Ｂに出力する。カウンタ８４Ｂは、比較回路８３Ｂの比較結果の変化をカウントする。減算回路８５は、カウンタ８４Ａのカウント値とカウンタ８４Ｂのカウント値との差を示す演算結果を、制御回路２０に出力する。この結果、積算型計測回路２３は、充放電時における二次電池１（１）乃至１（４）の充電（放電）時における充電量（放電量）に応じた信号であって、ノイズ成分等が良好に除去された信号を、制御回路２０に出力することとなる。このように、積算型計測回路２３においてノイズ成分等が良好に除去されることにより、制御回路２０は、後述する二次電池１（１）乃至１（４）の各充電電圧の算出において、より正確な二次電池１（１）乃至１（４）の各充電電圧を算出することが可能となる。
【００３３】
シフトレジスタ２９は、ＳＤＡＴＡ_Ｒ端子に入力される後述する各シリアルデータ（応答信号）を、ＲＣ発振回路２６からのクロックの例えば立上りのタイミングで順次保持する。
【００３４】
切替回路９２は、制御回路２０からの指示信号に基づいて切替わり、比較回路９３側又はＰ型ＭＯＳＦＥＴ９１のドレイン側の何れか一方をＰ１端子と接続させる。
【００３５】
比較回路９３は、切替回路９２が当該比較回路９３側へ切替えられた場合、Ｐ１端子に印加される前述のローレベル又はハイレベルと、不図示の回路から印加される電圧（以下、基準電圧Ｖrefという。ローレベル＜基準電圧Ｖref＜ハイレベル）と、を比較した比較結果を制御回路２０に出力する。この結果、比較回路９３は、Ｎ型ＭＯＳＦＥＴ３４のゲートにローレベルが印加される場合（図３参照）、Ｐ１端子のレベル＜基準電圧Ｖrefを示す比較結果を、制御回路２０に出力することとなる。また、比較回路９３は、Ｎ型ＭＯＳＦＥＴ３４のゲートにハイレベルが印加される場合、Ｐ１端子のレベル＞基準電圧Ｖrefを示す比較結果を、制御回路２０に出力することとなる。
【００３６】
Ｐ型ＭＯＳＦＥＴ９１、Ｎ型ＭＯＳＦＥＴ９４は、ＣＭＯＳ（Complementary ＭＯＳ）インバータ回路を構成する。詳述すると、Ｐ型ＭＯＳＦＥＴ９１は、ゲートが制御回路２０と接続され、ソースが電源電圧ＶＤＤと接続され、ドレインが切替回路９２と接続可能である。Ｐ型ＭＯＳＦＥＴ９１は、ゲートにローレベルが印加されることによりオンし、ハイレベルが印加されることによりオフする。そして、このＰ型ＭＯＳＦＥＴ９１がオンし、切替回路９２が当該Ｐ型ＭＯＳＦＥＴ９１側へ切替えられた場合、電源電圧ＶＤＤから当該Ｐ型ＭＯＳＦＥＴ９１の閾値電圧分が降下した電圧がＰ１端子に印加されることとなる。つまり、Ｐ１端子はハイレベルとなる。また、Ｎ型ＭＯＳＦＥＴ９４は、ゲートがＰ型ＭＯＳＦＥＴ９１のゲートと共通接続されて制御回路２０と接続され、ソースが接地され、ドレインが切替回路９２と接続可能である。Ｎ型ＭＯＳＦＥＴ９４は、ゲートにハイレベルが印加されることによりオンし、ローレベルが印加されることによりオフする。尚、Ｎ型ＭＯＳＦＥＴ９４については、本発明の要旨に関係しないため、以下説明を省略する。
【００３７】
制御回路２０は、過充電防止装置３を統括制御する回路である。  
制御回路２０は、接続端子７Ａ、７Ｂに充電器が接続されると二次電池１（１）乃至１（４）を充電するためにＰ型ＭＯＳＦＥＴ６をオンさせるべく、ＣＯＶＩＤ端子からハイレベルを出力させる。また、制御回路２０は、切替回路９２を比較回路９３側へ切替える。そして、制御回路２０は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（１）乃至１（４）の各充電電圧を取得するためのシリアルデータ（確認信号、取得信号）をＳＤＡＴＡ端子から出力させ、ＳＣＬＫ端子からクロックを出力させる。尚、本実施形態においては、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（１）の充電電圧を取得するためのシリアルデータは、例えば６ビットの‘１０００１１’であるものとする。また、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（２）の充電電圧を取得するためのシリアルデータは、例えば６ビットの‘０１００１１’であるものとする。また、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（３）の充電電圧を取得するためのシリアルデータは、例えば６ビットの‘００１０１１’であるものとする。また、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（４）の充電電圧を取得するためのシリアルデータは、例えば６ビットの‘０００１１１’であるものとする。
【００３８】
そして、制御回路２０は、各シリアルデータを出力させる毎に、当該各シリアルデータに応じたシリアルデータをＡＦＥ回路４から出力させるべく、６パルス（６ビット分）のクロックをＳＣＬＫ端子から出力させる。詳述すると、制御回路２０は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（１）の充電電圧を取得するためのシリアルデータ‘１０００１１’及びクロックを出力させた後、シフトレジスタ２９にシリアルデータを保持させるべく６パルスのクロックをＳＣＬＫ端子から出力させる。そして、制御回路２０は、シフトレジスタ２９が保持するシリアルデータが、送信したシリアルデータ‘１０００１１’と一致するか否かを判別することにより、ＡＦＥ回路４の動作を確認する。つまり、制御回路２０は、シフトレジスタ２９が送信したシリアルデータ‘１０００１１’と一致するシリアルデータ‘１０００１１’（確認信号に対して応答するべき信号）を保持しているときＡＦＥ回路４が正常に動作を行っていると判別し、送信したシリアルデータ‘１０００１１’と一致しないシリアルデータを保持しているときＡＦＥ回路４が正常な動作を行っていないと判別することとなる。また、制御回路２０は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（２）の充電電圧を取得するためのシリアルデータ‘０１００１１’及びクロックを出力させた後、シフトレジスタ２９にシリアルデータを保持させるべく６パルスのクロックをＳＣＬＫ端子から出力させる。そして、制御回路２０は、シフトレジスタ２９が保持するシリアルデータが、送信したシリアルデータ‘０１００１１’と一致するか否かを判別することにより、ＡＦＥ回路４の動作を確認する。つまり、制御回路２０は、シフトレジスタ２９が送信したシリアルデータ‘０１００１１’と一致するシリアルデータ‘０１００１１’（確認信号に対して応答するべき信号）を保持しているときＡＦＥ回路４が正常に動作を行っていると判別し、送信したシリアルデータ‘０１００１１’と一致しないシリアルデータを保持しているときＡＦＥ回路４が正常な動作を行っていないと判別することとなる。また、制御回路２０は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（３）の充電電圧を取得するためのシリアルデータ‘００１０１１’及びクロックを出力させた後、シフトレジスタ２９にシリアルデータを保持させるべく６パルスのクロックをＳＣＬＫ端子から出力させる。そして、制御回路２０は、シフトレジスタ２９が保持するシリアルデータが、送信したシリアルデータ‘００１０１１’と一致するか否かを判別することにより、ＡＦＥ回路４の動作を確認する。つまり、制御回路２０は、シフトレジスタ２９が送信したシリアルデータ‘００１０１１’と一致するシリアルデータ‘００１０１１’（確認信号に対して応答するべき信号）を保持しているときＡＦＥ回路４が正常に動作を行っていると判別し、送信したシリアルデータ‘００１０１１’と一致しないシリアルデータを保持しているときＡＦＥ回路４が正常な動作を行っていないと判別することとなる。また、制御回路２０は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（４）の充電電圧を取得するためのシリアルデータ‘０００１１１’及びクロックを出力させた後、シフトレジスタ２９にシリアルデータを保持させるべく６パルスのクロックをＳＣＬＫ端子から出力させる。そして、制御回路２０は、シフトレジスタ２９が保持するシリアルデータが、送信したシリアルデータ‘０００１１１’と一致するか否かを判別することにより、ＡＦＥ回路４の動作を確認する。つまり、制御回路２０は、シフトレジスタ２９が送信したシリアルデータ‘０００１１１’と一致するシリアルデータ‘０００１１１’（確認信号に対して応答するべき信号）を保持しているときＡＦＥ回路４が正常に動作を行っていると判別し、送信したシリアルデータ‘０００１１１’と一致しないシリアルデータを保持しているときＡＦＥ回路４が正常な動作を行っていないと判別することとなる。そして、制御回路２０は、シフトレジスタ２９が保持するシリアルデータが、送信したシリアルデータ‘１００００１１’乃至‘０００１１１’と一致していないと判別すると、ＡＦＥ回路４の動作に関わらずＳＣＰ回路５を遮断動作させるべく、切替回路９２をＰ型ＭＯＳＦＥＴ９１側へ切替えるための指示信号を出力するとともに、当該Ｐ型ＭＯＳＦＥＴ９１をオンさせるためのローレベルを出力する。
【００３９】
また、制御回路２０は、Ｐ１端子のレベルを検出することにより、ヒューズ３１Ａ、３１Ｂが溶断されたか否かを検出する。詳述すると、制御回路２０は、切替回路９２を比較回路９３側へ切替えた後、Ｐ１端子のレベル＜基準電圧Ｖrefを示す比較回路９３の比較結果に基づいて、ヒューズ３１Ａ、３１Ｂが溶断されていないこと検出する。また、制御回路２０は、Ｐ１端子のレベル＞基準電圧Ｖrefを示す比較回路９３の比較結果に基づいて、ヒューズ３１Ａ、３１Ｂが溶断されたことを検出する。
【００４０】
また、制御回路２０は、ＡＦＥ回路４の動作を確認するべく、二次電池１（１）乃至１（４）の充電時における、積算型計測回路２３からの充電量に応じた信号に基づいて、二次電池１（１）乃至１（４）の各充電電圧を算出する。詳述すると、制御回路２０は、例えば、積算型計測回路２３からの充電量に応じた信号と、二次電池１（１）乃至１（４）の特性（充電量に応じた二次電池１特有の充電電圧）と、ＥＥＰＲＯＭ２２に一次記憶させた本算出前に算出した二次電池１（１）乃至１（４）の各充電電圧と、から二次電池１（１）乃至１（４）の各充電電圧を算出する。そして、制御回路２０は、各シリアルデータ‘１００００１１’乃至‘０００１１１’に応じたＡＤコンバータ２７からの各デジタル信号が、算出した二次電池１（１）乃至１（４）の各充電電圧に応じた電圧を含む所定電圧範囲（例えば、二次電池１（１）乃至１（４）の温度特性やばらつき等に対してマージンをもたせた値）内であるか否かを判別する。尚、算出した二次電池１（１）乃至１（４）の各充電電圧に応じた電圧とは、ＡＦＥ回路４において検出される二次電池１（１）乃至１（４）が、当該ＡＦＥ回路４において分圧されることに対応したものである。そして、制御回路２０は、ＡＤコンバータ２７からの各デジタル信号が、算出した二次電池１（１）乃至１（４）の各充電電圧に応じた電圧を含む所定電圧範囲内でないと判別すると、ＡＦＥ回路４の動作に関わらずＳＣＰ回路５を遮断動作させるべく、切替回路９２をＰ型ＭＯＳＦＥＴ９１側へ切替えるための指示信号を出力するとともに、当該Ｐ型ＭＯＳＦＥＴ９１をオンさせるためのローレベルを出力する。つまり、制御回路２０は、ＡＦＥ回路４において検出される二次電池１（１）乃至１（４）の各充電電圧が、算出した二次電池１（１）乃至１（４）の各充電電圧を含む所定電圧範囲内であるときＡＦＥ回路４が正常に動作を行っていると判別し、算出した二次電池１（１）乃至１（４）の各充電電圧を含む所定電圧範囲内ではないときＡＦＥ回路４が正常な動作を行っていないと判別することとなる。
【００４１】
また、制御回路２０は、算出した二次電池１（１）乃至１（４）の充電電圧に基づいて、例えば電池パックのユーザーに二次電池１（１）乃至１（４）の充電電圧を知らせるべく、発光ダイオード（不図示）を発光させるための信号を不図示の端子から出力させる。尚、制御回路２０は、接続端子７Ａ、７Ｂに負荷が接続されると二次電池１（１）乃至１（４）の各充電電圧を放電させるためにＰ型ＭＯＳＦＥＴ１４をオンさせるべく、ＤＯＶＩＤ端子からハイレベルを出力させる。そして、制御回路２０は、積算型計測回路２３からの放電量に応じた信号に基づいて、放電後の二次電池１（１）乃至１（４）の充電電圧を算出し、上述の発光ダイオードを発光させるための信号を不図示の端子から出力させる。また、制御回路２０は、接続端子７Ａ、７Ｂに接続された負荷が外されると、Ｐ型ＭＯＳＦＥＴ１４をオフさせるべく、ＤＯＶＩＤ端子からローレベルを出力させる。
【００４２】
また、制御回路２０は、各シリアルデータ‘１００００１１’乃至‘０００１１１’に応じたＡＤコンバータ２７からの各デジタル信号に基づいて、二次電池１（１）乃至１（４）の各充電電圧が所定電圧（以下、第１基準電圧という。第１基準電圧＜過充電電圧）に達したか否かを順次判別する。詳述すると、制御回路２０は、各シリアルデータ‘１００００１１’乃至‘０００１１１’を順次出力させた後のＡＤコンバータ２７からの各デジタル信号と、ＥＥＰＲＯＭ２２に予め記憶させた第１基準電圧に応じたデータ（以下、第１基準データという）とを比較することにより、二次電圧１（１）乃至１（４）の各充電電圧が第１基準電圧に達したか否かを順次判別する。そして、制御回路２０は、二次電圧１（１）乃至１（４）の各充電電圧が第１基準電圧に達したと判別すると、Ｐ型ＭＯＳＦＥＴ６をオフさせるべく、ＣＯＶＩＤ端子からローレベルを出力させる。
【００４３】
ＲＯＭ２１は、制御回路２０が上述の統括制御を行うためのプログラムデータが予め記憶されている。このＲＯＭ２１は、例えば、製造工程においてデータを焼付け固定するマスクＲＯＭ、紫外線消去することによりデータを繰り返し書き込み読み出し可能なＥＰＲＯＭ（Erasable Programmable ＲＯＭ）等での不揮発性素子で構成される。
【００４４】
ＥＥＰＲＯＭ２２は、第１基準データ、二次電池１（１）乃至１（４）の特性を示すデータ、算出した二次電池１（１）乃至１（４）の充電電圧を示すデータ、当該算出した二次電池１（１）乃至１（４）の充電電圧を含む所定電圧範囲を示すデータ等が記憶される。このＥＥＰＲＯＭ２２は、例えば、電気消去することによりデータを繰り返し書き込み読み出し可能な不揮発性素子で構成される。
【００４５】
＝＝＝ＡＦＥ回路４の構成等＝＝＝
以下、図２を適宜参照しつつ、図４、図５を用いてＡＦＥ回路４の構成等について説明する。図４は、ＡＦＥ回路４の構成の一例を示す回路図である。図５は、図４に示すセレクタ回路４６の構成の一例を示す図である。
【００４６】
ＡＦＥ回路４は、インバータ回路４１、４２、シフトレジスタ４３、ラッチ回路４４、ＯＲ回路４５Ａ乃至４５Ｃ、セレクタ回路４６、抵抗４７Ａ、４７Ｂ、４８Ａ、４８Ｂ、差動増幅回路４９を有する。
【００４７】
インバータ回路４２は、入力端子がＣＴＬ_ＣＨＧ端子と接続され、出力端子がＣＯＵＴ端子と接続される。そして、インバータ回路４２は、入力がハイレベルの場合ハイレベルを反転したローレベルを出力し、ローレベルの場合ローレベルを反転したハイレベルを出力する。尚、ＡＦＥ回路４は、上述のローレベルがＣＴＬ_ＣＨＧ端子に入力されることにより、二次電池１（１）乃至１（４）の各充電電圧が第１基準電圧に達したことを検出することとなる。更に、ＡＦＥ回路４は、ＣＯＵＴ端子からハイレベルを出力することにより、Ｐ型ＭＯＳＦＥＴ６をオフ（遮断動作）させることとなる。尚、インバータ回路４２の正電源は、ＶＩＮ端子を介した接続端子７ＡとＰ型ＭＯＳＦＥＴ６との接続ラインの電圧レベルであり、負電源は接地である。この結果、Ｐ型ＭＯＳＦＥＴ６をオフさせるためのハイレベルを、当該接続ラインの電圧レベル相当とすることが可能となる。
【００４８】
インバータ回路４１は、入力端子がＣＴＬ_ＤＣＨＧ端子と接続され、出力端子がＤＯＵＴ端子と接続される。そして、インバータ回路４１は、入力がハイレベルの場合ハイレベルを反転したローレベルを出力し、ローレベルの場合ローレベルを反転したハイレベルを出力する。尚、インバータ回路４１の正電源は電源電圧ＶＤＤであり、負電源は接地である。
【００４９】
シフトレジスタ４３は、ＳＤＡＴＡ端子に入力される各シリアルデータ‘１０００１１’乃至‘０００１１１’を、ＳＣＬＫ端子に入力されるクロックの例えば立上りのタイミングで順次保持する。詳述すると、シフトレジスタ４３は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（１）の充電電圧を取得するためのシリアルデータ‘１０００１１’を、クロックの立上りのタイミングで順次保持する。また、シフトレジスタ４３は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（２）の充電電圧を取得するためのシリアルデータ‘０１００１１’を、クロックの立上りのタイミングで順次保持する。また、シフトレジスタ４３は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（３）の充電電圧を取得するためのシリアルデータ‘００１０１１’を、クロックの立上りのタイミングで順次保持する。また、シフトレジスタ４３は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（４）の充電電圧を取得するためのシリアルデータは、例えば６ビットの‘０００１１１’を、クロックの立上りのタイミングで順次保持する。
【００５０】
更に、シフトレジスタ４３は、各シリアルデータを保持する毎に、ＣＬＫ端子に入力される６パルスのクロックの立上りに基づいて、当該各シリアルデータをＳＤＡＴＡ_Ｒ端子から順次出力する。詳述すると、シフトレジスタ４３は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（１）の充電電圧を取得するためのシリアルデータ‘１０００１１’を保持した後の、６パルスのクロックの立上りに基づいて、当該シリアルデータ‘１０００１１’をＳＤＡＴＡ_Ｒ端子から出力する。また、シフトレジスタ４３は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（２）の充電電圧を取得するためのシリアルデータ‘０１００１１’を保持した後の、６パルスのクロックの立上りに基づいて、当該シリアルデータ‘０１００１１’をＳＤＡＴＡ_Ｒ端子から出力する。また、シフトレジスタ４３は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（３）の充電電圧を取得するためのシリアルデータ‘００１０１１’を保持した後の、６パルスのクロックの立上りに基づいて、当該シリアルデータ‘００１０１１’をＳＤＡＴＡ_Ｒ端子から出力する。また、シフトレジスタ４３は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（４）の充電電圧を取得するためのシリアルデータ‘０００１１１’を保持した後の、６パルスのクロックの立上りに基づいて、当該シリアルデータ‘０００１１１’をＳＤＡＴＡ_Ｒ端子から出力する。
【００５１】
ラッチ回路４４は、シフトレジスタ４３のＥ、Ｆの何れにもデータ‘１’が保持されると、ＡＢＣＤに保持されるデータをラッチして、セレクタ回路４６及びＯＲ回路４５Ａ乃至４５Ｃに出力する。
【００５２】
ＯＲ回路４５Ａは、入力Ａ、Ｂの何れもが‘０’の場合‘０’を出力し、それ以外の場合‘１’を出力する。また、ＯＲ回路４５Ｂは、入力Ｂ、Ｃの何れもが‘０’の場合‘０’を出力し、それ以外の場合‘１’を出力する。また、ＯＲ回路４５Ｃは、入力Ｃ、Ｄの何れもが‘０’の場合‘０’を出力し、それ以外の場合‘１’を出力する。
【００５３】
セレクタ回路４６は、図５に示すように、インバータ回路７０Ａ乃至７０Ｃ、ＮＯＲ回路７１Ａ乃至７１Ｃ、ＡＮＤ回路７２Ａ乃至７２Ｃ、スイッチ回路７３Ａ乃至７３Ｈを有する。
【００５４】
インバータ回路７０Ａは、入力ｂが‘１’の場合‘１’を反転した‘０’を出力し、‘０’の場合‘０’を反転した‘１’を出力する。また、インバータ回路７０Ｂは、入力ｃが‘１’の場合‘１’を反転した‘０’を出力し、‘０’の場合‘０’を反転した‘１’を出力する。また、インバータ回路７０Ｃは、入力ｄが‘１’の場合‘１’を反転した‘０’を出力し、‘０’の場合‘０’を反転した‘１’を出力する。
【００５５】
ＮＯＲ回路７１Ａは、インバータ回路７０Ａの出力と入力ｃの何れもが‘０’の場合‘１’を出力し、それ以外の場合‘０’を出力する。また、ＮＯＲ回路７１Ｂは、インバータ回路７０Ｂの出力と入力ｄの何れもが‘０’の場合‘１’を出力し、それ以外の場合‘０’を出力する。また、ＮＯＲ回路７１Ｃは、インバータ回路７０Ｃの出力と入力ｅの何れもが‘０’の場合‘１’を出力し、それ以外の場合‘０’を出力する。
【００５６】
ＡＮＤ回路７２Ａは、入力ｂ、ｃの何れもが‘１’の場合‘１’を出力し、それ以外の場合‘０’を出力する。また、ＡＮＤ回路７２Ｂは、入力ｃ、ｄの何れもが‘１’の場合‘１’を出力し、それ以外の場合‘０’を出力する。また、ＡＮＤ回路７２Ｃは、入力ｄ、ｅの何れもが‘１’の場合‘１’を出力し、それ以外の場合‘０’を出力する。
【００５７】
スイッチ回路７３Ａは、入力ａが‘１’の場合、閉じる。この結果、ＶＣ１端子の電圧が分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）された電圧が、差動増幅回路４９の反転入力端子（−）に印加されることとなる。また、スイッチ回路７３Ｂは、ＡＮＤ回路７２Ａの出力が‘１’の場合、閉じる。この結果、ＶＣ２端子の電圧が分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）された電圧が、差動増幅回路４９の反転入力端子（−）に印加されることとなる。また、スイッチ回路７３Ｃは、ＡＮＤ回路７２Ｂの出力が‘１’の場合、閉じる。この結果、ＶＣ３端子の電圧が分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）された電圧が、差動増幅回路４９の反転入力端子（−）に印加されることとなる。また、スイッチ回路７３Ｄは、ＡＮＤ回路７２Ｃの出力が‘１’の場合、閉じる。この結果、ＶＣ４端子の電圧が分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）された電圧が、差動増幅回路４９の反転入力端子（−）に印加されることとなる。
【００５８】
更に、スイッチ回路７３Ｅは、ＮＯＲ回路７１Ａの出力が‘１’の場合、閉じる。この結果、差動増幅回路４９の非反転入力端子（＋）に、ＶＣ２端子の電圧が分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）された電圧が印加されることとなる。また、スイッチ回路７３Ｆは、ＮＯＲ回路７１Ｂの出力が‘１’の場合、閉じる。この結果、差動増幅回路４９の非反転入力端子（＋）に、ＶＣ３端子の電圧が分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）された電圧が印加されることとなる。また、スイッチ回路７３Ｇは、ＮＯＲ回路７１Ｃの出力が‘１’の場合、閉じる。この結果、差動増幅回路４９の非反転入力端子（＋）に、ＶＣ４端子の電圧が分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）された電圧が印加されることとなる。また、スイッチ回路７３Ｈは、入力ｅが‘１’の場合、閉じる。この結果、差動増幅回路４９の非反転入力端子（＋）に、ＶＣ５端子の電圧が分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）された電圧が印加されることとなる。
【００５９】
再び、図４を参照しつつ、ＡＦＥ回路４の構成について説明すると、抵抗４７Ａは、一端がセレクタ回路４６と接続され、他端が差動増幅回路４９の反転入力端子（−）、抵抗４８Ａの一端と接続される。抵抗４８Ａは、差動増幅回路４９の帰還抵抗であり、一端が差動増幅回路４９の反転入力端子（−）と接続され、他端が差動増幅回路４９の出力端子と接続される。尚、抵抗４８Ａは、ＶＣ１端子乃至ＶＣ４端子の各電圧を順次分圧するべく、抵抗４７Ａよりも抵抗値が十分に小さいものが用いられる（例えば、抵抗４７Ａの抵抗値（３．２ＭΩ）、抵抗４８Ａの抵抗値（４８０ＫΩ）の場合、ＶＣ１端子乃至ＶＣ４端子の電圧は略１／６．６６に分圧される）。抵抗４７Ｂは、抵抗４７Ａと同じ抵抗値で設けられ、一端がセレクタ回路４６と接続され、他端が差動増幅回路４９の非反転入力端子（＋）、抵抗４８Ｂの一端と接続される。また、抵抗４８Ｂは、抵抗４８Ａと同じ抵抗値で設けられ、一端が差動増幅回路４９の非反転入力端子（＋）と接続され、他端が差動増幅回路４９の出力端子と接続される。
【００６０】
差動増幅回路４９は、反転入力端子（−）に印加される電圧と非反転入力電圧（＋）に印加される電圧との差を、抵抗４８Ａの抵抗値によって定まるゲインで増幅して出力する。詳述すると、上述のスイッチ回路７３Ａ乃至７３Ｄのスイッチ動作により、差動増幅回路４９の反転入力端子（−）には、ＶＣ１端子乃至ＶＣ４端子の各電圧が順次印加される。また、上述のスイッチ回路７３Ｅ乃至７３Ｈのスイッチ動作により、差動増幅回路４９の非反転入力端子（＋）には、ＶＣ２乃至ＶＣ５端子の各電圧が順次印加される。この結果、差動増幅回路４９は、ＶＣ１端子とＶＣ２端子との間の電位差である二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧、ＶＣ２端子とＶＣ３端子との間の電位差である二次電池１（２）の充電電圧Ｖ１（２）が分圧された電圧、ＶＣ３端子とＶＣ４端子との間の電位差である二次電池１（３）の充電電圧Ｖ１（３）が分圧された電圧、Ｖ４端子とＶＣ５端子との間の電位差である二次電池１（４）の充電電圧Ｖ１（４）が分圧された電圧を、順次出力することとなる。つまり、差動増幅回路４９は、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）を順次分圧した電圧を出力することとなる。そして、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）が順次分圧された電圧は、ＶＭＯＮＩ端子から過充電防止装置３に出力される。つまり、ＡＦＥ回路４は、ＳＤＡＴＡ端子に入力される各シリアルデータ‘１００００１１’乃至‘０００１１１’、ＳＣＬＫ端子に入力されるクロックに応じて、二次電池１（１）乃至１（４）の各充電電圧Ｖ１（１）乃至Ｖ１（４）を検出することとなる。
【００６１】
＝＝＝二次保護回路２５の構成等＝＝＝  
以下、図２を適宜参照しつつ、図６を用いて二次保護回路２５の構成等について説明する。図６は、二次保護回路２５の構成の一例を示す回路図である。
【００６２】
二次保護回路２５は、二次電池１（１）乃至１（４）の各充電電圧Ｖ１´（１）乃至Ｖ１´（４）の少なくとも何れかが所定電圧（以下、第２基準電圧という。第１基準電圧＜第２基準電圧＜過充電電圧）に達したか否かを検出した検出結果を、ＳＣＰ回路５に出力するために設けられる。このため、二次保護回路２５は、抵抗５０Ａ乃至５０Ｈ、定電流源５１Ａ乃至５１Ｄ、ツェナーダイオード５２Ａ乃至５２Ｄ、比較回路５３Ａ乃至５３Ｄ、ＯＲ回路５４、インバータ回路５５、Ｐ型ＭＯＳＦＥＴ５６、Ｎ型ＭＯＳＦＥＴ５７を有する。
【００６３】
抵抗５０Ａ、５０Ｂは、ＶＣ１´端子とＶＣ２´端子との間で直列接続され、抵抗５０Ａと抵抗５０Ｂとの接続ラインは比較回路５３Ａの非反転入力端子（＋）と接続される。この結果、比較回路５３Ａの非反転入力端子（＋）には、ＶＣ１´端子とＶＣ２´端子との間の電位差（＝二次電池１（１）の充電電圧Ｖ１´（１））を抵抗５０Ａ、５０Ｂで分圧した電圧（＝｛二次電池１（１）の充電電圧Ｖ１´（１）・抵抗５０Ｂの抵抗値／（抵抗５０Ａの抵抗値＋抵抗５０Ｂの抵抗値）｝）が印加されることとなる。抵抗５０Ｃ、５０Ｄは、ＶＣ２´端子とＶＣ３´端子との間で直列接続され、抵抗５０Ｃと抵抗５０Ｄとの接続ラインは比較回路５３Ｂの非反転入力端子（＋）と接続される。この結果、比較回路５３Ｂの非反転入力端子（＋）には、ＶＣ２´端子とＶＣ３´端子との間の電位差（＝二次電池１（２）の充電電圧Ｖ１´（２））を抵抗５０Ｃ、５０Ｄで分圧した電圧（＝｛二次電池１（２）の充電電圧Ｖ１´（２）・抵抗５０Ｄの抵抗値／（抵抗５０Ｃの抵抗値＋抵抗５０Ｄの抵抗値）｝）が印加されることとなる。抵抗５０Ｅ、５０Ｆは、ＶＣ３´端子とＶＣ４´端子との間で直列接続され、抵抗５０Ｅと抵抗５０Ｆとの接続ラインは比較回路５３Ｃの非反転入力端子（＋）と接続される。この結果、比較回路５３Ｃの非反転入力端子（＋）には、ＶＣ３´端子とＶＣ４´端子との間の電位差（＝二次電池１（３）の充電電圧Ｖ１´（３））を抵抗５０Ｅ、５０Ｆで分圧した電圧（＝｛二次電池１（３）の充電電圧Ｖ１´（３）・抵抗５０Ｆの抵抗値／（抵抗５０Ｅの抵抗値＋抵抗５０Ｆの抵抗値）｝）が印加されることとなる。抵抗５０Ｇ、５０Ｈは、ＶＣ４´端子とＶＣ５´端子との間で直列接続され、抵抗５０Ｇと抵抗５０Ｈとの接続ラインは比較回路５３Ｄの非反転入力端子（＋）と接続される。この結果、比較回路５３Ｄの非反転入力端子（＋）に、ＶＣ４´端子とＶＣ５´端子との間の電位差（＝二次電池１（４）の充電電圧Ｖ１´（４））を抵抗５０Ｇ、５０Ｈで分圧した電圧（＝｛二次電池１（４）の充電電圧Ｖ１´（４）・抵抗５０Ｈの抵抗値／（抵抗５０Ｇの抵抗値＋抵抗５０Ｈの抵抗値）｝）が印加されることとなる。
【００６４】
定電流源５１Ａ、ツェナーダイオード５２Ａは、二次電池１（１）の充電電圧Ｖ１´（１）が第２基準電圧に達したか否かを検出するべく、当該第２基準電圧に応じた安定した電圧を、比較回路５３Ａの反転入力端子（−）に印加させるための回路である。詳述すると、定電流源５１Ａ、ツェナーダイオード５２Ａは、ＶＣ１´端子とＶＣ２´端子との間で直列接続され、定電流源５１Ａとツェナーダイオード５２Ａとの接続ラインは比較回路５３Ａの反転入力端子（−）と接続される。定電流源５１Ａは、ツェナーダイオード５２Ａが安定したツェナー電圧を比較回路５３Ａの反転入力端子（−）に印加するべく、電源電圧ＶＤＤ及びＶＣ１´端子とツェナーダイオード５２Ａとを電気的に分離して、ツェナーダイオード５２Ａに電流を供給する。ツェナーダイオード５２Ａは、ツェナー電圧以上の電圧が印加されることにより定電流源５１Ａからの電流が順方向とは反対の逆方向に流れ、第２基準電圧に応じた電圧としてのツェナー電圧を比較回路５３Ａの反転入力端子（−）に印加させる。定電流源５１Ｂ、ツェナーダイオード５２Ｂは、二次電池１（２）の充電電圧Ｖ１´（２）が第２基準電圧に達したか否かを検出するべく、当該第２基準電圧に応じた安定した電圧を、比較回路５３Ｂの反転入力端子（−）に印加させるための回路である。詳述すると、定電流源５１Ｂ、ツェナーダイオード５２Ｂは、ＶＣ２´端子とＶＣ３´端子との間で直列接続され、定電流源５１Ｂとツェナーダイオード５２Ｂとの接続ラインは比較回路５３Ｂの反転入力端子（−）と接続される。定電流源５１Ｂは、ツェナーダイオード５２Ｂが安定したツェナー電圧を比較回路５３Ｂの反転入力端子（−）に印加するべく、ＶＣ２´端子とツェナーダイオード５２Ｂとを電気的に分離して、ツェナーダイオード５２Ｂに電流を供給する。ツェナーダイオード５２Ｂは、ツェナー電圧以上の電圧が印加されることにより定電流源５１Ｂからの電流が順方向とは反対の逆方向に流れ、第２基準電圧に応じた電圧としてのツェナー電圧を比較回路５３Ｂの反転入力端子（−）に印加させる。定電流源５１Ｃ、ツェナーダイオード５２Ｃは、二次電池１（３）の充電電圧Ｖ１´（３）が第２基準電圧に達したか否かを検出するべく、当該第２基準電圧に応じた安定した電圧を、比較回路５３Ｃの反転入力端子（−）に印加させるための回路である。詳述すると、定電流源５１Ｃ、ツェナーダイオード５２Ｃは、ＶＣ３´端子とＶＣ４´端子との間で直列接続され、定電流源５１Ｃとツェナーダイオード５２Ｃとの接続ラインは比較回路５３Ｃの反転入力端子（−）と接続される。定電流源５１Ｃは、ツェナーダイオード５２Ｃが安定したツェナー電圧を比較回路５３Ｃの反転入力端子（−）に印加するべく、ＶＣ３´端子とツェナーダイオード５２Ｃとを電気的に分離して、ツェナーダイオード５２Ｃに電流を供給する。ツェナーダイオード５２Ｃは、ツェナー電圧以上の電圧が印加されることにより定電流源５１Ｃからの電流が順方向とは反対の逆方向に流れ、第２基準電圧に応じた電圧としてのツェナー電圧を比較回路５３Ｃの反転入力端子（−）に印加させる。定電流源５１Ｄ、ツェナーダイオード５２Ｄは、二次電池１（４）の充電電圧Ｖ１´（４）が第���基準電圧に達したか否かを検出するべく、当該第２基準電圧に応じた安定した電圧を、比較回路５３Ｄの反転入力端子（−）に印加させるための回路である。詳述すると、定電流源５１Ｄ、ツェナーダイオード５２Ｄは、ＶＣ４´端子とＶＣ５´端子との間で直列接続され、定電流源５１Ｄとツェナーダイオード５２Ｄとの接続ラインは比較回路５３Ｄの反転入力端子（−）と接続される。定電流源５１Ｄは、ツェナーダイオード５２Ｄが安定したツェナー電圧を比較回路５３Ｄの反転入力端子（−）に印加するべく、ＶＣ４´端子とツェナーダイオード５２Ｄとを電気的に分離して、ツェナーダイオード５２Ｄに電流を供給する。ツェナーダイオード５２Ｄは、ツェナー電圧以上の電圧が印加されることにより定電流源５１Ｄからの電流が順方向とは反対の逆方向に流れ、第２基準電圧に応じた電圧としてのツェナー電圧を比較回路５３Ｄの反転入力端子（−）に印加させる。
【００６５】
比較回路５３Ａは、非反転入力端子（＋）に印加される電圧（二次電池１（１）の充電電圧Ｖ１´（１）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力し、ハイレベルである場合（二次電池１（１）の充電電圧Ｖ１´（１）が分圧された電圧と第２基準電圧に応じた電圧とが等しい場合も含む。以下同じ）、ＯＲ回路５４にハイレベルを出力する。つまり、比較回路５３Ａは、二次電池１（１）の充電電圧Ｖ１´（１）が第２基準電圧に達した場合、ＯＲ回路５４にハイレベルを出力することとなる。比較回路５３Ｂは、非反転入力端子（＋）に印加される電圧（二次電池１（２）の充電電圧Ｖ１´（２）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力し、ハイレベルである場合（二次電池１（２）の充電電圧Ｖ１´（２）が分圧された電圧と第２基準電圧に応じた電圧とが等しい場合も含む。以下同じ）、ＯＲ回路５４にハイレベルを出力する。つまり、比較回路５３Ｂは、二次電池１（２）の充電電圧Ｖ１´（２）が第２基準電圧に達した場合、ＯＲ回路５４にハイレベルを出力することとなる。比較回路５３Ｃは、非反転入力端子（＋）に印加される電圧（二次電池１（３）の充電電圧Ｖ１´（３）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力し、ハイレベルである場合（二次電池１（３）の充電電圧Ｖ１´（３）が分圧された電圧と第２基準電圧に応じた電圧とが等しい場合も含む。以下同じ）、ＯＲ回路５４にハイレベルを出力する。つまり、比較回路５３Ｃは、二次電池１（３）の充電電圧Ｖ１´（３）が第２基準電圧に達した場合、ＯＲ回路５４にハイレベルを出力することとなる。比較回路５３Ｄは、非反転入力端子（＋）に印加される電圧（二次電池１（４）の充電電圧Ｖ１´（４）が分圧された電圧）が、反転入力端子（−）に印加される電圧（第２基準電圧に応じた電圧）よりもローレベルである場合、ＯＲ回路５４にローレベルを出力し、ハイレベルである場合（二次電池１（４）の充電電圧Ｖ１´（４）が分圧された電圧と第２基準電圧に応じた電圧とが等しい場合も含む。以下同じ）、ＯＲ回路５４にハイレベルを出力する。つまり、比較回路５３Ｄは、二次電池１（４）の充電電圧Ｖ１´（４）が第２基準電圧に達した場合、ＯＲ回路５４にハイレベルを出力することとなる。
【００６６】
ＯＲ回路５４は、比較回路５３Ａ乃至５３Ｄの出力の何れもがローレベルの場合ローレベルを出力し、それ以外の場合ハイレベルを出力する。つまり、ＯＲ回路５４は、二次電池１（１）乃至１（４）の各充電電圧Ｖ１´（１）乃至Ｖ１´（４）の少なくとも何れかが第２基準電圧に達した場合ハイレベルを出力し、それ以外の場合ローレベルを出力する。
【００６７】
インバータ回路５５は、入力がローレベルの場合ローレベルを反転したハイレベルを出力し、ハイレベルの場合ハイレベルを反転したローレベルを出力する。
【００６８】
Ｐ型ＭＯＳＦＥＴ５６、Ｎ型ＭＯＳＦＥＴ５７は、ＣＭＯＳインバータ回路を構成する。詳述すると、Ｐ型ＭＯＳＦＥＴ５６は、ゲートがインバータ回路５５の出力と接続され、ソースが電源電圧ＶＤＤと接続され、ドレインがＳＣＰ端子と接続される。Ｐ型ＭＯＳＦＥＴ５６は、ゲートにローレベルが印加されることによりオンし、ハイレベルが印加されることによりオフする。また、Ｎ型ＭＯＳＦＥＴ５７は、ゲートがＰ型ＭＯＳＦＥＴ５６のゲートと共通接続されてインバータ回路５５の出力と接続され、ドレインがＳＣＰ端子と接続され、ソースが接地される。Ｎ型ＭＯＳＦＥＴ５７は、ゲートにハイレベルが印加されることによりオンし、ローレベルが印加されることによりオフする。この結果、インバータ回路５５の出力がハイレベルの場合、Ｎ型ＭＯＳＦＥＴ５７がオンし、ＳＣＰ端子はローレベルとなり、インバータ回路５５の出力がローレベルの場合、Ｐ型ＭＯＳＦＥＴ５６がオンし、ＳＣＰ端子はハイレベルとなる。つまり、二次電池１（１）乃至１（４）の各充電電圧Ｖ１´（１）乃至Ｖ１´（４）の少なくとも何れかが第２基準電圧に達した場合、ＳＣＰ端子はハイレベルとなる。また、二次電池１（１）乃至１（４）の各充電電圧Ｖ１´（１）乃至Ｖ１´（４）の何れもが第２基準電圧に達していない場合、ＳＣＰ端子はローレベルとなる。
【００６９】
＝＝＝過充電防止システム２の動作＝＝＝
以下、図１乃至図７を適宜参照しつつ、図８を用いて過充電防止システム２の動作について説明する。図８は、本発明に係る過充電防止装置３の処理動作を示すフローチャートである。
【００７０】
＜ＡＦＥ回路４が正常に動作する場合の過充電防止システム２の動作＞
先ず、ＡＦＥ回路４が正常に動作する場合の過充電防止システム２の動作について説明する。
【００７１】
過充電防止装置３の制御回路２０は、接続端子７Ａ、７Ｂに充電器が接続されると、二次電池１（１）乃至１（４）を充電するためにＰ型ＭＯＳＦＥＴ６をオンさせるべく、ＣＯＶＩＤ端子からハイレベルを出力させる（Ｓ１０１）。また、制御回路２０は、切替回路９２を比較回路９３側へ切替えるための指示信号を出力する（Ｓ１０２）。切替回路９２は、指示信号に基づいて、比較回路９３側へ切替わる。この結果、比較回路９３とＰ１端子とが接続される。
【００７２】
ＡＦＥ回路４のインバータ回路４２は、ＣＴＬ_ＣＨＧ端子に入力されたハイレベルを反転したローレベルを、ＣＯＵＴ端子から出力する。Ｐ型ＭＯＳＦＥＴ６は、ＣＯＵＴ端子からのローレベルが印加されることによりオンする。この結果、二次電池１（１）乃至１（４）と充電器との間の充電路が接続され、ダイオード８の順方向、ＳＣＰ回路５（ヒューズ３１Ａ、３１Ｂ）、二次電池１（１）乃至１（４）、抵抗１１を介して充電器と通電し、二次電池１（１）乃至１（４）の充電が開始されることとなる。
【００７３】
制御回路２０は、例えば、二次電池１（１）の充電電圧Ｖ１（１）を取得するべく、変数ｉ（１）を‘１’とする（Ｓ１０３）。そして、制御回路２０は、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（１）の充電電圧Ｖ１（１）を取得するためのシリアルデータ‘１０００１１’をＳＤＡＴＡ端子から出力させ、ＳＣＬＫ端子からクロックを出力させる（Ｓ１０４）。
【００７４】
ＡＦＥ回路４のシフトレジスタ４３は、ＳＤＡＴＡ端子に入力されたシリアルデータ‘１０００１１’を、ＳＣＬＫ端子に入力されたクロックの立上りのタイミングで保持する。ラッチ回路４４は、シフトレジスタ４３のＥＦの何れにもデータ‘１’が保持されると、ＡＢＣＤに保持されるデータ‘１０００’をラッチして、セレクタ回路４６及びＯＲ回路４５Ａ乃至４５Ｃに出力する。ＯＲ回路４５Ａは、入力Ａの‘１’に基づいて‘１’を出力する。ＯＲ回路４５Ｂは、入力Ｂ、Ｃの‘０’に基づいて‘０’を出力する。ＯＲ回路４５Ｃは、入力Ｃ、Ｄの‘０’に基づいて‘０’を出力する。セレクタ回路４６のインバータ回路７０Ａは、入力ｂの‘１’を反転した‘０’を出力する。ＮＯＲ回路７１Ａは、インバータ回路７０Ａの出力‘０’と入力ｃの‘０’に基づいて‘１’を出力する。この結果、スイッチ回路７３Ｅは、ＮＯＲ回路７１Ａの出力‘１’に基づいて閉じ、ＶＣ２端子の電圧が分圧（抵抗４８Ｂの抵抗値／抵抗４７Ｂの抵抗値）された電圧が、差動増幅回路４９の非反転入力端子（＋）に印加される。また、スイッチ回路７３Ａは、入力ａの‘１’に基づいて閉じる。この結果、ＶＣ１端子の電圧が分圧（抵抗４８Ａの抵抗値／抵抗４７Ａの抵抗値）された電圧が、差動増幅回路４９の反転入力端子（−）に印加される。尚、ＡＮＤ回路７２Ａ乃至７２Ｃ、ＮＯＲ回路７１Ｂ、７１Ｃの出力は‘０’となり入力ｅは‘０’であるため、スイッチ回路７３Ｂ乃至７３Ｄ、７３Ｆ乃至７３Ｈは、開いたままの状態となる。差動増幅回路４９は、反転入力端子（−）に印加されるＶＣ１端子の電圧が分圧された電圧と、非反転入力端子（＋）に印加されるＶＣ２端子の電圧が分圧された電圧とに基づいて、ＶＣ１端子とＶＣ２端子との間の電位差である二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧を出力する。この結果、ＡＦＥ回路４のＶＭＯＮＩ端子から、二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧が、過充電防止装置３へ出力されることとなる。
【００７５】
また、二次保護回路２５の抵抗５０Ａと抵抗５０Ｂとが直列接続された抵抗体には、二次電池１（１）の充電電圧Ｖ１´（１）（＝ＶＣ１´端子とＶＣ２´端子との間の電位差）が印加される。そして、比較回路５３Ａの非反転入力端子（＋）には、二次電池１（１）の充電電圧Ｖ１´（１）が分圧された電圧（＝｛二次電池１（１）の充電電圧Ｖ１´（１）・抵抗５０Ｂの抵抗値／（抵抗５０Ａの抵抗値＋抵抗５０Ｂの抵抗値）｝）が印加される。また、比較回路５３Ａの反転入力端子（−）には、定電流源５１Ａから供給される電流がツェナーダイオード５２Ａの逆方向に流れることにより、第２基準電圧に応じたツェナー電圧が印加される。この結果、比較回路５３Ａにおいて、二次電池１（１）の充電電圧Ｖ１´（１）が第２基準電圧に達しか否かが検出されることとなる。同様に、抵抗５０Ｃと抵抗５０Ｄとが直列接続された抵抗体には、二次電池１（２）の充電電圧Ｖ１´（２）（＝ＶＣ２´端子とＶＣ３´端子との間の電位差）が印加される。そして、比較回路５３Ｂの非反転入力端子（＋）には、二次電池１（２）の充電電圧Ｖ１´（２）が分圧された電圧（＝｛二次電池１（２）の充電電圧Ｖ１´（２）・抵抗５０Ｄの抵抗値／（抵抗５０Ｃの抵抗値＋抵抗５０Ｄの抵抗値）｝）が印加される。また、比較回路５３Ｂの反転入力端子（−）には、定電流源５１Ｂから供給される電流がツェナーダイオード５２Ｂの逆方向に流れることにより、第２基準電圧に応じたツェナー電圧が印加される。この結果、比較回路５３Ｂにおいて、二次電池１（２）の充電電圧Ｖ１´（２）が第２基準電圧に達しか否かが検出されることとなる。同様に、抵抗５０Ｅと抵抗５０Ｆとが直列接続された抵抗体には、二次電池１（３）の充電電圧Ｖ１´（３）（＝ＶＣ３´端子とＶＣ４´端子との間の電位差）が印加される。そして、比較回路５３Ｃの非反転入力端子（＋）には、二次電池１（３）の充電電圧Ｖ１´（３）が分圧された電圧（＝｛二次電池１（３）の充電電圧Ｖ１´（３）・抵抗５０Ｆの抵抗値／（抵抗５０Ｅの抵抗値＋抵抗５０Ｆの抵抗値）｝）が印加される。また、比較回路５３Ｃの反転入力端子（−）には、定電流源５１Ｃから供給される電流がツェナーダイオード５２Ｃの逆方向に流れることにより、第２基準電圧に応じたツェナー電圧が印加される。この結果、比較回路５３Ｃにおいて、二次電池１（３）の充電電圧Ｖ１´（３）が第２基準電圧に達しか否かが検出されることとなる。同様に、抵抗５０Ｇと抵抗５０Ｈとが直列接続された抵抗体には、二次電池１（４）の充電電圧Ｖ１´（４）（＝ＶＣ４´端子とＶＣ５´端子との間の電位差）が印加される。そして、比較回路５３Ｄの非反転入力端子（＋）には、二次電池１（４）の充電電圧Ｖ１´（４）が分圧された電圧（＝｛二次電池１（４）の充電電圧Ｖ１´（４）・抵抗５０Ｈの抵抗値／（抵抗５０Ｇの抵抗値＋抵抗５０Ｈの抵抗値）｝）が印加される。また、比較回路５３Ｄの反転入力端子（−）には、定電流源５１Ｄから供給される電流がツェナーダイオード５２Ｄの逆方向に流れることにより、第２基準電圧に応じたツェナー電圧が印加される。この結果、比較回路５３Ｄにおいて、二次電池１（４）の充電電圧Ｖ１´（４）が第２基準電圧に達しか否かが検出されることとなる。そして、比較回路５３Ａ乃至５３Ｄは、二次電池１（１）乃至１（４）の充電電圧Ｖ１´（１）乃至Ｖ１´（４）が第２基準電圧に達していないと判別すると、それぞれＯＲ回路５４にローレベルを出力する。ＯＲ回路５４は、比較回路５３Ａ乃至５３Ｄの出力の何れもがローレベルであることに基づいて、ローレベルを出力する。インバータ回路５５は、ローレベルを反転したハイレベルを出力する。このため、Ｎ型ＭＯＳＦＥＴ５７がオンし、二次保護回路２５のＳＣＰ端子から、ＳＣＰ回路５へローレベルが出力されることとなる。この結果、ＳＣＰ回路５のＮ型ＭＯＳＦＥＴ３４はオフしたままの状態となる。尚、上述の二次保護回路２５の動作は、当該二次保護回路２５が故障等しない限り、二次電池１（１）乃至１（４）の充電電圧Ｖ１´（１）乃至Ｖ１´（４）の少なくとも何れかが第２基準電圧に達するまで常に行われることとなる。
【００７６】
過充電防止装置３の比較回路９３は、二次保護回路２５がＳＣＰ端子からローレベルを出力することに基づいてＰ端子に印加されるローレベルと、基準電圧Ｖrefとを比較し、Ｐ１端子のレベル＜基準電圧Ｖrefを示す比較結果を制御回路２０に出力する。この結果、制御回路２０は、ＳＣＰ回路５のヒューズ３１Ａ、３１Ｂが溶断されていないことを検出する。
【００７７】
また、制御回路２０は、上述のシリアルデータ‘１０００１１’を出力させた後、ＡＦＥ回路４の動作を確認するべく、６パルスのクロックをＳＣＬＫ端子から出力させる（Ｓ１０５）。
【００７８】
ＡＦＥ回路４のシフトレジスタ４３は、シリアルデータ‘１０００１１’を保持した後にＣＬＫ端子に入力される６パルスのクロックの立上りに基づいて、当該シリアルデータ‘１０００１１’をＳＤＡＴＡ_Ｒ端子から出力する。
【００７９】
過充電防止装置３のシフトレジスタ２９は、ＲＣ発振回路２６からのクロックの立上りに基づいて、ＳＤＡＴＡ_Ｒ端子に入力されるシリアルデータ‘１０００１１’を保持する。制御回路２０は、シフトレジスタ２９が保持するシリアルデータ‘１０００１１’が、送信したシリアルデータ‘１０００１１’と一致するか否かを判別する（Ｓ１０６）。そして、ＡＦＥ回路４が正常に動作することにより過充電防止装置３のＳＤＡＴＡ_Ｒ端子にシリアルデータ‘１０００１１’が入力されたため、制御回路２０は、シフトレジスタ２９が保持するシリアルデータ‘１０００１１’が、送信したシリアルデータ‘１０００１１’と一致すると判別する（Ｓ１０６・ＹＥＳ）。つまり、制御回路２０は、ＡＦＥ回路４が正常な動作を行っていると判別することとなる。
【００８０】
また、過充電防止装置３の積算型計測回路２３を構成するＶ／Ｉ変換回路８１Ａは、二次電池１（１）乃至１（４）を充電するための電流が抵抗１１を流れることにより、ＳＲＢＡＴ端子に印加される電圧を電流に変換して、コンデンサ８２Ａに供給する。コンデンサ８２Ａは、Ｖ／Ｉ変換回路８１Ａから供給される電流に応じて電荷を蓄積して、当該電流に比例した積分電圧Ａを比較回路８３Ａに印加させる。比較回路８３Ａは、コンデンサ８２Ａからの積分電圧Ａと基準電圧Ａとを比較した比較結果をカウンタ８４Ａに出力する。カウンタ８４Ａは、比較結果の変化をカウントする。同様に、Ｖ／Ｉ変換回路８１Ｂは、二次電池１（１）乃至１（４）を充電するための電流が抵抗１１を流れることにより、ＳＲＴ端子に印加される電圧を電流に変換して、コンデンサ８２Ｂに供給する。コンデンサ８２Ｂは、Ｖ／Ｉ変換回路８１Ｂから供給される電流に応じて電荷を蓄積して、当該電流に比例した積分電圧Ｂを比較回路８３Ｂに印加させる。比較回路８３Ｂは、コンデンサ８２Ｂからの積分電圧Ｂと基準電圧Ｂとを比較した比較結果をカウンタ８４Ｂに出力する。カウンタ８４Ｂは、比較結果の変化をカウントする。減算回路８５は、カウンタ８４Ａのカウント値とカウンタ８４Ｂのカウント値との差を示す演算結果（充電量に応じた信号）を、制御回路２０に出力する。制御回路２０は、例えば、積算型計測回路２３からの充電量に応じた信号、ＥＥＰＲＯＭ２２から読み出した二次電池１（１）乃至１（４）の特性を示すデータ、本算出前に算出した二次電池１（１）乃至１（４）の各充電電圧に基づいて、二次電池１（１）乃至１（４）の各充電電圧を算出する（Ｓ１０７）。ＡＤコンバータ２７は、ＶＢＡＴ端子に印加される二次電池１（１）の充電電圧Ｖ１（１）が分圧された電圧をアナログデジタル変換して、変換結果であるデジタル信号を制御回路２０に出力する。そして、制御回路２０は、ＡＤコンバータ２７からのデジタル信号が、算出した二次電池１（１）乃至１（４）の各充電電圧に応じた電圧を含む所定電圧範囲内であるか否かを判別する（Ｓ１０８）。そして、ＡＦＥ回路４が正常に動作することにより二次電池１（１）の充電電圧Ｖ１（１）がＶＢＡＴ端子に印可されているため、制御回路２０は、ＡＤコンバータ２７からのデジタル信号が、算出した二次電池１（１）乃至１（４）の各充電電圧を含む所定電圧範囲内であると判別する（Ｓ１０８・ＹＥＳ）。つまり、制御回路２０は、ＡＦＥ回路４が正常な動作を行っていると判別することとなる。
【００８１】
そして、制御回路２０は、ＥＥＰＲＯＭ２２に予め記録された第１基準電圧に応じた第１基準データを読み出す（Ｓ１０９）。制御回路２０は、ＡＤコンバータ２７からのデジタル信号と第１基準データとを比較することにより、二次電池１（１）の充電電圧Ｖ１（１）が第１基準電圧に達したか否かを判別する（Ｓ１１０）。制御回路２０は、例えば、二次電池１（１）の充電電圧Ｖ１（１）が第１基準電圧に達していないと判別すると（Ｓ１１０・ＮＯ）、二次電池１（２）の充電電圧Ｖ１（２）を取得するべく、変数ｉをインクリメントする（Ｓ１１１）。更に、制御回路２０は、変数ｉが‘５’に達したか否かを判別する（Ｓ１１２）。そして、制御回路２０は、変数ｉが‘５’に達していないと判別すると（Ｓ１１２・ＮＯ）、ＡＦＥ回路４の動作を確認するためであるとともに、当該ＡＦＥ回路４において検出される二次電池１（２）の充電電圧Ｖ１（２）を取得するためのシリアルデータ ‘０１００１１’をＳＤＡＴＡ端子から出力させ、ＳＣＬＫ端子からクロックを出力させる（Ｓ１０４）。そして、ＡＦＥ回路４が正常に動作する場合、上述の処理が二次電池１（１）乃至１（４）の充電電圧Ｖ１（１）乃至Ｖ１（４）に対して順次繰り返して行われることとなる。
【００８２】
そして、過充電防止システム２が上述の処理を繰り返した結果、例えば変数ｉが‘４’のときに二次電池１（４）の充電電圧Ｖ１（４）が第１基準電圧に達した場合、制御回路２０は、二次電池１（４）の充電電圧Ｖ１（４）が第１基準電圧に達したことを判別する（Ｓ１１０・ＹＥＳ）。そして、制御回路２０は、Ｐ型ＭＯＳＦＥＴ６をオフさせるべく、ＣＯＶＩＤ端子からローレベルを出力させる（Ｓ１１３）。ＡＦＥ回路４のインバータ回路４２は、ＣＴＬ_ＣＨＧ端子に入力された当該ローレベルを反転したハイレベルを、ＣＯＵＴ端子から出力する。Ｐ型ＭＯＳＦＥＴ６は、ＣＯＵＴ端子からのハイレベルが印加されることによりオフする。この結果、二次電池１（１）乃至１（４）と充電器との間の充電路が遮断され、当該二次電池１（１）乃至１（４）の充電が終了することとなる。
【００８３】
＜ＡＦＥ回路４が正常に動作しない場合の過充電防止システム２の動作（その１）＞
以下、ＡＦＥ回路４の故障等（例えば、シフトレジスタ４３の故障等）により、当該ＡＦＥ回路４が、各シリアルデータ‘１０００１１’乃至‘０００１１１’とは異なるデータ（以下、シリアルデータ‘ＸＸＸＸＸＸ’という）を、ＳＤＡＴＡ_Ｒ端子から出力する場合における、過充電防止システム２の動作について説明する。尚、一例として、過充電防止装置３が、当該ＡＦＥ回路４に対し、ＡＦＥ回路４の動作を確認するためであるとともに、ＡＦＥ回路４において検出される二次電池１（３）の充電電圧Ｖ１（３）を取得するためのシリアルデータ‘００１０１１’をＳＤＡＴＡ端子から出力させ、ＳＣＬＫ端子からクロックを出力させたものとして説明する。
【００８４】
過充電防止装置３の制御回路２０は、シリアルデータ‘００１０１１’を出力させた後、ＡＦＥ回路４の動作を確認するべく、６パルスのクロックをＳＣＬＫ端子から出力させる（Ｓ１０５）。この６パルスのクロックに対し、ＡＦＥ回路４は、故障等に起因したシリアルデータ‘ＸＸＸＸＸＸ’をＳＤＡＴＡ_Ｒ端子から出力する。
【００８５】
過充電防止装置３のシフトレジスタ２９は、ＲＣ発振回路２６からのクロックの立上りに基づいて、ＳＤＡＴＡ_Ｒ端子に入力されるシリアルデータ‘ＸＸＸＸＸＸ’を保持する。制御回路２０は、シフトレジスタ２９が保持するシリアルデータ‘ＸＸＸＸＸＸ’が、送信したシリアルデータ‘００１０１１’と一致するか否かを判別する（Ｓ１０６）。そして、制御回路２０は、シフトレジスタ２９が保持するシリアルデータ‘ＸＸＸＸＸＸ’が、送信したシリアルデータ‘００１０１１’と一致していないと判別すると（Ｓ１０６・ＮＯ）、切替回路９２をＰ型ＭＯＳＦＥＴ９１側へ切替えるための指示信号を出力する（Ｓ１１４）。つまり、制御回路２０は、ＡＦＥ回路４が正常な動作を行っていないと判別することとなる。切替回路９２は、指示信号に基づいて、Ｐ型ＭＯＳＦＥＴ９１側へ切替わる。この結果、Ｐ型ＭＯＳＦＥＴ９１のドレインとＰ１端子とが接続される。また、制御回路２０は、Ｐ型ＭＯＳＦＥＴ９１をオンさせるためのローレベルを出力する（Ｓ１１５）。この結果、Ｐ型ＭＯＳＦＥＴ９１がオンし、電源電圧ＶＤＤから当該Ｐ型ＭＯＳＦＥＴ９１の閾値電圧分が降下した電圧がＰ１端子に印加されることとなる。つまり、Ｐ１端子がハイレベルとなる。
【００８６】
ＳＣＰ回路５のＮ型ＭＯＳＦＥＴ３４のゲートには、Ｐ１端子に印加されたハイレベルからダイオード３８の電圧降下分を減じた電圧が印加されることとなる。このため、Ｎ型ＭＯＳＦＥＴ３４がオンし、発熱抵抗３２Ａ、３２Ｂに電流が流れることとなる。そして、発熱抵抗３２Ａ、３２Ｂが発熱することにより、ヒューズ３１Ａ、３１Ｂが溶断されることとなる。この結果、二次電池１（１）乃至１（４）の充電が終了することとなる。
【００８７】
＜ＡＦＥ回路４が正常に動作しない場合の過充電防止システム２の動作（その２）＞
以下、ＡＦＥ回路４が故障等（例えば、差動増幅回路４９の故障等）により、実際の二次電池１（１）乃至１（４）の充電電圧Ｖ１（１）乃至Ｖ１（４）とは異なる充電電圧（以下、充電電圧Ｖ１”（１）乃至Ｖ１”（４）という）をＶＭＯＮＩ端子から出力する場合における、過充電防止システム２の動作について説明する。尚、一例として、過充電防止装置３が、ＡＦＥ回路４に対し、二次電池１（４）の充電電圧Ｖ１（４）を検出するためのシリアルデータ‘０００１１１’をＳＤＡＴＡ端子から出力させ、ＳＣＬＫ端子からクロックを出力させた後、シフトレジスタ２９が保持するシリアルデータが送信したシリアルデータ‘０００１１１’と一致した（Ｓ１０６・ＹＥＳ）ものとして説明する。
【００８８】
過充電防止装置３の制御回路２０は、上述の積算型計測回路２３からの充電量に応じた信号等に基づいて、二次電池１（１）乃至１（４）の各充電電圧を算出する（Ｓ１０７）。ＡＤコンバータ２７は、ＶＢＡＴ端子に印加される二次電池１（４）の充電電圧Ｖ１”（４）が分圧された電圧をアナログデジタル変換して、変換結果であるデジタル信号を制御回路２０に出力する。そして、制御回路２０は、ＡＤコンバータ２７からのデジタル信号が、算出した二次電池１（１）乃至１（４）の各充電電圧に応じた電圧を含む所定電圧範囲内であるか否かを判別する（Ｓ１０８）。このとき、実際の二次電池１（４）の充電電圧Ｖ１（４）とは異なる充電電圧Ｖ１”（４）が、算出した二次電池１（１）乃至１（４）の各充電電圧を含む所定電圧範囲内ではない場合、制御回路２０は、ＡＤコンバータ２７からのデジタル信号が、算出した二次電池１（１）乃至１（４）の各充電電圧に応じた電圧を含む所定電圧範囲内ではないと判別する。一例を示すと、実際の二次電池１（４）の充電電圧Ｖ１（４）が２Ｖであるにも関わらず、故障等に起因してＡＦＥ回路４が０Ｖの充電電圧Ｖ１”（４）を出力した場合、充電電圧Ｖ１”（４）は算出した二次電池１（１）乃至１（４）の各充電電圧を含む所定電圧範囲内（例えば１．９Ｖ〜２．１Ｖ）ではないものとなる。このため、制御回路２０は、充電電圧Ｖ１”（４）を示すＡＤコンバータ２７からのデジタル信号が、算出した二次電池１（１）乃至１（４）の各充電電圧に応じた電圧を含む所定電圧範囲内ではないと判別することとなる（Ｓ１０８・ＮＯ）。つまり、制御回路２０は、ＡＦＥ回路４が正常な動作を行っていないと判別することとなる。そして、制御回路２０は、切替回路９２をＰ型ＭＯＳＦＥＴ９１側へ切替えるための指示信号を出力する（Ｓ１１４）。切替回路９２は、指示信号に基づいて、Ｐ型ＭＯＳＦＥＴ９１側へ切替わる。この結果、Ｐ型ＭＯＳＦＥＴ９１のドレインとＰ１端子とが接続される。また、制御回路２０は、Ｐ型ＭＯＳＦＥＴ９１をオンさせるためのローレベルを出力する（Ｓ１１５）。この結果、Ｐ型ＭＯＳＦＥＴ９１がオンし、電源電圧ＶＤＤから当該Ｐ型ＭＯＳＦＥＴ９１の閾値電圧分が降下した電圧がＰ１端子に印加されることとなる。つまり、Ｐ１端子がハイレベルとなる。
【００８９】
ＳＣＰ回路５のＮ型ＭＯＳＦＥＴ３４のゲートには、Ｐ１端子に印加されたハイレベルからダイオード３８の電圧降下分を減じた電圧が印加されることとなる。このため、Ｎ型ＭＯＳＦＥＴ３４がオンし、発熱抵抗３２Ａ、３２Ｂに電流が流れることとなる。そして、発熱抵抗３２Ａ、３２Ｂが発熱することにより、ヒューズ３１Ａ、３１Ｂが溶断されることとなる。この結果、二次電池１（１）乃至１（４）の充電が終了することとなる。
【００９０】
尚、上述した実施形態によれば、過充電防止装置３は、ＡＦＥ回路４が正常な動作を行っていないと判別したときの判別結果に基づいて、ＳＣＰ回路５を遮断動作させているがこれに限るものではない。例えば、Ｐ型ＭＯＳＦＥＴ６を遮断動作させることとしても良い。詳述すれば、例えば、Ｐ１端子をＰ型ＭＯＳＦＥＴ６のゲートと接続するように設けても良い。そして、ＡＦＥ回路４が正常な動作を行っていないと判別したときの判別結果に基づいて、Ｐ１端子のハイレベルがＰ型ＭＯＳＦＥＴ６のゲートに印加されることにより、当該Ｐ型ＭＯＳＦＥＴ６がオフする。この結果、二次電池１（１）乃至１（４）の充電が終了することとなる。
【００９１】
また、過充電防止装置３は、シフトレジスタ２９が保持するシリアルデータの全部が、送信したシリアルデータの全部と一致するか否かを判別することにより、ＡＦＥ回路４の動作を確認しているが、これに限るものではない。例えば、上述の実施形態においては、シリアルデータの上位４ビットのみが変化することを利用して、シフトレジスタ２９が保持するシリアルデータの上位４ビットが、送信したシリアルデータの上位４ビットと一致するか否かを判別するように設けても良い。この結果、ＡＦＥ回路４の動作を確認するための制御回路２０の処理に係る負担を軽減することが可能となる。
【００９２】
また、過充電防止装置３は、シフトレジスタ２９が保持するシリアルデータが、送信したシリアルデータと一致するか否かと、ＡＤコンバータ２７からのデジタル信号が、算出した二次電池１（１）乃至１（４）の各充電電圧に応じた電圧を含む所定電圧範囲内であるか否かと、の何れの判別をも行っているが、これに限るものではない。例えば、何れか一方のみの判別を行うことより、ＡＦＥ回路４の動作を確認することとしても良い。
【００９３】
また、シフトレジスタ２９が保持するシリアルデータが、送信したシリアルデータと一致するか否かを判別するための信号と、ＡＦＥ回路４が検出する二次電池１（１）乃至１（４）の各充電電圧を取得するための信号とを、過充電防止装置３が出力するシリアルデータで共用させているが、これに限るものではない。例えば、シフトレジスタ２９が保持するシリアルデータが、送信したシリアルデータと一致するか否かを判別するためのシリアルデータと、ＡＦＥ回路４が検出する二次電池１（１）乃至１（４）の各充電電圧を取得するためのシリアルデータと、を別個に設けても良い。
【００９４】
上述した実施形態によれば、ＡＦＥ回路４から送信されるシリアルデータが、過充電防止装置３が送信したシリアルデータに対して応答するべきデータではない場合、ＡＦＥ回路４の動作に関わらず、過充電防止装置３においてＳＣＰ回路５を遮断動作させることが可能となる。この結果、ＡＦＥ回路４の故障等（及び二次保護回路２５の故障等）が発生した場合であっても、二次電池１（１）乃至１（４）と充電器との間の充電路を遮断させることが可能となり、当該二次電池１（１）乃至１（４）の各充電電圧が過充電電圧に達することを防止することが可能となる。
【００９５】
更に、シフトレジスタ２９が保持するシリアルデータが、送信したシリアルデータと一致するか否かを判別することにより、過充電防止装置３におけるＡＦＥ回路４の動作の確認を、より確実且つ簡易な方法で行うことが可能となる。
【００９６】
更に、ＡＦＥ回路４から取得した二次電池１（１）乃至１（４）の各充電電圧が、算出した二次電池１（１）乃至１（４）の各充電電圧を含む所定電圧範囲内ではない場合、ＡＦＥ回路４の動作に関わらず、過充電防止装置３においてＳＣＰ回路５を遮断動作させることが可能となる。この結果、二次電池１（１）乃至１（４）の各充電電圧の出力処理にかかるＡＦＥ回路４の故障等の発生を判別することが可能となり、二次電池１（１）乃至１（４）と充電器との間の充電路を遮断させることにより、当該二次電池１（１）乃至１（４）の各充電電圧が過充電電圧に達することを防止することが可能となる。特に、図７に示すような積算型計測回路２３を用いることによってノイズ成分等を良好に除去することが可能となり、制御回路２０は、より正確な二次電池１（１）乃至１（４）の各充電電圧を算出することが可能となる。このため、取得した二次電池１（１）乃至１（４）各充電電圧に応じたデジタル信号が、算出した二次電池１（１）乃至１（４）の各充電電圧を含む所定電圧範囲内であるか否かを判別する制御回路２０の判別結果を、より正確なものとすることが可能となる。
【００９７】
更に、過充電防止装置３が送信する各シリアルデータによって、ＡＦＥ回路４の動作の確認、及びＡＦＥ回路４において検出される二次電池１（１）乃至１（４）の各充電電圧の取得を行うことが可能となり、当該処理のための回路配線の複雑化、処理負担の軽減化を図ることが可能となる。
【００９８】
更に、シフトレジスタ２９が保持するシリアルデータが、送信したシリアルデータと一致していないと判別したときの判別結果に基づいて、ヒューズ３１Ａ、３１Ｂを溶断させることにより、ＡＦＥ回路４が故障等した状態で再び充電（又は放電）が行われることを防止することが可能となる。また、二次電池１（１）乃至１（４）の各充電電圧が、ＡＦＥ回路４に故障等が発生することなく第１基準電圧に達した場合、Ｐ型ＭＯＳＦＥＴ６をオフさせることで充電を終了させることが可能となるとともに、再び充電を行う場合、Ｐ型ＭＯＳＦＥＴ６をオンさせることで充電を開始することが可能となる。
【００９９】
更に、ＡＦＥ回路４から取得した二次電池１（１）乃至１（４）の各充電電圧が、算出した二次電池１（１）乃至１（４）の各充電電圧を含む所定電圧範囲内ではないと判別したときの判別結果に基づいて、ヒューズ３１Ａ、３１Ｂを溶断させることにより、ＡＦＥ回路４が故障等した状態で再び充電（又は放電）が行われることを防止することが可能となる。
【０１００】
以上、本発明に係る過充電防止装置について説明したが、上記の説明は、本発明の理解を容易とするためのものであり、本発明を限定するものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得る。
【図面の簡単な説明】
【０１０１】
【図１】本発明に係る過充電防止装置の構成を示すブロック図である。
【図２】本発明に係る過充電防止装置を備えた過充電防止システムの全体構成、及び二次電池を示す図である。
【図３】ＳＣＰ回路の構成を示す回路図である。
【図４】ＡＦＥ回路の構成を示すブロック図である。
【図５】セレクタ回路の構成を示す図である。
【図６】二次保護回路の構成を示す図である。
【図７】積算型計測回路の構成を示す図である。
【図８】本発明に係る過充電防止装置の処理動作を示すフローチャートである。
【符号の説明】
【０１０２】
１（１）、１（２）、１（３）、１（４）  二次電池
２  過充電防止システム
３  過充電防止装置
４  ＡＦＥ回路
５  ＳＣＰ回路
６、１４、５６、９１  Ｐ型ＭＯＳＦＥＴ
７Ａ、７Ｂ  接続端子
８、１５、３５、３８  ダイオード
９Ａ、９Ｂ、９Ｃ、９Ｄ  抵抗
１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ、１３、１８、１９  コンデンサ
１１、１２、１６、１７、３３、３６、３７  抵抗
２０  制御回路
２１  ＲＯＭ
２２  ＥＥＰＲＯＭ
２３  積算型計測回路
２５  二次保護回路
２６  ＲＣ発振回路
２７  ＡＤコンバータ
２８  リセット回路
２９、４３  シフトレジスタ
３１Ａ、３１Ｂ  ヒューズ
３２Ａ、３２Ｂ  発熱抵抗
３４、５７、９４  Ｎ型ＭＯＳＦＥＴ
４１、４２、５５、７０Ａ、７０Ｂ、７０Ｃ  インバータ回路
４４  ラッチ回路
４５Ａ、４５Ｂ、４５Ｃ、５４  ＯＲ回路
４６  セレクタ回路
４７Ａ、４７Ｂ、４８Ａ、４８Ｂ  抵抗
４９  差動増幅回路
５０Ａ、５０Ｂ、５０Ｃ、５０Ｄ、５０Ｅ、５０Ｆ、５０Ｇ、５０Ｈ  抵抗
５１Ａ、５１Ｂ、５１Ｃ、５１Ｄ  定電流源
５２Ａ、５２Ｂ、５２Ｃ、５２Ｄ  ツェナーダイオード
５３Ａ、５３Ｂ、５３Ｃ、５３Ｄ、８３Ａ、８３Ｂ、９３  比較回路
７１Ａ、７１Ｂ、７１Ｃ  ＮＯＲ回路
７２Ａ、７２Ｂ、７２Ｃ  ＡＮＤ回路
７３Ａ、７３Ｂ、７３Ｃ、７３Ｄ、７３Ｅ、７３Ｆ、７３Ｇ、７３Ｈ  スイッチ回路
８１Ａ、８１Ｂ  Ｖ／Ｉ変換回路
８２Ａ、８２Ｂ  コンデンサ
８４Ａ、８４Ｂ  カウンタ
８５  減算回路
９２  切替回路
【図１】
2007325438.tif 000003
【図２】
2007325438.tif 000004
【図３】
2007325438.tif 000005
【図４】
2007325438.tif 000006
【図５】
2007325438.tif 000007
【図６】
2007325438.tif 000008
【図７】
2007325438.tif 000009
【図８】
2007325438.tif 000010