(57)【要約】【課題】フレーム期間を長くすることなくレベルシフタを初期化でき、外部に初期化回路が必要ない液晶表示装置を提供する。【解決手段】初期化回路１５は、垂直同期信号Ｖｓｙｎｃの有効期間にレベルシフタ１４を初期化するので、初期化期間を別途（例えば表示期間内に）設ける必要がなく、よって、フレーム期間を長くすることなくレベルシフタ１４を初期化することができ、しかも、垂直同期信号を利用できるので、外部に初期化回路が必要なくなる。【選択図】図１
2007178451.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線とが交差し、各交差部に、走査線が駆動されて導通する画素トランジスタと、該導通した画素トランジスタを介して信号線から映像信号が書き込まれる画素電極とが配置され、画素電極に液晶層を介して対向電極が対向し、垂直同期信号と、該垂直同期信号が有効でない表示期間に有効となる入力信号とが入力され、入力信号の振幅を増幅するレベルシフタと、増幅後の信号により走査線と信号線を駆動する駆動回路とが形成されたアレイ基板を備え、該アレイ基板には、前記垂直同期信号の有効期間に前記レベルシフタを初期化する初期化回路が形成されていることを特徴とする液晶表示装置。
【請求項２】
前記初期化回路は、前記垂直同期信号の振幅を増幅し、増幅後の信号である初期化信号を前記レベルシフタに与える回路であることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記初期化回路は、前記垂直同期信号の有効期間に有効となる初期化信号を前記レベルシフタに与える回路であり、
前記レベルシフタは、
該レベルシフタの基準回路節点にマイナス極が接続され、前記入力信号の振幅より大きい正の直流電圧を出力する電源のプラス極がソースに接続されたＰ型薄膜トランジスタと、
このＰ型薄膜トランジスタのドレイン、ゲートにドレイン、ゲートをそれぞれ接続され、前記基準回路節点にソースを接続されたＮ型薄膜トランジスタと、
前記Ｐ型薄膜トランジスタとＮ型薄膜トランジスタのゲートに一方の極を接続されたキャパシタと、
前記入力信号を前記初期化信号が有効でない期間に前記キャパシタの他方の極へ与えるスイッチと、
前記基準回路節点にマイナス極が接続され、前記入力信号の振幅の半分の大きさの直流電圧を出力する電源のプラス極を前記初期化信号が有効である期間に前記キャパシタの他方の極に接続するスイッチと、
前記Ｐ型薄膜トランジスタとＮ型薄膜トランジスタのゲートとドレインを前記初期化信号が有効である期間に接続するスイッチと
を備えることを特徴とする請求項１または２記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレーム期間を長くすることなくレベルシフタを初期化でき、外部に初期化回路が必要ない液晶表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置では、ガラスなどを材料とするアレイ基板に薄膜トランジスタ（TFT:Thin Film Transistor。以下、トランジスタ）を形成し、アレイ基板およびこれに液晶層を介して対向する対向基板とは別に設けた駆動ＩＣによりトランジスタをスイッチ動作させて表示を行っていた。
【０００３】
ところが、近年では、駆動ＩＣと同等の駆動回路を、トランジスタによって基板内に構成することが多い。
【０００４】
この場合であっても、駆動ＩＣへ入力されていた入力信号で、そのまま基板内の駆動回路を動作させることが望ましいのだが、基板内ゆえの制約から、場合によっては、入力信号の振幅を増幅する必要がある。そこで、信号の振幅を増幅するレベルシフタが利用される。
【０００５】
レベルシフタの中でも、特に高速動作するシフトレジスタは、高速動作の影響で、その中のトランジスタの閾値や特性が次第にばらついてくる。それにより、例えば、動作に影響を及ぼすディレイ（遅れ）が発生する。そのため、かかるシフトレジスタは、別途に設けられた初期化期間において初期化される。
【特許文献１】特開２００２−１７４８２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、レベルシフタは、初期化期間においては振幅増幅を行えないので、初期化期間の長さに応じて、フレーム期間を長くせざるをえない等の問題がある。
【０００７】
また、レベルシフタの初期化には、外部から初期化信号を入力しなければならず、その初期化信号を生成する初期化回路が外部に必要になることも問題であった。
【０００８】
本発明は、上記の課題に鑑みてなされたものであり、その目的とするところは、フレーム期間を長くすることなくレベルシフタを初期化でき、外部に初期化回路が必要ない液晶表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明の液晶表示装置は、複数の走査線と複数の信号線とが交差し、各交差部に、走査線が駆動されて導通する画素トランジスタと、該導通した画素トランジスタを介して信号線から映像信号が書き込まれる画素電極とが配置され、画素電極に液晶層を介して対向電極が対向し、垂直同期信号と、該垂直同期信号が有効でない表示期間に有効となる入力信号とが入力され、入力信号の振幅を増幅するレベルシフタと、増幅後の信号により走査線と信号線を駆動する駆動回路とが形成されたアレイ基板を備え、該アレイ基板には、前記垂直同期信号の有効期間に前記レベルシフタを初期化する初期化回路が形成されていることを特徴とする。
【００１０】
本発明の液晶表示装置によれば、初期化回路は、垂直同期信号の有効期間にレベルシフタを初期化するので、初期化期間を別途（例えば表示期間内に）設ける必要がなく、よって、フレーム期間を長くすることなくレベルシフタを初期化することができる。しかも、垂直同期信号を利用できるので、外部に初期化回路が必要なくなる。また、垂直同期信号は入力信号より低速なので、初期化回路を、初期化不要なレベルシフタで構成することができる。
【発明の効果】
【００１１】
本発明によれば、フレーム期間を長くすることなくレベルシフタを初期化することができる。しかも、垂直同期信号を利用できるので、外部に初期化回路が必要なくなる。また、垂直同期信号は入力信号より低速なので、初期化回路を、初期化不要なレベルシフタで構成することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面を参照して説明する。
【００１３】
図１は、本発明の実施の形態に係る液晶表示装置１の構成図である。
【００１４】
液晶表示装置１は、複数の信号線Ｘと複数の走査線Ｙとが交差するように形成された、ガラスなどを材料とするアレイ基板１１と、アレイ基板１１に対し液晶層（図示せず）を挟んで対向する、ガラスなどを材料とする対向基板１２とを備えている。
【００１５】
アレイ基板１１では、信号線Ｘ走査線Ｙとが交差する各交差部に、走査線Ｙが駆動されて導通する画素トランジスタＱと、導通した画素トランジスタＱを介して各信号線Ｘから映像信号が書き込まれる画素電極Ｐとが配置されている。
【００１６】
画素トランジスタＱは、例えば、ｐ−Ｓｉ（ポリシリコン）形のトランジスタであって、そのゲート、ソースおよびドレインが、それぞれ走査線Ｙ、信号線Ｘおよび画素電極Ｐに接続される。
【００１７】
また、対向基板１２は、画素電極Ｐの全てに対向する１つの対向電極（図示せず）を備える。画素電極Ｐとその部分の液晶層および対向電極とで、液晶容量ＣＬが構成される。
【００１８】
また、液晶表示装置１は、各走査線Ｙを順次に駆動して、その走査線Ｙに接続された画素トランジスタＱを導通させる走査線駆動回路１３１と、各信号線Ｘに映像信号を供給する信号線駆動回路１３２とを備える。走査線駆動回路１３１と信号線駆動回路１３２とにより駆動回路１３が構成される。
【００１９】
また、液晶表示装置１は、外部から入力されるドットクロック信号ＣＫ、デジタルデータ信号Ｄ、水平同期信号Ｈｓｙｎｃ（これら信号を区別しないときは各信号を入力信号ＩＮという）の振幅を増幅し、増幅後の出力信号ＯＵＴを駆動回路１３へ出力するレベルシフタ１４を備える。
【００２０】
また、液晶表示装置１は、外部から駆動回路１３に入力される垂直同期信号Ｖｓｙｎｃの振幅（入力信号ＩＮの振幅と同じ）を増幅し、増幅後の信号である初期化信号ＶＳ１およびその反転信号である信号ＶＳ２をレベルシフタ１４へ出力する初期化回路１５を備える。レベルシフタ１４と初期化回路１５は接地点を共通にしている。つまり、共通の基準回路節点をもつ。
【００２１】
また、図１では示していないが、液晶表示装置１は、マイナス極が接地された電源ＶＣＣ、ＶＤＤ、ＲＥＦを備える。電源ＶＣＣは、入力信号ＩＮの振幅に等しい大きさの正の直流電圧を出力する電源であり、電源ＶＤＤは、入力信号ＩＮの振幅より大きい正の直流電圧を出力する電源であり、電源ＲＥＦは、入力信号ＩＮの振幅の半分の大きさの正の直流電圧を出力する電源である。
【００２２】
図２は、初期化回路１５の回路図である。初期化回路１５は、信号の振幅を増幅するレベルシフタであり、入力信号ＩＮに比べて低速な垂直同期信号Ｖｓｙｎｃの振幅を増幅するので、初期化が不要になっている。具体的には、以下の回路構成を備える。
【００２３】
初期化回路１５では、Ｐ型トランジスタＱ１とＮ型トランジスタＱ２はゲート同士、ドレイン同士が接続され、Ｐ型トランジスタＱ３とＮ型トランジスタＱ４もゲート同士、ドレイン同士が接続され、Ｐ型トランジスタＱ５とＮ型トランジスタＱ６もゲート同士、ドレイン同士が接続されている。
【００２４】
トランジスタＱ１、Ｑ２のドレインはトランジスタＱ３、Ｑ４のゲートに接続されている。
【００２５】
トランジスタＱ１のソースは、電源ＶＣＣのプラス極（図ではＶＣＣ）に接続され、トランジスタＱ２、Ｑ４、Ｑ６のソースが接地されている。
【００２６】
トランジスタＱ１、Ｑ２、Ｑ５、Ｑ６のゲートには、垂直同期信号Ｖｓｙｎｃが入力される。
【００２７】
Ｐ型トランジスタＱ７のドレインとトランジスタＱ３のソースが接続され、Ｐ型トランジスタＱ８のドレインとトランジスタＱ５のソースが接続されている。
【００２８】
トランジスタＱ７、Ｑ８のソースは、電源ＶＤＤのプラス極（図ではＶＤＤ）に接続されている。
【００２９】
トランジスタＱ３とトランジスタＱ４のドレインは、トランジスタＱ８のゲートに接続され、ここの電圧の信号ＶＳ１（初期化信号）が図１のレベルシフタ１４に出力される。
【００３０】
トランジスタＱ５とトランジスタＱ６のドレインは、トランジスタＱ７のゲートに接続され、ここの電圧の信号ＶＳ２（初期化信号の反転信号）が図１のレベルシフタ１４へ出力される。
【００３１】
図３は、レベルシフタ１４内の一部の回路図である。この回路は、入力信号ＩＮ毎に設けられている。
【００３２】
スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は、初期化信号ＶＳ１および反転信号ＶＳ２により開閉する２端子スイッチである。
【００３３】
スイッチＳＷ１の一方端には、入力信号ＩＮが与えられ、他方端は回路節点Ａに接続されている。
【００３４】
スイッチＳＷ２の一方端は、電源ＲＥＦのプラス極（図ではＲＥＦ）に接続され、他方端は回路節点Ａに接続されている。
【００３５】
回路節点ＡにはキャパシタＣ１の一方の極が接続されている。
【００３６】
キャパシタＣ１の他方の極が接続された回路節点Ｂには、スイッチＳＷ３の一方端と、Ｐ型トランジスタＱ１１とＮ型トランジスタＱ１２のゲートが接続されている。トランジスタＱ１１のソースは電源ＶＤＤのプラス極に接続され、トランジスタＱ１２のソースは接地されている。
【００３７】
スイッチＳＷ３の他方端は、回路節点Ｃに接続され、そこには、トランジスタＱ１１、Ｑ１２のドレインと、スイッチＳＷ４の一方端が接続されている。
【００３８】
スイッチＳＷ４の他方端が接続された回路節点Ｄには、トランジスタＱ１３のドレインとインバータＩＮＶ１の入力端が接続されている。トランジスタＱ１３のソースは電源ＶＤＤのプラス極に接続され、ゲートには信号ＶＳ１が入力される。
【００３９】
インバータＩＮＶ１の出力信号ＯＵＴは、図１の駆動回路１３に出力される。
【００４０】
（本実施の形態の動作）
図４は、液晶表示装置１で用いられるタイミングチャートである。
【００４１】
垂直同期信号Ｖｓｙｎｃの有効期間つまりそのレベルが、接地（ＧＮＤ）レベルである期間では、図２のトランジスタＱ１、Ｑ５がオンし、トランジスタＱ２、Ｑ６がオフする。
【００４２】
トランジスタＱ１がオンすることで、トランジスタＱ４がオンする。
【００４３】
トランジスタＱ４がオンすることで、初期化信号ＶＳ１のレベルがＧＮＤレベルになる。
【００４４】
これにより、トランジスタＱ８がオンする。トランジスタＱ５がオンし、トランジスタＱ６がオフしているので、反転信号ＶＳ２のレベルが、電源ＶＤＤのプラス極のレベル（ＶＤＤレベル）になる。なお、これにより、トランジスタＱ７、Ｑ３はオフする。
【００４５】
つまり、図４に示すように、垂直同期信号Ｖｓｙｎｃの有効期間では、初期化信号ＶＳ１のレベルがＧＮＤレベルになり、反転信号ＶＳ２のレベルがＶＤＤレベルになる。
【００４６】
これにより、図３に示すスイッチＳＷ１、ＳＷ４は、オープン（開）し、スイッチＳＷ２、ＳＷ３は、クローズ（閉）し、トランジスタＱ１３はオンする。
【００４７】
スイッチＳＷ２がクローズすることで、回路節点Ａが電源ＲＥＦのレベル（ＲＥＦレベル）になる。
【００４８】
これにより、ＧＮＤレベルまたはＶＣＣレベルだった回路節点ＢがＲＥＦレベルになる。
【００４９】
また、クローズしたスイッチＳＷ３を介して、トランジスタＱ１１、Ｑ１２のゲート−ドレイン間の電荷が放電する。
【００５０】
また、信号ＶＳ１のレベルがＧＮＤレベルになることで、回路節点ＤがＶＤＤレベルになり、出力信号ＯＵＴはＧＮＤレベルになる。
【００５１】
つまり、図４に示すように、垂直同期信号Ｖｓｙｎｃの有効期間では、入力信号ＩＮのレベル如何に関わらず、出力信号ＯＵＴはＧＮＤレベルになる。
【００５２】
さらに言えば、回路節点ＡがＲＥＦレベルになり、トランジスタＱ１１、Ｑ１２のゲート−ドレイン間の電荷が放電することが、レベルシフタ１４の初期化になるので、初期化信号ＶＳ１のレベルがＧＮＤレベルである、この期間は、初期化信号が有効である期間ということになる。
【００５３】
さて、垂直同期信号Ｖｓｙｎｃが有効でない期間つまり垂直同期信号Ｖｓｙｎｃのレベルが、ＶＣＣレベルである期間では、図２のトランジスタＱ１、Ｑ５がオフし、トランジスタＱ２、Ｑ６がオンする。
【００５４】
トランジスタＱ６がオンすることで、反転信号ＶＳ２のレベルがＧＮＤレベルになる。
【００５５】
これにより、トランジスタＱ７がオンする。
【００５６】
トランジスタＱ７がオンし、一方、トランジスタＱ２がオンしているので、トランジスタＱ３がオンし、トランジスタＱ４がオフする。これにより、初期化信号ＶＳ１のレベルが、ＶＤＤレベルになる。
【００５７】
なお、これにより、トランジスタＱ８がオフし、一方、垂直同期信号ＶｓｙｎｃがＶＣＣレベルなので、トランジスタＱ５はオフする。
【００５８】
つまり、図４に示すように、垂直同期信号Ｖｓｙｎｃが有効でない期間では、初期化信号ＶＳ１のレベルがＶＤＤレベルになり、反転信号ＶＳ２のレベルがＧＮＤレベルになる。
【００５９】
これにより、図３に示すスイッチＳＷ１、ＳＷ４はクローズし、スイッチＳＷ２、ＳＷ３はオープンし、トランジスタＱ１３はオフする。
【００６０】
スイッチＳＷ１がクローズすることで、回路節点Ａに入力信号ＩＮが与えられる。
【００６１】
これにより、ＲＥＦレベルだった回路節点Ｂが、入力信号ＩＮのレベルと同じレベルになる。
【００６２】
入力信号ＩＮがＶＣＣレベルのときは、トランジスタＱ１１がオフし、トランジスタＱ１２がオンするので、回路節点ＣおよびＤは、ＧＮＤレベルとなる。一方、入力信号ＩＮがＧＮＤレベルのときは、トランジスタＱ１１がオンし、トランジスタＱ１２がオフするので、ＶＤＤレベルとなる。
【００６３】
出力信号ＯＵＴは、回路節点ＣおよびＤがＧＮＤレベルのときは、ＶＤＤレベルになり、一方、回路節点ＣおよびＤがＶＤＤレベルのときは、ＧＮＤレベルになる。
【００６４】
つまり、図４に示すように、垂直同期信号Ｖｓｙｎｃが有効でない期間では、入力信号ＩＮがＧＮＤレベルからＶＣＣレベルになるタイミングで、出力信号ＯＵＴもＧＮＤレベルからＶＤＤレベルになり、入力信号ＩＮがＧＮＤレベルになるタイミングで、出力信号ＯＵＴもＧＮＤレベルになる。
【００６５】
また、垂直同期信号Ｖｓｙｎｃが有効でない期間は、逆に入力信号ＩＮが有効となる表示期間でもあり、表示期間では以下の如く表示がなされる。この期間では、対向電極に、例えば電圧一定の直流電圧が印加される。
【００６６】
そして、入力信号ＩＮの１つである水平同期信号Ｈｓｙｎｃの振幅を増幅した回路からの出力信号ＯＵＴ（便宜的に、水平同期信号Ｈｓｙｎｃという）が最初に有効になることで始まる、第１の水平走査期間では、図１の走査線駆動回路１３１は、最端の（第１の）走査線Ｙを駆動する。一方、信号線駆動回路１３２は、表示すべき画像（デジタルデータ信号Ｄとドットクロック信号ＣＫの振幅を増幅した各回路からの出力信号ＯＵＴにより与えられる）における第１列の値に応じた電圧の映像信号を各信号線Ｘに供給する。
【００６７】
これにより、第１の走査線Ｙに接続された画素トランジスタＱが導通し、当該画素トランジスタＱに接続された画素電極Ｐに映像信号が書き込まれる。これにより、各画素電極Ｐの箇所での光の透過量が、書き込まれた映像信号に応じたもの、つまり、画像の第１列の値に応じたものとなる。このようにして、画像の第１列が表示される。
【００６８】
水平同期信号Ｈｓｙｎｃが、２回目に有効になることで始まる、第２の水平走査期間では、第１列の表示を維持しつつ、同様な処理により、画像の第２列が表示される。以下、同様な処理を順次行い、表示期間における最後の水平走査期間では、画像の最後の列が表示される。こうして、表示すべき画像の全てが表示される。
【００６９】
また、このような表示を、その後の各表示期間でも行うことで、画像が継続的に表示される。
【００７０】
以上説明したように、本実施の形態の液晶表示装置によれば、初期化回路１５は、垂直同期信号Ｖｓｙｎｃの有効期間にレベルシフタ１４を初期化するので、初期化期間を別途（例えば表示期間内に）設ける必要がなく、よって、フレーム期間を長くすることなくレベルシフタ１４を初期化することができる。しかも、垂直同期信号を利用できるので、外部に初期化回路が必要なくなる。また、垂直同期信号は入力信号ＩＮより低速なので、少しのディレイならば動作に影響せず、よって、本実施の形態のように、初期化回路１５を、初期化不要なレベルシフタで構成することができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態に係る液晶表示装置１の構成図である。
【図２】初期化回路１５の回路図である。
【図３】レベルシフタ１４内の入力信号ごと回路図である。
【図４】液晶表示装置１で用いられるタイミングチャートである。
【符号の説明】
【００７２】
１…液晶表示装置
１１…アレイ基板
１２…対向基板
１３…駆動回路
１４…レベルシフタ
１５…初期化回路
１３１…走査線駆動回路
１３２…信号線駆動回路
Ｃ１…キャパシタ
ＣＫ…ドットクロック信号
ＣＬ…液晶容量
Ｄ…デジタルデータ信号
Ｈｓｙｎｃ…水平同期信号
ＩＮ…入力信号
ＩＮＶ１…インバータ
ＯＵＴ…出力信号
Ｐ…画素電極
Ｑ…画素トランジスタ
Ｑ１〜８、Ｑ１１〜１３…トランジスタ
ＲＥＦ…電源
ＶＣＣ…電源
ＶＤＤ…電源
Ｖｓｙｎｃ…垂直同期信号
Ｘ…信号線
Ｙ…走査線
【図１】
2007178451.tif 000003
【図２】
2007178451.tif 000004
【図３】
2007178451.tif 000005
【図４】
2007178451.tif 000006