(57)【要約】【課題】表示画像が劣化することを防止する表示装置、及び、表示装置の駆動方法を提供することを目的とする。【解決手段】複数行の表示画素ＰＸと、複数行の表示画素ＰＸを所定数行単位で駆動するドライバ回路ＤＧＬ、ＤＳＬと、所定数行分の表示画素ＰＸを一緒に駆動して非映像信号Ｖｂｋを書込む非映像信号書込および所定数行分の表示画素ＰＸを順次駆動して映像信号Ｖｐを書込む映像信号書込を交互に行うようにドライバ回路ＤＧＬ、ＤＳＬを制御するコントローラＣＮＴとを備え、コントローラＣＮＴは映像信号書込において最初に駆動される表示画素ＰＸの行に第１期間Ｓ１を割当て、残りの表示画素ＰＸの行の各々に第２期間Ｓ２〜Ｓ４を割当て、第１期間Ｓ１を第２期間Ｓ２〜Ｓ４よりも長く設定するように構成される表示装置。【選択図】      図１
2007140379.tif 000002
【特許請求の範囲】
【請求項１】
複数行の表示画素と、
前記複数行の表示画素を所定数行単位で駆動するドライバ回路と、
前記所定数行分の表示画素を一緒に駆動して非映像信号を書込む非映像信号書込および前記所定数行分の表示画素を順次駆動して映像信号を書込む映像信号書込を交互に行うように前記ドライバ回路を制御する制御回路とを備え、
前記制御回路は映像信号書込において最初に駆動される表示画素の行に第１期間を割当て、残りの表示画素の行の各々に第２期間を割当て、前記第１期間を前記第２期間よりも長く設定するように構成される表示装置。
【請求項２】
前記映像信号書込では、前記所定数行の表示画素がこれらに割当てられた前記第１および第２期間において一定の時間長ずつ駆動される請求項１記載の表示装置。
【請求項３】
前記制御回路は、所定数行単位の表示画素を駆動する期間毎に前記ドライバ回路の動作タイミングを制御するタイミングコントローラを備えている請求項１記載の表示装置。
【請求項４】
前記非映像信号及び前記映像信号を前記複数行の表示画素のうち対応する表示画素に振分けるスイッチ回路をさらに有する請求項１記載の表示装置。
【請求項５】
前記制御回路は、所定数行単位の表示画素を駆動する期間毎に前記ドライバ回路及び前記スイッチ回路の動作タイミングを制御するタイミングコントローラを備えている請求項４記載の表示装置。
【請求項６】
前記表示画素はＯＣＢ液晶画素である請求項１記載の表示装置。
【請求項７】
複数行の表示画素と、
前記複数行の表示画素を所定数行単位で駆動するドライバ回路と、
前記所定数行分の表示画素を一緒に駆動して非映像信号を書込む非映像信号書込および前記所定数行分の表示画素を順次駆動して映像信号を書込む映像信号書込を交互に行うように前記ドライバ回路を制御する制御回路と、を備えた表示装置の駆動方法であって、
前記制御回路は、映像信号書込において最初に駆動される表示画素の行に第１期間を割当て、残りの表示画素の行の各々に第２期間を割当て、
前記第１期間を前記第２期間よりも長く設定する表示装置の駆動方法。
【請求項８】
前記制御回路は、前記映像信号書込で、前記所定数行の表示画素がこれらに割当てられた前記第１および第２期間において一定の時間長ずつ駆動されるように前記ドライバ回路を制御する請求項７記載の表示装置の駆動方法。
【請求項９】
前記ドライバ回路から出力される前記非映像信号及び前記映像信号を前記複数行の表示画素のうち対応する表示画素に振分けるスイッチ回路をさらに有する表示装置の駆動方法であって、
前記制御回路は、所定数行単位の表示画素を駆動する期間毎に前記ドライバ回路及び前記スイッチ回路の動作タイミングを制御する請求項７記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置、特に、アクティブマトリクス方式で駆動を行う表示装置、及びその表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、小型ゲーム機、ポータブルＰＣ、あるいは携帯電話等、表示装置として液晶表示装置を組み込んだ製品が急速に普及しつつある。
【０００３】
液晶表示装置の液晶表示パネルは、一般にアレイ基板および対向基板間に液晶層を挟持した構造である。液晶表示パネルがアクティブマトリクス型である場合、アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。
【０００４】
複数のゲート線はこれらゲート線を駆動するゲートドライバに接続され、複数のソース線はこれらソース線を駆動するソースドライバに接続され、ゲートドライバおよびソースドライバは制御回路によって制御される。各スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）からなり、対応ゲート線がゲートドライバによって駆動されたときに導通して対応ソース線にソースドライバによって設定された画素電圧を対応画素電極に印加する。
【０００５】
対向基板には、アレイ基板に配置された複数の画素電極に対向するように対向電極が設けられる。一対の画素電極および対向電極は、これら電極間に位置する液晶層の一部である画素領域と共に表示画素を構成する。画素の駆動電圧は画素電極に印加される画素電圧と対向電極に印加される共通電圧との差であり、スイッチング素子が非導通になった後も画素電極および対向電極間に保持される。
【０００６】
画素領域内の液晶分子配列はこの駆動電圧に対応した電界により設定され、画素の透過率を制御する。駆動電圧の極性反転は例えば画素電圧を共通電圧に対して周期的に逆極性にすることにより行われ、液晶層内で液晶分子の偏在化を阻止するように電界の方向を反転させる。
【０００７】
大型液晶テレビなどの分野では、動画表示に必要とされる高速な液晶応答性を有するＯＣＢ（Optically Compensated Bend）モードの液晶表示パネルが採用されつつある。この液晶表示パネルは液晶分子の配向状態を予めスプレイ配向からベンド配向に予め転移させて表示動作を行う。このとき、このベンド配向は長時間に渡って電圧無印加状態、あるいは、この状態に近い状態が続く場合にスプレイ配向へ逆転移してしまう。このような液晶表示パネルでは、黒挿入駆動がスプレイ配向への逆転移を防止することを意図して用いられている（特許文献１参照）。
【特許文献１】特開２００２−３２８６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記の様に黒挿入駆動を行う場合、各画素電極に対して、１フレーム期間内に黒挿入書込みおよび映像信号書込みの２回の書込みが行なわれる。すなわち、黒挿入書込みが行われた後には、信号線電位は黒レベルから映像信号の電圧レベルヘと移行する。このときに信号線の時定数が大きいと、黒挿入書込み直後の映像信号書込期間において、信号線電位が目標電位にまで収束せず書込み誤差が発生し、表示画像が劣化する場合があった。
【０００９】
本発明は、上記の問題点に鑑みて成されたものであって、品質の高い表示画像を表示する表示装置、及び、その表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の第１態様による表示装置は、複数行の表示画素と、前記複数行の表示画素を所定数行単位で駆動するドライバ回路と、前記所定数行分の表示画素を一緒に駆動して非映像信号を書込む非映像信号書込および前記所定数行分の表示画素を順次駆動して映像信号を書込む映像信号書込を交互に行うように前記ドライバ回路を制御する制御回路とを備え、前記制御回路は映像信号書込において最初に駆動される表示画素の行に第１期間を割当て、残りの表示画素の行の各々に第２期間を割当て、前記第１期間を前記第２期間よりも長く設定するように構成される。
【００１１】
本発明の第２態様による表示装置の駆動方法は、複数行の表示画素と、前記複数行の表示画素を所定数行単位で駆動するドライバ回路と、前記所定数行分の表示画素を一緒に駆動して非映像信号を書込む非映像信号書込および前記所定数行分の表示画素を順次駆動して映像信号を書込む映像信号書込を交互に行うように前記ドライバ回路を制御する制御回路と、を備えた表示装置の駆動方法であって、前記制御回路は、映像信号書込において最初に駆動される表示画素の行に第１期間を割当て、残りの表示画素の行の各々に第２期間を割当て、前記第１期間を前記第２期間よりも長く設定する。
【発明の効果】
【００１２】
この発明によれば、黒挿入書込み直後の映像信号書込期間において表示画素への信号書込み誤差の発生を抑制することによって、品質の高い表示画像を表示する表示装置、及び、その表示装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、この発明の第1実施形態に係る表示装置について図面を参照して説明する。
【００１４】
本実施形態に係る表示装置は液晶表示パネルＤＰを有する液晶表示装置である。液晶表示パネルＤＰは、図１に示すように、一対の電極基板であるアレイ基板１２、対向基板１４、及び、アレイ基板１２と対向基板１４との間に挟持された液晶層（図示せず）を有している。
【００１５】
液晶層は例えばノーマリホワイトの表示動作のために予めスプレイ配向からベンド配向に転移されるＯＣＢ液晶を液晶材料として含む。ベンド配向からスプレイ配向への逆転移は黒表示に対応した駆動電圧を液晶層に周期的に印加することにより阻止される。
【００１６】
アレイ基板１２は、例えばガラス等の透明絶縁基板上に略マトリクス状に配置される複数の画素電極ＰＥ、複数の画素電極ＰＥの行に沿って配置される複数のゲート線ＧＬ（ＧＬ１〜ＧＬｍ）、複数の画素電極ＰＥの列に沿って配置される複数のソース線ＳＬ（ＳＬ１〜ＳＬｎ）、及び、これらゲート線ＧＬおよびソース線ＳＬの交差位置近傍に配置され各々対応ゲート線ＧＬを介して駆動されたときに対応ソース線ＳＬと対応画素電極ＰＥとの間で導通する複数の画素スイッチＷを有している。
【００１７】
各画素スイッチＷは例えば薄膜トランジスタからなり、薄膜トランジスタのゲート電極がゲート線Ｙに接続され、ソース電極−ドレイン電極のパスがソース線ＳＬおよび画素電極ＰＥ間に接続される。
【００１８】
対向基板１４は、複数の画素電極ＰＥに対向して配置される対向電極ＣＥ等を含む。各画素電極ＰＥおよび対向電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、ラビング処理された配向膜（図示せず）でそれぞれ覆われている。
【００１９】
各画素電極ＰＥおよび対向電極ＣＥは、画素電極ＰＥおよび対向電極ＣＥからの電界に対応した液晶分子配列に制御される液晶層の一部である画素領域と共に表示画素ＰＸを構成する。この複数の表示画素ＰＸは複数のソース線と複数のゲート線ＧＬとのそれぞれが交差する位置に対応して略マトリクス状に配置される。すなわち、複数のゲート線に沿って複数行の表示画素ＰＸが配置されている。本実施形態では、複数行の表示画素ＰＸはＯＣＢ液晶画素である。
【００２０】
液晶表示装置は、この複数行の表示画素ＰＸを所定数行単位で駆動するドライバ回路と、所定数行分の表示画素ＰＸを一緒に駆動して非映像信号Ｖｂｋを書込む非映像信号書込および所定数行分の表示画素ＰＸを順次駆動して映像信号Ｖｐを書込む映像信号書込を交互に行うようにドライバ回路を制御するコントローラＣＮＴとを備えている。コントローラＣＮＴには外部信号源ＳＳから同期信号等が入力される。
【００２１】
ドライバ回路はアレイ基板１２上に配置され、複数のゲート線ＧＬが接続されたゲートドライバＤＧＬと、複数のソース線が接続されたソースドライバＤＳＬとを有している。ソースドライバＤＳＬは、複数のソース線ＳＬに非映像信号Ｖｂｋおよび映像信号Ｖｐを出力する出力バッファＢｆを有している。
【００２２】
ゲートドライバＤＧＬは、複数の画素スイッチＷを行単位に導通させるように複数のゲート線ＧＬを順次駆動する。ソースドライバＤＳＬは、各行の画素スイッチＷが対応ゲート線ＧＬの駆動によって導通する期間において画素電圧Ｖsを出力バッファＢｆから複数のソース線ＳＬにそれぞれ出力する。
【００２３】
ゲートドライバＤＧＬ及びソースドライバＤＳＬは、図２に示すように、以下の動作を繰り返すように構成されている。すなわち、非映像信号書込期間Ｋでは所定数行の表示画素ＰＸ（本実施形態では４行分の表示画素ＰＸ）を一緒に選択するように複数のゲート線ＧＬを選択的に駆動して、これら所定数行分の表示画素ＰＸに対する非映像信号Ｖｂｋを画素電圧Ｖｓとして複数のソース線ＳＬに出力する。
【００２４】
非映像信号書込期間Ｋに続いて映像信号書込期間Ｓでは、所定数行分の表示画素ＰＸ（本実施形態では４行分の表示画素ＰＸ）を順次選択するように複数のゲート線ＧＬを選択的に駆動して所定数行分の表示画素ＰＸの各々に対する映像信号Ｖｐを画素電圧Ｖｓとして複数のソース線ＳＬに出力する。
【００２５】
このとき、ゲートドライバＤＧＬおよびソースドライバＤＳＬを制御するコントローラＣＮＴは、映像信号書込期間Ｓにおいて、最初に駆動される表示画素の行に第１期間Ｓ１を割当て、残りの表示画素の行の各々に第２期間Ｓ２〜Ｓ４を割当て、第１期間Ｓ１を第２期間Ｓ２〜Ｓ４よりも長く設定するように構成されている。
【００２６】
また映像信号書込期間Ｓでは、所定数行の表示画素ＰＸがこれらに割当てられた第１および第２期間Ｓ１〜Ｓ４において一定の時間長Ｔずつ駆動される。
【００２７】
コントローラＣＮＴは電源投入時に共通電圧Ｖcomを変化させて比較的大きな駆動電圧を液晶層に印加することにより液晶分子をスプレイ配向からベンド配向に転移させる初期化処理を行うように構成されている。
【００２８】
例えば、図３に示す場合では、ゲート線ＧＬ１〜ＧＬ４とソース線ＳＬｋとが交差するそれそれの位置に表示画素Ａ、Ｂ、Ｃ、Ｄが配置されている。この場合、ゲートドライバＤＧＬはゲート線ＧＬ１〜ＧＬ４に接続された画素スイッチＷを導通させ、ソースドライバＤＳＬは各行の画素スイッチＷが対応ゲート線ＧＬの駆動によって導通する期間において画素電圧Ｖｓを出力バッファＢｆからソース線ＳＬｋに出力する。
【００２９】
このとき、ゲートドライバＤＧＬ及びソースドライバＤＳＬは、コントローラＣＮＴによって制御される。コントローラＣＮＴは、所定数行単位の表示画素を駆動する期間毎にゲートドライバＤＧＬ及びソースドライバＤＳＬの動作タイミングを制御するタイミングコントローラＴＣＮＴを備えている。
【００３０】
図４に示すように、タイミングコントローラＴＣＮＴは、映像信号書込期間Ｓでは、ゲート線ＧＬ１〜ＧＬ４を順次選択するように複数のゲート線ＧＬを選択的に駆動して、表示画素Ａ、Ｂ、Ｃ、Ｄの各々に対する映像信号Ｖｐを画素電圧Ｖｓとしてソース線ＳＬｋに出力する。
【００３１】
このときタイミングコントローラＴＣＮＴは、映像信号書込期間Ｓの第１期間Ｓ１の時間幅Ｔｓ１を第２期間Ｓ２〜Ｓ４の時間幅Ｔｓより大きく設定するように構成されている。ここで、第１期間Ｓ１の時間幅Ｔｓ１は、第２期間Ｓ２〜Ｓ４の時間幅Ｔｓに対して１.５倍以上となるように設定されるのが望ましい。本実施形態では、タイミングコントローラＴＣＮＴは、第１期間Ｓ１の時間幅Ｔｓ１を第２期間Ｓ２〜Ｓ４の時間幅Ｔｓに対して約２倍と設定するように構成されている。
【００３２】
また、図４に示すように、タイミングコントローラＴＣＮＴは、映像信号書込期間Ｓでゲート線ＧＬ１〜ＧＬ４に接続された表示画素Ａ、Ｂ、Ｃ、Ｄがこれらに割当てられた第１および第２期間Ｓ１〜Ｓ４において一定の時間長Ｔずつ駆動するように構成されている。すなわち、映像信号書込期間Ｓではゲート線ＧＬ１〜ＧＬ４が順次駆動されるそれぞれの駆動時間は等しく設定される。
【００３３】
次に上記の液晶表示装置の駆動方法について説明する。本実施形態では、全ての表示画素に対応する映像信号Ｖｐが等しい中間調レベルである場合について説明する。
【００３４】
すなわち、図１に示すように、コントローラＣＮＴは、外部信号源ＳＳから入力される同期信号に基づいて発生される制御信号ＣＴＧをゲートドライバＤＧＬに出力し、外部信号源ＳＳから入力される同期信号に基づいて発生される制御信号ＣＴＳ、および外部信号源ＳＳから入力される映像信号Ｖｐまたは黒挿入用の非映像信号ＶｂｋをソースドライバＤＳＬに出力し、さらに対向電極ＣＥに印加される共通電圧Ｖcomを対向基板１４の対向電極ＣＥに対して出力する。
【００３５】
このとき、タイミングコントローラＴＣＮＴでは、外部信号源ＳＳから入力される同期信号に基づき、図３に示すように、非映像信号書込期間Ｋおよび映像信号書込期間Ｓが設定される。
【００３６】
タイミングコントローラＴＣＮＴは、さらに、映像信号書込期間Ｓにおいて最初に駆動される表示画素ＰＸの行に第１期間Ｓ１を割当て、残りの表示画素ＰＸの行の各々に第２期間Ｓ２〜Ｓ４を割当てる。ここで、タイミングコントローラＴＣＮＴは第１期間Ｓ１を第２期間Ｓ２〜Ｓ４よりも長く設定する。
【００３７】
また、タイミングコントローラＴＣＮＴは、映像信号書込期間Ｓで、所定数行の表示画素ＰＸがこれらに割当てられた第１および第２期間Ｓ１〜Ｓ４において一定の時間長Ｔずつ駆動されるようにゲートドライバＤＧＬおよびソースドライバＤＳＬを制御する。
【００３８】
本実施形態では、ゲートドライバＤＧＬは、図２に示すように非映像信号書込期間Ｋにわたって４行の表示画素ＰＸを一緒に選択するように４本のゲート線ＧＬを選択的に駆動する。ソースドライバＤＳＬは、これら４行の表示画素ＰＸに対する非映像信号Ｖｂｋを画素電圧Ｖｓとして複数のソース線ＳＬに出力する。画素電圧Ｖｓは対応画素スイッチＷを介して選択行の表示画素ＰＸに印加される。
【００３９】
ゲートドライバＤＧＬは、非映像信号書込期間Ｋに続いて映像信号書込期間Ｓにおいて、４行の表示画素ＰＸを順次選択するように複数のゲート線ＧＬを選択的に駆動する。ソースドライバＤＳＬは、４行の表示画素ＰＸの各々に対する映像信号Ｖｐを画素電圧Ｖｓとして順次複数のソース線ＳＬに出力する。この画素電圧Ｖｓは対応画素スイッチＷを介して選択行の表示画素ＰＸに印加される。
【００４０】
ゲートドライバＤＧＬ及びソースドライバＤＳＬは、非映像信号書込期間Ｋと映像信号書込期間Ｓとを基本周期（１Ｐ）としてこの動作を繰り返す。本実施形態では、駆動タイミングとして、例えば４水平周期相当の時間を５つの期間に分割して基本周期（１Ｐ）としている。すなわち、基本周期（１Ｐ）は非映像信号書込期間と第１および第２期間Ｓ１〜Ｓ４からなる映像信号書込期間Ｓを含んでいる。
【００４１】
なお、全表示画素ＰＸに対する画素電圧Ｖｓはカラム反転駆動の場合には画素列毎に逆極性に設定され、フレーム反転駆動の場合にはフレーム毎に逆極性に設定される。
【００４２】
上記のように、非映像信号書込期間Ｋは４行分の表示画素ＰＸに対して非映像信号Ｖｂｋを書込むために用いられ、映像信号書込期間Ｓは４行分の表示画素ＰＸに対して映像信号Ｖｐを書込むために用いられる。
【００４３】
このとき、タイミングコントローラＴＣＮＴは、非映像信号書込期間Ｋの直後となる映像信号書込期間Ｓの第１期間Ｓ１の時間幅が、映像信号書込期間Ｓの第２期間Ｓ２〜Ｓ３の時間幅より大きくなるようにゲートドライバＧＤＬ及びソースドライバＤＳＬを制御する。すなわち、コントローラＣＮＴは、非映像信号書込期間Ｋに続く第１期間Ｓ１において、複数のソース線ＳＬの電位が表示画素ＰＸに書込まれる映像信号値に収束した後に、複数のゲート線ＧＬのうち対応するものを選択するようにゲートドライバＤＧＬを制御する。
【００４４】
ここで、タイミングコントローラＴＣＮＴは、非映像信号書込期間Ｋの直後となる第１期間Ｓ１の時間幅Ｔｓ１は、第２期間Ｓ２〜Ｓ４の時間幅Ｔｓに対して１.５倍以上となるようにゲートドライバＤＧＬ及びソースドライバＤＳＬを制御する。本実施形態では、タイミングコントローラＴＣＮＴは非映像信号書込期間Ｋ直後となる第１期間Ｓ１の時間幅Ｔｓ１が他の第２期間Ｓ２〜Ｓ４の時間幅Ｔｓに対して約２倍となるように設定する。
【００４５】
非映像信号書込期間Ｋに関しては、逆転移防止としての非映像信号書込みに支障がない範囲で決定されれば良い。非映像信号書込期間Ｋ、映像信号書込期間Ｓの第１期間Ｓ１、及び、第２期間Ｓ２〜Ｓ４の時間幅は例えば以下の方針により決定しても良い。
【００４６】
すなわち、最初に、非映像信号書込みを行うために必要最小限の非映像信号書込期間Ｋを確保する。続いて、第１期間Ｓ１における映像信号書込み時に書込み不足が生じないための必要最小限の第１期間Ｓ１を確保する。そして、４水平周期のうちの残り時間を３等分し、それぞれ第２期間Ｓ２、Ｓ３、Ｓ４とする。
【００４７】
あるいは、入力映像信号フォーマットのうち最も水平周波数の高いもの、すなわち、最も非映像信号書込期間Ｋと映像信号書込期間Ｓとの和が小さいものに対して、上記の方針により非映像信号書込期間Ｋ、及び、第１及び第２期間Ｓ１〜Ｓ４を決め、これよりも水平周波数の低い、すなわち、非映像信号書込期間Ｋと映像信号書込期間Ｓとの和の大きい入力映像信号フォーマットに対しては、各時間幅の延びた分をそれぞれ非映像信号書込期間Ｋ、及び、第１及び第２期間Ｓ１〜Ｓ４に等幅ずつ（すなわち１/５ずつ）割り振って時間幅を広げるという設定方法でもよい。
【００４８】
また、ゲートドライバＤＧＬは、上記のように非映像信号書込期間Ｋに続く第１期間Ｓ１の時間幅Ｔｓ１が第２期間Ｓ２〜Ｓ４の時間幅Ｔｓより大きく設定する場合においても、図２に示すように、４行の表示画素ＰＸがこれらに割当てられた第１および第２期間Ｓ１〜Ｓ４において一定の時間長Ｔずつ駆動されるようにゲートドライバＤＧＬおよびソースドライバＤＳＬを制御する。
【００４９】
つまり、タイミングコントローラＴＣＮＴは、映像信号Ｖｐが１行分の表示画素ＰＸに書込まれる時間長を、第１期間Ｓ１及び各第２期間Ｓ２〜Ｓ４において等しくするようにゲートドライバＤＧＬを制御する。
【００５０】
例えば、図３及び図４に示す場合では、映像信号書込期間Ｓの第１及び第２期間Ｓ１〜Ｓ４のそれぞれに対応して順次ゲートＧＬ１〜ＧＬ４が選択され、対応する表示画素Ａ〜Ｄに映像信号Ｖｐが書込まれる。ここで、本実施形態では、中間調レベルのベタ表示をしていることから、非映像信号書込期間Ｋに続く第１期間Ｓ１において、信号線電位は黒レベルから中間調電圧レベルヘと移行する。この第１期間Ｓ１では、表示画素Ａに映像信号Ｖｐが書込まれる。
【００５１】
このとき、第１期間Ｓ１の時間幅Ｔｓ１を第２期間Ｓ２〜Ｓ４の時間幅Ｔｓよりも大きくすると、信号線ＳＬの時定数が大きい場合でも第１期間Ｓ１内で信号線電位が目標電位まで収束した後に映像信号Ｖｐを対応する表示画素Ａに書込むことができる。従って、表示画素Ａに書込まれる電圧は、目標電位の値となり書込み誤差が発生しない。
【００５２】
すなわち、映像信号書込期間Ｓにわたってほぼ等しい電圧を信号線ＳＬｋに印加した場合に、表示画素Ａに書込まれる電位のみに誤差が生じる事がなく、表示画素Ａ〜Ｄに書込まれる電位がほぼ等しくなる。従って、画面上で４行ピッチの横スジが生じることはない。
【００５３】
また、上記のように非映像信号書込期間Ｋの直後となる第１期間Ｓ１の時間幅Ｔｓ１が第２期間Ｓ２〜Ｓ４の時間幅Ｔｓより大きなるように駆動する場合においても、タイミングコントローラＴＣＮＴは映像信号書込期間Ｓで表示画素Ａ、Ｂ、Ｃ、Ｄがこれらに割当てられた第１および第２期間Ｓ１〜Ｓ４において一定の時間長Ｔずつ駆動されるようにゲートドライバＤＧＬおよびソースドライバＤＳＬを制御する。
【００５４】
このことによって、仮に画素書込み不足があったとしてもその程度は表示画素Ａ、Ｂ、Ｃ、Ｄで同一となり、保持される電位レベルも同じとなる。すなわち、画面上に４行ピッチの横スジが生じることはない。
【００５５】
また、仮にタイミングコントローラＴＣＮＴが映像信号書込期間Ｓで表示画素Ａ、Ｂ、Ｃ、Ｄがこれらに割当てられた第１および第２期間Ｓ１〜Ｓ４において一定の時間長Ｔずつ駆動されるようにゲートドライバＤＧＬおよびソースドライバＤＳＬを制御しないときに、例えば表示画素Ａを駆動する期間のみを表示画素Ｂ、Ｃ、Ｄを駆動する期間より大きくすると、表示画素Ｂ、Ｃ、Ｄを駆動する期間において画素電位が平衡レベルまで到達しない場合が考えられる。
【００５６】
そうすると、表示画素Ｂ、Ｃ、Ｄに対する映像信号Ｖｐの書込み不足が発生し、それより実効書込み期間の長い表示画素Ａを駆動する期間にて画素電位はより平衡に近いレベルまで充電が進む。したがって、最終的に表示画素Ａに保持される電位レベルがその他表示画素Ｂ、Ｃ、Ｄとで異なってしまう。
【００５７】
これに対して、タイミングコントローラＴＣＮＴが映像信号書込期間Ｓで表示画素Ａ、Ｂ、Ｃ、Ｄがこれらに割当てられた第１および第２期間Ｓ１〜Ｓ４において一定の時間長Ｔずつ駆動されるようにゲートドライバＤＧＬおよびソースドライバＤＳＬを制御すると、仮に画素書込み不足があったとしてもその程度は表示画素Ａ、Ｂ、Ｃ、Ｄで同一となる。すなわち、この場合にも画面上に４行ピッチの横スジが生じることはない。
【００５８】
ＯＣＢ液晶は一般に液晶材料誘電率が大きく、画素容量が大きくなるため、画素書込み不足に陥りやすい。また、特に低温環境（０℃以下）にて誘電率はより大きくなる。従って、ＯＣＢ液晶においては、特に上記のように画素ゲートの実効書込み時間を同一にする方法が有効である。
【００５９】
上記のことから、本実施形態に係る液晶表示装置によれば、非映像信号書込み直後の第１期間Ｓ１において表示画素ＰＸへの信号書込み誤差を抑制することによって、品質の高い表示画像を表示する表示装置、及び、その表示装置の駆動方法を提供することができる。
【００６０】
次に、この発明の第２実施形態に係る液晶表示装置について説明する。なお、第１実施形態に係る液晶表示装置と同じ構成については同一の符号を付して説明を省略する。
【００６１】
図５に示すように、本実施形態に係る液晶表示装置の液晶表示パネルＤＰは、非映像信号Ｖｂｋ及び映像信号Ｖｐを複数行の表示画素ＰＸのうち対応する表示画素ＰＸに振分けるスイッチ回路であるマルチプレクサ回路ＭＰＸをさらに有している。ソースドライバＤＳＬは、マルチプレクサ回路ＭＰＸを介してソース線ＳＬに接続されている。
【００６２】
コントローラＣＮＴは、所定数行単位の表示画素を駆動する期間毎にゲートドライバＤＤＬ、ソースドライバＤＳＬ、及び、マルチプレクサ回路ＭＰＸの動作タイミングを制御するタイミングコントローラを備えている。
【００６３】
マルチプレクサ回路ＭＰＸは、例えば、図６に示す構成のように１２列周期の接続として同色同極性の信号線間で振分ける方式や、図７に示す構成のように４列周期とする方式などがある。すなわち、マルチプレクサ回路ＭＰＸは複数のアナログスイッチＡＳＷを有している。本実施形態では、マルチプレクサ回路ＭＰＸは、ソースドライバＤＳＬの出力バッファから出力された信号を２本のソース線に振分ける２つのアナログスイッチＡＳＷを有している。
【００６４】
この２つのアナログスイッチＡＳＷは、一方がタイミングコントローラＴＣＮＴから入力される制御信号ＣＴＬ０によってゲート電圧を制御され、他方はタイミングコントローラＴＣＮＴから入力される制御信号ＣＴＬ１によってゲート電圧を制御される。すなわち、ソースドライバＤＳＬの出力バッファＢＦから出力された映像信号Ｖｐは、２本の信号線ＳＬに振分けられる。このとき、各信号線ＳＬに対応した映像信号Ｖｐは、制御信号ＣＴＬ０およびＣＴＬ１により振分けられる。
【００６５】
例えば、図８に示す場合では、ソースドライバＤＳＬの出力バッファＢｆは、マルチプレクサ回路ＭＰＸのアナログスイッチＡＳＷを介してソース線ＳＬｋ、ＳＬｋ＋１に接続されている。ソース線ＳＬｋは表示画素Ａ〜Ｄの画素スイッチＷのソース電極に接続され、ソース線ＳＬｋ＋１は表示画素Ｅ〜Ｈの画素スイッチＷのソース電極に接続されている。
【００６６】
アナログスイッチＡＳＷは制御信号ＣＴＬ０及びＣＴＬ１によって制御される。すなわち、制御信号ＣＴＬ０がオンとなっている場合には、ソース線ＳＬｋに接続されたアナログスイッチＡＳＷが導通し、出力バッファＢｆから出力された非映像信号Ｖｂｋ及び映像信号Ｖｐは、ソース線ＳＬｋから選択されたゲート線に接続された画素スイッチＷを介して選択された表示画素に書込まれる。
【００６７】
制御信号ＣＴＬ１がオンとなっている場合には、ソース線ＳＬｋ＋１に接続されたアナログスイッチＡＳＷが導通し、出力バッファＢｆから出力された非映像信号Ｖｂｋ及び映像信号Ｖｐは、ソース線ＳＬｋ＋１から選択されたゲート線に接続された画素スイッチＷを介して選択された表示画素に書込まれる。
【００６８】
上記ようなマルチプレクサ回路ＭＰＸを備えることにより、第一実施形態と同様の効果に加え、ソースドライバＤＳＬの出力バッファＢｆの個数を削減することができるためコストを削減することができる。
【００６９】
次に、上記の液晶表示装置の動作について説明する。本実施形態においても、前述の第１実施形態の場合と同様に映像信号Ｖｐは中間調レベルであって全ての表示画素ＰＸにおいて等しい値である場合について説明する。コントローラＣＮＴは、基本周期（１Ｐ）毎にマルチプレクサ回路ＭＰＸ、ソースドライバＤＳＬ、及び、ゲートドライバＧＤＬの動作タイミングを制御する。
【００７０】
すなわち、図８に示すように、ゲートドライバＤＧＬは、非映像信号書込期間Ｋにわたって所定数行の表示画素ＰＸを一緒に選択するように複数のゲート線ＧＬを選択的に駆動する。ソースドライバＤＳＬは、これら所定数行の表示画素ＰＸに対する非映像信号Ｖｂｋを画素電圧Ｖｓとして複数のソース線ＳＬに出力する。画素電圧Ｖｓは対応画素スイッチＷを介して選択行の表示画素ＰＸに印加される。
【００７１】
非映像信号書込期間Ｋに続いて映像信号書込期間Ｓにおいて、ゲートドライバＤＧＬは、所定数行の表示画素ＰＸを順次選択するように複数のゲート線ＧＬを選択的に駆動する。ソースドライバＤＳＬは、所定数行の表示画素ＰＸの各々に対する映像信号Ｖｐを画素電圧Ｖｓとして複数のソース線ＳＬに出力する。１行分の画素電圧Ｖｓは対応画素スイッチＷを介して選択行の表示画素ＰＸに印加される。
【００７２】
本実施形態では、映像信号書込期間Ｓの第１及び第２期間Ｓ１〜Ｓ４がさらに前半期間と後半期間とに割当てられる。図９及び図１０に示す場合では、例えば、第１期間Ｓ１は、前半期間Ｓ１０と後半期間Ｓ１１に分割される。前半期間Ｓ１０で制御信号ＣＴＬ０がＯＮになって信号線ＳＬｋに映像信号Ｖｐが印加され、後半期間Ｓ１１で制御信号ＣＴＬ１がＯＮになって信号線ＳＬｋ＋１に映像信号Ｖｐが印加される。このときに、ゲート線ＧＬ１がオンとなることによって、マルチプレクサ回路ＭＰＸを介して表示画素Ａ、Ｅに映像信号Ｖｐが書込まれる。
【００７３】
第２期間Ｓ２〜Ｓ４についても、第１期間Ｓ１と同様に前半期間と後半期間に割当てられ、前半期間で制御信号ＣＴＬ０がＯＮ、後半期間で制御信号ＣＴＬ１がＯＮとなり信号線ＳＬＫ、ＳＬＫ＋１に映像信号Ｖｐが振分けられる。
【００７４】
ここで、前半期間Ｓ１０及び後半期間Ｓ１１では信号線電位は黒レベルから中間調レベルヘ移行し、第２期間Ｓ２〜Ｓ４における前半及び後半期間（Ｓ２０、Ｓ２１、Ｓ３０、Ｓ３１、Ｓ４０、Ｓ４１）のそれぞれではほぼ同電圧レベル間での移行する。よって、前半期間Ｓ１０及び後半期間Ｓ１１のみで書込み誤差が発生すると、対応する表示画素Ａおよび表示画素Ｅに書込まれる電位が、他の画素（Ｂ、Ｃ、Ｄ、Ｆ、Ｇ、Ｈ）と異なった値となる。
【００７５】
このとき、非映像信号書込期間Ｋの直後となる第１期間Ｓ１期間の時間幅は、第２期間Ｓ２〜Ｓ４の時間幅よりも大きくなっている。このように駆動する場合、第１期間Ｓ１にてマルチプレクサ回路ＭＰＸの書込み時間（制御信号ＣＴＬ０、ＣＴＬ１がＯＮ状態となっている時間）を大きく確保することができるため、信号線書込み誤差による画面上の横スジの発生を抑制することができる。
【００７６】
また、第１実施形態と同様に、第１及び第２期間Ｓ１〜Ｓ４において１行の表示画素ＰＸを駆動する時間長Ｔを等しくすることにより、画素書込み誤差による画面上の横スジの発生を抑制することができる。
【００７７】
つまり、本実施形態に係る液晶表示装置の場合も前述の第１実施形態の場合と同様に、黒挿入書込み直後の映像信号書込期間において表示画素ＰＸへの信号書込み誤差を抑制することによって、品質の高い表示画像を表示する表示装置、及び、その表示装置の駆動方法を提供することができる。
【００７８】
上記のように水平周期を独立可変とするためには、もとの映像入力信号の４水平周期を基準単位としてその中で自由にマルチプレクサ回路ＭＰＸや画素スイッチＷのオン／オフタイミング、および映像信号変化開始タイミングの制御が可能なタイミングコントローラＴＣＮＴを備えていることが望ましい。一般に、ｎ水平期間を（ｎ＋１）分割する方式においては、もとの映像入力信号のｎ水平周期を基準単位としてその中で自由にタイミング設定が可能なタイミングコントローラＴＣＮＴを備えていることが望ましい。
【００７９】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。例えば、これまでアナログスイッチ２選択の切合について述べてきたが、３選択、４選択等の場合も全く同様に考えられる。なお、液晶モードは特に限定されない。ＯＣＢモード以外であっても、ＴＮ、ＭＶＡ、ＩＰＳ、ＰＶＡ、ＡＳＶ等の液晶モードで適用可能である。
【００８０】
なお、上記の駆動は４水平周期期間に５回の書込みを行い、黒挿入をしない通常の駆動に比べて５／４＝１．２５倍の速度で走査するため、１．２５倍速駆動などとも呼ばれる。本駆動のバリエーションとして２水平期間を３分割する方式（３／２＝１．５倍速）、あるいは１水平期間を２分割する方式（２／１＝２倍速）なども考えられる。
【００８１】
一般にはｎを自然数としてｎ水平期間を（ｎ＋１）分割する方式［（ｎ＋１）／ｎ倍速］が考えられる。ｎが大きいほど分割後の１水平期間を長くとれるため書込みの観点からはｎを大きくするのが望ましい。以下主としてｎ＝４の場合について説明するが、別にｎ＝４に限定されるわけではなく、ｎ＝１、２、３、４、５、６、…の切合に拡張して考えることが可能である。
【００８２】
なお、第２期間Ｓ２〜Ｓ４は第１期間Ｓ１に対して相対的に小さくなるが、これらの期間はベタ表示をする限りにおいては信号線電位の変化がないので、特に書込み誤差が大きくなることはない。また、ベタ表示をしない場合には、ソース線ＳＬに書込む映像信号に対応させて第２期間Ｓ２〜Ｓ４を個々に異ならせても良い。
【００８３】
また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００８４】
【図１】この発明の第１実施形態に係る液晶表示装置の液晶表示パネルを概略的に示す図。
【図２】図１に示す液晶表示装置の一動作例を説明するタイミングチャート。
【図３】図１に示す液晶表示パネルの一構成例を説明するための図。
【図４】図３に示す液晶表示装置の一構成例の動作を説明するための図。
【図５】この発明の第２実施形態に係る液晶表示装置の液晶表示パネルを概略的に示す図。
【図６】図５に示すマルチプレクサの一構成例を示す図。
【図７】図５示すマルチプレクサの他の一構成例を示す図。
【図８】図５に示す液晶表示装置の一動作例を説明するタイミングチャート。
【図９】図５に示す液晶表示パネルの一構成例を説明するための図。
【図１０】図９に示す液晶表示装置の一構成例の動作を説明するための図。
【符号の説明】
【００８５】
ＳＬ（ＳＬ１〜ＳＬｎ）…ソース線、ＧＬ（ＧＬ１〜ＧＬｍ）…ゲート線、ＰＸ…表示画素、ＤＳＬ、ＤＧＬ…ドライバ回路、ＣＮＴ…コントローラ、Ｋ…非映像信号書込期間、Ｖｂｋ…非映像信号、Ｓ（Ｓ１〜Ｓ４）…映像信号書込期間、Ｖｐ…映像信号
【図１】
2007140379.tif 000003
【図２】
2007140379.tif 000004
【図３】
2007140379.tif 000005
【図４】
2007140379.tif 000006
【図５】
2007140379.tif 000007
【図６】
2007140379.tif 000008
【図７】
2007140379.tif 000009
【図８】
2007140379.tif 000010
【図９】
2007140379.tif 000011
【図１０】
2007140379.tif 000012