(57)【要約】【課題】製造プロセスを簡単にする。【解決手段】基板４上に下部電極３が形成され、下部電極３上に状態変化材料２が形成され、状態変化材料２上に上部電極１が形成される。電源５は、上部電極１および下部電極３間に所定の電圧を印加する。状態変化材料２は、順方向には電流が流れやすいが逆方向には電流が流れにくい特性（ダイオード特性）と、所定のパルス電圧が印加されることによって抵抗値が増加／減少する特性（可変抵抗特性）とを示す。【選択図】図１
2007193878.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に接続される状態変化材料からなる複数の電気素子と、
複数のワード線と、
前記複数のワード線に所定の電圧を印加するワード線駆動部と、
複数のビット線と、
前記複数のビット線に所定の電圧を印加するビット線駆動部と、
前記ワード線駆動部と前記ビット線駆動部に接続された制御部とを備え、前記電気素子の抵抗値の変化によって情報を読み書きするメモリ装置であって、
前記複数の電気素子の各々は、前記第１の電極が前記複数のワード線のうちいずれか一本に接続され、前記第２の電極が前記複数のビット線のうちいずれか一本に接続され、
前記状態変化材料は、前記第１の電極から前記第２の電極へ向う第１の方向と前記第２の電極から前記第１の電極へ向かう第２の方向とのうちいずれか一方を順方向とし他方を逆方向とするダイオード特性と、前記第１の電極と前記第２の電極との間に印加される所定のパルス電圧に応じて当該状態変化材料の順方向における抵抗値が変化する可変抵抗特性を示し、
前記制御部は、抵抗値が変化する範囲において低抵抗状態である電気素子に対してある極性を有する第１のパルス電圧を前記電気素子に印加し、前記第１のパルス電圧が印加された後の電気素子が低抵抗状態を示す極性を有するパルス電圧の極性を、情報を読み取るための再生電圧の極性とする
ことを特徴とするメモリ装置。
【請求項２】
請求項１において、
前記制御部は、前記第１のパルス電圧と異なった極性を有する第２のパルス電圧を前記電気素子にさらに印加し、前記第１および第２のパルス電圧が印加された後の電気素子の抵抗値が低い値を示す極性を有するパルス電圧の極性を、情報を読み取るための再生電圧の極性とする
ことを特徴とするメモリ装置。
【請求項３】
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に接続される状態変化材料からなる複数の電気素子と、
複数のワード線と、
前記複数のワード線に所定の電圧を印加するワード線駆動部と、
複数のビット線と、
前記複数のビット線に所定の電圧を印加するビット線駆動部と、
前記ワード線駆動部と前記ビット線駆動部に接続された制御部とを備え、前記電気素子の抵抗値の変化によって情報を読み書きするメモリ装置であって、
前記複数の電気素子の各々は、前記第１の電極が前記複数のワード線のうちいずれか一本に接続され、前記第２の電極が前記複数のビット線のうちいずれか一本に接続され、
前記状態変化材料は、前記第１の電極から前記第２の電極へ向う第１の方向と前記第２の電極から前記第１の電極へ向かう第２の方向とのうちいずれか一方を順方向とし他方を逆方向とするダイオード特性と、前記第１の電極と前記第２の電極との間に印加される所定のパルス電圧に応じて当該状態変化材料の順方向における抵抗値が変化する可変抵抗特性を示し、
前記制御部は、
抵抗値が変化する範囲において低抵抗状態である前記電気素子の第２の電極に対し第１の電極が正となるような予め決められたパルス電圧を印加した後、前記第２の電極に対して前記第１の電極が正となるような予め決められた電圧を印加して前記電気素子の抵抗値を読み取った結果、
前記電気素子が高抵抗状態となった場合は、情報を読み取るための再生電圧として、前記第２の電極に対して前記第１の電極が負となるような前記再生電圧を印加するように前記ワード線駆動部と前記ビット線駆動部を制御し、
前記電気素子が低抵抗状態である場合は、情報を読み取るための再生電圧として、前記第２の電極に対して前記第１の電極が正となるような前記再生電圧を印加するように前記ワード線駆動部と前記ビット線駆動部を制御する
ことを特徴とするメモリ装置。
【請求項４】
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極との間に接続される状態変化材料からなる複数の電気素子と、
複数のワード線と、
前記複数のワード線に所定の電圧を印加するワード線駆動部と、
複数のビット線と、
前記複数のビット線に所定の電圧を印加するビット線駆動部と、前記ワード線駆動部と前記ビット線駆動部に接続された制御部とを備え、前記電気素子の抵抗値の変化によって情報を読み書きするメモリ装置であって、
前記複数の電気素子の各々は、前記第１の電極が前記複数のワード線のうちいずれか一本に接続され、前記第２の電極が前記複数のビット線のうちいずれか一本に接続され、
前記状態変化材料は、前記第１の電極から前記第２の電極へ向う第１の方向と前記第２の電極から前記第１の電極へ向かう第２の方向とのうちいずれか一方を順方向とし他方を逆方向とするダイオード特性と、前記第１の電極と前記第２の電極との間に印加される所定のパルス電圧に応じて当該状態変化材料の順方向における抵抗値が変化する可変抵抗特性を示し、
前記制御部は、
抵抗値が変化する範囲において低抵抗状態である電気素子に対してある極性を有する第１のパルス電圧を印加した後に、互いに極性の異なる２つの予め決められた電圧を印加し、
前記２つの予め決められた電圧を印加したときにどちらかの予め決められた電圧で低抵抗状態を示す場合は、低抵抗状態を示す極性を有する予め決められた電圧の極性を、情報を読み取るための再生電圧の極性とし、
前記２つの予め決められた電圧を印加したときにいずれも高抵抗状態を示す場合は、前記第１のパルス電圧と異なった極性を有する第２のパルス電圧を前記電気素子に印加した後に、互いに極性の異なる２つの予め決められた電圧を印加し、低抵抗状態を示す極性を有する予め決められた電圧の極性を、情報を読み取るための再生電圧の極性とする
ことを特徴とするメモリ装置。
【請求項５】
請求項１から請求項４のいずれか１つにおいて、
前記第１の電極の仕事関数は、前記第２の電極の仕事関数と異なる
ことを特徴とするメモリ装置。
【請求項６】
請求項１から請求項４のいずれか１つにおいて、
前記状態変化材料の結晶性は、不均一である
ことを特徴とするメモリ装置。
【請求項７】
請求項１から請求項６のいずれか１つにおいて、
前記電気素子は、ダイオード素子として機能する
ことを特徴とするメモリ装置。
【請求項８】
電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗特性とダイオード特性との両方の特性を有する状態変化材料を用いた電気素子の再生電圧極性決定方法であって、
前記電気素子の抵抗値を低抵抗値に変化させるフォーミングの第１のステップと、
前記電気素子にある極性を有する第１のパルス電圧を印加する第２のステップと、
前記第１のパルス電圧と異なった極性を有する第２のパルス電圧を前記電気素子に印加する第３のステップと、
前記第１および第２のパルス電圧が印加された後の電気素子の抵抗値を比較し、低抵抗状態を示すときの極性を有するパルス電圧の極性を、情報を読み取るための再生電圧の極性とする第４のステップとを備える
ことを特徴とする電気素子の再生電圧極性決定方法。
【請求項９】
電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗特性とダイオード特性との両方の特性を有する状態変化材料を用いた電気素子の再生電圧極性決定方法であって、
前記電気素子の抵抗値を低抵抗値に変化させるフォーミングの第１のステップと、
前記電気素子にある極性を有する予め決められたパルス電圧を印加する第２のステップと、
前記パルス電圧と同じ極性を有する予め決められた電圧を印加して前記電気素子の抵抗値を測定する第３のステップと、
前記電気素子が高抵抗状態となる場合は、前記パルス電圧と異なる極性を情報読み取りのための再生電圧の極性とし、前記電気素子が低抵抗状態である場合は、前記パルス電圧と同じ極性を情報読み取りのための再生電圧の極性とする第４のステップとを備える
ことを特徴とする電気素子の再生電圧極性決定方法。
【請求項１０】
電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗特性とダイオード特性との両方の特性を有する状態変化材料を用いた電気素子の再生電圧極性決定方法であって、
前記電気素子の抵抗値を低抵抗値に変化させるフォーミングの第１のステップと、
前記電気素子に対してある極性を有する第１のパルス電圧を印加する第２のステップと、
前記電気素子に互いに極性の異なる２つの予め決められた電圧を連続して印加する第３のステップと、
前記２つの予め決められた電圧を印加した時の前記電気素子の抵抗値を比較し、
どちらかの前記予め決められた電圧で低抵抗状態を示す場合は、低抵抗状態を示す極性を有する前記予め決められた電圧の極性を、情報を読み取るための再生電圧の極性とし、
前記２つの予め決められた電圧を印加したときにいずれも高抵抗状態を示す場合は、前記第１のパルス電圧と異なった極性を有する第２のパルス電圧を前記電気素子に印加した後に、互いに極性の異なる２つの予め決められた電圧を印加し、低抵抗状態を示す極性を有する予め決められた電圧の極性を、情報を読み取るための再生電圧の極性とする第４のステップとを備える
ことを特徴とする電気素子の再生電圧極性決定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、与えられるパルス電圧に応じてその抵抗値が変化する状態変化材料を含む電気素子を用いたメモリ装置，およびその電気素子の再生電圧極性決定方法に関する。
【背景技術】
【０００２】
近年、電子機器におけるデジタル技術の進展に伴い、画像などのデータを保存するために、不揮発性記憶素子の要望が大きくなってきており、さらに記憶素子の大容量化、書き込み電力の低減、書き込み／読み出し時間の高速化、長寿命化の要求がますます高まりつつある。こうした要求に対し、与えられる電気的パルスに応じてその抵抗値が変化するペロブスカイト材料（例えば、Pr(1-X)CaXMnO3(PCMO)、LaSrMnO3(LSMO)、GdBaCoXOY(GBCO)など）を用いて不揮発性記憶素子を構成する技術が、米国特許第6,204,139号公報（特許文献１）に開示されている。この特許文献１に開示された技術は、これらの材料（以下、可変抵抗材料と記す。）に所定の電気的パルスを与えてその抵抗値を増大もしくは減少させ、その結果変化した抵抗値を異なる数値の記憶に用いることにより、記憶素子として用いるというものである。
【０００３】
また、米国特許第6,673,691号公報（特許文献２）には電気的パルスのパルス幅を変えることにより、可変抵抗材料の抵抗値を変化させる方法が開示されている。さらに、特許文献２には、これらの可変抵抗材料をメモリセルとして用い、メモリセル選択素子としてダイオードを用いた１Ｄ１Ｒ（１ダイオード／１レジスタ）タイプのメモリアレイセルを構成する例が記載されている。この構成は、メモリセル選択素子としてトランジスタを用いる場合に比べ、メモリセルサイズが小さくなる特徴を有している。
【０００４】
ここで、特許文献２に開示された従来の可変抵抗材料を用いたメモリ装置（１Ｄ１Ｒ型不揮発性記憶装置）９００を図１７に示す。この従来例では、基板９０１上にＰ／Ｎ接合のダイオード（Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−１，９０３−２）を形成し、ダイオードのＰ型Ｓｉ領域９０３−１上に下部電極９０４−１を形成し、ダイオードのＰ型Ｓｉ領域９０３−２上に下部電極９０４−２を形成し、ダイオードのＮ型Ｓｉ領域９０２上にコンタクトプラグ９０５を形成し、下部電極９０４−１，９０４−２上に可変抵抗材料９０６を形成し、可変変化材料９０６上に上部電極９０７−１，９０７−２を形成している。この従来例の場合、下部電極９０４−１，９０４−２および上部電極９０７−１，９０７−２はともにＰｔを用い、可変抵抗材料９０６としてはPr0.7Ca0.3MnO3を用いている。
【０００５】
図１７に示したメモリ装置９００では、上部電極９０７−１と下部電極９０４−１との間に所定のパルス電圧が印加されると、可変抵抗材料９０６のうち上部電極９０７−１と下部電極９０４−１との間に挟まれた領域（可変領域９０６α）の抵抗値が変化する。また、上部電極９０７−２と下部電極９０４−２との間に所定のパルス電圧が印加されると、可変抵抗材料９０６のうち上部電極９０７−２と下部電極９０４−２との間に挟まれた領域（可変領域９０６β）の抵抗値が変化する。つまり、このメモリ装置では、可変領域９０６αおよび可変領域９０６βの各々は、１つのメモリセルとして利用される。
【０００６】
また、図１７に示したメモリ装置９００では、メモリセル選択用のダイオードとして基板９０１上に形成したＰ／Ｎ接合のダイオードを使用している。そのため、上部電極９０７−１（９０７−２）から下部電極９０４−１（９０４−２）へ向かう方向（順方向）には電流は流れるが、下部電極９０４−１（９０４−２）から上部電極９０７−１（９０７−２）へ向かう方向（逆方向）または上部電極９０７−１と上部電極９０７−２との間には電流は流れない。
【０００７】
図１７に示したメモリ装置９００の等価回路を図１８に示す。図１８において、ワード線Ｗ１は上部電極９０７−１に対応し、ワード線Ｗ２は上部電極９０７−２に対応し、ビット線Ｂ１はコンタクトプラグ９０５に対応する。また、メモリセルＭＣ９１１は可変抵抗領域９０６αに対応し、ダイオードＤ９１１はダイオード（Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−１）に対応し、メモリセルＭＣ９１２は可変抵抗領域９０６βに対応し、ダイオードＤ９１２はダイオード（Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−２）に対応する。
【０００８】
＜動作＞
次に、図１７に示したメモリ装置９００による動作について図１８を参照しつつ説明する。ここでは、メモリセルＭＣ９１１に対する処理について説明する。
【０００９】
〔セット（記憶）／リセット〕
記憶時では、ワード線Ｗ２およびビット線Ｂ１をグランドに落とし、ワード線Ｗ１に所定の電気的パルスを印加する。これにより、メモリセルＭＣ９１１の抵抗値は、低抵抗状態（リセット）あるいは高抵抗状態（セット）に変化する。例えば、特許文献２によると、電圧値が「＋４Ｖ」でありパルス幅が「１００nsec」であるパルス電圧を印加するとメモリセルＭＣ９１１の抵抗値は高抵抗状態から低抵抗状態に変化し、電圧値が「＋２．５Ｖ」でありパルス幅が「１０μsec」であるパルス電圧を印加するとメモリセル９１１の抵抗値は低抵抗状態から高抵抗状態に変化する。
【００１０】
〔再生〕
再生時では、ワード線Ｗ２およびビット線Ｂ１をグランドに落とし、ワード線Ｗ１に所定の再生電圧（例えば、電圧値が「＋０．５Ｖ」である電圧）を印加する。これにより、メモリセルＭＣ９１１に流れる電流がビット線Ｂ１に流出する。一方、メモリセルＭＣ９１２には電流が流れない。また、メモリセルＭＣ９１２に対してダイオードＤ９１２（図１７では、Ｎ型Ｓｉ領域９０２，Ｐ型Ｓｉ領域９０３−２）が設けられているので、ワード線Ｗ１からワード線Ｗ２へ電流は流れない。よって、メモリセルＭＣ９１１の抵抗値だけを検出することができる。
【００１１】
このような手法により、従来のメモリ装置（１Ｄ１Ｒ型不揮発性記憶装置）９００は、各々のメモリセルへの記録／再生を行っている。
【特許文献１】米国特許第6,204,139号公報
【特許文献２】米国特許第6,673,691号公報
【非特許文献１】2002 IEDM, 論文番号7.5,Dec.2002
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、ダイオードを用いるタイプ(１Ｄ１Ｒ型不揮発性記憶装置)においては、図１７のように、基板９０１上にＰ／Ｎ接合からなるダイオードを形成しなければならず、さらにメモリセルを構成するために下部電極９０４−１，９０４−２および可変抵抗材料９０６をそのダイオード上に形成する必要がある。このような構成は、製造プロセス上複雑であり、実用化に適していない。また、図１７に示したメモリ装置９００では、ダイオードが形成されているので、上部電極９０７−１（９０７−２）が下部電極９０４−１（９０４−２）に対して「−」になるパルス電圧を与えても可変領域９０６α（９０６β）に所定のパルス電圧が印加されたことにはならない。つまり、図１７に示したメモリ装置９００では、可変領域９０６α（９０６β）の抵抗値を変化させるためには、上部電極９０７−１（９０７−２）が下部電極９０４−１（９０４−２）に対して「＋」になるパルス電圧を印加する必要がある。このように、可変抵抗材料に印加するパルス電圧の極性が制限される。
【００１３】
また、図１７に示したメモリ装置では、メモリセルの抵抗状態を高抵抗状態から低抵抗状態に変化させる（セットする）ためには「１００nsec」の期間を要し、メモリセルの抵抗状態を低抵抗状態から高抵抗状態に変化させる（リセットする）ためには「１０μsec」の期間を要する。このメモリセルへのセット／リセットを素早く実行するためには、印加するパルス電圧のパルス幅を短くする必要がある。
【００１４】
本発明は、上記の従来の課題を解決する筆者らによる特願２００５−１２５６８６号公報に記載の、ダイオード特性と可変抵抗特性の両方の特性を示す状態変化材料を用いた電気素子の再生電圧極性決定方法、およびメモリ装置に関するものである。
【課題を解決するための手段】
【００１５】
この発明の１つの局面に従うと、メモリ装置は、複数の電気素子と、複数のワード線と、ワード線駆動部と、複数のビット線と、ビット線駆動部と、制御部とを備える。複数の電気素子の各々は、第１の電極と、第２の電極と、第１の電極と第２の電極との間に接続される状態変化材料からなる。ワード線駆動部は、複数のワード線に所定の電圧を印加する。ビット線駆動部は、複数のビット線に所定の電圧を印加する。制御部は、ワード線駆動部とビット線駆動部に接続されている。上記メモリ装置は、電気素子の抵抗値の変化によって情報を読み書きする。複数の電気素子の各々は、第１の電極が複数のワード線のうちいずれか一本に接続され、第２の電極が複数のビット線のうちいずれか一本に接続される。状態変化材料は、第１の電極から第２の電極へ向う第１の方向と第２の電極から第１の電極へ向かう第２の方向とのうちいずれか一方を順方向とし他方を逆方向とするダイオード特性と、第１の電極と第２の電極との間に印加される所定のパルス電圧に応じて当該状態変化材料の順方向における抵抗値が変化する可変抵抗特性を示す。制御部は、抵抗値が変化する範囲において低抵抗状態である電気素子に対してある極性を有する第１のパルス電圧を前記電気素子に印加し、第１のパルス電圧が印加された後の電気素子が低抵抗状態を示す極性を有するパルス電圧の極性を、情報を読み取るための再生電圧の極性とする。
【００１６】
上記メモリ装置では、電気素子が「ダイオード特性」を有しているので、別にダイオード素子を用いることなく電流の向きを規定することができる。さらに電気素子が「可変抵抗特性」を有しており、さらに情報を読み取るための再生電圧の極性が制御部によって決定されるので、例えば、１Ｒ１Ｄ型不揮発性記憶素子として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。また、ダイオードが設けられていないので、状態変化材料に印加するパルス電圧の極性が制限されない。よって、状態変化材料に「＋」，「−」の両方の極性のパルス電圧を印加することができる。このようなパルス印加方法（パルス電圧の極性によって抵抗値を変化させる方法）では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い。つまり、記憶／リセットに要する時間を短縮することができる。
【００１７】
また、上記メモリ装置では、電気素子が「ダイオード特性」を有しているので、あるワード線から別のワード線に電流が流れることはない。このように、ダイオード素子を別に設けることなく、メモリ装置を構成することができる。その結果、上記メモリ装置では情報を読み出したい電気素子では順方向に電流が流れるが、他の電気素子では順方向に電流が流れない。これにより、情報を読み出したい電気素子に流れる電流のみを読み取ることができる。つまり、任意の電気素子を選択して、その選択した電気素子に記憶された情報を読み出すことができる。
【００１８】
この発明のもう１つの局面に従うと、電気素子の再生電圧極性決定方法は、第１のステップ〜第４のステップを備える。電気素子は、電気的パルスを印加することにより抵抗値を異なる状態に変化させることができる可変抵抗特性とダイオード特性との両方の特性を有する状態変化材料を用いている。第１のステップでは、電気素子の抵抗値を低抵抗値に変化させるフォーミングを実行する。第２のステップでは、電気素子にある極性を有する第１のパルス電圧を印加する。第３のステップでは、第１のパルス電圧と異なった極性を有する第２のパルス電圧を電気素子に印加する。第４のステップでは、第１および第２のパルス電圧が印加された後の電気素子の抵抗値を比較し、低抵抗状態を示すときの極性を有するパルス電圧の極性を、情報を読み取るための再生電圧の極性とする。
【００１９】
上記電気素子の再生電圧極性決定方法により、「ダイオード特性」を有する電気素子に対して、情報を読み出すために印加する再生電圧の極性、即ち「ダイオード特性」の順方向に電流を流すために印加する電圧の極性を決定するため、情報を読み出したい電気素子では順方向に電流が流れるが、他の電気素子では順方向に電流が流れないように制御することができる。これにより、情報を読み出したい電気素子に流れる電流のみを読み取ることが可能となり、任意の電気素子を選択して、その選択した電気素子に記憶された情報を読み出すことができる。
【発明の効果】
【００２０】
以上のように、電気素子が「ダイオード特性」を有しているので、別にダイオード素子を用いることなく電流の向きを規定することができる。さらに電気素子が「可変抵抗特性」を有しており、さらに情報を読み取るための再生電圧の極性が制御部によって決定されるので、例えば、１Ｒ１Ｄ型不揮発性記憶素子として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。また、パルス電圧の極性によって抵抗値を変化させる方法では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い。つまり、記憶／リセットに要する時間を短縮することができる。
【００２１】
また、情報を読み出したい電気素子に流れる電流のみを読み取ることが可能となり、任意の電気素子を選択して、その選択した電気素子に記憶された情報を読み出すことができる。
【発明を実施するための最良の形態】
【００２２】
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
（電気素子の基本構成および基本特性）
まず、本発明の実施形態において用いられる電気素子の基本構成および基本特性について説明する。
【００２３】
電気素子の基本構成を図１に示す。電気素子では、基板４上に下部電極３が形成され、下部電極３上に状態変化材料２が形成され、状態変化材料２上に上部電極１が形成される。電源５は、上部電極１および下部電極３間に所定の電圧を印加する。
【００２４】
本発明の電気素子に用いられる状態変化材料２は、順方向には電流が流れやすいが逆方向には電流が流れにくい特性（ダイオード特性）と、所定のパルス電圧が印加されることによって抵抗値が増加／減少する特性（可変抵抗特性）とを示す。状態変化材料２は、スピネル構造の金属酸化物材料，イルメナイト構造の金属が添加された酸化物強誘電体，ＣＭＲ特性および高温超伝導特性のうち少なくとも１つの特性を有するペロブスカイト構造の材料であり、具体的には、CoFe2O4，CuFe2O4，NiCr2O4，Fe3O4，Cr-SrTiO3，Sr-LiNbO3，Mg-LiNbO3，Pr(1-X)CaXMnO3(0<Ｘ<0.5)，LaSrMnO3，GdBaCoXOY(0<Ｘ<2, 0<Ｙ<7)等である。
【００２５】
次に、上記特性（可変抵抗特性およびダイオード特性）を示す状態変化材料２を実現する方法について説明する。
【００２６】
（実施例１）
上記特性（可変抵抗特性およびダイオード特性）を有する状態変化材料２を実現するために、互いに仕事関数が異なる２つの材料を図１に示した上部電極１および下部電極３として用いて電気素子を構成した。以下に、その理由について説明する。
【００２７】
＜実験対象＞
ここでは、次の３種類の電気素子に対して実験を行った。
試料（Ａ）：上部電極１の仕事関数が下部電極３の仕事関数よりも小さい電気素子。
試料（Ｂ）：上部電極１の仕事関数が下部電極３の仕事関数よりも大きい電気素子。
【００２８】
なお、試料（Ａ），試料（Ｂ）を形成した後に、上部電極１が下部電極３に対して「＋」になるパルス電圧（電圧値：＋３Ｖ，パルス幅：１０μsec（マイクロセカンド））を印加することによって、形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値を初期の抵抗値として設定した（フォーミングと呼ばれるこの初期化は、特願2003-421374等に記載の方法と同様の方法により行った）。
【００２９】
＜実験内容＞
本実施例では、試料（Ａ），試料（Ｂ）の各々に対して次のような実験を行った。
【００３０】
〔実験１〕
上部電極１が下部電極３に対して「＋」になるパルス電圧（以下、「パルス電圧（＋極性）」と記す。）と上部電極１が下部電極３に対して「−」になるパルス電圧（以下、「パルス電圧（−極性）」と記す。）とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の抵抗値を測定するために、上部電極１が下部電極３に対して「＋」になる電圧（以下、「測定電圧（＋極性）」と記す。）を印加する。
【００３１】
〔実験２〕
「パルス電圧（＋極性）」と「パルス電圧（−極性）」とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の抵抗値を測定するために、上部電極１が下部電極３に対して「−」になる電圧（以下、「測定電圧（−極性）」と記す。）を印加する。
【００３２】
〔実験３〕
「パルス電圧（＋極性）」と「パルス電圧（−極性）」とを１回ずつ交互に印加する（図２参照）。ここで、パルス電圧の印加が１回終了する毎に、状態変化材料２の電流−電圧特性を測定する。
【００３３】
なお、ここでは、
パルス電圧（＋極性）：電圧値「＋３Ｖ」，パルス幅「５０nsec」
パルス電圧（−極性）：電圧値「−３Ｖ」，パルス幅「５０nsec」
測定電圧（＋極性）：電圧値「＋０．５Ｖ」
測定電圧（−極性）：電圧値「−０．５Ｖ」
とした。
【００３４】
＜試料（Ａ）に対する実験＞
まず、試料（Ａ）に対する実験について図３（Ａ），図３（Ｂ），図４（Ａ），図４（Ｂ）を参照しつつ説明する。なお、図３（Ａ），図３（Ｂ）において、縦軸は、測定値Ｒを初期化直後の抵抗値Ｒ０によって規格化した値を示す（図６（Ａ），図６（Ｂ）においても同様）。
【００３５】
〔用いた材料〕
上部電極１：Ag（膜厚約０．２μｍ，仕事関数４．３eV(=electron volt)）
状態変化材料２：CuFe2O4（膜厚約０．１μｍ）
下部電極３：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
〔実験１の結果〕
試料（Ａ）に対して実験１を行った。その実験結果を図３（Ａ）に示す。測定値は、パルス電圧（＋極性）が印加された後では高抵抗状態（抵抗値が他方の状態に比べて高い状態）から低抵抗状態（抵抗値が他方の状態に比べて低い状態）へと変化し、パルス電圧（−極性）が印加された後では低抵抗状態から高抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向う方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
【００３６】
〔実験２の結果〕
また、試料（Ａ）に対して実験２を行った。その実験結果を図３（Ｂ）に示す。測定値は、パルス電圧（＋極性）を印加した後でも、低抵抗状態には変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、下部電極３から上部電極１へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）は常に高抵抗状態であることがわかった。
【００３７】
〔実験３の結果〕
また、試料（Ａ）に対して実験３を行った。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性を図４（Ａ）に示す。図４（Ａ）のように、パルス電圧（＋極性）を印加した後では、測定電圧（＋極性）を印加したときには電流が流れやすく、測定電圧（−極性）を印加したときには電流が流れにくい結果となった。このように、パルス電圧（＋極性）を印加した後では、上部電極１から下部電極３へ向かう方向へは電流（状態変化材料２を流れる電流）が流れやすく、下部電極３から上部電極１へ向かう方向へは電流が流れにくくなることがわかった。
【００３８】
一方、パルス電圧（−極性）を印加した後に測定された電流−電圧特性を図４（Ｂ）に示す。図４（Ｂ）のように、パルス電圧（−極性）を印加した後では、測定電圧（＋極性）を印加したときでも電流が流れにくくなった。このように、パルス電圧（−極性）を印加した後では、パルス電圧（＋極性）を印加した後と比較すると、上部電極１から下部電極３へ向かう方向へ電流が流れにくくなることがわかった。
【００３９】
〔検証結果〕
以上の実験により、試料（Ａ）は、次のような特性を示すことがわかった。
（１）上部電極１から下部電極３へ向かう方向を順方向とし、下部電極３から上部電極１へ向かう方向を逆方向とするダイオード特性。
（２）前記順方向における抵抗値は印加されるパルス電圧に応じて増減し、パルス電圧（＋極性）が印加されると減少し、パルス電圧（−極性）が印加されると増加する特性（可変抵抗特性）。
【００４０】
＜試料（Ｂ）に対する実験＞
次に、試料（Ｂ）に対する測定結果について図３（Ａ），図３（Ｂ），図５（Ａ），図５（Ｂ）を参照しつつ説明する。
【００４１】
＜用いた材料＞
上部電極１：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
状態変化材料２：CuFe2O4（膜厚約０．１μｍ）
下部電極３：Ti（膜厚約０．２μｍ，仕事関数４．３eV）
＜実験結果＞
〔実験１の結果〕
試料（Ｂ）に対して実験１を行った。その実験結果は、図３（Ｂ）のようになった。測定値は、パルス電圧（＋極性）を印加した後でもパルス電圧（−極性）を印加した後でも、低抵抗状態に変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）は常に高抵抗状態であることがわかった。
【００４２】
〔実験２の結果〕
また、試料（Ｂ）に対して実験２を行った。その実験結果は、図３（Ａ）のようになった。測定値は、パルス電圧（＋極性）が印加された後では高抵抗状態（抵抗値が他方の状態に比べて高い状態）から低抵抗状態（抵抗値が他方の状態に比べて低い状態）へと変化し、パルス電圧（−極性）が印加された後では低抵抗状態から高抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、下部電極３から上部電極１へ向う方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
【００４３】
〔実験３の結果〕
また、試料（Ｂ）に対して実験３を行った。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性を図５（Ａ）に示す。図５（Ａ）のように、パルス電圧（＋極性）を印加した後では、測定電圧（＋極性）を印加したときには電流が流れにくく、測定電圧（−極性）を印加したときには電流が流れやすい結果となった。このように、パルス電圧（＋極性）を印加した後では、上部電極１から下部電極３へ向かう方向へは電流（状態変化材料２を流れる電流）が流れにくく、下部電極３から上部電極１へ向かう方向へは電流が流れやすくなることがわかった。
【００４４】
一方、パルス電圧（−極性）を印加した後に測定された電流−電圧特性を図５（Ｂ）に示す。図５（Ｂ）のように、パルス電圧（−極性）を印加した後では、測定電圧（−極性）を印加したときでも電流が流れにくくなった。このように、パルス電圧（−極性）を印加した後では、パルス電圧（＋極性）を印加した後と比較すると下部電極３から上部電極１へ向かう方向へ電流が流れにくくなることがわかった。
【００４５】
〔検証結果〕
以上の実験により、試料（Ｂ）は、次のような特性を示すことがわかった。
（１）下部電極３から上部電極１へ向かう方向を順方向とし、上部電極１から下部電極３へ向かう方向を逆方向とするダイオード特性。
（２）前記順方向における抵抗値は印加されるパルス電圧に応じて増減し、パルス電圧（＋極性）が印加されると減少し、パルス電圧（−極性）が印加されると増加する特性（可変抵抗特性）。
【００４６】
＜まとめ＞
試料（Ａ）では、上部電極１の仕事関数は、下部電極３の仕事関数よりも小さい。一方、試料（Ｂ）では、上部電極１の仕事関数は、下部電極３の仕事関数よりも大きい。試料（Ａ）および試料（Ｂ）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）仕事関数の小さい電極から仕事関数の大きい電極へ向かう方向を順方向とし、仕事関数の大きい電極から仕事関数の小さい電極へ向かう方向を逆方向とするダイオード特性。
（２）前記順方向における抵抗値は印加されるパルス電圧に応じて増減し、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると前記順方向に対する抵抗値が減少し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると前記順方向に対する抵抗値が増加する特性（可変抵抗特性）。
【００４７】
また、試料（Ａ），試料（Ｂ）では、上部電極１が下部電極３に対して「＋」になるパルス電圧を各々の試料を形成した後に印加することによって、状態変化材料２の抵抗値を形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に初期化した。しかし、試料（Ａ），試料（Ｂ）の中には、上部電極１が下部電極３に対して「−」になるパルス電圧（電圧値：−３Ｖ，パルス幅１０μsec）を各々の試料を形成した後に印加することによって、状態変化材料２の抵抗値を形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に設定したものもあった（このような試料（Ａ），試料（Ｂ）を試料（Ａ’），試料（Ｂ’）とする）。
【００４８】
試料（Ａ），試料（Ｂ）と同様の実験（実験１〜実験３）を試料（Ａ’），試料（Ｂ’）に対して行った。
【００４９】
＜試料（Ａ’）に対する実験＞
試料（Ａ’）に対する実験について図６（Ａ），図６（Ｂ），図４（Ａ），図４（Ｂ）を参照しつつ説明する。
【００５０】
〔実験１の結果〕
試料（Ａ’）に対する実験１の結果は、図６（Ａ）のようになった。測定値は、パルス電圧（＋極性）が印加された後では低抵抗状態から高抵抗状態へと変化し、パルス電圧（−極性）が印加された後では高抵抗状態から低抵抗状態へと変化した。このように、印加されるパルス電圧に応じて、上部電極１から下部電極３へ向かう方向に対する抵抗値（状態変化材料２の抵抗値）が増加／減少することがわかった。
【００５１】
〔実験２の結果〕
試料（Ａ’）に対する実験２の結果は、図６（Ｂ）のようになった。測定値は、パルス電圧（−極性）を印加した後でも、低抵抗状態に変化せず高抵抗状態であった。このように、印加されるパルス電圧にかかわらず、下部電極３から上部電極１へ向かう方向に対する抵抗値は常に高抵抗状態であることがわかった。
【００５２】
〔実験３の結果〕
試料（Ａ’）に対する実験３の結果について述べる。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性は図４（Ｂ）のようになった。また、パルス電圧（−極性）を印加した後に測定された電流−電圧特性は図４（Ａ）のようになった。
【００５３】
＜試料（Ｂ’）に対する実験＞
試料（Ｂ’）に対する実験について図６（Ａ），図６（Ｂ），図５（Ａ），図５（Ｂ）を参照しつつ説明する。
【００５４】
〔実験１の結果〕
試料（Ｂ’）に対する実験１の結果は、図６（Ｂ）のようになった。このように、印加されるパルス電圧にかかわらず、上部電極１から下部電極３へ向かう方向に対する抵抗値は、常に高抵抗状態であることがわかった。
【００５５】
〔実験２の結果〕
試料（Ｂ’）に対する実験２の結果は、図６（Ａ）のようになった。このように、印加されるパルス電圧に応じて、下部電極３から上部電極１へ向かう方向に対する抵抗値が増加／減少することがわかった。
【００５６】
〔実験３の結果〕
試料（Ｂ’）に対する実験３の結果について述べる。パルス電圧（＋極性）を印加した後に測定された電流−電圧特性は、図５（Ｂ）のようになった。また、パルス電圧（−極性）を印加した後に測定された電流−電圧特性は、図５（Ａ）のようになった。
【００５７】
＜まとめ＞
つまり、試料（Ａ’）〜試料（Ｂ’）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）仕事関数の小さい電極から仕事関数の大きい電極へ向かう方向を順方向とし、仕事関数の大きい電極から仕事関数の小さい電極へ向かう方向を逆方向とするダイオード特性。
（２）前記順方向における抵抗値は印加されるパルス電圧に応じて増減し、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると前記順方向に対する抵抗値が増加し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると前記順方向に対する抵抗値が減少する特性（可変抵抗特性）。
【００５８】
以上の試料（試料（Ａ），試料（Ｂ），試料（Ａ’），試料（Ｂ’））の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）上部電極１の仕事関数と下部電極２の仕事関数とが互いに異なる場合、一方の電極から他方の電極へ向かう方向（第１の方向）を順方向とし第２の方向（第１の方向に対して逆向き）を逆方向とするダイオード特性。
（２）所定のパルス電圧が印加されると、前記ダイオード特性の順方向に対する抵抗値が増加／減少する特性（可変抵抗特性）。
【００５９】
また、抵抗値を変化させるために印加するパルス電圧に関しては、従来のパルス電圧のパルス幅（１μsec以上）よりも本実施例におけるパルス電圧のパルス幅（５０nsec）の方が短いことが確認できた。
【００６０】
以上のような特性を確認することができたので、互いに仕事関数が異なる２つの材料を図１に示した上部電極１および下部電極３として用いて電気素子を構成した。
【００６１】
（実施例２）
また、上記特性（可変抵抗特性およびダイオード特性）を有する状態変化材料を実現するために、結晶性が不均一である状態変化材料２を用いて図１の電気素子を構成した。その理由について説明する。
【００６２】
＜状態変化材料２の結晶性＞
〔状態変化材料の形成方法１〕
下部電極３を形成した基板４の温度を状態変化材料２の結晶化温度付近（例えば、CuFe2O4では約600℃付近）まで上げて状態変化材料２を形成した。このように形成された状態変化材料２に対してＸ線回折を行い結晶構造の歪みを調査したところ、その状態変化材料２は、結晶格子面間隔Ｄを示す位置に鋭い分布を有する回折ピーク（強度の大きい回折ピーク）を有していることがわかった。つまり、このように形成された状態変化材料２の結晶性は、基本的に、膜厚方向で均一になることがわかった。
【００６３】
〔状態変化材料の形成方法２〕
一方、下部電極３を形成した基板４の温度を状態変化材料２の結晶化温度付近まで上げずに状態変化材料２を形成した。このように形成された状態変化材料２に対してＸ線回折を行い結晶構造の歪みを調査したところ、その状態変化材料２は、結晶構造の面間隔がバラツキを有している（強度の小さいブロードな回折ピークを有している）ことがわかった。つまり、このように形成された状態変化材料２には、結晶構造の歪が発生していることがわかった。
【００６４】
〔状態変化材料の形成方法３〕
そこで、下部電極３を形成した基板４の温度を600℃位から徐々に低下させながら状態変化材料２を形成し、さらに状態変化材料２上に上部電極１を形成した。このように形成された状態変化材料２に透過電子顕微鏡による電子線回折を行うと、下部電極３近傍の状態変化材料２では結晶性の良い状態を示す電子線回折図形（ある周期での斑点模様）が観測され、上部電極１近傍の状態変化材料２では結晶性の悪い状態（アモルファスに近い状態）を示す電子線回折図形（ハローパターン）が観察された。つまり、下部電極２近傍の状態変化材料２では、結晶格子面間隔がほぼ均一な数値を示しており、結晶構造の歪の少ない結晶性の良い状態となっている。一方、上部電極１近傍の状態変化材料２では、結晶格子面間隔が下部電極３近傍と比較するとバラツキを持った分布を有しており、結晶構造の歪みが多くなった結晶性の悪い状態となっていることがわかった。
【００６５】
さらに、この状態変化材料２に対して透過電子顕微鏡による断面ＴＥＭ観察を行って状態変化材料２の結晶粒径を測定した結果、下部電極３近傍の状態変化材料２の結晶粒径は、上部電極１近傍の状態変化材料２の結晶粒径の２倍以上の値を示していた。このように、下部電極３近傍の状態変化材料２の結晶性の方が上部電極１近傍の状態変化材料２の結晶性よりも良いことが確認できた。
【００６６】
以上より、下部電極３を形成した基板４の温度を600℃位から徐々に低下させながら状態変化材料２を形成すれば、下部電極３近傍においては結晶性が良いが上部電極１近傍においては結晶性が悪いといった結晶性が不均一な状態変化材料２を形成できることがわかった。
【００６７】
＜試料（Ｃ）に対する実験＞
上記〔状態変化材料の形成方法３〕に従って、下部電極３上に状態変化材料２を形成しさらに状態変化材料２上に上部電極１を形成して「試料（Ｃ）」を作成した。
【００６８】
〔試料（Ｃ）〕
上部電極１：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
状態変化材料２：CuFe2O4（膜厚約０．１μｍ）
下部電極３：Pt（膜厚約０．２μｍ，仕事関数５．７eV）
なお、試料（Ｃ）を形成した後、上部電極１が下部電極３に対して「＋」になるパルス電圧（電圧値：＋３Ｖ，パルス幅：１０μsec）を試料（Ｃ）に印加することによって、形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に初期化した。
【００６９】
〔実験１〜実験３〕
次に、この試料（Ｃ）に対して実施例１と同様の実験（実験１〜実験３）を行ったところ、実施例１の試料（Ａ）と同様の実験結果（図３（Ａ），図３（Ｂ），図４（Ａ），図４（Ｂ））になった。（試料（Ｃ）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）結晶性の悪い領域から結晶性の良い領域へ向かう方向を順方向とし、結晶性の良い領域から結晶性の悪い領域へ向かう方向を逆方向とするダイオード特性。
（２）前記順方向における抵抗値は印加されるパルス電圧に応じて増減し、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると前記順方向に対する抵抗値が減少し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると前記順方向に対する抵抗値が増加する特性（可変抵抗特性）。
【００７０】
また、試料（Ｃ）の中には、形成後に、上部電極１が下部電極３に対して「−」になるパルス電圧（電圧値：−３Ｖ，パルス幅１０μsec）を印加することによって、形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値に初期化したものもあった（このような試料（Ｃ）を試料（Ｃ’）とする）。
【００７１】
試料（Ｃ）と同様の実験（実験１〜実験３）を試料（Ｃ’）に対して行った。
【００７２】
＜試料（Ｃ’）に対する実験＞
試料（Ｃ’）の実験１の結果は図６（Ａ）のようになり、試料（Ｃ’）の実験２の結果は図６（Ｂ）のようになった。さらに、試料（Ｃ’）の実験３の結果（電流−電圧特性）は、パルス電圧（＋極性）を印加した後では図４（Ｂ）のようになりパルス電圧（−極性）を印加した後では図４（Ａ）のようになることが確認できた。試料（Ｃ’）の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）結晶性の悪い領域から結晶性の良い領域へ向かう方向を順方向とし、結晶性の良い領域から結晶性の悪い領域へ向かう方向を逆方向とするダイオード特性。
（２）前記順方向における抵抗値は印加されるパルス電圧に応じて増減し、下部電極３に対して上部電極１が「＋」になるパルス電圧が印加されると前記順方向に対する抵抗値が増加し、下部電極３に対して上部電極１が「−」になるパルス電圧が印加されると前記順方向に対する抵抗値が減少する特性（可変抵抗特性）。
【００７３】
以上の試料（試料（Ｃ），試料（Ｃ’））の実験結果より、状態変化材料２は、次のような特性を示すことがわかった。
（１）状態変化材料２の結晶性が均一でない場合、一方の電極から他方の電極へ向かう方向（第１の方向）を順方向とし第２の方向（第１の方向に対して逆向き）を逆方向とするダイオード特性。
（２）所定のパルス電圧が印加されると、前記ダイオード特性の順方向に対する抵抗値が増加／減少する特性（可変抵抗特性）。
【００７４】
また、抵抗値を変化させるために印加するパルス電圧に関しては、従来のパルス電圧のパルス幅（１μsec以上）よりも本実施例におけるパルス電圧のパルス幅（５０nsec）の方が短いことが確認できた。
【００７５】
以上のような特性を確認することができたので、結晶性が不均一である状態変化材料２を用いて図１の電気素子を構成した。
【００７６】
また、実施例１，実施例２において、状態変化材料２として、スピネル構造の金属酸化物材料であるCuFe2O4を用いた例を示したが、それ以外のスピネル構造の金属酸化物材料や、イルメナイト構造の金属が添加された酸化物強誘電体、あるいはペロブスカイト構造のＣＭＲ材料、高温超伝導材料でも、同様の特性を確認することができた。具体的に述べると、例えば、CoFe2O4、NiCr2O4，Fe3O4，Cr-SrTiO3，Sr-LiNbO3，Mg-LiNbO3，Pr(1-X)CaXMnO3，LaSrMnO3，GdBaCoXOYでも同様の特性を確認することができた。
【００７７】
また、上部電極１および下部電極３の材料として別の電極材料を用いても構わない。
【００７８】
＜電気素子におけるダイオード特性順方向決定実験＞
以上の試料（試料（Ａ）、試料（Ａ’）、試料（Ｂ）、試料（Ｂ’）、試料（Ｃ）、試料（Ｃ’））を形成した後、ダイオード特性の順方向を決定する実験を行うために、まず最初に各々の試料についてフォーミングを行い、形成直後の抵抗値（約１ＭΩ）よりも約一桁強低い抵抗値を初期の抵抗値として設定した。
【００７９】
次に上部電極１が下部電極３に対して「＋」になるパルス電圧（＋極性）を各々の試料に印加した後に、各々の試料の電流−電圧特性を測定した。その結果、試料（Ａ）と試料(Ｃ）の２つについては、図４（Ａ）に示すように電流−電圧特性図の第１象限において抵抗値の低い現象、即ちダイオード特性の順方向に相当する現象が確認できた。一方、試料（Ｂ）においては図５（Ａ）に示すように電流−電圧特性図の第３象限において抵抗値の低い現象、即ちダイオード特性の順方向に相当する現象が確認できた。この時、試料（Ａ’）、試料（Ｃ’）については図４（Ｂ）に示すような、また試料（Ｂ’）については図５（Ｂ）に示すような電流−電圧特性を示し、ダイオード特性は示さなかった。
【００８０】
さらに、上部電極１が下部電極３に対して「−」になるパルス電圧（−極性）を各々の試料に印加した後に、各々の試料の電流−電圧特性を測定した。その結果、試料（Ａ’）と試料(Ｃ’）の２つについては、図４（Ａ）に示すように電流−電圧特性図の第１象限において抵抗値の低い現象、即ちダイオード特性の順方向に相当する現象が確認できた。一方試料（Ｂ’）においては図５（Ａ）に示すように電流−電圧特性図の第３象限において抵抗値の低い現象、即ちダイオード特性の順方向に相当する現象が確認できた。この時、試料（Ａ）、試料（Ｃ）については図４（Ｂ）のような電流−電圧特性を示し、また試料（Ｂ）については図５（Ｂ）のような電流−電圧特性を示し、いずれもダイオード特性は示さなかった。
【００８１】
以上の実験より、フォーミングされた電気素子に対してある極性を有する第１のパルス電圧と、第１のパルス電圧と異なった極性を有する第２のパルス電圧を前記電気素子に印加し、第１および第２のパルス電圧が印加された後の電気素子の抵抗値が低い値を示す極性を有するパルス電圧の極性、つまり試料（Ａ）、（Ａ’）、（Ｃ）、（Ｃ）については電流−電圧特性図の第１象限に相当する電圧極性を、試料（Ｂ）、（Ｂ’）については電流−電圧特性図の第３象限に相当する電圧極性を情報読み取りのための再生電圧の極性とすればよいことがわかる。
【００８２】
＜電気素子における再生電圧極性の決定実験１＞
図７を用いて、電気素子における再生電圧極性の決定実験１について説明する。上述したように、各試料についてフォーミングを行った。次に上部電極１が下部電極３に対して「＋」になるパルス電圧（＋極性）を各々の試料に印加した。図３（Ａ）のパルス印加回数１回目に示す試料（Ａ）の実験１の結果より、試料（Ａ）では抵抗値はフォーミング後の抵抗値と同様、低い値のままであることが判る。試料（Ｃ）についても試料（Ａ）と同様の実験１の結果を示すことより、抵抗値は低い値のままである。一方、試料（Ｂ）については図３（Ｂ）のパルス印加回数１回目に示す実験１の結果より、抵抗値はフォーミング後の値より増加することがわかる。
【００８３】
従って試料（Ａ）、（Ｂ）、（Ｃ）については、上部電極１を第１の電極とし下部電極３を第２の電極として、フォーミング（ステップＳ００１）後に第２の電極に対し第１の電極が正となるような予め決められたパルス電圧を印加し(ステップＳ００２)、第２の電極に対して前記第１の電極が正となるような予め決められた電圧を印加して前記電気素子の抵抗値を読み取った結果（ステップＳ００３、Ｓ００４）、電気素子の抵抗値が増加した場合は電気素子が試料（Ｂ）に相当することがわかるので、第２の電極に対して第１の電極が負となるような再生電圧、すなわち下部電極３に対して上部電極１が負となる様な測定電圧（−極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ００５）。また、電気素子の抵抗値が増加しなかった場合は電気素子が試料（Ａ）または試料（Ｃ）に相当することがわかるので、第２の電極に対して第１の電極が正となるような再生電圧、すなわち下部電極３に対して上部電極１が正となるような測定電圧（＋極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ００６）。
【００８４】
次にフォーミングを行った各試料について、上部電極１が下部電極３に対して「−」になるパルス電圧（−極性）を各々の試料に印加した後に、上部電極１が下部電極３に対して「−」になる測定電圧（−極性）を印加して抵抗値を測定した。図６（Ａ）のパルス印加回数２回目に示す試料（Ｂ’）の実験２の結果より、試料（Ｂ’）では抵抗値はフォーミング後の抵抗値と同様、低い値のままであることが判る。一方、試料（Ａ’）については図６（Ｂ）のパルス印加回数２回目に示す実験２の結果より、抵抗値はフォーミング後の値より増加することがわかる。試料（Ｃ’）についても試料（Ａ’）と同様の実験２の結果を示すことより、抵抗値は増加する。
【００８５】
従って試料（Ａ’）、（Ｂ’）、（Ｃ’）については、下部電極３を第１の電極とし上部電極１を第２の電極として、フォーミング（ステップＳ００１）後に第２の電極に対し第１の電極が正となるような予め決められたパルス電圧を印加し（ステップＳ００２）、第２の電極に対して前記第１の電極が正となるような予め決められた電圧を印加して前記電気素子の抵抗値を読み取った結果（ステップＳ００３、Ｓ００４）、電気素子の抵抗値が増加した場合は電気素子が試料（Ａ’）あるいは試料（Ｃ’）に相当することがわかるので、第２の電極に対して第１の電極が負となるような再生電圧、すなわち上部電極１に対して下部電極３が負となる、換言すると上部電極１が下部電極３に対して「＋」になる測定電圧（＋極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ００５）。また、電気素子の抵抗値が増加しなかった場合は電気素子が試料（Ｂ’）に相当することがわかるので、第２の電極に対して第１の電極が正となるような再生電圧、すなわち上部電極１に対して下部電極３が正となる、換言すると上部電極１が下部電極３に対して「−」になる測定電圧（−極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ００６）。
【００８６】
以上の実験より、フォーミングされた電気素子（ステップＳ００１）に対して第２の電極に対し第１の電極が正となるような予め決められたパルス電圧を印加した後（ステップＳ００２）、第２の電極に対して第１の電極が正となるような予め決められた電圧を印加して電気素子の抵抗値を読み取った結果（ステップＳ００３、Ｓ００４）、電気素子の抵抗値が増加した場合は、第２の電極に対して第１の電極が負となるような極性の電圧を再生電圧とし（ステップＳ００５）、電気素子の抵抗値が増加しなかった場合は、第２の電極に対して第１の電極が正となるような極性の電圧を再生電圧とすれば良いことがわかる（ステップＳ００６）。
【００８７】
本実験の場合、上部電極１が下部電極３に対して「＋」になるパルス電圧（＋極性）を各々の試料に印加した後に、上部電極１が下部電極３に対して「＋」になる測定電圧（＋極性）を印加して抵抗値を測定する方法では試料（Ａ’）、（Ｂ’）、（Ｃ’）の区別をつけることは困難であるが、上記の方法で再生電圧の極性を決定した後に、ある極性を有するパルス電圧を印加した後の電気素子の抵抗値と、上記ある極性とは異なる極性を有するパルス電圧を印加した後の電気素子の抵抗値を比較し、上記の方法で決定した再生電圧の極性が正しいのかどうかを判断することができる。このとき、抵抗値に変化が見られないのであれば、上部電極１が下部電極３に対して「−」になるパルス電圧（−極性）を各々の試料に印加した後に、上部電極１が下部電極３に対して「−」になる測定電圧（−極性）を印加して抵抗値を測定し、再生電圧の極性を決定すればよい。試料（Ａ）、（Ｂ）、（Ｃ）の区別をつけることが困難な場合も、同様にして再生電圧の極性を決定すればよい。
【００８８】
＜電気素子における再生電圧極性の決定実験２−１＞
図８を用いて、電気素子における再生電圧極性の決定実験２−１について説明する。上記の実験１と同様に、各試料についてフォーミングを行った（ステップＳ１０１）。次に上部電極１が下部電極３に対して「＋」になるパルス電圧（＋極性）を各々の試料に印加した（ステップＳ１０２）後に、上部電極１が下部電極３に対して「＋」になる測定電圧（＋極性）を各々の試料に印加し、抵抗値を測定した（ステップＳ１０３、Ｓ１０４）。図３（Ａ）のパルス印加回数１回目に示す試料（Ａ）、（Ｃ）の実験１の結果より、試料（Ａ）および（Ｃ）では抵抗値はフォーミング後の抵抗値と同様、低い値のままであることが判る。一方、図３（Ｂ）のパルス印加回数１回目に示す試料（Ｂ）の実験１の結果と図６（Ａ）のパルス印加回数１回目に示す試料（Ａ’）と（Ｃ’）の実験１の結果、および図６（Ｂ）のパルス印加回数１回目に示す試料（Ｂ’）の実験１の結果より、試料（Ｂ）、（Ａ’）、（Ｂ’）、（Ｃ’）については抵抗値がフォーミング後の値より増加することがわかる。従ってこの段階で抵抗値がフォーミング後の値から増加しなければ電気素子が試料（Ａ）または試料（Ｃ）に相当することがわかるので、下部電極３に対して上部電極１が正となる様な測定電圧（＋極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ１０５）。
【００８９】
次に上部電極１が下部電極３に対して「−」になる測定電圧（−極性）を各々の試料に印加し（ステップＳ１０６）、電気素子の抵抗値の変化を調べた（ステップＳ１０７）。図３（Ａ）のパルス印加回数１回目に示す試料（Ｂ）の実験２の結果より、試料（Ｂ）では抵抗値はフォーミング後の抵抗値と同様、低い値のままであることが判る。一方、図６（Ｂ）のパルス印加回数１回目に示す試料（Ａ’）と（Ｃ’）の実験２の結果、および図６（Ａ）のパルス印加回数１回目に示す試料（Ｂ’）の実験２の結果より、試料（Ａ’）、（Ｂ’）、（Ｃ’）については抵抗値がフォーミング後の値より増加することがわかる。従ってこの段階で抵抗値がフォーミング後の値から増加しなければ電気素子が試料（Ｂ）に相当することがわかるので、下部電極３に対して上部電極１が負となる様な測定電圧（−極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ１０８）。
【００９０】
さらに次のステップとして上部電極１が下部電極３に対して「−」になるパルス電圧（−極性）を各々の試料に印加した（ステップＳ１０９）後に、上部電極１が下部電極３に対して「＋」になる測定電圧（＋極性）を各々の試料に印加し、抵抗値を測定した（ステップＳ１１０、Ｓ１１１）。図６（Ａ）のパルス印加回数２回目に示す試料（Ａ’）と（Ｃ’）の実験１の結果より、試料（Ａ’）と試料（Ｃ’）については抵抗値はフォーミング後の抵抗値と同様、低い値のままであることが判る。一方、図６（Ｂ）のパルス印加回数２回目に示す試料（Ｂ’）の実験１の結果より、試料（Ｂ’）では抵抗値がフォーミング後の値より増加することがわかる。従ってこの段階で抵抗値がフォーミング後の値から増加しなければ電気素子が試料（Ａ’）または試料（Ｃ’）に相当することがわかるので、上部電極１が下部電極３に対して「＋」になる測定電圧（＋極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ１１２）。また、この段階で抵抗値がフォーミング後の値から増加すれば電気素子が試料（Ｂ’）に相当することがわかるので、上部電極１が下部電極３に対して「−」になる測定電圧（−極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ１１３）。
【００９１】
上記実験では、ステップＳ１０３において「正」極性の再生電圧を印加し、ステップＳ１０６において「負」極性の再生電圧を印加したが、ステップＳ１０３とステップＳ１０６を入れ替えると同時に、ステップＳ１０５とステップＳ１０８を入れ替えても良い。また、ステップＳ１１０において「正」極性の再生電圧を印加する代わりに「負」極性の再生電圧を印加し、ステップＳ１１２とステップＳ１１３を入れ替えても良い。
【００９２】
＜電気素子における再生電圧極性の決定実験２−２＞
図９を用いて、電気素子における再生電圧極性の決定実験２−２について説明する。上記実験２−１では各試料のフォーミング（ステップＳ１０１）後に、最初のステップとして上部電極１が下部電極３に対して「＋」になるパルス電圧（＋極性）を各々の試料に印加した（ステップＳ１０２）が、本実験では各試料のフォーミング（ステップＳ２０１）後に最初のステップとして上部電極１が下部電極３に対して「−」になるパルス電圧（−極性）を各々の試料に印加した（ステップＳ２０２）後に、上部電極１が下部電極３に対して「−」になる測定電圧（−極性）を各々の試料に印加し、抵抗を測定した（ステップＳ２０３、Ｓ２０４）。図６（Ａ）のパルス印加回数２回目に示す試料（Ｂ’）の実験２の結果より、試料（Ｂ’）では抵抗値はフォーミング後の抵抗値と同様、低い値のままであることがわかる。一方、図３（Ａ）のパルス印加回数２回目に示す試料（Ｂ）の実験２の結果と図３（Ｂ）のパルス印加回数２回目に示す試料（Ａ）の実験２の結果、および図６（Ｂ）のパルス印加回数２回目に示す試料（Ａ’）の実験２の結果より、試料（Ａ）、（Ａ’）、（Ｂ）、（Ｃ）、（Ｃ’）については抵抗値がフォーミング後の値より増加することがわかる。従ってこの段階で抵抗値がフォーミング後の値から増加しなければ電気素子が試料（Ｂ’）に相当することがわかるので、上部電極１が下部電極３に対して「−」になる測定電圧（−極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ２０５）。
【００９３】
次に上部電極１が下部電極３に対して「＋」になる測定電圧（＋極性）を各々の試料に印加し（ステップＳ２０６）、電気素子の抵抗値の変化を調べた（ステップＳ２０７）。図６（Ａ）のパルス印加回数２回目に示す試料（Ａ’）と（Ｃ’）の実験１の結果より、試料（Ａ’）と（Ｃ’）では抵抗値はフォーミング後の抵抗値と同様、低い値のままであることが判る。一方、図３（Ａ）のパルス印加回数２回目に示す試料（Ａ）と（Ｃ）の実験１の結果、および図３（Ｂ）のパルス印加回数２回目に示す試料（Ｂ）の実験１の結果より、試料（Ａ）、（Ｂ）、（Ｃ）については抵抗値がフォーミング後の値より増加することがわかる。従ってこの段階で抵抗値がフォーミング後の値から増加しなければ電気素子が試料（Ａ’）または試料（Ｃ’）に相当することがわかるので、上部電極１が下部電極３に対して「＋」になる測定電圧（＋極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ２０８）。
【００９４】
さらに次のステップとして上部電極１が下部電極３に対して「＋」になるパルス電圧（＋極性）を各々の試料に印加した（ステップＳ２０９）後に、上部電極１が下部電極３に対して「−」になる測定電圧（−極性）を各々の試料に印加し、抵抗値を測定した（ステップＳ２１０、Ｓ２１１）。図３（Ａ）のパルス印加回数３回目に示す試料（Ｂ）の実験２の結果より、試料（Ｂ）については抵抗値はフォーミング後の抵抗値と同様、低い値のままであることがわかる。一方、図３（Ｂ）のパルス印加回数３回目に示す試料（Ａ）と試料（Ｃ）の実験２の結果より、試料（Ａ）と試料（Ｃ）では抵抗値がフォーミング後の値より増加することがわかる。従ってこの段階で抵抗値がフォーミング後の値から増加しなければ電気素子が試料（Ｂ）に相当することがわかるので、下部電極３に対して上部電極１が負となる様な測定電圧（−極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ２１２）。また、この段階で抵抗値がフォーミング後の値から増加すれば電気素子が試料（Ａ）または試料（Ｃ）に相当することがわかるので、下部電極３に対して上部電極１が正となる様な測定電圧（＋極性）を情報を読み取るための再生電圧とすれば良い（ステップＳ２１３）。
【００９５】
上記実験では、ステップＳ２０３において「負」極性の再生電圧を印加し、ステップＳ２０６において「正」極性の再生電圧を印加したが、ステップＳ２０３とステップＳ２０６を入れ替えると同時に、ステップＳ２０５とステップＳ２０８を入れ替えても良い。また、ステップＳ２１０において「負」極性の再生電圧を印加する代わりに「正」極性の再生電圧を印加し、ステップＳ２１２とステップＳ２１３を入れ替えても良い。
＜ダイオード特性順方向決定実験２−１、２−２のまとめ＞
上記の実験２−１、２−２より、フォーミングされた電気素子に対してある極性を有する第１のパルス電圧を印加した後に、互いに極性の異なる２つの予め決められた電圧を印加し、２つの予め決められた電圧を印加したときにどちらかの予め決められた電圧で低い抵抗値を示す場合は、低い抵抗値を示す極性を有する予め決められた電圧の極性を、情報を読み取るための再生電圧の極性とし、２つの予め決められた電圧を印加したときにいずれも高い抵抗値を示す場合は、第１のパルス電圧と異なった極性を有する第２のパルス電圧を電気素子に印加した後に、互いに極性の異なる２つの予め決められた電圧を印加し、低い抵抗値を示す極性を有する予め決められた電圧の極性を、情報を読み取るための再生電圧の極性とすればよいことがわかる。
【００９６】
（第１の実施形態）
＜回路記号の定義＞
この発明の第１の実施形態によるメモリ装置２００について説明する。なお、本実施形態で用いられる電気素子の回路記号を図１０のように定義する。図１０に示した電気素子１０２では、端子１０１−２に対して端子１０１−１が「＋」になるパルス電圧を印加すると電気素子１０２の抵抗値は減少し、端子１０１−２に対して端子１０１−１が「−」になるパルス電圧を印加すると電気素子１０２の抵抗値は増加する。また、図１０に示した電気素子１０２は、端子１０１−１から端子１０１−２へ向かう方向を「順方向」とし、端子１０１−２から端子１０１−１へ向かう方向を「逆方向」とするダイオード特性を示す。
【００９７】
メモリ装置２００の全体構成を図１１に示す。この装置２００は、メモリアレイ２０１と、アドレスバッファ２０２と、制御部２０３と、行デコーダ２０４と、ワード線ドライバ２０５と、列デコーダ２０６と、ビット線ドライバ２０７とを備える。
【００９８】
メモリアレイ２０１には、ワード線Ｗ１，Ｗ２と、ビット線Ｂ１，Ｂ２と、メモリセルＭＣ２１１〜ＭＣ２２２とが設けられている。メモリセルＭＣ２１１〜ＭＣ２２２の各々は、図１０に示した電気素子１０２である。メモリセルＭＣ２１１の一端はワード線Ｗ１に接続され、メモリセルＭＣ２１１の他端はビット線Ｂ１に接続される（順方向：Ｗ１→Ｂ１）。メモリセルＭＣ２１２の一端はワード線Ｗ２に接続され、メモリセルＭＣ２１２の他端はビット線Ｂ１に接続される（順方向：Ｗ２→Ｂ１）。メモリセルＭＣ２２１の一端はワード線Ｗ１に接続され、メモリセルＭＣ２２１の他端はビット線Ｂ２に接続される（順方向：Ｗ１→Ｂ２）。メモリセルＭＣ２２２の一端はワード線Ｗ２に接続され、メモリセルＭＣ２２２の他端はビット線Ｂ２に接続される（順方向：Ｗ２→Ｂ２）。
【００９９】
制御部２０３は、上記の方法によって電気素子から情報を再生して読み取るための再生電圧の極性を決定する機能を有する。
【０１００】
＜動作＞
次に、図１０に示した電気素子１０２による動作について説明する。ここでは、電気素子１０２は、メモリとして使用され、１ビットデータの処理を行う。なお、電気素子１０２の抵抗値（状態変化材料２の抵抗値）は、高抵抗状態に初期化されているものとする。また、電気素子１０２の抵抗値が「高抵抗状態」であるときを「０」とし、電気素子１０２の抵抗値が「低抵抗状態」であるときを「１」とする。
【０１０１】
〔記憶〕
電気素子１０２に「１」を示す１ビットデータを書き込む場合、端子１０１−２をグランドに落とし、端子１０１−１に記憶電圧を印加する。記憶電圧は、例えば、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））である。電気素子１０２にはパルス電圧（＋極性）が印加されるので、電気素子１０２の抵抗値（状態変化材料の抵抗値）は、低抵抗状態になる。このように、電気素子１０２は「１」を示す１ビットデータを記憶したことになる。
【０１０２】
〔リセット〕
電気素子１０２の記憶状態を初期の状態に戻す場合、端子１０１−２をグランドに落とし、端子１０１−１にリセット電圧を印加する。リセット電圧は、例えば、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））である。電気素子１０２にはパルス電圧（−極性）が印加されるので、電気素子１０２の抵抗値は、高抵抗状態に戻る。このように、電気素子１０２の記憶状態は初期状態に戻ったことになる。
【０１０３】
〔再生〕
次に、端子１０１−２をグランドに落とし、端子１０１−１に制御部２０３によって決定された極性を有する再生電圧を印加する。再生電圧は、例えば、電圧値が「＋０．５Ｖ」を示す電圧である。電気素子１０２には再生電圧（＝測定電圧（＋極性））が印加されるので、電気素子１０２の抵抗値に応じた電流値を有する電流が端子１０１−１から端子１０１−２へ向かう方向（順方向）に流れる。ここで、電気素子１０２の抵抗値が「高抵抗状態」であるときに流れる電流を「０」とし、電気素子１０２の抵抗値が「低抵抗状態」であるときに流れる電流を「１」とすれば、電気素子１０２から１ビットデータを再生したことになる。
【０１０４】
このように、電気素子１０２をメモリとして利用することができる。
【０１０５】
＜効果＞
以上のように、電気素子が「ダイオード特性」を有しているので、特別にダイオード素子を用いることなく電流の向きを規定することができる。さらに電気素子が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶素子として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶素子の構成と比較すると、ダイオードを設ける必要がないので、製造プロセスを簡単にすることができる。
【０１０６】
また、ダイオードが設けられていないので、状態変化材料に印加するパルス電圧の極性が制限されない。よって、状態変化材料に「＋」，「−」の両方の極性のパルス電圧を印加することができる。このようなパルス印加方法（パルス電圧の極性によって抵抗値を変化させる方法）では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い（本実施形態では、５０nsec）。つまり、記憶／リセットに要する時間を短縮することができる。
【０１０７】
また、本実施形態において電気素子１０２の状態変化材料２としては、スピネル構造であるCuFe2O4，CoFe2O4，NiCr2O4，Fe3O4や、イルメナイト構造の金属が添加された酸化物強誘電体、さらには、ペロブスカイト構造のＣＭＲ材料および高温超伝導材料等でも同様な効果を得ることができる。具体的にはCr-SrTiO3，Sr-LiNbO3，Mg-LiNbO3，Pr(1-X)CaXMnO3，LaSrMnO3，GdBaCoXOY等でも同様の効果が得られる。
【０１０８】
また、ＣＭＯＳプロセスにおいて、高温による破壊等を防ぐために成膜時の温度は４５０℃以下であることが望ましい。ペロブスカイト構造を有する材料を成膜するためには、通常、基板の温度を７００℃以上にする必要がある。一方、スピネル構造を有する材料を成膜するためには基板の温度が約４００℃程度であればよい。したがって、スピネル構造を有する材料を図１の状態変化材料２として用いることによって、成膜時の温度を低くすることができる。このように、スピネル構造を有する材料は、ペロブスカイト構造を有する材料よりも半導体プロセスとの整合性が良好である。
【０１０９】
また、一般的に、高温超伝導材料やＣＭＲ材料は、アルカリ金属および／またはアルカリ土類金属を含む酸化物である。このような材料を用いて図１の電気素子を形成する場合、半導体プロセスの洗浄工程においてこの材料に含まれるアルカリ金属および／またはアルカリ土類金属が溶出してしまうので、記憶素子としての特性が劣化する。このような特性劣化を防ぐためには、アルカリ金属およびアルカリ土類金属を含まない材料を状態変化材料２として用いることが好ましい。
【０１１０】
また、本実施形態では１ビットデータを高抵抗状態と低抵抗状態の２個の状態として保持することによりメモリとして動作させているが、電気的パルスの幅および振幅を変えることにより、4個もしくはそれ以上の抵抗状態を２ビットもしくは３ビット以上の情報として記憶させる不揮発性記憶素子として動作させることも可能である。
【０１１１】
（第２の実施形態）
＜全体構成＞
この発明の第２の実施形態によるメモリ装置２００の全体構成を図１１に示す。この装置２００は、メモリアレイ２０１と、アドレスバッファ２０２と、制御部２０３と、行デコーダ２０４と、ワード線ドライバ２０５と、列デコーダ２０６と、ビット線ドライバ２０７とを備える。
【０１１２】
メモリアレイ２０１には、ワード線Ｗ１，Ｗ２と、ビット線Ｂ１，Ｂ２と、メモリセルＭＣ２１１〜ＭＣ２２２とが設けられている。メモリセルＭＣ２１１〜ＭＣ２２２の各々は、図１０に示した電気素子１０２である。メモリセルＭＣ２１１の一端はワード線Ｗ１に接続され、メモリセルＭＣ２１１の他端はビット線Ｂ１に接続される（順方向：Ｗ１→Ｂ１）。メモリセルＭＣ２１２の一端はワード線Ｗ２に接続され、メモリセルＭＣ２１２の他端はビット線Ｂ１に接続される（順方向：Ｗ２→Ｂ１）。メモリセルＭＣ２２１の一端はワード線Ｗ１に接続され、メモリセルＭＣ２２１の他端はビット線Ｂ２に接続される（順方向：Ｗ１→Ｂ２）。メモリセルＭＣ２２２の一端はワード線Ｗ２に接続され、メモリセルＭＣ２２２の他端はビット線Ｂ２に接続される（順方向：Ｗ２→Ｂ２）。
【０１１３】
アドレスバッファ２０２は、外部からのアドレス信号ＡＤＤＲＥＳＳを入力して、行アドレス信号ＲＯＷを行デコーダ２０４に出力するとともに、列アドレス信号ＣＯＬＵＭＮを列デコーダ２０６に出力する。アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ２１１〜ＭＣ２２２のうち選択されるメモリセルのアドレスを示す。行アドレス信号ＲＯＷは、アドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうち行のアドレスを示す。列アドレスＣＯＬＵＭＮは、アドレス信号ＡＤＤＲＥＳＳに示されたアドレスのうち列のアドレスを示す。
【０１１４】
制御部２０３は、外部からのモード選択信号ＭＯＤＥに応じて、記憶モード，リセットモード，および再生モードのうちいずれか１つになる。記憶モードでは、制御部２０３は、外部からの入力データＤｉｎに応じて、「記憶電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。再生モードでは、制御部２０３は、上記の方法によって電気素子から情報を再生して読み取るための再生電圧の極性を決定する機能を有すると共に、「再生電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。さらに、再生モードでは、ビット線ドライバ２０７からの信号ＩREADに応じたビット値を示す出力データＤｏｕｔを外部へ出力する。信号ＩREADは、ビット線Ｂ１，Ｂ２を流れる電流の電流値を示す。また、リセットモードでは、制御部２０３は、メモリセルＭＣ２１１〜ＭＣ２２２の記憶状態を確認し、その記憶状態に応じて、「リセット電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。
【０１１５】
行デコーダ２０４は、アドレスバッファ２０２からの行アドレス信号ＲＯＷに応じて、ワード線Ｗ１，Ｗ２のうちいずれか１つを選択する。
【０１１６】
ワード線ドライバ２０５は、制御部２０３から「記憶電圧印加」を指示する制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線に記憶電圧Ｖ１WRITEを印加する。また、ワード線ドライバ２０５は、制御部２０３から「再生電圧印加」を指示する制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線に再生電圧Ｖ１READを印加する。また、ワード線ドライバ２０５は、制御部２０３から「リセット電圧印加」を指示する制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線にリセット電圧Ｖ１RESETを印加する。
【０１１７】
列デコーダ２０６は、アドレスバッファ２０２からの列アドレス信号ＣＯＬＵＭＮに応じて、ビット線Ｂ１，Ｂ２のうちいずれか１つを選択する。
【０１１８】
ビット線ドライバ２０７は、制御部２０３から「記憶電圧印加」を指示する制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線に記憶電圧Ｖ２WRITEを印加する。また、ビット線ドライバ２０７は、制御部２０３から「再生電圧印加」を指示する制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されなかったビット線に再生電圧Ｖ２READを印加した後、ビット線Ｂ１，Ｂ２を流れる電流の電流値を示す信号ＩREADを制御部２０３に出力する。また、ビット線ドライバ２０７は、制御部２０３から「リセット電圧印加」を指示する制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線にリセット電圧Ｖ２RESETを印加する。
【０１１９】
なお、記憶電圧Ｖ１WRITEは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、記憶電圧Ｖ２WRITEは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。ここでは、記憶電圧Ｖ１WRITEと記憶電圧Ｖ２WRITEとの電位差は「３Ｖ」である。
【０１２０】
また、再生電圧Ｖ１READ，Ｖ２READは、例えば、電圧値が「＋０．５Ｖ」を示す電圧である。ここでは、再生電圧Ｖ１READ，Ｖ２READは、互いに等しい電圧である。
【０１２１】
また、リセット電圧Ｖ１RESETは、例えば、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧であり、リセット電圧Ｖ２RESETは、例えば、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。ここでは、リセット電圧Ｖ１RESETとリセット電圧Ｖ２RESETとの電位差は「３Ｖ」である。
【０１２２】
＜動作＞
次に、図１１に示したメモリ装置２００による動作について説明する。この装置２００による動作には、メモリセルに入力データＤｉｎを書き込む記憶モードと、メモリセルに書き込まれた情報をリセットするリセットモードと、メモリセルに書き込まれた情報を出力データＤｏｕｔとして出力（再生）する再生モードとが存在する。なお、メモリセルＭＣ２１１〜ＭＣ２２２は、高抵抗状態に初期化されているものとする。また、アドレス信号ＡＤＤＲＥＳＳは、メモリセルＭＣ２１１のアドレスを示すものとする。
【０１２３】
〔記憶モード〕
まず、記憶モードにおける動作について説明する。
【０１２４】
制御部２０３は、入力データＤｉｎが「１」を示す場合、「記憶電圧印加」を示す制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。また、制御部２０３は、入力データＤｉｎが「０」を示す場合、制御信号ＣＯＮＴを出力しない。
【０１２５】
次に、ビット線ドライバ２０７は、制御部２０３から「記憶電圧印加」を示す制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線Ｂ１に記憶電圧Ｖ２WRITEを印加し、他のビット線Ｂ２（選択されなかったビット線）をグランドに落とす。
【０１２６】
一方、ワード線ドライバ２０５は、制御部２０３から「記憶電圧印加」を示す制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線Ｗ１に記憶電圧Ｖ１WRITEを印加し、他のワード線Ｗ２（選択されなかったワード線）をグランドに落とす。
【０１２７】
メモリセルＭＣ２１１では、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））が印加されたことになるので、メモリセルＭＣ２１１の抵抗値は低抵抗状態になる。
【０１２８】
メモリセルＭＣ２１２では、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））が印加されたことになるが、その電圧値が所定のレベル（ここでは、「−３Ｖ」）に達していないのでメモリセルＭＣ２１２の抵抗状態は変化しない。
【０１２９】
メモリセルＭＣ２２１では、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））が印加されたことになるが、その電圧値が所定のレベル（ここでは、「＋３Ｖ」）に達していないのでメモリセルＭＣ２２１の抵抗状態は変化しない。
【０１３０】
メモリセルＭＣ２２２では、メモリセルＭＣ２２２の両端の電位差は「０Ｖ」であるので、メモリセルＭＣ２２２の抵抗状態は変化しない。
【０１３１】
このように、メモリセルＭＣ２１１の抵抗状態だけが「低抵抗状態」に変化するので、メモリセルＭＣ２１１に「１」を示す１ビットデータが書き込まれたことになる。
【０１３２】
次に、メモリセルＭＣ２１１への書き込みが完了すると、アドレスバッファ２０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力されて、上述の記憶モードにおける動作が繰り返される。
【０１３３】
〔再生モード〕
次に、再生モードにおける動作について説明する。
【０１３４】
制御部２０３は、電気素子から情報を再生して読み取るための再生電圧の極性を決定し、「再生電圧印加」を指示する制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。
【０１３５】
次に、ビット線ドライバ２０７は、制御部２０３から「再生電圧印加」を示す制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されなかったビット線Ｂ２に再生電圧Ｖ２READを印加し、他のビット線Ｂ１（選択されたビット線）をグランドに落とす。
【０１３６】
一方、ワード線ドライバ２０５は、制御部２０３から「再生電圧印加」を示す制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線Ｗ１に再生電圧Ｖ１READを印加し、他のワード線Ｗ２（選択されなかったワード線）をグランドに落とす。
【０１３７】
メモリセルＭＣ２１１では、測定電圧（＋極性）が印加されたことになるので、メモリセルＭＣ２１１の抵抗値に応じた電流値を有する電流がメモリセルＭＣ２１１に流れ、その電流がビット線Ｂ１に流出する。
【０１３８】
メモリセルＭＣ２１２の両端の電位差は「０Ｖ」であるので、メモリセルＭＣ２１２には電流が流れない。また、メモリセルＭＣ２１２においてビット線Ｂ１からワード線Ｗ２へ向かう方向は「逆方向」であるので、ビット線Ｂ１を流れる電流がワード線Ｗ２に流れ込むことはない。
【０１３９】
メモリセルＭＣ２２１の両端の電位差は「０Ｖ」になるので、メモリセルＭＣ２２１には電流が流れない。
【０１４０】
メモリセルＭＣ２２２では、測定電圧（−極性）が印加されたことになるので、メモリセルＭＣ２２２には電流が流れない。
【０１４１】
次に、ビット線ドライバ２０７は、ビット線Ｂ１，Ｂ２を流れる電流の電流値を測定し、その測定値を示す信号ＩREADを制御部２０３に出力する。次に、制御部２０３は、その信号ＩREADに示された電流値に応じた出力データＤｏｕｔを外部に出力する。例えば、低抵抗状態のときに流れる電流の電流値であるならば、制御部２０３は、「１」を示す出力データＤｏｕｔを出力する。
【０１４２】
このように、メモリセルＭＣ２１１にのみ電流が流れ、その電流がビット線Ｂ１に流出するので、メモリセルＭＣ２１１から１ビットデータを読み出したことになる。
【０１４３】
次に、メモリセルＭＣ２１１からの読み出しが完了すると、アドレスバッファ２０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力されて、上述の再生モードにおける動作が繰り返される。
【０１４４】
〔リセットモード〕
次に、リセットモードにおける動作について説明する。
【０１４５】
まず、制御部２０３は、再生モードにおける処理を行うことによってメモリセルＭＣ２１１の記憶状態を調べる。
【０１４６】
次に、制御部２０３は、メモリセルＭＣ２１１が「１」を示すビットデータを記憶していると判断すると（メモリセルＭＣ２１１が低抵抗状態であると判断すると）、「リセット電圧印加」を示す制御信号ＣＯＮＴをワード線ドライバ２０５およびビット線ドライバ２０７に出力する。また、制御部２０３は、メモリセルＮＣ２１１が「０」を示すビットデータを記憶している場合（メモリセルＭＣ２１１が高抵抗状態である場合）には、制御信号ＣＯＮＴを出力しない。
【０１４７】
次に、ビット線ドライバ２０７は、制御部２０３から「リセット電圧印加」を示す制御信号ＣＯＮＴを受けると、列デコーダ２０６によって選択されたビット線Ｂ１にリセット電圧Ｖ２RESETを印加し、他のビット線Ｂ２（選択されなかったビット線）をグランドに落とす。
【０１４８】
一方、ワード線ドライバ２０５は、制御部２０３から「リセット電圧印加」を示す制御信号ＣＯＮＴを受けると、行デコーダ２０４によって選択されたワード線Ｗ１にリセット電圧Ｖ１RESETを印加し、他のワード線Ｗ２（選択されなかったワード線）をグランドに落とす。
【０１４９】
メモリセルＭＣ２１１では、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））が印加されたことになるので、メモリセルＭＣ２１１の抵抗値は高抵抗状態になる。
【０１５０】
メモリセルＭＣ２１２では、電圧値が「＋１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（＋極性））が印加されたことになるが、電圧値が所定のレベル（ここでは、「＋３Ｖ」）に達していないのでメモリセルＭＣ２１２の抵抗状態は変化しない。
【０１５１】
メモリセルＭＣ２２１では、電圧値が「−１．５Ｖ」でありパルス幅が「５０nsec」であるパルス電圧（パルス電圧（−極性））が印加されたことになるが、電圧値が所定のレベル（ここでは、「−３Ｖ」）に達していないのでメモリセルＭＣ２２１の抵抗状態は変化しない。
【０１５２】
メモリセルＭＣ２２２では、メモリセルＭＣ２２２の両端の電位差は「０Ｖ」であるので、メモリセルＭＣ２２２の抵抗状態は変化しない。
【０１５３】
このように、メモリセルＭＣ２１１の抵抗状態だけが「高抵抗状態」に変化するので、メモリセルＭＣ２１１に記憶された１ビットデータをリセットしたことになる。
【０１５４】
次に、メモリセルＭＣ２１１のリセットが完了すると、アドレスバッファ２０２に新たなアドレス信号ＡＤＤＲＥＳＳが入力されて、上述のリセットモードにおける動作が繰り返される。
【０１５５】
＜効果＞
以上のように、電気素子（メモリセル）が「ダイオード特性」を有しているので、あるワード線から別のワード線に電流が流れることはない。このように、ダイオード素子を別に設けることなく、メモリ装置を構成することができるので、製造プロセスを簡単にすることができる。
【０１５６】
また、情報を記憶したい電気素子には所定のパルス電圧が印加されるが、他の電気素子には所定のパルス電圧が印加されない。これにより、情報を記憶したい電気素子の抵抗状態のみを変化させることができる。つまり、任意の電気素子を選択して、その選択した電気素子に情報を記憶することができる。
【０１５７】
また、情報を読み出したい電気素子では順方向に電流が流れるが、他の電気素子では順方向に電流が流れない。これにより、情報を読み出したい電気素子に流れる電流のみを読み取ることができる。つまり、任意の電気素子を選択して、その選択した電気素子に記憶された情報を読み出すことができる。
【０１５８】
なお、図１１では、メモリセルが４つしか存在しないがこれに限らず、５つ以上のメモリセルをマトリックス状に配置することも可能である。
【０１５９】
（第３の実施形態）
＜構成＞
この発明の第３の実施形態による半導体集積回路（Embedded-RAM）３００の構成を図１２に示す。この回路３００は、図１１に示したメモリ装置２００と、論理回路３０１とを備え、１つの半導体チップ上に形成される。図１１に示したメモリ装置２００は、データＲＡＭとして使用される。論理回路３０１は、所定の演算（例えば、音声データ・画像データの符号化／復号化）を行う回路であり、その演算の際に、メモリ装置２００を利用する。論理回路３０１は、メモリ装置２００にアドレス信号ＡＤＤＲＥＳＳおよびモード選択信号ＭＯＤＥを制御して、メモリ装置２００へのデータの書き込み／読み出しを行う。
【０１６０】
＜動作＞
次に、図１２に示した半導体集積回路（Embedded-RAM）３００による動作について説明する。この回路３００による動作には、メモリ装置２００に所定のデータ（ビットデータ）を書き込む書込処理と、メモリ装置２００に書き込んだデータを読み出す読出処理と、メモリ装置２００に書き込んだデータをリセットするリセット処理とが存在する。
【０１６１】
〔書込処理〕
まず、書込処理について説明する。
【０１６２】
論理回路３０１は、メモリ装置２００に所定のデータ（例えば、符号化動画像データ等）を書き込むために、「記憶モード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。
【０１６３】
次に、論理回路３０１は、その所定のデータを書き込むメモリセルを選択するために、アドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０１６４】
次に、論理回路３０１は、その所定のデータを１ビットずつ１ビットデータＤｉｎとしてメモリ装置２００の制御部２０３に出力する。
【０１６５】
次に、メモリ装置２００では、第２の実施形態の記憶モードと同様の動作が行われる。これにより、メモリ装置２００にその所定のデータが１ビットずつ書き込まれる。
【０１６６】
〔読出処理〕
次に、読出処理について説明する。
【０１６７】
論理回路３０１は、メモリ装置２００に書き込んだデータを読み出すために、「再生モード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。
【０１６８】
次に、論理回路３０１は、書き込まれたデータを読み出すメモリセルを選択するために、アドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０１６９】
次に、メモリ装置２００では、第２の実施形態の再生モードと同様の動作が行われる。これにより、メモリ装置２００に記憶されたデータが１ビットずつ出力データＤｏｕｔとして読み出される。
【０１７０】
〔リセット処理〕
次に、リセット処理について説明する。
【０１７１】
論理回路３０１は、メモリ装置２００に記憶されたデータをリセットすために、「リセットモード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。
【０１７２】
次に、論理回路３０１は、メモリ装置２００に記憶されたデータをリセットするメモリセルを選択するために、アドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０１７３】
次に、メモリ装置２００では、第２の実施形態のリセットモードと同様の動作が行われる。これにより、メモリ装置２００に記憶されたデータが１ビットずつリセットされる。
【０１７４】
＜効果＞
以上のように、メモリ装置２００に大量の情報を高速に記憶することが可能となる。
【０１７５】
（第４の実施形態）
＜構成＞
この発明の第４の実施形態による半導体集積回路（reconfigurable ＬＳＩ）４００の構成を図１３に示す。この回路４００は、図１１に示したメモリ装置２００と、プロセッサ４０１と、インターフェイス４０２を備え、１つの半導体チップ上に形成される。図１１に示したメモリ装置２００は、プログラムＲＯＭとして使用され、プロセッサ４０１の動作に必要なプログラムを記憶する。プロセッサ４０１は、メモリ装置２００に記憶されたプログラムに従って動作し、メモリ装置２００およびインターフェイス４０２を制御する。インターフェイス４０２は、外部から入力されたプログラムをメモリ装置２００に順次出力する。
【０１７６】
＜動作＞
次に、図１３に示した半導体集積回路（reconfigurable ＬＳＩ）４００による動作について説明する。この回路４００による動作には、記憶されたプログラムに従って動作するプログラム実行処理と、メモリ装置２００に記憶されたプログラムを別の新たなプログラムに書き換えるプログラム書換処理とが存在する。
【０１７７】
〔プログラム実行処理〕
まず、プログラム実行処理について説明する。
【０１７８】
プロセッサ４０１は、メモリ装置２００に記憶されたプログラムを読み出すために、「再生モード」を示すモード選択信号ＭＯＤＥをメモリ回路２００の制御部２０３に出力する。制御部２０３は、上記の方法によって電気素子から情報を再生して読み取るための再生電圧の極性を決定する。
【０１７９】
次に、プロセッサ４０１は、その必要なプログラムが書き込まれたメモリセルを示すアドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０１８０】
次に、メモリ装置２００では、第２の実施形態の再生モードと同様の動作が行われる。これにより、メモリ装置２００に記憶されたプログラムが出力データＤｏｕｔとして１ビットずつ読み出される。
【０１８１】
次に、プロセッサ４０１は、読み出したプログラムに従って、所定の演算を行う。
【０１８２】
〔プログラム書換処理〕
次に、プログラム書換処理について説明する。
【０１８３】
プロセッサ４０１は、メモリ装置２００に記憶されたプログラム（書換対象となるプログラム）を消去するために、「リセットモード」を示すモード選択信号ＭＯＤＥをメモリ装置２００の制御部２０３に出力する。
【０１８４】
次に、プロセッサ４０１は、書換対象となるプログラムを記憶するメモリセルの位置を示すアドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０１８５】
次に、メモリ装置２００では、第２の実施形態のリセットモードと同様の動作が行われる。これにより、メモリセルに記憶されたプログラムが１ビットずつリセットされる。
【０１８６】
次に、プロセッサ４０１は、メモリセルのリセットが完了すると、新たなプログラムを書き込むために、「記憶モード」を示すモード選択信号ＭＯＤＥをメモリ装置２００の制御部２０３に出力する。
【０１８７】
次に、プロセッサ４０１は、新たなプログラムを記憶すべきメモリセルの位置を示すアドレス信号ＡＤＤＲＥＳＳをメモリ装置２００のアドレスバッファ２０２に順次出力する。これにより、メモリ装置２００では、アドレス信号ＡＤＤＲＥＳＳに応じたメモリセルが順次選択される。
【０１８８】
次に、プロセッサ４０１は、外部からインターフェイス４０２を介して１ビットずつメモリ装置２００の制御部２０３に出力する。メモリ装置２００では、第２の実施形態の記憶モードと同様の処理が行われる。これにより、新たなプログラムがメモリ装置２００に１ビットずつ記憶される。
【０１８９】
このように、メモリ装置２００は書き換え可能な不揮発性メモリであるため、記憶するプログラムの内容を書き換えることが可能である。つまり、プロセッサ５０１において実現される機能を代えることができる。また、複数のプログラムをメモリ装置２００に記憶しておき、読み出すプログラムに応じてプロセッサ４０１で実現される機能を代えることもできる。
【０１９０】
＜効果＞
以上のように、１つのＬＳＩで異なる機能を実現することが可能（いわゆるre-configurable）となる。
【０１９１】
（第５の実施形態）
＜構造＞
この発明の第５の実施形態によるメモリ装置５００の構造を図１４に示す。このメモリ装置５００では、基板５０１上に下部電極５０２が形成され、下部電極５０２上に状態変化材料５０３およびコンタクトプラグ５０４が形成され、状態変化材料５０３上に上部電極５０５−１，５０５−２が形成されている。ここでは、下部電極５０２としてPt（仕事関数：５．７eV）を用い、上部電極５０５−１，５０５−２としてAg（仕事関数：４．３eV）を用い、状態変化材料５０３としてCuFe2O4（膜厚：０．１μｍ）を用いている。また、コンタクトプラグ５０４にはAlを用いている。
【０１９２】
＜状態変化材料＞
ここで、図１４に示した上部電極５０５−１と下部電極５０２との間に所定のパルス電圧を印加すると、状態変化材料５０３のうち上部電極の直下に存在する領域（状態変化領域５０３α）の抵抗値が変化する。また、図１４に示した上部電極５０５−２と下部電極５０２との間に所定のパルス電圧を印加すると、状態変化材料５０３のうち上部電極５０５−２の直下に存在する領域（状態変化領域５０３β）の抵抗値が変化する。
【０１９３】
また、図１４に示した上部電極５０５−１と下部電極５０２との間に測定電圧（＋極性）を印加すると、コンタクトプラグ５０４からは、状態変化領域５０３αの抵抗値に応じた電流値を有する電流が流れる。また、図１４に示した上部電極５０５−１と下部電極５０２との間に測定電圧（−極性）を印加しても、電流は流れない。同様に、図１４に示した上部電極５０５−２と下部電極５０２との間に測定電圧（＋極性）を印加すると、コンタクトプラグ５０４からは、状態変化領域５０３βの抵抗値に応じた電流値を有する電流が流れる。また、図１４に示した上部電極５０５−２と下部電極５０２との間に測定電圧（−極性）を印加しても、電流は流れない。
【０１９４】
＜等価回路＞
図１４に示したメモリ装置５００の等価回路を図１５に示す。図１５では、ワード線Ｗ１は上部電極５０５−１に対応し、ワード線Ｗ２は上部電極５０５−２に対応し、下部電極５０２およびコンタクトプラグ５０４はビット線Ｂ１に対応する。また、メモリセルＭＣ５１１は状態変化領域５０３αに対応し、メモリセルＭＣ５１２は状態変化領域５０３βに対応する。
【０１９５】
＜動作＞
次に、図１４に示したメモリ装置５００による動作について、図１５に示した等価回路を用いて説明する。図１４に示したメモリ装置５００よる動作には、メモリセルに１ビットデータを記憶する記憶モードと、メモリセルに記憶された１ビットデータをリセットするリセットモードと、メモリセルに記憶された１ビットデータを再生する再生モードとが存在する。
【０１９６】
〔記憶モード〕
まず、ビット線Ｂ１（下部電極５０２およびコンタクトプラグ５０４）およびワード線Ｗ２（上部電極５０５−２）をグランドに落とし、ワード線Ｗ１（上部電極５０５−１）に記憶電圧を印加する。記憶電圧は、例えば、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。これにより、メモリセルＭＣ５１１（状態変化領域５０３α）の抵抗状態が「高抵抗状態」から「低抵抗状態」に変化する。
【０１９７】
〔リセット〕
次に、ビット線Ｂ１およびワード線Ｗ２をグランドに落とし、ワード線Ｗ１にリセット電圧を印加する。リセット電圧は、例えば、電圧値が「−３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧である。これにより、メモリセルＭＣ５１１の抵抗状態が「低抵抗状態」から「高抵抗状態」に変化する。
【０１９８】
〔再生〕
次に、ビット線Ｂ１およびワード線Ｗ２をグランドに落とし、ワード線Ｗ１に再生電圧を印加する。再生電圧は、例えば、電圧値が「＋０．５Ｖ」を示す電圧である。これにより、メモリセルＭＣ５１１の抵抗状態に応じた電流がビット線Ｂ１から流出する。一方、メモリセルＭＣ５１２においてビット線Ｂ１からワード線Ｗ２へ向かう方向は「逆方向」であるので、ビット線Ｂ１からワード線Ｗ２（上部電極５０５−１から下部電極５０２を介して上部電極５０５−２）へは電流は流れない。
【０１９９】
＜効果＞
以上のように、状態変化材料が「ダイオード特性」を有しているので、特別にダイオードを形成することなく電流の向きを規定することができる。さらに状態変化材料が「可変抵抗特性」を有しているので、例えば、１Ｒ１Ｄ型不揮発性記憶装置として利用することができる。このように利用した場合、従来の１Ｒ１Ｄ型不揮発性記憶装置の構成と比較すると、ダイオードを形成する必要がないので、製造プロセスを簡単にすることができる。
【０２００】
また、ダイオードが形成されていないので、状態変化材料に印加するパルス電圧の極性が制限されない。よって、状態変化材料に「＋」，「−」の両方の極性のパルス電圧を印加することができる。このようなパルス印加方法（パルス電圧の極性によって抵抗値を変化させる方法）では、従来のパルス印加方法（パルス電圧のパルス幅を調整することによって可変抵抗材料の抵抗値を変化させる方法）と比較すると、印加するパルス電圧のパルス幅が短い（本実施形態では、５０nsec）。つまり、記憶／リセットに要する時間を短縮することができる。
【０２０１】
なお、本実施形態では、制御部が電気素子の再生のたびに再生電圧の極性を決定しても良いし、一度決定した再生電圧の極性をメモリーに記憶しておき、電気素子の再生のたびに再生電圧の極性を決定することを省いても良い。
【０２０２】
なお、本実施形態では、上部電極５０５−１，５０５−２の仕事関数と下部電極５０２の仕事関数とが互いに異なる場合について説明したが、実施例２において説明したように、状態変化材料５０３の結晶性が不均一である場合も同様の効果を得ることができることは言うまでもない。
【０２０３】
なお、本実施形態では、下部電極５０２が上部電極５０５−１（５０５−２）に対して「＋」になるパルス電圧を印加すると状態変化領域５０３α（５０３β）の抵抗状態が「低抵抗状態」に変化し、かつ、上部電極５０５−１（５０５−２）から下部電極５０２へ向かう方向を「順方向」とする状態変化材料について説明したが、実施例１，実施例２で説明したように、下部電極５０２が上部電極５０５−１（５０５−２）に対して「−」になるパルス電圧を印加すると状態変化領域５０３α（５０３β）の抵抗状態が「低抵抗状態」に変化し、かつ、上部電極５０５−１（５０５−２）から下部電極５０２へ向かう方向を「逆方向」とする状態変化材料も存在する（例えば、実施例１の「試料（Ａ’）等」）。状態変化材料５０３がこのような特性を示す場合、図１４に示したメモリ装置５００の等価回路は図１６のようになる。また、この場合、記憶モードでは電圧値が「−３Ｖ」でありパルス幅が「５０nsec」である記憶電圧をワード線Ｗ１に印加し、リセットモードでは電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるリセット電圧をワード線Ｗ１に印加し、再生モードでは電圧値が「−０．５Ｖ」を示す再生電圧をワード線Ｗ１に印加すれば、同様の効果を得ることができる。
【０２０４】
また、本実施形態では、上部電極が２つ形成されている例について説明したが、上部電極が３つ以上形成されている場合も同様の効果を得ることが可能である
以上の説明において、この電気素子の抵抗状態を変化させるためには、印加するパルス電圧が所定の条件を満たせば良い。よって、記憶時／リセット時にその条件を満たすパルス電圧が電気素子に印加されるようにし、再生時にはその条件を満たさない電圧が電気素子に印加されるようにすれば、同様の効果を得ることができる。つまり、電圧値が「＋３Ｖ」でありパルス幅が「５０nsec」であるパルス電圧を印加すると電気素子の抵抗状態が「高抵抗状態」から「低抵抗状態」に変化する例について説明したが、このパルス電圧の電圧値およびパルス幅が他の数値であっても同様の効果を得ることは可能である。
【０２０５】
また、実施例の説明において、抵抗変化を規格化した値（Ｒ／Ｒ０）は、必ずしも図中の値と同一の値になるとは限らない。
【産業上の利用可能性】
【０２０６】
本発明にかかる電気素子は、低電力、高速書き込み・消去、大容量化が可能である次世代の不揮発性メモリ等として有用である。
【図面の簡単な説明】
【０２０７】
【図１】電気素子の基本構成を示す図
【図２】印加するパルス電圧を示す波形図
【図３】（Ａ）電気素子に一方の極性を示すパルス電圧を印加したときの抵抗値の変化を示す図（Ｂ）電気素子に他方の極性を示すパルス電圧を印加したときの抵抗値の変化を示す図
【図４】（Ａ）電気素子に一方の極性を示すパルス電圧を印加した後の電流−電圧特性を示す図（Ｂ）電気素子に他方の極性を示すパルス電圧を印加した後の電流−電圧特性を示す図
【図５】（Ａ）電気素子に一方の極性を示すパルス電圧を印加した後の電流−電圧特性を示す図（Ｂ）電気素子に他方の極性を示すパルス電圧を印加した後の電流−電圧特性を示す図
【図６】（Ａ）電気素子に一方の極性を示すパルス電圧を印加したときの抵抗値の変化を示す図（Ｂ）電気素子に他方の極性を示すパルス電圧を印加したときの抵抗値の変化を示す図
【図７】電気素子の再生電圧極性を決定するための手順を示すフローチャート
【図８】電気素子の再生電圧極性を決定するための手順を示すフローチャート
【図９】電気素子の再生電圧極性を決定するための手順を示すフローチャート
【図１０】電気素子の回路記号を示す図
【図１１】この発明の第２の実施形態によるメモリ装置の全体構成を示す図
【図１２】この発明の第３の実施形態による半導体集積回路の全体構成を示す図
【図１３】この発明の第４の実施形態による半導体集積回路の全体構成を示す図
【図１４】この発明の第５の実施形態によるメモリ装置の構造を示す図
【図１５】図１４に示したメモリ装置の等価回路を示す図
【図１６】図１４に示したメモリ装置の等価回路を示す図
【図１７】従来のメモリ装置の構造を示す図
【図１８】図１７に示したメモリ装置の等価回路を示す図
【符号の説明】
【０２０８】
１    上部電極
２    状態変化材料
３    下部電極
４    基板
５    電源
１０１−１，１０１−２    端子
１０２    電気素子
２００，５００    メモリ装置
２０１    メモリアレイ
２０２    アドレスバッファ
２０３    制御部
２０４    行デコーダ
２０５    ワード線ドライバ
２０６    列デコーダ
２０７    ビット線ドライバ
ＭＣ２１１，ＭＣ２１２，ＭＣ２２１，ＭＣ２２２，ＭＣ５１１，ＭＣ５１２    メモリセル
Ｗ１，Ｗ２    ワード線
Ｂ１，Ｂ２    ビット線
３００    半導体集積回路
３０１    論理回路
４００    半導体集積回路
４０１    プロセッサ
４０２    インターフェイス
５０１    基板
５０２    下部電極
５０３    状態変化材料
５０３α，５０３β    状態変化領域
５０４    コンタクトプラグ
５０５−１，５０５−２    上部電極
【図１】
2007193878.tif 000003
【図２】
2007193878.tif 000004
【図３】
2007193878.tif 000005
【図４】
2007193878.tif 000006
【図５】
2007193878.tif 000007
【図６】
2007193878.tif 000008
【図７】
2007193878.tif 000009
【図８】
2007193878.tif 000010
【図９】
2007193878.tif 000011
【図１０】
2007193878.tif 000012
【図１１】
2007193878.tif 000013
【図１２】
2007193878.tif 000014
【図１３】
2007193878.tif 000015
【図１４】
2007193878.tif 000016
【図１５】
2007193878.tif 000017
【図１６】
2007193878.tif 000018
【図１７】
2007193878.tif 000019
【図１８】
2007193878.tif 000020