(57)【要約】【課題】  窒化物半導体装置の製造工程において、エッチングダメージの無い、加工精度の優れたリセス構造を形成し、高機能窒化物半導体装置が得られる製造方法を提供する。【解決手段】  基板１上にＧａＮまたはＡｌzＧａ1-zＮ（０＜ｚ≦１）からなる窒化物半導体層３、４を成長し、その窒化物半導体層の表面にリセス７ａを形成する場合に、窒化物半導体層のリセスを形成する部分のみを酸化させて酸化物層を形成し、その後に酸化物層を還元することにより、酸化物層の部分を除去してリセス７ａを形成する。【選択図】        図６
2007329154.tif 000002
【特許請求の範囲】
【請求項１】
基板上にＧａＮまたはＡｌzＧａ1-zＮ（０＜ｚ≦１）からなる窒化物半導体層を成長させ、該窒化物半導体層の表面にリセスを形成する窒化物半導体装置の製造方法であって、該窒化物半導体層の表面に耐酸化機能を有する膜を形成する工程と、
該耐酸化機能を有する膜をパターニングし、前記リセス形成予定領域の前記窒化物半導体層表面を部分的に露出させる工程と、
該露出した窒化物半導体層表面を酸化することにより酸化物層を形成する工程と、
前記酸化物層が形成された窒化物半導体層を、水素を含む雰囲気ガス中で加熱することにより、前記酸化物層を還元して除去し、リセスを形成する工程と、
を有することを特徴とする窒化物半導体装置の製造方法。
【請求項２】
前記基板上に成長する窒化物半導体層が、ＧａＮ層と、ＡｌzＧａ1-zＮ層と、組成比ｚの異なるＡｌzＧａ1-zＮ層の少なくとも２層以上が所望の組合せで積層される半導体積層部を有し、該半導体積層部の表面側の１層または２層以上に前記酸化物層を形成し、該酸化物層を還元して除去し、前記リセスを形成することを特徴とする請求項１記載の窒化物半導体装置の製造方法。
【請求項３】
前記酸化物層が形成された窒化物半導体層を、水素を含む雰囲気ガス中で加熱して前記酸化物層を除去する工程を、窒化物半導体層を堆積する成長装置内で行い、前記リセスの形成後引き続き該成長装置内で単層または多層の窒化物半導体層を堆積することを特徴とする請求項１または２のいずれか１項に記載の窒化物半導体装置の製造方法。
【請求項４】
前記酸化物層を除去して形成されるリセスの表面または該リセス上に積層された窒化物半導体層の表面にショットキー接触する電極を形成することを特徴とする請求項１ないし３のいずれか１項に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、III−Ｖ族窒化物半導体装置の製造方法に関し、とくにその高機能化を目的
としたリセス構造を制御性良く形成することができる窒化物半導体装置の製造方法に関する。
【背景技術】
【０００２】
III−Ｖ族窒化物半導体、すなわち窒化ガリウム（ＧａＮ）、窒化アルミニウム（Ａｌ
Ｎ）および窒化インジウム（ＩｎＮ）などの一般式がＡｌxＧａ1-x-yＩｎyＮ（０≦ｘ≦
１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される混晶物は、広いバンドギャップと直接遷移型のバンド構造とを有し、その特長を活かして、短波長光学素子への応用が実用化されている。一方、III−Ｖ族窒化物半導体の有する高い破壊電界強度、飽和電子速度という特
長を活かして、高速高出力電子デバイスへの応用も精力的に検討されている。
【０００３】
特に、半絶縁性基板上にエピタキシャル成長して積層したＡｌzＧａ1-zＮ（０＜ｚ≦１：以下、単純にＡｌＧａＮともいう）層とＧａＮ層との界面に形成される二次元電子ガス（２Dimensional Electron Gas：以下、２ＤＥＧと呼ぶ）を利用したヘテロ接合電界効果トランジスタ（Hetero-junction Field Effect Transistor：以下、ＨＦＥＴと呼ぶ）は
、高出力デバイスや高周波デバイスとして開発が進められている。このＨＦＥＴは、キャリア供給層（Ｎ型ＡｌＧａＮ障壁層）からの電子の供給に加え、III−Ｖ族窒化物半導体
の結晶構造（ウルツ構造）に起因する大きな自発分極およびピエゾ分極により、１０13ｃｍ-2を超える２ＤＥＧ密度が実現されている。これは、従来のＡｌＧａＡｓ／ＧａＡｓ系ＦＥＴと比べて１桁程度大きい。このため、III−Ｖ族窒化物半導体ＨＦＥＴは、ＧａＡ
ｓ系ＨＦＥＴに比べて高いドレイン電流密度が期待され、実際に最大ドレイン電流が１Ａ／ｍｍを超える素子が報告されている（非特許文献１参照）。このように、高耐圧、かつ、高電流密度を示す電気的特性を期待できることから、ＨＦＥＴを中心とするIII−Ｖ族
窒化物半導体からなる電子デバイスは、高周波素子として、また、従来よりも小さい設計寸法で大電力を扱える素子として応用が検討されている。
【０００４】
上記のように、III−Ｖ族窒化物半導体からなる電子デバイスは、高周波、高出力また
は大電力素子として有望ではあるが、さらなる高機能化が望まれている。具体的には、相互コンダクタンス増大化、低オン抵抗化、高耐圧化、電界集中緩和、高周波化などが挙げられる。これらの高機能化を実現するためには、多くの場合それら特性間にトレードオフ関係が存在し、あらゆる特性の高機能化を同時に実現することは困難である。このような状況を解決するために単純な素子の基本構造を発展させる工夫が行われている。それら工夫の有力な手段としてリセス構造が知られている。従来のＧａＡｓ系素子においても採用されてきたリセス構造であるが、III−Ｖ族窒化物半導体においても有用性は同様である
。
【非特許文献１】安藤祐二、岡本康宏、宮本広信、中山達峰、井上隆、葛原正明著「高耐圧ＡｌＧａＮ／ＧａＮヘテロ接合ＦＥＴの評価」、信学技法ＥＤ２００２−２１４、ＣＰＭ２００２−１０５（２００２−１０）、pp.２９−３４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、窒化物半導体装置の製造方法においてリセス構造を形成する場合、以下に示す問題がある。すなわち、まず第１に、その要求加工精度が問題となる。ＡｌＧａＮ／ＧａＮ系のＨＦＥＴを例にとれば、典型的な寸法としてＡｌＧａＮ層の厚さは２０ｎｍ程度であり、素子性能向上のためには少なくとも１桁小さい加工精度、すなわち２ｎｍの
加工精度が要求される。ドライエッチングおよびウェットエッチングのいずれのエッチング方法においても、エッチングストップ層を用いることのできない単一材料をこのような加工精度で、精度よく加工することは困難である。そのため、基板面内、半導体層間、製造ロット間でこの加工精度を維持することは不可能に近いというのが現状である。
【０００６】
第２に、窒化物半導体の化学的安定性に起因するウェットエッチングの困難さが挙げられる。そのため、リセス形成にはドライエッチングが主として用いられている。ドライエッチングでは形状加工そのものは可能であるが、エッチングダメージの問題を避けられない。実際にドライエッチングによりリセスを形成すると、素子のリーク電流の増大や界面準位の発生による素子動作の不安定性などに代表されるエッチングダメージに起因する様々な問題が起こる。
【０００７】
本発明は、このような状況に鑑み、窒化物半導体装置の製造工程において、エッチングダメージの無い、加工精度の優れたリセス構造を形成する製造方法を提供し、高機能窒化物半導体装置を実現することを目的とする。
【課題を解決するための手段】
【０００８】
本発明による窒化物半導体装置の製造方法は、基板上にＧａＮまたはＡｌzＧａ1-zＮ（０＜ｚ≦１）からなる窒化物半導体層を成長させ、該窒化物半導体層の表面にリセスを形成する窒化物半導体装置の製造方法であって、該窒化物半導体層の表面に耐酸化機能を有する膜を形成する工程と、該耐酸化機能を有する膜をパターニングし、前記リセス形成予定領域の前記窒化物半導体層表面を部分的に露出させる工程と、該露出した窒化物半導体層表面を酸化することにより酸化物層を形成する工程と、前記酸化物層が形成された窒化物半導体層を、水素を含む雰囲気ガス中で加熱することにより、前記酸化物層を還元して除去し、リセスを形成する工程とを有することを特徴とする。
【０００９】
具体的には、前記基板上に成長する窒化物半導体層が、ＧａＮ層と、ＡｌzＧａ1-zＮ層と、組成比ｚの異なるＡｌzＧａ1-zＮ層の少なくとも２層以上が所望の組合せで積層した半導体積層部を有し、該半導体積層部の表面側の１層または２層以上に前記酸化物層を形成し、該酸化物層を還元して除去し、前記リセスを形成することができる。
【００１０】
ここに、所望の組合せとは、トランジスタなど半導体装置の所望の特性に合せて、たとえばＧａＮ層上にＡｌＧａＮ層を積層したり、ＧａＮ層上にＡｌＧａＮ層とさらにＧａＮ層を積層したり、組成比ｚの異なるＡｌzＧａ1-zＮ層を積層したりするなど、同じ組成の層を他の組成の層を介して積層する場合も含む。また、リセスの形成は、表面の１層のみならず２層以上の任意の上層に形成することができ、また、層の厚さ全体ではなく、その層の厚さの途中までの深さで形成することもできる。これら積層する半導体層の組合せとリセスの深さの組合せにより所望の特性のデバイスを形成することができる。
【００１１】
前記酸化物層が形成された窒化物半導体層を、水素を含む雰囲気ガス中で加熱して前記酸化物層を除去する工程を、窒化物半導体層を堆積する成長装置内で行い、前記リセスの形成後引き続き該成長装置内で単層または多層の窒化物半導体層を堆積することにより、リセス形成に続く半導体層の成長を連続して行うことができ、ショットキーバリアハイトの調整など、特性の向上を可能としながら、リセス表面への不純物の付着などを招くことなく高特性のデバイスを製造することができる。
【００１２】
前記酸化物層を除去して形成されるリセスの表面または該リセス上に積層された窒化物半導体層の表面にショットキー接触する電極を形成することにより、ショットキー特性の優れたデバイスを得ることができる。
【発明の効果】
【００１３】
本発明の窒化物半導体装置の製造方法によれば、ウェットエッチングが難しく、ドライエッチングではエッチングダメージが生じてデバイス特性を低下させてしまう窒化物半導体に、そのような問題を発生させることなく、非常に正確な寸法でリセスを形成することができる。すなわち、窒化物半導体層のリセス形成予定領域を酸化させて、その酸化物層を還元により除去しているため、酸化の条件を制御することにより酸化物層の深さを非常に精度良く制御することができ、非常に高加工精度のリセスの形成を行うことができる。また、リセス表面は、清浄でダメージがない。その結果、リセス構造を活かした高性能で、かつ、高信頼性の窒化物半導体装置を得ることができる。
【００１４】
また、本発明によれば、水素雰囲気中での加熱によりリセスを形成しているため、III-Ｖ族窒化物半導体のエピタキシャル成長を連続して行うことができ、リセスを形成した清浄なままの状態で、そのリセス上に窒化物半導体層をエピタキシャル成長することができる。その結果、より一層高機能な窒化物半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１５】
つぎに、図面を参照しながら本発明の窒化物半導体装置の製造方法について説明をする。本発明による窒化物半導体装置の製造方法は、基板上にＧａＮまたはＡｌzＧａ1-zＮ（０＜ｚ≦１）からなる窒化物半導体層を成長させ、その窒化物半導体層の表面にリセスを形成する場合に、窒化物半導体層のリセス形成予定領域のみを酸化させて酸化物層を形成し、その後に酸化物層を還元することにより、酸化物層の部分を除去してリセスを形成することに特徴がある。以下に具体例で図面を参照しながら説明をする。なお、各図において、基板１は、実際には他の半導体層より遥かに厚い（１００〜３００μｍ）が、図では薄く示している。
【００１６】
まず図１に示すように、窒化物半導体層を成長させる基板、たとえばサファイア基板１上に、たとえば２μｍ程度の厚さで、ノンドープのＧａＮバッファ層２、２０ｎｍ程度の厚さで、ｎ型のＡｌＧａＮ層３および１０ｎｍ程度の厚さで、ｎ型のＧａＮキャップ層４を順次ヘテロエピタキシャル成長させる。なお、基板はサファイア基板に限定されるものではなく、シリコンまたはＳｉＣなどの半導体基板を用いることもできる。また、成長させる半導体層やその厚さ、導電型も、この例には限定されず、製造するデバイスの所望の特性に応じて種々の半導体層を積層することができ、後述するリセスの深さなど自由に定められる。
【００１７】
つぎに、図２に示すように、積層した半導体層の表面に、後述する酸化工程の際のマスクとする耐酸化機能を有する膜を堆積させる。耐酸機能を有する膜としては、種々の膜種や複層などの膜構成が考えられるが、図２に示す例では、５０ｎｍ程度厚のシリコン窒化膜５ａと１００ｎｍ程度厚のポリシリコン膜５ｂとの積層構造が用いられている。ポリシリコン膜５ｂは、それ自体が後述する酸化工程で酸化されることで、酸化されるべき窒化物半導体層表面に対する耐酸化マスクの役割を果たす。一方、シリコン窒化膜５ａは、ＡｌＧａＮ、ＧａＮなどの窒化物半導体のドナー不純物として働くポリシリコン膜５ｂからのシリコン原子の拡散を防止するための役割を果たす。
【００１８】
そして、図３に示すように、リセス形成領域のポリシリコン膜５ｂおよびシリコン窒化膜５ａをパターニングして開口部を形成することにより耐酸化マスク５を形成する。パターニングは、通常のフォトリソグラフィとエッチングを用いて酸化されるべき窒化物半導体層表面が露出するように行う。図３に示す例では、酸化されるべき窒化物半導体層表面はＧａＮキャップ層４の表面である。この場合、特に高精度のリセス構造を形成することを目的としているため、ポリシリコン膜５ｂはハロゲンガスを主体としたドライエッチングを用いて、横方向寸法および縦方向寸法を高精度に形成し、引き続き、フッ化水素酸系
ウェットエッチングにより、シリコン窒化膜５ａをエッチングすることにより、窒化物半導体層（ＧａＮキャップ層４）に対して高いエッチング選択性を保持したままＧａＮキャップ層４の表面を露出させることができる。窒化物半導体層、たとえばＧａＮキャップ層４は、シリコン窒化膜５ａとのエッチング選択比を実用的には無限大とみなして良い。
【００１９】
つぎに、酸化処理を行うことにより、図４に示すように、ＧａＮキャップ層４およびＡｌＧａＮ層３の一部に酸化物層７を形成する。この例では、ＧａＮキャップ層４とＡｌＧａＮ層３の一部の厚さが酸化されているが、酸化の深さは、素子設計の要求から決定されるもので、酸化深さは自由に設定される。すなわち、窒化物半導体層のＡｌの組成に応じて、温度と時間などの酸化条件を適宜設定することにより、酸化深さを正確に制御することができる。
【００２０】
この酸化処理は、通常のシリコン半導体製造工程で広く採用されている熱酸化工程をそのまま適用することが可能である。すなわち、ドライ酸化、水蒸気酸化、分圧酸化のいずれを用いても窒化物半導体を容易に酸化することが可能である。典型的な酸化温度範囲は、７００℃から１２００℃である。これらの酸化条件は、酸化膜厚制御性や量産性ならびに酸化物／窒化物半導体界面特性の良否によって総合的に定められるものである。ここでは、耐酸化機能を有する膜であるシリコン窒化膜５ａとポリシリコン膜５ｂとの積層構造を耐酸化マスク５として、酸化されるべき窒化物半導体層の表面領域を選択的に９５０℃、６０分のドライ酸化で、耐酸化マスク５から露出する部分で、約２０ｎｍ程度の厚さだけ、ＧａＮキャップ層４とＡｌＧａＮ層３の一部が酸化物層７に変化する。ポリシリコン膜５ｂの表面も酸化されるが、図４では省略してある。この酸化物層７は、窒化物のＮが殆ど解離してＧａ2Ｏ3を主成分とした酸化物となっている。また、ポリシリコン膜５ｂの表面の酸化膜はＳｉＯ2である。また、この酸化物の膜厚制御性は、熱酸化法が膜厚制御
性に優れた手法であり、熱酸化法により±０.５ｎｍ程度以下の膜厚分布を容易に達成す
ることができる。
【００２１】
つぎに、ＡｌＧａＮまたはＧａＮからなる窒化物半導体層に形成された酸化物層７を除去してリセス構造を形成する工程について説明をする。まず、図５に示すように、ポリシリコン膜５ｂおよびシリコン窒化膜５ａからなる耐酸化マスク５をエッチングにより除去する。具体的にはフッ化水素酸系エッチング溶液にてポリシリコン膜５ｂの表面のＳｉＯ2酸化膜を除去し、続いてフッ化水素酸と硝酸の混合液にてポリシリコン膜５ｂを除去し
、最後にフッ化水素酸系エッチング溶液にてシリコン窒化膜５ａを除去する。ＡｌＧａＮ層およびＧａＮ層の酸化物層７は、耐薬品性の強い物質であり、耐酸化マスク５を除去する前述のエッチング液のいずれに対しても化学的に非常に安定であり、全くエッチングされないで図５に示されるように残存する。
【００２２】
この耐薬品性の非常に強いＡｌＧａＮ層３およびＧａＮキャップ層４の酸化物層７を除去するために、その酸化物主成分であるＧａ2Ｏ3を水素還元する。ＡｌＧａＮやＧａＮは水素還元を行っても何ら変化しないので、ＡｌＧａＮおよびＧａＮ層の酸化物層７のみが除去されて図６に示すように、酸化物層７の部分が完全に除去されてリセス７ａが形成される。具体的には、酸化・不純物拡散用高温炉やランプ加熱装置またはＭＯＣＶＤ装置を含む気相成長装置などの処理容器を用い、その容器内を水素を含む還元性の雰囲気として、高温処理を施すことにより行う。典型的な処理温度は６００℃以上であるが、基板への熱負荷（基板の温度上昇）による素子への影響を考慮して適切な温度に設定する。特に、ＭＯＣＶＤ装置を使用する場合は、水素還元された清浄な表面上に、連続してＡｌＧａＮまたはＧａＮなどの窒化物半導体層を形成することができるので、高機能素子を実現することができる。この連続成膜をすることにより、ショットキーバリアハイトの調整などを行うことができる。なお、リセス内が外気に晒されず清浄であるため、通常の基板上と同様にエピタキシャル成長法で成長することができる。
【００２３】
最後に、図７に示すように、オーミック電極であるソース電極８およびドレイン電極９とゲート・ショットキー電極１０を形成してリセス構造を有する高機能ＨＦＥＴが完成する。電極形成の具体的な工程は、まず、レジスト膜を全面に形成して、オーミック電極形成領域をフォトリソグラフィにてパターニングし、オーミック電極材料であるＴｉ／Ａｌ／Ｔｉ／Ａｕの積層膜を物理的気相成長法により堆積した後、レジスト膜を除去するリフトオフ法を用いて電極形成を行う。その後、このオーミック電極と窒化物半導体との良好なオーミック接触を得るために、たとえば８００℃、６０秒程度の熱処理を行う。こうしてオーミック電極であるソース電極８とドレイン電極９が形成されている。続いて、同様にリフトオフ法により、たとえばＮｉ／Ａｕ積層膜を形成し、たとえば４００℃程度のオーミック電極形成時よりも低い温度で熱処理を行うことにより、ゲート・ショットキー電極１０をリセス７ａの部分に形成する。なお、実際には、表面安定化のための保護膜や配線のための第２の電極などを付加的に設けることが通常行われるが、ここでは省略して基本的な構造のみを示している。
【００２４】
図１〜図７に示した例では、ＡｌＧａＮ層３とＧａＮキャップ層４とでＦＥＴを形成する例であったが、トランジスタなどの所望の特性に応じて、ＧａＮ層上にＡｌＧａＮ層を積層した構造の他、ＧａＮ層、ＡｌＧａＮ層の上にさらにＧａＮ層を積層した構造や、ＡｌＧａＮ層のＡｌの組成を変えた層を積層した構造など、種々の積層構造の半導体装置を形成することができる。また、リセスの深さも、前述の例のように、ＧａＮ層とＡｌＧａＮ層の一部に限定されるものではなく、最上層の一層だけでも良いし、２層以上の任意の層までリセスを形成することもできるし、リセスの底部は、最上層または前述の例のように２層目以降のある層の途中に形成することもできる。
【産業上の利用可能性】
【００２５】
本発明によれば、窒化物半導体への精密なリセスを形成することができるため、窒化物半導体を用いた、短波長光学素子や高速高出力電子デバイスの製造に利用することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態であるＨＦＥＴの製造方法の一工程を示す図である。
【図２】本発明の一実施形態であるＨＦＥＴの製造方法の一工程を示す図である。
【図３】本発明の一実施形態であるＨＦＥＴの製造方法の一工程を示す図である。
【図４】本発明の一実施形態であるＨＦＥＴの製造方法の一工程を示す図である。
【図５】本発明の一実施形態であるＨＦＥＴの製造方法の一工程を示す図である。
【図６】本発明の一実施形態であるＨＦＥＴの製造方法の一工程を示す図である。
【図７】本発明の一実施形態であるＨＦＥＴの製造方法の一工程を示す図である。
【符号の説明】
【００２７】
１    サファイア基板
２    ＧａＮバッファ層
３    ＡｌＧａＮ層
４    ＧａＮキャップ層
５    耐酸化マスク
５ａ  シリコン窒化膜
５ｂ  ポリシリコン膜
７    酸化物層
７ａ  リセス
８    ソース電極
９    ドレイン電極
10    ゲート・ショットキー電極
【図１】
2007329154.tif 000003
【図２】
2007329154.tif 000004
【図３】
2007329154.tif 000005
【図４】
2007329154.tif 000006
【図５】
2007329154.tif 000007
【図６】
2007329154.tif 000008
【図７】
2007329154.tif 000009