(57)【要約】【課題】常に一定のデューティ比の矩形波を発生する。【解決手段】発振回路は、ノコギリ波を参照電圧と比較して矩形波を発振する発振器と、この矩形波を入力し、そのデューティ比に応じた電圧を生成し、その電圧と設定電圧との差を増幅して発振器に参照電圧として帰還する負帰還回路とからなる。発振器は、デューティ比に応じた電圧が設定電圧と等しくなるように矩形波を発振する。【選択図】図１
2007251376.tif 000002
【特許請求の範囲】
【請求項１】
ノコギリ波を参照電圧と比較して矩形波を発振する発振器と、
前記発振器の矩形波を入力し、そのデューティ比に応じた直流電圧を生成し、その直流電圧と設定電圧との差を増幅して前記発振器に前記参照電圧として帰還する負帰還回路とからなり、
前記発振器は、前記デューティ比に応じた直流電圧が前記設定電圧と等しくなるように矩形波を発振する
発振回路。
【請求項２】
前記負帰還回路は、
前記発振器の矩形波を入力して前記デューティ比に応じた直流電圧を生成する第１回路と、
前記第１回路により生成された前記直流電圧を、前記設定電圧と比較し、その結果を前記発振器に前記参照電圧として帰還する第２回路と
からなることを特徴とする請求項１に記載された発振装置。
【請求項３】
前記発振器は、
コンデンサと、
前記参照電圧より高い比較電圧と前記参照電圧より低い比較電圧を前記コンデンサの電圧と比較するヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力電圧に応じてオンまたはオフされ、オン状態で前記コンデンサに電荷を充電させる第一の定電流手段と、
前記ヒステリシスコンパレータの出力電圧に応じてオフまたはオンされ、オン状態で前記コンデンサから電荷を放電させる第二の定電流手段と、
前記コンデンサの電圧を前記参照電圧と比較するコンパレータと
からなることを特徴とする請求項２に記載された発振装置。
【請求項４】
前記第１回路は、
定電圧を電源として動作し、前記発振器の矩形波を入力し、前記矩形波の電圧のレベルを前記定電圧にシフトするレベルシフタと、
前記レベルシフタの出力を積分し、前記デューティ比に応じた直流電圧に変換するローパスフィルタと
からなることを特徴とする請求項２または３に記載された発振装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、矩形波を発振する発振装置に関する。
【背景技術】
【０００２】
従来から矩形波のデューティ比を、ノコギリ波（または三角波）と固定の参照電圧とを比較したコンパレータの出力により得る発振器は知られている。固定の参照電圧を変化させることで、任意のデューティ比を持つ矩形波を発生できる。
【０００３】
たとえば、特開平７−２２１５４８号公報に記載された水晶振動子、コンデンサおよび抵抗を用いた発振器はその１例である。この発振器では、デューティ比は基準電圧により設定される。ここで、発振器から出力される矩形波はコンパレータで基準電圧と比較され、その結果は積分器で積分される。積分器の出力電圧の帰還を用いて発振波のデューティ比を一定に制御する。
【特許文献１】特開平７−２２１５４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、発振器において、設定周波数、電源電圧、温度などの変動により、ノコギリ波（三角波）の波形やコンパレータの応答の遅れの割合は変化する。基準電圧は固定であるので、デューティ比は上記各種条件の変動により変化する。従って、条件によらず一定のデューティ比を得るには、条件の変化に合わせて参照電圧を変化させる必要がある。
【０００５】
本発明の目的は、常に一定のデューティ比の矩形波を発生する発振装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る発振回路は、ノコギリ波を参照電圧と比較して矩形波を発振する発振器と、この矩形波を入力し、そのデューティ比に応じた直流電圧を生成し、その直流電圧と設定電圧との差を増幅して前記発振器に参照電圧として帰還する負帰還回路とからなる。発振器は、デューティ比に応じた直流電圧が設定電圧と等しくなるように矩形波を発振する。
【０００７】
前記発振回路において、前記負帰還回路は、たとえば、前記発振器の矩形波を入力して前記デューティ比に応じた直流電圧を生成する第１回路と、前記第１回路により生成された前記直流電圧を、前記設定電圧と比較し、その結果を前記発振器に前記参照電圧として帰還する第２回路とからなる。
【０００８】
前記発振回路において、前記発振器は、たとえば、コンデンサと、前記参照電圧より高い比較電圧と前記参照電圧より低い比較電圧を前記コンデンサの電圧と比較するヒステリシスコンパレータと、前記ヒステリシスコンパレータの出力電圧に応じてオンまたはオフされ、オン状態で前記コンデンサに電荷を充電させる第一の定電流手段と、前記ヒステリシスコンパレータの出力電圧に応じてオフまたはオンされ、オン状態で前記コンデンサから電荷を放電させる第二の定電流手段と、前記コンデンサの電圧を前記参照電圧とを比較するコンパレータとからなる。
【０００９】
前記発振回路において、前記第１回路は、たとえば、定電圧を電源として動作し、前記発振器の矩形波を入力し、前記矩形波の電圧のレベルを前記定電圧にシフトするレベルシフタと、前記レベルシフタの出力を積分し、前記デューティ比に応じた直流電圧に変換するローパスフィルタとからなる。
【発明の効果】
【００１０】
参照電圧が所望のデューティ比を持つ矩形波を発生させる電圧となるように帰還ループを施すことで、常に一定のデューティ比を得ることができる。
【発明を実施するための最良の形態】
【００１１】
以下、添付の図面を参照して、発明の実施の形態を説明する。
本発明に係る発振回路は、ノコギリ波を参照電圧と比較して矩形波を発振する発振器を備えるが、さらに、この矩形波を入力し、そのデューティ比に応じた直流電圧を生成し、その直流電圧と設定電圧との差を増幅して発振器に参照電圧として帰還する負帰還回路を備える。このように、負帰還回路が形成する帰還ループにより、所望のデューティ比を持つ矩形波を発生させるための参照電圧を供給する。負帰還回路において参照電圧が一定になるように制御することにより、この発振器は、一定のデューティ比の矩形波を発振する。この負帰還回路は、たとえば、発振器から矩形波を入力してデューティ比に応じた電圧を生成する第１回路と、この生成された電圧を設定電圧と比較し、その結果を発振器に参照電圧として帰還する第２回路とからなる。
【００１２】
図１は本発明の発振装置の実施の形態のブロック図であり、図２は、その波形を示す。この発振装置は、発振器１００、積分器２００および誤差増幅器３００からなる。発振器１００は、ノコギリ波を発生する回路部分と、発生されたノコギリ波を参照電圧ＶREFと比較して矩形波Ｖ１０を出力するコンパレータを含む。発振器１００のコンパレータにおいて、矩形波Ｖ１０のデューティ比は参照電圧ＶREFにより設定される。積分器２００は、時定数の長い積分回路を用いて、矩形波のデューティ比に応じた電圧Ｖ１を出力する。誤差増幅器３００は、積分器２００により生成された電圧Ｖ１を、設定電圧Ｖ２と比較し、積分器の出力電圧Ｖ１が設定電圧Ｖ２と等しくなるように、その出力を発振器１００に参照電圧ＶREFとして帰還する。
【００１３】
この発振装置によると、積分器２００および誤差増幅器３００により、常に発振器１００のデューティ比を監視し、所望のデューティ比になるよう帰還をかけている。従って、設定周波数、電源電圧、温度などの変動により、積分器２００の出力である三角波、ノコギリ波の波形や発振器内の回路の応答の遅れの割合が変化したとしても、その変動に合わせて参照電圧ＶREFを変化させているため、常に一定のデューティ比の矩形波を出力できる。
【００１４】
発振器１００について説明すると、コンデンサ１０２は、電荷に応じた電圧Ｖ３を発生する。コンデンサ１０２の１つの端子は接地されている。第一の定電流手段として動作するＭＯＳＦＥＴ１０８Ｐは、コンデンサ１０２に電荷を充電して電圧Ｖ３を増加させ、第二の定電流手段として動作するＭＯＤＦＥＴ１０８Ｎは、コンデンサ１０２から電荷を放電し電圧Ｖ３を減少させる。
【００１５】
コンデンサ１０２の出力電圧Ｖ３は、コンパレータ１０４の＋入力端子に入力され、さらに、ヒステリシスコンパレータ１０６に出力される。一方、コンパレータ１０４の−入力端子には、矩形波１０のデューティ比を決定するための参照電圧ＶREFが入力される。コンパレータ１０４は、参照電圧ＶREFと出力電圧Ｖ３とを比較し、出力電圧Ｖ３が参照電圧ＶREFより高い場合に、高レベルの電圧を発生し、出力電圧Ｖ３が参照電圧ＶREFより低い場合に、低レベルの電圧を発生する。
【００１６】
ヒステリシスコンパレータ１０６は、参照電圧ＶREFより高い比較電圧Ｖ４と参照電圧ＶREFより低い比較電圧Ｖ５を、コンデンサ１０２からの入力電圧Ｖ３と比較する。ヒステリシスコンパレータ１０６の出力電圧Ｖ６は、１対の直列に接続されるＭＯＳＦＥＴ１０８Ｐ，１０８Ｎのゲートに入力される。ヒステリシスコンパレータ１０６は、電圧Ｖ３を非反転入力、比較電圧Ｖ４、Ｖ５を反転入力としている。ヒステリシスコンパレータ１０６は、出力Ｖ６が低レベルのとき高い比較電圧Ｖ４と入力電圧Ｖ３とを比較し、入力電圧Ｖ３が高い比較電圧Ｖ４を超えると出力Ｖ６が高レベルになり、次に、低い比較電圧Ｖ５と入力電圧Ｖ３を比較し、電圧Ｖ３が低い比較電圧Ｖ５よりも低くなると出力Ｖ６が低レベルになる。以下、この動作を繰返す。したがって、出力Ｖ６は矩形波となる。
【００１７】
１対の直列に接続されるＭＯＳＦＥＴ１０８Ｐ，１０８Ｎは、発振器１００に供給される電源電圧と接地電圧の間に接続される。ＭＯＳＦＥＴ１０８Ｐ、１０８Ｎは、ヒステリシスコンパレータ１０６の出力によりオン・オフされる。ヒステリシスコンパレータ１０６の出力が低レベルであれば、第１のＭＯＳＦＥＴ１０８Ｐがオン状態であり、第２のＭＯＳＦＥＴ１０８Ｎはオフ状態である。このとき、第１のＭＯＳＦＥＴ１０８Ｐに定電流が流れて、コンデンサ１０２に電荷が充電され、電圧Ｖ３が増加する。一方、ヒステリシスコンパレータ１０６の出力が高レベルであれば、第１のＭＯＳＦＥＴ１０８Ｐがオフ状態であり、第２のＭＯＳＦＥＴ１０８Ｎはオン状態である。このとき第２のＭＯＳＦＥＴ１０８Ｎに低電流が流れて、コンデンサ１０２から電荷が放電され、電圧Ｖ３が減少する。こうして、図２に示すように、電圧Ｖ３はノコギリ波となる。
【００１８】
コンパレータ１０４は、ノコギリ波である電圧Ｖ３と、誤差増幅器３００により帰還される参照電圧ＶREFを比較することで、発振器１００の出力である矩形波Ｖ１０を生成する。矩形波Ｖ１０のデューティ比は参照電圧ＶREFの電圧値により調整される。参照電圧ＶREFが高ければデューティ比は小さくなり、参照電圧ＶREFが低ければデューティ比は大きくなる。
【００１９】
この発振器１００によると、高い比較電圧Ｖ４と低い比較電圧Ｖ５、ＭＯＳＦＥＴ１０８Ｐ，１０８Ｎそれぞれの電流値を変えることによって、発振波の周波数やノコギリ波の形状を変えることが出来る。
【００２０】
積分器２００は、レベルシフタ回路とローパスフィルタを含む。レベルシフタ回路は、他の回路部分に用いている電源電圧とは異なる定電圧Ｖ７を電源として動作するバッファ回路２０２である。バッファ回路２０２には、発振器１００のコンパレータ１０４が出力する矩形波Ｖ１０を入力する。このレベルシフト回路２０２により、図２に示すように、発振器１００の出力である矩形波Ｖ１０が高レベルであるときの電圧を定電圧Ｖ７にシフトする。バッファ回路２０２の出力端子は、直列に接続される抵抗２０４とコンデンサ２０６を介して接地される。抵抗２０４とコンデンサ２０６からなるローパスフィルタは、時定数が大きく、バッファ回路２０２の出力を積分する。発振器１００の矩形波Ｖ１０を時定数の大きいローパスフィルタに通過させることで、デューティ比に応じた直流電圧を生成できる。そして、抵抗２０４とコンデンサ２０６の接続点の直流電圧Ｖ１を、誤差増幅器３００に出力する。ここで、時定数の十分大きなローパスフィルタを通過させることで、定電圧Ｖ１＝電源電圧（定電圧）Ｖ７×デューティ比となる。
【００２１】
誤差増幅器３００は、コンパレータ３０２を備える。コンパレータ３０２の＋入力端子には、積分器２００からの電圧Ｖ１が入力され、−入力端子には設定電圧Ｖ２が入力される。誤差増幅器３００は、発振器１００に負帰還をかけることで、任意の設定電圧Ｖ２と積分器２００の出力Ｖ１が等しくなるように、参照電圧ＶREFを調整する。従って、任意の電圧Ｖ２＝定電圧Ｖ７×所望のデューティ比とすることで、所望のデューティ比を発生する発振回路を設計できる。
【００２２】
任意の電圧Ｖ２は例えば、定電圧Ｖ７を電源電圧とする分圧抵抗３０４により設定する。分圧抵抗３０４は、温度が変動するとき絶対値は変動するが抵抗比は変動しないため、常に一定の電圧を発生できる。ここで、設定すべき電圧Ｖ２を、定電圧Ｖ７を電源電圧とする抵抗比により設定すれば、抵抗比＝デューティ比となる。抵抗比はトリミングで微調整できるようにしておくことが望ましい。
【００２３】
以上に説明したように、発振器１００の矩形波Ｖ１０を時定数の大きいローパスフィルタに通過させることで、デューティ比に応じた直流電圧を生成できるが、矩形波のデューティ比は、参照電圧ＶREFを発振器１００に入力することで設定する。この参照電圧が所望のデューティ比を持つ矩形波を発生させる電圧となるように帰還ループを施すことで、常に一定のデューティ比を得ることが出来る。ここで、特に周波数、電源電圧、温度などによるデューティ比の変動を抑えることができる。
【図面の簡単な説明】
【００２４】
【図１】発振回路の回路図
【図２】発振回路における信号の波形図
【符号の説明】
【００２５】
１００  発振器、    １０２  コンデンサ、    １０４  コンパレータ、    １０６  ヒステリシスコンパレータ、    １０８Ｐ，１０８Ｎ  ＭＯＳＦＥＴ、    ２００  積分器、    ２０２  バッファ回路、    ２０４  抵抗、    ２０６  コンデンサ、    ３００  誤差増幅器、    ３０２  コンパレータ、    ３０４  分圧抵抗。
【図１】
2007251376.tif 000003
【図２】
2007251376.tif 000004