(57)【要約】【課題】２つ以上の異なるバス構成を持つシステムにおいて、各々のバス構成がそれぞれ独立した現用系と待機系の二重化構成として動作する場合、予め待機系の通信試験を行っておくことにより、切り替え時の動作を保証することができる。しかし、各々のバス単独の切り替え時の動作を保証することはできるが、現用系と待機系および待機系同士は、切り替えるまで動作の保証ができない。【解決手段】送信側の試験データ送出回路とセレクタにより、実データと試験データを切り替え、待機系の交絡部にも試験データを流し、受信側の試験データチェック回路で運用中も試験データをチェックすることにより、各々のバス同士を接続する交絡部においても正常性を確認することができる。【選択図】図２
2007174133.tif 000002
【特許請求の範囲】
【請求項１】
各々のバス構成がそれぞれ独立した現用系と待機系の二重化構成として動作する２つ以上の異なるバス構成を持つ二重化バス構成システムにおいて、
各々のバスを接続する交絡部に対する前記現用系と待機系それぞれの送信側に、
試験データを常時出力している試験データ送出回路と、
バスからの実データと前記試験データ送出回路からの試験データを切り替えて受け入れる２つのセレクタと、
前記セレクタからの実データまたは試験データを受信側へ送出する前記セレクタ対応のバッファを有し、
前記交絡部に対する前記現用系と待機系それぞれの受信側に、
前記送信側からデータを受信するバッファと、
前記実データおよび前記試験データにより前記交絡部の試験を行う試験データチェック回路を有し、
システム状態の監視を行うと共に前記セレクタの切替えを行うための系制御情報を提供するシステム監視カードを設けたことを特徴とする二重化バス構成システム。
【請求項２】
複数の装置により競合して使用される二重化されたシステムバスと、複数の制御装置により競合して使用される二重化された制御バスを有する二重化バス構成システムにおいて、
前記装置と前記制御装置との間で、０系システムバスと前記０系制御バスまたは１系制御バスを介して、実データを授受するのと並行に、内蔵している試験データを前記０系制御バスまたは１系制御バスを介して授受する０系バスカードと、
前記装置と前記制御装置との間で、１系システムバスと前記０系制御バスまたは１系制御バスを介して、実データを授受するのと並行に、内蔵している試験データを前記０系制御バスまたは１系制御バスを介して授受する１系バスカードと、
前記制御装置と前記装置との間で、前記０系制御バスと前記０系システムバスまたは１系システムバスを介して実データを送受信するのと並行に、内蔵している試験データを前記０系システムバスまたは１系システムバスを介して授受し交絡試験を行う０系制御カードと、
前記制御装置と前記装置との間で、前記１系制御バスと前記０系システムバスまたは１系システムバスを介して実データを送受信すると並行に、内蔵している試験データを前記０系システムバスまたは１系システムバスを介して授受し交絡試験または試験データのチェックを行う１系制御カードと、
本二重化バス構成システムの状態の監視を行うと共に、前記バスカードおよび前記制御カードにおける前記実データまたは試験データの授受先を指定するための系制御情報を提供するシステム監視カードを有することを特徴とする二重化バス構成システム。
【請求項３】
前記バスカードおよび前記制御カードは、
当該バスカードまたは制御カードおよび対向する制御カードまたはバスカードが現用系であるか待機系であるかという情報である系制御情報が前記システム監視カードから入力する系制御回路と、
前記試験データを常時送出している試験データ送出回路と、
前記系制御情報により前記バスまたは制御バスからの実データと前記試験データ送出回路からの試験データを切り替えて受け入れる第１セレクタ，第２セレクタと、
前記第１セレクタ，第２セレクタからの実データまたは試験データを入力して対向する制御カードまたはバスカードへ送信する第１バッファ，第２バッファと、
前記第１バッファ，第２バッファからの実データまたは試験データを受信する第３バッファ，第４バッファと、
前記系制御情報により前記第３バッファまたは第４バッファからの実データを受け入れて当該制御カードまたはバスカードの中核部へ出力する第３のセレクタと、
前記第３バッファおよび第４バッファからの実データおよび試験データにより前記交絡試験または試験データのチェックを行う試験データチェック回路とで構成されることを特徴とする請求項２記載の二重化バス構成システム。
【請求項４】
前記系制御情報は、当該送信側が現用系であり対向する受信側も現用系であるときは前記実データを受け入れ、これ以外のときは前記試験データを受け入れることを内容とすることを特徴とする請求項１ないし請求項３のいずれかに記載の二重化バス構成システム。
【請求項５】
請求項２記載の二重化バス構成システムによる通信・試験方法において、
送信側現用系のバスカードまたは制御カードが前記システムバスまたは制御バスからの実データと内蔵している試験データを受け入れ、また送信側待機系のバスカードまたは制御カードが前記内蔵している試験データを受け入れる段階と、
送信側現用系のバスカードまたは制御カードが前記実データを受信側現用系の制御カードまたはバスカード、前記試験データを受信側待機系の制御カードまたはバスカードへそれぞれ送信し、また送信側待機系のバスカードまたは制御カードが前記試験データを受信側制御カードまたはバスカードへ送信する段階と、
受信側現用系の制御カードまたはバスカードが前記実データを当該制御カードまたはバスカードの中核部へ出力し、受信側現用系の制御カードまたはバスカードが前記実データと試験データとにより交絡試験を行い、また受信側待機系の制御カードまたはバスカードが前記試験データの一致性チェックを行う段階を有することを特徴とする通信・試験方法。
【請求項６】
前記０系バスカードおよび前記０系制御カードが現用系、前記１系バスカードおよび前記１系制御カードが待機系であって、前記バスカードを送信側、前記制御カードを受信側とした場合の請求項３記載の二重化バス構成システムによる通信・試験方法において、
前記０系バスカードの第１セレクタは実データ、第２セレクタは試験データを受け入れ、また前記１系バスカードの第１セレクタおよび第２セレクタは試験データを受け入れる段階と、
前記０系バスカードの第１バッファは前記第１セレクタからの実データを前記０系制御カードの第３バッファ、前記０系バスカードの第２バッファは前記第２セレクタからの試験データを前記１系制御カードの第３バッファ、前記１系バスカードの第１バッファは前記第１セレクタからの試験データを前記０系制御カードの第４バッファ、前記１系バスカードの第２バッファは前記第１セレクタからの試験データを前記１系制御カードの第４バッファへそれぞれ送信する段階と、
前記０系制御カードの第３セレクタは前記第３バッファからの実データを受け入れて当該０系制御カードの中核部へ出力し、前記０系制御カードの試験データチェック回路は前記第３バッファからの実データと前記第４バッファからの試験データにより前記交絡試験を行い、前記１系制御カードの試験データチェック回路は、当該１系制御カードの第３バッファ，第４バッファが受信した試験データのチェックを行う段階を有することを特徴とする通信・試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は二重化バス構成システムに関する。
【背景技術】
【０００２】
従来、現用系と待機系のように二重化されたバス構成を持つ二重化バス構成システムにおいて、系切替え時の動作を保証するには、一般的に、現用系の運用に平行して予め待機系の通信試験を行っておく方法が採用される。
【０００３】
この場合、一つのバスに接続されてバスを競合して使用する装置に対するバス競合制御装置をも二重化し、０系のバスにおけるスレーブ側のバス競合制御装置と、１系のバスにおけるスレーブ側のバス競合制御装置とを接続する交絡回路を設け、同一系内でのマスタ側とスレーブ側の切替えと共に、スレーブ側で障害が発生した場合には、他系のスレーブ側と切り替えることにより、信頼度の高いバス二重化装置を実現する技術が知られている（例えば、特許文献１参照）。
【０００４】
また、０系バスと１系バスからの 実データを切り替えて通信インタフェイス回路へ導く通信回線入力セレクタと、０系と１系からのテストデータを切り替えてテスト回路へ導くテスト回路入力セレクタと、通信インタフェイス回路とテスト回路の出力を０系バスへ導く０系出力セレクタと、通信インタフェイス回路とテスト回路の出力を１系バスへ導く１系出力セレクタと、現用系では実データの通信、待機系ではテストデータの通信を並行して行い、系切替え時の動作を保証する技術も知られている（例えば、特許文献２参照）。
【０００５】
【特許文献１】特開平０８−２５１２１２号公報（第２頁−第３頁、図１）
【特許文献２】特開平１１−２２０５１５号公報（第３頁−第４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述した現用系と待機系のように二重化された同種のバス構成を持つ二重化バス構成システムでは、予め待機系の通信試験を行っておくことにより、各々のバス単独の切替え時の動作を保証することができる。しかし、電子交換機や情報処理装置のように、高い信頼性が要求されるシステムにおいては、インタフェイスが異なる２つ以上のバスを有し、各々のバス構成がそれぞれ独立した現用系と待機系の二重化構成として通信を行ないながら、切替え時の高信頼性も要求される。
【０００７】
このような二重化バス構成システムにおいては、異種のバスの間の現用系と待機系、および異種のバスの間の待機系同士を接続する交絡部については、正常性を確認するチェック機能がなく、系を切り替えるまで動作の保証ができないという問題点がある。
【０００８】
そこで、本発明の目的は、インタフェイスの異なる種類のバスがそれぞれ二重化された二重化バス構成システムにおいて、異種のバスを接続する交絡部についても正常性を確認することができ、システムとしての信頼性を向上させることができる二重化バス構成システムおよび通信・試験方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は上記の目的を達成するため、本発明の二重化バス構成システムは、各々のバス構成がそれぞれ独立した現用系と待機系の二重化構成として動作する２つ以上の異なるバス構成を持つ二重化バス構成システムにおいて、各々のバスを接続する交絡部に対する現用系と待機系それぞれの送信側に、試験データを常時出力している試験データ送出回路と、バスからの実データと試験データ送出回路からの試験データを切り替えて受け入れる２つのセレクタと、セレクタからの実データまたは試験データを受信側へ送出するセレクタ対応のバッファを有し、交絡部に対する現用系と待機系それぞれの受信側に、送信側からデータを受信するバッファと、実データおよび試験データにより交絡部の試験を行う試験データチェック回路を有し、システム状態の監視を行うと共にセレクタの切替えを行うための系制御情報を提供するシステム監視カードを設けたことを特徴とする。
【００１０】
また、本発明の二重化バス構成システムは、複数の装置（図１の141〜14ｍ）により競合して使用される二重化されたシステムバス（図１の100，110）と、複数の制御装置（図１の151〜15ｎ）により競合して使用される二重化された制御バス（図１の120，130）を有する二重化バス構成システムにおいて、装置と制御装置との間で、０系システムバス（図１の100）と０系制御バス（図１の120）または１系制御バス（図１の130）を介して、実データを授受するのと並行に、内蔵している試験データを０系制御バスまたは１系制御バスを介して授受する０系バスカード（図１の101）と、装置と制御装置との間で、１系システムバス（図１の110）と０系制御バスまたは１系制御バスを介して、実データを授受するのと並行に、内蔵している試験データを０系制御バスまたは１系制御バスを介して授受する１系バスカード（図１の111）と、制御装置と装置との間で、０系制御バスと０系システムバスまたは１系システムバスを介して実データを送受信するのと並行に、内蔵している試験データを０系システムバスまたは１系システムバスを介して授受し交絡試験を行う０系制御カード（図１の121）と、制御装置と装置との間で、１系制御バスと０系システムバスまたは１系システムバスを介して実データを送受信すると並行に、内蔵している試験データを０系システムバスまたは１系システムバスを介して授受し交絡試験または試験データのチェックを行う１系制御カード（図１の131）と、本二重化バス構成システムの状態の監視を行うと共に、バスカードおよび制御カードにおける実データまたは試験データの授受先を指定するための系制御情報を提供するシステム監視カード（図２の141）を有することを特徴とする。
【００１１】
より具体的には、バスカード（図１および図２の101，111）および制御カード（図１および図２の121，131）は、当該バスカードまたは制御カードおよび対向する制御カードまたはバスカードが現用系であるか待機系であるかという情報である系制御情報がシステム監視カードから入力する系制御回路（図２の102，112，122，132）と、試験データを常時送出している試験データ送出回路（図２の107，117）と、系制御情報によりバスまたは制御バスからの実データと試験データ送出回路からの試験データを切り替えて受け入れる第１セレクタ（図２の103，113），第２セレクタ（図２の104，114）と、第１セレクタ，第２セレクタからの実データまたは試験データを入力して対向する制御カードまたはバスカードへ送信する第１バッファ（図２の105，115），第２バッファ（図２の106，116）と、第１バッファ，第２バッファからの実データまたは試験データを受信する第３バッファ（図２の123，133），第４バッファ（図２の124，134）と、系制御情報により第３バッファまたは第４バッファからの実データを受け入れて当該制御カードまたはバスカードの中核部へ出力する第３のセレクタ（図２の125，135）と、第３バッファおよび第４バッファからの実データおよび試験データにより交絡試験または試験データのチェックを行う試験データチェック回路（図２の126，136）とで構成されることを特徴とする。
【００１２】
また、系制御情報は、当該送信側が現用系であり対向する受信側も現用系であるときは実データを受け入れ、これ以外のときは試験データを受け入れることを内容とすることを特徴とする。
【００１３】
本発明の通信・試験方法は、送信側現用系のバスカードまたは制御カードがシステムバスまたは制御バスからの実データと内蔵している試験データを受け入れ、また送信側待機系のバスカードまたは制御カードが内蔵している試験データを受け入れる段階と、送信側現用系のバスカードまたは制御カードが前記実データを受信側現用系の制御カードまたはバスカード、試験データを受信側待機系の制御カードまたはバスカードへそれぞれ送信し、また送信側待機系のバスカードまたは制御カードが前記試験データを受信側制御カードまたはバスカードへ送信する段階と、受信側現用系の制御カードまたはバスカードが実データを当該制御カードまたはバスカードの中核部へ出力し、受信側現用系の制御カードまたはバスカードが実データと試験データとにより交絡試験を行い、また受信側待機系の制御カードまたはバスカードが前記試験データの一致性チェックを行う段階を有することを特徴とする。
【００１４】
より詳しくは、本発明の通信・試験方法は、０系バスカードおよび０系制御カードが現用系、１系バスカードおよび１系制御カードが待機系であって、バスカードを送信側、制御カードを受信側とした場合の二重化バス構成システムによる通信・試験方法において、以下の３つの断秋を有する。
【００１５】
第１段階では、０系バスカードの第１セレクタは実データ、第２セレクタは試験データを受け入れ、また１系バスカードの第１セレクタおよび第２セレクタは試験データを受け入れる。
【００１６】
第２段階では、０系バスカードの第１バッファは第１セレクタからの実データを０系制御カードの第３バッファ、０系バスカードの第２バッファは第２セレクタからの試験データを１系制御カードの第３バッファ、１系バスカードの第１バッファは第１セレクタからの試験データを０系制御カードの第４バッファ、１系バスカードの第２バッファは第１セレクタからの試験データを１系制御カードの第４バッファへそれぞれ送信する。
【００１７】
第３段階では、０系制御カードの第３セレクタは第３バッファからの実データを受け入れて当該０系制御カードの中核部へ出力し、０系制御カードの試験データチェック回路は第３バッファからの実データと第４バッファからの試験データにより交絡試験を行い、１系制御カードの試験データチェック回路は、当該１系制御カードの第３バッファ，第４バッファが受信した試験データのチェックを行う。
【発明の効果】
【００１８】
上述したように、本発明では、送信側に試験データ送出回路とセレクタを備え、受信側に試験データチェック回路を備えることにより、運用中も試験データの通信を行い、チェックすることができるという効果がある。
【００１９】
また、各々のバス同士を接続する交絡部においても、試験データを流しチェックすることで正常性を確認することができることにより、システムとしての信頼性を向上させることができるという効果がある。
【００２０】
さらに、実データの通信を行いながら同時に交絡部を含めた３方向へ試験データの通信が行えるため、切り替えにより交絡部を使用する場合にも、正常性の確認がなされているため、システムとしての信頼性を向上させることができるという効果がある。
【発明を実施するための最良の形態】
【００２１】
本発明の二重化バス構成システムは、２つ以上の異なるバス構成を持つ二重化バス構成システムにおいて、送信側に、試験データ送出回路と、実データと試験データを切り替えるセレクタと、受信側の０系へデータを送出するバッファと、受信側の１系へデータを送出するバッファとを備え、受信側に、送信側の０系からデータを受信するバッファと、送信側の１系からデータを受信するバッファと、試験データチェック回路とを備えている。また、システム状態の監視を行うシステム監視カードを備え、系制御情報を伝えるために、送信側と受信側の系制御回路へ接続される。
【００２２】
本発明の通信・試験方法では、送信側の試験データ送出回路とセレクタにより、実データと試験データを切り替え、待機系交絡部にも試験データを流し、受信側の試験データチェック回路で運用中も試験データをチェックすることにより、各々のバス同士を接続する交絡部においても正常性を確認することができ、システムとしての信頼性を向上させることができる。以下、本発明の実施の形態について図面を参照して詳細に説明する。
[構成の説明]
図１は、本発明の二重化バス構成システムのブロック図である。このシステム内では、二重化されたシステムバス（０系システムバス100と１系システムバス110）と、二重化された制御バス（０系制御バス120と１系制御バス130）というように、２つの異なるバス構成を有する。システムバス100，110はｍ個の装置141〜14ｍにより競合して使用され、制御バス120，130は、ｎ個の制御装置151〜15ｎより競合して使用される。
【００２３】
装置141〜14ｍは、例えば交換機であって、０系システムバス100と１系システムバス110にそれぞれ接続されて、システムバス上を現用系と待機系の二重化で動作する。また、制御装置151〜15ｎは、例えば交換機に対するプログラムロードや監視を行う装置であって、０系制御バス120と１系制御バス130にそれぞれ接続されて、制御バス上を現用系と待機系の二重化で動作する。
【００２４】
０系システムバス100には０系バスカード101、１系システムバス101には１系バスカード111がそれぞれ接続されている。また、０系制御バス120には０系制御カード121、１系制御バス130には１系制御カード131がそれぞれ接続されている。０系バスカード101と０系制御カード121、０系バスカード101と１系制御カード131、また１系バスカード111と０系制御カード121、１系バスカード111と１系制御カード131それぞれの間で通信ができるように結ばれており、この結線を交絡部という。
【００２５】
０系バスカード101は、装置141〜14ｍと制御装置151〜15ｎとの間で、０系システムバス100と０系制御バス120または１系制御バス130を介して実データを授受する。また、これと同時に、制御装置151〜15ｎとの間で、内蔵している試験データを０系制御バス120または１系制御バス130を介して授受して交絡試験を行う。このとき、０系制御カード121と１系制御カード131が介在する。
【００２６】
同様に、１系バスカード101は、装置141〜14ｍと制御装置151〜15ｎとの間で、１系システムバス110と０系制御バス120または１系制御バス130を介して実データを送受信する。また、これと同時に、制御装置151〜15ｎとの間で、内蔵している試験データを０系制御バス120または１系制御バス130を介して授受して交絡試験を行う。このとき、０系制御カード121と１系制御カード131が介在する。
【００２７】
０系制御カード121は、制御装置151〜15ｎと装置141〜14ｍとの間で、０系制御バス120と０系システムバス100または１系システムバス110を介して実データを送受信する。また、これと同時に、内蔵している試験データを０系システムバス100または１系システムバス110を介して装置141〜14ｍへ送信して交絡試験を行う。このとき、０系バスカード101と１系バスカード111が介在する。
【００２８】
１系制御カード131は、制御装置151〜15ｎと装置141〜14ｍとの間で、１系制御バス130と０系システムバス100または１系システムバス110を介して実データを送受信する。また、これと同時に、内蔵している試験データを０系システムバス100または１系システムバス110を介して装置141〜14ｍへ送信して交絡試験を行う。このとき、０系バスカード101と１系バスカード111が介在する。
【００２９】
図２は、バスカード101，111が送信側、制御カード121，131が受信側とした場合において、図１に示したバスカード101，111と制御カード121，131の詳細回路をシステム監視カード141と共に示す。
【００３０】
システム監視カード141は、本二重化バス構成システムの状態の監視を行い、０系バスカード101，１系バスカード111，０系制御カード121，１系制御カード131それぞれにバスの 系制御情報を伝える。系制御情報とは、当該カードが現用系であるか待機系であるかという情報と、当該カードが交絡部を介して接続されるカードが現用系であるか待機系であるかという情報であって、システム監視カード141へ入力される。バスカードの内の一方が必ず現用系で、他方は必ず待機系であり、制御カードの内の一方が必ず現用系で、他方は必ず待機系である。
【００３１】
０系バスカード101は、系制御回路102と２つのセレクタ103，104と２つのバッファ105，106と試験データ送出回路107を有する。系制御回路102は、システム監視カード141からの系制御情報が入力する。この系制御情報は、０系バスカード101，０系制御カード121および１系制御カード131が現用系であるか待機系であるかという情報であって、セレクタ103とセレクタ104に供給されている。試験データ送出回路107は試験データを送出している。
【００３２】
セレクタ103には、０系システムバス100からの実データと試験データ送出回路107からの試験データが導かれているが、系制御回路102からの系制御情報により、０系バスカード101が現用系なら実データ、待機系なら試験データ送出回路107からの試験データを受け入れてバッファ105へ出力する。同様に、セレクタ104には、０系バス100からの実データと試験データ送出回路107は試験データが導かれているが、系制御回路102からの系制御情報により、０系バスカード101が現用系なら実データ、待機系なら試験データ送出回路107からの試験データを受け入れてバッファ106へ出力する。
【００３３】
バッファ105は、セレクタ103から入力した 実データまたは試験データを０系制御カード121へ送信する。同様に、バッファ106は、セレクタ104から入力した実データまたは試験データを１系制御カード131へ送信する。
【００３４】
１系バスカード111は、系制御回路112と２つのセレクタ113，114と２つのバッファ115，116と試験データ送出回路117を有する。系制御回路112は、システム監視カード141からの系制御情報が入力する。この系制御情報は、１系バスカード111，０系制御カード121および１系制御カード131が現用系であるか待機系であるかという情報であって、セレクタ113とセレクタ114に供給されている。試験データ送出回路117は試験データを送出している。
【００３５】
セレクタ113には、１系システムバス110からの 実データと試験データ送出回路117からの試験データが導かれているが、系制御回路112からの系制御情報により、１系バスカード111が現用系なら実データ、待機系なら試験データ送出回路117からの試験データを受け入れてバッファ115へ出力する。同様に、セレクタ114には、１系システムバス110からの実データと試験データ送出回路117からの試験データが導かれているが、系制御回路112からの系制御情報により、１系バスカード111が現用系なら実データ、待機系なら試験データ送出回路117からの試験データを受け入れてバッファ116へ出力する。
【００３６】
バッファ115は、セレクタ113から入力した実データまたは試験データを０系制御カード121へ送信する。同様に、バッファ116は、セレクタ114から入力した 実データまたは試験データを１系制御カード131へ送信する。
【００３７】
０系制御カード121は、系制御回路122と２つのバッファ123，124とセレクタ125と試験データチェック回路126を有する。系制御回路122は、システム監視カード141からの系制御情報が入力する。この系制御情報は、０系制御カード121，０系バスカード101および１系バスカード111が現用系であるか待機系であるかという情報であって、セレクタ125と試験データチェック回路126に供給されている。
【００３８】
バッファ123は０系バスカード101のバッファ105から送信されてきた 実データまたは試験データを受信してセレクタ125と試験データチェック回路126へ送出する。同様に、バッファ124は１系バスカード111のバッファ115から送信されてきた 実データまたは試験データを受信してセレクタ125と試験データチェック回路126へ送出する。
【００３９】
セレクタ125は、系制御回路122からの系制御情報により、０系制御カード121が現用系であって、かつ０系バスカード101が現用系ならバッファ123、１系バスカード111が現用系ならバッファ124からの実データを受け入れて、０系制御カード121の中核部（図示省略）へ供給する。これ以外の場合は、バッファ123またはバッファ124からのデータを受け入れることはない。
【００４０】
試験データチェック回路126は、系制御回路122からの系制御情報により、０系バスカード101が現用系ならバッファ123からの実データと、バッファ124からの試験データとから、例えば、パリティチェックにより試験を行う。また、１系バスカード111が現用系ならバッファ124からの実データと、バッファ123からの試験データとから、例えば、パリティチェックにより試験を行う。なお、バッファ123とバッファ124が共に試験データを受信している場合は、その一致性をチェックする。
【００４１】
１系制御カード131は、系制御回路132と２つのバッファ133，134とセレクタ135と試験データチェック回路136を有する。系制御回路132は、システム監視カード141からの系制御情報が入力する。この系制御情報は、１系制御カード131，０系バスカード101および１系バスカード111が現用系であるか待機系であるかという情報であって、セレクタ135と試験データチェック回路136に供給されている。
【００４２】
バッファ133は０系バスカード101のバッファ106から送信されてきた実データまたは試験データを受信してセレクタ135と試験データチェック回路136へ送出する。同様に、バッファ134は１系バスカード111のバッファ116から送信されてきた実データまたは試験データを受信してセレクタ135と試験データチェック回路136へ送出する。
【００４３】
セレクタ135は、系制御回路132からの 系制御情報により、１系制御カード131が現用系であって、かつ０系バスカード101が現用系ならバッファ133、１系バスカード111が現用系ならバッファ134からの実データを受け入れて、１系制御カード131の中核部（図示省略）へ供給する。これ以外の場合は、バッファ133またはバッファ134からのデータを受け入れることはない。
【００４４】
試験データチェック回路136は、系制御回路132からの系制御情報により、０系バスカード101が現用系ならバッファ133からの実データと、バッファ134からの試験データとから、例えば、パリティチェックにより試験を行う。また、１系バスカード111が現用系ならバッファ134からの実データと、バッファ133からの試験データとから、例えば、パリティチェックにより試験を行う。なお、バッファ133とバッファ134が共に試験データを受信している場合は、その一致性をチェックする。
【００４５】
以上はバスカード101，111が送信側、制御カード121，131が受信側として説明したが、逆に、制御カード121，131が送信側、バスカード101，111が受信側としても動作することができる。その場合の構成は、図２において、バスカードと制御カードの表記を入れ換えたものとなる。すなわち、バスカードも制御カードも同構成であって、送受信回路を有するのである。しかし、そのような送受信回路を同一図面に示したのでは、図面が煩雑化するので、それを回避するために、図２では、バスカード101，111が送信側、制御カード121，131が受信側とした場合の構成を示したのである。なお、制御カード121，131が送信側、バスカード101，111が受信側とし場合の動作も上述の説明から類推が容易であるから省略する。
[動作の説明]
次に、本二重化バス構成システムの動作について説明する。いま、０系バスカード101が現用系で１系バスカード111が待機系、また、０系制御カード121が現用系で１系制御カード131が待機系とし、バスカードが送信側、制御カードが受信側とする。
【００４６】
０系バスカード101に入力された実データは、セレクタ103とセレクタ104に入力され、試験データ送出回路107から送出された試験データもセレクタ103とセレクタ104に入力される。セレクタ103では、０系バスカード101および０系制御カード121が現用系という系制御情報を元に実データが選択され、バッファ105へ送信される。この実データは、バッファ105から０系制御カード121のバッファ123へ送信される。
【００４７】
バッファ123は受信した 実データをセレクタ125と試験データチェック回路126へ送付する。セレクタ125にはバッファ124から試験データも送付されているが、０系制御カード121および０系バスカード101が現用系という系制御情報を元に実データが選択され、０系制御カード121の中核部へ送付され、そこで処理された後に最終送信先の制御装置（151〜15ｎの内のいずれか）へ０系制御バス120経由で送信される。
【００４８】
上記動作と並行して以下の３ルートの処理が進行する。１つ目は、０系バスカード101の試験データ送出回路107から１系制御カード131の試験データチェック回路136へ到る処理である。０系バスカード101のセレクタ104は、０系バスカード101が現用系で１系制御カード131が待機系という系制御情報を元に試験データ送出回路107からの試験データを受け入れて、バッファ106および１系制御カード131のバッファ133経由で試験データチェック回路136へ送信する。試験データチェック回路136は試験データのチェックを行う。
【００４９】
２つ目は、１系バスカード111の試験データ送出回路117から０系制御カード121の試験データチェック回路126へ到る処理である。１系バスカード111のセレクタ113は１系バスカード111が待機系で０系制御カード121が現用系という系制御情報を元に試験データ送出回路117からの試験データを受け入れて、バッファ115および０系バスカード121のバッファ124経由で試験データチェック回路126へ送信する。試験データチェック回路126は、この試験データと前述のバッファ123からの実データとによりパリティチェック等による試験を行う。
【００５０】
３つ目は、１系バスカード111の試験データ送出回路117から１系制御カード131の試験データチェック回路136へ到る処理である。１系バスカード111のセレクタ114は、１系バスカード111が待機系で１系制御カード131が待機系という系制御情報を元に試験データ送出回路117からの試験データを受け入れて、バッファ116および１系制御カード131のバッファ134経由で試験データチェック回路136へ送信する。試験データチェック回路136は試験データのチェックを行う。
【００５１】
図２の太線矢印は実データの経過ルートを示し、０系バスカード101のセレクタ103から０系制御カード121のセレクタ125へ到って、そこから更に出力されている。実データは０系バスカード101のセレクタ104にも供給されているが受け入れられていない。１系における太線は可能な実データの経過ルートの一部を示すが、上記動作例では１系は待機系としているため矢印が付されていない。
【００５２】
また、図２の細線矢印は試験データの経過ルートを示し、０系バスカード101と１系制御カード131の間、１系バスカード111と０系制御カード121の間および１系バスカード111と１系制御カード131の間に同時に試験データが流れている。
【００５３】
以上のような構成の結果、例えば、０系バスカード101が現用系で１系バスカード111が待機系、そして０系制御カード121が現用系で１系制御カード131が待機系として運用中に、０系バスカード101で障害が発生した場合、実データは、１系バスカード111から交絡部を通って、０系制御カード121に通信されるように切り替えられる。このとき、交絡部を含めた伝送路は、試験データによる正常性の確認がなされているため安定した切り替えを行うことができる。他の現用系と待機系の組み合わせであっても、系制御によるセレクタの選択により同様の動作を行う。
【００５４】
このように実データの通信を行いながら同時に交絡部を含めた３方向への試験データの通信が行えるため、切替えにより交絡部を使用する場合にも、正常性の確認がなされているので、二重化バス構成システムとしての信頼性を向上させることができる。なお、バスカードが受信側、制御カードが送信側であっても同様である。
【００５５】
上記のように、各々のバス構成がそれぞれ独立した現用系と待機系の二重化構成として動作しながら実データの通信を行うことができる。また、現用系と待機系および待機系同士にも試験データが流れるため、各々のバス同士を接続する交絡部においても、試験データを流しチェックすることにより、正常性を確認し、二重化バス構成システムとしての信頼性を向上させることができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の二重化バス構成システムのブロック図
【図２】図１におけるバスカードと制御カードの詳細を示すブロック図
【符号の説明】
【００５７】
100  ０系システムバス
101  ０系バスカード
102，112，122，132  系制御回路
103，104，113，114，125，135  セレクタ
105，106，115，116，123，124，133，134  バッファ
107，117  試験データ送出回路
126，136  試験データチェック回路
110  １系システムバス
111  １系バスカード
120  ０系制御バス
121  ０系制御カード
130  １系制御バス
131  １系制御カード
141〜14ｍ  装置
151〜15ｎ  制御装置
【図１】
2007174133.tif 000003
【図２】
2007174133.tif 000004