(57)【要約】      （修正有）【課題】データ・トランスファー装置はコンピューターのチップセットとのデータ・トランスファーをする、データ・トランスファー装置とその方法を提供する。【解決手段】データ・トランスファー制御ユニット、第1の格納装置と第2の格納装置を含んでなり、チップセットと第1の格納装置との間にデータを伝送する時に、データ・トランスファー制御ユニットにより目的地が全ての伝送したデータを受信できるかどうかを判断してもよいが、もしできれば、目的地から全てのデータを直接的に受信し、さもないとまず目的地にてデータの一部を受信し、そして残りのデータを予め第2の格納装置に格納し、目的地により前のデータを一つ受信してしまった後に、さらに第2の格納装置に格納されたデータを目的地に伝送して受信する。【選択図】図２
2007026070.tif 000002
【特許請求の範囲】
【請求項１】
コンピューターのチップセットとのデータ・トランスファーをするデータ・トランスファー装置であって、
第1の格納装置と、
第2の格納装置と、
それぞれ当該第1の格納装置および当該第2の格納装置を電気的に接続し当該チップセットと当該第1の格納装置と当該第2の格納装置の間におけるデータ・トランスファーを制御するように用いられるデータ・トランスファー制御ユニットとを含み、
当該チップセットと当該第1の格納装置との間にデータ・トランスファーを行なう時に、データを受信する方が当該チップセットと当該第1の格納装置のうちの一つで、当該データ・トランスファー制御ユニットは当該データを受信する方のデータ受信状況により直ちに全てのデータを受信できるかどうかを判断でき、もし可能であると判断すれば、当該データ・トランスファー制御ユニットが当該データ受信方を制御し、直ちにデータを受信するが、そしてもし不可能であると判断すれば、当該データ・トランスファー制御ユニットはまず当該データ受信方の受信しようとするデータの一部を当該第2の格納装置に一時的に格納し、他の一部のデータを当該データ受信方により直接的に受信し、且つ当該データ受信方がデータの受信を終了し、また当該第2の格納装置に格納されたデータを当該データ受信方に受信するように伝送することを特徴とするデータ・トランスファー装置。
【請求項２】
当該第1の格納装置はハードディスクで、当該第2の格納装置はメモリであることを特徴とする請求項1に記載のデータ・トランスファー装置。
【請求項３】
当該データ・トランスファー制御ユニットと当該チップセットとの間における伝送インターフェースはPCI-E（PCI-Express）インターフェースであることを特徴とする請求項1に記載のデータ・トランスファー装置。
【請求項４】
コンピューターのチップセットとのデータ・トランスファーをするデータ・トランスファー方法であって、
当該チップセットを制御し、データを第1の格納装置に受信するように伝送するデータ・トランスファー制御ユニットを提供し、
当該データ・トランスファー制御ユニットが当該チップセットの伝送したデータを受信し、
当該データ・トランスファー制御ユニットにより当該第1の格納装置が全てのデータを直ちに受信できるかどうかを判断し、
もし当該第1の格納装置が全てのデータを直ちに受信できれば、当該データ・トランスファー制御ユニットが当該第1の格納装置を制御して直接的に当該チップセットの伝送したデータを受信し、
もし当該第1の格納装置が全てのデータを直ちに受信できなければ、当該データ・トランスファー制御ユニットがまず当該第1の格納装置の受信しようとするデータの一部を第2の格納装置に一時的に格納し、他の一部のデータを当該第1の格納装置により直接的に受信し、且つ当該第1の格納装置が当該他の一部のデータの受信を終了し、また当該第2の格納装置に格納されたデータを当該第1の格納装置に受信するように伝送する段階を含むことを特徴とするデータ・トランスファー方法。
【請求項５】
当該第1の格納装置が全てのデータを直ちに受信できるのは、当該第1の格納装置の一回で処理し受信できるデータ量が当該チップセットから当該第1の格納装置に伝送するデータ量より多いことを指すことを特徴とする請求項4に記載のデータ・トランスファー方法。
【請求項６】
コンピューターのチップセットとのデータ・トランスファーをするデータ・トランスファー方法であって、
第1の格納装置を制御し、データを当該チップセットに受信するように伝送するデータ・トランスファー制御ユニットを提供し、
当該データ・トランスファー制御ユニットが当該第1の格納装置の伝送したデータを受信し、
当該データ・トランスファー制御ユニットにより当該チップセットが全てのデータを直ちに受信できるかどうかを判断し、
もし当該チップセットが全てのデータを直ちに受信できれば、当該データ・トランスファー制御ユニットが当該チップセットを制御して直接的に当該第1の格納装置の伝送したデータを受信し、
もし当該チップセットが全てのデータを直ちに受信できなければ、当該データ・トランスファー制御ユニットがまず当該チップセットの受信しようとするデータの一部を第2の格納装置に一時的に格納し、他の一部のデータを当該チップセットにより直接的に受信し、且つ当該チップセットが当該他の一部のデータの受信を終了し、また当該第2の格納装置に格納されたデータを当該チップセットに受信するように伝送する段階を含むことを特徴とするデータ・トランスファー方法。
【請求項７】
当該チップセットが全てのデータを直ちに受信できるのは、当該チップセットの一回で処理し受信できるデータ量が当該第1の格納装置から当該チップセットに伝送するデータ量より多い場合であることを特徴とする請求項6に記載のデータ・トランスファー方法。
【請求項８】
チップセットとメモリとの間に電気的に接続するデータ・トランスファー制御ユニットを提供し、当該データ・トランスファー制御ユニットが当該チップセットとメモリとの間におけるデータ・トランスファーを制御し、当該メモリがコンピューター起動情報を格納してなり、且つ電源の供給を取得し、
コンピューター起動時に、当該チップセットが当該データ・トランスファー制御ユニットを介して当該メモリのコンピューター起動情報を読取る段階を有することを特徴とするコンピューター・ラピッド起動方法。
【請求項９】
当該データ・トランスファー制御ユニットと当該チップセットとの間における伝送インターフェースはPCI-E（PCI-Express）インターフェースであることを特徴とする請求項8に記載のコンピューター・ラピッド起動方法。
【請求項１０】
コンピューター起動前において当該メモリがコンピューターの基本入出力システムの指定する起動装置となるように設定することと、
コンピューターの終了またはスリープの時にはコンピューター起動情報を当該メモリに格納することとをさらに含むことを特徴とする請求項8に記載のコンピューター・ラピッド起動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ・トランスファー装置およびその方法で、特にコンピューター中のチップセットと格納装置との間におけるデータ・トランスファー装置およびその方法に関するものである。本発明はまたコンピューター起動のラピッド方法に関連する。
【背景技術】
【０００２】
図1を参照し、これが従来のコンピューター・メカニズム模式図である。CPU（中央処理装置）70は、ノースブリッジ・チップセット71を経由してメインメモリ74からデータを読取るが、そしてノースブリッジ・チップセット72についてコンピューター周辺装置のアクセスを担当し、ノースブリッジ・チップセット72がPCIインターフェース721，IDEインターフェース722又は入出力チップ73を介して対外的に周辺装置と接続できる。一般的に言えば、入出力チップ73の接続する周辺装置、例えばフロッピー（登録商標）・ディスク，キーボード，マウス，ハンドルはスロー・トランスファーに属する。ただし、より高速なトランスファーに属する周辺装置は、PCIインターフェース721又はIDEインターフェース722、例えばPCIインターフェース721の接続するディスプレー・カード，インターネット・カード又はIDEインターフェース722の接続するハードディスク，光ディスクなどを介する。
【０００３】
ただしコンピューターについて、ハードディスクは主要な格納装置で、格納容量が大きな利点を具するが、しかしながら提供するデータ・アクセス速度が大幅にメインメモリ74に及ばないが、従ってセントラル・プロセッシング・ユニット70がハードディスクに対し大量のデータ・アクセスを行なう時に、IDEインターフェース722の提供するトランスファー帯域幅に限定され、またハードディスク自身の内部が機械式アクセス・メカニズムに属し、且つ満足なアクセス速度を提供できないため、データ・トランスファー過程中において、ハードディスクがよくIDEインターフェース722の提供する固定かつ有限な帯域幅に限定されることにより、コンピューター・メカニズム全体の仕事効率に影響を及ぼすには至る。さらにハードディスクも常にコンピューター起動の必要とするデータを格納するために用いられる場所で、ハードディスクの遅すぎるデータ・アクセス速度もコンピューター起動時間の長すぎをもたらす。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の解決しようとする技術問題は、データ・トランスファー装置と方法を提供し、トランスファー帯域幅を弾性的に調整でき、全てのデータ量を単一の格納装置を集中することを避け、且つ伝送インターフェースの帯域幅を向上できることにより、データ・トランスファー速度を向上し、同時に起動速度も加速できる。
【課題を解決するための手段】
【０００５】
前述の技術問題を解決するために、本発明のある方案に基づいてデータ・トランスファー装置を提供し、コンピューターのチップセットとのデータ・トランスファーをし、第1の格納装置，第2の格納装置とデータ・トランスファー制御ユニットを含んでなり、データ・トランスファー制御ユニットがそれぞれ第1の格納装置および当該第2の格納装置を電気的に接続し、データ・トランスファー制御ユニットによりチップセット，第1の格納装置と第2の格納装置の間におけるデータ・トランスファーを制御する。従ってチップセットが第1の格納装置との間にはデータ・トランスファーを行なう時に、チップセットまたは第1の格納装置がデータ受信方であってもよいし、データ・トランスファー制御ユニットはデータ受信方のデータ受信状況により直ちに全てのデータを受信できるかどうかを判断でき、もし可能であると判断すれば、データ・トランスファー制御ユニットがデータ受信方を制御し、直ちにデータを受信する。そして、もし不可能であると判断すれば、データ・トランスファー制御ユニットはまず当該データ受信方の受信しようとするデータの一部を第2の格納装置に一時的に格納し、他の一部のデータをデータ受信方により直接的に受信し、且つデータ受信方がデータの受信を終了し、また第2の格納装置に格納されたデータをデータ受信方に受信するように伝送する。
【０００６】
前述のデータ・トランスファー制御ユニットとチップセットとの間における伝送インターフェースはPCI-Eインターフェースである。
【０００７】
前述の技術問題を解決するために、本発明の他の方案に基づいてデータ・トランスファー方法を提供し、コンピューターのチップセットとのデータ・トランスファーをするが、チップセットを制御しデータを第1の格納装置に受信するように伝送するデータ・トランスファー制御ユニットを提供することと、データ・トランスファー制御ユニットがチップセットの伝送したデータを受信することと、データ・トランスファー制御ユニットにより第1の格納装置が全てのデータを直ちに受信できるかどうかを判断することと、もし第1の格納装置が全てのデータを直ちに受信できればデータ・トランスファー制御ユニットが第1の格納装置を制御して直接的にチップセットの伝送したデータを受信することと、もし第1の格納装置が全てのデータを直ちに受信できなければデータ・トランスファー制御ユニットがまず第1の格納装置の受信しようとするデータの一部を第2の格納装置に一時的に格納し他の一部のデータを第1の格納装置により直接的に受信し且つ第1の格納装置が当該他の一部のデータの受信を終了しまた第2の格納装置に格納されたデータを第1の格納装置に受信するように伝送することとを含む。
【０００８】
本発明の更に他の方案に基づいてコンピューター・ラピッド起動方法を提供するが、チップセットとメモリとの間に接続するデータ・トランスファー制御ユニットを提供し、且つデータ・トランスファー制御ユニットがチップセットとメモリとの間におけるデータ・トランスファーを制御しコンピューター起動終了情報をメモリ中に格納でき再起動する時にチップセットが即ちデータ・トランスファー制御ユニットを介してメモリのコンピューター起動情報を読取ることを含む。このメモリは、終了状態の時に予備電源からデータを格納するために必要な電源を提供する必要があり、ただし起動状態の時にパワーサプライから電源を自動的に供給する。
【０００９】
本発明のデータ・トランスファー装置およびその方法を採用し、チップセットと第1の格納装置との間におけるデータ・トランスファーの時に、データ・トランスファー制御ユニットによりデータ・トランスファー目的地の受信速度を判断し、伝送したデータの一部を弾性的に調整して第2の格納装置に一時に格納し、そしてこのように目的地の受信データ速度が遅くなるため、コンピューター全体のデータ・トランスファー効率に影響を及ぼすには至らない。またデータ・トランスファー制御ユニットとチップセットとの間にPCI-Eインターフェースを使用することにより、トランスファー帯域幅の増加を達成できる。さらにコンピューター起動情報を第2の格納装置、即ちメモリに格納し、コンピューター起動の時にハードディスクから起動情報を読取る必要がなく、そしてデータ・トランスファー制御ユニットに電気的に接続されたメモリから読取り、このようにコンピューター起動の速度を加速するように達成できる。
【発明を実施するための最良の形態】
【００１０】
以下本発明に関する詳細な説明と添付の図面を参照し、本発明の目的，特徴と特色を説明するが、本発明はこれに限定されることはない。
【００１１】
図1を参照し、これが本発明のより好ましい実施例のシステム・メカニズム図である。本実施例の述べるチップセット10はPCI-Eインターフェースの南ブリッジ・チップセットまたは北ブリッジ・チップセットを提供し、このチップセット10がデータ・トランスファー制御ユニット20を電気的に接続する。データ・トランスファー制御ユニット20とチップセット10との間における伝送インターフェースはPCI-Eインターフェースで、且つ当該データ・トランスファー制御ユニット20が多数のPCI-Eチャネルを整合して一つとなり、このように帯域幅を増加し且つデータ処理速度を加速でき、本実施例のデータ・トランスファー制御ユニット20がチップにより実行される。
【００１２】
本実施例のデータ・トランスファー制御ユニット20はそれぞれ第1の格納装置21と第2の格納装置22を電気的に接続し、且つチップセット10，第1の格納装置21と第2の格納装置22の間におけるデータ・トランスファーを制御するように用いられ、例えばチップセット10がデータを第1の格納装置21に受信するように伝送し、或いは第1の格納装置21がデータをチップセット10に受信するように伝送するが、そして、第2の格納装置22が即ちデータ・トランスファー過程中における一時格納スペースを提供し、データの一時格納を提供できることにより、データ・トランスファー制御ユニット20はデータ・トランスファー過程中において、トランスファー帯域幅を弾性的に調整するように用いられるには供する。
【００１３】
本実施例の第1の格納装置21はIDE，SATA，1394やSCSI伝送インターフェースのハードディスクであってもよいが、そして本実施例の第2の格納装置22はデータ・アクセス速度がハードディスクより速くなるメモリである。データ・トランスファー制御ユニット20はデータ・トランスファー制御をする時に、目的地のデータ受信状況を判断でき、もし目的地の処理速度が及ばない或いはビジイとなる時になれば、先に処理データを第2の格納装置22、例えばメモリに一時に格納できるが、そして本実施例の指す目的地は、チップセット10又は第1の格納装置21である。
【００１４】
従ってデータ・トランスファー制御ユニット20を介して格納容量の大きなハードディスク及びデータ・アクセス速度の速いメモリを外接できるが、そしてハードディスク及びメモリがそれぞれ本実施例の述べる第1の格納装置21と第2の格納装置22である。本実施例の第2の格納装置22はメモリであるため、メモリは、コンピューターのマザー・ボードの拡充する、データ・トランスファー制御ユニット20の電気的に接続するメモリ・スロットに装着される。さらに伝送したデータ量の大きさにより、本実施例の第1の格納装置21と第2の格納装置22は多数個の設計であってもよいため、データ・トランスファー速度を加速する。
【００１５】
本実施例のチップセット10とデータ・トランスファー制御ユニット20との間において、PCI-Eインターフェース，PCI-E×1（1セットのチャネルを代表する）を使用するトランスファー帯域幅が250MB／Sで、PCI-E計画には×1，×2，×4，×8，×16，×32…等の多種のスペックがあるため、フル・バイプレックス作動モードの時におけるPCI-E×16のトランスファー帯域幅が高く8GB／Sに達する時に、とっくに一般のコンピューターのメーンメモリ又はハードディスクのデータ・アクセス速度を大幅に上回る。このファクターに基づき、本実施例の第2の格納装置22も基本入出力システム（BIOS）からコンピューター起動位置となるように指定でき、また予め第2の格納装置22にコンピューター起動情報を格納し、即ちコンピューター・ラピッド起動に供することが出来る。そして第2の格納装置22に格納されたデータがコンピューター起動に影響されないように確保するために、本実施例は予備電源23を一つ提供し、第2の格納装置22に供給し、コンピューター起動の時に使用される。メモリに格納されたコンピューター起動情報は、オペレーティング・システム（例えばWindows（登録商標）システム，OS2システム又はLinuxシステム）の複数の起動ファイル、複数のレジスタ・ファイル、複数の実行ファイル又は複数の終了ファイルであってもよいし、或いはコンピューター起動情報も起動映像ファイルであってもよい。
【００１６】
図3を参照し、これが本発明のデータ・トランスファーのフローチャートである。このフローチャートは、データ・トランスファー制御ユニット20がチップセット10から第1の格納装置21にデータを伝送するように制御することを掲示し、以下のステップを含むが、チップセット10から第1の格納装置21にデータを伝送し始め（S301）、データ・トランスファー制御ユニット20がチップセット10の伝送したデータを受信し（S303）、第1の格納装置21が全てのデータを直ちに受信できるかどうかを判断し（S305）、データ・トランスファー制御ユニット20により、第1の格納装置21の受信できるデータ量の一つがチップセット10から第1の格納装置21に伝送するデータ量の全てより多いかどうかを判断する。
【００１７】
もし判断した結果が肯定であれば、直接的に第1の格納装置21がチップセット10の伝送したデータを受信し（S307）、もし判断した結果が否定であれば、データ・トランスファー制御ユニット20がまずチップセット10の伝送したデータの一部を第2の格納装置22に一時的に格納し（S309）、そしてチップセット10の伝送した残りの他のデータの一部を第1の格納装置21により直接的に受信し（S311）、第1の格納装置21がデータの受信を終了する時に（S313）、さらに第2の格納装置22に格納されたデータを第1の格納装置21に受信するように伝送する（S315）。
【００１８】
図4を参照し、これが本発明の他のデータ・トランスファーのフローチャートである。このフローチャートは、データ・トランスファー制御ユニット20が第1の格納装置21からチップセット10にデータを伝送するように制御することを掲示し、以下のステップを含むが、第1の格納装置21からチップセット10にデータを伝送し始め（S401）、データ・トランスファー制御ユニット20が第1の格納装置21の伝送したデータを受信し（S403）、チップセット10が全てのデータを直ちに受信できるかどうかを判断し（S405）、データ・トランスファー制御ユニット20により、チップセット10の受信できるデータ量の一つが第1の格納装置21からチップセット10に伝送するデータ量の全てより多いかどうかを判断し、且つチップセット10もまだビジイ状態とならない。
【００１９】
もし判断した結果が肯定であれば、直接的にチップセット10が第1の格納装置21の伝送したデータを受信し（S407）。もし判断した結果が否定であれば、データ・トランスファー制御ユニット20がまず第1の格納装置21の伝送したデータの一部を第2の格納装置22に一時的に格納し（S409）、そして第1の格納装置21の伝送した残りの他のデータの一部をチップセット10により直接的に受信し（S411）、チップセット10がデータの受信を終了する時に（S413）、さらに第2の格納装置22に格納されたデータをチップセット10に受信するように伝送する（S415）。
【００２０】
故に、本実施例の提供するデータ・トランスファー制御ユニット20は、チップセット10と第1の格納装置21との間にデータ・トランスファーを行なう時を制御でき、且つ伝送したデータ量の大きさにより、例えば伝送したデータ量が目的地の受信できるデータ量の一つより小さい時に、目的地がデータ・トランスファーを直接的に受信する。逆に伝送したデータ量が目的地の受信できるデータ量の一つより大きい時に、目的地の受信できるデータ量の処理範囲内では、先にデータの一部を受信し、そして残りのデータが予め第2の格納装置22に格納され、また目的地が前のデータ量の一つを受信し処理してしまうから、再び当該第2の格納装置22に格納されたデータを目的地の装置に受信するように伝送する。そして第2の格納装置22から提供されたデータの一時格納、例えばキャッシュ・メモリの設置を経由し、チップセット10と第1の格納装置21との間に行なうデータ・トランスファーの速度がより速くなることが出来る。
【００２１】
図5を参照し、これが本発明のコンピューター・オン／オフ操作のフローチャートである。第2の格納装置22に予めコンピューター起動情報を格納でき、従ってコンピューター起動時に、チップセット10がデータ・トランスファー制御ユニット20を介して第2の格納装置22の中におけるデータを読取り（S501）、コンピューター起動のための必要なデータを素早く取得でき、コンピューターが読取ったコンピューター起動情報に基づいて起動状態に入り（S503）、そして本実施例の提供するコンピューター起動方式は、伝統の起動よりも、大幅にハードディスクから起動データを取得する速度が速くなり、そしてコンピューターが終了し或いは睡眠モードに入りようと企てる時に、まずコンピューターの起動情報を第2の格納装置に格納し（S505）、次回のコンピューター起動の時に直接的に第2の格納装置22からコンピューター起動情報を読取るには供される。
【００２２】
従って、本発明は、確かに前述の掲示した技術により完全に従来者とは異なる設計を提供でき、全体の使用価値を向上でき、またその出願前ではまだ出版物に現れない或いは公開的に使用されなく、誠にすでに発明特許の要件に適合し、ここに特許法により発明特許の出願を提出する。
【００２３】
ただし前述の掲示した図面，説明は、本発明の実施例のみで、いかなる当該技術をよく分かる者でも、前述の説明に基づいて他の様々な改良が出来、そしてこれらの変更が依然として本発明の発明精神および以下の限定された特許請求の範囲中に属する。
【図面の簡単な説明】
【００２４】
【図１】従来のコンピューター・メカニズム模式図である。
【図２】本発明のより好ましい実施例のシステム・メカニズム図である。
【図３】本発明のデータ・トランスファーのフローチャートである。
【図４】本発明の他のデータ・トランスファーのフローチャートである。
【図５】本発明のコンピューター・オン／オフ操作のフローチャートである。
【符号の説明】
【００２５】
10  チップセット
20  データ・トランスファー制御ユニット
21  第1の格納装置
22  第2の格納装置  
23  予備電源
70  CPU
71  ノースブリッジ・チップセット
72  ノースブリッジ・チップセット
73  入出力チップ
74  メインメモリ
721  PCIインターフェース
722  IDEインターフェース
【図１】
2007026070.tif 000003
【図２】
2007026070.tif 000004
【図３】
2007026070.tif 000005
【図４】
2007026070.tif 000006
【図５】
2007026070.tif 000007