(57)【要約】【課題】動画視認性の向上に伴う色再現性およびコントラストの低下を改善する。【解決手段】液晶表示装置は、映像信号に対応した階調表示および映像信号に対応しない非階調表示を周期的に行う液晶表示パネルＤＰと、階調表示および非階調表示にそれぞれ対応して点滅するバックライトＢＬとを備える。さらに、インバータ制御回路１４およびバックライト駆動部ＬＤが階調表示および非階調表示間の遷移に要する表示領域の液晶応答期間に占めるバックライトＢＬの点灯時間を制御する光源制御部として設けられる。【選択図】図１
2007193123.tif 000002
【特許請求の範囲】
【請求項１】
映像信号に対応した階調表示および前記映像信号に対応しない非階調表示を周期的に行う液晶表示部と、前記階調表示および前記非階調表示にそれぞれ対応して点滅する照明光源と、前記階調表示および前記非階調表示間の遷移に要する前記液晶表示部の液晶応答期間に占める前記照明光源の点灯時間を制御する光源制御部とを備えることを特徴とする液晶表示装置。
【請求項２】
前記光源制御部は前記非階調表示の挿入率の増大に対して前記液晶表示部の液晶応答期間に占める前記照明光源の点灯時間を短縮するように構成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記照明光源の点灯時間は、前記非階調表示の挿入率が４０％以上に増大された場合に短縮されることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記光源制御部は前記液晶表示部の液晶応答期間に占める前記照明光源の点灯時間を無くすように構成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記照明光源の点灯時間は、前記非階調表示の挿入率が４０％以上に増大された場合に無くされることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記液晶表示部は、表示動作のためにベンド配向され、このベンド配向からスプレイ配向への逆転移が前記非階調表示用に印加される駆動電圧によって阻止される複数の液晶画素を含むことを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば１フレーム期間毎に映像信号に対応した階調表示および映像信号に対応しない黒または特定の中間調となる非階調表示を行いこれら階調表示および非階調表示にそれぞれ対応してバックライトを点滅させる液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置に代表される平面表示装置は、コンピュータ、カーナビゲーションシステム、あるいはテレビ受信機等において画像を表示するために広く利用されている。液晶表示装置は、一般に複数の液晶画素のマトリクスアレイを含む液晶表示パネル、この液晶表示パネルを照明するバックライト、並びにこれら表示パネルおよびバックライトを制御する表示制御回路を有する。液晶表示パネルはアレイ基板および対向基板間に液晶層を挟持した構造である。
【０００３】
アレイ基板は略マトリクス状に配置される複数の画素電極、複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。各スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ）からなり、１ゲート線が駆動されたときに導通して１ソース線の電位を１画素電極に印加する。対向基板には、アレイ基板に配置された複数の画素電極に対向するように共通電極が設けられる。一対の画素電極および共通電極はこれら電極間に位置する液晶層の一部である画素領域と共に画素を構成し、画素領域において液晶分子配列を画素電極および共通電極間の電界によって制御する。表示制御回路は複数のゲート線を駆動するゲートドライバ、複数のソース線を駆動するソースドライバ、並びにこれらゲートドライバ、ソースドライバ、およびバックライトを制御するコントローラ回路等を含む。
【０００４】
液晶表示装置が主に動画を表示するテレビ受信機用である場合、液晶分子が良好な応答性を示すＯＣＢモードの液晶表示パネルを用いることが検討されている（特許文献１を参照）。この液晶表示パネルでは、液晶が画素電極および共通電極上で互いに平行にラビングされた配向膜によって電源投入前においてほとんど寝ているスプレイ配向になる。液晶表示パネルは、電源投入に伴う初期化処理で印加する比較的強い電界によりこれら液晶をスプレイ配向からベンド配向に転移させてから表示動作を行う。
【０００５】
液晶が電源投入前にスプレイ配向となる理由は、スプレイ配向が液晶駆動電圧の無印加状態でエネルギー的にベンド配向よりも安定であるためである。このような液晶は一旦ベンド配向に転移しても、スプレイ配向のエネルギーとベンド配向のエネルギーとが拮抗するレベル以下の電圧印加状態や電圧無印加状態が長期間続く場合に再びスプレイ配向に逆転移してしまうという性質を有する。スプレイ配向では、視野角特性がベンド配向に対して大きく異なることから表示異常となる。
【０００６】
従来、ベンド配向からスプレイ配向への逆転移を防止するため、例えば１フレームの画像を表示するフレーム期間の一部で大きな液晶駆動電圧を液晶に印加する駆動方式がとられている。ノーマリホワイトの液晶表示パネルでは、この液晶駆動電圧が黒表示の電圧に相当するため、黒挿入駆動と呼ばれる。
【特許文献１】特開２００２−２０２４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、液晶表示パネルは画像データの更新まで表示状態を保持するホールド型表示デバイスであることから、動画表示において観察者の視覚に生じる網膜残像の影響から物体の動きを滑らかに見せることが難しい。上述の黒挿入駆動は画素輝度を擬似的に離散的な疑似インパルス応答の波形にして網膜残像をクリアすることになるため、観察者の視覚によって低下する動画視認性の改善に有効である。黒挿入率は上述の逆転移を防止するために１フレーム期間における黒挿入期間（非階調表示期間）の割合として通常２５％程度に設定されるが、この黒挿入率を５０％程度に増大すると、ＣＲＴに匹敵する違和感のない動画視認性を得ることができる。
【０００８】
バックライトは階調表示期間に点灯し黒挿入期間に消灯するブリンキング駆動されることがある。このブリンキング駆動を行った場合において、この黒挿入率を増大させると、バックライトの点灯時間に対する液晶応答期間の比率が増加する。このため、赤、緑、青の色純度が悪くなって、色再現範囲を狭くするという問題がある。また、これと同じ理由からコントラストも低下する。
【０００９】
従来において、バックライトは黒挿入期間の開始タイミングでオフし、黒挿入期間の終了タイミングでオンするように制御される。この制御は黒挿入率を図８に示す２５％から図９に示す５０％に切換えた場合でも同じである。このため、黒挿入率＝５０％の場合に、液晶応答部分（変調率波形が黒挿入期間の開始直後および終了直後において傾いた部分）の成分比が黒挿入率＝２５％の場合よりも多くなり、色再現性の低下およびコントラストの低下を招いていた。
【００１０】
本発明の目的は、動画視認性の向上に伴う色再現性およびコントラストの低下を改善できる液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明によれば、映像信号に対応した階調表示および映像信号に対応しない非階調表示を周期的に行う液晶表示部と、階調表示および非階調表示にそれぞれ対応して点滅する照明光源と、階調表示および非階調表示間の遷移に要する液晶表示部の液晶応答期間に占める照明光源の点灯時間を制御する光源制御部とを備える液晶表示装置が提供される。
【発明の効果】
【００１２】
この液晶表示装置では、光源制御部が階調表示および非階調表示間の遷移に要する液晶表示部の液晶応答期間に占める照明光源の点灯時間を制御する。この制御により、非階調表示の挿入率の増大に対して液晶表示部の液晶応答期間に占める照明光源の点灯時間を短縮させたり、液晶表示部の液晶応答期間に占める照明光源の点灯時間を無くすことができるようになる。従って、非階調表示挿入率を増大させても、色再現性範囲およびコントラストの安定性を確保することできる。すなわち、動画視認性の向上に伴う色再現性およびコントラストの低下を改善できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。
【００１４】
図１はこの液晶表示装置の回路構成を概略的に示す。液晶表示装置は液晶表示パネルＤＰ、表示パネルＤＰを照明するバックライトＢＬ、および表示パネルＤＰおよびバックライトＢＬを制御する表示制御回路ＣＮＴを備える。液晶表示パネルＤＰは一対の電極基板であるアレイ基板１および対向基板２間に液晶層３を挟持した構造である。液晶層３は例えばノーマリホワイトの表示動作のために予めスプレイ配向からベンド配向に転移されると共にベンド配向からスプレイ配向への逆転移が周期的に印加され黒表示となる電圧により阻止される液晶を液晶材料として含む。表示制御回路ＣＮＴはアレイ基板１および対向基板２から液晶層３に印加される液晶駆動電圧により液晶表示パネルＤＰの透過率を制御する。スプレイ配向からベンド配向への転移は電源投入時に表示制御回路ＣＮＴにより行われる所定の初期化処理で比較的大きな電界を液晶に印加することにより得られる。
【００１５】
図２は液晶表示パネルＤＰの断面構造を詳細に示す。アレイ基板１は、ガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成される複数の画素電極ＰＥ、およびこれら画素電極ＰＥ上に形成される配向膜ＡＬを含む。対向基板２はガラス板等からなる透明絶縁基板ＧＬ、この透明絶縁基板ＧＬ上に形成されるカラーフィルタ層ＣＦ、このカラーフィルタ層ＣＦ上に形成される共通電極ＣＥ、およびこの共通電極ＣＥ上に形成される配向膜ＡＬを含む。液晶層３は対向基板２とアレイ基板１の間隙に液晶を充填することにより得られる。カラーフィルタ層ＣＦは赤画素用の赤着色層、緑画素用の緑着色層、青画素用の青着色層、およびブラックマトリクス用の黒着色（遮光）層を含む。図２では、液晶分子がスプレイ配向した状態にある。また、液晶表示パネルＤＰはアレイ基板１および対向基板２の外側に配置される一対の位相差板ＲＴ、これら位相差板ＲＴの外側に配置される一対の偏光板ＰＬ、およびアレイ基板１側の偏光板ＰＬの外側に配置される光源用のバックライトＢＬを備える。アレイ基板１側の配向膜ＡＬおよび対向基板２側の配向膜ＡＬは互いに平行にラビング処理される。これにより、液晶分子のプレチルト角は約１０°に設定される。
【００１６】
アレイ基板１では、複数の画素電極ＰＥが透明絶縁基板ＧＬ上において略マトリクス状に配置される。また、複数のゲート線Ｙ（Ｙ１〜Ｙｍ）が複数の画素電極ＰＥの行に沿って配置され、複数のソース線Ｘ（Ｘ１〜Ｘｎ）が複数の画素電極ＰＥの列に沿って配置される。これらゲート線Ｙおよびソース線Ｘの交差位置近傍には、複数の画素スイッチング素子Ｗが配置される。各画素スイッチング素子Ｗは例えばゲートがゲート線Ｙに接続され、ソース−ドレインパスがソース線Ｘおよび画素電極ＰＥ間に接続される薄膜トランジスタからなり、対応ゲート線Ｙを介して駆動されたときに対応ソース線Ｘおよび対応画素電極ＰＥ間で導通する。
【００１７】
各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、それぞれ配向膜ＡＬで覆われ、画素電極ＰＥおよび共通電極ＣＥからの電界に対応した液晶分子配列に制御される液晶層３の一部である画素領域と共に液晶画素ＰＸを構成する。
【００１８】
複数の液晶画素ＰＸは各々画素電極ＰＥおよび共通電極ＣＥ間に液晶容量ＣＬＣを有する。複数の補助容量線Ｃ１〜Ｃｍは各々対応行の液晶画素ＰＸの画素電極ＰＥに容量結合して補助容量Ｃｓを構成する。補助容量Ｃｓは画素スイッチング素子Ｗの寄生容量に対して十分大きな容量値を有する。
【００１９】
表示制御回路ＣＮＴは、複数のスイッチング素子Ｗを行単位に導通させるように複数のゲート線Ｙ１〜Ｙｍを順次駆動するゲートドライバＹＤ、各行のスイッチング素子Ｗが対応ゲート線Ｙの駆動によって導通する期間において画素電圧Ｖsを複数のソース線Ｘ１〜Ｘｎにそれぞれ出力するソースドライバＸＤ、バックライトＢＬを駆動するバックライト駆動部ＬＤ、表示パネルＤＰの駆動用電圧を発生する駆動用電圧発生回路４、およびゲートドライバＹＤ、ソースドライバＸＤおよびバックライト駆動部（インバータ）ＬＤを制御するコントローラ回路５を備える。
【００２０】
駆動用電圧発生回路４は、ゲートドライバＹＤを介して補助容量線Ｃに印加される補償電圧Ｖeを発生する補償電圧発生回路６、ソースドライバＸＤによって用いられる所定数の階調基準電圧ＶＲＥＦを発生する階調基準電圧発生回路７、および対向電極ＣＴに印加されるコモン電圧Ｖcomを発生するコモン電圧発生回路８を含む。コントローラ回路５は、外部信号源ＳＳから入力される同期信号ＳＹＮＣ（ＶＳＹＮＣ，ＤＥ）および黒挿入率設定信号ＢＫＳに基づいてゲートドライバＹＤに対する制御信号ＣＴＹを発生する垂直タイミング制御回路１１、外部信号源ＳＳから入力される同期信号ＳＹＮＣ（ＶＳＹＮＣ，ＤＥ）に基づいてソースドライバＸＤに対する制御信号ＣＴＸを発生する水平タイミング制御回路１２、複数の画素ＰＸに対して外部信号源ＳＳから入力される画像データについて例えば黒挿入２倍速変換を行う画像データ変換回路１３、および垂直タイミング制御回路１１から出力される制御信号ＣＴＸおよび外部信号源ＳＳからの黒挿入率設定信号ＢＫＳに基づいてバックライト駆動部（インバータ）ＬＤを制御するインバータ制御回路１４を含む。画像データは複数の液晶画素ＰＸに対する複数の画素データＤＩからなり、１フレーム期間（垂直走査期間Ｖ）毎に更新される。制御信号ＣＴＹはゲートドライバＹＤに供給され、制御信号ＣＴＸは画像データ変換回路１３から変換結果として得られる画素データＤＯと共にソースドライバＸＤに供給される。制御信号ＣＴＹは上述のように順次複数のゲート線Ｙを駆動する動作をゲートドライバＹＤに行わせるために用いられ、制御信号ＣＴＸは画像データ変換回路１３の変換結果として１行分の液晶画素ＰＸ単位に得られ直列に出力される画素データＤＯを複数のソース線Ｘにそれぞれ割り当てると共に出力極性を指定する動作をソースドライバＸＤに行わせるために用いられる。
【００２１】
ゲートドライバＹＤおよびソースドライバＸＤは複数のゲート線Ｙおよび複数のソース線Ｘをそれぞれ選択するために例えばシフトレジスタ回路を用いて構成される。この場合、制御信号ＣＴＹは、階調表示開始タイミングを制御する第１スタート信号（階調表示開始信号）ＳＴＨＡ、黒挿入開始タイミングを制御する第２スタート信号（黒挿入開始信号）ＳＴＨＢ、シフトレジスタ回路においてこれらスタート信号ＳＴＨＡ，ＳＴＨＢをシフトさせるクロック信号、およびスタート信号ＳＴＨＡ，ＳＴＨＢの保持位置に対応してシフトレジスタ回路によって所定数ずつ順次または一緒に選択されるゲート線Ｙ１〜Ｙｍへの駆動信号の出力を制御する出力イネーブル信号等を含む。他方、制御信号ＣＴＸは１行分の画素データの取込開始タイミングを制御するスタート信号、シフトレジスタ回路においてこのスタート信号をシフトさせるクロック信号、スタート信号の保持位置に対応してシフトレジスタ回路によって１本ずつ選択されるソース線Ｘ１〜Ｘｎに対してそれぞれ取り込まれる１行分の画素データＤＯの並列出力タイミングを制御するロード信号、および画素データに対応する画素電圧Ｖｓの信号極性を制御する極性信号等を含む。
【００２２】
ゲートドライバＹＤは制御信号ＣＴＹの制御により１フレーム期間において複数のゲート線Ｙ１〜Ｙｍを黒挿入用および階調表示用に順次選択し、各行の画素スイッチング素子Ｗを導通させる駆動信号としてオン電圧を選択ゲート線Ｙに供給する。画像データ変換回路１３が黒挿入２倍速変換を行う場合、１行分の入力画素データＤＩが１Ｈ毎に出力画素データＤＯとなる１行分の黒挿入用固定画素データＢおよび１行分の階調表示用可変画素データＳに変換される。階調表示用可変画素データＳは画素データＤＩと同じ階調値であり、黒挿入用固定画素データＢは黒表示あるいは黒表示に近い特定中間調表示の階調値である。１行分の黒挿入用固定画素データＢおよび１行分の階調表示用可変画素データＳの各々はそれぞれＨ／２期間において画像データ変換回路１３から直列に出力される。ソースドライバＸＤは上述の階調基準電圧発生回路７から供給される所定数の階調基準電圧ＶＲＥＦを参照してこれら画素データＢ，Ｓをそれぞれ画素電圧Ｖsに変換し、複数のソース線Ｘ１〜Ｘｎに並列的に出力する。
【００２３】
画素電圧Ｖsは共通電極ＣＥのコモン電圧Ｖcomを基準として画素電極ＰＥに印加される電圧であり、例えばフレーム反転駆動およびライン反転駆動を行うようコモン電圧Ｖcomに対して極性反転される。２倍速の垂直走査速度で黒挿入駆動を行う場合には、例えばライン反転駆動およびフレーム反転駆動（１Ｈ１Ｖ反転駆動）を行うようコモン電圧Ｖcomに対して極性反転される。また、補償電圧Ｖeは１行分のスイッチング素子Ｗが非導通となるときにこれらスイッチング素子Ｗに接続されるゲート線Ｙに対応した補助容量線ＣにゲートドライバＹＤを介して印加され、これらスイッチング素子Ｗの寄生容量によって１行分の画素ＰＸに生じる画素電圧Ｖsの変動を補償するために用いられる。
【００２４】
ゲートドライバＹＤが例えばゲート線Ｙ１をオン電圧により駆動してこのゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗを導通させると、ソース線Ｘ１〜Ｘｎ上の画素電圧Ｖsがこれら画素スイッチング素子Ｗをそれぞれ介して対応画素電極ＰＥおよび補助容量Ｃｓの一端に供給される。また、ゲートドライバＹＤはこのゲート線Ｙ１に対応した補助容量線Ｃ１に補償電圧発生回路６からの補償電圧Ｖeを出力し、ゲート線Ｙ１に接続された全ての画素スイッチング素子Ｗの導通期間の直後にこれら画素スイッチング素子Ｗを非導通にするオフ電圧をゲート線Ｙ１に出力する。補償電圧Ｖeはこれら画素スイッチング素子Ｗが非導通になったときにこれらの寄生容量によって画素電極ＰＥから引き抜かれる電荷を低減して画素電圧Ｖsの変動、すなわち突き抜け電圧ΔＶｐを実質的にキャンセルする。
【００２５】
例えば２倍速の垂直走査速度で黒挿入駆動を行う場合について液晶表示装置の動作を示す。ここでは、第１スタート信号ＳＴＨＡおよび第２スタート信号ＳＴＨＢがいずれもＨ／２期間分のパルス幅でゲートドライバＹＤに入力されるパルスである。第１スタート信号ＳＴＨＡが最初に入力され、第２スタート信号ＳＴＨＢが黒挿入率に従って第１スタート信号ＳＴＨＡよりも遅れて入力される。黒挿入率は階調表示用である可変画素電圧の保持期間（すなわち、階調表示期間）に対する黒挿入用である固定画素電圧の保持期間（すなわち、黒挿入期間、いいかえれば非階調表示期間）の比率であるが、ここでは１フレーム期間（１Ｖ：垂直走査期間）における黒挿入期間の割合とする。
【００２６】
ゲートドライバＹＤは第１スタート信号ＳＴＨＡをシフトさせて複数のゲート線Ｙ１〜Ｙｍを１水平走査期間Ｈ当たり１本ずつ選択し、１Ｈ期間の後半でゲート線Ｙ１，Ｙ２，Ｙ３，…に駆動信号を出力する。これに対し、ソースドライバＸＤは階調表示用可変画素データＳ，Ｓ，Ｓ，…の各々を対応１Ｈ期間の後半において画素電圧Ｖｓに変換し、これらを１Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓは、ゲート線Ｙ１〜Ｙｍの各々が対応１Ｈ期間の後半で駆動される間に１行目，２行目，３行目，４行目…の液晶画素ＰＸに供給される。
【００２７】
また、ゲートドライバＹＤは第２スタート信号ＳＴＨＢをシフトさせて複数のゲート線Ｙ１〜Ｙｍを１水平走査期間Ｈ当たり１本ずつ選択し、１Ｈ期間の前半でゲート線Ｙ１，Ｙ２，Ｙ３，…に駆動信号を出力する。これに対し、ソースドライバＸＤは黒挿入用固定画素データＢ，Ｂ，Ｂ，…の各々を対応１Ｈ期間の前半において画素電圧Ｖｓに変換し、これらを１Ｈ毎に反転される極性でソース線Ｘ１〜Ｘｎに並列出力する。これら画素電圧Ｖｓはゲート線Ｙ１〜Ｙｍの各々が対応１Ｈ期間の前半で駆動される間に１行目，２行目，３行目，…の液晶画素ＰＸに供給される。
【００２８】
図３は図１に示すバックライトＢＬおよび表示パネルＤＰの関係を示す。図４に示す表示画面ＤＳはマトリクス状に配置された複数の液晶画素ＰＸにより構成されている。バックライトＢＬは表示パネルＤＰの背面において複数の液晶画素ＰＸの行に平行に所定ピッチで並べられる例えばｋ個のバックライト光源ＬＰからなる。これらバックライト光源ＬＰは画面ＤＳを縦方向において等しく区分した複数の表示領域を主としてそれぞれ照明する。これらバックライト光源ＬＰの各々は１本の冷陰極管で構成される。実際の表示パネルＤＰでは、画面ＤＳが例えば２４個の表示領域に区分され、各表示領域が約２５行（ライン）分の液晶画素ＰＸを含むように設定される。この場合、２４本の冷陰極管の各々が約２５行（ライン）分の液晶画素ＰＸを照明対象として照明する。尚、各バックライト光源ＬＰを複数本の冷陰極管で構成すること可能である。
【００２９】
インバータ制御回路１４は黒挿入率＝２５％が黒挿入率設定信号ＢＫＳにより設定された場合に各表示領域の黒挿入駆動に対して対応バックライト光源ＬＰを図４に示すように点滅させる制御を行い、黒挿入率＝５０％が黒挿入率設定信号ＢＫＳにより設定された場合に各表示領域の黒挿入駆動に対して対応バックライト光源ＬＰを図５に示すように点滅させる制御を行う。すなわち、黒挿入率＝２５％では、バックライト光源ＬＰが黒挿入期間の開始タイミングで消灯（ＯＦＦ）され、黒挿入期間の終了タイミングで点灯（ＯＮ）される。黒挿入率＝５０％では、バックライト光源ＬＰが黒挿入期間の開始タイミングで消灯され、黒挿入期間の終了タイミングよりも遅れて点灯される。バックライト光源ＬＰの点灯遅延時間は黒表示（非階調表示）から階調表示への遷移に要する表示領域の液晶応答期間である。具体例として、画素電極ＰＥおよび共通電極ＣＥ間のセルギャップ＝４．５μｍおよびプレチルト角＝１０°のＯＣＢ液晶画素ＰＸを６０Ｈｚで駆動する場合を考えると、この点灯遅延時間は黒挿入期間の終了タイミングに対して３ｍｓｅｃとなる。
【００３０】
本実施形態では、インバータ制御回路１４の制御により、表示領域の液晶応答期間に占めるバックライト光源ＬＰの点灯時間が黒挿入率の増大に対して短縮される。この結果、黒挿入率＝２５％の場合と同様な７２％という色再現範囲を得ることができ、コントラストについても６００：１を維持することができた。
【００３１】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００３２】
上述の実施形態では、黒挿入率が２５％および５０％という２値間で変更されされたが、設定信号ＢＫＳにより黒挿入率を例えば２５％，３０％，３５％，４０％，５０％，６０％のように設定してもよい。この場合、黒挿入期間の終了タイミングに対するバックライト光源ＬＰの点灯タイミングを黒挿入率の増大に伴なって遅らせることにより、色再現範囲およびコントラストの安定性を得ることができる。
【００３３】
また、上述の実施形態では、黒挿入率＝２５％，５０％のいずれの場合でも、バックライト光源ＬＰが黒挿入期間の開始タイミングで消灯されたが、黒挿入率＝２５％のように低い場合に、バックライト光源ＬＰの消灯タイミングを階調表示から黒表示（非階調表示）への遷移に要する表示領域の液晶応答期間内になるように黒挿入期間の開始タイミングよりも遅らせ、黒挿入率の増大に伴なってこの消灯タイミングを黒挿入期間の開始タイミングに近づけるように制御しても、同様の効果を得ることができる。
【００３４】
色再現性およびコントラストの低下は、黒挿入率が４０％以上に増大される場合に顕著となるため、上述の制御は極めて有効である。
【００３５】
さらに、インバータ制御回路１４は黒挿入率＝２５％が黒挿入率設定信号ＢＫＳにより設定された場合に各表示領域の黒挿入駆動に対して対応バックライト光源ＬＰを図６に示すように点滅させる制御を行い、黒挿入率＝５０％が黒挿入率設定信号ＢＫＳにより設定された場合に各表示領域の黒挿入駆動に対して対応バックライト光源ＬＰを図７に示すように点滅させる制御を行ってもよい。すなわち、黒挿入率＝２５％，５０％のいずれにおいても、バックライト光源ＬＰが黒挿入期間の開始タイミングで消灯（ＯＦＦ）され、黒挿入期間の終了タイミングよりも遅れて点灯される。バックライト光源ＬＰの点灯遅延時間は黒表示（非階調表示）から階調表示への確実な遷移に要する表示領域の液晶応答期間である。具体例として、画素電極ＰＥおよび共通電極ＣＥ間のセルギャップ＝４．５μｍおよびプレチルト角＝１０°のＯＣＢ液晶画素ＰＸを６０Ｈｚで駆動する場合を考えると、この点灯遅延時間は黒挿入期間の終了タイミングに対して上述の実施形態の３ｍｓｅｃよりも長い４ｍｓｅｃとなる。この変形例では、バックライト光源ＬＰが階調表示から黒表示（非階調表示）への遷移および黒表示（非階調表示）から階調表示への遷移に要する表示領域の液晶応答期間のほとんどにおいて消灯した状態に維持されることになる。このように表示領域の液晶応答期間に占めるバックライト光源ＬＰの点灯時間を無くす構成であれば、色再現性の悪い液晶応答部分についてバックライト光源ＬＰからの光を遮断して、色再現性（色純度）を維持することができる。実際に、黒挿入率を１０％〜５０％の範囲で可変しても、ほぼ７２％の色再現性範囲を得ることができた。
【００３６】
色再現性およびコントラストの低下は、上述したように黒挿入率が４０％以上に増大される場合に顕著となるため、この変形例の制御も極めて有効である。
【００３７】
ちなみに、上述の実施形態では、複数のバックライト光源ＬＰがバックライトＢＬとして設けられたが、黒挿入用である固定画素電圧を順次全行の液晶画素ＰＸに保持させ、この後階調表示用である可変画素電圧を順次全行の液晶画素ＰＸに保持させる黒挿入駆動を１フレーム期間毎に行う場合には、表示画面ＤＰ全体を照明する単一のバックライト光源をバックライトＢＬとして設け、このバックライト光源について上述の制御を行うことも可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示す液晶表示パネルの断面構造を示す図である。
【図３】図１に示すバックライトおよび表示パネルの関係を示す図である。
【図４】図１に示す液晶表示装置において黒挿入率＝２５％で行われる黒挿入駆動に対するバックライト光源の点滅タイミングを示す図である。
【図５】図１に示す液晶表示装置において黒挿入率＝５０％で行われる黒挿入駆動に対するバックライト光源の点滅タイミングを示す図である。
【図６】図１に示す液晶表示装置の変形例において黒挿入率＝２５％で行われる黒挿入駆動に対するバックライト光源の点滅タイミングを示す図である。
【図７】図１に示す液晶表示装置の変形例において黒挿入率＝５０％で行われる黒挿入駆動に対するバックライト光源の点滅タイミングを示す図である。
【図８】従来の液晶表示装置において黒挿入率＝２５％で行われる黒挿入駆動に対するバックライトの点滅タイミングを示す図である。
【図９】従来の液晶表示装置において黒挿入率＝５０％で行われる黒挿入駆動に対するバックライトの点滅タイミンングを示す図である。
【符号の説明】
【００３９】
１…アレイ基板、２…対向基板、３…液晶層、４…駆動用電圧発生回路、５…コントローラ回路、６…補償電圧発生回路、７…階調基準電圧発生回路、８…コモン電圧発生回路、１１…垂直タイミング制御回路、１２…水平タイミング制御回路、１３…画像データ変換回路、１４…インバータ制御回路、ＢＬ…バックライト、ＬＰ…バックライト光源、ＤＰ…液晶表示パネル、ＰＥ…画素電極、ＣＥ…共通電極、ＣＬＣ…液晶容量、Ｃｓ…補助容量、ＰＸ…液晶画素、Ｗ…スイッチング素子、Ｙ…ゲート線、Ｘ…ソース線、ＣＮＴ…表示制御回路、ＬＤ…バックライト駆動部、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ。
【図１】
2007193123.tif 000003
【図２】
2007193123.tif 000004
【図３】
2007193123.tif 000005
【図４】
2007193123.tif 000006
【図５】
2007193123.tif 000007
【図６】
2007193123.tif 000008
【図７】
2007193123.tif 000009
【図８】
2007193123.tif 000010
【図９】
2007193123.tif 000011