(57)【要約】      （修正有）【課題】機能面に振動子などを持つ機能素子が組み込まれ、機能素子の気密封止が可能で、小型化や薄型化に対応できる半導体装置とその製造方法を提供する。【解決手段】デバイス基板１１の表面にもうけられ、振動子または可動部を有する機能素子１３と、機能素子１３の外周部に並べられてデバイス基板１１の表面に設けられた第１ランド１２と、第１ランド１２に設けられたバンプ１４とを有するマイクロデバイス１０が、バンプ１４に対応するように形成された第２ランド２２を有する回路基板２０に対して、バンプ１４と第２ランド２２が電気的に接続するようにバンプ１４の形成面側からマウントされており、機能素子１３の外周部において一周にわたり、バンプ１４と第２ランド２２の接続部を固定し、デバイス基板１１と回路基板２０の間隙を封止するように、封止樹脂層２７が形成され、機能素子１３と回路基板２０の間に中空部１５が構成されている構成とする。【選択図】図１
2007059470.tif 000002
【特許請求の範囲】
【請求項１】
デバイス基板と、前記デバイス基板の表面に設けられ、振動子または可動部を有する機能素子と、前記機能素子の外周部に並べられて前記デバイス基板の表面に設けられた第１ランドと、前記第１ランドに設けられたバンプとを有するマイクロデバイスと、
前記バンプに対応するように形成された第２ランドを有し、前記バンプと前記第２ランドが電気的に接続するように前記バンプの形成面側から前記マイクロデバイスがマウントされた回路基板と、
前記機能素子の外周部において一周にわたり、前記バンプと前記第２ランドの接続部を固定し、前記デバイス基板と前記回路基板の間隙を封止するように形成された封止樹脂層と
を有し、
前記機能素子と前記回路基板の間に中空部が構成されている
半導体装置。
【請求項２】
前記デバイス基板、前記機能素子、前記回路基板および前記封止樹脂層の各内壁面により構成される中空部が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている
請求項１に記載の半導体装置。
【請求項３】
前記回路基板の前記第２ランドの形成面が平坦化されている
請求項１に記載の半導体装置。
【請求項４】
前記回路基板の前記第２ランドの形成面において前記第２ランドと前記第２ランドを除く部分の段差の大きさが前記封止樹脂層の膜厚の１０％以下である
請求項１に記載の半導体装置。
【請求項５】
上記回路基板の前記マイクロデバイスがマウントされている面の裏面に、回路基板用ソルダーボールバンプが形成されている
請求項1に記載の半導体装置。
【請求項６】
前記マイクロバイスにおいて、前記機能素子を保護する中空部を構成するように前記デバイス基板にキャップが貼り合わされており、
前記封止樹脂層が前記キャップの外周部において一周にわたって形成されている
請求項1に記載の半導体装置。
【請求項７】
前記回路基板に前記キャップに対応する凹部が形成されており、前記凹部に前記キャップが入り込むようにして前記マイクロデバイスが前記回路基板にマウントされている
請求項６に記載の半導体装置。
【請求項８】
デバイス基板と、前記デバイス基板の表面に設けられ、振動子または可動部を有する機能素子と、前記機能素子の外周部に並べられて前記デバイス基板の表面に設けられた第１ランドとを有するマイクロデバイスと、
前記第１ランドに対応するように形成された第２ランドと、前記第２ランドに形成されたバンプとを有し、前記バンプと前記第１ランドが電気的に接続するように前記第１ランドの形成面側から前記マイクロデバイスがマウントされた回路基板と、
前記機能素子の外周部において一周にわたり、前記バンプと前記第１ランドの接続部を固定し、前記デバイス基板と前記回路基板の間隙を封止するように形成された封止樹脂層と
を有し、
前記機能素子と前記回路基板の間に中空部が構成されている
半導体装置。
【請求項９】
前記デバイス基板、前記機能素子、前記回路基板および前記封止樹脂層の各内壁面により構成される中空部が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている
請求項８に記載の半導体装置。
【請求項１０】
上記回路基板の前記マイクロデバイスがマウントされている面の裏面に、回路基板用ソルダーボールバンプが形成されている
請求項８に記載の半導体装置。
【請求項１１】
前記マイクロバイスにおいて、前記機能素子を保護する中空部を構成するように前記デバイス基板にキャップが貼り合わされており、
前記封止樹脂層が前記キャップの外周部において一周にわたって形成されている
請求項８に記載の半導体装置。
【請求項１２】
前記回路基板に前記キャップに対応する凹部が形成されており、前記凹部に前記キャップが入り込むようにして前記マイクロデバイスが前記回路基板にマウントされている
請求項１１に記載の半導体装置。
【請求項１３】
デバイス基板と、前記デバイス基板の表面に設けられ、振動子または可動部を有する機能素子と、前記機能素子の外周部に並べられて前記デバイス基板の表面に設けられた第１ランドと、前記第１ランドに設けられたバンプとを有するマイクロデバイスを、前記バンプに対応するように形成された第２ランドを有する回路基板に実装する半導体装置の製造方法であって、
前記回路基板の前記第２ランドの形成領域を含んで、前記機能素子の外周部を一周するように、前記第２ランド上に未硬化の封止樹脂層を形成する工程と、
前記バンプが前記封止樹脂層を貫通して前記第２ランドに接し、電気的に接続するように、かつ、前記封止樹脂層が前記デバイス基板と前記回路基板の間隙を封止するように、前記バンプの形成面側から前記マイクロデバイスを前記回路基板にマウントする工程と、
前記バンプと前記第２ランドの接続部を固定するように前記封止樹脂層を固化する工程と
を有する半導体装置の製造方法。
【請求項１４】
前記デバイス基板、前記機能素子、前記回路基板および前記封止樹脂層の各内壁面により構成される中空部が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されるように、前記マイクロデバイスを前記回路基板にマウントする工程を真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気下で行う
請求項１３に記載の半導体装置の製造方法。
【請求項１５】
前記第２ランド上に未硬化の封止樹脂層を形成する工程の前に、前記回路基板の前記第２ランドの形成面を平坦化する工程とさらに有する
請求項１３に記載の半導体装置の製造方法。
【請求項１６】
前記第２ランド上に未硬化の封止樹脂層を形成する工程の前に、前記回路基板の前記第２ランドの形成面において前記第２ランドと前記第２ランドを除く部分の段差の大きさが前記封止樹脂層の膜厚の１０％以下となるように、前記回路基板の前記第２ランドの形成面を平坦化する工程とさらに有する
請求項１３に記載の半導体装置の製造方法。
【請求項１７】
上記回路基板の前記マイクロデバイスがマウントされている面の裏面に、回路基板用ソルダーボールバンプが形成する工程をさらに有する
請求項１３に記載の半導体装置の製造方法。
【請求項１８】
デバイス基板と、前記デバイス基板の表面に設けられ、振動子または可動部を有する機能素子と、前記機能素子の外周部に並べられて前記デバイス基板の表面に設けられた第１ランドとを有するマイクロデバイスを、前記バンプに対応するように形成された第２ランドと、前記第２ランドに設けられたバンプとを有する回路基板に実装する半導体装置の製造方法であって、
前記デバイス基板の前記第１ランドの形成領域を含んで、前記機能素子の外周部を一周するように、前記第１ランド上に未硬化の封止樹脂層を形成する工程と、
前記バンプが前記封止樹脂層を貫通して前記第１ランドに接し、電気的に接続するように、かつ、前記封止樹脂層が前記デバイス基板と前記回路基板の間隙を封止するように、前記第１ランドの形成面側から前記マイクロデバイスを前記回路基板にマウントする工程と、
前記バンプと前記第１ランドの接続部を固定するように前記封止樹脂層を固化する工程と
を有する半導体装置の製造方法。
【請求項１９】
前記デバイス基板、前記機能素子、前記回路基板および前記封止樹脂層の各内壁面により構成される中空部が、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されるように、前記マイクロデバイスを前記回路基板にマウントする工程を真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気下で行う
請求項１８に記載の半導体装置の製造方法。
【請求項２０】
上記回路基板の前記マイクロデバイスがマウントされている面の裏面に、回路基板用ソルダーボールバンプが形成する工程をさらに有する
請求項１８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、ＳＡＷ（Surface Acoustic Wave）素子、Ｆ−ＢＡＲ（Thin Film Bulk Acoustic Wave Resonators）あるいはＭＥＭＳ（Micro Electro Mechanical Systems）などの機能面に振動子または可動部を持つ機能素子を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、携帯電話やパーソナルコンピュータに代表されるモバイル機器においては、小型軽量化や多機能および高機能化が進んでおり、これらの機器を構成する部品や基板も同様に小型、薄型、軽量化や高密度実装化が進んでいる。また、半導体等のデバイスの実装に関しても、実装面積の小型化や伝達信号の高速化に伴い、モールドやセラミックパッケージによる実装から、いわゆるフリップチップ実装技術によりデバイスのベアチップを直接基板に実装し、封止する試みがとられている。
【０００３】
ところが、このフリップチップによるデバイスのダイレクト実装方法は、たとえば、ＳＡＷ（Surface Acoustic Wave）素子、Ｆ−ＢＡＲ（Thin Film Bulk Acoustic Wave Resonators）あるいはＭＥＭＳ（Micro Electro Mechanical Systems）などの機能面に振動子または可動部を持つマイクロデバイスの場合、機能面を封止材等で覆うことができないため、セラミックや金属、あるいはガラスなどの基板を用いて気密封止するパッケージ構造がとられている。
【０００４】
図２８はＳＡＷ素子などのパッケージ構造の従来例を示す断面図である。
例えば、ＳＡＷ素子などの機能面に振動子または可動部を持つマイクロデバイス１００が設けられた半導体装置１０１が、セラミック基板１０２の凹部１０３の底面にダイボンドされており、凹部内に設けられた電極１０４にワイヤボンディング１０５で接続されている。電極１０４がセラミック基板１０２の外部表面に設けられた電極１０６に接続されている。
セラミック基板１０２の凹部１０３はキャップ１０７で覆われて、封止剤１０８で封止され、凹部１０３とキャップ１０７から機密封止された中空部１０９が構成され、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている。
【０００５】
図２８に示した従来構造を有するパッケージでは、マイクロデバイスを気密封止するためのセラミックや金属、ガラスなどのキャビティー構造を有する基板が必要であり、その結果として、特に複数のデバイスを同一基板上に実装するマルチチップモジュールにおいて、マイクロデバイスを組み込んだモジュールまたは半導体装置のサイズや厚みが大きくなってしまうという問題を抱えている。
【０００６】
上記の問題を解決する方法のひとつとして、特許文献１では、ＳＡＷ素子など機能面を封止材で覆うことができないマイクロデバイスに、接続用バンプと接着層である絶縁樹脂枠を設け、基板にフェイスダウン実装することで、基板とデバイスとの間に中空部を設け、絶縁樹脂枠にて気密封止する方法が開示されている。この方法は、他の一般的なデバイスと同様にフリップチップ実装にて、基板上にダイレクトにデバイスを実装することができるため、ＳＡＷ素子などのマイクロデバイスを組み込んだモジュールまたは半導体装置の小型化や薄型化に有効な手法の一つである。
【０００７】
しかしながら、特にＭＥＭＳなどのデバイス内に可動部を有するマイクロデバイスにおいては、デバイスの気密性や雰囲気、静電気による帯電などに対する耐環境性などの影響により、その電気的特性や寿命などの機能特性の劣化が著しくなるため、デバイス形成時に真空あるいは還元雰囲気下で気密封止まで行っておくことが望ましく、特許文献１に記載の方法をこれらのデバイスに適用することは事実上困難である。
【０００８】
また、特許文献１では、ＳＡＷ素子などの機能面を封止材で覆うことができないマイクロデバイスに、接続用バンプと接着層である絶縁樹脂枠を設けた構成となっているが、この構成では、マイクロデバイス上に接続バンプを形成する領域と、接着層である絶縁樹脂枠を形成する領域とを設ける必要があり、マイクロデバイスそのものの小型化が困難である。
【特許文献１】特許第３５１４３４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスが組み込まれてなり、機能素子の機密封止が可能であり、小型化や薄型化に対応可能である半導体装置と、その製造方法を提供することである。
【課題を解決するための手段】
【００１０】
上記の課題を解決するため、本発明の半導体装置は、デバイス基板と、前記デバイス基板の表面に設けられ、振動子または可動部を有する機能素子と、前記機能素子の外周部に並べられて前記デバイス基板の表面に設けられた第１ランドと、前記第１ランドに設けられたバンプとを有するマイクロデバイスと、前記バンプに対応するように形成された第２ランドを有し、前記バンプと前記第２ランドが電気的に接続するように前記バンプの形成面側から前記マイクロデバイスがマウントされた回路基板と、前記機能素子の外周部において一周にわたり、前記バンプと前記第２ランドの接続部を固定し、前記デバイス基板と前記回路基板の間隙を封止するように形成された封止樹脂層とを有し、前記機能素子と前記回路基板の間に中空部が構成されている。
【００１１】
上記の本発明の半導体装置は、デバイス基板と、デバイス基板の表面にもうけられ、振動子または可動部を有する機能素子と、機能素子の外周部に並べられてデバイス基板の表面に設けられた第１ランドと、第１ランドに設けられたバンプとを有するマイクロデバイスが、バンプに対応するように形成された第２ランドを有する回路基板に対して、バンプと第２ランドが電気的に接続するようにバンプの形成面側からマウントされている。
ここで、機能素子の外周部において一周にわたり、バンプと第２ランドの接続部を固定し、デバイス基板と回路基板の間隙を封止するように、封止樹脂層が形成されており、機能素子と回路基板の間に中空部が構成されている。
【００１２】
また、上記の課題を解決するため、本発明の半導体装置は、デバイス基板と、前記デバイス基板の表面に設けられ、振動子または可動部を有する機能素子と、前記機能素子の外周部に並べられて前記デバイス基板の表面に設けられた第１ランドとを有するマイクロデバイスと、前記第１ランドに対応するように形成された第２ランドと、前記第２ランドに形成されたバンプとを有し、前記バンプと前記第１ランドが電気的に接続するように前記第１ランドの形成面側から前記マイクロデバイスがマウントされた回路基板と、前記機能素子の外周部において一周にわたり、前記バンプと前記第１ランドの接続部を固定し、前記デバイス基板と前記回路基板の間隙を封止するように形成された封止樹脂層とを有し、前記機能素子と前記回路基板の間に中空部が構成されている。
【００１３】
上記の本発明の半導体装置は、デバイス基板と、デバイス基板の表面にもうけられ、振動子または可動部を有する機能素子と、機能素子の外周部に並べられてデバイス基板の表面に設けられた第１ランドとを有するマイクロデバイスが、バンプに対応するように形成された第２ランドと、第２ランドに設けられたバンプとを有する回路基板に対して、バンプと第１ランドが電気的に接続するように第１ランドの形成面側からマウントされている。
ここで、機能素子の外周部において一周にわたり、バンプと第１ランドの接続部を固定し、デバイス基板と回路基板の間隙を封止するように、封止樹脂層が形成されており、機能素子と回路基板の間に中空部が構成されている。
【００１４】
また、上記の課題を解決するため、本発明の半導体装置の製造方法は、デバイス基板と、前記デバイス基板の表面に設けられ、振動子または可動部を有する機能素子と、前記機能素子の外周部に並べられて前記デバイス基板の表面に設けられた第１ランドと、前記第１ランドに設けられたバンプとを有するマイクロデバイスを、前記バンプに対応するように形成された第２ランドを有する回路基板に実装する半導体装置の製造方法であって、前記回路基板の前記第２ランドの形成領域を含んで、前記機能素子の外周部を一周するように、前記第２ランド上に未硬化の封止樹脂層を形成する工程と、前記バンプが前記封止樹脂層を貫通して前記第２ランドに接し、電気的に接続するように、かつ、前記封止樹脂層が前記デバイス基板と前記回路基板の間隙を封止するように、前記バンプの形成面側から前記マイクロデバイスを前記回路基板にマウントする工程と、前記バンプと前記第２ランドの接続部を固定するように前記封止樹脂層を固化する工程とを有する。
【００１５】
上記の本発明の半導体装置の製造方法は、デバイス基板と、デバイス基板の表面に設けられ、振動子または可動部を有する機能素子と、機能素子の外周部に並べられてデバイス基板の表面に設けられた第１ランドと、第１ランドに設けられたバンプとを有するマイクロデバイスを、バンプに対応するように形成された第２ランドを有する回路基板に実装する方法である。
まず、回路基板の第２ランドの形成領域を含んで、機能素子の外周部を一周するように、第２ランド上に未硬化の封止樹脂層を形成する。
次に、バンプが封止樹脂層を貫通して第２ランドに接し、電気的に接続するように、かつ、封止樹脂層がデバイス基板と回路基板の間隙を封止するように、バンプの形成面側からマイクロデバイスを回路基板にマウントする。
次に、バンプと第２ランドの接続部を固定するように絶縁樹脂層を固化する。
【００１６】
また、上記の課題を解決するため、本発明の半導体装置の製造方法は、デバイス基板と、前記デバイス基板の表面に設けられ、振動子または可動部を有する機能素子と、前記機能素子の外周部に並べられて前記デバイス基板の表面に設けられた第１ランドとを有するマイクロデバイスを、前記バンプに対応するように形成された第２ランドと、前記第２ランドに設けられたバンプとを有する回路基板に実装する半導体装置の製造方法であって、前記デバイス基板の前記第１ランドの形成領域を含んで、前記機能素子の外周部を一周するように、前記第１ランド上に未硬化の封止樹脂層を形成する工程と、前記バンプが前記封止樹脂層を貫通して前記第１ランドに接し、電気的に接続するように、かつ、前記封止樹脂層が前記デバイス基板と前記回路基板の間隙を封止するように、前記第１ランドの形成面側から前記マイクロデバイスを前記回路基板にマウントする工程と、前記バンプと前記第１ランドの接続部を固定するように前記封止樹脂層を固化する工程とを有する。
【００１７】
上記の本発明の半導体装置の製造方法は、デバイス基板と、デバイス基板の表面に設けられ、振動子または可動部を有する機能素子と、機能素子の外周部に並べられてデバイス基板の表面に設けられた第１ランドとを有するマイクロデバイスを、バンプに対応するように形成された第２ランドと、第２ランドに設けられたバンプとを有する回路基板に実装する方法である。
まず、デバイス基板の第１ランドの形成領域を含んで、機能素子の外周部を一周するように、第１ランド上に未硬化の封止樹脂層を形成する。
次に、バンプが封止樹脂層を貫通して第１ランドに接し、電気的に接続するように、かつ、封止樹脂層がデバイス基板と回路基板の間隙を封止するように、第１ランドの形成面側からマイクロデバイスを回路基板にマウントする。
次に、バンプと第１パッドの接続部を固定するように封止樹脂層を固化する。
【発明の効果】
【００１８】
本発明の半導体装置は、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスが組み込まれてなり、機能素子の機密封止が可能であり、小型化や薄型化に対応可能である半導体装置である。
また、本発明の半導体装置の製造方法は、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスを組み込んで製造する方法において、機能素子を機密封止し、小型化や薄型化に対応して半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態に係るについて図面を参照して説明する。
【００２０】
第１実施形態
図１は、本実施形態に係る半導体装置（マイクロパッケージ）の模式断面図である。
例えば、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ機能素子１３を備えたマイクロデバイス１０が、回路基板２０上にフェイスダウン方式で実装された構成となっている。
【００２１】
マイクロデバイス１０は、例えば、シリコンあるいはガラスなどからなるデバイス基板１１と、上記の振動子または可動部を持ち、デバイス基板１１の表面に設けられた機能素子１３と、機能素子１３の外周部に並べられてデバイス基板１１の表面に設けられた第１ランド１２と、第１ランド１２に設けられたバンプ１４とを有する。
バンプ１４は、マイクロデバイス１０の第１ランド１２上に、例えばめっき法、印刷法、ボールボンディング法などにより形成された導電性を有する突起物であり、回路基板などへの実装時に電気的な接続を取るための接続電極として機能する。
【００２２】
回路基板２０は、基材２１と、基材２１の一方の面においてバンプ１４に対応するように形成された第２ランド２２と、基材２１の他方の面において形成された配線２４と、基材２１を貫通して第２ランド２２と配線２４などを接続する内部配線２３と、第２ランド２２の形成面を平坦化する平坦化樹脂層２５を有する。図面上単層構成の回路基板を示しているが、多層基板であってもよい。
【００２３】
バンプ１４と第２ランド２２が電気的に接続するように、バンプ１４の形成面側からマイクロデバイス１０が回路基板２０にマウントされている。
機能素子１３の外周部において一周にわたり、バンプ１４と第２ランド２２の接続部を固定し、デバイス基板１１と回路基板２０の間隙を封止するように、封止樹脂層２７が形成されている。
【００２４】
ここで、機能素子１３と回路基板２０の間に中空部１５が構成されており、封止樹脂層２７がデバイス基板１１、機能素子１３、回路基板２０および封止樹脂層２７の各内壁面から構成される中空部１５内を気密に封止する機能を有している。この中空部１５は、例えば、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている。
【００２５】
回路基板２０は、上記の平坦化樹脂層２５が設けられていることにより第２ランド２２の形成面が平坦化されており、例えば、回路基板２０の第２ランド２２の形成面において第２ランド２２と第２ランド２２を除く部分の段差の大きさが封止樹脂層２７の膜厚の１０％以下にまで平坦化されている。
例えば、封止樹脂層２７が２０〜３０μｍ程度の膜厚であり、上記の段差が２〜３μｍ以下となるように平坦化する。これにより、気密性を高めて封止することができる。
【００２６】
また、マイクロデバイス１０が実装された面の裏面における回路基板２０には、永久レジスト層２６が形成され、永久レジスト層２６の開口部に、他の実装基板への実装用接続端子として機能する回路基板用ソルダーボールバンプ２８が形成されている。
【００２７】
上記の機能面に振動子または可動部を持つ機能素子１３は、例えば、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどである。
図２（ａ）は、機能素子の一つであるＦ−ＢＡＲの一例の構成を示す模式断面図である。
例えば、デバイス基板１１に、所定の共振領域を構成する空隙Ｖを介して、下部電極１３１、圧電膜１３２および上部電極１３３の積層体からなる弾性共振膜１３０が形成されている。このようにして、Ｆ−ＢＡＲ１３ａが構成されている。
下部電極１３１および上部電極１３３は、例えばＡｌ、Ｐｔ、Ａｕ、Ｃｕ、Ｗ、Ｍｏ、Ｔｉなどの導電性材料からなり、例えば０．１〜０．５μｍの膜厚で形成されている。
また、圧電膜１３２は窒化アルミニウムや酸化亜鉛などの圧電材料からなり、ｃ軸に高配向した緻密な膜となっており、優れた圧電特性と弾性特性を備えた圧電膜であり、例えば１．５μｍ以下の膜厚で形成されている。
空隙Ｖは、下部電極１３１の端部に屈曲して形成された足部により支えられており、空隙Ｖの高さは例えば数μｍ程度である。
下部電極１３１、上部電極１３３および圧電膜１３２の膜厚や空隙Ｖの高さなどは、共振周波数に合わせて適宜調整することができる。
【００２８】
ここで、空隙Ｖと弾性共振膜１３０の界面において音響のインピーダンスに差が生じるため、弾性共振膜１３０の振動がデバイス基板１１に伝達されずに弾性共振膜１３０側に反射し、特に弾性共振膜内において定在波条件を満たす場合には共振状態となる。即ち、弾性共振膜１３０の厚み縦振動により発生した音響波は、弾性共振膜１３０の内部に効率よく閉じ込められるため、振動エネルギーの損失を少なくでき、小型の圧電共振子を実現できる。
【００２９】
図２（ｂ）は、機能素子の一つであるＦ−ＢＡＲの他の例の構成を示す模式断面図である。
例えば、デバイス基板１１に、所定の共振領域を構成する空隙Ｖとなる凹部１１ａが形成されており、凹部１１ａの両端部において接し、空隙Ｖを保持するように、下部電極１３１、圧電膜１３２および上部電極１３３の積層体からなる弾性共振膜１３０が形成されている。このようにして、Ｆ−ＢＡＲ１３ｂが構成されている。
下部電極１３１、圧電膜１３２および上部電極１３３は、上記のＦ−ＢＡＲ１３ａと同様の材料や膜厚とすることができる。
空隙Ｖとなる凹部１１ａの深さは例えば数μｍ程度であり、下部電極１３１、上部電極１３３および圧電膜１３２の膜厚や空隙Ｖの高さなどは、共振周波数に合わせて適宜調整することができる。
【００３０】
ここで、上記のＦ−ＢＡＲ１３ａと同様に、空隙Ｖと弾性共振膜１３０の界面において音響のインピーダンスに差が生じるため、弾性共振膜１３０の振動がデバイス基板１１に伝達されずに弾性共振膜１３０側に反射し、特に弾性共振膜内において定在波条件を満たす場合には共振状態となり、圧電共振子を実現できる。
【００３１】
図３（ａ）は、機能素子の一つであるＭＥＭＳの一例の構成を示す模式断面図である。
ＭＥＭＳ１３ｃは、例えば、デバイス基板１１と、デバイス基板１１のＭＥＭＳとしての動作領域に形成された電極１３４と、電極１３４と所定の距離を離間して電極１３４を跨いで、両端に設けられた支持部（１３６ａ，１３６ｂ）が動作領域に接するように形成された弾性膜１３５と、電極１３４と弾性膜１３５との間の間隙Ｖとで構成されている。
ＭＥＭＳにおいて、弾性膜１３５の機械的振動により共振器などを構成する。また、共振器の他、送受信スイッチやアンテナ・スイッチなどを構成することが可能である。
【００３２】
図３（ｂ）は、機能素子の一つであるＳＡＷ素子の一例の構成を示す模式断面図である。
ＳＡＷ素子１３ｄは、例えば、デバイス基板１１に、圧電基板１３７がバンプ１３８を介してフリップチップ方式で実装されて構成されえる。
圧電基板１３７の表面が、弾性表面波が伝達される部分であり、他の部材に接しないように中空に保持される。
【００３３】
上記の本実施形態に係る半導体装置は、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスが組み込まれてなり、バンプ接続によりデバイス基板１１と回路基板の間隔を確保しながら、封止樹脂層を設けることにより機能素子の機密封止が可能であり、小型化や薄型化に対応可能である半導体装置である。
【００３４】
次に、本実施形態に係る半導体装置（マイクロパッケージ）の製造方法について、図面を参照して説明する。
図４（ａ）は回路基板に実装するマイクロデバイスのバンプ形成面から見た平面図であり、図４（ｂ）は模式断面図である。
まず、実装するためのマイクロデバイスを製造する。マイクロデバイス１０は、例えば、シリコンあるいはガラスなどからなるデバイス基板１１と、上記の振動子または可動部を持ち、デバイス基板１１の表面に設けられた機能素子１３と、機能素子１３の外周部に並べられてデバイス基板１１の表面に設けられた第１ランド１２と、第１ランド１２に設けられたバンプ１４とを有する構成である。
【００３５】
図５（ａ）は、マイクロデバイスを実装する回路基板の第２ランド形成面から見た平面図であり、図５（ｂ）は模式断面図である。
回路基板２０は、基材２１と、基材２１の一方の面においてバンプ１４に対応するように形成された第２ランド２２と、基材２１の他方の面において形成された配線２４と、基材２１を貫通して第２ランド２２と配線２４などを接続する内部配線２３と、第２ランド２２の形成面を平坦化する平坦化樹脂層２５を有する構成である。
また、基材２１の他方の面においても、配線２４の形成面を平坦化する平坦化樹脂層が形成されていてもよい。
【００３６】
例えば、上記のように平坦化樹脂層で平坦化するために、基材２１に、第２ランド２２、配線２４および内部配線２３を形成した後、印刷法などにより平坦化樹脂２５を基板の表裏全体に塗布し、樹脂を硬化させた後に、機械的あるいは化学的、もしくはその両方による研磨工程を施し、第２ランド２２および配線２４が露出するまで基板の表裏を研磨する。
【００３７】
上記の回路基板としては、基板表裏の配線や第２ランドによる厚み方向の段差を極力抑えることが望ましく、上述した平坦化樹脂層を研磨する方法の他に、いわゆるアディティブ法により回路基板を形成する方法や、配線および第２ランドを基材に転写し、埋め込む方法などによっても形成することができる。
【００３８】
例えば、平坦化樹脂層２５を設けることにより、第２ランド２２と第２ランド２２を除く部分の段差の大きさが後工程で形成する封止樹脂層２７の膜厚の１０％以下にまで平坦化されるように、平坦化されていることが好ましい。
例えば、封止樹脂層２７が２０〜３０μｍ程度の膜厚であり、上記の段差が２〜３μｍ以下となるように平坦化する。これにより、気密性を高めて封止することができる。
【００３９】
次に、図６の模式断面図に示すように、マイクロデバイス１０が実装される第２ランドの形成面の裏面における回路基板２０において、回路基板用ソルダーボールバンプを形成する部分を除いて、永久レジスト層２６を形成する。
この工程は、永久レジストをスピンコート法や印刷法などにより塗布する工程と、永久レジストをパターン形成する工程と、永久レジストを硬化する工程からなる。ここで、永久レジストとしては、一般的な絶縁樹脂を用いることができ、特にいわゆるソルダーレジストが好適である。永久レジストに感光性絶縁樹脂を用いた場合は、リソグラフィ技術により露光、現像処理を行ってパターン形成を行い、絶縁樹脂を硬化させることで形成することができ、また、非感光性絶縁樹脂を用いた場合には、絶縁樹脂を硬化させた後に、反応性イオンエッチングやレーザー照射などのドライエッチング処理を行って形成することができる。
【００４０】
次に、図７（ａ）の回路基板の第２ランド形成面から見た平面図および図７（ｂ）の模式断面図に示すように、回路基板２０の第２ランド２２の形成領域を含んで、機能素子の外周部を一周するように、第２ランド２２上に未硬化の封止樹脂層２７を形成する。
この工程は、例えば、感光性絶縁樹脂をスピンコート法や印刷法などにより塗布する工程と、感光性絶縁樹脂をリソグラフィ技術にてパターン形成する工程などからなる。
ここで、上記の感光性絶縁樹脂は、後述するようにマイクロデバイスの実装工程を経た後に、マイクロデバイスと回路基板との間に中空部を形成し、中空部内を気密に封止して外部から遮蔽および保護する封止樹脂として機能するものである。このため、特に気密性や耐湿性に優れた感光性絶縁樹脂が好ましく、例えばベンゾシクロブテン樹脂が好適である。
この感光性絶縁樹脂を回路基板２０の第２ランド２２形成面上に塗布後、露光、現像処理を行い、パターン形成を行うが、感光性絶縁樹脂の形成領域としては、回路基板２０に形成された第２ランド２２を全て覆うように枠状に形成する。なお、回路基板２０の封止樹脂層２７が形成される面は、上述したように平坦化処理がなされているので、表面の凹凸が非常に少ないため、良好なパターン形成精度を達成することが容易である。
【００４１】
次に、図８（ａ）の模式断面図に示すように、バンプ１４が封止樹脂層２７を貫通して第２ランド２２に接し、電気的に接続するように、かつ、封止樹脂層２７がデバイス基板１１と回路基板２０の間隙を封止するように、バンプ１４の形成面側からマイクロデバイス１０を回路基板２０にマウントし、さらにバンプ１４と第２ランド２２の接続部を固定するように封止樹脂層２７を固化する。
【００４２】
この工程は、例えば、マイクロデバイス１０のバンプ１４形成面と回路基板２０の封止樹脂層２７形成面とを互いに対向させ、位置合わせを行う工程と、加熱加圧ツールによる熱圧着あるいは超音波ホーンを用いた超音波接合工程と、封止樹脂層２７を硬化させることで、マイクロデバイス１０と回路基板２０との間に中空部１５を形成し、封止する工程などからなる。
ここで、回路基板２０の第２ランド２２上には、上述したように封止樹脂層２７が形成されているが、この封止樹脂層２７は未硬化状態であるため、マイクロデバイス１０を重ね合わせたときに、バンプ１４が封止樹脂層２７を貫通し、バンプ１４と第２ランド２２とを接触させることができる。このとき、加熱あるいは超音波処理を施すことにより互いを電気的に接続させることが可能である。その後、封止樹脂層２７を硬化させることで、マイクロデバイス１０の機能素子１３と回路基板２０との間に中空部１５を形成することができる。
【００４３】
なお、上記の工程は図示せぬチャンバー内部において、真空、減圧、還元雰囲気あるいは不活性ガス雰囲気に保った状態で実施することができるので、デバイス基板１１、機能素子１３、回路基板２０および封止樹脂層２７の各内壁面により構成される中空部15の内部を真空、減圧、還元雰囲気あるいは不活性ガス雰囲気とすることが可能であるとともに、封止樹脂層２７が気密性、耐湿性に優れた感光性絶縁樹脂にて形成されているので、その状態を維持することも容易である。
【００４４】
次に、図８（ｂ）の模式断面図に示すように、マイクロデバイス１０の実装面の裏面における回路基板２０において、永久レジスト層２６の開口部に、他の実装基板への実装用接続端子として機能する回路基板用ソルダーボールバンプ２８を形成する。
ここで、回路基板用ソルダーボールバンプ２８は、はんだなどの金属ボールを搭載して、リフロー処理を施すことにより形成することが可能であるが、この方法に限らず、導電性ペーストやはんだペーストを印刷法にて形成する方法や、めっき法、ボールボンディング法などによっても形成することが可能である。
以上で、図１に示す構成の半導体装置を製造することができる。
【００４５】
上記の本実施形態に係る半導体装置の製造方法によれば、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスを組み込んで製造する方法において、機能素子を機密封止し、小型化や薄型化に対応して半導体装置を製造することができる。
【００４６】
第２実施形態
図９は、本実施形態に係る半導体装置（マイクロパッケージ）の模式断面図である。
第１実施形態と同様に、例えば、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ機能素子１３を備えたマイクロデバイス１０が、回路基板２０上にフェイスダウン方式で実装された構成となっている。
【００４７】
マイクロデバイス３０は、例えば、シリコンあるいはガラスなどからなるデバイス基板３１と、上記の振動子または可動部を持ち、デバイス基板３１の表面に設けられた機能素子３３と、機能素子３３の外周部に並べられてデバイス基板３１の表面に設けられた第１ランド３２とを有する。
【００４８】
回路基板４０は、基材４１と、基材４１の一方の面において第１ランド３２に対応するように形成された第２ランド４２と、第２ランド４２に設けられたバンプ４７と、基材４１の他方の面において形成された配線４４と、基材４１を貫通して第２ランド４２と配線４４などを接続する内部配線４３と、第２ランド４２の形成面を平坦化する平坦化樹脂層４５を有する。図面上単層構成の回路基板を示しているが、多層基板であってもよい。
【００４９】
バンプ４７と第１ランド３２が電気的に接続するように、第１ランド３２の形成面側からマイクロデバイス３０が回路基板４０にマウントされている。
機能素子３３の外周部において一周にわたり、バンプ４７と第１ランド３２の接続部を固定し、デバイス基板３１と回路基板４０の間隙を封止するように、封止樹脂層３４が形成されている。
【００５０】
ここで、機能素子３３と回路基板４０の間に中空部３５が構成されており、封止樹脂層３４がデバイス基板３１、機能素子３３、回路基板４０および封止樹脂層３４の各内壁面から構成される中空部３５内を気密に封止する機能を有している。この中空部３５は、例えば、真空、減圧、還元雰囲気、あるいは不活性ガス雰囲気に保持されている。
【００５１】
また、マイクロデバイス３０が実装された面の裏面における回路基板４０には、永久レジスト層４６が形成され、永久レジスト層４６の開口部に、他の実装基板への実装用接続端子として機能する回路基板用ソルダーボールバンプ４８が形成されている。
【００５２】
上記の機能面に振動子または可動部を持つ機能素子３３は、第１実施形態と同様に、図２（ａ）および（ｂ）と図３（ａ）および（ｂ）に示すようなＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどである。
【００５３】
上記の本実施形態に係る半導体装置は、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスが組み込まれてなり、バンプ接続によりデバイス基板１１と回路基板の間隔を確保しながら、封止樹脂層を設けることにより機能素子の気密封止が可能であり、小型化や薄型化に対応可能である半導体装置である。
【００５４】
次に、本実施形態に係る半導体装置（マイクロパッケージ）の製造方法について、図面を参照して説明する。
図１０（ａ）は回路基板に実装するマイクロデバイスのバンプ形成面から見た平面図であり、図１０（ｂ）は模式断面図である。
まず、実装するためのマイクロデバイスを製造する。マイクロデバイス３０は、例えば、シリコンあるいはガラスなどからなるデバイス基板３１と、上記の振動子または可動部を持ち、デバイス基板３１の表面に設けられた機能素子３３と、機能素子３３の外周部に並べられてデバイス基板３１の表面に設けられた第１ランド３２とを有する構成である。
【００５５】
次に、図１１（ａ）のマイクロデバイスの第１ランド形成面から見た平面図および図１１（ｂ）の模式断面図に示すように、デバイス基板３１の第１ランド３２の形成領域を含んで、機能素子３３の外周部を一周するように、第１ランド３２上に未硬化の封止樹脂層３４を形成する。
この工程は、例えば、感光性絶縁樹脂をスピンコート法や印刷法などにより塗布する工程と、感光性絶縁樹脂をリソグラフィ技術にてパターン加工する工程などからなる。
ここで、上記の感光性絶縁樹脂は、後述するようにマイクロデバイスの実装工程を経た後に、マイクロデバイスと回路基板との間に中空部を形成し、中空部内を気密に封止して外部から遮蔽および保護する封止樹脂をして機能するものである。このため、特に気密性や耐湿性に優れた感光性絶縁樹脂が好ましく、例えばベンゾシクロブテン樹脂が好適である。
この感光性絶縁樹脂をデバイス基板３１の第１ランド３２成面上に塗布後、露光、現像処理を行い、パターン形成を行うが、感光性絶縁樹脂の形成領域としては、デバイス基板３１に形成された第１ランド３２を全て覆うように枠状に形成する。なお、デバイス基板３１の封止樹脂層３４が形成される面において、第１ランド３２の膜厚は数μｍ程度と薄く、良好なパターン形成精度を達成することが容易である。
【００５６】
なお、マイクロデバイス３０の搭載される機能素子３３がＭＥＭＳの場合、機能素子３３が可動部を有するため、機能素子３３上に絶縁樹脂を塗布することは困難である。
このような場合は、マイクロデバイス３０の製造工程において、次に示す処理を施す必要がある。
【００５７】
図１２（ａ）はデバイス基板上に機能素子（ＭＥＭＳ）を製造する途中の工程を示す断面図である。
機能素子は、素子部３３ａと犠牲層３３ｂで構成される。犠牲層３３ｂは素子部３３ａを形成するために設けられたダミー層であり、通常素子形成後に除去されるが、本実施形態においては封止樹脂層の形成が終了するまで残しておき、犠牲層３３ｂを除去していないものを使用する。
【００５８】
図１２（ｂ）に示すように、上記の犠牲層３３ｂが除去されていない機能素子を被覆して、感光性絶縁樹脂をスピンコート法や印刷法などにより全面に塗布して封止樹脂層３４を形成する。
次に、図１３（ａ）に示すように、感光性絶縁樹脂をリソグラフィ技術にてパターン加工して、デバイス基板３１の第１ランド３２の形成領域を含んで、機能素子３３の外周部を一周するように、第１ランド３２上にのみ残して後を除去する。
次に、図１３（ｂ）に示すように、封止樹脂層３４のパターン形成後に、酸素などのプラズマ処理により犠牲層３３ｂを除去し、素子部３３ａに必要な空隙Ｖを形成して、機能素子が完成する。
【００５９】
上記のように、封止樹脂層をパターン形成する工程において、犠牲層３３ｂを残しておくことによって、素子部３３ａにダメージを与えることなく封止樹脂層３４を形成することができる。
【００６０】
図１４（ａ）は、マイクロデバイスを実装する回路基板の第２ランド形成面から見た平面図であり、図１４（ｂ）は模式断面図である。
回路基板４０は、基材４１と、基材４１の一方の面において第１ランド３２に対応するように形成された第２ランド４２と、基材４１の他方の面において形成された配線４４と、基材４１を貫通して第２ランド４２と配線４４などを接続する内部配線４３と、第２ランド４２の形成面を平坦化する平坦化樹脂層４５を有する構成である。
また、基材４１の他方の面においても、配線４４の形成面を平坦化する平坦化樹脂層が形成されていてもよい。
【００６１】
例えば、上記のように平坦化樹脂層で平坦化するために、基材４１に、第２ランド４２、配線４４および内部配線４３を形成した後、印刷法などにより平坦化樹脂４５を基板の表裏全体に塗布し、樹脂を硬化させた後に、機械的あるいは化学的、もしくはその両方による研磨工程を施し、第２ランド４２および配線４４が露出するまで基板の表裏を研磨する。
【００６２】
上記の回路基板としては、基板表裏の配線や第２ランドによる厚み方向の段差を極力抑えることが望ましく、上述した平坦化樹脂層を研磨する方法の他に、いわゆるアディティブ法により回路基板を形成する方法や、配線および第２ランドを基材に転写し、埋め込む方法などによっても形成することができる。
【００６３】
次に、図１５の模式断面図に示すように、マイクロデバイス３０が実装される第２ランドの形成面の裏面における回路基板４０において、回路基板用ソルダーボールバンプを形成する部分を除いて、永久レジスト層４６を形成する。
この工程は、永久レジストをスピンコート法や印刷法などにより塗布する工程と、永久レジストをパターン形成する工程と、永久レジストを硬化する工程からなる。ここで、永久レジストとしては、一般的な絶縁樹脂を用いることができ、特にいわゆるソルダーレジストが好適である。永久レジストに感光性絶縁樹脂を用いた場合は、リソグラフィ技術により露光、現像処理を行ってパターン形成を行い、絶縁樹脂を硬化させることで形成することができ、また、非感光性絶縁樹脂を用いた場合には、絶縁樹脂を硬化させた後に、反応性イオンエッチングやレーザー照射などのドライエッチング処理を行って形成することができる。
【００６４】
図１６（ａ）は、マイクロデバイスを実装する回路基板の第２ランド形成面から見た平面図であり、図１６（ｂ）は模式断面図である。
第２ランド４２に対して、バンプ４７を形成する。この工程は、例えばめっき法、印刷法、ボールボンディング法などにより形成された導電性を有する突起物を形成する工程であり、上述したマイクロデバイス３０を実装する際に電気的な接続を取るための接続電極として機能する。
【００６５】
次に、図１７（ａ）の模式断面図に示すように、バンプ４７が封止樹脂層３４を貫通して第１ランド３２に接し、電気的に接続するように、かつ、封止樹脂層３４がデバイス基板３１と回路基板４０の間隙を封止するように、第１ランド３２の形成面側からマイクロデバイス３０を回路基板４０にマウントし、さらにバンプ４７と第１ランド３２の接続部を固定するように封止樹脂層３４を固化する。
【００６６】
この工程は、例えば、マイクロデバイス３０の封止樹脂層３４形成面と回路基板４０のバンプ４７形成面とを互いに対向させ、位置合わせを行う工程と、加熱加圧ツールによる熱圧着あるいは超音波ホーンを用いた超音波接合工程と、封止樹脂層３４を硬化させることで、マイクロデバイス３０と回路基板４０との間に中空部３５を形成し、封止する工程などからなる。
ここで、マイクロデバイス３０の第１ランド３２上には、上述したように封止樹脂層３４が形成されているが、この封止樹脂層３４は未硬化状態であるため、回路基板４０に重ね合わせたときに、バンプ４７が封止樹脂層３４を貫通し、バンプ４７と第１ランド３２とを接触させることができる。このとき、加熱あるいは超音波処理を施すことにより互いを電気的に接続させることが可能である。その後、封止樹脂層３４を硬化させることで、マイクロデバイス３０の機能素子３３と回路基板４０との間に中空部３５を形成することができる。
【００６７】
なお、上記の工程は図示せぬチャンバー内部において、真空、減圧、還元雰囲気あるいは不活性ガス雰囲気に保った状態で実施することができるので、デバイス基板３１、機能素子３３、回路基板４０および封止樹脂層３４の各内壁面により構成される中空部３5の内部を真空、減圧、還元雰囲気あるいは不活性ガス雰囲気とすることが可能であるとともに、封止樹脂層３４が気密性、耐湿性に優れた感光性絶縁樹脂にて形成されているので、その状態を維持することも容易である。
【００６８】
次に、図１７（ｂ）の模式断面図に示すように、マイクロデバイス３０の実装面の裏面における回路基板４０において、永久レジスト層４６の開口部に、他の実装基板への実装用接続端子として機能する回路基板用ソルダーボールバンプ４８を形成する。
ここで、回路基板用ソルダーボールバンプ４８は、はんだなどの金属ボールを搭載して、リフロー処理を施すことにより形成することが可能であるが、この方法に限らず、導電性ペーストやはんだペーストを印刷法にて形成する方法や、めっき法、ボールボンディング法などによっても形成することが可能である。
以上で、図９に示す構成の半導体装置を製造することができる。
【００６９】
上記の本実施形態に係る半導体装置の製造方法によれば、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスを組み込んで製造する方法において、機能素子を気密封止し、小型化や薄型化に対応して半導体装置を製造することができる。
【００７０】
第３実施形態
図１８は、本実施形態に係る半導体装置（マイクロパッケージ）の模式断面図である。
実質的に第２実施形態と同様の構成であるが、マイクロデバイス３０に搭載される機能素子３３がＭＥＭＳの場合で、第２実施形態における図１２（ａ）に示した機能素子３３の犠牲層３３ｂが既に除去されている場合には、キャップ３６及び封止樹脂３７により構成された中空部３８内に機能素子３３が予め封止されていることが好ましく、このようなときには本実施形態に係る構造とする。回路基板４０には、キャップ３６に対応する凹部４９が予め形成されており、キャップ３６が凹部４９に入り込むようにしてマイクロデバイス３０が回路基板４０にマウントされており、機能素子３３を保護するキャップ３６の外周部において一周にわたり、バンプ４７と第１ランド３２の接続部を固定し、キャップ３６と凹部４９の間隙まで埋め込んで、デバイス基板３１と回路基板４０の間隙を封止するように、封止樹脂層３９が形成されている。
【００７１】
図１９は本実施形態に係る半導体装置を製造する工程を示す模式断面図であり、マイクロデバイス３０を形成する工程を示す。
即ち、第２実施形態と同様にして、デバイス基板３１に第１ランド３２と機能素子３３を形成した後、犠牲層を除去し、機能素子３３を保護するようにキャップ３６を封止樹脂３７により貼り合わせて中空部３８を構成する。
【００７２】
図２０（ａ）〜（ｄ）は封止樹脂付きのキャップを形成する工程を示す断面図である。
まず、図２０（ａ）に示すような複数のキャップがとれるウェハ形態のキャップ３６上に、図２０（ｂ）に示すように封止樹脂３７をスピンコート法などにより厚み１０μｍ程度に成膜する。
次に、図２０（ｃ）に示すように、封止樹脂３７のパターン加工を行い、図２０（ｄ）に示すようにダイシング処理を施して個片化することで、絶縁性の封止樹脂３７付きキャップ３６が形成される。このようにして得られた封止樹脂付きのキャップを、機能素子３３を保護するようにデバイス基板３１上に貼り合わせる。
【００７３】
上記のキャップ３６としては、例えばガラスやシリコンなどを用いることができる。
また、封止樹脂３７としては、特に気密性や耐湿性に優れた感光性絶縁樹脂が好ましく、例えばベンゾシクロブテン樹脂が好適である。
キャップ３６上に形成された封止樹脂３７は未硬化状態であるため、マイクロデバイス３０と対向させて重ね合わせ、加熱および加圧工程を施し、封止樹脂３７を硬化させることで、マイクロデバイス３０の機能素子３３とキャップ３６との間に中空部３８を形成することができる。
【００７４】
なお、上記の工程は図示せぬチャンバー内部において、真空、減圧、還元雰囲気あるいは不活性ガス雰囲気に保った状態で実施することができるので、マイクロデバイス３０、機能素子３３、キャップ３６および封止樹脂３７の各内壁面により構成される中空部３８の内部を真空、減圧、還元雰囲気あるいは不活性ガス雰囲気とすることが可能であるとともに、封止樹脂３７が気密性、耐湿性に優れた感光性絶縁樹脂にて形成されているので、その状態を維持することも容易である。
【００７５】
図２１（ａ）は、マイクロデバイスを実装する回路基板の第２ランド形成面から見た平面図であり、図２１（ｂ）は模式断面図である。
回路基板４０は、キャップ３６に対応する凹部４９が予め形成された基材４１と、基材４１の一方の面において第１ランド３２に対応するように形成された第２ランド４２と、基材４１の他方の面において形成された配線４４と、基材４１を貫通して第２ランド４２と配線４４などを接続する内部配線４３と、第２ランド４２の形成面を平坦化する平坦化樹脂層４５とを有する構成である。
また、基材４１の他方の面においても、配線４４の形成面を平坦化する平坦化樹脂層が形成されていてもよい。
【００７６】
例えば、上記のように平坦化樹脂層で平坦化するために、凹部４９が予め形成された基材４１に、第２ランド４２、配線４４および内部配線４３を形成した後、印刷法などにより平坦化樹脂４５を基板の表裏全体に塗布し、樹脂を硬化させた後に、機械的あるいは化学的、もしくはその両方による研磨工程を施し、第２ランド４２および配線４４が露出するまで基板の表裏を研磨する。
【００７７】
上記の回路基板としては、キャビティー部を除き、基板表裏の配線や第２ランドによる厚み方向の段差を極力抑えることが望ましく、上述した平坦化樹脂層を研磨する方法の他に、いわゆるアディティブ法により回路基板を形成する方法や、配線および第２ランドを基材に転写し、埋め込む方法などによっても形成することができる。
【００７８】
次に、図２２の模式断面図に示すように、キャップ付きマイクロデバイス３０が実装される第２ランドの形成面の裏面における回路基板４０において、回路基板用ソルダーボールバンプを形成する部分を除いて、永久レジスト層４６を形成する。
この工程は、永久レジストをスピンコート法や印刷法などにより塗布する工程と、永久レジストをパターン形成する工程と、永久レジストを硬化する工程からなる。ここで、永久レジストとしては、一般的な絶縁樹脂を用いることができ、特にいわゆるソルダーレジストが好適である。永久レジストに感光性絶縁樹脂を用いた場合は、リソグラフィ技術により露光、現像処理を行ってパターン形成を行い、絶縁樹脂を硬化させることで形成することができ、また、非感光性絶縁樹脂を用いた場合には、絶縁樹脂を硬化させた後に、反応性イオンエッチングやレーザー照射などのドライエッチング処理を行って形成することができる。
【００７９】
図２３（ａ）は、マイクロデバイスを実装する回路基板の第２ランド形成面から見た平面図であり、図２３（ｂ）は模式断面図である。
第２ランド４２に対して、バンプ４７を形成する。この工程は、例えばめっき法、印刷法、ボールボンディング法などにより形成された導電性を有する突起物を形成する工程であり、上述したマイクロデバイス３０を実装する際に電気的な接続を取るための接続電極として機能する。
【００８０】
次に、図２４（ａ）の模式断面図に示すように、バンプ４７が第１ランド３２に接し、電気的に接続するように、また、キャップ３６が凹部４９に入り込むようにして、第１ランド３２の形成面側からマイクロデバイス３０を回路基板４０にマウントし、さらにバンプ４７と第１ランド３２の接続部を固定するようにアンダーフィル３９を形成する。
【００８１】
この工程は、例えば、マイクロデバイス３０のキャップ３６形成面と回路基板４０のバンプ４７形成面とを互いに対向させ、位置合わせを行う工程と、加熱加圧ツールによる熱圧着あるいは超音波ホーンを用いた超音波接合工程と、アンダーフィル３９を塗布及び硬化させることで、マイクロデバイス３０を回路基板４０に実装する工程などからなる。ここで、アンダーフィル３９は、回路基板４０のバンプ４７形成面に予め塗布しておき、その状態でマイクロデバイス３０を位置合わせし、実装する順序であっても構わない。また、回路基板４０に形成されている凹部４９は、マイクロデバイス３０のキャップ３６の突起部を収納するためだけでなく、アンダーフィル３９のストッパー（ダム）としての機能も併せ持っているので、キャップ３６の形状（厚み）とアンダーフィル塗布量を考慮して、凹部４９の形状とその深さを適正化する必要がある。なお、本工程は、上述したようにマイクロデバイス３０の機能素子３３が予めキャップ３６により封止されているので、真空、減圧、還元雰囲気あるいは不活性ガス雰囲気での実装を省略することが可能である。
【００８２】
次に、図２４（ｂ）の模式断面図に示すように、マイクロデバイス３０の実装面の裏面における回路基板４０において、永久レジスト層４６の開口部に、他の実装基板への実装用接続端子として機能する回路基板用ソルダーボールバンプ４８を形成する。
ここで、回路基板用ソルダーボールバンプ４８は、はんだなどの金属ボールを搭載して、リフロー処理を施すことにより形成することが可能であるが、この方法に限らず、導電性ペーストやはんだペーストを印刷法にて形成する方法や、めっき法、ボールボンディング法などによっても形成することが可能である。
以上で、マイクロデバイス３０の機能素子３３がＭＥＭＳの場合で、機能素子３３の犠牲層３３ｂが既に除去されている場合においても、図１８に示す半導体装置を製造することができ、第２実施形態に係る図９に示す構成と同様の半導体装置を製造することができる。
【００８３】
第４実施形態
図２５は本実施形態に係る半導体装置の模式断面図であり、上述の第１実施形態と同様にマイクロデバイス１０が回路基板５０上にフェイスダウン方式で実装されるとともに、ベアＩＣ６０や部品６１が回路基板５０上に実装された構成となっている。
【００８４】
マイクロデバイス１０の第１ランド１２に形成されたバンプ１４は、回路基板５０上に形成された封止樹脂層５７を貫通して回路基板５０の第２ランド５２と電気的に接続がなされるとともに、マイクロデバイス１０と回路基板５０との間に中空部１５が形成されて、封止樹脂層５７が中空部内を気密に封止する機能を有している。マイクロデバイス１０が回路基板５０に実装されている他に、ベアＩＣ６０や部品６１が実装されているが、例えば、これらはマイクロデバイス１０の駆動用のＩＣや周辺回路に使用される能動、受動部品類である。
【００８５】
次に、本実施形態に係る半導体装置の製造方法について説明する。
本実施形態に用いるマイクロデバイスは、第１実施形態に示したものと同様である。
すなわち、マイクロデバイス１０は、例えば、シリコンあるいはガラスなどからなるデバイス基板１１と、上記の振動子または可動部を持ち、デバイス基板１１の表面に設けられた機能素子１３と、機能素子１３の外周部に並べられてデバイス基板１１の表面に設けられた第１ランド１２と、第１ランド１２に設けられたバンプ１４とを有する。
バンプ１４は、マイクロデバイス１０の第１ランド１２上に、例えばめっき法、印刷法、ボールボンディング法などにより形成された導電性を有する突起物であり、回路基板などへの実装時に電気的な接続を取るための接続電極として機能する。
【００８６】
本実施形態に係る回路基板２０の模式断面図を図２６（ａ）に示す。図２６（ａ）では簡略化のために配線層数を2層とした両面基板の例を示してあるが、配線層を多層化した多層配線基板であっても構わない。
図２６（ａ）に示すように、回路基板５０は、基材５１と、第２ランド５２と、配線５４と、内部配線５３と、平坦化樹脂５５で構成されている。
【００８７】
例えば、上記のように平坦化樹脂層で平坦化するために、基材５１に、第２ランド５２、配線５４および内部配線５３を形成した後、印刷法などにより平坦化樹脂５５を基板の表裏全体に塗布し、樹脂を硬化させた後に、機械的あるいは化学的、もしくはその両方による研磨工程を施し、第２ランド５２および配線５４が露出するまで基板の表裏を研磨する。
【００８８】
上記の回路基板としては、基板表裏の配線や第２ランドによる厚み方向の段差を極力抑えることが望ましく、上述した平坦化樹脂層を研磨する方法の他に、いわゆるアディティブ法により回路基板を形成する方法や、配線および第２ランドを基材に転写し、埋め込む方法などによっても形成することができる。
【００８９】
次に、図２６（ｂ）の模式断面図に示すように、マイクロデバイス１０が実装される第２ランドの形成面およびその裏面における回路基板５０において、回路基板用ソルダーボールバンプを形成する部分を除いて、所定のパターンで永久レジスト層５６を形成する。
この工程は、永久レジストをスピンコート法や印刷法などにより塗布する工程と、永久レジストをパターン形成する工程と、永久レジストを硬化する工程からなる。ここで、永久レジストとしては、一般的な絶縁樹脂を用いることができ、特にいわゆるソルダーレジストが好適である。永久レジストに感光性絶縁樹脂を用いた場合は、リソグラフィ技術により露光、現像処理を行ってパターン形成を行い、絶縁樹脂を硬化させることで形成することができ、また、非感光性絶縁樹脂を用いた場合には、絶縁樹脂を硬化させた後に、反応性イオンエッチングやレーザー照射などのドライエッチング処理を行って形成することができる。
【００９０】
次に、図２７（ａ）の模式断面図に示すように、回路基板５０の第２ランド５２の形成領域を含んで、機能素子の外周部を一周するように、第２ランド５２上に未硬化の封止樹脂層５７を形成する。
この工程は、例えば、感光性絶縁樹脂をスピンコート法や印刷法などにより塗布する工程と、感光性絶縁樹脂をリソグラフィ技術にてパターン形成する工程などからなる。
ここで、上記の感光性絶縁樹脂は、後述するようにマイクロデバイスの実装工程を経た後に、マイクロデバイスと回路基板との間に中空部を形成し、中空部内を気密に封止して外部から遮蔽および保護する封止樹脂をして機能するものである。このため、特に気密性や耐湿性に優れた感光性絶縁樹脂が好ましく、例えばベンゾシクロブテン樹脂が好適である。
この感光性絶縁樹脂を回路基板５０の第２ランド５２形成面上に塗布後、露光、現像処理を行い、パターン形成を行うが、感光性絶縁樹脂の形成領域としては、回路基板５０に形成された第２ランド５２を全て覆うように枠状に形成する。
【００９１】
次に、図２７（ｂ）の模式断面図に示すように、バンプ１４が封止樹脂層５７を貫通して第２ランド５２に接し、電気的に接続するように、かつ、封止樹脂層５７がデバイス基板１１と回路基板５０の間隙を封止するように、バンプ１４の形成面側からマイクロデバイス１０を回路基板５０にマウントし、さらにバンプ１４と第２ランド５２の接続部を固定するように封止樹脂層５７を固化する。
【００９２】
この工程は、例えば、マイクロデバイス１０のバンプ１４形成面と回路基板５０の封止樹脂層５７形成面とを互いに対向させ、位置合わせを行う工程と、加熱加圧ツールによる熱圧着あるいは超音波ホーンを用いた超音波接合工程と、封止樹脂層５７を硬化させることで、マイクロデバイス１０と回路基板５０との間に中空部１５を形成し、封止する工程などからなる。
ここで、回路基板５０の第２ランド５２上には、上述したように封止樹脂層５７が形成されているが、この封止樹脂層５７は未硬化状態であるため、マイクロデバイス１０を重ね合わせたときに、バンプ１４が封止樹脂層５７を貫通し、バンプ１４と第２ランド５２とを接触させることができる。このとき、加熱あるいは超音波処理を施すことにより互いを電気的に接続させることが可能である。その後、封止樹脂層５７を硬化させることで、マイクロデバイス１０の機能素子１３と回路基板５０との間に中空部１５を形成することができる。
【００９３】
なお、上記の工程は図示せぬチャンバー内部において、真空、減圧、還元雰囲気あるいは不活性ガス雰囲気に保った状態で実施することができるので、デバイス基板１１、機能素子１３、回路基板５０および封止樹脂層５７の各内壁面により構成される中空部15の内部を真空、減圧、還元雰囲気あるいは不活性ガス雰囲気とすることが可能であるとともに、封止樹脂層５７が気密性、耐湿性に優れた感光性絶縁樹脂にて形成されているので、その状態を維持することも容易である。
【００９４】
次に、回路基板５０にベアＩＣ６０や部品６１を実装する。
ここで、ベアＩＣ６０や部品６１はマイクロデバイス１０の駆動用のＩＣや周辺回路に使用される能動、受動部品類であり、はんだや異方性導電フィルム等の接合材料６２や必要に応じてアンダーフィル材料６３等を用いて回路基板５０上に実装する。
以上で、図２５に示す構成の半導体装置を製造することができる。
なお、本実施形態では、マイクロデバイス側にバンプを形成し、回路基板側に封止樹脂層を形成する構成例を示したが、第２実施形態に示したように、マイクロデバイス側に封止樹脂層を形成し、回路基板側にバンプを形成した場合でも、本実施形態と同様の半導体装置を実現することができる。
【００９５】
上記の本実施形態に係る半導体装置の製造方法によれば、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ機能素子を有するマイクロデバイスを組み込んで製造する方法において、機能素子を気密封止し、小型化や薄型化に対応して半導体装置を製造することができる。
【００９６】
上記の各実施形態に示すように、平坦化処理がなされた回路基板の第２ランド上に封止樹脂層を形成するとともに、マイクロデバイスのデバイス基板にバンプを形成し、フェイスダウン方式で回路基板上に実装することで、マイクロデバイスのデバイス基板上に形成されたバンプが回路基板上に形成された封止樹脂層を貫通して電気的な接続がなされると同時に、回路基板とマイクロデバイスとの間に中空部を形成し、回路基板に形成した封止樹脂層にて中空部内を気密に封止する構成を取ることで、電気的な接続を行うための導電性バンプ形成エリアと、中空部内を気密に封止するための封止樹脂層の形成エリアをほぼ一致させることができ、結果として半導体装置（マイクロパッケージ）の小型化が実現できる。
【００９７】
また、マイクロデバイスを回路基板に実装する際に、真空、減圧、還元雰囲気あるいは不活性ガス雰囲気に保ったチャンバー内で実施することで、マイクロデバイスと回路基板との間に形成される中空部の内部を真空、減圧、還元雰囲気あるいは不活性ガス雰囲気に保持することが可能であり、封止樹脂層を気密性、耐湿性に優れた感光性絶縁樹脂にて形成することにより、中空部の内部の雰囲気を維持することも容易となり、品質信頼性の高いパッケージを提供することが可能となる。
【００９８】
本発明は上記の実施形態に限定されない。
例えば、振動子または可動部を有する機能素子は、ＳＡＷ素子、Ｆ−ＢＡＲおよびＭＥＭＳに限らず、振動子または可動部を有していればその他の構成の素子であってもよい。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００９９】
本発明の半導体装置は、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ半導体素子を有する半導体装置に適用できる。
本発明の半導体装置の製造方法は、ＳＡＷ素子、Ｆ−ＢＡＲあるいはＭＥＭＳなどの機能面に振動子または可動部を持つ半導体素子を有する半導体装置を製造するのに適用できる。
【図面の簡単な説明】
【０１００】
【図１】図１は第１実施形態に係る半導体装置（マイクロパッケージ）の模式断面図である。
【図２】図２（ａ）および（ｂ）は機能素子の一つであるＦ−ＢＡＲの構成例を示す模式断面図である。
【図３】図３（ａ）は機能素子の一つであるＭＥＭＳの構成例を示す模式断面図であり、図３（ｂ）はＳＡＷ素子の構成例を示す模式断面図である。
【図４】図４（ａ）は第１実施形態に係る半導体装置を製造する工程を示す平面図であり、図４（ｂ）は模式断面図である。
【図５】図５（ａ）は第１実施形態に係る半導体装置を製造する工程を示す平面図であり、図５（ｂ）は模式断面図である。
【図６】図６は第１実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図７】図７（ａ）は第１実施形態に係る半導体装置を製造する工程を示す平面図であり、図７（ｂ）は模式断面図である。
【図８】図８（ａ）および（ｂ）は第１実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図９】図９は第２実施形態に係る半導体装置（マイクロパッケージ）の模式断面図である。
【図１０】図１０（ａ）は第２実施形態に係る半導体装置を製造する工程を示す平面図であり、図１０（ｂ）は模式断面図である。
【図１１】図１１（ａ）は第２実施形態に係る半導体装置を製造する工程を示す平面図であり、図１１（ｂ）は模式断面図である。
【図１２】図１２（ａ）および（ｂ）は第２実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図１３】図１３（ａ）および（ｂ）は第２実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図１４】図１４（ａ）は第２実施形態に係る半導体装置を製造する工程を示す平面図であり、図１４（ｂ）は模式断面図である。
【図１５】図１５は第２実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図１６】図１６（ａ）は第２実施形態に係る半導体装置を製造する工程を示す平面図であり、図１６（ｂ）は模式断面図である。
【図１７】図１７（ａ）および（ｂ）は第２実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図１８】図１８は第３実施形態に係る半導体装置（マイクロパッケージ）の模式断面図である。
【図１９】図１９は第３実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図２０】図２０（ａ）〜（ｄ）は第３実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図２１】図２１（ａ）は第３実施形態に係る半導体装置を製造する工程を示す平面図であり、図２１（ｂ）は模式断面図である。
【図２２】図２２は第３実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図２３】図２３（ａ）は第３実施形態に係る半導体装置を製造する工程を示す平面図であり、図２３（ｂ）は模式断面図である。
【図２４】図２４（ａ）および（ｂ）は第３実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図２５】図２５は第４実施形態に係る半導体装置の模式断面図である。
【図２６】図２６（ａ）および（ｂ）は第４実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図２７】図２７（ａ）および（ｂ）は第４実施形態に係る半導体装置を製造する工程を示す模式断面図である。
【図２８】図２８は従来例に係る半導体装置の模式断面図である。
【符号の説明】
【０１０１】
１…弾性表面波デバイス、２…セラミック基板、３…キャップ、１０…マイクロデバイス、１１…デバイス基板、１２…第１ランド、１３…機能素子、１４…バンプ、１５…中空部、２０…回路基板、２１…基材、２２…第２ランド、２３…内部配線、２４…配線、２５…平坦化樹脂層、２６…永久レジスト層、２７…封止樹脂層、２８…回路基板用ソルダーボールバンプ、３０…マイクロデバイス、３１…デバイス基板、３２…第１ランド、３３…機能素子、３４…封止樹脂層、３５…中空部、３６…キャップ、３７…封止樹脂、３８…中空部、３９…アンダーフィル、４０…回路基板、４１…基材、４２…第２ランド、４３…内部配線、４４…配線、４５…平坦化樹脂層、４６…永久レジスト層、４７…バンプ、４８…回路基板用ソルダーボールバンプ、４９…凹部、５０…回路基板、５１…基材、５２…第２ランド、５３…内部配線、５４…配線、５５…平坦化樹脂層、５６…永久レジスト層、５７…封止樹脂層、６０…ベアＩＣ、６１…部品、６２…接合材料、６３…アンダーフィル
【図１】
2007059470.tif 000003
【図２】
2007059470.tif 000004
【図３】
2007059470.tif 000005
【図４】
2007059470.tif 000006
【図５】
2007059470.tif 000007
【図６】
2007059470.tif 000008
【図７】
2007059470.tif 000009
【図８】
2007059470.tif 000010
【図９】
2007059470.tif 000011
【図１０】
2007059470.tif 000012
【図１１】
2007059470.tif 000013
【図１２】
2007059470.tif 000014
【図１３】
2007059470.tif 000015
【図１４】
2007059470.tif 000016
【図１５】
2007059470.tif 000017
【図１６】
2007059470.tif 000018
【図１７】
2007059470.tif 000019
【図１８】
2007059470.tif 000020
【図１９】
2007059470.tif 000021
【図２０】
2007059470.tif 000022
【図２１】
2007059470.tif 000023
【図２２】
2007059470.tif 000024
【図２３】
2007059470.tif 000025
【図２４】
2007059470.tif 000026
【図２５】
2007059470.tif 000027
【図２６】
2007059470.tif 000028
【図２７】
2007059470.tif 000029
【図２８】
2007059470.tif 000030