(57)【要約】【課題】実装時の吸着ミスなどの不具合を解決でき、形状に応じた最適な面取りを精度良く形成することができる積層セラミック電子部品の製造方法を提供する。【解決手段】直方体形状の素体の端面に面取りを施す際に、端面を構成する４辺の短い辺の長さをＬとし、面取りの曲率半径をＲで表した時に、Ｒ≦Ｌ／１０（Ｒは０を含まず）の関係を満たすように面取りを行うことにより、小型で端面形状が正方形に近い形状の積層セラミック電子部品であっても、形状に応じた最適な面取り部を精度良く形成することができるため、プリント基板への実装時の吸着ミスなどの不具合を抑制することができる。【選択図】図１
2007059651.tif 000002
【特許請求の範囲】
【請求項１】
直方体形状の素体の端面に面取り部を設けた積層セラミック電子部品であって、前記面取り部の曲率半径Ｒは、前記端面の短い辺の長さをＬとした時にＲ≦Ｌ／１０（Ｒは０を含まず）とした積層セラミック電子部品。
【請求項２】
セラミックシートと内部電極層とを交互に積層して積層体を作製する積層工程と、前記積層体を焼成して直方体の焼結体を得る焼成工程と、前記直方体の焼結体を面取りする面取り工程と、面取り後の焼結体の両端面に外部電極を形成する外部電極形成工程とを有し、前記面取り工程における面取りは、前記焼結体の端面に形成される曲率半径Ｒと前記端面を形成する４辺の短い辺の長さＬとの関係がＲ≦Ｌ／１０（Ｒは０を含まず）となる面取り加工を施してなる積層セラミック電子部品の製造方法。
【請求項３】
面取り加工は、無機材料からなる粒子と液体からなる媒体中で行い、前記無機材料からなる粒子の平均粒径Ｇは、０．５ｍｍ≦Ｇ≦２．０ｍｍであることを特徴とする請求項２に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサなどの積層セラミック電子部品並びにその製造方法に関するものであり、より詳しくは積層セラミック電子部品の面取りに関するものである。
【背景技術】
【０００２】
従来の積層セラミックコンデンサなどの積層セラミック電子部品においては、直方体形状の素体の割れ、欠けを防止したり、素体の抗折強度を上げるなどの目的で、積層後の（焼成前の）素体や、焼成後の焼結体において面取り加工を施すのが一般的である。
【０００３】
このような面取りに関連する先行技術文献としては、例えば特許文献１が知られている。
【特許文献１】特開平５−５５００７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１には面取り部の半径が０．０８ｍｍ以上である面取り加工を施すことが記載されている。
【０００５】
しかしながら、積層セラミックコンデンサなどの積層セラミック電子部品においては、近年例えばより大きい静電容量を持ち、なおかつより小型の電子部品が求められている。
【０００６】
このような状況の中で、例えば積層セラミック電子部品の形状としては、１．０ｍｍ×０．５ｍｍ×０．５ｍｍのように、直方体形状の素体の両端面が正方形に近いものが登場してきている。
【０００７】
上記の両端面が正方形に近い形状の素体の面取りにおいては、従来のように一定の面取りを施した場合には素体の両端面が円形に近い形状になる場合があり、このような場合にはプリント基板などへの実装時に吸着ミスなどの不具合を起こすという課題につながっていた。
【０００８】
すなわち、素体が急激に小型化していくにも関わらず、部品実装と密接な関連を有する面取りについては、ほとんど考慮されていなかった。
【０００９】
また、面取りの形状について考慮したとしても、精度良く面取り形状を制御する方法はほとんど提供されていなかった。
【００１０】
そこで、本発明は、実装時の吸着ミスなどの不具合を解決できる積層セラミック電子部品を提供するとともに、形状に応じた最適な面取りを精度良く形成することができる積層セラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この目的を達成するために本発明の積層セラミック電子部品は、直方体形状の素体の端面を構成する４辺の短い辺の長さをＬとし、面取りの曲率半径をＲで表した時に、Ｒ≦Ｌ／１０（Ｒは０を含まず）の関係を満たすように前記素体の端面に面取り部を設けた積層セラミック電子部品であり、このような構成とすることにより、小型で端面形状が正方形に近い形状の積層セラミック電子部品であっても、形状に応じた最適な面取り部を設けているため、プリント基板への実装時の吸着ミスなどの不具合を抑制することができる。
【００１２】
また、その積層セラミック電子部品の製造方法として、面取り工程における面取りは、端面に形成される曲率半径Ｒが端面を形成する４辺の短い辺の長さをＬとした場合にＲ≦Ｌ／１０（Ｒは０を含まず）となる面取り加工を施すものである。また、さらにこの面取りは無機材料からなる粒子と液体媒体からなる面取り媒体中で行うものであり、無機材料からなる粒子の平均粒径Ｇが０．５ｍｍ≦Ｇ≦２．０ｍｍであるものを用いて面取り工程を行うものであり、このような製造方法とすることにより、小型で端面形状が正方形に近い形状の積層セラミック電子部品であっても、形状に応じた最適な面取りを精度良く形成することができるため、プリント基板への実装時の吸着ミスなどの不具合を抑制することができる積層セラミック電子部品を容易に製造することができる。
【発明の効果】
【００１３】
本発明の積層セラミック電子部品は、直方体形状の素体の端面を構成する４辺の短い辺の長さをＬとし、面取りの曲率半径をＲで表した時に、Ｒ≦Ｌ／１０（Ｒは０を含まず）の関係を満たすように面取り部を設けた積層セラミック電子部品であり、このような構成とすることにより、小型で端面形状が正方形に近い形状の積層セラミック電子部品であっても、形状に応じた最適な面取り部を設けているため、プリント基板への実装時の吸着ミスなどの不具合を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
（実施の形態１）
以下、本発明の実施の形態１について、図１を用いて積層セラミックコンデンサを例に説明する。
【００１５】
図１は、本実施の形態における積層セラミックコンデンサ１１の一部切欠斜視図であり、誘電体層１２と内部電極１３とが交互に積層されて積層体を構成し、内部電極１３はその端部が積層体の対向する両端面に交互に露出するよう積層されており、積層体の両端面に形成された一対の外部電極１４に交互に接続されており、外部電極１４が形成される前に積層体の両端面に曲率半径Ｒの面取り部１６が形成されている。
【００１６】
このような積層セラミックコンデンサの作製に関しては、まずチタン酸バリウム化合物を主成分とし、添加物としてＭｇＯ、ＭｎＯ2、ＳｉＯ2、希土類化合物などを含む誘電体材料を仮焼し、粉砕後、有機バインダーとしてポリビニルブチラール樹脂、溶剤としてノルマル酢酸ブチル、可塑剤としてベンジルブチルフタレートなどを混合してスラリーを得る。そしてこのスラリーをドクターブレード法などにより成形し、誘電体層１２となるセラミックシートを作製する。
【００１７】
一方、導電性金属粉末としてＮｉ粉末、有機バインダーとしてポリビニルブチラール樹脂、溶剤としてノルマル酢酸ブチル、可塑剤としてベンジルブチルフタレート、必要に応じて共材としてチタン酸バリウム粉末を混合した後、さらにロールミル等を用いて混練して内部電極１３を形成するための金属ペーストを作製する。
【００１８】
次に、セラミックシートの上に金属ペーストを所望の形状にスクリーン印刷し、内部電極１３を形成する。
【００１９】
次いで、セラミックシートのみを複数枚積層したカバー層の上に、内部電極１３を形成したセラミックシートを所望の枚数積層し、さらにセラミックシートのみを複数枚積層してカバー層を形成して積層体を得る。
【００２０】
次に、積層体を１．７ｍｍ×０．９ｍｍ×０．９ｍｍの形状に切断した後、ジルコニア粉末を敷いたジルコニア質のサヤに入れ、３５０℃まで窒素中で加熱し、有機バインダーを燃焼させ、その後Ｎ2＋Ｈ2中で１２５０℃で２時間焼成して焼結体を得る。焼結体の寸法は１．６ｍｍ×０．８ｍｍ×０．８ｍｍである。
【００２１】
次にこの焼結体の面取りを行うため、面取り容器内に、焼結体と、面取り媒体としてＳｉＣ（炭化ケイ素）を主成分とする無機材料の粒子と、液体の面取り媒体として水を所定量添加した。ここで用いた面取り容器は、半径約１０ｃｍの円筒形のプラスチック製の容器である。
【００２２】
本実施の形態では、面取り媒体として平均粒径１．０ｍｍのＳｉＣを用い、面取り時間を３０、６０、９０、１２０分と変化させ面取りを行った。
【００２３】
次に、面取り後の焼結体の内部電極１３の露出した端面に外部電極１４として、窒素雰囲気焼成用銅ペーストを塗布し、メッシュ型の連続ベルト炉によって９０℃で焼付け、図１に示すような積層セラミックコンデンサ１１を得た。
【００２４】
得られた積層セラミックコンデンサ試料各１０００個を用いて、実装試験を行った。実装試験における吸着ミスの比率を（表１）に併せて示す。
【００２５】
【表１】
2007059651.tif 000003
【００２６】
（表１）から明らかなように、面取りの曲率半径Ｒが端面を構成する４辺の短い辺の長さＬに対し、Ｒ＞Ｌ／１０、すなわち０．０８ｍｍを超えると、実装時の吸着ミスが生じやすくなる。
【００２７】
したがって、面取りの曲率半径ＲはＲ≦Ｌ／１０（Ｒは０を含まず）が好ましい。
【００２８】
（実施の形態２）
以下、本発明の実施の形態２について、実施の形態１と同様に積層セラミックコンデンサを例に説明する。
【００２９】
実施の形態２においては、実施の形態１と同様の方法で得られた焼結体を用いて、面取り媒体であるＳｉＣの平均粒径を０．３、０．５、１．０、２．０、３．０ｍｍと変えて面取りの曲率半径Ｒが所望の０．０５ｍｍになるまで行った。
【００３０】
実施の形態２において、（表２）に示すような面取り時間を有する結果を得た。
【００３１】
次に、得られた積層セラミックコンデンサの焼結素体各１０００個を用いて、外観検査を行い、焼結素体の欠け、割れを調べた。
【００３２】
その結果を（表２）に併せて示す。
【００３３】
【表２】
2007059651.tif 000004
【００３４】
（表２）から明らかなように、面取り媒体の平均粒径が０．５ｍｍ未満の場合には、焼結素体の欠け、割れの発生数が０であったが所望の面取りの曲率半径（今回の場合では面取りの曲率半径が０．０５ｍｍ）を得るためには作業時間が非常に長くなってしまうなど生産上問題が生じ、反対に面取り媒体の平均粒径が２．０ｍｍを超える場合には、面取り工程において焼結素体の欠け、割れが生じたり、面とりの曲率半径のばらつきが大きくなるなどの問題が生じる。
【００３５】
従って、面取り媒体の平均粒径としては、０．５ｍｍ以上２．０ｍｍ以下が望ましい。
【００３６】
なお、本実施の形態１、２では積層セラミックコンデンサを用いて実施の形態について説明したが、これに限られるものではなく、積層チップバリスタやチップコイル、ＬＣ複合部品などの面実装に使用される電子部品であれば、同様の効果を得ることができる。
【００３７】
また、本実施の形態１、２では焼結後の焼結体素体の面取りを例に説明したが、素体は焼結体に限られるものではなく、焼結前の生の状態（グリーンチップ）において本発明の方法で面取りを行い、その後焼結して焼結体を得て、この焼結体の両端面に外部電極を形成した場合でも形状に応じた最適な面取りを精度良く形成することができ、プリント基板などへの実装時の吸着ミスが少ない積層セラミック電子部品を得ることができる。
【産業上の利用可能性】
【００３８】
本発明にかかる積層セラミック電子部品は、直方体形状の素体の端面に面取りを施す際に、端面を構成する４辺の短い辺の長さをＬとし、面取りの曲率半径をＲで表した時に、Ｒ≦Ｌ／１０（Ｒは０を含まず）の関係を満たすように前記素体の端面に面取り部を設けることにより、小型で端面形状が正方形に近い形状の積層セラミック電子部品であっても、形状に応じた最適な面取り部を設けているため、プリント基板への実装時の吸着ミスなどの不具合を抑制することができ、大容量の積層セラミックコンデンサ等に有用である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態における積層セラミック電子部品の一部切欠斜視図
【符号の説明】
【００４０】
１１  積層セラミックコンデンサ
１２  誘電体層
１３  内部電極
１４  外部電極
１６  面取り部
【図１】
2007059651.tif 000005