(57)【要約】【課題】簡便な構造変更および検出方法でオープン／ショート不良の不良線番号を特定することができるようにすること。【解決手段】本発明は、マトリクス状に配列された複数の画素の各々に対応して複数のトランジスタが設けられ、これらのトランジスタに接続される複数の配線が画素間に設けられる発光装置において、複数の配線として、行方向または列方向に沿った複数の画素から成る画素列のトランジスタと接続される信号線ｌsig-1〜ｌsig-nと、行方向および列方向に沿った複数の画素から成る画素群のトランジスタと接続される２本以上の共通電極線Ｖs-1〜Ｖs-3、Ｖg-1〜Ｖg-3とを有しており、画素列間では、信号線ｌsig-1〜ｌsig-nを中央とした両側に共通電極線線Ｖs-1〜Ｖs-3、Ｖg-1〜Ｖg-3が配置されているものである。【選択図】図１
2007140315.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配列された複数の画素の各々に対応して複数のトランジスタが設けられ、これらのトランジスタに接続される複数の配線が画素間に設けられる発光装置において、
前記複数の配線は、行方向または列方向に沿った複数の画素から成る画素列のトランジスタと接続される信号線と、行方向および列方向に沿った複数の画素から成る画素群のトランジスタと接続される２本以上の共通電極線とを有しており、
前記画素列間では、前記信号線を中央とした両側に前記共通電極線が配置されている
ことを特徴とする発光装置。
【請求項２】
前記画素は、有機エレクトロルミネッセンス現象によって発光する
ことを特徴とする請求項１記載の発光装置。
【請求項３】
前記共通電極線は、予め行方向または列方向に沿った複数の画素から成る画素列の単位で分離されており、その分離部分を接続するブリッジ配線が設けられている
ことを特徴とする請求項１記載の発光装置。
【請求項４】
前記信号線は、行方向または列方向に沿った複数の画素から成る画素列の単位で末端にスイッチ用トランジスタが設けられており、各スイッチ用トランジスタを介して各信号線が接続されている
ことを特徴とする請求項１記載の発光装置。
【請求項５】
前記スイッチ用トランジスタのソースに前記信号線が接続され、ゲートおよびドレインに検査用電源線が接続されている
ことを特徴とする請求項４記載の発光装置。
【請求項６】
前記スイッチ用トランジスタへの供給電圧は、画素駆動のためのトランジスタの閾値電圧以下である
ことを特徴とする請求項４記載の発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス（Electro Luminescence：以下、単に「ＥＬ」という。）現象を利用して発光する発光装置に関し、特に画素間に設けられる複数の配線についてオープン／ショート検査を確実に行うことのできる発光装置に関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイの１つとして、有機ＥＬ現象を利用して映像を表示する有機ＥＬディスプレイが注目されている。この有機ＥＬディスプレイは、有機発光素子自体の発光現象を利用しているために視野角が広く、かつ消費電力が低い点において優れている。特に、有機ＥＬディスプレイは、例えば、高精細度の高速ビデオ信号に対して十分な応答性を有するものと考えられており、映像分野等において実用化に向けて開発が進められている。
【０００３】
アクティブマトリックス型の有機ＥＬディスプレイは、主に有機発光素子およびその有機発光素子を駆動させるための駆動素子（ＴＦＴ；Thin Film Transistor）が設けられた駆動パネルと封止パネルとが対向配置され、これらの駆動パネルと封止パネルとが有機発光素子を挟むように接着層を介して貼り合わされた構成を有している。
【０００４】
アクティブマトリックス型の有機ＥＬディスプレイを構成するトランジスタとしては、少なくとも画素の明暗を制御するスイッチングトランジスタと有機ＥＬ素子の発光を制御する駆動トランジスタとが必要である。薄膜トランジスタのゲート電極に電圧を印加し続けると閾値電圧がシフトしてしまうことが知られているが、有機ＥＬディスプレイの駆動トランジスタは有機ＥＬ素子を発光させている期間は常に電流を流し続ける必要があるため、閾値シフトが起きやすい。トランジスタの閾値電圧がシフトするとトランジスタを流れる電流量が変動してしまい、結果として発光素子の輝度が変化してしまう。
【０００５】
このため、多くの場合は薄膜トランジスタの閾値シフトを制御する回路を画素内に形成する必要が生じ、素子数や配線数が増大し、密に配置された素子・配線のために結果として歩留まりが低下してしまう。
【０００６】
欠陥の部位を検出する方法としては、電気的手法の精度が最も高いが、各画素に種々の書き込み方法にて一旦電荷を蓄積させ、その電荷量を信号線を通じて読み取るといった方法を取ると、画素の素子と配線が複雑化しているため、全てを高精度で検査するためには、検査前に十分な除電を行い微少の電荷量差を検出できるようにしたり、種々の書き込み方法によって各素子の不良を検出するために莫大な時間が必要となるなど、困難な点が多い。
【０００７】
ここで、検出時間が掛かる例としては、特許文献１（寄生容量の変化を測定しスイッチングトランジスタのオープン／ショートを検査する方法）、検出精度を向上させる例としては、特許文献２（各画素の画素電極にスイッチと検査用配線を形成し、画素電極に供給される電流量を検出する方法−画素がさらに密になり不良率が増加する）などが挙げられる。
【０００８】
【特許文献１】特開２００４−３４７７４９号公報
【特許文献２】特開２００４−１９１６０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
一方で、有機ＥＬディスプレイでは、液晶ディスプレイと異なり、輝点を滅点化することは、完成後に電極をレーザーで破壊するだけで行えることから、検査としては連続点欠陥と線欠陥とを検出することが優先される。連続点欠陥は複数画素に及ぶパターン不良を原因とすることが多く、かつこのような不良は有機ＥＬディスプレイのような配線が密に配置された設計では線欠陥を誘発することが多いため、線欠陥部位さえ検出できれば歩留まりを飛躍的に向上できる。
【００１０】
短時間で線欠陥部位を特定する手法として、光学的検査と電気的検査のような異種の方法を併用することは有益である。例えば、電気的手法で欠陥がある線番号さえ判れば、光学的検査においてその配線上に存在する光学的不良点を捜索することで不良点を容易に検出できる。このため電気的検査では、オープン／ショートの線番号だけを簡便な装置で短時間で検出することが必要となる。
【００１１】
有機ＥＬディスプレイでは各画素に対して縦方向の信号線と横方向のスキャン線以外に各々複数本の配線が存在する。それらは配線末端で結合処理された共通電極となる場合が多いため、信号線とスキャン線の各末端と共通電極の末端に電気的検査を行うためのＰａｄを形成し、各々に電流検出と電圧印加ができるような機構にしておけば、電気的検査を行う配線のショート欠陥は短時間で高精度に検出できる。
【００１２】
オープン欠陥は配線のもう一方の端にＰａｄを設け、これに電圧を供給できるようにすれば、短時間に高精度で検出できるが、各配線に電圧を供給するためのシステムやＰａｄのための面積を用意する必要が生じる。
【００１３】
なお、液晶ディスプレイ向けには、特許第２６１８０４２号明細書にあるような簡便なオープン検査方法も考案されているが、複数の共通電位配線を含むオープン／ショート不良に対応しておらず、検査システムに入力パルスを同期させるなどの工夫が必要になる等、総合的な欠陥検出法としては複雑になることが懸念される。
【課題を解決するための手段】
【００１４】
本発明はこのような課題を解決するために成されたものである。すなわち、本発明は、マトリクス状に配列された複数の画素の各々に対応して複数のトランジスタが設けられ、これらのトランジスタに接続される複数の配線が画素間に設けられる発光装置において、複数の配線として、行方向または列方向に沿った複数の画素から成る画素列のトランジスタと接続される信号線と、行方向および列方向に沿った複数の画素から成る画素群のトランジスタと接続される２本以上の共通電極線とを有しており、画素列間では、信号線を中央とした両側に共通電極線が配置されているものである。
【００１５】
ここで、画素列とは、マトリクス状に配列された複数の画素の行方向、列方向の区別なく、一方向に沿った一列分の複数画素の群を示し、この画素列単位で共通な配線を信号線と言う。また、画素群とは、マトリクス状に配列された複数の画素の行方向、列方向の両方に沿った複数画素の群を示し、この画素群で共通な配線を共通電極線と言う。
【００１６】
このような本発明では、画素列間に配置される複数の配線として、信号線を中央とした両側に共通電極線が配置されているため、共通電極線同士が短絡しにくくなり、どの位置でオープン／ショートしているかを列単位で検出できるようになる。
【発明の効果】
【００１７】
したがって、このような本発明によれば、簡便な構造変更および検出方法でオープン／ショート不良の不良線番号を特定することができ、光学的な検査等の不良位置の特定が可能な手法と併用することにより、リペアの必要な不良部位をも特定することが可能となる。
【００１８】
また、設置したオープン検査用の電源線とスイッチをディスプレイ完成後も表示パネル内に残存させた場合に、スイッチからのリーク電流が表示品位を低下させる場合には、表示中に電源線にスイッチで使用する閾値電圧以下の電位を掛けることや、スイッチとして使用するトランジスタを２個以上直列に配置すること、検査に使用した電源回路を検査後に切り落とすことなどによって対策できる。
【００１９】
また、各画素に対して縦あるいは横方向に各々複数本の共通配線がある場合には、電流を検出する配線をそれらの中央に配置することや、共通配線の一部あるいは全てを検査時には孤立させておき検査後に別の導電体を用いて共通化させることにより線番号の特定が出来る確率を向上させることが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を図に基づき説明する。すなわち、本実施形態に係る発光装置は、主として有機ＥＬディスプレイに係るもので、画素を駆動するＴＦＴに接続される配線のオープン／ショート線欠陥を効率的に検出し、ＴＦＴ完成後に不良検出点をリペア処理することにより、高歩留まりの薄膜トランジスタアレイの製造を実現できる点に特徴がある。
【００２１】
図１は、本実施形態に係る発光装置（その１）を説明する模式図、図２は、本実施形態に係る発光装置（その２）を説明する模式図である。ここで、図１に示す発光装置（その１）は、後述する共通電極線としてＶs-1〜Ｖs-3、Ｖg-1〜Ｖg-3の６本が設けられ、図２に示す発光装置（その２）は、後述する共通電極線としてＶs-1〜Ｖs-3の３本が設けられた例である。
【００２２】
これら発光装置は、マトリクス状に配列された複数の画素の各々に対応して複数の薄膜トランジスタ（単に「トランジスタ」とも言う。）が設けられた構造で、各トランジスタに接続される複数の配線が画素間に設けられている。
【００２３】
各画素を主とした画素回路１１（図中破線枠）には有機発光素子を駆動させるための複数の薄膜トランジスタが構成されている。図３は、図２に示す表示装置の画素回路領域の回路構成を説明する回路図である。この回路構成では、駆動のための薄膜トランジスタが５つ設けられている。
【００２４】
画素回路１１は、有機ＥＬ素子３１に加えて、駆動トランジスタ３２、サンプリングトランジスタ３３、スイッチングトランジスタ３４〜３６およびキャパシタ（保持容量）３７を回路の構成素子として有する構成となっている。すなわち、本参考例に係る画素回路１１は、５個のトランジスタ３２〜３６と１個のキャパシタ３７とから構成されている。
【００２５】
この画素回路１１において、駆動トランジスタ３２、サンプリングトランジスタ３３およびスイッチングトランジスタ３４〜３６として、Ｎチャネル型のＴＦＴ（薄膜トランジスタ）が用いられている。以下、駆動トランジスタ３２、サンプリングトランジスタ３３およびスイッチングトランジスタ３４〜３６を、駆動ＴＦＴ３２、サンプリングＴＦＴ３３およびスイッチングＴＦＴ３４〜３６と記述するものとする。
【００２６】
有機ＥＬ素子３１は、カソード電極が第１の電源電位（本例では、接地電位ＧＮＤ）に接続されている。駆動ＴＦＴ３２は、有機ＥＬ素子３１を電流駆動する駆動トランジスタであり、ソースが有機ＥＬ素子３１のアノード電極に接続されてソースフォロア回路を形成している。サンプリングＴＦＴ３３は、ドレインがデータ線１７に、ソースが駆動ＴＦＴ３２のゲートに、ゲートが走査線１３にそれぞれ接続されている。
【００２７】
スイッチングＴＦＴ３４は、ドレインが第２の電源電位ＶＤＤ（本例では、正の電源電位）に、ソースが駆動ＴＦＴ３２のドレインに、ゲートが駆動線１４にそれぞれ接続されている。スイッチングＴＦＴ３５は、一端が所定の電位Ｖss1に、他端がサンプリングＴＦＴ３３のソース（駆動ＴＦＴ３２のゲート）に、ゲートが第１オートゼロ線ＡＺ１にそれぞれ接続されている。
【００２８】
スイッチングＴＦＴ３６は、ソースが駆動ＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１に、ドレインが第３の電源電位Ｖss2（本例では、Ｖss2＝ＧＮＤ）に、ゲートが第２オートゼロ線ＡＺ２にそれぞれ接続されている。なお、第３の電源電位Ｖss2として、負の電源電位を用いることも可能である。
【００２９】
キャパシタ３７は、一端が駆動ＴＦＴ３２のゲートとサンプリングＴＦＴ３３のソースとの接続ノードＮ１２に、他端が駆動トランジスタＴＦＴ３２のソースと有機ＥＬ素子３１のアノード電極との接続ノードＮ１１にそれぞれ接続されている。
【００３０】
上述した接続関係にて各構成素子が接続されてなる画素回路１１において、各構成素子は次のような作用をなす。すなわち、サンプリングＴＦＴ３３は、オン（導通）状態となることにより、信号線Ｖsigを通して供給される入力信号電圧をサンプリングする。このサンプリングされた信号電圧は、キャパシタ３７に保持される。スイッチングＴＦＴ３４は、オン状態になることにより、電源電位ＶＤＤから駆動ＴＦＴ３２に電流を供給する。
【００３１】
駆動ＴＦＴ３２は、キャパシタ３７に保持された信号電圧に応じて有機ＥＬ素子３１を電流駆動する。スイッチングＴＦＴ３５、３６は、適宜オン状態になることにより、有機ＥＬ素子３１の電流駆動に先立って駆動ＴＦＴ３２の閾値電圧Ｖｔｈを検知し、あらかじめその影響をキャンセルするために当該検知した閾値電圧Ｖｔｈをキャパシタ３７に保持する。
【００３２】
このような各画素のトランジスタには各種の配線が接続されているが、これらの配線としては、行方向または列方向に沿った複数の画素から成る画素列のトランジスタと接続される信号線と、行方向および列方向に沿った複数の画素から成る画素群のトランジスタと接続される２本以上の共通電極線とが設けられている。
【００３３】
図１に示す例では、図中縦方向（行方向）に沿った画素列を構成する複数の画素に対応して信号線（ｌsig-1〜ｌsig-n）が設けられ、図中横方向（列方向）に沿った画素列を構成する複数の画素に対応してスキャン線（ｌscan-1〜ｌscan-n）が設けられ、縦横両方向に沿った複数の画素（画素群）に対応して共通電極線（Ｖs-1〜Ｖs-3、Ｖg-1〜Ｖg-3）が設けられている。つまり、信号線（ｌsig-1〜ｌsig-n）は行方向の画素列間に各々配置され、スキャン線（ｌscan-1〜ｌscan-n）は列方向の画素列間に各々配置され、共通電極線（Ｖs-1〜Ｖs-3、Ｖg-1〜Ｖg-3）は各画素に対応して接続するため行方向の画素列間に各々配置されるとともに図中上下端で対応する共通電極線同士が接続された構成となっている。
【００３４】
例えば、共通電極線Ｖs-1は、図中横方向（行方向）に沿って上下端に配置される２本の横配線に、図中縦方向（列方向）に沿った各画素間に配置される複数の縦配線が接続されており、各縦配線から各画素回路領域に引き込まれている。したがって、共通電極線Ｖs-1の端子に電圧が印加されると、横配線および縦配線を介して各画素の対応するトランジスタを同時に駆動できることになる。なお、共通電極線Ｖs-2、Ｖs-3はＶs-1と同様であるが、共通電極線Ｖg-1〜Ｖg-3はＶs-1の横配線と縦配線との関係が逆となっているものである。
【００３５】
また、図２に示す例では、図中縦方向（行方向）に沿った画素列を構成する複数の画素に対応して信号線（ｌsig-1〜ｌsig-n）が設けられ、図中横方向（列方向）に沿った画素列を構成する複数の画素に対応してスキャン線（ｌscan1-1〜ｌscan1-n、ｌscan2-1〜ｌscan2-n、ｌscan3-1〜ｌscan3-n、ｌscan4-1〜ｌscan4-n）が設けられ、縦横両方向に沿った複数の画素に対応して共通電極線（Ｖs-1〜Ｖs-3）が設けられている。つまり、信号線（ｌsig-1〜ｌsig-n）は行方向の画素列間に各々配置され、スキャン線（ｌscan1-1〜ｌscan1-n、ｌscan2-1〜ｌscan2-n、ｌscan3-1〜ｌscan3-n、ｌscan4-1〜ｌscan4-n）は列方向の画素列間に配置され、共通電極線（Ｖs-1〜Ｖs-3）は各画素に対応して接続するため行方向の画素列間に各々配置されるとともに図中上下端で対応する共通電極線同士が接続された構成となっている。
【００３６】
例えば、共通電極線Ｖs-1は、図中横方向（行方向）に沿って上下端に配置される２本の横配線に、図中縦方向（列方向）に沿った各画素間に配置される複数の縦配線が接続されており、各縦配線から各画素回路領域に引き込まれている。したがって、共通電極線Ｖs-1の端子に電圧が印加されると、横配線および縦配線を介して各画素の対応するトランジスタを同時に駆動できることになる。また、共通電極線Ｖs-2、Ｖs-3はＶs-1と同様である。ここで、共通電極線Ｖs-1は、図３に示す例えばＶＤＤ、共通電極線Ｖs-2は、図３に示す例えばＶss1、共通電極線Ｖs-3は、図３に示す例えばＶss2に対応している。
【００３７】
本実施形態では、このような配線構成において、画素列間に配置される信号線を中央とした両側に２本以上の共通電極線を配置している点に特徴がある。これにより、共通電極線同士が短絡しにくくなり、どの位置でオープン／ショートしているかを列単位で検出できるようになる。
【００３８】
次に、このような薄膜トランジスタアレイ構造を備える発光装置において、具体的な各配線のオープン／ショートの欠陥検査について説明する。先ず、ショート欠陥は、各共通電極線に順次電圧を与え、信号線（ｌsig-1〜ｌsig-n）末端あるいはスキャン線（ｌscan-1〜ｌscan-n）末端のＰａｄ（図中○印参照）において電流を検出することにより、ショート不良の有無、およびショート不良のある線番号を検出できる。
【００３９】
このとき、各画素に対して縦、あるいは横方向に複数の共通配線が存在する場合に、電流を検出する配線をそれらの中央に配置することにより線番号の特定ができるようになる。
【００４０】
図４は、配線のレイアウトによるショート欠陥検査について説明する模式図で、（ａ）は従来のレイアウト、（ｂ）は本実施形態のレイアウトである。なお、ここでは１本の信号線Sigに対して２本の共通電極線１、２が縦方向の画素列間にレイアウトされる場合を例としている。
【００４１】
図４（ａ）に示す従来のレイアウトでは、１本の信号線Sigに対して２本の共通電極線１、２が隣接して配置されている。ショート欠陥は隣接する配線間で起こりやすいため、図４（ａ）に示す従来のレイアウトでは、信号線Sigと共通電極線１との間、もしくは共通電極線１と共通電極線２との間でショートしやすいことになる。この場合、信号線Sigと共通電極線１との間でショートが発生していると、信号線Sigと共通電極線１との間で導通状態となることから、信号線Sigのある画素列でショートしていることが分かる。
【００４２】
一方、共通電極線１と共通電極線２との間でショートが発生していると、共通電極線１および共通電極線２はいずれの画素列間にも配線され、すべて導通状態であることから、どの画素列間でショートしているかを把握できないことになる。
【００４３】
これに対し、図４（ｂ）に示す本実施形態のレイアウトでは、１本の信号線Sigを中央として両側に共通電極線１、２が配置されているため、信号線Sigと共通電極線１との間、もしくは信号線Sigと共通電極線２との間でショートしやすいことになる。この場合、いずれのショートであっても信号線Sigとの間で発生するため、その信号線Sigのある画素列でショートしていることを把握できるようになる。
【００４４】
次に、オープン不良の検出について説明する。すなわち、オープン不良の検出を各配線に対して１つのＰａｄで行えるように、オープン不良を測定したい配線の末端のみにオープン不良検出用電源線Ｖsig-open（図１、図２参照）と、これにゲート・ドレインを接合し、ソースを配線末端に接合したトランジスタとを形成する。なお、このトランジスタはツイントランジスタとすることでドレイン電流を低下させることもできる。
【００４５】
通配線は上下、あるいは左右の両方から電圧を供給するようにし、一箇所のオープン不良が発生しても画質へは影響しないようにしている。このような配線により、オープン不良検出用電源線Ｖsig-openと信号線ｌsigのうちいずれかの線との間で導通が得られればオープン不良はなく、導通が得られなければオープン不良があることを検出できる。
【００４６】
なお、オープン不良検査用電源線Ｖsig-openに接続するスイッチを構成するトランジスタには画像表示時には電流を流したくないため、画像表示時のオープン検査用電源線の電位はスイッチに使用するトランジスタの閾値電圧以下の電圧となるようにする。もしくは、このスイッチおよびオープン不良検査用電源線Ｖsig-openのうち少なくとも一方をオープン・ショート不良検査後に切り落とすようにしても構わない（図１、図２中１点鎖線参照）。
【００４７】
ここで、共通電極線が３本以上あると、縦、あるいは横方向に複数の共通電極線が隣接した状態でレイアウトされることがある。図５は、共通電極線が３本以上ある場合の配線について説明する図である。この場合、不良部位の特定確率を上げる目的で、オープン／ショート検査時に共通電極線を画素列単位で分離しておく（図５（ａ）参照）。
【００４８】
図５（ａ）に示す例では、信号線Ｓｉｇと３本の共通電極線１〜３が各画素列間に配置され、そのうち共通電極線２と３が隣接して配置されている。この場合、共通電極線２もしくは共通電極線３のいずれかを画素列単位で分離しておくと、共通電極線２と３との間で発生するショート不良がどこの画素列で発生しているかを把握することができる。
【００４９】
これにより、共通電極線を画素列単位で検査することができ、隣接する他の共通電極線との間でショートが発生しても、どの画素列の位置でショート不良しているかを的確に把握することが可能となる。
【００５０】
また、共通電極線を分離しての検査を行った後の工程では、アノード材などの導電体を用いて分離部分にブリッジＢを接続し、最終的な共通電極線を形成しておく（図５（ｂ）参照）。これにより、各画素列単位で分離していた共通電極線が導通状態となり、本来の共通電極線としての役目を果たすことが可能となる。
【００５１】
このような本実施形態により、信号線および共通電極線のオープン／ショート検査を確実に行うことができ、特に１つの画素回路に多くのトランジスタを備え、画素列間の配線本数が多くなる有機ＥＬディスプレイにおいて歩留まりの向上を図ることが可能となる。
【００５２】
なお、電流の検出としては、各Ｐａｄに導電性の針を落とし、これから検出される電流量を測定する方法でも構わないし、Ｐａｄに電子線を照射し放出される二次電子を検出するような方法でも構わない。また、本実施形態では、信号線と共通電極線との位置関係を示す例として、画素の列方向（図中縦方向）の場合を説明したが、画素の行方向（図中横方向）に沿った信号線と共通電極線との関係であっても同様に適用可能である。
【図面の簡単な説明】
【００５３】
【図１】本実施形態に係る発光装置を説明する模式図（その１）である。
【図２】本実施形態に係る発光装置を説明する模式図（その２）である。
【図３】画素回路領域の回路構成を説明する回路図である。
【図４】配線のレイアウトによるショート欠陥検査について説明する模式図である。
【図５】共通電極線が３本以上ある場合の配線について説明する図である。
【符号の説明】
【００５４】
１１…画素回路、３１…有機ＥＬ素子、３２…駆動トランジスタ、３３…サンプリングトランジスタ、３４〜３６…スイッチングトランジスタ、３７…キャパシタ、ｌsig-1〜ｌsig-n…信号線、Ｖs-1〜Ｖs-3…共通電極線、Ｖg-1〜Ｖg-3…共通電極線
【図１】
2007140315.tif 000003
【図２】
2007140315.tif 000004
【図３】
2007140315.tif 000005
【図４】
2007140315.tif 000006
【図５】
2007140315.tif 000007