(57)【要約】【課題】有機発光ディスプレイ及びその製造方法を提供する。【解決手段】基板に配列される画素ごとに設けられるＯＬＥＤと、ストレージキャパシタＣｓｔ及び複数のトランジスタＱ１，Ｑ２を備える回路部と、複数の絶縁層を有するものであって、ストレージキャパシタＣｓｔの両電極の間に位置する第１領域およびトランジスタなどを覆う部分を有するＩＬＤ層と、を備え、ＩＬＤ層の少なくとも一つの絶縁層に下部の他の絶縁層が露出される開口部が形成されて、前記第１領域で前記ＩＬＤ層の厚さが第２領域に比べて薄い有機発光ディスプレイである。これにより、少なくとも２層の絶縁層からなるＩＬＤ層を使用し、かつストレージキャパシタの領域では一部層が除去されることによって、ストレージキャパシタの容量の増大によるストレージキャパシタのチャージ面積の縮小が可能であり、発光領域の面積を拡大できる。【選択図】図２
2007193313.tif 000002
【特許請求の範囲】
【請求項１】
基板に配列される画素ごとに設けられるＯＬＥＤと、
複数のトランジスタ及びストレージキャパシタを備える回路部と、
複数の絶縁層を有するものであって、前記ストレージキャパシタの両電極の間に位置する第１領域および前記トランジスタなどを覆う第２領域を有するＩＬＤ層と、を備え、
前記ＩＬＤ層の少なくとも一つの絶縁層に下部の他の絶縁層が露出される開口部が形成されて、前記第１領域で前記ＩＬＤ層の厚さが前記第２領域に比べて薄いことを特徴とする有機発光ディスプレイ。
【請求項２】
前記基板は、ガラス基板とプラスチック基板とのうちいずれか一つの基板であることを特徴とする請求項１に記載の有機発光ディスプレイ。
【請求項３】
前記複数の絶縁層は、互いに異なる物質から形成されたことを特徴とする請求項１に記載の有機発光ディスプレイ。
【請求項４】
前記ＩＬＤ層は、第１絶縁層と第２絶縁層とを備えることを特徴とする請求項１〜請求項３のうちいずれか一項に記載の有機発光ディスプレイ。
【請求項５】
前記第１絶縁層と前記第２絶縁層とは、それぞれＳｉＯ２、ＳｉＮｘ、ＰＡ（ｐｈｏｔｏ  ａｃｒｙｌ）、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）からなる群から選択された互いに異なるいずれか一つの物質から形成されることを特徴とする請求項４に記載の有機発光ディスプレイ。
【請求項６】
前記複数の絶縁層は、ＳｉＯ２、ＳｉＮｘ、ＰＡ、ＢＣＢからなる群から選択された互いに異なるいずれか一つの物質から形成されることを特徴とする請求項１に記載の有機発光ディスプレイ。
【請求項７】
画素ごとに設けられるＯＬＥＤ、複数のトランジスタ、及びストレージキャパシタを備える有機発光ディスプレイを製造する方法において、
基板上にスイッチングトランジスタおよび駆動トランジスタの活性層を形成する段階と、
前記活性層が形成されている前記基板上に絶縁層を形成する段階と、
前記絶縁層上に金属層を形成した後、これをパターニングして前記各活性層に対応するゲートおよび前記ストレージキャパシタの下部電極を形成する段階と、
前記ゲートに覆われていない前記活性層の両側部分に不純物を注入して各活性層の両側にソースおよびドレインを形成する段階と、
前記ゲートおよび下部電極上に複数の絶縁層によってＩＬＤ層を形成する段階と、
前記ソース、ドレイン、及びストレージキャパシタの下部電極上の前記ＩＬＤ層で少なくとも最下部の絶縁層を除く残りの絶縁層をエッチングして開口部を形成する段階と、
前記ストレージキャパシタの上部の絶縁層上に保護層を形成した後、前記ソースおよびドレインに対応するビアホールを形成する段階と、
前記ゲート及び前記ＩＬＤ層上に金属層を形成した後、これをパターニングして前記活性層の各ソースとドレインとに連結される電極、および前記ストレージキャパシタの下部電極に対応する上部電極を形成する段階と、を含むことを特徴とする有機発光ディスプレイの製造方法。
【請求項８】
前記基板は、ガラス基板とプラスチック基板とのうちいずれか一つの基板であることを特徴とする請求項７に記載の有機発光ディスプレイの製造方法。
【請求項９】
前記複数の絶縁層は、互いに異なる物質から形成されたことを特徴とする請求項７に記載の有機発光ディスプレイの製造方法。
【請求項１０】
前記ＩＬＤ層は、第１絶縁層と第２絶縁層とを備えることを特徴とする請求項７〜請求項９のうちいずれか一項に記載の有機発光ディスプレイの製造方法。
【請求項１１】
前記第１絶縁層と前記第２絶縁層とは、それぞれＳｉＯ２、ＳｉＮｘ、ＰＡ、ＢＣＢからなる群から選択された互いに異なるいずれか一つの物質から形成されることを特徴とする請求項１０に記載の有機発光ディスプレイの製造方法。
【請求項１２】
前記絶縁層は、ＳｉＯ２、ＳｉＮｘ、ＰＡ、ＢＣＢからなる群から選択された互いに異なるいずれか一つの物質から形成されることを特徴とする請求項７に記載の有機発光ディスプレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＦＴ有機発光ディスプレイ及びその製造方法に関する。
【背景技術】
【０００２】
有機発光ダイオード（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を利用する能動型カラー画像表示装置は、各画素がアナログ画像信号をサンプリングするスイッチング（サンプリング）トランジスタ、画像信号を維持する保存（ストレージ）キャパシタ、及び保存キャパシタに蓄積された画像信号電圧によってＯＬＥＤに供給される電流を制御する駆動トランジスタを備える。
【０００３】
このような構造の有機発光ディスプレイの各画素は、トランジスタが配置される領域、前記ストレージキャパシタが位置する領域、及び有機発光素子が形成される領域に分かれる。
【０００４】
かかる有機発光ディスプレイの多様な課題のうち一つは、単位画素での有機発光素子の面積を拡大してディスプレイの発光輝度を高めることである。３２０＊２４０の解像度を有する２インチＱＶＧＡ（Ｑｕａｒｔｅｒ  Ｖｉｄｅｏ  Ｇｒａｐｈｉｃ  Ａｄａｐｔｅｒ）有機発光ディスプレイの場合、一つのサブピクセルの面積が５１μｍ×１５３μｍほどである。有機発光素子の面積を拡大して発光輝度を高めるためには、他の領域の縮小が必要である。前記ストレージキャパシタの場合は、電極間のギャップ縮小や高誘電率物質の使用などによって容量を拡大することが可能なため、物理的な構造の変更によってチャージ面積を縮小させうる。
【０００５】
しかし、有機発光ディスプレイにおけるストレージキャパシタは、前記トランジスタが製造される過程で共に得られるものであるため、トランジスタをなす構成要素の構造及び物質の制約を受ける。ストレージキャパシタの誘電物質層は、ＴＦＴのゲート上に形成されるＩＬＤ（ｉｎｔｅｒｌａｙｅｒ  ｄｉｅｌｅｃｔｒｉｃ）と同一の物質層である。従来の有機発光ディスプレイは、単層構造のＩＬＤ層を備え、該ＩＬＤ層の厚さは、ゲートとその上に形成される金属層との電気的絶縁が維持されなければならないため、その厚さを縮小するには限界がある。一般的にＱＶＧＡ有機発光ディスプレイのストレージキャパシタは、約１ｐＦほどの容量を必要とし、したがって、いくらＩＬＤ層を薄くしても、前記の容量は維持されなければならない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、制限されたサイズの画素領域内でストレージキャパシタのチャージ面積が効果的に縮小された有機発光ディスプレイ及びその製造方法を提供することである。
【０００７】
本発明の他の目的は、発光面積の拡大した有機発光ディスプレイ及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明による有機発光ディスプレイは、画素ごとに設けられるＯＬＥＤと、複数のトランジスタ及びストレージキャパシタを備える回路部と、複数の絶縁層を有するものであって、前記ストレージキャパシタの両電極の間に位置する第１領域および前記ＴＦＴなどを覆う第２領域を有するＩＬＤ層と、を備え、前記ＩＬＤ層の少なくとも一つの絶縁層に下部の他の絶縁層が露出される開口部が形成されて、前記第１領域で前記ＩＬＤ層の厚さが第２領域に比べて薄いことを特徴とする。
【０００９】
本発明によって、画素ごとに設けられるＯＬＥＤ、複数のトランジスタ及びストレージキャパシタを備える有機発光ディスプレイを製造する方法は、基板上にスイッチングトランジスタおよび駆動トランジスタの活性層を形成する段階と、前記活性層が形成されている前記基板上に絶縁層を形成する段階と、前記絶縁層上に金属層を形成した後、これをパターニングして前記各活性層に対応するゲートおよび前記ストレージキャパシタの下部電極を形成する段階と、前記ゲートに覆われていない前記活性層の両側部分に不純物を注入して、各活性層の両側にソースおよびドレインを形成する段階と、前記ゲートおよび下部電極上に複数の絶縁層によってＩＬＤ層を形成する段階と、前記ソース、ドレイン、及びストレージキャパシタの下部電極上の前記ＩＬＤ層で少なくとも最下部の絶縁層を除く残りの絶縁層をエッチングして開口部を形成する段階と、前記ストレージキャパシタの上部の絶縁層上に保護層を形成した後、前記ソースおよびドレインに対応するビアホールを形成する段階と、前記ゲート及び前記ＩＬＤ層上に金属層を形成した後、これをパターニングして前記活性層の各ソースとドレインとに連結される電極、及び前記ストレージキャパシタの下部電極に対応する上部電極を形成する段階とを含む。
【発明の効果】
【００１０】
本発明によれば、少なくとも２層の絶縁層からなるＩＬＤ層を使用し、かつストレージキャパシタの領域では一部層が除去されることによって、ストレージキャパシタの容量の増大によるストレージキャパシタのチャージ面積の縮小が可能である。また、ストレージキャパシタのチャージ面積の縮小に加えて、ストレージキャパシタ以外の他の領域では、ＩＬＤ層が隣接した上下の積層間の電気的絶縁に必要な十分な厚さを有することができる。
【００１１】
また、本発明によれば、限定された画素領域でストレージキャパシタのチャージ面積を減らす一方、ＯＬＥＤが占める面積を増大させうる。したがって、本発明によれば、従来に比べて画素別ＯＬＥＤのチャージ面積が増大し、その結果、輝度が向上する。
【００１２】
このような本発明は、基板材料としてプラスチックが利用される有機発光ディスプレイに適用されるのに適する。
【発明を実施するための最良の形態】
【００１３】
以下、添付された図面を参照して本発明による有機発光ディスプレイ及びその製造方法について説明する。
【００１４】
図１は、本発明によるディスプレイ装置の概略的な構造を示す等価回路図であり、図２は、各画素のレイアウトを示す。添付された図面と共に説明される有機発光ディスプレイの特定の構造は、本発明の実施の形態であって本発明の技術的範囲を制限せず、このような本発明は、発明の技術的思想内で多様に実施できる。
【００１５】
ディスプレイ素子１は、ガラスまたはプラスチック基板を基本基板として利用する。
【００１６】
ディスプレイ素子１は、複数の平行なＸラインＸｓと複数の平行なＹラインＹｓとが相互直交する方向に配置されてマトリックス構造を形成する。ＺラインＺｄは、ＹラインＹｓに所定間隔をおいて、それに平行に配置される。ＸラインＸｓ、ＹラインＹｓ、及びＺラインＺｄにより取り囲まれた領域に各画素が設けられる。
【００１７】
ＸラインＸｓは、垂直走査信号が印加される走査ラインであり、ＹラインＹｓは、映像信号である水平駆動信号が印加されるデータラインである。ＸラインＸｓは、垂直走査回路に連結され、ＹラインＹｓは、水平駆動回路に連結される。ＺラインＺｄは、ＯＬＥＤ作動のための電源回路に連結される。
【００１８】
各画素は、２個のトランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）Ｑ１，Ｑ２と一つのストレージキャパシタＣｓｔとを備える。各画素でＸラインＸｓとＹラインＹｓとにスイッチングトランジスタＱ１のゲートとソースとが連結され、スイッチングトランジスタＱ１のドレインは、駆動トランジスタＱ２のゲートに接続される。スイッチングトランジスタＱ１の作動により印加される電荷を蓄積して、各画素別情報を保存するストレージキャパシタＣｓｔは、駆動トランジスタＱ２のゲートとソースとに並列接続される。駆動トランジスタＱ２のドレインは、ＯＬＥＤのアノードが連結される。そして、ＯＬＥＤのカソードＫは、各画素全体が共有する共通電極に対応する。
【００１９】
具体的には、図２を参照すると、図２の上下にデータラインであるＹラインＹｓと電源ラインであるＺラインＺｄとが平行に配置され、これらに直交する方向に走査ラインであるＸラインＸｓが配置される。ＸラインＸｓとＹラインＹｓとの交差部分にスイッチングトランジスタＱ１が位置し、ＸラインＸｓとＺラインＺｄとの交差部の付近には駆動トランジスタＱ２が配置される。スイッチングトランジスタＱ１と駆動トランジスタＱ２との間には、ストレージキャパシタＣｓｔが配置される。ストレージキャパシタＣｓｔの一側の電極Ｃｓｔ−ｂは、ＺラインＺｄから延びる部分であり、他の電極Ｃｓｔ−ａは、スイッチングトランジスタＱ１のドレインＱ１ｄ及び駆動トランジスタＱ２のゲートＱ２ｇに配線層Ｓ１によって連結される。スイッチングトランジスタＱ１のゲートＱ１ｇは、ＸラインＸｓから延びる部分である。
【００２０】
図３は、図２のＡ−Ａ’線の断面、すなわちストレージキャパシタＣｓｔと駆動トランジスタＱ２の横断面を示す。図３を参照すれば、基板１１にＳｉＯ２またはＳｉＯＮなどの絶縁物質からなるバッファ層１２が形成され、この上にストレージキャパシタＣｓｔと駆動トランジスタＱ２とが形成される。駆動トランジスタＱ２は、バッファ層１２上に形成されるソースＱ２ｓ及びドレインＱ２ｄを有する多結晶シリコン層ｐ−Ｓｉと、その上のＳｉＯ２によるゲート絶縁層１３及びゲートＱ２ｇを備える。駆動トランジスタＱ２上には、ＳｉＯ２及びＳｉＮｘなどによる第１絶縁層１４ａ及び第２絶縁層１４ｂによるＩＬＤ層１４が形成されている。ＩＬＤ層１４には、多結晶シリコン層ｐ−Ｓｉのソース及びドレインを露出するビアホール１４’が形成されており、この上に金属性ソース電極Ｑ２ｓｅ及びドレイン電極Ｑ２ｄｅが形成されている。
【００２１】
一方、ストレージキャパシタＣｓｔは、ゲートＱ２ｇと同一物質から同時に形成される下部電極Ｃｓｔ−ａ、上部電極Ｃｓｔ−ｂ、及びそれらの間のＩＬＤ層１４を備える。前記上下部電極の間でＩＬＤ層１４は、本発明の特徴によって駆動トランジスタＱ２上のＩＬＤ層１４に比べて薄い。すなわち、本発明は、駆動トランジスタＱ２では、ＩＬＤ層１４が電気的絶縁のための十分な厚さを有し、ストレージキャパシタＣｓｔでは、ＩＬＤ層１４の厚さを他の部位に比べて薄くすることによって、蓄積容量が増加する。本発明は、ストレージキャパシタＣｓｔにおける誘電層の厚さを薄くすることで、ストレージキャパシタＣｓｔの容量を増大させてストレージキャパシタのチャージ面積を縮小させ、これによって、一つの画素でのＥＬ発光領域を拡大できる。そして、駆動トランジスタ及びスイッチングトランジスタの領域では、ＩＬＤ層１４の厚さを必要なだけ厚くすることで、電気的な絶縁性を確保する。このために、本発明は、駆動トランジスタ及びスイッチングトランジスタのシリコンｐ−Ｓｉ上に２層またはそれ以上の積層を有するＩＬＤ層１４を形成し、ストレージキャパシタ領域では一部層、本実施の形態では第２絶縁層１４ｂにコンタクトホール１４’’を形成することによって、上下部の電極Ｃｓｔ−ｂ、Ｃｓｔ−ａ間の間隔が狭くなる。したがって、このような構造のＩＬＤ層１４を形成するためには、第２絶縁層１４ｂ、第１絶縁層１４ａが互いに異なる物質から形成されて、特定のエッチング条件に対して選択性を有することが必要である。
【００２２】
一方、ストレージキャパシタＣｓｔと駆動トランジスタＱ２との上には絶縁層１６が形成され、ここに駆動トランジスタＱ２のドレイン電極Ｑ２ｄｅなど、電気的要素に対応するビアホール１４’が形成されている。ビアホール１４’の上側には、ＩＴＯなどの透明性導電物質からなるアノードが形成されており、その一側には絶縁物質からなるバンクが形成されている。前記アノードとバンクとの上には、公知の正孔輸送層、発光層、電子輸送層などを含むＯＬＥＤが形成され、その上に金属性カソードが形成されており、カソード上にはカソードを保護するパッシベーション層１７が形成されている。上述の説明では、スイッチングトランジスタについては説明されていないが、スイッチングトランジスタは、駆動トランジスタと同時に製作され、シリコン、ゲート絶縁層、ゲート、ＩＬＤ層、ソース電極、及びドレイン電極のそれぞれが同一物質によって同時に形成される。
【００２３】
前述した構造の電界発光ディスプレイのレイアウトは、実現可能な本発明の具体的な一例であって、このようなレイアウト及びその修正は、本発明の技術的範囲を制限しない。
【００２４】
図４Ａ〜図４Ｆは、前記のような本発明による電界発光ディスプレイの製造方法を示す工程図であって、各上側の図面は、全単位画素のレイアウトを示し、下側の図面は、図４Ａの上側図面のＡ−Ｂ線の断面図であって、ストレージキャパシタと駆動トランジスタとが形成される部分の断面図である。
【００２５】
図４Ａに示すように、ガラスまたはプラスチック基板１１に公知の方法により多結晶シリコンｐ−Ｓｉを形成した後、フォトレジストマスクＰＲを利用してソース及び駆動トランジスタの活性層のためのシリコンアイランドを形成する。多結晶シリコンは、非晶質シリコンの形成及びその結晶化過程を通じて得る。フォトレジストマスクＰＲ、及び後述される他のフォトレジストマスクは、次の工程前にまずストリップ（ｓｔｒｉｐ）される。
【００２６】
図４Ｂに示すように、前記シリコンアイランドが形成される基板上にゲート絶縁層（ＳｉＯ２）及びゲート物質としてＡｌＮｄ合金を順次に蒸着した後、マスクＰＲを利用しパターニングする。この過程で、スイッチングトランジスタのゲートＱ１ｇ及び駆動トランジスタのゲートＱ２ｇ及びストレージキャパシタの下部電極Ｃｓｔ−ａが得られる。ここで、スイッチングトランジスタＱ１のゲートＱ１ｇは、スキャンラインＸｓと共に形成され、スキャンラインＸの一部である。このように、ゲートがパターニングされた後、ゲートに覆われていないシリコンアイランドの露出部分に対して不純物を注入し、熱処理によってドーピング領域を活性化する。
【００２７】
図４Ｃに示すように、前記基板の全面上に第１絶縁層１４ａ及び第２絶縁層１４ｂを形成してＩＬＤ層１４を得る。第１絶縁層１４ａ及び第２絶縁層１４ｂは、所定のエッチング条件に対して選択性を有する異なる物質から形成される。
【００２８】
第１絶縁層１４ａ及び第２絶縁層１４ｂの物質は、ＳｉＯ２、ＳｉＮｘ、ＰＡ（ｐｈｏｔｏａｃｒｙｌ）、ＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）などのうちから選択される。ＩＬＤ層１４は、二つ以上の異なる絶縁層から形成されうる。
【００２９】
図４Ｄに示すように、第２絶縁層１４ｂで前記シリコンアイランドのソース、ドレイン、及び位置の異なるトランジスタとキャパシタとの電気的連結のためのビアホール１４’を形成する。このとき、乾式エッチング法を利用することが望ましい。ＩＬＤ層１４が３層以上の絶縁層からなる場合、開口部（ウィンドウ）は、上から２層またはそれ以上の絶縁層に貫通形成され、いかなる場合でも、ストレージキャパシタの下部電極に直接接触する第１絶縁層１４ａは、エッチングされずに元の状態を維持する。
【００３０】
図４Ｅに示すように、前記ストレージキャパシタ領域のコンタクトホール（ウィンドウ）１４’’を覆う保護層１５を形成した後、ビアホール１４’下部の第１絶縁層１４ａをエッチングしてシリコンアイランドのソースとドレインとの表面を一部露出させる。
【００３１】
図４Ｆに示すように、保護層１５を除去した後、コンタクトホール１４’’上にストレージキャパシタＣｓｔの上部電極Ｃｓｔ−ｂと、トランジスタのソース電極Ｑ１ｓ、Ｑ２ｓ及びドレイン電極Ｑ１ｄ、Ｑ２ｄを形成する。この工程は、一般的に知られたＡｌＮｄなどの金属層の形成及び金属層のパターニングによって行われる。
【００３２】
図４Ｇに示すように、基板１１の全面上に絶縁層１６を形成した後、駆動トランジスタＱ２のドレイン電極Ｑ２ｄｅを露出するビアホール１６’を形成する。
【００３３】
図４Ｈに示すように、絶縁層１６のビアホール１６’上にＩＴＯなどの透明導電性物質でアノードを形成する。ここでもアノード物質の蒸着及びそのパターニング過程が実施される。
【００３４】
図４Ｉに示すように、前記アノードが形成されていない絶縁層１６の一側に絶縁物質、例えばＰＡでバンクを形成した後、一般的な工程を通じて図１〜図３に示された形態の本発明による有機発光ディスプレイが完成する。
【００３５】
前述した製造方法は、本発明によって製造された単結晶シリコンフィルムを利用してＴＦＴを製造する一例であって、多様な変更が可能である。特に、本発明の有機発光ディスプレイ素子及びその製造方法に利用される物質は、有機発光ディスプレイの製造に使われる一般的な物質が使われ、したがって、このような物質の種類によって本発明の技術的範囲が制限されることはない。
【００３６】
このような本願発明の理解を助けるために、いくつかのの模範的の実施の形態が説明され、添付された図面に示されたが、このような実施の形態は、単に広い発明を例示し、これを制限しないという点が理解されなければならない。そして、本発明は、図示されて説明された制限された工程および説明に限定されないという点が理解されなければならない。これは、多様な他の修正が当業者に可能であるためである。
【産業上の利用可能性】
【００３７】
本発明は、有機発光ディスプレイ関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施の形態による有機発光ディスプレイの等価回路図である。
【図２】図１に示された本発明によるディスプレイの一画素のレイアウトを示す。
【図３】本発明によるディスプレイを示す図２のＡ−Ａ’線の断面図である。
【図４Ａ】本発明による有機発光ディスプレイの半導体回路部の製造工程図である。
【図４Ｂ】本発明による有機発光ディスプレイの半導体回路部の製造工程図である。
【図４Ｃ】本発明による有機発光ディスプレイの半導体回路部の製造工程図である。
【図４Ｄ】本発明による有機発光ディスプレイの半導体回路部の製造工程図である。
【図４Ｅ】本発明による有機発光ディスプレイの半導体回路部の製造工程図である。
【図４Ｆ】本発明による有機発光ディスプレイの半導体回路部の製造工程図である。
【図４Ｇ】本発明による有機発光ディスプレイの半導体回路部の製造工程図である。
【図４Ｈ】本発明による有機発光ディスプレイの半導体回路部の製造工程図である。
【図４Ｉ】本発明による有機発光ディスプレイの半導体回路部の製造工程図である。
【符号の説明】
【００３９】
１    ディスプレイ素子、
１１    基板、
１２    バッファ層、
１３    ゲート絶縁層、
１４    ＩＬＤ層、
１４’、１６’    ビアホール、
１４’’    コンタクトホール（ウィンドウ）、
１４ａ    第１絶縁層、
１４ｂ    第２絶縁層、
１５    保護層、
１６    絶縁層、
１７    パッシベーション層、
Ｃｓｔ    ストレージキャパシタ、
Ｃｓｔ−ｂ、Ｃｓｔ−ｂ    電極、
Ｋ    カソード、
ｐ−Ｓｉ    多結晶シリコン層、
Ｑ１    スイッチングトランジスタ、
Ｑ１ｄ、Ｑ２ｄ    ドレイン、
Ｑ１ｇ、Ｑ２ｇ    ゲート、
Ｑ１ｓ、Ｑ２ｓ    ソース電極、
Ｑ２    駆動トランジスタ、
Ｑ２ｓｅ    ソース電極、
Ｑ２ｄｅ    ドレイン電極、
Ｓ１    配線層、
Ｘｓ    Ｘライン、
Ｙｓ    Ｙライン、
Ｚｄ    Ｚライン。
【図１】
2007193313.tif 000003
【図２】
2007193313.tif 000004
【図３】
2007193313.tif 000005
【図４Ａ】
2007193313.tif 000006
【図４Ｂ】
2007193313.tif 000007
【図４Ｃ】
2007193313.tif 000008
【図４Ｄ】
2007193313.tif 000009
【図４Ｅ】
2007193313.tif 000010
【図４Ｆ】
2007193313.tif 000011
【図４Ｇ】
2007193313.tif 000012
【図４Ｈ】
2007193313.tif 000013
【図４Ｉ】
2007193313.tif 000014