(57)【要約】【課題】従来よりも簡素化された回路構成においてより最適なクランプ処理を行うことを可能とする。【解決手段】デジタル化されたビデオ信号から黒レベルを検出して出力する黒レベル検出部２０と、黒レベル検出部２０から出力された黒レベルと所定の目標クランプレベルとの差分を算出して出力する加算器３２と、加算器３２からの出力信号と黒レベルの補正値とを差分を算出して出力する加算器３４と、加算器３４からの出力信号を１／ｘ（ｘは所定の値）にして出力する乗算アンプ３６と、乗算アンプ３６からの出力信号と黒レベルの補正値との和を算出して出力する加算器３８と、所定のタイミングで加算器３８からの出力信号を格納及び保持して黒レベルの補正値として出力するレジスタ４０と、を備えるデジタルクランプ回路によって上記課題を解決することができる。【選択図】図６
2007174454.tif 000002
【特許請求の範囲】
【請求項１】
デジタル化されたビデオ信号の黒レベルをクランプするデジタルクランプ回路であって、
前記デジタル化されたビデオ信号から黒レベルを検出して出力する黒レベル検出部と、
前記黒レベル検出部から出力された黒レベルと所定の目標クランプレベルとの差分を算出して出力する第１の加算器と、
前記第１の加算器からの出力信号と黒レベルの補正値とを差分を算出して出力する第２の加算器と、
前記第２の加算器からの出力信号を１／ｘ（ｘは所定の値）にして出力する乗算アンプと、
前記乗算アンプからの出力信号と前記黒レベルの補正値との和を算出して出力する第３の加算器と、
所定のタイミングで前記第３の加算器からの出力信号を格納及び保持して前記黒レベルの補正値として出力するレジスタと、
を備えることを特徴とするデジタルクランプ回路。
【請求項２】
請求項１に記載のデジタルクランプ回路であって、
前記レジスタは、前記デジタル化されたビデオ信号の水平同期信号に同期させて値を更新することを特徴とするデジタルクランプ回路。
【請求項３】
デジタル化されたビデオ信号の黒レベルをクランプするデジタルクランプ回路であって、
前記デジタル化されたビデオ信号から黒レベルを検出して出力する黒レベル検出部と、
前記黒レベル検出部から出力された黒レベルと黒レベルの平均値との和を算出して出力する第１の加算器と、
前記第１の加算器からの出力信号を１／２にして出力する第１の乗算アンプと、
所定のタイミングにて前記第１の乗算アンプからの出力信号を格納及び保持して前記黒レベルの平均値として出力する第１のレジスタと、
前記黒レベルの平均値と所定の目標クランプレベルとの差分を算出して出力する第２の加算器と、
前記第２の加算器からの出力信号と黒レベルの補正値とを差分を算出して出力する第３の加算器と、
前記第３の加算器からの出力信号を１／ｘ（ｘは所定の値）にして出力する第２の乗算アンプと、
前記第２の乗算アンプからの出力信号と前記黒レベルの補正値との和を算出して出力する第４の加算器と、
所定のタイミングで前記第４の加算器からの出力信号を格納及び保持して前記黒レベルの補正値として出力する第２のレジスタと、
を備えることを特徴とするデジタルクランプ回路。
【請求項４】
請求項３に記載のデジタルクランプ回路であって、
前記第１のレジスタは、前記デジタル化されたビデオ信号の水平同期信号に同期させて値を更新することを特徴とするデジタルクランプ回路。
【請求項５】
請求項３又は４に記載のデジタルクランプ回路であって、
前記第２のレジスタは、前記デジタル化されたビデオ信号の垂直同期信号に同期させて値を更新することを特徴とするデジタルクランプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号の基準レベルのクランプ等に用いられるデジタルクランプ回路に関する。
【背景技術】
【０００２】
アナログ映像信号をデジタル映像信号に変換する際、アナログ映像信号の黒レベルを変換処理の基準レベルとして所定のビット長のデジタル映像信号に変換する処理が行われる。このとき、アナログ映像信号の黒レベルを基準レベルとしてクランプするクランプ回路が利用される。
【０００３】
通常、アナログ信号のビデオ信号をデジタル信号に変換する場合、上記のようにビデオ信号のクランプ処理を行ったうえでデジタル化処理が施される。しかしながら、一般的にアナログ回路を構成する部品は周辺温度の変化に伴って特性が変化するので、経時的に黒レベルのクランプ値にも変動が生じ、映像中に黒く浮いたラインが発生したり、黒く潰れたラインが発生する問題が生ずる。そこで、アナログでのクランプ処理の後にデジタルでのクランプ処理を再度行うことにより、経時的な変動による影響を低減する処理が行われている。
【０００４】
従来のデジタルクランプ回路は、図７に示すように、黒レベル検出部１０、ノイズ低減部１２及び加算器１４，１６を含んで構成される。黒レベル検出部１０は、入力信号であるビデオ信号に含まれる水平同期信号の水平シンク領域の電圧レベルを１水平ライン毎に検出する。ノイズ低減部１２は、乗算器１２ａ，１２ｂ、加算器１２ｃ及びラインメモリ１２ｄを含んで構成される。乗算器１２ａは、黒レベル検出部１０で検出された信号に対して１−Ｇ（Ｇは０以上１以下の定数）を乗算して出力する。乗算器１２ｂは、ラインメモリ１２ｄから出力される信号に対してＧを乗算して出力する。乗算器１２ａ及び１２ｂから出力された信号は加算器１２ｃによって加算される。すなわち、加算器１２ｃの出力信号は、現在の水平ラインのビデオ信号の黒レベルを１−Ｇで重み付けした値と、過去のビデオ信号の基準レベルをＧで重み付けした値とを加重加算したものとなる。加算器１２ｃの出力信号は、ラインメモリ１２ｄに格納及び保持されると共に加算器１４へ出力される。このように、加重加算処理を行うことによって水平ライン間における基準レベルの急激な変動を抑制することができる。
【０００５】
加算器１４は、外部からクランプの目標値となる目標クランプレベルを受けて、ノイズ低減部１２からの出力信号から目標クランプレベルを引いた差分値を演算して加算器１６へ出力する。加算器１６は、入力ビデオ信号から加算器１４の出力信号を引いた差分値を演算して出力する。このようにして、黒レベルを略一定に維持したビデオ信号を得ることを可能としている。
【０００６】
また、基準レベルが急激に変動すると、映像中に周辺ラインよりも輝度が急激に変動したラインが表示される横引きノイズが発生する場合があるが、加重加算処理を行うことによって水平ライン間における基準レベルの急激な変動を抑制することで横引きノイズも抑制することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来技術のデジタルクランプ回路では、１水平ライン前と現水平ラインとの黒レベルの加重加算を行う際に多数のレジスタを直列に接続したラインメモリを用いて１水平ライン前の黒レベルを１水平ライン分の時間だけ遅延させていた。したがって、回路規模が大きくなると共に製造コストが増大する問題があった。
【０００８】
また、上記従来技術のデジタルクランプ回路では、複数のライン間、又は、複数のフィールド間で黒レベルを適切に平均化させてクランプすることができなかった。
【０００９】
そこで、本発明は、従来よりも簡素化された回路構成においてより最適なクランプ処理を実現できるデジタルクランプ回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、デジタル化されたビデオ信号の黒レベルをクランプするデジタルクランプ回路であって、前記デジタル化されたビデオ信号から黒レベルを検出して出力する黒レベル検出部と、前記黒レベル検出部から出力された黒レベルと所定の目標クランプレベルとの差分を算出して出力する第１の加算器と、前記第１の加算器からの出力信号と黒レベルの補正値とを差分を算出して出力する第２の加算器と、前記第２の加算器からの出力信号を１／ｘ（ｘは所定の値）にして出力する乗算アンプと、前記乗算アンプからの出力信号と前記黒レベルの補正値との和を算出して出力する第３の加算器と、所定のタイミングで前記第３の加算器からの出力信号を格納及び保持して前記黒レベルの補正値として出力するレジスタと、を備えることを特徴とする。
【００１１】
ここで、前記レジスタは、前記デジタル化されたビデオ信号の水平同期信号に同期させて値を更新することが好適である。
【００１２】
また、本発明は、デジタル化されたビデオ信号をクランプするデジタルクランプ回路であって、前記デジタル化されたビデオ信号から黒レベルを検出して出力する黒レベル検出部と、前記黒レベル検出部から出力された黒レベルと黒レベルの平均値との和を算出して出力する第１の加算器と、前記第１の加算器からの出力信号を１／２にして出力する第１の乗算アンプと、所定のタイミングにて前記第１の乗算アンプからの出力信号を格納及び保持して前記黒レベルの平均値として出力する第１のレジスタと、前記黒レベルの平均値と所定の目標クランプレベルとの差分を算出して出力する第２の加算器と、前記第２の加算器からの出力信号と黒レベルの補正値とを差分を算出して出力する第３の加算器と、前記第３の加算器からの出力信号を１／ｘ（ｘは所定の値）にして出力する第２の乗算アンプと、前記第２の乗算アンプからの出力信号と前記黒レベルの補正値との和を算出して出力する第４の加算器と、所定のタイミングで前記第４の加算器からの出力信号を格納及び保持して前記黒レベルの補正値として出力する第２のレジスタと、を備えることを特徴とする。
【００１３】
ここで、前記第１のレジスタは、前記デジタル化されたビデオ信号の水平同期信号に同期させて値を更新することが好適である。また、前記第２のレジスタは、前記デジタル化されたビデオ信号の垂直同期信号に同期させて値を更新することが好適である。
【発明の効果】
【００１４】
本発明によれば、従来よりも簡素化された回路構成においてより最適なクランプ処理を行うことを可能とする。
【発明を実施するための最良の形態】
【００１５】
本発明の実施の形態におけるデジタルクランプ回路１００は、図１に示すように、黒レベル検出部２０、水平同期検出部２２、垂直同期検出部２４、加算器２６、乗算アンプ２８、第１レジスタ３０、加算器３２、加算器３４、乗算アンプ３６、加算器３８、第２レジスタ４０及び加算器４２を含んで構成される。
【００１６】
本実施形態におけるデジタルクランプ回路１００は、黒レベル検出部２０、加算器２６、乗算アンプ２８及び第１レジスタ３０により１フィールド分の映像信号の黒レベルの平均値を求め、加算器３２、加算器３４、乗算アンプ３６、加算器３８及び第２レジスタ４０により複数のフィールド分の映像信号を考慮した黒レベルの補正値を求める。
【００１７】
黒レベル検出部２０は、入力端子から入力されるビデオ信号ＳＩＮを受けて、ビデオ信号ＳＩＮの黒レベルＬＢを検出して出力する。黒レベル検出部２０の前段にはアナログ／デジタル変換部が設けられており、黒レベル検出部２０にはデジタル化されたビデオ信号が入力される。
【００１８】
図２及び図３に、デジタル化された一般的なビデオ信号ＳＩＮの構成を示す。図２は１フィルード分のビデオ信号ＳＩＮの構成を示し、図３は１水平ライン分のビデオ信号ＳＩＮの構成を示している。図２及び図３に示すように、垂直同期期間ＴＶ、水平ブランキング期間ＴＨ及び映像信号期間ＴＳを含んで構成される。なお、図２及び図３では説明を明確にするために実際のビデオ信号ＳＩＮの各期間の比率を変えて表している。
【００１９】
黒レベル検出部２０は、各水平ラインの信号に含まれる水平ブランキング期間ＴＨから黒レベルＬＢを検出して出力する。黒レベル検出部２０は、次に新たな水平ラインに対する黒レベルＬＢが検出されるまで黒レベルＬＢを出力し続ける。
【００２０】
水平同期検出部２２は、デジタル化されたビデオ信号ＳＩＮを受けて、ビデオ信号ＳＩＮに含まれる各水平ラインの水平ブランキング期間ＴＨから水平同期期間ＴＳＹＮＣを検出し、水平同期期間ＴＳＹＮＣが検出されたタイミングで第１レジスタ３０へ水平同期信号ＨＳＹＮＣを出力する。水平同期検出部２２は、比較器等を含む一般的な水平同期検出回路により構成することができる。
【００２１】
黒レベルＬＢ及び水平同期期間ＴＳＹＮＣの検出処理は、比較器及び微分器を含む回路によって実現できる。例えば、図４に示すように、比較器の基準電圧を黒レベルＬＢよりも僅かに低い電圧に設定しておき、黒レベルＬＢよりも低い電位を有する水平同期期間ＴＳＹＮＣを抽出し、水平同期期間ＴＳＹＮＣだけ立ち上がる同期パルス信号ＳＳＹＮＣを生成する。そして、微分器等を用いて同期パルス信号ＳＳＹＮＣがローレベルからハイレベルとなるタイミングを抽出して、そのタイミングで水平同期信号ＨＳＹＮＣを生成することができる。また、所定の周波数（例えば、７４．２５ＭＨｚや５４ＭＨｚ）のシステムクロックに基づいて、同期パルス信号ＳＳＹＮＣがローレベルからハイレベルとなるタイミングからシステムクロックをカウントし、カウント数が黒レベルＬＢを示す期間に相当する値になった時点の入力信号の値を黒レベルＬＢとする。
【００２２】
垂直同期検出部２４は、デジタル化されたビデオ信号ＳＩＮを受けて、ビデオ信号ＳＩＮに含まれる各フィールドの開始を示す垂直同期期間ＴＶを検出し、垂直同期期間ＴＶが検出されたタイミングで第１レジスタ３０及び第２レジスタ４０へ垂直同期信号ＶＳＹＮＣを出力する。垂直同期検出部２４は、比較器等を含む一般的な垂直同期検出回路により構成することができる。
【００２３】
通常のビデオ信号には、図２に示すように、所定のパルスが所定の周期で繰り返される垂直同期期間ＴＶが含まれているので、そのパルスのパターンを検出することによって垂直同期期間ＴＶを検出して垂直同期信号ＶＳＹＮＣを生成することができる。
【００２４】
加算器２６は、黒レベル検出部２０の出力信号と第１レジスタ３０の出力信号とを加算して乗算アンプ２８へ出力する。乗算アンプ２８は、加算器２６の出力値を１／２にして第１レジスタ３０へ出力する。第１レジスタ３０は、水平同期検出部２２から水平同期信号ＨＳＹＮＣを受けて、水平同期信号ＨＳＹＮＣを受信したタイミングに同期させて乗算アンプ２８の出力信号の値を保持する。また、第１レジスタ３０は、垂直同期検出部２４から垂直同期信号ＶＳＹＮＣをリセット信号として受けて、垂直同期信号ＶＳＹＮＣを受信したタイミングに同期させて保持している値をクリアする。
【００２５】
例として、ビデオ信号ＳＩＮとして第ｎ＋１番目の水平ラインの信号が入力される場合について説明する。このとき、第１レジスタ３０には、第ｎ＋１番目の水平ラインが入力されるまでに検出された第ｎ番目の水平ラインまでの黒レベルの平均値ＬＢＡが格納及び保持されている。第ｎ＋１番目の水平ラインの信号が黒レベル検出部２０及び水平同期検出部２２に入力されると、黒レベル検出部２０及び水平同期検出部２２では第ｎ＋１番目の水平ラインにおける黒レベルＬＢ及び水平同期期間ＴＳＹＮＣが検出される。黒レベル検出部２０で検出された黒レベルＬＢは加算器２６において第１レジスタ３０の出力値、すなわち第ｎ番目の水平ラインまでの黒レベルの平均値ＬＢＡと加算される。乗算アンプ２８では、第ｎ＋１番目の水平ラインの黒レベルＬＢと第ｎ番目の水平ラインまでの黒レベルの平均値ＬＢＡとの和が１／２にされて第１レジスタ３０へ出力される。一方、水平同期検出部２２では、第ｎ＋１番目の水平ラインの水平同期期間ＴＳＹＮＣが検出されると、水平同期信号ＨＳＹＮＣが生成されて第１レジスタ３０へ出力される。第１レジスタ３０では、水平同期信号ＨＳＹＮＣが入力されてから所定の時間後、すなわち乗算アンプ２８から第ｎ＋１番目の水平ラインまでの新たな黒レベルの平均値ＬＢＡが出力される時刻後、にメモリの内容を乗算アンプ２８から出力されている値に更新する。
【００２６】
このように加算器２６、乗算アンプ２８及び第１レジスタ３０を組み合わせることによって、現在入力信号として受信されているフィールドの映像信号に含まれる水平ラインに対する黒レベルの平均値ＬＢＡが算出され、第１レジスタ３０に順次保持されることになる。そして、フィールドの最後の水平ラインにおける黒レベルが検出されると、そのフィールドにおける全水平ラインの黒レベルの平均値ＬＢＡが第１レジスタ３０に保持されると共に出力される。
【００２７】
加算器３２は、予め定められている目標クランプレベルから第１レジスタ３０の出力値を減算した出力信号Ｓ１を加算器３４へ出力する。目標クランプレベルとは、デジタルクランプ回路１００からの出力信号の黒レベルを合わせるための目標値である。目標クランプレベルは、例えば、レジスタ（図示しない）等に保持しておくことが好適である。出力信号Ｓ１は、図５に示すように、目標クランプレベルと現在入力されているフィールドの現在までの黒レベルの平均値ＬＢＡとの差を表す。
【００２８】
加算器３４は、加算器３２の出力信号の値から第２レジスタ４０の出力信号Ｓ４の値を減算して乗算アンプ３６へ出力する。第２レジスタ４０の出力信号Ｓ４は、後述するように、現在入力されているフィールドの映像信号に対する黒レベルの補正値である。したがって、加算器３４の出力信号Ｓ２は、図５に示すように、目標クランプレベルと現在入力されているフィールドの現在までの黒レベルの平均値ＬＢＡとの差である出力信号Ｓ１から現在入力されているフィールドに対する映像信号の黒レベルの補正値を引いた値となる。乗算アンプ３６は、加算器３４の出力信号Ｓ１の値に時定数１／ｘを乗算して加算器３８へ出力する。
【００２９】
加算器３８は、図５に示すように、乗算アンプ３６の出力信号と現在入力されているフィールドに対する映像信号の黒レベルの補正値とを加算して出力信号Ｓ３を第２レジスタ４０へ出力する。第２レジスタ４０は、垂直同期検出部２４から垂直同期信号ＶＳＹＮＣを更新信号として受けて、垂直同期信号ＶＳＹＮＣを受信したタイミングに同期させて加算器３８の出力信号Ｓ３をメモリに保持して出力する。
【００３０】
例えば、第１レジスタ３０からフィールドの最後の水平ラインまでの黒レベルの平均値が出力されている場合について説明する。このとき、第２レジスタ４０は、これまで受信されたビデオ信号ＳＩＮを処理して得られた黒レベルの補正値を示す出力信号Ｓ４を保持及び出力している。
【００３１】
加算器３２では、フィールドの最後の水平ラインまでの黒レベルの平均値と目標クランプレベルとの差分値が算出され、出力信号Ｓ１として出力される。加算器３４では、その差分値と第２レジスタ４０の出力信号Ｓ４、すなわち現在の黒レベルの補正値、との差分値が算出され、出力信号Ｓ２として出力される。乗算アンプ３６では出力信号Ｓ２が１／ｘ倍に重み付けされて、加算器３８において第２レジスタ４０の出力信号Ｓ４、すなわち現在の黒レベルの補正値に加えられる。このようにして、加算器３８からは現在の黒レベルの補正値に対して係数１の重み付けをし、現在入力されているフィールドの最後の水平ラインまでの黒レベルの平均値と現在の黒レベルの補正値との差分値に対して係数１／ｘの重み付けをして足し合わせた新たな黒レベルの補正値が出力される。第２レジスタ４０は、垂直同期検出部２４から垂直同期信号ＶＳＹＮＣを更新信号として受けてから所定の時間後、すなわちフィールドの最後の水平ラインまでの黒レベルの平均値に基づいて算出された新たな黒レベルの補正値が加算器３８から出力された時間後、にメモリの値を新たな黒レベルの補正値に更新する。第２レジスタ４０の出力信号Ｓ４は、次に垂直同期信号ＶＳＹＮＣが入力されるまで維持される。
【００３２】
なお、第１レジスタ３０は、垂直同期検出部２４から垂直同期信号ＶＳＹＮＣをリセット信号として受けてから所定の時間後、すなわち少なくとも新たなフィールドの第１番目の水平ラインにおける黒レベルＬＢが算出される時刻前、にリセットされる。
【００３３】
ここで、変数ｘは、具体的には、２，４，８，１６，３２といった値に設定することができる。例えば、入力されるビデオ信号ＳＩＮがチューナで受信された信号であるのか、ＶＴＲ再生機から出力された信号であるのか、ＤＶＤ再生機から出力された信号であるのか等、入力信号の元となるメディアに応じて時定数１／ｘを変更できるように構成することが好適である。例えば、複数の値を保持可能なレジスタを用意し、入力端子に入力される信号の選択信号に応じてレジスタから乗算アンプ３６へ変数ｘを設定する構成とすることが好ましい。黒レベルのばらつきが小さいと予想される信号が入力されている場合には、小さな時定数１／ｘを設定して黒レベルの変化に対する応答を早め、ダイナミックレンジをできるだけ有効に利用し、黒レベルのばらつきが大きいと予想される信号が入力されている場合には、大きな時定数１／ｘを設定して黒レベルの変化に対する応答を遅め、ばらつきを吸収して、映像の乱れを抑制することができる。
【００３４】
加算器４２は、入力されている映像信号に第２レジスタ４０の出力信号Ｓ４を加算して出力する。第２レジスタ４０の出力信号Ｓ４は現在入力されているフィールドの映像信号に対する黒レベルの補正値であるので、デジタルクランプ回路１００からは黒レベルを補正された映像信号ＳＯＵＴが出力される。
【００３５】
以上のように、本実施の形態によれば、多数のレジスタを直列に接続したラインメモリを必要とすることなく、２つのレジスタのみによってデジタルクランプ回路を構成することができる。また、複数のライン間、又は、複数のフィールド間で黒レベルを適切に平均化させてクランプすることができる。
【００３６】
＜変形例＞
図６に、本実施の形態の変形例におけるデジタルクランプ回路２００の構成を示す。デジタルクランプ回路２００は、上記デジタルクランプ回路１００の垂直同期検出部２４、加算器２６、乗算アンプ２８及び第１レジスタ３０を取り除き、加算器３２に黒レベル検出部２０の出力を直接入力すると共に、第２レジスタ４０に水平同期検出部２２から水平同期信号ＨＳＹＮＣを更新信号として入力している点で異なる。その他の点におけるデジタルクランプ回路２００の機能は上記デジタルクランプ回路１００と同様であるので説明を省略する。
【００３７】
デジタルクランプ回路２００では、水平同期信号ＨＳＹＮＣに同期して、現在入力されている水平ラインまでの黒レベルと現在の黒レベルの補正値との差分値に対して係数１／ｘの重み付けをして足し合わせた値が新たな黒レベルの補正値として第２レジスタ４０に保持される。
【００３８】
以上のように、本変形例によれば、多数のレジスタを直列に接続したラインメモリを必要とすることなく、１つのレジスタのみによってデジタルクランプ回路を構成することができる。また、複数の水平ライン間で黒レベルを適切に平均化させてクランプすることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態におけるデジタルクランプ回路の構成を示すブロック図である。
【図２】ビデオ信号の構成を示すタイミングチャートである。
【図３】ビデオ信号の構成を示すタイミングチャートである。
【図４】本発明の実施の形態における水平同期信号及び黒レベルの検出処理を説明するタイミングチャートである。
【図５】本発明の実施の形態における処理と各出力信号との関係を説明する図である。
【図６】本発明の実施の形態の変形例におけるデジタルクランプ回路の構成を示すブロック図である。
【図７】従来のデジタルクランプ回路の構成を示すブロック図である。
【符号の説明】
【００４０】
１０  黒レベル検出部、１２  ノイズ低減部、１２ａ，１２ｂ  乗算器、１２ｃ  加算器、１２ｄ  ラインメモリ、１４，１６  加算器、２０  レジスタ、２０  黒レベル検出部、２２  水平同期検出部、２４  垂直同期検出部、２６  加算器、２８  乗算アンプ、
３０  第１レジスタ、３２  加算器、３４  加算器、３６  乗算アンプ、３８  加算器、４０  第２レジスタ、４２  加算器、１００，２００  デジタルクランプ回路。
【図１】
2007174454.tif 000003
【図２】
2007174454.tif 000004
【図３】
2007174454.tif 000005
【図４】
2007174454.tif 000006
【図５】
2007174454.tif 000007
【図６】
2007174454.tif 000008
【図７】
2007174454.tif 000009