(57)【要約】      （修正有）【課題】  円滑で速い応答の出力電圧を生ずるリニア電圧調整器の特徴と高効率のスイッチング型電圧調整器の特徴とを兼ね備えた電圧調整器を提供する。【解決手段】  パルス周波数変調（ＰＦＭ）電圧調整器は、パルス制御回路で制御した第１のトランジスタおよびリニア電圧調整器回路で制御した第２のトランジスタを用いて未調整入力電圧を調整ずみ出力電圧に変換する。リニア電圧調整器回路は、調整ずみ出力電圧が所定の最小目標電圧レベルまで降下したとき第２のトランジスタを制御して、調整ずみ出力電圧をその最小目標電圧レベルに維持する。パルス制御回路は第２のトランジスタを流れる電流を検出し、その電流に応答して、第１のトランジスタを完全オン状態に保つ所定の持続時間のパルスを発生し、調整ずみ出力電圧を最大目標電圧レベルにリフレッシュする。上記パルス信号が終わると、調整ずみ出力電圧が上記所定最小目標電圧レベルに向かって降下する。【選択図】図１
2007174893.tif 000002
【特許請求の範囲】
【請求項１】
入力ノードで受けた未調整入力電圧を出力ノードへの供給のための調整ずみ出力電圧に変換する電圧調整器回路であって、
前記入力ノードに結合した第１の端子を有する第１のトランジスタと、
前記第１のトランジスタの第２の端子と前記出力ノードとの間に結合したインダクタと、
前記第１のトランジスタおよび前記インダクタと並列に前記入力ノードと前記出力ノードとの間に結合したリニア電圧調整器回路と、
前記リニア電圧調整器回路を通じて流れる電流を検出するとともに、予め定めた持続時間を有するパルス信号を前記検出した電流に応答して前記第１のトランジスタのゲート端子に供給するパルス制御回路と
を含む電圧調整器回路。
【請求項２】
前記リニア電圧調整器回路が、
前記入力ノードに結合した第１の端子と前記出力ノードに結合した第２の端子とゲート端子とを有する第２のトランジスタと、
リニア基準電圧と饋還信号とを比較するとともに、これらリニア基準電圧および饋還信号の間の差に比例した電圧レベルのリニア制御信号を生ずるリニア制御回路と
を含み、前記リニア制御信号を前記第２のトランジスタの前記ゲート端子に供給し、前記第２のトランジスタのコンダクタンスを、その第２のトランジスタを流れる電流が前記リニア制御信号に比例するように前記リニア制御信号に応じて制御する請求項１記載の電圧調整器回路。
【請求項３】
前記第２のトランジスタが前記リニア制御信号に応答して飽和状態で動作する寸法を備えるＰＭＯＳトランジスタを含む請求項２記載の電圧調整器回路。
【請求項４】
前記パルス制御回路が、
前記リニア電圧調整器を流れる電流が所定の最小電流を超えたときパルス制御信号を生ずる電流検出回路と、
前記パルス制御信号に応答して前記パルス信号を生ずるパルス発生回路と
を含む請求項１記載の電圧調整器回路。
【請求項５】
前記電流検出回路が、
前記リニア電圧調整器を流れる電流に応答して電流検出信号を生ずる検出器と、
前記電流検出信号を所定の基準信号と比較するとともに、前記電流検出信号が前記基準信号よりも大きいとき前記パルス制御信号を生ずる比較器と
を含む請求項４記載の電圧調整器回路。
【請求項６】
前記電流検出回路が、前記入力ノードに接続した第１の端子と前記出力ノードに接続した第２の端子と前記リニア電圧調整器に接続したゲート端子とを有する第３のトランジスタをさらに含み、前記検出器を前記第３のトランジスタの前記第１の端子に結合した請求項５記載の電圧調整器回路。
【請求項７】
前記パルス発生回路がワンショット回路を含む請求項５記載の電圧調整器回路。
【請求項８】
前記第１のトランジスタが電界効果トランジスタを含み、前記パルス制御回路が、前記所定の持続時間に前記パルス信号に応答して前記第１のトランジスタを切り換えるように十分なレベルの前記パルス信号を生ずる手段を含む請求項１記載の電圧調整器回路。
【請求項９】
前記電界効果トランジスタがＰＭＯＳトランジスタを含む請求項８記載の電圧調整器回路。
【請求項１０】
前記出力ノードと接地端子との間に接続したダイオードをさらに含む請求項１記載の電圧調整器回路。
【請求項１１】
前記出力ノードと接地端子との間に接続したキャパシタをさらに含む請求項１記載の電圧調整器回路。
【請求項１２】
パルス幅変調を受けた制御信号を生ずる手段と、前記ＰＷＭ制御信号および前記パルス信号の一方を負荷条件に応答して前記第１のトランジスタの前記ゲート端子に供給する手段とをさらに含む請求項１記載の電圧調整器回路。
【請求項１３】
入力ノードで受けた未調整入力電圧を出力ノードへの供給のための調整ずみ出力電圧、すなわち所定の最小目標電圧レベルに維持される調整ずみ出力電圧に変換する電圧調整器回路であって、
前記入力ノードに結合した第１の端子を有する第１のトランジスタと、
前記第１のトランジスタの第２の端子と前記出力ノードとの間に接続したインダクタと、
前記入力ノードに結合した第１の端子と前記出力ノードに接続した第２の端子とを有する第２のトランジスタと、
前記第２のトランジスタを、前記調整ずみ出力電圧が前記所定の最小目標電圧レベル以下のとき前記入力ノードと前記出力ノードとの間に第１の電流を流すように制御するリニア制御手段と、
前記リニア制御手段により前記第２のトランジスタを前記第１の電流が流れたとき前記入力ノードと前記インダクタとの間を第２の電流が流れるように前記第１のトランジスタを制御するパルス制御手段と
を含む電圧調整器回路。
【請求項１４】
前記パルス制御手段が、
前記第２のトランジスタを流れる前記第１の電流が所定の最小電流を超えたときパルス制御信号を生ずる電流検出手段と、
前記パルス制御信号に応答してパルス信号を生ずるパルス発生手段と
をさらに含み、前記第１のトランジスタの前記ゲート端子に結合されている請求項１３記載の電圧調整器回路。
【請求項１５】
前記電流検出回路が、
前記第２のトランジスタを流れる電流に応答して電流検出信号を生ずる検出器と、
前記電流検出信号が所定の基準信号よりも大きいとき前記パルス制御信号を生ずる手段と
を含む請求項１４記載の電圧調整器回路。
【請求項１６】
前記電流検出回路が、前記入力ノードに接続した第１の端子と前記出力ノードに接続した第２の端子と前記第２のトランジスタのゲート端子に接続したゲート端子とを有する第３のトランジスタをさらに含み、前記検出器を前記第３のトランジスタの前記第１の端子に結合した請求項１５記載の電圧調整器回路。
【請求項１７】
前記第１，第２および第３のトランジスタがＰＭＯＳトランジスタを含む請求項１６記載の電圧調整器回路。
【請求項１８】
パルス幅変調を受けた制御信号を生ずる手段と、前記ＰＷＭ制御信号および前記パルス信号の一方を負荷条件に応答して前記第１のトランジスタの前記ゲート端子に選択的に供給する手段と
をさらに含む請求項１４記載の電圧調整器回路。
【請求項１９】
前記出力ノードと接地端子との間に接続したキャパシタをさらに含む請求項１３記載の電圧調整器回路。
【請求項２０】
入力ノードで受けた未調整入力電圧を出力ノードへの供給のための調整ずみ出力電圧、すなわち所定の最小目標電圧レベルに維持される調整ずみ出力電圧に変換する電圧調整器回路であって、
前記入力ノードと前記出力ノードとの間に結合したインダクタと、
前記インダクタと並列に配置され前記調整ずみの出力電圧が前記所定の最小目標電圧レベル以下のときだけ前記入力ノードと前記出力ノードとの間に第１の電流を選択的に生じさせるリニア電圧調整器手段と、
前記リニア電圧調整器手段が前記第１の電流を生じたとき予め定めた持続時間にわたり前記入力ノードと前記インダクタとの間に第２の電流を生じさせる手段と
を含む電圧調整器回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は電圧調整器に関し、より詳しくいうと、パルス周波数変調（ＰＦＭ）スイッチング型電圧調整器に関する。
【背景技術】
【０００２】
スイッチング型電圧調整器およびリニア電圧調整器は、電池電圧などの未調整電圧を所望の値の調整ずみ直流電圧に変換する周知のタイプの電圧調整器である。
【０００３】
低ドロップアウト（ＬＤＯ）電圧調整器とも呼ばれるリニア電圧調整器は、未安定化電源と出力端子との間に接続したリニアスイッチ（トランジスタ）と制御回路とを備える。制御回路は出力端子に得られた調整ずみの直流出力電圧を饋還信号によりモニタし、リニアスイッチのゲート電圧を、そのスイッチのコンダクタンスが所望の直流出力電圧レベルを生ずるように調節する形で制御する。
【０００４】
スイッチング型電圧調整器は、未安定化電圧源と出力端子との間に直列に接続したスイッチ（トランジスタ）およびインダクタと、フィルタキャパシタと、発振器利用の制御回路とを備える。その発振器利用の制御回路は、未安定化電圧を短いパルスの形でインダクタに送るように、スイッチのゲート電極に時間的に変動する制御信号を供給する。それらのパルスがインダクタに電磁界の形でエネルギーを蓄積させ、それによって安定化ずみの直流出力電圧を生ずる。フィルタキャパシタはパルス相互間で直流出力電圧を平滑化し維持するように作用する。安定化ずみの直流出力電圧値は発振器利用の制御回路に饋還され、この制御回路が饋還電圧を基準電圧と比較し、その発振器出力を、スイッチのデューティサイクルが所望の調整ずみＤＣ出力電圧を生ずるように制御する。
【０００５】
スイッチング型電圧調整器は、概括的に、発振器制御のタイプにより、パルス幅変調（ＰＷＭ）電圧調整器またはパルス周波数変調（ＰＦＭ）電圧変調器に分類される。ＰＷＭ電圧調整器は、一定繰返し周波数で可変パルス幅を有するパルス列を生ずる発振器利用の制御回路を備える。一方、ＰＦＭ電圧調整器は、一定パルス幅で可変繰返し周波数を有する発振器利用の制御回路を備える。いずれの場合も、トランジスタのデューティサイクルを、饋還電圧により、調整ずみ出力電圧が所望の電圧値レベルを維持するように制御する。スイッチング型電圧調整器のもう一つの分け方は、未調整電圧を昇圧する変換（ブースト構成、またはステップアップ構成）、未調整電圧を降圧する変換（バック構成、またはステップダウン構成）、または未調整電圧を逆変換するインバータ（バック−ブースト構成、または逆変換構成）に分ける分け方である。
【０００６】
スイッチング型電圧調整器はリニア電圧調整器よりも効率が高いと一般に考えられているが、動作中の雑音は通常多い。リニア電圧調整器は部分的に常時オン（導通）状態にあるのでごく円滑な出力電圧を生ずるが、リニアスイッチ両端の電圧差が大きいので消費電力が大きい。これと対照的に、スイッチング型電圧調整器のスイッチトランジスタは完全オン状態かオフ状態かのいずれかになる。スイッチング型電圧調整器が完全にオンの状態にあるとき、すなわち飽和状態または飽和状態近傍にあるときは、スイッチングトランジスタは効率の高いスイッチを構成し、スイッチにおける無駄な消費電力は最小になる。しかし、負荷が急激に増大した場合は、その電流増加に瞬時に応答して調整できるリニア電圧調整器と異なり、スイッチング型電圧調整器は遅延を生ずる。すなわち、上記インダクタを流れる電流は瞬時に変わることができないからである。また、スイッチング型電圧調整器の周囲の制御系は、インダクタに正しく電流を供給するためのデューティサイクルの調整にリニア電圧調整器よりも長い時間を要する。
【０００７】
【特許文献１】ＵＳＰ  ５  ５２８  １３２
【特許文献２】ＵＳＰ  ５  ５９２  ０７２
【特許文献３】ＵＳＰ  ６  ２３９  ５０９
【特許文献４】ＵＳＰ  ６  ９７２  ５４８
【特許文献５】ＵＳＰ  ７  ０７１  ６６５
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、必要とされているのは、リニア電圧調整器の円滑で速い応答の出力電圧とスイッチング型電圧調整器の高効率とを兼ね備えた電圧調整器である。
【課題を解決するための手段】
【０００９】
この発明は、予め定めた最小目標電圧レベルまで調整ずみ出力電圧が低下したときだけ活性化されるリニア電圧調整回路と、そのリニア電圧調整回路の活性状態を検出するパルス制御回路とを利用し、調整ずみ出力電圧が上記最小目標電圧に達した度ごとにその調整ずみ出力電圧を予め定めた最大目標電圧レベルにリフレッシュする電圧調整器を対象とする。調整ずみ出力電圧が上記最小目標電圧レベルに達したときだけリニア電圧調整器を出力電流が流れられるようにするとともに、調整ずみ出力電圧が上記パルス制御回路によって昇圧される度ごとにリニア電圧調整器出力電流を自然に解消するようにそのリニア電圧調整器を構成することによって、この発明の電圧調整回路は慣用のリニア電圧調整器の高速動作特性と、スイッチング型電圧調整器の高効率特性とを首尾よく組み合わせている。
【００１０】
この発明の一つの実施例によると、この電圧調整器回路は、未調整入力電圧と調整ずみの出力電圧との間にインダクタと直列に接続されてパルス制御回路に制御される第１のトランジスタと、前記第１のトランジスタおよびインダクタと並列に接続した第２のトランジスタを含むリニア電圧調整器とを備える。上記リニア電圧調整器回路は、常時オン状態のリニア制御電圧を発生するが上記調整ずみ出力電圧が予め定めた最小目標電圧まで低下する度ごとに第２のトランジスタの出力を調整するように作用するリニア制御回路を併せ備える。上記リニア制御電圧は、上記のパルス制御回路による第１のトランジスタの活性化まで調整ずみの出力電圧を上記予め定めた最小目標電圧値に維持するのに十分な電流を生ずるように第２のトランジスタを制御する。また、上記パルス制御回路は第２のトランジスタを流れる電流を検出するセンサを備え、検出電流に応答してパルス信号を第１のトランジスタに供給する。このパルス信号は第１のトランジスタを予め定めた持続時間（期間）にわたり完全にオン状態に保ち、インダクタ電流を漸増させ、それによって調整ずみ出力電圧を上げる。この電圧上昇の大きさは、入力電圧と出力電圧との差（ＶＩＮ−ＶＯＵＴ）、上記インダクタのインダクタンス、第１のスイッチのオン状態持続時間、およびインダクタ電流の大きさに比例する。上記予め定めた持続時間の終わりにパルス信号の印加を止めて第１のトランジスタをオフ状態にする。したがって、キャパシタに蓄積された出力電圧は、かけられた負荷に応答して低下し始める。この出力電圧の低下が上記予め定めた最小目標電圧レベルに達すると、上述の動作が繰り返される。このようにして、第２のトランジスタ経由で負荷に電流が流れる時間が比較的短いので、電圧調整回路の効率が従来のリニア電圧調整器に比べて著しく高くなり、リニア電圧調整器に伴う高損失を回避し、「純」スイッチング型電圧調整器に近い効率を達成する。すなわち、リニア電圧調整器回路が第１のトランジスタ経由で負荷電流を導通させる時間は、第２のトランジスタ経由の電流の検出とパルス信号の発生およびそれに続く第１のトランジスタの活性化との間の遅延時間、すなわちとくに負荷への電流が比較的小さい動作時間を占める遅延時間だけである。また、この電圧調整器回路は「純」スイッチング型電圧調整器に伴う雑音問題を回避する。すなわち、リニア電圧調整器回路は、第２のトランジスタを流れる電流の検出と、パルス信号のアサーションおよびそれに続く第１のトランジスタの活性化との間の遅延期間に所要の負荷電流を生ずるからである。
【発明の効果】
【００１１】
応答特性および効率のともに優れた電圧調整器が得られる。
【発明を実施するための最良の形態】
【００１２】
この明細書で用いる用語「結合した」、「接続した」、「スイッチした」を次に定義する。「接続した」という用語は、二つの回路素子を、例えば、通常の集積回路製造技術により形成した金属線により直接に接続するという意味で用いる。これに対して、「結合した」という用語は、二つの回路素子の間の接続が直接接続の場合も間接接続でもあり得るという意味で用いる。例えば、二つの互いに結合した回路素子は、金属線で直接に互いに接続されている場合もあり、介在回路素子（例えば、キャパシタ、抵抗器、インダクタまたはトランジスタなど）により間接的に接続されている場合もある。「スイッチした」という用語は、ゲート・ソース間電圧（Ｖｇｓ）が大きく低抵抗値で表すことができるトランジスタを表すのに用いる。
【００１３】
図１は入力ノード１０１からの未調整入力電圧ＶＩＮを出力ノード１０３への調整ずみ出力電圧ＶＯＵＴに変換する電圧調整器回路１００を示す概略図である。電圧調整器回路は電圧制御回路１１０と、リニア電圧調整器回路１２０と、パルス周波数変調（ＰＦＭ）制御回路１３０（この明細書ではパルス制御回路ともいう）とを通常備える。一つの実施例では、電圧調整器回路１００は、かけられた負荷（抵抗器ＲＬＯＡＤで表示）または負饋還回路１４０（饋還抵抗器Ｒ１およびＲ２で表示）とは別の構成部分（すなわち、半導体チップ上に形成したもの）になっている。この電圧調整器回路の半導体チップを中に含むパッケージ上に設けたピンなどの端子に入力ノード１０１，出力ノード１０３，接地ノード１０５，およびオプションの饋還ノード１０７を接続する。他の実施例では、電圧調整器回路１００を、負荷回路および饋還回路とともに単一のチップ上に形成したより大きいデバイス（例えば、マイクロプロセッサなど）に組み入れることもでき、その場合は入力ノード１０１および出力ノード１０３はデバイス内部のノードになる。以下の説明は集積回路デバイスの上述の広狭二つの場合の両方に適合することを意図するものである。
【００１４】
電圧制御回路１１０は（第１の）トランジスタ（例えばＦＥＴ）１１１と、インダクタ１１３と、ショットキーダイオード（またはスイッチ）１１７と、キャパシタ１１７とを含み、これら回路素子は慣用のＰＦＭスイッチング型電圧調整器と同様に機能するように（すなわち、入力ノード１０１とインダクタ１１３との間に所定の持続時間の周期的電流を生じさせるように）ＰＦＭ制御回路１３０と連携して動作する。スイッチ１１１およびインダクタ１１３をノード１１２経由で入力ノード１０１と出力ノード１０３との間に直列に接続し、トランジスタ１１１のゲート端子をＰＦＭ制御回路１３０からのパルス信号ＶＰＦＭを後述のとおり受けるように接続する。スイッチ１１１の大きさとパルス信号の発生電圧レベルは、パルス信号ＶＰＦＭのゲート（制御）端子への印加時にはトランジスタ１１１がスイッチされ、それによってトランジスタ１１１がパルス信号ＶＰＦＭアサートの期間中（持続時間にわたり）未調整入力電圧ＶＩＮをノード１１２に導くように設定してある。したがって、インダクタ１１３の両端子間に電圧差ＶＩＮ−ＶＯＵＴが生じ、インダクタ電流の漸増により出力ピン１０３の電圧がそれに伴って増加する。出力ノード１０３と接地ノード１０５との間に接続したキャパシタ１１９は、パルス信号ＶＰＦＭ印加時にインダクタ１１３がもたらす電荷を蓄積するように作用する。
【００１５】
リニア電圧調整器１２０は、慣用のリニア電圧調整器と同様に出力ノード１０３を所定の最小目標電圧レベルに維持するように機能するが、リニアシステム関連技術で周知のとおり、調整ずみの出力電圧ＶＯＵＴが予め定めた最小目標電圧レベル以下の時だけ入力ノード１０１と出力ノード１０３との間に出力電流ＩＬＤＯを流す。リニア電圧調整器回路１２０は、入力ノード１０１および出力ノード１０３にそれぞれ接続した（すなわち、トランジスタ１１１およびインダクタ１１３が形成する電流経路と並列に接続した）第１および第２の端子を有する出力（第２の）トランジスタ１２１と、リニア基準電圧ＶＲＥＦと饋還信号ＶＦＢとを比較してリニア基準電圧と饋還信号ＶＦＢとの差に比例する電圧レベルのリニア制御信号ＶＬＤＯを生ずるリニア（ＬＤＯ）制御回路１２３とを備える。上記リニア基準電圧ＶＲＥＦと饋還電圧ＶＲＥＦとの発生はほぼ慣用の方法による。しかし、この発明の一つの側面によると、トランジスタ１２１の構成、並びにリニア制御信号ＶＬＤＯ、リニア基準電圧信号ＶＲＥＦ、および饋還電圧ＶＦＢの発生は、調整ずみ出力電圧ＶＯＵＴが所定の最小目標電圧レベル以下の時だけトランジスタ１２１が電流ＩＬＤＯを流すように行う。すなわち、出力電圧ＶＯＵＴが所定の最小目標電圧レベルよりも高い間は、リニア電圧調整器回路１２０がトランジスタ１２１を非導通状態に留めるように制御する。逆に、出力電圧ＶＯＵＴが所定の最小目標電圧レベル以下である間は、リニア電圧調整器回路１２０が、入力ノード１０１と出力ノード１０３との間でトランジスタ１２１経由で電流ＩＬＤＯが流れるように制御を行う（すなわち、トランジスタ１２１をオン状態にする電圧レベルのリニア制御信号を発生する）。電圧調整器回路１２０の活性化時（制御動作中）にトランジスタ１２１経由で出力ノード１０３に流れる電流ＩＬＤＯの大きさは負荷電流とインダクタ１１３中の残留電流との間の差に等しい。
【００１６】
この発明のもう一つの側面によると、ＰＦＭ制御回路１３０はリニア電圧調整器回路１２０の中の電流の流れを検出し（すなわち、リニア電圧調整回路１３０を通じて流れる電流ＩＬＤＯが零でないとき）、リニア電圧調整器回路１２０の活性状態時にパルス信号ＶＰＦＭを発生するように作用する。一つの実施例では、ＰＦＭ制御回路１３０は電流検出回路１３２，すなわち電流ＩＬＤＯ（トランジスタ１２１を流れる電流）を検出しその電流ＩＬＤＯを所定の最小基準電流ＩＲＥＦと比較しＩＬＤＯがＩＲＥＦよりも大きいときパルス制御信号ＶＰＣを生ずる電流検出回路１３２を備える。なお、一つの実施例では最小基準電流ＩＲＥＦはほぼ零アンペアとする（すなわち、電流が検出されればその値に関係なくパルス制御信号ＶＰＣの発生をトリガする）。このパルス制御信号ＶＰＣをパルス発生器１３７に供給し、この発生器１３７はパルス制御信号ＶＰＣに応答して所定の持続時間にわたりパルス信号ＶＰＦＭを生ずる。上述のとおり、パルス信号ＶＰＦＭはトランジスタ１１１のゲート端子に加えられ、予め定めた固定期間にわたりトランジスタ１１１を完全にオン状態にし、内部ノード１１２の電圧をほぼ未調整入力電圧ＶＩＮまで上昇させる。
【００１７】
図２（Ａ）乃至図２（Ｄ）は電圧調整器１００の動作中に生ずる信号のタイミング図である。図２（Ａ）は負荷に応答して出力ノードに生ずる調整ずみ出力電圧を例示する。図２（Ｂ）、２（Ｃ）および２（Ｄ）は、図２（Ａ）の調整ずみ出力電圧と関連づけられて生ずるトランジスタ１２１を流れる電流ＩＬＤＯ、パルス制御信号ＶＰＣおよびパルス信号ＶＰＦＭをそれぞれ示す。これらの図において、時点ｔ０とｔ６との間の期間は比較的軽い負荷に応答した電圧調整器１００の動作を示し、時点ｔ７とｔ１２との間の期間は比較的重い負荷に応答した電圧調整器１００の動作を示す。
【００１８】
図２（Ａ）の左側部分を参照すると、出力ノード１０３で生じキャパシタ１１９（図１）に蓄積され時点ｔ０およびｔ１の間の期間に比較的軽い負荷により漸減する電荷は、調整ずみ電圧ＶＯＵＴを所定最小目標電圧ＶＴ−ＭＩＮに向けて漸減させる。上述のとおり、調整ずみ出力電圧ＶＯＵＴが所定最小目標電圧ＶＴ−ＭＩＮになると（例えば、図２（Ａ）における時点ｔ１）、饋還電圧ＶＦＢがリニア基準電圧信号ＶＲＥＦよりも低くなり、ＬＤＯ制御回路１２３がトランジスタ１２１経由で電流ＩＬＤＯを流すようにする（図２（Ｂ）に示す）。そのために、最小目標電圧ＶＴ−ＭＩＮにおける調整ずみ出力電圧ＶＯＵＴの低下が最小の雑音成分の発生で中断される。慣用のリニア電圧調整器に用いられている手法により、リニア制御信号ＶＬＤＯの電圧を、トランジスタ１２１経由の電流ＩＬＤＯが負荷への電流と等しくなり出力ノード１０３の電圧を最小目標電圧ＶＴ−ＭＩＮ以下にしないような電圧とする。電流ＩＬＤＯは所定の最小電流ＩＲＥＦ以上の値になるので（図２（Ｂ）において時点ｔ１よりも少し後）、電流検出回路１３２はパルス信号ＶＰＣを生ずる（図２（Ｃ）において時点ｔ１のすぐ後）。短いスイッチング遅延の後（図２（Ｄ）における「ＤＥＬＡＹ」）、パルス制御信号ＶＰＣのアサーションに応答してパルス発生器１３７がパルス信号ＶＰＦＭ（図２（Ｄ）の中の時点ｔ２）を生じ、それによってトランジスタ１１１をオン状態にする。なお、図２（Ｄ）における上記遅延の期間の長さは説明のために任意に選んである。上述のとおり、入力電圧ＶＩＮに対するトランジスタ１１１の応答動作はインダクタ１１３を流れる電流の増加に変換されて出力ノード１０３をプルアップし、調整ずみ出力電圧ＶＯＵＴを最小目標電圧ＶＴ−ＭＩＮよりも高くする（図２（Ａ）における時点ｔ２）。出力電圧ＶＯＵＴが最小目標電圧ＶＴ−ＭＩＮよりも高くなったことをＬＤＯ制御回路１２３で検出し、このＬＤＯ制御回路１２３は、リニア制御のもとでＩＬＤＯを所定の最小電流ＩＲＥＦ以下の値まで低下させる（図２（Ｂ）において時点ｔ２よりも少し後）。比較器が上記最小閾値以上であることを検出した時点（図２（Ｃ）において時点ｔ２のすぐ後）でパルス制御信号ＶＰＣのアサーションがトリガされる。図２（Ｄ）を参照すると、所定の期間Ｄにわたってパルス信号ＶＰＦＭはアサート状態に保たれ、それによって調整ずみ出力電圧ＶＯＵＴを最大目標電圧レベルＶＴ−ＭＡＸに維持する。時点ｔ３においてパルス信号ＶＰＦＭのアサートを解除し、調整ずみ出力電圧ＶＯＵＴはその最大レベルから低下し始める。
【００１９】
慣用のＰＦＭスイッチング型電圧調整の場合と同様に、パルス幅固定のパルス信号ＶＰＦＭの発生周波数は負荷で決まる。上述の例では、負荷が比較的低い場合は調整ずみ出力電圧ＶＯＵＴは時点ｔ４（図２（Ａ））で最小目標電圧ＶＴ−ＭＩＮまで低下し、電流ＩＬＤＯがトランジスタ１２１を再び流れるようにし（図２（Ｂ）の時点ｔ４）、その結果パルス制御信号ＶＰＣを再びアサートし（図２（Ｃ）の時点ｔ４のすぐ後）、またパルス制御信号ＶＰＣを再アサートする（図２（Ｄ）の時点ｔ５）。すなわち、比較的軽い負荷の場合は、パルス信号ＶＰＦＭを比較的低い周波数ｆ１でアサートする（図２（Ｄ））。これに対して、図２（Ａ）−２（Ｄ）の右側部分に示すとおり、負荷が比較的重い場合は調整ずみ出力電圧ＶＯＵＴは比較的速い速度で（例えば、図２（Ａ）における時点ｔ７とｔ８との間、および時点ｔ１０とｔ１１との間で）最小目標電圧値まで低下し、トランジスタ１２１（図２（Ｂ））経由の電流ＩＬＤＯを生じさせるとともにパルス制御信号ＶＰＣ（図２（Ｃ））を上述のとおり生じさせ、パルス信号ＶＰＦＭの周波数ｆ２（図２（Ｄ）に示すとおり時点ｔ９と時点ｔ１２との間の間隔で測定）を比較的高い値にする。なお、上記重い負荷のために調整ずみ出力電圧ＶＯＵＴの低下速度が上がるとともに、トランジスタ１２１経由の電流ＩＬＤＯが比較的大きくなる。リニア電圧調整器回路１２０は慣用のリニア電圧調整器手法を用いて負荷需要を満たすように電流ＩＬＤＯを調節する。
【００２０】
上の例で示したとおり、電圧調整器１００は、リニア電圧調整器１２０を負荷電流の流れる時間が比較的短く、リニア電圧調整器につきものの損失を最小に抑えるので、効率を著しく高めることができ、「純」スイッチング型電圧調整器の場合の効率に近づけることができる。すなわち、リニア電圧調整器回路１２０がトランジスタ１２１を通じて負荷電流を流すのは、電流ＩＬＤＯの検出とパルス信号ＶＰＦＭのアサーションおよびそれに伴うトランジスタ１１１の活性化との間の遅延時間だけであり、図２（Ａ）に示すとおり、とくに負荷が軽い場合は動作時間全体の比較的短い時間だけである。
【００２１】
また、上の例に示したとおり、電圧調整器回路１００は「純」スイッチング型電圧調整器に伴う低電圧動作時の雑音の問題を回避することができる。すなわち、リニア電圧調整器回路１２０は上記遅延時間の間だけ所要の負荷電流を供給するからである。
【００２２】
図３はこの発明の実施例の電圧調整器２００の概略図である。この図において電圧調整器１００と同様の構成部分は同様の参照数字で示してある（例えば、電圧調整器１００のトランジスタ１２１は電圧調整器２００ではＰＭＯＳトランジスタ２２１で表示してある）。
【００２３】
電圧調整器２００の電圧制御部分はショットキーダイオード１１７の代わりにＰＭＯＳトランジスタおよび整流回路２１７を用いたことを特徴とする。ＰＭＯＳトランジスタはオン抵抗が小さいので好ましい。整流回路２１７は同期動作をイネーブルするためのものである。すなわち、電圧調整器１００が非同期構成であるのに対して、この実施例では、周知の手法により整流回路２１７の中にＮＭＯＳトランジスタ（図示してない）を設け、そのＮＭＯＳトランジスタをＰＦＭ制御回路２３０からのオプションの同期動作制御信号ＶＳＹＮＣＨにより制御して同期構成としている。動作期間中には、ワンショット回路およびＰＦＭ制御回路２３０のタイムアウト期間がＰＭＯＳトランジスタ２１１をオフ状態にした後、ショットキーダイオード１１７を流れる電流の代わりに、既知の手法によりＰＦＭ制御回路２３０の活性化した上記ＮＭＯＳトランジスタを流れる電流が生ずる。
【００２４】
リニア電圧調整器２２０はＰＭＯＳトランジスタ２２１を用いたことも併せて特徴としており、上述の手法によるリニア制御信号ＶＬＤＯの発生に比較器２２３を用いている。
【００２５】
ＰＦＭ制御信号２３０は、上述のとおり動作する電流検出回路２３２およびパルス発生器２３７を含む。電流検出回路２３２は抵抗性電流検出器２３３と、電流比較器２３４と、（第３の）ＰＭＯＳトランジスタ２３５とを備える。ＰＭＯＳトランジスタ２３５は入力ノード２０１および出力オード２０３の間にＰＭＯＳトランジスタ２２１と並列に接続しリニア制御信号ＶＬＤＯで制御する。抵抗性電流検出器２３３はリニア制御信号ＶＬＤＯ発生時に電流検出信号ＶＩ−ＬＤＯを発生し、ＰＭＯＳトランジスタ２２１および２３５を通る電流ＩＬＤＯを生ずる。比較器２３４は電流検出信号ＶＩ−ＬＤＯと所定の基準信号ＶＩ−ＲＥＦとを比較して前者が後者よりも大きいときパルス制御信号ＶＰＣを生ずる。このパルス制御信号ＶＰＣをパルス発生器２３７の中のワンショット回路２３８に印加し、このワンショット回路２３８はパルス制御回路ＶＰＣに応答して予め定めた時間にわたりパルス信号ＶＰＦＭを生ずる。
【００２６】
上述の実施例は非同期動作構成であるが、もう一つの実施例は、ＰＦＭ制御回路２３０による制御を受けるＮＭＯＳトランジスタ（図示してない）を含む整流回路２１７を周知の手法のとおり用いて、同期動作構成とする。ワンショット回路およびＰＦＭ制御回路２３０のタイムアウト期間がＰＭＯＳトランジスタ２１１をオフ状態にした後、ショットキーダイオード１１７を流れる電流の代わりに、既知の手法によりＰＦＭ制御回路２３０の活性化した上記ＮＭＯＳトランジスタを流れる電流が生ずる。
【００２７】
図４はこの発明のもう一つの実施例の電圧調整器３００の概略図である。この図において、電圧調整器２００の構成部分と同様の構成部分は同じ参照数字で示してある。電圧調整器３００は、パルス幅変調（ＰＷＭ）制御回路３６０およびパルス信号選択回路３７０を含む点において電圧調整器２００と異なっている。ＰＷＭ制御回路３６０は周知の手法によりパルス幅変調を受けた制御信号ＶＰＦＭを生じ、パルス信号選択回路３７０は接続負荷の電流需要（「接続負荷条件」）を定め、その接続負荷条件に応答してトランジスタ２１１のゲート端子に上記ＰＷＭ制御信号ＶＰＷＭおよび上記パルス信号ＶＰＦＭのいずれかを選択的に送る。一つの実施例では、パルス信号選択回路３７０は電流負荷が１００ｍＡ以下の時パルス信号ＶＰＦＭをトランジスタ２１１に送り、電流負荷が１００ｍＡ以上の時はＰＷＭ制御信号ＶＰＷＭをトランジスタ２１１に送る。
【００２８】
特定の実施例についてこの発明を上に述べてきたが、この発明の特徴的構成が上記以外の実施例にも適用できること、それら実施例もこの発明の範囲内に含めることを意図するものであることは当業者には明らかであろう。
【産業上の利用可能性】
【００２９】
電池駆動式機器などの電源回路の高機能化に利用できる。
【図面の簡単な説明】
【００３０】
【図１】この発明の一つの実施例による一般化した電圧調整器回路の概略図。
【図２】（Ａ）乃至（Ｄ）は図１の電圧調整器回路の動作中に生ずる信号のタイミングを示す図。
【図３】この発明のもう一つの実施例による電圧調整器の概略図。
【図４】この発明のさらにもう一つの実施例による電圧調整器の概略図。
【符号の説明】
【００３１】
１００    電圧調整器回路
１１０    電圧制御回路
１２０    リニア電圧制御回路
１３０    パルス周波数変調（ＰＦＭ）制御回路
１４０    負饋還回路
１１１    ＦＥＴ
１１３    インダクタ
１１７    ショットキーダイオード
１１９    キャパシタ
１２１    ＦＥＴ
１２３    リニア制御回路
１３２    電流検出回路
１３７    パルス発生器
【図１】
2007174893.tif 000003
【図２】
2007174893.tif 000004
【図３】
2007174893.tif 000005
【図４】
2007174893.tif 000006