(57)【要約】【課題】出力電圧のダイナミックレンジの広いパワーアンプの電源に、電流モード制御方式ＤＣ−ＤＣコンバータを用い、安定動作させることができる。【解決手段】基準電圧Ｖｒｅｆと、出力電圧Ｖｏｕｔを分圧して、出力電圧Ｖｏｕｔに比例した電圧を出力する直列抵抗Ｒ１，Ｒ２と、基準電圧Ｖｒｅｆと出力電圧Ｖｏｕｔに比例した電圧の電圧差を増幅する誤差増幅回路１０とを備え、外部制御電圧ＶＰＡＢＩＡＳを直列抵抗Ｒ１，Ｒ２の分圧点に印加する回路において、外部制御電圧ＶＰＡＢＩＡＳに応じてスロープ補償電圧の傾斜を変化させるようにした。スロープ補償電圧は、傾斜が固定のスロープを生成する回路１６と、外部制御電圧ＶＰＡＢＩＡＳに応じて傾斜を変化させる補正スロープ補償電圧生成回路１７とを備えた。【選択図】図１
2007209103.tif 000002
【特許請求の範囲】
【請求項１】
外部制御電圧に応じて出力電圧を変更するため、スイッチング素子のオンによりインダクタ電流が増加し、それにより出力電圧が上昇して、ＰＷＭコンパレータの出力が該コンパレータに入力されている誤差増幅回路とスロープ補償電圧を生成する回路の出力で決まるある値に達したとき、前記ＰＷＭコンパレータが反転し、ＲＳフリップフロップ回路をリセットし、前記ＲＳフリップフロップ回路のローレベル出力により前記スイッチング素子をオフにする電流モード制御ＤＣ−ＤＣコンバータにおいて、
前記外部制御電圧に応じて、前記ＰＷＭコンパレータに入力されるスロープ補償電圧の傾斜を変化させる手段を設けたことを特徴とする電流モード制御ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１記載の電流モード制御ＤＣ−ＤＣコンバータにおいて、
基準電圧と、前記出力電圧を分圧して、前記出力電圧に比例した電圧を出力する直列抵抗と、前記基準電圧と前記出力電圧に比例した電圧の電圧差を増幅する誤差増幅回路とを備え、前記外部制御電圧は、抵抗を介して前記直列抵抗の前記分圧点に印加することを特徴とする電流モード制御ＤＣ−ＤＣコンバータ。
【請求項３】
請求項１記載の電流モード制御ＤＣ−ＤＣコンバータにおいて、
前記スロープ補償電圧を生成するため、傾斜が固定のスロープ補償電圧を生成する固定スロープ補償電圧生成回路と、前記外部制御電圧に応じて、前記固定のスロープ補償電圧の傾斜を変化させる補正スロープ補償電圧生成回路とを備えたことを特徴とする電流モード制御ＤＣ−ＤＣコンバータ。
【請求項４】
請求項３記載の電流モード制御ＤＣ−ＤＣコンバータにおいて、
前記補正スロープ補償電圧生成回路は、前記外部制御電圧に応じて、前記固定のスロープ補償電圧の傾斜を減少させ、前記外部制御電圧に応じて、前記出力電圧が低下した場合には、前記スロープ補償電圧の傾斜を緩くし、前記出力電圧が上昇した場合には、前記スロープ補償電圧の傾斜を急にするようにしたことを特徴とする電流モード制御ＤＣ−ＤＣコンバータ。
【請求項５】
請求項１から請求項４のいずれかに記載の電流モード制御ＤＣ−ＤＣコンバータにおいて、
前記入力電圧と前記出力電圧の間にスイッチング素子とインダクタの直列回路を備え、
前記補正スロープ補償電圧は、前記インダクタに流れる電流に比例した電圧に加算することを特徴とする電流モード制御ＤＣ−ＤＣコンバータ。
【請求項６】
請求項１から請求項５のいずれかに記載の電流モード制御ＤＣ−ＤＣコンバータにおいて、
前記固定スロープ補償電圧生成回路では、それぞれ前記スイッチング素子のゲートに接続されている第１のトランジスタがオンで第２のトランジスタがオフのとき、電流源に接続されたコンデンサを充電し、前記コンデンサに接続されている演算増幅回路のスロープ電圧を上昇させ、前記第１のトランジスタがオフで第２のトランジスタがオンのとき、前記コンデンサの電圧を低下させて、前記スロープ電圧を下降させることを特徴とする電流モード制御ＤＣ−ＤＣコンバータ。
【請求項７】
請求項１から請求項６のいずれかに記載の電流モード制御ＤＣ−ＤＣコンバータにおいて、
前記補正スロープ補償電圧生成回路では、外部制御電圧が入力される第２の演算増幅回路と、該第２の演算増幅回路の出力にゲートが接続されるトランジスタとが、電圧を電流信号に変換し、前記トランジスタに接続されている第１のカレントミラー回路で電流の向きを変更し、前記第１のカレントミラー回路に接続されている第２のカレントミラー回路を介して前記コンデンサの充電電流をバイパスさせることで、前記コンデンサの充電電流を少なくし、スロープ補償電圧の傾斜を緩くすることを特徴とする電流モード制御ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話などに用いる送信パワーアンプ用電源に関し、特に外部制御電圧に応じて出力電圧をダイナミックに変更可能な電流モード制御のＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
従来、オーディオパワーアンプや送信パワーアンプの効率を向上させる手段として、パワーアンプの出力レベルに合わせてパワーアンプの電源をダイナミックに変更し、常にパワーアンプの出力電圧より、一定のオフセット電圧分だけ高い電圧を出力するようにした方法が知られている。
【０００３】
例えば、特許第３４５９４７０号公報（特許文献１参照）には、オーディオパワーアンプ用の電源に関する技術が開示されており、また、特開２００４−２６０５０９号公報（特許文献２参照）には、オーディオパワーアンプ用の電源に関する技術が開示されている。これら両特許公報に開示されている電源は、いずれもＤＣ−ＤＣコンバータを用いたものであるが、いずれも電圧モード制御のＤＣ−ＤＣコンバータである。
【０００４】
ＤＣ−ＤＣコンバータを帰還方式で分けると、電圧モード制御と電流モード制御方式がある。電流モード制御方式のＤＣ−ＤＣコンバータは、ラインレギュレーションに優れ、位相補償が簡単であり、電流制限が容易に実現でき、並列に構成して大容量化するのに適するなど、多くの利点があるため、近年は多く用いられるようになってきている。
【０００５】
図３は、『トランジスタ技術２００４年４月号』２１３ページ（タイトル：「電流モードＤＣ−ＤＣコンバータの設計」の電流モード制御のＤＣ−ＤＣコンバータの基本回路（図２参照））（非特許文献１参照）に紹介されている回路図である。
以下、この回路の動作を説明する。クロック信号ＣＬＫの立ち上りでＲＳフリップフロップ回路（以下、ＲＳ−ＦＦと記す）２１はセットされ、出力Ｑ（ＰＷＭ信号）はハイレベルとなる。この信号は、ドライバ回路１６を介してＮＭＯＳトランジスタを用いたスイッチング素子Ｍ１のゲートに印加されるので、スイッチング素子Ｍ１はオンとなる。
【０００６】
スイッチング素子Ｍ１がオンすると、インダクタ電流ＩＬが増加し、ＰＷＭコンパレータ１１に入力されている補償器とスロープ補償回路１５の出力で決まる所定値に達すると、ＰＷＭコンパレータ１１は反転し、ＲＳ−ＦＦ２１をリセットする。その結果、ＲＳ−ＦＦ２１の出力Ｑはローレベルとなり、スイッチング素子Ｍ１をオフにする。
スイッチング素子Ｍ１がオフすると、整流ダイオードＤ１を介してインダクタＬ１に蓄えられたエネルギーが電流ＩＬとして継続して出力に供給される。
【０００７】
次のクロック信号ＣＬＫの立ち上りで、ＲＳ−ＦＦ２１は再びセットされ、上記動作を繰り返す。なお、誤差増幅回路１０は、抵抗ＲＦＢ１と抵抗ＲＦＢ２とで分圧された出力電圧Ｖｏｕｔと、基準電圧Ｖｒｅｆの差を増幅し、補償器を介してＰＷＭコンパレータ１１の非反転入力に印加している。また、スロープ補償回路１５は、ＰＷＭコンパレータ１１のオンデューティが５０％以上になった場合に起こるサブハーモニック発振を防止するものである。
【０００８】
【特許文献１】特許第３４５９４７０号公報
【特許文献２】特開２００４−２６０５０９号公報
【非特許文献１】『トランジスタ技術２００４年４月号』２１３ページ（タイトル：「電流モードＤＣ−ＤＣコンバータの設計」の図２の電流モード制御のＤＣ−ＤＣコンバータの基本回路）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前述のように、従来、電流モード制御のＤＣ−ＤＣコンバータを用いて、出力電圧がパワーアンプの出力に応じてダイナミックに変化する電源を作成しようとすると、スロープ補償回路の補正が全ての出力電圧に対応することができず、そのために電源回路の動作が不安定になる、という問題があった。
【００１０】
（目的）
本発明の目的は、上述のような問題点を考慮してなされたものであって、出力電圧のダイナミックレンジを広くしても、安定した動作が可能な電流モード制御ＤＣ−ＤＣコンバータを提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明の電流モード制御ＤＣ−ＤＣコンバータは、外部制御電圧に応じて、出力電圧を変更する電流モード制御ＤＣ−ＤＣコンバータにおいて、外部制御電圧に応じて、スロープ補償電圧の傾斜を変化させることにより、出力電圧の高低に応じて常に適正なスロープ補償電圧を生成することができ、電源回路の動作を安定させることができるものである（請求項１参照）。
【００１２】
また、本発明の電流モード制御ＤＣ−ＤＣコンバータは、基準電圧と出力電圧を分圧して、出力電圧に比例して電圧を出力する直列抵抗と、基準電圧と出力電圧に比例した電圧の電圧差を増幅する誤差増幅回路とを備え、外部制御信号を抵抗を介して前記直列抵抗の分圧点に印加することにより、出力電圧を制御する（請求項２参照）。
また、本発明の電流モード制御ＤＣ−ＤＣコンバータは、スロープ補償電圧を、傾斜が固定のスロープ補償電圧を生成する固定スロープ補償電圧生成回路と、外部制御電圧に応じて、固定のスロープ補償電圧の傾斜を変化させる補正スロープ補償電圧生成回路とを備え、両スロープ信号を合成して生成する（請求項３参照）。
【００１３】
また、本発明の電流モード制御ＤＣ−ＤＣコンバータは、前記補正スロープ補償電圧生成回路を、外部制御信号に応じて、前記固定のスロープ補償電圧の傾斜を減少させ、外部制御電圧に応じて、出力電圧が低下した場合には、スロープ補償電圧の傾斜を緩くし、出力電圧が上昇した場合には、スロープ補償電圧の傾斜を急にするようにした（請求項４参照）。
また、本発明の電流モード制御ＤＣ−ＤＣコンバータは、入力電圧と出力端子の間にスイッチング素子とインダクタの直列回路を備え、補正スロープ補償電圧を該インダクタに流れる電流に比例した電圧に加算することにより生成する（請求項５参照）。
【発明の効果】
【００１４】
本発明によれば、外部制御電圧によって出力電圧を変化する電流モードＤＣ−ＤＣコンバータにおいて、外部制御電圧に応じて、スロープ補償電圧の傾斜を制御するようにしたので、出力電圧を大きく変化させても、電流モードＤＣ−ＤＣコンバータの動作を安定させることが可能になった。その結果、出力電圧のダイナミックレンジの広いパワーアンプの電源に、電流モード制御方式のＤＣ−ＤＣコンバータを用いることができるようになった。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は、本発明の一実施例に係る電流モード制御ＤＣ−ＤＣコンバータの回路構成図である。
電流モード制御方式ＤＣ−ＤＣコンバータは、基準電圧Ｖｒｅｆ、出力電圧Ｖｏｕｔを検出する分圧抵抗Ｒ１とＲ２、誤差増幅回路１０、ＰＷＭコンパレータ１１、ＲＳフリップフロップ回路１２、ドライバ回路１３、スイッチング素子Ｍ１、同期整流素子Ｍ２、インダクタＬ１，コンデンサＣ１、電流検出回路１４、スロープ電圧生成回路１５、固定スロープ補償電圧生成回路１６、補正スロープ補償電圧生成回路１７から構成される。そして、電源端子Ｖｉｎと接地端子、出力端子Ｖｏｕｔ、および外部制御電圧入力端子ＰＡＢＩＡＳを備えている。
【００１６】
出力端子Ｖｏｕｔと接地間には、コンデンサＣ１と出力電圧検出用の直列抵抗Ｒ１およびＲ２が接続されている。直列抵抗Ｒ１とＲ２の交点は誤差増幅回路１０の反転入力に接続されると共に、抵抗Ｒ３を介して外部制御電圧入力端子ＰＡＢＩＡＳにも接続されている。
誤差増幅回路１０の非反転入力には基準電圧Ｖｒｅｆが印加され、出力はＰＷＭコンパレータ１１の反転入力に接続されている。ＰＷＭコンパレータ１１の非反転入力は、後述するスローブ電圧生成回路１５の出力Ｖｃが印加され、出力はＲＳ−ＦＦ１２のリセット入力Ｒに接続されている。
ＲＳ−ＦＦ１２のセット入力には、クロック信号が入力されている。ＲＳ−ＦＦ１２の出力Ｑは、ドライバ回路１３の入力端子Ｉに接続されている。
【００１７】
ドライバ回路１３の出力端子Ｐは、スイッチング素子Ｍ１のゲート、および後述する電流検出回路１４を構成している２つのＰＭＯＳトランジスタＭ３とＭ４、および固定スロープ補償電圧生成回路１６のＰＭＯＳトランジスタＭ９とＮＭＯＳトランジスタＭ１０のゲートに接続されている。ドライバ回路１３の出力端子Ｎは、同期整流素子Ｍ２のゲートに接続されている。
スイッチング素子Ｍ１のソースは電源Ｖｉｎに、ドレインは同期整流素子Ｍ２のドレインに、それぞれ接続されると共に、インダクタＬ１を介して出力端子Ｖｏｕｔに接続されている。また、電流検出回路１４のＰＭＯＳトランジスタＭ３とＭ４は、ドライバ１３の端子Ｐの出力信号によりスイッチング素子Ｍ１と同期してオン／オフする。
【００１８】
電流検出回路１４に流れる検出電流Ｉｓｅｎｓｅは、以下のようになる。例えば、スイッチング素子Ｍ１のオン抵抗を０．４Ω、ＰＭＯＳトランジスタＭ３のオン抵抗を３０Ω、Ｍ４のオン抵抗を１０Ωとする。また、スイッチング素子Ｍ１とＰＭＯＳトランジスタＭ３，Ｍ４がオンのときのリアクトル電流をＩＬとすると、検出電流Ｉｓｅｎｓｅは、
Ｉｓｅｎｓｅ＝ＩＬ×０．４／（０．４＋３０＋１０）≒ＩＬ／１００・・・（式１）
となり、検出電流Ｉｓｅｎｓｅはリアクトル電流ＩＬに比例した電流であることがわかる。
検出電流ＩｓｅｎｓｅによるＰＭＯＳトランジスタＭ３の電圧降下を測定することで、リアクトル電流ＩＬを調べることができる。
【００１９】
スロープ電圧生成回路１５は、演算増幅回路１８と１９、ＰＭＯＳトランジスタＭ５、カレントミラー回路を形成しているＰＭＯＳトランジスタＭ６とＭ７、ＮＭＯＳトランジスタＭ８、および抵抗Ｒ４からＲ８で構成されている。
演算増幅回路１８の非反転入力には電流検出回路１４の出力信号Ｉｓｅｎｓｅが入力されている。また、反転入力は、ＰＭＯＳトランジスタＭ５のソースに接続されており、出力はＭ５のゲートに接続されている。
ＰＭＯＳトランジスタＭ５のソースは抵抗Ｒ６を介して電源Ｖｉｎに接続され、ドレインは抵抗Ｒ８を介して接地されている。また、ドレインは、抵抗Ｒ７を介して演算増幅回路１９の非反転入力にも接続されている。
【００２０】
演算増幅回路１９の反転入力はＮＭＯＳトランジスタＭ８のソースに接続され、抵抗Ｒ５を介して接地されている。また、演算増幅回路１９の出力はＭ８のゲートに接続されている。
ＮＭＯＳトランジスタＭ８のドレインは、ＰＭＯＳトランジスタＭ７のドレインに接続されている。ＰＭＯＳトランジスタＭ７のソースは電源Ｖｉｎに接続され、ゲートは自身のドレインに接続されると共に、ＰＭＯＳトランジスタＭ６のゲートに接続されている。
ＰＭＯＳトランジスタＭ６のソースは電源Ｖｉｎに接続されており、ドレインは抵抗Ｒ４を介して接地されると共に、スロープ電圧生成回路１５の出力Ｖｃとなって、ＰＷＭコンパレータ１１の非反転入力に接続される。
【００２１】
固定スロープ補償電圧生成回路１６は、電流源１１、ＰＭＯＳトランジスタＭ９、ＮＭＯＳトランジスタＭ１０、コンデンサＣ２、抵抗Ｒ９で構成されている。
電流源１１の一端は電源Ｖｉｎに接続され、他端はＰＭＯＳトランジスタＭ９のソースに接続されている。ＰＭＯＳトランジスタＭ９のドレインはコンデンサＣ２の一端に接続され、コンデンサＣ２の他端は接地されている。また、ＰＭＯＳトランジスタＭ９のゲートはドライバ回路１３の出力端子Ｐに接続されている。
ＮＭＯＳトランジスタＭ１０のドレインはコンデンサＣ２とＰＭＯＳトランジスタＭ９のドレインの交点に接続され、ソースは接地されている。また、ゲートは、ドライバ回路１３の出力端子Ｐに接続されている。
さらに、コンデンサＣ２とＰＭＯＳトランジスタＭ９のドレインの交点は、抵抗Ｒ９を介して演算増幅回路１９の非反転入力に接続されている。
【００２２】
補正スロープ補償電圧生成回路１７は、演算増幅回路２０、ＮＭＯＳトランジスタＭ１５、カレントミラー回路を形成しているＮＭＯＳトランジスタＭ１１とＭ１２、同じくカレントミラー回路を形成しているＰＭＯＳトランジスタＭ１３とＭ１４、および抵抗Ｒ１０で構成されている。
演算増幅目鳴２０の非反転入力には、外部制御電圧ＶＰＡＢＩＡＳが印加されている。また、反転入力はＮＭＯＳトランジスタＭ１５のソースに接続され、抵抗Ｒ１０を介して接地されている。さらに、出力は、Ｍ１５のゲートに接続されている。
【００２３】
ＮＭＯＳトランジスタＭ１５のドレインは、ＰＭＯＳトランジスタＭ１４のドレインに接続されている。ＰＭＯＳトランジスタＭ１４のソースは電源Ｖｉｎに接続され、ゲートは自身のドレインに接続されると共に、ＰＭＯＳトランジスタＭ１３のゲートに接続されている。ＰＭＯＳトランジスタＭ１３のソースは、電源Ｖｉｎに接続されている。また、ドレインは、ＮＭＯＳトランジスタＭ１２のドレインに接続されている。
ＮＭＯＳトランジスタＭ１２のソースは接地され、ゲートは自身のドレインに接続されると共に、ＮＭＯＳトランジスタＭ１１のゲートに接続されている。ＮＭＯＳトランジスタＭ１１のソースは、接地されている。また、ドレインは、コンデンサＣ２とＰＭＯＳトランジスタＭ９のドレインの交点に接続されている。
【００２４】
図２は、図１の回路の動作波形図である。
図２の動作波形図を参照しながら、回路の動作を説明する。なお、図２におけるＡ点、Ｂ点、Ｃ点、Ｄ点は、それぞれ図１の回路内のＡ点，Ｂ点，Ｃ点，Ｄ点に対応している。
ＲＳ−ＦＦ１２のセット入力Ｓにはクロックパルスが印加されており、クロックパルスの立ち上り、または立ち下がりでＲＳ−ＦＦ１２をセットし、出力端子Ｑをハイレベルにする。
ＲＳ−ＦＦ１２のリセット入力Ｒには、ＰＷＭコンパレータ１１の出力が接続されており、ＲＳ−ＦＦ１２がセットされた後、ＰＷＭコンパレータ１１の出力でリセットされ、出力端子Ｑをローレベルに戻す。
【００２５】
ＲＳ−ＦＦ１２の出力端子Ｑはドライバ回路１３の入力端子Ｉに接続されている。ドライバ回路１３は入力端子Ｉに印加されたレベルに応じたパルス信号を出力端子Ｐに出力する。出力端子Ｎからは出力端子Ｐと同位相のパルス信号を出力する。出力端子Ｐにおける電圧波形が、図２の最上段の波形（Ａ点の波形）である。
【００２６】
ドライブ回路１３の出力端子Ｐがローレベルのときは、スイッチング素子Ｍ１とＰＭＯＳトランジスタＭ３およびＭ４が共にオンとなる。その結果、前述のようにＰＭＯＳトランジスタＭ３には検出電流Ｉｓｅｎｓｅが流れ、電圧降下が発生する。この電圧がスロープ電圧生成回路１５に入力される。
スロープ電圧生成回路１５では、ＰＭＯＳトランジスタＭ３の電圧降下を接地基準の電圧に変換し、演算増幅回路１８により所定の倍率ｍに増幅する。この倍率ｍは、抵抗Ｒ６と抵抗Ｒ８の比で決まり、ｍ＝Ｒ８／Ｒ６で表される。本実施例では、抵抗Ｒ６を１０ＫΩ、抵抗Ｒ８を５０ＫΩとし、倍率ｍを５倍に設定している。ＰＭＯＳトランジスタＭ３の電圧降下を接地基準に変換した出力電圧波形（リアクトル電流波形）が、図２の３段目の波形（Ｃ点の波形）である。
【００２７】
固定スロープ補償電圧生成回路１６のＰＭＯＳトランジスタＭ９とＮＭＯＳトランジスタＭ１０のゲートは、ドライバ回路１３の出力端子Ｐに接続されているので、スイッチング素子Ｍ１がオンのとき、ＰＭＯＳトランジスタＭ９がオン、ＮＭＯＳトランジスタＭ１０がオフとなり、スイッチング素子Ｍ１がオフのとき、ＰＭＯＳトランジスタＭ９がオフ、ＮＭＯＳトランジスタＭ１０がオンとなる。
ＰＭＯＳトランジスタＭ９がオンのとき、電流源１１でコンデンサＣ２を充電するので、図２の２段目の波形（Ｂ点の波形の一点鎖線）に示すように、コンデンサＣ２の電圧は徐々に上昇する。また、ＮＭＯＳトランジスタＭ１０がオンすると、コンデンサＣ２の電圧は瞬時に低下する。
【００２８】
コンデンサＣ２の電圧は、抵抗Ｒ９を介して演算増幅回路１９の非反転入力に印加されているので、スロープ電圧生成回路１５のＣ点の電圧と加算され、サブハーモニック発振を防止する働きをする（図２の最下段の波形（Ｄ点の波形）参照）。
しかし、外部制御電圧ＶＰＡＢＩＡＳのダイナミックレンジが広いと、固定スロープ補償電圧生成回路１６で生成したスロープ補償電圧だけでは補償しきれなくなり、電源回路の動作が不安定となる。そこで、補正スロープ補償電圧生成回路１７が必要となる。
【００２９】
補正スロープ補償電圧生成回路１７は、外部制御電圧ＶＰＡＢＩＡＳの電圧値に応じて固定スロープ補償電圧生成回路１６で生成したスロープ補償電圧の傾斜を変えることにより、常に適正なスロープ補償電圧を生成し、電源回路の動作を安定させるための回路である。
外部制御電圧ＶＰＡＢＩＡＳは、演算増幅回路２０とＮＭＯＳトランジスタＭ１５、および抵抗Ｒ１０によって、電流信号ＩＰＡＢＩＡＳに変換される。
【００３０】
変換された電流信号ＩＰＡＢＩＡＳは、ＰＭＯＳトランジスタＭ１３とＭ１４で形成されたカレントミラー回路で電流の向きを変更され、さらに、ＮＭＯＳトランジスタＭ１１とＭ１２で形成されたカレントミラー回路を介して、コンデンサＣ２の一方の端子に接続されている。
電流信号ＩＰＡＢＩＡＳは、電流源１１がコンデンサＣ２を充電するための電流をバイパスするように働くため、電流信号ＩＰＡＢＩＡＳが大きいほどコンデンサＣ２の充電電流が少なくなるので、スロープ補償電圧の傾斜は緩くなる。
【００３１】
外部制御電圧ＶＰＡＢＩＡＳと電流信号ＩＰＡＢＩＡＳの関係は、ＩＰＡＢＩＡＳ＝ＶＰＡＢＩＡＳ／Ｒ１０となるので、外部制御電圧ＶＰＡＢＩＡＳが高くなるほどスロープ補償電圧の傾斜は緩くなる。また、外部制御電圧ＶＰＡＢＩＡＳが高くなるほど出力電圧Ｖｏｕｔは低下するので、出力電圧Ｖｏｕｔが低いときほどスロープ補償電圧の傾斜は緩くなる。
【００３２】
このように、出力電圧Ｖｏｕｔの電圧変化に応じてスロープ補償電圧の傾斜を適正値に制御するようにしたので、電源回路の動作が安定するようになり、出力電圧Ｖｏｕｔのダイナミックレンジの広いパワーアンプの電源に、電流モード制御方式のＤＣ−ＤＣコンバータを用いることができるようになった。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施例に係る電流モード制御方式ＤＣ−ＤＣコンバータの回路図である。
【図２】図１の回路における動作波形図である。
【図３】従来技術の電流モード制御方式のＤＣ−ＤＣコンバータの回路例を示す図である。
【符号の説明】
【００３４】
１０  誤差増幅回路
１１  ＰＷＭコンパレータ
１２  ＲＳ−ＦＦ
１３  ドライバ回路
１４  電流検出回路
１５  スロープ電圧生成回路
１６  固定スロープ補償電圧生成回路
１７  補正スロープ補償電圧生成回路
１６〜２０  演算増幅回路
Ｍ１  スイッチング素子
Ｍ２  同期整流素子
Ｌ１  インダクタ
Ｃ１，Ｃ２  コンデンサ
Ｍ３〜Ｍ１５  ＭＯＳトランジスタ
Ｒ１〜Ｒ１０  抵抗
Ｖｒｅｆ  基準電圧
Ｉ１  電流源
【図１】
2007209103.tif 000003
【図２】
2007209103.tif 000004
【図３】
2007209103.tif 000005