(57)【要約】【課題】ＣＰＵを複数搭載することができるマザーボードにおいて、電圧変換回路の使用を最適化することにより電圧変換回路のコンデンサの寿命劣化を抑える【解決手段】複数のＣＰＵとそれに電力を供給する電圧変換回路との接続をスイッチにより可変とする。また、電圧変換回路のパターンをテーブルとして保持し、複数のＣＰＵと電圧変換回路との接続を最適に調整できるように、直前の接続状態を基に制御させる。さらに、電圧変換回路のパターンと接続の積算時間をテーブルとして保持し、複数のＣＰＵと電圧変換回路との接続を最適に調整できるように、直前までの接続状態の積算時間を参照して、接続を制御させる。【選択図】        図１
2007011835.tif 000002
【特許請求の範囲】
【請求項１】
複数のＣＰＵを搭載し、前記ＣＰＵに電源から電圧変換回路を介して電力を供給するコンピュータマザーボードにおいて、
複数の電圧変換回路を有し、前記ＣＰＵと前記電圧変換回路との接続を切り換えるスイッチを備えることを特徴とするコンピュータマザーボード。
【請求項２】
前記ＣＰＵと前記電圧変換回路との接続パターンとを保持するテーブルを備え、前記ＣＰＵと前記電圧変換回路との接続パターンを保持するテーブルを参照し、コンピュータシステムのＯＮ／ＯＦＦまたはリブートを契機として、前記スイッチを切り換えることにより、その電圧変換回路に接続するＣＰＵの接続パターンを順番に遷移させることを特徴とする請求項１記載のコンピュータマザーボード。
【請求項３】
前記ＣＰＵと前記電圧変換回路との接続パターンとを保持するテーブルと、前記ＣＰＵと前記電圧変換回路と接続していた積算時間を保持するテーブルとを備え、
前記ＣＰＵと前記電圧変換回路との接続パターンとを保持するテーブルと、前記ＣＰＵと前記電圧変換回路と接続していた積算時間を保持するテーブルとを参照し、前記ＣＰＵと前記電圧変換回路と接続していた積算時間の少ないものから順に、前記ＣＰＵと前記電圧変換回路と接続を切り換えるスイッチをＯＮにして、前記ＣＰＵと前記電圧変換回路を接続することを特徴とする請求項１記載のコンピュータマザーボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータマザーボードに係り、特に、複数の中央処理装置（ＣＰＵ）とそれに電力を供給する電圧変換回路を介して電力を供給するコンピュータマザーボードであって、長時間の耐久性が要求されるコンピュータマザーボードに用いて好適な技術に関する。
【背景技術】
【０００２】
コンピュータシステムは、主に、主基盤（マザーボード）と電源によって構成されており、マザーボードにはＣＰＵが搭載可能されるようになっている。また、高性能なコンピュータシステムにおいては、マザーボードに複数のＣＰＵが搭載可能である。
【０００３】
コンピュータマザーボードは、電源から給電された電力を、マザーボード上の電圧変換回路によってＣＰＵに適する電圧レベルに変換してＣＰＵに供給する。複数のＣＰＵを搭載可能なマザーボードにおいても、それぞれのＣＰＵに対し個別に電圧変換回路を持っている。この電圧変換回路の構成素子の一つとしてコンデンサがあるが、このコンデンサの寿命は、コンデンサの周囲温度と印加されるリップル電流に大きく影響される。
【０００４】
コンピュータシステムにおいては、技術の発展に伴いＣＰＵの高性能化が遂げられており、ＣＰＵの消費電力は益々増大している。しかしながら、ＣＰＵ消費電力の増大は、ＣＰＵ周囲温度の上昇や、電圧変換回路のコンデンサに印加されるリップル電流の増加を招くため、電圧変換回路のコンデンサの寿命を短くする要因となっている。すなわち、この電圧変換回路のコンデンサが、マザーボードの寿命、および、コンピュータシステムの寿命に大きく影響を与える素子となっている。
【０００５】
ＣＰＵを複数搭載することができるマザーボードにおいては、その運用形態により、搭載可能なＣＰＵの数より少ないＣＰＵ数で運用されることがある。
【０００６】
以下、図５を用いて従来技術に係るコンピュータシステムの概要を説明する。
【０００７】
図５は、従来技術に係るコンピュータシステムの概要図である。
【０００８】
例えば、図５において、ＣＰＵが２個実装可能なマザーボード（１０２）に対し、１個のＣＰＵのみ実装し運用する場合がある。この場合、ＣＰＵ１（１１１）にのみ実装されるため、電圧変換回路１（１１０）のみが使用され、電圧変換回路２（１２０）は使用されることはない。すなわち、電圧変換回路１（１１０）に用いられているコンデンサが寿命に達したとしても、電圧変換回路２（１２０）に用いられているコンデンサは未使用のままである。
【０００９】
また、搭載可能なＣＰＵの数と同数のＣＰＵが搭載された状態においても、その運用において、各ＣＰＵにかかるＣＰＵ負荷率は変わってくる。例えば、図５において、ＣＰＵが２個実装可能なマザーボードに対し、２個のＣＰＵを実装し運用する場合がある。運用されるソフトウェアによって、例えばＣＰＵ１（１１１）の平均ＣＰＵ負荷率が９０％、ＣＰＵ２（１２１）の平均負荷率が５０％と仮定する。
【００１０】
一般的に、ＣＰＵの消費電力はＣＰＵ負荷率に比例するため、ＣＰＵ１（１１１）の消費電力が高い傾向を示し、電圧変換回路１（１１０）に用いられているコンデンサは電源変換回路２（１２０）に用いられているコンデンサより早く寿命を迎えることになる。
【００１１】
一般に、高性能なＣＰＵを搭載するコンピュータシステムは、サーバ装置として基幹系で用いられることが多いため、長時間稼動に対する高い信頼性を要求される。一方、高性能なＣＰＵであるほどＣＰＵの消費電力が大きいため、コンピュータシステムの設計者は、電圧変換回路のコンデンサの寿命を十分に保つことができるよう、より高性能で高品質のコンデンサを用いる必要がある。
【００１２】
以下の特許文献１には、電源系統に用いられる平滑用の電解コンデンサの延命を図るため、主系統と副系統の電源切り換えをおこない、それらの切換え動作回数と、コンデンサの残寿命を管理する方法が開示されている。
【００１３】
【特許文献１】特開平７−１８４３７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上述した通り、高性能なＣＰＵを搭載するコンピュータシステムにおいては、電圧変換回路のコンデンサとして高性能で高品質なものが採用される必要がある。特に、ＣＰＵを複数搭載することができるマザーボードに関しては、サーバ装置として基幹系で用いられることが多いため、さらに高性能で高品質なコンデンサが採用される必要がある。しかし、高性能で高品質なコンデンサは一般に価格が高く、課題となっている。
【００１５】
上記特許文献１は、主／副系統の電源系統を切換えることにより、電解コンデンサの延命を図るものであるが、その応用としては、段落番号００１１に記載されているように「例えば複写機等のように制御系統と駆動系統とを併せ持つシステム機器に用いられる比較的大電力容量のスイッチング電源において、制御系の必要最低限の電力を供給する副電源系統と、実働時の電力を供給する主電源系統とに分離する」ようにしたものであり、必ずしも、マザーボードにおける複数のＣＰＵとそれに電力を供給する電圧変換装置のコンデンサの長寿命化を図るのに適当なものではなかった。
【００１６】
また、切換え回数と通電時間の積算量を保存して、管理しているがこのデータをダイナミックに切換えにフィードバックするものではなかった。
【００１７】
本発明は、上記問題点を解決するためになされたもので、その目的は、ＣＰＵを複数搭載することができるマザーボードにおいて、電圧変換回路の使用を最適化することにより電圧変換回路のコンデンサの寿命劣化を抑えることにある。
【課題を解決するための手段】
【００１８】
本発明は、ＣＰＵを複数搭載することができるマザーボードにおいて、電圧変換回路のコンデンサの寿命劣化の課題を解決するため、本発明のマザーボードは、複数のＣＰＵとそれに電力を供給する電圧変換回路との接続をスイッチにより可変とすることを特徴とする。
【００１９】
また、電圧変換回路のパターンをテーブルとして保持し、複数のＣＰＵと電圧変換回路との接続を最適に可変できるよう、直前の接続状態を基に制御させることを特徴とする。
【００２０】
さらに、電圧変換回路のパターンと接続の積算時間をテーブルとして保持し、複数のＣＰＵと電圧変換回路との接続を最適に可変できるよう、直前までの接続状態の積算時間を参照して、接続を制御させることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、ＣＰＵを複数搭載することができるマザーボードにおいて、電圧変換回路の使用を最適化することにより電圧変換回路のコンデンサの寿命劣化を抑えることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係る一実施形態を、図１ないし図４を用いて説明する。
【００２３】
先ず、図１ないし図４を用いて本発明に係る一実施形態のコンピュータシステムの構成について説明する。
図１および図２は、本発明に係る一実施形態のコンピュータシステムの構成図である。
図３は、ＣＰＵと電圧変換回路の接続パターンを保持する管理テーブルの一例を示す図である。
図４は、接続パターンの各々の積算時間を保持する管理テーブルの一例を示す図である。
【００２４】
本実施形態のコンピュータシステムは、図１に示されるように、電源２０１とマザーボード２０２によって構成され、ｎ個のＣＰＵ２１１、２２１、２３１が搭載可能な構成である。
【００２５】
電圧変換回路１（２１０）の出力は、ＣＰＵ１（２１１）、ＣＰＵ２（２２１）、ＣＰＵｎ（２３１）のいずれかに電力を供給可能であり、その供給先は制御コントローラ２０３により定められ、スイッチ２０４によって制御される。同様に、電圧変換回路２（２２０）、電圧変換回路ｎ（２３０）の出力も、ＣＰＵ１（２１１）、ＣＰＵ２（２２１）、ＣＰＵｎ（２３１）のいずれかに電力を供給できる。これにより、ＣＰＵは特定の電圧変換回路ではなく、任意の電圧変換回路を使用することが可能となる。
【００２６】
制御コントローラ２０３は、コンピュータシステムのＯＮ／ＯＦＦまたはリブートを契機として、電圧変換回路とＣＰＵの接続を再設定する。この再設定の手段を説明するため、図１のコンピュータシステムにおいて、３個のＣＰＵが搭載可能なモデルの構成図を図２とする。
【００２７】
図２に示されたコンピュータシステムにおいて、制御コントローラ３０３は、図３に示されたＣＰＵと電圧変換回路の接続パターンを定めた管理テーブルを保持する。
【００２８】
図３の管理テーブルにおいて、接続パターン１が選択されている場合は、図２に示されたコンピュータシステムにおいて、電圧変換回路１（３１０）がＣＰＵ１（３１１）に接続されることを表し、スイッチ３１２がＯＮとなり、スイッチ３２２とスイッチ３３２がＯＦＦとなる制御信号を出力する。同様に、電圧変換回路２（３２０）がＣＰＵ２（３２１）に接続されることを表し、スイッチ３２３がＯＮとなり、スイッチ３１３とスイッチ３３３がＯＦＦとなる制御信号を出力する。同様に、電圧変換回路３（３３０）がＣＰＵ３（３３１）に接続されることを表し、スイッチ３３４がＯＮとなり、スイッチ３１４とスイッチ３２４がＯＦＦとなる制御信号を出力する。
【００２９】
図２のコンピュータシステムのＯＮ／ＯＦＦまたはリブートをおこなうときに、直前の接続が、例えば、図３の接続パターン１であった場合、制御コントローラは、ＯＮ／ＯＦＦまたはリブートを契機にして、接続パターン２に遷移させる。これにより、電圧変換回路１（３１０）の出力がＣＰＵ２（３２１）に変わり、同様にスイッチが制御される。また、電圧変換回路２（３２０）の出力がＣＰＵ３（３３１）に、電圧変換回路３（３３０）の出力がＣＰＵ１（３１１）にそれぞれ変わる。このように、コンピュータシステムのＯＮ／ＯＦＦまたはリブートの契機で、制御コントローラが、接続パターンを接続パターン１から接続パターン２へ、接続パターン２から接続パターン３へ、接続パターン３から接続パターン１へと順に遷移させていくことにより、ＣＰＵと電圧変換回路の関係が一対一ではなくなるよう制御できる。
【００３０】
これにより、消費電力の差があるＣＰＵ間であっても、電圧回路の使用が平均にされるため、マザーボード２０２としては全体として長寿命化が図られることになる。
【００３１】
さらに、制御コントローラが時間管理機能を持つものとする。上述の方法においては、コンピュータシステムのリブート、もしくはＯＮ／ＯＦＦを契機として、制御コントローラが接続パターンを接続パターン１から接続パターン２へ、接続パターン２から接続パターン３へ、接続パターン３から接続パターン１へと順に遷移させた。しかし、この遷移方法によれば、コンピュータシステムのＯＮ／ＯＦＦまたはリブートが不定期におこなわれると、特定の接続パターンの時間が長くなる場合がある。そこで、制御コントローラは各接続パターンが選択された積算時間を、図３に示されたテーブルとして記憶するものとする。このテーブルでは、コンピュータシステムのＯＮ／ＯＦＦまたはリブート直前の接続積算時間を保持している。この図３の例によると、接続パターン２が最も選択されていないことになる。そこで、コンピュータシステムのＯＮ／ＯＦＦまたはリブートの契機に、制御コントローラは接続パターン２を選択する。これにより各電圧変換回路を、より平均化して使用することができる。
【００３２】
このような構成にすることにより、マザーボード上に複数ある電圧変換回路を、搭載されるＣＰＵの数によらず、均等に使用することができる。これにより、特定の電圧変換回路のコンデンサが劣化し、他の電圧変換回路のコンデンサが未使用である状態を回避することがきる。
【００３３】
また、複数搭載されたＣＰＵ負荷率の偏りにより、特定の電圧変換回路のコンデンサが著しく劣化し、他の電圧変換回路のコンデンサがあまり劣化していない状態を回避することがきる。
【００３４】
以上により、高性能で高品質のコンデンサを用いずに、コンデンサの平均寿命を延ばすことができ、結果として、マザーボード、および、コンピュータシステムの寿命が延びる。したがって、コンピュータシステムの信頼性を向上させることが可能となる。
【図面の簡単な説明】
【００３５】
【図１】本発明に係る一実施形態のコンピュータシステムの構成図である（その一）。
【図２】本発明に係る一実施形態のコンピュータシステムの構成図である（その二）。
【図３】ＣＰＵと電圧変換回路の接続パターンを保持する管理テーブルの一例を示す図である。
【図４】接続パターンの各々の積算時間を保持する管理テーブルの一例を示す図である。
【図５】従来技術に係るコンピュータシステムの概要図である。
【符号の説明】
【００３６】
１０１…電源
１０２…従来のマザーボード
１１０…電圧変換回路１
１１１…ＣＰＵ１
１２０…電圧変換回路２
１２１…ＣＰＵ２
２０１…電源
２０２…本発明のマザーボード
２０３…制御コントローラ
２０４…回路接続／非接続のスイッチ
２１０…電圧変換回路１
２１１…ＣＰＵ１
２２０…電圧変換回路２
２２１…ＣＰＵ２
２３０…電圧変換回路ｎ
２３１…ＣＰＵｎ
３０１…電源
３０２…本発明のマザーボード（ＣＰＵと電圧変換回路が３つの場合）
３０３…制御コントローラ
３１０…電圧変換回路１
３１１…ＣＰＵ１
３１２…電圧変換回路１とＣＰＵ１間の接続／非接続のスイッチ
３１３…電圧変換回路２とＣＰＵ１間の接続／非接続のスイッチ
３１４…電圧変換回路３とＣＰＵ１間の接続／非接続のスイッチ
３２０…電圧変換回路２
３２１…ＣＰＵ２
３２２…電圧変換回路１とＣＰＵ２間の接続／非接続のスイッチ
３２３…電圧変換回路２とＣＰＵ２間の接続／非接続のスイッチ
３２４…電圧変換回路３とＣＰＵ２間の接続／非接続のスイッチ
３３０…電圧変換回路３
３３１…ＣＰＵ３
３３２…電圧変換回路１とＣＰＵ３間の接続／非接続のスイッチ
３３３…電圧変換回路２とＣＰＵ３間の接続／非接続のスイッチ
３３４…電圧変換回路３とＣＰＵ３間の接続／非接続のスイッチ
【図１】
2007011835.tif 000003
【図２】
2007011835.tif 000004
【図３】
2007011835.tif 000005
【図４】
2007011835.tif 000006
【図５】
2007011835.tif 000007