(57)【要約】【課題】  ワイヤボンディングを用いずに半導体素子に対する接続を行うことにより、小型にすることができる半導体パッケージ及びこの半導体パッケージを備えた半導体モジュールを提供する。【解決手段】  表面２１ａにエミッタ電極２２及びゲート電極２３及びエミッタセンス電極を有し、裏面２１ｂにコレクタ電極２６を有するＩＧＢＴ素子２０と、ＩＧＢＴ素子２０の表面２１ａに対向させて設けられ、エミッタ電極２２にはんだ接合により接続された突起部を有する第１電極板３０と、ＩＧＢＴ素子２０の裏面２１ｂに対向させて設けられ、コレクタ電極２６にはんだ接合により接続された対向面４１ａを有する第２電極板４０と、第１電極板３０とＩＧＢＴ素子２０との間に設けられ、ゲート電極２３及びエミッタセンス電極にはんだ接合により接続された接続パットを有する絶縁基板５０とを備える。【選択図】    図２
2007059860.tif 000002
【特許請求の範囲】
【請求項１】
主面に第１電力端子及び制御端子を有し、前記主面に対向する裏面に第２電力端子を有する板状の半導体素子と、
前記半導体素子の前記主面に対向させて設けられ、前記第１電力端子にはんだ接合により接続された第１電力電極を有する第１電極板と、
前記半導体素子の前記裏面に対向させて設けられ、前記第２電力端子にはんだ接合により接続された第２電力電極を有する第２電極板と、
前記半導体素子と前記第１電極板との間に設けられ、前記制御端子にはんだ接合により接続された制御電極を有する絶縁基板と、
を備えることを特徴とする半導体パッケージ。
【請求項２】
前記絶縁基板は、前記半導体素子、前記第１電極板及び前記第２電極板の各外周縁よりも外側に突出する突出部を備え、この突出部上に前記制御端子に接続された外部接続端子を具備していることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記第１電力電極は、前記半導体素子側に向けて突起する突起部であり、
前記絶縁基板は、前記突起部が通過する開口部又は切欠部を具備していることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記絶縁基板は、前記第１電極板と対向する面に固定パットを有しており、
前記第１電極板と前記固定パットとは、はんだ接合により接合されていることを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
前記第２電極板及び前記絶縁基板の各外周縁は前記半導体素子の外周縁よりも外側に設定されており、
前記第２電極板と前記絶縁基板との間に前記半導体素子の外周縁よりも外側に位置付けられて設けられ、前記第２電極板と前記絶縁基板との間の離間距離を一定に保持するスペーサを備えることを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
前記スペーサは、表面に金属材を備え、前記第２電極板及び前記絶縁基板の少なくとも一方にはんだ接合により接合されていることを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記スペーサは電気的受動素子を内蔵するチップ部品であることを特徴とする請求項５記載の半導体装置。
【請求項８】
前記はんだ接合は拡散接合であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項９】
前記第１電極板と前記第２電極板との間に前記半導体素子を囲むように設けられた樹脂部を更に備えることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１０】
応力緩和特性及び導電性を有する応力緩和層を更に備えることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１１】
前記第１電極板は、応力緩和特性及び導電性を有する応力緩和層を具備していることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１２】
前記第２電極板は、応力緩和特性及び導電性を有する応力緩和層を具備していることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１３】
前記応力緩和層は、断面網目状に形成されていることを特徴とする請求項１０ないし１２のいずれか一に記載の半導体パッケージ。
【請求項１４】
請求項１乃至１３のいずれかに記載の半導体パッケージと、
導電性を有し、前記半導体パッケージを挟持するようにそれぞれ設けられた第１導電部材及び第２導電部材と、
を備えることを特徴とする半導体モジュール。
【請求項１５】
前記半導体パッケージと前記第１導電部材とは、はんだ接合により接続されており、
前記半導体パッケージと前記第２導電部材とは、はんだ接合により接続されており、
前記はんだ接合は拡散接合であることを特徴とする請求項１４に記載の半導体モジュール。
【請求項１６】
前記第１導電部材と前記第２導電部材との間に前記半導体パッケージを囲むように設けられた樹脂部を更に備えることを特徴とする請求項１４に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及び半導体モジュールに関し、特に電力用半導体素子を備え、インバータやコンバータ等の電力制御機器を構築する半導体パッケージ及びこの半導体パッケージを複数個モジュール化した半導体モジュールに関する。
【背景技術】
【０００２】
電力用半導体素子としては、ＩＧＢＴ素子（スイッチング素子）、ＩＥＧＴ、ＭＯＳ−ＦＥＴ等が多用されている。これらの電力用半導体素子は、いずれも表面に表面側電力端子及び制御端子を具備しており、裏面に裏面側電力端子を具備している。なお、電力用半導体素子がＩＧＢＴ素子である場合には、表面側電力端子はエミッタ電極、裏面側電力端子はコレクタ電極、制御端子はゲート電極となっている。
【０００３】
このような電力用半導体素子を基板に実装しパッケージ化する場合、半導体素子の裏面側電力端子は、はんだ接合によりパッケージ側の電極に接続されるが、半導体素子の表面側電力端子及び制御端子はアルミニウムワイヤを用いワイヤボンディングによりパッケージ側の電極に接続される（例えば、特許文献１及び特許文献２参照）。
【０００４】
ところが、ワイヤボンディングは、ワイヤを１本ずつボンディングするためボンディング時間が長いこと、ワイヤがループ形状を描くためワイヤ長が長くなり配線インダクタンスが大きくなること、振動に弱く切断や隣接間ショートが生じる可能性が高いこと等、技術的な課題を残している。
【０００５】
このため、半導体素子の表面側電力端子にワイヤに代えてアルミニウム薄板をボンディングする方法、平板やリードをはんだ接合し電極として引き出す方法が採用される傾向にある。特に、半導体素子の表面側電力端子にはんだ接合が可能な材質を選定し、表面側電極端子に平板やリードをはんだ接合により接続する方法は、最近注目されている技術である。ただし、制御端子からの引出配線には、ワイヤボンディングによりボンディングされたワイヤが使用されている。
【０００６】
図１９に示すように、このような半導体パッケージ１は、板状のＩＧＢＴ素子（半導体素子）２と、このＩＧＢＴ素子２を積層状態で挟持する第１電極板３及び第２電極板４とを備えている。
【０００７】
ＩＧＢＴ素子２の表面側には、エミッタ電極（電力端子）２ａ、ゲート電極（制御端子）２ｂ、及びエミッタセンス電極（制御端子）２ｃが設けられている。また、ＩＧＢＴ素子２の裏面側には、コレクタ電極（電力端子）２ｄが設けられている。エミッタ電極２ａは、はんだ接合により第１電極板３に接続されており、コレクタ電極２ｄも、はんだ接合により第２電極板４に接続されている。
【０００８】
ＩＧＢＴ素子２の近傍には、絶縁基板５が配設されている。絶縁基板５は、その裏面に設けられた接続パット（図示せず）を用いて、第２電極板４とはんだ接合により接合されている。このはんだとしては、所定寸法に切断されたはんだシート、印刷法により印刷されたはんだペースト、めっき法により生成されたはんだ、又は蒸着により成膜されたはんだ等が使用される。第２電極板４は、金属張セラミック基板又はバスバー等の導電部材（図示せず）にコレクタ側配線及び放熱を兼ねて固定されている。また、第１電極板３から伸びるエミッタ側配線はアルミニウムリボン８により形成されている。
【０００９】
ゲート電極２ｂと接続パット５ｂとの間はアルミニウム材によるボンディングワイヤ６ｂにより電気的に接続され、エミッタセンス電極２ｃと接続パット５ａとの間はアルミニウム材によるボンディングワイヤ６ａにより電気的に接続されている。さらに、接続パット５ａには制御配線７ａがはんだ付けされ、接続パット５ｂには制御配線７ｂがはんだ付けされている。
【特許文献１】特開２００３−１１００６４号公報
【特許文献２】特開２００２−１６４４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前述の構造を有する半導体パッケージ１においては、ワイヤボンディングのためにＩＧＢＴ素子２のゲート電極２ｂ及びエミッタセンス電極２ｃと、絶縁基板５上の接続パット５ａ及び接続パット５ｂとを同一平面上にレイアウトする必要がある。加えて、ボンディングスペースの確保、隣接するボンディングワイヤ６ａ、６ｂ間のショート防止のための離間距離の確保、ボンディングワイヤ６ａ、６ｂ及び制御配線７ａ、７ｂの間のショート防止のための離間距離の確保等が必要である。このため、第２電極板４の平面サイズが増大し、半導体パッケージ１が大型になる。また、半導体パッケージ１の製造プロセス中にワイヤボンディング工程を残すことは、設備投資上並びに工程管理上不利である。
【００１１】
本発明は上記課題を解決するためになされたものであり、本発明の目的は、ワイヤボンディングを用いずに半導体素子に対する接続を行うことにより小型にすることができる半導体パッケージ及びこの半導体パッケージを備えた半導体モジュールを提供することである。
【課題を解決するための手段】
【００１２】
本発明の実施の形態に係る第１の特徴は、半導体パッケージにおいて、主面に第１電力端子及び制御端子を有し、主面に対向する裏面に第２電力端子を有する板状の半導体素子と、半導体素子の主面に対向させて設けられ、第１電力端子にはんだ接合により接続された第１電力電極を有する第１電極板と、半導体素子の裏面に対向させて設けられ、第２電力端子にはんだ接合により接続された第２電力電極を有する第２電極板と、半導体素子と第１電極板との間に設けられ、制御端子にはんだ接合により接続された制御電極を有する絶縁基板とを備えることである。
【００１３】
本発明の実施の形態に係る第２の特徴は、半導体モジュールにおいて、前述の第１の特徴に係る半導体パッケージと、導電性を有し、半導体パッケージを挟持するようにそれぞれ設けられた第１導電部材及び第２導電部材とを備えることである。
【発明の効果】
【００１４】
本発明によれば、ワイヤボンディングを用いずに半導体素子に対する接続を行うことにより小型にすることができる半導体パッケージ及びこの半導体パッケージを備えた半導体モジュールを提供することができる。
【発明を実施するための最良の形態】
【００１５】
（第１の実施の形態）
本発明の第１の実施の形態について図１ないし図６を参照して説明する。
【００１６】
図１及び図２に示すように、半導体パッケージ１０は、電力用半導体素子であるＩＧＢＴ素子（半導体素子）２０と、このＩＧＢＴ素子２０の表面（主面）２１ａ側に配置された第１電極板３０と、ＩＧＢＴ素子２０の表面と対向する裏面２１ｂ側に配置された第２電極板４０と、第１電極板３０とＩＧＢＴ素子２０との間に配置された絶縁基板５０とを積層することにより構成されている。ＩＧＢＴ素子２０の外周縁は、第１電極板３０、第２電極板４０及び絶縁基板５０の各外周縁より内側に設けられている。
【００１７】
ＩＧＢＴ素子２０は、図２及び図３に示すように、板状小片のいわゆる半導体チップ２１にＩＧＢＴが搭載されたものである。半導体チップ２１の表面２１ａ上には、エミッタ電極（第１電力端子）２２、ゲート電極（制御端子）２３及びエミッタセンス電極（制御端子）２４が設けられている。ゲート電極２３及びエミッタセンス電極２４の周囲には、はんだ流れによるショートを防止するためのソルダーレジスト膜２５が印刷により形成されている。また、半導体チップ２１の裏面２１ｂ上には、コレクタ電極（第２電力端子）２６が設けられている。なお、ソルダーレジスト膜２５の開口形状は、はんだ接合に用いるはんだ量やはんだの種類（はんだボールの形状やはんだシートの形状）に応じて決定される。はんだ接合にはんだボールを用いる場合、開口形状は例えば円形に設定される。
【００１８】
第１電極板３０は、図２及び図４に示すように、例えば銅材等の導電性材料により板状に形成された基板本体３１を備えている。銅材は価格、電気伝導性、熱伝導性の点から優れているため用いられるが、これに限るものではない（なお、他の導電性材料については後述する）。基板本体３１のＩＧＢＴ素子２０側の対向面３１ａには、ＩＧＢＴ素子２０側に向けて突起し、ＩＧＢＴ素子２０のエミッタ電極２２に接触して電気的に接続するための突起部（第１電力電極）３２が形成されている（図４参照）。
【００１９】
第２電極板４０は、図２に示すように、例えば銅材等の導電性材料により板状に形成された基板本体４１を備えている。この基板本体４１のＩＧＢＴ素子２０側の対向面（第２電力電極）４１ａがＩＧＢＴ素子２０のコレクタ電極２６と接触し、第２電極板４０はコレクタ電極２６と電気的に接続される。なお、基板本体４１の材料は基板本体３１と同一材料でも異なる材料であってもよい。
【００２０】
絶縁基板５０は、図２、図３及び図４に示すように、ガラスエポキシ樹脂やポリイミド樹脂等により板状に形成された基板本体５１を備えている。基板本体５１には、第１電極板３０の突起部３２が通過し、突起部３２と同一平面形状かつ若干大きめの相似形状において形成された開口部（貫通開口）５２が設けられている。第１電極板３０の突起部３２は開口部５２に嵌合する。また、基板本体５１には、ＩＧＢＴ素子２０、第１電極板３０及び第２電極板４０の各外周縁よりも外側に突出する引出部（突出部）５１ａが形成されている（図３及び図４参照）。さらに、基板本体５１の第２電極板４０側（ＩＧＢＴ素子２０側）の面には、接続パット５１ｂが設けられている（図４参照）。加えて、基板本体５１の第１電極板３０側の面には、第１電極板３０を固定するための固定パット５１ｃが設けられている（図２及び図３参照）。この固定パット５１ｃはＩＧＢＴ素子２０の外周縁より外側に位置付けられている。
【００２１】
基板本体５１上には、図３及び図４に示すように、接続パット（制御電極）５３、５４がＩＧＢＴ素子２０のゲート電極２３及びエミッタセンス電極２４にそれぞれ対向させて設けられている。さらに、基板本体５１上には、各接続パット５３、５４にそれぞれ接続された配線５５、５６が設けられており、これらの配線５５、５６にそれぞれ接続された外部接続端子５７、５８が引出部５１ａに位置決めされて設けられている。
【００２２】
なお、接続パット５３、５４及び外部接続端子５７、５８の接続部以外は、はんだ流れを防止するためソルダーレジスト膜（図示せず）により被覆されている。レジストの材質や種類は特に限定されない。ソルダーレジスト膜の開口形状は、はんだ接合に用いるはんだ量やはんだの種類（はんだボールの形状やはんだシートの形状）に応じて決定される。はんだ接合にはんだボールを用いる場合、開口形状は例えば円形に設定される。
【００２３】
次に、これらのＩＧＢＴ素子２０、第１電極板３０、第２電極板４０及び絶縁基板５０の相互間の電気的接続構造並びに接合構造について説明する。
【００２４】
図３及び図４に示すように、ＩＧＢＴ素子２０のエミッタ電極２２と第１電極板３０の突起部３２とは、はんだ接合により接合されており、図６に示すように、ＩＧＢＴ素子２０と突起部３２との間には、はんだ層７０が形成されている。これにより、エミッタ電極２２と第１電極板３０の突起部３２とは電気的に接続されている。
【００２５】
また、図３に示すように、ＩＧＢＴ素子２０のゲート電極２３と絶縁基板５０上の接続パット５４とは、はんだボール６０によるはんだ接合により接合されており、ＩＧＢＴ素子２０と絶縁基板５０との間には、はんだ層が形成されている。これにより、ゲート電極２３と接続パット５４とは電気的に接続されている。同様に、図３に示すように、ＩＧＢＴ素子２０のエミッタセンス電極２４と絶縁基板５０上の接続パット５３とは、はんだボール６０によるはんだ接合により接合されており、図６に示すように、ＩＧＢＴ素子２０と絶縁基板５０との間には、はんだ層７１が形成されている。これにより、エミッタセンス電極２４と接続パット５３とは電気的に接続されている。
【００２６】
さらに、図２に示すように、ＩＧＢＴ素子２０のコレクタ電極２６と第２電極板４０の対向面４１ａとは、はんだ接合により結合されており、図６に示すように、ＩＧＢＴ素子２０と第２電極板４０との間には、はんだ層７２が形成されている。これにより、コレクタ電極２６と第２電極板４０とは電気的に接続されている。
【００２７】
図５に示すように、第２電極板４０と絶縁基板５０の接続パット５１ｂとは、はんだ被覆ボール（スペーサ）６１によるはんだ接合により接合されている。はんだ被覆ボール６１は、第２電極板４０と絶縁基板５０との間を一定に保持するスペーサとして機能する。はんだ被覆ボール６１は、接続パット５１ｂ上に配置され、その表面を溶融させることにより第２電極板４０と絶縁基板５０とのはんだ接合を行う。なお、はんだ被覆ボール６１は、金属製の芯材の表面、又はプラスチック等の非金属材の芯材の表面に金属材を被覆した部材の表面にはんだをコーティングすることにより形成されている。
【００２８】
図２に示すように、第１電極板３０と絶縁基板５０の固定パット５１ｃとは、はんだ接合により接合されており、第１電極板３０は絶縁基板５０に固定されている。なお、第１電極板３０と第２電極板４０とは絶縁基板５０により電気的に絶縁されている。また、固定パット５１ｃは、はんだとの間の濡れ性が高い材料により形成されており、絶縁基板５０の製作プロセスを増加しないために、接続パット５１ｂと同一材料により同一製作工程において製作されている。
【００２９】
このように第１の実施の形態に係る半導体パッケージ１０によれば、ＩＧＢＴ素子２０のゲート電極２３及びエミッタセンス電極２４と、絶縁基板５０の各接続パット５３、５４とを対向する位置に設けることによって、それらをはんだ接合によって接続することが可能になり、ワイヤボンディングによる接合が不要となる。これにより、ワイヤボンディングのためのボンディングスペースを確保する必要がなくなり、さらに、ボンディングワイヤによるショート防止のための離間距離を確保する必要がなくなるので、半導体パッケージ１０の小型化を実現することができる。したがって、ワイヤボンディングを用いずにＩＧＢＴ素子２０に対する接続を行うことにより半導体パッケージ１０を小型にすることができる。また、ワイヤボンディングを行うためのワイヤボンダの設備が不要になるので、製造設備投資並びに生産設備のスペースを削減することができる。
【００３０】
さらに、絶縁基板５０は、ＩＧＢＴ素子２０、第１電極板３０及び第２電極板４０の各外周縁よりも外側に突出する引出部５１ａを備え、この引出部５１ａ上に接続パット５３、５４に接続された外部接続端子５７、５８を具備していることから、ワイヤボンディングを用いることなく、制御配線をパッケージ外に引き出すことができる。
【００３１】
また、第１電極板３０は、第１電力電極としてＩＧＢＴ素子２０側に向けて突起する突起部３２を具備しており、絶縁基板５０は、突起部３２が通過する開口部５２を具備していることから、第１電極板３０とＩＧＢＴ素子２０のエミッタ電極２２との接続を容易に行うことができる。
【００３２】
また、絶縁基板５０は、第１電極板３０と対向する面に固定パット５１ｃを有しており、第１電極板３０と固定パット５１ｃとは、はんだ接合によりに接合されていることから、絶縁基板５０と第１電極板３０とを高い強度で固定することができる。
【００３３】
また、第２電極板４０及び絶縁基板５０の各外周縁は、ＩＧＢＴ素子２０の外周縁よりも外側に設定されており、第２電極板４０と絶縁基板５０との間にＩＧＢＴ素子２０の外周縁よりも外側に位置付けられて設けられ、第２電極板４０と絶縁基板５０との間の離間距離を一定に保持するスペーサとして、例えばはんだ被覆ボール６１を備えることから、第２電極板４０と絶縁基板５０との間が一定に保持されるため、外部からの衝撃等によるＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体パッケージ１０の部品信頼性を向上させることができる。
【００３４】
さらに、スペーサは、少なくとも表面に金属材を備えており、例えばはんだ被覆ボール６１であり、第２電極板４０及び絶縁基板５０の少なくとも一方にはんだ接合により接合されていることから、はんだ接合を行う装置により第２電極板４０及び絶縁基板５０の少なくとも一方にスペーサを接合することが可能になり、スペーサの接合用に新たに装置を設ける必要はないので、製造設備投資並びに生産設備のスペースを削減することができる。
なお、スペーサとしてはんだ被覆ボール６１を製造することが困難な場合には、市販されているセラミック封止や樹脂封止されている受動素子を用いることが出来る。たとえば、スペーサとして電気抵抗体やコンデンサやインダクタなどのチップ部品を利用できる。チップ部品は大きさが規格化されており、同一高さの部品を揃えやすいので、高い平行度で第２電極板４０と絶縁基板５０との貼り合わせを行うことが出来る。また、このような受動素子を内蔵するチップ部品は、両端部にはんだ鍍金された電極部を持っている。この電極部を用いて基板にはんだ付けを行うことが出来るので、組み立てやすい。このとき、スペーサとして利用された受動素子を内蔵するチップ部品は、本実施形態の半導体装置の電気回路の一部として利用されている必要はない。
【００３５】
なお、本発明は前述の実施の形態に限定されるものではない。例えば、前述の実施の形態では、第１電極板３０及び第２電極板４０の材質は銅材としているが、これに限るものではなく、導電性材料であればよく、成形性、比重及び熱膨張率等の観点から、アルミニウム、モリブデン、銅モリブデン合金及び銅タングステン合金等であっても良い。さらに、第１電極板３０及び第２電極板４０の材質は各種材料のクラッド材であっても良く、はんだ接合の濡れ性を向上させるために表面を別材料でめっきしても良い。
【００３６】
また、第１電極板３０の突起部３２をプレスコイニング加工により形成しているが、これに限るものではなく、例えば、第１電極板３０の材料、すなわち突起部３２の材料として焼結材料を用いる場合には、焼結により形成するようにしても良い。
【００３７】
また、はんだ接合に用いるはんだ材料は、通常のＳｎ−Ｐｂ共晶はんだ、鉛フリーはんだ、Ｐｂリッチ高温はんだ等、どのようなはんだ材料であっても良い。また、コレクタ電極２６及び第２電極板４０の間と、エミッタ電極２２及び第１電極板３０の間に供給されるはんだとしては、所定寸法に切断されたはんだシート、印刷法により印刷されたはんだペースト、めっき若しくは蒸着により成膜されたはんだ等を使用することができる。さらに、ゲート電極２３及びエミッタセンス電極２４と各接続パット５３、５４との間に供給されるはんだとしては、はんだボール、印刷法により印刷されたはんだペースト、ディスペンスにより供給されたはんだペースト等を使用することができるが、はんだボールの使用が最も簡便であり好適である。
【００３８】
また、絶縁基板５０としては、第１電極板３０との固定をはんだ接合により行う場合、両面板を用いたが、第１電極板３０との固定を接着又は機械的な固定のみで行う場合には、片面板を用いることができる。さらに、絶縁基板５０としては、フレキシブル基板やベンダブル基板等が使用可能であり、特に、耐熱性が要求される場合には、ＢＴレジン・イミド基板等が使用可能である。
【００３９】
また、絶縁基板５０に、突起部３２が通過する開口部５２を設けているが、これに限るものではなく、例えば、突起部３２が通過する切欠部を設けるようにしてもよい。
【００４０】
（第２の実施の形態）
本発明の第２の実施の形態について図７ないし図９を参照して説明する。
【００４１】
本発明の第２の実施の形態は、基本的に第１の実施の形態と同じであり、第２の実施の形態では、第１の実施の形態と異なる部分について説明する。なお、第２の実施の形態において、第１の実施の形態で説明した部分と同一部分は同一符号で示し、その説明は省略する（他の実施の形態も同様である）。
【００４２】
第２の実施の形態と第１の実施の形態との相違点は、図７に示すように、第１電極板３０のＩＧＢＴ素子２０側の対向面（第１電力電極）３１ａが平面になっており、ＩＧＢＴ素子２０と第１電極板３０とのはんだ接合、ＩＧＢＴ素子２０と絶縁基板５０とのはんだ接合及びＩＧＢＴ素子２０と第２電極板４０とのはんだ接合が拡散接合になっている点である。
【００４３】
ここで、拡散接合は、材料同士を融点以下の温度に加熱して加圧密着させ、互いの原子の相互拡散により固相のまま接合する接合方法である。なお、第１電極板３０のＩＧＢＴ素子２０側の対向面３１ａは平面であるため、第１電極板３０は前述の図４に示す突起部３２を有していない構造になっている。
【００４４】
ＩＧＢＴ素子２０上のエミッタ電極２２と第１電極板３０の対向面３１ａとは、はんだによる拡散接合によって接合されており（図２参照）、図７に示すように、ＩＧＢＴ素子２０と第２電極板４０との間には、はんだ層７０が形成されている。これにより、エミッタ電極２２と第１電極板３０とは電気的に接続されている。
【００４５】
また、ＩＧＢＴ素子２０上のゲート電極２３と絶縁基板５０上の接続パット５４とは、はんだによる拡散接合によって接合されており（図３参照）、ＩＧＢＴ素子２０と絶縁基板５０との間には、はんだ層が形成されている。これにより、ゲート電極２３と接続パット５４とは電気的に接続されている。同様に、ＩＧＢＴ素子２０上のエミッタセンス電極２４と絶縁基板５０上の接続パット５３とは、はんだによる拡散接合によって接合されており（図３参照）、図７に示すように、ＩＧＢＴ素子２０と絶縁基板５０との間には、はんだ層７１が形成されている。これにより、エミッタセンス電極２４と接続パット５３とは電気的に接続されている。
【００４６】
さらに、ＩＧＢＴ素子２０のコレクタ電極２６と第２電極板４０の対向面４１ａとは、はんだによる拡散接合によって接合されており（図２参照）、図７に示すように、ＩＧＢＴ素子２０と第２電極板４０との間には、はんだ層７２が形成されている。これにより、コレクタ電極２６と第２電極板４０とは電気的に接続されている。
【００４７】
次に、半導体パッケージ１０の組立プロセスについて説明する。
【００４８】
まず、図８に示すように、第２電極板４０上に、はんだシート７２ａを載置し、そのはんだシート７２ａ上にＩＧＢＴ素子２０を載置する。なお、はんだシート７２ａは、Ｓｎ系のはんだにより形成されており、第２電極板４０の対向面４１ａ上及びＩＧＢＴ素子２０の裏面２１ｂのコレクタ電極２６（図２参照）上には、はんだとの濡れ性を向上するためにＮｉ／Ａｕメッキが施されている。積層済みの第２電極板４０及びＩＧＢＴ素子２０を減圧プレス機内に設置し、所定の条件（例えば、プレス圧が４ＭＰａ、温度が２１０℃、減圧が１０Ｔｏｒｒ以下である）で減圧プレスを行う。この条件は、用いるはんだシート７２ａのはんだ組成等に応じて設定される。なお、第２の実施の形態では、例えば、プレス圧が０．５ＭＰａ〜１０Ｍｐａの範囲、温度が１５０℃〜３００℃の範囲、減圧が５０Ｔｏｒｒ以下の範囲で設定される。減圧プレスにより、第２電極板４０の対向面４１ａ上及びＩＧＢＴ素子２０のコレクタ電極２６上のＡｕが拡散するとともにＮｉとＳｎが拡散反応する。これにより、第２電極板４０の対向面４１ａはＩＧＢＴ素子２０のコレクタ電極２６に接合される（図２参照）。
【００４９】
次いで、図９に示すように、第１電極板３０上に絶縁基板５０を載置し、絶縁基板５０の開口部５２にはんだシート７０ａをはめ込むと共に、ＩＧＢＴ素子２０のゲート電極２３（図３参照）と同サイズのペレット状のはんだシート７１ａを絶縁基板５０の接続パット５４（図３参照）上に載置し、ＩＧＢＴ素子２０のエミッタセンス電極２４（図３参照）と同サイズのペレット状のはんだシート７１ａを絶縁基板５０の接続パット５３（図３参照）上に載置する。なお、はんだシート７０ａは絶縁基板５０の厚さより厚いシートであり、はんだシート７１ａは、はんだシート７０ａの厚さと絶縁基板５０の厚さとの差と同じ厚さを有するシートである。また、はんだシート７０ａ、７１ａは、Ｓｎ系のはんだにより形成されており、第１電極板３０の対向面３１ａ上、さらに、ＩＧＢＴ素子２０の表面２１ａのエミッタ電極２２、ゲート電極２３及びエミッタセンス電極２４の各電極上には、はんだとの濡れ性を向上するためにＮｉ／Ａｕメッキが施されている。
【００５０】
その後、絶縁基板５０上に、はんだシート７０ａ及びはんだシート７１ａを介して、ＩＧＢＴ素子２０が絶縁基板５０に対向するように接合済みのＩＧＢＴ素子２０及び第２電極板４０を載置する。このとき、位置決めは、はんだシート７０ａとＩＧＢＴ素子２０のエミッタ電極２２とを対向させ、はんだシート７１ａとＩＧＢＴ素子２０のゲート電極２３及びエミッタセンス電極２４とを対向させるように行われる（図３参照）。積層済みのＩＧＢＴ素子２０、第１電極板３０、第２電極板４０及び絶縁基板５０を減圧プレス機内に設置し、前述の条件と同じ条件で減圧プレスを行う。減圧プレスにより、第１電極板３０の対向面３１ａ上及びＩＧＢＴ素子２０の各電極上のＡｕが拡散するとともにＮｉとＳｎが拡散反応する。これにより、第１電極板３０の対向面３１ａはＩＧＢＴ素子２０のエミッタ電極２２に接合され、絶縁基板５０の各接続パット５３、５４はＩＧＢＴ素子２０のゲート電極２３及びエミッタセンス電極２４にそれぞれ接合される（図３参照）。このようにして、図７に示すような半導体パッケージ１０が完成する。
【００５１】
このように第２の実施の形態に係る半導体パッケージ１０によれば、各電極間を接続するはんだ接合を拡散接合にすることによって、はんだの溶融を防止し、はんだ層７０、７１、７２の厚さを制御することが可能になるので、半導体パッケージ１０が備える第１電極板３０と第２電極板４０との平行度を保つことができ、さらに、半導体パッケージ１０の厚さも一定にすることができる。その結果として、複数の半導体パッケージ１０を組み合わせてモジュール化する場合にも、各半導体パッケージ１０が備える第１電極板３０と第２電極板４０との平行度の不均一や各半導体パッケージ１０の厚さの不均一等に依存する不具合を生じさせずに半導体モジュールを製造することができる。
【００５２】
（第３の実施の形態）
本発明の第３の実施の形態について図１０を参照して説明する。
【００５３】
本発明の第３の実施の形態は、基本的に第２の実施の形態と同じであり、第３の実施の形態では、第２の実施の形態と異なる部分について説明する。
【００５４】
第３の実施の形態と第２の実施の形態との相違点は、図１０に示すように、半導体パッケージ１０において、第１電極板３０と第２電極板４０との間にＩＧＢＴ素子２０を囲むように設けられた樹脂部８０を備えている点である。
【００５５】
樹脂部８０は、第１電極板３０と第２電極板４０との間の空間に樹脂を充填することにより、ＩＧＢＴ素子２０の周囲に設けられている。これにより、第１電極板３０と第２電極板４０とは固着されており、ＩＧＢＴ素子２０の周囲は樹脂部８０により覆われている。
【００５６】
このように第３の実施の形態に係る半導体パッケージ１０によれば、第１電極板３０と第２電極板４０との間の空間に樹脂部８０を設けることによって、半導体パッケージ１０の機械的な強度が向上するので、外部からの衝撃等によるＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体パッケージ１０の部品信頼性を向上させることができる。
【００５７】
（第４の実施の形態）
本発明の第４の実施の形態について図１１を参照して説明する。
【００５８】
本発明の第４の実施の形態は、基本的に第１の実施の形態と同じであり、第４の実施の形態では、第１の実施の形態と異なる部分について説明する。
【００５９】
第４の実施の形態と第１の実施の形態との相違点は、図１１に示すように、ＩＧＢＴ素子２０と第１電極板３０との間に応力緩和特性及び導電性を有する応力緩和層８５を備えており、第２電極板４０が応力緩和特性及び導電性を有する応力緩和層８６を具備している点である。
【００６０】
応力緩和層８５は、第１電極板３０の基板本体３１上の突起部３２として基板本体３１上に設けられており、突起部本体３２ａ、３２ｂの中間層として突起部本体３２ａ、３２ｂにより挟まれている。突起部本体３２ａは基板本体３１にはんだ接合により接合されている。これにより、突起部本体３２ａと基板本体３１との間には、はんだ層７３が形成されている。また、応力緩和層８６は、第２電極板４０の基板本体４１中に中間層として設けられている。
【００６１】
応力緩和層８５、８６は、銅等の導電性を有する導電性材料により形成されている。また、応力緩和層８５、８６は、網目状に線材を設けることにより断面網目形状に形成されているが、これに限るものではない。この応力緩和層８５、８６は、フレキシブル（柔軟）に応力を緩和する。
【００６２】
このように第４の実施の形態に係る半導体パッケージ１０によれば、応力緩和層８５、８６を設けることによって、応力を緩和することが可能になるので、応力によるＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体パッケージ１０の部品信頼性を向上させることができる。
【００６３】
また、半導体パッケージ１０の製造工程において、図８及び図９に示すように、外力が加わる場合等でも、その外力によるＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体パッケージ１０を製造する際の製造上の歩留まりの低下を抑えることができる。
【００６４】
さらに、複数の半導体パッケージ１０を組み合わせてモジュール化する場合にも、その半導体モジュールの製造工程において半導体パッケージ１０に加わる外力に起因する半導体パッケージ１０の破損、特にＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体モジュールを製造する際の製造上の歩留まりの低下を抑えることができる。
【００６５】
また、応力緩和層８５、８６は断面網目状に形成されていることから、簡単な構成でフレキシブルに応力を緩和することができる。
【００６６】
（第５の実施の形態）
本発明の第５の実施の形態について図１２を参照して説明する。
【００６７】
本発明の第５の実施の形態は、基本的に第１の実施の形態と同じであり、第５の実施の形態では、第１の実施の形態と異なる部分について説明する。
【００６８】
第５の実施の形態と第１の実施の形態との相違点は、図１２に示すように、第１電極板３０が応力緩和特性及び導電性を有する応力緩和層８５を具備しており、第２電極板４０が応力緩和特性及び導電性を有する応力緩和層８６を具備している点である。
【００６９】
応力緩和層８５は、第１電極板３０の基板本体３１中に中間層として設けられており、基板本体３１上の突起部３２として機能する。また、応力緩和層８６は、第２電極板４０の基板本体４１中に中間層として設けられている。
【００７０】
応力緩和層８５、８６は、銅等の導電性を有する導電性材料により形成されている。また、応力緩和層８５、８６は、網目状に線材を設けることにより断面網目形状に形成されているが、これに限るものではない。この応力緩和層８５、８６は、フレキシブル（柔軟）に応力を緩和する。
【００７１】
このように第５の実施の形態に係る半導体パッケージ１０によれば、応力緩和層８５、８６を設けることによって、応力を緩和することが可能になるので、応力によるＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体パッケージ１０の部品信頼性を向上させることができる。
【００７２】
また、半導体パッケージ１０の製造工程において、図８及び図９に示すように、外力が加わる場合等でも、その外力によるＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体パッケージ１０を製造する際の製造上の歩留まりの低下を抑えることができる。
【００７３】
さらに、複数の半導体パッケージ１０を組み合わせてモジュール化する場合にも、その半導体モジュールの製造工程において半導体パッケージ１０に加わる外力に起因する半導体パッケージ１０の破損、特にＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体モジュールを製造する際の製造上の歩留まりの低下を抑えることができる。
【００７４】
（第６の実施の形態）
本発明の第６の実施の形態について図１３を参照して説明する。
【００７５】
本発明の第６の実施の形態は、基本的に第１の実施の形態と同じであり、第６の実施の形態では、第１の実施の形態と異なる部分について説明する。
【００７６】
第６の実施の形態と第１の実施の形態との相違点は、図１３に示すように、ＩＧＢＴ素子２０と第１電極板３０との間に応力緩和特性及び導電性を有する応力緩和層８７を備えており、ＩＧＢＴ素子２０と第２電極板４０との間に応力緩和特性及び導電性を有する応力緩和層８８を備えている点である。
【００７７】
応力緩和層８７は、第１電極板３０の基板本体３１上の突起部３２として基板本体３１上に設けられており、突起部本体３２ａ、３２ｂの中間層として突起部本体３２ａ、３２ｂにより挟まれている。突起部本体３２ａは基板本体３１にはんだ接合により接合されている。これにより、突起部本体３２ａと基板本体３１との間には、はんだ層７３が形成されている。
【００７８】
また、応力緩和層８８は、応力緩和電極４１ｂ中に中間層として設けられている。応力緩和電極４１ｂはＩＧＢＴ素子２０と第２電極板４０との間にはんだ接合により接合されている。これにより、ＩＧＢＴ素子２０と応力緩和電極４１ｂとの間には、はんだ層７２が形成されており、第２電極板４０と応力緩和電極４１ｂとの間には、はんだ層７４が形成されている。
【００７９】
応力緩和層８７、８８は、銅等の導電性を有する導電性材料により形成されている。また、応力緩和層８７、８８は、細い銅線を布のように織り込むことによって銅細線ストラップとして形成されているが、これに限るものではない。この応力緩和層８７、８８は、フレキシブル（柔軟）に応力、特にＩＧＢＴ素子２０、第１電極板３０及び第２電極板４０の熱膨張による応力を緩和する。
【００８０】
このように第６の実施の形態に係る半導体パッケージ１０によれば、応力緩和層８７、８８を設けることによって、応力を緩和することが可能になるので、応力によるＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体パッケージ１０の部品信頼性を向上させることができる。
【００８１】
また、半導体パッケージ１０の製造工程において、図８及び図９に示すように、外力が加わる場合等でも、その外力によるＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体パッケージ１０を製造する際の製造上の歩留まりの低下を抑えることができる。
【００８２】
さらに、複数の半導体パッケージ１０を組み合わせてモジュール化する場合にも、その半導体モジュールの製造工程において半導体パッケージ１０に加わる外力に起因する半導体パッケージ１０の破損、特にＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体モジュールを製造する際の製造上の歩留まりの低下を抑えることができる。
【００８３】
（第７の実施の形態）
本発明の第７の実施の形態について図１４及び図１５を参照して説明する。なお、第７の実施の形態では、前述の第１ないし第６のいずれかの実施の形態に係る半導体パッケージ１０を備える半導体モジュール１１の一例について説明する。
【００８４】
図１４及び図１５に示すように、第７の実施の形態に係る半導体モジュール１１は、第１ないし第６のいずれかの実施の形態に係る複数の半導体パッケージ１０と、複数のＦＲＤ素子（高速用整流素子）１２と、導電性を有し各半導体パッケージ１０及び各ＦＲＤ素子１２を挟持するように設けられた第１導電部材９１及び第２導電部材９２と、その第１導電部材９１及び第２導電部材９２が絶縁シートや絶縁板等の絶縁体９３を介して設けられた放熱板９４とを備えている。
【００８５】
半導体パッケージ１０と導電部材９１、９２とは、はんだ接合により接合されており、半導体パッケージ１０と導電部材９１、９２とは電気的に接続されている。また、ＦＲＤ素子１２と導電部材９１、９２とは、はんだ接合により接合されており、ＦＲＤ素子１２と導電部材９１、９２とは電気的に接続されている。これにより、半導体パッケージ１０と導電部材９１、９２との間には、はんだ層７５が形成されており、ＦＲＤ素子１２と導電部材９１、９２との間にも、はんだ層７５が形成されている。ここで、はんだ接合は溶融接合である。
【００８６】
導電部材９１、９２は、導電性を有し各半導体パッケージ１０及び各ＦＲＤ素子１２の共通の電極部材として機能し、さらに、熱伝導性を有し放熱部材としても機能する。ここで、第１導電部材９１は半導体パッケージ１０の第１電極板３０（図１参照）と接続されており、エミッタ電極ブロックとして機能する。また、第２導電部材９２は半導体パッケージ１０の第２電極板４０（図１参照）と接続されており、コレクタ電極ブロックとして機能する。
【００８７】
このように第７の実施の形態に係る半導体モジュール１１によれば、第１ないし第６のいずれかの実施の形態に係る半導体パッケージ１０により得られる効果と同様の効果を得ることができる。
【００８８】
（第８の実施の形態）
本発明の第８の実施の形態について図１６及び図１７を参照して説明する。
【００８９】
本発明の第８の実施の形態は、基本的に第７の実施の形態と同じであり、第８の実施の形態では、第７の実施の形態と異なる部分について説明する。
【００９０】
第８の実施の形態と第７の実施の形態との相違点は、半導体モジュール１１において、はんだ層７５を形成するはんだ接合が拡散接合である点である。
【００９１】
ここで、半導体モジュール１１の組立プロセスについて説明する。
【００９２】
まず、図１６に示すように、第２導電部材９２上に、はんだシート７５ａを介して複数の半導体パッケージ１０及び複数のＦＲＤ素子１２を載置し、さらに、その各半導体パッケージ１０及び各ＦＲＤ素子１２上にはんだシート７５ａを介して第１導電部材９１を載置する。この積層済みの第１導電部材９１、半導体パッケージ１０、ＦＲＤ素子１２及び第２導電部材９２を減圧プレス機内に設置し、所定の条件（例えば、プレス圧が４ＭＰａ、温度が２１０℃、減圧が１０Ｔｏｒｒ以下である）で減圧プレスを行う。この条件は、用いるはんだシート７５ａのはんだ組成等に応じて設定される。なお、第６の実施の形態では、例えば、プレス圧が０．５ＭＰａ〜１０Ｍｐａの範囲、温度が１５０℃〜３００℃の範囲、減圧が５０Ｔｏｒｒ以下の範囲で設定される。減圧プレスによる拡散接合により、各半導体パッケージ１０及び各ＦＲＤ素子１２は導電部材９１、９２に接合される。
【００９３】
次いで、図１７に示すように、放熱板９４上に絶縁体９３を介して、半導体パッケージ１０及びＦＲＤ素子１２を挟持した各導電部材９１、９２を載置する。この積層状態の放熱板９４を加熱プレス機内に設置し、所定の条件で加熱プレスを行う。加熱プレスによる絶縁体９３の溶融により、各導電部材９１、９２と放熱板９４とは接合される。これにより、図１４及び図１５に示すような半導体モジュール１１が完成する。
【００９４】
このように第８の実施の形態に係る半導体モジュール１１によれば、第１ないし第６のいずれかの実施の形態に係る半導体パッケージ１０により得られる効果と同様の効果を得ることができる。さらに、半導体パッケージ１０と導電部材９１、９２とをはんだによる拡散接合により接合することによって、はんだの溶融を防止し、半導体パッケージ１０と導電部材９１、９２とを溶融はんだ接合により接合した場合におけるはんだの凝固収縮に起因する半導体パッケージ１０の破損、特にＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体モジュール１１を製造する際の製造上の歩留まりの低下を抑えることができる。
【００９５】
（第９の実施の形態）
本発明の第９の実施の形態について図１８を参照して説明する。
【００９６】
本発明の第９の実施の形態は、基本的に第７又は第８の実施の形態と同じであり、第９の実施の形態では、第７又は第８の実施の形態と異なる部分について説明する。
【００９７】
第９の実施の形態と第７又は第８の実施の形態との相違点は、図１８に示すように、半導体モジュール１１において、第１導電部材９１と第２導電部材９２との間に半導体モジュール１１を囲むように設けられた樹脂部８１を備えている点である。
【００９８】
樹脂部８１は、第１導電部材９１と第２導電部材９２との間の空間に樹脂を充填することにより、各半導体パッケージ１０及び各ＦＲＤ素子１２（図１５参照）の周囲に設けられている。これにより、第１導電部材９１と第２導電部材９２とは固着されており、各半導体パッケージ１０及び各ＦＲＤ素子１２の周囲は樹脂部８１により覆われている。なお、樹脂は、半導体パッケージ１０と各導電部材９１、９２との接合（図１６参照）が行われた後であって加熱プレス（図１７参照）が行われる前に、第１導電部材９１と第２導電部材９２との間の空間に充填される。
【００９９】
このように第９の実施の形態に係る半導体モジュール１１によれば、第１導電部材９１と第２導電部材９２との間の空間に樹脂部８１を設けることによって、半導体モジュール１１の機械的な強度が向上するので、外部からの衝撃等による半導体パッケージ１０の破損、特にＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体モジュール１１の部品信頼性を向上させることができる。
【０１００】
特に、接合済みの半導体パッケージ１０及び各導電部材９１、９２を放熱板９４上に設けて加熱プレスを行う前に、第１導電部材９１と第２導電部材９２との間の空間に樹脂部８１が設けられているので、加熱プレスによる半導体パッケージ１０の破損、特にＩＧＢＴ素子２０の破損を防止することができる。その結果として、半導体モジュール１１を製造する製造上の歩留まりの低下を抑えることができる。
【０１０１】
最後に、本発明は、前述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更し得ることは勿論である。また、前述の実施形態に示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成することができる。例えば、前述の実施形態に示されている全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態に係る構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１０２】
【図１】本発明の第１の実施の形態に係る半導体パッケージを示す斜視図である。
【図２】図１に示す半導体パッケージを示す分解斜視図である。
【図３】図１に示す半導体パッケージが備える絶縁基板及びＩＧＢＴ素子を示す分解斜視図である。
【図４】図１に示す半導体パッケージが備える絶縁基板及び第１電極板を示す分解斜視図である。
【図５】図１に示す半導体パッケージが備える絶縁基板及び第１電極板を示す斜視図である。
【図６】図１に示す半導体パッケージを示すＡ−Ａ線断面図である。
【図７】本発明の第２の実施の形態に係る半導体パッケージを示すＡ−Ａ線断面図である。
【図８】図７に示す半導体パッケージの製造工程を説明する第１の工程断面図である。
【図９】図７に示す半導体パッケージの製造工程を説明する第２の工程断面図である。
【図１０】本発明の第３の実施の形態に係る半導体パッケージを示すＡ−Ａ線断面図である。
【図１１】本発明の第４の実施の形態に係る半導体パッケージを示すＡ−Ａ線断面図である。
【図１２】本発明の第５の実施の形態に係る半導体パッケージを示すＡ−Ａ線断面図である。
【図１３】本発明の第６の実施の形態に係る半導体パッケージを示すＡ−Ａ線断面図である。
【図１４】本発明の第７の実施の形態に係る半導体モジュールを示す側面図である。
【図１５】図１４に示す半導体モジュールを示す平面図である。
【図１６】本発明の第８の実施の形態に係る半導体モジュールの製造工程を説明する第１の工程側面図である。
【図１７】本発明の第８の実施の形態に係る半導体モジュールの製造工程を説明する第２の工程側面図である。
【図１８】本発明の第９の実施の形態に係る半導体モジュールを示す側面図である。
【図１９】本発明の先行技術に係る半導体パッケージの一例を示す斜視図である。
【符号の説明】
【０１０３】
１０…半導体パッケージ、１１…半導体モジュール、２０…半導体素子（ＩＧＢＴ素子）、２１ａ…第１主面（表面）、２１ｂ…第２主面（裏面）、２２…第１電力端子（エミッタ電極）、２３…制御端子（ゲート電極）、２４…制御端子（エミッタセンス電極）、２６…第２電力端子（コレクタ電極）、３０…第１電極板、３１ａ…第１電力電極（対向面）、３２…第１電力電極（突起部）、４０…第２電極板、４１ａ…第２電力電極（対向面）、５０…絶縁基板、５１ａ…突出部（引出部）、５１ｃ…固定パット、５２…開口部、５３，５４…制御電極（接続パット）、５７，５８…外部接続端子、６１…スペーサ（はんだ被覆ボール）、８０，８１…樹脂部、８５，８６，８７，８８…応力緩和層、９１…第１導電部材、９２…第２導電部材
【図１】
2007059860.tif 000003
【図２】
2007059860.tif 000004
【図３】
2007059860.tif 000005
【図４】
2007059860.tif 000006
【図５】
2007059860.tif 000007
【図６】
2007059860.tif 000008
【図７】
2007059860.tif 000009
【図８】
2007059860.tif 000010
【図９】
2007059860.tif 000011
【図１０】
2007059860.tif 000012
【図１１】
2007059860.tif 000013
【図１２】
2007059860.tif 000014
【図１３】
2007059860.tif 000015
【図１４】
2007059860.tif 000016
【図１５】
2007059860.tif 000017
【図１６】
2007059860.tif 000018
【図１７】
2007059860.tif 000019
【図１８】
2007059860.tif 000020
【図１９】
2007059860.tif 000021