(57)【要約】【課題】周波数帯域幅を変化させることができ、かつ大きなＲＦ信号が入力される場合でも素子値が一定で歪まない周波数・帯域幅切り換え増幅器を得る。【解決手段】入力整合回路網１００と、ＦＥＴ２００と、出力整合回路網３００とを設けた周波数・帯域幅切り換え増幅器であって、入力整合回路網１００、出力整合回路網３００の少なくとも一方は、縦続接続された第１及び第２のハイパスフィルタ回路網１０、２０を有し、第１及び第２のハイパスフィルタ回路網１０、２０は、信号線路に対して直列接続された容量１１、２１と、信号線路に対して並列接続されたインダクタ１３、２３とをそれぞれ含み、第１のハイパスフィルタ回路網１０は、容量１１に並列接続された第１のスイッチ１２をさらに含み、第２のハイパスフィルタ回路網２０は、前記信号線路及びインダクタ２３の間に接続された第２のスイッチ２２をさらに含む。【選択図】図１
2007329641.tif 000002
【特許請求の範囲】
【請求項１】
増幅回路と、前記増幅回路の入力側に接続された入力整合回路網と、前記増幅回路の出力側に接続された出力整合回路網とを備えた周波数・帯域幅切り換え増幅器であって、
前記入力整合回路網、前記出力整合回路網の少なくとも一方は、縦続接続された第１及び第２のハイパスフィルタ回路網を有し、
前記第１及び第２のハイパスフィルタ回路網は、
信号線路に対して直列接続された容量と、
前記信号線路に対して並列接続されたインダクタとをそれぞれ含み、
前記第１のハイパスフィルタ回路網は、
前記容量に並列接続された第１のスイッチをさらに含むとともに、
前記第２のハイパスフィルタ回路網は、
前記信号線路及び前記インダクタの間に接続された第２のスイッチをさらに含む
ことを特徴とする周波数・帯域幅切り換え増幅器。
【請求項２】
増幅回路と、前記増幅回路の入力側に接続された入力整合回路網と、前記増幅回路の出力側に接続された出力整合回路網とを備えた周波数・帯域幅切り換え増幅器であって、
前記入力整合回路網、前記出力整合回路網の少なくとも一方は、縦続接続された第１及び第２のローパスフィルタ回路網を有し、
前記第１及び第２のローパスフィルタ回路網は、
信号線路に対して直列接続されたインダクタと、
前記信号線路に対して並列接続された容量とをそれぞれ含み、
前記第１のローパスフィルタ回路網は、
前記インダクタに並列接続された第１のスイッチをさらに含むとともに、
前記第２のローパスフィルタ回路網は、
前記信号線路及び前記容量の間に接続された第２のスイッチをさらに含む
ことを特徴とする周波数・帯域幅切り換え増幅器。
【請求項３】
増幅回路と、前記増幅回路の入力側に接続された入力整合回路網と、前記増幅回路の出力側に接続された出力整合回路網とを備えた周波数・帯域幅切り換え増幅器であって、
前記入力整合回路網、前記出力整合回路網の少なくとも一方は、縦続接続されたハイパスフィルタ回路網及びローパスフィルタ回路網を有し、
前記ハイパスフィルタ回路網は、
信号線路に対して直列接続された第１の容量と、
前記信号線路に対して並列接続された第１のインダクタとを含むとともに、
前記ローパスフィルタ回路網は、
前記信号線路に対して直列接続された第２のインダクタと、
前記信号線路に対して並列接続された第２の容量と、
前記信号線路及び前記第２の容量の間に接続されたスイッチとを含む
ことを特徴とする周波数・帯域幅切り換え増幅器。
【請求項４】
増幅回路と、前記増幅回路の入力側に接続された入力整合回路網と、前記増幅回路の出力側に接続された出力整合回路網とを備えた周波数・帯域幅切り換え増幅器であって、
前記入力整合回路網、前記出力整合回路網の少なくとも一方は、縦続接続されたハイパスフィルタ回路網及びローパスフィルタ回路網を有し、
前記ハイパスフィルタ回路網は、
信号線路に対して直列接続された第１の容量と、
前記信号線路に対して並列接続された第１のインダクタと、
前記第１の容量に並列接続されたスイッチとを含むとともに、
前記ローパスフィルタ回路網は、
前記信号線路に対して直列接続された第２のインダクタと、
前記信号線路に対して並列接続された第２の容量とを含む
ことを特徴とする周波数・帯域幅切り換え増幅器。
【請求項５】
増幅回路と、前記増幅回路の入力側に接続された入力整合回路網と、前記増幅回路の出力側に接続された出力整合回路網とを備えた周波数・帯域幅切り換え増幅器であって、
前記入力整合回路網、前記出力整合回路網の少なくとも一方は、縦続接続されたローパスフィルタ回路網及びハイパスフィルタ回路網を有し、
前記ローパスフィルタ回路網は、
信号線路に対して直列接続された第１のインダクタと、
前記信号線路に対して並列接続された第１の容量とを含むとともに、
前記ハイパスフィルタ回路網は、
前記信号線路に対して直列接続された第２の容量と、
前記信号線路に対して並列接続された第２のインダクタと、
前記信号線路及び前記第２のインダクタの間に接続されたスイッチとを含む
ことを特徴とする周波数・帯域幅切り換え増幅器。
【請求項６】
増幅回路と、前記増幅回路の入力側に接続された入力整合回路網と、前記増幅回路の出力側に接続された出力整合回路網とを備えた周波数・帯域幅切り換え増幅器であって、
前記入力整合回路網、前記出力整合回路網の少なくとも一方は、縦続接続されたローパスフィルタ回路網及びハイパスフィルタ回路網を有し、
前記ローパスフィルタ回路網は、
信号線路に対して直列接続された第１のインダクタと、
前記信号線路に対して並列接続された第１の容量と、
前記第１のインダクタに並列接続されたスイッチとを含むとともに、
前記ハイパスフィルタ回路網は、
前記信号線路に対して直列接続された第２の容量と、
前記信号線路に対して並列接続された第２のインダクタとを含む
ことを特徴とする周波数・帯域幅切り換え増幅器。
【請求項７】
前記第１のスイッチ、前記第２のスイッチ、又は前記スイッチは、メカニカルスイッチ、半導体スイッチのいずれか一方である
ことを特徴とする請求項１から請求項６までのいずれかに記載の周波数・帯域幅切り換え増幅器。
【請求項８】
前記インダクタ、前記第１のインダクタ、又は前記第２のインダクタは、線路、ワイヤのいずれか一方である
ことを特徴とする請求項１から請求項７までのいずれかに記載の周波数・帯域幅切り換え増幅器。
【請求項９】
前記容量、前記第１の容量、又は前記第２の容量は、スタブ、結合線路のいずれか一方である
ことを特徴とする請求項１から請求項８までのいずれかに記載の周波数・帯域幅切り換え増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、周波数帯域幅を変化させることができ、かつ大きなＲＦ信号が入力される場合でも素子値が一定で歪まない周波数・帯域幅切り換え増幅器に関するものである。
【背景技術】
【０００２】
単一の携帯端末で、無線ＬＡＮやＷＣＤＭＡやＢｌｕｅＴｏｏｔｈ等の複数の通信システムを利用するためには、端末用の高周波アナログ回路（例えば増幅器）には各々の通信システムの周波数（高周波）で動作することが要求されている。現状では、単一の携帯端末で、動作周波数が異なる複数の増幅器をスイッチ等で切り換えることにより、各通信システム用として動作させることが行われている。しかしながら、通信システムの数が多くなると、必要となる増幅器の数も多くなり、全体としてのサイズが大きくなる欠点がある。この欠点を解決するため、複数の周波数で動作する増幅器として、一つの広帯域増幅器を用いることが考えられる。端末装置に占める増幅器の占有面積の点では、周波数の異なる複数の狭帯域増幅器を使用するよりも、一つの広帯域増幅器を使用するほうが好ましい。
【０００３】
しかしながら、広帯域増幅器ではその帯域内で妨害波が入力された場合、所望の通信システムの信号とともに妨害波も増幅してしまうため、通信システムの利用に悪影響を及ぼすという欠点がある。以上の欠点に対応するために、単一の増幅器において整合回路内に設けたスイッチやバラクタダイオードのオン／オフ切り換えや容量を可変することで、動作周波数を変える周波数切り換え増幅器が提案されている。これらの増幅器は、一般には狭帯域であり、使用する通信システムの数（周波数の数）に応じてスイッチで整合回路を切り換えるため、スイッチ等の数が多くなる。これはスイッチによる損失を増大させることにつながり、増幅器の効率低下やサイズが大きくなるという問題がある。
【０００４】
通信の耐妨害性の向上と、装置の小型化を両立するためには、動作周波数を切り換えると共に、動作する帯域幅を広帯域にしたり狭帯域にしたりすることが可能な周波数ならびに帯域幅を切り換える増幅器が必要になる。重要度の高い通信システムを利用する場合は、妨害波の影響を小さくするために狭帯域特性を用いて、他の通信システムを利用する場合は、広帯域特性を用いるとよい。
【０００５】
従来の周波数切り換え増幅器について図面を参照しながら説明する。図１５は、従来の周波数切り換え増幅器の構成を示す図である（例えば、特許文献１参照）。
【０００６】
図１５に示すように、従来の周波数切り換え増幅器は、トランジスタ（増幅回路）、入力マッチング回路（入力整合回路）、出力マッチング回路（出力整合回路）、帯域（周波数）切換信号生成回路、及び帯域（周波数）表示部で構成されている。出力マッチング回路には、可変容量と可変インダクタを設置している。
【０００７】
帯域（周波数）切換信号生成回路は、トランジスタの出力信号の一部が入力され、その周波数に応じて２つの出力信号（線）を、いずれか一方あるいは両方のオン／オフを切り換える。これにより、２つのピンダイオードのオン／オフが切り換わり、整合回路における並列接続された３つのコンデンサ（３つのコンデンサのうち、２つのコンデンサがそれぞれ２つのピンダイオードに直列に接続されている）の合成容量が変化する。これにより、増幅器の動作周波数が切り換わる。
【０００８】
他の従来の周波数切り換え増幅器について図面を参照しながら説明する。図１６は、他の従来の周波数切り換え増幅器の構成を示す図である（例えば、特許文献２参照）。
【０００９】
図１６に示すように、他の従来の周波数切り換え増幅器の出力整合回路において、出力整合回路の信号線路に並列に接続されている容量に直列に接続された可変容量ダイオードを接続し、抵抗を介して電源に接続されている。また、出力整合回路の信号線路のインダクタに並列に可変容量ダイオードを接続し、抵抗を介して電源に接続されている。
【００１０】
他の従来の周波数切り換え増幅器の出力整合回路において、可変容量ダイオードＤ１の容量を調整して整合回路の容量値を可変して、可変容量ダイオードＤ２の容量を調整して整合回路のインダクタンスを可変することにより、周波数可変を実現している。
【００１１】
【特許文献１】特開平１１−９７９４５号公報
【特許文献２】特開平１０−２２４１５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述したような従来の周波数切り換え増幅器では、増幅器の整合回路の段数が変わっていないために帯域幅が変化せず、広帯域特性と狭帯域特性を切り替えることができないという問題点があった。
【００１３】
また、他の従来の周波数切り換え増幅器の出力整合回路では、可変容量ならびに可変インダクタは、ＲＦ信号により容量値ならびにインダクタンスが変化して、高周波信号が歪むなどの問題点があった。
【００１４】
この発明は、上述のような課題を解決するためになされたもので、その目的は、周波数帯域幅を変化させることができ、かつ大きなＲＦ信号が入力される場合でも素子値が一定で歪まない周波数・帯域幅切り換え増幅器を得るものである。
【課題を解決するための手段】
【００１５】
この発明に係る周波数・帯域幅切り換え増幅器は、増幅回路と、前記増幅回路の入力側に接続された入力整合回路網と、前記増幅回路の出力側に接続された出力整合回路網とを設けた周波数・帯域幅切り換え増幅器であって、前記入力整合回路網、前記出力整合回路網の少なくとも一方は、縦続接続された第１及び第２のハイパスフィルタ回路網を有し、前記第１及び第２のハイパスフィルタ回路網は、信号線路に対して直列接続された容量と、前記信号線路に対して並列接続されたインダクタとをそれぞれ含み、前記第１のハイパスフィルタ回路網は、前記容量に並列接続された第１のスイッチをさらに含むとともに、前記第２のハイパスフィルタ回路網は、前記信号線路及び前記インダクタの間に接続された第２のスイッチをさらに含むものである。
【発明の効果】
【００１６】
この発明に係る周波数・帯域幅切り換え増幅器は、周波数帯域幅を変化させることができ、かつ大きなＲＦ信号が入力される場合でも素子値が一定で歪まないという効果を奏する。
【発明を実施するための最良の形態】
【００１７】
実施の形態１．
この発明の実施の形態１に係る周波数・帯域幅切り換え増幅器について図１及び図２を参照しながら説明する。図１は、この発明の実施の形態１に係る周波数・帯域幅切り換え増幅器の回路構成を示す図である。なお、以降では、各図中、同一符号は同一又は相当部分を示す。
【００１８】
図１において、この実施の形態１に係る周波数・帯域幅切り換え増幅器は、入力整合回路網１００と、ＦＥＴ（増幅回路）２００と、出力整合回路網３００とが設けられている。
【００１９】
入力端子１及び出力端子２間に接続された出力整合回路網３００は、第１のハイパスフィルタ回路網１０と、第２のハイパスフィルタ回路網２０とが設けられている。
【００２０】
第１のハイパスフィルタ回路網１０は、第１の直列容量１１と、第１のスイッチ１２と、第１の並列インダクタ１３とが設けられている。
【００２１】
第２のハイパスフィルタ回路網２０は、第２の直列容量２１と、第２のスイッチ２２と、第２の並列インダクタ２３とが設けられている。
【００２２】
第１の直列容量１１の容量値はＣ１、第１の並列インダクタ１３のインダクタンスはＬ１、第２の直列容量２１の容量値はＣ２、第２の並列インダクタ２３のインダクタンスはＬ２である。また、入力端子１からＦＥＴ２００側を見た実数インピーダンスはＺＬ、出力端子２から出力側を見た実数インピーダンスはＺ０である。
【００２３】
なお、入力整合回路網１００は、回路構成が図示されていないが、出力整合回路網３００と同じである。
【００２４】
つぎに、この実施の形態１に係る周波数・帯域幅切り換え増幅器の動作について図面を参照しながら説明する。図２は、この発明の実施の形態１に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【００２５】
この実施の形態１に係る周波数・帯域幅切り換え増幅器は、図２に示すように、広帯域特性と狭帯域特性を有する。周波数・帯域幅切り換え増幅器の広帯域特性を使用する場合には、入力整合回路網１００と出力整合回路網３００の２つの第２のスイッチ２２をオン状態にして、２つの第１のスイッチ１２をオフ状態にすることにより、広帯域特性を得ることができる。また、周波数・帯域幅切り換え増幅器の狭帯域特性を使用する場合、入力整合回路網１００と出力整合回路網３００の２つの第２のスイッチ２２をオフ状態にして、２つの第１のスイッチ１２をオン状態にすることにより、狭帯域特性を得ることができる。
【００２６】
この実施の形態１に係る周波数・帯域幅切り換え増幅器において、広帯域特性と狭帯域特性が切り替わることを確認する。図２に、ＺＬ＝５Ω、Ｚ０＝５０Ωとした場合に、広帯域特性として周波数帯域３．２ＧＨｚ〜４．０ＧＨｚまでの広帯域にわたって整合がとれるように、また、狭帯域特性として１．９ＧＨｚで整合がとれるように設計した出力整合回路網３００の出力反射を示す。
【００２７】
このとき、周波数・帯域幅切り換え増幅器の出力整合回路網３００の回路素子１１、１３、２１、２３の値は、式（１）、（２）、（３）、（４）を満たし、Ｃ１＝１．５３ｐＦ、Ｌ１＝１．４１ｎＨ、Ｃ２＝５．６９ｐＦ、Ｌ２＝０．３８ｎＨとなる。また、狭帯域特性の整合周波数ｆ２と広帯域特性の整合周波数ｆ１は式（５）を満たす。
【００２８】
図２に示すように、周波数・帯域幅切り換え増幅器の整合回路は、第２のスイッチ２２がオン状態であり、かつ第１のスイッチ１２がオフ状態である時、整合回路素子１１、１３、２１、２３は、−２０ｄＢで、３．１３ＧＨｚから４．１０ＧＨｚまでの広帯域のＲＦ信号を通過させている。また、第２のスイッチ２２をオン状態からオフ状態にして、かつ第１のスイッチ１２をオフ状態からオン状態にすると、１．８７ＧＨｚの狭帯域の信号のみを通過させている。
【００２９】
これにより、第２のハイパスフィルタ回路網２０の並列インダクタ２３と直列に挿入した第２のスイッチ２２と、かつ第１のハイパスフィルタ回路網１０の直列容量１１と並列に挿入した第１のスイッチ１２のオン／オフを切り換えることで、周波数・帯域幅切り換え増幅器において広帯域特性と狭帯域特性が効果的に切り替わっていることが確認できる。なお、入力整合回路網１００と出力整合回路網３００の両方が、図１の右側の回路構成を有していることが理想的であるが、片方だけが図１の右側の回路構成を有していても同様の効果を奏する。
【００３０】
【数１】
2007329641.tif 000003
【００３１】
実施の形態２．
この発明の実施の形態２に係る周波数・帯域幅切り換え増幅器について図３及び図４を参照しながら説明する。図３は、この発明の実施の形態２に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【００３２】
図３において、この実施の形態２に係る周波数・帯域幅切り換え増幅器の整合回路は、入力端子１と出力端子２の間に、第１のローパスフィルタ回路網３０と、第２のローパスフィルタ回路網４０とが設けられている。
【００３３】
第１のローパスフィルタ回路網３０は、第１の直列インダクタ３１と、第１のスイッチ３２と、第１の並列容量３３とが設けられている。
【００３４】
第２のローパスフィルタ回路網４０は、第２の直列インダクタ４１と、第２のスイッチ４２と、第２の並列容量４３とが設けられている。
【００３５】
第１の並列容量３３の容量値はＣ１、第１の直列インダクタ３１のインダクタンスはＬ１、第２の並列容量４３の容量値はＣ２、第２の直列インダクタ４１のインダクタンスはＬ２である。また、入力端子１から入力側を見た実数インピーダンスはＺＬ、出力端子２から出力側を見た実数インピーダンスはＺ０である。
【００３６】
つぎに、この実施の形態２に係る周波数・帯域幅切り換え増幅器の動作について図面を参照しながら説明する。図４は、この発明の実施の形態２に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【００３７】
周波数・帯域幅切り換え増幅器の広帯域特性を使用する場合、第２のスイッチ４２をオン状態にして、第１のスイッチ３２をオフ状態にすることにより、広帯域特性を得ることができる。また、周波数・帯域幅切り換え増幅器の狭帯域特性を使用する場合、第２のスイッチ４２をオフ状態にして、第１のスイッチ３２をオン状態にすることにより、狭帯域特性を得ることができる。
【００３８】
この実施の形態２に係る周波数・帯域幅切り換え増幅器において広帯域特性と狭帯域特性が切り替わることを確認する。図４に、ＺＬ＝５Ω、Ｚ０＝５０Ωとした場合に、広帯域特性として周波数帯域１．８ＧＨｚ〜３．０ＧＨｚまでの広帯域にわたって整合がとれるように、狭帯域特性として４．０ＧＨｚで整合がとれるように設計した整合回路の出力反射を示す。
【００３９】
このとき、周波数・帯域可変増幅器の整合回路の回路素子３３、３１、４３、４１の値は、式（６）、（７）、（８）、（９）を満たし、Ｃ１＝２．３２ｐＦ、Ｌ１＝１．７０ｎＨ、Ｃ２＝６．７４ｐＦ、Ｌ２＝０．６０ｎＨとなる。また、狭帯域特性の整合周波数ｆ２と広帯域特性の整合周波数ｆ１は式（１０）を満たす。
【００４０】
図４に示すように、周波数・帯域幅切り換え増幅器の整合回路は、第２のスイッチ４２がオン状態であり、かつ第１のスイッチ３２がオフ状態である時、整合回路素子３３、３１、４３、４１は、−１０ｄＢで、１．７０ＧＨｚから３．１８ＧＨｚまでの広帯域のＲＦ信号を通過させている。また、第２のスイッチ４２をオン状態からオフ状態にして、かつ第１のスイッチ３２をオフ状態からオン状態にすると、４．０ＧＨｚの狭帯域の信号のみを通過させている。
【００４１】
これにより、第２のローパスフィルタ回路網４０の第２の並列容量４３と直列に挿入した第２のスイッチ４２と、かつ第１のローパスフィルタ回路網３０の第１の直列インダクタ３１と並列に挿入した第１のスイッチ３２のオン／オフを切り換えることで、周波数・帯域幅切り換え増幅器において広帯域特性と狭帯域特性が効果的に切り替わっていることが確認できる。なお、入力整合回路網と出力整合回路網の両方が、図３の回路構成を有していることが理想的であるが、片方だけが図３の回路構成を有していても同様の効果を奏する。
【００４２】
【数２】
2007329641.tif 000004
【００４３】
実施の形態３．
この発明の実施の形態３に係る周波数・帯域幅切り換え増幅器について図５及び図６を参照しながら説明する。図５は、この発明の実施の形態３に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【００４４】
図５において、この実施の形態３に係る周波数・帯域幅切り換え増幅器の整合回路は、入力端子１と出力端子２の間に、第１のハイパスフィルタ回路網１０と、第２のローパスフィルタ回路網４０とが設けられている。
【００４５】
第１のハイパスフィルタ回路網１０は、第１の直列容量１１と、第１の並列インダクタ１３とが設けられている。
【００４６】
第２のローパスフィルタ回路網４０は、第２の直列インダクタ４１と、第２のスイッチ４２と、第２の並列容量４３とが設けられている。
【００４７】
第１の直列容量１１の容量値はＣ１、第１の並列インダクタ１３のインダクタンスはＬ１、第２の並列容量４３の容量値はＣ２、第２の直列インダクタ４１のインダクタンスはＬ２である。また、入力端子１から入力側を見た実数インピーダンスはＺＬ、出力端子２から出力側を見た実数インピーダンスはＺ０である。
【００４８】
つぎに、この実施の形態３に係る周波数・帯域幅切り換え増幅器の動作について図面を参照しながら説明する。図６は、この発明の実施の形態３に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【００４９】
周波数・帯域幅切り換え増幅器の広帯域特性を使用する場合、第２のスイッチ４２をオン状態にすることにより、広帯域特性を得ることができる。また、周波数・帯域幅切り換え増幅器の狭帯域特性を使用する場合、第２のスイッチ４２をオフ状態にすることにより、狭帯域特性を得ることができる。
【００５０】
図６は、この実施の形態３に係る周波数・帯域幅切り換え増幅器において広帯域特性と狭帯域特性が切り替わることを確認することを目的として、ＺＬ＝１５Ω、Ｚ０＝５０Ωとした場合に、広帯域特性として周波数帯域２．０ＧＨｚ〜３．５ＧＨｚまでの広帯域にわたって整合がとれるように、狭帯域特性として１．８ＧＨｚで整合がとれるように設計した整合回路の出力反射を示す。
【００５１】
このとき、周波数・帯域幅切り換え増幅器の整合回路の回路素子１１、１３、４３、４１の値は、式（１１）、（１２）、（１３）、（１４）を満たし、Ｃ１＝３．０６ｐＦ、
Ｌ１＝３．２７ｎＨ、Ｃ２＝１．７９ｐＦ、Ｌ２＝０．５５ｎＨとなる。また、狭帯域特性の整合周波数ｆ２と広帯域特性の整合周波数ｆ１は式（１５）を満たす。
【００５２】
図６に示すように、周波数・帯域幅切り換え増幅器の整合回路は、第２のスイッチ４２がオン状態である時、整合回路素子１１、１３、４３、４１は、−１５ｄＢで、１．８ＧＨｚから３．６ＧＨｚまでの広帯域のＲＦ信号を通過させている。また、第２のスイッチ４２をオン状態からオフ状態にすると、１．８ＧＨｚの狭帯域の信号のみを通過させている。
【００５３】
これにより、第２のローパスフィルタ回路網４０の並列容量４３と直列に挿入した第２のスイッチ４２のオン／オフを切り換えることで、周波数・帯域幅切り換え増幅器において広帯域特性と狭帯域特性が効果的に切り替わっていることが確認できる。なお、入力整合回路網と出力整合回路網の両方が、図５の回路構成を有していることが理想的であるが、片方だけが図５の回路構成を有していても同様の効果を奏する。
【００５４】
【数３】
2007329641.tif 000005
【００５５】
実施の形態４．
この発明の実施の形態４に係る周波数・帯域幅切り換え増幅器について図７及び図８を参照しながら説明する。図７は、この発明の実施の形態４に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【００５６】
図７において、この実施の形態４に係る周波数・帯域幅切り換え増幅器の整合回路は、入力端子１と出力端子２の間に、第１のハイパスフィルタ回路網１０と、第２のローパスフィルタ回路網４０とが設けられている。
【００５７】
第１のハイパスフィルタ回路網１０は、第１の直列容量１１と、第１のスイッチ１２と、第１の並列インダクタ１３とが設けられている。
【００５８】
第２のローパスフィルタ回路網４０は、第２の直列インダクタ４１と、第２の並列容量４３とが設けられている。
【００５９】
第１の直列容量１１の容量値はＣ１、第１の並列インダクタ１３のインダクタンスはＬ１、第２の並列容量４３の容量値はＣ２、第２の直列インダクタ４１のインダクタンスはＬ２である。また、入力端子１から入力側を見た実数インピーダンスはＺＬ、出力端子２から出力側を見た実数インピーダンスはＺ０である。
【００６０】
つぎに、この実施の形態４に係る周波数・帯域幅切り換え増幅器の動作について図面を参照しながら説明する。図８は、この発明の実施の形態４に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【００６１】
周波数・帯域幅切り換え増幅器の広帯域特性を使用する場合、第１のスイッチ１２をオフ状態にすることにより、広帯域特性を得ることができる。また、周波数・帯域幅切り換え増幅器の狭帯域特性を使用する場合、第１のスイッチ１２をオン状態にすることにより、狭帯域特性を得ることができる。
【００６２】
図８は、この実施の形態４に係る周波数・帯域幅切り換え増幅器において広帯域特性と狭帯域特性が切り替わることを確認することを目的として、ＺＬ＝１５Ω、Ｚ０＝５０Ωとした場合に、広帯域特性として周波数帯域１．８ＧＨｚ〜３．０ＧＨｚまでの広帯域にわたって整合がとれるように、狭帯域特性として３．２ＧＨｚで整合がとれるように設計した整合回路の出力反射を示す。
【００６３】
このとき、周波数・帯域幅切り換え増幅器の整合回路の回路素子１１、１３、４３、４１の値は、式（１６）、（１７）、（１８）、（１９）を満たし、Ｃ１＝２．６３ｐＦ、Ｌ１＝４．０８ｎＨ、Ｃ２＝１．９６ｐＦ、Ｌ２＝１．０７ｎＨとなる。また、狭帯域特性の整合周波数ｆ２と広帯域特性の整合周波数ｆ１は、式（２０）を満たす。
【００６４】
図８に示すように、周波数・帯域幅切り換え増幅器の整合回路は、第１のスイッチ１２がオフ状態である時、整合回路素子１１、１３、４３、４１は、−１５ｄＢで、１．７２ＧＨｚから３．１ＧＨｚまでの広帯域のＲＦ信号を通過させている。また、第１のスイッチ１２をオフ状態からオン状態にすると、３．２ＧＨｚの狭帯域の信号のみを通過させている。
【００６５】
これにより、第１のハイパスフィルタ回路網１０の直列容量１１と並列に挿入した第１のスイッチ１２のオン／オフを切り換えることで、周波数・帯域幅切り換え増幅器において広帯域特性と狭帯域特性が効果的に切り替わっていることが確認できる。なお、入力整合回路網と出力整合回路網の両方が、図７の回路構成を有していることが理想的であるが、片方だけが図７の回路構成を有していても同様の効果を奏する。
【００６６】
【数４】
2007329641.tif 000006
【００６７】
実施の形態５．
この発明の実施の形態５に係る周波数・帯域幅切り換え増幅器について図９及び図１０を参照しながら説明する。図９は、この発明の実施の形態５に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【００６８】
図９において、この実施の形態５に係る周波数・帯域幅切り換え増幅器の整合回路は、入力端子１と出力端子２の間に、第１のローパスフィルタ回路網３０と、第２のハイパスフィルタ回路網２０とが設けられている。
【００６９】
第１のローパスフィルタ回路網３０は、第１の直列インダクタ３１と、第１の並列容量３３とが設けられている。
【００７０】
第２のハイパスフィルタ回路網２０は、第２の直列容量２１と、第２のスイッチ２２と、第２の並列インダクタ２３とが設けられている。
【００７１】
第１の並列容量３３の容量値はＣ１、第１の直列インダクタ３１のインダクタンスはＬ１、第２の直列容量２１の容量値はＣ２、第２の並列インダクタ２３のインダクタンスはＬ２である。また、入力端子１から入力側を見た実数インピーダンスはＺＬ、出力端子２から出力側を見た実数インピーダンスはＺ０である。
【００７２】
つぎに、この実施の形態５に係る周波数・帯域幅切り換え増幅器の動作について図面を参照しながら説明する。図１０は、この発明の実施の形態５に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【００７３】
周波数・帯域幅切り換え増幅器の広帯域特性を使用する場合、第２のスイッチ２２をオン状態にすることにより、広帯域特性を得ることができる。また、周波数・帯域幅切り換え増幅器の狭帯域特性を使用する場合、第２のスイッチ２２をオフ状態にすることにより、狭帯域特性を得ることができる。
【００７４】
図１０は、この実施の形態５に係る周波数・帯域幅切り換え増幅器において広帯域特性と狭帯域特性が切り替わることを確認することを目的として、ＺＬ＝２０Ω、Ｚ０＝５０Ωとした場合に、広帯域特性として周波数帯域１．０ＧＨｚ〜２．２ＧＨｚまでの広帯域にわたって整合がとれるように、狭帯域特性として２．４ＧＨｚで整合がとれるように設計した整合回路の出力反射を示す。
【００７５】
このとき、周波数・帯域幅切り換え増幅器の整合回路の回路素子３３、３１、２１、２３の値は、式（２１）、（２２）、（２３）、（２４）を満たし、Ｃ１＝１．６３ｐＦ、Ｌ１＝２．２０ｎＨ、Ｃ２＝８．０４ｐＦ、Ｌ２＝４．８０ｎＨとなる。また、狭帯域特性の整合周波数ｆ２と広帯域特性の整合周波数ｆ１は、式（２５）を満たす。
【００７６】
図１０に示すように、周波数・帯域幅切り換え増幅器の整合回路は、第２のスイッチ２２がオン状態である時、整合回路素子３３、３１、２１、２３は、−２０ｄＢで、１．０ＧＨｚから２．２ＧＨｚまでの広帯域のＲＦ信号を通過させている。また、第２のスイッチ２２をオン状態からオフ状態にすると、２．４ＧＨｚの狭帯域の信号のみを通過させている。
【００７７】
これにより、第２のハイパスフィルタ回路網２０の並列インダクタ２３と直列に挿入した第２のスイッチ２２のオン／オフを切り換えることで、周波数・帯域幅切り換え増幅器において広帯域特性と狭帯域特性が効果的に切り替わっていることが確認できる。なお、入力整合回路網と出力整合回路網の両方が、図９の回路構成を有していることが理想的であるが、片方だけが図９の回路構成を有していても同様の効果を奏する。
【００７８】
【数５】
2007329641.tif 000007
【００７９】
実施の形態６．
この発明の実施の形態６に係る周波数・帯域幅切り換え増幅器について図１１及び図１２を参照しながら説明する。図１１は、この発明の実施の形態６に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【００８０】
図１１において、この実施の形態６に係る周波数・帯域幅切り換え増幅器の整合回路は、入力端子１と出力端子２の間に、第１のローパスフィルタ回路網３０と、第２のハイパスフィルタ回路網２０とが設けられている。
【００８１】
第１のローパスフィルタ回路網３０は、第１の直列インダクタ３１と、第１のスイッチ３２と、第１の並列容量３３とが設けられている。
【００８２】
第２のハイパスフィルタ回路網２０は、第２の直列容量２１と、第２の並列インダクタ２３とが設けられている。
【００８３】
第１の並列容量３３の容量値はＣ１、第１の直列インダクタ３１のインダクタンスはＬ１、第２の直列容量２１の容量値はＣ２、第２の並列インダクタ２３のインダクタンスはＬ２である。また、入力端子１から入力側を見た実数インピーダンスはＺＬ、出力端子２から出力側を見た実数インピーダンスはＺ０である。
【００８４】
つぎに、この実施の形態６に係る周波数・帯域幅切り換え増幅器の動作について図面を参照しながら説明する。図１２は、この発明の実施の形態６に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【００８５】
周波数・帯域幅切り換え増幅器の広帯域特性を使用する場合、第１のスイッチ３２をオフ状態にすることにより、広帯域特性を得ることができる。また、周波数・帯域幅切り換え増幅器の狭帯域特性を使用する場合、第１のスイッチ３２をオン状態にすることにより、狭帯域特性を得ることができる。
【００８６】
図１２は、この実施の形態６に係る周波数・帯域幅切り換え増幅器において広帯域特性と狭帯域特性が切り替わることを確認することを目的として、ＺＬ＝１５Ω、Ｚ０＝５０Ωとした場合に、広帯域特性として周波数帯域１．５ＧＨｚ〜２．４ＧＨｚまでの広帯域にわたって整合がとれるように、狭帯域特性として１．３７ＧＨｚで整合がとれるように設計した整合回路の出力反射を示す。
【００８７】
このとき、周波数・帯域幅切り換え増幅器の整合回路の回路素子３３、３１、２１、２３の値は、式（２６）、（２７）、（２８）、（２９）を満たし、Ｃ１＝１．３３ｐＦ、Ｌ１＝２．４１ｎＨ、Ｃ２＝５．３０ｐＦ、Ｌ２＝２．９３ｎＨとなる。また、狭帯域特性の整合周波数ｆ２と広帯域特性の整合周波数ｆ１は、式（３０）を満たす。
【００８８】
図１２に示すように、周波数・帯域幅切り換え増幅器の整合回路は、第１のスイッチ３２がオフ状態である時、整合回路素子３３、３１、２１、２３は、−１５ｄＢで、１．５ＧＨｚから２．４ＧＨｚまでの広帯域のＲＦ信号を通過させている。また、第１のスイッチ３２をオフ状態からオン状態にすると、１．３７ＧＨｚの狭帯域の信号のみを通過させている。
【００８９】
これにより、第１のローパスフィルタ回路網３０の直列インダクタ３１と並列に挿入した第１のスイッチ３２のオン／オフを切り換えることで、周波数・帯域幅切り換え増幅器において広帯域特性と狭帯域特性が効果的に切り替わっていることが確認できる。なお、入力整合回路網と出力整合回路網の両方が、図１１の回路構成を有していることが理想的であるが、片方だけが図１１の回路構成を有していても同様の効果を奏する。
【００９０】
【数６】
2007329641.tif 000008
【００９１】
実施の形態７．
この発明の実施の形態７に係る周波数・帯域幅切り換え増幅器について図１３を参照しながら説明する。図１３は、この発明の実施の形態７に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【００９２】
図１３において、この実施の形態７に係る周波数・帯域幅切り換え増幅器の整合回路は、入力端子１と出力端子２の間に、第１のハイパスフィルタ回路網１０と、第２のハイパスフィルタ回路網２０と、信号線路に対して並列接続された抵抗４と直列接続された電源３とが設けられている。
【００９３】
第１のハイパスフィルタ回路網１０は、第１の直列容量１１と、第１のピンダイオード１４と、第１の並列インダクタ１３とが設けられている。
【００９４】
第２のハイパスフィルタ回路網２０は、第２の直列容量２１と、第２のピンダイオード２４と、第２の並列インダクタ２３とが設けられている。
【００９５】
この実施の形態７は、上記実施の形態１の周波数・帯域切り換え増幅器の整合回路のスイッチに、ピンダイオードを適用したものである。第２のピンダイオード２４は、第２の並列インダクタ２３と直列に、かつグランドから信号線路への方向が順方向になるように接続する。また、第１のピンダイオード１４は、第１の直列容量１１と並列に、かつ整合回路の入力端子１から整合回路の出力端子２への方向が順方向になるように接続する。
【００９６】
つぎに、この実施の形態７に係る周波数・帯域幅切り換え増幅器の動作について図面を参照しながら説明する。
【００９７】
周波数・帯域幅切り換え増幅器の広帯域特性を使用する場合、電源３より整合回路にマイナスの電圧を印加することにより、第２のピンダイオード２４がオン状態になり、第１のピンダイオード１４がオフ状態になるので、広帯域特性を得ることができる。また、周波数・帯域幅切り換え増幅器の狭帯域特性を使用する場合、電源３より整合回路にプラスの電圧を印加することにより、第２のピンダイオード２４がオフ状態になり、第１のピンダイオード１４がオン状態になるので、狭帯域特性を得ることができる。
【００９８】
これにより、第２のハイパスフィルタ回路網２０の第２の並列インダクタ２３と直列に挿入した第２のピンダイオード２４、並びに第１のハイパスフィルタ回路網１０の第１の直列容量１１と並列に挿入した第１のピンダイオード１４のオン／オフを切り換えることで、周波数・帯域幅切り換え増幅器の広帯域特性と狭帯域特性が効果的に切り替わる。なお、入力整合回路網と出力整合回路網の両方が、図１３の回路構成を有していることが理想的であるが、片方だけが図１３の回路構成を有していても同様の効果を奏する。また、この実施の形態７は、上記の実施の形態２〜６にも適用できることは言うまでもない。さらに、スイッチとしてピンダイオードだけでなく、ピンダイオード、ＭＥＭＳスイッチなどのメカニカルスイッチや、トランジスタ（ＦＥＴ）スイッチなどの半導体スイッチを用いてもよく、ＦＥＴスイッチを用いた例は次の実施の形態８で説明する。
【００９９】
実施の形態８．
この発明の実施の形態８に係る周波数・帯域幅切り換え増幅器について図１４を参照しながら説明する。図１４は、この発明の実施の形態８に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【０１００】
図１４において、この実施の形態８に係る周波数・帯域幅切り換え増幅器の整合回路は、入力端子１と出力端子２の間に、第１のハイパスフィルタ回路網１０と、第２のハイパスフィルタ回路網２０と、第１の電源３に接続されたインバータ回路網５０とが設けられている。
【０１０１】
第１のハイパスフィルタ回路網１０は、第１の直列容量１１と、第１のＦＥＴ１５と、第１の並列インダクタ１３とが設けられている。
【０１０２】
第２のハイパスフィルタ回路網２０は、第２の直列容量２１と、第２のＦＥＴ２５と、第２の並列インダクタ２３とが設けられている。
【０１０３】
インバータ回路網５０は、ｐＭＯＳトランジスタ５１と、ｎＭＯＳトランジスタ５２と、第２の電源５とが設けられている。
【０１０４】
この実施の形態８は、上記実施の形態１の周波数・帯域切り換え増幅器の整合回路のスイッチに、ＦＥＴを適用したものである。第２の電源５は、常に、ｐＭＯＳトランジスタ５１と、ｎＭＯＳトランジスタ５２の動作電圧を印加する。
【０１０５】
つぎに、この実施の形態７に係る周波数・帯域幅切り換え増幅器の動作について図面を参照しながら説明する。
【０１０６】
周波数・帯域幅切り換え増幅器の広帯域特性を使用する場合、第１の電源３よりｐＭＯＳトランジスタ５１とｎＭＯＳトランジスタ５２にマイナスの電圧を印加することにより、ｐＭＯＳトランジスタ５１はオン状態になり、ｎＭＯＳトランジスタ５２はオフ状態になり、同時に第２のＦＥＴ２５はオン状態になり、第１のＦＥＴ１５はオフ状態になるため、広帯域特性を得ることができる。また、周波数・帯域幅切り換え増幅器の狭帯域特性を使用する場合、第１の電源３よりｐＭＯＳトランジスタ５１とｎＭＯＳトランジスタ５２にプラスの電圧を印加することにより、ｐＭＯＳトランジスタ５１はオフ状態になり、ｎＭＯＳトランジスタ５２はオン状態になり、同時に第２のＦＥＴ２５はオフ状態になり、第１のＦＥＴ１５はオン状態になるため、狭帯域特性を得ることができる。
【０１０７】
これにより、第２のハイパスフィルタ回路網２０の第２の並列インダクタ２３と直列に挿入した第２のＦＥＴ２５、並びに第１のハイパスフィルタ回路網１０の第１の直列容量１１と並列に挿入した第１のＦＥＴ１５のオン／オフを切り換えることで、周波数・帯域幅切り換え増幅器の広帯域特性と狭帯域特性が効果的に切り替わる。なお、入力整合回路網と出力整合回路網の両方が、図１４の回路構成を有していることが理想的であるが、片方だけが図１４の回路構成を有していても同様の効果を奏する。また、各実施の形態では、インダクタとして線路あるいはワイヤなどを用いることができるともに、容量としてスタブあるいは結合線路などを用いることができる。
【図面の簡単な説明】
【０１０８】
【図１】この発明の実施の形態１に係る周波数・帯域幅切り換え増幅器の回路構成を示す図である。
【図２】この発明の実施の形態１に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【図３】この発明の実施の形態２に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【図４】この発明の実施の形態２に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【図５】この発明の実施の形態３に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【図６】この発明の実施の形態３に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【図７】この発明の実施の形態４に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【図８】この発明の実施の形態４に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【図９】この発明の実施の形態５に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【図１０】この発明の実施の形態５に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【図１１】この発明の実施の形態６に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【図１２】この発明の実施の形態６に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の広帯域特性と狭帯域特性を示す図である。
【図１３】この発明の実施の形態７に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【図１４】この発明の実施の形態８に係る周波数・帯域幅切り換え増幅器の入力整合回路網及び出力整合回路網の回路構成を示す図である。
【図１５】従来の周波数切り換え増幅器の構成を示す図である。
【図１６】他の従来の周波数切り換え増幅器の構成を示す図である。
【符号の説明】
【０１０９】
１  入力端子、２  出力端子、３  電源、第１の電源、４  抵抗、５  第２の電源、１０  第１のハイパスフィルタ回路網、１１  第１の直列容量、１２  第１のスイッチ、１３  第１の並列インダクタ、１４  第１のピンダイオード、２０  第２のハイパスフィルタ回路網、２１  第２の直列容量、２２  第２のスイッチ、２３  第２の並列インダクタ、２４  第２のピンダイオード、３０  第１のローパスフィルタ回路網、３１  第１の直列インダクタ、３２  第１のスイッチ、３３  第１の並列容量、４０  第２のローパスフィルタ回路網、４１  第２の直列インダクタ、４２  第２のスイッチ、４３  第２の並列容量、５０  インバータ回路網、５１  ｐＭＯＳトランジスタ、５２  ｎＭＯＳトランジスタ、１００  入力整合回路網、２００  ＦＥＴ、３００  出力整合回路網。
【図１】
2007329641.tif 000009
【図２】
2007329641.tif 000010
【図３】
2007329641.tif 000011
【図４】
2007329641.tif 000012
【図５】
2007329641.tif 000013
【図６】
2007329641.tif 000014
【図７】
2007329641.tif 000015
【図８】
2007329641.tif 000016
【図９】
2007329641.tif 000017
【図１０】
2007329641.tif 000018
【図１１】
2007329641.tif 000019
【図１２】
2007329641.tif 000020
【図１３】
2007329641.tif 000021
【図１４】
2007329641.tif 000022
【図１５】
2007329641.tif 000023
【図１６】
2007329641.tif 000024