(57)【要約】【課題】画素部を構成するＣｓ配線とソース配線との間の寄生容量を小さくし、クロストークに強い特性を得るとともに、開口率を上げてＬＣＤの輝度を増大させる。【解決手段】ソース配線上に、このソース配線を覆うようにＣｓ配線を配置し、Ｃｓ配線上に、一部が重畳するように画素電極を配置形成し、ソース配線と画素電極との距離を小さくすることで、開口率を向上させる。ソース配線、Ｃｓ配線、画素電極が順次積層された構造とすることによって、ソース配線と画素電極との間に生じる寄生容量を低減するとともに、蓄積容量を確保する。さらに、Ｃｓ配線を、ゲート配線上に配置することなく、ゲート配線方向に配置し、ソース配線上に配置されたＣｓ配線とで、メッシュ状のＣｓ配線を形成して、Ｃｓ配線の低抵抗化を図り、冗長性を向上させる。【選択図】図１
2007193366.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に一定間隔を隔てて配置された複数のゲート配線、上記ゲート配線に交差する複数のソース配線、上記ゲート配線と上記ソース配線との交差部に設けられた薄膜トランジスタを含み、上記薄膜トランジスタを構成するドレイン電極に接続された画素電極と、上記画素電極との間に絶縁膜を挟むことによって保持容量を形成する保持容量電極線を有するマトリックス型表示装置用の薄膜トランジスタアレイ基板において、上記ドレイン電極は、上記ゲート配線の配置方向に延在する延在部を有し、上記ソース配線上に絶縁膜を挟んで形成される上記保持容量電極線は、上記ソース配線と上記ゲート配線の配置方向の配線成分を持った上下左右の隣接する画素の保持容量電極線に接続されたメッシュ状の構造であり、上記ソース配線の配置方向の配線成分は、上記ソース配線を覆うように、上記ソース配線よりも幅広に配置形成され、上記ゲート配線の配置方向の配線成分は、上記ゲート配線を覆わないように配置形成され、上記画素電極の周囲は、上記ドレイン電極の延在部および上記保持容量電極線の上層に一部が重畳するように取り囲まれて配置形成されていることを特徴とする液晶表示装置。
【請求項２】
上記画素電極と上記ゲート配線とが部分的に重畳することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
絶縁基板上に一定間隔を隔てて配置された複数のゲート配線、上記ゲート配線に交差する複数のソース配線、上記ゲート配線と上記ソース配線との交差部に設けられた薄膜トランジスタを含み、上記薄膜トランジスタを構成するドレイン電極に接続された画素電極、上記画素電極との間に絶縁膜を挟むことによって保持容量を形成する保持容量電極線を有するマトリックス型表示装置用の薄膜トランジスタアレイ基板において、上記ドレイン電極は、上記ゲート配線の配置方向に延在する延在部を有し、上記ソース配線上に絶縁膜を挟んで形成される上記保持容量電極線は、上記ソース配線の配置方向に沿って一方向に伸びるように配置され、上記ソース配線を覆うように、上記ソース配線よりも幅広に配置形成され、上記画素電極の周囲は、上記ゲート配線、上記ドレイン電極の延在部および上記保持容量電極線の上層に一部が重畳するように取り囲まれて配置形成されていることを特徴とする液晶表示装置。
【請求項４】
上記画素電極は、上記ソース配線の上層に一部が重畳するように配置形成されていることを特徴とする請求項１乃至請求項３のいずれか一項記載の液晶表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一項に記載の液晶表示装置の製造方法であって、ソース配線およびドレイン電極、保持容量電極線、画素電極の順に形成を行い、それぞれが部分的に重畳するように配置する工程を含むことを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マトリックス型表示装置に用いられる、薄膜トランジスタアレイ基板を備えた液晶表示装置およびその製造方法の技術に関するものである。
【背景技術】
【０００２】
マトリックス型表示装置は、通常、薄膜トランジスタ（以下、ＴＦＴという。）などが設けられた薄膜トランジスタアレイ基板（以下、ＴＦＴアレイ基板という。）とカラーフィルターおよびブラックマトリクス等が設けられた対向基板を構成する２枚の基板の間に液晶などの表示材料が挟持され、この表示材料に選択的に電圧が印加されるように構成されている。
ＴＦＴアレイ基板においては、図１０の等価回路に示すように、画素をマトリックス状に配置する。
【０００３】
図１０において、Ｇ１、Ｇ２、Ｇ３は走査信号線（以下、ゲート配線という。）、Ｓ１、Ｓ２、Ｓ３は、映像信号線（以下、ソース配線という。）Ｃｓ１、Ｃｓ２、Ｃｓ３は、保持容量形成用の保持容量電極線（以下、Ｃｓ配線という。）を示している。
その他、符号１ａ〜１ｉはＴＦＴであり、ＴＦＴをスイッチング素子として画素電極への電荷の充放電を制御する。また、符号２ａ〜２ｉは保持容量（以下、Ｃｓ容量という。）であり、画素電極とＣｓ配線との間に絶縁膜を形成して作製する。画素電極は、ＩＴＯ等の透明電極で形成し、対向電極との間に液晶を挟持して符号３ａ〜３ｉで示す液晶容量Ｃｌｃを形成する。さらに符号４ａ〜４ｉはソース配線と画素電極間に寄生的に形成される寄生容量Ｃｄｐである。ＴＦＴのＯＮとＯＦＦは、走査信号線をゲート電極として実施する。
【０００４】
画素電極は、ＴＦＴを介してソース配線と接続され、ソース配線の信号レベルの大小により、画素電極に充電される電荷量が変化し、画素電極の電位が設定される。画素電極と、対向電極間の電圧に応じて、液晶の変位量が変わり、裏面からの透過光量を変える。従って、ソース配線の信号レベルを制御することで、光学的信号変化を抑制し、映像として表示する。
【０００５】
映像の品質を高めるためには、ゲート配線等の信号レベルの変化による画素電位の変動をできるだけ小さくする必要があり、画素電極にＣｓ容量２ａ〜２ｉを設けて、画素の総容量を大きくしている。Ｃｓ容量２ａ〜２ｉは、対向電極と同電位のＣｓ配線Ｃｓ１〜Ｃｓ３と画素電極の間に絶縁膜を設けて形成する。
【０００６】
次に、従来のＴＦＴアレイ基板における画素レイアウトを図１１に示す。また、図１１のＡ−Ａで示す領域を矢印方向から見た場合の断面図を図１２に示す。さらに図１３および図１４を用い、従来の画素部の形成方法を、Ａ−Ａ領域の断面図を例にとって示す。
【０００７】
図１１においては、符号１０２はゲート配線、１０４は半導体薄膜、１０７はソース配線、１０８はソース電極、１０９はドレイン電極、１１１はＣｓ配線を、１１４は画素電極をそれぞれ示している。
また、図１２において、１０１はガラス基板、１０３はゲート絶縁膜、１０５はｉ層（ノンドープトアモルファスシリコン等により構成される半導体層である。）、１０６はｎ層（例えばｎ型不純物を含むアモルファスシリコン等によって構成される半導体層である。）、１１３は絶縁膜をそれぞれ示し、既に説明のために用いた符号と同一符号は同一若しくは相当部分を示すものである。
【０００８】
次に、図１３および図１４を用いて図１２に示す断面構造のマトリックス型表示装置の製造工程について説明する。
まず、図１３（ａ）に示すように、ガラス基板１０１上にゲート電極１０２となる金属膜１０２ａを形成し、図１３（ｂ）に示すようにゲート電極１０２に相当する平面形状を持つレジストパターン１１０ａを形成して、これをエッチングマスクとして金属膜１０２ａに対してエッチングを行い、ゲート電極１０２を得、その後レジストパターン１１０ａは除去する。
【０００９】
次に、図１３（ｃ）に示すように、ゲート絶縁膜１０３、ｉ層１０５、ｎ層１０６を順次積層し、図１３（ｄ）に示すようにｉ層１０５およびｎ層１０６を残す領域上にレジストパターン１１０ｂを形成し、これをエッチングマスクとしてｎ層１０６、ｉ層１０５を順次エッチングしてレジストパターン１１０ｂは除去する。
【００１０】
その後、図１３（ｅ）に示すように、画素電極１１４となるＩＴＯ薄膜１１４ａを積層し、図１４（ａ）に示すように画素電極１１４に相当する形状にパターニングされたレジストパターン１１０ｃをエッチングマスクとしてＩＴＯ薄膜１１４ａをエッチングして画素電極１１４を得、その後レジストパターン１１０ｃは除去する。
【００１１】
次に、図１４（ｂ）に示すように、ソース配線１０７、ソース電極１０８、ドレイン電極１０９となる金属膜１１２ａを積層し、図１４（ｃ）に示すように、ソース配線１０７、ソース電極１０８、ドレイン電極１０９として必要となる領域に相当するレジストパターン１１０ｄをパターニングして、これをエッチングマスクとして金属膜１１２ａをエッチングし、さらにｎ層１０６、ｉ層１０５の一部も選択的にエッチングし、その後レジストパターン１１０ｄを除去し、絶縁膜１１３を形成することで図１２に示した断面構造の、従来のマトリックス型表示装置を得ることができる。
【００１２】
次に、従来のＴＦＴの構造と機能について、例を用いて説明する。既に説明に用いた図１２において、画素電極１１４に電荷を充電する場合、ソース電極１０８には９Ｖ程度の電圧を印加し、ゲート電極１０２には２０Ｖ前後の正の電圧を印加することにより、ＴＦＴはＯＮ状態となり、ドレイン電極１０９および画素電極１１４は９Ｖ近くにまで充電される。
その後、画素電極１１４の電位が十分上昇したところで、ゲート電極１０２には−５Ｖ程度の負の電圧を印加し、ＴＦＴをＯＦＦさせ、画素に電荷を閉じこめる。
【００１３】
従来の画素構造では、前述のように、画素電極１１４はＴＦＴを介してソース配線１０７と接続され、ソース配線１０７の信号レベルの大小により、画素電極１１４の電位が設定される。画素電極１１４と対向電極間の電圧に応じて、液晶の変位量が変わり、裏面からの透過光量を変える。
従って、ソース配線１０７の信号レベルを制御することで、光学的信号変化を制御し、映像として表示している。
【００１４】
液晶表示装置の最大の明るさは、前記の画素における光の透過率によって決まり、透過率は光の透過する部分の面積、すなわち画素における開口部の面積が大きい程高くなる。高輝度の液晶表示装置を得るためには、画素全体の面積に占める開口部の面積（以下、開口率とする。）を大きくする必要がある。
開口率を増大させる方法の一つとして、図１１における画素電極１１４とソース配線１０７の距離を小さくする方法がある。しかしながら、画素電極１１４とソース配線１０７との距離を小さくすると、図１０におけるソース配線１０７と画素電極１１４との間に生じる寄生容量Ｃｄｐが増大してしまう。
【００１５】
通常ソース信号が変化した場合に、寄生容量Ｃｄｐを介して画素電位が変化するが、画素電位の変化量は、寄生容量Ｃｄｐが大きい程、またソース信号の変化量が大きい程大きくなる。寄生容量Ｃｄｐが大きくなるとクロストークの問題が発生する。このクロストークについて、図１０を参照して説明すると、画素（液晶容量３ａ）に書き込む場合のみにソース信号の振幅を大きくし、他の画素（液晶容量３ｂ〜３ｉ）に書き込む場合はソース信号の振幅を小さくするとき、ソース配線Ｓ１上の液晶容量３ｄ、３ｇを持つ画素の電位が、液晶容量３ａを持つ画素にデータを書き込む場合の大きなソース信号振幅によって変化し、隣接する液晶容量３ｅ、３ｈを持つ画素と異なる画素電位となってしまうという現象である。
【００１６】
このクロストークで、液晶容量３ａを持つ画素以外は、本来同じ表示データで同一の輝度であるはずのところが、ソース配線Ｓ１上の画素と、Ｓ２、Ｓ３上の画素では、輝度に差が発生する。すなわち、画素電極１１４とソース配線１０７間の距離を小さくすると、クロストークが発生するため、画素電極とソース配線間の距離は、ある一定値以上取る必要があり、液晶表示装置の開口率を上げられないという問題があった。
【００１７】
また、従来の技術を示す文献の一つに特許文献１がある。この文献には、Ｃｓ配線に相当する配線と画素電極とが一部重畳する構造の液晶表示装置が示されている。
【００１８】
【特許文献１】特開平３−２８８８２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
以上、説明したように、従来のＴＦＴアレイ基板における画素構造では、開口率を向上させようとして、画素電極とソース配線との距離を小さくすると寄生容量Ｃｄｐが増加し、クロストークが発生するという構造的な問題があった。
この発明は上記のような問題を解決するためになされたものであり、画素電極をＣｓ配線を介してソース配線上に配置することにより寄生容量Ｃｄｐの増加がほとんどなく、クロストークが小さく表示品質の良いＴＦＴ−ＬＣＤ（ＬＣＤは、液晶表示装置の略である。）を実現することを課題とするものであり、また、画素電極をＣｓ配線を介して、ソース配線上にまで形成することで、開口率が高く、輝度の高いＴＦＴ−ＬＣＤを実現することを課題とするものである。
【課題を解決するための手段】
【００２０】
この発明に係わる液晶表示装置は、絶縁基板上に一定間隔を隔てて配置された複数のゲート配線、上記ゲート配線に交差する複数のソース配線、上記ゲート配線と上記ソース配線との交差部に設けられた薄膜トランジスタを含み、上記薄膜トランジスタを構成するドレイン電極に接続された画素電極と、上記画素電極との間に絶縁膜を挟むことによって保持容量を形成する保持容量電極線を有するマトリックス型表示装置用の薄膜トランジスタアレイ基板において、上記ドレイン電極は、上記ゲート配線の配置方向に延在する延在部を有し、上記ソース配線上に絶縁膜を挟んで形成される上記保持容量電極線は、上記ソース配線と上記ゲート配線の配置方向の配線成分を持った上下左右の隣接する画素の保持容量電極線に接続されたメッシュ状の構造であり、上記ソース配線の配置方向の配線成分は、上記ソース配線を覆うように、上記ソース配線よりも幅広に配置形成され、上記ゲート配線の配置方向の配線成分は、上記ゲート配線を覆わないように配置形成され、上記画素電極の周囲は、上記ドレイン電極の延在部および上記保持容量電極線の上層に一部が重畳するように取り囲まれて配置形成されているものである。
【００２１】
また、この発明による液晶表示装置は、絶縁基板上に一定間隔を隔てて配置された複数のゲート配線、上記ゲート配線に交差する複数のソース配線、上記ゲート配線と上記ソース配線との交差部に設けられた薄膜トランジスタを含み、上記薄膜トランジスタを構成するドレイン電極に接続された画素電極、上記画素電極との間に絶縁膜を挟むことによって保持容量を形成する保持容量電極線を有するマトリックス型表示装置用の薄膜トランジスタアレイ基板において、上記ドレイン電極は、上記ゲート配線の配置方向に延在する延在部を有し、上記ソース配線上に絶縁膜を挟んで形成される上記保持容量電極線は、上記ソース配線の配置方向に沿って一方向に伸びるように配置され、上記ソース配線を覆うように、上記ソース配線よりも幅広に配置形成され、上記画素電極の周囲は、上記ゲート配線、上記ドレイン電極の延在部および上記保持容量電極線の上層に一部が重畳するように取り囲まれて配置形成されているものである。
【００２２】
さらに、この発明による液晶表示装置の製造方法は、請求項１乃至請求項４のいずれか一項に記載の液晶表示装置の製造方法であって、ソース配線およびドレイン電極、保持容量電極線、画素電極の順に形成を行い、それぞれが部分的に重畳するように配置する工程を含むものである。
【発明の効果】
【００２３】
この発明の液晶表示装置によれば、液晶表示装置の画素構造を、ソース配線を覆うような状態に、より幅広のＣｓ配線を重畳させて配置し、さらにそのＣｓ配線上に一部が重畳するように画素電極を配置することで、ソース配線と画素電極との間の寄生容量を低減し、クロストークを改善することが可能である。また、平面構造を見た場合の、画素電極とソース配線との距離を互いを重畳させることで小さくでき、開口率を上げられるため、ＬＣＤの輝度を向上させることが可能である。さらに、Ｃｓ配線をメッシュ状（一つの画素内で見るとリング状）に形成することによって、Ｃｓ配線の配線抵抗を小さく抑制することができるため、クロストークに強い液晶表示装置を得ることが可能である。
【００２４】
また、この発明の液晶表示装置によれば、画素内において、Ｃｓ配線がソース配線に沿って一方向に伸びる構造とし、このＣｓ配線の一部に重畳して、さらにゲート配線の一部に重畳するように画素電極を、より広い領域を占めるように配置形成することによって、高い開口率を得ることが可能であり、液晶表示装置の輝度を増大させることが可能である。
【００２５】
さらに、この発明の液晶表示装置の製造方法によれば、上述したような効果をもつ液晶表示装置を製造することが可能となる。
【発明を実施するための最良の形態】
【００２６】
実施の形態１．
この発明の実施の形態１について説明する。
この発明の特徴は、ＴＦＴアレイ基板の画素部における構造にあり、以下、図を参照して従来技術と異なる点を説明する。
この発明による液晶表示装置では、Ｃｓ配線は、ソース配線を覆うように、その上層に形成され、さらに上層に、一部が重畳するように画素電極が配置形成されることを特徴としている。
なお、基本的な液晶表示装置についての構成は従来の同様である。
【００２７】
図１はこの発明の実施の形態１の液晶表示装置の平面図を示すものであり、この図において符号２はゲート配線、４はＴＦＴを構成する半導体薄膜、７はソース配線、８はソース電極、９はドレイン電極、１１はＣｓ配線、１４は画素電極、１３は画素電極１４とドレイン電極９とを電気的に接続するためのコンタクトである。この図１において縦方向に伸びる状態に形成されたソース配線７上には絶縁膜を介してＣｓ配線１１が配置されており、このＣｓ配線１１によってソース配線７が覆われた状態となっている。さらに、Ｃｓ配線１１上には、絶縁膜を介して画素電極１４の一部が、ソース配線７とも重畳するように配置されている。また、図１に示したように、ドレイン電極９は、ゲート配線２の配置方向に延在する延在部を有し、画素電極１４の周囲の一部が、ドレイン電極９の延在部上に重畳している。
【００２８】
次に、図２〜図７を用いて、図１に示す構造の画素部の製造方法を説明する。
まず、図２に示すように、ガラス基板（図示せず。）上に、ゲート配線２を形成する。その後、このゲート配線２上にゲート絶縁膜（図示せず。）を形成した後に、図３に示すように、ＴＦＴを構成する半導体薄膜４をパターニングによってゲート配線２上のゲート電極の役割をする領域上に配置する。この半導体薄膜４はｉ層（符号５を付して図８（ｂ）に示す。）とｎ層（符号６を付して図８（ｂ）示す。）とが順次積層されてなる多層膜とする。
【００２９】
その後、図４に示すように、ソース配線７、ソース電極８、ドレイン電極９を形成する。ソース配線７はゲート配線２の伸びる方向と直交する方向に伸びる方向に配置し、ソース電極８はこのソース配線７と電気的に接続状態にあり、ゲート配線２上の半導体薄膜４上に配置される。また、ドレイン電極９は、その一部が半導体薄膜４のチャネルとなる領域を介して、ソース電極８と対向するように配置される。このエッチング時に、半導体薄膜４を構成するｎ層も同時にパターニングされ、ｉ層はエッチングされずに残った状態となる。
【００３０】
次に、ソース絶縁膜を成膜後、図５に示すように、ソース配線７の配置方向の配線成分とゲート配線２方向の配線成分を有するＣｓ配線１１を、ソース配線７を覆うようにパターニングして形成する。
その後、Ｃｓ配線１１上にＣｓ絶縁膜を成膜後、図６に示すように、ドレイン電極９上にコンタクト１３を形成する。
【００３１】
さらに、図７に示すように、画素電極１４を、Ｃｓ配線１１と少なくともソース配線２の方向成分の一部とオーバーラップさせて配置形成し、Ｃｓ配線１１と画素電極１４との間で保持容量Ｃｓを有する構造とする。
ここで、Ｃｓ配線１１は、ソース配線２と画素電極１４間に生じる寄生容量Ｃｄｐを小さくするように、ソース配線７よりも幅広に形成する。
【００３２】
また、図８（ａ）、（ｂ）に、図７におけるＡ−Ａ領域、Ｂ−Ｂ領域の断面構成図を示す。この図において、符号３はゲート配線２上に成膜されたゲート絶縁膜、５、６はそれぞれＴＦＴの半導体薄膜４を構成するｉ層、ｎ層、１０はソース配線７上に成膜されたソース絶縁膜、１２はＣｓ配線１１上に成膜されたＣｓ絶縁膜をそれぞれ示すものであり、その他、既に説明のために用いた符号と同一符号は同一、若しくは相当部分を示すものである。
これらの図からも分かるように、ソース配線７上には、このソース配線７を覆うように、より幅広のＣｓ配線１１が配置形成されており、さらにこのＣｓ配線１１に一部が重畳するように、画素電極１４が配置形成されたるような構造となっている。
【００３３】
以上示したように、この発明の実施の形態１によるＴＦＴアレイ基板におけるＴＦＴによれば、ソース配線２上にソース絶縁膜１０を介してＣｓ配線１１を形成し、さらにＣｓ配線１１の上部にＣｓ絶縁膜１２を介して画素電極１４を形成したために、ソース配線７と、画素電極１４との間の距離を小さくでき、開口率を上げられるため、ＬＣＤの輝度を上げることが可能となる。
【００３４】
従来の液晶表示装置の画素部においては、Ｃｓ配線がソース配線の下部に配置され、ソース配線と画素電極との寄生容量が大きく、クロストークが大きくなるという問題があったが、ソース配線７の上部にソース配線７を覆うようにＣｓ配線１１を形成し、さらにＣｓ配線１１の上部に画素電極１４を形成するため、ソース配線７と画素電極１４との間の寄生容量Ｃｄｐを低減でき、クロストークを改善することが可能となる。
【００３５】
また、従来のＣｓ配線は、ゲート配線に平行して配置され、隣接するＣｓ配線は、パネル端部において接続されるという状態であったため、電極の幅を小さくして開口率を向上させようとすると、Ｃｓ配線の配線抵抗が増加し、クロストーク増加の原因となっていた。しかし、この実施の形態１において示した画素構造とすることによって、つまり画素内のＣｓ配線１１をリング状とし（パネル全体を見た場合ではＣｓ配線１１はメッシュ状となる。）、隣接する画素上のＣｓ配線と接続される状態とすることによって、Ｃｓ配線抵抗を２桁以上小さくすることが可能である。従って、クロストークに強い液晶表示装置を得ることが可能となる。
【００３６】
実施の形態２．
次に、この発明の実施の形態２について説明する。
実施の形態１において示した画素部の製造方法と、この実施の形態２の製造方法とは、Ｃｓ配線１１ａを形成する前の工程まで同じである。
図９に示すように、Ｃｓ配線１１ａは、画素内のゲート配線２と平行な配線部分は形成せず、画素電極１４ａの一部を隣接するゲート配線２上にオーバーラップさせ、ソース配線７および隣接するソース配線７の上部にソース絶縁膜を介して配置形成する。Ｃｓ配線１１ａは、実施の形態１とは異なり、リング状には形成しないが、液晶パネルで言うところの、縦方向（横方向より短い方向）に沿って配置するために、横方向に配置する場合よりも配線抵抗を小さく抑制することができる。
【００３７】
図９に示すような画素電極１４ａを形成することで、ソース配線７と画素電極１４ａとの間の距離を小さくすることができ、開口率を上げられるため、ＬＣＤの輝度を上げることが可能である。
また、実施の形態１の場合と同様に、ソース配線７と画素電極１４ａとの間にＣｓ配線１１ａをソース配線７を覆うように配置形成していることから、寄生容量Ｃｄｐを低減することができ、クロストークを改善することが可能であることは言うまでもない。
【００３８】
以上、説明したように、この発明によれば、液晶表示装置の画素構造を、ソース配線を覆うような状態に、より幅広のＣｓ配線を重畳させて配置し、さらにそのＣｓ配線上に一部が重畳するように画素電極を配置することで、ソース配線と画素電極との間の寄生容量を低減し、クロストークを改善することが可能である。また、平面構造を見た場合の、画素電極とソース配線との距離を互いを重畳させることで小さくでき、開口率を上げられるため、ＬＣＤの輝度を向上させることが可能である。
【００３９】
さらに、Ｃｓ配線をメッシュ状（一つの画素内で見るとリング状）に形成することによって、Ｃｓ配線の配線抵抗を小さく抑制することができるため、クロストークに強い液晶表示装置を得ることが可能である。
【００４０】
また、画素内において、Ｃｓ配線がソース配線に沿って一方向に伸びる構造とし、このＣｓ配線の一部に重畳して、さらにゲート配線の一部に重畳するように画素電極を、より広い領域を占めるように配置形成することによって、高い開口率を得ることが可能であり、液晶表示装置の輝度を増大させることが可能である。
【図面の簡単な説明】
【００４１】
【図１】この発明の実施の形態１の液晶表示装置の平面図である。
【図２】この発明の実施の形態１の液晶表示装置の製造工程図である。
【図３】この発明の実施の形態１の液晶表示装置の製造工程図である。
【図４】この発明の実施の形態１の液晶表示装置の製造工程図である。
【図５】この発明の実施の形態１の液晶表示装置の製造工程図である。
【図６】この発明の実施の形態１の液晶表示装置の製造工程図である。
【図７】この発明の実施の形態１の液晶表示装置の製造工程図である。
【図８】この発明の実施の形態１の液晶表示装置の断面構造図である。
【図９】この発明の実施の形態２の液晶表示装置の平面図である。
【図１０】基本的な液晶表示装置の構成図である。
【図１１】従来の技術による液晶表示装置の平面図である。
【図１２】従来の技術による液晶表示装置の断面構成図である。
【図１３】従来の技術による液晶表示装置の製造工程図である。
【図１４】従来の技術による液晶表示装置の製造工程図である。
【符号の説明】
【００４２】
１ガラス基板、        ２ ゲート配線、        ３ ゲート絶縁膜
４  半導体薄膜、     ５  ｉ層、             ６  ｎ層
７ ソース配線、      ８  ソース電極、        ９  ドレイン電極
１０  ソース絶縁膜、  １１、１１ａ Ｃｓ配線、  １２  Ｃｓ絶縁膜
１３  コンタクト、    １４、１４ａ 画素電極。
【図１】
2007193366.tif 000003
【図２】
2007193366.tif 000004
【図３】
2007193366.tif 000005
【図４】
2007193366.tif 000006
【図５】
2007193366.tif 000007
【図６】
2007193366.tif 000008
【図７】
2007193366.tif 000009
【図８】
2007193366.tif 000010
【図９】
2007193366.tif 000011
【図１０】
2007193366.tif 000012
【図１１】
2007193366.tif 000013
【図１２】
2007193366.tif 000014
【図１３】
2007193366.tif 000015
【図１４】
2007193366.tif 000016