(57)【要約】【課題】本発明は、液晶表示装置、特にＦＦＳモード液晶表示装置の構造を提供する。【解決手段】本発明は、コモン電極を２層構造とすること、及びその一方のコモン電極をパネル全面に平板状（べた状）に形成し、これにより電圧供給を電極の４辺から可能とすることにより、電圧供給にともなう抵抗を低減させることを可能とする、ＦＦＳモードＬＣＤを提供する。【選択図】  図５
2007011091.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板に液晶が狭持された液晶表示素子であって、
いずれか一方の前記基板に、画素電極と、
前記画素電極と平行に配置された第１のコモン電極と、
前記第１のコモン電極と接続し、前記画素電極及び前記第１のコモン電極の下方に配置される第２のコモン電極を有し、
前記第２のコモン電極は、液晶パネルの全面に平板状に配置された構造を有する
ことを特徴とする液晶表示素子。
【請求項２】
前記第１のコモン電極と前記第２のコモン電極は、絶縁層を介して配置される
ことを特徴とする請求項１記載の液晶表示素子。
【請求項３】
前記第２のコモン電極は、コンタクトホールを介して第１のコモン電極に接続される
ことを特徴とする請求項１記載の液晶表示素子。
【請求項４】
前記第１と第２のコモン電極は、４辺から電圧が供給できる構造を有する
ことを特徴とする請求項１記載の液晶表示素子。
【請求項５】
前記第１のコモン電極が、前記画素電極の周囲をシールドする構造を有する
ことを特徴とする請求項１記載の液晶表示素子。
【請求項６】
前記液晶表示素子は、Ｃｓ配線を含まない
ことを特徴とする請求項１記載の液晶表示素子。
【請求項７】
前記液晶表示素子は、Ｃｓ配線を含む
ことを特徴とする請求項１記載の液晶表示素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特にＦＦＳ（Fringe Field Switching）モード液晶表示装置の構造に関する。
【背景技術】
【０００２】
近年、平板表示装置（FPD）分野において、液晶表示装置（ＬＣＤ）、プラズマ表示装置（ＰＤＰ）、フィールドエミッションディスプレイ（ＦＥＤ）及び真空蛍光表示装置（ＶＦＤ）等が活発に研究されている。量産化技術、駆動手段の容易性及び高画質等の理由から、現在は、液晶表示装置（以下、「ＬＣＤ」という。）が脚光を浴びている。ＬＣＤは、液晶の屈折率異方性を利用して画面に情報を表示する装置である。
【０００３】
ＬＣＤは、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパー・ツイステッドネマティック）モード、ＩＰＳ（In-Plane Switching）モード等の様々なモードで駆動するものが開発されている。これらの中でも、ＩＰＳモードは、液晶パネルの基板に対して液晶分子が常に水平であるようにスイッチングされるモードであって、基板に対して水平方向の横電界を用いてスイッチングさせること特徴とする。それ故、液晶分子が斜めに立ち上がることがなく、見る角度による光学特性の変化が小さいため、ＴＮモードやＳＴＮモードよりも広視野角が得られることが知られている。
【０００４】
また、近年、ＩＰＳモードと同様に基板に対して水平方向の横電界を用いてスイッチングさせるモードであるＦＦＳモードが開発されている。ＦＦＳモードＬＣＤは、透明電極から成る画素電極及びコモン電極を含んでおり、この画素電極と共通電極との間隔を液晶パネルの上下基板間のセルギャップよりも狭くすることによりフリンジフィールドを形成する。このフリンジフィールドに発生する電界によって液晶層の液晶分子を動作させるため、ＩＰＳモードＬＣＤに比べて高開口率かつ高透過率であることが知られている（例えば、特許文献１参照）。
【０００５】
図１Ａは、従来のＦＦＳモードＬＣＤの各画素ごとの電極構造を示す概略上面図である。図１Ｂは、図１Ａの一点鎖線ａ−ａ'で切断した断面図である。これら図においては、信号線及びゲート線は省略されている。図１Ａ中、参照番号１は、各画素ごとの電極構造を示す。参照番号２はコモン電極、４は画素電極を示す。なお、図１Ａにおいては、絶縁層３は省略されている。図１Ｂに示されるように、ＦＦＳモードＬＣＤにおいては、薄膜トランジスタ（ＴＦＴ）を有する下部基板に、コモン電極２と画素電極４が絶縁膜３を介して縦方向に形成されている。
【０００６】
図２Ａ−Ｅは、従来のＦＦＳモードＬＣＤの各画素ごとの素子の製造工程を示す断面図である。図１Ｂに示されたものと同様に、コモン電極２は、画素電極４の下方に絶縁層を介して形成されている。図２Ｂ−Ｅに示されるように、コモン電極２は、ゲート電極５と同層に平行して形成されている。
【０００７】
このようなパターンのＦＦＳモードＬＣＤの場合、図３に示されるように、コモン電極の電圧の供給は、ゲート線と平行に配置されているゲート電極と同層の金属（ゲートメタル）３から供給される。なお、図３中参照番号２は、各画素ごとのコモン電極（ＩＴＯ）を示す。このように、ゲート線に沿って電圧が供給されるため、電圧はパネルの左右側からしか供給できない。また、電圧が左右からのみ供給されることから、抵抗が大きくなる問題を有している。
【特許文献１】特開２００５−１０７５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、このような問題点を解消するためになされたものであり、コモン電極を２層構造とすること、及びその一方のコモン電極をパネル全面に平板状（べた状）に形成し、これにより電圧供給を電極の４辺から可能とすることにより、電圧供給にともなう抵抗を低減させることを可能とするＦＦＳモードＬＣＤを提供する。
【課題を解決するための手段】
【０００９】
本発明は、一対の基板に液晶が狭持された液晶表示素子であって、
いずれか一方の前記基板に、画素電極と、
前記画素電極と平行に配置された第１のコモン電極と、
前記第１のコモン電極と接続し、前記画素電極及び前記第１のコモン電極の下方に配置される第２のコモン電極を有し、
前記第２のコモン電極は、液晶パネルの全面に平板状に配置された構造を有する
ことを特徴とする液晶表示素子である。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しつつ、本発明の実施例について説明する。なお、本発明は下記実施例に限定されるものではなく、本特許請求の範囲に規定された範囲において種々修正及び変更を加えることができることは明らかである。
【００１１】
図４Ａは、本発明の液晶表示素子を概略的に示す上面図である。図４Ｂは、図４Ａを横方向から切断した場合の概略断面図である。図５Ａ−E、図６Ａ−Ｆ及び図７Ａ−Ｆは、各画素ごとの素子構造の断面を示す工程図である。図８は、パネル上に形成されたコモン電極を示す上面図である。図４Ｂ、図５Ｅ、図６Ｆ及び図７Ｆに示されるように、コモン電極２Ａ及び２Ｂは、上下に２層構造で形成される。２層構造の一方のコモン電極は、図４Ａ及び図６に示されるように、パネル１を覆うように（画素のすべてを覆う）平板状（べた状）に形成される。平板状のコモン電極は、図５Ｅ、図６Ｆ及び図７Ｆにおいては、参照番号２Ｂで示される。
【実施例１】
【００１２】
以下、図５Ａ−Ｅを参照しながら、本発明の一実施態様の液晶表示素子の構造を製造工程と共に説明する。
【００１３】
図５Ａに示されるように、基板上にゲート電極５、ゲートパッド１２及びデータパッド１３を形成する。次いで、図５Ｂに示されるように、絶縁膜９（ゲート電極上にはゲート絶縁膜）を形成する。ゲート電極上のゲート絶縁膜上には更に、ａ−Ｓｉ層及びＮ＋ａ−Ｓｉ層を順に形成し、Ｎ＋ａ−Ｓｉ層上に金属層を形成し、エッチングによりホール１８を形成してソース電極６ｂ及びドレイン電極６ａを形成する。次いで、図５Ｃに示されるように、パッシベーション層７をパネル全面に形成する。次いで、同図に示されるように、下部コモン電極（ＩＴＯ）２Ｂを、パッシベーション層７上に、パネル全面にわたって平板状（べた状）に形成した後、ソース電極６ｂ上部、ゲートパッド１２上部及びデータパッド上部にホール１９，２０，２１をそれぞれ形成する。次に、図５Ｄに示されるように、パッシベーション層７’を、コモン電極（ＩＴＯ）２Ｂの上面及び上記ホール１９，２０，２１を埋めるように形成した後、コンタクトホール２２，２３，２４，２５をエッチングにより形成する。この際、コンタクトホール２４及び２５においては、図５Ｃにおいて形成した下部コモン電極（ＩＴＯ）２Ｂのホール２０及び２１の壁面にパッシベーション層７’が残るようにエッチングがなされる。このように、下部コモン電極（ＩＴＯ）２Ｂの側面にパッシベーション層７’を残すことにより、後に形成される上部コモン電極（ＩＴＯ）２Ａと下部コモン電極（ＩＴＯ）２Ｂ間のショートが防止される。チャネル領域のゲート電極上部には、コンタクトホール２２が形成される。コンタクトホール２２は、パッシベーション層を貫通し下部コモン電極を露出させ、コンタクトホール２３は、ソース電極６ｂに到達するように形成してソース電極６ｂを露出させ、コンタクトホール２４及び１５は、それぞれゲートパッド１２及びデータパッド１３に到達するように形成してゲートパッド１２及びデータパッド１３を露出させる。次に、上部コモン電極（ＩＴＯ）２Ａを、チャネル領域においては、図５Ｅに示されるように、コンタクトホール２２を満たすと共にパッシベーション層７’上に形成して、コモン電極（ＩＴＯ）２Ｂと接続させる。更に、コンタクトホール２４及び２５の側壁及び最上部に形成されたパッシベーション層７上の一部に、上部コモン電極（ＩＴＯ）２Ａを形成する。
【００１４】
このように製造された液晶表示素子においては、上記から明らかなように、２層構造のコモン電極２Ａ及び２Ｂが形成されている。図５Ｅに示されるように、画素電極４と同一階層に平行に上部コモン電極（ＩＴＯ）２Ａが形成され、パッシベーション層を挟んで、下部にパネル全域にわたって平板状のコモン電極（ＩＴＯ）２Ｂが形成されている。なお、本実施例における液晶表示素子は、ストレージ領域にＣｓ配線を形成しない（図５Ａ）。これにより、開口率はより向上される。従来技術も本発明もコモン電極（ＩＴＯ）と画素電極（ＩＴＯ）により形成するCs容量が十分に大きいので信頼性において問題がない。しかし、従来技術ではITOのみでは配線抵抗が大きいため配線抵抗の小さいゲートメタル（Ｃｓ配線）等で時定数を小さくしないと横クロストーク等の画質上の問題が起きていた。本発明では、Ｃｓ配線を除いた場合でも、コモン電極（ＩＴＯ）の２層構造と電圧供給をパネル４辺から行うことによりコモン電極の時定数を小さくできるので横クロストーク等の問題が起こらない。
【００１５】
下部コモン電極（ＩＴＯ）２Ｂは、図８に示されるようにパネル全域にわたって平板状（べた状）に形成されている。このため、図３に示されるような従来例において、ゲートメタルの左右方向からしか電圧を供給できなかったのに対し、本発明においては、平板状コモン電極２Ｂの４辺から電圧を供給できる。更に、本発明においては、上記のようにコモン電極は２層構造に形成し、２層をコンタクトホールで接続できるように構成されている。これら、コモン電極の平板状構造及び２層構造により、本発明においては、従来技術と比較して、抵抗の大幅な低減に成功した。
【００１６】
更に、本発明においては、下部コモン電極（ＩＴＯ）２Ｂがゲート電極を遮蔽し、更に画素電極４の周囲にも形成されるため、画素電極をコモン電極でシールドできる効果も有する。
【実施例２】
【００１７】
本発明の液晶表示素子の他の態様を、図６Ａ−Ｆを用いて以下に説明する。
【００１８】
本実施態様においては、絶縁層９上に形成されたパッシベーション層７と、下部コモン電極２Ｂとの間に、絶縁層（又は絶縁層及びその上にPhoto acrylが形成された構成の層）２６が介在する点を除き、実施例１と同様の工程により液晶表示素子を製造される。なお、本実施例においても、Ｃｓ配線を含まない構成を有する。上部コモン電極（ＩＴＯ）２Ａと下部コモン電極（ＩＴＯ）２Ｂの間のシュートの防止については、以下に説明する。
【００１９】
図６Ｄに示されるように、絶縁層２６上に形成された下部コモン電極（ＩＴＯ）２Ｂ層を、ホール２０，２１上部近傍の絶縁層２６の一部を露出させるところまで除去することにより、ホール２０及び２１よりも大きなホールを形成し、その除去された部分を埋めるようにパッシベーション層７’を形成する（図６Ｅ）。これにより、完全に、両者間のショートが防止される。
【００２０】
本実施例により製造された液晶表示素子においても、上記実施例１と同様の効果を得ることが出来た。
【実施例３】
【００２１】
本発明の液晶表示素子の更に他の態様を、図７Ａ−Ｆを用いて説明する。
【００２２】
本実施例においては、ストレージ領域にＣｓ配線８が形成される点を除き、実施例２と同様の工程により製造される。上部コモン電極（ＩＴＯ）２Ａと下部コモン電極（ＩＴＯ）２Ｂの間のシュートの防止についても、同様の構造により防止される。なお、本実施例においては、実施例１及び２と異なり、Ｃｓ配線を形成する構成を採用した。従って、従来技術同様、不透明配線によるもたらされる開口率のわずかな低下があるものの、他の効果については、上記実施例１及び２と同様な結果が得られた。
【００２３】
本実施例により製造された液晶表示素子においても、上記実施例１と同様の効果を得ることが出来た。
【００２４】
なお、上記実施例においては、画素電極の形状をスリット型にした態様を用いたが、画素電極を櫛状に形成した態様も適用可能である。
【図面の簡単な説明】
【００２５】
【図１Ａ】従来技術におけるＦＦＳモードＬＣＤの各画素ごとの電極構造を示す概略上面図である。
【図１Ｂ】図１Ａの一点鎖線ａ−ａ'で切断した断面図である。
【図２】従来技術における各画素ごとの素子構造工程を示す断面図である。
【図３】従来技術における、パネル内のコモン電極の構成を示す上面図である。
【図４Ａ】本発明の液晶表示素子を概略的に示す上面図である。
【図４Ｂ】図４Ａを横方向から切断した場合の概略断面図である。
【図５】本発明の液晶表示素子の製造工程を示す断面図である。
【図６】本発明の他の態様の液晶表示素子の製造工程を示す断面図である。
【図７】本発明の他の態様の液晶表示素子の製造工程を示す断面図である。
【図８】本発明のおける、パネルに形成されたコモン電極を示す上面図である。
【符号の説明】
【００２６】
１  画素
２Ａ  コモン電極
２Ｂ  コモン電極
３  絶縁層
４  画素電極
５  ゲート電極
６ａ、６ｂ  ソース電極、ドレイン電極
７、７’  パッシベーション層
８  Ｃｓ配線
９  絶縁層
１０  ａ−Ｓｉ層
１１  Ｎ＋ａ−Ｓｉ層
１２  ゲートパッド
１３  データパッド
１８−２１  ホール
２２−２５  コンタクトホール
【図１Ａ】
2007011091.tif 000003
【図１Ｂ】
2007011091.tif 000004
【図３】
2007011091.tif 000005
【図４Ａ】
2007011091.tif 000006
【図４Ｂ】
2007011091.tif 000007
【図８】
2007011091.tif 000008
【図２】
2007011091.tif 000009
【図５】
2007011091.tif 000010
【図６】
2007011091.tif 000011
【図７】
2007011091.tif 000012
【手続補正書】
【提出日】平成17年8月22日(2005.8.22)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１Ａ】
2007011091.tif 000013
【図１Ｂ】
2007011091.tif 000014
【図２】
2007011091.tif 000015
【図３】
2007011091.tif 000016
【図４Ａ】
2007011091.tif 000017
【図４Ｂ】
2007011091.tif 000018
【図５】
2007011091.tif 000019
【図６】
2007011091.tif 000020
【図７】
2007011091.tif 000021
【図８】
2007011091.tif 000022