(57)【要約】【課題】  半導体記憶装置の内部回路に印加される各々のパワーのノイズ量を検出し、前記検出の結果に応答してノイズの少ない側のパワーを用いることによって、メモリ内部の回路が安定した動作を行うことができる電圧供給装置及び方法を提供する。【解決手段】  本発明の電圧供給装置は、第１電源及び第２電源のノイズを検出してパワーノイズ検出信号を出力するパワーノイズ検出手段と、電圧供給イネーブル信号及び前記パワーノイズ検出信号に応答して、第１駆動信号及び第２駆動信号を出力する電圧選択手段と、前記第１駆動信号及び前記第２駆動信号に応答して、前記第１電源の電圧を印加する第１電源電圧供給手段と、前記第１駆動信号及び前記第２駆動信号に応答して、前記第２電源の電圧を印加する第２電源電圧供給手段とを含む。【選択図】図２
2007329893.tif 000002
【特許請求の範囲】
【請求項１】
第１電源及び第２電源のノイズを検出してパワーノイズ検出信号を出力するパワーノイズ検出手段と、
電圧供給イネーブル信号及び前記パワーノイズ検出信号に応答して、第１駆動信号及び第２駆動信号を出力する電圧選択手段と、
前記第１駆動信号及び前記第２駆動信号に応答して、前記第１電源の電圧を印加する第１電源電圧供給手段と、
前記第１駆動信号及び前記第２駆動信号に応答して、前記第２電源の電圧を印加する第２電源電圧供給手段と、
を含むことを特徴とする電圧供給装置。
【請求項２】
前記第１電源の電圧は、第１電源電圧及び第１接地電圧を含むことを特徴とする請求項１に記載の電圧供給装置。
【請求項３】
前記第２電源の電圧は、第２電源電圧及び第２接地電圧を含むことを特徴とする請求項２に記載の電圧供給装置。
【請求項４】
前記第１電源の電圧又は前記第２電源の電圧が印加され、所定の動作を遂行して出力信号を出力する動作回路をさらに含むことを特徴とする請求項３に記載の電圧供給装置。
【請求項５】
前記第１駆動信号及び前記第２駆動信号は互いに反転したレベルを有することを特徴とする請求項３に記載の電圧供給装置。
【請求項６】
前記電圧選択手段は、
前記電圧供給イネーブル信号と前記パワーノイズ検出信号を受信して前記第１駆動信号を出力するナンドゲートと、前記第１駆動信号を反転して前記第２駆動信号を出力する反転手段とを含むことを特徴とする請求項５に記載の電圧供給装置。
【請求項７】
前記第１電源電圧供給手段は、
前記第１駆動信号及び前記第２駆動信号に応答して、前記第１電源電圧及び前記第２接地電圧を前記動作回路に印加することを特徴とする請求項４に記載の電圧供給装置。
【請求項８】
前記第２電源電圧供給手段は、
前記第１駆動信号及び前記第２駆動信号に応答して、前記第２電源電圧及び前記第２接地電圧を前記動作回路に印加することを特徴とする請求項４に記載の電圧供給装置。
【請求項９】
前記第１電源電圧供給手段は、
ゲート端に前記第１駆動信号が入力され、ソース端に前記第１電源電圧が印加され、かつドレーン端が前記動作回路に接続されるＰＭＯＳトランジスタと、
ゲート端に前記第２駆動信号が入力され、ソース端に前記第１接地電圧が印加され、かつドレーン端が前記動作回路に接続されるＮＭＯＳトランジスタと、
を含むことを特徴とする請求項７に記載の電圧供給装置。
【請求項１０】
前記第２電源電圧供給手段は、
ゲート端に前記第２駆動信号が入力され、ソース端に前記第２電源電圧が印加され、かつドレーン端が前記動作回路に接続されるＰＭＯＳトランジスタと、
ゲート端に前記第１駆動信号が入力され、ソース端に前記第２接地電圧が印加され、かつドレーン端が前記動作回路に接続されるＮＭＯＳトランジスタと、
を含むことを特徴とする請求項８に記載の電圧供給装置。
【請求項１１】
第１電源及び第２電源のノイズを検出してパワーノイズ検出信号を出力するパワーノイズ検出手段と、
前記パワーノイズ検出信号に応答して、前記第１電源の電圧及び前記第２電源の電圧のうちいずれか１つを選択的に印加する電源電圧供給手段と、
を含むことを特徴とする電圧供給装置。
【請求項１２】
前記第１電源の電圧は、第１電源電圧及び第１接地電圧を含むことを特徴とする請求項１１に記載の電圧供給装置。
【請求項１３】
前記第２電源の電圧は、第２電源電圧及び第２接地電圧を含むことを特徴とする請求項１２に記載の電圧供給装置。
【請求項１４】
前記第１電源の電圧又は前記第２電源の電圧が印加され、所定の動作を遂行して出力信号を出力する動作回路をさらに含むことを特徴とする請求項１３に記載の電圧供給装置。
【請求項１５】
前記パワーノイズ検出手段は、
前記第１電源電圧及び前記第２接地電圧に応答して、第１電圧分配信号を出力する第１電圧分配部と、
前記第２電源電圧及び前記第１接地電圧に応答して、第２電圧分配信号を出力する第２電圧分配部と、
前記第１電圧分配信号及び前記第２電圧分配信号を比較して、比較信号を出力する比較部と、
を含むことを特徴とする請求項３又は１３に記載の電圧供給装置。
【請求項１６】
前記パワーノイズ検出手段は、
前記比較信号を受信して前記パワーノイズ検出信号を出力する出力部をさらに含むことを特徴とする請求項１５に記載の電圧供給装置。
【請求項１７】
前記第１電圧分配部は、
前記第１電源電圧の入力端と第１ノードとの間に接続された第１抵抗素子と、
前記第２接地電圧の入力端と前記第１ノードとの間に接続された第２抵抗素子と、
を含むことを特徴とする請求項１６に記載の電圧供給装置。
【請求項１８】
前記第１電圧分配部は、
前記第１ノードから前記第１電圧分配信号を出力することを特徴とする請求項１７に記載の電圧供給装置。
【請求項１９】
前記第２電圧分配部は、
前記第２電源電圧の入力端と第２ノードとの間に接続された第３抵抗素子と、
前記第１接地電圧の入力端と前記第２ノードとの間に接続された第４抵抗素子と、
を含むことを特徴とする請求項１８に記載の電圧供給装置。
【請求項２０】
前記第２電圧分配部は、
前記第２ノードから前記第２電圧分配信号を出力することを特徴とする請求項１９に記載の電圧供給装置。
【請求項２１】
前記第１電源電圧及び前記第２電源電圧は、等しいレベルの電圧であることを特徴とする請求項２０に記載の電圧供給装置。
【請求項２２】
前記第１接地電圧及び前記第２接地電圧は、等しいレベルの電圧であることを特徴とする請求項２１に記載の電圧供給装置。
【請求項２３】
前記第１抵抗素子及び前記第２抵抗素子の合成抵抗に対する前記第２抵抗素子の抵抗比は、前記第３抵抗素子及び前記第４抵抗素子の合成抵抗に対する前記第４抵抗素子の抵抗比に等しいことを特徴とする請求項２２に記載の電圧供給装置。
【請求項２４】
前記比較部は、前記第１電圧分配信号及び前記第２電圧分配信号に応答して前記比較信号を出力する差動増幅器であることを特徴とする請求項１５に記載の電圧供給装置。
【請求項２５】
前記電源電圧供給手段は、
前記パワーノイズ検出信号に応答して、前記第１電源の電圧を前記動作回路に印加する第１電源電圧供給部と、
前記パワーノイズ検出信号に応答して、前記第２電源の電圧を前記動作回路に印加する第２電源電圧供給部と、
を含むことを特徴とする請求項１４に記載の電圧供給装置。
【請求項２６】
前記第１電源電圧供給部及び前記第２電源電圧供給部の活性化区間が重畳しないことを特徴とする請求項２５に記載の電圧供給装置。
【請求項２７】
前記第１電源電圧供給部は、
前記パワーノイズ検出信号を反転する第１反転手段と、
ゲート端に前記第１反転手段の出力信号が入力され、ソース端に前記第１電源電圧が印加され、かつドレーン端が前記動作回路に接続される第１ＰＭＯＳトランジスタと、
ゲート端に前記パワーノイズ検出信号が入力され、ソース端に前記第１接地電圧が印加され、かつドレーン端が前記動作回路に接続される第１ＮＭＯＳトランジスタと、
を含むことを特徴とする請求項２６に記載の電圧供給装置。
【請求項２８】
前記第２電源電圧供給部は、
ゲート端に前記パワーノイズ検出信号が入力され、ソース端に前記第２電源電圧が印加され、かつドレーン端が前記動作回路に接続される第２ＰＭＯＳトランジスタと、
前記パワーノイズ検出信号を反転する第２反転手段と、
ゲート端に前記第２反転手段の出力信号が入力され、ソース端に前記第２接地電圧が印加され、かつドレーン端が前記動作回路に接続される第２ＮＭＯＳトランジスタと、
を含むことを特徴とする請求項２７に記載の電圧供給装置。
【請求項２９】
ａ）第１電源及び第２電源のノイズを検出してパワーノイズ検出信号を出力するステップと、
ｂ）電圧供給イネーブル信号及び前記パワーノイズ検出信号に応答して、第１駆動信号と第２駆動信号を出力するステップと、
ｃ）前記第１駆動信号及び前記第２駆動信号に応答して、前記第１電源の電圧及び前記第２電源の電圧のうちいずれか１つを動作回路に印加するステップと、
を含むことを特徴とする電圧供給方法。
【請求項３０】
前記第１電源の電圧は、第１電源電圧及び第１接地電圧を含むことを特徴とする請求項２９に記載の電圧供給方法。
【請求項３１】
前記第２電源の電圧は、第２電源電圧及び第２接地電圧を含むことを特徴とする請求項３０に記載の電圧供給方法。
【請求項３２】
前記ａ）ステップは、
ａ−１）前記第１電源電圧及び前記第２接地電圧に対する分配された電圧レベルの第１電圧分配信号を出力するステップと、
ａ−２）前記第２電源電圧及び前記第１接地電圧に対する分配された電圧レベルの第２電圧分配信号を出力するステップと、
ａ−３）前記第１電圧分配信号及び前記第２電圧分配信号を比較して、比較信号を出力するステップと、
ａ−４）前記比較信号に応答して、前記パワーノイズ検出信号を出力するステップと、
を含むことを特徴とする請求項３１に記載の電圧供給方法。
【請求項３３】
前記第１電源電圧及び前記第２電源電圧は、等しいレベルの電圧であることを特徴とする請求項３２に記載の電圧供給方法。
【請求項３４】
前記第１接地電圧及び前記第２接地電圧は、等しいレベルの電圧であることを特徴とする請求項３３に記載の電圧供給方法。
【請求項３５】
前記ｂ）ステップは、前記第１駆動信号及び前記第２駆動信号のレベルを互いに反転して出力することを特徴とする請求項３４に記載の電圧供給方法。
【請求項３６】
ａ）第１電源及び第２電源のノイズを検出して、パワーノイズ検出信号を出力するステップと、
ｂ）前記パワーノイズ検出信号に応答して、前記第１電源の電圧及び前記第２電源の電圧のうちいずれか１つを選択的に動作回路に印加するステップと、
を含むことを特徴とする電圧供給方法。
【請求項３７】
前記第１電源の電圧は、第１電源電圧及び第１接地電圧を含むことを特徴とする請求項３６に記載の電圧供給方法。
【請求項３８】
前記第２電源の電圧は、第２電源電圧及び第２接地電圧を含むことを特徴とする請求項３７に記載の電圧供給方法。
【請求項３９】
前記ａ）ステップは、
ａ−１）前記第１電源電圧及び前記第２接地電圧に対する分配された電圧レベルの第１電圧分配信号を出力するステップと、
ａ−２）前記第２電源電圧及び前記第１接地電圧に対する分配された電圧レベルの第２電圧分配信号を出力するステップと、
ａ−３）前記第１電圧分配信号及び前記第２電圧分配信号とを比較して、比較信号を出力するステップと、
ａ−４）前記比較信号に応答して前記パワーノイズ検出信号を出力するステップと、
を含むことを特徴とする請求項３８に記載の電圧供給方法。
【請求項４０】
前記第１電源電圧及び前記第２電源電圧は等しいレベルの電圧であることを特徴とする請求項３９に記載の電圧供給方法。
【請求項４１】
前記第１接地電圧及び前記第２接地電圧は等しいレベルの電圧であることを特徴とする請求項４０に記載の電圧供給方法。
【請求項４２】
前記ｂ）ステップは、
ｂ−１）前記パワーノイズ検出信号に応答して、前記第１電源電圧及び前記第１接地電圧を前記動作回路に印加するステップと、
ｂ−２）前記パワーノイズ検出信号に応答して、前記第２電源電圧及び前記第２接地電圧を前記動作回路に印加するステップと、
を含むことを特徴とする請求項４１に記載の電圧供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧供給装置及び方法に関し、より詳しくは、半導体記憶装置において動作回路に電圧を印加する電圧供給装置及び方法に関するものである。
【背景技術】
【０００２】
半導体メモリの高集積化の傾向に伴い、メモリ回路を構成する各素子のサイズは微細化し、半導体メモリが用いられるシステムのＣＰＵ（Central Processing Unit）は、高周波数で動作するように設計されることによって、半導体メモリもまた、高周波数による動作ができるように設計される。
【０００３】
このように高周波数動作が行われるメモリを設計するためには、基本的に半導体メモリの電源電圧を低くせざるを得ない。よって、電源電圧が低くなるにつれて外部から印加されるノイズによる影響もまた重要な問題として浮上している。
【０００４】
現在、半導体記憶装置では、外部から等しいレベルで印加される様々な種類の電源電圧をその用途に合わせて用い、また外部から印加される電源電圧を用いてチップ内部で生成される様々な種類の電圧もその用途に合わせて用い、これに対するパッドを別途に分離して使用する（例えば、特許文献１）。
【０００５】
図１は、一般的な電圧供給装置を示す回路図である。
【０００６】
一般的な電圧供給装置は、電圧供給イネーブル信号ＥＮ＿ＳＩＧを受信し、反転して出力する第１反転手段ＩＶ１と、前記第１反転手段ＩＶ１の出力信号ＥＮ＿ＳＩＧｂを反転して出力する第２反転手段ＩＶ２と、ゲート端に前記第１反転手段の出力信号ＥＮ＿ＳＩＧｂが入力され、ソース端が電源電圧ＶＤＤＡ又はＶＤＤＢに印加され、かつドレーン端が動作回路１０に接続されるＰＭＯＳトランジスタＰ１と、ゲート端に前記第２反転手段ＩＶ２の出力信号ＥＮ＿ＳＩＧが入力され、ドレーン端が前記動作回路１０に接続され、かつソース端が接地電圧ＶＳＳＡ又はＶＳＳＢに印加されるＮＭＯＳトランジスタＮ１とから構成される。
【０００７】
前記動作回路１０は、前記電源電圧ＶＤＤＡ又はＶＤＤＢ及び前記接地電圧ＶＳＳＡ又はＶＳＳＢに印加されて動作する回路であり、出力信号ＯＵＴＰＵＴ＿ＯＲＧを出力する一般的な回路を示す。
【０００８】
ここで、前記動作回路１０は、第１電源電圧ＶＤＤＡと第１接地電圧ＶＳＳＡに印加されるか、あるいは第２電源電圧ＶＤＤＢと第２接地電圧ＶＳＳＢに印加される。
【０００９】
図１に示すように、一般的な電圧供給装置は、前記電圧供給装置を活性化する前記電圧供給イネーブル信号ＥＮ＿ＳＩＧに応答し、固定された電源の電圧のみを供給するように設計されている。
【００１０】
したがって、一般的な電圧供給装置では、メモリに印加される各々のパワーに外部から入ってくるノイズ量が異なっても、それを検出する回路なしで用いられる。すなわち、前記第１電源電圧ＶＤＤＡ及び前記第１電源電圧ＶＤＤＡに対応する第１接地電圧ＶＳＳＡで発生するノイズが、前記第２電源電圧ＶＤＤＢ及び前記第２電源電圧ＶＤＤＢに対応する第２接地電圧ＶＳＳＢで発生するノイズより多い場合にも、単に前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡを用いるようになる。
【００１１】
上記で説明したように、一般的な電圧供給装置はパワーノイズを検出できないため、ノイズによる半導体メモリの誤動作の可能性が高く、半導体メモリの性能を低下させる問題がある。
【特許文献１】特開平６（１９９４）−２３２７０７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上述した問題点を解決するためになされたものであり、半導体記憶装置の内部回路に印加される各々のパワーのノイズ量を検出し、前記検出結果に応答してノイズの少ない側のパワーを用いることによって、メモリ内部の回路が安定した動作を行えるようにする電圧供給装置及び方法を提供することにその技術的課題がある。
【課題を解決するための手段】
【００１３】
上述した技術的課題を達成するための本発明の一態様に係る電圧供給装置は、 第１電源及び第２電源のノイズを検出してパワーノイズ検出信号を出力するパワーノイズ検出手段と、電圧供給イネーブル信号及び前記パワーノイズ検出信号に応答して、第１駆動信号及び第２駆動信号を出力する電圧選択手段と、前記第１駆動信号及び前記第２駆動信号に応答して、前記第１電源の電圧を印加する第１電源電圧供給手段と、前記第１駆動信号及び前記第２駆動信号に応答して、前記第２電源の電圧を印加する第２電源電圧供給手段とを含む。
【００１４】
好ましくは、前記第１電源の電圧又は前記第２電源の電圧に印加され、所定の動作を遂行して出力信号を出力する動作回路をさらに含む。
【００１５】
また、本発明の他の態様に係る電圧供給装置は、第１電源及び第２電源のノイズを検出してパワーノイズ検出信号を出力するパワーノイズ検出手段と、前記パワーノイズ検出信号に応答して、前記第１電源の電圧及び前記第２電源の電圧のうちいずれか１つを選択的に印加する電源電圧供給手段とを含む。
【００１６】
好ましくは、前記第１電源の電圧又は前記第２電源の電圧が印加され、所定の動作を遂行して出力信号を出力する動作回路をさらに含む。
【００１７】
そして、本発明の一態様に係る電圧供給方法は、ａ）第１電源及び第２電源のノイズを検出してパワーノイズ検出信号を出力するステップと、ｂ）電圧供給イネーブル信号及び前記パワーノイズ検出信号に応答して、第１駆動信号及び第２駆動信号を出力するステップと、ｃ）前記第１駆動信号及び前記第２駆動信号に応答して、前記第１電源の電圧及び前記第２電源の電圧のうちいずれか１つを動作回路に印加するステップとを含む。
【００１８】
また、本発明の他の態様に係る電圧供給方法は、ａ）第１電源及び第２電源のノイズを検出して、パワーノイズ検出信号を出力するステップと、ｂ）前記パワーノイズ検出信号に応答して、前記第１電源の電圧及び前記第２電源の電圧のうちいずれか１つを選択的に動作回路に印加するステップとを含む。
【発明の効果】
【００１９】
本発明に係る電圧供給装置及び方法では、パワーとして用いられる電源のノイズを検出し、ノイズの少ないパワーを選別的に用いることによりパワーノイズによる回路の誤動作を減らすことができるため、半導体記憶装置の性能を顕著に向上させることができる。
【発明を実施するための最良の形態】
【００２０】
以下では、添付された図面に基づき本発明の望ましい実施形態についてより詳細に説明する。
【００２１】
図２は、本発明の一実施形態に係る電圧供給装置を示すブロック図である。
本発明の一実施形態に係る電圧供給装置は、第１電源及び第２電源のノイズを検出して、パワーノイズ検出信号ＰＮ＿ＤＥＴを出力するパワーノイズ検出部１００と、電圧供給イネーブル信号ＥＮ＿ＳＩＧ及び前記パワーノイズ検出信号ＰＮ＿ＤＥＴに応答して、第１駆動信号ＥＮ＿ＳＩＧ１及び第２駆動信号ＥＮ＿ＳＩＧ２とを出力する電圧選択部２００と、前記第１駆動信号ＥＮ＿ＳＩＧ１及び前記第２駆動信号ＥＮ＿ＳＩＧ２に応答して、前記第１電源の電圧を印加する第１電源電圧供給部３００と、前記第１駆動信号ＥＮ＿ＳＩＧ１及び前記第２駆動信号ＥＮ＿ＳＩＧ２に応答して、前記第２電源の電圧を印加する第２電源電圧供給部４００と、前記第１電源の電圧又は前記第２電源の電圧が印加され、所定の動作を遂行して出力信号ＯＵＴＰＵＴ＿ＮＥＷを出力する動作回路５００とから構成される。
【００２２】
前記第１電源の電圧は、第１電源電圧ＶＤＤＡ及び第１接地電圧ＶＳＳＡである。
前記第２電源の電圧は、第２電源電圧ＶＤＤＢ及び第２接地電圧ＶＳＳＢである。
前記第１電源電圧ＶＤＤＡ及び前記第２電源電圧ＶＤＤＢは等しいレベルの電圧であり、前記第１接地電圧ＶＳＳＡ及び前記第２接地電圧ＶＳＳＢは等しいレベルの電圧である。
前記第１駆動信号ＥＮ＿ＳＩＧ１及び前記第２駆動信号ＥＮ＿ＳＩＧ２は、互いに反転したレベルを有する信号である。
【００２３】
図３は、図２に示されたパワーノイズ検出部を示す回路図である。
前記パワーノイズ検出部１００は、前記第１電源電圧ＶＤＤＡ及び前記第２接地電圧ＶＳＳＢに応答して、第１電圧分配信号ＶＩＮ１を出力する第１電圧分配部１１０と、前記第２電源電圧ＶＤＤＢ及び前記第１接地電圧ＶＳＳＡに応答して、第２電圧分配信号ＶＩＮ２を出力する第２電圧分配部１３０と、前記第１電圧分配信号ＶＩＮ１及び前記第２電圧分配信号ＶＩＮ２を比較して、比較信号ＣＯＭ＿ＤＥＴを出力する比較部１５０と、前記比較信号ＣＯＭ＿ＤＥＴを受信して、前記パワーノイズ検出信号ＰＮ＿ＤＥＴを出力する出力部１７０とから構成される。
【００２４】
前記第１電圧分配部１１０は、前記第１電源電圧ＶＤＤＡの入力端と第１ノードＳ１との間に接続される第１抵抗素子Ｒ１と、前記第２接地電圧ＶＳＳＢの入力端と前記第１ノードＳ１との間に接続される第２抵抗素子Ｒ２とから構成されており、前記第１ノードＳ１から前記第１電圧分配信号ＶＩＮ１が出力される。
【００２５】
前記第２電圧分配部１３０は、前記第２電源電圧ＶＤＤＢの入力端と第２ノードＳ２との間に接続される第３抵抗素子Ｒ３と、前記第１接地電圧ＶＳＳＡの入力端と前記第２ノードＳ２との間に接続される第４抵抗素子Ｒ４とから構成されており、前記第２ノードＳ２から前記第２電圧分配信号ＶＩＮ２が出力される。
【００２６】
前記第１抵抗素子Ｒ１及び前記第２抵抗素子Ｒ２の合成抵抗に対する前記第２抵抗素子Ｒ２の抵抗比は、前記第３抵抗素子Ｒ３及び前記第４抵抗素子Ｒ４の合成抵抗に対する前記第４抵抗素子Ｒ４の抵抗比に等しい。
【００２７】
前記比較部１５０は、差動増幅器型で構成されており、ソース端が外部電源ＶＤＤに接続され、ゲート端とドレーン端とに接続された第１ＰＭＯＳトランジスタＰ３１と、ソース端が前記外部電源ＶＤＤに接続され、ゲート端が前記第１ＰＭＯＳトランジスタＰ３１のゲート端に接続される第２ＰＭＯＳトランジスタＰ３２と、ゲート端に前記第１電圧分配信号ＶＩＮ１が入力され、ドレーン端が前記第１ＰＭＯＳトランジスタＰ３１のドレーン端に接続される第１ＮＭＯＳトランジスタＮ３１と、ゲート端に前記第２電圧分配信号ＶＩＮ２が入力され、ドレーン端が前記第２ＰＭＯＳトランジスタＰ３２のドレーン端と共通ノードで接続され、ソース端が前記第１ＮＭＯＳトランジスタＮ３１のソース端に接続される第２ＮＭＯＳトランジスタＮ３２と、ゲート端に基準電圧ＶＲＥＦＰが印加され、ドレーン端が前記第２ＮＭＯＳトランジスタＮ３２のソース端に接続され、ソース端が接地電源ＶＳＳに接続される第３ＮＭＯＳトランジスタＮ３３とから構成される。
【００２８】
前記比較部１５０において、前記外部電源ＶＤＤ及び前記接地電源ＶＳＳは特定の電源に限定されず、設計者の意図により適切に選択できる。
前記基準電圧ＶＲＥＦＰは、プロセス、電圧、及び温度に鈍感な一定のバイアス電圧である。
【００２９】
前記比較部１５０は、前記で実施されたこととは異なり、前記第１電圧分配信号ＶＩＮ１及び前記第２電圧分配信号ＶＩＮ２に応答する他の形態の差動増幅器で構成され得るため、前記実施形態に限定されない。
【００３０】
前記出力部１７０は、前記比較信号ＣＯＭ＿ＤＥＴを反転する第１反転手段ＩＶ３１と、前記第１反転手段ＩＶ３１によって反転された信号ＣＯＭ＿ＤＥＴｂを反転して前記パワーノイズ検出信号ＰＮ＿ＤＥＴとして出力する第２反転手段ＩＶ３２とから構成される。
【００３１】
本発明では、前記出力部１７０を２つの反転手段ＩＶ３１、ＩＶ３２を備えて実施したが、１つ以上の複数の反転手段を備えて実施することもできる。
【００３２】
図４は、図２に示された電圧選択部を示す回路図である。
前記電圧選択部２００は、前記電圧供給イネーブル信号ＥＮ＿ＳＩＧ及び前記パワーノイズ検出信号ＰＮ＿ＤＥＴを受信して第１駆動信号ＥＮ＿ＳＩＧ１を出力する第１ナンドゲートＮＤ４１と、前記第１駆動信号ＥＮ＿ＳＩＧ１を反転して第２駆動信号ＥＮ＿ＳＩＧ２を出力する第３反転手段ＩＶ４１とから構成される。
【００３３】
前記電圧選択部２００では、前記電圧供給イネーブル信号ＥＮ＿ＳＩＧ及び前記パワーノイズ検出信号ＰＮ＿ＤＥＴに応答して、前記第１駆動信号ＥＮ＿ＳＩＧ１及び前記第２駆動信号ＥＮ＿ＳＩＧ２が互いに反転したレベルを有し、出力される。
【００３４】
前記電圧供給イネーブル信号ＥＮ＿ＳＩＧがハイレベルで入力されれば前記パワーノイズ検出信号ＰＮ＿ＤＥＴに応答して、前記第１電源電圧供給部３００及び前記第２電源電圧供給部４００を選択的に活性化することができ、前記電圧供給イネーブル信号ＥＮ＿ＳＩＧがローレベルで入力されれば、前記パワーノイズ検出信号ＰＮ＿ＤＥＴに関わらず前記第２電源電圧供給部４００を活性化する。
【００３５】
前記電圧選択部２００は、設計者の目的によって前記電圧供給イネーブル信号ＥＮ＿ＳＩＧを受信せず、また前記第１ナンドゲートＮＤ＿４１を備えないのも可能であり、前記第３反転手段ＩＶ４１のみを備え、前記パワーノイズ検出信号ＰＮ＿ＤＥＴを前記第１駆動信号ＥＮ＿ＳＩＧ１として出力し、前記パワーノイズ検出信号ＰＮ＿ＤＥＴを前記第３反転手段ＩＶ４１で反転して前記第２駆動信号ＥＮ＿ＳＩＧ２として出力することもできる。
【００３６】
本発明では、前記電圧供給イネーブル信号ＥＮ＿ＳＩＧがハイレベルで入力されると仮定して説明することにする。
【００３７】
図５は、図２に示された第１電源電圧供給部と第２電源電圧供給部に関する回路の一例を示す回路図である。
前記第１電源電圧供給部３００は、ゲート端に前記第１駆動信号ＥＮ＿ＳＩＧ１が入力され、ソース端に前記第１電源電圧ＶＤＤＡが印加され、かつドレーン端が前記動作回路５００に接続される第３ＰＭＯＳトランジスタＰ５１と、ゲート端に前記第２駆動信号ＥＮ＿ＳＩＧ２が入力され、ソース端に前記第１接地電圧ＶＳＳＡが印加され、かつドレーン端が前記動作回路５００に接続される第４ＮＭＯＳトランジスタＮ５１とから構成される。
【００３８】
前記第２電源電圧供給部４００は、ゲート端に前記第２駆動信号ＥＮ＿ＳＩＧ２が入力され、ソース端に前記第２電源電圧ＶＤＤＢが印加され、かつドレーン端が前記動作回路５００に接続される第４ＰＭＯＳトランジスタＰ５２と、ゲート端に前記第１駆動信号ＥＮ＿ＳＩＧ１が入力され、ソース端に前記第２接地電圧ＶＳＳＢが印加され、かつドレーン端が前記動作回路５００に接続される第５ＮＭＯＳトランジスタＮ５２とから構成される。
【００３９】
前記動作回路５００は、ゲート端に入力信号ＩＮＰＵＴが入力され、ソース端が前記第３ＰＭＯＳトランジスタＰ５１のドレーン端と前記第４ＰＭＯＳトランジスタＰ５２のドレーン端とに接続される第５ＰＭＯＳトランジスタＰ５３と、ゲート端に前記入力信号ＩＮＰＵＴが入力され、ドレーン端が前記第５ＰＭＯＳトランジスタＰ５３のドレーン端に接続され、かつソース端が前記第４ＮＭＯＳトランジスタＮ５１のドレーン端と前記第５ＮＭＯＳトランジスタＮ５２のドレーン端とに接続される第６ＮＭＯＳトランジスタＮ５３とから構成され、前記第５ＰＭＯＳトランジスタＰ５３のドレーン端と前記第６ＮＭＯＳトランジスタＮ５３のドレーン端とが接続される接続端から前記出力信号ＯＵＴＰＵＴ＿ＮＥＷを出力する。
【００４０】
本発明では、前記動作回路５００に前記第５ＰＭＯＳトランジスタＰ５３及び前記第６ＮＭＯＳトランジスタＮ５３を備え、前記入力信号ＩＮＰＵＴを反転して前記出力信号ＯＵＴＰＵＴ＿ＮＥＷを出力するインバータの形で構成したが、前記動作回路５００は理解を助けるために説明したものであって、どのような形の回路をもっても構成が可能であるため、前記実施形態に限定されないことは明らかである。
【００４１】
図６は、本発明の一実施形態に係る電圧供給装置をシミュレーションしたタイミング図である。
図６に示すように、第１時間ｔ１は、前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡのノイズが前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢのノイズより少ない場合であり、この時の前記第１電圧分配信号ＶＩＮ１のレベルが前記第２電圧分配信号ＶＩＮ２のレベルより高いため、前記第１駆動信号ＥＮ＿ＳＩＧ１はローレベルに遷移し、前記第２駆動信号ＥＮ＿ＳＩＧ２はハイレベルに遷移するので、ノイズの少ない第１電源電圧ＶＤＤＡ及び第１接地電圧ＶＳＳＡが前記動作回路５００に印加されて出力信号ＯＵＴＰＵＴ＿ＮＥＷが出力される。一方、第２時間ｔ２は、前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＤＤＡのノイズが前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢのノイズより多い場合であり、前記第１電圧分配信号ＶＩＮ１のレベルが前記第２電圧分配信号ＶＩＮ２のレベルより低いため、前記第１駆動信号ＥＮ＿ＳＩＧ１はハイレベルに遷移し、前記第２駆動信号ＥＮ＿ＳＩＧ２はローレベルに遷移するので、ノイズの少ない第２電源電圧ＶＤＤＢ及び第２接地電圧ＶＳＳＢが前記動作回路５００に印加されて出力信号ＯＵＴＰＵＴ＿ＮＥＷが出力される。
【００４２】
また、前記動作回路５００が前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢに印加されて前記出力信号ＯＵＴＰＵＴ＿ＮＥＷを出力する状態において、前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡと前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢにノイズがなくて、前記第１電圧分配信号ＶＩＮ１及び前記第２電圧分配信号ＶＩＮ２のレベルが等しくなっても、前記動作回路５００は、前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢに印加されて前記出力信号ＯＵＴＰＵＴ＿ＮＥＷを出力する。
【００４３】
前記動作回路５００が前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡに印加されて前記出力信号ＯＵＴＰＵＴ＿ＮＥＷを出力する状態において、前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡと前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢにノイズがなくて、前記第１電圧分配信号ＶＩＮ１及び前記第２電圧分配信号ＶＩＮ２のレベルが等しくなっても、前記動作回路５００は、前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡに印加されて前記出力信号ＯＵＴＰＵＴ＿ＮＥＷを出力する。
【００４４】
図６に示された第１出力信号ＯＵＴＰＵＴ＿ＯＲＧＡは前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡに印加された前記動作回路５００が出力する信号であり、第２出力信号ＯＵＴＰＵＴ＿ＯＲＧＢは前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢに印加された前記動作回路５００が出力する信号であって、前記出力信号ＯＵＴＰＵＴ＿ＮＥＷは、本発明によれば前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡと前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢのノイズを検出して、より少ないノイズを有する電源に選択的に印加された前記動作回路５００が出力する信号である。
【００４５】
すなわち、前記動作回路５００は、Ａ領域のように前記第１接地電圧ＶＳＳＡのノイズが前記第２接地電圧ＶＳＳＢのノイズより少ない時は前記第１接地電圧ＶＳＳＡに印加され、Ｂ領域のように前記第２電源電圧ＶＤＤＢのノイズが前記第１電源電圧ＶＤＤＡのノイズより少ない時は前記第２電源電圧ＶＤＤＢに印加され、前記出力信号ＯＵＴＰＵＴ＿ＮＥＷを出力する。
【００４６】
本発明の一実施形態に係る電圧供給装置の動作について図２〜図６を参照して説明すれば次の通りである。
【００４７】
本発明の一実施形態に係る電圧供給装置は、パワーノイズ検出部１００では等しいレベルを有する第１電源及び第２電源のパワーノイズを検出してパワーノイズ検出信号ＰＮ＿ＤＥＴを出力し、電圧選択部２００では電圧供給イネーブル信号ＥＮ＿ＳＩＧ及び前記パワーノイズ検出信号ＰＮ＿ＤＥＴに応答して第１駆動信号ＥＮ＿ＳＩＧ１及び第２駆動信号ＥＮ＿ＳＩＧ２を出力する。前記第１駆動信号ＥＮ＿ＳＩＧ１及び前記第２駆動信号ＥＮ＿ＳＩＧ２に応答し、前記第１電源電圧供給部３００及び前記第２電源電圧供給部４００の活性化が決められ、動作回路５００に前記第１電源及び前記第２電源の中ノイズの少ない電源の電圧を印加することによって前記動作回路５００が安定した出力信号ＯＵＴＰＵＴ＿ＮＥＷを出力する。
【００４８】
より詳細に説明すれば、前記パワーノイズ検出部１００では、等しいレベルを有する前記第１電源の電圧である第１電源電圧ＶＤＤＡ及び第１接地電圧ＶＳＳＡと、前記第２電源の電圧である第２電源電圧ＶＤＤＢ及び第２接地電圧ＶＳＳＢとのレベルを比較して前記パワーノイズ検出信号ＰＮ＿ＤＥＴを出力する。
【００４９】
図３に示すように、第１電圧分配部１１０は、前記第１電源電圧ＶＤＤＡ及び前記第２接地電圧ＶＳＳＢに印加され、前記第１抵抗素子Ｒ１及び前記第２抵抗素子Ｒ２によって分配された電圧レベルを有する第１電圧分配信号ＶＩＮ１を出力し、第２電圧分配部１３０は、前記第２電源電圧ＶＤＤＢ及び前記第１接地電圧ＶＳＳＡに印加され、前記第３抵抗素子Ｒ３及び前記第４抵抗素子Ｒ４によって分配された電圧レベルを有する第２電圧分配信号ＶＩＮ２を出力し、前記比較部１５０は、前記第１電圧分配信号ＶＩＮ１及び前記第２電圧分配信号ＶＩＮ２のレベルを比較して前記比較信号ＣＯＭ＿ＤＥＴを出力する。
【００５０】
前記第１電圧分配部１１０から出力される前記第１電圧分配信号ＶＩＮ１のレベルは次の通りに求められる。
【００５１】
ＶＩＮ１＝（ＶＤＤＡ＋ＶＳＳＢ）＊｛Ｒ２／（Ｒ１＋Ｒ２）｝
前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡのノイズが前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢのノイズより相対的に大きい場合の前記第１電圧分配信号ＶＩＮ１は、前記第１及び前記第２電源電圧ＶＤＤＡ、ＶＤＤＢと前記第１及び前記第２接地電圧ＶＳＳＡ、ＶＳＳＢにノイズがない場合の前記第１電圧分配信号ＶＩＮ１よりレベルが低くなる。一方、前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡのノイズが前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢのノイズより相対的に小さい場合の前記第１電圧分配信号ＶＩＮ１は、前記第１及び第２電源電圧ＶＤＤＡ、ＶＤＤＢと前記第１及び前記第２接地電圧ＶＳＳＡ、ＶＳＳＢにノイズがない場合の前記第１電圧分配信号ＶＩＮ１よりレベルが高くなる。
【００５２】
また、前記第２電圧分配部１３０から出力される前記第２電圧分配信号ＶＩＮ２のレベルは次の通りに求められる。
ＶＩＮ２＝（ＶＤＤＢ＋ＶＳＳＡ）＊｛Ｒ４／（Ｒ３＋Ｒ４）｝
前記第１電源電圧ＶＤＤＡ及び第１接地電圧ＶＳＳＡのノイズが前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢのノイズより相対的に大きい場合、前記第２電圧分配信号ＶＩＮ２は、前記第１及び前記第２電源電圧ＶＤＤＡ、ＶＤＤＢと前記第１及び前記第２接地電圧ＶＳＳＡ、ＶＳＳＢにノイズがない場合の前記第２電圧分配信号ＶＩＮ２よりレベルが高くなる。一方、前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡのノイズが前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢのノイズより相対的に小さい場合の前記第２電圧分配信号ＶＩＮ２は、前記第１及び第２電源電圧ＶＤＤＡ、ＶＤＤＢと前記第１及び前記第２接地電圧ＶＳＳＡ、ＶＳＳＢにノイズがない場合の前記第２電圧分配信号ＶＩＮ２よりレベルが低くなる。
【００５３】
もし、前記第１電圧分配信号ＶＩＮ１のレベルが前記第２電圧分配信号ＶＩＮ２のレベルより低ければ、前記比較部１５０はローレベルの前記比較信号ＣＯＭ＿ＤＥＴを出力し、前記第１電圧分配信号ＶＩＮ１のレベルが前記第２電圧分配信号ＶＩＮ２のレベルより高ければ、前記比較部１５０はハイレベルの前記比較信号ＣＯＭ＿ＤＥＴを出力する。
【００５４】
前記出力部１７０は、前記比較信号ＣＯＭ＿ＤＥＴに応答して正確なレベル値を有するパワーノイズ駆動信号ＰＮ＿ＤＥＴを出力する。
【００５５】
すなわち、前記パワーノイズ駆動信号ＰＮ＿ＤＥＴは、前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡのノイズが前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢのノイズより多い場合はローレベルで出力され、前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡのノイズが前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢのノイズより少ない場合はハイレベルで出力される。
【００５６】
前記電圧選択部２００では、ハイレベルで印加される前記電圧供給イネーブル信号ＥＮ＿ＳＩＧ及び前記パワーノイズ検出信号ＰＮ＿ＤＥＴが入力される第１ナンドゲートＮＤ４１では前記第１駆動信号ＥＮ＿ＳＩＧ１を出力し、前記第３反転手段ＩＶ４１では前記第１駆動信号ＥＮ＿ＳＩＧ１を反転して第２駆動信号ＥＮ＿ＳＩＧ２を出力する。
【００５７】
前記第１駆動信号ＥＮ＿ＳＩＧ１は、前記第１電源電圧供給部３００に備えられる第３ＰＭＯＳトランジスタＰ５１のゲート端に入力されて、前記第１電源電圧ＶＤＤＡが前記動作回路５００に印加されるのを制御し、また、前記第２電源電圧供給部４００に備えられる第５ＮＭＯＳトランジスタＮ５２のゲート端に入力され、前記第２接地電圧ＶＳＳＢが前記動作回路５００に印加されるのを制御する。
【００５８】
前記第２駆動信号ＥＮ＿ＳＩＧ２は、前記第１電源電圧供給部３００に備えられる第４ＮＭＯＳトランジスタＮ５１のゲート端に入力され、前記第１接地電圧ＶＳＳＡが前記動作回路５００に印加されるのを制御し、また、前記第２電源電圧供給部４００に備えられる第４ＰＭＯＳトランジスタＰ５２のゲート端に入力され、前記第２電源電圧ＶＤＤＢが前記動作回路５００に印加されるのを制御する。
【００５９】
前記パワーノイズ検出信号ＰＮ＿ＤＥＴがローレベルであれば、前記第１駆動信号ＥＮ＿ＳＩＧ１はハイレベルになり、前記第２駆動信号ＥＮ＿ＳＩＧ２はローレベルになる。前記第２駆動信号ＥＮ＿ＳＩＧ２は前記第４ＰＭＯＳトランジスタＰ５２をターンオンし、前記第１駆動信号ＥＮ＿ＳＩＧ１は前記第５ＮＭＯＳトランジスタＮ５２をターンオンするため、前記第２電源電圧供給部４００が活性化され、前記動作回路５００に前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢが印加される。
【００６０】
前記パワーノイズ検出信号ＰＮ＿ＤＥＴがハイレベルであれば、前記第１駆動信号ＥＮ＿ＳＩＧ１はローレベルになり、前記第２駆動信号ＥＮ＿ＳＩＧ２はハイレベルになる。前記第２駆動信号ＥＮ＿ＳＩＧ２は前記第４ＮＭＯＳトランジスタＮ５１をターンオンし、前記第１駆動信号ＥＮ＿ＳＩＧ１は前記第３ＰＭＯＳトランジスタＰ５１をターンオンするため、前記第１電源電圧供給部３００が活性化され、前記動作回路５００に前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡが印加される。
【００６１】
図７は、本発明の他の実施形態に係る電圧供給装置を示すブロック図である。
【００６２】
本発明の他の実施形態に係る電圧供給装置は、第１電源及び第２電源のノイズを検出してパワーノイズ検出信号ＰＮ＿ＤＥＴを出力するパワーノイズ検出部１００と、前記パワーノイズ検出信号ＰＮ＿ＤＥＴに応答して、前記第１電源の電圧及び前記第２電源の電圧の中ずれか１つを選択的に印加する電源電圧供給部６００と、前記第１電源の電圧及び前記第２電源の電圧の中ずれか１つに印加され、所定の動作を遂行して出力信号ＯＵＴＰＵＴ＿ＮＥＷを出力する動作回路５００とから構成される。
【００６３】
前記第１電源の電圧は、第１電源電圧ＶＤＤＡ及び第１接地電圧ＶＳＳＡである。
前記第２電源の電圧は、第２電源電圧ＶＤＤＢ及び第２接地電圧ＶＳＳＢである。
前記第１電源電圧ＶＤＤＡ及び前記第２電源電圧ＶＤＤＢは等しいレベルの電圧であり、前記第１接地電圧ＶＳＳＡ及び前記第２接地電圧ＶＳＳＢは等しいレベルの電圧である。
前記パワーノイズ検出部１００は、図３に示すように設計され得、前記図３に関する説明は本発明の一実施形態で詳述したので省略する。
【００６４】
図８は、図７に示された電源電圧供給部を示す回路図である。
前記電源電圧供給部６００は、前記パワーノイズ検出信号ＰＮ＿ＤＥＴに応答して、前記第１電源の電圧ＶＤＤＡ、ＶＳＳＡを前記動作回路５００に印加する第１電源電圧供給部６１０と、前記パワーノイズ検出信号ＰＮ＿ＤＥＴに応答して、前記第２電源の電圧ＶＤＤＢ、ＶＳＳＢを前記動作回路５００に印加する第２電源電圧供給部６３０とから構成される。
【００６５】
前記第１電源電圧供給部６１０は、前記パワーノイズ検出信号ＰＮ＿ＤＥＴを反転する第１反転手段ＩＶ８１と、ゲート端に前記第１反転手段ＩＶ８１出力信号が入力され、ソース端に前記第１電源電圧ＶＤＤＡが印加され、かつドレーン端が前記動作回路５００に接続される第１ＰＭＯＳトランジスタＰ８１と、ゲート端に前記パワーノイズ検出信号ＰＮ＿ＤＥＴが入力され、ソース端に前記第１接地電圧ＶＳＳＡが印加され、かつドレーン端が前記動作回路５００に接続される第１ＮＭＯＳトランジスタＮ８１とから構成される。
【００６６】
前記第２電源電圧供給部６３０は、ゲート端に前記パワーノイズ検出信号ＰＮ＿ＤＥＴが入力され、ソース端に前記第２電源電圧ＶＤＤＢが印加され、かつドレーン端が前記動作回路５００に接続される第２ＰＭＯＳトランジスタＰ８２と、前記パワーノイズ検出信号ＰＮ＿ＤＥＴを反転する第２反転手段ＩＶ８２と、ゲート端に前記第２反転手段ＩＶ８２の出力信号が入力され、ソース端に前記第２接地電圧ＶＳＳＢが印加され、かつドレーン端が前記動作回路５００に接続される第２ＮＭＯＳトランジスタＮ８２とから構成される。
【００６７】
本発明の他の実施形態に係る電圧供給装置の動作を図３、図７、及び図８を参照して説明すれば次の通りである。
本発明の他の実施形態に係る電圧供給装置において前記パワーノイズ検出部１００では、等しいレベルを有する第１電源及び第２電源のパワーノイズを検出してパワーノイズ検出信号ＰＮ＿ＤＥＴを出力する。前記パワーノイズ検出信号ＰＮ＿ＤＥＴに応答して、前記電源電圧供給部６００では、前記第１電源及び前記第２電源の中ノイズの少ない電源の電圧を動作回路５００に印加することによって、前記動作回路５００が安定した出力信号ＯＵＴＰＵＴ＿ＮＥＷを出力する。
【００６８】
より詳細に説明すると、前記パワーノイズ検出部１００では、前記第１電源の電圧である第１電源電圧ＶＤＤＡと第１接地電圧ＶＳＳＡ、及び前記第２電源の電圧である第２電源電圧ＶＤＤＢと第２接地電圧ＶＳＳＢのレベルを比較して前記パワーノイズ検出信号ＰＮ＿ＤＥＴを出力する。
【００６９】
図３に示された前記パワーノイズ検出部１００では、前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡのノイズが前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢのノイズより少なければ、前記パワーノイズ検出信号ＰＮ＿ＤＥＴがハイレベルで出力され、前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡのノイズが前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢのノイズより多ければ、前記パワーノイズ検出信号ＰＮ＿ＤＥＴがローレベルで出力される。
【００７０】
前記パワーノイズ検出部１００から出力される前記パワーノイズ検出信号ＰＮ＿ＤＥＴがハイレベルであれば、前記パワーノイズ検出信号ＰＮ＿ＤＥＴに応答して、前記第１ＰＭＯＳトランジスタＰ８１及び前記第１ＮＭＯＳトランジスタＮ８１がターンオンするため、前記第１電源電圧供給部６１０が活性化され、前記動作回路５００に前記第１電源電圧ＶＤＤＡ及び前記第１接地電圧ＶＳＳＡが印加される。
【００７１】
一方、前記パワーノイズ検出部１００から出力される前記パワーノイズ検出信号ＰＮ＿ＤＥＴがローレベルであれば、前記パワーノイズ検出信号ＰＮ＿ＤＥＴに応答して、前記第２ＰＭＯＳトランジスタＰ８２及び前記第２ＮＭＯＳトランジスタＮ８２がターンオンするため、前記第２電源電圧供給部６３０が活性化され、前記動作回路５００に前記第２電源電圧ＶＤＤＢ及び前記第２接地電圧ＶＳＳＢが印加される。
【００７２】
上述したように、本発明に係る電圧供給装置及び方法では、前記第１電源電圧ＶＤＤＡ及び前記第２接地電圧ＶＳＳＢが電圧分配された第１電圧分配信号ＶＩＮ１と、前記第２電源電圧ＶＤＤＢ及び前記第１接地電圧ＶＳＳＡが電圧分配された第２電圧分配信号ＶＩＮ２とを比較して、前記第１電源及び前記第２電源のノイズを検出することができ、前記第１電源及び前記第２電源の中ノイズの少ない電源が前記動作回路５００に印加されることにより、前記動作回路５００がパワーノイズによる影響を受けずに安定した動作を行うことができ、メモリ回路の誤動作を減らすことができる。
【００７３】
以上、添付した図面を参照して本発明の実施形態を説明したが、本発明が属する技術分野で通常の知識を有する者であれば、本発明がその技術的思想や必須の 特徴を外れない範囲内でさまざまに置き換え、変形及び変更が可能であるため、他の具体的な形態によって実施することができるということを理解できる。したがって、以上で記述した実施形態はすべての面で例示的なものであり、限定的なものではないことを理解しなければならない。本発明の範囲は、前記詳細な説明よりは特許請求の範囲によって明示されるものであり、特許請求の範囲の意味及び範囲そしてその均等概念から導き出されるすべての変更又は変形された形が本発明の範囲に含まれると解釈しなければならない。
【図面の簡単な説明】
【００７４】
【図１】一般的な電圧供給装置を示す回路図である。
【図２】本発明の一実施形態に係る電圧供給装置を示すブロック図である。
【図３】図２に示されたパワーノイズ検出部を示す回路図である。
【図４】図２に示された電圧選択部を示す回路図である。
【図５】図２に示された第１電源電圧供給部及び第２電源電圧供給部に関する回路の一例を示す回路図である。
【図６】本発明の一実施形態に係る電圧供給装置をシミュレーションしたタイミング図である。
【図７】本発明の他の実施形態に係る電圧供給装置を示すブロック図である。
【図８】図７に示された電源電圧供給部を示す回路図である。
【符号の説明】
【００７５】
１００…パワーノイズ検出部
１１０…第１電圧分配部
１３０…第２電圧分配部
１５０…比較部
１７０…出力部
２００…電圧選択部
３００…第１電源電圧供給部
４００…第２電源電圧供給部
５００…動作回路
６００…電源電圧供給部
６１０…第１電源電圧供給部
６３０…第２電源電圧供給部
【図１】
2007329893.tif 000003
【図２】
2007329893.tif 000004
【図３】
2007329893.tif 000005
【図４】
2007329893.tif 000006
【図５】
2007329893.tif 000007
【図６】
2007329893.tif 000008
【図７】
2007329893.tif 000009
【図８】
2007329893.tif 000010