(57)【要約】【課題】より長波長の半導体光源、半導体光増幅器の活性層若しくは光変調器の活性層として使用できる半導体薄膜構造、またはより長波長の受光感度を有しながらも暗電流が少なく、かつ歩留まりの高い半導体受光素子の光吸収層として使用できる半導体積層構造の製造方法を提供する。【解決手段】ＡｓＨ3またはＴＢＡｓフロー雰囲気でＴＢＡｓにＴＭＢｉを加えて供給した後、ＴＢＡｓとＴＭＢｉにＴＩＰＧ（単分子層相当）を加えて供給することによりＧａＡｓ薄膜層１０６ａを形成する工程と、ＴＢＡｓにＴＭＢｉを加えて供給した後、ＴＢＡｓとＴＭＢｉにＴＭＩ（０．３分子層相当）を加えて供給することによりＩｎＡｓ薄膜層１０６ｂを形成する工程とを繰り返して所要の厚さのＩｎＧａＡｓ薄膜層１０６を形成する。【選択図】図１
2007251089.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に半導体混晶が形成される半導体積層構造の製造方法において、それぞれ１原子層厚以下または１分子層厚以下の薄膜成長に相当する成長原料を供給すると共に、サーファクタントとなる物質を前記成長原料と同時、又は前記成長原料の供給前に供給し、前記半導体混晶を構成する要素である単一種の原子からなる結晶、または前記半導体混晶を構成する要素である単一種の分子からなる結晶、または前記半導体混晶を構成する要素である前記半導体混晶より元素数の少ない半導体混晶から構成される２種以上の結晶群を各々成長させて前記半導体混晶の薄膜層を形成することを特徴とする半導体積層構造の製造方法。
【請求項２】
請求項１記載の半導体積層構造の製造方法において、１原子層厚以下または１分子層厚以下の薄膜成長に相当する前記成長原料を供給する成長原料供給工程中及び前記成長原料供給工程後に、それぞれ薄膜成長を中断する成長中断工程を設け、前記成長中断工程中、又は前記成長原料供給工程中、又はそれら双方の前記工程中に前記サーファクタントとなる物質を供給することを特徴とする半導体積層構造の製造方法。
【請求項３】
請求項１又は請求項２記載の半導体積層構造の製造方法において、前記２種以上の結晶群がすべて単一種原子または単一種分子から構成されることを特徴とする半導体積層構造の製造方法。
【請求項４】
請求項１乃至請求項３のいずれかに記載の半導体積層構造の製造方法において、前記半導体混晶が化合物半導体混晶であることを特徴とする半導体積層構造の製造方法。
【請求項５】
請求項４記載の半導体積層構造の製造方法において、前記１分子層厚以下に相当する成長原料を供給する前記成長原料供給工程が、アニオン種原料のみを供給する工程と、カチオン種原料のみを供給する工程とからなることを特徴とする半導体積層構造の製造方法。
【請求項６】
請求項４又は請求項５記載の半導体積層構造の製造方法において、前記化合物半導体混晶が２種類以上のIII族元素を含むIII−Ｖ族半導体混晶であり、前記サーファクタントとなる物質がビスマスまたはアンチモンを含む材料であることを特徴とする半導体積層構造の製造方法。
【請求項７】
請求項６記載の半導体積層構造の製造方法において、前記半導体積層構造を構成する主たる前記化合物半導体混晶がＩｎＧａＡｓ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＩｎＧａＰ、ＡｌＧａＰ、ＡｌＩｎＰ、ＩｎＧａＡｓＰ、ＡｌＧａＡｓＰ、ＡｌＩｎＡｓＰ、ＩｎＡｌＧａＡｓ、ＩｎＡｌＧａＰまたはＩｎＡｌＧａＡｓＰであることを特徴とする半導体積層構造の製造方法。
【請求項８】
請求項６記載の半導体積層構造の製造方法において、前記半導体積層構造を構成する主たる前記化合物半導体混晶がＩｎＧａＳｂ、ＡｌＧａＳｂ、ＡｌＩｎＳｂ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＩｎＧａＰＳｂ、ＡｌＧａＰＳｂ、ＡｌＩｎＰＳｂ、ＩｎＡｌＧａＡｓＳｂ、ＩｎＡｌＧａＰＳｂ、ＩｎＧａＡｓＰＳｂ、ＡｌＧａＡｓＰＳｂ、ＡｌＩｎＡｓＰＳｂまたはＩｎＡｌＧａＡｓＰＳｂであることを特徴とする半導体積層構造の製造方法。
【請求項９】
請求項６記載の半導体積層構造の製造方法において、前記半導体積層構造を構成する主たる前記化合物半導体混晶がＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＡｓＮ、ＡｌＧａＡｓＮ、ＡｌＩｎＡｓＮ、ＩｎＧａＰＮ、ＡｌＧａＰＮ、ＡｌＩｎＰＮ、ＩｎＧａＡｓＰＮ、ＡｌＧａＡｓＰＮ、ＡｌＩｎＡｓＰＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＧａＡｓＮ、ＩｎＡｌＧａＰＮまたはＩｎＡｌＧａＡｓＰＮであることを特徴とする半導体積層構造の製造方法。
【請求項１０】
請求項６記載の半導体積層構造の製造方法において、前記半導体積層構造を構成する主たる前記化合物半導体混晶がＩｎＧａＳｂＮ、ＡｌＧａＳｂＮ、ＡｌＩｎＳｂＮ、ＩｎＧａＡｓＳｂＮ、ＡｌＧａＡｓＳｂＮ、ＡｌＩｎＡｓＳｂＮ、ＩｎＧａＰＳｂＮ、ＡｌＧａＰＳｂＮ、ＡｌＩｎＰＳｂＮ、ＩｎＡｌＧａＡｓＳｂＮ、ＩｎＡｌＧａＰＳｂＮ、ＩｎＧａＡｓＰＳｂＮ、ＡｌＧａＡｓＰＳｂＮ、ＡｌＩｎＡｓＰＳｂＮまたはＩｎＡｌＧａＡｓＰＳｂＮ、ＩｎＡｌＧａＳｂＮであることを特徴とする半導体積層構造の製造方法。
【請求項１１】
請求項１乃至請求項１０のいずれかに記載の半導体積層構造の製造方法において、製造に用いる方法が化学気相成長法、又は有機金属気相成長法であることを特徴とする半導体積層構造の製造方法。
【請求項１２】
請求項１１記載の半導体積層構造の製造方法において、前記サーファクタントとなる物質がＴＭＢｉ、ＴＥＢｉ、ＴＤＭＡＢｉ、ＴＭＳｂ、ＴＥＳｂまたはＴＤＭＡＳｂであることを特徴とする半導体積層構造の製造方法。
【請求項１３】
請求項６乃至請求項１２のいずれかに記載の半導体積層構造の製造方法において、前記化合物半導体混晶が砒素または燐を含む場合、前記砒素または前記燐の原料がＴＢＡｓ、ＤＴＢＡｓ、ＴＥＡｓ、ＴＢＰ、ＤＴＢＰまたはＴＥＰであることを特徴とする半導体積層構造の製造方法。
【請求項１４】
請求項６乃至請求項１３のいずれかに記載の半導体積層構造の製造方法において、前記化合物半導体混晶がガリウムを含む場合、前記ガリウムの原料としてＴＩＰＧを使用することを特徴とする半導体積層構造の製造方法。
【請求項１５】
請求項１乃至請求項１４のいずれかに記載の半導体積層構造の製造方法において、前記薄膜層の成長温度が３００℃以上５００℃未満であることを特徴とする半導体積層構造の製造方法。
【請求項１６】
請求項７又は請求項１０乃至請求項１５のいずれかに記載の半導体積層構造の製造方法において、前記薄膜層を構成する前記化合物半導体混晶の主たる組成がＩｎＧａＡｓであり、１分子層以下のＩｎＡｓと１分子層以下のＧａＡｓを交互に成長することを特徴とする半導体積層構造の製造方法。
【請求項１７】
請求項１６記載の半導体積層構造の製造方法において、ガリウムの成長原料がＴＩＰＧであり、かつ前記サーファクタントとなる物質がＴＭＢｉであることを特徴とする半導体積層構造の製造方法。
【請求項１８】
請求項１乃至請求項１７のいずれかに記載の半導体積層構造の製造方法において、使用される基板表面の面方位が、基板を構成する結晶の構造によって決まる、基準となる低指数面から傾斜角３０度以内で傾斜した状態で前記薄膜層を成長させることを特徴とする半導体積層構造の製造方法。
【請求項１９】
請求項１乃至請求項１８記載のいずれかに記載の半導体積層構造の製造方法において形成される前記薄膜層が、量子ドット構造を含むことを特徴とする半導体量子ドット構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体積層構造の製造方法及び半導体量子ドット構造の製造方法に関する。
【背景技術】
【０００２】
半導体レーザダイオード、半導体発光ダイオード等の半導体光源の活性層、又は半導体光増幅器の活性層、又は半導体フォトダイオードの光吸収層として用いられる半導体薄膜構造における半導体混晶には、当該半導体薄膜構造の成長に用いる半導体基板に格子マッチングする混晶組成、若しくはミスフィット転位導入に関する臨界膜厚、又は２次元成長から３次元成長に変化する臨界膜厚を大きくは越えない範囲における格子歪を有する混晶組成が用いられている。
【０００３】
この理由は半導体薄膜構造の近傍にミスフィット転位が導入された場合、又は３次元成長が起こった場合に、上述した素子の発光特性、光増幅特性、受光特性、あるいは信頼性が大きく阻害されることを防ぐためであり、半導体薄膜構造の組成が半導体基板に格子マッチングする混晶組成またはその近辺に限定されることにより、上記素子における長波長側の特性が制限されている。
【０００４】
上記長波長側の特性に関する制限を緩和するためには半導体薄膜の成長温度の低温化が有効であることが知られているが、成長温度の低温化は成長時における成長原料のマイグレーションを阻害する他、特に有機金属気相成長法（ＭＯＶＰＥ法、別名ＭＯＣＶＤ法）等の成長方法のように有機金属や水素化物を原料に用いる気相成長においては原料の分解が阻害されるため、結晶性が劣化するという問題があった。
【０００５】
また、電気信号の増幅素子、電気信号のゲート素子となるＨＢＴ、ＦＥＴ、ＨＥＭＴ等においてはベース層、又はチャンネル層のキャリアの移動度を高めるためにＳｉＧｅ、ＩｎＧａＡｓ等の歪混晶半導体層を使用する場合があるが、この場合キャリアの混晶散乱の機構が前記移動度を制限する要因となっていた。
【０００６】
一部の試みとして上記歪混晶半導体層中のキャリアの混晶散乱を低減するため、混晶を構成する原子または分子単位の層を積層する規則混晶と呼ばれる構造が研究されている（例えば、非特許文献１参照）が、通常の結晶成長条件における温度では相互の層が拡散によって混合するという問題、また、原子または分子単位の層を低温で形成しようとする場合には成長温度の低温化は成長時における成長原料のマイグレーションを阻害する他、特にＭＯＶＰＥ法等の成長方法のように有機金属や水素化物を原料に用いる成長方法においては原料の分解が阻害されるため、結晶性が劣化するという問題があった。
【０００７】
また、半導体量子ドットを活性層に使用した半導体レーザダイオード、半導体光増幅器、半導体光変調器又は半導体量子ドットを光吸収層に用いた半導体フォトダイオードにおいては、これらの発光波長、増幅波長、変調可能帯域、受光波長をより長波とするために従来から各種の半導体量子ドット構造及びその製造方法が考案されており、たとえばＧａＡｓ基板上にＩｎＡｓ量子ドットを作成する場合を例にあげると、ＩｎＡｓ量子ドット上または上下に圧縮歪を有するＩｎＧａＡｓ層を積層し、ＩｎＡｓ量子ドット中の残留歪を弾性的に緩和して小さくする方法（例えば、非特許文献２参照）、又は圧縮歪を有するＩｎＧａＡｓ層の代わりに伸張歪を有するＧａＡｓＮ層を積層して同様の効果を得る方法（例えば、非特許文献３参照）などが用いられている。
【０００８】
また、面内のドットの密度を下げずにその大きさを大きくして長波長化する方法としては上記ＩｎＧａＡｓ層を積層する際に一定の条件下で発生する相分離現象を利用して系の歪場に対応した混晶組成の変調を意図的に発生させ、ＩｎＡｓ量子ドットの周囲に選択的にＩｎ組成の高いＩｎＧａＡｓ層を成長することにより実効的なドット体積を大きくする手法も一部で用いられている（例えば、非特許文献４参照）。この相分離現象は混晶成長における混合不安定領域以外においても系の歪み場に誘起されて発生するものであり、非特許文献４の筆者らはこの現象を活性化スピノーダル分解と呼んでいる。
【０００９】
しかしながら非特許文献２〜４に記載されているような従来の構造及び製造方法による半導体量子ドットは作成における再現性、面内均一性が十分ではない、という問題があることに加え、さらに量子ドットの形成及び他の半導体層による埋込み成長においては通常より低温の成長が必要となる結果、非発光中心となる欠陥が導入されやすく、十分な光学特性が得られにくい、という問題があった。特に半導体レーザ用等のエピタキシャルウエハ生産に多く用いられるＭＯＶＰＥ法においては成長原料を熱分解する必要があることから低温成長条件においては良質な半導体層を得ることが困難であった。
【００１０】
また、従来ＧａＡｓ基板上のＩｎＡｓ量子ドットを用いた半導体レーザの発振波長は１．３μｍ前後、あるいはそれ以下が主であったが、一部の試みとして同量子ドットの発光波長を１．５μｍ以上にまで長波長化できたことが報告されている。
【００１１】
一つの手法は圧縮歪を有するＩｎＧａＡｓ層の積層による残留歪の緩和方法として、ＩｎxＧａ1-xＡｓの組成を３％以上の圧縮歪が生じるｘ＝０．４５まで高くするものであり、１．５２μｍのフォトルミネッセンス（ＰＬ）発光が得られている（例えば、非特許文献５参照）。また、他の手法としては、横方向に結合した量子ドット構造を低温成長により作成し、１．７μｍのフォトルミネッセンス発光を得た例がある（例えば、非特許文献６参照）。
【００１２】
しかしながら非特許文献５に記載された手法においては歪量の大きいＩｎＧａＡｓ層を使用することから、光学特性の良い量子ドットを再現性良く作成することが困難であるという問題、非特許文献６に記載された手法においては量子ドット近辺に欠陥が導入されやすく、再現性良い成長が困難であるという問題があった。
【００１３】
また一方、半導体薄膜の成長時にビスマス、アンチモン、タリウム等の材料を供給し、表面改質剤（サーファクタントと呼ばれる）として用いることにより平坦性の良い結晶を得る試みが行われている（例えば、特許文献１、非特許文献７参照）。
【００１４】
また、半導体薄膜の成長時にIII族材料とＶ族材料を分離して交互に供給して低温成長における結晶性を向上させる方法はＭＢＥ成長法においては確立されており、ＭＥＥ法という名前で知られている（例えば、非特許文献８参照）。
【００１５】
ＩｎＡｓ量子ドットの成長時にビスマスをサーファクタントとして用いてドットの均一性を向上させた例（例えば、非特許文献９参照）もあり、同例ではビスマスの供給は反応炉内に設置した固体ビスマス材料をパルスレーザの照射で昇華させる手法を用いている。
【００１６】
また、量子ドットの作成方法として、たとえばＩｎＡｓとＧａＡｓを交互に供給する方法が報告されている（例えば、非特許文献１０参照）。なお、本発明の発明者はすでに上記問題を一部解決する発明を特許出願している（特許文献２、特願２００５−４５１７２）。
【００１７】
【特許文献１】藤井、特許第３２３９８２１号「歪半導体結晶の製造方法」
【特許文献２】特開２００５−３４７６６２号公報
【非特許文献１】永井、他著「III−V族半導体混晶」、コロナ社刊、第４章
【非特許文献２】K.Nishi他、”A narrow photoluminescence linewidth of 21 meV at 1.35μｍ from strain-reduced InAs quantum dots covered by In0.2Ga0.8As grown on GaAs substrates”、Applied  Physics  Letters、Vol.74、1999、p.1111
【非特許文献３】X.Q.Zhang他、”Photoluminescence study of InAs quantum dots embedded in GaNAs strain compesating layer grown by metalorganic−morecular−beam epitaxy”、Journal of Applied Physics、Vol92、2002、P.6813
【非特許文献４】M.V.Maximov他、”GaAs-Based 1.3μｍ InGaAs Quantum Dot Lasers：A Status Report”、Journal of Electronic Materials，Vol.29、2000、p.476
【非特許文献５】J.Tatebayashi他、”Over 1.5μｍ light emission from InAs quantum dots embedded in InGaAs strain−reducing layer grown by metalorganic chemical vapor deposition”、Applied Physics Letters，Vol.78、2001、p.3469
【非特許文献６】M.V.Maximov他、Optical and structural properties of InAs quantum dots in a GaAs matrix for a spectral range up to 1.7μｍ”、Applied Physics Letters、Vol.75、1999、p.2347
【非特許文献７】S.Tixier他、”Surfactant enhanced growth of GaNAs and InGaNAs using bismuth”Journal of Crystal Growth、Vol.251、2003、P.449
【非特許文献８】Y.Horikoshi他、”Migration-Enhanced Epitaxy of GaAs and AlGaAs”、Jpn.J.Appl.Phys、Vol.27、1988、p.169-179
【非特許文献９】B.N.Zvonkov他、”Surfactant effect of bismuth in the MOVPE grown of the InAs quantum dots on GaAs”、Nanotechnology、Vol.11、2000、p.221
【非特許文献１０】K.Mukai他、”Suppression of temperature sensitivity of interband emission energy in 1.3-μｍ-region by an InGaAs over growth on self-assembled InGaAs／GaAs quatom dots"、Applied Physics Letters、Vol.74、1999、pp.3963-3965
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明は上記のごとき従来素子に用いられていた半導体薄膜構造の有する問題点を解決するためになされたもので、より長波長の半導体光源の活性層、若しくは半導体光増幅器の活性層、若しくは光変調器の活性層として使用できる半導体薄膜構造、またはより長波長の受光感度を有しながらも暗電流が少なく、かつ歩留まりの高い半導体受光素子の光吸収層として使用できる半導体積層構造の製造方法を提供することを目的とする。
【００１９】
さらに加えて本発明は上記のごとき従来の半導体薄膜構造及びその製造方法による電気信号の増幅素子、電気信号のゲート素子となるＦＥＴ、ＨＥＭＴ、ＨＢＴ等の有する問題点を解決するために、ＳｉＧｅ、ＩｎＧａＡｓ等の歪混晶半導体層を用いたチャンネル層のキャリアの移動度を高めるための半導体積層構造の製造方法を提供することを目的とする。
【００２０】
さらに加えて本発明は上記のごとき従来の半導体薄膜構造及びその製造方法による半導体量子ドットの問題点を解決するために、より製造可能な発光又は受光波長範囲が広く、かつ、より欠陥が少なく光学特性に優れ、作成上の制約も少ない半導体量子ドットを均一性、再現性良く作成するための半導体量子ドット構造の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記課題を解決するための本発明の構成は以下の通りである。
【００２２】
本発明の請求項１に係る半導体積層構造の製造方法は、半導体基板上に半導体混晶が形成される半導体積層構造の製造方法において、それぞれ１原子層厚以下または１分子層厚以下の薄膜成長に相当する成長原料を供給すると共に、サーファクタントとなる物質を前記成長原料と同時、又は前記成長原料の供給前に供給し、前記半導体混晶を構成する要素である単一種の原子からなる結晶、または前記半導体混晶を構成する要素である単一種の分子からなる結晶、または前記半導体混晶を構成する要素である前記半導体混晶より元素数の少ない半導体混晶から構成される２種以上の結晶群を各々成長させて前記半導体混晶の薄膜層を形成することを特徴とする。
【００２３】
ここで「半導体混晶を構成する要素である単一種の原子からなる結晶」とは、例えばＳｉＧｅ混晶に対してＳｉ、Ｇｅ結晶のことであり、「半導体混晶を構成する要素である単一種の分子からなる結晶」とは、例えばＩｎＧａＡｓ混晶に対してＧａＡｓ、ＩｎＡｓ結晶のことである。また、「半導体混晶を構成する要素である前記半導体混晶より元素数の少ない半導体混晶」とは、例えばＩｎＧａＡｓＰのような多元混晶に対してＩｎＧａＡｓ、ＩｎＧａＰ、ＩｎＡｓＰ、ＧａＡｓＰのような混晶のことである。また、「サーファクタントとなる物質」とは、基板表面における表面エネルギー、基板表面と成長層の界面における界面エネルギー等を変化させ得る物質のことであり、例えば３次元成長しやすい材料系で２次元成長が可能になる、又は逆に２次元成長する材料系で３次元成長が可能になる、というようにエピタキシーの機構に変化を及ぼすことを可能とする特質を有するものである。なお、サーファクタントを使用したエピタキシーのもう一つの利点は低温成長条件において結晶中に生成されやすい欠陥の発生を抑制する効果を有することであり、低温成長条件下であっても電気的、光学的に優れた半導体薄膜を得ることが可能となる。
【００２４】
本発明の請求項２に係る半導体積層構造の製造方法は、請求項１記載の半導体積層構造の製造方法において、１原子層厚以下または１分子層厚以下の薄膜成長に相当する前記成長原料を供給する成長原料供給工程中及び前記成長原料供給工程後に、それぞれ薄膜成長を中断する成長中断工程を設け、前記成長中断工程中、又は前記成長原料供給工程中、又はそれら双方の前記工程中に前記サーファクタントとなる物質を供給することを特徴とする。
【００２５】
ここで、成長中断を行う理由は、成長中断中に結晶表面における結晶の配列を整える効果、及び気相成長においては複数の原料が気相中で混合することを防ぐ効果が期待されるためである。さらに成長中断中にサーファクタントとなる物質を供給すると上記サーファクタントの効果がより向上するという利点もある。
【００２６】
本発明の請求項３に係る半導体積層構造の製造方法は、請求項１又は請求項２記載の半導体積層構造の製造方法において、前記２種以上の結晶群がすべて単一種原子または単一種分子から構成されることを特徴とする。
【００２７】
請求項１記載の製造方法で多元混晶の薄膜を製造する場合、より低次元の混晶の組み合わせを選択することが可能であるが、混晶の規則性をより高めるためには単一種原子または単一種分子の組み合わせに分けて成長を行うことが有効である場合がある。
【００２８】
本発明の請求項４に係る半導体積層構造の製造方法は、請求項１乃至請求項３のいずれかに記載の半導体積層構造の製造方法において、前記半導体混晶が化合物半導体混晶であることを特徴とする。
【００２９】
本発明の請求項５に係る半導体積層構造の製造方法は、請求項４記載の半導体積層構造の製造方法において、前記１分子層厚以下に相当する成長原料を供給する前記成長原料供給工程が、アニオン種原料のみを供給する工程と、カチオン種原料のみを供給する工程とからなることを特徴とする。
【００３０】
ここで後述のIII−Ｖ族半導体混晶を例にすると、アニオン種はＶ族原料、カチオン種はIII族原料となる。
【００３１】
本発明の請求項６に係る半導体積層構造の製造方法は、請求項４又は請求項５記載の半導体積層構造の製造方法において、前記化合物半導体混晶が２種類以上のIII族元素を含むIII−Ｖ族半導体混晶であり、前記サーファクタントとなる物質がビスマスまたはアンチモンを含む材料であることを特徴とする。
【００３２】
本発明の請求項７に係る半導体積層構造の製造方法は、請求項６記載の半導体積層構造の製造方法において、前記半導体積層構造を構成する主たる前記化合物半導体混晶がＩｎＧａＡｓ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＩｎＧａＰ、ＡｌＧａＰ、ＡｌＩｎＰ、ＩｎＧａＡｓＰ、ＡｌＧａＡｓＰ、ＡｌＩｎＡｓＰ、ＩｎＡｌＧａＡｓ、ＩｎＡｌＧａＰまたはＩｎＡｌＧａＡｓＰであることを特徴とする。
【００３３】
ここで「主たる化合物半導体混晶」と記した理由は、サーファクタントを用いたエピタキシーにおいてはサーファクタントとなる物質がごく一部であるが結晶中に取り込まれる場合があるからである。
【００３４】
本発明の請求項８に係る半導体積層構造の製造方法は、請求項６記載の半導体積層構造の製造方法において、前記半導体積層構造を構成する主たる前記化合物半導体混晶がＩｎＧａＳｂ、ＡｌＧａＳｂ、ＡｌＩｎＳｂ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＩｎＧａＰＳｂ、ＡｌＧａＰＳｂ、ＡｌＩｎＰＳｂ、ＩｎＡｌＧａＡｓＳｂ、ＩｎＡｌＧａＰＳｂ、ＩｎＧａＡｓＰＳｂ、ＡｌＧａＡｓＰＳｂ、ＡｌＩｎＡｓＰＳｂまたはＩｎＡｌＧａＡｓＰＳｂであることを特徴とする。
【００３５】
ここで「主たる化合物半導体混晶」と記した理由は、サーファクタントを用いたエピタキシーにおいてはサーファクタントとなる物質がごく一部であるが結晶中に取り込まれる場合があるからである。
【００３６】
本発明の請求項９に係る半導体積層構造の製造方法は、請求項６記載の半導体積層構造の製造方法において、前記半導体積層構造を構成する主たる前記化合物半導体混晶がＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＡｓＮ、ＡｌＧａＡｓＮ、ＡｌＩｎＡｓＮ、ＩｎＧａＰＮ、ＡｌＧａＰＮ、ＡｌＩｎＰＮ、ＩｎＧａＡｓＰＮ、ＡｌＧａＡｓＰＮ、ＡｌＩｎＡｓＰＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＧａＡｓＮ、ＩｎＡｌＧａＰＮまたはＩｎＡｌＧａＡｓＰＮであることを特徴とする。
【００３７】
ここで「主たる化合物半導体混晶」と記した理由は、サーファクタントを用いたエピタキシーにおいてはサーファクタントとなる物質がごく一部であるが結晶中に取り込まれる場合があるからである。
【００３８】
本発明の請求項１０に係る半導体積層構造の製造方法は、請求項６記載の半導体積層構造の製造方法において、前記半導体積層構造を構成する主たる前記化合物半導体混晶がＩｎＧａＳｂＮ、ＡｌＧａＳｂＮ、ＡｌＩｎＳｂＮ、ＩｎＧａＡｓＳｂＮ、ＡｌＧａＡｓＳｂＮ、ＡｌＩｎＡｓＳｂＮ、ＩｎＧａＰＳｂＮ、ＡｌＧａＰＳｂＮ、ＡｌＩｎＰＳｂＮ、ＩｎＡｌＧａＡｓＳｂＮ、ＩｎＡｌＧａＰＳｂＮ、ＩｎＧａＡｓＰＳｂＮ、ＡｌＧａＡｓＰＳｂＮ、ＡｌＩｎＡｓＰＳｂＮまたはＩｎＡｌＧａＡｓＰＳｂＮ、ＩｎＡｌＧａＳｂＮであることを特徴とする。
【００３９】
ここで「主たる化合物半導体混晶」と記した理由は、サーファクタントを用いたエピタキシーにおいてはサーファクタントとなる物質がごく一部であるが結晶中に取り込まれる場合があるからである。
【００４０】
本発明の請求項１１に係る半導体積層構造の製造方法は、請求項１乃至請求項１０のいずれかに記載の半導体積層構造の製造方法において、前記半導体混晶の製造に用いる方法が化学気相成長法、又は有機金属気相成長法であることを特徴とする。
【００４１】
本発明の請求項１２に係る半導体積層構造の製造方法は、請求項１１記載の半導体積層構造の製造方法において、前記サーファクタントとなる物質がＴＭＢｉ、ＴＥＢｉ、ＴＤＭＡＢｉ、ＴＭＳｂ、ＴＥＳｂまたはＴＤＭＡＳｂであることを特徴とする。
【００４２】
これらの物質は化学気相成長法（ＣＶＤ法）、ＭＯＶＰＥ法等の気相成長に適した物質である。なお、請求項１２の記載において略記した物質の名称は、以下の通りである。
ＴＭＢｉ：トリメチルビスマス
ＴＥＢｉ：トリエチルビスマス
ＴＤＭＡＢｉ：トリスジメチルアミノビスマス
ＴＭＳｂ：トリメチルアンチモン
ＴＥＳｂ：トリエチルアンチモン
ＴＤＭＡＳｂ：トリスジメチルアミノアンチモン
【００４３】
本発明の請求項１３に係る半導体積層構造の製造方法は、請求項６乃至請求項１２のいずれかに記載の半導体積層構造の製造方法において、前記化合物半導体混晶が砒素または燐を含む場合、前記砒素または前記燐の原料がＴＢＡｓ、ＤＴＢＡｓ、ＴＥＡｓ、ＴＢＰ、ＤＴＢＰまたはＴＥＰであることを特徴とする。
【００４４】
これらの物質は５００℃未満の低温においても分解効率が高いという特徴を有する。なお、請求項１３の記載において略記した物質の名称は、以下の通りである。
ＴＢＡｓ：ターシャリーブチルアルシン
ＤＴＢＡｓ：ジターシャリーブチルアルシン
ＴＥＡｓ：トリエチル砒素
ＴＢＰ：ターシャリーブチルホスフィン
ＤＴＢＰ：ジターシャリーブチルホスフィン
ＴＥＰ：トリエチル燐
【００４５】
本発明の請求項１４に係る半導体積層構造の製造方法は、請求項６乃至請求項１３のいずれかに記載の半導体積層構造の製造方法において、前記化合物半導体混晶がガリウムを含む場合、前記ガリウムの原料としてＴＩＰＧを使用することを特徴とする。
【００４６】
この物質は５００℃未満の低温においても分解効率が高いという特徴を有する。なお、請求項１３の記載において略記した物質の名称は、以下の通りである。
ＴＩＰＧ：トリイソプロピルガリウム
【００４７】
本発明の請求項１５に係る半導体積層構造の製造方法は、請求項１乃至請求項１４のいずれかに記載の半導体積層構造の製造方法において、前記薄膜層の成長温度が３００℃以上５００℃未満であることを特徴とする。
【００４８】
ここで５００℃未満の成長温度は成長した原子層、または分子層が積層した他種の原子層、または分子層と固相拡散によって混合することを防ぐための条件であり、規則混晶を形成するために必要な条件となる。また、５００℃未満の成長温度は基板と半導体積層構造の格子定数差が大きい場合に導入されやすいミスフィット転位、及び貫通転位の発生及び増殖を抑制するために有効である。またさらに、上記半導体積層構造を量子ドット構造の製造に使用する場合には量子ドットの変形を避けるためにも必要な条件である。なお、３００℃以上の成長温度は成長原料が分解するために必要である。
【００４９】
本発明の請求項１６に係る半導体積層構造の製造方法は、請求項７又は請求項１０乃至請求項１５のいずれかに記載の半導体積層構造の製造方法において、前記薄膜層を構成する前記化合物半導体混晶の主たる組成がＩｎＧａＡｓであり、１分子層以下のＩｎＡｓと１分子層以下のＧａＡｓを交互に成長することを特徴とする。
【００５０】
本発明の請求項１７に係る半導体積層構造の製造方法は、請求項１６記載の半導体積層構造の製造方法において、ガリウムの成長原料がＴＩＰＧであり、かつ前記サーファクタントとなる物質がＴＭＢｉであることを特徴とする。
【００５１】
本発明の請求項１８に係る半導体積層構造の製造方法は、請求項１乃至請求項１７のいずれかに記載の半導体積層構造の製造方法において、使用される基板表面の面方位が、基板を構成する結晶の構造によって決まる、基準となる低指数面から傾斜角３０度以内で傾斜した状態で前記薄膜層を成長させることを特徴とする。
【００５２】
ここで「基準となる低指数面」とは例えば基板がＳｉのようなダイヤモンド構造、ＧａＡｓのような閃亜鉛鉱構造の場合には（１００）面や（１１１）面のことであり、基板がサファイヤやＧａＮのような六方晶の場合には（０００１）面や（１０−１０）面（注：−１の−は上線）のことである。また、傾斜角を３０度以内とした理由は、３０度以上傾斜させると基準とした面の物理的特性と異なる面となるためである。
【００５３】
本発明の請求項１９に係る半導体量子ドット構造の製造方法は、請求項１乃至請求項１８記載のいずれかに記載の半導体積層構造の製造方法において形成される前記薄膜層が、量子ドット構造を含むことを特徴とする。
【００５４】
ここで当該薄膜層は当該量子ドット中の残留歪を弾性的に緩和して小さくする効果を有する他、当該量子ドットと複合的な構造を新たに形成するという効果を有する。
【発明の効果】
【００５５】
上記構成の本発明による半導体積層構造の製造方法によって製造された半導体積層構造を用いた場合、従来の製造方法による半導体積層構造を用いた場合に比べ、より長波長の半導体光源、若しくは半導体光増幅器、またはより長波長帯で使用可能な光変調器、またはより長波長の受光感度を有しながらも暗電流が少ない半導体受光素子を実現することが可能になる。
【００５６】
さらに加えて上記構成の本発明による半導体積層構造の製造方法によって製造された半導体積層構造を用いた場合、従来の製造方法による半導体積層構造を用いた場合に比べ、より増幅帯域が広く、より高周波まで増幅可能となる電気信号増幅素子、又はより動作速度の速い電気信号のゲート素子を実現することが可能になる。
【００５７】
さらに加えて上記構成の本発明による半導体積層構造の製造方法によって製造された半導体積層構造によれば、従来の製造方法による半導体積層構造を用いた場合に比べ、半導体量子ドットに接する半導体薄膜として使用される際に、より製造可能な発光または受光波長範囲が広い半導体量子ドット光源、半導体量子ドット光増幅器、半導体量子ドット光変調器、半導体量子ドット受光素子を実現することが可能になる。
【００５８】
なお、上述したように特許文献１、非特許文献７等には半導体薄膜の成長時にビスマス、アンチモン、タリウム等の材料を供給し、サーファクタントとして用いることにより平坦性の良い結晶を得る試みが行われているが、これらの原料を本発明のように原料の交互供給による成長と組み合わせた例はなかった。
【００５９】
また、非特許文献８等には半導体薄膜の成長時にIII族材料とＶ族材料を分離して交互に供給して低温成長における結晶性を向上させる方法が記載されているが、このような手法を本発明のようにサーファクタントと組み合わせた例、ＭＯＶＰＥ法に用いた例はなかった。
【００６０】
非特許文献９にはＩｎＡｓ量子ドットの成長時にビスマスをサーファクタントとして用いてドットの均一性を向上させた例が記載されているが、同例ではビスマスの供給は反応炉内に設置した固体ビスマス材料をパルスレーザの照射で昇華させる手法を用いており、本発明におけるＴＭＢｉ添加とは原料の供給方法が異なる。
【００６１】
また、非特許文献１０等には量子ドットの作成方法として、たとえばＩｎＡｓとＧａＡｓを交互に供給する方法が報告されているが、この手法は自己組織化によりドット自体を形成する方法であり、本発明のように自己組織化ドットの上に形成する薄膜層に交互供給による方法を用いた例はなかった。また、本発明の発明者がすでに特許出願している特許文献２、特願２００５−４５１７２には、本発明の交互供給による方法は取り入れられていなかった。
【発明を実施するための最良の形態】
【００６２】
（１）本発明に係る半導体積層構造の製造方法の最良の実施形態は以下の通りである。
本実施形態に係る半導体積層構造の製造方法は、それぞれ１原子層厚以下または１分子層厚以下の薄膜成長に相当する成長原料を供給すると共に、サーファクタントとなる物質を前記成長原料と同時、又は前記成長原料の供給前に供給し、前記半導体混晶を構成する要素である単一種の原子からなる結晶、または前記半導体混晶を構成する要素である単一種の分子からなる結晶、または前記半導体混晶を構成する要素である前記半導体混晶より元素数の少ない半導体混晶から構成される２種以上の結晶群を各々成長させて前記半導体混晶の薄膜層を形成するものである。
【００６３】
ここで「半導体混晶を構成する要素である単一種の原子からなる結晶」とは例えばＳｉＧｅ混晶に対してＳｉ、Ｇｅ結晶のことであり、「半導体混晶を構成する要素である単一種の分子からなる結晶」とは例えばＩｎＧａＡｓ混晶に対してＧａＡｓ、ＩｎＡｓ結晶のことである。また、「前記半導体混晶を構成する要素である前記半導体混晶より元素数の少ない半導体混晶」とは、例えばＩｎＧａＡｓＰのような多元混晶に対してＩｎＧａＡｓ、ＩｎＧａＰ、ＩｎＡｓＰ、ＧａＡｓＰのような混晶のことである。
【００６４】
また、サーファクタントとなる物質とは、基板表面における表面エネルギーを変化させうる物質のことであり、これを供給することで例えば３次元成長しやすい材料系で２次元成長が可能になる、又は逆に２次元成長する材料系で３次元成長が可能になる、というようにエピタキシーの機構に変化を及ぼすことが可能となる。
【００６５】
また、サーファクタントを使用したエピタキシーのもう一つの利点は低温成長条件において結晶中に生成されやすい欠陥の発生を抑制する効果を有することであり、低温条件下であっても電気的、光学的に優れた半導体薄膜を得ることが可能となる。
【００６６】
さらに本実施形態において、１原子層厚以下または１分子層厚以下の薄膜成長に相当する前記成長原料を供給する成長原料供給工程中及び前記成長原料供給工程後に、それぞれ薄膜成長を中断する成長中断工程を設け、前記成長中断工程中、又は前記成長原料供給工程中、又はそれら双方の前記工程中に前記サーファクタントとなる物質を供給すれば、成長中断中に結晶表面における結晶の配列を整える効果、及び気相成長においては複数の原料が気相中で混合することを防ぐ効果が期待される他、成長中断中にサーファクタントとなる物質を供給すると上記サーファクタントの効果がより向上するという利点もある。
【００６７】
また、本実施形態によって多元混晶の薄膜を製造する場合、上述したようにより低次元の混晶の組み合わせを選択することが可能であるが、混晶の規則性をより高めるためには単一種原子または単一種分子の組み合わせに分解して成長を行うことが有効である場合がある。
【００６８】
また、本実施形態は特に化合物半導体混晶に適用した場合に好適な効果を奏することが確認されており、上述した各々の１分子層厚以下に相当する原料を供給する工程を、さらにアニオン種（陰イオン性）原料のみを供給する工程と、カチオン種（陽イオン性）原料のみを供給する工程とに分けるとより効果が大きくなる場合がある。ここで後述のIII−Ｖ族半導体混晶を例にすると、アニオン種はＶ族原料、カチオン種はIII族原料となる。
【００６９】
またさらに本実施形態においては、上記化合物半導体混晶が２種類以上のIII族元素を含むIII−Ｖ族半導体混晶である場合に大きな効果を有することが確認されており、サーファクタントとなる物質としてはビスマスまたはアンチモンを含む材料が有効であることが確認されている。
【００７０】
ここで対象となるIII−Ｖ族半導体混晶の具体例を以下に列挙する。ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＡｌＩｎＡｓ、ＩｎＧａＰ、ＡｌＧａＰ、ＡｌＩｎＰ、ＩｎＧａＡｓＰ、ＡｌＧａＡｓＰ、ＡｌＩｎＡｓＰ、ＩｎＡｌＧａＡｓ、ＩｎＡｌＧａＰ、ＩｎＡｌＧａＡｓＰ、ＩｎＧａＳｂ、ＡｌＧａＳｂ、ＡｌＩｎＳｂ、ＩｎＧａＡｓＳｂ、ＡｌＧａＡｓＳｂ、ＡｌＩｎＡｓＳｂ、ＩｎＧａＰＳｂ、ＡｌＧａＰＳｂ、ＡｌＩｎＰＳｂ、ＩｎＡｌＧａＡｓＳｂ、ＩｎＡｌＧａＰＳｂ、ＩｎＧａＡｓＰＳｂ、ＡｌＧａＡｓＰＳｂ、ＡｌＩｎＡｓＰＳｂ、ＩｎＡｌＧａＡｓＰＳｂ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＩｎＧａＡｓＮ、ＡｌＧａＡｓＮ、ＡｌＩｎＡｓＮ、ＩｎＧａＰＮ、ＡｌＧａＰＮ、ＡｌＩｎＰＮ、ＩｎＧａＡｓＰＮ、ＡｌＧａＡｓＰＮ、ＡｌＩｎＡｓＰＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＧａＡｓＮ、ＩｎＡｌＧａＰＮ、ＩｎＡｌＧａＡｓＰＮ、ＩｎＧａＳｂＮ、ＡｌＧａＳｂＮ、ＡｌＩｎＳｂＮ、ＩｎＧａＡｓＳｂＮ、ＡｌＧａＡｓＳｂＮ、ＡｌＩｎＡｓＳｂＮ、ＩｎＧａＰＳｂＮ、ＡｌＧａＰＳｂＮ、ＡｌＩｎＰＳｂＮ、ＩｎＡｌＧａＡｓＳｂＮ、ＩｎＡｌＧａＰＳｂＮ、ＩｎＧａＡｓＰＳｂＮ、ＡｌＧａＡｓＰＳｂＮ、ＡｌＩｎＡｓＰＳｂＮ、又はＩｎＡｌＧａＡｓＰＳｂＮ、ＩｎＡｌＧａＳｂＮ。
【００７１】
またさらに本実施形態は、生産性に優れたＣＶＤ法、あるいはＭＯＶＰＥ法に適することが特徴であり、サーファクタントとなる物質としてはＴＭＢｉまたはＴＥＢｉまたはＴＤＭＡＢｉまたはＴＭＳｂまたはＴＥＳｂまたはＴＤＭＡＳｂを使用すると良い結果が得られる。
【００７２】
また、本実施形態により製造される半導体積層構造が砒素または燐を含む化合物半導体混晶である場合には、砒素（Ａｓ）または燐（Ｐ）の原料として、ＴＢＡｓ又はＤＴＢＡｓ又はＴＥＡｓ又はＴＢＰ又はＤＴＢＰ又はＴＥＰを使用すると５００℃未満の低温においても分解効率が高く、良い結果が得られる。また、本実施形態により製造される半導体積層構造がガリウムを含む化合物半導体混晶である場合にはガリウムの原料としてＴＩＰＧを使用すると、同様に５００℃未満の低温においても分解効率が高く、不純物の混入も少ないことから良い結果が得られる。
【００７３】
ここで本実施形態において５００℃未満の成長温度を選択する理由は、成長した原子層、または分子層が積層した他種の原子層、または分子層と固相拡散によって混合することを防ぐためであり、規則混晶を形成するために重要である。
【００７４】
またさらに５００℃未満の成長温度は基板と半導体積層構造の格子定数差が大きい場合に導入されやすいミスフィット転位、及び貫通転位の発生及び増殖を抑制するために有効である。またさらに、本実施形態による半導体積層構造を量子ドット構造の製造に使用する場合には量子ドットの変形を避けるためにも必要な条件である。成長原料が分解するためには少なくとも３００℃以上の成長温度が必要である。
【００７５】
また、本実施形態によるプロダクトとして有用な構造にＩｎＧａＡｓを用いた薄膜がある。この半導体混晶は光デバイス、電子デバイスともに多く使われる材料であり、本実施形態によれば１分子層以下のＩｎＡｓと１分子層以下のＧａＡｓを交互に成長することにより優れた特性を有する規則混晶ＩｎＧａＡｓ薄膜が得られる。また、この際、ガリウムの成長原料として前述のＴＩＰＧを、サーファクタントとなる物質としてＴＭＢｉを選択すると良い結果が得られることが確認されている。
【００７６】
また、本発明の半導体積層構造の製造方法において使用する基板表面の面方位を通常使用する基準となる低指数面、たとえば以下ＧａＡｓ基板上にＩｎＡｓとＧａＡｓを形成する場合を例にすると、（１００）面から傾斜させ、基板表面に原子層、または分子層ステップが整列する状態となる。ここでたとえば１／５分子層相当のＩｎＡｓを形成するとステップフロー成長機構によりステップ幅に沿って細線上にＩｎＡｓが整列する。続けて４／５分子層相当のＧａＡｓを形成すると合わせて１分子層分の薄膜が基板を覆う。さらにこの工程を繰り返すとＩｎＡｓの単分子層厚の細線が整列して積み重なるため、所望の厚さの細線を得ることができる。この手法を用いて量子細線構造が形成できるため、半導体レーザ等の素子特性をより向上させることができる。
【００７７】
（２）本発明に係る半導体量子ドット構造の製造方法の最良の実施形態は以下の通りである。
本実施形態に係る半導体量子ドット構造の製造方法は、上述した（１）に示す半導体積層構造の製造方法による半導体薄膜を、自己組織化手法によって形成した量子ドットに密着して形成することによるものであり、基本的には量子細線に関する実施形態を除く（１）に記載した半導体積層構造の製造方法の最良の実施形態がそのまま適用される。なお、量子ドットの構造としては特許文献２、及び特願２００５−４５１７２に関し、その製造上の自由度をより拡大するものである。
【００７８】
ここで前述の本発明の半導体積層構造の製造方法による半導体薄膜を、自己組織化手法によって形成した量子ドットに密着して形成すると同半導体薄膜中において量子ドット近辺の領域とそれ以外の領域で平均的な組成が分布する現象が起こる。これは量子ドットによって誘起された歪場によって一部の原子が同量子ドット上に集まりやすい状況が引き起こされるためである。この領域中、特に上記量子ドットの直近においては同量子ドットと結合して複合構造を有する量子ドットが形成される。またさらに加えて上記量子ドット付近に形成された組成分布領域は同量子ドット中の残留歪を弾性的に緩和する効果を有する。
【００７９】
特に自己組織化により形成されたＩｎＡｓ量子ドット上に本実施形態の手法によりＩｎＧａＡｓ薄膜層を形成した場合には顕著な効果が確認されている。この際、同薄膜層の成長におけるガリウムの成長原料としてＴＩＰＧ、砒素の成長原料としてＴＢＡｓを用いると成長温度として選択した４００℃という低温においても十分な熱分解が得られ、さらにサーファクタントのビスマス原料としてＴＭＢｉを用いると光学特性の良い上記複合構造を有する量子ドットが形成できることが確認されている。
【００８０】
なお、この製造方法により基板を通常の（１００）面から傾けた場合は前記本発明の半導体積層構造の製造方法における効果とは異なり、基板表面のステップの密度に応じて量子ドットの密度、配列状態を変化させることができる。このことは作成する素子に求める特性に適した構造を作成する手法として有用である。
【００８１】
以下に本実施形態による作用を説明する。
上記構成の本発明による半導体積層構造の製造方法によって製造された半導体積層構造は従来の製造方法による半導体積層構造に比べ、より長波長の半導体光源の活性層、若しくは半導体光増幅器の活性層、若しくは光変調器の活性層として使用できる半導体薄膜構造、またはより長波長の受光感度を有しながらも暗電流が少なく、かつ歩留まりの高い半導体受光素子の光吸収層として作用する。
【００８２】
さらに加えて上記構成の本発明による半導体積層構造の製造方法によって製造された半導体積層構造は従来の製造方法による半導体積層構造に比べ、電気信号の増幅素子、電気信号のゲート素子となるＦＥＴ、ＨＥＭＴ等のＳｉＧｅ、ＩｎＧａＡｓ等の歪混晶半導体層を用いたチャンネル層に使用された場合、高いキャリアの移動度を有する同チャンネル層として作用する。
【００８３】
上記構成の本発明による半導体量子ドット構造の製造方法は従来の製造方法に比べ、より製造可能な発光又は受光波長範囲が広く、かつ、より欠陥が少なく光学特性に優れ、作成上の制約も少ない半導体量子ドット構造を均一性、再現性良く作成するための製造方法として作用する。
【実施例１】
【００８４】
本発明の第１の実施例を図１及び表１に基づいて説明する。図１（ａ）は本実施例における半導体薄膜構造の全体図、図１（ｂ）は図１（ａ）中に破線で囲んだＡ部の拡大図、図２は後述の量子細線構造を形成する場合の拡大図である。なお、図１（ｂ）、図２は一部記載を省略している。本実施例は、本発明の請求項１及び請求項２及び請求項３及び請求項４及び請求項６及び請求項７及び請求項１１及び請求項１２及び請求項１３及び請求項１４及び請求項１５及び請求項１６及び請求項１７及び請求項１９に関する実施例である。
【００８５】
図１中、１０１はＧａＡｓ基板、１０２はＡｌＧａＡｓクラッド層（膜厚１．５μｍ）、１０３はＡｌＧａＡｓ光閉じ込め層（膜厚２００ｎｍ）、１０４はＧａＡｓ障壁層（膜厚１５ｎｍ）、１０６はＩｎＧａＡｓ薄膜層（膜厚１０ｎｍ）、１０７はＧａＡｓコンタクト層（膜厚１００ｎｍ）である。さらに、ＩｎＧａＡｓ薄膜層１０６中、１０６ａは単分子層相当の原料供給によって形成したＧａＡｓ薄膜層、１０６ｂは単分子層未満相当（ここでは０．３分子層相当）の原料供給によって形成したＩｎＡｓ薄膜層である。
【００８６】
次に、表１に基づいて図１に示す半導体積層構造を製造する手順を説明する。本実施例では半導体薄膜構造の成長にＭＯＶＰＥ法を用いた。
【００８７】
【表１】
2007251089.tif 000003
【００８８】
なお、表中に略記した原料名は以下の通りである。
ＴＭＡ：トリメチルアルミニウム
ＴＥＧ：トリエチルガリウム
ＡｓＨ3：アルシン
ＴＭＩ：トリメチルインジウム
ＴＩＰＧ：トリイソプロピルガリウム
ＴＭＢｉ：トリメチルビスマス
ＴＢＡｓ：ターシャリーブチルアルシン
【００８９】
表１に示すように、まず、ＧａＡｓ基板１０１を装置内に導入し、基板温度を７５０℃として通常の成長手順によりＡｌＧａＡｓクラッド層１０２、ＡｌＧａＡｓ光閉じ込め層１０３、ＧａＡｓ障壁層１０４を成長する。
【００９０】
次に成長を中断し、ＡｓＨ3またはＴＢＡｓフロー雰囲気で基板温度を４５０℃まで下げ、ＴＢＡｓにサーファクタントとしてのＴＭＢｉを加えて供給した後、ＴＢＡｓとＴＭＢｉにＴＩＰＧ（単分子層相当）を加えて供給することによりＧａＡｓ薄膜層１０６ａを形成する。次に再びＴＢＡｓにＴＭＢｉを加えたフロー状態で成長を中断し、ＴＢＡｓとＴＭＢｉにＴＭＩ（０．３分子層相当）を加えて供給することによりＩｎＡｓ薄膜層１０６ｂを形成する。このＧａＡｓ薄膜層１０６ａとＩｎＡｓ薄膜層１０６ｂの積層の工程（表１の工程順序４〜７）をＩｎＧａＡｓ薄膜層１０６が所要の厚さとなるまで繰り返す。これにより図１（ｂ）に示すようなＩｎＧａＡｓ薄膜層１０６が形成される。
【００９１】
ここでＧａＡｓ薄膜層１０６ａの成長におけるガリウム材料としてＴＩＰＧを用いたことにより４５０℃という低温においても十分な熱分解が得られたことに加え、ビスマス原料の供給による低温成長時の結晶性劣化防止効果により光学特性の良い結晶が得られた。
【００９２】
次に成長を再度中断し、ＴＢＡｓフロー雰囲気で基板温度を６００℃まで上げた後、ＧａＡｓ障壁層１０４、ＡｌＧａＡｓ光閉じ込め層１０３、ＡｌＧａＡｓクラッド層１０２、ＧａＡｓコンタクト層１０７を成長し、図１に示した半導体積層構造を得る。ここで成長温度を通常のＡｌＧａＡｓの成長温度の７５０℃程度に比べ低温である６００℃とした理由は、ＩｎＧａＡｓ薄膜層１０６中で固相拡散による混晶化、及び転位の発生、増殖を防ぐためである。
【００９３】
なお、本実施例においてＧａＡｓ基板１０１を通常の（１００）面から傾けた状態で用いた場合、ＧａＡｓ基板１０１表面のステップ端にＩｎＡｓ薄膜層１０６ｂがステップに沿った線状に形成されるが、さらにこの線状に形成されたＩｎＡｓ薄膜層１０６ｂが縦方向に整列して積層するようにＩｎＡｓとＧａＡｓの原料供給比を設定すると、図２に示すような量子細線構造を形成することができる。このことは素子の特性をより向上させるための構造を作成する手法として有用である。
【００９４】
なお、表１に示した手順に従って製造した半導体積層構造を用いてデバイスを作成する場合には、基板の導電性がｎ型の場合には基板側クラッド層はｎ型、表面側のクラッド層とコンタクト層はｐ型となるように不純物ドーピングを行う。また、実際の製造時においては表１に示した工程の前にＧａＡｓのバッファ層が成長されるが、ここでは簡単のために省略した。また、図１には簡単のため単一量子井戸構造を示したが、素子を作成する場合には上記構造をさらに積層した多重量子井戸構造を用いるとより性能が向上する。
【００９５】
表１に示した成長条件に従って半導体薄膜構造を製造し、レーザダイオード素子に応用すると、発光波長１．２〜１．３μｍの素子が得られる。
【００９６】
また、同構造を半導体光増幅器に応用すると、増幅帯域１．２〜１．３μｍの増幅帯域を有する、広帯域、高飽和出力の素子が得られる。
【００９７】
さらに加えてＩｎＧａＡｓ薄膜層１０６をＨＥＭＴ等の電気信号増幅素子に応用すると高周波特性の良い、すなわち増幅特性における遮断周波数の高い素子が得られる。
【００９８】
本実施例ではサーファクタントとしてビスマス原料を添加する場合の半導体薄膜構造について説明したが、アンチモン原料の添加時、あるいはそれらの両方の添加時においても同様の効果が得られる。また、本実施例ではレーザダイオードと半導体光増幅器に関する応用を示したが、その他の光デバイス、例えば発光ダイオード、フォトダイオード、半導体導電型受光器等においても実施可能である。
【実施例２】
【００９９】
本発明の第２の実施例を、図１及び表２に基づいて説明する。本実施例は、本発明の請求項１及び請求項２及び請求項３及び請求項４及び請求項５及び請求項６及び請求項７及び請求項１１及び請求項１２及び請求項１３及び請求項１４及び請求項１５及び請求項１６及び請求項１７及び請求項１９に関する実施例であり、図１に示し上述した半導体薄膜構造に適用される。
【０１００】
表２に基づいて図１に示す半導体積層構造を製造する手順を説明する。本実施例では半導体薄膜構造の成長にＭＯＶＰＥ法を用いた。
【０１０１】
【表２】
2007251089.tif 000004
【０１０２】
なお、表中に略記した原料名は以下の通りである。
ＴＭＡ：トリメチルアルミニウム
ＴＥＧ：トリエチルガリウム
ＡｓＨ3：アルシン
ＴＭＩ：トリメチルインジウム
ＴＩＰＧ：トリイソプロピルガリウム
ＴＭＢｉ：トリメチルビスマス
ＴＢＡｓ：ターシャリーブチルアルシン
【０１０３】
表２に示すように、まず、ＧａＡｓ基板１０１を装置内に導入し、基板温度を７５０℃として通常の成長手順でＡｌＧａＡｓクラッド層１０２、ＡｌＧａＡｓ光閉じ込め層１０３、ＧａＡｓ障壁層１０４を成長する。
【０１０４】
次に成長を中断し、ＡｓＨ3またはＴＢＡｓフロー雰囲気で基板温度を４５０℃まで下げ、ＴＢＡｓ（アニオン原料）にサーファクタントとしてのＴＭＢｉを加えて供給した後、ＴＩＰＧ（単分子層相当のカチオン原料）を加えて供給することによりＧａＡｓ薄膜層１０６ａを形成する。次に再びＴＢＡｓにＴＭＢｉを加えたフロー状態で成長を中断し、ＴＭＩ（０．３分子層相当のカチオン原料）を加えて供給することによりＩｎＡｓ薄膜層１０６ｂを形成する。このＧａＡｓ薄膜層１０６ａとＩｎＡｓ薄膜層１０６ｂの積層の工程（表２の工程順序４〜７）をＩｎＧａＡｓ薄膜層１０６が所要の厚さとなるまで繰り返す。これにより図１（ｂ）に示すようなＩｎＧａＡｓ薄膜層１０６が形成される。
【０１０５】
ここでＧａＡｓ薄膜層１０６ａの成長におけるガリウム材料としてＴＩＰＧを用いたことにより４５０℃という低温においても十分な熱分解が得られたことに加え、ビスマス原料の供給による低温成長時の結晶性劣化防止効果により光学特性の良い結晶が得られた。アニオン原料とカチオン原料を分離して供給する手法はＭＢＥ成長装置を用いたマイグレーション・エンハンスド・エピタキシー（ＭＥＥ）法と同様の手法であり、表面におけるカチオン原料の拡散を促進して結晶性を向上させることが目的である。
【０１０６】
次に成長を再度中断し、ＴＢＡｓフロー雰囲気で基板温度を６００℃まで上げた後、ＧａＡｓ障壁層１０４、ＡｌＧａＡｓ光閉じ込め層１０３、ＡｌＧａＡｓクラッド層１０２、ＧａＡｓコンタクト層１０７を成長し、図１に示した半導体積層構造を得る。ここで成長温度を通常のＡｌＧａＡｓの成長温度の７５０℃程度に比べ低温である６００℃とした理由は、ＩｎＧａＡｓ薄膜層１０６中で固相拡散による混晶化、及び転位の発生、増殖を防ぐためである。
【０１０７】
なお、本実施例においてＧａＡｓ基板１０１を通常の（１００）面から傾けた状態で用いた場合、ＧａＡｓ基板１０１表面のステップ端にＩｎＡｓ薄膜層１０６ｂがステップに沿った線状に形成されるが、さらにこの線状に形成されたＩｎＡｓが縦方向に整列して積層するようにＩｎＡｓとＧａＡｓの原料供給比を設定すると、図２に示すような量子細線構造を形成することができる。このことは素子の特性をより向上させるための構造を作成する手法として有用である。
【０１０８】
なお、表２に示した手順に従って製造した半導体積層構造を用いてデバイスを作成する場合には、基板の導電性がｎ型の場合には基板側クラッド層はｎ型、表面側のクラッド層とコンタクト層はｐ型となるように不純物ドーピングを行う。また、実際の製造時においては表２に示した工程の前にＧａＡｓのバッファ層が成長されるが、ここでは簡単のために省略した。また、図１には簡単のため単一量子井戸構造を示したが、素子を作成する場合には上記構造をさらに積層した多重量子井戸構造を用いるとより性能が向上する。
【０１０９】
表２に示した成長条件に従って製造した半導体薄膜構造をレーザダイオード素子に応用すると、発光波長１．２〜１．３μｍの素子が得られる。
【０１１０】
また、同構造を半導体光増幅器に応用すると、増幅帯域１．２〜１．３μｍの増幅帯域を有する、広帯域、高飽和出力の素子が得られる。
【０１１１】
さらに加えてＩｎＧａＡｓ薄膜層１０６をＨＥＭＴ等の電気信号増幅素子に応用すると高周波特性の良い、すなわち増幅特性における遮断周波数の高い素子が得られる。
【０１１２】
本実施例ではサーファクタントとしてビスマス原料を添加する場合の半導体薄膜構造について説明したが、アンチモン原料の添加時、あるいはそれらの両方の添加時においても同様の効果が得られる。また、本実施例ではレーザダイオードと半導体光増幅器に関する応用を示したが、その他の光デバイス、例えば発光ダイオード、フォトダイオード、半導体導電型受光器等においても実施可能である。
【実施例３】
【０１１３】
本発明の第３の実施例を図３及び表３に基づいて説明する。図３（ａ）は本実施例における半導体薄膜構造の全体図、図３（ｂ）は図３（ａ）中に破線で囲んだＢ部の拡大図である。なお、図３（ｂ）は一部記載を省略している。本実施例は、本発明の請求項１及び請求項２及び請求項３及び請求項４及び請求項６及び請求項７及び請求項１１及び請求項１２及び請求項１３及び請求項１４及び請求項１５及び請求項１６及び請求項１７及び請求項１９に関する他の実施例である。
【０１１４】
図中、２０１はＩｎＰ基板、２０２はＩｎＰクラッド層（膜厚１．５μｍ）、２０３はＩｎＧａＡｓＰ光閉じ込め層（膜厚２００ｎｍ）、２０４はＩｎＧａＡｓ(Ｐ)障壁層（膜厚１５ｎｍ）、２０６はＩｎＧａＡｓ薄膜層（膜厚１０ｎｍ）、２０７はＩｎＧａＡｓコンタクト層（膜厚３００ｎｍ）であり、さらにＩｎＧａＡｓ薄膜層２０６中、２０６ａは単分子層未満相当（ここでは０．２分子層相当）の原料供給によって形成したＧａＡｓ薄膜層、２０６ｂは単分子層相当の原料供給によって形成したＩｎＡｓ薄膜層である。なお、ＩｎＧａＡｓ(Ｐ)は、ＩｎＧａＡｓ又はＩｎＧａＡｓＰであり、Ｐの有無は所望の波長によって選択するものとする。
【０１１５】
次に、表３に基づいて図３に示す半導体積層構造を製造する手順を説明する。本実施例では半導体薄膜構造の成長にＭＯＶＰＥ法を用いた。
【０１１６】
【表３】
2007251089.tif 000005
【０１１７】
なお、表中に略記した原料名は以下の通りである。
ＴＭＡ：トリメチルアルミニウム
ＴＥＧ：トリエチルガリウム
ＡｓＨ3：アルシン
ＰＨ3：ホスフィン
ＴＭＩ：トリメチルインジウム
ＴＩＰＧ：トリイソプロピルガリウム
ＴＭＢｉ：トリメチルビスマス
ＴＢＡｓ：ターシャリーブチルアルシン
【０１１８】
表３に示すように、まず、ＩｎＰ基板２０１を装置内に導入し、基板温度を６５０℃として通常の成長手順でＩｎＰクラッド層２０２、ＩｎＧａＡｓＰ光閉じ込め層２０３、ＩｎＧａＡｓ(Ｐ)障壁層２０４を成長する。
【０１１９】
次に成長を中断し、ＡｓＨ3またはＴＢＡｓフロー雰囲気で基板温度を４５０℃まで下げ、ＴＢＡｓにサーファクタントとしてのＴＭＢｉを加えて供給した後、ＴＢＡｓとＴＭＢｉにＴＩＰＧ（０．２分子層相当）を加えて供給することによりＧａＡｓ薄膜層２０６ａを形成する。次に再びＴＢＡｓにＴＭＢｉを加えたフロー状態で成長を中断し、ＴＢＡｓとＴＭＢｉにＴＭＩ（単分子層相当）を加えて供給することによりＩｎＡｓ薄膜層２０６ｂを形成する。このＧａＡｓ薄膜層２０６ａとＩｎＡｓ薄膜層２０６ｂの積層の工程（表３の工程順序４〜７）をＩｎＧａＡｓ薄膜層２０６が所要の厚さとなるまで繰り返す。これにより、図３（ｂ）に示すようなＩｎＧａＡｓ薄膜層２０６が形成される。
【０１２０】
ここでＩｎＧａＡｓ薄膜層２０６の成長におけるガリウム材料としてＴＩＰＧを用いたことにより４５０℃という低温においても十分な熱分解が得られたことに加えビスマス原料の供給による低温成長時の結晶性劣化防止効果により光学特性の良い結晶が得られた。
【０１２１】
次に成長を再度中断し、ＴＢＡｓフロー雰囲気で基板温度を６００℃まで上げた後、ＩｎＧａＡｓ(Ｐ)障壁層２０４、ＩｎＧａＡｓＰ光閉じ込め層２０３、ＩｎＰクラッド層２０２、ＩｎＧａＡｓコンタクト層２０７を成長し、図３に示す半導体積層構造を得る。ここで成長温度を通常のＩｎＰの成長温度の６５０℃程度に比べ低温である６００℃とした理由は、ＩｎＧａＡｓ薄膜層２０６中で固相拡散による混晶化、及び転位の発生、増殖を防ぐためである。
【０１２２】
なお、表３に示した手順に従って製造した半導体積層構造を用いてデバイスを作成する場合には、基板の導電性がｎ型の場合には基板側クラッド層はｎ型、表面側のクラッド層とコンタクト層はｐ型となるように不純物ドーピングを行う。また、実際の製造時においては表３に示した工程の前にＩｎＰのバッファ層が成長されるが、ここでは簡単のために省略した。また、図３には簡単のため単一量子井戸構造を示したが、素子を作成する場合には上記構造をさらに積層した多重量子井戸構造を用いるとより性能が向上する。
【０１２３】
表３に示した成長条件に従って半導体薄膜構造を作成し、レーザダイオード素子に応用すると、発光波長１．７〜２．１μｍの素子が得られる。
【０１２４】
また、構造を半導体光増幅器に応用すると、増幅帯域１．７〜２．１μｍの増幅帯域を有する、広帯域、高飽和出力の素子が得られる。
【０１２５】
さらに加えてＩｎＧａＡｓ薄膜層２０６をＨＥＭＴ等の電気信号増幅素子に応用すると高周波特性の良い、すなわち増幅特性における遮断周波数の高い素子が得られる。
【０１２６】
本実施例ではサーファクタントとしてビスマス原料を添加する場合の半導体薄膜構造について説明したが、アンチモン原料の添加時、あるいはそれらの両方の添加時においても同様の効果が得られる。また、本実施例ではレーザダイオードと半導体光増幅器に関する応用を示したが、その他の光デバイス、例えば発光ダイオード、フォトダイオード、半導体導電型受光器等においても実施可能である。
【実施例４】
【０１２７】
本発明の第４の実施例を図４及び表４に基づいて説明する。図４（ａ）は本実施例における半導体薄膜構造の全体図、図４（ｂ）は図４（ａ）中に破線で囲んだＣ部の拡大図、図５は後述の量子細線構造を形成する場合の拡大図である。なお、図４（ｂ）、図５は一部記載を省略している。本実施例は、本発明の請求項１及び請求項２及び請求項３及び請求項４及び請求項６及び請求項９及び請求項１１及び請求項１２及び請求項１３及び請求項１４及び請求項１５及び請求項１６及び請求項１７及び請求項１９に関するものである。
【０１２８】
図中、３０１はＧａＡｓ基板、３０２はＡｌＧａＡｓクラッド層（膜厚１．５μｍ）、３０３はＡｌＧａＡｓ光閉じ込め層（膜厚２００ｎｍ）、３０４はＧａＡｓ障壁層（膜厚１５ｎｍ）、３０６はＩｎＧａＮＡｓ薄膜層（膜厚１０ｎｍ）、３０７はＧａＡｓコンタクト層（膜厚１００ｎｍ）であり、さらにＩｎＧａＮＡｓ薄膜層３０６中、３０６ａは単分子層相当の原料供給によって形成したＧａＮＡｓ薄膜層、１０６ｂは単分子層未満相当（ここでは０．３分子層相当）の原料供給によって形成したＩｎＮＡｓ薄膜層である。
【０１２９】
次に、表４に基づいて図４に示す半導体積層構造を製造する手順を説明する。本実施例では半導体薄膜構造の成長にＭＯＶＰＥ法を用いた。
【０１３０】
【表４】
2007251089.tif 000006
【０１３１】
なお、表中に略記した原料名は以下の通りである。
ＴＭＡ：トリメチルアルミニウム
ＴＥＧ：トリエチルガリウム
ＡｓＨ3：アルシン
ＴＭＩ：トリメチルインジウム
ＴＩＰＧ：トリイソプロピルガリウム
ＴＭＢｉ：トリメチルビスマス
ＴＢＡｓ：ターシャリーブチルアルシン
ＤＭＨｙ：ジメチルヒドラジン
【０１３２】
表４に示すように、まず、ＧａＡｓ基板３０１を装置内に導入し、基板温度を７５０℃として通常の成長手順でＡｌＧａＡｓクラッド層３０２、ＡｌＧａＡｓ光閉じ込め層３０３、ＧａＡｓ障壁層３０４を成長する。
【０１３３】
次に成長を中断し、ＡｓＨ3またはＴＢＡｓフロー雰囲気で基板温度を４５０℃まで下げ、ＴＢＡｓにサーファクタントとしてのＴＭＢｉを加えて供給した後、ＴＢＡｓとＴＭＢｉにＤＭＨｙとＴＩＰＧ（単分子層相当）を加えて供給することによりＧａＮＡｓ薄膜層３０６ａを形成する。次に再びＴＢＡｓにＴＭＢｉを加えたフロー状態で成長を中断し、ＴＢＡｓとＴＭＢｉにＤＭＨｙとＴＭＩ（０．３分子層相当）を加えて供給することによりＩｎＮＡｓ薄膜層３０６ｂを形成する。このＧａＮＡｓ薄膜層３０６ａとＩｎＮＡｓ薄膜層３０６ｂの積層の工程（表４の工程順序４〜７）をＩｎＧａＮＡｓ薄膜層３０６が所要の厚さとなるまで繰り返す。これにより、図４（ｂ）に示すようなＩｎＧａＮＡｓ薄膜層３０６が形成される。
【０１３４】
ここでＩｎＧａＮＡｓ薄膜層３０６の成長におけるガリウム材料としてＴＩＰＧを用いたことにより４５０℃という低温においても十分な熱分解が得られたことに加えビスマス原料の供給による低温成長時の結晶性劣化防止効果により光学特性の良い結晶が得られた。
【０１３５】
次に成長を再度中断し、ＴＢＡｓフロー雰囲気で基板温度を６００℃まで上げた後、ＧａＡｓ障壁層３０４、ＡｌＧａＡｓ光閉じ込め層３０３、ＡｌＧａＡｓクラッド層３０２、ＧａＡｓコンタクト層３０７を成長し、図４に示す半導体積層構造を得る。ここで成長温度を通常のＡｌＧａＡｓの成長温度の７５０℃程度に比べ低温である６００℃とした理由は、ＩｎＧａＮＡｓ薄膜層３０６中で固相拡散による混晶化、及び転位の発生、増殖を防ぐためである。
【０１３６】
なお、本実施例においてＧａＡｓ基板３０１を通常の（１００）面から傾けた状態で用いた場合、ＧａＡｓ基板３０１表面のステップ端にＩｎＡｓ薄膜層３０６ｂがステップに沿った線状に形成されるが、さらにこの線状に形成されたＩｎＡｓが縦方向に整列して積層するようにＩｎＡｓとＧａＡｓの原料供給比を設定すると、図５に示すような量子細線構造を形成することができる。このことは素子の特性をより向上させるための構造を作成する手法として有用である。
【０１３７】
なお、表４に示した手順に従って製造した半導体積層構造を用いてデバイスを作成する場合には、基板の導電性がｎ型の場合には基板側クラッド層はｎ型、表面側のクラッド層とコンタクト層はｐ型となるように不純物ドーピングを行う。また、実際の製造時においては表４に示した工程の前にＧａＡｓのバッファ層が成長されるが、ここでは簡単のために省略している。また、図４には簡単のため単一量子井戸構造を示したが、素子を作成する場合には上記構造をさらに積層した多重量子井戸構造を用いるとより性能が向上する。
【０１３８】
表４に示した成長条件に従って半導体薄膜構造を作成し、レーザダイオード素子に応用すると、発光波長１．２〜１．５μｍの素子が得られる。
【０１３９】
また、同構造を半導体光増幅器に応用すると、増幅帯域１．２〜１．５μｍの増幅帯域を有する、広帯域、高飽和出力の素子が得られる。
【０１４０】
本実施例ではサーファクタントとしてビスマス原料を添加する場合の半導体薄膜構造について説明したが、アンチモン原料の添加時、あるいはそれらの両方の添加時においても同様の効果が得られる。また、本実施例ではレーザダイオードと半導体光増幅器に関する応用を示したが、その他の光デバイス、例えば発光ダイオード、フォトダイオード、半導体導電型受光器等においても実施可能である。
【実施例５】
【０１４１】
本発明の第５の実施例を図６及び表５に基づいて説明する。図６（ａ）は本実施例における半導体薄膜構造の全体図、図６（ｂ）は図６（ａ）中に破線で囲んだＤ部の拡大図である。なお、図６（ｂ）は一部記載を省略している。本実施例は本発明の請求項１及び請求項２及び請求項３及び請求項４及び請求項６及び請求項９及び請求項１１及び請求項１２及び請求項１３及び請求項１４及び請求項１５及び請求項１６及び請求項１７及び請求項１９に関する他の実施例である。
【０１４２】
図中、４０１はＩｎＰ基板、４０２はＩｎＰクラッド層（膜厚１．５μｍ）、４０３はＩｎＧａＡｓＰ光閉じ込め層（膜厚２００ｎｍ）、４０４はＩｎＧａＡｓ(Ｐ)障壁層（膜厚１５ｎｍ）、４０６はＩｎＧａＮＡｓ薄膜層（膜厚１０ｎｍ）、４０７はＩｎＧａＡｓコンタクト層（膜厚１００ｎｍ）であり、さらに４０６の薄膜層中、４０６ａは単分子層未満相当（ここでは０．２分子層相当）の原料供給によって形成したＧａＮＡｓ薄膜層、４０６ｂは単分子層相当の原料供給によって形成したＩｎＮＡｓ薄膜層である。なお、ＩｎＧａＡｓ(Ｐ)は、ＩｎＧａＡｓ又はＩｎＧａＡｓＰであり、Ｐの有無は所望の波長によって選択するものとする。
【０１４３】
次に、表３に基づいて図６に示す半導体積層構造を製造する手順を説明する。半導体薄膜構造の成長にはＭＯＶＰＥ法を用いた。
【０１４４】
【表５】
2007251089.tif 000007
【０１４５】
なお、表中に略記した原料名は以下の通りである。
ＴＭＡ：トリメチルアルミニウム
ＴＥＧ：トリエチルガリウム
ＡｓＨ3：アルシン
ＰＨ3：ホスフィン
ＴＭＩ：トリメチルインジウム
ＴＩＰＧ：トリイソプロピルガリウム
ＴＭＢｉ：トリメチルビスマス
ＴＢＡｓ：ターシャリーブチルアルシン
ＤＭＨｙ：ジメチルヒドラジン
【０１４６】
表５に示すように、まず、ＩｎＰ基板４０１を装置内に導入し、基板温度を６５０℃として通常の成長手順でＩｎＰクラッド層４０２、ＩｎＧａＡｓＰ光閉じ込め層４０３、ＩｎＧａＡｓ(Ｐ)障壁層４０４を成長する。
【０１４７】
次に成長を中断し、ＡｓＨ3またはＴＢＡｓフロー雰囲気で基板温度を４５０℃まで下げ、ＴＢＡｓにサーファクタントとしてのＴＭＢｉを加えて供給した後、ＴＢＡｓとＴＭＢｉにＤＭＨｙとＴＩＰＧ（０．２分子層相当）を加えて供給することによりＧａＮＡｓ薄膜層４０６ａを形成する。次に再びＴＢＡｓにＴＭＢｉを加えたフロー状態として成長を中断し、ＴＢＡｓとＴＭＢｉにＤＭＨｙとＴＭＩ（単分子層相当）を加えて供給することによりＩｎＮＡｓ薄膜層４０６ｂを形成する。このＧａＮＡｓ薄膜層４０６ａとＩｎＮＡｓ薄膜層４０６ｂの積層の工程（表５の工程順序４〜７）をＩｎＧａＮＡｓ薄膜層４０６が所要の厚さとなるまで繰り返す。これにより図６（ｂ）に示すようなＩｎＧａＮＡｓ薄膜層４０６が形成される。
【０１４８】
ここでＩｎＧａＮＡｓ薄膜層４０６の成長におけるガリウム材料としてＴＩＰＧを用いたことにより４５０℃という低温においても十分な熱分解が得られたことに加えビスマス原料の供給による低温成長時の結晶性劣化防止効果により光学特性の良い結晶が得られた。
【０１４９】
次に成長を再度中断し、ＴＢＡｓフロー雰囲気で基板温度を６００℃まで上げた後、ＩｎＧａＡｓ(Ｐ)障壁層４０４、ＩｎＧａＡｓＰ光閉じ込め層４０３、ＩｎＰクラッド層４０２、ＩｎＧａＡｓコンタクト層４０７を成長し、図６に示す半導体積層構造を得る。ここで成長温度を通常のＩｎＰの成長温度の６５０℃程度に比べ低温である６００℃とした理由は、ＩｎＧａＮＡｓ薄膜層４０６中で固相拡散による混晶化、及び転位の発生、増殖を防ぐためである。
【０１５０】
なお、表５に示した手順に従って製造した半導体積層構造を用いてデバイスを作成する場合には、基板の導電性がｎ型の場合には基板側クラッド層はｎ型、表面側のクラッド層とコンタクト層はｐ型となるように不純物ドーピングを行う。また、実際の製造時においては表５に示した工程の前にＩｎＰのバッファ層が成長されるが、ここでは簡単のために省略した。また、図６には簡単のため単一量子井戸構造を示したが、素子を作成する場合には上記構造をさらに積層した多重量子井戸構造を用いるとより性能が向上する。
【０１５１】
表５に示した成長条件に従って半導体薄膜構造を作成し、レーザダイオード素子に応用すると、発光波長１．７〜２．６μｍの素子が得られる。
【０１５２】
また、同構造を半導体光増幅器に応用すると、増幅帯域１．７〜２．６μｍの増幅帯域を有する、広帯域、高飽和出力の素子が得られる。
【０１５３】
本実施例ではサーファクタントとしてビスマス原料を添加する場合の半導体薄膜構造について説明したが、アンチモン原料の添加時、あるいはそれらの両方の添加時においても同様の効果が得られる。また、本実施例ではレーザダイオードと半導体光増幅器に関する応用を示したが、その他の光デバイス、例えば発光ダイオード、フォトダイオード、半導体導電型受光器等においても実施可能である。
【実施例６】
【０１５４】
本発明の第６の実施例を図７及び表６に基づいて説明する。図７（ａ）は本実施例における半導体薄膜構造の全体図、図７（ｂ）は図７（ａ）中に破線で囲んだＥ部の拡大図である。なお、図７（ｂ）は一部記載を省略している。本実施例は、本発明の請求項１及び請求項２及び請求項３及び請求項４及び請求項６及び請求項７及び請求項１１及び請求項１２及び請求項１３及び請求項１４及び請求項１５及び請求項１６及び請求項１７及び請求項１８に関するものである。
【０１５５】
図中、５０１はＧａＡｓ基板、５０２はＡｌＧａＡｓクラッド層（膜厚１．５μｍ）、５０３はＡｌＧａＡｓ光閉じ込め層（膜厚２００ｎｍ）、５０４はＧａＡｓ障壁層（膜厚１５ｎｍ）、５０５はＩｎ（Ｇａ）Ａｓ量子ドット、５０６はＩｎＧａＡｓ薄膜層（膜厚１０ｎｍ）、５０７はＧａＡｓコンタクト層（膜厚１００ｎｍ）であり、さらにＩｎ（Ｇａ）Ａｓ量子ドット５０５中、５０５ａは自己組織化手法により形成したＩｎＡｓ量子ドット、５０５ｂはＩｎＧａＡｓ薄膜層５０６中、Ｉｎ組成の高い領域となって５０５ａの量子ドットと複合的な量子ドットを形成した領域である。
【０１５６】
次に、表６に基づいて図７に示す半導体量子ドット構造を製造する手順を説明する。本実施例では半導体量子ドット構造の成長はＭＯＶＰＥ法を用いた。
【０１５７】
【表６】
2007251089.tif 000008
【０１５８】
なお、表中に略記した原料名は以下の通りである。
ＴＭＡ：トリメチルアルミニウム
ＴＥＧ：トリエチルガリウム
ＡｓＨ3：アルシン
ＴＭＩ：トリメチルインジウム
ＴＩＰＧ：トリイソプロピルガリウム
ＴＭＢｉ：トリメチルビスマス
ＴＢＡｓ：ターシャリーブチルアルシン
【０１５９】
表６に示すように、まず、ＧａＡｓ基板を装置内に導入し、基板温度を７５０℃として通常の成長手順でＡｌＧａＡｓクラッド層５０２、ＡｌＧａＡｓ光閉じ込め層５０３、ＧａＡｓ障壁層５０４を成長する。
【０１６０】
次に成長を中断し、ＡｓＨ3またはＴＢＡｓフロー雰囲気で基板温度を４００℃まで下げ、ＴＢＡｓにサーファクタントとしてのＴＭＢｉを加えて供給した後、ＴＢＡｓとＴＭＢｉにＴＭＩを加えて供給し、ＩｎＡｓ量子ドット５０５ａを形成する。ここでＩｎＡｓ量子ドット５０５ａはＧａＡｓとＩｎＡｓの格子定数差が大きいため薄膜成長から島状成長に移行する、いわゆる自己組織化による形成が行われる。
【０１６１】
再びＴＢＡｓとＴＭＢｉのフロー状態で成長を中断し、ＴＢＡｓとＴＭＢｉにＴＩＰＧ（単分子層相当）を加えてＩｎＧａＡｓ薄膜層５０６中のＧａＡｓ成分を成長する。再度ＴＢＡｓとＴＭＢｉのフロー状態で成長を中断し、ＴＢＡｓとＴＭＢｉにＴＭＩ（０．２分子層相当）を加えてＩｎＧａＡｓ薄膜層５０６中のＩｎＡｓ成分を成長する。これらの工程（表６の工程順序４〜７）をＩｎＧａＡｓ薄膜層５０６が所要の厚さとなるまで繰り返す。これにより図７に示すようなＩｎＧａＡｓ薄膜層５０６が形成される。
【０１６２】
本実施例のＩｎＧａＡｓ薄膜層５０６成長過程における特有な現象は、ＩｎＧａＡｓ薄膜層５０６の成長の下地がＩｎＡｓ量子ドット５０５ａの存在する領域と存在しない領域に二分される点である。このような状態でＩｎＧａＡｓ薄膜層５０６成長を行うと、ＩｎＡｓ量子ドット５０５ａによって誘起された歪場によってＩｎ原子が同量子ドット近辺に集まりやすい状況が引き起こされる。
【０１６３】
その結果、ＩｎＧａＡｓ薄膜層５０６は同量子ドット上のＩｎ組成の高い領域５０５ｂとその他のＩｎ組成の低い領域に分離し、同Ｉｎ組成の高い領域は５０５ｂに示すように上記量子ドット５０５ａと結合して複合構造を有する量子ドットが形成される。またさらに、図７には示されていないが、同複合構造を有する量子ドットと周辺のＩｎＧａＡｓ薄膜層５０６の境界付近にはＩｎ組成が分布する遷移領域が形成され、量子ドット中の残留歪を弾性的に緩和する役割を果たす。なお、図７（ｂ）中、ＩｎＧａＡｓ薄膜層５０６には上述した実施例１〜実施例５において説明した図で示した単分子の層構造は明記していないが、その理由は上記量子ドット付近の組成の再構成の状況が細かくは観察不能であるためである。
【０１６４】
ここでＩｎＧａＡｓ薄膜層５０６の成長におけるガリウム材料としてＴＩＰＧを用いたことにより４００℃という低温においても十分な熱分解が得られたことに加えビスマス原料の供給による低温成長時の結晶性劣化防止効果により光学特性の良い結晶が得られた。またさらにビスマス原料の供給により上記Ｉｎ組成の高い領域５０５ｂを効率的に再現性良く形成することができた。
【０１６５】
次に成長を再度中断し、ＴＢＡｓフロー雰囲気で基板温度を６００℃まで上げた後、ＧａＡｓ障壁層５０４、ＡｌＧａＡｓ光閉じ込め層５０３、ＡｌＧａＡｓクラッド層５０２、ＧａＡｓコンタクト層５０７を成長し、図７に示す半導体量子ドット構造を得る。ここで成長温度を通常のＡｌＧａＡｓの成長温度の７５０℃程度に比べ低温である６００℃とした理由は、量子ドット５０５、及びＩｎＧａＡｓ薄膜層５０６中で固相拡散による混晶化、及び転位の発生、増殖を防ぐためである。
【０１６６】
なお、本実施例においてＧａＡｓ基板５０１を通常の（１００）面から傾けた状態で用いた場合、基板表面のステップの密度に応じて量子ドットの密度、配列状態を変化させることができる。この特徴は作成する素子に求める特性に適した構造を作成する手法として有用である。
【０１６７】
なお、表６に示した手順に従って製造した半導体量子ドット構造を用いてデバイスを作成する場合には、基板の導電性がｎ型の場合には基板側クラッド層はｎ型、表面側のクラッド層とコンタクト層はｐ型となるように不純物ドーピングを行う。また、実際の製造時においては表６に示した工程の前にＧａＡｓのバッファ層が成長されるが、ここでは簡単のために省略されている。また、図７には簡単のため単一量子井戸中に量子ドットが存在する構造を示したが、素子を作成する場合には上記構造をさらに積層した多重構造を用いるとより性能が向上する。
【０１６８】
表６に示した成長手順に従って半導体量子ドット構造を作成し、レーザダイオード素子に応用すると、発光波長１．２〜１．５μｍの素子が得られる。
【０１６９】
また、同構造を半導体光増幅器に応用すると、増幅帯域１．２〜１．５μｍの増幅帯域を有する、広帯域、高飽和出力の素子が得られる。
【０１７０】
本実施例ではサーファクタントとしてビスマス原料を添加する場合の半導体量子ドット構造について説明したが、アンチモン原料の添加時、あるいはそれらの両方の添加時においても同様の効果が得られる。また、本実施例ではレーザダイオードと半導体光増幅器に関する応用を示したが、その他の光デバイス、例えば発光ダイオード、フォトダイオード、半導体導電型受光器等においても実施可能である。
【産業上の利用可能性】
【０１７１】
本発明は光通信、光計測機器用の半導体光源若しくは半導体光増幅器の活性層、または半導体受光素子の光吸収層、または半導体光変調素子、または電気信号制御用、通信用、電気計測用の電気信号増幅素子用のチャンネル層として用いることができる半導体積層構造及び半導体量子ドット構造の製造方法に関するものである。
【０１７２】
特に従来の発明に関するものよりも、上記素子の発光波長若しくは光増幅帯域若しくは受光可能波長をより長波にできる、又は上記素子の光増幅帯域若しくは受光可能波長帯域を拡大できる、又は半導体受光素子の信号対雑音比の劣化要因である暗電流を抑制できる、又は上記素子の消光比を大きくできる、又は上記素子の電気信号増幅動作における増幅帯域をより広くできる、という特徴を有する。
【図面の簡単な説明】
【０１７３】
【図１】図１（ａ）は本発明の実施例１及び実施例２に係る半導体薄膜構造の例を示す模式図、図１（ｂ）は図１（ａ）のＡ部を拡大して示す模式図である。
【図２】図１（ａ）のＡ部を拡大して示す他の模式図である。
【図３】図３（ａ）は本発明の実施例３に係る半導体薄膜構造の例を示す模式図、図３（ｂ）は図３（ａ）のＢ部を拡大して示す模式図である。
【図４】図４（ａ）は本発明の実施例４に係る半導体薄膜構造の例を示す模式図、図４（ｂ）は図４（ａ）のＣ部を拡大して示す模式図である。
【図５】図４（ａ）のＡ部を拡大して示す他の模式図である。
【図６】図６（ａ）は本発明の実施例５に係る半導体薄膜構造の例を示す模式図、図６（ｂ）は図６（ａ）のＤ部を拡大して示す模式図である。
【図７】図７（ａ）は本発明の実施例６に係る半導体量子ドット構造の例を示す模式図、図７（ｂ）は図７（ａ）のＥ部を拡大して示す模式図である。
【符号の説明】
【０１７４】
１０１，３０１，５０１  ＧａＡｓ基板
１０２，３０２，５０２  ＡｌＧａＡｓクラッド層
１０３，３０３，５０３  ＡｌＧａＡｓ光閉じ込め層
１０４，３０４，５０４  ＧａＡｓ障壁層
１０６，２０６，５０６  ＩｎＧａＡｓ薄膜層
１０６ａ，２０６ａ  ＧａＡｓ薄膜層
１０６ｂ，２０６ｂ  ＩｎＡｓ薄膜層、
１０７，３０７，５０７  ＧａＡｓコンタクト層
２０１，４０１  ＩｎＰ基板
２０２，４０２  ＩｎＰクラッド層
２０３，４０３  ＩｎＧａＡｓＰ光閉じ込め層
２０４，４０４  ＩｎＧａＡｓ(Ｐ)障壁層
２０７，４０７  ＩｎＧａＡｓコンタクト層
３０６，４０６  ＩｎＧａＮＡｓ薄膜層
３０６ａ，４０６ａ  ＧａＮＡｓ薄膜層
３０６ｂ，４０６ｂ  ＩｎＮＡｓ薄膜層、
５０５  複合構造を有するＩｎ（Ｇａ）Ａｓ量子ドット
５０５ａ  自己組織化によって形成されたＩｎＡｓ量子ドット
５０５ｂ  ５０６のＩｎＧａＡｓ薄膜層の成長中に５０５ａによる歪場に誘起された組成変調によって５０５ａ上に選択的に成長したＩｎＧａＡｓ薄膜層
【図１】
2007251089.tif 000009
【図２】
2007251089.tif 000010
【図３】
2007251089.tif 000011
【図４】
2007251089.tif 000012
【図５】
2007251089.tif 000013
【図６】
2007251089.tif 000014
【図７】
2007251089.tif 000015