(57)【要約】【課題】画素内のトランジスタサイズを縮小しても、フリッカノイズを大幅に低減できる増幅型固体撮像装置を提供する。【解決手段】  受光部１と、受光部１からの信号電荷を信号電荷蓄積部３に転送する転送トランジスタ２と、信号電荷蓄積部３の電位をリセットするリセットトランジスタ４と、信号電荷蓄積部３の電位を増幅して読み出す増幅トランジスタ５とを有する画素部１０と、信号電荷蓄積部３の電位を制御する制御部(ゲート駆動回路２０,走査回路３０)とを備える。上記信号電荷蓄積部３の電位を増幅トランジスタ５が読み出す前に、制御部(ゲート駆動回路２０,走査回路３０)により信号電荷蓄積部３の電位を制御して、増幅トランジスタ５のゲート電位を読み出し時よりも低電位側にシフトさせる。【選択図】図１
2007060500.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子と、上記光電変換素子からの信号電荷を信号電荷蓄積部に転送する転送トランジスタと、上記信号電荷蓄積部の電位をリセットするリセットトランジスタと、上記信号電荷蓄積部の電位を増幅して読み出す増幅トランジスタとを有する画素部と、
上記信号電荷蓄積部の電位を上記増幅トランジスタが読み出す前に、上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせるように、上記信号電荷蓄積部の電位を制御する制御部と
を備えることを特徴とする増幅型固体撮像装置。
【請求項２】
請求項１に記載の増幅型固体撮像装置において、
上記画素部が半導体基板上に形成され、
上記制御部は、上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせるとき、上記信号電荷蓄積部の電位を上記半導体基板と同じ電位にすることを特徴とする増幅型固体撮像装置。
【請求項３】
請求項１に記載の増幅型固体撮像装置において、
上記制御部は、上記信号電荷蓄積部の電位を読み出す前の上記リセットトランジスタをオンする期間に、上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせるように、上記リセットトランジスタのドレインの電位を制御することを特徴とする増幅型固体撮像装置。
【請求項４】
請求項１に記載の増幅型固体撮像装置において、
上記制御部は、上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせるとき、上記転送トランジスタのゲート電位を、オフ状態のときのゲート電位よりも低い電位にすることを特徴とする増幅型固体撮像装置。
【請求項５】
請求項４に記載の増幅型固体撮像装置において、
上記転送トランジスタのゲートに接続されたゲート駆動線を備え、
上記制御部は、上記転送トランジスタのゲート電位を、オフ状態のときのゲート電位よりも低い電位にするとき、上記ゲート駆動線を駆動回路の出力から切り離して高インピーダンス状態にすることを特徴とする増幅型固体撮像装置。
【請求項６】
請求項５に記載の増幅型固体撮像装置において、
上記ゲート駆動線を駆動回路の出力から切り離して高インピーダンス状態にしたとき、上記ゲート駆動線に一端が接続されるキャパシタンス素子を備え、
上記制御部は、上記ゲート駆動線が高インピーダンス状態になったときに上記キャパシタンス素子の他端の電位が高電位から低電位に変化するように、上記キャパシタンス素子の他端の電位を制御することを特徴とする増幅型固体撮像装置。
【請求項７】
請求項１に記載の増幅型固体撮像装置において、
上記増幅トランジスタは、エンハンスメント型のＭＯＳトランジスタであることを特徴とする増幅型固体撮像装置。
【請求項８】
請求項１に記載の増幅型固体撮像装置において、
上記リセットトランジスタは、デプレッション型のＭＯＳトランジスタであることを特徴とする増幅型固体撮像装置。
【請求項９】
請求項１に記載の増幅型固体撮像装置において、
上記増幅トランジスタの出力側は、選択トランジスタを介して読み出し信号線に接続された構成であり、
上記制御部は、上記信号電荷蓄積部の電位を読み出す期間および上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせる期間を除く期間は、上記リセットトランジスタのドレインの電位が上記信号電荷蓄積部の電位以上になるように、上記リセットトランジスタのドレインの電位を制御することを特徴とする増幅型固体撮像装置。
【請求項１０】
請求項１に記載の増幅型固体撮像装置において、
上記増幅トランジスタの出力側は、読み出し信号線に直接接続された構成であり、
上記信号電荷蓄積部の電位を読み出す期間および上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせる期間を除く期間は、上記リセットトランジスタのドレインの電位が、上記信号電荷蓄積部の電位を読み出す期間の高電位と上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせる期間の低電位との間の中間電位であることを特徴とする増幅型固体撮像装置。
【請求項１１】
請求項１に記載の増幅型固体撮像装置において、
上記光電変換素子は、埋め込み型のフォトダイオードであることを特徴とする増幅型固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画素部に増幅回路を有する増幅型固体撮像装置に関し、より詳しくは、増幅型固体撮像装置の低ノイズ化に関するものである。
【背景技術】
【０００２】
一般に、増幅型固体撮像装置としては、増幅機能を持たせた画素部とその画素部の周辺に配置された走査回路とを有し、その走査回路により画素部から画素データを読み出すものが普及している。
【０００３】
そのような増幅型固体撮像装置の一例としては、画素部が周辺の駆動回路および信号処理回路と一体化するのに有利なＣＭＯＳ(コンプリメンタリ・メタル・オキサイド・セミコンダクタ)により構成されたＡＰＳ(Active Pixel Sensor)型イメージセンサが知られている。ＡＰＳ型イメージセンサの中でも、近年は高画質が得られる４トランジスタ型が主流となりつつある。
【０００４】
図７は、１つの画素部１０内に４つのＭＯＳトランジスタを備えた４トランジスタ型の画素構成を示している。ここで、受光部１０１は通常埋め込みフォトダイオードで構成され、受光部１０１から信号電荷蓄積部１０３に転送トランジスタ１０２により信号電荷が転送される。上記信号電荷蓄積部１０３は、受光部１０１から信号電荷が転送される前に、リセットトランジスタ１０４によりリセットドレイン電圧ＲＤにリセットされる。次いで、転送トランジスタ１０２がオンとなり信号電荷が転送される。リセット後および信号電荷転送後の信号電荷蓄積部１０３の電位は、増幅トランジスタ１０５により増幅され、選択トランジスタ１０６を介して読み出し信号線１０７に読み出される。
【０００５】
上記構成の増幅型固体撮像装置では、画素部１０内に複数個のトランジスタが必要なため、画素サイズを縮小するには、各トランジスタのサイズを小さくする必要がある。しかしながら、特に増幅トランジスタ１０５のサイズを縮小すると、ＭＯＳトランジスタの特性として、フリッカノイズ(１／ｆノイズ)が増大するという課題があった。
【０００６】
このような課題の改善案として、最近、スイッチトバイアス法が提案されている(例えば、非特許文献１参照)。
【０００７】
このスイッチトバイアス法を図８および図９に示す。すなわち、通常の読み出し動作の前に、増幅トランジスタ１０５を蓄積(Accumulation)状態にする。そのため、読み出し信号線１０７にスイッチ回路１３０を設け、読み出し動作前に読み出し信号線１０７を一度ＶＤＤに接続し、増幅トランジスタ１０５をカットオフ状態にする。
【０００８】
しかしながら、上記スイッチトバイアス法では、増幅トランジスタ１０５のチャネルはソース電位を高くすることによりカットオフ状態となっても、そのときの増幅トランジスタ１０５のゲート電圧は高いままであり、増幅トランジスタ１０５のチャネルは、空乏化状態であって逆極性の電荷で埋められることはない。従って、上記スイッチトバイアス法を用いた増幅型固体撮像装置では、本来のフリッカノイズ抑圧動作はできない。
【０００９】
その理由を図１０(a)〜(c)を用いて説明する。図１０(a)〜(c)はＭＯＳトランジスタの深さ方向のポテンシャル図であり、図１０(a)は蓄積(Accumulation)状態を示し、図１０(b)はデプレッション(Depletion)状態を示し、図１０(c)は反転(Inversion)状態を示している。なお、ここでは、Ｐ型半導体基板上に設けられたＮチャネル型ＭＯＳトランジスタを増幅トランジスタ１０５に用いた場合を示す。また、図１０(a)〜(c)において、ＥFはフェルミ準位、ＥCは伝導帯のエネルギー準位、ＥV価電子帯のエネルギー準位、Ｅiは真性フェルミ準位である。
【００１０】
図１０(a)に示すように、ゲート電圧ＶＧ≦０の場合、チャネル表面には正孔が蓄積し、蓄積(Accumulation)状態になる。また、図１０(b)に示すように、０＜ＶＧ＜Ｖｔｈの場合、チャネル表面は空乏化し、デプレッション(Depletion)状態になる。さらに、図１０(c)に示すように、ＶＧ＞Ｖｔｈ＞０の場合、チャネル表面には電子が蓄積し、反転(Inversion)状態になる。
【００１１】
図８の場合、スイッチ回路１３０のスイッチ１３１がオンすると、増幅トランジスタ１０５のソース電位が電源電圧ＶＤＤとなってチャネル電位より深くなるため、増幅トランジスタ１０５のチャネルはカットオフ状態となる。しかしながら、ゲート電圧はＶＧ＞Ｖｔｈ＞０の条件となり、チャネル表面は空乏化したままであり、正孔が蓄積した蓄積(Accumulation)状態にはならない。
【非特許文献１】エム・エフ・スノエイジ(M.F.Snoeij)著,外３名,「ＣＭＯＳイメージャー・フロントエンドにおける１／ｆノイズに対するスイッチトバイアスの効果(The Effect of Switched Biasing on 1/f Noise in CMOS Imager Front-Ends)」,(米国),２００５年・チャージカップルド・デバイスとアドバンスト・イメージ・センサのアイトリプルイー・ワークショップ(2005 IEEE Workshop on Charge-Coupled Devices and Advanced Image Sensors),２００５年６月(June 2005),P68-71
【発明の開示】
【発明が解決しようとする課題】
【００１２】
そこで、この発明の目的は、画素内のトランジスタサイズを縮小しても、フリッカノイズを大幅に低減できる増幅型固体撮像装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、この発明の増幅型固体撮像装置は、
光電変換素子と、上記光電変換素子からの信号電荷を信号電荷蓄積部に転送する転送トランジスタと、上記信号電荷蓄積部の電位をリセットするリセットトランジスタと、上記信号電荷蓄積部の電位を増幅して読み出す増幅トランジスタとを有する画素部と、
上記信号電荷蓄積部の電位を上記増幅トランジスタが読み出す前に、上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせるように、上記信号電荷蓄積部の電位を制御する制御部と
を備えることを特徴とする。
【００１４】
上記構成の増幅型固体撮像装置によれば、通常の読み出し動作の前に、増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせることにより、増幅トランジスタを確実に蓄積(Accumulation)状態にすることができ、フリッカノイズを抑制して低ノイズ化できる。したがって、画素内のトランジスタサイズを縮小しても、フリッカノイズを大幅に低減できる。
【００１５】
また、一実施形態の増幅型固体撮像装置は、
上記画素部が半導体基板上に形成され、
上記制御部は、上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせるとき、上記信号電荷蓄積部の電位を上記半導体基板と同じ電位(通常、接地電位)にすることが望ましい。
【００１６】
また、一実施形態の増幅型固体撮像装置は、上記制御部が、上記信号電荷蓄積部の電位を読み出す前の上記リセットトランジスタをオンする期間に、上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせるように、上記リセットトランジスタのドレインの電位を制御することを特徴とする。
【００１７】
上記実施形態の増幅型固体撮像装置によれば、上記信号電荷蓄積部の電位を読み出す前のリセットトランジスタをオンする期間に、リセットトランジスタのドレインを制御することにより、増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせることが容易にできる。
【００１８】
また、一実施形態の増幅型固体撮像装置は、上記制御部が、上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせるとき、上記転送トランジスタのゲート電位を、オフ状態のときのゲート電位よりも低い電位にすることを特徴とする。
【００１９】
上記信号電荷蓄積部の電位を読み出す前に上記信号電荷蓄積部の電位を接地電位とした場合、転送トランジスタの入力端子の電位が通常のローレベル(接地電位)では、信号電荷蓄積部から光電変換素子に電荷が逆流する恐れが発生する。しかしながら、この実施形態の増幅型固体撮像装置によれば、信号電荷蓄積部の電位を読み出す前に信号電荷蓄積部の電位を接地電位としたとき、転送トランジスタのゲート電位を、オフ状態のときのゲート電位よりも低い電位にすることにより、転送トランジスタの入力端子の電位が負電位となり、電荷の逆流をブロックする。すなわち、信号電荷蓄積部から光電変換素子への電荷の逆流という副作用をもたらすことなく、増幅トランジスタを蓄積(Accumulation)状態にできる。
【００２０】
また、一実施形態の増幅型固体撮像装置は、
上記転送トランジスタのゲートに接続されたゲート駆動線を備え、
上記制御部は、上記転送トランジスタのゲート電位を、オフ状態のときのゲート電位よりも低い電位にするとき、上記ゲート駆動線を駆動回路の出力から切り離して高インピーダンス状態にすることを特徴とする。
【００２１】
上記実施形態の増幅型固体撮像装置によれば、転送トランジスタのゲート駆動線を駆動回路の出力から切り離して高インピーダンス状態にすることによって、増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせたとき、ゲート駆動線と信号電荷蓄積部との結合容量を介してゲート駆動線が低電位側に引かれて負電位となる。
【００２２】
また、一実施形態の増幅型固体撮像装置は、
上記ゲート駆動線を駆動回路の出力から切り離して高インピーダンス状態にしたとき、上記ゲート駆動線に一端が接続されるキャパシタンス素子を備え、
上記制御部は、上記ゲート駆動線が高インピーダンス状態になったときに上記キャパシタンス素子の他端の電位が高電位から低電位に変化するように、上記キャパシタンス素子の他端の電位を制御することを特徴とする。
【００２３】
上記実施形態の増幅型固体撮像装置によれば、転送トランジスタのゲート駆動線を駆動回路の出力から切り離して高インピーダンス状態したときに、ゲート駆動線に接続されたキャパシタンス素子の他端の電位が高電位から低電位に変化するように、キャパシタンス素子の他端の電位を制御することによって、ゲート駆動線が低電位側に引かれて負電位となる。
【００２４】
また、一実施形態の増幅型固体撮像装置は、上記増幅トランジスタが、エンハンスメント型のＭＯＳトランジスタであることを特徴とする。
【００２５】
上記実施形態の増幅型固体撮像装置によれば、増幅トランジスタにエンハンスメント型のＭＯＳトランジスタを用いることによって、増幅トランジスタの入力端子の電位を接地電位とすることで、増幅トランジスタを確実に蓄積(Accumulation)状態にできる。
【００２６】
また、一実施形態の増幅型固体撮像装置は、上記リセットトランジスタが、デプレッション型のＭＯＳトランジスタであることを特徴とする。
【００２７】
上記実施形態の増幅型固体撮像装置によれば、上記リセットトランジスタにデプレッション型のＭＯＳトランジスタを用いることによって、リセットトランジスタのドレインを電源電位とした場合には、リセットトランジスタがオンしたとき、信号電荷蓄積部の電位を電源電位にすることができ、リセットトランジスタのドレインを接地電位とした場合には、リセットトランジスタがオンしたとき、信号電荷蓄積部の電位を接地電位にすることができる。
【００２８】
また、一実施形態の増幅型固体撮像装置は、
上記増幅トランジスタの出力側は、選択トランジスタを介して読み出し信号線に接続された構成であり、
上記制御部は、上記信号電荷蓄積部の電位を読み出す期間および上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせる期間を除く期間は、上記リセットトランジスタのドレインの電位が上記信号電荷蓄積部の電位以上になるように、上記リセットトランジスタのドレインの電位を制御することを特徴とする。
【００２９】
上記実施形態の増幅型固体撮像装置によれば、信号電荷蓄積部の電位を読み出す期間および増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせる期間を除く期間は、制御部によりリセットトランジスタのドレインの電位を制御して、上記リセットトランジスタのドレインの電位が上記信号電荷蓄積部の電位以上になるようにすることによって、過大光が入射した場合など信号電荷蓄積部に過剰な電荷が流入しても、リセットトランジスタのゲートを介してドレインに過剰電荷を排出することが可能となる。
【００３０】
また、他の実施形態の増幅型固体撮像装置では、
上記増幅トランジスタの出力側は、読み出し信号線に直接接続された構成であり、
上記信号電荷蓄積部の電位を読み出す期間および上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせる期間を除く期間は、上記リセットトランジスタのドレインの電位が、上記信号電荷蓄積部の電位を読み出す期間の高電位と上記増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせる期間の低電位との間の中間電位であることを特徴とする。
【００３１】
上記実施形態の増幅型固体撮像装置によれば、増幅トランジスタの出力側と読み出し信号線との間に選択トランジスタを有しなくても、非選択画素の信号電荷蓄積部の電位は、信号電荷蓄積部の電位を読み出す期間の高電位と増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせる期間の低電位との間の中間電位に保持され、選択画素の信号電荷蓄積部の電位は高いから、両者を区別して読み出すことが可能となる。
【００３２】
また、一実施形態の増幅型固体撮像装置は、上記光電変換素子は、埋め込み型のフォトダイオードであることを特徴とする。
【００３３】
上記実施形態の増幅型固体撮像装置によれば、光電変換素子から信号電荷蓄積部への電荷転送を完全化することが容易となり、さらに光電変換素子で発生する暗電流を低減することが可能となって、高画質の画像を得ることができる。
【発明の効果】
【００３４】
以上より明らかなように、この発明の増幅型固体撮像装置によれば、画素内のトランジスタサイズを縮小しても、フリッカノイズを大幅に低減できる増幅型固体撮像装置を実現することができる。
【発明を実施するための最良の形態】
【００３５】
以下、この発明の増幅型固体撮像装置を図示の実施の形態により詳細に説明する。
【００３６】
(第１実施形態)
図１は、この発明の第１実施形態の増幅型固体撮像装置の要部を示す回路図である。この第１実施形態の増幅型固体撮像装置は、マトリックス状に配列された複数の画素部１０と、上記画素部１０の行毎に設けられ、ゲート駆動信号ＴＸを夫々出力する複数のゲート駆動回路２０と、上記画素部１０とゲート駆動回路２０を制御する走査回路３０とを備えている。図１では、画素部１０とゲート駆動回路２０は１つのみを示す。上記画素部１０,ゲート駆動回路２０および走査回路３０を半導体基板(図示せず)上に形成している。上記ゲート駆動回路２０および走査回路３０で制御部を構成している。
【００３７】
上記画素部１０は、光電変換素子の一例として埋め込み型フォトダイオードを用いた受光部１と、上記受光部１からの信号電荷を転送する転送トランジスタ２と、上記転送トランジスタ２から転送された受光部１の信号電荷を蓄積する信号電荷蓄積部３と、上記信号電荷蓄積部３の電位をリセットするリセットトランジスタ４と、上記信号電荷蓄積部３の電位を増幅して読み出す増幅トランジスタ５と、上記増幅トランジスタ５により増幅された信号電荷蓄積部３の電位を読み出し信号線７に出力する選択トランジスタ６とを有する。上記受光部１の一端をグランドに接続し、受光部１の他端を転送トランジスタ２の一端に接続している。上記転送トランジスタ２の他端を信号電荷蓄積部３に接続し、転送トランジスタ２のゲートにゲート駆動線１２を接続している。上記信号電荷蓄積部３にリセットトランジスタ４のソースが接続され、リセットトランジスタ４のドレインをリセットドレイン線１１に接続している。上記リセットトランジスタ４のゲートにリセット線１４を接続している。また、上記信号電荷蓄積部３に増幅トランジスタ５のゲートを接続し、増幅トランジスタ５のソースを選択トランジスタ６のドレインに接続している。上記選択トランジスタ６のゲートに選択線１３を接続し、選択トランジスタ６のソースを信号線７に接続している。
【００３８】
上記リセットトランジスタ４は、デプレッション型のＭＯＳトランジスタであり、転送トランジスタ２と増幅トランジスタ５および選択トランジスタ６は、エンハンスメント型のＭＯＳトランジスタである。また、上記信号電荷蓄積部３は、半導体基板(図示せず)上に形成された浮遊拡散領域である。
【００３９】
また、上記ゲート駆動回路２０は、ゲート駆動信号ＴＸＡを増幅する増幅回路２１と、制御信号ＴＸＢに基づいて、増幅回路２１の出力端子をゲート駆動線１２に接続するか、または、に接続するスイッチ２２とを有している。
【００４０】
また、上記走査回路３０は、ゲート駆動信号ＴＸＡ,制御信号ＴＸＢ,リセットドレイン信号ＲＤ,リセット信号ＲＳＴおよび選択信号ＳＥＬを出力する。上記リセットトランジスタ４のゲートにリセット線１４を介してリセット信号ＲＳＴを入力する。また、上記リセットトランジスタ４のドレインにリセットドレイン線１１を介してリセットドレイン信号ＲＤを入力する。また、上記選択トランジスタ６のゲートに選択線１３を介して選択信号ＳＥＬを入力する。
【００４１】
この増幅型固体撮像装置が図７に示す従来の構成と異なるのは、リセットドレイン線１１を出力ドレインＯＤと分離して水平方向の配線とし、リセットドレイン信号ＲＤを印加するようにしたことと、ゲート駆動信号ＴＸをゲート駆動回路２０からゲート駆動線１２を介して転送トランジスタ２のゲートに印加するようにしたことである。
【００４２】
図２Ａは図１に示す増幅型固体撮像装置の各信号のタイミングを示し、図２Ｂは図２Ａの要部の拡大図を示している。ここで、期間ｔ２〜ｔ５までが信号電荷蓄積部３の電位ＦＤを読み出す期間であり、期間ｔ１は、信号電荷蓄積部３の電位ＦＤを低電位側にシフトさせる期間である。また、期間ｔ０は、期間ｔ１と、その期間ｔ１前の所定の期間と、その期間ｔ１後の所定の期間(期間ｔ２よりも短い期間)とを含む。
【００４３】
まず、図２Ａに示す期間ｔ０において、制御信号ＴＸＢがハイレベルになると、スイッチ回路２２によりゲート駆動線１２を増幅回路２１の出力端子から切り離して、高インピーダンス線ＨｉＺに接続すると、ゲート駆動線１２が高インピーダンス状態となる。
【００４４】
そして、この期間ｔ０内の期間ｔ１では、リセットトランジスタ４がオン状態(リセット信号ＲＳＴがハイレベル)において、リセットドレイン信号ＲＤが高電位ＶＨから低電位ＶＬに変化することにより、信号電荷蓄積部３の電位ＦＤは、高電位ＶＨから低電位ＶＬに変化する。このとき、信号電荷蓄積部３とゲート駆動線１２との間に結合容量８が存在し、ゲート駆動線１２が高インピーダンス状態にあるから、ゲート駆動線１２の電位は引き下げられ、負電位ＴＸＬに変化する。図２Ｂに示すように、リセット信号ＲＳＴがハイレベル状態でリセットドレイン信号ＲＤがハイレベルからローレベルになることにより、信号電荷蓄積部３の電位ＦＤがハイレベルからローレベルになる。ここで、ゲート駆動線１２は多数の画素と接続され、複数の結合容量８により信号電荷蓄積部３と容量結合されており、電位ＦＤがハイレベルからローレベルになることにより、ハイインピーダンス状態のゲート駆動線１２の電位は、グランドレベルから負電位に変化する。
【００４５】
次に、図２Ａに示す期間ｔ２では、選択線１３に印加される選択信号ＳＥＬがハイレベルになると共に、リセットドレイン信号ＲＤが高電位ＶＨとなり、信号電荷蓄積部３の電位ＦＤは高電位ＶＨとなる。
【００４６】
次に、期間ｔ３では、リセット信号ＲＳＴがローレベルとなってリセットトランジスタ４がオフ状態となり、信号電荷蓄積部３の電位ＦＤは基準電位となる。
【００４７】
次に、期間ｔ４でゲート駆動信号ＴＸＡがハイレベルとなって、転送トランジスタ２がオン状態となって、受光部１から信号電荷を信号電荷蓄積部３に転送すると、信号電荷蓄積部３の電位ＦＤが基準電位から△Ｖ(信号電荷に相当)だけ変化する。
【００４８】
そして、期間ｔ５で増幅トランジスタ５により増幅された信号を読み出し信号線７に選択トランジスタ６を介して出力する。
【００４９】
以上の動作により、通常の読み出し動作の前に、増幅トランジスタ５のゲート電位、すなわち信号電荷蓄積部３の電位を接地電位とすることができる。これにより、図１０においてＶＧ＝０の場合に相当し、チャネル表面に正孔が蓄積した蓄積(Accumulation)状態にすることができ、フリッカノイズを抑制して低ノイズ化が達成できる。
【００５０】
さらに、上記信号電荷蓄積部３の電位を読み出す前に信号電荷蓄積部３の電位を接地電位とした場合、転送トランジスタ２のゲート電位が通常のローレベル(接地電位)では、信号電荷蓄積部３から受光部１に電荷が逆流する恐れが発生するが、この第１実施形態によれば、このとき、ゲート駆動線１２が負電位となり、電荷の逆流をブロックする。すなわち、信号電荷蓄積部３から受光部１に電荷が逆流するという副作用をもたらすことなく低ノイズ化が達成される。
【００５１】
ここで、上記増幅トランジスタ５にエンハンスメント型のＭＯＳトランジスタを用いることによって、増幅トランジスタ５の基板電位が接地電位であり、そのゲート電位３も接地電位とした場合、増幅トランジスタ５がエンハンスメント型であれば、増幅トランジスタ５を確実に蓄積(Accumulation)状態にすることができる。
【００５２】
また、上記リセットトランジスタ４にデプレッション型のＭＯＳトランジスタを用いることによって、上記リセットトランジスタ４のドレインを電源電位とした場合には、リセットトランジスタ４がオンのときに信号電荷蓄積部３の電位を電源電位にすることができ、接地電位とした場合には、リセットトランジスタ４がオンのときに信号電荷蓄積部３の電位を接地電位にすることができる。
【００５３】
さらに、信号電荷蓄積部３の電位を読み出す期間ｔ２〜ｔ５および増幅トランジスタ５のゲート電位を読み出し時よりも低電位側にシフトさせる期間ｔ１を除く期間において、リセットトランジスタ４のリセットドレイン信号ＲＤを信号電荷蓄積部３の電位ＦＤ(または電位ＦＤ以上)にすることによって、過大な光入射により受光部１から過剰な電荷が信号電荷蓄積部３に流入してきても、リセットトランジスタ４のオフリークにより、これら過剰電荷はリセットドレイン線１１に排出され、ブルーミング現象を抑圧することができる。
【００５４】
また、上記受光部１は、埋め込み型のフォトダイオードであることが望ましい。この場合、受光部１から信号電荷蓄積部３への電荷転送を完全化することが容易となり、さらに受光部１で発生する暗電流を低減することが可能となって、高画質の画像を得ることができる。
【００５５】
(第２実施形態)
図３は、この発明の第２実施形態の増幅型固体撮像装置の要部を示す回路図である。この第２実施形態の増幅型固体撮像装置は、キャパシタンス素子２３と駆動信号線２４を除いて第１実施形態の増幅型固体撮像装置と同一の構成をしており、同一構成部には同一参照番号を付して説明を省略する。
【００５６】
ここで、ゲート駆動回路４０は、走査回路５０からの制御信号ＴＸＢに基づいてスイッチ２２を制御して、ゲート駆動線１２を増幅回路２１の出力端子から切り離し、キャパシタンス素子２３を介して駆動信号線２４に接続する。
【００５７】
図４Ａは図３に示す増幅型固体撮像装置の各信号のタイミングを示し、図４Ｂは図４Ａの要部の拡大図を示している。ここで、期間ｔ２〜ｔ５までが信号電荷蓄積部３の電位ＦＤを読み出す期間であり、期間ｔ１は、信号電荷蓄積部３の電位ＦＤを低電位側にシフトさせる期間である。期間ｔ０は、期間ｔ０’と、その期間ｔ０’前の所定の期間と、その期間ｔ０’後の所定の期間(期間ｔ２よりも短い期間)とを含む。また、期間ｔ０’は、期間ｔ１と、その期間ｔ１前の所定の期間とを含む。
【００５８】
まず、図４Ａに示す期間ｔ０において、制御信号ＴＸＢがハイレベルになると、スイッチ２２によりゲート駆動線１２を増幅回路２１の出力端子から切り離して、高インピーダンス線ＨｉＺに接続すると、ゲート駆動線１２が高インピーダンス状態となる。
【００５９】
期間ｔ０内の期間ｔ０’においてキャパシタンス素子２３を介して駆動信号線２４に低電位側に変化する電位制御信号ＴＸＣを印加する。
【００６０】
そして、この期間ｔ０’内の期間ｔ１では、リセットトランジスタ４がオン状態(リセット信号ＲＳＴがハイレベル)において、リセットドレイン信号ＲＤが高電位ＶＨから低電位ＶＬに変化することにより、信号電荷蓄積部３の電位ＦＤは、高電位ＶＨから低電位ＶＬに変化する。このとき、ゲート駆動線１２が高インピーダンス状態にあるから、ゲート駆動線１２の電位は引き下げられ、負電位ＴＸＬに変化する。図４Ｂに示すように、電位制御信号ＴＸＣがハイレベルからローレベルになることにより、キャパシタンス素子２３により容量結合されているゲート駆動線１２の電位は、グランドレベルから負電位に変化する。ゲート駆動線１２は、キャパシタンス素子２３を介して電位制御信号ＴＸＣの駆動源(制御部５０)に接続されているため、図２Ａ,図２Ｂに示す第１実施形態に比べて低インピーダンス状態であり、信号電荷蓄積部３の電位ＦＤがハイレベルからローレベルになることによりゲート駆動線１２の電位がさらに負電位に変化する効果は小さい。
【００６１】
次に、図４Ａに示す期間ｔ２では、選択信号ＳＥＬがハイレベルとなると共に、リセットドレイン信号ＲＤが高電位ＶＨとなり、信号電荷蓄積部３の電位ＦＤは高電位ＶＨとなる。
【００６２】
次に、期間ｔ３では、リセット信号ＲＳＴがローレベルとなってリセットトランジスタ４がオフ状態となり、信号電荷蓄積部３の電位ＦＤは基準電位となる。
【００６３】
次に、期間ｔ４でゲート駆動信号ＴＸＡがハイレベルとなって、転送トランジスタ２がオン状態となって、受光部１から信号電荷を信号電荷蓄積部３に転送すると、信号電荷蓄積部３の電位ＦＤが基準電位から△Ｖ(信号電荷に相当)だけ変化する。
【００６４】
そして、期間ｔ５で増幅トランジスタ５により増幅された信号を読み出し信号線７に選択トランジスタ６を介して出力する。
【００６５】
以上の動作により、第１実施形態と同様、信号電荷蓄積部３の電位を読み出す前に、増幅トランジスタ５のゲート電位、すなわち信号電荷蓄積部３の電位を接地電位とすることにより、確実に蓄積(Accumulation)状態にすることができ、フリッカノイズを抑制して低ノイズ化が達成できる。
【００６６】
また、このときにゲート駆動線１２が負電位となり、信号電荷蓄積部３から受光部１に電荷が逆流する恐れがない。すなわち、副作用をもたらすことなく低ノイズ化が達成される。
【００６７】
(第３実施形態)
図５は、この発明の第３実施形態の増幅型固体撮像装置の要部を示す回路図である。この第３実施形態の増幅型固体撮像装置は、選択トランジスタが無いのを除いて第２実施形態の増幅型固体撮像装置と同一の構成をしており、同一構成部には同一参照番号を付している。
【００６８】
この増幅型固体撮像装置は、図５に示すように、マトリックス状に配列された複数の画素部７０と、上記画素部７０の行毎に設けられ、ゲート駆動信号ＴＸを夫々出力する複数のゲート駆動回路２０と、上記画素部７０とゲート駆動回路２０を制御する走査回路６０とを備えている。図１では、画素部７０とゲート駆動回路２０は１つのみを示す。上記画素部７０,ゲート駆動回路２０および走査回路６０を半導体基板(図示せず)上に形成している。上記ゲート駆動回路２０および走査回路６０で制御部を構成している。
【００６９】
図６は図５に示す各信号のタイミングを示している。期間ｔ１〜ｔ５までは、選択信号ＳＥＬを除いて図３と同じである。それ以外の期間においては、リセット信号ＲＳＴがハイレベルのまま、リセットドレイン信号ＲＤは、高電位ＶＨと低電位ＶＬの中間電位ＶＭにする。
【００７０】
このため、信号電荷蓄積部３の電位を読み出す期間ｔ２〜ｔ５および増幅トランジスタ５のゲート電位を読み出し時よりも低電位側にシフトさせる期間ｔ１を除く期間において、非選択行の信号電荷蓄積部３の電位は中間電位ＶＭに保持される。選択行の信号電荷蓄積部３の電位は、高電位ＶＨにリセットされた電位、および、その後の電荷転送により基準電位から△Ｖだけ変化した電位であり、中間電位ＶＭとは十分電位差(検出マージン)を形成できる。これにより、選択トランジスタ無しでも選択行のみの信号を読み出すことが可能となる。したがって、より簡単な構造で図３の場合と同様の効果を達成することが可能となる。
【００７１】
上記第１〜第３実施形態では、増幅トランジスタ５の入力端子の電位を読み出し時よりも低電位側にシフトさせるときに、高インピーダンス状態のゲート駆動線１２の電位を引き下げて負電位にする増幅型固体撮像装置について説明したが、増幅トランジスタの入力端子の電位を読み出し時よりも低電位側にシフトさせるときにゲート駆動線の電位を負電位にしない増幅型固体撮像装置にこの発明を適用してもよい。
【００７２】
また、上記第１〜第３実施形態では、マトリックス状に複数の画素部が配列された増幅型固体撮像装置について説明したが、行方向または列方向に１列に配列された増幅型固体撮像装置にこの発明を適用してもよい。
【図面の簡単な説明】
【００７３】
【図１】図１はこの発明の第１実施形態の増幅型固体撮像装置の要部を示す回路図である。
【図２Ａ】図２Ａは上記増幅型固体撮像装置の各信号のタイミングチャートである。
【図２Ｂ】図２Ｂは図２Ａの要部の拡大図である。
【図３】図３はこの発明の第２実施形態の増幅型固体撮像装置の要部を示す回路図である。
【図４Ａ】図４Ａは上記増幅型固体撮像装置の各信号のタイミングチャートである。
【図４Ｂ】図４Ｂは図４Ａの要部の拡大図である。
【図５】図５はこの発明の第３実施形態の増幅型固体撮像装置の要部を示す回路図である。
【図６】図６は上記増幅型固体撮像装置の各信号のタイミングチャートである。
【図７】図７は従来の増幅型固体撮像装置の要部を示す回路図である。
【図８】図８は従来の他の増幅型固体撮像装置の要部を示す回路図である。
【図９】図９は図８に構成を示す従来の増幅型固体撮像装置における動作タイミングを示す図である。
【図１０】図１０はＭＯＳトランジスタの深さ方向のポテンシャル図である。
【符号の説明】
【００７４】
１…受光部
２…転送トランジスタ
３…信号電荷蓄積部
４…リセットトランジスタ
５…増幅トランジスタ
６…選択トランジスタ
７…読み出し信号線
８…結合容量
１０,７０…画素部
１１…リセットドレイン線
１２…ゲート駆動線
１３…選択線
１４…リセット線
２０,４０…ゲート駆動部
２１…増幅回路
２２…スイッチ
２３…キャパシタンス素子
２４…駆動信号線
３０,５０,６０…走査回路
ＨｉＺ…高インピーダンス線
【図１】
2007060500.tif 000003
【図２Ａ】
2007060500.tif 000004
【図２Ｂ】
2007060500.tif 000005
【図３】
2007060500.tif 000006
【図４Ａ】
2007060500.tif 000007
【図４Ｂ】
2007060500.tif 000008
【図５】
2007060500.tif 000009
【図６】
2007060500.tif 000010
【図７】
2007060500.tif 000011
【図８】
2007060500.tif 000012
【図９】
2007060500.tif 000013
【図１０】
2007060500.tif 000014