(57)【要約】【課題】半導体回路に関するタイミング検証を簡単かつ高精度におこなうこと。【解決手段】（Ａ）のゲート５０１，５０２において、レイアウト上は同じゲート長Ｌでも、実シリコン上は（Ｂ）の孤立Ｐｏｌｙとは異なるゲート長Ｌになる。ある程度、ゲート５０１，５０２の間隔となるゲート間距離Ｄが離れれば、近接効果はなくなり、（Ｂ）の孤立Ｐｏｌｙと同じになる。このように、ゲート間距離Ｄが異なれば、近接配置される他のマクロセルとの相関関係は異なるため、相関係数は変化する。したがって、ゲート５０１，５０２のゲート間距離に応じて相関のグループ分けをおこなう。【選択図】図５
2007140764.tif 000002
【特許請求の範囲】
【請求項１】
マクロセルに関するライブラリの中から任意のマクロセルを取得する取得手段と、
前記取得手段によって取得されたマクロセルを解析する解析手段と、
前記解析手段によって解析された解析結果に基づいて、前記マクロセルに隣接配置される他のマクロセルとの相関係数に関する情報を設定する設定手段と、
を備えることを特徴とする検証支援装置。
【請求項２】
前記解析手段は、前記マクロセルのレイアウト形状を解析することを特徴とする請求項１に記載の検証支援装置。
【請求項３】
前記設定手段は、前記マクロセルを構成するトランジスタのゲートの本数に基づいて、前記相関係数に関する情報を設定することを特徴とする請求項２に記載の検証支援装置。
【請求項４】
前記設定手段は、前記ゲートの本数が複数である場合、前記ゲートの間隔に基づいて、前記相関係数に関する情報を設定することを特徴とする請求項３に記載の検証支援装置。
【請求項５】
前記解析手段は、前記マクロセルを構成する回路の特徴を解析することを特徴とする請求項１に記載の検証支援装置。
【請求項６】
前記設定手段は、前記マクロセルを構成する回路の種類に基づいて、前記相関係数に関する情報を設定することを特徴とする請求項５に記載の検証支援装置。
【請求項７】
前記設定手段は、前記マクロセルを構成するトランジスタの接続数に基づいて、前記相関係数に関する情報を設定することを特徴とする請求項５に記載の検証支援装置。
【請求項８】
マクロセルに関するライブラリの中から任意のマクロセルを取得する取得工程と、
前記取得工程によって取得されたマクロセルを解析する解析工程と、
前記解析工程によって解析された解析結果に基づいて、前記マクロセルに隣接配置される他のマクロセルとの相関係数に関する情報を設定する設定工程と、
を含んだことを特徴とする検証支援方法。
【請求項９】
マクロセルに関するライブラリの中から任意のマクロセルを取得させる取得工程と、
前記取得工程によって取得されたマクロセルを解析させる解析工程と、
前記解析工程によって解析された解析結果に基づいて、前記マクロセルに隣接配置される他のマクロセルとの相関係数に関する情報を設定させる設定工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
【請求項１０】
請求項９に記載の検証支援プログラムを記録したコンピュータに読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体回路の設計時におけるタイミング検証（ＳＴＡ）を支援する検証支援装置、検証支援方法、検証支援プログラムおよび記録媒体に関する。
【背景技術】
【０００２】
従来から、統計的に考慮したタイミング検証をおこなうためには、回路系を構成する個々のマクロセルについて、遅延に関し相互の相関係数を設定する必要がある。相関係数は相互的なものであるから、二つのマクロセルが決定した場合に定められる。
【０００３】
たとえば、下記特許文献１の従来技術では、集積回路の遅延分布の計算において、配線または素子間の性能の相関関係を考慮するため、あらかじめ設定された相関関係情報を与えて遅延分布を算出している。そして、回路を構成する各ゲート／ディレイの最大値／最小値を設定しておき、最大値／最小値を用いてタイミング検証をおこなっていた。
【０００４】
【特許文献１】特開２００２−２７９０１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、最近の微細化が進んだプロセスでは、チップ内部のディレイのばらつき（Ｏｎ  Ｃｈｉｐ  Ｖａｒｉａｔｉｏｎ＝ＯＣＶ）が大きくなり、上述のように設定された最大値／最小値では、タイミング検証を満たすのが困難であるという問題があった。
【０００６】
また、上述した特許文献１の従来技術では、あらかじめ用意された相関関係情報を用いているため、隣接配置される両マクロセルのレイアウト形状や内部構造などの特徴に応じた相関関係が考慮されず、一律に相関関係情報が決定される。したがって、タイミング検証を正確に実行することができないという問題があった。
【０００７】
さらに、統計的にチップ内部のディレイのばらつきを扱ってタイミング検証をおこなう手法もあるが、チップ内部の回路を構成する個々のマクロセルにおいてディレイに関し相互の相関係数を設定する必要性があった。
【０００８】
この発明は、上述した従来技術による問題点を解消するため、半導体回路に関するタイミング検証を簡単かつ高精度におこなうことができる検証支援装置、検証支援方法、検証支援プログラムおよび記録媒体を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するため、この発明にかかる検証支援装置、検証支援方法、検証支援プログラムおよび記録媒体は、マクロセルに関するライブラリの中から任意のマクロセルを取得し、取得されたマクロセルを解析し、解析された解析結果に基づいて、前記マクロセルに隣接配置される他のマクロセルとの相関係数に関する情報を設定することを特徴とする。
【００１０】
また、上記発明において、前記マクロセルのレイアウト形状を解析することとしてもよい。
【００１１】
また、上記発明において、前記マクロセルを構成するトランジスタのゲートの本数に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００１２】
また、上記発明において、前記ゲートの本数が複数である場合、前記ゲートの間隔に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００１３】
また、上記発明において、前記マクロセルを構成するトランジスタのゲートとアクティブ領域との間隔に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００１４】
また、上記発明において、前記マクロセルを構成するトランジスタのコンタクト窓に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００１５】
また、上記発明において、前記コンタクト窓の数に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００１６】
また、上記発明において、前記コンタクト窓の位置に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００１７】
また、上記発明において、前記マクロセルを構成するトランジスタのソース領域、ドレイン領域またはゲート領域の形状に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００１８】
また、上記発明において、前記マクロセルを構成するトランジスタのゲート長またはゲート幅に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００１９】
また、上記発明において、前記マクロセルを構成するトランジスタのチャネル部の形状に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００２０】
また、上記発明において、前記マクロセルを構成する回路内のアクティブ領域の間隔に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００２１】
また、上記発明において、前記マクロセルを構成する回路の特徴を解析することとしてもよい。
【００２２】
また、上記発明において、前記マクロセルを構成する回路の種類に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００２３】
また、上記発明において、前記マクロセルを構成するトランジスタの接続数に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００２４】
また、上記発明において、前記トランジスタの接続形式に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００２５】
また、上記発明において、前記マクロセルを構成するトランジスタにおけるトランスミッションゲートの有無に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００２６】
また、上記発明において、前記マクロセルを構成するトランジスタの配置方向に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００２７】
また、上記発明において、前記マクロセル内の配線に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００２８】
また、上記発明において、前記マクロセル内のバッティングコンタクトの有無に基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００２９】
また、上記発明において、前記マクロセルの種類と前記他のマクロセルの種類とに基づいて、前記相関係数に関する情報を設定することとしてもよい。
【００３０】
上記発明によれば、マクロセルのレイアウトや特徴に応じて、隣接配置される他のマクロセルとの相関関係を設定することができる。
【発明の効果】
【００３１】
本発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体によれば、半導体回路に関するタイミング検証を簡単かつ高精度におこなうことができるという効果を奏する。
【発明を実施するための最良の形態】
【００３２】
以下に添付図面を参照して、この発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体の好適な実施の形態を詳細に説明する。まず、ディレイに関する相関係数について説明する。相関係数とは、２つの変量間の相関関係の程度をあらわす数値であり、ディレイに関する相関係数とは、２つの回路のディレイを用いて、２つの回路素子の相関関係の程度をあらわす数値である。
【００３３】
ここで、ディレイに関する相関係数（以下、ディレイ相関係数）をＲとすると、ディレイ相関係数Ｒは−１≦Ｒ≦１の値をとり、ディレイ相関係数Ｒが０に近づくほど、両回路間の因果関係は希薄となり、０から離れるほど両回路間の因果関係は強くなる。ここで、２つのインバータを例に挙げて説明する。
【００３４】
図１は、ディレイに関する相関関係を示す説明図である。図１において、インバータ１０１のディレイ平均をｔ１、ディレイ標準偏差をσ１とし、インバータ１０２のディレイ平均をｔ２、ディレイ標準偏差をσ２とする。
【００３５】
図１の（Ａ）において、インバータ１０１およびインバータ１０２を直列接続すると、この直列接続された回路１１０のディレイ平均ｔａおよびディレイ標準偏差σａは、下記式（１）および（２）であらわされる。
【００３６】
ｔａ＝ｔ１＋ｔ２・・・（１）
σａ＝σ１2＋σ２2＋２×σ１×σ２×Ｒ・・・（２）
【００３７】
一方、図１の（Ｂ）において、インバータ１０１およびインバータ１０２を並列接続すると、この並列接続された回路１２０における、インバータ１０１およびインバータ１０２の出力端子間のディレイ差をあらわすディレイ平均ｔｂおよびディレイ標準偏差σｂは、下記式（３）および（４）であらわされる。
【００３８】
ｔｂ＝ｔ１−ｔ２・・・（３）
σｂ＝σ１2＋σ２2−２×σ１×σ２×Ｒ・・・（４）
【００３９】
また、ディレイ相関係数Ｒの算出方法は各種存在するが、一例として下記式（５）によって表わすことができる。なお、下記式（５）において、Ｋは定数であり、ｄはインバータ１０１およびインバータ１０２間の距離である。
【００４０】
Ｒ＝Ｋ・ｅｘｐ（−ｄ）・・・（５）
【００４１】
本発明の実施の形態では、ディレイ相関係数Ｒを算出するために必要なパラメータなど（上記式（５）ではＫに相当する）のディレイ相関係数Ｒに関する情報を設定する。
【００４２】
（検証支援装置のハードウェア構成）
つぎに、この発明の実施の形態にかかる検証支援装置のハードウェア構成について説明する。図２は、この発明の実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。
【００４３】
図２において、検証支援装置は、ＣＰＵ２０１と、ＲＯＭ２０２と、ＲＡＭ２０３と、ＨＤＤ（ハードディスクドライブ）２０４と、ＨＤ（ハードディスク）２０５と、ＦＤＤ（フレキシブルディスクドライブ）２０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）２０７と、ディスプレイ２０８と、Ｉ／Ｆ（インターフェース）２０９と、キーボード２１０と、マウス２１１と、スキャナ２１２と、プリンタ２１３と、を備えている。また、各構成部はバス２００によってそれぞれ接続されている。
【００４４】
ここで、ＣＰＵ２０１は、検証支援装置の全体の制御を司る。ＲＯＭ２０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ２０３は、ＣＰＵ２０１のワークエリアとして使用される。ＨＤＤ２０４は、ＣＰＵ２０１の制御にしたがってＨＤ２０５に対するデータのリード／ライトを制御する。ＨＤ２０５は、ＨＤＤ２０４の制御で書き込まれたデータを記憶する。
【００４５】
ＦＤＤ２０６は、ＣＰＵ２０１の制御にしたがってＦＤ２０７に対するデータのリード／ライトを制御する。ＦＤ２０７は、ＦＤＤ２０６の制御で書き込まれたデータを記憶したり、ＦＤ２０７に記憶されたデータを検証支援装置に読み取らせたりする。
【００４６】
また、着脱可能な記録媒体として、ＦＤ２０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ−ＲＷ）、ＭＯ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）、メモリーカードなどであってもよい。ディスプレイ２０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ２０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
【００４７】
Ｉ／Ｆ２０９は、通信回線を通じてインターネットなどのネットワーク２１４に接続され、このネットワーク２１４を介して他の装置に接続される。そして、Ｉ／Ｆ２０９は、ネットワーク２１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ２０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
【００４８】
キーボード２１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス２１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
【００４９】
スキャナ２１２は、画像を光学的に読み取り、検証支援装置内に画像データを取り込む。なお、スキャナ２１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ２１３は、画像データや文書データを印刷する。プリンタ２１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
【００５０】
（検証支援装置の機能的構成）
つぎに、この発明の実施の形態にかかる検証支援装置の機能的構成について説明する。図３は、この発明の実施の形態にかかる検証支援装置の機能的構成を示すブロック図である。図３において、検証支援装置３００は、ライブラリ３１０と、取得部３０１と、解析部３０２と、設定部３０３と、から構成されている。
【００５１】
まず、ライブラリ３１０は、マクロセルに関するライブラリデータを記憶する。マクロセルとしては、インバータ、バッファ、ＡＮＤ回路、ＯＲ回路、ＮＡＮＤ回路、ＮＯＡ回路、ＸＯＲ回路などの論理ゲートや、フリップフロップ（ＦＦ）などの順序論理回路、一致回路、比較器、エンコーダ、デコーダ、マルチプレクサ、デマルチプレクサなどの組み合わせ論理回路が挙げられる。ライブラリデータには、マクロセルの電極パターンの位置、サイズなどの情報を有するレイアウト形状や、マクロセルの各種特徴が含まれている。これらについては後述する。
【００５２】
取得部３０１は、ライブラリ３１０の中から任意のマクロセル、具体的にはマクロセルに関するライブラリデータを取得する。ライブラリデータの取得については、順次自動的にライブラリ３１０から自動抽出してもよく、ユーザによって指定されたライブラリデータを抽出することとしてもよい。
【００５３】
また、解析部３０２は、取得部３０１によって取得されたライブラリデータを解析する。具体的には、マクロセルがどのようなレイアウト形状であるか、またはマクロセルにどのような特徴があるかを、ライブラリデータから解析する。解析結果の中から、設定部３０３で使用される解析結果が指定される。具体的には、たとえば、ユーザ操作により指定される。
【００５４】
また、設定部３０３は、解析部３０２によって解析された解析結果に基づいて、マクロセルに隣接配置される他のマクロセルとのディレイ相関係数に関する情報（以下、「相関係数情報」という）を設定する。相関係数情報とは、マクロセルのグループ分けに関する識別情報や、ディレイ相関係数Ｒの算出式に直接代入することができるパラメータが含まれる。相関係数情報は、相関係数を算出する際に使用される。設定部３０３によって設定された相関係数情報は、ライブラリ３１０に格納される。また、設定情報ファイル３２０に記述して、ライブラリ３１０外に出力して用いることができる。
【００５５】
なお、上述した取得部３０１、解析部３０２および設定部３０３は、具体的には、たとえば、図２に示したＲＯＭ２０２、ＲＡＭ２０３、ＨＤ２０５などの記録媒体に記録されたプログラムを、ＣＰＵ２０１が実行することによって、またはＩ／Ｆ２０９によって、その機能を実現する。
【００５６】
（検証支援装置３００の検証支援処理）
つぎに、この発明の実施の形態にかかる検証支援装置３００の検証支援処理について説明する。図４は、この発明の実施の形態にかかる検証支援装置３００の検証支援処理手順を示すフローチャートである。図４において、まず、取得部３０１により、ライブラリ３１０からマクロセル、具体的には、マクロセルに関するライブラリデータを取得する（ステップＳ４０１）。
【００５７】
つぎに、解析部３０２により、取得されたマクロセル、具体的には、マクロセルに関するライブラリデータを解析する（ステップＳ４０２）。そして、指定部により指定された解析結果に基づいて、設定部３０３により、相関係数情報を設定する（ステップＳ４０３）。
【００５８】
（実施例の概要）
つぎに、上述した実施の形態にかかる検証支援装置３００の実施例について説明する。以下の実施例において、実施例１〜８は、解析結果のうちレイアウト形状を指定した場合の実施例であり、実施例９〜１３は、解析結果のうち回路の特徴を指定した場合の実施例である。
【実施例１】
【００５９】
まず、上述した検証支援装置３００の実施例１について説明する。実施例１は、マクロセルを構成するトランジスタのゲートに基づいて相関係数情報を設定する例である。この実施例１は、主に光学的近接効果補正の影響を考慮した例である。近接パターンの場合、光学的な近接効果（主にパターンのエッジによる回析）の影響により、パターン幅が変調を受けるため、あらかじめパターンの原版上で幅を補正しておくことが通常おこなわれる。この補正はパターン間の距離に応じて段階的に行われるため、シリコン上にパターンを転写した後も、距離に応じて段階的に幅が変化する。
【００６０】
図５は、実施例１にかかるトランジスタのレイアウト形状を示す説明図である。図５において、（Ａ）は２本のゲート５０１，５０２が近接しているトランジスタ５００のレイアウト（近接Ｐｏｌｙ）であり、（Ｂ）は１本のゲート５１１からなるトランジスタ５１０のレイアウト（孤立Ｐｏｌｙ）である。
【００６１】
（Ａ）のゲート５０１，５０２において、レイアウト上は同じゲート長Ｌでも、実シリコン上は（Ｂ）の孤立Ｐｏｌｙとは異なるゲート長Ｌになる。ある程度、ゲート５０１，５０２の間隔となるゲート間距離Ｄが離れれば、近接効果はなくなり、（Ｂ）の孤立Ｐｏｌｙと同じになる。このように、ゲート間距離Ｄが異なれば、近接配置される他のマクロセルとの相関関係は異なるため、相関係数は変化する。したがって、ゲート５０１，５０２のゲート間距離に応じて相関のグループ分けをおこなう。
【００６２】
たとえば、解析結果により、マクロセル内部のトランジスタのレイアウトに単一のゲートが存在する場合、そのトランジスタのレイアウトを孤立Ｐｏｌｙとして設定する。すなわち、相関係数情報を孤立Ｐｏｌｙの識別情報に設定する。また、ゲート間距離Ｄが所定距離より大きい場合、そのトランジスタのレイアウトを、複数の孤立Ｐｏｌｙとして設定する。すなわち、相関係数情報を孤立Ｐｏｌｙの識別情報に設定する。
【００６３】
一方、マクロセル内部のトランジスタのレイアウトに複数のゲートが存在する場合、ゲート間距離Ｄが所定距離以下の場合、そのトランジスタのレイアウトを近接Ｐｏｌｙとして設定する。すなわち、相関係数情報を近接Ｐｏｌｙの識別情報に設定する。この場合、ディレイ相関係数Ｒに影響を与えるため、ゲート間距離Ｄに応じたパラメータを設定する。この設定されたパラメータを用いることにより、他のマクロセルとのディレイ相関係数Ｒを正確に算出することができる。
【実施例２】
【００６４】
つぎに、上述した検証支援装置３００の実施例２について説明する。実施例２は、マクロセルを構成するトランジスタのゲートとアクティブ領域との間隔に基づいて、相関係数情報を設定する例である。この実施例２は、加工上の限界による形状の変動をどの程度受けるかによって、相関係数情報を設定する例である。
【００６５】
図６は、実施例２にかかるトランジスタのレイアウト形状を示す説明図である。図６において、（Ａ）はマクロセルを構成するトランジスタの形状を示している。（Ａ）および（Ｂ）において、トランジスタ６００は、略Ｌ字形状のゲート６０１およびアクティブ領域６０２を有する。
【００６６】
加工をおこなうと、パターンの角の部分は加工限界によって丸みを生じるのが普通である。この丸みの大きさによってはトランジスタのゲート幅またはゲート長が変調を受ける。たとえば、（Ｂ）において、（ａ）の箇所は、Ｌ字型のアクティブ領域６０２とゲート６０１が近接しているため、アクティブ領域６０２の角の丸まりを受けてトランジスタ６００のゲート幅Ｗが微妙に広がる。この広がり幅はゲート６０１とアクティブ領域６０２の間の距離とゲート６０１とアクティブ領域６０２のパターンの位置合わせ精度で決まる。
【００６７】
また、図６では、ゲート６０１の左側にアクティブ領域６０２の突き出し部６０３が形成されているが、右側または両側に形成されていると、ゲート６０１とアクティブ領域６０２の位置がずれた場合の影響度が異なる。したがって、ゲート６０１とアクティブ領域６０２の間の距離Ｄ１と、アクティブ領域６０２の突き出し部６０３とゲート６０１の位置関係によりトランジスタ６００のゲート幅Ｗは変化する。
【００６８】
また、（Ｂ）において、（ｂ）の箇所では、ゲート６０１の先端６０４が丸まって形成される。アクティブ領域６０２からゲート６０１の先端６０４までの距離Ｄ２が短い場合、先端６０４がアクティブ領域６０２に達し、ゲート長Ｌが微妙にずれる。この場合もアクティブ領域６０２とゲート６０１との位置合わせの影響を受けるため、突き出し部６０３の方向によって影響を受ける。
【００６９】
また、（Ｂ）において、（ｃ）の箇所は、ゲート６０１の屈曲部６０５が丸まって形成されている。したがって、ゲート６０１とアクティブ領域６０２の距離Ｄ３によって影響を受ける。この場合も屈曲部６０５の方向によって影響を受ける。
【００７０】
このように、２つのパターン（ゲート６０１およびアクティブ領域６０２）間の位置関係や距離によりトランジスタ６００のゲート長Ｌおよびゲート幅ＷのＬ/Ｗは変動する。この変動量は、半導体回路の製造工程内の位置合わせなどにより変化する。そのため、このトランジスタ６００を用いた回路のディレイ値は他とは異なった変動を起こすため、ディレイの相関が変化する。
【００７１】
したがって、設定部３０３では、トランジスタ６００を、下記を基準にして分類することができる。
・ゲート６０１とアクティブ領域６０２との位置関係
・突き出し部６０３の数
・突き出し部６０３とゲート６０１との距離Ｄ１
・先端６０４とアクティブ領域６０２との距離Ｄ２
・屈曲部６０５とアクティブ領域６０２との距離Ｄ３
【００７２】
設定部３０３では、上記基準に対応する識別情報を相関係数情報として付与する。付与された相関係数情報は、ディレイ相関係数Ｒの算出の際に使用される。また、距離Ｄ１〜Ｄ３をパラメータとして相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【実施例３】
【００７３】
つぎに、上述した検証支援装置３００の実施例３について説明する。実施例３は、マクロセルを構成するトランジスタのコンタクト窓に基づいて、相関係数情報を設定する例である。具体的には、コンタクト窓の数やコンタクト窓の位置に基づいて、相関係数情報を設定する。
【００７４】
図７は、実施例３にかかるトランジスタのレイアウト形状を示す説明図である。図７に示した（Ａ）〜（Ｄ）のトランジスタ７００，７１０，７２０，７３０において、ゲート長Ｌとゲート幅Ｗの比Ｌ／Ｗは同一である。トランジスタ７００，７１０，７２０については、コンタクト窓（図中、正方形で表示）の数が同一（３個）であるが、トランジスタ７３０ではコンタクト窓の数が９個で、トランジスタ７００，７１０，７２０とは異なっている。また、トランジスタ７００，７１０，７２０においても、コンタクト窓の位置が異なっている。
【００７５】
したがって、設定部３０３では、トランジスタ７００，７１０，７２０，７３０を、下記を基準にして分類することができる。
・コンタクト窓数
・コンタクト窓の位置
【００７６】
設定部３０３では、上記基準に対応する識別情報を相関係数情報として付与する。付与された相関係数情報は、ディレイ相関係数Ｒの算出の際に使用される。また、コンタクト窓数をパラメータとして相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【実施例４】
【００７７】
つぎに、上述した検証支援装置３００の実施例４について説明する。実施例４は、マクロセルを構成するトランジスタのソース領域、ドレイン領域またはゲートの形状に基づいて、相関係数情報を設定する例である。実施例４では、実施例３で説明した図７を用いる。
【００７８】
図７において、（Ａ）〜（Ｄ）のトランジスタ７００，７１０，７２０，７３０は、ゲート長Ｌとゲート幅Ｗの比Ｌ／Ｗは同一であるが、ソース領域７０１，７１１，７２１，７３１やドレイン領域７０２，７１２，７２２，７３２、ゲート７０３，７１３，７２３，７３３の抵抗の大きさはすべて異なる。
【００７９】
この場合、ソース領域７０１，７１１，７２１，７３１やドレイン領域７０２，７１２，７２２，７３２、ゲート７０３，７１３，７２３，７３３の抵抗の変動について影響が異なるため、各トランジスタ７００，７１０，７２０，７３０の特性は異なる変動を起こす。
【００８０】
したがって、ソース領域７０１，７１１，７２１，７３１の抵抗やドレイン領域７０２，７１２，７２２，７３２の抵抗、ゲート７０３，７１３，７２３，７３３の抵抗が異なるトランジスタを回路で使用した際、ディレイはそれぞれ、他とは異なる変動を起こし、ディレイの相関が変化する。
【００８１】
したがって、設定部３０３では、トランジスタ７００，７１０，７２０，７３０を、下記を基準にして分類することができる。
・ソース領域７０１，７１１，７２１，７３１の形状（幅）
・ドレイン領域７０２，７１２，７２２，７３２の形状（幅）
・ゲート７０３，７１３，７２３，７３３の形状（幅）
【００８２】
設定部３０３では、上記基準に対応する識別情報を相関係数情報として付与する。付与された相関係数情報は、ディレイ相関係数Ｒの算出の際に使用される。また、上記基準における形状（幅）をパラメータとして相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【実施例５】
【００８３】
つぎに、上述した検証支援装置３００の実施例５について説明する。実施例５は、マクロセルを構成するトランジスタのソース領域、ドレイン領域またはゲートの形状に基づいて、相関係数情報を設定する他の例である。
【００８４】
図８は、実施例５にかかるインバータのレイアウト形状を示す説明図である。図８において、（Ａ）〜（Ｅ）に示したインバータ８００，８１０，８２０，８３０，８４０は、すべて同一回路である。（Ａ）において、ゲート８０１がアクティブ領域８０２に対し右にずれた場合、ドレイン面積が減少する。一方、（Ｂ）においては、ゲート８１１がアクティブ領域８１２に対し右にずれた場合、ドレイン面積が増加する。
【００８５】
また、（Ｃ）において、ゲート８２１がアクティブ領域８２２に対し右にずれた場合、アクティブ領域８２２のソース領域とドレイン領域の位置が変わるためドレイン面積が増加するが、増加の割合が（Ｂ）のインバータ８１０とは異なる。
【００８６】
また、（Ｄ）において、ゲート８３１（８３１ａ，８３１ｂ）がアクティブ領域８３２に対し右にずれた場合、ドレイン面積に増減はなく一定である。同様に、（Ｅ）においても、ゲート８４１（８４１ａ，８４１ｂ）がアクティブ領域８４２に対し右にずれた場合、ドレイン面積に増減はなく一定である。
【００８７】
このように、ゲート８０１，８１１，８２１，８３１，８４１とアクティブ領域８０２，８１２，８２２，８３２，８４２の位置ずれによりドレイン面積や、ドレインの寄生容量が変化する。このため、これらのインバータ８００，８１０，８２０，８３０，８４０を使用している回路のディレイ値はゲート８０１，８１１，８２１，８３１，８４１のずれに対して異なる変動を起こす。
【００８８】
したがって、設定部３０３では、トランジスタ８００，８１０，８２０，８３０，８４０を、下記を基準にして分類することができる。
・アクティブ領域８０２，８１２，８２２，８３２，８４２内のソース領域の形状（面積）
・アクティブ領域８０２，８１２，８２２，８３２，８４２内のドレイン領域の形状（面積）
【００８９】
設定部３０３では、上記基準に対応する識別情報を相関係数情報として付与する。付与された相関係数情報は、ディレイ相関係数Ｒの算出の際に使用される。また、上記基準におけるソース領域またはドレイン領域の形状（面積）をパラメータとして相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【実施例６】
【００９０】
つぎに、上述した検証支援装置３００の実施例６について説明する。実施例６は、マクロセルを構成するトランジスタのゲート長またはゲート幅に基づいて、相関係数情報を設定する例である。具体的には、ゲート長Ｌとゲート幅Ｗによってディレイが変動する場合において相関係数情報を設定する例である。
【００９１】
図９は、実施例６にかかるトランジスタのレイアウト形状を示す説明図である。図９において、（Ａ）に示したトランジスタ９０１と（Ｂ）に示したトランジスタ９０２とでは、ゲート長Ｌおよびゲート幅Ｗが異なる。
【００９２】
一般に、ゲート長Ｌに関係なくその変動量ΔＬは一定である。また、トランジスタのロールオフ特性により、同じ量ΔＬだけ変動してもゲート長Ｌの大きい方が変動量は小さい。また、Ｌ/Ｗの小さい方がトランジスタのチャネル部の不純物濃度における揺らぎの影響を受けやすく、バラバラに変動しやすい。すなわち、Ｌ/Ｗが大きいと相関関係が出やすく、Ｌ/Ｗが小さいと出にくい。
【００９３】
したがって、設定部３０３では、トランジスタ９０１，９０２のＬ／Ｗをパラメータとして相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【実施例７】
【００９４】
つぎに、上述した検証支援装置３００の実施例７について説明する。実施例７は、マクロセルを構成するトランジスタのチャネル部の形状に基づいて、相関係数情報を設定する例である。
【００９５】
ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）プロセスを用いた場合、トレンチ部に充填する物質によってはシリコンとの熱膨張率の違いなどによりアクティブ領域に応力が生じる。この応力によってキャリア移動度の変調などが起こり、トランジスタ特性が変動する。
【００９６】
アクティブ領域が大きい場合、トランジスタのチャネル部がアクティブ領域のエッジより離れていると、応力が分散されて小さくなる。一方、トランジスタのチャネル部がアクティブ領域のエッジに近接していると、大きな応力を受けやすい。
【００９７】
また、最近のウェハプロセス技術では、応力を生じさせる物質を付加する工程を追加し、積極的に応力を用いてトランジスタ特性を変えている場合がある。このような場合、マスク層の追加などにより、応力を加える部分を選択することが可能になる。トランジスタ特性の変動はディレイ値の変動となる。
【００９８】
すなわち、応力のかかり方が同じようなトランジスタを用いた回路のディレイ値は相関関係が出やすく、応力のかかり方が異なるトランジスタを用いた回路のディレイ値は相関関係が出難くなる。
【００９９】
したがって、設定部３０３では、トランジスタを、下記を基準にして分類することができる。
・アクティブ領域の面積
・ゲートの位置
【０１００】
設定部３０３では、上記基準に対応する識別情報を相関係数情報として付与する。付与された相関係数情報は、ディレイ相関係数Ｒの算出の際に使用される。また、上記基準から得られる、チャネル部に働く応力をパラメータとして相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【実施例８】
【０１０１】
つぎに、上述した検証支援装置３００の実施例８について説明する。実施例８は、マクロセルを構成する回路内のアクティブ領域の間隔に基づいて、相関係数情報を設定する例である。
【０１０２】
図１０は、実施例８にかかる回路のレイアウト形状を示す説明図である。図１０において、（Ａ）の回路１０００と（Ｂ）の回路１０１０とでは、構成するトランジスタは同一、すなわちＬ／Ｗは同一であるが、（Ａ）に示した回路１０００のアクティブ領域１００１，１００２のアクティブ間隔Ｄａと、（Ｂ）に示した回路１０１０のアクティブ領域１０１１，１０１２のアクティブ間隔Ｄｂとは異なっている。
【０１０３】
このように、アクティブ間隔Ｄａ，Ｄｂが異なるため、寄生容量値Ｃａ，Ｃｂは異なり、ディレイ値に影響を与える。このため、（Ａ）と（Ｂ）とではディレイの相関の出方も変化する。また、ＳＴＩプロセスを用いた場合、アクティブ間隔Ｄａ，Ｄｂの違いでアクティブ領域間にある絶縁物から受ける力が異なる。したがって、内部の応力の変化に追従してトランジスタ特性が変動し、その影響によりディレイ値も変動を起こす。
【０１０４】
このように、内部のトランジスタのＬ／Ｗが同一であっても、アクティブ間隔が異なる場合、回路のディレイ値は異なる変動を起こす。したがって、設定部３０３では、アクティブ間隔Ｄａ，Ｄｂをパラメータとして相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【実施例９】
【０１０５】
つぎに、上述した検証支援装置３００の実施例９について説明する。実施例９は、マクロセルを構成する回路の種類に基づいて、相関係数情報を設定する例である。具体的には、トランジスタ特性を変えるような工程を付加し、特性の異なる複数種のトランジスタまたは特殊な素子（抵抗素子、容量素子）を用いている場合に、相関係数情報を設定する例である。
【０１０６】
たとえば、様々な回路特性を実現するために、チャネル部の不純物拡散工程、ゲートの酸化膜厚を変える工程などを追加し、特性の異なるトランジスタを同一チップ上に形成する場合がある。これらの工程はトランジスタの種類毎に独立しているため、たとえば、あるグループＡのトランジスタは第一不純物拡散工程があるが、第二不純物拡散工程がなく、他のグループＢは、第一不純物拡散工程はないが、第二不純物拡散工程はあるというケースがある。
【０１０７】
この場合、グループＡのトランジスタは、第一不純物拡散工程による揺らぎを受けるが、第二不純物拡散工程の揺らぎを受けず、グループＢのトランジスタは、第一不純物拡散工程による揺らぎを受けないが、第二不純物拡散工程による揺らぎを受ける。したがって、グループＡ内のトランジスタ特性の各相関関係や、グループＢ内のトランジスタ特性の各相関関係より、グループＡとグループＢとの間の相関関係の方が弱くなる。グループＡとグループＢのいずれか一方にだけ追加される工程がある場合も同様になる。
【０１０８】
このように、これらのトランジスタを用いた回路のディレイの相関も、上述したトランジスタ特性の相関に依存する。同様に、回路によっては、容量素子、抵抗素子等を用いており、ディレイ特性がこれらの素子の影響を受ける場合がある。
【０１０９】
したがって、設定部３０３では、トランジスタを、下記を基準にして分類することができる。そして、下記基準に対応する識別情報を相関係数情報として付与する。付与された相関係数情報は、ディレイ相関係数Ｒの算出の際に使用される。
・製造工程の種類によって分類されるトランジスタ特性に関するグループ
・トランジスタに用いられる回路に含まれている抵抗素子、容量素子の特性に関するグループ
【実施例１０】
【０１１０】
つぎに、上述した検証支援装置３００の実施例１０について説明する。実施例１０は、マクロセルを構成するトランジスタの接続数や接続形式に基づいて、相関係数情報を設定する例である。
【０１１１】
図１１は、実施例１０にかかるトランジスタを示す説明図である。図１１において、（Ａ）〜（Ｃ）に示した回路はいずれもインバータ回路であるが、（Ａ）のインバータ回路１１０１では、ＰチャネルのトランジスタとＮチャネルのトランジスタを１個ずつ使用しているため、１つのトランジスタのトランジスタ特性変動がそのまま、ディレイ変動となる。
【０１１２】
これに対し、（Ｂ）のインバータ回路１１０２では、ＰチャネルのトランジスタとＮチャネルのトランジスタをそれぞれ４個直列に接続しているため、インバータ回路１１０２のディレイ変動は、４個のトランジスタのトランジスタ特性変動の平均となる。
【０１１３】
同様に、（Ｃ）のインバータ回路１１０３では、２個のＰチャネルのトランジスタと２個のＮチャネルのトランジスタを並列接続しているため、インバータ回路１１０３のディレイ変動は、各トランジスタのトランジスタ特性変動の平均となる。
【０１１４】
すなわち、インバータ回路１１０１は、トランジスタ１個のトランジスタ特性変動量がそのままディレイの変動量となるのに対し、インバータ回路１１０２，１１０３では、直列／並列のトランジスタ特性変動量の平均がディレイの変動量となる。このため、インバータ回路１１０２，１１０３のディレイの相関関係の方が、インバータ回路１１０１とのディレイの相関関係よりも強くなる。
【０１１５】
したがって、設定部３０３では、トランジスタの接続数、接続形式（直列または並列）を基準にして分類することができる。また、トランジスタの接続数をパラメータとして、相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【実施例１１】
【０１１６】
つぎに、上述した検証支援装置３００の実施例１１について説明する。実施例１１は、マクロセルを構成するトランジスタにおけるトランスミッションゲートの有無に基づいて、相関係数情報を設定する例である。
【０１１７】
図１２は、実施例１１にかかるトランジスタを示す説明図である。図１２において、（Ａ）には、通常のゲート１２０１を使用した回路１２００が示されており、（Ｂ）には、トランスミッションゲート１２１１を使用した回路１２１０が示されている。
【０１１８】
図１２において、（Ａ）に示した回路１２００のゲート１２０１では、立ち上がり／立さ下がりはそれぞれＰチャネルのトランジスタまたはＮチャネルのトランジスタのいずれか一方によって決まる。一方、（Ｂ）に示した回路１２１０のトランスミッションゲート１２１１では、立ち上がり／立さ下がりの両方に、トランスミッションゲート１２１１を構成するＰチャネルのトランジスタおよびＮチャネルのトランジスタのトランジスタ特性がディレイに影響する。
【０１１９】
ＰチャネルのトランジスタおよびＮチャネルのトランジスタの各トランジスタ特性の相関は、同一チャネルのトランジスタ間の相関関係より劣るため、トランスミッションゲート１２１１を使用している回路１２１０のディレイの相関は、トランスミッションゲート１２１１を使用していない回路１２００の相関よりも弱くなる。
【０１２０】
したがって、設定部３０３では、トランスミッションゲート１２１１の使用有無に関する識別情報を相関係数情報として付与する。付与された相関係数情報は、ディレイ相関係数Ｒの算出の際に使用される。
【実施例１２】
【０１２１】
つぎに、上述した検証支援装置３００の実施例１２について説明する。実施例１２は、マクロセルを構成するトランジスタの配置方向に基づいて、相関係数情報を設定する例である。具体的には、トランジスタの向き（縦／横）によってディレイ値が変動する場合に相関係数情報を設定する例である。露光装置の方向依存性やエッチング装置の誤差、癖などによりトランジスタの縦／横で形状が異なる場合がある。その際にディレイ値もパターンの縦／横によって異なる。
【０１２２】
図１３は、実施例１２にかかるトランジスタのレイアウト形状を示す説明図である。図１３において、（Ａ）は横向きに配置されたトランジスタ１３００を示しており、（Ｂ）は縦向きに配置されたトランジスタ１３００を示している。
【０１２３】
図１３において、たとえば、アクティブ領域１３０１に対し、ゲート１３０２が上下にずれた場合、（Ａ）ではソース／ドレインの面積が変化するが、（Ｂ）では変化しない。また、左右にずれた場合、（Ｂ）ではソース／ドレインの面積が変化する。また、（Ａ）ではゲート１３０２の突き出しが短いと、ゲート長が微妙にずれることとなる。このため、トランジスタ１３００の向きによってディレイの相関の出方が変わる。
【０１２４】
したがって、設定部３０３では、トランジスタ１３００の配置方向（縦または横）を、相関係数情報として付与する。また、配置方向によって変化するソース／ドレインの面積やゲート長Ｌをパラメータとして相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【実施例１３】
【０１２５】
つぎに、上述した検証支援装置３００の実施例１３について説明する。実施例１３は、マクロセル内の配線に基づいて、相関係数情報を設定する例である。マクロセル内において配線占有率とバルク占有率を比較した場合、その占有率の割合によって抵抗値や配線につく寄生容量値が異なりディレイに影響を与える。具体的には、占有率の割合が低いマクロセルは、配線工程のバラツキを受け難く、占有率の割合が高いマクロセルは、バラツキの影響を受けやすい。
【０１２６】
したがって、設定部３０３では、マクロセル内部の占有率の割合を、相関係数情報として付与する。また、マクロセル内部の占有率の割合をパラメータとして相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【０１２７】
また、マクロセルの内の配線の引き回し方によっては、配線抵抗値や配線間の容量値が異なりディレイ値が変動する。したがって、マクロセルのディレイのうち配線の寄与分を見積もり、その見積もり値をパラメータとして相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【実施例１４】
【０１２８】
つぎに、上述した検証支援装置３００の実施例１４について説明する。実施例１４は、マクロセル内のバッティングコンタクトの有無に基づいて、相関係数情報を設定する例である。バッティングコンタクトとは、ＭＯＳ型トランジスタのバックゲートの電極を専用の拡散領域を作らずにソース拡散領域の一部をバックゲートの拡散種（Ｐ／Ｎ型）と同一にして電極とするものである。
【０１２９】
図１４は、実施例１４にかかるトランジスタのレイアウト形状を示す説明図である。図１４において（Ａ）のトランジスタ１４００では、太線の枠で示されたＰ型拡散領域（Ｗｅｌｌ−Ｔａｐ）１４０１がバッティングコンタクトである。（Ａ）においては、イオン注入工程の際、位置ズレによってＰ型拡散領域１４０１がトランジスタ１４００のアクティブ領域１４０２まで浸透してくるとトランジスタ１４００側に打ち込まれるＮ型拡散領域１４０３が変化する。逆の場合も同様である。このため、アクティブ領域１４０２の寄生容量値の変動量が異なり、トランジスタ特性がその影響を受け、ディレイ値も変動する。
【０１３０】
また、（Ｂ）に示したトランジスタ１４１０は、Ｐ型拡散領域１４１１とアクティブ領域１４１２を有するＮ型拡散領域１４１３とがメタル配線１４１４で接続されているが、メタル配線１４１４でＰ型拡散領域１４１１に接続する方が、アクティブ領域１４１２の寄生容量値の変動を受け難い。このように、バッティングコンタクトの有無により、ディレイの相関の出方が異なる。
【０１３１】
したがって、設定部３０３では、バッティングコンタクトの有無を、相関係数情報として付与する。付与された相関係数情報は、ディレイ相関係数Ｒの算出の際に使用される。アクティブ領域１４０２の寄生容量値の変動量をパラメータとして相関係数情報を設定することにより、ディレイ相関係数Ｒの算出式に代入することができる。
【実施例１５】
【０１３２】
つぎに、上述した検証支援装置３００の実施例１５について説明する。実施例１５は、マクロセルの種類と他のマクロセルの種類とに基づいて、相関係数情報を設定する例である。ライブラリ３１０では、マクロセルのセル名でマクロセルの種類を特定できるため、この特定された種類の組み合わせにより相関係数を設定する。
【０１３３】
図１５は、実施例１５にかかるマクロセルを示す説明図である。図１５において、インバータをあらわすマクロセル１５０１に着目すると、マクロセル１５０１に隣接配置される他のマクロセルが、マクロセル１５０２またはマクロセル１５０３である場合、マクロセル１５０１〜１５０３はインバータであるため、相関関係が強い。
【０１３４】
一方、マクロセル１５０１に隣接配置される他のマクロセルが、マクロセル１５０４〜１５０７である場合、ＮＯＲ回路またはＮＡＮＤ回路であるため、相関関係が弱い。このように、マクロセルの種類によって相関の出方が異なるため、設定部３０３では、隣接配置される両マクロセルの種類の組み合わせに応じたパラメータを相関関係情報として設定する。これにより、ディレイ相関係数Ｒの算出式に代入することができる。
【０１３５】
以上説明したように、検証支援装置、検証支援方法、および検証支援プログラムによれば、マクロセルのレイアウトや特徴に応じて、隣接配置される他のマクロセルとの相関関係を設定することができる。したがって、半導体回路に関するタイミング検証を簡単かつ高精度におこなうことができる。
【０１３６】
なお、本実施の形態で説明した検証支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
【０１３７】
（付記１）マクロセルに関するライブラリの中から任意のマクロセルを取得する取得手段と、
前記取得手段によって取得されたマクロセルを解析する解析手段と、
前記解析手段によって解析された解析結果に基づいて、前記マクロセルに隣接配置される他のマクロセルとの相関係数に関する情報を設定する設定手段と、
を備えることを特徴とする検証支援装置。
【０１３８】
（付記２）前記解析手段は、前記マクロセルのレイアウト形状を解析することを特徴とする付記１に記載の検証支援装置。
【０１３９】
（付記３）前記設定手段は、前記マクロセルを構成するトランジスタのゲートの本数に基づいて、前記相関係数に関する情報を設定することを特徴とする付記２に記載の検証支援装置。
【０１４０】
（付記４）前記設定手段は、前記ゲートの本数が複数である場合、前記ゲートの間隔に基づいて、前記相関係数に関する情報を設定することを特徴とする付記３に記載の検証支援装置。
【０１４１】
（付記５）前記設定手段は、前記マクロセルを構成するトランジスタのゲートとアクティブ領域との間隔に基づいて、前記相関係数に関する情報を設定することを特徴とする付記２に記載の検証支援装置。
【０１４２】
（付記６）前記設定手段は、前記マクロセルを構成するトランジスタのコンタクト窓に基づいて、前記相関係数に関する情報を設定することを特徴とする付記２に記載の検証支援装置。
【０１４３】
（付記７）前記設定手段は、前記マクロセルを構成するトランジスタのソース領域、ドレイン領域またはゲート領域の形状に基づいて、前記相関係数に関する情報を設定することを特徴とする付記２に記載の検証支援装置。
【０１４４】
（付記８）前記設定手段は、前記マクロセルを構成するトランジスタのゲート長またはゲート幅に基づいて、前記相関係数に関する情報を設定することを特徴とする付記２に記載の検証支援装置。
【０１４５】
（付記９）前記設定手段は、前記マクロセルを構成するトランジスタのチャネル部の形状に基づいて、前記相関係数に関する情報を設定することを特徴とする付記２に記載の検証支援装置。
【０１４６】
（付記１０）前記設定手段は、前記マクロセルを構成する回路内のアクティブ領域の間隔に基づいて、前記相関係数に関する情報を設定することを特徴とする付記２に記載の検証支援装置。
【０１４７】
（付記１１）前記解析手段は、前記マクロセルを構成する回路の特徴を解析することを特徴とする付記１に記載の検証支援装置。
【０１４８】
（付記１２）前記設定手段は、前記マクロセルを構成する回路の種類に基づいて、前記相関係数に関する情報を設定することを特徴とする付記１１に記載の検証支援装置。
【０１４９】
（付記１３）前記設定手段は、前記マクロセルを構成するトランジスタの接続数に基づいて、前記相関係数に関する情報を設定することを特徴とする付記１１に記載の検証支援装置。
【０１５０】
（付記１４）前記設定手段は、前記マクロセルを構成するトランジスタにおけるトランスミッションゲートの有無に基づいて、前記相関係数に関する情報を設定することを特徴とする付記１１に記載の検証支援装置。
【０１５１】
（付記１５）前記設定手段は、前記マクロセルを構成するトランジスタの配置方向に基づいて、前記相関係数に関する情報を設定することを特徴とする付記１１に記載の検証支援装置。
【０１５２】
（付記１６）前記設定手段は、前記マクロセル内の配線に基づいて、前記相関係数に関する情報を設定することを特徴とする付記１１に記載の検証支援装置。
【０１５３】
（付記１７）前記設定手段は、前記マクロセル内のバッティングコンタクトの有無に基づいて、前記相関係数に関する情報を設定することを特徴とする付記１３に記載の検証支援装置。
【０１５４】
（付記１８）前記設定手段は、前記マクロセルの種類と前記他のマクロセルの種類とに基づいて、前記相関係数に関する情報を設定することを特徴とする付記１１に記載の検証支援装置。
【０１５５】
（付記１９）マクロセルに関するライブラリの中から任意のマクロセルを取得する取得工程と、
前記取得工程によって取得されたマクロセルを解析する解析工程と、
前記解析工程によって解析された解析結果に基づいて、前記マクロセルに隣接配置される他のマクロセルとの相関係数に関する情報を設定する設定工程と、
を含んだことを特徴とする検証支援方法。
【０１５６】
（付記２０）マクロセルに関するライブラリの中から任意のマクロセルを取得させる取得工程と、
前記取得工程によって取得されたマクロセルを解析させる解析工程と、
前記解析工程によって解析された解析結果に基づいて、前記マクロセルに隣接配置される他のマクロセルとの相関係数に関する情報を設定させる設定工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
【産業上の利用可能性】
【０１５７】
以上のように、本発明にかかる検証支援装置、検証支援方法、および検証支援プログラムは、半導体回路のタイミング検証（ＳＴＡ解析）に有用である。
【図面の簡単な説明】
【０１５８】
【図１】ディレイに関する相関関係を示す説明図である。
【図２】この発明の実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。
【図３】この発明の実施の形態にかかる検証支援装置の機能的構成を示すブロック図である。
【図４】この発明の実施の形態にかかる検証支援装置の検証支援処理手順を示すフローチャートである。
【図５】実施例１にかかるトランジスタのレイアウト形状を示す説明図である。
【図６】実施例２にかかるトランジスタのレイアウト形状を示す説明図である。
【図７】実施例３にかかるトランジスタのレイアウト形状を示す説明図である。
【図８】実施例５にかかるインバータのレイアウト形状を示す説明図である。
【図９】実施例６にかかるトランジスタのレイアウト形状を示す説明図である。
【図１０】実施例８にかかる回路のレイアウト形状を示す説明図である。
【図１１】実施例１０にかかるトランジスタを示す説明図である。
【図１２】実施例１１にかかるトランジスタを示す説明図である。
【図１３】実施例１２にかかるトランジスタのレイアウト形状を示す説明図である。
【図１４】実施例１４にかかるトランジスタのレイアウト形状を示す説明図である。
【図１５】実施例１５にかかるマクロセルを示す説明図である。
【符号の説明】
【０１５９】
３００  検証支援装置
３０１  取得部
３０２  解析部
３０３  設定部
３１０  ライブラリ
【図１】
2007140764.tif 000003
【図２】
2007140764.tif 000004
【図３】
2007140764.tif 000005
【図４】
2007140764.tif 000006
【図５】
2007140764.tif 000007
【図６】
2007140764.tif 000008
【図７】
2007140764.tif 000009
【図８】
2007140764.tif 000010
【図９】
2007140764.tif 000011
【図１０】
2007140764.tif 000012
【図１１】
2007140764.tif 000013
【図１２】
2007140764.tif 000014
【図１３】
2007140764.tif 000015
【図１４】
2007140764.tif 000016
【図１５】
2007140764.tif 000017