(57)【要約】【課題】接続信頼性の高い半導体発光素子を提供する。【解決手段】導電性のｎ型ＧａＮで形成された基板２の底面側にｎ電極３を設け、上面側にｎ層４、発光層５、ｐ層６を順に積層した上にｐ電極７が設けられた半導体発光素子１において、ｎ電極３は、基板２に設けられた矩形状の凹部２ａに設けられている。この基板２に設けられた凹部２ａの深さは、ｎ電極３の高さよりも深く形成されていることで、ダイボンドしたときに、基板２の凹部２ａの周囲面と搭載面１０とが面で接触することができるので、半導体発光素子１全体が傾くことがない。【選択図】図１
2007258415.tif 000002
【特許請求の範囲】
【請求項１】
導電性基板の一方の面側にｎ電極を設け、他方の面側に半導体層を積層した上にｐ電極が設けられた半導体発光素子において、
前記ｎ電極は、前記導電性基板に設けられた凹部に設けられていることを特徴とする半導体発光素子。
【請求項２】
前記導電性基板に設けられた凹部は、前記ｎ電極の高さよりも深く形成されていることを特徴とする請求項１記載の半導体発光素子。
【請求項３】
前記凹部の内壁面には、階段部が設けられていることを特徴とする請求項１または２記載の半導体発光素子。
【請求項４】
前記凹部の内壁面は、外側に向かって開口面積が徐々に増加する湾曲面状に形成されていることを特徴とする請求項１から３のいずれかの項に記載の半導体発光素子。
【請求項５】
前記導電性基板は、ｎ型ＧａＮ基板で形成され、
前記ｎ電極の前記導電性基板側となるコンタクト電極は、Ａｌ，Ｔｉ，Ｉｎ，Ｃｒ，Ｚｒ，Ｗ，Ｓｎのいずれか一つ、またはこれらの金属を１種類以上含む合金、または導電性膜で形成されていることを特徴とする請求項１から４のいずれかの項に記載の半導体発光素子。
【請求項６】
前記ｎ電極は、前記コンタクト電極と、中間電極と、ボンディング電極とを備え、
前記コンタクト電極をＡｌとし、前記ボンディング電極をＡｕとしたときに、前記中間電極は、Ｃｒ，Ｐｔ，Ｔｉ，Ｗ，Ｍｏ，Ｐｄ，Ｎｉ，Ｎｂ，Ｒｈのいずれか一つ、またはこれらの金属を１種類以上含む合金、または導電性膜で形成されていることを特徴とする請求項１から５のいずれかの項に記載の半導体発光素子。
【請求項７】
前記ｎ電極は、略円形状に形成されていれば直径６５μｍ以上、またはそれに相当する面積を有する電極を１以上成膜したものであることを特徴とする請求項１から４のいずれかの項に記載の半導体発光素子。
【請求項８】
導電性基板の一方の面側にｎ電極を設け、他方の面側に半導体層を積層した上にｐ電極が設けられた半導体発光素子の製造方法において、
前記導電性基板に半導体層を積層した後に、前記導電性基板に保護膜を成膜し、
前記保護膜を選択的にＲＩＥ処理して、前記導電性基板に凹部を設け、
前記保護膜を除去すると共に、前記凹部にｎ電極を形成することを特徴とする半導体発光素子の製造方法。
【請求項９】
前記保護膜の成膜温度を、２５０℃以下としたことを特徴とする請求項８記載の半導体発光素子の製造方法。
【請求項１０】
前記保護膜を選択的にＲＩＥ処理する前に、前記半導体層側にレジスト膜を成膜することを特徴とする請求項８または９記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性基板の一方の面側にｎ電極を設け、他方の面側に半導体層を積層した上にｐ電極が設けられた半導体発光素子およびその製造方法に関するものである。
【背景技術】
【０００２】
例えば、ｎ型ＧａＮ基板のような導電性基板の一面側にｎ電極を設けると共に、他面側に半導体層を積層し、その積層した半導体層にｐ電極を設けた半導体発光素子として、特許文献１に記載のものがある。
【０００３】
この特許文献１に記載の半導体発光素子を発光させるときには、ｎ電極を配線パターンやリードフレームに銀ペーストなどの導電性接着剤を介在させてダイボンドで導通を取り、ｐ電極をワイヤボンディングで導通を取って接続して、電圧を印加することで発光させる。
【特許文献１】特開平１１−３４０５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、この半導体発光素子をダイボンドすることでｎ電極の導通を取るようにすると、導電性基板に設けられたｎ電極の出っ張りが支点となって、シーソーのように半導体発光素子全体が傾き、不安定な接触状態でリードフレームや配線パターンなどと接続固定されてしまうおそれがある。従って、ｎ電極とリードフレームや配線パターンとの密着度が低下した状態で接続されるので、少しの衝撃で銀ペーストから剥離してしまうおそれがある。そうなると発光しなくなったり、動作電圧が上昇したりして動作不良や特性不良が発生するおそれがある。
【０００５】
また、ｎ電極を上方へ向けてｐ電極を配線パターンやリードフレームと接続する場合では、ｎ電極が形成された面をコレット等の治具で吸着して素子を取り上げる際に、ｎ電極が治具に接触してｎ電極の表面にキズが入るおそれがある。ｎ電極にキズが入ると信頼性に影響してしまう。
【０００６】
そこで本発明は、接続信頼性が高く、外観歩留まりの高い半導体発光素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体発光素子は、導電性基板の一面側にｎ電極を設け、前記導電性基板の他面側に半導体層を積層した上にｐ電極が設けられた半導体発光素子において、前記ｎ電極は、前記導電性基板に設けられた凹部に設けられていることを特徴とする。
【発明の効果】
【０００８】
本発明の半導体発光素子は、導電性基板の凹部にｎ電極が形成されているため、ｎ電極形成面を接してダイボンドする際には、安定した状態でダイボンドすることができるので、接続信頼性の高い半導体発光素子とすることができる。
【０００９】
また、ｎ電極を上方へ向けてｐ電極をリードフレームまたは配線パターンなどに配置する場合でも、導電性基板の凹部にｎ電極が形成されているとｎ電極表面を吸着面より低くすることができるので、コレット等の治具で吸着しても、ｎ電極にキズが付くことを防止することができる。従って、高い信頼性を維持することができる。
【発明を実施するための最良の形態】
【００１０】
本願の第１の発明は、導電性基板の一方の面側にｎ電極を設け、他方の面側に半導体層を積層した上にｐ電極が設けられた半導体発光素子において、ｎ電極は、導電性基板に設けられた凹部に設けられていることを特徴としたものである。
【００１１】
導電性基板に設けられたｎ電極は、導電性基板の凹部に設けることで、導電性基板に凹部が形成されていない状態でｎ電極が設けられた半導体発光素子と比較して、ｎ電極の出っ張りを少ないものとすることができる。従って、導電性基板に設けられたｎ電極をリードフレームまたは配線パターンにダイボンドにより接続したときに、ｎ電極がシーソーの支点となって半導体発光素子全体が大きく傾いた状態とならない。従って、安定した状態でダイボンドすることができる。また、ｐ電極をリードフレームなどに接続する場合、ｎ電極が治具などでキズが付かず外観上きれいな状態を保つことができる。
【００１２】
本願の第２の発明は、導電性基板に設けられた凹部は、ｎ電極の高さよりも深く形成されていることを特徴としたものである。
【００１３】
導電性基板に設けられた凹部の深さが、ｎ電極の高さよりも深く形成されていれば、凹部の開口からｎ電極が突出することがないので、ダイボンドにより導電性基板に設けられたｎ電極をリードフレームまたは配線パターンに接続したときに、ｎ電極がシーソーの支点となることがない。従って、半導体発光素子全体がいずれかに傾いた状態となることが防止できるので、更に安定した状態でダイボンドすることができる。また、基板に設けられた凹部の周囲面で、リードフレームや配線パターンに接触することになるので、伝熱効果の向上も期待できる。また、治具が直接ｎ電極に触れることがないので、電極表面にキズがつかない。
【００１４】
本願の第３の発明はまた、凹部の内壁面には、階段部が設けられていることを特徴としたものである。
【００１５】
基板内部を通過し基板表面に到達した光の入射角が臨界角に満たないときには、基板表面で全反射し外部への光取り出し効率が下がってしまう。しかし、基板の凹部の内壁面に階段部を設けることで、基板内部からの光が基板表面に到達したときの入射角が臨界角以上となる度合いが増加するので、基板表面で全反射して外部への光取り出し効率が下がることを低減させることができる。また、凹部の内壁面に階段部を設けているので、凹部周囲の基板表面高さに影響を与えない。従って、接続信頼性を向上させつつ、輝度の向上を図ることができる。
【００１６】
本願の第４の発明は、凹部の内壁面は、外側に向かって徐々に開口面積が増加する湾曲面状に形成されていることを特徴としたものである。
【００１７】
基板内部を通過し基板表面に到達した光の入射角が臨界角に満たないときには、基板表面で全反射し外部への光取り出し効率が下がってしまう。しかし、基板の凹部の内壁面を、外側に向かって開口面積が徐々に増加する湾曲面状に形成することで、基板内部からの光が基板表面に到達したときの入射角が臨界角以上となる度合いが増加するので、基板表面で全反射して外部への光取り出し効率が下がることを低減させることができる。また、凹部の内壁面を湾曲面状としているので、凹部周囲の基板表面の高さに影響を与えない。従って、接続信頼性を向上させつつ、輝度の向上を図ることができる。
【００１８】
本願の第５の発明は、導電性基板は、ｎ型ＧａＮ基板で形成され、ｎ電極の導電性基板側となるコンタクト電極は、Ａｌ，Ｔｉ，Ｉｎ，Ｃｒ，Ｚｒ，Ｗ，Ｓｎのいずれか一つ、またはこれらの金属を１種類以上含む合金、または導電性膜で形成されていることを特徴としたものである。
【００１９】
導電性基板がｎ型ＧａＮ基板であるときに、ｎ電極の導電性基板側となるコンタクト電極は、Ａｌ，Ｔｉ，Ｉｎ，Ｃｒ，Ｚｒ，Ｗ，Ｓｎのいずれか一つ、またはこれらの金属を１種類以上含む合金、または導電性膜で形成されていれば、基板とのコンタクト性の向上を図ることができる。
【００２０】
本願の第６の発明は、ｎ電極は、コンタクト電極と、中間電極と、ボンディング電極とを備え、コンタクト電極をＡｌとし、ボンディング電極をＡｕとしたときに、中間電極はＣｒ，Ｐｔ，Ｔｉ，Ｗ，Ｍｏ，Ｐｄ，Ｎｉ，Ｎｂ，Ｒｈのいずれか一つ、またはこれらの金属を１種類以上含む合金、または導電性膜で形成されていることを特徴としたものである。
【００２１】
コンタクト電極をＡｌとした場合に、このコンタクト電極にボンディング電極をＡｕで設けようとすると、その際にコンタクト電極であるＡｌが溶融し、ボンディング電極のＡｕと混じり合ってしまうおそれがある。従って、バリアメタルとしてＣｒ，Ｐｔ，Ｔｉ，Ｗ，Ｍｏ，Ｐｄ，Ｎｉ，Ｎｂ，Ｒｈのいずれか一つまたは、これらの金属を１種類以上含む合金または導電性膜を、コンタクト電極とボンディング用の電極層との間の中間電極として採用することで、コンタクト電極のＡｌと混じり合うことなくボンディング電極を積層させることができる。
【００２２】
本願の第７の発明は、ｎ電極は、略円形状に形成されていれば直径６５μｍ以上、またはそれに相当する面積を有する電極を１以上成膜したものであることを特徴としたものである。
【００２３】
ｎ電極が略円形状に形成されていれば直径６５μｍ以上とすることで、ｎ電極は半導体層とオーミックコンタクトを得ることができる。ｎ電極は、直径６５μｍ以上の略円形状で形成されたときと同じ面積であれば、略矩形状や異形状としてもよい。
【００２４】
本願の第８の発明は、導電性基板の一方の面側にｎ電極を設け、他方の面側に半導体層を積層した上にｐ電極が設けられた半導体発光素子の製造方法において、導電性基板に半導体層を積層した後に、導電性基板に保護膜を成膜し、保護膜を選択的にＲＩＥ処理して、導電性基板に凹部を設け、保護膜を除去すると共に、凹部にｎ電極を形成することを特徴としたものである。
【００２５】
凹部をＲＩＥ処理で形成することで、凹部の周壁面や内底面を凹凸に形成することができるので、より光取り出し効率を向上させることができる。
【００２６】
本願の第９の発明は、保護膜の成膜温度を、２５０℃以下としたことを特徴としたものである。
【００２７】
熱ＣＶＤなどのように高温（約４５０℃）で凹部を形成する際の保護膜を成膜すると、Ｖｆ（順方向電圧）上昇の要因となってしまう。従って、保護膜の成膜温度を、保護膜が成膜可能な温度範囲において、上限を２５０℃以下とすることで、Ｖｆを抑制した半導体発光素子とすることができる。
【００２８】
本願の第１０の発明は、保護膜を選択的にＲＩＥ処理する前に、半導体層側にレジスト膜を形成することを特徴としたものである。
【００２９】
ＲＩＥでエッチングするときに、半導体層側にレジスト膜を成膜することで、エッチングによる半導体層への影響を防止することができる。特に半導体層に不純物が付着することを防止するために保護膜を設けると、導電性基板に設けた保護膜を選択的にエッチングする際に半導体層に設けた保護膜までエッチングされてしまう。従って、レジスト膜を設けることで、半導体層側に設けた保護膜をエッチャントから保護することができ、高い信頼性を保つことができる。
【００３０】
（実施の形態１）
本発明の実施の形態１に係る半導体発光素子を図１から図３に基づいて説明する。図１は、本発明の実施の形態１に係る半導体発光素子の断面図である。図２は、本発明の実施の形態１に係る半導体発光素子の底面図である。図３（Ａ）から同図（Ｃ）は、ｎ電極の大きさによる電流と電圧との関係を示すグラフである。
【００３１】
本発明の実施の形態１に係る半導体発光素子１は、フェースアップで搭載されるもので、導電性を有する基板２と、基板２の一方の面側となる底面に設けられたｎ電極３とを備えている。また基板２の他方の面側となる上面には、ｎ層４、発光層５、ｐ層６が順に積層されている。更にｐ層６には、ｐ電極７が積層されている。
【００３２】
基板２は、ｎ型ＧａＮで形成されており、底面に矩形状の凹部２ａが設けられている。
凹部２ａは、ｎ電極３の高さより深く形成されていることで、ｎ電極３が凹部２ａの開口から突出することを防止している。この凹部２ａは、低温（１５０℃〜２５０℃）でＳｉＯ2マスクを形成し、ＲＩＥ（reactive ion etching：反応性イオンエッチング）などにより形成することができるが、ウェットエッチングでも形成することが可能である。コンタクト電極にＰｔを用いた場合などは、ＳｉＯ2マスクを高温（４５０℃）で成膜するとＶｆが０．１Ｖ以上上昇してしまう。
【００３３】
ｎ電極３は、略円形状に形成され、三層構造を有しており、基板２側からｎコンタクト電極３ａと、中間電極３ｂと、ｎボンディング電極３ｃとを備えている。ここで、ｎ電極３の大きさについて図３に基づいて詳細に説明する。図３（Ａ）および同図（Ｂ）に示すように、略円形状に形成されたｎ電極３の直径が８６μｍや、８０μｍのときでは、ｎ電極３と基板２とは、オーミックコンタクトが取れていることがわかる。しかし、図３（Ｃ）に示すように、ｎ電極３の直径が６５μｍのときでは、オーミックコンタクトが得られない。従って、ｎ電極３の直径が８０μｍ以上とするのが望ましい。
【００３４】
図１および図２に戻って、ｎコンタクト電極３ａは、ｎ型ＧａＮで形成された基板２との良好なコンタクト性を確保するために、コンタクト電極材料としてＡｌ，Ｔｉ，Ｃｒ，Ｚｒ，Ｗ，Ｓｎのいずれか一つ、またはこれらの金属を１種類以上含む合金、または導電性膜で形成されている。
【００３５】
中間電極３ｂは、ｎコンタクト電極３ａがＡｌで形成されたときには、Ｃｒ，Ｐｔ，Ｔｉ，Ｗ，Ｍｏ，Ｐｄ，Ｎｉ，Ｎｂ，Ｒｈのいずれか一つ、またはこれらの金属を１種類以上含む合金、導電性膜で形成した電極層とするのが望ましい、これは、ｎコンタクト電極３ａをＡｌとした場合に、中間電極３ｂを設けずにｎボンディング電極３ｃとしてＡｕで形成された電極層を形成しようとすると、その際にコンタクト電極であるＡｌが溶融し、ｎボンディング電極のＡｕと混じり合ってしまうおそれがある。従って、Ｃｒ，Ｐｔ，Ｔｉ，Ｗ，Ｍｏ，Ｐｄ，Ｎｉ，Ｎｂ，Ｒｈのいずれか一つ、またはこれらの金属を１種類以上含む合金、導電性膜を中間電極３ｂとして採用することで、ｎボンディング電極３ｃとしてＡｕを積層する際にｎコンタクト電極３ａと混じり合うことなく積層させることができる。
【００３６】
ｎ層４は、基板２にＧａＮやＡｌＧａＮ等を積層して形成される。ｎ層４と基板２の間にＧａＮやＩｎＧａＮ等で形成したバッファ層を設けることも可能である。
【００３７】
発光層５は、ｎ層４にＩｎＧａＮ等を積層して形成されている。また、ｐ層６は、発光層５にＡｌＧａＮを積層して形成されている。
【００３８】
ｐ電極７は、二層構造を有しており、ｐ層６側からｐコンタクト電極７ａと、ｐボンディング電極７ｂとを備えている。
【００３９】
ｐコンタクト電極７ａは、ＡｌＧａＮで形成されたｐ層６との良好なコンタクト性を確保するために、コンタクト電極材料としてＩｎ，Ｐｔ，Ｐｄ，Ｚｎのいずれか一つ、またはこれらの金属を１種類以上含む合金、導電性膜で形成されている。
【００４０】
以上のように構成される本発明の実施の形態１に係る半導体発光素子の製造方法を図４から図６に基づいて説明する。図４（Ａ）から同図（Ｄ）は、本発明の実施の形態１に係る半導体発光素子の製造方法において、ウエハ状態の基板にｐ電極の成膜より先にｎ電極から成膜する場合を説明する図である。図５（Ａ）から同図（Ｃ）は、図４に引き続いて行われる半導体発光素子の製造方法を説明する図である。図６（Ａ）および同図（Ｂ）は、図５に引き続いて行われる半導体発光素子の製造方法を説明する図である。なお、図４から図６においては、ウエハ状態の基板に、ｐ電極の成膜より先にｎ電極から成膜する場合を説明する。
【００４１】
まず、図４（Ａ）に示すようにウエハ状態の基板１００に、ｎ層１０１，発光層１０２およびｐ層１０３を積層させる。そして、図４（Ｂ）に示すようにｐ層１０３側の全面に、ＳｉＯ2で形成されたｐ層側保護膜１０４を成膜する。このｐ層側保護膜１０４は、膜厚が約１μｍに成膜されたもので、不純物などがｐ層１０３に付着することを防止する。ｐ層上にＳｉＯ2膜があれば不純物付着防止の役目を果たすことができるため、メサを形成する場合、ｐ層側保護膜をパターン形成後マスクとして用いてもよい。
【００４２】
次に、図４（Ｃ）に示すように基板１００側の全面にＳｉＯ2で形成された基板側保護膜１０５を成膜する。この基板側保護膜１０５は、膜厚が約１．５μｍに成膜され、ＲＩＥを用いて凹部２ａ（図１参照）を形成する際の保護膜となる。
【００４３】
次に、図４（Ｄ）に示すように基板側保護膜１０５にレジストを用いてレジストパターン１０６を形成する。
【００４４】
図５（Ａ）に示すように、ｐ層側保護膜１０４上にエッチング防止用のレジスト膜１０７を成膜する。このレジスト膜１０７は、基板側保護膜１０５をエッチングする際に、ｐ層側保護膜１０４も同時にエッチングされることを防止することができる。図５（Ｂ）に示すように、基板側保護膜１０５をエッチングし、更にレジストパターン１０６を除去する。図５（Ｃ）に示すようにＲＩＥ処理を行い基板１００に凹部２ａを形成し、ｐ層側保護膜１０４上に再度レジスト膜１０８を成膜する。
【００４５】
そして、図６（Ａ）に示すように基板側保護膜１０５を除去し、図６（Ｂ）に示すように凹部２ａのそれぞれにｎ電極３を形成する。後の工程で、ｐ層側保護膜１０４を除去し、ｐ電極７を形成して、ダイシングして個片化することで半導体発光素子１とすることができる。
【００４６】
このようにして凹部２ａを形成し、その凹部２ａにｎ電極３を形成することができる。凹部２ａを形成する際に、ＲＩＥ処理を行うことで、凹部２ａの周壁面および内底面の表面を粗くした凹凸面とすることができるので、発光層５から出射した光が、その表面で全反射する度合いを低減させることができ、光取り出し効率を向上させることができる。
【００４７】
次に、本実施の形態１に係る半導体発光素子の製造方法において、ウエハ状態の基板に、ｎ電極の成膜より先にｐ電極から成膜する場合を説明する。図７は、ｎ電極の成膜より先にｐ電極から成膜する場合を説明する図である。なお図７においては、図４から図６までと同じ構成のものは同符号を付して説明を省略する。
【００４８】
まず、図７（Ａ）に示すようにウエハ状態の基板１００に、ｎ層１０１，発光層１０２およびｐ層１０３を積層させ、ｐ層１０３上にそれぞれｐ電極７を成膜する。更に、ｐ電極７を覆うようにｐ層側保護膜１１０を形成する。そして図７（Ｂ）に示すように、基板１００側の全面にＳｉＯ2で形成された基板側保護膜１０５を成膜する。基板側保護膜１０５を成膜する温度は、２５０℃以下としている。基板側保護膜１０５を成膜する温度が２５０℃より高いときには、Ｖｆが上昇する要因となる。従って、基板側保護膜１０５を成膜する温度は、２５０℃以下とすることで、Ｖｆを抑制することができる。これ以降は、図４（Ｄ）からの工程と同じであるため説明は省略する。このように基板２に凹部２ａを設けた半導体発光素子１は、ｎ電極の成膜より先にｐ電極から成膜することもできる。
【００４９】
次に、本発明の実施の形態１に係る半導体発光素子の使用状態を図８に基づいて説明する。図８は、本発明の実施の形態１に係る半導体発光素子の使用状態を説明する図である。
【００５０】
図８に示すように半導体発光素子１は、リードフレームまたは配線パターンなどの搭載面１０にダイボンドされている。このダイボンドは、搭載面１０に予め銀ペーストなどの導電性接着材１１を塗布しておき、半導体発光素子１を載置した後に、導電性接着材１１を硬化させることで半導体発光素子１を搭載面１０に固定している。そして、半導体発光素子１を搭載面１０に搭載した後に、ｐ電極７のｐボンディング電極７ｂにワイヤ１２を配線する。
【００５１】
基板２の底面側に凹部２ａが設けられた半導体発光素子１は、搭載面１０に半導体発光素子１をダイボンドすると、導電性接着材１１が凹部２ａのｎ電極３周囲の隙間に充填された状態となる。そして、凹部２ａの深さは、ｎ電極３の高さよりも深く形成されているので、ｎ電極３による出っ張りがない状態で基板２と搭載面１０とを接続することができる。従って、ｎ電極３がシーソーの支点となって半導体発光素子１全体が傾くことがないので、基板２の凹部２ａの周囲面と搭載面１０とが面で接続した状態とすることができる。よって、安定した状態でｎ電極３と搭載面１０とを接続することができるので接続信頼性を高いものとすることができる。また、基板２の凹部２ａの周囲面と搭載面１０とが面で接続しているので、基板２からの熱は搭載面１０へ伝熱しやすいので伝熱効果を向上させることができる。
【００５２】
（実施の形態２）
本発明の実施の形態２に係る半導体発光素子を図９および図１０に基づいて説明する。図９は、本発明の実施の形態２に係る半導体発光素子の断面図である。図１０は、本発明の実施の形態２に係る半導体発光素子の平面図である。なお、図９および図１０においては、図１および図２と同じ構成のものは同符号を付して説明を省略する。
【００５３】
図９および図１０に示すように、本実施の形態２に係る半導体発光素子１５は、フェースダウンで搭載されるものである。従って、ｐ電極１６が、ｐ層６のほぼ全面に形成されている。ｐ電極１６は、実施の形態１のｐ電極７と同様に２層に形成された電極で、ｐコンタクト電極１６ａと、ｐボンディング電極１６ｂとを備えている。
【００５４】
ｐコンタクト電極１６ａは、実施の形態１のｐコンタクト電極７ａと同様の材質のものが使用できる。また、ｐボンディング電極１６ｂは、実施の形態１のｐボンディング電極７ｂと同様の材質のものが使用できる。
【００５５】
ｎ電極３は、半導体発光素子１５がフェースダウンで搭載されるものなので、ワイヤボンディングによりリードフレームまたは配線パターンと接続される。
【００５６】
この半導体発光素子１５をリードフレームまたは配線パターンに搭載するときは、基板２をコレット等で吸着し、上下を逆にして搭載する。従って、フェースダウンで搭載される半導体発光素子１５を、凹部２ａが形成された基板２にｎ電極３を設けたものとすることで、吸着するときに、ｎ電極３が吸着面より低くなっているので、治具で傷が付きにくい。
【００５７】
（実施の形態３）
本発明の実施の形態３に係る半導体発光素子を図１１および図１２に基づいて説明する。図１１は、本発明の実施の形態３に係る半導体発光素子の断面図である。図１２は、本発明の実施の形態３に係る半導体発光素子の平面図である。なお図１１および図１２においては、図９および図１０と同じ構成のものは同符号を付して説明を省略する。
【００５８】
図１１および図１２に示すように、本実施の形態３に係る半導体発光素子２０は、基板２１に形成された凹部２１ａに、階段部２１ｂが形成されている。この階段部２１ｂは、凹部２１ａの内壁面２１ｃに沿って形成されている。このように凹部２１ａの内壁面２１ｃに階段部２１ｂを設けることで、発光層５から出射された光を、階段部２１ｂから全反射する度合いを低減させることができる。また、階段部２１ｂを内壁面２１ｃに沿って形成しても基板２１の凹部２１ａの周囲面に出っ張りができる訳ではないので、半導体発光素子２０を搭載するときに治具に当たったりするおそれが増加する訳ではない。
【００５９】
（実施の形態４）
本発明の実施の形態４に係る半導体発光素子を図１３に基づいて説明する。図１３は、本発明の実施の形態４に係る半導体発光素子の断面図である。なお図１３においては、図１と同じ構成のものは同符号を付して説明を省略する。
【００６０】
図１３に示すように、本実施の形態４に係る半導体発光素子２５は、基板２６に形成された凹部２６ａの内壁面２６ｂが、外側に向かって開口面積が徐々に増加する湾曲面状に形成されている。このように凹部２６ａの内壁面２６ｂを湾曲面状に形成することで、発光層５から出射された光を、内壁面２６ｂから全反射する度合いを低減させることができる。また、凹部２６ａの内壁面２６ｂを湾曲面状に形成しても、基板２６の凹部２６ａの周囲面に出っ張りができる訳ではないので、半導体発光素子２５を搭載するときに治具に当たったりするおそれが増加する訳ではない。
【００６１】
以上、本発明の実施の形態について説明してきたが、本発明は前記実施の形態に限定されるものではない。例えば、本実施の形態に係る半導体発光素子では、ｎ電極が基板表面から突出しない程度の凹部の深さとしている。しかし、ｎ電極は、基板表面より多少突出していてもよい。それは凹部が形成されていない基板にｎ電極を設けるよりは、基板に設けた凹部の底面にｎ電極を設ける方が、ｎ電極が基板表面から突出する高さを低くすることができるからである。基板表面からｎ電極が突出する高さが低ければ低いほど、搭載面に半導体発光素子を搭載したときの半導体発光素子全体の傾き度合いが少なくなるので、基板表面からｎ電極が多少突出したとしても、基板に凹部を設け、その凹部の底面にｎ電極を設けるのが、接続信頼性の向上のためには望ましい。
【産業上の利用可能性】
【００６２】
本発明は、接続信頼性を向上させることができるので、導電性基板の一方の面側にｎ電極を設け、他方の面側に半導体層を積層した上にｐ電極が設けられた半導体発光素子およびその製造方法に好適である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態１に係る半導体発光素子の断面図
【図２】本発明の実施の形態１に係る半導体発光素子の底面図
【図３】（Ａ）から（Ｃ）は、ｎ電極の大きさによる電流と電圧との関係を示すグラフ
【図４】（Ａ）から（Ｄ）は、本発明の実施の形態１に係る半導体発光素子の製造方法において、ウエハ状態の基板にｐ電極の成膜より先にｎ電極から成膜する場合を説明する図
【図５】（Ａ）から（Ｃ）は、図４に引き続いて行われる半導体発光素子の製造方法を説明する図
【図６】（Ａ）および（Ｂ）は、図５に引き続いて行われる半導体発光素子の製造方法を説明する図
【図７】ｎ電極の成膜より先にｐ電極から成膜する場合を説明する図
【図８】本発明の実施の形態１に係る半導体発光素子の使用状態を説明する図
【図９】本発明の実施の形態２に係る半導体発光素子の断面図
【図１０】本発明の実施の形態２に係る半導体発光素子の平面図
【図１１】本発明の実施の形態３に係る半導体発光素子の断面図
【図１２】本発明の実施の形態３に係る半導体発光素子の平面図
【図１３】本発明の実施の形態４に係る半導体発光素子の断面図
【符号の説明】
【００６４】
１  半導体発光素子
２  基板
２ａ  凹部
３  ｎ電極
３ａ  ｎコンタクト電極
３ｂ  中間電極
３ｃ  ｎボンディング電極
４  ｎ層
５  発光層
６  ｐ層
７  ｐ電極
７ａ  ｐコンタクト電極
７ｂ  ｐボンディング電極
１０  搭載面
１１  導電性接着材
１５  半導体発光素子
１６  ｐ電極
１６ａ  ｐコンタクト電極
１６ｂ  ｐボンディング電極
２０  半導体発光素子
２１  基板
２１ａ  凹部
２１ｂ  階段部
２１ｃ  内壁面
２５  半導体発光素子
２６  基板
２６ａ  凹部
２６ｂ  内壁面
１００  基板
１０１  ｎ層
１０２  発光層
１０３  ｐ層
１０４  ｐ層側保護膜
１０５  基板側保護膜
１０６  レジストパターン
１０７  レジスト膜
１０８  レジスト膜
１１０  ｐ層側保護膜
【図１】
2007258415.tif 000003
【図２】
2007258415.tif 000004
【図３】
2007258415.tif 000005
【図４】
2007258415.tif 000006
【図５】
2007258415.tif 000007
【図６】
2007258415.tif 000008
【図７】
2007258415.tif 000009
【図８】
2007258415.tif 000010
【図９】
2007258415.tif 000011
【図１０】
2007258415.tif 000012
【図１１】
2007258415.tif 000013
【図１２】
2007258415.tif 000014
【図１３】
2007258415.tif 000015