(57)【要約】【課題】ＺｎＯ半導体薄膜及びＺｎＯ薄膜トランジスタの製造方法、並びにその方法を適用したＺｎＯ薄膜トランジスタを提供する。【解決手段】酸素雰囲気で基板上にＺｎＯ薄膜を形成する工程と、ＺｎＯ薄膜上に酸素親和的な金属による酸素拡散層を形成する工程と、ＺｎＯ薄膜及び酸素拡散層を熱処理して、ＺｎＯ薄膜に含まれた酸素を酸素拡散層に拡散させる工程と、を含むことを特徴とするＺｎＯ半導体薄膜の製造方法である。また、ＺｎＯで形成された半導体チャンネルと、前記半導体チャンネルの両側に設けられ、前記半導体チャンネルに接触する酸素親和性金属による導電性の酸素拡散層を有するソース電極及びドレイン電極と、前記半導体チャンネルに電界を形成するためのゲートと、前記ゲートと半導体チャンネルとの間に介在されるゲート絶縁層と、を備えることを特徴とするＺｎＯ薄膜トランジスタである。【選択図】なし【特許請求の範囲】
【請求項１】
酸素雰囲気で基板上にＺｎＯ薄膜を形成する工程と、
前記ＺｎＯ薄膜上に酸素親和性な金属による酸素拡散層を形成する工程と、
前記ＺｎＯ薄膜及び酸素拡散層を熱処理して、前記ＺｎＯ薄膜に含まれた酸素を前記酸素拡散層に拡散させる工程と、を含むことを特徴とするＺｎＯ半導体薄膜の製造方法。
【請求項２】
前記ＺｎＯ薄膜を、ＲＦマグネトロンスパッタリング法により形成する請求項１に記載のＺｎＯ半導体薄膜の製造方法。
【請求項３】
前記酸素拡散層を、Ｔｉ、Ｔａ、Ｎｉ及びＩＴＯからなる群から選択された何れか一つから形成する請求項１または請求項２に記載のＺｎＯ半導体薄膜の製造方法。
【請求項４】
ＺｎＯ薄膜で形成された半導体チャンネルと、前記半導体チャンネルの両側に接触するソース電極及びドレイン電極と、前記半導体チャンネルに電界を形成するためのゲートと、前記ゲートと半導体チャンネルとの間に介在されるゲート絶縁層と、を備えるＺｎＯ薄膜トランジスタの製造方法において、
酸素雰囲気で前記半導体チャンネルを形成する工程と、
前記半導体チャンネルの両側に接触する導電性酸素拡散層を備える前記ソース電極及びドレイン電極を形成する工程と、
前記半導体チャンネル、ソース電極及びドレイン電極を熱処理して、前記半導体チャンネルに含まれた酸素を前記酸素拡散層に拡散させて、前記半導体チャンネルの酸素濃度を調節する工程と、を含むことを特徴とするＺｎＯ薄膜トランジスタの製造方法。
【請求項５】
前記酸素拡散層を形成する工程は、前記ＺｎＯ薄膜の形成工程後に行う請求項４に記載のＺｎＯ薄膜トランジスタの製造方法。
【請求項６】
前記酸素拡散層を形成する工程は、前記ＺｎＯ薄膜の形成工程前に行う請求項４に記載のＺｎＯ薄膜トランジスタの製造方法。
【請求項７】
前記ＺｎＯ薄膜を、ＲＦマグネトロンスパッタリング法により形成する請求項４ないし請求項６のうち何れか１項に記載のＺｎＯ薄膜トランジスタの製造方法。
【請求項８】
前記酸素拡散層を、Ｔｉ、Ｔａ、Ｎｉ及びＩＴＯからなる群から選択された何れか一つから形成する請求項４ないし請求項７のうち何れか１項に記載のＺｎＯ薄膜トランジスタの製造方法。
【請求項９】
前記ソース電極及びドレイン電極を形成する工程は、第１層及び第２層を形成する工程を含み、前記第１層は、前記酸素拡散層である請求項４ないし請求項８のうち何れか１項に記載のＺｎＯ薄膜トランジスタの製造方法。
【請求項１０】
ＺｎＯで形成された半導体チャンネルと、
前記半導体チャンネルの両側に設けられ、前記半導体チャンネルに接触する酸素親和性金属による導電性の酸素拡散層を有するソース電極及びドレイン電極と、
前記半導体チャンネルに電界を形成するためのゲートと、
前記ゲートと半導体チャンネルとの間に介在されるゲート絶縁層と、を備えることを特徴とするＺｎＯ薄膜トランジスタ。
【請求項１１】
前記酸素拡散層は、Ｔｉ、Ｔａ、Ｎｉ及びＩＴＯからなる群から選択された何れか一つから形成されてなる請求項１０に記載のＺｎＯ薄膜トランジスタ。
【請求項１２】
前記ソース電極及びドレイン電極は、前記半導体チャンネルに接触する第１層と、前記第１層上に積層される第２層とを備え、前記第１層は、前記酸素拡散層である請求項１０ないし請求項１１のうち何れか１項に記載のＺｎＯ薄膜トランジスタ。
【請求項１３】
前記第２層は、Ｐｔから形成されてなる請求項１２に記載のＺｎＯ薄膜トランジスタ。
【請求項１４】
前記ゲートは、前記半導体チャンネルと基板との間に形成されてなる請求項１０ないし請求項１３のうち何れか１項に記載のＺｎＯ薄膜トランジスタ。
【請求項１５】
前記ゲートは、前記半導体チャンネル上に形成されてなる請求項１０ないし請求項１３のうち何れか１項に記載のＺｎＯ薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＺｎＯ半導体薄膜及びＺｎＯ薄膜トランジスタ（ＴＦＴ）の製造方法、並びにその方法を適用したＺｎＯＴＦＴに関する。
【背景技術】
【０００２】
ＺｎＯは、金属酸化物半導体であって、ＴＦＴだけでなく、センサー、光ウェーブガイド、ピエゾ素子などに適用される。一般的に、４００℃以上の高温で成長されたＺｎＯ薄膜は優れた特性を有する。しかし、このような高温成長は、使用可能な基板材料を制限して、熱に弱いプラスチック基板などに適用できない。
例えば、従来、ＺｎＯの成長時には、基板が３５０℃ないし４５０℃の温度で加熱され（特許文献１）、ほとんど約６００℃ないし９００℃の温度でＺｎＯの結晶を成長させる（特許文献２）。
【０００３】
一般的な従来のＺｎＯＴＦＴにおいて、チャンネルは、ＺｎＯから形成され、ソース、ドレイン及びゲートは、Ｍｏなどの金属から形成され、ゲート絶縁層は、ＳｉＮｘまたはＳｉＯ２などから形成される。このようなトランジスタは、ＳｉＯ２またはＳｉＮｘなどの物質から形成された保護層またはパッシベーション層により覆われて、トランジスタ上に形成される他の要素から隔離されて保護される。
【０００４】
ＺｎＯ薄膜は、酸素雰囲気でＭＯＣＶＤまたはスパッタリング法により形成される。ＺｎＯ薄膜の半導体特性は、酸素含有量に非常に敏感であり、したがって、その微細な調節が要求される。一般的には、ＺｎＯの蒸着時に酸素含有量を調節するために、雰囲気ガスに対する酸素分圧を適切に調節することが考えられるが、やはり酸素含有量を調節することは困難であった。したがって、酸素分圧の調節によりＺｎＯの半導体特性を得ることは難しいため、一部のＺｎＯにドーパントを含ませて半導体特性を得ている。
【特許文献１】米国特許第６，８０８，７４３号明細書
【特許文献２】米国特許第６，６６４，５６５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、容易な酸素量の調節によるＺｎＯ半導体薄膜及びＺｎＯＴＦＴの製造方法、並びにその方法を適用したＺｎＯ ＴＦＴを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係るＺｎＯ半導体薄膜の製造方法は、酸素雰囲気で基板上にＺｎＯ薄膜を形成する工程と、前記ＺｎＯ薄膜上に酸素親和性金属による酸素拡散層を形成する工程と、前記ＺｎＯ薄膜及び酸素拡散層を熱処理して、前記ＺｎＯ薄膜に含まれた酸素を前記酸素拡散層に拡散させる工程と、を含むことを特徴とする。
また、本発明によれば、ＺｎＯ薄膜で形成された半導体チャンネルと、前記半導体チャンネルの両側に接触するソース電極及びドレイン電極と、前記半導体チャンネルに電界を形成するためのゲートと、前記ゲートと半導体チャンネルとの間に介在されるゲート絶縁層と、を備えるＺｎＯ薄膜トランジスタの製造方法において、酸素雰囲気で前記半導体チャンネルを形成する工程と、前記半導体チャンネルの両側に接触する導電性酸素拡散層を備える前記ソース電極及びドレイン電極を形成する工程と、前記半導体チャンネル、ソース電極及びドレイン電極を熱処理して、前記半導体チャンネルに含まれた酸素を前記酸素拡散層に拡散させて、前記半導体チャンネルの酸素濃度を調節する工程と、を含むことを特徴とするＺｎＯＴＦＴの製造方法が提供される。
本発明において、前記酸素拡散層を形成する工程は、前記ＺｎＯ薄膜の形成工程前後に行うことができる。
本発明において、前記ＺｎＯ薄膜は、ＲＦマグネトロンスパッタリング法により形成され、前記酸素拡散層は、Ｔｉ、Ｔａ、Ｎｉ及びＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる群から選択された何れか一つから形成することができる。
そして、本発明に係るＺｎＯ ＴＦＴは、ＺｎＯで形成された半導体チャンネルと、前記半導体チャンネルの両側に設けられるものであって、前記半導体チャンネルに接触する酸素親和的な金属による導電性の酸素拡散層を有するソース電極及びドレイン電極と、前記半導体チャンネルに電界を形成するためのゲートと、前記ゲートと半導体チャンネルとの間に介在されるゲート絶縁層と、を備えることを特徴とする。
本発明において、前記酸素拡散層は、Ｔｉ、Ｔａ、Ｎｉ及びＩＴＯからなる群から選択された何れか一つから形成されうる。そして、前記ソース電極及びドレイン電極は、前記半導体チャンネルに接触される第１層と、前記第１層上に積層される第２層とを備え、前記第１層は、前記酸素拡散層であり、前記第２層は、Ｐｔから形成することができる。
前記のような本発明に係るＺｎＯＴＦＴは、前記ゲートが前記半導体チャンネルと基板との間に形成されるボトムゲート方式、または前記半導体チャンネル上に形成されるトップゲート方式を選択的に有することができる。
【発明の効果】
【０００７】
本発明によれば、ＺｎＯ半導体薄膜の製作において、酸素分圧に敏感なＺｎＯ薄膜の酸素濃度を微細調節することができる。したがって、このような本発明によれば、ＺｎＯ半導体薄膜及びそれを適用するＴＦＴの工程マージンを拡大することができる。
また、このような本発明によれば、ドーパントに依存しないＺｎＯ半導体薄膜及びそれを適用するＴＦＴを製造することができる。
このような本発明は、ＺｎＯＴＦＴを利用するあらゆる装置、特に、プラスチックのようなフレキシブル基板にＴＦＴを形成するディスプレイ、特に、ＯＬＥＤディスプレイへの適用に適している。
【発明を実施するための最良の形態】
【０００８】
以下、本発明に係るＺｎＯ半導体薄膜及びＺｎＯＴＦＴの製造方法、並びにその方法を適用したＺｎＯＴＦＴの望ましい実施形態を説明する。
本発明は、基本的に３５０℃以下の低温工程によってＺｎＯＴＦＴを製造し、ＺｎＯ薄膜は、望ましくは、スパッタリング法、具体的に、高周波マグネトロンスパッタリング法により形成される。
【０００９】
図１Ａないし図１Ｃは、本発明の一実施形態に係るＺｎＯ半導体薄膜の製造工程図である。
図１Ａに示すように、本発明に係るＺｎＯ半導体薄膜の製造において、まず、ドーパントのない純粋なＺｎＯターゲットを利用して酸素雰囲気で基板１上にＺｎＯ薄膜２を蒸着する。次いで、図１Ｂに示すように、蒸着されたＺｎＯ薄膜２上に拡散層４を形成する。前記拡散層４は、酸素親和性金属、例えば、Ｔｉ、Ｎｉ、Ｔａなどの金属またはＩＴＯによって形成することができる。次いで、図１Ｃに示すように、熱５処理によりＺｎＯ薄膜に含まれた酸素を拡散層に拡散させる（ＺｎＯ膜２中、矢印参照）。このような拡散によれば、ＺｎＯ薄膜の酸素濃度が低下し、したがって、ＺｎＯに半導体特性を与えることができる。拡散層４への酸素の拡散、すなわち、拡散層４の酸化は、熱処理時に温度及び時間の調節により制御することができる。そして、前記ＺｎＯ薄膜２の酸素の濃度は、前記拡散により調節されて、半導体の特性が与えられる範囲に維持する。
【００１０】
図２Ａないし図２Ｃは、本発明の他の実施形態に係るＺｎＯ半導体薄膜の製造工程図である。本実施形態では、拡散層がＺｎＯ薄膜より先に基板上に形成される。
図２Ａに示すように、まず、基板１の一側または全体に酸素親和性物質、例えば、Ｔｉ、Ｔａ、ＮｉまたはＩＴＯによる拡散層４を、一般的な成膜及びパターニング方法により形成する。そして、図２Ｂに示すように、前記基板１上に前記拡散層４を覆うＺｎＯ薄膜２を形成する。このとき、ＺｎＯ薄膜２は、酸素雰囲気でドーパントのない純粋なＺｎＯターゲットを利用したスパッタリング法により形成される。次いで、図２Ｃに示すように、熱５処理により、ＺｎＯ薄膜２に含まれた酸素を拡散層に拡散させる（ＺｎＯ膜２中、矢印参照）。このような拡散によれば、前述したように、ＺｎＯ薄膜２の酸素の濃度が低下し、したがって、ＺｎＯに半導体特性を与えることができる。拡散層４への酸素の拡散、すなわち、拡散層４の酸化は、熱処理時に温度及び時間の調節により制御することができる。そして、ＺｎＯ薄膜２の酸素の濃度は、前記拡散により調節されて、半導体特性が与えられる範囲に維持する。前記拡散層は、一つまたはそれ以上形成することができる。
このような本発明は、既存の方法により一定の範囲の濃度を有するＺｎＯ薄膜を形成し、そして、酸素親和性物質を拡散層として利用して、ＺｎＯ薄膜中の酸素を除去することによって、ＺｎＯ薄膜の酸素濃度の調節によるＺｎＯ薄膜の半導体化が可能になる。
本発明に係るＴＦＴの製造方法は、前記ＺｎＯ半導体薄膜の製造方法をそのまま適用する。前記ＺｎＯ半導体薄膜の製造方法は、後述するＺｎＯＴＦＴの製造方法の説明によりさらに深く理解されるであろう。
【００１１】
まず、本発明に係るＺｎＯＴＦＴの構造を説明すれば、次の通りである。図３は、トップゲート方式のＴＦＴを示し、図４は、ボトムゲート方式のＴＦＴを示す。
まず、図３に示すように、シリコン基板、ガラスまたはプラスチックなどの透明な基板１０上に、ＺｎＯ半導体物質によるチャンネル１１が形成され、前記チャンネル１１の両側に、複数層の構造のソース電極１２ｓ及びドレイン電極１２ｄが形成される。前記ソース電極１２ｓ及びドレイン電極１２ｄは、チャンネル１１の両側端に所定幅オーバーラップされる。このようなソース電極１２ｓ及びドレイン電極１２ｄは、第１層１２ｓ’、１２ｄ’及び第２層１２ｓ”、１２ｄ”をそれぞれ備える。前記ソース電極１２ｓ及びドレイン電極１２ｄの第１層１２ｓ’、１２ｄ’は、導電性を有する酸素親和的な物質、例えば、Ｔｉ、Ｔａ、ＮｉまたはＩＴＯから形成された酸素拡散層である。前記ソース電極１２ｓ及びドレイン電極１２ｄのそれぞれの第１層１２ｓ’、１２ｄ’、すなわち、それらの拡散層は、ＺｎＯ半導体チャンネルの製造時に、熱拡散時に発生した前記導電性物質の酸化物を含み、このように酸化物を含有しつつも、依然として良好な導電性を維持しなければならない。
【００１２】
そして、チャンネル１１及びソース／ドレイン１２ｓ、１２ｄ上には、ＳｉＯ２またはＳｉＮｘなどの絶縁性物質による２００ｎｍの厚さのゲート絶縁層１３が形成される。前記ゲート絶縁層１３上には、前記チャンネル１１の中央部分に対応するＭｏなどの導電性物質からなる２００ｎｍの厚さのゲート１４が設けられる。前記ゲート１４上には、前記ゲート１４及びゲート絶縁層１３を覆うＳｉＯ２またはＳｉＮｘなどによるパッシベーション層１５が形成されている。
【００１３】
図４に示すように、基板２０上には、２００ｎｍの厚さのＭｏゲート２１が形成されており、この上にＳｉＯ２またはＳｉＮｘなどの絶縁性物質による２００ｎｍの厚さのゲート絶縁層２２が形成されている。前記ゲート絶縁層２２上には、前記ゲート２１に対応するものであって、ドーパントを含有していないＺｎＯ半導体物質によるチャンネル２３が形成される。半導体チャンネル２３の両端は、前記ゲート２１とオーバーラップしないように延びている。ＺｎＯ半導体チャンネル２３の両側には、１００ｎｍの厚さのソース電極２４ｓ及びドレイン電極２４ｄが設けられる。ソース電極２４ｓ及びドレイン電極２４ｄは、チャンネル２３の両側端に所定幅オーバーラップされる。このようなソース電極２４ｓ及びドレイン電極２４ｄは、第１層２４ｓ’、２４ｄ’及び第２層２４ｓ”、２４ｄ”をそれぞれ備える。前記ソース電極２４ｓ及びドレイン電極２４ｄの第１層２４ｓ’、２４ｄ’は、導電性を有する酸素親和性物質、例えば、Ｔｉ、Ｔａ、ＮｉまたはＩＴＯから形成された酸素拡散層である。前記ソース電極２４ｓ及びドレイン電極２４ｄのそれぞれの第１層２４ｓ’、２４ｄ’、すなわち、それらの拡散層は、ＺｎＯ半導体チャンネルの製造時、熱拡散時に発生した前記導電性物質の酸化物を含み、このように酸化物を含有しつつも、依然として良好な導電性を維持しなければならない。
そして、チャンネル２３及びソース／ドレイン２４ｓ、２４ｄの上には、ＳｉＯ２またはＳｉＮｘなどによるパッシベーション層２５が形成されている。
前記基板１０、２０は、本発明に係るＺｎＯＴＦＴの適用製品によって不透明または透明材料から形成され、例えば、ボトムエミッティング方式の有機発光ディスプレイに適用される場合、基板は、ガラスまたはプラスチックなどの透明材料から形成されることが適している。
【００１４】
以下、具体的な本発明に係るＺｎＯＴＦＴの製造工程を説明する。図５Ａないし図５Ｇは、図３に示す本発明に係るＺｎＯＴＦＴの概略的な製造工程を示す。
図５Ａに示すように、透明または不透明基板１０上に半導体チャンネルを形成するためのＺｎＯ物質層１１’を、ＲＦマグネトロンスパッタリング法により約７００Åの厚さに形成する。このとき、ＺｎＯターゲットにはドーパントが含まれておらず、スパッタリングは、Ａｒガスに酸素が含まれた酸素雰囲気で行われる。
図５Ｂに示すように、フォトリソグラフィ法により前記ＺｎＯ物質層１１’をパターニングして、ＺｎＯチャンネル１１を得る。
図５Ｃに示すように、前記ＺｎＯチャンネル１１上にソース／ドレイン物質層１２を全面的に形成する。このとき、ソース／ドレイン物質層１２は、第１層１２ａ及び第２層１２ｂを備え、第１層１２ａは、酸素親和性物質、例えば、Ｔｉ、Ｎｉ、ＴａまたはＩＴＯから形成される。そして、第２層１２ｂは、良導体であって、例えば、Ｐｔから形成される。
【００１５】
図５Ｄに示すように、前記ソース／ドレイン物質層１２をパターニングして、前記ＺｎＯチャンネル１１の両側に接触したソース電極１２ｓ及びドレイン電極１２ｄを形成する。したがって、ソース電極１２ｓ及びドレイン電極１２ｄは、酸素親和性物質、例えば、Ｔｉ、Ｎｉ、ＴａまたはＩＴＯから形成された第１層１２ｓ’、１２ｄ’、及びＰｔから形成された第２層１２ｓ”、１２ｄ”を備える。
図５Ｅに示すように、ＰＥＣＶＤ法でＳｉＯ２またはＳｉＮｘを２００ｎｍの厚さに蒸着して、前記ソース電極１２ｓ及びドレイン電極１２ｄを覆うゲート絶縁層１３を前記積層構造物上に全面的に形成する。
図５Ｆに示すように、Ｍｏ蒸着及びパターニングにより、前記ＺｎＯチャンネル１１の中央に位置するゲート１４を約２００ｎｍの厚さに形成する。
図５Ｇに示すように、４００℃以下の温度でＺｎＯチャンネル１１及びチャンネルの両側に接触したソース電極１２ｓ及びドレイン電極１２ｄを備える積層構造物を熱処理する。このとき、熱処理は、窒素雰囲気で行われ、一般的な炉、ＲＴＡ（Rapid Thermal Annealing）、レーザまたはホットプレートなどにより行われる。このような熱処理によれば、チャンネル１１とソース／ドレイン電極１２ｓ、１２ｄとのコンタクトが安定化され、特に、ＺｎＯ半導体薄膜の製造方法で説明したように、前記ＺｎＯチャンネル１１に含まれていた酸素が、ソース電極１２ｓ及びドレイン電極１２ｄの第１層１２ｓ’、１２ｄ’に拡散されて、ＺｎＯチャンネル物質が半導体物質化する。
前記のような熱処理が完了した後、前記積層構造物上にＳｉＯ２またはＳｉＮｘなどのパッシベーション層を形成して、図３に示すような形態の本発明に係る純粋なＺｎＯ物質によるＺｎＯＴＦＴを得る。
【００１６】
図６Ａないし図６Ｅは、図４に示す本発明に係るＺｎＯ ＴＦＴの概略的な製造工程を示す。
図６Ａに示すように、基板２０上にＭｏを２００ｎｍの厚さに蒸着した後、それをパターニングして、目的とする形状のゲート２１を形成する。
図６Ｂに示すように、前記ゲート２１を覆うゲート絶縁層２２を前記基板２０上に全面的に形成する。ゲート絶縁層２２は、ＣＶＤまたはＰＥＣＶＤ法で形成する。このとき、ゲート絶縁層２２の物質は、ＳｉＯ２またはＳｉＮｘであり、その厚さは、約２００ｎｍである。
図６Ｃに示すように、前述したような同じ方法でＺｎＯ物質層を約７０ｎｍの厚さに形成した後、通常のフォトリソグラフィ法によりパターニングして、ＺｎＯチャンネル２３を得る。
図６Ｄに示すように、前記チャンネル２３上にソース／ドレイン物質層を全面的に形成した後、それをパターニングして、ＺｎＯチャンネル２３の両側上に位置するソース電極２３ｓ及びドレイン電極２３ｄを得る。このとき、ソース／ドレイン電極２３ｓ、２３ｄは、前述した実施形態のように、酸素拡散層である第１層２３ｓ’、２３ｄ’及び第２層２３ｓ”、２３ｄ”を備え、第１層２３ｓ’、２３ｄ’は、酸素親和性物質、例えば、Ｔｉ、Ｎｉ、ＴａまたはＩＴＯから形成される。そして、ソース／ドレイン電極２３ｓ、２３ｄのそれぞれの第２層２３ｓ”、２３ｄ”は、良導体であって、例えば、Ｐｔから形成される。
【００１７】
図６Ｅに示すように、４００℃以下の温度でチャンネル２３、チャンネルの両側に接触したソース電極２３ｓ及びドレイン電極２３ｄを備える積層構造物を熱処理する。このとき、熱処理は、窒素雰囲気で行われ、一般的な炉、ＲＴＡ、レーザまたはホットプレートなどにより行われる。このような熱処理によれば、チャンネル２３とソース／ドレイン電極２３ｓ、２３ｄとのコンタクトが安定化され、特に、ＺｎＯ半導体薄膜の製造方法で説明したように、前記ＺｎＯチャンネル２３に含まれていた酸素ガスが、ソース電極２３ｓ及びドレイン電極２３ｄの第１層１２ｓ’、１２ｄ’に拡散されて、ＺｎＯチャンネル物質が半導体化する。
前記のような熱処理が完了した後、前記積層構造物上にＳｉＯ２またはＳｉＮｘなどのパッシベーション層を形成して、図４に示すような形態の非晶質ＺｎＯ ＴＦＴを得る。
【００１８】
図７は、ＺｎＯ薄膜上にＴｉ拡散層及びＰｔ電極を形成したサンプルのＴＥＭイメージである。
図７に示すように、ＺｎＯ薄膜上にＴｉ層及びＰｔ層が形成されている。図７の中間に、ＺｎＯ薄膜、Ｔｉ層及びＰｔ層にわたって表示された矢印は、ＥＤＸ（Energy Dispersive X-ray）分析が実施された領域を示す。
【００１９】
図８Ａ及び図８Ｂは、ＺｎＯ薄膜の熱処理前後の図７のサンプルの各層の成分を示すＥＤＸ分析グラフである。図８Ａは、図７のサンプルを熱処理する前の分析グラフであり、図８Ｂは、熱処理後の分析グラフである。ここで、熱処理は、３５０℃のＲＴＡを１分間実施した後、再び３００℃のホットプレートで１時間行われた。
図８Ａに示すように、各積層に該当する物質が分布されているが、熱処理後の分析結果を示す図８Ｂを参照すれば、ＺｎＯ層の酸素が相当量Ｔｉ層に拡散されたということが分かる。Ｔｉ層には、酸素だけでなく、Ｚｎも一部観測されて、Ｚｎも拡散されたということが分かる。
【００２０】
図９Ａないし図９Ｃは、ＺｎＯＴＦＴの酸素拡散層の熱処理前後の特性の分析結果を示す。
図９Ａ及び図９Ｂは、ＺｎＯＴＦＴを製造した後、熱拡散前後のＴＦＴ特性の分析結果を示すグラフであって、ソース／ドレイン電圧Ｖｄｓ（０Ｖ、５Ｖ、１０Ｖ、１５Ｖ、２０Ｖ、２５Ｖ、３０Ｖ）別のゲート電圧Ｖｇ−ドレイン電流Ｉｄを示すグラフである。ここで実験された本発明に係るＴＦＴの製造工程は、次の通りである。
【００２１】
ＺｎＯ薄膜の蒸着は、常温で純粋なＺｎＯターゲットを利用したＲＦマグネトロンスパッタリング法により行われた。基板としては、ＳｉＯ２薄膜が約１０００Åの厚さに形成されたｎ＋ドーピングシリコン基板を利用した。使用されたＡｒ及びＯ２の割合（ｖｏｌ％）は、６：１であり、このとき、ＲＦパワーは、２００Ｗであり、製造されたＺｎＯ薄膜の厚さは、１０００Åであった。ソース／ドレイン電極は、２重構造であって、１０００Åの厚さのＰｔによるソース／ドレイン電極の下部に、Ｔｉによる拡散層（１０Å）が設けられた構造を有する。最終的に製造されたＴＦＴのＺｎＯチャンネルの幅及び長さは、５０μｍ、２.２μｍであった。そして、熱処理は、３５０℃でＲＴＡを１分間、３００℃のホットプレートで１時間実施された。
【００２２】
図９Ａに示すように、熱処理されていないＴＦＴは、ソース／ドレイン電圧Ｖｄｓ及びゲート電圧Ｖｇの変化にもかかわらず、ドレイン電流Ｉｄの変化なしにトランジスタとして作動しないということが分かる。これは、ドレイン電流Ｉｄの変化から分かるように、ＺｎＯ薄膜が絶縁体として作用しているためである。しかし、ＲＴＡ及びホットプレートなどで適切に熱処理されたＴＦＴは、図９Ｂに示すように、トランジスタとして作動するということが分かる。２Ｖないし８Ｖのソース／ドレイン電圧Ｖｄｓで、類似したドレイン電流Ｉｄを表し、約５０Ｖのゲート電圧Ｖｇでは、約１０−６Ａのドレイン電流Ｉｄが発生するということが分かる。これは、熱処理、すなわち、熱拡散によりＺｎＯチャンネルの酸素が、ソース／ドレイン電極の第１層、すなわち、拡散層に拡散されて、ＺｎＯチャンネルの酸素濃度が低下したためである。
【００２３】
図９Ｃは、本発明によって熱処理されたＺｎＯ ＴＦＴのゲート電圧（０.１〜５０Ｖ）別のソース／ドレイン電圧Ｖｄｓ−ドレイン電流Ｉｄの変化を示すグラフである。図９Ｃに示すように、ゲート電圧Ｖｇが高いほど、ドレイン電流Ｉｄが上昇し、特に、０〜３Ｖ範囲のソース／ドレイン電圧Ｖｄｓの変化により、ドレイン電流Ｉｄは、直線的に増加した。
【００２４】
一方、拡散層の材料について検討する中に、酸素との親和度が高すぎるアルミニウムは、熱処理時に完全に酸化されて絶縁体となり、したがって、ソース／ドレイン電極の第１層材料として使用することができなかった。これは、酸素拡散層が熱処理によりＺｎＯチャンネルから拡散されてきた酸素と結合したとき、一部のみを酸化させて、拡散層が電気的な通路として依然として維持されねばならないということを意味する。
【００２５】
本発明は、適切な範囲の酸素を含有するＺｎＯ薄膜を形成した後、酸素親和性の酸素拡散層を利用してＺｎＯの酸素濃度を微細調節する。したがって、初期のＺｎＯは、公知の方法によって適切な酸素分圧の調節により、目標に近い酸素濃度を有するＺｎＯを形成することが必要であり、酸素拡散層により酸素濃度の調節の程度は、熱処理条件の適切な選択により微細調節が可能である。酸素濃度の調節のための資料は、試行錯誤的な反復的な実験により容易に得られ、これは、本発明の技術的な範囲を制限しない。酸素拡散層は、単独で形成され、単一層または複数層の構造を有し、酸素拡散の効果的な制御のための他の層を追加してもよい。一方、ＺｎＯ薄膜がＴＦＴのチャンネルに適用される場合、ＺｎＯ薄膜の酸素濃度を調節する拡散層は、前述したように、ソース／ドレイン電極の一部の要素として含まれていてもよい。
前記のような実施形態を通じて、当業者ならば、本発明の技術的思想によりＺｎＯＴＦＴを利用する多様な電子素子または装置を製造しうるであろう。したがって、本発明の範囲は、説明された実施形態によって決定されず、特許請求の範囲に記載された技術的思想によって決定しなければならない。
【産業上の利用可能性】
【００２６】
本発明は、ＴＦＴ関連の技術分野に好適に適用することができる。
【図面の簡単な説明】
【００２７】
【図１Ａ】本発明の一実施形態に係るＺｎＯ半導体薄膜の製造工程図である。
【図１Ｂ】本発明の一実施形態に係るＺｎＯ半導体薄膜の製造工程図である。
【図１Ｃ】本発明の一実施形態に係るＺｎＯ半導体薄膜の製造工程図である。
【図２Ａ】本発明の他の実施形態に係るＺｎＯ半導体薄膜の製造工程図である。
【図２Ｂ】本発明の他の実施形態に係るＺｎＯ半導体薄膜の製造工程図である。
【図２Ｃ】本発明の他の実施形態に係るＺｎＯ半導体薄膜の製造工程図である。
【図３】本発明の一実施形態に係るＺｎＯＴＦＴの概略的な断面図である。
【図４】本発明の他の実施形態に係るＺｎＯＴＦＴの概略的な断面図である。
【図５Ａ】図３に示す本発明の一実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図５Ｂ】図３に示す本発明の一実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図５Ｃ】図３に示す本発明の一実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図５Ｄ】図３に示す本発明の一実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図５Ｅ】図３に示す本発明の一実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図５Ｆ】図３に示す本発明の一実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図５Ｇ】図３に示す本発明の一実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図６Ａ】図４に示す本発明の他の実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図６Ｂ】図４に示す本発明の他の実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図６Ｃ】図４に示す本発明の他の実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図６Ｄ】図４に示す本発明の他の実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図６Ｅ】図４に示す本発明の他の実施形態に係るＺｎＯＴＦＴの製造工程図である。
【図７】本発明によって、ＺｎＯ薄膜上にＴｉ拡散層及びＰｔ電極を形成したサンプルのＴＥＭイメージである。
【図８Ａ】ＺｎＯ薄膜の熱処理前の図７のサンプルの各層の成分を示すＥＤＸ分析グラフである。
【図８Ｂ】ＺｎＯ薄膜の熱処理後の図７のサンプルの各層の成分を示すＥＤＸ分析グラフである。
【図９Ａ】ＺｎＯＴＦＴの酸素拡散層が熱処理される前の特性分析結果を示すグラフである。
【図９Ｂ】ＺｎＯＴＦＴの酸素拡散層が熱処理された後の特性分析結果を示すグラフである。
【図９Ｃ】ＺｎＯＴＦＴの酸素拡散層が熱処理された後の特性分析結果を示すグラフである。
【符号の説明】
【００２８】
１、１０  基板
２  ＺｎＯ薄膜
４  拡散層
５  熱
１１  チャンネル
１２ｓ  ソース電極
１２ｄ  ドレイン電極
１２ｓ’、１２ｄ’  第１層
１２ｓ”、１２ｄ”  第２層
１３  ゲート絶縁層
１４  ゲート
１５  パッシベーション層
２１  Ｍｏゲート
２２  ゲート絶縁層
２３  半導体チャンネル
２４ｓ  ソース電極
２４ｄ  ドレイン電極
２４ｓ’、２４ｄ’  第１層
２４ｓ”、２４ｄ”  第２層
２５  パッシベーション層
【図１Ａ】
2007284342.tif 000002
【図１Ｂ】
2007284342.tif 000003
【図１Ｃ】
2007284342.tif 000004
【図２Ａ】
2007284342.tif 000005
【図２Ｂ】
2007284342.tif 000006
【図２Ｃ】
2007284342.tif 000007
【図３】
2007284342.tif 000008
【図４】
2007284342.tif 000009
【図５Ａ】
2007284342.tif 000010
【図５Ｂ】
2007284342.tif 000011
【図５Ｃ】
2007284342.tif 000012
【図５Ｄ】
2007284342.tif 000013
【図５Ｅ】
2007284342.tif 000014
【図５Ｆ】
2007284342.tif 000015
【図５Ｇ】
2007284342.tif 000016
【図６Ａ】
2007284342.tif 000017
【図６Ｂ】
2007284342.tif 000018
【図６Ｃ】
2007284342.tif 000019
【図６Ｄ】
2007284342.tif 000020
【図６Ｅ】
2007284342.tif 000021
【図７】
2007284342.tif 000022
【図８Ａ】
2007284342.tif 000023
【図８Ｂ】
2007284342.tif 000024
【図９Ａ】
2007284342.tif 000025
【図９Ｂ】
2007284342.tif 000026
【図９Ｃ】
2007284342.tif 000027