(57)【要約】【課題】従来のフリッカ対策技術では、フリッカで暗い期間に対してセンサ出力の利得を増幅させる必要があり、利得補正後の映像信号の画質が劣化してしまう。また、画質劣化を防いだフリッカ対策技術では、電源周波数Ａの蛍光灯照明下において電子シャッタのスピードを１／２Ａより速く出来ない。【解決手段】従来フレーム内で一定間隔で走査していたリセット用走査と読出し用走査の間隔（ライン毎の蓄積時間）を、フリッカ光量の変化に応じてフレーム内で可変させ、各画素の蓄積電荷量を一定にするよう制御することで、蛍光灯などフリッカ成分を持つ照明下でも、電子シャッタ速度に左右されること無く、画質劣化の無い被写体映像を得る。【選択図】  図４
2007215062.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じて電荷を蓄積する複数の画素を配置し、各画素に蓄積した電荷を読み出す第１の走査回路と、
各画素の蓄積電荷をリセットすることで画素の電荷蓄積時間をコントロール可能な第２の走査回路と、
前記第１の走査回路と前記第２の走査回路の走査間隔を、入射光量に応じて可変するよう制御する走査制御回路とを含むことを特徴とする撮像装置。
【請求項２】
請求項１記載の撮像装置であって、
前記走査制御回路は、前記第１の走査回路と前記第２の走査回路の走査間隔を、該撮像装置に入射する照明フリッカの逆数に応じてライン単位で可変させることを特徴とする撮像装置。
【請求項３】
請求項１又は２記載の撮像装置であって、
前記走査制御回路は、該撮像装置に入射するフリッカの光量が大きいとき、前記第１の走査回路と前記第２の走査回路の走査間隔を小さくするよう制御することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野は、固体撮像素子に関し、特に室内撮影を行う際の蛍光灯によるフリッカを抑圧する撮像装置に関する。
【背景技術】
【０００２】
従来に行われていたフリッカ低減の技術として、特許文献１には、「撮像装置のフリッカ補正回路は、撮像素子から入力された映像信号を制御信号に基づく利得で増幅する利得可変増幅手段と、各水平期間における光量を測定する受光手段と、上記撮像素子の各水平ライン毎に,当該水平ラインの蓄積時間内に上記受光手段によって各水平期間毎に測定された光量の積分値を得,この積分値に対する基準光量の比の値である利得を求め,この利得を表す信号を上記制御信号として上記利得可変増幅手段に送出する利得制御手段を備えたことを特徴としている。上記構成によれば、利得制御手段によって、撮像素子における各水平ラインの蓄積時間内に受光手段で各水平期間毎に測定された光量の積分値が得られる。そして、この積分値を基準光量にするための利得が求められ、この利得を表す制御信号が利得可変増幅手段に送出される。そうすると、上記利得可変増幅手段によって、上記撮像素子からの映像信号が上記制御信号に基づく利得で増幅される。こうして、各水平ラインの蓄積時間における受光光量が見掛け上同じレベル(基準光量)に合せられて、１フレーム内のフリッカが除去される。」ことが記載されている。
【０００３】
【特許文献１】特開２０００−３５０１０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１のように、検出したフリッカ光量と基準光量との比を求め、フリッカで暗い期間はセンサ出力の利得を増幅させ、明るい期間は利得を下げるなど利得の制御を可変させることで、光量を見かけ上一定とする技術（図１０参照）では、フリッカで暗い期間に対してセンサ出力の利得を増幅させる必要があり、利得補正後の映像信号の画質が劣化してしまう課題がある。
【０００５】
また、特許文献１とは別のフリッカ低減の技術を図５から図９に示す。ＣＭＯＳイメージセンサに代表されるＸ−Ｙアドレスタイプの固体撮像素子では、読出し用アドレス走査回路によってライン（行）単位毎に画素データが順次読出される。図５に示すように、各画素に蓄積される信号電荷は、前回の読出しから次回の読出しまでの期間で光電変換された結果となる。同図において第１ラインに着目して説明すると、前回の読出しタイミングＡ’から次回の読出しタイミングＡまでが蓄積時間となる。また図６に示す一般的に電子シャッタと呼ばれる第２のリセット用走査回路を設けた撮像素子では、読出し用アドレス走査回路により読出される信号電荷は、これより先行して走査されるリセット用走査回路でのリセット動作後から光電変換された結果となる。（同図タイミングＢ’−Ｂの期間が第１ラインの蓄積時間）
このようにＸ−Ｙアドレスタイプの撮像素子では、ライン毎に蓄積する時間は一定だが、蓄積する時刻が異なるため、蛍光灯などのように光量が周期的に変化する照明下での被写体の撮影においては、撮影した画像に明るい横縞と暗い横縞とが周期的に現れる、いわゆるフリッカと呼ばれる現象が現れてしまう。図７に蛍光灯下で撮影を行った場合に得られる画像を模式的に表す。
【０００６】
ここで蛍光灯の光量は電源電圧の周波数の変化を受けて電源電圧周期の１／２の周期で変化する。たとえば５０Ｈｚの電源の場合には、蛍光灯の光量変化は図８に示すように１／１００秒周期になる。この照明下においてフレーム期間が１／２０秒の映像を撮影した場合は、同図に示すように第１ライン、第２ライン・・・第ｎラインと順次異なる時刻で蓄積された電荷を読み出すことになり、各ラインの蓄積光量は蛍光灯のフリッカによる光量変化で、ライン毎に明暗が異なってしまう。
【０００７】
従来蛍光灯のように光量が周期的に変化する照明下での撮影でのフリッカ低減の方法として、図９に示すように電子シャッタのスピードをｎ／２Ａ（Ａ＝蛍光灯の電源周波数、ｎ＝１、２、３、・・・）とし、各画素の電荷蓄積時間をフリッカの周期（＝１／２Ａ）のｎ倍に一致させる事で、各画素の電荷蓄積量を一定とする方式が取られている。
【０００８】
しかしながら、図５から９に示した技術では、電源周波数Ａの蛍光灯照明下において電子シャッタのスピードを１／２Ａより速く出来ない課題が有る。たとえば電源周波数が５０Ｈｚの蛍光灯照明下においては、電子シャッタのスピードを１／１００秒より速くするとフリッカ低減の効果は得られない事になる。
【０００９】
そこで、蛍光灯など周期的に光量が変化する照明下において高速の電子シャッタを切る際に発生するフリッカを、画質劣化を抑制して低減する技術を検討した。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、例えば、従来フレーム内で一定間隔で走査していたリセット用走査と読出し用走査の間隔（期間）をフリッカ光量の変化に応じてフレーム内で可変させ、各画素の蓄積電荷量を一定にすることで、画質劣化無しにフリッカを抑圧することが出来る技術を提供する。
【発明の効果】
【００１１】
上記手段により、例えば、蛍光灯など光量が変化する照明下においてもきれいな画像を得ることができる。
【００１２】
上記以外の、課題・手段・効果は、後述する実施例によって明らかにされる。
【発明を実施するための最良の形態】
【００１３】
本発明に好適な一実施例を図１〜４を用いて説明する。ただし、本発明は本実施例に限定されるものではない。
【００１４】
本実施例では、フリッカ検出回路で検出した被写体照明のフリッカ成分を、電子シャッタ制御回路および読出し制御回路へ送り、リセット走査回路および読出し走査回路の走査を制御する。
【００１５】
図１は、本実施例に係る撮像装置の構成例を示すブロック図であり、１００は入射光量に応じて電荷を蓄積する複数の画素をマトリクス状に配置した画素アレイ、１０１はアドレス指定によって画素アレイ１００から画素アレイ１００の各画素に蓄積した電荷を順次読み出す読出し走査回路、１０２は画素アレイ１００の各画素の蓄積電荷を順次リセットすることで画素の電荷蓄積時間をコントロール可能なリセット走査回路、１０３は蛍光灯照明下などで撮像時の光量変化を検出する光量検波回路（上記のフリッカ検出回路に相当）、１０４は同期信号および光量検波回路からの制御でリセット走査回路と読出し走査回路を制御する走査制御回路（上記の電子シャッタ制御回路および読出し制御回路に相当）である。
【００１６】
図２は、図１で示した各ブロックにおけるタイミング図の一例である。
【００１７】
図３は、図１で示した画素アレイ１００の各ラインにおける蓄積時間をライン毎に示したものである。蓄積時間とは、リセットパルスから読出しパルスまでの期間である。
【００１８】
図４は、図３で示したライン毎の蓄積時間を並べたもの、および、撮像時に光量検波回路１０３で検波した蛍光灯の光量を模式的に表したもの、および、ライン毎の蓄積電荷量（すなわち蓄積時間と光量の積）を表している。
【００１９】
走査制御回路１０４は、光量検波回路１０３からの光量の情報に従い、読出し走査回路１０１とリセット走査回路１０２の走査タイミングを制御する。ここで仮に白熱電球や太陽光など、フリッカ成分の無い光源下での撮像の場合は、撮像時に被写体に照射される光量が一定であるので、光量検波回路１０３は一定の検波結果を走査制御回路１０４に与え、これにより走査制御回路１０４は読出し走査回路１０１とリセット走査回路１０２の走査を等速および等間隔で行わせ、各ラインの蓄積時間を一定にさせる。
【００２０】
一方、蛍光灯などのようにフリッカ成分を含む光源下での撮像の場合は、光量検波回路１０３の検波結果はフリッカの光量に応じて大小する。ここで走査制御回路１０４は図２に示すように、読出し走査回路１０１の走査タイミング（各ライン読出しパルスの間隔）は一定のまま、光量検波回路１０３の検波結果に反比例させてリセット走査回路１０２の走査タイミング（各ラインリセットパルスの間隔）を制御する。その結果、各ラインの蓄積時間は図３に示すように被写体の光量に反比例した時間となる。すなわち、例えば検波結果（フリッカの光量）が大きいとき、各ラインリセットパルスの間隔は小さくなる。
【００２１】
図４は、図３で示したライン毎の蓄積時間を比較しやすいように並べなおしたもの、および光量検波回路１０３に入力される被写体の光量、およびライン毎の蓄積電荷量、すなわちライン毎の蓄積時間×被写体の光量を示したものである。このように、本実施例によると、光量検波回路１０３からの検波結果に反比例して、または、入射する照明フリッカの逆数に応じて、リセット走査回路１０２の走査タイミングを制御することで、フレーム内での各ラインの蓄積時間を光量に応じて可変でき、その結果、各ラインの蓄積電荷量を等しく出来る為、蛍光灯などのようにフリッカ成分を含む光源下の撮像においても明暗のフリッカ成分の少ない画像を得ることが出来る。
【００２２】
なお、本実施例においては読出し走査回路１０１の走査間隔は一定のままリセット走査回路１０２の走査タイミングを被写体光量に応じて可変させているが、これと同様に読出し走査回路１０１の走査タイミングを可変させる、あるいは読出し走査回路１０１とリセット走査回路１０２の双方の走査タイミングを可変させることでも同様の効果を得ることは明白である。
【００２３】
以上のように、本実施例では、蛍光灯など、フリッカ成分などにより周期的に光量が変化する照明下においても高速の電子シャッタを、画質劣化を抑えて使用することが可能になる。
【図面の簡単な説明】
【００２４】
【図１】撮像装置の構成例を示すブロック図
【図２】図１の各ブロックにおけるパルスタイミング例を示す図
【図３】図１における各ラインの電荷蓄積時間例を示す図
【図４】図１における各ラインの電荷蓄積時間、撮像時の蛍光灯光量、電荷蓄積量の例を示す図
【図５】一般的なＣＭＯＳ撮像素子の駆動パルス例（ノーマルシャッタ時）を示す図
【図６】一般的なＣＭＯＳ撮像素子の駆動パルス例（電子シャッタ時）を示す図
【図７】蛍光灯フリッカ下での従来の撮像画像例を示す図
【図８】蛍光灯フリッカ下での光量と蓄積電荷の模式図例を示す図
【図９】蛍光灯フリッカ下でのフリッカ抑圧従来例を示す図
【図１０】蛍光灯フリッカ抑圧の従来例を示す図
【符号の説明】
【００２５】
１００…画素アレイ
１０１…読出し走査回路
１０２…リセット走査回路
１０３…光量検波回路
１０４…走査制御回路
【図１】
2007215062.tif 000003
【図２】
2007215062.tif 000004
【図３】
2007215062.tif 000005
【図４】
2007215062.tif 000006
【図５】
2007215062.tif 000007
【図６】
2007215062.tif 000008
【図７】
2007215062.tif 000009
【図８】
2007215062.tif 000010
【図９】
2007215062.tif 000011
【図１０】
2007215062.tif 000012