(57)【要約】【課題】半導体膜が所望の形状に形成され、略単結晶半導体膜にチャネル形成領域が形成され、優れた電気特性を示す半導体装置の製造方法と、その半導体装置を用いた電気光学装置及び電子機器を提供することを目的とする。【解決手段】基板１０上に絶縁膜を形成し、絶縁膜に体積Ｖの穴であるアライメント・マーク１３と微細な穴を形成し、膜厚ｔの半導体膜を形成し、半導体膜に熱処理を行って微細な穴周辺に略単結晶半導体膜を形成し、半導体膜を島状に加工する。島状半導体膜１６ｂ、１６ｃは、アライメント・マーク１３の表面形状と相似形で中心が等しい面積Ｓをもつ禁止領域１８よりも外側になるように加工され、Ｖ＜Ｓ・ｔの関係を満たす。【選択図】    図５
2007059426.tif 000002
【特許請求の範囲】
【請求項１】
基板上に絶縁膜を形成する工程と、
前記絶縁膜に体積Ｖの穴であるアライメント・マークと微細な穴を形成する工程と、
前記絶縁膜上の膜厚がｔとなるように前記絶縁膜上とアライメント・マーク内と微細な穴内に半導体膜を形成する工程と、
前記半導体膜に熱処理を加えて略単結晶半導体膜を形成する工程と、
前記半導体膜を島状に加工する工程と、を含み、
前記島状半導体膜は、前記アライメント・マークの表面形状と相似形で中心が等しい面積Ｓを持つ禁止領域よりも外側になるように加工され、Ｖ＜Ｓ・ｔの関係を満たすことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１乃至請求項２に記載の方法により製造された半導体装置を備える電気光学装置。
【請求項３】
請求項１乃至請求項２に記載の方法により製造された半導体装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
電気光学装置、例えば、液晶表示装置や有機ＥＬ（エレクトロルミネセンス）表示装置などにおいては、半導体装置を含んで構成される薄膜回路を用いて画素のスイッチングなどを行っている。従来の半導体装置は、非晶質珪素膜を用いて、チャネル形成領域等の活性領域を形成している。また、多結晶珪素膜を用いて活性領域を形成した半導体装置も実用化されている。多結晶珪素膜を用いることにより、非晶質珪素膜を用いた場合に比較して電界効果移動度などの電気的特性が向上し、半導体装置の性能を向上させることができる。
【０００３】
また、半導体装置の性能を更に向上させるために、大きな結晶粒からなる半導体膜を形成し、半導体装置のチャネル形成領域を略単結晶粒で形成する技術が検討されている。例えば、基板上に微細な穴（凹部）を形成し、この穴を結晶成長の起点として半導体膜の結晶化を行うことにより、大粒径の略単結晶粒を形成する技術が提案されている。この技術を用いて形成される大結晶粒径の珪素膜を用いて半導体装置を形成することにより、１つの半導体装置の形成領域（特に、チャネル形成領域）を単一の略単結晶粒で構成することが可能となる。これにより、電界効果移動度といった電気的特性に優れた半導体装置を実
現することが可能になる。（例えば非特許文献１または非特許文献２参照。）
【０００４】
非特許文献１および２における基板上の微細な穴を、以下「グレイン・フィルタ」と称する。グレイン・フィルタの形成方法の一例を以下に示す。基板上に酸化珪素膜を形成し、その上にフォトレジスト膜を塗布する。グレイン・フィルタのパターンが配置されたマスクを用いて、フォトレジスト膜を露光、現像して、グレイン・フィルタの形成位置を露出させる開口部をフォトレジスト膜に形成する。フォトレジスト膜をエッチングマスクとして酸化珪素膜をエッチングし、その後、フォトレジスト膜を除去することによって、グレイン・フィルタが形成される。ここで、グレイン・フィルタの大きさは直径１００ｎｍ程度が好ましい。このような微細な穴をフォト・リソグラフィ技術によって形成するのが困難な場合は、上記工程において、フォトレジスト膜を除去した後に、ＰＥＣＶＤ法やＬＰＣＶＤ法などの方法によって酸化珪素膜を堆積し、グレイン・フィルタの穴径を小さくすることが可能である。
【０００５】
グレイン・フィルタを形成した後、非晶質珪素膜や多結晶珪素膜等の半導体膜を堆積する。その半導体膜に熱処理としてレーザ光を照射して半導体膜を結晶化することにより、大粒径の略単結晶粒を形成することができる。その後、半導体膜をフォト・リソグラフィ法によって所望のパターンに加工する。そして、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース・ドレイン電極等を形成することによって、半導体装置が完成する。
【０００６】
【非特許文献１】「Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ」（ＩＢＭ  ＴＥＣＨＮＩＣＡＬ  ＤＩＳＣＬＯＳＵＲＥ  ＢＵＬＬＥＴＩＮ  Ａｕｇ．１９９３  ｐｐ２５７−２５８）
【非特許文献２】「Ａｄｖａｎｃｅｄ  Ｅｘｃｉｍｅｒ−Ｌａｓｅｒ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  Ｔｅｃｈｎｉｑｕｅｓ  ｏｆ  Ｓｉ  Ｔｈｉｎ−Ｆｉｌｍ  Ｆｏｒ  Ｌｏｃａｔｉｏｎ  Ｃｏｎｔｒｏｌ  ｏｆ  Ｌａｒｇｅ  Ｇｒａｉｎ  ｏｎ  Ｇｌａｓｓ」（Ｒ．Ｉｓｈｉｈａｒａ等、ｐｒｏｃ．ＳＰＩＥ  ２００１、ｖｏｌ．４２９５  ｐ．１４〜２３）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記の半導体装置製造工程において、大粒径の略単結晶粒に半導体装置のチャネル形成領域を形成する為には、グレイン・フィルタとチャネル形成領域を所望の位置関係に形成する為に、グレイン・フィルタのマスクによって酸化珪素膜にアライメント・マークを形成し、そのアライメント・マークに半導体膜のマスクのアライメント・マークを合わせる必要がある。また、酸化珪素膜には、グレイン・フィルタとアライメント・マークの他にも、寸法確認用パターン、形状確認用パターン、膜厚確認用パターン等が形成されることがある。
【０００８】
グレイン・フィルタの穴径は直径１００ｎｍ程度と小さいが、それ以外のパターンは、パターンの一辺が数μｍから数十μｍとなることが多い。グレイン・フィルタの穴径は小さいので、半導体膜の堆積とその後のレーザ光照射によってグレイン・フィルタ内部は半導体膜で略埋められる。しかし、酸化珪素膜に形成された穴のパターンが大きい場合、そこに半導体膜を堆積すると、半導体膜は穴の表面形状に沿って堆積され、半導体膜表面は段差形状を持つようになる。段差のある半導体膜にレーザ光照射を行うと、段差部で半導体膜が薄くなってしまったり、半導体膜が途切れて損傷してしまったりする。よって、酸化珪素膜に形成されている大きいパターン周辺では、半導体膜を所望の形状に形成することができない。例えば、酸化珪素膜に形成されたアライメント・マークの近くに半導体膜のアライメント・マークが存在する場合、半導体膜のアライメント・マークが所望の形状に形成できなくなり、半導体膜パターンにゲート電極等の別パターンを合わせることができなくなってしまう。その結果、各層におけるパターンの合わせずれが生じ、半導体装置の電気特性が悪くなってしまう。また、酸化珪素膜に形成されたアライメント・マークの近くに半導体装置のチャネル形成領域が存在する場合、チャネル形成領域が所望の形状に形成できなくなり、半導体装置の電気特性が悪くなってしまう。
【０００９】
本発明は、上記の課題を解決するものであり、半導体膜が所望の形状に形成されている電気特性の良い半導体装置の製造方法、及びそれを用いた電気光学装置と電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の半導体装置の製造方法は、基板上に絶縁膜を形成する工程と、前記絶縁膜に体積Ｖの穴であるアライメント・マークと微細な穴を形成する工程と、前記絶縁膜上の膜厚がｔとなるように前記絶縁膜上とアライメント・マーク内と微細な穴内に半導体膜を形成する工程と、前記半導体膜に熱処理を加えて略単結晶半導体膜を形成する工程と、前記半導体膜を島状に加工する工程と、を含み、前記島状半導体膜は、前記アライメント・マークの表面形状と相似形で中心が等しい面積Ｓを持つ禁止領域よりも外側になるように加工され、Ｖ＜Ｓ・ｔの関係を満たすことを特徴とする。
【００１１】
上記の半導体装置の製造方法によれば、絶縁膜に形成されたアライメント・マーク周辺の禁止領域には島状半導体膜が形成されない。半導体膜に熱処理としてレーザ光を照射して半導体膜を結晶化する場合、溶融した半導体膜が大きい穴であるアライメント・マークに流れ込み、アライメント・マーク周辺の半導体膜が薄くなってしまったり、半導体膜が途切れてしまったりする。更には、レーザ光照射時に半導体膜がアブレーションしてしまうこともある。このような半導体膜の損傷は、禁止領域内で生じる。ここで、Ｖ＜Ｓ・ｔの関係は、禁止領域内の半導体膜の体積Ｓ・ｔはアライメント・マークの穴の体積Ｖよりも大きい、ということを意味している。この関係を満たしていれば、溶融した半導体膜がアライメント・マークの穴に流れ込んでも、禁止領域よりも外側の領域では半導体膜の薄膜化や損傷は少なくなるのである。禁止領域の面積Ｓを、Ｖ＜Ｓ・ｔ／１０、の関係を満たすように設定すれば、禁止領域よりも外側の領域で半導体膜の薄膜化や損傷は全く無くなる。このように、本発明の半導体装置の製造方法によれば、絶縁膜にアライメント・マークを形成して、絶縁膜上の半導体膜を損傷の無い所望の形状に形成することができる。絶縁膜に微細な穴であるグレイン・フィルタを形成して、半導体膜に熱処理としてレーザ光等の光を照射し、半導体膜を溶融・固化させて結晶化すれば、半導体膜に略単結晶粒を所望の位置（グレイン・フィルタ周辺）に形成することができるので、高性能な電気特性を示す半導体装置を形成できる。しかし、半導体装置に用いる半導体膜に損傷があると、半導体装置の電気特性は悪くなってしまったり、誤動作したりしてしまう。また、半導体膜のアライメント・マークに損傷があると、半導体膜の位置と半導体膜上にゲート絶縁膜を介して形成される半導体装置のゲート電極の位置を所望の関係に形成することができず、略単結晶粒が形成されている領域を半導体装置のチャネル形成領域として用いることができなくなってしまう。その結果、半導体装置の電気特性はやはり悪くなってしまう。本発明では、上記のような問題は生じず、絶縁膜にアライメント・マークを形成し、損傷の無い島状半導体膜を形成し、絶縁膜に形成されたパターンと島状半導体膜の位置を所望の関係にすることができ、島状半導体膜と島状半導体膜上にゲート絶縁膜を介して形成される半導体装置のゲート電極の位置を所望の関係にすることができる。従って、電気特性の優れた半導体装置を形成することができる。
【００１２】
本発明は、上記の製造方法によって製造された半導体装置を備える液晶表示装置や有機ＥＬ表示装置等の電気光学装置、電子機器も提供する。これらは、優れた電気特性を有する半導体装置を備える高性能な電気光学装置及び電子機器ある。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について図面を参照して説明する。
【００１４】
（実施例１）
図１から図６は、本発明の実施例１としての半導体装置の製造方法についての説明図である。
【００１５】
図１（ａ）に示すように、基板としての石英基板１０上に、第一絶縁膜としての酸化珪素膜１１を形成する。基板は石英基板に限らず、単結晶珪素基板でも良いし、ガラス基板やプラスチック基板でも良い。低圧化学気相堆積法（ＬＰＣＶＤ法）により、ＴＥＯＳを原料として、膜厚８００ｎｍの酸化珪素膜を形成する。堆積方法はＬＰＣＶＤ法以外でも良く、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等を用いても良い。また、膜厚は５００ｎｍから１．５μｍ程度であれば好ましい。
【００１６】
次に、図１（ａ）に示すように、前記第一絶縁膜１１に対して、凹部１２と第一アライメント・マーク１３を形成する。凹部１２は、直径が１μｍ、深さが第一絶縁膜の膜厚と同じ８００ｎｍ程度の円筒状にする。凹部１２は上記以外にも、直径または一辺が０．７５μｍ以上１．５μｍ以下程度の円筒状または角柱状でも良い。凹部１２の深さは第一絶縁膜１１の膜厚程度、または１μｍ以上が好ましい。第一アライメント・マーク１３の形状は、一辺が数μｍから数十μｍで深さは凹部と同程度の角柱状が好ましい。
【００１７】
次に、図１（ｂ）に示すように、前記第一絶縁膜１１と凹部１２と第一アライメント・マーク１３上に、低圧化学気相堆積法（ＬＰＣＶＤ法）やプラズマ化学気相堆積法（ＰＥＣＶＤ法）等により、第二絶縁膜としての酸化珪素膜１４を形成する。第二絶縁膜１４の形成により、凹部１２の穴径を小さくし、これをグレイン・フィルタ１５とする。グレイン・フィルタ１５は、直径５０ｎｍ以上１５０ｎｍ以下程度、深さ７５０ｎｍ程度以上の円筒状に形成することが好適である。ここでは、ＴＥＯＳを原料としたＬＰＣＶＤ法により、酸化珪素膜を膜厚６００ｎｍ形成し、直径１００ｎｍ程度で深さ９００ｎｍ程度の円筒状のグレイン・フィルタを形成した。なお、グレイン・フィルタ１５は、円筒状以外の形状（例えば、角柱状など）としてもよい。このグレイン・フィルタ１５は、後に行う半導体膜の結晶化を行う際の起点となるべき起点部であり、かつ１つの結晶核のみを成長させるための穴である。第一アライメント・マーク１３は第二絶縁膜１４の形成によって、やや小さくなる。第二絶縁膜１４形成後の第一アライメント・マーク１３としての穴の体積をＶとする。
【００１８】
次に、図１（ｃ）に示すように、ＬＰＣＶＤ法などの製膜法によって、第二絶縁膜１４とグレイン・フィルタ１５と第一アライメント・マーク１３上に半導体膜としての非晶質珪素膜１６を形成する。この半導体膜１６の膜厚ｔは、５０ｎｍ以上３００ｎｍ以下にする。ここで、半導体膜１６の膜厚ｔは、第一アライメント・マーク１３の近傍以外且つグレイン・フィルタ１５の近傍以外である平坦な第二絶縁膜１４上の膜厚である。なお、半導体膜１６としては、非晶質珪素膜に代えて、多結晶珪素膜を形成してもよい。
【００１９】
ここで半導体膜１６は、前記グレイン・フィルタ１５を十分に埋め込む程度の膜厚が必要であり、例えばグレイン・フィルタの直径が５０ｎｍであれば、半導体膜の膜厚ｔは３０ｎｍ程度以上必要となる。仮にこれより薄い半導体膜を堆積した場合には、前記グレイン・フィルタが十分に埋め込まれず、隙間ができてしまう。またグレイン・フィルタの直径を５０ｎｍより更に小さくした場合には、原理的に半導体膜の膜厚ｔを薄くすることができるが、このような小さな直径のグレイン・フィルタを安定的に形成することは製造プロセス上非常に困難であり、更に半導体膜の堆積時にはグレイン・フィルタ内部まで十分に半導体を供給することができない。これらのことから、後に述べる半導体膜の略単結晶粒成長を安定的に行うためには、半導体膜１６の最小膜厚は３０ｎｍとなる。最小膜厚は３０ｎｍであるが、半導体膜の結晶成長は半導体膜の膜厚ｔが厚い方が良好に行うことができる。本願発明者らの実験では、半導体膜１６の膜厚ｔが５０ｎｍ以上であれば、良好な結晶化を行うことができる。
【００２０】
半導体膜の膜厚ｔが厚い方が大きい略単結晶粒を形成することができる。本願発明者らの実験では、半導体膜厚ｔが５０ｎｍの場合には最大結晶粒径は約３．０μｍであったが、半導体膜厚ｔを１００ｎｍとすると最大結晶粒径は約４．０μｍとなり、半導体膜厚ｔを２５０ｎｍとすると最大結晶粒径は約６．５μｍとなった。この様に、半導体膜の膜厚ｔが厚い方が大きい結晶粒を形成することができるが、厚くし過ぎると問題が出てくる。まず、装置の制約上、堆積できる膜厚には上限がある。膜厚を厚くし過ぎると、膜が剥がれてしまう可能性がある。また、膜厚を厚く形成すると膜形成に時間がかかり、生産性が低下する。更に、結晶化の為の熱処理装置に負担がかかり、あまりにも厚すぎると装置の制約上結晶化が十分にできなくなってしまう。本願発明者らの実験では、半導体膜１６の最大膜厚は３００ｎｍ程度である。３００ｎｍ以下の膜厚であれば、上記の様な問題は発生せず、半導体装置の製造するのに必要十分な大きさの結晶粒を得ることができる。
【００２１】
図１（ｃ）に示すように、グレイン・フィルタ１５の穴径は小さいので、グレイン・フィルタ１５は半導体膜１６で略埋められる。しかし、第一アライメント・マーク１３の穴は大きいので、半導体膜１６は第一アライメント・マーク１３をなぞるように形成され、半導体膜１６表面には大きい穴が残る。
【００２２】
次に、図２（ａ）に示すように、半導体膜としての珪素膜１６に対して、熱処理としてのレーザ光１７の照射を行う。このレーザ光照射は、例えば、波長３０８ｎｍ、パルス幅約２００ｎｓ程度のＸｅＣｌパルスエキシマレーザを用いて、レーザ光１７のエネルギー密度が０．４〜１．５Ｊ／ｃｍ2 程度となるように行うことが好適である。このような条件でレーザ照射を行うことにより、照射したレーザ光１７は、そのほとんどが珪素膜１６の表面付近で吸収される。これは、ＸｅＣｌパルスエキシマレーザ光の波長（３０８ｎｍ）における非晶質珪素の吸収係数が０．１３９ｎｍ-1と比較的に大きいためである。
【００２３】
ここで、照射するエキシマレーザ光は、従来多く用いられているパルス幅２０ｎｓ乃至３０ｎｓ程度のエキシマレーザ光よりも、パルス幅１５０ｎｓ乃至２５０ｎｓ程度のエキシマレーザ光を用いる方が好適である。これは、このような比較的長いパルス幅を有するエキシマレーザ光を照射することにより、珪素膜の溶融時間が顕著に長くなるためである。このことは「Ｅｘｐｅｒｉｍｅｎｔａｌ  ａｎｄ  ｎｕｍｅｒｉｃａｌ  ｎａｎａｌｙｓｉｓ  ｏｆ  ｓｕｒｆａｃｅ  ｍｅｌｔ  ｄｙｎａｍｉｃｓ  ｉｎ  ２００  ｎｓ−ｅｘｃｉｍｅｒ  ｌａｓｅｒ  ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ  ｏｆ  ａ−Ｓｉ  ｆｉｌｍｓ  ｏｎ  ｇｌａｓｓ」（Ｅ．Ｆｏｇａｒａｓｓｙら、Ｔｈｉｎ  Ｓｏｌｉｄ  Ｆｉｌｍｓ  ３８３、２００１、ｐ．４８−５２）に報告されている。溶融した珪素膜が凝固・結晶化する際の結晶粒の大きさは、結晶成長速度と溶融時間の乗算に依存する。すなわち、前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって珪素膜の溶融時間が長くなると、それに伴って大きな略単結晶粒の形成が可能となる。例えば本願発明者らの実験では、室温の珪素膜試料に対して前記比較的長いパルス幅を有するエキシマレーザ光を照射することによって、例えば珪素膜厚１００ｎｍの場合には、直径約４μｍの略単結晶粒の形成を確認している。これに対して先に挙げたＲ．Ｉｓｈｉｈａｒａらの文献では、従来の比較的パルス幅の短いエキシマレーザを用いており、珪素膜厚が９０ｎｍの時の略単結晶粒の最大粒径は約２．５μｍである。これら両者の珪素膜厚は若干異なるものの、前記パルス幅の長いエキシマレーザを用いることによって、数十％程度大きな結晶粒の成長が実現できる。
【００２４】
更に本願発明者らの実験では、前記パルス幅の長いエキシマレーザ光照射時に珪素膜試料を２００℃程度に加熱しておくことにより、珪素膜厚１００ｎｍの試料では略単結晶粒の最大粒径約７μｍ、同膜厚１５０ｎｍの試料では約８μｍの大結晶粒の形成を確認している。これは、試料を加熱することによって、珪素膜の溶融時間が長くなった為である。エキシマレーザ光照射時の珪素膜試料の加熱温度は２００℃程度から５００℃程度が好ましい。
【００２５】
一方、パルス幅の長いレーザを用いて珪素膜を結晶化する技術は、例えば特開２０００-３６４６４や特開平７-２８３１５１にも開示されている。しかしながらこれらの技術では、珪素膜に結晶化の起点となる起点部が無く、結晶成長が開始する場所は制御されていない。すなわちパルス幅の長いレーザ光を照射することにより珪素膜の溶融時間は長くなるものの、ランダムな位置に結晶核が発生し、各々の結晶核より結晶粒が成長するため、結果として最終的な結晶粒の大きさは従来に比べて大きな変化は認められない。これに対し本実施例では、グレイン・フィルタを形成することで珪素膜の結晶化の起点部を制御しているため、ここから優先的に結晶成長が始まり、パルス幅の長いレーザ光照射によって溶融時間が長くなった効果により、先に述べた通り、従来に比べて数十％大きな結晶粒の形成が実現する。
【００２６】
上述したレーザ光照射の条件は、適宜に選択することにより、珪素膜１６を、グレイン・フィルタ１５内の内部、特に底部付近には非溶融状態の部分が残り、それ以外の部分については略完全溶融状態となるようにする。これにより、レーザ光照射後の珪素の結晶成長は、グレイン・フィルタ１５内の前記非溶融状態の珪素近傍で先に始まり、珪素膜１６の表面付近、すなわち略完全溶融状態の部分へ進行する。
【００２７】
レーザ光照射後のグレイン・フィルタ１５の内部では、いくつかの結晶粒が発生し得る。このとき、グレイン・フィルタ１５の断面寸法（本実施形態では、円の直径）を１個の結晶粒と同程度か少し小さい程度にしておくことにより、グレイン・フィルタ１５の上部（開口部）には１個の結晶粒のみが到達するようになる。これにより、珪素膜１６の略完全溶融状態の部分では、グレイン・フィルタ１５の上部に到達した前記結晶粒を核として結晶成長が進行するようになり、図２（ｂ）に示すように、グレイン・フィルタ１５を中心とした珪素の略単結晶粒１６ａが形成される。
【００２８】
図４は、基板１０上に形成される珪素の略単結晶粒１６ａを示す平面図である。同図に示すように、珪素の略単結晶粒１６ａは、グレイン・フィルタ１５を略中心とした範囲に形成される。このような略単結晶粒１６ａを用いて、以下に述べるように半導体装置を形成する。
【００２９】
半導体膜としての珪素膜１６に対して熱処理としてのレーザ光１７の照射を行うと、グレイン・フィルタ１５周辺では上記のような結晶化が起きるが、第一アライメント・マーク１３周辺では様子が異なる。第一アライメント・マーク１３上の半導体膜１６には、第一アライメント・マーク１３をなぞるような大きい穴が形成されている。よって、半導体膜１６にレーザ光１７が照射されて半導体膜１６が溶融すると、第一アライメント・マーク周辺の溶融した半導体膜１６は穴に流れていく。その結果、図２（ｂ）に示すように、第一アライメント・マーク周辺の半導体膜１６の膜厚が薄くなったり、途切れて損傷したりしてしまう。
【００３０】
半導体膜に光を照射して結晶化した後、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等によって、半導体膜を平坦化及び薄膜化しても良い。
【００３１】
次に、フォト・リソグラフィ法によって、前記半導体膜１６及び略単結晶粒１６ａを島状に加工する。図５は基板１０上のアライメント・マークと島状半導体膜を示す平面図である。前述したように第一アライメント・マーク１３の周辺では半導体膜が薄膜化したり損傷したりしているため、第一アライメント・マーク１３の周辺に島状半導体膜を形成するのは好ましくない。そこで、島状半導体膜を形成してはいけない禁止領域１８を設け、島状半導体膜を禁止領域１８よりも外側に形成する。この禁止領域１８は、第一アライメント・マーク１３の表面形状と相似形で中心が等しい。禁止領域１８の面積はＳであり、第一アライメント・マーク１３の穴の体積Ｖと半導体膜厚ｔと禁止領域の面積Ｓは、Ｖ＜Ｓ・ｔの関係を持つ。すなわち、禁止領域とは、禁止領域内に存在する半導体膜によって第一アライメント・マークの穴を埋めることができる範囲である。禁止領域の面積をより大きくして、Ｖ＜Ｓ・ｔ／１０の関係を満たすようにすれば、禁止領域の外側では半導体膜の薄膜化や損傷はほとんど無くなる。図５に示すように、禁止領域１８の外側に、略単結晶の島状半導体膜１６ｂや、第二アライメント・マークとしての島状半導体膜１６ｃ、図示しないその他の島状半導体膜を形成する。図２（ｃ）の断面図には略単結晶の島状半導体膜１６ｂのみ示してある。禁止領域の外側では、島状半導体膜を所望の形状に形成することができる。
【００３２】
次に、図３に示すように、ゲート絶縁膜としての酸化珪素膜１９を形成する。酸化珪素膜は珪素膜を熱酸化あるいはプラズマ酸化して形成しても良いし、ＬＰＣＶＤ法やＰＥＣＶＤ法によって堆積しても良い。
【００３３】
次に、不純物元素が注入された多結晶珪素膜や、タンタル、アルミニウム等の金属膜等を形成し、それを島状にパターニングすることによって、図３及び図５に示すようなゲート電極２０と第三アライメント・マーク２０ｂを形成する。図３にはゲート電極２０のみを示してある。
【００３４】
第三アライメント・マーク２０ｂの位置は第一アライメント・マーク１３または第二アライメント・マーク１６ｃの位置を基準に決められる。すなわち、ゲート電極２０の位置は、グレイン・フィルタ１５または略単結晶の島状半導体膜１６ｂの位置を基準に決められる。よって、ゲート電極２０を略単結晶の島状半導体膜１６ｂ上に形成することができるので、電気特性の優れた半導体装置を形成することができる。ここで、第二アライメント・マーク１６ｃが禁止領域１８の内側にあると、第二アライメント・マークが所望の形状ではなくなってしまう。よって、第二アライメント・マークを基準に第三アライメント・マークの位置を決めると、第三アライメント・マークが所望の位置に形成できなくなる。その結果、ゲート電極２０の位置が略単結晶の島状半導体膜１６ｂの位置からずれてしまい、半導体装置の電気特性が悪くなってしまう。
【００３５】
次に、ゲート電極２０をマスクとしてドナーまたはアクセプタとなる不純物元素を打ち込む、いわゆる自己整合イオン打ち込みを行うことにより、半導体膜にソース領域２１、ドレイン領域２２及びチャネル形成領域２３を形成する。例えば、本実施形態では、不純物元素としてリン（Ｐ）を打ち込み、その後、熱処理を行って不純物元素を活性化し、Ｎ型の半導体装置を形成する。言うまでも無く、Ｐ型の半導体装置を形成することもできる。なお、不純物元素の活性化は、ＸｅＣｌエキシマレーザを２００ｍＪ／ｃｍから４００ｍＪ／ｃｍ2程度のエネルギー密度に調整して照射しても良い。ゲート電極２０が位置精度良く形成されているので、チャネル形成領域２３も略単結晶半導体膜中の所望の位置に形成される。図６に平面図を示す。ＡＡ’間の一点鎖線の断面図が図３にあたる。但し、図６にはアライメント・マークとソース電極、ドレイン電極は省略してある。チャネル形成領域２３が略単結晶半導体膜１６ａに形成されていることが分かる。
【００３６】
その後、層間絶縁膜としての酸化珪素膜２４をＬＰＣＶＤ法やＰＥＣＶＤ法等によって形成する。次に、前記層間絶縁膜２４、ゲート絶縁膜１９を貫通してソース領域２１及びドレイン領域２２のそれぞれに至るコンタクトホールを形成し、これらのコンタクトホール内に、スパッタリング法などの製膜法によってアルミニウム、タングステン等の金属を埋め込み、パターニングすることによって、ソース電極２５及びドレイン電極２６を形成する。以上に説明した製造方法によって、図３に示すような本実施例１の半導体装置が製造される。
【００３７】
このように、実施例１の半導体装置の製造方法では、半導体膜が所望の形状に形成でき、略単結晶半導体膜にチャネル形成領域を形成することができるので、優れた電気特性を示す半導体装置を製造することができる。
【００３８】
（実施例２）
図１（ａ）に示すように、基板としての石英基板１０上に、第一絶縁膜としての酸化珪素膜１１を形成する。低圧化学気相堆積法（ＬＰＣＶＤ法）により、ＴＥＯＳを原料として、膜厚８００ｎｍの酸化珪素膜を形成する。堆積方法はＬＰＣＶＤ法以外でも良く、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等を用いても良い。また、膜厚は５００ｎｍから１．５μｍ程度であれば好ましい。
【００３９】
次に、図１（ａ）に示すように、前記第一絶縁膜１１に対して、凹部１２と第一アライメント・マーク１３を形成する。実施例２では、凹部１２をグレイン・フィルタとする。凹部１２をグレイン・フィルタとするには、凹部１２を直径が１００ｎｍ、深さが第一絶縁膜の膜厚と同じ８００ｎｍ程度の円筒状に加工しなければならない。その為、実施例１に比べると、微細露光及び微細エッチング技術が必要となる。しかし、第二絶縁膜の形成が不要になるので、製造工程数を減らすことができる。
【００４０】
その後、半導体膜を形成し、実施例１と同様にして半導体装置を製造する。
【００４１】
このように、実施例２の半導体装置の製造方法では、少ない製造工程で優れた電気特性を示す半導体装置を製造することができる。
【００４２】
（実施例３）
実施例３では、実施例１または実施例２において、第一絶縁膜１１を形成せずに、基板としての石英基板１０に直接凹部１２と第一アライメント・マーク１３を形成する。第一絶縁膜形成工程を省いて製造工程を減らすことができる。
【００４３】
（実施例４）
図７に、本発明に係る電気光学装置の例として液晶表示装置１００を示す。
【００４４】
図７に示すように、液晶表示装置１００は、ＴＦＴ１が形成された側の素子基板５２と対向基板５３とが対向配置され、これらの素子基板（アクティブマトリクス基板）５２と対向基板５３との間に誘電率異方性が正の液晶からなる液晶層（図示省略）が封入されている。
【００４５】
液晶表示装置１００は、互いに交差してなる多数のソース線（走査線）５４及び多数のゲート線（データ線）５５を有する画素回路が形成された表示画素領域と、これらソース線５４及びゲート線５５に駆動信号をそれぞれ供給するための駆動回路が形成された駆動回路領域とから構成されている。
【００４６】
素子基板５２の内面側に配された各ソース線５４と各ゲート線５５の交差部には、対応する各画素電極５７（負荷）のスイッチング動作を行うＴＦＴ１が形成されている。別言すると、マトリクス状に配置された各画素に１つのＴＦＴ１と１つの画素電極５７とが設けられている。また、対向基板５３の内面側全面には、多数の画素がマトリクス状に配列されてなる表示画素領域の全体にわたって一つの共通電極５８が形成されている。
【００４７】
一方、ＴＦＴ１に接続された画素の駆動を制御する駆動回路（ソースドライバ）６０、６１は、ＴＦＴ１と同様に素子基板５２の内面側に形成されており、図示せぬ多数のＴＦＴを含んで構成されている。この駆動回路６０、６１には、制御回路（図示略）から制御信号が供給されており、この制御信号に基づいて各ＴＦＴ１を駆動するための駆動信号（走査信号）を生成する。また、ＴＦＴ１に接続された画素の駆動を制御するためのもう一つの駆動回路（ゲートドライバ）６２、６３も駆動回路６０、６１と同様、多数のＴＦＴを含んで構成され、供給される制御信号から各ＴＦＴ１を駆動するための駆動信号（データ信号）を生成する。
【００４８】
（実施例５）
図８は、本発明に係る電子機器の例を示す図である。本発明に係る電子機器は、上述のようにＴＦＴを形成して得られた、本発明に係る半導体装置であるアクティブマトリクス基板を備えることを特徴とする。
【００４９】
図８（ａ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯電話の例であり、当該携帯電話２３０は、電気光学装置（表示パネル）１００、アンテナ部２３１、音声出力部２３２、音声入力部２３３及び操作部２３４を備えている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００５０】
図８（ｂ）は本発明の製造方法によって製造される半導体装置等が搭載されたビデオカメラの例であり、当該ビデオカメラ２４０は、電気光学装置（表示パネル）１００、受像部２４１、操作部２４２及び音声入力部２４３を備えている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００５１】
図８（ｃ）は本発明の製造方法によって製造される半導体装置等が搭載された携帯型パーソナルコンピュータの例であり、当該コンピュータ２５０は、電気光学装置（表示パネル）１００、カメラ部２５１及び操作部２５２を備えている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００５２】
図８（ｄ）は本発明の製造方法によって製造される半導体装置等が搭載されたヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ２６０は、電気光学装置（表示パネル）１００、バンド部２６１及び光学系収納部２６２を備えている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００５３】
図８（ｅ）は本発明の製造方法によって製造される半導体装置等が搭載されたリア型プロジェクターの例であり、当該プロジェクター２７０は、電気光学装置（表示パネル）１００、光源２７２、合成光学系２７３、ミラー２７４、２７５を筐体２７１内に備えている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される回路に設けられる半導体装置の製造に適用される。
【００５４】
図８（ｆ）は本発明の製造方法によって製造される半導体装置等が搭載されたフロント型プロジェクターの例であり、当該プロジェクター２８０は、電気光学装置（表示パネル）１００及び光学系２８１を筐体２８２内に備え、画像をスクリーン２８３に表示可能になっている。本発明の半導体装置の製造方法は、例えば電気光学装置１００や内蔵される集積回路に設けられる半導体装置の製造に適用される。
【００５５】
上記例に限らず本発明に係る半導体装置の製造方法は、あらゆる電子機器の製造に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。
【００５６】
なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。例えば、上述した実施形態では、半導体膜の一例として珪素膜を採り上げて説明していたが、半導体膜はこれに限定されるものではない。また、上述した実施形態では、本発明に係る半導体装置の一例として、ＴＦＴ（半導体素子）を備えるアクティブマトリクス基板を採り上げて説明していたが、半導体装置はこれに限定されるものではなく、他の素子（例えば、薄膜ダイオード等）を備えるものであってもよい。また、ＴＦＴとして、トップゲート型の構造を例示したが、ボトムゲート型のＴＦＴも同様に用いることができる。
【産業上の利用可能性】
【００５７】
以上説明したように、本発明によれば、半導体膜が所望の形状に形成でき、略単結晶半導体膜にチャネル形成領域を形成することができるので、優れた電気特性を示す半導体装置を製造することができる。
【００５８】
本発明に係る半導体装置は、液晶表示装置のスイッチング素子として、あるいは有機ＥＬ表示装置の駆動素子として利用することができる。
【００５９】
また、これらの表示装置は、種々の電子機器に適用可能である。例としては、携帯電話の表示部、ビデオカメラのファインダや表示部、携帯型パーソナルコンピュータ（所謂ＰＤＡ）の表示部、ヘッドマウントディスプレイの画像表示源、リア型及びフロント型プロジェクターの画像表示源等が挙げられる。
【００６０】
本発明の半導体装置を使用した表示装置は、上述した例に限らずアクティブ型あるいはパッシブマトリクス型の、液晶表示装置及び有機ＥＬ表示装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施例１に示す半導体装置の断面図である。
【図２】本発明の実施例１に示す半導体装置の断面図である。
【図３】本発明の実施例１に示す半導体装置の製造方法を説明する断面図である。
【図４】本発明の実施例１に示す半導体装置の製造方法を説明する断面図である。
【図５】本発明の実施例１に示す半導体装置の製造方法を説明する断面図である。
【図６】本発明の実施例１に示す半導体装置の製造方法を説明する平面図である。
【図７】本発明の実施例４に示す電気光学装置の接続図である。
【図８】本発明の実施例５に示す電子機器を示す図である。
【符号の説明】
【００６２】
１・・・ＴＦＴ
１０、３０・・・基板
１１・・・第一絶縁膜
１２・・・凹部
１３・・・第一アライメント・マーク
１４・・・第二絶縁膜
１５・・・グレイン・フィルタ
１６・・・半導体膜
１６ａ・・・略単結晶半導体膜
１６ｂ・・・島状の略単結晶半導体膜
１６ｃ・・・第二アライメント・マーク
１７・・・レーザ光
１８・・・禁止領域
１９・・・ゲート絶縁膜
２０・・・ゲート電極
２０ｂ・・・第三アライメント・マーク
２１・・・ソース領域
２２・・・ドレイン領域
２３・・・チャネル形成領域
２４・・・層間絶縁膜
２５・・・ソース電極
２６・・・ドレイン電極
５２・・・素子基板
５３・・・対向基板
５４・・・走査線
５５・・・ゲート線
５７・・・画素電極
５８・・・共通電極
６０、６１、６２、６３・・・駆動回路
１００・・・電気光学装置
２３０・・・携帯電話
２３１・・・アンテナ部
２３２・・・音声出力部
２３３、２４３・・・音声入力部
２３４、２４２、２５２・・・操作部
２４０・・・ビデオカメラ
２４１・・・受像部
２５０・・・コンピュータ
２５１・・・カメラ部
２６０・・・ヘッドマウントディスプレイ
２６１・・・バンド部
２６２・・・光学系収納部
２７０、２８０・・・プロジェクター
２７１、２８２・・・筐体
２７２・・・光源
２７３・・・合成光学系
２７４、２７５・・・ミラー
２８１・・・光学系
２８３・・・スクリーン。
【図１】
2007059426.tif 000003
【図２】
2007059426.tif 000004
【図３】
2007059426.tif 000005
【図４】
2007059426.tif 000006
【図５】
2007059426.tif 000007
【図６】
2007059426.tif 000008
【図７】
2007059426.tif 000009
【図８】
2007059426.tif 000010