(57)【要約】【課題】各種回路ブロックを混載した半導体集積回路としての半導体装置において、同一半導体チップ内における各回路ブロック間での不必要な信号やノイズの伝播，干渉による特性劣化を低減する。【解決手段】水分による腐食防止や半導体チップ１１の欠損防止など、半導体チップ１１の信頼性向上のため、半導体チップ１１の周囲に配置するアルミ配線によるシールリング１２に基板コンタクト１５を設け、基板コンタクト１５を介してシールリング１２をグラウンド電位に接続することにより、同一半導体チップ内における不必要な信号やノイズの伝播，干渉を低減する。【選択図】図１
2007059676.tif 000002
【特許請求の範囲】
【請求項１】
集積回路が形成され、かつ半導体チップが搭載された半導体基板と、グラウンド端子に接続される基板コンタクトと、前記半導体チップ周囲を囲み、かつ前記基板コンタクトに接続されたアルミ配線によるシールリングとを備えた半導体装置において、前記アルミ配線が複数設けられた半導体装置であって、前記アルミ配線間を前記基板コンタクトによって接続したことを特徴とする半導体装置。
【請求項２】
前記集積回路の回路グラウンド端子と前記アルミ配線とを接続したことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記集積回路の基板コンタクト端子と前記アルミ配線とを接続したことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記アルミ配線によるシールリングを、該アルミ配線よりも低インピーダンスの銅配線によりグラウンド端子に接続したことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記シールリングを前記集積回路の回路グラウンド端子とアルミ配線とに接続したことを特徴とする請求項４記載の半導体装置。
【請求項６】
前記シールリングを前記集積回路の基板コンタクト端子とアルミ配線とに接続したことを特徴とする請求項４記載の半導体装置。
【請求項７】
銅配線によるシールリングを備えたことを特徴とする請求項１記載の半導体装置。
【請求項８】
前記各シールリングとは別に、該シールリングの内側に、グラウンド電位に接続された配線層によるシールリングを設けたことを特徴とする請求項１〜７いずれか１項記載の半導体装置。
【請求項９】
前記グラウンド電位に接続された配線層によるシールリングとして、デジタル回路ブロックとアナログ回路ブロックとを分離するように配置された配線層によるシールリングを設けたことを特徴とする請求項８記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に搭載される半導体チップ内における不必要な信号やノイズの伝播，干渉を低減するための技術に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化，多機能化，低価格化の動きに伴い、様々な回路機能を搭載した大型半導体集積装置への動きが加速している。例えば携帯電話用の無線部の集積回路としては、ＢＩ−ＣＭＯＳ技術を用いて、送信回路，受信回路，ＰＬＬ回路などの複数のアナログ回路およびデジタル回路が同一基板上に集積化されている。
【０００３】
このような集積回路では、一般に回路動作を制御する基準信号として、外部のＴＣＸＯ（温度補償型水晶発振器）などから１０ＭＨｚ〜３０ＭＨｚの信号を受け取り、この基準信号を内部回路で分周または逓倍することによって必要な周波数に変換し、例えばＰＬＬ回路の位相比較信号やデジタル回路の基準信号として使用している。
【０００４】
このように集積回路内部では、基準信号以外に分周波，逓倍波の周波数の信号が発生しており、特にデジタル回路においては、それらの信号は矩形波であって、奇数次高周波を含んでおり、また、その振幅は電源・グラウンド間の電圧であるため、他の回路における信号の振幅レベルに対して比較的大きな振幅となっている。このため、デジタル回路ブロックの信号は、他の回路ブロックに対し、不必要な信号となって影響を及ぼす可能性が高いと考えられる。
【０００５】
また、アナログ回路部の受信回路や送信回路のブロックでは、１〜２ＧＨｚのＲＦ信号（高周波信号）あるいはＬＯ信号（局部発振信号）を入出力する回路があり、それらの信号を分周，逓倍する回路、あるいはミキサなどの周波数変換を行う回路などがあり、それらの回路からＲＦ信号，ＬＯ信号の分周波や高調波，回路ノイズなどが発生する。
【０００６】
このような構成の半導体装置においては、前記デジタル信号やその高調波およびＲＦ信号など、様々な振幅や周波数を持った信号が混在しており、それらが半導体基板，電源配線あるいはグラウンド配線を経由して、他の回路ブロックの信号配線や電源配線またはグラウンド配線に伝播，干渉し、回路信号に不要なスプリアス成分やノイズ成分となって悪影響を及ぼし、信号のＳ／Ｎ，Ｃ／Ｎの劣化や、回路の入力信号に対する感度劣化などの問題を引き起こすなど、半導体集積回路としての性能を下げるという問題があった。
【０００７】
このような集積回路内部で発生する、不必要な信号やノイズの伝播、干渉に対しては、集積回路内部における動作信号を、他の回路へ伝えないこと、また他の回路からの不必要な信号を受け取らないようにすることが重要となり、例えば特許文献１に記載の構成を採用することなどが考えられる。
【０００８】
また、図１１に示すように、従来技術において、半導体基板１１１上に、２つの領域のアナログ回路ブロック１１２，１１３と、デジタル回路ブロック１１４とが間隔を置いて配置されている場合、各アナログ回路ブロック１１２，１１３と、デジタル回路ブロック１１４との間に、基板コンタクト１１５を配置することにより、該基板コンタクト１１５がガードリングとしての機能を果たし、各回路ブロックにおける不必要な信号やノイズの伝播，干渉を低減することを実現している。
【特許文献１】特開２００４−１７９２５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記のように従来技術において、不必要な信号やノイズの伝播、干渉に対する対策として、同一半導体チップ内の各回路ブロック間に、特にアナログ回路ブロックとデジタル回路ブロックとの間を分離する基板コンタクトを配置したり、ウエル分離，トレンチ分離などの手法を用いて、基板を経由して伝わる信号の干渉経路を絶つという対策が実施されている。
【００１０】
しかしながら、多機能な集積回路の場合には、これらは結果としてチップサイズが大きくなり、集積回路のコストを引き上げるという問題が発生する。
【００１１】
また、ウエル分離，トレンチ分離などの手法で回路ブロック間の干渉を抑える場合には、基板裏面の電位をグラウンドまたは電源電圧の電位で固定することによって効果が高まるが、一般のＱＦＰパッケージなどでは、リードフレームを露出させ、電位を与えるための端子が必要となってしまうことや、フリップチップ実装などで半導体装置の基板裏面が半導体装置を実装する基板と接触しない構成のものでは実現が困難であるという制約が発生する。
【００１２】
本発明は、前記従来技術の課題を解決し、各種回路ブロックを混載した半導体集積回路としての半導体装置において、同一半導体チップ内における各回路ブロック間での不必要な信号やノイズの伝播，干渉による特性劣化を低減する半導体装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
前記目的を達成するため、本発明に係る半導体装置は、集積回路が形成され、かつ半導体チップが搭載された半導体基板と、グラウンド端子に接続される基板コンタクトと、前記半導体チップ周囲を囲み、かつ前記基板コンタクトに接続されたアルミ配線によるシールリングとを備えた半導体装置において、前記アルミ配線が複数設けられた半導体装置であって、前記アルミ配線間を前記基板コンタクトによって接続したことを特徴とし、これにより、同一半導体チップ周囲を囲うように設けられた、主に水分による腐食防止や、半導体チップの欠損防止など、半導体チップの信頼性向上を目的とするためのアルミ配線によるシールリングを用い、該シールリングを低インピーダンスでグラウンド電位に接続することによって、同一半導体チップ内における不必要な信号やノイズの伝播，干渉を低減する。
【発明の効果】
【００１４】
本発明に係る半導体装置によれば、半導体チップの周囲を囲う形で設けられたシールリングに基板コンタクトを配置し、グラウンド電位に接続することによって、半導体チップ内で発生する不必要な伝播，干渉を起こす信号やノイズを、低インピーダンスでグラウンド電位に接続されたシールリングに逃がすことにより、半導体基板を介して伝わる不必要な信号やノイズを低減することを可能にする。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００１６】
（実施形態１）
図１は本発明の実施形態１である半導体装置の概略構成を示す平面図であり、半導体チップ１１と、該半導体チップ１１の周囲に配置され、グラウンド電位に接続されるアルミ配線によるシールリング１２と、半導体チップ１１上に配置された２つの回路ブロック１３，１４と、シールリング１２に設けられた基板コンタクト１５と、外部接続用パッド１６とを備えている。
【００１７】
図１に示す構成の半導体装置において、両回路ブロック１３，１４で発生する信号に対し、基板を経由して互いの回路ブロック１３，１４内に伝わる不必要な信号をグラウンド電位に接続したシールリング１２に逃がすことによって、互いに干渉することを防止している。
【００１８】
図２は実施形態１を実施して実際に２端子間のＳパラメータの測定を行った半導体チップの概略構成図、図３は図２に示す半導体チップの横断面図であり、２２はシールリング、２５はシーリング２２に設けられた基板コンタクト、２６，２７は測定用パッド、３１は半導体基板、３２は、基板コンタクト３５に接続して、それぞれシールリングを形成する複数層のアルミ配線、３３は酸化膜、３４はＰウエル、３５はトレンチ、３６はＰ＋拡散層である。
【００１９】
図２において、測定用パッド２６をポート１とし、測定用パッド２７をポート２とし、シールリング２２をオープン（開放）としたとき、およびシールリング２２をグラウンド電位に接続したときのＳパラメータ（scattering paramater）を、ベクトルネットワークアナライザを用いて測定を行った。
【００２０】
図４は前記測定によって得られたＳパラメータの結果を示すグラフであり、横軸は周波数（単位：Ｈｚ）、縦軸はＳパラメータのＳ２１（単位：ｄＢ）を示している。また、シールリングをオープンとしたときのＳパラメータが４１であり、同様に、シールリングをグラウンド電位に接続したときのＳパラメータが４２である。
【００２１】
図４において、Ｓパラメータ４１と４２を比較すると、シールリング２２をオープンとした場合、すなわちＳパラメータ４１に対して、シールリング２２をグラウンド電位に接続した場合、Ｓパラメータ４２では、約２０ｄＢの改善効果が認められる。
【００２２】
図４から分るように、例えば、図１における回路ブロック１３で発生する信号が、半導体基板を経由して不必要な信号やノイズとして回路ブロック１４に伝わることを低減する効果があることが証明される。これは回路ブロック１３で発生する、半導体基板を経由して他の回路ブロックへ伝わる不必要な信号やノイズを、低インピーダンスで基板コンタクト１５を介し、グラウンド電位に接続したシールリング１２に逃がすことにより、他の回路ブロックへ伝わることを回避しているからであり、これを例えば半導体チップ１１外部に接続される、バイパスコンデンサで落とすことによって実現しているのである。
【００２３】
また、図５の半導体チップ５１に示すように、シールリング５２に接続するグラウンド電位としては、各回路ブロック５３，５４のグラウンド配線５７を、外部接続用パッド５６と基板コンタクト５５を介してシールリング５２に接続することによって、グラウンド電位を共用するようにしても前記と同様の効果が得られる。
【００２４】
このような場合、シールリングとグラウンド電位を共用する回路ブロック５３，５４としては、ノイズや他の信号の影響を受けても特性に影響が少なく、かつ他の回路ブロックへ不必要な信号やノイズを伝えにくい回路ブロックを選択することが望ましい。
【００２５】
また、図６に示すように、基板コンタクト６５に関しては、シールリング６２上に不連続に配置されていても前記と同様の効果が得られる。なお図中、６１は半導体チップ、６３，６４は回路ブロック、６６は外部接続用パッドである。
【００２６】
（実施形態２）
図７は本発明の実施形態２である半導体装置の概略構成を示す平面図であって、実施形態２の半導体装置は、半導体チップとパッケージを含めた構成となっており、高周波領域における不必要な信号やノイズの伝播，干渉を低減するものである。
【００２７】
図７において、高周波領域における不必要な信号やノイズの伝播，干渉を低減するものであり、７１は半導体チップ、７２はシールリング、７３，７４は回路ブロック、７５は基板コンタクト、７６は外部接続用パッド、７７はグランド配線、７８は、外部接続用パッド７６とシールリング７２、あるいは外部接続用パッド７６とハンダボール７９を接続する銅配線である。
【００２８】
図８に示すように、例えば、ＱＦＰのような形態のパッケージ８７においては、一般には、半導体チップ８１周辺に設置されて、例えば電源端子，グラウンド端子，入出力端子を半導体チップ８１からパッケージ８７へ接続する外部接続用パッド８６より、ボンディングワイヤ８３を介してワイヤボンディングパッド８４に接続される構成となっている。半導体チップ８１の周囲は、実施形態１と同様に、基板コンタクト８５を有するシールリング８２により囲まれている。
【００２９】
図８に示す構成の場合、高い周波数領域においては、ボンディングワイヤ８３の寄生インダクタンス成分により、グラウンド電位に対しインピーダンスが高くなり、グラウンド電位に接続されたシールリング８２の不必要な信号やノイズの伝播，干渉を低減する効果が損なわれてしまう可能性がある。
【００３０】
このような場合、例えば図７に示すウエハレベルＣＳＰのようなパッケージを用いれば、アルミ配線よりもさらに低インピーダンスの銅配線７８を使用することが可能であり、銅配線７８を用いて外部パッドに接続することにより、図８に示す構成における課題を解決することができ、不必要な信号やノイズの伝播，干渉を低減することが可能になる。
【００３１】
また、銅配線を用いてシールリングを構成することによっても前記と同様の効果を得ることができる。
【００３２】
（実施形態３）
図９は本発明の実施形態３である半導体装置の概略構成を示す平面図であり、半導体チップ９１と、半導体チップ９１周辺に配置された、アルミ配線によるシールリング９２と、半導体チップ９１上に配置された２つの回路ブロック９３，９４と、シールリング９２の内側に、シールリング９２に沿うように配設され、かつグラウンド電位に接続された別のシールリングとしてのアルミ配線９７と、アルミ配線９７に設けられた基板コンタクト９５と、基板コンタクト９５に接続された外部接続用パッド９６を備えている。
【００３３】
実施形態３において、シールリング９２は、従来の目的である腐食防止やチップ欠損防止のために配置されているが、例えばチップダイシングの際、欠損が大きくなった場合などには、シールリング９２が一部で断線してしまう可能性もあるため、シールリング９２の内側に、グラウンド電位に接続されたアルミ配線９７による別のシールリングを設けることにより、前記の課題を回避することができる。
【００３４】
また、実施形態３において、図１０に示すように、アナログ回路ブロック１０３と、デジタル回路ブロック１０４との間に、シールリング１０２に接続されたアルミ配線１０７の一部１０７ａを配置し、両回路ブロック１０３，１０４の周囲を、別のシールリングであるアルミ配線１０７で囲うことにより、アナログ回路ブロック１０３とデジタル回路ブロック１０４間におけるノイズの伝播を効果的に低減することが可能になる。
【００３５】
以上のように、実施形態１〜３の構成の半導体装置では、同一半導体チップの周囲を囲うように設けられて、主に水分による腐食防止や、半導体チップの欠損防止など、半導体チップの信頼性向上を目的とするアルミ配線によるシールリングを用い、該シールリングをグラウンド電位に接続することにより、半導体基板のインピーダンスを小さくことができ、同一半導体チップ内における不必要な信号やノイズの伝播，干渉を低減することができる。
【００３６】
なお、アルミ配線によるシールリングは、多層配線プロセスの場合には、全ての配線層間を基板コンタクトで接続する。
【００３７】
また、シールリングに接続するグラウンド電位としては、半導体集積回路内において、基板を経由して伝播，干渉するスプリアス成分やノイズ成分の影響を受けにくく、また影響を受けても特性に影響の少ない回路ブロックのグラウンド電位や、基板コンタクト用グラウンド電位と接続していてもよい。
【００３８】
また、周波数領域が高い信号を扱う場合、例えば、一般のＱＦＰのようなパッケージにおいては、ワイヤボンディングパッドなどを用いて、半導体基板の外部に接続する端子へ配線を接続する必要がある。しかし、これでは扱う信号の周波数が高くなった場合には、ワイヤリングによる寄生インダクタンス成分によるインピーダンスが無視できなくなり、外部グラウンドに接続されたシールリングによるアイソレーション効果が低減されてしまう。
【００３９】
このような場合、実施形態２の構成のように、例えば、ウエハレベルＣＳＰのようなパッケージを用い、アルミ配線よりさらに低インピーダンスの銅配線を用いてシールリングを形成することにより、シールリングを外部グラウンドに対し、低インピーダンスで接続することができる。
【００４０】
なお、理想的に最も低インピーダンスでグラウンド電位に接続するためには、半導体パッケージの端部にシールリング接続用の外部グラウンド端子を設けることが望ましい。
【００４１】
また、シールリングは本来腐食防止や欠損防止など信頼性向上を目的として配置されているものであるため、例えばシールリングのアルミ配線の欠損が激しくなった場合には、断線してしまう可能性もある。このような場合を想定し、実施形態３の構成のように、シールリングの内側に、同様にグラウンド電位に接続し、かつ基板コンタクトを設けたアルミ配線を配置することで前記課題を解決することができる。
【産業上の利用可能性】
【００４２】
本発明は、同一半導体基板上の集積回路における、アナログ回路、デジタル回路などを含む、各回路ブロック間および各端子間の基板を経由した不必要な信号やノイズの伝播、干渉の対策に有効であって、専用の基板コンタクトによるガードリングなどを新たに設ける必要がなく、半導体チップ周囲を取り囲むシールリングをグラウンド端子に接続することにより、半導体集積回路にとって不必要な信号やノイズの伝播、干渉を低減することを可能とするものである。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態１である半導体装置の概略構成を示す平面図
【図２】実施形態１を実施して実際に２端子間のＳパラメータの測定を行った半導体チップの概略構成図
【図３】図２に示す半導体チップの横断面図
【図４】実施形態１の半導体装置に対して実際にＳパラメータの測定を行った結果を示すグラフ
【図５】実施形態１の変形例である半導体装置の概略構成を示す平面図
【図６】実施形態１の他の変形例である半導体装置の概略構成を示す平面図
【図７】本発明の実施形態２である半導体装置の概略構成を示す平面図
【図８】実施形態１の構成に対しＱＦＰパッケージングを行ったときの概略構成を示す平面図
【図９】本発明の実施形態３である半導体装置の概略構成を示す平面図
【図１０】実施形態３の変形例である半導体装置の概略構成を示す平面図
【図１１】従来の半導体装置の概略構成を示す半導体チップの平面図
【符号の説明】
【００４４】
１１，５１，６１，７１，８１，９１，１０１  半導体チップ
１２，２２，５２，６２，７２，８２，９２，１０２  シールリング
１３，１４，５３，５４，６３，６４，７３，７４，９３，９４  回路ブロック
１５，２５，３５，５５，６５，７５，８５，９５，１０５  基板コンタクト
１６，５６，７６，８６，９６，１０６  外部接続用パッド
２６，２７  測定用パッド
３１  半導体基板
３２  アルミ配線
３３  酸化膜
５７，７７  グラウンド配線
７８  銅配線
７９  ハンダボール
８３  ボンディングワイヤ
８４  ワイヤボンディングパッド
８７  パッケージ
９７，１０７，１０７ａ  アルミ配線（別のシールリング）
１０３  アナログ回路ブロック
１０４  デジタル回路ブロック
【図１】
2007059676.tif 000003
【図２】
2007059676.tif 000004
【図３】
2007059676.tif 000005
【図４】
2007059676.tif 000006
【図５】
2007059676.tif 000007
【図６】
2007059676.tif 000008
【図７】
2007059676.tif 000009
【図８】
2007059676.tif 000010
【図９】
2007059676.tif 000011
【図１０】
2007059676.tif 000012
【図１１】
2007059676.tif 000013