(57)【要約】      （修正有）【課題】プリアンブル長をＳＴＤ仕様に準拠させた状態（短縮しない）で、伝送遅延によるパケット衝突を減少させること。【解決手段】送信データと送信イネーブル信号とを出力するＭＡＣ部と、送信データ内部のプリアンブルデータの他に、独自のプリアンブルデータを生成するプリアンブル生成部と、送信データ及び独自のプリアンブルデータに対してデジタル信号処理を施すデジタル信号処理手段と、デジタル信号処理の施された前記プリアンブル生成部により生成されたプリアンブルデータを保持するプリアンブルデータ記憶手段とを備え、プリアンブルデータ記憶手段は、送信イネーブル信号がオンになった事を検出すると直ちにデジタル信号処理の施されたプリアンブルデータ（残部データ）を出力し、デジタル信号処理手段は、プリアンブルデータ（残部データ）の出力完了後、デジタル信号処理の施された不完全プリアンプルデータを含む送信データを出力する。【選択図】図１
2007097062.tif 000002
【特許請求の範囲】
【請求項１】
送信すべきデータに、不可避的な遅延の発生原因となるデジタル信号処理を施すデジタル信号処理手段を具えるデジタル無線装置であって、
ＳＴＤ仕様の正規プリアンブルデータ中の一部データから成る不完全プリアンブルデータを含む第１送信データと、該第１送信データと同時間長のオン期間の送信イネーブル信号とを同時に出力すると共に、該第１送信データを前記デジタル信号処理手段へ出力するＭＡＣ部と、
前記正規プリアンブルデータの全データと同一内容の全データから成る前記ＳＴＤ仕様の別プリアンブルデータを生成して前記デジタル信号処理手段へ出力するプリアンブル生成部と、
前記デジタル信号処理の施された前記別プリアンブルデータを記憶し、該記憶された前記別プリアンブルデータから、前記不完全プリアンブルデータを除いた残部データを、前記送信イネーブル信号のタイミングにて出力するプリアンブルデータ記憶手段と、
該出力された残部データを前記デジタル信号処理の施された前記第１送信データに補完することにより、該第１送信データを、前記残部データと前記不完全プリアンブルデータとから成るＳＴＤ仕様の正規プリアンブルデータを含みかつ前記遅延が回復された第２送信データに変えて出力する補完手段と、
を備えたことを特徴とするデジタル無線装置。
【請求項２】
前記プリアンブルデータ記憶手段より出力される前記別プリアンブルデータの残部データの数は、前記第１送信データに前記デジタル信号処理を施した際に発生する遅延時間に相当する数であって、
前記ＭＡＣ部より供給される前記不完全プリアンブルデータの数は、ＳＴＤ仕様に基づいた正規プリアンブルデータ数から前記第１送信データに前記デジタル信号処理を施した際に発生する遅延時間に相当する数を減算した数であることを特徴とする請求項１に記載のデジタル無線装置。
【請求項３】
送信すべきデータに、不可避的な遅延の発生原因となるデジタル信号処理を施すデジタル信号処理手段を具えるデジタル無線装置であって、
プリアンブルデータを含まないデータにて構成される第３送信データと、該第３送信データと同時間長のオン期間の送信イネーブル信号とを同時に出力すると共に、該第３送信データを前記デジタル信号処理手段へ出力するＭＡＣ部と、
ＳＴＤ仕様の正規プリアンブルデータを生成して、前記デジタル信号処理手段へ出力するプリアンブル生成部と、
前記プリアンブル生成部により生成され、前記デジタル信号処理の施された、前記正規プリアンブルデータを記憶し、該記憶された前記正規プリアンブルデータを前記送信イネーブル信号のタイミングで出力するプリアンブルデータ記憶手段と、
出力された前記第３送信データを、前記正規プリアンブルデータが全て出力される時間から、前記第３送信データにデジタル信号処理を施した際に発生する遅延時間を減算した時間だけ、前記第３送信データの出力される時間を遅延させる遅延回路と、
前記プリアンブルデータ記憶手段より出力された、前記デジタル信号処理の施された前記正規プリアンブルデータを、前記遅延回路より出力された前記第３送信データと補完することにより、前記正規プリアンブルデータと前記第３送信データとから成る、前記遅延が回復された第２送信データに変えて出力する補完手段と、
を備えたことを特徴とするデジタル無線装置。
【請求項４】
送信すべきデータに、不可癖的な遅延の発生原因となるデジタル信号処理手段によるデジタル信号処理を施す工程を含む送信データ信号処理方法であって、
ＳＴＤ仕様の正規プリアンブルデータ中の一部データから成る不完全プリアンブルデータを含む第１送信データと、該第１送信データと同時間長のオン期間の送信イネーブル信号とを同時に出力すると共に、該第１送信データを前記デジタル信号処理手段に出力する工程と、
前記正規プリアンブルデータの全データと同一内容の全データから成る前記ＳＴＤ仕様の別プリアンブルデータを生成して、前記デジタル信号処理手段に出力する工程と、
前記デジタル信号処理の施された前記別プリアンブルデータを記憶し、該記憶された前記別プリアンブルデータから、前記不完全プリアンブルデータを除いた残部データを、前記送信イネーブル信号のタイミングで補完手段に出力する工程と、
前記補完手段によって、前記残部データを前記第１送信データに補完することにより、該第１送信データを、前記残部データと前記不完全プリアンブルデータとから成るＳＴＤ仕様の正規プリアンブルデータを含みかつ前記遅延が回復された第２送信データに変えて出力する工程と、
を含むことを特徴とする送信データ信号処理方法。
【請求項５】
前記別プリアンブルデータの残部データの数は、前記第１送信データにデジタル信号処理を施した際に発生する遅延時間に相当する数であって、
前記不完全プリアンブルデータの数は、ＳＴＤ仕様に基づいた正規のプリアンブルデータ数から、前記第１送信データに前記デジタル信号処理を施した際に発生する遅延時間に相当する数を減算した数であることを特徴とする請求項４に記載の送信データ信号処理方法。
【請求項６】
送信すべきデータに、不可癖的な遅延の発生原因となるデジタル信号処理手段によるデジタル信号処理を施す工程を含む送信データ信号処理方法であって、
プリアンブルデータを含まないデータにて構成される第３送信データと、該第３送信データと同時間長のオン期間の送信イネーブル信号とを同時に出力すると共に、該第３送信データを前記デジタル信号処理手段に出力する工程と、
ＳＴＤ仕様の正規プリアンブルデータを生成して前記デジタル信号処理手段に出力する工程と、
前記デジタル信号処理の施された正規プリアンブルデータを記憶し、該記憶された前記正規プリアンブルデータを前記送信イネーブル信号のタイミングで補完手段に出力する工程と、
前記出力されたデジタル信号処理の施された第３送信データを、前記正規プリアンブルデータが前記補完手段に全て出力される時間から前記第３送信データにデジタル信号処理を施した際に発生する遅延時間を減算した時間だけ遅延させて前記補完手段に出力する工程と、
前記送信イネーブル信号のタイミングで出力された前記正規プリアンブルデータを、前記遅延されて出力された前記第３送信データに前記補完手段によって補完することにより、前記正規プリアンブルデータと前記第３送信データとから成る、前記遅延が回復された第２送信データに変えて出力する工程と、
を含むことを特徴とする送信データ信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、デジタル無線装置及び送信データ信号処理方法に係り、特にＣＳＭＡ（Carrier Sense Multiple Access：搬送波感知多重アクセス）方式無線装置における送信データ信号処理部での送信データの遅延を改善（解消）することにより、伝送遅延によるパケット衝突を解消（減少）させるための方法に関する。
【背景技術】
【０００２】
従来、この種の技術として、無線回線を介しての移動端末からのファクシミリ情報を、異なる場所に設置された移動端末に対して送信する際に、このファクシミリ情報を移動体通信制御装置同士が公衆電話網等を経由して中継する際の、中継用のファクシミリ伝送制御方法が知られている（例えば、特許文献１参照）。
【０００３】
この技術によれば、移動端末と移動体通信制御装置間における送受信において、無線回線上でバイナリコード信号のデータ誤りが発生した場合の再送制御に起因する伝送遅延により通信が破綻することを防止するために、通信データの先頭部に設けられるプリアンブルを短縮することで、バイナリコード信号の全体の時間幅を短縮して、伝送経路内の各ノード（端末）で発生する信号中継時の遅延を抑制し、通信の破綻を減少させている。
【０００４】
ここで、伝送経路内の各ノードで発生する信号中継時の遅延（送信遅延時間）を抑制することにより、何故、通信の破綻を減少させられるのかについて説明する。
【０００５】
いま、ある端末Ａの送信遅延時間に他の端末Ｂがキャリアセンスを行うと、端末Ｂは本来ならチャネルがビジー状態にもかかわらず、誤ってアイドル状態と判断してしまう。これにより、端末Ａのパケットデータ（送信遅延時間後に送信されたパケット）送信中に端末Ｂがパケットデータを送信してしまい、パケットの衝突が発生する。したがって、この場合、端末Ａに送信遅延時間が発生しなければ、パケットの衝突、即ち、通信の破綻が生じなくなる。そこで、特許文献１の発明では、この伝送遅延時間を、プリアンブルデータを短縮することで小さくしている。これにより、通信の破綻を減少させられることになる。
【特許文献１】特開２００２−１８５７３８号公報（第７〜第９頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載の技術では、伝送遅延によるパケット衝突を解消するために、アセンブル長を、当初のＳＴＤ仕様とは異なる長さに変更して対処している。即ち、同じ特徴を有する装置間のみで有効な限定（特殊）仕様にて対処しており、一般の標準装置間においては、伝送遅延によるパケット衝突を解消する事が出来ないという問題があった。
【０００７】
そこで、この発明は、一般のスタンダードな装置間（の有するデータ伝送）仕様にて、即ち、プリアンブル長をＳＴＤ仕様に準拠させた状態（短縮しない）で、伝送遅延によるパケット衝突を解消可能な、デジタル無線装置及び送信データ信号処理方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、この発明のデジタル無線装置は、送信すべきデータに、不可避的な遅延の発生原因となるデジタル信号処理を施すデジタル信号処理手段を具えるデジタル無線装置であって、ＳＴＤ仕様の正規プリアンブルデータ中の一部データから成る不完全プリアンブルデータを含む第１送信データと、第１送信データと同時間長のオン期間の送信イネーブル信号とを同時に出力すると共に、第１送信データをデジタル信号処理手段へ出力するＭＡＣ部を備えている。さらに、正規プリアンブルデータの全データと同一内容の全データから成るＳＴＤ仕様の別プリアンブルデータを生成してデジタル信号処理手段へ出力するプリアンブル生成部を備えており、デジタル信号処理の施された別プリアンブルデータを記憶し、記憶された別プリアンブルデータから、不完全プリアンブルデータを除いた残部データを、送信イネーブル信号のタイミングにて出力するプリアンブルデータ記憶手段を備えている。そして、出力された残部データをデジタル信号処理の施された第１送信データに補完することにより、第１送信データを、残部データと不完全プリアンブルデータとから成るＳＴＤ仕様の正規プリアンブルデータを含みかつ遅延が回復された第２送信データに変えて出力する補完手段を備えて構成されている。
【０００９】
また、この発明のデジタル無線装置は、送信すべきデータに、不可避的な遅延の発生原因となるデジタル信号処理を施すデジタル信号処理手段を具えるデジタル無線装置であって、プリアンブルデータを含まないデータにて構成される第３送信データと、第３送信データと同時間長のオン期間の送信イネーブル信号とを同時に出力すると共に、第３送信データをデジタル信号処理手段へ出力するＭＡＣ部を備えている。さらに、ＳＴＤ仕様の正規プリアンブルデータを生成して、デジタル信号処理手段へ出力するプリアンブル生成部を備え、プリアンブル生成部により生成され、デジタル信号処理の施された、正規プリアンブルデータを記憶し、記憶された正規プリアンブルデータを送信イネーブル信号のタイミングで出力するプリアンブルデータ記憶手段を備える。そして、出力された第３送信データを、正規プリアンブルデータが全て出力される時間から、第３送信データにデジタル信号処理を施した際に発生する遅延時間を減算した時間だけ、第３送信データの出力される時間を遅延させる遅延回路を備え、プリアンブルデータ記憶手段より出力された、デジタル信号処理の施された正規プリアンブルデータを、遅延回路より出力された第３送信データと補完することにより、正規プリアンブルデータと第３送信データとから成る、遅延が回復された第２送信データに変えて出力する補完手段を備えて構成されている。
【００１０】
また、この発明の送信データ信号処理方法は、送信すべきデータに、不可癖的な遅延の発生原因となるデジタル信号処理手段によるデジタル信号処理を施す工程を含む送信データ信号処理方法であって、ＳＴＤ仕様の正規プリアンブルデータ中の一部データから成る不完全プリアンブルデータを含む第１送信データと、第１送信データと同時間長のオン期間の送信イネーブル信号とを同時に出力すると共に、第１送信データをデジタル信号処理手段に出力する。そして、正規プリアンブルデータの全データと同一内容の全データから成る前記ＳＴＤ仕様の別プリアンブルデータを生成して、デジタル信号処理手段に出力する。また、デジタル信号処理の施された別プリアンブルデータを記憶し、記憶された別プリアンブルデータから、不完全プリアンブルデータを除いた残部データを、送信イネーブル信号のタイミングで補完手段に出力する。さらに、補完手段によって、残部データを第１送信データに補完することにより、第１送信データを、残部データと不完全プリアンブルデータとから成るＳＴＤ仕様の正規プリアンブルデータを含みかつ遅延が回復された第２送信データに変えて出力するものである。
【００１１】
また、この発明の送信データ信号処理方法は、送信すべきデータに、不可癖的な遅延の発生原因となるデジタル信号処理手段によるデジタル信号処理を施す工程を含む送信データ信号処理方法であって、プリアンブルデータを含まないデータにて構成される第３送信データと、第３送信データと同時間長のオン期間の送信イネーブル信号とを同時に出力すると共に、第３送信データをデジタル信号処理手段に出力する。そして、ＳＴＤ仕様の正規プリアンブルデータを生成して前記デジタル信号処理手段に出力する。また、デジタル信号処理の施された正規プリアンブルデータを記憶し、記憶された正規プリアンブルデータを送信イネーブル信号のタイミングで補完手段に出力する。さらに、出力されたデジタル信号処理の施された第３送信データを、正規プリアンブルデータが補完手段に全て出力される時間から第３送信データにデジタル信号処理を施した際に発生する遅延時間を減算した時間だけ遅延させて補完手段に出力する。また、送信イネーブル信号のタイミングで出力された正規プリアンブルデータを、遅延されて出力された第３送信データに補完手段によって補完することにより、正規プリアンブルデータと第３送信データとから成る、遅延が回復された第２送信データに変えて出力するものである。
【発明の効果】
【００１２】
この発明によれば、プリアンブルデータ記憶手段には、送信データの遅延時間分に相当するプリアンブル数に応じたプリアンブルデータが、予めデジタル信号処理手段により、デジタル信号処理の施された形態で保持されており、送信イネーブル信号がオンになると同時に出力されるので、送信遅延量をゼロとすることが出来、パケット（送信データ）の衝突によるパケット誤り率を低減（通信の破綻を減少）させることが出来る。
【発明を実施するための最良の形態】
【００１３】
以下、この発明の実施形態を図面に基づいて説明する。
【００１４】
（実施形態１）
図１〜図３には、この発明の第１実施形態を説明するための図が示されている。
【００１５】
〔実施形態１の構成〕
図１は実施形態１のデジタル無線装置の一構成例を示したブロック図である。なお、図１には、この発明の要部の送信データ信号処理部等のみ示していて、それ以外の部分、例えば受信データ信号処理部等の記載は省略している（以降の実施の形態についても同様）。
【００１６】
図１におけるデジタル無線装置１００は、ＭＡＣ（Media Access Control：媒体アクセス制御）部１０と、多値変調方式の送信データ信号処理部１２とで構成される。送信データ信号処理部１２は、さらに、ＰＲ（プリアンブル）生成部１４、デジタル信号処理手段１１０、プリアンブルデータ記憶手段１２０、ＯＲ回路（補完手段ともいう）２８、及びＣＰＵ３６により構成され、さらに、デジタル信号処理手段１１０は、ＯＲ回路１６、シリ／パラ変換部１８、符号化部２０、及びデジタルフィルタ２２により構成され、プリアンブルデータ記憶手段１２０は、ＰＲ（プリアンブル）データレジスタ２４、及び遅延量メモリ２６により構成される。
【００１７】
ＭＡＣ部１０は、送信イネーブル信号を、ＰＲ生成部１４及びＰＲデータレジスタ２４に供給すると共に、ＳＴＤ仕様の正規プリアンブルデータ数から、デジタル信号処理手段１１０にて信号処理される際に発生する遅延時間分のプリアンブルデータ数を減算したプリアンブルデータ（不完全プリアンブルデータという）の付加された送信データＡ（第１送信データ）をＯＲ回路１６に供給する。
【００１８】
ＰＲ生成部１４は、ＳＴＤ仕様の正規の別プリアンブルデータを生成し、ＯＲ回路１６に供給する。
【００１９】
ＯＲ回路１６は、ＰＲ生成部１４から出力されるＳＴＤ仕様の正規の別プリアンブルデータ及びＭＡＣ部１０から出力される不完全プリアンブルデータの付加された送信データＡを、それぞれ、シリ／パラ変換部１８にそのまま直に供給する。但し、両者が同時にシリ／パラ変換部１８に供給されることはない（後述）。シリ／パラ変換部１８は、ＯＲ回路１６より供給されたシリアル送信データを各々の多値変調に合わせてシリアル／パラレル変換を行い符号化部２０に供給する。
【００２０】
符号化部２０は、シリ／パラ変換部１８より供給された送信データの符号化を行い、デジタルフィルタ２２に供給する。デジタルフィルタ２２は、符号化部２０より供給されたデータのフィルタリングを行い、ＰＲデータレジスタ２４及びＯＲ回路２８に供給する。
【００２１】
ＰＲデータレジスタ２４は、遅延量メモリ２６と連携して、ＰＲ生成部１４よりデジタル信号処理手段１１０を介して供給されたＳＴＤ仕様の別プリアンブルデータを記憶する。
【００２２】
ＯＲ回路（補完手段）２８は、デジタルフィルタ２２及びプリアンブルデータ記憶手段１２０（ＰＲデータレジスタ２４）より供給されたデータを、ＳＴＤ仕様の正規のプリアンブルデータを含む遅延を回復した送信データＢ（第２送信データ）として図示しない次段の無線信号生成手段等に出力する。
【００２３】
なお、ＣＰＵ３６は、多値変調方式の送信データ信号処理部１２全体の制御を行う。
【００２４】
〔実施形態１の動作〕
図２は、この発明の動作を示すフローチャートであり、図３はこの発明の動作を説明するためのタイミングチャートである。
【００２５】
以下、図２のフローチャートをメインに、図１乃至図３を適宜参照しながら実施形態１の動作について説明する。
【００２６】
多値変調方式の送信データ信号処理部１２には、ＭＡＣ部１０より、送信イネーブル信号及び送信データＡ（第１送信データ）が供給されている。送信データＡは、送信イネーブル信号がオンのときに送出される（図３参照）。この送信データＡは、不完全プリアンブルデータと、ユニークワード（ＵＷ）と、本来の情報としてのデータとを含む。
【００２７】
不完全プリアンブルデータは、正規のプリアンブルデータを構成する全データ中のユニークワード側の一部データのみから成っている。この不完全プリアンブルデータの時間長は、送信データ信号処理部１２におけるデジタル信号処理によって生ずる信号の送信の遅延時間によって相対的に決まる。この遅延時間は、送信データ信号処理部１２の回路構成が分かれば、予め、知ることが出来るので、不完全プリアンブルデータの時間長も予め設定することが出来る。
【００２８】
ＰＲ生成部１４は、送信イネーブル信号がオフ（ＬＯＷアクティブ）のとき、ＭＡＣ部１０より供給されるのではない独自のプリアンブルデータ、即ち、ＳＴＤ仕様の正規の別プリアンブルデータ（図３のＰＲ生成回路出力参照）を生成する（ステップＳ１００，Ｓ１０２）。この別プリアンブルデータは、正規のプリアンブルデータと同一内容の全データから成っている。この別プリアンブルデータは、送信データＡがデジタル信号処理手段１１０により信号処理中でないときに、デジタル信号処理手段１１０に供給され、デジタル信号処理手段１１０にてプリアンブルデータのデジタル信号処理が行われる（ステップＳ１０４，１０６）。尚、ＰＲ生成部１４は、独自の別プリアンブルデータを一度生成したら、送信イネーブル信号がオフの度に、毎回生成するのではなく、以降それを保持し、必要に応じて保持していた別プリアンブルデータを出力するようにしても良い。
【００２９】
デジタル信号処理の施された別プリアンブルデータは、プリアンブルデータ記憶手段１２０に一旦記憶される（ステップＳ１０８）。
【００３０】
次に、プリアンブルデータ記憶手段１２０は、図示しない受信データ信号処理部等にて行われるキャリアセンス（搬送波検出等）の結果、送信イネーブル信号がオン（送信可能状態）になると、直ちに送信データＡの遅延時間分に相当するプリアンブルデータ数に応じたプリアンブルデータ、即ちＳＴＤ仕様の正規プリアンブルデータから不完全プリアンブルデータを除いたプリアンブルデータの一部である残部データ（図３のＰＲデータメモリ出力参照）を例えばＯＲ回路として構成した補完手段２８に出力する。さらに詳細に説明すれば、この残部データは、正規のプリアンブルデータを構成する全データから、不完全プリアンブルデータを構成する一部データに対応する一部データ部分を除いた残りのデータ部分である。尚、プリアンブルデータ記憶手段１２０は、残部データを一度生成したら、以降それを保持し、必要に応じてこの残部データを出力するようにしても良い。
【００３１】
また同時に、送信イネーブル信号がオン（送信可能状態）になると、デジタル信号処理手段１１０は、デジタル信号処理手段１１０にてデジタル信号処理が施される際に発生する遅延時間分のプリアンブルデータ数を減算したプリアンブルデータ（即ち、不完全プリアンブルデータ）の付加された、ＭＡＣ部１０より供給される送信データＡのデジタル信号処理を開始し（ステップＳ１１０，Ｓ１１２ａ）、デジタル信号処理の終了した送信データＡ（図３の送信データデジタルフィルタ出力参照）を、順次にＯＲ回路（補完手段）２８に出力する（ステップＳ１１４ａ）。
【００３２】
ＯＲ回路（補完手段）２８は、プリアンブルデータ記憶手段１２０より供給された残部データ（プリアンブルデータ）でデジタル信号処理手段１１０にてデジタル信号処理された送信データＡを補完（結合）し（図３の空中線出力データ（送信データＢ）参照）、ＳＴＤ仕様の正規のプリアンブルデータを含み、かつ、残部データの時間長に対応した時間遅延を回復した送信データＢ（第２送信データ）を出力信号として、図示しない次段の無線信号生成手段等に出力する。
【００３３】
〔実施形態１の作用効果〕
従って、実施形態１によれば、プリアンブルデータ記憶手段には、送信データＡの遅延時間分に相当するプリアンブル数に応じたプリアンブルデータ（残部データ）が、予めデジタルフィルタ２２出力後の形態で保持されており、送信イネーブル信号がオンになると同時に出力されるので、送信遅延量をゼロとすることが出来、パケット（送信データ）の衝突によるパケット誤り率を低減することが出来る。
【００３４】
また、図４は、シミュレーションにより送信遅延時間をパラメータとしたパケット衝突によるパケット誤り率低下の改善結果（送信遅延改善５μｓｅｃ，連送５回）を示した図である。同図において、横軸にユーザ数及び縦軸はビットエラーレイトをとってそれぞれ示してある。この図で、実線で示す基本性能（例）は、送信遅延改善を行わなかった場合の例であり、破線は送信遅延改善を行った例を示す。
【００３５】
この図（グラフ）から分かるように、パケット連送回数５回とした場合では、例えば、ユーザ数１０人のときの基本性能例（この発明を実施しなかった場合）のビットエラーレイトは約６．Ｅ−０９であり、送信遅延改善５μｓｅｃ（この発明を実施した場合）のビットエラーレイトは約８．Ｅ−１０となり、おおよそ、パケット誤り率を最大で１桁改善することが期待できる。
【００３６】
また、図５は、シミュレーションにより送信遅延時間をパラメータとしたパケット衝突によるパケット誤り率低下の改善結果（送信遅延改善５μｓｅｃ，連送１回）を示した図である。同図において、横軸にユーザ数及び縦軸にビットエラーレイトをとってそれぞれ示してある。実線は基本性能例を示し、破線は送信遅延改善例を示している。
【００３７】
この図（グラフ）から分かるように、パケット連送回数１回とした場合では、例えば、ビットエラーレイトが８．Ｅ−０３のときの基本性能例（この発明を実施しなかった場合）のユーザ数は約２０人であり、送信遅延改善５μｓｅｃ（この発明を実施した場合）のユーザ数は約２４人となり、おおよそ、ユーザ数の１０〜２０％の増加が期待できる。
【００３８】
（実施形態２）
図６〜図８には、この発明の第２実施形態を説明するための図が示されている。
【００３９】
〔実施形態２の構成〕
図６は実施形態２のデジタル無線装置の構成を示したブロック図である。図６において、図１と同一構成かつ同一機能であるものについては同一の符号を付し説明を省略もしくは簡略にする。
【００４０】
図６におけるデジタル無線装置２００は、ＭＡＣ（Media Access Control：媒体アクセス制御）部４０、及び多値変調方式の送信データ信号処理部３４で構成される。送信データ信号処理部３４は、送信データ信号処理部１２の構成要素に、切替スイッチ３０、遅延回路３２、及びＣＰＵ３８を追加または置き換えることにより構成される。
【００４１】
ＭＡＣ部４０は、送信イネーブル信号をＰＲ生成部１４、ＰＲデータレジスタ２４、及び切替スイッチ３０に供給すると共に、プリアンブルデータを含まないＵＷ（ユニークワード）以下の要素からなる送信データＣ（第３送信データ，図８の送信データＣ参照）をＯＲ回路１６に供給する。切替スイッチ３０は、デジタルフィルタ２２より供給されるデータがＳＴＤ仕様の正規プリアンブルデータの場合には、ＰＲデータレジスタ２４側にスイッチを切替え、デジタルフィルタ２２より供給されるデータがプリアンブルデータを含まない送信データＣの場合には、遅延回路３２側にスイッチを切替える。このスイッチの切替動作は、ＣＰＵ３８の制御の下で行うことが出来る。
【００４２】
遅延回路３２は、ＰＲデータレジスタ２４からＯＲ回路（補完手段）２８にプリアンブルデータ（ＳＴＤ仕様の正規プリアンブルデータ）全てが出力されるまでの時間から、デジタル信号処理手段１１０の遅延時間を減算した時間だけ、デジタルフィルタ２２より切替スイッチ３０を介して入力される送信データＣの出力を遅延させると共に、遅延させた送信データＣをＯＲ回路（補完手段）２８に供給する。ＣＰＵ３８は、上記のスイッチの切替制御の他、多値変調方式の送信データ信号処理部３４全体の制御を行う。
【００４３】
〔実施形態２の動作〕
図７はこの発明の動作を示すフローチャートであり、図８はこの発明の動作を説明するためのタイミングチャートである。
【００４４】
以下、図７のフローチャートをメインに、図６乃至図８を適宜参照しながら実施形態２の動作について説明する。
【００４５】
多値変調方式の送信データ信号処理部３４には、ＭＡＣ部４０より、送信イネーブル信号及びプリアンブルデータを持たない送信データＣ（図８の送信データＣ参照）が供給されている。送信データＣは、送信イネーブル信号がオンのときに送出される（図８参照）。
【００４６】
ＰＲ生成部１４は、送信イネーブル信号がオフ（ＬＯＷアクティブ）のとき、ＳＴＤ仕様の正規プリアンブルデータ（図８のＰＲ生成回路出力参照）を生成し（ステップＳ１００，Ｓ１０２）、送信データＣがデジタル信号処理手段１１０により信号処理中でないときに、デジタル信号処理手段１１０に供給され、デジタル信号処理手段１１０にてプリアンブルデータの信号処理が行われる（ステップＳ１０４，１０６）。尚、ＰＲ生成部１４は、独自のプリアンブルデータを一度生成したら、以降それを保持し、必要に応じて出力するようにしても良い。
【００４７】
信号処理されたプリアンブルデータは、切替スイッチ３０を介してプリアンブルデータ記憶手段１２０に記憶される（ステップＳ１０８）。
【００４８】
次に、プリアンブルデータ記憶手段１２０は、キャリアセンスの結果、送信イネーブル信号がオン（送信可能状態）になると、直ちに記憶されたプリアンブルデータ全てを（図８のＰＲデータメモリ出力参照）をＯＲ回路（補完手段）２８に出力する。尚、プリアンブルデータ記憶手段１２０は、一度ＳＴＤ仕様の正規プリアンブルデータを記憶したら、以降それを保持し、必要に応じて出力するようにしても良い。
【００４９】
また同時に、ＭＡＣ部４０は、送信データＣ（第３送信データ）を出力し、デジタル信号処理手段１１０にてプリアンブルデータを持たない送信データＣの信号処理を開始し（ステップＳ１１０，Ｓ１１２ｂ）、信号処理の終了した送信データＣを所定時間（ＰＲデータレジスタ２４からＯＲ回路（補完手段）２８にＳＴＤ仕様の正規プリアンブルデータ全てが出力されるまでの時間から、デジタル信号処理手段１１０の遅延時間を減算した時間）遅延させ（図８の遅延回路出力送信データ参照）、順次にＯＲ回路（補完手段）２８に出力する（ステップＳ１１４ｂ）。
【００５０】
ＯＲ回路（補完手段）２８は、プリアンブルデータ記憶手段１２０より供給された全てのプリアンブルデータでデジタル信号処理手段にて信号処理されたプリアンブルデータを持たない送信データＣを補完（結合）し（図８の空中線出力データ（送信データＢ）参照）、図示しない次段の無線信号生成手段等に、ＳＴＤ仕様の正規のプリアンブルデータを含み、かつ、デジタル信号処理手段１１０での遅延時間に対応する時間遅延を回復した送信データＢ出力信号として出力する。
【００５１】
〔実施形態２の作用効果〕
従って、実施形態２によれば、プリアンブルデータ記憶手段１２０には、ＳＴＤ仕様に準拠した、全プリアンブルデータが、予めデジタルフィルタ２２出力後の形態（デジタル信号処理の施された状態）で保持されており、送信イネーブル信号がオンになると同時に出力されるので、送信遅延量をゼロとすることが出来、パケット（送信データ）の衝突によるパケット誤り率を低減することが出来る。
【００５２】
また、さらに、実施形態１で述べた作用効果を奏する。
【００５３】
（実施形態の変形）
なお、この発明は前述の実施形態に限定されるものではなく、この発明の目的を達成できる範囲での変形、改良等もこの発明に含まれるものである。
【００５４】
例えば、この発明を実施するための最良の構成などは、以上の記載で開示されているが、この発明は、これに限定されるものではない。すなわち、この発明は、主に特定の実施形態に関して特に図示され、かつ、説明されているが、この発明の技術的思想および目的の範囲から逸脱することなく、以上述べた実施形態に対し、構成、動作、数量、その他の詳細な構成において、当業者が様々な変形を加えることができるものである。
【００５５】
したがって、上記に開示した構成、動作などを限定した記載は、この発明の理解を容易にするために例示的に記載したものであり、この発明を限定するものではないから、それらの構成、動作などの限定の一部若しくは全部の限定を外した構成の名称での記載は、この発明に含まれるものである。
【産業上の利用可能性】
【００５６】
この発明は、送信遅延時間をゼロにすることで、スループットの改善効果が期待できるＣＳＭＡ方式の無線装置に利用して大きな効果を上げることができる他、ＴＤＭＡ方式のデジタル無線装置にも利用することができる。また、無線装置のみならず、パケットデータを扱う有線などの通信機器においても適用可能である。
【図面の簡単な説明】
【００５７】
【図１】実施形態１のデジタル無線装置の構成を示したブロック図である。
【図２】実施形態１の動作を示すフローチャートである。
【図３】実施形態１の動作を説明するためのタイミングチャートである。
【図４】シミュレーションにより送信遅延時間をパラメータとしたパケット衝突によるパケット誤り率低下の改善結果（送信遅延改善５μｓｅｃ，連送５回）を示した図である。
【図５】シミュレーションにより送信遅延時間をパラメータとしたパケット衝突によるパケット誤り率低下の改善結果（送信遅延改善５μｓｅｃ，連送１回）を示した図である。
【図６】実施形態２のデジタル無線装置の構成を示したブロック図である。
【図７】実施形態２の動作を示すフローチャートである。
【図８】実施形態２の動作を説明するためのタイミングチャートである。
【符号の説明】
【００５８】
１０，４０…ＭＡＣ（Media Access Control：媒体アクセス制御）部
１２，３４…送信データ信号処理部
１４…ＰＲ（プリアンブル）生成部
１６，２８…ＯＲ回路
１８…シリ／パラ変換部
２０…符号化部
２２…デジタルフィルタ
２４…ＰＲ（プリアンブル）データレジスタ
２６…遅延量メモリ
３０…切替スイッチ
３２…遅延回路
３６，３８…ＣＰＵ
１００，２００…デジタル無線装置
１１０…デジタル信号処理手段
１２０…プリアンブルデータ記憶手段
【図１】
2007097062.tif 000003
【図２】
2007097062.tif 000004
【図３】
2007097062.tif 000005
【図４】
2007097062.tif 000006
【図５】
2007097062.tif 000007
【図６】
2007097062.tif 000008
【図７】
2007097062.tif 000009
【図８】
2007097062.tif 000010