(57)【要約】【課題】空乏層を備えないため、高性能であり、設計の自由度が高い電子源装置およびそれを備えた撮像装置を提供する。【解決手段】電子源装置１０は、第１絶縁体７と、第１絶縁体７上に形成された、互いに平行な複数のエミッタライン２と、エミッタライン２上に絶縁層３を介して形成されている、エミッタライン２と直交する互いに平行な複数のゲート電極４と、エミッタライン２どうしの間に配置され、第１絶縁体７と絶縁層３と接している第２絶縁体６と、エミッタライン２とゲート電極４とが交差する箇所に配置されたセグメント８とを備えている。【選択図】  図１
2007059121.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁体と、
前記第１絶縁体上に形成された、互いに平行な複数のエミッタラインと、
前記エミッタライン上に絶縁層を介して形成されている、前記エミッタラインと直交する互いに平行な複数のゲート電極と、
前記エミッタラインどうしの間に配置され、前記第１絶縁体と前記絶縁層と接している第２絶縁体と、
前記エミッタラインと前記ゲート電極とが交差する箇所に配置されたセグメントとを備えた電子源装置。
【請求項２】
前記エミッタラインは、ＳＯＩ基板のシリコン層を用いて形成され、
前記第１絶縁体は、前記ＳＯＩ基板の絶縁体層を用いて形成されている請求項１に記載の電子源装置。
【請求項３】
前記エミッタラインは、ＳＯＱ基板のシリコン層を用いて形成され、
前記第１絶縁体は、前記ＳＯＱ基板の石英材料層を用いて形成されている請求項１に記載の電子源装置。
【請求項４】
請求項１ないし請求項３のいずれかに記載の電子源装置を備えた撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、冷陰極を用いた電子源装置およびそれを備えた撮像装置に関するものである。
【背景技術】
【０００２】
冷陰極を用いた電子源装置は、半導体素子を用いた電子源装置と比較して電子の移動度が大きく、高速動作、高温動作に優れ、放射損傷に強い（例えば、特許文献１参照）。従来の電子源装置について図面を用いて説明する。図４は従来の電子源装置の構成を示す断面図である。
【０００３】
図４に示しているように、従来の電子源装置１００は、ｎ型Ｓｉ層であるエミッタライン１０２が複数形成されているｐ型Ｓｉ基板である電子源アレイ基板１０１と、基板１０１上に形成された絶縁層１０３と、絶縁層１０３上に形成されたゲート電極１０４とを備えている。
【０００４】
エミッタライン１０２は、電子源アレイ基板１０１に拡散工程により形成されている。また、エミッタライン１０２は、先端が先鋭化された複数のエミッタ（陰極）１０５を備えている。基板１０１内において、隣り合うエミッタライン１０２どうしの間には絶縁領域１０６が設置されている。
【０００５】
このような従来の電子源装置１００の動作について説明する。従来の電子源装置１００は、ゲート電極１０４およびエミッタライン１０２の電位差が一定以上になると、エミッタ１０５の先端から電子が放出される。そこで、ゲート電極１０４とエミッタライン１０２との電位差を制御することで、所望のエミッタ１０５の先端から電子を放出することができる。また、基板１０１とエミッタライン１０２との境界部分にｐ−ｎ接合を設け、逆バイアスとなるように、基板１０１およびエミッタライン１０２に電位を与えている。それにより、基板１０１とエミッタライン１０２との境界付近に空乏層が形成される。この空乏層は、隣り合うエミッタライン１０２どうしを電気的に絶縁している。さらに、ゲート電極１０４に正電位を与えることで、隣り合うエミッタライン１０２間のフィールド表面に電子が誘起されるが、隣り合うエミッタライン１０２間には絶縁領域１０６が形成されているため、エミッタライン１０２どうしが短絡されることはない。
【０００６】
このような電子源装置１００は、様々な分野への応用が期待されている。例えば電子源装置を、いわゆるマトリクス配列とすることで表示装置として用いられている。この表示装置は、具体的にはエミッタラインおよびゲート電極が互いに直交するように配置されている。エミッタラインとゲート電極とが重なる箇所には、微小なエミッタを有するセグメントが形成されている。セグメントはマトリクス状に配列された構成であり、各エミッタラインおよび各ゲート電極に与える電圧を制御することで、個々のセグメントのエミッタを選択的に動作させることができる。同様に、電子源装置をマトリクス配列とすることで、光を画像表示するための、撮像装置として用いることもできる（例えば、特許文献２および特許文献３参照）。
【０００７】
ここで、電子源装置を用いた従来の撮像装置について説明する。図５は従来の撮像装置の構成を示す斜視図である。従来の撮像装置２００は、電子源装置２１０と、透光性基板２１４と、透光性基板２１４の電子源装置２１０側に設置された光電変換ターゲット２１３とを備えている。
【０００８】
電子源装置２１０は、基板２０１と、基板２０１上に形成された半導体であるエミッタライン２０２と、エミッタライン２０２上に形成された絶縁層２０３と、絶縁層２０３上に形成されたゲート電極２０４とを備えている。絶縁層２０３とゲート電極２０４とにはホール２０５が形成されていて、ホール２０５で露出されたエミッタライン２０２にはコーン形状のエミッタ２０６が形成されている。エミッタライン２０２とゲート電極２０４とは共に帯状に形成され、互いに直交する方向に配設されている。エミッタライン２０２とゲート電極２０４とが交差する箇所には、エミッタ２０６を有するセグメント２０８が形成されていて、セグメント２０８はマトリクス配置されている。光電変換ターゲット２１３は、透光性の導体膜２１１および光電変換膜２１２を備え、これらは積層されている。なお、導体膜２１１が透光性基板２１４に接していて、光電変換膜２１２は電子源装置２１０側に配置されている。
【０００９】
従来の撮像装置２００の動作について説明する。ゲート電極２０４とエミッタライン２０２とが交差する位置での電位差が一定値以上になると、その個所に設置されたエミッタ２０６の先端から電子が放出される。したがって、ゲート電極２０４とエミッタライン２０２との電圧を制御することで、マトリクス配置されたセグメント２０８のうち、所望のセグメント２０８のエミッタ２０６から電子を放出することができる。このように、ゲート電極２０４とエミッタライン２０２との電圧を制御することで、それらの交点に位置するセグメント２０８を選択して、エミッタ２０６から電子を放出することができる。
【００１０】
撮像装置２００は、所望のエミッタ２０６から電子ビームを放出することで、まず、光電変換膜２１２を電子ビームで走査する。電子ビームで走査することで、光電変換膜２１２の電位が降下していく。光電変換膜２１２の電位がエミッタライン２０２と同電位となると、電子ビームは光電変換膜２１２に到達しなくなる。また、透光性導体膜２１１には、エミッタライン２０２に対して正のターゲット電圧が印加されている。そのため、光電変換膜２１２には透光性導体膜２１１側が正で走査面側が負の向きの電界が印加されることになる。この状態で、入射光２１５が透光性基板２１４および透光性導体膜２１１を介して、光電変換膜２１２に入射すると、その入射光量に応じた電子正孔対が生じる。光電変換膜２１２において、電子は透光性導体膜２１１側に、正孔は走査面側に移動し、走査面電位が上昇する。走査面電位が上昇すると、再び電子ビームが光電変換膜２１２に到達しはじめ、走査面電位が再びエミッタライン２０２と同電位にリセットされる。この動作により、光電変換膜２１２に生じた電荷に基づいて、空間分布した入射光量を、電気信号として得ることができる。したがって、光を画像表示するための電気信号を得ることができる。
【特許文献１】特許第３１４２３８８号明細書
【特許文献２】特開２０００−４８７４３号公報
【特許文献３】特開平８−１０６８６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従来の電子源装置１００では、５０Ｖ以上の逆バイアスを基板１０１およびエミッタライン１０２に与えることで、４μｍ以上の厚さの空乏層を形成している。空乏層を形成することで、エミッタライン１０２どうしを絶縁することができる。例えば、ＭＯＳ−ＩＣ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）においても、空乏層が用いられている。通常のＭＯＳ−ＩＣにおける空乏層の耐圧特性は２０−３０Ｖ程度である。また、特殊な構造をもつパワーＭＯＳ−ＩＣの空乏層の耐圧特性は、１００Ｖ程度である。構造および不純物プロファイル条件を工夫すれば、空乏層の耐圧特性を向上させることは可能であるが、一般的なＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）製造工程での条件下では、空乏層の耐圧特性は、１８０Ｖ程度が限界である。
【００１２】
このように、空乏層により完全な絶縁をすることは困難である。電子源装置においても、エミッタライン１０２どうしの絶縁が完全でないため、エミッタライン１０２に与えた電圧が、隣り合うエミッタライン１０２に漏れる可能性がある。隣り合うエミッタライン１０２に電圧が漏れた場合、所望としていないエミッタ１０５から電子が放出されてしまう可能性もある。それを防ぐために、ゲート電極１０４およびエミッタライン１０２に与える電圧は、エミッタしきい電圧以下としなければならない。そのため、電子源装置１００の回路設計において制限があり、自由な回路設計ができないという問題がある。
【００１３】
また、熱的励起により、空乏層には室温で暗電流成分が生じるという問題がある。暗電流は、空乏層の体積および動作温度に依存する。したがって、電子源装置１００が大きくなるほど生じる暗電流が増加する。暗電流は信号成分を劣化させるため、電子源装置を表示装置に用いた場合であっても、撮像素子に用いた場合でも問題となる。特に、暗電流による影響は、電子源装置を撮像装置に用いた場合に問題になる。暗電流を抑制するためには動作温度を下げることが有効である。そのため、ペルチェ素子等を用いた冷却装置を組み合わせることで、暗電流を抑制できるが、コストが増加するという問題が生じる。そのため、業務装置等に用途が制限されてしまう。また、暗電流が生じることで、無効な基板電流が増加し、電子源装置１００の消費電力が増大するという問題もある。
【００１４】
また、空乏層を形成するｐ−ｎ接合に与える電圧が変化すると、空乏層には電荷容量の充電および放電が生じる。それにより、電子源装置１００の駆動配線に付加される容量成分が増加するし、電子源装置１００の動作スピードが遅くなり、高速駆動を行うことができないという問題がある。
【００１５】
本発明は、上記問題点に鑑みなされたものであって、空乏層を備えないため、高性能であり、設計の自由度が高い電子源装置およびそれを備えた撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の電子源装置は、第１絶縁体と、前記第１絶縁体上に形成された、互いに平行な複数のエミッタラインと、前記エミッタライン上に絶縁層を介して形成されている、前記エミッタラインと直交する互いに平行な複数のゲート電極と、前記エミッタラインどうしの間に配置され、前記第１絶縁体と前記絶縁層と接している第２絶縁体と、前記エミッタラインと前記ゲート電極とが交差する箇所に配置されたセグメントとを備えている。
【００１７】
また、本発明の撮像装置は、上記本発明の電子源装置を備えている。
【発明の効果】
【００１８】
本発明は、空乏層を備えないため、高性能であり、設計の自由度が高い電子源装置およびそれを備えた撮像装置を提供することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の電子源装置は、第１絶縁体上にエミッタラインが形成され、隣り合うエミッタラインどうしの間には、第２絶縁体が配置されている。また、第２絶縁体は、第１絶縁体とエミッタライン上に形成された絶縁層とに接しているため、エミッタラインどうしは互いに完全に絶縁されている。そのため、エミッタラインに与える電圧が、隣り合うエミッタラインに漏れることがなく、高電圧で駆動させても電子源装置が誤動作しない。それにより、電子源装置を設計する際に、エミッタラインおよびゲート電極に与える電圧値には制限がなく、制約を受けない自由な回路設計ができる。それにより、回路コストの削減が可能となる。また、本発明の電子源装置において、信号のＳ／Ｎ特性を大幅に向上し、ノイズレベルを低くすることができるため、信号の増幅率を高く設定することができ、高感度動作やダイナミックレンジの拡大を図ることができる。
【００２０】
また、本発明の電子源装置は空乏層を備えていないため、空乏層を形成したことで発生する問題が生じない。例えば、暗電流の発生や、容量成分の増加等が起きない。したがって、本発明の電子源装置は、誤動作がなく、高速駆動が可能である。
【００２１】
また、好ましくは、本発明の電子源装置において、前記エミッタラインは、ＳＯＩ基板のシリコン層を用いて形成され、前記第１絶縁体は、前記ＳＯＩ基板の絶縁体層を用いて形成されている。それにより、ＳＯＩ基板を用いることで、容易に本発明の電子源装置を作製することができる。なお、ＳＯＩ基板とは、絶縁体層上にシリコン層が積層されている基板である。
【００２２】
また、好ましくは、本発明の電子源装置において、前記エミッタラインは、ＳＯＱ基板のシリコン層を用いて形成され、前記第１絶縁体は、前記ＳＯＱ基板の石英材料層を用いて形成されている。それにより、ＳＯＱ基板を用いることで、容易に本発明の電子源装置を作製することができる。なお、ＳＯＱ基板とは、石英材料層上にシリコン層が積層されている基板である。
【００２３】
また、本発明の撮像装置は、本発明の電子源装置を備えているので、上記本発明の電子源装置と同様に、高性能で誤動作のすることがない。特に、本発明の撮像装置は、暗電流の影響を受けないので、高精度を実現できる。
【００２４】
以下、本発明のさらに具体的な実施形態について説明する。
【００２５】
本発明の実施の形態に係る電子源装置について図面を用いて説明する。図１は本発明の実施の形態に係る電子源装置の構成を示す断面図である。なお、本実施の形態の電子源装置は、マトリクス配置された電子源装置であり、表示装置または撮像装置として用いることができる。
【００２６】
図１に示しているように、本実施の形態の電子源装置１０は、Ｓｉ基板である電子源アレイ基板１と、基板１上の全面に形成された層状の第１絶縁体７と、第１絶縁体７上に形成されたｎ型Ｓｉ層である帯状のエミッタライン２と、各エミッタライン２どうしの間に形成された第２絶縁体６と、エミッタライン２上に形成された絶縁層３と、絶縁層３上に形成された帯状のゲート電極４とを備えている。なお、エミッタライン２はｎ型Ｓｉ層としたが、ｐ型でもよいし、シリコン以外の半導体あるいは金属でもよい。具体的には、エミッタを、例えばモリブデン金属等の高融点材料を用いるスピントタイプとしてもよい。
【００２７】
各エミッタライン２は、図１において紙面に対して垂直方向に延びる帯状である。エミッタライン２は複数形成され、互いに平行である。また、ゲート電極４は、エミッタライン２と直交するよう配置されていて、図示されていないが複数形成されていて、帯状で互いに平行である。エミッタライン２とゲート電極４とが交差する各箇所には各セグメント８が形成されていて、セグメント８はマトリクス配置されている。各セグメント８の、エミッタライン２上には、先端が先鋭化された陰極であるエミッタ５が形成されている。エミッタ５は例えばエミッタライン２と同一の材料で構成されていてもよいし、他の材料、例えば金属であってもよい。なお、本実施の形態では、１つのセグメント８に対して複数のエミッタ５が設置されているが、１つのセグメント８に対して、１つのエミッタ５が設置されていてもよい。また、絶縁層３およびゲート電極４において、エミッタ５の形成箇所には孔が形成されていて、エミッタ５は露出されている。
【００２８】
第２絶縁体６は、隣り合うエミッタライン２どうしの間に形成されていて、これらを絶縁している。すなわち、第２絶縁体６はエミッタライン２と平行に帯状に形成されている。また、第２絶縁体６は、絶縁層３と第１絶縁体７とに接続されている。そのため、隣り合うエミッタライン２どうしは、電気的に完全に分離されている。したがって、本実施の形態の電子源装置１０においては空乏層が形成されていないため、上述した空乏層を形成することで引き起こされる問題が生じることはない。
【００２９】
次に、本実施の形態に係る電子源装置１０の動作について説明する。各セグメント８において、互いに交差しているゲート電極４およびエミッタライン２の電位差が一定以上になると、エミッタ５の先端から電子が放出される。図示していないが、電子源装置１０は、ゲート電極４およびエミッタライン２のそれぞれに選択的に電圧を与える機構を有している。そこで、各ゲート電極４と各エミッタライン２との電圧を制御することで、所望のセグメント８におけるゲート電極４とエミッタライン２との電位差を制御することができる。それにより、所望のセグメント８におけるエミッタ５の先端から電子を放出することができる。
【００３０】
エミッタライン２は、第１絶縁体７および第２絶縁体６により、隣り合うエミッタライン２とは電気的に完全に分離されている。そのため、エミッタライン２に与える電圧が、隣り合うエミッタライン２に漏れることがなく、電圧が高い場合でも電子源装置１０が誤動作することがない。したがって、エミッタライン２およびゲート電極４に与える電圧値には制限がなく、所望の値とすることができ、制約を受けない自由な回路設計ができる。それにより、回路コストの削減が可能となる。
【００３１】
また、隣り合うエミッタライン２どうしが完全に絶縁されているので、信号のＳ／Ｎ特性を大幅に向上することができ、ノイズレベルを低くすることができる。そのため、信号の増幅率を高く設定することができ、高感度動作やダイナミックレンジの拡大を図ることができる。
【００３２】
また、空乏層を用いる場合に比べて、エミッタライン２間の耐圧特性が大幅に向上するため、高電圧を用いて電子源装置１０を制御することが可能であり、回路設計の自由度および信頼性の向上を図ることができる。また、回路設計の自由度が上がることから、回路コストの削減も可能となる。
【００３３】
また、本実施の形態の電子源装置１０は、空乏層を備えていないため、暗電流が生じることがない。したがって、ノイズの発生や、消費電力が増大することがない。また、空乏層を備えていないので、電子源装置１０の駆動配線に付加される容量成分が増加することがなく、電子源装置１０は高速駆動が可能である。
【００３４】
なお、本実施の形態の電子源装置１０において、第１絶縁体７は、例えば酸化シリコンまたは石英材料等とすればよい。また、本実施の形態では、半導体である基板１を備えているが、基板１は半導体でなくてもよく、また、基板１を備えていなくてもよい。
【００３５】
次に、本実施の形態の電子源装置の製造方法について説明する。図２は本発明の実施の形態に係る電子源装置の製造工程を説明するための断面図である。まず、図２（ａ）に示すように、いわゆるＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板１１を用意する。ＳＯＩ基板とは、絶縁基板上にＳｉ結晶が形成された構成の基板である。ＳＯＩ基板１１は、Ｓｉ基板である電子源アレイ基板１上に、例えばシリコン酸化膜である第１絶縁体７およびＳｉ基板１２が順次積層されて構成される。
【００３６】
次に、図２（ｂ）に示しているように、Ｓｉ基板１２を拡散工程によりｎ型としてから、Ｓｉ基板１２の表面に先端が先鋭化されたシリコンよりなるエミッタ５を形成する。なお、Ｓｉ基板１２は、ｎ型としたがｐ型としてもよい。このエミッタ５は、以下の工程で作製するゲート電極４と交差する箇所に形成する。
【００３７】
次に、Ｓｉ基板１２に第１絶縁体７まで到達する第２絶縁体６を形成して、図２（ｃ）に示しているように、お互いに絶縁されているエミッタライン２を形成する。具体的には、Ｓｉ基板１２において、第２絶縁体６を形成するべき箇所に、ドライエッチング法によりトレンチ（溝）を形成する。なお、トレンチは第１絶縁体７が露出する深さまで形成し、エミッタライン２と平行に形成する。このトレンチに例えば、ＣＶＤ酸化膜（ＣＶＤ−ＳｉＯ2：ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ  ｓｉｌｉｃｏｎ  ｄｉｏｘｉｄｅ）からなる絶縁膜を埋め込むことで、第２絶縁体６を形成する。なお、第２絶縁体６として、例えばフィールド酸化膜として一般的に用いられるＬＯＣＯＳ（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ）酸化膜を用いることも可能である。これにより、第１絶縁体７および第２絶縁体６により各エミッタライン２どうしは電気的に分離される。なお、Ｓｉ基板１２において第２絶縁体６を形成するべき箇所を選択的に酸化することで、シリコン酸化膜からなる第２絶縁体６を形成してもよい。
【００３８】
次に、図２（ｄ）に示しているように、例えばＳｉＯ2膜等である絶縁層３およびゲート電極４である導電層を、エミッタ５を含むエミッタライン２上に順次形成する。導電層は、例えば一般的に用いられる不純物をドープしたポリシリコン層とすればよい。また、導電層は、タングステン等の金属材料を用いた層としてもよい。なお、ゲート電極４はエミッタライン２に対して直交する帯状に複数形成する。
【００３９】
次に、図２（ｅ）に示すように、絶縁層３およびゲート電極４におけるエミッタ５の先端周辺をドライエッチング等で開口する。このようにして、本実施の形態の電子源装置１０を製造することができる。
【００４０】
なお、電子源装置１０の製造方法は、ここで示した製造方法に限定されるわけではない。電子源装置の一般的な製造方法を用いればよく、製造された電子源装置１０が、第１絶縁体７および第２絶縁体６を有し、これらにより、隣り合うエミッタライン２どうしが完全に絶縁されていればよい。例えば、図２（ｃ）において、トレンチ形成後に第２絶縁体６を形成したが、トレンチ形成後に絶縁体をエミッタライン２およびエミッタ５上に堆積することで、トレンチ内にも絶縁体を埋め込み、第２絶縁体６および絶縁層３を同時に形成してもよい。この場合は、第２絶縁体６および絶縁層３とは同一材料となる。
【００４１】
また、上記製造方法は、絶縁体上にＳｉ基板が形成された構造のＳＯＩ基板を用いたが、その他に、例えばＳＯＱ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｑｕａｒｔｚ）基板を用いてもよい。ＳＯＱ基板は石英材料上に、Ｓｉ結晶が形成された構成の基板である。ＳＯＩ基板を用いて電子源装置１０を作製した方法と同様の方法により、ＳＯＱ基板を用いて電子源装置１０を作製することができる。つまり、図２において、第１絶縁体７をＳＯＱ基板の石英材料とし、Ｓｉ基板１２をＳＯＱ基板のＳｉ結晶とすればよい。
【００４２】
また、電子源装置を製造する方法として、ＳＯＩ基板またはＳＯＱ基板ではなく、半導体基板であるＳｉ基板を用いる方法について、図３を用いて説明する。図３は本発明の実施の形態に係る電子源装置の他の製造工程を説明するための断面図である。なお、図３において、図２に示した部材と同様の機能を有する部材には、同一の符号を付す。
【００４３】
まず、Ｓｉ基板２１を用意する。図３（ａ）に示すように、このＳｉ基板２１の上部を拡散工程によりｎ型Ｓｉ層２２とする。なお、Ｓｉ基板２１の上部はｐ型としてもよい。なお、Ｓｉ基板２１の代わりに、シリコン以外の半導体基板を用いてもよい。
【００４４】
次に、図３（ｂ）に示しているように、ｎ型Ｓｉ層２２の表面に先端が先鋭化されたシリコンよりなるエミッタ５を形成する。
【００４５】
次に、ｎ型Ｓｉ層２２にＳｉ基板２１まで到達する第２絶縁体６を形成して、図３（ｃ）に示しているように、お互いに絶縁されているエミッタライン２を形成する。具体的には、ｎ型Ｓｉ層２２において、第２絶縁体６を形成するべき箇所に、ドライエッチング法によりトレンチ（溝）を形成する。なお、トレンチはＳｉ基板２１が露出する深さまで形成し、エミッタライン２と平行に形成する。このトレンチに例えば、ＣＶＤ酸化膜からなる絶縁膜を埋め込むことで、第２絶縁体６を形成する。なお、第２絶縁体６として、例えばフィールド酸化膜として一般的に用いられるＬＯＣＯＳ酸化膜を用いることも可能である。これにより、第１絶縁体７および第２絶縁体６により各エミッタライン２どうしは電気的に分離される。なお、ｎ型Ｓｉ層２２において第２絶縁体６を形成するべき箇所を選択的に酸化することで、シリコン酸化膜からなる第２絶縁体６を形成してもよい。
【００４６】
次に、図３（ｄ）に示しているように、例えばＳｉＯ2膜等である絶縁層３およびゲート電極４である導電層を、エミッタ５を含むエミッタライン２上に順次形成する。導電層は、例えば一般的に用いられる不純物をドープしたポリシリコン層とすればよい。また、導電層は、タングステン等の金属材料を用いた層としてもよい。なお、ゲート電極４はエミッタライン２に対して直交する帯状に複数形成する。
【００４７】
次に、絶縁層３およびゲート電極４におけるエミッタ５の先端周辺をドライエッチング等で開口する。さらに、Ｓｉ基板２１を除去して、その代わりに、図３（ｅ）に示すように、例えば、ガラス等の絶縁物である第１絶縁体２７をエミッタライン２の下面に取り付けることで電子源装置２０が完成する。なお、図３（ｃ）において、第２絶縁体６がＳｉ基板２１まで到達していなくても、Ｓｉ基板２１を除去する際にｎ型Ｓｉ層２２の一部を除去して、第２絶縁体６を露出させればよい。
【００４８】
なお、図３（ｅ）に示す電子源装置２０は、図１に示す電子源装置１０と同様の動作および同様の効果を有する。
【００４９】
図３で示した電子源装置２０の製造方法も、電子源装置１０の製造方法と同様に、上述の方法に限定されるわけではない。電子源装置の一般的な製造方法を用いて、第１絶縁体２７よりも上部を作製すればよい。その後、第１絶縁体２７をエミッタライン２および第２絶縁体６の裏面に貼り付けることで、隣り合うエミッタライン２どうしが第１絶縁体７および第２絶縁体６により絶縁されればよい。
【００５０】
上述した本実施の形態の電子源装置１０および電子源装置２０は、例えば表示装置または撮像装置に用いることができる。例えば、図５に示した撮像装置２００の電子源装置２１０の代わりに電子源装置１０または電子源装置２０を用いてもよい。それにより、暗電流が生じることがないので、誤動作もなくノイズが生じることもない、高性能な撮像装置を実現することができる。
【００５１】
以上、本実施の形態について説明したが、本発明は上記具体例に限定されるものではない。例えば、エミッタの構造は、スピント式やカーボンナノチューブによるものでもよい。また、電子源装置の製造方法は、上記具体例に限定されるわけではなく、他の一般的な製造方法を用いてもよい。
【産業上の利用可能性】
【００５２】
本発明に係る電子源装置は、設計の自由度が高く、空乏層による不具合が生じない。そのため、例えば、テレビジョン受像機やディスプレイ用モニタ等の表示装置または撮像装置等に用いることが有用である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態に係る電子源装置の構成を示す断面図
【図２】本発明の実施の形態に係る電子源装置の製造工程を説明するための断面図
【図３】本発明の実施の形態に係る電子源装置の他の製造工程を説明するための断面図
【図４】従来の電子源装置の構成を示す断面図
【図５】従来の撮像装置の構成を示す斜視図
【符号の説明】
【００５４】
１  基板
２  エミッタライン
３  絶縁層
４  ゲート電極
５  エミッタ
６  第２絶縁体
７、２７  第１絶縁体
８  セグメント
１０  電子源装置
１１  ＳＯＩ基板
１２  Ｓｉ基板
２０  電子源装置
２１  Ｓｉ基板
２２  ｎ型Ｓｉ層
１００  電子源装置
１０１  基板
１０２、２０２  エミッタライン
１０３、２０３  絶縁層
１０４、２０４  ゲート電極
１０５、２０６  エミッタ
１０６  絶縁領域
２００  撮像装置
２０１  基板
２０５  ホール
２０８  セグメント
２１０  電子源装置
２１１  導体膜
２１２  光電変換膜
２１３  光電変換ターゲット
２１４  透光性基板
２１５  入射光
【図１】
2007059121.tif 000003
【図２】
2007059121.tif 000004
【図３】
2007059121.tif 000005
【図４】
2007059121.tif 000006
【図５】
2007059121.tif 000007