(57)【要約】【課題】アイサイズ測定回路、データ通信システムの受信器、及びアイサイズ測定方法を提供する。【解決手段】アイサイズ測定回路は、クロックデータ復元回路（ＣＤＲ）によって受信データから復元されたクロック信号で受信データを第１サンプリングして、第１サンプルデータを生成し、復元されたクロック信号を所定位相範囲内でシフトさせたシフトクロックで受信データを第２サンプリングして第２サンプルデータを生成する。第１及び第２サンプルデータが互いに異なる値であるかの可否を比較してエラー回数を算出し、エラー回数が０である位相区間を求めてアイサイズを算出する。従って、受信データの周波数オフセット及び／又はジッタの影響を受けることなく、アイサイズを測定することができる。【選択図】    図３
2007060655.tif 000002
【特許請求の範囲】
【請求項１】
受信データから復元された互いに異なる位相を有する複数の復元クロック信号のうちの少なくとも１つの復元クロック信号を所定位相範囲内にシフトさせた少なくとも１つのシフトクロック信号で前記受信データをサンプリングして、第１サンプルデータを提供するサンプラと、
前記少なくとも１つの復元クロック信号で前記受信データをサンプリングした第２サンプルデータと前記第１サンプルデータとを比較して、アイサイズを測定するためのエラー回数を算出するエラー回数算出部と、を含むことを特徴とするアイサイズ測定回路。
【請求項２】
前記受信データは、伝送線を介して直列化されたデータストリームを受信し、受信データを等化したデータであることを特徴とする請求項１記載のアイサイズ測定回路。
【請求項３】
前記第２サンプルデータは、前記少なくとも１つの復元クロック信号で前記受信データのエッジ間の中心部分をサンプリングしたことを特徴とする請求項１記載のアイサイズ測定回路。
【請求項４】
前記複数の復元クロック信号及び前記シフトクロック信号は、前記受信データの周波数の１／２周波数を有することを特徴とする請求項１記載のアイサイズ測定回路。
【請求項５】
前記少なくとも１つのシフトクロック信号は、前記少なくとも１つの復元クロック信号の位相に対して−１８０°乃至＋１８０°の位相範囲でシフトされることを特徴とする請求項４記載のアイサイズ測定回路。
【請求項６】
前記エラー回数は、前記第１サンプルデータと前記第２サンプルデータが互いに異なる値を有する場合の数をカウントして算出されることを特徴とする請求項１記載のアイサイズ測定回路。
【請求項７】
前記エラー回数は、前記第１サンプルデータと前記第２サンプルデータとを排他的論理和した値をカウントして算出されることを特徴とする請求項６記載のアイサイズ測定回路。
【請求項８】
前記少なくとも１つの復元クロック信号に対して、前記所定位相範囲内でシフトさせた前記少なくとも１つのシフトクロック信号を生成するシフトクロック生成部を更に含むことを特徴とする請求項１記載のアイサイズ測定回路。
【請求項９】
前記シフトクロック生成部は、
前記少なくとも１つの復元クロック信号に対して前記シフトクロック信号を前記所定位相範囲内でシフトさせるためのデジタルコードを出力するシフタを含むことを特徴とする請求項８記載のアイサイズ測定回路。
【請求項１０】
前記シフトクロック生成部は、
基準クロックに基づいて複数のクロック信号を発生する位相固定ループ（ＰＬＬ）と、
前記デジタルコード及び前記位相固定ループから出力される前記複数のクロック信号に基づいて前記少なくとも１つのシフトクロック信号を生成する位相補間器と、を更に含むことを特徴とする請求項９記載のアイサイズ測定回路。
【請求項１１】
前記エラー回数算出部は、
前記第２サンプルデータをデマルチプレクシングする第１デマルチプレクサと、
前記第１サンプルデータをデマルチプレクシングする第２デマルチプレクサと、を含むことを特徴とする請求項１記載のアイサイズ測定回路。
【請求項１２】
前記エラー回数算出部は、
前記第１デマルチプレクサの出力を所定時点でラッチする第１ラッチと、
前記第２デマルチプレクサの出力を前記所定時点でラッチする第２ラッチと、を更に含むことを特徴とする請求項１１記載のアイサイズ測定回路。
【請求項１３】
前記エラー回数算出部は、
前記第１及び第２ラッチの出力を排他的論理和演算する排他的論理和ゲートを更に含むことを特徴とする請求項１２記載のアイサイズ測定回路。
【請求項１４】
前記エラー回数算出部は、
前記排他的論理和ゲートの出力をカウントするカウンタを更に含むことを特徴とする請求項１３記載のアイサイズ測定回路。
【請求項１５】
複数回にかけて前記所定位相範囲内にシフトクロック信号をシフトさせながら、前記エラー回数を測定してアイサイズを算出し、イコライザの等化強度を制御するイコライザ制御ビット値を設定するアイサイズコントローラを更に含むことを特徴とする請求項１記載のアイサイズ測定回路。
【請求項１６】
互いに異なる位相を有する複数のクロック信号のうちの少なくとも１つのクロック信号を所定位相範囲でシフトさせた少なくとも１つのシフトクロック信号で受信データをサンプリングして第１サンプルデータを提供するサンプラと、
前記受信データから復元された互いに異なる位相を有する複数の復元クロック信号のうちの少なくとも１つの復元クロック信号で前記受信データをサンプリングした第２サンプルデータと前記第１サンプルデータとを比較して、アイサイズを算出するためのエラー回数を算出するエラー回数算出部と、を含むことを特徴とするアイサイズ測定回路。
【請求項１７】
前記受信データは、伝送線を介して直列化されたデータストリームを受信して、受信データを等化したデータであることを特徴とする請求項１６記載のアイサイズ測定回路。
【請求項１８】
基準クロックに基づいて前記複数のクロック信号を発生する位相固定ループ（ＰＬＬ）と、
前記位相固定ループから提供された前記複数のクロック信号に基づいて前記少なくとも１つのシフトクロック信号を生成する位相補間器と、を更に含むことを特徴とする請求項１６記載のアイサイズ測定回路。
【請求項１９】
前記第２サンプルデータは、前記少なくとも１つの復元クロック信号で前記受信データのエッジ間の中央部分をサンプリングしたことを特徴とする請求項１６記載のアイサイズ測定回路。
【請求項２０】
複数回にかけて前記所定位相範囲内に前記シフトクロック信号をシフトさせながら、前記エラー回数を測定してアイサイズを算出し、イコライザの等化強度を制御するイコライザ制御ビット値を設定するアイサイズコントローラを更に含むことを特徴とする請求項１６記載のアイサイズ測定回路。
【請求項２１】
受信データを復元して、互いに異なる位相を有する複数の復元クロック信号を生成するクロックデータ復元回路と、
前記複数の復元クロック信号のうちの少なくとも１つの復元クロック信号に前記受信データをサンプリングして第１サンプルデータを生成する第１サンプラと、
前記少なくとも１つの復元クロック信号を所定位相範囲内にシフトさせた少なくとも１つのシフトクロック信号で前記受信データをサンプリングして第１サンプルデータを生成し、前記第１サンプルデータと前記第２サンプルデータとを比較してエラー回数を算出することにより、アイサイズを算出するアイサイズ測定回路と、を含むことを特徴とするデータ通信システムの受信器。
【請求項２２】
前記受信データは、伝送線を介して直列化されたデータストリームを受信して受信データの電圧を増幅し、増幅されたデータを等化したデータであることを特徴とする請求項２１記載のデータ通信システムの受信器。
【請求項２３】
前記アイサイズ測定回路は、
前記少なくとも１つの復元クロック信号に対して、前記所定位相範囲内でシフトさせた前記少なくとも１つのシフトクロック信号を生成するシフトクロック生成部と、
前記少なくとも１つのシフトクロック信号で前記受信データをサンプリングして第１サンプルデータを提供する第２サンプラと、
前記第１サンプルデータと前記第２サンプルデータとを比較して、エラー回数を算出するエラー回数算出部と、を含むことを特徴とする請求項２２記載のデータ通信システムの受信器。
【請求項２４】
前記シフトクロック生成部は、前記少なくとも１つの復元クロック信号に対して、前記シフトクロック信号を前記所定位相範囲内でシフトさせるためのデジタルコードを出力するシフタを含むことを特徴とする請求項２３記載のデータ通信システムの受信器。
【請求項２５】
前記シフトクロック生成部は、
基準クロックに基づいて複数のクロック信号を発生する位相固定ループ（ＰＬＬ）と、
前記デジタルコード及び位相固定ループ（ＰＬＬ）から出力される複数のクロック信号に基づいて前記少なくとも１つのシフトクロック信号を生成する位相補間器と、を更に含むことを特徴とする請求項２３記載のデータ通信システムの受信器。
【請求項２６】
前記アイサイズ測定回路は、
複数回にかけて前記所定位相範囲内にシフトクロック信号をシフトさせながら前記エラー回数を測定して、複数のアイサイズを測定し、前記等化の強度を制御するイコライザ制御ビット値を設定するアイサイズコントローラを更に含むことを特徴とする請求項２３記載のデータ通信システムの受信器。
【請求項２７】
前記第１サンプラの出力を逆直列化する逆直列化器を更に含むことを特徴とする請求項２１記載のデータ通信システムの受信器。
【請求項２８】
データを直列化して増幅して伝送する直列化器／出力ドライバを更に含むことを特徴とする請求項２１記載のデータ通信システムの受信器。
【請求項２９】
受信データを復元して互いに異なる位相を有する複数の復元クロック信号を生成するクロックデータ復元回路と、
前記複数の復元クロック信号のうちの少なくとも１つの復元クロック信号に前記受信データをサンプリングして第１サンプルデータを生成する第１サンプラと、
互いに異なる位相を有する複数のクロック信号のうちの少なくとも１つのクロック信号を所定位相範囲でシフトさせた少なくとも１つのシフトクロック信号で前記受信データをサンプリングして第２サンプルデータを生成し、前記第１サンプルデータと前記第２サンプルデータとを比較してエラー回数を算出することにより、アイサイズを算出するアイサイズ測定回路と、を含むことを特徴とするデータ通信システムの受信器。
【請求項３０】
前記受信データは、伝送線を介して直列化されたデータストリームを受信して、受信データを等化したデータであることを特徴とする請求項２９記載のデータ通信システムの受信器。
【請求項３１】
前記第１サンプルデータは、前記少なくとも１つの復元クロック信号で前記受信データのエッジ間の中央部分をサンプリングしたことを特徴とする請求項３０記載のデータ通信システムの受信器。
【請求項３２】
前記エラー回数は、前記第１サンプルデータと前記第２サンプルデータとが互いに異なる値を有する場合の数をカウントして算出されることを特徴とする請求項３１記載のデータ通信システムの受信器。
【請求項３３】
受信データから復元された互いに異なる位相を有する複数の復元クロック信号のうちの少なくとも１つの復元クロック信号で前記受信データをサンプリングして第１サンプルデータを生成する段階と、
前記少なくとも１つの復元クロック信号を所定位相範囲内にシフトさせて少なくとも１つのシフトクロック信号を生成する段階と、
前記少なくとも１つのシフトクロック信号で前記受信データをサンプリングして第２サンプルデータを提供する段階と、
前記第１サンプルデータと前記第２サンプルデータとを比較してアイサイズを算出するためのエラー回数を算出する段階と、を含むことを特徴とするアイサイズ測定方法。
【請求項３４】
前記受信データは、伝送線を介して直列化されたデータストリームを受信して、受信データを等化したデータであることを特徴とする請求項３３記載のアイサイズ測定方法。
【請求項３５】
前記第１サンプルデータは、前記少なくとも１つの復元クロック信号で前記受信データのエッジ間の中央部分をサンプリングして生成されることを特徴とする請求項３３記載のアイサイズ測定方法。
【請求項３６】
前記エラー回数を算出する段階は、前記第１サンプルデータと前記第２サンプルデータとが互いに異なる値を有する場合の数をカウントして、前記エラー回数を算出することを特徴とする請求項３３記載のアイサイズ測定方法。
【請求項３７】
複数回にかけて前記所定位相範囲内に前記シフトクロック信号をシフトさせながら前記エラー回数を測定して、アイサイズを算出する段階を更に含むことを特徴とする請求項３５記載のアイサイズ測定方法。
【請求項３８】
前記複数回にかけて算出されたアイサイズのうち、最大のアイサイズに相応するイコライザ制御ビット値で前記受信データの等化強度を設定する段階を更に含むことを特徴とする請求項３７記載のアイサイズ測定方法。
【請求項３９】
受信データから復元された互いに異なる位相を有する複数の復元クロック信号のうちの少なくとも１つの復元クロック信号で前記受信データをサンプリングして、第１サンプルデータを生成する段階と、
互いに異なる位相を有する複数のクロック信号のうちの少なくとも１つのクロック信号を所定位相範囲でシフトさせて、少なくとも１つのシフトクロック信号を生成する段階と、
前記少なくとも１つのシフトクロック信号で前記受信データをサンプリングして第２サンプルデータを提供する段階と、
前記第１サンプルデータと前記第２サンプルデータとを比較して、アイサイズを算出するためのエラー回数を算出する段階と、を含むことを特徴とするアイサイズ測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ通信システムのシリアルデータ受信回路において、シリアルデータのアイサイズ測定方法、アイサイズ測定回路に関する。
【背景技術】
【０００２】
データ通信システムの直列化器−逆直列化器（ＳｅｒＤｅｓ；Ｓｅｒｉａｌｉｚｅｒ  Ｄｅｓｅｒｉａｌｉｚｅｒ）は、データを直列化させてプリント配線等の伝送線を介して伝送し、受信された直列化されたデータを逆直列化させる。
【０００３】
直列化器−逆直列化器は、プリアンプ、イコライザ、サンプラ、及びクロックデータ復元（ＣＤＲ；Ｃｌｏｃｋ  Ｄａｔａ  Ｒｅｃｏｖｅｒｙ）回路を含む。
【０００４】
直列化器−逆直列化器は、クロックデータ復元（ＣＤＲ）回路を使用して受信したデータの周波数を復元し、復元された周波数のクロック信号でサンプラ回路を動作させる。従って、受信側で基準として使用する基準クロック（ｒｅｆｅｒｅｎｃｅ  ｃｌｏｃｋ）周波数と異なる周波数で動作する送信側から伝送するデータを受信側で継続受信することができる。
【０００５】
高速でプリント配線等の伝送線を介してデータを伝送する場合、伝送線の特性によって信号間干渉（ＩＳＩ；Ｉｎｔｅｒ  Ｓｙｍｂｏｌ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）が発生する。信号間干渉（ＩＳＩ）によって受信された信号の振幅と位相とは激しく歪曲され、受信端でビット誤謬を発生させる主原因になる。伝送線の長さが長くなり、データ伝送速度が増加するにつれて、受信端で受信された信号の振幅と位相とはより激しく歪曲される。
【０００６】
直列化器−逆直列化器のような直列インタフェースでは、ジッタの多いシリアルデータを受信しなければならないので、サンプラであるフリップフロップやラッチがクロック信号を利用してデータを受信する時、データのアイサイズの大きさが重要である。
【０００７】
直列化器−逆直列化器のプリアンプから受信されたデータの電圧を増幅し、イコライザは受信されたデータを等化して、受信データのジッタ、特に、信号間干渉（ＩＳＩ）を減少させた後、次段のサンプラ回路に出力する。
【０００８】
イコライザは、受信されたデータのジッタ特性によって等化強度を調節することができるコントロールビットを有している。即ち、イコライザは、受信されたデータのジッタ特性によって等化機能を制御することができる。受信されたデータのアイサイズが小さい場合、等化機能が不十分なので、等化強度を増加させ、受信データのアイサイズが大きい場合、等化強度を減少させて、最適のアイサイズを得るように調節することができる。
【０００９】
特許文献１に開示されているような従来の直列化器−逆直列化器は、イコライザの出力端でのデータのアイサイズを直接測定する代わりに、決定帰還等化器等のような複雑な回路を使用して、受信されたデータのアイサイズ増減があるかを確認した。
【特許文献１】米国特許第６，７５７，３２７号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従って、本発明の第１目的は、データ通信システムの受信器のイコライザの出力端でのデータのアイサイズを直接測定することができるアイサイズ測定回路を提供することにある。
【００１１】
本発明の第２目的は、アイサイズ測定回路を含むデータ通信システムの受信器を提供することにある。
【００１２】
又、本発明の第３目的は、データ通信システムの受信器のイコライザの出力端でのデータのアイサイズを直接測定することができるアイサイズ測定方法を提供することにある。
【課題を解決するための手段】
【００１３】
前述した本発明の第１目的を達成するための本発明の一側面によるアイサイズ測定回路は、受信データから復元された互いに異なる位相を有する複数の復元クロック信号のうちの少なくとも１つの復元クロック信号を所定位相範囲内にシフトさせた少なくとも１つのシフトクロック信号で前記受信データをサンプリングして、第１サンプルデータを提供するサンプラ、及び前記少なくとも１つの復元クロック信号で前記受信データをサンプリングした第２サンプルデータと前記第１サンプルデータとを比較して、エラー回数を算出するエラー回数算出部を含む。
【００１４】
又、本発明の第１目的を達成するための本発明の他の側面によるアイサイズ測定回路は、互いに異なる位相を有する複数のクロック信号のうちの少なくとも１つのクロック信号を所定位相範囲でシフトさせた少なくとも１つのシフトクロック信号で受信データをサンプリングして第１サンプルデータを提供するサンプラ、及び前記受信データから復元された互いに異なる位相を有する複数の復元クロック信号のうちの少なくとも１つの復元クロック信号で前記受信データをサンプリングした第２サンプルデータと前記第１サンプルデータとを比較して、エラー回数を算出するエラー回数算出部を含む。
【００１５】
又、本発明の第２目的を達成するための本発明の一側面によるデータ通信システムの受信器は、受信データを復元して、互いに異なる位相を有する複数の復元クロック信号を生成するクロックデータ復元回路、前記複数の復元クロック信号のうちの少なくとも１つの復元クロック信号で前記受信データをサンプリングして第１サンプルデータを生成する第１サンプラ、及び前記少なくとも１つの復元クロック信号を所定位相範囲内にシフトさせた少なくとも１つのシフトクロック信号で前記受信データをサンプリングして第１サンプルデータを生成し、前記第１サンプルデータと前記第２サンプルデータとを比較してエラー回数を算出することにより、アイサイズを算出するアイサイズ測定回路を含む。
【００１６】
又、本発明の第２目的を達成するための本発明の他の側面によるデータ通信システムの受信器は、受信データを復元して互いに異なる位相を有する複数の復元クロック信号を生成するクロックデータ復元回路、前記複数の復元クロック信号のうちの少なくとも１つの復元クロック信号で前記受信データをサンプリングして第１サンプルデータを生成する第１サンプラ、及び互いに異なる位相を有する複数のクロック信号のうちの少なくとも１つのクロック信号を所定位相範囲でシフトさせた少なくとも１つのシフトクロック信号で前記受信データをサンプリングして第２サンプルデータを生成し、前記第１サンプルデータと前記第２サンプルデータとを比較してエラー回数を算出することにより、アイサイズを算出するアイサイズ測定回路を含む。
【００１７】
又、本発明の第３目的を達成するための本発明の一側面によるアイサイズ測定方法は、受信データから復元された互いに異なる位相を有する複数の復元クロック信号のうちの少なくとも１つの復元クロック信号で前記受信データをサンプリングして第１サンプルデータを生成する段階、前記少なくとも１つの復元クロック信号を所定位相範囲内にシフトさせて少なくとも１つのシフトクロック信号を生成する段階、前記少なくとも１つのシフトクロック信号で前記受信データをサンプリングして第２サンプルデータを提供する段階、前記第１サンプルデータと前記第２サンプルデータとを比較してエラー回数を算出する段階を含む。
【００１８】
又、本発明の第３目的を達成するための本発明の他の側面によるアイサイズ測定方法は、受信データから復元された互いに異なる位相を有する複数の復元クロック信号のうちの少なくとも１つの復元クロック信号で前記受信データをサンプリングして、第１サンプルデータを生成する段階、互いに異なる位相を有する複数のクロック信号のうちの少なくとも１つのクロック信号を所定位相範囲でシフトさせて、少なくとも１つのシフトクロック信号を生成する段階、前記少なくとも１つのシフトクロック信号で前記受信データをサンプリングして第２サンプルデータを提供する段階、及び前記第１サンプルデータと前記第２サンプルデータとを比較して、エラー回数を算出する段階を含む。
【００１９】
従って、受信データの周波数オフセット及び／又はジッタの影響を受けることなく、アイサイズを測定することができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付図面を参照して、本発明の好ましい実施例をより詳細に説明する。図面上の同一構成要素には同一参照符号を付与し、同一構成要素についての重複説明は省略する。
【００２１】
本発明によるアイサイズ測定回路は、サンプラとクロックデータ復元回路（ＣＤＲ）とを有するデータ通信システムの受信器に適用することができる。例えば、本発明によるアイサイズ測定回路は、直列化器−逆直列化器を具備したデータ通信システムの受信器に適用することができる。
【００２２】
しかし、本発明によるアイサイズ測定回路は、直列化器−逆直列化器を具備したデータ通信システムの受信器に限定されず、サンプラ及びクロックデータ復元回路（ＣＤＲ）を有するデータ通信システムの受信器であれば、直列化器及び／又は逆直列化器を含まない受信器にも適用できるのは勿論である。
【００２３】
以下、直列化器−逆直列化器を具備したデータ通信システムの受信器を例として本発明のアイサイズ測定回路を説明する。
【００２４】
図１は、本発明の一実施例による直列化器−逆直列化器を具備したデータ通信システムの受信器１０００を示すブロック図である。
【００２５】
図１を参照すると、受信器１０００は、プリアンプ／イコライザ１００、第１サンプラ２００、逆直列化器３００、クロックデータ復元回路（ＣＤＲ）４２０、位相固定ループ（ＰＬＬ）４１６、アイサイズ測定回路４００、及び直列化器／出力ドライバ３５０を含む。
【００２６】
プリアンプ／イコライザ１００では、伝送線を介して受信した直列データストリームのデータ１０のサイズと遅延特性とを補償して、補償されたデータ１０１を第１サンプラ２００に出力する。具体的に、プリアンプ／イコライザ１００は、伝送線を介して直列化されたデータストリームを受信して、受信されたデータ１０の電圧を増幅し、増幅されたデータを等化して、受信データ１０のジッタ、特に、信号間干渉（ＩＳＩ）によるデータ信号の歪曲を補償する。又、プリアンプ／イコライザ１００は、アイサイズ測定回路４００からの制御信号４０１に基づいて等化強度を調節する。
【００２７】
第１サンプラ２００は、クロックデータ復元回路４２０によって受信データ１０から復元された複数の復元クロック信号４０３、Ｉ、Ｑ、Ｉｂ、Ｑｂを利用して、プリアンプ／イコライザ１００の補償されたデータ１０１をサンプリングする。
【００２８】
逆直列化器３００は、第１サンプラ２００の直列化されたサンプリングされたデータ２０１を１：ｎ比率の並列データに変換して、逆直列化されたデータ３０１を出力する。逆直列化されたデータ３０１は、クロックデータ復元回路４２０及び／又はデータ通信システムの他の機能ブロック（図示せず）に提供される。
【００２９】
クロックデータ復元回路４２０は、逆直列化器３００の直列化されたデータ３０１及びＰＬＬ４１６の複数のクロック信号４１１を利用して、受信データ１０から復元された複数の復元クロック信号（４０３；Ｉ、Ｑ、Ｉｂ、Ｑｂ）を生成する。
【００３０】
ここで、本発明の他の実施例によるクロックデータ復元回路４２０は、図２に図示されたように、逆直列化器３００の出力データ３０１の代わりに第１サンプラ２００のサンプリングされたデータ２０１を利用して、受信データ１０から復元された複数の復元クロック信号４０３を生成することもできる。
【００３１】
アイサイズ測定回路４００は、プリアンプ／イコライザ１００の出力データ１０１をシフトクロック信号Ｑ’、Ｑｂ’を利用してサンプリングしたデータと第１サンプラ２００の出力であるサンプリングされたデータ２０１とを比較してエラー回数を算出し、エラー回数に基づいて受信データ１０のアイサイズを算出する。又、アイサイズ測定回路４００は、プリアンプ／イコライザ１００の等化強度を調節するための制御信号４０１を生成して、プリアンプ／イコライザ１００に提供する。
【００３２】
直列化器／出力ドライバ３５０は、他の機能ブロック（図示せず）で処理されたデータ３０３を直列化し増幅して、伝送線（図示せず）を介して伝送する。
【００３３】
図３は、図１のアイサイズ測定回路４００を含む受信器の具体的な構成を示すブロック図である。
【００３４】
図３では、図１又は図２の直列化器／出力ドライバ３５０の図示は省略した。図３では、プリアンプ／イコライザ１００と第１サンプラ２００との間にバッファ回路１１０を形成して、プリアンプ／イコライザ１００の出力をバッファリングして、第１サンプラ２００及び第２サンプラ４１０に提供することを図示した。しかし、バッファ回路１１０なしにプリアンプ／イコライザ１００の出力がすぐ第１サンプラ２００に提供されるように構成することもできる。又、バッファ回路１１０を構成するそれぞれのバッファ１１１、１１３は、互いに同じバッファで構成することができ、又は、バッファ回路１１０は１つのバッファで構成され、１つのバッファの出力がそれぞれ第１サンプラ２００及び第２サンプラ４１０に提供されることもできる。
【００３５】
第１サンプラ２００は、Ｉフリップフロップ２１０、Ｑフリップフロップ２２０、Ｉｂフリップフロップ２３０、及びＱｂフリップフロップ２４０で構成される。第１サンプラ２００は、ＣＤＲ４２０の第１位相補間器４１２から出力される複数の復元クロック信号４０３、Ｉ、Ｑ、Ｉｂ、Ｑｂを利用して、プリアンプ／イコライザ１００の出力データ１０１をサンプリングして、サンプルデータ２０１、ＤＩ、ＤＱ、ＤＩｂ、ＤＱｂを出力する。
【００３６】
クロックデータ復元回路４２０は、位相検出器４２２、ＣＤＲループフィルタ４２４、ＰＩコントローラ４２６、及び位相補間器４１２を含む。
【００３７】
ここで、例えば、受信データ１０の周波数がｆで、逆直列化器３００が１：ｎで逆直列化を行うと仮定すると、例えば、ＰＬＬ４１６の複数のクロック信号４１１の周波数はｆ／２で、複数の復元クロック信号４０３の周波数はｆ／２で、位相検出器４２２、ＣＤＲループフィルタ４２４、及びＰＩコントローラ４２６はｆ／（２ｎ）のクロック周波数で動作することができる。
【００３８】
しかし、ここで、ＰＬＬ４１６の複数のクロック信号４１１及び複数の復元クロック信号４０３の周波数ｆ／２は例示的なもので、ｆ／２に限定されず、ｆ／４、ｆ／８等の他の周波数を有することもできる。
【００３９】
クロックデータ復元回路４２０は、クロックデータ復元回路４２０の出力を第１サンプラ２００にフィードバックさせて反復的な復元過程を通じて受信データ１０のクロック信号及びデータを復元する。
【００４０】
クロックデータ復元回路４２０は、第１位相補間器４１２の出力である復元クロック信号Ｑ及び／又は復元クロック信号Ｑｂがデータ（２０１又は３０１）の中央に位置（図４及び図６参照）するように、位相検出器４２２、ＣＤＲループフィルタ４２４、ＰＩコントローラ４２６、及び位相補間器４１２を動作させる。
【００４１】
位相検出器４２２は、第１サンプラ２００の出力であるサンプルデータ２０１又は逆直列化器３００の出力である逆直列化されたデータ３０１の位相を検出して、アップ（Ｕｐ）信号又はダウン（ＤＯＷＮ）信号を出力する。ここで、例えば、受信データ１０の周波数がｆで、逆直列化器３００が１：ｎで逆直列化を行うと仮定する時、位相検出器４２２が逆直列化器３００の出力ではない第１サンプラ２００の出力であるサンプルデータ２０１の入力を受ける場合には、位相検出器４２２、ＣＤＲループフィルタ４２４、及びＰＩコントローラ４２６はｆ／２のクロック周波数で動作することができる。
【００４２】
ＣＤＲループフィルタ４２４は、アップ信号又はダウン信号にそれぞれ対応するアップコマンド又はダウンコマンドを生成し、ＰＩコントローラ４２６はアップコマンド又はダウンコマンドの入力を受けてデジタルコード値を生成する。
【００４３】
ここで、アップコマンド又はダウンコマンドは、例えば、１ビット値を利用して「１」はアップコマンド、「０」はダウンコマンドを示すようにすることができる。例えば、デジタルコード値が４ビットである場合、「００００」乃至「１１１１」のデジタルコード値を利用して、第１位相補間器４１２の出力クロック信号の位相を２２．５°（３６０°／１６）ずつ変化させることができる。
【００４４】
図５に図示されたように、ＰＩコントローラ４２６は、アップコマンドが入力された場合、デジタルコード値を１だけ増加させ、ダウンコマンドが入力された場合、デジタルコード値を１だけ減少させることができる。
【００４５】
図６に示すように、デジタルコード値が４回シフトされた場合、９０°（２２．５°×４）だけ第１位相補間器４１２の復元クロック信号の位相を増加又は減少させることができる。
【００４６】
図３を更に参照すると、第１位相補間器４１２は、ＰＬＬ４１６から０°／９０°／１８０°／２７０°の４つのクロック信号の入力を受けて、ＰＩコントローラ４２６からのデジタルコード値４０５に基づいて、前記０°／９０°／１８０°／２７０°の４つのクロック信号の位相を増加又は減少させる。
【００４７】
アイサイズ測定回路４００は、第２サンプラ４１０、シフトクロック生成部４２０、エラー回数算出部４３０、及びアイサイズコントローラ４５０を含む。
【００４８】
図７に示すように、アイサイズ測定回路４００は、プリアンプ／イコライザ１００の出力データ１０１を第２位相補間器４４２の出力であるシフトクロック信号Ｑ’、Ｑｂ’を利用してサンプリングしたデータＤＱ’、ＤＱｂ’とプリアンプ／イコライザ１００の出力データ１０１を第１位相補間器４１２の復元クロック信号Ｑ、Ｑｂを利用してサンプリングしたサンプルデータ２０１、ＤＱ、ＤＱｂとを比較する。又、アイサイズ測定回路４００は、サンプルデータＤＱ’がサンプルデータＤＱと同じであるか及び／又はサンプルデータＤＱｂ’がサンプルデータＤＱｂと同じであるかの可否を判断してエラー回数を算出し、エラー回数に基づいて受信データ１０のアイサイズを算出する。
【００４９】
又、アイサイズ測定回路４００は、プリアンプ／イコライザ１００の等化強度を調節するための制御信号４０１を生成して、プリアンプ／イコライザ１００に提供する。
【００５０】
シフトクロック生成部４４０は、シフタ４４５及び第２位相補間器４４２を含む。
【００５１】
シフタ４４５は、ＣＤＲ４２０の第１ＰＩコントローラ４０６の出力デジタルコード４０５のビット値を順次にシフトさせて、デジタルコード４０７を生成して第２位相補間器４４２に提供する。デジタルコード４０７は、デジタルコード４０５に相応される位相を±１８０°範囲で遷移させるコード値を有する。
【００５２】
第２位相補間器４４２は、ＰＬＬ４１６の０°／９０°／１８０°／２７０°の出力クロック信号４１１及びデジタルコード４０７の入力を受けて、第１の位相補間器４１２が発生する復元クロック信号４０３、Ｉ、Ｑ、Ｉｂ、Ｑｂに対して最大±１８０°範囲で図７のように順次に遷移された位相を有する遷移位相クロック信号Ｑ’、Ｑｂ’、４０９を発生させる。即ち、シフタ４４５及び第２位相補間器４４２がＣＤＲ４２０によって復元されたクロック信号に基づいて所定位相だけ遷移される遷移位相クロック信号Ｑ’、Ｑｂ’、４０９が発生されるので、アイサイズ測定過程で受信データの周波数オフセット及び／又はジッタの影響を受けない。
【００５３】
図６に示すように、遷移位相クロック信号Ｑ’、Ｑｂ’、４０９を第１位相補間器４１２が発生する復元クロック信号４０３、Ｑ、Ｑｂの位相を基準として−１８０°から＋１８０°まで順次にスキャニングする。
【００５４】
第２サンプラ４１０は、プリアンプ／イコライザ１００の出力データ１０１（又はバッファ回路の出力データ）を第２位相補間器４４２の所定位相範囲でスキャニングされる遷移位相クロック信号Ｑ’、Ｑｂ’、４０９を利用してサンプリングしてサンプルデータＤＱ’、ＤＱｂ’を出力する。
【００５５】
エラー回数算出部４３０は、１：２ＤＥＭＵＸ４３１及びラッチ４３３、サンプルデータ比較部４３５及びカウンタ４３７を含む。サンプルデータ比較部４３５は、例えば、排他的論理和ゲート（ＸＯＲ）で構成することができる。
【００５６】
エラー回数算出部４３０は、第１サンプラ２００のサンプルデータＤＱ及びＤＱｂと第２サンプラ４１０のサンプルデータＤＱ’、ＤＱｂ’とを比較してエラー回数を算出する。
【００５７】
具体的に、エラー回数算出部４３０は、図６及び図７に示すように、受信されたデータ１０１の中央に位置する復元クロック信号４０３、Ｑ、Ｑｂに同期されたサンプルデータＤＱ及びＤＱｂと復元クロック信号４０３、Ｑ、Ｑｂの位相に対して、−１８０°から＋１８０°の位相まで順次にスキャニングした遷移位相クロック信号Ｑ’、Ｑｂ’、４０９に同期されたサンプルデータＤＱ’、ＤＱｂ’のデータ値とが同じであるか、異なるかを判断する。
【００５８】
図７を参照すると、遷移位相クロック信号Ｑ’が復元クロック信号Ｑの位相に対して−１８０°又は＋１８０°の位相を有する（ａ）及び（ｄ）の場合、遷移位相クロック信号Ｑ’、Ｑｂ’に相応するサンプルデータＤＱ’、ＤＱｂ’の値は、受信データのジッタ領域に属するので、遷移位相クロック信号Ｑ’に相応するサンプルデータＤＱ’の値と復元クロック信号Ｑに相応するサンプルデータＤＱの値は互いに異なり、遷移位相クロック信号Ｑｂ’に相応するサンプルデータＤＱｂ’の値と復元クロック信号Ｑｂに相応するサンプルデータＤＱｂの値とは互いに異なる。
【００５９】
遷移位相クロック信号Ｑ’が復元クロック信号Ｑに対して左側（ｌｅｆｔ）に位置する場合−即ち、遷移位相クロック信号Ｑ’が復元クロック信号Ｑの位相に対して−１８０°乃至０°の特定位相を有する（ａ）場合−遷移位相クロック信号Ｑ’、Ｑｂ’に相応するサンプルデータＤＱ’、ＤＱｂ’の値が受信データのジッタ領域に属しない場合には、遷移位相クロック信号Ｑ’に相応するサンプルデータＤＱ’の値と復元クロック信号Ｑに相応するサンプルデータＤＱの値とは互いに同じであり、遷移位相クロック信号Ｑｂ’に相応するサンプルデータＤＱｂ’の値と復元クロック信号Ｑｂに相応するサンプルデータＤＱｂの値とは互いに同じである。
【００６０】
遷移位相クロック信号Ｑ’が復元クロック信号Ｑに対して右側（ｒｉｇｈｔ）に位置する場合−即ち、遷移位相クロック信号Ｑ’が復元クロック信号Ｑの位相に対して０°乃至＋１８０°の特定位相を有する（ｃ）場合−遷移位相クロック信号Ｑ’、Ｑｂ’に相応するサンプルデータＤＱ’、ＤＱｂ’の値が受信データのジッタ領域に属しない場合には、遷移位相クロック信号Ｑ’に相応するサンプルデータＤＱ’の値と復元クロック信号Ｑに相応するサンプルデータＤＱの値とは互いに同じであり、遷移位相クロック信号Ｑｂ’に相応するサンプルデータＤＱｂ’の値と復元クロック信号Ｑｂに相応するサンプルデータＤＱｂの値とは互いに同じである。
【００６１】
サンプルデータＤＱ、ＤＱ’は、ＤＥＭＵＸ４３１によって１：２にデマルチプレクシングされた後、ラッチ４３３によってラッチされ同期を合わせた後、ＸＯＲゲートに入力される。ＸＯＲゲートは、サンプルデータＤＱ、ＤＱ’が互いに異なる値を有する場合に１を出力し、互いに同じ値を有する場合に０を出力する。
【００６２】
サンプルデータＤＱｂ、ＤＱｂ’は、ＤＥＭＵＸによって１：２にデマルチプレクシングされた後にラッチによってラッチされ、同期が合わされた後、ＸＯＲゲートに入力される。ＸＯＲゲートは、サンプルデータＤＱｂ、ＤＱｂ’が互いに異なる値を有する場合に１を出力し、互いに同じ値を有する場合に０を出力する。１：２ＤＥＭＵＸは、データを比較する場合のタイミング制約のために追加したものである。１：２ＤＥＭＵＸ以外にも１：４ＤＥＭＵＸ又は１：８ＤＥＭＵＸを使用することもできる。
【００６３】
図８は、遷移位相クロック信号Ｑ’、Ｑｂ’を順次にシフトさせながら、受信データのアイサイズを測定する場合のタイミング図を示す。
【００６４】
図８を参照すると、復元クロック信号Ｑは、ＣＤＲ４２０によって第１及び第２サンプラ２００、４１０に入力されるデータＰ１の中央位置に整列される。第１サンプラ２００の出力データは、Ｐ２に示すようにＤＥＭＵＸ４３１を通過しながら所定時間遅延される。
【００６５】
Ｐ３は、遷移位相クロック信号Ｑ’が復元クロック信号Ｑに対して−１８０°の位置にある場合のデータを示し、Ｐ４は遷移位相クロック信号Ｑｂ’が復元クロック信号Ｑに対して−１８０°の位置にある場合のデータを示す。
【００６６】
遷移位相クロック信号Ｑ’、Ｑｂ’がそれぞれ復元クロック信号Ｑ、Ｑｂに対して中央に位置する場合、第２サンプラ４１０のサンプルデータＤＱ’、ＤＱｂ’はエラー回数算出部４３０の１：２ＤＥＭＵＸを通過しながら、１：２にデマルチプレクシングされると同時に所定時間だけ遅延され（Ｐ５、Ｐ６）、ラッチを通過しながら同期化され出力される（Ｐ７、Ｐ８）。
【００６７】
同様に、遷移位相クロック信号Ｑ’、Ｑｂ’がそれぞれ復元クロック信号Ｑ、Ｑｂに対して左側に位置する場合、第２サンプラ４１０のサンプルデータＤＱ’、ＤＱｂ’は、エラー回数算出部４３０の１：２ＤＥＭＵＸを通過しながら、１：２にデマルチプレクシングされると同時に所定時間だけ遅延され（Ｐ９、Ｐ１０）、ラッチを通過しながら同期化され出力される（Ｐ１１、Ｐ１２）。
【００６８】
又、遷移位相クロック信号Ｑ’、Ｑｂ’がそれぞれ復元クロック信号Ｑ、Ｑｂに対して右側に位置する場合、第２サンプラ４１０のサンプルデータＤＱ’、ＤＱｂ’は、エラー回数算出部４３０の１：２ＤＥＭＵＸを通過しながら１：２にデマルチプレクシングされると同時に所定時間だけ遅延され（Ｐ１３、Ｐ１４）、ラッチを通過しながら同期化され出力される（Ｐ１５、Ｐ１６）。
【００６９】
図９は、復元クロック信号をシフトさせるためのデジタルコード値とエラー回数とを例示的に示すテーブルである。
【００７０】
図９のエラー回数は、多数回にかけてデジタルコード４０５値をシフトさせて、遷移位相クロック信号Ｑ’、Ｑｂ’を順次にシフトさせながら、ＸＯＲゲートの出力を合算した値を示す。
【００７１】
図９を参照すると、例えば、デジタルコード４０５値が０、即ち、「００００」である場合、対応される遷移位相クロック信号Ｑ’、Ｑｂ’の位相は、復元クロック信号Ｑ、Ｑｂに対してそれぞれ−１８０°で、この場合、多数回にかけて測定したエラー回数は３２回で、デジタルコード４０５値が１、即ち、「０００１」である場合、対応される遷移位相クロック信号Ｑ’、Ｑｂ’の位相は、復元クロック信号Ｑ、Ｑｂに対してそれぞれ−１６７．５°で、この場合、多数回にかけて測定したエラー回数は２１回である。デジタルコード４０５値が３乃至１２、即ち、「００１１」乃至「１１００」の値を有する場合、対応される遷移位相クロック信号Ｑ’、Ｑｂ’の位相は、復元クロック信号Ｑ、Ｑｂに対して−１１２．５°乃至＋１１２．５°で、この場合、多数回にかけて測定したエラー回数は０回である。エラー回数が０値を有するデジタルコード４０５値３乃至１２、即ち、位相では−１１２．５°乃至＋１１２．５°が受信データのアイサイズを示す。即ち、この場合のアイサイズは２２５°になる。
【００７２】
図３を更に参照すると、アイサイズコントローラ４５０は、エラー回数算出部４３０からエラー回数４５１の入力を受けて、受信データ１０のアイサイズを算出し、それぞれのアイサイズ別にプリアンプ／イコライザ１００の等化強度を調節するためのイコライザ制御ビット値を設定する。アイサイズコントローラ４５０は、イコライザ制御ビット値４０１をプリアンプ／イコライザ１００に提供する。
【００７３】
図１０は、復元クロック信号をシフトさせるためのデジタルコード値、エラー回数、アイサイズ、及びイコライザ制御ビット値の関係を例示的に示すテーブルである。
【００７４】
アイサイズコントローラ４５０は、イコライザ制御ビット値を「００」、「０１」、「１０」、「１１」にプリアンプ／イコライザ１００に提供し、それぞれのイコライザ制御ビット値に対するアイサイズを測定する。
【００７５】
ここで、エラー回数は、それぞれのデジタルコード値に対して複数回（Ｎ回）測定される。例えば、イコライザ制御ビット値が「００」で、デジタルコード値が「０」である場合、５０回エラー回数を測定した結果、エラー回数が１０である場合を示し、イコライザ制御ビット値が「００」で、デジタルコード値が２である場合、５０回エラー回数を測定した結果、エラー回数が０である場合を示す。
【００７６】
アイサイズコントローラ４５０は、測定されたアイサイズをレジスタ（図示せず）に保存する。ここで、デジタルコード値、エラー回数、アイサイズ、及びイコライザ制御ビット値は、レジスタ（図示せず）に保存することができる。レジスタは、アイサイズコントローラ４５０の内部に存在することもでき、アイサイズコントローラ４５０の外部に設置することもできる。
【００７７】
図１０を参照すると、イコライザ制御ビット値が「００」である場合、アイサイズは８で、イコライザ制御ビット値が「０１」である場合、アイサイズは１４で、イコライザ制御ビット値が「１０」である場合、アイサイズは１２で、イコライザ制御ビット値が「１１」である場合、アイサイズは「６」である。即ち、イコライザ制御ビット値が「０１」である場合、アイサイズが最大値１４を有する。ここで、アイサイズ１は、４ビットのデジタルコードを使用した場合、２２．５°の位相差を示す。
【００７８】
従って、アイサイズコントローラ４５０は、イコライザ制御ビット値を「０１」に設定して、最大アイサイズが得られるように、プリアンプ／イコライザ１００を制御することにより、適応的イコライザを実現することができる。
【００７９】
以下、図１１乃至図１３を参照して、イコライザ制御ビット値を利用してイコライザの利得を調節する過程を説明する。
【００８０】
図１１は、イコライザ制御ビット値が２ビットで構成される場合の例を挙げて、２段のイコライザ１３０を示す概念図で、図１２は、図１１の２段のイコライザ１３０のうち、１段のみを例示的に示す回路図で、図１３は、イコライザ制御ビット値を利用して図１２のイコライザの利得が調節されることを示すグラフである。図１１のイコライザは、３段以上のイコライザで実現することもできる。
【００８１】
図１１及び図１２を参照すると、イコライザ１３０は、イコライザ制御ビット値ＥＮ０を制御入力端子に入力受け、イコライザ１３２はイコライザ制御ビット値ＥＮ１を制御入力端子に入力受ける。
【００８２】
図１２を参照すると、イコライザ制御ビット値ＥＮ０が「０」である場合、インバータ１３１の出力は論理ハイレベルを有し、スイッチＳＷはターンオンされイコライザ機能がオフ（ｏｆｆ）、即ち、等化強度は０になる。
【００８３】
イコライザ制御ビット値ＥＮ０が「１」である場合、インバータ１３１の出力は論理ローレベルを有し、スイッチＳＷはターンオフされる。この場合、イコライザ１３０は増幅器として動作し、入力高周波信号をキャパシタＣを介した信号パスを介して増幅して、イコライザ機能がオン（オン）になる。従って、イコライザのゲインを適応的に調節して最大のアイサイズが得られる場合のイコライザ制御ビット値にイコライザのゲインを設定することができる。
【００８４】
図１４は、本発明の他の実施例によるデジタルデータ通信システムの受信器を示すブロック図である。
【００８５】
図１４は、図３の受信器と異なり、ＣＤＲ４２０で受信データから復元した復元クロック信号を利用せず、ＰＬＬ４１６の複数のクロック信号４１１を所定位相範囲内にシフトさせて、シフトクロック信号Ｑ’、Ｑｂ’を生成する。
【００８６】
図１５は、本発明の他の実施例によるデジタルデータ通信システムの受信器を示すブロック図である。
【００８７】
ここで、図１５のクロックデータ復元回路４２０は、図１４のクロックデータ復元回路が逆直列化器３００の出力データ３０１を利用するのとは異なり、第１サンプラ２００のサンプリングされたデータ２０１を利用して、受信データ１０から復元された複数の復元クロック信号４０３を生成することもできる。
【００８８】
図１６は、図１４のアイサイズ測定回路を含む受信器の具体的な構成を示すブロック図である。
【００８９】
図１６のアイサイズ測定回路の構成が図３のアイサイズ測定回路と差異があり、残り構成要素は同じである。
【００９０】
図１６のアイサイズ測定回路５００は、図３のアイサイズ測定回路４００と異なり、ＣＤＲ４２０の出力デジタルコード４０５を利用して、シフトクロック信号Ｑ’、Ｑｂ’を生成せず、第２位相補間器４４４でＰＬＬ４１６の複数のクロック信号４１１を所定位相範囲内にシフトさせてクロック信号Ｑ’、Ｑｂ’を生成する。
【００９１】
第２位相補間器４４２は、アイサイズコントローラ４５０からイコライザ制御ビット値の入力を受けて、イコライザ制御ビット値が「００」、「０１」、「１０」、「１１」に変更される毎に、シフトクロック信号のシフトを改めて開始する。
【００９２】
ここで、クロックデータ復元回路４２０は、図１５に示すように、逆直列化器３００の出力データ３０１の代わりに、第１サンプラ２００のサンプリングされたデータ２０１を利用して、受信データ１０から復元された複数の復元クロック信号４０３を生成することもできる。
【００９３】
図１７乃至図２０は、本発明の他の実施例によるアイサイズ測定回路を示すブロック図である。
【００９４】
図１７乃至図２０は、アイサイズ測定回路のうち、第２サンプラの構成及びエラー回数算出部の構成が図３及び図１６のアイサイズ測定回路と差異があり、残り構成要素は同じである。
【００９５】
図１７のアイサイズ測定回路４００ａは、図３のアイサイズ測定回路４００と異なり、第２サンプラ４１０ａをＱ’フリップフロップのみで構成し、エラー回数算出部４３０ａでＱ’のみをスキャンして、ＱとＱ’とを比較して、エラー回数を測定する。
【００９６】
図１８のアイサイズ測定回路５００ａは、図１６のアイサイズ測定回路５００と異なり、第２サンプラ４１０ａをＱ’フリップフロップのみで構成し、エラー回数算出部４３０ａでＱ’のみをスキャンして、ＱとＱ’とを比較して、エラー回数を測定する。
【００９７】
図１９のアイサイズ測定回路４００ｂは、図３のアイサイズ測定回路４００と異なり、第２サンプラ４１０ｂをＱｂ’フリップフロップのみで構成し、エラー回数算出部４３０ｂでＱｂ’のみをスキャンして、ＱｂとＱｂ’とを比較して、エラー回数を測定する。
【００９８】
図２０のアイサイズ測定回路５００ｂは、図１６のアイサイズ測定回路５００と異なり、第２サンプラ４１０ｂをＱｂ’フリップフロップのみで構成し、エラー回数算出部４３０ｂでＱｂ’のみをスキャンして、ＱｂとＱｂ’とを比較してエラー回数を測定する。
【００９９】
本発明によるアイサイズ測定回路は、サンプラとクロックデータ復元回路ＣＤＲとを有するデータ通信システムの受信器に適用することができる。例えば、本発明によるアイサイズ測定回路は、直列化器−逆直列化器を具備したデータ通信システムの受信器に適用することができる。
【０１００】
しかし、本発明によるアイサイズ測定回路は、直列化器−逆直列化器を具備したデータ通信システムの受信器に限定されず、サンプラ及びクロックデータ復元回路ＣＤＲを有するデータ通信システムの受信器なら、直列化器及び／又は逆直列化器を含まない受信器にも適用することができる。
【産業上の利用可能性】
【０１０１】
前述したようなアイサイズ測定回路、データ通信システムの受信器、及びアイサイズ測定方法によると、クロックデータ復元回路ＣＤＲによって受信データから復元されたクロック信号に受信データを第１サンプリングして、第１サンプルデータを生成し、復元されたクロック信号を所定位相範囲内でシフトさせたシフトクロック信号に受信データを第２サンプリングして、第２サンプルデータを生成する。第１及び第２サンプルデータが互いに異なる値であるかの可否を比較してエラー回数を算出し、エラー回数が０である位相区間を求めて、アイサイズを算出する。従って、受信データの周波数オフセット及び／又はジッタの影響を受けることなく、アイサイズを測定することができる。
【０１０２】
又、前記算出されたアイサイズが最大である場合のイコライザの制御ビット値としてイコライザの等化強度を設定することにより、適応的等化機能を実現することができる。
【０１０３】
以上、本発明を実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【０１０４】
【図１】本発明の一実施例による直列化器−逆直列化器を具備したデータ通信システムの受信器を示すブロック図である。
【図２】本発明の他の実施例による直列化器−逆直列化器を具備したデータ通信システムの受信器を示すブロック図である。
【図３】本発明の一実施例による図１のアイサイズ測定回路を含む受信器の具体的な構成を示すブロック図である。
【図４】図３のクロックデータ復元回路（ＣＤＲ）の位相検出器の動作を説明するための概念図である。
【図５】図３のクロックデータ復元回路（ＣＤＲ）の位相検出器の動作を説明するための概念図である。
【図６】デジタルコードとクロック信号の位相との関係を示すグラフである。
【図７】本発明の一実施例によるアイサイズ測定方法を説明するための概念図である。
【図８】遷移位相クロック信号を順次にシフトさせながら受信データのアイサイズを測定する場合を示すタイミング図である。
【図９】復元クロック信号をシフトさせるためのデジタルコード値とエラー回数とを例示的に示すテーブルである。
【図１０】復元クロック信号をシフトさせるためのデジタルコード値、エラー回数、アイサイズ、及びイコライザ制御ビット値の関係を例示的に示すテーブルである。
【図１１】２段イコライザを示す概念図である。
【図１２】図１１の２段イコライザのうち、１段のみを例示的に示す回路図である。
【図１３】イコライザ制御ビット値を利用して図１２のイコライザの利得が調節されることを示すグラフである。
【図１４】本発明の他の実施例によるデジタルデータ通信システムの受信器を示すブロック図である。
【図１５】本発明の他の実施例によるデジタルデータ通信システムの受信器を示すブロック図である。
【図１６】図１４のアイサイズ測定回路を含む受信器の具体的な構成を示すブロック図である。
【図１７】本発明の他の実施例によるアイサイズ測定回路を示すブロック図である。
【図１８】本発明の他の実施例によるアイサイズ測定回路を示すブロック図である。
【図１９】本発明の他の実施例によるアイサイズ測定回路を示すブロック図である。
【図２０】本発明の他の実施例によるアイサイズ測定回路を示すブロック図である。
【符号の説明】
【０１０５】
１００    プリアンプ／イコライザ
２００    第１サンプラ
２１０    選択部
２４０、３４０    変換部
２５０、３５０    電圧レベル変換部
２６０、３６０、４６０    出力部
３００    逆直列化器
４００、４００ａ、４００ｂ、５００、５００ａ、５００ｂ    アイサイズ測定回路
４１０、４１０ａ、４１０ｂ    第２サンプラ
４１２    第１位相補間器
４２０    クロックデータ復元回路（ＣＤＲ）
４４２、４４４    第２位相補間器
４３０、４３０ａ、４３０ｂ    エラー回数算出部
４４５    シフタ
４５０    アイサイズコントローラ
【図１】
2007060655.tif 000003
【図２】
2007060655.tif 000004
【図３】
2007060655.tif 000005
【図４】
2007060655.tif 000006
【図５】
2007060655.tif 000007
【図６】
2007060655.tif 000008
【図７】
2007060655.tif 000009
【図８】
2007060655.tif 000010
【図９】
2007060655.tif 000011
【図１０】
2007060655.tif 000012
【図１１】
2007060655.tif 000013
【図１２】
2007060655.tif 000014
【図１３】
2007060655.tif 000015
【図１４】
2007060655.tif 000016
【図１５】
2007060655.tif 000017
【図１６】
2007060655.tif 000018
【図１７】
2007060655.tif 000019
【図１８】
2007060655.tif 000020
【図１９】
2007060655.tif 000021
【図２０】
2007060655.tif 000022