(57)【要約】      （修正有）【課題】外付けキャパシタおよびそのための集積回路パッケージ上の専用デバイスピンを必要とすることなく、また、始動時出力電圧オーバーシュートを生ずることなく動作するアナログソフト始動回路付きの電圧調整器を提供する。【解決手段】アナログランプ（鋸歯状波）電圧発生回路１２０と開ループアナログ電圧クランプ回路１３０とを含むスイッチング型電圧調整器１００（例えばバック（ｂｕｃｋ）電圧変換器）。ランプ電圧発生回路はごく低レベルの安定電流信号を生ずる２段分流器回路と、上記低レベル電流信号に応答してランプ電圧信号を生ずる比較的小さい集積回路化したキャパシタを備える積分回路とを有する。アナログ電圧クランプ回路１３０は、調整ずみ出力電圧を、ランプ電圧信号が増加して所定電圧に達し、調整ずみ出力電圧が所望のソフト始動特性を発揮するまでランプ電圧にクランプする。【選択図】図１
2007060895.tif 000002
【特許請求の範囲】
【請求項１】
調整ずみの出力電圧を負荷回路に供給するスイッチング型電圧調整器であって、
前記調整ずみの出力電圧の一部および予め定めた基準電圧に応答して増幅器制御信号を生ずる比較器と、前記制御信号に応答して増幅器出力信号を生ずる出力段とを含む誤差増幅器回路と、
アナログランプ電圧（鋸歯状波電圧）発生回路であって、
比較的高レベルの第１の電流を生ずる電流源と、
前記第１の電流に応答して比較的低レベルの第２の電流を生ずる分流器と、
前記第２の電流に応答してランプ電圧信号を生ずる積分回路と、
前記増幅器制御信号を、前記ランプ電圧信号が最終的な電圧レベルに増加するまで前記ランプ電圧信号にクランプするアナログ電圧クランプ回路と
を含むランプ電圧発生回路と
を含むスイッチング型電圧調整器。
【請求項２】
前記調整ずみの出力信号がパワートランジスタの端子に生ずるように前記増幅器出力信号に応答して前記パワートランジスタを制御する出力制御回路をさらに含む請求項１記載のスイッチング型電圧調整器。
【請求項３】
前記出力制御回路が鋸歯状波信号発生用の発振回路と、前記鋸歯状波信号および前記増幅器出力信号に応答してパルス信号、すなわち前記パワートランジスタのゲート端子へのパルス信号を生ずるパルス幅変調器とを含む請求項２記載のスイッチング型電圧調整器。
【請求項４】
前記分流器が、
比較的高レベルの第１の電流を生ずる電流源と、
前記第１の電流に応答して中程度のレベルの電流を生ずる第１の電流鏡像回路と、
前記中程度のレベルの電流に応答して比較的低レベルの第２の電流を生ずる第２の電流鏡像回路と
を含み、
前記第２の電流のレベルが前記中程度のレベルの電流のレベルよりも実質的に低く、前記中程度のレベルの電流のレベルが前記第１の電流よりも実質的に低い請求項１記載のスイッチング型電圧調整器。
【請求項５】
前記積分回路が、前記第２の電流が前記積分回路と前記第２の電流鏡像回路の間を流れるように、前記分流器に接続されている請求項４記載のスイッチング型電圧調整器。
【請求項６】
前記積分回路がＭｉｌｌｅｒキャパシタと、前記第２の電流が前記Ｍｉｌｌｅｒキャパシタを徐々に充電するようにする手段とを含み、前記Ｍｉｌｌｅｒキャパシタの徐々に増加する電荷が前記ランプ電圧信号をもたらす請求項５記載のスイッチング型電圧調整器。
【請求項７】
前記クランプ回路が、比較的高レベルの電流を、前記ランプ電圧信号が前記最終電圧レベルに増加するまで前記誤差増幅器回路の前記出力段から取り出す手段を含む請求項６記載のスイッチング型電圧調整器。
【請求項８】
前記第１の電流鏡像回路が、
第１の電圧源と第２の電圧源との間に前記電流源に直列に接続した第１のトランジスタであって、ゲート端子を前記電流源に接続し比較的高レベルの第１の電流を通す第１のトランジスタと、
前記第１の電圧源に第１の端子を接続し、前記電流源にゲート端子を接続した第２のトランジスタであって、その大きさを前記中程度の電流が前記第１の電流よりも低レベルになるように選んだ第２のトランジスタと
を含み、
前記第２の電流鏡像回路が、
前記第２のトランジスタの第２の端子に接続した第１の端子およびゲート端子と、前記第２の電圧源に接続した第２の端子とを有する第３のトランジスタと、
前記積分回路に接続した第１の端子と、前記第２のトランジスタの前記第２の端子に接続したゲート端子と、前記第２の電圧源に接続した第２の端子とを有する第４のトランジスタと
を含む
請求項４記載のスイッチング型電圧調整器。
【請求項９】
前記積分回路が、
前記第１の電圧源に接続した第１の端子と前記電流源に接続したゲート端子とを有し、比較的高レベルの前記第１の電流を通すように前記第１のトランジスタとほぼ同じ大きさを有する第５のトランジスタと、
前記第５のトランジスタの第２の端子および第２のトランジスタに接続した第１の端子を有するキャパシタと、
前記キャパシタの前記第２の端子に接続した第１の端子と、前記第２の電圧源に接続した第２の端子とを有する第６のトランジスタと、
前記キャパシタの前記第１の端子に接続した第１の端子と、前記第６のトランジスタの前記第１の端子に接続したゲート端子と、前記第２の電圧源に接続した第２の端子とを有する第７のトランジスタと、
前記第７のトランジスタの前記第１の端子と前記第４のトランジスタの第１の端子との間に接続した第８のトランジスタと
を含み、
前記第６のトランジスタおよび前記第７のトランジスタのそれぞれのゲート端子をリセット制御信号を受けるように接続した
請求項８記載のスイッチング型電圧調整器。
【請求項１０】
前記キャパシタをＭｉｌｌｅｒキャパシタで構成した請求項９記載のスイッチング型電圧調整器。
【請求項１１】
前記アナログ電圧クランプ回路が、
前記第１の電圧源に接続した第１の端子と前記電流源に接続したゲート端子とを有し、前記第１の電流を通すように前記第１のトランジスタとほぼ同じ大きさを有する第９のトランジスタと、
前記第９のトランジスタの第２の端子に接続した第１の端子およびゲート端子と、前記第２の電圧源に接続した第２の端子とを有する第１０のトランジスタと、
前記第９のトランジスタの第２の端子に接続した第１の端子およびゲート端子と、前記第２の電圧源に接続した第２の端子とを有する第１１のトランジスタと、
前記第１の電圧源に接続した第１の端子と、前記第１１のトランジスタの前記第１の端子に接続した第２の端子と、前記キャパシタの前記第１の端子に接続したゲート端子とを有する第１２のトランジスタと、
前記誤差増幅器の前記出力段に接続したゲート端子および第１の端子と、前記第１１のトランジスタの前記第１の端子に接続した第２の端子とを有する第１３のトランジスタと
を含む請求項８記載のスイッチング型電圧調整器。
【請求項１２】
前記誤差増幅器の前記出力段が、
増幅器電流源と、
前記増幅器電流源並びに前記第１３のトランジスタの前記ゲートおよび第１の端子に接続したゲート端子を有する出力トランジスタと
を備え、
前記増幅器電流源からの電流が、前記第９のトランジスタを通る前記比較的高レベルの第１の電流よりも低いレベルを有する請求項１１記載のスイッチング型電圧調整器。
【請求項１３】
調整ずみの出力電圧を負荷回路に供給するスイッチング型電圧調整器であって、
前記調整ずみの出力電圧および予め定めた基準電圧に応答して増幅器制御信号を生ずる増幅器手段と、
アナログソフト始動回路であって、
ランプ電圧（鋸歯状波電圧）信号を生ずるアナログランプ電圧発生回路と、
前記増幅器制御信号を、前記ランプ電圧信号が予め定めた電圧レベルに増加するまで前記ランプ電圧信号レベルにクランプするアナログ電圧クランプ回路とを有するアナログソフト始動回路と
を有するアナログソフト始動回路と
を含み、前記アナログ電圧クランプ回路が、
予め定めたクランプ電圧を発生する電流鏡像回路と、
前記増幅器手段と前記電流鏡像回路との間に、前記クランプ電圧の少なくとも一部が、前記ランプ電圧信号が前記予め定めた電圧レベル以下の期間に前記クランプ回路を通じて流れるように、接続したクランプ素子と、
電圧源と前記電流鏡像回路との間に接続され、前記クランプ電圧のほぼ全部を前記ランプ電圧が前記予め定めた電圧レベルに等しい期間に通すように前記ランプ電圧信号に制御されるスイッチと
を含むスイッチング型電圧調整器。
【請求項１４】
前記電流鏡像回路が、
前記電圧源に接続した第１の端子と電流源に接続したゲート端子とを有する第９のトランジスタと、
前記第９のトランジスタの第２の端子に接続した第１の端子およびゲート端子と第２の電圧源に接続した第２の端子とを有する第１０のトランジスタと、
前記第９のトランジスタの前記第２の端子に接続した第１の端子およびゲート端子と前記第２の電圧源に接続した第２の端子とを有する第１１のトランジスタと
を含み、前記第１１のトランジスタの前記第１の端子を前記クランプ素子および前記スイッチに接続した請求項１３記載のスイッチング型電圧調整器。
【請求項１５】
前記クランプ素子が、前記増幅器手段に接続したゲート端子および第１の端子と前記第１１のトランジスタの前記第１の端子に接続した第２の端子とを有するＮＭＯＳトランジスタを含む請求項１３記載のスイッチング型電圧調整器。
【請求項１６】
前記スイッチが、前記電圧源に接続した第１の端子と、前記アナログ電圧クランプ回路に接続したゲート端子と、前記第１１のトランジスタの前記第１の端子に接続した第２の端子とを有するＮＭＯＳトランジスタを含む請求項１５記載のスイッチング型電圧調整器。
【請求項１７】
比較的高レベルの電流を有する調整ずみの出力電圧を負荷回路に供給するスイッチング型電圧調整器であって、
前記調整ずみの出力電圧および予め定めた基準電圧に応答して増幅器制御信号を生ずる手段と、
比較的低レベルの電流を生ずる手段と、
前記比較的低レベルの電流に応答してランプ電圧（鋸歯状波電圧）信号を生ずる手段と、
前記増幅器制御信号を、前記ランプ電圧信号が予め定めた電圧レベルに増加するまで前記ランプ電圧信号にクランプする手段と
を含むスイッチング型電圧調整器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は概括的にはスイッチング型電圧調整器に関し、より詳しくいうと、電圧調整器の始動動作に関する。
【背景技術】
【０００２】
スイッチング型電圧調整器は、大電流スイッチ（例えばＭＯＳＦＥＴ）と、発振器およびパルス幅変調器（ＰＷＭ）、すなわち饋還電圧または制御電圧入力に応答して変動するデューティサイクルを有し上記大電流スイッチを駆動できるＰＷＭ変調器とを通常備える。この電圧調整器は外部回路に接続されて、調整ずみのＤＣ出力電圧を供給する。バック（Ｂｕｃｋ）電圧変換器は、印加入力電圧よりも実質的に低い（ステップダウンした）出力電圧を生ずるスイッチング型電圧調整器である。これと対照的に、アップコンバータは、調整ずみの出力電圧が入力供給電圧以上になるスイッチング型電圧調整器であり、正極性コンバータまたは負極性コンバータは調整ずみの出力電圧が極性反転するスイッチング型電圧調整器である。電力供給効率についていうと、スイッチング型電圧調整器は効率約９０％またはそれ以上で動作できる。
【０００３】
図３は慣用のバック電圧変換器１０の単純化したブロック図である。このバック電圧変換器１０は、基準電圧ＶＲＥＦを非反転入力に受け饋還電圧ＶＦＢを反転入力に受ける誤差増幅器５０を含む。この誤差増幅器５０の出力信号ＶＥＡ−ＯＵＴをパルス幅変調（ＰＷＭ）回路７０の入力端子に加える。ＰＷＭ回路７０のもう一つの入力端子には発振器８０から三角波または鋸歯状波信号ＶＯＳＣ−ＲＡＭＰを加える。ＰＷＭ回路７０はＶＥＡ−ＯＵＴとＶＯＳＣ−ＲＡＭＰとを比較して、ＶＥＡ−ＯＵＴ電圧レベルを代表する瞬時値のデューティサイクルを有する方形パルスＶＰＵＬＳＥを生ずる。この方形パルス出力ＶＰＵＬＳＥをパワートランジスタ７５に加えると、このトランジスタ７５は調整ずみ出力電圧ＶＯＵＴを生じ、この出力電圧ＶＯＵＴをインダクタＬＬ、キャパシタＣＬおよび抵抗器ＲＬから成る負荷に供給する。この調整ずみ出力電圧ＶＯＵＴの一部を適当な饋還回路（例えば抵抗器Ｒ１およびＲ２で構成した分圧器）経由で饋還することによって、ＰＷＭ回路７０のデューティサイクルを、所望の調整ずみ出力電圧ＶＯＵＴの発生に必要な値に維持できる。
【０００４】
この慣用のバック電圧変換器に伴う問題は始動時における電圧オーバーシュートである。始動の前には負荷キャパシタンスＣＬは完全に放電された状態にあり、出力電圧ＶＯＵＴは零ボルトである。始動時（例えば電圧ＶＤＤ印加時）には饋還電圧ＶＦＢは初め零ボルトであり、したがって基準電圧ＶＲＥＦが誤差増幅器５０の動作を支配しており、そのためにＰＷＭ回路７０のデューティサイクルを、負荷キャパシタＣＬをできるだけ早く充電させるためのデューティサイクル最大値にする出力信号ＶＥＡ−ＯＵＴを生じさせる。その結果生ずるサージ電圧が出力トランジスタ７５に損傷を及ぼすことがあり得る。また、このサージ電圧で所望の出力電圧にオーバーシュートを生じさせ、入力供給回路を過負荷状態にし、負荷回路に損傷を与えたりする。このサージ電圧はさらに大入力電流を生じさせ、入力供給を許容限界値まで押し上げる結果をもたらす。したがって、上記始動サージを回避した何らかの「ソフト始動」が必要である。
【０００５】
この始動時オーバーシュート問題に対する従来技術の一つの解決方法は、何らかの「ソフト始動」、すなわち始動時に出力電圧ＶＯＵＴが零から徐々に立ち上がって所望の規定値に達するようにして始動サージを回避する「ソフト始動」を採用するやり方である。このソフト始動機能を達成する一般的な方法は、誤差増幅器出力信号ＶＥＡ−ＯＵＴの制御を、始動時に徐々に増加しそれによってＰＷＭ変調器７０のデューティサイクルを漸増させ、所望の出力電圧ＶＯＵＴ到達時のオーバーシュートを防止するように行うための外付けキャパシタを用いる方法である。ソフト始動機能達成のために外付けキャパシタを用いるのは、演算増幅器電流が通常大きすぎて集積回路上の半導体キャパシタでは対応できないからである。この外付けキャパシタの大きさは所望の出力特性（例えば負荷回路インピーダンスおよび所望のオーバーシュート特性に基づく）が得られるように選び、通常は組立工程において専用デバイスピン経由で演算増幅器に接続する。
【０００６】
所望のソフト始動特性を得るために外付けキャパシタを用いるアプローチに伴う問題は、キャパシタそのものの部品代とその外付けキャパシタの外付け時の組立コストとの両方が比較的高いことである。また、集積回路デバイスの接続ピンの一つを専用に必要とすることであり、そのために、集積回路デバイス利用回路の設計に制約を及ぼすことである。
【０００７】
上記始動時オーバーシュート問題に対する従来技術のもう一つの対処策はディジタル式ソフト始動回路、すなわち始動時に電圧調整器のデューティサイクルをディジタル的に制御して外付けキャパシタなしでソフト始動を達成するディジタル式ソフト始動回路を用いるやり方である。このディジタル式ソフト始動回路に伴う問題は、アナログ式解決方法の場合に比べて大幅に大きい半導体集積回路表面占有面積を必要とし、したがってアナログ手法に比べてコスト高になり回路単純性も低下することである。
【０００８】
【特許文献１】ＵＳＰ  ４  ８０６  ８４２
【特許文献２】ＵＳＰ  ６  ３１６  ９２６
【特許文献３】ＵＳＰ  ６  ５１５  ８８０
【特許文献４】ＵＳＰ  ６  ６７４  ２７２
【特許文献５】ＵＳＰ  ６  ８４１  ９７７
【特許文献６】ＵＳＰ  ６  ２０４  ６４９
【特許文献７】ＵＳＰ  ＲＥ３７，６０９
【発明の開示】
【発明が解決しようとする課題】
【０００９】
したがって、外付けキャパシタもそのための専用デバイスピンも用いることなくランプ電圧を発生するスイッチング型電圧調整器用のアナログソフト始動回路が必要になっている。また、調整ずみの出力電圧をオーバーシュートなしに所望の電圧レベルに漸増させるのにアナログ電圧クランプ回路を用いるスイッチング型電圧調整器用のアナログソフト始動回路が必要になっている。
【課題を解決するための手段】
【００１０】
この発明は、スイッチング型電圧調整用のアナログソフト始動回路であって、外付けキャパシタおよびそのための専用デバイスピンを用いることなく、ごく低レベルの電流を生ずる電流分割回路（分流回路）と、ごく低レベルの電流で充電されてランプ電圧信号を生ずる比較的小さい内蔵キャパシタを含む積分回路とを用いて始動時にランプ電圧を生ずるアナログソフト始動回路を提供する。上記電流分割回路は電源電圧雑音成分に影響しない形でごく低いレベルの電流信号を供給し、それによって上記内蔵キャパシタが電源電圧雑音成分に影響を与えない形でランプ電圧を供給するようにする。このアナログソフト始動回路は、開ループアナログ電圧クランプ回路、すなわち調整ずみ出力信号を、所定の電圧レベルにランプ電圧が増加するまでランプ電圧にクランプし、それによってスイッチング型電圧調整器出力端子に所望のソフト始動電圧を生じ、調整ずみ出力電圧のオーバーシュートを防止するクランプ回路をも備える。
【００１１】
この発明の一つの実施例によると、バック電圧変換器は、調整ずみの出力電圧を負荷回路に供給するアナログソフト始動回路を用いる。慣用のバック電圧変換器の場合と同様に、この発明のバック電圧変換器は、誤差増幅回路、出力制御回路、およびパワートランジスタを用いて調整ずみ出力電圧を生ずる。誤差増幅器は、調整ずみ出力電圧の饋還分を受ける反転入力端子と、所定の基準電圧を受ける非反転入力端子とを備え、これら二つの信号に応答して増幅器制御信号を生ずる比較器を備える。また誤差増幅器は上記増幅器制御信号に制御される出力トランジスタを含む出力段を含む。出力制御回路は、例えば、上記増幅器出力信号および内部発信回路からのランプ電圧（鋸歯状波電圧）信号に応答してパルス出力信号を生ずるパルス幅変調（ＰＷＭ）回路を備える。パルス出力信号はパワートランジスタゲート端子に供給し、このトランジスタは所定の基準電圧で定まるレベルの調整ずみ出力電圧を生ずる。
【００１２】
この発明のもう一つの側面によると、アナログランプ電圧回路は比較的高レベルの電流を生ずる電流源と、安定な比較的低レベルの電流を生ずるように上記高レベル電流を分割する二段分流器とを含む。
【００１３】
この発明のさらにもう一つの側面によると、上記アナログ積分回路は、比較的低レベルの電流に応答してランプ電圧信号を生ずる比較的小さいＭｉｌｌｅｒキャパシタ内蔵のＭｉｌｌｅｒ積分回路（すなわちＣＭＯＳ構成）を用いて具体化する。システム電源電圧をバック電圧変換器に印加した当初には（あるいはリセット直後には）、Ｍｉｌｌｅｒキャパシタにより電流は接地電位点に側路され、ランプ電圧信号およびキャパシタ電圧を零ボルトに維持する。ソフト始動信号をアサートすると（すなわち、システム電圧が安定化し「イネーブル」制御信号をアサートすると）、スイッチはオフになり（すなわち開放状態になり）、上記アナログ電圧分圧器を流れる比較的低レベルの電流がＭｉｌｌｅｒキャパシタを流れるようにし、ランプ電圧信号がＭｉｌｌｅｒキャパシタンスおよび比較的低レベルの信号で定まるスルー（slew）速度で増加し始めるようにし、外付けのキャパシタや専用のデバイスピンを用いることなく信頼度の高いランプ電圧を発生することを容易にする。電圧勾配の最終段階はスイッチのドレーンがシステム電源電圧に到達した段階で生ずる。
【００１４】
この発明のもう一つの側面によると、上記アナログ電圧クランプ回路は、増幅器制御信号をランプ電圧信号に実効的にクランプし、調整ずみ出力電圧が所望のソフト始動特性を示すようにする開ループ回路（すなわち、内部饋還回路なしの）アナログ電圧クランプ回路である。このアナログ電圧クランプ回路は、クランプ電流を生ずる電流鏡像回路を備える。電流鏡像回路をクランプ素子（すなわち、ダイオードまたはトランジスタ）経由で誤差増幅器出力段に接続するとともに、ゲートにランプ電圧信号を受けるＮＭＯＳトランジスタにも接続する。ランプ電圧信号がロウ（零ボルト）である間はスイッチングトランジスタはオフの状態に留まり、クランプ電流は誤差増幅器出力段から全部クランプ素子を通じて流れ、それによって誤差増幅器出力信号を引き下げ、調整ずみ出力電圧を最小化する。電源投入時（またはリセット時）にランプ電圧信号が零ボルトから所定の電圧に上昇している間にスイッチングトランジスタは徐々にオン状態になり、電流鏡像回路に漸増クランプ電流部分を供給し、それによって誤差増幅器出力段からクランプ素子を通じて流れる電流を徐々に減らし、増幅器制御信号がランプ電圧信号に応答して徐々に増加するようにし、バック電圧変換器が所望のソフト始動調整ずみ電圧を生ずるようにする。ランプ電圧信号が所定の電圧レベルに達するとスイッチングトランジスタは完全にオン状態になってクランプ電流全部が電流鏡像回路を流れるようにし、誤差増幅器出力段からクランプ素子経由で流れる電流をオフにする。したがって、電流誤差増幅器出力段はアナログソフト始動回路から実効的に分離され、慣用のデバイスと同様に調整ずみ出力電圧を発生する動作を行う。
【発明の効果】
【００１５】
外付け部品を要することなく小型集積回路化することができ、始動時出力電圧オーバーシュートを生じないスイッチング型電圧調整器を提供する。
【発明を実施するための最良の形態】
【００１６】
この発明は改良したスイッチング型電圧調整器、とくにソフト始動機能のためにアナログ回路を用いたスイッチング型電圧調整器を対象とする。パルス幅変調を用いたバック電圧変換器をとくに参照してこの発明を以下に述べるが、このアナログソフト始動回路がパルス繰返し周波数変調利用のブースト変換器、フライバック電圧変換器など上記以外のスイッチング型電圧調整器にも使えることは当業者には理解されよう。
【００１７】
図１は、負荷回路１９０に調整ずみ出力電圧ＶＯＵＴを供給するバック電圧変換器の一部回路図表示のブロック図である。慣用のバック電圧変換器と同様に、バック電圧変換器１００は誤差増幅器回路１５０と、出力制御回路１７０と、調整ずみ出力電圧ＶＯＵＴ発生用のパワートランジスタとを備える。このバック電圧変換器は以下に述べる動作を行うアナログソフト始動回路１１０を含む点だけ慣用のバック電圧変換器と異なっている。
【００１８】
誤差増幅器１５０は入力差動増幅器段１５５と出力段１６０とを備える。差動増幅器段１５５は饋還信号ＶＦＢ（一つの実施例では調整ずみ出力電圧ＶＯＵＴの一部）を受けるように接続した極性反転入力端子と、所定の基準電圧ＶＲＥＦを受ける非反転入力端子とを備える。周知の手法に従って、入力差動増幅段１５５は、負饋還信号ＶＦＢおよび基準電圧ＶＲＥＦに応答して増幅器制御信号ＶＥＡ−ＣＯＮを発生し、調整ずみ出力電圧ＶＯＵＴを所定電圧レベルに維持するように信号ＶＥＡ−ＣＯＮを制御する。出力段１６０は電圧ＶＤＤ供給源と出力制御回路１７０との間に接続した出力トランジスタ１６５を備える。この出力トランジスタは１６５のゲート端子を差動増幅器、すなわち比較器１５５の出力端子、比較的低レベルの電流の供給源１６７およびアナログソフト始動回路１１０に接続する。
【００１９】
出力制御回路１７０は、増幅器出力信号ＶＥＡ−ＯＵＴに応答して、パワートランジスタの制御を、調整ずみ出力電圧ＶＯＵＴをパワートランジスタ１８０の選ばれた端子に生ずるように行う。出力制御回路１７０は通常は発振回路１７２とパルス幅変調（ＰＷＭ）回路１７５とを備える。発振回路１７２は、低電圧レベルと高電圧レベルとの間で直線状に反復変動するランプ（鋸歯状波）電圧信号ＶＯＳＣ−ＲＡＭＰを生ずる。ＰＷＭ回路１７５は、出力トランジスタに接続されて信号ＶＥＡ−ＯＵＴを受ける第１の入力端子と、ＶＯＳＣ−ＲＡＭＰを受ける第２の入力端子とを備える。周知の手法を用いて、ＰＷＭ回路１７５はＶＥＡ−ＯＵＴとＶＯＳＣ−ＲＡＭＰとの比較の結果により、パルス出力信号ＶＰＵＬＳＥ、すなわちＶＥＡ−ＯＵＴの増加に応答して増加しＶＥＡ−ＯＵＴの減少に応答して減少するパルス出力信号ＶＰＵＬＳＥを生ずる。
【００２０】
パワートランジスタ１８０は、例えば、電圧ＶＤＤ供給源に接続した第１の端子と、回路１９０に接続した第２の端子と、ＰＷＭ回路１７５の出力端子に接続したゲート端子とを有するｎチャネルＭＯＳＦＥＴ（ＮＭＯＳ）トランジスタで構成する。周知の手法により、パワートランジスタ１８０はパルス出力信号ＶＰＵＬＳＥにより繰返しオンオフ切換えされ、それによって出力電圧ＶＯＵＴを所望のレベルに維持する。
【００２１】
この発明によると、アナログソフト始動回路１１０は、外付けキャパシタおよび専用デバイスピンを用いることなく、電流源１２２，安定低電流信号ＩＡＶ１／（ｍ×ｎ）発生用の分流回路１２４，および比較的小さい集積化キャパシタ内蔵の積分回路１２７により適切なランプ電圧信号ＶＲＡＭＰを生ずるアナログランプ電圧発生回路１２２を含む。また、ソフト始動回路１１０はＶＥＡ−ＣＯＮを、ＶＲＡＭＰが所定の最小電圧レベルに上昇するまでＶＲＡＭＰにクランプし、始動時における調整ずみ出力電圧ＶＯＵＴのオーバーシュートを防止するアナログ電圧クランプ回路１３０を含む。
【００２２】
図１の右上部を参照すると、ソフト始動リセット制御信号ＳＳＲｅｓｅｔをＮＡＮＤゲート１１５で簡略表示した内部回路で発生する。より詳細に述べると、電圧ＶＤＤが所定レベル以下の場合やＥＮＡＢＬＥ制御信号がアサートされていない（ハイでない）場合などにはソフト始動リセット制御信号はハイの電圧状態に留まる。ＶＤＤが所定電圧レベルに達し、ＥＮＡＢＬＥ制御信号がアサートされると、ソフト始動制御信号ＳＳＲｅｓｅｔがロウの状態に切り換わる。ソフト始動リセット制御信号ＳＳＲｅｓｅｔは、積分回路１２７の動作を以下に述べるとおり制御して、ランプ電圧信号ＶＲＡＭＰが制御信号ＳＳＲｅｓｅｔのハイからロウへの切換時に零ボルトから最大値に増加し始めるようにする。
【００２３】
図２はこの発明の実施例によるアナログソフト始動回路１１０Ａの回路図である。より一般化した形式のアナログソフト始動回路１１０の場合と同様に、アナログソフト始動回路１１０は分流器回路１２５ＡおよびＭｉｌｌｅｒ積分器回路１２７Ａを備えるアナログ鋸歯状波発生回路１２０Ａを備える。
【００２４】
図２の左側を参照すると、分流器１２５Ａは、比較的高レベルの（第１の）電流ＩＡＶ１を生ずる電流源１２２と、電流ＩＡＶ１に応答して中程度のレベルの電流ＩＡＶ１／ｍを生ずる第１の電流鏡像回路２２５−１と、この中程度の電流ＩＡＶ１／ｍに応答して比較的低レベルの（第２の）電流ＩＡＶ１／（ｍ×ｎ）を生ずる第２の電流鏡像回路２２５−２とを備える。より詳細に述べると、第１の電流鏡像回路２２５−１は（第１の）ＰＭＯＳトランジスタＭ１と（第２の）ＰＭＯＳトランジスタＭ２とを備える。トランジスタＭ１は電圧ＶＤＤ供給源と接地電位点との間に電流源１２２と直列に接続し、一方、トランジスタＭ１のゲートは、比較的高レベルの第１の電流ＩＡＶ１がトランジスタＭ１を流れるように電流源１２２に接続する。トランジスタＭ２は電圧ＶＤＤ供給源に接続した第１の端子と電流源１２２に接続したゲート端子とを備え、トランジスタＭ１およびＭ２のゲート電圧を等しくする。しかし、トランジスタＭ２はより小さいＰＭＯＳトランジスタ、すなわちトランジスタＭ２を流れる電流ＩＡＶ１／ｍがトランジスタＭ１を流れる電流ＩＡＶ１のｍ分の１（一つの実施例ではｍは１０に等しい）になるように選んだ大きさのＰＭＯＳトランジスタから成る。第２の電流鏡像回路２２５−２は、（第２の）ＮＭＯＳトランジスタＭ６と（第４の）ＮＭＯＳトランジスタＭ７，すなわち中程度のレベルの電流ＩＡＶ１／ｍに応答して比較的低レベルの電流ＩＡＶ１／（ｍ×ｎ）を発生するように選んだトランジスタＭ６およびＭ７を含む。トランジスタＭ６は、トランジスタＭ２の第２の（下側の）端子に接続した第１の端子およびゲート端子と、接地電位に接続した第２の端子とを備え、トランジスタＭ７は積分回路に接続した第１の端子と、第２のトランジスタＭ２の第２の端子に接続したゲート端子と、接地電位点に接続した第２の端子とを備える。トランジスタＭ７の大きさはトランジスタＭ６の大きさのｎ分の１（一つの実施例ではｎも１０である）であり、トランジスタＭを流れるＩＡＶ１／（ｍ×ｎ）は、トランジスタＭ１を流れる電流ＩＡＶ１のｍ×ｎ（例えば１００）分の１である。なお、ＩＡＶ１を２段階（すなわち電流鏡像回路２２５−１および２２５−２）で分流することにより、単一段分流回路利用の場合よりも安定度の高い小電流（すなわち、雑音や変動のほとんどない）を生じ、電源からの雑音成分を回避する。この高安定度小電流によって、微小集積キャパシタ、すなわちＮＭＯＳおよびＰＭＯＳトランジスタの形成と同じＣＭＯＳ製造プロセスにより形成できる集積キャパシタの利用が容易になる。
【００２５】
図２の中央部を参照すると、分流器１２５Ａに積分回路１２７Ａが接続されており、第２の電流鏡像回路２２５−２からの比較的低レベルの電流ＩＡＶ１／（ｍ×ｎ）が積分回路１２７Ａを流れ、ＭｉｌｌｅｒキャパシタＣ１を徐々に充電し、その充電電荷が誤差増幅器出力信号ＶＥＡ−ＯＵＴのクランプ用の鋸歯状波信号を供給する。積分回路１２７Ａは、電圧ＶＤＤ供給源に接続した第１の端子と電流源１２２に接続したゲート端子とを備える（第５の）ＰＭＯＳトランジスタＭ３を含む。トランジスタＭ３はトランジスタＭ１とほぼ同じ大きさの電流を流すようにトランジスタＭ１とほぼ同じ大きさを備える。ＭｉｌｌｅｒキャパシタＣ１はトランジスタＭ３の第２の端子に接続した第１の（正極性＋）端子と、接地電位点に接続した第２の（負極性−）端子とを備える。（第６の）トランジスタＭ１２はＭｉｌｌｅｒキャパシタＣ１の第１の端子に接続した第１の端子と、トランジスタＭ１２の第１の端子に接続したゲート端子と、接地電位点に接続した第２の端子とを有する。（第８の）トランジスタＭ１１はトランジスタＭ１０の第１の端子とトランジスタＭ７の第１の端子との間に接続してある。トランジスタＭ１２およびＭ１１のそれぞれのゲート端子は上述のリセット制御信号ＳＳＲｅｓｅｔを受けるように接続してある。
【００２６】
積分回路１２７Ａの動作は次のとおりである。始動時においてリセット制御信号ＳＳＲｅｓｅｔがハイからロウに切り換わる前に、トランジスタＭ１１およびＭ１２はともにオン状態になり、トランジスタＭ３を流れる電流を接地電位点に直接に導く（すなわち、トランジスタＭ３−トランジスタＭ１１−トランジスタＭ１２−接地電位点の経路）。この時点で電圧ＶＤＤ供給源は公称値になり、分流器１２５Ａが比較的低レベルの電流ＩＡＶ１／（ｍ×ｎ）をアナログランプ発生電圧回路１２７からトランジスタＭ７に流すようにする。リセット制御信号ＳＳＲｅｓｅｔがハイからロウに切り換わると、トランジスタＭ１１およびＭ１２はともにオフになり、比較的低レベルの電流ＩＡＶ１／（ｍ×ｎ）がＭｉｌｌｅｒキャパシタＣ１を流れてこのキャパシタの充電を開始するようにする。その結果ランプ電圧信号ＶＲＡＭＰが零ボルトからスルーレート、すなわちＭｉｌｌｅｒキャパシタＣ１の容量と上記電流ＩＡＶ１／（ｍ×ｎ）とで定まるスルーレートで増加し始める。一つの実施例では、ＭｉｌｌｅｒキャパシタＣ１の容量は８ｐＦ、電流ＩＡＶ１／（ｍ×ｎ）は約１４ｎＡ、ランプ電圧のスルーレートは約１．７５ｍＶ／μＳである。このスルーレートは調整ずみ出力電圧に所望のソフト始動特性を付与するように選ぶ。
【００２７】
この発明のもう一つの側面によると、アナログ電圧クランプ回路１６０は、増幅器制御信号ＶＥＡ−ＣＯＮをランプ電圧信号ＶＲＡＭＰにプルダウンして、調整ずみ出力電圧ＶＯＵＴに所望のソフト始動特性を付与する（すなわち、所望の出力レベルまで徐々に増加してオーバーシュートを回避する）開ループ回路である。
【００２８】
アナログクランプ回路１３０Ａは、（第９の）トランジスタＭ１３と、ランプ電圧信号ＶＲＡＭＰによる制御を受ける（第１２の）トランジスタＭ１５およびランプ電圧信号ＶＲＡＭＰが所定電圧レベル以下のときに誤差増幅器出力段１６０からの電流を通すクランプ素子として作用するクランピング（第１３の）トランジスタＭ１６の両方への所定のクランプ電流ＩＣＬＡＭＰを生ずる（第１１の）トランジスタＭ１４とで構成される電流鏡像回路を備える。トランジスタＭ４はトランジスタＭ１とほぼ同じ大きさを備え、したがってトランジスタＭ４を流れる電流はトランジスタＭ１の電流ＩＡＶ１とほぼ同じになる。トランジスタＭ１３はトランジスタＭ４の第２の端子に共通に接続した第１の端子およびゲート端子と、接地電位点に接続した第２の端子とを備える。トランジスタＭ１４はトランジスタＭ４の第２の端子に共通接続した第１の端子およびゲート端子と接地電位点に接続した第２の端子とを備える。この発明の一つの側面によると、トランジスタＭ１３およびＭ１４は、誤差増幅器電流ＩＥＡよりも大きい所望のクランプ電流ＩＣＬＡＭＰを生ずるように（すなわち、誤差増幅器出力段１６０の電流源１６２の生ずる電流成分がクランプ電流ＩＣＬＡＭＰよりも小さくなるように）選ぶ。ＮＭＯＳスイッチングトランジスタＭ１５は電圧ＶＤＤ供給源に接続した第１の端子と、トランジスタＭ１４の第１の端子に接続した第２の端子と、ＭｉｌｌｅｒキャパシタＣ１の第１の端子に（すなわち、ランプ電圧信号ＶＲＡＭＰを受けるように）接続したゲート端子とを備える。クランピングトランジスタＭ１６は、誤差増幅器出力段１６０（より詳しくいうと、スイッチングトランジスタ１６５Ａのゲート端子）に共通接続したゲート端子および第１の端子と、トランジスタＭ１４の第１の端子に接続した第２の端子とを備える。
【００２９】
動作中にランプ電圧信号ＶＲＡＭＰがロウ（零ボルト）である間はスイッチングトランジスタＭ１５はオフの状態のままであり、クランプ電流ＩＣＬＡＭＰは出力段１６０からクランピングトランジスタＭ１６を通じて流れ、制御信号ＶＥＡ−ＣＯＮをプルダウンし、調整ずみ出力電圧ＶＯＵＴを最小にする。電源投入またはリセット時には、ランプ電圧信号ＶＲＡＭＰが零ボルトから所定電圧レベルに上昇している間に、スイッチングトランジスタＭ１５が徐々にオンになり、クランプ電流ＩＣＬＡＭＰの増加分を供給し、出力段１６０からクランピングトランジスタＭ１６に流れる電流を徐々に減少させる。トランジスタＭ１６に流れる上記電流部分がランプ電圧信号に応答して減少するに伴って、増幅器制御信号ＶＥＡ−ＣＯＮが徐々に増加し、誤差増幅器出力信号ＶＥＡ−ＯＵＴを零ボルトから最大出力値まで徐々に増加させ、所望のソフト始動特性を発揮する。ランプ電圧信号ＶＲＡＭＰが所定の電圧レベルに達すると、スイッチングトランジスタＭ１５が完全にオン状態になり、クランプ電流ＩＣＬＡＭＰ全部がスイッチングトランジスタＭ１５から流れ、Ｍ１６がオフになり、出力段１６０を実効的に分離する。ランプ電圧信号ＶＲＡＭＰが所定の電圧レベルに留まっている間は、出力段１６０は慣用の回路の動作を行って、制御信号ＶＥＡ−ＣＯＮに応答して誤差増幅器出力電圧ＶＥＡ−ＯＵＴを生ずる。
【００３０】
特定の実施例を参照してこの発明を上に述べてきたが、この発明の特徴を他の実施例にも応用でき、それら他の実施の形態もこの発明の範囲に含まれることは当業者には明らかであろう。
【産業上の利用可能性】
【００３１】
携帯電話など電池駆動式の諸装置の更なる小型化および性能改良に有効である。
【図面の簡単な説明】
【００３２】
【図１】この発明の一つの実施例による調整ずみ出力電圧供給用バック電圧変換器のブロック図。
【図２】この発明の特定の実施例による図１のバック電圧変換器アナログソフト始動回路の回路図。
【図３】従来のスイッチング型電圧調整器の単純化したブロック図。
【符号の説明】
【００３３】
１０      バック（ｂｕｃｋ）電圧変換器
５０      誤差増幅器
７０      パルス変調（ＰＷＭ）器
７５      出力トランジスタ
１００    スイッチング型電圧調整器
１１０    アナログソフト始動回路
１２０    ランプ（鋸歯状波）電圧発生回路
１３０    アナログ電圧クランプ回路
１５０    誤差増幅器
１６０    誤差増幅器出力段
１７０    出力制御回路
１９０    負荷回路
【図１】
2007060895.tif 000003
【図２】
2007060895.tif 000004
【図３】
2007060895.tif 000005