(57)【要約】【課題】トラップ層を有する不揮発性メモリセルのデータ保持特性の劣化を抑制する。【解決手段】トラップ層を有する不揮発性メモリセルにおいて、任意の待ち時間を確保した第１の電荷注入１２１と、書き換えシーケンスにおいて、第１の電荷注入後に実施する第２の電荷注入１２２とを有することにより、書き込み直後の初期変動（ごく短時間での周辺電荷との結合による電荷ロス現象）を利用して、データ保持特性を劣化させる周辺電荷を低減させたうえで、更に初期変動による電荷ロス分を補うことで、その後のデータ保持特性を向上させる。ただし、所定の判定レベルに達している時のみ第２の電荷注入を実施する。【選択図】図１
2007193867.tif 000002
【特許請求の範囲】
【請求項１】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の判定レベルに達している時のみ任意の閾値電圧まで電荷注入を実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項２】
請求項１記載の不揮発性半導体記憶装置の書き換え方法において、
前記第２の電荷注入ステップを任意の回数実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項３】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
消去前書き込み時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項４】
請求項３記載の不揮発性半導体記憶装置の書き換え方法において、
データ書き込み時には、前記消去前書き込み時とは条件を変更して第１の電荷注入と第２の電荷注入とを実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項５】
請求項４記載の不揮発性半導体記憶装置の書き換え方法において、
前記消去前書き込み時に前記第１の電荷注入ステップのみを実施することを特徴とする揮発性半導体記憶装置の書き換え方法。
【請求項６】
請求項３〜５のいずれか１項に記載の不揮発性半導体記憶装置の書き換え方法において、
前記消去前書き込み時の第１の電荷注入ステップでは、データ書き込み時以上の書き込みレベルまで電荷注入を実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項７】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記第１の電荷注入及び前記第２の電荷注入の条件を製造単位により変更することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項８】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記第１の電荷注入ステップ及び前記第２の電荷注入ステップの条件を書き換え単位により変更することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項９】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記第１の電荷注入ステップ及び前記第２の電荷注入ステップの条件を検査工程において製造単位で設定することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項１０】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記第１の電荷注入ステップ及び前記第２の電荷注入ステップの条件を検査工程において書き換え単位で設定することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項１１】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記第１の電荷注入ステップ及び前記第２の電荷注入ステップの条件を、それ以前の書き換え時の特性から、書き換え単位で設定することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項１２】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記待ち時間は、前回のデータ書き込みから書き換えまでの放置時間の長さに応じて変化することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項１３】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前回のデータ書き込みから書き換えまでの放置時間の長さに応じて、前記第１の電荷注入ステップのみを実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項１４】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記第２の電荷注入ステップの電荷注入条件は、前回のデータ書き込みから書き換えまでの放置時間の長さに応じて変化することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項１５】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記待ち時間は、データ書き込み時の周辺温度の高さに応じて変化することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項１６】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
データ書き込み時の周辺温度の高さに応じて、前記第１の電荷注入ステップのみを実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項１７】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記第２の電荷注入ステップの電荷注入条件は、データ書き込み時の周辺温度の高さに応じて変化することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項１８】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記待ち時間は、データ書き換え回数に応じて変化することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項１９】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
データ書き換え回数に応じて、前記第１の電荷注入ステップのみを実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項２０】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記第２の電荷注入ステップの電荷注入条件は、データ書き換え回数に応じて変化することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項２１】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記待ち時間は、書き換え直前のデータ値に応じて変化することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項２２】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
書き換え直前のデータ値に応じて、前記第１の電荷注入ステップのみを実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項２３】
トラップ層を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施し、
前記第２の電荷注入ステップの電荷注入条件は、書き換え直前のデータ値に応じて変化することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項２４】
トラップ層を有し、かつ３値以上の複数のメモリセル閾値電圧を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施することとし、
まず低い閾値電圧を設定するメモリセルに対して電荷注入を実施し、次に別のより高い閾値電圧を設定するメモリセルの電荷注入を実施し、前記低い閾値電圧を設定するメモリセルの第１の電荷注入後の待ち時間を確保し、その後、前記低い閾値電圧を設定するメモリセルに対して第２の電荷注入を実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項２５】
トラップ層を有し、かつ３値以上の複数のメモリセル閾値電圧を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施することとし、
まず高い閾値電圧を設定するメモリセルに対して電荷注入を実施し、次に別のより低い閾値電圧を設定するメモリセルの電荷注入を実施し、前記高い閾値電圧を設定するメモリセルの第１の電荷注入後の待ち時間を確保し、その後、前記高い閾値電圧を設定するメモリセルに対して第２の電荷注入を実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項２６】
トラップ層を有し、かつ３値以上の複数のメモリセル閾値電圧を有する不揮発性半導体記憶装置の書き換え方法であって、
書き換え時に、第１の電荷注入ステップと、前記第１の電荷注入ステップの後に実施される第２の電荷注入ステップとを有し、
前記第１の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施した後に、任意の待ち時間を確保し、
前記第２の電荷注入ステップでは、任意の閾値電圧まで電荷注入を実施することとし、
メモリセルの閾値電圧レベルに応じて、データ書き込み時に前記第１の電荷注入と前記第２の電荷注入とを実施するか、消去前書き込み時に前記第１の電荷注入と前記第２の電荷注入との双方又は前記第１の電荷注入のみを実施するかを変更することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項２７】
請求項２６記載の不揮発性半導体記憶装置の書き換え方法において、
特に書き換え時において、書き換え前に低い閾値電圧に設定されていたメモリセルに対しては、前記第１の電荷注入を消去前書き込み時に実施し、消去後のデータ書き込み時には前記第１の電荷注入と前記第２の電荷注入とをまず高い閾値電圧を設定するメモリセルに対して実施し、前記第１の電荷注入後の待ち時間を、別のより低い閾値電圧を設定するメモリセルの書き込み時間で確保し、その後、前記高い閾値電圧を設定するメモリセルに対して前記第２の電荷注入を実施することを特徴とする不揮発性半導体記憶装置の書き換え方法。
【請求項２８】
トラップ層を有する不揮発性メモリアレイと、
書き換え時に第１の電荷注入と、第２の電荷注入とを実施するように、前記第１の電荷注入において、任意のメモリセル閾値電圧まで電荷注入を実施した後に任意の待ち時間を制御すると共に、前記任意の待ち時間以降に、前記第２の電荷注入を制御する書き換え順序制御回路と、
前記不揮発性メモリアレイの消去単位領域毎に前記第１の電荷注入の実施時刻を記憶する領域を有する時間管理領域とを備えたことを特徴とする不揮発性半導体記憶装置。
【請求項２９】
トラップ層を有する不揮発性メモリアレイと、
書き換え時に第１の電荷注入と、第２の電荷注入とを実施するように、前記第１の電荷注入において、任意のメモリセル閾値電圧まで電荷注入を実施した後に任意の待ち時間を制御すると共に、前記任意の待ち時間以降に、前記第２の電荷注入を制御する書き換え順序制御回路と、
前記不揮発性メモリアレイの消去単位領域毎に前記第１の電荷注入後であるか又は前記第２の電荷注入後であるかの状態を記憶する領域を有する状態管理領域とを備えたことを特徴とする不揮発性半導体記憶装置。
【請求項３０】
トラップ層を有し、かつ書き換え時に第１の電荷注入と、第２の電荷注入とを実施するように、前記第１の電荷注入において、任意のメモリセル閾値電圧まで電荷注入を実施した後に任意の待ち時間を制御すると共に、前記任意の待ち時間以降に、前記第２の電荷注入を制御する書き換え順序制御回路を備えた不揮発性半導体記憶装置と、
前記第１の電荷注入における任意の待ち時間の制御終了後、前記第１の電荷注入と、前記第２の電荷注入とを切り換え選択可能な書き換え動作選択回路とを備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリセルトランジスタのチャネル領域とゲート電極との間のゲート絶縁膜の内部にトラップ層を有し、電気的に書き込みと消去が可能な不揮発性半導体記憶装置及びその書き換え方法に関するものである。
【背景技術】
【０００２】
従来のトラップ層を有する不揮発性メモリでは、メモリセルのチャネル領域とゲート電極との間の絶縁膜（ＳｉＯ2）内に存在する離散化されたトラップ層（ＳｉＮ膜又はＳｉＮ膜／トップＳｉＯ2膜界面の遷移領域）に電気的な電荷（電子及びホール）注入により電荷がトラップされ、そのメモリセル閾値電圧によってデータ“０”、データ“１”を判定し、情報を記憶する。
【０００３】
以下、電子注入を書き込みとして、またホール注入を消去として、書き込み動作における注入電荷を電子とし、書き込み動作における周辺電荷をホールとして説明する。
【０００４】
図２３は、横軸をチャネル方向とした、トラップ層を有する不揮発性メモリの断面構造図である。図２３を用いて従来のトラップ層を有する不揮発性メモリの構成と動作について説明する。
【０００５】
図２３において、３００１はＰ型シリコンからなる半導体基板、３００２は半導体基板３００１上に設けられたＰ型のチャネル領域、３００３はチャネル領域３００２の片側に半導体基板３００１上に設けられたＮ型の半導体からなる第１の不純物領域、３００４はチャネル領域３００２の片側に半導体基板３００１上に設けられたＮ型の半導体からなる第２の不純物領域、３００７は半導体基板３００１上に設けられたシリコンの酸化膜からなるボトム絶縁膜、３００６はボトム絶縁膜３００７上に設けられたシリコンの窒酸化膜からなるトラップ層、３００５はトラップ層３００６上に設けられたシリコンの酸化膜からなるトップ絶縁膜、３００８はトップ絶縁膜３００５上に設けられたＮ型のポリシリコンからなるゲート電極である。
【０００６】
書き込みは、ゲート電極３００８に約９Ｖを、第１の不純物領域３００３に約５Ｖを、第２の不純物領域３００４に約１Ｖを、半導体基板３００１に０Ｖをそれぞれ印加する。これにより、第２の不純物領域３００４から第１の不純物領域３００３に向かう電子の一部が第１の不純物領域３００３の近傍の高電界によってホットとなり、トラップ層３００６に局所的に注入され、メモリセル閾値電圧は高い状態となる。
【０００７】
消去は、ゲート電極３００８に約−３Ｖを、第１の不純物領域３００３に約５Ｖを、半導体基板３００１に０Ｖをそれぞれ印加し、第２の不純物領域３００４をフローティングとする。これにより、第１の不純物領域３００３内のバンド間トンネルにより生じるホールの一部が第１の不純物領域３００３の近傍の高電界によってホットとなり、トラップ層３００６に局所的に注入され、メモリセル閾値電圧は低い状態となる。
【０００８】
読み出しは、ゲート電極３００８に約４Ｖを、第１の不純物領域３００３に０Ｖを、第２の不純物領域３００４に約１．５Ｖを、半導体基板３００１に０Ｖをそれぞれ印加する。これにより、トラップ層３００６中の電荷の有無により、データ“０”又は“１”が得られる。
【０００９】
次に、図２４を用いて従来のトラップ層を有する不揮発性メモリの、書き込み後の無バイアス状態におけるトラップされた電荷の挙動について説明する。
【００１０】
図２４（ａ）及び（ｂ）は横軸をメモリセル閾値電圧、縦軸を書き込み対象のメモリセル数としたメモリセル閾値電圧の分布である。図２４（ｃ）から（ｅ）は横軸を図２３の矢印Ｘ方向の距離、縦軸を電荷密度とした第１の不純物領域３００３の近傍の確率密度分布である。
【００１１】
図２４（ａ）において、３１０１は書き込み直後のメモリセル閾値電圧の分布である。図２４（ｂ）において、３１０２は寿命末期のメモリセル閾値電圧の分布であり、３１０３はベリファイレベルである。図２４（ｃ）において、３１１１は書き込みにより注入した電子の確率密度分布、３１１２は書き込み以前の消去により注入したホールの確率密度分布である。図２４（ｄ）において、３１２１はホールと結合した後の電子の確率密度分布、３１２２は電子と結合した後のホールの確率密度分布である。図２４（ｅ）において、３１３１は寿命末期の電子の確率密度分布である。
【００１２】
上記のように局所的に２種類の電荷がトラップされた状態では、書き込み直後のメモリセル閾値電圧の分布３１０１において、図２４（ｃ）のように電子の確率密度分布３１１１とホールの確率密度分布３１１２はそれぞれ異なる確率密度分布を示し、電子の確率密度分布３１１１とホールの確率密度分布３１１２の重なった部分は瞬時に結合し、図２４（ｄ）のような電子の確率密度分布３１２１とホールの確率密度分布３１２２となる。その後、電荷の横方向拡散により電子とホールの結合が進み、メモリセル閾値電圧に変化が生じる。
【００１３】
従来の寿命末期のメモリセル閾値電圧の分布３１０２において、書き込み状態はホールよりも電子の総数が多いため、ホールが無くなり、図２４（ｅ）のような電子の確率密度分布３１３１のみとなる。これにより、書き込み後のホールの総数を少なくすることで、メモリセルのデータ保持特性の向上を図ることができる。
【００１４】
なお、ディスターブ（擾乱）によりメモリセル閾値電圧が低下し、ベリファイレベルを満たさないメモリセルに対して、再度書き込みを実施することで、ベリファイレベルを満たし、メモリセル閾値電圧の変化の抑制を図っているものもある（特許文献１参照）。
【特許文献１】特開平７−３７３９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従来のトラップ層を有する不揮発性メモリにおいて、局所的に電荷をトラップ層に注入すると、トラップされた電荷が無バイアス状態にて横方向拡散し、周辺電荷と結合しメモリセル閾値電圧の変化が生じる。このメモリセル閾値電圧の変化によるデータ保持特性劣化が市場でのアクセススピードの低下やデータの誤読み出しの原因となる。
【００１６】
また、データ保持特性には書き換え回数の依存性があり、書き換え回数が多いほどデータ保持特性の劣化が大きく、製品の書き換え保証回数の向上の妨げとなっている。
【００１７】
本発明は、上記従来の問題点を解決するためのもので、トラップ層を有する不揮発性メモリセルのデータ保持特性の劣化の抑制を実現することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するため、本発明では、トラップ層を有する不揮発性半導体記憶装置の書き換えにあたり、任意の閾値電圧まで電荷注入を実施した後、任意の待ち時間を確保したうえ、更に任意の閾値電圧まで電荷注入を実施することとしたものである。ただし、一定の条件下で、待ち時間後の電荷注入を省略する。
【発明の効果】
【００１９】
本発明によれば、書き換えシーケンスにおいて、任意の待ち時間を確保した第１の電荷注入と、当該第１の電荷注入後の第２の電荷注入とを実施することにより、電荷注入動作直後の初期変動（ごく短時間での周辺電荷との結合による電荷ロス現象）を利用して、データ保持特性を劣化させる周辺電荷を低減させたうえで、更に、初期変動による電荷ロス分を補うことで、その後のデータ保持特性が向上する。しかも、第２の電荷注入が不要である場合には、これを省略することで高速書き換えを実現できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について、図面を参照しながら説明する。なお、以下で述べる全ての実施形態における不揮発性半導体記憶装置のメモリセルは、トラップ層を有するものである。
【００２１】
以下、第１の電荷注入を第１の書き込み及び待ち時間とし、かつ第２の電荷注入を第２の書き込みとして説明する。
【００２２】
《第１の実施形態》
図１は、本発明の第１の実施形態における不揮発性半導体記憶装置の書き換え方法を示したフローチャートである。所定の不揮発性メモリセルに書き込みを行う場合の方法を説明する。
【００２３】
図１のフローチャートにおいて、１０１は開始端子、１１０は終了端子であり、また１０２、１０４、１０５、１０７、１０９は処理を示し、１０３、１０６、１０８は判断を示し、１２１、１２２は範囲を示す。処理７１２及び判断８０１，７１３については後述する。
【００２４】
１０２は第１の書き込みを実施するための条件を設定する処理であり、１０４は第１の書き込みを実施する処理であり、１０５は時間計測を開始する処理であり、１０７は第２の書き込みを実施するための条件を設定する処理であり、１０９は第２の書き込みを実施する処理である。また１０３は第１の書き込みが完了したかを判断する処理であり、１０６は一定時間が経過しているかを判断する処理であり、１０８は第２の書き込みが完了したかを判断する処理である。１２１は第１の電荷注入の範囲であり、１２２は第２の電荷注入の範囲である。
【００２５】
所定のメモリセルに対する書き込みフローは開始端子１０１から開始し、所望の第１の書き込み条件を設定する処理１０２を経て第１の書き込みが完了したかの判断１０３に進む。処理１０２は例えば、書き込みにおける電圧条件・パルス幅条件などの設定である。また判断１０３は例えば、所定の閾値電圧まで書き込みが行われていることを確認する書き込みベリファイである。
【００２６】
判断１０３において、第１の書き込みが完了していないと判断した場合は、第１の書き込み処理１０４へ進む。第１の書き込み処理１０４を実施した後は、所望の第１の書き込み条件を設定する処理１０２を経て第１の書き込みが完了したかの判断１０３に戻る。判断１０３で第１の書き込み完了を確認するまで、処理１０４、１０２を繰り返す。
【００２７】
判断１０３で第１の書き込み完了と判断した場合、時間計測を開始する処理１０５を実施し判断１０６に進む。判断１０６において、時間計測を開始する処理１０５から、計測した時間が一定時間以上経過しているかを確認し、経過している場合、第２の書き込みを実施するための条件を設定する処理１０７へ進む。判断１０６において、一定時間以上経過していない場合は、判断１０６の条件を満たすまで判断１０６を繰り返す。判断１０６での一定時間とは長時間であるほど望ましい。以上が第１の電荷注入の範囲１２１であり、第１の書き込みと一定時間で決定される待ち時間から構成されている。以後は第２の電荷注入１２２となる。
【００２８】
第２の書き込みを実施するための条件を設定する処理１０７は第２の書き込みが完了したかの判断１０８に進む。処理１０７は例えば、書き込みにおける電圧条件・パルス幅条件などの設定である。また判断１０８は例えば、所定の回数書き込みパルス印加をしたかを確認するものである。
【００２９】
判断１０８において、第２の書き込みが完了していないと判断した場合は、第２の書き込み処理１０９へ進む。第２の書き込み処理１０９を実施した後は、所望の第２の書き込み条件を設定する処理１０７を経て第２の書き込みが完了したかの判断１０８に戻る。判断１０８で書き込み完了を確認するまで、処理１０９、１０７を繰り返す。判断１０８で書き込み完了と判断した場合、終了端子１１０へ進み一連の書き込みフローが終了する。
【００３０】
本書き込みフローはメモリセルアレイの書き込みにおいても、各処理をアドレスなどの書き込み単位で実施することにより同様に適用できる。
【００３１】
図１のフローチャートにおいて、７１３はメモリセルアレイの所定の書き込みエリアにおける書き込み単位の最終であるかの判断、７１２は書き込み単位の設定又は変更処理を示す。
【００３２】
第１の書き込みを実施する前に、書き込みを実施する書き込み単位を設定７１２し、前記のとおり第１、第２の書き込みを実施し、第２の書き込みが完了したかの判断１０８において書き込み完了を確認した場合、メモリセルアレイの所定の書き込みエリアにおける書き込み単位の最終であるかの判断７１３を行う。判断７１３で最終でないと判断した場合書き込み単位の変更処理７１２を行った後、第１の書き込みを行う。判断７１３で最終と判断した場合、終了端子１１０へ進み一連の書き込みフローを終了する。ここで書き込み単位とは例えばアドレスであり、書き込み単位の変更とは例えばアドレスインクリメントである。なお、第２の書き込みを任意の回数実施することとしてもよい。
【００３３】
図１のフローチャートにおいて、８０１は所定の判定レベルに達しているかの判断を示す。ここで、所定の判定レベルとは例えば第１の書き込み時のベリファイレベルや、そのベリファイレベルから待ち時間における変動期待分を追加したレベルなどである。
【００３４】
所定のレベルに達している場合は、第２の書き込みの条件設定１０７に進み前記のとおり第２の電荷注入を実施する。所定のレベルに達していない場合は、電荷注入の最終単位かの判断７１３に進み、他の書き込み単位の第１の書き込みに進むか、最終単位であれば終了１１０に進む。
【００３５】
所定のレベルに達しているかの判断８０１によって、例えば第１の書き込み及び待ち時間によって電子とホールの結合によるメモリセル閾値電圧の変化量が少ない場合は第２の電荷注入を実施しないこととなる。所定の判定レベルを例えば読み出しレベルからの必要なマージンを確保した書き込みレベルなどとすれば、判定レベルに達したもののみ第２の書き込みを実施すればよく、本発明の効果をより最適な時間で適用できる。
【００３６】
次に、図２を使って本発明の第１の実施形態における電荷の挙動を説明する。図２は、トラップ層を有する不揮発性メモリにおけるトラップされた電荷の挙動を、上記図１にて説明した書き込みフローをメモリセルアレイに対して実施した場合について示すものである。
【００３７】
図２において図２（ａ）から図２（ｄ）は横軸をメモリセル閾値電圧、縦軸を書き込み対象のメモリセル数としたメモリセル閾値電圧の分布である。図２（ｅ）から図２（ｈ）は横軸を図２３のメモリセルにおける矢印Ｘ方向の距離、縦軸を電荷密度とした第１の不純物領域３００３の近傍の確率密度分布である。
【００３８】
図２（ａ）において、２０１は第１の書き込み直後のメモリセル閾値電圧の分布である。図２（ｂ）において、２０２は一定時間経過後のメモリセル閾値電圧の分布である。図２（ｃ）において、２０３は一定時間経過後第２の書き込みを実施した直後のメモリセル閾値電圧の分布である。図２（ｄ）において、２０４は寿命末期のメモリセル閾値電圧の分布である。図２（ａ）から（ｄ）において、２０５は書き込みベリファイレベルである。
【００３９】
図２（ｅ）において、２１１は第１の書き込みにより注入した電子の確率密度分布、２１２はそれ以前の消去により注入したホールの確率密度分布である。図２（ｆ）において、２２１はホールと結合した後の電子の確率密度分布、２２２は電子と結合した後のホールの確率密度分布である。図２（ｇ）において、２３１はホールと結合した後に第２の書き込みにより注入した電子の確率密度分布、２３２は電子と結合した後のホールの確率密度分布である。図２（ｈ）において、２４１は寿命末期の電子の確率密度分布である。
【００４０】
第１の書き込み完了直後のメモリセル閾値電圧の分布２０１において、図２（ｅ）のように電子とホールはそれぞれ異なる確率密度分布を示し、電子とホールの重なった部分は瞬時に結合し、第１の書き込み完了から一定時間経過後、図２（ｆ）のような電子の確率密度分布２２１とホールの確率密度分布２２２となり、メモリセル閾値電圧の分布は２０１から低下し２０２となる。
【００４１】
この後第２の書き込みを実施すると、メモリセル閾値電圧の分布は２０２から上昇し、図２（ｃ）のような第２の書き込み完了直後のメモリセル閾値電圧の分布２０３となる。そしてその完了直後の電子、ホールの確率密度分布は、図２（ｇ）のような電子の確率密度分布２３１、ホールの確率密度分布２３２となり、メモリセルのデータ保持特性を劣化させるホールの確率密度が減少し、電子の確率密度が増加することとなる。
【００４２】
これによって、本発明の効果としてその後の電荷の横方向拡散による電子とホールの結合は図２４に示した従来例に比べ抑制され、メモリセル閾値電圧の経時変化量も低減し、メモリセルのデータ保持特性が向上する。すなわち、図２（ｄ）のような寿命末期のメモリセル閾値電圧の分布２４１においては、図２（ｈ）のように電子の確率密度分布２４１が図２４（ｅ）の従来の電子の確率密度分布３１３１に比べ高くなる。
【００４３】
図３に、本発明を適用した場合のメモリセル閾値電圧の変化を示す。図３（ａ）は、横軸は保存時間、縦軸はメモリセル閾値電圧であり、３０１は従来のメモリセル閾値電圧の変動、３０２は本発明におけるメモリセル閾値電圧の変動、３０３は読み出しレベルである。どの保存時間においても、本発明におけるメモリセル閾値電圧３０２は従来のメモリセル閾値電圧３０１に比べて高く、データ読み出しのマージンがより多く確保できるため、データ保持特性が向上する。
【００４４】
図３（ｂ）は、横軸は書き換え回数、縦軸はメモリセル閾値電圧の変動量であり、３１１は従来の閾値変動量の書き換え回数依存性、３１２は本発明における閾値変動量の書き換え回数依存性である。本発明によって、メモリセル閾値電圧の変動量が同じになる書き換え回数が、従来に比べ増加する。
【００４５】
なお、本実施形態において第２の書き込みを、例えば電圧やパルス幅をより細かな単位で実施することで、本実施形態の更なる効果を得られる。
【００４６】
図４の多値メモリのメモリセル閾値電圧分布の図を用いて本実施形態の効果を説明する。９０１は多値メモリにおける１番目のレベルのデータのメモリセル閾値電圧の分布、９０２は多値メモリにおける２番目のレベルのデータのメモリセル閾値電圧の分布、９０３は多値メモリにおける３番目のレベルのデータのメモリセル閾値電圧の分布、９０４は多値メモリにおける４番目のレベルのデータのメモリセル閾値電圧の分布、９０５は１番目と２番目のデータの判定に必要な閾値電圧マージン、９０６は２番目と３番目のデータの判定に必要な閾値電圧マージン、９０７は３番目と４番目のデータの判定に必要な閾値電圧マージンである。
【００４７】
特に閾値電圧レベルが中間的なレベルのものについて、例えば２番目のレベルのデータのメモリセル閾値電圧の分布９０２について効果を説明する。第１の書き込み後に所定のレベルに達した場合には第２の書き込みを行い、所定のレベルまで書き込みを行うが、その際例えば電圧やパルス幅をより細かな単位で実施することで、２番目のレベルのデータのメモリセル閾値電圧の分布９０２の上側の上昇を最小限にとどめることができる。これにより、２番目と３番目のデータの判定に必要な閾値電圧マージン９０６をより少なくできる。これによって、より多くのレベルを持った多値メモリ、あるいは全体の閾値レベルの低下による昇圧回路の縮小化などを図ることが可能となる。
【００４８】
本実施形態は、図５の構成によって実現できる。図５は、本発明の第１の実施形態における不揮発性半導体記憶装置を示している。所定のアドレスの不揮発性メモリセルに書き込みを行う場合の方法を説明する。
【００４９】
図５の４１０は書き込み条件設定回路、４１１は高電圧設定回路、４１２はパルス幅制御回路、４２０はタイマー回路、４３０は書き換え順序制御回路、４４０は高電圧発生／制御回路、４５０はアドレスデコーダ回路、４６０はデータラッチ回路、４７０はメモリセルアレイ、４８０はベリファイ回路である。
【００５０】
また、Ｓ４１０〜Ｓ４８１は制御信号、Ａ４１０〜Ａ４７０はアドレスバス、Ｄ４１０〜Ｄ４８０はデータバス、４４０は高電圧信号を示している。
【００５１】
まず、第１の書き込み動作について説明する。書き込み条件設定回路４１０は、外部から入力される制御信号Ｓ４１０、書き込みアドレスＡ４１０、書き込みデータＤ４１０を受けて、第１の書き込み条件の設定を行う。ここでの制御信号は書き込みコマンドなどである。また、書き込み条件は例えば、書き込みにおける電圧条件・パルス幅条件などの設定である。入力された設定条件に従い、電圧条件は高電圧設定回路４１１に、パルス幅条件はパルス幅制御回路４１２に設定又は制御される。書き込みに必要な高電圧は、高電圧設定回路４１１の設定値に基づき高電圧発生／制御回路４４０で制御され、高電圧信号Ｐ４４０として出力される。この高電圧信号Ｐ４４０は、アドレスデコーダ回路４５０及びデータラッチ回路４６０に入力され、アドレスデコーダ回路４５０によって選択されたメモリセルアレイ４７０内のメモリセルを対象としてデータラッチ回路４６０のデータに基づきパルス幅制御回路４１２に設定された時間だけ印加される。
【００５２】
書き込み終了の判断は例えば、ベリファイ回路４８０を用いて、所定の閾値レベルまで書き込みが行われていることを確認する書き込みベリファイによって行われる。
【００５３】
書き込みベリファイにおいて、第１の書き込みが完了していないと判断した場合は、第１の書き込みパルスを印加する。第１の書き込みパルス印加後は、所望の第１の書き込み条件の設定を経て第１の書き込みが完了したかの書き込みベリファイを行う。書き込みベリファイによって、書き込み完了を判断するまで、繰り返し行う。
【００５４】
書き込みベリファイによって、書き込み完了と判断した場合、ベリファイ回路４８０の出力信号Ｓ４２８をタイマー回路４２０に入力することで時間計測を開始する。一定時間経過後、制御信号Ｓ４３２を書き換え順序制御回路４３０に入力し、第２の書き込み動作に進む。
【００５５】
あるいは、例えば、ベリファイを実施しない書き込みフローの場合には、パルス幅制御回路４１２の出力信号Ｓ４２０からパルス印加終了のタイミングをタイマー回路４２０に入力することで時間計測を開始する。一定時間経過後、制御信号Ｓ４３２を書き換え順序制御回路４３０に入力し、第２の書き込み動作に進む。
【００５６】
次に、第２の書き込み動作について説明する。書き込み条件設定回路４１０は、書き換え順序制御回路４３０からの制御信号Ｓ４３１によって、第２の書き込み動作を開始する。また、第２の書き込み条件の設定を行う。書き込み条件は例えば、書き込みにおける電圧条件・パルス幅条件などの設定である。入力された設定条件に従い、電圧条件は高電圧設定回路４１１に、パルス幅条件はパルス幅制御回路４１２にそれぞれ設定又は制御される。書き込みに必要な高電圧は、高電圧設定回路４１１の設定値に基づき高電圧発生／制御回路４４０で制御され、高電圧信号Ｐ４４０として出力される。この高電圧信号Ｐ４４０は、アドレスデコーダ回路４５０及びデータラッチ回路４６０に入力され、アドレスデコーダ回路４５０によって選択されたメモリセルアレイ４７０内のメモリセルを対象としてデータラッチ回路４６０のデータに基づきパルス幅制御回路４１２に設定された時間だけ印加される。また、書き込み終了の判断は例えば、ベリファイ回路４８０を用いて、所定の閾値レベルまで書き込みが行われていることを確認する書き込みベリファイによって行われる。
【００５７】
書き込みベリファイにおいて、第２の書き込みが完了していないと判断した場合は、第２の書き込みパルスを印加する。第２の書き込みパルス印加後は、所望の第２の書き込み条件の設定を経て第２の書き込みが完了したかの書き込みベリファイを行う。書き込みベリファイによって、書き込み完了を判断するまで、繰り返し行う。
【００５８】
書き込みベリファイによって、書き込み完了と判断した場合、一連の書き込み動作が終了する。
【００５９】
以上より本発明によれば、電荷注入動作直後のごく短時間での周辺電荷との結合による電荷ロス現象である初期変動を利用して、データ保持特性を劣化させる周辺電荷を低減させたうえで、初期変動による電荷ロス分を補うことで、その後のデータ保持特性が向上する。
【００６０】
なお、第１の書き込み（第１の電荷注入）を所定の回数実行することとしてもよい。第１の書き込みと一定時間の放置による電子とホールの結合を繰り返すことで、データ保持特性が更に向上し、更にメモリセル閾値電圧の分布の範囲が狭くなる利点がある。
【００６１】
《第２の実施形態》
一般的な不揮発性メモリの書き換えでは、消去前に書き換えエリアのデータを全て“０”データにした後、消去を実施するものが多くある。これは、“１”データのセルを消去することで、セルがより深い消去レベルとなり、特性を悪化させるリークなどが発生することを防ぐものである。
【００６２】
本発明は、この消去前書き込みにおいても適用することができ、第２の実施形態として説明する。
【００６３】
図６は、一般的な不揮発性メモリの書き換えに本発明を適用した場合のフローチャートである。１１０１から１１０３までは消去前書き込みでのフローであり、１１０５から１１０７まではデータ書き込みでのフローである。１１０４はデータの消去である。１１０１、１１０５は前記第１の書き込みであり、１１０２、１１０６は前記第１の書き込みに付属する待ち時間であり、１１０３、１１０７は前記第２の書き込みである。なお、データ消去１１０４の前の第２の書き込み１１０３は省略可能である。
【００６４】
図７は、本発明の第２の実施形態における不揮発性半導体記憶装置の書き換え方法をメモリセル閾値電圧の分布及び確率密度分布で示した図である。所定の不揮発性メモリセルに消去前書き込みを行う場合を説明する。
【００６５】
図７（ａ）から（ｃ）は横軸をメモリセル閾値電圧、縦軸を書き込み対象のメモリセル数としたメモリセル閾値電圧の分布である。ここに、１００４は消去ベリファイレベル、１００５は書き込みベリファイレベルである。図７（ｄ）から（ｆ）は横軸を図２３の矢印Ｘ方向の距離、縦軸を密度とした第１の不純物領域３００３近傍の確率密度分布である。
【００６６】
図７（ａ）において、１０００は消去前書き込み直前のデータ“１”側のメモリセル閾値の分布であり、１００１は消去前書き込み直前のデータ“０”側のメモリセル閾値の分布である。図７（ｂ）において、１００２は消去前書き込みにおける第１の書き込み直後のメモリセル閾値電圧の分布である。図７（ｃ）において、１００３は第１の書き込みにおける一定時間経過後のメモリセル閾値電圧の分布である。図７（ｄ）において、１０１１は消去前書き込み直前のデータ“０”側の電子の確率密度分布、１０１２は同じくホールの確率密度分布である。図７（ｅ）において、１０２１は消去前書き込みにおける第１の書き込み直後の電子の確率密度分布、１０２２は同じくホールの確率密度分布である。図７（ｆ）において、１０３１は第１の書き込みにおける一定時間経過後の電子の確率密度分布、１０３２は同じくホールの確率密度分布である。
【００６７】
本発明の第２の実施形態は、消去前書き込みの第１の書き込み１１０１で、データ書き込み時の書き込みレベルよりも高い閾値電圧まで書き込みを行うことと、消去前書き込みの第２の書き込み１１０３を実施しないこととを特徴とするものである。
【００６８】
消去前書き込みにおいて、第１の電荷注入１１０１をデータ書き込み時の書き込みレベルよりも高い閾値電圧まで実施することで、電子の確率密度分布１０２１が増加する。これによって、電子とホールの結合によりメモリセルのデータ保持特性を劣化させるホールの確率密度１０３２が減少し、電子の確率密度１０３１が増加する。消去前書き込みでは、その後に必ず消去ステップ１１０４があるので、データ保持に懸念される書き込みレベルが高いことによる問題もなく、また電子とホールの結合によって低下したレベルを上昇させる必要もないので、消去前書き込みの第２の書き込み１１０３は省くことができる。
【００６９】
書き換え毎にホールの確率密度分布を低下させておくことで、多数回の書き換えによって蓄積されるホールの増加を最小限にとどめることができ、不揮発性メモリの電荷保持特性の書き換え回数依存性の向上が図れ、高エンデュランスを実現できる。
【００７０】
なお、第１の書き込み及び第２の書き込みの条件を製造単位又は書き換え単位で変更することとしてもよい。ここで製造単位とは、例えば製造工場、製造時期、又はロットやウェハなど製造上のバラツキにより特性のバラツキが生ずる単位などである。また書き換え単位とは、例えば個々のチップやエリア、アドレス、個々のメモリセルなど、位置や回路的な違いなどにより特性差を生ずる単位である。
【００７１】
これによって、製造や回路、位置などによる特性のバラツキが存在しても最適な第１及び第２の書き込みを実施できる。
【００７２】
書き換えの最小単位で最適化することで、本発明の最大の効果を得ることができ、製造単位や大きな又は中間的な書き換え単位で最適化することで、書き換え時間の増加を最小限にとどめたうえで各種バラツキにも対応した本発明の効果向上を図ることができる。
【００７３】
《第３の実施形態》
第３の実施形態は、検査時に各チップの書き込み特性などを測定し、測定結果に応じて書き換えにおける第１及び第２の書き込みの条件を決定し、書き込み条件の設定値を記憶し、実使用においてその設定値により書き換えを実施するものである。
【００７４】
図８は、本実施形態を検査工程の中で実施する場合のフローチャートである。図８のフローチャートにおいて、１２０１は開始端子、１２０７は終了端子であり、また１２０２、１２０４、１２０５は処理を示し、１２０３、１２０６は判断を示す。
【００７５】
開始端子１２０１は書き込み特性の測定１２０２につながる。ここで測定する特性とは例えば所定の回数書き込みパルス印加をした後の書き込み閾値電圧レベルや、所定の書き込みベリファイレベルに達するまで印加したパルス数又は時間などである。１２０２は書き込み特性測定の最終かの判断１２０３につながる。測定が最終である場合書き込み条件の決定１２０４につながり、最終でない場合書き込み特性の測定１２０２に戻る。ここで書き込み条件の決定１２０４とは、例えば測定を行った範囲の特性の平均値又は最大値、最小値などから、過去の評価の結果などを踏まえて書き込み条件を算出するものである。
【００７６】
書き込み条件の決定１２０４後、書き込み条件の記憶１２０５につながる。書き込み条件の記憶１２０５は、例えば不揮発性メモリなどに行われる。書き込み条件の記憶１２０５は書き込み条件記憶の最終かの判断１２０６につながる。記憶の完了を待って端子１２０７につながる。
【００７７】
書き込み条件を実際のチップの特性測定結果を反映した値とすることで、各チップの特性を踏まえた最適な第１及び第２の書き込みが実現でき、実際の書き換えにおいて書き換え時間の増加なく本発明の効果をより上げることができる。
【００７８】
《第４の実施形態》
図９は、本発明の第４の実施形態における不揮発性半導体記憶装置の書き換え方法を示したフローチャートである。図９のフローチャートにおいて、１３０１、１３０２、１３０３は処理である。
【００７９】
電荷注入の最終単位かの判断７１３で最終の場合、次の書き換えの書き込み条件の決定・記憶１３０１に進み、その後終了端子１１０につながる。ここで次の書き換えの書き込み条件の決定・記憶１３０１は、第１の電荷注入１２１及び第２の電荷注入１２２で実際に書き込みを実施したときの、例えば所定の回数書き込みパルス印加をした後の書き込み閾値電圧レベルや、所定の書き込みベリファイレベルに達するまで印加したパルス数又は時間などをもとに、電荷注入単位での特性の平均値又は最大値、最小値などから、過去の評価の結果などを踏まえて書き込み条件を算出、決定する処理である。なお、決定された書き込み条件は、揮発性メモリあるいは不揮発性メモリなどに記憶される。
【００８０】
次回の書き換えにおいて、第１の電荷注入では、電荷注入単位の設定・変更７１２から、第１の書き込みの条件の読み出し・設定１３０２につながり、この書き込み条件の読み出し・設定１３０２では過去の書き換えにおいて決定・記憶１３０１された条件を用いることになる。第２の電荷注入においても同様に、第２の書き込みの条件の読み出し・設定１３０３から開始され、第２の書き込み条件の読み出し・設定１３０３でも過去の書き換えにおいて決定・記憶１３０１された条件を用いる。
【００８１】
これによって、最も小さな単位としてメモリセルで第１及び第２の電荷注入の最適化を行うことができ、どのメモリセルでも均一に本発明の効果を得ることができる。また、次の書き換えの書き込み条件の決定・記憶１３０１を都度実施することで、書き換え回数などに応じた特性変動にも対応した第１、第２の電荷注入が実施できる。
【００８２】
《第５の実施形態》
図１０は、本発明の第５の実施形態における不揮発性半導体記憶装置の書き換え方法を示したフローチャートである。図１０のフローチャートにおいて、１４０１、１４０２、１４０３は処理を示す。１４０１は前回の書き込み時刻の読み出しを実施する処理であり、１４０２は待ち時間の設定を変更する処理であり、１４０３は書き込み時刻を記憶する処理である。
【００８３】
所定のメモリセルに対する書き込みフローは開始端子１０１から開始し、前回の書き込み時刻の読み出しを実施する処理１４０１を経て、更に待ち時間の設定を変更する処理１４０２を経て、所望の第１の書き込み条件を設定する処理１０２へ進む。処理１４０１は例えば、不揮発性メモリのある領域に、前回の書き込みを実施した時刻を記憶させておき、その情報を読み出すものである。処理１４０２は例えば、前回の書き込み時刻からの経過時間が長いとき、判断１０６の経過時間の設定を短くするものである。前回の書き込み時刻からの経過時間が長いときは、書き込みにより注入した電子と消去により注入したホールの結合は十分にされており、判断１０６の経過時間の設定を短くすることができ、書き込み時間を短縮できる。一方、前回の書き込み時刻からの経過時間が短いとき、判断１０６の経過時間の設定を長くするものである。前回の書き込み時刻からの経過時間が短いときは、電子とホールの結合は十分でなく、判断１０６の経過時間の設定を長くすることで電子とホールの結合を促し、データ保持特性を向上させる。
【００８４】
判断１０８で書き込み完了と判断した場合、書き込み時刻を記憶する処理１４０３を経て、終了端子１１０へ進み一連の書き込みフローが終了する。処理１４０３は例えば、不揮発性メモリのある領域に、書き込み終了時の時刻を記憶させるものである。この情報は次回の書き換え時に使用する。
【００８５】
図１１は、本発明の第５の実施形態の変形例を示したフローチャートである。図１１のフローチャートにおいて、１５０１は第２の書き込みを実施するかを判断する処理である。
【００８６】
判断１０６において、時間計測を開始する処理１０５から、計測した時間が一定時間以上経過しているかを確認し、経過している場合は判断１５０１へ進む。判断１５０１において、前回の書き込み時刻からの経過時間が長いとき、第２の書き込みを実施せず、書き込み時刻を記憶する処理１４０３に進む。前回の書き込み時刻からの経過時間が長いときは、電子とホールの結合は十分にされ、第１の書き込み後の初期変動による電荷ロス分が少ないため、第２の書き込みを実施しなくてもよく、書き込み時間を短縮できる。一方、前回の書き込み時刻からの経過時間が短ければ、第２の書き込みを実施するために、第２の書き込みを実施する条件を設定する処理１０７へ進む。前回の書き込み時刻からの経過時間が短いときは、電子とホールの結合は十分でなく、第１の書き込み後の初期変動による電荷ロス分が多いため、第２の書き込みを実施し、データ保持特性を向上させる。
【００８７】
図１２は、本発明の第５の実施形態の他の変形例を示したフローチャートである。図１２のフローチャートにおいて、１６０１は第２の書き込みを実施する条件を変更する処理である。
【００８８】
第２の書き込みを実施する条件を設定する処理１０７を経て、第２の書き込みを実施する条件を変更する処理１６０１へ進む。処理１０７は例えば、書き込みにおける電圧条件・パルス幅条件などの設定である。処理１６０１は例えば、前回の書き込み時刻からの経過時間が長いとき、第２の書き込みの電圧条件を低い設定に変更するものである。前回の書き込み時刻からの経過時間が長いときは、電子とホールの結合は十分にされ、第１の書き込み後の初期変動による電荷ロス分が少ないため、第２の書き込みを高い電圧で実施しなくてもよく、過剰なストレスの印加を抑制できる。一方、前回の書き込み時刻からの経過時間が短ければ、第２の書き込みの電圧条件を高い設定に変更するものである。前回の書き込み時刻からの経過時間が短いときは、電子とホールの結合は十分でなく、第１の書き込み後の初期変動による電荷ロス分が多いため、第２の書き込みを高い電圧で実施し、データ保持特性を向上させる。
【００８９】
処理１６０１を経て、第２の書き込みが完了したかの判断１０８に進む。判断１０８は例えば、所定の回数書き込みパルス印加をしたかを確認するものである。
【００９０】
本実施形態は、図１３の構成によって実現できる。図１３は、本発明の第５の実施形態における不揮発性半導体記憶装置を示している。メモリセルアレイ４７０を消去単位領域Ａ（１）２３７１〜消去単位領域Ａ（Ｎ）２３７３に分割し、前記各消去単位領域毎に時間管理領域Ｔ（１）２３７４〜時間管理領域Ｔ（Ｎ）２３７６を含み、更に時間管理回路２３２１とセンスアンプ回路２３９０とを含み、センスアンプ回路２３９０をメモリセルアレイ４７０とのデータバスＤ２３９０と時間管理回路２３２１とのデータバスＤ２３９１との間に接続し、時間管理回路２３２１と書き込み条件設定回路４１０とをデータバスＤ２３２１で接続すること以外は、図５と同様の構成を有する。
【００９１】
書き込みを行う場合の動作を説明する。まず、任意の消去単位領域Ａ（１、２、・・・、Ｎ）に対する第１の書き込み動作終了後の第２の書き込み動作について説明する。時間管理回路２３２１が発生する現在時刻をデータバスＤ２３２１経由で書き込み条件設定回路４１０に設定し、データバスＤ４６０を経由してデータラッチ回路４６０に設定し、更にデータバスＤ４７０を経由したデータをアドレスデコーダ回路４５０によって、各々該当する時間管理領域Ｔ（１、２、・・・、Ｎ）に対して書き込みを行う。
【００９２】
次に、任意の消去単位領域Ａ（１、２、・・・、Ｎ）に対する第１の書き込み前の消去動作について説明する。消去動作前に各々該当する時間管理領域Ｔ（１、２、・・・、Ｎ）のデータを、データバスＤ２３９０を経由しセンスアンプ回路２３９０により読み出す。読み出されたデータは、先の第２の書き込み動作時刻を示しており、このデータを、Ｄ２３９１を経由し時間管理回路２３２１に入力し、時間管理回路２３２１により、先の第２の書き込み時刻と現在時刻を比較し、先の第２の書き込み時刻から現在までの経過待ち時間を算出すると共に、前記経過待ち時間情報を時間管理回路２３２１内に一時記憶する。その後、先の第２の書き込み時刻を読み出した消去単位領域Ａ（１、２、・・・、Ｎ）に対する消去動作を行う。
【００９３】
次に、任意の消去単位領域Ａ（１、２、・・・、Ｎ）に対する第１の書き込み前の消去動作について説明する。先の消去動作時に時間管理回路２３２１内に一時記憶した前記経過待ち時間情報をデータバスＤ２３２１経由で書き込み条件設定回路４１０に設定する。書き込み条件設定回路４１０は、前記経過待ち時間情報をもとに、第１の書き込み条件を設定する。すなわち、前記経過待ち時間情報より、経過待ち時間が一定時間以上の場合には、経過待ち時間中に第１の書き込みベリファイによって、書き込み完了と判断した場合のタイマー回路４２０による第２の書き込みまでの待ち時間を短縮することができる。
【００９４】
以上より本実施形態によれば、先の第２の書き込み時刻から第１の書き込み動作前の消去動作までの経過待ち時間によって、電荷注入動作後の長時間の周辺電荷との結合による電荷ロス現象を利用して、データ保持特性を劣化させる周辺電荷を低減させたうえで、この長時間にわたる必要十分な周辺電荷の低減が行われた場合には、次の第１の書き込み完了後の第２の書き込みまでの待ち時間を短縮することができる。実際の用途においては、長時間にわたり保持されるデータが多いため、データ保持特性の向上と書き込み時間の短縮とを両立することができる。
【００９５】
《第６の実施形態》
図１４は、本発明の第６の実施形態における不揮発性半導体記憶装置の書き換え方法を示したフローチャートである。図１４のフローチャートにおいて、１７０１は処理を示す。１７０１は周辺温度を検知する処理である。
【００９６】
所定のメモリセルに対する書き込みフローは開始端子１０１から開始し、周辺温度を検知する処理１７０１を経て、所望の第１の書き込み条件を設定する処理１０２へ進む。処理１７０１は例えば、抵抗に流れる電流量をモニターすることで周辺温度を検知するものである。
【００９７】
第２の書き込みを実施する条件を設定する処理１０７を経て、第２の書き込みを実施する条件を変更する処理１６０１へ進む。処理１０７は例えば、書き込みにおける電圧条件・パルス幅条件などの設定である。処理１６０１は例えば、周辺の温度が低いとき、第２の書き込みの電圧条件を低い設定に変更するものである。周辺の温度が低いときは、電子とホールの結合は温度により加速されず、第１の書き込み後の初期変動による電荷ロス分が少ないため、第２の書き込みを高い電圧で実施しなくてもよく、過剰なストレスの印加を抑制できる。一方、周辺の温度が高いとき、第２の書き込みの電圧条件を高い設定に変更するものである。周辺の温度が高いときは、電子とホールの結合は温度により加速され、第１の書き込み後の初期変動による電荷ロス分が多く、それを補うために第２の書き込みの電圧条件を高く設定し、データ保持特性を向上させる。
【００９８】
処理１６０１を経て、第２の書き込みが完了したかの判断１０８に進む。判断１０８は例えば、所定の回数書き込みパルス印加をしたかを確認するものである。
【００９９】
なお、データ書き込み時の周辺温度の高さに応じて待ち時間を変化させてもよい。また、データ書き込み時の周辺温度の高さに応じて、第１の電荷注入のみを実施することとしてもよい。
【０１００】
《第７の実施形態》
図１５は、本発明の第７の実施形態における不揮発性半導体記憶装置の書き換え方法を示したフローチャートである。図１５のフローチャートにおいて、１８０１、１８０２は処理を示す。１８０１は書き換え回数の読み出しを実施する処理であり、１８０２は書き換え回数を記憶する処理である。
【０１０１】
所定のメモリセルに対する書き込みフローは開始端子１０１から開始し、今までの書き換え回数の読み出しを実施する処理１８０１を経て、第１の書き込みを実施する条件を設定する処理１０２へ進む。処理１８０１は例えば、不揮発性メモリのある領域に、今までの書き換え回数を記憶させておき、その情報を読み出すものである。
【０１０２】
判断１０６において、時間計測を開始する処理１０５から、計測した時間が一定時間以上経過しているかを確認し、経過している場合は判断１５０１へ進む。判断１５０１において、今までの書き換え回数が少ないとき、第２の書き込みを実施せず、書き換え回数を記憶する処理１４０３に進む。今までの書き換え回数が少ないときは、データ保持特性を劣化させる周辺電荷が少なく、第１の書き込み後の初期変動による電荷ロス分が少ないため、第２の書き込みを実施しなくてもよく、書き込み時間を短縮できる。一方、今までの書き換え回数が多いとき、第２の書き込みを実施するために、第２の書き込みを実施する条件を設定する処理１０７へ進む。今までの書き換え回数が多いとき、データ保持特性を劣化させる周辺電荷が多く、第１の書き込み後の初期変動による電荷ロス分が多いため、第２の書き込みを実施し、データ保持特性を向上させる。
【０１０３】
判断１０８で書き込み完了と判断した場合、書き換え回数を記憶する処理１８０２を経て、終了端子１１０へ進み一連の書き込みフローが終了する。処理１８０２は例えば、不揮発性メモリのある領域に、書き込み終了時の書き換え回数を記憶させるものである。この情報は次回の書き換え時に使用する。
【０１０４】
なお、データ書き換え回数に応じて待ち時間を変化させてもよい。また、データ書き換え回数に応じて第２の電荷注入の電荷注入条件を変化させてもよい。
【０１０５】
本実施形態は、図１６の構成によって実現できる。図１６は、本発明の第７の実施形態における不揮発性半導体記憶装置を示している。メモリセルアレイ４７０を消去単位領域Ａ（１）２３７１〜消去単位領域Ａ（Ｎ）２３７３に分割し、前記各消去単位領域毎に状態管理領域Ｓ（１）２４７４〜状態管理領域Ｓ（Ｎ）２４７６を含み、更にセンスアンプ回路２３９０を含み、センスアンプ回路２３９０をメモリセルアレイ４７０とのデータバスＤ２３９０と状態信号出力Ｓ２４９１との間に接続すること以外は、図５と同様の構成を有する。
【０１０６】
書き込みを行う場合の動作を説明する。まず、任意の消去単位領域Ａ（１、２、・・・、Ｎ）に対する第１の書き込み動作について説明する。第１の書き込み動作時には各々該当する状態管理領域Ｓ（１、２、・・・、Ｎ）を消去する。
【０１０７】
次に、任意の消去単位領域Ａ（１、２、・・・、Ｎ）に対する第２の書き込み動作について説明する。第２の書き込み動作時には各々該当する状態管理領域Ｓ（１、２、・・・、Ｎ）にデータの書き込みを行う。
【０１０８】
次に、任意の状態管理領域Ｓ（１、２、・・・、Ｎ）に書き込まれた状態の確認方法について説明する。書き込まれた状態の確認には任意の状態管理領域Ｓ（１、２、・・・、Ｎ）をアドレスデコーダ回路４５０により選択し、各々該当する状態管理領域Ｓ（１、２、・・・、Ｎ）のデータをデータバスＤ２３９０を経由しセンスアンプ回路２３９０によって読み出し、状態信号出力Ｓ２４９１に出力する。これにより、各々該当する消去単位領域Ａ（１、２、・・・、Ｎ）が消去状態にあるか書き込み状態にあるかによって、消去単位領域毎に第２の書き込みまで完了しているか否かを判別することが可能となる。
【０１０９】
なお、状態管理領域Ｓ（１、２、・・・、Ｎ）に対して該当消去単位領域への書き換え回数を書き込むデータとしてもよく、この場合には、消去単位領域毎の書き換え回数によっては、第１の書き込み完了後の第２の書き込みまでの待ち時間を短縮することができる。
【０１１０】
以上より図１６の構成によれば、消去単位領域毎に状態管理領域を備えることで、領域毎に第１の書き込み後の状態か第２の書き込み後の状態かの判別が容易となり、制御性が向上する。また、状態管理領域に該当消去単位領域への書き換え回数を書き込むことで、消去単位領域毎の書き換え回数によっては、第１の書き込み完了後の第２の書き込みまでの待ち時間を短縮することができる。
【０１１１】
図１７は、図１６の不揮発性半導体記憶装置（不揮発性メモリ２５００）を用いた電子機器を示している。不揮発性メモリ２５００に電気的に接続されるメモリ制御回路２５１０を含み、前記メモリ制御回路２５１０内に書き換え動作選択回路２５２０を含み、前記書き換え動作選択回路２５２０に状態信号出力Ｓ２４９１を入力し、制御信号Ｓ４１０、アドレスバスＡ４１０、データバスＤ４１０を書き換え動作選択回路２５２０に接続すること以外は、図１６と同様の構成を有する。
【０１１２】
先に図１６にて示したとおり、任意の消去単位領域Ａ（１、２、・・・、Ｎ）に対して、第１の書き込み動作時には各々該当する状態管理領域Ｓ（１、２、・・・、Ｎ）を消去し、任意の消去単位領域Ａ（１、２、・・・、Ｎ）に対する第２の書き込み動作時には各々該当する状態管理領域Ｓ（１、２、・・・、Ｎ）にデータの書き込みを行う。また、読み出し動作によって、状態管理領域Ｓ（１、２、・・・、Ｎ）に書き込まれた状態を確認することにより、各々該当する消去単位領域Ａ（１、２、・・・、Ｎ）が消去状態にあるか書き込み状態にあるかによって、消去単位領域毎に第２の書き込みまで完了しているか否かを判別することが可能となる。これらの動作を実施するために、不揮発性メモリ２５００に対して、書き換え動作選択回路２５２０から、第１の書き込み動作、第２の書き込み動作、及び読み出し動作に必要な制御を制御信号Ｓ４１０から入力し、アドレス信号をアドレスバスＡ４１０から入力し、データ入出力をデータバスＤ４１０を経由して行う。また、状態管理領域Ｓ（１、２、・・・、Ｎ）に対して該当消去単位領域への書き換え回数を書き込むデータとした場合には、消去単位領域Ａ（１、２、・・・、Ｎ）毎の書き換え回数が状態信号出力Ｓ２４９１を経由して書き換え動作選択回路２５２０に入力される。よって、消去単位領域毎の書き換え回数によっては、第１の書き込み完了後の第２の書き込みまでの待ち時間を短縮することが選択可能となる。あるいは、用途によっては、消去単位領域毎に第１の書き込み完了後の第２の書き込み動作実施の有無を選択可能となる。
【０１１３】
以上より図１７の構成によれば、消去単位領域毎の書き換え回数や市場での用途に応じて、第１の書き込み後の待ち時間の長さや第２の書き込みの有無を選択可能とすることで、信頼性向上や書き込み時間の抑制を最適化することが可能な電子機器を実現することが可能となる。
【０１１４】
《第８の実施形態》
図１８は、本発明の第８の実施形態における不揮発性半導体記憶装置の書き換え方法を示したフローチャートである。図１８のフローチャートにおいて、１９０１は書き換え直前のデータ値の読み出しを実施する処理である。
【０１１５】
所定のメモリセルに対する書き込みフローは開始端子１０１から開始し、書き換え直前のデータ値の読み出しを実施する処理１９０１を経て、所望の第１の書き込み条件を設定する処理１０２へ進む。処理１９０１は例えば、データ“０”かデータ“１”かを判別する読み出しベリファイである。
【０１１６】
判断１０６において、時間計測を開始する処理１０５から、計測した時間が一定時間以上経過しているかを確認し、経過している場合は判断１５０１へ進む。判断１５０１において、書き換え直前のデータが“０”のとき、第２の書き込みを実施せず、終了端子１１０へ進み一連の書き込みフローが終了する。書き換え直前のデータが“０”のときは、電子とホールの結合は十分にされ、第１の書き込み後の初期変動による電荷ロス分が少ないため、第２の書き込みを実施しなくてもよく、書き込み時間を短縮できる。一方、書き換え直前のデータが“１”のとき、第２の書き込みを実施するために、第２の書き込みを実施する条件を設定する処理１０７へ進む。書き換え直前のデータが“１”のときは、電子とホールの結合は十分でなく、第１の書き込み後の初期変動による電荷ロス分が多いため、第２の書き込みを実施し、データ保持特性を向上させる。
【０１１７】
なお、書き換え直前のデータ値に応じて待ち時間を変化させてもよい。また、書き換え直前のデータ値に応じて第２の電荷注入の電荷注入条件を変化させてもよい。
【０１１８】
《第９の実施形態》
図１９は、４値の多値メモリセルにおける閾値とメモリセル数の関係を示したものである。２００１は消去状態のメモリセルであり、２００２は第１の閾値電圧の書き込み状態のメモリセルであり、２００３は第２の閾値電圧の書き込み状態のメモリセルであり、２００４は第３の閾値電圧の書き込み状態のメモリセルである。消去状態、第１の閾値電圧、第２の閾値電圧、第３の閾値電圧の順に閾値が高くなっていく。
【０１１９】
図２０は本発明の第９の実施形態における不揮発性半導体記憶装置の書き換え方法を示した図である。２００５は消去を実施する処理であり、２００６は第１の閾値電圧のメモリセルに対する第１の書き込みを実施する処理であり、２００７は第２の閾値電圧のメモリセルに対する第１の書き込みを実施する処理であり、２００８は第３の閾値電圧のメモリセルに対する第１の書き込みを実施する処理であり、２００９は第３の閾値電圧のメモリセルに対する第２の書き込みを実施する処理であり、２０１０は第２の閾値電圧のメモリセルに対する第２の書き込みを実施する処理であり、２０１１は第１の閾値電圧のメモリセルに対する第２の書き込みを実施する処理である。２０１２は第１の閾値電圧のメモリセルに対する第１の書き込み後の待ち時間であり、２０１３は第２の閾値電圧のメモリセルに対する第１の書き込み後の待ち時間であり、２０１４は第３の閾値電圧のメモリセルに対する第１の書き込み後の待ち時間である。
【０１２０】
所定のメモリセルに対する書き換えフローは消去を実施する処理２００５から開始し、第１の閾値電圧のメモリセルに対する第１の書き込みを実施する処理２００６を経て、第２の閾値電圧のメモリセルに対する第１の書き込みを実施する処理２００７を経て、第３の閾値電圧のメモリセルに対する第１の書き込みを実施する処理２００８へ進む。処理２００５はデータ書き換え前の消去であり、処理２００６は低い閾値電圧を設定するメモリセルへの第１の書き込みであり、処理２００７は別のより高い閾値電圧を設定するメモリセルへの第１の書き込みであり、処理２００８は別のより高い閾値電圧を設定するメモリセルへの第１の書き込みである。
【０１２１】
処理２００８を経て、第３の閾値電圧のメモリセルに対する第２の書き込みを実施する処理２００９を経て、第２の閾値電圧のメモリセルに対する第２の書き込みを実施する処理２０１０を経て、第１の閾値電圧のメモリセルに対する第２の書き込みを実施する処理２０１１へ進む。処理２００９は高い閾値電圧を設定するメモリセルへの第２の書き込みであり、処理２０１０は別のより低い閾値電圧を設定するメモリセルへの第２の書き込みであり、処理２０１１は別のより低い閾値電圧を設定するメモリセルへの第２の書き込みである。
【０１２２】
ここで処理２０１１と処理２００６の時間の差が２０１２であり、第１の閾値電圧のメモリセルに対する第１の書き込み後の待ち時間である。同じく処理２０１０と処理２００７の時間の差が２０１３であり、第２の閾値電圧のメモリセルに対する第１の書き込み後の待ち時間である。同じく処理２００９と処理２００８の時間の差が２０１４であり、第３の閾値電圧のメモリセルに対する第１の書き込み後の待ち時間である。
【０１２３】
全てのメモリセルに対し同様のデータ保持特性の効果を得るためには、低い閾値電圧を設定するメモリセルに対しては、高い閾値電圧を設定するメモリセルより長い待ち時間を確保しなければならない。この構成によれば、高い閾値電圧を設定するメモリセルの書き込み時間を利用することで、本発明の実施による書き換え時間の増加を低減できる。
【０１２４】
図２１は、本発明の第９の実施形態の変形例を示した図である。これは、図２０に対し、書き込みを実施するメモリセルの閾値電圧の順序を逆にしたものである。
【０１２５】
図２１の方法によれば、設定する閾値電圧が高いほど長い待ち時間を確保することで、初期変動による電荷ロスの大きな閾値電圧の高いメモリセルのデータ保持特性を向上させると共に、低い閾値電圧を設定するメモリセルの書き込み時間を利用することで、本発明の実施による書き換え時間の増加を低減できる。
【０１２６】
《第１０の実施形態》
図２２は、本発明の第１０の実施形態における不揮発性半導体記憶装置の書き換え方法を示したフローチャートである。図２２のフローチャートにおいて、２２０１は開始端子、２２１１は終了端子であり、また２２０３から２２０６、２２０８から２２１０は処理を示し、２２０２、２２０７は判断を示し、２２１２、２２１３は範囲を示す。
【０１２７】
２２１２は消去前書き込みの範囲であり、２２１３がデータ書き込みの範囲である。２２０２は消去前書き込みの実施時に所定の閾値電圧レベルからの消去前書き込みであるかを判断する処理であり、２２０７は所定の閾値電圧レベルへのデータ書き込みであるかを判断する処理であり、２２０３、２２０９は第１の書き込みを実施する処理であり、２２０４、２２１０は第２の書き込みを実施する処理であり、２２０５、２２０８は所定のレベルへの書き込みを実施する処理であり、２２０６は消去を実施する処理である。
【０１２８】
図１９に示すような３値以上の閾値電圧によってデータを記憶する多値の不揮発性メモリにおける書き換えについて説明する。開始端子２２０１から開始し、消去前書き込みの実施時に所定のレベルからの消去前書き込みであるかを判断する処理２２０２に進む。ここで所定のレベルとは例えば図１９における第３の閾値電圧の書き込み状態のメモリセル２００４のように、閾値電圧の最も高いレベルである。所定のレベルからの消去前書き込みである場合、所定レベルへの書き込み２２０５へ進み、そうでない場合、第１の書き込み２２０３そして第２の書き込み２２０４と進む。ここで所定レベルへの書き込み２２０５とは例えば消去前書き込みレベルである。また消去前書き込みレベルが閾値電圧の最も高いレベルと同じであるような場合は、所定レベルへの書き込み２２０５は省略することも可能である。また所定レベルからの消去前書き込みでない場合の第２の書き込み２２０４は、第２の実施形態でも説明のとおり電子とホールの結合によって低下したレベルを上昇させる必要がないので、省くことも可能である。
【０１２９】
消去前書き込み２２１２が終了すると消去２２０６に進み、更にデータ書き込み２２１３の所定のレベルへのデータ書き込みであるかの判断２２０７に進む。ここで所定のレベルは基本的に消去前書き込みにおける判定２２０２で用いたレベルと同じ、例えば図１９における第３の閾値電圧の書き込み状態のメモリセル２００４のような、閾値電圧の最も高いレベルである。所定のレベルへのデータ書き込みである場合、第１の書き込み２２０９そして第２の書き込み２２１０へ進み、そうでない場合、所定レベルへの書き込み２２０８へと進む。データ書き込み２２１３が終了すると終了端子２２１１に進む。
【０１３０】
本書き換え方法は、多値で設定する閾値電圧レベルに応じて消去前書き込みあるいはデータ書き込みのいずれかで本発明を適用するものである。例えば、低い閾値電圧レベルに設定されるメモリセルに対しては、データ書き込みで本発明を適用する効果は必要な時間と比べ少ないので実施せずに、消去前書き込みのみで実施する。また逆に高い閾値電圧レベルに設定されるメモリセルに対しては、データ書き込みで本発明を適用することで、データ保持期間における特性の向上が図れるので実施し、消去前書き込みでは効果自体が少ないので実施しない。これによって全ての閾値レベルに設定される多値メモリセルに同等の効果を得ることができ、書き換え時間の増加を最小限にとどめたうえで、電荷保持特性の向上、書き換え回数の向上が多値メモリにおいても実現できる。
【０１３１】
更に高い閾値電圧レベルに設定されるメモリセルへの本発明の適用において、図２１の実施形態のように、高い閾値値電圧レベルを設定するメモリセルに対して第１の書き込みをまず実施し、第１の書き込みに付属の待ち時間の間に、低い閾値電圧レベルを設定するメモリセルの書き込みをすることで、書き換え時間の増加を抑え、より効率良いデータ保持特性の向上が実現できる。
【産業上の利用可能性】
【０１３２】
以上説明してきたとおり、本発明によれば、メモリセルのデータ保持特性の向上が図れ、トラップ層を有する不揮発性メモリなどとして有用である。
【図面の簡単な説明】
【０１３３】
【図１】第１の実施形態における不揮発性半導体記憶装置の書き換え方法を示す図である。
【図２】第１の実施形態における不揮発性半導体記憶装置のトラップされた電荷の挙動を示す図である。
【図３】第１の実施形態における不揮発性半導体記憶装置のメモリセル閾値電圧の変化を示す図である。
【図４】第１の実施形態を説明するための多値メモリのメモリセル閾値電圧分布の図である。
【図５】第１の実施形態における不揮発性半導体記憶装置の回路構成を示す図である。
【図６】第２の実施形態における不揮発性半導体記憶装置の書き換え方法を示す図である。
【図７】第２の実施形態における不揮発性半導体記憶装置のトラップされた電荷の挙動を示す図である。
【図８】第３の実施形態における不揮発性半導体記憶装置の書き換え方法を示す図である。
【図９】第４の実施形態における不揮発性半導体記憶装置の書き換え方法を示す図である。
【図１０】第５の実施形態における不揮発性半導体記憶装置の書き換え方法を示す図である。
【図１１】第５の実施形態の変形例を示す図である。
【図１２】第５の実施形態の他の変形例を示す図である。
【図１３】第５の実施形態における不揮発性半導体記憶装置の回路構成を示す図である。
【図１４】第６の実施形態における不揮発性半導体記憶装置の書き換え方法を示す図である。
【図１５】第７の実施形態における不揮発性半導体記憶装置の書き換え方法を示す図である。
【図１６】第７の実施形態における不揮発性半導体記憶装置の回路構成を示す図である。
【図１７】第７の実施形態における不揮発性半導体記憶装置を用いた電子機器の回路構成を示す図である。
【図１８】第８の実施形態における不揮発性半導体記憶装置の書き換え方法を示す図である。
【図１９】第９の実施形態を説明するための多値メモリのメモリセル閾値電圧分布の図である。
【図２０】第９の実施形態における不揮発性半導体記憶装置の書き換え方法を示す図である。
【図２１】第９の実施形態の変形例を示す図である。
【図２２】第１０の実施形態における不揮発性半導体記憶装置の書き換え方法を示す図である。
【図２３】従来の不揮発性半導体記憶装置のメモリセル構造を示す図である。
【図２４】従来の不揮発性半導体記憶装置のトラップされた電荷の挙動を示す図である。
【符号の説明】
【０１３４】
２０１  第１の書き込み直後のメモリセル閾値電圧の分布
２０２  一定時間経過後のメモリセル閾値電圧の分布
２０３  一定時間経過後に第２の書き込みを実施した直後のメモリセル閾値電圧の分布
２０４  寿命末期のメモリセル閾値電圧の分布
２０５  書き込みベリファイレベル
２１１  第１の書き込みにより注入した電子の確率密度分布
２１２  第１の書き込み以前の消去により注入したホールの確率密度分布
２２１  ホールと結合した後の電子の確率密度分布
２２２  電子と結合した後のホールの確率密度分布
２３１  ホールと結合した後に第２の書き込みにより注入した電子の確率密度分布
２３２  電子と結合した後のホールの確率密度分布
２４１  寿命末期の電子の確率密度分布
３０１  従来の閾値変動
３０２  本発明における閾値変動
３０３  読み出しレベル
３１１  従来の閾値変動量の書き換え回数依存性
３１２  本発明における閾値変動量の書き換え回数依存性
４１０  書き込み条件設定回路
４１１  高電圧設定回路
４１２  パルス幅制御回路
４２０  タイマー回路
４３０  書き換え順序制御回路
４４０  高電圧発生／制御回路
４５０  アドレスデコーダ回路
４６０  データラッチ回路
４７０  メモリセルアレイ
４８０  ベリファイ回路
９０１  多値メモリにおける１番目のレベルのデータのメモリセル閾値電圧の分布
９０２  多値メモリにおける２番目のレベルのデータのメモリセル閾値電圧の分布
９０３  多値メモリにおける３番目のレベルのデータのメモリセル閾値電圧の分布
９０４  多値メモリにおける４番目のレベルのデータのメモリセル閾値電圧の分布
１０００  消去前書き込み直前のメモリセル閾値電圧の分布（データ“１”）
１００１  消去前書き込み直前のメモリセル閾値電圧の分布（データ“０”）
１００２  消去前書き込みにおける、第１の書き込み後のメモリセル閾値電圧の分布
１００３  一定時間経過後のメモリセル閾値電圧の分布
１００４  消去ベリファイレベル
１００５  書き込みベリファイレベル
１０１１，１０２１，１０３１  データ“０”側の電子の確率密度分布
１０１２，１０２２，１０３２  データ“０”側のホールの確率密度分布
２００１  消去状態のメモリセル
２００２  第１の閾値電圧の書き込み状態のメモリセル
２００３  第２の閾値電圧の書き込み状態のメモリセル
２００４  第３の閾値電圧の書き込み状態のメモリセル
２３２１  時間管理回路
２３７１〜２３７３  消去単位領域
２３７４〜２３７６  時間管理領域
２３９０  センスアンプ回路
２４７４〜２４７６  状態管理領域
２５００  不揮発性メモリ
２５１０  メモリ制御回路
２５２０  書き換え動作選択回路
３００１  半導体基板
３００２  チャネル領域
３００３  第１の不純物領域
３００４  第２の不純物領域
３００５  トップ絶縁膜
３００６  トラップ層
３００７  ボトム絶縁膜
３００８  ゲート電極
Ｓ２４９１  状態信号出力
【図１】
2007193867.tif 000003
【図２】
2007193867.tif 000004
【図３】
2007193867.tif 000005
【図４】
2007193867.tif 000006
【図５】
2007193867.tif 000007
【図６】
2007193867.tif 000008
【図７】
2007193867.tif 000009
【図８】
2007193867.tif 000010
【図９】
2007193867.tif 000011
【図１０】
2007193867.tif 000012
【図１１】
2007193867.tif 000013
【図１２】
2007193867.tif 000014
【図１３】
2007193867.tif 000015
【図１４】
2007193867.tif 000016
【図１５】
2007193867.tif 000017
【図１６】
2007193867.tif 000018
【図１７】
2007193867.tif 000019
【図１８】
2007193867.tif 000020
【図１９】
2007193867.tif 000021
【図２０】
2007193867.tif 000022
【図２１】
2007193867.tif 000023
【図２２】
2007193867.tif 000024
【図２３】
2007193867.tif 000025
【図２４】
2007193867.tif 000026