(57)【要約】【課題】妨害信号を充分に減衰させることができ、且つ、フィルター回路自体の減衰量が大きいことによるＮＦ劣化も引き起こしにくいチューナ回路を提供する。【解決手段】チューナ回路は、受信信号に局部発振信号を混合することにより受信信号の周波数を変換するミキサ回路２と、ミキサ回路２によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路４と、ミキサ回路２によって周波数を変換された受信信号を増幅するＩＦアンプ３とを備え、フィルタ回路４は、ＩＦアンプ３と並列に接続されたコイルＬ１・Ｌ２と、ＩＦアンプ３と並列に接続されたコンデンサＣ１・Ｃ２とを含む。【選択図】図２
2007174399.tif 000002
【特許請求の範囲】
【請求項１】
受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、
前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、
前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、
前記フィルタ回路は、前記アンプ回路と並列に接続された１個以上のコイルと、
前記アンプ回路と並列に接続された１個以上のコンデンサとを含むことを特徴とするチューナ回路。
【請求項２】
前記コイルと前記コンデンサとは、互いに並列に接続されている請求項１記載のチューナ回路。
【請求項３】
前記コイルと前記コンデンサとは、直列に接続されている請求項１記載のチューナ回路。
【請求項４】
前記コイルと前記コンデンサとは、互いに並列に接続されており、
前記フィルタ回路は、前記コイル及び前記コンデンサに対して直列に接続されている１個以上の抵抗をさらに含む請求項１記載のチューナ回路。
【請求項５】
前記コイルと前記コンデンサとは、互いに並列に接続されており、
前記フィルタ回路は、前記コイル及び前記コンデンサに対して並列に接続されている１個以上の抵抗をさらに含む請求項１記載のチューナ回路。
【請求項６】
前記コイルと前記コンデンサとは、互いに直列に接続されており、
前記フィルタ回路は、前記コイル及び前記コンデンサに対して直列に接続されている１個以上の抵抗をさらに含む請求項１記載のチューナ回路。
【請求項７】
前記コイルと前記コンデンサとは、互いに直列に接続されており、
前記フィルタ回路は、前記コイル及び前記コンデンサに対して並列に接続されている１個以上の抵抗をさらに含む請求項１記載のチューナ回路。
【請求項８】
前記抵抗は、可変抵抗素子によって構成されている請求項４〜７のいずれかに記載のチューナ回路。
【請求項９】
前記ミキサ回路及び前記アンプ回路は、差動入出力形式に従って構成され、一対の差動ラインによって接続されており、
前記フィルタ回路は、前記一対の差動ラインの間に設けられた１個以上のコイルと１個以上のコンデンサとをさらに含む請求項１記載のチューナ回路。
【請求項１０】
前記アンプ回路は、差動入出力形式に従って構成され、その出力側に一対の差動出力ラインが接続されており、
前記フィルタ回路は、前記一対の差動出力ラインの間に設けられた１個以上のコイルと１個以上のコンデンサとをさらに含む請求項１記載のチューナ回路。
【請求項１１】
前記アンプ回路の出力側に前記アンプ回路と直列に接続されたエミッタフォロワ回路をさらに備える請求項１記載のチューナ回路。
【請求項１２】
前記アンプ回路の出力側に前記アンプ回路と並列に接続されたエミッタフォロワ回路をさらに備える請求項１記載のチューナ回路。
【請求項１３】
前記アンプ回路の入力側に前記アンプ回路と並列に接続されたエミッタフォロワ回路をさらに備える請求項１記載のチューナ回路。
【請求項１４】
前記アンプ回路の出力側に前記アンプ回路と並列に接続された負帰還アンプ回路をさらに備える請求項１記載のチューナ回路。
【請求項１５】
前記アンプ回路の入力側に前記アンプ回路と並列に接続された負帰還アンプ回路をさらに備える請求項１記載のチューナ回路。
【請求項１６】
前記負帰還アンプ回路は、ゲインコントロールアンプによって構成されている請求項１４と請求項１５とのいずれかに記載のチューナ回路。
【請求項１７】
前記負帰還アンプ回路は、オンオフ切替可能に構成されている請求項１４と請求項１５とのいずれかに記載のチューナ回路。
【請求項１８】
前記フィルタ回路の入力側または出力側に前記アンプ回路と並列に接続されたスイッチ回路をさらに備える請求項１記載のチューナ回路。
【請求項１９】
前記ミキサ回路の出力インピーダンスが低い請求項１記載のチューナ回路。
【請求項２０】
前記ミキサ回路と前記フィルタ回路と前記アンプ回路との一部又は全部がＩＣ化されている請求項１記載のチューナ回路。
【請求項２１】
受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、前記フィルタ回路は、前記アンプ回路と並列に接続された１個以上のコイルと、前記アンプ回路と並列に接続された１個以上のコンデンサとを含むチューナ回路を搭載したことを特徴とする電子部品モジュール。
【請求項２２】
受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、前記フィルタ回路は、前記アンプ回路と並列に接続された１個以上のコイルと、前記アンプ回路と並列に接続された１個以上のコンデンサとを含むチューナ回路を搭載したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＴＶ、ＶＣＲ、ＤＶＤ機器、携帯電話等に使用され、受信信号の周波数を変換するミキサ回路と、受信信号の希望帯域周波数成分を通過させるフィルタ回路と、受信信号を増幅するアンプ回路とを備えたチューナ回路、電子部品モジュール及び電子機器に関するものである。
【背景技術】
【０００２】
従来から、ＴＶ、ＶＣＲ、ＤＶＤ機器、携帯電話等に使用され、受信信号の周波数を変換するミキサ回路と、受信信号の希望帯域周波数成分を通過させるフィルタ回路と、受信信号を増幅するアンプ回路とを備えたチューナ回路が広く使われている。チューナ回路は、各ＴＶ放送局より送信される多数の信号の一つを選局し、希望の番組を受信させる為の回路である。
【０００３】
図１８は、従来のチューナ回路９０の構成を示す回路図である。チューナ回路９０は、バンドパスフィルタ（以下、ＢＰＦという）８０を備えている。ＢＰＦ８０は、アンテナ９８から選局部のＲＦ−ＩＮ端子９９を通して受信信号を受け取り、ミキサオッシレータＰＬＬ回路（以下、ＭＯＰ回路という）９５に設けられたＰＬＬ回路９６によって生成される同調電圧に連動して、受信信号から希望信号のみを選別してＲＦアンプ８１に供給する。ＲＦアンプ８１は、ＢＰＦ８０から供給された受信信号を増幅してＢＰＦ８２に供給する。ＢＰＦ８２は、ＢＰＦ８０と同様にＰＬＬ回路９６によって生成される同調電圧に連動して、ＲＦアンプ８１によって増幅された受信信号からさらに希望信号を選別して、ＭＯＰ回路９５に設けられたミキサ回路９２に供給する。
【０００４】
ＭＯＰ回路９５には、ＰＬＬ回路９６によって生成される同調電圧に基づいて発振周波数を変化させ、同調電圧に連動した局部発振信号(ＬＯＣＡＬ)を生成するオッシレータ回路９７が設けられている。
【０００５】
ミキサ回路９２は、オッシレータ回路９７によって生成された局部発振信号を受信信号と混合し、受信信号の周波数を変換してＩＦアンプ９３に供給する。ＩＦアンプ９３は、ミキサ回路９２から供給された受信信号を増幅してＩＦ信号を生成し、ＩＦＯＵＴ端子に出力する。ＩＦ信号の周波数は局部発振信号の周波数と受信信号の周波数との差によって決定される。局部発振信号の周波数はＲＦ−ＩＮ端子９９より入力される希望信号に比例し変更される為、ＩＦ信号は常に一定の周波数となる。
【０００６】
ＰＬＬ回路９６は、オッシレータ回路９７に適切な同調電圧を与え、適切な局部発振信号周波数とする。ＰＬＬ回路９６には、Ｉ２Ｃバスコントローラなどのバスコントローラが内蔵されており、Ｉ２Ｃバス等でチューナ外部とデジタル的に接続されＰＬＬの制御をチューナ外部から行ない、又、ＰＬＬ回路９６の内部ステータスを電子機器のマイコン等のチューナ外部回路に送る事が出来る。
【０００７】
ＩＦアンプ９３から出力されたＩＦ信号は、図示しない復調回路に入力され、例えばそれがＴＶ放送であれば映像信号や音声信号、又はＴＳ（トランスポートストリーム）などのデジタル信号が復調回路から出力される。
【０００８】
ミキサー回路９２、オッシレータ回路９７、ＰＬＬ回路９６、及びＩＦアンプ９３を合わせた回路が、ＭＯＰ回路９５であり、それを集積し１チップのＩＣにしたものが、ＭＯＰ_ＩＣ（ミキサオッシレータＰＬＬ）である。
【０００９】
チューナ回路９０へ入力される信号は、レベルにかなりの幅があり、どの入力レベルでも安定した性能を確保する必要がある。その為、ＲＦアンプ８１は、通常、可変利得のアンプになっており、ＲＦアンプ８１の外部に設けられたＲＦ_ＡＧＣ出力回路８３によって生成されたＲＦ_ＡＧＣ電圧により利得が制御される。ＲＦ_ＡＧＣ出力回路８３で設定している基準レベルとＩＦアンプ９３から出力されたＩＦ出力レベルとの差に比例させてＲＦ_ＡＧＣ電圧を発生させる。その為、ある一定以上のＩＦ出力レベルになると、ＲＦ_ＡＧＣ電圧が変化し、ＲＦアンプ８１の利得を制御する。それにより、大きな信号が入力されたとしてもＲＦアンプ８１により利得が制御でき、どのような入力レベルでも安定した性能を確保する事が可能となる。
【００１０】
図１９は、チューナ回路９０の要部構成を示す回路図である。ＭＯＰ回路９５は、ＩＣ化されていることが多く、差動信号で処理することが多い。ミキサ回路９２とＩＦアンプ９３とは、差動入出力形式に従って構成され、一対の差動ラインによって接続されている。
【００１１】
ＭＯＰ回路９５には、フィルタ回路９４が設けられている。フィルタ回路９４は、ミキサ回路９２によって周波数を変換された受信信号の希望帯域周波数成分を通過させ、不必要な妨害信号を遮断する。つまり、過大な妨害信号がＭＯＰ回路９５に入力された場合、回路内のＩＦアンプ９３が歪み、性能劣化を起こす事となるが、そのＩＦアンプ９３の前段で妨害信号を減衰させるようなフィルタ回路９４を入れることにより、歪みによる性能劣化を防ぐことが出来る。
【００１２】
コイルとコンデンサとによって構成されるフィルタを入れる場合、図１９のようにミキサ回路９２の出力に接続された一対の差動ラインの間にコイルＬ９１とコンデンサＣ９１とを互いに並列に設けてフィルタ９４を構成する場合が多い。この回路構成は、部品点数が少なく回路が簡素であることから、従来から良く使用されている。
【００１３】
図２０は、チューナ回路９０の要部構成の他の例を示す回路図である。ミキサ回路９２の出力に接続された一対の差動ラインと、ＩＦアンプ９３の入力に接続された一対の差動ラインとを切り離し、ミキサ回路９２の出力に接続された一対の差動ラインの間にコイルＬ９１とコンデンサＣ９１とを互いに並列に設け、ＩＦアンプ９３の入力に接続された一対の差動ラインの間にコイルＬ９２とコンデンサＣ９２とを互いに並列に設けている。コイルＬ９１とコンデンサＣ９１とコイルＬ９２とコンデンサＣ９２とにより、フィルタ回路９４ａを構成する。これは、ミキサ回路９２とＩＦアンプ９３との間に複同調のフィルタ回路９４ａを挿入しているもので、フィルタの選択度が良く、この回路構成も、従来から良く使用されている。
【特許文献１】特開２００３−３４７９５４号公報（平成１５年１２月５日（２００３．１２．５）公開）
【特許文献２】特開２００４−７４４１号公報（平成１６年１月８日（２００４．１．８）公開）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記図１９に示すようにミキサー回路９２の出力に接続された一対の差動ラインの間にフィルタ回路９４を入れる従来の構成では、妨害信号を充分に減衰させることが出来ず問題となることが多かった。また、フィルタ回路９４のＱを上げようとしてコイルＬ９１の値を小さく（コンデンサＣ９１の値は大きく）すると、ミキサ回路９２の出力のインピーダンスが低くなり、受信信号の減衰及び歪による性能劣化を生じ、フィルタ回路８４による性能改善には限界があった。また、ミキサ回路９２から出力される差動信号間のインピーダンスが充分に高くないと、フィルタ回路９４自体の特性が変化して妨害信号を減衰できないと言う問題もあった。
【００１５】
また、上記図２０に示すようにミキサ回路９２とＩＦアンプ９３との間を一旦切り離し、間に複同調のフィルタ回路９４ａを挿入するような構成の場合には、妨害信号を充分に減衰させることは出来るものの、フィルタ回路９４ａ自体の減衰量が大きいため、ＮＦ劣化を引き起こし、ノイズが多くなるという別の問題が発生するおそれがあり、この構成によっても、フィルタ回路による性能改善には限界があった。
【００１６】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ミキサ回路から出力される差動信号間のインピーダンスが低い場合でも高い場合でも、妨害信号を充分に減衰させることができ、且つ、フィルター回路自体の減衰量が大きいことによるＮＦ劣化も引き起こしにくいチューナ回路、電子部品モジュール及び電子機器を実現することにある。
【課題を解決するための手段】
【００１７】
本発明に係るチューナ回路は、上記課題を解決するために、受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、前記フィルタ回路は、前記アンプ回路と並列に接続された１個以上のコイルと、前記アンプ回路と並列に接続された１個以上のコンデンサとを含むことを特徴とする。
【００１８】
上記特徴により、アンプ回路と並列に接続された１個以上のコイルと１個以上のコンデンサとを含むフィルタ回路が、アンプ回路の出力信号の一部を入力に戻すことによりアンプ回路のゲインを制御すると共にアンプ回路の歪特性を改善する負帰還回路として作用する。フィルタ回路は、アンプ回路と並列に接続された１個以上のコイルと１個以上のコンデンサとを含んでいるので、アンプ回路のゲイン制御に周波数特性を生じる。この周波数特性を利用してアンプ回路のフィルタ特性を構成することにより、受信信号のＮＦ劣化なく、妨害信号を十分に減衰させることができる。
【００１９】
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、互いに並列に接続されていることが好ましい。
【００２０】
上記構成によれば、コイルとコンデンサとを並列に接続したフィルタ回路の同調周波数を受信信号のＩＦ周波数となるようにすれば、受信信号は理論上減衰せず、受信信号のＮＦ劣化が起こり難くなる。
【００２１】
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、直列に接続されていることが好ましい。
【００２２】
上記構成によれば、差動入出力形式に従って構成されたアンプ回路の一対の差動出力ラインに、直列に接続されたコイルとコンデンサとを逆に接続し、同調周波数付近において正帰還がかかるようにするので、同調周波数付近においてアンプ回路のゲインは最大となり、受信信号は最大となり、受信信号のＮＦが一層向上する。
【００２３】
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、互いに並列に接続されており、前記フィルタ回路は、前記コイル及び前記コンデンサに対して直列に接続されている１個以上の抵抗をさらに含むことが好ましい。
【００２４】
上記構成によれば、１個以上の抵抗が、コイル及びコンデンサに対して直列に接続されているので、フィルタ回路のフィルタ特性を変化させることなく、負帰還されるレベルを下げてアンプ回路のゲインを上げることができる。このため、フィルタ特性を変化させることなく、ゲインを上げてＮＦの性能を向上させることができる。
【００２５】
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、互いに並列に接続されており、前記フィルタ回路は、前記コイル及び前記コンデンサに対して並列に接続されている１個以上の抵抗をさらに含むことが好ましい。
【００２６】
上記構成によれば、１個以上の抵抗が、コイル及びコンデンサに対して並列に接続されているので、同調周波数において負帰還されるレベルを変えることなく、フィルタ回路のフィルタ特性を変えることができる。このため、アンプ回路のゲインを変えずに、ＮＦ及び歪の性能を変化させることなく、フィルタ特性を変化させることができる。
【００２７】
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、互いに直列に接続されており、前記フィルタ回路は、前記コイル及び前記コンデンサに対して直列に接続されている１個以上の抵抗をさらに含むことが好ましい。
【００２８】
上記構成によれば、１個以上の抵抗が、コイル及びコンデンサに対して直列に接続されているので、フィルタ回路のフィルタ特性を変化させることなく、負帰還されるレベルを下げてアンプ回路のゲインを上げることができる。このため、フィルタ特性を変化させることなく、ゲインを上げてＮＦの性能を向上させることができる。
【００２９】
本発明に係るチューナ回路では、前記コイルと前記コンデンサとは、互いに直列に接続されており、前記フィルタ回路は、前記コイル及び前記コンデンサに対して並列に接続されている１個以上の抵抗をさらに含むことが好ましい。
【００３０】
上記構成によれば、１個以上の抵抗が、コイル及びコンデンサに対して並列に接続されているので、同調周波数において負帰還されるレベルを変えることなく、フィルタ回路のフィルタ特性を変えることができる。このため、アンプ回路のゲインを変えずに、ＮＦ及び歪の性能を変化させることなく、フィルタ特性を変化させることができる。
【００３１】
本発明に係るチューナ回路では、前記抵抗は、可変抵抗素子によって構成されていることが好ましい。
【００３２】
上記構成によれば、抵抗を可変抵抗素子とするので、負帰還のレベルを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてアンプ回路のゲインを制御することが可能となり、状況に応じた設定をすることが可能となる。
【００３３】
本発明に係るチューナ回路では、前記ミキサ回路及び前記アンプ回路は、差動入出力形式に従って構成され、一対の差動ラインによって接続されており、前記フィルタ回路は、前記一対の差動ラインの間に設けられた１個以上のコイルと１個以上のコンデンサとをさらに含むことが好ましい。
【００３４】
上記構成によれば、ミキサ回路とアンプ回路との間の一対の差動ラインの間に１個以上のコイルと１個以上のコンデンサとよりなるフィルタ回路が挿入されているため、より良い選択度を有したフィルタ特性を得ることができる。そのため、妨害信号の除去が充分に出来る特性の良いチューナ回路を構成することが出来る。
【００３５】
本発明に係るチューナ回路では、前記アンプ回路は、差動入出力形式に従って構成され、その出力側に一対の差動出力ラインが接続されており、前記フィルタ回路は、前記一対の差動出力ラインの間に設けられた１個以上のコイルと１個以上のコンデンサとをさらに含むことが好ましい。
【００３６】
上記構成によれば、アンプ回路の出力側の一対の差動ラインの間に１個以上のコイルと１個以上のコンデンサとよりなるフィルタ回路が挿入されているため、より良い選択度を有したフィルタ特性を得ることができる。そのため、妨害信号の除去が充分に出来る特性の良いチューナ回路を構成することが出来る。
【００３７】
本発明に係るチューナ回路では、前記アンプ回路の出力側に前記アンプ回路と直列に接続されたエミッタフォロワ回路をさらに備えることが好ましい。
【００３８】
上記構成によれば、アンプ回路の出力側にアンプ回路と直列にエミッタフォロワ回路を設けたので、アンプ回路の出力に負荷されるインピーダンスは充分に高くなるため、アンプ回路の歪性能が、より高くなる。このエミッタフォロア回路を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。
【００３９】
本発明に係るチューナ回路では、前記アンプ回路の出力側に前記アンプ回路と並列に接続されたエミッタフォロワ回路をさらに備えることが好ましい。
【００４０】
上記構成によれば、アンプ回路の出力側にエミッタフォロワ回路が配置されるので、アンプ回路の出力に負荷されるインピーダンスがフィルタ回路によって低下することを抑えることができ、アンプ回路の歪性能を、より高くすることが出来る。このエミッタフォロア回路を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。
【００４１】
本発明に係るチューナ回路では、前記アンプ回路の入力側に前記アンプ回路と並列に接続されたエミッタフォロワ回路をさらに備えることが好ましい。
【００４２】
上記構成によれば、アンプ回路の入力側にエミッタフォロワ回路が配置されるので、ミキサ回路の出力に負荷されるインピーダンスが低下することを抑えることができ、ミキサ回路の歪性能を、より高くすることが出来る。このエミッタフォロア回路を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。
【００４３】
本発明に係るチューナ回路では、前記アンプ回路の出力側に前記アンプ回路と並列に接続された負帰還アンプ回路をさらに備えることが好ましい。
【００４４】
上記構成によれば、負帰還アンプ回路が、フィルタ回路の前段に直列に挿入されているため、フィルタ特性はほとんど変わらず、負帰還されるレベルが大きくなり、アンプ回路のゲインは低くなる。このため、フィルタ特性をほとんど変化させずにアンプ回路のゲインを下げ、歪などの性能をＵＰさせることができる。
【００４５】
本発明に係るチューナ回路では、前記アンプ回路の入力側に前記アンプ回路と並列に接続された負帰還アンプ回路をさらに備えることが好ましい。
【００４６】
上記構成によれば、負帰還アンプ回路が、フィルタ回路の後段に直列に挿入されているため、フィルタ特性はほとんど変わらず、負帰還されるレベルが大きくなり、アンプ回路のゲインは低くなる。このため、フィルタ特性をほとんど変化させずにアンプ回路のゲインを下げ、歪などの性能をＵＰさせることができる。
【００４７】
本発明に係るチューナ回路では、前記負帰還アンプ回路は、ゲインコントロールアンプによって構成されていることが好ましい。
【００４８】
上記構成によれば、負帰還のレベルを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてＩＦアンプのゲインを制御することが可能となり、状況に応じた設定をすることが可能となる。
【００４９】
本発明に係るチューナ回路では、前記負帰還アンプ回路は、オンオフ切替可能に構成されていることが好ましい。
【００５０】
上記構成によれば、チューナ回路の負帰還アンプ回路をセット機器側からの制御電圧によりＯＮ、ＯＦＦのスイッチを行うと、負帰還のＯＮ，ＯＦＦを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてフィルタ回路のフィルタ特性をＯＮ、ＯＦＦ制御することが可能となり、状況に応じた設定をすることが可能となる。
【００５１】
本発明に係るチューナ回路では、前記フィルタ回路の入力側または出力側に前記アンプ回路と並列に接続されたスイッチ回路をさらに備えることが好ましい。
【００５２】
上記構成によれば、負帰還アンプ回路の代わりにスイッチ回路を設けることにより、セット機器側からの制御電圧により負帰還のＯＮ、ＯＦＦを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてフィルタ回路のフィルタ特性をＯＮ、ＯＦＦ制御することが可能となり、状況に応じた設定をすることが可能となる。
【００５３】
本発明に係るチューナ回路では、前記ミキサ回路の出力インピーダンスが低いことが好ましい。
【００５４】
上記構成によれば、ミキサ回路の出力インピーダンスが低い場合には、充分なフィルタ特性は得られず、妨害信号を充分に減衰できず、性能悪化につながることとなるが、本発明に係るチューナ回路のフィルタ回路は、ミキサ回路出力の差動信号間やミキサ回路出力とグランドとの間に直接接続されるものではないため、このようなミキサ回路の出力インピーダンスが低い場合でもフィルタ回路に影響する度合いは低く、充分なフィルタ特性を得ることが可能となる。
【００５５】
本発明に係るチューナ回路では、前記ミキサ回路と前記フィルタ回路と前記アンプ回路との一部又は全部がＩＣ化されていることが好ましい。
【００５６】
上記構成によれば、チューナ回路を小型化し、省電力化し、コストダウンすることができる。
【００５７】
本発明に係る電子部品モジュールは、上記課題を解決するために、受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、前記フィルタ回路は、前記アンプ回路と並列に接続された１個以上のコイルと、前記アンプ回路と並列に接続された１個以上のコンデンサとを含むチューナ回路を搭載したことを特徴とする。
【００５８】
上記特徴により、電子部品モジュールに本発明に係るチューナ回路が搭載される。このため、受信信号のＮＦ劣化なく、妨害信号を十分に減衰させて性能を改善した電子部品モジュールを得ることができる。
【００５９】
本発明に係る電子機器は、上記課題を解決するために、受信信号に局部発振信号を混合することにより前記受信信号の周波数を変換するミキサ回路と、前記ミキサ回路によって周波数を変換された受信信号の希望帯域周波数成分を通過させるフィルタ回路と、前記ミキサ回路によって周波数を変換された受信信号を増幅するアンプ回路とを備え、前記フィルタ回路は、前記アンプ回路と並列に接続された１個以上のコイルと、前記アンプ回路と並列に接続された１個以上のコンデンサとを含むチューナ回路を搭載したことを特徴とする。
【００６０】
上記特徴により、電子機器に本発明に係るチューナ回路が搭載される。このため、受信信号のＮＦ劣化なく、妨害信号を十分に減衰させて性能を改善した電子機器を得ることができる。
【発明の効果】
【００６１】
本発明に係るチューナ回路は、以上のように、フィルタ回路が、前記アンプ回路と並列に接続された１個以上のコイルと、前記アンプ回路と並列に接続された１個以上のコンデンサとを含んでいるので、ミキサ回路から出力される差動信号間のインピーダンスが低い場合でも高い場合でも、妨害信号を充分に減衰させることができ、且つ、フィルタ回路自体の減衰量が大きいことによるＮＦ劣化も引き起こしにくいチューナ回路を提供することができるという効果を奏する。
【００６２】
本発明に係る電子部品モジュールは、以上のように、本発明に係るチューナ回路を搭載しているので、妨害信号を充分に減衰させることができ、且つ、フィルタ回路自体の減衰量が大きいことによるＮＦ劣化も引き起こしにくい電子部品モジュールを提供することができるという効果を奏する。
【００６３】
本発明に係る電子機器は、以上のように、本発明に係るチューナ回路を搭載しているので、妨害信号を充分に減衰させることができ、且つ、フィルタ回路自体の減衰量が大きいことによるＮＦ劣化も引き起こしにくい電子部品モジュールを提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００６４】
本発明の一実施形態について図１ないし図１７に基づいて説明すると以下の通りである。
【００６５】
（実施の形態１）
図１は、実施の形態１に係るチューナ回路１の構成を示す回路図である。チューナ回路１は、ＢＰＦ１０を備えている。ＢＰＦ８０は、アンテナ８から選局部のＲＦ−ＩＮ端子９を通して受信信号を受け取り、ＭＯＰ回路５に設けられたＰＬＬ回路６によって生成される同調電圧に連動して、受信信号から希望信号のみを選別してＲＦアンプ１１に供給する。ＲＦアンプ１１は、ＢＰＦ１０から供給された受信信号を増幅してＢＰＦ１２に供給する。ＢＰＦ１２は、ＢＰＦ１０と同様にＰＬＬ回路６によって生成される同調電圧に連動して、ＲＦアンプ１１によって増幅された受信信号からさらに希望信号を選別して、ＭＯＰ回路５に設けられたミキサ回路２に供給する。
【００６６】
ＭＯＰ回路５には、ＰＬＬ回路６によって生成される同調電圧に基づいて発振周波数を変化させ、同調電圧に連動した局部発振信号(ＬＯＣＡＬ)を生成するオッシレータ回路７が設けられている。
【００６７】
ミキサ回路２は、オッシレータ回路７によって生成された局部発振信号を受信信号と混合し、受信信号の周波数を変換してＩＦアンプ３に供給する。ＩＦアンプ３は、ミキサ回路２から供給された受信信号を増幅してＩＦ信号を生成し、ＩＦＯＵＴ端子に出力する。ＩＦ信号の周波数は局部発振信号の周波数と受信信号の周波数との差によって決定される。局部発振信号の周波数はＲＦ−ＩＮ端子９より入力される希望信号に比例し変更される為、ＩＦ信号は常に一定の周波数となる。
【００６８】
ＰＬＬ回路６は、オッシレータ回路７に適切な同調電圧を与え、適切な局部発振信号周波数とする。ＰＬＬ回路６には、Ｉ２Ｃバスコントローラなどのバスコントローラが内蔵されており、Ｉ２Ｃバス等でチューナ外部とデジタル的に接続されＰＬＬの制御をチューナ外部から行ない、又、ＰＬＬ回路６の内部ステータスを電子機器のマイコン等のチューナ外部回路に送る事が出来る。
【００６９】
ＩＦアンプ３から出力されたＩＦ信号は、図示しない復調回路に入力され、例えばそれがＴＶ放送であれば映像信号や音声信号、又はＴＳ（トランスポートストリーム）などのデジタル信号が復調回路から出力される。
【００７０】
ミキサー回路２、オッシレータ回路７、ＰＬＬ回路６、及びＩＦアンプ３を合わせた回路が、ＭＯＰ回路５であり、それを集積し１チップのＩＣにしたものが、ＭＯＰ_ＩＣ（ミキサオッシレータＰＬＬ）である。
【００７１】
チューナ回路１へ入力される信号は、レベルにかなりの幅があり、どの入力レベルでも安定した性能を確保する必要がある。その為、ＲＦアンプ１１は、通常、可変利得のアンプになっており、ＲＦアンプ１１の外部に設けられたＲＦ_ＡＧＣ出力回路１３によって生成されたＲＦ_ＡＧＣ電圧により利得が制御される。ＲＦ_ＡＧＣ出力回路１３で設定している基準レベルとＩＦアンプ３から出力されたＩＦ出力レベルとの差に比例させてＲＦ_ＡＧＣ電圧を発生させる。その為、ある一定以上のＩＦ出力レベルになると、ＲＦ_ＡＧＣ電圧が変化し、ＲＦアンプ１１の利得を制御する。それにより、大きな信号が入力されたとしてもＲＦアンプ１１により利得が制御でき、どのような入力レベルでも安定した性能を確保する事が可能となる。
【００７２】
図２は、チューナ回路１の要部構成を示す回路図である。ＭＯＰ回路５は、ＩＣ化されていることが多く、差動信号で処理することが多い。ミキサ回路２とＩＦアンプ３とは、差動入出力形式に従って構成され、一対の差動ラインによって接続されている。
【００７３】
チューナ回路１は、フィルタ回路４を有している。フィルタ回路４は、ミキサ回路２によって周波数を変換された受信信号の希望帯域周波数成分を通過させ、不必要な妨害信号を遮断する。つまり、過大な妨害信号がＭＯＰ回路５に入力された場合、回路内のＩＦアンプ３が歪み、性能劣化を起こす事となるが、その妨害信号を減衰させるようなフィルタ回路４を入れることにより、歪みによる性能劣化を防ぐことが出来る。
【００７４】
本明細書において、フィルタ回路とは、希望帯域周波数の信号を通過させ、それ以外の周波数を減衰させる回路を言い、バンドパスフィルタと呼ばれる。トラップ回路は、妨害帯域周波数の信号を減衰させ、それ以外の周波数を通過させる回路であって、バンドエリミネーションフィルタと呼ばれる。フィルタ回路とトラップ回路とは、双方とも希望信号を通過させ、妨害信号を減衰させる点で用途は同一である。本明細書において、フィルタ回路というときは、トラップ回路も含まれる。
【００７５】
フィルタ回路４は、互いに並列に接続されたコイルＬ１とコンデンサＣ１とを有している。コイルＬ１とコンデンサＣ１との接続点の一方は、ＩＦアンプ３の入力に接続され、コイルＬ１とコンデンサＣ１との接続点の他方は、ＩＦアンプ３の出力に接続されている。
【００７６】
このように、フィルタ回路４は、ＩＦアンプ３と並列に接続されたコイルＬ１・Ｌ２と、ＩＦアンプ３と並列に接続されたコンデンサＣ１・Ｃ２とを含んでいる。
【００７７】
図２は差動信号用のＩＦアンプ３を記載しているため、一対の差動ラインのそれぞれに、コイルとコンデンサとよりなる回路を接続しているが、ＩＦアンプ３が差動入出力形式でなく、不平衡信号を扱うＩＦアンプである場合は、コイルとコンデンサとよりなる回路は、１組でも問題ない。
【００７８】
このフィルタ回路４において、互いに並列に接続したコイルＬ１・Ｌ２とコンデンサＣ１・Ｃ２と、抵抗に置き換えてみるとわかりやすいが、フィルタ回路４は、ＩＦアンプ３の出力信号の一部を入力に戻すことにより、ＩＦアンプ３のゲインを制御すると共にＩＦアンプ３の歪特性を改善する負帰還回路として作用する。
【００７９】
本実施の形態では、抵抗の替わりにコイルとコンデンサとを並列に接続した回路となっているため、ＩＦアンプ３のゲイン制御に周波数特性が生じる。その周波数特性を利用してＩＦアンプ３のフィルター特性とすることで、従来の問題を解決したものが本実施の形態の回路構成である。
【００８０】
コイルとコンデンサとを並列に接続した回路の両端のインピーダンスは、回路の同調周波数では高い。たとえば図２の場合、同調周波数は１／２兀√(Ｌ１・Ｃ１)となり、この周波数でのインピーダンスが一番高くなる。
【００８１】
そのため、同調周波数付近では、ＩＦアンプ３の出力から入力への負帰還は起こらず、ＩＦアンプ３のゲインは最大となる。つまり、コイルとコンデンサとを並列に接続した回路の同調周波数が、受信信号のＩＦ周波数となるようにすれば、受信信号は理論上減衰せず、図２０のような回路構成での課題点であったＮＦ劣化を起こしにくい回路となっている事がわかる。
【００８２】
また、同調周波数を外れる周波数に於いて、コイルとコンデンサとを並列に接続した回路の両端のインピーダンスは低くなるため、ＩＦアンプ３の出力から入力への負帰還が強まり、ＩＦアンプ３のゲインは最小となる。つまり、コイルとコンデンサとを並列に接続した回路の同調周波数をから外れた周波数を有する妨害信号を減衰させることが可能となる。
【００８３】
実施の形態１において設けたフィルタ回路４は、ミキサ回路２の出力に接続される差動ライン間やミキサー回路２の出力とグランドとの間に直接接続されるものではないため、ミキサー回路２の出力のインピーダンスが低い場合でも、本実施の形態の回路に影響する度合いは低く、充分なフィルタ特性を得ることが可能となる。
【００８４】
そのため、図１９のような回路構成での課題点であった妨害信号の充分な減衰が出来ないという問題は、ミキサ回路２の出力のインピーダンスの高低にかかわらず発生しない。
【００８５】
図３は、チューナ回路１のフィルタ特性を説明するためのグラフである。Ｌ１＝２８０ｎＨ、Ｃ１＝２８ｐＦ、ＩＦアンプのゲイン＝２３ｄＢの条件において、本実施の形態のチューナ回路１のフィルタ特性を測定したグラフを示している。曲線Ｃ１は、本実施の形態のチューナ回路１のフィルタ特性を示している。曲線Ｃ９１は、図１９に示す従来の構成のフィルタ特性を示している。曲線Ｃ９２は、図２０に示す従来の構成のフィルタ特性を示している。
【００８６】
曲線Ｃ１は、曲線Ｃ９１と比較して、ＩＦ周波数ｆ（受信周波数）を外れたところでの減衰量が大きく、また曲線Ｃ９２と比較して、ＩＦ周波数（受信周波数）での減衰量が小さくなっている事がわかる。
【００８７】
本実施の形態の構成は、回路素子数としても従来の回路構成と比較して特段に大きいということも無く、実使用に適した回路である。
【００８８】
図４（ａ）（ｂ）は、チューナ回路１に設けられたミキサ回路２の構成を説明するための回路図である。近年、環境性能を考えた設計は必須事項となっており、省電力化設計は重要なファクターとなっている。省電力化設計にて一番効果があるのは、電源電圧を下げることであり、チューナの電源電圧も過去の１２Ｖから５Ｖへと下がってきており、最近では３．３Ｖ以下のものもある。
【００８９】
しかしながら、電源電圧を下げれば、過大な電圧振幅の信号（特に妨害信号）は歪みやすくなる。そのため、ミキサ回路２の出力電力を、電圧振幅を下げたまま後段回路に持っていく必要があり、出力電力を電流振幅に変換して出力する必要が生じる。
【００９０】
図４(ａ)は、電圧振幅の信号を出力するミキサ回路の構成の一例を示している。ミキサ回路内のトランジスタが動作する事により抵抗Ｒ１・Ｒ２に電流が流れ、それにより電圧降下が発生する。そのため、ミキサ回路の出力には電圧振幅が発生する。
【００９１】
図４（ｂ）は、電流振幅の信号を出力する実施の形態１に係るミキサ回路２の構成の一例を示している。図４（ｂ）に示すミキサ回路２は、図４(ａ)に示すミキサ回路の抵抗Ｒ１・Ｒ２の替わりにトランジスタＱ３・Ｑ４を設けている。トランジスタＱ３・Ｑ４では、電圧降下は、ほとんど発生しないため、ミキサ回路２の出力に負荷抵抗をつけない限り、電圧振幅は発生せず、電流の入出力のみとなる。本実施の形態では、このように動作して出力電力を電流振幅に変換して出力するミキサ回路２を設けている。
【００９２】
このように出力電力を電流振幅に変換すると、ミキサ回路２の出力インピーダンスは低くなってしまう。完全に電圧振幅をなくし電流の流出流入のみで後段のＩＦアンプ３に電力を持っていこうとすると、実際はある程度（１００Ω以下）のインピーダンスは存在するが、理論上のインピーダンスは０Ωとなってしまい、従来の図１９のような回路はフィルタとして意味がなくなってしまう。
【００９３】
図３を参照すると、ミキサ回路の出力インピーダンスが充分に高いときは、図１９のようにミキサ回路の出力に接続された差動ライン間にコイルＬ９１とコンデンサＣ９１よりなるフィルタ回路９４を入れるだけでも、充分とはいえないまでもある程度の特性は得ることが可能である。
【００９４】
しかしながら、上述のようにミキサ回路２の出力インピーダンスが低い場合には、図３の曲線Ｃ９１に示すように充分なフィルタ特性は得られず、妨害信号を充分に減衰できず、性能悪化につながることとなる。
【００９５】
本実施の形態にて設けたフィルタ回路４は、ミキサ回路２の出力に接続された差動ライン間やミキサ回路２の出力とグランドとの間に直接接続されるものではないため、このようなミキサ回路２の出力のインピーダンスが低い場合でも本実施の形態の回路に影響する度合いは低く、充分なフィルタ特性を得ることが可能となる。
【００９６】
つまり本実施の形態は、ミキサ回路２の出力のインピーダンスが低い場合に、より効果的である。
【００９７】
なお、実施の形態１では、ＩＦアンプ３を１個のみ設けた例を示したが、本発明はこれに限定されない。ゲインＵＰなどの目的に応じてＩＦアンプ３を複数個設けても良い。また、イメージ除去機能や別途フィルター機能やエミッタフォロア回路などをＩＦアンプ３に付属して設けてもよい。イメージ除去機能や別途フィルター機能やエミッタフォロア回路などが付いている物に関しても、増幅機能のある回路であれば総じてＩＦアンプと考えることが出来、本実施の形態を使用することにより、同様の効果を得られる。後述する実施の形態２〜実施の形態１４に対しても同様である。
【００９８】
また、本実施の形態のフィルタ回路またはＩＦアンプの回路内に直流素子用のコンデンサーが接続されていても、本実施の形態を使用することにより、同様の効果を得ることが出来る。後述する実施の形態２〜実施の形態１４に対しても同様である。
【００９９】
また、チューナ回路１を構成する回路の一部又は全部をＩＣ化したり、すでにＩＣ化されているＭＯＰ回路５に本実施の形態のフィルタ回路４の一部又は全部を取り込んだりすることにより、小型化、省電力化、コストダウンを見込むことが可能となる。また、ミキサ回路２とフィルタ回路４とＩＦアンプ３との一部又は全部がＩＣ化されていてもよい。チューナ回路１を構成する回路の一部をＩＣ化するとは、例えば図２に示されるＭＯＰ回路５に含まれるミキサ回路２とＩＦアンプ３とをＩＣ化することであり、構成される回路の全部をＩＣ化するとは、例えば、図２の例では、ミキサ回路２とＩＦアンプ３とに加えて、コイルＬ１・Ｌ２とコンデンサＣ１・Ｃ２とをＩＣ化することである。
【０１００】
本実施の形態に係るチューナ回路１を搭載した電子部品モジュールを構成することができる。電子部品モジュールとは、チューナ回路などの各電子部品が主基板に搭載されたものである。これは、チューナなどを主基板に搭載した物だけでなく、チューナ回路をそのまま主基板に展開した物も含まれる。また、電子部品モジュールは、チューナ回路と他の回路とを主基板に搭載した物と、チューナ回路のみを主基板に搭載した物との双方を含む。
【０１０１】
本実施の形態に係るチューナ回路の性能改善効果については今まで述べてきたとおりであるが、それを搭載した電子部品モジュールについても性能改善効果が得られることは言うまでも無い。
【０１０２】
また、ＴＶ、ＶＣＲ、ＤＶＤ機器、携帯電話など、本本実施の形態のチューナ回路を搭載した電子機器についても、上述した電子部品モジュールと同様の性能改善効果が得られることは言うまでも無い。
【０１０３】
（実施の形態２）
図５は、実施の形態２に係るチューナ回路の要部構成を示す回路図である。前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。後述する実施の形態においても同様である。
【０１０４】
実施の形態２に係るチューナ回路は、フィルタ回路４ａを備えている。フィルタ回路４ａは、ＩＦアンプ３と並列に接続されたコンデンサＣ１・Ｃ３を有している。コンデンサＣ１・Ｃ３は直列に接続されている。フィルタ回路４ａには、コンデンサＣ１と並列に接続されたコイルＬ１と、コンデンサＣ３と並列に接続されたコイルＬ３と、コンデンサＣ１・Ｃ３の間の接続点に一端が接続され、他端が接地されたコンデンサＣ４とが設けられている。
【０１０５】
また、フィルタ回路４ａは、ＩＦアンプ３と並列に接続されたコンデンサＣ２・Ｃ５を有している。コンデンサＣ２・Ｃ５は直列に接続されている。フィルタ回路４ａには、コンデンサＣ２と並列に接続されたコイルＬ２と、コンデンサＣ５と並列に接続されたコイルＬ５と、コンデンサＣ２・Ｃ５の間の接続点に一端が接続され、他端が接地されたコンデンサＣ６とが設けられている。
【０１０６】
この構成によれば、同調周波数が１／２兀√(Ｌ１・Ｃ１)のフィルタと、同調周波数が１／２兀√(Ｌ３・Ｃ３)のフィルタとの２つの特性が合成され、また、同調周波数が１／２兀√(Ｌ２・Ｃ２)のフィルタと、同調周波数が１／２兀√(Ｌ５・Ｃ５)のフィルタとの２つの特性が合成される。このため、１個のコイルＬ１と１個のコンデンサＣ１とによるフィルタ、及び１個のコイルＬ２と１個のコンデンサＣ２とによるフィルタの場合に比べて、同調周波数以外の減衰量が高くなり、より良い性能を得ることができる。
【０１０７】
（実施の形態３）
図６は、実施の形態３に係るチューナ回路の要部構成を示す回路図である。コイルとコンデンサとを並列に接続した実施の形態１の図２の場合と比較すると、コイルとコンデンサとを直列に接続している点で異なる。
【０１０８】
実施の形態３に係るチューナ回路は、フィルタ回路４ｂを備えている。フィルタ回路４ｂは、ＩＦアンプ３と並列に接続されたコイルＬ１・Ｌ２と、ＩＦアンプ３と並列に接続されたコンデンサＣ１・Ｃ２とを有している。コイルＬ１とコンデンサＣ１とは直列に接続され、コイルＬ２とコンデンサＣ２とは直列に接続されている。
【０１０９】
コンデンサＣ１のコイルＬ１と反対側の一端は、ミキサ回路２とＩＦアンプ３とを接続する一対の差動ラインの一方と接続されており、コイルＬ１のコンデンサＣ１と反対側の一端は、ＩＦアンプ３の出力に接続された一対の差動ラインの他方に接続されている。
【０１１０】
コンデンサＣ２のコイルＬ２と反対側の一端は、ミキサ回路２とＩＦアンプ３とを接続する一対の差動ラインの他方と接続されており、コイルＬ２のコンデンサＣ２と反対側の一端は、ＩＦアンプ３の出力に接続された一対の差動ラインの一方に接続されている。
【０１１１】
この構成は、差動信号を処理するＩＦアンプについてのみ可能となる。帰還する入力端子を図２の場合と比較して逆に接続し、ＩＦアンプ３に正帰還がかかるように構成したものである。
【０１１２】
コイルとコンデンサとを直列に接続したフィルタ回路の両端のインピーダンスは、フィルタ回路の同調周波数では低い。たとえば図６に示されるコイルＬ１とコンデンサＣ１とによるフィルタ回路の場合、同調周波数は１／２兀√(Ｌ１・Ｃ１)となり、この周波数でのインピーダンスが一番低くなる。
【０１１３】
そのため、同調周波数付近では、ＩＦアンプ３の出力から入力へ正帰還が起こり、ＩＦアンプ３のゲインは最大となる。つまり、コイルとコンデンサとを並列に接続したフィルタ回路の同調周波数を、受信信号のＩＦ周波数となるようにすれば、受信信号は最大となる。この場合、ゲインは正帰還がかかるため、ＩＦアンプ３のゲインは充分に取れ、図２０のような弊害は起こらないと同時に、図２の場合以上にゲインが取れるため、ＮＦが良くなり性能ＵＰにもつながる。
【０１１４】
また、同調周波数を外れる周波数に於いて、コイルとコンデンサとを並列に接続したフィルタ回路の両端のインピーダンスは高くなるため、ＩＦアンプ３の出力から入力への正帰還はなくなり、ＩＦアンプ３のゲインは最小となる。
【０１１５】
また、図２の場合と同様に実施の形態３のフィルタ回路４は、ミキサ回路２の出力に接続された差動ライン間やミキサ回路２の出力とグランドとの間に直接接続されるものではないため、ミキサ回路２の出力のインピーダンスが低い場合でも、本実施の形態の回路に影響する度合いは低く、充分なフィルター特性を得ることが可能となる。
【０１１６】
ただし、図６の場合は、ＩＦアンプ３に正帰還をかけるため、異常発振が発生し易く、図２の構成とどちらを使用するかは、場合に応じて使い分ける必要がある。
【０１１７】
（実施の形態４）
図７は、実施の形態４に係るチューナ回路の要部構成を示す回路図である。図２の構成と比較すると、抵抗Ｒ１・Ｒ２が追加となっている。これらの追加された抵抗Ｒ１・Ｒ２は、図２に元からあるコイルＬ１、コンデンサＣ１（コイルＬ２、コンデンサＣ２）より構成されるフィルタにそれぞれ直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが小さくなるため、ＩＦアンプ３のゲインは図２の場合と比較して高くなる。
【０１１８】
このため、フィルタの特性をほとんど変化させずに、ＩＦアンプ３のゲインを上げてＮＦなどの性能をＵＰさせたい場合は、抵抗Ｒ１・Ｒ２を追加して図７の構成とすればよい。但し、歪などの性能に関しては図２の構成の方が良好であるので、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
【０１１９】
チューナ回路の抵抗Ｒ１・Ｒ２を可変抵抗素子とすると、負帰還のレベルを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてＩＦアンプ３のゲインを制御することが可能となり、状況に応じた設定をすることが可能となる。可変抵抗素子の代表的なものにはＰＩＮダイオードがあるが、これはダイオードに流れる電流によって抵抗値が変化する素子であり、セット側からの制御電流によって制御が可能となる。また、制御に関しては、ＭＯＰ回路５に含まれる（または接続される）ＰＬＬ回路６によって行っても良く、この場合、セット側からのＩ２Ｃバスに代表される制御信号によって行われる。後述する実施の形態５〜実施の形態７についても、チューナ回路の抵抗Ｒ１・Ｒ２を可変抵抗素子とすると、負帰還のレベルを電気的に制御することが可能となり、同様の効果が得られる。
【０１２０】
（実施の形態５）
図８は、実施の形態５に係るチューナ回路の要部構成を示す回路図である。図２の構成と比較すると、抵抗Ｒ１・Ｒ２が追加となっている。これらの追加された抵抗Ｒ１・Ｒ２は、図２に元からあるコイルＬ１、コンデンサＣ１（コイルＬ２、コンデンサＣ２）より構成されるフィルタにそれぞれ並列に挿入されている。このため、フィルタ特性を変えることが出来る。同調周波数において負帰還されるレベルには余り変化が無いため、ＩＦアンプ３のゲインは図２の構成と比較してほとんど変化はない。ＮＦや歪などの性能を変化させず、フィルタ特性を変化させたい場合は、並列に抵抗を追加した図８の構成とすればよい。これも実施の形態４と同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
【０１２１】
（実施の形態６）
図９は、実施の形態６に係るチューナ回路の要部構成を示す回路図である。図６の構成と比較すると、抵抗Ｒ１・Ｒ２が追加となっている。これらの追加された抵抗Ｒ１・Ｒ２は、図６の構成に元からあるコイルＬ１、コンデンサＣ１（コイルＬ２、コンデンサＣ２）より構成されるフィルタに直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが小さくなるため、ＩＦアンプ３のゲインは図６の場合と比較して高くなる。フィルタの特性をほとんど変化させずに、ＩＦアンプ３のゲインを上げ、ＮＦなどの性能をＵＰさせたい場合は、抵抗Ｒ１・Ｒ２を追加して図９に示される構成とすればよい。ただ、歪などの性能に関しては図６の構成の方が良好であるため、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
【０１２２】
抵抗Ｒ１・Ｒ２を追加することによりＩＦアンプ３の入出力間のアイソレーションは良くなるため、結果として、この図９に示す構成は、ゲインが高いために異常発振が発生しやすいという図６の構成の欠点をカバーすることが可能となる。これも同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
【０１２３】
（実施の形態７）
図１０は、実施の形態７に係るチューナ回路の要部構成を示す回路図である。図６の構成と比較すると、抵抗Ｒ１・Ｒ２が追加となっている。これらの追加された抵抗Ｒ１・Ｒ２は、図６の構成に元からあるコイルＬ１、コンデンサＣ１（コイルＬ２、コンデンサＣ２）より構成されるフィルターに対してそれぞれ並列に挿入されている。このため、フィルタ特性を変えることが出来る。同調周波数において負帰還されるレベルには余り変化が無いため、ＩＦアンプ３のゲインは図６の構成と比較してほとんど変化はない。ＮＦや歪などの性能を変化させず、フィルタ特性を変化させたい場合は、抵抗Ｒ１・Ｒ２を並列に追加し図１０の構成とすればよい。これも同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。
【０１２４】
（実施の形態８）
図１１は、実施の形態８に係るチューナ回路の要部構成を示す回路図である。図２の構成と比較すると、コイルＬ７とコンデンサＣ７とが追加となっている。ＩＦアンプ３の差動信号入力回路の一対の差動ライン間にコイルＬ７、コンデンサＣ７よりなるフィルタ回路が挿入されているため、図２の構成と比較すると、より良い選択度を有したフィルタ特性となる。そのため、妨害信号の除去が充分に出来る。その結果、特性の良い回路を構成することが出来る。しかしながら、回路素子が図２の構成と比較して多くなるため、これも同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。その他、コイルＬ７とコンデンサＣ７よりなるフィルタの同調周波数以外の周波数におけるインピーダンスが高くなるため、同調周波数を外れたところで発生する異常発振を起こりにくくするという効果もある。
【０１２５】
（実施の形態９）
図１２は、実施の形態９に係るチューナ回路の要部構成を示す回路図である。図２の構成と比較すると、コイルＬ７とコンデンサＣ７とが追加となっている。ＩＦアンプ３の差動信号出力回路に接続された一対の差動ライン間にコイルＬ７とコンデンサＣ７とよりなるフィルタ回路が挿入されている。フィルタ回路４ｈは、このコイルＬ７とコンデンサＣ７とよりなるフィルタ回路をさらに含んでいる。このため、図２の構成と比較して、より良い選択度を有したフィルタ特性となる。そのため、妨害信号の除去が充分に出来るため特性の良いチューナ回路を構成することが出来る。しかしながら、回路素子が図２の構成と比較して多くなるため、これも同様に、チューナ回路を適用するアプリケーションに応じて使い分けることが望ましい。その他、コイルＬ７とコンデンサＣ７とよりなるフィルタの同調周波数以外でのインピーダンスが高くなるため、同調周波数を外れたところで発生する異常発振を起こりにくくするという効果もある。
【０１２６】
図１１に示される構成とは、コイルＬ７、コンデンサＣ７を挿入する箇所がＩＦアンプ３の入力側と出力側との差となっている。図１１の構成の様にＩＦアンプ３の入力側に入れるほうが、ＩＦアンプ３の前段で妨害信号を充分に減衰させることが出来るため、より良い性能を得ることが出来るが、ＩＦアンプ３の後段でフィルタを構成した場合でもある程度の効果は期待できるし、また互いのフィルタは干渉しあうことが無いため、ＩＦアンプ３の入力側と出力側との双方にコイルＬ７とコンデンサＣ７とよりなるフィルタを設けても良い。
【０１２７】
（実施の形態１０）
図１３は、実施の形態１０に係るチューナ回路の要部構成を示す回路図である。図２の構成と比較し、エミッタフォロア回路Ｑ１・Ｑ２がＩＦアンプ３の出力側に追加となっている。図．１３に示すエミッタフォロア回路Ｑ１・Ｑ２には、本実施の形態の説明と関係ないバイアスや直流阻止用のコンデンサは表示していない。また、エミッタの部分は電流源にて表示しているが、固定の抵抗素子でも本実施の形態の効果には変わりない。
【０１２８】
ＩＦアンプ３の出力側にエミッタフォロア回路Ｑ１・Ｑ２を設けたことにより、ＩＦアンプ３の出力に負荷されるインピーダンスは充分に高くなるため、ＩＦアンプ３の歪性能が、より高くなる。このエミッタフォロア回路Ｑ１・Ｑ２を本実施の形態と合わせて使用することにより、歪性能に於いてより高い性能を得ることが可能となる。ただし、回路素子が増えるため、これも同様に、アプリケーションに応じて使い分けることが望ましい。
【０１２９】
（実施の形態１１）
図１４は、実施の形態１１に係るチューナ回路の要部構成を示す回路図である。図２の構成と比較し、エミッタフォロア回路Ｑ１・Ｑ２が、コイルＬ１・Ｌ２、コンデンサＣ１・Ｃ２にて構成されるフィルタの入力側にそれぞれ追加となっている。図１４のエミッタフォロア回路Ｑ１・Ｑ２にも、本実施の形態の説明と関係ないバイアスや直流素子用のコンデンサは表示していない。また、エミッタの部分は電流源にて表示しているが、固定の抵抗素子でも本実施の形態の効果には変わりない。
【０１３０】
コイルＬ１・Ｌ２、コンデンサＣ１・Ｃ２にて構成されるフィルタの入力側にエミッタフォロア回路Ｑ１・Ｑ２が設けられていることにより、コイルＬ１・Ｌ２、コンデンサＣ１・Ｃ２にて構成されるフィルタによる、ＩＦアンプ３の出力に負荷されるインピーダンスの低下を抑えることができ、ＩＦアンプ３の歪性能を、より高くすることが出来る。このエミッタフォロア回路Ｑ１・Ｑ２を本実施の形態と合わせて使用することにより、歪性能に於いてより高い性能を得ることが可能となる。ただし、回路素子が増えるため、これも同様にアプリケーションに応じて使い分けることが望ましい。
【０１３１】
（実施の形態１２）
図１５は、実施の形態１２に係るチューナ回路の要部構成を示す回路図である。図２の構成と比較すると、エミッタフォロア回路Ｑ１・Ｑ２が、コイルＬ１・Ｌ２、コンデンサＣ１・Ｃ２にてそれぞれ構成されるフィルタの入力側に追加となっている。図１５のエミッタフォロア回路Ｑ１・Ｑ２にも本実施の形態の説明と関係ないバイアスや直流阻止用のコンデンサは表示していない。また、エミッタの部分は電流源にて記載しているが固定の抵抗素子でも本実施の形態の効果には変わりない。
【０１３２】
コイルＬ１・Ｌ２、コンデンサＣ１・Ｃ２にてそれぞれ構成されるフィルタの入力側にエミッタフォロア回路があることにより、コイルＬ１・Ｌ２、コンデンサＣ１・Ｃ２にて構成されるフィルタによる、ミキサ回路の出力に負荷されるインピーダンスの低下を抑えることができ、ミキサ回路の歪性能を、より高くすることが出来る。このエミッタフォロア回路Ｑ１・Ｑ２を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。ただし、回路素子が増えるため、これも同様にアプリケーションに応じて使い分けることが望ましい。
【０１３３】
（実施の形態１３）
図１６は、実施の形態１３に係るチューナ回路の要部構成を示す回路図である。図２の構成と比較すると、抵抗アンプＡ１・Ａ２が追加となっている。これらの追加された抵抗アンプＡ１・Ａ２は、図２の構成に元からあるコイルＬ１、コンデンサＣ１（コイルＬ２、コンデンサＣ２）より構成されるフィルタの前段（入力側）に直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが大きくなるため、ＩＦアンプ３のゲインは図２の構成と比較して低くなる。
【０１３４】
これは、図７の構成と逆の性能となり、フィルタの特性をほとんど変化させずにＩＦアンプ３のゲインを下げ、歪などの性能をＵＰさせたい場合は、抵抗アンプＡ１・Ａ２を追加し、図１６の構成とすればよい。ただし、ＮＦなどの性能に関しては、図２の構成の方が良好である可能性がある。また、コイルＬ１、コンデンサＣ１（コイルＬ２、コンデンサＣ２）より構成されるフィルタの前段（入力側）に抵抗アンプＡ１・Ａ２があることにより、コイルＬ１・Ｌ２、コンデンサＣ１・Ｃ２にて構成されるフィルタによる、ＩＦアンプ３の出力に負荷されるインピーダンスの低下を抑えることができ、ＩＦアンプ３の歪性能を、より高くすることが出来る。この抵抗アンプＡ１・Ａ２を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。
【０１３５】
また、ＩＦアンプ３の入出力間のアイソレーションも充分に得られるため、異常発振の発生しにくい回路構成となる。ただし、回路素子が増えるため、これも同様に、アプリケーションに応じて使い分けることが望ましい。
【０１３６】
抵抗アンプＡ１・Ａ２をゲインコントロールアンプとすると、負帰還のレベルを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じてＩＦアンプ３のゲインを制御することが可能となり、状況に応じた設定をすることが可能となる。ゲインコントロールアンプとは、制御信号の電圧に応じてゲインが変化するアンプを意味し、セット機器側からの制御電圧によって制御が可能となる。
【０１３７】
抵抗アンプＡ１・Ａ２の制御に関しては、ＭＯＰ回路５に含まれる（または接続される）ＰＬＬ回路６によって行っても良く、この場合、セット機器側からのＩ２Ｃバスに代表される制御信号によって制御される。後述する実施の形態１４も同様である。
【０１３８】
また、抵抗アンプＡ１・Ａ２を、セット機器側からの制御電圧によりＯＮ、ＯＦＦのスイッチを行うと、負帰還のＯＮ、ＯＦＦを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じて本実施の形態のフィルター特性をＯＮ、ＯＦＦ制御することが可能となり、状況に応じた設定をすることが可能となる。
【０１３９】
抵抗アンプＡ１・Ａ２のＯＮ、ＯＦＦについては、セット機器側からの制御電圧によって直接制御を行うか、または、ＭＯＰ回路５に含まれる（または接続される）ＰＬＬ回路６を介して行う事となる。ＰＬＬ回路６を介して行う場合は、セット機器側からのＩ２Ｃバスに代表される制御信号によって行われる。後述する実施の形態１４も同様である。
【０１４０】
また、抵抗アンプＡ１・Ａ２の代わりにスイッチ回路を設けると、セット機器側からの制御電圧により負帰還のＯＮ、ＯＦＦを電気的に制御することが可能となる。そのため、妨害信号のレベルに応じて本実施の形態のフィルタ特性をＯＮ、ＯＦＦ制御することが可能となり、状況に応じた設定をすることが可能となる。
【０１４１】
スイッチ回路のＯＮ、ＯＦＦについては、セット機器側からの制御電圧によって直接制御を行うか、または、ＭＯＰ回路５に含まれる（または接続される）ＰＬＬ回路６を介して行う事となる。ＰＬＬ回路６を介して行う場合は、セット側機器からのＩ２Ｃバスに代表される制御信号によって行われる。後述する実施の形態１４も同様である。
【０１４２】
（実施の形態１４）
図１７は、実施の形態１４に係るチューナ回路の要部構成を示す回路図である。図２の構成と比較すると、抵抗アンプＡ１・Ａ２が追加となっている。これらの追加された抵抗アンプＡ１・Ａ２は、図２の構成に元からあるコイルＬ１、コンデンサＣ１（コイルＬ２、コンデンサＣ２）より構成されるフィルタの後段（出力側）に直列に挿入されている。このため、フィルタ特性はほとんど変わらない。しかしながら、負帰還されるレベルが大きくなるため、ＩＦアンプ３のゲインは図２の場合と比較して低くなる。
【０１４３】
これは、図１６の構成と同様に、図７の構成と逆の性能となり、フィルタの特性をほとんど変化させずにＩＦアンプ３のゲインを下げ、歪などの性能をＵＰさせたい場合は、抵抗アンプＡ１・Ａ２を追加し図１７の構成とすればよい。ただ、ＮＦなどの性能に関しては図２の構成の方が良好な可能性がある。また、コイルＬ１、コンデンサＣ１（コイルＬ２、コンデンサＣ２）より構成されるフィルタの後段（出力側）に抵抗アンプＡ１・Ａ２があることにより、コイルＬ１・Ｌ２、コンデンサＣ１・Ｃ２にて構成されるフィルタによる、ミキサ回路の出力に負荷されるインピーダンスの低下を抑えることができ、ミキサ回路の歪性能を、より高くすることが出来る。この抵抗アンプＡ１・Ａ２を設けることにより、歪性能に於いてより高い性能を得ることが可能となる。また、図１６の場合と同様にＩＦアンプ３の入出力間のアイソレーションも充分に得られるため、異常発振の発生しにくい回路構成となる。ただし、回路素子が増えるため、これも同様に、アプリケーションに応じて使い分けることが望ましい。
【０１４４】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１４５】
本発明は、ＴＶ、ＶＣＲ、ＤＶＤ機器、携帯電話等に使用され、受信信号の周波数を変換するミキサ回路と、受信信号の希望帯域周波数成分を通過させるフィルタ回路と、受信信号を増幅するアンプ回路とを備えたチューナ回路、電子部品モジュール及び電子機器に適用することができる。
【図面の簡単な説明】
【０１４６】
【図１】実施の形態１に係るチューナ回路の構成を示す回路図である。
【図２】上記チューナ回路の要部構成を示す回路図である。
【図３】上記チューナ回路のフィルタ特性を説明するためのグラフである。
【図４】（ａ）（ｂ）は、上記チューナ回路に設けられたミキサ回路の構成を説明するための回路図である。
【図５】実施の形態２に係るチューナ回路の要部構成を示す回路図である。
【図６】実施の形態３に係るチューナ回路の要部構成を示す回路図である。
【図７】実施の形態４に係るチューナ回路の要部構成を示す回路図である。
【図８】実施の形態５に係るチューナ回路の要部構成を示す回路図である。
【図９】実施の形態６に係るチューナ回路の要部構成を示す回路図である。
【図１０】実施の形態７に係るチューナ回路の要部構成を示す回路図である。
【図１１】実施の形態８に係るチューナ回路の要部構成を示す回路図である。
【図１２】実施の形態９に係るチューナ回路の要部構成を示す回路図である。
【図１３】実施の形態１０に係るチューナ回路の要部構成を示す回路図である。
【図１４】実施の形態１１に係るチューナ回路の要部構成を示す回路図である。
【図１５】実施の形態１２に係るチューナ回路の要部構成を示す回路図である。
【図１６】実施の形態１３に係るチューナ回路の要部構成を示す回路図である。
【図１７】実施の形態１４に係るチューナ回路の要部構成を示す回路図である。
【図１８】従来のチューナ回路の構成を示す回路図である。
【図１９】上記チューナ回路の要部構成を示す回路図である。
【図２０】上記チューナ回路の要部構成の他の例を示す回路図である。
【符号の説明】
【０１４７】
１    チューナ回路
２    ミキサ回路
３    ＩＦアンプ（アンプ回路）
４    フィルタ回路
５    ＭＯＰ回路
６    ＰＬＬ回路
Ｌ１、Ｌ２、Ｌ３  コイル
Ｃ１、Ｃ２、Ｃ３  コンデンサ
Ｒ１、Ｒ２  抵抗
Ｑ１、Ｑ２  エミッタフォロワ回路
Ａ１、Ａ２  抵抗アンプ（負帰還アンプ回路）
【図１】
2007174399.tif 000003
【図２】
2007174399.tif 000004
【図３】
2007174399.tif 000005
【図４】
2007174399.tif 000006
【図５】
2007174399.tif 000007
【図６】
2007174399.tif 000008
【図７】
2007174399.tif 000009
【図８】
2007174399.tif 000010
【図９】
2007174399.tif 000011
【図１０】
2007174399.tif 000012
【図１１】
2007174399.tif 000013
【図１２】
2007174399.tif 000014
【図１３】
2007174399.tif 000015
【図１４】
2007174399.tif 000016
【図１５】
2007174399.tif 000017
【図１６】
2007174399.tif 000018
【図１７】
2007174399.tif 000019
【図１８】
2007174399.tif 000020
【図１９】
2007174399.tif 000021
【図２０】
2007174399.tif 000022