(57)【要約】      （修正有）【課題】半導体チップをはんだフリップチップ実装した機器において、熱サイクル環境にてはんだに発生する熱応力およびひずみによるはんだクラックの発生の課題に関し、新規な実装構造を提案し、電子機器の高信頼化を提供するものである。【解決手段】平板材１において、実装される半導体チップの接続パッドに対応した位置に貫通孔を設け、前記貫通孔に導電性部材２を充填し、前記導電性部材２を用いて前記平板材１の両面に電極を形成している半導体チップ実装用部材、およびこれを用いた半導体実装構造である。【選択図】図１
2007059774.tif 000002
【特許請求の範囲】
【請求項１】
平板材において、実装される半導体チップの接続パッドに対応した位置に貫通孔を設け、前記貫通孔に導電性部材を充填し、前記導電性部材を用いて前記平板材の両面に電極を形成していることを特徴とする半導体チップ実装用部材。
【請求項２】
平板材に設けた孔に充填された導電性部材が銅を主成分とすることを特徴とする請求項１に記載の半導体チップ実装用部材。
【請求項３】
平板材の熱膨張係数値が、半導体チップの熱膨張係数値または回路基板の熱膨張係数値と同等、あるいは両者の間の値であることを特徴とする請求項１に記載の半導体チップ実装用部材。
【請求項４】
請求項１に記載の半導体チップ実装用部材を、基板表面上のランド上に実装したことを特徴とする半導体チップ実装用回路基板。
【請求項５】
請求項１に記載の半導体チップ実装用部材を、平板材の厚みに相当する深さの凹部を設けた回路基板の前記凹部上のランド上に実装したことを特徴とする半導体チップ実装用回路基板。
【請求項６】
平板材の熱膨張係数値が、半導体チップの熱膨張係数値または回路基板の熱膨張係数値と同等あるいは両者の間の値である半導体チップ用部材を用いた請求項４または５に記載の半導体チップ実装用回路基板。
【請求項７】
請求項１に記載の半導体チップ実装用部材を、回路基板上のランド上に実装し、さらに前記半導体チップ実装用部材上に半導体チップを実装したことを特徴とする半導体チップ実装構造。
【請求項８】
請求項１に記載の半導体チップ実装用部材を、平板材の厚みに相当する深さの凹部を設けた回路基板上の前記凹部上のランド上に実装し、さらに半導体チップ実装用部材上に半導体チップを実装したことを特徴とする半導体チップ実装構造。
【請求項９】
平板材の熱膨張係数値が、半導体チップの熱膨張係数値または回路基板の熱膨張係数値と同等、あるいは両者の間の値である半導体チップ用部材を用いた請求項７または８に記載の半導体チップ実装構造。
【請求項１０】
回路基板上の実装用ランド上に半導体チップ実装用部材を実装する方法、および前記回路基板に接続された平板材上に半導体チップを実装する方法がはんだ接続であることを特徴とする請求項７または８に記載の半導体チップ実装構造。
【請求項１１】
平板材の両面に薄いフィルムを貼り付ける工程と、前記フィルムが積層された平板材において実装される半導体チップの接続パッドに対応した位置に貫通孔を設ける工程と、前記貫通孔に硬化性の導電性ペーストを充填する工程、前記導電性ペーストを一次硬化する工程、前記平板材から両面に貼り付けられた薄いフィルムを除去する工程と、前記平板材の主面に対しプレスした状態で前記導電性ペーストを二次硬化する工程とからなることを特徴とする半導体チップ実装用部材の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを回路基板上に実装してなる電子機器の構造および製造技術に関するものである。
【背景技術】
【０００２】
近年、携帯機器等に代表される電子機器には薄型化、小型化の要求が高まっている。それらの機器に使用される部品実装構造において、半導体のパッケージ品を使用せず、半導体ベアチップをアクティブ素子面を基板表面側に向けて直接接続させる、いわゆるフリップチップ実装方式を導入して部品の占有面積削減や薄型化を実現している。
【０００３】
フリップチップ実装方式としては、半導体チップの接続用パッド上にバンプと呼ばれる金製の突起を設け、熱硬化性接着剤を介して半導体チップ上のバンプを回路基板表面の電極と圧接状態に保ちつつ接着剤を硬化して両者を固定し、電気的接合を得る方式、また、他の方式として、半導体チップの接続用パッド上にはんだ製のバンプを設け、回路基板の表面電極にフラックスやハンダペーストを介して半導体チップを配置し、はんだをリフロー接合して両者を固定し、電気的接合を得る方式が代表的な方式である。特に、後者のはんだを用いる方式は、確実な電気的接合が得られ、また、チップ抵抗やチップコンデンサ等の周辺部品と同時にはんだリフロー工程を行えるため、工程簡略化の効果があり、近年使用が広がっている。
【０００４】
しかしながら、はんだバンプを設けた半導体チップをフリップチップ実装した構造において、温度サイクル環境での寿命が課題となる。はんだによる接合は金属接合であり強固に接合されている。このため、回路基板と半導体チップの熱膨張係数の差による熱応力が発生すると、応力ははんだ接合部に集中し、繰返し応力が加えられると、はんだ部にクラックが生じて破断する。このため、半導体チップと回路基板の間に樹脂を浸透させ固める補強などが行われるが、高い信頼性を得ることは困難である。
【０００５】
はんだバンプを設けた半導体チップをフリップチップ実装した場合に課題となる、温度サイクル寿命を改善する方法として、回路基板上のパッドに柔軟性がある樹脂突起を設け、樹脂突起表面をめっきにより金属化して電極とし、その上に半導体チップを実装するもので、樹脂の柔軟性によって熱応力を緩和してはんだ部の破壊を防止するものである。
【０００６】
また、他の方法として、回路基板上のパッドにパッド面積より小さい柔軟性がある樹脂突起を設け、樹脂突起表面をめっき等により金属化して電極とし、その上に半導体チップを実装するもので、樹脂の柔軟性の影響によって熱応力を緩和してはんだ部が破壊することを防止するものと記載されている。
【０００７】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１，２が知られている。
【特許文献１】特開２０００−２７７９２３号公報
【特許文献２】特開２００４−１１１７５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１では、温度サイクルが加わる環境で、半導体チップに形成されたはんだバンプは破壊しないが、柔軟樹脂上のめっき皮膜にクラックが生じ、寿命改善効果が低いことがわかった。また、基板作製工程に樹脂突起を形成する工程が追加されるため、工程が長くなる欠点がある。
【０００９】
さらに、表面の配線を形成するめっき工程において、通常の配線用部分と柔軟樹脂突起上の両方に欠陥なく均一にめっき膜を形成することが要求されるが、段差のある表面への均一なめっきは一般に難しく、工程歩留まりが低下する。
【００１０】
また、特許文献２では、半導体チップ側と基板側のはんだ接合面積を増減してはんだに生じる応力を調整しているだけである。半導体チップ上のパッドと基板ランドをはんだで接合した時に、両者にせん断力が加わった場合、半導体チップのパッドとはんだの界面、および、基板ランドとはんだの界面に生じるせん断応力の各々の大きさは接合面積で決まり、面積が大きい側の応力が低く、小さい側の応力が高くなる。基板ランド側面積が大きく、半導体チップのパッド側の面積が小さい場合、半導体チップ側のはんだ界面の応力が大きくなり、はんだに塑性ひずみが生じて低い繰り返し数でクラックが発生する。一方、基板側のはんだ界面は応力が低く、弾性ひずみ、あるいは非常に小さな塑性ひずみとなりクラックが発生しない。
【００１１】
この場合、基板側の電極上に柔軟樹脂突起を設け、はんだが直に基板ランドと接する面積を減じると、基板側のはんだに生じるひずみが大きくなると共に、半導体チップ側のひずみが減少し、発生応力も減少する。その結果、半導体側近くのはんだにおいて、クラック発生までの温度サイクル繰り返し数は増大する。
【００１２】
一方、基板側に近いはんだのひずみは増大しており、両側のひずみの大きさが等しい付近でもっとも温度サイクル寿命は長くなると考えられる。しかし、この方法では、最初から半導体チップ側パッド面積と基板側ランドの面積を調整してはんだの両側に生じるひずみの大きさを等しくした場合の寿命と同等であり、決して寿命を延ばすものではない。
【００１３】
本発明は、前記従来の課題を解決するもので、基板に半導体チップをはんだ実装した構造において、温度サイクルが加わる環境ではんだに生じる応力およびひずみの大きさを低減し、寿命を延ばすことを可能にした実装用部材および実装構造を提供するものである。
【課題を解決するための手段】
【００１４】
前記従来の課題を解決するために、本発明は、平板材において、実装される半導体チップの接続パッドに対応した位置に貫通孔を設け、前記貫通孔に導電性部材を充填し、前記導電性部材を用いて前記平板材の両面に電極を形成した構造の実装用部材とその実装用部材を用いて構成した回路基板、およびその回路基板を用いた実装構造である。
【発明の効果】
【００１５】
本発明の半導体チップ実装用部材および半導体チップ実装用回路基板は、平板材に貫通電極を形成した構造の実装用部材とその実装用部材を用いて構成しているので、前記実装用部材が半導体チップ側および基板ランド側のはんだに発生する歪みと応力を低減し、温度サイクル環境下にて長寿命を実現し、高信頼性の実装構造が得られるという効果を有するものである。
【発明を実施するための最良の形態】
【００１６】
（実施の形態）
以下、本発明の実施の形態における半導体チップ実装用部材について図面を参照しながら説明する。
【００１７】
図１（ａ）は本実施の形態における半導体チップ実装用部材の斜視図、図１（ｂ）は断面図である。
【００１８】
図１において、１は平板材であり、図１（ａ）に示すように、平板材１の両表面に電極となる導電性部材２を形成している。導電性部材２は、図１（ｂ）に示すように、平板材１に設けた貫通孔内に充填されている。次に、製造方法について説明する。
【００１９】
図２は本実施の形態における半導体チップ実装用部材の製造方法を説明する工程断面図である。
【００２０】
図２（ａ）は平板材１の両面にフィルム３をラミネートしたものである。平板材１は低熱膨張の樹脂板であり、材質はエポキシ樹脂にシリカ等の低熱膨張フィラーを充填し、熱膨張係数を約１０ｐｐｍ／Ｋ、厚みは５０μｍとしている。また、フィルム３は厚み１０μｍのＰＥＴ（ポリエチレンテレフタレート）材を使用した。
【００２１】
次に、図２（ｂ）に示すように平板材１とフィルム３の積層体に貫通孔４を穿孔する。孔位置は、被実装半導体チップのパッド位置と一致するように設定する。穿孔方法は、メカニカルパンチングやレーザー加工などが使用できるが、小孔サイズ対応性と加工速度から、レーザー加工法が優れる。
【００２２】
次に、図２（ｃ）に示すように、貫通孔４に導電性ペースト５を充填する。充填方法は、スクリーン印刷用のスキージを用い、穿孔済みの積層体をスクリーンマスクに見立てて導電性ペースト５を印刷することにより容易に充填できる。
【００２３】
本発明において、導電性ペースト５は銅粉など良導電性の金属粉をエポキシ樹脂等の熱硬化性液状樹脂と混練したものである。充填後加熱し、導電性ペースト５を一次硬化させるが、完全硬化ではなく、半硬化状態とする。これは、フィルム３を剥離する工程において、導電性ペースト５がフィルム３に付着して貫通孔４より脱落するのを防止するためである。
【００２４】
次に、図２（ｄ）に示すように、平板材１にラミネートした薄いフィルム３を剥離すると、図２（ｅ）に示すように、半硬化状態の導電性ペースト５の端部が露出した状態となる。
【００２５】
次に、図２（ｆ）に示すように、表面が平滑な熱板６と７の間に前記平板材１を挟み、加圧および加熱を行い導電性ペースト５を完全に硬化させる。その結果、図２（ｇ）に示すように、平板材１上に、表面が平滑に成形された貫通電極８が設けられた構造の半導体チップ実装用部材９を得る。
【００２６】
ここで、硬化した導電性ペーストで形成した電極は、半導体チップとはんだ接続を行うので、はんだ付け性に優れた銅を主成分とした材料が望ましいが、これに限定するものではない。また、はんだ付け性や信頼性を高めるために電極表面にニッケル、金などのめっきをすることも可能である。
【００２７】
また、前記のように、平板材に薄いフィルムをラミネートした状態で導電性ペーストの充填を行うのは、フィルムを印刷マスクとして機能させるためである。フィルムがない状態で直接平板材表面を印刷して導電性ペーストの充填を行った場合、ペースト表面がくぼむ現象が生じ易く、電極として実装性能が低下し、また印刷時に導電性ペーストが貫通孔部以外に付着するので、後工程で電気的ショート等の原因となる。フィルム材は、ＰＥＴに限定するものではなく、厚みが一定で導電性ペーストの一次硬化条件において寸法変化の少ないものであれば使用できる。
【００２８】
次に、基板への実装について説明する。図３は、前記のように得られた半導体チップ実装用部材９を回路基板１０の表面に実装固定した構造を示す図である。図３に示すように、回路基板１０上の実装用ランド１１と半導体チップ実装用部材９の貫通電極８の位置を整合し、両者をはんだ材１２で接続している。
【００２９】
また、図４に示すように、回路基板１３に半導体チップ実装用部材９の平面寸法より大きい凹部、いわゆるキャビティ１４を形成し、その中に半導体チップ実装用部材９を実装することにより、回路基板１３から半導体チップ実装用部材９の突出を防ぐことができる。特に、前記キャビティ１４の深さを半導体チップ実装用部材９とその実装用はんだ１２の高さの合計とほぼ同じとすると、半導体チップ実装用部材９の表面と回路基板１３の表面に段差がなくなるので、平面基板として取り扱うことが可能となり、後工程で半導体チップ実装用部材や回路基板上に半導体チップや周辺部品を実装することが容易になる。
【００３０】
次に、半導体チップ構造について説明する。
【００３１】
図５に、前記のように回路基板１０上に半導体チップ実装用部材９を配置し、さらに、その表面に半導体チップ１５を実装した構造を示す。半導体チップ１５は、接続用パッド１６上に予めはんだバンプを形成しておき、前記半導体実装用部材９の表面にフラックスを塗布後、接続用パッド１６上のはんだバンプと半導体チップ実装用部材９上の貫通電極８の位置整合を行って、半導体チップ１５を半導体実装用部材９上にマウントし、リフローを行うことで接続用パッド１６と貫通電極８をはんだ接続することができる。貫通電極８は回路基板上の実装用ランド１１と接続しているため、半導体チップ上の接続用パッド１６を貫通電極８を介して基板上の実装用ランド１１に電気的に接続している。
【００３２】
また、図６に示すように、回路基板１３に半導体チップ実装用部材９の平面寸法より大きい凹部、いわゆるキャビティ１４を形成し、その中に半導体チップ実装用部材９を設け、半導体チップ実装用部材９上に半導体チップ１５を実装した構造の場合、半導体チップ１５を実装する以前は平坦な回路基板であるので、抵抗、コンデンサ等の受動部品や半導体パッケージ部品の実装には、一般に使用されているはんだペーストのメタルマスク印刷供給が可能であり、周辺部品のマウントを行い、さらに半導体チップをマウントを行った後、一括リフローを行うことができ、工程の合理化を図ることが可能となる。
【００３３】
次に、図５，６のような構成による効果を以下に説明する。
【００３４】
本実施の形態において、半導体チップ実装用部材９を構成する平板材１の熱膨張係数は約１０ｐｐｍ／Ｋであり、半導体チップ１５を構成するシリコン材の約３ｐｐｍ／Ｋと回路基板１０の約１８ｐｐｍ／Ｋの中間的な値である。よって、図５に示すように、半導体チップ１５を半導体チップ実装用部材９を介して回路基板１０とはんだ接続する構造とすると、温度サイクル環境に置かれた場合に、直接半導体チップ１５を回路基板１０に直接はんだ接続した場合と比較し、各部材間の熱膨張係数差が、半導体チップ１５と回路基板１０間の差より小さくなるため、半導体チップ１５と半導体チップ実装用部材９を接合するはんだ、および半導体チップ実装用部材９と回路基板１０を接合するはんだに生じる熱応力はいずれも小さくなる。その結果、温度サイクル環境での寿命が延長され、高信頼の実装構造が得られる。
【００３５】
本実施の形態として、半導体チップ実装用部材９を構成する平板材１には、熱膨張係数が約１０ｐｐｍ／Ｋの樹脂材料を使用したが、これに限定するものではなく、熱膨張係数が半導体チップを形成する材料、たとえばシリコン単結晶では約３ｐｐｍ／Ｋ、と回路基板基材、たとえばガラスエポキシ材料では約１８ｐｐｍ／Ｋ、の間の値であれば同様の効果が得られる。
【００３６】
また、シリコン単結晶ウエハを平板材として使用した場合は、熱膨張係数は半導体チップと同一であるので、回路基板１０と半導体チップ実装用部材９の間を接続したはんだ１２には熱膨張差が発生するが、半導体チップ実装用部材９の電極を構成する導電性部材２が変形することにより、はんだ部に発生する応力を低減し、温度サイクル寿命が延長される効果が得られる。また、回路基板と同等のＦＲ４材を平板材として使用した場合も、同様に半導体チップ１５と半導体チップ実装用部材９間を接続するはんだに生じる応力を低減できる。
【００３７】
よって、平板材を構成する材料の熱膨張係数は、半導体チップと回路基板の両者の中間値が望ましいが、どちらかに等しい場合も半導体チップ実装用部材９の電極部を構成する導電性部材２が変形することにより寿命改善効果が得られる。
【００３８】
また、図６に示すように、半導体チップ実装用部材９の表面と回路基板１３の表面とを同一平面とすることにより、半導体チップ１５と抵抗等の周辺部品を同じ回路基板上に実装する場合において、半導体チップ実装用部材９が周辺部品実装の妨げにならないという効果がある。
【００３９】
また、半導体チップ実装用部材９は回路基板１０と別工程で作製できるため、回路基板の製造工程はなんら変更の必要もなく、回路基板１０が完成後、通常のはんだ実装ラインにて半導体チップ実装用部材９を実装することで、はんだ部の応力低減機能が付加された、半導体チップ実装用基板を得ることができる。
【００４０】
さらに、上記半導体チップ実装用基板を使用して、搭載されている半導体チップ実装用部材上に半導体チップを搭載してなる実装構造を有する電子機器は、熱サイクル環境においてもはんだクラックが生じにくい、高信頼性を得るものである。
【産業上の利用可能性】
【００４１】
以上のように、本発明にかかる半導体チップ実装用部材およびその製造方法と半導体チップ実装用基板および半導体チップ実装構造は、温度変化に対し長寿命を実現した高信頼性の電子機器が得られ、かつ工程時間延長や部品実装歩留まりに対する影響を極力抑えることができるものであるので、電子機器の一層の小型化、高信頼化に利用価値大なるものである。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態における半導体チップ実装用部材の斜視図および断面図
【図２】本発明の実施の形態における半導体チップ実装用部材の製造方法を示す工程断面図
【図３】本発明の実施の形態における半導体チップ実装用回路基板の断面図
【図４】本発明の実施の形態における半導体チップ実装構造の断面図
【図５】本発明の実施の形態における半導体チップ実装構造の断面図
【図６】本発明の実施の形態における半導体チップ実装構造の断面図
【符号の説明】
【００４３】
１  平板材
２  導電性部材
３  フィルム
４  貫通孔
５  導電性ペースト
６  熱板
７  熱板
８  貫通電極
９  半導体チップ実装用部材
１０  回路基板
１１  実装用ランド
１２  はんだ
１３  回路基板
１４  キャビティ
１５  半導体チップ
１６  接続用パッド
１７  はんだ
【図１】
2007059774.tif 000003
【図２】
2007059774.tif 000004
【図３】
2007059774.tif 000005
【図４】
2007059774.tif 000006
【図５】
2007059774.tif 000007
【図６】
2007059774.tif 000008