(57)【要約】【課題】駆動速度を低下させることなく、変位電流による消費電力を抑制した容量性負荷駆動回路を提供する。【解決手段】容量性負荷とともに共振回路を構成する電力回収インダクタを用いて容量性負荷と電力回収用電源との間でエネルギーを移動して前記容量性負荷を充放電する電力回収機能を備えた容量性負荷駆動回路であって、電圧の異なる複数の電力回収用電源Ｖｃ１、Ｖｃ２と、複数の電力回収用電源Ｖｃ１、Ｖｃ２のそれぞれに接続され容量性負荷Ｃｐとともに共振回路をそれぞれ構成する複数の電力回収インダクタＬ１０、Ｌ２０を備え、複数の電力回収インダクタＬ１０、Ｌ２０のうち少なくとも２つの電力回収インダクタＬ１０、Ｌ２０を同時に用いて容量性負荷を充電または放電する期間を有することを特徴とする。【選択図】図４
2007011099.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷とともに共振回路を構成する電力回収インダクタを用いて、前記容量性負荷と電力回収用電源との間でエネルギーを移動して前記容量性負荷を充放電する、電力回収機能を備えた容量性負荷駆動回路であって、
電圧の異なる複数の電力回収用電源と、
前記複数の電力回収用電源のそれぞれに接続され、前記容量性負荷とともに共振回路をそれぞれ構成する複数の電力回収インダクタを備え、
前記複数の電力回収インダクタのうち、少なくとも２つの電力回収インダクタを同時に用いて前記容量性負荷を充電または放電する期間を有することを特徴とする容量性負荷駆動回路。
【請求項２】
前記容量性負荷に直列に接続され、かつ前記複数の電力回収インダクタのそれぞれとも直列に接続された共通回収インダクタをさらに備えたことを特徴とする請求項１に記載の容量性負荷駆動回路。
【請求項３】
前記共通回収インダクタのインダクタンスは前記電力回収インダクタのインダクタンスの１．５〜３．５倍に設定されていることを特徴とする請求項２に記載の容量性負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル等の容量性負荷にパルス電圧を印加するための容量性負荷駆動回路に関する。
【背景技術】
【０００２】
近年、急速に市場規模を拡大してきたプラズマディスプレイパネル（以下、「パネル」と略記する）は、大画面、薄型、軽量を特徴とする視認性に優れた表示デバイスである。しかしその消費電力はまだ大きく、現在様々な消費電力削減技術が提案されている。
【０００３】
駆動回路の消費電力を削減する代表的な方法として、パネルの電極駆動回路に挿入したコイルとパネル自身の負荷容量との間で共振を発生させて変位電流を回収し再利用する、いわゆる電力回収回路が開示されている（例えば、特許文献１参照）。また駆動電圧を分散させてスイッチング素子１つあたりの印加電圧を下げ、オン抵抗の小さいスイッチング素子を使用可能とすることにより消費電力をさらに削減する方法も開示されている（例えば、非特許文献１参照）。
【特許文献１】特公平７−１０９５４２号公報
【非特許文献１】ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥＣＩＲＣＵＩＴＳ，ＶＯＬ．３８，ＮＯ．６，ＪＵＮＥ  ２００３
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、プラズマディスプレイパネルの表示電極等の容量性負荷はその静電容量が大きく、またそれらを高速でパルス駆動する必要があるため、容量性負荷を流れる変位電流のピーク値は非常に大きな値となる。そして大きな変位電流が回路の抵抗成分を流れる際に消費される電力も大きなものとなってしまう。
【０００５】
本発明はこれらの課題に鑑みなされたものであり、駆動速度を低下させることなく、変位電流による消費電力を抑制した容量性負荷駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の容量性負荷駆動回路は、容量性負荷とともに共振回路を構成する電力回収インダクタを用いて容量性負荷と電力回収用電源との間でエネルギーを移動して前記容量性負荷を充放電する、電力回収機能を備えた容量性負荷駆動回路であって、電圧の異なる複数の電力回収用電源と、複数の電力回収用電源のそれぞれに接続され容量性負荷とともに共振回路をそれぞれ構成する複数の電力回収インダクタを備え、複数の電力回収インダクタのうち少なくとも２つの電力回収インダクタを同時に用いて容量性負荷を充電または放電する期間を有することを特徴とする。この構成により、駆動速度を低下させることなく変位電流による消費電力を抑制した容量性負荷駆動回路を提供することが可能となる。
【０００７】
また本発明の容量性負荷駆動回路は、容量性負荷に直列に接続されかつ複数の電力回収インダクタのそれぞれとも直列に接続された共通回収インダクタをさらに備えてもよい。この構成によっても、駆動速度を低下させることなく変位電流による消費電力を抑制した容量性負荷駆動回路を提供することが可能となる。
【０００８】
また本発明の容量性負荷駆動回路の共通回収インダクタのインダクタンスは電力回収インダクタのインダクタンスの１．５〜４倍に設定されていることがのぞましい。この構成により、さらに消費電力抑制の効果を大きくすることができる。
【発明の効果】
【０００９】
本発明によれば、駆動速度を低下させることなく、変位電流による消費電力を抑制した容量性負荷の駆動回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
【００１１】
（実施の形態）
図１は本発明の実施の形態の容量性負荷駆動回路を備えたプラズマディスプレイ装置に用いられるパネルの構造を示す分解斜視図の一例である。パネル１０は、対向配置された前面板２０と背面板３０とにより構成され、前面板２０と背面板３０との間に多数の放電セルを形成している。前面板２０は、走査電極２２（１）〜２２（ｎ）と維持電極２３（１）〜２３（ｎ）とからなる表示電極が前面ガラス基板２１上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層２４および保護層２５が形成されている。背面板３０は、背面ガラス基板３１上に複数の平行なデータ電極３２（１）〜３２（ｍ）と、それらを覆うように誘電体層３３と、さらにその上にデータ電極３２（１）〜３２（ｍ）と平行に複数の隔壁３４がそれぞれ形成され、誘電体層３３の表面と隔壁３４の側面とに蛍光体層３５が形成されている。そして、表示電極とデータ電極３２（１）〜３２（ｍ）とが立体交差するように前面板２０と背面板３０とが対向、密封され、内部の放電空間４０には放電ガスが封入されている。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でＲＧＢ各色の蛍光体を励起発光させてカラー表示を行っている。ここで、走査電極２２（１）〜２２（ｎ）と維持電極２３（１）〜２３（ｎ）とからなる表示電極が、本発明の実施の形態における容量性負荷駆動回路が駆動する容量性負荷である。
【００１２】
パネルを駆動する方法としては、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行う、いわゆるサブフィールド法が一般的である。図２はパネルの各電極の駆動波形を示す図である。ここで、各サブフィールドは初期化期間、書込み期間及び維持期間を有する。初期化期間では、すべての放電セルで一斉に初期化放電を行ない、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、続く書込み動作のために必要な壁電荷を形成する。書込み期間では、走査電極２２（１）〜２２（ｎ）に順次走査パルスを印加するとともに、データ電極３２（１）〜３２（ｍ）には表示すべき映像信号に対応した書込みパルスを印加し、走査電極２２（１）〜２２（ｎ）とデータ電極３２（１）〜３２（ｍ）との間で選択的に書込み放電を起こし、選択的な壁電荷形成を行う。続く維持期間では、走査電極２２（１）〜２２（ｎ）と維持電極２３（１）〜２３（ｎ）との間に所定の回数の維持パルスを印加し、書込み期間に壁電荷形成を行った放電セルを選択的に放電させ発光させる。ここで、維持期間において容量性負荷である走査電極２２（１）〜２２（ｎ）と維持電極２３（１）〜２３（ｎ）との間に所定の回数の維持パルスを印加するのが、後述するように本発明の実施の形態における容量性負荷駆動回路である。
【００１３】
図３は、本発明の実施の形態の容量性負荷駆動回路を備えたプラズマディスプレイ装置の回路ブロック図である。プラズマディスプレイ装置１００は、映像信号処理回路１１０、データ電極駆動回路１２０、タイミング制御回路１３０、走査電極駆動回路１４０、および維持電極駆動回路１５０を備えている。映像信号処理回路１１０は、映像信号を各サブフィールドの制御を行なうサブフィールド信号に変換する。データ電極駆動回路１２０は、サブフィールド信号を所定の書込みパルスに変換し、パネルのデータ電極３２（１）〜３２（ｍ）に印加する。
【００１４】
走査電極駆動回路１４０は、維持期間において走査電極２２（１）〜２２（ｎ）に印加する維持パルスを発生するための維持パルス発生回路１４５と、書込み期間において順次走査パルスを発生するための走査パルス発生回路１４１とを備えている。そして、維持パルスを含む所定の駆動波形を走査パルス発生回路１４１を通してパネルの走査電極２２（１）〜２２（ｎ）に印加する。維持電極駆動回路１５０は、維持期間に維持電極２３（１）〜２３（ｎ）に印加する維持パルスを発生するための維持パルス発生回路１５５を備え、維持パルスを含む所定の駆動波形をパネルの維持電極２３（１）〜２３（ｎ）に印加する。なお、各回路ブロックには電源回路（図示せず）から必要な電力が供給されている。ここで、維持パルス発生回路１４５、１５５は同一の回路であり、つぎに詳細に説明する容量性負荷駆動回路４００である。
【００１５】
図４は本発明の実施の形態における容量性負荷駆動回路４００の基本構成を示す回路図である。ここで維持パルス発生回路、すなわち容量性負荷駆動回路４００から出力される駆動パルスは容量性負荷である走査電極２２（１）〜２２（ｎ）または維持電極２３（１）〜２３（ｎ）に印加されるが、図４においては表示電極間の容量性負荷Ｃｐに印加されるものとして示している。また、一般的な駆動方法においては、走査電極側の維持パルスの立上がり期間または立下がり期間と維持電極側の維持パルスの立上がり期間または立下がり期間を重ねることはなく、一方の電極の電圧が変化している場合にはもう一方の電極の電圧は電源電圧Ｖｓ（Ｖ）または接地電位０（Ｖ）に固定されている。したがって、一方の維持パルス発生回路の動作を考える上では容量性負荷Ｃｐの反対側の端子は接地されているものとして説明する。
【００１６】
容量性負荷駆動回路４００は、電力回収部４１０と電圧クランプ部４９０とを備えている。
【００１７】
電力回収部４１０は、２つの電力回収用電源Ｖｃ１、Ｖｃ２と、容量性負荷Ｃｐを含む２つの共振回路ＬＰ１、ＬＰ２とを備えている。２つの電力回収用電源Ｖｃ１、Ｖｃ２は、電源Ｖｃｃと接地電位間に直列に挿入された３つのコンデンサＣ１、Ｃ２、Ｃ３で構成されており、このときの３つのコンデンサＣ１、Ｃ２、Ｃ３の容量は容量性負荷Ｃｐに比べて十分に大きく設定されている。もちろん他の構成により２つの電力回収用電源Ｖｃ１、Ｖｃ２を構成してもよく、たとえば２つの電力回収用電源Ｖｃ１、Ｖｃ２に対する２つのコンデンサを用いて構成してもよい。ここで、２つの電力回収用電源Ｖｃ１、Ｖｃ２の電圧値はそれぞれ（１／３）×Ｖｃｃ、（２／３）×Ｖｃｃに設定されているものとして以下に説明する。
【００１８】
共振回路ＬＰ１は、容量性負荷Ｃｐと、共通回収インダクタＬ０、電力回収インダクタＬ１０と、電力回収用電源Ｖｃ１とを含み、さらに、電流の流れる方向とタイミングとを制御するスイッチング素子Ｓ１１、Ｓ１２およびそれぞれのスイッチング素子に対する逆流防止ダイオードＤ１１、Ｄ１２を含む。同様に、共振回路ＬＰ２は、容量性負荷Ｃｐと、共通回収インダクタＬ０、電力回収インダクタＬ２０と、電力回収用電源Ｖｃ２とを含み、さらに、電流の流れる方向とタイミングとを制御するスイッチング素子Ｓ２１、Ｓ２２およびそれぞれのスイッチング素子に対する逆流防止ダイオードＤ２１、Ｄ２２を含む。
【００１９】
そして、スイッチング素子Ｓ１２をオンとすることで共振回路ＬＰ１を用いて容量性負荷Ｃｐを充電し、スイッチング素子Ｓ２２をオンとすることで共振回路ＬＰ２を用いて容量性負荷Ｃｐを充電し、スイッチング素子Ｓ２１をオンとすることで共振回路ＬＰ２を用いて容量性負荷Ｃｐを放電し、スイッチング素子Ｓ１１をオンとすることで共振回路ＬＰ１を用いて容量性負荷Ｃｐを放電する。このように、容量性負荷Ｃｐへの充放電は、電力回収用電源Ｖｃ１、Ｖｃ２と容量性負荷Ｃｐとの間のエネルギーの移動によるものであり、電源から電力を供給されることがないので実質的な消費電力は０となる。
【００２０】
負荷がプラズマディスプレイパネルの場合、維持パルスが立上がった後の期間および立下がった後の期間において放電セル内部で放電が発生し、電力回収不能の大きな放電電流が発生する。このとき図４に破線で示したように、等価的に容量性負荷Ｃｐに並列に抵抗性負荷Ｒｐが追加される。クランプ回路４９０はこの放電電流を電源Ｖｃｃから抵抗性負荷Ｒｐへ供給するために、また放電電流を接地電位に逃がすために設けている。そして、スイッチング素子Ｓ９２をオンすることにより放電電流を電源Ｖｃｃから抵抗性負荷Ｒｐに供給し、スイッチング素子Ｓ９１をオンすることにより放電電流を接地電位に逃がすことができる。
【００２１】
図５は、本発明の実施の形態における容量性負荷駆動回路４００の動作を説明するためのタイミングチャートである。維持パルスの１周期を図５にＴ１〜Ｔ８で示した８つの期間に分割し、それぞれの期間について詳細に説明する。
【００２２】
（期間Ｔ１）
時刻ｔ１でスイッチング素子Ｓ１２をオンにする。すると共振回路ＬＰ１を用いて容量性負荷Ｃｐの充電が始まる。すなわち、電力回収用電源Ｖｃ１から電力回収インダクタＬ１０、共通回収インダクタＬ０を介して容量性負荷Ｃｐに電流Ｉ１が流れ始め、容量性負荷Ｃｐの電圧Ｖｃｐも上昇し始める。このとき、電力回収インダクタＬ１０、共通回収インダクタＬ０と容量性負荷Ｃｐとは共振回路を形成しているので、電力回収用電源Ｖｃ１の電圧（１／３）×Ｖｃｃを超えて電圧Ｖｃｐは上昇する。
【００２３】
（期間Ｔ２）
時刻ｔ２でスイッチング素子Ｓ２２をオンにする。すると共振回路ＬＰ２を通しても電流が流れ始める。このとき電流Ｉｃｐは大きくは変化しないが、電力回収用電源Ｖｃ２の電圧が電力回収用電源Ｖｃ１より高いために、共振回路ＬＰ１の電流Ｉ１は急激に減少し、その分共振回路ＬＰ２の電流Ｉ２が急激に増加する。
【００２４】
（期間Ｔ３）
時刻ｔ３で共振回路ＬＰ１の電流が０となる。その後、共振回路ＬＰ２のみを用いて容量性負荷Ｃｐの充電が続けられる。このとき、電力回収インダクタＬ２０、共通回収インダクタＬ０と容量性負荷Ｃｐとは共振回路を形成しているので、電力回収用電源Ｖｃ２の電圧（２／３）×Ｖｃｃを超えて電圧Ｖｃｐは上昇する。時刻ｔ３を過ぎた時点でスイッチング素子Ｓ１２をオフにするが、逆流防止ダイオードＤ１２が電力回収インダクタＬ１０の電流の逆流を防止するため、必ずしも正確に時刻ｔ３においてスイッチング素子Ｓ１２をオフする必要はない。
【００２５】
（期間Ｔ４）
時刻ｔ４において容量性負荷Ｃｐの電圧Ｖｃｐが電源電圧Ｖｃｃに等しくなり共振回路ＬＰ２の電流Ｉ２が０となる。その後スイッチング素子Ｓ９２をオンにする。これは上述したように期間Ｔ４において放電セル内部で放電が発生するので、大きな放電電流を直接電源Ｖｃｃから抵抗性負荷Ｒｐに供給するためである。なお、時刻ｔ４を過ぎた時点でスイッチング素子Ｓ２２をオフにするが、この場合も逆流防止ダイオードＤ２２が電力回収インダクタＬ２０の電流の逆流を防止するため、厳密に時刻ｔ４でスイッチング素子Ｓ２２をオフする必要はない。また、スイッチング素子Ｓ９２は時刻ｔ５までにオフにしておく。
【００２６】
（期間Ｔ５）
時刻ｔ５でスイッチング素子Ｓ２１をオンにする。すると共振回路ＬＰ２を用いて容量性負荷Ｃｐの放電が始まる。すなわち、容量性負荷Ｃｐから共通回収インダクタＬ０、電力回収インダクタＬ２０を介して電力回収用電源Ｖｃ２に電流Ｉ２が流れ始め、容量性負荷Ｃｐの電圧Ｖｃｐも低下し始める。このとき、電力回収インダクタＬ２０、共通回収インダクタＬ０と容量性負荷Ｃｐとは共振回路を形成しているので、電力回収用電源Ｖｃ２の電圧（２／３）×Ｖｃｃを下回って電圧Ｖｃｐは下降する。
【００２７】
（期間Ｔ６）
時刻ｔ６でスイッチング素子Ｓ１１をオンにする。すると共振回路ＬＰ１を通しても電流が流れ始める。このとき電流Ｉｃｐは大きくは変化しないが、電力回収用電源Ｖｃ１の電圧が電力回収用電源Ｖｃ２より低いために、共振回路ＬＰ２の電流Ｉ２は急激に減少し、その分共振回路ＬＰ１の電流Ｉ１が急激に増加する。
【００２８】
（期間Ｔ７）
時刻ｔ７で共振回路ＬＰ２の電流が０となる。その後、共振回路ＬＰ１のみを用いて容量性負荷Ｃｐの放電が続けられる。このとき、電力回収インダクタＬ１０、共通回収インダクタＬ０と容量性負荷Ｃｐとは共振回路を形成しているので、電力回収用電源Ｖｃ１の電圧（１／３）×Ｖｃｃを下回って電圧Ｖｃｐは下降する。時刻ｔ７を過ぎた時点でスイッチング素子Ｓ２１をオフにするが、逆流防止ダイオードＤ２１が電力回収インダクタＬ２０の電流の逆流を防止するため、必ずしも正確に時刻ｔ７においてスイッチング素子Ｓ２１をオフする必要はない。
【００２９】
（期間Ｔ８）
時刻ｔ８において容量性負荷Ｃｐの電圧Ｖｃｐが接地電位に等しくなり共振回路ＬＰ１の電流Ｉ１が０となる。その後スイッチング素子Ｓ９１をオンにする。これは上述したように期間Ｔ８において放電セル内部で放電が発生するので、大きな放電電流を接地電位に放出するためである。なお、時刻ｔ８を過ぎた時点でスイッチング素子Ｓ１１をオフにするが、この場合も逆流防止ダイオードＤ１１が電力回収インダクタＬ１０の電流の逆流を防止するため、厳密に時刻ｔ８でスイッチング素子Ｓ１１をオフする必要はない。また、スイッチング素子Ｓ９１は次の周期の時刻ｔ１までにオフにしておく。
【００３０】
このように、本発明の実施の形態における容量性負荷駆動回路４００は２つの共振回路ＬＰ１、ＬＰ２を備え、かつこれらを同時に用いて容量性負荷Ｃｐを充放電する期間を有することにより、図５の電流Ｉｃｐに示したように、容量性負荷Ｃｐの充放電にともなう変位電流のピークを３つに分散させることができ電流のピーク値を小さくすることができる。したがって変位電流が回路の抵抗成分を流れる際に消費される電力も抑制することができる。
【００３１】
ここで、電力抑制の効果を大きくするためには、電流Ｉｃｐの３つのピークの大きさをそろえることが望ましい。そのために、本実施の形態においてはシミュレーションを用いて、以下のように３つの共通回収インダクタＬ０、電力回収インダクタＬ１０、Ｌ２０のインダクタンスを最適な値に設定した。まず、インダクタＬ２０のインダクタンスをインダクタＬ２０の値と等しいとして、電流Ｉｃｐの３つのピーク値が等しくなるインダクタＬ０、Ｌ１０のインダクタンスを求めた。図６に、このときのインダクタＬ０、Ｌ１０のインダクタンスの関係を示す。本実施の形態においては、インダクタＬ０のインダクタンスをインダクタＬ１０のおよそ２．４倍に設定することで電流Ｉｃｐのピーク値をそろえることができた。また、インダクタＬ０のインダクタンスをそれより小さく設定すると中央の電流ピークが大きくなり、逆に２．４倍よりも大きく設定すると両側の電流ピークが大きくなった。さらに図６には、電流Ｉｃｐの３つのピークの大きさから考えて電力抑制の効果が得られる範囲を斜線で示している。この範囲は、インダクタＬ０のインダクタンスがインダクタＬ１０のおよそ１．５〜３．５倍の範囲である。
【００３２】
つぎに、電圧Ｖｃｐの立上がり時間をおよそ５００ｎｓとなるように、インダクタＬ０のインダクタンスを９０ｎＨに設定し、インダクタＬ１０およびＬ２０のインダクタンスを３５ｎＨに設定した。なお、容量性負荷Ｃｐとしては、パネルの表示電極間容量の実測値に基づき、１５０ｎＦと仮定した。
【産業上の利用可能性】
【００３３】
本発明の容量性負荷駆動回路は、駆動速度を低下させることなく変位電流による消費電力を抑制できるので、プラズマディスプレイパネル等の容量性負荷にパルス電圧を印加するための容量性負荷駆動回路等として有用である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態の容量性負荷駆動回路を備えたプラズマディスプレイ装置に用いられるパネルの構造を示す分解斜視図
【図２】同パネルの各電極の駆動波形を示す図
【図３】同プラズマディスプレイ装置の回路ブロック図
【図４】本発明の実施の形態における容量性負荷駆動回路の基本構成を示す回路図
【図５】同容量性負荷駆動回路の動作を説明するためのタイミングチャート
【図６】電流Ｉｃｐの３つのピーク値を等しくするインダクタＬ０、Ｌ１０のインダクタンスの関係を示す図
【符号の説明】
【００３５】
１０    プラズマディスプレイパネル
１００    駆動装置
１１０    映像信号処理回路
１２０    データ電極駆動回路
１３０    タイミング制御回路
１４０    走査電極駆動回路
１４１    走査パルス発生回路
１５０    維持電極駆動回路
４００    容量性負荷駆動回路
４１０    電力回収部
４９０    電圧クランプ部
【図１】
2007011099.tif 000003
【図２】
2007011099.tif 000004
【図３】
2007011099.tif 000005
【図４】
2007011099.tif 000006
【図５】
2007011099.tif 000007
【図６】
2007011099.tif 000008