(57)【要約】【課題】プラズマディスプレイ装置及びその駆動方法を提供する。【解決手段】本発明のプラズマディスプレイ装置は、スキャン電極を備えるプラズマディスプレイパネルと、前記プラズマディスプレイパネルにサステイン電圧を供給するサステイン電圧源と、前記プラズマディスプレイパネルとの共振により、前記プラズマディスプレイパネルに格納された電圧を回収し、回収された電圧を前記プラズマディスプレイパネルに供給するインダクターと、前記インダクターと電流パスを形成し、前記プラズマディスプレイパネルに１／２サステイン電圧を供給／回収する電流パス及び前記プラズマディスプレイパネルにサステイン電圧を供給／回収する電流パスを形成するエネルギー供給／回収キャパシタと、前記サステイン電圧源と前記プラズマディスプレイパネルとの間に形成され、前記プラズマディスプレイパネルの電圧を１／２サステイン電圧に維持させるための電流パスを形成する維持キャパシタとを備える。【選択図】図３
2007011360.tif 000002
【特許請求の範囲】
【請求項１】
スキャン電極を備えるプラズマディスプレイパネルと、
前記プラズマディスプレイパネルにサステイン電圧を供給するサステイン電圧源と、
前記プラズマディスプレイパネルとの共振により、前記プラズマディスプレイパネルに格納された電圧を回収し、回収された電圧を前記プラズマディスプレイパネルに供給するインダクターと、
前記インダクターと電流パスを形成し、前記プラズマディスプレイパネルに１／２サステイン電圧を供給／回収する電流パス及び前記プラズマディスプレイパネルにサステイン電圧を供給／回収する電流パスを形成するエネルギー供給／回収キャパシタと、
前記サステイン電圧源と前記プラズマディスプレイパネルとの間に形成され、前記プラズマディスプレイパネルの電圧を１／２サステイン電圧に維持させるための電流パスを形成する維持キャパシタと
を備えたことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記エネルギー供給／回収キャパシタは、第２キャパシタ及び第４キャパシタを備え、
前記第２キャパシタは、前記プラズマディスプレイパネルにサステイン電圧を供給／回収する電流パスを形成し、
前記第４キャパシタは、前記プラズマディスプレイパネルに１／２サステイン電圧を供給／回収する電流パスを形成することを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記エネルギー供給／回収キャパシタは、第３キャパシタを備え、
前記プラズマディスプレイパネルの電圧を１／２サステイン電圧に維持させるための電流パスを形成する維持キャパシタは、第３キャパシタであることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項４】
前記インダクターは、第１インダクター及び第２インダクターを備え、
前記第１インダクターは、前記プラズマディスプレイパネルにサステイン電圧を供給／回収するために、前記第２キャパシタ及び電流パスを形成し、
前記第２インダクターは、前記プラズマディスプレイパネルに１／２サステイン電圧を供給／回収するために、前記第４キャパシタ及び電流パスを形成することを特徴とする請求項２に記載のプラズマディスプレイ装置。
【請求項５】
前記インダクターは、第１インダクター、第２インダクター、第３インダクター、及び第４インダクターを備え、
前記第１インダクターは、前記プラズマディスプレイパネルにサステイン電圧を供給するために、前記第２キャパシタ及び電流パスを形成し、
前記第２インダクターは、前記プラズマディスプレイパネルに１／２サステイン電圧を回収するために、前記第４キャパシタ及び電流パスを形成し、
前記第３インダクターは、前記プラズマディスプレイパネルにサステイン電圧を回収するために、前記第２キャパシタ及び電流パスを形成し、
前記第４インダクターは、前記プラズマディスプレイパネルに１／２サステイン電圧を供給するために、前記第４キャパシタ及び電流パスを形成することを特徴とする請求項２に記載のプラズマディスプレイ装置。
【請求項６】
前記プラズマディスプレイパネルに１／２サステイン電圧を供給する電流パスと、前記プラズマディスプレイパネルにサステイン電圧を供給する電流パスとは、同じであり、
前記プラズマディスプレイパネルに１／２サステイン電圧を回収する電流パスと、前記プラズマディスプレイパネルにサステイン電圧を回収する電流パスとは、同じであることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項７】
前記エネルギー供給／回収キャパシタは、第３キャパシタを備え、
前記プラズマディスプレイパネルの電圧を１／２サステイン電圧に維持させるための電流パスを形成する維持キャパシタは、第３キャパシタであることを特徴とする請求項６に記載のプラズマディスプレイ装置。
【請求項８】
スキャン電極を備えるプラズマディスプレイパネルと、
サステイン電圧源と基底電圧源との間に接続されている第１キャパシタ及び第２キャパシタと、
前記サステイン電圧源と前記スキャン電極との間に接続され、前記スキャン電極にサステイン電圧が供給されるように制御するサステイン電圧供給制御部と、
前記基底電圧源と前記スキャン電極との間に接続され、前記スキャン電極に基底電圧が供給されるように制御する基底電圧供給制御部と、
前記サステイン供給制御部と前記基底電圧供給制御部との間に接続されている第３キャパシタと、
前記第１キャパシタ及び前記第２キャパシタの共通端子と前記スキャン電極との間に接続され、前記第２キャパシタに格納されたエネルギーが前記スキャン電極に供給されるように制御するエネルギー供給制御部と、
前記第１キャパシタ及び前記第２キャパシタの共通端子と前記スキャン電極との間に前記エネルギー供給制御部と並列に接続され、前記スキャン電極に格納されたエネルギーが前記第２キャパシタに回収されるように制御するエネルギー回収制御部と、
前記エネルギー供給制御部及び前記エネルギー回収制御部の共通端子と前記スキャン電極との間に接続されている第１インダクターと
を備えたことを特徴とするプラズマディスプレイ装置。
【請求項９】
前記サステイン電圧供給制御部は、
前記サステイン電圧源と前記スキャン電極との間に直列に接続されている第１スイッチ及び第３スイッチを備え、
前記基底電圧供給制御部は、
前記基底電圧源と前記スキャン電極との間に直列に接続されている第２スイッチ及び第４スイッチを備えたことを特徴とする請求項８に記載のプラズマディスプレイ装置。
【請求項１０】
前記第３キャパシタは、前記第１スイッチ及び第３スイッチの共通端子と前記第２スイッチ及び第４スイッチの共通端子との間に接続されていることを特徴とする請求項９に記載のプラズマディスプレイ装置。
【請求項１１】
前記エネルギー供給制御部は、
前記第１キャパシタ及び前記第２キャパシタの共通端子と前記インダクターとの間に接続されている第５スイッチを備えたことを特徴とする請求項８に記載のプラズマディスプレイ装置。
【請求項１２】
前記エネルギー回収制御部は、
前記第１キャパシタ及び前記第２キャパシタの共通端子と前記インダクターとの間に接続されている第６スイッチを備えたことを特徴とする請求項８に記載のプラズマディスプレイ装置。
【請求項１３】
スキャン電極を備えるプラズマディスプレイパネルと、
サステイン電圧源と基底電圧源との間に接続されている第１キャパシタ及び第２キャパシタと、
前記サステイン電圧源と前記スキャン電極との間に接続され、前記スキャン電極にサステイン電圧が供給されるように制御するサステイン電圧供給制御部と、
前記基底電圧源と前記スキャン電極との間に接続され、前記スキャン電極に基底電圧が供給されるように制御する基底電圧供給制御部と、
前記サステイン電圧供給制御部と前記基底電圧供給制御部との間に直列に接続されている第３及び第４キャパシタと、
前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第３キャパシタ及び第４キャパシタの共通端子との間に接続されている第１インダクターと、
前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第１インダクターとの間に並列に接続されている第１エネルギー回収制御部及び第２エネルギー供給制御部と、
前記第３キャパシタ及び第４キャパシタの共通端子と前記スキャン電極との間に接続されている第２インダクターと、
前記第１インダクターと前記第２インダクターとの間に並列に接続されている第１エネルギー供給制御部及び第２エネルギー回収制御部と
を備えたことを特徴とするプラズマディスプレイ装置。
【請求項１４】
前記サステイン電圧供給制御部は、
前記サステイン電圧源と前記スキャン電極との間に直列に接続されている第１スイッチ及び第２スイッチを備え、
前記基底電圧供給制御部は、
前記基底電圧源と前記スキャン電極との間に直列に接続されている第３スイッチ及び第４スイッチを備えたことを特徴とする請求項１３に記載のプラズマディスプレイ装置。
【請求項１５】
前記第１エネルギー供給制御部は、
前記第１インダクターと前記第２インダクターとの間に接続されている第５スイッチ及び第１ダイオードを備えたことを特徴とする請求項１３に記載のプラズマディスプレイ装置。
【請求項１６】
前記第２エネルギー供給制御部は、
前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第１インダクターとの間に接続されている第６スイッチ及び第２ダイオードを備えたことを特徴とする請求項１３に記載のプラズマディスプレイ装置。
【請求項１７】
前記第１エネルギー回収制御部は、
前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第１インダクターとの間に接続されている第７スイッチ及び第３ダイオードを備えたことを特徴とする請求項１３に記載のプラズマディスプレイ装置。
【請求項１８】
前記第２エネルギー回収制御部は、
前記第１インダクターと前記第２インダクターとの間に接続されている第８スイッチ及び第４ダイオードを備えたことを特徴とする請求項１３に記載のプラズマディスプレイ装置。
【請求項１９】
前記第１キャパシタ及び前記第２キャパシタそれぞれには、１／２サステイン電圧が充電され、
前記第３キャパシタ及び前記第４キャパシタそれぞれには、１／４サステイン電圧が充電されることを特徴とする請求項１３に記載のプラズマディスプレイ装置。
【請求項２０】
スキャン電極を備えるプラズマディスプレイパネルと、
サステイン電圧源と基底電圧源との間に接続されている第１キャパシタ及び第２キャパシタと、
前記サステイン電圧源と前記スキャン電極との間に接続され、前記スキャン電極にサステイン電圧が供給されるように制御するサステイン電圧供給制御部と、
前記基底電圧源と前記スキャン電極との間に接続され、前記スキャン電極に基底電圧が供給されるように制御する基底電圧供給制御部と、
前記サステイン電圧供給制御部と前記基底電圧供給制御部との間に直列に接続されている第３キャパシタ及び第４キャパシタと、
前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第３キャパシタ及び前記第４キャパシタの共通端子との間に並列に接続されている第１エネルギー供給制御部及び第１エネルギー回収制御部と、
前記第３キャパシタ及び前記第４キャパシタの共通端子と前記スキャン電極との間に並列に接続されている第２エネルギー供給制御部及び第２エネルギー回収制御部と
を備えたことを特徴とするプラズマディスプレイ装置。
【請求項２１】
前記サステイン電圧供給制御部は、
前記サステイン電圧源と前記第３キャパシタとの間に接続されている第１スイッチ及び前記第３キャパシタと前記スキャン電極との間に接続されている第２スイッチを備え、
前記基底電圧供給制御部は、
前記基底電圧源と前記第４キャパシタとの間に接続されている第３スイッチ及び前記第４キャパシタと前記スキャン電極との間に接続されている第４スイッチを備えたことを特徴とする請求項２０に記載のプラズマディスプレイ装置。
【請求項２２】
前記第２エネルギー供給制御部は、
前記第３キャパシタ及び第４キャパシタの共通端子と前記第１スイッチ及び前記第２スイッチの共通端子との間に接続されている第５スイッチと、
前記第１キャパシタ及び第２キャパシタの共通端子と前記第５スイッチとの間に接続されている第１インダクターと
を備えたことを特徴とする請求項２１に記載のプラズマディスプレイ装置。
【請求項２３】
前記第１エネルギー回収制御部は、
前記第３スイッチ及び前記第４スイッチの共通端子と前記第１キャパシタ及び前記第２キャパシタの共通端子との間に接続されている第６スイッチと、
前記第３キャパシタ及び第４キャパシタの共通端子と前記第６スイッチとの間に接続されている第３インダクターと
を備えたことを特徴とする請求項２１に記載のプラズマディスプレイ装置。
【請求項２４】
前記第２エネルギー回収制御部は、
前記第１スイッチ及び前記第２スイッチの共通端子と前記第２スイッチ及び前記スキャン電極の共通端子との間に接続されている第２インダクターと、
前記第３キャパシタ及び前記第４キャパシタの共通端子と前記第２インダクターとの間に接続されている第７スイッチと
を備えたことを特徴とする請求項２１に記載のプラズマディスプレイ装置。
【請求項２５】
前記第１エネルギー供給制御部は、
前記第３キャパシタ及び前記第４キャパシタの共通端子と前記第３スイッチ及び前記第４スイッチの共通端子との間に接続されている第８スイッチと、
前記第３スイッチ及び前記スキャン電極の共通端子と前記第８スイッチとの間に接続されている第４インダクターと
を備えたことを特徴とする請求項２１に記載のプラズマディスプレイ装置。
【請求項２６】
前記第１キャパシタ及び前記第２キャパシタそれぞれには、１／２サステイン電圧が充電され、
前記第３キャパシタ及び前記第４キャパシタそれぞれには、１／４サステイン電圧が充電されることを特徴とする請求項２０に記載のプラズマディスプレイ装置。
【請求項２７】
プラズマディスプレイパネルのスキャン電極の電圧を基底電圧から１／２サステイン電圧に上昇させるステップと、
前記スキャン電極の電圧を１／２サステイン電圧に維持するステップと、
前記スキャン電極の電圧を１／２サステイン電圧からサステイン電圧に上昇させるステップと、
前記スキャン電極の電圧をサステイン電圧に維持するステップと、
前記スキャン電極の電圧をサステイン電圧から１／２サステイン電圧まで下降させるステップと、
前記スキャン電極の電圧を１／２サステイン電圧から０Ｖまで下降させるステップと
を含むことを特徴とするプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関し、さらに詳細には、プラズマディスプレイ装置に関する。
【背景技術】
【０００２】
一般に、ディスプレイ装置のうち、プラズマディスプレイ装置は、プラズマディスプレイパネル及びプラズマディスプレイパネルを駆動するための駆動部を備える。
【０００３】
最近、陰極線管（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）の短所である重さと体積を減らすことができる各種平板表示装置が開発されつつある。このような平板表示装置は、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ；ＬＣＤ）、電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ；ＦＥＤ）、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ；以下、「ＰＤＰ」と記す）、及びエレクトロルミネセンス（Ｅｌｅｃｔｒｏ-Ｌｕｍｉｎｅｓｃｅｎｃｅ；ＥＬ）表示装置などがある。この中でＰＤＰは、気体放電を利用した表示素子であって、大型パネルの製作に容易であるという長所がある。現在、殆どのＰＤＰは、上部基板にスキャン電極及びサステイン電極が形成され、下部基板にアドレス電極が形成された３電極交流面放電型ＰＤＰが主に用いられる。
【０００４】
このような３電極交流面放電型ＰＤＰは、複数のサブフィールドに分離されて駆動され、各サブフィールド期間においては、ビデオデータの加重値に比例した回数の発光が行われることによって、階調表示が行なわれるようになる。この時、サブフィールドは、再び初期化期間、アドレス期間及びサステイン期間に分割されて駆動される。
【０００５】
ここで、初期化期間は、放電セルに均一な壁電荷を形成する期間であり、アドレス期間は、ビデオデータの論理値に応じて、選択的なアドレス放電を発生する期間であり、サステイン期間は、アドレス放電が発生した放電セルにおいて放電を維持させる期間である。
【０００６】
このように駆動される３電極交流面放電型ＰＤＰのアドレス放電及びサステイン放電には、数百ボルト以上の高圧が必要となる。そのため、ＰＤＰでは、アドレス放電及びサステイン放電に必要な駆動電力を最小化するために、エネルギー回収装置が利用される。
【０００７】
図１は、従来のプラズマディスプレイ装置のうち、エネルギー回収装置を示す回路図である。
【０００８】
同図に示すように、「Ｗｅｂｅｒ（ＵＳＰ−５０８１４００）」により提案されたプラズマディスプレイ装置のエネルギー回収装置は、パネルキャパシタＣｐを隔てて互いに対称に設置される。
【０００９】
ここでは、ＰＤＰのスキャン電極Ｙに設置されたエネルギー回収装置のみを示しており、パネルキャパシタＣｐは、ＰＤＰのスキャン電極Ｙとサステイン電極Ｚとの間に形成される静電容量を等価的に示したものである。
【００１０】
従来のプラズマディスプレイ装置のうち、エネルギー回収装置２は、エネルギー回収／供給部４及びサステインパルス供給部６を備える。
【００１１】
エネルギー回収／供給部４は、サステイン期間の間、ＰＤＰにおいて放電に寄与していない無効電力のエネルギーをパネルキャパシタＣｐから回収すると共に、回収されたエネルギーをパネルキャパシタＣｐに供給する。
【００１２】
このようなエネルギー回収／供給部４は、回収されたエネルギーを格納するためのキャパシタＣｓ、キャパシタＣｓとサステイン電圧供給制御部８及び基底電圧供給制御部１０の共通端子である第２ノードＮ２との間に接続されているインダクターＬ、キャパシタＣｓに格納されたエネルギーをパネルキャパシタＣｐに供給するための電流パスを形成するために、キャパシタＣｓとインダクターＬとの間に直列に接続されている第１スイッチＳＷ１及び第１ダイオードＤ１を備える。
【００１３】
また、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーを回収するための電流パスを形成するために、第１ダイオードＤ１及びインダクターＬの共通端子である第１ノードＮ１とキャパシタＣｓとの間に直列に接続されている第２ダイオードＤ２及び第２スイッチＳＷ２、サステイン電圧源Ｖｓと基底電圧源ＧＮＤとの間に直列に接続されている第３ダイオードＤ３及び第４ダイオードＤ４を備える。
【００１４】
キャパシタＣｓは、サステイン放電の際、パネルキャパシタＣｐに充電される電圧を回収して充電すると共に、その内部に充電された電圧をパネルキャパシタＣｐに再供給する。
【００１５】
このようなキャパシタＣｓには、サステイン電圧Ｖｓの半分値である１／２サステイン電圧Ｖｓ／２が充電される。インダクターＬは、一定のインダクタンス値を有し、パネルキャパシタＣｐと共に共振回路を形成する。
【００１６】
このために、第１スイッチＳＷ１〜第４スイッチＳＷ４は、電流の流れを制御する。この時、第１スイッチＳＷ１〜第４スイッチＳＷ４には、電流の流れを制御するための内部ダイオードが形成される。
【００１７】
一方、第１ダイオードＤ１は、キャパシタＣｓに充電された電圧がパネルキャパシタＣｐに供給される時、パネルキャパシタＣｐからの逆電流を防止し、第２ダイオードＤ２は、パネルキャパシタＣｐに充電された電圧がキャパシタＣｓに回収される時、キャパシタＣｓからの逆電流を防止する。
【００１８】
また、第３ダイオードＤ３は、サステイン電圧源Ｖｓから第１ノードＮ１への逆電流を防止し、第４ダイオードＤ４は、第１ノードＮ１から基底電圧源ＧＮＤへの逆電流を防止する。
【００１９】
サステインパルス供給部６は、サステイン電圧レベルＶｓ及び基底電圧レベルＧＮＤを有するサステインパルスＳＵＳＰを、サステイン期間ＳＰ間の間、パネルキャパシタＣｐのスキャン電極Ｙに供給する。このようなサステインパルス供給部６は、サステイン電圧供給制御部８及び基底電圧供給制御部１０を備える。
【００２０】
サステイン電圧供給制御部８は、リセット期間のうちセットアップ期間とサステイン期間の間、パネルキャパシタＣｐのスキャン電極Ｙにサステイン電圧Ｖｓが供給されるように制御する。このようなサステイン電圧供給制御部８は、サステイン電圧源Ｖｓと第２ノードＮ２との間に接続されている第３スイッチＳＷ３を備える。
【００２１】
基底電圧供給制御部１０は、サステイン期間の間、パネルキャパシタＣｐのスキャン電極Ｙに基底電圧ＧＮＤが供給されるように制御する。このような基底電圧供給制御部１０は、基底電圧源ＧＮＤと第２ノードＮ２との間に接続されている第４スイッチＳＷ４を備える。
【００２２】
図２は、図１に示されたスイッチのオン・オフタイミングとパネルキャパシタの出力波形を示すタイミング図及び波形図である。
【００２３】
同図に示すように、ｔ１時点以前に、パネルキャパシタＣｐには、０Ｖの電圧が充電されると共に、キャパシタＣｓには、１／２サステイン電圧Ｖｓ／２が充電されていると仮定し、動作過程を詳細に説明する。
【００２４】
ｔ１期間においては、第１スイッチＳＷ１がターンオンして、キャパシタＣｓ、第１スイッチＳＷ１、第１ダイオードＤ１、インダクターＬ及びパネルキャパシタＣｐに続く電流パスが形成され、インダクターＬ及びパネルキャパシタＣｐは、直列共振を発生する。この時、パネルキャパシタＣｐの電圧Ｖｐ及び電流ＩＣｐは、数式１の通りである。
【００２５】
【数１】
2007011360.tif 000003
【００２６】
これにより、ｔ１期間において、パネルキャパシタＣｐの電圧Ｖｐは、基底電圧０Ｖからサステイン電圧Ｖｓまで上昇し、インダクターＬに流れる電流ＩＬは、(Vs/2)(Cp/L)1/2まで上昇してから０まで下降する。
【００２７】
t２期間においては、第１スイッチＳＷ１及び第３スイッチＳＷ３がターンオンして、キャパシタＣｓ、第１スイッチＳＷ１、第１ダイオードＤ１、インダクターＬ及び第２ノードＮ２に続く第１電流パスとサステイン電圧源Ｖｓ、第３スイッチＳＷ３及びパネルキャパシタＣｐに続く第２電流パスとが形成される。
【００２８】
これによって、パネルキャパシタＣｐは、サステイン電圧Ｖｓを維持し、ＰＤＰの内部には、ガス放電電流Ｉｇａｓが流れる。このようなｔ２期間においては、インダクターＬと電流パス上の寄生キャパシタによる寄生共振が発生して、インダクターＬには、所定の尖頭値Ｉｒを有する逆電流が流れる。この時、インダクターＬに流れる逆電流は、第３スイッチＳＷ３、インダクターＬ及び第４ダイオードＤ４の方向に流れ、その大きさは、式２の通りである。
【００２９】
【数２】
2007011360.tif 000004
【００３０】
このような逆電流は、０になる前までインダクターＬに流れ続ける。これを環流電流と言い、このような環流電流により、第３スイッチＳＷ３と第４ダイオードＤ４の電流ストレスは増加する。
【００３１】
ｔ３期間においては、第１スイッチＳＷ１がターンオフして、サステイン電圧源Ｖｓ、第３スイッチＳＷ３及びパネルキャパシタＣｐに続く電流パスが形成される。これにより、パネルキャパシタＣｐは、サステイン電圧Ｖｓを維持する。
【００３２】
ｔ４期間においては、第３スイッチＳＷ３がターンオフし、第２スイッチＳＷ２がターンオンし、パネルキャパシタＣｐ、インダクターＬ、第２ダイオードＤ２、第２スイッチＳＷ２及びキャパシタＣｓに続く電流パスが形成され、インダクターＬとパネルキャパシタＣｐは、直列共振を発生する。この時、パネルキャパシタＣｐの電圧Ｖｐ及び電流ＩＣｐは、式３の通りである。
【００３３】
【数３】
2007011360.tif 000005
【００３４】
これにより、ｔ４期間においてパネルキャパシタＣｐの電圧Ｖｐは、サステイン電圧Ｖｓから基底電圧０Ｖまで下降し、インダクターＬに流れる電流ＩＬ=-(Vs/2)(Cp/L)1/2まで下降してから０まで上昇する。
【００３５】
ｔ５期間においては、第４スイッチＳＷ４がターンオンした後、第２スイッチＳＷ２がターンオンを維持することによって、パネルキャパシタＣｐは、基底電圧ＧＮＤを維持する。
【００３６】
この時、パネルキャパシタＣｐに充電された電圧Ｖｐがサステイン電圧Ｖｓから基底電圧ＧＮＤへと急激に変わるため、所望しないインダクター電流Ｉｒが第４スイッチＳＷ４、インダクターＬ及び第４ダイオードＤ４の方向に流れる。この時、インダクターＬに流れる逆電流は、式４の通りである。
【００３７】
【数４】
2007011360.tif 000006
【００３８】
このような逆電流は、０になる前までインダクターＬに流れ続ける。これを環流電流と言い、この環流電流により第３スイッチＳＷ３と第４ダイオードＤ４の電流ストレスは増加する。
【００３９】
このように、従来のプラズマディスプレイ装置のうち、エネルギー回収装置では、パネルキャパシタＣｐにエネルギーが充電されるか放電される時に、環流電流により極めて大きい電流ストレスが発生することから、駆動素子の耐圧条件を増加させる。
【００４０】
すなわち、従来のプラズマディスプレイ装置のうち、エネルギー回収装置は、円滑な駆動のために、耐圧条件が良好な素子を使用することによって、費用が増加するという問題がある。また、所望しない環流電流によって、電力消費が増加するという問題がある。
【００４１】
また、インダクターＬとパネルキャパシタＣｐとの間の直列共振を利用することから、回路の寄生要素の影響を受けて完全なソフトスイッチングがなされず、パネルの充放電時間をそれぞれ制御できないため、良好な放電特性と高い回収効率を同時に確保できないという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００４２】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、本発明は、費用を減らすことができ、エネルギー回収効率を改善させることができるプラズマディスプレイ装置を提供することにある。
【００４３】
本発明の他の目的は、寄生抵抗を減らして消費電力の低減が可能なプラズマディスプレイ装置を提供することにある。
【課題を解決するための手段】
【００４４】
上記目的を達成すべく、本発明の一実施の形態に係るプラズマディスプレイ装置によれば、スキャン電極を備えるプラズマディスプレイパネルと、前記プラズマディスプレイパネルにサステイン電圧を供給するサステイン電圧源と、前記プラズマディスプレイパネルとの共振により、前記プラズマディスプレイパネルに格納された電圧を回収し、回収された電圧を前記プラズマディスプレイパネルに供給するインダクターと、前記インダクターと電流パスを形成し、前記プラズマディスプレイパネルに１／２サステイン電圧を供給／回収する電流パス及び前記プラズマディスプレイパネルにサステイン電圧を供給／回収する電流パスを形成するエネルギー供給／回収キャパシタと、前記サステイン電圧源と前記プラズマディスプレイパネルとの間に形成され、前記プラズマディスプレイパネルの電圧を１／２サステイン電圧に維持させるための電流パスを形成する維持キャパシタとを備える。
【００４５】
また、本発明の他の一実施の形態に係るプラズマディスプレイ装置によれば、スキャン電極を備えるプラズマディスプレイパネルと、サステイン電圧源と基底電圧源との間に接続されている第１キャパシタ及び第２キャパシタと、前記サステイン電圧源と前記スキャン電極との間に接続され、前記スキャン電極にサステイン電圧が供給されるように制御するサステイン電圧供給制御部と、前記基底電圧源と前記スキャン電極との間に接続され、前記スキャン電極に基底電圧が供給されるように制御する基底電圧供給制御部と、前記サステイン供給制御部と前記基底電圧供給制御部との間に接続されている第３キャパシタと、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記スキャン電極との間に接続され、前記第２キャパシタに格納されたエネルギーが前記スキャン電極に供給されるように制御するエネルギー供給制御部と、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記スキャン電極との間に前記エネルギー供給制御部と並列に接続され、前記スキャン電極に格納されたエネルギーが前記第２キャパシタに回収されるように制御するエネルギー回収制御部と、前記エネルギー供給制御部及び前記エネルギー回収制御部の共通端子と前記スキャン電極との間に接続されている第１インダクターとを備える。
【００４６】
また、本発明の更に他の一実施の形態に係るプラズマディスプレイ装置によれば、スキャン電極を備えるプラズマディスプレイパネルと、サステイン電圧源と基底電圧源との間に接続されている第１キャパシタ及び第２キャパシタと、前記サステイン電圧源と前記スキャン電極との間に接続され、前記スキャン電極にサステイン電圧が供給されるように制御するサステイン電圧供給制御部と、前記基底電圧源と前記スキャン電極との間に接続され、前記スキャン電極に基底電圧が供給されるように制御する基底電圧供給制御部と、前記サステイン電圧供給制御部と前記基底電圧供給制御部との間に直列に接続されている第３及び第４キャパシタと、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第３キャパシタ及び第４キャパシタの共通端子との間に接続されている第１インダクターと、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第１インダクターとの間に並列に接続されている第１エネルギー回収制御部及び第２エネルギー供給制御部と、前記第３キャパシタ及び第４キャパシタの共通端子と前記スキャン電極との間に接続されている第２インダクターと、前記第１インダクターと前記第２インダクターとの間に並列に接続されている第１エネルギー供給制御部及び第２エネルギー回収制御部とを備える。
【００４７】
また、本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置によれば、スキャン電極を備えるプラズマディスプレイパネルと、サステイン電圧源と基底電圧源との間に接続されている第１キャパシタ及び第２キャパシタと、前記サステイン電圧源と前記スキャン電極との間に接続され、前記スキャン電極にサステイン電圧が供給されるように制御するサステイン電圧供給制御部と、前記基底電圧源と前記スキャン電極との間に接続され、前記スキャン電極に基底電圧が供給されるように制御する基底電圧供給制御部と、前記サステイン電圧供給制御部と前記基底電圧供給制御部との間に直列に接続されている第３キャパシタ及び第４キャパシタと、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第３キャパシタ及び前記第４キャパシタの共通端子との間に並列に接続されている第１エネルギー供給制御部及び第１エネルギー回収制御部と、前記第３キャパシタ及び前記第４キャパシタの共通端子と前記スキャン電極との間に並列に接続されている第２エネルギー供給制御部及び第２エネルギー回収制御部とを備える。
【００４８】
また、本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置の駆動方法によれば、プラズマディスプレイパネルのスキャン電極の電圧を基底電圧から１／２サステイン電圧に上昇させるステップと、前記スキャン電極の電圧を１／２サステイン電圧に維持するステップと、前記スキャン電極の電圧を１／２サステイン電圧からサステイン電圧に上昇させるステップと、前記スキャン電極の電圧をサステイン電圧に維持するステップと、前記スキャン電極の電圧をサステイン電圧から１／２サステイン電圧まで下降させるステップと、前記スキャン電極の電圧を１／２サステイン電圧から０Ｖまで下降させるステップとを含む。
【発明の効果】
【００４９】
本発明によれば、環流電流の発生を防止することによって、素子の電流ストレスを減少させて消費電力を減らすことができる。
【００５０】
また、本発明によれば、スイッチ素子の耐圧条件を低くするのみならず、寄生抵抗が小さなスイッチ素子を使用することによって、費用を減らすことができる。
【発明を実施するための最良の形態】
【００５１】
以下、本発明の好ましい実施の形態を、添付図面に基づき詳細に説明する。
【００５２】
本発明の一実施の形態に係るプラズマディスプレイ装置は、スキャン電極を備えるプラズマディスプレイパネルと、前記プラズマディスプレイパネルにサステイン電圧を供給するサステイン電圧源と、前記プラズマディスプレイパネルとの共振により、前記プラズマディスプレイパネルに格納された電圧を回収し、回収された電圧を前記プラズマディスプレイパネルに供給するインダクターと、前記インダクターと電流パスを形成し、前記プラズマディスプレイパネルに１／２サステイン電圧を供給／回収する電流パス及び前記プラズマディスプレイパネルにサステイン電圧を供給／回収する電流パスを形成するエネルギー供給／回収キャパシタと、前記サステイン電圧源と前記プラズマディスプレイパネルとの間に形成され、前記プラズマディスプレイパネルの電圧を１／２サステイン電圧に維持させるための電流パスを形成する維持キャパシタとを備える。
【００５３】
前記エネルギー供給／回収キャパシタがは、第２キャパシタ及び第４キャパシタを備え、前記第２キャパシタが、前記プラズマディスプレイパネルにサステイン電圧を供給／回収する電流パスを形成し、前記第４キャパシタが、前記プラズマディスプレイパネルに１／２サステイン電圧を供給／回収する電流パスを形成することが好ましい。
【００５４】
前記エネルギー供給／回収キャパシタは、第３キャパシタを備え、前記プラズマディスプレイパネルの電圧を１／２サステイン電圧に維持させるための電流パスを形成する維持キャパシタが、第３キャパシタであることが好ましい。
【００５５】
前記インダクターは、第１インダクター及び第２インダクターを備え、前記第１インダクターが、前記プラズマディスプレイパネルにサステイン電圧を供給／回収するために、前記第２キャパシタ及び電流パスを形成し、前記第２インダクターは、前記プラズマディスプレイパネルに１／２サステイン電圧を供給／回収するために、前記第４キャパシタ及び電流パスを形成することが好ましい。
【００５６】
前記インダクターが、第１インダクター、第２インダクター、第３インダクター、及び第４インダクターを備え、前記第１インダクターが、前記プラズマディスプレイパネルにサステイン電圧を供給するために、前記第２キャパシタ及び電流パスを形成し、前記第２インダクターが、前記プラズマディスプレイパネルに１／２サステイン電圧を回収するために、前記第４キャパシタ及び電流パスを形成し、前記第３インダクターが、前記プラズマディスプレイパネルにサステイン電圧を回収するために、前記第２キャパシタ及び電流パスを形成し、前記第４インダクターが、前記プラズマディスプレイパネルに１／２サステイン電圧を供給するために、前記第４キャパシタ及び電流パスを形成することが好ましい。
【００５７】
前記プラズマディスプレイパネルに１／２サステイン電圧を供給する電流パスと、前記プラズマディスプレイパネルにサステイン電圧を供給する電流パスとが、同じであり、前記プラズマディスプレイパネルに１／２サステイン電圧を回収する電流パスと、前記プラズマディスプレイパネルにサステイン電圧を回収する電流パスとが、同じであることが好ましい。
【００５８】
前記エネルギー供給／回収キャパシタが、第３キャパシタを備え、前記プラズマディスプレイパネルの電圧を１／２サステイン電圧に維持させるための電流パスを形成する維持キャパシタが、第３キャパシタであることが好ましい。
【００５９】
本発明の他の一実施の形態に係るプラズマディスプレイ装置は、スキャン電極を備えるプラズマディスプレイパネルと、サステイン電圧源と基底電圧源との間に接続されている第１キャパシタ及び第２キャパシタと、前記サステイン電圧源と前記スキャン電極との間に接続され、前記スキャン電極にサステイン電圧が供給されるように制御するサステイン電圧供給制御部と、前記基底電圧源と前記スキャン電極との間に接続され、前記スキャン電極に基底電圧が供給されるように制御する基底電圧供給制御部と、前記サステイン供給制御部と前記基底電圧供給制御部との間に接続されている第３キャパシタと、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記スキャン電極との間に接続され、前記第２キャパシタに格納されたエネルギーが前記スキャン電極に供給されるように制御するエネルギー供給制御部と、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記スキャン電極との間に前記エネルギー供給制御部と並列に接続され、前記スキャン電極に格納されたエネルギーが前記第２キャパシタに回収されるように制御するエネルギー回収制御部と、前記エネルギー供給制御部及び前記エネルギー回収制御部の共通端子と前記スキャン電極との間に接続されている第１インダクターとを備える。
【００６０】
前記サステイン電圧供給制御部は、前記サステイン電圧源と前記スキャン電極との間に直列に接続されている第１スイッチ及び第３スイッチを備え、前記基底電圧供給制御部が、前記基底電圧源と前記スキャン電極との間に直列に接続されている第２スイッチ及び第４スイッチを備える。
【００６１】
前記第３キャパシタは、前記第１スイッチ及び第３スイッチの共通端子と前記第２スイッチ及び第４スイッチの共通端子との間に接続されていることが好ましい。
【００６２】
前記エネルギー供給制御部は、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記インダクターとの間に接続されている第５スイッチを備える。
【００６３】
前記エネルギー回収制御部は、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記インダクターとの間に接続されている第６スイッチを備える。
【００６４】
本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置は、スキャン電極を備えるプラズマディスプレイパネルと、サステイン電圧源と基底電圧源との間に接続されている第１キャパシタ及び第２キャパシタと、前記サステイン電圧源と前記スキャン電極との間に接続され、前記スキャン電極にサステイン電圧が供給されるように制御するサステイン電圧供給制御部と、前記基底電圧源と前記スキャン電極との間に接続され、前記スキャン電極に基底電圧が供給されるように制御する基底電圧供給制御部と、前記サステイン電圧供給制御部と前記基底電圧供給制御部との間に直列に接続されている第３及び第４キャパシタと、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第３キャパシタ及び第４キャパシタの共通端子との間に接続されている第１インダクターと、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第１インダクターとの間に並列に接続されている第１エネルギー回収制御部及び第２エネルギー供給制御部と、前記第３キャパシタ及び第４キャパシタの共通端子と前記スキャン電極との間に接続されている第２インダクターと、前記第１インダクターと前記第２インダクターとの間に並列に接続されている第１エネルギー供給制御部及び第２エネルギー回収制御部とを備える。
【００６５】
前記サステイン電圧供給制御部は、前記サステイン電圧源と前記スキャン電極との間に直列に接続されている第１スイッチ及び第２スイッチを備え、前記基底電圧供給制御部が、前記基底電圧源と前記スキャン電極との間に直列に接続されている第３スイッチ及び第４スイッチを備える。
【００６６】
前記第１エネルギー供給制御部は、前記第１インダクターと前記第２インダクターとの間に接続されている第５スイッチ及び第１ダイオードを備える。
【００６７】
前記第２エネルギー供給制御部は、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第１インダクターとの間に接続されている第６スイッチ及び第２ダイオードを備える。
【００６８】
前記第１エネルギー回収制御部は、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第１インダクターとの間に接続されている第７スイッチ及び第３ダイオードを備える。
【００６９】
前記第２エネルギー回収制御部は、前記第１インダクターと前記第２インダクターとの間に接続されている第８スイッチ及び第４ダイオードを備える。
【００７０】
前記第１キャパシタ及び前記第２キャパシタそれぞれには、１／２サステイン電圧が充電され、前記第３キャパシタ及び前記第４キャパシタそれぞれには、１／４サステイン電圧が充電されることが好ましい。
【００７１】
本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置は、スキャン電極を備えるプラズマディスプレイパネルと、サステイン電圧源と基底電圧源との間に接続されている第１キャパシタ及び第２キャパシタと、前記サステイン電圧源と前記スキャン電極との間に接続され、前記スキャン電極にサステイン電圧が供給されるように制御するサステイン電圧供給制御部と、前記基底電圧源と前記スキャン電極との間に接続され、前記スキャン電極に基底電圧が供給されるように制御する基底電圧供給制御部と、前記サステイン電圧供給制御部と前記基底電圧供給制御部との間に直列に接続されている第３キャパシタ及び第４キャパシタと、前記第１キャパシタ及び前記第２キャパシタの共通端子と前記第３キャパシタ及び前記第４キャパシタの共通端子との間に並列に接続されている第１エネルギー供給制御部及び第１エネルギー回収制御部と、前記第３キャパシタ及び前記第４キャパシタの共通端子と前記スキャン電極との間に並列に接続されている第２エネルギー供給制御部及び第２エネルギー回収制御部とを備える。
【００７２】
前記サステイン電圧供給制御部は、前記サステイン電圧源と前記第３キャパシタとの間に接続されている第１スイッチ及び前記第３キャパシタと前記スキャン電極との間に接続されている第２スイッチを備え、前記基底電圧供給制御部が、前記基底電圧源と前記第４キャパシタとの間に接続されている第３スイッチ及び前記第４キャパシタと前記スキャン電極との間に接続されている第４スイッチを備える。
【００７３】
前記第２エネルギー供給制御部は、前記第３キャパシタ及び第４キャパシタの共通端子と前記第１スイッチ及び前記第２スイッチの共通端子との間に接続されている第５スイッチと、前記第１キャパシタ及び第２キャパシタの共通端子と前記第５スイッチとの間に接続されている第１インダクターとを備える。
【００７４】
前記第１エネルギー回収制御部は、前記第３スイッチ及び前記第４スイッチの共通端子と前記第１キャパシタ及び前記第２キャパシタの共通端子との間に接続されている第６スイッチと、前記第３キャパシタ及び第４キャパシタの共通端子と前記第６スイッチとの間に接続されている第３インダクターとを備える。
【００７５】
前記第２エネルギー回収制御部は、前記第１スイッチ及び前記第２スイッチの共通端子と前記第２スイッチ及び前記スキャン電極の共通端子との間に接続されている第２インダクターと、前記第３キャパシタ及び前記第４キャパシタの共通端子と前記第２インダクターとの間に接続されている第７スイッチとを備える。
【００７６】
前記第１エネルギー供給制御部は、前記第３キャパシタ及び前記第４キャパシタの共通端子と前記第３スイッチ及び前記第４スイッチの共通端子との間に接続されている第８スイッチと、前記第３スイッチ及び前記スキャン電極の共通端子と前記第８スイッチとの間に接続されている第４インダクターとを備える。
【００７７】
前記第１キャパシタ及び前記第２キャパシタそれぞれには、１／２サステイン電圧が充電され、前記第３キャパシタ及び前記第４キャパシタそれぞれには、１／４サステイン電圧が充電されることが好ましい。
【００７８】
本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置の駆動方法は、プラズマディスプレイパネルのスキャン電極の電圧を基底電圧から１／２サステイン電圧に上昇させるステップと、前記スキャン電極の電圧を１／２サステイン電圧に維持するステップと、前記スキャン電極の電圧を１／２サステイン電圧からサステイン電圧に上昇させるステップと、前記スキャン電極の電圧をサステイン電圧に維持するステップと、前記スキャン電極の電圧をサステイン電圧から１／２サステイン電圧まで下降させるステップと、前記スキャン電極の電圧を１／２サステイン電圧から０Ｖまで下降させるステップとを含む。
【００７９】
以下では、本発明の一実施の形態に係る具体的な実施例を、添付した図面を参照して説明する。
【００８０】
図３は、本発明の一実施の形態に係るプラズマディスプレイ装置のうち、プラズマディスプレイパネルを示す斜視図である。
【００８１】
同図に示すように、本発明の一実施の形態に係るプラズマディスプレイ装置のうち、プラズマディスプレイパネルの放電セルは、上部基板１０上に形成されたスキャン電極Ｙ及びサステイン電極Ｚと、下部基板１８上に形成されたアドレス電極Ｘを備える。
【００８２】
スキャン電極Ｙとサステイン電極Ｚそれぞれは、透明電極１２Ｙ，１２Ｚと、透明電極１２Ｙ，１２Ｚの線幅より小さな線幅を有し、透明電極の一方のエッジに形成される金属バス電極１３Ｙ，１３Ｚを備える。
【００８３】
透明電極１２Ｙ，１２Ｚは、通常、酸化インジウム（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ；ＩＴＯ）で上部基板１０上に形成される。金属バス電極１３Ｙ，１３Ｚは、通常、クロム（Ｃｒ）などの金属で透明電極１２Ｙ，１２Ｚ上に形成されて、抵抗の高い透明電極１２Ｙ，１２Ｚによる電圧降下を減らす役割を果たす。
【００８４】
スキャン電極Ｙとサステイン電極Ｚが並列に形成された上部基板１０には、上部誘電体層１４と保護膜１６が積層される。上部誘電体層１４には、プラズマ放電の際に発生した壁電荷が蓄積される。
【００８５】
保護膜１６は、プラズマ放電の際に発生したスパッタリングによる上部誘電体層１４の損傷を防止すると共に、２次電子の放出効率を上げるようになる。保護膜１６としては、通常、酸化マグネシウム（ＭｇＯ）が利用される。
【００８６】
アドレス電極Ｘが形成された下部基板１８上には、下部誘電体層２２、隔壁２４が形成され、下部誘電体層２２及び隔壁２４の表面には、蛍光体層２６が塗布される。
【００８７】
アドレス電極Ｘは、スキャン電極Ｙ及びサステイン電極Ｚと交差する方向に形成される。隔壁２４は、アドレス電極Ｘと並列に形成され、放電により生成した紫外線及び可視光が隣接した放電セルに漏れるのを防止する。
【００８８】
蛍光体層２６は、プラズマ放電の際に発生した紫外線により励起され、赤色、緑色又は青色のうちのいずれかの可視光線を発生する。上／下部基板１０，１８と隔壁２４との間に設けられた放電空間には、不活性混合ガスが注入される。
【００８９】
このような本発明の一実施の形態に係るプラズマディスプレイ装置は、複数のサブフィールドに分離されて駆動され、各サブフィールド期間においては、ビデオデータの加重値に比例した回数の発光が行われることによって、階調表示が行なわれる。サブフィールドは、再び初期化期間、アドレス期間、サステイン期間及び消去期間に分割されて駆動される。
【００９０】
ここで、初期化期間は、放電セルに均一な壁電荷を形成する期間であり、アドレス期間は、ビデオデータの論理値に応じて選択的なアドレス放電を発生させる期間であり、サステイン期間は、アドレス放電が発生された放電セルにおいて放電を維持させる期間である。消去期間は、サステイン期間において発生したサステイン放電を消去する期間である。
【００９１】
このように駆動される本発明の一実施の形態に係るプラズマディスプレイ装置のアドレス放電及びサステイン放電には、数百ボルト以上の高圧が必要となる。
【００９２】
したがって、アドレス放電及びサステイン放電に必要な駆動電力を最小化するために、エネルギー回収装置が利用される。エネルギー回収装置は、スキャン電極Ｙ及びサステイン電極Ｚとの間の電圧を回収し、回収された電圧を次の放電の際の駆動電圧として利用する。
【００９３】
図４は、本発明に一実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【００９４】
同図に示すように、本発明に一実施の形態に係るプラズマディスプレイ装置のうち、エネルギー回収装置５２は、パネルキャパシタＣｐを隔てて互いに対称に接続する。
【００９５】
ここで、パネルキャパシタＣｐは、ＰＤＰのスキャン電極Ｙとサステイン電極Ｚとの間に形成される静電容量を等価的に示したものである。そして、パネルキャパシタＣｐのサステイン電極Ｚには、パネルキャパシタＣｐのスキャン電極Ｙに設置されたエネルギー回収装置５２と同じ構成を有するエネルギー回収装置が、パネルキャパシタＣｐを隔てて対称に設置される。
【００９６】
本発明の一実施の形態に係るプラズマディスプレイ装置のうち、エネルギー回収装置５２は、サステイン電圧源Ｖｓと基底電圧源ＧＮＤとの間に接続されている第１キャパシタＣ１及び第２キャパシタＣ２、サステイン電圧源Ｖｓ及び第１キャパシタＣ１の共通端子とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、パネルキャパシタＣｐのスキャン電極Ｙにサステイン電圧Ｖｓが供給されるように制御するサステイン電圧供給制御部５４を備える。
【００９７】
また、基底電圧源ＧＮＤとパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、パネルキャパシタＣｐのスキャン電極Ｙに基底電圧ＧＮＤが供給されるように制御する基底電圧供給制御部５６、第１キャパシタＣ１及び第２キャパシタＣ２の共通端子とパネルキャパシタＣｐのスキャン電極Ｙとの間に並列に接続されているエネルギー供給制御部５８及びエネルギー回収制御部６０を備える。
【００９８】
また、本発明の一実施の形態に係るプラズマディスプレイ装置のうち、エネルギー回収装置は、エネルギー供給制御部５８及びエネルギー回収制御部６０の共通端子とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続されている第１インダクターＬ１、サステイン電圧供給制御部５４と基底電圧供給制御部５６との間に接続されている第３キャパシタＣ３、エネルギー供給制御部５８とサステイン電圧源Ｖｓとの間に接続されている第４ダイオードＤ４、基底電圧源ＧＮＤとエネルギー回収制御部６０との間に接続されている第１ダイオードＤ１をさらに備える。
【００９９】
ここで、第２キャパシタＣ２は、エネルギー供給／回収キャパシタであり、第３キャパシタＣ３は、維持キャパシタである。
【０１００】
第１キャパシタＣ１は、サステイン電圧源Ｖｓと第２キャパシタＣ２との間に接続され、サステイン電圧Ｖｓを分割する役割を果たす。このような第１キャパシタＣ１は、サステイン電圧源Ｖｓから供給されるサステイン電圧Ｖｓのうち、１／２サステイン電圧Ｖｓを充電する。
【０１０１】
エネルギー供給／回収キャパシタ、すなわち、第２キャパシタＣ２は、第１キャパシタＣ１と基底電圧源ＧＮＤとの間に接続され、プラズマディスプレイパネルにおいて放電に寄与していない無効電力のエネルギーを回収すると共に、回収されたエネルギーをパネルキャパシタＣｐのスキャン電極Ｙに再供給する。このような第２キャパシタＣ２には、サステイン電圧Ｖｓの半分値である１／２サステイン電圧Ｖｓ／２が充電される。
【０１０２】
サステイン電圧供給制御部５４は、サステイン電圧源Ｖｓ、第１キャパシタＣ１及び第４ダイオードＤ４の共通端子とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、サステイン電圧源Ｖｓから供給されるサステイン電圧ＶｓがパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０１０３】
このようなサステイン電圧供給制御部５４は、サステイン電圧源ＶｓとパネルキャパシタＣｐとの間に直列に接続されている第１スイッチＳＷ１及び第３スイッチＳＷ３を備える。
【０１０４】
第１スイッチＳＷ１は、サステイン電圧源Ｖｓと第３スイッチＳＷ３との間に接続され、タイミングコントローラー（図示せず）から供給される第１スイッチング制御信号に応じて、サステイン電圧源Ｖｓと第３スイッチＳＷ３及び第３キャパシタＣ３の一方の端子を電気的に接続させる。
【０１０５】
これにより、パネルキャパシタＣｐは、１／２サステイン電圧Ｖｓ／２及びサステイン電圧Ｖｓを維持する。これに対する詳細な説明は後述する。
【０１０６】
第３スイッチＳＷ３は、第１スイッチＳＷ１とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、タイミングコントローラー（図示せず）から供給される第３スイッチング制御信号に応じて、第１スイッチＳＷ１の一方の端子に供給されたサステイン電圧ＶｓをパネルキャパシタＣｐのスキャン電極Ｙに供給する。
【０１０７】
基底電圧供給制御部５６は、基底電圧源ＧＮＤ、第２キャパシタＣ２及び第１ダイオードＤ１の共通端子とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、パネルキャパシタＣｐのスキャン電極Ｙに基底電圧ＧＮＤが供給されるように制御する。このような基底電圧供給制御部５６は、基底電圧源ＧＮＤとパネルキャパシタＣｐのスキャン電極Ｙとの間に直列に接続されている第２スイッチＳＷ２及び第４スイッチＳＷ４を備える。
【０１０８】
第２スイッチＳＷ２は、基底電圧源ＧＮＤと第４スイッチＳＷ４との間に接続され、タイミングコントローラー（図示せず）から供給される第２スイッチング制御信号に応じて、基底電圧源ＧＮＤを第３キャパシタＣ３の他方の端子と第４スイッチＳＷ４の一方の端子に電気的に接続させる。これにより、パネルキャパシタＣｐのスキャン電極Ｙに基底電圧ＧＮＤが供給される。これに対する詳細な説明は後述する。
【０１０９】
第４スイッチＳＷ４は、第２スイッチＳＷ２とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、タイミングコントローラー（図示せず）から供給される第４スイッチング制御信号に応じて、第２スイッチＳＷ２の一方の端子及び第３キャパシタＣ３の他方の端子からなる共通端子をパネルキャパシタＣｐのスキャン電極Ｙに電気的に接続させる。
【０１１０】
これにより、パネルキャパシタＣｐは、１／２サステイン電圧Ｖｓ／２及び基底電圧ＧＮＤを維持する。これに対する詳細な説明は後述する。
【０１１１】
エネルギー供給制御部５８は、第１キャパシタＣ１及び第２キャパシタＣ２の共通端子と第４ダイオードＤ４、第１インダクターＬ１とエネルギー回収制御部６０との間に接続され、第２キャパシタＣ２に格納されたエネルギーがパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０１１２】
このようなエネルギー供給制御部５８は、第１キャパシタＣ１及び第２キャパシタＣ２の共通端子と第４ダイオードＤ４との間に接続されている第３ダイオードＤ３、及び、第４ダイオードＤ４と第１インダクターＬ１との間に接続されている第５スイッチＳＷ５を備える。
【０１１３】
第３ダイオードＤ３は、第１キャパシタＣ１、第２キャパシタＣ２及びエネルギー回収制御部６０の共通端子と第４ダイオードＤ４との間に接続され、第２キャパシタＣ２からのエネルギーがパネルキャパシタＣｐのスキャン電極Ｙに供給される時、パネルキャパシタＣｐのスキャン電極Ｙからの逆電流を防止する。
【０１１４】
また、第３ダイオードＤ３は、パネルキャパシタＣｐが１／２サステイン電圧Ｖｓ／２を維持する際、パネルキャパシタＣｐのスキャン電極Ｙからの逆電流を防止する。
【０１１５】
第５スイッチＳＷ５は、第３ダイオードＤ３及び第４ダイオードＤ４の共通端子と第１インダクターＬ１及びエネルギー回収制御部６０の共通端子との間に接続され、タイミングコントローラー（図示せず）から供給される第５スイッチング制御信号に応じて、第２キャパシタＣ２に格納されたエネルギーがパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０１１６】
エネルギー回収制御部６０は、第１キャパシタＣ１及び第２キャパシタＣ２の共通端子と第１ダイオードＤ１、第１インダクターＬ１及びエネルギー供給制御部５８の共通端子との間に接続され、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーが第２キャパシタＣ２に供給されるように制御する。
【０１１７】
このようなエネルギー回収制御部６０は、第１キャパシタＣ１及び第２キャパシタＣ２の共通端子と第１ダイオードＤ１との間に接続されている第２ダイオードＤ２、及び、第１ダイオードＤ１と第１インダクターＬ１との間に接続されている第６スイッチＳＷ６を備える。
【０１１８】
第２ダイオードＤ２は、第１キャパシタＣ１、第２キャパシタＣ２及びエネルギー供給制御部５８の共通端子と第１ダイオードＤ１との間に接続され、パネルキャパシタＣｐから放電に寄与していないエネルギーが第２キャパシタＣ２に回収される時、第２キャパシタＣ２からの逆電流を防止する。
【０１１９】
また、第２ダイオードＤ２は、パネルキャパシタＣｐが１／２サステイン電圧Ｖｓ／２を維持する時、第２キャパシタＣ２からの逆電流を防止する。
【０１２０】
第６スイッチＳＷ６は、第１ダイオードＤ１及び第２ダイオードＤ２の共通端子と第１インダクターＬ１及びエネルギー供給制御部５８の共通端子との間に接続され、タイミングコントローラー（図示せず）から供給される第６スイッチング制御信号に応じて、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーが第２キャパシタＣ２に回収されるように制御する。
【０１２１】
第１インダクターＬ１は、エネルギー供給制御部５８及びエネルギー回収制御部６０の共通端子とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、第５スイッチＳＷ５及び第６スイッチＳＷ６のスイッチングに応じて、パネルキャパシタＣｐと共振ループを形成する。
【０１２２】
このような第１インダクターＬ１は、第５スイッチＳＷ５がターンオンする際、パネルキャパシタＣｐとのＬＣ共振により、第２キャパシタＣ２に格納されたエネルギーをパネルキャパシタＣｐのスキャン電極Ｙに供給すると共に、第６スイッチＳＷ６がターンオンする際、パネルキャパシタＣｐとのＬＣ共振により、パネルキャパシタＣｐに格納されたエネルギーを第２キャパシタＣ２に回収する。
【０１２３】
維持キャパシタ、すなわち、第３キャパシタＣ３は、第１スイッチＳＷ１と第２スイッチＳＷ２との間に接続され、１／２サステイン電圧Ｖｓ／２を充電する。
【０１２４】
第４ダイオードＤ４は、第１キャパシタＣ１、サステイン電圧源Ｖｓ及び第１スイッチＳＷ１の共通端子と第３ダイオードＤ３及び第５スイッチＳＷ５の共通端子との間に接続され、サステイン電圧源Ｖｓからの逆電流を防止する。
【０１２５】
これによって、第２キャパシタＣ２からパネルキャパシタＣｐのスキャン電極Ｙに供給されるエネルギーの損失が防止される。
【０１２６】
第１ダイオードＤ１は、第２キャパシタＣ２、基底電圧源ＧＮＤ及び第２スイッチＳＷ２の共通端子と第２ダイオードＤ２及び第６スイッチＳＷ６の共通端子との間に接続され、パネルキャパシタＣｐのスキャン電極Ｙから第２キャパシタＣ２に回収されるエネルギーの損失を防止する。
【０１２７】
ここで、第１ダイオードＤ１及び第４ダイオードＤ４は除去できる。
【０１２８】
図５は、図４に示されたスイッチのオン・オフタイミングを示す図であり、図６〜図１１は、図５に示されたスイッチのオン・オフタイミングに応じて形成された電流パスを示す図である。ここで、第１キャパシタＣ１、第２キャパシタＣ２及び第３キャパシタＣ３には、１／２サステイン電圧Ｖｓ／２が充電されていると仮定して説明する。
【０１２９】
図５〜図１１に示すように、ｔ１時点以前では、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号及び第４スイッチング制御信号に応じて、第２スイッチＳＷ２及び第４スイッチＳＷ４がターンオンする。
【０１３０】
これにより、図６に示すように、基底電圧源ＧＮＤ、第２スイッチＳＷ２及び第４スイッチＳＷ４を経て、パネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成される。これによって、パネルキャパシタＣｐは、基底電圧ＧＮＤを維持する。
【０１３１】
ｔ１期間においては、タイミングコントローラー（図示せず）から供給されるロー状態の第２スイッチング制御信号及び第４スイッチング制御信号と、ハイ状態の第５スイッチング制御信号に応じて、第２スイッチＳＷ２及び第４スイッチＳＷ４はターンオフし、第５スイッチＳＷ５がターンオンする。
【０１３２】
これにより、図７に示すように、第２キャパシタＣ２、第３ダイオードＤ３、第５スイッチＳＷ５及び第１インダクターＬ１を経て、パネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成され、第１インダクターＬ１とパネルキャパシタＣｐは、直列共振を発生する。この時、パネルキャパシタＣｐの電圧Ｖｐと第１インダクターＬ１に流れる電流は、式５の通りである。
【０１３３】
【数５】
2007011360.tif 000007
【０１３４】
これにより、ｔ１期間においてパネルキャパシタＣｐの電圧Ｖｐは、基底電圧０Ｖから１／２サステイン電圧Ｖｓ／２まで上昇し、第１インダクターＬ１に流れる電流ＩＬ１はVs/(2Zn)まで上昇する。
【０１３５】
ｔ２期間においては、タイミングコントローラー（図示せず）から供給されるハイ状態の第１スイッチング制御信号、第４スイッチング制御信号及び第５スイッチング制御信号に応じて、第５スイッチＳＷ５は、以前のオン状態を維持し、第１スイッチＳＷ１及び第４スイッチＳＷ４がターンオンする。
【０１３６】
これにより、図８に示すように、第２キャパシタＣ２、第３ダイオードＤ３、第５スイッチＳＷ５及び第１インダクターＬ１を経て、パネルキャパシタＣｐのスキャン電極Ｙに続く第１電流パスと、サステイン電圧源Ｖｓ、第１スイッチＳＷ１、第３キャパシタＣ３及び第４スイッチＳＷ４を経て、パネルキャパシタＣｐのスキャン電極Ｙに続く第２電流パスが形成される。
【０１３７】
これによって、パネルキャパシタＣｐの電圧Ｖｐは、１／２サステイン電圧Ｖｓ／２に維持され、第１インダクターＬ１の両端間の電圧は０であるため、第１インダクターＬ１の電流ＩＬ１は、 Vs/(2Zn)の値を維持するようになる。
【０１３８】
ｔ３期間においては、タイミングコントローラー（図示せず）から供給されるロー状態の第１スイッチング制御信号及び第４スイッチング制御信号と、ハイ状態の第５スイッチング制御信号とに応じて、第５スイッチＳＷ５は、以前のオン状態を維持し、第１スイッチＳＷ１及び第４スイッチＳＷ４がターンオフする。
【０１３９】
これにより、図７に示すように、第２キャパシタＣ２、第３ダイオードＤ３、第５スイッチＳＷ５及び第１インダクターＬ１を経て、パネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成され、第１インダクターＬ１とパネルキャパシタＣｐは、直列共振を発生する。この時、パネルキャパシタＣｐの電圧Ｖｐと第１インダクターＬ１に流れる電流は、式６の通りである。
【０１４０】
【数６】
2007011360.tif 000008
【０１４１】
これにより、ｔ３期間においてパネルキャパシタＣｐの電圧Ｖｐは、１／２サステイン電圧Ｖｓ／２からサステイン電圧Ｖｓまで上昇し、第１インダクターＬ１に流れる電流ＩＬ１は、 Vs/(2Zn)から０まで下降する。
【０１４２】
ｔ４期間においては、タイミングコントローラー（図示せず）から供給されるロー状態の第５スイッチング制御信号と、ハイ状態の第１スイッチング制御信号及び第３スイッチング制御信号とに応じて、第５スイッチＳＷ５は、ターンオフし、第１スイッチＳＷ１及び第３スイッチＳＷ３は、ターンオンする。
【０１４３】
これにより、図９に示すように、サステイン電圧源Ｖｓ、第１スイッチＳＷ１及び第３スイッチＳＷ３を経て、パネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成される。これによって、パネルキャパシタＣｐの電圧Ｖｐは、サステイン電圧Ｖｓを維持する。
【０１４４】
ｔ５期間においては、タイミングコントローラー（図示せず）から供給されるロー状態の第１スイッチング制御信号及び第３スイッチング制御信号と、ハイ状態の第６スイッチング制御信号とに応じて、第１スイッチＳＷ１及び第３スイッチＳＷ３は、ターンオフし、第６スイッチＳＷ６は、ターンオンする。
【０１４５】
これにより、図１０に示すように、パネルキャパシタＣｐ、第１インダクターＬ１、第６スイッチＳＷ６及び第２ダイオードＤ２を経て、第２キャパシタＣ２に続く電流パスが形成され、第１インダクターＬ１とパネルキャパシタＣｐは、直列共振を発生する。この時、パネルキャパシタＣｐの電圧Ｖｐと第１インダクターＬ１に流れる電流ＩＬ１は、式７の通りである。
【０１４６】
【数７】
2007011360.tif 000009
【０１４７】
これにより、ｔ５期間においてパネルキャパシタＣｐの電圧Ｖｐは、サステイン電圧Ｖｓから１／２サステイン電圧Ｖｓ／２に下降し、第１インダクターＬ１に流れる電流ＩＬ１は、０から-Vs/(2Zn)まで下降する。
【０１４８】
ｔ６期間においては、タイミングコントローラー（図示せず）から供給されるハイ状態の第１スイッチング制御信号、第４スイッチング制御信号及び第６スイッチング制御信号に応じて、第６スイッチＳＷ６は、以前のオン状態を維持し、第１スイッチＳＷ１及び第４スイッチＳＷ４は、ターンオンする。
【０１４９】
これにより、図１１に示すように、パネルキャパシタＣｐ、第１インダクターＬ１、第６スイッチＳＷ６及び第２ダイオードＤ２を経て第２キャパシタＣ２に続く第１電流パスと、サステイン電圧源Ｖｓ、第１スイッチＳＷ１、第３キャパシタＣ３及び第４スイッチＳＷ４を経てパネルキャパシタＣｐのスキャン電極Ｙに続く第２電流パスが形成される。
【０１５０】
これによって、パネルキャパシタＣｐの電圧Ｖｐは、１／２サステイン電圧Ｖｓ／２に維持され、第１インダクターＬ１の両端間の電圧は０であるため、第１インダクターＬ１の電流ＩＬ１は、-Vs/(2Zn)の値を維持するようになる。
【０１５１】
ｔ７期間においては、タイミングコントローラー（図示せず）から供給されるロー状態の第１スイッチング制御信号及び第４スイッチング制御信号と、ハイ状態の第６スイッチング制御信号とに応じて、第６スイッチＳＷ６は、以前のオン状態を維持し、第１スイッチＳＷ１及び第４スイッチＳＷ４は、ターンオフする。
【０１５２】
これにより、図１０に示すように、パネルキャパシタＣｐ、第１インダクターＬ１、第６スイッチＳＷ６及び第２ダイオードＤ２を経て、第２キャパシタＣ２に続く電流パスが形成され、第１インダクターＬ１とパネルキャパシタＣｐは、直列共振を発生する。この時、パネルキャパシタＣｐの電圧Ｖｐと第１インダクターＬ１に流れる電流ＩＬ１は、式８の通りである。
【０１５３】
【数８】
2007011360.tif 000010
【０１５４】
これにより、ｔ７期間においてパネルキャパシタＣｐの電圧Ｖｐは、１／２サステイン電圧Ｖｓ／２から基底電圧０Ｖに下降し、第１インダクターＬ１に流れる電流ＩＬ１は、-Vs/(2Zn)から０に上昇する。
【０１５５】
ｔ８期間以後には、ｔ１期間以前からｔ７期間までの動作を繰り返し行いながら、パネルキャパシタＣｐのスキャン電極Ｙにサステインパルスを供給する。
【０１５６】
図１２は、本発明の他の一実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【０１５７】
同図に示すように、本発明の他の一実施の形態に係るプラズマディスプレイ装置のうち、エネルギー回収装置６２は、パネルキャパシタＣｐを隔てて互いに対称に接続する。
【０１５８】
ここで、パネルキャパシタＣｐは、ＰＤＰのスキャン電極Ｙとサステイン電極Ｚとの間に形成される静電容量を等価的に示したものである。そして、パネルキャパシタＣｐのサステイン電極Ｚには、パネルキャパシタＣｐのスキャン電極Ｙに設置されたエネルギー回収装置６２と同じ構成を有するエネルギー回収装置が、パネルキャパシタＣｐを隔てて対称に設置される。
【０１５９】
本発明の他の一実施の形態に係るプラズマディスプレイパネルのエネルギー回収装置６２は、パネルキャパシタＣｐ、サステイン電圧を供給するサステイン電圧源Ｖｓ、サステイン電圧源Ｖｓと基底電圧源ＧＮＤとの間に直列に接続される第１及び第２キャパシタＣ１，Ｃ２、第１キャパシタＣ１と第２キャパシタＣ２との間の第１ノードＮ１、サステイン電圧源ＶｓとパネルキャパシタＣｐとの間に直列に接続されるサステイン電圧供給制御部６４を備える。
【０１６０】
基底電圧源ＧＮＤとパネルキャパシタＣｐとの間に接続されている基底電圧供給制御部６６、サステイン電圧供給制御部６４と基底電圧供給制御部６６との間に直列に接続されている第３及び第４キャパシタＣ３，Ｃ４、第３キャパシタＣ３と第４キャパシタＣ４との間の第２ノードＮ２、第１ノードＮ１と第２ノードＮ２との間に接続されている第１インダクターＬ１、第１ノードＮ１と第１インダクターＬ１との間に並列に接続されている第１エネルギー回収制御部７０Ａと第２エネルギー供給制御部６８Ｂ、第２ノードＮ２とスキャン電極Ｙとの間に接続されている第２インダクターＬ２、第２ノードＮ２と第２インダクターＬ２との間に並列に接続されている第１エネルギー供給制御部６８Ａと第２エネルギー回収制御部７０Ｂを備える。
【０１６１】
ここで、第２キャパシタＣ２及び第４キャパシタＣ４は、エネルギー供給／回収キャパシタであり、第３キャパシタＣ３は、維持キャパシタである。
【０１６２】
第１キャパシタＣ１は、サステイン電圧源Ｖｓと第２キャパシタＣ２との間に接続され、サステイン電圧Ｖｓを分割する役割を果たす。このような第１キャパシタＣ１は、サステイン電圧源Ｖｓから供給されるサステイン電圧Ｖｓのうち、１／２サステイン電圧Ｖｓを充電する。
【０１６３】
第２キャパシタＣ２は、第１キャパシタＣ１と基底電圧源ＧＮＤとの間に接続され、プラズマディスプレイパネルにおいて放電に寄与していない無効電力のエネルギーを回収すると共に、回収されたエネルギーをパネルキャパシタＣｐのスキャン電極Ｙに再供給する。このような第２キャパシタＣ２には、サステイン電圧Ｖｓの半分値である１／２サステイン電圧Ｖｓ／２が充電される。
【０１６４】
サステイン電圧供給制御部６４は、サステイン電圧源Ｖｓ、第１キャパシタＣ１及び第３キャパシタＣ３とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、サステイン電圧源Ｖｓから供給されるサステイン電圧ＶｓがパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０１６５】
このようなサステイン電圧供給制御部６４は、サステイン電圧源ＶｓとパネルキャパシタＣｐとの間に直列に接続されている第１スイッチＳＷ１及び第２スイッチＳＷ２を備える。
【０１６６】
第１スイッチＳＷ１は、第１キャパシタＣ１及びサステイン電圧源Ｖｓの共通端子と第３キャパシタ及び第２スイッチＳＷ２の共通端子との間に接続され、タイミングコントローラー（図示せず）から供給される第１スイッチング制御信号に応じて、サステイン電圧源Ｖｓと第２スイッチＳＷ２、及び第３キャパシタＣ３の一方の端子とを電気的に接続させる。
【０１６７】
これにより、パネルキャパシタＣｐは、１／２サステイン電圧Ｖｓ／２及びサステイン電圧Ｖｓを維持する。これに対する詳細な説明は後述する。
【０１６８】
第２スイッチＳＷ２は、第１スイッチＳＷ１とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、タイミングコントローラー（図示せず）から供給される第２スイッチング制御信号に応じて、第１スイッチＳＷ１の一方の端子に供給されたサステイン電圧ＶｓをパネルキャパシタＣｐのスキャン電極Ｙに供給する。
【０１６９】
基底電圧供給制御部６６は、基底電圧源ＧＮＤ、第２キャパシタＣ２及び第４キャパシタＣ４とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、パネルキャパシタＣｐのスキャン電極Ｙに基底電圧ＧＮＤが供給されるように制御する。
【０１７０】
このような基底電圧供給制御部６６は、基底電圧源ＧＮＤとパネルキャパシタＣｐのスキャン電極Ｙとの間に直列に接続されている第３スイッチＳＷ３及び第４スイッチＳＷ４を備える。
【０１７１】
第３スイッチＳＷ３は、第２キャパシタＣ２及び基底電圧源ＧＮＤの共通端子と第４キャパシタＣ４及び第４スイッチＳＷ４共通端子との間に接続され、タイミングコントローラー（図示せず）から供給される第３スイッチング制御信号に応じて、基底電圧源ＧＮＤを第４キャパシタＣ４の一方の端子と第４スイッチＳＷ４の一方の端子に基底電圧源ＧＮＤを電気的に接続させる。これにより、パネルキャパシタＣｐのスキャン電極Ｙに基底電圧ＧＮＤが供給される。これに対する詳細な説明は後述する。
【０１７２】
第４スイッチＳＷ４は、第３スイッチＳＷ３とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、タイミングコントローラー（図示せず）から供給される第４スイッチング制御信号に応じて、第３スイッチＳＷ３の一方の端子及び第４キャパシタＣ４の一方端の共通端子を、パネルキャパシタＣｐのスキャン電極Ｙに電気的に接続させる。これにより、パネルキャパシタＣｐは、１／２サステイン電圧Ｖｓ／２及び基底電圧ＧＮＤを維持する。これに対する詳細な説明は後述する。
【０１７３】
第１エネルギー供給制御部６８Ａは、第２ノードＮ２と第２インダクターＬ２との間に接続され、第４キャパシタＣ４に格納されたエネルギーがパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０１７４】
このような第１エネルギー供給制御部６８Ａは、第２ノードＮ２と第２インダクターＬ２との間に接続されている第５スイッチＳＷ５と第１ダイオードＤ１を備える。第１エネルギー供給制御部６８Ａは、第４キャパシタＣ４に格納されたＶｓ／４電圧をパネルキャパシタＣｐに供給する。
【０１７５】
第５スイッチＳＷ５は、タイミングコントローラー（図示せず）から供給される第５スイッチング制御信号に応じて、第４キャパシタＣ４に格納されたエネルギーがパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０１７６】
第１ダイオードＤ１は、パネルキャパシタＣｐからエネルギーを回収する時、エネルギーが第５スイッチＳＷ５に流れるのを防止する。
【０１７７】
第２エネルギー供給制御部６８Ｂは、第１ノードＮ１と第１インダクターＬ１との間に接続され、第２キャパシタＣ２に格納されたエネルギーをパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０１７８】
このような第２エネルギー供給制御部６８Ｂは、第１ノードＮ１と第１インダクターＬ１との間に接続されている第６スイッチＳＷ６と第２ダイオードＤ２を備える。
【０１７９】
ここで、第２エネルギー供給制御部６８Ｂは、第１エネルギー供給制御部６８ＡによりＶｓ／２電圧に充電されたパネルキャパシタＣｐの電圧を略サステイン電圧であるＶｓ電圧まで上昇させるようになる。
【０１８０】
第６スイッチＳＷ６は、タイミングコントローラー（図示せず）から供給される第６スイッチング制御信号に応じて、第２キャパシタＣ２に格納されたエネルギーがパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０１８１】
第２ダイオードＤ２は、パネルキャパシタＣｐからエネルギーを回収する時、エネルギーが第６スイッチＳＷ６に逆流するのを防止する。
【０１８２】
第１エネルギー回収制御部７０Ａは、第１ノードＮ１と第１インダクターＬ１との間に接続され、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーが第２キャパシタＣ２に供給されるように制御する。このような第１エネルギー回収制御部７０Ａは、第１ノードＮ１と第１インダクターＬ１との間に接続される第７スイッチＳＷ７及び第３ダイオードＤ３を備える。
【０１８３】
第７スイッチＳＷ７は、タイミングコントローラー（図示せず）から供給される第７スイッチング制御信号に応じて、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーが第２キャパシタＣ２に回収されるように制御する。
【０１８４】
第３ダイオードＤ２は、パネルキャパシタＣｐから放電に寄与していないエネルギーが第２キャパシタＣ２に回収される時、第２キャパシタＣ２からの逆電流を防止する。
【０１８５】
第２エネルギー回収制御部７０Ｂは、第２ノードＮ２と第２インダクターＬ２との間に接続され、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーが第４キャパシタＣ４に供給されるように制御する。
【０１８６】
このような第２エネルギー回収制御部７０Ｂは、第２ノードＮ２と第２インダクターＬ２との間に接続される第８スイッチＳＷ８及び第４ダイオードＤ４を備える。
【０１８７】
第８スイッチＳＷ８は、タイミングコントローラー（図示せず）から供給される第８スイッチング制御信号に応じて、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーが第４キャパシタＣ４に回収されるように制御する。
【０１８８】
第４ダイオードＤ４は、パネルキャパシタＣｐから放電に寄与していないエネルギーが第４キャパシタＣ４に回収される時、第４キャパシタＣ４からの逆電流を防止する。
【０１８９】
第１インダクターＬ１は、第１ノードＮ１と第２ノードＮ２との間にそれぞれ接続され、第６スイッチＳＷ６及び第７スイッチＳＷ７のスイッチングに応じて、パネルキャパシタＣｐと共振ループを形成する。
【０１９０】
このような第１インダクターＬ１は、第６スイッチＳＷ６がターンオンする時、パネルキャパシタＣｐとのＬＣ共振により第２キャパシタＣ２に格納されたエネルギーをパネルキャパシタＣｐのスキャン電極Ｙに供給すると共に、第７スイッチＳＷ７がターンオンする時、パネルキャパシタＣｐとのＬＣ共振によりパネルキャパシタＣｐに格納されたエネルギーを第２キャパシタＣ２に回収する。
【０１９１】
第２インダクターＬ１は、第２ノードＮ２とスキャン電極Ｙとの間にそれぞれ接続され、第５スイッチＳＷ５及び第８スイッチＳＷ８のスイッチングに応じて、パネルキャパシタＣｐと共振ループを形成する。
【０１９２】
このような第２インダクターＬ２は、第５スイッチＳＷ５がターンオンする時、パネルキャパシタＣｐとのＬＣ共振により第４キャパシタＣ４に格納されたエネルギーをパネルキャパシタＣｐのスキャン電極Ｙに供給すると共に、第８スイッチＳＷ８がターンオンする時、パネルキャパシタＣｐとのＬＣ共振によりパネルキャパシタＣｐに格納されたエネルギーを第４キャパシタＣ４に回収する。ここで、第１キャパシタＣ１は除去できる。
【０１９３】
図１３は、図１２に示されたスイッチのオン・オフタイミングを示す図であり、図１４〜図２１は、図１３に示されたスイッチのオン・オフタイミングに応じて形成された電流パスを示す図である。
【０１９４】
ここで、第１キャパシタＣ１及び第２キャパシタＣ２それぞれの両端電圧は、１／２サステイン電圧Ｖｓ／２、第３キャパシタＣ３及び第４キャパシタＣ４それぞれの両端電圧は、１／４サステイン電圧Ｖｓ／４と仮定し説明する。
【０１９５】
図１３〜図２１に示すように、ｔ１期間においてはタイミングコントローラー（図示せず）から供給されるハイ状態の第３スイッチング制御信号及び第５スイッチング制御信号に応じて、第３スイッチＳＷ３及び第５スイッチＳＷ５がターンオンする。
【０１９６】
これにより、図１４に示すように、第３スイッチＳＷ３、第４キャパシタＣ４、第２ノードＮ２、第５スイッチＳＷ５、第１ダイオードＤ１及び第２インダクターＬ２を経て、パネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成され、第２インダクターＬ２とパネルキャパシタＣｐは、直列共振回路を構成するようになる。この時、パネルキャパシタＣｐの電圧Ｖｐと第２インダクターＬ２に流れる電流ｉｐ２（ｔ）は、式９の通りである。
【０１９７】
【数９】
2007011360.tif 000011
【０１９８】
これにより、ｔ１期間においてパネルキャパシタＣｐの電圧Ｖｐは、基底電圧（０Ｖ）から１／２サステイン電圧Ｖｓ／２まで上昇するようになる。
【０１９９】
t２期間においては、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号、第３スイッチング制御信号に応じて、第３スイッチＳＷ３は、以前のオン状態を維持し、第２スイッチＳＷ２は、ターンオンする。
【０２００】
これにより、図１５に示すように、第３スイッチＳＷ３、第４キャパシタＣ４、第３キャパシタＣ３、第２スイッチＳＷ２を経て、パネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成される。これによって、パネルキャパシタＣｐの電圧Ｖｐは、１／２サステイン電圧Ｖｓ／２に維持される。
【０２０１】
ｔ３期間においては、第３スイッチＳＷ３がターンオフすると共に、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号と第６スイッチング制御信号に応じて、第２スイッチＳＷ２及び第６スイッチＳＷ６がターンオンする。
【０２０２】
これにより、図１６に示すように、第２キャパシタＣ２、第１ノードＮ１、第６スイッチＳＷ６、第２ダイオードＤ２、第１インダクターＬ１及び第２スイッチＳＷ２を経て、パネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成され、第１インダクターＬ１とパネルキャパシタＣｐは、直列共振回路を構成するようになる。この時、パネルキャパシタＣｐの電圧Ｖｐと第１インダクターＬ１に流れる電流ｉｐ１（ｔ）は、式１０の通りである。
【０２０３】
【数１０】
2007011360.tif 000012
【０２０４】
これにより、パネルキャパシタＣｐの電圧Ｖｐは、Ｖｓ／２からサステイン電圧Ｖｓに近い電圧に上昇する。
【０２０５】
ｔ４期間においては、タイミングコントローラー（図示せず）から供給されるハイ状態の第１スイッチング制御信号及び第２スイッチング制御信号に応じて、第１スイッチＳＷ１及び第２スイッチＳＷ２がターンオンする。
【０２０６】
これにより、図１７に示すように、サステイン電圧源Ｖｓ、第１スイッチＳＷ１及び第２スイッチＳＷ２を経て、パネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成される。これによって、パネルキャパシタＣｐの電圧Ｖｐは、サステイン電圧Ｖｓを維持する。
【０２０７】
ｔ５期間においては、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号及び第７スイッチング制御信号に応じて、第２スイッチＳＷ２及び第７スイッチＳＷ７がターンオンする。
【０２０８】
これにより、図１８に示すように、パネルキャパシタＣｐ、第２スイッチＳＷ２、第３キャパシタＣ３、第１インダクターＬ１、第３ダイオードＤ３、第７スイッチＳＷ７及び第２キャパシタＣ２に続く電流パスが形成され、第１インダクターＬ１とパネルキャパシタＣｐは、直列共振を発生する。この時、パネルキャパシタＣｐの電圧Ｖｐと第１インダクターＬ１に流れる電流ｉｐ１（ｔ）は、式１１の通りである。
【０２０９】
【数１１】
2007011360.tif 000013
【０２１０】
これにより、パネルキャパシタＣｐの電圧Ｖｐは、Ｖｓ／２電圧から下降すると共に、第２キャパシタＣ２には、パネルキャパシタＣｐから回収されたエネルギーが格納される。
【０２１１】
ｔ６期間においては、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号及び第３スイッチング制御信号に応じて、第３スイッチＳＷ３及び第２スイッチＳＷ２がターンオンする。
【０２１２】
これにより、図１９に示すように、パネルキャパシタＣｐのスキャン電極Ｙ、第２スイッチＳＷ２、第３キャパシタＣ３、第４キャパシタＣ４、第３スイッチＳＷ３に続く電流パスが形成される。これによって、パネルキャパシタＣｐの電圧Ｖｐは、１／２サステイン電圧Ｖｓ／２に維持される。
【０２１３】
ｔ７期間においては、第２スイッチＳＷ２がターンオフすると共に、タイミングコントローラー（図示せず）から供給されるハイ状態の第３スイッチング制御信号及び第８スイッチング制御信号に応じて、第３スイッチＳＷ３及び第８スイッチＳＷ８がターンオンする。
【０２１４】
これにより、図２０に示すように、パネルキャパシタＣｐのスキャン電極Ｙ、第２インダクターＬ２、第８スイッチＳＷ８、第４ダイオードＤ４、第２ノードＮ２、第４キャパシタＣ４、第３スイッチＳＷ３に続く電流パスが形成され、第２インダクターＬ２とパネルキャパシタＣｐは、直列共振回路を構成する。この時、パネルキャパシタＣｐの電圧Ｖｐと第２インダクターＬ２に流れる電流ｉｐ２（ｔ）は、式１２の通りである。
【０２１５】
【数１２】
2007011360.tif 000014
【０２１６】
これにより、パネルキャパシタＣｐの電圧Ｖｐは、Ｖｓ／２から基底電圧０Ｖに下降すると共に、パネルキャパシタＣｐから回収されるエネルギーは、第４キャパシタＣ４に格納される。
【０２１７】
ｔ８期間においては、タイミングコントローラー（図示せず）から供給されるハイ状態の第３スイッチング制御信号及び第４スイッチング制御信号に応じて、第３スイッチＳＷ３及び第４スイッチＳＷ４がターンオンする。
【０２１８】
これにより、図２１に示すように、基底電圧源ＧＮＤ、第３スイッチＳＷ３及び第４スイッチＳＷ４を経て、パネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成される。これによって、パネルキャパシタＣｐは、基底電圧ＧＮＤを維持する。
【０２１９】
図２２は、本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【０２２０】
同図に示すように、本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置のうち、エネルギー回収装置７２は、パネルキャパシタＣｐを隔てて互いに対称に接続する。
【０２２１】
ここで、パネルキャパシタＣｐは、ＰＤＰのスキャン電極Ｙとサステイン電極Ｚとの間に形成される静電容量を等価的に示したものである。そして、パネルキャパシタＣｐのサステイン電極Ｚには、パネルキャパシタＣｐのスキャン電極Ｙに設置されたエネルギー回収装置７２と同じ構成を有するエネルギー回収装置がパネルキャパシタＣｐを隔てて対称に設置される。
【０２２２】
本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置のうち、エネルギー回収装置７２は、サステイン電圧源Ｖｓと基底電圧源ＧＮＤとの間に接続されている第１キャパシタＣ１及び第２キャパシタＣ２、サステイン電圧源ＶｓとパネルキャパシタＣｐのスキャン電極Ｙとの間に接続されているサステイン電圧供給制御部７４を備える。
【０２２３】
また、基底電圧源ＧＮＤとパネルキャパシタＣｐのスキャン電極Ｙとの間に接続されている基底電圧供給制御部７６、サステイン電圧供給制御部７４と基底電圧供給制御部７６との間に接続されている第３キャパシタＣ３及び第４キャパシタＣ４、第１キャパシタＣ１及び第２キャパシタＣ２の共通端子と第３キャパシタＣ３及び第４キャパシタＣ４の共通端子との間に並列に接続されている第２エネルギー供給制御部８０及び第１エネルギー回収制御部８２、第３キャパシタＣ３及び第４キャパシタＣ４の共通端子とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続されている第１エネルギー供給制御部７８及び第２エネルギー回収制御部８４を備える。
【０２２４】
また、本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置のうち、エネルギー回収装置７２は、サステイン電圧供給制御部７４と第２エネルギー供給制御部８０との間に並列に接続されている第１ダイオードＤ１及び第２ダイオードＤ２を備える。
【０２２５】
また、サステイン電圧供給制御部７４と第２エネルギー回収制御部８４との間に並列に接続されている第６ダイオードＤ６及び第７ダイオードＤ７、基底電圧供給制御部７６と第１エネルギー回収制御部８２との間に接続されている第５ダイオードＤ５、及び基底電圧供給制御部７６と第１エネルギー供給制御部７８との間に接続されている第１０ダイオードＤ１０及び第１１ダイオードＤ１１をさらに備える。
【０２２６】
第１キャパシタＣ１は、サステイン電圧源Ｖｓと第２キャパシタＣ２との間に接続され、第２キャパシタＣ２と共にサステイン電圧Ｖｓを分割する役割を果たす。このような第１キャパシタＣ１は、サステイン電圧源Ｖｓから供給されるサステイン電圧Ｖｓのうち、１／２サステイン電圧Ｖｓを充電する。
【０２２７】
第２キャパシタＣ２は、第１キャパシタＣ１と基底電圧源ＧＮＤとの間に接続され、ＰＤＰにおいて放電に寄与していない無効電力のエネルギーを回収すると共に、回収されたエネルギーをパネルキャパシタＣｐのスキャン電極Ｙに再供給する。このような第２キャパシタＣ２には、サステイン電圧Ｖｓの半分値である１／２サステイン電圧Ｖｓ／２が充電される。
【０２２８】
サステイン電圧供給制御部７４は、サステイン電圧源Ｖｓ及び第１キャパシタＣ１の共通端子とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、サステイン電圧源Ｖｓから供給されるサステイン電圧ＶｓがパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０２２９】
このようなサステイン電圧供給制御部７４は、サステイン電圧源ＶｓとパネルキャパシタＣｐとの間に直列に接続されている第１スイッチＳＷ１及び第２スイッチＳＷ２を備える。
【０２３０】
第１スイッチＳＷ１は、サステイン電圧源Ｖｓと第２スイッチＳＷ２との間に接続され、タイミングコントローラー（図示せず）から供給される第１スイッチング制御信号に応じて、第１キャパシタＣ１及び第２キャパシタＣ２に充電されたサステイン電圧Ｖｓ又はサステイン電圧源Ｖｓからのサステイン電圧Ｖｓが第２スイッチＳＷ２の一方の端子に供給されるように制御する。
【０２３１】
これにより、第２スイッチＳＷ２がタイミングコントローラー（図示せず）から供給される第２スイッチング制御信号によりターンオンする時、パネルキャパシタＣｐにはサステイン電圧Ｖｓが供給される。
【０２３２】
第２スイッチＳＷ２は、第１スイッチＳＷ１とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、タイミングコントローラー（図示せず）から供給される第２スイッチング制御信号に応じて、自分の一方の端子に供給された電圧（サステイン電圧Ｖｓ及び１／２サステイン電圧Ｖｓ／２）がパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。これにより、パネルキャパシタＣｐは、第２スイッチＳＷ２がターンオンする時、１／２サステイン電圧Ｖｓ／２及びサステイン電圧Ｖｓを維持する。
【０２３３】
基底電圧供給制御部７６は、基底電圧源ＧＮＤ及び第２キャパシタＣ２の共通端子とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、パネルキャパシタＣｐのスキャン電極Ｙに基底電圧ＧＮＤが供給されるように制御する。
【０２３４】
このような基底電圧供給制御部７６は、基底電圧源ＧＮＤとパネルキャパシタＣｐのスキャン電極Ｙとの間に直列に接続されている第３スイッチＳＷ３及び第４スイッチＳＷ４を備える。
【０２３５】
第３スイッチＳＷ３は、第４スイッチＳＷ４とパネルキャパシタＣｐのスキャン電極Ｙとの間に接続され、タイミングコントローラー（図示せず）から供給される第３スイッチング制御信号に応じて、自分の一方の端子に供給された基底電圧ＧＮＤがパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０２３６】
これにより、第３スイッチＳＷ３がターンオンする間に、パネルキャパシタＣｐには、基底電圧ＧＮＤが供給される。
【０２３７】
第４スイッチＳＷ４は、基底電圧源ＧＮＤと第３スイッチＳＷ３との間に接続され、タイミングコントローラー（図示せず）から供給される第４スイッチング制御信号に応じて、第４キャパシタＣ４の一方の端子と第３スイッチＳＷ３の一方の端子とを基底電圧源ＧＮＤに電気的に接続させる。
【０２３８】
これにより、第４キャパシタＣ４は、パネルキャパシタＣｐから放電されるエネルギーを格納し、パネルキャパシタＣｐは、自分に格納されたエネルギーを放電すると共に、基底電圧ＧＮＤを維持する。これに対する詳細な説明は後述する。
【０２３９】
第３キャパシタＣ３は、第２ダイオードＤ２及び第６ダイオードＤ６の共通端子と第１エネルギー回収制御部８２、第２エネルギー回収制御部８４、第１エネルギー供給制御部７８、第２エネルギー供給制御部８０及び第４キャパシタＣ４の共通端子との間に接続され、第２キャパシタＣ２又は第４キャパシタＣ４と共にパネルキャパシタＣｐのスキャン電極Ｙにエネルギーを供給すると共に、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーを回収する。このような第３キャパシタＣ３には、１／４サステイン電圧Ｖｓ／４が充電される。
【０２４０】
第４キャパシタＣ４は、第５ダイオードＤ５及び第ダイオードＤ１０の共通端子と第１エネルギー回収制御部８２、第２エネルギー回収制御部８４、第１エネルギー供給制御部７８、第２エネルギー供給制御部８０及び第３キャパシタＣ３の共通端子との間に接続され、第３キャパシタＣ３と共にパネルキャパシタＣｐのスキャン電極Ｙにエネルギーを供給すると共に、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーを回収する。このような第４キャパシタＣ４には、１／４サステイン電圧Ｖｓ／４が充電される。
【０２４１】
第１エネルギー供給制御部７８は、第２エネルギー回収制御部８４と、第１０ダイオードＤ１０及び第１１ダイオードＤ１１との間に接続され、第４キャパシタＣ４に格納されたエネルギーがパネルキャパシタＣｐに供給されるように制御する。このような第１エネルギー供給制御部７８は、第４キャパシタＣ４及び第２エネルギー回収制御部８４の共通端子と第ダイオードＤ１０との間に接続されている第８スイッチＳＷ８、第２エネルギー回収制御部８４及びパネルキャパシタＣｐのスキャン電極Ｙの共通端子と第１１ダイオードＤ１１との間に接続されている第９ダイオードＤ９、第８スイッチＳＷ８及び第ダイオードＤ１０の共通端子と第９ダイオードＤ９及び第１１ダイオードＤ１１の共通端子との間に接続されている第４インダクターＬ４を備える。
【０２４２】
第８スイッチＳＷ８は、第３キャパシタＣ３、第４キャパシタＣ４及び第２エネルギー回収制御部６４の共通端子と第ダイオードＤ１０との間に接続され、タイミングコントローラー（図示せず）から供給される第８スイッチング制御信号に応じて、第４キャパシタＣ４に格納されたエネルギーがパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０２４３】
第９ダイオードＤ９は、第２エネルギー回収制御部８４、第３スイッチＳＷ３及びパネルキャパシタＣｐのスキャン電極Ｙと第１１ダイオードＤ１１との間に接続され、第４キャパシタＣ４からのエネルギーがパネルキャパシタＣｐのスキャン電極Ｙに供給される時、パネルキャパシタＣｐのスキャン電極Ｙからの逆電流を防止する。
【０２４４】
第４インダクターＬ４は、第８スイッチＳＷ８及び第ダイオードＤ１０の共通端子と第９ダイオードＤ９及び第１１ダイオードＤ１１の共通端子との間に接続され、第４スイッチＳＷ４及び第８スイッチＳＷ８がターンオンする時、パネルキャパシタＣｐと直列共振ループを形成する。
【０２４５】
このような第４インダクターＬ４は、第４スイッチＳＷ４及び第８スイッチＳＷ８がターンオンする時、第４キャパシタＣ４に格納されたエネルギーをパネルキャパシタＣｐのスキャン電極Ｙに供給する。
【０２４６】
第２エネルギー供給制御部８０は、第１エネルギー回収制御部８２と、第１ダイオードＤ１及び第２ダイオードＤ２との間に接続され、第２キャパシタＣ２及び第３キャパシタＣ３に格納されたエネルギーがパネルキャパシタＣｐに供給されるように制御する。このような第２エネルギー供給制御部８０は、第２キャパシタＣ２及び第１エネルギー回収制御部８２の共通端子と第１ダイオードＤ１との間に接続されている第３ダイオードＤ３、第１エネルギー回収制御部８２及び第４キャパシタＣ４の共通端子と第２ダイオードＤ２との間に接続されている第５スイッチＳＷ５、第１ダイオードＤ１及び第３ダイオードＤ３の共通端子と第２ダイオードＤ２及び第５スイッチＳＷ５の共通端子との間に接続されている第１インダクターＬ１を備える。
【０２４７】
第３ダイオードＤ３は、第１キャパシタＣ１、第２キャパシタＣ２及び第１エネルギー回収制御部８２の共通端子と第１ダイオードＤ１及び第１インダクターＬ１の共通端子との間に接続され、第２キャパシタＣ２及び第３キャパシタＣ３に格納されたエネルギーがパネルキャパシタＣｐのスキャン電極Ｙに供給される時、パネルキャパシタＣｐのスキャン電極Ｙから第２キャパシタＣ２への逆電流を防止する。
【０２４８】
第５スイッチＳＷ５は、第３キャパシタＣ３、第４キャパシタＣ４及び第１エネルギー回収制御部８２の共通端子と第２ダイオードＤ２との間に接続されタイミングコントローラー（図示せず）から供給される第２スイッチング制御信号に応じて、第２キャパシタＣ２及び第３キャパシタＣ３に格納されたエネルギーがパネルキャパシタＣｐのスキャン電極Ｙに供給されるように制御する。
【０２４９】
第１インダクターＬ１は、第１ダイオードＤ１及び第３ダイオードＤ３の共通端子と第５スイッチＳＷ５及び第２ダイオードＤ２の共通端子との間に接続され、第２スイッチＳＷ２及び第５スイッチＳＷ５がターンオンする時、パネルキャパシタＣｐと直列共振ループを形成する。このような第１インダクターＬ１は、第２スイッチＳＷ２及び第５スイッチＳＷ５がターンオンする時、第２キャパシタＣ２及び第３キャパシタＣ３に格納されたエネルギーをパネルキャパシタＣｐのスキャン電極Ｙに供給する。
【０２５０】
第１エネルギー回収制御部８２は、第２エネルギー供給制御部８０と第５ダイオードＤ５との間に接続され、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーが第３キャパシタＣ３及び第２キャパシタＣ２に供給されるように制御する。このような第１エネルギー回収制御部８２は、第１キャパシタＣ１、第２キャパシタＣ２及び第３ダイオードＤ３の共通端子と第５ダイオードＤ５との間に直列に接続されている第６スイッチＳＷ６、及び第４ダイオードＤ４と第３キャパシタＣ３、第４キャパシタＣ４及び第５スイッチＳＷ５の共通端子と第５ダイオードＤ５との間に接続されている第３インダクターＬ３を備える。
【０２５１】
第６スイッチＳＷ６は、第１キャパシタＣ１、第２キャパシタＣ２及び第３ダイオードＤ３の共通端子と第４ダイオードＤ４との間に接続され、タイミングコントローラー（図示せず）から供給される第６スイッチング制御信号に応じて、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーが第２キャパシタＣ２及び第３キャパシタＣ３に回収されるように制御する。
【０２５２】
第４ダイオードＤ４は、第６スイッチＳＷ６と第５ダイオードＤ５及び第３インダクターＬ３との間に接続され、パネルキャパシタＣｐから放電されるエネルギーが第２キャパシタＣ２及び第３キャパシタＣ３に回収される時、第２キャパシタＣ２からの逆電流を防止する。
【０２５３】
第３インダクターＬ３は、第３キャパシタＣ３、第４キャパシタＣ４及び第５スイッチＳＷ５の共通端子と第５ダイオードＤ５との間に接続され、第２スイッチＳＷ２及び第６スイッチＳＷ６がターンオンする時、パネルキャパシタＣｐと直列共振ループを形成する。このような第３インダクターＬ３は、第２スイッチＳＷ２及び第６スイッチＳＷ６がターンオンする時、パネルキャパシタＣｐから放電されたエネルギーを第２キャパシタＣ２に供給する。
【０２５４】
第２エネルギー回収制御部８４は、第１エネルギー供給制御部７８と第６ダイオードＤ６及び第７ダイオードＤ７との間に接続され、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーが第４キャパシタＣ４に供給されるように制御する。
【０２５５】
このような第２エネルギー回収制御部８４は、第８スイッチＳＷ８と第６ダイオードＤ６との間に接続されている第７スイッチＳＷ７、第７ダイオードＤ７と第９ダイオードＤ９との間に接続されている第８ダイオードＤ８、第７スイッチＳＷ７及び第６ダイオードＤ６の共通端子と第７ダイオードＤ７及び第８ダイオードＤ８の共通端子との間に接続されている第２インダクターＬ２を備える。
【０２５６】
第７スイッチＳＷ７は、第３キャパシタＣ３、第４キャパシタＣ４及び第８スイッチＳＷ８の共通端子と第６ダイオードＤ６との間に接続され、タイミングコントローラー（図示せず）から供給される第７スイッチング制御信号に応じて、パネルキャパシタＣｐから放電に寄与していない無効電力のエネルギーが第４キャパシタＣ４に回収されるように制御する。
【０２５７】
この時、第４キャパシタＣ４に回収されるエネルギーは、第２キャパシタＣ２及び第３キャパシタＣ３に回収されるエネルギーより小さな値を有する。
【０２５８】
第８ダイオードＤ８は、第２スイッチＳＷ２、第３スイッチＳＷ３、パネルキャパシタＣｐのスキャン電極Ｙ及び第９ダイオードＤ９の共通端子と第７ダイオードＤ７との間に接続され、パネルキャパシタＣｐから放電されるエネルギーが第４キャパシタＣ４に回収される時、第４キャパシタＣ４からの逆電流を防止する。
【０２５９】
第２インダクターＬ２は、第６ダイオードＤ６及び第７スイッチＳＷ７の共通端子と第７ダイオードＤ７及び第８ダイオードＤ８の共通端子との間に接続され、第４スイッチＳＷ４及び第７スイッチＳＷ７がターンオンする時、パネルキャパシタＣｐと直列共振ループを形成する。このような第２インダクターＬ２は、第４スイッチＳＷ４及び第７スイッチＳＷ７がターンオンする時、パネルキャパシタＣｐから放電されたエネルギーを第４キャパシタＣ４に供給する。
【０２６０】
第１ダイオードＤ１は、第１スイッチＳＷ１と第１インダクターＬ１及び第３ダイオードＤ３の共通端子との間に接続され、サステイン電圧源Ｖｓ及びパネルキャパシタＣｐのスキャン電極Ｙから第２エネルギー供給制御部８０への逆電流を防止する。
【０２６１】
第２ダイオードＤ２は、第１スイッチＳＷ１と第１インダクターＬ１及び第５スイッチＳＷ５の共通端子との間に第１ダイオードＤ２と並列に接続され、サステイン電圧源Ｖｓ及びパネルキャパシタＣｐのスキャン電極Ｙから第２エネルギー供給制御部８０への逆電流を防止する。
【０２６２】
第５ダイオードＤ５は、第３インダクターＬ３及び第４ダイオードＤ４の共通端子と第４スイッチＳＷ４及び第４キャパシタＣ４の共通端子との間に接続され、第１エネルギー回収制御部８２から第４キャパシタＣ４への逆電流を防止する。
【０２６３】
第６ダイオードＤ６は、第２スイッチＳＷ２及び第３キャパシタＣ３の共通端子と第２インダクターＬ２及び第７スイッチＳＷ７の共通端子との間に接続され、サステイン電圧源Ｖｓ及びパネルキャパシタＣｐのスキャン電極Ｙから第２エネルギー回収制御部８４への逆電流を防止する。
【０２６４】
第７ダイオードＤ７は、第２スイッチＳＷ２及び第３キャパシタＣ３の共通端子と第２インダクターＬ２及び第７スイッチＳＷ７の共通端子との間に第６ダイオードＤ６と並列に接続され、サステイン電圧源Ｖｓ及びパネルキャパシタＣｐのスキャン電極Ｙから第２エネルギー回収制御部８４への逆電流を防止する。
【０２６５】
第１０ダイオードＤ１０は、第４インダクターＬ４及び第８スイッチＳＷ８の共通端子と第３スイッチＳＷ３及び第４キャパシタＣ４の共通端子との間に接続され、第１エネルギー回収制御部８２から第４キャパシタＣ４への逆電流を防止する。
【０２６６】
第１１ダイオードＤ１１は、第４インダクターＬ４及び第９ダイオードＤ９の共通端子と第３スイッチＳＷ３及び第４キャパシタＣ４の共通端子との間に接続され、第１エネルギー回収制御部８２から第４キャパシタＣ４への逆電流を防止する。
【０２６７】
ここで、第１ダイオードＤ１、第２ダイオードＤ２、第５ダイオードＤ５、第６ダイオードＤ６、第７ダイオードＤ７、第ダイオードＤ１０及び第１１ダイオードＤ１１は除去できる。
【０２６８】
図２３は、図２２に示されたスイッチのオン・オフタイミングを示す図であり、図２４〜図３２は、図２３に示されたスイッチのオン・オフタイミングに応じて形成された電流パスを示す図である。ここで、第１キャパシタＣ１及び第２キャパシタＣ２それぞれの両端電圧は、１／２サステイン電圧Ｖｓ／２、第３キャパシタＣ３及び第４キャパシタＣ４それぞれの両端電圧は、１／４サステイン電圧Ｖｓ／４と仮定し説明する。
【０２６９】
図２３〜図３２に示すように、ｔ１期間以前には、タイミングコントローラー（図示せず）から供給されるハイ状態の第３スイッチング制御信号及び第４スイッチング制御信号に応じて、第３スイッチＳＷ３及び第４スイッチＳＷ４がターンオンする。
【０２７０】
これにより、図２４に示すように、基底電圧源ＧＮＤ、第４スイッチＳＷ４、第３スイッチＳＷ３及びパネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成される。これによって、パネルキャパシタＣｐは、基底電圧ＧＮＤを維持する。
【０２７１】
ｔ１期間の間には、タイミングコントローラー（図示せず）から供給されるロー状態の第３スイッチング制御信号とハイ状態の第４スイッチング制御信号及び第８スイッチング制御信号とに応じて、第４スイッチＳＷ４は、以前のオン状態を維持し、第３スイッチＳＷ３は、ターンオフし、第８スイッチＳＷ８はターンオンする。
【０２７２】
これにより、図２５に示すように、基底電圧源ＧＮＤ、第４スイッチＳＷ４、第４キャパシタＣ４、第８スイッチＳＷ８、第４インダクターＬ４、第９ダイオードＤ９及びパネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成され、第４インダクターＬ４とパネルキャパシタＣｐは、直列共振を発生する。この時、パネルキャパシタＣｐの電圧Ｖｐと電流ＩＣｐは、式１３の通りである。
【０２７３】
【数１３】
2007011360.tif 000015
【０２７４】
これにより、ｔ１期間の間、パネルキャパシタＣｐの電圧Ｖｐは、基底電圧０Ｖから１／２サステイン電圧Ｖｓ／２まで上昇し、第４インダクターＬ４に流れる電流ＩＬは、(Vs/4)(Cp/L)1/2まで上昇してから０まで下降する。
【０２７５】
t２期間の間には、タイミングコントローラー（図示せず）から供給されるハイ状態の第２スイッチング制御信号、第４スイッチング制御信号及び第８スイッチング制御信号に応じて、第４スイッチＳＷ４及び第８スイッチＳＷ８は、以前のオン状態を維持し、第２スイッチＳＷ２はターンオンする。
【０２７６】
これにより、図２６に示すように、基底電圧源ＧＮＤ、第４スイッチＳＷ４、第４キャパシタＣ４、第３キャパシタＣ３、第２スイッチＳＷ２及びパネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成される。
【０２７７】
これにより、パネルキャパシタＣｐは、１／２サステイン電圧Ｖｓ／２を維持する。また、t２期間の間には、第９ダイオードＤ９の逆回復特性により、所定の尖頭値Ｉｒを有する逆方向インダクター電流が発生する。
【０２７８】
この時、発生されたインダクター電流は、第８スイッチＳＷ８、第４キャパシタＣ４、第１１ダイオードＤ１１の方向に流れ、この時流れる逆方向電流の大きさは、式１４の通りである。
【０２７９】
【数１４】
2007011360.tif 000016
【０２８０】
この時、逆方向電流は、Vs/(4L）の傾斜で増加する。このような逆方向電流は、急激に低減し、環流電流は、発生しない。
【０２８１】
ｔ３期間の間には、タイミングコントローラー（図示せず）から供給されるロー状態の第４スイッチング制御信号及び第８スイッチング制御信号と、ハイ状態の第２スイッチング制御信号及び第５スイッチング制御信号とに応じて、第２スイッチＳＷ２は、以前のオン状態を維持し、第４スイッチＳＷ４及び第８スイッチＳＷ８は、ターンオフし、第５スイッチＳＷ５はターンオンする。
【０２８２】
これにより、図２７に示すように、基底電圧源ＧＮＤ、第２キャパシタＣ２、第３ダイオードＤ３、第１インダクターＬ１、第５スイッチＳＷ５、第３キャパシタＣ３、第２スイッチＳＷ２及びパネルキャパシタＣｐのスキャン電極Ｙに続く電流パスが形成され、第１インダクターＬ１とパネルキャパシタＣｐは、直列共振を発生する。この時、パネルキャパシタＣｐの電圧Ｖｐ及び電流ＩＣｐは、式１５の通りである。
【０２８３】
【数１５】
2007011360.tif 000017
【０２８４】
これにより、ｔ３期間の間、パネルキャパシタＣｐの電圧Ｖｐは、１／２サステイン電圧Ｖｓ／２からサステイン電圧Ｖｓまで上昇し、第１インダクターＬ１に流れる電流ＩＬは、(Vs/4)(Cp/L)1/2まで上昇してから０まで下降する。
【０２８５】
ｔ４期間の間には、タイミングコントローラー（図示せず）から供給されるハイ状態の第１スイッチング制御信号、第２スイッチング制御信号及び第５スイッチング制御信号に応じて、第２スイッチＳＷ２及び第５スイッチＳＷ５は、以前のオン状態を維持し、第１スイッチＳＷ１は、ターンオンする。
【０２８６】
これにより、図２８に示すように、基底電圧源ＧＮＤ、第２キャパシタＣ２、第１キャパシタＣ１、第１スイッチＳＷ１、第２スイッチＳＷ２及びパネルキャパシタＣｐに続く電流パスが形成される。
【０２８７】
これにより、パネルキャパシタＣｐは、ｔ４期間の間、サステイン電圧Ｖｓを維持する。また、ｔ４期間の間には、第３ダイオードＤ３の逆回復特性により、所定の尖頭値Ｉｒを有する逆方向インダクター電流が発生する。
【０２８８】
この時、発生されたインダクター電流は、第１ダイオードＤ１、第３キャパシタＣ３、第５スイッチＳＷ５の方向に流れ、この時流れる逆方向電流の大きさは、式１４の通りである。このような逆方向電流は、従来のＰＤＰのエネルギー回収装置とは異なって急激に低減し、環流電流は、発生しない。
【０２８９】
ｔ５期間の間には、タイミングコントローラー（図示せず）から供給されるロー状態の第５スイッチング制御信号と、ハイ状態の第１スイッチング制御信号及び第２スイッチング制御信号とに応じて、第１スイッチＳＷ１及び第２スイッチＳＷ２は、以前のオン状態を維持し、第５スイッチＳＷ５はターンオフする。
【０２９０】
これにより、図２８に示すように、基底電圧源ＧＮＤ、第２キャパシタＣ２、第１キャパシタＣ１、第１スイッチＳＷ１、第２スイッチＳＷ２及びパネルキャパシタＣｐに続く電流パスが形成される。これによって、パネルキャパシタＣｐは、ｔ５期間の間、サステイン電圧Ｖｓを維持する。
【０２９１】
ｔ６期間の間には、タイミングコントローラー（図示せず）から供給されるロー状態の第１スイッチング制御信号と、ハイ状態の第２スイッチング制御信号及び第６スイッチング制御信号とに応じて、第２スイッチＳＷ２は、以前のオン状態を維持し、第１スイッチＳＷ１は、ターンオフし、第６スイッチＳＷ６は、ターンオンする。
【０２９２】
これにより、図２９に示すように、パネルキャパシタＣｐ、第２スイッチＳＷ２、第３キャパシタＣ３、第３インダクターＬ３、第４ダイオードＤ４、第６スイッチＳＷ６、第２キャパシタＣ２に続く電流パスが形成され、第３インダクターＬ３とパネルキャパシタＣｐは、直列共振を発生する。この時、パネルキャパシタＣｐの電圧Ｖｐ及び電流ＩＣｐは、式１６の通りである。
【０２９３】
【数１６】
2007011360.tif 000018
【０２９４】
これにより、ｔ６期間の間、パネルキャパシタＣｐの電圧Ｖｐは、サステイン電圧Ｖｓから１／２サステイン電圧Ｖｓ／２まで下降し、第３インダクターＬ３に流れる電流ＩＬは、-(Vs/4)(Cp/L)1/2まで下降してから０まで上昇する。すなわち、ｔ６期間の間、パネルキャパシタＣｐは、ｔ４期間及びｔ５期間の間に維持していたサステイン電圧Ｖｓのうち、１／２サステイン電圧Ｖｓ／２を放電し、第２キャパシタＣ２は、パネルキャパシタＣｐから放電されるエネルギーを回収する。
【０２９５】
t７期間の間には、タイミングコントローラー（図示せず）から供給されるロー状態の第６スイッチング制御信号と、ハイ状態の第２スイッチング制御信号及び第４スイッチング制御信号に応じて、第２スイッチＳＷ２は、以前のオン状態を維持し、第６スイッチＳＷ６は、ターンオフし、第４スイッチＳＷ４はターンオンする。
【０２９６】
これにより、図３０に示すように、パネルキャパシタＣｐ、第２スイッチＳＷ２、第３キャパシタＣ３、第４キャパシタＣ４、第４スイッチＳＷ４及び基底電圧源ＧＮＤに続く電流パスが形成される。
【０２９７】
これによって、パネルキャパシタＣｐは、t７期間の間、１／２サステイン電圧Ｖｓ／２を維持する。また、ｔ７期間の間には、第４ダイオードＤ４の逆回復特性により、所定の尖頭値Ｉｒを有する逆方向インダクター電流が発生する。
【０２９８】
この時、発生されたインダクター電流は、第４キャパシタＣ４、第５ダイオードＤ５の方向に流れ、この時流れる逆方向電流の大きさは、式１４の通りである。このような逆方向電流は、従来のＰＤＰのエネルギー回収装置とは異なって急激に低減し、環流電流は、発生しない。
【０２９９】
ｔ８期間の間には、タイミングコントローラー（図示せず）から供給されるロー状態の第２スイッチング制御信号と、ハイ状態の第４スイッチング制御信号及び第７スイッチング制御信号とに応じて、第４スイッチＳＷ４は、以前のオン状態を維持し、第２スイッチＳＷ２は、ターンオフし、第７スイッチＳＷ７は、ターンオンする。
【０３００】
これにより、図３１に示すように、パネルキャパシタＣｐ、第８ダイオードＤ８、第２インダクターＬ２、第７スイッチＳＷ７、第４キャパシタＣ４、第４スイッチＳＷ４及び基底電圧源ＧＮＤに続く電流パスが形成され、第２インダクターＬ２とパネルキャパシタＣｐは、直列共振を発生する。この時、パネルキャパシタＣｐの電圧Ｖｐ及び電流ＩＣｐは、式１７の通りである。
【０３０１】
【数１７】
2007011360.tif 000019
【０３０２】
これにより、ｔ８期間の間、パネルキャパシタＣｐの電圧Ｖｐは、１／２サステイン電圧Ｖｓから基底電圧ＧＮＤまで下降し、第２インダクターＬ２に流れる電流ＩＬは、-(Vs/4)(Cp/L)1/2まで下降してから０まで上昇する。
【０３０３】
すなわち、ｔ８期間の間、パネルキャパシタＣｐは、ｔ６期間の間に維持していた１／２サステイン電圧Ｖｓ／２を放電し、第４キャパシタＣ４は、パネルキャパシタＣｐから放電されるエネルギーを回収する。
【０３０４】
ｔ９期間の間には、タイミングコントローラー（図示せず）から供給されるハイ状態の第３スイッチング制御信号、第４スイッチング制御信号及び第７スイッチング制御信号に応じて、第４スイッチＳＷ４及び第７スイッチＳＷ７は、以前のオン状態を維持し、第３スイッチＳＷ３は、ターンオンする。
【０３０５】
これにより、図３２に示すように、パネルキャパシタＣｐ、第３スイッチＳＷ３、第４スイッチＳＷ４及び基底電圧源ＧＮＤに続く電流パスが形成される。これによって、パネルキャパシタＣｐは、ｔ９期間の間、基底電圧ＧＮＤを維持する。
【０３０６】
また、ｔ９期間の間には、第８ダイオードＤ８の逆回復特性により、所定の尖頭値Ｉｒを有する逆方向インダクター電流が発生する。この時、発生されたインダクター電流は、第７ダイオードＤ７、第３キャパシタＣ３、第７スイッチＳＷ７の方向に流れ、この時流れる逆方向電流の大きさは、式１４の通りである。このような逆方向電流は、従来のＰＤＰのエネルギー回収装置とは異なって急激に低減し、環流電流は、発生しない。
【０３０７】
次に、ＰＤＰのサステイン電極Ｚに設置されたエネルギー回収装置がｔ１期間からｔ９期間までの動作を繰り返し、ＰＤＰのサステイン電極Ｚにサステインパルスを供給する。
【０３０８】
本発明は、環流電流の発生を防止することによって、素子の電流ストレスを減少させ、消費電力を減らすことができる。
【０３０９】
また、スイッチ素子の耐圧条件を低くするのみならず、寄生抵抗の小さなスイッチ素子を使用することによって、費用を減らすことができる。
【０３１０】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【０３１１】
【図１】従来のプラズマディスプレイ装置のうち、エネルギー回収装置を示す回路図である。
【図２】図１に示されたスイッチのオン・オフタイミングとパネルキャパシタの出力波形を示すタイミング図及び波形図である。
【図３】本発明の一実施の形態に係るプラズマディスプレイ装置のうち、プラズマディスプレイパネルを示す斜視図である。
【図４】本発明の一実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【図５】図４に示されたスイッチのオン・オフタイミングを示すタイミング図である。
【図６】図５に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図７】図５に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図８】図５に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図９】図５に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図１０】図５に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図１１】図５に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図１２】本発明の他の一実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【図１３】図１２に示されたスイッチのオン・オフタイミングを示すタイミング図である。
【図１４】図１３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図１５】図１３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図１６】図１３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図１７】図１３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図１８】図１３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図１９】図１３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図２０】図１３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図２１】図１３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図２２】本発明のさらに他の一実施の形態に係るプラズマディスプレイ装置を示す回路図である。
【図２３】図２２に示されたスイッチのオン・オフタイミングを示すタイミング図である。
【図２４】図２３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図２５】図２３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図２６】図２３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図２７】図２３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図２８】図２３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図２９】図２３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図３０】図２３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図３１】図２３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図３２】図２３に示されたスイッチのオン・オフタイミングに応じて形成される電流パスを示す回路図である。
【図３】
2007011360.tif 000020
【図６】
2007011360.tif 000021
【図７】
2007011360.tif 000022
【図８】
2007011360.tif 000023
【図９】
2007011360.tif 000024
【図１０】
2007011360.tif 000025
【図１１】
2007011360.tif 000026
【図２４】
2007011360.tif 000027
【図２５】
2007011360.tif 000028
【図２６】
2007011360.tif 000029
【図２７】
2007011360.tif 000030
【図２８】
2007011360.tif 000031
【図２９】
2007011360.tif 000032
【図３０】
2007011360.tif 000033
【図３１】
2007011360.tif 000034
【図３２】
2007011360.tif 000035
【図１】
2007011360.tif 000036
【図２】
2007011360.tif 000037
【図４】
2007011360.tif 000038
【図５】
2007011360.tif 000039
【図１２】
2007011360.tif 000040
【図１３】
2007011360.tif 000041
【図１４】
2007011360.tif 000042
【図１５】
2007011360.tif 000043
【図１６】
2007011360.tif 000044
【図１７】
2007011360.tif 000045
【図１８】
2007011360.tif 000046
【図１９】
2007011360.tif 000047
【図２０】
2007011360.tif 000048
【図２１】
2007011360.tif 000049
【図２２】
2007011360.tif 000050
【図２３】
2007011360.tif 000051