(57)【要約】【課題】映像信号の解像度変更に対して安定な動作を確保する。【解決手段】平面表示装置は略マトリクス状に配置された複数の画素を有する表示パネルと、外部から供給される映像信号を処理して各行の画素に対する複数の画素データを順次出力するコントローラ回路１１１と、コントローラ回路１１１から入力される複数の画素データに対応して複数の画素を行単位に駆動するドライバ回路の一部としてカラムドライバ１１３とを備える。特に、コントローラ回路１１１は複数の画素データをカラムドライバ１１３に順次出力する出力バッファ部１２、および映像信号の解像度に対応して出力バッファ部１２の駆動能力を設定する設定部として周波数判別部１３および出力バッファ選択部１４を含む。【選択図】図２
2007193168.tif 000002
【特許請求の範囲】
【請求項１】
略マトリクス状に配置された複数の画素を有する表示パネルと、外部から供給される映像信号を処理して各行の画素に対する複数の画素データを順次出力するコントローラ回路と、このコントローラ回路から出力される複数の画素データに対応して前記複数の画素を行単位に駆動するドライバ回路とを備え、前記コントローラ回路は前記複数の画素データを前記ドライバ回路に順次出力する出力バッファ部、および前記映像信号の解像度に対応して前記出力バッファ部の駆動能力を設定する設定部を含むことを特徴とする平面表示装置。
【請求項２】
前記設定部は前記映像信号の解像度を前記映像信号と一緒に外部から供給されるクロック信号の周波数に基いて判別する周波数判別部および前記周波数判別部で判別された解像度に適合するように前記出力バッファの増幅率を選択する選択部を含むことを特徴とする請求項１に記載の平面表示装置。
【請求項３】
前記映像信号は少なくともＶＧＡおよびＳＶＧＡの解像度を有することを特徴とする請求項１に記載の平面表示装置。
【請求項４】
略マトリクス状に配置された複数の画素を有する表示パネルの表示制御方法であって、外部から供給される映像信号を処理して各行の画素に対する複数の画素データを出力バッファ部から順次出力するステップと、前記複数の画素データに対応して前記複数の画素を行単位に駆動するステップと、前記映像信号の解像度に対応して前記出力バッファ部の駆動能力を設定するステップとを備えることを特徴とする表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、様々な解像度の映像信号に適応する平面表示装置および表示制御方法に関する。
【背景技術】
【０００２】
近年、例えば液晶表示装置のような平面表示装置は、薄型、軽量、低消費電力という特徴から、ノートパソコン、携帯電話などにおいて画像を表示するために広く利用されている。
【０００３】
一般的な平面表示装置では、表示パネルが略マトリクス状に配置された複数の画素を有し、コントローラが外部から供給される映像信号を処理して各行の画素に対する複数の画素データを順次出力し、カラムドライバがコントローラから入力される複数の画素データに対応して複数の画素を行単位に駆動する。コントローラおよびカラムドライバはいずれも集積回路（ＩＣ）として設けられる。
【０００４】
現在、表示パネルの大型化および高精細化に伴なってカラムドライバを高い周波数で駆動する必要があるが、コントローラおよびカラムドライバ間の配線長に依存した配線容量の増大により、カラムドライバの入力信号波形が劣化するという問題があった。このため、カラムドライバへの配線を優先的に短くすることにより、入力信号波形の劣化および不要電磁輻射（ＥＭＩ）を防ぐことが提案されている（特許文献１参照）。
【特許文献１】特開平９−９０３９６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、表示パネルがSuper Video Graphics Array（ＳＶＧＡ）の解像度であっても、Video Graphics Array（ＶＧＡ）用映像信号がコントローラに供給されるような場合がある。コントローラは通常サンプリングにより得られる画素データを出力する出力バッファを持つが、この出力バッファの駆動能力は特定の解像度（周波数）を基準にした値に固定されていた。また、出力バッファの駆動能力が可変であっても、予め特定の解像度（周波数）を基準にして可変した値に維持されていた。コントローラにおいて、ＳＶＧＡ用映像信号は４０ＭＨｚのクロック周波数でサンプリングされるが、ＶＧＡ用映像信号は２５ＭＨｚのクロック周波数でサンプリングされる。
【０００６】
従って、出力バッファがＳＶＧＡの解像度に対して最適化されている場合、ＶＧＡ用映像信号がコントローラに入力されると、カラムドライバの入力タイムマージンが増加して実効的な入力信号振幅を大きくする。コントローラおよびカラムドライバ間での信号伝送タイミングは電源電圧、信号周波数、環境温度などの条件の全てが最も悪い状態に適応するように設定されるが、この設定はＶＧＡ用映像信号に対して行われていないため、ＥＭＩおよび消費電力の増大や後段ＩＣの破壊などを生じるという問題がある。
【０００７】
また、出力バッファが例えばＶＧＡの解像度に対して最適化されている場合、ＳＶＧＡ用映像信号がコントローラに入力されると、カラムドライバの入力タイムマージンが減少して実効的な入力信号振幅を小さくする。このため、入力信号振幅が仕様として必要とされる値未満になってしまうという問題がある。
【０００８】
本発明の目的は、映像信号の解像度変更に対して安定な動作を確保できる平面表示装置および表示制御方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明によれば、略マトリクス状に配置された複数の画素を有する表示パネルと、外部から供給される映像信号を処理して各行の画素に対する複数の画素データを順次出力するコントローラ回路と、このコントローラ回路から出力される複数の画素データに対応して複数の画素を行単位に駆動するドライバ回路とを備え、コントローラ回路は複数の画素データをドライバ回路に順次出力する出力バッファ部、および映像信号の解像度に対応して出力バッファ部の駆動能力を設定する設定部を含む平面表示装置が提供される。
【００１０】
さらに、本発明によれば、略マトリクス状に配置された複数の画素を有する表示パネルの表示制御方法であって、外部から供給される映像信号を処理して各行の画素に対する複数の画素データを出力バッファ部から順次出力するステップと、複数の画素データに対応して複数の画素を行単位に駆動するステップと、映像信号の解像度に対応して出力バッファ部の駆動能力を設定するステップとを備える表示制御方法が提供される。
【発明の効果】
【００１１】
これら平面表示装置および表示制御方法では、出力バッファ部の駆動能力が映像信号の解像度に対応して設定される。この場合、出力バッファ部の実効的な出力信号振幅が適正化され、ＥＭＩおよび消費電力の増大や後段のＩＣ破壊などを防止する。従って、映像信号の解像度変更に対して安定な動作を確保できる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の一実施形態に係る平面表示装置について説明する。
【００１３】
図１は、この平面表示装置１１０の回路構成を概略的に示す。平面表示装置１１０は液晶表示装置であり、略マトリクス状に配置された複数の画素ＰＸ、複数の画素ＰＸの行に沿って配置され複数の走査線Ｙ（Ｙ１、Ｙ２…Ｙｎ）、複数の画素ＰＸの列に沿って配置される複数の信号線Ｘ（Ｘ１、Ｘ２…Ｘｍ）、および複数の走査線Ｙ１、Ｙ２…Ｙｎおよび複数の信号線Ｘ１、Ｘ２…Ｘｍ交差位置近傍に配置される複数の画素スイッチング素子Ｗを含む表示パネル１１４と、外部からクロック信号および同期信号と一緒に供給される映像信号を処理して各行の画素に対する複数の画素データを順次出力するコントローラ回路１１１と、コントローラ回路１１１から入力される複数の画素データに対応して複数の画素ＰＸを行単位に駆動するドライバ回路１１５とを備える。ドライバ回路１１５は複数の走査線Ｙ１、Ｙ２…Ｙｎに接続されるロウドライバ１１２および複数の信号線Ｘ１、Ｘ２…Ｘｍに接続されるカラムドライバ１１３を含む。
【００１４】
表示パネル１１４では、各画素ＰＸが一対の画素電極ＰＥおよび共通電極ＣＥ間に液晶層を挟持した構造にある。各画素スイッチング素子Ｗは対応走査線Ｙに接続されるゲートおよび対応信号線Ｘおよび対応画素電極ＰＥ間に接続されるソース・ドレインパスを有する。各画素ＰＸでは、画素電極ＰＥおよび共通電極ＣＥが液晶層と協力して液晶容量Ｃlcを構成し、さらに補助容量Ｃｓがこの液晶容量Ｃlcと並列に接続される。
【００１５】
コントローラ回路１１１は、ロウドライバ１１２およびカラムドライバ１１３を制御するために上述の画素データＤＡＴＡ、水平クロック信号ＣＬＫ、水平同期信号ＳＴＨ、垂直クロック信号ＣＬＶおよび垂直同期信号ＳＴＶ等を含む制御信号を出力する。また、共通電圧発生回路１１６が共通電圧Ｖcomを発生するために設けられ、階調基準電圧発生回路１１７が階調基準電圧ＶＲＥＦを発生させるために設けられる。共通電圧Ｖcomは共通電極ＣＥに供給され、階調基準電圧ＶＲＥＦはカラムドライバ１１３に供給される。
【００１６】
ロウドライバ１１２は、コントローラ回路１１１の制御により、画素スイッチング素子Ｗを導通させる走査信号を順次複数の走査線Ｙ１、Ｙ２…Ｙｎに出力する。カラムドライバ１１３は、各走査線Ｙが走査信号駆動される間に１行分の画素ＰＸに対する画素データＤＡＴＡを階調基準電圧ＶＲＥＦを用いて画素電圧に変換して複数の信号線Ｘ１、Ｘ２…Ｘｍに出力する。画素スイッチング素子Ｗは例えば薄膜トランジスタ（ＴＦＴ）からなり、対応走査線Ｙが駆動されたときに対応信号線Ｘ上の画素電圧を画素電極ＰＥに印加する。各画素ＰＸにおいて、画素電極ＰＥおよび共通電極ＣＥの電位差が液晶駆動電圧として液晶層に印加されると、この液晶層内の液晶分子配列が液晶駆動電圧に対応した電界により制御され、液晶層の光透過率を設定する。
【００１７】
映像信号が外部からクロック信号および同期信号と一緒に平面表示装置１１０に供給されると、コントローラ回路１１１がこれら信号に基いてロウドライバ１１２およびカラムドライバ１１３を制御する。カラムドライバ１１３の制御において、映像信号は例えばガンマ補正等の画像処理を施され、各行の画素ＰＸに対する複数の画素データＤＡＴＡとして順次カラムドライバにクロック信号ＣＬＫおよび水平同期信号ＳＴＨと共に出力される。ロウドライバ１１２はコントローラ回路１１１の制御により複数の走査線Ｙ１，Ｙ２，Ｙ３，…Ｙｎを順次駆動する。カラムドライバ１１３はコントローラ回路１１１から順次入力される１行分の画素ＰＸに対する複数の画素データＤＡＴＡを水平クロック信号ＣＬＫに同期して取込み、これら画素データＤＡＴＡを画素電圧に変換して複数の信号線Ｘ１、Ｘ２…Ｘｍに出力する。
【００１８】
図２はコントローラ回路１１１の回路構成例を示す。コントローラ回路１１１は外部からの映像信号、クロック信号、同期信号を受取る信号入力端ＩＮに接続される画像処理回路１１、この画像処理回路１１の出力端に接続される出力バッファ１２、信号入力端ＩＮに接続される周波数判別部１３、この周波数判別部１３の出力端に接続されると共に出力バッファ１２の制御端に接続される出力バッファ駆動選択部１４を含む。出力バッファ１２の出力端は、抵抗Ｒおよびノイズ除去回路１６を介してカラムドライバ１１３に接続される。
【００１９】
画像処理回路１１は平面表示装置１１０に入力された映像信号に対してガンマ補正等の画像処理を施して、各行の画素に対する複数の画素データを出力バッファ１２にクロック信号ＣＬＫおよび水平同期信号ＳＴＨと共に順次出力する。出力バッファ１２は画像処理回路１１の処理結果である画素データＤＡＴＡ、水平クロック信号ＣＬＫ、水平同期信号ＳＴＨの信号振幅を増幅してカラムドライバ１１３に出力する。この出力バッファ１２は、駆動モードを変えることによって増幅率を変化させることができる出力可変バッファである。周波数判別部１３は、入力された映像信号の解像度をクロック信号の周波数に基いて判別して判別結果を出力バッファ駆動選択部１４に出力する。出力バッファ駆動選択部１４は周波数判別部１３で判別された解像度に対応して出力バッファ１２の駆動能力を設定する。
【００２０】
映像信号、クロック信号、および水平同期信号が外部からコントローラ回路１１１に供給されると、周波数判別部１３が映像信号の解像度をクロック信号の周波数に基いて判別する。このとき、クロック信号の周波数が４０ＭＨｚであった時は、映像信号の解像度がＳＶＧＡ（８００×６００ピクセル）であると判断する。また、クロック信号の周波数が２５ＭＨｚであった時は、映像信号の解像度がＶＧＡ（６４０×４８０ピクセル）であると判断する。出力バッファ駆動選択部１４はこの判別結果の解像度に適合する出力バッファ１２の駆動能力、具体的には増幅率を設定する駆動モードを選択する。映像信号の解像度がＶＧＡからＳＶＧＡの範囲内でしか変更されないとすれば、出力バッファ１２の駆動能力は映像信号の解像度がＳＶＧＡである場合に最大に設定され、映像信号の解像度がＶＧＡである場合に最小に設定される。映像信号の解像度はＶＧＡからＳＶＧＡの範囲に限られないが、この範囲外の解像度を利用する場合には、その解像度に適合するように出力バッファ１２の駆動能力を設定する必要がある。
【００２１】
図３はコントローラ回路１１１の動作において得られる出力信号波形を示す。図３において、（ａ）、（ｂ）はＳＶＧＡ用の映像信号がコントローラ回路１１１に入力されたときに出力バッファ１２から出力されるクロック信号ＣＬＫおよび画素データＤＡＴＡの信号波形である。ここで、ＧＮＤレベルは接地電位に等しく、ＶＤＤレベルは電源電位に等しい。カラムドライバ１１３の入力信号振幅の最適値はＧＮＤレベルおよびＶＤＤレベルの電位範囲である。出力バッファ１２の駆動能力がＳＶＧＡの解像度に対して最大にされた結果として、クロック信号ＣＬＫおよび画素データＤＡＴＡの信号振幅は図３の（ａ），（ｂ）に示すように最適値になる。
【００２２】
カラムドライバ１１３では、クロック信号ＣＬＫがロウ（ＬＯＷ）、画素データＤＡＴＡがハイ状態の時に、画素データＤＡＴＡのセットアップが行われる。クロック信号ＣＬＫがハイ（ＨＩＧＨ）、画素データＤＡＴＡがハイ状態の時に、画素データＤＡＴＡは画素電圧に変換するためにホールドされる。
【００２３】
図３において、（ｃ）、（ｄ）はＶＧＡ用の映像信号がＳＶＧＡ用の映像信号の代りにコントローラ回路１１１に入力されたときに出力バッファ１２から出力されるクロック信号ＣＬＫおよび画素データＤＡＴＡの信号波形である。出力バッファ１２の駆動能力がＶＧＡの解像度に対して最小にされた結果として、クロック信号ＣＬＫおよび画素データＤＡＴＡの信号振幅はＳＶＧＡの場合と同様に最適値になる。
【００２４】
本実施形態では、出力バッファ１２の駆動能力が映像信号の解像度に対応して設定される。この場合、出力バッファ１２の実効的な出力信号振幅が適正化され、ＥＭＩおよび消費電力の増大や後段のＩＣ破壊などを防止する。従って、映像信号の解像度変更に対して安定な動作を確保できる。
【００２５】
図４は、図２に示す周波数判別部１３および出力バッファ駆動選択部１４を設けない第１比較例のコントローラ回路１１１の動作において得られる出力信号波形を示す。この第１比較例では、出力バッファ１２の駆動能力がＳＶＧＡの解像度に対して最適になるように最大に固定されている。図４において、（ａ）、（ｂ）はＳＶＧＡ用の映像信号がコントローラ回路１１１に入力されたときに出力バッファ１２から出力されるクロック信号ＣＬＫおよび画素データＤＡＴＡの信号波形である。出力バッファ１２の駆動能力がＳＶＧＡの解像度に対して最大に固定された結果として、クロック信号ＣＬＫおよび画素データＤＡＴＡの信号振幅は図４の（ａ），（ｂ）に示すように最適なＧＮＤレベルおよびＶＤＤレベルの電位範囲に一致している。
【００２６】
図４において、（ｃ）、（ｄ）はＶＧＡ用の映像信号がＳＶＧＡ用の映像信号の代りにコントローラ回路１１１に入力されたときに出力バッファ１２から出力されるクロック信号ＣＬＫおよび画素データＤＡＴＡの信号波形である。出力バッファ１２の駆動能力が最大に固定された結果として、クロック信号ＣＬＫおよび画素データＤＡＴＡの信号振幅はＳＶＧＡの場合と違って最適なＧＮＤレベルおよびＶＤＤレベルの電位範囲を越えるスペックオーバーとなる。このため、後段回路のＩＣ破壊、ＥＭＩの問題、消費電力の問題が生じてしまう。
【００２７】
図５は、図２に示す周波数判別部１３および出力バッファ駆動選択部１４を設けない第２比較例のコントローラ回路１１１の動作において得られる出力信号波形を示す。この第２比較例では、出力バッファ１２の駆動能力がＶＧＡの解像度に対して最適になるように最小に固定されている。図５において、（ａ）、（ｂ）はＶＧＡ用の映像信号がコントローラ回路１１１に入力されたときに出力バッファ１２から出力されるクロック信号ＣＬＫおよび画素データＤＡＴＡの信号波形である。出力バッファ１２の駆動能力がＶＧＡの解像度に対して最小にされた結果として、クロック信号ＣＬＫおよび画素データＤＡＴＡの信号振幅は図５の（ａ），（ｂ）に示すように最適なＧＮＤレベルおよびＶＤＤレベルの電位範囲に一致している。
【００２８】
図５において、（ｃ）、（ｄ）はＳＶＧＡ用の映像信号がＶＧＡ用の映像信号の代りにコントローラ回路１１１に入力されたときに出力バッファ１２から出力されるクロック信号ＣＬＫおよび画素データＤＡＴＡの信号波形である。出力バッファ１２の駆動能力が最小に固定された結果として、クロック信号ＣＬＫおよび画素データＤＡＴＡの信号振幅はＳＶＧＡの場合と違って最適なＧＮＤレベルおよびＶＤＤレベルの電位範囲に到達しないことになる。このため、映像を正常に表示させることができない。
【００２９】
尚、本発明は、上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形することができる。例えば上述の実施形態に開示された複数の構成要素を適宜組み合わせた変形例、あるいは上述の実施形態に開示された複数の構成要素から幾つかの構成要素を削除した変形例であってもよい。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係る平面表示装置の回路構成を概略的に示すブロック図である。
【図２】図１に示すコントローラ回路の回路構成例を示すブロック図である。
【図３】図１に示すコントローラ回路の動作において得られる出力信号波形を示す図である。
【図４】図２に示す周波数判別部および出力バッファ駆動選択部を設けない第１比較例のコントローラ回路の動作において得られる出力信号波形を示す図である。
【図５】図２に示す周波数判別部および出力バッファ駆動選択部を設けない第２比較例のコントローラ回路の動作において得られる出力信号波形を示す図である。
【符号の説明】
【００３１】
１１…画像処理回路、１２…出力バッファ、１３…周波数判別部、１４…出力バッファ駆動選択部、１６…ノイズ除去回路、１１０…平面表示装置、１１１…コントローラ回路、１１２…ソースドライバ、１１３…カラムドライバ、１１４…表示パネル、１１５…ドライバ回路、１１６…共通電圧発生回路、１１７…階調基準電圧発生回路、Ｘ…信号線、Ｙ…走査線、Ｖｃｏｍ…共通電圧、Ｗ…画素スイッチング素子、ＰＥ…画素電極、ＰＸ…画素、ＣＥ…共通電極、Ｃｓ…補助容量、ＣＬＫ…水平クロック信号、ＤＡＴＡ…画素データ。
【図１】
2007193168.tif 000003
【図２】
2007193168.tif 000004
【図３】
2007193168.tif 000005
【図４】
2007193168.tif 000006
【図５】
2007193168.tif 000007