(57)【要約】【課題】  ＳＯＩ基板の品質劣化を抑制することが可能なＳＯＩ基板の製造方法を提供する。【解決手段】  シリコンを含む半導体基板１１の表面に導電性膜１３を形成する工程、導電性膜１３に、半導体基板１１の表面に実質的に垂直な側壁１８を有する開口部１９を形成する工程、導電性膜１３をマスクとして、開口部１９を介して半導体基板１１に酸素を含むイオンを注入する工程、及び、半導体基板１１を熱処理して半導体基板１１の内部に埋め込み酸化膜３１を形成する工程を備えている。【選択図】  図３
2007329402.tif 000002
【特許請求の範囲】
【請求項１】
シリコンを含む半導体基板の表面に導電性膜を形成する工程と、
前記導電性膜に、前記半導体基板の表面に実質的に垂直な側壁を有する開口部を形成する工程と、
前記導電性膜をマスクとして、前記開口部を介して前記半導体基板に酸素を含むイオンを注入する工程と、
前記半導体基板を熱処理して前記半導体基板の内部に埋め込み酸化膜を形成する工程と、
を備えていることを特徴とするＳＯＩ基板の製造方法。
【請求項２】
シリコンを含む半導体基板の表面に導電性膜を形成する工程と、
前記導電性膜の上に、キャップ膜を生成する工程と
前記キャップ膜及び前記導電性膜に、前記半導体基板の表面にそれぞれ実質的に垂直な側壁を有する開口部を形成する工程と、
前記キャップ膜及び前記導電性膜をマスクとして、前記開口部を介して前記半導体基板に酸素を含むイオンを注入する工程と、
前記半導体基板を熱処理して前記半導体基板の内部に埋め込み酸化膜を形成する工程と、
を備えていることを特徴とするＳＯＩ基板の製造方法。
【請求項３】
前記開口部を形成する工程は、前記キャップ膜を異方性エッチングで除去し、前記導電性膜の一部を異方性エッチングで除去し、続いて、前記導電性膜の一部を等方性エッチングで除去することを特徴とする請求項２に記載のＳＯＩ基板の製造方法。
【請求項４】
前記キャップ膜の側壁は、前記導電性膜の側壁より前記開口部側に張り出して形成されていることを特徴とする請求項２または３に記載のＳＯＩ基板の製造方法。
【請求項５】
前記キャップ膜は、前記イオンの一部が前記導電性膜に達する膜厚となるように設定された絶縁膜であることを特徴とする請求項２乃至４のいずれか１項に記載のＳＯＩ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Silicon On Insulator）基板の製造方法、特に、半導体基板の中にＳＯＩ領域を部分的に有するＳＯＩ基板の製造方法に関する。
【背景技術】
【０００２】
ＳＯＩ構造のデバイスを用いたＳｏＣ（System on a Chip）のための半導体基板として、ＳＯＩ領域とバルク領域とを併せ持つハイブリッドな半導体基板、すなわち、ＳＯＩ基板が提案されている。このＳＯＩ基板を用いることで、ＳＯＩ構造とバルク構造のマクロ・回路・デバイスの１チップ化が実現可能となる。例えば高性能なＳＯＩ構造のＣＭＯＳ（Complementary Metal Oxide Semiconductor）ロジックとバルク構造の大容量ＤＲＡＭ（Dynamic Random Access Memory）を１チップ化した高性能ＤＲＡＭ混載ロジック等のアプリケーションが実現可能となる。
【０００３】
このＳＯＩ基板の形成方法の１つとして、ＳＩＭＯＸ（Separation by IMplanted OXygen）法を用いた部分ＳＩＭＯＸ技術が提案されている（例えば、特許文献１参照。）。提案された部分ＳＩＭＯＸ技術では、単結晶シリコン（Ｓｉ）等、シリコンを含む半導体基板等の表面の一部に、シリコン酸化膜（ＳｉＯ２）やシリコン窒化膜（Ｓｉ３Ｎ４）等のマスク膜を形成し、半導体基板に対してほぼ垂直に形成された側面を有するマスク膜をマスクとして用いて半導体基板に酸素イオンを注入する。マスク膜を除去した後に、酸化雰囲気で高温アニールを行い、半導体基板中の酸素（Ｏ）と半導体基板のＳｉとの反応を用いて埋め込み酸化膜を形成する。その後、半導体基板の表面に形成された熱酸化膜を除去する。
【０００４】
この部分ＳＩＭＯＸ技術によれば、基板形成技術として確立したＳＩＭＯＸ技術に、マスク膜形成プロセスが付加され、埋め込み酸化膜の端部が半導体基板の表面に露出しないＳＯＩ基板を実現できる。しかしながら、マスク膜として、シリコン酸化膜やシリコン窒化膜等の絶縁膜が用いられているので、イオン注入の際にマスク膜がチャージアップを起こし、注入ドーズ量の半導体基板内分布の均一性が悪化して、埋め込み酸化膜やＳＯＩ層の膜厚変動が生じる、あるいは、スパーク放電により半導体基板の表面が損傷を受ける等のＳＯＩ基板の品質が劣化する問題があった。
【特許文献１】特開２００５−２６６４４号公報（第４−７頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、ＳＯＩ基板の品質劣化を抑制することが可能なＳＯＩ基板の製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の一態様のＳＯＩ基板の製造方法は、シリコンを含む半導体基板の表面に導電性膜を形成する工程と、前記導電性膜に、前記半導体基板の表面に実質的に垂直な側壁を有する開口部を形成する工程と、前記導電性膜をマスクとして、前記開口部を介して前記半導体基板に酸素を含むイオンを注入する工程と、前記半導体基板を熱処理して前記半導体基板の内部に埋め込み酸化膜を形成する工程とを備えていることを特徴とする。
【０００７】
また、本発明の別態様のＳＯＩ基板の製造方法は、シリコンを含む半導体基板の表面に導電性膜を形成する工程と、前記導電性膜の上に、キャップ膜を生成する工程と前記キャップ膜及び前記導電性膜に、前記半導体基板の表面にそれぞれ実質的に垂直な側壁を有する開口部を形成する工程と、前記キャップ膜及び前記導電性膜をマスクとして、前記開口部を介して前記半導体基板に酸素を含むイオンを注入する工程と、前記半導体基板を熱処理して前記半導体基板の内部に埋め込み酸化膜を形成する工程とを備えていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ＳＯＩ基板の品質劣化を抑制することが可能なＳＯＩ基板の製造方法を提供することが可能である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１０】
本発明の実施例１に係るＳＯＩ基板の製造方法について、図１乃至図３を参照しながら説明する。図１はＳＯＩ基板を模式的に示す断面図である。図２はＳＯＩ基板の製造方法を工程順に模式的に示す層構造断面図である。図３は図２に示す工程に引き続き、ＳＯＩ基板の製造方法を工程順に模式的に示す層構造断面図である。
【００１１】
図１に示すように、ＳＯＩ基板１は、埋め込み酸化膜３１を半導体基板１１の内部に有するＳＯＩ領域５、及び、埋め込み酸化膜３１が形成されてない半導体基板１１の領域からなるバルク領域６で構成されている。ＳＯＩ領域５とバルク領域６は、ほぼ同一平面をなす表面を有している。即ち、ＳＯＩ基板１は、ＳＯＩ領域５とバルク領域６とを併せ持つハイブリッドな基板であり、ＳＯＩ領域５には、例えばＳＯＩ構造のＭＯＳトランジスタで構成されるロジック回路等、及び、バルク領域６には、ＤＲＡＭセルや、周辺回路等が形成可能である。
【００１２】
半導体基板１１は、例えば、ｐ型の単結晶シリコン（Ｓｉ）であるが、他に、多結晶シリコン、シリコンゲルマニウム（ＳｉＧｅ）、及び炭化シリコン（ＳｉＣ）等のＳｉを含む材料が使用可能である。埋め込み酸化膜３１は、酸化シリコン（ＳｉＯＸ）を主として、他に、シリコン（結晶または非晶質）、窒素（Ｎ）、窒化シリコン（ＳｉＮＸ）、炭素（Ｃ）、炭化シリコン（ＳｉＣ）等を含む可能性がある。埋め込み酸化膜３１や埋め込み酸化膜３１上の半導体基板１１からなるＳＯＩ層の膜厚は用途に合わせて設定される。例えば、１３０ｎｍ世代のロジック用として、埋め込み酸化膜３１の厚さは０．０５〜０．５μｍ程度で、ＳＯＩ層の厚さは０．０５〜０．３μｍ程度である。
【００１３】
部分ＳＩＭＯＸ法を用いたＳＯＩ基板１の製造方法を説明する。図２（ａ）に示すように、半導体基板１１の表面上に、ＳｉＧｅからなる導電性膜１３がエピタキシャル成長される。導電性膜１３は、ＳｉＧｅに、例えば、半導体基板１１と同じ導電型となるように不純物がドープされている。導電性膜１３の膜厚は、例えば、１．２μｍである。なお、導電性膜１３の膜厚は、酸素イオンの注入条件によって決定される。
【００１４】
導電性膜１３の上に、シリコン酸化膜からなるキャップ膜１５が、ＣＶＤ（Chemical Vapor Deposition）法等で形成される。キャップ膜１５の膜厚は、例えば、約０．１μｍである。キャップ膜１５は、後述のウェットエッチング時、導電性膜１３の表面がエッチングされるのを防ぐためのキャップ層として機能する。従って、導電性膜１３のＲＩＥ（Reactive Ion Etching）加工において、半導体基板１１に対して選択比が十分取れる条件でエッチングすることが可能ならば、キャップ膜１５の形成は、必ずしも必要ない。
【００１５】
次に、キャップ膜１５上にレジスト膜（図示略）を塗布し、リソグラフィ技術を用いてレジスト膜をパターニングする。引き続き、パターニングされたレジスト膜をマスクとして用いて、ＲＩＥ法等により、埋め込み酸化膜３１を形成予定の領域上部のキャップ膜１５を選択的に除去する。キャップ膜１５上に残存するレジスト膜はアッシングや硫酸過水（Ｈ２ＳＯ４、Ｈ２Ｏ２）液等所望の方法を用いて除去される。引き続いて、ＲＩＥ法等により、キャップ膜１５をマスクとして、導電性膜１３を、半導体基板１１の表面上に僅かに（例えば、５０ｎｍ程度）残るように選択的に除去する。
【００１６】
この結果、図２（ｂ）に示すように、埋め込み酸化膜３１を形成予定領域の端部且つ上部にあって、半導体基板１１の表面にほぼ垂直な、キャップ膜１５の一部及び導電性膜１３の一部に形成された側壁１７を有する凹部が形成される。
【００１７】
図２（ｃ）に示すように、例えば、過酸化水素（Ｈ２Ｏ２）溶液を用いて、等方的に、ウェットエッチングを行うことにより、選択的に、半導体基板１１の表面上に残る導電性膜１３は除去され、導電性膜１３の側壁１７は後退して側壁１８となる。その結果、キャップ膜１５の一部が、導電性膜１３の側壁１８から開口部１９側に、庇状に張り出している。
【００１８】
この後、図３（ａ）に示すように、例えば、弗酸（ＨＦ）溶液を用いて、キャップ膜１５を除去する。導電性膜１３は、当初の膜厚を維持している。導電性膜１３が除去された開口部１９は、半導体基板１１の表面に対して８５度程度以上をなす実質的に垂直な側壁１８を有している。導電性膜１３をマスクとする半導体基板１１は、イオン注入装置（図示略）の接地がなされた支持台（図示略）に電気的に接続され、固定される。
【００１９】
図３（ｂ）に示すように、酸素イオン（Ｏ＋）からなる注入イオン２１を、半導体基板１１の表面に対して、チャネリングを避ける程度（例えば、数度〜１０度）傾けて、注入する。この際、導電性膜１３は注入イオン２１を半導体基板１１中に到達させない様な膜厚が必要であり、通常、ガウス分布で近似される酸素分布の投影飛程Ｒｐにその標準偏差ΔＲｐの６倍程度を加えた膜厚以上とする。例えば、酸素イオンのドーズ量４×１０１７ｃｍ−２、加速電圧１８０ｋｅＶに対して、上述したように、導電性膜１３の膜厚１．２μｍとしてある。注入された酸素は、半導体基板１１の表面から投影飛程Ｒｐだけ内側に中心を持つ注入領域２３、導電性膜１３の表面から投影飛程Ｒｐだけ内側に中心を持つ注入領域２４に濃集した状態となる。導電性膜１３の下の半導体基板１１には、実質的に、酸素は注入されてない。
【００２０】
図３（ｃ）に示すように、導電性膜１３が、例えば、Ｈ２Ｏ２溶液を用いて、エッチング除去され、その後、半導体基板１１は、酸化雰囲気下、１３００〜１４００℃程度で熱処理（高温アニール）されて、ＳＯＩ領域５の注入領域２３の酸素と半導体基板１１のＳｉとが反応して、埋め込み酸化膜３１が形成される。埋め込み酸化膜３１が形成されてない領域がバルク領域６である。
【００２１】
このとき、埋め込み酸化膜３１形成時の体積膨張により、ＳＯＩ領域５の半導体基板１１の表面が、バルク領域６より少し盛り上がる。同時に、酸化雰囲気に含まれる酸素により、半導体基板１１の表面に熱酸化膜３３が形成される。もし、イオン注入された酸素の量が多く、半導体基板１１の表面の平坦性が問題になるようなら、周知の方法により平坦化を図ることは可能である。その後、半導体基板１１の表面の熱酸化膜３３は、ＨＦ等を用いて除去される。
【００２２】
上述したＳＯＩ基板の製造方法によって、図１に示したＳＯＩ基板１を製造することが可能である。
【００２３】
本実施例のＳＯＩ基板１の製造方法によれば、従来の絶縁膜からなるマスク膜とは異なり、不純物がドープされた導電性を有するＳｉＧｅからなる導電性膜１３のマスク膜を用いている。そのため、マスク膜は、イオン注入装置を介して接地される。すなわち、酸素イオンが注入されて、放出された電荷は、導電性膜１３を通り、半導体基板１１を通って、半導体基板１１が固定された支持台からイオン注入装置（図示略）を通って、徐々に放出される。なお、半導体基板１１を通らずに、導電性膜１３からイオン注入装置に接続されて接地されても差し支えない。
【００２４】
その結果、従来、マスク膜がチャージアップすることによって発生した、ＳＯＩ基板１内の酸素ドーズ量の不均一な分布や表面の損傷を抑制することが可能となる。すなわち、マスク膜に近い領域とマスク膜から遠い領域の埋め込み酸化膜３１の膜厚変動及びＳＯＩ領域５の膜厚変動が抑制され、また、マスク膜に蓄積された電荷が半導体基板１１に急激に放出されて、半導体基板の表面に生ずる窪みや結晶性の乱れが抑制される。その結果、ＳＯＩ基板１の出来具合を外観検査する工程が不要または短縮可能となる。そして、ＳＯＩ基板１は、基板内部の品質が向上するので、ＳＯＩ基板１上に形成されるＣＭＯＳロジック等の特性が安定し、歩留まりの向上に寄与することが可能となる。
【００２５】
また、ＳＩＭＯＸ用イオン注入装置において、注入イオンとは逆の電荷を供給してチャージアップを防止するための中和装置を設ける必要がなくなるので、装置由来のコストが低減され、ＳＯＩ基板のコストが低減でき、更には、ＳＯＩ基板１を使用した半導体装置のコスト低減が可能となる。
【００２６】
なお、導電性膜１３自体は、最終的に除去されるため、結晶性については良好である必要はなく、所望の方法で形成可能である。
【実施例２】
【００２７】
本発明の実施例２に係るＳＯＩ基板の製造方法について、図１、図４及び図５を参照しながら説明する。図４はＳＯＩ基板の製造方法を工程順に模式的に示す層構造断面図である。図５は図４に示す工程に引き続き、ＳＯＩ基板の製造方法を工程順に模式的に示す層構造断面図である。実施例１とは、キャップ膜をイオン注入のマスクとして利用して点が異なっている。以下、実施例１と同一構成部分には同一の符号を付して、その説明は省略し、異なる構成部分について説明する。
【００２８】
図１に示すように、以下に説明する製造方法によって製造されるＳＯＩ基板１は、実施例１と同様である。
【００２９】
図４（ａ）に示すように、実施例１と同様に、半導体基板１１の表面上に、ＳｉＧｅからなる導電性膜５３がエピタキシャル成長される。導電性膜５３は、ＳｉＧｅに、例えば、半導体基板１１と同じ導電型となるように不純物がドープされている。導電性膜５３の膜厚は、実施例１の導電性膜１３より薄く、例えば、０．７μｍである。なお、導電性膜５３の膜厚は、酸素イオンの注入条件によって決定される。
【００３０】
導電性膜５３の上に、シリコン酸化膜からなるキャップ膜５５が、ＣＶＤ法等で形成される。キャップ膜５５の膜厚は、実施例１のキャップ膜１５の膜厚より厚く、例えば、約０．５μｍである。キャップ膜５５は、後述のウェットエッチング時、導電性膜５３の表面がエッチングされるのを防ぐためのキャップ層、及び、注入イオンのストッパ層として機能する。キャップ膜５５上のパターニング及びキャップ膜５５及び導電性膜５３のＲＩＥ等は、実施例１と同様である。
【００３１】
この結果、図４（ｂ）に示すように、埋め込み酸化膜３１を形成予定領域の端部且つ上部にあって、半導体基板１１の表面にほぼ垂直な、キャップ膜５５及び導電性膜５３の一部に形成された側壁１７を有する凹部が形成される。
【００３２】
図４（ｃ）に示すように、実施例１と同様にエッチングを行うことにより、開口部１９の導電性膜５３は半導体基板１１の表面から除去され、キャップ膜５５の一部は、導電性膜５３の側壁１８から開口部１９側に張り出した庇部５７となる。開口部１９は、半導体基板１１の表面に対して８５度程度以上をなす実質的に垂直な側壁１７、１８を有している。キャップ膜５５及び導電性膜５３は、当初の膜厚を維持している。
【００３３】
この後、キャップ膜５５及び導電性膜５３をマスクとする半導体基板１１は、イオン注入装置（図示略）の接地がなされた支持台（図示略）に電気的に接続され、固定される。図５（ａ）に示すように、酸素イオン（Ｏ＋）からなる注入イオン２１を、半導体基板１１の表面に対して、チャネリングを避ける程度（例えば、数度〜１０度）傾けて、注入する。この際、キャップ膜５５及び導電性膜５３は注入イオン２１を半導体基板１１中に到達させないような膜厚が必要であるとともに、キャップ膜５５中の投影飛程Ｒｐに、その標準偏差ΔＲｐの１〜２倍程度を加えた膜厚にキャップ膜５５の厚さが調整されている。つまり、キャップ膜５５の膜厚は、注入された酸素イオンの一部が導電性膜５３に達するように設定されている。例えば、酸素イオンのイオン注入条件は、ドーズ量４×１０１７ｃｍ−２、加速電圧１８０ｋｅＶに対して、上述したように、導電性膜５３及びキャップ膜５５の膜厚はそれぞれ０．５μｍ、０．７μｍとしてある。
【００３４】
注入された酸素は、半導体基板１１の表面から投影飛程Ｒｐだけ内側に中心を持つ注入領域２３、キャップ膜５５の表面から投影飛程Ｒｐだけ内側に中心を持つ注入領域２４に濃集した状態となる。導電性膜５３の下の半導体基板１１には、実質的に、酸素は注入されないが、庇部５７を通過した酸素イオンの一部は、半導体基板１１の表面の注入領域２５に分布する。
【００３５】
図５（ｂ）に示すように、キャップ膜５５が、例えば、ＨＦ溶液、導電性膜５３が、例えば、Ｈ２Ｏ２溶液を用いて、エッチング除去され、その後、半導体基板１１は、酸化雰囲気下、１３００〜１４００度程度で熱処理（高温アニール）されて、ＳＯＩ領域５の注入領域２３の酸素と半導体基板１１のＳｉとが反応して、埋め込み酸化膜３１が形成される。
【００３６】
このとき、埋め込み酸化膜３１形成時の体積膨張により、ＳＯＩ領域５の半導体基板１１の表面が、バルク領域６より少し盛り上がる。同時に、酸化雰囲気に含まれる酸素により、半導体基板１１の表面に熱酸化膜３３が形成される。また、半導体基板１１の表面の注入領域２５は、同様に、熱酸化膜３３が形成され、イオン注入されない部分とほとんど区別がつかない状態になる。もし、酸素のイオン注入量が多く、半導体基板１１の表面の平坦性が問題になるようなら、周知の方法により平坦化を図ることは可能である。その後、半導体基板１１の表面の熱酸化膜３３は、ＨＦ等を用いて除去される。
【００３７】
上述したＳＯＩ基板の製造方法によって、図１に示したＳＯＩ基板１を製造することが可能である。
【００３８】
本実施例のＳＯＩ基板１の製造方法によれば、キャップ膜５５、及び、不純物がドープされた導電性を有するＳｉＧｅからなる導電性膜５３の２層構造のマスク膜を用いている。下層のマスク膜は、イオン注入装置（図示略）を介して接地される。すなわち、酸素イオンが注入されて、放出された電荷は、導電性膜５３を通り、半導体基板１１を通って、半導体基板１１が固定された支持台からイオン注入装置を通って、徐々に放出される。
【００３９】
その結果、本実施例は、実施例１が有する効果を、同様に、有している。その上、キャップ膜５５があるために、注入される酸素イオンが、導電性膜５３に、直接、衝突する頻度は大幅に減少し、スパッタされたＧｅが、半導体基板１１に混入して、結晶の品質が劣化することを抑制できる。
【００４０】
また、庇部５７があるために、導電性膜５３の側面への注入頻度も低減でき、スパッタ抑制効果を更に高めている。
【００４１】
次に、本実施例２の変形例に係るＳＯＩ基板の製造方法について、図６を追加し、図１、図４及び図５も参照しながら説明する。図６は、ＳＯＩ基板の製造方法を工程順に模式的に示す層構造断面図であり、図６（ａ）は図４（ｃ）に対応し、図６（ｂ）は図５（ａ）に対応する工程である。以下、実施例１及び２と同一構成部分には同一の符号を付して、その説明は省略し、異なる構成部分について説明する。
【００４２】
図６（ａ）に示すように、実施例１と同様にエッチングを行うが、開口部５９の導電性膜５３は、半導体基板１１の表面に薄く（例えば、約２０ｎｍ）残るようにエッチングされる。開口部５９は、導電性膜５３及びキャップ膜５５に形成された側壁、並びに、導電性膜５３に形成された半導体基板１１の表面にほぼ平行な底面で構成されている。キャップ膜５５の一部は、導電性膜５３の側壁１８から開口部５９側に張り出した庇部５７となる。庇部５７の張り出し量は、ウェットエッチングで除去される量となる。つまり、図４（ｂ）の導電性膜５３のＲＩＥによって除去されずに残された量から、図６（ａ）の開口部５９の底面をなす導電性膜５３までエッチングされる間に、エッチングで除去される量となる。
【００４３】
図６（ｂ）に示すように、実施例２の図５（ａ）に示す工程と異なり、酸素イオン（Ｏ＋）が、開口部５９の薄い導電性膜５３を介して、半導体基板１１に注入される。薄い導電性膜５３を介しているので、所望の投影飛程Ｒｐを得るために、例えば、加速電圧を上げることによってイオン注入を行う。
【００４４】
庇部５７を通過した酸素イオンの一部は、半導体基板１１の表面にある薄い導電性膜５３の注入領域２６に分布する。注入領域２６は、導電性膜５３をエッチングする時に、除去される。以降、実施例２のアニール工程と同様に行われるが、注入領域２６が、半導体基板１１の表面の熱酸化に影響を与えることはない。
【００４５】
上述した本変形例によるＳＯＩ基板の製造方法によって、図１に示したＳＯＩ基板１を製造することが可能である。
【００４６】
本変形例のＳＯＩ基板１の製造方法によれば、実施例２のＳＯＩ基板１に比較して、庇５７の下部における品質安定性が高くなる。すなわち、イオン注入条件等の外部変動に対しても、より安定して表面の平坦性等を確保可能である。その他に、本変形例は、実施例２が有する効果を、同様に有している。
【００４７】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
【００４８】
例えば、実施例２では、導電性膜の上にキャップ膜の庇を形成する例を示したが、導電性膜及びキャップ膜の側壁は、ほぼ同一の平面とすることは可能である。導電性膜のスパッタリングによる半導体基板への不純物の混入の程度は、実施例１と実施例２の中間になる。
【００４９】
また、実施例２では、キャップ膜としてシリコン酸化膜を用いる例を示したが、シリコン窒化膜であっても差し支えない。シリコン窒化膜は、リン酸（Ｈ３ＰＯ４）溶液で選択的に除去可能である。
【００５０】
また、実施例では、導電性膜としてＳｉＧｅを用いる例を示したが、導電性膜として、ＰやＡｓをドーピングしたポリシリコン、Ａｌ、Ｔｉ、Ｎｉ等の金属膜、及び、Ｃ膜等を使用することが可能である。また、それらの複合膜であっても差し支えない。なお、ドーピングしたポリシリコンは、アルカリ溶液や弗硝酸（ＨＦ、ＨＮＯ３）溶液で、Ａｌ、Ｔｉ、Ｎｉ等は、硫酸過水で、Ｃは、アッシングで選択エッチングが可能である。
【００５１】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  シリコンを含む半導体基板の表面に導電性膜を形成する工程と、前記導電性膜の上に、キャップ膜を生成する工程と前記キャップ膜及び前記導電性膜に、前記半導体基板の表面にそれぞれ実質的に垂直な側壁を有する開口部を形成する工程と、前記キャップ膜及び前記導電性膜をマスクとして、前記開口部を介して前記半導体基板に酸素を含むイオンを注入する工程と、前記半導体基板を熱処理して前記半導体基板の内部に埋め込み酸化膜を形成する工程とを備えているＳＯＩ基板の製造方法。
【００５２】
（付記２）  前記開口部は、前記導電性膜及び前記キャップ膜に形成された側壁、並びに、前記導電性膜に形成された底面で構成されている付記１に記載のＳＯＩ基板の製造方法。
【００５３】
（付記３）  前記開口部は、前記導電性膜及び前記キャップ膜に形成された側壁、並びに、前記半導体基板の表面を底面として構成されている付記１に記載のＳＯＩ基板の製造方法。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施例１に係るＳＯＩ基板を模式的に示す断面図。
【図２】本発明の実施例１に係るＳＯＩ基板の製造方法を工程順に模式的に示す層構造断面図。
【図３】本発明の実施例１に係るＳＯＩ基板の製造方法を、図２に示す工程に続く工程順に模式的に示す層構造断面図。
【図４】本発明の実施例２に係るＳＯＩ基板の製造方法を工程順に模式的に示す層構造断面図。
【図５】本発明の実施例２に係るＳＯＩ基板の製造方法を、図４に示す工程に続く工程順に模式的に示す層構造断面図。
【図６】本発明の実施例２の変形例に係るＳＯＩ基板の製造方法を工程順に模式的に示す層構造断面図。
【符号の説明】
【００５５】
１  ＳＯＩ基板
５  ＳＯＩ領域
６  バルク領域
１１  半導体基板
１３、５３  導電性膜
１５、５５  キャップ膜
１７、１８  側壁
１９、５９  開口部
２１  注入イオン
２３、２４、２５、２６  注入領域
３１  埋め込み酸化膜
３３  熱酸化膜
５７  庇部
【図１】
2007329402.tif 000003
【図２】
2007329402.tif 000004
【図３】
2007329402.tif 000005
【図４】
2007329402.tif 000006
【図５】
2007329402.tif 000007
【図６】
2007329402.tif 000008