(57)【要約】【課題】小型化および低価格化を図り得るクロック生成装置を提供する。【解決手段】入力した外部クロックＳｃ３に対する内部クロックＳｃ１の位相関係を検出する位相検出部２４と、基準クロックＳｃｋに同期してカウント動作を実行することによって基準クロックＳｃｋを分周して内部クロックＳｃ１を生成しつつ、位相関係が外部クロックＳｃ３に対して内部クロックＳｃ１が遅れている位相関係のときには現在のカウント値を所定数だけ進め、位相関係が外部クロックＳｃ３に対して内部クロックＳｃ１が進んでいる位相関係のときにはカウント動作を基準クロックＳｃｋの所定周期分だけ停止するカウンタ２２とを備えている。【選択図】図１
2007011961.tif 000002
【特許請求の範囲】
【請求項１】
入力した外部クロックに対する内部クロックの位相関係を検出する位相検出部と、
基準クロックに同期してカウント動作を実行することによって当該基準クロックを分周して前記内部クロックを生成しつつ、前記位相関係が前記外部クロックに対して当該内部クロックが遅れている位相関係のときには現在のカウント値を所定数だけ進め、前記位相関係が前記外部クロックに対して当該内部クロックが進んでいる位相関係のときにはカウント動作を前記基準クロックの所定周期分だけ停止するカウンタとを備えているクロック生成装置。
【請求項２】
入力した測定対象信号を内部クロックに同期してディジタルデータに変換するＡ／Ｄ変換部と、基準クロックを分周して前記内部クロックを生成しつつ、入力した外部クロックに当該内部クロックを同期させるクロック生成部と、前記ディジタルデータをメモリに記憶させる制御部とを備えた波形記録計であって、
前記クロック生成部は、前記外部クロックに対する前記内部クロックの位相関係を検出する位相検出部と、基準クロックに同期してカウント動作を実行することによって当該基準クロックを分周して前記内部クロックを生成しつつ、前記位相関係が前記外部クロックに対して当該内部クロックが遅れている位相関係のときには現在のカウント値を所定数だけ進め、前記位相関係が前記外部クロックに対して当該内部クロックが進んでいる位相関係のときにはカウント動作を前記基準クロックの所定周期分だけ停止するカウンタとを備えている波形記録計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部クロックに内部クロックを同期させ得るクロック生成装置および波形記録計に関するものである。
【背景技術】
【０００２】
この種のクロック生成装置として、特開平１１−２９８３１９号公報に開示されたクロック生成装置（デジタル位相同期ループ回路）が知られている。このクロック生成装置は、位相比較器とアップダウンカウンタと可変分周器とをループ状に接続すると共に、可変分周器に出力周波数が一定の原発振器を接続して構成されている。このクロック生成装置では、位相比較器が、供給されている入力信号と可変分周器の出力信号との位相差に応じたパルス幅のパルス信号を出力し、アップダウンカウンタが、このパルス信号のパルス幅に応じたカウント数を出力し、可変分周器が、このカウント数を周波数分周の数として使用して原発振器から出力される信号を分周して位相比較器にフィードバックすることにより、入力信号と出力信号の位相差が除々に小さくなり、所定時間経過後に両信号位相が一致させられる。
【特許文献１】特開平１１−２９８３１９号公報（第２頁、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、近年では、クロック生成装置の小型化および低価格化が望まれている。しかしながら、上記した従来のクロック生成装置では、位相比較器および原発振器以外に、アップダウンカウンタおよび可変分周器の２つの回路を必要とするため、小型化および低価格化を図ることが困難であるという課題が存在している。
【０００４】
本発明は、かかる課題を解決するためになされたものであり、小型化および低価格化を図り得るクロック生成装置および波形記録計を提供することを主目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成すべく請求項１記載のクロック生成装置は、入力した外部クロックに対する内部クロックの位相関係を検出する位相検出部と、基準クロックに同期してカウント動作を実行することによって当該基準クロックを分周して前記内部クロックを生成しつつ、前記位相関係が前記外部クロックに対して当該内部クロックが遅れている位相関係のときには現在のカウント値を所定数だけ進め、前記位相関係が前記外部クロックに対して当該内部クロックが進んでいる位相関係のときにはカウント動作を前記基準クロックの所定周期分だけ停止するカウンタとを備えている。
【０００６】
また、請求項２記載の波形記録計は、入力した測定対象信号を内部クロックに同期してディジタルデータに変換するＡ／Ｄ変換部と、基準クロックを分周して前記内部クロックを生成しつつ、入力した外部クロックに当該内部クロックを同期させるクロック生成部と、前記ディジタルデータをメモリに記憶させる制御部とを備えた波形記録計であって、前記クロック生成部は、前記外部クロックに対する前記内部クロックの位相関係を検出する位相検出部と、基準クロックに同期してカウント動作を実行することによって当該基準クロックを分周して前記内部クロックを生成しつつ、前記位相関係が前記外部クロックに対して当該内部クロックが遅れている位相関係のときには現在のカウント値を所定数だけ進め、前記位相関係が前記外部クロックに対して当該内部クロックが進んでいる位相関係のときにはカウント動作を前記基準クロックの所定周期分だけ停止するカウンタとを備えている。
【発明の効果】
【０００７】
請求項１記載のクロック生成装置によれば、位相検出部が、入力した外部クロックに対する内部クロックの位相関係を検出し、カウンタが、基準クロックに同期してカウント動作を実行することによって基準クロックを分周して内部クロックを生成しつつ、検出された位相関係が外部クロックに対して内部クロックが遅れている位相関係のときには現在のカウント値を所定数だけ進め、検出された位相関係が外部クロックに対して内部クロックが進んでいる位相関係のときにはカウント動作を基準クロックの所定周期分だけ停止することにより、外部クロックを基準として内部クロックに遅れや進みが生じているときに、この遅れや進みが少なくなるように内部クロックの位相を補正することができる。したがって、このクロック生成装置によれば、位相比較器および基準クロックを生成する原発振器と共にアップダウンカウンタおよび可変分周器の４つの回路を必要とする従来のクロック生成装置の構成とは異なり、３つの回路、つまり原発振器、位相検出部（位相比較器）およびカウンタで構成できるため、部品点数を削減できる結果、装置全体の小型化および低価格化を実現することができる。
【０００８】
請求項２記載の波形記録計によれば、上記のクロック生成装置と同等の構成を有したクロック生成部を備えたことにより、３つの回路、つまり原発振器、位相検出部（位相比較器）およびカウンタで構成できるため、部品点数を削減できる結果、装置全体の小型化および低価格化を実現することができる。
【発明を実施するための最良の形態】
【０００９】
以下、添付図面を参照して、本発明に係るクロック生成装置および波形記録計の最良の形態について説明する。
【００１０】
最初に、波形記録計１の構成について図面を参照して説明する。
【００１１】
波形記録計１は、図１に示すように、同期回路２、Ａ／Ｄ変換部３、ストレージコントローラ４、メモリ５、ＣＰＵ６および出力部７を備え、測定対象信号Ｓ１の波形データＤ１（本発明におけるディジタルデータ）を記録可能に構成されている。
【００１２】
同期回路２は、本発明におけるクロック生成装置（クロック生成部）に相当し、図２に示すように、発振部２１、カウンタ２２、フリップフロップ２３、および位相検出部２４を備え、内部クロックＳｃ１を生成すると共に、入力した外部クロックＳｃ２に内部クロックＳｃ１を同期させる機能を有している。
【００１３】
発振部２１は、水晶発振器などで構成されて、波形記録計１内で使用される基準クロックＳｃｋを生成して出力する。カウンタ２２は、基準クロックＳｃｋに同期してカウント動作（一例としてインクリメント動作）を繰り返し実行することにより、基準クロックＳｃｋを分周（本例では一例として１０分周）してデューティ５０％の内部クロックＳｃ１を出力する。この場合、カウンタ２２は、位相検出部２４から制御信号Ｓｓ１，Ｓｓ２を入力していないときに、上記の分周動作を実行する。一方、カウンタ２２は、制御信号Ｓｓ１を入力したときには、現在のカウント値に所定数を加算（進める一例）した値を次のカウント値として、次の基準クロックＳｃｋに同期して出力する。また、カウンタ２２は、制御信号Ｓｓ２を入力したときには、現在のカウント値を保持したままの状態で、基準クロックＳｃｋの所定周期（所定クロック）分だけカウント動作を停止する。本例では、制御信号Ｓｓ１を入力したときの上記所定数は「２」に規定され、制御信号Ｓｓ２を入力したときの上記所定周期は「１周期」に規定されている。
【００１４】
フリップフロップ２３は、一例としてＤ−フリップフロップで構成されて、入力した外部クロックＳｃ２を基準クロックＳｃｋに同期させて、外部クロックＳｃ３として出力する。位相検出部２４は、外部クロックＳｃ３を入力したときに、一例として図４〜図６に示すように、外部クロックＳｃ３の立ち上がりエッジに同期し、かつ基準クロックＳｃｋの１周期分のパルス幅のパルス信号Ｓｃ４を生成する。また、位相検出部２４は、パルス信号Ｓｃ４と内部クロックＳｃ１とに基づいて、内部クロックＳｃ１と外部クロックＳｃ３の位相関係（すなわち、外部クロックＳｃ３に対して内部クロックＳｃ１が遅れているか、進んでいるか）を検出し、遅れているときには制御信号Ｓｓ１を、進んでいるときには制御信号Ｓｓ２を出力する。具体的には、位相検出部２４は、図４に示すように、内部クロックＳｃ１の立ち上がりエッジを起点とした基準クロックＳｃｋの２周期分の期間Ｔ１を基準として、この期間Ｔ１よりも先にパルス信号Ｓｃ４が出力されたときには、外部クロックＳｃ３に対して内部クロックＳｃ１が遅れる位相関係であるため、制御信号Ｓｓ１を出力する。逆に、図５に示すように、この期間Ｔ１よりも後にパルス信号Ｓｃ４が出力されたときには、外部クロックＳｃ３に対して内部クロックＳｃ１が進む位相関係であるため、位相検出部２４は、制御信号Ｓｓ２を出力する。また、位相検出部２４は、図６に示すように、この期間Ｔ１内にパルス信号Ｓｃ４が出力されたときには、外部クロックＳｃ３に対して内部クロックＳｃ１が同期している位相関係であるため、制御信号Ｓｓ１，Ｓｓ２を出力しない。つまり、この期間Ｔ１は、外部クロックＳｃ２に対して内部クロックＳｃ１が同期しているとみなす許容範囲を意味する。
【００１５】
Ａ／Ｄ変換部３は、入力した測定対象信号Ｓ１を内部クロックＳｃ１に同期してサンプリングすることにより、測定対象信号Ｓ１を波形データ（ディジタルデータ）Ｄ１に変換して出力する。ストレージコントローラ４は、本発明における制御部に相当し、波形データＤ１をメモリ５に記憶させる。また、ストレージコントローラ４は、ＣＰＵ６の要求に応じて、メモリ５に記憶されている波形データＤ１を読み出してＣＰＵ６に出力する。ＣＰＵ６は、メモリ５に記憶されている波形データＤ１をストレージコントローラ４を介して読み出すと共に出力部７に出力する。出力部７は、一例として印刷装置（プリンタやプロッタ）やディスプレイ装置などの表示装置で構成されて、入力した波形データＤ１を記録紙や画面上に波形表示する。
【００１６】
次に、波形記録計１についての波形記録動作について説明する。一例として、図３に示すように、２台の波形記録計１ａ，１ｂを同期させつつ、２種類の測定対象信号Ｓ１（Ｓ１ａ，Ｓ１ｂ）の各波形データＤ１を記録する動作について説明する。
【００１７】
まず、各波形記録計１ａ，１ｂ（以下、特に区別しないときには「波形記録計１」ともいう）を作動させて、波形記録計１ａについては測定対象信号Ｓ１ａについての波形データＤ１の記録動作を開始させ、波形記録計１ｂについては測定対象信号Ｓ１ｂについての波形データＤ１の記録動作を開始させる。なお、測定対象信号Ｓ１ａ，１ｂについて特に区別しないときには「測定対象信号Ｓ１」ともいう。各波形記録計１では、波形データＤ１の記録動作中、カウンタ２２が内部クロックＳｃ１を分周して内部クロックＳｃ１を生成してＡ／Ｄ変換部３に供給し、Ａ／Ｄ変換部３がこの内部クロックＳｃ１に同期して測定対象信号Ｓ１を波形データＤ１に変換し、ストレージコントローラ４がこの波形データＤ１をメモリ５に記憶させる。また、ＣＰＵ６がメモリ５に記憶されている波形データＤ１をストレージコントローラ４を介して読み出して出力部７に出力することにより、測定対象信号Ｓ１の波形が画面上や記録紙上に表示される。
【００１８】
この波形データＤ１の記録動作中において、各波形記録計１に対して共通の外部クロックＳｃ２が入力されたときに、各波形記録計１では、同期回路２が、作動を開始して、内部クロックＳｃ１を外部クロックＳｃ２に同期させる。具体的には、フリップフロップ２３が、図４〜６に示すように、外部クロックＳｃ２を基準クロックＳｃｋに同期させて、外部クロックＳｃ３として位相検出部２４に出力する。位相検出部２４は、外部クロックＳｃ３を入力したときに、図４〜図６に示すように、外部クロックＳｃ３の立ち上がりエッジに同期したパルス信号Ｓｃ４を生成して、期間Ｔ１に対するパルス信号Ｓｃ４の出力タイミングに基づいて、外部クロックＳｃ３に対して内部クロックＳｃ１が遅れているか、進んでいるか、または同期しているかを検出する。
【００１９】
この場合、図４に示すように、期間Ｔ１よりも先にパルス信号Ｓｃ４が出力されたときには、位相検出部２４は、外部クロックＳｃ３に対して内部クロックＳｃ１が遅れる位相関係にあることを検出して、制御信号Ｓｓ１をカウンタ２２に出力する。カウンタ２２は、制御信号Ｓｓ１を入力したときには、現在のカウント値に所定数（「２」）を加算した値を次のカウント値として、次の基準クロックＳｃｋに同期して出力する。例えば、制御信号Ｓｓ１の入力時のカウント値が「７」のときには、次の基準クロックＳｃｋに同期してカウント値「９」を出力する。これにより、カウンタ２２のカウント値が１つ進むため、カウンタ２２は、１カウント（基準クロックＳｃｋの１周期）分だけ位相を進めた内部クロックＳｃ１を出力する。同図では、パルス信号Ｓｃ４が期間Ｔ１よりも基準クロックＳｃｋの１周期分だけ先に出力されているため、カウンタ２２が上記のように作動することにより、内部クロックＳｃ１は基準クロックＳｃｋの１周期分だけ早く立ち下がっている。したがって、その後の内部クロックＳｃ１の立ち上がり時には、期間Ｔ１にパルス信号Ｓｃ４が含まれる状態になるため、内部クロックＳｃ１が外部クロックＳｃ３に同期する。
【００２０】
他方、図５に示すように、期間Ｔ１よりも後にパルス信号Ｓｃ４が出力されたときには、位相検出部２４は、外部クロックＳｃ３に対して内部クロックＳｃ１が進む位相関係にあることを検出して、制御信号Ｓｓ２をカウンタ２２に出力する。カウンタ２２は、制御信号Ｓｓ２を入力したときには、現在のカウント値を保持したままの状態で、１カウント（基準クロックＳｃｋの１周期）分だけカウント動作を停止する。例えば、制御信号Ｓｓ２の入力時のカウント値が「７」のときには、次の基準クロックＳｃｋを入力したときにもカウントアップすることなく、カウント値「７」を保持する。これにより、カウンタ２２のカウント値が１つだけ遅れるため、カウンタ２２は、１カウント（基準クロックＳｃｋの１周期）分だけ位相の遅れた内部クロックＳｃ１を出力する。同図では、パルス信号Ｓｃ４が期間Ｔ１よりも基準クロックＳｃｋの１周期分だけ後に出力されているため、カウンタ２２が上記のように作動することにより、内部クロックＳｃ１は基準クロックＳｃｋの１周期分だけ遅く立ち下がっている。したがって、その後の内部クロックＳｃ１の立ち上がり時には、期間Ｔ１にパルス信号Ｓｃ４が含まれる状態になるため、内部クロックＳｃ１が外部クロックＳｃ３に同期する。
【００２１】
なお、図６に示すように、期間Ｔ１中にパルス信号Ｓｃ４が出力されたときには、位相検出部２４は、外部クロックＳｃ３と内部クロックＳｃ１とが同期する位相関係にあることを検出して、制御信号Ｓｓ１，Ｓｓ２を出力しない。したがって、カウンタ２２は、カウント値を進めたり、遅らせたりすることなく、基準クロックＳｃｋに同期したカウント動作（インクリメント動作）を継続する。
【００２２】
以上のように、外部クロックＳｃ２を入力する都度、外部クロックＳｃ３（基準クロックＳｃｋに同期させた外部クロックＳｃ２）に対して内部クロックＳｃ１が遅れているときには、内部クロックＳｃ１の位相を基準クロックＳｃｋの１周期分だけ進め、逆に、内部クロックＳｃ１が進んでいるときには、内部クロックＳｃ１の位相を基準クロックＳｃｋの１周期分だけ遅らせる上記の動作を同期回路２が繰り返すことにより、最終的に、各波形記録計１の内部クロックＳｃ１が外部クロックＳｃ２に同期して、その結果として、各波形記録計１ａ，１ｂの各内部クロックＳｃ１同士が同期する。したがって、各波形記録計１は、記録開始からある程度時間が経過した後は、それぞれに入力される各測定対象信号Ｓ１ａ，１ｂの波形データＤ１を互いに同期した状態で記録する。
【００２３】
このように、この同期回路２によれば、位相検出部２４が外部クロックＳｃ３に対する内部クロックＳｃ１の位相関係を検出し、カウンタ２２が、位相検出部２４の検出結果（検出された位相関係）に基づき、外部クロックＳｃ２に対して内部クロックＳｃ１が遅れているときには現在のカウント値を所定数（「２」）だけ進め（具体的には、増加させ）、外部クロックＳｃ２に対して内部クロックＳｃ１が進んでいるときにはカウント動作を基準クロックＳｃｋの所定周期分（１周期分）だけ停止することにより、外部クロックＳｃ２を基準として内部クロックＳｃ１に遅れや進みが生じているときに、この遅れや進みが少なくなるように内部クロックＳｃ１の位相を補正することができる。したがって、この同期回路２によれば、位相比較器および原発振器と共にアップダウンカウンタおよび可変分周器の２つの回路を必要とする従来の同期回路（クロック生成装置）の構成とは異なり、３つの回路、つまり発振部２１、位相検出部２４およびカウンタ２２で構成できるため、部品点数を削減できる結果、回路全体の小型化および低価格化を実現することができる。なお、同期回路２は、上記の３つの回路以外にフリップフロップ２３を含んで構成されているが、極めて簡単な回路のため、スペース的にもコスト的にもそれほど問題とはならない。
【００２４】
また、この同期回路２を含んで構成されている波形記録計１においても、同期回路２の小型化および低価格化を実現できたため、その分、装置全体としての小型化、および装置コストの削減を実現することができる。
【００２５】
なお、本発明は、上記の構成に限定されない。例えば、外部クロックＳｃ２に対して内部クロックＳｃ１が同期しているとみなす許容範囲としての期間Ｔ１を、内部クロックＳｃ１の立ち上がりエッジを起点とした基準クロックＳｃｋの２周期分に規定しているが、この期間Ｔ１の長さは、基準クロックＳｃｋの２周期以上で、かつ内部クロックＳｃ１の１周期以下の範囲内で任意に設定することができる。また、内部クロックＳｃ１の立ち下がりエッジを起点として期間Ｔ１を規定して、内部クロックＳｃ１の立ち下がりエッジを外部クロックＳｃ２に同期させる構成を採用することもできる。また、カウント値を進める例としてのインクリメント動作を行うことによって基準クロックＳｃｋを分周するようにカウンタ２２を構成したが、デクリメント動作を行ってカウント値を進める構成を採用することもできる。また、同期回路２を波形記録計１に適用した例を挙げて説明したが、他の計測装置やデータロガーなどの各種測定装置にも適用することができる。
【図面の簡単な説明】
【００２６】
【図１】波形記録計１の構成を示すブロック図である。
【図２】同期回路２の構成を示すブロック図である。
【図３】波形記録計１ａ，１ｂの各内部クロックＳｃ１を同期させる際の接続状態を示すブロック図である。
【図４】外部クロックＳｃ２に対して遅れ状態にある内部クロックＳｃ１を外部クロックＳｃ２に同期させる際の同期回路２の動作を説明するためのタイミングチャートである。
【図５】外部クロックＳｃ２に対して進み状態にある内部クロックＳｃ１を外部クロックＳｃ２に同期させる際の同期回路２の動作を説明するためのタイミングチャートである。
【図６】外部クロックＳｃ２に対して内部クロックＳｃ１が同期状態にあるときの同期回路２の動作を説明するためのタイミングチャートである。
【符号の説明】
【００２７】
１  波形記録計
２  同期回路
３  Ａ／Ｄ変換部
４  ストレージコントローラ
５  メモリ
２１  発振部
２２  カウンタ
２３  フリップフロップ
２４  位相検出部
Ｄ１  波形データ
Ｓｃ１  内部クロック
Ｓｃ２，Ｓｃ３  外部クロック
Ｓｃｋ  基準クロック
【図１】
2007011961.tif 000003
【図２】
2007011961.tif 000004
【図３】
2007011961.tif 000005
【図４】
2007011961.tif 000006
【図５】
2007011961.tif 000007
【図６】
2007011961.tif 000008