(57)【要約】【課題】トレンチゲート構造であって、いわゆる短冊形セル構造とされたＩＧＢＴにおいて、一部の短冊形セルへの電流集中を緩和し、ラッチアップを抑制する。【解決手段】Ｐ型コレクタ層２の上にＮ−型ドリフト層４が位置し、Ｎ−型ドリフト層４の内部表面側に位置するＰ型ベース層５を有する半導体基板１と、半導体基板１の表面１ａ側にＰ型ベース層５に隣接して形成されたトレンチ６に埋め込まれたゲート電極８と、Ｐ型ベース層５の内部表面側に位置するＮ＋型エミッタ層９およびＰ＋型ボディ層１０とを備え、半導体基板１の平面レイアウトにおいて、ゲート電極８がストライプ状に配置され、ゲート電極８の長手方向で、Ｐ型ベース層５が間隔をおいて複数配置されているＩＧＢＴに対して、隣り合うＰ型ベース層５同士を電気的に接続するように、Ｐ＋型ボディ層１０を、Ｐ型ベース層５の内部から隣のＰ型ベース層５の内部まで連続させた形状とする。【選択図】図１
2007329270.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１半導体層（２）、前記第１半導体層（２）の上に位置する第２導電型の第２半導体層（４）および前記第２半導体層（４）の内部表面側に位置する第１導電型の第３半導体層（５）を有し、前記第３半導体層（５）が位置する側の面を表面（１ａ）とする半導体基板（１）と、
前記半導体基板の表面（１ａ）から前記第３半導体層（５）よりも深く形成され、前記第３半導体層（５）に隣接するトレンチ（６）と、
前記トレンチ（６）の内部に、ゲート絶縁膜（７）を介して、埋め込まれたゲート電極（８）と、
前記第３半導体層（５）の内部表面側に配置され、前記トレンチ（６）に接する第２導電型の第４半導体層（９）と、
前記第３半導体層（５）の内部表面側であって、前記第４半導体層（９）とは異なる位置に配置された第１導電型の第５半導体層（１０）と、
前記第５半導体層（１０）を介して前記第３半導体層（５）と電気的に接続され、かつ、前記第４半導体層（９）と電気的に接続された第１電極（１２）と、
前記第１半導体層（２）と電気的に接続された第２電極（１３）とを備え、
前記半導体基板の表面（１ａ）を真上から見たときの平面レイアウトにおいて、前記ゲート電極（８）が、一方向に細長い形状で、ストライプ状に複数配置されており、前記第３半導体層（５）が、隣り合う前記ゲート電極（８）の間に、前記ゲート電極（８）の延長方向で間隔をおいて、複数配置されている絶縁ゲート型バイポーラトランジスタであって、
前記第５半導体層（１０）は、前記ゲート電極（８）の延長方向で、前記第３半導体層（５）の内部から隣の前記第３半導体層（５）の内部まで連続する形状であることを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
前記第１電極（１２）と電気的に接続された前記第３半導体層（５）は、
前記半導体基板の表面（１ａ）に対してストライプ状に配置された前記ゲート電極（８）の隣り合うもの同士によって挟まれた複数の領域のうち、一部の領域のみに配置されていることを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トレンチゲート構造の絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと呼ぶ）に関するものである。
【背景技術】
【０００２】
ゲート電極がトレンチ内に形成されたトレンチゲート構造のＩＧＢＴは、プレーナ型ゲート構造と比較して、セル密度を高められるという利点を有するが、その反面、セル密度を高くしすぎた場合、負荷短絡時に、ＩＧＢＴに大電流が流れ、ＩＧＢＴが瞬時に破壊されるという問題が生じる。なお、ＩＧＢＴが破壊に至るまでの期間（耐量）は、ＩＧＢＴの電流−電圧特性における飽和電流の大きさによって決まる。
【０００３】
そこで、従来では、この対策として、ＩＧＢＴの構造を、ＩＧＢＴ素子として機能するセル領域を連続して複数配置した構造に対して、複数の連続したセル領域から周期的にセル領域を間引いた、いわゆる間引きセル構造とする方法が採用されている（例えば、特許文献１参照）。
【０００４】
これは、半導体基板表面に対してストライプ状に配置されたゲート電極同士によって挟まれた複数の領域のうち、一部の領域のみに、エミッタ電極と電気的に接続されたＰ型ベース領域が配置された構造であり、ストライプ状に配置されたゲート電極の長手方向に垂直な方向において、連続して複数配置されたセル領域からその一部のセル領域が間引かれたような構造である。なお、この場合、１つのセル領域は、半導体基板の表面を真上から見たとき、横幅が隣り合うゲート電極からゲート電極までの長さであって、縦幅がゲート電極の長手方向に沿って延長した長さの細長い帯形状となる。
【０００５】
このようにして、セル密度を低減させ、すなわち、単位面積当たりの総チャネル幅を低減させることで、ＩＧＢＴの電流−電圧特性における飽和電流の大きさを所定範囲内の大きさにでき、負荷短絡耐量を確保することができる。
【特許文献１】特開２００１−３０８３２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、トレンチゲート構造であって、半導体基板表面に対してストライプ状にゲート電極が配置されたＩＧＢＴのセル密度を低減する他の方法としては、上記した帯形状のセルをその長手方向（チャネル幅方向）で分割した、いわゆる短冊形セル構造にする方法が考えられる。
【０００７】
図７に、本発明者が検討したいわゆる短冊形セル構造のＩＧＢＴを示し、図２、８に、それぞれ、図７中のＡ−Ａ線断面図、Ｄ−Ｄ線断面図を示す。なお、図７では、図１と同様の構成部には、図１と同一の符号を付しており、また、図２、８中の層間絶縁膜１１、エミッタ電極１２、コレクタ電極１３を省略している。
【０００８】
図７に示す構造のＩＧＢＴは、図２に示すように、Ｐ型コレクタ層２、Ｎ型ＦＳ（フィールドストップ）層３およびＮ−型ドリフト層４が下から順に位置し、Ｎ−型ドリフト層４の内部表面側に位置するＰ型ベース層５を有する半導体基板１と、半導体基板１の表面１ａ側に形成されたトレンチ６と、トレンチ６の内部にゲート絶縁膜７を介して埋め込まれたゲート電極８と、Ｐ型ベース層５の内部表面側に形成されたＮ＋型エミッタ層９およびＰ＋型ボディ層１０とを備えている。
【０００９】
そして、図７に示す構造のＩＧＢＴは、半導体基板１の表面１ａを真上から見たときの平面レイアウトにおいて、ゲート電極８がストライプ状に配置されており、トランジスタとして機能するセル２０が、ゲート電極８の長手方向（図７中のＹ軸方向）において、互いに離間して複数配置された構成となっている。
【００１０】
ここで、セル２０は、図７において、一点鎖線で囲まれた領域であり、半導体基板１のゲート電極８の長手方向に垂直な方向（Ｘ−Ｚ平面方向）での断面１ｃを見ての通り、半導体基板１のうちのＰ型コレクタ層２、Ｎ型ＦＳ層３、Ｎ−型ドリフト層４、Ｐ型ベース層５、Ｎ＋型エミッタ層９、Ｐ＋型ボディ層１０およびゲート電極８によって構成される領域であり、半導体基板１の表面１ａを真上から見たときの平面レイアウトでは、横の長さが隣り合うゲート電極８からゲート電極８までの長さ、縦がゲート電極８の長手方向に沿った方向であって、縦の長さがゲート電極の長手方向の長さよりも短い長方形形状である。
【００１１】
このとき、Ｐ型ベース層５は、図２に示すように、Ｎ−型ドリフト層４の内部表面のうちの隣り合うゲート電極８の間に形成されており、図７に示すように、セル２０におけるゲート電極８の長手方向に平行な方向（Ｙ−Ｚ平面方向）での断面１ｄを見たとき、ゲート電極８の長手方向で、互いに間隔をおいて複数配置されている。
【００１２】
また、Ｎ＋型エミッタ層９およびＰ＋型ボディ層１０は、図７に示すように、セル２０におけるゲート電極８の長手方向に平行な断面１ｄを見たとき、１つのＰ型ベース層５の内部に位置しており、ゲート電極８の長手方向で、Ｐ型ベース層５からはみ出していない。
【００１３】
このため、図８に示すように、ゲート電極８の長手方向において、隣り合うＰ型ベース層５の間には、Ｎ＋型エミッタ層９もＰ型ボディ領域１０も存在せず、Ｎ−型ドリフト層４が存在しているため、隣り合うＰ型ベース層５同士は、電気的に分離されている。
【００１４】
なお、ゲート電極８の長手方向において、Ｎ＋型エミッタ層９の終端の位置が、セル２０の端部となり、Ｎ＋型エミッタ層９の長さがチャネル幅となる。したがって、図７に示すＩＧＢＴは、帯状のセルからチャネル幅方向でその一部が間引かれた構造であると言える。
【００１５】
ここで、図７に示す構造のＩＧＢＴが、ゲート電極８の長手方向において、Ｐ型ベース層を複数に分割して、セルを複数に分割している構造である理由を説明する。図７に示すように、Ｐ型ベース層５の内部のうち、ゲート電極８に隣接する部分であって、Ｎ＋型エミッタ層９とＮ−型ドリフト層４とによって挟まれた領域にチャネルが形成されることから、図７に示す構造とは異なり、Ｐ型ベース層を複数に分割せず、Ｐ型ベース層がゲート電極の長手方向に延長した細長い帯形状としたまま、ゲート電極の長手方向でＮ＋型エミッタ層を複数に分割することでも、セルを分割でき、セル密度を低減できる。しかし、この構造よりも、ゲート電極の長手方向でＰ型ベース層を複数に分割したときの方が、オン電圧を低くすることができるからである。
【００１６】
ところが、図７に示す短冊形セル構造のＩＧＢＴは、本発明者が分析した結果、大電流高電圧スイッチング動作時に破壊し易いという問題があることがわかった。なお、ここでいう大電流高電圧とは、例えば、電源電圧がＩＧＢＴ素子耐圧の１／２〜２／３程度の大きさであって、定格電流が１００〜３００Ａ／ｃｍ２であるときをいう。
【００１７】
すなわち、図７に示す短冊形セル構造のＩＧＢＴは、ゲート電極８の長手方向において、複数のＰ型ベース層５同士が半導体基板１の内部において電気的に絶縁されているため、各セル２０に接続されている配線の長さの違いや、半導体基板１に温度分布が生じて各セル２０の温度が異なる等の理由により、複数の短冊形セル２０に流れるホール電流量に不均一が生じ易く、一部の短冊形セル２０に電流が集中する場合がある。この場合、ベース・エミッタ間電圧Ｖｂｅが所定電圧値Ｖｔｈを超えて、短冊形セルに内在する寄生ＮＰＮトランジスタが動作してラッチアップが発生し、これが原因で、ＩＧＢＴが破壊に至りやすいことがわかった。
【００１８】
本発明は、上記点に鑑み、トレンチゲート構造であって、ストライプ状に配置されたゲート電極８の長手方向において、複数のＰ型ベース層５が、Ｎ−型ドリフト層４の内部に離間して配置されることで、いわゆる短冊形セル構造とされたＩＧＢＴにおいて、一部の短冊形セルへの電流集中を緩和することができる構造のＩＧＢＴを提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記目的を達成するため、本発明は、半導体基板の表面（１ａ）を真上から見たときの平面レイアウトにおいて、ゲート電極（８）が、一方向に細長い形状で、ストライプ状に複数配置されており、第３半導体層（５）が、隣り合うゲート電極（８）の間に、ゲート電極（８）の延長方向で間隔をおいて、複数配置されている絶縁ゲート型バイポーラトランジスタに対して、第５半導体層（１０）を、ゲート電極（８）の延長方向で、第３半導体層（５）の内部から隣の第３半導体層（５）の内部まで連続する形状としたことを第１の特徴としている。
【００２０】
このように、隣り合うゲート電極の間で、ゲート電極の延長方向に、複数の第３半導体層を互いに離間して配置することで、いわゆる短冊形セル構造とされたＩＧＢＴに対して、ゲート電極の延長方向で隣り合う第３半導体層同士が、第５半導体層によって、電気的に接続された構造とすることで、ＩＧＢＴの動作条件が、複数の第３半導体同士が電気的に絶縁されているときにおいて、複数の短冊形セルに流れるホール電流量が不均一となる動作条件となっても、複数の短冊形セルに流れるホール電流量を均一にすることができ、一部の短冊形セルに電流が集中することを抑制できる。この結果、寄生トランジスタのラッチアップを抑制でき、ＩＧＢＴが破壊に至るのを抑制することができる。
【００２１】
また、このように、第３半導体層よりも半導体基板表面からの接合深さが浅い第５半導体層で、隣り合う第３半導体層を連結した構造とすることで、本発明とは異なり、第３半導体層がゲート電極の長手方向で連続した１つの細長い形状であって、その内部で第４半導体層が複数離間して配置されることで、いわゆる短冊形セル構造とされたＩＧＢＴと比較して、オン電圧を低くすることができる。
【００２２】
また、本発明では、第１電極（１２）と電気的に接続された第３半導体層（５）は、半導体基板の表面（１ａ）に対してストライプ状に配置されたゲート電極（８）の隣り合うもの同士によって挟まれた複数の領域のうち、一部の領域のみに配置されていることを第２の特徴としている。このとき、残りの領域には、例えば、第１電極（８）と電気的に絶縁された第３半導体層が配置されるか、第３半導体層が配置されない。
【００２３】
第２の特徴のように、ゲート電極の長手方向でセルを間引く構造とする第１の特徴に対して、さらに、ゲート電極の長手方向に垂直な方向でセルを間引く構造を組み合わせることもできる。これにより、単に、ゲート電極の長手方向に垂直な方向でセルを間引く従来の構造と比較して、デバイス設計の自由度を高めることができる。
【００２４】
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【発明を実施するための最良の形態】
【００２５】
（第１実施形態）
図１に、本発明の第１実施形態におけるＩＧＢＴの斜視図を示し、図２、３、４に、それぞれ、図１中のＡ−Ａ線断面図、Ｂ−Ｂ線断面図、Ｃ−Ｃ線断面図を示す。なお、図１では、半導体基板１の表面１ａおよび裏面１ｂに形成されている層間絶縁膜１１、エミッタ電極１２、コレクタ電極１３を省略している。
【００２６】
図１に示すように、本実施形態のＩＧＢＴは、図７に示される構造のＩＧＢＴと同様に、トレンチゲート構造であって、半導体基板表面１ａに対してストライプ状にゲート電極８が配置されており、ゲート電極８の長手方向において、複数のＰ型ベース層５が離間して配置されることで、短冊形のセル２０が複数配置された、いわゆる短冊形セル構造である。なお、図１中のＸ軸、Ｙ軸およびＺ軸は、それぞれ、ゲート電極８の長手方向、ゲート電極８の長手方向に垂直な横方向および半導体基板１の厚さ方向に平行である。
【００２７】
具体的な構造について説明すると、本実施形態のＩＧＢＴは、基本的には、パンチスル−型で、Ｎチャネル型のものであり、図２に示すように、Ｐ型コレクタ層２、Ｐ型コレクタ層２の上に位置するＮ型層３、Ｎ型層３の上に位置し、Ｎ型層３よりも不純物濃度が低いＮ−型ドリフト層４およびＮ−型ドリフト層４の内部表面側に位置するＰ型ベース層５を有し、Ｐ型ベース層５が位置する側の面を表面１ａとし、反対側の面を裏面１ｂとする半導体基板１を有している。この半導体基板１は、例えば、シリコン（Ｓｉ）等によって構成されている。なお、Ｐ型ベース層５がＮ−型ドリフト層４の内部表面側に位置するとは、Ｐ型ベース層５がＮ−型ドリフト層４の内部であって、かつ、その表面側に位置しており、Ｐ型ベース層５の基板表面１ａからの深さがＮ−型ドリフト層４よりも浅く、Ｐ型ベース層５の接合部がＮ−型ドリフト層４の表面で終端していることを意味する。
【００２８】
さらに、半導体基板１の表面１ａからＰ型ベース層５よりも深く形成され、Ｐ型ベース層５に隣接するトレンチ６と、トレンチ６の内壁に形成されたゲート絶縁膜７と、トレンチ６の内部に、ゲート絶縁膜７を介して、埋め込まれたゲート電極８と、Ｐ型ベース層５の内部表面側に位置し、トレンチに隣接するＮ＋型エミッタ層９と、Ｐ型ベース層５の内部表面側に位置し、Ｎ＋型エミッタ層９と異なる位置に配置されたＰ＋型ボディ層１０とを備えている。
【００２９】
また、半導体基板１の表面１ａ上には、層間絶縁膜１１を介して、エミッタ電極１２が形成されており、エミッタ電極１２は、層間絶縁膜１１のＰ＋型ボディ層１０の上方部分に形成されたホール１１ａを通って、Ｐ＋型ボディ層１０と接合され、Ｐ＋型ボディ層１０と電気的に接続されている。一方、半導体基板１の裏面１ｂには、Ｐ型コレクタ層２と電気的に接続されたコレクタ電極１３が形成されている。
【００３０】
ここで、ゲート絶縁膜７および層間絶縁膜１１としては、例えば、シリコン酸化膜（ＳｉＯ２膜）が用いられ、ゲート電極８としては、高濃度にリン（Ｐ）がドーピングされ低抵抗化されたポリシリコン（Ｐｏｌｙ−Ｓｉ）が用いられる。
【００３１】
なお、本実施形態と特許請求の範囲の対応関係については、Ｐ型、Ｎ型が、それぞれ、特許請求の範囲に記載の第１導電型、第２導電型に相当し、Ｐ型コレクタ層２、Ｎ−型ドリフト層４、Ｐ型ベース層５、Ｎ＋型エミッタ層９およびＰ＋型ボディ層１０が、それぞれ、特許請求の範囲に記載の第１半導体層、第２半導体層、第３半導体層、第４半導体層および第５半導体層に相当し、エミッタ電極１２およびコレクタ電極１３が、それぞれ、第１電極および第２電極に相当する。
【００３２】
次に、本実施形態のＩＧＢＴの半導体基板表面１ａを真上から見たときの平面レイアウトを説明する。
【００３３】
図１に示すように、ゲート電極８は、図中に示すＹ軸方向に延長した細長い形状であり、それらがストライプ状、すなわち、所定間隔で平行に複数配置されている。なお、図示しないが、ゲート電極８の延長先の形状は、隣のゲート電極と連なる形状もしくは終端する形状となっている。
【００３４】
また、Ｐ型ベース層５は、図１中のＸ軸方向において、飛び飛びに配置されている。すなわち、図１、２に示すように、ストライプ状に配置されたゲート電極８の隣り合うもの同士によって挟まれた複数の領域のうち、一部の領域にＰ型ベース層５が配置されている。  また、Ｐ型ベース層５は、図１中のＹ軸方向においても、飛び飛びに配置されており、すなわち、隣り合うトレンチ同士の間隔を横幅とし、Ｙ軸方向を縦とする長方形であり、互いに間隔をおいて複数配置されている。
【００３５】
また、Ｎ＋型エミッタ層９は、１つのＰ型ベース層５の内部で、Ｙ軸方向に延びており、Ｙ軸方向でＰ型ベース層５からはみ出していない。Ｎ＋型エミッタ層９は、Ｐ型ベース層５の内部に２つ平行に配置されており、この２つのＮ＋型エミッタ層９は、Ｎ＋型コンタクト層１４と連通している。ここで、このＮ＋型コンタクト層１４は、半導体基板１の表層に、Ｙ軸方向で周期的に配置されており、図３に示すように、Ｘ−Ｚ平面での断面を見たとき、Ｐ型ボディ層１０の上側に配置され、エミッタ電極１２と接合されている。このＮ＋型コンタクト層１４を介して、Ｎ＋型エミッタ層９とエミッタ電極１２とが電気的に接続されている。
【００３６】
そして、本実施形態では、図７に示す構造のＩＧＢＴと異なり、Ｐ＋型ボディ層１０は、Ｙ軸方向に途切れることなく延長しており、すなわち、Ｙ軸方向において、１つのＰ型ベース層５の内部から隣のＰ型ベース５の内部まで連続する形状となっている。
【００３７】
このため、図１中の半導体基板１のセル領域２０におけるＹ−Ｚ断面１ｄおよび図４に示すように、Ｙ軸方向でのＰ型ベース層５同士の間の領域では、Ｐ型ベース層５が形成されていないＮ−型ドリフト層４の内部表面側に、Ｐ＋型ボディ層１０が存在している。すなわち、本実施形態では、Ｐ型ベース層５同士をつなぐように、Ｐ型ベース層５の内部から、Ｐ型ベース層５が形成されていないＮ−型ドリフト層４に至って、Ｐ＋型ボディ層１０が形成されている。
【００３８】
また、Ｙ軸方向でのＰ型ベース層５同士の間の領域では、図４に示すように、層間絶縁膜１１に、Ｐ＋型ボディ層１０をエミッタ電極１１と接続させるためのホールが形成されていない。
【００３９】
以上説明したように、本実施形態においても、図７に示す構造と同様に、Ｙ軸方向において、Ｐ型ベース層５が複数配置されており、Ｐ型ベース層５の内部にＮ＋型エミッタ層９が配置されていることから、Ｎ＋型エミッタ層９の終端の位置が、セル２０の端部となる。したがって、本実施形態では、セル２０の平面パターンは、トレンチ同士の間隔を横幅とし、Ｎ＋型エミッタ層９のＹ軸方向での長さを縦幅とする長方形となっており、セル２０が、Ｘ軸方向、Ｙ軸方向において、飛び飛びに配置された構造となっている。そして、Ｐ＋型ボディ層１０が短冊形セル２０を貫通して配置されており、隣り合う短冊形セル２０間がＰ＋型ボディ層１０を介して電気的に接続された構造となっている。  なお、本実施形態のＩＧＢＴは、従来の製法に対して、レイアウトを変更することで、製造可能である。
【００４０】
次に、本実施形態の主な特徴を説明する。
【００４１】
（１）上記したように、本実施形態では、Ｙ軸方向において、複数のＰ型ベース層５が離間して配置されることで、短冊形のセル２０が複数配置された、いわゆる短冊形セル構造のＩＧＢＴに対して、隣り合うＰ型ベース層５同士が、Ｐ＋型ボディ層１０によって、電気的に接続された構造とすることで、複数の短冊形セル２０に流れるホール電流量を均一にすることができ、一部の短冊形セル２０に電流が集中することを抑制できる。
【００４２】
ここで、この理由について、図５、６に示す等価回路を用いて説明する。図５に、本実施形態のＩＧＢＴの等価回路を示し、図６に、比較例として、図７に示す構造のＩＧＢＴの等価回路を示す。
【００４３】
図５、６に示すように、本実施形態および図７に示す構造のＩＧＢＴは、複数の短冊セルが並列接続された構成である。なお、図５、６では、１つの短冊形セル２０を一点鎖線で示しており、２つの短冊形セル２０が並列接続されている状態を示している。
【００４４】
各セル２０には、Ｐ型ベース層５と、Ｎ型ＦＳ層３およびＮ−型ドリフト層４と、Ｐ型コレクタ層２とによって構成されるＰＮＰトランジスタ２１の他に、セル表面部において、Ｎ＋型エミッタ層９と、Ｐ型ベース層５と、Ｎ型層３およびＮ−型ドリフト層４とによって構成される寄生ＮＰＮトランジスタ２２が内在する。なお、寄生ＮＰＮトランジスタ２２に接続されている抵抗２３は、Ｐ型ベース層５の内部抵抗を表している。
【００４５】
そして、図７に示す構造のＩＧＢＴの場合、各セル２０のＰ型ベース層５同士は、互いに、電気的に絶縁（独立）の関係であるため、図６に示すように、抵抗２３同士は電気的に接続されていない。このため、各セル２０に接続されている配線長さの違い等の理由により、セル２０に流れる電流量が不均一になり、一部のセル２０において電流集中が生じた場合、各セル２０におけるベース・エミッタ間電圧Ｖｂｅ１、Ｖｂｅ２の関係は、Ｖｂｅ１≠Ｖｂｅ２となり、ベース・エミッタ間電圧Ｖｂｅの大きい方が、所定電圧値（しきい値）を超えたとき、寄生トランジスタ２２が動作してラッチアップし、ＩＧＢＴが破壊に至ってしまう。
【００４６】
これに対して、本実施形態の場合、各セル２０のＰ型ベース層５同士は、Ｐ＋型ボディ層１０によって連結されているため、図５に示すように、抵抗２３の端部２３ａ同士が電気的に接続された状態となる。このため、図５に示すように、各セル２０におけるベース・エミッタ間電圧Ｖｂｅ１、Ｖｂｅ２の関係は、基本的に、Ｖｂｅ１＝Ｖｂｅ２であり、ＩＧＢＴの状態が、図７に示す構造のときでは、セル２０に流れる電流量が不均一になるような条件下になった場合でも、各セル２０におけるベース・エミッタ間電圧Ｖｂｅ１、Ｖｂｅ２が、強制的に等しくなるように、電流、電圧が変化するので、ホール電流の不均一が抑制される。言い換えると、一時的に、セル２０に流れる電流量が不均一になっても、Ｐ＋型ボディ層１０を介して、セル間で余剰分の電流が流れるため、各セル２０での電流集中が回避される。
【００４７】
したがって、本実施形態によれば、図７に示す構造と比較して、各セル２０のベース・エミッタ間電圧Ｖｂｅが所定電圧値を越えるのを抑制することができる。この結果、寄生トランジスタ２２のラッチアップを抑制でき、ＩＧＢＴが破壊に至るのを抑制することができる。
【００４８】
（２）また、本実施形態では、Ｐ型ベース層５よりも半導体基板表面１ａからの深さが浅いＰ＋型ボディ層１０により、Ｙ軸方向に配置された複数のＰ型ベース層５同士を連結している。
【００４９】
これにより、本実施形態とは異なり、Ｐ型ベース層５がＹ軸方向で連続した１つの細長い形状であって、その内部でＮ＋型エミッタ層９が複数離間して配置されることで、いわゆる短冊形セル構造とされたＩＧＢＴと比較して、オン電圧を低くすることができる。
【００５０】
これは、どちらの場合においても、Ｙ軸方向における短冊形セル２０と短冊形セル２０との間の領域では、Ｐ型コレクタ層２からホールが、半導体基板１の表面１ａに向かって流れ、Ｐ型ベース層５を通って、エミッタ電極１２に抜けるが、本実施形態のように、Ｙ軸方向における短冊形セル２０と短冊形セル２０との間の領域に、Ｐ型ベース層５よりも基板表面からの深さが浅いＰ＋型ボディ層１０が存在しているときの方が、Ｐ型ベース層５が存在しているときと比較して、エミッタ電極１２にホールがはき出されにくく、このためＰ型ベース層５の近傍のＮ−型ドリフト層４のホールおよび電子の濃度が上昇（いわゆる導電率変調が促進）する結果として、オン電圧が低下するからである。
【００５１】
（３）また、本実施形態では、短冊形セル２０が、Ｘ軸方向、Ｙ軸方向において、飛び飛びに配置された構造となっており、一般的なストライプ状のトレンチゲート構造のＩＧＢＴに対して、Ｘ軸方向、Ｙ軸方向で、セルを間引く構造としている。
【００５２】
これにより、特許文献１のように、単に、Ｘ軸方向でセルを間引く従来の構造と比較して、デバイス設計の自由度を高めることができる。
【００５３】
（他の実施形態）
（１）第１実施形態のＩＧＢＴは、Ｘ軸方向においても、セルが間引かれた構造であり、すなわち、上記した実施形態では、半導体基板表面１ａにストライプ状に配置されたゲート電極８の隣り合うもの同士によって挟まれた複数の領域のうち、Ｘ軸方向における一部の領域のみに短冊形のセル２０を形成する場合に対して、本発明を適用した例を説明した。
【００５４】
これに対して、複数の領域のすべてにセルを形成する場合に対して、本発明を適用することもできる。例えば、図１に示すように、半導体基板１の表面側でゲート電極８同士に挟まれた領域であって、Ｐ型ベース領域５が形成されていない領域においても、上記した実施形態で構成の短冊形セル２０を配置することもできる。このときのＩＧＢＴは、一般的なストライプ状のトレンチゲート構造のＩＧＢＴに対して、Ｙ軸方向においてセルが間引かれた構造となる。
【００５５】
なお、デバイス設計の自由度の観点では、この場合よりも、Ｘ軸、Ｙ軸の２軸方向で、セルを間引く構造とする第１実施形態の方が好ましい。
【００５６】
（２）第１実施形態では、Ｐ型ベース層５が、図１中のＸ軸方向において、飛び飛びに配置されている場合を例として説明したが、図１に示されるように、ストライプ状に配置されたゲート電極８の隣り合うもの同士によって挟まれた複数の領域のうち、Ｐ型ベース層５が配置されていない領域に対して、Ｐ型ベース層５と同じ導電型であるＰ型層を配置しても良い。この場合、このＰ型層を、エミッタ電極１２と電気的に接続しないことで、Ｘ軸方向においても、セルが間引かれた構造とする。
【００５７】
（３）第１実施形態では、ボディ層１０の方が、ベース層５よりも不純物濃度が高い場合を例として説明したが、ボディ層１０をベース層５と同じ不純物濃度としても良い。
【００５８】
（４）第１実施形態では、ＩＧＢＴの構造を、パンチスル−型とする場合を例として説明したが、図１に示すＩＧＢＴに対して、Ｎ型層３を省略したノンパンチスル−型とすることもできる。
【００５９】
（５）第１実施形態では、第１導電型をＰ型とし、第２導電型をＮ型とし、Ｎチャネル型のＩＧＢＴをとする場合を例として説明したが、第１導電型をＮ型とし、第２導電型をＰ型としたＰチャネル型のＩＧＢＴとすることもできる。すなわち、上記したＩＧＢＴの各構成部における導電型をすべて反対の導電型にすることもできる。
【００６０】
なお、第１実施形態および他の実施形態（１）〜（５）については、可能な範囲で、種々の組み合わせが可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１実施形態におけるＩＧＢＴの斜視図である。
【図２】図１中のＡ−Ａ線断面図である。
【図３】図１中のＢ−Ｂ線断面図である。
【図４】図１中のＣ−Ｃ線断面図である。
【図５】本実施形態のＩＧＢＴの等価回路図である。
【図６】図７に示す構造のＩＧＢＴの等価回路図である。
【図７】本発明者が検討したいわゆる短冊形セル構造のＩＧＢＴの斜視図である。
【図８】図１中のＤ−Ｄ線断面図である。
【符号の説明】
【００６２】
１…半導体基板、２…Ｐ＋型コレクタ層、３…Ｎ−型ドリフト層４…Ｎ−型層、
５…Ｐ型ベース層、６…トレンチ、７…ゲート絶縁膜、８…ゲート電極、
９…Ｎ＋型エミッタ層、１０…Ｐ＋型ボディ層、１１…層間絶縁膜、
１２…エミッタ電極、１３…コレクタ電極。
【図１】
2007329270.tif 000003
【図２】
2007329270.tif 000004
【図３】
2007329270.tif 000005
【図４】
2007329270.tif 000006
【図５】
2007329270.tif 000007
【図６】
2007329270.tif 000008
【図７】
2007329270.tif 000009
【図８】
2007329270.tif 000010