(57)【要約】【課題】  過渡状態において貫通電流が流れるのを阻止する。【解決手段】  発振回路６２の発振信号がパルストランス６０に供給され、２つの出力側２６、５６に互いに逆相の第１及び第２の出力信号を発生する。第１及び第２の出力信号に基づいて両者の間にデッドタイムを持つ第１及び第２の制御信号を、デッドタイム生成回路２８が発生する。ＭＯＳＦＥＴ４、６が第１及び第２の制御信号によってデッドタイムをおいて交互に導通させられる。起動時に、抵抗器９０、９２、トランジスタ９４、充電回路９６からなる周波数変更回路が発振回路６２の発振信号の周波数を低くする。【選択図】        図１
2007060850.tif 000002
【特許請求の範囲】
【請求項１】
第１のレベル状態と第２のレベル状態とを交互にとることを繰り返す発振信号を発生する発振手段と、
前記発振信号が入力側に供給され、２つの出力側に互いに逆相の第１及び第２の出力信号を発生するパルストランスと、
第１のレベル状態と第２のレベル状態とを交互にとり、互いに逆相である第１及び第２の制御信号を、第１の制御信号が第２のレベル状態である期間と第２の制御信号が第２のレベル状態である期間との間に第１及び第２の制御信号が共に第１のレベル状態であるデッドタイムを有するように、第１及び第２の出力信号に基づいて充放電手段を用いて発生させるデッドタイム形成手段と、
制御電極に供給されている第１の制御信号が第２のレベル状態のとき導通して負荷に第１の方向の電流を流す第１の半導体スイッチング素子と、制御電極に供給されている第２の制御信号が第２のレベル状態のとき導通して前記負荷に第１の方向とは反対の第２の方向の電流を流す第２の半導体スイッチング素子とを、含む出力段とを、
備える直流−交流変換装置において、
この直流−交流変換装置の起動時に、前記発振手段の発振信号の周波数を低くさせる周波数変更手段を前記発振手段に設けている直流−交流変換装置。
【請求項２】
請求項１記載の直流−交流変換装置において、前記発振手段は、充放電手段と、この充放電手段からの電圧と閾値との関係に応じて充電と放電とを切り換える論理ゲートとを含み、前記周波数変更手段は、前記論理ゲートの前記閾値を、起動時に、通常の閾値よりも高く設定する直流−交流変換装置。
【請求項３】
請求項１記載の直流−交流変換装置において、前記第１及び第２のデッドタイム形成手段は、第１及び第２のデッドタイム形成手段を有し、第１及び第２のデッドタイム形成手段は、第１及び第２のコンデンサを介して前記パルストランスの２次側にそれぞれ接続され、第１の半導体スイッチング素子の制御入力には、第１のコンデンサの電圧が重畳された直流電圧が供給され、第２の半導体スイッチング素子の制御入力には、第２のコンデンサの電圧が重畳された直流電圧が供給される直流−交流変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電流を交流電流に変換する直流−交流変換器に関する。
【背景技術】
【０００２】
直流−交流変換器は、非特許文献１に開示されている。この特許文献１の技術では、１対のパワーＭＯＳＦＥＴを交互に導通させるために互いに逆相の駆動信号がパワーＭＯＳＦＥＴに供給されている。これら駆動信号は、抵抗器とコンデンサとを備えた直列回路の抵抗器側に供給され、コンデンサの抵抗器と接続されていない側の端が接地されている。抵抗器と並列にダイオードが接続されている。駆動信号がＨレベルのとき、コンデンサはダイオードによって急速に充電され、駆動信号がＬレベルのとき、コンデンサの電荷は、抵抗器を介して放電される。駆動信号がＨレベルとなると、コンデンサが充電され、その電圧が所定値以上になると、パワーＭＯＳＦＥＴは非導通状態となる。駆動信号がＬレベルとなり、コンデンサが放電され、所定値以下となる、パワーＭＯＳＦＥＴは導通状態となる。充電はダイオードによって小さな充電時定数によって行われるので、駆動信号がＨレベルとなるのとほぼ同時にパワーＭＯＳＦＥＴは非導通状態となる。放電は、抵抗器によって大きな放電時定数によって行われるので、駆動信号がＬレベルになってから幾分の時間の経過後にパワーＭＯＳＦＥＴは導通状態となる。この駆動信号がＬレベルになってから実際にパワーＭＯＳＦＥＴが導通状態になるまでの間が、デッドタイムである。
【０００３】
【特許文献１】特開２００５−１１０３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術では、定常状態において、上述したようにデッドタイムを設けることができる。しかし、デッドタイムの生成は、コンデンサと抵抗器とを用いた充放電回路を利用しているので、起動直後で電圧が過渡状態にあると、コンデンサの充放電が予め定めた量だけ行われず、貫通電流が流れる可能性がある。
【０００５】
本発明は、過渡状態においても、貫通電流が流れることを防止することができる直流−交流変換器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の直流−交流変換装置は、第１のレベル状態と第２のレベル状態とを交互にとることを繰り返す発振信号を発生する発振手段を有している。この発振手段は、例えば充放電手段、具体的にはコンデンサと抵抗器とからなる時定数回路を備えたものとすることができる。前記発振信号がパルストランスの入力側巻線に供給され、２つの出力側巻線に互いに逆相の第１及び第２の出力信号を発生する。第１及び第２の出力信号も、第１のレベル状態と第２のレベル状態とを交互にとるが、両者の位相が逆である。第１及び第２の出力信号に基づいてデッドタイム形成手段が第１及び第２の制御信号を発生する。第１及び第２の制御信号は、第１のレベル状態と第２のレベル状態とを交互にとり、互いに逆相である。第１の制御信号が第２のレベル状態である期間と第２の制御信号が第２のレベル状態である期間との間に第１及び第２の制御信号が共に第１のレベル状態であるデッドタイムが形成されている。デッドタイム形成手段は、充放電手段を用いて第１及び第２の制御信号を発生する。出力段が第１及び第２の半導体スイッチング素子を有している。第１の半導体スイッチング素子は、制御電極に供給されている第１の制御信号が第２のレベル状態のとき導通して負荷に第１の方向の電流を流す。第２の半導体スイッチング素子は、制御電極に供給されている第２の制御信号が第２のレベル状態のとき導通して前記負荷に第１の方向とは反対の第２の方向の電流を流す。この出力段は、半導体スイッチング素子として第１及び第２の半導体スイッチング素子のみを含むハーフブリッジ型のものと、半導体スイッチング素子として２つの第１の半導体スイッチング素子と、２つの第２の半導体スイッチング素子とを含むフルブリッジ型のものとがある。半導体スイッチング素子としては、ＦＥＴやＩＧＢＴを使用することができる。この直流−交流変換装置の起動時に、前記発振手段の発振信号の周波数を低くさせる周波数変更手段が前記発振手段に設けられている。
【０００７】
このように構成した直流−交流変換装置では、起動時から或る程度の時間が経過した安定状態では、充放電手段を備えたデッドタイム形成手段が発生する第１及び第２の制御信号に基づいて第１及び第２の半導体スイッチング手段が、それぞれデッドタイムをおいて交互に導通する。起動時には、第１及び第２の出力信号が過渡応答に起因して、デッドタイム発生手段の充放電手段が充分に充放電されない状態で第１及び第２の制御信号を発生する可能性がある。その結果、第１及び第２の半導体スイッチング素子に貫通電流が流れる可能性がある。そこで、周波数変更手段によって発振手段の発振周波数を低くし、デッドタイム形成手段の充放電手段を充分に充放電させ、第１及び第２の制御信号をデッドタイムをおいて発生させ、貫通電流が流れることを防止している。
【０００８】
前記発振手段は、充放電手段と、この充放電手段からの電圧と閾値との関係に応じて充電と放電とを切り換える論理ゲートとを含み、前記周波数変更手段は、前記論理ゲートの前記閾値を、起動時に、通常の閾値よりも高く設定する。このように構成すると、起動時には、充放電手段の充電時間及び放電時間がそれぞれ長くなり、発振周波数が低くなる。
【０００９】
デッドタイム形成手段は、第１及び第２の半導体スイッチング素子に対応して第１及び第２のデッドタイム形成手段を有することがある。この場合、第１及び第２のデッドタイム形成手段は、第１及び第２のコンデンサを介して前記パルストランスの２次側にそれぞれ接続され、第１の半導体スイッチング素子の制御入力には、第１のコンデンサの電圧が重畳された直流電圧が供給され、第２の半導体スイッチング素子の制御入力間には、第２のコンデンサの電圧が重畳された直流電圧が供給される。この場合、発振信号は第１及び第２のコンデンサを充電するが、その周波数は高周波信号であることが望ましい。少なくともｋＨｚ台であることがより望ましい。また、コンデンサを一方の極性で充電する際の充電時定数は、他方の極性で充電する充電時定数より小さく、定常状態において、実質的に一方の極性でコンデンサが充電されている状態となるようにすることが望ましい。この一方の極性は、第１及び第２の半導体スイッチング素子に負バイアスを与える極性である。このように構成すると、第１及び第２の半導体スイッチング素子の制御入力に負バイアスを与えられ、半導体スイッチング素子の導通から非導通への速度を上げて、高速なスイッチング動作を行える。
【発明の効果】
【００１０】
以上のように、本発明によれば、起動時の過渡状態においても、確実にデッドタイムを挟んで制御信号を第１及び第２の半導体スイッチング素子に交互に供給することができ、貫通電流が流れることを防止できる。
【発明を実施するための最良の形態】
【００１１】
本発明の１実施形態の直流−交流変換器は、電源装置であって、図２に示すように、出力段２を含んでいる。出力段２は、半導体スイッチング素子、例えばハイサイドＭＯＳＦＥＴ４とローサイドＭＯＳＦＥＴ６とを有している。ＭＯＳＦＥＴ４、６は、制御電極、例えばゲートを有し、このゲートに供給される制御信号、例えばゲート電圧が、ソース電位に対して第１のレベル状態、例えばＬレベルから第２のレベル状態、例えばＨレベルに変化し、このＨレベルが維持されている間、導電路、例えばドレイン・ソース導電路が導通する。
【００１２】
出力段２は、ＭＯＳＦＥＴ４、６とコンデンサ８、１０とによって構成されたハーフブリッジ型である。ＭＯＳＦＥＴ４、６のドレイン・ソース導電路が直列に接続され、コンデンサ８、１０も直列に接続されている。ＭＯＳＦＥＴ４、６のドレイン・ソース導電路の相互接続点と、コンデンサ８、１０の相互接続点との間に、負荷１２が接続されている。ハイサイドＭＯＳＦＥＴ４のドレインとコンデンサ８の正電極とが直流電源１４の正極に接続されている。ローサイドＭＯＳＦＥＴ６のソースとコンデンサ１０の負電極とが、基準電位点、例えば直流電源１４の負極に接続されている。
【００１３】
ハイサイドＭＯＳＦＥＴ４は駆動装置１６ａによって、ローサイドＭＯＳＦＥＴ６は駆動装置１６ｂによって、それぞれ駆動される。駆動装置１６ａ、１６ｂの構成は、同一であるので、駆動装置１６ｂについて詳細に説明する。
【００１４】
駆動装置１６ｂは、ＭＯＳＦＥＴ６のゲートに第１の制御信号、例えば駆動電圧を供給する駆動段１８を備えている。駆動段１８は、バイポーラトランジスタ、例えばＮＰＮトランジスタ２０とＰＮＰトランジスタ２２とを有している。ＮＰＮトランジスタ２０のエミッタとＰＮＰトランジスタ２２のエミッタとが接続され、この接続点がＭＯＳＦＥＴ６のゲートに接続されている。ＮＰＮトランジスタ２０のコレクタは、ダイオード２４のカソードに接続され、このダイオード２４のアノードは、パルストランス２５の２次側巻線２６の一方の端子２６ｐに接続されている。また、ＰＮＰトランジスタ２２のコレクタは、第1のコンデンサ５４の一方の電極に接続されている。第１のコンデンサ５４の他方の電極は、パルストランス２５の２次側巻線２６の他方の端子２６ｎに接続されている。この他方の端子２６ｎは、直流電源１４の負極に接続されている。第１のコンデンサ５４には、比較的大容量のもの、例えば０．１μＦのものが使用されている。
【００１５】
これらＮＰＮトランジスタ２０、ＰＮＰトランジスタ２２のベースは、デッドタイム形成回路２８に接続されている。即ち、トランジスタ２０、２２のベースは、ダイオード２４のカソードに抵抗器３０を介して接続され、さらに、スイッチング素子、例えばＮＰＮトランジスタ３２のコレクタに接続されている。このトランジスタ３２のエミッタはコンデンサ５４の一方の電極に接続されている。このトランジスタ３２が非導通の状態では、ダイオード２４、抵抗器３０を介して駆動電流がＮＰＮトランジスタ２０に流れ、ＮＰＮトランジスタ２０が導通し、ダイオード２４を介して駆動電圧がＭＯＳＦＥＴ６に供給される。これによって、ＭＯＳＦＥＴ６のゲートの入力容量が充電され、充電が完了すると、ＭＯＳＦＥＴ６が導通する。この入力容量は、１０００ｐＦのオーダーである。
【００１６】
トランジスタ３２の導通、非導通を制御するために、トランジスタ３２のベースとコンデンサ５４の一方の電極との間に充放電手段、例えばコンデンサ３４が設けられている。このコンデンサ３４の充電は、定電流回路３６によって行われる。定電流回路３６は、ＰＮＰトランジスタ３８を有している。そのコレクタがトランジスタ３２のベースに接続され、エミッタは抵抗器４０を介してダイオード２４のカソードに接続されている。このカソードとトランジスタ３８のベースとの間にダイオード４２、４４がベース側にカソードが位置するように直列に接続されている。トランジスタ３８のベースは、抵抗器４６を介してコンデンサ５４の一方の電極に接続されている。トランジスタ３２のベースとコンデンサ５４の一方の電極との間に直列に抵抗器４８、５０が接続されている。これら抵抗器４８、５０の接続点には、ダイオード５２のアノードが接続され、カソードは、２次側巻線２６の一端２６ｐに接続されている。抵抗器５０の値は、抵抗器４６の値よりも小さく選択されている。
【００１７】
この駆動装置１６ｂに安定した電源が供給されている定常状態において、２次側巻線２６には、高周波電圧、例えば数ｋＨｚ乃至数百ｋＨｚ、具体的には１４０ｋＨｚのパルス電圧が供給されている。２次側巻線２６の一端２６ｐが他端２６ｎに対して正であるパルス電圧が生じていると、即ちパルス電圧がＨレベルであると、このＨレベルのパルス電圧がダイオード２４、抵抗器３０を介して駆動段１８のＮＰＮトランジスタ２０に供給される。これによって、トランジスタ２０が導通し、ＭＯＳＦＥＴ６のゲートにＨレベルの駆動電圧が供給される。これによって、ＭＯＳＦＥＴ６の入力容量が充電され、充電完了後にＭＯＳＦＥＴ６が導通して、直流電源１４の正極からコンデンサ８、負荷１２、ＭＯＳＦＥＴ１６を介して電流が流れる。この入力容量は、１０００ｐＦのオーダーであるので、短時間で充電は完了する。
【００１８】
一方、定電流回路３６によってコンデンサ３４の充電も行われる。この充電によってトランジスタ３２のベース電位が所定値まで上昇すると、トランジスタ３２が導通し、出力段１８のトランジスタ２０が非導通となり、トランジスタ２２が導通し、ＭＯＳＦＥＴ６の充電されていた入力容量が放電され、放電が完了すると、ＭＯＳＦＥＴ６が非導通状態となる。この非導通状態は、２次側巻線２６の一端２６ｐが他端２６に対して負になるまで、即ち、パルス電圧がＬレベルになるまで維持される。パルス電圧がＨレベルの期間には、ダイオード４２、４４、抵抗器４６を介してコンデンサ５４が充電されている。
【００１９】
パルス電圧がＬレベルになると、コンデンサ３４が、抵抗器４８、ダイオード５２を介して放電し、トランジスタ３２が非導通状態となる。この間、出力段１８のトランジスタ１８、２０は共に非導通状態である。このように、２次側巻線２６の一端がＨレベルになるとほぼ同時に、ＭＯＳＦＥＴ６は導通し、２次側巻線２６の一端がＬレベルになる前に、ＭＯＳＦＥＴ６は非導通となる。
【００２０】
このＬレベルの期間には、２次巻線２６の他方の端子２６ｎ、コンデンサ５４、抵抗器５０、ダイオード５２を介して電流が流れ、コンデンサ５４が充電される。この充電の方向は、Ｈレベルの期間にコンデンサ５４が充電される方向と逆である。そして、上述したように抵抗器５０の方が抵抗器４８よりも抵抗値が小さいので、Ｌレベルの期間における充電量の方がＨレベルの期間における充電量よりも多い。しかも、このＨレベルとＬレベルとの変化は、１４０ｋＨｚという高い周波数で変化する。従って、定常状態では、図２の示すようにコンデンサ５４の一方の電極側が負極で、コンデンサ５４の他方の電極が正極である直流電源とコンデンサ５４は等価となる。
【００２１】
この直流電源と等価な状態において、トランジスタ２２が導通すると、ＭＯＳＦＥＴ６のゲートに負のバイアスがコンデンサ５４によって供給されるので、ＭＯＳＦＥＴ６の入力容量の放電が急激に進み、ＭＯＳＦＥＴ６は、高速に導通状態から非導通状態に変化する。即ち、非導通状態に高速にスイッチングされる。なお、ＭＯＳＦＥＴ６の入力容量は、コンデンサ５４の容量よりも小さいので、ＭＯＳＦＥＴ６の入力容量を放電させても、コンデンサ５４の電圧が大きく減少することはない。
【００２２】
パルストランス２５は、もう１つの２次側巻線５６を有し、これが、第２のコンデンサ５８を介して駆動装置１６ａの抵抗器５０に相当する抵抗器に接続されている。また、パルストランス２５の１次側巻線６０にＬレベルとＨレベルとを交互にとる発振信号、例えばパルス電圧が後述するように供給されている。このパルス電圧に応じて、２次側巻線２６と５６とには、互いに逆相の第１及び第２の出力信号、例えば第１及び第２のパルス電圧が誘起される。
【００２３】
従って、図３（ａ）に示すように、２次側巻線５６のパルス電圧がＬレベルからＨレベルに変化すると、同図（ｃ）に示すように、この変化に応動してＭＯＳＦＥＴ４のゲートにはＨレベルの駆動電圧が供給され、ＭＯＳＦＥＴ４は急速に導通し、２次側巻線５６の電圧がＨレベルからＬレベルに変化する前に、ＭＯＳＦＥＴ４のゲート電圧はＬレベルとなり、ＭＯＳＦＥＴ４は急速に非導通状態となる。一方、２次側巻線５６の電圧がＨレベルからＬレベルに変化するとき、同図（ｂ）に示すように２次側巻線３６の電圧がＬレベルからＨレベルに変化し、同図（ｄ）に示すようにＭＯＳＦＥＴ６のゲート電圧がＨレベルとなり、ＭＯＳＦＥＴ６が急速に導通する。２次側巻線の電圧がＨレベルからＬレベルに変化する前に、ＭＯＳＦＥＴ６のゲート電圧はＬレベルとなり、ＭＯＳＦＥＴ６が急速に非導通となる。以下、同様に動作する。
【００２４】
同図（ｃ）、（ｄ）の比較から明らかなように、ＭＯＳＦＥＴ４が導通状態から非導通状態になってから（ＭＯＳＦＥＴ４のゲートの電圧がＨレベルからＬレベルになってから）ＭＯＳＦＥＴ６が導通する（ＭＯＳＦＥＴ６のゲート電圧がＬレベルからＨレベルになる）までの間に、ＭＯＳＦＥＴ４、６が共に非導通となる（ＭＯＦＥＴ４、６のゲート電圧が共にＬレベルである）デッドタイムが形成されている。同様に、ＭＯＳＦＥＴ６が導通してからＭＯＳＦＥＴ４が導通するまでの間に、ＭＯＳＦＥＴ４、６が共に非導通となるデッドタイムが形成されている。このようにトランジスタ３２、コンデンサ３４、定電流回路３６、抵抗器３０、４８、５０、ダイオード５２がデッドタイム形成回路２８を構成している。
【００２５】
上記の説明は、２次側巻線２６、５６に誘起される電圧が定常状態にある場合である。例えば、この電源装置に電源が投入された直後の過渡状態では、２次側巻線２６、５６に誘起されたＨレベルの電圧が所定値にまで充分に上昇せずに、Ｌレベルに変化することがしばらくの期間、継続することがある。その場合、コンデンサ３４が充分に充電されず、トランジスタ３２が非導通で、ＭＯＳＦＥＴ４が導通状態のまま、ＭＯＳＦＥＴ６も導通状態になったり、或いはＭＯＳＦＥＴ６がまだ導通状態であるのに、ＭＯＳＦＥＴ４が導通したりして、ＭＯＳＦＥＴ４、６に貫通電流が流れることがある。また、過渡状態では、コンデンサ５４が上述したように直流電源とみなせるほどに充電されるのにも、ある程度の時間がかかる。これも、ＭＯＳＦＥＴ４、６に貫通電流が流れる原因となる。貫通電流が流れるのを防止するために、パルストランス２５の１次側巻線６０に接続されている発振回路６２は、例えば図１に示すように構成されている。
【００２６】
発振回路６２は、例えばＭＯＳ型のインバータ６４、６６を有し、その入出力間に帰還抵抗器６８、７０が接続されている。インバータ６４の出力側がコンデンサ７２を介してインバータ６６の入力側に接続され、インバータ６６の出力側がコンデンサ７４を介してインバータ６４の入力側に接続されている。この発振回路の構成は、公知であるので、その詳細な説明は省略するが、インバータ６４の出力がＨレベルの時、インバータ６６の出力はＬレベルであり、インバータ６４の出力がＬレベルの時、インバータ６６の出力はＨレベルである。即ち、互いに逆相のパルス信号をインバータ６４、６６が発生する。
【００２７】
インバータ６４の出力は、抵抗器７６を介してＭＯＳ型のインバータ７８に供給され、インバータ７８の出力はパルストランス２５の一方の巻線に供給されている。また、インバータ６６の出力は抵抗器８０を介してＭＯＳ型のインバータ８２に供給され、インバータ８２の出力はパルストランス２５の他方の巻線に供給されている。
【００２８】
インバータ６４、６６の入力側には、ダイオード８４、８６のアノードが接続されている。これらダイオード８４、８６のカソードは互いに接続されている。また、正の電源端子８８には同じ抵抗値を持つ抵抗器９０、９２の直列回路の一端が接続され、他端は、スイッチング素子、例えばＮＰＮトランジスタ９４のコレクタエミッタ導電路を介して基準電位点に接続されている。抵抗器９０、９２の接続点にダイオード８４、８６のカソードが接続されている。トランジスタ９４が導通している状態では、インバータ６４、６６の入力側の電位は、抵抗器９０、９２によって正の電源端子８８の電圧の約１／２の電圧である第１しきい値にバイアスされている。従って、例えばインバータ６４の入力側にコンデンサ７４によって与えられる電圧が、第１しきい値を超えると、インバータ６４の出力はＨレベルからＬレベルに変化する。同様にインバータ６６の入力側にコンデンサ７２によって与えられる電圧が、第１しきい値を超えると、インバータ６６の出力はＨレベルからＬレベルに変化する。
【００２９】
一方、トランジスタ９４が非導通の状態では、インバータ６４、６６の入力側の電位は、正の電源端子８８の電位に近い値の第２しきい値にバイアスされる。従って、トランジスタ９４が非導通の状態では、例えばインバータ６４の入力側にコンデンサ７４によって与えられる電圧が、第２しきい値を超えなければ、インバータ６４の出力はＨレベルからＬレベルに変化しない。インバータ６６も同様である。従って、トランジスタ９４が非導通の状態では、インバータ６４、６６の出力が変化するのに要する時間が、トランジスタ９４が導通している状態よりも長くなる。その結果、発振回路６２の発振周波数は、トランジスタ９４が非導通の状態の方が低くなる。
【００３０】
トランジスタ９４のベースには、充電回路９６が接続されている。即ち、抵抗器９８を介してコンデンサ１００の一端が接続され、このコンデンサ１００の他端が基準電位点に接続されている。このコンデンサ１００に並列に抵抗器１０２が接続されている。このコンデンサの一端は、抵抗器１０４、ダイオード１０６を介してインバータ７８の入力側に接続されている。
【００３１】
この電源装置に電源が投入される前には、コンデンサ１００は放電しており、電源が投入されると、発振回路６２が発振動作を開始する。但し、このとき、インバータ６４、６６の発振信号は、Ｈレベルになったとき、定常状態におけるＨレベルの値に未だ到達していない。抵抗器１０４、ダイオード１０６を介したインバータ６４の出力によりコンデンサ１００の充電が開始される。この充電によってコンデンサ１００の両端間電圧が予め定めた値を超えるまでは、トランジスタ９４は非導通状態であり、インバータ６４、６６には第２のしきい値が設定され、発振回路６２の発振周波数は低くなっている。従って、発振信号のＨレベルが占める期間が、定常状態における期間よりも長くなる。この発振周波数の低い発振信号がパルストランス２５の１次巻線６０に供給されているので、図２に示す駆動装置１６ａ、１６ｂに２次側巻線５６、２６を介して供給されるパルス電圧の周波数も低くなる。その結果、例えば駆動装置１６ｂにおいて、コンデンサ３４が充電される時間が、定常状態における充電時間よりも長くなり、パルス電圧がＨレベルからＬレベルに変化する前に、トランジスタ３２を導通させることができ、ＭＯＳＦＥＴ６を急速に非導通状態とすることができる。ＭＯＳＦＥＴ４においても同様である。即ち、電源投入直後の過渡状態においても、充分にデッドタイムを形成することができ、過渡状態において貫通電流がＭＯＳＦＥＴ４、６に流れることを防止することができる。また、コンデンサ５４は、抵抗器５０側が負極となるように充電される時間が長く、このときの充電時定数は、抵抗器５０側が正極となるように充電される充電時定数よりも小さいので、抵抗器５０側が負極となる電源と等価に比較的速い時間でなる。これら抵抗器９０、９２、トランジスタ９４、充電回路９６等が周波数変更手段を構成している。
【００３２】
上記の実施の形態では、出力段は、ハーフブリッジ型のものを示したが、これに限ったものではなく、４つのＭＯＳＦＥＴを使用するフルブリッジ型のものを使用することもできる。また、半導体スイッチング素子としてＭＯＳＦＥＴを使用したが、これに限ったものではなく、例えばＩＧＢＴを使用することもできる。上記の実施の形態では、第１及び第２のコンデンサ５４、５８を設けたが、場合によっては、これらは不要である。
【図面の簡単な説明】
【００３３】
【図１】本発明の１実施形態の電源装置の入力段のブロック図である。
【図２】図１の電源装置の駆動装置及び出力段のブロック図である。
【図３】図１における駆動装置及び出力段の動作説明図である。
【符号の説明】
【００３４】
２  出力段
４  ６  ＭＯＳＦＥＴ（半導体スイッチング素子）
２８  デッドタイム形成回路
６２  発振回路
９０、９２  抵抗器（周波数変更手段）
９４  トランジスタ（周波数変更手段）
９６  充電回路（周波数変更手段）
【図１】
2007060850.tif 000003
【図２】
2007060850.tif 000004
【図３】
2007060850.tif 000005