(57)【要約】【課題】回転、移動部が無く、かつ部品点数の少ない、かつ製造工程の少ない、かつメモリ部面積を小面積に限定されない、小型で、大容量の安価なメモリ装置を提供する【解決手段】ＩＣチップ部は、接続用インターフェース部１１、任意のデータを前記メモリ装置へ格納するために必要な任意のアドレス情報を設定するアドレス・コントローラ１２，１３、前記データ格納部から再生されたデータが‘０’か‘１’かを判別するためのセンスアンプ１４から構成される。６はデータ格納部、７，８は電極部、９，１０は、異方導電性物質である。１５，１６，１７，１８は、外部との接続用電極である。【選択図】      図６
2007026626.tif 000002
【特許請求の範囲】
【請求項１】
映像、音声、その他データなどの記録もしくは再生のためのメモリ装置において、前記メモリ装置へ任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するとき、前記メモリ装置における任意のデータの格納場所をアドレス情報として指定できるメモリ装置であり、かつ、少なくても前記メモリ装置は、任意のデータを記録もしくは再生するときに必要な任意のアドレス情報を設定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部からの情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣ  ｃｈｉｐ部からの情報を前記データ格納部に伝達するための半導体製造プロセスにより形成された電極部により構成されていることを特徴とするメモリ装置。
【請求項２】
映像、音声、その他データなどの記録もしくは再生のためのメモリ装置において、前記メモリ装置へ任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するとき、前記メモリ装置における任意のデータの格納場所をアドレス情報として指定できるメモリ装置であり、かつ、少なくても前記メモリ装置は、任意のデータを記録もしくは再生するときに必要な任意のアドレス情報を設定するための半導体製造プロセスにより形成されたＩＣチップ部と、前記ＩＣチップ部からの情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣ  ｃｈｉｐ部からの情報を前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により構成されていることを特徴とするメモリ装置。
【請求項３】
請求項１において、少なくても前記ＩＣチップ部および前記電極部は同じ半導体基板上に形成されていることを特徴とするメモリ装置。
【請求項４】
請求項１，２において、前記ＩＣチップ部、前記データ格納部、および前記電極部が物理的に一体型として構成されていることを特徴とするメモリ装置。
【請求項５】
請求項１，２において、前記ＩＣチップ部および前記電極部に対し、前期データ格納部が分離可能なメモリ媒体として構成されていることを特徴とするメモリ装置。
【請求項６】
請求項１，２，３，４，５において、前記電極部は前記データ格納部の表面および裏面を挟むように構成されていることを特徴とするメモリ装置。
【請求項７】
請求項６において、記録層を挟んで形成される電極部は、一方は、一定間隔で一方向に帯状に形成され、他方は、前記電極の方向に直行して、一定間隔で一方向に形成されていることを特徴とするメモリ装置。
【請求項８】
請求項１，２，３，４，５において、前記データ格納部は少なくても任意データを格納するための層、および前記電極部との電気的結合をするための層から構成されることを特徴とするメモリ装置。
【請求項９】
請求項１，２，３，４，５において、前記電極部との電気的結合をするための層が異方導電性物質により構成されていることを特徴とするメモリ装置。
【請求項１０】
請求項９において、前記異方導電性物質として、異方導電性接着剤を用いることを特徴とするメモリ装置
【請求項１１】
請求項１，２，３，４，５において、前記ＩＣチップ部は少なくとも前記メモリ装置に接続される任意の機器との接続用インターフェース部、任意のデータを前記メモリ装置へ格納するために必要な任意のアドレス情報を設定するアドレス・コントローラ、および前記データ格納部から再生されたデータが‘０’か‘１’かを判別するためのセンスアンプから構成されていることを特徴とするメモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、メモリ装置に係るもので、半導体プロセスと非半導体プロセスよりなるメモリ装置の構成に関するものである。
【背景技術】
【０００２】従来、記録再生が可能な情報記憶装置としては、光ディスク、ハードディスク、フラッシュメモリなどがある。【０００３】光ディスクは、光ディスク媒体に光ピックアップによりレーザー光を照射し、データの記録再生を行う。【０００４】光ディスクドライブ装置の概略構成を図１３に示す。
（例えば特許文献１・図１参照）【０００５】光ピックアップ１０３は、半導体レーザー、プリズム、レンズ、受光素子等（図示せず）により構成され、光ディスク１０２上に微少な光スポットを形成するとともに、光ディスク１０２反射光を受光素子で受光し、信号の検出を行う。光ピックアップ１０３は図に示す方向に移動可能で、光ディスク１０２の所望の位置に移動する。スピンドルモーター１０４は、光ディスク１０２を高速回転させる。電気回路１０５は、半導体レーザー駆動回路、信号検出回路、モーター制御回路等である。【０００６】ハードディスクは、高速で回転するディスクに磁気ヘッドでアクセスし，データの記録再生を行う。【０００７】ハードディスクドライブ装置の概略構成を図１４に示す。
（例えば特許文献２・図１１，１２，１３参照）【０００８】データの記録される複数枚の磁気ディスク１１２と磁気ディスク１枚ごとに用意される磁気ヘッド１１３と信号検出回路、スピンドルモーター制御回路等の電気回路１１５で構成される。
磁気ヘッド１１３は図に示す方向に移動可能で、磁気ディスク１１２の所望の位置に移動する。スピンドルモータ１１４は磁気ディスクを高速回転させる。【０００９】フラッシュメモリは、書き換え可能であり、電源を切ってもデータの消えない不揮発性半導体メモリであり、機器に組み込んだ状態で電気的にデータの記録再生を行う。【００１０】基本的構成を図１５に示す。【００１１】フラッシュメモリ１２１は、データを記録するメモリセル１２２とデータを記録、あるいは消去するメモリセルを指定するアドレスコントローラー１２３と接続機器とのデータのやり取りを行うインターフェース部１２４からなる。
メモリセル１２２、アドレスコントローラ１２３、インタフェース部１２４は、全て半導体プロセスで、一体的に形成される。【００１２】メモリセル１２２の具体的断面図を図１６に示す。
（例えば特許文献３・図１，２参照）【００１３】１３１，１３２，１３３は電極、１３４はコントロールゲート、１３５は絶縁膜、１３６はフローティングゲート、１３７はソース、１３８はドレイン、１３９はＰ型基盤である。
フローティングゲート１３６の電子の有無でデータを記録、消去し、ソース１３７とドレイン１３８間に流れる電流の有無をデータとして読み出す。【００１４】
【特許文献１】特開２００５−１７４４４３号公報
【特許文献２】特開２００５−１５０２９２号公報
【特許文献３】特開平１０−２６１７２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】しかし、特許文献１に記載された技術においては、光ピックアップが複数の光学部品により構成されるため、小型化が困難であり、また、回転、移動部があるため、消費電力が大きいという問題がある。【００１６】特許文献２に記載された技術においては、回転、移動部があるため、消費電力が大きく、磁気ヘッドと磁気ディスクの間隔をナノオーダーで制御する必要があり、振動、衝撃に弱いという問題がある。【００１７】特許文献３に記載された技術においては、ウエハを用意してからチップが出来あがるまで、薄膜生成工程、露光工程、エッチング工程、不純物添加工程などが何度も繰り返され３００〜５００ステップほどの工程があり、回路の設計やパッケージングなどまで含むと膨大な数のステップなり、製造工程が膨大でコストが高くなる。【００１８】また、半導体チップ上にメモリ部を形成するため、面積が制限され、データ容量の上限が限定されてしまうという問題がある。【００１９】本発明は、上述した問題点に鑑みてなされるものであり、回転、移動部が無く、かつ部品点数の少ない、かつ製造工程の少ない、かつメモリ部面積を小面積に限定されない、小型で、大容量の安価なメモリ装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】本発明は上記の問題点を解決するためになされたものであり、請求項１に記載の発明は、映像、音声、その他データなどの記録もしくは再生のためのメモリ装置において、前記メモリ装置へ任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するとき、前記メモリ装置における任意のデータの格納場所をアドレス情報として指定できるメモリ装置であり、かつ、少なくても前記メモリ装置は、任意のデータを記録もしくは再生するときに必要な任意のアドレス情報を設定するための半導体製造プロセスにより形成されたＩＣ  ｃｈｉｐ部と、前記ＩＣ  ｃｈｉｐ部からの情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣ  ｃｈｉｐ部からの情報を前記データ格納部に伝達するための半導体製造プロセスにより形成された電極部により構成するようにした。【００２１】請求項２に記載の発明は、映像、音声、その他データなどの記録もしくは再生のためのメモリ装置において、前記メモリ装置へ任意のデータを記録する、もしくは前記メモリ装置から任意のデータを再生するとき、前記メモリ装置における任意のデータの格納場所をアドレス情報として指定できるメモリ装置であり、かつ、少なくても前記メモリ装置は、任意のデータを記録もしくは再生するときに必要な任意のアドレス情報を設定するための半導体製造プロセスにより形成されたＩＣ  ｃｈｉｐ部と、前記ＩＣ  ｃｈｉｐ部からの情報に基づいて任意のデータを格納するための非半導体製造プロセスにより形成されたデータ格納部、および前記ＩＣ  ｃｈｉｐ部からの情報を前記データ格納部に伝達するための非半導体製造プロセスにより形成された電極部により構成される。【００２２】請求項３に記載の発明は、請求項１において、少なくても前記ＩＣ  ｃｈｉｐ部および前記電極部は同じ半導体基板上に形成される。【００２３】請求項４に記載の発明は、請求項１，２において、前記ＩＣ  ｃｈｉｐ部、前記データ格納部、および前記電極部が物理的に一体型として構成される。【００２４】請求項５に記載の発明は、請求項１，２において、前記ＩＣ  ｃｈｉｐ部および前記電極部に対し、前期データ格納部が分離可能なメモリ媒体として構成される。【００２５】請求項６に記載の発明は、請求項１，２，３，４，５において、前記電極部は前記データ格納部の表面および裏面を挟むように構成される。【００２６】請求項７に記載の発明は、請求項６において、記録層を挟んで形成される電極部は、一方は、一定間隔で一方向に帯状に形成され、他方は、前記電極の方向に直行して、一定間隔で一方向に形成される。【００２７】請求項８に記載の発明は、請求項１，２，３，４，５において、前記データ格納部は少なくても任意データを格納するための層、および前記電極部との電気的結合をするための層から構成される。【００２８】請求項９に記載の発明は、請求項８において、前記電極部との電気的結合をするための層が異方導電性物質により構成される。【００２９】請求項１０に記載の発明は、請求項９において、前記異方導電性物質として、異方導電性接着剤を用いる。【００３０】請求項１１に記載の発明は、請求項１，２，３，４，５において、前記ＩＣチップ部は少なくとも前記メモリ装置に接続される任意の機器との接続用インターフェース部、任意のデータを前記メモリ装置へ格納するために必要な任意のアドレス情報を設定するアドレス・コントローラ、および前記データ格納部から再生されたデータが‘０’か‘１’かを判別するためのセンスアンプから構成される。
【発明の効果】
【００３１】任意のデータを格納するためのデータ格納部、あるいは、任意のデータを格納するためのデータ格納部とＩＣチップ部からの情報を前記データ格納部に伝達するための電極部を非半導体製造プロセスにより形成したので、従来のフラッシュメモリのような半導体メモリと比較して、メモリ装置の製造工程数を大幅に削減することが可能となり、コストの低減ができる。さらには、データ格納部および電極部における製造上のサイズの制約がなくなり、大きなサイズも形成可能となる。その結果、大幅な記憶容量の増大も実現することができる。
【発明を実施するための最良の形態】
【００３２】以下、図面を参照し、本発明を実施するための最良の形態について説明する。図１乃至図３は、本発明の実施形態を示すブロック図である。図１は本発明の基本構成を示すブロック図である。メモリ装置１は、データ格納部２と前記データ格納部２に任意のデータを記録もしくは前記データ格納部から任意データを再生するときに必要なアドレス情報を設定するためのＩＣチップ部３と前記ＩＣチップ部からの情報を前記データ格納部２に伝達するための電極部４から構成されている。前記ＩＣチップ部３と前記電極部４は半導体プロセスで形成され、前記データ格納部２は非半導体プロセスで形成されるか、または、前記ＩＣチップ部３は半導体プロセスで形成され、前記データ格納部２と前記電極部４は非半導体プロセスで形成される。【００３３】前記ＩＣチップ部３と前記電極部４は半導体プロセスで形成される場合、図２に示すように、前記ＩＣチップ部３と前記電極部４は、同一の半導体基盤５上に形成される。前記メモリ装置１は、前記データ格納部２、前記ＩＣチップ部３、前記電極部４が、物理的に一体的に構成されている（図１あるいは図２）か、または、図３に示すように前期データ格納部２が、前記ＩＣチップ部３、前記電極部４と分離可能なメモリ媒体として構成されている。【００３４】前記データ格納部と前記電極部の具体的な構成例を図４に示す。前記電極部７，８は、前記データ格納部６の表面および裏面を挟むように構成されている。前記データ格納部と前記電極部の具体的な他の構成例を図５に示す。前記電極部７，８は、前記データ格納部６の表面および裏面を挟むように構成され、前記データ格納部６と前記電極部７，８の間に、電気的結合をするための層９，１０から構成されている。ここで、前記電気的結合をするための層９，１０は例えば、異方導電性物質であり、接着作用のある異方導電性接着剤が好適である。【００３５】前記メモリ装置の詳細ブロック図を図６に示す。前記ＩＣチップ部は、接続用インターフェース部１１、任意のデータを前記メモリ装置へ格納するときに必要な任意のアドレス情報を設定するためのアドレスコントローラー１２，１３、前記データ格納部から再生されたデータが‘０’か‘１’かを判別するためのセンスアンプ１４から構成される。６は前記データ格納部、７，８は前記電極部、９，１０は、前記異方導電性物質である。１５，１６，１７，１８は、外部との接続用電極である。【００３６】前記メモリ装置の詳細構成図を図７に示す。２５は、前記データ格納部２９の片側に対向する部分であり、前記インターフェース部２６、前記アドレスコントローラー２７、前記電極部２８により構成される。３０は、前記データ格納部２９の他方の側に対向する部分であり、前記インターフェース部３１、前記アドレスコントローラー３２、前記電極部３３、前記センスアンプ３４により構成される。３５は、前記外部との接続用電極である。前記電極部２８と前記電極部３３は、それぞれ、一定間隔で一方向に帯状に構成され、それらの方向は、互いに略直行する方向に形成されている。
図７で示した４つの部分が図８に示すように一体的に合体し、メモリ装置を構成する。【００３７】前記メモリ装置の他の実施例の詳細ブロック図を図９に示す。図６と同一機能のものには、同一番号が付してある。３６は、前記データ格納部６と前記異方導電性物質９，１０からなり、メモリ装置から分離可能な構成となっている。
図１０は、図９のブロック図で示した構成の具体的な構成図であり、データ格納部分３６が、メモリ装置の外部に取り出し可能な様子を示してある。【００３８】本発明のメモリ装置に係る前記データ格納部の材料としては、例えば、電圧の大きさでその抵抗値が変わる材料である。
図１１，図１２をもとに本発明のメモリ装置の記録再生方法を説明する。図６と同一機能のものには同一番号が付してある。図１１をもとにデータの記録方法を説明する。前記データ格納部６を挟んだ一方の電極７に電圧パルスを与え、他方の電極８をアースしておく。データ格納部６の電位差を与えられた局所的な領域はその抵抗値が変化する。この抵抗値の変化でデータを記録する。【００３９】図１２をもとにデータの再生方法を説明する。図６と同一機能のものには同一番号が付してある。再生する領域の前記データ格納部６を挟んだ一方の電極７に電圧を与え、他方の電極８との電位差を前記センスアンプ１４で検出する。データの０，１は、抵抗の大小として記録されているので、電極間を流れる電流の変化つまり電極間の電位差でデータの０，１が検出できる。【００４０】本発明のメモリ装置に係る前記データ格納部の材料は、電圧の大きさでその抵抗値が変わる材料に限定されるものではなく、熱により抵抗値の変化する材料、例えば相変化材料でも実現可能である。【００４１】以上で説明したように、本実施形態によれば、任意のデータを格納するためのデータ格納部を非半導体製造プロセスにより形成したので、従来のフラッシュメモリのような半導体メモリと比較して、メモリ装置の製造工程数を大幅に削減することが可能となり、大幅なコストの低減化が実現できる。【００４２】また、任意のデータを格納するためのデータ格納部とＩＣチップ部からの情報を前記データ格納部に伝達するための電極部を非半導体製造プロセスにより形成したので、従来のフラッシュメモリのような半導体メモリと比較して、メモリ装置の製造工程数を大幅に削減することが可能となり、コストの低減ができる。さらには、データ格納部および電極部における製造上のサイズの制約がなくなり、大きなサイズも形成可能となる。その結果、大幅な記憶容量の増大も実現することができる。【００４３】また、少なくてもＩＣチップ部および電極部は同じ半導体基板上に形成したので、従来の半導体メモリ製造設備を流用でき、安価に製造することができる。【００４４】また、ＩＣチップ部、データ格納部、および電極部が物理的に一体型として構成したので、小型で可搬性のある大容量メモリ装置を実現できる。【００４５】また、ＩＣチップ部および電極部に対し、データ格納部が分離可能なメモリ媒体として構成したので、データ格納部のみを安価に提供できる。【００４６】また、電極部との電気的結合をするための層が異方導電性物質により構成されているので、データ記録領域に局所的に効率よく電位差を与えることができ、記録領域の拡大を抑えることができる。【００４７】以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、この発明の用紙を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態におけるメモリ装置の一例を示すブロック図である。
【図２】本発明の一実施形態におけるメモリ装置の他の例を示すブロック図である。
【図３】本発明の一実施形態におけるメモリ装置の他の例を示すブロック図である。
【図４】本発明の一実施形態におけるデータ格納部と電極部の構成図である。
【図５】本発明の一実施形態におけるデータ格納部と電極部と導電性物質の構成図である。
【図６】本発明の一実施形態におけるメモリ装置の一例の詳細構成を示すブロック図である。
【図７】図６におけるメモリ装置の詳細構成図である。
【図８】図６におけるメモリ装置の一例を示す斜視図である。
【図９】本発明の一実施形態におけるメモリ装置の他の例の詳細構成を示すブロック図である。
【図１０】図９におけるメモリ装置の一例を示す斜視図である。
【図１１】本発明の一実施形態におけるメモリ装置の記録原理の一例を説明するための参考図である。
【図１２】本発明の一実施形態におけるメモリ装置の再生原理の一例を説明するための参考図である。
【図１３】従来技術の構成の一例を示す構成図である。
【図１４】従来技術の構成の他の例を示す構成図である。
【図１５】従来技術の構成の他の例を示すブロックである。
【図１６】図１５における詳細構成図である。
【符号の説明】
【００４９】１・・・メモリ装置、２，６，２９，３６・・・データ格納部、３・・・ＩＣチップ部、４，７，８，２８，３３・・・電極部、５・・・半導体基板、９，１０・・・データ格納部と電極部を電気的に結合をするための層、１１，２６，３１・・・接続用インターフェース部、１２，１３，２７，３２・・・アドレスコントローラー、１４，３４・・・センスアンプ、１５，１６，１７，１８，３５・・・外部との接続用電極
【図１】
2007026626.tif 000003
【図２】
2007026626.tif 000004
【図３】
2007026626.tif 000005
【図４】
2007026626.tif 000006
【図５】
2007026626.tif 000007
【図６】
2007026626.tif 000008
【図７】
2007026626.tif 000009
【図８】
2007026626.tif 000010
【図９】
2007026626.tif 000011
【図１０】
2007026626.tif 000012
【図１１】
2007026626.tif 000013
【図１２】
2007026626.tif 000014
【図１３】
2007026626.tif 000015
【図１４】
2007026626.tif 000016
【図１５】
2007026626.tif 000017
【図１６】
2007026626.tif 000018