(57)【要約】【課題】ローカルクロックを有する装置において、装置の内部非対称遅延によって生じる不正確な時間的同期を補正するための方法およびシステムを提供する。【解決手段】装置３００内部の非対称な遅延によって生じる不正確な時間的同期を回避する時間同期化法を開示する。本開示内容による時間同期化は、装置３００内のインバウンドタイミングパケット４０の内部遅延と装置３００内のアウトバウンドタイミングパケット４２の内部遅延との間における非対称性を求めることと、この非対称性に応答して時間的同期を補正することと、を含む。【選択図】図２
2007174681.tif 000002
【特許請求の範囲】
【請求項１】
装置内のインバウンドタイミングパケットの内部遅延と前記装置内のアウトバウンドタイミングパケットの内部遅延との間における非対称性を求めるステップと、
前記非対称性に応答して時間的同期を補正するステップと、
を含む、時間同期化方法。
【請求項２】
前記非対称性を求めるステップが、
前記インバウンドタイミングパケットの内部遅延を測定するステップと、
前記アウトバウンドタイミングパケットの内部遅延を測定するステップと、
を含む、請求項１に記載の方法。
【請求項３】
前記インバウンドタイミングパケットの内部遅延を測定するステップが、
通信リンクの第１の部分上における前記インバウンドタイミングパケットに応答して第１のタイムスタンプを生成するステップと、
前記インバウンドタイミングパケットに応答して、前記装置内において第２のタイムスタンプを生成するステップと、
を含む、請求項２に記載の方法。
【請求項４】
前記アウトバウンドタイミングパケットの内部遅延を測定するステップが、
前記アウトバウンドタイミングパケットに応答して、前記装置内において第３のタイムスタンプを生成するステップと、
前記通信リンクの第２の部分上における前記アウトバウンドタイミングパケットに応答して第４のタイムスタンプを生成するステップと、
を含む、請求項３に記載の方法。
【請求項５】
前記非対称性を求めるステップが、前記第１、第２、第３、及び第４のタイムスタンプに応答して前記非対称性を求めるステップを含む、請求項４に記載の方法。
【請求項６】
前記非対称性を求めるステップが、
既定量の内部遅延の非対称性を有する標準クロックとタイミングパケットの組とを交換することにより、前記装置内のローカルクロックを同期化するステップと、
前記ローカルクロック内の時間と前記標準クロック内の時間との差を求め、該差によって前記非対称性の指示を提供するステップと、
を含む、請求項１に記載の方法。
【請求項７】
前記標準クロックとタイミングパケットの組とを交換するステップが、較正済みの通信リンクを介して前記標準クロックと前記タイミングパケットとを交換するステップを含む、請求項６に記載の方法。
【請求項８】
前記ローカルクロック内の時間と前記標準クロック内の時間との差を求めるステップが、前記ローカルクロックのタイミング特性を前記標準クロックのタイミング特性と比較するステップを含む、請求項６に記載の方法。
【請求項９】
装置内のインバウンドタイミングパケットの内部遅延と前記装置内のアウトバウンドタイミングパケットの内部遅延との間における非対称性を有する前記装置と、
前記内部遅延を測定し、該測定された内部遅延により、前記装置の時間的同期に対する補正を可能にする対称型サンプラと、
を備えている、時間同期化システム。
【請求項１０】
前記対称型サンプラが、前記装置内のローカルクロックと同期するローカルクロックを含む、請求項９に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、ローカルクロックを備えた装置に関し、特に、装置の内部非対称遅延によって生じる不正確な時間的同期の補正に関する。
【背景技術】
【０００２】
様々な装置が、時刻を維持するローカルクロックを包含することができる。ローカルな時刻クロックを備える装置の例には、コンピュータシステム、試験装置、産業用制御装置、環境制御装置、及び家庭用電気製品が含まれる。
【０００３】
時間同期化プロトコルを使用することにより、装置内のローカルクロックを同期化することができる。時間同期化プロトコルは、装置が通信リンクを介して基準時間源とタイミング情報を交換するタイプのものであってよい。交換されたタイミング情報を使用することにより、ローカルクロックと基準時間源の間の相対的な時間差を示すクロックオフセットが求められる。例えば、ＩＥＥＥ１５８８の時間同期化プロトコルは、通信リンクを介したタイミングパケットの交換を含む。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
例えば、ＩＥＥＥ１５８８の時間同期化プロトコルなどの時間同期化プロトコルは、その時間同期化計算を、ローカルクロックと基準クロックとの間で交換されるタイミングパケットが対称な遅延を経験するという仮定に基づいている。ローカルクロックから基準クロックへのタイミングパケットの転送における遅延が、基準クロックからローカルクロックへのタイミングパケットの転送における遅延と等しい場合に、タイミングパケットは、対称な遅延を経験することになる。残念ながら、装置の内部構造及び機能に起因して、インバウンドタイミングパケットとアウトバウンドタイミングパケットの遅延の間に非対称性が導入される可能性がある。例えば、インバウンドタイミングパケットを処理する装置内のコンポーネント及びデータ経路は、アウトバウンドタイミングパケットを処理する装置内のコンポーネント及びデータ経路と比べて、より大きな遅延を導入する可能性がある（或いは、この逆も可能性がある）。装置内のインバウンドタイミングパケットとアウトバウンドタイミングパケットとの間の非対称な遅延は、時間同期化の精度を低下させる可能性がある。
【課題を解決するための手段】
【０００５】
装置内部の非対称な遅延によって生じる不正確な時間的同期を回避する時間同期化法を開示する。本開示内容による時間同期化は、装置内のインバウンドタイミングパケットの内部遅延と装置内のアウトバウンドタイミングパケットの内部遅延との間における非対称性を求めることと、この非対称性に応答して時間的同期を補正することと、を含む。
【０００６】
本発明のその他の特徴及び利点については、以下の詳細な説明を参照することにより、明らかとなろう。
【発明を実施するための最良の形態】
【０００７】
本発明は、その特定の模範的な実施例に関して記載され、したがって以下に添付の図面が参照される。
【０００８】
図１は、インバウンド及びアウトバウンドタイミングパケットの処理における内部非対称遅延を具備した装置３００を示している。装置３００は、通信リンク１００を介してタイミングパケットを送受信することにより、ローカルクロック１１０内の時間的な同期を維持するプロセッササブシステム１１８を含んでいる。一実施例においては、プロセッササブシステム１１８は、ＩＥＥＥ１５８８の時間同期化プロトコルに従ってローカルクロック１１０を同期化している。
【０００９】
装置３００は、物理インターフェース（ＰＨＹ：Physical Interface）１１４と媒体アクセスコントローラ（ＭＡＣ：Media Access Controller）１１２を含んでいる。プロセッササブシステム１１８は、通信リンク１００を介した通信用のネットワークプロトコルスタックを提供するコードを含んでいる。
【００１０】
ＰＨＹ１１４は、通信リンク１００の第１の部分１０２を介してインバウンドタイミングパケット４０を受信し、このインバウンドタイミングパケット４０をインバウンドデータ経路３１０及びＭＡＣ１１２を介してプロセッササブシステム１１８にルーティングしている。装置３００は、インバウンドデータ経路３１０上においてインバウンドタイミングパケット４０を検出するとタイムスタンプを生成するタイミングパケット認識装置１１６を含んでおり、このタイムスタンプは、ローカルクロック１１０用のクロックオフセットを求めるための計算に使用される。
【００１１】
プロセッササブシステム１１８は、アウトバウンドタイミングパケット４２を生成し、このアウトバウンドタイミングパケット４２をＭＡＣ１１２及びアウトバウンドデータ経路３１２を介してＰＨＹ１１４にルーティングしている。ＰＨＹ１１４は、このアウトバウンドタイミングパケット４２を通信リンク１００の第２の部分１０４を介して伝送する。タイミングパケット認識装置１１６は、アウトバウンドデータ経路３１２上においてアウトバウンドタイミングパケット４２を検出するとタイムスタンプを生成し、このタイムスタンプも、ローカルクロック１１０用のクロックオフセットを求めるために使用される。
【００１２】
装置３００の内部構造及び機能によって、装置３００内のインバウンド及びアウトバウンドタイミングパケット４０及び４２の処理に非対称な遅延が生じる。例えば、ＰＨＹ１１４は、アウトバウンドタイミングパケット４２を処理する時と比べて、インバンドタイミングパケット４０を処理する際に、より大きな遅延を導入する可能性がある（或いは、この逆も可能性がある）。別の例において、インバウンドタイミングパケット４０が、装置３００と通信リンク１００の接続のポイントから、インバウンドデータ経路３１０上のポイント（ここで、インバウンドタイミングパケットはパケット認識装置１１６によって検出される）に移動する際の遅延は、アウトバウンドタイミングパケット４２が、アウトバウンドデータ経路３１２上のポイント（ここで、アウトバウンドタイミングパケットはタイミングパケット認識装置１１６によって検出される）から、装置３００が通信リンク１００に接続しているポイントに移動する際の遅延と異なる可能性がある。インバウンド及びアウトバウンド遅延におけるこれらの非対称性は、タイミングパケット認識装置１１６によって生成されるタイミングスタンプ内に反映されている。
【００１３】
本技法は、装置３００内のインバウンドタイミングパケット４０が経験する遅延と装置３００内のアウトバウンドタイミングパケット４２が経験する遅延との間における非対称性（即ち、差）を求めることと、この非対称性を使用してローカルクロック１１０の時間的同期を補正することと、を含んでいる。
【００１４】
装置３００の実施例は、コンピュータシステム、試験装置、産業用制御装置、環境制御装置、家庭用電気製品などを含んでいる。
【００１５】
図２は、本開示内容に従って、装置３００内のインバウンドタイミングパケットが経験する遅延と装置３００内のアウトバウンドタイミングパケットが経験する遅延との間における非対称性を求める技法を例示している。この技法において、装置３００は、通信リンク１００を介して標準クロック１０８とタイミングパケットを交換することにより、ローカルクロック１１０を同期化している。装置３００及び標準クロック１０８は、タイミングパケットの送信及び受信時間を測定し、装置３００は、ＩＥＥＥ１５８８の時間同期化プロトコルに従って、タイミングパケットと測定された送信及び受信時間に応答してローカルクロック１１０に対するクロックオフセットを決定している。
【００１６】
標準クロック１０８は、プロセッササブシステム１２８、ＰＨＹ１２０、ＭＡＣ１２２、ローカルクロック１２４、及びタイミングパケット認識装置１２６を含んでいる。ＰＨＹ１２０は、通信リンク１００の第２の部分１０４を介してタイミングパケットを受信し、受信したタイミングパケットをインバウンドデータ経路３２２及びＭＡＣ１２２を介してプロセッササブシステム１２８にルーティングしている。タイミングパケット認識装置１２６は、インバウンドデータ経路３２２上において搬送されるタイミングパケットを検出するとタイムスタンプを生成する。プロセッササブシステム１２８は、タイミングパケットを生成し、このタイミングパケットをＭＡＣ１２２及びアウトバウンドデータ経路３２０を介してＰＨＹ１２０にルーティングする。ＰＨＹ１２０は、プロセッササブシステム１２８から得られたタイミングパケットを通信リンク１００の第１の部分１０２を介して伝送する。タイミングパケット認識装置１２６は、アウトバウンドデータ経路３２０上においてタイミングパケットを検出するとタイムスタンプを生成する。
【００１７】
一実施例において、選択された標準クロック１０８の内部構造および機能を設計して実装することにより、標準クロック１０８内部のタイミングパケットの処理において既定量を下回る非対称な遅延をもたらす。この既定量は、必要とされる時間同期化の精度を考えると、無視可能な非対称性とすることができる。例えば、装置３００から受信したタイミングパケットのＰＨＹ１２０内における遅延が、プロセッササブシステム１２８によって生成されるタイミングパケットのＰＨＹ１２０内における遅延と実質的に等しくなるように、ＰＨＹ１２０を実装することができる。更に、タイミングパケット認識装置１２６の検出ポイントへの伝播遅延が、判明するか、或いは、実質的に対称となるように、インバウンド及びアウトバウンドデータ経路３２２及び３２０を実装することも可能である。
【００１８】
前述のように、一旦標準クロック１０８及び装置３００が、時間同期化プロトコルを使用したローカルクロック１１０内の時刻をローカルクロック１２４内の時刻に同期化すると、標準クロック１０８は既知の又は無視可能な内部遅延の非対称性を具備しているため、ローカルクロック１２４とローカルクロック１１０との間の時間差は、装置３００内における内部遅延の非対称性を示すことになる。
【００１９】
通信リンク１００の第１及び第２の部分１０２及び１０４上における伝播遅延の非対称性が実質のないものとなるように、通信リンク１００を実装することができる。例えば、必要とされる時間同期化の精度を考えた場合、伝播遅延の非対称性を無視できるほどに、通信リンク１００の長さＬ１を短縮することができる。例えば、伝送ライン長を較正することにより、第１及び第２の部分１０２及び１０４内における非対称性が実質のないものとなるように、通信リンク１００を設計及び構築することができる。第１及び第２の部分１０２及び１０４における非対称性が判明し、且つ、これを時間調節値の計算に取り入れられるように、通信リンク１００を較正することができる。
【００２０】
ローカルクロック１２４のタイミング特性３３０とローカルクロック１１０のタイミング特性３３２を測定することにより、ローカルクロック１２４とローカルクロック１１０との間の差を測定できる。タイミング特性の一例が、例えば、ローカルクロック１２４及びローカルクロック１１０によって生成されるＰＰＳ（パルス／秒）信号などのセカンズバウンダリ（seconds boundary）である。タイミング特性３３０及び３３２は、測定器３４０を使用して測定することができる。測定器３４０は、高精度を示す様々な測定器の中の１つ（例えば、時間及び周波数アナライザなど）であってよい。
【００２１】
標準クロック１０８には、タイミングパケットを処理する際のその内部遅延における非対称性を測定する較正手順を適用することができる。測定された非対称性は、ローカルクロック１１０用のクロックオフセット計算に取り入れることができる。
【００２２】
図３は、本開示内容に従って、装置３００内のインバウンドタイミングパケットが経験する遅延と装置３００内のアウトバウンドタイミングパケットが経験する遅延との間における非対称性を求める別の技法を例示している。この技法においては、対称型サンプラ２１０を使用して装置３００内部の遅延を測定する。
【００２３】
対称型サンプラ２１０は、通信リンク１００の第１の部分１０２をサンプリングし、且つ、通信リンク１００の第２の部分１０４をサンプリングしている。通信リンク１００に対する対称型サンプラ２１０の装着ポイント３５０及び３５２間の距離Ｌ２は、通信リンク１００の第１の部分１０２と第２の部分１０４との間の伝播遅延の非対称性の影響を最小にするべく装置３００に対して十分に近接するように、選択されている。或いは、この代わりに、第１及び第２の部分１０２及び１０４を較正することにより、伝播遅延の非対称性を除去することも可能である。
【００２４】
対称型サンプラ２１０は、タイミングパケットについて第１の部分１０２及び第２の部分１０４をそれぞれサンプリング（例えば、探知）する１対の入力回路２３０及び２３２を含んでいる。入力回路２３０は、タイミングパケットが第１の部分１０２上において検出されるとタイミングスタンプを生成する回路を含んでいる。入力回路２３２は、タイミングパケットが第２の部分１０４上において検出された際にタイムスタンプを生成する回路を含んでいる。入力回路２３０及び２３２は、タイムスタンプの測定における非対称性の発生を回避する実質的に類似したネットワーク入力回路を含むように設計及び構築されている。例えば、入力回路２３０及び２３２は、実質的に類似したＰＨＹ回路を包含することができる。入力回路２３０及び２３２は、対称型サンプラ２１０内のローカルクロック２４０を使用し、それぞれの個別のタイムスタンプを生成している。
【００２５】
タイミングパケット認識装置１１６は、アウトバウンドデータ経路３１２上にアウトバウンドタイミングパケット４２を検出すると、タイムスタンプｔ１を生成する。入力回路２３２は、通信リンク１００の第２の部分１０４上にアウトバウンドタイミングパケット４２を検出すると、タイムスタンプｔ２を生成する。時間ｔｄ１＝ｔ２−ｔ１は、タイミングパケット認識装置１１６による検出と装着ポイント３５２との間の遅延である。
【００２６】
入力回路２３０は、通信リンク１００の第１の部分１０２上にインバウンドタイミングパケット４０を検出すると、タイムスタンプｔ３を生成する。タイミングパケット認識装置１１６は、インバウンドデータ経路３１０上にインバウンドタイミングパケット４０を検知すると、タイムスタンプｔ４を生成する。時間ｔｄ２＝ｔ４−ｔ３は、装着ポイント３５０とタイミングパケット認識装置１１６による検出との間の遅延である。ｔｄ１とｔｄ２との間の差は、装置３００内部における遅延の非対称性である。
【００２７】
対称型サンプラ２１０は、例えば、ＩＥＥＥ１５８８などの同期化プロトコルを使用して、ローカルクロック１１０とローカルクロック２４０を同期化させる時間同期化回路を含む。例えば、対称型サンプラ２１０内のプロセッサは、通信リンク１００又は較正データ経路２１２を介して、プロセッササブシステム１１８とタイミングパケットを交換することができる。ローカルクロック２４０は、ローカルクロック１１０を駆動する同一の発振器信号により、駆動することができる。対称型サンプラ２１０は、プロセッササブシステム１１８がｔｄ１とｔｄ２の差を求め、この結果をローカルクロック１１０用のクロックオフセットを決定する際に使用できるように、タイムスタンプｔ２及びｔ３を、較正データ経路２１２を介してプロセッササブシステム１１８に転送する。
【００２８】
本発明の以上の詳細な説明は、例示を目的として提供したものであり、包括的であること、開示されている実施例そのままに本発明を限定することを意図したものではない。従って、本発明の範囲は、添付の請求項によって定義される。
【図面の簡単な説明】
【００２９】
【図１】インバウンド及びアウトバウンドタイミングパケットの処理における内部非対称遅延を具備した装置を示す図である。
【図２】装置内のインバウンドタイミングパケットが経験する内部遅延とアウトバウンドタイミングパケットが経験する内部遅延との間における非対称性を求める技法を示す図である。
【図３】装置内のインバウンドタイミングパケットが経験する内部遅延とアウトバウンドタイミングパケットが経験する内部遅延との間における非対称性を求める別の技法を示す図である。
【符号の説明】
【００３０】
４０：インバウンドタイミングパケット
４２：アウトバウンドタイミングパケット
１００：通信リンク
１０２：第１の部分
１０４：第２の部分
１０８：標準クロック
１１０、２４０：ローカルクロック
２１０：対称型サンプラ
３００：装置
３３０、３３２：タイミング特性
【図１】
2007174681.tif 000003
【図２】
2007174681.tif 000004
【図３】
2007174681.tif 000005