(57)【要約】【課題】電界効果型トランジスタのゲートリーク電流を小さく抑え、しかもＭＭＩＣに組み込まれた電界効果型トランジスタの素子単体としての特性を外部から検査することができる高周波スイッチ装置及び通信機を提供する。【解決手段】スイッチ回路２をＭＭＩＣ内に形成し、制御端子３とドレイン側入出力端子４とソース側入出力端子５と検査用端子６とをＭＭＩＣの表面に露出させた。スイッチ回路２はＦＥＴ２０と直列回路２１とキャパシタＣ２とで構成した。具体的には、ＦＥＴ２０のゲート電極Ｇ，ドレイン電極Ｄ及びソース電極Ｓを制御端子３，ドレイン側入出力端子４及びソース側入出力端子５にそれぞれ接続させた。直列回路２１はインダクタＬ１とキャパシタＣ１とで構成し、ＦＥＴ２０のドレイン−ソース間に並列接続した。キャパシタＣ２は接続点Ｐ１とドレイン側入出力端子４との間に直列に接続し、検査用端子６は接続点Ｐ１に接続した。【選択図】図２
2007174480.tif 000002
【特許請求の範囲】
【請求項１】
電界効果型トランジスタと、この電界効果型トランジスタのゲート電極に接続された第１の制御端子と、ドレイン電極に接続されたドレイン側入出力端子と、ソース電極に接続されたソース側入出力端子と、上記ドレイン電極とソース電極との間に並列に接続されたインダクタ及び第１のキャパシタの直列回路と、上記ドレイン電極と直列回路との接続点と上記ドレイン側入出力端子との間に直列に接続された第２のキャパシタとを有して成るスイッチ回路を備え、
当該スイッチ回路をＭＭＩＣ内に形成すると共に、上記第１の制御端子とドレイン側入出力端子とソース側入出力端子とを当該ＭＭＩＣの表面に露出させた、
ことを特徴とする高周波スイッチ装置。
【請求項２】
請求項１に記載の高周波スイッチ装置において、
ゲートバイアス抵抗を、上記第１の制御端子と電界効果型トランジスタのゲート電極との間に接続した、
ことを特徴とする高周波スイッチ装置。
【請求項３】
請求項１又は請求項２に記載の高周波スイッチ装置において、
第１の検査用端子を、上記ＭＭＩＣの表面に設けて、上記電界効果型トランジスタのドレイン電極と上記第２のキャパシタとの間の線路又はドレイン電極と上記直列回路の第１のキャパシタとの間の線路のいずれかの線路に接続した、
ことを特徴とする高周波スイッチ装置。
【請求項４】
請求項３に記載の高周波スイッチ装置において、
第３のキャパシタを、上記電界効果型トランジスタのソース電極と直列回路との接続点と上記ソース側入出力端子との間に直列に接続し、
第２の制御端子と第２の検査用端子とを、上記ＭＭＩＣの表面に設け、当該第２の制御端子を、上記電界効果型トランジスタのソース電極と上記第３のキャパシタとの間に抵抗を介して接続すると共に、当該第２の検査用端子を、上記第２の制御端子の接続点と上記直列回路の第１のキャパシタとの間の線路に接続した、
ことを特徴とする高周波スイッチ装置。
【請求項５】
請求項１ないし請求項４のいずれかに記載の高周波スイッチ装置において、
複数の上記スイッチ回路を上記ＭＭＩＣ内に形成し、複数の電界効果型トランジスタのソース電極に接続される上記ソース側入出力端子を、１つのソース側入出力端子で共用する、
ことを特徴とする高周波スイッチ装置。
【請求項６】
請求項１ないし請求項５のいずれかに記載の高周波スイッチ装置を備える、
ことを特徴とする通信機。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、携帯電話等の移動体通信機に用いられる高周波スイッチ装置及び通信機に関し、特に、電界効果型トランジスタで構成される高周波スイッチ装置及び通信機に関するものである。
【背景技術】
【０００２】
従来この種の高周波スイッチ装置としては、例えば特許文献１に開示の技術がある。
この技術は、いわゆるＳＰＳＴ（Single Pole Single Throw）スイッチであり、入出力端子を、電界効果型トランジスタのドレインとソースとにそれぞれ接続すると共に、ドレイン−ソース間にインダクタと可変容量との直列共振回路を並設した構成になっている。
かかる構成により、ゲートに印加する制御電圧によって、スイッチをオン，オフすることができると共に可変容量の容量値を変えることで、スイッチのアイソレーションを調整することができるようになっている。
【０００３】
【特許文献１】特開２００２−３３５１８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記した従来の技術では、電界効果型トランジスタのドレイン−ソース間にインダクタと容量の直列共振回路が並設されているので、ゲートからのリーク電流がドレインから直列共振回路を通じてソース側に漏れることはない。しかしながら、ドレイン側の入出力端子と電界効果型トランジスタのドレインとが直流的に接続されているので、ゲートからドレインにリークした電流が入出力端子の負荷を通じてグランドに流出する。このため、大量の電流が電界効果型トランジスタのゲートからグランドへとリークすることとなる。
また、電界効果型トランジスタのゲートからの上記のようなリーク電流を遮断するために、容量をドレイン側の入出力端子とドレインとの間に直列に挿入することが考えられるが、このスイッチをＭＭＩＣ(Monolithic Microwave IC)で構成する場合には、電界効果型トランジスタの素子単体としての特性を検査することができなくなる。すなわち、ＭＭＩＣで構成すると、外部のプローブをＭＭＩＣから露出したドレイン側の入出力端子に接触させてドレイン電圧や電流を測定するが、上記のように、容量をこの入出力端子とドレインとの間に直列に挿入すると、入出力端子とドレインとの間が直流的に切断された状態になる。このため、外部のプローブをこの入出力端子に接触させて、電界効果型トランジスタのドレインの正確な電圧や電流を測定するということができなくなる。
【０００５】
この発明は、上述した課題を解決するためになされたもので、電界効果型トランジスタのゲートリーク電流を小さく抑え、しかもＭＭＩＣに組み込まれた電界効果型トランジスタの素子単体としての特性を外部から検査することができる高周波スイッチ装置及び通信機を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、請求項１の発明に係る高周波スイッチ装置は、電界効果型トランジスタと、この電界効果型トランジスタのゲート電極に接続された第１の制御端子と、ドレイン電極に接続されたドレイン側入出力端子と、ソース電極に接続されたソース側入出力端子と、ドレイン電極とソース電極との間に並列に接続されたインダクタ及び第１のキャパシタの直列回路と、ドレイン電極と直列回路との接続点とドレイン側入出力端子との間に直列に接続された第２のキャパシタとを有して成るスイッチ回路を備え、スイッチ回路をＭＭＩＣ内に形成すると共に、第１の制御端子とドレイン側入出力端子とソース側入出力端子とをＭＭＩＣの表面に露出させた構成とする。
かかる構成により、直流のリーク電流が電界効果型トランジスタのゲート電極からドレイン電極側に流出する経路を直列回路の第１のキャパシタや第２のキャパシタによって遮断することができる。
【０００７】
請求項２の発明は、請求項１に記載の高周波スイッチ装置において、ゲートバイアス抵抗を、上記第１の制御端子と電界効果型トランジスタのゲート電極との間に接続した構成とする。
かかる構成により、電界効果型トランジスタのゲート電極をゲートバイアス抵抗によって静電気破壊から保護することができる。
【０００８】
請求項３の発明は、請求項１又は請求項２に記載の高周波スイッチ装置において、第１の検査用端子を、ＭＭＩＣの表面に設けて、電界効果型トランジスタのドレイン電極と第２のキャパシタとの間の線路又はドレイン電極と直列回路の第１のキャパシタとの間の線路のいずれかの線路に接続した構成とする。
かかる構成により、外部のプローブ等を、ＭＭＩＣの表面に露出している第１の制御端子と第１の検査用端子とソース側入出力端子とに接触させて、各電極の電圧や電流を測定することができるので、電界効果型トランジスタの素子単体としての特性を検査することができる。
【０００９】
請求項４の発明は、請求項３に記載の高周波スイッチ装置において、第３のキャパシタを、電界効果型トランジスタのソース電極と直列回路との接続点とソース側入出力端子との間に直列に接続し、第２の制御端子と第２の検査用端子とを、ＭＭＩＣの表面に設け、第２の制御端子を、電界効果型トランジスタのソース電極と第３のキャパシタとの間に抵抗を介して接続すると共に、第２の検査用端子を、第２の制御端子の接続点と直列回路の第１のキャパシタとの間の線路に接続した構成とする。
かかる構成により、電界効果型トランジスタがデプレション型の電界効果型トランジスタである場合において、第１の制御端子を０Ｖとして、第２の制御端子を正電圧または０Ｖで切り換えるか、又は第２の制御端子を正電圧として、第１の制御端子を正電圧または０Ｖで切り換えることにより、正電圧電源のみて電界効果型トランジスタを制御することができる。また、外部のプローブ等を第２の検査端子に接触させることで、ソース電圧は電流を測定することができる。
【００１０】
請求項５の発明は、請求項１ないし請求項４のいずれかに記載の高周波スイッチ装置において、複数のスイッチ回路をＭＭＩＣ内に形成し、複数の電界効果型トランジスタのソース電極に接続されるソース側入出力端子を、１つのソース側入出力端子で共用する構成とした。
【００１１】
また、請求項６の発明に係る通信機は、請求項１ないし請求項５のいずれかに記載の高周波スイッチ装置を備える構成とした。
【発明の効果】
【００１２】
以上詳しく説明したように、請求項１ないし請求項５の発明に係る高周波スイッチ装置によれば、電界効果型トランジスタのゲート電極からドレイン電極側への直流リーク電流の経路が直列回路の第１のキャパシタや第２のキャパシタによって遮断されるので、ゲート電流のリークを極めて小さく抑えることができるという優れた効果がある。
特に、請求項２の発明によれば、ゲートバイアス抵抗によって、ゲート電極を静電気破壊から保護することができ、装置の耐久性の向上と動作特性の向上とを図ることができる。
さらに、請求項３の発明によれば、電界効果型トランジスタの素子単体としての特性を検査することができるので、不良ＭＭＩＣを通信機等に実装する前に発見することができ、この結果、不良品実装作業を省略することができ、その分低コスト化を図ることができるという効果がある。
【００１３】
また、請求項６の発明に係る通信機によれば、請求項１ないし請求項５のいずれかの高周波スイッチ装置を備えているので、消費電力が小さく且つ低コストな通信機を実現することができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、この発明の最良の形態について図面を参照して説明する。
【実施例１】
【００１５】
図１は、この発明の第１実施例に係る高周波スイッチ装置の斜視図であり、図２は、図１の高周波スイッチ装置に組み込まれたスイッチ回路の回路図である。
【００１６】
図１に示すように、この実施例の高周波スイッチ装置１は、破線で示すスイッチ回路２をＭＭＩＣ内に形成すると共に、第１の制御端子としての制御端子３とドレイン側入出力端子４とソース側入出力端子５と第１の検査用端子としての検査用端子６とをＭＭＩＣの表面に露出するように配設した構造になっている。
【００１７】
スイッチ回路２は、ＳＰＳＴ(Single Pole Single Throw)型の共振スイッチ回路であり、図２に示すように、電界効果型トランジスタ（以下「ＦＥＴ」と記す。）２０と、直列回路２１と、第２のキャパシタとしてのキャパシタＣ２とで構成されている。
【００１８】
具体的には、ＦＥＴ２０のゲート電極Ｇが制御端子３に接続され、ドレイン電極Ｄがドレイン側入出力端子４に接続され、ソース電極Ｓがソース側入出力端子５に接続されている。
そして、直列回路２１が、直列接続されたインダクタＬ１と第１のキャパシタとしてのキャパシタＣ１とで構成され、ＦＥＴ２０のドレイン電極Ｄとソース電極Ｓとの間に並列に接続されている。
また、キャパシタＣ２は、ＦＥＴ２０のドレイン電極Ｄと直列回路２１との接続点Ｐ１とドレイン側入出力端子４との間に直列に接続され、検査用端子６がこのキャパシタＣ２とドレイン電極Ｄとの間の接続点Ｐ１に接続されている。
【００１９】
ここで、ＦＥＴ２０のドレイン電極Ｄ−ソース電極Ｓ間の容量値と直列回路２１のインダクタＬ１のインダクタンス値とキャパシタＣ１の容量値について説明する。
図３は、ＦＥＴ２０と直列回路２１とを示す模式的回路図であり、図３（ａ）は、ＦＥＴ２０がオン時の回路状態を示し、図３（ｂ）は、ＦＥＴ２０がオフ時の回路状態を示す。
図３（ａ）に示すように、ＦＥＴ２０がオンの時には、ドレイン電極Ｄ−ソース電極Ｓ間が等価的に小さな抵抗で表される。このため、ＦＥＴ２０のオン時には、ＦＥＴ２０の抵抗と直列回路２１とで構成される回路のインピーダンスが非常に小さくなり、送受信の対象となる信号に対して、スイッチ回路２がオン状態になる。
これに対して、図３（ｂ）に示すように、ＦＥＴ２０がオフの時には、ドレイン電極Ｄ−ソース電極Ｓ間が等価的に容量Ｃ２０で表される。したがって、送受信の対象となる信号の周波数において、ＦＥＴ２０の容量とインダクタＬ１で構成される回路のインピーダンスが並列共振によりほぼ無限大になるように、ＦＥＴ２０のドレイン電極Ｄ−ソース電極Ｓ間の容量値とインダクタＬ１のインダクタンス値とキャパシタＣ２０の容量値とを設定することで、ＦＥＴ２０のオフ時に、送受信の対象となる周波数の信号に対して、スイッチ回路２がオフ状態になるようにすることができる。このとき、キャパシタＣ１の容量値は、上記周波数でのインピーダンスが十分低くなるよう、大容量に設定される。
【００２０】
次に、この実施例の高周波スイッチ装置が示す作用及び効果について説明する。
図４は、リーク電流の流れを示す回路図であり、図５はＦＥＴ２０の特性検査状態を示す斜視図である。
図４に示すように、ＦＥＴ２０のゲート電極Ｇからドレイン電極Ｄに流出した直流のリーク電流Ｉは、接続点Ｐ１を通じて、直列回路２１側とドレイン側入出力端子４側に向かう。直列回路２１内に入ったリーク電流Ｉは、キャパシタＣ１によって遮断される。また、ドレイン側入出力端子４側に向かうリーク電流Ｉは、キャパシタＣ２によって遮断される。すなわち、この実施例の高周波スイッチ装置１によれば、ＦＥＴ２０のゲート電極Ｇからドレイン電極Ｄ側へのリーク電流Ｉの経路を直列回路２１のキャパシタＣ１やキャパシタＣ２によって遮断するので、ゲート電極Ｇからドレイン電極Ｄへのリーク電流Ｉを極めて小さく抑えることができる。
【００２１】
また、この高周波スイッチ装置１を通信機等に実装する前に、ＦＥＴ２０の素体単体としての特性を検査しておく必要がある。
かかる検査に際し、通常は、図５の実線で示すように、プローブＰをＭＭＩＣの表面に露出している制御端子３とソース側入出力端子５とに接触させると共に、破線で示すように、プローブＰをドレイン側入出力端子４に接触させて、各電極の電圧や電流を測定する。しかし、高周波スイッチ装置１のように、キャパシタＣ２がＦＥＴ２０のドレイン電極Ｄとドレイン側入出力端子４との間に介在していると、直流がキャパシタＣ２によって遮断された状態になっているので、プローブＰをドレイン側入出力端子４に接触させても、ドレイン電極Ｄの電圧や電流を測定することができない。しかしながら、この実施例の高周波スイッチ装置１では、検査用端子６がこのキャパシタＣ２とドレイン電極Ｄとの間の接続点Ｐ１に接続されているので、図５の実線で示すように、プローブＰをこの検査用端子６に接触させることで、ドレイン電極Ｄの電圧や電流を正確に測定することができる。
すなわち、この実施例の高周波スイッチ装置１によれば、通信機等への実装前に、外部のプローブＰ等を、ＭＭＩＣの表面に露出している制御端子３と検査用端子６とソース側入出力端子５とに接触させて、ＦＥＴ２０の素子単体としての特性を検査することができるので、不良ＭＭＩＣを実装前に発見することができる。この結果、不良品実装作業を避けることができ、その分作業コストの低減化を図ることができる。
【実施例２】
【００２２】
次に、この発明の第２実施例について説明する。
図６は、この発明の第２実施例に係る高周波スイッチ装置の要部を示す回路図である。
この実施例の高周波スイッチ装置では、スイッチ回路２に、静電破壊保護手段を設けた。  具体的には、図６に示すように、ゲートバイアス抵抗Ｒ１を制御端子３とＦＥＴ２０のゲート電極Ｇとの間に接続した。
これにより、ＦＥＴ２０のゲート電極Ｇに加わる電圧をゲートバイアス抵抗Ｒ１で抑圧して、ゲート電極Ｇの静電気破壊を防止することができ、その結果、高周波スイッチ装置の耐久性の向上と動作特性の向上とを図ることができる。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
【実施例３】
【００２３】
次に、この発明の第３実施例について説明する。
図７は、この発明の第３実施例に係る高周波スイッチ装置の要部を示す回路図である。
この実施例の高周波スイッチ装置では、検査用端子６の接続位置を変えた。
すなわち、検査用端子６をＭＭＩＣの表面に設け、図７に示すように、この検査用端子６をＦＥＴ２０のドレイン電極Ｄと直列回路２１のキャパシタＣ１との間の線路に接続した。具体的には、検査用端子６を直列回路２１のインダクタＬ１とキャパシタＣ１との間に接続した。
これにより、この検査用端子６を用いて、インダクタＬ１を介したドレイン電極Ｄの電圧の印加や電流の測定が可能となる。
その他の構成、作用及び効果は、上記第１及び第２実施例と同様であるので、その記載は省略する。
【実施例４】
【００２４】
次に、この発明の第４実施例について説明する。
図８は、この発明の第４実施例に係る高周波スイッチ装置の要部を示す回路図である。
この実施例の高周波スイッチ装置では、ＦＥＴ２０としてデプレション型の電界効果トランジスタを用い、図８に示すように、第３のキャパシタとしてのキャパシタＣ３を、ＦＥＴ２０のソース電極Ｓと直列回路２１との接続点Ｐ２とソース側入出力端子５との間に直列に接続した。そして、第２の制御端子としての制御端子３０と第２の検査用端子としての検査用端子６０とを、ＭＭＩＣの表面に設けると共に、制御端子３０を抵抗Ｒ２を介して接続点Ｐ２に接続し、検査用端子６０をこの接続点Ｐ２とキャパシタＣ１との間の線路に接続した。
【００２５】
ＭＥＳＦＥＴ等のデプレション型の電界効果トランジスタでは、正電圧のゲート−ソース間電圧を印加することで、ＦＥＴがオン状態になるが、ＦＥＴをオフ状態にするには、負電圧のゲート−ソース間電圧を印加する必要がある。
しかしながら、この実施例のような構成を採ることにより、制御端子３に０Ｖを印加した状態で、制御端子３０に正電圧を印加すると、ＦＥＴ２０がオフ状態になり、制御端子３０に０Ｖを印加すると、ＦＥＴ２０がオン状態になる。
さもなくば、制御端子３０に正電圧を印加した状態で、制御端子３に正電圧を印加すると、ＦＥＴ２０がオン状態になり、制御端子３に０Ｖを印加すると、ＦＥＴ２０がオフ状態になる。
すなわち、この実施例の高周波スイッチ装置によれば、正電圧のみでデプレション型のＦＥＴ２０を制御することができることとなる。
また、検査用端子６０を、接続点Ｐ２とキャパシタＣ１との間の線路に接続しているので、外部のプローブＰをこの検査用端子６０に接触させることで、ＦＥＴ２０のソース電圧や電流を正確かつ容易に測定することができる。
その他の構成、作用及び効果は、上記第１ないし第３実施例と同様であるので、その記載は省略する。
【実施例５】
【００２６】
次に、この発明の第５実施例について説明する。
図９は、この発明の第５実施例に係る高周波スイッチ装置の要部を示す回路図である。
図９に示すように、この実施例の高周波スイッチ装置は、ＳＰＮＴ(Single Pole N-Throw)型のスイッチ回路をＭＭＩＣ内に構成したスイッチであり、上記第１実施例で適用された複数のスイッチ回路２−１〜２−ＮをＭＭＩＣ内に形成した。そして、各スイッチ回路２−１（２−２〜２−Ｎ）のＦＥＴ２０のソース電極Ｓに接続されるソース側入出力端子を、１つのソース側入出力端子５で共用する構成とした。勿論、この１つソース側入出力端子５と各スイッチ回路２−１（２−２〜２−Ｎ）の制御端子３とドレイン側入出力端子４と検査用端子６とは、ＭＭＩＣの表面に露出させた状態で配設されている。
その他の構成、作用及び効果は、上記第１実施例と同様であるので、その記載は省略する。
【実施例６】
【００２７】
次に、この発明の第６実施例について説明する。
図１０は、この発明の第６実施例に係る通信機のブロック図であり、図１１は通信機に適用される高周波スイッチ装置の回路図である。
この実施例の通信機は、図１０に示すように、アンテナ１０と高周波スイッチ装置１−２と送信回路１１と受信回路１２と制御回路１３とを備えている。
【００２８】
高周波スイッチ装置１−２は、図１１に示すように、ＳＰＤＴ(Single Pole Dual Throw)型のスイッチ回路を備えている。すなわち、上記第５実施例の高周波スイッチ装置において、上記第１実施例で適用されたスイッチ回路２−１，２−２をＭＭＩＣ内に形成した構成にし、スイッチ回路２−１のドレイン側入出力端子４−１及び制御端子３−１と、スイッチ回路２−２のドレイン側入出力端子４−２及び制御端子３−２とをＭＭＩＣの表面に露出させている。
そして、図１０に示すように、アンテナ１０をスイッチ回路２−１，２−２の共用のソース側入出力端子５に接続し、ドレイン側入出力端子４−１を送信回路１１の出力端に接続する共にドレイン側入出力端子４−２を受信回路１２の入力端に接続した。
また、制御回路１３を送信回路１１と受信回路１２との後段に設け、送信回路１１及び受信回路１２の状態に応じて、制御信号Ｓ１，Ｓ２をスイッチ回路２−１，２−２のＦＥＴ２０の制御端子３−１，３−２にそれぞれ送るようにしている。
【００２９】
かかる構成により、信号の送信を行う場合には、制御回路１３からスイッチ回路２−１のＦＥＴ２０をオンにする制御信号Ｓ１とスイッチ回路２−２のＦＥＴ２０をオフにする制御信号Ｓ２とを、高周波スイッチ装置１−２の制御端子３−１，３−２に入力することで、スイッチ回路２−１がオン状態になって、送信回路１１からの信号をアンテナ１０に送り出すと共に、スイッチ回路２−２がオフ状態になって、スイッチ回路２−１からの信号が受信回路１２側に入力することを阻止する。
また、信号の受信を行う場合には、制御回路１３からスイッチ回路２−１のＦＥＴ２０をオフにする制御信号Ｓ１とスイッチ回路２−２のＦＥＴ２０をオンにする制御信号Ｓ２とを、高周波スイッチ装置１−２の制御端子３−１，３−２に入力することで、スイッチ回路２−１がオフ状態になって、アンテナ１０で受信した信号が送信回路１１側に入力することを阻止すると共に、スイッチ回路２−２がオン状態になって、アンテナ１０で受信した信号を受信回路１２に入力させる。
その他の構成、作用及び効果は、上記第５実施例と同様であるので、その記載は省略する。
【００３０】
なお、この発明は、上記実施例に限定されるものではなく、発明の要旨の範囲内において種々の変形や変更が可能である。
例えば、上記第２実施例では、制御端子３とＦＥＴ２０のゲート電極との間にゲートバイアス抵抗Ｒ１を設けたが、図１２に示すように、インダクタＬ２をゲートバイアス抵抗Ｒ１の代わりに設け、このインダクタＬ２によって、ゲート電極Ｇへの高周波の流入を阻止する構成にしても良い。また、第３実施例以下の高周波スイッチ装置においても、制御端子３とＦＥＴ２０のゲート電極Ｇとの間に、ゲートバイアス抵抗Ｒ１やインダクタＬ２を設けることができることは勿論である。
また、上記実施例では、直列回路２１が、インダクタＬ１とキャパシタＣ１との順で直列接続した直列回路２１を例示したが、図１３に示すように、インダクタＬ１とキャパシタＣ１の順を逆にした直列回路２１′を有した高周波スイッチ装置もこの発明の範囲に含まれることは勿論である。
さらに、上記第５実施例では、第１実施例で適用された複数のスイッチ回路２−１〜２−ＮをＭＭＩＣ内に形成した構成としたが、第２ないし第４実施例のいずれかに適用されたスイッチ回路をＭＭＩＣ内に複数形成した構成とすることもできる。
【図面の簡単な説明】
【００３１】
【図１】この発明の第１実施例に係る高周波スイッチ装置の斜視図である。
【図２】図１の高周波スイッチ装置に組み込まれたスイッチ回路の回路図である。
【図３】ＦＥＴと直列回路とを示す模式的回路図であり、図３（ａ）は、ＦＥＴがオン時の回路状態を示し、図３（ｂ）は、ＦＥＴがオフ時の回路状態を示す。
【図４】リーク電流の流れを示す回路図である。
【図５】ＦＥＴの特性検査状態を示す斜視図である。
【図６】この発明の第２実施例に係る高周波スイッチ装置の要部を示す回路図である。
【図７】この発明の第３実施例に係る高周波スイッチ装置の要部を示す回路図である。
【図８】この発明の第４実施例に係る高周波スイッチ装置の要部を示す回路図である。
【図９】この発明の第５実施例に係る高周波スイッチ装置の要部を示す回路図である。
【図１０】この発明の第６実施例に係る通信機のブロック図である。
【図１１】通信機に適用される高周波スイッチ装置の回路図である。
【図１２】第１変形例を示す回路図である。
【図１３】第２変形例を示す回路図である。
【符号の説明】
【００３２】
１…高周波スイッチ装置、  ２，２−１〜２−Ｎ…スイッチ回路、  ３，３０…制御端子、  ４…ドレイン側入出力端子、  ５…ソース側入出力端子、  ６，６０…検査用端子、  ２０…ＦＥＴ、  ２１…直列回路、  Ｃ１〜Ｃ３…キャパシタ、  Ｄ…ドレイン電極、  Ｇ…ゲート電極、  Ｉ…リーク電流、  Ｌ１，Ｌ２…インダクタ、  Ｐ…プローブ、  Ｐ１，Ｐ２…接続点、  Ｒ１，Ｒ２…ゲートバイアス抵抗、  Ｓ…ソース電極。
【図１】
2007174480.tif 000003
【図２】
2007174480.tif 000004
【図３】
2007174480.tif 000005
【図４】
2007174480.tif 000006
【図５】
2007174480.tif 000007
【図６】
2007174480.tif 000008
【図７】
2007174480.tif 000009
【図８】
2007174480.tif 000010
【図９】
2007174480.tif 000011
【図１０】
2007174480.tif 000012
【図１１】
2007174480.tif 000013
【図１２】
2007174480.tif 000014
【図１３】
2007174480.tif 000015