(57)【要約】【課題】ジャイレータのソースやゲートの電位の収束性を向上させ、かつ、Ｑの温度補償が可能なＣＭＯＳアクティブインダクタを提供する。【解決手段】  本発明のＣＭＯＳアクティブインダクタは、一方の差動増幅回路Ｍ１、Ｍ２の各ゲートと他方の差動増幅回路Ｍ３、Ｍ４の各ドレインとを極性反転したジャイレータ４１０と、インダクタンス値を定める参照電流を制御する参照電流源４１２と、参照電流のカレントミラーにより、ジャイレータの各ソースにバイアス電流を供給する第１電流源回路４１４と、基準電圧を生成する基準電圧源４２２と、ジャイレータの各ソースの同相電位を基準電圧と比較する比較器４２４と、比較器の出力をフィードバックした電流のカレントミラーによりジャイレータの各ドレインにバイアス電流を供給する第２電流源回路４２６と、を備えることを特徴とする。【選択図】図６
2007325217.tif 000002
【特許請求の範囲】
【請求項１】
一方の差動増幅回路の各ゲートと他方の差動増幅回路の各ドレインを同極性接続し、一方の差動増幅回路の各ドレインと他方の差動増幅回路の各ゲートを極性反転接続したジャイレータと；
インダクタンス値を定める参照電流を制御する参照電流源と；
前記参照電流源で制御された参照電流のカレントミラーにより、前記ジャイレータの各ソースにバイアス電流を供給する第１電流源回路と；
基準電圧を生成する基準電圧源と；
前記ジャイレータの各ソースの同相電位を、前記基準電圧源で生成された基準電圧と比較する比較器と；
前記比較器の出力をフィードバックした電流のカレントミラーにより、前記ジャイレータの各ドレインにバイアス電流を供給する第２電流源回路と；
を備えることを特徴とする、ＣＭＯＳアクティブインダクタ。
【請求項２】
前記基準電圧源の代わりに、前記基準電圧に相当する電圧を生成する基準電流源を備えることを特徴とする、請求項１に記載のＣＭＯＳアクティブインダクタ。
【請求項３】
前記基準電流源はトランジスタを含み、
前記トランジスタのゲートおよびソース間電位の温度特性により、共振の鋭さＱの温度特性を補償することを特徴とする、請求項２に記載のＣＭＯＳアクティブインダクタ。
【請求項４】
前記ジャイレータの各差動増幅回路の各ドレインに接続され、該差動増幅回路に電流の正帰還をかけるクロスカップルド回路をさらに備えることを特徴とする、請求項１に記載のＣＭＯＳアクティブインダクタ。
【請求項５】
共振の鋭さＱを定める調整電流を制御する調整電流源と；
前記調整電流源で制御された調整電流のカレントミラーにより、前記クロスカップルド回路の各ソースに電流を供給する第３電流源回路と；
をさらに備えることを特徴とする、請求項４に記載のＣＭＯＳアクティブインダクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で形成され、インダクタンス値を連続的に変化させることが可能なアクティブインダクタに関する。
【背景技術】
【０００２】
アナログ信号から任意の周波数帯のみを抽出する高次の通過フィルタは、オペアンプに抵抗ＲやキャパシタＣを接続した能動（アクティブ）フィルタによって構成することができる。かかる通過フィルタの中心周波数は、オペアンプに接続される抵抗ＲやキャパシタＣのパラメータに基づいて定まる。ここで用いられている抵抗Ｒは、正の温度係数を有し、温度の変化に応じて中心周波数も大きく変動してしまう。従って、安定したフィルタ特性を得られないといった問題があった。
【０００３】
かかる問題を回避するため、抵抗Ｒの正の温度係数を、トランジスタのベースエミッタ間電圧の負の温度係数でキャンセルする電圧制御電流源回路が検討され、その電圧制御電流源回路を使用した等価インダクタンス回路が開示されている（例えば、特許文献１）。
【０００４】
また、２つの差動増幅回路の入出力を極性反転接続したジャイレータのバイアス電流を調整し、インダクタンス値を変化させるアクティブインダクタを構成し、さらに、独立した電源を用いるクロスカップルド回路による電流の正帰還をかけて該アクティブインダクタの共振の鋭さを示すＱを制御する技術も開示されている（例えば、非特許文献１）。
【０００５】
【特許文献１】特開平７−３０３０２６号公報
【非特許文献１】「A 2.5V CMOS DIFFERENTIAL ACTIVE INDUCTOR WITH TUNABLE L AND Q FORFREQUENCIES UP TO 5 GHZ」Markus Groezing、 Andreas Pascht、 Manfred Berroth、 Instituteof Electrical and Optical Communication Engineering University of Stuttgart、Pfaffenwaldring 47、 70569 Stuttgart、 Germany、 IEEE 2001
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上述したアクティブインダクタにおいては、ジャイレータのドレイン側とソース側の両方に電流源としての能動負荷が設けられ、即ち、ドレイン側とソース側のどちらにもハイインピーダンスの負荷に接続されていることとなるので、インダクタ回路自体が電気的に浮いてしまい、ドレインやソースの電位が一義的に決まらない。このような状況下では、ドレインやソースの電位が想定していない電位に収束したり、一方が高く他方が低く偏ってしまったりして電気的に不安定な状態となることが想定される。
【０００７】
本発明は、従来のアクティブインダクタが有する上記問題点に鑑みてなされたものであり、本発明の目的は、ジャイレータのソースおよびゲートの電位の収束性を向上させ、かつ、簡易な構成でＱの温度補償が可能な、新規かつ改良されたＣＭＯＳアクティブインダクタを提供することである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある観点によれば、一方の差動増幅回路の各ゲートと他方の差動増幅回路の各ドレインを同極性接続し、一方の差動増幅回路の各ドレインと他方の差動増幅回路の各ゲートを極性反転接続したジャイレータ（Ｇｙｒａｔｏｒ）と；インダクタンス値を定める参照電流を制御する参照電流源と；上記参照電流源で制御された参照電流のカレントミラーにより、上記ジャイレータの各ソースにバイアス電流を供給する第１電流源回路と；基準電圧を生成する基準電圧源と；上記ジャイレータの各ソースの同相電位を、上記基準電圧源で生成された基準電圧と比較する比較器と；上記比較器の出力をフィードバックした電流のカレントミラーにより、上記ジャイレータの各ドレインにバイアス電流を供給する第２電流源回路と；を備えることを特徴とする、ＣＭＯＳアクティブインダクタが提供される。
【０００９】
本発明は、（１）比較器からのフィードバックにより、ジャイレータのソースの同相電位を基準電圧に収束、安定させ、（２）さらに、その基準電圧を調整することで当該ＣＭＯＳアクティブインダクタの共振の鋭さを示すＱを補償することを特徴とする。かかる構成により、当該ＣＭＯＳアクティブインダクタのジャイレータの電位やＱを安定させつつ、参照電流によってインダクタンス値を連続的に変化させることができる。
【００１０】
ここで、上記基準電圧源の代わりに、上記基準電圧に相当する基準電流を生成する基準電流源を備えることができる。
【００１１】
かかる構成により、当該ＣＭＯＳアクティブインダクタで用いる電源を全て電流源で構成することができ、使用される素子の温度特性の共通化や、基準電流等を変化させる制御回路の共通化が可能となる。
【００１２】
また、上記ジャイレータの各差動増幅回路の各ドレインに接続され、該差動増幅回路に電流の正帰還をかけるクロスカップルド回路をさらに備えるとしてもよい。
【００１３】
差動増幅回路の電流源である第２電流源回路を共通の電流源とし、クロスカップルド回路もこの第２電流源回路から電流の供給を受けている。従って、クロスカップルド回路を流れる電流は、第２電流源回路に応じて固定となる。このように固定された電流は、差動増幅回路のトランジスタとのサイズ比に基づいて定まるため、クロスカップルド回路からの正帰還電流量も一定となる。従って、クロスカップルド回路による共振の鋭さＱも、そのサイズに応じて任意の値をとることができる。
【００１４】
ここで、上記クロスカップルド回路を別体の電流源で制御するため、Ｑを定める調整電流を制御する調整電流源と；上記調整電流源で制御された調整電流のカレントミラーにより、上記クロスカップルド回路の各ソースに電流を供給する第３電流源回路と；をさらに備えるとしてもよい。
【００１５】
このように調整電流源を設けることで、基準電圧源と独立してＱを調整することが可能となる。
【発明の効果】
【００１６】
以上説明したように本発明によれば、比較器からのフィードバックにより、ジャイレータのソースの同相電位を基準電圧に収束することができ、基準電圧を調整することで当該ＣＭＯＳアクティブインダクタのＱを補償することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１８】
（第１の実施形態）
（ジャイレータ）
本実施形態では、誘導性のインピーダンスであるインダクタンスを任意の値に制御することが可能なアクティブインダクタが提供される。ここでは、アクティブインダクタを、２つの差動回路から形成されるジャイレータで構成している。以下、ジャイレータによるアクティブインダクタを詳しく説明する。
【００１９】
図１は、ジャイレータに用いられる差動回路１００を説明するための等価回路図である。かかる差動回路１００の等価回路の入力段１１０には、入力電圧ｖｉに対して負荷ｇｉが与えられ、出力段１１２には、相互コンダクタ（差動段の電圧電流増幅率）ｇｍによる電流源１１４において電流−ｇｍｖｉが生成され、負荷ｇｏに出力電圧ｖｏが生じる。以下では、このような差動回路１００を用いて、ジャイレータを形成する。
【００２０】
図２は、上記差動回路１００を用いたジャイレータ１４０を説明するための概略的な回路ブロック図である。ここでは、差動回路が２つ準備され、一方の差動回路１５０の出力端を他方の差動回路１５２の入力端へ同極性でそれぞれ接続し、かつ、一方の差動回路１５０の入力端を他方の差動回路１５２の出力端へ極性反転して接続している。
【００２１】
差動回路１５０、１５２の上述した接続により形成されるジャイレータ１４０では、差動回路１５０の出力端にインピーダンスＺの素子を接続すると、入力端から見たインピーダンスはｋ／Ｚ（ｋは定数）となる。従って、ジャイレータ１４０を構成する差動回路１５０の出力端に容量性のキャパシタンスを有するキャパシタＣ１、Ｃ２をそれぞれ接続することで、差動回路１５０の入力側から見たジャイレータ１４０のインピーダンスＺｉｎは誘導性のインダクタンスとなる。このような差動回路１５０、１５２を用いたジャイレータ１４０によるアクティブインダクタを平衡型アクティブインダクタ（ディファレンシャルアクティブインダクタ）とも言う。
【００２２】
図３は、ジャイレータ１４０の等価回路２００を示した回路図である。かかる等価回路２００における入力段２１０には、出力段２１２の入力電圧ｖｉ２に対する負荷ｇｏ２が与えられ、さらに、出力段２１２からの相互コンダクタｇｍ２による電流源２１４において電流ｇｍ２ｖｉ２が生成される。また、出力段２１２には、相互コンダクタｇｍ１による電流源２１６において電流−ｇｍ１ｖｉ１が生成され、入力段２１０に対する負荷ｇｏ１に出力電圧ｖｉ２が生じる。
【００２３】
このような等価回路２００において、出力段２１２の出力端に負荷キャパシタＣｃを接続した場合、入力段２１０からみた回路全体のインピーダンスＺｉｎは、上述したように誘導性のインダクタンスとなる。このときのインピーダンスＺｉｎは数式１によって表される。
【数１】
2007325217.tif 000003
かかる数式１をｖｉ１の関数として纏めるため、ｖｉ２に関する以下の数式２を代入する。
【数２】
2007325217.tif 000004
さらに、以下の数式３のような関係が成り立つことを考慮して、
【数３】
2007325217.tif 000005
数式１は、
【数４】
2007325217.tif 000006
と表すことができる。かかる数式４では変数ｓが分子にあり、インピーダンスＺｉｎは、誘導性のインダクタンスとなることが理解できる。
【００２４】
図４は、図２で示したジャイレータ１４０を差動増幅回路で構成した回路図である。図４では、上記差動回路１５０、１５２を、トランジスタ、特にＭＯＳＦＥＴ（ＭＯＳ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）による差動増幅回路で構成し、差動回路１５２および差動回路１５０に対応する差動増幅回路Ｄ１、Ｄ２および差動増幅回路Ｄ３、Ｄ４は、ゲートとドレインとが同極性接続および極性反転接続されている。
【００２５】
この同極性および極性反転は、詳細に、差動増幅回路Ｄ１、Ｄ２の各ゲートと差動増幅回路Ｄ３、Ｄ４の各ドレインとの間を同極性接続し、差動増幅回路Ｄ１、Ｄ２の各ドレインと差動増幅回路Ｄ３、Ｄ４の各ゲートとの間を極性反転接続することを示している。そして、各差動増幅回路Ｄ１、Ｄ２、Ｄ３、Ｄ４のドレインには電流源によるバイアス電流Ｉｂ１、Ｉｂ２が、共通ソースノードには電流源によるバイアス電流２Ｉｂ１、２Ｉｂ２が供給される。また、一方の差動増幅回路Ｄ１、Ｄ２の各ゲートからは入力端子が出され、この入力端子を通じてインピーダンスＺｉｎを得ることができる。
【００２６】
このような２つの差動増幅回路Ｄ１、Ｄ２およびＤ３、Ｄ４によるジャイレータを用いてインダクタ２５０を形成する場合、差動増幅回路の出力端には容量性のキャパシタを接続する必要がある。しかし、各差動増幅回路Ｄ１、Ｄ２、Ｄ３、Ｄ４のドレインとサブストレートとの間には図に示すような寄生キャパシタンスＣｄ１、Ｃｄ２が存在し、この寄生キャパシタンスＣｄ１、Ｃｄ２がサブストレートを通じて直列接続された状態と等価になり、出力端のキャパシタとして作用する。従って、差動増幅回路の出力端に別途キャパシタを接続することなく、誘導性のインダクタンスを得ることができる。以下では、寄生キャパシタンスＣｄ１、Ｃｄ２の表示を省略する。
【００２７】
このようなインダクタ２５０の下、ジャイレータに供給される電流源Ｉｂ１、Ｉｂ２を調整すると、インピーダンスＺｉｎを変化させることができる。以下、ジャイレータを用い、電流源に応じてインダクタンスを変化できるアクティブインダクタを詳述する。
【００２８】
（アクティブインダクタ）
図５は、図４に示したインダクタ２５０を適用したＣＭＯＳアクティブインダクタ３００の具体的な回路例を示す回路図である。かかるＣＭＯＳアクティブインダクタ３００は、ジャイレータ３１０と、参照電流源３１２と、第１電流源回路３１４と、第２電流源回路３１６と、クロス電流源３１８と、クロスカップルド回路３２０とを含んで構成される。
【００２９】
上記ジャイレータ３１０は、図４で説明したように、一方の差動増幅回路Ｄ１、Ｄ２の各ゲートと他方の差動増幅回路Ｄ３、Ｄ４の各ドレインとが同極性に接続され、一方の差動増幅回路Ｄ１、Ｄ２の各ドレインと他方の差動増幅回路Ｄ３、Ｄ４の各ゲートとが極性反転して接続されている。また、一方の差動増幅回路Ｄ１、Ｄ２の各ゲートには入力端子対も接続され、この入力端子がアクティブインダクタの各端子となり、インピーダンスＺｉｎを得ることができる。
【００３０】
上記参照電流源３１２は、電流源として機能し、当該ＣＭＯＳアクティブインダクタ３００の参照電流を生成および制御する。
【００３１】
上記第１電流源回路３１４は、参照電流源３１２の参照電流をＮＭＯＳ（Ｎ−ｃｈａｎｎｅｌ  ＭＯＳ）ＦＥＴのトランジスタＮ１で受け、そのトランジスタＮ１のカレントミラーによる電流源能動負荷Ｎ２、Ｎ３を通じて、差動増幅回路Ｄ１、Ｄ２およびＤ３、Ｄ４の各共通ソースノードにバイアス電流を供給する。また、同時に、トランジスタＮ１のカレントミラーにより、トランジスタＮ４、Ｎ５を通じて、後述する第２電流源回路３１６のバイアス電流量も決定する。
【００３２】
上記第２電流源回路３１６は、電源ＶＤＤからの電流をＰＭＯＳ（Ｐ−ｃｈａｎｎｅｌ  ＭＯＳ）ＦＥＴのトランジスタＰ１、Ｐ２で受け、そのトランジスタＰ１、Ｐ２のカレントミラーによる電流源能動負荷Ｐ３、Ｐ４、Ｐ５、Ｐ６を通じて、差動増幅回路Ｄ１、Ｄ２と、差動増幅回路Ｄ３、Ｄ４とのそれぞれのドレインにバイアス電流を供給する。
【００３３】
上記クロス電流源３１８は、参照電流源３１２と独立して形成された電流源であり、各、クロスカップルド回路３２０の電流ＩＱ１ｒｅｆ、ＩＱ２ｒｅｆを制御する。
【００３４】
上記、クロスカップルド回路３２０は、ジャイレータ３１０の各ドレインにトランジスタＤ５、Ｄ６とトランジスタＤ７、Ｄ８の共通ゲートノードおよび共通ドレインノードが接続され、クロス電流源３１８からの電流ＩＱ１ｒｅｆ、ＩＱ２ｒｅｆをＮＭＯＳのトランジスタＮ６、Ｎ７で受け、そのトランジスタＮ６、Ｎ７のカレントミラーによる電流源能動負荷Ｎ８、Ｎ９、Ｎ１０、Ｎ１１を通じて、トランジスタＤ５、Ｄ６、Ｄ７、Ｄ８およびトランジスタＰ１、Ｐ２の電流を調整する。かかるクロスカップルド回路３２０は、トランジスタＤ５、Ｄ６とトランジスタＤ７、Ｄ８とによりジャイレータ３１０に対して電流の正帰還をかけ、当該ＣＭＯＳアクティブインダクタ３００の共振の鋭さを示すＱをブーストしている。
【００３５】
また、クロス電流源３１８の電流値を制御することで、クロスカップルド回路３２０のカップリング量を変化することができる。そして、このカップリング量を変化させることで、ジャイレータ３１０からクロスカップルド回路３２０に引き込む同位相電流を減少もしくは増加することが可能となる。クロス電流源３１８の電流ＩＱ１ｒｅｆ、ＩＱ２ｒｅｆを増加させると正帰還量が増えてＱは上がり、減少させるとＱは下がる。このＱの調整機構を利用して、温度変動等によるＱの変化を補償することも可能となる。
【００３６】
以上、説明したＣＭＯＳアクティブインダクタ３００では、参照電流源３１２で制御された参照電流により、第１電流源回路３１４および第２電流源回路３１６の電流を調整し、当該ＣＭＯＳアクティブインダクタ３００のインダクタンス値（インピーダンスＺｉｎ）を変動させることが可能となる。また、別電流源によるクロスカップルド回路３２０によってＱを制御することもできる。
【００３７】
しかし、かかるＣＭＯＳアクティブインダクタ３００において、能動負荷Ｎ１、Ｎ２と、能動負荷Ｐ１、Ｐ２、Ｐ３、Ｐ４とに挟まれたジャイレータ３１０の電位は、理論上不安定となり、直流成分が収束しにくいといった問題が生じ得る。
【００３８】
ＣＭＯＳアクティブインダクタ３００の差動増幅回路Ｄ１、Ｄ２および差動増幅回路Ｄ３、Ｄ４のドレイン側にはＰ−ｃｈによる電流源能動負荷が設けられ、ソース側にもＮ−ｃｈによる電流源能動負荷が設けられている。このような電流源は、理想的に無限のインピーダンスを有しており、差動増幅回路Ｄ１、Ｄ２および差動増幅回路Ｄ３、Ｄ４は電流の入出力端子それぞれにハイインピーダンスの負荷があることとなり、ドレインやソースの電位が一義的に決まらない。従って、ドレインやソース電位は、例えば、想定していない電位に収束したり、一方が高く他方が低く偏ってしまったり等、不安定な状態となってしまう。
【００３９】
このような不安定な状態として、例えば、差動増幅回路Ｄ１、Ｄ２または差動増幅回路Ｄ３、Ｄ４の一方に電流が流れて他方には殆ど電流が流れず、アクティブインダクタとして動作しなくなることが考えられる。従って、同じ工程によって形成されたアクティブインダクタであっても、動作するアクティブインダクタと動作しないアクティブインダクタが生じ、歩留まりの悪化が生じる。このような不安定な回路を実装するためには何かしらの改良を加える必要がある。
【００４０】
また、図５に示したＣＭＯＳアクティブインダクタ３００では、Ｑの調整に別体の電流源が必要となり、Ｑの補償に余分な工程を要することになる。
【００４１】
このような問題を解決するため、本実施形態では、（１）比較器を設置し、かかる比較器からのフィードバックにより、ジャイレータのソースの同相電位を基準電圧に収束、安定させ、（２）さらに、その基準電圧を調整することで当該ＣＭＯＳアクティブインダクタの共振の鋭さを示すＱの温度補償することを特徴とする。こうして、ＣＭＯＳアクティブインダクタのジャイレータの電位やＱを安定させつつ、インダクタンス値を連続的に変化させることができる。
【００４２】
図６は、改良されたＣＭＯＳアクティブインダクタ４００を示す回路図である。かかるＣＭＯＳアクティブインダクタ４００は、ジャイレータ４１０と、参照電流源４１２と、第１電流源回路４１４と、クロスカップルド回路４２０、基準電圧源４２２と、比較器４２４と、第２電流源回路４２６とを含んで構成される。
【００４３】
上記ジャイレータ４１０は、ＮＭＯＳＦＥＴの差動増幅回路Ｍ１、Ｍ２と差動増幅回路Ｍ３、Ｍ４とから構成され、一方の差動増幅回路Ｍ１、Ｍ２の各ゲートと他方の差動増幅回路Ｍ３、Ｍ４の各ドレインとが同極性に接続され、一方の差動増幅回路Ｍ１、Ｍ２の各ドレインと他方の差動増幅回路Ｍ３、Ｍ４の各ゲートとが極性反転して接続されている。また、一方の差動増幅回路Ｍ１、Ｍ２の各ゲートには入力端子対も接続され、この入力端子がアクティブインダクタの各端子となり、インピーダンスＺｉｎを得ることができる。
【００４４】
上記参照電流源４１２は、電流源として機能し、当該ＣＭＯＳアクティブインダクタ４００の参照電流Ｉｒｅｆを生成および制御する。
【００４５】
上記第１電流源回路４１４は、参照電流源４１２の参照電流をＮＭＯＳのトランジスタＭ５で受け、そのトランジスタＭ５のカレントミラーによる電流源能動負荷Ｍ６、Ｍ７を通じて、差動増幅回路Ｍ１、Ｍ２およびＭ３、Ｍ４の各共通ソースノードにバイアス電流を供給する。
【００４６】
上記クロスカップルド回路４２０は、ジャイレータ４１０の各ドレインにトランジスタＭ８、Ｍ９とトランジスタＭ１０、Ｍ１１のゲートおよびドレインが接続され、それぞれジャイレータ４１０の差動増幅回路Ｍ１、Ｍ２と差動増幅回路Ｍ３、Ｍ４に対して電流の正帰還をかけ、当該ＣＭＯＳアクティブインダクタ４００の共振の鋭さを示すＱをブーストしている。従って、クロスカップルド回路４２０によりインダクタの高いＱを得ることができる。
【００４７】
ただし、図５におけるクロスカップルド回路３２０と異なり、クロスカップルド回路４２０は、電流源として、ジャイレータ４１０と共通の第２電流源回路４２６を利用している。従って、クロスカップルド回路４２０を流れる電流は、第２電流源回路４２６に応じて固定となる。この固定の電流は、ジャイレータ４１０のトランジスタとのサイズ比に基づいて決まるため、正帰還電流量も一定となる。
【００４８】
上記基準電圧源４２２は、本実施形態において制御目的としているソースの同相（コモンモード）電位と同電位の基準電圧を生成、出力する。
【００４９】
上記比較器４２４は、入力インピーダンスの高い、例えばオペアンプで形成され、ジャイレータ４１０の差動増幅回路Ｍ１、Ｍ２と差動増幅回路Ｍ３、Ｍ４の共通ソースノードの同相電位と、基準電圧源４２２からの基準電圧とを比較する。
【００５０】
上記第２電流源回路４２６は、比較器４２４からの誤差出力をフィードバックして、ＮＭＯＳのトランジスタＭ１２で受け、そのトランジスタＭ１２と連動するＰＭＯＳＦＥＴのトランジスタＭ１３のカレントミラーによる電流源能動負荷Ｍ１４、Ｍ１５、Ｍ１６、Ｍ１７を通じて、差動増幅回路Ｄ１、Ｄ２と、差動増幅回路Ｄ３、Ｄ４とのそれぞれのドレインにバイアス電流を供給する。
【００５１】
上記のＣＭＯＳアクティブインダクタ４００において、参照電流源４１２の参照電流Ｉｒｅｆを調整すると、第１電流源回路４１４に流れるバイアス電流も連動して変化し、ジャイレータ４１０の相互コンダクタｇｍも変化する。バイアス電流をＩｄとした場合の相互コンダクタｇｍとバイアス電流Ｉｄとの関係は以下の数式５で与えられる。
【数５】
2007325217.tif 000007
ただし、β＝（Ｗ／Ｌ）×μＣＯＸであり、Ｗはゲート幅、Ｌはチャネル長、μは移動度、ＣＯＸはゲート酸化膜容量である。
【００５２】
アクティブインダクタのインダクタンス値は、上述した数式４で表されるので、数式４に数式５を代入すると。
【数６】
2007325217.tif 000008
となる。通常、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４は同サイズのトランジスタで形成されるため、ｇｍ１とｇｍ２とは等しいと考えることができ、ここでは、ｇｍ１＝ｇｍ２＝√（２βＩｄ）として計算している。
【００５３】
数式６を参照すると、当該ＣＭＯＳアクティブインダクタ４００のインピーダンスＺｉｎはバイアス電流Ｉｂに依存して変化することが理解できる。従って、参照電流源４１２の参照電流Ｉｒｅｆを通じて、ＣＭＯＳアクティブインダクタ４００のインダクタンス値を連続的に変化させることが可能となる。
【００５４】
また、数式５のβを構成するパラメータのうち、μやＣＯＸは温度に依存するのでβも温度によって変化することとなるが、ｇｍを一定に保つようにＩｄを制御するｇｍ一定回路によって温度変化を補償することができる。従って、同サイズのトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４で構成される差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のｇｍは温度補償されていることとなる。こうして周囲温度に拘わらす、バイアス電流Ｉｂに応じた安定したインダクタンス値Ｚｉｎを得ることが可能となる。
【００５５】
また、本実施形態では、比較器４２４によって、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のソース電位を安定化することも目的としている。図６のＣＭＯＳアクティブインダクタ４００において、抵抗Ｒ１、Ｒ２を介して差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のソースの同相電位を抽出し、その値を比較器４２４に入力する。
【００５６】
比較器４２４では、この同相電位と基準電圧源４２２の基準電圧とを比較し、その比較結果を第２電流源回路４２６のトランジスタＭ１２に出力する。第２電流源回路４２６のトランジスタＭ１２では、かかる比較器４２４の誤差電圧に応じたドレイン電流が流れ、トランジスタＭ１３のカレントミラーの基準電流となる。そのトランジスタＭ１３のカレントミラーの受信側である電流源能動負荷Ｍ１４、Ｍ１５、Ｍ１６、Ｍ１７を通じて、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４の各ドレインにバイアス電流が供給される。
【００５７】
このようなバイアス電流に応じて、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のソース電位は収束する。言い換えれば、ジャイレータ４１０の差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のソース電位が基準電圧源４２２の基準電圧と同電位になるように、バイアス電流が第２電流源回路４２６から供給される。
【００５８】
従って、ジャイレータ４１０のバイアス電流量は参照電流源４１２で制御し、それとは独立して、ジャイレータ４１０のソース電位を比較器４２４で制御していることとなる。
【００５９】
ここで、各トランジスタのサイズを以下のように設定する。例えば、参照電流Ｉｒｅｆが流れる第１電流源回路４１４のトランジスタＭ５を基準にして、そのトランジスタＭ５のカレントミラーによる電流源能動負荷Ｍ６、Ｍ７のサイズをトランジスタＭ５の１０倍に、第２電流源回路４２６のトランジスタＭ１２をトランジスタＭ５の１／２倍にし、トランジスタＭ１３のカレントミラーによる電流源能動負荷Ｍ１４、Ｍ１５、Ｍ１６、Ｍ１７各々をトランジスタＭ１３の１０倍のサイズにする。
【００６０】
上述のサイズに設定した場合、参照電流源４１２で生成される参照電流Ｉｒｅｆを基準に、電流源能動負荷Ｍ６、Ｍ７にはそれぞれ１０×Ｉｒｅｆの電流が、電流源能動負荷Ｍ１４、Ｍ１５、Ｍ１６、Ｍ１７にはそれぞれ５×Ｉｒｅｆの電流が流れることとなる。結果として、差動増幅回路Ｍ１、Ｍ２とＭ３、Ｍ４のドレイン電流にも上記同様５×Ｉｒｅｆの電流が流れる。
【００６１】
ここで、電流源能動負荷Ｍ６、Ｍ７に流す電流を参照電流Ｉｒｅｆの１０倍としているのは、電流源能動負荷Ｍ６、Ｍ７に対する参照電流Ｉｒｅｆの比が大き過ぎると、参照電流Ｉｒｅｆとして消費される電流が大きくなり全体的に消費電力が高くなるからであり、逆に、電流源能動負荷Ｍ６、Ｍ７に対する参照電流Ｉｒｅｆの比が小さ過ぎると、第２電流源回路４２６におけるトランジスタＭ１３と電流源能動負荷Ｍ１４、Ｍ１５、Ｍ１６、Ｍ１７との変換ゲインが高くなりすぎて、電流源のノイズの影響が高くなるからである。従って、かかる倍率は１０倍近辺の任意の値を設定することができる。
【００６２】
また、上述したように、電流源能動負荷Ｍ６、Ｍ７のドレインの電位、即ち、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のソース電位も、基準電圧源４２２で設定された基準電圧と等しくなるように収束するので、その結果、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のソース電位とドレイン電流が決定し、ゲートソース間電位Ｖｇｓも特定され、ゲート電位も一義的に決まる。併せてゲートと接続されているドレインの電位も決まるので、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のゲート電位やドレイン電位も定まることとなる。
【００６３】
本実施形態のＣＭＯＳアクティブインダクタ４００は、上述したような比較器４２４からのフィードバックにより、ジャイレータ４１０のソースを含む各端子の電位を収束させることができ、アクティブインダクタとして安定した動作を見込むことが可能となる。
【００６４】
（インダクタンス値の温度補償）
次に、本実施形態の第２の特徴である、基準電圧を調整することで当該ＣＭＯＳアクティブインダクタの共振の鋭さを示すＱを補償することに言及する。
【００６５】
当該ＣＭＯＳアクティブインダクタ４００において、基準電圧源４２２の基準電圧を変えると、その変化に従って、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のソース電極とバックゲート間の電圧が変化するので、高周波におけるゲートインピーダンスが変化することとなる。このことを利用してアクティブインダクタのＱを制御し、ひいては温度変動に対するＱの変化を補償する。ただし、基準電圧源４２２の可変範囲は、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のゲートソース間電圧ＶＧＳが小さくなって所望のバイアス電流（５×Ｉｒｅｆ）が流れなくなってしまわない範囲である。以下、かかる温度補償の原理を詳述する。
【００６６】
図７は、ＣＭＯＳトランジスタのＲＦモデルを示した回路図であり、図８は、図７に示されるゲートインピーダンスＲｇの構成を詳細に示した説明図である。ここで、Ｒｇはゲートインピーダンス、Ｒｄはドレインインピーダンス、Ｒｓはソースインピーダンス、Ｒｓｕｂｄはトレイン−サブストレート間インピーダンス、Ｒｓｕｂｓはソース−サブストレート間インピーダンスであり、Ｇ、Ｄ、Ｓ、Ｂは、ゲート、ドレイン、ソース、バックゲートである。
【００６７】
かかるＣＭＯＳトランジスタのゲートインピーダンスＲｇは、
【数７】
2007325217.tif 000009
と表すことができる。このように、ゲートインピーダンスＲｇは、ゲート電極抵抗Ｒｇｅｌｔｄとゲートチャネル抵抗Ｒｇｃｈとからなり、ゲート電極抵抗Ｒｇｅｌｔｄはゲート電極５１０長に応じた抵抗で、ゲートチャネル抵抗Ｒｇｃｈはソース電極５１２とドレイン電極５１４間の抵抗で表される。
【００６８】
図８より推測できるように、ゲート電極抵抗Ｒｇｅｌｔｄは、そのゲート５１０の形状から求められるので、ソース電位に対する依存性はないが、ゲートチャネル抵抗Ｒｇｃｈに関しては、空乏層の厚み等に直接関係するのでソース電位の影響を受ける。
【００６９】
ゲートチャネル抵抗Ｒｇｃｈを直流的なチャネル抵抗（静的チャネル抵抗）Ｒｓｔと、交流的なチャネル抵抗Ｒｅｄとによって表すと、
【数８】
2007325217.tif 000010
となる。ただし、γは任意の定数である。
【００７０】
数式８における直流的なチャネル抵抗Ｒｓｔは、さらに
【数９】
2007325217.tif 000011
の関係を有する。ここで、Ｖｄｓａｔは飽和領域ドレイン電圧である。かかる直流的なチャネル抵抗Ｒｓｔに関してはドレイン電流Ｉｄが一定であれば変化しないことが理解できる。
【００７１】
また、交流的なチャネル抵抗Ｒｅｄは、
【数１０】
2007325217.tif 000012
と表現できる。ここで、ηはプロセス固有常数、μはキャリア移動度、ｋはボルツマン常数、Ｔは絶対温度、ｑは電荷、Ｃｏｘは酸化膜容量、Ｌはチャネル長、Ｗはゲート幅である。
【００７２】
数式１０を参照すると、絶対温度Ｔが上昇した場合、交流的なチャネル抵抗Ｒｅｄは減少し、絶対温度Ｔが下降すると交流的なチャネル抵抗Ｒｅｄは増大する。このことを交流的なチャネル抵抗Ｒｅｄを含む数式８に適応すると、ゲートチャネル抵抗Ｒｇｃｈは、温度上昇に伴って減少することが理解できる。かかるゲートチャネル抵抗Ｒｇｃｈは、アクティブインダクタとしてのジャイレータ４１０におけるインダクタに並列に挿入される抵抗成分として作用するので、周囲温度が高くなると、ゲートチャネル抵抗Ｒｇｃｈは減少し、それに伴ってインダクタのＱが下がることとなる。
【００７３】
そこで、周囲温度により変動するＱを補償する構成を検討する。上述したように、図６における基準電圧源４２２の基準電圧を変化させると、比較器４２４からのフィードバックを通じて差動増幅回路Ｍ１４、Ｍ１５、Ｍ１６、Ｍ１７のバイアス条件が制御され、結果としてドレインソース間電圧が変化するため、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のソース電位を調整することができる。ソース電位を変えることは、バックゲート５１８もしくはサブストレート５２０と各電極との間の電圧を制御することとなり、電極周辺の空乏層５３０の厚さを制御し得るということになる。
【００７４】
図８を参照すると、サブストレート５２０は、このバックゲート５１８を介して接地されている。従って、例えば、基準電圧源４２２の操作によりソース電位を下げると、サブストレート５２０とソース電極５１２間のＰＮ接合にかかる逆方向電圧が低下し、空乏層５３０の幅が狭くなるのでソース電極５１２とバックゲート５１８間のサブストレート５２０の距離が長くなり、その分、サブストレート５２０の抵抗成分が大きくなる。こうして、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のゲート電極５１０からＣｏｘとＲｅｄを介してソース電極５１２に至り、さらにサブストレート５２０を通じて接地される直列インピーダンスは増加する。
【００７５】
一方、基準電圧源４２２の操作によりソース電位を上げると空乏層５３０の幅は広がり、ソース電極５１２とバックゲート５１８間の抵抗値は小さくなり、ゲートから見込んだ抵抗値は減少する。
【００７６】
このゲートインピーダンスＲｇは、等価的にアクティブインダクタと並列に接続されているので、基準電圧源４２２の操作によりソース電位を高くするとインダクタのＱは下がり、低くするとＱは上がる。従って、基準電圧源４２２の基準電圧を変化させると、入力端子から見たインピーダンスは余り変化しないが、一方でＱが変化することが理解される。
【００７７】
従って、温度上昇に応じてゲートチャネル抵抗Ｒｇｃｈが減少し、それに伴ってインダクタのＱが劣化した場合、基準電圧源４２２の基準電圧を降下させることで、Ｑの劣化を止めることができ、Ｑを所定の値に維持すること、即ち補償することが可能となる。また、積極的にＱを変更させて所定の値に推移させる場合にも上記の構成を利用することができる。
【００７８】
ここでは、図５で示したクロスカップルド回路３２０のようにバイアス電流によってＱを調整せず、バイポーラトランジスタには無いＣＭＯＳ固有の特性を利用し、トランジスタのソース電位を制御することでＱを調整している。
【００７９】
また、基準電圧源４２２は、上述したＱの補償機能を実施するため、温度に対して基準電圧が下がるように負の特性を持たせる必要がある。ＣＭＯＳトランジスタは、元々、温度上昇に応じて電圧Ｖｔｈが低くなる特性を有するので、かかる特性をそのまま利用して、温度上昇に応じて電圧が下がる電圧源を構成することは容易である。
【００８０】
本実施形態によるＣＭＯＳアクティブインダクタ４００は、特に、マイクロ波帯といった高周波数の負荷に利用することができる。
【００８１】
（第２の実施形態）
次に、上述したＣＭＯＳアクティブインダクタ４００の他の実施形態を説明する。
【００８２】
図９は、第２の実施形態によるＣＭＯＳアクティブインダクタ６００を示す回路図である。かかるＣＭＯＳアクティブインダクタ６００は、ジャイレータ４１０と、参照電流源４１２と、第１電流源回路４１４と、クロスカップルド回路４２０、基準電流源６１０と、比較器４２４と、第２電流源回路４２６とを含んで構成される。
【００８３】
第１の実施形態における構成要素として既に述べたジャイレータ４１０と、参照電流源４１２と、第１電流源回路４１４と、クロスカップルド回路４２０、比較器４２４と、第２電流源回路４２６とは、実質的に機能が同一なので重複説明を省略し、ここでは、構成が相違する基準電流源６１０を主に説明する。
【００８４】
上記基準電流源６１０とＭ２１は、図６で説明したＣＭＯＳアクティブインダクタ４００の基準電圧源４２２の基準電圧に相当する電圧を生成する。かかる基準電流源６１０は、第１の実施形態同様、ジャイレータ４１０のソースの同相電位を収束させると共に、ソース電位を調整してＣＭＯＳアクティブインダクタ６００のＱを補償することが可能である。
【００８５】
ここで、電流源６１０の温度依存がなければ、比較器４２４に印加される基準電圧はＭ２１のゲートソース間電位により供給されるため、ＮＭＯＳトランジスタのＶｇｓの温度特性に従った電圧となる。この基準電圧は温度が上がると下がるため、差動増幅回路Ｍ１、Ｍ２、Ｍ３、Ｍ４のソース電位が温度上昇と共に下がり、ＣＭＯＳアクティブインダクタ６００のＱを温度補償することが可能である。
【００８６】
（第３の実施形態）
次に、ＣＭＯＳアクティブインダクタ４００のさらに他の実施形態を説明する。
【００８７】
図１０は、第３の実施形態によるＣＭＯＳアクティブインダクタ７００を示す回路図である。かかるＣＭＯＳアクティブインダクタ７００は、ジャイレータ４１０と、参照電流源４１２と、第１電流源回路４１４と、クロスカップルド回路４２０、調整電流源７１０と、第３電流源回路７１２と、基準電圧源４２２と、比較器４２４と、第２電流源回路４２６とを含んで構成される。
【００８８】
第１の実施形態における構成要素として既に述べたジャイレータ４１０と、参照電流源４１２と、第１電流源回路４１４と、クロスカップルド回路４２０、基準電圧源４２２と、比較器４２４と、第２電流源回路４２６とは、実質的に機能が同一なので重複説明を省略し、ここでは、構成が相違する調整電流源７１０と、第３電流源回路７１２とを主に説明する。
【００８９】
上記調整電流源７１０は、電流源として機能し、クロスカップルド回路４２０に供給する調整電流を制御して、共振の鋭さＱを定める。
【００９０】
上記第３電流源回路７１２は、調整電流源７１０の調整電流をＮＭＯＳのトランジスタＭ１８で受け、そのトランジスタＭ１８のカレントミラーによる電流源能動負荷Ｍ１９、Ｍ２０を通じて、クロスカップルド回路４２０の各共通ソースノードにバイアス電流を供給する。
【００９１】
調整電流源７１０は、基準電圧源４２２と独立してＱを調整することができる。従って、ＣＭＯＳアクティブインダクタ７００のＱを積極的に制御する場合に調整電流源７１０を利用し、周囲温度の変化に応じたＱの補償に基準電圧源４２２を利用するといった実施形態を遂行することが可能となる。
【００９２】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【００９３】
例えば、上述した実施形態における新規のＣＭＯＳアクティブインダクタを、アクティブフィルタ、発振回路、共振回路等に適応することは当業者に自明な事項である。
【図面の簡単な説明】
【００９４】
【図１】ジャイレータに用いられる差動回路を説明するための等価回路図である。
【図２】差動回路を用いたジャイレータを説明するための概略的な回路ブロック図である。
【図３】ジャイレータの等価回路を示した回路図である。
【図４】ジャイレータを差動増幅回路で構成した回路図である。
【図５】図４に示したインダクタを適用したＣＭＯＳアクティブインダクタの具体的な回路例を示す回路図である。
【図６】第１の実施形態におけるＣＭＯＳアクティブインダクタを示す回路図である。
【図７】ＣＭＯＳトランジスタのＲＦモデルを示した回路図である。
【図８】図７に示されるゲートインピーダンスの構成を詳細に示した説明図である。
【図９】第２の実施形態によるＣＭＯＳアクティブインダクタを示す回路図である。
【図１０】第３の実施形態によるＣＭＯＳアクティブインダクタを示す回路図である。
【符号の説明】
【００９５】
１４０、３１０、４１０  ジャイレータ
３００、４００、６００、７００  ＣＭＯＳアクティブインダクタ
３１２、４１２  参照電流源
３１４、４１４  第１電流源回路
３１６、４２６  第２電流源回路
３２０、４２０  クロスカップルド回路
４２２  基準電圧源
４２４  比較器
７１０  調整電流源
７１２  第３電流源回路
【図１】
2007325217.tif 000013
【図２】
2007325217.tif 000014
【図３】
2007325217.tif 000015
【図４】
2007325217.tif 000016
【図５】
2007325217.tif 000017
【図６】
2007325217.tif 000018
【図７】
2007325217.tif 000019
【図８】
2007325217.tif 000020
【図９】
2007325217.tif 000021
【図１０】
2007325217.tif 000022