(57)【要約】【課題】配線寄生抵抗を考慮した配線を短時間で生成することができ、且つ電気的特性が良好な半導体集積回路を容易に得ることができる半導体集積回路のレイアウト設計方法を提供する。【解決手段】配線入力時に配線の寄生抵抗値をチェックして、その寄生抵抗値が許容配線抵抗値を超える場合は、対応する配線を変形することで寄生抵抗値を低減し、許容配線抵抗値を満たす配線を生成する。【選択図】図１
2007193542.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路をレイアウト設計する場合に、その設計作業の支援処理を実行する半導体集積回路のレイアウト設計方法であって、
レイアウトに対する許容配線抵抗値を指定する第１のステップと、
配線を入力する第２のステップと、
前記第２のステップにおいて入力された配線の情報から前記配線の寄生抵抗値を求める第３のステップと、
前記第３のステップで求めた配線寄生抵抗値が前記第１のステップで指定された前記許容配線抵抗値を超えていないか判定する第４のステップと、
前記第４のステップにおいて前記配線寄生抵抗値が前記許容配線抵抗値を超えていた場合に、前記配線寄生抵抗値が前記許容配線抵抗値以下になるように、配線形状を変形する第５のステップとを備える
ことを特徴とする半導体集積回路のレイアウト設計方法。
【請求項２】
請求項１に記載の半導体集積回路のレイアウト設計方法であって、
前記第５のステップにおいて、
前記配線形状の変形として、配線幅を太くするかまたは配線層を多層化する第６のステップを備える
ことを特徴とする半導体集積回路のレイアウト設計方法。
【請求項３】
請求項２に記載の半導体集積回路のレイアウト設計方法であって、
前記第６のステップにおいて、
前記配線幅を太くした場合に周辺のレイアウトデータが障害となって配線幅を太くすることが不可能か否かを判定する第７のステップと、
前記第７のステップにより前記配線幅を太くすることが不可能と判定された場合に、異なる配線層に変更してから前記配線幅を太くする第８のステップとを備える
ことを特徴とする半導体集積回路のレイアウト設計方法。
【請求項４】
請求項３に記載の半導体集積回路のレイアウト設計方法であって、
前記第８のステップにおいて、
前記配線層を変更してから前記配線幅を太くした場合に周辺のレイアウトデータが障害となって前記配線幅を太くすることが不可能か否かを判定する第９のステップと、
前記第９のステップにより前記配線幅を太くすることが不可能と判定された場合に、前記配線層を多層化する第１０のステップとを備える
ことを特徴とする半導体集積回路のレイアウト設計方法。
【請求項５】
請求項２に記載の半導体集積回路のレイアウト設計方法であって、
前記第６のステップにおいて、
前記配線層を多層化した場合に周辺のレイアウトデータが障害となって前記配線層の多層化が不可能か否かを判定する第１１のステップと、
前記第１１のステップにより前記配線層の多層化が不可能と判定された場合に、前記配線幅を太くする第１２のステップとを備える
ことを特徴とする半導体集積回路のレイアウト設計方法。
【請求項６】
請求項１から請求項５のいずれかに記載の半導体集積回路のレイアウト設計方法であって、
前記第１のステップにおいて、
予め前記レイアウト設計時の配線寄生抵抗を前記半導体集積回路を形成する電気回路中に追加して回路シミュレーションを実行した電気回路情報から、寄生抵抗素子の抵抗値を抽出して許容配線抵抗値を設定する
ことを特徴とする半導体集積回路のレイアウト設計方法。
【請求項７】
請求項１から請求項５のいずれかに記載の半導体集積回路のレイアウト設計方法であって、
前記第３のステップにおいて、
スルーホールの抵抗成分を含めて配線による寄生抵抗値を求める
ことを特徴とする半導体集積回路のレイアウト設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路をレイアウト設計する場合に、その設計作業の支援処理を実行する半導体集積回路のレイアウト設計方法に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化及び微細化が著しく進んでおり、半導体素子間を接続する配線の寄生抵抗による電圧降下、信号遅延及び温度上昇等が回路特性に悪影響を与え問題となっている。
【０００３】
このような配線の寄生抵抗を低減する代表的手段として、配線長を短くする方法が一般的であり、同一ノードを持つデバイスの端子間距離が短くなるようにデバイスの配置位置を決定している。
【０００４】
しかしながら、デバイスの配置位置は半導体集積回路の電気的特性に影響を与える場合が多く、デバイス端子間の距離を短くするという理由のみで安易にデバイスの配置位置を決定することはできない。
【０００５】
そのため、デバイスの配置位置の工夫だけでは配線の寄生抵抗を低減することは困難である。このような状況の中で予め配線の許容配線長を指定し、回路の電気的特性に悪影響を及ぼす配線の入力を事前にチェックする技術が提案されている。
【０００６】
以下、図１３、１４を参照しながら、対話配線装置（例えば、特許文献１を参照）について説明する。図１３において、１３０１は配線始点、１３０２は配線終点、１３０３及び１３０４は配線中継点、１３０５は配線図形を示している。
【０００７】
この装置には、配線始点１３０１から配線終点１３０２の間を結ぶ配線図形を入力する際に、回路特性に悪影響を及ぼす配線の入力をなくすことが可能であると記載されている。例えば、配線入力を始める際に予め配線始点１３０１から配線終点１３０２の間を結ぶ配線長の限界（最長）値を指定しておく。
【０００８】
次に配線始点１３０１から配線中継点１３０３まで配線入力を行なった後、実際の配線長が予め指定した配線長の限界値を超えていないかチェックする。この時、配線長の限界値を超えていれば配線図形１３０５をハイライト表示する。実際の配線長が限界値以内であれば継続して配線中継点１３０４まで配線入力を行なう。
【０００９】
図１４は本装置の方法を用いた従来の形態である。図１４において、１４０１は実際の配線長が限界値を超えたためにハイライト表示された配線図形を示している。
【特許文献１】特開平３−７５８７６号公報。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
配線の寄生抵抗は配線長以外に配線幅及び配線断面積等にも依存する。しかしながら上記のような従来の配線装置を用いた場合、配線長しか考慮されないため、配線幅を広げたり配線層を多層化したりすることで容易に配線の寄生抵抗値を低減することが可能である場合においても、ハイライト表示の警告により、配線経路の変更または接続対象となるデバイス端子間距離の変更を行なう必要がある。
【００１１】
ここで配線長がさらに短くなる経路の探索や、接続対象のデバイス端子位置の変更は非常に困難であり、それを実現するためには作業時間も大きくなる。また入力する配線幅を任意に変更した場合、配線の寄生抵抗値を考慮することができないという問題点を有していた。
【００１２】
本発明は、上記従来の問題点を解決するもので、配線寄生抵抗を考慮した配線を短時間で効率良く生成することができ、且つ電気的特性が良好な半導体集積回路を容易に得ることができる半導体集積回路のレイアウト設計方法を提供する。
【課題を解決するための手段】
【００１３】
上記の課題を解決するために、本発明の請求項１に記載の半導体集積回路のレイアウト設計方法は、半導体集積回路をレイアウト設計する場合に、その設計作業の支援処理を実行する半導体集積回路のレイアウト設計方法であって、レイアウトに対する許容配線抵抗値を指定する第１のステップと、配線を入力する第２のステップと、前記第２のステップにおいて入力された配線の情報から前記配線の寄生抵抗値を求める第３のステップと、前記第３のステップで求めた配線寄生抵抗値が前記第１のステップで指定された前記許容配線抵抗値を超えていないか判定する第４のステップと、前記第４のステップにおいて前記配線寄生抵抗値が前記許容配線抵抗値を超えていた場合に、前記配線寄生抵抗値が前記許容配線抵抗値以下になるように、配線形状を変形する第５のステップとを備えることを特徴とする。
【００１４】
また、本発明の請求項２に記載の半導体集積回路のレイアウト設計方法は、請求項１に記載の半導体集積回路のレイアウト設計方法であって、前記第５のステップにおいて、前記配線形状の変形として、配線幅を太くするかまたは配線層を多層化する第６のステップを備えることを特徴とする。
【００１５】
また、本発明の請求項３に記載の半導体集積回路のレイアウト設計方法は、請求項２に記載の半導体集積回路のレイアウト設計方法であって、前記第６のステップにおいて、前記配線幅を太くした場合に周辺のレイアウトデータが障害となって配線幅を太くすることが不可能か否かを判定する第７のステップと、前記第７のステップにより前記配線幅を太くすることが不可能と判定された場合に、異なる配線層に変更してから前記配線幅を太くする第８のステップとを備えることを特徴とする。
【００１６】
また、本発明の請求項４に記載の半導体集積回路のレイアウト設計方法は、請求項３に記載の半導体集積回路のレイアウト設計方法であって、前記第８のステップにおいて、前記配線層を変更してから前記配線幅を太くした場合に周辺のレイアウトデータが障害となって前記配線幅を太くすることが不可能か否かを判定する第９のステップと、前記第９のステップにより前記配線幅を太くすることが不可能と判定された場合に、前記配線層を多層化する第１０のステップとを備えることを特徴とする。
【００１７】
また、本発明の請求項５に記載の半導体集積回路のレイアウト設計方法は、請求項２に記載の半導体集積回路のレイアウト設計方法であって、前記第６のステップにおいて、前記配線層を多層化した場合に周辺のレイアウトデータが障害となって前記配線層の多層化が不可能か否かを判定する第１１のステップと、前記第１１のステップにより前記配線層の多層化が不可能と判定された場合に、前記配線幅を太くする第１２のステップとを備えることを特徴とする。
【００１８】
また、本発明の請求項６に記載の半導体集積回路のレイアウト設計方法は、請求項１から請求項５のいずれかに記載の半導体集積回路のレイアウト設計方法であって、前記第１のステップにおいて、予め前記レイアウト設計時の配線寄生抵抗を前記半導体集積回路を形成する電気回路中に追加して回路シミュレーションを実行した電気回路情報から、寄生抵抗素子の抵抗値を抽出して許容配線抵抗値を設定することを特徴とする。
【００１９】
また、本発明の請求項７に記載の半導体集積回路のレイアウト設計方法は、請求項１から請求項５のいずれかに記載の半導体集積回路のレイアウト設計方法であって、前記第３のステップにおいて、スルーホールの抵抗成分を含めて配線による寄生抵抗値を求めることを特徴とする。
【００２０】
以上により、配線入力時に配線の寄生抵抗値をチェックして、その寄生抵抗値が許容配線抵抗値を超える場合は、対応する配線を変形することで寄生抵抗値を低減し、許容配線抵抗値を満たす配線を生成することができる。
【発明の効果】
【００２１】
以上のように本発明によれば、配線入力時に配線の寄生抵抗値をチェックして、その寄生抵抗値が許容配線抵抗値を超える場合は、対応する配線を変形することで寄生抵抗値を低減し、許容配線抵抗値を満たす配線を生成することができる。
【００２２】
そのため、配線寄生抵抗を考慮した配線を短時間で効率良く生成することができ、且つ電気的特性が良好な半導体集積回路を容易に得ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を示す半導体集積回路のレイアウト設計方法について、図面を参照しながら具体的に説明する。
図１は本発明の一実施の形態における処理手順を示すフローチャートである。図１において、１００はあらかじめ回路シミュレーションなどにより、求められた許容可能な配線抵抗値を設定する許容配線抵抗値設定ステップである。１０１は配線入力の際に障害となる領域を設定する障害領域設定ステップである。１０２は配線入力の際の始点座標を与える配線始点入力ステップである。１０３は配線経路を指定する配線中継点入力ステップである。１０４はステップ１０２で指定された配線始点からステップ１０３で指定された配線中継点までの配線に寄生する抵抗値を求める配線寄生抵抗値算出ステップである。１０５はステップ１００で設定された許容配線抵抗値とステップ１０４で算出された配線寄生抵抗値を比較し、配線寄生抵抗値が許容配線抵抗値以内の場合は真、それ以外の場合は偽として判定する配線寄生抵抗値判定ステップである。ステップ１０５において真と判定された場合はステップ１１２の処理へ進み、偽と判定された場合はステップ１０６の処理へ進む。
【００２４】
１０６は配線寄生抵抗値が許容配線抵抗値以内に収まるように配線幅を広げる配線幅変更ステップである。１０７はステップ１０６において変更された配線図形がステップ１０１で設定された障害領域と重ならない場合は真、重なる場合は偽として判定する配線幅変更結果判定ステップである。ステップ１０７において真と判定された場合はステップ１１２の処理へ進み、偽と判定された場合はステップ１０８の処理へ進む。
【００２５】
１０８は入力中の配線層とは異なる配線層に変更する配線層変更ステップである。１０９はステップ１０８において配線層を変更した配線図形がステップ１０１で設定された障害領域と重ならない場合は真、重なる場合は偽として判定する配線層変更結果判定ステップである。ステップ１０９において真と判定された場合はステップ１１２の処理へ進み、偽と判定された場合はステップ１１０の処理へ進む。
【００２６】
１１０は同一目的の配線を複数の配線層に設けて多層化する配線多層化ステップである。ステップ１１０において配線幅はステップ１０３処理時の配線幅を用いる。１１１はステップ１００で設定された許容配線抵抗値とステップ１１０で多層化した配線図形から算出される配線寄生抵抗値を比較し、配線寄生抵抗値が許容配線抵抗値以内の場合は真、それ以外の場合は偽として判定する配線寄生抵抗値判定ステップである。ステップ１１１において真と判定された場合はステップ１１２の処理へ進み、偽と判定された場合はステップ１０３の処理へ進んで再度配線中継点入力を行なう。
【００２７】
１１２は配線中継点の入力を終了する場合は真、継続する場合は偽として判定する配線中継点入力継続判定ステップである。ステップ１１２において真と判定された場合はステップ１１３の処理へ進み、偽と判定された場合はステップ１０３の配線中継点入力ステップへ進む。
【００２８】
１１３は配線入力を終了する場合は真、継続する場合は偽として判定する配線入力終了判定ステップである。ステップ１１３において真と判定された場合は配線入力処理を終了し、偽と判定された場合はステップ１００へ進み、配線入力処理を継続する。
【００２９】
前述したステップ１００からステップ１１３の処理により、配線寄生抵抗を考慮した配線入力を行なうことができる。
次に図２から図１１を用いて図１で示す処理の流れをより詳細に説明する。
【００３０】
図２は配線の許容抵抗値を指定する電気回路を示している。図２において、２０１、２０２はトランジスタ素子、２０３は抵抗素子を示している。また２０４、２０５は外部回路との接続端子、２０６は電気回路中の素子間を接続する配線を示している。２０７はトランジスタ素子２０１の端子である。２０８、２０９は回路シミュレーション実行時に配線寄生抵抗値を考慮するために挿入された寄生考慮用抵抗素子を示している。
【００３１】
本実施の形態では、寄生考慮用抵抗素子２０８、２０９に対して、それぞれ３００Ωの抵抗値を指定する。また第１層アルミ配線及び第２層アルミ配線に寄生する配線抵抗のシート抵抗値は１００Ωとする。ここでシート抵抗値とは単位面積あたりの抵抗値を表わしたものである。
【００３２】
図３は本実施の形態で配線入力を試みるレイアウト図を示している。図３において、３０１はトランジスタ素子、３０２は外部回路との接続端子を示している。また３０３は第１層アルミの障害となる図形、３０４は第２層アルミの障害となる図形を示している。３０５、３０６は配線入力の中継点、３０７は配線終点、３０８は配線入力予定経路を示している。
【００３３】
まずステップ１００において、配線入力予定経路を配線する際に許容可能な配線寄生抵抗値として、図２で配線の寄生考慮用抵抗素子２０８、２０９として指定した６００Ω（３００Ω＋３００Ω）を設定する。
【００３４】
図４はステップ１０１の障害領域設定方法の説明図である。図４において、４０１、４０２は配線障害領域を示している。
ステップ１０１では、図３の障害図形３０３、３０４をアルミ層毎に決められた最小間隔ルールに基づいて拡大し、配線障害領域として設定する。
【００３５】
図５は配線図形の入力例を示す図である。図５において、５０１は配線始点３０２から配線中継点３０５を接続する第１層アルミの配線図形を示している。
ステップ１０２において３０２を配線始点として設定し、ステップ１０３において３０５を配線中継点として設定する。その結果、５０１に示す配線図形が作成される。またこの場合の配線幅は任意に設定することが可能であるが、本実施の形態では第１層アルミの最小配線幅で入力する。
【００３６】
次にステップ１０４において配線始点３０２から配線中継点３０５までの配線に寄生する抵抗値を算出する。本実施の形態では、先に述べたように、第１層アルミ、第２層アルミ共にシート抵抗値を１００Ωに設定しており、配線始点３０２から配線中継点３０５までの距離（配線長）が６に対し配線幅が１であるので、ステップ１０４で算出される配線寄生抵抗値は６００Ωとなる。
【００３７】
ステップ１０５ではステップ１０４で算出された配線寄生抵抗値とステップ１００で設定された許容配線抵抗値を比較する。ステップ１０４で算出された配線寄生抵抗値は６００Ω、ステップ１００で設定された許容配線抵抗値は６００Ωであり、判定結果は真となる。よってステップ１１２へ進む。
【００３８】
ステップ１１２では配線中継点の入力を継続するか終了するかの指示結果を判定する。本実施の形態では、３０８に示す配線入力経路を予定しているので、配線中継点の入力を継続する必要がある。よってステップ１１２の判定結果は偽となり、ステップ１０３へ進む。ステップ１０３では既に入力された配線中継点３０５に新たな配線中継点３０６を指定する。
【００３９】
図６は配線中継点３０６を追加した場合の配線図形の入力例を示す図である。図６において、６０１は配線始点３０２から配線中継点３０５を経て、配線中継点３０６までを結ぶ第１層アルミの配線図形を示している。
【００４０】
先に説明したステップ１０４、１０５と同様に、配線寄生抵抗値の算出と許容配線抵抗値の比較を実行する。配線始点３０２から配線中継点３０６までの配線寄生抵抗値は１２００Ωとなり、許容配線抵抗値を超えてしまうため、ステップ１０５の判定結果は偽となり、ステップ１０６へ進む。ステップ１０６では配線寄生抵抗値が許容配線抵抗値を満たすように配線幅を広げる。
【００４１】
図７はステップ１０６の処理結果を示している。図７において、７０１はステップ１０６によって幅を広げた配線である。
次にステップ１０７へ進む。ステップ１０７ではステップ１０６によって幅を広げた配線図形がステップ１０１で設定された配線障害領域に重なるか否かを判定する。本実施の形態の場合、既に図７で示したように配線図形と配線障害領域の重なりは発生しないため、ステップ１０７の判定結果は真となりステップ１１２へ進む。
【００４２】
ステップ１１２では、配線中継点の入力を継続する必要があるため、判定結果は偽となり、ステップ１０３へ進む。ステップ１０３では配線終点として３０７を指定する。
図８は配線始点３０２から配線中継点３０５、３０６を経て配線終点３０７までを結んだ配線図形を示している。図８において、８０１は配線長が１８で配線幅が２の配線図形である。
【００４３】
ステップ１０４で配線始点３０２から配線終点３０７までを結ぶ第１層アルミの配線図形の配線寄生抵抗値を算出する。本実施の形態ではシート抵抗値、配線長、配線幅から配線寄生抵抗値は９００Ωと算出される。
【００４４】
よってステップ１０５の判定結果は偽となりステップ１０６へ進む。ステップ１０６で配線寄生抵抗値が許容配線抵抗値を満たすように配線幅は２から３に変更される。
図９はステップ１０６で配線幅を２から３へ変更した結果を示している。図９において、９０１は配線始点３０２から配線終点３０７までを結ぶ配線図形、９０２は第１層アルミの配線障害領域と配線図形９０１の重なり領域である。
【００４５】
ステップ１０７において、ステップ１０６で幅を広げた配線９０１とステップ１０１で設定した配線障害領域４０１の重なり領域９０２が検出されるため、判定結果が偽となりステップ１０８へ進む。
【００４６】
ステップ１０８では、ステップ１０７で配線図形と配線障害領域との重なり領域が検出された配線区間（配線中継点３０５から３０６の区間）の配線層を第１層アルミから第２層アルミに変更する。
【００４７】
図１０はステップ１０８によって配線層を変更した結果を示す。図１０において、１００１は第２層アルミの配線図形、１００２は１００１と第２層アルミの障害領域４０２との重なり領域である。
【００４８】
ステップ１０９において、ステップ１０８で配線層を変更した結果、配線障害領域４０１及び４０２との重なりが発生していないかを判定する。本実施の形態では、図１０に示すように、１００２の重なり領域が発生するため、判定結果は偽となりステップ１１０へ進む。
【００４９】
ステップ１１０では、ステップ１０９で配線図形と配線障害領域との重なり領域が検出された配線区間（配線中継点３０５から３０６の区間）の配線幅をステップ１０６の処理前の配線幅に一旦戻し、第１層アルミと第２層アルミのタンデム（上下に並走）配線により配線の多層化を実施する。
【００５０】
図１１はステップ１１０によって多層化された配線結果を示す。図１１において、１１０１は第１層アルミと第２層アルミの多層配線図形、１１０２は第１層アルミと第２層アルミの配線層間を接続するためのスルーホールである。
【００５１】
次にステップ１１１において、ステップ１００で設定された許容配線抵抗値とステップ１１０で多層化された配線図形の配線寄生抵抗値を比較する。本実施の形態では配線多層化を実施した場合の配線始点３０２から配線終点３０７までの配線寄生抵抗値は、５５０Ωとなりステップ１００で設定された配線許容抵抗値（６００Ω）を満たしている。よって判定結果は真となりステップ１１２へ進む。
【００５２】
ステップ１１２では、配線入力予定経路３０８の配線入力が完了しているため、配線中継点入力は終了する。よって判定結果は真となり、ステップ１１３へ進む。本実施の形態では新たな配線経路の配線入力を行なわないため、ステップ１１３の判定結果は真となり配線入力を終了する。
【００５３】
なお、本実施の形態では、第１層アルミと第２層アルミの２つの配線層を用いた配線入力例について説明したが、本発明は配線層の数に制限はなく、３層以上の多層配線プロセスへも適用可能である。その場合、ステップ１０８の配線層変更ステップでは第１層アルミから第２層アルミ、第３層アルミへの配線層変更も可能である。
【００５４】
また、ステップ１１０の配線多層化ステップでは、第１層アルミと第２層アルミによる配線多層化の他に第１層、第２層、第３層アルミによる配線多層化や第１層アルミ、第３層アルミによる配線多層化も可能である。
【００５５】
さらにステップ１０７において配線図形が配線障害領域と重なると判定された場合にその重なり領域を取り除くように配線区間を移動させて許容配線抵抗値を満たした配線入力も可能である。
【００５６】
図１２はステップ１０７において配線図形が配線障害領域と重なった場合に配線区間を移動させた結果を示している。図１２において、１２０１は配線区間移動後の配線図形である。
【産業上の利用可能性】
【００５７】
本発明の半導体集積回路のレイアウト設計方法は、配線寄生抵抗を考慮した配線を短時間で効率良く生成することができ、且つ電気的特性が良好な半導体集積回路を容易に得ることができるもので、半導体集積回路のレイアウト設計支援装置に適用できる。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態の半導体集積回路のレイアウト設計方法における処理手順の一例を示すフローチャート
【図２】同実施の形態における許容配線抵抗値を回路図から与える場合の説明図
【図３】同実施の形態における配線入力を実行するレイアウト図
【図４】同実施の形態における配線障害領域を示す図
【図５】同実施の形態における始点から第１中継点までの配線入力経過を示す図
【図６】同実施の形態における始点から第２中継点までの配線入力経過を示す図
【図７】同実施の形態における配線幅変更処理の説明図
【図８】同実施の形態における始点から第３中継点までの配線入力経過を示す図
【図９】同実施の形態における配線幅変更処理の説明図
【図１０】同実施の形態における配線層変更処理の説明図
【図１１】同実施の形態における配線多層化処理の説明図
【図１２】同実施の形態における配線経路変更処理の説明図
【図１３】従来の半導体集積回路のレイアウト設計方法の説明図
【図１４】同従来の半導体集積回路のレイアウト設計方法により得られる結果の説明図
【符号の説明】
【００５９】
２０１、２０２    トランジスタ素子
２０３    抵抗素子
２０４、２０５    外部回路との接続端子
２０６    配線経路
２０７    トランジスタ素子の端子
２０８、２０９    寄生考慮用抵抗素子
３０１    レイアウトされたトランジスタ素子
３０２    レイアウトされた外部回路との接続端子
３０３    第１層アルミの配線障害図形
３０４    第２層アルミの配線障害図形
３０５、３０６    配線中継点
３０７    配線終点
３０８    配線入力予定経路
４０１    第１層アルミの配線障害領域
４０２    第２層アルミの配線障害領域
５０１    始点から第１中継点までの配線図形
６０１    始点から第２中継点までの配線図形
７０１    配線幅の変更結果
８０１    始点から第３中継点までの配線図形
９０１    配線幅の変更結果
９０２    配線図形と第１層アルミの配線障害領域との重なり領域
１００１    配線層の変更結果
１００２    配線図形と第２層アルミの配線障害領域との重なり領域
１１０１    配線の多層化結果
１１０２、１１０３    スルーホール
１２０１    配線経路の変更結果
１３０１    配線始点
１３０２    配線終点
１３０３、１３０４    配線中継点
１３０５    配線図形
１４０１    配線図形のハイライト結果
【図１】
2007193542.tif 000003
【図２】
2007193542.tif 000004
【図３】
2007193542.tif 000005
【図４】
2007193542.tif 000006
【図５】
2007193542.tif 000007
【図６】
2007193542.tif 000008
【図７】
2007193542.tif 000009
【図８】
2007193542.tif 000010
【図９】
2007193542.tif 000011
【図１０】
2007193542.tif 000012
【図１１】
2007193542.tif 000013
【図１２】
2007193542.tif 000014
【図１３】
2007193542.tif 000015
【図１４】
2007193542.tif 000016