(57)【要約】【課題】従来の半導体装置は、フリップチップ実装する際に半導体装置と実装基板とが接触し、実装信頼性を低下させる問題があった。半導体装置と実装基板との間にスペーサーを形成し半導体装置と実装基板との接触を防ぐ方法が提案さているが、スペーサーの材質、形状に伴う新たな実装信頼性の低下が発生するといった課題がある。【解決手段】本発明の半導体装置は、半導体素子未形成領域に段差部，傾斜部，階段部のいずれか１つまたはそれらの組み合わせを形成することにより、本発明の半導体装置をフリップチップ実装する際に実装基板と接触することがない。さらに、スペーサーを用いないことから実装信頼性を低下させない。【選択図】図１
2007258345.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１の面に半導体素子領域と半導体素子未形成領域とを備え、該第１の面と対向する第２の面とを有する半導体装置であって、
前記半導体素子領域は、半導体素子または外部と接続するための突起電極を備え、
前記半導体素子未形成領域は、前記半導体素子領域とは重ならない領域であるとともに、半導体素子または外部と接続するための突起電極を備えず、
前記半導体素子未形成領域に前記第１の面から前記第２の面の方向に向かって段差部，傾斜部，階段部のいずれか１つまたはそれらの組み合わせを有することを特徴とする半導体装置。
【請求項２】
第１の面および該第１の面と対向する第２の面を有する半導体基板を加工してなる半導体装置の製造方法であって、
前記第１の面に設ける半導体素子領域に半導体素子と突起電極領域とを形成する工程と、
前記第１の面に設けるとともに前記半導体素子領域とは異なる領域の半導体素子未形成領域に前記第１の面から前記第２の面に向かって段差部，傾斜部，階段部のいずれかを形成する半導体素子未形成領域加工工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
前記半導体素子未形成領域加工工程は、
前記第１の面に感光性樹脂を形成し、前記半導体素子未形成形成領域の所定の領域が露出するように感光性樹脂開口部を形成する工程と、
前記感光性樹脂開口部をエッチング処理して前記第１の面の前記半導体基板を削る工程とを有することを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特に、突起電極を形成した半導体装置の構造とその製造方法に関する。
【背景技術】
【０００２】
電子機器の高付加価値化のために、実装される半導体装置は多機能化が求められ、半導体装置に形成される半導体素子は微細化、高密度化が進んでいる。一方で、電子機器の軽薄短小化に伴い、電子機器に実装される各種の部品も小型化され、同時に半導体装置も小型化、高密度化された実装形態が要求されている。
【０００３】
半導体装置の実装面積を小さくする方法として、半導体装置に突起電極を形成し、この突起電極を介して半導体装置と実装基板とを電気的に接続するフリップチップ実装法が知られている（例えば、特許文献１参照。）。
【０００４】
フリップチップ実装法による半導体装置と実装基板との実装形態は、突起電極を介して、半導体装置と実装基板とが電気的に接続されるため、半導体装置と実装基板とを導電性配線で接続する必要がなく、実装面積が小さくできるという利点を有している。
【０００５】
近年、半導体装置をより高密度に実装基板に実装する傾向がある。このような高密度実装を実現させるために、実装基板は、薄くなり、実装形態に合わせて容易に変形する材料が使われるようになってきた。一方、半導体装置は、その突起電極を小形化し、高さも低くなってきた。
実装基板が容易に変形する状態で突起電極が低くなると、圧着時に突起電極を支点として変形する実装基板の曲率半径は小さくなる。つまり、圧着冶具を用いて、実装基板に半導体装置を加圧接続する工程において、半導体装置の端部は、実装基板と接触してしまうという問題がある。
【０００６】
図１３は、特許文献１に示した従来技術の半導体装置と実装基板とを圧着接続する状態を説明するための様子を示した断面図である。
１１は半導体装置、１２は半導体装置１１の突起電極、１０１は実装基板、１０２は配線、１０３は絶縁膜、１０４は絶縁樹脂、１１０は半導体装置１１の角部、２００は圧着冶具である。図面の矢印は加圧方向を示している。
図１３に示したように、圧着冶具２００を用いて半導体装置１１を加圧し、実装基板１０１に押し当てると、その押圧力で実装基板１０１が変形してしまい、半導体装置１１の角部１１０と絶縁膜１０３とが当たり、半導体装置１１または絶縁膜１０３が損傷を受けてしまうのである。
【０００７】
角部１１０は実装基板１０１と接触することにより、接触部で欠けが生じる。つまり、半導体装置１１の一部が欠損してしまう。半導体装置１１は、シリコンまたは化合物半導体の結晶からなる半導体基板でできているため、欠けが生じると、結晶の面方位に沿ってクラックが進行し、半導体基板が割れてしまうなどの実装不良が発生する。また、クラックは半導体素子の電気的なリーク不良の原因となり、実装信頼性を著しく低下させることになる。
【０００８】
また、実装基板１０１に形成した絶縁膜１０３も損傷を受ける。この絶縁膜１０３の損傷は、その損傷部より水分などが浸入すると配線１０２の腐食の原因となり、配線１０３の断線にいたる場合は、実装信頼性を大きく低下させることになる。
【０００９】
また、圧着冶具２００による押圧力によっては、配線１０２が断線してしまうこともある。
【００１０】
このような問題を解決するため、半導体装置１１と実装基板１０１とが直接接触しないような技術が提案されており、半導体装置１１の角部１１０付近にスペーサーを設ける構成が提案されている（例えば、特許文献２参照。）。
【００１１】
図１４は、特許文献２に示した従来技術をその主旨を逸脱しないように書き直した図である。すでに説明した同一の構成には同一の番号を付与している。この技術は、半導体装置１１の角部１１０にスペーサー３００を設け、圧着冶具２００を用いての加圧であっても、半導体装置１１の角部１１０と実装基板１０１とが直接接触することがないようにしている。
【００１２】
【特許文献１】特開平２-１１０９４９号公報（第２頁−第３頁、第１図）
【特許文献２】特開２００４−２７３７８０号公報（第３頁−第７頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
特許文献２に示した従来技術は、スペーサー３００によって半導体装置１１と実装基盤１０１とが接触しないが、半導体装置１１を構成する半導体素子とは別にスペーサー３００を別途設ける必要がある。このような構成においては、多くの技術的検討課題がある。
【００１４】
例えば、材料の選択である。圧着冶具２００の大きな押圧力に耐えられる材料を選択しなければならない。また、その形状の設計も重要であり、大きな押圧力を受け止めるだけの所定の形状が要求されるのである。
このようなスペーサー３００は、半導体装置１１において、ある程度の面積が必要であるから、半導体素子領域を圧迫し、小型化が進む半導体装置においては、スペーサー３００が占有する領域そのものが大きな問題となっている。
【００１５】
また、半導体装置１１を実装基板１０１に実装した後の信頼性がスペーサー３００を設置したことにより低下してしまうという問題もあった。
発明者が検討したところによると、信頼性低下は、スペーサー３００と接する異種材料との界面における密着性不良が原因であると判った。この密着不良は、界面に残留する（あるいは浸入する）わずかな水分が蒸発する際の体積膨張により界面剥離を誘発させるものである。
【００１６】
この界面剥離部には空気より水分が供給されるため進行性があり、絶縁性樹脂１０４と半導体装置１１との界面においても剥離を誘発する。
絶縁樹脂１０４と半導体装置１１との界面剥離現象は、半導体基板１１と実装基板１０１との密着力を大きく低下させるため、実装信頼性を大きく低下させる原因となっている。
【００１７】
このように、特許文献２に示した従来技術は、半導体装置にスペーサーを新たに設けるための構造上の問題と信頼性低下の問題との２つの問題があり、近年の半導体装置をより高密度に実装基板に実装する際の半導体装置または実装基板の損傷を回避する構成としては、十分ではなかった。
【００１８】
本発明の目的は、上記課題を解決し、半導体装置をより高密度に実装基板に実装しても損傷がない半導体装置を提供するものであって、詳しくは、半導体装置をフェイスダウン
実装しても半導体装置と実装基板との接触を起こさない半導体装置とその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
上記課題を解決するために本発明の半導体装置は、次のような構造を採用する。
【００２０】
半導体基板の第１の面に半導体素子領域と半導体素子未形成領域とを備え、第１の面と対向する第２の面とを有する半導体装置であって、
半導体素子領域は、半導体素子または外部と接続するための突起電極を備え、
半導体素子未形成領域は、半導体素子領域とは重ならない領域であるとともに、半導体素子または外部と接続するための突起電極を備えず、
半導体素子未形成領域に第１の面から第２の面の方向に向かって段差部，傾斜部，階段部のいずれか１つまたはそれらの組み合わせを有することを特徴とする。
【００２１】
上記課題を解決するために本発明の半導体装置は、次のような製造方法を採用する。
【００２２】
第１の面および第１の面と対向する第２の面を有する半導体基板を加工してなる半導体装置の製造方法であって、
第１の面に設ける半導体素子領域に半導体素子と突起電極領域とを形成する工程と、
第１の面に設けるとともに半導体素子領域とは異なる領域の半導体素子未形成領域に第１の面から第２の面に向かって段差部，傾斜部，階段部のいずれかを形成する半導体素子未形成領域加工工程とを有することを特徴とする。
【００２３】
半導体素子未形成領域加工工程は、
第１の面に感光性樹脂を形成し、半導体素子未形成形成領域の所定の領域が露出するように感光性樹脂開口部を形成する工程と、
感光性樹脂開口部をエッチング処理して第１の面の半導体基板を削る工程とを有することを特徴とする。
【発明の効果】
【００２４】
本発明の半導体装置は、半導体装置の表面に半導体素子領域と半導体素子未形成領域とを備えている。半導体素子領域は、半導体素子または外部と接続するための金属端子などを備えており、この半導体素子領域とは重ならない所定の部分に半導体素子未形成領域を備えている。
この半導体素子未形成領域に半導体装置の表面から裏面方向に向かって段差部，傾斜部，階段部のいずれか１つまたはそれらの組み合わせの構造を有している。
半導体装置の表面と裏面とは対向しているから、これらの部分は、表面から裏面に向かって形成している。
このような構成とすることにより、フェイスダウン実装を行い半導体装置と実装基板とを接続しても、両者が接触することがないため、半導体装置または実装基板が接触による損傷を受けることはない。
また、半導体装置に余分な部材を設ける必要がないから、その部分での半導体装置の実装不良をなくすことができ、実装信頼性の低下を防止することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を用いて本発明を実施するための最良の形態の半導体装置の構造とその製造方法とを説明する。説明に使用する各図において、同一の構成には同一の番号を付与している。
【００２６】
[本発明の第１の実施形態の構造説明：図１〜図４]
図１と図２とを用いては本発明の第１の実施形態の半導体装置の構造を説明する。
図１は本発明の第１の実施形態の半導体装置の構造を説明する傾斜図である。図２は図１に示す構造を図面手前から見た端面図である。
図３と図４とは、本発明の第１の実施形態の半導体装置をフリップチップ実装法で実装基板上に実装する様子を説明するために模式的に示す端面図である。
図１，図２において、３１は半導体基板、２１は第１の面、２２は第２の面、２３は段差部、４１は半導体素子領域、４２は半導体素子未形成領域、５０は半導体装置である。
図３，図４において、１２は半導体装置５０の突起電極、１０１は実装基板、１０２は配線、１０３は絶縁膜、１０４は絶縁樹脂、１１０ａ，１１０ｂは半導体装置１１の角部、２００は圧着冶具である。
【００２７】
まず、図１，図２を用いて、本発明の半導体装置の構造を説明する。半導体装置５０は、第１の面２１およびこの第１の面２１と対向する第２の面２２を有している。第１の面２１は、例えば、半導体基板３１の表面であり、第２の面２２は、この表面と対向する裏面である。
【００２８】
第１の面２１には、図示しない半導体素子または外部と接続するための金属端子や突起電極などを備える半導体素子領域４１と、この半導体素子領域４１とは重ならない半導体素子未形成領域４２とがある。半導体素子未形成領域４２は、半導体素子領域４１の外側に位置しており、図では半導体素子領域４１を取り囲むようになっている。
【００２９】
そして、半導体素子未形成領域４２には第２の面２２の方向に向かって段差部２３が形成されている。詳しくは、図１に示すように、半導体素子未形成領域４２において半導体基板３１の四隅の第１の面２１に、第２の面２２方向に段差部２３が形成してある。よって、第１の面２１と段差部２３は同一平面上になく、段差部２３は第１の面２１より低い位置に形成されている。
【００３０】
次に、図３，図４を用いて、本発明の半導体装置を実装基板にフェイスダウン実装法を用いて実装するときの様子を説明する。
図３に示すように、実装基板１０１に半導体装置５０を位置決めして、半導体装置５０の突起電極１２を配線１０２の所定の位置に接する。突起電極１２は、図１，図２に示す半導体素子領域４１に形成している。
【００３１】
図４に示すように、圧着冶具２００を用いて半導体装置５０を実装基板１０１に加圧する。図面の矢印は加圧方向を示している。圧着治具２００による押圧力で実装基板１０１は変形するが、半導体装置５０には図１，図２に示す段差部２３があるから、その角は角部１１０ａ，１１０ｂとなり絶縁膜１０３と接することはないのである。
つまり、段差部２３によって、角部１１０ａ，１１０ｂが新たに形成されるが、段差部２３は第１の面２１より低い位置に形成されているから、半導体装置５０と実装基板１０１とは接触しないのである。
【００３２】
半導体装置５０の平面形状は四角形であるから、フェイスダウン実装を行い半導体装置５０と実装基板１０１とを接続するときにもっとも接触しやすいのは半導体装置５０の四隅である。本発明の半導体装置のように、四隅に段差部２３を設ける構成とすることによって、半導体素子領域４１にどのような配列で半導体素子や金属端子を設けても、半導体装置５０と実装基板１０１とが接触することはないのである。これが本発明の半導体装置５０の特徴である。
【００３３】
[本発明の第２の実施形態の構造の説明：図５，図６]
図５，図６は本発明の第２の実施形態の半導体装置の構造を説明する傾斜図である。
図５に示す例では、図１に示す本発明の第１の実施形態の段差部２３を延長して半導体装置５０の周囲を取り囲むように設ける構成となっている。つまり、半導体装置５０の四隅に設ける段差部２３同士を延長して互いを接続することで、半導体装置５０の端面は凸形状を有するようになるのである。
【００３４】
このような構造にすることにより、図５に示す半導体装置５０は、フェイスダウン実装を行い半導体装置５０と実装基板１０１とを接続するときに、実装基板１０１が大きく変形したり、半導体装置５０が予期せずに偏って加圧されたとしても、半導体装置５０の上面の周端部においては、実装基板１０１と接触することがないのである。
【００３５】
本発明の第２の実施形態の半導体装置の特徴は、半導体装置５０の上面（第１の面２１）の周辺である周端部に第１の面２１と同一平面に角部がないという点である。したがって、図６に示すように段差部２３を階段状に形成する階段部としてもかまわないのである。
【００３６】
[本発明の第３の実施形態の構造の説明：図７]
図７は本発明の第３の実施形態の半導体装置の構造を説明する傾斜図である。図において、２４は傾斜部である。
本発明の第３の実施形態の半導体装置５０の特徴は、半導体素子未形成領域４２の四隅に傾斜部２４が形成してあることである。この傾斜部２４は、第１の面２１である半導体装置の表面から第２の面である裏面の方向に向かって傾斜面を有している。このような構成とすることによって、半導体装置５０の四隅に第１の面２１と同一平面に角部がなく、本発明の第１の実施形態と同様に、半導体装置５０の四隅に角がなく、その効果も第１の実施形態と同様である。
【００３７】
[本発明の第４の実施形態の構造の説明：図８]
図８は本発明の第４の実施形態の半導体装置の構造を説明する傾斜図である。
図８に示す例では、図７に示す本発明の第３の実施形態の傾斜部２４の傾斜面を延長して半導体装置５０の周囲を取り囲むように設ける構成となっている。つまり、半導体装置５０の四隅に設ける傾斜部２７の斜面同士を延長して互いを接続することで、半導体装置５０の端面は台形形状を有するようになるのである。
このような構成とすることによって、半導体装置５０の周端部に第１の面２１と同一平面に角部がなくなり、半導体装置５０をフェイスダウン実装を行う場合でも、すでに説明した構成と同様に、実装基板と接する部分がなく、互いに損傷を起こさないのである。
【００３８】
[本発明の第１の実施形態の製造方法の説明：図１，図９]
次に、本発明の第１の実施形態の半導体装置の製造方法を図１と図９とを用いて説明する。
図９は、図１に示す第１の実施形態の半導体装置５０の製造方法を説明する平面図である。３１は半導体基板、３２は感光性樹脂、３３は感光性樹脂開口部である。
【００３９】
図９に示すように、半導体基板３１の角部を除きその全面を感光性樹脂３２で覆う。
半導体基板３１の角部である感光性樹脂開口部３３の部分は、図１に示す半導体装置５０の半導体素子未形成領域４２の角部に設ける段差部２３に相当する部分である。
感光性樹脂３２の形成およびその加工は、知られているホトリソ技術を用いることができるので説明は省略する。
【００４０】
次に、感光性樹脂３２をマスクとして知られているプラズマエッチング技術を用いて、半導体基板３１を所定の深さまでエッチングし、図１に示す段差部２３を形成する。
【００４１】
その後、感光性樹脂３２を感光性樹脂剥離液を用いて剥離すると、図１に示すような角部に段差部２３を有する形状に加工できる。これが半導体素子未形成領域加工工程である。
【００４２】
[本発明の第２の実施形態の製造方法の説明：図５，図１０]
次に、本発明の第２の実施形態の半導体装置の製造方法を図５と図１０とを用いて説明する。
図１０は、図５に示す第２の実施形態の半導体装置５０の製造方法を説明する平面図である。すでに説明した構成には同一の番号を付与している。
【００４３】
図１０に示すように、半導体基板３１の周辺部を除き感光性樹脂３２で覆う。
半導体基板３１の周辺部である感光性樹脂開口部３３の部分は、図５に示す半導体装置５０の半導体素子未形成領域４２に設ける段差部２３に相当する部分である。
感光性樹脂３２の形成およびその加工は、知られているホトリソ技術を用いることができるので説明は省略する。
【００４４】
次に、感光性樹脂３２をマスクとして知られているプラズマエッチング技術を用いて、半導体基板３１を所定の深さまでエッチングし、図５に示す段差部２３を形成する。
【００４５】
その後、感光性樹脂３２を感光性樹脂剥離液を用いて剥離すると、図５に示すような周辺部に段差部２３を有する形状に加工できる。
【００４６】
また、感光性樹脂３２のサイズを大小２通り変えるか、半導体基板３１の端面または角部から感光性樹脂３２の端部までの距離を２通り変えるように、２種類の感光性樹脂３２を用いて、それぞれの感光性樹脂３２の形成とプラズマエッチングとを繰り返すことで、図６に示す半導体装置５０のように、段差部２３を階段状にする階段部として加工することができる。このような、ホトリソ技術とエッチング技術との組み合わせによる半導体基板の加工は、すでに知られている方法を用いるため、その説明を省略する。
【００４７】
[本発明の第３の実施形態の製造方法の説明：図７，図１１]
次に、本発明の第３の実施形態の半導体装置の製造方法を図７と図１１とを用いて説明する。
図１１は、図７に示す第３の実施形態の半導体装置５０の製造方法を説明する立体図である。すでに説明した構成には同一の番号を付与している。
【００４８】
図１１に示すように、半導体基板３１の角部を除き感光性樹脂３２で覆う。
半導体基板３１の角部である感光性樹脂開口部３３の部分は、図７に示す半導体装置５０の半導体素子未形成領域４２の角部に設ける傾斜部２４に相当する部分である。
感光性樹脂３２の形成およびその加工は、知られているホトリソ技術を用いることができるので説明は省略する。
【００４９】
次に、感光性樹脂３２をマスクとして知られているウエットエッチング技術を用いて、半導体基板３１を所定の深さまでエッチングし、図１１に示す傾斜部２４を形成する。
【００５０】
ウエットエッチングに用いるエッチング液としては、特に限定しないが、水酸化カリウム（ＫＯＨ）の水溶液やフッ酸（ＨＦ）と硝酸（ＨＮＯ３）との混合水溶液などを用いることができる。
【００５１】
半導体基板３１をシリコンとすると、シリコンの結晶をエッチングすると、特定の結晶面方位（１１１）に沿ってエッチングされる。半導体素子を形成する半導体素子形成領域
４１（図示せず）は、シリコン結晶の面方位（１００）に形成することから、容易に傾斜部２４を形成することができる。
【００５２】
その後、感光性樹脂３２を感光性樹脂剥離液を用いて剥離すると、図７に示すような角部に傾斜部２４を有する形状に加工できる。
【００５３】
[本発明の第４の実施形態の製造方法の説明：図８，図１２]
次に、本発明の第４の実施形態の半導体装置の製造方法を図８と図１２とを用いて説明する。
図１２は、図８に示す第４の実施形態の半導体装置５０の製造方法を説明する立体図である。すでに説明した構成には同一の番号を付与している。
【００５４】
図１２に示すように、半導体基板３１の周辺部を除き感光性樹脂３２で覆う。
半導体基板３１の周辺部である感光性樹脂開口部３３の部分は、図８に示す半導体装置５０の半導体素子未形成領域４２の周辺部に設ける傾斜部２４に相当する部分である。
感光性樹脂３２の形成およびその加工は、知られているホトリソ技術を用いることができるので説明は省略する。
【００５５】
次に、感光性樹脂３２をマスクとして知られているウエットエッチング技術を用いて、半導体基板３１を所定の深さまでエッチングし、図１２に示す傾斜部２４を形成する。
【００５６】
すでに説明したとおり、シリコンの結晶は結晶面方位（１１１）に沿ってエッチングされることから、傾斜部２４は容易に形成することができる。
【００５７】
次に、感光性樹脂３２を感光性樹脂剥離液を用いて剥離すると、図８に示した半導体装置５０が形成される。
【産業上の利用可能性】
【００５８】
本発明の半導体装置は、半導体装置の半導体素子未形成領域に段差部，傾斜部，階段部などを形成することにより、半導体装置をフェイスダウンで実装基板にフリップチップ実装を行う実装工程において、実装基板と半導体装置との接触を回避することができる。
このため、本発明の半導体装置は、実装基板が可撓性基板を用いる小型軽量な電子機器や、高密度実装を要求される電子機器に用いることができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の半導体装置の第１の実施形態を説明する傾斜図である。
【図２】本発明の半導体装置の第１の実施形態を説明する端面図である。
【図３】本発明の第１の実施形態の半導体装置を実装基板に実装する工程を説明する端面図である。
【図４】本発明の第１の実施形態の半導体装置を実装基板に圧着接続する工程を説明する端面図である。
【図５】本発明の半導体装置の第２の実施形態を説明する傾斜図である。
【図６】本発明の半導体装置の第２の実施形態の異なる構成を説明する傾斜図である。
【図７】本発明の半導体装置の第３の実施形態を説明する傾斜図である。
【図８】本発明の半導体装置の第４の実施形態を説明する傾斜図である。
【図９】本発明の半導体装置の第１の実施形態を製造する工程を説明する平面図である。
【図１０】本発明の半導体装置の第２の実施形態を製造する工程を説明する平面          図である。
【図１１】本発明の半導体装置の第３の実施形態を製造する工程を説明する立体          図である。
【図１２】本発明の半導体装置の第４の実施形態を製造する工程を説明する立体          図である。
【図１３】特許文献１に示した技術を説明する図である。
【図１４】特許文献２に示した技術を説明する図である。
【符号の説明】
【００６０】
１１  半導体装置
１２  突起電極
２１  第１の面
２２  第２の面  
２３  段差部
２４  傾斜部
３１  半導体基板
３２  感光性樹脂
３３  感光性樹脂開口部
４１  半導体素子領域
４２  半導体素子未形成領域
５０  半導体装置
１０１  実装基板
１０２  配線
１０３  絶縁膜
１０４  絶縁樹脂
１１０ａ  角部
１１０ｂ  角部
２００  圧着冶具  
３００  スペーサー
【図１】
2007258345.tif 000003
【図２】
2007258345.tif 000004
【図３】
2007258345.tif 000005
【図４】
2007258345.tif 000006
【図５】
2007258345.tif 000007
【図６】
2007258345.tif 000008
【図７】
2007258345.tif 000009
【図８】
2007258345.tif 000010
【図９】
2007258345.tif 000011
【図１０】
2007258345.tif 000012
【図１１】
2007258345.tif 000013
【図１２】
2007258345.tif 000014
【図１３】
2007258345.tif 000015
【図１４】
2007258345.tif 000016