(57)【要約】【課題】  トンネル絶縁膜を欠陥が生成されにくい高品質な絶縁膜にすることができ、且つリーク電流の低減をはかることができ、素子特性及び信頼性の向上に寄与する。【解決手段】  第１導電型の半導体基板１１の主面上に選択的に形成されたトンネル絶縁膜１３と、トンネル絶縁膜１３上に形成されたフローティングゲート電極１４と、フローティングゲート電極１４上に形成されたインターポリ絶縁膜１５と、インターポリ絶縁膜１５上に形成されたコントロールゲート電極１６と、基板１１の主面に形成された第２導電型のソース・ドレイン領域１２とを備えた不揮発性半導体メモリ装置であって、トンネル絶縁膜１３は、シリコン窒化膜１３ａをシリコン酸化膜１３ｂ，１３ｃで挟んで形成された３層構造であり、シリコン窒化膜１３ａは面内方向に連続する膜であり、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素である。【選択図】      図１
2007059872.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の主面上に選択的に形成された第１のゲート絶縁膜と、この第１のゲート絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に形成された第２のゲート絶縁膜と、この第２のゲート絶縁膜上に形成されたコントロールゲート電極と、前記基板の主面に形成された第２導電型のソース・ドレイン領域と、を具備してなり、
前記第１のゲート絶縁膜は、少なくともシリコン及び窒素を含む第１の絶縁膜を、少なくともシリコン及び酸素を含む第２，第３の絶縁膜で挟んだ３層構造であり、前記第１の絶縁膜は面内方向に連続する膜であり、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素であることを特徴とする不揮発性半導体メモリ装置。
【請求項２】
前記第１の絶縁膜はシリコン酸窒化膜であり、前記第２及び第３の絶縁膜はシリコン酸化膜であることを特徴とする請求項１記載の不揮発性半導体メモリ装置。
【請求項３】
前記第１の絶縁膜は、シリコン窒化膜又はシリコン酸窒化膜であり、前記第２及び第３の絶縁膜はシリコン酸化膜又は前記第１の絶縁膜よりも窒素濃度の低いシリコン酸窒化膜であることを特徴とする請求項１記載の不揮発性半導体メモリ装置。
【請求項４】
前記第１の絶縁膜はシリコン窒化膜であり、前記基板側の第２の絶縁膜はシリコン酸化膜であり、前記基板と反対側の第３の絶縁膜はシリコン酸窒化膜であることを特徴とする請求項１記載の不揮発性半導体メモリ装置。
【請求項５】
前記第２のゲート絶縁膜は、シリコン酸化膜よりも高い誘電率を有する絶縁体であることを特徴とする請求項１記載の不揮発性半導体メモリ装置。
【請求項６】
前記第２のゲート絶縁膜は、金属酸化物，金属シリケート，或いは金属アルミネートの何れかであることを特徴とする請求項１記載の不揮発性半導体メモリ装置。
【請求項７】
前記フローティングゲート電極は、金属又は金属シリサイド膜からなることを特徴とする請求項１記載の不揮発性半導体メモリ装置。
【請求項８】
第１導電型の半導体基板の主面上に選択的に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、前記基板の主面に形成された第２導電型のソース・ドレイン領域と、を具備してなり、
前記ゲート絶縁膜は、シリコン窒化膜をシリコン酸化膜で挟んで形成された３層構造であり、前記シリコン窒化膜は面内方向に連続する膜であり、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素であることを特徴とする半導体装置。
【請求項９】
基板上に板状に形成された第１導電型の素子領域と、前記素子領域の一部を覆うように形成された第１のゲート絶縁膜と、この第１のゲート絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に形成された第２のゲート絶縁膜と、この第２のゲート絶縁膜上に形成されたコントロールゲート電極と、前記フローティングゲート電極，コントロールゲート電極，第１及び第２のゲート絶縁膜からなるゲート部の両側で前記素子領域にそれぞれ形成された第２導電型のソース・ドレイン領域と、を具備してなり、
前記第１のゲート絶縁膜は、シリコン窒化膜をシリコン酸化膜で挟んで形成された３層構造であり、前記シリコン窒化膜は面内方向に連続する膜であり、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素であることを特徴とする不揮発性半導体メモリ装置。
【請求項１０】
第１導電型の半導体基板の主面上に、第１のゲート絶縁膜，フローティングゲート電極，第２のゲート絶縁膜，及びコントロールゲート電極を順に積層形成する工程と、前記各ゲート電極及び各ゲート絶縁膜をゲートパターンに加工することによってゲート部を形成する工程と、前記ゲート部をマスクにして、前記基板の主面に第２導電型のソース・ドレイン領域を形成する工程とを有し、
前記第１のゲート絶縁膜を形成する工程として、前記基板の主面を酸化して第１のシリコン酸化膜を形成した後、前記第１のシリコン酸化膜上にアモルファスシリコン膜を堆積し、次いで前記アモルファスシリコン膜を窒化してシリコン窒化膜を形成し、次いで前記シリコン窒化膜上に第２のシリコン酸化膜を形成することを特徴とする不揮発性半導体メモリ装置の製造方法。
【請求項１１】
前記第１のゲート絶縁膜を形成する工程において、前記アモルファスシリコン膜を５５０℃未満の温度で成膜することを特徴とする請求項１０記載の不揮発性半導体メモリ装置の製造方法。
【請求項１２】
前記第１のゲート絶縁膜を形成する工程において、前記アモルファスシリコン膜を８００℃よりも低い温度、又は８００℃以上の温度で且つ１３３００Ｐａ以下の圧力で窒化することを特徴とする請求項１０又は１１記載の不揮発性半導体メモリ装置の製造方法。
【請求項１３】
前記第１のゲート絶縁膜を形成する工程において、前記シリコン窒化膜の酸化により前記第２のシリコン酸化膜を形成することを特徴とする請求項１０〜１２の何れかに記載の不揮発性半導体メモリ装置の製造方法。
【請求項１４】
前記第１のゲート絶縁膜を形成する工程において、前記第２のシリコン酸化膜を形成する前に、前記シリコン窒化膜に熱処理を施すことを特徴とする請求項１３記載の不揮発性半導体メモリ装置の製造方法。
【請求項１５】
前記第１のゲート絶縁膜を形成する工程において、前記第２のシリコン酸化膜を形成する前に施す熱処理は、窒化膜成膜温度以上で行うことを特徴とする請求項１４記載の不揮発性半導体メモリ装置の製造方法。
【請求項１６】
前記第１のゲート絶縁膜を形成する工程において、前記シリコン窒化膜上に前記第２のシリコン酸化膜を形成するために、前記シリコン窒化膜上にアモルファスシリコン膜を形成した後に、このアモルファスシリコン膜を酸化することを特徴とする請求項１０〜１５の何れかに記載の不揮発性半導体メモリ装置の製造方法。
【請求項１７】
前記第１のゲート絶縁膜を形成する工程において、前記アモルファスシリコン膜の堆積及びこれに続く該アモルファスシリコン膜の窒化を、複数回繰り返すことを特徴とする請求項１０記載の不揮発性半導体メモリ装置の製造方法。
【請求項１８】
前記第１のゲート絶縁膜を形成する工程において、前記アモルファスシリコン膜の堆積と窒化を同一チャンバー内にて行うことを特徴とする請求項１７記載の不揮発性半導体メモリ装置の製造方法。
【請求項１９】
第１導電型の半導体基板の主面上に、第１のゲート絶縁膜，フローティングゲート電極，第２のゲート絶縁膜，及びコントロールゲート電極を順に積層形成する工程と、前記各ゲート電極及び各ゲート絶縁膜をゲートパターンに加工することによってゲート部を形成する工程と、前記ゲート部をマスクにして、前記基板の主面に第２導電型のソース・ドレイン領域を形成する工程とを有し、
前記第１のゲート絶縁膜を形成する工程として、前記基板の主面を酸化して第１のシリコン酸化膜を形成した後、前記第１のシリコン酸化膜上に結晶性シリコン膜を堆積し、次いで前記結晶性シリコン膜を窒化してシリコン窒化膜を形成し、次いで前記シリコン窒化膜上に第２のシリコン酸化膜を形成することを特徴とする不揮発性半導体メモリ装置の製造方法。
【請求項２０】
前記第１のゲート絶縁膜を形成する工程において、前記結晶性シリコン膜を５５０℃以上で１０５０℃以下の温度で成膜することを特徴とする請求項１９記載の不揮発性半導体メモリ装置の製造方法。
【請求項２１】
前記第１のゲート絶縁膜を形成する工程において、前記結晶性シリコン膜を０．５秒以上５秒以下の時間で成膜することを特徴とする請求項１９記載の不揮発性半導体メモリ装置の製造方法。
【請求項２２】
前記第１のゲート絶縁膜を形成する工程において、前記第１のシリコン酸化膜を形成した後、該第１のシリコン酸化膜上に前記結晶性シリコン膜を堆積する前に、前記第１のシリコン酸化膜の表面をプラズマ窒化することを特徴とする請求項１９記載の不揮発性半導体メモリ装置の製造方法。
【請求項２３】
前記第１のゲート絶縁膜を形成する工程において、前記結晶性シリコン膜の堆積を、該結晶性シリコン膜が連続膜となるインキュベーション時間よりも長い時間行うことを特徴とする請求項１９記載の不揮発性半導体メモリ装置の製造方法。
【請求項２４】
前記第１のゲート絶縁膜を形成する工程において、前記結晶性シリコン膜の堆積及びこれに続く該結晶性シリコン膜の窒化を、複数回繰り返すことを特徴とする請求項１９記載の不揮発性半導体メモリ装置の製造方法。
【請求項２５】
前記第１のゲート絶縁膜を形成する工程において、前記結晶性シリコン膜の堆積と窒化を同一チャンバー内にて行うことを特徴とする請求項２３記載の不揮発性半導体メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上にフローティングゲート電極とコントロールゲート電極を積層したスタックゲート構成の不揮発性半導体メモリ装置及びその製造方法に関する。特に、フローティングゲート電極と基板間のトンネル絶縁膜の改良をはかった不揮発性半導体メモリ装置及びその製造方法に関する。また、本発明は、ゲート絶縁膜の改良をはかった半導体装置に関する。
【背景技術】
【０００２】
近年、電気的な書き込み及び消去が可能な不揮発性半導体メモリ装置（ＥＥＰＲＯＭ）において、素子の微細化が急速に進められている。ＥＥＰＲＯＭの場合、コントロールゲート電極に高い電圧を印加し、インターポリ絶縁膜を介して下に位置するフローティングゲート電極中に基板側からトンネル絶縁膜を通過させて電子を注入する（書き込み）、若しくはフローティングゲート中の電子を抜く（消去）、という方法が取られている。
【０００３】
この場合、フローティングゲート電極への電子の出し入れには高電圧を要し、酸化膜からなるトンネル絶縁膜に大きなストレスが印加される。これにより、トンネル絶縁膜中にトラップと呼ばれる欠陥が生成され、リーク電流が増加し、データ保持等に支障をきたす。ストレス印加に起因したリーク電流は、トンネル絶縁膜の膜厚に強く依存し、膜厚が薄いほどこのリーク電流が流れやすい。この現象が、トンネル絶縁膜の薄膜化を阻害している大きな要因となっている。
【０００４】
この問題の解決策として、トンネル絶縁膜中に窒素を導入することにより、トンネル絶縁膜としての誘電率を上げて物理的な膜厚を増加し、リーク電流を低減する方法がとられている。この場合、シリコン酸化膜をアンモニア（ＮＨ3 ）ガス，一酸化窒素（ＮＯ）ガス，或いは一酸化二窒素（Ｎ2 Ｏ）ガス中でアニールすることにより、トンネル絶縁膜中に窒素を導入している。しかし、例えばＮＨ3 ガスを使った処理では、トンネル絶縁膜中に多量の水素が導入され、信頼性確保のために高温の後熱処理を要する。さらに、ＮＯやＮ2 Ｏガスを用いた処理では、ストレス印加時のホールトラップ量が増加するなどの信頼性に係わる問題がある（例えば、特許文献１参照）。
【０００５】
一方、近年では不揮発性半導体メモリ装置の微細化に伴い、インターポリ絶縁膜として、従来のシリコン酸化膜やシリコン酸窒化膜よりも誘電率の高い絶縁膜を用いることが検討されている。しかし、インターポリ絶縁膜として高誘電率絶縁膜を用いる場合には、高誘電率絶縁膜が金属酸化物などを用いるため、金属がフローティングゲート電極を拡散し、トンネル絶縁膜中へ拡散し、信頼性を著しく劣化させることが懸念される。
【特許文献１】特開平１−３０７２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
このように従来、ＥＥＰＲＯＭのトンネル絶縁膜に対しては、高電圧ストレス印加に対してトラップを形成しにくく、且つそれによるリーク電流が増加せず、さらにインターポリ絶縁膜に金属酸化物などの高誘電率絶縁膜を用いたときに金属の拡散による信頼性劣化が抑制できる絶縁膜が要求されるが、このようなスペックを満たすことは極めて困難であった。
【０００７】
また、インターポリ絶縁膜に金属酸化物などの高誘電率絶縁膜を用いると、金属がフローティングゲート電極を拡散してトンネル絶縁膜中へ拡散し、トンネル絶縁膜の信頼性の劣化を招くという問題があった。
【０００８】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、トンネル絶縁膜を欠陥が生成されにくい高品質な絶縁膜にすることができ、且つリーク電流の低減をはかることができ、素子特性及び信頼性の向上に寄与し得る不揮発性半導体メモリ装置及びその製造方法を提供することにある。
【０００９】
また、本発明の他の目的は、ゲート絶縁膜の膜質向上をはかることができ、素子特性及び信頼性の向上に寄与し得る半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一態様に係わる不揮発性半導体メモリ装置は、第１導電型の半導体基板の主面上に選択的に形成された第１のゲート絶縁膜と、この第１のゲート絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に形成された第２のゲート絶縁膜と、この第２のゲート絶縁膜上に形成されたコントロールゲート電極と、前記基板の主面に形成された第２導電型のソース・ドレイン領域と、を具備してなり、前記第１のゲート絶縁膜は、少なくともシリコン及び窒素を含む第１の絶縁膜を少なくともシリコン及び酸素を含む第２，第３の絶縁膜で挟んだ３層構造であり、前記第１の絶縁膜は面内方向に連続する膜であり、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素であることを特徴とする。
【００１１】
また、本発明の一態様に係わる半導体装置は、第１導電型の半導体基板の主面上に選択的に形成されたゲート絶縁膜と、このゲート絶縁膜上に形成されたゲート電極と、前記基板の主面に形成された第２導電型のソース・ドレイン領域と、を具備してなり、前記ゲート絶縁膜は、シリコン窒化膜をシリコン酸化膜で挟んで形成された３層構造であり、前記シリコン窒化膜は面内方向に連続する膜であり、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素であることを特徴とする。
【００１２】
また、本発明の一態様に係わる不揮発性半導体メモリ装置は、基板上に板状に形成された第１導電型の素子領域と、前記素子領域の一部を覆うように形成された第１のゲート絶縁膜と、この第１のゲート絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に形成された第２のゲート絶縁膜と、この第２のゲート絶縁膜上に形成されたコントロールゲート電極と、前記フローティングゲート電極，コントロールゲート電極，第１及び第２のゲート絶縁膜からなるゲート部の両側で前記素子領域にそれぞれ形成された第２導電型のソース・ドレイン領域と、を具備してなり、前記第１のゲート絶縁膜は、シリコン窒化膜をシリコン酸化膜で挟んで形成された３層構造であり、前記シリコン窒化膜は面内方向に連続する膜であり、三配位の窒素結合を有し、且つ窒素の第二近接原子の少なくとも１つが窒素であることを特徴とする。
【００１３】
また、本発明の一態様に係わる不揮発性半導体メモリ装置の製造方法は、第１導電型の半導体基板の主面上に、第１のゲート絶縁膜，フローティングゲート電極，第２のゲート絶縁膜，及びコントロールゲート電極を順に積層形成する工程と、前記各ゲート電極及び各ゲート絶縁膜をゲートパターンに加工することによってゲート部を形成する工程と、前記ゲート部をマスクにして、前記基板の主面に第２導電型のソース・ドレイン領域を形成する工程とを有し、前記第１のゲート絶縁膜を形成する工程として、前記基板の主面を酸化して第１のシリコン酸化膜を形成した後、前記第１のシリコン酸化膜上にアモルファスシリコン膜を堆積し、次いで前記アモルファスシリコン膜を窒化してシリコン窒化膜を形成し、次いで前記シリコン窒化膜上に第２のシリコン酸化膜を形成することを特徴とする。
【００１４】
また、本発明の一態様に係わる不揮発性半導体メモリ装置の製造方法は、第１導電型の半導体基板の主面上に、第１のゲート絶縁膜，フローティングゲート電極，第２のゲート絶縁膜，及びコントロールゲート電極を順に積層形成する工程と、前記各ゲート電極及び各ゲート絶縁膜をゲートパターンに加工することによってゲート部を形成する工程と、前記ゲート部をマスクにして、前記基板の主面に第２導電型のソース・ドレイン領域を形成する工程とを有し、前記第１のゲート絶縁膜を形成する工程として、前記基板の主面を酸化して第１のシリコン酸化膜を形成した後、前記第１のシリコン酸化膜上に結晶性シリコン膜を堆積し、次いで前記結晶性シリコン膜を窒化してシリコン窒化膜を形成し、次いで前記シリコン窒化膜上に第２のシリコン酸化膜を形成することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、シリコン及び窒素を含む第１の絶縁膜をシリコン及び酸素を含む第２，第３の絶縁膜で挟んだ３層構造でトンネル絶縁膜（第１のゲート絶縁膜）を形成し、第１の絶縁膜を面内方向に連続し、且つ窒素の第二近接原子の少なくとも１つが窒素である三配位の窒素結合を有する膜としているので、トンネル絶縁膜を高品質で薄膜化することができる。このため、薄膜化に伴うリーク電流の増加やストレス誘起リーク電流、高電界印加時のトラップ生成を抑制し、素子の信頼性を大きく改善することができる。これにより、素子に対する電源電圧の低減化、素子の微細化の実現と同時に素子特性の信頼性を改善することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１７】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる不揮発性半導体メモリ装置の概略構造を示す断面図である。
【００１８】
ｐ型（第１導電型）シリコン基板（半導体基板）１１の主面の素子形成領域を囲むように、基板１１内に素子分離のためのシリコン熱酸化膜（素子分離絶縁膜）１２が埋め込み形成されている。シリコン基板１１の主面上には、トンネル絶縁膜（第１のゲート絶縁膜）１３を介してフローティングゲート電極１４が形成されている。このフローティングゲート電極１４上にはインターポリ絶縁膜（第２のゲート絶縁膜）１５を介してコントロールゲート電極１６が形成されている。
【００１９】
インターポリ絶縁膜１５は、例えばシリコン酸化膜とＣＶＤシリコン窒化膜とＣＶＤシリコン酸化膜からなる厚さ７ｎｍのＯＮＯ膜である。なお、フローティングゲート電極１４及びコントロールゲート電極１６は、多結晶シリコン膜で形成されている。
【００２０】
トンネル絶縁膜１３，フローティングゲート電極１４，インターポリ絶縁膜１５，及びコントロールゲート電極１６からなるゲート電極部の側壁には、シリコン酸化膜１７が形成されている。そして、基板１１の主面には、ゲート電極部をマスクに、リンのイオン注入によってｎ型（第２導電型）のソース及びドレイン拡散層１８が形成されている。
【００２１】
ここまでの基本構成は従来装置と同様であるが、本実施形態では、トンネル絶縁膜１３の構成が従来装置とは異なっている。即ち、本実施形態のトンネル絶縁膜１３は、図２に示すように、シリコン窒化膜１３ａをシリコン酸化膜１３ｂ，１３ｃで挟んだ積層構造となっている。ここで、シリコン窒化膜１３ａは、基板１１上に形成したシリコン酸化膜１３ｂ上にアモルファスシリコン膜を堆積し、このアモルファスシリコン膜を窒化することにより得られる。
【００２２】
シリコン酸化膜１３ｂ上に堆積されたアモルファスシリコン膜の窒化を行うことで、図３に示すように、窒素の結合状態を三配位（即ち、窒素の３本の結合手がシリコンと結合した状態）とすることができる。また、図３には、光電子分光法により測定した窒素のスペクトルを示す。従来方法に比べて本実施形態の方が、ピーク位置が低束縛エネルギー側へシフトし、さらに高エネルギー成分の減少が見られる。これは、窒素結合がより完全な三配位結合状態となっていることを示している。なお、図３の例では、窒素の第二近接原子が全て窒素となっている最も望ましい状態であるが、窒素の第二近接原子の少なくとも１つが窒素であればよい。
【００２３】
一方、従来のシリコン酸窒化膜は、図４（ａ）に示すように、シリコン基板１１を酸化してシリコン酸化膜１３ｂを形成した後、図４（ｂ）に示すように、例えばアンモニア（ＮＨ3 ）ガス雰囲気中に曝すことで窒素原子を膜１３ｂ中に導入する。これによって、図４（ｃ）に示すようにシリコン窒化膜１３ａを形成する。
【００２４】
このようにして膜中に導入された窒素は、シリコン酸化膜１３ｂ中の結合力の強いシリコンと酸素の結合を切断しなければならず、それと同時に切断された酸素は全てが外方拡散できないので、完全な三配位窒素結合を形成することはできない。そして、例えば二配位の窒素結合のような不完全な窒素結合状態を形成する。
【００２５】
この二配位の窒素結合は、例えば窒素の一つの結合手がシリコンと二重結合することで見かけ上未結合手などを生じさせていない。しかし、この結合は不安定であり、容易にホールをトラップする。これは、接しているシリコンの価電子帯近傍に準位を形成することに起因している。そしてこの場合、電圧印加によりシリコン側からのホールを捕獲し、シリコンと二重結合を形成していた窒素の結合手が１本切断され、シリコン側に正の固定電荷、窒素側に未結合手と欠陥が容易に生成されてしまう。
【００２６】
これに対し、本実施形態によるトンネル絶縁膜１３ではシリコン窒化膜１３ａを直接形成しているため、窒素は三配位の窒素結合になりやすい。さらに、本実施形態によれば三配位窒素結合の高密度化ができ、また窒素結合は安定化しているため、電気的なストレス印加に対しても容易に切断されるようなことはない。
【００２７】
図５は、第一原理計算により、窒素の高濃度化による結合エネルギーの向上を示す図である。この図から分かるように、シリコン中の窒素原子密度が高くなるほどに、原子１個あたりの脱離エネルギーが小さくなっている。即ち、窒素が高濃度に凝集することで、シリコン酸化膜のシリコン−酸素結合に匹敵する強い結合を作り得ることを示している。
【００２８】
このような方法で形成したＭＯＳキャパシタの電気的特性を、図６に示す。図６は、従来及び本実施形態によるトンネル絶縁膜を比較した特性図である。これは、それぞれのトンネル絶縁膜に電気的なストレスを印加して、それによって増加するリーク電流（Stress Induced Leakage Current：ＳＩＬＣ）を比較している。ストレス誘起リーク電流は、電気的なストレス印加で絶縁膜中に形成された欠陥を介して流れるリーク電流であり、膜中に欠陥が多量に形成されれば、それだけリーク電流は増加する。図６によると、従来例のトンネル絶縁膜ではストレス印加によって、ストレス誘起リーク電流が大幅に増加しているが、本実施形態によれば殆ど増加しないことが分かる。
【００２９】
つまり、本実施形態により膜中の欠陥生成が抑制されていることを示しており、本実施形態によるトンネル絶縁膜が高品質かつ高信頼であることが分かる。さらに、本実施形態ではトンネル絶縁膜１３の中央部分に構造的に安定な三配位結合からなるシリコン窒化膜１３ａが位置し、その上下はシリコン酸化膜１３ｂ，１３ｃで挟まれている構造となっていることから、最もストレス誘起リーク電流に寄与する膜中央付近の欠陥の生成を抑制することができている。
【００３０】
さらに、図７で示すように、書込電圧の低電圧化に対しても効果が発揮される。図７は、本実施形態により得られるＭＯＳキャパシタのバンド構造の模式図である。本実施形態のトンネル絶縁膜１３は、シリコン窒化膜１３ａをシリコン酸化膜１３ｂ，１３ｃで挟んだ構造になっている。データ保持時、即ちトンネル絶縁膜１３に小さな電界がかかっている状態では、図７（ａ）に示すように、シリコン酸化膜１３ｂ，１３ｃのバリアハイトとの総膜厚により、電子のトンネル確率は小さく、電流は流れない。
【００３１】
一方、この構造に電圧を印加すると、図７（ｂ）に示すように、誘電率の低いシリコン酸化膜１３ｂ，１３ｃにより大きな電界が加わり、薄いシリコン酸化膜１３ｂ，１３ｃをトンネルして、さらにシリコン窒化膜１３ａの低いバリアハイト上を越えて容易に電子は陽極側へ通過し得るようになる。これにより、優れたデータ保持特性と書込電圧の低電圧化が両立できることになる。また、ここでは示さないが、シリコン基板側界面にはシリコン酸化膜１３ｂが形成されていることから、一般的に知られている窒素導入による界面特性や信頼性の劣化に対しても有効である。
【００３２】
図８は、本実施形態における効果を説明するための図である。シリコン層の窒化を例えば８００℃以上の高温で、１００Torr（13300Pa）より高い圧力下で行うと、図８（ａ）に示すようにシリコン窒化膜１３ａが面内方向に連続膜にならない。このような膜を用いて、例えば酸素のような酸化剤２０によって酸化を行うと、図８（ｂ）に示すようにシリコン窒化膜１３ａの隙間から酸素が進入し、この部分の酸化を行い、結果として界面に面内方向に不均一なシリコン酸化膜１３ｂが形成されてしまう。
【００３３】
一方、本実施形態のように、例えば８００℃より低い温度で窒化を行うと、１００Torrを超える圧力であっても、図８（ｃ）に示すように、面内方向に連続したシリコン窒化膜１３ａが形成される。これを、例えば酸素のような酸化剤２０で酸化を行うと、図８（ｄ）に示すように、シリコン窒化膜１３ａの表面のみシリコン酸化膜１３ｃ或いは窒素を含むオキシナイトライド膜（シリコン酸窒化膜）が均一に形成される。また、本実施形態で実現し得るシリコン窒化膜は、前記図３に示したように三配位窒素結合を高濃度に含む膜とすることができるので、前記図５に示したように窒素−シリコン結合の結合力が酸素−シリコン結合に匹敵する強固な結合とすることが可能となる。
【００３４】
図９は、シリコン窒化膜をシリコン酸化膜で挟んだゲート絶縁膜を有するＭＯＳ構造の特性図であり、シリコン窒化膜が連続膜と不連続膜の場合を示している。シリコン酸化膜に挟まれて連続膜や不連続膜のシリコン窒化膜からなる構造は、ＭＯＮＯＳメモリ或いはドットメモリとして公知例がある。これらの場合は、シリコン窒化膜自体を電荷をトラップする場所として用いて、メモリ特性を得る。例として、ここではシリコン窒化膜のドット（粒状シリコン窒化膜）と本実施形態とを比較する。
【００３５】
ＭＯＮＯＳ或いはドットメモリはシリコン窒化膜のトラップ生成を利用するため、用いられるシリコン窒化膜は二配位の窒素を用いる。これにより、高電界を印加することで、シリコン窒化膜中に電荷がトラップされ電圧−容量特性がトラップされた電荷の極性と量に相関してシフトする。図９において破線で示された例は、シリコン窒化膜ドットに電子がトラップされた場合を示す。これに対し、本実施形態はトラップ生成が抑制される三配位窒素結合からなるシリコン窒化膜から構成されるため、電子或いは正孔が捕獲され得る欠陥が形成されにくい。このため、高電界ストレス印加後も電圧−容量特性もシフトが見られない。
【００３６】
図１０は、シリコン窒化膜を形成する際の成膜温度と成膜圧力と、それらが膜質に及ぼす影響を示す特性図である。８００℃以上の高温でかつ１００Torr（13300Pa）を超える圧力下で窒化を行うと、凝集した不連続のシリコン窒化膜が形成される場合がある。一方、８００℃以上かつ１００Torr以下、或いは８００℃よりも低い温度で高圧或いは低圧で行えば、平坦でかつ連続したシリコン窒化膜を形成することが可能となる。以上のことから、本実施形態で用いられるトンネル絶縁膜形成プロセスにおいて、そのシリコン窒化膜を形成するプロセスは、８００℃よりも低い低温で、又は８００℃以上の高温で１００Torr以下の圧力で行うことが必要となる。
【００３７】
また、シリコン窒化膜を形成する際の成膜温度と成膜圧力に関して、更に説明を加える。図１１は、アモルファスシリコン膜を窒化した場合のシリコン窒化膜の膜質と平坦度に関して、窒化温度と成膜圧力で整理した結果を示す図である。
【００３８】
図１１に示すように、窒化温度と成膜圧力により、シリコン窒化膜の膜質と平坦度を制御することが可能である。本発明においては高密度な三配位窒素結合からなり、かつ平坦であるシリコン窒化膜が必要となる。従って、図１１より、６００℃以下の温度では、平坦なシリコン窒化膜が得られるが、三配位窒素結合の密度は低く、二配位窒素などの不完全な結合も含むため、ストレスリーク電流の起源となる膜中欠陥生成を抑制することができない。一方、圧力が１００Torrより高く８００℃以上の高温で窒化を行うと、高密度な三配位窒素結合からなるシリコン窒化膜が形成できるが、シリコン窒化膜の成長過程で凝集が起こり、粒状の膜となり平坦度が悪化する。従って、窒化温度は６００℃から１０００℃、かつ窒化圧力は１０-1Torrから１００Torr以下の条件でアモルファスシリコンを窒化することが望ましい。
【００３９】
このように本実施形態の不揮発性半導体メモリ装置では、シリコン酸化膜１３ｂ，１３ｃの間に、それよりも誘電率が２倍大きいシリコン窒化膜１３ａを挟むことで、シリコン酸化膜側の電界を高めることができ、前記図７に示すように注入効率が向上する。また、三配位窒素結合が高密度に凝集したシリコン窒化膜１３ａなので、特にストレス印加（即ち高電界での書き込み・消去時）により形成される欠陥生成が抑制され、ストレス誘起リーク電流が抑制される。さらに、シリコン酸化膜１３ｂ，１３ｃとシリコン窒化膜１３ａの積層構造としているため、高電圧ストレス印加により生成される欠陥が基板側からフローティングゲートまで連結することを抑制し、絶縁破壊を起こしにくくする。これにより、長寿命化し高信頼な素子となる。
【００４０】
（第２の実施形態）
図１２は、本発明の第２の実施形態に係わる不揮発性半導体メモリ装置の製造工程、特にトンネル絶縁膜の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００４１】
まず、図１２（ａ）に示すように、シリコン基板１１の表面を、例えば酸素ガスを用いて酸化し、厚さ２ｎｍ程度のシリコン酸化膜１３ｂを形成する。次いで、図１２（ｂ）に示すように、例えばジシランガスを用いて、シリコン酸化膜１３ｂ上に厚さ１ｎｍ程度の平坦なアモルファスシリコン膜１３ｄを成膜する。
【００４２】
次いで、図１２（ｃ）に示すように、例えばプラズマ窒化法を用いて、温度７００℃、圧力５０Torr（6650Pa）で、アモルファスシリコン膜１３ｄを直接窒化する。これにより、厚さ２ｎｍ程度のシリコン窒化膜１３ａを形成する。このとき、プラズマ窒化のガスソースとして、例えば窒素を用いているが、これに例えば酸素を混合させて窒化を行うと、酸素の導入されたシリコン窒化膜（いわゆるオキシナイトライド膜）を形成することができる。また、窒化用ガスと酸化用ガスの混合比を変えることで、シリコン窒化膜中の酸素濃度を所望の濃度に制御することが可能となる。
【００４３】
次いで、例えば酸素ガス（酸化剤）２０を用いてシリコン窒化膜１３ａの表面を酸化し、厚さ２ｎｍ程度のシリコン酸化膜１３ｃを形成する。これにより、図１２（ｄ）に示されるように、シリコン酸化膜１３ｂ，１３ｃに挟まれたシリコン窒化膜１３ａからなるトンネル絶縁膜１３が形成される。続いて、図１２（ｅ）に示すように、トンネル絶縁膜１３上にフローティングゲート電極１４として厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。これによって、ＭＯＳ構造を形成することができる。
【００４４】
なお、この後に、インターポリ絶縁膜及びコントロールゲート電極としての多結晶シリコン膜を堆積し、これらをゲートパターンに加工することにより不揮発性半導体メモリ装置を作製することができる。
【００４５】
また、インターポリ絶縁膜や多結晶シリコン膜を堆積することなく、前記図１２（ｅ）に示す状態で、ゲートパターンの加工及びソース・ドレイン領域の形成を行うことにより、図１３に示すように通常のＭＯＳトランジスタを作製することができる。ここで、図１３において、５３はシリコン窒化膜１３ａをシリコン酸化膜１３ｂ，１３ｃで挟んで構成されたゲート絶縁膜、５４は多結晶シリコン等からなるゲート電極を示している。
【００４６】
図１４は、シリコン窒化膜中の酸素濃度を分析した結果を示す。窒素ガスのみで窒化を行った場合は、残留酸素の影響で少量の酸素が導入されているが、酸素ガスを窒素ガスの２０％相当分だけ添加すると、シリコン窒化膜中に窒素との相対濃度で約４０％の酸素を導入することができている。
【００４７】
以上のように、シリコン窒化膜１３ａ中に酸素を含有させると、シリコン窒化膜１３ａ中の不完全な結合部分を酸素で置換することができ、これによってより欠陥生成しにくい膜構造とすることができる。また、酸素を導入することのこれ以外の利点としては、酸素導入でシリコン窒化膜のバンドギャップを広げることができ、不揮発性メモリの動作上でのリーク電流を低減させることが可能となる。
【００４８】
以上では、シリコン窒化膜形成時に添加する酸化用ガスとして、酸素を用いた場合について説明したが、これに限定されるものではなく、例えばＮ2 ＯやＮＯ等の酸化性ガスを用いても同様の効果が得られる。また、窒化時に酸化性ガスを添加することで、酸素をシリコン窒化膜中に導入する方法について説明したが、これに限定されるものではなく、例えばアモルファスシリコン膜成膜時に、例えばジシランガスに酸素ガスを添加することで、酸素添加アモルファスシリコン膜を形成し、これを例えば窒素プラズマで窒化する方法でも、酸素含有シリコン窒化膜を形成することが可能である。
【００４９】
また、別の方法として、シリコン窒化膜１３ａをシリコン基板１１上に直接窒化等で形成し、これを酸化する方法がある。ロジック用の極薄シリコン窒化膜の酸化であれば、酸素はシリコン基板まで到達することができる（例えば、特開２００１−１９０８０５号公報）。
【００５０】
しかし、トンネル絶縁膜は膜厚が厚く、また、高密度な三配位窒素結合からなるシリコン窒化膜は酸素を通しにくい。従って、図１５に示すように、シリコン窒化膜１３ａの表面のみが酸化され、シリコン基板１１とシリコン窒化膜１３ａの界面には酸素が導入されない。このようなトンネル絶縁膜構造の場合、印加する電圧の極性によって、電子の注入効率が変わり、フラッシュメモリにおける書き込みと消去の電圧が変わってしまうことになる。従って、本実施形態のように両界面にシリコン酸化膜１３ｂ，１３ｃが位置する構造が望ましい。
【００５１】
また、ここでは図示しないが、アモルファスシリコン成膜後の窒化において、例えば室温でプラズマ窒化を行うと、高温窒化時とは異なり、三配位窒素結合が低密度な不完全なシリコン窒化膜が形成される。この場合、この膜には欠陥或いは電気的なストレス印加で容易に欠陥となるような構造を含んでおり、トンネル絶縁膜としての機能を満たさない。
【００５２】
しかし、例えば７５０℃で酸素と水素の燃焼酸化等で酸化を行うと、酸素或いは水素と酸素からなる物質がシリコン窒化膜中へ拡散し、シリコン窒化膜中の欠陥サイトを酸素若しくは水素で終端するなどして、オキシナイトライド膜となる。これによって得られるオキシナイトライド膜は、従来方法であるシリコン酸化膜への窒素導入方法に比べて、膜中の窒素濃度を高くすることができる。さらに、シリコン窒化膜中の弱い結合を結合エネルギーの大きい酸素−シリコン結合にすることができ、ストレス誘起リーク電流の低減など、信頼性上優れた膜にすることも可能である。
【００５３】
本実施形態ではアモルファスシリコン膜の窒化をしているが、これはトンネル絶縁膜を平坦化するためには、非晶質状のシリコン薄膜が望ましいためである。また、窒化時に窒素原子や窒素化合物が膜中で拡散しやすくかつ結合をして窒化膜構造を形成する際には、更に窒化効率を向上させかつ高品質な窒化膜を実現するためには、結晶のシリコン膜より非晶質のシリコン薄膜が望ましい。
【００５４】
また、窒化温度はアモルファスシリコンが結晶化する温度よりも低温で行うことが望ましく、７００℃以下が望ましい。これは、結晶化してしまっても窒化は可能だが、結晶化によりラフネスが増大するためである。特に、高真空中ではシリコン層が窒化前に凝集し粒状になってしまうなどが起こるため、非晶質の平坦性と窒化効率を維持し、高品質・高信頼のトンネル絶縁膜にするためには、シリコン層が結晶化する温度以下で窒化を行うことが望ましい。
【００５５】
（第３の実施形態）
図１６は、本発明の第３の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００５６】
まず、図１６（ａ）に示すように、例えば面方位（１００）、比抵抗１０〜２０Ωｃｍのｐ型（第１導電型）シリコン基板１１を用意し、このシリコン基板１１の表面に溝を形成し、そこにＣＶＤ酸化膜を埋め込むことにより厚さ０．６μｍ程度の素子分離絶縁膜１２を形成する。次いで、酸素ガスを用いて、９５０℃で酸化を行い、シリコン基板１１の表面に約２ｎｍのシリコン酸化膜１３ｂを形成し、続いて例えばジシランガスを用いた熱ＣＶＤ法により、４００℃、１Torr（133Pa）で１．５ｎｍ程度のアモルファスシリコン膜１３ｄを堆積する。
【００５７】
次いで、図１６（ｂ）に示すように、例えばプラズマ窒化法を用いて、温度７００℃、圧力５０Torrでアモルファスシリコン膜１３ｄを窒化することにより、厚さ２ｎｍのシリコン窒化膜１３ａを形成する。
【００５８】
次いで、図１６（ｃ）に示すように、例えば酸素ガス雰囲気中にこのシリコン窒化膜１３ａを曝して酸素原子２０を導入する。ここで、シリコン酸化膜１３ｃは、例えばジクロルシランガスと酸素ガスを用いて、８５０℃で堆積するＣＶＤシリコン酸化膜でもよい。これにより、図１６（ｄ）に示されるように、シリコン酸化膜１３ｂ，１３ｃに挟まれたシリコン窒化膜１３ａからなるトンネル絶縁膜（第１のゲート絶縁膜）１３が形成される。
【００５９】
次いで、図１６（ｅ）に示すように、トンネル絶縁膜１３上にフローティングゲート電極１４として、厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。次いで、図１６（ｆ）に示すように、多結晶シリコン膜上にインターポリ絶縁膜（第２のゲート絶縁膜）１５として、例えば厚さ７ｎｍのＯＮＯ膜１６を形成する。次いで、図１６（ｇ）に示すように、ＯＮＯ膜１６上に、厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜をコントロールゲート電極１６として堆積する。
【００６０】
次いで、図１６（ｈ）に示すように、レジストマスク２１でパターニングした後、コントロールゲート電極１６としての多結晶シリコン膜、フローティングゲート電極１４としての多結晶シリコン膜、トンネル絶縁膜１３及びＯＮＯ膜１５を反応性イオンエッチング法によりエッチングして、ゲート部を形成する。さらに、レジストマスク２１を除去した後に加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約３ｎｍの後酸化膜１７を形成する。
【００６１】
なお、フローティングゲート電極１４は、コントロールゲート電極１６の形成前に、ゲート幅方向の不要部分がＲＩＥ等によって除去される。そして、フローティングゲート電極１４のゲート長方向の不要部分は、コントロールゲート電極１６のゲート加工時に同時に除去される。
【００６２】
次いで、例えばリンを全面に３×１０15ｃｍ-2イオン注入する。その後、例えば１０００℃，２０秒間の熱処理を行い、リンをシリコン基板１１中に拡散し活性化させ、ソース・ドレイン領域となる拡散層１８を形成し、図１６（ｉ）のような構造とする。
【００６３】
この後は特に図示しないが、例えば全面に厚さ３００ｎｍのシリコン酸化膜（層間絶縁膜）をＣＶＤ法により堆積し、次いで異方性ドライエッチングにより層間絶縁膜にコンタクトホールを開口する。この後、シリコン、銅をそれぞれ例えば０．５％ずつ含有する厚さ８００ｎｍのアルミニウム膜を形成した後、これをパターニングして電極を形成する。この後、４５０℃で１５分間水素を１０％含む窒素雰囲気で熱処理した。
【００６４】
このように本実施形態によれば、高品質かつ高信頼なトンネル絶縁膜１３を有する不揮発性半導体メモリを形成することができる。また、トンネル絶縁膜１３を、例えばシリコン酸化膜１３ｂ，１３ｃ（厚さ２ｎｍ）に挟まれたシリコン窒化膜１３ａ（厚さ２ｎｍ）とすることで、リーク電流を抑制できると共に、トンネル絶縁膜１３の物理膜厚は６ｎｍとなり、トンネル絶縁膜１３自身の薄膜化が可能となる。これにより、電源電圧の低減にも貢献し、素子の特性向上のみならず信頼性向上も実現することが可能となる。
【００６５】
ここでは、三配位の窒素結合からなるシリコン窒化膜を形成する方法として、窒素プラズマを用いた直接窒化を例として取り上げて説明したが、これに限定されるものではなく、アンモニア（ＮＨ3 ）ガスや窒素ラジカルを用いた窒化でも同様の効果が得られる。アンモニアガスを用いるとシリコン窒化膜中に水素が導入されるため、シリコン窒化膜形成後にシリコン窒化膜形成温度よりも高い温度で真空中若しくは窒素や不活性ガス中での熱処理を行い、膜中に取り込まれた水素を取り除いても良い。
【００６６】
アンモニアガスによるシリコン窒化膜の場合のみならず、その他の方法で形成されたシリコン窒化膜の場合も、シリコン窒化膜形成後に窒化温度以上の温度で真空中或いは窒素や不活性ガス中で熱処理を施すと、シリコン窒化膜の構造緩和が促進され、より構造的に安定な三配位シリコン窒化膜を実現することが可能となる。さらに、窒化後に高温アニールを施すことで、耐酸化性が向上し、酸化がシリコン窒化膜表面に限定される。
【００６７】
これを説明するために、図１７を特性図として示す。これは、トンネル絶縁膜中の酸素と窒素の濃度分布を二次イオン質量分析法で測定した結果である。これによれば、シリコン窒化膜層の表面にはシリコン酸化膜或いはオキシナイトライド膜が形成されるが、シリコン窒化膜中への酸素の拡散は抑制されていることが示される。但し、シリコン基板界面との界面近傍に見られる酸素のピークは、アモルファスシリコン成膜前のシリコン酸化膜を反映している。
【００６８】
なお、本実施形態では、シリコン窒化膜形成後の酸化工程（図１６（ｃ））では酸素（Ｏ2 ）ガスを用いた酸化を例として説明したが、これに限定されるものではなく、オゾン（Ｏ3 ）ガス、水蒸気（Ｈ2 Ｏ）を含有するガス、酸素ラジカル、一酸化二窒素（Ｎ2 Ｏ）ガスで行っても同様の効果が得られる。これらのガスの組み合わせによって、シリコン窒化膜上のシリコン酸化膜１３ｃは、所望の窒素濃度のオキシナイトライド膜にすることも可能である。
【００６９】
（第４の実施形態）
図１８は、本発明の第４の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００７０】
図１８（ａ）〜（ｅ）に示すように、前記図１６（ａ）〜（ｅ）と同様の工程により、面方位（１００）、比抵抗１０〜２０Ωｃｍのｐ型シリコン基板１１の表面に溝を形成し、厚さ０．６μｍ程度の素子分離絶縁膜１２を埋め込み形成した後、シリコン基板表面に約２ｎｍのシリコン酸化膜１３ｂを形成し、続いてアモルファスシリコン膜１３ｄを堆積する。次いで、プラズマ窒化法を用いて厚さ２ｎｍのシリコン窒化膜１３ａを形成した後、酸素原子２０の導入によりシリコン酸化膜１３ｃを形成することにより、シリコン酸化膜１３ｂ，１３ｃに挟まれたシリコン窒化膜１３ａからなるトンネル絶縁膜１３を形成する。次いで、トンネル酸化膜１３上にフローティングゲート電極１４として、厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。
【００７１】
次いで、図１８（ｆ）に示すように、多結晶シリコン膜１４上に例えば厚さ１５ｎｍのランタンアルミネート膜（ＬａＡｌＯｘ）１５ｂをＣＶＤ法で堆積する。次いで、図１８（ｇ）に示すように、ランタンアルミネート膜１５ｂ上にコントロールゲート電極１６として、厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。
【００７２】
次いで、図１８（ｈ）に示すように、レジストマスク２１でパターニングした後、コントロールゲート電極１６としての多結晶シリコン膜１６、フローティングゲート電極１４としての多結晶シリコン膜、トンネル絶縁膜１３及びランタンアルミネート膜１５ｂを反応性イオンエッチング法によりエッチングして、ゲート部を形成する。さらに、レジストマスク２１を除去した後に、加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約３ｎｍの後酸化膜１７を形成する。
【００７３】
次いで、例えばリンを全面に３×１０15ｃｍ-2イオン注入する。その後、例えば１０００℃、２０秒間の熱処理を行い、リンをシリコン基板１１中に拡散し活性化させ、ソース・ドレイン領域となる拡散層１８を形成し、図１８（ｉ）のような構造とする。
【００７４】
この後は特に図示しないが、先の第３の実施形態と同様に、ＣＶＤ法による層間絶縁膜の堆積し、コンタクトホールの開口、アルミニウム膜からなる電極の形成を行い、さらに窒素雰囲気での熱処理を行う。
【００７５】
このように本実施形態によれば、フローティングゲート電極１４とコントロールゲート電極１６との間のインターポリ絶縁膜を高誘電体膜であるランタンアルミネート膜１５ｂで形成できるため、フローティングゲート電極１４とコントロールゲート電極１６とのカップリング比を増加させることが可能となり、さらにトンネル絶縁膜１３も薄膜化するため、更なる書き込み電圧の低電圧化を実現できる。また、カップリング比を上げるためにフローティングゲート電極１４とコントロールゲート電極１６との間の絶縁膜１５ｂの面積を大きくする必要がないため、該絶縁膜１５ｂとトンネル絶縁膜１３を同じ面積にすることができ、ゲート部を単純な平面積層構造とすることが可能となる。これにより、素子の微細化に伴うセル間の干渉の問題も解決することが可能となる。
【００７６】
さらに、フローティングゲート電極１４とコントロールゲート電極１６の間に金属酸化物などの High-k 膜を用いると、フローティングゲート電極１４の多結晶シリコン膜の粒界を介して金属不純物が拡散し、トンネル絶縁膜１３に導入される。従来のトンネル絶縁膜では、容易に金属不純物が膜中に導入されるため、トラップが形成され耐圧が著しく劣化するという減少が見られる。これに対し本実施形態のトンネル絶縁膜１３を用いることで、構造的に安定なシリコン窒化膜１３ａが金属不純物の拡散を抑止すると同時に、シリコン酸化膜１３ｂ，１３ｃとシリコン窒化膜１３ａの積層構造であるが故に、ストレス印加時に形成される金属不純物起因の欠陥がフローティングゲート電極１４とシリコン基板界面まで連結することが抑制される。このため、絶縁破壊耐性の劣化も抑止することが可能となる。
【００７７】
上記の実施形態においては、フローティングゲート電極１４とコントロールゲート電極１６の間に位置する高誘電体膜１５ｂとして、ランタンアルミネート膜（ＬａＡｌＯｘ）を例として取り上げたが、これに限定されるものではなく、酸化アルミニウム（Ａｌ2 Ｏ3 ）や酸化ハフニウム（ＨｆＯ2）などの高誘電率を有する金属酸化物、アルミネート膜（ＭＡｌＯｘ、Ｍ：金属元素、ｘ：酸素含有率）、シリケート膜（ＭＳｉＯｘ、Ｍ：金属元素、ｘ：酸素含有率）、ＨｆＯ2 、ＺｒＯ2 、ＣｅＯ2 などの遷移金属の酸化物やＬａ2 Ｏ3 、ＬａＳｉＯｘなどでも同様の効果が得られる。その電極間の高誘電体膜を酸化アルミニウムと酸化ハフニウムの積層とし、原子状酸素で酸化アルミニウム膜中の酸素欠損等の欠陥を、低温で改善することができ、リーク電流を低く抑えた構造を実現することができる。
【００７８】
（第５の実施形態）
図１９は、本発明の第５の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００７９】
図１９（ａ）は、前記図１２（ｃ）に示すように、シリコン基板１１上にシリコン酸化膜１３ｂを形成し、その上にシリコン窒化膜１３ａを形成した状態である。前記図１２の工程においては、シリコン窒化膜形成後に例えば酸素などの酸化性ガスに暴露することで、シリコン窒化膜を挟み込むようにシリコン酸化膜を形成しているが、このシリコン窒化膜は３配位結合を有していることから、表面の酸化速度が遅い。
【００８０】
この課題を解決するために本実施形態では、図１９（ｂ）に示すように、シリコン窒化膜１３ａの形成後に、シリコン窒化膜１３ａ上にシリコン膜２３を堆積する。その後、図１９（ｃ）に示すように、例えば酸素などの酸化性ガス２０に曝す。これにより、図１９（ｄ）に示すように、シリコン膜２３は酸化されシリコン酸化膜１３ｃになる。さらに、シリコン窒化膜１３ａを酸化剤が突き抜けることにより、基板１１とシリコン窒化膜１３ａの間に挟まれた領域のシリコン酸化膜１３ｂの膜厚が増大することになる。
【００８１】
次いで、図１９（ｅ）に示すように、シリコン酸化膜１３ｃ上に多結晶シリコン膜を堆積しフローティングゲート電極１４を形成する。
【００８２】
本実施形態の工程では、シリコン窒化膜１３ａ上のシリコン酸化膜１３ｃの膜厚は、堆積するシリコン膜２３の膜厚で制御することが可能となる。ここで、シリコン窒化膜１３ａ上に形成するシリコン膜２３は非晶質シリコン膜、多結晶シリコン膜、単結晶シリコン膜のいずれでも良いが、シリコン窒化膜表面上に均一に堆積するためには、非晶質シリコンであることが望ましい。
【００８３】
シリコン膜２３は多結晶シリコン膜でも構わないが、面方位の異なるシリコン結晶粒となるため、酸化量が不十分の場合には、シリコン粒がシリコン酸化膜１３ｃ上に残る場合もある。この場合、図２０に示すように、このシリコン粒２４を用いて、ここに電荷を蓄積して量子効果を利用した半導体メモリ装置を形成することも可能である。また、シリコン膜の堆積を例えばシラン（ＳｉＨ4 ）ガスやジクロルシラン（ＳｉＨ2 Ｃｌ2 ）ガスを用いて、７００℃の高温下で行うと、堆積されるシリコン膜は単結晶シリコン膜となる。単結晶シリコン膜にすれば、酸化が均一に進行するため、より高品質なシリコン酸化膜１３ｃを形成することが可能となる。
【００８４】
なお、ここで記述している「単結晶膜」とは、Ｃ軸方向（界面に対して垂直方向）の結晶性が揃い、ａ軸，ｂ軸方向（面内）の結晶性も揃っている膜のことである。
【００８５】
（第６の実施形態）
図２１は、本発明の第６の実施形態に係わる不揮発性半導体メモリ装置の概略構造を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【００８６】
本実施形態においては、ｐ型シリコン基板１１上に、素子分離のためのシリコン熱酸化膜（素子分離絶縁膜）１２が埋め込み形成されている。シリコン基板１１の表面には、リンのイオン注入によってｎ型のソース及びドレイン拡散層１８が形成されている。また、シリコン基板１１の表面上には、前記図２に示したようにシリコン酸化膜１３ｂ，１３ｃに挟まれたシリコン窒化膜１３ａの積層構造からなるトンネル絶縁膜（第１のゲート絶縁膜）１３が形成されている。
【００８７】
トンネル絶縁膜１３上には、フローティングゲート電極となるニッケルシリサイド膜１４ａが形成されている。さらに、このフローティングゲート電極１４ａ上には、第２のゲート絶縁膜としてここでは厚さ１５ｎｍのランタンアルミネート膜１５ｂが形成されている。さらに第２のゲート絶縁膜１５ｂ上には、コントロールゲート電極となる多結晶シリコン膜１６が形成されている。さらに、ゲート部の側壁にはシリコン酸化膜１７が形成されている。
【００８８】
以上のようにして形成された不揮発性半導体メモリは、従来の多結晶シリコンからなるゲート電極に比べ、電圧印加による電極中に伸びる空乏層幅を抑制することが可能となるので、トンネル絶縁膜１３へ有効に電界が印加され、書き込み低電圧化が可能となる。
【００８９】
図２２は、それを示す特性図である。シリコン酸化膜よりも誘電率の高いシリコン窒化膜を用いると、従来のシリコン酸化膜に比べて多結晶シリコン中での空乏層幅が広くなり、トンネル絶縁膜に実効的に印加される電界が弱まる。これを抑制するために、ここではニッケルシリサイド膜１４ａをフローティングゲート電極に用いている。
【００９０】
また、フローティングゲート電極の材料はニッケルシリサイドに限定されるものではなく、タングステンシリサイド等の他のシリサイドでも良く、またタンタルナイトライド（ＴａＮ）やチタンナイトライド（ＴｉＮ）のような金属化合物でも同様の効果が得られる。さらに、ルテニウム（Ｒｕ）やタングステン（Ｗ）等の金属材料でも良い。これらの場合、多結晶シリコン膜のようにフローティングゲート電極とコントロールゲート電極間に位置する第２の絶縁膜との反応で形成されるシリコン酸化膜界面層が形成されにくいため、第２の絶縁膜の薄膜化にも有効である。
【００９１】
（第７の実施形態）
図２３は、本発明の第７の実施形態に係わるフィン型不揮発性半導体メモリ装置の概略構造を示す斜視図である。
【００９２】
フィン型不揮発性半導体メモリは、図２３に示すような、フィンと呼ばれる板状の素子領域３１にトランジスタを構成した不揮発性メモリであり、微細化，高集積化，短チャネル効果抑制などの効果がある。また、このようなフィン構造においても、シリコン窒化膜をシリコン酸化膜で挟んだ積層構造でトンネル絶縁膜３３を構成し、更にシリコン窒化膜を三配位窒素結合が高密度に凝集したシリコン窒化膜とすることにより、第１の実施形態と同様の効果を得ることができる。
【００９３】
図２４に、本実施形態の製造工程を示す。この図は、図２３中の矢視Ａ−Ａ’断面図である。
【００９４】
まず、図２４（ａ）に示すように、シリコン基板３０上に形成された板状の素子領域３１を、例えば酸素ガスを用いて酸化し、図２４（ｂ）に示すように厚さ２ｎｍ程度のシリコン酸化膜３３ｂを形成する。続いて、図２４（ｃ）に示すように、例えばジシランガスを用いて、厚さ１ｎｍ程度の平坦なアモルファスシリコン膜３３ｄを成膜する。
【００９５】
次いで、図２４（ｄ）に示すように、例えばプラズマ窒化法を用いて、温度７００℃，圧力５０Torrで、アモルファスシリコン膜３３ｄを直接窒化し、厚さ２ｎｍ程度のシリコン窒化膜３３ａを形成する。このとき、プラズマ窒化のガスソースとして、例えば窒素を用いているが、これに例えば酸素を混合させて窒化を行うと、酸素の導入されたシリコン窒化膜（いわゆるオキシナイトライド膜）を形成することができる。また、窒化用ガスと酸化用ガスの混合比を変えることで、シリコン窒化膜中の酸素濃度を所望の濃度に制御することが可能となる。
【００９６】
次いで、例えば酸素ガスを用いて酸化し、図２４（ｅ）に示すように、厚さ２ｎｍ程度のシリコン酸化膜３３ｃを形成する。これにより、シリコン酸化膜３３ｂ，３３ｃに挟まれた酸素を含有するシリコン窒化膜３３ａからなるトンネル絶縁膜３３が形成される。続いて、図２４（ｆ）に示すように、トンネル絶縁膜３３上にフローティングゲート電極３４として、厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。
【００９７】
次いで、図２４（ｇ）に示すように、多結晶シリコン膜３４上に、例えば厚さ７ｎｍのＯＮＯ膜３５を形成する。続いて、図２４（ｈ）に示すように、ＯＮＯ膜３５にコントロールゲート電極３６として、厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。
【００９８】
これ以降の工程は図示しないが、他の実施形態と同様に、レジストマスクでパターニングした後、上記の多結晶シリコン膜３６，３４、トンネル絶縁膜３３及びＯＮＯ膜３５を反応性イオンエッチング法によりエッチングして、ゲート部を形成する。さらに、レジストマスクを除去した後に、加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約３ｎｍの後酸化膜を形成する。次いで、例えばリンを全面に３×１０15ｃｍ-2イオン注入した後、例えば１０００℃，２０秒間の熱処理を行い、リンをシリコン基板中に拡散し活性化させ、ソース・ドレイン領域となる拡散層を形成する。
【００９９】
次いで、例えば全面に厚さ３００ｎｍのシリコン酸化膜をＣＶＤ法により堆積し、続いて異方性ドライエッチングによりシリコン酸化膜にコンタクトホールを開口する。この後に、シリコン，銅をそれぞれ例えば０．５％ずつ含有する厚さ８００ｎｍのアルミニウム膜を形成した後、これをパターニングして電極を形成する。この後、４５０℃で１５分間水素を１０％含む窒素雰囲気で熱処理した。
【０１００】
このように本実施形態によれば、高品質かつ高信頼なトンネル絶縁膜を有し、かつ微細化・高集積化、短チャネル化抑制するフィン型不揮発性メモリを形成することができる。また、トンネル絶縁膜３３はリーク電流を抑制したトンネル絶縁膜となると同時に、例えばシリコン酸化膜２ｎｍに挟まれたシリコン窒化膜２ｎｍとすることで、物理膜厚は６ｎｍとなり、トンネル絶縁膜自身の薄膜化が可能となる。これにより、電源電圧の低減にも貢献し、素子の特性向上のみならず信頼性向上も実現することが可能となる。
【０１０１】
（第８の実施形態）
図２５は、本発明の第８の実施形態に係わる不揮発性半導体メモリ装置の製造工程、特にトンネル絶縁膜の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【０１０２】
本実施形態が先に説明した第２の実施形態と異なる点は、窒化膜形成の基になるアモルファスシリコンを形成する代わりに、結晶性シリコンを形成したことにある。ここで、結晶性シリコンとは、シリコン全体がアモルファス状態ではなく、単結晶シリコン，多結晶シリコン，又は結晶粒が組み合わさった状態のものを意味している。
【０１０３】
まず、図２５（ａ）に示すように、シリコン基板１１の表面を、例えば酸素ガスを用いて酸化し、厚さ２ｎｍ程度のシリコン酸化膜１３ｂを形成する。次いで、図２５（ｂ）に示すように、例えばシランガスを用いて、シリコン酸化膜１３ｂ上に厚さ１ｎｍ程度の平坦なシリコン膜１３ｅを成膜する。このときの条件は、温度７２０℃、圧力２７５Torr、成膜時間は０．５秒であった。
【０１０４】
次いで、図２５（ｃ）に示すように、例えばプラズマ窒化法を用いて、温度１００℃、圧力０．０３Torrで、シリコン膜１３ｅを直接窒化する。これにより、厚さ１ｎｍ程度のシリコン窒化膜１３ａを形成する。このとき、プラズマ窒化のガスソースとして、例えば窒素を用いているが、これに例えば酸素を混合させて窒化を行うと、酸素の導入されたシリコン窒化膜（いわゆるオキシナイトライド膜）を形成することができる。また、窒化用ガスと酸化用ガスの混合比を変えることで、シリコン窒化膜中の酸素濃度を所望の濃度に制御することが可能となる。
【０１０５】
次いで、例えば酸素ガス（酸化剤）２０を用いてシリコン窒化膜１３ａの表面を酸化し、厚さ２ｎｍ程度のシリコン酸化膜１３ｃを形成する。これにより、図２５（ｄ）に示されるように、シリコン酸化膜１３ｂ，１３ｃに挟まれたシリコン窒化膜１３ａからなるトンネル絶縁膜１３が形成される。続いて、図２５（ｅ）に示すように、トンネル絶縁膜１３上にフローティングゲート電極１４として厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。これによって、ＭＯＳ構造を形成することができる。
【０１０６】
前述したように三配位窒素結合を有するシリコン窒化膜を形成するには、図２５（ｂ）に示す工程で形成するシリコン膜が連続膜であり、且つ平坦に形成されている必要がある。シリコン膜が連続膜になっておらず、シリコンの島（核）が乱立している状態で窒化すると、局所的に薄い領域、更には窒化されていないＳｉ原子を窒化膜中に残すことになり、絶縁性の観点から好ましくない。従って、後述するように（第９の実施形態にて詳細に説明）結晶性シリコン膜の堆積条件が重要となる。
【０１０７】
加えて、多結晶状態であることも好ましくない。Ｓｉが多結晶状態になると、粒界のＳｉは窒化レートが速いが、粒内の結晶Ｓｉは窒化レートが遅いため、窒化されていない結晶Ｓｉ領域を残す危険性が高い。これは、膜中にＳｉドットを残すことになり、絶縁性の観点から好ましくない。従って、後述するように（第９の実施形態にて詳細に説明）多結晶Ｓｉを窒化しきる時間の見積もりが重要となる。
【０１０８】
また、シリコン膜を堆積する表面のダングリングボンドの数を増加させることによって、シリコン膜をより平坦に堆積できることができる。即ち、シリコンを堆積する過程において、シリコンを堆積する直前に表面ダングリングボンドを増加させる工程を追加すると、より優れた平坦性、絶縁性を持った絶縁膜を形成することが可能である。この点についても、後述する第９の実施形態にて詳細に説明する。
【０１０９】
本実施形態では、温度７２０℃、圧力２７５Torrの条件で０．５秒以上堆積することにより、単結晶に近いシリコン膜を連続膜として平坦に形成することができた。そして、このような平坦なシリコン膜を先の条件で窒化することにより、第２の実施形態と同様に三配位窒素結合を高濃度に含むシリコン窒化膜を形成することができた。従って、本実施形態においても、第２の実施形態と同様の効果が得られる。
【０１１０】
（第９の実施形態）
図２６は、本発明の第９の実施形態に係わる不揮発性半導体メモリ装置の製造工程、特にトンネル絶縁膜の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【０１１１】
本実施形態が先に説明した第８の実施形態と異なる点は、結晶性シリコン膜の堆積と窒化を複数回繰り返すことにより十分な膜厚のシリコン窒化膜を形成することにある。
【０１１２】
まず、図２６（ａ）に示すように、シリコン基板１１の表面を、例えば酸素ガスを用いて酸化し、厚さ２ｎｍ程度のシリコン酸化膜１３ｂを形成する。続いて、例えばシランガスを用いて、シリコン酸化膜１３ｂ上にシリコン膜１３ｅを成膜する。このとき、ＣＶＤによる成膜及び窒化処理の両方が可能なチャンバーを用い、このチャンバー内に基板１１を配置してシリコン膜１３ｅの成膜を行った。具体的には、原料ガスをＳｉＨ4 、チャンバー内ガス圧力を２７５Torr、基板温度７２０℃、成膜時間１秒とした。これにより、シリコン酸化膜１３ｂの表面に厚さ１ｎｍのシリコン膜１３ｅが堆積された。
【０１１３】
次いで、チャンバー内の雰囲気を、例えば３TorrのＮＨ3 にし、ヒーターを制御することによりシリコン膜１３ｅの表面を７００℃の温度に設定し、２００秒間以上維持する。これにより、図２６（ｂ）に示すように、厚さ１．３ｎｍのシリコン窒化膜１３ａが形成された。
【０１１４】
次いで、図２６（ｃ）に示すように、再びシランガスを用いて、シリコン窒化膜１３ａ上にシリコン膜１３ｅを成膜する。このとき、原料ガスとしてＳｉＨ4 、チャンバー内ガス圧力を２７５Torr、基板温度７２０℃、成膜時間０．５秒とした。これにより、シリコン酸化膜１３ｂの表面に厚さ１ｎｍのシリコン膜１３ｅが堆積された。
【０１１５】
次いで、図２６（ｄ）に示すように、上記同様に７００℃の温度で２００秒間の窒化処理を行うことにより、シリコン膜１３ｅが窒化膜となり、シリコン窒化膜１３ａの膜厚が１．２ｎｍ増大した。ここで、図２６（ｃ）（ｄ）に示す工程を例えば５回繰り返すことにより６ｎｍ程度のシリコン窒化膜を形成することができる。つまり、図２６（ｃ）（ｄ）に示す工程を複数回繰り返すことにより、高密度な三配位窒素結合からなるシリコン窒化膜を必要な膜厚に形成することができる。
【０１１６】
なお、本実施形態では、シリコン膜の成膜と窒化処理を同一チャンバーにて行っているが、これらを独立したチャンバーで行うようにしても良い。この場合、成膜用チャンバーと窒化用チャンバーを隣接配置し、各チャンバー間を気密に接続すればよい。
【０１１７】
次いで、先の実施形態と同様に、図２６（ｅ）に示すように、例えば酸素ガス（酸化剤）２０を用いてシリコン窒化膜１３ａの表面を酸化し、厚さ２ｎｍ程度のシリコン酸化膜１３ｃを形成する。これにより、シリコン酸化膜１３ｂ，１３ｃに挟まれたシリコン窒化膜１３ａからなるトンネル絶縁膜１３が形成される。これ以降は、先の実施形態と同様に、トンネル絶縁膜１３上にフローティングゲート電極１４を形成することにより、ＭＯＳ構造を形成することができる。
【０１１８】
本実施形態で注意すべき点は、図２６（ａ）（ｃ）に示す工程において、シリコン膜を連続して平坦に形成することである。シリコン膜が連続膜になっておらず、シリコンの島（核）が乱立している状態で窒化し、さらに堆積及び窒化する工程を繰り返すと、結果として凸凹な膜ができることになる。これは局所的に薄い領域を作ることになり、絶縁性の観点から好ましくない。
【０１１９】
加えて、多結晶状態であることも好ましくない。Ｓｉが多結晶状態になると、粒界のＳｉは窒化レートが速いが、粒内の結晶Ｓｉは窒化レートが遅いため、窒化されていない結晶Ｓｉ領域を残す危険性が高い。これは膜中にＳｉドットを残すことになり、絶縁性の観点から好ましくない。従って、後述するように多結晶Ｓｉを窒化しきる時間の見積もりが重要となる。
【０１２０】
図２７は、シリコン基板上に堆積時間を変えてシリコン膜を堆積した後に、７００℃，１０００秒で窒化した場合の、形成される窒化膜厚の変化を示している。堆積時間が０．５秒を超える辺りから膜厚が増え始め、５秒を超えるあたりから膜厚が急激に厚くなっていることが分かる。これは、０．５秒未満ではシリコンが堆積していないか、若しくは連続膜になっていないため、そして０．５秒以上５秒以下ではシリコンが連続膜かつ多結晶状態ではなく単結晶状態（ベアシリコンと同じ状態）になっているために、窒化レートの遅い単結晶シリコンの窒化を観察しているからである。堆積時間が５秒以上となり、単結晶シリコンの上に多結晶シリコンが堆積するようになると、多結晶シリコンの窒化レートは速いため、膜厚は急激に厚くなるのである。この傾向は、下地がシリコン酸化膜の場合やシリコン窒化膜の場合にあっても、同様である。従って、このような傾向を観察することによって、シリコンが連続膜として形成されているかどうか、多結晶シリコンが堆積されているかどうかを確認することができる。つまり、この場合、０．５秒以上５秒以下の時間でシリコンを堆積すればよい。同様に、窒化膜上にシリコン膜を堆積する際には、０．５秒以上５秒以下の時間でシリコンを堆積すればよい。さらに、酸化膜上にシリコン膜を堆積する際には、５秒以上７秒以下の時間でシリコンを堆積すればよい。
【０１２１】
本実施形態で注意すべきもう一つの点は、図２６（ｂ）（ｄ）に示す工程において、多結晶シリコン膜ができてしまったとしても、それを完全に窒化しきることである。窒化しきることでシリコンと窒素のネットワークが形成され、前述した三配位窒素結合の高密度化ができ、欠陥が少なく信頼性の高い窒化膜を形成することが可能となるのである。
【０１２２】
シリコン基板上の多結晶シリコンの窒化においては、最初は窒化速度が速く、ある時点で窒化速度が遅くなる。即ち、窒化時間と形成できる膜厚の関係において、「窒化速度が速い領域」と「窒化速度が遅い領域」とがある。「窒化速度が速い領域」は「窒化レートの速い多結晶シリコンの窒化が起きている領域」であり、「窒化速度が遅い領域」は「多結晶シリコンを窒化し切っており、窒化レートの遅い単結晶シリコンの窒化が起きている領域」である。従って、この関係を観察することによって、多結晶シリコンを窒化しきるための必要な時間を得ることができる。
【０１２３】
図２８に、窒化膜の形成条件によるＳＩＬＣ特性の差異について示す。本実施形態で示したように、シリコン基板を室温でプラズマ窒化して形成した欠陥の多い膜よりも、シリコン基板を７００℃、３Torrの条件でプラズマ窒化して形成した欠陥の少ない膜の方が、低電圧域でのリーク電流が急激に減少していることが分かる。これは、ＳｉとＮのネットワークを形成することによって欠陥の発生が抑えられ、バルク中のリークパスが減少したためである。
【０１２４】
図２９に、シリコン基板を７００℃で１００秒窒化した後に、シリコンを堆積せずにそのまま２００秒窒化する工程を５回繰り返した場合（通常窒化）と、シリコンを１秒間堆積してから２００秒窒化する工程を５回繰り返した場合（サイクル窒化）の、窒化膜厚を比較して示す。シリコンを堆積することによって、同じ成膜時間であるにも拘わらず物理膜厚を４ｎｍ以上厚くできていることが分かる。この違いは、窒化膜が厚くなると共に窒素が窒化膜を通り抜けにくくなることに起因する。窒化膜上にシリコンを堆積し窒化する工程にすることによって、常に窒素は窒化膜を拡散せずともシリコンと反応できることになる。これが同じ成膜時間でも厚く形成できる理由である。
【０１２５】
なお、窒化時間を２００秒としたが、これより長くても構わない。重要なのは、窒化膜上に堆積したシリコンを窒化し切ることである。図３０に、シリコン基板を７００℃で１００秒窒化した後にシリコンを１秒間堆積してから１００秒窒化した場合と、２００秒窒化した場合の窒化膜の特性を比較する。１００秒窒化の場合、ＣＶカーブが負側にシフトしていることが分かる。これは、窒化時間が不十分な場合、シリコンを窒化しきれていないために、膜中に欠陥が多数存在してしまうからである。
【０１２６】
なお、シリコンの堆積時間を１秒としたが、もっと長くても構わない。ただ、その分だけ窒化し切るために必要な時間を長くする必要がある。図３１に、シリコン（単結晶シリコン＋多結晶シリコン）の堆積時間と窒化しきるための時間について示す。堆積膜厚が厚くなると共に、窒化し切るための時間が飛躍的に大きくなってしまうことが分かる。これは、シリコンが多結晶状態であろうとも、厚くなると窒化しきるためにはそれだけ厚い窒化膜を窒素が拡散しなければならないからである。従って、短時間で厚く作るためには、薄く多結晶シリコンを堆積してそれを早く窒化しきる工程を繰り返す方が、効率が良いのである。
【０１２７】
ここで、本実施形態のように結晶性シリコンの成膜と窒化を同一チャンバーで行うことにより、結晶性シリコンの堆積と窒化を速やかに切り換えることができる。さらに、結晶性シリコンの１回の堆積は数秒と極めて短い時間で済む。従って、通常窒化と異なり、結晶性シリコンの成膜と窒化を切り換える回数が多く、その切り換えに要する時間が余分に必要であるとしても、サイクル窒化の方がトータルの処理時間が短くて済むのである。
【０１２８】
また、シリコンの堆積時間は、短すぎてはいけない。シリコンの堆積に関しては、インキュベーションタイムが重要となる。即ち、堆積時間がインキュベーションタイムより短いと、シリコンが堆積していないか、若しくは連続膜となっていないのである。ここでの「連続膜になっていること」とは、「膜を堆積した下地（ここではシリコン酸化膜）が露出していない状態」のことである。図３２に酸化膜上、Ｓｉ上、窒化膜上のシリコンのインキュベーションタイムの比を示す。酸化膜上→Ｓｉ上→窒化膜上の順でインキュベーションタイムが短くなっていることが分かる。このように表面によってインキュベーションタイムが異なるのは、表面に存在するダングリングボンドの数が異なるからである。
【０１２９】
シリコンが連続膜になる膜厚は、シリコンを堆積する表面のダングリングボンド（結合していない手）の数によって異なる。Ｓｉよりも窒化膜（Ｓｉ3Ｎ4 ）上にシリコン膜を形成する場合の方が、連続膜となるまでの時間が短くなる。これは、窒化膜の表面のダングリングボンドがＳｉ表面よりも多いことに起因する。Ｓｉよりも酸化膜（ＳｉＯ2 ）に形成する場合の方が、連続膜となるまでの時間が長くなる。これは、酸化膜の表面のダングリングボンドがＳｉ表面よりも少ないことに起因する。
【０１３０】
表面にダングリングボンドが少ない場合には、Volmer-Weber 型と呼ばれる成長様式を経る。Volmer-Weber 型では、基板上で複数個の原子が凝縮して核ができ、飛来原子が次々に集まって核が３次元的に成長する。蒸着と共に核（島）が成長して合体し、やがて連続な膜になる。蒸着原子−基板原子間より蒸着原子同士の相互作用が強い場合にこの成長様式となる。
【０１３１】
一方、ダングリングボンドが多い場合、Stranski-Krastanov 型（基板上に単層（或いは数層）層状に成長した後、この上に３次元的核が生成して成長する）と呼ばれる成長様式を経て、膜は成長するようになる。つまり、表面にダングリングボンドが多いと最初から連続膜成長しやすいのである。従って、表面によってシリコンを連続膜として堆積するために必要な時間は異なることになる。
図３２に示す関係から、前記図２６（ａ）に示す工程でシリコン膜１３ｅを堆積する場合と、前記図２６（ｃ）に示す工程でシリコン膜１３ｅを堆積する場合とで、必要な時間が異なってくる。本実施形態では、シリコン酸化膜１３ｂ上にシリコン膜１３ｅを堆積する際には約５秒、シリコン窒化膜１３ａ上にシリコン膜１３ｅを堆積する際には約０．５秒とした。
【０１３２】
インキュベーションタイム以下の時間では、シリコンは堆積していないか、連続膜となっていない。図３３にシリコンを５回繰り返し堆積して厚膜化した場合の特性を示す。膜厚はどちらも３ｎｍである。０．１秒堆積し、不連続のままシリコンを堆積し、窒化する工程を繰り返して厚くした窒化膜は、０．５秒堆積し、連続膜としたシリコンを窒化する工程を繰り返して形成した窒化膜に比べて絶縁性が大きく低下していることが分かる。これは、連続膜にならないまま膜を厚くしているために、膜厚の薄い領域ができているからである。
【０１３３】
つまり、シリコンを堆積する表面のダングリングボンドの数を増加させることによって、シリコンをより平坦に堆積できることができる。図３４にシリコン酸化膜上にシリコンを堆積する場合と、シリコン酸化膜表面を０．０８Ｔorr、Ｎ2 で４０％に希釈したＨｅ雰囲気中において１００Ｗのパワーで５秒プラズマ窒化した後（表面にダングリングボンドを作った後）にシリコンを堆積した場合の表面ラフネスの変化を示す。シリコン酸化膜表面を窒化することによって、堆積したシリコンの表面ラフネスが小さくなっていることが分かる。これは窒化することによってシリコン酸化膜表面のダングリングボンドが増え、シリコンの成長様式が Volmer-Weber 型から Stranski-Krastanov 型に移行したことに起因する。従って、シリコンを堆積する過程において、シリコンを堆積する直前に表面ダングリングボンドを増加させる工程を追加すると、より優れた平坦性、絶縁性を持った絶縁膜を形成することが可能である。一例として、先述したプラズマ窒化が挙げられる。
【０１３４】
以上のように、シリコンを堆積して窒化する工程を繰り返すことによって、高密度な三配位窒素結合からなるシリコン窒化膜を厚く作ることが可能である。そして、シリコンの堆積時間、窒化時間を適切な値にすることによって、短時間で厚い窒化膜を作ることが可能となる。
【０１３５】
なお、本実施形態においては、結晶性シリコンの成膜温度を７２０℃、原料ガスをシランに、ガス圧力を２７５Torrとしたが、これらの条件は適宜変更可能である。例えば、温度条件としては、５５０〜１０５０℃の範囲が望ましい。
【０１３６】
また、窒化処理時の窒化ガスをＮＨ3 としたが、他の窒素を含むガスで窒化しても構わない。また、窒化温度を７００℃としたが、他の温度で窒化しても構わない。さらに、窒化圧力を３Torrとしたが、他の圧力で窒化しても構わない。例えば、窒化処理時の温度条件としては、６００〜８５０℃の範囲が望ましい。また、ガス圧力は１００Torr以下が望ましい。
【０１３７】
また、窒化膜上に結晶性シリコンを堆積し、窒化する工程は５回に限らず、何回行っても良い。さらに、窒化膜上に多結晶シリコンを堆積したのち、酸素を含むガスで酸化しても良い。
【０１３８】
（第１０の実施形態）
図３５は、本発明の第１０の実施形態に係わる不揮発性半導体メモリ装置の製造工程、特にトンネル絶縁膜の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
【０１３９】
本実施形態が先に説明した第９の実施形態と異なる点は、結晶性シリコンの代わりにアモルファスシリコンを用いることにあり、それ以外の基本的なプロセスは同じである。
【０１４０】
まず、図３５（ａ）に示すように、シリコン基板１１の表面を、例えば酸素ガスを用いて酸化し、厚さ２ｎｍ程度のシリコン酸化膜１３ｂを形成する。続いて、例えばジシランガスを用いて、シリコン酸化膜１３ｂ上にアモルファスシリコン膜１３ｄを成膜する。このとき、ＣＶＤによる成膜及び窒化処理の両方が可能なチャンバーを用い、このチャンバー内に基板１１を配置してアモルファスシリコン膜１３ｄの成膜を行った。具体的には、原料ガスをＳｉ2Ｈ6 、チャンバー内ガス圧力を１Torr、基板温度４００℃、成膜時間４０分とした。これにより、シリコン酸化膜１３ｂの表面に厚さ２ｎｍのアモルファスシリコン膜１３ｄが堆積された。
【０１４１】
次いで、チャンバー内の雰囲気を、例えば３TorrのＮＨ3 にし、ヒーターを制御することによりアモルファスシリコン膜１３ｄの表面を７００℃の温度に設定し、３００秒間以上維持する。これにより、図３５（ｂ）に示すように、厚さ２．２ｎｍのシリコン窒化膜１３ａが形成された。
【０１４２】
次いで、図３５（ｃ）に示すように、再びジシランガスを用いて、シリコン窒化膜１３ａ上にアモルファスシリコン膜１３ｄを成膜する。このとき、原料ガスとしてＳｉ2Ｈ6 、チャンバー内ガス圧力を１Torr、基板温度４００℃、成膜時間４０分とした。これにより、シリコン酸化膜１３ｂの表面に厚さ２ｎｍのアモルファスシリコン膜１３ｄが堆積された。
【０１４３】
次いで、図３５（ｄ）に示すように、上記同様に７００℃の温度で３００秒間の窒化処理を行うことにより、アモルファスシリコン膜１３ｄが窒化膜となり、シリコン窒化膜１３ａの膜厚が２．２ｎｍ増大した。ここで、図３５（ｃ）（ｄ）に示す工程を複数回繰り返すことにより、必要なシリコン窒化膜厚を得ることができる。
【０１４４】
なお、本実施形態では、アモルファスシリコン膜の成膜と窒化処理を同一チャンバーにて行っているが、これらを独立したチャンバーで行うようにしても良い。この場合、成膜用チャンバーと窒化用チャンバーを隣接配置し、各チャンバー間を気密に接続すればよい。
【０１４５】
次いで、先の実施形態と同様に、図３５（ｅ）に示すように、例えば酸素ガス（酸化剤）２０を用いてシリコン窒化膜１３ａの表面を酸化し、厚さ２ｎｍ程度のシリコン酸化膜１３ｃを形成する。これにより、シリコン酸化膜１３ｂ，１３ｃに挟まれたシリコン窒化膜１３ａからなるトンネル絶縁膜１３が形成される。これ以降は、先の実施形態と同様に、トンネル絶縁膜１３上にフローティングゲート電極１４を形成することにより、ＭＯＳ構造を形成することができる。
【０１４６】
本実施形態においても、先の第９の実施形態と同様に、図３５（ａ）（ｃ）に示す工程において、アモルファスシリコン膜を連続して平坦に形成することが重要である。さらに、図３５（ｂ）（ｄ）に示す工程において、アモルファスシリコン膜を完全に窒化しきることが重要である。このための条件としては、第９の実施形態と実質的に同じでよいが、アモルファスシリコン膜の成膜時の温度は、結晶化が生じないように第９の実施形態よりは低くする必要がある。例えば、温度条件としては、３００℃以上５５０℃未満が好ましい。
【０１４７】
本実施形態においても、シリコン窒化膜をシリコン酸化膜１３ｂ，１３ｃで挟んだ構成のトンネル絶縁膜１３を形成することができ、しかも高密度な三配位窒素結合からなるシリコン窒化膜１３ａを十分な厚さに形成することができ、従って第９の実施形態と同様の効果が得られる。
【０１４８】
（第１１の実施形態）
図３６及び図３７は、本発明の第１１の実施形態に係わるＣＭＯＳ半導体装置を説明するためのもので、図３６は等価回路図、図３７は素子構造断面図である。ここでは、最も単純なＣＭＯＳインバータを例にとって説明する。
【０１４９】
ＣＭＯＳインバータは、図３６に示すように、ｐ型ＭＯＳＦＥＴとｎ型ＭＯＳＦＥＴが直列に接続された構造を有しており、ｎ型ＭＯＳＦＥＴの片側の拡散層を接地し、ｐ型ＭＯＳＦＥＴの片方の拡散層に駆動電圧を印加し、入力としてｐ型，ｎ型ＭＯＳＦＥＴの両ゲート電極に駆動電圧を印加すると、出力として０Ｖを出すような回路である。
【０１５０】
本実施形態においては、図３７に示すように、ｐ型シリコン基板１０１上に、素子分離のためのシリコン熱酸化膜（素子分離絶縁膜）１０２が埋め込み形成されている。シリコン基板１０１の表面には、ｎ型ＭＯＳＦＥＴ側にボロンのイオン注入によってｐ型のウェル領域１０３ａが、ｐ型ＭＯＳＦＥＴ側にリンのイオン注入によってｎ型のウェル領域１０３ｂが形成され、それぞれウェル電極１０７ａ，１０７ｂが形成されている。さらに、ウェル領域１０３ａ内にリンのイオン注入によって、ｎ型のソース及びドレイン拡散層１０６ａが形成され、ウェル領域１０ｂ内にＢＦ2 のイオン注入によって、ｐ型のソース及びドレイン拡散層１０６ｂが形成されている。
【０１５１】
また、シリコン基板１０１の表面上には、シリコン酸化膜に挟まれたシリコン窒化膜の積層構造からなるゲート絶縁膜１０４が形成されている。このゲート絶縁膜１０４は、例えば前記図２に示す構造であり、シリコン酸化膜で挟まれたシリコン窒化膜が面内方向に連続する膜となっており、更にシリコン窒化膜中の窒素の結合状態が三配位となっている。
【０１５２】
ゲート絶縁膜１０４上には、ｎ型ＭＯＳＦＥＴ側にはゲート電極となるｎ型多結晶シリコン膜１０５ａ、ｐ型ＭＯＳＦＥＴ側にはｐ型多結晶シリコン膜１０５ｂが形成されている。さらに、それぞれのゲート部の周辺にはシリコン酸化膜１０８が形成されている。
【０１５３】
上記のように構成されたＣＭＯＳ半導体装置は、ゲート絶縁膜１０４をシリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層構造としているので、従来のシリコン酸化膜或いは酸窒化膜（オキシナイトライド膜）を用いた場合に比べ、電圧印加時に膜中に生成する欠陥や電荷トラップを抑制することが可能となる。このため、ＣＭＯＳインバータを初めとする回路の長期信頼性の向上、劣化による特性悪化を抑制することが可能となる。
【０１５４】
図３８は、本実施形態のＣＭＯＳインバータの特性と従来のＣＭＯＳインバータの特性とを比較して示す図である。ここでは、ｐ型ＭＯＳＦＥＴの負バイアス温度不安定性を例に取っている。
【０１５５】
負バイアス温度不安定性は、ｐ型ゲート電極に負バイアスストレスを印加し、反転層を形成された状態で高温下に放置するとトランジスタの閾値がシフトする信頼性課題であり、ＣＭＯＳインバータの場合ではスイッチング特性が遅くなるという劣化が起こる。特に窒素濃度が高濃度化すると、従来方法ではシリコン基板界面近傍の窒素濃度も増加してしまい、劣化が顕著になることが知られている。
【０１５６】
図３８によれば、従来の約３０％の高濃度の窒素を含んだ酸窒化膜からなるゲート絶縁膜に比べて、本実施形態による高品質、つまり欠陥生成が抑制されたシリコン窒化膜をシリコン酸化膜で挟んだ同程度の窒素濃度であるゲート絶縁膜の方が、約２桁の長寿命化が実現されていることが分かる。これは、ストレス印加で界面準位生成と膜中欠陥への正孔の捕獲で閾値がシフトしてしまう機構に対して、シリコン基板界面に窒素を含まないシリコン酸化膜が位置しており、また膜中も欠陥生成が抑制される高品質シリコン窒化膜を用いているため、界面準位生成と膜中正孔捕獲が抑制されたためである。
【０１５７】
（変形例）
なお、本発明は、上述した各実施形態に限定されるものではない。実施形態では基板としてシリコンを用いたが、他の半導体基板を用いることも可能である。
【０１５８】
また、第１のゲート絶縁膜を形成する工程において、アモルファスシリコン膜を窒化してシリコン窒化膜を形成する際には、窒化温度や圧力は適宜変更可能である。但し、面内方向に連続し三配位の窒素結合とするためには、８００℃よりも低い温度に設定するのが望ましい。さらに、８００℃以上の温度では１３３００Ｐａ以下の圧力に設定するのが望ましい。また、結晶性シリコン膜を窒化してシリコン窒化膜を形成する際には、５００℃〜８５０℃の温度、４０Torr以下の圧力に設定するのが望ましい。更に、サイクル窒化を行う場合、繰り返し回数は必要な窒化膜厚等の条件に応じて適宜変更可能である。
【０１５９】
また、第２のゲート絶縁膜として単層の膜を用いる場合は、コントロールゲート電極とフローティングゲート電極とのカップリング比を高くするために、シリコン酸化膜よりも高い誘電率を有する絶縁体、例えば金属酸化物，金属シリケート膜，又は金属アルミネート膜を用いるのが望ましい。また、フローティングゲート電極やコントロールゲート電極の材料としては、必ずしも多結晶シリコンに限定されるものではなく、他の導電材料を用いることも可能である。
【０１６０】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【図面の簡単な説明】
【０１６１】
【図１】本発明の第１の実施形態に係わる不揮発性半導体メモリ装置の概略構造を示す断面図。
【図２】第１の実施形態に用いたトンネル絶縁膜の具体的構造を示す断面図。
【図３】窒素の結合状態が三配位の実施形態と従来構造における、光電子分光法により測定した窒素のスペクトルを示す図。
【図４】従来のトンネル絶縁膜の製造工程及び窒素の結合状態を示す図。
【図５】第１の実施形態を説明するためのもので、窒素の密度とシリコンと窒素の結合力との関係を示す特性図。
【図６】従来及び第１の実施形態によるトンネル絶縁膜を比較した特性図。
【図７】第１の実施形態の効果を説明するためのもので、ＭＯＳのバンド構造を示す図。
【図８】第１の実施形態の効果を説明するためのもので、トンネル絶縁膜の連続性の必要性を示す工程断面図。
【図９】第１の実施形態の効果を説明するためのもので、トンネル絶縁膜の電圧−容量の関係を示す特性図。
【図１０】第１の本実施形態の効果を説明するためのもので、シリコン窒化膜のラフネスを示す特性図。
【図１１】第１の本実施形態の効果を説明するためのもので、アモルファスシリコン膜を窒化してシリコン窒化膜を形成する際の窒化温度と成膜圧力の更に望ましい範囲を示す図。
【図１２】本発明の第２の実施形態に係わる不揮発性半導体メモリ装置の製造工程、特にトンネル絶縁膜の製造工程を示す断面図。
【図１３】第１の実施形態の変形例を説明するための物で、ＭＯＳトランジスタの概略構造を示す断面図。
【図１４】シリコン窒化膜中の酸素濃度を分析した結果を示す図。
【図１５】シリコン窒化膜の酸化の様子を示す断面図。
【図１６】本発明の第３の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。
【図１７】第３の実施形態の効果を説明するためのトンネル絶縁膜中の窒素及び酸素濃度分布を示す特性図。
【図１８】本発明の第４の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。
【図１９】本発明の第５の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。
【図２０】第５の実施形態により形成した不揮発性半導体メモリ装置の一例を示す素子構造断面図。
【図２１】本発明の第６の実施形態に係わる不揮発性半導体メモリ装置の概略構造を示す断面図。
【図２２】第６の実施形態の効果を説明するためのフローティングゲート電極中の空乏層幅を示す特性図。
【図２３】本発明の第７の実施形態に係わるフィン型不揮発性半導体メモリ装置の概略構造を示す斜視図。
【図２４】第７の実施形態のフィン型不揮発性半導体メモリ装置の製造工程を示す断面図。
【図２５】第８の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。
【図２６】第９の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。
【図２７】堆積時間の異なる多結晶シリコン膜に対し同じ条件で窒化した場合の、形成される窒化膜厚の変化を示す図。
【図２８】窒化膜の形成条件によるＳＩＬＣ特性の差異を示す特性図。
【図２９】窒化時間と窒化膜厚との関係を示す特性図。
【図３０】窒化時間の違いによる窒化膜の特性の変化を示す図。
【図３１】多結晶シリコンの堆積時間と窒化しきるための時間との関係を示す図。
【図３２】下地の違いによる多結晶シリコンのインキュベーションタイムを示す図。
【図３３】窒化前の多結晶シリコン膜が連続膜か不連続膜により異なる窒化膜の絶縁特性を示す図。
【図３４】シリコン酸化膜上にシリコンを堆積する場合と、シリコン酸化膜表面にダングリングボンドを作った後にシリコンを堆積した場合の表面ラフネスの変化を示す図。
【図３５】第１０の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。
【図３６】第１１の実施形態に係わるＣＭＯＳ半導体装置の回路構成を示す等価回路図。
【図３７】第１１の実施形態に係わるＣＭＯＳ半導体装置の概略構造を示す素子構造断面図。
【図３８】第１１の実施形態のＣＭＯＳインバータの特性を従来のＣＭＯＳインバータと比較して示す図。
【符号の説明】
【０１６２】
１１…ｐ型シリコン基板（半導体基板）
１２…素子分離絶縁膜
１３…トンネル絶縁膜（第１のゲート絶縁膜）
１３ａ…シリコン窒化膜
１３ｂ…第１のシリコン酸化膜
１３ｃ…第２のシリコン酸化膜
１３ｄ…アモルファスシリコン膜
１３ｅ…多結晶シリコン膜
１４…多結晶シリコン膜（フローティングゲート電極）
１４ａ…ニッケルシリサイド膜（フローティングゲート電極）
１５…ＯＮＯ膜（第２のゲート絶縁膜）
１５ｂ…ランタンアルミネート膜（第２のゲート絶縁膜）
１６…多結晶シリコン膜（コントロールゲート電極）
１７…シリコン酸化膜
１８…ソース／ドレイン拡散層
２０…酸素（酸化性ガス）
２１…レジストマスク
２３…シリコン膜
２４…シリコン粒
５３…ゲート絶縁膜
５４…ゲート電極
【図１】
2007059872.tif 000003
【図２】
2007059872.tif 000004
【図３】
2007059872.tif 000005
【図４】
2007059872.tif 000006
【図５】
2007059872.tif 000007
【図６】
2007059872.tif 000008
【図７】
2007059872.tif 000009
【図８】
2007059872.tif 000010
【図９】
2007059872.tif 000011
【図１０】
2007059872.tif 000012
【図１１】
2007059872.tif 000013
【図１２】
2007059872.tif 000014
【図１３】
2007059872.tif 000015
【図１４】
2007059872.tif 000016
【図１５】
2007059872.tif 000017
【図１６】
2007059872.tif 000018
【図１７】
2007059872.tif 000019
【図１８】
2007059872.tif 000020
【図１９】
2007059872.tif 000021
【図２０】
2007059872.tif 000022
【図２１】
2007059872.tif 000023
【図２２】
2007059872.tif 000024
【図２３】
2007059872.tif 000025
【図２４】
2007059872.tif 000026
【図２５】
2007059872.tif 000027
【図２６】
2007059872.tif 000028
【図２７】
2007059872.tif 000029
【図２８】
2007059872.tif 000030
【図２９】
2007059872.tif 000031
【図３０】
2007059872.tif 000032
【図３１】
2007059872.tif 000033
【図３２】
2007059872.tif 000034
【図３３】
2007059872.tif 000035
【図３４】
2007059872.tif 000036
【図３５】
2007059872.tif 000037
【図３６】
2007059872.tif 000038
【図３７】
2007059872.tif 000039
【図３８】
2007059872.tif 000040