(57)【要約】【課題】撮影待機時のライブビュー画像表示に要する電力消費量を低減させることにより、操作性を損ねずに電池の有効活用が図られ、１枚でも多くの撮影を行うことの可能な撮像装置を提供する。【解決手段】撮影待機時に表示手段に画像データを表示する場合、Ａ／Ｄ変換制御手段が撮影時の画像データよりもビット数を少ない画像データを生成する様にＡ／Ｄ変換手段の作動を制御する、または、ＹＣ変換制御手段が撮影時の輝度データ及び／又は色データよりもビット数の少ない輝度データ及び／又は色データとを生成する様にＹＣ変換部の作動を制御する、撮像装置。【選択図】図５
2007174160.tif 000002
【特許請求の範囲】
【請求項１】
被写体光学像を光電変換して画像信号を生成する撮像手段と、
前記撮像手段で生成された画像信号をＡ／Ｄ変換して画像データを生成するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段の作動を制御するＡ／Ｄ変換制御手段と、
前記Ａ／Ｄ変換手段で生成された画像データに所定の処理を行う画像処理手段と、
前記画像処理手段で処理された画像データを記憶する記憶手段と、
前記記憶手段に記憶された画像データを表示する表示手段と、を有する撮像装置において、
撮影待機時に前記表示手段に前記画像データを表示する場合、
前記Ａ／Ｄ変換制御手段が、撮影時に生成する画像データよりも１画素あたりのビット数を少なくした画像データを生成する様に前記Ａ／Ｄ変換手段の作動を制御するものであることを特徴とする撮像装置。
【請求項２】
被写体光学像を光電変換して画像信号を生成する撮像手段と、
前記撮像手段で生成された画像信号をＡ／Ｄ変換して画像データを生成するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段で生成された画像データをＹＣ変換して輝度データと色データを生成するＹＣ変換部を有する画像処理手段と、
前記ＹＣ変換部の作動を制御するＹＣ変換制御手段と、
前記画像処理手段で処理された画像データを記憶する記憶手段と、
前記記憶手段に記憶された画像データを表示する表示手段と、を有する撮像装置において、
撮影待機時に前記表示手段に前記画像データを表示する場合、
前記ＹＣ変換制御手段が、撮影時に生成する輝度データ及び／又は色データよりも１画素あたりのビット数を少なくした輝度データ及び／又は色データを生成する様に前記ＹＣ変換部の作動を制御するものであることを特徴とする撮像装置。
【請求項３】
前記ＹＣ変換制御手段は、
撮影待機時に前記表示手段に前記画像データを表示する場合、
前記輝度データのみを生成するように前記ＹＣ変換部の作動を制御するものであることを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記撮像装置は、
撮像装置に収納された電池の容量を検出する検出手段と、
前記Ａ／Ｄ変換制御手段と前記ＹＣ変換制御手段のうちの少なくとも１つの作動を制御する制御手段と、を有するものであり、
撮影待機状態で前記表示手段に前記画像データを表示している時、
前記検出手段が前記電池の容量が予め設定されている基準容量よりも下回っていることを検出すると、
前記制御手段は、前記Ａ／Ｄ変換制御手段が、撮影時に生成する画像データよりも１画素あたりのビット数を少なくした画像データを生成する様に前記Ａ／Ｄ変換手段の作動を制御するように制御するか、
前記ＹＣ変換制御手段が、撮影時に生成する輝度データ及び／又は色データよりも１画素あたりのビット数を少なくした輝度データ及び／又は色データを生成する様に前記ＹＣ変換部の作動を制御するように制御する、ものであることを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記撮像装置は、前記Ａ／Ｄ変換手段で生成された画像データに行う処理過程で生成された画像データを記憶するバッファメモリを有する画像処理ＩＣと、前記画像処理ＩＣによる処理過程で生成された画像データを記憶するメモリＩＣと、を有し、
撮影待機時に前記表示手段に前記画像データを表示する場合、
前記画像処理ＩＣは、前記メモリＩＣとの間で画像データの交信を行わないことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
少なくとも撮像素子を有する前記撮像手段と前記Ａ／Ｄ変換手段と前記画像処理ＩＣは、１チップのＩＣで構成されることを特徴とする請求項５に記載の撮像装置。
【請求項７】
前記Ａ／Ｄ変換手段が生成する１画素あたりの画像データのビット数、または前記ＹＣ変換部が生成する１画素あたりの輝度データ及び色データのビット数は２の倍数であることを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関し、特に、撮影待機画像を表示手段に表示するときの電力消費を低減させることが可能な撮像装置に関する。
【背景技術】
【０００２】
通常、デジタルカメラに代表される撮像装置においては、光学ファインダーと同じ様に、撮影待機画像（以下、ライブビュー画像と称する。）の視認や微妙なフォーカス調整といった操作を表示装置で行なう為に、撮影待機画像をＬＣＤモニタ等に表示するライブビュー機能を備えている。
【０００３】
撮影待機状態では、画像信号が例えば１／３０秒毎等の所定間隔で撮像素子より画像処理部に取り込まれる。取り込まれた画像信号は撮像素子から出力される画像信号の読出しに同期して画像メモリに書き込まれる。そして画像処理部は画像メモリにいったん記録した画像データを画像メモリから取り出し所定の画像処理を施す。画像処理部においては種々の画像処理が行なわれ、処理過程の画像データを随時画像メモリに記録し画像メモリの画像データを更新する。そして画像処理が終了すると、最終的に画像メモリに記録された画像データを読み出してフィールド画像としてＬＣＤモニタ等でライブビュー画像を表示する。
【０００４】
この様に、撮影待機時には、例えば１／３０秒毎に画像データが更新される為、画像処理部や画像メモリ等で処理すべきデータは膨大な量となっている。この様な大きなデータ量は、データ転送やデータ処理の際に、内部動作において消費される電力量を増加させる一つの要因となっている。
【０００５】
一般にデジタルカメラにおける内部処理は、デジタルカメラに搭載される電池の電力を利用して行われる様に構成されており、デジタルカメラの消費電力量が増加すると、デジタルカメラにおける撮影可能枚数が減少することになる。
【０００６】
その為、デジタルカメラに搭載される電池の有効活用を図り、デジタルカメラにおける撮影可能枚数を増加させる為には、内部動作における消費電力量を低減することが望まれる。
【０００７】
例えば、撮影待機時に、撮影条件に応じてフレームレートを遅くして単位時間当たりのデータ処理量を低減させることにより、消費電力量を低減する技術が開示されている。（例えば、特許文献１参照）。
【特許文献１】特開２００４−１５５９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述の特許文献１に開示された技術は、撮影待機時に、撮影条件に応じてフレームレートを遅くして単位時間当たりのデータ処理量を低減させることにより、消費電力量を低減する様にしている。しかしながら、デジタルカメラのフレームレートは、撮影シーンによっては操作性に大きく影響を及ぼす場合がある。例えば、スポーツシーンの様に動きの激しい被写体を撮影する時にフレームレートが遅いと被写体の動きに表示画像が追従できなくなり、構図決定が困難になりシャッタチャンスを逸してしまうことがある。また、マニュアルフォーカス操作による撮影で光学ファインダーと同じ様に画像の視認や微妙なフォーカス調整を表示装置で行うことがあるが、フレームレートが遅いとピント位置の変化に表示画像が追従できなくなってシャッタチャンスを逃してしまうことがある。また、画像データに基づいてオートフォーカス調整を行なう場合には、フレームレートが遅いとオートフォーカス速度が遅くなりシャッタチャンスを逃してしまうといった問題がある。
【０００９】
本発明は、上記課題を鑑みてなされたもので、操作性を損なうことなく、電池の有効活用を図り、１枚でも多くの撮影を行うことの可能な撮像装置を提供することを目的とする。具体的には、ライブビュー画像は撮影時の構図決定やフォーカス調整といった操作を行なう時に視認する為の画像であり、撮影時の様に鮮明なカラー画像を必要としない場合がある。そこで、本発明は、撮影待機時には、撮像素子から出力される画像信号をＡ／Ｄ変換して画像データを生成する際に１画素あたりのビット数を削減したり、また画像処理部で処理される輝度データや色データの１画素あたりのビット数を削減して、処理すべきデータ量を削減することにより消費電力量を低減し、１枚でも多くの画像撮影を行うことの可能な撮像装置を提供する。
【課題を解決するための手段】
【００１０】
上記目的は、下記の１乃至７いずれか１項に記載の発明によって達成される。
【００１１】
１．被写体光学像を光電変換して画像信号を生成する撮像手段と、
前記撮像手段で生成された画像信号をＡ／Ｄ変換して画像データを生成するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段の作動を制御するＡ／Ｄ変換制御手段と、
前記Ａ／Ｄ変換手段で生成された画像データに所定の処理を行う画像処理手段と、
前記画像処理手段で処理された画像データを記憶する記憶手段と、
前記記憶手段に記憶された画像データを表示する表示手段と、を有する撮像装置において、
撮影待機時に前記表示手段に前記画像データを表示する場合、
前記Ａ／Ｄ変換制御手段が、撮影時に生成する画像データよりも１画素あたりのビット数を少なくした画像データを生成する様に前記Ａ／Ｄ変換手段の作動を制御するものであることを特徴とする撮像装置。
【００１２】
２．被写体光学像を光電変換して画像信号を生成する撮像手段と、
前記撮像手段で生成された画像信号をＡ／Ｄ変換して画像データを生成するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段で生成された画像データをＹＣ変換して輝度データと色データを生成するＹＣ変換部を有する画像処理手段と、
前記ＹＣ変換部の作動を制御するＹＣ変換制御手段と、
前記画像処理手段で処理された画像データを記憶する記憶手段と、
前記記憶手段に記憶された画像データを表示する表示手段と、を有する撮像装置において、
撮影待機時に前記表示手段に前記画像データを表示する場合、
前記ＹＣ変換制御手段が、撮影時に生成する輝度データ及び／又は色データよりも１画素あたりのビット数を少なくした輝度データ及び／又は色データを生成する様に前記ＹＣ変換部の作動を制御するものであることを特徴とする撮像装置。
【００１３】
３．前記ＹＣ変換制御手段は、
撮影待機時に前記表示手段に前記画像データを表示する場合、
前記輝度データのみを生成するように前記ＹＣ変換部の作動を制御するものであることを特徴とする前記２に記載の撮像装置。
【００１４】
４．前記撮像装置は、
撮像装置に収納された電池の容量を検出する検出手段と、
前記Ａ／Ｄ変換制御手段と前記ＹＣ変換制御手段のうちの少なくとも１つの作動を制御する制御手段と、を有するものであり、
撮影待機状態で前記表示手段に前記画像データを表示している時、
前記検出手段が前記電池の容量が予め設定されている基準容量よりも下回っていることを検出すると、
前記制御手段は、前記Ａ／Ｄ変換制御手段が、撮影時に生成する画像データよりも１画素あたりのビット数を少なくした画像データを生成する様に前記Ａ／Ｄ変換手段の作動を制御するように制御するか、
前記ＹＣ変換制御手段が、撮影時に生成する輝度データ及び／又は色データよりも１画素あたりのビット数を少なくした輝度データ及び／又は色データを生成する様に前記ＹＣ変換部の作動を制御するように制御する、ものであることを特徴とする前記１乃至３のいずれか１項に記載の撮像装置。
【００１５】
５．前記撮像装置は、前記Ａ／Ｄ変換手段で生成された画像データに行う処理過程で生成された画像データを記憶するバッファメモリを有する画像処理ＩＣと、前記画像処理ＩＣによる処理過程で生成された画像データを記憶するメモリＩＣと、を有し、
撮影待機時に前記表示手段に前記画像データを表示する場合、
前記画像処理ＩＣは、前記メモリＩＣとの間で画像データの交信を行わないことを特徴とする前記１乃至４のいずれか１項に記載の撮像装置。
【００１６】
６．少なくとも撮像素子を有する前記撮像手段と前記Ａ／Ｄ変換手段と前記画像処理ＩＣは、１チップのＩＣで構成されることを特徴とする前記５に記載の撮像装置。
【００１７】
７．前記Ａ／Ｄ変換手段が生成する１画素あたりの画像データのビット数、または前記ＹＣ変換部が生成する１画素あたりの輝度データ及び色データのビット数は２の倍数であることを特徴とする前記１乃至６のいずれか１項に記載の撮像装置。
【発明の効果】
【００１８】
本発明によれば、撮影待機時にライブビュー画像を表示手段に表示する場合、Ａ／Ｄ変換制御手段が、撮影時に生成する画像データよりも１画素あたりのビット数を少なくした画像データを生成する様にＡ／Ｄ変換手段の作動を制御する様にした。したがって、必ずしも高画質が要求されない撮影待機時には、Ａ／Ｄ変換手段で生成される画像データを削減することにより、画像処理手段や記憶手段で処理すべきデータ量が削減され、データ転送やデータ処理の際に、内部動作において消費される電力量を低減することができる。
【００１９】
また、撮影待機時にライブビュー画像を表示手段に表示する場合、ＹＣ変換制御手段が、撮影時に生成する輝度データ及び／又は色データよりも１画素あたりのビット数を少なくした輝度データ及び／又は色データを生成する様にＹＣ変換部の作動を制御する様にした。したがって、必ずしも高画質が要求されない撮影待機時には、ＹＣ変換部で生成される輝度データ及び／又は色データを削減することにより、画像処理手段や記憶手段で処理すべきデータ量が削減され、データ転送やデータ処理の際に、内部動作において消費される電力量を低減することができる。
【００２０】
また、ＹＣ変換制御手段は、撮影待機時に表示手段に画像データを表示する場合、輝度データのみを生成するようにＹＣ変換部の作動を制御する様にした。したがって、必ずしもカラー画像が要求されない撮影待機時には、ＹＣ変換手段で生成される色データを削除することにより、画像処理手段や記憶手段で処理すべきデータ量が大きく削減され、データ転送やデータ処理の際に、内部動作において消費される電力量を大きく低減することができる。
【００２１】
また、撮影待機状態で表示手段に画像データを表示している時、検出手段が電池の容量が予め設定されている基準容量よりも下回っていることを検出すると、制御手段は、Ａ／Ｄ変換制御手段が、撮影時に生成する画像データよりも１画素あたりのビット数を少なくした画像データを生成する様にＡ／Ｄ変換手段の作動を制御するように制御するか、ＹＣ変換制御手段が、撮影時に生成する輝度データ及び／又は色データよりも１画素あたりのビット数を少なくした輝度データ及び／又は色データを生成する様にＹＣ変換部の作動を制御するように制御する様にした、したがって、電池の容量が低下した状況においても１枚でも多くの良好な画像を得ることができる。
【００２２】
また、撮影待機時に画像を表示手段に表示する場合、画像処理ＩＣは、画像処理ＩＣ内部に設けられたバッファメモリを用いて画像データを処理し、画像処理ＩＣの外部に設けられたメモリＩＣは用いない様にした。通常、画像処理ＩＣ内部に設けられたバッファメモリは記憶容量が比較的少なく、撮影待機時に画像処理過程で生成される種々の画像データを記憶することができない場合があることから、例えば画像処理ＩＣの外部に設けられたＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の様な記憶容量の大きなメモリＩＣを用いていた。しかしながら、撮影待機時にはＡ／Ｄ変換手段による画像データ、またはＹＣ変換部による輝度データと色データの削減を行なう様にしたので、画像処理ＩＣで処理する画像データは大きく削減されることから、記憶容量の大きなメモリＩＣを用いず、比較的記憶容量の少ないバッファメモリで処理を行うことができる様になる。したがって、撮影待機時には、消費電力の大きなメモリＩＣを用いずに消費電力の少ないバッファメモリを用いて画像処理を行なう様にしたので、データ転送やデータ処理の際に、内部動作において消費される電力量を低減することができる。
【００２３】
また、少なくとも撮像素子とＡ／Ｄ変換手段と画像処理ＩＣを１チップのＩＣで構成する様にした。したがって、例えばＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型固体撮像素子等においては、ＣＭＯＳ１チップＩＣの内部で撮影待機時に必要な種々の処理を行うことができる様になるので、外部の例えばメモリＩＣ等への給電を停止することにより、消費される電力量を低減することができ、また１チップ化することにより、部品コストを低減することができる。
【００２４】
また、Ａ／Ｄ変換手段が生成する１画素あたりの画像データのビット数、またはＹＣ変換部が生成する１画素あたりの輝度データ及び色データのビット数は２の倍数になる様にした。したがって、記憶手段の配列において、縦方向を有効に利用することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明に係る撮像装置の実施形態について、図面を参照して説明する。尚、各図中、同一符号は同一または相当部分を示し、重複する説明は省略する。
【００２６】
本発明に係る撮像装置の具体的な実施形態としては、デジタルカメラが代表的であるが、この他にカメラ付きの携帯電話機等も含まれる。
【００２７】
〔実施形態１〕
最初に、図１を用いて、本発明に係る撮像装置の代表的な実施形態の１つであるデジタルカメラ１の外観を説明する。
【００２８】
図１（ａ）は、本発明に係るデジタルカメラ１の斜め前方から見た斜視図、図１（ｂ）は、背面図である。
【００２９】
デジタルカメラ１は、ＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ；液晶表示素子）からなるＬＣＤモニタ１０７、ファインダー１０８、及びデジタルカメラ１を図示しないパーソナルコンピュータに接続する外部接続端子を有しており、後述するＣＣＤカラーエリアセンサ２５１（以下、ＣＣＤ２５１と略称する。）で取り込まれた画像信号に所定の信号処理を施し、撮影待機画像のＬＣＤモニタ１０７へのライブビュー表示や後述するメモリカード１７７等の記録媒体への画像記録、記録画像のＬＣＤモニタ１０７への再生表示、あるいはパーソナルコンピュータへの画像の転送といった処理を行う。
【００３０】
図１（ａ）に示す様に、デジタルカメラ１の上面には、シャッタボタン１０１、電源ボタン１０２が設けられている。シャッタボタン１０１は、押しストロークが２段階構成になっており、「半押し」によりＡＦ（Ａｕｔｏ  Ｆｏｃｕｓ；自動焦点）制御、及びＡＥ（Ａｕｔｏ  Ｅｘｐｏｓｕｒｅ；自動露出）制御が作動してＡＦ及びＡＥがロックされる。また、「半押し」から更に押し込む「全押し」の状態で撮影（記録用の撮影）が実行される。
【００３１】
デジタルカメラ１の正面には、フラッシュ１０３、撮影レンズ窓１０４が設けれ、撮影レンズ窓１０４の内部には、図示しないズームレンズ２０が設けられている。
【００３２】
また、図１（ｂ）に示す様に、デジタルカメラ１の背面中央部には、撮影待機画像のライブビュー表示や記録画像の再生表示、及び各種情報表示等を行うＬＣＤモニタ１０７が設けられている。また、ＬＣＤモニタ１０７の近傍には、各種設定を行うジョグダイアル（十字キー）１０９が設けられている。ジョグダイアル（十字キー）１０９はズーム操作ボタンも兼用している。また、ＬＣＤモニタ１０７の近傍には、デジタルカメラ１の動作モード切換えを行なうモード選択ダイアル１１０が設けられている。デジタルカメラ１の動作モードには、例えば、静止画撮影モード、動画撮影モード、再生モード等がある。また、ＬＣＤモニタ１０７の近傍には、モード設定ボタン群１１１が設けられている。モードボタン１１１ａ乃至１１１ｄの中には、省電力モードＯＮ／ＯＦＦボタン１１１ｄが含まれている。
【００３３】
次に、デジタルカメラ１の制御系について図２を用いて説明する。図２は、本発明に係わるデジタルカメラ１の回路ブロック構成図である。
【００３４】
絞り／シャッタ２５３、フォーカス／ズームモータ２５４は、それぞれ絞り／シャッタ駆動回路１５７、フォーカス／ズームモータ駆動回路１５８を介して、後述のカメラ制御ＣＰＵ１８１から送られてくる制御信号に従って動作する。
【００３５】
ＣＣＤ２５１は、本発明における撮像手段に該当し、Ｒ（赤）光、Ｇ（緑）光、Ｂ（青）光の各色透過フィルタをピクセル単位（画素単位）で市松模様状に配置させたカラーエリア撮像センサで、ズームレンズ２０により結像された被写体光像を、Ｒ（赤）光、Ｇ（緑）光、Ｂ（青）光の各色成分の画像信号（各画素単位で受光された画素信号の信号列からなる信号）に光電変換するものである。
【００３６】
アナログ信号処理部１５２は、タイミングジェネレータ１５６、ＣＤＳ回路１５３、ＡＧＣ回路１５４、Ａ／Ｄ変換器１５５、及びＡ／Ｄバッファ１５９より構成され、これらの構成部を介して画像信号に所定の処理が行われる。以下、アナログ信号処理部１５２で行われる画像信号への所定の処理について説明する。
【００３７】
タイミングジェネレータ１５６は、後述の基準クロック発生部１７１から送信される基準クロックに基づいてＣＣＤ２５１の駆動制御信号を生成するものである。タイミングジェネレータ１５６で生成される駆動制御信号には、例えば、ＣＣＤ２５１における露出開始、及び終了タイミングを制御する積分開始／終了のタイミング信号、各画素の受光信号の読出制御信号（水平同期信号、垂直同期信号、転送信号等）等のクロック信号が挙げられ、これらのクロック信号がＣＣＤ２５１に供給されるとＣＣＤ２５１では各クロック信号に対応した駆動制御が行われる。また、タイミングジェネレータ１５６の動作は、後述のカメラ制御ＣＰＵ１８１によって制御される。
【００３８】
ＣＤＳ（相関二重サンプリング）回路１５３は、ＣＣＤ２５１から読み出された画像信号より読出し時に発生するノイズの低減や、ＯＢクランプ動作による暗ノイズの補正を行うものである。
【００３９】
ＡＧＣ（自動利得制御）回路１５４は、ＣＤＳ回路１５３で処理された画像信号のゲイン調整を行うものである。
【００４０】
Ａ／Ｄ変換器１５５は、ＡＧＣ回路１５４から入力された画像信号を構成する各画素信号をデジタル信号に変換するものである。Ａ／Ｄ変換器１５５は、基準クロック発生部１７１から入力されるＡ／Ｄ変換用クロックに基づき、アナログ信号の各画素信号を例えば１２ビットのデジタル画像データに変換する。
【００４１】
Ａ／Ｄバッファ１５９は、撮影待機時に、カメラ制御ＣＰＵ１８１の制御に基づいて、Ａ／Ｄ変換器１５５でＡ／Ｄ変換された画像データのビット数を操作する。
【００４２】
具体的には、図３を用いて説明する。図３（ａ）は、静止画または動画撮影時におけるＡ／Ｄバッファ１５９の出力データを示す模式図である。図３（ｂ）は、撮影待機時におけるＡ／Ｄバッファ１５９の出力データを示す模式図である。
【００４３】
静止画または動画撮影時は、Ａ／Ｄバッファ１５９は、Ａ／Ｄ変換器１５５でＡ／Ｄ変換された例えば１２ビットの画像データのビット数を削減せずにそのまま後述する画像処理ＣＰＵ１６１に出力する。この時Ａ／Ｄバッファ１５９から出力される画像データは、図３（ａ）に示す様に、３バイトで２画素分の画像データが出力される。一方、撮影待機時は、Ａ／Ｄバッファ１５９は、Ａ／Ｄ変換器１５５でＡ／Ｄ変換された１２ビットの画像データの内例えば下位４ビットを削減して画像処理ＣＰＵ１６１に出力する。この時Ａ／Ｄバッファ１５９から出力される画像データは、図３（ｂ）に示す様に、１画素分の画像データが８ビットとなることから、３バイトで３画素分の画像データが出力されることになる。すなわち撮影待機時は、１画素分の画像データが静止画または動画撮影時の２／３に削減されることになる。この様に、静止画や動画撮影時の様な高画質画像が必ずしも必要とされないことの多い撮影待機時にライブビュー画像の表示を行なう場合、Ａ／Ｄバッファ１５９から出力される画像データを削減することにより、後述する画像処理ＣＰＵ１６１や画像メモリ１７５で処理すべきデータ量が削減され、データ転送やデータ処理の際に、内部動作において消費される電力量を低減することができる。すなわち、Ａ／Ｄ変換器１５５、及びＡ／Ｄバッファ１５９は本発明に係る撮像装置におけるＡ／Ｄ変換手段として機能する。尚、デジタルカメラ１で行なわれる省電力動作の詳細は後述する。
【００４４】
この様に、ＣＣＤ２５１で読み出された画像信号は、アナログ信号処理部１５２で所定の処理が施されて、デジタル画像データに変換される。デジタル化された画像データは、画像処理ＣＰＵ１６１に取り込まれて所定の処理が行われる。
【００４５】
画像処理ＣＰＵ１６１は、本発明における画像処理手段、及び画像処理ＩＣに該当し、マイクロコンピュータからなり、デジタルカメラ１で行われる画像信号処理動作を統括的に制御するものである。以下、画像処理ＣＰＵ１６１で行われるデジタル画像データへの処理について説明する。
【００４６】
最初に、画像処理ＣＰＵ１６１に取り込まれた画像データは、ＣＣＤ２５１から出力される画像信号の読出しに同期して、本発明における記憶手段、及びメモリＩＣに該当する画像メモリ１７５に書き込まれる。すなわち、画像処理ＣＰＵ１６１で行われる処理に使用される画像データは、画像メモリ１７５にいったん記録したものを画像メモリ１７５から取り出し、各ブロックにおける処理に使用される。
【００４７】
画像処理ＣＰＵ１６１は、図２に示す様に、例えば黒レベル補正部１６３、画素補間部１６４、解像度変換部１６５、ホワイトバランス制御部１６６、ガンマ補正部１６７、マトリックス演算部１６８、シェーディング補正部１６９、画像圧縮部１７０等からなる画像処理部１６２、及び基準クロック発生部１７１、バッファメモリ１７２等から構成され、画像処理部１６２は画像メモリ１７５より取り出した画像データに周知の画像処理を施すものである。そして、これらの部位で所定の処理を施された画像データは、再度、画像メモリ１７５に格納される。
【００４８】
基準クロック発生部１７１は、デジタルカメラ１の駆動制御に使用される基準クロックを生成し、これを各回路に供給する回路である。本発明における基準クロックの具体例としては、タイミングジェネレータ１５６に使用される基準クロックや、Ａ／Ｄ変換器１５５に使用されるＡ／Ｄ変換用クロックなどが挙げられ、基準クロック発生部１７１でこれらのクロックを生成する。
【００４９】
バッファメモリ１７２は、画像処理部１６２における処理の過程で生成された比較的データ量の少ない画像データを一時記憶するものである。
【００５０】
次に、ＬＣＤモニタ１０７は、本発明における表示手段に該当し、ＣＣＤ２５１で取り込まれたライブビュー画像の表示や記録画像の再生表示、及び各種情報表示等を行うものである。
【００５１】
ＬＣＤ駆動回路１８３は、画像処理ＣＰＵ１６１により画像メモリ１７５から読み出された画像データを一時記憶するバッファメモリ（ＶＲＡＭ）を備えており、該画像データをフィールド画像としてＬＣＤモニタ１０７に画像表示させる。
【００５２】
ＤＣ／ＤＣコンバータ１８６は、デジタルカメラ１の動作用電源としての電池１８５の電圧を、デジタルカメラ１の各部位に必要な電圧に変換して供給する。
【００５３】
次に、カメラ制御ＣＰＵ１８１は、マイクロコンピュータからなり、後述するスイッチ群１９１の各スイッチ操作に基づき、デジタルカメラ１を構成する各部材の駆動をシーケンシャルに制御してデジタルカメラ１の撮影動作を統括制御するものである。
【００５４】
また、カメラ制御ＣＰＵ１８１は、本発明におけるＡ／Ｄ変換制御手段に該当し、撮影待機時に、Ａ／Ｄバッファ１５９を制御してＡ／Ｄ変換器１５５でＡ／Ｄ変換された画像データのビット数を操作する。
【００５５】
また、カメラ制御ＣＰＵ１８１は、本発明における検出手段に該当し、電池１８５の残留容量を検出する。
【００５６】
また、カメラ制御ＣＰＵ１８１は、本発明における制御手段に該当し、検出した電池１８５の残留容量に基づいて、デジタルカメラ１で行なわれる省電力動作を制御する。
【００５７】
本発明に係るデジタルカメラ１は、スイッチ群１９１の各種操作スイッチで設定したモードの下でＣＣＤ２５１で取り込んだ画像信号を画像メモリ１７５に記録、あるいはＬＣＤモニタ１０７に表示する。
【００５８】
撮影待機状態では、画像信号が例えば１／３０秒毎等の所定間隔でＣＣＤ２５１よりアナログ信号処理部１５２を経て画像処理ＣＰＵ１６１に取り込まれている。取り込まれた画像データは、前述の様に、画像処理ＣＰＵ１６１中の画像処理部１６２の黒レベル補正部１６３からシェーディング補正部１６９にかけての部位で所定の信号処理が施され、その後画像メモリ１７５に記録される。そして、画像メモリ１７５に記録された画像データを読み出し、読み出された画像データをＬＣＤ駆動回路１８３を介してフィールド画像としてＬＣＤモニタ１０７でライブビュー画像を表示する。
【００５９】
また、画像記録時には、設定された記録解像度の画像とするために画像データを画像処理ＣＰＵ１６１中の画像処理部１６２の画像圧縮部１７０で圧縮処理し、得られた圧縮画像はメモリカードドライバ１７６を介して、メモリカード１７７に記録される。
【００６０】
再生時には、メモリカード１７７より読み出された画像データは、画像処理ＣＰＵ１６１で所定の信号処理を施し、ＬＣＤ駆動回路１８３を介してＬＣＤモニタ１０７に表示する。
【００６１】
尚、図２中のスイッチ群１９１は、図１のシャッタボタン１０１、電源ボタン１０２、ジョグダイアルキー（十字キー）１０９、モード選択ダイアル１１０、モード設定ボタン群１１１等に対応するスイッチである。
【００６２】
ここで、本発明に係るデジタルカメラ１で行なわれる、省電力動作の流れを図５に示すフローチャートを用いて詳細に説明する。
【００６３】
最初にデジタルカメラ１を、静止画撮影モードに設定すると（ステップＳ１）、カメラ制御ＣＰＵ１８１は、デジタルカメラ１を撮影待機状態に設定し、ＣＣＤ２５１は画像信号の取り込みを開始する（ステップＳ２）。ＣＣＤ２５１から画像信号が取り込まれると、Ａ／Ｄ変換器１５５は、ＣＣＤ２５１から取り込まれた画像信号を例えば１２ビットの画像データにＡ／Ｄ変換する（ステップＳ３）。次に、カメラ制御ＣＰＵ１８１は、Ａ／Ｄ変換器１５５でＡ／Ｄ変換された１２ビットの画像データの内例えば下位４ビットが画像処理ＣＰＵ１６１に出力されない様にＡ／Ｄバッファ１５９の下位４ビットをＯＦＦし（ステップＳ４）、上位８ビットの画像データを画像処理ＣＰＵ１６１に出力する（ステップＳ５）。次に、カメラ制御ＣＰＵ１８１は、画像処理ＣＰＵ１６１の動作を１２ビットモードから８ビットモードに変更する（ステップＳ６）。画像処理ＣＰＵ１６１は、動作モードが８ビットモードに設定されると、Ａ／Ｄバッファ１５９から出力された８ビットの画像データに前述した所定の画像処理を行い（ステップＳ７）、ライブビュー画像をＬＣＤモニタ１０７に表示する（ステップＳ８）。
【００６４】
この様に本発明においては、静止画や動画撮影時の様な高画質画像が必ずしも必要とされないことの多い撮影待機時にライブビュー画像の表示を行なう場合、Ａ／Ｄバッファ１５９から出力される画像データを削減してライブビュー画像を表示する様にした。したがって画像処理ＣＰＵ１６１や画像メモリ１７５で処理すべきデータ量が削減され、データ転送やデータ処理の際に、内部動作において消費される電力量を低減することができる。
【００６５】
尚、本発明の実施形態１においては、撮影待機時には、カメラ制御ＣＰＵ１８１は、常に省電力動作を実行する様にしたが、例えば、ユーザーが必要に応じて省電力モードＯＮ／ＯＦＦボタン１１１ｄを操作することにより省電力動作を実行する様にしても良い。また、カメラ制御ＣＰＵ１８１は、電池１８５の残留容量が所定容量以下に低下した時に省電力動作を実行する様にしても良い。この様にすることにより、装填された電池１８５の残留容量が低下した状況においても、電力の消費量を抑制して１枚でも多くの良好な画像を得ることができる。
【００６６】
〔実施形態２〕
次に、本発明に係る撮像装置の第２の実施形態について説明する。その要部構成は、前述した実施形態１と略同様なので詳細な説明は省略し、第１の実施形態と動作の異なる部位ついて説明する。
【００６７】
実施形態１によるデジタルカメラは、撮影待機時、Ａ／Ｄバッファ１５９から出力される画像データを削減することにより画像処理ＣＰＵ１６１や画像メモリ１７５で処理すべきデータ量が削減され、データ転送やデータ処理の際に、内部動作において消費される電力量を低減するものであるが、実施形態２によるデジタルカメラ１は、Ａ／Ｄバッファ１５９による画像データの操作は行なわず、画像処理ＣＰＵ１６１中の画像処理部１６２のマトリックス演算部１６８から出力される輝度データ及び／又は色差データを削減することにより消費される電力量を低減するものである。
【００６８】
マトリックス演算部１６８は、本発明におけるＹＣ変換部に該当し、画像処理部１６２の画素補完部１６４で画素補完されたＲ、Ｇ、Ｂの画像データを、周知の座標変換式により、輝度データ（Ｙ）と色差データ（Ｃｒ：（Ｒ−Ｙ）とＣｂ：（Ｂ−Ｙ））に変換し、変換した輝度データと色差データを、後述するＹＣｒＣｂ４２２フォーマットに準拠したデータ構成に変換するものである。
【００６９】
マトリックス演算部１６８は、撮影待機時に、本発明におけるＹＣ変換制御手段に該当するカメラ制御ＣＰＵ１８１の制御に基づいて、変換した輝度データ及び／又は色差データのビット数を操作する。
【００７０】
具体的には、図４を用いて説明する。図４（ａ）は、静止画または動画撮影時におけるマトリックス演算部１６８の出力データを示す模式図である。図４（ｂ）は、撮影待機時におけるマトリックス演算部１６８の出力データを示す模式図である。
【００７１】
画像処理部１６２で取り扱われる輝度データと色差データの構成は、通常ＹＣｒＣｂ４２２フォーマットに準拠したデータ構成が用いられる。すなわち、輝度データと色差データは、Ｙ：Ｃｒ：Ｃｂ＝２：１：１の比率で構成される。具体的には、図４（ａ）に示す様に、輝度データ、色差データのそれぞれ１データ単位に８ビット分のデータ量を割り当てている場合には、８画素分のデータ（Ｙ：８データ、Ｃｒ：４データ、Ｃｂ：４データ）として、１６バイトになる。
【００７２】
静止画または動画撮影時は、マトリックス演算部１６８は、８画素分のデータ（Ｙ：８データ、Ｃｒ：４データ、Ｃｂ：４データ）として、通常の例えば１６バイトから構成される輝度データと色差データのビット数を削減せずにそのままを出力する。一方、撮影待機時には、マトリックス演算部１６８は、図４（ｂ）に示す様に、変換した１データあたり８ビットの輝度データ及び／又は色差データの内例えば下位２ビットを削減し６ビットとし、１２バイトから構成される輝度データ及び／又は色差データを出力する。すなわち撮影待機時は、８画素分の画像データが静止画または動画撮影時の３／４に削減されることになる。この様に、静止画や動画撮影時の様な高画質画像が必ずしも必要とされないことの多い撮影待機時にライブビュー画像の表示を行なう場合、マトリックス演算部１６８から出力される輝度データ及び／又は色差データを削減することにより、画像処理ＣＰＵ１６１や画像メモリ１７５で処理すべきデータ量が削減され、データ転送やデータ処理の際に、内部動作において消費される電力量を低減することができる。
【００７３】
尚、ＬＣＤ駆動回路１８３やＬＣＤモニタ１０７の入力データのフォーマットが異なる場合には、適合したフォーマットに変換して入力すればよい、例えば、ＬＣＤ駆動回路１８３がの入力がＹＣｒＣｂ８ビット入力に対応している場合は、画像処理ＣＰＵ１６１からＬＣＤ駆動回路１８３にデータを入力する際に、６ビットの輝度データ及び／又は色差データの下位に例えば「００」の２ビットを付加して８ビットにすればよい。
【００７４】
ここで、本発明に係るデジタルカメラ１で行なわれる、省電力動作の流れを図６に示すフローチャートを用いて詳細に説明する。
【００７５】
最初にデジタルカメラ１を、静止画撮影モードに設定すると（ステップＳ１）、カメラ制御ＣＰＵ１８１は、デジタルカメラ１を撮影待機状態に設定し、ＣＣＤ２５１は画像信号の取り込みを開始する（ステップＳ２）。ＣＣＤ２５１から取り込まれた画像信号がアナログ信号処理部１５２で前述した所定の処理が行われ画像処理ＣＰＵ１６１に出力されると、マトリックス演算部１６８は、アナログ信号処理部１５２から出力されたＲ、Ｇ、Ｂの画像データを８ビットの輝度データと色差データに変換する（ステップＳ３）。次に、カメラ制御ＣＰＵ１８１は、マトリックス演算部１６８を制御して、変換した８ビットの輝度データ及び／又は色差データの内下位２ビットを削除して６ビットのＹＣｒＣｂ４２２フォーマットに準拠した輝度データ及び／又は色差データに変換する（ステップＳ４）。次に、画像処理ＣＰＵ１６１は、マトリックス演算部１６８から出力された６ビットのＹＣｒＣｂ４２２フォーマットに準拠した輝度データ及び／又は色差データに前述した所定の画像処理を行い（ステップＳ５）、ライブビュー画像をＬＣＤモニタ１０７に表示する（ステップＳ６）。
【００７６】
この様に本発明においては、静止画や動画撮影時の様な高画質画像が必ずしも必要とされないことの多い撮影待機時にライブビュー画像の表示を行なう場合、マトリックス演算部１６８から出力される輝度データ及び／又は色差データを削減してライブビュー画像を表示する様にした。したがって画像処理ＣＰＵ１６１や画像メモリ１７５で処理すべきデータ量が削減され、データ転送やデータ処理の際に、内部動作において消費される電力量を低減することができる。
【００７７】
尚、本発明の実施形態２においては、撮影待機時には、カメラ制御ＣＰＵ１８１は、マトリックス演算部１６８から出力される輝度データ及び／又は色差データを削減することにより消費される電力量を低減する様にしたが、例えば、カメラ制御ＣＰＵ１８１は、電池１８５の残留容量が低下した時に、マトリックス演算部１６８から出力される輝度データと色差データの内、色差データを削除して、輝度データのみを出力させて、白黒のライブビュー画像を表示する様にしても良い。この様にすることにより、画像処理ＣＰＵ１６１や画像メモリ１７５で処理すべきデータ量が大きく削減され、電池１８５の残留容量が低下した状況においても電力の消費量を抑制して１枚でも多くの良好な画像を得ることができる。また、電池１８５の残留容量が低下した場合には、ライブビュー画像がカラー表示から白黒表示に変化することから、ユーザーに電池１８５の残留容量が低下していることを視認させることができる。
【００７８】
以上、本発明を実施の形態を参照して説明してきたが、本発明は前述の実施の形態に限定して解釈されるべきでなく、適宜変更、改良が可能であることは勿論である。例えば実施形態１や実施形態２で説明したデジタルカメラ１においては、撮影待機時、画像処理ＣＰＵ１６１は、画像メモリ１７５（メモリＩＣ）を用いて種々の画像処理を行う様にしたが、画像処理ＣＰＵ１６１内部に設けられたバッファメモリ１７２を用いて種々の画像処理を行う様にしてもよい。
【００７９】
通常、画像処理ＩＣ１６１内部に設けられたバッファメモリ１７２は記憶容量が比較的少なく、撮影待機時に画像処理過程で生成される種々の画像データを記憶することができない場合があることから、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の様な記憶容量の大きな画像メモリ１７５（メモリＩＣ）を用いていた。しかしながら、撮影待機時にはＡ／Ｄバッファ１５９による画像データ、またはマトリックス演算部１６８による輝度データ及び／又は色データの削減を行なう様にしたので、画像処理ＩＣ１６１で処理する画像データは大きく削減されることから、記憶容量の大きな画像メモリ１７５（メモリＩＣ）を用いず、比較的記憶容量の少ないバッファメモリで処理を行うことができる様になる。したがって、撮影待機時には、消費電力の大きな画像メモリ１７５（メモリＩＣ）を用いずに消費電力の少ないバッファメモリ１７２を用いて画像処理を行なうことにより、データ転送やデータ処理の際に、内部動作において消費される電力量を大きく低減することができる。
【００８０】
また、実施形態１や実施形態２で説明したデジタルカメラ１においては、ＣＣＤ２５１、アナログ信号処理部１５２、画像処理ＣＰＵ１６１は、それぞれ異なる部品で構成したが、撮像素子にＣＭＯＳ型固体撮像素子等を用いた場合には、少なくとも撮像素子とＡ／Ｄ変換器１５５、Ａ／Ｄバッファ１５９、及び画像処理ＣＰＵ１６１を１チップのＣＭＯＳＩＣで構成する様にしてもよい。この様な構成にすることにより、ＣＭＯＳ１チップＩＣの内部で撮影待機時に必要な種々の処理を行うことができる様になるので、外部の例えば画像メモリ１７５（メモリＩＣ）等への給電を停止することにより、消費される電力量を低減することができ、また１チップ化することにより、部品コストを低減することができる。
【図面の簡単な説明】
【００８１】
【図１】本発明に係るデジタルカメラの外観模式図である。
【図２】本発明に係るデジタルカメラの回路ブロック構成図である。
【図３】本発明における実施形態１によるＡ／Ｄバッファの出力データを示す模式図である。
【図４】本発明における実施形態２によるマトリクス演算部の出力データを示す模式図である。
【図５】本発明における実施形態１によるデジタルカメラの省電力制御の流れを示すフローチャートである。
【図６】本発明における実施形態２によるデジタルカメラの省電力制御の流れを示すフローチャートである。
【符号の説明】
【００８２】
１  デジタルカメラ
１０１  シャッタボタン
１０２  電源ボタン
１０３  フラッシュ
１０４  撮影レンズ窓
１０７  ＬＣＤモニタ
１０９  ジョグダイアルキー（十字キー）
１１０  モード選択ダイアル
１１１  モード設定ボタン群
１５２  アナログ信号処理部
１５３  ＣＤＳ回路
１５４  ＡＧＣ回路
１５５  Ａ／Ｄ変換器
１５６  タイミングジェネレータ
１５７  絞り／シャッタ駆動回路
１５８  フォーカス／ズームモータ駆動回路
１５９  Ａ／Ｄバッファ
１６１  画像処理ＣＰＵ
１６２  画像処理部
１６３  黒レベル補正部
１６４  画素補完部
１６５  解像度変換部
１６６  ホワイトバランス制御部
１６７  ガンマ補正部
１６８  マトリックス演算部
１６９  シェーディング補正部
１７０  画像圧縮部
１７１  基準クロック発生部
１７２  バッファメモリ
１７５  画像メモリ
１７６  メモリカードドライバ
１７７  メモリカード
１７８  外部通信Ｉ／Ｆ
１８１  カメラ制御ＣＰＵ
１８３  ＬＣＤ駆動回路
１８５  電池
１８６  ＤＣ／ＤＣコンバータ
１９１  スイッチ群（シャッタボタン他）
２０  ズームレンズ
２５１  ＣＣＤカラーエリアセンサ
２５３  絞り／シャッタ
２５４  フォーカス／ズームモータ
【図１】
2007174160.tif 000003
【図２】
2007174160.tif 000004
【図３】
2007174160.tif 000005
【図４】
2007174160.tif 000006
【図５】
2007174160.tif 000007
【図６】
2007174160.tif 000008