(57)【要約】【課題】挿入損失あるいは歪特性の劣化を抑えつつ、マルチバンド対応を可能にする高周波スイッチ回路を実現する。【解決手段】ＦＥＴ１２，１３により第一のスイッチ回路３５を構成し、ＦＥＴ１４〜１６により第二のスイッチ回路３６を構成し、第一のスイッチ回路３５と第二のスイッチ回路３６は、それぞれの高周波信号の共通入出力端子Ｂ１，Ｂ２を、３つの接続端子Ａ１〜Ａ３を有する容量素子部３７における接続端子Ａ２，Ａ３にそれぞれ接続し、１つの複合高周波スイッチ回路を構成する。【選択図】図１
2007097066.tif 000002
【特許請求の範囲】
【請求項１】
１つの共通入出力信号端子および複数の入出力信号端子を有する第一のスイッチ回路と、１つの共通入出力信号端子および複数の入出力信号端子を有する第二のスイッチ回路と、前記第一のスイッチ回路と前記第二のスイッチ回路との各々の前記共通入出力信号端子を接続する接続端子を含む３つの接続端子を有する容量素子部とを備えたことを特徴とする高周波スイッチ回路。
【請求項２】
前記容量素子部における３つの接続端子のうち、２つの接続端子を前記第一のスイッチ回路と第二のスイッチ回路との各々の共通入出力信号端子に接続し、残る一つの接続端子を外部回路に接続し、かつ前記第一のスイッチ回路と第二のスイッチ回路とをそれぞれ直流的に絶縁したことを特徴とする請求項１記載の高周波スイッチ回路。
【請求項３】
前記第一のスイッチ回路および前記第二のスイッチ回路と外部回路とをそれぞれ直流的に絶縁したことを特徴とする請求項１または２記載の高周波スイッチ回路。
【請求項４】
前記容量素子部を、前記第一のスイッチ回路または前記第二のスイッチ回路と同じ半導体基板上に、あるいは前記第一のスイッチ回路および前記第二のスイッチ回路が共に形成された半導体基板上に形成したことを特徴とする請求項１〜３いずれか１項記載の高周波スイッチ回路。
【請求項５】
前記容量素子部を、前記第一のスイッチ回路および第二のスイッチ回路を実装する実装基板内に形成したことを特徴とする請求項１〜３いずれか１項記載の高周波スイッチ回路。
【請求項６】
前記容量素子部と前記外部回路との間に、インダクタを並列に設けて高域通過フィルタ特性を具備させたことを特徴とする請求項１または２記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機などにおける複合高周波部品として用いられ、複数の異なる周波数信号が切替可能な高周波スイッチ回路に関するものである。
【背景技術】
【０００２】
近年、携帯電話などの通信装置が普及し、通信のための方式および規格が多数存在する。例えば、欧州では移動体通信として複数の周波数、例えば９００Ｍｈｚ帯を使用したＧＳＭ（Global System for Mobile Communications）方式と、１．８Ｇｈｚ帯を使用したＤＣＳ（Digital Cellular System）方式が存在する。さらには北米では１．９Ｇｈｚ帯を使用したＰＣＳ（Personal Communication System）方式が存在する。
【０００３】
このような通信装置において、最近では複数の異なる方式で動作可能なマルチバンド携帯電話機が実用化されている（特許文献１参照）。
【０００４】
図１１はマルチバンド対応携帯電話機の送受信部分を示すブロック図であって、９００Ｍｈｚ帯のＧＳＭ方式，１．８Ｇｈｚ帯のＤＣＳ方式，１．９Ｇｈｚ帯のＰＣＳ方式の３つの通信システムに対応した場合の一例を示したものである。
【０００５】
図１１において、マルチバンド対応携帯電話機の送受信部分は、アンテナ１，高周波スイッチ２，低域通過型フィルタ（ＬＰＦ）３，４から構成され、さらに低域通過型フィルタ３，４は、それぞれＰＡ（Power Amplifier）などで構成されるＧＳＭ／ＤＣＳ／ＰＣＳ方式の送信回路部に接続され、ＧＳＭ／ＤＣＳ／ＰＣＳ方式の受信経路５，６，７は、通常、ＳＡＷ（Surface Acoustic Wave）フィルタが使用されるＧＳＭ／ＤＣＳ／ＰＣＳ帯の帯域通過フィルタ（ＢＰＦ）８，９，１０、あるいはＬＮＡ（Low Noise Amplifier）などで構成されるＧＳＭ／ＤＣＳ／ＰＣＳ方式の受信回路部に接続される。
【０００６】
前記高周波スイッチ２は、アンテナ１とＧＳＭ／ＤＣＳ／ＰＣＳ方式の送信および受信経路との切り替えを担う。この高周波スイッチ２としては、通常、ダイプレクサとλ／４のストリップライン、およびＰＩＮダイオードを組み合わせたダイオードスイッチや、ＧａＡｓ電界効果トランジスタ（ＦＥＴ）を利用したスイッチなどが用いられている。
【０００７】
図１２はデプレション型ＦＥＴを接続した基本スイッチ部を５個用いた構成のスイッチ部の構成図であって、１２〜１６はＦＥＴ、１７〜２１は抵抗、Ａ１，ＴＸ１，ＴＸ１およびＲＸ１〜ＲＸ３は高周波入出力端子、２８〜３２は制御端子、２２〜２７は、それぞれ外部の回路ブロックと、ＦＥＴ１２〜１６で構成された基本スイッチ部１１とを直流的に絶縁するＤＣブロックコンデンサである。
【０００８】
図１１を参照してマルチバンド携帯電話機の動作について説明する。
【０００９】
まず、ＧＳＭ方式の場合を説明する。送信の際には、ＧＳＭ方式の送信部からの送信信号は、低域通過フィルタ３を通り送信回路部のＧＳＭのＰＡからの高調波成分を除去され、ＧＳＭ送信端子ＴＸ１を経由し、高周波スイッチ２を通過し、アンテナ１から送信される。受信の際にはアンテナ１から受信した受信信号は、高周波スイッチ２を経由し、ＧＳＭ方式の受信経路５を通り受信回路部におけるＧＳＭの帯域通過フィルタ８へ送られる。ＤＳＣ，ＰＣＳの場合も、前記ＧＳＭの場合と同様に動作する。
【００１０】
次に、図１２を参照して高周波信号の切り替えについて説明する。
【００１１】
図１２において、端子ＴＸ１から高周波信号であるＧＳＭ送信信号を入力し、アンテナ端子Ａ１から出力する場合、制御端子２８に３Ｖの電圧を印加し、制御端子２９〜３２に０Ｖの電圧を印加することにより、ＦＥＴ１２をオン状態に、ＦＥＴ１３〜１６をオフ状態にする。このとき、ＦＥＴ１２〜１６のドレイン端子およびソース端子の電位は約３Ｖであり、ＦＥＴ１３〜１６のゲート電圧が０Ｖであることから、それぞれのＦＥＴのゲート−ソース間には−３Ｖの逆バイアス電圧が印加されていることになる。したがって、ＦＥＴ１２のみオン状態となり、ＴＸ１端子より入力されたＧＳＭ送信信号はアンテナ端子Ａ１より出力される。他の高周波信号の切替の場合においても、前記ＧＳＭ信号の場合と同様に動作する。
【００１２】
さらには、近年、ＧＳＭ／ＵＭＴＳなどのマルチモード携帯電話の移動体通信システムの複合化において、図１２のスイッチ回路部に追加されたシステムにおける送受信信号経路としてのＦＥＴを並列に追加する使用法が増加している。
【特許文献１】特開２００２−２４６９４２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
前記従来の構成により、さらなるマルチバンド化を図るには、図１２のスイッチ部１１内に、追加されたシステムの送受信信号経路としてのＦＥＴを並列に追加する必要がある。並列にＦＥＴを追加した場合、等価回路的には並列接続された容量として表される、動作経路以外のオフ状態のＦＥＴが増加することにより、挿入損失の増加を引き起こす。
【００１４】
さらには、高周波電圧が印加される、オフ状態の並列接続されたＦＥＴが増加することによる歪特性の劣化が生じるという課題がある。
【００１５】
本発明は、前記従来の技術の課題を解決し、挿入損失あるいは歪特性の劣化を抑えつつ、マルチバンド対応を可能にする高周波スイッチ回路を実現することを目的とする。
【課題を解決するための手段】
【００１６】
前記の目的を達成するため、本発明は、１つの共通入出力信号端子および複数の入出力信号端子を有する第一のスイッチ回路と、１つの共通入出力信号端子および複数の入出力信号端子を有する第二のスイッチ回路と、前記第一のスイッチ回路と前記第二のスイッチ回路との各々の前記共通入出力信号端子を接続する接続端子を含む３つの接続端子を有する容量素子部とを備えたものであり、この構成によって、例えばＦＥＴを用いた複数の規格に対応する通信装置に適用する高周波スイッチ回路において、挿入損失や歪特性の劣化を抑えつつ、対応する規格を容易に増加することが可能になる。
【発明の効果】
【００１７】
本発明に係る高周波スイッチ回路によれば、通信装置などの複数の規格に対応して、挿入損失および歪特性の劣化を抑えることができるため、対応する規格を容易に増加することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を図面を参照しながら説明する。以下の説明において、既に説明した部材に対応する部材には同一符号を付す。
【００１９】
（実施形態１）
図１は本発明の実施形態１である高周波スイッチ回路の等価回路図であって、１２〜１６はＦＥＴ、１７〜２１は抵抗素子、３３，３４はコンデンサ、Ａ１〜Ａ３，Ｂ１，Ｂ２，ＴＸ１，ＴＸ１、およびＲＸ１〜ＲＸ３は高周波入出力端子、２８〜３２は制御端子である。また、２３〜２７は、それぞれ外部の回路ブロックとＦＥＴで構成された基本スイッチ部（第一のスイッチ回路，第二のスイッチ回路）３５，３６とを直流的に絶縁するＤＣブロックコンデンサである。
【００２０】
ＦＥＴ１２，１３により一方の基本スイッチ回路（第一のスイッチ回路）３５を構成し、ＦＥＴ１４〜１６により、他方の基本スイッチ回路（第二のスイッチ回路）３６を構成している。基本スイッチ回路３５，３６は、それぞれの高周波信号の共通入出力端子Ｂ１，Ｂ２が、３つの接続端子Ａ１〜Ａ３を有する容量素子部３７における端子Ａ２，Ａ３に接続され、１つの複合高周波スイッチ回路を構成している。実施形態１の高周波スイッチ回路は、図１１に示すマルチバンド対応携帯電話機の送受信部分にて使用される。
【００２１】
図２（ａ）〜（ｃ）を参照して図１の容量素子部３７の構成について説明する。
【００２２】
図２（ａ）は容量素子部３７の等価回路である。
【００２３】
図２（ｂ）は高周波スイッチ回路を集積化した半導体基板上に同時に形成する場合の構成例を示す平面図であって、３８，３９は同一層にて形成された金属電極である。４０は、金属電極３８，３９と、通常、ＳｉＮなどで形成される絶縁層を挟んで対向するように形成された金属電極である。金属電極３８，３９，４０からは、それぞれ金属配線が引き出され、ボンディングパッドあるいは配線により端子Ａ１，Ａ２，Ａ３が形成され外部回路へ接続される。金属電極３８，３９が形成するコンデンサは、それぞれ図２（ａ）におけるコンデンサ３３，３４に相当する。
【００２４】
図２（ｃ）は集積化した半導体素子を実装する実装基板内に高周波スイッチ回路を形成する場合の構成例の断面図であって、４７は半導体素子を実装する実装基板の表面、４８は実装基板裏面である。
【００２５】
図２（ｃ）では、実装基板は、通常、数μｍから数十μｍの厚みをもつガラスセラミックスやＢＴレジンなどの絶縁層を１２層積層した構成例を示している。４４〜４６は積層体の内部に金属電極と、層間を接続するビアホールにて形成された金属容量電極を示す。金属電極４６は、金属電極４４，４５と複数の絶縁層を介して対向し、容量素子を形成している。各金属電極４４〜４６からは、各々ビアホールを通じて実装基板の表面４７と裏面４８に引き出され、実装基板表面４７には半導体素子と接続するための電極４２，４３が、また実装基板裏面４８には外部回路へ接続される実装電極４１が形成されている。この例では、金属電極４４，４５が形成するコンデンサは、それぞれ図２（ａ）におけるコンデンサ３３，３４に相当する。
【００２６】
前記のように構成されたスイッチ回路について、以下、従来例と比較して動作を説明する。基本動作は、図１２の従来例における高周波信号の切り替えと同様に、高周波信号を通したい経路のＦＥＴをオンの状態にする。
【００２７】
図３（ａ），（ｂ）に従来例の回路にてＴＸ１端子からＡ１端子に高周波信号を通す場合を示す。図３（ａ）は高周波スイッチ回路のオン，オフの状態を示し、１２〜１６はそれぞれ図１２のＦＥＴ１２〜１６と同じである。
【００２８】
図３（ｂ）は図３（ａ）の状態において、ＴＸ１からＡ１に着目した等価回路を示す。ＴＸ１を通じて高周波スイッチ回路に入力された高周波信号は、外部と直流的に絶縁するためのＤＣカットコンデンサ２３を経由し、近似的に抵抗５１として表されるオン状態のＦＥＴ１２を通じＡ１端子のＤＣカットコンデンサ２２より外部回路へと送られる。この状態では、図３（ａ）のオフ状態のＦＥＴ１３〜１６は、等価回路的に容量５２が並列接続したとして表される。
【００２９】
図４（ａ），（ｂ）に本実施形態の回路にてＴＸ１端子からＡ１端子に高周波信号を通す場合を示す。図４（ａ）は高周波スイッチ回路のオン，オフの状態を示し、１２〜１６はそれぞれ図１２のＦＥＴ１２〜１６と同じである。
【００３０】
図４（ｂ）は、図４（ａ）の状態においてＴＸ１からＡ１に着目した等価回路を示す。ＴＸ１を通じて高周波スイッチ回路に入力された高周波信号は、外部と直流的に絶縁するためのＤＣカットコンデンサ２３を経由し、近似的に抵抗６１として表されるオン状態のＦＥＴ１２と容量素子部３７内のコンデンサ３３を通り、Ａ１端子より外部回路へと送られる。この状態では、図４（ａ）のオフ状態のＦＥＴ１３は等価回路的に容量６２が並列接続したとして表される。また、ＦＥＴ１４〜１６は、等価回路的に容量に並列接続した容量６３と容量素子部３７内のコンデンサ３４が直列接続として表される。
【００３１】
ＴＸ１から入力される高周波信号が図１１にて説明したＧＳＭ送信信号である場合は、一般的に、図３（ｂ）のコンデンサ２２，２３は３０ｐＦ〜５０ｐＦ、抵抗５１は１Ω〜２Ω、コンデンサ５２は１ｐＦ〜１．５ｐＦ程度の素子値となる。
【００３２】
一方、本実施形態の場合、図４（ｂ）の２３，３３は３０ｐＦ〜５０ｐＦ、抵抗６１は１Ω〜２Ω、コンデンサ６２は０．１ｐＦ〜０．２ｐＦ、コンデンサ３４は５ｐＦ〜１０ｐＦ、６３は０．８ｐＦ〜１．４ｐＦ程度の素子値となる。
【００３３】
図３，図４による比較より明らかなように、図４（ｂ）の容量６３と容量６２との和は、図３（ｂ）の並列接続された容量５２と等しい。このため図４のＴＸ１からＡ１経路上の並列容量は、容量６３が容量３３，３４と直列接続されていることより、従来例の容量５２より小さくなる。このため、並列容量による挿入損失の劣化が抑えられる。特に、並列容量による挿入損失の劣化は、高周波になるほど顕著であり、例えば１．９ＧＨｚ帯のＰＣＳ送信信号においては、図６（ａ），（ｂ）に示すように、本実施形態により挿入損失を０．１ｄＢ程度抑制することが可能となる。
【００３４】
図４（ａ）において、容量素子部３７経由での端子Ａ２から端子Ａ３間のアイソレーションは、コンデンサ３３が３０ｐＦ、コンデンサ３４が５ｐＦの場合、図５に示すように、９００ＭＨｚにて約４．５ｄＢ、また１．９ＧＨｚにて約３．５ｄＢとなる。
【００３５】
これにより、従来例では図３（ａ）のＦＥＴ１３〜１６全てに対し、ＴＸ１から入力された高周波電力が印加されることにより、高調波を発生していたが、本実施形態では、図４（ａ）のＦＥＴ１４〜１６に印加される高周波電力が、従来の半分以下となる。したがって、高周波スイッチ回路から発生する高調波が低減される。
【００３６】
以上のように、本実施形態により、挿入損失の増加を抑え、かつ高調波特性の劣化を抑えることができるため、複数の規格に対応する通信装置に適用される高周波スイッチ回路を容易に実現することが可能となる。すなわち、同程度の挿入損失と高調波特性であれば、より多くの並列ＦＥＴを付加することが可能であり、これにより対応する規格の増加に容易に対応することができる。
【００３７】
（実施形態２）
図７は本発明の実施形態２である高周波スイッチ回路の等価回路図であって、基本構成は図１の実施形態１と同じであるが、実施形態１の容量素子部３７が内部にコンデンサ３３，３４を含むのに対し、実施形態２では、容量素子部３７が１つのコンデンサ７１で構成されており、第一の高周波スイッチ回路３５、第二の高周波スイッチ回路３６と接続されない端子Ａ４にて、ＤＣカットコンデンサ７２に接続されている点で実施形態１と異なる。
【００３８】
図８（ａ）は実施形態２における容量素子３７の等価回路図である。
【００３９】
図８（ｂ）は高周波スイッチ回路を集積化した半導体基板上に同時に形成する場合の構成例の平面図である。７３，７４は異なる層にて形成された金属電極であり、７３は金属電極７４と、通常、ＳｉＮなどで形成される絶縁層を挟むように対向するように形成された金属電極である。金属電極７３，７４からは、それぞれ金属配線が引き出され、ボンディングパッドあるいは配線により、図８（ａ）に示す端子Ａ４，Ａ２，Ａ３が形成され外部回路へ接続される。金属電極７３，７４が形成するコンデンサは、図８（ａ）におけるコンデンサ７１に相当する。
【００４０】
図８（ｃ）は高周波スイッチ回路を集積化した半導体素子を実装する実装基板内に形成する場合の構成例の断面図であって、８６は半導体素子を実装する実装基板の表面、８７は実装基板裏面である。この例では実装基板は、通常、数μｍから数十μｍの厚みをもつガラスセラミックスや、ＢＴレジン等の絶縁層を８層積層したものを示す。
【００４１】
８４と８５は積層体の内部に金属電極と、層間を接続するビアホールにて形成された金属容量電極であり、互いに複数の絶縁層を介して対向して容量素子を形成している。各金属電極８４，８５からは各々ビアホールを通じて実装基板表裏面８７に引き出され、実装基板表面８６には半導体素子と接続するための電極８２，８３が、また実装基板裏面８７には外部回路へ接続される実装電極８１が形成されている。この例では、実装電極が図８（ａ）の端子Ａ４に相当し、実装基板外部のＤＣカットコンデンサへ接続される。
【００４２】
基本動作は実施形態１のスイッチ回路と同様であるが、異なる点は、端子Ａ２からＡ３へのアイソレーションに関しては容量７１のみを介する点と、実施形態１の図４（ｂ）の等価回路におけるコンデンサ３３に相当するコンデンサがないことである。
【００４３】
（実施形態３）
本発明の実施形態３における高周波スイッチ回路の等価回路図は、図７に示された第２の実施形態と同様である。したがって、基本構成は図１の実施形態１と同じであるが、実施形態１の容量素子部３７が内部にコンデンサ３３，３４が並列に接続されているのに対し、図９（ａ）〜（ｃ）に示すように、実施形態３では容量素子部１０１内の２つのコンデンサ９１，９２が直列に接続されている点で実施形態１とは異なる。
【００４４】
図９（ａ）は容量素子部１０１の等価回路である。
【００４５】
図９（ｂ）は高周波スイッチ回路を集積化した半導体基板上に同時に形成する場合の構成例の平面図であって、１０２，１０３は同一層にて形成された金属電極である。１０４は、金属電極１０２，１０３と、通常、ＳｉＮなどで形成される絶縁層を挟んで対向するように形成された金属電極である。金属電極１０２，１０３，１０４からは、それぞれ金属配線が引き出され、ボンディングパッドあるいは配線により端子Ａ１，Ａ２，Ａ３が形成され外部回路へ接続される。金属電極１０２，１０３が形成するコンデンサは、図９（ａ）におけるコンデンサ９１，９２に各々相当する。
【００４６】
図９（ｃ）は高周波スイッチ回路を集積化した半導体素子を実装する実装基板内に形成する場合の構成例の断面図であって、１０８は半導体素子を実装する実装基板の表面、１０９は実装基板裏面である。この例では実装基板は、通常、数μｍから数十μｍの厚みをもつガラスセラミックスやＢＴレジンなどの絶縁層を１２層積層したものを示す。
【００４７】
１１１〜１１３は、積層体の内部に金属電極と、層間を接続するビアホールにて形成された金属容量電極であり、金属容量電極１１１と１１３、また金属容量電極１１２と１１３とは、互いに複数の絶縁層を介して対向して容量素子を形成している。金属容量電極１１１〜１１３は、それぞれビアホールを通じて実装基板表面１０８と裏面１０９に引き出され、実装基板表面１０８には半導体素子と接続するための電極１０６，１０７が、また実装基板裏面１０９には外部回路へ接続される実装電極１０５が形成されている。この例では、実装電極が図９（ａ）の端子Ａ１に相当し、実装基板外部回路へ接続される。
【００４８】
基本動作は実施形態のスイッチ回路と同様であるが、異なる点は、端子Ａ２からＡ３へのアイソレーションに関しては容量９１のみを介する点と、実施形態１の図４（ａ），（ｂ）の等価回路におけるコンデンサ３３が、図４（ａ），（ｂ）のＡ１端子から容量３４の間に位置することである。
【００４９】
（実施形態４）
図１０（ａ），（ｂ）は本発明の実施形態４における高周波スイッチ回路の等価回路図であって、実施形態４は、図１０（ａ）に示すように、図１に示す実施形態１のＲＦ端子Ａ１に並列にインダクタ１２０を付加した構成である。
【００５０】
図１０（ａ）は高周波スイッチ回路のオン，オフの状態を示し、１２〜１６はそれぞれ図２のＦＥＴ１２〜１６と同じである。
【００５１】
図１０（ｂ）は、図１０（ａ）の状態においてＴＸ１からＡ１に着目した等価回路を示す。ＴＸ１を通じて高周波スイッチ回路に入力された高周波信号は、外部と直流的に絶縁するためのＤＣカットコンデンサ２３を経由し、近似的に抵抗６１として表されるオン状態のＦＥＴ１２と容量素子部３７内のコンデンサ３３を通り、Ａ１端子より外部回路へと送られる。この状態では、図１０（ａ）のオフ状態のＦＥＴ１３は、等価回路的に並列接続した容量６２として表される。またＦＥＴ１４〜１６は等価回路的に、並列接続した容量６３と容量素子部３７内のコンデンサ３４が直列接続として表される。
【００５２】
したがって、直列接続された容量６３と容量３４、およびインダクタ１２０により、所望の周波数にて高インピーダンスとなる並列共振回路を形成することにより、特に２ＧＨｚ付近の信号に対し挿入損失の劣化を防ぐことが可能となり、かつＲＦ端子Ａ１からの、数ＭＨｚ程度にエネルギ分布を有するサージに対し、後段のスイッチ回路あるいは容量素子を保護することが可能となる。インダクタ１２０は、１ＧＨｚから２ＧＨｚの周波数に対しては、１０ｎＨから５０ｎＨの素子値が通常用いられる。
【００５３】
図１０（ａ），（ｂ）において、インダクタ１２０は３端子を有する容量素子部３７の外部に付加しているが、容量素子部３７内部に付加しても同様の効果が得られる。また実施形態１ないし実施形態３のいずれに対しインダクタを付加しても同様である。
【００５４】
前記実施形態において、三端子を有する容量素子部３７を、一方の基本スイッチ回路（第一のスイッチ回路）３５と、他方の基本スイッチ回路（第二のスイッチ回路）３６が共に形成された半導体基板上に形成されている例と、第一のスイッチ回路３５と第二のスイッチ回路３６を実装した実装基板内に形成されている例を記載しているが、スイッチと容量素子をセット基板上に個別に実装する場合に比して、それぞれを接続する数ｎＨのインダクタンスと、インダクタンスの周波数特性による挿入損失の劣化が発生せず、挿入損失と歪特性に対する改善を優位に実施することが可能となり、さらには実装面積の削減による装置の小型化が可能となる。
【産業上の利用可能性】
【００５５】
本発明は、移動体通信機などにおける複合高周波部品、特に複数の異なる周波数信号の切り替えを行う高周波スイッチ回路に対応した複合高周波部品および通信装置に適用され、具体的には、ＦＥＴを用いた複数の規格に対応する通信装置に適用する高周波スイッチ回路において、挿入損失や歪特性の劣化を抑えつつ、対応する規格を増加する場合に有用である。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施形態１である高周波スイッチ回路の等価回路図
【図２】（ａ）〜（ｃ）は実施形態１における容量素子部の構成の説明図
【図３】（ａ），（ｂ）は従来例の回路にてＴＸ１端子からＡ１端子に高周波信号を通す場合を説明するための図
【図４】（ａ），（ｂ）は本実施形態の回路にてＴＸ１端子からＡ１端子に高周波信号を通す場合を説明するための図
【図５】実施形態１におけるＡ２-Ａ３端子間のアイソレーション特性を示す図
【図６】（ａ），（ｂ）は実施形態１による挿入損失改善の説明図
【図７】本発明の実施形態２である高周波スイッチ回路の等価回路図
【図８】（ａ）〜（ｃ）は実施形態２における容量素子部の構成の説明図
【図９】（ａ）〜（ｃ）は実施形態３における容量素子部の構成の説明図
【図１０】（ａ），（ｂ）は本発明の実施形態４における高周波スイッチ回路の等価回路図
【図１１】従来のマルチバンド対応携帯電話機の送受信部分を示すブロック図
【図１２】デプレション型ＦＥＴを接続した基本スイッチ部を５個用いた構成の従来のスイッチ部の構成図
【符号の説明】
【００５７】
１２〜１６  ＦＥＴ
１７〜２１  抵抗素子
２３〜２７  ＤＣブロックコンデンサ
２８〜３２  制御端子
３３，３４  コンデンサ
３５，３６  基本スイッチ部（第一のスイッチ回路，第二のスイッチ回路）
３７  容量素子部
１２０  インダクタ
Ａ１〜Ａ３，Ｂ１，Ｂ２，ＴＸ１，ＴＸ１，ＲＸ１〜ＲＸ３  高周波入出力端子
【図１】
2007097066.tif 000003
【図２】
2007097066.tif 000004
【図３】
2007097066.tif 000005
【図４】
2007097066.tif 000006
【図５】
2007097066.tif 000007
【図６】
2007097066.tif 000008
【図７】
2007097066.tif 000009
【図８】
2007097066.tif 000010
【図９】
2007097066.tif 000011
【図１０】
2007097066.tif 000012
【図１１】
2007097066.tif 000013
【図１２】
2007097066.tif 000014