(57)【要約】【課題】面付数の減少を防止できるアレイ基板を提供する。【解決手段】アレイ基板２の画像表示エリア７より外側のトランスファ電極16を拡幅して中央部を十字状に除去してアライメントマーク17とする。トランスファ電極16とアライメントマーク17とを兼用する。マザー基板77のアレイ基板２の画像表示エリア７間が狭くてもアライメントマーク17を設けることができる。アレイ基板２の面付数の減少を防止できる。不良なアレイ基板２の次工程への流出を防止でき、アレイ基板２のリペアによる歩留まりの向上を図ることができる。【選択図】図１
2007140036.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、
前記絶縁基板の一主面に交差して設けられた複数の信号線および走査線と前記信号線および前記走査線にて仕切られた領域に設けられた複数の画素とを有する画像表示領域と、
前記絶縁基板の前記画像表示領域以外の領域に設けられた電線部と、
前記電線部に設けられ前記画像表示領域の前記複数の画素の位置が確認可能な位置確認手段と、を具備した
ことを特徴とするアレイ基板。
【請求項２】
前記電線部は、前記絶縁基板の一主面に対向して取り付けられる対向基板に電圧を印加するトランスファ電極である
ことを特徴とする請求項１記載のアレイ基板。
【請求項３】
前記位置確認手段は、前記電線部の少なくとも一部を拡幅させて設けられている
ことを特徴とする請求項１または２いずれか一項に記載のアレイ基板。
【請求項４】
前記絶縁基板の一主面の前記画像表示領域以外の領域に設けられ前記走査線および前記信号線のいずれか一方に電気的に接続された駆動回路を具備し、
前記電線部は、前記駆動回路に電気的に接続された接続電極である
ことを特徴とする請求項１記載のアレイ基板。
【請求項５】
前記位置確認手段は、前記複数の画素のそれぞれに電子ビームを照射して前記複数の画素を検査する検査装置の位置合わせ用であるとともに、前記検査装置以外の装置の位置合わせ用である
ことを特徴とする請求項１ないし４いずれか一項に記載のアレイ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基板の一主面に画像表示領域が設けられたアレイ基板に関する。
【背景技術】
【０００２】
従来、液晶ディスプレイなどに用いるアレイ基板を製造するアレイ工程では、このアレイ工程の最後に、いわゆるアレイテストという検査を実施して、不良なアレイ基板の次工程への流出を防止したり、リペアによるアレイ基板の歩留まりを向上させたりしている。具体的に、アレイテストに用いられる電子ビーム(Electron Beam:ＥＢ)方式のアレイテスタでは、この電子ビームをアレイ基板上の各画素内の画素電極に照射させて、これら画素電極の電位に対応して発生する二次電子量を測定することによって、これら画素電極が設けられている各画素の良否を判定する。
【０００３】
ところが、この電子ビームを用いた検査方式で良好な検査精度を得るためには、数１０μｍ程度のビーム径の電子ビームを、一辺の長さが１００μｍ程度の画素電極に正確に照射させることが必要である。そして、この電子ビームの照射が画素電極から外れた場合には、この画素電極に隣接する画素電極との間に存在する絶縁物が電子ビームの照射によって帯電してしまい、画素電極から発生する二次電子測定に悪影響を与えてしまう。
【０００４】
このため、アレイ基板のガラス基板上に、いわゆるアライメントマークと呼ばれる位置確認マークを設置させて、このアライメントマークを電子ビームが認識した位置に基づいて、各画素電極に電子ビームを正確に照射させる構成が知られている(例えば、特許文献１参照。)。
【特許文献１】特開２００５−５３６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した電子ビームを用いた検査方式では、アライメントマークが非常に大きく、例えば一辺が２ｍｍ程度の大きさに形成する必要がある。したがって、分割前のアレイ基板間の間隔が狭い場合には、このアレイ基板上にアライメントマークを設置できない。さらに、このアライメントマークを設置するために、１枚のマザー基板から製造できるパネル数である面付数を減らす必要が生じ、製造コストが上昇してしまうという問題を有している。
【０００６】
本発明は、このような点に鑑みなされたもので、面付数の減少を防止できるアレイ基板を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、絶縁基板と、前記絶縁基板の一主面に交差して設けられた複数の信号線および走査線と前記信号線および前記走査線にて仕切られた領域に設けられた複数の画素とを有する画像表示領域と、前記絶縁基板の前記画像表示領域以外の領域に設けられた電線部と、前記電線部に設けられ前記画像表示領域の前記複数の画素の位置が確認可能な位置確認手段と、を具備したものである。
【発明の効果】
【０００８】
本発明によれば、絶縁基板の画像表示領域以外の領域に設けられている電線部に、画像表示領域の複数の画素の位置が確認可能な位置確認手段を設けたことにより、この位置確認手段を絶縁基板の画像表示領域以外の領域に設けることによって生じ得る絶縁基板の面付数の減少を防止できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明のアレイ基板を備えた液晶表示装置の第１の実施の形態の構成を図１ないし図３を参照して説明する。
【００１０】
図１ないし図３において、１は液晶表示装置としての液晶表示パネルで、この液晶表示パネル１は、第１の基板としての略矩形平板状のアレイ基板２を備えている。このアレイ基板２は、液晶表示パネル１の構成部品であって、透光性を有する絶縁基板としての略透明なガラス基板３を有している。そして、このガラス基板３の一主面である表面上には、図２に示すように、このガラス基板３の幅方向に沿って等間隔に平行に離間された複数の走査線４と、このガラス基板３の縦方向に沿って等間隔に平行に離間された複数の信号線５とが格子状に配線されている。すなわち、これら走査線４および信号線５は、互いに電気的に絶縁された状態で、互いに直角に交差して配線されている。
【００１１】
さらに、これら走査線４および信号線５にて仕切られて囲まれた矩形状の各領域のそれぞれに画素６がそれぞれ設けられている。これら画素６は、ガラス基板３の表面上にマトリクス状に設けられており、これら画素６が設けられている領域が、画素部としての画像表示領域である矩形状の画像表示エリア７となる。この画像表示エリア７は、ガラス基板３の表面上の縦方向および幅方向それぞれの略中央部に矩形状に形成されている。
【００１２】
そして、この画像表示エリア７の各画素６には、スイッチング素子としての薄膜トランジスタ（ＴＦＴ）11と、画素電極12と、蓄積容量としての画素補助容量である補助容量13とのそれぞれが設けられている。ここで、これら各画素電極12は、同一画素６内の薄膜トランジスタ11に電気的に接続されており、この薄膜トランジスタ11にて制御される。さらに、これら各画素電極12は、一辺の長さが１００μｍ程度の正方形状に形成されている。
【００１３】
また、アレイ基板２のガラス基板３の周縁には、細長矩形平板状の内蔵走査線ドライバであるＹドライバ回路14が設置されている。このＹドライバ回路14は、ガラス基板３の縦方向に沿って設けられており、このガラス基板３上の各走査線４のそれぞれの一端部と電気的に接続されている。すなわち、このＹドライバ回路14は、複数の走査線４に電気的に接続され、複数の画素６に対して横方向である行方向へ順次駆動信号を与える走査線駆動回路である。
【００１４】
さらに、ガラス基板３の縦方向に沿った一端には、駆動回路としての細長矩形平板状の内蔵信号線ドライバであるＸドライバ回路15が設置されている。このＸドライバ回路15は、ガラス基板３上の各信号線５のそれぞれの一端部と電気的に接続されている。すなわち、このＸドライバ回路15は、複数の信号線５に電気的に接続され、複数の画素６に対して縦方向である各列へ信号を供給する信号線駆動回路である。
【００１５】
また、アレイ基板２のガラス基板３の表面上には、電線部としてのトランスファ電極16が配線されている。このトランスファ電極16は、アレイ基板２のガラス基板３の表面に対向して配設されて取り付けられる対向基板45の対向電極48に所定の電圧を印加させる既存の電極である。そして、このトランスファ電極16は、ガラス基板３の表面上の画像表示エリア７以外の領域に設けられている。具体的に、このトランスファ電極16は、図１に示すように、ガラス基板３の表面のＹドライバ回路14より外側に離間させた領域に、このＹドライバ回路14の長手方向であるガラス基板３の縦方向に沿って配線されている。また、このトランスファ電極16は、例えば１ｍｍ程度の幅寸法を有する電線および電極である。
【００１６】
そして、これらトランスファ電極16には、このトランスファ電極16の一部を幅方向に向けて矩形状に拡幅させて形成された導電性を有する位置確認マークであるアライメントマーク17が一体的に設けられている。このアライメントマーク17は、アレイ基板２の画像表示エリア７の各画素６内の画素電極12の位置が確認可能な位置確認手段であって、トランスファ電極16の一部を矩形状である正方形状に拡幅させた拡幅部18を備えている。
【００１７】
また、これら拡幅部18の中央部には、これら拡幅部18の幅方向および縦方向に沿った十字状のマーク部19が設けられている。このマーク部19は、トランスファ電極16をパターニングする際に、このトランスファ電極16の拡幅部18の中央部をパターニング時に十字状に除去させることによって設けられている。さらに、このマーク部19を構成する直角に交差した各直線部20は、トランスファ電極16の拡幅部18以外の部分の幅寸法より大きな幅寸法を有している。よって、アライメントマーク17は、アレイ基板２内の配線であるとともに電極であるトランスファ電極16内に設けられており、例えば一辺が２ｍｍあるいは４ｍｍ程度の大きさに形成されている。
【００１８】
一方、図３に示すように、アレイ基板２のガラス基板３の表面には、このガラス基板３からの不純物の拡散を防止する絶縁性のアンダーコート層25が成膜されている。このアンダーコート層25上には、多結晶半導体であるポリシリコンにて構成された半導体層としての島状の活性層26が設けられている。ここで、この活性層26は、アンダーコート層25上に積層された非晶質半導体であるアモルファスシリコンへのエキシマレーザビームの照射によるレーザアニールによって多結晶化されて構成されている。
【００１９】
また、この活性層26の幅方向の中央部にチャネル領域27が設けられており、このチャネル領域27を挟んだ両側にソース領域28およびドレイン領域29が設けられている。さらに、この活性層26を含むアンダーコート層25上にゲート絶縁膜31が成膜されており、この活性層26のチャネル領域27に対向するゲート絶縁膜31上にゲート電極32が積層されている。そして、これらゲート電極32、ゲート絶縁膜31および活性層26によって、スイッチング素子である薄膜トランジスタ11が形成されている。ここで、これら薄膜トランジスタ11は、走査線４と信号線５とが交差している部分の近傍に設けられている。
【００２０】
さらに、この薄膜トランジスタ11のゲート電極32を含むゲート絶縁膜31上に層間絶縁膜33が積層されている。また、この層間絶縁膜33およびゲート絶縁膜31には、これら層間絶縁膜33およびゲート絶縁膜31を貫通し、活性層26のソース領域28およびドレイン領域29に連通した第１のコンタクトホール34,35が設けられている。そして、活性層26のソース領域28に貫通した第１のコンタクトホール34を含む層間絶縁膜33上にソース電極36が積層されて、このソース電極36が活性層26のソース領域28に電気的に接続されている。さらに、この活性層26のドレイン領域29に貫通した第１のコンタクトホール35を含む層間絶縁膜33上にドレイン電極37が積層されて、このドレイン電極37が活性層26のドレイン領域29に電気的に接続されている。
【００２１】
また、これらソース電極36およびドレイン電極37を含む層間絶縁膜33上に保護膜であるパッシベーション膜38が積層されている。このパッシベーション膜38には、このパッシベーション膜38を貫通してドレイン電極37に連通した第２のコンタクトホール39が設けられている。そして、この第２のコンタクトホール39を含むパッシベーション膜38上に画素電極12が積層され、この画素電極12が第２のコンタクトホール39を介してドレイン電極37に電気的に接続されている。さらに、この画素電極12を含むパッシベーション膜38上には、配向処理されたポリイミドにて構成された配向膜40が積層されている。
【００２２】
さらに、この配向膜40に対向して第２の基板としての対向基板45が配設されている。この対向基板45は、透光性を有する絶縁基板としての略透明なガラス基板46を備えている。そして、このガラス基板46の配向膜40に対向した側に位置する表面の全面に、着色層としてのカラーフィルタ層47が積層されている。また、このカラーフィルタ層47上の全面には、コモン電極としての共通電極である対向電極48が積層されている。この対向電極48は、対向基板45をアレイ基板２に積層させた状態で、このアレイ基板２上のトランスファ電極16に電気的に接続され、このトランスファ電極16を介して所定の電圧が印加される。
【００２３】
また、この対向電極48上の全面には、配向処理されたポリイミドにて構成された配向膜49が積層されている。そして、これらアレイ基板２の配向膜40と対向基板45の配向膜49との間には、セルギャップとなる液晶封止領域50が設けられている。この液晶封止領域50には、液晶組成物51が注入されて封止されて光変調層としての液晶層52が設けられている。
【００２４】
次に、上記液晶表示装置のアレイ基板を検査する検査装置について説明する。
【００２５】
図４において、61は検査装置としてのＥＢ(Electron Beam:電子ビーム)アレイテスタである。そして、このＥＢアレイテスタ61は、アレイ基板２を製造するアレイ工程の最後に、アレイテストと呼ばれる検査を実施して、不良なアレイ基板２の次工程への流出を防止したり、補修としてのリペアによるアレイ基板２の歩留まりを向上したりするためのアレイ工程の検査装置である。具体的に、このＥＢアレイテスタ61は、このＥＢアレイテスタ61でのアレイテストに用いられる電子ビームＬを、このＥＢアレイテスタ61へと搬送されるアレイ基板２上の各画素６内の画素電極12に照射して、これら画素電極12の電位に対応して発生する二次電子ｅの量を測定する。さらに、このＥＢアレイテスタ61は、二次電子ｅの量に基づいて、この二次電子ｅの量を測定した画素電極12が設けられている各画素６の良否を判定する。
【００２６】
さらに、このＥＢアレイテスタ61は、内部が中空な処理室としてのメインチャンバ62を備えている。このメインチャンバ62は、このメインチャンバ62内を真空排気させて真空雰囲気にできるように構成されている。また、このメインチャンバ62内には、このメインチャンバ62内へと搬送されるアレイ基板２が設置される矩形平板状のステージ64が取り付けられている。このステージ64は、長手方向および幅方向のそれぞれに沿って移動可能に設置されている。さらに、このステージ64の一主面である表面にアレイ基板２の裏面を対向させた状態で設置される。
【００２７】
また、このステージ64の表面に対向したメインチャンバ62の外側には、このステージ64に設置されたアレイ基板２の表面に向けて電子ビームＬを照射させるビーム照射手段としての電子銃65が取り付けられている。この電子銃65は、図示しない偏向コイルを有しており、この電子銃65にて発振させた電子ビームＬをアレイ基板２の各画素６内の画素電極12に照射させて、これら画素電極12の電位に対応した二次電子ｅを発生させる。具体的に、この電子銃65は、数１０μｍ程度のビーム径を有する電子ビームＬを発振させる。
【００２８】
さらに、この電子銃65には、この電子銃65にて発振させた電子ビームＬの照射によるアレイ基板２の各画素６内の画素電極12から発生する二次電子ｅの量を検出して測定する検出手段としての図示しない検出器が取り付けられている。この検出器は、アレイ基板２上に設けられているアライメントマーク17を認識した位置に基づいて、このアレイ基板２上の各画素６の画素電極12の位置を認識させ、この位置認識情報に基づいてステージ64を移動させながら電子銃65から電子ビームＬを適宜発振させて、アレイ基板２上の各画素６それぞれの画素電極12に電子ビームＬを順次照射させていく。
【００２９】
そして、メインチャンバ62の搬送上流側には、このメインチャンバ62内へとアレイ基板２を搬送させる前に搬送される搬送室としてのロードロック室67が取り付けられている。このロードロック室67の搬送上流側の一側面には、アレイ基板２の搬送が可能な細長矩形状の搬送口73が開口されている。また、メインチャンバ62とロードロック室67との間を仕切る仕切壁74にもまた、アレイ基板２の搬送が可能な細長矩形状の搬送口75が開口されている。
【００３０】
さらに、このロードロック室67は、このロードロック室67内を真空排気させて真空雰囲気にできるように構成されている。そして、このロードロック室67は、搬送口73からロードロック室67内へと搬送されたアレイ基板２を、搬送口75を介してメインチャンバ62内へと搬送させて、このメインチャンバ62内のステージ64上に設置させるための搬送室である。
【００３１】
次に、上記検査装置によるアレイ基板の検査方法について説明する。
【００３２】
まず、図４に示すように、２枚のアレイ基板２が縦方向に連結された大型アレイ基板であるマザー基板77を、ＥＢアレイテスタ61のロードロック室67の搬送口73を介して、このロードロック室67内へと搬送させる。このとき、アライメントマーク17は、マザー基板77をアレイ基板２のガラス基板３に分割させた際に、このガラス基板３から切断されない位置に設けられている。
【００３３】
この後、このロードロック室67とともにメインチャンバ62それぞれの内部を真空排気して真空雰囲気にさせる。
【００３４】
この状態で、ロードロック室67内へと搬送されたマザー基板77を、搬送口75を介してメインチャンバ62内へと搬送し、このマザー基板77の各アレイ基板２それぞれの表面を上方に向けた状態で、このマザー基板77をメインチャンバ62内のステージ64上の所定位置に設置させる。
【００３５】
次いで、電子銃65から電子ビームＬを発振させて、ステージ64上に設置されているマザー基板77の各アレイ基板２上に設けられているアライメントマーク17の位置を検出器にて認識させて、このアライメントマーク17に対する各画素６の画素電極12の相対位置から、これらアレイ基板２上の各画素６の画素電極12の位置を認識させる。
【００３６】
この後、この検出器にて認識した各アレイ基板２のアライメントマーク17の位置認識情報に基づいて、図示しない制御手段にてステージ64を適宜縦方向および横方向に沿って移動させてマザー基板77を移動させながら、電子銃65から電子ビームＬを適宜発振させて、このマザー基板77の各アレイ基板２上の各画素６それぞれの画素電極12に電子ビームＬを順次照射させる。
【００３７】
そして、この電子ビームＬの照射による各アレイ基板２の各画素６内の画素電極12の電位に対応して発生する二次電子ｅの量を検出器にて検出し、この検出器にて検出した各画素電極12から発生した二次電子ｅの量に基づいて、画素６の良否を判定手段としてのコンピュータにて判定する。
【００３８】
この後、これら各画素６の良否が判定されたアレイ基板２を有するマザー基板77をステージ64上からロードロック室67へと搬送し、このロードロック室67の搬送口73からＥＢアレイテスタ61の外へと搬出させる。
【００３９】
上述のように、上記第１の実施の形態によれば、アレイ基板２の画像表示エリア７より外側に配線されているトランスファ電極16を拡幅させるとともに中央部を十字状に除去して、ＥＢアレイテスタ61にて電子ビームＬを照射する各画素６の画素電極12の位置を相対的に認識させるアライメントマーク17とし、これらトランスファ電極16とアライメントマーク17とを兼用させた。
【００４０】
この結果、このアライメントマーク17をマザー基板77の各アレイ基板２の画像表示エリア７の間に別途設ける必要が無くなる。このため、マザー基板77の各アレイ基板２の画像表示エリア７間の領域が狭い場合であってもアライメントマーク17を設けることができる。同時に、これらアライメントマーク17をマザー基板77の隣接するアレイ基板２の画像表示エリア７の間に設けることによって生じる、これらアレイ基板２の面付数の減少を防止できる。
【００４１】
したがって、これらアレイ基板２の面付数を減らすことによる製造コストの上昇を招くことなくアライメントマーク17を設置できるとともに、検査精度の高いＥＢアレイテスタ61によるアレイテストの検査方法を実現できる。このため、不良なアレイ基板２の次工程への流出を防止できるとともに、このアレイ基板２のリペアによる歩留まりの向上を図ることができるので、液晶表示パネル１の歩留まりを向上でき、この液晶表示パネル１の製造性を向上できる。
【００４２】
なお、上記第１の実施の形態では、アレイ基板２上に設置されているＹドライバ回路14より外側の領域に配線されているトランスファ電極16の一部を拡幅させてアライメントマーク17としたが、図５に示す第２の実施の形態のように、このアレイ基板２の画像表示エリア７の外側に配線されているトランスファ電極16の画像表示エリア７の各角部に対向する部分を拡幅させてアライメントマーク17とし、これらアライメントマーク17をアレイ基板２の画像表示エリア７の角部に対向する位置に設けることもできる。ここで、マザー基板77は、縦方向に３枚のアレイ基板２が設けられているとともに、幅方向に２枚のアレイ基板２が設けられている。したがって、このマザー基板77には、計６枚のアレイ基板２が設けられている。
【００４３】
そして、各アライメントマーク17は、アレイ基板２の各角部の内側の４隅それぞれに設置されている。具体的に、これらアライメントマーク17は、Ｙドライバ回路14の長手方向の端部とＸドライバ回路15の長手方向の端部との間に設けられている。また、これらアライメントマーク17は、アレイ基板２の４隅に位置するトランスファ電極16の一部を正方形状に拡幅させて拡幅部18とし、この拡幅部18の中央部を十字状に除去してマーク部19とすることによって形成されている。
【００４４】
この結果、これらアライメントマーク17をトランスファ電極16と兼用させた構成であるため、上記第１の実施の形態と同様の作用効果を奏することができる。さらに、これらアライメントマーク17をアレイ基板２の各角部に設けたことにより、これらアライメントマーク17をＹドライバ回路14より外側に設ける場合に比べ、画像表示エリア７の大きさを維持しつつアレイ基板１の大きさを小さくできる。
【００４５】
さらに、図６および図７に示す第３の実施の形態のように、一端がＸドライバ回路15に電気的に接続され、他端がアレイ基板２のガラス基板３の縁部より外側に突出した接続電極としての複数のＯＬＢ(Outer Lead Bonding)パッド81の少なくとも一つに、アライメントマーク17を設けることもできる。ここで、これらＯＬＢパッド81は、液晶表示セル１と、この液晶表示セル１を駆動させる図示しない外部回路とを電気的に接続させる電線部としての接続電極である。すなわち、これらＯＬＢパッド81は、アレイ基板２に外部回路からの信号を供給するために設けられている。
【００４６】
具体的に、これらＯＬＢパッド81それぞれの一端は、アレイ基板２の画像表示エリア７の縦方向の一側部にのみ設けられているＸドライバ回路15の画像表示エリア７側の反対側の一側部に電気的に接続されている。さらに、これらＯＬＢパッド81は、ガラス基板３の縦方向に沿って配線されている。また、これらＯＬＢパッド81の他端部は、アレイ基板２のガラス基板３の縦方向の一側縁より外側に突出している。
【００４７】
そして、これらＯＬＢパッド81は、細長矩形状に拡幅された拡幅部18を備えている。また、アレイ基板２の幅方向の両側部に位置するＯＬＢパッド81の拡幅部18の長手方向および幅方向それぞれの中央部には、十字状に除去されてマーク部19が形成されている。したがって、このマーク部19および拡幅部18によって、アレイ基板２の幅方向の両側部に位置するＯＬＢパッド81のそれぞれにアライメントマーク17が設けられている。よって、これらアライメントマーク17は、アレイ基板２の縦方向の一側縁に沿った２隅のみに設けられている。
【００４８】
この結果、これらアライメントマーク17をＯＬＢパッド81と兼用させた構成であるため、上記第１の実施の形態と同様の作用効果を奏することができる。この場合、これらＯＬＢパッド81は、アレイ基板２の一側縁にのみ設けられているため、アライメントマーク17をアレイ基板２の各角部に設けることができないが、これらＯＬＢパッド81が設けられていない辺には、トランスファ電極16にアライメントマーク17を設けることによって、アレイ基板２の４隅のそれぞれにアライメントマーク17を設けることができる。
【００４９】
なお、上記各実施の形態では、ＥＢアレイテスタ61にて電子ビームＬを照射する各画素６の画素電極12の位置を相対的に認識させて位置合わせさせるためのアライメントマーク17をトランスファ電極16あるいはＯＬＢパッド81と兼用させた構成としたが、これらトランスファ電極16あるいはＯＬＢパッド81以外の、電源配線などのアレイ基板２を構成する上で必要な導電性を有する部分にアライメントマーク17を設けることもできる。
【００５０】
さらに、これらアライメントマーク17を、ＥＢアレイテスタ61以外のアレイ基板２の各画素６の位置の認識が必要な図示しない露光装置、パターン検査装置あるいは各画素の薄膜トランジスタの特性を測定する検査装置などの他の装置の位置合わせのためのマークと兼用させることもできる。また、これらアライメントマーク17のマーク部19を十字状にしたが、これらマーク部19を、例えばＬ字状などの十字状以外のその他の形状にすることもできる。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施の形態のアレイ基板の一部を示す説明平面図である。
【図２】同上アレイ基板を有する液晶表示装置を示す回路構成図である。
【図３】同上アレイ基板を有する液晶表示装置を示す説明断面図である。
【図４】同上アレイ基板の検査装置の説明図である。
【図５】本発明の第２の実施の形態のアレイ基板を示す説明平面図である。
【図６】本発明の第３の実施の形態のアレイ基板の一部を示す説明平面図である。
【図７】同上アレイ基板を示す説明平面図である。
【符号の説明】
【００５２】
２    アレイ基板
３    絶縁基板としてのガラス基板
４    走査線
５    信号線
６    画素
７    画像表示領域としての画像表示エリア
15    駆動回路としてのＸドライバ回路
16    電線部としてのトランスファ電極
17    位置確認手段としてのアライメントマーク
61    検査装置としてのＥＢアレイテスタ
81    電線部としての接続電極であるＯＬＢパッド
【図１】
2007140036.tif 000003
【図２】
2007140036.tif 000004
【図３】
2007140036.tif 000005
【図４】
2007140036.tif 000006
【図５】
2007140036.tif 000007
【図６】
2007140036.tif 000008
【図７】
2007140036.tif 000009