(57)【要約】      （修正有）【課題】半導体装置の実装構造及びその実装構造の製造方法に関し、鉛フリーはんだを用いた場合に発生し易いパッケージ外周部に於ける回路オープン不良をはんだバンプに簡単な改良を加えることで抑止できるようにし、信頼性が高い半導体装置の実装構造を提供する。【解決手段】ＢＧＡに於ける電極と回路配線基板に於ける配線或いは電極との間に鉛フリーはんだバンプ１９を介在して両者を接続してなる半導体装置の実装構造に於いて、はんだバンプ１９はＳｎを主成分としＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕから選択された少なくとも一種以上の金属からなる添加成分を含んでなり、且つ、主成分であるＳｎに対する添加成分の量が実装領域の略中央部に在るはんだバンプに比較して外周部に在るはんだバンプに於いて大であることが基本になっている。【選択図】図９
2007251053.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子或いは半導体パッケージに於ける電極と回路配線基板に於ける配線或いは電極との間に鉛フリーはんだバンプを介在して両者を接続してなる半導体装置の実装構造に於いて、
はんだバンプはＳｎを主成分としＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕから選択された少なくとも一種以上の金属からなる添加成分を含んでなり、且つ、主成分であるＳｎに対する添加成分の量が実装領域の略中央部に在るはんだバンプに比較して外周部に在るはんだバンプに於いて大であること
を特徴とする半導体装置の実装構造。
【請求項２】
実装領域の略中央部に在るはんだバンプの体積並びに添加成分の組成に比較して外周部に在るはんだバンプの体積並びに添加成分の組成が大であること
を特徴とする請求項１記載の半導体装置の実装構造。
【請求項３】
実装領域の略中央部に在るはんだバンプ並びに外周部に在るはんだバンプの体積が略同一であって、且つ、略中央部に在るはんだバンプに於ける添加成分の組成に比較して外周部に在るはんだバンプに於ける添加成分の組成が大であること
を特徴とする請求項１記載の半導体装置の実装構造。
【請求項４】
請求項１或いは請求項２記載の半導体装置の実装構造を製造する際、
回路配線基板の配線或いは電極上に於ける実装領域の略中央部のはんだバンプ形成予定部分に対応する開口に比較して外周部のはんだバンプ形成予定部分に対応する開口が大きくされたマスクを形成する工程と、
該各開口にＳｎを主成分としＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕから選択された少なくとも一種以上の金属からなる添加成分を含むはんだペーストを埋め込む工程と
前記マスクを除去した後、半導体素子或いは半導体パッケージの電極に固着され主成分であるＳｎの組成が全て略一定であるはんだボール及び前記回路配線基板の前記はんだペーストを位置合わせして接触させてから加熱リフローして接合を行なう工程と
が含まれてなることを特徴とする実装構造の製造方法。
【請求項５】
マスクを形成する工程の前に電解めっき用のシード層を形成する工程と、
マスクを形成する工程の後にはんだペーストを埋め込む工程に代替してＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕから選択された少なくとも一種以上の金属からなる膜をマスクの開口内に成膜する工程と
が含まれてなることを特徴とする請求項４記載の実装構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、即ち、半導体素子、或いは、エリアアレイ型と呼ばれるＢＧＡ（ｂａｌｌ  ｇｒｉｄ  ａｒｒａｙ）やＣＳＰ（ｃｈｉｐ  ｓｉｚｅ  ｐａｃｋａｇｅ）などのパッケージ型半導体装置をプリント回路配線基板に実装する実装構造及びその製造方法の改良に関する。
【背景技術】
【０００２】
携帯電子機器などの小型化、高密度化、高性能化に伴い、半導体装置の小型化及び高密度実装化が要求され、その要求に応える為、ＢＧＡやＣＳＰといったエリアアレイ型と呼ばれるプラスチックパッケージ型半導体装置の需要が大幅に増加してきている。
【０００３】
そのようなプラスチックパッケージ型半導体装置に於いては、はんだバンプを介して半導体装置をプリント基板等の回路配線基板に接続して実装するのであるが、従来の方法では、パッケージの下面に一定のピッチではんだバンプを形成し、そして、はんだ接合される回路配線基板側に於ける電極の面積も一定になっている。
【０００４】
図２７は従来例を説明する為の実装構造を表す要部切断側面図であり、図に於いて、３１は回路配線基板、３２はＢＧＡ、３３はＳｎ−Ｐｂ或いはＳＡＣ（Ｓｎ−Ａｇ−Ｃｕ）などからなるはんだバンプをそれぞれ示している。
【０００５】
従来、図示のような実装構造に作製する場合、電極が形成されている回路配線基板の反りの有無や該基板の熱膨張特性の如何に拘わらず、そのまま接合実装している。また、その際、はんだ材料としては、伸びが大きく、はんだ接続部の疲労寿命特性に優れているＳｎ−Ｐｂ共晶はんだをベースとしたものを用いることが多い。
【０００６】
前記したように、はんだバンプ３３を介して回路配線基板３１に電気接続する半導体パッケージは、リードを介して回路配線基板に接合するものと比較し、リードの配線長が短くなる為、高速電気特性に優れ、また、バンプは多数形成が可能であることから、多ピン構造とするのに好適である。
【０００７】
このバンプ接続構造では、はんだバンプ径が小さいほどバンプピッチは微細となり、現在では、バンプ径が６００μｍφに対してピッチを１．５ｍｍ程度にしたサイズのものが主流になっている。
【０００８】
また、近年、鉛が環境に与える影響が配慮され、その使用が規制されていることから、鉛を含まない、いわゆる、鉛フリーはんだとして、Ｓｎを主成分としたはんだ材料、例えば、Ｓｎ−Ａｇ−Ｃｕ等から成るはんだ材料の使用が進められてきている。
【０００９】
このようなはんだ材料は、従来のＳｎ−Ｐｂ共晶はんだの融点である１８３℃よりも４０℃程度高い２１７℃の融点を有する材料であり、パッケージを回路配線基板に実装接合する場合、以下に挙げるような問題がある。
（１）  従来のＳｎ−Ｐｂ共晶はんだよりも融点と室温の温度差が約２００℃となって、      ４０℃以上も高くなり、回路配線基板とパッケージの熱膨張差に起因して変形を生      じ、特にパッケージ外周部に於いては変形の影響が大きく、回路オープン不良を生      じることがある。
（２）  材料の持つ機械的性質例えばヤング率や引張強さ等もこれまでのＳｎ−Ｐｂ共晶      はんだと比較して大きくなり、疲労寿命特性に影響する柔軟性が低下してはんだ接      合部にかかる応力は大きくなる。その結果、同様にパッケージ外周部において回路      オープン不良を生じる。
【００１０】
従来、鉛フリーはんだに於ける問題を解消しようとする研究開発には種々な努力が払われていて、例えば、はんだバンプの体積は一定とし、電極の面積を変えることではんだバンプの形状を制御する発明が知られているのであるが（例えば、特許文献１を参照。）、この構成では、電極のピッチを変えなければならないので、現今の半導体装置微細化の傾向には対応することができない。
【特許文献１】特開平７−３０７４１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明では、鉛フリーはんだを用いた場合に発生し易いパッケージ外周部に於ける回路オープン不良をはんだバンプに簡単な改良を加えることで抑止できるようにし、信頼性が高い半導体装置の実装構造を実現しようとする。
【課題を解決するための手段】
【００１２】
本発明に依る半導体装置の実装構造及びその実装構造の製造方法に於いては、半導体素子或いは半導体パッケージに於ける電極と回路配線基板に於ける配線或いは電極との間に鉛フリーはんだバンプを介在して両者を接続してなる半導体装置の実装構造に於いて、はんだバンプはＳｎを主成分としＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕから選択された少なくとも一種以上の金属からなる添加成分を含んでなり、且つ、主成分であるＳｎに対する添加成分の組成が実装領域の略中央部に在るはんだバンプに比較して外周部に在るはんだバンプに於いて大であることが基本になっている。
【発明の効果】
【００１３】
前記手段を採ることに依り、はんだペーストの金属成分をＳｎ−Ｂｉ、或いは、Ｓｎ−Ｉｎの組成にすることで実装プロセス温度から室温までの温度差を大幅に低く抑えることができ、従って、パッケージと回路配線基板の熱膨張差によるストレスを緩和できる。
【００１４】
また、はんだバンプ組成についてパッケージの中央部と外周部とで濃度勾配を付与することで、融点、ヤング率、伸びといった機械的特性は外周部に向かうにつれて応力緩和傾向を示し信頼性向上に寄与する。
【００１５】
更にまた、はんだバンプの体積を外周部に向けて増加することに依って、応力に耐える耐力の向上、はんだバンプの柔軟性の許容範囲拡大による応力緩和効果の拡大が確保できて接合信頼性は向上する。
【００１６】
このように、熱膨張差が大きく異なる半導体パッケージと回路配線基板の接合においても融点が低く応力緩和効果の大きいはんだ材料を用い、且つ、はんだバンプの構造を工夫することに依って、反りがない良好なはんだ接合部を形成することができ十分な接合信頼性を確保できる。
【発明を実施するための最良の形態】
【００１７】
本発明に依る半導体装置の実装構造及びその製造方法では、はんだバンプの材料としてＳｎ、Ｂｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕなどが用いられ、それ等から選択された材料で構成されたはんだボール及びそれ等の材料を金属成分とするはんだペーストを半導体素子或いは半導体パッケージなどの半導体装置と回路配線基板の電極との間に介在させ、それ等を加熱融合してはんだバンプと成して半導体装置と回路配線基板とを接合することで実装を行なっている。
【００１８】
この際、はんだペーストに於ける金属成分として、Ｓｎ−Ｂｉ、或いは、Ｓｎ−Ｉｎを用いることで、Ｓｎ−Ａｇ−ＣｕやＳｎ−Ｐｂの共晶はんだに比較し、融点を５０℃以上も低くしてあり、しかも、そのはんだペーストに於ける金属成分のうち、Ｂｉ或いはＩｎの組成は、当該はんだペーストと少なくともＳｎを含むはんだボールとを融合して半導体装置と回路配線基板とを結合するはんだバンプを生成した場合、主成分であるＳｎに対して回路配線基板の中央部に在る電極から外周部に在る電極に向かって次第に大きくなるようにしてあり、しかも、そのはんだバンプの体積も勾配が付与されて外周部の体積が最も大きくなっている。
【００１９】
図１は半導体装置及び回路配線基板の中央部から外周部に向かってはんだバンプに於けるＢｉ或いはＩｎの組成に勾配をもたせ、且つ、はんだバンプの体積に勾配をもたせる為に回路配線基板上に形成するマスクの一例を表す要部平面図である。
【００２０】
図に於いて、１はレジスト例えば感光性ドライフィルムレジストからなるマスク、１Ａはマスクの中央部に位置する開口、１Ｂ並びに１Ｃはマスクの中央部から外周部に至る中間に在って外周部に向かって次第に大きくなっている開口、１Ｄはマスクの外周部に位置する最も大きな開口をそれぞれ示している。尚、この開口１Ａ乃至１Ｄは回路配線基板に於ける電極の位置に対応して形成されることは勿論である。
【００２１】
本発明に於いて半導体装置の実装を行なうには、図示のマスク１を回路配線基板上に形成し、印刷法を適用することに依り、各開口１Ａ乃至１Ｄに例えばＳｎ−Ｂｉを金属成分として含むはんだペーストを供給する。
【００２２】
回路配線基板に実装すべき半導体素子或いは半導体素子を収容した半導体パッケージである半導体装置の下面には、少なくともＳｎを主成分とするはんだボールが格子状に搭載され、いわゆる、表面実装用エリアアレイ型の構造になっている。
【００２３】
半導体装置に搭載されたはんだボールは、その位置の如何に拘わらず、一定の大きさであるから、そこに含まれるＳｎの組成、即ち、濃度も全てのはんだボールについて一定である。
【００２４】
この半導体装置をマスク１を除去した前記回路配線基板上にセットし、加熱リフローを行なって、はんだボールとはんだペーストの金属成分とを融合して実装を行なう。
【００２５】
このようにした場合、回路配線基板に於ける中央部に於けるはんだバンプでは、主成分であるＳｎに対するＢｉの組成、即ち、濃度は低下するが、外周部に於けるはんだバンプでは、主成分であるＳｎの組成、即ち、濃度が低下してしまい、相対的にＢｉの濃度が高くなり、従って、融点は低くなる。
【００２６】
図２乃至図９は図１を参照して説明したマスクを用いて半導体装置の実装を行なう工程を実施の形態１として説明する為の工程要所に於ける実装構造を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【００２７】
図２参照
表面にソルダーレジスト１２、電極１３が形成された回路配線基板１１を用意する。
【００２８】
図３参照
表面に電極１３などが形成された回路配線基板１１の全面に感光性ドライフィルムレジスト１４を加熱ローラーを用いて圧着貼付する。
【００２９】
図４参照
通常のリソグラフィ技術に於ける露光及び現像を行なって、図１について説明したマスク１と同様の開口パターンをもつマスク１５を形成する。
【００３０】
図５参照
印刷法を適用することに依り、Ｓｎ−Ｂｉを含むはんだペースト１６をマスク１５の開口に充填する。マスク１５の表面に付着した余分なはんだペーストはスキージングに依って除去する。尚、Ｓｎ−ＢｉはＳｎ−Ｉｎに代替して良い。
【００３１】
図６参照
温度１７０℃、融点以上２分の加熱処理を行なってマスク１５の開口を埋めたはんだペースト１６を凝固させる。
【００３２】
図７参照
レジスト剥離液に浸漬することに依り、マスク１５を薄利除去する。
【００３３】
図８参照
Ｓｎ−Ｂｉからなるはんだボール１８をもつＢＧＡ１７を回路配線基板１１と対向させて、はんだボール１８とはんだペースト１６とを位置合わせして接触させる。
【００３４】
図９参照
加熱リフローを行なって、はんだペースト１６とはんだボール１８とを融合してはんだバンプ１９を生成させ、回路配線基板１１とＢＧＡ１７とを接合する。
【００３５】
前記説明した実施の形態１では、金属成分としてＳｎ−Ｂｉ或いはＳｎ−Ｉｎを含むはんだペーストを回路配線基板１１上のマスク１５の開口に印刷法を適用して供給したが、はんだペーストを用いることなく、例えばＢｉ膜、或いは、Ｉｎ膜そのものを供給して回路配線基板１１とＢＧＡ１７とを接合することも可能である。
【００３６】
図１０乃至図１７は図１について説明したマスクを用い、且つ、Ｂｉ膜或いはＩｎ膜を用いて半導体装置の実装を行なう工程を実施の形態２として説明する為の工程要所に於ける実装構造を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、図２乃至図９に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
【００３７】
図１０参照
表面にソルダーレジスト１２、電極１３が形成された実施の形態１と同様の回路配線基板１１を用意する。
【００３８】
図１１参照
スパッタリング法を適用することに依り、厚さ０．５μｍの電解めっき用Ｃｕシード層２０を形成する。
【００３９】
図１２参照
回路配線基板１１の全面に感光性ドライフィルムレジスト１４を加熱ローラーを用いて圧着貼付する。
【００４０】
図１３参照
通常のリソグラフィ技術に於ける露光及び現像を行なって、図１について説明したマスク１と同様の開口パターンをもつマスク１５を形成する。
【００４１】
図１４参照
電解めっき法を適用することに依り、Ｃｕシード層２０上にＢｉ膜２１を形成する。尚、ＢｉはＩｎに代替して良い。
【００４２】
図１５参照
レジスト剥離液に浸漬することに依り、マスク１５を除去し、また、マスク１５の下地になっていたＣｕシード層２０もエッチングして除去する。
【００４３】
図１６参照
Ｓｎ−Ｂｉからなるはんだボール１８をもつＢＧＡ１７を回路配線基板１１と対向させて、はんだボール１８とＢｉ膜２１とを位置合わせして接触させる。
【００４４】
図１７参照
加熱リフローを行なって、Ｂｉ膜２１とはんだボール１８を融合してはんだバンプ１９を生成させ、回路配線基板１１とＢＧＡ１７とを接合する。
【００４５】
実施の形態１及び実施の形態２では、図１について説明したマスク１５を用いたが、このように、中央部から外周部に至るまでに次第に大きくなる開口をもつマスクを用いることなく、全面に亙り形状が均一な開口をもつマスクを用いることもできる。
【００４６】
図１８乃至図２５は図１について説明したマスクとは異なるマスクを用い、且つ、Ｂｉ膜或いはＩｎ膜を用いて半導体装置の実装を行なう工程を実施の形態３として説明する為の工程要所に於ける実装構造を表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。尚、図２乃至図１７に於いて用いた記号と同じ記号で指示した部分は同一或いは同効の部分を表すものとする。
【００４７】
図１８参照
表面にソルダーレジスト１２、電極１３が形成された実施の形態１或いは実施の形態２と同様の回路配線基板１１を用意する。
【００４８】
図１９参照
スパッタリング法を適用することに依り、厚さ０．５μｍの電解めっき用Ｃｕシード層２０を形成する。
【００４９】
図２０参照
回路配線基板１１の全面に感光性ドライフィルムレジスト１４を加熱ローラーを用いて圧着貼付する。
【００５０】
図２１参照
通常のリソグラフィ技術に於ける露光及び現像を行なって、均一な形状の開口パターンをもつマスク２２を形成する。
【００５１】
図２２参照
電解めっき法を適用することに依り、Ｃｕシード層２０上にＢｉ膜２３を形成するのであるが、電流密度を４〜６Ａ／ｄｍ2 とする条件を適用してめっき膜を形成することに依り、Ｂｉ膜２３の膜厚は、中央部から外周部に至るまでに次第に厚くなるように形成することができる。尚、ＢｉはＩｎに代替して良い。
【００５２】
図２３参照
レジスト剥離液に浸漬することに依り、マスク２２を除去し、また、マスク２２の下地になっていたＣｕシード層２０もエッチングして除去する。
【００５３】
図２４参照
Ｓｎ−Ｂｉからなるはんだボール１８をもつＢＧＡ１７を回路配線基板１１と対向させて、はんだボール１８とＢｉ膜２３とを位置合わせして接触させる。
【００５４】
図２５参照
加熱リフローを行なって、Ｂｉ膜２３とはんだボール１８を融合してはんだバンプ１９を生成させ、回路配線基板１１とＢＧＡ１７とを接合する。
【００５５】
図２６はＢｉの膜厚とＢｉ組成との関係を説明する線図であり、縦軸にＢｉ膜厚を、横軸にＢｉ組成をそれぞれ採ってある。図２６から看取できるように、めっき条件での電流密度を調整することで膜厚と組成とは直線的な関係にはならない。
【００５６】
前記したところから理解されようが、本発明に依れば、回路配線基板の電極と半導体装置の間に介在するはんだバンプに於いて、回路配線基板の中央部から外周部に向けて主成分のＳｎに対してＢｉやＩｎといった金属の含有濃度が徐々に多くなるように形成してあるので、はんだバンプの組成、融点、機械的特性に勾配を有する実装構造になっていること、また、はんだバンプの体積も回路配線基板の中央部から外周部に向けて大きくなる体積勾配を有する実装構造になっていて、はんだバンプ接合に於ける信頼性は大きく向上している。
【実施例１】
【００５７】
パッケージ：ＢＧＡ
はんだボールを搭載する電極パッドのピッチサイズ：１．２７ｍｍ
電極パッドの径：６３５μｍ( 電極数２５６ピン) 
はんだボール：Ｓｎ−３．０Ａｇ−０．７Ｃｕ
回路配線基板（図２を参照）：エポキシ樹脂基板
レジスト開口径：中央部５００μｍφ〜外周部１０００μｍφとなるように開口径を変化はんだペーストの金属成分組成：Ｓｎ（３０〜７０重量％）、Ｂｉ（７０〜３０重量％）
【００５８】
回路配線基板のレジスト開口内に印刷法を適用してはんだペーストを供給し、はんだボールを搭載したＢＧＡパッケージと位置合わせし、最高で温度１７０℃、時間３０秒の条件として、窒素雰囲気中でリフロー接合した。
【実施例２】
【００５９】
パッケージ：ＢＧＡ
はんだボールを搭載する電極パッドのピッチサイズ：１．２７ｍｍ
電極パッドの径：６３５μｍ( 電極数２５６ピン) 
はんだボール：Ｓｎ−３．０Ａｇ−０．７Ｃｕ
回路配線基板（図２を参照）：エポキシ樹脂基板
レジスト開口径：中央部５００μｍφ〜外周部１０００μｍφとなるように開口径を変化はんだペーストの金属成分組成：Ｓｎ（１０〜７０重量％）、Ｂｉ（９０〜３０重量％）
【００６０】
回路配線基板のレジスト開口内に印刷法を適用してはんだペーストを供給し、はんだボールを搭載したＢＧＡパッケージと位置合わせし、最高で温度１６０℃、時間１０秒の条件として、窒素雰囲気中でリフロー接合した。
【実施例３】
【００６１】
パッケージ：ＢＧＡ
はんだボールを搭載する電極パッドのピッチサイズ：１．２７ｍｍ
電極パッドの径：６３５μｍ( 電極数２５６ピン) 
はんだボール：Ｓｎ−９．０Ｚｎ
回路配線基板（図２を参照）：エポキシ樹脂基板
レジスト開口径：中央部５００μｍφ〜外周部１０００μｍφとなるように開口径を変化はんだペーストの金属成分組成：Ｓｎ（３０〜７０重量％）、Ｂｉ（７０〜３０重量％）
【００６２】
回路配線基板のレジスト開口内に印刷法を適用してはんだペーストを供給し、はんだボールを搭載したＢＧＡパッケージと位置合わせし、最高で温度１７０℃、時間１０秒の条件として、窒素雰囲気中でリフロー接合した。
【実施例４】
【００６３】
パッケージ：ＢＧＡ
はんだボールを搭載する電極パッドのピッチサイズ：１．２７ｍｍ
電極パッドの径：６３５μｍ( 電極数２５６ピン) 
はんだボール：Ｓｎ−９．０Ｚｎ
回路配線基板（図２を参照）：エポキシ樹脂基板
レジスト開口径：中央部５００μｍφ〜外周部１０００μｍφとなるように開口径を変化はんだペーストの金属成分組成：Ｓｎ（１０〜７０重量％）、Ｉｎ（９０〜３０重量％）
【００６４】
回路配線基板のレジスト開口内に印刷法を適用してはんだペーストを供給し、はんだボールを搭載したＢＧＡパッケージと位置合わせし、最高で温度１７０℃、時間３０秒の条件として、窒素雰囲気中でリフロー接合した。
【実施例５】
【００６５】
パッケージ：ＦＣ（ｆｌｉｐ  ｃｈｉｐ）ＢＧＡ
はんだボールを搭載する電極パッドのピッチサイズ：１．００ｍｍ
電極パッドの径：６００μｍ( 電極数２１１６ピン) 
はんだボール：Ｓｎ−３．０Ａｇ−０．７Ｃｕ
回路配線基板（図２を参照）：エポキシ樹脂基板
レジスト開口径：中央部５００μｍφ〜外周部１０００μｍφとなるように開口径を変化はんだペーストの金属成分組成：Ｓｎ（３０〜７０重量％）、Ｂｉ（７０〜３０重量％）
【００６６】
回路配線基板のレジスト開口内に印刷法を適用してはんだペーストを供給し、はんだボールを搭載したＦＣＢＧＡパッケージと位置合わせし、最高で温度１７０℃、時間１０秒の条件として、窒素雰囲気中でリフロー接合した。
【実施例６】
【００６７】
パッケージ：ＦＣＢＧＡ
はんだボールを搭載する電極パッドのピッチサイズ：１．００ｍｍ
電極パッドの径：６００μｍ( 電極数２１１６ピン) 
はんだボール：Ｓｎ−３．０Ａｇ−０．７Ｃｕ
回路配線基板（図２を参照）：エポキシ樹脂基板
レジスト開口径：中央部５００μｍφ〜外周部１０００μｍφとなるように開口径を変化はんだペーストの金属成分組成：Ｓｎ（１０〜７０重量％）、Ｉｎ（９０〜３０重量％）
【００６８】
回路配線基板のレジスト開口内に印刷法を適用してはんだペーストを供給し、はんだボールを搭載したＦＣＢＧＡパッケージと位置合わせし、最高で温度１６０℃、時間１０秒の条件として、窒素雰囲気中でリフロー接合した。
【００６９】
前記何れの実施例に於いても良好なはんだ接合部が得られ、−２５℃〜１２５℃の温度サイクル試験を１０００サイクル経過しても初期値と同等の電気抵抗値を示し、パッケージと回路配線基板の熱膨張差に起因する反りによるオープン不良を防止できることが確認された。
【００７０】
本発明に於いては、前記説明した実施の形態を含め、多くの形態で実施することができるので、以下、それを付記として例示する。
【００７１】
（付記１）
半導体素子或いは半導体パッケージに於ける電極と回路配線基板に於ける配線或いは電極との間に鉛フリーはんだバンプを介在して両者を接続してなる半導体装置の実装構造に於いて、
はんだバンプはＳｎを主成分としＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕから選択された少なくとも一種以上の金属からなる添加成分を含んでなり、且つ、主成分であるＳｎに対する添加成分の組成が実装領域の略中央部に在るはんだバンプに比較して外周部に在るはんだバンプに於いて大であること
を特徴とする半導体装置の実装構造。
【００７２】
（付記２）
実装領域の略中央部に在るはんだバンプの体積並びに添加成分の組成に比較して外周部に在るはんだバンプの体積並びに添加成分の組成が大であること
を特徴とする（付記１）記載の半導体装置の実装構造。
【００７３】
（付記３）
実装領域の略中央部に在るはんだバンプ並びに外周部に在るはんだバンプの体積が略同一であって、且つ、略中央部に在るはんだバンプに於ける添加成分の組成に比較して外周部に在るはんだバンプに於ける添加成分の組成が大であること
を特徴とする（付記１）記載の半導体装置の実装構造。
【００７４】
（付記４）
（付記１）或いは（付記２）記載の半導体装置の実装構造を製造する際、
回路配線基板の配線或いは電極上に於ける実装領域の略中央部のはんだバンプ形成予定部分に対応する開口に比較して外周部のはんだバンプ形成予定部分に対応する開口が大きくされたマスクを形成する工程と、
該各開口にＳｎを主成分としＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕから選択された少なくとも一種以上の金属からなる添加成分を含むはんだペーストを埋め込む工程と
前記マスクを除去した後、半導体素子或いは半導体パッケージの電極に固着され主成分であるＳｎの組成が全て略一定であるはんだボール及び前記回路配線基板の前記はんだペーストを位置合わせして接触させてから加熱リフローして接合を行なう工程と
が含まれてなることを特徴とする実装構造の製造方法。
【００７５】
（付記５）
マスクを形成する工程の前に電解めっき用のシード層を形成する工程と、
マスクを形成する工程の後にはんだペーストを埋め込む工程に代替してＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕから選択された少なくとも一種以上の金属からなる膜をマスクの開口内に成膜する工程と
が含まれてなることを特徴とする（付記４）記載の実装構造の製造方法。
【００７６】
（付記６）
マスクの形成工程を、
開口が全て略同じ大きさの開口をもつマスクを形成する工程に代替し、
ペーストの埋め込み工程を、
Ｂｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕから選択された少なくとも一種以上の金属であって、略中央部に在る開口内では所定厚さをもつ金属膜を、又、外周部に在る開口内では前記中央部に在る開口内の所定厚さをもつ金属膜に比較して厚い金属膜をそれぞれ成膜する工程に代替したこと
を特徴とする（付記４）記載の実装構造の製造方法。
【図面の簡単な説明】
【００７７】
【図１】回路配線基板上に形成するマスクの一例を表す要部平面図である。
【図２】実施の形態１を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図３】実施の形態１を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図４】実施の形態１を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図５】実施の形態１を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図６】実施の形態１を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図７】実施の形態１を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図８】実施の形態１を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図９】実施の形態１を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図１０】実施の形態２を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図１１】実施の形態２を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図１２】実施の形態２を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図１３】実施の形態２を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図１４】実施の形態２を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図１５】実施の形態２を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図１６】実施の形態２を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図１７】実施の形態２を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図１８】実施の形態３を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図１９】実施の形態３を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図２０】実施の形態３を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図２１】実施の形態３を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図２２】実施の形態３を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図２３】実施の形態３を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図２４】実施の形態３を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図２５】実施の形態３を説明する為の工程要所に於ける実装構造を表す要部切断側面図である。
【図２６】Ｂｉの膜厚とＢｉ組成との関係を説明する線図である。
【図２７】従来例を説明する為の実装構造を表す要部切断側面図である。
【符号の説明】
【００７８】
１  感光性ドライフィルムレジストからなるマスク
１Ａ  マスクの中央部に位置する開口
１Ｂ並びに１Ｃ  マスクの中央部から外周部に至る中間に在って外周部に向かって次第に大きくなっている開口
１Ｄ  マスクの外周部に位置する最も大きな開口
１１  回路配線基板
１２  ソルダーレジスト
１３  電極
１４  感光性ドライフィルムレジスト
１５  マスク
１６  はんだペースト
１７  ＢＧＡ
１８  はんだボール
１９  はんだバンプ
【図１】
2007251053.tif 000003
【図２】
2007251053.tif 000004
【図３】
2007251053.tif 000005
【図４】
2007251053.tif 000006
【図５】
2007251053.tif 000007
【図６】
2007251053.tif 000008
【図７】
2007251053.tif 000009
【図８】
2007251053.tif 000010
【図９】
2007251053.tif 000011
【図１０】
2007251053.tif 000012
【図１１】
2007251053.tif 000013
【図１２】
2007251053.tif 000014
【図１３】
2007251053.tif 000015
【図１４】
2007251053.tif 000016
【図１５】
2007251053.tif 000017
【図１６】
2007251053.tif 000018
【図１７】
2007251053.tif 000019
【図１８】
2007251053.tif 000020
【図１９】
2007251053.tif 000021
【図２０】
2007251053.tif 000022
【図２１】
2007251053.tif 000023
【図２２】
2007251053.tif 000024
【図２３】
2007251053.tif 000025
【図２４】
2007251053.tif 000026
【図２５】
2007251053.tif 000027
【図２６】
2007251053.tif 000028
【図２７】
2007251053.tif 000029