(57)【要約】【課題】電力ロスがなく出力電圧として入力電圧に等しい電圧を安定して出力することができる電圧選択回路を提供する。【解決手段】第１のインバータＩＮＶ１及び第３のインバータＩＮＶ３に制御信号が入力され、第１のインバータＩＮＶ１の出力が第２のインバータＩＮＶ２及び第４のＭＯＳＦＥＴ（Ｍ１２）のゲートに、第２のインバータＩＮＶ２の出力が第１のＭＯＳＦＥＴ（Ｍ９）のゲートに、第３のインバータＩＮＶ３の出力が第４のインバータＩＮＶ４及び第３のＭＯＳＦＥＴ（Ｍ１１）のゲートに、第４のインバータＩＮＶ４の出力が第２のＭＯＳＦＥＴ（Ｍ１０）のゲートに夫々入力されるように接続し、第２のＭＯＳＦＥＴ（Ｍ１０）のソースに制御信号によって選択される第１の入力電圧Ｖ１が、第４のＭＯＳＦＥＴ（Ｍ１２）のソースに制御信号ＩＮによって選択される第２の入力電圧Ｖ２が入力されるように電圧選択回路を構成する。【選択図】図１
2007174311.tif 000002
【特許請求の範囲】
【請求項１】
第１乃至第４のインバータと、
夫々のドレイン同士が共通に接続されるＮ型の第１のＭＯＳＦＥＴ及びＮ型の第２のＭＯＳＦＥＴを含む第１のスイッチ回路と、
夫々のドレイン同士が共通に接続されるＮ型の第３のＭＯＳＦＥＴ及びＮ型の第４のＭＯＳＦＥＴを含む第２のスイッチ回路と、
を有し、
前記第１乃至第４のインバータには共通の駆動電圧が入力され、
前記第１のインバータ及び前記第３のインバータに制御信号が入力され、
前記第１のインバータの出力が前記第２のインバータ及び前記第４のＭＯＳＦＥＴのゲートに入力され、
前記第２のインバータの出力が前記第１のＭＯＳＦＥＴのゲートに入力され、
前記第３のインバータの出力が前記第４のインバータ及び前記第３のＭＯＳＦＥＴのゲートに入力され、
前記第４のインバータの出力が前記第２のＭＯＳＦＥＴのゲートに入力されるように接続され、
前記第２のＭＯＳＦＥＴのソースに前記制御信号によって選択される第１の入力電圧が入力され、
前記第４のＭＯＳＦＥＴのソースに前記制御信号によって選択される第２の入力電圧が入力され、
前記第１のＭＯＳＦＥＴ又は前記第３のＭＯＳＦＥＴは、オン時に夫々のゲート／ソース間電圧がゲート／ソース間閾値電圧よりも大きくなるように、前記駆動電圧、前記第１の入力電圧、及び前記第２の入力電圧の値が設定されていること
を特徴とする電圧選択回路。
【請求項２】
第１乃至第４のインバータと、
夫々のドレイン同士が共通に接続されるＰ型の第１のＭＯＳＦＥＴ及びＰ型の第２のＭＯＳＦＥＴを含む第１のスイッチ回路と、
夫々のドレイン同士が共通に接続されるＰ型の第３のＭＯＳＦＥＴ及びＰ型の第４のＭＯＳＦＥＴを含む第２のスイッチ回路と、
を有し、
前記第１乃至第４のインバータには共通の駆動電圧が入力され、
前記第１のインバータ及び前記第３のインバータに制御信号が入力され、
前記第１のインバータの出力が前記第２のインバータ及び前記第４のＭＯＳＦＥＴのゲートに入力され、
前記第２のインバータの出力が前記第１のＭＯＳＦＥＴのゲートに入力され、
前記第３のインバータの出力が前記第４のインバータ及び前記第３のＭＯＳＦＥＴのゲートに入力され、
前記第４のインバータの出力が前記第２のＭＯＳＦＥＴのゲートに入力されるように接続され、
前記第２のＭＯＳＦＥＴのソースに前記制御信号によって選択される第１の入力電圧が入力され、
前記第４のＭＯＳＦＥＴのソースに前記制御信号によって選択される第２の入力電圧が入力され、
前記第１のＭＯＳＦＥＴ又は前記第３のＭＯＳＦＥＴは、オン時に夫々のゲート／ソース間電圧がゲート／ソース間閾値電圧よりも大きくなるように、前記駆動電圧、前記第１の入力電圧、及び前記第２の入力電圧の値が設定されていること
を特徴とする電圧選択回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の入力電圧のうちの一つを制御信号に応じて選択して出力する電圧選択回路に関し、とくに安定した電圧を出力するための技術に関する。
【背景技術】
【０００２】
電子回路の開発に際しては、制御信号に応じて複数の入力電圧のうちの一つを選択して出力する回路（以下、電圧選択回路という）が必要になることがある。このような回路は、例えば、図５に示すように、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いて構成することができる。
【０００３】
図５において、Ｐ型のＭＯＳＦＥＴ（Ｍ１）、及びＮ型のＭＯＳＦＥＴ（Ｍ２）によって第１のインバータＩＮＶ１が構成されている。またＰ型のＭＯＳＦＥＴ（Ｍ３）、及びＮ型のＭＯＳＦＥＴ（Ｍ４）によって第２のインバータＩＮＶ２が構成されている。Ｐ型のＭＯＳＦＥＴ（Ｍ５）、及びＮ型のＭＯＳＦＥＴ（Ｍ６）は、第１のトランスミッションゲートＳＷ１を構成している。Ｐ型のＭＯＳＦＥＴ（Ｍ７）、及びＮ型のＭＯＳＦＥＴ（Ｍ８）は、第２のトランスミッションゲートＳＷ２を構成している。またダイオードＤ１〜Ｄ４は、ＭＯＳＦＥＴ（Ｍ５〜Ｍ８）の夫々の寄生ダイオードである。
【０００４】
第１のインバータＩＮＶ１には、制御信号として、ＩＮ（「Ｈ」又は「Ｌ」）が入力される。第１のインバータＩＮＶ１の出力は、第２のインバータＩＮＶ２、ＭＯＳＦＥＴ（Ｍ５）のゲート、及びＭＯＳＦＥＴ（Ｍ８）のゲートに夫々入力される。また第２のインバータＩＮＶ２の出力は、ＭＯＳＦＥＴ（Ｍ６）のゲート及びＭＯＳＦＥＴ（Ｍ７）のゲートに夫々入力される。
【０００５】
ＭＯＳＦＥＴ（Ｍ５）のソース、及びＭＯＳＦＥＴ（Ｍ６）のソースには、夫々、制御信号ＩＮに応じて選択される第１の入力電圧Ｖ１が印加される。ＭＯＳＦＥＴ（Ｍ７）のソース、及びＭＯＳＦＥＴ（Ｍ８）のソースには、夫々、制御信号ＩＮに応じて選択される第２の入力電圧Ｖ２が印加される。
【０００６】
ＭＯＳＦＥＴ（Ｍ５〜Ｍ８）のドレインは共通に接続されており、この接続ラインには、制御信号ＩＮに応じて選択される、第１の入力電圧Ｖ１、又は第２の入力電圧Ｖ２のいずれかに基づく出力電圧Ｖ３が出力される。
【０００７】
今、図５に示す電圧選択回路において、制御信号ＩＮとして「Ｈ」が入力されたとする。この場合、ＭＯＳＦＥＴ（Ｍ５）のゲート、及びＭＯＳＦＥＴ（Ｍ８）のゲートには、夫々、「Ｌ」が入力され、ＭＯＳＦＥＴ（Ｍ６）のゲート、及びＭＯＳＦＥＴ（Ｍ７）のゲートには、夫々、「Ｈ」が入力される。このため、トランスミッションゲートＳＷ１はオンとなり、一方、トランスミッションゲートＳＷ２はオフとなり、この場合の出力電圧Ｖ３としては、第１の入力電圧Ｖ１に基づく電圧が出力されることになる。
【０００８】
一方、図５に示す電圧選択回路において、制御信号ＩＮとして「Ｌ」が入力されたとする。この場合、ＭＯＳＦＥＴ（Ｍ５）のゲート、及びＭＯＳＦＥＴ（Ｍ８）のゲートには、夫々、「Ｈ」が入力され、ＭＯＳＦＥＴ（Ｍ６）のゲート、及びＭＯＳＦＥＴ（Ｍ７）のゲートには、夫々、「Ｌ」が入力される。このため、トランスミッションゲートＳＷ１はオフとなり、一方、トランスミッションゲートＳＷ２はオンとなり、この場合の出力電圧Ｖ３としては、第２の入力電圧Ｖ２に基づく電圧が出力されることになる。
【０００９】
電圧選択回路の他の例を図６に示している。同図において、Ｐ型のＭＯＳＦＥＴ（Ｍ１）、及びＮ型のＭＯＳＦＥＴ（Ｍ２）は、第１のインバータＩＮＶ１を構成している。またＰ型のＭＯＳＦＥＴ（Ｍ３）、及びＮ型のＭＯＳＦＥＴ（Ｍ４）は、第２のインバータＩＮＶ２を構成している。Ｎ型のＭＯＳＦＥＴ（Ｍ５）、及びＮ型のＭＯＳＦＥＴ（Ｍ６）のドレイン同士、及びゲート同士は、夫々、共通に接続されており、これらによって、第１のスイッチ回路ＳＷ１が構成されている。Ｎ型のＭＯＳＦＥＴ（Ｍ７）、及びＮ型のＭＯＳＦＥＴ（Ｍ８）のドレイン同士、及びゲート同士は、夫々、共通に接続されており、これらによって、第２のスイッチ回路ＳＷ２が構成されている。またダイオードＤ１〜Ｄ４は、夫々、ＭＯＳＦＥＴ（Ｍ５〜Ｍ８）の寄生ダイオードである。
【００１０】
図６に示す電圧選択回路において、第１のインバータＩＮＶ１には、制御信号ＩＮ（「Ｈ」又は「Ｌ」）が入力される。また第１のインバータＩＮＶ１の出力は、第２のインバータＩＮＶ２、ＭＯＳＦＥＴ（Ｍ７）のゲート、及びＭＯＳＦＥＴ（Ｍ８）のゲートに入力される。また第２のインバータＩＮＶ２の出力は、ＭＯＳＦＥＴ（Ｍ５）のゲート、及びＭＯＳＦＥＴ（Ｍ６）のゲートに入力される。
【００１１】
ＭＯＳＦＥＴ（Ｍ６）のソースには、制御信号ＩＮに応じて選択される第１の入力電圧Ｖ１が印加される。またＭＯＳＦＥＴ（Ｍ８）のソースには、制御信号ＩＮに応じて選択される第２の入力電圧Ｖ２が印加される。ＭＯＳＦＥＴ（Ｍ５）のソース、及びＭＯＳＦＥＴ（Ｍ７）のソースは、共通に接続されており、この接続ラインに制御信号ＩＮに応じて選択される第１の入力電圧Ｖ１、又は第２の入力電圧Ｖ２のいずれかに基づく出力電圧Ｖ３が出力される。
【００１２】
今、図６に示す電圧選択回路に制御信号ＩＮとして「Ｈ」が入力されたとする。この場合、ＭＯＳＦＥＴ（Ｍ５）のゲート、及びＭＯＳＦＥＴ（Ｍ６）のゲートには「Ｈ」が入力され、ＭＯＳＦＥＴ（Ｍ７，Ｍ８）のゲートには「Ｌ」が入力される。このため、スイッチ回路ＳＷ１はオンとなり、一方、スイッチ回路ＳＷ２はオフとなり、この場合は出力電圧Ｖ３として第１の入力電圧Ｖ１に基づく電圧が出力されることになる。
【００１３】
一方、制御信号ＩＮとして「Ｌ」が入力されると、ＭＯＳＦＥＴ（Ｍ５）のゲート、及びＭＯＳＦＥＴ（Ｍ６）のゲートには「Ｌ」が入力され、ＭＯＳＦＥＴ（Ｍ７）のゲート、及びＭＯＳＦＥＴ（Ｍ８）のゲートには「Ｈ」が入力される。このため、スイッチ回路ＳＷ１はオフとなり、一方、スイッチ回路ＳＷ２はオンとなり、この場合は出力電圧Ｖ３として第２の入力電圧Ｖ２に基づく電圧が出力されることになる。
【特許文献１】特開平１０−８４２７１号公報
【特許文献２】特開２００３−３２０９０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、図５に示す回路において、例えば、制御信号ＩＮが「Ｈ」の場合には、ＭＯＳＦＥＴ（Ｍ５）、及びＭＯＳＦＥＴ（Ｍ６）はオンとなり、ＭＯＳＦＥＴ（Ｍ７）、及びＭＯＳＦＥＴ（Ｍ８）はオフとなる。このとき、Ｖ１＋Ｖｄ１＜Ｖ２（Ｖｄ１は寄生ダイオードＤ３，Ｄ４の順方向電圧）となっていれば、寄生ダイオードＤ３，Ｄ４は導通し、寄生ダイオードＤ３，Ｄ４→ＭＯＳＦＥＴ（Ｍ５），Ｍ６の経路で電流が流れてしまうことになる。制御信号ＩＮが「Ｌ」の場合も同様に、Ｖ２＋Ｖｄ２＜Ｖ１（Ｖｄ２は寄生ダイオードＤ１,Ｄ２の順方向電圧）となっていれば寄生ダイオードＤ１，Ｄ２は導通し、寄生ダイオードＤ１，Ｄ２→ＭＯＳＦＥＴ（Ｍ７，Ｍ８）の経路で電流が流れてしまうことになる。
【００１５】
一方、図６に示す回路において、例えば制御信号ＩＮが「Ｈ」の場合、ＭＯＳＦＥＴ（Ｍ５）、及びＭＯＳＦＥＴ（Ｍ６）はオンとなり、ＭＯＳＦＥＴ（Ｍ７）、及びＭＯＳＦＥＴ（Ｍ８）はオフとなる。このとき、Ｖ１＜Ｖｓｓ−Ｖｔ（ＶｔはＭＯＳＦＥＴ（Ｍ７）がオンするのに必要な電圧）、Ｖ１＋Ｖｄ３＜Ｖ２（Ｖｄ３は寄生ダイオードＤ４の順方向電圧）となっている場合には、ＭＯＳＦＥＴ（Ｍ７）のゲート電圧＝Ｖｓｓであり、またＭＯＳＦＥＴ（Ｍ５）、及びＭＯＳＦＥＴ（Ｍ６）はオンであるため出力電圧Ｖ３＝第１の入力電圧Ｖ１であり、ＭＯＳＦＥＴ（Ｍ７）のゲート／ソース間電圧ＶＧＳ＞ＶｔとなってＭＯＳＦＥＴ（Ｍ７）がオンとなる。このため、ＭＯＳＦＥＴ（Ｍ８）の寄生ダイオードＤ４→ＭＯＳＦＥＴ（Ｍ７）→ＭＯＳＦＥＴ（Ｍ５）の寄生ダイオードＤ１→ＭＯＳＦＥＴ（Ｍ６）の経路で電流が流れてしまうことになる。
【００１６】
また制御信号ＩＮが「Ｌ」の場合においても同様に、上記電圧関係が満たされている場合にはＭＯＳＦＥＴ（Ｍ６）がオンし、ＭＯＳＦＥＴ（Ｍ８）→ＭＯＳＦＥＴ（Ｍ７）→ＭＯＳＦＥＴ（Ｍ５）の寄生ダイオードＤ１→ＭＯＳＦＥＴ（Ｍ６）の経路で電流が流れてしまうことになる。
【００１７】
このように、図５及び図６のいずれの回路においても電流損失が発生するため、これにより出力電圧Ｖ３が不安定となり、必ずしも第１の入力電圧Ｖ１及び第２の入力電圧Ｖ２と同じ電圧を出力電圧Ｖ３として得ることができなくなってしまう。
【００１８】
本発明はこのような問題に鑑みてなされたもので、入力電圧に等しい電圧を安定して出力することができる電圧選択回路を提供すること目的とするものである。
【課題を解決するための手段】
【００１９】
上記目的を達成するための本発明のうちの第１の請求項に記載の発明は、電圧選択回路であって、第１乃至第４のインバータと、夫々のドレイン同士が共通に接続されるＮ型の第１のＭＯＳＦＥＴ及びＮ型の第２のＭＯＳＦＥＴを含む第１のスイッチ回路と、夫々のドレイン同士が共通に接続されるＮ型の第３のＭＯＳＦＥＴ及びＮ型の第４のＭＯＳＦＥＴを含む第２のスイッチ回路と、を有し、前記第１乃至第４のインバータには共通の駆動電圧が入力され、前記第１のインバータ及び前記第３のインバータに制御信号が入力され、前記第１のインバータの出力が前記第２のインバータ及び前記第４のＭＯＳＦＥＴのゲートに入力され、前記第２のインバータの出力が前記第１のＭＯＳＦＥＴのゲートに入力され、前記第３のインバータの出力が前記第４のインバータ及び前記第３のＭＯＳＦＥＴのゲートに入力され、前記第４のインバータの出力が前記第２のＭＯＳＦＥＴのゲートに入力されるように接続され、前記第２のＭＯＳＦＥＴのソースに前記制御信号によって選択される第１の入力電圧が入力され、前記第４のＭＯＳＦＥＴのソースに前記制御信号によって選択される第２の入力電圧が入力され、前記第１のＭＯＳＦＥＴ又は前記第３のＭＯＳＦＥＴは、オン時に夫々のゲート／ソース間電圧がゲート／ソース間閾値電圧よりも大きくなるように、前記駆動電圧、前記第１の入力電圧、及び前記第２の入力電圧の値が設定されていることとする。
【００２０】
本発明によれば、制御信号として「Ｈ」が入力された場合、第２のＭＯＳＦＥＴがオンするので第１のＭＯＳＦＥＴのドレイン電圧は第１の入力電圧になる。また第４のＭＯＳＦＥＴはオフするので第３のＭＯＳＦＥＴのドレイン電圧はＯＰＥＮ（ハイインピーダンス）である。また第１のＭＯＳＦＥＴのゲートには「Ｈ」が入力されているため、第１のＭＯＳＦＥＴのゲート電圧は駆動電圧である。また第３のＭＯＳＦＥＴのゲートには「Ｌ」が入力されているため第３のＭＯＳＦＥＴのゲート電圧は第１の入力電圧である。
【００２１】
ここで第１のＭＯＳＦＥＴのドレイン／ソース間の電流が増大すると、第１のＭＯＳＦＥＴのソース電圧は第１の入力電圧に近づいていく。このため、第１のＭＯＳＦＥＴのゲート／ソース間電圧が増大し、これにより第１のＭＯＳＦＥＴのソース電圧（これが出力電圧となる）は第１の入力電圧に近づいていくことになる。そしてこのような正帰還によって第１のＭＯＳＦＥＴは自動的に充分にオンされることとなり、その結果、出力電圧として第１の入力電圧に等しい電圧が得られることとなる。
【００２２】
また制御信号ＩＮとして「Ｌ」が入力された場合には、第４のＭＯＳＦＥＴがオンするので第３のＭＯＳＦＥＴのドレイン電圧は第２の入力電圧となる。また第２のＭＯＳＦＥＴはオフしているので第１のＭＯＳＦＥＴのドレイン電圧はＯＰＥＮ（ハイインピーダンス）となる。第３のＭＯＳＦＥＴのゲートには「Ｈ」が入力されているため、第３のＭＯＳＦＥＴのゲート電圧は駆動電圧である。また第１のＭＯＳＦＥＴのゲートには「Ｌ」が入力されているため、第１のＭＯＳＦＥＴのゲート電圧は第２の入力電圧である。
【００２３】
ここで第３のＭＯＳＦＥＴのドレイン／ソース間の電流が増大すると、第３のＭＯＳＦＥＴのソース電圧は第２の入力電圧に近づいていく。このため、第３のＭＯＳＦＥＴのゲート／ソース間電圧が増大し、これにより第３のＭＯＳＦＥＴのソース電圧（これが出力電圧となる）は第２の入力電圧に近づいていくことになる。そしてこのような正帰還によって第３のＭＯＳＦＥＴは自動的に充分にオンされることとなり、その結果、出力電圧として第２の入力電圧Ｖ２に等しい電圧が得られることとなる。
【００２４】
このように、本発明の電圧選択回路にあっては、制御信号ＩＮとして「Ｈ」が入力された場合には、第１の入力電圧に等しい電圧が出力電圧として出力され、一方、制御信号ＩＮとして「Ｌ」が入力された場合には、第２の入力電圧に等しい電圧が出力電圧として出力される。このため、本発明の電圧選択回路にあっては、出力電圧として第１の入力電圧又は第２の入力電圧に等しい電圧を安定して出力することができる。
【００２５】
また本発明のうちの第２の請求項に記載の発明は、電圧選択回路であって、第１乃至第４のインバータと、夫々のドレイン同士が共通に接続されるＰ型の第１のＭＯＳＦＥＴ及びＰ型の第２のＭＯＳＦＥＴを含む第１のスイッチ回路と、夫々のドレイン同士が共通に接続されるＰ型の第３のＭＯＳＦＥＴ及びＰ型の第４のＭＯＳＦＥＴを含む第２のスイッチ回路と、を有し、前記第１乃至第４のインバータには共通の駆動電圧が入力され、前記第１のインバータ及び前記第３のインバータに制御信号が入力され、前記第１のインバータの出力が前記第２のインバータ及び前記第４のＭＯＳＦＥＴのゲートに入力され、前記第２のインバータの出力が前記第１のＭＯＳＦＥＴのゲートに入力され、前記第３のインバータの出力が前記第４のインバータ及び前記第３のＭＯＳＦＥＴのゲートに入力され、前記第４のインバータの出力が前記第２のＭＯＳＦＥＴのゲートに入力されるように接続され、前記第２のＭＯＳＦＥＴのソースに前記制御信号によって選択される第１の入力電圧が入力され、前記第４のＭＯＳＦＥＴのソースに前記制御信号によって選択される第２の入力電圧が入力され、前記第１のＭＯＳＦＥＴ又は前記第３のＭＯＳＦＥＴは、オン時に夫々のゲート／ソース間電圧がゲート／ソース間閾値電圧よりも大きくなるように、前記駆動電圧、前記第１の入力電圧、及び前記第２の入力電圧の値が設定されていることとする。
【００２６】
本発明によれば、制御信号として「Ｌ」が入力された場合、第２のＭＯＳＦＥＴがオンするので第１のＭＯＳＦＥＴのドレイン電圧は第１の入力電圧になる。また第４のＭＯＳＦＥＴはオフするので第３のＭＯＳＦＥＴのドレイン電圧はＯＰＥＮ（ハイインピーダンス）である。また第１のＭＯＳＦＥＴのゲートには「Ｌ」が入力されているため、第１のＭＯＳＦＥＴのゲート電圧は駆動電圧である。また第３のＭＯＳＦＥＴのゲートには「Ｈ」が入力されているため第３のＭＯＳＦＥＴのゲート電圧は第１の入力電圧である。
【００２７】
ここで第１のＭＯＳＦＥＴのドレイン／ソース間の電流が増大すると、第１のＭＯＳＦＥＴのソース電圧は第１の入力電圧に近づいていく。このため、第１のＭＯＳＦＥＴのゲート／ソース間電圧が増大し、これにより第１のＭＯＳＦＥＴのソース電圧（これが出力電圧となる）は第１の入力電圧に近づいていくことになる。そしてこのような正帰還によって第１のＭＯＳＦＥＴは自動的に充分にオンされることとなり、その結果、出力電圧として第１の入力電圧に等しい電圧が得られることとなる。
【００２８】
また制御信号ＩＮとして「Ｈ」が入力された場合には、第４のＭＯＳＦＥＴがオンするので第３のＭＯＳＦＥＴのドレイン電圧は第２の入力電圧となる。また第２のＭＯＳＦＥＴはオフしているので第１のＭＯＳＦＥＴのドレイン電圧はＯＰＥＮ（ハイインピーダンス）となる。第３のＭＯＳＦＥＴのゲートには「Ｌ」が入力されているため、第３のＭＯＳＦＥＴのゲート電圧は駆動電圧である。また第１のＭＯＳＦＥＴのゲートには「Ｈ」が入力されているため、第１のＭＯＳＦＥＴのゲート電圧は第２の入力電圧である。
【００２９】
ここで第３のＭＯＳＦＥＴのドレイン／ソース間の電流が増大すると、第３のＭＯＳＦＥＴのソース電圧は第２の入力電圧に近づいていく。このため、第３のＭＯＳＦＥＴのゲート／ソース間電圧が増大し、これにより第３のＭＯＳＦＥＴのソース電圧（これが出力電圧となる）は第２の入力電圧に近づいていくことになる。そしてこのような正帰還によって第３のＭＯＳＦＥＴは自動的に充分にオンされることとなり、その結果、出力電圧として第２の入力電圧Ｖ２に等しい電圧が得られることとなる。
【００３０】
このように、本発明の電圧選択回路にあっては、制御信号ＩＮとして「Ｌ」が入力された場合には、第１の入力電圧に等しい電圧が出力電圧として出力され、一方、制御信号ＩＮとして「Ｈ」が入力された場合には、第２の入力電圧に等しい電圧が出力電圧として出力される。このため、本発明の電圧選択回路にあっては、出力電圧として第１の入力電圧又は第２の入力電圧に等しい電圧を安定して出力することができる。
【発明の効果】
【００３１】
本発明によれば、入力電圧に等しい電圧を安定して出力することができる電圧選択回路を提供することができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明の実施形態につき詳細に説明する。
【００３３】
＜実施形態１＞
図１に本発明の一実施形態として説明する、ＭＯＳＦＥＴを用いて構成される電圧選択回路の回路図を示している。同図において、Ｐ型のＭＯＳＦＥＴ（Ｍ１）、及びＮ型のＭＯＳＦＥＴ（Ｍ２）は、第１のインバータＩＮＶ１を構成している。またＰ型のＭＯＳＦＥＴ（Ｍ３）、及びＮ型のＭＯＳＦＥＴ（Ｍ４）は、第２のインバータＩＮＶ２を構成している。Ｐ型のＭＯＳＦＥＴ（Ｍ５）、及びＮ型のＭＯＳＦＥＴ（Ｍ６）は、第３のインバータＩＮＶ３を構成している。Ｐ型のＭＯＳＦＥＴ（Ｍ７）、及びＮ型のＭＯＳＦＥＴ（Ｍ８）は、第４のインバータＩＮＶ４を構成している。
【００３４】
Ｎ型のＭＯＳＦＥＴ（Ｍ９）（第１のＭＯＳＦＥＴ）のドレイン、及びＮ型のＭＯＳＦＥＴ（Ｍ１０）（第２のＭＯＳＦＥＴ）のドレインは、共通に接続されており、これらによって、第１のスイッチ回路ＳＷ１が構成されている。またＮ型のＭＯＳＦＥＴ（Ｍ１１）（第３のＭＯＳＦＥＴ）のドレイン、及びＮ型のＭＯＳＦＥＴ（Ｍ１２）（第４のＭＯＳＦＥＴ）のドレインは、共通に接続されており、これらによって、第２のスイッチ回路ＳＷ２が構成されている。なお、同図において、ＭＯＳＦＥＴ（Ｍ９〜Ｍ１２）に併記される各ダイオードＤ１〜Ｄ４は、各ＭＯＳＦＥＴ（Ｍ９〜Ｍ１２）の寄生ダイオードである。
【００３５】
図１に示す電圧選択回路において、第１のインバータＩＮＶ１、及び第３のインバータＩＮＶ３には、制御信号ＩＮ（「Ｈ」又は「Ｌ」）が共通に入力される。また第１のインバータＩＮＶ１の出力は、第２のインバータＩＮＶ２、及びＭＯＳＦＥＴ（Ｍ１２）のゲートの夫々に入力される。また第２のインバータＩＮＶ２の出力は、ＭＯＳＦＥＴ（Ｍ９）のゲートに入力される。第３のインバータＩＮＶ３の出力は、第４のインバータＩＮＶ４、及びＭＯＳＦＥＴ（Ｍ１１）のゲートの夫々に入力される。第４のインバータＩＮＶ４の出力は、ＭＯＳＦＥＴ（Ｍ１０）のゲートに入力される。なお、ＭＯＳＦＥＴ（Ｍ１，Ｍ３，Ｍ５，Ｍ７）のソースには、駆動電圧ＶＤＤが印加されている。
【００３６】
ＭＯＳＦＥＴ（Ｍ２）のソース、及びＭＯＳＦＥＴ（Ｍ４）のソースには、制御信号ＩＮに応じて選択される、第２の入力電圧Ｖ２が印加される。ＭＯＳＦＥＴ（Ｍ６）のソース、及びＭＯＳＦＥＴ（Ｍ８）のソースには、制御信号ＩＮに応じて選択される第１の入力電圧Ｖ１が印加される。またＭＯＳＦＥＴ（Ｍ９）のソースとＭＯＳＦＥＴ（Ｍ１１）のソースは共通に接続されており、この接続ラインには、制御信号ＩＮに応じて選択される第１の入力電圧Ｖ１、又は第２の入力電圧Ｖ２のいずれかに基づく出力電圧Ｖ３が出力される。
【００３７】
今、図１に示す電圧選択回路において、上記制御信号ＩＮとして、「Ｈ」が入力されたとする。この場合、ＭＯＳＦＥＴ（Ｍ９）のゲート、及びＭＯＳＦＥＴ（Ｍ１０）のゲートには、いずれも「Ｈ」が入力される。またＭＯＳＦＥＴ（Ｍ１１）のゲート、及びＭＯＳＦＥＴ（Ｍ１２）のゲートには、いずれも「Ｌ」が入力される。従って、この場合にはスイッチ回路ＳＷ１はオンとなり、またスイッチ回路ＳＷ２はオフとなり、出力電圧Ｖ３として第１の入力電圧Ｖ１に基づく電圧が出力されることになる。
【００３８】
図２はこの時点においてＭＯＳＦＥＴ（Ｍ９）、及びＭＯＳＦＥＴ（Ｍ１１）の夫々の端子に印加される電圧の状態を説明した等価回路である。なお、同図において、Ｃｇｓ１はＭＯＳＦＥＴ（Ｍ９）のゲート／ソース間の寄生容量であり、Ｃｇｓ２はＭＯＳＦＥＴ（Ｍ１１）のゲート／ソース間の寄生容量である。
【００３９】
図２に示すように、この時点では、ＭＯＳＦＥＴ（Ｍ１０）がオンしているので、ＭＯＳＦＥＴ（Ｍ９）のドレイン電圧は、第１の入力電圧Ｖ１である。またＭＯＳＦＥＴ（Ｍ１２）がオフしているので、ＭＯＳＦＥＴ（Ｍ１１）のドレイン電圧はＯＰＥＮ（ハイインピーダンス）である。またこの時点では、ＭＯＳＦＥＴ（Ｍ３）がオンしているので、ＭＯＳＦＥＴ（Ｍ９）のゲート電圧はＶＤＤであり、またＭＯＳＦＥＴ（Ｍ６）がオンしているのでＭＯＳＦＥＴ（Ｍ１１）のゲート電圧は第１の入力電圧Ｖ１である。
【００４０】
ここでＭＯＳＦＥＴ（Ｍ９）のドレイン／ソース間の電流が増大すると、ＭＯＳＦＥＴ（Ｍ９）のソース電圧は第１の入力電圧Ｖ１に近づいていく。このため、ＭＯＳＦＥＴ（Ｍ９）のゲート／ソース間電圧が増大し、これによりＭＯＳＦＥＴ（Ｍ９）のソース電圧（出力電圧Ｖ３の電圧）は第１の入力電圧Ｖ１に近づいていくことになる。そしてこのような正帰還によって、ＭＯＳＦＥＴ（Ｍ９）は自動的に充分にオンされ、その結果、第１の入力電圧Ｖ１に等しい電圧が出力電圧Ｖ３として得られることとなる。
【００４１】
なお、ＭＯＳＦＥＴ（Ｍ１１）がオンしている時にＭＯＳＦＥＴ（Ｍ９）のドレイン／ソース間が導通するためには、ＭＯＳＦＥＴ（Ｍ９）のゲート／ソース間の閾値電圧をＶｔｈとした場合、ＭＯＳＦＥＴ（Ｍ９）のゲート／ソース間電圧ＶＧＳがＶｔｈより大きい（ＶＧＳ＞Ｖｔｈ）、という条件が満たされている必要がある（例えば寄生容量Ｃｇｓ１，Ｃｇｓ２の大きさが等しい場合は、上記条件は（ＶＤＤ−Ｖ１）／２＞Ｖｔｈとなる）。
【００４２】
一方、図１に示す電圧選択回路において、上記制御信号ＩＮとして、「Ｌ」が入力された場合には、ＭＯＳＦＥＴ（Ｍ９）のゲート、及びＭＯＳＦＥＴ（Ｍ１０）のゲートには「Ｌ」が入力される。またＭＯＳＦＥＴ（Ｍ１１）のゲート、及びＭＯＳＦＥＴ（Ｍ１２）のゲートには「Ｈ」が入力される。このため、スイッチ回路ＳＷ１はオフとなり、またスイッチ回路ＳＷ２はオンとなり、この場合は出力電圧Ｖ３として第２の入力電圧Ｖ２に基づく電圧が出力されることになる。
【００４３】
図３はこの場合のＭＯＳＦＥＴ（Ｍ１０）、及びＭＯＳＦＥＴ（Ｍ１２）の夫々の端子に入力される電圧の状態を説明した等価回路である。同図に示すように、ＭＯＳＦＥＴ（Ｍ１２）がオンしているのでＭＯＳＦＥＴ（Ｍ１１）のドレイン電圧は第２の入力電圧Ｖ２となる。またＭＯＳＦＥＴ（Ｍ１０）はオフしているのでＭＯＳＦＥＴ（Ｍ９）のドレイン電圧はＯＰＥＮ（ハイインピーダンス）となる。またＭＯＳＦＥＴ（Ｍ１１）のゲートには「Ｈ」が入力されているため、ＭＯＳＦＥＴ（Ｍ１１）のゲート電圧はＶＤＤである。またＭＯＳＦＥＴ（Ｍ９）のゲートには「Ｌ」が入力されているため、ＭＯＳＦＥＴ（Ｍ９）のゲート電圧は第２の入力電圧Ｖ２である。
【００４４】
ここでＭＯＳＦＥＴ（Ｍ１１）のドレイン／ソース間電流が増大すると、ＭＯＳＦＥＴ（Ｍ１１）のソース電圧は第２の入力電圧Ｖ２に近づいていく。このため、ＭＯＳＦＥＴ（Ｍ１１）のゲート／ソース間電圧が増大し、これによりＭＯＳＦＥＴ（Ｍ１１）のソース電圧（出力電圧Ｖ３の電圧）は第２の入力電圧Ｖ２に近づいていくことになる。そしてこのような正帰還によってＭＯＳＦＥＴ（Ｍ１１）は自動的に充分にオンし、その結果、第２の入力電圧Ｖ２に等しい電圧が出力電圧Ｖ３として得られることになる。
【００４５】
なお、ＭＯＳＦＥＴ（Ｍ１１）がオンしている時にＭＯＳＦＥＴ（Ｍ１１）のドレイン／ソース間が導通するためには、ＭＯＳＦＥＴ（Ｍ１１）のゲート／ソース間の閾値電圧をＶｔｈとした場合、ＭＯＳＦＥＴ（Ｍ１１）のゲート／ソース間電圧ＶＧＳがＶｔｈより大きい（ＶＧＳ＞Ｖｔｈ）という条件が満たされていることが必要である（例えば寄生容量Ｃｇｓ１，Ｃｇｓ２の大きさが等しい場合は、上記条件は（ＶＤＤ−Ｖ２）／２＞Ｖｔｈとなる）。
【００４６】
以上のように、本実施形態の電圧選択回路にあっては、制御信号ＩＮとして「Ｈ」が入力された場合には、第１の入力電圧に等しい電圧が出力電圧Ｖ３として出力され、一方、制御信号ＩＮとして「Ｌ」が入力された場合には、第２の入力電圧に等しい電圧が出力電圧Ｖ３として出力される。このため、本実施形態の電圧選択回路によれば、電流損失を殆ど生じることなく、第１の入力電圧Ｖ１又は第２の入力電圧Ｖ２に等しい電圧を出力電圧Ｖ３として安定的に出力することができる。
【００４７】
なお、以上の構成からなる電圧選択回路が以上に説明したように動作するためには、制御信号ＩＮとして「Ｈ」又は「Ｌ」のいずれが入力された場合においても、ＭＯＳＦＥＴ（Ｍ９）又はＭＯＳＦＥＴ（Ｍ１１）の夫々がオンしている時にＶＧＳ＞Ｖｔｈのという条件が満たされるように、ＶＤＤ、第１の入力電圧Ｖ１、及び第２の入力電圧Ｖ２の値を夫々設定する必要がある。
【００４８】
＜実施形態２＞
ところで、以上に説明した電圧選択回路のスイッチ回路ＳＷ１，ＳＷ２は、Ｎ型のＭＯＳＦＥＴを用いて構成されているが、Ｐ型のＭＯＳＦＥＴを用いてスイッチ回路ＳＷ１，ＳＷ２を構成することもできる。  
図４はスイッチ回路ＳＷ１，ＳＷ２をＰ型のＭＯＳＦＥＴを用いて構成した電圧選択回路の一例である。同図において、第１乃至第３のインバータＩＮＶ１〜ＩＮＶ４の構成は、図１と同様である。
【００４９】
Ｐ型のＭＯＳＦＥＴ（Ｍ９）（第１のＭＯＳＦＥＴ）のドレイン、及びＰ型のＭＯＳＦＥＴ（Ｍ１０）（第２のＭＯＳＦＥＴ）のドレインは、共通に接続されており、これらによって、第１のスイッチ回路ＳＷ１が構成されている。またＰ型のＭＯＳＦＥＴ（Ｍ１１）（第３のＭＯＳＦＥＴ）のドレイン、及びＰ型のＭＯＳＦＥＴ（Ｍ１２）（第４のＭＯＳＦＥＴ）のドレインは、共通に接続されており、これらによって、第２のスイッチ回路ＳＷ２が構成されている。なお、同図において、ＭＯＳＦＥＴ（Ｍ９〜Ｍ１２）に併記される各ダイオードＤ１〜Ｄ４は、各ＭＯＳＦＥＴ（Ｍ９〜Ｍ１２）の寄生ダイオードである。
【００５０】
第１のインバータＩＮＶ１、及び第３のインバータＩＮＶ３には、制御信号ＩＮ（「Ｈ」又は「Ｌ」）が共通に入力される。また第１のインバータＩＮＶ１の出力は、第２のインバータＩＮＶ２、及びＭＯＳＦＥＴ（Ｍ１２）のゲートの夫々に入力される。また第２のインバータＩＮＶ２の出力は、ＭＯＳＦＥＴ（Ｍ９）のゲートに入力される。第３のインバータＩＮＶ３の出力は、第４のインバータＩＮＶ４、及びＭＯＳＦＥＴ（Ｍ１１）のゲートの夫々に入力される。第４のインバータＩＮＶ４の出力は、ＭＯＳＦＥＴ（Ｍ１０）のゲートに入力される。なお、ＭＯＳＦＥＴ（Ｍ２，Ｍ４，Ｍ６，Ｍ８）のソースには、電圧ＶＳＳが印加されている。
【００５１】
ＭＯＳＦＥＴ（Ｍ２）のソース、及びＭＯＳＦＥＴ（Ｍ４）のソースには、制御信号ＩＮに応じて選択される、第２の入力電圧Ｖ２が印加される。またＭＯＳＦＥＴ（Ｍ６）のソース、及びＭＯＳＦＥＴ（Ｍ８）のソースには、制御信号ＩＮに応じて選択される第１の入力電圧Ｖ１が印加される。ＭＯＳＦＥＴ（Ｍ９）のソースとＭＯＳＦＥＴ（Ｍ１１）のソースは共通に接続されており、この接続ラインには、制御信号ＩＮに応じて選択される第１の入力電圧Ｖ１、又は第２の入力電圧Ｖ２のいずれかに基づく出力電圧Ｖ３が出力される。
【００５２】
今、図４に示す電圧選択回路において、上記制御信号ＩＮとして、「Ｌ」が入力されたとする。この場合、ＭＯＳＦＥＴ（Ｍ９）のゲート、及びＭＯＳＦＥＴ（Ｍ１０）のゲートには、いずれも「Ｌ」が入力される。またＭＯＳＦＥＴ（Ｍ１１）のゲート、及びＭＯＳＦＥＴ（Ｍ１２）のゲートには、いずれも「Ｈ」が入力される。従って、この場合にはスイッチ回路ＳＷ１はオンとなり、またスイッチ回路ＳＷ２はオフとなり、出力電圧Ｖ３として第１の入力電圧Ｖ１に基づく電圧が出力されることになる。
【００５３】
ここでＭＯＳＦＥＴ（Ｍ９）のドレイン／ソース間の電流が増大すると、ＭＯＳＦＥＴ（Ｍ９）のソース電圧は第１の入力電圧Ｖ１に近づいていく。このため、ＭＯＳＦＥＴ（Ｍ９）のゲート／ソース間電圧が増大し、これによりＭＯＳＦＥＴ（Ｍ９）のソース電圧（出力電圧Ｖ３の電圧）は第１の入力電圧Ｖ１に近づいていくことになる。そしてこのような正帰還によって、ＭＯＳＦＥＴ（Ｍ９）は自動的に充分にオンされ、その結果、第１の入力電圧Ｖ１に等しい電圧が出力電圧Ｖ３として得られることとなる。
【００５４】
なお、ＭＯＳＦＥＴ（Ｍ１１）がオンしている時にＭＯＳＦＥＴ（Ｍ９）のドレイン／ソース間が導通するためには、ＭＯＳＦＥＴ（Ｍ９）のゲート／ソース間の閾値電圧をＶｔｈとした場合、ＭＯＳＦＥＴ（Ｍ９）のゲート／ソース間電圧ＶＧＳがＶｔｈより大きい（ＶＧＳ＞Ｖｔｈ）、という条件が満たされている必要がある（例えばＭＯＳＦＥＴ（Ｍ９）のゲート／ソース間の寄生容量Ｃｇｓ１とＭＯＳＦＥＴ（Ｍ１１）のゲート／ソース間の寄生容量Ｃｇｓ２の大きさが等しい場合は、上記条件は（Ｖ１−ＶＳＳ）／２＞Ｖｔｈとなる）。
【００５５】
一方、図４に示す電圧選択回路において、上記制御信号ＩＮとして、「Ｈ」が入力された場合には、ＭＯＳＦＥＴ（Ｍ９）のゲート、及びＭＯＳＦＥＴ（Ｍ１０）のゲートには「Ｈ」が入力される。またＭＯＳＦＥＴ（Ｍ１１）のゲート、及びＭＯＳＦＥＴ（Ｍ１２）のゲートには「Ｌ」が入力される。このため、スイッチ回路ＳＷ１はオフとなり、またスイッチ回路ＳＷ２はオンとなり、この場合は出力電圧Ｖ３として第２の入力電圧Ｖ２に基づく電圧が出力されることになる。
【００５６】
ここでＭＯＳＦＥＴ（Ｍ１１）のドレイン／ソース間電流が増大すると、ＭＯＳＦＥＴ（Ｍ１１）のソース電圧は第２の入力電圧Ｖ２に近づいていく。このため、ＭＯＳＦＥＴ（Ｍ１１）のゲート／ソース間電圧が増大し、これによりＭＯＳＦＥＴ（Ｍ１１）のソース電圧（出力電圧Ｖ３の電圧）は第２の入力電圧Ｖ２に近づいていくことになる。そしてこのような正帰還によってＭＯＳＦＥＴ（Ｍ１１）は自動的に充分にオンし、その結果、第２の入力電圧Ｖ２に等しい電圧が出力電圧Ｖ３として得られることになる。
【００５７】
なお、ＭＯＳＦＥＴ（Ｍ１１）がオンしている時にＭＯＳＦＥＴ（Ｍ１１）のドレイン／ソース間が導通するためには、ＭＯＳＦＥＴ（Ｍ１１）のゲート／ソース間の閾値電圧をＶｔｈとした場合、ＭＯＳＦＥＴ（Ｍ１１）のゲート／ソース間電圧ＶＧＳがＶｔｈより大きい（ＶＧＳ＞Ｖｔｈ）という条件が満たされていることが必要である（例えばＭＯＳＦＥＴ（Ｍ９）のゲート／ソース間の寄生容量Ｃｇｓ１とＭＯＳＦＥＴ（Ｍ１１）のゲート／ソース間の寄生容量Ｃｇｓ２の大きさが等しい場合は、上記条件は（Ｖ２−ＶＳＳ）／２＞Ｖｔｈとなる）。
【００５８】
このように、電圧選択回路は、スイッチ回路ＳＷ１，ＳＷ２にＰ型のＭＯＳＦＥＴを用いた構成とすることもできる。そして、本実施形態の電圧選択回路によれば、制御信号ＩＮとして「Ｌ」が入力された場合には、第１の入力電圧に等しい電圧が出力電圧Ｖ３として出力され、一方、制御信号ＩＮとして「Ｈ」が入力された場合には、第２の入力電圧に等しい電圧が出力電圧Ｖ３として出力される。このため、本実施形態の電圧選択回路によれば、電流損失を殆ど生じることなく、第１の入力電圧Ｖ１又は第２の入力電圧Ｖ２に等しい電圧を出力電圧Ｖ３として安定的に出力することができる。
【００５９】
なお、以上の構成からなる電圧選択回路が以上に説明したように動作するためには、制御信号ＩＮとして「Ｌ」又は「Ｈ」のいずれが入力された場合においても、ＭＯＳＦＥＴ（Ｍ９）又はＭＯＳＦＥＴ（Ｍ１１）の夫々がオンしている時にＶＧＳ＞Ｖｔｈのという条件が満たされるように、ＶＳＳ、第１の入力電圧Ｖ１、及び第２の入力電圧Ｖ２の値を夫々設定する必要がある。
【００６０】
以上、本発明の一実施形態につき詳細に説明したが、以上の実施形態の説明は本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。
【図面の簡単な説明】
【００６１】
【図１】本発明の一実施形態として説明するＭＯＳＦＥＴを用いて構成される電圧選択回路の回路図である。
【図２】本発明の一実施形態として示すＭＯＳＦＥＴ（Ｍ９）及びＭＯＳＦＥＴ（Ｍ１１）の夫々の端子に入力される電圧の状態を説明する等価回路である。
【図３】本発明の一実施形態として示すＭＯＳＦＥＴ（Ｍ１０）及びＭＯＳＦＥＴ（Ｍ１２）の夫々の端子に入力される電圧の状態を説明する等価回路である。
【図４】本発明の一実施形態として説明するＭＯＳＦＥＴを用いて構成される電圧選択回路の回路図である。
【図５】電圧選択回路の一例を示す図である。
【図６】電圧選択回路の他の一例を示す図である。
【符号の説明】
【００６２】
Ｍ１〜Ｍ１２  ＭＯＳＦＥＴ
ＩＮＶ１〜ＩＮＶ４  第１乃至第４のインバータ
Ｄ１〜Ｄ４  寄生ダイオード
ＩＮ  制御信号
Ｖ１  第１の入力電圧
Ｖ２  第２の入力電圧
Ｖ３  出力電圧
ＶＤＤ  駆動電圧
【図１】
2007174311.tif 000003
【図２】
2007174311.tif 000004
【図３】
2007174311.tif 000005
【図４】
2007174311.tif 000006
【図５】
2007174311.tif 000007
【図６】
2007174311.tif 000008