(57)【要約】【課題】デュアルバンド電力増幅器の最終段トランジスタにおける電流集中を、バンド間アイソレーションを劣化させることなく回避する。【解決手段】最終段電力増幅トランジスタ（Ｔｒｇ３，Ｔｒｄ３）の単位トランジスタについて、最終出力増幅トランジスタ形成領域（ＰＷ３）内に単位トランジスタを交互にまたは取囲むように混在して配置する。また、これらの最終出力段トランジスタが結合する出力信号線の間に、インダクタンス素子（Ｌｃｃ）を接続する。【選択図】図１
2007209004.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１の単位トランジスタセルを含み、第１の周波数帯の信号を出力するための第１の出力トランジスタと、
複数の第２の単位トランジスタセルを含み、前記第１の周波数帯と異なる第２の周波数帯の信号を出力する第２の出力トランジスタと、
前記第１の出力トランジスタの出力ノードと前記第２の出力トランジスタの出力ノードとの間に配置されるインダクタンス素子とを備え、
前記第１および第２の出力トランジスタは、ある方向に沿って整列される２個の第１の単位トランジスタセルの間に１個の第２の単位トランジスタセルが形成される部分を少なくとも１箇所含み、
前記少なくとも１箇所において、前記第１の単位トランジスタセルと前記第２の単位トランジスタセルは、第１の方向と前記第１の方向と直交する第２の方向の少なくとも一方方向に沿って交互に配置される、通信用電力増幅器。
【請求項２】
前記第１の単位トランジスタセルと前記第２の単位トランジスタセルとは、前記第１の方向および前記第１の方向に直交する第２の方向において交互に配置される、請求項１記載の通信用電力増幅器。
【請求項３】
前記第１の単位トランジスタセルと前記第２の単位トランジスタセルとは、互いに交互に取囲むように配置される、請求項１記載の通信用電力増幅器。
【請求項４】
複数の第１の単位トランジスタセルを含み、第１の周波数帯の信号を出力するための第１の出力トランジスタと、
複数の第２の単位トランジスタセルを含み、前記第１の周波数帯と異なる第２の周波数帯の信号を出力する第２の出力トランジスタと、
前記第１の出力トランジスタの出力ノードと前記第２の出力トランジスタの出力ノードとの間に配置されるインダクタンス素子とを備え、
前記複数の第１の単位トランジスタセルと前記複数の第２の単位トランジスタセルは、第１の方向および前記第１の方向と直交する第２の方向に整列して配置され、各々が第１の導通ノードと第２の導通ノードと制御ノードとを含み、
前記第１の出力トランジスタは、さらに、
前記複数の第１の単位トランジスタセルの第１の導通ノードを電気的に相互接続する前記第１の方向に延在して配置される複数の第１の配線と、
前記複数の第１の単位トランジスタセルの第２の導通ノードを電気的に相互接続する前記第２の方向に延在して配置される複数の第２の配線と、
前記第１の単位トランジスタセルの制御ノードを電気的に相互接続する前記第２の方向に沿って延在する複数の第３の配線と、
前記第１の配線に電気的に接続されて前記第１の出力トランジスタの出力ノードを形成する前記第２の方向に延在する第４の配線とを含み、
前記第２の出力トランジスタは、さらに、
前記第１の方向に沿って延在して配置され、かつ前記第２の方向において前記第１の配線と交互に配置され、前記第２の単位トランジスタセルの第１の導通ノードを電気的に相互接続する第５の配線と、
前記第２の方向に沿って延在して前記第１の方向において前記第２の配線と交互に配置され、前記第２の単位トランジスタセルの第２の導通ノードを電気的に相互接続する複数の第６の配線と、
前記第２の方向に沿って延在して前記第１の方向において前記第３の配線と交互に配置され、前記第２の単位トランジスタセルの制御ノードを電気的に相互接続する複数の第７の配線と、
前記第４の配線と対向して前記第２の方向に沿って延在して配置され、前記第５の配線と電気的に相互接続されて前記第２の出力トランジスタの出力ノードを形成する第８の配線とを有し、
前記第２の配線と前記第６の配線とは、所定の電圧を伝達する基準電圧線に相互接続され、かつ
前記第１および第５の配線は、前記第１および第２の方向の少なくとも一方の方向において交互に対応の単位トランジスタセルに接続する、通信用電力増幅器。
【請求項５】
前記第１および第５の配線は、前記第１の方向において整列して配置される単位セル列各々に対応して配置される、請求項４記載の通信用電力増幅器。
【請求項６】
複数の第１の単位トランジスタセルを有し、第１の周波数帯の信号を出力するための第１の出力トランジスタと、
前記第１の単位トランジスタセルと互いに交互に取囲むように配置される複数の第２の単位トランジスタセルを有し、第２の周波数帯の信号を出力するための第２の出力トランジスタとを備える、通信用電力増幅器。
【請求項７】
前記複数の第１の単位トランジスタセルと前記複数の第２の単位トランジスタは、第１の方向および前記第１の方向と直交する第２の方向に整列して配置され、かつ各々が、第１の導通ノードと第２の導通ノードと制御ノードとを含み、
第１の出力トランジスタは、さらに、
前記複数の第１の単位トランジスタセルの第１の導通ノードを電気的に相互接続する前記第１の方向に延在して配置される複数の第１の配線と、
前記複数の第１の単位トランジスタセルの第２の導通ノードを電気的に相互接続する前記第２の方向に延在して配置される複数の第２の配線と、
前記第１の単位トランジスタセルの制御ノードを電気的に相互接続する前記第２の方向に沿って延在する複数の第３の配線と、
前記第１の配線に電気的に接続されて前記第１の出力トランジスタの出力ノードを形成する前記第２の方向に延在する第４の配線とを含み、
前記第２の出力トランジスタは、さらに、
前記第１の方向に沿って延在して配置され、かつ前記第２の方向において前記第１の配線と交互に配置され、前記第２の単位トランジスタセルの第１の導通ノードを電気的に相互接続する複数の第５の配線と、
前記第２の方向に沿って延在して前記第１の方向において前記第２の配線と交互に配置され、前記第２の単位トランジスタセルの第２の導通ノードを電気的に相互接続する複数
の第６の配線と、
前記第２の方向に沿って延在して前記第１の方向において前記第３の配線と交互に配置され、前記第２の単位トランジスタセルの制御ノードを電気的に相互接続する複数の第７の配線と、
前記第４の配線と前記第１および第２の単位トランジスタセルの形成領域に関して対向して前記第２の方向に沿って延在して配置され、前記第５の配線と電気的に相互接続されて前記第２の出力トランジスタの出力ノードを形成する第８の配線とを有し、
前記第２の配線と前記第６の配線とは、所定の電圧を伝達する基準電圧線に相互接続され、
前記第１および第５の配線は、前記第１の単位トランジスタセルと前記第２の単位トランジスタセルとが、互いに交互に取囲むように配置されるように対応の単位トランジスタに接続する、請求項６記載の通信用電力増幅器。
【請求項８】
前記第１の周波数帯は、前記第２の周波数帯の周波数成分の整数倍の周波数成分を含む、請求項１、４または６記載の通信用電力増幅器。
【請求項９】
複数の第１の単位トランジスタセルを含み、第１の周波数帯の信号を出力するための第１の出力トランジスタと、複数の第２の単位トランジスタセルを含み、前記第１の周波数帯と異なる第２の周波数帯の信号を出力する第２の出力トランジスタとを備え、前記第１および第２の出力トランジスタは、所定の方向に沿って整列される２個の第１の単位トランジスタセルの間に１個の第２の単位トランジスタセルが形成される部分を少なくとも１箇所含む、通信用電力増幅器。
【請求項１０】
互いにコレクタが結合された複数の第１単位トランジスタセルを有し、第１の周波数帯の信号を処理する第１のへテロバイポーラトランジスタと、
互いにコレクタが結合された複数の第２単位トランジスタセルを有し、前記第１の周波数帯と異なる第２の周波数帯の信号を処理する第２のヘテロバイポーラトランジスタとを備え、
前記複数の第１単位トランジスタセルは、所定の方向に沿って配置された２個の第１単位トランジスタセルを備え、前記複数の第２単位トランジスタセルは、前記２個の第１単位トランジスタセル間に配置されている、通信用電力増幅器。
【請求項１１】
前記複数の第１単位トランジスタセルのベースは互いに結合され、前記複数の第１単位トランジスタセルのエミッタは互いに結合され、前記複数の第２単位トランジスタセルのベースは互いに結合され、前記複数の第２単位トランジスタセルのエミッタは互いに結合される、請求項１０記載の通信用電力増幅器。
【請求項１２】
前記第１のヘテロバイポーラトランジスタと前記第２のヘテロバイポーラトランジスタは、１つの半導体チップに形成される、請求項１１記載の通信用電力増幅器。
【請求項１３】
前記第１のへテロバイポーラトランジスタへ増幅された信号を供給する第１の増幅回路と、前記第２のヘテロバイポーラトランジスタへ増幅された信号を供給する第２の増幅回路をさらに備える、請求項１２記載の通信用電力増幅器。
【請求項１４】
前記複数の第１単位トランジスタセルのベースは、バラスト抵抗を介して互いに接続され、前記複数の第２単位トランジスタセルのベースはバラスト抵抗を介して互いに接続される、請求項１２記載の通信用電力増幅器。
【請求項１５】
前記複数の第１単位トランジスタセルのエミッタは、バラスト抵抗を介して互いに接続され、前記複数の第２単位トランジスタセルのエミッタは、バラスト抵抗を介して互いに結合される、請求項１２記載の通信用電力増幅器。
【請求項１６】
前記複数の第１単位トランジスタセルのエミッタは、バラスト抵抗を介して互いに接続され、前記複数の第２単位トランジスタセルのエミッタは、バラスト抵抗を介して互いに結合される、請求項１４記載の通信用電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、通信用電力増幅器に関し、特に、デュアルバンドまたはトリプルバンドなどのマルチバンド用の通信用電力増幅器の構成に関する。より特定的には、この発明は、マルチバンド電力増幅器のトランジスタ特性の劣化を、通信品質の劣化およびチップサイズの増大を伴うことなく防止するための構成に関する。
【背景技術】
【０００２】
現在、移動体通信用の電力増幅器としては、ＧａＡｓＭＥＳＦＥＴ（金属−半導体電界効果トランジスタ）、ＧａＡｓＨＥＭＴ（高電子移動度トランジスタ）、およびＧａＡｓＨＢＴ（ヘテロ接合バイポーラトランジスタ）を用いたＭＭＩＣ（モノリシックマイクロウエーブＩＣ）またはモジュール（ハイブリッドＩＣまたはマルチチップモジュール）が広く用いられている。これらのトランジスタのうち、ガリウム砒素（ＧａＡｓ）またはシリコン・ゲルマニウム（ＳｉＧｅ）のヘテロジャンクションを利用するＧａＡｓ−ＨＢＴおよびＳｉＧｅ−ＨＢＴは、従来のＦＥＴ（電界効果トランジスタ）に比べて以下の利点を有するため、現在の移動体通信用の電力素子として最も期待されている：
（１）  負のゲートバイアス電圧を必要とせず、単一電源動作を実現することができる；
（２）  Ｓｉ−ＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）と同様に、ドレイン（コレクタ）側にアナログスイッチを設けなくても、出力のオン／オフ動作を行なうことができる；および
（３）  出力電力密度が高く、規定の出力を、ＦＥＴ電力増幅器よりも小型な電力増幅器を用いて得ることができる。
【０００３】
移動体通信の代表的な応用として、携帯電話システムがある。この携帯電話システムとして、現在最も広く用いられている９００ＭＨｚ帯域携帯電話システムである欧州ＧＳＭ（グローバル・システム・フォー・モビール・コミュニケーションズ（ＧＬＯＢＡＬ  ＳＹＳＹＴＥＭ  ＦＯＲ  ＭＯＢＩＬＥ  ＣＯＭＭＵＮＩＣＡＴＩＯＮ））、および欧州で広く用いられている１８００ＭＨｚ帯携帯電話システムであるＤＣＳ（デジタル・コードレス・システムズ（ＤＩＧＩＴＡＬ  ＣＯＲＤＬＥＳＳ  ＳＹＳＴＥＭＳ））がある。これらのＧＳＭおよびＤＣＳ等の通信方式においては、１Ｗないし４Ｗの高出力の携帯電話が用いられており、その電力増幅器として、これまで主流であったＳｉ−ＭＯＳＦＥＴ電力増幅器に代えて、ＨＢＴの有する特徴を活かした電力増幅器（ＨＢＴ電力増幅器）が適用され始めている。
【０００４】
図１４は、従来のＧＳＭ−ＤＣＳデュアルバンド電力増幅回路の構成を概略的に示す図である。図１４において、デュアルバンド用電力増幅回路は、活性化時、ＤＣＳ信号ＩＮ＿ＤＣＳとバイアス電圧Ｖｄｃｃとを受けて出力信号ＯＵＴ＿ＤＣＳを生成するＤＣＳ電力増幅器９００と、活性化時、入力信号ＩＮ＿ＧＳＭとバイアス電圧Ｖｇｃｃとを受けて入力信号ＩＮ＿ＧＳＭを増幅して出力信号ＯＵＴ＿ＧＳＭを生成するＧＳＭ電力増幅器９０２と、出力制御電圧Ｖｐｃとモード選択信号Ｖｍｏｄに従ってＤＣＳ電力増幅器９００およびＧＳＭ電力増幅器９０２の一方を活性化し、かつ活性化された電力増幅器のバイアス電圧を制御するバイアススイッチ９０４を含む。
【０００５】
バイアス制御電圧Ｖｐｃは、ＤＣＳ電力増幅器９００およびＧＳＭ電力増幅器９０２それぞれに対して個々に生成される。
【０００６】
このデュアルバンド用電力増幅回路においては、バイアススイッチ９０４の制御の下に、モード選択信号Ｖｍｏｄに従って、ＤＣＳ電力増幅器９００およびＧＳＭ電力増幅器９０２の一方が活性化される。ＤＣＳ電力増幅器９００の出力信号ＯＵＴ＿ＤＣＳまたはＧＳＭ電力増幅器９０２の出力信号ＯＵＴ＿ＧＳＭが、共通のアンテナを介して送信される。
【０００７】
図１５は、図１４に示すＤＣＳ電力増幅器９００の構成の一例を示す図である。図１５において、ＤＣＳ電力増幅器９００は、入力信号ＩＮ＿ＤＣＳを受ける入力整合回路９１１と、入力整合回路９１１を介して与えられる信号を増幅する第１の増幅段９１２と、段間結合回路９１３を介して第１の増幅段９１２の出力信号を受けて増幅する第２の増幅段９１４と、第２の増幅段９１４の出力信号を段間整合回路９１５を介して受けて増幅する第３の増幅段９１６と、第３の増幅段９１６の出力信号を受けて出力信号ＯＵＴ＿ＤＣＳを生成する出力整合回路９１７とを含む。
【０００８】
入力整合回路９１１は、スタブと抵抗と容量素子で構成され、入力信号とこの電力増幅器９００の入力インピーダンスの整合を取る。増幅段９１２、９１４および９１６へは、コレクタバイアス電圧Ｖｄｃ１、Ｖｄｃ２およびＶｄｃ３が与えられる。これらの増幅段９１２、９１４および９１６は、それぞれ、ヘテロジャンクションバイポーラトランジスタ（ＨＢＴ）Ｔｒｄ１、Ｔｒｄ２、およびＴｒｄ３を、それぞれ電力増幅素子として含む。これらのトランジスタＴｒｄ１−Ｔｒｄ３のそれぞれのコレクタノードへ、安定化用のスタブおよび容量素子により形成される安定化回路を介して、コレクタバイアス電圧Ｖｄｃ、Ｖｄｃ２およびＶｄｃ３が与えられる。
【０００９】
増幅段９１２、９１４および９１６それぞれにおいて、スタブおよび容量素子で構成される安定化回路を介してコレクタバイアス電圧Ｖｄｃ１、Ｖｄｃ２およびＶｄｃ３を、電力増幅トランジスタＴｒｄ１、Ｔｒｄ２およびＴｒｄ３のコレクタへ与えることにより、これらの電力増幅トランジスタＴｒｄ１−Ｔｒｄ３のベース電位に従って、そのコレクタ電位を安定にかつ高速で変化させる。
【００１０】
ＤＣＳ電力増幅器９００は、さらに、ＤＣＳ用バイアス電圧Ｖｄｃｃを受けるローパスフィルタ９２０と、このローパスフィルタ９２０からのバイアス電圧Ｖｄｃｃと図１４に示すバイアススイッチ９０４からのベースバイアス制御電圧ＶＤＣＳに従って電力増幅トランジスタＴｒｄ１、Ｔｒｄ２およびＴｒｄ３のベース電圧を調整するバイアス電圧制御回路９２１および９２４および９２６と、図１７に示すバイアススイッチ９０４からのモード選択信号Ｖｍｏｄｄに従ってこれらのバイアス電圧制御回路９２１、９２４および９２６の出力バイアス電圧を選択的に接地電圧レベルに固定するモード切換回路９２２を含む。バイアス電圧制御回路９２１は、抵抗素子で構成される。
【００１１】
モード切換回路９２２は、モード選択信号Ｖｍｏｄｄに応答して選択的に導通するスイッチングトランジスタを含み、このスイッチングトランジスタのオン／オフ状態により、電力増幅器９００を非活性／活性状態に設定する。
【００１２】
モード選択信号Ｖｍｏｄｄは、図１４に示すモード選択信号Ｖｍｏｄに従ってバイアススイッチ９０４により生成される。モード選択信号Ｖｍｏｄｄが、Ｈレベルのときには、モード切換回路９２２は、そのスイッチングトランジスタがオン状態となり、これらの電力増幅トランジスタＴｒｄ１、Ｔｒｄ２およびＴｒｄ３のベース電圧を、接地電圧またはベース−エミッタ間電圧レベルに固定し、これらの電力増幅トランジスタＴｒｄ１−Ｔｒｄ３をすべてオフ状態に設定する。
【００１３】
一方、モード選択信号ＶｍｏｄｄがＬレベルのときには、このモード切換回路９２２においてスイッチングトランジスタが非導通状態となり、バイアススイッチ９０４からのバイアス制御電圧ＶＤＣＳが、バイアス電圧制御回路（抵抗素子）９２１を介して初段の電力増幅トランジスタＴｒｄ１のベースに与えられ、また電力増幅トランジスタＴｒｄ２およびＴｒｄ３のベースへは、バイアス電圧Ｖｄｃｃとバイアス制御電圧ＶＤＣＳに従った電圧レベルのバイアス電圧が、バイアス電圧制御回路９２４および９２６により与えられる。電力増幅トランジスタＴｒｄ１、Ｔｒｄ２、およびＴｒｄ３が、これらのベースバイアス電圧に従って前段の整合回路からベースに与えら得られた信号を増幅する。バイアス制御電圧ＶＤＣＳに従って増幅段９１４および９１６の増幅率を調整する。
【００１４】
この図１５において、破線ブロック９３０で示される部分が、通常１つの半導体チップで構成され、その外部に、スタブおよび容量が配置される。
【００１５】
最終段の電力増幅トランジスタＴｒｄ３は、出力整合回路９１７を介して出力信号ＯＵＴ＿ＤＣＳを生成し、次段のカプラを介してアンテナへ信号を送出する。したがって、この最終段の電力増幅トランジスタＴｒｄ３の駆動能力は、前段の電力増幅トランジスタＴｒｄ１およびＴｒｄ２に比べて十分大きくされる。この最終段の電力増幅トランジスタＴｒｄ３のコレクタノードは、通常、パッドを介して外部に配置されるスタブに結合される。出力ノードにおいて、オープンスタブを配置して、出力容量負荷を調整して、この最終段の増幅段９１６の出力信号を安定化する。
【００１６】
図１６は、図１４に示すＧＳＭ電力増幅器９０４の構成の一例を示す図である。図１６において、ＧＳＭ電力増幅器９０４は、ＧＳＭ入力信号ＩＮ＿ＧＳＭを受ける入力整合回路９５１と、入力整合回路９５１を介して与えられる信号を増幅する第１の増幅段９５２と、この第１の増幅段９５２の出力信号を段間整合回路９５３を介して受けて増幅する第２の増幅段９５４と、この第２の増幅段９５４の出力信号を段間整合回路９５５を介して受けて増幅する第３の増幅段９５６と、第３の増幅段９５６の出力信号を出力ノードへ伝達する出力整合回路９５７を含む。
【００１７】
第１の増幅段９５２は、電力増幅トランジスタＴｒｇ１を含み、第２の増幅段９５４は、電力増幅トランジスタＴｒｇ２を含み、第３の増幅段９５６は、電力増幅トランジスタＴｒｇ３を含む。電力増幅トランジスタＴｒｇ１はコレクタに、スタブと容量素子とで形成される安定化回路を介してコレクタ制御電圧Ｖｇｃ１を受ける。電力増幅トランジスタＴｒｇ２は、そのコレクタに、スタブおよび容量素子とで構成される安定化回路を介して、コレクタ制御電圧Ｖｇｃ２を受ける。電力増幅トランジスタＴｒｇ３は、そのコレクタに、容量素子およびスタブにより構成される安定化回路を介して、コレクタ制御電圧Ｖｇｃ３を受ける。
【００１８】
ＧＳＭ電力増幅器９０４は、さらに、バイアス電圧Ｖｇｃｃを受けるローパスフィルタ９６０と、図１４に示すバイアススイッチ９０４からのバイアス制御電圧ＶＧＳＭを電力増幅トランジスタＴｒｇ１のベースに与えるためのバイアス電圧制御回路（抵抗素子）９６１と、バイアス電圧Ｖｇｃｃとバイアス制御電圧ＶＧＳＭとに従って、電力増幅トランジスタＴｒｇ２のベースに対するバイアス電圧を調整するバイアス電圧制御回路９６４と、バイアス電圧Ｖｇｃｃとバイアス制御電圧ＶＧＳＭとに従って、電力増幅トランジスタＴｒｇ３のベースバイアス電圧を調整するバイアス制御回路９６６と、図１４に示すバイアススイッチ９０４からのモード選択信号Ｖｍｏｄｇに従ってバイアス制御電圧ＶＧＳＭを接地電圧レベルに駆動し、これらの電力増幅トランジスタＴｒｇ１、Ｔｒｇ２およびＴｒｇ３を非導通状態に設定するモード切換回路９６２を含む。
【００１９】
モード切換回路９６２は、モード選択信号Ｖｍｏｄｇに応答して選択的にオン状態となるスイッチングトランジスタを含む。このスイッチングトランジスタのオン／オフ状態によりＧＳＭ電力増幅器が選択的に非活性／活性状態に設定される。
【００２０】
モード選択信号Ｖｍｏｄｇは、図１４に示すバイアススイッチ９０４により、モード選択信号Ｖｍｏｄに従って生成される。このモード選択信号ＶｍｏｄｇがＨレベルのときには、モード切換回路９６２において、スイッチングトランジスタがオン状態となり、バイアス制御電圧ＶＧＳＭが接地電圧レベルのＬレベルとなり、電力増幅トランジスタＴｒｇ１が非導通状態となる。また、バイアス制御回路９６４および９６６においては、それぞれの出力電圧が、電力増幅トランジスタＴｒｇ２およびＴｒｇ３のベース−エミッタ間電圧となり、これらの電力増幅トランジスタＴｒｇ２およびＴｒｇ３も非導通状態となる。したがってこの状態においては、ＧＳＭ電力増幅器９０４の電力増幅動作は停止される。
【００２１】
一方、モード選択信号ＶｍｏｄｇがＬレベルとなると、モード切換回路９６２においてスイッチングトランジスタがオフ状態となり、バイアス電圧制御回路９６１、９６４および９６６により電力増幅トランジスタＴｒｇ１、Ｔｒｇ２、Ｔｒｇ３のベース電圧が、バイアス電圧ＶＧＳＭおよびバイアス制御電圧Ｖｇｃｃに従ってバイアスされ、それぞれ前段の整合回路からの信号をベースに受けて増幅動作を行う。
【００２２】
この図１５および図１６に示す電力増幅器９００および９０４は、その処理周波数が異なるだけであり、３段の増幅段を有している。最終段の電力増幅トランジスタＴｒｄ３およびＴｒｇ３は、出力パッドにコレクタが結合され、出力整合回路９５７を介して大きな駆動力で、出力負荷を駆動するため、その電流駆動能力が十分大きくされる。
【００２３】
バイアススイッチ９０２は、ＤＣＳモードおよびＧＳＭモードそれぞれに対するバイアス制御電圧ＶｐｃｄおよびＶｐｃｇを受けかつモード選択信号ＶｍｏｄｄおよびＶｍｏｄｇを受け、それぞれ、ＤＣＳ電力増幅器９００およびＧＳＭ電力増幅器９０４の一方を、モード選択信号に従って活性化する。
【００２４】
このバイアススイッチ９０２により、電力増幅器９００および９０４の一方を選択的に活性化することにより、１８００ＭＨｚ帯域のＤＣＳおよび９００ＭＨｚ帯域のＧＳＭで通信を行なうことができる。
【特許文献１】特開２００１−１０２４６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００２５】
図１７は、デュアルバンド用電力増幅回路を含む携帯電話機の要部の構成を概略的に示す図である。図１７において、携帯電話機は、ＤＣＳ電力増幅器９００に対するコレクタバイアス電圧Ｖｄｃ１−Ｖｄｃ３とバイアス電圧ＶｄｃｃとＧＳＭ電力増幅回路９０２に対するコレクタバイアス電圧Ｖｇｃ１−Ｖｇｃ３とバイアス電圧Ｖｇｃｃを供給するバッテリ電源９８０と、ＤＣＳ電力増幅器９００の出力信号を伝達するバンドアイソレータとして機能する高周波カプラ９８２と、ＧＳＭ電力増幅回路９０２の出力信号を伝達するバンドアイソレータとして機能する高周波カプラ９８４と、図示しないモード選択信号に従ってこの高周波カプラ９８２および９８４の出力信号の一方を選択してアンテナ９８８に伝達する選択回路９８６と、高周波カプラ９８２の出力信号をモニタし、そのモニタ結果に従ってバイアス制御電圧Ｖｐｃｄを生成する出力制御回路９９０と、高周波カプラ９８４の出力信号をモニタし、そのモニタ結果に従ってバイアス制御電圧Ｖｐｃｇを生成する出力制御回路９９２を含む。
【００２６】
これらの出力制御回路９９０および９９２のバイアス制御電圧ＶｐｃｄおよびＶｐｃｇが、バイアススイッチ９０４へ与えられ、このバイアススイッチ９０４は、これらのバイアス制御電圧ＶｐｃｄおよびＶｐｃｇに従って、電力増幅回路９００および９０２に対するベースバイアス電圧ＶＤＣＳおよびＶＧＳＭの電圧レベルを調整する。
【００２７】
ＧＳＭおよびＤＣＳ用途においては、電力増幅器は、１Ｗ以上の大きな出力電力を取扱うことが要求される。したがって、電圧レギュレータにおける電力損失を低減するために、この電力増幅回路９００および９０２に対するバイアス電圧Ｖｄｃ１−Ｖｄｃ３、Ｖｄｃｃ、Ｖｇｃ１−Ｖｇｃ３およびＶｇｃｃは、バッテリ電源９８０から直接与えられる。
【００２８】
また、ＤＣＳ電力増幅回路９００の出力信号は、高周波カプラ９８２および選択回路９８５を介してアンテナ９８８に伝達され、またＧＳＭ電力増幅回路９０２の出力信号は、高周波カプラ９８４および選択回路９８６を介してアンテナ９８８へ伝達される。これらの電力増幅回路９００および９０２の出力端子とアンテナ端の間には、通常、国内の携帯電話（たとえばＰＤＣ（パーソナル・デジタル・セルラー））などにおいて一般に用いられているアイソレータは用いられない。このアイソレータは、アンテナ端子９８８の出力インピーダンスが変動した際に、これらの電力増幅回路９００および９０２の出力負荷インピーダンスの変動を抑制するために設けられる。ＧＳＭおよびＤＣＳ用途においては、小型化および出力損失の低減のためにこのようなアイソレータは用いられず、単に高周波カプラ９８２および９８４が用いられるだけである。
【００２９】
したがって、このバッテリ電源９８０の充電時の高電源電圧状態およびアンテナ端子９８８の負荷変動の影響が、直接、電力増幅器９００および９０２へ与えられるというような、電力増幅器９００および９０２にとって、過酷な使用状態が存在する。このような高電源電圧時に、大きな出力負荷変動を受けた場合、コレクタ損失が増大し、その電流損失により発熱が生じ、電力増幅トランジスタを構成するトランジスタセルの不均一動作が生じる。この電力増幅トランジスタの不均一動作は、電力増幅トランジスタが、複数の単位トランジスタセルで構成され、その単位トランジスタセルのコレクタ電流の分布により動作温度条件が異なり、この温度条件の相違により生じる。
【００３０】
特に、最終段の電力増幅トランジスタＴｒｇ３またはＴｒｄ３内部における単一トランジスタセル内の不均一動作は、一部の単位トランジスタセルの動作電流が、この最終段トランジスタ全体の動作電流の大部分を占めるという電流集中を引起す。この結果、バースト動作時におけるパルス内出力電力の変動を招いたり、最悪の場合には、最終段電力増幅トランジスタの破壊に繋がるという問題を生じる。
【００３１】
このような発熱による電流集中の問題は、大きな出力電力を得るために、複数の単位トランジスタセルをチップ内に近接して配置する電力増幅器特有の問題である。
【００３２】
図１８は、図１５および図１６に示す電力増幅器のチップレイアウトを概略的に示す図である。図１８において、ＤＣＳ電力増幅器９００およびＧＳＭ電力増幅器９０２が、半導体チップ９９９の２分割領域にそれぞれ形成される。この半導体チップ上に図１５および図１６において破線ブロックで示した回路が配置される。
【００３３】
ＤＣＳ電力増幅器９００は、初段電力電力増幅トランジスタＴｒｄ１が、トランジスタ形成領域ＰＷＤ１に配置され、２段目の電力増幅トランジスタＴｒｄ２が、トランジスタ形成領域ＰＷＤ２に配置される。これらのトランジスタ形成領域ＰＷＤ２およびＰＷＤ１の間に、電力増幅器Ｔｒｄ１およびＴｒｄ２の段間の整合を取るための段間整合回路９１２を形成するための整合回路配置領域ＩＭＤ１２が配置される。
【００３４】
このＤＣＳ電力増幅器９００において、さらに、２段目の電力増幅トランジスタＴｒｄ２と３段目（最終）の電力増幅トランジスタＴｒｄ３の段間の整合を取るための段間整合回路９１５が、整合回路配置領域ＩＭＤ２３に配置される。この整合回路配置領域ＩＭＮ２３に関してトランジスタ形成領域ＰＷＤ１およびＰＷＤ２と整合回路配置領域ＩＭＤ１２と対向して、最終段の電力増幅トランジスタＴｒｄ３を配置するトランジスタ形成領域ＰＷＤ３が配置される。トランジスタ形成領域ＰＷＤ１、整合回路形成領域ＩＭＮ１２、およびトランジスタ形成領域ＰＷＤ２が１列に整列して配置され、こらの領域ＰＷＤ１、ＩＭＮ１２およびＰＷＤ２に隣接して、整合回路配置領域ＩＭＮ２３が配置される。
【００３５】
初段電力増幅トランジスタＴｒｄ１は、たとえば２個の単位トランジスタセルで構成され、２段目の電力増幅トランジスタＴｒｄ２は、例えば１０個の単位トランジスタセルで構成される。最終段の電力増幅トランジスタＴｒｄ３は、例えば６×１０個の単位トランジスタセルで構成される。
【００３６】
最終段の電力増幅Ｔｒｄ３を配置するトランジスタ形成領域ＰＷＤ３に隣接し、空き領域ＥＰＹが配置される。これらの空き領域ＥＰＹとトランジスタ形成領域ＰＷＤ３に対面して、ＤＣＳ用出力ボンディングパッドを配置するパッド領域ＯＢＤが配置される。この最終段の電力増幅トランジスタＴｒｄ３の駆動電流は大きく、その出力信号線の配線幅も大きいため、このパッド領域ＯＢＤにおいては、複数のボンディングパッドを配置し、出力配線幅を十分大きく取る。
【００３７】
ＧＳＭ電力増幅器９０２については、初段電力電力増幅トランジスタＴｒｇ１が、トランジスタ形成領域ＰＷＧ１に配置され、２段目の電力増幅トランジスタＴｒｇ２が、トランジスタ形成領域ＰＷＧ２に配置される。これらのトランジスタ形成領域ＰＷＧ１およびＰＷＧ２の間に、段間整合回路９５３を配置する整合回路配置領域ＩＭＧ１２が配置される。これらの領域ＰＷＧ１、ＩＭＧ１２およびＰＷＧ２が、１列に整列して配置される。
【００３８】
これらの領域ＰＷＧ１、ＰＷＧ２およびＩＭＧ１２に隣接して、段間整合回路９５５を配置する整合回路配置領域ＩＭＧ２３が配置される。
【００３９】
最終段の電力増幅トランジスタＴｒｇ３は、整合回路配置領域ＩＭＧ２３と隣接し、かつトランジスタ形成領域ＰＷＤ３および空き領域ＥＰＹと整列して配置されるトランジスタ形成領域ＰＷＧ３に形成される。
【００４０】
電力増幅トランジスタＴｒｇ１は、たとえば４個の単位トランジスタセルで構成され、２段目の電力増幅トランジスタＴｒｇ２は、たとえば１６個の単位トランジスタセルで構成される。最終段の電力増幅トランジスタＴｒｇ３は、たとえば１０×１０個の単位トランジスタセルで構成される。
【００４１】
トランジスタ形成領域ＰＷＧ３に隣接して、ＧＳＭ用出力ボンディングパッドを配置する出力ボンディングパッド領域ＯＢＧが設けられる。
【００４２】
電力増幅器９００および９０２は、半導体チップ９９９上に集積化される。この図１８に示すように、これらのＤＣＳ電力増幅器９００および９０２において、対応する構成要素を形成する領域を、並列して配置させることにより、実質的に同じ回路構成である電力増幅器９００および９０２を、効率的に配置し、またそのレイアウトを容易化する。
【００４３】
この図１８に示すように、電力増幅器９００および９０２においては最終段の電力増幅トランジスタは、初段および２段の電力増幅トランジスタに比べて、その電流駆動力が大きく、大きなチップ面積を占める。
【００４４】
図１９は、これらの電力増幅器９００および９０２の最終段の電力増幅トランジスタＴｒｄ３およびＴｒｇ３の構成を概略的に示す図である。これらの最終段出力増幅トランジスタＴｒｄ３およびＴｒｇ３は、そこに含まれるトランジスタセルの数が異なるだけであり、図１９においては、１つの電力増幅トランジスタの構成を示す。
【００４５】
図１９において、最終段出力増幅トランジスタは、ｍ行ｎ列に配列される単位トランジスタＴｒ１１−Ｔｒ１ｎないしＴｒｍ１−Ｔｒｍｎを含む。これらの単位トランジスタＴｒ１１−Ｔｒ１ｎないしＴｒｍ１−Ｔｒｍｎは、それぞれ、ヘテロバイポーラトランジスタ（ＨＢＴ）で構成される。
【００４６】
単位トランジスタ行それぞれに対応してサブコレクタ線ＳＣＬ１−ＳＣＬｍが配置され、また単位トランジスタセル行それぞれに対応して、サブベース線ＳＢＬ１−ＳＢＬｍが配置される。サブベース線ＳＢＬ１−ＳＢＬｍは、それぞれ、ベースバイアス電圧制御回路からのベースバイアス電圧と前段の段間整合回路からの高周波入力（ＲＦ入力）をそれぞれノードＡおよびＢを介して受けるメインベース線ＭＢＬに結合される。サブコレクタ線ＳＣＬ１−ＳＣＬｍは、出力ノードＣに結合されるメインコレクタ線ＭＣＬに共通に結合される。
【００４７】
単位トランジスタＴｒ１１−Ｔｒ１ｎ−Ｔｒｍ１−Ｔｒｍｎは、それぞれ、ベースバラスト抵抗Ｒｂ１１−Ｒｂ１ｎないしＲｂｍ１−Ｒｂｍｎを介して、それぞれのベースが、対応のサブベース線ＳＢＬ１−ＳＢＬｍに結合される。また、単位トランジスタＴｒ１１−Ｔｒ１ｎないしＴｒｍ１−Ｔｒｍｎは、それぞれ、エミッタバラスト抵抗Ｒｅ１１−Ｒｅ１ｎないしＲｅｍ１−Ｒｅｍｎを介して接地ノードにそれぞれのエミッタが結合される。
【００４８】
これらのバラスト抵抗Ｒｂ１１−Ｒｂ１ｎないしＲｂｍ１−ＲｂｍｎおよびＲｅ１１−Ｒｅ１ｎないしＲＲｅｍ１−Ｒｅｍｎは、それぞれ、温度上昇時において、コレクタ電流が増大した場合、負帰還をかけ、対応の単位トランジスタのベース−エミッタ間電圧を低減し、そのコレクタ電流の増大を抑制する。これらの複数の単位トランジスタで構成されるバイポーラトランジスタを、マルチフィンガーバイポーラトランジスタと称す。
【００４９】
図２０は、図１９に示す最終段の電力増幅トランジスタのレイアウトを概略的に示す図である。図２０において、単位トランジスタＴｒを形成する単位セル領域１１−１７、２１−２７、３１−３７、４１−４７、５１−５７、および６１−６７が、６行に整列して配置される。これらの単位セル領域は、３つのブロックＢＡ、ＢＢおよびＢＣに分割される。ブロックＢＡ、ＢＢおよびＢＣは、それぞれ２行に整列して配置される単位セル領域を含む。
【００５０】
単位セル領域１１−１７、２１−２７、３１−３７、４１−４７、５１−５７、および６１−６７それぞれにおいては、ＨＢＴが、それぞれ形成され、エミッタ領域、コレクタ領域、およびベース領域を含む。
【００５１】
１行に整列して配置される単位セル領域（単位トランジスタＴｒ）に対し共通に、サブエミッタ配線５ｃ１−５ｃ６が、それぞれ配置され、対応の行に配置される単位セル領域のエミッタ領域が結合される。これらのサブエミッタ配線５ｃ１−５ｃ６は、単位トランジスタ形成領域の両側に列方向に延在して配置されるエミッタ配線５ａおよび５ｂに接続される。これらのエミッタ配線５ａおよび５ｂは、接地電圧を供給する接地ノードに結合される。サブエミッタ配線５ｃ１−５ｃ６と単位トランジスタＴｒを形成する領域と重なる領域において、エミッタバラスト抵抗が、たとえばエピタキシャル層により形成される。
【００５２】
ブロックＢＡ−ＢＣそれぞれにおいて、対応のブロックの単位セル領域に共通に、ベース配線２ｂ１−２ｂ３が配置される。これらのサブベース配線２ｂ１−２ｂ３は、対応のブロックにおいて２行に配置される単位セル領域の間の領域に延在して配置され、対応のブロックの単位セル領域のベース領域に、ベースバラスト抵抗７を介して結合される。
【００５３】
これらのサブベース配線２ｂ１−２ｂ３は、それぞれ、ベース配線２ａに結合される。このベース配線２ａは、また、高周波信号入力部１に結合される。この高周波信号入力部１は、前段の増幅段から、段間整合回路を介して高周波入力（ＲＦ入力）を受ける。このベース配線２ａには、また対応のバイアス電圧制御回路からのベースバイアス制御電圧が伝達される。単位セル領域１１−１７〜６１−６７に形成される単位トランジスタＴｒは、ヘテロ接合バイポーラトランジスタＨＢＴであり、これらのサブベース配線２ｂ１、２ｂ２および２ｂ３には、ベース電流Ｉｂ１、Ｉｂ２、およびＩｂ３が伝達される。
【００５４】
さらに、単位セル領域の各行に対応して、サブコレクタ配線４ｂ１、４ｂ６が対応の行の単位セル領域に共通に配設される。これらのサブコレクタ配線４ｂ１−４ｂ６の各々は、対応の行の単位セル領域のコレクタ領域に共通に結合される。これらのサブコレクタ配線４ｂ１−４ｂ６は、共通に、コレクタ配線４ａに接続される。コレクタ配線４ａは、高周波信号を出力する出力部３に接続され、その出力部３から、高周波信号（ＲＦ出力）が出力される。
【００５５】
サブコレクタ配線４ｂ１−４ｂ６それぞれには、コレクタ配線４ａに供給されるコレクタ電流が分流され、それぞれに、コレクタ電流Ｉｃ１−Ｉｃ６が伝達される。
【００５６】
ＨＢＴにおいては、コレクタ電流は温度の上昇とともに上昇する。したがって、この温度上昇を停止させることができない場合には、コレクタ電流がさらに上昇し、この増加電流によりさらに温度が上昇し、電流が際限なく増加するという熱暴走が生じる。この熱暴走を防止するために、ベースバラスト抵抗７および図示しないエミッタバラスト抵抗が配置され、コレクタ電流の増大を抑制する。特に、各単位トランジスタＴｒに対しエミッタバラスト抵抗およびベースバラスト抵抗７を接続することにより、単位トランジスタＴｒにより形成されるマルチフィンガーバイポーラトランジスタの熱分布等の不均一性に起因するコレクタ電流Ｉｃの不均一分布を抑制する。
【００５７】
このようなトランジスタセルを配置する場合、サブコレクタ配線４ｂ１−４ｂ６において、そこを流れるコレクタ電流Ｉｃ１−Ｉｃ６は、ほぼ均一となるようにその配線インピーダンスが等しくなるように設定される。この場合、図２０において円形領域８において示すように、動作時においては、駆動電流により温度分布が生じ、トランジスタアレイの中央部においてその温度が高く周辺部において温度が低いという温度分布が生じる。
【００５８】
このような温度分布が生じた場合、トランジスタアレイの中央部の単位セル領域３４および４４の領域においてコレクタ電流の集中が生じる可能性が高い。個のようなコレクタ電流の集中が生じた場合、コレクタ電流Ｉｃ１−Ｉｃ６の合計のコレクタ電流の大部分が、単位セル領域３４および４４に形成される単位トランジスタに流れ、この単位セル領域３４および４４の単位トランジスタの動作電流が、この最終段電力増幅トランジスタの動作電流の大部分を占める。
【００５９】
したがって、単位セル領域３４および４４において大きなコレクタ電流が流れた場合、この円形領域８において熱暴走が生じ、単位セル領域３４および４４のトランジスタが破壊されコレクタ配線４ａからエミッタ配線５ａおよび５ｂに大きな電流が流れ、この電力増幅トランジスタ全体が破壊されるという問題が生じる。
【００６０】
このようなマルチフィンガーバイポーラトランジスタにおける電流集中を回避するためには、単位トランジスタの間隔を広げ、単位トランジスタ間の熱干渉を抑制し、単位トランジスタを互いに熱的に孤立した状態で配置して全体の熱抵抗を下げることが有効である。しかしながら、この場合、最終段の電力増幅トランジスタのレイアウト面積の増大が生じ、チップの大きな面積を占める最終段電力増幅トランジスタの面積増大はチップサイズを増大させるという問題が生じる。
【００６１】
特に、ＧａＡｓ等の化合物半導体により形成されるＨＢＴ増幅器の場合、Ｓｉ−ＭＯＳＦＥＴよりも高価であり、チップ面積を低減するのが価格の点から重要である。
【００６２】
また、デュアルバンド電力増幅回路において、ＧＳＭ電力増幅器およびＤＣＳ電力増幅器は、同時に動作することはないため、ＧＳＭ電力増幅器およびＤＣＳ電力増幅器の最終段電力増幅トランジスタの単位トランジスタを交互に配置することが、たとえば特開２００１−１０２４６０号公報に示されている。この構成の場合、単位トランジスタの隣接トランジスタは、動作していないため、等価的に、単位トランジスタのピッチ条件を緩和し、応じて、熱的抵抗を小さくして、発熱を抑制することを図る。
【００６３】
しかしながら、ＧＳＭは、９００ＭＨｚの周波数帯域を利用し、またＤＣＳは１８００ＭＨｚの周波数帯域を使用している。したがって、このように単位トランジスタを交互に配置した構成において、ＧＳＭ電力増幅器を利用した場合、その高調波が、最終段の電力増幅トランジスタの容量結合によりＤＣＳ電力増幅器の出力ノードに伝達され、図１７に示すように、カプラ９８２および選択回路９８６を介して、このＧＳＭ送信信号に、ＤＣＳ電力増幅器からの高調波ノイズ成分が重畳され、送信品質が劣化するという問題が生じる。
【００６４】
また、単に、チップ面積を低減するために、ＤＣＳ用およびＧＳＭ用の出力トランジスタの単位トランジスタを、ピッチ条件を十分に取って、別々の領域に形成し、かつこれらのＤＣＳ用出力トランジスタ形成領域とＧＳＭ用出力トランジスタ形成領域を互いに近接して配置した場合、同様に配線間の結合容量により、ノイズが重畳され、送信品質が劣化するという問題が生じる。また、この場合、チップ面積の低減の観点から、単位トランジスタのピッチを十分に大きくすることができないため、電流集中の問題を十分に解決することができない。
【００６５】
それゆえ、この発明の目的は、送信品質を低下させることなくチップサイズを低減することのできる通信用電力増幅器を提供することである。
【００６６】
この発明の他の目的は、チップサイズを、電流集中を回避しつつ低減することのできるマルチバンド通信用電力増幅器を提供することである。
【課題を解決するための手段】
【００６７】
この発明の第１の観点に係る通信用電力増幅器は、第１の周波数帯の信号を出力するための第１の出力トランジスタと、第１の周波数帯と異なる第２の周波数帯の信号を出力する第２の出力トランジスタと、第１の出力トランジスタの出力ノードと第２の出力トランジスタの出力ノードとの間に配置されるインダクタンス素子とを備える。第１の出力トランジスタは、複数の第１の単位トランジスタセルを含み、第２の出力トランジスタは、複数の第２の単位トランジスタセルを含む。第１および第２の出力トランジスタは、ある方向に沿って整列される２個の第１の単位トランジスタセルの間に１個の第２の単位トランジスタセルが形成される部分を少なくとも１箇所含む。この少なくとも１箇所において、第１の単位トランジスタセルと第２の単位トランジスタセルは、第１の方向と前記第１の方向と直交する第２の方向の少なくとも一方方向に沿って交互に配置される。
【００６８】
この発明の第２の観点に係る通信用電力増幅器は、第１の周波数帯の信号を出力するための第１の出力トランジスタと、第１の周波数帯と異なる第２の周波数帯の信号を出力する第２の出力トランジスタと、第１の出力トランジスタの出力ノードと第２の出力トランジスタの出力ノードとの間に配置されるインダクタンス素子とを備える。第１の出力トランジスタは、複数の第１の単位トランジスタセルを含む。第２の出力トランジスタは、複数の第２の単位トランジスタセルを含む。複数の第１の単位トランジスタセルと複数の第２の単位トランジスタセルは、第１の方向および前記第１の方向と直交する第２の方向に整列して配置され、各々が第１の導通ノードと第２の導通ノードと制御ノードとを含む。
【００６９】
第１の出力トランジスタは、さらに、複数の第１の単位トランジスタセルの第１の導通ノードを電気的に相互接続する前記第１の方向に延在して配置される複数の第１の配線と、複数の第１の単位トランジスタセルの第２の導通ノードを電気的に相互接続する第２の方向に延在して配置される複数の第２の配線と、第１の単位トランジスタセルの制御ノードを電気的に相互接続する第２の方向に沿って延在する複数の第３の配線と、第１の配線に電気的に接続されて前記第１の出力トランジスタの出力ノードを形成する前記第２の方向に延在する第４の配線とを含む。
【００７０】
第２の出力トランジスタは、さらに、第１の方向に沿って延在して配置され、かつ第２の方向において第１の配線と交互に配置され、第２の単位トランジスタセルの第１の導通ノードを電気的に相互接続する第５の配線と、第２の方向に沿って延在して第１の方向において第２の配線と交互に配置され、第２の単位トランジスタセルの第２の導通ノードを電気的に相互接続する複数の第６の配線と、第２の方向に沿って延在して第１の方向において第３の配線と交互に配置され、第２の単位トランジスタセルの制御ノードを電気に相互接続する複数の第７の配線と、第４の配線と対向して第２の方向に沿って延在して配置され、第５の配線と電気的に相互接続されて前記第２の出力トランジスタの出力ノードを形成する第８の配線とを有する。
【００７１】
第２の配線と第６の配線とは、所定の電圧を伝達する基準電圧線に相互接続され、かつ第１および第５の配線は、第１および第２の方向の少なくとも一方の方向において交互に対応の単位トランジスタセルに接続する。
【００７２】
この発明の第３の観点に係る通信用電力増幅器は、第１の周波数帯の信号を出力するための第１の出力トランジスタと、第２の周波数帯の信号を出力するための第２の出力トランジスタとを備える。第１の出力トランジスタは、複数の第１の単位トランジスタセルを有する。第２の出力トランジスタは、第１の単位トランジスタセルと互いに交互に取囲むように配置される複数の第２の単位トランジスタセルを有する。
【００７３】
この発明の第４の観点に係る通信用電力増幅器は、第１の周波数帯の信号を出力するための第１の出力トランジスタと、第１の周波数帯と異なる第２の周波数帯の信号を出力する第２の出力トランジスタとを備える。第１の出力トランジスタは、複数の第１の単位トランジスタセルを含む。第２の出力トランジスタは、複数の第２の単位トランジスタセルを含む。第１および第２の出力トランジスタは、所定の方向に沿って整列される２個の第１の単位トランジスタセルの間に１個の第２の単位トランジスタセルが形成される部分を少なくとも１箇所含む。
【００７４】
この発明の第５の観点に係る通信用電力増幅器は、第１の周波数帯の信号を処理する第１のへテロバイポーラトランジスタと、第１の周波数帯と異なる第２の周波数帯の信号を処理する第２のヘテロバイポーラトランジスタとを備える。第１のヘテロバイポーラトランジスタは、互いにコレクタが結合された複数の第１単位トランジスタセルを有する。第２のヘテロバイポーラトランジスタは、互いにコレクタが結合された複数の第２単位トランジスタセルを有する。複数の第１単位トランジスタセルは、所定の方向に沿って配置された２個の第１単位トランジスタセルを備える。複数の第２単位トランジスタセルは、２個の第１単位トランジスタセル間に配置されている。
【発明の効果】
【００７５】
この発明に従えば、マルチバンド電力増幅器の最終段の電力増幅トランジスタの各単位トランジスタセルを、単位セルアレイ領域内に分散して配置しており、最終段の電力増幅トランジスタの合計サイズを増加させることなく、その熱抵抗を小さくして、発熱に起因する電流集中を防止することができ、単位トランジスタの焼損を防止することができる。また、インダクタンス素子により、出力ノード間の容量結合によるノイズの伝播を防止することができ、送信品質を低減することなく、電流集中を防止しつつチップ面積を低減することができる。
【００７６】
すなわち、第１の出力トランジスタと第２の出力トランジスタの出力ノードの間にインダクタンス素子を配置する。このインダクタンス素子により、第１および第２の出力トランジスタをそれぞれ構成する単位トランジスタセルが近接して配置される場合においても、高調波成分に対しては、寄生容量とで共振回路が形成され、出力ノード間がハイインピーダンスで結合され、容量結合により第１の出力トランジスタを介して第２の出力トランジスタの高調波成分が伝達されるのを防止することができ、バンド間アイソレーションの劣化を確実に抑制することができる。したがって、送信品質を低減することなく、第１の単位トランジスタセルと第２の単位トランジスタセルとを近接して配置して第１および第２の出力トランジスタの占有面積を低減することができ、チップ占有面積を低減することができる。
【００７７】
特に、トランジスタセル形成領域内において第１および第２の単位トランジスタセルを混在して配置することにより、単位セル領域のピッチを長くすることなく単位セルの実効的なピッチを長くして熱抵抗を小さくすることができる。これにより第１および第２のトランジスタの合計サイズを増加させることなく単位トランジスタの発熱による電流集中を回避することができる。また、単位トランジスタが、近接して配置されても、インダクタンス素子により、高調波成分の容量結合によるノイズ成分の発生を防止することができる。これにより、送信品質を低減することなくチップサイズをより効率的に低減することができ、また電流集中による素子破壊の発生をも防止することができる。
【００７８】
また、互いに取囲むように単位トランジスタセルを配置することにより、動作中の単位トランジスタが実質的にリング状に配置され、動作中の単位トランジスタセルにおいては、熱的な境界が存在しない。従って、この動作中のトランジスタ領域において熱が拡散され、熱集中が生じるのを抑制することができ、応じて電流集中が生じるのを防止することができ、単位トランジスタの焼損を回避することができる。
【００７９】
また、第１および第２の出力トランジスタの単位トランジスタセルを交互に配置した場合には、同時に動作する単位トランジスタセルを、このトランジスタ形成領域内に分散して配置することができ、応じて熱抵抗を小さくでき、発熱を抑制することができ、また単位トランジスタセルのピッチを短くすることができ、応じてチップサイズを低減することができる。
【００８０】
また、このインダクタンス素子と直列に容量素子を接続することにより、以下の効果が得られる。すなわち、第１および第２の出力トランジスタ間の容量成分を遮断することができ、バイアス電圧が第１および第２の出力トランジスタ間で伝達されるのを防止できる。これにより、確実にバンド間アイソレーションを実現することができる。
【００８１】
また、これらの第１および第２の単位トランジスタを、第１および第２の方向の一方方向に沿って交互に配置する構成とすることにより、以下の効果が得られる。配線レイアウトを錯綜させることなく効率的に単位トランジスタの実効的なピッチを長くすることができる。これにより、最終段電力増幅トランジスタのトータルサイズの増加を抑制しつつ、単位トランジスタの焼損を防止することができる。
【００８２】
また、第１および第２の単位トランジスタを第１および第２の方向においてそれぞれ交互に配置する構成とすれば、以下の効果が得られる。配線レイアウトを錯綜させることなく、この単位トランジスタの実効的なピッチを第１および第２の方向において長くすることができる。これにより、より確実に、電流集中を回避することができる。
【００８３】
第１および第２の単位トランジスタを第１および第２の方向に整列して配置し、それぞれ、配線を用いて相互接続する構成とすれば、以下の効果が得られる。単位トランジスタを第１および第２の方向に整列して配置し、これらの配線により、選択的に接続することにより、容易に、所望のレイアウトパターンで、第１および第２の単位トランジスタを配列することができる。これにより、配線レイアウトを錯綜させることなく、容易に、単位トランジスタを配列して、出力トランジスタを形成することができる。
【００８４】
また、第１および第２の単位トランジスタを第１および第２の方向に整列して配置し、これらを、第１の導通ノードを接続する配線を第１の方向に延在して配置し、かつ制御ノードを相互接続する配線を第２の方向に延在して配置し、出力ノードに接続される第２の導通ノードを、第１の方向に延在して配列される配線を用いて相互接続し、出力信号線を第２の方向に延在して配置して、これらの第２および第５の配線をそれぞれ相互接続する構成とすることにより、以下の効果が得られる。配線レイアウトを簡略化して、配線の規則性を損なうことなく、容易に、種類の異なる単位トランジスタを、トランジスタセルアレイ領域内に分散して配置することができる。このとき、コンタクト／スルーホールを用いて、選択的に単位トランジスタを接続するだけで、これらの第１および第２の出力トランジスタの単位トランジスタを、互いに交互に取囲むように配置することができる。従って、単位トランジスタ領域内において配線レイアウトを錯綜させることなく、所望のパターンに、単位トランジスタを配置することができる。
【００８５】
また、第1の周波数帯が第2の周波数帯の高周波成分を含む周波数帯のとき、高周波成分発生時、インダクタンス素子により、並列共振回路により第１および第２の出力トランジスタの出力信号線間をハイインピーダンスで接続することができ、高調波成分のリークを防止することができる。
【発明を実施するための最良の形態】
【００８６】
［実施の形態１］
図１は、この発明の実施の形態１に従うＤＣＳ／ＧＳＭ用デュアルバンド電力増幅回路のチップレイアウトを概略的に示す図である。図１に示すデュアルバンド電力増幅回路は、図１８に示すデュアルバンド電力増幅回路と以下の点において、そのレイアウトが異なっている。すなわち、ＤＣＳ用電力増幅器の最終段の出力増幅トランジスタＴｒｄ３とＧＳＭ用電力増幅器の最終段の電力増幅トランジスタＴｒｇ３をそれぞれ構成する単位トランジスタ（Ｔｒ）が、最終出力増幅トランジスタ形成領域ＰＷ３内において混在して配置される。
【００８７】
この最終出力増幅トランジスタ形成領域ＰＷ３に関して対向して、ＤＣＳ用パッド領域ＰＢＤとＧＳＭ用パッド領域ＰＢＧが配置される。ＤＣＳ用パッド領域ＰＢＤのパッドに、ＤＣＳ最終段電力増幅トランジスタのコレクタが接続される出力配線が接続され、出力信号ＯＵＴ＿ＤＣＳが出力される。
【００８８】
ＤＳＭ用パッド領域ＰＢＧに含まれるパッドに、ＧＳＭ用最終段電力増幅トランジスタのコレクタが接続される出力配線が接続され、出力信号ＯＵＴ＿ＧＳＭが出力される。
【００８９】
ＤＣＳパッド領域ＰＢＤとＧＳＭパッド領域ＰＢＧを対向して配置することにより、ＤＣＭ信号出力ノードとＧＳＭ信号出力ノードをできるだけ分離して、それらの容量結合を防止し、バンド間のアイソレーションを確立する。
【００９０】
さらに、このＧＳＭ用パッド領域ＰＢＧおよびＤＣＳ用パッド領域ＰＢＤのパッド（出力配線）が、インダクタンス素子Ｌｃｃおよび容量素子Ｃｃｃの直列体により相互接続される。この図１に示すデュアルバンド用電力増幅回路のチップレイアウトの他のレイアウトは、図１８に示すデュアルバンド用電力増幅回路のチップレイアウトと同じであり、対応する部分には同一参照番号を付し、その詳細説明は省略する。
【００９１】
最終出力増幅トランジスタ形成領域ＰＷ３においてＤＣＳ電力増幅トランジスタとＧＳＭ電力増幅トランジスタを構成する単位トランジスタを混在して配置することにより、同時に動作する単位トランジスタ間の距離を長くすることができ、熱抵抗を低減することができ、熱集中による電流集中を防止することができる。また、単位トランジスタを混在して配置しており、隣接単位トランジスタ間の距離は、熱抵抗低減のために長くする必要がなく、従来に比べて短くすることができ、最終段電力増幅トランジスタの合計の面積を、従来よりも低減することができる。
【００９２】
ＤＣＳ用パッド領域ＰＢＤのパッドは、この最終出力増幅トランジスタ形成領域ＰＷ３に配置される単位トランジスタで構成される電力増幅トランジスタＴｒｄ３のコレクタに接続される。一方、ＧＳＭ用パッド領域ＰＢＧのパッドは、最終出力増幅トランジスタ形成領域ＰＷ３に配置される電力増幅トランジスタＴｒｇ３のコレクタに接続される。
【００９３】
上述のように、最終出力増幅トランジスタ形成領域ＰＷ３において、電力増幅トランジスタＴｒｄ３およびＴｒｇ３を構成する単位トランジスタが混在して配置される。したがって、後に具体的なレイアウトは詳細に説明するが、これらの単位トランジスタを相互接続するＤＣＳ用サブコレクタ線およびＤＳＭ用サブコレクタ線が近接して配置されるため、これらの配線間に結合容量が存在する。
【００９４】
図２は、最終段の電力増幅トランジスタＴｒｄ３およびＴｒｇ３の出力部の構成の電気的等価回路を示す図である。図２において、電力増幅トランジスタＴｒｄ３およびＴｒｇ３のコレクタノードＣＮＤおよびＣＮＧの間に、寄生容量Ｃｐｒが接続される。一方、これらのコレクタノードＣＮＤおよびＣＮＧの間に、容量素子Ｃｃｃおよびインダクタンス素子Ｌｃｃが、直列に接続される。容量素子Ｃｃｃは、電力増幅トランジスタＴｒｄ３および電力増幅トランジスタＴｒｇ３の直流コレクタバイアス電圧が、インダクタンス素子を介して伝達されるのを防止するための直流カット用（交流短絡）の容量素子である。したがって、この容量素子Ｃｃｃの高周波領域におけるインピーダンス成分は、これらの寄生容量Ｃｐｒおよびインダクタンス素子Ｌｃｃのインピーダンス成分に比べて無視することができるとする。この場合、コレクタノードＣＮＧおよびＣＮＤ間のインピーダンスＺは、次式で表わされる。
【００９５】
Ｚ＝１／（ｊ・ω・Ｃｐｒ＋１／ｊ・ω・Ｌｃｃ）
インピーダンスＺの絶対値が最も大きくなるのは、共振条件が成立した場合である。この共振条件は、次式で表わされる。
【００９６】
ω＝１／√（Ｌｃｃ・Ｃｐｒ）
したがって、この共振周波数ωとして、１８００ＭＨｚを選択すれば、ＧＳＭの電力増幅器が動作し、その出力周波数帯の９００ＭＨｚの２次高調波成分である１８００ＭＨｚの成分が存在しても、この並列共振回路により、コレクタノードＣＮＤおよびＣＮＧを電気的に分離する。これにより、電力増幅トランジスタＴｒｇ３からのコレクタノードＣＮＧから、電力増幅トランジスタＴｒｄ３のコレクタノードＣＮＤへ、２次高調波成分が伝達されるのを防止することができる。
【００９７】
したがって、この共振周波数ωをＤＣＳの周波数帯域の周波数成分に設定することにより、ＧＳＭ動作時において、並列共振回路により、コレクタノードＣＮＤおよびＣＮＧの間のインピーダンスを無限大とすることができ、高調波成分のＤＣＳ電力増幅器の出力ノードに２次高調波成分が伝達されるのを防止することができる。したがって、通常のデュアルバンド増幅回路において、図１７に示すように、次段に高周波カプラおよび選択回路が設けられ、このＧＳＭ電力増幅器の出力信号が、高周波カプラから選択回路を介してアンテナ端子に伝達される場合においても、確実に、このＤＣＳ電力増幅器の出力ノードから高周波カプラ９８２およびセレクタ９８６を介して、高調波ノイズ成分がアンテナに伝達されるのを防止することができる。
【００９８】
最終出力増幅トランジスタ形成領域ＰＷ３において、最終段電力増幅トランジスタＴｒｄ３およびＴｒｇ３の単位トランジスタを混在させて配置し、これらの単位セル領域の実際のピッチ条件を小さくし、個々にＤＣＳ用最終段電力増幅トランジスタおよびＤＣＳ用最終段電力増幅トランジスタを配置する構成に比べて、最終出力増幅トランジスタ形成領域ＰＷ３の占有面積を低減する。このとき、また、同時に動作する単位トランジスタ間の距離が長くされるため、等価的に熱抵抗を小さくして発熱を抑制し、発熱による電流集中を防止する。単位トランジスタの混在配置により、寄生容量Ｃｐｒが存在する場合においても、出力ノード間にインダクタンス素子Ｌｃｃを配置して、このインダクタンス素子Ｌｃｃと寄生容量とで、ＧＳＭ２次高調波成分に対して、無限大のインピーダンスを形成することにより、確実に、ＧＳＭ送信信号にノイズ成分が重畳されるのを防止でき、送信品質を改善することができる。
【００９９】
なお、このインダクタンス素子Ｌｃｃのインダクタンス値は、実際の寄生容量Ｃｐｒの容量値に応じて適当に定められればよい。また、容量素子Ｃｃｃは、コレクタノードＣＮＤのバイアス電圧の直流成分をカットする機能を果たせばよく、その容量値としては、１８００ＮＨｚの周波数帯域において、インピーダンス成分の絶対値１／ω・Ｃｃｃがインダクタンス素子Ｌｃｃのインピーダンス成分の絶対値ω・Ｌｃｃに比べて、十分無視することのできる小さな値であればよい。
【０１００】
以上のように、この発明の実施の形態１に従えば、デュアルバンド方式電力増幅回路において、最終段の電力増幅トランジスタの単位トランジスタを、同一トランジスタ形成領域内に混在して配置し、かつそれらの出力段の電力増幅トランジスタの出力ノードの間に、寄生容量とで並列共振回路を形成するようにインダクタンス素子を配置しており、チップサイズを低減しかつ２次高調波成分による雑音が送信信号に重畳されるのを防止することができ、送信品質の低下および電流集中を生じさせることなくチップサイズを低減することができる。
【０１０１】
［実施の形態２］
図３は、この発明の実施の形態２に従う最終段の電力増幅トランジスタの単位トランジスタＴｒの配置を概略的に示す図である。図３において、単位トランジスタＴｒが、複数行複数列に配置される。図３において、一例として、６行７列に単位トランジスタＴｒが配置されるレイアウトを示す。
【０１０２】
このトランジスタアレイにおいて、奇数行Ｒ♯１、Ｒ♯３およびＲ♯５に配列される単位トランジスタＴｒが、ＤＣＳ電力増幅器の最終段電力増幅トランジスタとして用いられる。一方、偶数行Ｒ♯２、Ｒ♯４およびＲ♯６に配列される単位トランジスタＴｒが、ＧＳＭ電力増幅器の最終段電力増幅トランジスタの構成要素として用いられる。図３において、ＤＣＳ電力増幅トランジスタの構成要素として用いられる単位トランジスタＴｒは、符号“Ｄ”で示し、ＧＳＭ電力増幅器の最終段電力増幅トランジスタの構成要素の単位トランジスタＴｒは、符号“Ｇ”で示す。
【０１０３】
単位トランジスタＤのコレクタが、ＤＣＳ出力信号線３ｂに共通に結合され、単位トランジスタＧのコレクタが、ＧＳＭ出力信号線３ａに共通に結合される。これらの出力信号線３ａおよび３ｂの間に、直流カット用の容量素子Ｃｃｃと、トランジスタアレイの寄生容量と並列共振回路を構成するインダクタンス素子Ｌｃｃが直列に接続される。
【０１０４】
図３に示す単位トランジスタアレイにおいて、列方向に沿って、ＤＣＳ用の単位トランジスタＤとＧＳＭ用の単位トランジスタＧが交互に配置される。ＤＣＳ電力増幅器とＧＳＭ電力増幅器は、択一的に動作する。たとえば、ＤＣＳ用単位トランジスタＤが動作している場合には、ＧＳＭ用単位トランジスタＧが非動作状態であり、電流駆動は行なわない。したがって、ＤＣＳ単位トランジスタＤの列方向におけるピッチが等価的に長くなり、この列方向における熱抵抗を小さくでき、熱集中を防止でき、応じて電流集中を低減することができる。
【０１０５】
単位トランジスタＴｒを最小ピッチＰｍｉｎで配列しても、ＤＣＳ用単位トランジスタＤおよびＧＳＭ用単位トランジスタＧの列方向におけるピッチは、２・Ｐｍｉｎとなり、個々に、ＤＣＳ用単位トランジスタＤおよびＧＳＭ用単位トランジスタＧを、それぞれ、別々の領域に配置する場合に比べて、最小ピッチで単位トランジスタを配置することができ、電力増幅器の大きな面積を占める最終段トランジスタの配置領域の面積を低減することができ、チップサイズを低減することができる。
【０１０６】
また、インダクタンス素子Ｌｃｃを利用することにより、ＤＣＳ用単位トランジスタＤおよびＧＳＭ用単位トランジスタＧそれぞれのコレクタ領域を相互接続する配線が、近接して配置されても、コレクタ配線間寄生容量とインダクタンス素子ＬｃｃによりＧＳＭ２次高調波に対する並列共振回路が形成される。したがって、９００ＭＨｚのＧＳＭ周波数帯の送信信号を送信しても、その２次高調波成分に対しては並列共振回路のインピーダンスが無限大となり、ＧＳＭ出力信号線３ａから、ＤＣＳ出力信号線３ｂに対する、ＧＳＭ２次高調波成分のリークは防止される（並列共振回路の共振周波数を、ＤＣＳ周波数帯に設定している）。
【０１０７】
図４は、この発明の実施の形態２に従う最終段電力増幅トランジスタのレイアウトをより具体的に示す図である。図４において、単位トランジスタＴｒが、６行７列に整列して配置される。第１行Ｒ♯１において、それぞれに単位トランジスタＴｒを形成する単位セル領域１１−１７が配置され、第２行Ｒ♯２においては、単位セル領域２１−２７が配置される。第３行Ｒ♯３において、単位セル領域３１−３７が配置され、第４行Ｒ♯４においては、単位セル領域４１−４７が行方向に整列して配置される。第５行Ｒ♯５において、単位セル領域５１−５７が行方向に整列して配置され、第６行Ｒ♯６において、単位セル領域６１−６７が行方向に整列して配置される。
【０１０８】
これらの単位セル領域１１−１７ないし６１−６７それぞれにおいて、ヘテロバイポーラトランジスタＨＢＴで構成する単位トランジスタＴｒが形成され、それぞれ、ベース領域、コレクタ領域、およびエミッタ領域が形成される。
【０１０９】
行Ｒ♯１−Ｒ♯６それぞれにおいて、行方向に沿って、サブエミッタ配線５ｃ１−５ｃ６が配設される。これらのサブエミッタ配線５ｃ１−５ｃ６は、それぞれ、対応の行の単位トランジスタセル領域のエミッタ領域にエミッタバラスト抵抗を介して電気的に接続される。これらのエミッタバラスト抵抗は、図４においては、エピタキシャル層で構成され、サブエミッタ配線５ｃ１−５ｃ６それぞれと２次元レイアウトにおいて重なり合うように配置される。これらのエミッタバラスト抵抗は拡散抵抗で構成されてもよい。
【０１１０】
サブエミッタ配線５ｃ１−５ｃ６は、そのトランジスタセルアレイ外部に列方向に延在して配置されるエミッタ配線５ａおよび５ｂに接続される。これらのエミッタ配線５ａおよび５ｂは、接地電圧を供給する接地ノードに接続される。ＤＣＳ用電力増幅トランジスタおよびＧＳＭ用電力増幅トランジスタのエミッタは、共通に、図示しないエミッタバラスト抵抗を介して接地ノードに結合される。
【０１１１】
トランジスタセル領域１１−１７ないし６１−６７それぞれのベース領域に、ベースバラスト抵抗７が電気的に接続される。単位トランジスタ行Ｒ♯１、Ｒ♯３およびＲ♯５において、行方向に延在して、サブベース配線２ｂ１、２ｂ２および２ｂ３がそれぞれ配設され、これらは、それぞれ対応の行におけるベースバラスト抵抗を介して対応の行の単位セル領域のベース領域に電気的に接続される。単位セル行Ｒ♯２、Ｒ♯４およびＲ♯６において、行方向に延在して、ＧＳＭ用のサブベース配線２ａ１、２ａ２および２ａ３が配設され、それぞれ対応の行におけるベースバラスト抵抗７を介して対応の行の単位セル領域のベース領域に電気的に接続される。
【０１１２】
ＧＳＭ用サブベース配線２ａ１−２ａ３は、共通に、スルーホール８ａを介して、列方向に延在して配置されるＧＳＭ用ベース配線１ａに接続される。また、ＤＣＳ用サブベース配線２ｂ１〜２ｂ３は、列方向に延在して配置されるＤＣＳ用ベース配線１ｂに、スルーホール８ｂを介して電気的に接続される。ＤＣＳベース配線１ｂには、ＤＣＳ用入力信号およびＤＣＳ用ベースバイアス電圧が伝達される。ＧＳＭ用ベース配線１ａには、前段の段間整合回路からのＧＳＭ信号と、ベースバイアス電圧制御回路からのベースバイアス電圧が伝達される。これらのベース配線１ａおよび１ｂは、隣接して列方向に延在して配置される。
【０１１３】
単位セル領域の列それぞれに対応して、ＤＣＳ用サブコレクタ配線４ｂ１−４ｂ７が列方向に延在して配置され、またサブコレクタ配線４ｂ１−４ｂ７それぞれに隣接してかつ列方向に延在して、ＧＳＭ用サブコレクタ配線４ａ１−４ａ７が配設される。これらのサブコレクタ配線４ｂ１−４ｂ７は、それぞれ、対応の列におけるＤＣＳ用単位セル領域のコレクタ領域にスルーホール８ｂを介して電気的に接続される。また、サブコレクタ配線４ａ１−４ａ７は、それぞれ、対応の列において、ＧＳＭ用単位セル領域のコレクタ領域にスルーホール８ａを介して電気的に接続される。
【０１１４】
したがって、この配置においては、ＤＣＳ用のスルーホール８ｂは、列方向において１行おきに配置され、またＧＳＭ用のスルーホール８ａが、列方向において１行おきに配設される。
【０１１５】
サブコレクタ配線４ｂ１−４ｂ７が、トランジスタセルアレイの一方側に列方向に延在して配置されるＤＣＳ用コレクタ配線３ｂに接続され、また、サブコレクタ配線４ａ１−４ａ７は、このトランジスタセルアレイに関してＤＣＳ用コレクタ配線３ｂと対向して列方向に延在して配置されるコレクタ配線３ａに接続される。コレクタ配線３ａおよび３ｂの間に、直流カット用（交流短絡用）の容量素子Ｃｃｃと、インダクタンス素子Ｌｃｃが直列に接続される。
【０１１６】
図４において、サブコレクタ配線４ａ１−４ａ７とサブコレクタ配線４ｂ１−４ｂ７は、それぞれ、互いに隣接して列方向に延在して、かつ行方向において交互に配置される。
【０１１７】
この図４に示すように、単位トランジスタのセル領域のレイアウトにおいて、サブコレクタ配線４ｂ１−４ｂ７および４ａ１−４ａ７が、各列にそれぞれ配置されるため、サブコレクタ配線による面積増大は生じるものの、ＧＳＭ用単位トランジスタとＤＣＳ用単位トランジスタを、列方向において交互に配置することにより、ＧＳＭ用単位トランジスタの列方向の距離およびＤＣＳ用単位トランジスタの列方向の距離を大きくとることができ、単位トランジスタセルの列方向のピッチを十分小さくしても、熱抵抗を十分小さくして、熱集中を防止することができる。応じて、ＤＣＳ用トランジスタおよびＧＳＭ用トランジスタを個々に別々の領域に配置する場合に比べて、最終段の電力増幅トランジスタの合計サイズを大幅に低減することができ、チップサイズを低減することができる。
【０１１８】
また、ＤＣＳ用サブコレクタ配線４ｂ１−４ｂ７とＧＳＭ用サブコレクタ配線４ａ１−４ａ７が、互いに隣接して配置されており、いわゆる「インターディジット」の形で、サブコレクタ配線が配置され、コレクタ間の寄生容量が比較的大きくなる。この場合、通常、バンド間アイソレーションと呼ばれる問題が生じる。すなわち、ＧＳＭ動作時に生じる９００ＭＨｚの２倍の高調波成分１８００ＭＨｚが、ＤＣＳの出力段整合回路を通過し、その一部が、アンテナから輻射される可能性が生じる。これは、ＤＣＳ／ＧＳＭ用電力増幅回路においては、カプラが配置されているだけであり、ＰＤＣのようなバンド間アイソレータが配置されていないため、容易に、混在配置によるインターディジット型キャパシタの形成により、このバンド間アイソレーションの問題が生じる可能性がある。
【０１１９】
ＤＣＳ用サブコレクタ配線４ｂ１−４ｂ７およびＧＳＭ用コレクタ配線４ａ１−４ａ７の寄生容量により生じるコレクタ配線３ａおよび３ｂ間の配線間容量と、インダクタンス素子Ｌｃｃとにより、ＤＣＳ周波数帯において共振動作を行なう並列共振回路を形成する。これにより、ＧＳＭ動作時において発生するＧＳＭ２次高調波成分に対して、この並列共振回路のインピーダンスが無限大となり、ＧＳＭの第２次高調波が、ＤＣＳコレクタ配線３ｂから出力段整合回路を介して漏洩するのを防止することができる。
【０１２０】
以上のように、この発明の実施の形態２に従えば、ＧＳＭ用単位トランジスタおよびＤＣＳ用単位トランジスタを、列方向において交互に配置しており、最終段電力増幅トランジスタの合計サイズをほとんど増加させることなく、効率的に熱集中に起因する電流集中を防止することができ、単位トランジスタの焼損などの問題を回避することができる。
【０１２１】
また、外部に、ＤＣＳ周波数帯において並列共振回路を構成するためのインダクタンス素子Ｌｃｃを配置しており、ＤＣＳ用サブコレクタ配線とＧＳＭ用サブコレクタ配線が隣接して配置される場合においても、この並列共振回路により、確実に、ＧＳＭ高調波がＤＣＳ出力部に漏洩するのを防止することができ、バンド間アイソレーションの劣化を確実に防止することができ、送信品質の劣化を抑制することができる。
【０１２２】
なお、ＤＣＳ単位トランジスタとＧＳＭ単位トランジスタの配置順序は、これらの単位トランジスタが列方向に沿って交互に配列される限り、任意である。
【０１２３】
また、ＤＣＳ最終段電力増幅トランジスタとＧＳＭ最終段電力増幅トランジスタをそれぞれ構成する単位トランジスタの数は、それぞれ、ＤＣＳ電力増幅器およびＧＳＭ電力増幅器に要求される電力条件に応じて適当に定められればよく、これらの最終段電力増幅トランジスタの単位トランジスタの数は、同じであってよくまた、異なっていても良い（図１８参照）。
【０１２４】
［実施の形態３］
図５は、この発明の実施の形態３に従う単位トランジスタの配置を概略的に示す図である。図５において、単位トランジスタが行列状に配列される。単位トランジスタ行Ｒ♯１−Ｒ♯６それぞれにおいて、ＤＣＳ用電力増幅トランジスタを生成する単位トランジスタＤとＧＳＭ用電力増幅トランジスタを構成する単位トランジスタＧが交互に配置される。また、単位トランジスタ列Ｃ♯１−Ｃ♯７それぞれにおいても、ＤＣＳ単位トランジスタＤとＧＳＭ単位トランジスタＧが交互に配置される。すなわち、この図５に示す単位トランジスタセルの配置においては、行方向および列方向それぞれにおいて、ＤＣＳ単位トランジスタＤとＧＳＭ単位トランジスタＧが交互に配置される。
【０１２５】
このＧＳＭ単位トランジスタＧのコレクタを相互接続するために、単位トランジスタ列Ｃ♯１−Ｃ♯７それぞれにおいて、サブコレクタ配線４ａ１−４ａ７が列方向に延在して配置され、またＤＣＳ用単位トランジスタＤのコレクタを接続するためのサブコレクタ配線４ｂ１−４ｂ７が列方向に延在して配置される。これらのサブコレクタ配線４ａ１−４ａ７が共通にＧＳＭ出力線３ａに結合され、サブコレクタ配線４ｂ１−４ｂが、ＤＣＳ出力線３ｂに共通に結合される。これらの出力線３ａおよび３ｂの間に、直流カット用、すなわち交流短絡用の容量素子Ｃｃｃとインダクタンス素子Ｌｃｃが直列に接続される。
【０１２６】
この図５に示すレイアウトにおいて、単位トランジスタ列Ｃ♯１−Ｃ♯７それぞれにおいて、サブコレクタ配線４ａｉおよび４ｂｉ（ｉ＝１−７）が隣接して配置される。したがって図６に示すように、実施の形態２のレイアウトと同様にＧＳＭ用サブコレクタ配線４ａ１−４ａ７が、それぞれ、ＤＣＳサブコレクタ配線４ｂ１−４ｂ７と交互に配置するレイアウトとなり、いわゆるインターディジットキャパシタが出力信号線３ａおよび３ｂにより形成される。
【０１２７】
このインターディジットキャパシタの容量を容量Ｃｐｒとすると、容量Ｃｐｒとインダクタンス素子Ｌｃｃにより、ＤＣＳ周波数帯に対する並列共振回路を構成する。これにより、ＧＳＭ動作時において、寄生容量Ｃｐｒとインダクタンス素子Ｌｃｃにより形成される並列共振回路により、ＧＳＭ周波数帯の２次高調波成分は、この並列共振回路により、実質的に無限大のインピーダンスを介してＤＣＳ出力信号線３ｂに結合されるため、このＤＣＳ出力信号線３ｂに対するＧＳＭ周波数帯域の２次高調波成分のリークが防止される。
【０１２８】
図７は、この発明の実施の形態３における単位トランジスタのレイアウトを概略的に示す図である。図７においても、図４に示す実施の形態２の単位セルのレイアウトと同様、単位トランジスタＴｒが形成される単位セル領域１１−１７ないし６１−６７が６行７列に配置される。
【０１２９】
単位セル行Ｒ♯１−Ｒ♯６それぞれに対応して、サブエミッタ配線５ｃ１−５ｃ６が配置される。これらのサブエミッタ配線５ｃ１−５ｃ６は、それぞれ、単位セル領域外部に列方向に延在して配置されるエミッタ配線５ａおよび５ｃに接続される。これらのエミッタ配線５ａおよび５ｂは、接地電圧を供給する接地ノードに結合される。
【０１３０】
単位セル行Ｒ♯１−Ｒ♯６それぞれにおいて、ＤＣＳ単位トランジスタＤとＧＳＭ単位トランジスタＧが交互に配設されるため、単位セル行Ｒ♯１−Ｒ♯６それぞれにおいて、サブベース配線２ｂ１−２ｂ６および２ａ１−２ａ６が行方向に延在して配置される。サブベース配線２ａ１−２ａ６は、それぞれ、対応の単位セル行において１つおきの単位セル領域のベース領域に接続されるベースバラスト抵抗７にスルーホール８ａを介して接続される。また、サブベース配線２ｂ１−２ｂ６は、それぞれ対応の単位セル行の単位セルのベース領域に接続されるベースバラスト抵抗７に、スルーホール８ｂを介して接続される。
【０１３１】
サブベース配線２ａ１−２ａ６は、セルアレイ領域外部に列方向に延在して配置されるベース配線１ａにスルーホール８ａを介して接続される。サブベース配線２ｂ１−２ｂ６は、ベース配線１ａに隣接して列方向に延在して配置されるベース配線１ｂにスルーホール８ｂを介して接続される。ベース配線１ａに、ＧＳＭ入力信号（前段の整合回路出力信号とベースバイアス制御電圧）が伝達され、ベース配線１ｂにＤＣＳ入力信号（前段の整合回路出力信号とベースバイアス制御電圧）が伝達される。
【０１３２】
この単位セルアレイ領域において、ＤＣＳ単位トランジスタＤとＧＳＭ単位トランジスタＧが行および列方向それぞれにおいて交互に配設されるため、スルーホール８ａおよび８ｂも、セルアレイ領域内において行方向および列方向においてＤＣＳ用のスルーホール８ｂとＧＳＭ用スルーホール８ａが交互に配設され、単位セル列Ｃ♯１−Ｃ♯７それぞれにおいて、列方向に延在してサブコレクタ配線４ａ１−４ａ７および４ｂ１−４ｂ７が配置される。このサブコレクタ配線４ａ１−４ａ７は、対応の列において１つおきの単位セル領域のコレクタ領域にスルーホール８ａを介して電気的に接続される。サブコレクタ配線４ｂ１−４ｂ７の各々は、対応の列の１つおきの単位セル領域のコレクタ領域にスルーホール８ｂを介して電気的に接続される。このサブコレクタ配線４ａ１−４ａ７および４ｂ１−４ｂ７に対しても、スルーホール８ａおよび８ｂは、行方向および列方向において交互に配設される。
【０１３３】
サブコレクタ配線４ａ１−４ａ７が、ＧＳＭ用出力信号線を構成するコレクタ配線３ａに共通に接続され、サブコレクタ配線４ｂ１−４ｂ７が、ＤＣＳ用出力信号線を構成するコレクタ配線３ｂに共通に接続される。
【０１３４】
コレクタ配線３ａおよび３ｂの間に、交流短絡用（直流カットオフ用）の容量素子Ｃｃｃと、共振回路を構成するためのインダクタンス素子Ｌｃｃが直列に接続される。
【０１３５】
この図７に示す配線レイアウトにおいては、列方向に加えて、さらに行方向においても、ＤＣＳ用単位トランジスタＤとＧＳＭ用単位トランジスタＧが交互に配設される。したがって、単位セル行Ｒ♯１−Ｒ♯６それぞれにおいて、サブベース配線２ａ（２ａ１−２ａ６）および２ｂ（２ｂ１−２ｂ６）が隣接して配置されるため、そのサブベース配線の占有面積分単位セルアレイ領域の面積が増大する。しかしながら、行方向において、交互にＤＣＳ用単位トランジスタおよびＧＳＭ用単位トランジスタが交互に配設されているため、最小のピッチで単位トランジスタセル領域を配置しても、動作時においては行および列方向において隣接する単位トランジスタは非作動状態にある。従って、等価的に、単位セル間のピッチが長くされており、十分、熱抵抗を小さくすることができ、行方向および列方向において熱を分散させることができ、発熱による電流集中を回避することができる。応じて、トランジスタセルアレイの占有面積を、従来よりも大幅に低減することができる（行方向における単位セルピッチも低減することができるため）。
【０１３６】
また、実施の形態２と同様、出力信号線間の生成されるインターディジットキャパシタの寄生容量は、コンダクタンス素子Ｌｃｃと並列共振回路をＤＣＳ周波数帯において形成するために、ＧＳＭ動作時における２次高調波成分がＤＣＳ用出力信号線３ｂに漏洩するを防止することができる。
【０１３７】
以上のように、この発明の実施の形態３に従えば、行方向および列方向に交互にＤＣＳ用単位トランジスタおよびＧＳＭ用単位トランジスタを配置しており、行方向および列方向におけるＧＳＭ用単位トランジスタおよびＤＣＳ用単位トランジスタの熱抵抗を、単位セル領域のピッチを大きくすることなく低減することができ、最終段電流増幅トランジスタのトータルサイズをほとんど増加させることなく、効率的に電流集中を回避することができる。
【０１３８】
また、コレクタ配線３ａおよび３ｂ間にインダクタンス素子Ｌｃｃを配置しており、ＧＳＭ動作時においてＤＣＳ周波数帯において、出力信号線３ａおよび３ｂ間の寄生容量とインダクタンス素子とで並列共振回路が形成され、ＧＳＭ周波数帯の２次高調波成分が、ＤＣＳ信号出力回路に漏洩するのを防止することができ、バンド間アイソレーションの劣化を確実に抑制することができる。
【０１３９】
なお、ＤＣＳ最終段電力増幅トランジスタの単位トランジスタの数およびＧＳＭ最終段電力増幅トランジスタの単位トランジスタの数は、それぞれ要求される電力条件に従って適当に定められる。
【０１４０】
［実施の形態４］
図８は、この発明の実施の形態４に従う単位トランジスタの配置を概略的に示す図である。図８において、単位トランジスタが、６行７列に配置される。行方向においては、ＧＣＳ用の単位トランジスタＧとＤＣＳ用の単位トランジスタＤが交互に配置される。列方向においては、１種類の単位トランジスタが整列して配置される。図８において、単位セル列Ｃ♯１、Ｃ♯３、Ｃ♯５およびＣ♯７において列方向に、ＧＣＳ単位トランジスタＧが整列して配置され、単位セル列Ｃ♯２、Ｃ♯４およびＣ♯６においては、ＤＣＳ単位トランジスタＤが整列して配置される。
【０１４１】
ＧＳＭ単位トランジスタＧのコレクタ領域は、サブコレクタ配線４ａ１−４ａ４を介してＧＳＭ用出力信号線を構成するコレクタ配線３ａに結合される。ＤＣＳ単位トランジスタＤのコレクタ領域を相互接続するサブコレクタ配線４ｂ１、４ｂ２および４ｂ３が、それぞれ、単位セル列Ｃ♯２、Ｃ♯４およびＣ♯６に対応して配置され、かつＤＣＳ用出力信号線を構成するコレクタ配線３ｂに接続される。
【０１４２】
これらのＤＣＳ用出力信号線（ＤＣＳコレクタ配線）３ｂとＧＳＭ出力信号線（ＧＳＭコレクタ配線）３ａの間に、直流カット用の容量素子Ｃｃｃと並列共振回路構成用のインダクタンス素子Ｌｃｃが直列に接続される。
【０１４３】
この図８に示す単位トランジスタの配置において、行方向に沿ってＧＳＭ用単位トランジスタＧとＤＣＳ用単位トランジスタＤが交互に配置される。動作時においては、ＧＳＭ単位トランジスタＧとＤＣＳ単位トランジスタＤの一方が動作するだけであるため、これらのＧＳＭ単位トランジスタＧとＤＣＳ単位トランジスタＤの列方向のピッチを十分に確保することができ、これらのトランジスタの行方向における熱抵抗を小さくでき、熱に起因する電流集中を防止することができる。
【０１４４】
また、単位セル列Ｃ♯１ないしＣ♯７において、交互にＧＳＭ用サブコレクタ配線４ａ１ないし４ａ４とＤＣＳ用サブコレクタ配線４ｂ１ないし４ｂ３が配置される。この場合においても、出力信号線３ａおよび３ｂの間に、インターディジットキャパシタが構成される。このインターディジットキャパシタとインダクタンス素子Ｌｃｃとにより、ＤＣＳ周波数帯での並列共振回路を構成する。これにより、ＧＳＭ動作時において、その２次高調波（１８００ＭＨｚ）成分が、ＤＣＳ出力信号線３ｂを介してＤＣＳ出力回路に漏洩し、このＤＣＳ出力回路を介してアンテナ端子に漏洩するのを防止することができ、バンド間アイソレーションの劣化を抑制することができる。
【０１４５】
図９は、この発明の実施の形態４の単位トランジスタのレイアウトのより具体的な配置を示す図である。図９において、単位トランジスタＴｒは６行７列に整列して配置される単位セル領域１１‐１７ないし６１‐６７に形成される。
【０１４６】
単位セル行Ｒ♯１−Ｒ♯６それぞれに対応して、サブエミッタ配線５ｃ１−５ｃ６が配設される。これらのサブエミッタ配線５ｃ１−５ｃ６は、それぞれ対応の行の単位セルのエミッタ領域に図示しないエミッタバラスト抵抗を介して電気的に結合されて、かつこのセルアレイ領域外部に列方向に延在して配置されるエミッタ配線５ａおよび５ｂに結合される。
【０１４７】
また、単位セル行Ｒ♯１−Ｒ♯６それぞれに対応して、サブベース配線２ａ１，２ｂ１ないし２ａ６，２ｂ６が行方向に延在して配置される。行方向において、交互にＤＣＳ単位トランジスタとＧＳＭ単位トランジスタが配置されるため、単位セル行Ｒ♯１‐Ｒ♯６それぞれにおいて、２本のサブベース配線が配置される。
【０１４８】
単位セル行Ｒ♯１−Ｒ♯６それぞれにおいて、サブベース配線２ａ１，２ｂ１ないし２ａ６，２ｂ６の対をなすサブベース配線が、交互に、ベースバラスト抵抗７にスルーホール８ａおよび８ｂを介して電気的に接続される。したがって、単位セル行Ｒ♯１−Ｒ♯６それぞれにおいて、サブベース配線２ａ（２ａ１−２ａ６）および２ｂ（２ｂ１−２ｂ６）に対しては、スルーホール８ａおよび８ｂが、交互に配置される。列方向において、スルーホール８ａおよび８ｂが整列して各行において形成される。
【０１４９】
サブベース配線２ａ１−２ａ６は、セルアレイ領域外部に列方向に延在して配置されるベース配線１ａにスルーホール８ａを介して共通に結合され、またサブベース配線２ｂ１−２ｂ６は、ベース配線１ａに隣接して列方向に延在して配置されるベース配線１ｂにスルーホール８ｂを介して共通に結合される。
【０１５０】
ベース配線１ａおよび１ｂには、それぞれ、ＧＳＭ入力信号およびＤＣＳ入力信号が与えられる。
【０１５１】
単位セル列Ｃ♯１、Ｃ♯３、Ｃ♯５およびＣ♯７に対応して、列方向に延在して、サブコレクタ配線４ａ１−４ａ４が配置される。サブコレクタ配線４ａ１−４ａ４は、それぞれ対応の単位セル列において、単位セル領域のコレクタ領域に、スルーホール８ａを介して電気的に接続される。サブコレクタ配線４ａ１−４ａ４は、ＧＳＭ出力信号線を構成するコレクタ配線３ａに共通に結合される。
【０１５２】
単位セル列Ｃ♯２、Ｃ♯４およびＣ♯６それぞれにおいて列方向に延在してサブコレクタ配線４ｂ１、４ｂ２および４ｂ３が列方向に延在して配置される。これらのサブコレクタ配線４ｂ１−４ｂ３の各々は、対応の単位セル列における単位セル領域のコレクタ領域にスルーホール８ｂを介して電気的に接続される。サブコレクタ配線４ｂ１−４ｂ３は、共通にＤＣＳ出力信号線を構成するコレクタ配線３ｂに結合される。
【０１５３】
コレクタ配線（出力信号線）３ａおよび３ｂの間に、容量素子Ｃｃｃおよびインダクタンス素子Ｌｃｃが直列に接続される。
【０１５４】
この図９に示す配線レイアウトにおいては、単位セル列Ｃ♯１−Ｃ♯７それぞれにおいて１つのサブコレクタ配線が配置されるだけである。しかしながら、これらのサブコレクタ配線４ａ１−４ａ４および４ｂ１−４ｂ３は、行方向において交互に配置されており、単に、単位セル領域の行方向のピッチだけ離れているだけであり、同一配線層の配線で構成される。したがって、出力信号線を構成するコレクタ配線３ａおよび３ｂが、単位セルアレイ領域に関して対向して配置される場合においても、「インターディジットキャパシタ」が形成され、先の実施の形態２および３と同様、寄生容量が存在する。
【０１５５】
ＧＳＭ動作時に容量結合による高調波成分が発生した場合においては、その寄生容量とインダクタンス素子Ｌｃｃとにより、並列共振回路を構成し、コレクタ配線３ａおよび３ｂ間のインピーダンスを最大として容量結合による信号伝播を防止することができ、ＧＳＭ動作時の２次高調波成分が、コレクタ配線３ｂを介してＤＣＳ出力回路へ漏洩するのを防止することができる。
【０１５６】
なお、この実施の形態４においては、最終段のＤＣＳ電力増幅トランジスタを構成する単位トランジスタＧの数と、最終段の電力増幅トランジスタを構成する単位トランジスタＤの数が異なる。これらの単位トランジスタの数は、ＤＣＳ電力増幅器およびＧＳＭ電力増幅器それぞれにおいて要求される駆動電力に応じて適当に定められる。したがって、これらの最終段のＧＳＭ電力増幅トランジスタおよびＤＣＳ電力増幅トランジスタの単位トランジスタの数は、それぞれ等しくされてもよい。この場合、さらに、単にＤＣＳ電力増幅トランジスタを構成する単位トランジスタＤを構成する単位セル領域を、図９の行方向の外側の領域に列方向に整列して配置することにより、これらのＤＣＳ電力増幅トランジスタおよびＧＳＭ電力増幅トランジスタをそれぞれ構成する単位トランジスタＤおよびＧの数を互いに等しくすることができる。
【０１５７】
以上のように、この発明の実施の形態４に従えば、行列状に配列する単位トランジスタセルにおいて、行方向において交互にＤＣＳ単位トランジスタおよびＧＳＭ単位トランジスタを配置しているため、行方向におけるＤＣＳ単位トランジスタＤおよびＧＳＭ単位トランジスタＧのピッチを長くすることができ、これらの最終段出力トランジスタの熱的抵抗を低減することができ、熱集中による電流集中の発生を回避することができる。
【０１５８】
また、ＧＳＭ出力信号およびＤＣＳ出力信号をそれぞれ別々に取出すために、単位トランジスタを相互接続するコレクタ配線が平行して配線されるため、寄生容量が存在する場合においても、寄生容量とＤＣＳ周波数帯において並列共振回路を構成するインダクタンス素子Ｌｃｃをコレクタ配線（出力信号線）間に接続することにより、ＧＳＭ動作時における２次高調波成分が、ＤＣＳ出力回路を介してアンテナ端子に伝達されるのを防止することができ、バンド間アイソレーションの劣化を防止することができる。
【０１５９】
［実施の形態５］
図１０は、この発明の実施の形態５に従う単位トランジスタの配置を概略的に示す図である。図１０においては、単位トランジスタは、先の実施の形態２から４と同様、６行７列に配置される。単位トランジスタアレイにおいて、ＧＳＭ単位トランジスタＧおよびＤＣＳ単位トランジスタＤが、交互に互いに取囲むようにリング状に配列される。
【０１６０】
すなわち、図１０に示す配置において、単位トランジスタセルアレイの中心部において、６個のＧＳＭ用単位トランジスタＧが行列状に互いに隣接して配置される。これらのＧＳＭ単位トランジスタＧを取囲むように、リング状にＤＣＳ用単位トランジスタＤが配置される。さらに、これらのＤＣＳ単位トランジスタＤを取囲むようにリング状に、ＧＳＭ用単位トランジスタＧが配置される。
【０１６１】
単位トランジスタ列それぞれに対応して、サブコレクタ配線４ｂ１−４ｂ６およびサブコレクタ配線４ａ１−４ａ７が配置される。サブコレクタ配線４ａ１−４ａ７および４ｂ１−４ｂ６は、それぞれ対応の単位トランジスタ列において対応の単位トランジスタのコレクタ領域に結合される。サブコレクタ配線４ａ１−４ａ７は、ＧＳＭ出力信号線（コレクタ配線）３ａに共通に結合され、またサブコレクタ配線４ｂ１−４ｂ６が、ＤＣＳ出力信号線（コレクタ配線）３ｂに共通に結合される。ＧＳＭ出力信号線（コレクタ配線）３ａとＤＣＳ出力信号線（コレクタ配線）３ｂの間に、容量素子Ｃｃｃとインダクタンス素子Ｌｃｃが直列に接続される。
【０１６２】
図１１に示すように、リング状に同一種類の単位トランジスタを配置する場合、通常の配置に比べて熱的境界（熱分布の境界）の存在を抑制することができる。
【０１６３】
すなわち、図１１（Ａ）に示すように、単位トランジスタＴｒが連続して配置され、同時に動作する場合、両端の単位トランジスタＴｒ外部は、動作素子が存在しないため、低温領域となる。一方、これらの同時に動作する単位トランジスタＴｒにおいては、発熱による熱の伝播が生じるため、図１１（Ｂ）に示すように、中央部の単位トランジスタＴｒにおいて、温度が最も高く、トランジスタ列端部（熱的境界）において温度は低くなるという熱分布が生じる。このような熱分布が生じた場合、中央の単位トランジスタにおいて熱集中による電流集中が生じる可能性が高い。
【０１６４】
しかしながら、図１２に示すように、同時に動作する単位トランジスタをリング状に配置した場合、これらの同時に動作する単位トランジスタの領域においては、熱的境界が存在せず、熱分布の存在を抑制でき、均一な温度でこれらの単位トランジスタを同時に動作させることができ、熱集中による電流集中を抑制することができる。
【０１６５】
したがって、この単位セルアレイ内において同一種類の単位トランジスタを配置した場合、その四方のトランジスタアレイ端部領域が、熱的境界となり、トランジスタアレイにおいて熱分布が生じ、中央部の単位トランジスタにおいて熱集中が生じる可能性が高くなる。しかしながら、この図１０に示すように、同時に動作する単位トランジスタをリング状に配置することにより、熱的境界の存在をなくし、同時に動作する単位トランジスタの動作温度を均一化し、熱集中を抑制する。
【０１６６】
また、同時に動作する単位トランジスタの領域は、非動作状態の単位トランジスタにより囲まれるため、各単位トランジスタは、少なくとも２方向において非動作状態の単位トランジスタに隣接するため、熱抵抗を低減することができ、各単位トランジスタの等価的なピッチを長くすることができ、熱集中が生じるのを防止することができる。
【０１６７】
この図１０に示す配置においても、サブコレクタ配線４ｂ１−４ｂ６および４ａ１−４ａ７が列方向に延在して配置さるため、その配線容量による容量結合を防止するため、ＤＣＳ周波数帯における並列共振回路を構成する単位素子Ｌｃｃを配置する。電流集中を、バンド間アイソレーションの特性を劣化させることなく改善することでき、また、異なる種類の単位トランジスタが混在して配置されるため、チップサイズを、低減することができる。
【０１６８】
図１３は、この発明の実施の形態５に従う最終段出力増幅トランジスタの単位トランジスタのレイアウトをより具体的に示す図である。図１３において、単位セル領域１１−１７ないし６１−６７が、６行７列に配置される。単位セル行に対応して、サブベース配線２ａ１−２ａ６がそれぞれ配置され、かつこれらのサブベース配線２ａ１−２ａ６それぞれに隣接して列方向に延在してサブベース配線２ｂ１−２ｂ６が配設される。
【０１６９】
サブベース配線２ａ１は、列方向に延在するベース配線１ａにスルーホール８ａを介して共通に接続される。サブベース配線２ｂ１−２ｂ６は、また、列方向に延在するベース配線１ｂにスルーホール８ｂを介して共通に接続される。
【０１７０】
単位セル列に対応して、ＧＳＭ用サブコレクタ配線４ａ１−４ａ７がそれぞれ列方向に延在して配置され、また、これらのサブコレクタ配線４ａ１−４ａ７それぞれに隣接して列方向に延在してＤＣＳ用サブコレクタ配線４ｂ１−４ｂ７が配設される。
【０１７１】
メモリセル行に対応して、サブエミッタ配線５ｃ１−５ｃ６が配設される。これらのサブエミッタ配線５ｃ１−５ｃ６は列方向に延在するエミッタ配線５ａおよび５ｂに共通に結合される。サブエミッタ配線５ｃ１−５ｃ６は、それぞれ対応の単位セル列の単位セル領域に形成されるエミッタ領域に、図示しないエミッタバラスト抵抗を介して電気的に接続される。
【０１７２】
サブベース配線２ａ１−２ａ６および２ｂ１−２ｂ６とサブコレクタ配線４ａ１−４ａ６および４ｂ１−４ｂ６は、それぞれスルーホール８ａおよび８ｂを介して、ＧＳＭ用単位トランジスタおよびＤＣＳ単位トランジスタがリング状に配列されて、互いに取囲むように配列されるように対応の単位セル領域のベース領域およびコレクタ領域に電気的に接続される。すなわち、単位セル領域１１−１７において、ベースバラスト抵抗７が、スルーホール８ａを介してサブベース配線２ａ１に接続され、また、それぞれのコレクタ領域が、スルーホール８ａを介してサブエミッタ配線４ａ１−４ａ７に接続される。
【０１７３】
第２行においては、単位セル領域２１および２７は、それぞれのベース領域がベースバラスト抵抗およびスルーホール８ａを介してサブベース配線２ａ２に電気的に接続され、それぞれのコレクタ領域が、スルーホール８ａを介してサブエミッタ配線４ａ１および４ａ７に電気的に接続される。単位セル領域２２−２６は、それぞれのベース領域がベースバラスト抵抗およびスルーホール８ｂを介してサブベース配線２ｂ２に電気的に接続され、また、それぞれのコレクタ領域がスルーホール８ｂを介してサブコレクタ配線４ｂ２−４ｂ６に電気的に接続される。
【０１７４】
第３行において、単位セル領域３１、３３−３５および３７は、それぞれのベース領域がベースバラスト抵抗およびスルーホール８ａを介して電気的にサブベース配線２ａ３に接続され、それぞれのコレクタ領域が、スルーホール８ａを介してサブコレクタ配線４ａ１、４ａ３−４ａ５および４ａ７に電気的に接続される。単位セル領域３２および３６は、それぞれのベース領域がベースバラスト抵抗およびスルーホール８ｂを介してサブベース配線２ｂ３に電気的に接続され、それぞれのコレクタ領域がスルーホール８ｂを介してサブコレクタ配線４ｂ２および４ｂ６に電気的に接続される。
【０１７５】
第４行において、第３行と同様、単位セル領域４１、４３−４５および４７は、それぞれのベース領域がベースバラスト抵抗およびスルーホール８ａを介してサブベース配線２ａ４に電気的に接続され、それぞれのコレクタ領域が、スルーホール８ａを介してサブコレクタ配線４ａ１、４ａ３−４ａ５および４ａ７に電気的に接続される。単位セル領域４２および４６は、それぞれのベース領域が、ベースバラスト抵抗およびスルーホール８ｂを介してサブベース配線２ｂ４に電気的に接続され、それぞれのコレクタ領域がスルーホール８ｂを介してサブコレクタ配線４ｂ２および４ｂ６にそれぞれ電気的に接続される。
【０１７６】
第５行において、単位セル領域５１および５７は、それぞれのベース領域がベースバラスト抵抗およびスルーホール８ａを介してサブベース配線２ａ５に電気的に接続され、かつそれぞれのコレクタ領域がスルーホール８ａを介してサブコレクタ配線４ａ１および４ａ７に電気的に接続される。単位セル領域５２−５６は、それぞれのベース領域がベースバラスト抵抗７およびスルーホール８ｂを介してサブベース配線２ｂ５に電気的に接続され、それぞれのコレクタ領域が、スルーホール８ｂを介して、サブコレクタ配線４ｂ２−４ｂ６に電気的に接続される。
【０１７７】
第６行においては、セル領域６１−６７は、それぞれのベース領域が、ベースバラスト抵抗およびスルーホール８ａを介してサブベース配線２ａ６に電気的に接続され、かつそれぞれのコレクタ領域が、スルーホール８ａを介してサブコレクタ配線４ａ１−４ａ７に接続される。
【０１７８】
したがって、図１３に示すように、単位セル領域を行列状に配列し、かつ各行に配列してサブエミッタ配線およびサブベース配線を配設し、各列にサブコレクタ配線を配設することにより、ＤＣＳ単位トランジスタおよびＧＳＭ単位トランジスタをリング状に、それらのコンタクト位置を変更するだけで配設することができる。
【０１７９】
なお、この図１０および図１３に示す単位トランジスタセルの配置において、バンド間アイソレーションを行なうために、ＰＤＣのように、アイソレータが配置されている場合には、特に並列共振回路を形成するためのコンダクタンス素子Ｌｃｃを特に設ける必要がない。
【０１８０】
また、この図１１および図１３に示す単位トランジスタセルの配置においても、ＧＳＭ用電力増幅トランジスタおよびＤＣＳ用電力増幅トランジスタに要求される出力電力に応じて単位トランジスタの数が適当に定められればよい。
【０１８１】
以上のように、この発明の実施の形態５に従えば、ＧＳＭ単位トランジスタおよびＤＣＳ単位トランジスタを、リング状に互いに取囲むように単位セルアレイ内に配置しており、単位トランジスタを形成する単位セル領域のピッチを大きくすることなく、電流集中を回避することができ、チップサイズを低減することができる。
【０１８２】
また、ＤＣＳ用およびＧＳＭ用のサブコレクタ配線が隣接して配置される場合においても、インダクタンス素子により、ＤＣＳ周波数帯での並列共振回路を構成しており、ＧＳＭ動作時においてその２次高調波がＤＣＳ電力増幅器の出力ノードにリークし、ＤＣＳ出力回路を介してアンテナに伝達されるのを防止することができ、バンド間アイソレーションの劣化を十分に抑制することができる。
【０１８３】
［他の適用例］
上述の説明においては、電力増幅器の構成要素として、ＨＢＴを示している。しかしながら、このＨＢＴに代えて、ＭＯＳＦＥＴおよびＭＥＳＦＥＴなどの絶縁ゲート型電界効果トランジスタを構成要素として含む電力増幅器に対しても、本発明を適用することにより、同様の効果を得ることができる。
【産業上の利用可能性】
【０１８４】
また、上述の説明において、デュアルバンド電力増幅器は、ＧＳＭ／ＤＣＳ電力増幅器を示している。しかしながら、通信方式はこれに限定されず、互いに周波数帯の異なる複数の周波数帯の信号を増幅するマルチバンド電力増幅回路であれば、本発明は適用可能である。
【０１８５】
また、並列共振回路を配置する場合、デュアルバンドの周波数帯域において、一方の周波数帯の高調波成分が他方の周波数帯の成分に含まれる構成であれば、本発明は適用可能である。
【０１８６】
また、本発明は、一般に、複数の周波数帯の信号の電力増幅を行なうマルチバンド電力増幅器に対して適用可能である。
【図面の簡単な説明】
【０１８７】
【図１】この発明の実施の形態１に従うデュアルバンド電力増幅回路のチップレイアウトを概略的に示す図である。
【図２】図１に示すインダクタンス素子の機能を説明するための図である。
【図３】この発明の実施の形態２に従う最終段電力増幅トランジスタの単位トランジスタの配置を概略的に示す図である。
【図４】この発明の実施の形態２に従う最終段電力増幅トランジスタの単位トランジスタのレイアウトをより具体的に示す図である。
【図５】この発明の実施の形態３に従う最終段電力増幅トランジスタの単位トランジスタのレイアウトを概略的に示す図である。
【図６】図５に示す配線レイアウトにおける寄生容量を概略的に示す図である。
【図７】この発明の実施の形態３における単位トランジスタのレイアウトをより具体的に示す図である。
【図８】この発明の実施の形態４に従う最終段電力増幅トランジスタの単位トランジスタのレイアウトを概略的に示す図である。
【図９】この発明の実施の形態４に従う最終段電力増幅トランジスタの単位トランジスタのレイアウトをより具体的に示す図である。
【図１０】この発明の実施の形態５に従う最終段電力増幅トランジスタの単位トランジスタのレイアウトを概略的に示す図である。
【図１１】（Ａ）および（Ｂ）は、単位トランジスタ列の熱分布を概略的に示す図である。
【図１２】図１０に示す単位トランジスタ配置における熱分布を概略的に示す図である。
【図１３】この発明の実施の形態５に従う単位トランジスタのレイアウトをより詳細に示す図である。
【図１４】従来のデュアルバンド電力増幅回路の構成を概略的に示す図である。
【図１５】図１４に示すＤＣＳ電力増幅器の回路構成の一例を示す図である。
【図１６】図１４に示すＧＳＭ電力増幅器の回路構成の一例を示す図である。
【図１７】従来のデュアルバンド電力増幅回路を用いる携帯機器の要部の構成を概略的に示す図である。
【図１８】従来のデュアルバンド電力増幅器における最終段電力増幅トランジスタのチップレイアウトを概略的に示す図である。
【図１９】従来の電力増幅器の最終段電力増幅トランジスタの構成を概略的に示す図である。
【図２０】図１９に示す単位トランジスタのレイアウトを示す図である。
【符号の説明】
【０１８８】
ＰＷ３  最終出力増幅トランジスタ形成領域、ＰＢＤ  ＤＣＳ用パッド領域、ＰＢＧ  ＧＳＭ用パッド領域、Ｌｃｃ  インダクタンス素子、Ｃｃｃ  容量素子、Ｔｒｄ３，Ｔｒｇ３  最終段電力増幅トランジスタ、Ｄ  ＤＣＳ用単位トランジスタ、Ｇ  ＧＳＭ用単位トランジスタ、１１−１７，２１−２７，３１−３７，４１−４７，５１−５７，６１−６７  単位セル領域、１ａ，１ｂ  ベース配線、２ａ１−２ａ６，２ｂ１−２ｂ６  サブベース配線、３ａ，３ｂ  信号出力線（コレクタ配線）、４ａ１−４ａ７，４ｂ１−４ｂ７  サブコレクタ配線、５ａ，５ｂ  エミッタ配線、５ｃ１−５ｃ６  サブエミッタ配線、８ａ，８ｂ  スルーホール。
【図１】
2007209004.tif 000003
【図２】
2007209004.tif 000004
【図３】
2007209004.tif 000005
【図４】
2007209004.tif 000006
【図５】
2007209004.tif 000007
【図６】
2007209004.tif 000008
【図７】
2007209004.tif 000009
【図８】
2007209004.tif 000010
【図９】
2007209004.tif 000011
【図１０】
2007209004.tif 000012
【図１１】
2007209004.tif 000013
【図１２】
2007209004.tif 000014
【図１３】
2007209004.tif 000015
【図１４】
2007209004.tif 000016
【図１５】
2007209004.tif 000017
【図１６】
2007209004.tif 000018
【図１７】
2007209004.tif 000019
【図１８】
2007209004.tif 000020
【図１９】
2007209004.tif 000021
【図２０】
2007209004.tif 000022