(57)【要約】【課題】モード設定用の専用端子を設けることなく、バスに接続された半導体装置のバスマスタ又はスレーブの動作モードを自動的に判別して設定する。【解決手段】第１電位と第２電位間を推移する信号伝送線を備えたバスの初期電位が第１電位に規定される信号伝送線を、終端回路で第２電位にプルアップ又はプルダウンする。そして、リセット信号に基づき、信号伝送線の電位が第１電位のときはスレーブとして動作させる第１モード信号を作成し、第２電位のときはバスマスタとして動作させる第２モード信号を作成する。【選択図】図１
2007026033.tif 000002
【特許請求の範囲】
【請求項１】
第１電位と第２電位間を推移してデジタル信号を伝送する信号伝送線を備えたバスのインターフェイス回路を有する半導体装置において、
該インターフェイス回路は、
初期電位が該第１電位に設定されている該信号伝送線を、該第２電位にプルアップ又はプルダウンする終端回路と、
該半導体装置のリセット信号に基づき、該信号伝送線の電位が該第１電位のときは該半導体装置をスレーブとして動作させる第１モード信号を生成し、該信号伝送線の電位が該第２電位のときは該半導体装置をバスマスタとして動作させる第２モード信号を生成するモード判定回路とを備えたことを特徴とする半導体装置。
【請求項２】
該信号伝送線として、データを伝送するデータ線、データ転送用クロックを伝送するクロック線及びバス制御信号を伝送するワードセレクト線を備えたことを特徴とする請求項１記載の半導体装置。
【請求項３】
該リセット信号に基づき、該終端回路を該信号伝送線から切り離すスイッチ回路を備えたことを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
複数の該信号伝送線のそれぞれに該終端回路が設けられ、
該モード判定回路は、該複数の信号伝送線の全てが該第１電位のときに該半導体装置をスレーブとして動作させる第１モード信号を生成し、該複数の信号伝送線の全ての電位が該第２電位のときは該半導体装置をバスマスタとして動作させる第２モード信号を生成することを特徴とする請求項１、２又は３記載の半導体装置。
【請求項５】
第１電位と第２電位間を推移してデジタル信号を伝送する信号伝送線を備えたバスのインターフェイス回路を有する半導体装置の動作モード自動判定方法において、
初期電位が該第１電位に設定されている該信号伝送線を、該第２電位にプルアップ又はプルダウンする終端回路に接続する工程と、
該半導体装置のリセット信号に基づき、該信号伝送線の電位が該１電位のときは該半導体装置をスレーブとして動作させる第１モード信号を生成し、該信号伝送線の電位が該２電位のときは該半導体装置をバスマスタとして動作させる第２モード信号を生成する工程とを有することを特徴とする半導体装置の動作モード自動判定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は初期値が規定されている信号伝送線を有するバスのインターフェイス、とくにデータ線、クロック線及びワードセレクト線を備えたバスのバスインターフェイスを有し、リセット時にバスマスタ又はスレーブの何れかの動作を自動的に選択する半導体装置、及びかかる選択を自動的に行なう動作モード自動判定方法に関する。
【背景技術】
【０００２】
信号伝送線の初期値が規定されているバス、例えば、データ線、クロック線及びワードセレクト線を備えたＩ２Ｓ規格の３線式シリアルバスは、家電用半導体装置間あるいは半導体チップ間のデータ送受信に広く利用されている。
【０００３】
通常、このようなバスには複数の半導体装置（例えば半導体集積回路）が接続され、その中の一つがバスマスタとして動作し、残りはスレーブとして動作するように設計されている。しかし、半導体装置にはバスマスタとしてもスレーブとしても設定可能なものがあり、かかる半導体装置を用いる場合は、その半導体装置を予めバスマスタ又はスレーブの何れかの動作モードに設定しなければならない。この半導体装置の動作モードの設定は、電源ＯＮ後のパワーオンリセット又はＨ／Ｗリセット（ハードウエアリセット）による半導体装置のリセット動作と同時に行なわれる。
【０００４】
図９は従来の動作モード設定方法を説明する図であり、モード設定信号の専用入力端子を備えた半導体装置を表している。図９を参照して、従来の半導体装置４５は、シリアルバスを構成するクロック線Ｌ５、データ線Ｌ４及びワードセレクト線Ｌ３がそれぞれ接続されるクロック線接続端子５、データ線接続端子４及びワードセレクト線接続端子３の他に、モード設定信号ＭＳを入力するモード設定信号入力端子２及びリセット信号ＲＳＴを入力するリセット信号入力端子１とを有する。
【０００５】
モード設定信号ＭＳは、バスに接続される各半導体装置ごとに予め定められており、各半導体装置のモード設定信号入力端子を配線を用いて接地又は電源に接続し、モード設定信号入力端子を強制的に低電位又は高電位とすることで生成される。モード設定信号入力端子に入力されたモード設定信号ＭＳは、リセット信号ＲＳＴが解除されたときに半導体装置４５内に設けられたモードラッチ回路４１にラッチされ、モード信号Ｍｏｏｄとして半導体装置４５に供給され、その後の半導体装置の動作モードを規定する。
【０００６】
しかし、上述した従来の半導体装置４５では、モード設定後には利用されることがないモード設定信号入力端子２を備える必要があり、バスインターフェイスの端子を削減してバスインターフェイスを小型にする上で障害となる。さらに、モード設定信号入力端子２を接地又は電源に接続する配線を設けなければならず、配線形成工程が増加する。
【０００７】
かかるバスインターフェイスの端子数を削減するために、専用のモード設定信号入力端子２を設けずに半導体装置の動作モードを設定する方法が考案された（例えば特許文献１参照。）。
【０００８】
図１０は従来の改善された動作モード設定方法を説明する図であり、モード設定信号入力端子２を設けずに動作モードを設定する半導体装置を表している。この方法では、図１０を参照して、データ線Ｌ４をトライステートバッファ５６で受けて半導体装置５０のデータ線接続端子４に出力する。このトライステートバッファ５６は、リセット信号ＲＳＴが入力されている間はハイインピーダンス出力となり、リセット信号が解除されている間はデータ線Ｌ４上の信号をデータ線接続端子４へ出力する。
【０００９】
トライステートバッファ５６の出力は、プルアップ抵抗５４を介してプルアップ電源５５へプルアップされている。従って、リセット信号ＲＳＴが入力されてトライステートバッファ５６がハイインピーダンスになると、データ線接続端子４はプルアップされてプルアップ電源５５の電位に引き上げられる。このデータ線接続端子４の電位は、リセット信号ＲＳＴの解除とともに半導体装置５０内のモードラッチ回路５１によりラッチされ、半導体装置５０の動作モードを指定するモード信号Ｍｏｏｄとして出力される。
【００１０】
上述した半導体装置５０は動作モードをプルアップ電位により決定したが、動作モードをプルダウン電位により決定することで異なる動作モードを指定することができる。即ち、トライステートバッファ５６の出力をプルダウン抵抗を介してプルダウン電源へプルダウンする。このように、この半導体装置では、トライステートバッファ５６のデータ線接続端子４への出力をプルアップ又はプルダウンすることで、半導体装置５０の動作モードを設定することができる。このため、モード設定信号ＭＳを入力するモード設定信号入力端子２を設ける必要がない。
【００１１】
さらに、モード設定信号入力端子２を設けずに半導体装置の動作モードを設定する他の方法として、通常の使用ではハイインピーダンスになり得ない入力端子を利用するものが開示されている（例えば特許文献２参照。）。
【００１２】
この方法では、入力端子に接続する伝送線、例えばデータ線は通常の使用状態ではハイインピーダンスになることがない。そこで、モード変更の際、例えばテストモードへ移行する際に、データ線をハイインピーダンスにする。半導体装置は、データ線の入力端子を順次プルアップ及びプルダウンし、その結果からハイインピーダンスになったことを検知するとテストモード信号を生成する。
【特許文献１】特開平１０−２５６４８８号公報
【特許文献２】特開２００２−２７７５１８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述したように、従来の半導体装置の動作モードの設定には、モード設定信号を入力するための専用のモード設定信号入力端子が必要であり、バスインターフェイスの端子数を少なくして小型化することの制約となっていた。また、モード設定のためにモード設定信号入力端子に所定の電位を印加する配線を形成しなければならず、設計上の煩わしさがある。
【００１４】
上述したように、専用のモード設定信号入力端子を省略する方法は、データ線とデータ線接続端子との間にリセット信号によりハイインピーダンスとなるトライステートバッファを挿入し、トライステートバッファの出力をプルアップ又はプルダウンすることでリセット時にデータ線接続端子へモードを指定する電位を供給することにより実現される。
【００１５】
しかし、この方法では、モードの指定を入力端子のプルアップ又はプルダウンにより指定するため、予めプルアップ又はプルダウンのための入力端子の配線をしておく必要があり煩わしい。しかも、入力端子の配線によりモードが決定されるから、半導体装置の端子に接続する配線の形成時には既にモードが決定されている。このため、バスに接続された半導体装置が自身で適切なモードを自動的に選択することはできない。また、モードを変更するには、半導体装置の端子に接続する配線、例えば回路基板の配線を変更しなければならず、設計変更が難しいという問題もある。
【００１６】
また、バスを構成する信号伝送線がハイインピーダンスになったことを検知してモード変更をする方法では、変更後のモードは予め決定されているので、複数のモード、例えばバスマスタ又はスレーブの動作モードから適切なモードを自動的に選択することはできない。さらに、ハイインピーダンスを許容する特殊なバスが必要であり、一般的な規格に基づくバスインターフェイスには適用することができない。
【００１７】
本発明は、半導体装置がバスに接続された後に、バスに接続された他の半導体装置の状況を検知して、自動的に半導体装置が自ら自身の動作モードを選定することができるバスインターフェイスを備えた半導体装置、およびかかる半導体装置の動作モードを自ら自動的に判定する方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記課題を解決するための本発明に係る半導体装置は、初期電位が第１電位に設定され、第１電位と第２電位間を推移してデジタル信号を伝送する信号伝送線を、第２電位にプルアップ又はプルダウンする終端回路を備える。そして、リセット信号が解除されたとき、信号伝送線の電位が第１電位及び第２電位の何れであるかに従って、それぞれスレーブとして動作させる第１モード信号及びバスマスタとして動作させる第２モード信号を生成するモード判定回路を備える。なお、第１電位は初期電位として規定された電位であり、第２電位よりも低電位の場合も高電位の場合もある。
【００１９】
本発明に係るバスの信号伝送線は、初期電位が特定の電位（第１電位）に設定されている。即ち、バスがリセット、あるいはバスに接続する半導体装置がリセットされたとき、信号伝送線は第１電位に固定されることがバス規格により規定されている。この第１電位への固定は、バスマスタに指定された半導体装置が行なう。有効な信号の伝送は、リセット動作が完了した後に、第１電位と第２電位間を推移するデジタル信号により行なわれる。
【００２０】
かかるバスへ、バスマスタ及びスレーブのいずれにも指定可能な半導体装置を接続するには、この半導体装置がリセットされたときバスに接続されているバスマスタの有無を検知し、接続するバスマスタがあるときはこの半導体装置をスレーブとし、無いときはこの半導体装置をバスマスタとしなければならない。
【００２１】
本発明では、信号伝送線は、初期電位（第１電位）とは逆の電位（第２電位）にプルアップ又はプルダウンされる。従って、バスマスタが接続されている場合は、バスマスタによりリセット動作時に信号伝送線が第１電位に固定され、バスマスタが接続されていない場合は、リセット時に信号伝送線に信号が出力されないため第２電位にプルアップ又はプルダウンされる。本構成では、モード判定回路がこのリセット時の信号伝送線の電位に従いモード信号を生成する。このため、半導体装置がそれ自身でバスにバスマスタが接続されているか否かを識別するから、自身の動作モードを適切に選定して自動的に動作モードが設定される。
【００２２】
なお、リセットが解除され通常の動作が開始した後は、終端回路は信号伝送線の通常の終端として動作し、信号伝送線は通常の信号伝送路として動作する。従って、通常の動作時には、この信号伝送線の入力端子を信号の入力端子として利用することがきる。
【００２３】
さらに、リセットが解除された後に、終端回路を信号伝送線から切り離してもよい。これにより、終端回路を備えた半導体装置からこの信号伝送線への出力が可能になる。
【００２４】
上記本発明の半導体装置は、通常の動作状態ではデジタル信号を伝送する信号伝送線に接続される入力端子を用いてモード設定がなされるから、モード設定用の信号を入力するモード設定信号入力端子は不要である。このためインターフェイスの端子数を少なくすることができ、インターフェイスが小型になる。
【００２５】
上述した本発明の半導体装置において、複数の信号伝送線の電位に基づいてモード信号を生成することができる。複数の信号伝送線の電位が全て初期電位にあるか否かによりモード信号を生成することで、モード判定の正確さを向上させることができる。このとき、複数の信号伝送線のうちの少なくとも一つが、他と異なる電位に初期設定されることが好ましい。即ち、少なくとも一つの信号伝送線の第１電位（初期電位）が、他の信号伝送線の第２電位（初期電位の逆電位）となるように複数の信号伝送線を選択する。これにより、バスを構成する信号伝送線の電位が一方の電位に偏る異常事態が発生しても、誤ったモードに設定されることを防ぐことができる。なお、本明細書で逆電位を、第１電位の逆電位が第２電位、第２電位の逆電位が第１電位との意で使用している。
【発明の効果】
【００２６】
本発明によれば、モード設定用の専用入力端子を用いることなく、バスに接続された半導体装置の動作モードを自動的に設定することができる。また、半導体装置が自動的にモードを設定するため、モード設定用の配線を形成する必要はなくモード設定の煩わしさを回避することができる。
【発明を実施するための最良の形態】
【００２７】
本発明の第１実施形態は、２本の信号伝送線を用いてモード設定する半導体装置に関する。なお、本実施形態では、説明を簡潔にするため、Ｉ２Ｓシリアルバスに接続された半導体装置について説明する。
【００２８】
図１は本発明の第１実施形態による回路を示す図であり、半導体チップ内にバスインターフェイスを備えた集積回路からなる半導体装置を表している。図２は本発明の第１実施形態による判定回路を示す図であり、図１中の判定回路１１の詳細を表している。
【００２９】
本実施形態に係るバスは、Ｉ２Ｓシリアルバスであり、図１を参照して、データ転送用クロックＳＣＫを伝送するクロック線Ｌ５、シリアルデータＳＤを伝送するデータ線Ｌ４及びバス制御信号（ワードセレクト信号）ＷＳを伝送するワードセレクト線Ｌ３の３本の信号伝送線Ｌ１、Ｌ２、Ｌ３からなる。このＩ２Ｓシリアルバスのインターフェイスは、リセット時には表１に示す初期値が規定されている。
【００３０】
【表１】
2007026033.tif 000003
【００３１】
半導体装置１０は、クロック線Ｌ５、データ線Ｌ４及びワードセレクト線Ｌ３のそれぞれに接続されるクロック線接続端子５、データ線接続端子４及びワードセレクト線接続端子３を備える。さらに、半導体装置１０は、半導体装置１０をリセットするためのリセット信号ＲＳＴを伝送するリセット信号線Ｌ１が接続されるリセット信号入力端子１を備える。リセット信号ＲＳＴは、バスシステムのハードウエアリセットあるいは半導体装置の電源ＯＮ後のパワーオンリセットとして生成される。
【００３２】
クロック線Ｌ５及びワードセレクト線Ｌ３は、表１に示す初期値レベルと異なるレベルへプルアップ又はプルダウンされる。即ち、クロック線Ｌ５は、クロック線接続端子５に接続され、終端回路であるプルアップ回路１２によりプルアップ抵抗ｒ１を介してプルアップ電圧Ｖｐｕにプルアップされる。ワードセレクト線Ｌ３は、ワードセレクト線接続端子３に接続され、終端回路であるプルダウン回路１３によりプルダウン抵抗ｒ２を介してプルダウン電圧Ｖｐｄにプルダウンされる。
【００３３】
これらプルアップ回路１２及びプルダウン回路１３は、それぞれプルアップ抵抗ｒ１とプルアップ電圧Ｖｐｕ間及びプルダウン抵抗ｒ２とプルダウン電圧Ｖｐｄ間に挿入されたスイッチＳＷ１、ＳＷ２によりプルアップ電圧Ｖｐｕ及びプルダウン電圧Ｖｐｄから切り離される。なお、スイッチＳＷ１、ＳＷ２は、プルアップ回路１２及びプルダウン回路１３を機能的にクロック線及びワードセレクト線から切り離すことができれは足り、スイッチＳＷ１、ＳＷ２の挿入位置が異なっても、スイッチＳＷ１、ＳＷ２に代わる他の方法を用いても差し支えない。
【００３４】
判定回路１１は、クロック線Ｌ５及びワードセレクト線Ｌ３を入力し、リセット信号ＲＳＴにより制御されてモード信号Ｍｏｏｄ及びスイッチ制御信号ＳＷＣを生成する。モード信号Ｍｏｏｄは、半導体装置１０をバスマスタ又はスレーブの何れかに設定する。また、スイッチ制御信号ＳＷＣは、スイッチＳＷ１、ＳＷ２の開閉を制御する。
【００３５】
図２を参照して、判定回路１１は、インバータ１４で反転されたデータ転送用クロックＳＣＫとワードセレクト信号ＷＳとをＡＮＤ回路１５に入力し、その論理積をフリップフロップ回路１６でラッチし、モード信号Ｍｏｏｄとして出力する。このフリップフロップ回路１６は、リセット信号ＲＳＴによりクリアされ、遅延回路１７で遅延されたリセット信号ＣＫの解除に同期して入力端Ｄの論理値をラッチする。
【００３６】
上記判定回路１１は、モード信号Ｍｏｏｄをデータ転送用クロックＳＣＫとワードセレクト信号ＷＳとから生成するために、表２に従ってモード判定を行なう。なお、表２中の−は任意の論理レベルを表す。
【００３７】
【表２】
2007026033.tif 000004
【００３８】
表３は上述した本第１実施形態に係るＩ２Ｓインターフェイスにおけるモード信号Ｍｏｏｄの生成条件を表している。
【００３９】
【表３】
2007026033.tif 000005
【００４０】
表３を参照して、スレーブを指示するＨレベルのモード信号Ｍｏｏｄが生成される条件は、データ転送用クロックＳＣＫが論理０及びワードセレクト信号ＷＳが論理１であって、リセット信号ＲＳＴが立ち上がることである。このデータ転送用クロックＳＣＫ及びワードセレクト信号ＷＳの論理は、表２に示すように他のバスマスタによりバスが駆動されていることを示している。
【００４１】
バスマスタを指示するＬレベルのモード信号Ｍｏｏｄが生成される条件は、データ転送用クロックＳＣＫが論理１及びワードセレクト信号ＷＳが論理０であって、リセット信号ＲＳＴが立ち上がることである。このデータ転送用クロックＳＣＫ及びワードセレクト信号ＷＳの論理は、表２に示すように他のバスマスタによりバスが駆動されておらず、終端回路によりそれぞれプルアップ及びプルダウンされていることを示している。
【００４２】
さらに、判定回路１１は、リセット信号を遅延回路１７で遅延し、これをスイッチＳＷ１、ＳＷ２を制御するためのスイッチ制御信号ＳＷＣとして出力する。
【００４３】
他の端子は従来の半導体装置と同様であり、例えばデータ線接続端子４は、シリアルデータをバスから半導体装置１０の内部回路へ又は逆に内部回路からバスへ伝送するために用いられる。
【００４４】
図３は本発明の第１実施形態におけるシステム構成図（その１）であり、図１に示す第１実施形態にかかる半導体装置を、バスマスタとして動作する半導体装置が接続されていないシステムへ接続した状況を表している。図４は本発明の第１実施形態におけるシステム構成図（その２）であり、図１に示す第１実施形態にかかる半導体装置を、バスマスタとして動作する半導体装置が接続されているシステムへ接続した状況を表している。
【００４５】
図３を参照して、本実施形態の半導体装置１０を使用する一つの状況は、バスマスタ及びスレーブのいずれにもなり得る第１実施形態に係る半導体装置１０を、バスマスタとして動作する半導体装置が接続されていないバス、即ちバスにはスレーブとして動作する半導体装置３０のみが接続されているバスに接続した場合である。このとき、半導体装置１０はバスマスタとして動作する。
【００４６】
本実施形態の半導体装置１０を使用する他の状況は、図４を参照して、半導体装置１０を、バスマスタとして動作する半導体装置４０が接続されているバス、即ちバスにはバスマスタとして動作する半導体装置４０及びスレーブとして動作する半導体装置３０が接続されているバスに接続した場合である。このとき、半導体装置１０はスレーブとして動作する。
【００４７】
図３及び図４に示される使用状況において、半導体装置１０の動作モードを設定する過程を以下に説明する。図５は図３における半導体装置１０の動作タイミング、図６は図４における半導体装置１０の動作タイミングである。なお、図５及び図６のタイミングチャートは、バスに接続するバスマスタ及びスレーブが同時にリセットされる場合を表している。
【００４８】
先ず、図３に示すようにバスにスレーブとして動作する半導体装置３０と本発明による半導体装置１０が接続されている場合を説明する。図５を参照して、システムに電源が投入される時刻ｔ０以前（電源ＯＦＦ）は、バスの全ての信号伝送線及びリセット信号ＲＳＴは論理０（電位Ｌ）又はフローテング状態にある。
【００４９】
時刻ｔ０で電源がＯＮになると、図３に示すシステムには、本半導体装置１０の他にはスレーブとして動作する半導体装置３０しか接続されていないため（半導体装置１０はモード設定前であるため出力しない。）、スレーブＳＣＫ（スレーブとして動作する半導体装置３０のデータ転送用クロックＳＣＫ）及びスレーブＷＳ（スレーブとして動作する半導体装置３０のワードセレクト信号ＷＳ）は初期値で規定されず、いずれの論理値を採るかは不定である。なお、図３及び図４中、論理値が不定な状態を論理Ｘで表している。
【００５０】
リセット信号が論理０を継続する間、フリップフロップ回路１６はクリアされてモード信号は論理０となる。又、スイッチ制御信号ＳＷＣは論理０を出力してスイッチＳＷ１、ＳＷ２を閉じ、終端回路１２、１３をクロック線Ｌ５及びワードセレクト線Ｌ３に接続する。
【００５１】
その結果、データ転送用クロックの論理値は、電源ＯＮ直後は不定であるが、その後、クロック線Ｌ５及びワードセレクト線Ｌ３がそれぞれプルアップ及びプルダウンされて、データ転送用クロックＳＣＫは論理１へ、ワードセレクト信号ＷＳは論理０に遷移する。従って、フリップフロップ回路１６の入力端Ｄには、データ転送用クロックＳＣＫの論理否定とワードセレクト信号ＷＳとの論理積として入力端信号Ｄｆが印加される。
【００５２】
次いで、時刻ｔ１でリセット信号ＲＳＴが論理０から論理１に遷移する立ち上がりをトリガとして、モード設定動作が開始される。まず、フリップフロップ回路１６のリセットが解除される。次いで、リセット信号ＲＳＴは、遅延回路１７で遅延され時刻ｔ２に立ち上がる（遅延されたリセット信号ＣＫを参照。）。この立ち上がりに同期して、時刻ｔ２で論理０の入力端信号Ｄｆがフリップフロップ回路１６にラッチされる。その結果、フリップフロップ回路１６の出力、即ちモード信号Ｍｏｏｄは、バスマスタを指定する論理０が出力される。このモード信号Ｍｏｏｄは、その後再びリセット信号ＲＳＴが論理０に移行する時までこのまま維持される。従って、半導体装置１０は、モード信号Ｍｏｏｄ出力後、バスマスタとして動作する。
【００５３】
上記の遅延されたリセット信号ＣＫの立ち上がり（時刻ｔ２）を受けて、スイッチ制御信号ＳＷＣは論理１に遷移し、スイッチＳＷ１、ＳＷ２は、これに遅れて時刻ｔ３でＯＦＦとなる。この時刻ｔ２から時刻ｔ２の遅れは回路上の遅れである。これにより、時刻ｔ３で終端回路１２、１３がクロック線Ｌ５及びワードセレクト線Ｌ３から切り離される。その結果、半導体装置１０は、これらの信号伝送線Ｌ５、Ｌ３に出力信号、例えば有効なクロック転送用クロックＳＣＫ及び有効なワードセレクト信号ＷＳを出力することができるようになり（図５中に出力可と表示されている。）、バスマスタとしてのバス制御動作が実行可能になる。なお、同時にリセットされたスレーブとして動作する半導体装置３０の読み込み動作（信号入力動作）が確立するまでの時間を経過したのち、バス制御用の信号がバスに出力されるように半導体装置１０は設計されている。
【００５４】
半導体装置１０は、Ｍｏｏｄ信号によりバスマスタの動作モードに設定された後、バスマスタとして初期動作で規定されている各種信号をバスに送出する。スレーブとして動作する半導体装置３０は、この各種信号を入力して指定された動作を実行する。これにより、Ｉ２Ｓシリアルバスの正常なバスアービトレーションが確立される。
【００５５】
バスマスタとなる半導体装置１０とスレーブとして動作する半導体装置３０との間で正常な初期動作が確立するには、リセットのタイミング（リセット信号ＲＳＴの立ち上がりタイミング）が適切に規定されなければならない。
【００５６】
即ち、バスマスタとなる半導体装置１０の初期信号が、スレーブとして動作する半導体装置３０により確実に読み込まれる必要がある。かりに、スレーブとして動作する半導体装置３０のリセットが遅れて、初期信号の読み込みに失敗すると後のスレーブとして動作する半導体装置３０の動作が保証されない。逆に、スレーブとして動作する半導体装置３０のリセットが半導体装置１０より早い場合は、なんら問題を生じない。従って、バスマスタとなる半導体装置１０のリセットは、半導体装置１０の初期信号の出力がスレーブとして動作する半導体装置３０が読み込み可能となった後に出力されるように、早すぎてはいけない。逆に遅い場合、例えばバスに接続されたスレーブとして動作する半導体装置３０が既に動作しているとき、このバスにバスマスタとなる半導体装置１０を追加してこの半導体装置１０のみをリセットする場合は何ら問題は生じない。
【００５７】
なお、バスに接続する半導体装置１０及び全てのスレーブとして動作する半導体装置３０が同時にリセットされる場合は、通常、スレーブとして動作する半導体装置３０の読み込み動作がバスマスタの有効な信号出力より早く確立するように設計されているので問題は生じない。
【００５８】
次に、図４に示すようにバスにバスマスタとして動作する半導体装置４０と本発明による半導体装置１０が接続されている場合を説明する。図６を参照して、システムに電源が投入される時刻ｔ０以前（電源ＯＦＦ）は、バスの全ての信号伝送線及びリセット信号ＲＳＴは論理０（電位Ｌ）又はフローテング状態にある。
【００５９】
次いで、時刻ｔ０で電源ＯＮになると、バスマスタとして動作する半導体装置４０はデータ転送用クロックＳＣＫ及びワードセレクト信号ＷＳ（図中のバスマスタＳＣＫ及びパスマスタＷＳ）として、それぞれバスの規定された初期値、即ち論理０及び論理１をクロック線Ｌ５及びワードセレクト線Ｌ３へ出力する。なお、論理０及び論理１は、共に初期電位の第１電位であり、電圧は互いに高低が逆であることに注意されたい。
【００６０】
プルアップされたクロック線Ｌ５及びプルダウンされたワードセレクト線Ｌ３は、電源ＯＮ直後の短い不定期間を経過後、バスマスタとして動作する半導体装置４０の出力によって、その出力レベルに応じた論理、即ち論理０及び論理１へと反転させられる。その結果、フリップフロップ回路１６のデータ入力端Ｄに印加される入力端信号Ｄｆは、データ転送用クロックＳＣＫの論理否定とワードセレクト信号ＷＳとの論理積である論理１となる。
【００６１】
次いで、時刻ｔ１でリセット信号ＲＳＴが論理０から論理１へ立ち上がると、これに遅れる遅延回路で遅延されたリセット信号ＣＫの立ち上がり（時刻ｔ２）をトリガとして、フリップフロップ回路１６は入力端信号Ｄｆをラッチする。ラッチされた論理１の入力端信号Ｄｆは、スレーブ動作を指示する論理１のモード信号Ｍｏｏｄとして出力される。このモード信号Ｍｏｏｄにより、半導体装置１０はスレーブとして動作するように設定される。その結果、半導体装置１０は、データ転送用クロックＳＣＫ及びワードセレクト信号ＷＳからの入力が可能な状態となる。この後、バスマスタとして動作する半導体装置４０は半導体装置１０への出力を開始する。
【００６２】
一方、遅延されたリセット信号ＣＫの立ち上がり（時刻ｔ２）によりスイッチ制御信号ＳＷＣは論理１に反転され、プルアップ回路１２及びプルダウン回路１３はクロック線Ｌ５及びワードセレクト線Ｌ３から切り離される。これにより、半導体装置１０は、これらの信号伝送線Ｌ５、Ｌ３への出力が可能になる。
【００６３】
スレーブとして半導体装置１０が動作する場合も、バスマスタとして動作する半導体装置４０との間で正常な初期動作を確立するためには、リセットのタイミングが適切でなければならない。
【００６４】
半導体装置１０がスレーブとして入力可能となった後に、バスマスタとして動作する半導体装置４０から有効な信号が出力される場合には、問題なく正常に動作する。バスマスタとして動作する半導体装置４０と半導体装置１０のリセットが同時のときは、通常は正常に動作するように設計されているので、半導体装置１０のリセットがバスマスタとして動作する半導体装置４０のリセットと同時又はバスマスタとして動作する半導体装置４０より早い場合は正常に動作する。
【００６５】
一方、バスマスタとして動作する半導体装置４０のリセットが早すぎて、スレーブとなる半導体装置１０の入力準備が整う以前にバスマスタとして動作する半導体装置４０から有効な信号が送信され、この送信された信号を半導体装置１０が入力できなかった場合、動作不良の要因となり得る。従って、半導体装置１０のリセットは、半導体装置１０が入力可能になった後にバスマスタとして動作する半導体装置４０から有効な信号が送信されるように、遅すぎてはいけない。
【００６６】
上述したように、半導体装置１０のリセットは、バスに接続する他のスレーブとして動作する半導体装置３０又はバスマスタのリセットより早すぎても遅すぎてもいけない。通常は、同時にリセットされたとき、出力動作と入力動作のタイミングは上述した必要なタイミングを満たすように設計されている。
【００６７】
さらに、リセット時刻の多少の変動を許容するために、バスマスタとして動作する半導体装置４０及びバスマスタとして動作する本発明による半導体装置１０がリセット後に有効な信号を出力までの時間を余裕を持たせて長くし、かつ、スレーブとして動作する半導体装置３０又はスレーブとして動作する本発明による半導体装置１０がリセット後に入力可能となるまでの時間を可能な限り短くすることで、少なくともバスマスタとして動作する半導体装置４０等が有効な信号を出力する時までには入力可能な状態を整えることができるようにすることが好ましい。
【００６８】
なお、上述したタイミングを満たせず動作不良を引き起こす場合でも、半導体装置１０のバスマスタ又はスレーブの設定は正しく設定されている。従って、バスマスタ及びスレーブへの設定後、初期信号の再送により正常動作に修正することはできる。
【００６９】
本発明にかかる複数の半導体装置１０を、バスマスタとして動作する半導体装置４０が接続されていないバスに同時に接続することはできない。このとき、複数の半導体装置１０のいずれがバスマスタになるかは互いに競合するため決定できないからである。しかし、複数の半導体装置１０の一つを早いリセットタイミングでバスマスタに決定して、残りをスレーブに自動的に設定することはできる。また、バスマスタとして動作する半導体装置４０が接続されていれば、同時に複数の半導体装置１０を接続することができる。
【００７０】
図７は本発明の第２実施形態による回路を示す図である。図８は本発明の第２実施形態による判定回路を示す図であり、図７中の判定回路１１を表している。本発明の第２実施形態は、１本の信号伝送線を用いてモード設定する半導体装置に関する。
【００７１】
第２実施形態では、判定回路１１への入力はワードセレクト信号ＷＳのみであり、この判定回路１１はリセット信号ＲＳＴにより制御される。ワードセレクト信号ＷＳが伝送されるワードセレクト線Ｌ３は、第１実施形態と同様に、プルダウン抵抗ｒ２及びスイッチＳＷ２を介してプルダウン電圧Ｖｐｄに接続される。
【００７２】
本実施形態の判定回路は、図８を参照して、フリップフロップ回路１６のデータ入力端Ｄに直接ワードセレクト信号ＷＳが入力される他は、第１実施形態の判定回路１１と同様である。本第２実施形態では、ワードセレクト信号ＷＳがフリップフロップ回路１６でラッチされ、モード信号Ｍｏｏｄとして出力される。ラッチのタイミング及びスイッチ制御信号ＳＷＣ、その他のタイミングは第１実施形態と同様である。なお、半導体装置２０の使用状況も、図３、４に示す半導体装置１０の使用状況と同様である。
【００７３】
本実施形態は、Ｉ２Ｓシリアルバスに限らず、初期値が規定されている一本の信号伝送線を有する全てのインターフエイス用バスに適用することができ広範なバスへ適用することができる。また、バスマスタのみが初期値に固定することができる信号伝送線を本実施形態のワードセレクト線Ｌ３の代わりに用いることで、スレーブからの出力で誤ってモード設定される危険を回避することができる。
【００７４】
上述した本明細書には下記付記に記載の発明が開示されている。
（付記１）
第１電位と第２電位間を推移してデジタル信号を伝送する信号伝送線を備えたバスのインターフェイス回路を有する半導体装置において、
該インターフェイス回路は、
初期電位が該第１電位に設定されている該信号伝送線を、該第２電位にプルアップ又はプルダウンする終端回路と、
該半導体装置のリセット信号に基づき、該信号伝送線の電位が該第２電位のときは該半導体装置をバスマスタとして動作させる第１モード信号を生成し、該信号伝送線の電位が該第１電位のときは該半導体装置をスレーブとして動作させる第２モード信号を生成するモード判定回路とを備えたことを特徴とする半導体装置。
（付記２）
該信号伝送線として、データを伝送するデータ線、データ転送用クロックを伝送するクロック線及びバス制御信号を伝送するワードセレクト線を備えたことを特徴とする付記１記載の半導体装置。
（付記３）
該リセット信号に基づき、該終端回路を該信号伝送線から切り離すスイッチ回路を備えたことを特徴とする付記１又は２記載の半導体装置。
（付記４）
複数の該信号伝送線のそれぞれに該終端回路が設けられ、
該モード判定回路は、該複数の信号伝送線の全てが該第２電位のときに該半導体装置をバスマスタとして動作させる第１モード信号を生成し、該複数の信号伝送線の全ての電位が該第１電位のときは該半導体装置をスレーブとして動作させる第２モード信号を生成することを特徴とする付記１、２又は３記載の半導体装置。
（付記５）
該複数の信号伝送線の少なくとも一つの第１電位が、残りの信号伝送線の第２電位であることを特徴とする付記１、２、３又は４記載の半導体装置。
（付記６）
第１電位と第２電位間を推移してデジタル信号を伝送する信号伝送線を備えたバスのインターフェイス回路を有する半導体装置の動作モード自動判定方法において、
初期電位が該第１電位に設定されている該信号伝送線を、該第２電位にプルアップ又はプルダウンする終端回路に接続する工程と、
該半導体装置のリセット信号に基づき、該信号伝送線の電位が該２電位のときは該半導体装置をバスマスタとして動作させる第１モード信号を生成し、該信号伝送線の電位が該１電位のときは該半導体装置をスレーブとして動作させる第２モード信号を生成する工程とを有することを特徴とする半導体装置の動作モード自動判定方法。
（付記７）                                                                        該信号伝送線として、データを伝送するデータ線、データ転送用クロックを伝送するクロック線及びバス制御信号を伝送するワードセレクト線を備えたことを特徴とする付記６記載の半導体装置の動作モード自動判定方法。
（付記８）
該リセット信号に基づき、該終端回路を該信号伝送線から切り離す工程とを有することを特徴とする付記６又は７記載の半導体装置の動作モード自動判定方法。
（付記９）
該終端回路に接続する工程では、複数の該信号伝送線を該複数の該信号伝送線のそれぞれに設けられた該終端回路に接続し、
該第１モード設定信号又は該第２モード設定信号を生成する工程では、該半導体装置のリセット信号に基づき、該複数の信号伝送線の全てが該第２電位のときに該半導体装置をバスマスタとして動作させる第１モード信号を生成し、該複数の信号伝送線の全ての電位が該第１電位のときは該半導体装置をスレーブとして動作させる第２モード信号を生成することを特徴とする付記６、７又は８記載の半導体装置の動作モード自動判定方法。
【産業上の利用可能性】
【００７５】
本発明を、バスマスタ及びスレーブのいずれにもなり得る半導体装置に適用することで、動作モード設定用の専用端子を用いることなく動作モードの自動設定を実現することができる。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１実施形態による回路を示す図
【図２】本発明の第１実施形態による判定回路を示す図
【図３】本発明の第１実施形態におけるシステム構成図（その１）
【図４】本発明の第１実施形態におけるシステム構成図（その２）
【図５】図３における半導体装置１０の動作タイミング
【図６】図４における半導体装置１０の動作タイミング
【図７】本発明の第２実施形態による回路を示す図
【図８】本発明の第２実施形態による判定回路を示す図
【図９】従来の動作モード設定方法を説明する図
【図１０】従来の改善された動作モード設定方法を説明する図
【符号の説明】
【００７７】
１  リセット信号入力端子
２  モード設定信号入力端子
３  ワードセレクト線接続端子
４  データ線接続端子
５  クロック線接続端子
１０、２０  半導体装置
１１  判定回路
１２  プルアップ回路（終端回路）
１３  プルダウン回路（終端回路）
１４  インバータ
１５  ＡＮＤ回路
１６  フリップフロップ回路
１７  遅延回路
３０  スレーブとして動作する半導体装置
４０  バスマスタとして動作する半導体装置
４５、５０  半導体装置
４１、５１  モードラッチ回路
５２  データラッチ回路
５４  プルアップ抵抗
５５  プルアップ電源
５６  トライステートバッファ
ＲＳＴ  リセット信号
ＭＳ    モード設定信号
ＷＳ    バス制御信号（ワードセレクト信号）
ＳＤ    シリアルデータ
ＳＣＫ  データ転送用クロック
ＣＫ    遅延されたリセット信号
ＳＷＣ  スイッチ制御信号
【図１】
2007026033.tif 000006
【図２】
2007026033.tif 000007
【図３】
2007026033.tif 000008
【図４】
2007026033.tif 000009
【図５】
2007026033.tif 000010
【図６】
2007026033.tif 000011
【図７】
2007026033.tif 000012
【図８】
2007026033.tif 000013
【図９】
2007026033.tif 000014
【図１０】
2007026033.tif 000015