(57)【要約】【課題】  多層配線構造を有する半導体装置において、接続孔でクラウンを生じることが無く、高い長期信頼性を有し、生産性、経済性に優れ、十分低いＶｉａホール抵抗を有する反射防止膜の形成方法を含む多層配線構造を有する半導体装置の製造方法を提供する。【解決手段】  高融点金属膜と、ＳｉあるいはＳｉ化合物とからなる反射防止膜との積層膜を下層アルミニウム合金膜の上に配する。【選択図】  図６
2007251135.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の多層配線構造の製造方法であって、
第１のバリアメタルを含む配線用金属膜上に高融点金属膜を積層する工程と、
前記高融点金属膜上に反射防止膜を堆積する工程と
前記第１のバリアメタルを含む配線用金属膜、前記高融点金属膜および前記反射防止膜から成る配線を形成する工程と、
前記配線上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に前記配線の最上層である前記反射防止膜との接続孔を形成する工程と、
前記接続孔形成後に前記接続孔底部の前記反射防止膜を選択的に除去する工程と、
前記接続孔を介して第２の配線用金属膜を堆積する工程とからなる半導体装置の製造方法。
【請求項２】
前記第１の配線用金属膜および第２の配線用金属膜がアルミニウムあるいはアルミニウム合金から成っていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記高融点金属膜はＴｉ，ＴｉＷ，Ｗ，Ｔａ，Ｍｏのいずれかであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記反射防止膜がＳｉもしくはＳｉ化合物から成ることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記高融点金属膜の堆積をＰＶＤにより行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記反射防止膜の堆積をＰＶＤにより行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記反射防止膜の除去をドライエッチングで行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
半導体基板と、前記半導体基板上に形成された第１のバリアメタルを含む配線用金属膜と、前記第１のバリアメタルを含む配線用金属膜上のみに形成された高融点金属膜と、前記高融点金属膜上の反射防止膜とからなる第１の配線と、前記第１の配線上に形成された接続孔と、前記接続孔を介して前記第１の配線と接続した第２の配線とからなる多層配線構造の半導体装置であって、前記反射防止膜は前記接続孔領域以外の前記高融点金属膜上のみに形成されるとともに、前記反射防止膜はＳｉもしくはＳｉ化合物からなることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層配線構造を有する半導体装置およびその製造方法、特には反射防止膜に関する。
【背景技術】
【０００２】
これまでアルミニウムあるいはアルミニウム合金上にフォトレジストをパターニングする際に不具合の原因となるハレーションを防止するために反射防止膜を形成する事がなされてきた。例えば特許文献１においてＴｉＮ，ＴａＮ，ＺｒＮ，ＨｆＮ等の高融点金属窒化膜をスパッタにて堆積する製造方法が示されている。図７から図１１はこのような高融点金属窒化膜を反射防止膜として利用した多層配線の製造工程の一例を示している。
【０００３】
しかし、多層配線構造に高融点金属窒化膜を反射防止膜として適用する上では単に反射率を下げれば良いという要求に留まらない。何故なら多層配線構造を有する半導体装置の場合、下層の金属配線と上層の金属配線とが接続孔を介し、低いＶｉａ抵抗で接続されることが非常に重要となるからである。
【０００４】
前述の特許文献１に示された製造方法では十分低い接触抵抗が得難いため、これを解決する手段として特許文献２には高融点金属を堆積後に窒素雰囲気中で熱処理を行うことで高融点金属の抵抗率を下げる製造方法や、特許文献３にはＴｉとＴｉＮを積層堆積する製造方法が示されている。また、反射防止膜として高融点金属が用いられる大きな理由は長期信頼性の向上にある。アルミニウムあるいはアルミニウム合金を主配線として用いた場合、エレクトロマイグレーションあるいはストレスマイグレーションといった配線の長期信頼性に関わる劣化現象がある。この問題は高融点金属を用いることで配線補強効果が得られ、前述の劣化現象に対し高い耐性を達成し得ることが広く知られている。
【特許文献１】特開平１−２４１１６２号公報
【特許文献２】特開平５−２２６３３８号公報
【特許文献３】特開平５−１９０５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来技術によれば、多層配線構造を有する半導体装置の反射防止膜は高融点金属窒化膜を適用していることを一つの特徴としている。しかしながら高融点金属窒化膜を反射防止膜として適用した場合、接続孔を、ドライエッチング技術を用いて開孔した際、図１２に示したように接続孔の側壁に沿ってレジスト、エッチングガス、下地である高融点金属窒化膜から成る副生成物１２が生成される。前記副生成物は通常のエッチング処理後に行われるレジストアッシング、有機剥離液への浸漬によるレジスト除去工程を経ても残渣として接続孔に王冠状に残ることがあり、その形状から一般的にクラウンと称されている。以後、本明細書の中ではクラウンとして記述する。
【０００６】
前記クラウン１２が形成されたまま第２の配線金属を、スパッタリング技術を用いて堆積すると前記クラウンによりスパッタ粒子の接続孔への入射が妨げられ、接続孔内部へ所望の膜厚を堆積出来ない。これにより、図１３に示したように配線金属１３の断線に至って歩留りを落とすという不具合になる。また、断線に至らないレベルに薄く堆積された場合には半導体装置の信頼性上大きな問題になることが容易に予想されるにもかかわらず、電気特性評価をパスしてしまい、良品として市場に流出するという可能性も否定出来ない。
【０００７】
特許文献２には、高融点金属膜堆積後に窒素雰囲気中での熱処理を行う発明が開示されているが、これは工程増に成るのみならず、４５０℃程度の熱処理温度を必要としており、半導体装置基板と配線金属の相互拡散を防止する目的に広く使用されているバリアメタルの劣化により、基板側への配線金属スパイクによる接合リーク電流の増加等が懸念されるとともに、熱処理のばらつき等により高融点金属膜に対する高融点金属窒化層の厚みが変化することが容易に予想される。これは上層配線を形成する際に接続孔において高融点金属窒化層に接触する場合、高融点金属に接触する場合が発生し、安定したＶｉａ抵抗が得難い
特許文献３には、ＴｉとＴｉＮをスパッタリングにて積層構造化する発明が開示されているが、ＴｉとＴｉＮを、ガス雰囲気を変えて同一処理室で処理する場合にはＴｉＮをスパッタした後Ａｒ等の不活性ガスを用いてスパッタリングターゲットの表面の窒化層を除去するステップが半導体基板処理毎に必要となるため、処理時間が増えるのみならず半導体基板に堆積する以外にターゲットを消費するため経済性が良くない。ＴｉとＴｉＮを各々単独の処理室で処理する場合はＴｉＮ膜の高ストレスから処理室内部に堆積されたＴｉＮが剥がれ、半導体基板上に落下し易く後の配線形成工程においてパターン欠陥を生じやすく歩留まりを低下させる恐れがある。
【０００８】
本発明の目的は多層配線構造を有する半導体装置において、接続孔でクラウンを生じることが無く、高い長期信頼性を有し、生産性、経済性に優れ、十分低いＶｉａホール抵抗を有する反射防止膜の形成方法を含む多層配線構造を有する半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明においては上記で述べた課題を解決するため、半導体装置の多層配線構造の形成方法において、
第１のバリアメタルを含む配線用金属膜上に高融点金属膜を積層する工程と、
前記高融点金属膜上に反射防止膜を堆積する工程と
前記第１のバリアメタルを含む配線用金属膜、前記高融点金属膜および前記反射防止膜から成る配線を形成する工程と、
前記配線上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に前記配線の最上層である前記反射防止膜との接続孔を形成する工程と、
前記接続孔形成後に前記接続孔底部の前記反射防止膜を選択的に除去する工程と、
前記接続孔を介して第２の配線用金属膜を堆積する工程とからなる半導体装置の製造方法とした。
【００１０】
上記多層配線構造の製造方法における構成材料としては材料コストが安価であるという理由から前記第１の配線用金属膜および第２の配線用金属膜はアルミニウムあるいはアルミニウム合金とし、ストレスマイグレーションおよびエレクトロマイグレーションに対する耐性を向上させるべく前記高融点金属膜はＴｉ，ＴｉＷ，Ｗ，Ｔａ，Ｍｏのいずれかとし、接続孔の開口後に通常のレジストアッシング、有機剥離液への浸漬だけでエッチング副生成物の除去が容易でクラウンを生じることは無く、かつ、半導体装置の製造工程への親和性が高い材料として前記反射防止膜は、ＳｉもしくはＳｉ化合物から成るとした。
【００１１】
なお、上記多層配線構造の製造方法における構成材料の製法としては生産性、経済性から前記高融点金属膜の堆積方法および前記反射防止膜の堆積方法をＰＶＤにより行うこととした。
【００１２】
更に、上記多層配線構造の製造方法において十分に低いＶｉａ抵抗を得る手段として前記反射防止膜の除去をドライエッチングで行うことを特徴とした。
【００１３】
また、半導体基板上に形成された第１のバリアメタルを含む配線用金属膜と、前記第１のバリアメタルを含む配線用金属膜上のみに形成された高融点金属膜と、前記高融点金属膜上の反射防止膜とからなる第１の配線と、前記第１の配線上に形成された接続孔と、前記接続孔を介して前記第１の配線と接続した第２の配線とからなる多層配線構造の半導体装置であって、前記反射防止膜は前記接続孔領域以外の前記高融点金属膜上のみに形成され、かつ、ＳｉもしくはＳｉ化合物からなることを特徴とする半導体装置とした。
【発明の効果】
【００１４】
本発明によれば多層配線構造を有する半導体装置の接続孔でクラウンを生じることが無く、高い長期信頼性を有し、生産性、経済性に優れ、十分低いＶｉａホール抵抗を有し、かつ、抵抗ばらつきの小さい多層配線構造を有する半導体装置の製造を実現可能とした。
【発明を実施するための最良の形態】
【００１５】
図１から図６に本発明の実施例である多層配線構造を有する半導体装置の製造方法の工程断面図を示す。
【００１６】
先ず、図１のように半導体基板１上に堆積された層間絶縁膜２上にバリアメタル３および第１のアルミニウム合金膜４をＰＶＤにて堆積した後、大気暴露することなく前記アルミニウム合金膜４の上にＰＶＤにより配線補強を目的として、チタン膜５を厚さ１０〜２００ｎｍの範囲となるよう真空中で連続的に堆積する。これは前記アルミニウム合金膜４と前記チタン膜５の間に酸化アルミニウム膜が生成するのを防ぐためであり、これは低いＶｉａ抵抗を得る上で非常に重要である。続いて前記チタニウム膜５の上に反射防止膜としてＰＶＤによりアモルファスシリコン膜６の厚さを所望の反射率となるように膜厚を任意に選択する。反射率を低減するために、アモルファスシリコン膜の膜厚は１００〜２００Åに設定することが好ましい。できれば、１１０〜１５０Åであることが望ましい。前記チタニウム膜５と前記アモルファスシリコン膜６は真空中で連続的に堆積する必要は無いが、生産性からは同一装置内で連続的に堆積することが望ましい。
【００１７】
図２は上述の膜構造からなる配線層をフォトリソグラフィーおよびドライエッチング技術を用いて配線パターンを形成した後の工程断面図を示したものである。続いて図３のようにメタル層間絶縁膜を形成する。メタル層間絶縁膜は上層に配する配線の断線、短絡を防止するため平坦であることが望まれ、ＳＯＧを犠牲膜として全面エッチングにより平坦化する技術や、ＣＭＰ(化学的機械研磨)法によるメタル層間平坦化技術を用いて平滑なメタル層間絶縁膜７を形成する。続いてフォトリソグラフィー技術およびドライエッチング技術を用いて図４に示した接続孔8を形成する。なお、接続孔のドライエッチングの際には図１で堆積したアモルファスシリコン膜６がドライエッチング時のオーバーエッチング時に消失しないように、選択比を調整する必要がある。選択比は、例えばＣＨＦ３，ＣＦ４のエッチングガスの混合比を調整することによりアモルファスシリコン膜６に対する選択比を容易に制御出来るという利点がある。
【００１８】
続いて、図５に示したように低Ｖｉａ抵抗を得るため、ドライエッチング技術を用いて接続孔底部のみアモルファスシリコン膜６を除去する。これはＣＦ４プラズマやＮＦ３プラズマにより下層のチタニウム層５との選択比を十分大きく取れるエッチング条件を容易に実現出来る。これにより、下層のチタニウム層５を過剰にエッチングすることが無く、膜厚を均一に保つことができる。このため、チタニウム層５の膜厚起因の抵抗値ばらつきを低減できる。アモルファスシリコン膜６の除去は、接続孔８のエッチングを行った後に同一装置内（in-situ）で処理することも可能であるが、接続孔側壁にはエッチングの副生成物が生成されているため、その厚みの分だけアモルファスシリコン膜６が残ってしまうため、接続孔８のエッチングを行った後にアッシング、有機剥離液への浸漬によりレジスト、副生成物の除去を行ってから、アモルファスシリコン膜６のエッチングを行うのが望ましい。反射防止膜に高融点金属窒化膜を含む高融点金属膜１１（図１２）を使用した場合には、エッチング時の副生成物に多量のチタニウムが取り込まれ、その除去が困難であったが、本発明の構成であれば、容易に除去することが可能である。これにより、Ｖｉａホール抵抗を十分に低くすることができる。
【００１９】
続いて、ＰＶＤ装置にてＲＦエッチングにて接続孔８底部のチタニウム膜表面をクリーニングした後、バリアメタル膜９および第２のアルミニウム合金膜１０を堆積した後にフォトリソグラフィー技術およびドライエッチング技術を用いて図６の多層配線構造を得る。
【００２０】
本実施例では配線補強のための高融点金属の膜としてチタン（Ｔｉ）を用いたが、チタンタングステン（ＴｉＷ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）の膜でも同様な効果を得ることができるのは言うまでもない。さらに、反射防止膜としてはアモルファスシリコンの他、多結晶シリコン、あるいは、窒化シリコンのようなシリコン化合物でも同様な効果を得ることができる。
【００２１】
本発明の構成によれば、Ｖｉａホール抵抗を十分に低くし、抵抗ばらつきを低減し、さらには、第１のアルミニウム合金膜４の上下に高融点金属膜を積層しているのでストレスマイグレーションやエレクトロマイグレーションなど信頼性も向上するなどの利点がある。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施例を示す工程断面図である。
【図２】本発明の第１実施例を示す工程断面図である。
【図３】本発明の第１実施例を示す工程断面図である。
【図４】本発明の第１実施例を示す工程断面図である。
【図５】本発明の第１実施例を示す工程断面図である。
【図６】本発明の第１実施例を示す工程断面図である。
【図７】従来例を示す工程断面図である。
【図８】従来例を示す工程断面図である。
【図９】従来例を示す工程断面図である。
【図１０】従来例を示す工程断面図である。
【図１１】従来例を示す工程断面図である。
【図１２】従来例によるクラウンの発生を示した断面図である。
【図１３】従来例によるクラウンの発生による金属配線のカバレジの不具合例１を示した断面図である。
【符号の説明】
【００２３】
１    半導体基板
２    層間絶縁膜
３    バリアメタル膜
４    第１のアルミニウム合金膜
５    チタニウム膜
６    アモルファスシリコン膜
７    メタル層間絶縁膜
８    接続孔
９    バリアメタル膜
１０  第２のアルミニウム合金膜
１１  高融点金属窒化膜を含む高融点金属膜
１２  クラウン
１３  配線金属
【図１】
2007251135.tif 000003
【図２】
2007251135.tif 000004
【図３】
2007251135.tif 000005
【図４】
2007251135.tif 000006
【図５】
2007251135.tif 000007
【図６】
2007251135.tif 000008
【図７】
2007251135.tif 000009
【図８】
2007251135.tif 000010
【図９】
2007251135.tif 000011
【図１０】
2007251135.tif 000012
【図１１】
2007251135.tif 000013
【図１２】
2007251135.tif 000014
【図１３】
2007251135.tif 000015