(57)【要約】【課題】部品実装が容易であり、作業能率に優れ、或いはリワーカブルの容易な多層プリント配線板及びその実装方法を提供すること【解決手段】表面側及び裏面側の両方又は片方に、電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法であって、前記半田バンプは、各々、第１半田、第２半田及び第３半田のいずれから形成し、第１半田、第２半田及び第３半田の融点は、温度の高い方から、第１半田、第２半田、第３半田の順番となっているとき、融点温度の高い方から順番に電子部品等を半田付けする。更に、この際、半田バンプの体積が大きい方を先に半田付けすることが好ましい。【選択図】図２
2007258489.tif 000002
【特許請求の範囲】
【請求項１】
表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、
前記半田バンプは、各々、第１半田、第２半田及び第３半田のいずれから形成され、第１半田、第２半田及び第３半田の融点が夫々異なっている、多層プリント配線板。
【請求項２】
請求項１に記載の多層プリント配線板において、
前記第１半田、第２半田及び第３半田の融点は、温度の高い方から、第１半田の融点、第２半田の融点、第３半田の融点の順番となっている、多層プリント配線板。
【請求項３】
請求項１に記載の多層プリント配線板において、
各半田の融点差は、10°Ｃ以上、40°Ｃ以下である、多層プリント配線板。
【請求項４】
請求項３に記載の多層プリント配線板において、
各半田の融点差は、25°Ｃ以上である、多層プリント配線板。
【請求項５】
表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、
前記半田バンプは、搭載電子部品等に対応してその体積が異なっている、多層プリント配線板。
【請求項６】
請求項５に記載の多層プリント配線板において、
前記半田バンプは、フリップチップ接続型の表面実装部品を実装する半田バンプの体積と非フリップチップ接続型の表面実装部品を実装する半田バンプの体積の比は、1：2〜1:4である、多層プリント配線板。
【請求項７】
表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、
前記半田バンプは、搭載電子部品等の接続ポイント当たりの部品荷重に対応して形成されている、多層プリント配線板。
【請求項８】
請求項７に記載の多層プリント配線板において、
搭載電子部品等の接続ポイント当たりの部品荷重が比較的大きければ前記半田バンプの体積は比較的大きく、搭載電子部品等の接続ポイント当たりの部品荷重が比較的小さければ前記半田バンプの体積は比較的小さい、多層プリント配線板。
【請求項９】
表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、
前記半田バンプは、各々、第１半田、第２半田、第３半田及び第４半田のいずれから形成され、第１半田、第２半田、第３半田及び第４半田の融点が夫々異なっている、多層プリント配線板。
【請求項１０】
請求項９に記載の多層プリント配線板において、
前記第１半田、第２半田、第３半田及び第４半田の融点は、温度の高い方から、第１半田の融点、第２半田の融点、第３半田、第４半田の融点の順番となっている、多層プリント配線板。
【請求項１１】
表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法において、
前記半田バンプは、各々、第１半田、第２半田及び第３半田のいずれから形成し、第１半田、第２半田及び第３半田の融点は、温度の高い方から、第１半田、第２半田、第３半田の順番となっているとき、
融点温度の高い方から順番に電子部品等を半田付けする、多層プリント配線板の部品実装方法。
【請求項１２】
表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法において、
フリップチップ接続型の表面実装部品を実装する前記半田バンプの体積は比較的小さく、非フリップチップ接続型の表面実装部品を実装する半田バンプの体積は比較的大きいとき、
半田バンプの体積が大きい方を先に半田付けする、多層プリント配線板の部品実装方法。
【請求項１３】
表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法において、
搭載電子部品等の接続ポイント当たりの部品荷重が比較的小さ方を先に半田付けをする、多層プリント配線板の部品実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層プリント配線板及びその部品実装方法に関し、更に具体的には、複数の部品を実装するための多層プリント配線板及びその部品実装方法に関する。
【背景技術】
【０００２】
電子機器の小型化、高性能化への要求と、表面実装技術の進展により、プリント配線板の両面に部品を実装する方式（両面実装方式）の多層プリント配線板が普及している。両面実装方式の多層プリント配線板に関して、例えば、本出願人は、下記特許文献１を出願している。
【特許文献１】特開2001-339006「多層プリント配線板」（公開日  2001年12月7日）  特許文献１の図９及びこれに関連する明細書の記載（段落0055）には、多層プリント配線板１０の表面にＩＣチップ９０とチップコンデンサ１２０が半田実装され、裏面に導電性接続ピン１８０が半田実装されている。ここで、表面に実装されるＩＣチップ９０を接続するための半田バンプ１７６には、Ｓｎ／Ｐｂ，Ｓｎ／Ａｇ又はＳｎ／Ａｇ／Ｃｕが用いられ、その融点は190〜220°Ｃの間であり、リフロー温度は200〜230°Ｃの間とされている。これに対して、表面に実装されるチップコンデンサ１２０及び裏面に実装される導電性接続ピン１８０を接続するための半田１８６には、いずれも融点が247〜254°ＣのＳｎ／Ｓｂ半田（図１１のＮｏ．２参照）を用いている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に開示するような多種類の部品を実装する多層プリント配線板に於いて、更に部品実装が容易であり、作業能率に優れ、或いはリワーカブル（リペア作業）の容易な多層プリント配線板の開発が望まれていた。
【課題を解決するための手段】
【０００４】
そこで、本発明は、部品実装が容易であり、作業能率に優れ、或いはリワーカブルの容易な多層プリント配線板を提供することを目的とする。
【０００５】
更に、本発明は、部品実装が容易であり、作業能率に優れ、或いはリワーカブルの容易な多層プリント配線板の部品実装方法を提供することを目的とする。
【０００６】
上記目的に鑑みて、本発明に係る多層プリント配線板は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、前記半田バンプは、各々、第１半田、第２半田及び第３半田のいずれから形成され、第１半田、第２半田及び第３半田の融点が夫々異なっている。
【０００７】
更に、上記多層プリント配線板では、前記第１半田、第２半田及び第３半田の融点は、温度の高い方から、第１半田の融点、第２半田の融点、第３半田の融点の順番とすることもできる。
【０００８】
更に、上記多層プリント配線板では、各半田の融点差は、10°Ｃ以上、40°Ｃ以下とすることもできる。
【０００９】
更に、上記多層プリント配線板では、各半田の融点差は、25°Ｃ以上とすることもできる。
【００１０】
更に、本発明に係る多層プリント配線板は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、前記半田バンプは、搭載電子部品等に対応してその体積が異なっている。
【００１１】
更に、上記多層プリント配線板では、前記半田バンプは、フリップチップ接続型の表面実装部品を実装する半田バンプの体積と非フリップチップ接続型の表面実装部品を実装する半田バンプの体積の比は、1：2〜1:4とすることができる。
【００１２】
更に、本発明に係る多層プリント配線板は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、前記半田バンプは、搭載電子部品等の接続ポイント当たりの部品荷重に対応して形成されている。
【００１３】
更に、上記多層プリント配線板では、搭載電子部品等の接続ポイント当たりの部品荷重が比較的大きければ前記半田バンプの体積は比較的大きく、搭載電子部品等の接続ポイント当たりの部品荷重が比較的小さければ前記半田バンプの体積は比較的小さくすることもできる。
【００１４】
更に、本発明に係る多層プリント配線板は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板であって、前記半田バンプは、各々、第１半田、第２半田、第３半田及び第４半田のいずれから形成され、第１半田、第２半田、第３半田及び第４半田の融点が夫々異なっている。
【００１５】
更に、上記多層プリント配線板では、前記第１半田、第２半田、第３半田及び第４半田の融点は、温度の高い方から、第１半田の融点、第２半田の融点、第３半田、第４半田の融点の順番としてもよい。
【００１６】
更に、本発明に係る多層プリント配線板の部品実装方法は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法であって、前記半田バンプは、各々、第１半田、第２半田及び第３半田のいずれから形成し、第１半田、第２半田及び第３半田の融点は、温度の高い方から、第１半田、第２半田、第３半田の順番となっているとき、融点温度の高い方から順番に電子部品等を半田付けする。
【００１７】
更に、本発明に係る多層プリント配線板の部品実装方法は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法であって、フリップチップ接続型の表面実装部品を実装する前記半田バンプの体積は比較的小さく、非フリップチップ接続型の表面実装部品を実装する半田バンプの体積は比較的大きいとき、半田バンプの体積が大きい方を先に半田付けすることもできる。
【００１８】
更に、本発明に係る多層プリント配線板の部品実装方法は、表面側及び裏面側の両方又は片方に電子部品等実装用の複数個の半田バンプが形成された多層プリント配線板の部品実装方法であって、搭載電子部品等の接続ポイント当たりの部品荷重が比較的小さ方を先に半田付けをする。
【発明の効果】
【００１９】
本発明によれば、更に部品実装が容易であり、作業能率に優れ、或いはリワーカブルの容易な多層プリント配線板を提供することができる。
【００２０】
更に、本発明によれば、更に部品実装が容易であり、作業能率に優れ、或いはリワーカブルの容易な多層プリント配線板の部品実装方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る多層プリント配線板及びその部品実装方法の実施形態の一例に関して、添付の図面を参照しながら詳細に説明する。なお、図中、同じ要素に対しては同じ符号を付して、重複した説明を省略する。
【００２２】
本実施形態は、多層プリント配線板に電子部品等を実装する方式に特徴を有する。以下に説明する実装方式は、部品実装面に関する事項を除き、任意の多層プリント配線板に対して適用可能である。従って、本発明に直接関係する事項以外の多層プリント配線板の一般的事項に関しては、簡単に説明する。
【００２３】
［第１の実施形態］
図１は、第１実施形態に係る多層プリント配線板１０の構成の一例を示す図であり、図２は、この多層プリント配線板１０に電子部品等を実装した状態を示す図である。
【００２４】
図１に示すように、多層プリント配線板１０では、コア基板３０内にスルーホール導体３６が形成され、該コア基板３０の両面（表面，裏面）には、導体回路３４が夫々形成されている。
【００２５】
更に、コア基板３０の上には、バイアホール導体６０及び導体回路５８が形成された下層側層間樹脂絶縁層５０が配設されている。更に、この下層側層間樹脂絶縁層５０の上には、バイアホール導体１６０及び導体回路１５８が形成された上層側層間樹脂絶縁層１５０が配設されている。更に、この上層側層間樹脂絶縁層１５０の上には、ソルダーレジスト層７０が配設されている。しかし、多層プリント配線板１０は、部品実装面に関する事項を除き、任意の多層プリント配線板であってよい。
【００２６】
表面側及び裏面側のソルダーレジスト層７０には開口７０Ｕ及び７０Ｄが、夫々形成されている。表面側の左右両端の各２個の開口７０Ｕには半田バンプ９６が形成され、真ん中の４個の開口７０Ｕには半田バンプ７６が形成されている。一方、裏面側の６個の開口７０Ｄには半田バンプ８６が形成されている。
【００２７】
図２に示すように、表面側の半田バンプ７６を介して、フリップチップ接続方式である表面実装型部品（例えば、ＩＣ）９０が搭載される。半田バンプ９６を介して、フリップチップ接続以外の接続方式（非フリップチップ接続。例えば、端子接続）である表面実装型部品（例えば、チップコンデンサ）１２０が搭載される。一方、裏面側の半田バンプ８６を介して、この多層プリント配線板１０を、マザーボードのピンコネクタ（図示せず。）に挿入し嵌合接続する導電性接続ピン８０が搭載される。図２では、フリップチップ接続の部品が１種類及び非フリップチップ接続の部品が２種類の形態が図示されている。しかし、基板表面側及び裏面側に実装する部品の種類及び部品個数は、図２に示す種類や個数に限定されない。
【００２８】
第１実施形態は、次の観点から、多層プリント配線板１０に対する電子部品等の実装を決定する。
(1)半田の融点、
(2)半田バンプの体積（熱容量）、
(3)電子部品等の形態及び実装方式、
先ず、(1)の半田の融点の観点から、多層プリント配線板１０に対する電子部品等の実装を決定する場合について説明する。
【００２９】
半田の融点に関して、図６Ａを参照されたい。ここには、所望の半田融点を示す半田組成の一例を表示する。第１半田は、その融点が232〜260°Ｃの範囲になるように選定され、第２半田は、その融点が208〜230°Ｃの範囲になるように選定され、第３半田は、その融点が183〜200°Ｃの範囲になるように選定されている。即ち、温度の高い方から、第１半田の融点範囲＞第２半田の融点範囲＞第３半田の融点範囲、の順番となっている。第１〜３半田の融点範囲は、いずれも相互に重なっていない。
【００３０】
各融点の範囲の差は、低温側融点では、第３半田と比較して第２半田は25°Ｃ高く、更に第２半田と比較して第１半田は24°Ｃ高くなっている。高温側融点では、第３半田と比較して第２半田は30°Ｃ高く、更に第２半田と比較して第１半田は30°Ｃ高くなっている。
【００３１】
第１〜３半田の具体例として、ここでは３つの例を挙げる。なお、これらの組成の各半田は例示であって、融点範囲が相互に重ならない３グループの任意の半田を使用できることを承知されたい。
【００３２】
例１では、第１半田として、95ｗｔ％のスズと5ｗｔ％のアンチモンとから成る「Sn/5Sb半田」、第２半田として、96.5ｗｔ％のスズと3.5ｗｔ％の銀とから成る「Sn/3.5Ag半田」、及び第３半田として、92ｗｔ％のスズと3.5ｗｔ％の銀と0.5ｗｔ％のビスマスと4ｗｔ％のインジウムとから成る「Sn-3.5Ag-0.5Bi-4In半田」の組み合わせが使用できる。
【００３３】
例２では、第１半田として、95ｗｔ％のスズと5ｗｔ％のアンチモンとから成る「Sn/5Sb半田」、第２半田として、99.3ｗｔ％のスズと0.3ｗｔ％の銅とから成る「Sn/0.7Cu半田」、及び第３半田として、63ｗｔ％のスズと37ｗｔ％の鉛とから成る「Sn/37Pb半田」の組み合わせが使用できる。
【００３４】
例３では、第１半田として、90ｗｔ％のスズと10ｗｔ％のアンチモンとから成る「Sn/10Sb半田」、第２半田として、96.5ｗｔ％のスズと3.0ｗｔ％の銀と0.5ｗｔ％の銅から成る「Sn/3.0Ag/0.5Cu半田」、及び第３半田として、89ｗｔ％のスズと8ｗｔ％の亜鉛と3ｗｔ％のビスマスとから成る「Sn-8Zn-3Bi半田」の組み合わせが使用できる。
【００３５】
上述したように、温度の高い方から、第１半田の融点範囲＞第２半田の融点範囲＞第３半田の融点範囲、の順番となっており、これらの融点範囲はいずれも相互に重ならない。更に、例１〜３のいずれの組み合わせでも、各半田の融点差（第１半田の融点−第２半田の融点，第２半田の融点−第３半田の融点）は10〜40°Ｃが好ましい。なお、融点差が10°Ｃ以上あれば、実装済みの半田が溶融することはない。但し、本発明者の経験上、融点差が25°Ｃ未満の場合には実装済み半田が軟化する可能性があり、一方、40°Ｃを超えると高温融点の半田を使用した部品実装時に、多層プリント配線板に対して熱的損傷（ダメージ）を与える可能性がある。所望の半田の融点は、半田を構成する組成を変更したり、各組成の分量を変更することで、実現することができる。
【００３６】
従って、部品実装時に、第１半田、第２半田、第３半田の順番に半田を半田付けすることにより、第２半田の溶融時に（それより融点の高い）第１半田は溶融せず、第３半田の溶融時に（それより融点の高い）第１半田及び第２半田は溶融しない。
【００３７】
図２に示す多層プリント配線板で説明すると、チップコンデンサ１２０搭載用半田バンプ９６に第１半田を使用し、導電性接続ピン８０搭載用の半田バンプ８６に第２半田を使用し、ＩＣ９０搭載用半田バンプ７６に第３半田を使用して、コンデンサ１２０の実装後に導電性接続ピン８０を実装し、更にその後にＩＣ９０を実装する。これにより、先に実装した電子部品等の半田付け部分が再溶融して接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板から脱落したりすることはない。
【００３８】
次に、(2)の半田バンプの体積（熱容量）の観点から、多層プリント配線板１０に対する電子部品等の実装を決定する場合について説明する。
【００３９】
図６Ａには種々の組成の半田が例示されている。しかし、いずれも近似する金属であり、夫々の半田バンプの熱伝導係数はほぼ同じと考えられることより、夫々の半田バンプの熱容量（換言すれば、半田バンプ全体が溶融する迄の時間）は各半田バンプの体積に比例し、体積が大きければ溶融しにくく（溶融に比較的長時間を要し）、体積が小さければ溶融しやすく（溶融が比較的短時間で済むように）なる。
【００４０】
従って、同じような融点の半田を使用する場合には、先に体積の大きな半田バンプを半田付けし、後で体積の小さな半田バンプを半田付けすることにより、先に実装した電子部品等の半田付け部分が再溶融して接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板から脱落したりすることはない。
【００４１】
図２に示す多層プリント配線板に実装されている部品を例にとって説明すると、同じような融点の半田を使用する場合、チップコンデンサ１２０搭載用半田バンプ９６の体積と比較して、ＩＣ９０搭載用半田バンプ７６の体積は相対的に小さい。従って、コンデンサ１２０を実装後にＩＣ９０実装する。これにより、先に実装した電子部品等の半田付け部分が再溶融して接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板から脱落したりする可能性が小さくなる。
【００４２】
更に、異なる融点の半田を使用する場合、即ち、半田バンプの体積（熱容量）の観点に半田の融点の観点を組み合わせて、多層プリント配線板１０に対する電子部品等の実装を決定する場合について説明する。
【００４３】
３種以上の半田で複数の部品を実装する場合、特に考慮しなければならないのが、第１半田の融点、第１半田で部品を実装する時間、実装済みの部品がその後の他の部品の実装の際に位置ズレ、落下、接続不良が発生するかどうかである。第１半田の融点や第１半田で部品を実装する時間は、プリント配線板が曝露される最高温度とその時間に影響するからである。また、実装済みの部品が、その後の他の部品の実装の際に、不具合を発生するかどうかは、第２半田の実装まで考慮すればよい。なぜなら、例えば、第１半田と第３半田の融点差（或いは、後述の第２実施形態で説明する第２半田と第４半田の融点差）が比較的大きいからである。
【００４４】
従って、第１〜３半田を例にとって、各半田を、比較的体積の大きな半田（大半田）若しくは比較的体積の小さな半田（小半田）とした場合の特徴を、表１に記載する。
【００４５】
【表１】
2007258489.tif 000003
【００４６】
先ず、表１のNo.１〜３の比較的大きい体積（熱容量）の半田バンプを比較的融点の高い半田で構成する場合について説明する。図２に示すように、フリップチップ接続方式の表面実装型部品（例えば、ＩＣ９０）のランド９２と、多層プリント配線板１０のランド（導体回路）１５８とは、半田バンプ７６を介して接続される。ＩＣ９０の実装エリア内に、この接続ポイント数（即ち、ＩＣ９０のランド９２及びプリント配線板１０のランド１５８の各個数）は、2,000〜30,000箇所と比較的多数あるため、半田バンプ７６の体積は比較的小さいものである。
【００４７】
一方、同じ実装面にある非フリップチップ接続方式（例えば、端子接続）である表面実装型部品（例えば、チップコンデンサ１２０）の端子１２２と、多層プリント配線板１０のランド（導体回路）１５８とは、半田バンプ９６を介して接続される。この接続ポイント数は、2箇所と比較的少数であるため、半田バンプ９６の体積は比較的大きいものである。本発明者の経験上、好ましくは、半田バンプ７６と半田バンプ９６の体積比は、1：2〜1:4程度となっている。
【００４８】
従って、表１のNo.１〜３に記載するように、２種類の非フリップチップ部品（大半田使用）と１種類のフリップチップ部品（小半田使用）を実装する際、非フリップチップ部品→非フリップチップ部品→フリップチップ部品の順で実装すると、No.１に記載する特徴が得られ、非フリップチップ部品→フリップチップ部品→非フリップチップ部品の順で実装すると、No.２に記載する特徴が得られる。また、１種類の非フリップチップ部品（大半田使用）と２種類のフリップチップ部品（小半田使用）を実装する際、非フリップチップ部品→フリップチップ部品→フリップチップ部品の順で実装すると、No.３に記載する特徴が得られる。
【００４９】
次に、表１のNo.４〜６の比較的小さい体積（熱容量）の半田バンプを比較的融点の高い半田で構成する場合について説明する。この場合には、熱容量の比較的小さなＩＣ９０搭載用半田バンプ７６に比較的融点の高い半田（第１半田）を使用し、熱容量の比較的大きなチップコンデンサ１２０搭載用半田バンプ９６に比較的融点の低い半田（第２半田又は第３半田）を使用して、ＩＣ９０をコンデンサ１２０より先に実装する。
【００５０】
ＩＣ９０を多層プリント配線板１０に接続する半田バンプ７６は熱容量が比較的小さいため短時間で溶融することが可能であり、多層プリント配線板１０が第１半田の高い溶融温度に曝される時間を短縮できる。
【００５１】
従って、表１のNo.４〜６に記載するように、２種類の非フリップチップ部品（大半田使用）と１種類のフリップチップ部品（小半田使用）を実装する際、フリップチップ部品→非フリップチップ部品→非フリップチップ部品の順で実装すると、No.４に記載する特徴が得られる。また、１種類の非フリップチップ部品（大半田使用）と２種類のフリップチップ部品（小半田使用）を実装する際、フリップチップ部品→非フリップチップ部品→フリップチップ部品の順で実装すると、No.５に記載する特徴が得られ、フリップチップ部品→フリップチップ部品→非フリップチップ部品の順で実装すると、No.６に記載する特徴が得られる。
【００５２】
次に、(3)の電子部品等の形態及び実装方式に関して説明する。
【００５３】
図２に示すように、フリップチップ接続方式の表面実装型部品（例えば、ＩＣ９０）のランド９２と、多層プリント配線板１０のランド（導体回路）１５８との接続ポイント数は、2,000〜30,000箇所と比較的多数ある。一方、同じ実装面にある非フリップチップ接続方式（例えば、端子接続）である表面実装型部品（例えば、チップコンデンサ１２０）の端子１２２と、多層プリント配線板１０のランド（導体回路）１５８との接続ポイント数は、2箇所と比較的少数である。一般に、これら搭載電子部品の重量の相違があっても、部品重量の差に比較して接続ポイントの差は非常に大きいものである。従って、接続ポイント当たりの部品重量（即ち、部品荷重／接続ポイント）は、チップコンデンサ１２０に比較してＩＣ９０の場合には非常に軽いことが分かる。
【００５４】
従って、同じような融点の半田を使用する場合、多層プリント配線板１０に複数の種類の電子部品等を実装するとき、先に接続ポイント当たりの荷重の軽い電子部品等を実装し、後で接続ポイント当たりの荷重の重い電子部品等を実装することことにより、先に実装した電子部品等の半田付け部分にかかる荷重は比較的少ないため、接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板から脱落したりすることはない。
【００５５】
図２に示す多層プリント配線板で説明すると、チップコンデンサ１２０の接続ポイント当たりの荷重と比較して、ＩＣ９０の接続ポイント当たりの荷重は相対的に小さい。従って、ＩＣ９０を実装後にチップコンデンサ１２０を実装する。これにより、先に実装した電子部品等の半田付け部分が接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板から脱落したりすることはない。
【００５６】
反対に、接続ポイント当たりの荷重が大きい部品を先に実装し、後で接続ポイント当たりの荷重が小さい部品を実装してもよい。このようにすると、接続ポイント数が多い部品のリワーカブルが容易になる。また、接続ポイント数の多い部品の位置ズレが発生し難くなる。更に、電子部品等の形態及び実装方式と半田バンプの体積（熱容量）と関係を考察する。
【００５７】
電子部品等の形態及び実装方式の観点に半田の融点の観点を組み合わせて、多層プリント配線板１０に対する電子部品等の実装を決定する場合には、次のようになる。
(i)接続ポイント当たりの荷重が大きい箇所（即ち、比較的大きい体積）の半田バンプを比較的融点の高い半田で構成する。先に半田付けした融点の高い半田バンプが、その後に融点の低い半田バンプを溶融する際に容易に再溶融せず、接続不良・位置ズレ等を起こさないようにするためである。
(ii)接続ポイント当たりの荷重が小さい箇所（即ち、比較的小さい体積）の半田バンプを比較的融点の高い半田で構成する。多層プリント配線板が高温に曝される時間を出来るだけ短縮して、熱的損傷を最小限にするためである。
【００５８】
上述したように、(1)の半田の融点、(2)の半田バンプの体積（熱容量）、又は(3)の電子部品等の形態及び実装方式のいずれかの観点から、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定する。更に、(2)の半田バンプの体積（熱容量）の相違に加えて(1)の半田の融点を加味して、又は(3)の電子部品等の形態及び実装方式の相違に加えて(1)の半田の融点を加味して、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定する。具体的には、これらの実装方式は、多層プリント配線板と電子部品等の特定の組み合わせに対して個別的に決定する。
【００５９】
［第２の実施形態］
図３は、第２実施形態に係る多層プリント配線板４０の構成の一例を示す図であり、図４は、この多層プリント配線板４０に電子部品等を実装した状態を示す図である。
【００６０】
図３の多層プリント配線板４０は、図１の多層プリント配線板１０と実質的に同じであるので、コア基板３０，導体回路３４，下層側層間樹脂絶縁層５０，上層側層間樹脂絶縁層１５０及びソルダーレジスト層７０を一枚の基板として表示する。
【００６１】
表面側及び裏面側のソルダーレジスト層（図示省略）には複数個の開口（図示省略）が形成され、表面側の左右両端の各２個の開口には半田バンプ９６が形成され、真ん中の１０個の開口には半田バンプ７６が形成されている。一方、裏面側の真ん中の中央の８個の開口には半田バンプ１０６が形成され、その両端の各２個の開口には半田バンプ１１６が形成されている。
【００６２】
図４に示すように、表面側の半田バンプ７６を介して、フリップチップ接続方式である表面実装型部品（例えば、ＩＣ）９０が搭載される。更に、半田バンプ９６を介して、非フリップチップ接続方式（例えば、端子接続）である表面実装型部品（例えば、チップコンデンサ）１２１Ｕが搭載される。一方、裏面側の半田バンプ１０６を介して、フリップチップ接続方式である表面実装型部品（例えば、メモリ）８１が搭載される。更に、半田バンプ１１６を介して、非フリップチップ接続方式（例えば、端子接続）である表面実装型部品（例えば、チップコンデンサ）１２１Ｍが搭載される。図４では、フリップチップ接続の部品が２種類及び非フリップチップ接続の部品が２種類の形態が図示されている。しかし、基板表面及び裏面の実装する部品の種類及び部品個数は、図４に示す種類や個数に限定されない。例えば、片面に４種類の部品を実装したり、或いは一方の面に３種類の部品を他方の面に１種類の部品を実装してもよい。
【００６３】
第２実施形態は、第１実施形態と同様に、多層プリント配線板４０に電子部品等を搭載する際の次の事項を問題とする。
(1)半田の融点、
(2)半田バンプの体積（熱容量）、
(3)電子部品等の形態及び実装方式、
先ず、(1)の半田の融点の観点から、多層プリント配線板４０に対する電子部品等の実装を決定する場合について説明する。
【００６４】
半田の融点に関して、図６Ｂを参照されたい。ここには、所望の半田融点を示す半田組成の一例を表示してある。第１半田は、その融点が232〜260°Ｃの範囲になるように選定され、第２半田は、その融点が208〜230°Ｃの範囲になるように選定され、第３半田は、その融点が183〜200°Ｃの範囲になるように選定され、第４半田は、その融点が138〜160°Ｃの範囲になるように選定されている。即ち、温度の高い方から、第１半田の融点範囲＞第２半田の融点範囲＞第３半田の融点範囲＞第４半田の融点範囲、の順番となっている。第１〜４半田の融点範囲は、いずれも相互に重なっていない。
【００６５】
各融点範囲の差は、低温側融点では、第４半田と比較して第３半田は45°Ｃ高く、更に第３半田と比較して第２半田は25°Ｃ高く、更に第２半田と比較して第１半田は24°Ｃ高く、なっている。高温側融点では、第４半田と比較して第３半田は40°Ｃ高く、更に第３半田と比較して第２半田は30°Ｃ高く、更に第２半田と比較して第１半田は30°Ｃ高く、なっている。
【００６６】
第１〜４半田の組み合わせとして、ここでは３つの例を挙げる。なお、これらの組成の各半田は例示であって、融点範囲が相互に重ならない４グループの任意の半田を使用できることを承知されたい。
【００６７】
例１では、第１半田として、95ｗｔ％のスズと5ｗｔ％のアンチモンとから成る「Sn/5Sb半田」、第２半田として、96.5ｗｔ％のスズと3.5ｗｔ％の銀とから成る「Sn/3.5Ag半田」、第３半田として、92ｗｔ％のスズと3.5ｗｔ％の銀と0.5ｗｔ％のビスマスと4ｗｔ％のインジウムとから成る「Sn-3.5Ag-0.5Bi-4In半田」及び第４半田として、42ｗｔ％のスズと58ｗｔ％のビスマスとから成る「Sn/58Bi半田」の組み合わせが使用できる。
【００６８】
例２では、第１半田として、95ｗｔ％のスズと5ｗｔ％のアンチモンとから成る「Sn/5Sb半田」、第２半田として、99.3ｗｔ％のスズと0.3ｗｔ％の銅とから成る「Sn/0.7Cu半田」、第３半田として、63ｗｔ％のスズと37ｗｔ％の鉛とから成る「Sn/37Pb半田」及び第４半田として、100ｗｔ％のインジウムから成る「In半田」の組み合わせが使用できる。
【００６９】
例３では、第１半田として、90ｗｔ％のスズと10ｗｔ％のアンチモンとから成る「Sn/10Sb半田」、第２半田として、96.5ｗｔ％のスズと3.0ｗｔ％の銀と0.5ｗｔ％の銅から成る「Sn/3.0Ag/0.5Cu半田」、第３半田として、89ｗｔ％のスズと８ｗｔ％の亜鉛と3ｗｔ％のビスマスとから成る「Sn-8Zn-3Bi半田」及び第４半田として、80ｗｔ％のインジウムと15ｗｔ％の鉛と5ｗｔ％の銀とから成る「80In/15Pb/5Ag半田」の組み合わせが使用できる。
【００７０】
上述したように、温度の高い方から、第１半田の融点範囲＞第２半田の融点範囲＞第３半田の融点範囲＞第４半田の融点範囲、の順番となっており、これらの融点範囲はいずれも相互に重ならない。更に、例１〜４のいずれの組み合わせでも、融点差が10°Ｃ以上あれば、実装済みの半田が溶融することはない。但し、本発明者の経験上、融点差が25°Ｃ未満の場合には実装済み半田が軟化する可能性があり、一方、40°Ｃを超えると高温融点の半田を使用した部品実装時に、多層プリント配線板４０に対して熱的損傷（ダメージ）を与える可能性がある。
【００７１】
従って、部品実装時に、第１半田、第２半田、第３半田、第４半田の順番に半田を半田付けすることにより、第２半田の溶融時に（それより融点の高い）第１半田は溶融せず、第３半田の溶融時に（それより融点の高い）第１半田及び第２半田は溶融せず、第４半田の溶融時に（それより融点の高い）第１半田，第２半田及び第３半田は溶融しない。
【００７２】
図４に示す多層プリント配線板４０では、第１半田から成るチップコンデンサ１２１Ｕ搭載用半田バンプ９６と、第２半田から成るＩＣ９０搭載用半田バンプ７６と、第３半田から成るメモリ８１搭載用の半田バンプ１０６と、第４半田から成るチップコンデンサ１２１Ｍ搭載用半田バンプ１１６とを用いることにより、コンデンサ１２１Ｕを実装後にＩＣ９０実装し、その後にメモリ８１を実装し、その後にチップコンデンサ１２１Ｍを実装する。これにより、先に実装した電子部品等の半田付け部分が再溶融して接続不良を起こしたり、位置ズレを起こしたり、多層プリント配線板４０から脱落したりすることはない。
【００７３】
次に、半田バンプの体積（熱容量）の観点及び電子部品等の形態及び実装方式の観点に関しては、第１実施形態で説明した考え方をそのまま適用できる。第１実施形態で説明したように、３種以上の半田で複数の部品を実装する場合、特に考慮しなければならないのが、最も高い第１半田の融点温度、第１半田で部品を実装する時間、実装済みの部品がその後の他の部品の実装の際に位置ズレ、落下、接続不良が発生するかどうかである。その理由は、第１半田の融点や第１半田で部品を実装する時間は、プリント配線板が曝露される最高温度とその時間に影響するからである。
【００７４】
上述したように、(1)の半田の融点、(2)の半田バンプの体積（熱容量）、又は(3)の電子部品等の形態及び実装方式のいずれかの観点から、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定する。更に、(2)の半田バンプの体積（熱容量）の相違に加えて(1)の半田の融点を加味して、又は(3)の電子部品等の形態及び実装方式の相違に加えて(1)の半田の融点を加味して、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定する。具体的には、これらの実装方式は、多層プリント配線板と電子部品等の特定の組み合わせに対して個別的に決定する。
【００７５】
図５は、図４に示す部品実装された多層プリント配線板４０の利用例を示す図である。図５に示す多層プリント配線板（パッケージＰＫ）４０には、表面側にＩＣ（フリップチップ接続方式表面実装型部品）９０と、ＩＣ９０を取り囲むようにヒートシンク（接着剤で基板に接続）９５と、チップコンデンサ（非フリップチップ接続方式表面実装型部品）１２１Ｕが実装され、裏面側には半導体素子直前電圧調整器(IVR die  フリップチップ接続方式表面実装型部品)８１と、チップコンデンサ（非フリップチップ接続方式表面実装型部品）１２１Ｍとが実装されている。
【００７６】
別途、部品実装されたマザーボード５０には、マザーボード用二次電圧調整器（Secondary MB VR）１７０と、半田バンプ８６を介して複数本の接続ピン８５を保持する接続ピン保持体８６と、チップコンデンサ１２１Ｄとが実装されている。
【００７７】
その後、部品実装された多層プリント配線板４０の裏面側に対して、部品実装されたマザーボード５０を位置決めして、接続ピン８５をパッケージ４０の導体回路に対して圧接して完成する。
【００７８】
図５の利用例では、外部からの第１の電圧（例えば、100Ｖ）をマザーボード５０の入口でマザーボード用二次電圧調整器１７０により第２の電圧（例えば、9〜12Ｖ）に降圧して、第２の電圧をマザーボード５０及びパッケージ４０内を通し、半導体素子直前電圧調整器８１により第３の電圧（ＩＣ供給電圧。例えば0.8〜3.0Ｖ）に降圧してＩＣ９０に供給している。
【００７９】
従来は、マザーボード５０の入口で第３の電圧（0.8〜3.0Ｖ）に降圧して、第３の電圧をマザーボード５０及びパッケージ４０内を通してＩＣ９０に供給していた。これと比較して、図５の利用例では、パッケージ４０に対して上述の部品実装方法を利用することにより、比較的高い第２の電圧をマザーボード５０及びパッケージ４０内に通すことが可能となり、外部からの電磁波の影響を受けにくくして電子機器の高速化が図れる。
【００８０】
［プリント配線板の製造例］
上記第１及び第２の実施形態で用いた多層プリント配線板の製造方法の一例に関して、簡単に説明する。多層プリント配線板の製造方法としては、めっきスルーホール法と新方式プロセス法が知られている。新方式プロセス法としては、めっき法ビルドアップ法，導電ペースト法ビルドアップ法，ビルドアップ転写法，転写法，柱状めっきビルドアップ法，一括積層法等がある。更に、めっき法ビルドアップ法に関しても、材料と穴明け法により、樹脂付銅箔方式，熱硬化性樹脂方式，感光性絶縁樹脂方式等に分類される。ここでは、本出願人が、比較的多く採用しているめっき法ビルドアップ法の熱硬化性樹脂方式に沿って説明する。
【００８１】
図７Ａに示すように、コア基板を用意する。このコア基板は、めっきスルーホール法によって製造される。ガラス布エポキシ樹脂銅張積層板又はガラス布高耐熱樹脂銅張積層板に内層導体パターンを形成し、これを必要枚数用意し、プリプレグという接着シートで積層接着し、１枚の板にする。これに穴明けを行い、穴内の壁面、表面にめっきスルーホール法でめっきを行い、内外導体層を接続する。その後、表面パターンを作成して、コア基板は製造される。
【００８２】
図７Ｂに示すように、コア基板の上に絶縁層を形成する。この絶縁層は、液状のものをコーティングするか、フィルム状のものを加熱し真空で圧着するラミネート法で形成する。
【００８３】
図７Ｃに示すように、絶縁層にレーザで穴を明けを行う。
【００８４】
図７Ｄに示すように、穴内面及び絶縁層表面に対して無電界銅メッキを析出して導通化する。このとき、めっきの密着性を向上させるため、穴内面及び絶縁層表面を粗面化処理する。
【００８５】
図７Ｅに示すように、表面側の導体パターン形成を行う。導体パターン形成の形成は、電解銅メッキを全面に行うパネルめっきを行い、銅メッキの上面にエッチングレジストを形成し、その後エッチングにより導体パターンを形成する（サブトラクティブ法）。なお、その他の方法、例えば、セミアディティブ法，フルアディティブ法等を用いることもできる。
【００８６】
図７Ｆに示すように、同様に裏面側の導体パターン形成を行う。この段階で、１層の導体パターンが形成されるので、図７Ｂ〜図７Ｆの工程を所望の回数だけ繰り返す。
【００８７】
図７Ｇに示すように、ここでは図７Ｂ〜図７Ｆの工程を更に一回繰り返すことにより、多層プリント配線板を製造している。所望により、最外層にソルダーレジスト層（図示せず。）を形成してもよい。なお、図７Ａ〜Ｇでは明かでないが、最外層の導体パターンは、第１及び第２の実施形態で説明したパターンに適合して形成されている。
【００８８】
［実施形態の利点・効果］
(1)本実施形態によれば、多層プリント配線板の表面側及び裏面側の両面又は片面に対して、異なる接続方式（フリップチップと非フリップチップ）の電子部品等を実装することができる。
(2)本実施形態によれば、半田の融点、の半田バンプの体積（熱容量）、又はの電子部品等の形態及び実装方式のいずれかの観点から、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定することができる。
(3)本実施形態によれば、半田バンプの体積（熱容量）の相違に加えて、半田の融点を加味して、又は電子部品等の形態及び実装方式の相違に加えて、半田の融点を加味して、多層プリント配線板の半田バンプの組成、形状、部品実装の順序等を決定することができる。
【００８９】
［変形例等］
以上、本発明に係る多層プリント配線板及びその部品実装方法の実施形態に関して説明したが、これらは例示であって、本発明はこれに限定されない。本発明は、当業者が日常的になしえる追加・変更・削除を含むものである。
【００９０】
本発明の技術的範囲は、添付の特許請求の範囲の記載に基づいて定められる。
【図面の簡単な説明】
【００９１】
【図１】図１は、第１実施形態に係る多層プリント配線板の構成の一例を示す図である。
【図２】図２は、図１の多層プリント配線板に電子部品等を実装した状態を示す図である。
【図３】図３は、第２実施形態に係る多層プリント配線板の構成の一例を示す図である。
【図４】図４は、図３の多層プリント配線板に電子部品等を実装した状態を示す図である。
【図５】図５は、図４の多層プリント配線板の利用例を説明する図である。
【図６Ａ】図６Ａは、所望の半田融点を示す半田組成の一例を例示する図表である。ここで、第１〜３半田と３種の異なる融点の組み合わせ例を例示する。
【図６Ｂ】図６Ｂは、所望の半田融点を示す半田組成の一例を例示する図表である。ここで、第１〜４半田と４種の異なる融点の組み合わせ例を例示する。
【図７Ａ】図７Ａに示すように、多層プリント配線板の製造工程におけるコア基板を用意する処理工程を説明する図である。
【図７Ｂ】図７Ｂに示すように、コア基板の上に絶縁層を形成する処理工程を説明する図である。
【図７Ｃ】図７Ｃに示すように、絶縁層にレーザで穴を明けを行う処理工程を説明する図である。
【図７Ｄ】図７Ｄに示すように、穴内面及び絶縁層表面に対して無電界銅メッキを析出して導通化する処理工程を説明する図である。
【図７Ｅ】図７Ｅに示すように、表面及び裏面の導体パターン形成を行う処理工程を説明する図である。
【図７Ｆ】図７Ｆに示すように、同様に裏面側の導体パターン形成を行う処理工程を説明する図である。
【図７Ｇ】図７Ｇに示すように、ここでは図７Ｂ〜図７Ｆの工程を更に一回繰り返すことにより、多層プリント配線板を製造している。
【符号の説明】
【００９２】
１０：多層プリント配線板、  ３０：コア基板、  ３６：スルーホール導体、  ３４：導体回路、  ４０：基板，多層プリント配線板、  ５０：下層側層間樹脂絶縁層、  ５８：導体回路、  ６０：バイアホール導体、  ７０：ソルダーレジスト層、  ７０Ｕ，７０Ｄ：開口、  ７６：半田バンプ、  ８０：導電性接続ピン、  ８６：半田バンプ、  ９０：フリップチップ接続方式の表面実装部品，ＩＣ、  ９６：半田バンプ、  １０６：半田バンプ、  １１６：半田バンプ、  １２０，１２０Ｕ，１２０Ｍ：非フリップチップ接続方式の表面実装部品，チップコンデンサ、  １５０：上層側層間樹脂絶縁層、  １５８：導体回路、  １６０：バイアホール導体、
【図１】
2007258489.tif 000004
【図２】
2007258489.tif 000005
【図３】
2007258489.tif 000006
【図４】
2007258489.tif 000007
【図５】
2007258489.tif 000008
【図６Ａ】
2007258489.tif 000009
【図６Ｂ】
2007258489.tif 000010
【図７Ａ】
2007258489.tif 000011
【図７Ｂ】
2007258489.tif 000012
【図７Ｃ】
2007258489.tif 000013
【図７Ｄ】
2007258489.tif 000014
【図７Ｅ】
2007258489.tif 000015
【図７Ｆ】
2007258489.tif 000016
【図７Ｇ】
2007258489.tif 000017