(57)【要約】      （修正有）【課題】デルタシグマ変調器において、１ビットＤ／Ａコンバータが出力する帰還信号である量子化ステップを、連続的に変化する電流信号とし、これを連続的に変化する電圧信号に変換して積分器に入力することにより、不連続な電圧信号により生じるノイズに起因する最終的なＡ／Ｄ変換出力への悪影響を解消する。【解決手段】積分器１と、１ビットＡ／Ｄコンバータ２と、１ビットＤ／Ａコンバータ３とを備え、アナログ入力をオーバーサンプリングし、デルタシグマ変調された量子化信号に変換するデルタシグマ変調器において、量子化誤差を抑制するために１ビットＤ／Ａコンバータ３で生成する帰還信号として電流帰還信号（＋Ｉｒｅｆ，−Ｉｒｅｆ）を用い、この電流帰還信号を電圧信号（＋Ｖｒｅｆ，−Ｖｒｅｆ）に変換したうえ積分器１に入力する。【選択図】図１
2007329840.tif 000002
【特許請求の範囲】
【請求項１】
積分器と、１ビットＡ／Ｄコンバータと、１ビットＤ／Ａコンバータとを備え、アナログ入力信号をオーバーサンプリングし、デルタシグマ変調された量子化信号に変換するデルタシグマ変調器において、
１ビットＤ／Ａコンバータで生成する帰還信号として電流帰還信号を用い、この電流帰還信号を電圧信号に変換して積分器に入力する
ことを特徴とするデルタシグマ変調器。
【請求項２】
電流帰還信号は１ビットＤ／Ａコンバータの差動回路で生成することを特徴とする請求項１記載のデルタシグマ変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ等の分野でデジタル信号処理を利用する場合に必要となるデルタシグマ（ΔΣ）型Ａ／Ｄコンバータに用いる変調器に関する。
【背景技術】
【０００２】
一般に、デルタシグマ型Ａ／Ｄコンバータでは、アナログ入力信号を最終的に必要なワードレート及びワード長のデジタル出力信号に変換するために、アナログ入力信号を最終ワードレートよりも速いレートでサンプリング、すなわちオーバーサンプリングし、さらにデルタシグマ変調によりパルス密度変調された量子化信号に変換し、デジタルフィルタを通して出力する。このように、デルタシグマ変調方式Ａ／Ｄ変換は、オーバーサンプリングと、デルタシグマ変調と、デジタルフィルタからなり、前記デルタシグマ変調は積分器と、１ビット（ｂｉｔ）Ａ／Ｄコンバータと、１ビット（ｂｉｔ）Ｄ／Ａコンバータを備えたデルタシグマ変調器で行われる。
【０００３】
従来のデルタシグマ変調器では、１ビットＡ／Ｄコンバータ（１ビット量子化器）の出力に応じて１ビットＤ／Ａコンバータが正または負の量子化ステップとして電圧信号（＋Ｖｒｅｆまたは−Ｖｒｅｆ）を発生し、この量子化ステップを積分器の入力側においてアナログ入力信号から減算する負帰還ループを構成している。すなわち、１ビットＤ／Ａコンバータは、１ビットＡ／Ｄコンバータで量子化信号が基準電圧よりも高く「Ｈ」が出力された時は、＋ＦＳを入力信号線に接続して、＋Ｖｒｅｆを出力する一方、逆に量子化信号が基準電圧よりも低く「Ｌ」が出力された時は、−ＦＳを入力信号線に接続して、−Ｖｒｅｆを出力し、これら電圧帰還信号をアナログ入力信号である入力電圧から減算して、この入力信号と量子化ステップの差分を積分器で積分することで、量子化誤差を抑制している。
【０００４】
この量子化誤差は、オーバーサンプリングの効果により、最終的なデジタル出力信号のナイキスト周波数にあたる必要周波数帯域よりも広い帯域に分布している。また、デルタシグマ変調のノイズシェイピングの効果により、量子化誤差はパスバンド付近の低周波数域では少なく、高周波数域に集中している。したがって、量子化信号をデジタルフィルタによりパスバンドに帯域制限し、同時に最終的に必要なワードレートのデジタル出力信号にデシメーションすれば、理論的にはＳ／Ｎ比の高いＡ／Ｄコンバータを実現可能である。
【０００５】
【特許文献１】特開平７−１４３００６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、従来のデルタシグマ変調器における１ビットＤ／Ａコンバータが出力する帰還信号である量子化ステップは、不連続に切り替わる電圧信号であったので、この切り替わりの際にスイッチングによるハザードノイズを生じることとなり、不連続な電圧信号は積分器に対してコモンノイズとして重畳し最終的なＡ／Ｄ変換出力に悪影響を与えていた。本発明は、この問題点を解消したデルタシグマ変調器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
すなわち、本発明の請求項１に係るデルタシグマ変調器は、積分器と、１ビットＡ／Ｄコンバータと、１ビットＤ／Ａコンバータとを備え、アナログ入力信号をオーバーサンプリングし、デルタシグマ変調された量子化信号に変換するデルタシグマ変調器において、量子化誤差を抑制するために１ビットＤ／Ａコンバータで生成する帰還信号として、従来の電圧帰還信号に換えて電流帰還信号を用い、この電流帰還信号を電圧信号に変換したうえ積分器に入力するものである。
【０００８】
また、本発明の請求項２に係るデルタシグマ変調器は、上記請求項１の構成において、電流帰還信号を１ビットＤ／Ａコンバータの差動回路で生成することを特徴とする。
【発明の効果】
【０００９】
本発明に係るデルタシグマ変調器によれば、不連続な変化を伴わない電流帰還信号を採用し、これを変換して不連続な変化を伴わない電圧信号としたうえ積分器に入力するので、不連続な変化に起因するノイズの発生を防いで、入力ダイナミックレンジを理想的な状態に近づけることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の好適な実施形態を添付図面に基づいて説明する。全体構成のブロック図である図１に示すように、デルタシグマ変調器は、オペアンプとキャパシタＣとからなる積分器１と、比較器である１ビットＡ／Ｄコンバータ２と、差動回路を備えた１ビットＤ／Ａコンバータ３とからなる。積分器１の出力を１ビットＡ／Ｄコンバータ２で特定の閾値レベル（基準電圧）と比較して正か負の１ビットデータに量子化し、１ビットＤ／Ａコンバータ３は、１ビットデータの極性に応じて、＋Ｉｒｅｆまたは−Ｉｒｅｆの量子化ステップを帰還電流として出力する。この＋Ｉｒｅｆまたは−Ｉｒｅｆの量子化ステップは、抵抗Ｒ２，Ｒ２を介して＋Ｖｒｅｆまたは−Ｖｒｅｆの帰還電圧に変換されたうえ、抵抗Ｒ１，Ｒ１を介したアナログ入力信号である入力電圧から減算され、この減算された電圧信号が積分器１に入力するよう負帰還ループを形成している。なお、図示していないが、本発明に係るデルタシグマ変調器を用いたデルタシグマ型Ａ／Ｄコンバータにおいては、デルタシグマ変調器の出力信号をデジタルフィルタを通したうえデジタル信号として出力する。
【００１１】
図では明らかでないが、積分器１のオペアンプは、全差動オペアンプで、同相帰還回路を備えており、出力オフセット電圧は所望の電圧に設定され、また、入力端子にも所望のオフセット電圧が加えられてこれが基準電圧（仮想グランド）となっている。そして、基準電圧＋Ｖｒｅｆ〜基準電圧−Ｖｒｅｆが入力ダイナミックレンジとなる。
【００１２】
１ビットＤ／Ａコンバータ３は、１ビットＡ／Ｄコンバータ２で量子化された１ビットデータに応じたデジタル出力信号の電圧がゲートに印加されるトランジスタ３１と、このデジタル出力信号の反転レベルの信号がゲートに印加されるトランジスタ３２と、トランジスタ３１および３２のソース側に接続された定電流源３３からなる差動回路を備えている。ここで、トランジスタ３１のゲートに印加される電圧値をＶ１、流れる電流値をＩ１とし、この時トランジスタ３２のゲートに印加される電圧値をＶ２、流れる電流値をＩ２として、定電流源３３の電流値をＩ３とすると、Ｉ１＋Ｉ２＝Ｉ３であり、Ｖ１＞Ｖ２ならばＩ１＞Ｉ２、Ｖ１＜Ｖ２ならばＩ１＜Ｉ２となり、前記電圧値Ｖ１とＶ２との大小関係に応じて、帰還電流＋Ｉｒｅｆまたは−Ｉｒｅｆが、Ｉ１，Ｉ２として出力されるよう構成している。図１は、トランジスタ３１のゲートに印加される電圧が負であり、トランジスタ３２のゲートに印加される電圧が正である場合を示している。そして、トランジスタ３２側の出力端からは＋Ｉｒｅｆが出力され、トランジスタ３１側の出力端からは−Ｉｒｅｆが出力される。逆に、１ビットＡ／Ｄコンバータ２で量子化された１ビットデータに応じたデジタル出力信号の電圧が正の場合には、トランジスタ３２側の出力端から−Ｉｒｅｆが出力され、トランジスタ３１側の出力端からは＋Ｉｒｅｆが出力される。
【００１３】
続いて、本実施形態に係るデルタシグマ変調器の動作を説明するが、この動作は従来知られている一般的なデルタシグマ変調器と基本的には同じであり、１ビットＤ／Ａコンバータ３が帰還信号として、帰還電流＋Ｉｒｅｆまたは−Ｉｒｅｆを出力する点で相違するものである。積分器１のキャパシタＣには、アナログ入力信号である電圧と基準電圧との差分が伝達され、また帰還電圧（＋Ｖｒｅｆまたは−Ｖｒｅｆ）と基準電圧との差分も伝達されるので、アナログ入力と１ビットＤ／Ａコンバータ３の出力が減算（加算）されることになる。積分器１で積分されたアナログ入力信号と帰還電圧との差分電圧値は１ビットＡ／Ｄコンバータ２に入力し、１クロックパルス毎に基準電圧値と比較して、基準電圧値を超えた場合は「Ｈ」を出力し、超えない場合は「Ｌ」を出力する。
【００１４】
この出力に応じて１ビットＤ／Ａコンバータ３の各トランジスタ３１，３２のゲートにはそれぞれ所定の電圧Ｖ１，Ｖ２が印加され、この電圧Ｖ１，Ｖ２に応じた電流Ｉ１，Ｉ２が各トランジスタ３１，３２に流れることになり、これに基づき１ビットＤ／Ａコンバータ３は帰還電流＋Ｉｒｅｆ，−Ｉｒｅｆを出力する。前述の通り１ビットＡ／Ｄコンバータ２の出力信号の電圧は、正または負の電圧へ不連続に切り替わり、１ビットＤ／Ａコンバータ３は出力信号電圧をそのままトランジスタ３１，３２のゲート入力として受けるが、トランジスタ３１，３２のドレイン側の出力においては、不連続な入力の変化の影響が抑制される。すなわち、トランジスタ３１，３２のゲート電圧が不連続に切り替わったとしても、そこに流れる電流値の変化はトランジスタの特性上から連続的になる。そして、この連続的に変化して得られる帰還電流＋Ｉｒｅｆ，−Ｉｒｅｆは、抵抗Ｒ２を介して連続的に変化する帰還電圧＋Ｖｒｅｆ，−Ｖｒｅｆに変換されて積分器１に入力する。このように、連続的に変化する帰還電流を電圧に変換したうえ、入力アナログ信号と減算して積分するよう構成したので、帰還電圧の変化に起因するノイズが生じることがない。
【００１５】
なお、本発明は上述の実施形態に限定されるものではなく、例えば、１ビットＤ／Ａコンバータ３で行う電流帰還信号の生成は差動回路に限られない。また、本発明に係るデルタシグマ変調器は、１次のデルタシグマＡＤコンバータはもちろん、２次以上のデルタシグマＡＤコンバータにも適用可能である。
【図面の簡単な説明】
【００１６】
【図１】デルタシグマ型変調器のブロック図。
【符号の説明】
【００１７】
１      積分器
２      １ビットＡ／Ｄコンバータ
３      １ビットＤ／Ａコンバータ
３１，３２      トランジスタ
３３      定電流源
【図１】
2007329840.tif 000003