(57)【要約】【課題】シリコンウェハをエピタキシコーティングする方法を提供し、エピタキシャルシリコンウェハの全体的平坦度を改善する。【解決手段】第１の水素流の水素雰囲気における第１のステップと低減された第２の水素流にエッチング剤を添加した雰囲気における第２のステップとで前処理し、続いて研磨面をエピタキシャルコーティングし、ウェハをエピタキシリアクタから取り出し、ここで所定数のエピタキシコーティングが終了するたびにサセプタのエッチング処理を行う。【選択図】図５
2007084428.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも前面の研磨された複数のシリコンウェハを用意し、用意されたシリコンウェハのそれぞれを順次にエピタキシリアクタ内のサセプタ上に載置してコーティングする
エピタキシャルシリコンウェハの製造方法において、
第１の水素流の水素雰囲気における第１のステップと低減された第２の水素流にエッチング剤を添加した雰囲気における第２のステップとで前処理し、続いて研磨面をエピタキシャルコーティングし、ウェハをエピタキシリアクタから取り出し、ここで所定数のエピタキシコーティングが終了するたびにサセプタのエッチング処理を行う
ことを特徴とするエピタキシャルシリコンウェハの製造方法。
【請求項２】
前処理を温度範囲９５０℃〜１２００℃で行う、請求項１記載の方法。
【請求項３】
水素雰囲気に添加するエッチング剤は塩化水素である、請求項１または２記載の方法。
【請求項４】
第１の水素流での水素雰囲気における前処理では、水素流は２０ｓｌｍ〜１００ｓｌｍであり、処理の持続時間は０ｓ〜１２０ｓである、請求項１から３までのいずれか１項記載の方法。
【請求項５】
水素流は４０ｓｌｍ〜６０ｓｌｍである、請求項４記載の方法。
【請求項６】
低減された第２の水素流にエッチング剤を添加した雰囲気における前処理では、水素流は０．５ｓｌｍ〜１０ｓｌｍであり、処理の持続時間は１０ｓ〜１２０ｓである、請求項１から５までのいずれか１項記載の方法。
【請求項７】
水素流は０．５ｓｌｍ〜５ｓｌｍである、請求項６記載の方法。
【請求項８】
エピタキシコーティングを、トリクロルシランを用いて堆積温度１０５０℃〜１１５０℃で行う、請求項１から７までのいずれか１項記載の方法。
【請求項９】
１回〜５回のエピタキシコーティング後にエッチング剤として塩化水素を用いたサセプタのエッチング処理を行う、請求項１から８までのいずれか１項記載の方法。
【請求項１０】
エッチング剤を用いた処理後にサセプタをケイ素によりコーティングする、請求項１から９までのいずれか１項記載の方法。
【請求項１１】
用意するシリコンウェハは単結晶ケイ素材料から成るウェハ、ＳＯＩ（"silicon-on-insulator"）ウェハ、歪みケイ素層（"strained silicon"）を備えたシリコンウェハまたはｓＳＯＩ（"strained silicon-on-insulator"）ウェハである、請求項１から１０までのいずれか１項記載の方法。
【請求項１２】
前面および後面を備えたシリコンウェハにおいて、
少なくとも前面が研磨されており、少なくとも前面にエピタキシャル層が被着されており、エッジ除外領域２ｍｍに対して全体的平坦度値ＧＢＩＲが０．０７μｍ〜０．３μｍである
ことを特徴とするシリコンウェハ。
【請求項１３】
全体的平坦度値ＧＢＩＲが０．０７μｍ〜０．２５μｍである、請求項１２記載のウェハ。
【請求項１４】
全体的平坦度値ＧＢＩＲが０．０７μｍ〜０．１５μｍである、請求項１３記載のウェハ。
【請求項１５】
サイズ２６×８ｍｍ２のパターンセグメントである部分領域について，エッジ除外領域２ｍｍに対して局所的平坦度最大値ＳＢＩＲｍａｘが０．１μｍ以下である、請求項１２から１４までのいずれか１項記載のウェハ。
【請求項１６】
局所的平坦度最大値ＳＢＩＲｍａｘが０．０５μｍ以下である、請求項１５記載のウェハ。
【請求項１７】
シリコンウェハはエピタキシャル層を備えた単結晶ケイ素材料から成るウェハ、ＳＯＩウェハ、歪みケイ素層を備えたシリコンウェハまたはｓＳＯＩウェハである、請求項１２から１６までのいずれか１項記載のウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法に関する。
【背景技術】
【０００２】
エピタキシコーティングされたシリコンウェハすなわちエピタキシャルシリコンウェハは、半導体産業における使用、特に高度に集積されたエレクトロニクス部品、例えばマイクロプロセッサまたはメモリチップなどの製造に適している。こんにちのマイクロエレクトロニクスでは出発材料すなわち基板の全体的平坦度および局所的平坦度、厚さ分布、一方側の局所的平坦度すなわちナノトポロジおよび欠陥フリー性などについて高い要求が課せられている。
【０００３】
全体的平坦度とは、定義すべきエッジ除外領域を除いたウェハ表面全体に係わるものである。これはＧＢＩＲ（"global backsurface-referenced ideal plane/range"＝半導体ウェハの表側の面全体について裏側の面を基準とする理想平面からの正負の偏差の範囲）により記述される。これは以前に慣用的であったＴＴＶ（"total thickness variation"＝全厚さのばらつき）という記述に対応するものである。
【０００４】
さらに、以前に慣用的であったＬＴＶ（"local thickness variation"）という記述はこんにちＳＥＭＩ規格に準拠してＳＢＩＲ（"site backsurface-referenced ideal plane/range"＝定義された寸法の個々の素子面について裏側の面を基準とする理想平面からの正負の偏差の範囲）と称され、これは１つの素子面すなわち"サイト"のＧＢＩＲまたはＴＴＶに相応する。局所的平坦度ＳＢＩＲは全体的平坦度ＧＢＩＲとは異なり、ウェハ上の定義されたフィールド、すなわちサイトジオメトリと称されるサイズ２６×８ｍｍ２の測定窓のパターンセグメントについての値である。ここでサイトジオメトリの最大値ＳＢＩＲｍａｘとは１つのシリコンウェハ上で考慮される複数の素子面についてのＳＢＩＲ値のうち最大のものである。
【０００５】
局所的平坦度最大値またはサイトジオメトリ最大値ＳＢＩＲｍａｘは、通常、例えば３ｍｍの所定のエッジ除外領域ＥＥ（"edge exclusion"）を考慮して求められる。シリコンウェハ上の名目上のエッジ除外領域の面積は通常ＦＱＡ（"fixed quality area"）と称される。面積の一部はＦＱＡ外に位置するもののその中心がＦＱＡ内に位置するサイトは"パーシャルサイト"と称される。局所的平坦度最大値を求める場合、"パーシャルサイト"が用いられることは少なく、いわゆる"フルサイト"、すなわち完全にＦＱＡ内に位置する素子面のみが用いられることが多い。平坦度最大値を比較できるようにするためには、エッジ除外領域ひいてはＦＱＡサイズその他により"パーシャルサイト"が考慮されたか否かを表すことが不可欠である。
【０００６】
またコスト最適化の観点から、こんにちでは、素子面が例えばメーカ専用の唯一のＳＢＩＲｍａｘを上回っているからといってただちにシリコンウェハをはねのけるのではなく、素子面に対して所定のパーセント分、例えば１％高い値を許容するのがふつうである。通常、サイトのうちジオメトリパラメータの所定の限界値を下方超過するパーセント分または当該の下方超過に対する許容パーセント分はＰＵＡ（"percent useable area"）値により表される。例えばＳＢＩＲｍａｘ０．７μｍ以下、ＰＵＡ値９９％であるというとき、サイトの９９％が０．７μｍ以下のＳＢＩＲｍａｘを有し、サイトの残り１％についてはそれより高いＳＢＩＲ値すなわちチップ歩留りが許容されるということになる。
【０００７】
従来技術によれば、シリコンウェハは、ケイ素の単結晶を個々のウェハへ分割するステップ、機械的感受性の高いエッジを面取りするステップ、およびグラインディング・ラッピング・ポリシングなどの研磨ステップのプロセスシーケンスにより製造される。欧州公開第５４７８９４号明細書からはラッピングプロセスが公知であり、欧州公開第２７２５３１号明細書および欧州公開第５８０１６２号明細書からはグラインディングプロセスが公知である。
【０００８】
最終的な平坦度は一般にポリシングステップにより形成される。場合によってはこれに先行して障害となる結晶層および汚染物を除去するためのエッチングステップが行われることもある。適切なエッチングプロセスは例えば独国特許第１９８３３２５７号明細書から公知である。古典的な一方面のみの研磨プロセスすなわちシングルサイドポリシングプロセスでは一般に並行的な平坦度が劣化するのに対し、両面の研磨プロセスすなわちダブルサイドポリシングではシリコンウェハの平坦度が改善される。
【０００９】
したがって研磨されるシリコンウェハでは適切な処理ステップ、例えばグラインディング、ラッピングおよびポリシングにより必要な平坦度が達成されるよう試みられる。
【００１０】
ここでシリコンウェハのポリシング後、たいていの場合、平坦なシリコンウェハの厚さは縁に向かって低減される。これを"エッジロールオフ"と称する。エッチングプロセスにおいても、処理すべきシリコンウェハの縁を強く削り、このようなロールオフ部を形成することが多い。
【００１１】
これとは反対に、シリコンウェハを凹状にポリシングすることもよく行われている。凹状に研磨されたシリコンウェハでは、中央が薄く、縁に向かって厚さが上昇するが、外縁領域では厚さが低減されている。
【００１２】
独国特許第１９９３８３４０号明細書には、単結晶のシリコンウェハ上に、後に半導体素子の被着される単結晶ケイ素層、いわゆるエピタキシャル層が堆積されることが記載されている。このようなデバイスは均一の材料から成るシリコンウェハに比べて、例えばバイポーラＣＭＯＳ回路のチャージ交番ひいては素子の短絡すなわちラッチアップ問題の阻止、ＣＯＰ（"crystal-originated particles"）数の低下などの欠陥密度の低減、および酸素含有量の低減など、或る程度の利点を有する。これにより素子領域における酸素の急変化による短絡のおそれが排除される。
【００１３】
従来技術によれば、エピタキシャルシリコンウェハは適切な前処理、すなわち剥離研磨ステップ、最終研磨ステップ、洗浄ステップおよびエピタキシステップのプロセスシーケンスにより製造される。
【００１４】
独国公開第１００２５８７１号明細書からは、前面にエピタキシャル層の堆積されたシリコンウェハの製造方法が公知である。この方法は、（ａ）唯一の研磨ステップとしての剥離研磨ステップ、（ｂ）シリコンウェハの水系洗浄および乾燥ステップ、（ｃ）エピタキシリアクタ内で温度９５０℃〜１２５０℃でシリコンウェハの前面を前処理する前処理ステップ、および（ｄ）前処理されたシリコンウェハの前面へエピタキシャル層を堆積する堆積ステップを有する。
【００１５】
シリコンウェハを粒子負荷から保護するために、ポリシング後のシリコンウェハに水系洗浄を施すことはよく行われている。こうした水系洗浄はシリコンウェハの前面および後面に、洗浄および測定のタイプに応じて約０．５ｎｍ〜２ｎｍのきわめて薄い自然酸化物を生じる。
【００１６】
この自然酸化物はエピタキシリアクタ内での水素雰囲気における前処理の際に除去される。水素雰囲気における前処理はＨ２ベークとも称される。
【００１７】
第２のステップでは、シリコンウェハの前面の表面粗面性が低減され、表面の研磨欠陥が除去される。これは通常、少量のエッチング剤、例えばガス状の塩化水素ＨＣｌを添加した水素雰囲気における前処理によって行われる。
【００１８】
しばしば、エッチング剤ＨＣｌのほか、シラン化合物、例えばモノシランＳｉＨ４，ジクロルシランＳｉＨ２Ｃｌ２，トリクロルシラン（ＴＣＳ）ＳｉＨＣｌ３またはテトラクロルシランＳｉＣｌ４が、ケイ素の堆積分および剥離分が同重量となるように水素雰囲気に添加される。この２つの反応は充分に高い反応速度で進行し、表面のケイ素は移動しやすくなり、表面の平滑化および欠陥除去が達成される。
【００１９】
エピタキシリアクタ、特に半導体産業においてシリコンウェハ上にエピタキシャル層を堆積するために使用されるリアクタは従来技術から公知である。
【００２０】
全コーティングステップまたは全堆積ステップにわたって、１つまたは複数のシリコンウェハは、熱源、例えばランプまたはランプグループによって有利には上方および下方から加熱され、続いてソースガス、キャリアガスおよび場合によりドーパントガスから成る混合ガスにさらされる。
【００２１】
エピタキシリアクタのプロセスチャンバ内のシリコンウェハの載置台として、例えばグラファイト、ＳｉＣまたは石英から成るサセプタが用いられる。シリコンウェハは堆積プロセスのあいだ当該のサセプタ上またはサセプタの切欠部内に載置される。これにより均等な加熱が保証され、通常は堆積の行われないシリコンウェハの後面がソースガスから保護される。従来技術によればプロセスチャンバは１つまたは複数のシリコンウェハに対して構成されている。
【００２２】
１５０ｍｍ以上の径を有するシリコンウェハでは通常、個別ウェハリアクタが使用され、シリコンウェハは個々に処理される。なぜなら良好なエピタキシャル層の厚さ均等性が得られるからである。層の厚さ均等性は種々の手段、例えばガス流（Ｈ２，ＳｉＨＣｌ３）の変更、ガス流入装置すなわちインジェクタの組み込みおよび調整、堆積温度の変更、またはサセプタの修正により調整することができる。
【００２３】
またエピタキシプロセスでは１回または複数回のシリコンウェハのエピタキシコーティングの後、基板を取り除いたサセプタのエッチング処理を行うのがふつうである。ここではサセプタおよびプロセスチャンバの部分からケイ素の沈着物が除去される。個別ウェハリアクタにおいて例えば塩化水素ＨＣｌを用いる当該のエッチングは、たいていのケースでは１個〜５個のシリコンウェハを処理した後、薄いエピタキシャル層を部分的に堆積するケースでは１０個〜２０個のシリコンウェハを処理した後に行われる。ふつうは唯一のＨＣｌエッチング処理が行われるか、または１回のＨＣｌエッチング処理および短時間のサセプタコーティングが行われる。
【００２４】
エピタキシャルシリコンウェハを良好な全体的平坦度で製造することはきわめて困難である。なぜなら前述したように基板として通常、凹状に研磨されたシリコンウェハが用いられるからである。従来技術では、エピタキシプロセス後、エピタキシャルシリコンウェハの全体的平坦度および局所的平坦度は凹状に研磨されたシリコンウェハに比べて劣化する。このことは堆積されたエピタキシャル層そのものが所定の非平坦性を有することに関連している。
【００２５】
厚めのエピタキシャル層を凹状に研磨されたシリコンウェハに堆積し、この層の厚さを中心から縁へ向かって低下させれば、シリコンウェハの元の凹形状が補償され、全体的平坦度が改善されるであろう。ただしこの場合エピタキシャルシリコンウェハの重要な仕様、すなわちエピタキシャル層の均等性の限界値などが上方超過される可能性を回避できないので、この手段はシリコンウェハのエピタキシプロセスでは問題とならない。
【特許文献１】欧州公開第２７２５３１号明細書
【特許文献２】欧州公開第５８０１６２号明細書
【特許文献３】独国特許第１９８３３２５７号明細書
【特許文献４】独国特許第１９９３８３４０号明細書
【特許文献５】独国公開第１００２５８７１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２６】
本発明の課題は、シリコンウェハをエピタキシコーティングする方法を提供し、エピタキシャルシリコンウェハの全体的平坦度を改善できるようにすることである。
【課題を解決するための手段】
【００２７】
この課題は、少なくとも前面の研磨された複数のシリコンウェハを用意し、用意されたシリコンウェハのそれぞれを順次にエピタキシリアクタ内のサセプタ上に載置してコーティングするエピタキシャルシリコンウェハの製造方法において、第１の水素流の水素雰囲気における第１のステップと低減された第２の水素流にエッチング剤を添加した雰囲気における第２のステップとで前処理し、続いて研磨面をエピタキシャルコーティングし、ウェハをエピタキシリアクタから取り出し、ここで所定数のエピタキシコーティングが終了するたびにサセプタのエッチング処理を行うことにより解決される。
【発明を実施するための最良の形態】
【００２８】
本発明の方法ではまず少なくとも前面の研磨された複数のシリコンウェハが用意される。
【００２９】
このために従来技術にしたがって、有利にはチョクラルスキー法のるつぼ引き上げによって形成されたケイ素単結晶が公知の分離プロセス、有利には自由粒（スラリー）または結合粒のダイヤモンドワイヤのワイヤソーを介して複数のシリコンウェハへスライシングされる。
【００３０】
さらに機械的な処理ステップ、例えばシーケンシャルなシングルサイドグラインディングＳＳＧ、並列的なダブルウェハグラインディングＤＤＧまたはラッピングなどが行われる。
【００３１】
シリコンウェハのエッジおよび場合により存在する機械的マーク、例えば配向用のノッチまたはシリコンウェハ縁のほぼ直線状のフラット部も一般に面取り処理すなわちエッジノッチグラインディングにより処理される。
【００３２】
また洗浄ステップおよびエッチングステップを含む化学的処理ステップも行われる。
【００３３】
グラインディング・洗浄・エッチングステップの後、シリコンウェハの表面の平滑化が剥離研磨により行われる。シングルサイドポリシングＳＳＰではシリコンウェハの後面が処理中に接合剤接着、真空接着または粘着により支持プレート上に保持される。ダブルサイドポリシングＤＳＰではシリコンウェハは薄い歯付きウェハに緩く係合され、研磨布によってカバーされた上方および下方の研磨テーブルから浮き上がり、前面および後面が同時に研磨される。
【００３４】
続いてシリコンウェハの前面が有利にはベールなしで（schleierfrei）、例えばアルカリ性研磨剤を加えたソフト研磨布により研磨される。このステップで達成すべきシリコンウェハの平坦度に対して材料剥離は比較的小さく、有利には０．０５μｍ〜１．５μｍである。技術文献ではこのステップはＣＭＰ（化学的機械的研磨プロセス）と称されることが多い。
【００３５】
有利には、用意されたシリコンウェハは研磨ステップおよびエッチングステップによるエッジロールオフをシリコンウェハの外縁領域まで制限するために、凹状に研磨される。
【００３６】
用意されたシリコンウェハの全体的平坦度値ＧＢＩＲは通常、エッジ除外領域２ｍｍのとき０．３μｍ〜０．５μｍである。
【００３７】
研磨後、シリコンウェハに対し、従来技術にしたがって水系洗浄および乾燥が行われる。これは、複数のシリコンウェハをバッチとして同時に槽内でまたはスプレープロセスによって洗浄してもよいし、ウェハごとに個別に洗浄してもよい。
【００３８】
有利には、用意するシリコンウェハは単結晶ケイ素材料から成るウェハ、ＳＯＩ（"silicon-on-insulator"）ウェハ、歪みケイ素層を備えたシリコン（"strained silicon"）ウェハまたはｓＳＯＩ（"strained silicon-on-insulator"）ウェハである。ＳＯＩウェハ、ｓＳＯＩウェハまたは歪みケイ素層を備えたウェハの製造方法、例えばスマートカット法は従来技術から公知である。
【００３９】
既に研磨されているシリコンウェハは続いてエピタキシリアクタ内で個別に前処理される。この前処理は水素雰囲気における処理すなわちＨ２ベークおよび水素にエッチング剤を添加した雰囲気における処理を含み、有利にはそれぞれ温度範囲９５０℃〜１２００℃で行われる。
【００４０】
エッチング剤は有利には塩化水素ＨＣｌである。
【００４１】
水素雰囲気における前処理は、有利には水素流２０ｓｌｍ〜１００ｓｌｍ、特に有利には４０ｓｌｍ〜６０ｓｌｍで行われる。ここでｓｌｍとは標準リットル毎分（Standard Liter pro Minute）のことである。
【００４２】
水素雰囲気における前処理の持続時間は有利には０ｓ〜１２０ｓである。
【００４３】
水素にエッチング剤を添加した雰囲気における前処理は、有利には５Ｖｏｌ％〜２０Ｖｏｌ％の範囲の塩化水素ＨＣｌが水素に添加され、剥離速度０．０１μｍ／ｍｉｎ〜０．２μｍ／ｍｉｎで行われる。
【００４４】
さらに水素にエッチング剤を添加した雰囲気における前処理では、水素流はＨ２ベーク前処理に比べて格段に低減される。
【００４５】
有利には、水素流は０．５ｓｌｍ〜１０ｓｌｍまで低減される。
【００４６】
特に有利には、水素流は０．５ｓｌｍ〜５ｓｌｍまで低減される。
【００４７】
エピタキシャルシリコンウェハの全体的平坦度は、低減された水素流にエッチング剤を添加して行う前処理により改善することができる。
【００４８】
塩化水素によるエッチングステップで水素流を低減することにより、シリコンウェハの厚さは中心部分に比べて縁領域で著しく低減される。これによりシリコンウェハの凹状の初期ジオメトリが得られる。
【００４９】
水素流を５０ｓｌｍとし通常の塩化水素濃度で行うエッチング処理ではシリコンウェハの縁領域の材料剥離量の増大は観察されないのに対して、水素流を０．５ｓｌｍ〜１０ｓｌｍまで低減し塩化水素濃度を高めるエッチング処理では、処理の持続時間に応じて、シリコンウェハの縁領域の材料剥離量は１００ｎｍ〜３００ｎｍに達する。
【００５０】
したがって塩化水素エッチング処理では、シリコンウェハの縁領域での所望の材料剥離量に応じて、持続時間を１０ｓ〜１２０ｓとすると有利である。
【００５１】
本発明の特に有利な点は、シリコンウェハの前面が、前処理ステップに続くエピタキシャルケイ素層の堆積にとって最適な形状を有するということである。なぜならシリコンウェハの前処理により縁領域が平坦化され、シリコンウェハの凹状が少なくとも部分的に補償されるからである。
【００５２】
前処理ステップの後、エピタキシャル層は少なくともシリコンウェハの研磨された前面に堆積される。このためにキャリアガスとしての水素がソースガスとしてのシランソースに添加される。エピタキシャル層の堆積は使用されるシランソースに依存して温度範囲９００℃〜１２００℃で行われる。
【００５３】
有利には、シランソースとしてトリクロルシランＴＣＳが堆積温度範囲１０５０℃〜１１５０℃で使用される。
【００５４】
堆積されるエピタキシャル層の厚さは有利には０．５μｍ〜５μｍである。
【００５５】
エピタキシャル層の堆積後、エピタキシャルシリコンウェハはエピタキシリアクタから取り出される。
【００５６】
シリコンウェハへのエピタキシコーティングが所定回数行われるたびに、サセプタがエッチング剤、有利には塩化水素ＨＣｌで処理され、サセプタから例えばケイ素沈着物が除去される。
【００５７】
有利には、サセプタのエッチング処理はシリコンウェハのエピタキシコーティングが１回〜５回終了するたびに行われる。このときにはエピタキシャルシリコンウェハは取り出され、基板を載置されていないサセプタが塩化水素ＨＣｌで処理される。
【００５８】
有利には、ケイ素沈着物を除去するために、サセプタ表面のほか、プロセスチャンバ全体も塩化水素によって洗浄される。
【００５９】
有利には、サセプタのエッチング処理後、さらなるエピタキシプロセス前に、サセプタをケイ素でコーティングする。このようにすればエピタキシコーティングすべきシリコンウェハをサセプタ上に直接に載置しなくてよくなるので有利である。
【００６０】
また本発明の方法は、前面および後面を備えたシリコンウェハであって、少なくとも前面が研磨されており、少なくとも前面にエピタキシャル層が被着されており、エッジ除外領域２ｍｍに対して全体的平坦度値が０．０７μｍ〜０．３μｍとなるウェハの製造に適していることがわかっている。
【００６１】
少なくとも前面を研磨した後に水系洗浄が行われ、これにより上部に自然酸化物層の形成されたシリコンウェハは、続いてエピタキシリアクタ内で水素雰囲気における前処理にかけられ、自然酸化物が除去される。さらに、格段に低減された水素流に塩化水素を添加した雰囲気における第２の前処理ステップで意図的にシリコンウェハの縁領域のケイ素材料が除去される。これにより研磨されたシリコンウェハの凹状の初期ジオメトリが少なくとも部分的に補償され、平坦なジオメトリ形状が得られる。こうして前処理ステップが終了すると少なくとも前面にエピタキシャル層を備えたウェハが得られる。
【００６２】
本発明のエピタキシャルシリコンウェハを１ロット測定したところ、０．５ｓｌｍ〜１０ｓｌｍまで低減された水素流にエッチング剤を添加した雰囲気における前処理を持続時間１０ｓ〜１２０ｓ行った場合、エッジ除外領域２ｍｍに対して、それぞれ０．１１μｍ，０．１５μｍ，０．１７μｍ，０．２５μｍ，０．２９μｍの全体的平坦度値ＧＢＩＲが得られた。
【００６３】
有利には、本発明のシリコンウェハの全体的平坦度値ＧＢＩＲは０．０７μｍ〜０．２５μｍである。
【００６４】
水素流を５ｓｌｍ以下まで低減すると、エピタキシャルシリコンウェハの全体的平坦度値はさらに改善されることがわかっている。
【００６５】
本発明のエピタキシャルシリコンウェハを１ロット測定したところ、Ｈ２ベーク時の水素流５０ｓｌｍに比べて５ｓｌｍまで低減された水素流にエッチング剤を添加した雰囲気における前処理を行った場合、エッジ除外領域２ｍｍに対して０．０７μｍ，０．０９μｍ，０．１２μｍ，０．１４μｍの全体的平坦度値ＧＢＩＲが得られた（実施例を参照）。
【００６６】
したがってエピタキシャルシリコンウェハは有利にはエッジ除外領域２ｍｍのとき全体的平坦度値０．０７μｍ〜０．１５μｍを有する。
【００６７】
シリコンウェハは有利には、エピタキシャル層を備えた単結晶ケイ素材料から成るウェハ、ＳＯＩ（"silicon-on-insulator"）ウェハ、歪みケイ素層（"strained silicon"）を備えたウェハ、またはｓＳＯＩウェハ（"strained silicon-on-insulator"）である。
【００６８】
本発明のシリコンウェハの０．３μｍ以下のＧＢＩＲ値は次世代技術（ｈｐ４５テクノロジノード）および次々世代技術（ｈｐ３２テクノロジノード）用の出発材料への要求を満足している。
【００６９】
ここで本発明のシリコンウェハでは、サイズ２６×８ｍｍ２のパターンセグメントの部分領域について、同様にエッジ除外領域２ｍｍのとき、局所的平坦度値ＳＢＩＲｍａｘは０．１μｍ以下、有利には０．０５μｍ以下である。ここで３３６個のセグメントのうち５２個は"パーシャルサイト"である。これらの"パーシャルサイト"は有利にはＳＢＩＲｍａｘを求める際に考慮される。ＰＵＡ値は有利には１００％である。
【実施例】
【００７０】
従来技術によって製造され、前面をＣＭＰ研磨された径３００ｍｍのシリコンウェハにエピタキシャル層が堆積されている。エピタキシコーティングすべきシリコンウェハは凹状に研磨されており、凹状の初期ジオメトリおよびエッジロールオフを有する。
【００７１】
当該のシリコンウェハのエピタキシリアクタでの前処理では、まず水素流５０ｓｌｍの水素雰囲気における前処理が行われる。
【００７２】
続いて本発明により５ｓｌｍに低減された水素流に塩化水素を添加した雰囲気における前処理が行われる。この塩化水素を用いた前処理の持続時間は６０ｓである。
【００７３】
続いて堆積温度１１２０℃，トリクロルシラン流１７ｓｌｍでエピタキシャル層が堆積される。
【００７４】
プロセスの結果を以下に図１〜図６に則して説明する。ここで図２，図４，図６には円形のシリコンウェハのジオメトリが概略的に示されている。
【００７５】
図１には凹状に研磨されたシリコンウェハの径３００ｍｍ［半径−１４８ｍｍから＋１４８ｍｍ］に対する厚さのラインスキャンプロフィルが示されている。ここではエッジ除外領域２ｍｍを基礎とする。厚さは中心から縁へ向かって増大するが、縁では低減されている。
【００７６】
エッジ除外領域２ｍｍのとき全体的平坦度ＧＢＩＲは０．３μｍとなる。
【００７７】
図２には凹状に研磨されたシリコンウェハをサイズ２６×８ｍｍ２の３３６個の素子面すなわち"サイト"に分割したときのサイトジオメトリ値ＳＢＩＲが示されている。３３６個の素子面のうち５２個は"パーシャルサイト"である。エッジ除外領域２ｍｍ，ＦＱＡ２９６ｍｍ、全ての"パーシャルサイト"を考慮に入れるとすると、この場合、サイトジオメトリ最大値ＳＢＩＲｍａｘは０．１７４μｍとなる。
【００７８】
図３にはエピタキシャルシリコンウェハの径に対する厚さと凹状に研磨されたシリコンウェハの径に対する厚さとの差が示されている。厚さの差は中心から縁へ向かって低下し、縁領域で再び上昇する。これは堆積されたエピタキシャル層の実際の厚さには相応しないが、前処理ステップによる厚さの変化は考慮されている。シリコンウェハの縁ではエッチング剤を用いた前処理中に材料が剥離するので、これにより縁に堆積するケイ素は図３に示されているよりも格段に多くなっている。縁での材料剥離量は約１５０ｎｍ〜２００ｎｍであり、これは厚さ２．６μｍ±１．５％の均一なエピタキシャル層によって成長したものである。これによりエピタキシャル層の層厚さの均等性に対する仕様は維持される。
【００７９】
図４にはエピタキシャルシリコンウェハのＳＢＩＲ値が示されている。この図から凹状に研磨されたシリコンウェハに比べてサイトジオメトリ値が格段に改善されていることがわかる。ここではサイズ２６×８ｍｍ２の３３６個の"サイト"において、"パーシャルサイト"５２個、エッジ除外領域２ｍｍ、ＦＱＡ２９６ｍｍとしたとき、ＳＢＩＲｍａｘは０．０８６μｍである。
【００８０】
図５にはＣＭＰ研磨およびエピタキシャルコーティングされたシリコンウェハの径に対する厚さのラインスキャンプロフィルが示されている。この図から、エッジ除外領域２ｍｍのとき全体的平坦度値ＧＢＩＲが０．１２μｍとなり、凹状に研磨されたシリコンウェハに比べて全体的平坦度が格段に改善されていることがわかる。従来技術ではエピタキシコーティングによりシリコンウェハの平坦度が全体的にも局所的にも劣化してしまっていたので、こうした値はこれまで得られなかった。
【００８１】
図６には凹状に研磨されたシリコンウェハのＳＢＩＲ値とエピタキシャルシリコンウェハのＳＢＩＲ値との差分が素子面ごとに示されている。正の符号はＳＢＩＲ値の劣化を表し、負の符号はＳＢＩＲ値の改善を表している。特にエピタキシャルシリコンウェハの縁領域で局所的平坦度が改善されている。この改善は大幅に低減された水素流に塩化水素ＨＣｌを添加した雰囲気における前処理によるシリコンウェハ縁領域での平坦化によるものである。
【図面の簡単な説明】
【００８２】
【図１】凹状に研磨されたシリコンウェハの径に対する厚さのラインスキャンプロフィルである。
【図２】凹状に研磨されたシリコンウェハのＳＢＩＲ値を示す図である。
【図３】エピタキシャル層の径に対する厚さのラインスキャンプロフィルである。
【図４】エピタキシャルシリコンウェハのＳＢＩＲ値を示す図である。
【図５】エピタキシャルシリコンウェハの径に対する厚さのラインスキャンプロフィルである。
【図６】凹状に研磨されたウェハのＳＢＩＲ値とエピタキシャルシリコンウェハのＳＢＩＲ値との差分を素子面ごとに示す図である。
【図１】
2007084428.tif 000003
【図３】
2007084428.tif 000004
【図４】
2007084428.tif 000005
【図５】
2007084428.tif 000006
【図６】
2007084428.tif 000007
【図２】
2007084428.tif 000008