(57)【要約】【課題】入力信号レベルに応じて複数のアナログアンプのゲインを自動的に制御しながら、各アンプのトータルゲインを一定に維持して、出力信号のＳ／Ｎ比の向上を図り得るアナログ多段増幅回路を提供する。【解決手段】入力信号Ｖinが入力される入力段アンプ１１と、出力信号Ｖoutを出力する出力段アンプ１２と、入力段アンプと出力段アンプとの間に介在されて、入力段アンプの出力信号に含まれるノイズ成分を減衰させて出力段アンプに出力するフィルター１３とを備えたアナログ多段増幅回路であって、入力段アンプの出力信号に基づいて、出力信号レベルを最大とするように入力段アンプのゲインを制御する制御信号を出力する自動利得制御回路１４と、自動利得制御回路の制御信号に基づいて、入力段アンプと出力段アンプのトータルゲインを一定とするように、出力段アンプのゲインを調整する第一の利得調整回路１５とを備えた。【選択図】図１
2007174289.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力される入力段アンプと、
出力信号を出力する出力段アンプと、
前記入力段アンプと出力段アンプとの間に介在されて、前記入力段アンプの出力信号に含まれるノイズ成分を減衰させて前記出力段アンプに出力するフィルターと
を備えたセンサ用アナログ多段増幅回路であって、
前記入力段アンプの出力信号に基づいて、出力信号レベルを最大とするように前記入力段アンプのゲインを制御する制御信号を出力する自動利得制御回路と、
前記自動利得制御回路の制御信号に基づいて、前記入力段アンプと出力段アンプのトータルゲインを一定とするように、前記出力段アンプのゲインを調整する第一の利得調整回路と
を備えたことを特徴とするセンサ用アナログ多段増幅回路。
【請求項２】
前記自動利得制御回路は、
前記入力段アンプの出力信号の絶対値を生成する絶対値回路と、
前記絶対値回路の出力信号のピーク値を保持するピークホールド回路と、
前記ピークホールド回路の出力信号に基づいて前記入力段アンプのゲインを調整する第二の利得調整回路と
を備えたことを特徴とする請求項１記載のセンサ用アナログ多段増幅回路。
【請求項３】
前記フィルターは、ハイパスフィルターと、同期検波回路と、ローパスフィルターを直列に接続して構成したことを特徴とする請求項１又は２記載のセンサ用アナログ多段増幅回路。
【請求項４】
前記出力段アンプには、前記入力信号の温度特性を補正する温度特性補正回路を接続したことを特徴とする請求項１乃至３のいずれか１項に記載のセンサ用アナログ多段増幅回路。
【請求項５】
前記出力段アンプには、トータルゲインを電源電圧に比例して変動させるレシオメトリック回路を接続したことを特徴とする請求項１乃至３のいずれか１項に記載のセンサ用アナログ多段増幅回路。
【請求項６】
前記入力段アンプを複数段のアンプで構成し、該入力段アンプの各アンプを前記自動利得制御回路で制御したことを特徴とする請求項１乃至５のいずれか１項に記載のセンサ用アナログ多段増幅回路。
【請求項７】
前記絶対値回路とピークホールド回路とに電源を間歇的に供給するスイッチ回路と、
前記絶対値回路とピークホールド回路の不活性時に、該ピークホールド回路の出力信号を保持して前記第二の利得調整回路に出力する第一のデータホールド回路と、
前記絶対値回路とピークホールド回路の不活性時に、前記第二の利得調整回路の出力信号を保持して前記第一の利得調整回路に出力する第二のデータホールド回路と
を備えたことを特徴とする請求項２乃至６のいずれか１項に記載のセンサ用アナログ多段増幅回路。
【請求項８】
前記第一及び第二の利得調整回路の出力信号に基づいてゲインが調整される第一及び第二のゲインモニターアンプと、
前記第一及び第二のゲインモニターアンプの出力信号に基づいて、前記第一の利得調整回路を制御する第三の利得調整回路と
を備えたことを特徴とする請求項２乃至６のいずれか１項に記載のセンサ用アナログ多段増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、微小入力信号を増幅するアナログ多段増幅回路に関するものである。
近年、様々な分野でセンサが使用され、そのセンサの小型化が進んでいる。また、センサの小型化にともない、その出力信号が微小となっている。従って、センサの微小な出力信号を増幅するアナログ多段増幅回路のＳ／Ｎ比を向上させることが必要となっている。
【背景技術】
【０００２】
図１６は、センサ等から出力される微小な入力信号Ｖinを増幅するアナログ多段増幅回路の一例を示す。入力信号Ｖinは直列に接続される入力段及び出力段のアンプ１，２で増幅されて、出力信号Ｖoutとして出力される。入力段及び出力段のアンプ１，２間にはハイパスフィルター３が介在され、入力段のアンプ１の出力信号に含まれる低周波ノイズを除去する。
【０００３】
このような増幅回路のトータルゲインは、アンプ１のゲインとアンプ２のゲインとを乗算した値となり、そのトータルゲインが一定となるように設定される。
また、Ｓ／Ｎ比を向上させるためには、アンプ１のゲインを大きく設定し、ハイパスフィルター３でノイズ成分を減衰させた後に、アンプ２でトータルゲインが一定となるように増幅することが望ましい。
【０００４】
しかし、アンプ１のゲインを大きくすると、入力信号の振幅が増大したとき、アンプ１の出力信号の振幅が動作電圧範囲を超える飽和状態となる可能性があり、安定した増幅動作を行うことができない。
【０００５】
従って、アンプ１のゲインは、許容入力信号の最大値に対応可能とする値に設定され、アンプ２のゲインは、トータルゲインを確保する値に設定する必要がある。すると、アンプ１のゲインを十分に大きく設定し、アンプ２のゲインを小さく設定することができない。この結果、アンプ２に入力されるノイズ成分を十分に減衰させることができず、出力信号ＶoutのＳ／Ｎ比を工場させることができない。
【０００６】
特許文献１には、トータルゲインを一定に維持するゲインコントロール部が開示されている。すなわち、ゲインコントロール部は、ＡＤコンバータの出力信号に基づいてゲイン可変アンプのゲインとスケーリング部の入力値を制御する。ゲイン可変アンプのゲインをｎ倍としたとき、スケーリング部で入力値を１／ｎ倍とする。
【０００７】
このような動作により、ＡＤコンバータのダイナミックレンジを越えないようにゲイン可変アンプのゲインを調整し、かつエラーマイクから適応信号処理部までのゲインを一定にする。
【０００８】
特許文献２には、複数の可変ゲインアンプのトータルゲインを一定とする構成が開示されている。
特許文献３には、ゲインを調整可能とした差動入力アンプの一例が開示されている。
【特許文献１】特開平６−１３８８８５号公報（図１）
【特許文献２】特開平１１−１５４８３９号公報
【特許文献３】特開２００４−３４３５３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図１６に示す増幅回路では、上記のようにアンプ１のゲインを許容入力信号の最大値に対応可能とする値に設定する必要があるため、十分に大きなゲインを設定することができず、Ｓ／Ｎ比を向上させることができない。
【００１０】
特許文献１に記載された構成では、ＡＤコンバータの出力信号に基づいてゲイン可変アンプのゲインとスケーリング部の入力値を制御する構成であるため、アナログアンプのトータルゲインを制御することはできない。また、ＡＤコンバータの出力信号に基づいて制御するため、ゲイン可変アンプの出力レベルをリニアに制御することはできない。
【００１１】
この発明の目的は、入力信号レベルに応じて複数のアナログアンプのゲインを自動的に制御しながら、各アンプのトータルゲインを一定に維持して、出力信号のＳ／Ｎ比の向上を図り得るアナログ多段増幅回路を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的は、入力信号が入力される入力段アンプと、出力信号を出力する出力段アンプと、前記入力段アンプと出力段アンプとの間に介在されて、前記入力段アンプの出力信号に含まれるノイズ成分を減衰させて前記出力段アンプに出力するフィルターとを備えたアナログ多段増幅回路であって、前記入力段アンプの出力信号に基づいて、出力信号レベルを最大とするように前記入力段アンプのゲインを制御する制御信号を出力する自動利得制御回路と、前記自動利得制御回路の制御信号に基づいて、前記入力段アンプと出力段アンプのトータルゲインを一定とするように、前記出力段アンプのゲインを調整する第一の利得調整回路とを備えたアナログ多段増幅回路により達成される。
【発明の効果】
【００１３】
本発明によれば、入力信号レベルに応じて複数のアナログアンプのゲインを自動的に制御しながら、各アンプのトータルゲインを一定に維持して、出力信号のＳ／Ｎ比の向上を図り得るアナログ多段増幅回路を提供することができる。
【発明を実施するための最良の形態】
【００１４】
（第一の実施の形態）
図１は、この発明の原理図を示す。入力信号Ｖinは直列に接続される入力段アンプ１１及び出力段アンプ１２で増幅されて、出力信号Ｖoutとして出力される。入力段及び出力段のアンプ１１，１２間にはフィルター１３が介在され、入力段のアンプ１の出力信号に含まれるノイズを減衰させる。
【００１５】
アンプ１１の出力信号は、ＡＧＣ（Auto Gain Control）回路１４、すなわち自動利得制御回路に出力される。ＡＧＣ回路１４は、アンプ１１の出力信号レベルを検知して、アンプ１１の出力信号レベルを一定にする動作、すなわち出力信号レベルが低下したとき、アンプ１１のゲイン（利得）を引き上げ、出力信号レベルが上昇したとき、アンプ１１のゲインを引き下げるように動作する。
【００１６】
前記ＡＧＣ回路１４の出力信号は、ＣＧＡ（Control Gain Amp）回路（第一の利得調整回路）１５に入力される。ＣＧＡ回路１５は、ＡＧＣ回路１４の出力信号に基づいてアンプ１２のゲインを制御する。すなわち、ＡＧＣ回路１４の出力信号によりアンプ１のゲインが引き上げられるとき、ＣＧＡ回路１５はアンプ１２のゲインを引き下げるように動作し、ＡＧＣ回路１４の出力信号によりアンプ１１のゲインが引き下げられるとき、ＣＧＡ回路１５はアンプ１２のゲインを引き上げるように動作する。
【００１７】
従って、ＡＧＣ回路１４及びＣＧＡ回路１５の動作により、アンプ１１，１２のトータルゲインが一定となるように制御される。
図２は、前記ＡＧＣ回路１４の具体的構成を示す。ＡＧＣ回路１４は、絶対値回路１６と、ピークホールド回路１７と、ＣＧＡ回路（第二の利得調整回路）１８とから構成される。アンプ１１の出力信号は絶対値回路１６に入力され、絶対値回路１６の出力信号はピークホールド回路１７に入力される。また、ピークホールド回路１７の出力信号がＣＧＡ回路１８に入力される。
【００１８】
図３は、アンプ１１，１２の具体的構成を示すものである。同図に示すように、アンプ１１，１２は差動増幅回路で構成され、アンプ１１は入力信号Ｖinを増幅して出力信号Ｖout1Ｐ，Ｖout1Ｍを出力する。アンプ１２は、前記フィルター１３を介して入力されるアンプ１１の出力信号Ｖout1Ｐ，Ｖout1Ｍの電位差を増幅して、出力信号Ｖout2Ｐ，Ｖout2Ｍを出力する。
【００１９】
ＣＧＡ回路１８は、アンプ１１の動作電流を制御することによりそのゲインを制御する。また、ＣＧＡ回路１８の出力信号がＣＧＡ回路１５に入力され、ＣＧＡ回路１５はアンプ１２の動作電流を制御することによりそのゲインを制御する。
【００２０】
前記絶対値回路１６の具体的構成を図４に示す。アンプ１１の出力信号Ｖout1Ｐ，Ｖout1Ｍが入力信号として差動回路１９に入力され、その差動回路１９の出力信号Ｖ１，Ｖ２はＮチャネルＭＯＳトランジスタＴr1，Ｔr2のゲートにそれぞれ入力される。
【００２１】
トランジスタＴr1，Ｔr2のドレインには電源ＶDDが供給され、ソースは電流源２０に接続されている。そして、両トランジスタＴr1，Ｔr2のソースから出力信号Ｖ３が出力される。
【００２２】
図５は、前記絶対値回路１６の動作を示す。同図に示すように、差動回路１９の出力信号Ｖ１，Ｖ２はアンプ１１の出力信号Ｖout1Ｐ，Ｖout1Ｍに基づいて相補信号となる。そして、出力信号Ｖ３は出力信号Ｖ１，Ｖ２の中間値に対しプラス側の成分を抽出した波形となる。
【００２３】
図６は、前記ピークホールド回路１７の一例を示す。前記絶対値回路１６の出力信号Ｖ３はアンプ２１のプラス側入力端子に入力され、アンプ２１の出力信号はダイオード２２を介して出力信号Ｖ４として出力される。
【００２４】
前記出力信号Ｖ４は、アンプ２１のマイナス側入力端子に入力される。また、アンプ２１のマイナス側入力端子は、容量２３を介してグランドＧＮＤに接続されるとともに、定電流源２４若しくは抵抗を介してグランドＧＮＤに接続される。
【００２５】
このような構成により、図７に示すように、アンプ２１の出力信号と容量２２及び定電流源２４の充放電動作により、出力信号Ｖ４は徐々に上昇し、やがて絶対値回路１６の出力信号Ｖ３のピーク値に収束する。
【００２６】
上記のような増幅回路では、次に示す作用効果を得ることができる。
（１）アンプ１１，１２のトータルゲインを一定に維持しながら、入力信号Ｖinのレベルに応じてアンプ１１のゲインを自動的に調整することができる。すなわち、入力信号Ｖinのレベルが低下したとき、アンプ１１のゲインを自動的に引き上げることができる。従って、アンプ１１の出力信号を常時最大振幅に設定することが可能となる。
（２）アンプ１１の出力信号を常時最大振幅に設定して、フィルター１３でノイズを除去した後に、アンプ２で増幅して出力することができるので、出力信号ＶoutのＳ／Ｎ比を向上させることができる。
（第二の実施の形態）
図８は、第二の実施の形態を示す。この実施の形態は、アンプ１１，１２間にハイパスフィルター２５とローパスフィルター２６を介在させ、両フィルター２５，２６間に同期検波回路２７を介在させたものである。その他の構成は、前記第一の実施の形態と同様である。
【００２７】
同期検波回路２７は、ハイパスフィルター２５の出力信号から入力信号Ｖinと同一周波数成分のみを取り出すように動作する公知の回路である。そして、ハイパスフィルター２５、同期検波回路２７及びローパスフィルター２６によりアンプ１１の出力信号に含まれるノイズ成分が減衰する。
【００２８】
このような増幅回路に、前記第一の実施の形態と同様なＡＧＣ回路１４及びＣＧＡ回路１５が設けられている。
従って、この実施の形態ではハイパスフィルター２５、同期検波回路２７及びローパスフィルター２６により出力信号ＶoutのＳ／Ｎ比を向上させることができるとともに、ＡＧＣ回路１４及びＣＧＡ回路１５の動作により、Ｓ／Ｎ比をさらに向上させることができる。
（第三の実施の形態）
図９は、第三の実施の形態を示す。この実施の形態は、前記第一の実施の形態のアンプ１２に公知の温度補正機能を持たせたものであり、温度特性補正回路２８の出力信号をアンプ１２の電流源２９に出力して、アンプ１２の動作電流を制御することにより、センサから出力される入力信号Ｖinの温度特性をアンプ１２で補正するものである。
【００２９】
図１０は、温度特性補正回路２８の一例を示す。トランジスタＴr3〜Ｔr6はカレントミラー回路を構成し、トランジスタＴr5のソースはダイオードＤ１を介して電源Ｖssに接続され、トランジスタＴr6のソースは抵抗Ｒ１及びダイオードＤ２を介して電源Ｖssに接続されている。
【００３０】
前記ダイオードＤ１，Ｄ２の接合面積は、１：ｎに設定され、ダイオードＤ２はダイオードＤ１のｎ倍の接合面積を備えている。
また、トランジスタＴr7〜Ｔr9はトランジスタＴr3〜Ｔr6に対しカレントミラー動作を行い、トランジスタＴr9のドレイン電流が前記電流源２９に出力電流Ｉｏとして出力される。
【００３１】
出力電流Ｉｏは、ダイオードＤ１，Ｄ２の温度特性と接合面積比及び抵抗Ｒ１に基づいて生成され、周囲温度の変化に基づいて変化する。そして、アンプ１２は電流源２９に供給される出力電流Ｉｏに基づいてセンサの温度特性を補正するように動作する。
【００３２】
このような構成により、センサの温度特性を補正する機能を備えた増幅回路において、ＡＧＣ回路１４及びＣＧＡ回路１５により出力信号ＶoutのＳ／Ｎ比を向上させることができる。
（第四の実施の形態）
図１１は、第四の実施の形態を示す。この実施の形態は、前記第一の実施の形態のアンプ１２に公知のレシオメトリック機能を持たせたものであり、レシオメトリック回路３０の出力信号をアンプ１２の電流源２９に入力して、アンプ１２の動作電流を制御することにより、電源電圧変動による出力信号Ｖout2Ｐ，Ｖout2Ｍの変動を制御する。
【００３３】
図１２は、レシオメトリック回路３０の一例を示す。アンプ３１には電源ＶDDと電源Ｖssとの電位差を抵抗Ｒ２，Ｒ３で分圧した電圧と、基準電圧Ｖrefが入力される。アンプ３１は、電源ＶDDと電源Ｖssとの電位差に基づく出力電圧Ｖａをアンプ３２に出力する。
【００３４】
アンプ３２の出力信号は、トランジスタＴr10のゲートに入力され、そのトランジスタＴr10のソースはアンプ３２の入力端子に接続されるとともに、抵抗Ｒ４を介して電源Ｖssに接続され、ドレインには電流源３３から定電流Ｉｏが供給される。
【００３５】
そして、アンプ３２は入力電圧がともにＶａとなるようにトランジスタＴr10のドレイン電流Ｉ１を制御する。従って、出力電流Ｉoutは定電流Ｉｏからドレイン電流Ｉ１を減算した値が出力される。
【００３６】
このような構成により、アンプ３１の出力電圧Ｖａは電源電圧の変動にともなって変動する。すなわち、電源ＶDDの上昇にともなって上昇し、電源ＶDDの低下にともなって低下する。そして、アンプ３１の出力電圧Ｖａの上昇によりトランジスタＴr10のドレイン電流Ｉ１が増大して出力電流Ｉoutが減少し、アンプ３１の出力電圧Ｖａの低下によりトランジスタＴr10のドレイン電流Ｉ１が減少して出力電流Ｉoutが増大する。
【００３７】
上記のようなレシオメトリック回路３０の出力電流Ｉoutは、アンプ１２の電流源２９に供給される。従って、アンプ１２では電源電圧の変動に比例した出力信号Ｖout2Ｐ，Ｖout2Ｍを出力する。
【００３８】
このような構成により、トータルゲインを電源電圧に比例させることができる。
（第五の実施の形態）
図１３は、第五の実施の形態を示す。この実施の形態は、前記第一の実施の形態において、フィルター１３の前段のアンプを多段構成としたものである。すなわち、フィルター１３の前段でアンプ３４ａ〜３４ｃが直列に接続され、入力信号Ｖinはアンプ３４ａ〜３４ｃで増幅されてフィルター１３に入力される。
【００３９】
各アンプ３４ａ〜３４ｃの出力信号レベルは、それぞれＡＧＣ回路３５ａ〜３５ｃにより所定レベルとなるように制御される。そして、各ＡＧＣ回路３５ａ〜３５ｃの出力信号がＣＧＡ回路１５に入力され、そのＣＧＡ回路１５によりアンプ３４ａ〜３４ｃ，１２のトータルゲインが一定となるように制御される。
【００４０】
このような構成により、入力信号Ｖinをフィルター１３の前段のアンプ３４ａ〜３４ｃで十分に増幅した後にフィルター１３を通し、次いでゲインを抑制したアンプ１２で増幅することができるので、前記第一の実施の形態に比してＳ／Ｎ比をさらに向上させることができる。
（第六の実施の形態）
図１４は、第六の実施の形態を示す。この実施の形態は、前記第一の実施の形態の絶対値回路１６及びピークホールド回路１７を間歇動作させて、消費電力を低減する構成としたものである。
【００４１】
すなわち、絶対値回路１６及びピークホールド回路１７にはスイッチ回路３６を介して電源ＶDDが供給され、ピークホールド回路１７の出力信号は第一のデータホールド回路３７を介してＣＧＡ回路１５に出力される。第一のデータホールド回路３７は、前記スイッチ回路３６と同期して開閉されるスイッチ回路３８と、ピークホールド回路１７の出力レベルを保持可能とした容量３９とで構成される。
【００４２】
ＣＧＡ回路１５の出力信号は第二のデータホールド回路４０を介してＣＧＡ回路１８に出力される。第二のデータホールド回路４０は、前記スイッチ回路３６と同期して開閉されるスイッチ回路４１と、ＣＧＡ回路１５の出力レベルを保持可能とした容量４２とで構成される。
【００４３】
このように構成された増幅回路では、スイッチ回路３６，３８，４１が間歇的に開閉される。スイッチ回路３６，３８，４１が導通状態のとき、前記第一の実施の形態と同様に動作する。このとき、ピークホールド回路１７の出力レベル及びＣＧＡ回路１５の出力レベルが容量３９，４２で保持される。
【００４４】
また、スイッチ回路３６，３８，４１が不導通となると、ＣＧＡ回路１５，１８は容量３９，４２に保持された出力レベルに基づいて動作し続ける。このとき、絶対値回路１６及びピークホールド回路１７には電源ＶDDの供給が停止される。
【００４５】
従って、この実施の形態の増幅回路では、前記第一の実施の形態と同様な作用効果を得ることができるとともに、スイッチ回路３６，３８，４１の開閉動作により、絶対値回路１６及びピークホールド回路１７を間歇動作させて、消費電力を低減させることができる。
（第七の実施の形態）
図１５は、第七の実施の形態を示す。この実施の形態は、前記第一の実施の形態のアンプ１１，１２のゲインを正確に設定可能とする構成としたものである。
【００４６】
すなわち、ＣＧＡ回路１５の出力信号は、アンプ１１と、第一のゲインモニターアンプ４３に入力され、第一のゲインモニターアンプ４３にはあらかじめ設定された固定レベルが入力信号として入力される。そして、第一のゲインモニターアンプ４３はＣＧＡ回路１５の出力信号に基づいてゲインが調整され、その出力信号がＣＧＡ回路（第三の利得調整回路）４４に出力される。
【００４７】
ＣＧＡ回路１８の出力信号は、アンプ１２と、第二のゲインモニターアンプ４５に入力され、第二のゲインモニターアンプ４５にはあらかじめ設定された固定レベルが入力信号として入力される。そして、第二のゲインモニターアンプ４５はＣＧＡ回路１８の出力信号に基づいてゲインが調整され、その出力信号が前記ＣＧＡ回路４４に出力される。
【００４８】
ＣＧＡ回路４４は、第一及び第二のゲインモニターアンプ４３，４５の出力信号に基づいて両アンプ４３，４５のゲインを検知し、ＣＧＡ回路１８に制御信号を出力する。ＣＧＡ回路１８は、ＣＧＡ回路４４から出力される制御信号に基づいて、アンプ１２及び第二のゲインモニターアンプ４５のゲインを調整する。
【００４９】
このような動作により、第一及び第二のゲインモニターアンプ４３，４５のゲインをモニターすることにより、アンプ１１，１２のゲインを検知し、その検知結果に基づいてアンプ１１，１２のゲインを調整することができる。従って、アンプ１１，１２のトータルゲインを正確に一定とすることができる。
【００５０】
上記実施の形態は、以下の態様で実施してもよい。
・第一〜第七の実施の形態を適宜に組み合わせた増幅回路を構成してもよい。
【図面の簡単な説明】
【００５１】
【図１】第一の実施の形態を示すブロック図である。
【図２】第一の実施の形態を示すブロック図である。
【図３】第一の実施の形態を示す回路図である。
【図４】絶対値回路を示す回路図である。
【図５】絶対値回路の動作を示す波形図である。
【図６】ピークホールド回路を示す回路図である。
【図７】ピークホールド回路の動作を示す波形図である。
【図８】第二の実施の形態を示す回路図である。
【図９】第三の実施の形態を示す回路図である。
【図１０】温度特性補正回路を示す回路図である。
【図１１】第四の実施の形態を示す回路図である。
【図１２】レシオメトリック回路を示す回路図である。
【図１３】第五の実施の形態を示す回路図である。
【図１４】第六の実施の形態を示す回路図である。
【図１５】第七の実施の形態を示す回路図である。
【図１６】従来例を示す回路図である。
【符号の説明】
【００５２】
１１      入力段アンプ
１２      出力段アンプ
１３      フィルター
１４      自動利得制御回路（ＡＧＣ回路）
１５，１８，４４      利得調整回路
Ｖin      入力信号
Ｖout      出力信号
【図１】
2007174289.tif 000003
【図２】
2007174289.tif 000004
【図３】
2007174289.tif 000005
【図４】
2007174289.tif 000006
【図５】
2007174289.tif 000007
【図６】
2007174289.tif 000008
【図７】
2007174289.tif 000009
【図８】
2007174289.tif 000010
【図９】
2007174289.tif 000011
【図１０】
2007174289.tif 000012
【図１１】
2007174289.tif 000013
【図１２】
2007174289.tif 000014
【図１３】
2007174289.tif 000015
【図１４】
2007174289.tif 000016
【図１５】
2007174289.tif 000017
【図１６】
2007174289.tif 000018