(57)【要約】【課題】ブートストラップ方式の駆動回路に新たなコンデンサを付加することなく、軽負荷動作時にもハイサイドスイッチの駆動電圧を確保することができるようにする。【解決手段】第１の端子（ドレイン）、第２の端子（ソース）及び制御端子（ゲート）を有し、第１の端子に入力直流電圧Ｖｉが印加されるハイサイドスイッチ２を駆動する駆動回路６は、ハイサイドスイッチ２がオフ状態であるときには充電される一方、ハイサイドスイッチ２がオン状態であるときには充電された電圧をハイサイドスイッチ２の制御端子と第１の端子との間、又は制御端子と第２の端子との間に印加するブートストラップコンデンサ８を備えている。【選択図】図１
2007215259.tif 000002
【特許請求の範囲】
【請求項１】
第１の端子、第２の端子及び制御端子を有し、前記第１の端子に直流電圧が印加されるスイッチ素子を駆動する駆動回路であって、
前記スイッチ素子がオフ状態であるときには充電される一方、前記スイッチ素子がオン状態であるときには充電された電圧を前記スイッチ素子の制御端子と第１の端子との間又は制御端子と第２の端子との間に印加するコンデンサを備えていることを特徴とする駆動回路。
【請求項２】
直流電源と、
前記コンデンサの正極端子と前記直流電源の正極端子との間に接続され、前記スイッチ素子のオフ時にオン状態となる第１のスイッチと、
前記コンデンサの負極端子と前記直流電源の負極端子との間に接続され、前記スイッチ素子のオフ時にオン状態となる第２のスイッチと、
前記コンデンサの正極端子と前記スイッチ素子の制御端子との間に接続され、前記スイッチ素子のオン時にオン状態となる第３のスイッチと、
前記コンデンサの負極端子と前記スイッチ素子の第２の端子との間に接続され、前記スイッチ素子のオン時にオン状態となる第４のスイッチをさらに備えていることを特徴とする請求項１に記載の駆動回路。
【請求項３】
直流電源と、
前記コンデンサの正極端子と前記直流電源の正極端子との間に接続され、前記スイッチ素子のオフ時にオン状態となる第１のスイッチと、
前記コンデンサの負極端子と前記直流電源の負極端子との間に接続され、前記スイッチ素子のオフ時にオン状態となる第２のスイッチと、
前記コンデンサの正極端子と前記スイッチ素子の制御端子との間に接続され、前記スイッチ素子のオン時にオン状態となる第３のスイッチと、
前記コンデンサの負極端子と前記スイッチ素子の第１の端子との間に接続され、前記スイッチ素子のオン時にオン状態となる第４のスイッチをさらに備えていることを特徴とする請求項１に記載の駆動回路。
【請求項４】
前記第１のスイッチは、カソードが前記コンデンサの正極端子と接続されるダイオードであることを特徴とする請求項２又は３に記載の駆動回路。
【請求項５】
前記第１のスイッチがオン状態であるときには、前記第３のスイッチはオフ状態であり、前記第３のスイッチがオン状態であるときには、前記第１のスイッチはオフ状態であることを特徴とする請求項２又は３に記載の駆動回路。
【請求項６】
前記第２のスイッチがオン状態であるときには、前記第４のスイッチはオフ状態であり、前記第４のスイッチがオン状態であるときには、前記第２のスイッチはオフ状態であることを特徴とする請求項２〜５のいずれか１項に記載の駆動回路。
【請求項７】
前記スイッチ素子は、ＮチャネルＦＥＴであることを特徴とする請求項１〜６のいずれか１項に記載の駆動回路。
【請求項８】
前記請求項１〜６のいずれか１項に記載の駆動回路と、
前記駆動回路により駆動される前記スイッチ素子と、
前記スイッチ素子の第１の端子に前記直流電圧を印加する入力直流電源と、
前記スイッチ素子の第２の端子と接続され、前記スイッチ素子のオンオフ動作によってエネルギーの蓄積と放出とを繰り返すインダクタとを備え、
前記インダクタに発生する電圧を整流平滑して直流の出力電圧を生成することを特徴とするスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ブートストラップ駆動回路及びそれを用いてハイサイドスイッチ素子をオンオフするスイッチングレギュレータに関する。
【背景技術】
【０００２】
近年、各種電子機器に所定の直流電圧を供給する電源回路には、その高効率な電力変換特性からスイッチングレギュレータが多用されている。要求される特性に応じて各種のスイッチングレギュレータがあり、例えば、図５（ａ）に第１の従来例に係る降圧型スイッチングレギュレータの回路構成を示す。
【０００３】
図５（ａ）に示すように、従来の降圧型スイッチングレギュレータは、入力電圧Ｖｉを供給する入力直流電源５１と、ドレインが入力直流電源５１の正極端子と接続され、ゲートがハイサイド駆動回路６０と接続されたＮチャネル型ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transisitor）からなるハイサイドスイッチ５２と、ドレインがハイサイドスイッチ５２のソースと接続され、ゲートがローサイド駆動回路６１と接続され、ソースが接地されたＮチャネル型ＭＯＳＦＥＴからなるローサイドスイッチ５３と、一端がハイサイドスイッチ５２のソースと接続され、他端が出力端子と接続されたインダクタ５４と、一端が出力端子と接続され、他端が接地された出力コンデンサ５５と、両端子がハイサイド駆動回路６０と接続され、該ハイサイド駆動回路６０にバイアス電圧を印加するブートストラップコンデンサ６２と、順方向接続されたダイオード６３を介してブートストラップコンデンサ６２の正極端子と接続されると共に、ローサイド駆動回路６１に駆動電圧Ｖｂをバイアス電圧として供給するブートストラップ電源５６とを有している。
【０００４】
この構成により、従来の降圧型スイッチングレギュレータは、ハイサイドスイッチ５２とローサイドスイッチ５３とが交互にスイッチングして発生するパルス電圧がインダクタ５４と出力コンデンサ５５とによって平滑されて出力電圧Ｖｏとして出力する。ここで、１スイッチング周期に占めるハイサイドスイッチ５２のオン期間の割合をデューティ比Ｄとすると、出力電圧Ｖｏと入力電圧Ｖｉとの間には、Ｖｏ＝Ｄ×Ｖｉの関係がある。図示はしていないが、出力電圧Ｖｏは、制御回路により検出及び帰還され、ハイサイドスイッチ５２のオン期間が調整されることによって出力電圧Ｖｏが安定化されている。
【０００５】
第１の従来例のように、ハイサイドスイッチ５５にＮチャネル型ＭＯＳＦＥＴを用いる場合には、ハイサイド駆動回路６０の電源電圧に入力直流電源Ｖｉよりも高い電圧が必要であるため、上述したブートストラップ方式の駆動回路が用いられる。図５（ａ）に示すように、ハイサイド駆動回路６０は、ブートストラップコンデンサ６２に充電された電圧によりバイアスされ且つ入力されたハイサイド駆動信号ＤＨを増幅して出力することにより、ハイサイドスイッチ５２をオンオフする。また、ローサイド駆動回路６２は、ブートストラップ電源５６からの駆動電圧Ｖｂによりバイアスされ且つ入力されたローサイド駆動信号ＤＬを増幅して出力することにより、ローサイドスイッチ５３をオンオフする。
【０００６】
図５（ｂ）にハイサイド駆動信号ＤＨ及びローサイド駆動信号ＤＬのタイミングチャートを示す。図５（ｂ）に示すように、ハイサイドスイッチ５２とローサイドスイッチ５３とが同時にオン状態になることを回避するために、同時にローレベルとなる休止期間を設けながら、交互にハイレベル電圧及びローレベル電圧を繰り返す。ハイサイド駆動信号ＤＨがローレベルで且つローサイド駆動信号ＤＬがハイレベルの場合には、ハイサイドスイッチ５２はオフ状態で且つローサイドスイッチ５３はオン状態となる。この時、ハイサイドスイッチ５２のソースの電位は０となることから、ブートストラップ電源５６からダイオード６３を介してブートストラップコンデンサ６２が充電される。
【０００７】
このようにブートストラップ方式の駆動回路を用いる場合に、ハイサイドスイッチ５２をオンオフさせるハイサイド駆動回路６０に安定してバイアス電圧を供給するには、ローサイドスイッチ５３がオン状態となってブートストラップコンデンサ６２を充電する必要がある。しかしながら、スイッチングレギュレータが出力電圧Ｖｏを供給する電子機器が待機状態となるような軽負荷状態の場合には、ハイサイドスイッチ５２のオン期間を短くすると共に、ローサイドスイッチ５３に対しても出力端子から電流が逆流することを防ぐためにオン状態の期間が制限される不連続動作と呼ばれる動作モードになる場合がある。
【０００８】
特に、近年の省エネルギー化に対応するため、待機時における負荷状態は、動作時に対して非常に軽くなる傾向がある。このような極軽負荷状態では、ハイサイドスイッチ５２とローサイドスイッチ５３とが共にオフ状態となる期間がスイッチング周期の大半を占めることになる。さらには、スイッチング損失の低減のためにスイッチング周期を拡げる、又はスイッチングレギュレータの動作自体を所定期間だけ停止するような間欠動作をさせる場合もある。このような軽負荷状態、極軽負荷状態又は間欠動作時には、ローサイドスイッチ５３のオン状態期間が短く、またオン状態の頻度が低いため、ブートストラップコンデンサ６２が十分に充電されず、ハイサイド駆動回路６０に安定してバイアス電圧を供給することができなくなるという問題がある。
【０００９】
このような問題を解決する駆動回路を含む第２の従来例として、図６に示す例えば特許文献１に記載された回路がある。
【００１０】
図６は、図５（ａ）の構成に、チャージポンプ駆動回路６４と、該チャージポンプ駆動回路６４によって交互にオンオフ駆動されるＮチャネル型ＭＯＳＦＥＴからなる第１のスイッチ素子６５及びＰチャネル型ＭＯＳＦＥＴからなる第２のスイッチ素子６６と、アノードがローサイド駆動回路６１と接続された第１のダイオード６７と、正極端子がダイオード６７のカソードと接続され、負極端子が第１のスイッチ素子６５及び第２のスイッチ素子６６の共有ドレインと接続されたフライングコンデンサ６８と、アノードがフライングコンデンサ６８の正極端子と接続され、カソードがブートストラップコンデンサ６２の正極端子と接続された第２のダイオード６９を付加した構成である。
【００１１】
第２のスイッチ素子６６は、ハイサイドスイッチ５２のソースと第１のスイッチ素子６５のドレインとの間に接続されている。従って、第１のスイッチ素子６５がオン状態で且つ第２のスイッチ素子６６がオフ状態の場合には、フライングコンデンサ６８はブートストラップ電源５６から第１のダイオード６７を介して充電される。一方、第１のスイッチ素子６５がオフ状態で且つ第２のスイッチ素子６６がオン状態の場合には、フライングコンデンサ６８から第２のダイオード６９を介してブートストラップコンデンサ６２が充電される。
【００１２】
以上の構成により、第２の従来例に係る降圧型スイッチングレギュレータは、第１のスイッチ素子６５及び第２のスイッチ素子６６のスイッチング動作によって、フライングコンデンサ６８を介してブートストラップ電源５６からブートストラップコンデンサ６２に充電される。このため、ブートストラップコンデンサ６２は、ハイサイドスイッチ５２とローサイドスイッチ５３のオンオフ状態によらずに、ハイサイド駆動回路６０に安定してバイアス電圧を供給することができる。
【特許文献１】特開２００４−３０４５２７号公報
【特許文献２】米国特許第４５１９０２４号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、前記の第２の従来例に係るスイッチングレギュレータを構成する駆動回路は、ブートストラップコンデンサ６２の他にフライングコンデンサ６８を設ける必要がある。一般に、コンデンサはスイッチ素子を構成するＭＯＳＦＥＴ等と比べて面積が大きく、駆動回路に新たなコンデンサを付加することは、駆動回路及びスイッチングレギュレータのサイズが大きくなってしまうというという問題が生じる。
【００１４】
前記に鑑み、本発明は、ブートストラップ方式の駆動回路に新たなコンデンサを付加することなく、軽負荷動作時にもハイサイドスイッチの駆動電圧を確保することができるようにすることを目的とする。
【課題を解決するための手段】
【００１５】
前記の目的を達成するため、本発明は、スイッチ素子の駆動回路を、スイッチ素子を駆動するコンデンサにスイッチ素子がオフ状態のときに充電される構成とする。
【００１６】
具体的に、本発明に係る駆動回路は、第１の端子、第２の端子及び制御端子を有し、第１の端子に直流電圧が印加されるスイッチ素子を駆動する駆動回路を対象とし、スイッチ素子がオフ状態であるときには充電される一方、スイッチ素子がオン状態であるときには充電された電圧をスイッチ素子の制御端子と第１の端子との間又は制御端子と第２の端子との間に印加するコンデンサを備えていることを特徴とする。
【００１７】
本発明の駆動回路によると、コンデンサはスイッチ素子がオフ状態であるときに充電されるため、スイッチ素子が長時間オフ状態となるような軽負荷さらには極軽負荷動作時にもスイッチ素子の駆動電圧を確保することができる。その結果、スイッチ素子を駆動する電圧を充電して供給するコンデンサ以外に他のコンデンサを設けることなく、極軽負荷時にも安定した動作が可能となる。
【００１８】
本発明の駆動回路は、直流電源と、コンデンサの正極端子と直流電源の正極端子との間に接続され、スイッチ素子のオフ時にオン状態となる第１のスイッチと、コンデンサの負極端子と直流電源の負極端子との間に接続され、スイッチ素子のオフ時にオン状態となる第２のスイッチと、コンデンサの正極端子とスイッチ素子の制御端子との間に接続され、スイッチ素子のオン時にオン状態となる第３のスイッチと、コンデンサの負極端子とスイッチ素子の第２の端子又は第１の端子との間に接続され、スイッチ素子のオン時にオン状態となる第４のスイッチをさらに備えていることが好ましい。
【００１９】
このようにすると、スイッチ素子のオフ状態においてコンデンサを確実に充電することができる。
【００２０】
第１のスイッチをさらに備えている場合に、第１のスイッチは、カソードがコンデンサの正極端子と接続されるダイオードであることが好ましい。
【００２１】
また、この場合に、第１のスイッチがオン状態であるときには、第３のスイッチはオフ状態であり、第３のスイッチがオン状態であるときには、第１のスイッチはオフ状態であることが好ましい。このようにすると、隣り合うスイッチ同士が同時にオン状態となることを回避できるため、貫通電流の発生を防止することができる。
【００２２】
また、第２のスイッチがオン状態であるときには、第４のスイッチはオフ状態であり、第４のスイッチがオン状態であるときには、第２のスイッチはオフ状態であることが好ましい。このようにすると、隣り合うスイッチ同士が同時にオン状態となることを回避できるため、貫通電流の発生を防止することができる。
【００２３】
本発明の駆動回路において、スイッチ素子は、ＮチャネルＦＥＴであることが好ましい。このように、ハイサイドスイッチにＰチャネルＦＥＴでなく、より小型で低損失なＮチャネルＦＥＴを用いた場合に、極軽負荷動作時にもハイサイドスイッチの駆動電圧をより確実に確保することができる。
【００２４】
本発明に係るスイッチングレギュレータは、本発明の駆動回路と、駆動回路により駆動されるスイッチ素子と、スイッチ素子の第１の端子に直流電圧を印加する入力直流電源と、スイッチ素子の第２の端子と接続され、スイッチ素子のオンオフ動作によって電気エネルギーの蓄積と放出とを繰り返すインダクタとを備え、インダクタに発生する電圧を整流平滑して直流の出力電圧を生成することを特徴とする。
【００２５】
本発明のスイッチングレギュレータによると、本発明の駆動回路を備えているため、スイッチ素子を駆動する電圧を充電して供給するコンデンサ以外に他のコンデンサを設けることなく、極軽負荷時にも安定した動作が可能となる。
【発明の効果】
【００２６】
本発明に係る駆動回路及びそれを用いたスイッチングレギュレータによると、ブートストラップ方式の駆動回路に新たなコンデンサを付加することなく、スイッチ素子が長期間オフ状態となるような極軽負荷動作時にもスイッチ素子の駆動電圧を確保することができるため、安定した動作が可能となる。
【発明を実施するための最良の形態】
【００２７】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００２８】
図１（ａ）は本発明の第１の実施形態に係る駆動回路及び該駆動回路を含むスイッチングレギュレータの回路構成を示し、図１（ｂ）はスイッチングレギュレータの要部の動作波形を示している。
【００２９】
図１（ａ）に示すように、第１の実施形態に係るスイッチングレギュレータは、入力電圧Ｖｉを供給する入力直流電源１と、ドレインが入力直流電源１の正極端子と接続された第１のＮチャネル型ＭＯＳＦＥＴからなるハイサイドスイッチ２と、ドレインがハイサイドスイッチ２のソースと接続され、ゲートにゲート電圧Ｖｇｌを受け、ソースが接地された第２のＮチャネル型ＭＯＳＦＥＴからなるローサイドスイッチ３と、一端がハイサイドスイッチ２のソースとローサイドスイッチ３のドレインとの接続点と接続され、他端が出力端子と接続されたインダクタ４と、正極端子が出力端子と接続され、負極端子が接地された出力コンデンサ５と、ハイサイドスイッチ２のゲートに駆動信号を出力し、ハイサイドスイッチ２とローサイドスイッチ３との接続点の電圧であるスイッチング電圧Ｖｘを受ける駆動回路６と、出力電圧Ｖｏ及びスイッチング電圧Ｖｘを受け、ローサイドスイッチ３のゲートにゲート電圧Ｖｇｌを出力すると共に駆動回路６に第１の制御信号ａ及び該第１の制御信号ａと相補な信号である第２の制御信号ｂを出力する制御回路１４とを備えている。
【００３０】
この構成により、ハイサイドスイッチ２とローサイドスイッチ３とが交互にスイッチングして発生するパルス電圧（スイッチング電圧Ｖｘ）がインダクタ４及び出力コンデンサ５によって平滑されて出力電圧Ｖｏとして出力される。ここで、インダクタ４に流れる電流をインダクタ電流ＩＬとする。
【００３１】
駆動回路６は、ハイサイドスイッチ２を駆動する駆動電圧Ｖｂを供給するブートストラップ電源７と、ブートストラップコンデンサ８と、第１のスイッチ９と、第２のスイッチ１０と、第３のスイッチ１１と、第４のスイッチ１２と、第５のスイッチ１３とを有している。
【００３２】
第１のスイッチ９は、ブートストラップコンデンサ８の正極端子とブートストラップ電源７との間に接続される。第２のスイッチ１０は、ブートストラップコンデンサ８の負極端子と接地端子との間に接続される。第３のスイッチ１１は、ブートストラップコンデンサ８の正極端子とハイサイドスイッチ２のゲートとの間に接続される。第４のスイッチ１２はブートストラップコンデンサ８の負極端子とハイサイドスイッチ２のソース（接続点）との間に接続される。第５のスイッチ１３は、ハイサイドスイッチ２のゲートとソースとの間に接続される。ここで、第１のスイッチ９、第２のスイッチ１０及び第５のスイッチ１３は第１の制御信号ａによってオンオフされ、第３のスイッチ１１及び第４のスイッチ１２は第２の制御信号ｂによってオンオフされる。
【００３３】
制御回路１４は、出力電圧Ｖｏを検出し、検出した出力電圧Ｖｏを安定化するため、第１の制御信号ａ、第２の制御信号ｂ及びゲート電圧Ｖｇｌを出力する。第２の制御信号ｂは所定のスイッチング周期を有し、出力電圧Ｖｏが目標値よりも高くなろうとするとＨ（ハイ）レベルのパルス幅を狭くし、逆に出力電圧Ｖｏが目標値よりも低くなろうとするとＨレベルのパルス幅を広くする。第１の制御信号ａは、第１の制御信号ｂがＬ（ロー）レベルとなった後にＬレベルからＨレベルとなり、第２の制御信号ｂがＨレベルとなる前にＬレベルとなる。
【００３４】
ゲート電圧Ｖｇｌは第１の制御信号ａと同期しており、制御回路１４はスイッチング電圧Ｖｘからローサイドスイッチ３の導通時の電圧降下を検出し、該ローサイドスイッチ３の電流が０となると、第１の制御信号ａがＨレベルであっても、ゲート電圧ＶｇｌをＬレベルとする。すなわち、ローサイドスイッチ３は電流が逆流しない同期整流回路として動作する。このような電流が逆流しない同期整流回路としては、前述した特許文献２に記載されているように、スイッチの両端電圧を比較してその比較結果でスイッチを駆動するような回路を用いることができる。
【００３５】
図１（ｂ）はスイッチングレギュレータの負荷電流が経時的に減少する場合のスイッチング電圧Ｖｘ、インダクタ電流ＩＬ、第１の制御信号ａ、第２の制御信号ｂ及びゲート電圧Ｖｇｌの各動作波形を示している。
【００３６】
以下、図１（ａ）及び図１（ｂ）を用いて本発明の第１の実施形態に係るスイッチングレギュレータの動作を説明する。
【００３７】
まず、スイッチングレギュレータの負荷電流が十分に大きく、インダクタ電流ＩＬが０以上で増減している場合の動作を説明する。
【００３８】
制御回路１４は第１の制御信号ａと第２の制御信号ｂとを交互にＨレベルとし、ローサイドスイッチ３に印加されるゲート電圧Ｖｇｌは第１の制御信号ａと同期する。ここで、第１の制御信号ａと第２の制御信号ｂとは交互にＨレベルに切り替わる、すなわち相補な論理信号として説明をするが、第１のスイッチ９と第３のスイッチ１１とが同時にオン状態とならないように、また、第２のスイッチ１０と第４のスイッチ１２とが同時にオン状態とならないように、第１の制御信号ａと第２の制御信号ｂとは、信号レベルの切り替わり時に、共にＬレベルとなる休止期間（デッドタイム）を設けることが望ましい。
【００３９】
第１の制御信号ａがＬレベルで且つ第２の制御信号ｂがＨレベルの期間は、第１のスイッチ９と第２のスイッチ１０と第５のスイッチ１３とがオフ状態で、且つ第３のスイッチ１１と第４のスイッチ１２とがオン状態であるため、ハイサイドスイッチ２はそのゲートとソースとの間にブートストラップコンデンサ８に充電された電圧が印加されてオン状態となる。一方、この期間では、ゲート電圧ＶｇｌがＬレベルであるため、ローサイドスイッチ３はオフ状態となる。従って、この期間にインダクタ４には入力電圧Ｖｉと出力電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）が印加されて、インダクタ電流ＩＬが増加すると共に該インダクタ４に電気エネルギーが蓄えられる。
【００４０】
次に、第１の制御信号ａがＨレベルで且つ第２の制御信号ｂがＬレベルの期間は、第１のスイッチ９と第２のスイッチ１０とがオン状態であり、且つ第３のスイッチ１１と第４のスイッチ１２とがオフ状態であるため、ブートストラップコンデンサ８はブートストラップ電源７からの電圧Ｖｂに充電される。さらに、この期間では第５のスイッチ１３はオン状態であるため、ハイサイドスイッチ２のゲートソース間電位が０となることからハイサイドスイッチ２はオフ状態となる。また、この期間では、ゲート電圧ＶｇｌはＨレベルであるため、ローサイドスイッチ３はオン状態となる。従って、この期間に、インダクタ４には逆方向に出力電圧（−Ｖｏ）が印加され、インダクタ電流ＩＬの減少と共にインダクタ４の電気エネルギーが放出される。
【００４１】
以上のように、互いに相補な第１の制御信号ａ及び第２の制御信号ｂによるスイッチング動作を繰り返すことにより、出力電圧Ｖｏが負荷に供給される。ハイサイドスイッチ２の１スイッチング周期に占める割合をデューティ比Ｄとすると、出力電圧Ｖｏは、Ｖｏ＝Ｄ×Ｖｉで表わされる。前述したように、制御回路１４は出力電圧Ｖｏを検出し、該出力電圧Ｖｏの電圧値が安定化するようにデューティ比Ｄを調整しながら各制御信号ａ及びｂを出力する。
【００４２】
次に、スイッチングレギュレータの負荷電流が少なく、インダクタ電流ＩＬが０に至る場合の動作を説明する。
【００４３】
まず、第１の制御信号ａがＬレベルで且つ第２の制御信号ｂがＨレベルの期間は、第３のスイッチ１１と第４のスイッチ１２とがオン状態であり、且つ第１のスイッチ９と第２のスイッチ１２と第５のスイッチ１３とがオフ状態であるため、ハイサイドスイッチ２はそのゲートとソースとの間にブートストラップコンデンサ８の電圧が印加されてオン状態となる。一方、ゲート電圧ＶｇｌはＬレベルであるため、ローサイドスイッチ３はオフ状態となる。この期間、インダクタ４には入力電圧Ｖｉと出力電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）が印加される結果、インダクタ電流ＩＬが増加すると共に、インダクタ４に電気エネルギーが蓄えられる。
【００４４】
次に、第１の制御信号ａがＨレベルで且つ第２の制御信号ｂがＬレベルの期間は、第１のスイッチ９と第２のスイッチ１０がオン状態であり、且つ第３のスイッチ１１と第４のスイッチ１２とがオフ状態であるため、ブートストラップコンデンサ８はブートストラップ電源７からの電圧Ｖｂに充電される。この期間では第５のスイッチ１３はオン状態であるためハイサイドスイッチ２はオフ状態となる。また、ゲート電圧ＶｇｌはＨレベルであるため、ローサイドスイッチ３はオン状態となる。これにより、インダクタ４には逆方向に出力電圧（−Ｖｏ）が印加され、インダクタ電流ＩＬの減少と共にインダクタ４の電気エネルギーが放出される。ここで、インダクタ電流ＩＬの電流量が０に至ると、ゲート電圧ＶｇｌはＬレベルとなってローサイドスイッチ３はオフ状態となる。このとき、ハイサイドスイッチ２もオフ状態のままであるため、インダクタ４の一端は電位、すなわちハイサイドスイッチ２のソースとの接続点におけるスイッチング電圧Ｖｘの電位が定まらない。このため、スイッチング電圧Ｖｘは、インダクタ４のインダクタンスと浮遊容量との共振現象によって、出力電圧Ｖｏを中心にして増減する振動波形となる。一方、第１の制御信号ａのＨレベルと第２の制御信号ｂのＬレベルに変化はなく、ブートストラップコンデンサ８はブートストラップ電源７の電圧Ｖｂに充電される。
【００４５】
以上のスイッチング動作が繰り返されることにより、出力電圧Ｖｏが負荷に供給される。図１（ｂ）に示すように、スイッチングレギュレータの負荷電流がさらに小さくなって、無負荷に至るような極軽負荷の場合には、ハイサイドスイッチ２のオン時間と共にローサイドスイッチ３のオン時間が短くなる。さらには、ハイサイドスイッチ２及びローサイドスイッチ３が共にオフ状態となる期間が長くなることによって、第１の実施形態に係るスイッチングレギュレータの出力電圧Ｖｏは安定化する。
【００４６】
第１の従来例のように、ローサイドスイッチ５３のオン時間にブートストラップコンデンサ６２を充電する駆動回路の場合には、このような極軽負荷時動作では充電期間が確保されない。
【００４７】
これに対し、第１の実施形態に係る駆動回路によると、ローサイドスイッチ３のオン期間ではなく、ハイサイドスイッチ２のオフ期間にブートストラップコンデンサ８が充電されるため、ハイサイドスイッチ２の駆動電圧を十分に確保することができる。
【００４８】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００４９】
図２は本発明の第２の実施形態に係る駆動回路及び該駆動回路を含むスイッチングレギュレータの回路構成を示している。図２において、図１（ａ）に示した構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００５０】
図２に示すように、第２の実施形態に係るスイッチングレギュレータは、第１の実施形態とは、ＭＯＳＦＥＴからなるローサイドスイッチ３に第１のダイオード３Ａを用いる構成と、駆動回路６Ａの構成とが異なる。
【００５１】
第１のダイオード３Ａは、アノードが接地され、カソードがハイサイドスイッチ２のソースと接続されている。従って、第１のダイオード３Ａには、制御回路１４からのゲート電圧Ｖｇｌは供給されない。
【００５２】
以下、駆動回路６Ａの駆動回路６との相違点を説明する。
【００５３】
まず、駆動電圧Ｖｂを供給するブートストラップ電源７を省き、入力直流電源１が駆動電圧源を兼用している。
【００５４】
第１のスイッチ９として、アノードが入力直流電源の正極端子と接続され、カソードがブートストラップコンデンサ８の正極端子及びハイサイドスイッチ２のゲートと接続された第２のダイオード９Ａを用いている。
【００５５】
第４のスイッチ１２の接続位置を、ブートストラップコンデンサ８の負極端子とハイサイドスイッチ２のソースとの間から、ブートストラップコンデンサ８の負極端子とハイサイドスイッチ２のドレインとの間に移して、第４のスイッチ１２Ａとしている。
【００５６】
第５のスイッチ１３の接続位置を、ハイサイドスイッチ２のゲートとソースとの間から、ハイサイドスイッチ２のゲートと接地端子との間に移して、第５のスイッチ１３Ａとしている。
【００５７】
以上の構成を持つ第２の実施形態に係る駆動回路６Ａは、第１の実施形態に係る駆動回路６と同様に動作する。
【００５８】
それは、入力電圧Ｖｉがハイサイドスイッチ２を構成するＮチャネル型ＭＯＳＦＥＴのゲート駆動電圧として使用可能であれば、入力直流電源１が駆動電圧Ｖｂを供給する直流電源を兼用することができるからである。
【００５９】
また、入力電圧Ｖｉ又は駆動電圧Ｖｂからダイオードにおける順方向の電圧降下分が、Ｎチャネル型ＭＯＳＦＥＴのゲート駆動電圧として使用可能であれば、第１のスイッチ９の代わりに第２のダイオード９Ａを用いることができる。
【００６０】
なお、第４のスイッチ１２Ａは、図２に示すように、ブートストラップコンデンサ８の負極端子とハイサイドスイッチ２のドレインとの間に接続される構成に代えて、図１（ａ）に示した駆動回路６のように、ブートストラップコンデンサ７の負極端子とハイサイドスイッチ２のソースとの間に接続してもよい。
【００６１】
また、図２に示すように、導通時にハイサイドスイッチ２をオフする第５のスイッチ１３Ａは、その耐圧が入力電圧Ｖｉと駆動電圧Ｖｂとの和より高ければ、ハイサイドスイッチ２のゲートと接地端子の間に接続することができる。
【００６２】
さらに、第２の実施形態に係るスイッチングレギュレータは、同期整流回路に代えて第１のダイオード３Ａを用いている。これは、本実施形態に係る駆動回路６Ａが、ブートストラップコンデンサ８を充電するのにローサイドスイッチ３を必要とせず、制御回路１４からの各制御信号ａ、ｂを用いて、ハイサイドスイッチ２のオフ期間中に行なっているからである。
【００６３】
すなわち、従来であれば、ブートストラップコンデンサ６２を充電するために、ローサイドスイッチ５３すなわち同期整流回路が必要であり、起動時にはローサイドスイッチ５３をオン状態にしなくてはならなかったが、本実施形態に係る駆動回路６Ａ及びそれを含むスイッチングレギュレータにおいては、同期整流回路自体が不要となる。
【００６４】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００６５】
図３（ａ）は本発明の第３の実施形態に係る駆動回路及び該駆動回路を含むスイッチングレギュレータの回路構成を示し、図３（ｂ）はスイッチングレギュレータの要部の動作波形を示している。図３（ａ）において、図１（ａ）に示した構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。
【００６６】
図３（ａ）に示すように、第２の実施形態に係るスイッチングレギュレータは、第１の実施形態とは、駆動回路６Ｂの構成と制御回路１４Ｂの構成とが異なる。
【００６７】
制御回路１４Ｂは、出力電圧Ｖｏを検出し、検出した出力電圧Ｖｏを安定化するため、第１の制御信号Ｓ１、第２の制御信号Ｓ２及びゲート電圧Ｖｇｌを出力するパルス幅制御回路１４０を有している。
【００６８】
第１の制御信号Ｓ１は、所定のスイッチング周期を有し、出力電圧Ｖｏが目標値よりも高くなろうとするとＨレベルのパルス幅を狭くし、逆に出力電圧Ｖｏが目標値より低くなろうとするとＨレベルのパルス幅を広くする。ゲート電圧Ｖｇｌは第１の制御信号Ｓ１と相補なパルス信号であって、スイッチング電圧Ｖｘからローサイドスイッチ３の導通時の電圧降下が検出され且つローサイドスイッチ３を流れる電流が０となった場合に、第１の制御信号Ｓ１がＬレベルであっても、ゲート電圧ＶｇｌをＬレベルとする。すなわち、ローサイドスイッチ３は電流が逆流しない同期整流回路として動作する。
【００６９】
なお、第１の制御信号Ｓ１とゲート電圧Ｖｇｌとは同時にオン状態とならないように、信号レベルの切り替わり時に、共にＬレベルとなる休止期間（デッドタイム）が設けられている。第３の実施形態は、第１の実施形態においてデッドタイムを実現可能な具体例としての一例である。
【００７０】
さらに、制御回路１４Ｂは、セット端子Ｓが第２の制御信号Ｓ２を受け、リセット端子Ｒが第１の制御信号Ｓ１を受け、第３の制御信号Ｓ３を出力するＲＳラッチ１４１と、第２の制御信号Ｓ２を受け、受けた信号の立ち上がりエッジのみを所定時間だけ遅延させてゲート電圧Ｖｇｌを生成する第１の遅延回路１４２とを有している。
【００７１】
駆動回路６Ｂは、ドレインがブートストラップ電源７と接続され、ソースがブートストラップコンデンサ８の正極端子と接続されたＰチャネル型ＭＯＳＦＥＴからなる第１のスイッチ９Ｂと、ゲートが第３の制御信号Ｓ３を受け、ドレインがブートストラップコンデンサ８の負極端子と接続され、ソースが接地されたＮチャネル型ＭＯＳＦＥＴからなる第２のスイッチ１０Ｂと、ソースがブートストラップコンデンサ８の正極端子と接続され、ドレインがハイサイドスイッチ２のゲートと接続されたＰチャネル型ＭＯＳＦＥＴからなる第３のスイッチ１１Ｂと、ドレインがハイサイドスイッチ２のソースと接続され、ソースがブートストラップコンデンサ８の負極端子と接続されたＮチャネル型ＭＯＳＦＥＴからなる第４のスイッチ１２Ｂと、ドレインがハイサイドスイッチ２のゲートと接続され、ソースがハイサイドスイッチ２のソースと接続されたＮチャネル型ＭＯＳＦＥＴからなる第５のスイッチ１３Ｂとを有している。
【００７２】
さらに、駆動回路６Ｂは、第１の制御信号Ｓ１を受け、第１のスイッチ９Ｂのゲートにレベルをシフトした駆動電圧を印加する第１のレベルシフト回路１５と、第１のレベルシフト回路１５からの第１の制御信号Ｓ１を受け、その立ち上がりエッジのみを所定時間だけ遅延した第４の制御信号Ｓ４を生成して第４のスイッチ１２Ｂのゲートに印加する第２の遅延回路１６と、第４の制御信号Ｓ４を反転して第３のスイッチ１１Ｂのゲートに印加するインバータ１７と、第３の制御信号Ｓ３を受け、第５のスイッチ１３ｂのゲートにレベルをシフトした駆動電圧を印加する第２のレベルシフト回路１８とを有している。
【００７３】
図３（ｂ）はスイッチングレギュレータの負荷電流が経時的に減少する場合のスイッチング電圧Ｖｘ、インダクタ電流ＩＬ、第１の制御信号Ｓ１、第２の制御信号Ｓ２、ゲート電圧Ｖｇｌ、第３の制御信号Ｓ３及び第４の制御信号Ｓ４の各動作波形を示している。
【００７４】
以下、図３（ａ）及び図３（ｂ）を用いて本発明の第３の実施形態に係るスイッチングレギュレータの動作を説明する。
【００７５】
まず、スイッチングレギュレータの負荷電流が十分に大きく、インダクタ電流ＩＬが０以上で増減している場合の動作を説明する。
【００７６】
制御回路１４Ｂは、第１の制御信号Ｓ１とゲート電圧Ｖｇｌとを、デッドタイムを有しながら交互にＨレベルにする。第１の制御信号Ｓ１と第４の制御信号Ｓ４とがＨレベルで且つ第２の制御信号Ｓ２とゲート電圧ＶｇｌとがＬレベルの期間は、ＲＳラッチ１４１はリセットされているため、第３の制御信号Ｓ３はＬレベルである。従って、ゲートに第１の制御信号Ｓ１を受ける第１のスイッチ９Ｂと、ゲートに第３の制御信号Ｓ３を受ける第２のスイッチ１０Ｂ及び第５のスイッチ１３Ｂはオフ状態となる。また、ゲートに第４の制御信号Ｓ４の反転信号を受ける第３のスイッチ１１Ｂと、ゲートに第４の制御信号Ｓ４を受ける第４のスイッチ１２Ｂとがオン状態となる。これにより、ハイサイドスイッチ２はそのゲートとソースとの間にブートストラップコンデンサ８の電圧が印加されてオン状態となり、一方、ローサイドスイッチ３はオフ状態となる。このとき、インダクタ４には入力電圧Ｖｉと出力電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）が印加されて、インダクタ電流ＩＬが増加すると共に該インダクタ４に電気エネルギーが蓄えられる。
【００７７】
次に、図３（ｂ）に示す時刻ｔ１において、第１の制御信号Ｓ１がＬレベルになると、第１のスイッチ９Ｂがターンオンし、また、第１の制御信号Ｓ１がＬレベルになると同時に第４の制御信号Ｓ４もＬレベルとなるため、第３のスイッチ１１Ｂと第４のスイッチ１２Ｂとがターンオフする。続いて、デッドタイムだけ遅れた時刻ｔ２において、第２の制御信号Ｓ２がＨレベルとなると、ＲＳラッチ１４１がセットされるため、第３の制御信号Ｓ３がＨレベルとなる。第３の制御信号Ｓ３がＨレベルになると、今度は第２のスイッチ１０Ｂ及び第５のスイッチ１３Ｂがターンオンする。第５のスイッチ１３Ｂがターンオンすると、ハイサイドスイッチ２のゲートソース間電位が０となって、該ハイサイドスイッチ２がターンオフし、その結果、スイッチング電圧Ｖｘは低下する。スイッチング電圧Ｖｘが接地電位を下回ると、ローサイドスイッチ３に寄生するボディダイオード（図示せず）を介して接地端子からインダクタ電流ＩＬが流れるため、スイッチング電圧Ｖｘは減少に転じる。続いて、第１の遅延回路１４２が有する遅延時間後の時刻ｔ３においてゲート電圧Ｖｇｌが立ち上がるため、ローサイドスイッチ３がターンオンする。その結果、インダクタ電流ＩＬはターンオンしたローサイドスイッチ３を介して流れるようになる。また、このハイサイドスイッチ２がターンオフしている期間、すなわち、Ｌレベルの第１の制御信号Ｓ１をゲートに受ける第１のスイッチ９ＢとＨレベルの第３の制御信号Ｓ３をゲートに受ける第２のスイッチ１０Ｂとが共にオン状態である期間に、ブートストラップコンデンサ８はブートストラップ電源７の電圧Ｖｂに充電される。
【００７８】
次に、図３（ｂ）に示す時刻ｔ４において、第２の制御信号Ｓ２がＬレベルになると、ゲート電圧ＶｇｌもＬレベルとなるため、インダクタ電流ＩＬは再びローサイドスイッチ３のボディダイオードを介して流れる。続いて、デッドタイムだけ遅れた時刻ｔ５において、第１の制御信号Ｓ１がＨレベルになると、第１のスイッチ９Ｂがターンオンし、同時にＲＳラッチ１４１がリセットされるため、第３の制御信号Ｓ３がＬレベルとなる。第３の制御信号Ｓ３がＬレベルになると、第２のスイッチ１０Ｂと第５のスイッチ１３Ｂとがターンオフする。さらに、第２の遅延回路１６が有する遅延時間後の時刻ｔ６になると、第４の制御信号Ｓ４もＨレベルとなるため、第３のスイッチ１１Ｂ及び第４のスイッチ１２ｂがターンオンする。従って、第３のスイッチ１１Ｂがターンオンすると、ハイサイドスイッチ２がターンオンするため、スイッチング電圧Ｖｘは入力電圧Ｖｉにまで上昇する。これにより、インダクタ４には入力電圧Ｖｉと出力電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）が印加されて、インダクタ電流ＩＬは増加に転じる。
【００７９】
以上のスイッチング動作が繰り返されて、出力電圧Ｖｏが負荷に供給される。
【００８０】
次に、スイッチングレギュレータの負荷電流が少なく、インダクタ電流ＩＬが０に至る場合の動作を説明する。
【００８１】
まず、第１の制御信号Ｓ１と第４の制御信号Ｓ４とがＨレベルで且つ第２の制御信号Ｓ２とゲート電圧ＶｇｌとがＬレベルの期間は、ＲＳラッチ１４１はリセットされているため、第３の制御信号Ｓ３はＬレベルとなる。この期間では、第１のスイッチ９Ｂ、第２のスイッチ１０Ｂ及び第５のスイッチ１３ｂはオフ状態であり、一方、第３のスイッチ１１Ｂ及び第４のスイッチ１２ｂがオン状態である。このとき、ハイサイドスイッチ２はそのゲートとソースとの間にブートストラップコンデンサ８の電圧が印加されてオン状態となり、ローサイドスイッチ３はオフ状態となる。これにより、インダクタ４には入力電圧Ｖｉと出力電圧Ｖｏとの差電圧（Ｖｉ−Ｖｏ）が印加されて、インダクタ電流ＩＬが増加すると共にインダクタ４に電気エネルギーが蓄えられる。
【００８２】
次に、図３（ｂ）に示す時刻ｔ７〜ｔ９における動作は上述の時刻ｔ１〜ｔ３の動作と同様であるため説明は省略する。
【００８３】
次に、図３（ｂ）に示す時刻ｔ１０において、インダクタ電流ＩＬが０に至ると、ゲート電圧ＶｇｌはＬレベルとなって、ローサイドスイッチ３はオフ状態となる。ハイサイドスイッチ２もオフ状態のままであるため、インダクタ４の一端の電位、すなわちハイサイドスイッチ２のソースとの接続点におけるスイッチング電圧Ｖｘの電位が定まらない。このため、スイッチング電圧Ｖｘは、インダクタ４のインダクタンスと浮遊容量との共振現象によって、出力電圧Ｖｏを中心に増減する振動波形となる。一方、第１の制御信号Ｓ１はＬレベルのままであり、ＲＳラッチ１４１によって第３の制御信号Ｓ３のＨレベルも変わらないため、第１のスイッチ９Ｂ及び第２のスイッチ１０Ｂはオン状態が維持される。その結果、ブートストラップコンデンサ８はブートストラップ電源７の電圧Ｖｂに充電される。
【００８４】
図４の時刻ｔ１１〜ｔ１３の動作は上述の時刻ｔ４〜ｔ６の動作と同様であるので説明は省略する。
【００８５】
以上のスイッチング動作が繰り返されて、出力電圧Ｖｏが負荷に供給される。スイッチングレギュレータの負荷電流がさらに小さくなって無負荷に至る極軽負荷の場合には、ハイサイドスイッチ２のオン時間と共にローサイドスイッチ３のオン時間が短くなる。さらには、ハイサイドスイッチ２及びローサイドスイッチ３が共にオフ状態となる期間が長くなることによって、第３の実施形態に係るスイッチングレギュレータの出力電圧Ｖｏは安定化する。
【００８６】
第１の従来例のように、ローサイドスイッチ５３のオン時間にブートストラップコンデンサ６２を充電する駆動回路の場合には、このような極軽負荷時動作では充電期間が確保されない。
【００８７】
これに対し、第３の実施形態に係る駆動回路によると、ローサイドスイッチ３のオン期間ではなく、ハイサイドスイッチ２のオフ期間にブートストラップコンデンサ８が充電されるため、ハイサイドスイッチ２の駆動電圧を十分に確保することができる。
【００８８】
なお、第３の実施形態に係る駆動回路及びそれを含むスイッチングレギュレータは、同期整流回路を用いた降圧型スイッチングレギュレータとして説明したが、ローサイドスイッチ３は第２の実施形態で説明した第１のダイオード３Ａとしてもよい。
【００８９】
また、第１〜３の各実施形態に係る駆動回路及びそれを含むスイッチングレギュレータは、降圧型スイッチングレギュレータを用いて説明したが、本発明はこれに限定されない。例えば、本発明は、図４に示すように、第２の実施形態の一変形例としての反転型スイッチングレギュレータにも適用することが可能である。
【００９０】
図４に示す反転型スイッチングレギュレータは、入力電圧Ｖｉと極性が逆の出力電圧Ｖｏを生成することができる。ここで、スイッチ素子２Ｃのドレインが入力電圧Ｖｉを供給する入力直流電源１と接続される構成は、前述した第１〜３の各実施形態と同様である。さらに、インダクタ４Ｃは、その一端がハイサイドスイッチ２Ｃのソース及び第１のダイオード３Ｃのカソードと接続され、他端が接地端子と接続されており、出力コンデンサ５Ｃは、その一端が第１のダイオード３Ｃのアノード及び出力端子と接続されている。
【００９１】
すなわち、降圧型スイッチングレギュレータ又は反転型スイッチングレギュレータのように、入力直流電源１に接続されるスイッチ素子２の駆動に入力電圧Ｖｉよりも高い電位が必要な場合に本発明は適用できる。
【産業上の利用可能性】
【００９２】
本発明は、ブートストラップ方式の駆動回路や、各種電子機器に直流電圧を供給する電源回路等に有用である。
【図面の簡単な説明】
【００９３】
【図１】（ａ）は本発明の第１の実施形態に係る駆動回路及びそれを含むスイッチングレギュレータを示す回路構成図である。（ｂ）は本発明の第１の実施形態に係るスイッチングレギュレータの動作波形を示すタイミング図である。
【図２】本発明の第２の実施形態に係る駆動回路及びそれを含むスイッチングレギュレータを示す回路構成図である。
【図３】（ａ）は本発明の第３の実施形態に係る駆動回路及びそれを含むスイッチングレギュレータを示す回路構成図である。（ｂ）は本発明の第３の実施形態に係るスイッチングレギュレータの動作波形を示すタイミング図である。
【図４】本発明の第２の実施形態の一変形例に係るスイッチングレギュレータを示す回路図である。
【図５】（ａ）第１の従来例に係る駆動回路及びそれを含むスイッチングレギュレータを示す回路構成図である。（ｂ）第１の従来例に係るスイッチングレギュレータの動作波形を示すタイミング図である。
【図６】第２の従来例に係る駆動回路及びそれを含むスイッチングレギュレータを示す回路構成図である。
【符号の説明】
【００９４】
１      入力直流電源
２      ハイサイドスイッチ
３      ローサイドスイッチ
３Ａ    第１のダイオード
４      インダクタ
５      出力コンデンサ
６      駆動回路
６Ａ    駆動回路
６Ｂ    駆動回路
７      ブートストラップ直流電源
８      ブートストラップコンデンサ
９      第１のスイッチ
９Ａ    第２のダイオード
９Ｂ    第１のスイッチ
１０    第２のスイッチ
１０Ｂ  第２のスイッチ
１１    第３のスイッチ
１１Ｂ  第３のスイッチ
１２    第４のスイッチ
１２Ａ  第４のスイッチ
１２Ｂ  第４のスイッチ
１３    第５のスイッチ
１３Ａ  第５のスイッチ
１３Ｂ  第５のスイッチ
１４    制御回路
１４Ｂ  制御回路
１４０  パルス幅制御回路
１４１  ＲＳラッチ
１４２  第１の遅延回路
１５    第１のレベルシフト回路
１６    第２の遅延回路
１７    インバータ
１８    第２のレベルシフト回路
【図１】
2007215259.tif 000003
【図２】
2007215259.tif 000004
【図３】
2007215259.tif 000005
【図４】
2007215259.tif 000006
【図５】
2007215259.tif 000007
【図６】
2007215259.tif 000008