(57)【要約】【課題】音圧センサチップ等の半導体チップを備える半導体装置において、製造効率の向上及び製造コストの削減を図りながら、半導体チップに備えるダイヤフラムの振動特性の変化を抑制できるようにする。【解決手段】回路基板３と、該回路基板３の表面３ａ上に配され、圧力変動に応じて振動する薄膜状のダイヤフラム９ａを備えた半導体チップ９と、前記回路基板３及び前記半導体チップ９の間に固定された略板状のスペーサ５とを備え、前記スペーサ５に、前記回路基板３の表面３ａと前記ダイヤフラム９ａとを互いに対向させる貫通孔１７が形成されていることを特徴とする半導体装置１を提供する。【選択図】図１
2007178221.tif 000002
【特許請求の範囲】
【請求項１】
回路基板若しくは回路が組み込まれたパッケージと、該回路基板若しくは前記パッケージの表面上に配され、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、前記回路基板若しくは前記パッケージ及び前記半導体チップの間に固定された略板状のスペーサとを備え、
前記スペーサに、前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを互いに対向させる貫通孔が形成されていることを特徴とする半導体装置。
【請求項２】
前記スペーサが、
前記回路基板若しくは前記パッケージの表面、前記ダイヤフラム及び前記貫通孔により画定される空洞部と、前記空洞部の外方側に位置する外方空間との間の静圧差に基づく気体の流動を許容し、
前記ダイヤフラムに作用する動的な圧力変動に基づく気体の通過を阻止することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記スペーサが、多孔質体からなることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記スペーサに、連通孔が形成されていることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項５】
前記スペーサが、略板状のベース基板と、該ベース基板の表面に形成された薄膜状の第１のフィルム層と、該第１のフィルム層の表面に形成された薄膜状の第２のフィルム層とを備え、
前記連通孔が、前記第１のフィルム層に形成されたスリット状の切欠部と、該切欠部を介して相互に対向する前記ベース基板の表面及び前記第２のフィルム層の裏面とにより画定されることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記スペーサが、弾性変形可能に形成されていることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記スペーサが、前記半導体チップと近い熱膨張係数を有することを特徴とする請求項１から請求項６に記載の半導体装置。
【請求項８】
前記スペーサに、前記半導体チップに対向する表面から窪む係合凹部が形成され、
前記半導体チップが、前記係合凹部に係合して前記スペーサに取り付けられることを特徴とする請求項１から請求項７のいずれか１項に記載の半導体装置。
【請求項９】
回路基板若しくは回路が組み込まれたパッケージと圧力変動に応じて振動する薄膜状のダイヤフラムを備える半導体チップとの間に固定されると共に、前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを相互に対向させる貫通孔を有するスペーサの製造方法であって、
略板状のベース基板の表面にエッチング加工可能な薄膜状の第１のフィルム層を形成する第１の薄膜形成工程と、
前記第１のフィルム層にエッチング加工を施して、前記貫通孔から前記ベース基板の表面に沿って該表面の端部まで到達するように、前記第１のフィルム層にその表面から窪むスリット状の切欠部を形成するエッチング工程と、
前記切欠部を被覆して前記貫通孔から前記端部まで連通する連通孔を構成するように、前記第１のフィルム層の表面に薄膜状の第２のフィルム層を形成する第２の薄膜形成工程とを備えることを特徴とするスペーサの製造方法。
【請求項１０】
回路基板若しくは回路が組み込まれたパッケージと、該回路基板若しくは前記パッケージの表面上に配され、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、前記回路基板若しくは前記パッケージ及び前記半導体チップの間に固定された略板状のスペーサとを備え、該スペーサに前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを相互に対向させる貫通孔を形成した半導体装置の製造方法であって、
前記スペーサが、
略板状のベース基板の表面にエッチング加工可能な薄膜状の第１のフィルム層を形成する第１の薄膜形成工程と、
前記第１のフィルム層にエッチング加工を施して、前記貫通孔から前記ベース基板の表面に沿って該表面の端部まで到達するように、前記第１のフィルム層にその表面から窪むスリット状の切欠部を形成するエッチング工程と、
前記切欠部を被覆して前記貫通孔から前記端部まで連通する連通孔を構成するように、前記第１のフィルム層の表面に薄膜状の第２のフィルム層を形成する第２の薄膜形成工程とにより製造されることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導体装置、その製造方法、及び、半導体装置に使用するスペーサの製造方法に関する。
【背景技術】
【０００２】
従来、シリコンマイクや圧力センサ等の半導体装置では、音圧センサチップや圧力センサチップ等のように、音響等の圧力変動を振動により検出するダイヤフラムを有する半導体チップを回路基板の表面に実装している（例えば、特許文献１参照）。この種の半導体チップを回路基板の表面に配した状態においては、ダイヤフラムと回路基板の表面との間に空洞部が形成されることになる。
【０００３】
ここで、空洞部の容積が小さい場合には、空洞部の空気バネ定数が大きくなってダイヤフラムが振動しにくくなるため、ダイヤフラムの変位量が小さくなって圧力変動を精度良く検出することができなくなる。すなわち、ダイヤフラムを振動させて、空洞部として十分な大きさを確保する必要がある。また、空洞部の容積は、半導体チップの特性に応じて適宜変更する必要がある。
従来の半導体装置では、回路基板の表面から窪んだ凹部を形成することで、空洞部の容積拡大を図っている。
【特許文献１】特表２００４―５３７１８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体装置においては、空洞部の容積を確保するための凹部を回路基板に形成しているため、回路基板の製造が面倒となり、半導体装置の製造効率が低下すると共に、半導体装置の製造コストが増加する虞がある。
この発明は、上述した事情に鑑みてなされたものであって、製造効率の向上及び製造コストの削減を図りながら、ダイヤフラムの振動特性の変化を抑制できる半導体装置、その製造方法、及び、半導体装置に使用するスペーサの製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、回路基板若しくは回路が組み込まれたパッケージと、該回路基板若しくは前記パッケージの表面上に配され、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、前記回路基板若しくは前記パッケージ及び前記半導体チップの間に固定された略板状のスペーサとを備え、前記スペーサに、前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを互いに対向させる貫通孔が形成されていることを特徴とする半導体装置を提案している。
【０００６】
本発明に係る半導体装置によれば、スペーサを介して半導体チップを回路基板の表面上に設けた状態において、回路基板の表面、半導体チップのダイヤフラム及びスペーサの貫通孔により空洞部が形成されることになる。この空洞部の容積は、スペーサの厚さ寸法や貫通孔の大きさを変えるだけで容易に変更することができる。この結果、この空洞部の容積をより大きく形成することができる。すなわち、この半導体装置においては、従来のように回路基板に別途加工を施して凹部を形成する必要が無くなる。
【０００７】
請求項２に係る発明は、請求項１に記載の半導体装置において、前記スペーサが、前記回路基板若しくは前記パッケージの表面、前記ダイヤフラム及び前記貫通孔により画定される空洞部と、前記空洞部の外方側に位置する外方空間との間の静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止することを特徴とする半導体装置を提案している。
【０００８】
また、請求項３に係る発明は、請求項１又は請求項２に記載の半導体装置において、前記スペーサが多孔質体からなることを特徴とする半導体装置を提案している。
また、請求項４に係る発明は、請求項１又は請求項２に記載の半導体装置において、前記スペーサに、連通孔が形成されていることを特徴とする半導体装置を提案している。
【０００９】
ここで、回路が組み込まれたパッケージとは、同一パッケージ内に既に組み付けられたマイクチップとマイク出力信号処理用のＬＳＩとを組み付けたもので、配線が含まれているものを示している。例えば、プリモールドパッケージのようにリードフレームをモールドしたものや、プリモールドパッケージの中に、インピーダンス変換器、チャージポンプ、アンプ等の機能を持ったＬＳＩをダイボンドしたものが挙げられる。
静圧とは、気体が流動せずに静止した状態における空洞部や外方空間の圧力のことを示している。また、静圧の変化は、単位時間あたりの圧力変化が比較的小さいものであり、例えば、空洞部の加熱・冷却や、スペーサと半導体チップや回路基板とを接着するリフロー時におけるアウトガスの発生等に伴う空洞部の静的な圧力変化や、標高差等に基づく外方空間の静的な気圧変化が、上記静圧変化に含まれる。
また、圧力変動とは、音響等による動的な圧力変化のことを示し、上述した静圧変化よりも単位時間あたりの圧力変化が大きいものが含まれる。すなわち、前述した空洞部の静的な圧力変化や外方空間の静的な気圧変化は、この圧力変動に含まれない。
【００１０】
ところで、半導体装置の加熱・冷却等によって発生する圧力変化や、標高差等に基づく外方空間の静的な気圧変化によって発生する空洞部及び外方空間の間での静圧の差が生じた際には、請求項１に係る発明によってスペーサを形成して空洞部の容積を大きくした場合であっても、静圧の差を緩和するには不十分な場合もある。
そこで、請求項２に係る発明によって、前記回路基板若しくは前記パッケージの表面、前記ダイヤフラム及び前記貫通孔により画定される空洞部と、前記空洞部の外方側に位置する外方空間との間の静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止することを特徴とするスペーサを設けることにより、上記のような差が生じても、空洞部と外方空間との間の静圧の差に起因してダイヤフラムが変形することで防止できるため、ダイヤフラムの振動特性が変化することを確実に防止できる。
【００１１】
また、請求項３の発明によって、請求項１又は請求項２に記載の半導体装置で、前記静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止することで、圧力差を調整することもさることながら、音響等の圧力変動がダイヤフラムに到達し、これに基づいて外方空間と空洞部との間に動的な圧力差が生じた場合には、多孔質体の隙間を介した気体の出入りが適度に阻止されるため、上記圧力変動に対してもダイヤフラムを精度良く振動させることができる。ここで、「適度に阻止する」とは、圧力の時間変動がある場合に、人間が聞こえ始める音の周波数以上の値に対して阻止することを意味する。
【００１２】
さらに、請求項４の発明によって、請求項１又は請求項２に記載の半導体装置で、前記静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止することで圧力差を調整する。例えば、音響等の圧力変動がダイヤフラムに到達し、これに基づいて外方空間と空洞部との間に動的な圧力差が生じた場合には、連通孔を介した気体の出入りが適度に阻止されるため、上記圧力変動に対してもダイヤフラムを精度良く振動させることができる。
【００１３】
また、スペーサは、ダイヤフラムのように薄膜状に形成されたり、その内部に回路基板のように電気的な配線部を含んで構成される必要もない。このため、回路基板に同様の連通孔を形成する場合と比較して、空洞部と外方空間との間で気体の出入りを制限する微細な連通孔をスペーサに容易に形成することができ、また、スペーサ自体を多孔質体から形成することも可能となる。したがって、半導体装置の製造効率の向上を図ると共に、半導体装置の製造コスト削減を図ることができる。
【００１４】
請求項５に係る発明は、請求項４に記載の半導体装置において、前記スペーサが、略板状のベース基板と、該ベース基板の表面に形成された薄膜状の第１のフィルム層と、該第１のフィルム層の表面に形成された薄膜状の第２のフィルム層とを備え、前記連通孔が、前記第１のフィルム層に形成されたスリット状の切欠部と、該切欠部を介して相互に対向する前記ベース基板の表面及び前記第２のフィルム層の裏面とにより画定されることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、第１のフィルム層にスリット状の切欠部を形成し、この第１のフィルム層をベース基板と第２のフィルム層とにより挟み込むだけで、連通孔を容易に形成することができる。
【００１５】
請求項６に係る発明は、請求項１から請求項５のいずれか１項に記載の半導体装置において、前記スペーサが、弾性変形可能に形成されていることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、回路基板が振動しても、スペーサの弾性力により振動を吸収することができるため、回路基板の振動に基づいてダイヤフラムが振動することを防止できる。すなわち、ダイヤフラムにおいて回路基板の振動がノイズとして検出されることを防止できる。また、ダイボンド時の接着剤の硬化に伴う応力を緩和できる。
【００１６】
請求項７に係る発明は、請求項１から請求項６のいずれか１項に記載の半導体装置において、前記スペーサが、前記半導体チップと近い熱膨張係数を有することを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、スペーサ及び半導体チップが加熱若しくは冷却されても、スペーサ及び半導体チップは近い熱膨張係数を有しているため、ダイヤフラムに応力が発生することはない。また、回路基板とスペーサとが相互に大きく異なる熱膨張係数を有している場合には、半導体装置が加熱若しくは冷却されて、前述した熱膨張係数の差に基づいて回路基板とスペーサとの間に応力が発生するが、スペーサにおいてこの応力を緩和することができる。したがって、ダイヤフラムに応力が発生してその振動特性が変化することを抑制できる。
【００１７】
請求項８に係る発明は、請求項１から請求項７のいずれか１項に記載の半導体装置において、前記スペーサに、前記半導体チップに対向する表面から窪む係合凹部が形成され、前記半導体チップが、前記係合凹部に係合して前記スペーサに取り付けられることを特徴とする半導体装置を提案している。
本発明に係る半導体装置によれば、半導体チップを係合凹部に係合させることにより、半導体装置を製造する際にスペーサに対する半導体チップの位置決めを容易に行うことができる。
【００１８】
請求項９に係る発明は、回路基板若しくは回路が組み込まれたパッケージと圧力変動に応じて振動する薄膜状のダイヤフラムを備える半導体チップとの間に固定されると共に、前記前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを相互に対向させる貫通孔を有するスペーサの製造方法であって、略板状のベース基板の表面にエッチング加工可能な薄膜状の第１のフィルム層を形成する第１の薄膜形成工程と、前記第１のフィルム層にエッチング加工を施して、前記貫通孔から前記ベース基板の表面に沿って該表面の端部まで到達するように、前記第１のフィルム層にその表面から窪むスリット状の切欠部を形成するエッチング工程と、前記切欠部を被覆して前記貫通孔から前記端部まで連通する連通孔を構成するように、前記第１のフィルム層の表面に薄膜状の第２のフィルム層を形成する第２の薄膜形成工程とを備えることを特徴とするスペーサの製造方法を提案している。
【００１９】
また、請求項１０に係る発明は、回路基板若しくは回路が組み込まれたパッケージと、該回路基板若しくは前記パッケージの表面上に配され、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、前記回路基板若しくは前記パッケージ及び前記半導体チップの間に固定された略板状のスペーサとを備え、該スペーサに前記回路基板若しくは前記パッケージの表面と前記ダイヤフラムとを相互に対向させる貫通孔を形成した半導体装置の製造方法であって、前記スペーサが、略板状のベース基板の表面にエッチング加工可能な薄膜状の第１のフィルム層を形成する第１の薄膜形成工程と、前記第１のフィルム層にエッチング加工を施して、前記貫通孔から前記ベース基板の表面に沿って該表面の端部まで到達するように、前記第１のフィルム層にその表面から窪むスリット状の切欠部を形成するエッチング工程と、前記切欠部を被覆して前記貫通孔から前記端部まで連通する連通孔を構成するように、前記第１のフィルム層の表面に薄膜状の第２のフィルム層を形成する第２の薄膜形成工程とにより製造されることを特徴とする半導体装置の製造方法を提案している。
本発明に係るスペーサ及び半導体装置の製造方法によれば、エッチング加工により連通孔を構成する切欠部を形成するため、切欠部の幅寸法を高い精度で調整することができる。すなわち、幅寸法の小さい切欠部を容易に形成することができる。
【発明の効果】
【００２０】
請求項１に係る発明によれば、スペーサの厚さ寸法や貫通孔の大きさを適宜変えるだけで、空洞部の容積を簡便に変更することができるため、空洞部の空気バネの強さを調整でき、ダイヤフラムの振動を抑制しないようにすることができる。したがって、高品質な半導体装置を備える製品を製造することができる。
【００２１】
また、請求項２から請求項４のいずれか１項に係る発明によれば、連通孔や多孔質体の隙間を介して気体を出入りさせることで、空洞部及び外方空間の静圧を略同等とすることができるため、ダイヤフラムの振動特性が変化することを確実に防止することができる。
また、音響等の圧力変動に基づいて外方空間と空洞部との間に動的な圧力差が生じても、連通孔や多孔質体の隙間を介した気体の出入りは制限されるため、上記圧力変動に対してダイヤフラムを精度良く振動させることができる。
さらに、スペーサに連通孔を形成したり、スペーサ自体を多孔質体から形成することは、回路基板に同様の連通孔を形成するよりも容易であるため、半導体装置の製造効率の向上を図ると共に、半導体装置の製造コスト削減を図ることができる。
【００２２】
また、請求項５に係る発明によれば、スリット状の切欠部を形成した第１のフィルム層を、ベース基板及び第２のフィルム層により挟み込んでスペーサを構成とするだけで連通孔を容易に形成することができる。
また、請求項６に係る発明によれば、回路基板の振動がノイズとして検出されることを防止できるため、音響等の圧力変動のみをさらに精度良く検出することが可能となる。
【００２３】
また、請求項７に係る発明によれば、スペーサ及び半導体チップが相互に近い熱膨張係数を有しているため、回路基板との熱膨張係数の差に基づいて半導体チップのダイヤフラムに応力が発生することを抑え、ダイヤフラムの振動特性が変化することを抑制できる。
また、請求項８に係る発明によれば、スペーサに対する半導体チップの位置決めを容易に行うことができるため、半導体装置の製造効率の向上を図ることができる。
【００２４】
また、請求項９及び請求項１０に係る発明によれば、エッチング加工により連通孔を構成する切欠部を形成できるため、微細な連通孔を容易に形成することができる。
【発明を実施するための最良の形態】
【００２５】
図１から図１１は、本発明の一実施形態を示している。図１に示すように、この実施形態に係る半導体装置１は、回路基板３と、回路基板３の表面３ａに固定された略板状のスペーサ５及びＩＣ７と、スペーサ５の表面５ａに固定された半導体チップ９とを備えている。また、この半導体装置１には、回路基板３の表面３ａに配されると共に、スペーサ５、ＩＣ７及び半導体チップ９を覆う蓋体部１１が設けられている。
回路基板３は、その内部に電気的な配線部（不図示）を設けた所謂多層配線基板からなり、ＩＣ７や半導体チップ９と電気的に接続されている。
【００２６】
蓋体部１１は、回路基板３の表面３ａから厚さ方向に離間した位置に配される略板状の上端壁部１３と、回路基板３の表面３ａの周縁に固定される略環状の側壁部１５とを備えている。すなわち、蓋体部１１は、これら上端壁部１３及び側壁部１５により側壁部１５の先端部側に開口する略凹状に形成されている。したがって、側壁部１５の先端部を回路基板３の表面３ａに配した状態においては、回路基板３及び蓋体部１１により中空空間（外方空間）Ｓ１が画定されることになる。
この中空空間Ｓ１は、上端壁部１３に形成された開口部１４を介して半導体装置１の外側に位置する外方空間に連通している。
【００２７】
半導体チップ９は、音響を電気信号に変換する所謂音圧センサチップである。すなわち、この半導体チップ９は、半導体装置１の外側に位置する外方空間からの音響等の圧力変動に応じて振動するダイヤフラム９ａを備えている。ダイヤフラム９ａは、半導体チップ９の厚さ方向に振動するように構成されている。
ＩＣ７は、半導体チップ９を動作させるためのものであり、例えば半導体チップ９からの電気信号を増幅するための増幅回路や、前記電気信号をデジタル信号として処理するためのＤＳＰ（デジタルシグナルプロセッサ）、Ａ／Ｄ変換器等を含んでいる。このＩＣ７は、銀ペースト等の接着剤１２を介して回路基板３の表面３ａに固定されている。
【００２８】
スペーサ５は、その裏面５ｂと回路基板３の表面３ａとの間に銀ペースト等の接着剤１６を介して回路基板３に固定されている。このスペーサ５には、その厚さ方向に貫通する貫通孔１７が形成されている。
前述した半導体チップ９は、貫通孔１７をダイヤフラム９ａによって覆うように、かつ、ダイヤフラム９ａが貫通孔１７を介して回路基板３の表面３ａに対向するように、銀ペースト等の接着剤１８を介してスペーサ５の表面５ａに固定されている。すなわち、この貫通孔１７により、ダイヤフラム９ａと回路基板７との間の空洞部Ｓ２が形成されることになる。この空洞部Ｓ２は、スペーサ５に形成された微細な連通孔１９を介して中空空間Ｓ１と連通している。
なお、回路基板３、スペーサ５及び半導体チップ９を相互に固定した状態において、回路基板３とスペーサ５との間、並びに、スペーサ５と半導体チップ９との間に隙間は生じない。すなわち、前述した連通孔１９のみによって、中空空間Ｓ１と空洞部Ｓ２とが相互に連通されることになる。
【００２９】
連通孔１９は、中空空間Ｓ１と空洞部Ｓ２との間に静圧差が生じた際に、この静圧差に基づいて中空空間Ｓ１と空洞部Ｓ２との間で気体の流動を許容する程度の大きさに形成されている。ここで、この実施形態における静圧は、気体が流動せずに静止した状態における中空空間Ｓ１や空洞部Ｓ２の圧力のことを示している。また、静圧の変化としては、例えば、半導体装置１の加熱・冷却や接着剤１６，１８のリフロー時におけるアウトガスの発生等に伴う空洞部Ｓ２の静的な圧力変化や、標高差等に基づく外方空間や中空空間Ｓ１の静的な気圧変化が、上記静圧変化に含まれる。
【００３０】
また、連通孔１９は、ダイヤフラム９ａに作用する音響等の圧力変動によって、中空空間Ｓ１の圧力と空洞部Ｓ２の圧力の間に圧力差が生じても、中空空間Ｓ１と空洞部Ｓ２との間で気体の通過を阻止する程度の大きさに形成されている。
ここで、圧力変動とは、音響等による動的な圧力変化のことを示し、上述した静圧変化よりも単位時間あたりの圧力変化が大きいものが含まれる。すなわち、前述した空洞部Ｓ２の静的な圧力変化、及び、外方空間や中空空間Ｓ１の静的な気圧変化は、この圧力変動に含まれない。
【００３１】
このスペーサ５は、図２，３に示すように、略板状のベース基板２１の表面２１ａに、薄膜状の第１のフィルム層２３及び第２のフィルム層２５を順次積層して構成される。
ベース基板２１、第１のフィルム層２３及び第２のフィルム層２５には、それぞれ平面視略円形状の孔２７，２９，３１が形成されており、これら３つの孔２７，２９，３１によりスペーサ５の貫通孔１７が構成されている。また、第１のフィルム層２３には、ベース基板２１の表面２１ａに沿ってスリット状の切欠部３３が２つ形成され、これら２つの切欠部３３と、これを介して相互に対向するベース基板２１の表面２１ａ及び第２のフィルム層２５の裏面２５ｂとによりスペーサ５の連通孔１９が２つ構成されている。
【００３２】
次に、以上のように構成された半導体装置１の製造方法について説明する。この半導体装置１を製造する際には、予め上述した構成のスペーサ５を製造しておく。
すなわち、スペーサ５を製造する際には、はじめに、図５，６に示すように、平面視略円形状の孔２７を形成した略板状のベース基板２１を用意する。次いで、図７〜９に示すように、ベース基板２１の孔２７を覆うように、ベース基板２１の表面２１ａに薄膜状の第１のフィルム層２３を形成する（第１の薄膜形成工程）。この第１のフィルム層２３は、エッチング加工が可能な材料から形成されている。
その後、切欠部３３及び孔２９の形成部分を除く第１のフィルム層２３の表面２３ａにレジスト層（不図示）を形成しておき、エッチング加工により切欠部３３及び孔２９を形成する（エッチング加工）。なお、切欠部３３は、ベース基板２１の表面２１ａに沿ってこの表面２１ａの端部まで到達するように、第１のフィルム層２３の表面２３ａから窪むように形成される。このエッチング加工終了後には、前述のレジスト層を除去する。また、この第１のフィルム層２３が、ドライフィルム等のエッチング加工が可能な材料から形成される場合には、少なくとも、ドライフィルム自体がレジスト材料となるので、薄膜形成工程（ラミネート工程）、露光工程、現像工程を経ることで、切欠部３３及び孔２９を形成することができる。
【００３３】
そして、図２〜４に示すように、切欠部３３及び孔２７，２９を覆うように、第１のフィルム層２３の表面２３ａに第２のフィルム層２５を形成する（第２の薄膜形成工程）。この第２のフィルム層２５も、第１のフィルム層２３と同様に、エッチング加工が可能な材料から形成されている。
第２の薄膜形成工程の終了後には、孔３１の形成部分を除く第２のフィルム層２５の表面５ａにレジスト層（不図示）を形成しておき、エッチング加工により孔を形成する。最後に、前述したレジスト層を除去して、スペーサ５の製造が終了する。
なお、ここでは１つのスペーサを形成する場合の製造方法について述べたが、これに限ることはなく、例えば、ベース基板２１を１つの大きな板状部材から形成し、この板状部材に第１のフィルム層２３及び第２のフィルム層２５を積層したり、多数の孔２７，２９，３１を形成して、その後に、ダイシングにより個々のスペーサ５に切り分けるとしてもよい。この場合には、１回のエッチング加工により多数の切欠部３３や孔２７，２９，３１を一括して形成することができるため、スペーサ５の製造効率向上を図ることが可能となる。
【００３４】
そして、以上のようにして製造されたスペーサ５を使用して図１に示す半導体装置１を組み上げる。
すなわち、はじめに、図１０に示すように、回路基板３の表面３ａに周縁に略環状の側壁部１５を固定しておき、接着剤１２，１６を介して回路基板３の表面３ａにＩＣ７及びスペーサ５を固定する。この際には、予め接着剤１２，１６を回路基板３の表面３ａに付着させた後に、スペーサ５やＩＣ７を配すればよい。なお、回路基板３の表面３ａとスペーサ５の裏面５ｂとの隙間はこの接着剤１６により埋めることができる。次いで、ＩＣ７を回路基板３と電気的に接続する。
その後、図１１に示すように、接着剤１８を介してスペーサ５の表面５ａに半導体チップ９を固定する。この際には、予め接着剤１８をスペーサ５の表面５ａに付着させた後に、半導体チップ９を配すればよい。最後に、図１に示すように、上端壁部１３を側壁部１５に固定して蓋体部１１を構成することで、半導体装置の製造が終了する。なお、この製造工程は、一例を示したにすぎない。例えば、スペーサ５に半導体チップ９を接着させた後に、このスペーサ５を回路基板３の表面３ａに固定させるとしてもよい。
【００３５】
上記の半導体装置１によれば、回路基板３の表面３ａ、半導体チップ９のダイヤフラム９ａ及びスペーサ５の貫通孔１７によって画定された空洞部Ｓ２の容積は、スペーサ５の厚さ寸法や貫通孔１７の大きさを変えるだけで容易に変更することができる。このため、空洞部Ｓ２の空気バネ定数が大きくなることを抑えて、ダイヤフラム９ａの振動特性が変化することを抑制できる。また、従来のように回路基板３に別途加工を施して凹部を形成すること無く、空洞部Ｓ２を構成することができるため、半導体装置１の製造コストを低く抑えることができる。
【００３６】
また、半導体装置１の加熱・冷却等に基づく空洞部Ｓ２の圧力変化や、標高差等に基づく中空空間Ｓ１や外方空間の静的な気圧変化によって、空洞部Ｓ２及び中空空間Ｓ１や外方空間の間で静圧に差が生じた際には、連通孔１９を介して空洞部Ｓ２と中空空間Ｓ１や外方空間との間で気体が出入りするため、空洞部Ｓ２の静圧が中空空間Ｓ１や外方空間の静圧と略同等となる。したがって、空洞部Ｓ２と中空空間Ｓ１や外方空間との間の静圧の差に起因してダイヤフラム９ａが変形することを防止できるため、ダイヤフラム９ａの振動特性が変化することを確実に防止することができる。
さらに、音響等の圧力変動がダイヤフラム９ａに到達し、これに基づいて中空空間Ｓ１や外方空間と空洞部Ｓ２との間に動的な圧力差が生じたときでも、連通孔１９を介した気体の出入りは阻止されるため、上記圧力変動に対してダイヤフラム９ａを精度良く振動させることができる。
【００３７】
また、スリット状の切欠部３３を形成した第１のフィルム層２３を、ベース基板２１及び第２のフィルム層２５により挟み込むだけで、スペーサ５１に連通孔１９を容易に形成することができる。特に、スペーサ５を製造する際にエッチング加工により切欠部３３を形成することで、切欠部３３の幅寸法を高い精度で調整できるため、幅寸法の小さい微細な連通孔１９を容易に形成することができる。また、これに加えて厚さ寸法の小さい第１のフィルム層２３を選択することにより、断面積の小さい微細な連通孔１９を形成することができる。
すなわち、回路基板３に同様の連通孔１９を形成する場合と比較して、空洞部Ｓ２と中空空間Ｓ１や外方空間との間で気体の出入りを制限する微細な連通孔１９をスペーサ５に容易に形成することができる。
【００３８】
なお、上述した実施形態において、スペーサ５の貫通孔１７を構成するベース基板２１の孔２７は、第１の薄膜形成工程の前に予め形成されるとしたが、これに限ることはなく、例えば、エッチング加工により第１のフィルム層２３の孔２９と同時に形成しても構わない。ただし、この場合には、ベース基板２１もエッチング加工可能な材料から形成しておくことが好ましい。
また、蓋体部１１を構成する上端壁部１３及び側壁部１５は、別個の部材により形成されるとしたが、これに限ることはなく、例えば、一体的に形成されるとしても構わない。この構成の場合には、回路基板３の表面３ａ上にスペーサ５、ＩＣ７及び半導体チップ９を配置した後に蓋体部１１を回路基板３に固定すればよい。
【００３９】
さらに、スペーサ５と半導体チップ９との接着、或いは、回路基板３とスペーサ５との接着は、接着剤１６，１８をスペーサ５の表面５ａや回路基板３の表面３ａに付着させた後に行われるとしたが、これに限ることはない。すなわち、例えば、図１２に示すように、接着シート４１，４３を予めスペーサ５の表面５ａ及び裏面５ｂにそれぞれ貼り付けておき、これら接着シート４１，４３によりスペーサ５と半導体チップ９や回路基板３との接着を行うとしても構わない。又、回路基板３側に、先に接着シートを貼り付けるとしてもよい。
【００４０】
また、スペーサ５には、２つの連通孔１９が形成されるとしたが、これに限ることはなく、例えば、図１３に示すように、１つだけ形成されるとしてもよいし、また、３つ以上形成されるとしても構わない。
さらに、スペーサ５は、ゴム等により弾性変形可能に形成されるとしてもよい。さらに、例えば、スペーサ５を構成するベース基板２１、第１のフィルム層２３及び第２のフィルム層２５のうち、少なくともいずれか１つが、弾性変形可能な材料から形成されるとしても構わない。
この構成の場合には、回路基板３が振動しても、スペーサ５の弾性力により振動を吸収することができるため、回路基板３の振動に起因してダイヤフラム９ａが振動することを防止できる。すなわち、ダイヤフラム９ａにおいて回路基板３の振動がノイズとして検出されることを防止でき、音響等の圧力変動のみをさらに精度良く検出することが可能となる。
【００４１】
さらに、この構成の場合には、接着剤１６，１８や接着シート４１，４３によりスペーサ５と回路基板３とを固定する際には、接着剤１６，１８や接着シート４１，４３が硬化して収縮するが、この接着剤１６，１８や接着シート４１，４３の収縮はスペーサ５の弾性力によって緩和されることになる。したがって、この収縮に基づいて半導体チップ９のダイヤフラム９ａに応力が発生することを防止して、ダイヤフラム９ａの振動特性が変化することを防ぐことができる。
【００４２】
また、スペーサ５は、半導体チップ９と同じ若しくは近い熱膨張係数を有するとしても構わない。この構成においては、スペーサ５及び半導体チップ９が加熱若しくは冷却されても、ダイヤフラム９ａに応力が発生しない。また、回路基板３とスペーサ５とが相互に大きく異なる熱膨張係数を有している場合には、半導体装置１が加熱若しくは冷却されて、前述した熱膨張係数の差に基づいて回路基板３とスペーサ５との間に応力が発生するが、スペーサ５においてこの応力を緩和することができる。したがって、ダイヤフラム９ａに応力が発生してその振動特性が変化することを抑制できる。
【００４３】
なお、上述したスペーサ５の材料としては、例えば、銅タングステン（８０Ｗ−２０Ｃｕ、７０Ｗ−３０Ｃｕ）、銅モリブデン（８５Ｍｏ−１５Ｃｕ）、タングステン、モリブデン、アルミナセラミックス（Ａｌ２Ｏ３）、シリカセラミックス（ＳｉＯ２）、シリコンカーバイドセラミックス（ＳｉＣ）、タンタル、石墨等が用いられる。
また、半導体チップ９を構成する基板には、シリコン基板を用いることができる。例えば、銅タングステン（７０Ｗ−３０Ｃｕ）及びシリコン基板の熱膨張係数は、それぞれ、１０．２ppm/℃及び３．０ppm/℃であり、その熱膨張係数の差は、７．２ppm/℃となる。すなわち、スペーサ５と半導体チップ９との熱膨張係数との差が、７．２ppm/℃以下となるような材料を選択していることが望ましい。
【００４４】
さらに、スペーサ５は、ベース基板２１、第１のフィルム層２３及び第２のフィルム層２５を順次積層して構成されるとしたが、これに限ることはなく、少なくとも貫通孔１７及び連通孔１９が形成されていればよい、すなわち、１つの部材から形成されていても構わない。
また、スペーサ５は、連通孔１９を備えるとしたが、これに限ることはなく、少なくとも中空空間Ｓ１と空洞部Ｓ２との間の静圧差に基づく気体の流動を許容し、前記ダイヤフラムに作用する圧力変動に基づく気体の通過を阻止するように形成されていればよい。
【００４５】
すなわち、スペーサ５は、例えば、多孔質体から形成されるとしても構わない。この構成の場合には、多孔質体の隙間を介して上述した条件で中空空間Ｓ１と空洞部Ｓ２との間で気体の出入りを促すように、多孔質体を形成すればよい。この構成においても、スペーサ５に連通孔１９を形成した場合と同様の効果を奏することができる。
なお、上記のようにスペーサが多孔質体からなるとしても、スポンジのように弾性変形可能な材料から形成されるとしてもよいし、また、半導体チップと同じ若しくは近い熱膨張係数を有する材料から形成されるとしてもよい。
【００４６】
（実施例２）
また、スペーサ５は、前述した構造に限らない。例えば、図１４に示すように、上記実施形態と同様のベース基板２１、第１のフィルム層２３及び第２のフィルム層２５に加えて、ベース基板２１の裏面２１ｂ全体に第３のフィルム層５１を設けてスペーサ５２を構成し、この第３のフィルム層５１により貫通孔１７の開口部を閉塞するとしてもよい。ここで、第３のフィルム層５１は、第１のフィルム層２３や第２のフィルム層２５と同じドライフィルムから形成されている。
この第３のフィルム層５１を構成するドライフィルムは、ベース基板２１の裏面２１ｂに開口する孔２７や凹部に入り込み、ベース基板２１と粘着によって接合する。この構成のスペーサ５２では、上記実施形態のスペーサ５のように銀ペースト等の接着剤１６を介して回路基板３の表面３ａに固定しなくてもよいため、上記接着剤１６が貫通孔１７に入り込むことによって発生する空洞部Ｓ２の容積変化を防ぐことができる。
【００４７】
（実施例３）
さらに、連通孔１９を構成する切欠部３３は、ベース基板２１と第２のフィルム層２５との間に挟み込まれた第１のフィルム層２３に形成されるとしたが、これに限ることはなく、例えば、図１５に示すように、第３のフィルム層５１に形成されるとしても構わない。すなわち、第３のフィルム層５１には、ベース基板２１の裏面２１ｂに沿うスリット状の切欠部５３を形成しておく。そして、第３のフィルム層５１の裏面５１ｂが回路基板３の表面３ａに対向するようにスペーサ５４を回路基板３の表面３ａに固定することで、これら切欠部５３及び回路基板３の表面３ａにより上記実施形態と同様の連通孔５５を構成することができる。
ただし、この構成の場合には、上記実施形態のように銀ペースト等のペースト状の接着剤１６ではなく、シート状接着剤５６によりスペーサ５４を回路基板３の表面３ａに固定することが好ましい。すなわち、上記固定をペースト状の接着剤１６で行う場合には、切欠部５３が接着剤１６により埋められる虞があるが、シート状接着剤５６で行う場合には、上述のように切欠部５３が埋められにくくなるためである。
なお、この構成の場合には、ベース基板２１の表面２１ａには上記切欠部を有さない１つのフィルム層のみ、例えば、上記実施形態と同様の第２のフィルム層２５のみを形成しておけばよい。
【００４８】
（実施例４）
また、ベース部材２１は、平面視略円形状の孔２７を形成して構成されるとしたが、これに限ることはなく、例えば、図１６に示すように、ベース基板２１の製造時に平面視略円形状の大径孔５７の内方を網目状に形成することで、ベース基板２１の厚さ方向に貫通する多数の微少孔５８が形成されるように構成しても構わない。
この構成の場合には、ベース基板２１の一部を網目状に形成することでベース基板２１のテンティング補強がなされるため、上記実施形態のような孔２７を形成する場合と比較して、ベース基板２１の剛性を向上させることができ、スペーサ５９全体の構造を強化することができる。
【００４９】
（実施例５）
また、ベース基板２１には孔２７や微少孔５８が形成されるとしたが、これに限ることはなく、例えば、図１７に示すように、ベース基板６１に上記孔２７や微少孔５８を形成しない、すなわち、第１のフィルム層２３の孔２９の開口部を閉塞するようにベース基板６１を形成するとしても構わない。ただし、この構成の場合には、十分な大きさの空洞部Ｓ２を確保できるように、２つのフィルム層２３，２５の厚さ寸法や、各フィルム層２３，２５に形成される孔２９，３１の径寸法を大きくすることが好ましい。
この構成においては、上記実施形態のように、ベース基板６１に上記実施形態に記載の孔２７や微少孔５８を形成する必要がないため、スペーサ６３を容易に製造することができると共に、スペーサ６３全体の構造を強化することができる。また、ベース基板６１上にフィルム層２３，２５を積層した後には表面に凹凸が生じないので、フォトリソグラフやエッチング工程が容易となる。
【００５０】
（実施例６）
また、上記実施形態において、半導体チップ９はスペーサ５の表面５ａに配されるとしたが、これに限ることはなく、例えば、図１８に示すように、スペーサ５にその表面５ａから窪む係合凹部４５を形成しておき、この係合凹部４５に半導体チップ９を係合させて取り付けるとしても構わない。なお、この係合凹部４５は、第２のフィルム層２５に一体的に形成されることに限らない。例えば、図１９に示すように、第２のフィルム層２５の表面２５ａに位置決め層７１を形成すると共に位置決め層７１に第２のフィルム層２５よりも大きい位置決め孔７３を形成して、これら第２のフィルム層２５の表面２５ａ及び位置決め孔７３により係合凹部７５を構成するとしてもよい。
【００５１】
これらの構成の場合には、半導体装置１を製造する際に、スペーサ５に対する半導体チップ９の位置決めを容易に行うことができるため、半導体装置１の製造効率の向上を図ると共にスペーサ５や半導体チップ９の歩留まり向上を図ることができる。
なお、これら係合凹部４５，７５の構成は、図１〜１３に示すスペーサ５に限らず、図１４〜１７に示す各スペーサ５２，５４，５９，６３にも適用することができる。
【００５２】
さらに、ベース基板２１や第１のフィルム層２３、第２のフィルム層２５に形成される孔２７，２９，３１や大径孔５７は、平面視で略円形状に形成されるとしたが、これに限ることはなく、少なくともベース基板２１や第１のフィルム層２３、第２のフィルム層２５の厚さ方向に貫通して形成されていればよい。したがって、上記孔２７，２９，３１や大径孔５７は、例えば、平面視で略矩形状、多角形状、楕円形状等に形成されるとしてもよい。
また、上述した全てのスペーサ５，５２，５４，５９，６３は、回路基板３の表面３ａに配されるとしたが、これに限ることはなく、例えば、回路が組み込まれたパッケージの表面に配されるとしてもよい。すなわち、半導体装置は、回路基板３の代わりに上記パッケージを用いて構成されるとしても構わない。
さらに、半導体チップ９は、ダイヤフラム９ａを備えた音圧センサチップからなるとしたが、これに限ることはなく、少なくとも半導体チップ９を構成するダイヤフラム９ａのような可動部分を有していればよい。したがって、半導体チップは、例えば、半導体装置１の外方空間の圧力や圧力変化を計測する圧力センサチップであってもよい。
【００５３】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００５４】
【図１】この発明の一実施形態に係る半導体装置を示す側断面図である。
【図２】図１の半導体装置において、スペーサを示す平面図である。
【図３】図２のＡ−Ａ矢視断面図である。
【図４】図２のＢ−Ｂ矢視断面図である。
【図５】図２に示すスペーサに使用するベース基板を示す平面図である。
【図６】図５のＣ−Ｃ矢視断面図である。
【図７】図５に示すベース基板の表面に第１のフィルム層を形成した状態を示す平面図である。
【図８】図７のＤ−Ｄ矢視断面図である。
【図９】図７のＥ−Ｅ矢視断面図である。
【図１０】図１の半導体装置の製造方法を示す側断面図である。
【図１１】図１の半導体装置の製造方法を示す側断面図である。
【図１２】この発明の他の実施形態に係る半導体装置に使用するスペーサを示す側断面図である。
【図１３】この発明の他の実施形態に係る半導体装置に使用するスペーサを示す平面図である。
【図１４】この発明の他の実施形態に係る半導体装置に使用するスペーサを示す側断面図である。
【図１５】この発明の他の実施形態に係る半導体装置に使用するスペーサを示す側断面図である。
【図１６】この発明の他の実施形態に係る半導体装置に使用するスペーサを示す側断面図である。
【図１７】この発明の他の実施形態に係る半導体装置に使用するスペーサを示す側断面図である。
【図１８】この発明の他の実施形態に係る半導体装置に使用するスペーサを示す側断面図である。
【図１９】この発明の他の実施形態に係る半導体装置に使用するスペーサを示す側断面図である。
【符号の説明】
【００５５】
１・・・半導体装置、３・・・回路基板、３ａ・・・表面、５，５２，５４，５９，６３・・・スペーサ、５ａ・・・表面、９・・・半導体チップ、９ａ・・・ダイヤフラム、１７・・・貫通孔、１９，５５・・・連通孔、２１・・・ベース基板、２１ａ・・・表面、２３・・・第１のフィルム層、２３ａ・・・表面、２５・・・第２のフィルム層、２５ｂ・・・裏面、３３，５３・・・切欠部、４５・・・係合凹部、Ｓ１・・・中空空間（外方空間）、Ｓ２・・・空洞部
【図１】
2007178221.tif 000003
【図２】
2007178221.tif 000004
【図３】
2007178221.tif 000005
【図４】
2007178221.tif 000006
【図５】
2007178221.tif 000007
【図６】
2007178221.tif 000008
【図７】
2007178221.tif 000009
【図８】
2007178221.tif 000010
【図９】
2007178221.tif 000011
【図１０】
2007178221.tif 000012
【図１１】
2007178221.tif 000013
【図１２】
2007178221.tif 000014
【図１３】
2007178221.tif 000015
【図１４】
2007178221.tif 000016
【図１５】
2007178221.tif 000017
【図１６】
2007178221.tif 000018
【図１７】
2007178221.tif 000019
【図１８】
2007178221.tif 000020
【図１９】
2007178221.tif 000021