(57)【要約】【課題】ＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法及び、該非晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子を提供する。【解決手段】漏れ電流が少なく、かつ抵抗特性が改善され、スイッチング特性が向上した非晶質ＮｉＯ薄膜の製造方法は、真空チャンバ内に基板を準備する段階、ニッケル前駆体物質を準備する段階、ニッケル前駆体物質を気化させてソースガスを準備する段階、Ｏ３とＨ２Ｏガスのうち少なくとも一つを含む反応ガスを準備する段階、パージガスを準備する段階、及び真空チャンバ内にソースガス、パージガス、反応ガス及びパージガスを順次に吹き込む１サイクルの工程を実施し、基板上に単原子層のＮｉＯ薄膜を形成する段階を含む。【選択図】図４Ｂ
2007084935.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）真空チャンバ内に基板を準備する段階と、
（ｂ）ニッケル前駆体物質を準備する段階と、
（ｃ）前記ニッケル前駆体物質を気化させてソースガスを準備する段階と、
（ｄ）Ｏ３とＨ２Ｏガスのうち少なくとも一つを含む反応ガスを準備する段階と、
（ｅ）パージガスを準備する段階と、
（ｆ）前記真空チャンバ内に前記ソースガス、パージガス、反応ガス及びパージガスを順次に吹き込む１サイクルの工程を実施し、前記基板上に単原子層のＮｉＯ薄膜を形成する段階とを含むことを特徴とする非晶質ＮｉＯ薄膜の製造方法。
【請求項２】
前記（ｆ）段階を反復実行し、前記ＮｉＯ薄膜の形成厚を制御することを特徴とする請求項１に記載の非晶質ＮｉＯ薄膜の製造方法。
【請求項３】
前記ＮｉＯ薄膜は、１０Åないし５００Å厚に形成されることを特徴とする請求項２に記載の非晶質ＮｉＯ薄膜の製造方法。
【請求項４】
前記基板は、２００℃ないし４５０℃の温度に維持されることを特徴とする請求項１に記載の非晶質ＮｉＯ薄膜の製造方法。
【請求項５】
前記ニッケル前駆体物質は、Ｎｉ（Ｃ５Ｈ５）２、Ｎｉ（ＣＨ３Ｃ５Ｈ４）、Ｎｉ（Ｃ５Ｈ７Ｏ２）２、Ｎｉ（Ｃ１１Ｈ１９Ｏ２）２及びＮｉ（Ｃ７Ｈ１６ＮＯ）からなる群から選択されたいずれか１つの物質であることを特徴とする請求項１に記載の非晶質ＮｉＯ薄膜の製造方法。
【請求項６】
前記ニッケル前駆体物質の気化温度は、１５０℃に維持されることを特徴とする請求項５に記載の非晶質ＮｉＯ薄膜の製造方法。
【請求項７】
前記（ｆ）段階は、
前記真空チャンバ内に前記ソースガスを供給する段階と、
前記ソースガスの供給を中断してパージガスを供給する段階と、
前記パージガスの供給を中断して反応ガスを供給する段階と、
前記反応ガスの供給を中断してパージガスを供給する段階とを含むことを特徴とする請求項１に記載の非晶質ＮｉＯ薄膜の製造方法。
【請求項８】
前記ソースガスは、０．００７秒間供給されることを特徴とする請求項７に記載の非晶質ＮｉＯ薄膜の製造方法。
【請求項９】
前記パージガスは、５秒間供給されることを特徴とする請求項８に記載の非晶質ＮｉＯ薄膜の製造方法。
【請求項１０】
前記Ｈ２Ｏ反応ガスは、０．５秒間供給されることを特徴とする請求項９に記載の非晶質ＮｉＯ薄膜の製造方法。
【請求項１１】
前記Ｏ３反応ガスは、２秒間供給されることを特徴とする請求項９に記載の非晶質ＮｉＯ薄膜の製造方法。
【請求項１２】
前記パージガスは、Ｎ２またはＡｒを含むことを特徴とする請求項１に記載の非晶質ＮｉＯ薄膜の製造方法。
【請求項１３】
ソース、ドレイン、チャンネル及びゲート電極を備えるトランジスタスイッチと、
前記トランジスタスイッチに連結され、第１電極、第２電極及びそれらの間に介在された非晶質のＮｉＯ薄膜を備えるデータ保存部とを備えることを特徴とする不揮発性メモリ素子。
【請求項１４】
前記非晶質のＮｉＯ薄膜は、ＡＬＤ工程により形成されたことを特徴とする請求項１３に記載の不揮発性メモリ素子。
【請求項１５】
前記非晶質のＮｉＯ薄膜は、１０Åないし５００Å厚に形成されたことを特徴とする請求項１３に記載の不揮発性メモリ素子。
【請求項１６】
前記第１電極及び第２電極は、金属物質から形成されたことを特徴とする請求項１３に記載の不揮発性メモリ素子。
【請求項１７】
前記金属物質は、Ｐｔであることを特徴とする請求項１６に記載の不揮発性メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗体を利用した不揮発性メモリ素子に係り、さらに詳細には、漏れ電流が少なく、かつ抵抗特性が改善されてスイッチング特性の向上した非晶質ＮｉＯ薄膜の製造方法、及び該非晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子に関する。
【背景技術】
【０００２】
従来、抵抗体を利用した不揮発性メモリ素子として、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｏｒｉｃ  ＲＡＭ）、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  ＲＡＭ）及びＰＲＡＭ（Ｐｈａｓｅ−Ｃｈａｎｇｅ  ＲＡＭ）などが開発された。ＤＲＡＭやフラッシュメモリが電荷を利用して二進情報を保存する一方、前記素子は、強誘電体物質の分極現象（ＦＲＡＭ）、強磁性体の磁化状態によるＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）薄膜の抵抗変化（ＭＲＡＭ）、相変化による抵抗変化（ＰＲＡＭ）などを利用して二進情報を保存する特徴を有する。特に、それらは、ＤＲＡＭが有する高集積特性と、フラッシュメモリが有する不揮発性特性をいずれも有しており、従来の揮発性や不揮発性のメモリに代替しうる可能性がある素子と注目されている。
【０００３】
不揮発性メモリ素子の一例として、ＰＲＡＭは、ＧｅＳｂＴｅのような相変化物質が電気的なパルスによる局部的な発熱により結晶化（ｃｒｙｓｔａｌｌｉｎｅ）と非晶化（ａｍｏｒｐｈｏｕｓ）の状態に変化する特性を利用して二進情報を記憶する素子である。ＰＲＡＭは、二進情報を記憶するメモリセルが相変化層、レジスタ及びスイッチトランジスタから構成される。相変化層は、いわゆるＧＳＴ（ＧｅＳｂＴｅ）基盤の物質であり、カルコゲナイドという名称で呼ばれる。レジスタの用途は、相変化層を加熱する目的で使われる。加熱される程度により、相変化層が結晶化と非晶化の状態に相変化を起こして抵抗値が変わり、抵抗に流れる電流によって電圧が変わるので、二進情報の保存及び判読が可能である。
【０００４】
図１は、従来のスパッタリング法により製造された結晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子の概略的な断面図であり、図２は、図１での結晶質ＮｉＯ薄膜のスイッチング特性を示すグラフである。そして、図３は、従来のスパッタリング法により２００Å厚に形成された結晶質ＮｉＯ薄膜の抵抗特性を示すグラフである。
【０００５】
図１を参照すれば、ＮｉＯ薄膜を利用した不揮発性メモリ素子は、トランジスタスイッチ２０と、これに連結されたデータ保存部２８とを具備する。前記トランジスタスイッチ２０は、基板１０上に設けられ、ソース１２Ｓ、ドレイン１２Ｄ、チャンネル１２Ｃ、ゲート絶縁膜１３、及びゲート電極１４を備える。前記データ保存部２８は、上部電極２６、下部電極２４、及びそれらの間に介在されたＮｉＯ薄膜２５を備え、前記データ保存部２８とトランジスタスイッチ２０との間に絶縁層３０が介在される。そして、前記データ保存部２８は、導電性のコンタクトプラグ２２により、前記トランジスタスイッチ２０と連結される。
【０００６】
ここで、従来の抵抗体ＮｉＯ薄膜２５は、主にスパッタリングにより形成され、このように製造されたＮｉＯ薄膜２５は、多結晶膜である。かかる多結晶質のＮｉＯ薄膜２５を利用した不揮発性メモリ素子の場合、漏れ電流が多く、かつ抵抗特性にすぐれず、リセット電流を下げるのに限界がある。特に、かかる結晶質のＮｉＯ薄膜２５が不揮発性メモリ素子で抵抗体として利用されてスイッチング特性を有するためには、５００Åないし１，０００Åという比較的厚い厚さに形成されてしまうために、メモリ素子の高集積化に不利である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的課題は、前述の従来技術の問題点を改善するためであり、漏れ電流が少なく、かつ抵抗特性が改善され、スイッチング特性の向上した非晶質ＮｉＯ薄膜の製造方法、及び該非晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子を提供するところにある。
【課題を解決するための手段】
【０００８】
本発明による非晶質ＮｉＯ薄膜の製造方法は、（ａ）真空チャンバ内に基板を準備する段階と、（ｂ）ニッケル前駆体物質を準備する段階と、（ｃ）前記ニッケル前駆体物質を気化させてソースガスを準備する段階と、（ｄ）Ｏ３とＨ２Ｏガスのうち少なくとも一つを含む反応ガスを準備する段階と、（ｅ）パージガスを準備する段階と、（ｆ）前記真空チャンバ内に、前記ソースガス、パージガス、反応ガス及びパージガスを順次に吹き込む１サイクルの工程を介して前記基板上に単原子層のＮｉＯ薄膜を形成する段階とを含む。
ここで、前記（ｆ）段階を反復実行し、前記ＮｉＯ薄膜の形成厚を望ましい厚さに制御できる。前記基板は、２００℃ないし４５０℃の温度に維持され、望ましくは、前記ＮｉＯ薄膜は、１０Åないし５００Å厚に形成される。
【０００９】
前記ニッケル前駆体物質は、Ｎｉ（Ｃ５Ｈ５）２、Ｎｉ（ＣＨ３Ｃ５Ｈ４）、Ｎｉ（Ｃ５Ｈ７Ｏ２）２、Ｎｉ（Ｃ１１Ｈ１９Ｏ２）２及びＮｉ（Ｃ７Ｈ１６ＮＯ）からなる群から選択されたいずれか１つの物質であり、かかるニッケル前駆体物質の気化温度は、１５０℃に維持される。
【００１０】
望ましくは、前記（ｆ）段階は、前記真空チャンバ内に前記ソースガスを供給する段階と、前記ソースガスの供給を中断してパージガスを供給する段階と、前記パージガスの供給を中断して反応ガスを供給する段階と、前記反応ガスの供給を中断してパージガスを供給する段階とを含む。
【００１１】
ここで、望ましくは、前記ソースガスは、０．００７秒間供給され、前記パージガスは、５秒間供給される。そして、前記Ｈ２Ｏ反応ガスは、０．５秒間供給され、前記Ｏ３反応ガスは、２秒間供給される。前記パージガスは、Ｎ２またはＡｒを含む。
【００１２】
本発明による非晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子は、ソース、ドレイン、チャンネル及びゲート電極を備えるトランジスタスイッチと、前記トランジスタスイッチに連結され、第１電極、第２電極及びそれらの間に介在された非晶質のＮｉＯ薄膜を備えるデータ保存部とを備える。
【００１３】
ここで、前記非晶質のＮｉＯ薄膜は、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）工程により、１０Åないし５００Å厚に形成されたものである。前記第１電極及び第２電極は、Ｐｔのような金属物質から形成されたものである。
【発明の効果】
【００１４】
本発明によれば、漏れ電流が少なく、かつ抵抗特性が改善され、スイッチング特性の向上した非晶質のＮｉＯ薄膜を得ることができる。特に、前記非晶質のＮｉＯ薄膜は、薄い厚さでも優秀なスイッチング特性を有するだけではなく、ＡＬＤ工程により製造されるために、前記ＮｉＯ薄膜の形成厚が容易に制御可能である。
【００１５】
従って、このように、ＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法を利用して不揮発性メモリ素子を製造する場合、メモリ素子の集積度を高めることができ、データの記録及び消去に必要なリセット電流を従来の不揮発性メモリ素子より十分に下げることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明によるＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法、及び前記非晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子の望ましい実施例を、添付された図面を参照して詳細に説明する。この過程で、図面に図示された層や領域の厚さは、明細書の明確性のために誇張して図示されている。
【００１７】
図４Ａないし図４Ｅは、本発明によるＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法を示す工程フローチャートである。ここで、ＡＬＤ工程とは、ソースガスと反応ガスとを交互に真空チャンバ内に供給し、蒸着しようとする物質を基板上に１層の原子層ずつ吸着させる蒸着技術をいう。
【００１８】
図４Ａを参照すれば、真空チャンバ６０内に基板７０を準備する。前記基板７０は、２００℃ないし４５０℃の温度に維持する。そして、Ｎｉ（Ｃ５Ｈ５）２、Ｎｉ（ＣＨ３Ｃ５Ｈ４）、Ｎｉ（Ｃ５Ｈ７Ｏ２）２、Ｎｉ（Ｃ１１Ｈ１９Ｏ２）２及びＮｉ（Ｃ７Ｈ１６ＮＯ）［Ｎｉ（ｄｍａｍｂ）２：ニッケル１−ジメチルアミノ−２メチル−２ブタノレート］のようなニッケル前駆体物質を準備した後、これを気化させてソースガスを準備する。前記ニッケル前駆体物質を気化させるために、気化器が利用され、気化温度は、１５０℃に維持させる。前記ソースガスと反応する反応ガスとしては、Ｏ３とＨ２Ｏガスのうち少なくともいずれか一つを準備する。そして、Ｎ２またはＡｒを含むパージガスを準備する。
【００１９】
図４Ｂないし図４Ｅを参照すれば、前記真空チャンバ６０内に、前記ソースガス、パージガス、反応ガス及びパージガスを順次に吹き込む１サイクルの工程を実施し、前記基板７０上に単原子層のＮｉＯ薄膜８０を形成できる。具体的には、まず、前記真空チャンバ６０内に前記ソースガスを０．００７秒間供給し、次に、前記ソースガスの供給を中断してパージガスを５秒間供給する。次に、前記パージガスの供給を中断して反応ガスを供給する。このとき、反応ガスとしては、Ｏ３とＨ２Ｏガスのうち少なくともいずれか一つを利用するが、Ｈ２Ｏ反応ガスの場合、０．５秒間供給されることが望ましく、Ｏ３の場合、２秒間供給されることが望ましい。次に、前記反応ガスの供給を中断してパージガスを５秒間供給する。前記のような工程を介し、基板７０上に非晶質のＮｉＯ薄膜８０を得ることができ、前記サイクル数を反復し、前記ＮｉＯ薄膜の形成厚を制御できる。前記ＮｉＯ薄膜は、１０Åないし５００Å厚に形成されることが望ましい。
【００２０】
前記のようなＡＬＤ工程により得られた非晶質のＮｉＯ薄膜８０は、漏れ電流が少なく、かつ抵抗特性にすぐれ、これを不揮発性メモリ素子に利用する場合、スイッチング特性が向上しうる。特に、前記非晶質のＮｉＯ薄膜は、２００Åほどの比較的薄い厚さでも優秀なスイッチング特性を有するだけではなく、ＡＬＤ工程により製造されるために、前記ＮｉＯ薄膜の形成厚が容易に制御可能である。従って、このようにＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法を利用して不揮発性メモリ素子を製造する場合、メモリ素子の集積度を高めることができ、データの記録及び消去に必要なリセット電流を従来の不揮発性メモリ素子より十分に下げることができる。以下では、本発明の実際的工程による実施例を記述する。
［実施例］
【００２１】
Ｎｉ（ｄｍａｍｂ）２をソース物質として利用し、Ｏ３とＨ２Ｏとを反応ガスとして利用し、ＡＬＤ工程によりＮｉＯ薄膜を形成した。さらに詳細に工程について説明すれば、ＡＬＤという蒸着方法は、既存のＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法とは異なり、ソース物質と反応物質とを時間差をおいて交互に基板上に供給し、その時間差に非活性ガス（Ａｒ）を利用してパージ工程を実施することにより、前記基板上に単原子層だけを形成する蒸着工程である。本発明に使われた工程条件について述べれば、基板温度は、３００℃〜４５０℃に維持し、ソース物質は、気化器を介して気化させて前記基板上に供給した。このとき、気化器の加熱温度は、１５０℃に固定した。全体的な反応過程は、ソース物質を０．００７秒間チャンバ内に注入して基板上に供給した後、Ａｒガスを利用して５秒間パージし、その次に、反応ガスとして、Ｈ２Ｏ（０．５秒）、Ｏ３（２秒）をチャンバ内に入れた。そして、最後にチャンバ内部を再びＡｒガスでパージして１サイクルの工程を実施した。このような方法でＮｉＯ薄膜を形成でき、形成される薄膜の厚さは、このサイクルの数を調節すれば制御が可能である。本実験では、３００サイクルを実施して２００Å厚のＮｉＯ薄膜を得ることができた。ここで、ＡＬＤ ＮｉＯ薄膜を蒸着する基板としてＳｉ／ＳｉＯ２／Ｔｉ（２００Å厚）／Ｐｔ（１，０００Å）の構造を有するウェーハを使用した。図５及び図６は、それぞれ前記＜実施例＞で製造された非晶質ＮｉＯ薄膜の抵抗特性及びスイッチング特性（太線で表示）を示すグラフである。ここで、従来のスパッタリング法により製造された結晶質ＮｉＯ薄膜の抵抗特性及びスイッチング特性のグラフ（細線で表示）が共に比較して図示された。図６を参照すれば、ＡＬＤ工程により蒸着された非晶質ＮｉＯ薄膜で、リセット電流がさらに低く、オン−オフ比が従来より２倍以上向上するということが分かる。
【００２２】
そして、図７は、前記＜実施例＞で製造された非晶質ＮｉＯ薄膜のＸＲＤ（Ｘ−Ｒａｙ  Ｄｉｆｆｒａｃｔｉｏｎ）分析結果グラフであり、図８は、前記非晶質ＮｉＯ薄膜の表面ＳＥＭ写真（（ａ）の写真）である。図８で、従来のスパッタリング法により製造された結晶質ＮｉＯ薄膜の表面ＳＥＭ（Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）写真（（ｂ）の写真）が共に比較された。
【００２３】
図９は、ＡＬＤ工程により製造された非晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子の概略的な断面図である。
【００２４】
図９を参照すれば、本発明による不揮発性メモリ素子は、トランジスタスイッチ１２０と、これに連結されたデータ保存部１２８を具備する。前記トランジスタスイッチ１２０は、基板１００上に設けられ、ソース１１２Ｓ、ドレイン１１２Ｄ、チャンネル１１２Ｃ、ゲート絶縁膜１１３、及びゲート電極１１４を備える。このような半導体トランジスタ１２０の構造及び形成方法は、広く知られているので、これについての詳細な説明は省略する。
【００２５】
前記データ保存部１２８は、第１電極１２４、第２電極１２６、及びそれらの間に介在された非晶質のＮｉＯ薄膜１２５を備える。ここで、前記非晶質のＮｉＯ薄膜１２５は、前述のＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）工程により形成されたものである。そして、前記データ保存部１２８とトランジスタスイッチ１２０との間に絶縁層１３０が介在され、前記データ保存部１２８は、導電性のコンタクトフラグ１２２により、前記トランジスタスイッチ１２０と連結される。前記非晶質ＮｉＯ薄膜１２５は、それに印加される電圧サイズにより、リセット状態とセット状態とを有し（図６参照）、それぞれの状態で互いに異なる抵抗値を有するために、かような抵抗値の差を利用して二進情報の保存及び判読が可能である。ここで、前記非晶質ＮｉＯ薄膜１２５の厚さは、１０Åないし５００Åの範囲にあり、前記第１電極１２４及び第２電極１２６は、Ｐｔのような金属物質から形成されたものである。前記非晶質ＮｉＯ薄膜１２５の幅は、１００ｎｍないし１，０００ｎｍの長さに形成され、望ましくは、２００ｎｍ長に形成される。
【００２６】
このような非晶質ＮｉＯ薄膜の場合、２００Åないし３００Åほどの、従来よりはるかに薄い厚さでも、オン−オフ特性にすぐれるために、これを不揮発性メモリ素子に採用すれば、メモリ素子の高集積化に有利であるだけではなく、漏れ電流が少なく、かつ抵抗特性にすぐれ、低電力素子の具現が可能である。
【００２７】
かかる本願発明の理解を助けるために、いくつかの模範的な実施例が説明され、添付された図面に図示されたが、かかる実施例は、単に広い発明を例示し、これを制限しないという点が理解されねばならず、本発明は、図示されて説明された構造と配列とに限定されるものではないという点が理解されねばならず、これは、多様な他の修正が当分野での当業者に可能であるためである。
【産業上の利用可能性】
【００２８】
本発明による非晶質ＮｉＯ薄膜の製造方法は、不揮発性メモリ素子の製造に利用可能である。
【図面の簡単な説明】
【００２９】
【図１】従来スパッタリング法により製造された結晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子の概略的断面図である。
【図２】図１での結晶質ＮｉＯ薄膜のスイッチング特性を示すグラフである。
【図３】従来のスパッタリング法により２００Å厚に形成された結晶質ＮｉＯ薄膜の抵抗特性を示すグラフである。
【図４Ａ】本発明によるＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法を示す工程フローチャートである。
【図４Ｂ】本発明によるＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法を示す工程フローチャートである。
【図４Ｃ】本発明によるＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法を示す工程フローチャートである。
【図４Ｄ】本発明によるＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法を示す工程フローチャートである。
【図４Ｅ】本発明によるＡＬＤ工程による非晶質ＮｉＯ薄膜の製造方法を示す工程フローチャートである。
【図５】本発明の＜実施例＞で製造された非晶質ＮｉＯ薄膜の抵抗特性を示すグラフである。
【図６】本発明の＜実施例＞で製造された非晶質ＮｉＯ薄膜のスイッチング特性を示すグラフである。
【図７】本発明の＜実施例＞で製造された非晶質ＮｉＯ薄膜のＸＲＤ分析結果のグラフである。
【図８】本発明の＜実施例＞で製造された非晶質ＮｉＯ薄膜の表面ＳＥＭ写真である。
【図９】本発明のＡＬＤ工程により製造された非晶質ＮｉＯ薄膜を利用した不揮発性メモリ素子の概略的断面図である。
【符号の説明】
【００３０】
１０，７０，１００  基板
１２Ｃ，１１２Ｃ  チャンネル
１２Ｄ，１１２Ｄ  ドレイン
１２Ｓ，１１２Ｓ  ソース
１３，１１３  ゲート絶縁膜
１４，１１４  ゲート電極
２０，１２０  トランジスタスイッチ
２２，１２２  コンタクトプラグ
２４，１２４  下部電極
２５，８０，１２５  ＮｉＯ薄膜
２６，１２６  上部電極
２８，１２８  データ保存部
３０，１３０  絶縁層
６０  真空チャンバ
【図１】
2007084935.tif 000003
【図２】
2007084935.tif 000004
【図３】
2007084935.tif 000005
【図４Ａ】
2007084935.tif 000006
【図４Ｂ】
2007084935.tif 000007
【図４Ｃ】
2007084935.tif 000008
【図４Ｄ】
2007084935.tif 000009
【図４Ｅ】
2007084935.tif 000010
【図５】
2007084935.tif 000011
【図６】
2007084935.tif 000012
【図７】
2007084935.tif 000013
【図９】
2007084935.tif 000014
【図８】
2007084935.tif 000015