(57)【要約】【課題】被試験デバイスに供給する電源電圧の変化を制御する。【解決手段】被試験デバイスを試験する試験装置であって、基準電圧を供給する基準電圧供給部と、基準電圧供給部の正側端子および負側端子の間に、被試験デバイスと並列にドレイン端子およびソース端子が接続された電界効果トランジスタと、基準電圧供給部の正側端子及び負側端子の間に、被試験デバイスの正側電源端子および負側電源端子間、並びに、電界効果トランジスタのドレイン端子およびソース端子間に対して直列に接続されたインダクタンスと、電界効果トランジスタのゲート電圧を制御することにより、被試験デバイスに供給する電源電圧を変化させる制御部と、電源電圧の変化に応じた被試験デバイスの特性に基づいて、被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。【選択図】図１
2007205932.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスを試験する試験装置であって、
基準電圧を供給する基準電圧供給部と、
前記基準電圧供給部の正側端子および負側端子の間に、前記被試験デバイスと並列にドレイン端子およびソース端子が接続された電界効果トランジスタと、
前記基準電圧供給部の正側端子及び負側端子の間に、前記被試験デバイスの正側電源端子および負側電源端子間、並びに、前記電界効果トランジスタのドレイン端子およびソース端子間に対して直列に接続されたインダクタンスと、
前記電界効果トランジスタのゲート電圧を制御することにより、前記被試験デバイスに供給する電源電圧を変化させる制御部と、
前記電源電圧の変化に応じた前記被試験デバイスの特性に基づいて、前記被試験デバイスの良否を判定する判定部と
を備える試験装置。
【請求項２】
前記判定部は、前記電源電圧を変化させた場合において前記被試験デバイスが消費する電源電流値に基づいて、前記被試験デバイスの良否を判定する請求項１に記載の試験装置。
【請求項３】
前記制御部は、前記ゲート電圧を減少させていくことにより、前記電源電圧を予め指定された傾きで増加させる請求項１に記載の試験装置。
【請求項４】
前記制御部は、
前記基準電圧供給部から第１の前記基準電圧を供給させた状態で前記電源電圧を第１電源電圧から第２電源電圧まで立ち上げる第１試験を行い、
前記第１試験の結果、前記被試験デバイスの不良が検出されなかったことを条件として、前記基準電圧供給部から前記第１の基準電圧より高い第２の基準電圧を供給させた状態で前記電源電圧を前記第１電源電圧と略同一の電圧値から前記第２電源電圧より高い第３電源電圧まで立ち上げる第２試験を行う
請求項１に記載の試験装置。
【請求項５】
被試験デバイスを試験装置により試験する試験方法であって、
前記試験装置は、
基準電圧を供給する基準電圧供給部と、
前記基準電圧供給部の正側端子および負側端子の間に、前記被試験デバイスと並列にドレイン端子およびソース端子が接続された電界効果トランジスタと、
前記基準電圧供給部の正側端子及び負側端子の間に、前記被試験デバイスの正側電源端子および負側電源端子間、並びに、前記電界効果トランジスタのドレイン端子およびソース端子間に対して直列に接続されたインダクタンスと
を備え、
前記電界効果トランジスタのゲート電圧を制御することにより、前記被試験デバイスに供給する電源電圧を変化させる制御段階と、
前記電源電圧の変化に応じた前記被試験デバイスの特性に基づいて、前記被試験デバイスの良否を判定する判定段階と
を備える試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置および試験方法に関する。特に本発明は、電源電圧を変化させて被試験デバイスの特性を試験する試験装置および試験方法に関する。
【背景技術】
【０００２】
例えば電気自動車のモータ制御用および交流ファンモータの制御用等のデバイスとして、高耐圧の半導体デバイスが知られている。高耐圧の半導体デバイスは、ＳｉＯ２等の絶縁膜によりＰＮ接合部分が分離されるので、低電圧で動作する回路と高電圧で動作する回路とを１チップ上に組み込むことができる。
【０００３】
高耐圧の半導体デバイスは、絶縁部が静電容量を有するので、例えば電源電圧の立ち上りの傾きの大きさに起因する不良が発生することが考えられる。すなわち、電源電圧の立ち上りの傾きが所定値より大きい場合に不良が検出され、所定値以下である場合に不良が検出されないといったことが考えられる。従って、試験装置は、電源電圧の立ち上りの傾きの大きさに起因する不良を検出できることが望ましい。
【０００４】
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、高耐圧の半導体デバイスを試験する場合、印加すべき電源電圧が高いので、試験装置は、電源電圧の立ち上りの傾きを制御することが困難であった。
【０００６】
そこで本発明は、上記の課題を解決することのできる試験装置および試験方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１形態においては、被試験デバイスを試験する試験装置であって、基準電圧を供給する基準電圧供給部と、基準電圧供給部の正側端子および負側端子の間に、被試験デバイスと並列にドレイン端子およびソース端子が接続された電界効果トランジスタと、基準電圧供給部の正側端子及び負側端子の間に、被試験デバイスの正側電源端子および負側電源端子間、並びに、電界効果トランジスタのドレイン端子およびソース端子間に対して直列に接続されたインダクタンスと、電界効果トランジスタのゲート電圧を制御することにより、被試験デバイスに供給する電源電圧を変化させる制御部と、電源電圧の変化に応じた被試験デバイスの特性に基づいて、被試験デバイスの良否を判定する判定部とを備える試験装置を提供する。
【０００８】
判定部は、電源電圧を変化させた場合において被試験デバイスが消費する電源電流値に基づいて、被試験デバイスの良否を判定してよい。制御部は、ゲート電圧を減少させていくことにより、電源電圧を予め指定された傾きで増加させてよい。
【０００９】
制御部は、基準電圧供給部から第１の基準電圧を供給させた状態で電源電圧を第１電源電圧から第２電源電圧まで立ち上げる第１試験を行い、第１試験の結果、被試験デバイスの不良が検出されなかったことを条件として、基準電圧供給部から第１の基準電圧より高い第２の基準電圧を供給させた状態で電源電圧を第１電源電圧と略同一の電圧値から第２電源電圧より高い第３電源電圧まで立ち上げる第２試験を行ってよい。
【００１０】
本発明の第２形態においては、被試験デバイスを試験装置により試験する試験方法であって、試験装置は、基準電圧を供給する基準電圧供給部と、基準電圧供給部の正側端子および負側端子の間に、被試験デバイスと並列にドレイン端子およびソース端子が接続された電界効果トランジスタと、基準電圧供給部の正側端子及び負側端子の間に、被試験デバイスの正側電源端子および負側電源端子間、並びに、電界効果トランジスタのドレイン端子およびソース端子間に対して直列に接続されたインダクタンスとを備え、電界効果トランジスタのゲート電圧を制御することにより、被試験デバイスに供給する電源電圧を変化させる制御段階と、電源電圧の変化に応じた被試験デバイスの特性に基づいて、被試験デバイスの良否を判定する判定段階とを備える試験方法を提供する。
【００１１】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１２】
本発明によれば、被試験デバイスに供給する電源電圧の変化を制御して、当該被試験デバイスを試験することができる。
【発明を実施するための最良の形態】
【００１３】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１４】
図１は、本実施形態に係る試験装置１０を、被試験デバイス（以下、ＤＵＴ１００と称する。）とともに示す。ＤＵＴ１００は、一例として、低電圧側論理回路１１０と、高電圧側論理回路１２０とを有してよい。低電圧側論理回路１１０と高電圧側論理回路１２０とは、互いに絶縁されており、異なる電位を基準に動作する。例えば、低電圧側論理回路１１０が０ボルトを基準に動作する場合、高電圧側論理回路１２０は、数１０ボルトから数１Ｋボルトを基準に動作してよい。なおここでは、低電圧側論理回路１１０は、高電圧側論理回路１２０に対して基準の電位が相対的に低く、試験装置１０が備える回路と同一の基準の電位で動作してよい。
【００１５】
また、低電圧側論理回路１１０および高電圧側論理回路１２０は、異なる電源電圧が印加される。例えば、低電圧側論理回路１１０は、０ボルトを基準に例えば数ボルトから数十ボルト等の電源電圧が印加される。一方、高電圧側論理回路１２０は、１Ｋボルトを基準に例えば数ボルトから数十ボルト等の電源電圧が印加される。
【００１６】
試験装置１０は、ＤＵＴ１００を試験する。より具体的には、試験装置１０は、ＤＵＴ１００に印加する電源電圧ＶＡを変化させた場合における当該ＤＵＴ１００の特性（一例として、ＤＵＴ１００の電源電流値）を検出して、当該ＤＵＴ１００の良否を判定する。ＤＵＴ１００は、基準電圧供給部２２と、電界効果トランジスタ２４と、電圧発生部２６と、インダクタンス２８と、制御部３０と、フローティング電源部３２と、消費電流検出部３４と、試験信号生成部３６と、駆動部３８と、比較部４０と、判定部４２とを備える。
【００１７】
基準電圧供給部２２は、ＤＵＴ１００に対して基準電圧ＶＲを供給する。基準電圧供給部２２は、正側端子６１と負側端子６２とを有し、正側端子６１と負側端子６２との間に基準電圧ＶＲを発生する。基準電圧供給部２２は、正側端子６１と負側端子６２との間に発生した基準電圧ＶＲを、ＤＵＴ１００の正側電源端子と負側電源端子との間に供給する。
【００１８】
正側端子６１は、一例として、インダクタンス２８を介してＤＵＴ１００の正側電源端子に接続してよく、負側端子６２は、ＤＵＴ１００の負側電源端子に直接接続してよい。さらに、ＤＵＴ１００が低電圧側論理回路１１０と高電圧側論理回路１２０とを有する場合であれば、正側端子６１は、一例として、ＤＵＴ１００の正側電源端子としての高電圧側論理回路１２０の電源端子に接続してよく、負側端子６２は、ＤＵＴ１００の負側電源端子としての当該ＤＵＴ１００のグランド端子に接続してよい。これにより、高電圧側論理回路１２０は、当該ＤＵＴ１００のグランド電位から、基準電圧ＶＲ分だけ高い電位を基準に動作することができる。
【００１９】
電界効果トランジスタ２４は、基準電圧供給部２２の正側端子６１および負側端子６２の間に、ＤＵＴ１００と並列にドレイン端子およびソース端子が接続される。電界効果トランジスタ２４のドレイン端子は、一例として、インダクタンス２８を介して正側端子６１と接続してよく、ソース端子は負側端子６２と直接接続してよい。また、電界効果トランジスタ２４は、一例として、ＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型電界効果トランジスタであってよい。また、試験装置１０は、１つの電界効果トランジスタ２４に代えて、耐圧を上げることを目的として、ソース端子−ドレイン端子間を縦列に多段接続した複数の電界効果トランジスタ２４を備えてもよい。
【００２０】
電圧発生部２６は、電界効果トランジスタ２４のゲート端子−ソース端子間に印加する制御電圧Ｖ１を発生する。インダクタンス２８は、基準電圧供給部２２の正側端子６１及び負側端子６２の間に、ＤＵＴ１００の正側電源端子および負側電源端子間、並びに、電界効果トランジスタ２４のドレイン端子およびソース端子間に対して直列に接続される。
【００２１】
制御部３０は、電圧発生部２６が発生する制御電圧Ｖ１を制御する。制御電圧Ｖ１は、電界効果トランジスタ２４のゲート電圧として印加される。従って、制御部３０は、制御電圧Ｖ１を制御することにより、電界効果トランジスタ２４のスイッチングを制御することができる。また、電界効果トランジスタ２４のソース端子−ドレイン端子間がＤＵＴ１００の正側電源端子および負側電源端子間に並列に接続されていることから、当該電界効果トランジスタ２４がスイッチングすることにより、ＤＵＴ１００に印加される電源電圧ＶＡが変化する。以上のように制御部３０は、電圧発生部２６を制御して電界効果トランジスタ２４のゲート電圧を制御することにより、ＤＵＴ１００に供給する電源電圧ＶＡを変化させる。また、これに加えて、制御部３０は、基準電圧供給部２２から発生する基準電圧ＶＲも制御してよい。
【００２２】
フローティング電源部３２は、ＤＵＴ１００内の高電圧側論理回路１２０を駆動することを目的とした電源電圧を、基準電圧供給部２２の正側端子６１の電位を基準として発生する。一例として、基準電圧供給部２２の正側端子６１が高電圧側論理回路１２０のシンク側電源端子ＶＳに接続する場合であれば、フローティング電源部３２は、当該シンク側電源端子ＶＳを基準として、高電圧側論理回路１２０のソース側電源端子Ｖｂに印加する例えば＋１５ボルト等の電圧を発生する。
【００２３】
消費電流検出部３４は、ＤＵＴ１００が消費する電源電流値を検出する。試験信号生成部３６は、ＤＵＴ１００に供給する試験信号を出力する。駆動部３８は、試験信号生成部３６が出力した試験信号を、ＤＵＴ１００に供給する。駆動部３８は、一例として、高電圧側論理回路１２０に試験信号を供給する場合であれば、入出力間を絶縁等することにより、試験信号を高電圧側論理回路１２０に対応した基準電圧の信号に変換する。
【００２４】
比較部４０は、試験信号に応じてＤＵＴ１００が出力する出力信号を取得して、取得した出力信号と期待値と比較する。比較部４０は、一例として、高電圧側論理回路１２０から出力信号を取得する場合であれば、入出力間を絶縁等することにより、出力信号を試験装置１０に対応した基準電圧の信号に変換する。
【００２５】
判定部４２は、例えば比較部４０による比較結果または消費電流検出部３４により検出されたＤＵＴ１００の消費電流値等に基づき、ＤＵＴ１００の良否を判定する。より具体的には、判定部４２は、ＤＵＴ１００に印加する電源電圧ＶＡを変化させた場合における、当該電源電圧ＶＡの変化に応じたＤＵＴ１００の特性に基づいて、ＤＵＴ１００の良否を判定する。判定部４２は、一例として、電源電圧ＶＡを変化させた場合においてＤＵＴ１００が消費する電源電流値に基づいて、ＤＵＴ１００の良否を判定してよい。
【００２６】
図２は、本実施形態に係る試験装置１０に含まれる電界効果トランジスタ２４、電圧発生部２６およびインダクタンス２８の電圧および電流を示す。なお、図２においては、基準電圧供給部２２の負側端子６２およびＤＵＴ１００の負側電源端子がともにグランド電位（０ボルト）に接続された一例を示す。
【００２７】
ＤＵＴ１００に印加される電源電圧ＶＡは、電界効果トランジスタ２４のスイッチング状態により変化する。より具体的には、電界効果トランジスタ２４が定常状態でオフとなっている場合、インダクタンス２８の抵抗値がほぼ０であるので、ＤＵＴ１００に印加される電源電圧ＶＡは、基準電圧供給部２２が発生する基準電圧ＶＲとなる。反対に、電界効果トランジスタ２４が定常状態でオンとなっている場合、ＤＵＴ１００に印加される電源電圧ＶＡは、グランド電位（０ボルト）となる。
【００２８】
また、電界効果トランジスタ２４がオンからオフまたはオフからオンに変化する過渡状態においては、インダクタンス２８は誘導電圧を発生する。この場合、インダクタンス２８の端子間電圧をＶＬとすれば、ＤＵＴ１００に印加される電源電圧ＶＡは、ＶＲ−ＶＬとなる。従って、電界効果トランジスタ２４がオンからオフまたはオフからオンに変化する過渡状態においては、ＤＵＴ１００に印加される電源電圧ＶＡは、ＶＬに応じて変化する。
【００２９】
ここで、インダクタンス２８をＬ、インダクタンス２８に流れる電流をｉとする。また、電界効果トランジスタ２４のドレイン電流をｉＤとし、電界効果トランジスタ２４のゲート電圧をＶＧＳとする。この場合において、ＤＵＴ１００の電源入力端子のインピーダンスが非常に高いので、インダクタンス２８に流れる電流ｉとドレイン電流ｉＤとは、略同一であり、下記式（１）が成り立つ。
ｉ≒ｉＤ    …（１）
【００３０】
また、ＭＯＳ型電界効果トランジスタの飽和時における直流電圧特性は、下記式（２）となる。
ｉＤ＝β×（ＶＧＳ−Ｖｔ）２／２    …（２）
ＭＯＳ型電界効果トランジスタのスレッショルド電圧Ｖｔよりも、ゲート電圧ＶＧＳが十分に高い場合、式（２）を、ドレイン電流ｉＤがゲート電圧ＶＧＳの２乗に比例することを示す式（３）に変形できる。
ｉＤ∝（ＶＧＳ）２    …（３）
さらに、ＶＧＳ＝Ｖ１であることから、式（３）を、ドレイン電流ｉＤが制御電圧Ｖ１の２乗に比例する下記式（３）´に変形できる。
ｉＤ∝（Ｖ１）２    …（３）´
【００３１】
一方、インダクタンス２８に関しては、電圧ＶＬは、流れる電流ｉの二乗の微分値にインダクタンスを乗じた値となり、下記式（４）が成り立つ。
ＶＬ＝Ｌ（ｄｉ２／ｄｔ）    …（４）
【００３２】
式（１）、式（３）´および式（４）に基づき、電圧ＶＬは、制御電圧Ｖ１の二乗の微分値にインダクタンスを乗じた値となることを意味する下記式（５）を導き出せる。
ＶＬ∝Ｌ（ｄＶ１２／ｄｔ）    …（５）
そして、式（５）の微分式を解くことにより、下記式（６）が導き出せる。
ＶＬ∝ＬＶ１    …（６）
【００３３】
式（６）は、インダクタンス２８に誘電起電力が発生した場合、インダクタンス２８の端子間電圧ＶＬは、Ｌおよび制御電圧Ｖ１に比例することを意味する。すなわち、電界効果トランジスタ２４がオンからオフまたはオフからオンに変化する過渡状態においては、電源電圧ＶＡ＝ＶＲ−ＶＬであることから、制御部３０は、電源電圧ＶＡの変化の傾きを、制御電圧Ｖ１（電界効果トランジスタ２４のゲート電圧ＶＧＳ）により制御することができる。
【００３４】
図３（Ａ）は、電界効果トランジスタ２４に印加されるゲート電圧の波形の一例を示し、図３（Ｂ）は、図３（Ａ）の電圧が電界効果トランジスタ２４に印加された場合における電源電圧ＶＡの波形の一例を示す。制御部３０は、図３（Ａ）に示すように、電界効果トランジスタ２４をオンからオフに変化させる場合において、制御電圧Ｖ１を予め定められた傾き（ΔＶ１／Δｔ）で減少させる。この場合、電源電圧ＶＡが制御電圧Ｖ１に比例するので、電源電圧ＶＡは、図３（Ｂ）に示すように、制御電圧Ｖ１の傾きに応じた傾き（ΔＶＡ／Δｔ）で増加する。また、制御部３０が制御電圧Ｖ１の傾きの大きさを変化させると、電源電圧ＶＡの傾きもこれに応じて変化する。
【００３５】
従って、制御部３０は、電界効果トランジスタ２４をオンからオフにすることによりＤＵＴ１００に印加する電源電圧ＶＡを第１基準電圧（例えば０ボルト）から第２基準電圧（例えばＶＲ）に立ち上げる場合、制御電圧Ｖ１を徐々に減少させてゲート電圧を減少させていくことにより、電源電圧ＶＡを予め指定された傾きで増加させることができる。
【００３６】
また、制御部３０は、図３（Ａ）に示すように、電界効果トランジスタ２４をオフからオンに変化させる場合において、制御電圧Ｖ１を予め定められた傾きで増加させてもよい。この場合も、電源電圧ＶＡが制御電圧Ｖ１に比例するので、電源電圧ＶＡは、図３（Ｂ）に示すように、制御電圧Ｖ１の傾きに応じた傾きで減少する。また、制御部３０が制御電圧Ｖ１の傾の大きさを変化させると、電源電圧ＶＡの傾きもこれに応じて変化する。
【００３７】
従って、制御部３０は、電界効果トランジスタ２４をオフからオンにすることによりＤＵＴ１００に印加する電源電圧ＶＡを第２基準電圧（例えばＶＲ）から第１基準電圧（例えば０ボルト）に立ち下げる場合、制御電圧Ｖ１を徐々に増加させてゲート電圧を増加させていくことにより、電源電圧ＶＡを予め指定された傾きで減少させることができる。
【００３８】
試験装置１０は、このように電源電圧ＶＡの変化の傾きを制御して、ＤＵＴ１００の特性を検出することができる。これにより、試験装置１０は、ＤＵＴ１００に印加する電源電圧ＶＡの傾き大きさに依存する不良を、高い再現性で検出することができる。また、試験装置１０は、制御電圧Ｖ１を予め定められた傾き（ΔＶ１／Δｔ）で変化させる場合、制御電圧Ｖ１のピーク値と、０からピーク値までの期間を指定することにより制御をしてもよい。
【００３９】
例えば、高耐圧に対応したＤＵＴ１００の絶縁部が一定以上の大きな容量を有する場合、電源電圧ＶＡの立ち上り時における傾きが一定値以上となると、大きな消費電流が流れて不良として検出される。試験装置１０は、電源電圧ＶＡの変化の傾きを予め指定した傾きとすることができるので、このような電源電圧ＶＡの傾きに依存した不良を検出する場合、当該不良検出の再現性を向上させることができる。
【００４０】
図４は、本実施形態に係る試験装置１０による試験手順の一例を示す。まず、制御部３０は、基準電圧供給部２２から発生する基準電圧ＶＲを第１の基準電圧に設定する（Ｓ１１）。次に、制御部３０は、基準電圧供給部２２から第１の基準電圧を供給させた状態で、制御電圧Ｖ１を徐々に減少させて、ＤＵＴ１００に印加する電源電圧ＶＡを第１電源電圧から第２電源電圧まで立ち上げる第１試験を行う（Ｓ１２）。第１試験中において、消費電流検出部３４は、ＤＵＴ１００の消費電流値を検出してよい。
【００４１】
次に、判定部４２は、第１試験中において、例えば消費電流検出部３４により検出された消費電流値に基づき、ＤＵＴ１００が良品であるか否かを判断する（Ｓ１３）。良品ではない場合、即ち、不良が検出された場合(Ｓ１３のＮＧ)、判定部４２は当該処理を終了する。良品である場合、すなわち、不良が検出されなかった場合（Ｓ１４のＯＫ）、判定部４２は処理をステップＳ１４に進める。
【００４２】
次に、制御部３０は、第１試験の結果、ＤＵＴ１００の不良が検出されなかったことを条件として、基準電圧供給部２２から発生する基準電圧ＶＲを第１の基準電圧より高い第２の基準電圧に設定する（Ｓ１４）。次に、制御部３０は、基準電圧供給部２２から第２の基準電圧を供給させた状態で、制御電圧Ｖ１を徐々に減少させて、ＤＵＴ１００に印加する電源電圧ＶＡを第１電源電圧と略同一の電圧値から第２電源電圧より高い第３電源電圧まで立ち上げる第２試験を行う（Ｓ１５）。第２試験中において、消費電流検出部３４は、ＤＵＴ１００の消費電流値を検出してよい。
【００４３】
次に、判定部４２は、第２試験中において、例えば消費電流検出部３４により検出された消費電流値に基づき、ＤＵＴ１００が良品であるか否かを判断する（Ｓ１６）。良品ではない場合(Ｓ１６のＮＧ)、判定部４２は当該処理を終了する。良品である場合（Ｓ１６のＯＫ）、判定部４２は、次の例えば異なる試験に処理を進める。
【００４４】
以上のように試験装置１０は、最初に相対的に低い基準電圧ＶＲを基準電圧供給部２２から供給した状態で試験した後に、高い基準電圧ＶＲを基準電圧供給部２２から供給した状態で２回目の試験をする。これにより、高電圧の電源電圧ＶＡを印加する前に、予め不良のＤＵＴ１００を排除することができる。従って、不良のＤＵＴ１００に対して高電圧を印加することにより大電流を流してしまうこと等を防止することができ、試験装置１０に与える負担を軽減することができる。
【００４５】
図５は、本実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。本実施形態に係るコンピュータ１９００は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有するＣＰＵ周辺部と、入出力コントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェイス２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する入出力部と、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０を有するレガシー入出力部とを備える。
【００４６】
ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。
【００４７】
入出力コントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェイス２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェイス２０３０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。
【００４８】
また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラムや、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスク・ドライブ２０５０や、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を接続する。
【００４９】
ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。
【００５０】
コンピュータ１９００にインストールされ、コンピュータ１９００を試験装置１０の制御装置として機能させるプログラムは、制御部モジュールと、判定部モジュールとを備える。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、制御部３０、判定部４２としてそれぞれ機能させる。
【００５１】
以上に示したプログラム又はモジュールは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤやＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。
【００５２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態に係る試験装置１０をＤＵＴ１００とともに示す。
【図２】本発明の実施形態に係る試験装置１０に含まれる電界効果トランジスタ２４、電圧発生部２６およびインダクタンス２８における電圧および電流の関係を示す。
【図３】（Ａ）は、電界効果トランジスタ２４に印加されるゲート電圧の波形の一例を示し、（Ｂ）は、（Ａ）の電圧が電界効果トランジスタ２４に印加された場合における電源電圧ＶＡの波形の一例を示す。
【図４】本発明の実施形態に係る試験装置１０による試験手順の一例を示す。
【図５】本発明の実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。
【符号の説明】
【００５４】
１０  試験装置
２２  基準電圧供給部
２４  電界効果トランジスタ
２６  電圧発生部
２８  インダクタンス
３０  制御部
３２  フローティング電源部
３４  消費電流検出部
３６  試験信号生成部
３８  駆動部
４０  比較部
４２  判定部
６１  正側端子
６２  負側端子
１００  ＤＵＴ
１１０  低電圧側論理回路
１２０  高電圧側論理回路
１９００  コンピュータ
２０００  ＣＰＵ
２０１０  ＲＯＭ
２０２０  ＲＡＭ
２０３０  通信インターフェイス
２０４０  ハードディスクドライブ
２０５０  フレキシブルディスク・ドライブ
２０６０  ＣＤ−ＲＯＭドライブ
２０７０  入出力チップ
２０７５  グラフィック・コントローラ
２０８０  表示装置
２０８２  ホスト・コントローラ
２０８４  入出力コントローラ
２０９０  フレキシブルディスク
２０９５  ＣＤ−ＲＯＭ
【図１】
2007205932.tif 000003
【図２】
2007205932.tif 000004
【図３】
2007205932.tif 000005
【図４】
2007205932.tif 000006
【図５】
2007205932.tif 000007