(57)【要約】【課題】特別なエッチング工程を必要とせずに、短軸側のボーイングした個所で隣接するホールとショートするおそれのない楕円断面の密集コンタクトを有する半導体デバイスを提供する。【解決手段】なるべく長軸２１側の側面に近い方に最小分離幅２６が配置され、短軸２２側の側面が最小分離幅とならず、短軸２２側の側面と短軸２２側の側面が重ならないように、２種類の傾斜角度のホール２０が４つのホール２０が１セットとなった繰り返しパターンで構成されており、ボーイングの大きい短軸２２側の分離間隔が大きく取られている。【選択図】図３
2007103410.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが楕円断面を有するコンタクトが密集して形成されている楕円断面の密集コンタクトを有する半導体デバイスにおいて、
隣接する前記コンタクトの中心点を結ぶ線とそれぞれのコンタクトの外周との交点を対向点とし、該対向点間の距離を分離幅としたとき、隣接する前記コンタクト間の分離幅の内最小の分離幅で対向するそれぞれのコンタクトの対向点が、対向する前記コンタクトの外周と短軸との交点から所定の間隔以上で離れていることを特徴とする楕円断面の密集コンタクトを有する半導体デバイス。
【請求項２】
前記所定の間隔の距離は、前記コンタクト形成のためのホールのエッチング時に楕円の短軸方向に発生が予想されるボーイングの最大成長幅と、対向する前記コンタクトの対向点において発生が予想されるボーイングの最大成長幅との和に所定の安全率を乗じた距離である、請求項１に記載の楕円断面の密集コンタクトを有する半導体デバイス。
【請求項３】
前記対向点の少なくとも一つと前記コンタクトの外周と短軸との交点が一致していない、請求項１または請求項２に記載の楕円断面の密集コンタクトを有する半導体デバイス。
【請求項４】
前記コンタクトの短軸の延長線が、少なくとも該コンタクトと隣接する前記コンタクトの外周と交差しない、請求項１または請求項２に記載の楕円断面の密集コンタクトを有する半導体デバイス。
【請求項５】
それぞれの前記コンタクトにおいて各一対のコンタクトがそれぞれ独立した拡散層に形成され、同一の拡散層に形成された一対のコンタクトの短軸の延長線は４５°以下の角度では交差しない、請求項１または請求項２に記載の楕円断面の密集コンタクトを有する半導体デバイス。
【請求項６】
前記対向点のそれぞれと、それぞれの前記コンタクトの外周と短軸との交点が一致しており、該対向点間の距離は前記コンタクト形成のためのホールのエッチング時に楕円の短軸方向に発生が予想されるボーイングの最大成長幅の２倍に所定の安全率を乗じた距離である、請求項１に記載の楕円断面の密集コンタクトを有する半導体デバイス。
【請求項７】
前記楕円断面の密集コンタクトが高アスペクト密集コンタクトである、請求項１から請求項６のいずれか１項に記載の楕円断面の密集コンタクトを有する半導体デバイス。
【請求項８】
前記楕円断面の密集コンタクトがＤＲＡＭキャパシタ用密集コンタクトである、請求項１から請求項８のいずれか１項に記載の楕円断面の密集コンタクトを有する半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は楕円断面の密集コンタクトを有する半導体デバイスに関し、特にエッチング時のボーイングによる障害を避けるように各コンタクトが配置された楕円断面の密集コンタクトを有する半導体デバイスに関する。
【背景技術】
【０００２】
半導体デバイスでは、メモリセルのキャパシタに蓄積された電荷の読み出し用などとして密集コンタクトが使用されており、半導体メモリの微細化・高集積・高性能化に伴い、ＤＲＡＭのセルサイズも縮小し、密集コンタクトも高密度化が要求されている。それに伴ってコンタクトの形状や配置に対しても種々の工夫が行なわれている。
【０００３】
ＤＲＡＭキャパシタ用密集コンタクトでは、一つの拡散層上に３個のセルコンタクトが構成され、その両端のセルコンタクト上に形成されたそれぞれの容量コンタクト上にキャパシタ用のコンタクトが形成されて一つの単位となる。即ち一つの単位に二つのトランジスタが形成される。それらをできるだけ密集させることで高集積メモリ回路が構築される。このように、ＤＲＡＭキャパシタ用密集コンタクトでは、３個のセルコンタクトを単位としてその両端のセルコンタクト上に密集コンタクトのコンタクトが形成されるので、コンタクトの断面の表面積を大きくするために中央のセルコンタクト上に長軸が延びる楕円形状の断面となっている。
【０００４】
しかし、コンタクト形成のために外形が楕円のホールをドライエッチングによって基板に形成すると、長軸と短軸との差が僅かであっても短軸側は極端なボーイング（間口付近に局所的に入るサイドエッチ）を生じ、底部の径は小さくなるという問題が発生した。ボーイングとは酸化シリコンの高アスペクトコンタンクトエッチングなどで側面方向のエッチングが進行して側壁が凹状となった状態である。長軸側には殆どそういった問題が起こらなかった。これは、ホール形成のためのマスクが狭くなるとイオンがマスクチャージによる軌道歪曲の影響を受け、ボーイング位置に衝突してエッチングを進行させ、底部まで十分なエネルギーで届かないために起きている現象だと考えられる。即ち、イオンが狭い方に加速するため、短軸側に偏ってその影響を受けていると考えられる。
【０００５】
ボーイングは円形の断面形状のコンタクトにおいても発生するので、これを防止する方法が提案されている。特許文献１では、ドライエッチングを２段階で行い、最初は等方性のドライエッチングを絶縁膜の膜厚方向の途中まで行い、次に異方性のドライエッチングを絶縁膜の最後まで行なっている。特許文献２では最初にフォトレジストと層間絶縁膜とのエッチング選択比が低い条件で層間絶縁膜の途中まで異方性のドライエッチングを行い、次にフォトレジストと層間絶縁膜とのエッチング選択比が高い条件で能動素子の電気的接続領域あるいは電気配線の上まで異方性のドライエッチングを行なっている。また、特許文献３では第１のエッチングをボーイングの発生しない深さで停止して開孔部を形成し、次に開孔部のホール壁面の、開孔を形成した際にボーイングの発生する部分にエッチング保護膜を形成し、その後、第２のエッチングを行い開孔を形成しアスペクト比が１３以上の微細開口を行なっている。
【特許文献１】特開平８−１９１０６２号公報
【特許文献２】特開２００５−２２９０５２号公報
【特許文献２】特開２００４−３３５５２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のように、半導体デバイスにおける楕円断面の密集コンタクト、特にＤＲＡＭキャパシタ用密集コンタクトにおいては外形が楕円状のコンタクトをできるだけ密集させた状態で加工する必要がある。楕円状にした場合、長軸側に比べて短軸側のボーイングが著しい。上述の特許文献に記載のボーイングを抑制する方法は外形が円形のコンタクトを対象としたものであり、その工程も複雑となるので半導体デバイスにおける楕円断面の密集コンタクトには用いられていない。図５は従来の半導体デバイスの密集コンタクト形成のためのホールの配列を示す模式的平面図であり、図６は図５のホールを表面研磨してホールに発生したボーイングの上面の状態を示す模式的平面図であり、図７は図５のＡ−Ａ断面におけるホールの断面図である。
【０００７】
図５に示されるように、これまでのコンタクトのホール５０のレイアウトは同じ方向を向いた楕円が隙間なく並べられているだけであった。このレイアウトでホール５０のエッチングを行うと、図６、図７に示すようにエッチングにより形成されたホール５０の短軸側にボーイングが発生して隣接するホール５０とショートしてしまうという問題があった。
【０００８】
具体的な例を参照して従来例の半導体デバイスの密集コンタクト用ホール５のホール５０のレイアウトとボーイングの発生状況を説明する。図５に示すように楕円のホール５０を同じ方向に一様に配置しているため、短軸５２側の側面間が最小分離幅５６となっている。今回の実験では最小分離幅５６を６７ｎｍとして形成した（マスク底部寸法）。この図は実際のＳＥＭ写真を模式的に現したものである。今回のサンプルの縦構造は、Ｐｏｌｙ−Ｓｉマスク（８００ｎｍ）／Ｐ−ＴＥＯＳ（３０００ｎｍ）／Ｐ−ＳｉＮ（５０ｎｍ）であり、ＳｉＯ2 エッチングは２周波型平行平板ＲＩＥ装置を用い、Ｃ4 Ｆ6 ／Ａｒ／Ｏ2 ガス系の２５ｍＴｏｒｒの雰囲気で加工した。ＳｉＮエッチングは同じ装置で ＣＨＦ3 ／Ａｒ／Ｏ2 ガス系で２５ｍＴｏｒｒの雰囲気で加工した。ＳｉＯ2 エッチングでは２０％オーバーエッチをかけ、隣接ホール間のショートを評価する。
【０００９】
図６は従来のマスクレイアウトで３μｍ深さのホール５０を加工後、ボーイング位置まで（２５０ｎｍ程度まで）表面研磨し、ボーイング位置における隣接ホール間の分離がどの程度確保できているかを確認したものである。短軸２０４ｎｍ／長軸２４０ｎｍの楕円ホール５０を３μｍ深さで形成しようとした場合、ボーイングは短軸片側３０ｎｍ／長軸片側８ｎｍ発生するため、エッチング後の最小分離幅は７ｎｍとなり、隣接ショートマージンはほとんどない。
【００１０】
図７は従来のマスクレイアウトでのエッチング結果を縦方向の側面図で説明したものである。楕円型のコンタクト用のホール５０をドライエッチングした場合、ドライエッチングの性質として長軸５１側がほとんどボーイングを発生しない時も、短軸５２側のボーイングが著しく発生することが分かっている。よって、短軸５２側の側面に最小分離幅５６を配置した場合、隣接するホール５０のボーイング部ホール５５側面間のショートマージンは極めて小さくなる。特にこのような並べ方ではボーイング高さも完全に同じであるため、壁は一番弱いところが両サイドから削られすぐにショートしてしまうおそれがある。
【００１１】
本発明の目的は、特別なエッチング工程を必要とせずに短軸側のボーイングした個所で隣接するホールとショートするおそれのない楕円断面の密集コンタクトを有する半導体デバイスを提供することにある。
【課題を解決するための手段】
【００１２】
本発明の楕円断面の密集コンタクトを有する半導体デバイスは、
それぞれが楕円断面を有するコンタクトが密集して形成されている楕円断面の密集コンタクトを有する半導体デバイスにおいて、隣接するコンタクトの中心点を結ぶ線とそれぞれのコンタクトの外周との交点を対向点とし、その対向点間の距離を分離幅としたとき、隣接するコンタクト間の分離幅の内最小の分離幅で対向するそれぞれのコンタクトの対向点が、対向するコンタクトの外周と短軸との交点から所定の間隔以上で離れていることを特徴とする。
【００１３】
所定の間隔の距離は、コンタクト形成のためのホールのエッチング時に楕円の短軸方向に発生が予想されるボーイングの最大成長幅と、対向するコンタクトの対向点において発生が予想されるボーイングの最大成長幅との和に所定の安全率を乗じた距離であることが望ましい。
【００１４】
対向点の少なくとも一つとコンタクトの外周と短軸との交点が一致していないことが望ましく、コンタクトの短軸の延長線が、少なくともそのコンタクトと隣接するコンタクトの外周と交差しないことが望ましく、それぞれのコンタクトにおいて各一対のコンタクトがそれぞれ独立した拡散層に形成され、同一の拡散層に形成された一対のコンタクトの短軸の延長線は４５°以下の角度では交差しない方が望ましい。
【００１５】
対向点のそれぞれと、それぞれのコンタクトの外周と短軸との交点が一致しており、その対向点間の距離はコンタクト形成のためのホールのエッチング時に楕円の短軸方向に発生が予想されるボーイングの最大成長幅の２倍に所定の安全率を乗じた距離であってもよい。
【００１６】
楕円断面の密集コンタクトが高アスペクト密集コンタクトであってもよく、楕円断面の密集コンタクトがＤＲＡＭキャパシタ用密集コンタクトであってもよい。
【００１７】
（１）短軸側の面を最小分離幅としないこと、（２）なるべく長軸側の面に近い方に最小分離幅を配置すること、（３）短軸側の面と短軸側の面ができるだけ重ならないようにし、重なる場合には十分な分離幅を設けること、の三つを規定して配置されているのでボーイングによるホール間のショートマージンが少なくならない加工を実現することができる。特にボーイングがほとんど生じない長軸側に最小分離幅を集中的に配置することによりショートマージンを格段に増やすことが可能になる。
【発明の効果】
【００１８】
本発明は、隣接するコンタクトの中心点を結ぶ線とそれぞれのコンタクトの外周との交点を対向点とし、対向点間の距離を分離幅としたとき、隣接するコンタクト間の分離幅の内最小の分離幅で対向するそれぞれのコンタクトの対向点が、対向するコンタクトの外周と短軸との交点から所定の間隔以上で離れているので、エッチングの際にコンタクトの短軸方向となるホールにボーイングが発生しても隣接ホールとショートしてしまうという問題が防止でき、隣接するコンタクト間でのショートが発生しないという効果がある。
【発明を実施するための最良の形態】
【００１９】
本発明では、上述の課題に対し、（１）短軸側の面を最小分離幅としないこと、（２）なるべく長軸側の面に近い方に最小分離幅を配置すること、（３）短軸側の面と短軸側の面ができるだけ重ならないようにし、重なる場合には十分な分離幅を設けること、の三つを規定してレイアウトを行なうことでエッチング時のボーイングによるホール間ショートマージンが少なくならない加工を実現することができ、特にボーイングがほとんど生じない長軸側に最小分離幅を集中的に配置することによりショートマージンを格段に増やすことが可能になった。
【００２０】
次に、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態の半導体デバイスの密集コンタクト形成のためのホールの配列を示す模式的平面図であり、図２は図１のホールを表面研磨してホールに発生したボーイングの上面の状態を示す模式的平面図である。実施の形態ではコンタクトをコンタクトが形成されるホール１０で説明し、隣接するコンタクトとなるホール１０の中心点を結ぶ線とそれぞれのホールの外周との交点を対向点とし、その対向点間の距離を分離幅とし、分離幅の内最も短い幅の分離幅を最小分離幅とする。
【００２１】
図１は隣接するホール１０の側面間のショートマージンを拡大するために工夫した第１の実施の形態の実施例の密集コンタクト用ホール１のレイアウトである。これは図５に示した従来例のレイアウトに比べホール１０を３０°反時計回りに回転し、ホールの外周と短軸との交点が最小分離幅１６の位置よりもさらに離れるようにしたものである。この時の最小分離幅１６はホール１０が回転したために従来よりも若干狭くなり、５８ｎｍとなる。この回転を行なったことで短軸１２の延長線は少なくとも隣接するホール１０の外周とは交差しない。
【００２２】
図２は図１のマスクレイアウトで３μｍ深さのコンタクトとなるようにホールを加工した後、ボーイング位置まで（２５０ｎｍ程度まで）表面研磨し、ボーイング位置における隣接ホール間の分離がどの程度確保できているかを確認したものである。短軸２０４ｎｍ／長軸２４０ｎｍの楕円ホールを３μｍ深さで形成しようとした場合、ボーイングは短軸１２側に３０ｎｍ、長軸１１側に８ｎｍ発生するため、従来例では７ｎｍであったエッチング後の最小分離幅は第１の実施の形態では１０ｎｍとなる。従来例の７μｍよりは隣接するホール間のショートマージンが増えたが、効果はそれほど大きくない。
【００２３】
図３は、本発明の第２の実施の形態の半導体デバイスの密集コンタクト形成のためのホールの配列を示す模式的平面図であり、図４は図３のホールを表面研磨してホールに発生したボーイングの上面の状態を示す模式的平面図である。
【００２４】
図３は隣接するホール２０の側面間のショートマージンを拡大するために工夫した第２の実施の形態の実施例の密集コンタクト用ホール２のレイアウトである。このレイアウトは基本的に最小分離幅２６が長軸‐長軸間、或いは長軸側に近い位置に設けられるようにホール２０が配置され、短軸−短軸間にはなるべく広くスペースが確保されている。図３に示すように４つのホール２０が１セットとなった繰り返しパターンで構成される。ここでは、独立した拡散層に形成された一対のコンタクトの短軸の延長線は４５°以上の角度で交差している。この時の最小分離幅２６は従来よりも若干狭くなり５８ｎｍである。
【００２５】
図４は、第２の実施の形態のマスクレイアウトで３μｍ深さのコンタクトとなるようにホール２０を加工後、ボーイング位置まで（２５０ｎｍ程度まで）表面研磨し、ボーイング位置の隣接ホール間の分離がどの程度確保できているかを確認したものである。短軸２０４ｎｍ／長軸２４０ｎｍの楕円ホールを３μｍ深さで形成しようとした場合、ボーイングは短軸片側３０ｎｍ／長軸片側８ｎｍ発生するため、従来例では７ｎｍ、第１の実施の形態では１０ｎｍであったエッチング後の最小分離幅は２０ｎｍとなり、大幅に改善されている。このように従来に比べてほぼ倍の残膜になっているが、それは最小分離幅がボーイングの少ない長軸側のみに配置されているためである。
【００２６】
ここでは第１と第２の二つの実施の形態で説明したがこれに限定されるものではなく、上述のように（１）短軸側の面を最小分離幅としないこと、（２）なるべく長軸側の面に近い方に最小分離幅を配置すること、（３）短軸側の面と短軸側の面ができるだけ重ならないようにし、重なる場合には十分な分離幅を設けること、の三つを規定してレイアウトを行なうことでエッチング時のボーイングによるホール間ショートマージンが少ない加工を実現することができる。特に第２の実施の形態のように、ボーイングがほとんど生じない長軸側に最小分離幅を集中的に配置することによりショートマージンを格段に増やすことが可能になった。
【００２７】
このようなレイアウトを行なうことにより、微細な精密加工が要求される高アスペクト密集コンタクト、特にＤＲＡＭキャパシタ用密集コンタクトの加工が、ボーイングによる障害を回避して実行できる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施の形態の半導体デバイスの密集コンタクト形成のためのホールの配列を示す模式的平面図である。
【図２】図１のホールを表面研磨してホールに発生したボーイングの上面の状態を示す模式的平面図である。
【図３】本発明の第２の実施の形態の半導体デバイスの密集コンタクト形成のためのホールの配列を示す模式的平面図である。
【図４】図３のホールを表面研磨してホールに発生したボーイングの上面の状態を示す模式的平面図である。
【図５】従来の半導体デバイスの密集コンタクト形成のためのホールの配列を示す模式的平面図である。
【図６】図５のホールを表面研磨してホールに発生したボーイングの上面の状態を示す模式的平面図である。
【図７】図５のＡ−Ａ断面におけるホールの断面図である。
【符号の説明】
【００２９】
１、２、５    密集コンタクト用ホール
１０、２０、５０    ホール
１１、２１、５１    長軸
１２、２２、５２    短軸
１５、２５、５５    ボーイング部ホール
１６、２６、５６    最小分離幅
１９、２９、５９    拡散層
【図１】
2007103410.tif 000003
【図２】
2007103410.tif 000004
【図３】
2007103410.tif 000005
【図４】
2007103410.tif 000006
【図５】
2007103410.tif 000007
【図６】
2007103410.tif 000008
【図７】
2007103410.tif 000009
【手続補正書】
【提出日】平成19年1月15日(2007.1.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
平面形状が楕円の密集コンタクトホールを有する半導体デバイスにおいて、
隣接する前記楕円の中心点を結ぶ線と各々の前記楕円の外周との交点を対向点とし、前記対向点間の距離を分離幅としたとき、隣接する前記楕円間の分離幅の内、最小の分離幅で対向する各々の前記楕円の対向点が、対向する前記楕円の外周と短軸との交点から所定の間隔以上離れていることを特徴とする密集コンタクトホールを有する半導体デバイス。
【請求項２】
前記所定の間隔の距離は、前記コンタクトホール形成のためのエッチング時に、前記楕円の短軸方向に発生が予想されるボーイングの最大成長幅と、対向する前記楕円の対向点において発生が予想されるボーイングの最大成長幅との和に所定の安全率を乗じた距離であることを特徴とする請求項１に記載の密集コンタクトホールを有する半導体デバイス。
【請求項３】
前記対向点の少なくとも一つと前記楕円の外周と短軸との交点が一致していないことを特徴とする請求項１または２に記載の密集コンタクトホールを有する半導体デバイス。
【請求項４】
前記楕円の短軸の延長線が、少なくとも前記楕円と隣接する前記楕円の外周と交差しないことを特徴とする請求項１または２に記載の密集コンタクトホールを有する半導体デバイス。
【請求項５】
前記コンタクトホールは、各々独立した半導体基板の拡散層の上方に一対のコンタクトホールとして設けられ、同一の前記拡散層の上方に設けられた一対のコンタクトホールの短軸の延長線は４５°以下の角度では交差しないことを特徴とする請求項１または２に記載の密集コンタクトホールを有する半導体デバイス。
【請求項６】
前記密集コンタクトホールが、ＤＲＡＭ用のキャパシタが設けられるホールであることを特徴とする請求項１から請求項５のいずれか１項に記載の楕円断面の密集コンタクトホールを有する半導体デバイス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は密集コンタクトホールを有する半導体デバイスに関し、特にエッチング時のボーイングによる障害を避けるように各コンタクトホールが配置された密集コンタクトホールを有する半導体デバイスに関する。
【背景技術】
【０００２】
半導体デバイスでは、メモリセルのキャパシタに蓄積された電荷の読み出し用などとして密集コンタクトが使用されており、半導体メモリの微細化・高集積・高性能化に伴い、ＤＲＡＭのセルサイズも縮小し、密集コンタクトも高密度化が要求されている。それに伴ってコンタクトの形状や配置に対しても種々の工夫が行なわれている。
【０００３】
ＤＲＡＭキャパシタ用密集コンタクトでは、一つの拡散層上に３個のセルコンタクトが構成され、その両端のセルコンタクト上に形成されたそれぞれの容量コンタクト上にキャパシタ用のコンタクトが形成されて一つの単位となる。即ち一つの単位に二つのトランジスタが形成される。それらをできるだけ密集させることで高集積メモリ回路が構築される。このように、ＤＲＡＭキャパシタ用密集コンタクトでは、３個のセルコンタクトを単位としてその両端のセルコンタクト上に密集コンタクトのコンタクトが形成されるので、コンタクトの断面の表面積を大きくするために中央のセルコンタクト上に長軸が延びる楕円形状の断面となっている。
【０００４】
しかし、コンタクトホール形成のために外形が楕円のホールをドライエッチングによって厚い絶縁膜に形成すると、長軸と短軸との差が僅かであっても短軸側は極端なボーイング（間口付近に局所的に入るサイドエッチ）を生じ、底部の径は小さくなるという問題が発生した。ボーイングとは酸化シリコンの高アスペクトコンタンクトエッチングなどで側面方向のエッチングが進行して側壁が凹状となった状態である。長軸側には殆どそういった問題が起こらなかった。これは、ホール形成のためのマスクが狭くなるとイオンがマスクチャージによる軌道歪曲の影響を受け、ボーイング位置に衝突してエッチングを進行させ、底部まで十分なエネルギーで届かないために起きている現象だと考えられる。即ち、イオンが狭い方に加速するため、短軸側に偏ってその影響を受けていると考えられる。
【０００５】
ボーイングは平面形状が円のコンタクトホールにおいても発生し、これを防止する方法が提案されている。特許文献１では、ドライエッチングを２段階で行い、最初は等方性のドライエッチングを絶縁膜の膜厚方向の途中まで行い、次に異方性のドライエッチングを絶縁膜の最後まで行なっている。特許文献２では最初にフォトレジストと層間絶縁膜とのエッチング選択比が低い条件で層間絶縁膜の途中まで異方性のドライエッチングを行い、次にフォトレジストと層間絶縁膜とのエッチング選択比が高い条件で能動素子の電気的接続領域あるいは電気配線の上まで異方性のドライエッチングを行なっている。また、特許文献３では第１のエッチングをボーイングの発生しない深さで停止して開孔部を形成し、次に開孔部のホール壁面の、開孔を形成した際にボーイングの発生する部分にエッチング保護膜を形成し、その後、第２のエッチングを行い開孔を形成しアスペクト比が１３以上の微細開口を行なっている。
【特許文献１】特開平８−１９１０６２号公報
【特許文献２】特開２００５−２２９０５２号公報
【特許文献２】特開２００４−３３５５２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のように、半導体デバイスにおける密集コンタクトホール、特にＤＲＡＭキャパシタ用密集コンタクトホールにおいては平面形状が楕円のコンタクトホールをできるだけ密集させた状態で加工する必要がある。楕円にした場合、長軸側に比べて短軸側のボーイングが著しい。上述の特許文献に記載のボーイングを抑制する方法は、平面形状が円のコンタクトホールを対象とするものであるが、工程が複雑になり制御性が低下する問題がある。図５は従来の密集コンタクトホールの配列を示す模式的平面図であり、図６は図５の配列でドライエッチングによりコンタクトホールを形成し、表面からボーイング部まで研磨したときのボーイング部の状態を示す模式的平面図である。また、図７は図５のＡ−Ａ断面におけるコンタクトホールの断面図である。
【０００７】
図５に示されるように、従来のコンタクトホール５０のレイアウトは同じ方向を向いた楕円が隙間なく並べられているだけであった。このレイアウトでコンタクトホール５０のエッチングを行うと、図６、図７に示すようにエッチングにより形成されたコンタクトホール５０の短軸側にボーイングが発生して隣接するコンタクトホール５０とショートしてしまうという問題があった。
【０００８】
具体的な例を参照して従来例の半導体デバイスの密集コンタクトホール５のコンタクトホール５０のレイアウトとボーイングの発生状況を説明する。図５に示すように楕円のコンタクトホール５０を同じ方向に一様に配置しているため、短軸５２側の側面間が最小分離幅５６となっている。今回の実験では最小分離幅５６を６７ｎｍとして形成した（マスク底部寸法）。この図は実際のＳＥＭ写真を模式的に現したものである。今回のサンプルの縦構造は、Ｐｏｌｙ−Ｓｉマスク（８００ｎｍ）／Ｐ−ＴＥＯＳ（３０００ｎｍ）／Ｐ−ＳｉＮ（５０ｎｍ）であり、ＳｉＯ2 エッチングは２周波型平行平板ＲＩＥ装置を用い、Ｃ4 Ｆ6 ／Ａｒ／Ｏ2 ガス系の２５ｍＴｏｒｒの雰囲気で加工した。ＳｉＮエッチングは同じ装置で ＣＨＦ3 ／Ａｒ／Ｏ2 ガス系で２５ｍＴｏｒｒの雰囲気で加工した。ＳｉＯ2 エッチングでは２０％オーバーエッチをかけ、隣接ホール間のショートを評価する。
【０００９】
図６は従来のマスクレイアウトで３０００ｎｍ深さのコンタクトホール５０を加工後、ボーイング位置まで（２５０ｎｍ程度まで）表面研磨し、ボーイング位置における隣接ホール間の分離がどの程度確保できているかを確認したものである。短軸２０４ｎｍ／長軸２４０ｎｍのコンタクトホール５０を３０００ｎｍ深さで形成しようとした場合、ボーイングは短軸片側３０ｎｍ／長軸片側８ｎｍ発生するため、エッチング後の最小分離幅は７ｎｍとなり、隣接ショートマージンはほとんどない。
【００１０】
図７は従来のマスクレイアウトでのエッチング結果を縦方向の側面図で説明したものである。平面形状が楕円のコンタクトホール５０をドライエッチングした場合、ドライエッチングの性質として長軸５１側がほとんどボーイングを発生しない時も、短軸５２側のボーイングが著しく発生することが明らかとなった。よって、短軸５２側の側面に最小分離幅５６を配置した場合、隣接するコンタクトホール５０のボーイング部ホール５５側面間のショートマージンは極めて小さくなる。特にこのような並べ方ではボーイング高さも完全に同じであるため、壁は一番弱いところが両サイドから削られショートしてしまうおそれがある。
【００１１】
本発明の目的は、特別なエッチング工程を必要とせずに短軸側のボーイングした個所で隣接するコンタクトホールとショートするおそれのない密集コンタクトホールを有する半導体デバイスを提供することにある。
【課題を解決するための手段】
【００１２】
本発明の密集コンタクトホールを有する半導体デバイスは、
平面形状が楕円の密集コンタクトホールを有する半導体デバイスにおいて、隣接する楕円の中心点を結ぶ線と各々の楕円の外周との交点を対向点とし、その対向点間の距離を分離幅としたとき、隣接する楕円間の分離幅の内、最小の分離幅で対向する各々の楕円の対向点が、対向する楕円の外周と短軸との交点から所定の間隔以上離れていることを特徴とする。
【００１３】
所定の間隔の距離は、コンタクトホール形成のためのエッチング時に、楕円の短軸方向に発生が予想されるボーイングの最大成長幅と、対向する楕円の対向点において発生が予想されるボーイングの最大成長幅との和に所定の安全率を乗じた距離であることが望ましい。
【００１４】
対向点の少なくとも一つと楕円の外周と短軸との交点が一致していないことが望ましく、楕円の短軸の延長線が、少なくともその楕円と隣接する楕円の外周と交差しないことが望ましく、コンタクトホールは、各々独立した半導体基板の拡散層の上方に一対のコンタクトホールとして設けられ、同一の拡散層の上方に設けられた一対のコンタクトホールの短軸の延長線は４５°以下の角度では交差しない方が望ましい。
【００１５】
密集コンタクトホールが、ＤＲＡＭ用のキャパシタが設けられるホールであってもよい。
【００１６】
（１）平面形状が楕円のコンタクトホールの短軸の延長線上に隣接コンタクトホールとの最小分離幅を設定しないこと、（２）長軸の延長線に近い側に最小分離幅を設定すること、の二つを規定して配置されているのでボーイングによるコンタクトホール間のショートマージンが少なくならない加工を実現することができる。特にボーイングがほとんど生じない長軸側に最小分離幅を集中的に配置することによりショートマージンを格段に増やすことが可能になる。
【発明の効果】
【００１７】
本発明は、隣接する楕円の中心点を結ぶ線と各々の楕円の外周との交点を対向点とし、対向点間の距離を分離幅としたとき、隣接する楕円間の分離幅の内、最小の分離幅で対向する各々の楕円の対向点が、対向する楕円の外周と短軸との交点から所定の間隔以上離れているので、エッチングの際にコンタクトホールの短軸方向にボーイングが発生しても隣接コンタクトホールとショートしてしまうという問題が防止でき、隣接するコンタクトホール間でのショートが発生しないという効果がある。
【発明を実施するための最良の形態】
【００１８】
本発明では、上述の課題に対し、（１）平面形状が楕円のコンタクトホールの短軸の延長線上に隣接コンタクトホールとの最小分離幅を設定しないこと、（２）長軸の延長線に近い側に最小分離幅を設定すること、の二つを規定してレイアウトを行なうことでエッチング時のボーイングによるコンタクトホール間ショートマージンが少なくならない加工を実現することができ、特にボーイングがほとんど生じない長軸側に最小分離幅を集中的に配置することによりショートマージンを格段に増やすことが可能になった。
【００１９】
次に、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態の半導体デバイスの密集コンタクトホール形成のためのコンタクトホールの配列を示す模式的平面図であり、図２は図１の配列でドライエッチングによりコンタクトホールを形成し、表面からボーイング部まで研磨したときのボーイング部の状態を示す模式的平面図である。実施の形態では隣接するコンタクトとなるコンタクトホール１０の中心点を結ぶ線と各々のコンタクトホール１０の外周との交点を対向点とし、その対向点間の距離を分離幅とし、分離幅の内最も短い幅の分離幅を最小分離幅とする。
【００２０】
図１は隣接するコンタクトホール１０の側面間のショートマージンを拡大するために工夫した第１の実施の形態の実施例の密集コンタクトホール１のレイアウトである。これは図５に示した従来例のレイアウトに比べコンタクトホール１０を３０°反時計回りに回転し、ホールの外周と短軸との交点が最小分離幅１６の位置よりもさらに離れるようにしたものである。この時の最小分離幅１６はコンタクトホール１０が回転したために従来よりも若干狭くなり、５８ｎｍとなる。この回転を行なったことで短軸１２の延長線は少なくとも隣接するコンタクトホール１０の外周とは交差しない。
【００２１】
図２は図１のマスクレイアウトで３０００ｎｍ深さのコンタクトホールとなるように加工した後、ボーイング位置まで（２５０ｎｍ程度まで）表面研磨し、ボーイング位置における隣接コンタクトホール間の分離がどの程度確保できているかを確認したものである。短軸２０４ｎｍ／長軸２４０ｎｍのコンタクトホールを３０００ｎｍ深さで形成した場合、ボーイングは短軸１２側に３０ｎｍ、長軸１１側に８ｎｍ発生するため、従来例では７ｎｍであったエッチング後の最小分離幅は第１の実施の形態では１０ｎｍとなる。従来例の７ｎｍよりは隣接するホール間のショートマージンが増えたが、効果はそれほど大きくない。
【００２２】
図３は、本発明の第２の実施の形態の半導体デバイスの密集コンタクトホール形成のためのコンタクトホールの配列を示す模式的平面図であり、図４は図３のコンタクトホールを表面研磨してコンタクトホールに発生したボーイングの上面の状態を示す模式的平面図である。
【００２３】
図３は隣接するコンタクトホール２０の側面間のショートマージンを拡大するために工夫した第２の実施の形態の実施例の密集コンタクトホール２のレイアウトである。このレイアウトは基本的に最小分離幅２６が長軸‐長軸間、或いは長軸側に近い位置に設けられるようにコンタクトホール２０が配置され、短軸−短軸間にはなるべく広くスペースが確保されている。図３に示すように４つのコンタクトホール２０が１セットとなった繰り返しパターンで構成される。ここでは、独立した拡散層に形成された一対のコンタクトの短軸の延長線は４５°以上の角度で交差している。この時の最小分離幅２６は従来よりも若干狭くなり５８ｎｍである。
【００２４】
図４は、第２の実施の形態のマスクレイアウトで３０００ｎｍ深さのコンタクトホールとなるようにコンタクトホール２０を加工後、ボーイング位置まで（２５０ｎｍ程度まで）表面研磨し、ボーイング位置の隣接コンタクトホール間の分離がどの程度確保できているかを確認したものである。短軸２０４ｎｍ／長軸２４０ｎｍのコンタクトホールを３０００ｎｍ深さで形成しようとした場合、ボーイングは短軸片側３０ｎｍ／長軸片側８ｎｍ発生するため、従来例では７ｎｍ、第１の実施の形態では１０ｎｍであったエッチング後の最小分離幅は２０ｎｍとなり、大幅に改善されている。このように従来に比べてほぼ倍の残膜になっているが、それは最小分離幅がボーイングの少ない長軸側のみに配置されているためである。
【００２５】
ここでは第１と第２の二つの実施の形態で説明したがこれに限定されるものではなく、上述のように（１）短軸側の面を最小分離幅としないこと、（２）長軸側の面に近い方に最小分離幅を配置すること、の二つを規定してレイアウトを行なうことによりエッチング時のボーイングによるコンタクトホール間ショートマージンが大きい加工を実現することができる。特に第２の実施の形態のように、ボーイングがほとんど生じない長軸側に最小分離幅を集中的に配置することによりショートマージンを格段に増やすことが可能になった。
【００２６】
このようなレイアウトを行なうことにより、微細な精密加工が要求される高アスペクト密集コンタクトホール、特にＤＲＡＭキャパシタ用密集コンタクトホールの加工が、ボーイングによる障害を回避して実行できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施の形態の半導体デバイスの密集コンタクトホール形成のためのコンタクトホールの配列を示す模式的平面図である。
【図２】図１の配列でドライエッチングによりコンタクトホールを形成し、表面からボーイング部まで研磨したときのボーイング部の状態を示す模式的平面図である。
【図３】本発明の第２の実施の形態の半導体デバイスの密集コンタクトホール形成のためのコンタクトホールの配列を示す模式的平面図である。
【図４】図３の配列でドライエッチングによりコンタクトホールを形成し、表面からボーイング部まで研磨したときのボーイング部の状態を示す模式的平面図である。
【図５】従来の半導体デバイスの密集コンタクトホール形成のためのコンタクトホールの配列を示す模式的平面図である。
【図６】図５の配列でドライエッチングによりコンタクトホールを形成し、表面からボーイング部まで研磨したときのボーイング部の状態を示す模式的平面図である。
【図７】図５のＡ−Ａ断面におけるコンタクトホールの断面図である。
【符号の説明】
【００２８】
１、２、５    密集コンタクトホール
１０、２０、５０    コンタクトホール
１１、２１、５１    長軸
１２、２２、５２    短軸
１５、２５、５５    ボーイング部ホール
１６、２６、５６    最小分離幅
１９、２９、５９    拡散層
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2007103410.tif 000010
【図２】
2007103410.tif 000011
【図３】
2007103410.tif 000012
【図４】
2007103410.tif 000013
【図５】
2007103410.tif 000014
【図６】
2007103410.tif 000015
【図７】
2007103410.tif 000016