(57)【要約】【課題】利得を多段に切り替えて受信電力のダイナミックレンジを広げることができる高周波可変利得増幅器を得ること。【解決手段】差動増幅器５０，５１を動作状態に設定し利得切替用スイッチ３０ａ，３０ｂを非導通状態に設定する場合と、差動増幅器５０を動作停止状態に、差動増幅器５１を動作状態にそれぞれ設定し、利得切替用スイッチ３０ａ，３０ｂを導通状態に設定した状態で、利得切替用経路３１０ａ，３１０ｂでの経路用スイッチ３１ａ，３１ｂを導通状態に、利得切替用経路３１１ａ，３１１ｂでの経路用スイッチ３２ａ，３２ｂを非導通状態に設定する場合と、逆に、利得切替用経路３１０ａ，３１０ｂでの経路用スイッチ３１ａ，３１ｂを非導通状態に、利得切替用経路３１１ａ，３１１ｂでの経路用スイッチ３２ａ，３２ｂを導通状態に設定する場合との３段階の切り替えができる。【選択図】        図１
2007221656.tif 000002
【特許請求の範囲】
【請求項１】
それぞれの正相側入出力端間及び逆相側入出力端間が対応する直流カットコンデンサを介して接続される２つの差動増幅器と、
前記２つの差動増幅器の正相側と逆相側とに対称に配置される同数個Ｎ（Ｎ≧２）の利得切替用経路からなり、それぞれの利得切替用経路が経路用スイッチと減衰用抵抗素子との直列回路で構成される第１及び第２の利得切替用経路群と、
入力される高周波信号に利得付与処理を施して出力端に導出する経路として、前記２つの差動増幅器を通る経路と、前記第１及び第２の利得切替用経路群における対称位置に配置される各一つの利得切替用経路を通る経路とを選択制御する制御手段と
を備え、
前記第１及び第２の利得切替用経路群は、
前記第１の利得切替用経路群の一端が一方の前記差動増幅器の正相側入力端に第１の切替用スイッチを介して接続され、他端が他方の前記差動増幅器の正相側入力端に第１の直流カットコンデンサを介して接続され、前記第２の利得切替用経路群の一端が一方の前記差動増幅器の逆相側入力端に第２の利得切替用スイッチを介して接続され、他端が他方の前記差動増幅器の逆相側入力端に第２の直流カットコンデンサを介して接続され、
前記制御手段は、
前記第１及び第２の利得切替用スイッチを非導通状態に制御するときは、前記２つの差動増幅器を共に増幅動作可能状態に制御し、前記第１及び第２の利得切替用スイッチを導通状態に制御するときは、前記２つの差動増幅器のうち入力段の差動増幅器を動作停止状態に、出力段の差動増幅器を増幅動作可能状態にそれぞれ制御し、かつ、前記第１及び第２の利得切替用経路群における対称位置に配置される各一つの利得切替用経路における前記経路用スイッチをそれぞれ導通状態に制御する
ことを特徴とする高周波可変利得増幅器。
【請求項２】
一方の前記差動増幅器の正相側入力端及び逆相側入力端と前記第１及び第２の利得切替用スイッチとの間にそれぞれ直流カットコンデンサが介挿され、前記第１及び第２の利得切替用スイッチと前記介挿した直流カットコンデンサとの接続端と接地電位との間、前記第１及び第２の利得切替用スイッチと前記第１及び第２の利得切替用経路群の一端との接続端と接地電位との間、及び前記第１及び第２の利得切替用経路群の他端と前記第１及び第２の直流カットコンデンサとの接続端と接地電位との間に、それぞれ、接地用抵抗素子が設けられていることを特徴とする請求項１に記載の高周波可変利得増幅器。
【請求項３】
一方の前記差動増幅器の正相側入力端及び逆相側入力端と前記介挿した直流カットコンデンサとの間、及び他方の前記差動増幅器の正相側入力端及び逆相側入力端と前記第１及び第２の直流カットコンデンサとの間に、それぞれ、前記第１及び第２の利得切替用経路群における各利得切替用経路での利得付与量が設定値を維持できるように各利得切替用経路での前記減衰用抵抗素子に要求される抵抗値の一部を受け持つ形で抵抗値、素子長及び素子幅を調整した減衰用抵抗素子が介挿されていることを特徴とする請求項２に記載の高周波可変利得増幅器。
【請求項４】
前記第１及び第２の利得切替用経路群における各利得切替用経路での前記減衰用抵抗素子は、当該利得切替用経路で所定量の利得付与が行えるように、抵抗値、素子長及び素子幅を調整してあることを特徴とする請求項１〜３のいずれか一つに記載の高周波可変利得増幅器。
【請求項５】
前記２つの差動増幅器のうち、少なくとも前記入力段の差動増幅器は、正相側入力端と逆相側入力端との間に、２つのフィード抵抗素子が直列に配置され、当該両フィード抵抗素子の直列接続端に入力インピーダンスを調整するバイアス電圧が印加されていることを特徴とする請求項１〜４のいずれか一つに記載の高周波可変利得増幅器。
【請求項６】
それぞれの正相側入出力端間及び逆相側入出力端間が対応する直流カットコンデンサを介して接続される２以上の差動増幅器と、
前記２以上の差動増幅器の正相側と逆相側とに対称に配置され前記２以上の差動増幅器と同数個の利得切替用経路からなり、それぞれ、減衰用抵抗素子と直流カットコンデンサとの直列回路で構成される１つの利得切替用経路と、減衰用抵抗素子と経路用スイッチと直流カットコンデンサとの直列回路で構成される１以上の利得切替用経路とで構成される第３及び第４の利得切替用経路群と、
入力される高周波信号に利得付与処理を施して出力端に導出する経路として、前記２以上の差動増幅器を通る経路と、前記第３及び第４の利得切替用経路群における対称位置に配置される各一つの利得切替用経路を通る経路とを選択制御する制御手段と
を備え、
前記第３及び第４の利得切替用経路群は、
前記第３の利得切替用経路群の前記１つの利得切替用経路及び前記１以上の利得切替用経路の各一端が第１の切替用スイッチを介して前記２以上の差動増幅器のうち入力段の差動増幅器の正相側入力端に接続され、前記第４の利得切替用経路群の前記１つの利得切替用経路及び前記１以上の利得切替用経路の各一端が第２の切替用スイッチを介して前記入力段の差動増幅器の逆相側入力端に接続され、前記第３の利得切替用経路群の前記１つの利得切替用経路及び前記第４の利得切替用経路群の前記１つの利得切替用経路の各他端は次段差動増幅器の正相側入力端及び逆相側入力端に接続され、前記第３の利得切替用経路群の前記１以上の利得切替用経路及び前記第４の利得切替用経路群の前記１以上の利得切替用経路の各他端は、順に、前記次段差動増幅器以降の差動増幅器の正相側入力端及び逆相側入力端に接続され、前記次段差動増幅器または以降の差動増幅器が出力段差動増幅器であるときはその出力段差動増幅器の正相側出力端及び逆相側出力端に接続され、
前記制御手段は、
前記第１及び第２の利得切替用スイッチを非導通状態に制御するときは、前記２以上の差動増幅器を全て増幅動作可能状態に制御し、前記第１及び第２の利得切替用スイッチを導通状態に制御するときは、前記入力段の差動増幅器を動作停止状態に、次段以降の各差動増幅器を増幅動作可能状態にそれぞれ制御し、かつ、前記第３及び第４の利得切替用経路群における各１以上に利得切替用経路における前記経路用スイッチをそれぞれ非導通状態に制御する場合と、前記入力段の差動増幅器と次段以降の各差動増幅器とを順に動作停止状態に制御する過程で前記１以上の利得切替用経路のうち増幅動作可能状態に制御する差動増幅器の正相側入力端及び逆相側入力端に接続される利得切替用経路における前記経路用スイッチをそれぞれ導通状態に制御する場合と、全ての差動増幅器を動作停止状態に制御したとき前記１以上の利得切替用経路のうち出力段の差動増幅器の正相側出力端及び逆相側出力端に接続される利得切替用経路における前記経路用スイッチをそれぞれ導通状態に制御する場合とを選択して実行する
ことを特徴とする高周波可変利得増幅器。
【請求項７】
前記入力段差動増幅器の正相側入力端及び逆相側入力端と前記第１及び第２の利得切替用スイッチとの間にそれぞれ直流カットコンデンサが介挿され、前記第１及び第２の利得切替用スイッチと前記介挿した直流カットコンデンサとの接続端と接地電位との間、前記第１及び第２の利得切替用スイッチと前記第３及び第４の利得切替用経路群の一端との接続端と接地電位との間、及び前記第３及び第４の利得切替用経路群における前記１以上の利得切替用経路内において前記経路用スイッチと前記直流カットコンデンサとの接続端と接地電位との間に、それぞれ、接地用抵抗素子が設けられていることを特徴とする請求項６に記載の高周波可変利得増幅器。
【請求項８】
前記入力段差動増幅器の正相側入力端及び逆相側入力端と前記介挿した直流カットコンデンサとの間、及び前記第３及び第４の利得切替用経路群の他端と対応する差動増幅器との接続端との間に、それぞれ、前記第３及び第４の利得切替用経路群における各利得切替用経路での利得付与量が設定値を維持できるように各利得切替用経路での前記減衰用抵抗素子に要求される抵抗値の一部を受け持つ形で抵抗値、素子長及び素子幅を調整した減衰用抵抗素子が介挿されていることを特徴とする請求項７に記載の高周波可変利得増幅器。
【請求項９】
前記第３及び第４の利得切替用経路群における各利得切替用経路での前記減衰用抵抗素子は、当該利得切替用経路で所定量の利得付与が行えるように、抵抗値、素子長及び素子幅を調整してあることを特徴とする請求項６〜８のいずれか一つに記載の高周波可変利得増幅器。
【請求項１０】
前記２以上の差動増幅器のうち、少なくとも前記入力段の差動増幅器は、正相側入力端と逆相側入力端との間に、２つのフィード抵抗素子が直列に配置され、当該両フィード抵抗素子の直列接続端に入力インピーダンスを調整するバイアス電圧が印加されていることを特徴とする請求項６〜９のいずれか一つに記載の高周波可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波可変利得増幅器に関するものである。
【背景技術】
【０００２】
携帯電話機で代表される無線通信システムの受信機器における初段増幅回路には、微弱信号を受信する場合は、低雑音及び高利得特性が要求され、大信号を受信する場合は、低歪み特性及び低利得特性が要求される。特に、近年の移動体通信では、基地局と端末間の距離の関係で、受信時の電界強度が大きく変化するので、受信機器には大きなダイナミックレンジが必要となり、その結果、受信フロントエンド部の低雑音増幅器には利得制御機能が必要になる。このような利得制御機能を有する増幅器としては、例えば、特許文献１に開示されたものが知られている。以下、この発明の理解を容易にするため、図１０を参照して簡単に説明する。
【０００３】
図１０は、従来の高周波可変利得増幅器の構成例を示す回路図である。図１０において入力端子６０１には、直流カットコンデンサ６０２ａを介して増幅器６０３の入力端とストリップ線路６０４ａの一端とが接続されている。増幅器６０３の出力端には、直流カットコンデンサ６０２ｂを介して出力端子６０５が接続されるとともに、直流カットコンデンサ６０２ｃを介してストリップ線路６０４ｂの一端が接続され、またチョークコイル６０６を介して電源端子６０７が接続されている。電源端子６０７と接地電位（グランド）との間に、バイパスコンデンサ６０８が設けられている。
【０００４】
そして、ストリップ線路６０４ａの他端は、スイッチ６０９ａの一方の信号電極に接続され、ストリップ線路６０４ｂの他端は、スイッチ６０９ｂの一方の信号電極に接続され、スイッチ６０９ａ，６０９ｂの他方の信号電極間は、抵抗素子６１０を介して接続されている。スイッチ６０９ａの制御電極は、電圧制御端子６１１ａに接続され、スイッチ６０９ｂの制御電極は、電圧制御端子６１１ｂに接続されている。
【０００５】
このストリップ線路６０４ａ、スイッチ６０９ａ、抵抗素子６１０、スイッチ６０９ｂ及びストリップ線路６０４ｃの経路は、信号バイパス回路を構成している。
【０００６】
以上の構成において、外部の受信処理系で受信された高周波信号の受信電力が所定の値よりも低い場合は、電圧制御端子６１１ａ，６１１ｂにほぼ０Ｖを印加してスイッチ６０９ａ，６０９ｂを遮断状態に設定し、増幅器６０３をオン動作状態に設定する。これによって、外部の受信系から入力端子６０１に入力される高周波信号は、直流カットコンデンサ６０２ａを介して増幅器６０３に入力して高利得で増幅され、直流カットコンデンサ６０２ｂを介して出力端子６０５から出力される。
【０００７】
一方、外部の受信処理系で受信された高周波信号の受信電力が所定の値よりも高い場合は、電圧制御端子６１１ａ，６１１ｂに電源端子６０７と同じ電圧を印加してスイッチ６０９ａ，６０９ｂを導通状態に設定し、増幅器６０３をオフ動作状態に設定する。これによって、外部の受信系から入力端子６０１に入力される高周波信号は、直流カットコンデンサ６０２ａを介して信号バイパス回路に入り、そこでの抵抗素子６１０にて所定量の減衰を受け、直流カットコンデンサ６０２ｂを介して出力端子６０５から出力される。
【０００８】
以上のように、従来の高周波可変利得増幅器では、高周波信号の受信電力に応じて、設定利得を高利得と低利得とに切り替えるようになっている。
【０００９】
【特許文献１】特開２００３−１６３５５５号公報（高周波可変利得増幅装置）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記従来の高周波可変利得増幅器では、設定可能な利得が高利得と低利得の２状態しかないので、受信電力のダイナミックレンジを広げることが難しいという問題がある。
【００１１】
この発明は、上記に鑑みてなされたものであり、利得を多段に切り替えて受信電力のダイナミックレンジを広げることができる高周波可変利得増幅器を得ることを目的とする。
【００１２】
また、この発明は、入力インピーダンスを大きく変えずに利得を多段に切り替え可能な上記の高周波可変利得増幅器を得ることを目的とする。
【００１３】
また、この発明は、少ない素子数で小型化が可能な上記の高周波可変利得増幅器を得ることを目的とする。
【００１４】
さらに、この発明は、低電源電圧、低電流で動作可能な上記の高周波可変利得増幅器を得ることを目的とする。
【課題を解決するための手段】
【００１５】
上述した目的を達成するために、この発明にかかる高周波可変利得増幅器は、それぞれの正相側入出力端間及び逆相側入出力端間が対応する直流カットコンデンサを介して接続される２つの差動増幅器と、前記２つの差動増幅器の正相側と逆相側とに対称に配置される同数個Ｎ（Ｎ≧２）の利得切替用経路からなり、それぞれの利得切替用経路が経路用スイッチと減衰用抵抗素子との直列回路で構成される第１及び第２の利得切替用経路群と、入力される高周波信号に利得付与処理を施して出力端に導出する経路として、前記２つの差動増幅器を通る経路と前記第１及び第２の利得切替用経路群における対称位置に配置される各一つの利得切替用経路を通る経路とを選択制御する制御手段とを備え、前記第１及び第２の利得切替用経路群は、前記第１の利得切替用経路群の一端が一方の前記差動増幅器の正相側入力端に第１の切替用スイッチを介して接続され、他端が他方の前記差動増幅器の正相側入力端に第１の直流カットコンデンサを介して接続され、前記第２の利得切替用経路群の一端が一方の前記差動増幅器の逆相側入力端に第２の利得切替用スイッチを介して接続され、他端が他方の前記差動増幅器の逆相側入力端に第２の直流カットコンデンサを介して接続され、前記制御手段は、前記第１及び第２の利得切替用スイッチを非導通状態に制御するときは、前記２つの差動増幅器を共に増幅動作可能状態に制御し、前記第１及び第２の利得切替用スイッチを導通状態に制御するときは、前記２つの差動増幅器のうち入力段の差動増幅器を動作停止状態に、出力段の差動増幅器を増幅動作可能状態にそれぞれ制御し、かつ、前記第１及び第２の利得切替用経路群における対称位置に配置される各一つの利得切替用経路における前記経路用スイッチをそれぞれ導通状態に制御することを特徴とする。
【００１６】
この発明によれば、例えば、２つの差動増幅器の正相側に２つの利得切替用経路が並列に配置され、逆相側に２つの利得切替用経路が並列に配置されているとすれば、２つの差動増幅器を動作状態に設定し第１及び第２の利得切替用スイッチを非導通状態に設定する場合と、入力段差動増幅器を動作停止状態に、出力段差動増幅器を動作状態にそれぞれ設定し、第１及び第２の利得切替用スイッチを導通状態に設定した状態で、対称位置にある一方の対利得切替用経路での経路用スイッチを導通状態に設定し、対称位置にある他方の対利得切替用経路での経路用スイッチを非導通状態に設定する場合と、逆に、対称位置にある一方の利得切替用経路での経路用スイッチを非導通状態に設定し、対称位置にある他方の利得切替用経路での経路用スイッチを導通状態に設定する場合との３段階の切り替えができる。このように、従来例よりも高周波受信電力のダイナミックレンジを広げることができる。
【発明の効果】
【００１７】
この発明によれば、利得を多段に切り替えて受信電力のダイナミックレンジを広げることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１８】
以下に図面を参照して、この発明にかかる高周波可変利得増幅器の好適な実施の形態を詳細に説明する。
【００１９】
実施の形態１．
図１は、この発明の実施の形態１による高周波可変利得増幅器の構成を示す回路図である。図１に示す高周波可変利得増幅器は、一対の入力端子１ａ，１ｂと一対の出力端子２ａ，２ｂとの間に、２つの差動増幅器５０，５１がこの順に配置されている。差動増幅器５０，５１は、それぞれ同様の構成であって、例えば図２に示すように構成されている。図２については、後述する。なお、この実施の形態１及び以下に示す各実施の形態において、符号に添えた「ａ」「ｂ」は、差動構成における正相側と逆相側とに対称に配置される同一内容ないしは同一能力の回路素子に付されている。
【００２０】
すなわち、図１に示すように、入力端子１ａには差動増幅器５０の正相側入力端が接続され、入力端子１ｂには差動増幅器５０の逆相側入力端が接続されている。出力端子２ａには差動増幅器５１の正相側出力端が接続され、出力端子２ｂには差動増幅器５１の逆相側出力端が接続されている。そして、差動増幅器５０の正相側出力端は直流カットコンデンサ４０ａを介して差動増幅器５１の正相側入力端に接続され、差動増幅器５０の逆相側出力端は直流カットコンデンサ４０ｂを介して差動増幅器５１の逆相側入力端に接続されている。
【００２１】
なお、差動増幅器５０の両入力端間にはフィード抵抗素子１０ａ，１０ｂが直列に接続され、このフィード抵抗素子１０ａ，１０ｂの直列接続端は、バイアス端子３に接続されている。また、差動増幅器５１の両入力端間にはフィード抵抗素子１１ａ，１１ｂが直列に接続され、このフィード抵抗素子１１ａ，１１ｂの直列接続端は、バイアス端子４に接続されている。
【００２２】
このような２つの差動増幅器５０，５１の正相側入力端に対し第１の利得切替用経路群を構成する利得切替用経路３１０ａ，３１１ａが並列に配置され、逆相側入力端に対し第２の利得切替用経路群を構成する利得切替用経路３１０ｂ，３１１ｂが並列に配置されている。
【００２３】
すなわち、差動増幅器５０の正相側入力端には利得切替用スイッチ（第１の利得切替用スイッチ）３０ａを介して２つの利得切替用経路３１０ａ，３１１ａの各一端が並列に接続され、差動増幅器５１の正相側入力端には直流カットコンデンサ（第１の直流カットコンデンサ）４１ａを介して２つの利得切替用経路３１０ａ，３１１ａの各他端が並列に接続されている。利得切替用スイッチ３０ａは、例えばＮＭＯＳトランジスタであって、そのゲート電極は、電圧制御端子３００ａに接続されている。
【００２４】
２つの利得切替用経路３１０ａ，３１１ａは、それぞれ、経路用スイッチ３１ａ，３２ａと減衰用抵抗素子１２ａ，１３ａとの直列回路で構成されている。経路用スイッチ３１ａ，３２ａは、それぞれ、例えばＮＭＯＳトランジスタであって、そのゲート電極は、電圧制御端子３０１ａ，３０２ａに接続されている。
【００２５】
同様に、差動増幅器５０の逆相側入力端には利得切替用スイッチ（第２の利得切替用スイッチ）３０ｂを介して２つの利得切替用経路３１０ｂ，３１１ｂの各一端が並列に接続され、差動増幅器５１の逆相側入力端には直流カットコンデンサ（第２の直流カットコンデンサ）４１ｂを介して２つの利得切替用経路３１０ｂ，３１１ｂの各他端が並列に接続されている。利得切替用スイッチ３０ｂは、例えばＮＭＯＳトランジスタであって、そのゲート電極は、電圧制御端子３００ｂに接続されている。
【００２６】
２つの利得切替用経路３１０ｂ，３１１ｂは、それぞれ、経路用スイッチ３１ｂ，３２ｂと減衰用抵抗素子１２ｂ，１３ｂとの直列回路で構成されている。経路用スイッチ３１ｂ，３２ｂは、それぞれ、例えばＮＭＯＳトランジスタであって、そのゲート電極は、電圧制御端子３０１ｂ，３０２ｂに接続されている。
【００２７】
制御手段は、図示してないが、外部の受信処理系での高周波信号の受信電力に応じて、この実施の形態１では、「高利得状態」と「中利得状態」と「低利得状態」との３段階に利得を切り替えて対応する利得付与処理が行えるように、出力段の差動増幅器５１はいずれの状態においても増幅動作が行えるようにし、入力段の差動増幅器５０には増幅動作の許否制御を行い、各スイッチには導通・非導通の制御を行うようになっている。
【００２８】
ここで、「高利得状態」は、高周波受信電力が差動増幅器５０での増幅処理で歪みを生じないで程度に所定電力よりも低い電力状態である場合が該当する。「中利得状態」は、高周波受信電力が差動増幅器５０での増幅処理で歪みを生ずる程度に所定電力よりも高い電力状態である場合が該当する。「低利得状態」は、高周波受信電力が差動増幅器５０での増幅処理で上記よりも大きい歪みを生ずる程度に所定電力よりもさらに高い電力状態である場合が該当する。
【００２９】
そして、利得切替用経路３１０ａ，３１０ｂでは、経路用スイッチ３１ａ，３１ｂは、同じ能力（サイズ）であり、減衰用抵抗素子１２ａ，１２ｂは、等値である。また、利得切替用経路３１１ａ，３１１ｂでは、経路用スイッチ３２ａ，３２ｂは、同じ能力（サイズ）であり、減衰用抵抗素子１３ａ，１３ｂは、等値である。そして、利得切替用経路３１０ａ，３１０ｂと利得切替用経路３１１ａ，３１１ｂとの間では、所望の利得切替量が得られるように、経路用スイッチの能力（サイズ）と減衰用抵抗素子の抵抗値に差を設けてある。すなわち、利得切替用経路３１０ａ，３１０ｂが「中利得状態」用で、利得切替用経路３１１ａ，３１１ｂが「低利得状態」用であるとすれば、経路用スイッチの能力（サイズ）は、例えば、「経路用スイッチ３２ａ，３２ｂ」＜「経路用スイッチ３１ａ，３１ｂ」である。また、減衰用抵抗素子の抵抗値は、「減衰用抵抗素子１３ａ，１３ｂ」＞「減衰用抵抗素子１２ａ，１２ｂ」である。以下、制御手段の動作を具体的に説明する。
【００３０】
まず、外部の受信処理系での高周波信号の受信電力が「高利得状態」である場合は、差動増幅器５０を増幅動作可能状態に設定し、電圧制御端子３００ａ，３００ｂのそれぞれにほぼ接地電位（０Ｖ）を与えて利得切替用スイッチ３０ａ，３０ｂを共に非導通状態に設定する。また、電圧制御端子３０１ａ，３０１ｂ，３０２ａ，３０２ｂのそれぞれにもほぼ接地電位（０Ｖ）を与えて経路用スイッチ３１ａ，３１ｂ，３２ａ，３２ｂを共に非導通状態に設定する。
【００３１】
すなわち、「高利得状態」において入力端子１ａ，１ｂに入力される高周波信号は、差動増幅器５０と利得切替用スイッチ３０ａ，３０ｂとに向かう。そのうち、利得切替用スイッチ３０ａ，３０ｂに向かう高周波信号は、大部分が利得切替用スイッチ３０ａ，３０ｂにて反射され、差動増幅器５０に入力され、増幅された高周波信号は直流カットコンデンサ４０ａ，４０ｂを介して差動増幅器５１に入力される。このとき、利得切替用経路３１０ａ，３１０ｂ，３１１ａ，３１１ｂでは、経路用スイッチ３１ａ，３１ｂ，３２ａ，３２ｂが非導通状態であるので、差動増幅器５０の出力高周波信号のうち、これらの経路に向かう高周波信号は殆ど反射されて差動増幅器５１に入力される。つまり、差動増幅器５０の出力高周波信号は殆ど減衰されずに差動増幅器５１に入力される。差動増幅器５１にて増幅された高周波信号は、出力端子２ａ，２ｂから後段の処理系に出力される。
【００３２】
次に、外部の受信処理系での高周波信号の受信電力が「中利得状態」である場合は、差動増幅器５０を動作停止状態に設定し、電圧制御端子３００ａ，３００ｂのそれぞれに電源電位を与えて利得切替用スイッチ３０ａ，３０ｂを共に導通状態に設定する。そして、利得切替用経路３１０ａ，３１０ｂと利得切替用経路３１１ａ，３１１ｂとのうち、例えば、利得切替用経路３１０ａ，３１０ｂにおける電圧制御端子３０１ａ，３０１ｂのそれぞれに電源電位を与えて経路用スイッチ３１ａ，３１ｂを共に導通状態に設定し、利得切替用経路３１１ａ，３１１ｂにおける電圧制御端子３０２ａ，３０２ｂのそれぞれにほぼ接地電位（０Ｖ）を与えて経路用スイッチ３２ａ，３２ｂを共に非導通状態に設定する。
【００３３】
すなわち、「中利得状態」において入力端子１ａ，１ｂに入力される高周波信号は、差動増幅器５０が動作停止状態にあるので、利得切替用スイッチ３０ａ，３０ｂから利得切替用経路３１０ａ，３１０ｂの経路用スイッチ３１ａ，３１ｂを通って減衰用抵抗素子１２ａ，１２ｂに入力し、そこで所定の減衰処理を受け、直流カットコンデンサ４１ａ，４１ｂを介して差動増幅器５１に入力して増幅され、出力端子２ａ，２ｂから後段の処理系に出力される。
【００３４】
また、外部の受信処理系での高周波信号の受信電力が「低利得状態」である場合は、差動増幅器５０を動作停止状態にし、電圧制御端子３００ａ，３００ｂのそれぞれに電源電位を与えて利得切替用スイッチ３０ａ，３０ｂを共に導通状態に設定する。そして、今度は、利得切替用経路３１１ａ，３１１ｂにおける電圧制御端子３０２ａ，３０２ｂのそれぞれに電源電位を与えて経路用スイッチ３２ａ，３２ｂを共に導通状態に設定し、利得切替用経路３１０ａ，３１０ｂにおける電圧制御端子３０１ａ，３０１ｂのそれぞれにほぼ接地電位（０Ｖ）を与えて経路用スイッチ３１ａ，３１ｂを共に非導通状態に設定する。
【００３５】
すなわち、「低利得状態」において入力端子１ａ，１ｂに入力される高周波信号は、差動増幅器５０が動作停止状態にあるので、利得切替用スイッチ３０ａ，３０ｂから利得切替用経路３１１ａ，３１１ｂの経路用スイッチ３２ａ，３２ｂを通って減衰用抵抗素子１３ａ，１３ｂに入力し、そこで所定の減衰処理を受け、直流カットコンデンサ４１ａ，４１ｂを介して差動増幅器５１に入力して増幅され、出力端子２ａ，２ｂから後段の処理系に出力される。
【００３６】
ここで、フィード抵抗素子１０ａ，１０ｂ，１１ａ，１１ｂの抵抗値は、高周波差動信号を余り減衰させない程度に大きい値である。また、中利得状態用の減衰用抵抗素子（上記の例では、減衰用抵抗素子１２ａ，１２ｂ）及び低利得状態用の減衰用抵抗素子（上記の例では、減衰用抵抗素子１３ａ，１３ｂは、それぞれの電力に対応する利得付与が行えるように、抵抗値、素子の長さ及び幅を調整してインピーダンス整合を取っている。
【００３７】
次に、図２は、差動増幅器５０，５１の構成例を示す回路図である。図２において、電源入力端子５０６には、負荷インダクタ５１６ａ，５１６ｂを介して増幅用ＮＭＯＳトランジスタ５１３ａ，５１３ｂのドレイン電極が接続され、またフィード抵抗素子５１９を介してスイッチ用ＮＭＯＳトランジスタ５１５のドレイン電極が接続されている。出力端子５０２ａ，５０２ｂは、負荷インダクタ５１６ａ，５１６ｂと増幅用ＮＭＯＳトランジスタ５１３ａ，５１３ｂのドレイン電極との接続端に接続されている。スイッチ用ＮＭＯＳトランジスタ５１５のゲート電極には、電圧制御端子５０５が接続されている。
【００３８】
増幅用ＮＭＯＳトランジスタ５１３ａ，５１３ｂのゲート電極は、共通に接続され、その接続ラインにスイッチ用ＮＭＯＳトランジスタ５１５のソース電極が接続され、またその接続ラインと接地電位（グランド）との間にスイッチ用ＮＭＯＳトランジスタ５１４とバイパスコンデンサ５１８との並列回路が配置されている。スイッチ用ＮＭＯＳトランジスタ５１４のゲート電極には、電圧制御端子５０４が接続されている。
【００３９】
増幅用ＮＭＯＳトランジスタ５１３ａ，５１３ｂのソース電極は、増幅用ＮＭＯＳトランジスタ５１２ａ，５１２ｂのドレイン電極に接続されている。増幅用ＮＭＯＳトランジスタ５１２ａ，５１２ｂのゲート電極は、入力端子５０１ａ，５０１ｂに接続され、増幅用ＮＭＯＳトランジスタ５１２ａ，５１２ｂのソース電極は、ソースインダクタ５１７を介して接続されている。また、増幅用ＮＭＯＳトランジスタ５１２ａ，５１２ｂのソース電極と接地電位（グランド）との間に、定電流用ＮＭＯＳトランジスタ５１１ａ，５１１ｂが配置されている。定電流用ＮＭＯＳトランジスタ５１１ａ，５１１ｂのゲート電極には、バイアス端子５０３ａ，５０３ｂが接続されている。
【００４０】
動作について説明する。まず、入力端子５０１ａ，５０１ｂに入力される高周波差動信号を増幅する動作状態の場合には、バイアス端子５０３ａ，５０３ｂに０．７Ｖ程度の電圧を印加して定電流用ＮＭＯＳトランジスタ５１１ａ、５１１ｂに所望の電流を流す状態に設定するとともに、増幅用ＮＭＯＳトランジスタ５１２ａ，５１２ｂでは、図１に示したバイアス端子３，４からそのゲート電極にそのソース電極よりも０．７Ｖ程度高い電圧を印加した状態にする。
【００４１】
このとき、電圧制御端子５０４にほぼ０Ｖを印加してスイッチ用ＮＭＯＳトランジスタ５１４を非導通状態に設定し、電圧制御端子５０５に電源入力端子５０６に入力される電源電圧とほぼ同じ電圧を印加してスイッチ用ＮＭＯＳトランジスタ５１５を導通状態に設定する。すなわち、増幅用ＮＭＯＳトランジスタ５１３ａ，５１３ｂは、ゲート電極にフィード抵抗器５１９を介して電源電圧とほぼ同じ電圧が印加されて導通状態になっているとともに、バイパスコンデンサ５１８を介して高周波的に接地された状態になっている。
【００４２】
これによって、入力端子５０１ａ，５０１ｂから入力された高周波差動信号は、増幅用ＮＭＯＳトランジスタ５１２ａ，５１２ｂにて増幅され、増幅用ＮＭＯＳトランジスタ５１３ａ，５１３ｂを通って出力端子５０２ａ，５０２ｂから出力される。図１に示した差動増幅器５１は、常時、このような動作状態に制御される。一方、差動増幅器５０は、「高利得状態」のときに、このような動作状態に制御される。
【００４３】
一方、入力端子５０１ａ，５０１ｂに入力される高周波差動信号を増幅しない動作停止状態の場合には、増幅用ＮＭＯＳトランジスタ５１２ａ，５１２ｂでは、上記と同様に、図１に示したバイアス端子３，４からそのゲート電極に、そのソース電極よりも０．７Ｖ程度高い電圧を印加した状態にするが、バイアス端子５０３ａ，５０３ｂにほぼ０Ｖを印加して定電流用ＮＭＯＳトランジスタ５１１ａ，５１１ｂを非導通状態に設定する。
【００４４】
そして、電圧制御端子５０４に電源電圧とほぼ同じ電圧を印加してスイッチ用ＮＭＯＳトランジスタ５１４を導通状態に設定し、電圧制御端子５０５にほぼ０Ｖを印加してスイッチ用ＮＭＯＳトランジスタ５１５を非導通状態に設定する。すなわち、増幅用ＮＭＯＳトランジスタ５１３ａ，５１３ｂは、そのゲート電極にほぼ０Ｖが印加されるので、非導通状態になる。
【００４５】
これによって、入力端子５０１ａ，５０１ｂから高周波差動信号が入力されても、定電流用ＮＭＯＳトランジスタ５１１ａ，５１１ｂが非導通状態にあり、流れる電流はほぼ０Ａである。また、増幅用ＮＭＯＳトランジスタ５１３ａ，５１３ｂも非導通状態である。つまり、増幅用ＮＭＯＳトランジスタ５１２ａ，５１２ｂでは電流が流れず、増幅動作は行われず、出力端子５０２ａ，５０２ｂからは、高周波差動信号は出力されない。図１に示した差動増幅器５０は、「中利得状態」と「低利得状態」のときに、このような動作停止状態に制御される。
【００４６】
このように、高周波差動信号が入力される増幅用ＮＭＯＳトランジスタ５１２ａ，５１２ｂは、当該差動増幅器が増幅を行う「動作状態」と増幅を行わない「動作停止状態」との双方において、図１に示したバイアス端子３からそのゲート電極に、そのソース電極よりも０．７Ｖ程度高い電圧を印加した状態にするので、高周波可変利得増幅器の利得切り替えと連動して差動増幅器５０を「動作状態」と「動作停止状態」とに切り替えても、入力端子５０１ａ，５０１ｂ（図１では入力端子１ａ，１ｂ）の入力インピーダンスがあまり変化しないという効果が得られる。このことは、図１において、常時、「動作状態」にある差動増幅器５１では、フィード抵抗素子１１ａ，１１ｂ及びバイアス端子４は、設けなくともよいことを示している。
【００４７】
以上のように、この実施の形態１によれば、高周波可変利得増幅器の可変利得を３段階に切り替えることができるので、従来例よりも広いダイナミックレンジが実現できるという効果が得られる。
【００４８】
このとき、高周波受信電力が大きいときは、入力段の差動増幅器を動作停止状態とし、所望の減衰量を有する経路を介して高周波信号電力を減衰させ、出力段の差動増幅器に入力させるので、差動増幅器に高い飽和特性は要求されない。したがって、低電源電圧、低電流で動作可能な高周波可変利得増幅器が実現できるという効果が得られる。
【００４９】
また、利得切替用経路では、従来例では、経路用スイッチを減衰用抵抗素子の両側に配置しているが、この実施の形態１では、経路用スイッチを減衰用抵抗素子の片側だけに配置するので、経路用スイッチの個数が削減でき、回路の小形化が図れるという効果が得られる。
【００５０】
加えて、入力段の差動増幅器の入力インピーダンスは「動作状態」と「動作停止状態」とであまり変化しないように設定できるので、利得の切り替えと連動して「動作状態」と「動作停止状態」とに切り替えても、入力インピーダンスがあまり変化しない高周波可変利得増幅器が実現できるという効果も得られる。
【００５１】
実施の形態２．
図３は、この発明の実施の形態２による高周波可変利得増幅器の構成を示す回路図である。なお、図３では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態２に関わる部分を中心に説明する。
【００５２】
図３に示すように、実施の形態２による高周波可変利得増幅器では、図１（実施の形態１）に示した構成において、差動増幅器５０，５１の各正相側入力端に対して、利得切替用経路３１２ａが利得切替用経路３１０ａ，３１１ａに並列に追加されている。また、差動増幅器５０，５１の各逆相側入力端に対して、利得切替用経路３１２ｂが利得切替用経路３１０ｂ，３１１ｂに並列に追加されている。この構成では、利得切替用経路３１０ａ，３１１ａ，３１２ａの全体が第１の利得切替用経路群を構成し、利得切替用経路３１０ｂ，３１１ｂ，３１２ｂの全体が第２の利得切替用経路群を構成している。
【００５３】
利得切替用経路３１２ａは、経路用スイッチ３３ａと減衰用抵抗素子１４ａとの直列回路で構成されている。また利得切替用経路３１２ｂは、経路用スイッチ３３ｂと減衰用抵抗素子１４ｂとの直列回路で構成されている。経路用スイッチ３３ａ，３３ｂは、それぞれ、例えばＮＭＯＳトランジスタであって、同じ能力（サイズ）を有し、そのゲート電極は、電圧制御端子３０３ａ，３０３ｂに接続されている。また、減衰用抵抗素子１４ａ，１４ｂの抵抗値は等値である。減衰用抵抗素子１４ａ，１４ｂは、扱う電力に対応する利得付与が行えるように、抵抗値、素子の長さ及び幅を調整してインピーダンス整合を取っている。
【００５４】
この構成によれば、差動増幅器５０を動作停止状態にする場合に、電圧制御端子３００ａ，３００ｂ，３０３ａ，３０３ｂに差動増幅器５０，５１の電源電圧とほぼ同じ電圧を印加して利得切替用スイッチ３０ａ，３０ｂ、経路用スイッチ３３ａ，３３ｂをそれぞれ導通状態に設定し、かつ、電圧制御端子３０１ａ，３０１ｂ，３０２ａ，３０２ｂにほぼ０Ｖを印加して経路用スイッチ３１ａ，３１ｂ，３２ａ，３２ｂを非導通状態に設定することで、利得切替用経路３１２ａ，３１２ｂを用いて、実施の形態１にて説明した「低利得状態」よりもさらに大きな受信電力に対処できる。
【００５５】
このように、実施の形態２によれば、設定可能な可変利得の切替段数を実施の形態１よりも１つ増やすことができ、一層広いダイナミックレンジが実現できる。この実施の形態２では、対称配置する利得切替用経路を１つ追加した例を示したが、同じ手順で簡単に増やすことができるので、任意の切替段数を持つ広いダイナミックレンジを有する高周波可変利得増幅器が容易に得られる。
【００５６】
実施の形態３．
図４は、この発明の実施の形態３による高周波可変利得増幅器の構成を示す回路図である。なお、図４では、図１（実施の形態１）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態３に関わる部分を中心に説明する。
【００５７】
図４に示すように、実施の形態３による高周波可変利得増幅器では、図１（実施の形態１）に示した構成において、差動増幅器５０の正相側入力端と利得切替用スイッチ３０ａとの間に直流カットコンデンサ４２ａが介挿され、差動増幅器５０の逆相側入力端と利得切替用スイッチ３０ｂとの間に直流カットコンデンサ４２ｂが介挿されている。
【００５８】
そして、利得切替用スイッチ３０ａと直流カットコンデンサ４２ａとの接続端と接地電位との間に接地用抵抗素子１５ａが設けられ、利得切替用スイッチ３０ｂと直流カットコンデンサ４２ｂとの接続端と接地電位との間に接地用抵抗素子１５ｂが設けられている。また、利得切替用スイッチ３０ａと利得切替用経路３１０ａ，３１１ａとの接続端と接地電位との間に接地用抵抗素子１６ａが設けられ、利得切替用スイッチ３０ｂと利得切替用経路３１０ｂ，３１１ｂとの接続端と接地電位との間に接地用抵抗素子１６ｂが設けられている。さらに、利得切替用経路３１０ａ，３１１ａと直流カットコンデンサ４１ａとの接続端と接地電位との間に接地用抵抗素子１７ａが設けられ、利得切替用経路３１０ｂ，３１１ｂと直流カットコンデンサ４１ｂとの接続端と接地電位との間に接地用抵抗素子１７ｂが設けられている。
【００５９】
この構成によれば、利得切替用スイッチ３０ａ，３０ｂのソース電極及びドレイン電極は、接地用抵抗素子１５ａ，１５ｂ，１６ａ，１６ｂを介して接地される。また、経路用スイッチ３１ａ，３１ｂ，３２ａ，３２ｂのソース電極及びドレイン電極は、接地用抵抗素子１６ａ，１６ｂ，１７ａ，１７ｂを介して接地される。
【００６０】
したがって、実施の形態３によれば、利得切替用経路３１０ａ，３１１ａ，３１０ｂ，３１１ｂに流れ込む直流成分をカットすべく直流カットコンデンサ４２ａ，４２ｂを介在させても、利得切替用経路３１０ａ，３１１ａ，３１０ｂ，３１１ｂの電位がフローティングになるのを防ぐことができ、安定した利得付与操作が行えるようになる。
【００６１】
なお、この実施の形態３（図４）では、実施の形態１（図１）への適用例を示したが、実施の形態２（図３）にも同様に適用することができる。
【００６２】
実施の形態４．
図５は、この発明の実施の形態４による高周波可変利得増幅器の構成を示す回路図である。なお、図５では、図４（実施の形態３）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態４に関わる部分を中心に説明する。
【００６３】
図５に示すように、実施の形態４による高周波可変利得増幅器では、図４（実施の形態３）に示した構成において、差動増幅器５０の正相側入力端と直流カットコンデンサ４２ａとの間に減衰用抵抗素子１８ａが介挿され、差動増幅器５０の逆相側入力端と直流カットコンデンサ４２ｂとの間に減衰用抵抗素子１８ｂが介挿されている。
【００６４】
また、差動増幅器５１の正相側入力端と直流カットコンデンサ４１ａとの間に減衰用抵抗素子１９ａが介挿され、差動増幅器５１の逆相側入力端と直流カットコンデンサ４１ｂとの間に減衰用抵抗素子１９ｂが介挿されている。
【００６５】
この追加した減衰用抵抗素子１８ａ，１８ｂ，１９ａ，１９ｂは、利得切替用経路３１０ａ，３１０ｂ，３１１ａ，３１１ｂに設ける減衰用抵抗素子１２ａ，１２ｂ，１３ａ，１３ｂに要求される抵抗値の一部を受け持つ形で抵抗値、素子長及び素子幅を調整されている。
【００６６】
この構成によれば、この追加した減衰用抵抗素子１８ａ，１８ｂ，１９ａ，１９ｂは、差動増幅器５０，５１の入力端側に設けてあるので、各利得切替用経路での利得付与量を設定値に維持できるように、インピーダンス整合を取ることができる。
【００６７】
なお、この実施の形態４（図５）では、実施の形態１（図１）への適用例を示したが、実施の形態２（図４）にも同様に適用することができる。
【００６８】
実施の形態５．
図６は、この発明の実施の形態５による高周波可変利得増幅器の構成を示す回路図である。この実施の形態５では、２段構成の差動増幅器と、その正相側及び逆相側に対称配置される２つ利得切替用経路群との接続態様が実施の形態１（図１）とは異なる場合の構成例について説明する。
【００６９】
図６に示すように、この実施の形態５による高周波可変利得増幅器で用いる２段構成の差動増幅器５０，５２は、図１（実施の形態１）に示した２段構成の差動増幅器５０，５１と同様に、それぞれの正相側入力端と逆相側入力端との間にフィード抵抗素子１０ａ，１０ｂ，１１ａ，１１ｂが接続され、出力段に配置した差動増幅器５２は、差動増幅器５０と同様に図２に示した通りに構成されるが、動作態様が図１（実施の形態１）に示した差動増幅器５１とは異なり、この実施の形態５では、差動増幅器５０と同様に、「動作状態」と「動作停止状態」とに制御される。
【００７０】
また、正相側に配置される第３の利得切替用経路群を構成する利得切替用経路３２０ａ，３２１ａと、逆相側に配置される第４の利得切替用経路群を構成する利得切替用経路３２０ｂ，３２１ｂとは、図１（実施の形態１）と同様に対称であり、利得切替用経路３２０ａ，３２１ａの各一端が利得切替用スイッチ３０ａを介して差動増幅器５０の正相側入力端に接続され、利得切替用経路３２０ｂ，３２１ｂの各一端が利得切替用スイッチ３０ｂを介して差動増幅器５０の逆相側入力端に接続される点は、図１（実施の形態１）と同じであるが、構成と各他端の接続態様とが異なっている。
【００７１】
すなわち、図６に示すように、第３の利得切替用経路群における利得切替用経路３２０ａと、第４の利得切替用経路群における利得切替用経路３２０ｂとは、図１に示した利得切替用経路３１０ａ，３１０ｂと同様に、差動増幅器５０，５２の各正相側入力端間及び各逆相側入力端間に接続されるが、経路用スイッチ３１ａ，３１ｂを省き、共通に使用していた直流カットコンデンサ（４１ａ，４１ｂ）を含めた構成になっている。図６では、利得切替用経路３２０ａは、減衰用抵抗素子２２ａと直流カットコンデンサ４４ａとの直列回路で構成され、利得切替用経路３２０ｂは、減衰用抵抗素子２２ｂと直流カットコンデンサ４４ｂとの直列回路で構成されている。
【００７２】
一方、第３の利得切替用経路群における利得切替用経路３２１ａ及び第４の利得切替用経路群における３２１ｂの各他端の接続先は、図１に示した利得切替用経路３１１ａ，３１１ｂとは異なり、差動増幅器５２の正相側出力端及び逆相側出力端となっている。そして、利得切替用経路３２１ａは、減衰用抵抗素子２３ａと経路用スイッチ３４ａと直流カットコンデンサ４４ａとの直列回路で構成され、直流カットコンデンサ４４ａが他端側として差動増幅器５２の正相側出力端に接続されている。また利得切替用経路３２１ｂは、減衰用抵抗素子２３ｂと経路用スイッチ３４ｂと直流カットコンデンサ４４ｂとの直列回路で構成され、直流カットコンデンサ４４ｂが他端側として差動増幅器５２の逆相側出力端に接続されている。
【００７３】
そして、実施の形態１では、「中利得状態」と「低利得状態」に用いる利得切替用経路は、並列接続した中から適宜に選択したが、この実施の形態５では、固定的に割り当てられる。つまり、「中利得状態」では利得切替用経路３２０ａ，３２０ｂが用いられ、「低利得状態」では利得切替用経路３２１ａ，３２１ｂが用いられる。
【００７４】
なお、フィード抵抗素子１０ａ，１０ｂ，１１ａ，１１ｂの抵抗値は、実施の形態１同様に高周波差動信号を余り減衰させない程度に大きい値である。また、減衰用抵抗素子２２ａ，２２ｂ，２３ａ，２３ｂは、それぞれの電力に対応する利得付与が行えるように、抵抗値、素子の長さ及び幅を調整してインピーダンス整合を取っている。以下、図示しない制御手段の動作について説明する。
【００７５】
まず、外部の受信処理系での高周波信号の受信電力が「高利得状態」である場合は、差動増幅器５０，５２を増幅動作可能状態に設定し、電圧制御端子３００ａ，３００ｂのそれぞれにほぼ接地電位（０Ｖ）を与えて利得切替用スイッチ３０ａ，３０ｂを共に非導通状態に設定する。また、電圧制御端子３０１ａ，３０１ｂのそれぞれにもほぼ接地電位（０Ｖ）を与えて経路用スイッチ３４ａ，３４ｂを共に非導通状態に設定する。
【００７６】
すなわち、「高利得状態」において入力端子１ａ，１ｂに入力される高周波信号は、差動増幅器５０と利得切替用スイッチ３０ａ，３０ｂとに向かう。そのうち、利得切替用スイッチ３０ａ，３０ｂに向かう高周波信号は、大部分が利得切替用スイッチ３０ａ，３０ｂにて反射され、差動増幅器５０に入力され、増幅された高周波信号は直流カットコンデンサ４０ａ，４０ｂを介して差動増幅器５２に入力される。このとき、利得切替用スイッチ３０ａ，３０ｂと経路用スイッチ３４ａ，３４ｂとは非導通状態であるので、段間に接続される利得経路切替用経路３２０ａ，３２０ｂに向かう高周波信号は、殆どが反射されて差動増幅器５２に入力される。つまり、差動増幅器５０の出力高周波信号は殆ど減衰されずに差動増幅器５２に入力される。差動増幅器５２にて増幅された高周波信号は、一部が利得経路切替用経路３２１ａ，３２１ｂに向かうが、殆どが経路用スイッチ３４ａ，３４ｂにて反射されて戻ってくるので、余り減衰することなく、出力端子２ａ，２ｂから後段の処理系に出力される。
【００７７】
次に、外部の受信処理系での高周波信号の受信電力が「中利得状態」である場合は、差動増幅器５０を動作停止状態に設定し、差動増幅器５２を増幅動作可能状態に設定し、電圧制御端子３００ａ，３００ｂのそれぞれに電源電位を与えて利得切替用スイッチ３０ａ，３０ｂを共に導通状態に設定する。また、利得切替用経路３２１ａ，３２１ｂにおける電圧制御端子３０１ａ，３０１ｂのそれぞれにほぼ接地電位（０Ｖ）を与えて経路用スイッチ３４ａ，３４ｂを共に非導通状態に設定する。
【００７８】
すなわち、「中利得状態」において入力端子１ａ，１ｂに入力される高周波信号は、差動増幅器５０が動作停止状態にあるので、利得切替用スイッチ３０ａ，３０ｂを通って利得切替用経路３２０ａ，３２０ｂと利得切替用経路３２１ａ，３２１ｂとに向かうが、経路用スイッチ３４ａ，３４ｂは非導通状態であるので、利得切替用スイッチ３０ａ，３０ｂを通る高周波信号は、大部分が利得切替用経路３２０ａ，３２０ｂの減衰用抵抗素子２２ａ，２２ｂに入力し、そこで所定の減衰処理を受け、直流カットコンデンサ４３ａ，４３ｂを介して差動増幅器５２に入力して増幅され、出力端子２ａ，２ｂから後段の処理系に出力される。
【００７９】
また、外部の受信処理系での高周波信号の受信電力が「低利得状態」である場合は、差動増幅器５０，５２を動作停止状態に設定し、電圧制御端子３００ａ，３００ｂのそれぞれに電源電位を与えて利得切替用スイッチ３０ａ，３０ｂを共に導通状態に設定する。そして、今度は、利得切替用経路３２１ａ，３２１ｂにおける電圧制御端子３０１ａ，３０１ｂのそれぞれに電源電位を与えて経路用スイッチ３４ａ，３４ｂを共に導通状態に設定する。
【００８０】
すなわち、「低利得状態」において入力端子１ａ，１ｂに入力される高周波信号は、差動増幅器５０が動作停止状態にあるので、利得切替用スイッチ３０ａ，３０ｂを通って利得切替用経路３２０ａ，３２０ｂと利得切替用経路３２１ａ，３２１ｂとに向かうが、差動増幅器５２も動作停止状態である。したがって、利得切替用スイッチ３０ａ，３０ｂから利得切替用経路３２１ａ，３２１ｂに入力する高周波信号が減衰用抵抗素子２３ａ，２３ｂにて所定の減衰処理を受け、経路用スイッチ３４ａ，３４ｂ、直流カットコンデンサ４４ａ，４４ｂ、差動増幅器５２の正相側出力端及び逆相側出力端を介して出力端子２ａ，２ｂから後段の処理系に出力される。
【００８１】
以上のように、この実施の形態５によれば、実施の形態１と同様に、高周波可変利得増幅器の可変利得を３段階に切り替えることができるので、従来例よりも広いダイナミックレンジが実現できるという効果が得られる。
【００８２】
そして、実施の形態５では、実施の形態１と同様に、低電源電圧、低電流で動作可能な高周波可変利得増幅器が実現でき、また、利得を切り替えも入力インピーダンスがあまり変化しない高周波可変利得増幅器が実現できるのに加えて、利得切替用経路で用いる経路用スイッチの個数を、実施の形態１よりも２個削減できるので、回路の小形化をさらに押し進めることができる。
【００８３】
実施の形態６．
図７は、この発明の実施の形態６による高周波可変利得増幅器の構成を示す回路図である。なお、図７では、図６（実施の形態５）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態６に関わる部分を中心に説明する。
【００８４】
図７に示すように、この実施の形態６による高周波可変利得増幅器では、図６（実施の形態５）に示した構成において、差動増幅器５２の後段に差動増幅器５３が追加され、差動増幅器５３が出力段の差動増幅器となっている。そして、それに対する利得切替用経路３２２ａ，３２２ｂが追加されている。この構成では、利得切替用経路３２０ａ，３２１ａ，３２２ａの全体が第３の利得切替用経路群に構成し、利得切替用経路３２０ｂ，３２１ｂ，３２２ｂの全体が第４の利得切替用経路群に構成している。
【００８５】
差動増幅器５２の正相側出力端は直流カットコンデンサ４５ａを介して差動増幅器５３の正相側入力端に接続され、差動増幅器５２の逆相側出力端は直流カットコンデンサ４５ｂを介して差動増幅器５３の逆相側入力端に接続されている。出力端子２ａには差動増幅器５３の正相側出力端と利得切替用経路３２２ａの他端とが接続され、出力端子２ｂには差動増幅器５３の逆相側出力端と利得切替用経路３２２ｂの他端とが接続されている。差動増幅器５３の正相側入力端と逆相側入力端との間には、フィード抵抗素子２０ａ，２０ｂが直列に配置され、その直列接続端は、バイアス端子５に接続されている。フィード抵抗素子２０ａ，２０ｂは、高周波差動信号を余り減衰させない程度に大きい抵抗値にしてある。
【００８６】
利得切替用経路３２２ａは、減衰用抵抗素子２４ａと経路用スイッチ３５ａと直流カットコンデンサ４６ａとの直列回路で構成され、減衰用抵抗素子２４ａが一端側として利得切替用スイッチ３０ａに接続され、直流カットコンデンサ４６ａが他端側として差動増幅器５３の正相側出力端に接続されている。
【００８７】
また、利得切替用経路３２２ｂは、減衰用抵抗素子２４ｂと経路用スイッチ３５ｂと直流カットコンデンサ４６ｂとの直列回路で構成され、減衰用抵抗素子２４ｂが一端側として利得切替用スイッチ３０ｂに接続され、直流カットコンデンサ４６ｂが他端側として差動増幅器５３の逆相側出力端に接続されている。
【００８８】
減衰用抵抗素子２４ａ，２４ｂは、扱う電力に対応した利得付与が行えるように、抵抗値と、素子の長さ及び幅を調整してインピーダンス整合を取っている。なお、利得切替用経路３２１ａ，３２１ｂの他端は、差動増幅器５２の正相側出力端及び逆相側出力端に接続されるのではなく、差動増幅器５３の正相側入力端及び逆相側入力端に接続される。
【００８９】
この構成によれば、差動増幅器５０，５２を共に動作停止状態に設定するのに加えて、差動増幅器５３も動作停止状態に設定し、電圧制御端子３００ａ，３００ｂ，３０２ａ，３０２ｂに差動増幅器の電源電圧とほぼ同じ電圧を印加して利得切替用スイッチ３０ａ，３０ｂ、経路用スイッチ３５ａ，３５ｂをそれぞれ導通状態に設定し、かつ、電圧制御端子３０１ａ，３０１ｂにほぼ０Ｖを印加して経路用スイッチ３４ａ，３４ｂを非導通状態に設定することで、利得切替用経路３２２ａ，３２２ｂを用いて、実施の形態５にて説明した「低利得状態」よりもさらに大きな受信電力に対処できる。
【００９０】
このように、実施の形態６によれば、設定可能な可変利得の段数を実施の形態５よりも１つ増やすことができ、一層広いダイナミックレンジが実現できる。この実施の形態６では、差動増幅器と対称配置する利得切替用経路とを１つ追加した例を示したが、同じ手順で簡単に増やすことができるので、任意の切替段数を持つ広いダイナミックレンジを有する高周波可変利得増幅器が容易に得られる。
【００９１】
実施の形態７．
図８は、この発明の実施の形態７による高周波可変利得増幅器の構成を示す回路図である。なお、図８では、図６（実施の形態５）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態７に関わる部分を中心に説明する。
【００９２】
図８に示すように、実施の形態７による高周波可変利得増幅器では、図６（実施の形態５）に示した構成において、差動増幅器５０の正相側入力端と利得切替用スイッチ３０ａとの間に直流カットコンデンサ４７ａが介挿され、差動増幅器５０の逆相側入力端と利得切替用スイッチ３０ｂとの間に直流カットコンデンサ４７ｂが介挿されている。
【００９３】
そして、利得切替用スイッチ３０ａと直流カットコンデンサ４７ａとの接続端と接地電位との間に接地用抵抗素子６０ａが設けられ、利得切替用スイッチ３０ｂと直流カットコンデンサ４７ｂとの接続端と接地電位との間に接地用抵抗素子６０ｂが設けられている。また、利得切替用スイッチ３０ａと利得切替用経路３２０ａ，３２１ａとの接続端と接地電位との間に接地用抵抗素子６１ａが設けられ、利得切替用スイッチ３０ｂと利得切替用経路３２０ｂ，３２１ｂとの接続端と接地電位との間に接地用抵抗素子６１ｂが設けられている。さらに、利得切替用経路３２１ａにおける経路用スイッチ３４ａと直流カットコンデンサ４４ａとの接続端と接地電位との間に接地用抵抗素子６２ａが設けられ、利得切替用経路３２１ｂにおける経路用スイッチ３４ｂと直流カットコンデンサ４４ｂとの接続端と接地電位との間に接地用抵抗素子６２ｂが設けられている。
【００９４】
この構成によれば、利得切替用スイッチ３０ａ，３０ｂのソース電極及びドレイン電極は、接地用抵抗素子６０ａ，６０ｂ，６１ａ，６１を介して接地される。また、経路用スイッチ３４ａ，３４ｂのソース電極及びドレイン電極は、接地用抵抗素子６１ａ，６１ｂ，６２ａ，６２ｂを介して接地される。
【００９５】
したがって、実施の形態７によれば、実施の形態３と同様に、利得切替用経路３２０ａ，３２１ａ，３２０ｂ，３２１ｂに流れ込む直流成分をカットすべく直流カットコンデンサ４７ａ，４７ｂを介在させても、利得切替用経路３２０ａ，３２１ａ，３２０ｂ，３２１ｂの電位がフローティングになるのを防ぐことができ、安定した利得付与操作が行えるようになる。
【００９６】
なお、この実施の形態７（図８）では、実施の形態５（図６）への適用例を示したが、実施の形態６（図７）にも同様に適用することができる。
【００９７】
実施の形態８．
図９は、この発明の実施の形態８による高周波可変利得増幅器の構成を示す回路図である。なお、図９では、図６（実施の形態５）に示した構成要素と同一ないしは同等である構成要素には同一の符号が付されている。ここでは、この実施の形態８に関わる部分を中心に説明する。
【００９８】
図９に示すように、実施の形態８による高周波可変利得増幅器では、図６（実施の形態５）に示した構成において、差動増幅器５０の正相側入力端と直流カットコンデンサ４７ａとの間に減衰用抵抗素子６３ａが介挿され、差動増幅器５０の逆相側入力端と直流カットコンデンサ４７ｂとの間に減衰用抵抗素子６３ｂが介挿されている。
【００９９】
また、差動増幅器５２の正相側入力端と利得切替用経路３２０ａにおける直流カットコンデンサ４３ａとの間に減衰用抵抗素子６４ａが介挿され、差動増幅器５２の逆相側入力端と利得切替用経路３２０ｂにおける直流カットコンデンサ４３ｂとの間に減衰用抵抗素子６４ｂが介挿されている。
【０１００】
また、差動増幅器５２の正相側出力端と利得切替用経路３２１ａにおける直流カットコンデンサ４４ａとの間に減衰用抵抗素子６５ａが介挿され、差動増幅器５３の逆相側出力端と利得切替用経路３２１ｂにおける直流カットコンデンサ４４ｂとの間に減衰用抵抗素子６５ｂが介挿されている。
【０１０１】
この追加した減衰用抵抗素子６３ａ，６３ｂ，６４ａ，６４ｂ，６５ａ，６５ｂは、利得切替用経路３２０ａ，３２０ｂ，３２１ａ，３２１ｂに設ける減衰用抵抗素子２２ａ，２２ｂ，２３ａ，２３ｂに要求される抵抗値の一部を受け持つ形で抵抗値、素子長及び素子幅を調整されている。
【０１０２】
この構成によれば、この追加した減衰用抵抗素子６３ａ，６３ｂ，６４ａ，６４ｂは、差動増幅器５０，５２の入力端側に設けてあるので、各利得切替用経路での利得付与量を設定値に維持できるように、インピーダンス整合を取ることができる。
【０１０３】
なお、この実施の形態８（図９）では、実施の形態５（図６）への適用例を示したが、実施の形態６（図７）にも同様に適用することができる。
【産業上の利用可能性】
【０１０４】
以上のように、この発明にかかる高周波可変利得増幅器は、入力インピーダンスを大きく変えずに利得を多段に切り替えて受信電力のダイナミックレンジを広げるのに有用であり、特に、少ない素子数で小型化を可能とし、また低電源電圧、低電流での動作を可能にするのに好適である。
【図面の簡単な説明】
【０１０５】
【図１】この発明の実施の形態１による高周波可変利得増幅器の構成を示す回路図である。
【図２】図１に示す差動増幅器の構成例を示す回路図である。
【図３】この発明の実施の形態２による高周波可変利得増幅器の構成を示す回路図である。
【図４】この発明の実施の形態３による高周波可変利得増幅器の構成を示す回路図である。
【図５】この発明の実施の形態４による高周波可変利得増幅器の構成を示す回路図である。
【図６】この発明の実施の形態５による高周波可変利得増幅器の構成を示す回路図である。
【図７】この発明の実施の形態６による高周波可変利得増幅器の構成を示す回路図である。
【図８】この発明の実施の形態７による高周波可変利得増幅器の構成を示す回路図である。
【図９】この発明の実施の形態８による高周波可変利得増幅器の構成を示す回路図である。
【図１０】従来の高周波可変利得増幅器の構成例を示す回路図である。
【符号の説明】
【０１０６】
１ａ，１ｂ  入力端子
２ａ，２ｂ  出力端子
３，４，５  バイアス端子
１０ａ，１０ｂ，１１ａ，１１ｂ，２０ａ，２０ｂ  フィード抵抗素子
１２ａ，１２ｂ，１２ａ，１２ｂ  減衰用抵抗素子
１５ａ，１５ｂ，１６ａ，１６ｂ，１７ａ，１７ｂ  接地用抵抗素子
１８ａ，１８ｂ，１９ａ，１９ｂ  減衰用抵抗素子
２２ａ，２２ｂ，２３ａ，２３ｂ，２４ａ，２４ｂ  減衰用抵抗素子
３０ａ，３０ｂ  利得切替用スイッチ（第１及び第２の利得切替用スイッチ）
３１ａ，３１ｂ，３２ａ，３２ｂ，３３ａ，３３ｂ  経路用スイッチ
３４ａ，３４ｂ，３５ａ，３５ｂ  経路用スイッチ
４０ａ，４０ｂ，４５ａ，４５ｂ  直流カットコンデンサ
４１ａ，４１ｂ  直流カットコンデンサ（第１及び第２の直流カットコンデンサ）
４２ａ，４２ｂ，４３ａ，４３ｂ，４４ａ，４４ｂ，４６ａ，４６ｂ，４７ａ，４７ｂ  直流カットコンデンサ
５０，５１，５２，５３  差動増幅器
６０ａ，６０ｂ，６１ａ，６１ｂ，６２ａ，６２ｂ  接地用抵抗素子
６３ａ，６３ｂ，６４ａ，６４ｂ，６５ａ，６５ｂ  減衰用抵抗素子
３００ａ，３００ｂ，３０１ａ，３０１ｂ，３０２ａ，３０２ｂ  電圧制御端子
３１０ａ，３１１ａ，３１２ａ  第１の利得切替用経路群を構成する利得切替用経路
３１０ｂ，３１１ｂ，３１２ｂ  第２の利得切替用経路群を構成する利得切替用経路
３２０ａ，３２１ａ，３２２ａ  第３の利得切替用経路群を構成する利得切替用経路
３２０ｂ，３２１ｂ，３２２ｂ  第４の利得切替用経路群を構成する利得切替用経路
５０１ａ，５０１ｂ  入力端子
５０２ａ，５０２ｂ  出力端子
５０３ａ，５０３ｂ  バイアス端子
５０４，５０５  電圧制御端子
５０６  電源入力端子
５１１ａ，５１１ｂ  定電流用ＮＭＯＳトランジスタ
５１２ａ，５１２ｂ，５１３ａ，５１３ｂ  増幅用ＮＭＯＳトランジスタ
５１４，５１５  スイッチ用ＮＭＯＳトランジスタ
５１６ａ，５１６ｂ  負荷インダクタ
５１７  ソースインダクタ
５１８  バイパスコンデンサ
５１９  フィード抵抗素子
【図１】
2007221656.tif 000003
【図２】
2007221656.tif 000004
【図３】
2007221656.tif 000005
【図４】
2007221656.tif 000006
【図５】
2007221656.tif 000007
【図６】
2007221656.tif 000008
【図７】
2007221656.tif 000009
【図８】
2007221656.tif 000010
【図９】
2007221656.tif 000011
【図１０】
2007221656.tif 000012