(57)【要約】      （修正有）【課題】低温あるいは無加熱の基板上へ結晶性薄膜を形成する成膜方法を提供する。【解決手段】シングルカソードパルススパッタリング法による薄膜の成膜方法において、ターゲット電極に印加する印加電力のデューティ比を６０％以下とする。又、デュアルカソードパルススパッタリング法による薄膜の成膜方法において、２つのターゲット電極にそれぞれ印加する印加電力のデューティ比を４０％以下とする。【効果】シングルカソードパルススパッタリング法、又はデュアルカソードパルススパッタリング法において、低温あるいは無加熱の基板上へ結晶性薄膜を形成することができる。【選択図】図２
2007308727.tif 000002
【特許請求の範囲】
【請求項１】
シングルカソードパルススパッタリング法による薄膜の成膜方法において、ターゲット電極に印加する印加電力のデューティ比を６０％以下としたことを特徴とする結晶性薄膜の成膜方法。
【請求項２】
１パルスに対応するピーク電流が、同一印加電力密度におけるデューティ比８０％の場合のピーク電流値の１．５倍以上であることを特徴とする請求項１記載の結晶性薄膜の成膜方法。
【請求項３】
ターゲット電極に印加する印加電力の周波数が１〜２００ｋＨｚであることを特徴とする請求項１又は２記載の結晶性薄膜の成膜方法。
【請求項４】
２つのターゲット電極に交互に電力を印加するデュアルカソードパルススパッタリング法による薄膜の成膜方法において、前記２つのターゲット電極にそれぞれ印加する印加電力のデューティ比を４０％以下としたことを特徴とする結晶性薄膜の成膜方法。
【請求項５】
１パルスに対応するピーク電流が、同一印加電力密度におけるデューティ比４５％の場合のピーク電流値の１．３倍以上であることを特徴とする請求項４記載の結晶性薄膜の成膜方法。
【請求項６】
ターゲットに印加する印加電力の周波数が１〜２００ｋＨｚであることを特徴とする請求項４又は５記載の結晶性薄膜の成膜方法。
【請求項７】
結晶性薄膜材料が酸化物、窒化物、酸窒化物、炭化物、ホウ化物、金属、半導体から選ばれる１種又は２種以上からなる無機化合物を含む請求項１乃至６のいずれか１項記載の結晶性薄膜の成膜方法。
【請求項８】
結晶性薄膜を形成する基板がプラスチックフィルムである請求項１乃至７のいずれか１項記載の結晶性薄膜の成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シングルカソードパルススパッタリング法、又はデュアルカソードパルススパッタリング法により、低温あるいは無加熱の基板上へ結晶性薄膜を形成する成膜方法に関するものである。
【背景技術】
【０００２】
従来、スパッタリング法は、薄膜形成手段として広く用いられており、真空蒸着法やＣＶＤ法等の他の成膜手段に対して、緻密で平滑な薄膜が比較的低温のプロセスで得られるという長所がある。一方、スパッタリング法で形成した薄膜はアモルファスとなることが多く、結晶性膜を得るには、一般に基板を高温に加熱しながらスパッタリングすることが必要である。このため、高分子フィルムなど耐熱性の低い基板を用いる場合や、基板に耐熱性の低い材料が使用される場合、その上から成膜する際、それぞれの耐熱温度を上回る加熱ができず、結果として結晶性の高い薄膜を形成することが困難であった。
【０００３】
特にＤＣスパッタリング法に対して、放電をより安定に長時間維持することを目的に、パルススパッタリング法が開発され、広く用いられるようになった。パルススパッタリング法は、一定の周期でターゲットに印加する印加電力のオン／オフを繰り返すもので、１周期中のオンの時間の比率であるデューティ比は７０％以上で使用されることが多い。この場合、アーキングの回避など放電安定性が増し、成膜時のピンホールが低減されるが、その他の薄膜物性としては、ＤＣスパッタリング法で成膜した場合と大きく変わらず、特に低温或いは無加熱の基板上への成膜では結晶性の高い薄膜は得られないものであった。
【０００４】
また、従来より２つのカソードを配置し、これらカソードに交互に電力を印加し、この際、電力としてパルス電力を付加するデュアルカソードパルススパッタリング法も知られているが、従来の方法では同様に結晶性薄膜は得られないものであった。
【０００５】
なお、本発明に関連する先行文献としては次のものが挙げられる。
【特許文献１】特開２００３−１１７４０４号公報
【特許文献２】特開２００４−１４３５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情に鑑みなされたもので、シングルカソードパルススパッタリング法、又はデュアルカソードパルススパッタリング法において、低温あるいは無加熱の基板上へ結晶性薄膜を形成する成膜方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明者は、上記目的を達成するために鋭意検討を行った結果、結晶性の高い薄膜をパルススパッタリングで得るには、プラズマ密度を高め、プラズマ中の活性な粒子密度を上げることが重要であること、この場合、デューティ比を低下させることにより、瞬間的に大きな放電電流が流れ、それに伴いプラズマ中の活性粒子密度が向上し、結晶性の高い薄膜が得られることを知見し、本発明をなすに至った。
【０００８】
即ち、本発明は下記結晶性薄膜の成膜方法を提供する。
［１］シングルカソードパルススパッタリング法による薄膜の成膜方法において、ターゲット電極に印加する印加電力のデューティ比を６０％以下としたことを特徴とする結晶性薄膜の成膜方法。
［２］１パルスに対応するピーク電流が、同一印加電力密度におけるデューティ比８０％の場合のピーク電流値の１．５倍以上であることを特徴とする［１］記載の結晶性薄膜の成膜方法。
［３］ターゲット電極に印加する印加電力の周波数が１〜２００ｋＨｚであることを特徴とする［１］又は［２］記載の結晶性薄膜の成膜方法。
［４］２つのターゲット電極に交互に電力を印加するデュアルカソードパルススパッタリング法による薄膜の成膜方法において、前記２つのターゲット電極にそれぞれ印加する印加電力のデューティ比を４０％以下としたことを特徴とする結晶性薄膜の成膜方法。
［５］１パルスに対応するピーク電流が、同一印加電力密度におけるデューティ比４５％の場合のピーク電流値の１．３倍以上であることを特徴とする［４］記載の結晶性薄膜の成膜方法。
［６］ターゲット電極に印加する印加電力の周波数が１〜２００ｋＨｚであることを特徴とする［４］又は［５］記載の結晶性薄膜の成膜方法。
［７］結晶性薄膜材料が酸化物、窒化物、酸窒化物、炭化物、ホウ化物、金属、半導体から選ばれる１種又は２種以上からなる無機化合物を含む［１］乃至［６］のいずれか１項記載の結晶性薄膜の成膜方法。
［８］結晶性薄膜を形成する基板がプラスチックフィルムである［１］乃至［７］のいずれか１項記載の結晶性薄膜の成膜方法。
【発明の効果】
【０００９】
本発明によれば、シングルカソードパルススパッタリング法、又はデュアルカソードパルススパッタリング法において、低温あるいは無加熱の基板上へ結晶性薄膜を形成することができる。
【発明を実施するための最良の形態】
【００１０】
本発明のスパッタリングによる結晶性薄膜の成膜方法は、シングルカソードパルススパッタリング法又はデュアルカソードパルススパッタリング法によって行うものである。シングルカソードパルススパッタリングは、図１に示したように、ＤＣスパッタリングが一定の電力を印加し、一定の電圧・電流にてスパッタリングを行う（図４参照）ものであるのに対し、パルス電圧（パルス電力）を与えてスパッタリングを行うもので、シングルカソードパルススパッタリングの場合、電流をオン／オフする１周期の時間に対する電流をオンにしている時間の割合をデューティ比とすると、
デューティ比＝［オン時間／（オン時間＋オフ時間）］×１００（％）
と表され、このデューティ比を６０％以下にすることで、結晶性の薄膜を形成し得るものである。
【００１１】
一方、デュアルカソードパルススパッタリングは、図２に示したように、２つのカソードＡ，Ｂを配置し、これらカソードＡ，Ｂに交互にパルス電圧（パルス電力）を印加するもので、この場合、一方がカソード（陰極）として放電している時、他方はアノード（陽極）として作用するものであり、通常はデポレート（成膜時間）を稼ぐためにカソードＡ，Ｂのデューティ比を合わせると１００％に近い設定をするものであるが、図３（ａ），（ｂ）に示すカソードＡ，Ｂにおけるそれぞれの１周期の時間に対するオン時間の割合であるデューティ比、即ち、
デューティ比（Ａ）＝［Ｘa／（Ｘa＋Ｙa）］×１００（％）
デューティ比（Ｂ）＝［Ｘb／（Ｘb＋Ｙb）］×１００（％）
（Ｘa：カソードＡのオン時間、Ｙa：カソードＡのオフ時間）
（Ｘb：カソードＢのオン時間、Ｙb：カソードＢのオフ時間）
において、それぞれのカソードでのデューティ比を４０％以下とすることにより、結晶性薄膜が形成されるものである。
【００１２】
更に詳述すると、本発明の結晶性薄膜の成膜方法は、上述した通り、ターゲット電極（カソード）に印加する電力を間欠的に変化させるパルススパッタリング法、更に、このパルススパッタリング法に複数のカソード配置を基本構成としたデュアルカソードパルススパッタリング法が用いられる。これらのスパッタリング法は、より良い真空度でのプラズマ放電にも対応させるため、マグネトロンスパッタリング法を用いることが好ましく、また安定したパルス電流の発生と条件設定の自由度をもたせるため、パルス発生ユニットにはバイポーラ型又はユニポーラ型を用いることが好ましい。
【００１３】
図５は本発明に従って基板上に薄膜を形成した状態の一例を示す断面図である。
図５において、１１は基板であり、その上に薄膜層１２が設けられている。なお、図には示さないが、必要に応じて基板１１と薄膜層１２の間に下地層を設け、両者を隔絶しても良い。
なお、上記基板１１の厚さは、２５μｍ〜５ｍｍが一般的であり、２５μｍ〜３ｍｍが好適に用いられる。
【００１４】
本発明によれば、基板を加熱することなく成膜が可能であるため、プラスチックフィルムなどの低耐熱性基板上に薄膜を形成することが可能である。
【００１５】
上記本発明の薄膜層１２は、シングルカソードパルススパッタリング法、又はデュアルカソードパルススパッタリング法を用いてターゲットをスパッタリングすることにより形成される。
これらのスパッタリング法は、不活性ガスの存在下で行うか、又は不活性ガス及び酸素ガス等の反応性ガスの存在下で行うことができる。
その際、１周期中のオンの時間の比率であるデューティ比を低下させることにより、瞬間的に大きな放電電流が流れ、それに伴いプラズマ中の活性粒子密度が向上し、結晶性の高い薄膜層が得られる。
【００１６】
この大電流放電誘発と活性粒子密度向上の効果は、シングルカソードパルススパッタリング法では、デューティ比６０％以下で現れ、このときのピーク電流は、同一印加電力密度（通常２〜１０Ｗ／ｃｍ2の範囲）において、通常同方法で用いられているデューティ比８０％のときのピーク電流の１．５倍以上となる。従って、同方法においては、デューティ比６０％以下で、同一印加電力密度（通常２〜１０Ｗ／ｃｍ2の範囲）において、通常同方法で用いられているデューティ比８０％のときのピーク電流の１．５倍以上となるように実施することが好ましい。
【００１７】
一方、この大電流放電誘発と活性粒子密度向上の効果は、デュアルカソードパルススパッタリング法では、デューティ比４０％以下で現れ、このときのピーク電流は、同一印加電力密度（通常２〜２５Ｗ／ｃｍ2の範囲）において、通常同方法で用いられているデューティ比４５％のときのピーク電流の１．３倍以上となる。従って、同方法においては、デューティ比４０％以下で、同一印加電力密度（通常２〜２５Ｗ／ｃｍ2の範囲）において、通常同方法で用いられているデューティ比４５％のときのピーク電流の１．３倍以上となるように実施することが好ましい。
【００１８】
しかし、一方で過度にデューティ比を低下させることは、放電の不安定化を招き、また成膜速度の低下も招くおそれがあり、このため、本発明のデューティ比としては、シングルカソードパルススパッタリング法の場合、６０〜１５％、より好ましくは５５〜２０％であり、デュアルカソードパルススパッタリング法の場合、４０〜１０％、より好ましくは３５〜１５％である。
【００１９】
なお、デュアルカソードパルススパッタリング法では、アーキングが極めて生じにくく、ターゲットへ大電力を投入できるため、成膜速度を大きくできると共に、ターゲットを複数用いて交互に放電することで、このデューティ比下限値をより低く設定でき、好適である。
【００２０】
シングルカソードパルススパッタリング法、デュアルカソードパルススパッタリング法のいずれの場合も、ターゲット電極に印加するパルスの周波数は１〜２００ｋＨｚ、更に好ましくは２０〜８０ｋＨｚである。１ｋＨｚ未満では、パルス化によるアーキング防止などの効果が低くなるおそれがあり、２００ｋＨｚを超えても通常それ以上の効果が得られない。
【００２１】
本発明における薄膜材料としては、酸化物、窒化物、酸窒化物、炭化物、ホウ化物、金属、半導体から選ばれる１種又は２種以上からなる無機化合物を任意に選択することが可能で、例えば、金属Ｔｉをターゲットとして、二酸化チタンの結晶性薄膜を形成することができる。
【００２２】
更にまた、デュアルカソードパルススパッタリング法は、特に酸素ガス等を併用する反応性スパッタリングで金属酸化物薄膜を形成する際に有用である。即ち、反応性スパッタリングを高速で行うことができ、且つスパッタリング中にターゲットの縁部に形成される酸化物等の絶縁膜のチャージアップが抑えられるため、安定した放電が得られることから、形成される金属酸化物薄膜の品質が向上する。
【００２３】
上記スパッタリングを行う際、成膜圧力は０．１〜５Ｐａ、特に０．２〜３Ｐａが好ましく、不活性ガスに加えて所望により酸素ガスや窒素ガス等の反応性ガスを導入することが好ましい。ここで、上記スパッタ空間に供給される反応性ガスとしては、公知のガスを使用することができ、具体的には、酸素ガス、窒素ガス、オゾンガス、空気、水（水蒸気）、水素ガス等が挙げられる。
【００２４】
投入電力も適宜選定されるが、高い投入電力とすることが好ましく、この場合、ターゲットへの投入電力密度を一般に２Ｗ／ｃｍ2以上、特に３Ｗ／ｃｍ2以上とすることが好ましい。この場合、投入電力密度が２Ｗ／ｃｍ2未満であると、結晶性が高く、均質な膜を得ることができなくなる場合がある。
【００２５】
なお、形成される結晶性薄膜の膜厚は、２０〜２０００ｎｍであることが一般的である。また、本発明においては、低温、高速でかつ結晶性の高い薄膜を得ることができることから、例えば、基板として連続フィルムを用いて巻き取りながら薄膜を形成することも可能である。
【実施例】
【００２６】
以下、実施例及び比較例を示し、本発明を具体的に説明するが、本発明は下記の実施例に限定されるものではない。
【００２７】
［実施例１］
バイポーラ型デュアルカソードパルススパッタリング装置の２つのカソードにそれぞれＴｉターゲット（放電面積２７０ｃｍ2／１個）を設置し、基板として石英ガラスをセットし、一旦、５×１０-4Ｐａまで真空引きした後に、装置内にＡｒガスを導入して、０．５Ｐａとし、電力３ｋＷ、デューティ比２０％のパルス電力を５０ｋＨｚの周波数でそれぞれ交互に各ターゲット電極に印加し、反応性ガスとして酸素ガスを用いて反応性パルススパッタリングを行った。この場合のパルス電圧、電流値を図６（ａ），（ｂ）に示す。反応性ガスはプラズマの発光をモニタリングし、５００ｎｍの発光強度がＡｒのみでスパッタした場合の約２０％の強度となるようにフィードバック制御して酸素を導入し、二酸化チタン薄膜を無加熱の基板上に２００ｎｍになるまで成膜させた。この薄膜を公知のＸ線回折法に基づき分析した結果、図７に示したように二酸化チタン結晶に帰属する回折ピークが認められたことから、結晶性薄膜であることを確認した。
【００２８】
［比較例１］
バイポーラ型デュアルカソードパルススパッタリング装置の２つのカソードにそれぞれＴｉターゲット（放電面積２７０ｃｍ2／１個）を設置し、基板として石英ガラスをセットし、一旦、５×１０-4Ｐａまで真空引きした後に、装置内にＡｒガスを導入して、０．５Ｐａとし、電力３ｋＷ、デューティ比４５％のパルス電力を５０ｋＨｚの周波数でそれぞれ交互に各ターゲット電極に印加し、反応性ガスとして酸素ガスを用いて反応性パルススパッタリングを行った。この場合のパルス電圧、電流値を図８（ａ），（ｂ）に示す。反応性ガスはプラズマの発光をモニタリングし、５００ｎｍの発光強度がＡｒのみでスパッタした場合の約２０％の強度となるようにフィードバック制御して酸素を導入し、二酸化チタン薄膜を無加熱の基板上に２００ｎｍになるまで成膜させた。この薄膜を公知のＸ線回折法に基づき分析した結果、図９に示したようにブロードパターンのみが認められたことから、アモルファス薄膜であることを確認した。
【００２９】
［実施例２］
シングルカソードパルススパッタリング装置のカソードにＴｉターゲット（放電面積２７０ｃｍ2）を設置し、基板として石英ガラスをセットし、一旦、５×１０-4Ｐａまで真空引きした後に、装置内にＡｒガスを導入して、０．５Ｐａとし、電力２ｋＷ、デューティ比４０％のパルス電力を８０ｋＨｚの周波数でターゲット電極に印加し、反応性ガスとして酸素ガスを用いて反応性パルススパッタリングを行った。反応性ガスはプラズマの発光をモニタリングし、５００ｎｍの発光強度がＡｒのみでスパッタした場合の約２０％の強度となるようにフィードバック制御して酸素を導入し、二酸化チタン薄膜を無加熱の基板上に２００ｎｍになるまで成膜させた。この薄膜を公知のＸ線回折法に基づき分析した結果、実施例１と同様に二酸化チタン結晶に帰属する回折ピークが認められたことから、結晶性薄膜であることを確認した。
【００３０】
［比較例２］
シングルカソードパルススパッタリング装置のカソードにＴｉターゲット（放電面積２７０ｃｍ2）を設置し、基板として石英ガラスをセットし、一旦、５×１０-4Ｐａまで真空引きした後に、装置内にＡｒガスを導入して、０．５Ｐａとし、電力２ｋＷ、デューティ比８０％のパルス電力を８０ｋＨｚの周波数でターゲット電極に印加し、反応性ガスとして酸素ガスを用いて反応性パルススパッタリングを行った。反応性ガスはプラズマの発光をモニタリングし、５００ｎｍの発光強度がＡｒのみでスパッタした場合の約２０％の強度となるようにフィードバック制御して酸素を導入し、二酸化チタン薄膜を無加熱の基板上に２００ｎｍになるまで成膜させた。この薄膜を公知のＸ線回折法に基づき分析した結果、比較例１と同様にブロードパターンのみが認められたことから、アモルファス薄膜であることを確認した。
【図面の簡単な説明】
【００３１】
【図１】パルススパッタリング法における電圧と時間との関係の説明図である。
【図２】デュアルカソードパルススパッタリング法の説明図である。
【図３】デュアルカソードパルススパッタリング法における電圧と時間との関係を示し、（ａ）は一方のカソードＡの電圧と時間との関係の説明図、（ｂ）は他方のカソードＢの電圧と時間との関係の説明図である。
【図４】従来のＤＣスパッタリング法における電圧と時間との関係の説明図である。
【図５】本発明に従って得られる結晶性薄膜の一例を示す断面図である。
【図６】（ａ）は実施例１のデュアルカソードパルススパッタリング法における電圧と時間との関係、（ｂ）は同電流と時間との関係を示す。
【図７】実施例で得られた薄膜のＸ線回折図である。
【図８】（ａ）は比較例１のデュアルカソードパルススパッタリング法における電圧と時間との関係、（ｂ）は同電流と時間との関係を示す。
【図９】比較例で得られた薄膜のＸ線回折図である。
【符号の説明】
【００３２】
１１  基板
１２  薄膜層
【図１】
2007308727.tif 000003
【図２】
2007308727.tif 000004
【図３】
2007308727.tif 000005
【図４】
2007308727.tif 000006
【図５】
2007308727.tif 000007
【図６】
2007308727.tif 000008
【図７】
2007308727.tif 000009
【図８】
2007308727.tif 000010
【図９】
2007308727.tif 000011