(57)【要約】【課題】低いオン抵抗を有し且つ高い破壊耐圧を有するヘテロ接合バイポーラトランジスタを提供する。【解決手段】  基板１００上に形成された導電型のサブコレクタ層１０１と、サブコレクタ層１０１上に形成された第１のコレクタ層１０２と、第１のコレクタ層１０２上に形成され、サブコレクタ層１０１の導電型と同一の導電型を有する第２のコレクタ層１０３とを備え、第１のコレクタ層１０２には、その内部にデルタドープ層１０８が介在している。【選択図】図１
2007103784.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された導電型のサブコレクタ層と、
前記サブコレクタ層上に形成された第１のコレクタ層と、
前記第１のコレクタ層上に形成され、前記サブコレクタ層の導電型と同一の導電型を有する第２のコレクタ層とを備え、
前記第１のコレクタ層には、その内部にデルタドープ層が介在していることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項２】
前記第１のコレクタ層における前記デルタドープ層が存在する領域は、中央よりも上側の領域に位置していることを特徴とする請求項１に記載のヘテロ接合バイポーラトランジスタ。
【請求項３】
前記第１のコレクタ層はＩｎＧａＰを含む層であり、
前記第２のコレクタ層はＧａＡｓを含む層であり、
前記デルタドープ層は、前記サブコレクタ層の導電型と同一の導電型を有する不純物を含む層であることを特徴とする請求項１又は２に記載のヘテロ接合バイポーラトランジスタ。
【請求項４】
基板上に形成された導電型のサブコレクタ層と、
前記サブコレクタ層上に形成された第１のコレクタ層と、
前記第１のコレクタ層上に形成され、前記サブコレクタ層の導電型と同一の導電型を有する第２のコレクタ層とを備え、
前記第１のコレクタ層と前記第２のコレクタ層との間に、組成比が前記第１のコレクタ層側から前記第２のコレクタ層側に向かって増加又は減少している半導体層を更に備えることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項５】
前記第１のコレクタ層はＩｎＧａＰを含む層であり、
前記第２のコレクタ層はＧａＡｓを含む層であり、
前記半導体層は、一般式がＡｌxＧａ(1-x)Ａｓ（０≦ｘ≦１）で表される化合物を含んでおり、
前記ｘ値は、前記半導体層における前記第１のコレクタ層との界面から前記第２のコレクタ層との界面へ向かう方向に減少していることを特徴とする請求項４に記載のヘテロ接合バイポーラトランジスタ。
【請求項６】
前記ｘ値は、前記半導体層における前記第１のコレクタ層との界面で０．２５であり、前記第２のコレクタ層との界面で０であることを特徴とする請求項５に記載のヘテロ接合バイポーラトランジスタ。
【請求項７】
基板上に形成された導電型のサブコレクタ層と、
前記サブコレクタ層上に形成された第１のコレクタ層と、
前記第１のコレクタ層上に形成され、前記サブコレクタ層の導電型と同一の導電型を有する第２のコレクタ層とを備え、
前記第１のコレクタ層と前記第２のコレクタ層との間に、前記サブコレクタ層の導電型と同一の導電型を有するスペーサー層を更に備えることを特徴とするヘテロ接合バイポーラトランジスタ。
【請求項８】
前記第１のコレクタ層はＩｎＧａＰを含む層であり、
前記第２のコレクタ層はＧａＡｓを含む層であり、
前記スペーサー層はＧａＡｓを含む層であり、
前記スペーサー層の濃度は、前記第２のコレクタ層の濃度よりも高いことを特徴とする請求項７に記載のヘテロ接合バイポーラトランジスタ。
【請求項９】
前記スペーサー層の膜厚は、１００Å以下であり、且つ
前記スペーサー層の濃度は、１×１０18ｃｍ-3以上であって且つ２×１０18ｃｍ-3以下であることを特徴とする請求項８に記載のヘテロ接合バイポーラトランジスタ。
【請求項１０】
前記第１のコレクタ層は、アンドープ型又は前記サブコレクタ層の導電型と同一の導電型であることを特徴とする請求項１〜９のうちのいずれか１項に記載のヘテロ接合バイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ヘテロ接合バイポーラトランジスタに関するものである。
【背景技術】
【０００２】
電界効果トランジスタ（以下、ＦＥＴと記す）又はヘテロ接合バイポーラトランジスタ（以下、Ｈeterojunction Ｂipoiar Ｔransistor：ＨＢＴと記す）等の化合物半導体装置は、例えば、携帯電話機の部品の一つである送信用高出力電力増幅器等に用いられている。近年、ＨＢＴに対して、高出力特性、高利得特性、及び低歪み特性が求められており、これらを実現するために、高い耐圧であって且つ低いオン抵抗を有するＨＢＴの実現が要求されている。
【０００３】
以下に、従来のＨＢＴの構造について、図８及び[表４]を参照しながら説明する。図８は、従来のＨＢＴの構造について示す断面図である。また、[表４]は、従来のＨＢＴにおける、基板及び各半導体層についての、材料、導電型、膜厚、及びキャリア濃度について示す表である。
【０００４】
図８に示すように、ＭＯＣＶＤ法（有機金属化学気相成長法）又はＭＢＥ法（分子線エピタキシャル成長法）による結晶成長により、基板５００上には、サブコレクタ層５０１、第２のコレクタ層５０３、ベース層５０４、第１のエミッタ層５０５、第２のエミッタ層５０６、及びエミッタコンタクト層５０７が下から順に積層されている。
【０００５】
また、リソグラフィ、エッチング及び蒸着等のプロセス技術による加工が施されて、図８に示すように、サブコレクタ層５０１上には、コレクタ電極５０９が形成されており、ベース層５０４上には、ベース電極５１０が形成されており、エミッタコンタクト層５０７上には、エミッタ電極５１１が形成されている。
【０００６】
従来のＨＢＴにおける、基板及び各半導体層についての、材料、導電型、膜厚、及びキャリア濃度について、以下に示す[表４]に記す。
【０００７】
【表４】
2007103784.tif 000003
【０００８】
また、従来例に係るＨＢＴの構造について、図９を参照しながら説明する。図９は、従来例に係るＨＢＴの構造について示す断面図である。図９において、従来のＨＢＴと同一の構成要素については、同一の符号を付す。
【０００９】
従来例に係るＨＢＴと従来のＨＢＴとの相違点は、図９に示すように、従来例に係るＨＢＴでは、ｎ型ＧａＡｓよりなるサブコレクタ層５０１とｎ型ＧａＡｓよりなる第２のコレクタ層５０３との間に、ＩｎＧａＰよりなる第１のコレクタ層４０２が介在している点である。
【００１０】
このように、サブコレクタ層５０１と第２のコレクタ層５０３との間に、第１のコレクタ層４０２を介在させる利点について、従来に係るＨＢＴと従来例に係るＨＢＴとを比較しながら以下に説明する。
【００１１】
まず、従来のＨＢＴ及び従来例に係るＨＢＴの電気的特性について、図１０(a) 及び(b) を参照しながら説明する。
【００１２】
図１０(a) は、従来のＨＢＴ（図８参照）を用いて、第２のコレクタ層５０３とベース層５０４とを共通にして動作させた場合の、コレクタ電流Ｉｃ及びベース電流Ｉｂの各々のベース・エミッタ間電圧Ｖｂｅ依存性について示す、いわゆる「ガンメルプロット」図である。図１０(a) において、線Ａはコレクタ電流Ｉｃとベース・エミッタ間電圧Ｖｂｅとの関係について示しており、線Ｂはベース電流Ｉｂとベース・エミッタ間電圧Ｖｂｅとの関係について示す。
【００１３】
また、図１０(b) は、従来のＨＢＴ及び従来例に係るＨＢＴの各々を用いて、エミッタ接地で動作させた場合の、コレクタ電流Ｉｃとコレクタ・エミッタ間電圧Ｖｃｅとの関係（Ｉｃ−Ｖｃｅ特性）について示す図である。図１０(b) において、破線は、従来のＨＢＴ（図８参照）におけるＩｃ−Ｖｃｅ特性について示しており、実線は、従来例に係るＨＢＴ（図９参照）におけるＩｃ−Ｖｃｅ特性について示す図である。ここで、図１０(b) は、所望のＩｂ値（具体的には、０，Ｉｂｍ／１０，Ｉｂｍ／２，及びＩｂｍの各々）におけるＩｃ−Ｖｃｅ特性について示すものであり、Ｉｂｍ値とは、図１０(a) におけるＩｂの最大値のことである。
【００１４】
図１０(b) に示すように、Ｉｂ値が０，Ｉｂｍ／１０，Ｉｂｍ／２，及びＩｂｍのいずれの場合においても、Ｖｃｅ値が増大して一定の値に達すると、Ｉｃ値が急激に増大しており、ＨＢＴが破壊されることが分かる。このように、Ｉｃ値が特定のＶｃｅ値において急激に増大する現象は、「アバランシェブレークダウン（なだれ降伏）」と呼ばれる。
【００１５】
「アバランシェブレークダウン」とは、コレクタ・ベース間の逆バイアス状態が強まり、やがて電界が極度に高くなったときに、コレクタ層内を高速で走行する電子が周囲の原子と衝突して、電子及びホールを次々と生成する現象であり、「衝突イオン化」とも呼ばれる。ここで、一般に、アバランシェブレークダウンが発生するときの電流値は、αｎ：電子の衝突イオン化係数、αｐ：ホールの衝突イオン化係数、Ｊｎ：電子の電流密度、及びＪｐ：ホールの電流密度とすると、下記の式[１]で表される。
【００１６】
αｎＪｎ＋αｐＪｐ・・・[１]
図１０(b) に示すように、従来のＨＢＴ及び従来例に係るＨＢＴのいずれの場合においても、コレクタ電流Ｉｃ値が最大となるＩｂ＝Ｉｂｍにおいて、アバランシェブレークダウン発生時のＶｃｅ値は最小となる。これにより、アバランシェブレークダウンは、電子のキャリア量又はホールのキャリア量に起因して発生することが分かる。すなわち、電子のキャリア量又はホールのキャリア量が多い程、アバランシェブレークダウンが発生する可能性が高くなる。
【００１７】
また、図１０(b) に示すように、従来のＨＢＴ及び従来例に係るＨＢＴのいずれの場合においても、キャリアが存在しない状態であるＩｂ＝０において、電界強度が臨界電界強度（例えば、４×１０5[Ｖ／ｃｍ]）に達すると、アバランシェブレークダウンが発生する。これにより、アバランシェブレークダウンは、電界強度の大きさに起因して発生することが分かる。すなわち、電界強度が高い程、アバランシェブレークダウンが発生する可能性が高くなる。
【００１８】
このように、アバランシェブレークダウンは、電子のキャリア量、ホールのキャリア量、又は電界強度の大きさに起因して発生する。
【００１９】
次に、低電流時及び高電流時における、従来のＨＢＴ（図８参照）内の様子について、図１１(a) 及び(b) 並びに図１２(a) 及び(b) を参照しながら説明する（例えば、非特許文献１参照）。
【００２０】
図１１(a) 及び(b) は、コレクタ電流Ｉｃが低い電流値、すなわち、Ｉｂ＝Ｉｂｍ／１０（図１０(b) 参照）の場合における、ＨＢＴ内の様子について示す図であり、図１２(a) 及び(b) は、コレクタ電流Ｉｃが高い電流値、すなわち、Ｉｂ＝Ｉｂｍ（図１０(b) 参照）の場合における、ＨＢＴ内の様子について示す図である。
【００２１】
図１１(a) 及び図１２(a) は、ドナー濃度（以下、設計濃度と記す）及び電子濃度について示す図であり、図１１(b) 及び図１２(b) は、電界強度（絶対値）について示す図である。具体的には、図１１(a) 及び図１２(a) において、横軸は、第１のエミッタ層５０５におけるベース層５０４が形成されている側の面から各半導体層までの距離を示し、縦軸は設計濃度又は電子濃度を示す。また、図１１(b) 及び図１２(b) において、横軸は、第１のエミッタ層５０５におけるベース層５０４が形成されている側の面から各半導体層までの距離を示し、縦軸は電界強度を示す。
【００２２】
図１１(a) に示すように、低電流時には、第２のコレクタ層５０３内における設計濃度が電子濃度よりも高く、第２のコレクタ層５０３内が正に帯電した状態となることが分かる。ここで、図示していないが、ベース層５０４における第２のコレクタ層５０３が形成されている側の面には、負に帯電している層（具体的には、イオン化したアクセプタよりなる薄層）があり、該層の負電荷と第２のコレクタ層５０３の正電荷とがつり合った状態となっている。
【００２３】
図１１(b) に示すように、低電流時には、ベース層５０４と第２のコレクタ層５０３との界面に、臨界電界強度（例えば、４×１０5[Ｖ／ｃｍ]）に相当する高い電界が発生し、アバランシェブレークダウンが発生することが分かる。
【００２４】
このように、コレクタ電流Ｉｃが低い場合、第２のコレクタ層５０３とベース層５０４との界面に発生する臨界電界強度に起因して、ＨＢＴは破壊されることが分かる。
【００２５】
図１２(a) に示すように、高電流時には、第２のコレクタ層５０３内における設計濃度が電子濃度よりも低く、第２のコレクタ層５０３内が負に帯電した状態となることが分かる。ここで、図示していないが、サブコレクタ層５０１における第２のコレクタ層５０３が形成されている側の面には、正に帯電している層があり、該層の正電荷と第２のコレクタ層５０３の負電荷とがつり合った状態となっている。
【００２６】
図１２(b) に示すように、高電流時には、サブコレクタ層５０１と第２のコレクタ層５０３との界面に、最大電界が発生し、アバランシェブレークダウンが発生することが分かる。このように、電流が増大して設計濃度を超える濃度の電子がコレクタ層に注入されると（Ｋｉｒｋ効果）、最大電界が印加される領域がベース層側からサブコレクタ層側に移行し、コレクタ層とサブコレクタ層との界面に最大電界が印加され、コレクタ層とサブコレクタ層との界面においてアバランシェブレークダウンが発生する。このとき、サブコレクタ層５０１の電子濃度が高く、アバランシェブレークダウンが発生し易い状態となっているので、最大電界強度は、臨界電界強度（図１１(b) 参照）よりも低い。
【００２７】
このように、コレクタ電流Ｉｃが高い場合、サブコレクタ層５０１と第２のコレクタ層５０３との界面に発生する最大電界に起因して、ＨＢＴは破壊されることが分かる。
【００２８】
このため、高電流時での破壊耐圧を向上させる手法として、例えば、図９に示すように、サブコレクタ層５０１と第２のコレクタ層５０３との間に、ＩｎＧａＰよりなる第１のコレクタ層４０２を介在させる方法が提案されている（例えば、特許文献１参照）。
【００２９】
一般に、第１のコレクタ層４０２を構成する材料であるＩｎＧａＰは、サブコレクタ層５０１を構成する材料であるＧａＡｓと比較して、衝突イオン化係数（αｎ及びαｐ）が小さい。そのため、従来例に係るＨＢＴでは、高電流時において電界が集中する第２のコレクタ層５０３とサブコレクタ層５０１との間に、衝突イオン化係数の小さい材料よりなる第１のコレクタ層４０２を介在させる。これにより、図１０(b) に示すように、従来例に係るＨＢＴ（：実線参照）では、従来のＨＢＴ（：破線参照）と比較して、より高いコレクタ・エミッタ間電圧Ｖｃｅ値で、アバランシェブレークダウンが発生する。
【００３０】
このように、従来例に係るＨＢＴでは、サブコレクタ層５０１と第２のコレクタ層５０３との間に、第１のコレクタ層４０２を介在させることにより、アバランシェブレークダウンが発生し難く、高い破壊耐圧を有するＨＢＴを実現することが可能である。
【非特許文献１】Ｗｉｌｌｉａｍ  Ｌｉｕ、Ｆｕｎｄａｍｅｎｔａｌｓ  ｏｆ  ＩＩＩ−Ｖ  Ｄｅｖｉｃｅｓ、第１版、米国、Ｗｉｌｅｙ−Ｉｎｔｅｒｓｃｉｅｎｃｅ、１９９９年３月２４日発行、１９０ページ
【特許文献１】特開２００５−３９１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００３１】
しかしながら、従来例に係るＨＢＴでは、以下に示す問題がある。従来例に係るＨＢＴの問題について、図１３を参照しながら説明する。図１３は、従来例に係るＨＢＴのバンド構造について示す図である。
【００３２】
図１３において、曲線Ｅｃは、伝導帯のバンドについて示しており、曲線Ｅｖは、価電子帯のバンドについて示す。また、図１３の縦軸は、各半導体層における伝導帯のバンド及び価電子帯のバンドの各々のエネルギー値：Ｅ（ｅＶ）を示しており、図１３の横軸は、エミッタコンタクト層５０７におけるエミッタ電極５１１が形成されている側の面から各半導体層までの深さ方向の距離：Ｄepth（Å）を示す。
【００３３】
図１３に示すように、第１のコレクタ層４０２を構成する材料であるＩｎＧａＰのバンドギャップと、第２のコレクタ層５０３を構成する材料であるＧａＡｓのバンドギャップとの間に差異があるため、第２のコレクタ層５０３と第１のコレクタ層４０２との界面に、ΔＥｃが約０．２[ｅＶ]の伝導帯の不連続が発生する（曲線Ｅｃ参照）。このため、第２のコレクタ層５０３内から第１のコレクタ層４０２内へ走行する電子が、第２のコレクタ層５０３と第１のコレクタ層４０２との界面に発生する伝導帯の不連続値（ΔＥｃ＝０．２[ｅＶ]）の影響を受けて、オン抵抗が高くなるという問題がある。
【００３４】
また、前述した図１０(b) に示すように、従来例に係るＨＢＴ（：実線参照）では、従来のＨＢＴ（：破線参照）と比較して、Ｉｂ値が０，Ｉｂｍ／１０，Ｉｂｍ／２，及びＩｂｍのいずれの場合においても、コレクタ電流Ｉｃのコレクタ・エミッタ間電圧Ｖｃｅに対する立ち上がり度が鈍い。
【００３５】
ここで、コレクタ電流Ｉｃのコレクタ・エミッタ間電圧Ｖｃｅに対する立ち上がり度とは、オン抵抗の逆数に相当し、オン抵抗とは、コレクタ電流Ｉｃに対するコレクタ・エミッタ間電圧Ｖｃｅの割合のことである。すなわち、従来例に係るＨＢＴでは、従来のＨＢＴと比較して、コレクタ電流Ｉｃのコレクタ・エミッタ間電圧Ｖｃｅに対する立ち上がり度が悪いことから、オン抵抗が高いことが分かる。このように、従来例に係るＨＢＴでは、低いオン抵抗を有するＨＢＴを実現することはできない。
【００３６】
更には、オン抵抗が高いと、高周波特性の指標であるカットオフ周波数ｆｔの低下を引き起こす。ここで、一般に、カットオフ周波数ｆｔは、τｅ：エミッタ充電時間、τｂ：ベース走行時間、τｃ：コレクタ空乏層走行時間、及びτｃｃ：コレクタ充電時間とすると、下記の式[２]で表される。
【００３７】
ｆｔ＝１／２π（τｅ＋τｂ＋τｃ＋τｃｃ）・・・[２]
オン抵抗が高くなることにより、コレクタ空乏層走行時間τｃが増大し、式[２]から分かるように、コレクタ空乏層走行時間τｃが増大することにより、カットオフ周波数ｆｔの低下を引き起こす。
【００３８】
このように、オン抵抗が高くなることにより、カットオフ周波数ｆｔの低下を招くので、優れた高周波特性を有するＨＢＴを実現することができないという問題もある。
【００３９】
前記に鑑み、本発明の目的は、低いオン抵抗を有し且つ高い破壊耐圧を有する、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を提供することである。
【課題を解決するための手段】
【００４０】
前記の課題を解決するために、本発明に係る第１のヘテロ接合バイポーラトランジスタは、基板上に形成された導電型のサブコレクタ層と、サブコレクタ層上に形成された第１のコレクタ層と、第１のコレクタ層上に形成され、サブコレクタ層の導電型と同一の導電型を有する第２のコレクタ層とを備え、第１のコレクタ層には、その内部にデルタドープ層が介在していることを特徴とする。
【００４１】
本発明に係る第１のヘテロ接合バイポーラトランジスタによると、第１のコレクタ層におけるデルタドープ層が介在している部分の伝導帯のバンドエネルギーを調整することにより、第１のコレクタ層と第２のコレクタ層との界面に発生する伝導帯の不連続値を実効的に小さくすることができるので、第１のコレクタ層と第２のコレクタ層との界面に発生する伝導帯の不連続を緩和することができる。
【００４２】
これにより、第２のコレクタ層内から第１のコレクタ層内へ走行する電子が、第２のコレクタ層と第１のコレクタ層との界面に発生する伝導帯の不連続値の影響を受けて、オン抵抗が高くなることを防止することができるので、低いオン抵抗を有するヘテロ接合バイポーラトランジスタを実現することができる。
【００４３】
更には、第１のコレクタ層と第２のコレクタ層との界面に発生する伝導帯の不連続値を実効的に小さくすることにより、オン抵抗が高くなることを防止することができるので、コレクタ空乏層走行時間が増大することを防止することができる。そのため、高周波特性の指標であるカットオフ周波数が低下することを防止することができるので、優れた高周波特性を有するヘテロ接合バイポーラトランジスタを提供することができる。
【００４４】
また、サブコレクタ層と第２のコレクタ層との間に第１のコレクタ層が介在することにより、アバランシェブレークダウンが発生し難く、高い破壊耐圧を有するヘテロ接合バイポーラトランジスタを実現することができる。このように、本発明に係る第１のヘテロ接合バイポーラトランジスタでは、第１のコレクタ層内にデルタドープ層が介在することにより、オン抵抗を高めることなく、高い破壊耐圧を有するヘテロ接合バイポーラトランジスタを実現することができる。
【００４５】
本発明に係る第１のヘテロ接合バイポーラトランジスタにおいて、第１のコレクタ層におけるデルタドープ層が存在する領域は、中央よりも上側の領域に位置していることが好ましい。
【００４６】
このようにすると、第１のコレクタ層におけるデルタドープ層が存在する領域は、サブコレクタ層と第１のコレクタ層との界面よりも、第１のコレクタ層と第２のコレクタ層との界面に近い領域に位置しているので、第１のコレクタ層におけるデルタドープ層が介在している部分の伝導帯のバンドエネルギーを調整することにより、第１のコレクタ層と第２のコレクタ層との界面に発生する伝導帯の不連続値を効果的に緩和することができる。
【００４７】
これにより、第２のコレクタ層内から第１のコレクタ層内へ走行する電子が、第２のコレクタ層と第１のコレクタ層との界面に発生する伝導帯の不連続値の影響を受けて、オン抵抗が高くなることを効果的に防止することができるので、低いオン抵抗を有するヘテロ接合バイポーラトランジスタを実現することができる。
【００４８】
本発明に係る第１のヘテロ接合バイポーラトランジスタにおいて、第１のコレクタ層はＩｎＧａＰを含む層であり、第２のコレクタ層はＧａＡｓを含む層であり、デルタドープ層は、サブコレクタ層の導電型と同一の導電型を有する不純物を含む層であることが好ましい。
【００４９】
このようにすると、例えば、デルタドープ層のシート濃度を所望のシート濃度（例えば、２×１０12[ｃｍ-2]）に調整することにより、第１のコレクタ層におけるデルタドープ層が介在している部分の伝導帯のバンドエネルギーは、エネルギーが負の方向へ引き下げられ、これにより、第１のコレクタ層と第２のコレクタ層との界面に発生する伝導帯の不連続値を引き下げることができる。そのため、第１のコレクタ層と第２のコレクタ層との界面に発生する伝導帯の不連続値を実効的に小さくすることができるので、第１のコレクタ層と第２のコレクタ層との界面に発生する伝導帯の不連続を緩和することができる。
【００５０】
本発明に係る第２のヘテロ接合バイポーラトランジスタは、基板上に形成された導電型のサブコレクタ層と、サブコレクタ層上に形成された第１のコレクタ層と、第１のコレクタ層上に形成され、サブコレクタ層の導電型と同一の導電型を有する第２のコレクタ層とを備え、第１のコレクタ層と第２のコレクタ層との間に、組成比が第１のコレクタ層側から第２のコレクタ層側に向かって増加又は減少している半導体層を更に備えることを特徴とする。
【００５１】
本発明に係る第２のヘテロ接合バイポーラトランジスタによると、第１のコレクタ層と第２のコレクタ層との間に介在する半導体層の組成比を、第１のコレクタ層側から第２のコレクタ層側に向かって増加又は減少するように調整することにより、半導体層のバンドギャップが、第１のコレクタ層側から第２のコレクタ層側に向かって増加又は減少するように調整することができるので、半導体層における第１のコレクタ層との界面に発生する伝導帯の不連続を緩和する又は消滅させると共に、半導体層における第２のコレクタ層との界面に発生する伝導帯の不連続を緩和する又は消滅させることができる。
【００５２】
例えば、半導体層における第１のコレクタ層との界面に、伝導帯の不連続が発生することがないように、半導体層における第１のコレクタ層との界面での組成比を調整すると共に、半導体層における第２のコレクタ層との界面に、伝導帯の不連続が発生することがないように、半導体層における第２のコレクタ層との界面での組成比を調整することにより、第１のコレクタ層と半導体層との界面、及び半導体層と第２のコレクタ層との界面に伝導帯の不連続が発生することがないので、第１のコレクタ層と第２のコレクタ層との間に発生する伝導帯の不連続を消滅させることができる。
【００５３】
このため、第２のコレクタ層内から半導体層内を通過して第１のコレクタ層内へ走行する電子が、第２のコレクタ層と第１のコレクタ層との間に発生する伝導帯の不連続値の影響を受けて、オン抵抗が高くなることを防止することができるので、低いオン抵抗を有するヘテロ接合バイポーラトランジスタを実現することができる。
【００５４】
更には、第１のコレクタ層と第２のコレクタ層との間に発生する伝導帯の不連続を緩和する又は消滅させることにより、オン抵抗が高くなることを防止することができるので、コレクタ空乏層走行時間が増大することを防止することができる。そのため、高周波特性の指標であるカットオフ周波数が低下することを防止することができるので、優れた高周波特性を有するヘテロ接合バイポーラトランジスタを提供することができる。
【００５５】
また、サブコレクタ層と第２のコレクタ層との間に第１のコレクタ層が介在することにより、アバランシェブレークダウンが発生し難く、高い破壊耐圧を有するヘテロ接合バイポーラトランジスタを実現することができる。このように、本発明に係る第２のヘテロ接合バイポーラトランジスタでは、第１のコレクタ層と第２のコレクタ層との間に半導体層が介在することにより、オン抵抗を高めることなく、高い破壊耐圧を有するヘテロ接合バイポーラトランジスタを実現することができる。
【００５６】
本発明に係る第２のヘテロ接合バイポーラトランジスタにおいて、第１のコレクタ層はＩｎＧａＰを含む層であり、第２のコレクタ層はＧａＡｓを含む層であり、半導体層は、一般式がＡｌxＧａ(1-x)Ａｓ（０≦ｘ≦１）で表される化合物を含んでおり、ｘ値は、半導体層における第１のコレクタ層との界面から第２のコレクタ層との界面へ向かう方向に減少していることが好ましい。
【００５７】
このようにすると、ＡｌxＧａ(1-x)Ａｓよりなる半導体層におけるｘ値を、半導体層における第１のコレクタ層との界面から第２のコレクタ層との界面へ向かう方向に減少するように調整することにより、半導体層のバンドギャップが、半導体層における第１のコレクタ層との界面から第２のコレクタ層との界面へ向かう方向に減少するように調整することができるので、ＩｎＧａＰよりなる第１のコレクタ層と半導体層との界面に発生する伝導帯の不連続を緩和する又は消滅させると共に、半導体層とＧａＡｓよりなる第２のコレクタ層との界面に発生する伝導帯の不連続を緩和する又は消滅させることができる。
【００５８】
本発明に係る第２のヘテロ接合バイポーラトランジスタにおいて、ｘ値は、半導体層における第１のコレクタ層との界面で０．２５であり、第２のコレクタ層との界面で０であることが好ましい。
【００５９】
このようにすると、ＩｎＧａＰよりなる第１のコレクタ層とＡｌ0.25Ｇａ0.75Ａｓよりなる半導体層との界面に発生する伝導帯の不連続を消滅させると共に、及びＧａＡｓよりなる半導体層とＧａＡｓよりなる第２のコレクタ層との界面に発生する伝導帯の不連続を消滅させることができる。
【００６０】
本発明に係る第３のヘテロ接合バイポーラトランジスタは、基板上に形成された導電型のサブコレクタ層と、サブコレクタ層上に形成された第１のコレクタ層と、第１のコレクタ層上に形成され、サブコレクタ層の導電型と同一の導電型を有する第２のコレクタ層とを備え、第１のコレクタ層と第２のコレクタ層との間に、サブコレクタ層の導電型と同一の導電型を有するスペーサー層を更に備えることを特徴とする。
【００６１】
本発明に係る第３のヘテロ接合バイポーラトランジスタによると、第１のコレクタ層と第２のコレクタ層との間に介在するスペーサー層の濃度を調整することにより、第１のコレクタ層と第２のコレクタ層との間に発生する伝導帯の不連続を緩和することができる。
【００６２】
これにより、第２のコレクタ層内からスペーサー層内を通過して第１のコレクタ層内へ走行する電子が、第２のコレクタ層と第１のコレクタ層との間に発生する伝導帯の不連続値の影響を受けて、オン抵抗が高くなることを防止することができるので、低いオン抵抗を有するヘテロ接合バイポーラトランジスタを実現することができる。
【００６３】
更には、第１のコレクタ層と第２のコレクタ層との間に発生する伝導帯の不連続を緩和することにより、オン抵抗が高くなることを防止することができるので、コレクタ空乏層走行時間が増大することを防止することができる。そのため、高周波特性の指標であるカットオフ周波数が低下することを防止することができるので、優れた高周波特性を有するヘテロ接合バイポーラトランジスタを提供することができる。
【００６４】
また、サブコレクタ層と第２のコレクタ層との間に第１のコレクタ層が介在することにより、アバランシェブレークダウンが発生し難く、高い破壊耐圧を有するヘテロ接合バイポーラトランジスタを実現することができる。このように、本発明に係る第３のヘテロ接合バイポーラトランジスタでは、第１のコレクタ層と第２のコレクタ層との間にスペーサー層が介在することにより、オン抵抗を高めることなく、高い破壊耐圧を有するヘテロ接合バイポーラトランジスタを実現することができる。
【００６５】
本発明に係る第３のヘテロ接合バイポーラトランジスタにおいて、第１のコレクタ層はＩｎＧａＰを含む層であり、第２のコレクタ層はＧａＡｓを含む層であり、スペーサー層はＧａＡｓを含む層であり、スペーサー層の濃度は、第２のコレクタ層の濃度よりも高いことが好ましい。
【００６６】
このようにすると、第１のコレクタ層と第２のコレクタ層との間に、第２のコレクタ層の濃度よりも高い濃度を有するスペーサー層が介在することにより、スペーサー層の伝導帯のバンドエネルギーが、第２のコレクタ層の伝導帯のバンドエネルギーよりも小さくなるように調整することができるので、スペーサー層の伝導帯のバンドエネルギーは、第２のコレクタ層の伝導帯のバンドエネルギーよりも、エネルギーが負の方向へ引き下げられ、これにより、第１のコレクタ層におけるスペーサー層との界面での伝導帯のバンドエネルギーを、エネルギーが負の方向へ引き下げることができるので、スペーサー層と第１のコレクタ層との界面に発生する伝導帯の不連続値を実効的に小さくすることができる。
【００６７】
これにより、第２のコレクタ層内からスペーサー層内を通過して第１のコレクタ層内へ走行する電子が、第２のコレクタ層と第１のコレクタ層との間に発生する伝導帯の不連続値の影響を受けて、オン抵抗が高くなることを防止することができる。
【００６８】
本発明に係る第３のヘテロ接合バイポーラトランジスタにおいて、スペーサー層の膜厚は、１００Å以下であり、且つスペーサー層の濃度は、１×１０18ｃｍ-3以上であって且つ２×１０18ｃｍ-3以下であることが好ましい。
【００６９】
このようにすると、スペーサー層の濃度を、１×１０18[ｃｍ-3]以上であって且つ２×１０18[ｃｍ-3]以下の範囲に調整することにより、ヘテロ接合バイポーラトランジスタの破壊の起点となるスペーサー層内での電界集中を抑制することができる。ここで、ヘテロ接合バイポーラトランジスタの破壊性は、スペーサー層に含まれる不純物濃度に依存し、具体的には、不純物濃度が２×１０18[ｃｍ-3]よりも高くなると、ヘテロ接合バイポーラトランジスタの破壊耐性が極端に低下し、ヘテロ接合バイポーラトランジスタの破壊を招く。そのため、スペーサー層の濃度を上記の範囲に調整することにより、ＨＢＴの破壊の起点となるスペーサー層内での電界集中を抑制することができる。
【００７０】
また、このようにすると、前述したように、スペーサー層と第１のコレクタ層との界面に発生する伝導帯の不連続値を実効的に小さくすることができるので、第２のコレクタ層内からスペーサー層内を通過して第１のコレクタ層内へ走行する電子が、第２のコレクタ層と第１のコレクタ層との間に発生する伝導帯の不連続値の影響を受けて、オン抵抗が高くなることを防止することができる。
【００７１】
本発明に係る第１〜第３のヘテロ接合バイポーラトランジスタにおいて、第１のコレクタ層は、アンドープ型又はサブコレクタ層の導電型と同一の導電型であることが好ましい。
【発明の効果】
【００７２】
本発明に係るヘテロ接合バイポーラトランジスタ（ＨＢＴ）によると、第１のコレクタ層内にデルタドープ層を介在させる、又は第１のコレクタ層と第２のコレクタ層との間に半導体層若しくはスペーサー層を介在させることにより、ＨＢＴの高出力動作時に、オン抵抗を高めることなく、高い破壊耐圧を有するＨＢＴを実現することができるので、優れた高周波特性を有するＨＢＴを提供することができる。
【発明を実施するための最良の形態】
【００７３】
以下に、本発明の各実施の形態について図面を参照しながら説明する。
【００７４】
（第１の実施形態）
以下に、本発明の第１の実施形態に係るＨＢＴの構造について、図１及び[表１]を参照しながら説明する。図１は、本発明の第１の実施形態に係るＨＢＴの構造について示す断面図である。また、[表１]は、本発明の第１の実施形態に係るＨＢＴにおける、基板及び各半導体層についての、材料、導電型、膜厚、キャリア濃度及びシート濃度について示す表である。
【００７５】
本実施形態は、ＨＢＴの高出力動作時に、低いオン抵抗を有し且つ高い破壊耐圧を有する、ＨＢＴを実現することを目的とするものである。
【００７６】
図１に示すように、ＭＯＣＶＤ法（有機金属化学気相成長法）又はＭＢＥ法（分子線エピタキシャル成長法）による結晶成長により、基板１００上には、サブコレクタ層１０１、デルタドープ層１０８が介在している第１のコレクタ層１０２、第２のコレクタ層１０３、ベース層１０４、第１のエミッタ層１０５、第２のエミッタ層１０６、及びエミッタコンタクト層１０７が下から順に積層されている。
【００７７】
このように、本実施形態に係るＨＢＴでは、図１に示すように、第１のコレクタ層１０２内には、シート濃度が２×１０12[ｃｍ-2]のｎ型不純物を含むデルタドープ層１０８が介在している。
【００７８】
また、リソグラフィ、エッチング及び蒸着等のプロセス技術による加工が施されて、図１に示すように、サブコレクタ層１０１上には、コレクタ電極１０９が形成されており、ベース層１０４上には、ベース電極１１０が形成されており、また、エミッタコンタクト層１０７上には、エミッタ電極１１１が形成されている。
【００７９】
本実施形態に係るＨＢＴにおける、基板及び各半導体層についての、材料、導電型、膜厚、キャリア濃度、及びシート濃度について、以下に示す[表１]に記す。
【００８０】
【表１】
2007103784.tif 000004
【００８１】
次に、本実施形態の特徴である、第１のコレクタ層１０２内に介在しているデルタドープ層１０８の効果について、図２を参照しながら説明する。図２は、本発明の第１の実施形態に係るＨＢＴのバンド構造について示す図である。
【００８２】
図２において、曲線Ｅｃは、伝導帯のバンドについて示しており、曲線Ｅｖは、価電子帯のバンドについて示す。また、図２の縦軸は、各半導体層における伝導帯のバンド及び価電子帯のバンドの各々のエネルギー値：Ｅ（ｅＶ）を示しており、図２の横軸は、エミッタコンタクト層１０７におけるエミッタ電極１１１が形成されている側の面から、各半導体層までの深さ方向の距離：Ｄepth（Å）を示す。
【００８３】
図２に示すように、デルタドープ層１０８の導入により、第１のコレクタ層１０２におけるデルタドープ層１０８が介在している部分の伝導帯のバンドエネルギー（曲線Ｅｃ参照）は、エネルギーが負の方向へ引き下げられ、これにより、第１のコレクタ層１０２と第２のコレクタ層１０３との界面に発生する伝導帯の不連続値ΔＥｃを引き下げることができる。
【００８４】
そのため、本実施形態に係るＨＢＴでは、第２のコレクタ層１０３と第１のコレクタ層１０２との界面に発生する伝導帯の不連続値ΔＥｃ値が実効的に小さくなり、第２のコレクタ層１０３内から第１のコレクタ層１０２内へ走行する電子が、第２のコレクタ層１０３と第１のコレクタ層１０２との界面に発生する伝導帯の不連続値ΔＥｃの影響を受けて、オン抵抗が高くなることを防止することができるので、従来例に係るＨＢＴ（前述した図１３参照）と比較して、低いオン抵抗を有するＨＢＴを実現することができる。
【００８５】
次に、本実施形態に係るＨＢＴの電気的特性について、図３を参照しながら説明する。
【００８６】
図３は、従来のＨＢＴ、従来例に係るＨＢＴ、及び本実施形態に係るＨＢＴの各々を用いて、エミッタ接地で動作させた場合のＩｃ−Ｖｃｅ特性について示す図である。
【００８７】
図３は、所望のＩｂ値（具体的には、０，Ｉｂｍ／１０，Ｉｂｍ／２及びＩｂｍの各々）におけるＩｃ−Ｖｃｅ特性について示すものであり、Ｉｂｍとは、前述した図１０(a) におけるＩｂの最大値のことである。
【００８８】
図３に示すように、本実施形態に係るＨＢＴは、従来のＨＢＴ及び従来例に係るＨＢＴと比較して、低いオン抵抗を有し且つ高い破壊耐圧を有するＨＢＴを実現することが分かる。
【００８９】
具体的には、図３に示すように、本実施形態に係るＨＢＴのＩｃのＶｃｅに対する立ち上がり度は、従来例に係るＨＢＴのＩｃのＶｃｅに対する立ち上がり度よりも大きく、低いオン抵抗を示すことが分かる。
【００９０】
また、図３に示すように、本実施形態に係るＨＢＴにおけるＩｃ値が急激に増大する、すなわち、ＨＢＴが破壊されるときのＶｃｅ値は、従来のＨＢＴにおけるＨＢＴが破壊されるときのＶｃｅ値よりも大きく、高い破壊耐圧を示すことが分かる。
【００９１】
以上のように、本実施形態に係るＨＢＴによると、第１のコレクタ層１０２内に介在するデルタドープ層１０８の伝導帯のバンドエネルギーを調整することにより、第１のコレクタ層１０２と第２のコレクタ層１０３との界面に発生する伝導帯の不連続値ΔＥｃを実効的に小さくすることができるので、第１のコレクタ層１０２と第２のコレクタ層１０３との界面に発生する伝導帯の不連続値ΔＥｃを緩和することができる。
【００９２】
これにより、第２のコレクタ層１０３内から第１のコレクタ層１０２内へ走行する電子が、第２のコレクタ層１０３と第１のコレクタ層１０２との界面に発生する伝導帯の不連続値ΔＥｃの影響を受けて、オン抵抗が高くなることを防止することができるので、低いオン抵抗を有するＨＢＴを実現することができる。
【００９３】
更には、第１のコレクタ層１０２と第２のコレクタ層１０３との界面に発生する伝導帯の不連続値ΔＥｃを実効的に小さくすることにより、オン抵抗が高くなることを防止することができるので、コレクタ空乏層走行時間τｃが増大することを防止することができる。そのため、高周波特性の指標であるカットオフ周波数ｆｔが低下することを防止することができるので（前述した式[２]参照）、優れた高周波特性を有するＨＢＴを提供することができる。
【００９４】
また、サブコレクタ層１０１と第２のコレクタ層１０３との間に第１のコレクタ層１０２が介在することにより、アバランシェブレークダウンが発生し難く、高い破壊耐圧を有するＨＢＴを実現することができる。このように、本実施形態に係るＨＢＴでは、第１のコレクタ層１０２内にデルタドープ増１０８が介在することにより、オン抵抗を高めることなく、高い破壊耐圧を有するＨＢＴを実現することができる。
【００９５】
（第２の実施形態）
以下に、本発明の第２の実施形態に係るＨＢＴの構造について、図４及び[表２]を参照しながら説明する。図４は、本発明の第２の実施形態に係るＨＢＴの構造について示す断面図である。また、[表２]は、本発明の第２の実施形態に係るＨＢＴにおける、基板及び各半導体層についての、材料、導電型、膜厚、及びキャリア濃度について示す表である。
【００９６】
本実施形態は、前述した第１の実施形態と同様に、ＨＢＴの高出力動作時に、低いオン抵抗を有し且つ高い破壊耐圧を有する、ＨＢＴを実現することを目的とするものである。
【００９７】
図４に示すように、ＭＯＣＶＤ法又はＭＢＥ法による結晶成長により、基板２００上には、サブコレクタ層２０１、第１のコレクタ層２０２、組成傾斜型コレクタ層２０８、第２のコレクタ層２０３、ベース層２０４、第１のエミッタ層２０５、第２のエミッタ層２０６、及びエミッタコンタクト層２０７が下から順に積層されている。
【００９８】
このように、本実施形態に係るＨＢＴのでは、図４に示すように、第１のコレクタ層２０２と第２のコレクタ層２０３との間には、膜厚２０００[Å]で濃度が１×１０16[ｃｍ-3]のｎ型ＡｌxＧａ(1-x)Ａｓよりなる組成傾斜型コレクタ層２０８が形成されている。
【００９９】
また、リソグラフィ、エッチング及び蒸着等のプロセス技術による加工が施されて、図４に示すように、サブコレクタ層２０１上には、コレクタ電極２０９が形成されており、ベース層２０４上には、ベース電極２１０が形成されており、また、エミッタコンタクト層２０７上には、エミッタ電極２１１が形成されている。
【０１００】
本実施形態に係るＨＢＴにおける、基板及び各半導体層についての、材料、導電型、膜厚、及びキャリア濃度について、以下に示す[表２]に記す。
【０１０１】
【表２】
2007103784.tif 000005
【０１０２】
ここで、ＡｌxＧａ(1-x)Ａｓよりなる組成傾斜型コレクタ層２０８の組成比は、第２のコレクタ層５０３と第１のコレクタ層４０２との界面に発生する伝導帯の不連続値ΔＥｃ（前述した図１３参照）が緩和又は消滅するように、組成傾斜型コレクタ層２０８における第２のコレクタ層２０３との界面から第１のコレクタ層２０２との界面に向かう方向に変化するように調整されている。
【０１０３】
具体的には、組成傾斜型コレクタ層２０８を構成する材料であるＡｌxＧａ(1-x)Ａｓにおけるｘ値が、組成傾斜型コレクタ層２０８における第１のコレクタ層２０２との界面から第２のコレクタ層２０３との界面に向かう方向に減少するように調整されており、例えば、第１のコレクタ層２０２との界面でのｘ値が０．２５となり、第２のコレクタ層２０３との界面でのｘ値が０となるように調整されている。
【０１０４】
このように、組成傾斜型コレクタ層２０８を構成する材料の組成比を調整することにより、組成傾斜型コレクタ層２０８のバンドギャップが、組成傾斜型コレクタ層２０８における第１のコレクタ層２０２との界面から第２のコレクタ層２０３との界面に向かう方向に小さくなるように調整することができる（後述する図５：Ｅｆ参照）。
【０１０５】
次に、本実施形態の特徴である、第１のコレクタ層２０２と第２のコレクタ層２０３との間に介在する組成傾斜型コレクタ層２０８の効果について、図５を参照しながら説明する。図５は、本発明の第２の実施形態に係るＨＢＴのバンド構造について示す図である。
【０１０６】
図５において、曲線Ｅｃは、伝導帯のバンドについて示しており、曲線Ｅｖは、価電子帯のバンドについて示す。また、図５の縦軸は、各半導体層における伝導帯のバンド及び価電子帯のバンドの各々のエネルギー：Ｅ（ｅＶ）値を示しており、図５の横軸は、エミッタコンタクト層２０７におけるエミッタ電極２１１が形成されている側の面から、各半導体層までの深さ方向の距離：Ｄepth（Å）を示す。
【０１０７】
図５に示すように、組成傾斜型コレクタ層２０８の組成比を調整することにより、組成傾斜型コレクタ層２０８のバンドギャップが、組成傾斜型コレクタ層２０８における第２のコレクタ層２０３との界面から第１のコレクタ層２０２との界面に向かう方向に大きくなるように調整することができる。
【０１０８】
例えば、図５に示すように、組成傾斜型コレクタ層２０８における第２のコレクタ層２０３との界面のバンドギャップが、第２のコレクタ層２０３のバンドギャップと同等になるように、組成傾斜型コレクタ層２０８を構成する材料の組成比を調整する（すなわち、ｘ＝０）。また、図５に示すように、組成傾斜型コレクタ層２０８における第１のコレクタ層２０２との界面のＥｃが、第１のコレクタ層２０２のＥｃと同等になるように、組成傾斜型コレクタ層２０８を構成する材料の組成比を調整する（例えば、ｘ＝０．２５）。
【０１０９】
これにより、図５に示すように、第２のコレクタ層２０３のバンドギャップと組成傾斜型コレクタ層２０８のバンドギャップとの間に差異がないため（Ｅｆ１参照）、第２のコレクタ層２０３と組成傾斜型コレクタ層２０８との界面に発生する伝導帯の不連続値ΔＥｃが消滅すると共に、組成傾斜型コレクタ層２０８のＥｃと第１のコレクタ層２０２のＥｃとの間に差異がないため（Ｅｆ２参照）、組成傾斜型コレクタ層２０８と第１のコレクタ層２０２との界面に発生する伝導帯の不連続値ΔＥｃが消滅する。
【０１１０】
このため、本実施形態に係るＨＢＴでは、第２のコレクタ層２０３内から組成傾斜型コレクタ層２０８内を通過して第１のコレクタ層２０２内へ走行する電子が、第２のコレクタ層２０３と第１のコレクタ層２０２との間に発生する伝導帯の不連続値ΔＥｃの影響を受けて、オン抵抗が高くなることを防止することができるので、低いオン抵抗を有するＨＢＴを実現することができる。
【０１１１】
更には、第１のコレクタ層２０２と第２のコレクタ層２０３との間に発生する伝導帯の不連続値ΔＥｃを消滅させることにより、オン抵抗が高くなることを防止することができるので、コレクタ空乏層走行時間τｃが増大することを防止することができる。そのため、高周波特性の指標であるカットオフ周波数ｆｔが低下することを防止することができるので（前述した式[２]参照）、優れた高周波特性を有するＨＢＴを提供することができる。
【０１１２】
また、サブコレクタ層２０１と第２のコレクタ層２０３との間に第１のコレクタ層２０２が介在することにより、アバランシェブレークダウンが発生し難く、高い破壊耐圧を有するＨＢＴを実現することができる。このように、本実施形態に係るＨＢＴでは、第１のコレクタ層２０２と第２のコレクタ層２０３との間に組成傾斜型コレクタ層２０８が介在することにより、オン抵抗を高めることなく、高い破壊耐圧を有するＨＢＴを実現することができる。
【０１１３】
（第３の実施形態）
以下に、本発明の第３の実施形態に係るＨＢＴの構造について、図６及び[表３]を参照しながら説明する。図６は、本発明の第３の実施形態に係るＨＢＴの構造について示す断面図である。また、[表３]は、本発明の第３の実施形態に係るＨＢＴにおける、基板及び各半導体層についての、材料、導電型、膜厚、及びキャリア濃度について示す表である。
【０１１４】
本実施形態は、前述した第１及び第２の実施形態と同様に、ＨＢＴの高出力動作時に、低いオン抵抗を有し且つ高い破壊耐圧を有する、ＨＢＴを実現することを目的とするものである。
【０１１５】
図６に示すように、ＭＯＣＶＤ法又はＭＢＥ法による結晶成長により、基板３００上には、サブコレクタ層３０１、第１のコレクタ層３０２、スペーサー層３０８、第２のコレクタ層３０３、ベース層３０４、第１のエミッタ層３０５、第２のエミッタ層３０６、及びエミッタコンタクト層３０７が下から順に積層されている。
【０１１６】
このように、本実施形態に係るＨＢＴでは、図６に示すように、第１のコレクタ層３０２と第２のコレクタ層３０３との間には、膜厚が１００Åで濃度が２×１０18[ｃｍ-3]の高濃度ｎ型ＧａＡｓよりなるスペーサー層３０８が形成されている。
【０１１７】
また、リソグラフィ、エッチング及び蒸着等のプロセス技術による加工が施されて、図６に示すように、サブコレクタ層３０１上には、コレクタ電極３０９が形成されており、ベース層３０４上には、ベース電極３１０が形成されており、また、エミッタコンタクト層３０７上には、エミッタ電極３１１が形成されている。
【０１１８】
本実施形態に係るＨＢＴにおける、基板及び各半導体層についての、材料、導電型、膜厚、及びキャリア濃度について、以下に示す[表３]に記す。
【０１１９】
【表３】
2007103784.tif 000006
【０１２０】
ここで、[表３]に示すように、スペーサー層３０８は、第２のコレクタ層３０３の濃度よりも高い濃度を有しており、具体的には、濃度は、１×１０18[ｃｍ-3]以上であって且つ２×１０18[ｃｍ-3]以下の範囲に調整される。
【０１２１】
このようにすると、ＨＢＴの破壊の起点となるスペーサー層３０８内での電界集中を抑制することができる。ここで、ＨＢＴの破壊性は、スペーサー層３０８に含まれる不純物濃度に依存し、具体的には、不純物濃度が２×１０18[ｃｍ-3]よりも高くなると、ＨＢＴの破壊耐性が極端に低下し、ＨＢＴの破壊を招く。そのため、スペーサー層３０８の濃度を上記の範囲に調整することにより、ＨＢＴの破壊の起点となるスペーサー層３０８内での電界集中を抑制することができる。
【０１２２】
次に、本実施形態の特徴である、第１のコレクタ層３０２と第２のコレクタ層３０３との間に介在するスペーサー層３０８の効果について、図７を参照しながら説明する。図７は、本発明の第３の実施形態に係るＨＢＴのバンド構造について示す図である。
【０１２３】
図７において、曲線Ｅｃは、伝導帯のバンドについて示しており、曲線Ｅｖは、価電子帯のバンドについて示す。また、図７の縦軸は、各半導体層における伝導帯のバンド及び価電子帯のバンドの各々のエネルギー：Ｅ（ｅＶ）値を示しており、図７の横軸は、エミッタコンタクト層３０７におけるエミッタ電極３１１が形成されている側の面から、各半導体層までの深さ方向の距離：Ｄepth（Å）を示す。
【０１２４】
第１のコレクタ層３０２と第２のコレクタ層３０３との間に、小さい膜厚を有し且つ高濃度のｎ型不純物を含むスペーサー層３０８を導入することにより、第１のコレクタ層３０２と第２のコレクタ層３０３との間には、高濃度の電子を含む層が局所的に存在しており、図７に示すように、スペーサー層３０８の伝導帯のバンドエネルギー（曲線Ｅｃ参照）は、第２のコレクタ層３０３の伝導帯のバンドエネルギーよりも、エネルギーが負の方向へ引き下げられ、これにより、第１のコレクタ層３０２におけるスペーサー層３０８との界面での伝導帯のバンドエネルギーを、エネルギーが負の方向へ引き下げることができるので、スペーサー層３０８と第１のコレクタ層３０２との界面に発生する伝導帯の不連続値ΔＥｃを実効的に小さくすることができる。
【０１２５】
これにより、第２のコレクタ層３０３内からスペーサー層３０８内を通過して第１のコレクタ層３０２内へ走行する電子が、第２のコレクタ層３０３と第１のコレクタ層３０２との間に発生する伝導帯の不連続値（特に、スペーサー層３０８と第１のコレクタ層３０２との界面に発生する伝導帯の不連続値）の影響を受けて、オン抵抗が高くなることを防止することができるので、低いオン抵抗を有するＨＢＴを実現することができる。
【０１２６】
更には、第１のコレクタ層３０２と第２のコレクタ層３０３との間に発生する伝導帯の不連続値ΔＥｃを実効的に小さくすることにより、オン抵抗が高くなることを防止することができるので、コレクタ空乏層走行時間τｃが増大することを防止することができる。そのため、高周波特性の指標であるカットオフ周波数ｆｔが低下することを防止することができるので（前述した式[２]参照）、優れた高周波特性を有するＨＢＴを提供することができる。
【０１２７】
また、サブコレクタ層３０１と第２のコレクタ層３０３との間に第１のコレクタ層３０２が介在することにより、アバランシェブレークダウンが発生し難く、高い破壊耐圧を有するＨＢＴを実現することができる。このように、本実施形態に係るＨＢＴでは、第１のコレクタ層３０２と第２のコレクタ層３０３との間にスペーサー層３０８が介在することにより、オン抵抗を高めることなく、高い破壊耐圧を有するＨＢＴを実現することができる。
【０１２８】
尚、本発明の第１〜第３の実施形態に係るＨＢＴでは、第１のコレクタ層（１０２、２０２及び３０２）としてアンドープ型ＩｎＧａＰを用いたが、本発明はこれに限定されることはなく、第１のコレクタ層としてｎ型ＩｎＧａＰを用いても良い。
【産業上の利用可能性】
【０１２９】
本発明は、例えば、携帯電話機の送信用高出力電力増幅器に用いられるヘテロ接合バイポーラトランジスタに有用である。
【図面の簡単な説明】
【０１３０】
【図１】本発明の第１の実施形態に係るＨＢＴの構造について示す断面図である。
【図２】本発明の第１の実施形態に係るＨＢＴのバンド構造について示す図である。
【図３】本発明の第１の実施形態に係るＨＢＴのＩｃ−Ｖｃｅ特性について示す図である。
【図４】本発明の第２の実施形態に係るＨＢＴの構造について示す断面図である。
【図５】本発明の第２の実施形態に係るＨＢＴのバンド構造について示す図である。
【図６】本発明の第３の実施形態に係るＨＢＴの構造について示す断面図である。
【図７】本発明の第３の実施形態に係るＨＢＴのバンド構造について示す図である。
【図８】従来のＨＢＴの構造について示す断面図である。
【図９】従来例に係るＨＢＴの構造について示す断面図である。
【図１０】(a) は、従来のＨＢＴにおけるガンメルプロット図であり、(b) は、従来のＨＢＴ及び従来例に係るＨＢＴの各々の、Ｉｃ−Ｖｃｅ特性について示す図である。
【図１１】(a) は、低電流時での従来のＨＢＴにおける、第２のコレクタ層内の設計濃度及び電子濃度について示す図であり、(b) は、低電流時での従来のＨＢＴにおける、第２のコレクタ層内の電界強度について示す図である。
【図１２】(a) は、高電流時での従来のＨＢＴにおける、第２のコレクタ層内の設計濃度及び電子濃度について示す図であり、(b) は、高電流時での従来のＨＢＴにおける、第２のコレクタ層内の電界強度について示す図である。
【図１３】従来例に係るＨＢＴのバンド構造について示す図である。
【符号の説明】
【０１３１】
１００，２００，３００                    基板
１０１，２０１，３０１                    サブコレクタ層
１０２，２０２，３０２                    第１のコレクタ層
１０３，２０３，３０３                    第２のコレクタ層
１０４，２０４，３０４                    ベース層
１０５，２０５，３０５                    第１のエミッタ層
１０６，２０６，３０６                    第２のエミッタ層
１０７，２０７，３０７                    エミッタコンタクト層
１０８                                    デルタドープ層
２０８                                    組成傾斜型コレクタ層
３０８                                    スペーサー層
１０９，２０９，３０９                    コレクタ電極
１１０，２１０，３１０                    ベース電極
１１１，２１１，３１１                    エミッタ電極
４０２                                    第１のコレクタ層
５００                                    基板
５０１                                    サブコレクタ層
５０３                                    第２のコレクタ層
５０４                                    ベース層
５０５                                    第１のエミッタ層
５０６                                    第２のエミッタ層
５０７                                    エミッタコンタクト層
５０９                                    コレクタ電極
５１０                                    ベース電極
５１１                                    エミッタ電極
【図１】
2007103784.tif 000007
【図２】
2007103784.tif 000008
【図３】
2007103784.tif 000009
【図４】
2007103784.tif 000010
【図５】
2007103784.tif 000011
【図６】
2007103784.tif 000012
【図７】
2007103784.tif 000013
【図８】
2007103784.tif 000014
【図９】
2007103784.tif 000015
【図１０】
2007103784.tif 000016
【図１１】
2007103784.tif 000017
【図１２】
2007103784.tif 000018
【図１３】
2007103784.tif 000019