(57)【要約】【課題】低消費電力でありながら大きな負性抵抗を得ることができる発振回路を提供する。【解決手段】発振回路は、ＳＡＷ振動子Ｘと、ＳＡＷ振動子Ｘと信号路を介して並列接続され発振駆動されるＣＭＯＳインバータＡ１〜Ａ３と、ＣＭＯＳインバータＡ１〜Ａ３の出力側と入力側との間に、ＣＭＯＳインバータＡ１〜Ａ３の出力側から入力側に信号が正帰還するように、接続された負性抵抗増加回路１０と、負性抵抗増加回路１０とＣＭＯＳインバータＡ１〜Ａ３の入力側との間に接続する容量素子としての帰還用コンデンサＣｆと、を含む。【選択図】図１
2007221197.tif 000002
【特許請求の範囲】
【請求項１】
ＳＡＷ振動子と、
前記ＳＡＷ振動子と信号路を介して並列接続され発振駆動されるＣＭＯＳインバータと、
前記ＣＭＯＳインバータの出力側と入力側との間に、前記ＣＭＯＳインバータの出力側から入力側に信号が正帰還するように、接続された負性抵抗増加回路と、
前記負性抵抗増加回路と前記ＣＭＯＳインバータの入力側との間に接続する容量素子と、
を含むことを特徴とする発振回路。
【請求項２】
請求項１記載の発振回路において、
前記負性抵抗増加回路は、カレントミラー回路を負荷としたソース接地増幅回路であることを特徴とする発振回路。
【請求項３】
請求項１記載の発振回路において、
前記ＣＭＯＳインバータが複数接続されていることを特徴とする発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路に関するものである。
【背景技術】
【０００２】
近年、ネットワークの高速・大容量化に伴い、光デジタル通信ネットワークや無線ＬＡＮなどにおける高安定基準周波数発生源の重要性が高まっている。これらの基準周波数源として、水晶発振器やＳＡＷ発振器が製品化されている。さらに高性能化を目的として研究開発が活発化しており、６００ＭＨｚ低ジッタ水晶発振器やＳＴＷ振動子を用いたデュアルバンド６００ＭＨｚ発振器、ＺｎＯ／Ｓｉ構造ＳＡＷ電圧制御発振器に関する研究などが報告されている。
【０００３】
１００ＭＨｚ〜数ＧＨｚ帯における圧電発振器は、圧電振動子をフィルタとして用いる伝送形の発振器と共振器として用いる共振型発振器に大別される。共振型発振器では、主にコルピッツ発振回路が用いられている。１００ＭＨｚ以上のコルピッツ発振回路では、十分な負性抵抗を得るためには発振周波数を決定する容量の値が小さくなり、寄生容量の影響が大きくなる。電圧制御発振器を構成する場合に周波数可変範囲が十分取れない、などの問題が生じる。これに対して、コルピッツ発振回路のコレクタ端子からエミッタ端子に容量結合で帰還を加えることにより負性抵抗を増加させる回路やコルピッツ発振回路の出力を、エミッタフォロワを介して帰還することにより負性抵抗を増加させる回路が提案されている。これらの回路は、簡単な回路の追加により負性抵抗が増大し、高周波発振回路として有効である（例えば、非特許文献１参照）。
【０００４】
【非特許文献１】負性抵抗増加回路を付加した高周波圧電発振回路（横浜国立大学  足立武彦  平成１７年８月）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、発振回路でなるべく大きな負性抵抗を得ようとすると発振回路の消費電力が大きくなってしまう傾向にある。
【０００６】
本発明は、このような従来の問題点に着目してなされたもので、低消費電力でありながら大きな負性抵抗を得ることができる発振回路を提供することにある。
【課題を解決するための手段】
【０００７】
（１）本発明に係る発振回路は、ＳＡＷ振動子と、前記ＳＡＷ振動子と信号路を介して並列接続され発振駆動されるＣＭＯＳインバータと、前記ＣＭＯＳインバータの出力側と入力側との間に、前記ＣＭＯＳインバータの出力側から入力側に信号が正帰還するように、接続された負性抵抗増加回路と、前記負性抵抗増加回路と前記ＣＭＯＳインバータの入力側との間に接続する容量素子と、を含む。本発明によれば、ＣＭＯＳインバータ発振器とは別に負性抵抗だけを大きくする負性抵抗増加回路を別途取り付けることにより、負性抵抗を大きくするが消費電力は上がらないようにすることができる。
【０００８】
（２）この発振回路において、前記負性抵抗増加回路は、カレントミラー回路を負荷としたソース接地増幅回路であってもよい。
【０００９】
（３）この発振回路において、前記ＣＭＯＳインバータが複数接続されていてもよい。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照して説明する。
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態に係る発振回路の図である。本実施の形態に係る発振回路は、ＳＡＷ振動子Ｘと、複数のＣＭＯＳインバータＡ１〜Ａ３と、負性抵抗増加回路１０と、容量素子としての帰還用コンデンサＣｆとを含む。
【００１１】
ＳＡＷ振動子Ｘは振動源である。
【００１２】
ＣＭＯＳインバータＡ１〜Ａ３は、ＳＡＷ振動子Ｘと信号路を介して並列接続され発振駆動する。ＣＭＯＳインバータ発振回路２０は、ＳＡＷ振動子Ｘ、ＣＭＯＳインバータＡ１〜Ａ３と、コンデンサＣｇと、コンデンサＣｄとを含んでいる。ＣＭＯＳインバータ発振回路２０は、従続接続されたＣＭＯＳインバータＡ１〜Ａ３と、コンデンサＣｇおよびＣｄとにより、ＳＡＷ振動子Ｘを継続的に振動させるための負性抵抗を発生する。これらのＣＭＯＳインバータＡ１〜Ａ３は、ＰチャネルＭＯＳトランジスタＰ１〜Ｐ３とＮチャネルＭＯＳトランジスタＮ１〜Ｎ３とを、それぞれ相補的に組み合わせて構成されている。ＣＭＯＳインバータを３段接続することによって、低消費電力を実現しながら高い負性抵抗が得られる。
【００１３】
負性抵抗増加回路１０は、ＣＭＯＳインバータＡ１〜Ａ３の出力側と入力側との間に、ＣＭＯＳインバータＡ１〜Ａ３の出力側から入力側に信号が正帰還するように、接続されている。ＣＭＯＳインバータ発振回路２０のドレイン端子の信号電圧を検出し、負性抵抗増加回路１０により増幅・位相推移させて、帰還用コンデンサＣｆによりゲート端子に帰還する。
【００１４】
負性抵抗増加回路１０には、さまざまな構成が可能である。例えば、負性抵抗増加回路１０は、カレントミラー回路を負荷としたソース接地増幅回路である。負性抵抗増加回路１０がカレントミラー回路を負荷としたソース接地増幅回路で構成した場合の例を図１に示す。カレントミラー回路に流れる電流Ｉ１を調整してトランジスタＱ１，Ｑ２で構成されるソース接地増幅回路のピーキングを行い高周波における負性抵抗増加回路１０の電圧増幅度を増加させる。また、同時に、負性抵抗増加回路１０の位相推移量が変化する。これらの効果によって、所望の周波数で負性抵抗を増大させる。
【００１５】
帰還用コンデンサＣｆは、負性抵抗増加回路１０とＣＭＯＳインバータＡ１〜Ａ３の入力側との間に接続される。帰還用コンデンサＣｆは、負性抵抗増加回路１０とＣＭＯＳインバータＡ１〜Ａ３の入力側との間の信号路を直流的に分離している。
【００１６】
本実施の形態に係る発振回路は上述のように構成されており、以下その動作について説明する。
【００１７】
図１において、端子Ｘｉｎ−端子Ｘｏｕｔから見た能動回路側の特性は負性抵抗−Ｒｉと等価容量Ｃｉの直列回路で表される。能動回路に流れ込む電流が十分小さい場合の負性抵抗、すなわち、小信号負性抵抗は、発振起動時の負性抵抗を示し、発振のし易さを評価する重要な特性である。
【００１８】
ところが、負性抵抗−Ｒｉが小さくなってしまう要因がいくつかある。その一つがトランジスタのゲートとドレイン間にある負性容量である。トランジスタのミラー効果（入力電極と出力電極の間の容量Ｃが及ぼす効果）により本来ゲート−ドレイン間容量が、例えば、アンプのゲインが１０倍であると、１０倍のゲート−ドレイン間容量の大きさに見えてしまう現象である。これによりＳＡＷ振動子Ｘの共振現象を等価回路にしたときのインダクタンスＬを打ち消すことになってしまう。ＳＡＷ振動子Ｘの発振が取れなくなる。
【００１９】
この現象を回避するためには、ゲート−ドレイン間容量に対して負の容量を作って相殺させる。発振回路の端子Ｘｏｕｔから端子Ｘｉｎに信号を正帰還で増幅させて戻す。発振回路は戻りループがあるが、これとは別のループにより、Ａ倍の増幅器（負性抵抗増加回路１０）を接続し正帰還させる。さらに、負性抵抗増加回路１０はカレントミラー回路を負荷としたソース接地増幅回路を用いる。これにより、カレントミラー部は定電流回路のため出力インピーダンスが高くなるので、ゲインを最大にできる。また、負性抵抗増加回路１０とＣＭＯＳインバータ発振回路２０の入力側との間の信号路を直流的に分離することができる。さらに、帰還用コンデンサＣｆの値を周波数に依存しない自由度の高い設定にすることができる。なお、負性抵抗増加回路の帰還の条件は位相がゼロになるようにする。その場合、非特許文献１より下記が得られる。
【００２０】
【数１】
2007221197.tif 000003
ただし、Ｒｎは発振回路の負性抵抗、ＲｉｏはＣＭＯＳインバータ発振器の負性抵抗、ＣｉｏはＣＭＯＳインバータ発振器の容量、Ｃｆは帰還用コンデンサの容量、Ａは負性抵抗増加回路の利得、ωは角周波数である。したがって、負性抵抗増加回路の利得Ａをある程度とれば、発振回路の負性抵抗Ｒｎを増大できる。
【００２１】
一般的に発振回路では十分な大きさの負性抵抗−Ｒｉを得ることが非常に大事な項目になっているが、負性抵抗−Ｒｉを大きくしようとすると発振回路の消費電力が大きくなってしまう傾向にある。これを発振回路とは別に負性抵抗−Ｒｉだけを大きくする回路を別途取り付けて、それによって負性抵抗−Ｒiは大きくなるのだけれども消費電力は上がらないように回避することができる。
【００２２】
なお、負性抵抗増加回路１０は、実際に負性抵抗−Ｒｉそのものを増加させているのではなく、負性抵抗−Ｒｉを阻害する要因を抑える回路である。
【００２３】
これにより、低消費電力でありながら大きな負性抵抗−Ｒｉを得ることができる。
（第２の実施の形態）
図２は、本発明を適用した第２の実施の形態に係る発振回路の図である。本実施の形態では、負性抵抗増加回路３０がカレントミラー回路を負荷としたソース接地増幅回路３段で構成されている。負性抵抗増加回路３０がカレントミラー回路を負荷としたソース接地増幅回路３段で構成した場合の例を図２に示す。カレントミラー回路に流れる電流Ｉ１を調整してトランジスタＱ１１，Ｑ１２で構成されるソース接地増幅回路、トランジスタＱ２１，Ｑ２２で構成されるソース接地増幅回路およびトランジスタＱ３１，Ｑ３２で構成されるソース接地増幅回路のピーキングを行って、高周波における負性抵抗増加回路３０の電圧増幅度を増加させる。また、同時に、負性抵抗増加回路３０の位相推移量が変化する。これらの効果によって、所望の周波数で負性抵抗を増大させる。その他の構成については、第１の実施の形態で説明した内容を適用することができる。
【００２４】
これにより、さらに低消費電力でありながら大きな負性抵抗−Ｒｉを得ることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１の実施の形態に係る発振回路の図である。
【図２】本発明の第２の実施の形態に係る発振回路の図である。
【符号の説明】
【００２６】
Ｘ…ＳＡＷ振動子  Ａ１〜Ａ３…ＣＭＯＳインバータ  １０…負性抵抗増加回路  Ｃｆ…帰還用コンデンサ  ２０…ＣＭＯＳインバータ発振回路  ３０…負性抵抗増加回路。
【図１】
2007221197.tif 000004
【図２】
2007221197.tif 000005