(57)【要約】【課題】ＤＣ−ＤＣコンバータにおいて、無負荷または軽負荷時においても、出力電圧を目標電圧に正確に一致させることができるようにする。【解決手段】インダクタ１０１と、インダクタ１０１におけるエネルギーの蓄積と放出を切り替える主スイッチ素子１０３と、主スイッチ素子１０３をオン状態とオフ状態とに切り替える制御信号ＶＧ１を出力する主スイッチ制御回路１０２を有するＤＣ−ＤＣコンバータ１００において、前記制御信号ＶＧ１に応じ、ミュート制御回路１０９によって、ミュート回路１１０のオン状態とオフ状態とを切り替え、副スイッチ素子１０７から出力端子へ流れる漏れ電流を吸収する。【選択図】図１
2007221860.tif 000002
【特許請求の範囲】
【請求項１】
供給電源から供給された供給電圧を昇圧するＤＣ−ＤＣコンバータであって、
前記供給電源からの電力供給を受けてエネルギーを蓄積し、前記供給電圧よりも大きな誘起電圧を発生して、蓄積したエネルギーを放出するインダクタと、
前記インダクタにおけるエネルギーの蓄積と放出を切り替える主スイッチ素子と、
前記主スイッチ素子をオン状態とオフ状態とに切り替える主スイッチ制御信号を出力する主スイッチ制御回路と、
前記インダクタがエネルギーを放出するときに電流を通過させて、昇圧された電圧を出力する出力端子と、
前記インダクタがエネルギーを放出するときに、前記出力端子に電流を通過させる否かを切り替える副スイッチ素子と、
前記出力端子から出力される電圧と目標電圧との差電圧を検出する誤差検出回路と、
前記差電圧に応じたパルス幅を有するＰＷＭ信号を出力する誤差・パルス変換回路と、
前記ＰＷＭ信号に基づき、前記副スイッチ素子をオン状態とオフ状態とに切り替える副スイッチ制御信号を出力する副スイッチ制御回路と、
前記副スイッチ制御回路と前記副スイッチ素子との間に設けられ、前記副スイッチ制御信号に応じた電圧の信号を生成して、前記副スイッチ素子をオン状態とオフ状態とに切り替えるレベルシフト回路と、
前記副スイッチ素子から前記出力端子へ流れる漏れ電流を吸収するか否かを切り替えるミュート回路と、
前記主スイッチ制御信号に応じ、前記ミュート回路をオン状態とオフ状態とに切り替えるミュート制御回路と、
を備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
請求項１のＤＣ−ＤＣコンバータであって、
前記ミュート制御回路は、前記主スイッチ素子がオフ状態、かつ前記誘起電圧が所定の基準電圧よりも高い場合に、前記漏れ電流を吸収するように構成されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１のＤＣ−ＤＣコンバータであって、
前記ミュート制御回路は、前記主スイッチ素子がオフ状態、かつ前記出力端子における電圧が所定の基準電圧よりも高い場合に、前記漏れ電流を吸収するように構成されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項１のＤＣ−ＤＣコンバータであって、
前記ミュート制御回路は、前記主スイッチ素子がオフ状態、かつ前記副スイッチ素子において前記インダクタと接続された側の一端における電圧が、前記副スイッチ素子の他端の電圧よりも低い場合に、前記漏れ電流を吸収するように構成されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項５】
請求項１のＤＣ−ＤＣコンバータであって、
前記副スイッチ素子とミュート回路を、それぞれ複数備えていることを特徴とするＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源から供給された直流電圧を所望のレベルに昇圧するＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
電源から供給された直流電圧を所望のレベルに昇圧するＤＣ−ＤＣコンバータとして、従来から種々のものが知られている（例えば特許文献１を参照）。例えば、図９は、昇圧を行う１個のインダクタを複数の昇圧コンバータで共有する構造を有する多出力ＤＣ−ＤＣコンバータ５００の構成を示すブロック図である。多出力ＤＣ−ＤＣコンバータ５００は、入力端子に直流電源３０が接続され、出力端子１に負荷４０が接続され、出力端子２に負荷５０が接続された状態で動作し、直流電源３０から供給された電源入力電位ＶＩＮを所定のレベル（目標電圧）に昇圧して、出力端子１から出力電圧ＶＯ１を出力し、出力端子２から出力電圧ＶＯ２を出力する。なお、負荷４０・５０は、出力電圧によって駆動される任意の回路（例えば、液晶ディスプレイ等）である。
【０００３】
多出力ＤＣ−ＤＣコンバータ５００は、図９に示すように、インダクタ５０１、主スイッチ制御回路５０２、主スイッチ素子５０３、誤差検出回路５０４〜５０５、誤差・パルス変換回路５０６〜５０７、副スイッチ制御回路５０８、副スイッチ素子５０９〜５１０、レベルシフト回路５１１〜５１２、整流回路５１３〜５１４、および平滑回路５１５〜５１６を備えている。
【０００４】
インダクタ５０１は、直流電源３０から電力供給を受けてエネルギーを蓄積し（充電動作）、蓄積したエネルギーに基づき、電源入力電位ＶＩＮよりも高い誘起電圧を発生させる（放電動作）ようになっている。
【０００５】
主スイッチ制御回路５０２は、所定の周期でＨレベルとＬレベルとに切り替わる制御信号ＶＧ１を主スイッチ素子５０３に出力して、主スイッチ素子５０３のオン／オフを制御するようになっている。
【０００６】
主スイッチ素子５０３は、制御信号ＶＧ１でオン／オフが制御されて、インダクタ５０１へのエネルギーの蓄積と、インダクタ５０１における誘起電圧の発生とを制御するようになっている。
【０００７】
誤差検出回路５０４は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出し、誤差検出回路５０５は、出力電圧ＶＯ２と目標電圧ＶＲＥＦ２との差電圧ＶＥ２を検出するようになっている。
【０００８】
誤差・パルス変換回路５０６は、差電圧ＶＥ１に応じたパルス幅を有するＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号（以下、制御信号ＶＣＰ１と呼ぶ）を出力し、誤差・パルス変換回路５０７は、差電圧ＶＥ１に応じたパルス幅を有するＰＷＭ信号（以下、制御信号ＶＣＰ２と呼ぶ）を出力するようになっている。
【０００９】
副スイッチ制御回路５０８は、レベルシフト回路５１１〜５１２を介して、副スイッチ素子５０９〜５１０のオン／オフを制御するようになっている。
【００１０】
副スイッチ素子５０９は、制御信号ＶＧ２でオン／オフが制御され、整流回路５１３に電流を流すか否かを切り替え、副スイッチ素子５１０は、制御信号ＶＧ３でオン／オフが制御され、整流回路５１４に電流を流すか否かを切り替えるようになっている。
【００１１】
レベルシフト回路５１１は、制御信号ＶＣＴ１に応じ、副スイッチ素子５０９に制御信号ＶＧ２を出力し、レベルシフト回路５１２は、制御信号ＶＣＴ２に応じ、副スイッチ素子５１０に制御信号ＶＧ３を出力するようになっている。
【００１２】
整流回路５１３〜５１４は、流入電流を整流するようになっている。
【００１３】
平滑回路５１５〜５１６は、入力された電流からリプルを除去するようになっている。
【００１４】
多出力ＤＣ−ＤＣコンバータ５００の動作の概要は、以下のとおりである。
【００１５】
主スイッチ素子５０３は、所定の周期でオン状態とオフ状態とに切り換わる。主スイッチ素子５０３がオン状態である間は、インダクタ５０１は、直流電源３０から電力供給を受けてエネルギーを蓄積する（充電動作）。主スイッチ素子５０３がオン状態からオフ状態に変化すると、インダクタ５０１は、蓄積したエネルギーを放出する（放電動作）。放電期間において副スイッチ素子５０９がオン状態であれば、インダクタ５０１から放電されるエネルギーによって、副スイッチ素子５０９より後段の回路（以下、第１の出力回路という）に電流が流れ、出力電圧ＶＯ１が上昇する。誤差検出回路５０５は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出する。誤差・パルス変換回路５０６は、誤差検出回路５０５で検出された差電圧ＶＥ１に応じたパルス幅を有する制御信号ＶＣＰ１を出力する。制御信号ＶＣＰ１は、副スイッチ制御回路５０８で制御信号ＶＣＴ１に変換され、さらに、制御信号ＶＣＴ１は、レベルシフト回路５１１で制御信号ＶＧ２に変換される。副スイッチ素子５０９は、制御信号ＶＧ２によってオン／オフ制御される。インダクタ５０１は、充電および放電を繰り返し、副スイッチ素子５０９は放電期間において必要に応じてオン状態に制御される。これにより、出力電圧ＶＯ１は、目標電圧ＶＲＥＦ１まで段階的に上昇する。
【００１６】
すなわち、多出力ＤＣ−ＤＣコンバータ５００は、選択的にレベルシフト動作を行うレベルシフト回路５１１を備え、副スイッチ制御回路５０８から出力された制御信号ＶＣＴ１に応じて、副スイッチ素子５０９のソース電位、または、当該ソース電位よりも所定量だけ低い電位のいずれかを副スイッチ素子５０９のゲートに印加することにより、副スイッチ素子５０９のオン／オフ制御を行うことを特徴としている。
【００１７】
また、第２の出力回路（副スイッチ素子５１０より後段の回路）は、第１の出力回路と同じ構成および同じ機能を有しているので、出力電圧ＶＯ２も、目標電圧ＶＲＥＦ２まで段階的に上昇する。
【特許文献１】特開２００５−１６８２８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上記の多出力ＤＣ−ＤＣコンバータ５００では、充電から放電への移行する期間（移行期間）では、図１０に示すように、レベルシフト回路５１１（またはレベルシフト回路５１２）の電源となるインダクタ５０１の誘起電圧ＶＰが、数ナノｓｅｃ以下の急峻な立ち上がりであるため、その時間内でレベルシフト回路５１１（またはレベルシフト回路５１２）が安定して制御信号ＶＧ２（または制御信号ＶＧ３）を出力できない。
【００１９】
また、その制御信号ＶＧ２（または制御信号ＶＧ３）によって制御される副スイッチ素子５０９（または副スイッチ素子５１０）は、ＭＯＳトランジスタ等が用いられるが、小さいＯＮ抵抗が必要なので、大きいサイズのものが用いられる。すなわち、そのＭＯＳトランジスタの寄生容量は、大きく急峻な時間内での動作に追従できない。
【００２０】
したがって、移行期間においては、副スイッチ素子５０９（または副スイッチ素子５１０）は、不定状態（ＯＮ／ＯＦＦ両存在）に陥る。
【００２１】
この不定状態のときに、例えば副スイッチ素子５０９がＯＮであれば、インダクタ５０１に蓄えられたエネルギーが各出力ＶＯ１に漏れ込んでしまう。この際、出力電圧ＶＯ１が、設定電圧よりも低ければ問題にはならないが、無負荷または軽負荷の状態で、出力電圧ＶＯ１が設定電圧になってからこの現象が発生すると、出力電圧ＶＯ１が設定電圧を超えてしまう。
【００２２】
本発明は、前記の問題に着目してなされたものであり、ＤＣ−ＤＣコンバータにおいて、無負荷または軽負荷時においても、出力電圧を目標電圧に正確に一致させることができるようにすることを目的としている。
【課題を解決するための手段】
【００２３】
前記の課題を解決するため、請求項１の発明は、
供給電源から供給された供給電圧を昇圧するＤＣ−ＤＣコンバータであって、
前記供給電源からの電力供給を受けてエネルギーを蓄積し、前記供給電圧よりも大きな誘起電圧を発生して、蓄積したエネルギーを放出するインダクタと、
前記インダクタにおけるエネルギーの蓄積と放出を切り替える主スイッチ素子と、
前記主スイッチ素子をオン状態とオフ状態とに切り替える主スイッチ制御信号を出力する主スイッチ制御回路と、
前記インダクタがエネルギーを放出するときに電流を通過させて、昇圧された電圧を出力する出力端子と、
前記インダクタがエネルギーを放出するときに、前記出力端子に電流を通過させる否かを切り替える副スイッチ素子と、
前記出力端子から出力される電圧と目標電圧との差電圧を検出する誤差検出回路と、
前記差電圧に応じたパルス幅を有するＰＷＭ信号を出力する誤差・パルス変換回路と、
前記ＰＷＭ信号に基づき、前記副スイッチ素子をオン状態とオフ状態とに切り替える副スイッチ制御信号を出力する副スイッチ制御回路と、
前記副スイッチ制御回路と前記副スイッチ素子との間に設けられ、前記副スイッチ制御信号に応じた電圧の信号を生成して、前記副スイッチ素子をオン状態とオフ状態とに切り替えるレベルシフト回路と、
前記副スイッチ素子から前記出力端子へ流れる漏れ電流を吸収するか否かを切り替えるミュート回路と、
前記主スイッチ制御信号に応じ、前記ミュート回路をオン状態とオフ状態とに切り替えるミュート制御回路と、
を備えたことを特徴とする。
【００２４】
これにより、その漏れ込み電力を出力端子から出力させないようにできる。それゆえ、無負荷または軽負荷時においても、出力電圧ＶＯ１を目標電圧に正確に一致させることができる。
【００２５】
また、請求項２の発明は、
請求項１のＤＣ−ＤＣコンバータであって、
前記ミュート制御回路は、前記主スイッチ素子がオフ状態、かつ前記誘起電圧が所定の基準電圧よりも高い場合に、前記漏れ電流を吸収するように構成されていることを特徴とする。
【００２６】
これにより、主スイッチ素子がオフ状態、かつ誘起電圧が所定の基準電圧よりも高い場合に、漏れ電流が吸収される。
【００２７】
また、請求項３の発明は、
請求項１のＤＣ−ＤＣコンバータであって、
前記ミュート制御回路は、前記主スイッチ素子がオフ状態、かつ前記出力端子における電圧が所定の基準電圧よりも高い場合に、前記漏れ電流を吸収するように構成されていることを特徴とする。
【００２８】
これにより、主スイッチ素子がオフ状態、かつ出力端子における電圧が所定の基準電圧よりも高い場合に、漏れ電流が吸収される。
【００２９】
また、請求項４の発明は、
請求項１のＤＣ−ＤＣコンバータであって、
前記ミュート制御回路は、前記主スイッチ素子がオフ状態、かつ前記副スイッチ素子において前記インダクタと接続された側の一端における電圧が、前記副スイッチ素子の他端の電圧よりも低い場合に、前記漏れ電流を吸収するように構成されていることを特徴とする。
【００３０】
これにより、主スイッチ素子がオフ状態、かつ副スイッチ素子において前記インダクタと接続された側の一端における電圧が、副スイッチ素子の他端の電圧よりも低い場合に、漏れ電流が吸収される。
【００３１】
また、請求項５の発明は、
請求項１のＤＣ−ＤＣコンバータであって、
前記副スイッチ素子とミュート回路を、それぞれ複数備えていることを特徴とする。
【００３２】
これにより、昇圧を行う１個のインダクタで、複数種類の電圧を出力する多出力ＤＣ−ＤＣコンバータを構成できる。
【発明の効果】
【００３３】
本発明によれば、充電期間から放電期間の移行期間において、漏れ込み電力を出力端子から出力させないようにできるので、無負荷または軽負荷時においても、出力電圧を目標電圧に正確に一致させることができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施形態について図面を参照しながら説明する。
【００３５】
《発明の実施形態１》
図１は、本発明の実施形態１に係るＤＣ−ＤＣコンバータ１００の構成を示すブロック図である。ＤＣ−ＤＣコンバータ１００は、入力端子に直流電源１０が接続され、出力端子に負荷２０が接続された状態で動作し、直流電源１０から供給された電源入力電位ＶＩＮを所定のレベル（目標電圧）に昇圧して、出力端子から出力電圧ＶＯ１を出力する。なお、負荷２０は、出力電圧ＶＯ１によって駆動される任意の回路（例えば、液晶ディスプレイ等）である。
【００３６】
（ＤＣ−ＤＣコンバータ１００の構成）
ＤＣ−ＤＣコンバータ１００は、図１に示すように、インダクタ１０１、主スイッチ制御回路１０２、主スイッチ素子１０３、誤差検出回路１０４、誤差・パルス変換回路１０５、副スイッチ制御回路１０６、副スイッチ素子１０７、レベルシフト回路１０８、ミュート制御回路１０９、ミュート回路１１０、整流回路１１１、および平滑回路１１２を備えている。
【００３７】
インダクタ１０１は、直流電源１０から電力供給を受けてエネルギーを蓄積し（充電動作）、蓄積したエネルギーに基づき、電源入力電位ＶＩＮよりも高い誘起電圧を発生させる（放電動作）ようになっている。
【００３８】
主スイッチ制御回路１０２は、主スイッチ素子１０３のオン／オフを制御するようになっている。より詳細には、主スイッチ制御回路１０２は、直流電源１０から電源供給を受け、所定の周期でＨレベルとＬレベルとに切り替わる制御信号ＶＧ１を主スイッチ素子１０３に出力する。
【００３９】
主スイッチ素子１０３は、例えばＮチャネルＭＯＳトランジスタによって構成され、ドレインにインダクタ１０１の一端が接続され、ゲートに制御信号ＶＧ１が入力されている。これにより、主スイッチ素子１０３は、制御信号ＶＧ１がＨレベルのときはオン状態になり、制御信号ＶＧ１がＬレベルのときはオフ状態になる。すなわち、主スイッチ素子１０３は、制御信号ＶＧ１でオン／オフが制御されて、インダクタ１０１へのエネルギーの蓄積と、インダクタ１０１における誘起電圧の発生とを制御するようになっている。
【００４０】
誤差検出回路１０４は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出するようになっている。
【００４１】
誤差・パルス変換回路１０５は、誤差検出回路１０４で検出された差電圧ＶＥ１に応じたパルス幅を有するＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号（以下、制御信号ＶＣＰ１と呼ぶ）を出力するようになっている。ただし、制御信号ＶＣＰ１のパルス幅は、放電期間の長さ以下に制限される。
【００４２】
副スイッチ制御回路１０６は、直流電源１０から電源供給を受け、レベルシフト回路１０８を介して、副スイッチ素子１０７のオン／オフを制御するようになっている。より詳細には、副スイッチ制御回路１０６は、制御信号ＶＧ１の立ち下がりをトリガとして、誤差・パルス変換回路１０５が出力した制御信号ＶＣＰ１のパルス幅と同じ時間だけＨレベルになる制御信号ＶＣＴ１を、レベルシフト回路１０８に出力する。
【００４３】
副スイッチ素子１０７は、例えばＰチャネルＭＯＳトランジスタによって構成され、ゲートに制御信号ＶＧ２（後述）が印加されている。すなわち、副スイッチ素子１０７は、制御信号ＶＧ２でオン／オフが制御され、整流回路１１１に電流を流すか否かを切り替えるようになっている。
【００４４】
レベルシフト回路１０８は、インダクタ１０１の出力側電位ＶＰ（インダクタ１０１と主スイッチ素子１０３のとの接続点の電位）を電源として使用し、副スイッチ制御回路１０６が出力した制御信号ＶＣＴ１に応じ、副スイッチ素子１０７のゲートに印加する制御信号ＶＧ２を出力するようになっている。より詳細には、レベルシフト回路１０８は、制御信号ＶＣＴ１がＬレベルのときは、インダクタ１０１の出力側電位ＶＰを制御信号ＶＧ２のＨレベルとして出力し、制御信号ＶＣＴ１がＨレベルのときは、電位ＶＰよりも所定の電圧ＶＭだけ低い電位（ＶＰ−ＶＭ）を制御信号ＶＧ２のＬレベルとして出力する。したがって、電圧ＶＭを副スイッチ素子１０７の閾値電圧以上の値に設定すれば、副スイッチ素子１０７は、制御信号ＶＣＴ１がＬレベルのときは、ゲート電位がソース電位に一致するのでオフ状態となり、制御信号ＶＣＴ１がＨレベルのときは、ゲート電位がソース電位よりも低くなるのでオン状態となる。なお、ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１０７をオン／オフ制御するためには、ゲート電位を、ソース電位にほぼ一致する状態（このとき、副スイッチ素子１０７はオフ状態になる）と、ソース電位よりも閾値電圧以上低くなる状態（このとき、副スイッチ素子１０７はオン状態になる）とに切り替える必要があるので、レベルシフト回路１０８には、直流電源１０から供給された電源入力電位ＶＩＮではなく、インダクタ１０１の出力側電位ＶＰを電源として使用している。
【００４５】
ミュート制御回路１０９は、充電動作から放電動作に切り替わる瞬間に、主スイッチ制御回路１０２が出力した制御信号ＶＧ１の立下りをトリガにして、ミュート回路１１０を一定の期間だけオンさせる制御信号ＶＧ３を出力するようになっている。
【００４６】
ミュート回路１１０は、例えばＮチャンネルＭＯＳトランジスタにより構成され、ドレインが副スイッチ素子１０７の出力に接続され、ソースが接地されている。また、ゲートに制御信号ＶＧ３が印加されている。すなわち、ミュート回路１１０は、ミュート制御回路１０９によりオン／オフ制御され、インダクタ１０１による漏れ電流を吸収するようになっている。
【００４７】
整流回路１１１は、例えばダイオードによって構成され、流入電流を整流するようになっている。
【００４８】
平滑回路１１２は、整流回路１１１を通過した電流からリプルを除去するようになっている。平滑回路１１２を通過した電流は、出力端子を介して負荷２０に流れ込む。
【００４９】
なお、ここでは、副スイッチ素子１０７と整流回路１１１と平滑回路１１２とを合わせて、出力回路と呼ぶことにする。
【００５０】
（ＤＣ−ＤＣコンバータ１００の動作の概要）
ＤＣ−ＤＣコンバータ１００の動作の概要は、以下のとおりである。主スイッチ素子１０３は、所定の周期でオン状態とオフ状態とに切り換わる。主スイッチ素子１０３がオン状態である間、インダクタ１０１は、直流電源１０から電力供給を受けてエネルギーを蓄積する（充電動作）。主スイッチ素子１０３がオン状態からオフ状態に変化すると、インダクタ１０１は、蓄積したエネルギーを放出する（放電動作）。充電動作から放電動作に切り替わる瞬間にミュート制御回路１０９は、ミュート回路１１０を一定の期間だけオンにする制御信号ＶＧ３を出力する。これにより、ミュート回路１１０は、副スイッチ素子１０７と整流回路１１１を通して出力端子に漏れ込む電流ＩＳＷ３を吸収する。すなわち、インダクタ１０１から、不定状態の副スイッチ素子１０７を通して、出力回路に電流が流れて出力に漏れ込み、出力電圧ＶＯ１を過昇圧させるのを阻止することが可能となる。
【００５１】
次に放電期間において副スイッチ素子１０７がオン状態であれば、インダクタ１０１から放電されるエネルギーによって、副スイッチ素子１０７よりも後段の出力回路に電流が流れ、出力電圧ＶＯ１が上昇する。誤差検出回路１０４は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出する。誤差・パルス変換回路１０５は、検出された差電圧ＶＥ１に応じたパルス幅を有する制御信号ＶＣＰ１を出力する。副スイッチ制御回路１０６は、制御信号ＶＣＰ１のパルス幅に応じ、制御信号ＶＣＴ１を出力する。レベルシフト回路１０８は、制御信号ＶＣＴ１に応じ、制御信号ＶＧ２を出力する。副スイッチ素子１０７は、制御信号ＶＧ２によってオン／オフ制御される。
【００５２】
インダクタ１０１は、充電および放電を繰り返し、副スイッチ素子１０７は、放電期間において必要に応じてオン状態に制御される。これにより、出力電圧ＶＯ１は、目標電圧ＶＲＥＦ１まで段階的に上昇する。すなわち、ＤＣ−ＤＣコンバータ１００は、選択的にレベルシフト動作を行うレベルシフト回路１０８を備え、副スイッチ制御回路１０６から出力された制御信号ＶＣＴ１に応じて、副スイッチ素子１０７のソース電位、または当該ソース電位よりも所定量だけ低い電位のいずれかを副スイッチ素子１０７のゲートに印加することにより、副スイッチ素子１０７のオン／オフ制御を行う。
【００５３】
（ＤＣ−ＤＣコンバータ１００の動作の詳細）
図２は、ＤＣ−ＤＣコンバータ１００における電流と電圧とスイッチ素子の状態の変化を示す図である。以下の各実施形態の説明では、インダクタ１０１が充電動作を行なう期間を充電期間といい、放電動作を行なう期間を放電期間という。また、インダクタ１０１がエネルギーの放出を完了してから、その後、制御信号ＶＧ１が再びＨレベルになるまでにおけるインダクタ１０１の動作を待機といい、待機が行われている期間を待機期間という。また、１つの充電期間と、それに続く放電期間と、それに続く待機期間とを合わせて、昇圧期間という。
【００５４】
図２において、ＩＭＳ１は主スイッチ素子１０３を流れる電流を表し、ＩＬＸはインダクタ１０１を流れる電流を表し、ＩＳＷ１は整流回路１１１の出力電流を表し、ＩＳＷ３はミュート回路１１０を流れる電流（ミュート電流）を表している。以下では、ＶＩＮ＜ＶＯ１（例えば、ＶＩＮは３Ｖ、ＶＯ１は８Ｖ）であるとして、昇圧期間ＴＡ１、ＴＡ２におけるＤＣ−ＤＣコンバータ１００の動作を説明する。
【００５５】
＜昇圧期間ＴＡ１の充電期間ｔ１＞
充電期間では、主スイッチ制御回路１０２は、Ｈレベルの制御信号ＶＧ１を出力する。これにより、主スイッチ素子１０３はオン状態となる。したがって充電期間では、インダクタ１０１を流れる電流ＩＬＸが増加し、インダクタ１０１にエネルギーが蓄積される。なお、充電期間では、電位ＶＰは０Ｖのままである。また、副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。このため、レベルシフト回路１０８はレベルシフト動作を行わず、副スイッチ素子１０７のゲート電位とソース電位は一致する。したがって、副スイッチ素子１０７はオフ状態となる。また、ミュート制御回路１０９は、Ｌレベルの制御信号ＶＧ３を出力する。これによりミュート回路１１０は、オフ状態となる。
【００５６】
また、誤差検出回路１０４は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出する。誤差・パルス変換回路１０５は、差電圧ＶＥ１に応じたパルス幅を有する制御信号ＶＣＰ１を生成する。ただし、制御信号ＶＣＰ１のパルス幅は、放電期間の長さ以下に制限される。図２に示す充電期間ｔ１では、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１の差電圧ＶＥ１が十分に大きいため、制御信号ＶＣＰ１のパルス幅は、放電期間ｔ３の長さに一致している。
【００５７】
＜昇圧期間ＴＡ１の充電から放電への移行期間ｔ２＞
主スイッチ素子１０３がオン状態からオフ状態に移行する期間に、インダクタ１０１に蓄積されたエネルギーによって、インダクタ１０１の両端に誘起電圧が発生して、電位ＶＰが大きく上昇する。副スイッチ制御回路１０６は、制御信号ＶＧ１の立ち下がりをトリガとして（すなわち、移行期間ｔ２の開始時点から）、制御信号ＶＣＰ１のパルス幅と同じ時間だけ、Ｈレベルの制御信号ＶＣＴ１を出力する。また、電位ＶＰは、レベルシフト回路１０８の電源として供給される。そして、レベルシフト回路１０８により、制御信号ＶＧ２のレベルは、制御信号ＶＣＴ１がＬレベルのときは電位ＶＰとなり、制御信号ＶＣＴ１がＨレベルのときは電位（ＶＰ−ＶＭ）となる。ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１０７は、ゲート電位がソース電位よりも閾値電圧以上低いときにオン状態になる。
【００５８】
しかし、移行期間ｔ２では、レベルシフト回路１０８の電源となるインダクタ１０１の誘起電圧ＶＰが、数ナノｓｅｃ以下の急峻な立ち上がりであるため、その時間内でレベルシフト回路１０８が安定して制御信号ＶＧ２を出力できない。また、制御信号ＶＧ２によって制御される副スイッチ素子１０７には、ＭＯＳトランジスタ等が用いられるが、小さいＯＮ抵抗が必要なので、大きいサイズのものが用いられる。そのため、そのＭＯＳトランジスタの寄生容量は大きく、急峻な時間内での動作に追従できない。したがって、移行期間ｔ２において、副スイッチ素子１０７は不定状態（ＯＮ／ＯＦＦ両存在）に陥る。
【００５９】
この不定状態に、ミュート制御回路１０９は、主スイッチ制御回路１０２が出力した制御信号ＶＧ１の立下りをトリガにして、インダクタ１０１のインダクタ値・インダクタ抵抗値などインダクタ１０１の諸特性と直流電源１０の電圧値等により決定される誘起電圧が、レベルシフト回路１０８の安定動作電圧に到達するまでの一定時間だけ、Ｈレベルの制御信号ＶＧ３を出力する。これによりミュート回路１１０（ＮＭＯＳトランジスタ）がオンになる。ミュート回路１１０は、副スイッチ素子１０７と整流回路１１１を通して出力端子に漏れ込む電流ＩＳＷ３を吸収する。そして、ミュート制御回路１０９は、一定時間だけミュート回路１１０をオンに制御した後に、Ｌレベルの制御信号ＶＧ３を出力してミュート回路１１０をオフにする。
【００６０】
＜昇圧期間ＴＡ１の放電期間ｔ３＞
副スイッチ制御回路１０６は、主スイッチ制御回路１０２が出力した制御信号ＶＧ１の立ち下がりをトリガとして（すなわち、移行期間ｔ２の開始時点から）、制御信号ＶＣＰ１のパルス幅と同じ時間だけ、Ｈレベルの制御信号ＶＣＴ１を出力する。先の移行期間ｔ２の不定状態から安定状態になると、レベルシフト回路１０８が出力する制御信号ＶＧ２のレベルは、制御信号ＶＣＴ１がＬレベルのときは電位ＶＰとなり、制御信号ＶＣＴ１がＨレベルのときは電位（ＶＰ−ＶＭ）となる。
【００６１】
ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１０７は、ゲート電位がソース電位よりも閾値電圧以上低いときにはオン状態になる。したがって、制御信号ＶＣＴ１がＬレベルのときは、ゲート電位とソース電位が何れも電位ＶＰとなるので、副スイッチ素子１０７は、オフ状態になる。これに対して、制御信号ＶＣＴ１がＨレベルのときは、副スイッチ素子１０７は、ソース電位が電位ＶＰ、ゲート電位がソース電位よりも低い電位（ＶＰ−ＶＭ）となるので、オン状態になる。
【００６２】
このため、放電期間では制御信号ＶＣＴ１がＨレベルである間は、インダクタ１０１から放出されるエネルギーによって、出力回路に電流ＩＳＷ１が流れて、出力電圧ＶＯ１が上昇する。副スイッチ素子１０７を通過した電流ＩＳＷ１は、整流回路１１１で整流され、平滑回路１１２で平滑化されるので、出力電圧ＶＯ１は放電期間では滑らかに上昇する。上述したように、図２に示す充電期間ｔ１における制御信号ＶＣＰ１のパルス幅は、放電期間ｔ３の長さに一致している。このため、放電期間ｔ３の全体において、制御信号ＶＣＴ１はＨレベルとなり、副スイッチ素子１０７はオン状態となる。この期間ｔ３では、ミュート制御回路１０９からはＬレベルの制御信号ＶＧ３が出力されているので、ミュート回路１１０はそれに従ってオフとなる。したがって、インダクタ１０１から放出されるエネルギーによって出力回路に所定量の電流が流れ、出力電圧ＶＯ１は上昇する。
【００６３】
＜昇圧期間ＴＡ１の待機期間ｔ４＞
インダクタ１０１がエネルギーの放出を完了したときに、電位ＶＰは、電源入力電位ＶＩＮまで低下する。その後、制御信号ＶＧ１が再びＨレベルになるまで、ＤＣ−ＤＣコンバータ１００における電流および電圧は変化しない。待機期間では、主スイッチ制御回路１０２は、Ｌレベルの制御信号ＶＧ１を出力し、副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。このため、主スイッチ素子１０３も副スイッチ素子１０７もオフ状態となる。このように昇圧期間ＴＡ１では、出力電圧ＶＯ１は、所定の上昇幅（図２に示すＶｄ１）だけ上昇する。
【００６４】
＜昇圧期間ＴＡ２の充電期間ｔ５＞
充電期間ｔ５では、ＤＣ−ＤＣコンバータ１００は、充電期間ｔ１と同じ動作を行う。ただし、充電期間ｔ５では、出力電圧ＶＯ１は、目標の電圧に到達しているため、目標電圧ＶＲＥＦ１との差は無い。この場合は、誤差・パルス変換回路１０５からは、Ｌレベルの制御信号ＶＣＰ１が出力される。
【００６５】
＜昇圧期間ＴＡ１の充電から放電への移行期間ｔ６＞
充電期間ｔ６では、ＤＣ−ＤＣコンバータ１００は、充電期間ｔ２と同じ動作を行う。したがって、ミュート制御回路１０９もミュート回路１１０の動作も同様である。この期間も副スイッチ素子１０７を通して流れる漏れ電流ＩＳＷ３は、ミュート回路１１０を流れるので、出力への流れ込みを防止できる。
【００６６】
＜昇圧期間ＴＡ２の放電期間ｔ７＞
誤差・パルス変換回路１０５は、充電期間ｔ５で述べたようにＬレベルの制御信号ＶＣＰ１を出力する。よって、副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。この制御信号ＶＣＴ１を受けて、レベルシフト回路１０８は、副スイッチ素子１０７をオフにする制御信号ＶＧ２を出力する。副スイッチ素子１０７は、ＰチャネルＭＯＳトランジスタなので、ＶＰと同電位の電圧を出力する。この期間では、インダクタ１０１のエネルギーが、レベルシフト回路１０８で消費される微小電力以外には使われないため、出力側電位ＶＰは高いままのレベルが保たれる。
【００６７】
＜昇圧期間ＴＡ２の待機期間ｔ８＞
待機期間ｔ８では、ＤＣ−ＤＣコンバータ１００は、待機期間ｔ４と同じ動作を行う。すなわち、昇圧期間ＴＡ２では、過昇圧にならないように、出力電圧ＶＯ１を目標電圧に正確に一致させることができる。
【００６８】
上記のように、本実施形態によれば、充電期間〜放電期間の移行期間ｔ２およびｔ６において、ミュート回路１１０を使って、その漏れ込み電力を出力端子から出力させないようにできる。それゆえ、無負荷または軽負荷時においても、出力電圧ＶＯ１を目標電圧に正確に一致させることができる。
【００６９】
《発明の実施形態２》
図３は、本発明の実施形態２に係るＤＣ−ＤＣコンバータ２００の構成を示すブロック図である。図３に示すように、ＤＣ−ＤＣコンバータ２００は、ＤＣ−ＤＣコンバータ１００と比べ、ミュート制御回路１０９ではなく、電圧検出回路２０１と論理合成回路２０２によって、ミュート回路１１０の制御を行なう点が異なっている。なお、以下に説明する各実施形態において、前記実施形態１等と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。
【００７０】
電圧検出回路２０１は、出力側電位ＶＰと基準電圧ＶＲＥＦ２を比較して、ＶＰの方が低い場合はＨレベルの制御信号ＶＤ１を出力し、その他の場合はＬレベルの制御信号ＶＤ１を出力するようになっている。基準電圧ＶＲＥＦ２は、レベルシフト回路１０８が安定した動作になり、かつ副スイッチ素子１０７が安定した動作になる電圧を設定する。
【００７１】
論理合成回路２０２は、制御信号ＶＧ１の立下り時に、制御信号ＶＤ１の電圧をモニタして、制御信号ＶＤ１がＨレベルの場合に、Ｈレベルの制御信号ＶＧ３を出力し、そして制御電圧ＶＤ１の立下りによって、制御信号ＶＧ３をＬレベルにして出力するようになっている。
【００７２】
本実施形態では、電圧検出回路２０１と論理合成回路２０２とを合わせたものが、ＤＣ−ＤＣコンバータ１００におけるミュート制御回路１０９に対応する。
【００７３】
（ＤＣ−ＤＣコンバータ２００の動作の概要）
ＤＣ−ＤＣコンバータ２００の動作の概要は、以下の通りである。主スイッチ素子１０３は、所定の周期でオン状態とオフ状態とに切り換わる。主スイッチ素子１０３がオン状態である間は、インダクタ１０１は、直流電源１０から電力供給を受けてエネルギーを蓄積する（充電動作）。主スイッチ素子１０３がオン状態からオフ状態に変化すると、インダクタ１０１は、蓄積したエネルギーを放出する（放電動作）。
【００７４】
電圧検出回路２０１は、インダクタ１０１の出力側電位ＶＰと基準電圧ＶＲＥＦ２を比較し、出力側電位ＶＰが基準電圧ＶＲＥＦ２よりも高い電圧になったら、Ｌレベルの制御信号ＶＤ１を出力する。論理合成回路２０２は、制御信号ＶＤ１と制御信号ＶＧ１を論理合成して制御信号ＶＧ３を生成し、ミュート回路１１０に出力する。これにより、充電動作から放電動作に切り替わる瞬間に、ミュート回路１１０は、一定の期間だけオンになり、ミュート回路１１０は、副スイッチ素子１０７と整流回路１１１を通して出力端子に漏れ込む電流ＩＳＷ３を吸収する。すなわち、インダクタ１０１から、不定状態の副スイッチ素子１０７を通して、出力回路に電流が流れて出力に漏れ込み、出力電圧ＶＯ１を過昇圧させるのを阻止することが可能となる。
【００７５】
次に放電期間において副スイッチ素子１０７がオン状態であれば、インダクタ１０１から放電されるエネルギーによって、副スイッチ素子１０７よりも後段の出力回路に電流が流れ、出力電圧ＶＯ１が上昇する。誤差検出回路１０４は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出する。誤差・パルス変換回路１０５は、検出された差電圧ＶＥ１に応じたパルス幅を有する制御信号ＶＣＰ１を出力する。副スイッチ制御回路１０６は、制御信号ＶＣＰ１のパルス幅に応じ、制御信号ＶＣＴ１を出力する。レベルシフト回路１０８は、制御信号ＶＣＴ１に応じ、制御信号ＶＧ１を出力する。副スイッチ素子１０７は、制御信号ＶＧ１によってオン／オフ制御される。
【００７６】
インダクタ１０１は、充電および放電を繰り返し、副スイッチ素子１０７は、放電期間において必要に応じてオン状態に制御される。これにより、出力電圧ＶＯ１は、目標電圧ＶＲＥＦ１まで段階的に上昇する。すなわち、ＤＣ−ＤＣコンバータ２００は、選択的にレベルシフト動作を行うレベルシフト回路１０８を備え、副スイッチ制御回路１０６から出力された制御信号ＶＣＴ１に応じて、副スイッチ素子１０７のソース電位、または当該ソース電位よりも所定量だけ低い電位のいずれかを副スイッチ素子１０７のゲートに印加することにより、副スイッチ素子１０７のオン／オフ制御を行う。
【００７７】
（ＤＣ−ＤＣコンバータ２００の動作の詳細）
図４は、ＤＣ−ＤＣコンバータ２００における電流と電圧とスイッチ素子の状態の変化を示す図である。図４において、ＩＭＳ１は主スイッチ素子１０３を流れる電流を表し、ＩＬＸはインダクタ１０１を流れる電流を表し、ＩＳＷ１は整流回路１１１の出力電流を表し、ＩＳＷ３はミュート回路１１０のミュート電流を表す。以下では、ＶＩＮ＜ＶＯ１（例えば、ＶＩＮは３Ｖ、ＶＯ１は８Ｖ）であるとして、昇圧期間ＴＡ１、ＴＡ２におけるＤＣ−ＤＣコンバータ２００の動作を説明する。
【００７８】
＜昇圧期間ＴＡ１の充電期間ｔ１＞
充電期間では、主スイッチ制御回路１０２は、Ｈレベルの制御信号ＶＧ１を出力する。これにより、主スイッチ素子１０３はオン状態となる。したがって充電期間では、インダクタ１０１を流れる電流ＩＬＸが増加し、インダクタ１０１にエネルギーが蓄積される。なお、充電期間では、電位ＶＰは０Ｖのままである。また、充電期間では、副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。また、レベルシフト回路１０８は電源として電位ＶＰが供給されるが、充電期間では電位ＶＰが０Ｖであるため、レベルシフト回路１０８はレベルシフト動作を行わない。このため、副スイッチ素子１０７のゲート電位とソース電位は一致し、副スイッチ素子１０７はオフ状態となる。
【００７９】
また、電圧検出回路２０１は、電位ＶＰと出力電圧ＶＯ１を比較してＶＰの方が低い場合は、Ｈレベルの制御信号ＶＤ１を出力する。次に論理合成回路２０２は、主スイッチ制御回路１０２から出力された制御信号ＶＧ１と電圧検出回路２０１から出力された制御信号ＶＤ１とに応じ、ミュート回路１１０に対して制御信号ＶＧ３を出力する。すなわち、論理合成回路２０２は、制御信号ＶＧ１の立下り時に制御信号ＶＤ１をモニタして、制御信号ＶＤ１がＨレベルの場合に、制御信号ＶＧ３としてＨレベルを出力する。そして、制御信号ＶＤ１の立下りによって、制御信号ＶＧ３としてＬレベルを出力する。よって、この期間では、ミュート回路１１０に対する制御信号ＶＧ３は、Ｌレベルになるので、ミュート回路１１０はオフとなる。
【００８０】
また、充電期間では、誤差検出回路１０４は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出する。誤差・パルス変換回路１０５は、差電圧ＶＥ１に応じたパルス幅を有する制御信号ＶＣＰ１を生成する。ただし、制御信号ＶＣＰ１のパルス幅は、放電期間の長さ以下に制限される。図４に示す充電期間ｔ１では、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１の差電圧ＶＥ１が十分に大きいため、制御信号ＶＣＰ１のパルス幅は、放電期間ｔ３の長さに一致している。
【００８１】
＜昇圧期間ＴＡ１の充電から放電への移行期間ｔ２＞
主スイッチ素子１０３がオン状態からオフ状態に移行する期間に、インダクタ１０１に蓄積されたエネルギーによって、インダクタ１０１の両端に誘起電圧が発生し、電位ＶＰが大きく上昇する。副スイッチ制御回路１０６は、制御信号ＶＧ１の立ち下がりをトリガとして（すなわち、移行期間ｔ２の開始時点から）、制御信号ＶＣＰ１のパルス幅と同じ時間だけ、Ｈレベルの制御信号ＶＣＴ１を出力する。また、電位ＶＰは、レベルシフト回路１０８の電源として供給される。そして、レベルシフト回路１０８により、制御信号ＶＧ２のレベルは、制御信号ＶＣＴ１がＬレベルのときは電位ＶＰとなり、制御信号ＶＣＴ１がＨレベルのときは電位（ＶＰ−ＶＭ）となる。ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１０７は、ゲート電位がソース電位よりも閾値電圧以上低いときにオン状態になる。
【００８２】
しかし、移行期間ｔ２では、レベルシフト回路１０８の電源となるインダクタ１０１の誘起電圧ＶＰが、数ナノｓｅｃ以下の急峻な立ち上がりであるため、その時間内でレベルシフト回路１０８が安定して制御信号ＶＧ２を出力できない。また、制御信号ＶＧ２によって制御される副スイッチ素子１０７には、ＭＯＳトランジスタ等が用いられるが、小さいＯＮ抵抗が必要なので、大きいサイズのものが用いられる。そのため、そのＭＯＳトランジスタの寄生容量は大きく、急峻な時間内での動作に追従できない。したがって、移行期間ｔ２において、副スイッチ素子１０７は不定状態（ＯＮ／ＯＦＦ両存在）に陥る。
【００８３】
この不定状態では、制御信号ＶＧ１がＨレベルからＬレベルに立下がり、かつ制御信号ＶＤ１がＨレベルであるため、論理合成回路２０２は、Ｈレベルの制御信号ＶＧ３を出力する。よって、ミュート回路１１０（前記のようにＮチャンネルＭＯＳトランジスタで構成されている）はオンとなる。ミュート回路１１０は、副スイッチ素子１０７と整流回路１１１を通して出力端子に漏れ込む電流ＩＳＷ３を吸収する。そして、電圧検出回路２０１は、出力電圧ＶＯ１の電位が上昇して、基準電圧ＶＲＥＦ２よりも高くなったときに、出力する制御信号ＶＤ１をＨレベルからＬレベルに立ち下げる。これにより、制御信号ＶＧ３は、ＨレベルからＬレベルになるので、ミュート回路１１０はオフとなる。
【００８４】
＜昇圧期間ＴＡ１の放電期間ｔ３＞
副スイッチ制御回路１０６は、主スイッチ制御回路１０２が出力した制御信号ＶＧ１の立ち下がりをトリガとして（すなわち、放電期間ｔ２の開始時点から）、制御信号ＶＣＰ１のパルス幅と同じ時間だけ、Ｈレベルの制御信号ＶＣＴ１を出力する。先の移行期間ｔ２の不定状態から安定状態になると、レベルシフト回路１０８が出力する制御信号ＶＧ２のレベルは、制御信号ＶＣＴ１がＬレベルのときは電位ＶＰとなり、制御信号ＶＣＴ１がＨレベルのときは電位（ＶＰ−ＶＭ）となる。
【００８５】
ＰチャンネルＭＯＳトランジスタによって構成された副スイッチ素子１０７は、ゲート電位がソース電位よりも閾値電圧以上低いときにはオン状態になる。したがって、制御信号ＶＣＴ１がＬレベルのときは、ゲート電位とソース電位が何れも電位ＶＰとなるので、副スイッチ素子１０７は、オフ状態になる。これに対して、制御信号ＶＣＴ１がＨレベルのときは、副スイッチ素子１０７は、ソース電位が電位ＶＰ、ゲート電位がソース電位よりも低い電位（ＶＰ−ＶＭ）となるので、オン状態になる。
【００８６】
このため、放電期間では制御信号ＶＣＴ１がＨレベルである間は、インダクタ１０１から放出されるエネルギーによって、出力回路に電流ＩＳＷ１が流れ、出力電圧ＶＯ１が上昇する。副スイッチ素子１０７を通過した電流ＩＳＷ１は、整流回路１１１で整流され、平滑回路１１２で平滑化されるので、出力電圧ＶＯ１は放電期間では滑らかに上昇する。上述したように、図４に示す充電期間ｔ１で、制御信号ＶＣＰ１のパルス幅は、放電期間ｔ３の長さに一致している。このため、放電期間ｔ３の全体において、制御信号ＶＣＴ１はＨレベルとなり、副スイッチ素子１０７はオン状態となる。この期間ｔ３では、論理合成回路２０２からは、先の移行期間ｔ２から引き続き、Ｌレベルの制御信号ＶＧ３が出力されているので、ミュート回路１１０はそれに従ってオフとなる。したがって、インダクタ１０１から放出されるエネルギーによって出力回路に所定量の電流が流れ、出力電圧ＶＯ１は上昇する。
【００８７】
＜昇圧期間ＴＡ１の待機期間ｔ４＞
インダクタ１０１がエネルギーの放出を完了したときに、電位ＶＰは、電源入力電位ＶＩＮまで低下する。その後、制御信号ＶＧ１が再びＨレベルになるまで、ＤＣ−ＤＣコンバータ２００における電流および電圧は変化しない。待機期間では、主スイッチ制御回路１０２は、Ｌレベルの制御信号ＶＧ１を出力し、副スイッチ制御回路１０６はＬレベルの制御信号ＶＣＴ１を出力する。このため、主スイッチ素子１０３も副スイッチ素子１０７もオフ状態となる。このように昇圧期間ＴＡ１では、出力電圧ＶＯ１は、所定の上昇幅（図４に示すＶｄ１）だけ上昇する。
【００８８】
＜昇圧期間ＴＡ２の充電期間ｔ５＞
充電期間ｔ５では、ＤＣ−ＤＣコンバータ２００は、充電期間ｔ１と同じ動作を行う。ただし、充電期間ｔ５では、出力電圧ＶＯ１は、目標電圧に到達しているため、目標電圧ＶＲＥＦ１との差は無い。この場合は、誤差・パルス変換回路１０５からは、Ｌレベルの制御信号ＶＣＰ１が出力される。よって、副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。これにより、レベルシフト回路１０８は、副スイッチ素子１０７をオフにするように制御信号ＶＧ２を出力する。
【００８９】
＜昇圧期間ＴＡ１の充電から放電への移行期間ｔ６＞
移行期間ｔ６では、ＤＣ−ＤＣコンバータ２００は、移行期間ｔ２と同じ動作を行う。したがって、電圧検出回路２０１が出力する制御信号ＶＤ１の振る舞いも同じであり、論理合成回路２０２も同様の動作をする。また、主スイッチ制御回路１０２から出力される制御信号ＶＧ１の振る舞いも同じである。すなわち、この期間は、制御信号ＶＧ３はオン、つまりＨレベルとなるため、ミュート回路１１０が動作する。
【００９０】
よって、この期間も移行期間ｔ２と同様に、副スイッチ素子１０７を通して流れる漏れ電流ＩＳＷ３は、ミュート回路１１０を流れるので、出力への流れ込みを防止できる。この後のミュート回路１１０オフ動作も移行期間ｔ２と全く同様になる。
【００９１】
＜昇圧期間ＴＡ２の放電期間ｔ７＞
誤差・パルス変換回路１０５は、充電期間ｔ５で述べたようにＬレベルの制御信号ＶＣＰ１を出力する。よって副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。この制御信号ＶＣＴ１を受けて、レベルシフト回路１０８は、副スイッチ素子１０７をオフにする制御信号ＶＧ２を出力する。副スイッチ素子１０７は、ＰチャネルＭＯＳトランジスタなので、ＶＰと同電位の電圧を出力する。この期間では、インダクタ１０１のエネルギーが、レベルシフト回路１０８で消費される微小電力以外には使われないため、出力側電位ＶＰは高いままのレベルが保たれる。
【００９２】
このとき、電位ＶＰは、基準電圧ＶＲＥＦ２よりも高いため、電圧検出回路２０１が出力する制御信号ＶＤ１はＬレベルとなる。また、主スイッチ制御回路１０２が出力する制御信号ＶＧ１は、Ｌレベルである。したがって、その２つの信号に応じ、論理合成回路２０２は、Ｌレベルの制御信号ＶＧ３を出力する。これにより、ミュート回路１１０はオフとなる。
【００９３】
＜昇圧期間ＴＡ２の待機期間ｔ８＞
待機期間ｔ８では、ＤＣ−ＤＣコンバータ２００は、待機期間ｔ４と同じ動作を行う。すなわち、昇圧期間ＴＡ２では、過昇圧にならないように、出力電圧ＶＯ１を目標電圧に正確に一致させることができる。
【００９４】
上記のように、本実施形態によれば、充電期間〜放電期間の移行期間ｔ２およびｔ６において、ミュート回路１１０を使って、その漏れ込み電力を出力端子から出力させないようにできる。それゆえ、無負荷または軽負荷時においても、出力電圧ＶＯ１を目標電圧に正確に一致させることができる。
【００９５】
《発明の実施形態３》
図５は、本発明の実施形態３に係るＤＣ−ＤＣコンバータ３００の構成を示すブロック図である。図５に示すように、ＤＣ−ＤＣコンバータ３００は、ＤＣ−ＤＣコンバータ２００の電圧検出回路２０１を、電圧検出回路３０１に置き換えて構成されている。
【００９６】
電圧検出回路３０１は、出力電圧ＶＯ１と基準電圧ＶＲＥＦ１を比較し、出力電圧ＶＯ１が基準電圧ＶＲＥＦ１より低い電圧のときには、Ｈレベルの制御信号ＶＣＰ２を出力し、その他の場合には、Ｌレベルの制御信号ＶＣＰ２を出力するようになっている。
【００９７】
本実施形態では、電圧検出回路３０１と論理合成回路２０２とを合わせたものが、ＤＣ−ＤＣコンバータ１００におけるミュート制御回路１０９に対応する。
【００９８】
（ＤＣ−ＤＣコンバータ３００の動作の概要）
ＤＣ−ＤＣコンバータ３００の動作の概要は、以下の通りである。主スイッチ素子１０３は、所定の周期でオン状態とオフ状態とに切り換わる。主スイッチ素子１０３がオン状態である間は、インダクタ１０１は、直流電源１０から電力供給を受けてエネルギーを蓄積する（充電動作）。主スイッチ素子１０３がオン状態からオフ状態に変化すると、インダクタ１０１は、蓄積したエネルギーを放出する（放電動作）。
【００９９】
電圧検出回路３０１は、出力電圧ＶＯ１と基準電圧ＶＲＥＦ１を比較し、基準電圧ＶＲＥＦ１より低い電圧のときには、Ｈレベルの制御信号ＶＣＰ２を出力する。主スイッチ制御回路１０２が出力した制御信号ＶＧ１がＨレベルからＬレベルに立ち下がると（つまりオンからオフになると）、論理合成回路２０２は、電圧検出回路３０１が出力した制御信号ＶＣＰ２のレベルを判断する。制御信号ＶＣＰ２が、Ｈレベルの場合（つまり出力電圧ＶＯ１が低い場合）は、論理合成回路２０２は、ミュート回路１１０をオフする制御信号ＶＧ３を出力する。この期間では、出力電圧ＶＯ１は所定の電圧より低いため、インダクタ１０１の漏れ込み電力は、過昇圧にはならない。
【０１００】
電圧検出回路３０１が出力した制御信号ＶＣＰ２がＬレベルの場合（つまり出力電圧ＶＯ１が高い場合）は、制御信号ＶＧ３がＨレベルになる。これにより、ミュート回路１１０はオンになり、ミュート回路１１０は、副スイッチ素子１０７と整流回路１１１を通して出力端子に漏れ込む電流ＩＳＷ３を吸収する。すなわち、インダクタ１０１から、不定状態の副スイッチ素子１０７を通して、出力回路に電流が流れて出力に漏れ込み、出力電圧ＶＯ１を過昇圧させるのを阻止することが可能となる。
【０１０１】
次に放電期間において副スイッチ素子１０７がオン状態であれば、インダクタ１０１から放電されるエネルギーによって、副スイッチ素子１０７より後段の出力回路に電流が流れ、出力電圧ＶＯ１が上昇する。誤差検出回路１０４は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出する。誤差・パルス変換回路１０５は、検出された差電圧ＶＥ１に応じたパルス幅を有する制御信号ＶＣＰ１を出力する。副スイッチ制御回路１０６は、制御信号ＶＣＰ１のパルス幅に応じ、制御信号ＶＣＴ１を出力する。レベルシフト回路１０８は、制御信号ＶＣＴ１に応じ、制御信号ＶＧ１を出力する。副スイッチ素子１０７は、制御信号ＶＧ１によってオン／オフ制御される。
【０１０２】
インダクタ１０１は、充電および放電を繰り返し、副スイッチ素子１０７は、放電期間において必要に応じてオン状態に制御される。これにより、出力電圧ＶＯ１は、目標電圧ＶＲＥＦ１まで段階的に上昇する。すなわち、ＤＣ−ＤＣコンバータ３００は、選択的にレベルシフト動作を行うレベルシフト回路１０８を備え、副スイッチ制御回路１０６から出力された制御信号ＶＣＴ１に応じて、副スイッチ素子１０７のソース電位、または、当該ソース電位よりも所定量だけ低い電位の何れかを副スイッチ素子１０７のゲートに印加することにより、副スイッチ素子１０７のオン／オフ制御を行う。
【０１０３】
（ＤＣ−ＤＣコンバータ３００の動作の詳細）
図６は、ＤＣ−ＤＣコンバータ３００における電流と電圧とスイッチ素子の状態の変化を示す図である。図６において、ＩＭＳ１は主スイッチ素子１０３を流れる電流を表し、ＩＬＸはインダクタ１０１を流れる電流を表し、ＩＳＷ１は整流回路１１１の出力電流を表し、ＩＳＷ３はミュート回路１１０のミュート電流を表す。以下では、ＶＩＮ＜ＶＯ１（例えば、ＶＩＮは３Ｖ、ＶＯ１は８Ｖ）であるとして、昇圧期間ＴＡ１、ＴＡ２におけるＤＣ−ＤＣコンバータ３００の動作を説明する。
【０１０４】
＜昇圧期間ＴＡ１の充電期間ｔ１＞
充電期間では、主スイッチ制御回路１０２は、Ｈレベルの制御信号ＶＧ１を出力する。これにより、主スイッチ素子１０３はオン状態となる。したがって充電期間では、インダクタ１０１を流れる電流ＩＬＸが増加し、インダクタ１０１にエネルギーが蓄積される。なお、充電期間では、電位ＶＰは０Ｖのままである。また、充電期間では、副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。また、レベルシフト回路１０８は電源として電位ＶＰが供給されるが、充電期間では電位ＶＰが０Ｖであるため、レベルシフト回路１０８はレベルシフト動作を行わない。このため、副スイッチ素子１０７のゲート電位とソース電位は一致するので、副スイッチ素子１０７はオフ状態となる。
【０１０５】
また、電圧検出回路３０１は、出力電圧ＶＯ１と基準電圧ＶＲＥＦ１を比較して、出力電圧ＶＯ１が低い場合は、Ｈレベルの制御信号ＶＣＰ２を出力する。次に論理合成回路２０２では、主スイッチ制御回路１０２から出力された制御信号ＶＧ１と電圧検出回路３０１から出力された制御信号ＶＣＰ２とに応じ、ミュート回路１１０に対する制御信号ＶＧ３を出力する。すなわち、論理合成回路２０２は、制御信号ＶＧ１の立下り時に制御信号ＶＣＰ２をモニタして、制御信号ＶＣＰ２がＨレベルの場合に、Ｌレベルの制御信号ＶＧ３を出力する。よって、この期間では、ミュート回路１１０はオフとなる。
【０１０６】
また、充電期間では、誤差検出回路１０４は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出する。誤差・パルス変換回路１０５は、差電圧ＶＥ１に応じたパルス幅を有する制御信号ＶＣＰ１を生成する。ただし、制御信号ＶＣＰ１のパルス幅は、放電期間の長さ以下に制限される。図６に示す充電期間ｔ１では、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１の差電圧ＶＥ１が十分に大きいために、制御信号ＶＣＰ１のパルス幅は、放電期間ｔ３の長さに一致している。
【０１０７】
＜昇圧期間ＴＡ１の充電から放電への移行期間ｔ２＞
主スイッチ素子１０３がオン状態からオフ状態に移行する期間に、インダクタ１０１に蓄積されたエネルギーによって、インダクタ１０１の両端に誘起電圧が発生し、電位ＶＰが大きく上昇する。副スイッチ制御回路１０６は、制御信号ＶＧ１の立ち下がりをトリガとして（すなわち、移行期間ｔ２の開始時点から）、制御信号ＶＣＰ１のパルス幅と同じ時間だけ、Ｈレベルの制御信号ＶＣＴ１を出力する。また、電位ＶＰは、レベルシフト回路１０８の電源として供給される。そして、レベルシフト回路１０８により、制御信号ＶＧ２のレベルは、制御信号ＶＣＴ１がＬレベルのときは電位ＶＰとなり、制御信号ＶＣＴ１がＨレベルのときは電位（ＶＰ−ＶＭ）となる。ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１０７は、ゲート電位がソース電位よりも閾値電圧以上低いときに、オン状態になる。
【０１０８】
しかし、移行期間ｔ２では、レベルシフト回路１０８の電源となるインダクタ１０１の誘起電圧ＶＰが、数ナノｓｅｃ以下の急峻な立ち上がりであるため、その時間内でレベルシフト回路１０８が安定して制御信号ＶＧ２を出力できない。また、制御信号ＶＧ２によって制御される副スイッチ素子１０７には、ＭＯＳトランジスタ等が用いられるが、小さいＯＮ抵抗が必要なので、大きいサイズのものが用いられる。そのため、そのＭＯＳトランジスタの寄生容量は大きく、急峻な時間内での動作に追従できない。したがって、移行期間ｔ２において、副スイッチ素子１０７は不定状態（ＯＮ／ＯＦＦ両存在）に陥る。
【０１０９】
この不定状態では、制御信号ＶＧ１がＨレベルからＬレベルに立下がり、かつ制御信号ＶＣＰ２がＨレベルであるため、論理合成回路２０２は、Ｌレベルの制御信号ＶＧ３を出力する。よって、ミュート回路１１０（前記のようにＮチャンネルＭＯＳトランジスタで構成されている）はオフとなる。このため、不定状態の副スイッチ素子１０７を通して整流回路１１１から出力に電流が漏れ込む。この場合は、出力電圧ＶＯ１は、所定の電圧より低いため、漏れ電流によって出力電圧ＶＯ１が上昇しても問題とならない。
【０１１０】
＜昇圧期間ＴＡ１の放電期間ｔ３＞
副スイッチ制御回路１０６は、主スイッチ制御回路１０２が出力した制御信号ＶＧ１の立ち下がりをトリガとして（すなわち、放電期間ｔ２の開始時点から）、制御信号ＶＣＰ１のパルス幅と同じ時間だけ、Ｈレベルの制御信号ＶＣＴ１を出力する。先の移行期間ｔ２の不定状態から安定状態になると、レベルシフト回路１０８が出力する制御信号ＶＧ２のレベルは、制御信号ＶＣＴ１がＬレベルのときは電位ＶＰとなり、制御信号ＶＣＴ１がＨレベルのときは電位（ＶＰ−ＶＭ）となる。
【０１１１】
ＰチャンネルＭＯＳトランジスタによって構成された副スイッチ素子１０７は、ゲート電位がソース電位よりも閾値電圧以上低いときに、オン状態になる。したがって、制御信号ＶＣＴ１がＬレベルのときは、ゲート電位とソース電位がいずれも電位ＶＰとなるので、副スイッチ素子１０７は、オフ状態になる。これに対して、制御信号ＶＣＴ１がＨレベルのときは、副スイッチ素子１０７は、ソース電位が電位ＶＰ、ゲート電位がソース電位よりも低い電位（ＶＰ−ＶＭ）となるので、オン状態になる。
【０１１２】
このため、放電期間では制御信号ＶＣＴ１がＨレベルである間は、インダクタ１０１から放出されるエネルギーによって、出力回路に電流ＩＳＷ１が流れ、出力電圧ＶＯ１が上昇する。副スイッチ素子１０７を通過した電流ＩＳＷ１は、整流回路１１１で整流され、平滑回路１１２で平滑化されるので、出力電圧ＶＯ１は放電期間では滑らかに上昇する。上述したように、図６に示す充電期間ｔ１における制御信号ＶＣＰ１のパルス幅は、放電期間ｔ３の長さに一致している。このため、放電期間ｔ３の全体において、制御信号ＶＣＴ１はＨレベルとなり、副スイッチ素子１０７はオン状態となる。この期間ｔ３では、論理合成回路２０２からは、先の移行期間ｔ２から引き続きＬレベルの制御信号ＶＧ３が出力されているので、ミュート回路１１０はそれに従ってオフとなる。したがって、インダクタ１０１から放出されるエネルギーによって出力回路に所定量の電流が流れ、出力電圧ＶＯ１は上昇する。
【０１１３】
＜昇圧期間ＴＡ１の待機期間ｔ４＞
インダクタ１０１がエネルギーの放出を完了したときに、電位ＶＰは、電源入力電位ＶＩＮまで低下する。その後、制御信号ＶＧ１が再びＨレベルになるまで、ＤＣ−ＤＣコンバータ３００における電流および電圧は変化しない。待機期間では、主スイッチ制御回路１０２は、Ｌレベルの制御信号ＶＧ１を出力し、副スイッチ制御回路１０６はＬレベルの制御信号ＶＣＴ１を出力する。このため、主スイッチ素子１０３も副スイッチ素子１０７もオフ状態となる。このように昇圧期間ＴＡ１では、出力電圧ＶＯ１は、所定の上昇幅（図６に示すＶｄ１）だけ上昇する。
【０１１４】
＜昇圧期間ＴＡ２の充電期間ｔ５＞
充電期間ｔ５では、ＤＣ−ＤＣコンバータ３００は、充電期間ｔ１と同じ動作を行う。ただし、充電期間ｔ５では、出力電圧ＶＯ１は、目標電圧に到達しているため、目標電圧ＶＲＥＦ１との差は無い。この場合は、誤差・パルス変換回路１０５からは、Ｌレベルの制御信号ＶＣＰ１が出力される。よって、副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。これにより、レベルシフト回路１０８は、副スイッチ素子１０７をオフにするように制御信号ＶＧ２を出力する。
【０１１５】
＜昇圧期間ＴＡ１の充電から放電への移行期間ｔ６＞
移行期間ｔ６では、ＤＣ−ＤＣコンバータ３００は、移行期間ｔ２と同じ動作を行う。したがって、電圧検出回路３０１から出力される制御信号ＶＣＰ２と主スイッチ制御回路１０２から出力される制御信号ＶＧ１の振る舞いも同じである。この期間は、出力電圧ＶＯ１が所定の電圧に到達しているため、電圧検出回路３０１が出力する制御信号ＶＣＰ２はＬレベルとなっている。よって、この期間における制御信号ＶＧ３はＨレベルとなり、ミュート回路１１０がオンになる。すなわち、この期間は移行期間ｔ２と異なり、副スイッチ素子１０７を通して流れる漏れ電流ＩＳＷ３は、ミュート回路１１０を流れるので、出力への流れ込みを防止できる。
【０１１６】
＜昇圧期間ＴＡ２の放電期間ｔ７＞
誤差・パルス変換回路１０５は、充電期間ｔ５で述べたようにＬレベルの制御信号ＶＣＰ１を出力する。よって、副スイッチ制御回路１０６はＬレベルの制御信号ＶＣＴ１を出力する。この制御信号ＶＣＴ１を受けて、レベルシフト回路１０８は、副スイッチ素子１０７をオフにする制御信号ＶＧ２を出力する。副スイッチ素子１０７は、ＰチャネルＭＯＳトランジスタなので、ＶＰと同電位の電圧を出力する。この期間は、インダクタ１０１のエネルギーがミュート回路１１０により吸収されるので、出力側電位ＶＰは入力電圧ＶＩＮと同レベルまで低下する。
【０１１７】
電圧検出回路３０１が出力する制御信号ＶＣＰ２のレベルは期間ｔ６と同じであり、また主スイッチ制御回路１０２が出力する制御信号ＶＧ１も変化が無いため、ミュート回路１１０はオンのままである。すなわち、この期間は、出力に電流が漏れ込まないため、出力電圧ＶＯ１が過昇圧されることは避けられる。
【０１１８】
＜昇圧期間ＴＡ２の待機期間ｔ８＞
待機期間ｔ８では、ＤＣ−ＤＣコンバータ３００は、待機期間ｔ４と同じ動作を行う。すなわち、昇圧期間ＴＡ２では、出力電圧ＶＯ１を、過昇圧にならないように目標電圧に正確に一致させることができる。
【０１１９】
上記のように、本実施形態によれば、充電期間〜放電期間の移行期間ｔ２およびｔ６において、ミュート回路１１０を使って、その漏れ込み電力を出力端子から出力させないようにできる。それゆえ、無負荷または軽負荷時においても、出力電圧ＶＯ１を目標電圧に正確に一致させることができる。
【０１２０】
《発明の実施形態４》
図７は、本発明の実施形態４に係るＤＣ−ＤＣコンバータ４００の構成を示すブロック図である。図７に示すように、ＤＣ−ＤＣコンバータ４００は、ＤＣ−ＤＣコンバータ３００の電圧検出回路３０１を、電圧検出回路４０１に置き換えて構成されている。
【０１２１】
電圧検出回路４０１は、主スイッチ制御回路１０２が出力した制御信号ＶＧ１の立下り時に、副スイッチ素子１０７の両端の電圧を比較、すなわち電位ＶＰ（副スイッチ素子１０７のインダクタ側の電位）と電位ＶＰＯ（副スイッチ素子１０７の整流回路１１１側の電位）比較して、ＶＰ≧ＶＰＯの場合は、Ｈレベルの制御信号ＶＣＰ２を出力し、ＶＰ＜ＶＰＯの場合は、Ｌレベルの制御信号ＶＣＰ２を出力するようになっている。
【０１２２】
本実施形態では、電圧検出回路４０１と論理合成回路２０２とを合わせたものが、ＤＣ−ＤＣコンバータ１００におけるミュート制御回路１０９に対応する。
【０１２３】
（ＤＣ−ＤＣコンバータ４００の動作の概要）
ＤＣ−ＤＣコンバータ４００の動作の概要は、以下の通りである。主スイッチ素子１０３は、所定の周期でオン状態とオフ状態とに切り換わる。主スイッチ素子１０３がオン状態である間は、インダクタ１０１は、直流電源１０から電力供給を受けてエネルギーを蓄積する（充電動作）。主スイッチ素子１０３がオン状態からオフ状態に変化すると、インダクタ１０１は、蓄積したエネルギーを放出する（放電動作）。
【０１２４】
電圧検出回路４０１は、制御信号ＶＧ１の立下り時に、ＶＰ電圧とＶＰＯ電圧を比較して、ＶＰ≧ＶＰＯの場合は、Ｈレベルの制御信号ＶＣＰ２を出力し、ＶＰ＜ＶＰＯの場合は、Ｌレベルの制御信号ＶＣＰ２を出力する。制御信号ＶＧ１がＨレベルからＬレベルに立ち下がると、論理合成回路２０２は、電圧検出回路４０１が出力した制御信号ＶＣＰ２のレベルを判断する。制御信号ＶＣＰ２がＨレベルの場合は、論理合成回路２０２は、ミュート回路１１０をオフにする制御信号ＶＧ３を出力する。この期間では、出力電圧ＶＯ１は所定の電圧より低いため、インダクタ１０１の漏れ込み電力は、過昇圧にはならない。
【０１２５】
次に放電期間において副スイッチ素子１０７がオン状態であれば、インダクタ１０１から放電されるエネルギーによって、副スイッチ素子１０７より後段の出力回路に電流が流れ、出力電圧ＶＯ１が上昇する。誤差検出回路１０４は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出する。誤差・パルス変換回路１０５は、検出された差電圧ＶＥ１に応じたパルス幅を有する制御信号ＶＣＰ１を出力する。副スイッチ制御回路１０６は、制御信号ＶＣＰ１のパルス幅に応じ、制御信号ＶＣＴ１を出力する。レベルシフト回路１０８は、制御信号ＶＣＴ１に応じ、制御信号ＶＧ１を出力する。そして、副スイッチ素子１０７は、制御信号ＶＧ１によってオン／オフ制御される。
【０１２６】
インダクタ１０１は、充電および放電を繰り返し、副スイッチ素子１０７は、放電期間において必要に応じてオン状態に制御される。これにより、出力電圧ＶＯ１は、目標電圧ＶＲＥＦ１まで段階的に上昇する。すなわち、ＤＣ−ＤＣコンバータ４００は、選択的にレベルシフト動作を行うレベルシフト回路１０８を備え、副スイッチ制御回路１０６から出力された制御信号ＶＣＴ１に応じて、副スイッチ素子１０７のソース電位、または、当該ソース電位よりも所定量だけ低い電位の何れかを副スイッチ素子１０７のゲートに印加することにより、副スイッチ素子１０７のオン／オフ制御を行う。
【０１２７】
（ＤＣ−ＤＣコンバータ４００の動作の詳細）
図８は、ＤＣ−ＤＣコンバータ４００における電流と電圧とスイッチ素子の状態の変化を示す図である。図８において、ＩＭＳ１は主スイッチ素子１０３を流れる電流を表し、ＩＬＸはインダクタ１０１を流れる電流を表し、ＩＳＷ１は整流回路１１１の出力電流を表し、ＩＳＷ３はミュート回路１１０のミュート電流を表す。以下では、ＶＩＮ＜ＶＯ１（例えば、ＶＩＮは３Ｖ、ＶＯ１は８Ｖ）であるとして、昇圧期間ＴＡ１、ＴＡ２におけるＤＣ−ＤＣコンバータ４００の動作を説明する。
【０１２８】
＜昇圧期間ＴＡ１の充電期間ｔ１＞
充電期間では、主スイッチ制御回路１０２は、Ｈレベルの制御信号ＶＧ１を出力する。これにより、主スイッチ素子１０３はオン状態となる。したがって充電期間では、インダクタ１０１を流れる電流ＩＬＸが増加し、インダクタ１０１にエネルギーが蓄積される。なお、充電期間では、電位ＶＰは０Ｖのままである。また、充電期間では、副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。また、レベルシフト回路１０８は電源として電位ＶＰが供給されるが、充電期間では電位ＶＰが０Ｖであるため、レベルシフト回路１０８はレベルシフト動作を行わない。このため、副スイッチ素子１０７のゲート電位とソース電位は一致するので、副スイッチ素子１０７はオフ状態となる。
【０１２９】
また、電圧検出回路４０１は、副スイッチ素子１０７の両端電圧の電圧ＶＰとＶＰＯ電圧を比較する。この期間は、電位ＶＰが低いため、電圧検出回路４０１が出力する制御信号ＶＣＰ２は、Ｌレベルとなる。これにより、論理合成回路２０２は、Ｌレベルの制御信号ＶＧ３を出力し、ミュート回路１１０はオフになる。また、誤差検出回路１０４は、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１との差電圧ＶＥ１を検出する。誤差・パルス変換回路１０５は、差電圧ＶＥ１に応じたパルス幅を有する制御信号ＶＣＰ１を生成する。ただし、制御信号ＶＣＰ１のパルス幅は、放電期間の長さ以下に制限される。図８に示す充電期間ｔ１では、出力電圧ＶＯ１と目標電圧ＶＲＥＦ１の差電圧ＶＥ１が十分に大きいため、制御信号ＶＣＰ１のパルス幅は、放電期間ｔ３の長さに一致している。
【０１３０】
＜昇圧期間ＴＡ１の充電から放電への移行期間ｔ２＞
主スイッチ素子１０３がオン状態からオフ状態に移行する期間に、インダクタ１０１に蓄積されたエネルギーによって、インダクタ１０１の両端に誘起電圧が発生し、電位ＶＰが大きく上昇する。副スイッチ制御回路１０６は、制御信号ＶＧ１の立ち下がりをトリガとして（すなわち、移行期間ｔ２の開始時点から）、制御信号ＶＣＰ１のパルス幅と同じ時間だけＨレベルの制御信号ＶＣＴ１を出力する。また、先に述べた電位ＶＰは、レベルシフト回路１０８の電源として供給される。そして、レベルシフト回路１０８により、制御信号ＶＧ２のレベルは、制御信号ＶＣＴ１がＬレベルのときは電位ＶＰとなり、制御信号ＶＣＴ１がＨレベルのときは電位（ＶＰ−ＶＭ）となる。ＰチャネルＭＯＳトランジスタによって構成された副スイッチ素子１０７は、ゲート電位がソース電位よりも閾値電圧以上低いときに、オン状態になる。
【０１３１】
しかし、移行期間ｔ２では、レベルシフト回路１０８の電源となるインダクタ１０１の誘起電圧ＶＰが、数ナノｓｅｃ以下の急峻な立ち上がりであるため、その時間内でレベルシフト回路１０８が安定して制御信号ＶＧ２を出力できない。また、制御信号ＶＧ２によって制御される副スイッチ素子１０７には、ＭＯＳトランジスタ等が用いられるが、小さいＯＮ抵抗が必要なので、大きいサイズのものが用いられる。そのため、そのＭＯＳトランジスタの寄生容量は大きく、急峻な時間内での動作に追従できない。したがって、移行期間ｔ２において、副スイッチ素子１０７は不定状態（ＯＮ／ＯＦＦ両存在）に陥る。
【０１３２】
この不定状態では、制御信号ＶＧ１がＨレベルからＬレベルに立下がり、かつ制御信号ＶＣＰ２がＬレベルであるため、論理合成回路２０２は、Ｌレベルの制御信号ＶＧ３を出力する。よって、ミュート回路１１０（前記のようにＮチャンネルＭＯＳトランジスタで構成されている）は、オフとなる。このため、不定状態の副スイッチ素子１０７を通して整流回路１１１から出力に電流が漏れ込む。この場合は、出力電圧ＶＯ１は、所定の電圧より低いため、漏れ電流によって出力電圧ＶＯ１が上昇しても問題とならない。
【０１３３】
＜昇圧期間ＴＡ１の放電期間ｔ３＞
副スイッチ制御回路１０６は、制御信号ＶＧ１の立ち下がりをトリガとして（すなわち、放電期間ｔ２の開始時点から）、制御信号ＶＣＰ１のパルス幅と同じ時間だけ、Ｈレベルの制御信号ＶＣＴ１を出力する。先の移行期間ｔ２の不定状態から安定状態になると、レベルシフト回路１０８が出力する制御信号ＶＧ２のレベルは、制御信号ＶＣＴ１がＬレベルのときは電位ＶＰとなり、制御信号ＶＣＴ１がＨレベルのときは電位（ＶＰ−ＶＭ）となる。
【０１３４】
ＰチャンネルＭＯＳトランジスタによって構成された副スイッチ素子１０７は、ゲート電位がソース電位よりも閾値電圧以上低いときに、オン状態になる。したがって、制御信号ＶＣＴ１がＬレベルのときは、ゲート電位とソース電位が何れも電位ＶＰとなるので、副スイッチ素子１０７は、オフ状態になる。これに対して、制御信号ＶＣＴ１がＨレベルのときは、ソース電位が電位ＶＰ、ゲート電位がソース電位よりも低い電位（ＶＰ−ＶＭ）となるので、副スイッチ素子１０７は、オン状態になる。
【０１３５】
このため、放電期間では制御信号ＶＣＴ１がＨレベルである間は、インダクタ１０１から放出されるエネルギーによって、出力回路に電流ＩＳＷ１が流れ、出力電圧ＶＯ１は上昇する。副スイッチ素子１０７を通過した電流ＩＳＷ１は、整流回路１１１で整流され、平滑回路１１２で平滑化されるので、出力電圧ＶＯ１は放電期間では滑らかに上昇する。上述したように、図８に示す充電期間ｔ１における制御信号ＶＣＰ１のパルス幅は、放電期間ｔ３の長さに一致している。このため、放電期間ｔ３の全体において、制御信号ＶＣＴ１はＨレベルとなり、副スイッチ素子１０７はオン状態となる。この期間ｔ３では、論理合成回路２０２からは、先の移行期間ｔ２から引き続き、Ｌレベルの制御信号ＶＧ３が出力されているので、ミュート回路１１０はそれに従ってオフとなる。したがって、インダクタ１０１から放出されるエネルギーによって出力回路に所定量の電流が流れ、出力電圧ＶＯ１は上昇する。
【０１３６】
＜昇圧期間ＴＡ１の待機期間ｔ４＞
インダクタ１０１がエネルギーの放出を完了したときに、電位ＶＰは、電源入力電位ＶＩＮまで低下する。その後、制御信号ＶＧ１が再びＨレベルになるまで、ＤＣ−ＤＣコンバータ４００における電流および電圧は変化しない。待機期間では、主スイッチ制御回路１０２は、Ｌレベルの制御信号ＶＧ１を出力し、副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。このため、主スイッチ素子１０３も副スイッチ素子１０７もオフ状態となる。このように昇圧期間ＴＡ１では、所定の上昇幅（図８に示すＶｄ１）だけ上昇する。この期間では、ミュート回路１１０は引き続き、オフとなっている。
【０１３７】
＜昇圧期間ＴＡ２の充電期間ｔ５＞
充電期間ｔ５では、ＤＣ−ＤＣコンバータ４００は、充電期間ｔ１と同じ動作を行う。ただし、充電期間ｔ５では、出力電圧ＶＯ１は、目標電圧に到達しているため、目標電圧ＶＲＥＦ１との差は無い。この場合は、誤差・パルス変換回路１０５からは、Ｌレベルの制御信号ＶＣＰ１が出力される。よって、副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。そして、レベルシフト回路１０８は、副スイッチ素子１０７をオフにする。この期間でもミュート回路１１０は引き続き、オフとなっている。
【０１３８】
＜昇圧期間ＴＡ１の充電から放電への移行期間ｔ６＞
移行期間ｔ６では、ＤＣ−ＤＣコンバータ４００は、以下の点を除いて、移行期間ｔ２と同じ動作を行う。ＤＣ−ＤＣコンバータ４００では、制御信号ＶＧ１の立下り時は、ＶＰ＜ＶＰＯになっている。また、出力電圧ＶＯ１が所定の電圧になっているため、制御信号ＶＣＴ１は、Ｌレベル（つまりオフ）である。論理合成回路２０２は、制御信号ＶＧ１の立下りをトリガにして、制御信号ＶＣＰ２と制御信号ＶＣＴ１を論理合成して、Ｈレベル（つまりミュート動作オン）の制御信号ＶＧ３を出力する。よって、この期間も移行期間ｔ２と同様に、副スイッチ素子１０７を通して流れる漏れ電流ＩＳＷ３は、ミュート回路１１０を流れるので、出力への流れ込みは防止できる。
【０１３９】
＜昇圧期間ＴＡ２の放電期間ｔ７＞
誤差・パルス変換回路１０５は、充電期間ｔ５で述べたようにＬレベルの制御信号ＶＣＰ１を出力する。よって副スイッチ制御回路１０６は、Ｌレベルの制御信号ＶＣＴ１を出力する。この制御信号ＶＣＴ１を受けて、レベルシフト回路１０８は、副スイッチ素子１０７をオフにする制御信号ＶＧ２を出力する。副スイッチ素子１０７は、ＰチャネルＭＯＳトランジスタなので、ＶＰと同電位の電圧を出力する。この期間では、インダクタ１０１のエネルギーが、ミュート回路１１０により吸収され、電位ＶＰは、電源入力電位ＶＩＮまで低下する。電圧検出回路４０１が出力する制御信号ＶＣＰ２は、前の移行期間ｔ６と同じであり、また制御信号ＶＧ１も変化が無いためミュート回路１１０は、オンのままである。しかし、出力に電流が漏れ込まないため、出力電圧ＶＯ１が過昇圧されることは避けられる。
【０１４０】
＜昇圧期間ＴＡ２の待機期間ｔ８＞
待機期間ｔ８では、ＤＣ−ＤＣコンバータ４００は、待機期間ｔ４と同じ動作を行う。また、制御信号ＶＧ１の立ち上がりで、制御信号ＶＧ３はＬレベルとなり、ミュート回路１１０におけるミュート動作が解除される。このように、昇圧期間ＴＡ２では、過昇圧にならないように、出力電圧ＶＯ１を目標電圧に正確に一致させることができる。
【０１４１】
上記のように、本実施形態によれば、充電期間〜放電期間の移行期間ｔ２およびｔ６において、ミュート回路１１０を使って、その漏れ込み電力を出力端子から出力させないようにできる。それゆえ、無負荷または軽負荷時においても、出力電圧ＶＯ１を目標電圧に正確に一致させることができる。
【０１４２】
なお、上記各実施形態では、主スイッチ素子１０３および副スイッチ素子１０７としてＭＯＳトランジスタを用いる例を説明したが、これに代えて、例えばバイポーラトランジスタなどを用いてもよい。
【０１４３】
また、上記各実施形態では、出力回路を一つとしているが、出力回路を複数並べて多出力として、それぞれの出力回路に対して、同じ動作を時分割動作させて切り換えて動作させてもよい。なお、出力回路は、正極性だけでなく負極性のものを組み合わせても問題なく動作させることが可能である。
【産業上の利用可能性】
【０１４４】
本発明に係るＤＣ−ＤＣコンバータは、充電期間から放電期間の移行期間において、漏れ込み電力を出力端子から出力させないようにできるので、無負荷または軽負荷時においても、出力電圧を目標電圧に正確に一致させることができるという効果を有し、電源から供給された直流電圧を所望のレベルに昇圧するＤＣ−ＤＣコンバータ等として有用である。
【図面の簡単な説明】
【０１４５】
【図１】実施形態１に係るＤＣ−ＤＣコンバータの構成を示すブロック図である。
【図２】実施形態１に係るＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図である。
【図３】実施形態２に係るＤＣ−ＤＣコンバータの構成を示すブロック図である。
【図４】実施形態２に係るＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図である。
【図５】実施形態３に係るＤＣ−ＤＣコンバータの構成を示すブロック図である。
【図６】実施形態３に係るＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図である。
【図７】実施形態４に係るＤＣ−ＤＣコンバータの構成を示すブロック図である。
【図８】実施形態４に係るＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図である。
【図９】従来のＤＣ−ＤＣコンバータの構成を示すブロック図である。
【図１０】従来のＤＣ−ＤＣコンバータにおける電流と電圧とスイッチ素子の状態の変化を示す図である。
【符号の説明】
【０１４６】
１０      直流電源
２０      負荷
３０      直流電源
４０      負荷
５０      負荷
１００      ＤＣ−ＤＣコンバータ
１０１      インダクタ
１０２      主スイッチ制御回路
１０３      主スイッチ素子
１０４      誤差検出回路
１０５      誤差・パルス変換回路
１０６      副スイッチ制御回路
１０７      副スイッチ素子
１０８      レベルシフト回路
１０９      ミュート制御回路
１１０      ミュート回路
１１１      整流回路
１１２      平滑回路
２００      ＤＣ−ＤＣコンバータ
２０１      電圧検出回路
２０２      論理合成回路
３００      ＤＣ−ＤＣコンバータ
３０１      電圧検出回路
４００      ＤＣ−ＤＣコンバータ
４０１      電圧検出回路
５００      多出力ＤＣ−ＤＣコンバータ
５０１      インダクタ
５０２      主スイッチ制御回路
５０３      主スイッチ素子
５０４〜５０５    誤差検出回路
５０６〜５０７    誤差・パルス変換回路
５０８      副スイッチ制御回路
５０９〜５１０    副スイッチ素子
５１１〜５１２    レベルシフト回路
５１３〜５１４    整流回路
５１５〜５１６    平滑回路
【図１】
2007221860.tif 000003
【図２】
2007221860.tif 000004
【図３】
2007221860.tif 000005
【図４】
2007221860.tif 000006
【図５】
2007221860.tif 000007
【図６】
2007221860.tif 000008
【図７】
2007221860.tif 000009
【図８】
2007221860.tif 000010
【図９】
2007221860.tif 000011
【図１０】
2007221860.tif 000012