(57)【要約】【課題】交流電源の停電及び停電からの復帰を安定して検出することができる停電検出回路を提供する。【解決手段】交流電源で駆動する種々の電子機器に設けられる停電検出回路において、交流電源１０にフォトカプラ１７を接続し、前記フォトカプラ１７の出力側には積分回路１８を接続すると共に、前記積分回路１８にリセットＩＣ２２とシュミットトリガＩＣ２４を並行に接続し、前記リセットＩＣ２２の出力を前記シュミットトリガＩＣ２４の出力でプルアップすることにより、停電検出電圧と復帰検出電圧の差を小さくして停電検出電圧と復帰検出電圧を安定して検出できるようにした。【選択図】図１
2007192690.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の停電を検出する回路において、交流電源にフォトカプラを接続し、前記フォトカプラの出力側には積分回路を接続すると共に、前記積分回路にリセットＩＣとシュミットトリガＩＣを並行に接続し、前記リセットＩＣの出力を前記シュミットトリガＩＣの出力でプルアップすることを特徴とする停電検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源の停電を検出する停電検出回路に関する。
【背景技術】
【０００２】
交流電源で駆動する種々の電子機器、例えばコンピュータや通信機等においては、交流電源の停電（所定電圧以下への電圧低下）を検出する停電検出回路を備えている。
【０００３】
従来、停電検出回路として、交流電源にフォトカプラを接続し、フォトカプラの出力側に積分回路とロジックＩＣを設け、積分回路の出力電圧がロジックＩＣのスレッショルド電圧レベルより高いときに入力交流電源が正常であると判断し、積分回路の出力電圧がロジックＩＣのスレッショルド電圧レベル以下になったときに停電（電源断または電圧低下）と判定するものがある。
【０００４】
しかし、前記ロジックＩＣを設けた停電検出回路においては、ロジックＩＣの出力信号が不安定であるという問題がある。
【０００５】
【特許文献１】特開平９−３１８６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は前記の点に鑑みなされたものであり、交流電源の停電及び停電からの復帰を安定して検出することができる停電検出回路の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明は、交流電源の停電を検出する回路において、交流電源にフォトカプラを接続し、前記フォトカプラの出力側には積分回路を接続すると共に、前記積分回路にリセットＩＣとシュミットトリガＩＣを並行に接続し、前記リセットＩＣの出力を前記シュミットトリガＩＣの出力でプルアップすることを特徴とする。
【発明の効果】
【０００８】
本発明とは異なり、図３に示すように、シュミットトリガＩＣを設けることなくプルアップ用抵抗６５をリセットＩＣ６２の出力側に接続すると、次の理由により、電源停電状態から復帰した際の復帰検出電圧と電源正常供給状態から停電した際の停電検出電圧とが異なり、電子機器の安定した作動が得難くなる問題がある。すなわち、電源復帰を検出する場合には、電源復帰までＶｏｕｔがＬｏｗとなっているため、プルアップ用抵抗６５にも電流が流れて積分回路５８のコンデンサ６０が充電され難くなり、その結果、交流電源の電圧が高くならないとＶＤＤが上昇せず、復帰検出電圧が高いものとなる。一方、停電を検出する場合には、電源正常供給状態から停電するまでＶｏｕｔがＨｉｇｈとなっているため、プルアップ用抵抗６５に電流が流れ難く、積分回路５８のコンデンサ６０が充電されやすくなり、交流電源の電圧が低くてもＶＤＤが高い電圧を維持できることから停電検出電圧が低くなる。実測では、抵抗６１が１０ｋΩ、抵抗６５が１０ｋΩの時に復帰検出電圧と停電検出電圧の差が１０〜３０Ｖ程度、抵抗６１が１０ｋΩ、抵抗６５が１００ｋΩの時に１０Ｖ以下であった。符号５１はトランス、５２は抵抗、５３〜５６はツェナーダイオード、５７はフォトカプラ、５８は積分回路、５９は抵抗、６０はコンデンサ、６１は抵抗、６２はリセットＩＣ、６３はコンデンサ、６５は抵抗である。
【０００９】
それに対し、本発明においては、積分回路にリセットＩＣとシュミットトリガＩＣを並行に接続し、リセットＩＣの出力をシュミットトリガＩＣの出力でプルアップしている。シュミットトリガＩＣの入力抵抗は非常に大きいため、図１及び図２に示すように、シュミットトリガＩＣ２４は一種のバッファとしての役割を果たす。したがって、積分回路１８のコンデンサ２０に対するプルアップ用抵抗２６の影響を小さくすることができ、停電検出電圧と復帰検出電圧の差を小さくすることができる。実測では、停電検出電圧と復帰検出電圧の差は大きくても１Ｖ程度であった。
【発明を実施するための最良の形態】
【００１０】
以下本発明の実施形態を説明する。図１は本発明の第１実施形態における停電検出回路の構成を示すブロック図、図２は第２実施形態における停電検出回路の構成を示すブロック図である。
【００１１】
図１に示す停電検出回路１Ａは、コンピュータ等の電子機器に設けられる。この停電検出回路１Ａは、交流電源１０に抵抗１２とツェナーダイオード１３〜１６が接続され、さらにフォトカプラ１７が接続されている。また、前記交流電源１０にはトランス１１が接続され、前記トランスの二次側には直流電源装置を介して負荷部が接続されている。前記抵抗１２はフォトカプラ１７への入力電流を制限し、一方、前記ツェナーダイオード１３〜１６は停電検出電圧を調整する。フォトカプラ１７は、発光素子と受光素子とで構成され、交流電源と直流間の絶縁と交流電源の整流を行うものであり、ツェナーダイオードで調整された交流電源によって発光素子が点灯し、それにより受光素子が高抵抗から低抵抗となる。
【００１２】
フォトカプラ１７の受光素子には積分回路（整流回路）１８が接続されている。積分回路１８の抵抗１９はコンデンサ２０への突入電流を制限し、コンデンサ２０は交流電源整流後の平滑化を行い、また、抵抗２１は交流電源停電時におけるコンデンサ２０を放電させる。
【００１３】
積分回路１８にはリセットＩＣ２２とシュミットトリガＩＣ２４が並行に接続され、さらにシュミットトリガＩＣ２４にプルアップ用抵抗２６が接続されている。前記リセットＩＣ２２は、設定閾（しきい）値に対する入力ＶＤＤ電圧の変化を精度良く検出することができる。前記リセットＩＣ２２の出力は、オープンドレインであり、シュミットトリガＩＣ２４の出力によりプルアップされる。符号２３はコンデンサである。
【００１４】
この停電検出回路１Ａにおいては、正常に交流電源が供給されている非停電のときは、ＶＤＤ、リセットＩＣ２２の出力及びＶｏｕｔがＨレベルとなり、一方、交流電源が停電（電圧低下）すると、シュミットトリガＩＣ２４の出力も落ちて、ＶＤＤ、リセットＩＣ２２の出力及びＶｏｕｔがＨからＬレベルになる。前記Ｖｏｕｔは、電子機器のＭＰＵによって検出される。
【００１５】
また、出力先の回路との干渉を避けるためには、図２に示す停電検出回路１Ｂのように、リセットＩＣ２２の出力側に、さらにシュミットトリガＩＣ２７を接続するのが好ましい。
【００１６】
前記停電検出回路１Ａ及び１Ｂによれば、積分回路１８にリセットＩＣ２２とシュミットトリガＩＣ２４が並行に接続されていることにより、前記のように、積分回路１８におけるコンデンサ２０に対するプルアップ用抵抗２６の影響を小さくすることができ、停電検出電圧と復帰検出電圧の差を小さくすることができる。
【００１７】
なお、図１及び図２の実施形態においては、積分回路１８にリセットＩＣ２２と並行に接続されるシュミットトリガＩＣ２４を１つとしたが、複数のシュミットトリガＩＣを直列に設けてもよい。さらに、図２の実施形態においては、リセットＩＣ２２の出力側に接続されるシュミットトリガＩＣ２７を１つとしたが、複数のシュミットトリガＩＣを直列に設けてもよい。すなわち、前記実施形態で用いたシュミットトリガＩＣ２４，２７は正論理バッファであるが、例えば、前記シュミットトリガＩＣ２４，２７を正論理ＮＯＴ素子とする場合には、正論理ＮＯＴ素子を２つ直列に設ける等である。
【図面の簡単な説明】
【００１８】
【図１】第１実施形態における停電検出回路の構成を示すブロック図である。
【図２】第２実施形態における停電検出回路の構成を示すブロック図である。
【図３】本発明とは異なり、シュミットトリガＩＣを設けない場合のブロック図である。
【符号の説明】
【００１９】
１Ａ，１Ｂ  停電検出回路
１０  交流電源
１１  トランス
１２  抵抗
１３，１４，１５，１６  ツェナーダイオード
１７  フォトカプラ
１８  積分回路
１９  抵抗
２０  コンデンサ
２１  抵抗
２２  リセットＩＣ
２３  コンデンサ
２４  シュミットトリガＩＣ
２６  抵抗
２７  シュミットトリガＩＣ
【図１】
2007192690.tif 000003
【図２】
2007192690.tif 000004
【図３】
2007192690.tif 000005