(57)【要約】【課題】機能構造体の封止プロセスを簡易に行うことができ、製造コストを低減することのできる新規の構造及び製造方法を実現する。【解決手段】本発明の電子装置１０は、基板１と、該基板上に形成された機能素子を構成する機能構造体３Ｘと、該機能構造体が配置された空洞部Ｃを画成する被覆構造とを具備する電子装置において、前記被覆構造は、前記空洞部の少なくとも上部を覆うように配置され、前記空洞部に対する被覆面積よりも小さな１又は複数の開口部７ｈを備えた被覆層７ｂと、該被覆層上に配置されて前記開口部を閉鎖する封止剤９とを含むことを特徴とする。【選択図】図１０
2007216308.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板上に形成された機能素子を構成する機能構造体と、該機能構造体が配置
された空洞部を画成する被覆構造とを具備する電子装置において、
前記被覆構造は、前記空洞部の少なくとも上部を覆うように配置され、前記空洞部に対
する被覆面積よりも小さな１又は複数の開口部を備えた被覆層と、該被覆層上に配置され
て前記開口部を閉鎖する封止剤とを含むことを特徴とする電子装置。
【請求項２】
前記被覆層は、複数の開口部を縦横に配列させた網目構造を有することを特徴とする請
求項１に記載の電子装置。
【請求項３】
前記基板上には、複数の前記機能構造体及び当該機能構造体がそれぞれ配置された複数
の前記空洞部が設けられていることを特徴とする請求項１又は２に記載の電子装置。
【請求項４】
前記被覆構造は前記空洞部の周囲に複数の層が積層されてなり、前記被覆層は前記複数
の層中の少なくとも一つの層と同材質かつ同層に形成されていることを特徴とする請求項
１乃至３のいずれか一項に記載の電子装置。
【請求項５】
前記少なくとも一つの層は導体層であることを特徴とする請求項４に記載の電子装置。
【請求項６】
前記基板は半導体基板であることを特徴とする請求項１乃至５のいずれか一項に記載の
電子装置。
【請求項７】
基板と、該基板上に形成された機能素子を構成する機能構造体と、該機能構造体が配置
された空洞部を画成する被覆構造と、を有する電子装置の製造方法において、
前記機能構造体の上方に配置され、１又は複数の開口部を備えた被覆層を形成する工程
と、
前記被覆層上に封止剤を配置して前記開口部を閉鎖する工程と、
を具備することを特徴とする電子装置の製造方法。
【請求項８】
基板と、該基板上に形成された機能素子を構成する機能構造体と、該機能構造体が配置
された空洞部を画成する被覆構造と、を有する電子装置の製造方法において、
前記基板上に前記機能構造体を形成する工程と、
前記機能構造体の上方に配置された１又は複数の開口部を備えた被覆層を含む前記被覆
構造を形成する工程と、
前記被覆層の前記１又は複数の開口部を通して前記機能構造体の周囲にある前記被覆構
造を除去することにより前記機能素子が配置された前記空洞部を形成する工程と、
前記被覆層上に封止剤を配置して前記開口部を閉鎖する工程と、
を具備することを特徴とする電子装置の製造方法。
【請求項９】
前記被覆構造は複数の層が積層されることにより構成され、前記被覆層は、前記被覆構
造中の少なくとも一つの層で形成されることを特徴とする請求項７又は８に記載の電子装
置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子装置及びその製造方法に係り、特に、ＭＥＭＳ（微小電気機械システム）
素子を備えた電子装置に適用する場合に好適な構造及び製造方法に関する。
【背景技術】
【０００２】
近年、共振子、高周波フィルタ、微小アクチュエータ、圧力センサ、ジャイロセンサ、
加速度センサなどをＭＥＭＳ（Micro Electro Mechanical Systems）素子で実現する技術
が開発され、種々の製品が既に実用化されている。ＭＥＭＳ素子は半導体プロセス技術を
応用して形成された微小構造体からなるが、ＭＥＭＳ素子を動作可能に構成するとともに
ＭＥＭＳ素子を保護するには、ＭＥＭＳ構造体を空洞部内に配置し、その空洞部を閉鎖す
る必要がある。特に、ＭＥＭＳ構造体にゴミの付着、酸化、吸湿などが生ずると動作不良
を招く虞があり、また、気体抵抗が動作に影響を及ぼす素子ではＭＥＭＳ素子の周囲の気
体を排除する必要があるので、上記空洞部は密閉されることが好ましい。
【０００３】
ＭＥＭＳ構造体が配置された空洞部を閉鎖する方法としては、例えば、基板上にＭＥＭ
Ｓ構造体を形成した後に、ガラス基板等からなる対向基板と上記基板を直接若しくはＯリ
ング等を介して接合し、当該対向基板でＭＥＭＳ構造体が配置された空洞部を封止したも
のが知られている（例えば、以下の特許文献１参照）。
【特許文献１】特開２００５−２９７１８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前述のＭＥＭＳ構造体の封止方法では、封止用の対向基板を用いる必要
があり、また、この対向基板を基板上に貼り合わせるための特殊なプロセスが必要となる
ので、一般的な半導体製造技術で形成できるＭＥＭＳ素子の利点が失われ、製造コストが
増大するという問題点がある。
【０００５】
また、上記の封止方法は実用的にはウエハ単位で行われるが、その後、相互に接合され
た基板と対向基板からなる厚い構造をダイシング等によって分割する必要があるので、分
割処理が難しく、手間がかかるという問題点がある。なお、上記の封止方法をチップ単位
で行うことは、ＭＥＭＳ構造体が封止される前の工程でＭＥＭＳ構造体に損傷を与えずに
分割処理を施すこと自体がきわめて難しく、また、チップ化が可能であったとしてもその
後に多数のチップについてそれぞれ封止プロセスを実施する必要があるので、製造技術上
実用的なものではない。
【０００６】
さらに、上記のような問題点は、ＭＥＭＳ構造体に限らず、ＭＥＭＳには含まれない他
の水晶振動子、ＳＡＷ素子、ジャイロセンサ等の各種の機能素子を含む電子装置において
も同様に存在する。
【０００７】
そこで、本発明は上記問題点を解決するものであり、その課題は、機能素子を含む電子
装置において、機能構造体の封止プロセスを簡易に行うことができ、製造コストを低減す
ることのできる新規の構造及び製造方法を実現することにある。
【課題を解決するための手段】
【０００８】
斯かる実情に鑑み、本発明の電子装置は、基板と、該基板上に形成された機能素子を構
成する機能構造体と、該機能構造体が配置された空洞部を画成する被覆構造とを具備する
電子装置において、前記被覆構造は、前記空洞部の少なくとも上部を覆うように配置され
、前記空洞部に対する被覆面積よりも小さな１又は複数の開口部を備えた被覆層と、該被
覆層上に配置されて前記開口部を閉鎖する封止剤とを含むことを特徴とする。
【０００９】
この発明によれば、１又は複数の開口部を備えた被覆層で空洞部が覆われ、この被覆層
の開口部が封止剤で閉鎖されていることにより、被覆層を形成した後に、その開口部を通
して下層構造を除去することにより空洞部を形成したり、或いは、空洞部の排気や空洞部
への気体の充填を行ったりすることが可能になるとともに、上記開口部が被覆層の空洞部
の被覆面積よりも小さいことにより、被覆層上に未硬化の封止剤を配置して開口部を閉鎖
することが容易になる。すなわち、被覆層の開口部が空洞部の被覆面積より小さく構成さ
れているため、未硬化の封止剤の粘度を低下させても被覆層に保持されやすくなるので、
より確実かつ容易に機能構造の封止ができる。したがって、封止用の対向基板を貼り合わ
せる必要がなくなるので特殊なプロセスが不要となるなど、従来よりも簡易なプロセスで
製造することが可能になるため、製造コストを低減することができる。
【００１０】
本発明において、前記被覆層は、複数の開口部を縦横に配列させた網目構造を有するこ
とが好ましい。これによれば、被覆層の全開口面積を増大させることができるとともに、
個々の開口部を小さく形成することが可能になるので、被覆層を介してその開口部を通し
て行われる各種処理が容易になると同時に、封止剤の保持性能を高めることができる。
【００１１】
本発明において、前記基板上には、複数の前記機能構造体及び当該機能構造体がそれぞ
れ配置された複数の前記空洞部が設けられていることが好ましい。複数の機能構造体及び
空洞部が設けられていることによって、効率的に封止プロセスを実施することができる。
【００１２】
本発明において、前記被覆構造は前記空洞部の周囲に複数の層が積層されてなり、前記
被覆層は前記複数の層中の少なくとも一つの層と同材質かつ同層に形成されていることが
好ましい。これによれば、被覆層が空洞部の周囲に形成された複数の層中の少なくとも一
つの層と同材質かつ同層に形成されていることにより、被覆層を被覆構造中の他の構造と
同時に形成できることから、被覆層を形成するための専用の製造工程を設ける必要がなく
なるため、製造コストをさらに低減できる。
【００１３】
この場合に、前記少なくとも一つの層は導体層であることが望ましい。これによれば、
導体層は被覆構造において配線や電極として不可避的に形成されるものであるとともに、
パターニングが容易であり、しかも、絶縁体を除去する際に用いるエッチング方法におい
て絶縁体との選択性に富むため、被覆層を形成する場合及び被覆層を介して下層構造を除
去する場合に共に好都合な構成となる。
【００１４】
本発明において、前記基板は半導体基板であることが好ましい。これによれば、半導体
基板を用いることで、半導体回路と機能素子とを一体に構成することができるため、複雑
な回路構造を備えた電子回路装置を容易に実現できる。この場合において、機能素子がＭ
ＥＭＳ素子（微小電気機械構造体）であれば、一般的な半導体製造プロセスを用いて一体
に製造できるため、ＭＥＭＳ素子を含む電子装置の製造効率を高め、製造コストを低減す
る上でより好ましい構成となる。
【００１５】
次に、本発明の電子装置の製造方法は、基板と、該基板上に形成された機能素子を構成
する機能構造体と、該機能構造体が配置された空洞部を画成する被覆構造と、を有する電
子装置の製造方法において、前記機能構造体の上方に配置され、１又は複数の開口部を備
えた被覆層を形成する工程と、前記被覆層上に封止剤を配置して前記開口部を閉鎖する工
程と、を具備することを特徴とする。
【００１６】
また、本発明の別の電子装置の製造方法は、基板と、該基板上に形成された機能素子を
構成する機能構造体と、該機能構造体が配置された空洞部を画成する被覆構造と、を有す
る電子装置の製造方法において、前記基板上に前記機能構造体を形成する工程と、前記機
能構造体の上方に配置された１又は複数の開口部を備えた被覆層を含む前記被覆構造を形
成する工程と、前記被覆層の前記１又は複数の開口部を通して前記機能構造体の周囲にあ
る前記被覆構造を除去することにより前記機能構造体が配置された前記空洞部を形成する
工程と、前記被覆層上に封止剤を配置して前記開口部を閉鎖する工程と、を具備すること
を特徴とする。
【００１７】
本発明において、前記被覆構造は複数の層が積層されることにより構成され、前記被覆
層は、前記被覆構造中の少なくとも一つの層で形成されることが好ましい。
【発明を実施するための最良の形態】
【００１８】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図１乃至図１０
は本発明に係る電子装置の製造方法を示す概略工程図である。また、図５乃至図１０では
、縦断面図に矢印で示された範囲を示す部分平面図をも示してある。最初に、本発明に係
る電子装置の製造方法について説明する。
【００１９】
まず、図１に示す半導体基板等からなる基板１を用意する。基板１としてはシリコン基
板等の半導体基板であることが最も好ましいが、セラミックス基板、ガラス基板、サファ
イア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板を用いることができる。半
導体基板を用いる場合には、基板１に予め所定の半導体集積回路（図示せず）を作りこん
でおくことができる。本実施形態の製造方法では、基板１の表層部に適宜の不純物領域（
図示せず）を備えた半導体基板を用いる。また、この半導体基板上に適宜の配線構造を形
成し、全体としてＣＭＯＳプロセスによって電子装置を形成していくように製造方法が設
定される。
【００２０】
本実施形態では、基板１の表面上に犠牲層２を形成する。この犠牲層２は、例えば、酸
化シリコン膜、ＰＳＧ（リンドープガラス）膜等で構成することができ、ＣＶＤ法、スパ
ッタリング法等によって形成される。図示例では、犠牲層２の適所に、後述するＭＥＭＳ
構造体の支持部を形成するための開口２ａがフォトリソグラフィ法等によって形成された
パターニングマスクを用いてエッチングを行う方法などの適宜のパターニング処理により
形成される。
【００２１】
次に、図２に示すように、上記犠牲層２上に、導電性シリコン膜等で構成される機能層
３を形成する。この機能層３は、上記のように形成された開口２ａを通して基板１（例え
ば、基板１に形成された図示しない下部電極など）に接続される。機能層３は、スパッタ
リング法やＣＶＤ法等によって形成される。そして、この機能層３を適宜のパターニング
方法でパターニングすることによって、図３に示すようにＭＥＭＳ構造体３Ｘが形成され
る。
【００２２】
なお、図示例では犠牲層２の開口２ａに対応する支持部を中央下部に備えた振動板形状
のＭＥＭＳ構造体３Ｘが設けられているが、対向電極などは図示を省略してある。また、
図示例はＭＥＭＳ構造体を模式的に示したものであって実際の構造を正確に表現したもの
ではない。ＭＥＭＳ構造体としては、櫛歯状、梁状、円盤状などの種々の平面パターンを
備えた可動部を形成することができる。また、振動子として用いられるもの、アクチュエ
ータとして用いられるもの、センサとして用いられるものなど、任意の機能を有する素子
として構成されたものを形成することができる。
【００２３】
また、ＭＥＭＳ構造体３Ｘの他に、ＭＥＭＳ以外の、水晶振動子、ＳＡＷ（表面弾性波
）素子、加速度センサ、ジャイロスコープなどの各種の機能素子を構成するための機能構
造体であってもよい。すなわち、本発明の機能素子は、空洞部に配置されうる機能構造体
を備えたものであれば如何なるものであっても構わない。ここで、機能構造体は機能素子
の一部のみを構成するものであってもよい。
【００２４】
次に、図４に示すように、ＭＥＭＳ構造体３Ｘ上に、酸化シリコン等の絶縁体よりなる
絶縁膜４、アルミニウム等の導電体よりなる配線層５、酸化シリコン等の絶縁体よりなる
絶縁膜６を順次に形成する。このような被覆構造は、通常のＣＭＯＳプロセスと同様に形
成されていく。また、配線層５の一部は、上層構造に導電接続するためのスルーホール６
ａによって露出された状態とされている。なお、絶縁膜４、配線層５及び絶縁膜６といっ
た積層構造の積層数は必要に応じて適宜に構成される。例えば、実際のＣＭＯＳプロセス
では、さらに多くの配線層がそれぞれ絶縁膜を介して積層される場合もある。
【００２５】
その後、図５に示すように絶縁膜６上にアルミニウム等からなる導体層７を形成し、こ
の導体層７をパターニングすることにより、図６に示すように、配線層若しくは接続パッ
ド７ａとともに被覆層７ｂを形成する（以上、被覆層形成工程）。被覆層７ｂはＭＥＭＳ
構造体３Ｘの上方に配置されている。被覆層７ｂは、その被覆面積より小さな（好ましく
は後述する空洞部Ｃを覆う面積より小さな）開口面積を有する１又は複数の開口部７ｈを
備えている。本実施形態の場合、被覆層７ｂには複数の開口部７ｈが形成されている。図
示例では、開口部７ｈは縦横に配列され、全体として被覆層７ｂが網目状に構成されてい
る。開口部７ｈは導体層７をパターニングする際に同時に形成される。したがって、製造
プロセスは、導体層７のパターニング処理で得られるパターン形状そのものを除き、被覆
層７ｂを形成しない場合（すなわち、配線層若しくは接続パッド７ａのみを形成する場合
）と何ら変わらない。
【００２６】
次に、図７に示すように、絶縁膜６、配線層７ａ及び被覆層７ｂ上に酸化シリコン、窒
化シリコン、樹脂材料等で構成される保護膜８を形成する。この保護膜８としては、半導
体装置の表面保護膜（パシベーション膜）を用いることができる。ただし、後述するリリ
ース工程で用いるエッチング液に耐えうる素材（通常は窒化シリコンや樹脂素材が好まし
い。）で保護膜８を形成することが望ましい。
【００２７】
その後、図８に示すように、保護膜８をドライエッチング法等によって部分的に除去し
、開口８ａを形成して配線層若しくは接続パッド７ａの一部を露出して接続パッドを接続
可能な状態に構成するとともに、開口８ｂを形成して被覆層７ｂの表面を露出させる（開
口工程）。このとき、被覆層７ｂには開口部７ｈが形成されているので、図示のように被
覆層７ｂ直下の絶縁膜６の一部も除去される場合がある。このように、保護膜８の開口処
理の際に被覆層７ｂ直下の絶縁膜６の一部を除去しておくことにより、被覆層６とその下
層構造とが離反した状態となるので、エッチング液が入り込みやすくなり、以下に説明す
るリリース工程における除去作用を高めることができる。
【００２８】
次に、被覆層７ｂの開口部７ｈを通してエッチング液（弗化水素酸を含む水溶液など）
を作用させることで、図９に示すように、被覆層７ｂの下方の絶縁膜６、絶縁膜４、及び
、犠牲層２を除去する（リリース工程）。これによって、ＭＥＭＳ構造体３Ｘの所定部位
が基板１からリリースされ、本来の動作（機能）を実現しうる構造とされる。このとき、
ＭＥＭＳ構造体３Ｘは空洞部Ｃ内に配置され、この空洞部Ｃを被覆層７ｂが上方から覆う
状態とされている。
【００２９】
その後、空洞部Ｃ内は被覆層７ｂの開口部７ｈを通して洗浄等の適宜の方法で清浄化さ
れる。そして、必要に応じて、空洞部Ｃ内の減圧、真空化、窒素ガス等の不活性ガス置換
などの処理を実施する。ただし、このような処理は必須のものではなく、不要であれば実
施しなくてもよい。
【００３０】
最後に、被覆層７ｂ上に、ポリイミド樹脂、シリコーンゴムなどの合成樹脂材料、ＳＯ
Ｇなどのシリケート系材料等からなる封止剤９を塗布し、図１０に示すように開口部７ｈ
を閉鎖する。封止剤９として、紫外線硬化樹脂や熱硬化樹脂を用いてもよい。この封止剤
９は、被覆層７ｂ上に塗布したときに、開口部７ｈを通して空洞部Ｃ内に入り込み、ＭＥ
ＭＳ構造体３Ｘに接触するなどといった問題を生じない程度の粘度を備えていることが好
ましく、開口部７ｈを通して被覆層７ｂよりも下に入り込まない程度の粘度を有するもの
であることがより望ましい。
【００３１】
封止剤９を塗布した後、必要に応じて封止剤９を乾燥、加熱、光照射等により硬化させ
る。ただし、封止剤９に充分な粘度があればそのままで開口部７ｈを閉鎖した状態として
もよい。このようにして開口部７ｈが閉鎖されると、空洞部Ｃは被覆層７ｂ及び封止剤９
によって完全に密閉される。ここで、封止剤９を精密ディスペンサ等を用いて局部的に塗
布することができるが、ロールコート法、スピンコーティング法などで封止剤９を基板表
面全体に塗布してもよい。
【００３２】
なお、図示例ではＭＥＭＳ構造体３Ｘが配置された空洞部Ｃは、基板１上に構成された
被覆構造（犠牲層２、絶縁膜４、配線層５、絶縁膜６、被覆層７ｂ、保護膜８及び封止剤
９を含む。）によって密閉されているが、その必要がない場合（例えば、空洞部Ｃに大き
なゴミが入り込まなければよく、空気が入り込んでもかまわないケース）には、空洞部Ｃ
が完全に密閉されていなくてもよい。ただし、ＭＥＭＳ構造体３Ｘの上方に配置された被
覆層７ｂ及びその開口部７ｈを閉鎖する封止剤９は必須である。
【００３３】
上記のように構成された電子装置１０は、ＭＥＭＳ構造体３Ｘが配置された空洞部Ｃが
被覆層７ｂ及び封止剤９によって閉鎖されているので、外部から空洞部Ｃ内にゴミ、水、
その他のものが入り込むことを防止できる。また、空洞部Ｃを減圧状態（真空状態）とす
ることが可能になるので、気体抵抗によるＭＥＭＳ構造体３Ｘの動作の妨げをなくすこと
ができる。さらに、空洞部Ｃ内に窒素ガス等の不活性ガスを充填することも可能になるた
め、酸化、吸湿等によるＭＥＭＳ構造体３Ｘの劣化を防止するといったことも可能である
。
【００３４】
図１１は複数の電子装置１０を一つの大判基板（以下、単に「ウエハ」という。）Ｗ単
位で形成した場合を示す縦断面図、図１２はウエハＷの概略斜視図である。ウエハＷは、
基板１の上に上記ＭＥＭＳ構造体３Ｘ及び空洞部Ｃを複数組備えた一体の被覆構造１０Ｃ
を形成し、最終的に封止剤９で各空洞部Ｃを閉鎖した状態とされる。そして、ダイシング
やスクライブ・ブレイク法等によってウエハＷが複数の電子装置１０に分割される（基板
分割工程）。なお、図示例では、一つの電子装置１０に一つの封止された空洞部のみが設
けられている状態を示してあるが、このような状態に限らず、一つの電子装置１０におい
て複数の空洞部が設けられていてもよい。
【００３５】
上記の工程では、ウエハＷを分割する前にＭＥＭＳ構造体３Ｘの配置された空洞部Ｃが
閉鎖されているので、基板分割工程でＭＥＭＳ構造体３Ｘが汚染されることがない。また
、このようにして製造された電子装置１０は、改めてパッケージングを施す必要がなく、
例えば、表面実装型電子装置として用いることができるなど、小型化に大きく寄与できる
。
【００３６】
尚、本発明の電子装置及びその製造方法は、上述の図示例にのみ限定されるものではな
く、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００３７】
例えば、上記実施形態では半導体基板上にＣＭＯＳプロセスと同様の半導体製造工程を
実施しつつ、アクチュエータ、共振子、高周波フィルタ等の機能素子としてのＭＥＭＳ素
子を構成するＭＥＭＳ構造体３Ｘを構成しているが、本発明はＭＥＭＳ素子を備えたもの
に限らず、水晶振動子、ＳＡＷ素子、加速度センサ、ジャイロセンサなどのＭＥＭＳ素子
以外の各種の機能素子を備えたものに適用することができる。
【００３８】
また、上記実施形態では機能素子を半導体集積回路と一体化してなる半導体装置を構成
しているが、半導体基板以外の基板を用いてもよく、或いは、他の電子素子を機能素子と
接続したものであっても構わない。
【図面の簡単な説明】
【００３９】
【図１】実施形態の製造工程を示す概略工程断面図。
【図２】実施形態の製造工程を示す概略工程断面図。
【図３】実施形態の製造工程を示す概略工程断面図。
【図４】実施形態の製造工程を示す概略工程断面図。
【図５】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図６】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図７】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図８】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図９】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図１０】実施形態の製造工程及び電子装置の構造を示す概略断面図及び部分平面図。
【図１１】ウエハ単位で製造された電子装置の縦断面図。
【図１２】ウエハの概略斜視図。
【符号の説明】
【００４０】
１…基板、２…犠牲層、３…機能層、３Ｘ…ＭＥＭＳ構造体（機能構造体）、４…絶縁膜
、５…配線層、６…絶縁膜、７…導体層、７ａ…配線層、７ｂ…被覆層、７ｈ…開口部、
８…保護膜、９…封止剤、１０…電子装置、Ｗ…ウエハ、１０Ｃ…被覆構造
【図１】
2007216308.tif 000003
【図２】
2007216308.tif 000004
【図３】
2007216308.tif 000005
【図４】
2007216308.tif 000006
【図５】
2007216308.tif 000007
【図６】
2007216308.tif 000008
【図７】
2007216308.tif 000009
【図８】
2007216308.tif 000010
【図９】
2007216308.tif 000011
【図１０】
2007216308.tif 000012
【図１１】
2007216308.tif 000013
【図１２】
2007216308.tif 000014