(57)【要約】【課題】液晶表示装置に用いられるデジタル信号用伝送線路の絶縁性低下を検出する。【解決手段】複数の伝送線路の１つおきにバッファに対して並列に接続されたバッファにより、１つおきの伝送線路のバッファ出力を意図的に上げることができるので、各伝送線路に発生する電気的な絶縁性の低下を検出することを可能とする。【選択図】図１
2007192937.tif 000002
【特許請求の範囲】
【請求項１】
液晶層を挟んで対向配置される一対のガラス基板と、
前記ガラス基板に配線された映像用デジタル信号を伝送するための複数の伝送線路と、
前記伝送線路のそれぞれに配置され、内部のトランジスタにポリシリコンが使用された複数のバッファと、
前記バッファの出力性能が交互に異なるものとなるように設定する設定手段と、
を有することを特徴とする液晶表示装置。
【請求項２】
前記設定手段は、
前記伝送線路の１つおきに前記バッファに対して並列に接続された複数のバッファと、
当該バッファに直列接続された複数のスイッチ素子と、
前記スイッチ素子のオン・オフを制御する制御回路と、
を有することを特徴とする請求項１記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に用いられるデジタル信号用伝送線路の絶縁性低下を検出するための技術に関する。
【背景技術】
【０００２】
液晶ディスプレイに利用される多結晶Ｓｉ（ｐ−Ｓｉ）形薄膜トランジスタ（ｐ−Ｓｉ  ＴＦＴ）は、ガラス基板上に非結晶Ｓｉ（ａ−Ｓｉ）薄膜を塗布する方法と比べて電子の移動速度を格段に向上することができるという優れた特徴があり、これまで液晶パネルの外部に取り付けなければならなかった駆動回路をパネルと同一のガラス基板上に直接形成することができ、配線密度を高めることが可能となっている（特許文献１参照）。
【特許文献１】特開２００５−４９５１９公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、図５に示すように、映像用デジタル信号が伝送されるデジタル用伝送線路１０は、一画素当たり１８本（６ビット×３（ＲＧＢ））必要とされ、デスクトップ用パソコンのモニターとして一般的に利用される１５型ＵＸＧＡサイズ（画素数：１，６００×１，２００）の液晶画面の場合には、数千万本以上（１８本×１，６００×１，２００）の伝送線路１０を要することになる。従い、本伝送線路１０を表示部１００上に直接形成するためには、微細化処理を施す必要があり、且つ伝送線路１０の間隔を非常に狭くする処理も必要である。
【０００４】
故に、肉眼では確認できない微小な塵やほこり等（以下、「抵抗９０」と称する）であっても、伝送線路上に付着した場合には、図６に示すように、本来であれば互いに影響を受けることのなく且つ絶縁性を有する伝送線路１０ａと伝送線路１０ｂとが、抵抗９０により相互に接続された状態になる。そして、伝送線路１０ａの入力側に配置されたバッファ２０ａから出力される電流の一部は抵抗９０へ流出し、且つ伝送線路１０ｂの入力側に配置されたバッファ２０ｂから出力される電流の一部も抵抗９０へ流出する。つまり、抵抗９０による伝送線路１０ａと伝送線路１０ｂとの接続は、伝送線路１０ａと伝送線路１０ｂとを流れる電流に対して影響を与え、結果として、出力側で得られる出力信号は、入力側の出力信号と比べて低下するという問題がある。
【０００５】
また、例えば、抵抗９０が薄い絶縁膜で覆われた金属性の浮遊物である場合、抵抗９０が伝送線路１０ａ及び伝送線路１０ｂへ接触した当初は、伝送線路１０ａと伝送線路１０ｂとは未だ完全にショートされた状態ではないため、受信部３０ａ又は受信部３０ｂは、バッファ２０ａ又はバッファ２０ｂからの出力信号をほぼ正確に得ることが可能である。しかしながら、時間の経過により抵抗９０は導通状態へと変化し、それに伴い伝送線路１０ａ及び伝送線路１０ｂは次第に劣化するため、液晶表示装置の表示部１００における画質が徐々に低下するという問題もある。
【０００６】
本発明は、上記を鑑みてなされたものであり、液晶表示装置に用いられるデジタル信号用伝送線路の絶縁性低下を検出することを課題とする。
【課題を解決するための手段】
【０００７】
本発明に係る液晶表示装置は、液晶層を挟んで対向配置される一対のガラス基板と、前記ガラス基板に配線された映像用デジタル信号を伝送するための複数の伝送線路と、前記伝送線路のそれぞれに配置され、内部のトランジスタにポリシリコンが使用された複数のバッファと、前記バッファの出力性能が交互に異なるものとなるように設定する設定手段と、を有することを特徴とする。
【０００８】
本発明にあっては、設定手段により各伝送線路に配置されている各バッファの出力を交互に異なるものとなるように設定することで、伝送されてきた出力信号を用いて差分を検出することにより、各伝送線路に発生する電気的な絶縁性の低下を検出することを可能とする。
【０００９】
上記液晶表示装置において、前記設定手段は、前記伝送線路の１つおきに前記バッファに対して並列に接続された複数のバッファと、当該バッファに直列接続された複数のスイッチ素子と、前記スイッチ素子のオン・オフを制御する制御回路と、を有することを特徴とする。
【００１０】
本発明にあっては、伝送線路の１つおきにバッファに対して並列に接続された複数のバッファに直列接続された複数のスイッチ素子をオンに制御することにより、１つおきの伝送線路のバッファの出力性能を意図的に上げることで、各伝送線路に発生する電気的な絶縁性の低下を検出することを可能とする。
【発明の効果】
【００１１】
本発明によれば、液晶表示装置に用いられるデジタル信号用伝送線路の絶縁性低下を検出することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を用いて説明する。
【００１３】
図１は、本発明の実施形態に係る液晶表示装置１における伝送線路部分の概略的な構成を示す模式図である。図１に示すように、本液晶表示装置１は、液晶層を挟んで対向配置される一対のガラス基板２上に、映像用デジタル信号を伝送する伝送線路１０ａ〜１０ｆ、各伝送線路に配置され内部のトランジスタにポリシリコンが使用されたバッファ２０ａ〜２０ｆ、バッファ２０ａ，バッファ２０ｃ，バッファ２０ｅの各々に並列接続され内部のトランジスタにポリシリコンが使用されたバッファ２１ａ，バッファ２１ｃ，バッファ２１ｅ、バッファ２１ａ，バッファ２１ｃ，バッファ２１ｅの各々に直列接続されたスイッチ素子６０ａ，スイッチ素子６０ｃ，スイッチ素子６０ｅ、各スイッチ素子のオン・オフを制御する制御回路５０、各伝送線路に配置された受信部３０ａ〜３０ｆ、伝送されてきたデジタル信号をアナログ信号へ変換するデジタルアナログコンバータ４０、及びデジタルアナログコンバータ４０によりアナログ変換された映像用アナログ信号を画像として表示する表示部１００を有する構成である。また、本実施形態については、各バッファから伝送されてきた出力信号を検査するために、各伝送線路に接続可能な差分検出回路３、及び差分検出回路３から伝送される出力信号を波形として画面に表示するオシロスコープ４を液晶表示装置１の外部に更に有する構成である。
【００１４】
次に、差分検出回路３の構成について説明する。図２は、差分検出回路３の内部構成を示す回路図である。差分検出回路３は、液晶表示装置１の各伝送線路から伝送されてきた出力信号を入力し任意の伝送線路の出力信号を出力するマルチプレクサ７０ａ及びマルチプレクサ７０ｂ、及び各マルチプレクサから出力された出力信号の差分演算を行う差分演算回路７１を有する構成である。
【００１５】
続いて、本実施形態における液晶表示装置１の動作について説明する。図３は、図１で示した模式図に記載されている伝送線路部分の隣り合う伝送線路１０ａと伝送線路１０ｂについて、抵抗９０が付着した場合の構成を示す回路図である。
【００１６】
最初に、制御回路５０によりスイッチ素子６０をオフに制御した場合の動作について説明する。オフに制御した場合、伝送線路１０ａ上で動作するバッファはバッファ２０ａの１つであり、結果として図６で示した回路における動作と等価である。図６に示すように、バッファ２０ａの入力信号としてハイレベル信号、バッファ２０ｂの入力信号としてローレベル信号を用いた場合、伝送線路１０ａと伝送線路１０ｂに抵抗９０が付着していると出力側では両方の出力信号は平均化されて差が出ない。
【００１７】
次に、スイッチ素子６０をオンに制御した場合の動作について説明する。スイッチ素子６０は、制御回路５０によりオンに制御される。伝送線路１０ａ上を伝送されてきた映像用デジタル信号は、バッファ２０ａ，バッファ２１ａが伝送線路１０ａに並列接続されている入力端子側の接点Ａにおいて分岐された後、各バッファに入力される。各バッファは、入力された映像用デジタル信号の駆動能力を回復し、回復された各バッファからの出力信号は、出力端子側の接点Ｂにて重畳された後に受信部３０ａへ伝送される。一方、伝送線路１０ｂを伝送されてきた映像用デジタル信号は、バッファ２０ｂに入力された後、受信部３０ｂへ伝送される。バッファ２０ｂに並列接続されるバッファは無いので、受信部３０ｂへ伝送される出力信号が他のバッファの出力信号と重畳されることはない。
【００１８】
続いて、差分検出回路３とオシロスコープ４の動作について図２を用いて説明する。差分検出回路３を構成するマルチプレクサ７０ａとマルチプレクサ７０ｂは、伝送線路１０ａ〜１０ｆから伝送されてきた出力信号が入力ポートから入力され、当該出力信号のうち、任意の伝送線路の出力信号を差分演算回路７１に対して出力する。差分演算回路７１は、マルチプレクサ７０ａとマルチプレクサ７０ｂから伝送されてきた出力信号の差分演算を行い、差分演算結果をオシロスコープ４へ出力する。オシロスコープ４は、差分演算回路７１から伝送された差分演算結果を、波形として視認できる形で画面に表示する。尚、マルチプレクサ７０ａ又はマルチプレクサ７０ｂで選択される任意の伝送線路は、１つに限られない。
【００１９】
上記にて説明した液晶表示装置１、差分検出回路３及びオシロスコープ４の一連の動作により、オシロスコープ４の画面に表示される出力波形を確認することで、各伝送線路において絶縁性低下が発生した場合にはバッファの出力性能の差分として検査することができる。
【００２０】
即ち、伝送線路１０ａと伝送線路１０ｂにおける入力側のバッファの出力性能が同等である場合、図６を用いて説明したように、抵抗９０が付着した場合であっても出力側で検出される両方の出力信号は平均化されて差が出ない。更に、本発明で使用する多結晶Ｓｉ（ｐ−Ｓｉ）形駆動方式は、非結晶Ｓｉ（ａ−Ｓｉ）形駆動方式とは異なりこれまで液晶パネルの外部に取り付けなければならなかった駆動回路をパネルと同一のガラス基板上に直接形成し配線密度を高めることができるが、バッファの出力性能にバラツキがあるため、出力側で検出される出力波形の鈍りが、各伝送線路における絶縁性の低下によるものかバッファ出力性能のバラツキによるものかを判断することができない。
【００２１】
これに対し、本実施形態では、各伝送線路におけるバッファの出力性能を交互に異なるものに設定することにより、具体的には図３に示すように、伝送線路１０ａに配置されたバッファ２０ａに並列接続されたバッファ２１ａにより、伝送線路１０ａのバッファの出力性能を伝送線路１０ｂのバッファの出力性能よりも高くすることで、各伝送線路における出力性能の差分を明らかなものとし、絶縁性低下の検出感度を高めることを可能とする。これにより、各伝送線路において弱いショートが発生した場合であっても、出力信号エラーを容易に検出することができる。
【００２２】
本実施形態によれば、伝送線路の１つおきにバッファに対して並列に接続された複数のバッファに直列接続された複数のスイッチ素子のオンにより、１つおきの伝送線路のバッファ出力を意図的に上げることができるので、各伝送線路に発生する電気的な絶縁性の低下を検出することが可能である。
【００２３】
また、検査用に事前準備された複数の画像パターンを用いて液晶表示装置１の表示部１００に出力することにより、絶縁性低下の影響を伝送ビット情報のエラーとして各伝送線路の絶縁性を確認することも可能である。
【００２４】
図４は、本発明の実施形態に係る液晶表示装置における伝送線路部分の変形例を示す模式図である。上記実施形態では、バッファの出力性能を交互に異なるものとなるように設定する設定手段として、伝送線路の１つおきにバッファに対して並列に接続されたバッファ、当該バッファに直列接続されたスイッチ素子、スイッチ素子のオン・オフを制御する制御回路５０を用いたが、本変形例の場合には、制御回路５０により各伝送線路に配置されたバッファの出力を交互に異なるように設定する。具体的には、バッファ２０ａ，バッファ２０ｃ，バッファ２０ｅに対して駆動性能を定めるための信号を与えることにより、各伝送線路の１つおきのバッファ出力を交互となるように設定する。その他の構成及び動作については、上記実施形態と同様であるので、ここでは説明を省略する。
【００２５】
本変形例によれば、制御回路により各伝送線路に配置されている各バッファの出力を交互に異なるものとなるように設定することで、伝送されてきた出力信号を用いて差分を検出することにより、各伝送線路に発生する電気的な絶縁性の低下を検出することが可能になる。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態に係る液晶表示装置における伝送線路部分の概略的な構成を示す模式図である。
【図２】差分検出回路の内部構成を示す回路図である。
【図３】本発明の実施形態に係る液晶表示装置における伝送線路部分の隣り合う伝送線路について、抵抗が付着した場合の構成を示す回路図である。
【図４】本発明の実施形態に係る液晶表示装置における伝送線路部分の変形例を示す模式図である。
【図５】映像用デジタル信号の液晶表示装置を示す模式図である。
【図６】隣り合う伝送線路について、抵抗が付着した場合の構成を示す回路図である。
【符号の説明】
【００２７】
１…液晶表示装置
２…ガラス基板
３…差分検出回路
４…オシロスコープ
１０ａ〜１０ｆ…伝送線路
２０ａ〜２０ｆ，２１ａ，２１ｃ，２１ｅ…バッファ
３０ａ〜３０ｆ…受信部
４０…デジタルアナログコンバータ
５０…制御回路
６０，６０ａ，６０ｃ，６０ｅ…スイッチ素子
７０ａ，７０ｂ…マルチプレクサ
７１…差分演算回路
９０…抵抗
１００…表示部
【図１】
2007192937.tif 000003
【図２】
2007192937.tif 000004
【図３】
2007192937.tif 000005
【図４】
2007192937.tif 000006
【図５】
2007192937.tif 000007
【図６】
2007192937.tif 000008