(57)【要約】【課題】小型のＭＥＭＳデバイスおよび小型のＭＥＭＳデバイスが一連の工程で製造できる簡略化した製造方法を提供すること。【解決手段】ＣＭＯＳ素子２３上に可動電極５が形成されているので、ＣＭＯＳ素子２３とは別の領域に可動電極５を形成した場合と比較して、ＭＥＭＳデバイス１の基板表面に占める面積を少なくでき、小型のＭＥＭＳデバイス１を得ることができる。また、可動電極５の形成とバンプ９０の形成とがメッキ工程で同時に行なわれる。したがって、ＭＥＭＳデバイス１が半導体製造工程の一連の工程で製造でき、製造方法を簡略化できる。【選択図】図１
2007216358.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を備えた半導体基板と、
可動部を有するＭＥＭＳ構造体と、
バンプとを備え、
前記ＭＥＭＳ構造体は前記半導体素子上に形成され、
前記バンプと前記ＭＥＭＳ構造体とが同一材料で形成されている
ことを特徴とするＭＥＭＳデバイス。
【請求項２】
請求項１に記載のＭＥＭＳデバイスにおいて、
前記材料は、金を含む
ことを特徴とするＭＥＭＳデバイス。
【請求項３】
半導体素子を備えた半導体基板と、可動部を有するＭＥＭＳ構造体と、バンプとを備えたＭＥＭＳデバイスの製造方法であって、
前記半導体基板を準備する工程と、
前記半導体基板上の前記可動部が形成される領域に犠牲層を形成する工程と、
前記半導体基板上にメッキ用電極を形成する工程と、
前記ＭＥＭＳ構造体および前記バンプが形成される領域外にマスクを形成する工程と、
前記ＭＥＭＳ構造体および前記バンプを形成するメッキ工程と、
前記マスクを除去する工程と、
前記ＭＥＭＳ構造体および前記バンプが形成された領域外の前記メッキ用電極を除去する工程と、
前記可動部と前記半導体基板との間の前記犠牲層をエッチングして、前記可動部と前記半導体基板とを分離するリリースエッチング工程とを含む
ことを特徴とするＭＥＭＳデバイスの製造方法。
【請求項４】
請求項３に記載のＭＥＭＳデバイスの製造方法において、
前記メッキ工程は、金メッキ工程である
ことを特徴とするＭＥＭＳデバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板とＭＥＭＳ構造体とを備えたＭＥＭＳデバイス、およびＭＥＭＳデバイスの製造方法に関する。
【背景技術】
【０００２】
半導体基板とＭＥＭＳ（Micro  Electro  Mechanical  System）構造体とを備えたＭＥＭＳデバイスは、加速度センサー、映像デバイス等に利用され、その需要も伸びている。
半導体基板は、半導体素子、例えばＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）を備えている。一方、ＭＥＭＳ構造体は、シリコン基板、ガリウム砒素基板等の基板を直接加工することによって形成されている。例えば、ガリウム砒素基板に直接形成されたＭＥＭＳ構造体を有するマイクロマシンスイッチが開示されている（特許文献１参照）。
【０００３】
【特許文献１】特開２００５−１６６６２２号公報（３頁、図１および図２）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、基板を直接加工することによってＭＥＭＳ構造体を形成するには、基板に形成された半導体素子とは別の領域にＭＥＭＳ構造体を形成しなければならない。したがって、ＭＥＭＳデバイス全体として大きな基板面積が必要となり、ＭＥＭＳデバイスの小型化が難しい。また、半導体素子形成工程とＭＥＭＳ構造体形成工程がそれぞれ別途必要である。
本発明の目的は、小型のＭＥＭＳデバイスおよび小型のＭＥＭＳデバイスが一連の工程で製造できる簡略化した製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明のＭＥＭＳデバイスは、半導体素子を備えた半導体基板と、可動部を有するＭＥＭＳ構造体と、バンプとを備え、前記ＭＥＭＳ構造体は前記半導体素子上に形成され、前記バンプと前記ＭＥＭＳ構造体とが同一材料で形成されていることを特徴とする。
【０００６】
この発明によれば、半導体素子上にＭＥＭＳ構造体が形成されているので、半導体素子とは別の領域にＭＥＭＳ構造体を形成した場合と比較して、ＭＥＭＳデバイスの基板表面に占める面積が少なくなり、小型のＭＥＭＳデバイスが得られる。
【０００７】
本発明では、前記材料は、金を含むのが好ましい。
この発明では、ＭＥＭＳ構造体が化学的に安定した金で形成されるため、耐蝕性に優れたＭＥＭＳ構造体が得られる。
【０００８】
本発明のＭＥＭＳデバイスの製造方法は、半導体素子を備えた半導体基板と、可動部を有するＭＥＭＳ構造体と、バンプとを備えたＭＥＭＳデバイスの製造方法であって、前記半導体基板を準備する工程と、前記半導体基板上の前記可動部が形成される領域に犠牲層を形成する工程と、前記半導体基板上にメッキ用電極を形成する工程と、前記ＭＥＭＳ構造体および前記バンプが形成される領域外にマスクを形成する工程と、前記ＭＥＭＳ構造体および前記バンプを形成するメッキ工程と、前記マスクを除去する工程と、前記ＭＥＭＳ構造体および前記バンプが形成された領域外の前記メッキ用電極を除去する工程と、前記可動部と前記半導体基板との間の前記犠牲層をエッチングして、前記可動部と前記半導体基板とを分離するリリースエッチング工程とを含むことを特徴とする。
【０００９】
この発明によれば、ＭＥＭＳ構造体の形成とバンプの形成とがメッキ工程で同時に行なわれる。したがって、ＭＥＭＳデバイスが半導体製造工程の一連の工程で製造され、製造方法が簡略化される。
【００１０】
本発明では、前記メッキ工程は、金メッキ工程であるのが好ましい。
この発明では、ＭＥＭＳ構造体が化学的に安定した金で形成されるため、耐蝕性に優れたＭＥＭＳ構造体が得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を具体化した実施形態および変形例について、図面に基づいて説明する。
なお、各実施形態および各変形例の図面において、同じ構成要素には同じ符号を付して説明する。
【００１２】
（第１実施形態）
図１は、本発明にかかるＭＥＭＳデバイス１の実施形態を示す概略構成図である。図１（ａ）はＭＥＭＳデバイス１の概略部分平面図、図１（ｂ）は同図（ａ）のＡ−Ａ断線に沿う概略部分断面図である。
【００１３】
図１において、ＭＥＭＳデバイス１は、半導体基板２とＭＥＭＳスイッチ３とを備えている。
半導体基板２は、シリコン基板２２に形成された半導体素子としてのＣＭＯＳ素子２３と絶縁層２４とアルミ配線１０とホール層間膜１１とコンタクト電極６と制御電極７と固定用電極８と外部接続電極８０と絶縁最上層４とを備えている。ここで、コンタクト電極６と制御電極７と固定用電極８と外部接続電極８０とは、最上部電極である。
ＣＭＯＳ素子２３は、絶縁層２４を介して所定のアルミ配線１０と接続されている（コンタクトホール等は図示していない）。
また、制御電極７は、絶縁最上層４で覆われているが、その他の最上部電極は、その一部が露出している。
なお、絶縁最上層４は、プラズマによって形成されたシリコン窒化膜等を使用することができ、厚みは０．８〜１．４μｍ程度である。また、最上部電極は、それぞれアルミニュウムで形成されている。
【００１４】
コンタクト電極６と制御電極７と固定用電極８と外部接続電極８０は、ホール電極９を介して下層のアルミ配線１０と接続されている。そして、これらの電極とアルミ配線１０とは、ホール層間膜１１によって絶縁されている。ホール層間膜１１は、二酸化シリコンで形成されている。
なお、アルミ配線１０とホール層間膜１１は、シリコン基板表面に形成されたＣＭＯＳ素子まで複数層形成されていてもよい。
【００１５】
ＭＥＭＳスイッチ３は、半導体基板２のコンタクト電極６と制御電極７と固定用電極８とＭＥＭＳ構造体である可動電極５とで構成されている。
可動電極５は、可動部５０とコンタクト電極６と電気的接続を得るためのコンタクト部５１と基部５２とを備えている。
基部５２は、可動電極５の一方の端に設けられ、固定用電極８に固定されている。また、可動部５０は半導体基板２との間に間隙を有し、可動電極５はいわゆる片持梁構造となっている。そして、コンタクト部５１は、基部５２とは反対の端に形成されている。
なお、可動電極５は、金メッキによって形成されており、メッキの際使用されるメッキ用電極１２を有している。メッキ用電極１２には、チタンタングステン合金が用いられる。
【００１６】
コンタクト電極６は、コンタクト部５１が形成された位置に対向する半導体基板２の位置に形成されている。制御電極７は、固定用電極８とコンタクト電極６との間で、半導体基板２の可動部５０と対向する位置に形成されている。
【００１７】
外部接続電極８０には、バンプ９０が金メッキによって形成されている。そして、可動電極５と同様にメッキ用電極１２を有している。外部接続電極８０は、半導体基板２と外部のデバイス等との電気的接続をとるための電極である。
本実施形態では、可動電極５およびバンプ９０は、半導体基板２に対して同じ高さに形成されている。ここで、ＭＥＭＳデバイス１を基板等に実装する際に、バンプ９０の高さを調整する必要があるときは、予めホール層間膜１１等の厚みを、ＭＥＭＳスイッチ３の位置と外部接続電極８０の位置とで変えることによって、バンプ９０の半導体基板２に対する高さを変えることができる。
【００１８】
ＭＥＭＳスイッチ３は、以下のように作動する。
制御電極７と可動電極５とに異符号の電圧を印加すると、図中に示した距離Ｌだけ離れた制御電極７と可動電極５の可動部５０との間には、引力としての静電気力が働き、可動電極５が制御電極７に引きつけられる。可動電極５が引きつけられることによって、可動電極５のコンタクト部５１がメッキ用電極１２を介してコンタクト電極６に接触し、コンタクト電極６と固定用電極８との電気的接続が得られ、スイッチとして作動する。
一方、制御電極７と可動電極５との間に静電気力が働かないときは、可動電極５の剛性により、コンタクト部５１とコンタクト電極６とは離れており、コンタクト電極６と固定用電極８との電気的接続は得られない。
【００１９】
以下に、本実施形態にかかるＭＥＭＳデバイス１の製造方法を図面に基づいて説明する。
図２には、ＭＥＭＳデバイス１の製造方法のフローチャート図が示されている。また、図３〜図５には、各工程における概略断面図が示されている。
図２において、ＭＥＭＳデバイス１の製造方法は、半導体基板準備工程（Ｓ１）、犠牲層形成工程（Ｓ２）、メッキ用電極形成工程（Ｓ３）、マスク形成工程（Ｓ４）、メッキ工程（Ｓ５）、マスク除去工程（Ｓ６）、メッキ用電極除去工程（Ｓ７）、リリースエッチング工程（Ｓ８）を含んでいる。
【００２０】
図３（ａ）は、半導体基板準備工程（Ｓ１）を示している。
半導体基板準備工程（Ｓ１）では、半導体基板２として、シリコン基板２２に設けられたＣＭＯＳ素子２３、絶縁層２４、アルミ配線１０、ホール層間膜１１、コンタクト電極６、制御電極７、固定用電極８、外部接続電極８０、および絶縁最上層４の形成までを行う。この工程には、通常よく知られた半導体基板製造工程を使用することができる。
【００２１】
図３（ｂ）、（ｃ）、（ｄ）、および図４（ｅ）は、犠牲層形成工程（Ｓ２）を示している。
図３（ｂ）において、絶縁最上層４、コンタクト電極６、外部接続電極８０、および固定用電極８上に犠牲層２０を形成する。犠牲層２０は、最終的にエッチングによって取り除かれる層である。
犠牲層２０の形成用材料としては、犠牲層２０をエッチングする方法において、金属で形成される電極等のエッチングレートより早いエッチングレートの材料を用いる。例えば、エッチングにバッファードフッ酸を用い、犠牲層２０を形成する材料として二酸化シリコンを用いることができる。
図３（ｃ）において、よく知られたフォトリソ工程により、図１に示した可動部５０と半導体基板２との間隙部に対応する犠牲層２０上にフォトマスク３０を形成する。
図３（ｄ）において、エッチングによりフォトマスク３０の形成された領域以外の犠牲層２０を除去する。
図４（ｅ）において、残存したフォトマスク３０を除去する。
以上の工程により、可動部５０と半導体基板２との間隙部に対応する位置に犠牲層２０が形成される。
【００２２】
図４（ｆ）は、メッキ用電極形成工程（Ｓ３）を示している。
メッキ用電極１２は、メッキに使用する電極である。メッキ用電極１２は、図１に示したバンプ９０の形成される外部接続電極８０上も含めた半導体基板２上に形成される。
【００２３】
図４（ｇ）は、マスク形成工程（Ｓ４）を示している。
マスク４０は、フォトリソ工程によって形成する。マスク４０は、図１に示した可動電極５およびバンプ９０を形成する領域外に形成する。
【００２４】
図４（ｈ）は、メッキ工程（Ｓ５）を示している。
メッキ工程（Ｓ５）では、金メッキを行う。金メッキによって、可動電極５およびバンプ９０が同時に形成される。このとき、コンタクト電極６に対応する位置にコンタクト部５１が、固定用電極８に対応する位置に基部５２が形成される。
【００２５】
図５（ｉ）は、マスク除去工程（Ｓ６）を示している。
この工程は、不要となったマスク４０を除去する工程である。マスク４０の除去は通常知られた方法で行うことができる。
【００２６】
図５（ｊ）は、メッキ用電極除去工程（Ｓ７）を示している。
この工程は、メッキ用電極１２を除去し、犠牲層２０の側面等を露出させる工程である。
【００２７】
図５（ｋ）は、リリースエッチング工程（Ｓ８）を示している。
この工程では、犠牲層２０をバッファードフッ酸でエッチングして、可動電極５の可動部５０と半導体基板２とを切り離す工程である。バッファードフッ酸は、犠牲層２０の側面等から侵入して犠牲層２０をエッチングする。この工程により可動部５０が可動可能な状態になる。
以上示した工程により、ＭＥＭＳスイッチ３が最終的に形成され、ＭＥＭＳデバイス１が得られる。
【００２８】
このような本実施形態によれば、以下の効果がある。
（１）ＣＭＯＳ素子２３上に可動電極５が形成されているので、ＣＭＯＳ素子２３とは別の領域に可動電極５を形成した場合と比較して、ＭＥＭＳデバイス１の基板表面に占める面積を少なくでき、小型のＭＥＭＳデバイス１を得ることができる。
【００２９】
（２）可動電極５の形成とバンプ９０の形成とがメッキ工程で同時に行なわれる。したがって、ＭＥＭＳデバイス１が半導体製造工程の一連の工程で製造でき、製造方法を簡略化できる。
【００３０】
（３）可動電極５が化学的に安定した金で形成されているため、耐蝕性に優れた可動電極５を得ることができる。
【００３１】
（４）半導体製造工程で行うバンプ９０形成工程によって可動電極５を形成するので、新たな工程を加える必要がなく、ＣＭＯＳ素子２３の特性への影響が少ない。
【００３２】
（５）可動電極５が金で形成されているので、可動電極５自体の電気抵抗を小さくできる。したがって、シリコン基板２２を加工して電極を形成する場合に行う、導電性を付与するためのイオン注入等を行う必要がない。
【００３３】
（第２実施形態）
図６は、本発明にかかるＭＥＭＳデバイス１００の実施形態を示す概略構成図である。図６（ａ）は、ＭＥＭＳデバイス１００の概略部分平面図、図６（ｂ）は同図（ａ）のＢ−Ｂ断線に沿う概略部分断面図である。
【００３４】
図６において、ＭＥＭＳデバイス１００は、半導体基板２とＭＥＭＳ振動子６０とを備えている。
半導体基板２は、シリコン基板２２に形成された半導体素子としてのＣＭＯＳ素子２３と絶縁層２４とアルミ配線１０とホール層間膜１１と制御電極７と２つの固定用電極８と外部接続電極８０と絶縁最上層４とを備えている。ここで、制御電極７の上には、絶縁最上層４が形成されている。最上部電極および絶縁最上層４の材質、厚さ等は第１実施形態と同様である。
制御電極７と固定用電極８と外部接続電極８０とは、ホール電極９を介して下層のアルミ配線１０と接続されている。そして、これらの電極とアルミ配線１０とは、ホール層間膜１１によって絶縁されている。ホール層間膜１１の材質、ホール層間膜１１より下層の概略構造は、第１実施形態と同様である。
【００３５】
ＭＥＭＳ振動子６０は、半導体基板２の制御電極７と固定用電極８とＭＥＭＳ構造体である可動電極５とで構成されている。
可動電極５は、可動部５０と、可動部５０を挟む可動電極５の両端に２つの基部５２とを備えている。２つの基部５２は、固定用電極８に固定されていて、可動部５０は半導体基板２との間に間隙を有し、可動電極５はいわゆる両持梁構造となっている。なお、可動電極５は、金メッキによって形成されており、メッキ用電極１２を有している。
制御電極７は、２つの固定用電極８の間で、半導体基板２の可動部５０と対向する位置に形成されている。
また、第１実施形態と同様に、外部接続電極８０には、バンプ９０が金メッキによって形成されている。
【００３６】
ＭＥＭＳ振動子６０は、以下のように作動する。
制御電極７と可動電極５とに交電場を印加すると、距離Ｌ１だけ離れた制御電極７と可動電極５の可動部５０との間には、引力および斥力としての静電気力が働き、可動電極５は、ＭＥＭＳ振動子６０の構造に応じた共振周波数で振動し、ＭＥＭＳ振動子６０として機能する。
【００３７】
以下に、本実施形態にかかるＭＥＭＳデバイス１００の製造方法を図面に基づいて説明する。
本実施形態に係るＭＥＭＳデバイス１００の製造方法のフローチャート図は、第１実施形態で図２に示した図と同様である。図７〜図９には、本実施形態の各工程における概略断面図が示されている。
【００３８】
図７（ａ）は、半導体基板準備工程（Ｓ１）を示している。
半導体基板準備工程（Ｓ１）では、半導体基板２として、シリコン基板２２に設けられたＣＭＯＳ素子２３、絶縁層２４、アルミ配線１０、ホール層間膜１１、制御電極７、固定用電極８、外部接続電極８０、および絶縁最上層４の形成までを行う。この工程には、通常よく知られた半導体基板製造工程を使用することができる。
【００３９】
図７（ｂ）、（ｃ）、（ｄ）、および図８（ｅ）は、犠牲層形成工程（Ｓ２）を示している。
図７（ｂ）において、絶縁最上層４、外部接続電極８０、および固定用電極８上に犠牲層２０を形成する。
犠牲層２０の形成用材料としては、第１実施形態と同様の材料を用いることができる。
【００４０】
図７（ｃ）において、よく知られたフォトリソ工程により、図６に示した可動部５０と半導体基板２との間隙部に対応する犠牲層２０上にフォトマスク３０を形成する。
図７（ｄ）において、エッチングによりフォトマスク３０の形成された領域以外の犠牲層２０を除去する。
図８（ｅ）において、フォトマスク３０を除去する。可動部５０と半導体基板２との間隙部に対応する位置の犠牲層２０が残存する。
【００４１】
図８（ｆ）は、メッキ用電極形成工程（Ｓ３）を示している。
メッキ用電極１２は、メッキに使用する電極である。メッキ用電極１２は、図６に示したバンプ９０の形成される外部接続電極８０上も含めた半導体基板２上に形成される。
【００４２】
図８（ｇ）は、マスク形成工程（Ｓ４）を示している。
マスク４０は、フォトリソ工程によって形成する。マスク４０は、図６に示した可動電極５およびバンプ９０を形成しない部分に形成する。
【００４３】
図８（ｈ）は、メッキ工程（Ｓ５）を示している。
メッキ工程（Ｓ５）では、金メッキを行う。金メッキによって、可動電極５およびバンプ９０が同時に形成される。このとき、固定用電極８に対応する位置に基部５２が形成される。
【００４４】
図９（ｉ）は、マスク除去工程（Ｓ６）を示している。
この工程は、不要となったマスク４０を除去する工程である。マスク４０の除去は通常知られた方法で行うことができる。
【００４５】
図９（ｊ）は、メッキ用電極除去工程（Ｓ７）を示している。
この工程では、不要となったメッキ用電極１２を除去し、犠牲層２０の側面を露出させる工程である。
【００４６】
図９（ｋ）は、リリースエッチング工程（Ｓ８）を示している。
この工程では、犠牲層２０をバッファードフッ酸でエッチングして、可動電極５の可動部５０と半導体基板２とを切り離す工程である。バッファードフッ酸は犠牲層２０の側面等から侵入して犠牲層２０をエッチングする。この工程により可動部５０が可動可能な状態になる。
【００４７】
以上示した工程により、ＭＥＭＳ振動子６０が最終的に形成され、ＭＥＭＳデバイス１００が得られる。
このような本実施形態によれば、第１実施形態と同様の効果がある。
【００４８】
（変形例１）
図１０は、本発明にかかるＭＥＭＳデバイス１の第１実施形態の変形例を示す概略構成図である。図１０（ａ）は、ＭＥＭＳデバイス１の概略部分平面図、図１０（ｂ）は同図（ａ）のＣ−Ｃ断線に沿う概略部分断面図である。
図１０において、ＭＥＭＳデバイス１は、半導体基板２とＭＥＭＳスイッチ３とを備えている。以下に、第１実施形態と異なる点について説明する。
第１実施形態においては、制御電極７と可動電極５との間に絶縁最上層４が存在しており、図１に示すように、制御電極７と可動電極５との間の距離Ｌが長い。本変形例では、半導体基板２の制御電極７上の絶縁最上層４が形成されていない。さらに、可動部５０の基部５２とコンタクト部５１との間には、半導体基板２に向かって凸部５３が形成されている。したがって、制御電極７と可動電極５との間の距離Ｌ２は図１に示した距離Ｌより短くなっている。
【００４９】
以下に、本変形例にかかるＭＥＭＳデバイス１の製造方法を図面に基づいて説明する。
本変形例に係るＭＥＭＳデバイス１の製造方法のフローは、第１実施形態と同様である。図１１〜図１３には、本変形例の各工程における概略断面図が示されている。
【００５０】
図１１（ａ）は、半導体基板準備工程（Ｓ１）を示している。
半導体基板準備工程（Ｓ１）では、半導体基板２として、シリコン基板２２に設けられたＣＭＯＳ素子２３、絶縁層２４、アルミ配線１０、ホール層間膜１１、コンタクト電極６、制御電極７、固定用電極８、外部接続電極８０、および絶縁最上層４の形成までを行う。ここで、本変形例では、制御電極７の上の絶縁最上層４が除去された半導体基板２を用いる。この工程には、通常よく知られた半導体製造工程を使用することができる。
【００５１】
図１１（ｂ）、（ｃ）、（ｄ）、および図１２（ｅ）は、犠牲層形成工程（Ｓ２）を示している。
図１１（ｂ）は、絶縁最上層４、コンタクト電極６、制御電極７、外部接続電極８０、および固定用電極８上に犠牲層２０を形成する工程である。
半導体基板２および犠牲層２０の形成用材料、各層の厚み等は、第１実施形態と同様の材料を用いることができる。
【００５２】
図１１（ｃ）において、フォトリソ工程により、図１０に示した可動部５０と半導体基板２との間隙部に対応する犠牲層２０上にフォトマスク３０を形成する。
図１１（ｄ）において、エッチングによりフォトマスク３０の形成された領域以外の犠牲層２０を除去する。
図１２（ｅ）において、フォトマスク３０を除去する。したがって、図１０に示した可動部５０と半導体基板２との間隙部に対応する位置の犠牲層２０が残存する。
【００５３】
図１２（ｆ）は、メッキ用電極形成工程（Ｓ３）を示している。
メッキ用電極１２は、メッキに使用する電極である。メッキ用電極１２は、図１０に示したバンプ９０の形成される外部接続電極８０上も含めた半導体基板２上に形成される。
【００５４】
図１２（ｇ）は、マスク形成工程（Ｓ４）を示している。
マスク４０は、フォトリソ工程によって形成する。マスク４０は、図１０に示した可動電極５およびバンプ９０を形成する領域外に形成する。
【００５５】
図１２（ｈ）は、メッキ工程（Ｓ５）を示している。
メッキ工程（Ｓ５）では、金メッキを行う。金メッキによって、可動電極５およびバンプ９０が同時に形成される。このとき、固定用電極８に対応する位置に基部５２が、制御電極７に対応する位置に凸部５３が形成される。
【００５６】
図１３（ｉ）は、マスク除去工程（Ｓ６）を示している。
この工程は、不要となったマスク４０を除去する工程である。マスク４０の除去は通常知られた方法で行うことができる。
【００５７】
図１３（ｊ）は、メッキ用電極除去工程（Ｓ７）を示している。
この工程は、不要となったメッキ用電極１２を除去し、犠牲層２０の側面等を露出させる工程である。
【００５８】
図１３（ｋ）は、リリースエッチング工程（Ｓ８）を示している。
この工程では、犠牲層２０をエッチングして、可動電極５の可動部５０と半導体基板２とを切り離す工程である。この工程により可動部５０が可動可能な状態になる。
この工程により、ＭＥＭＳスイッチ３が最終的に形成され、ＭＥＭＳデバイス１が得られる。
【００５９】
このような本変形例によれば、第１実施形態の効果に加えて以下の効果がある。
（６）制御電極７上の一部に絶縁最上層４が形成されてなく、可動電極５の制御電極７に対向する位置に凸部５３を設けたので、可動電極５と制御電極７との間の距離Ｌ２を第１実施形態における距離Ｌより短くできる。したがって、小さい静電気力つまり少ない電力でＭＥＭＳスイッチ３を作動させることができる。
【００６０】
（変形例２）
図１４は、本発明にかかるＭＥＭＳデバイス１の第１実施形態の変形例を示す概略構成図である。図１４（ａ）は、ＭＥＭＳデバイス１の概略部分平面図、図１４（ｂ）は同図（ａ）のＤ−Ｄ断線に沿う概略部分断面図である。
【００６１】
図１４において、ＭＥＭＳデバイス１は、半導体基板２とＭＥＭＳスイッチ３とを備えている。以下に、第１実施形態および変形例１と異なる点について説明する。
第１実施形態においては、制御電極７と可動電極５との間に絶縁最上層４が存在しており、図１に示すように、制御電極７と可動電極５との間の距離Ｌが長い。本実施形態では、半導体基板２の制御電極７上の絶縁最上層４が形成されていない。さらに、可動部５０には、半導体基板２に向かって凸部５３が形成されている。したがって、制御電極７と可動電極５との間の距離Ｌ３は図１に示した距離Ｌより短くなっている点は変形例１と同様である。
変形例１と異なる点は、制御電極７と可動電極５との間の距離Ｌ３が図１０に示した変形例１の距離Ｌ２より長くなっている点である。その他使用する材質、厚さ等は、変形例１と同様である。
【００６２】
以下に、本変形例にかかるＭＥＭＳデバイス１の製造方法を図面に基づいて説明する。
本変形例にかかるＭＥＭＳデバイス１の製造方法のフローでは、第１実施形態の図２で示した犠牲層形成工程（Ｓ２）を２回行う点が異なる。
図１５および図１６には、本変形例の１回目の犠牲層形成工程（Ｓ２）の概略断面図が示されている。２回目の犠牲層形成工程（Ｓ２）の一部以降は、第１実施形態および変形例１と同様の工程であるので省略してある。
【００６３】
図１５（ａ）は半導体基板準備工程（Ｓ１）、図１５（ｂ）、（ｃ）、図１６（ｄ）、図１６（ｅ）は１回目の犠牲層形成工程（Ｓ２）を示している。
半導体基板準備工程（Ｓ１）は、変形例１と同様の工程で行うことができる。
【００６４】
本変形例では、１回目の犠牲層形成工程（Ｓ２）で、図１４に示した可動部５０に設けられた凸部５３と制御電極７との間隙部に対応する位置に犠牲層２０を形成する。
図１５（ｂ）において、半導体基板２上に犠牲層２０を形成する。
図１５（ｃ）において、図１４に示した可動部５０に設けられた凸部５３と制御電極７との間隙部に対応する犠牲層２０上にフォトマスク３０を形成する。
図１６（ｄ）において、エッチングによりフォトマスク３０の形成された領域以外の犠牲層２０を除去する。
図１６（ｅ）において、フォトマスク３０を除去する。したがって、図１４に示した可動部５０に設けられた凸部５３と制御電極７との間隙部に対応する位置に犠牲層２０が形成される。
【００６５】
図１６（ｆ）は、２回目の犠牲層形成工程（Ｓ２）の一部を示している。
２回目の犠牲層形成工程（Ｓ２）では、絶縁最上層４、コンタクト電極６、外部接続電極８０、固定用電極８、および制御電極７上に形成された犠牲層２０上に犠牲層２１を形成する。したがって、制御電極７上には、犠牲層２０と犠牲層２１とが重なり、他の部分と比較して厚い犠牲層が形成される。
【００６６】
以後、２回目の犠牲層形成工程（Ｓ２）を、変形例１と同様に行うことによって、図１４に示したように、制御電極７と可動電極５との間の距離Ｌ３が変形例の距離Ｌ２より長いＭＥＭＳデバイス１が得られる。
【００６７】
このような本変形例によれば、第１実施形態および変形例１の効果に加えて以下の効果がある。
（７）ＭＥＭＳスイッチ３の作動時に、コンタクト部５１とコンタクト電極６との間隔と比較して、制御電極７と可動電極５の凸部５３との距離Ｌ３が長いので、コンタクト部５１とコンタクト電極６が接触する前に制御電極７と可動電極５の凸部５３とが接触することを少なくできる。したがって、コンタクト部５１とコンタクト電極６を確実に接触させることができる。
【００６８】
（変形例３）
図１７は、本発明にかかるＭＥＭＳデバイス１００の第２実施形態の変形例を示す概略構成図である。図１７（ａ）は、ＭＥＭＳデバイス１００の概略部分平面図、図１７（ｂ）は同図（ａ）のＥ−Ｅ断線に沿う概略部分断面図である。
【００６９】
図１７において、ＭＥＭＳデバイス１００は、半導体基板２とＭＥＭＳ振動子６０とを備えている。以下に、第２実施形態と異なる点について説明する。
第２実施形態においては、制御電極７と可動電極５との間に絶縁最上層４が存在しており、図６に示すように、制御電極７と可動電極５との間は距離Ｌ１ほど離れている。本変形例では、半導体基板２の制御電極７上の絶縁最上層４が形成されていない。さらに、可動部５０には、半導体基板２に向かって凸部５３が形成されている。したがって、制御電極７と可動電極５との間の距離Ｌ４は図６に示した距離Ｌ１より短くなっている。
【００７０】
本変形例にかかるＭＥＭＳデバイス１００の製造方法で第２実施形態と異なるのは、制御電極７上の一部に絶縁最上層４を形成しない半導体基板２を準備して、凸部５３を形成する点である。
【００７１】
このような本変形例によれば、第２実施形態の効果に加えて以下の効果がある。
（８）制御電極７上の一部に絶縁最上層４が形成されてなく、可動電極５の制御電極７に対向する位置に凸部５３を設けたので、可動電極５と制御電極７との間の距離Ｌ４を第２実施形態における距離Ｌ１より短くできる。したがって、小さい静電気力つまり少ない電力でＭＥＭＳ振動子６０を作動させることができる。
【００７２】
なお、本発明は前述の実施形態および変形例に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、ＭＥＭＳ振動子としてのくし型振動子にも利用できる。
図１８には、半導体基板上にくし型振動子７０を備えたＭＥＭＳデバイス２００の平面図が示されている。くし型振動子７０の可動電極５５，５６は、それぞれ基部５７，５８によって図示しない半導体基板に固定されている。
可動電極５５，５６も前述のようにバンプの形成と同様に形成することができ、前述の効果を得ることができる。
【００７３】
また、本発明を実施するための最良の方法などは、以上の記載で開示されているが、本発明は、これに限定されるものではない。すなわち、本発明は、主に特定の実施形態に関して説明されているが、本発明の技術的思想および目的の範囲から逸脱することなく、以上述べた実施形態に対し、使用する材料、厚さ、その他の詳細な事項において、当業者が様々な変形を加えることができるものである。
したがって、上記に開示した材料、厚さなどを限定した記載は、本発明の理解を容易にするために例示的に記載したものであり、本発明を限定するものではないから、それらの材料、厚さなどの限定の一部もしくは全部の限定を外した記載は、本発明に含まれるものである。
【図面の簡単な説明】
【００７４】
【図１】（ａ）は、本発明の第１実施形態にかかるＭＥＭＳデバイスの概略部分平面図、（ｂ）は同図（ａ）のＡ−Ａ断線に沿う概略部分断面図。
【図２】本発明にかかるＭＥＭＳデバイスの製造方法を示すフローチャート図。
【図３】本発明の第１実施形態にかかるＭＥＭＳデバイスの製造方法の各工程における概略断面図。
【図４】本発明の第１実施形態にかかるＭＥＭＳデバイスの製造方法の各工程における概略断面図。
【図５】本発明の第１実施形態にかかるＭＥＭＳデバイスの製造方法の各工程における概略断面図。
【図６】（ａ）は、本発明の第２実施形態にかかるＭＥＭＳデバイスの概略部分平面図、（ｂ）は同図（ａ）のＢ−Ｂ断線に沿う概略部分断面図。
【図７】本発明の第２実施形態にかかるＭＥＭＳデバイスの製造方法の各工程における概略断面図。
【図８】本発明の第２実施形態にかかるＭＥＭＳデバイスの製造方法の各工程における概略断面図。
【図９】本発明の第２実施形態にかかるＭＥＭＳデバイスの製造方法の各工程における概略断面図。
【図１０】（ａ）は、本発明の変形例１にかかるＭＥＭＳデバイスの概略部分平面図、（ｂ）は同図（ａ）のＣ−Ｃ断線に沿う概略部分断面図。
【図１１】本発明の変形例１にかかるＭＥＭＳデバイスの製造方法の各工程における概略断面図。
【図１２】本発明の変形例１にかかるＭＥＭＳデバイスの製造方法の各工程における概略断面図。
【図１３】本発明の変形例１にかかるＭＥＭＳデバイスの製造方法の各工程における概略断面図。
【図１４】（ａ）は、本発明の変形例２にかかるＭＥＭＳデバイスの概略部分平面図、（ｂ）は同図（ａ）のＤ−Ｄ断線に沿う概略部分断面図。
【図１５】本発明の変形例２にかかるＭＥＭＳデバイスの製造方法の各工程における概略断面図。
【図１６】本発明の変形例２にかかるＭＥＭＳデバイスの製造方法の各工程における概略断面図。
【図１７】（ａ）は、本発明の変形例３にかかるＭＥＭＳデバイスの概略部分平面図、（ｂ）は同図（ａ）のＥ−Ｅ断線に沿う概略部分断面図。
【図１８】くし型振動子を表す平面図。
【符号の説明】
【００７５】
１，１００，２００…ＭＥＭＳデバイス、２…半導体基板、５，５５，５６…ＭＥＭＳ構造体としての可動電極、６…最上部電極としてのコンタクト電極、７…最上部電極としての制御電極、８…最上部電極としての固定用電極、１２…メッキ用電極、２０，２１…犠牲層、２３…半導体素子としてのＣＭＯＳ素子、３０…フォトマスク、４０…マスク、５０…可動部、５２…ＭＥＭＳ構造体の基部、９０…バンプ。
【図１】
2007216358.tif 000003
【図２】
2007216358.tif 000004
【図３】
2007216358.tif 000005
【図４】
2007216358.tif 000006
【図５】
2007216358.tif 000007
【図６】
2007216358.tif 000008
【図７】
2007216358.tif 000009
【図８】
2007216358.tif 000010
【図９】
2007216358.tif 000011
【図１０】
2007216358.tif 000012
【図１１】
2007216358.tif 000013
【図１２】
2007216358.tif 000014
【図１３】
2007216358.tif 000015
【図１４】
2007216358.tif 000016
【図１５】
2007216358.tif 000017
【図１６】
2007216358.tif 000018
【図１７】
2007216358.tif 000019
【図１８】
2007216358.tif 000020