(57)【要約】【課題】  半導体チップと実装基板との接続信頼性を向上させる。【解決手段】  半導体装置１００は、平坦な形状を有するリード電極１１３を有する基板１１１と、リード電極１１３に接続されるバンプ１０３を有する半導体チップ１１０と、を含む。バンプ１０３に、基板１１１の面内方向に垂直な断面において所定の幅を有するようにレベリングされている第一平坦面１０５が設けられている。当該断面において、第一平坦面１０５の幅が、リード電極１１３における半導体チップ１１０との接続面の幅よりも大きく、第一平坦面１０５の一部において、バンプ１０３とリード電極１１３とが接続している。【選択図】  図１
2007103735.tif 000002
【特許請求の範囲】
【請求項１】
平坦な形状を有する接続電極を有する基板と、
前記接続電極に接続されるバンプ電極を有する半導体チップと、
を含み、
前記バンプ電極に、前記基板の面内方向に垂直な断面において所定の幅を有するようにレベリングされている平坦面が設けられ、
前記断面において、前記平坦面の幅が、前記接続電極における前記半導体チップとの接続面の幅よりも大きく、
前記平坦面の一部において、前記バンプ電極と前記接続電極とが接続している半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記半導体チップが前記バンプ電極により前記基板にフリップチップ接続された半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
前記半導体チップの所定の面に、複数の前記バンプ電極が設けられ、
複数の前記バンプ電極の前記平坦面が、前記所定の幅を有するようにレベリングされている半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
複数の前記バンプ電極の前記平坦面が、略一定の高さを有するようにレベリングされている半導体装置。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置において、
前記バンプ電極が、スタッドバンプである半導体装置。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置において、
前記バンプ電極と前記接続電極とが直接接する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、バンプ電極を有する半導体チップが実装基板に接続された半導体装置に関する。
【０００２】
近年、半導体装置の小型化、薄型化、または高速化の要求に対応するため、半導体素子をフェイスダウンで直接基板等にフリップチップ接続する技術が要求されている。その中で、従来ワイヤボンディングに使用していた半導体素子や金線等を使用して、スタッドバンプ等を半導体素子の電極パッド上に形成し、フリップチップ接続する方法が比較的低コストで実現できている。
【０００３】
半導体素子にバンプを設けて基板に実装する技術として、従来、特許文献１に記載のものがある。特許文献１には、キャピラリーツールにより電子部品に形成されたバンプの上面を平坦化する技術が記載されている。すなわち、まず、第１のフラットニングツールにより、各バンプの上面を１個ずつ個々に押圧して各バンプのテールをつぶし、各バンプの上端部の形状を整える。次に、大型の第２のフラットニングツールを各バンプの上面におしつけ、すべてのバンプの高さを一括して揃える。特許文献１によれば、２回のレベリング工程により、個々のバンプのレベリング面の高さのばらつきを解消し、すべてのバンプの高さを均一に揃えることができるとされている。
【０００４】
また、技術分野は異なるが、特許文献２には、主面に突起電極が形成された実装基板に半導体装置がフェイスダウンで搭載されることが記載されている。特許文献２においては、実装基板に、中央に突起部を有する凹型の入出力電極等が形成されており、入出力電極の突起部をスタッドバンプ中に嵌入させて接続する方式が採用されている。
【特許文献１】特開平１１−２６５０２号公報
【特許文献２】特開２００１−１４４４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、本発明者が上記従来技術について鋭意検討したところ、以下の点で改善の余地があることが見出された。
【０００６】
まず、パッケージの小型化に伴い、半導体素子の電極パッドピッチも縮小してきている。これにあわせて、基板のリードピッチも縮小している。このため、基板の製造時に、リード（接続電極）の上面幅が底面幅より狭く出来上がることがある。こうした場合、設計値分の接合幅を確保できない懸念があった。具体的には、後述するように、基板の接続電極とバンプとの位置が正常な状態からずれた状態で半導体素子と基板とが接合されることがある。このとき、特許文献１のように、単にバンプのレベリングを行っただけでは、バンプ先端がリード上面に接触して変形しない懸念があった。このため、バンプとリードとの充分な接合面積が得られず、接合信頼性が低下する懸念があった。
【０００７】
また、特許文献２の接続様式においては、予め入出力電極に突出部を設けておく必要がある。ところが、こうした入出力電極を基板に形成する手順は煩雑であり、複雑な製造工程が必要だった。
【課題を解決するための手段】
【０００８】
本発明によれば、
平坦な形状を有する接続電極を有する基板と、
前記接続電極に接続されるバンプ電極を有する半導体チップと、
を含み、
前記バンプ電極に、前記基板の面内方向に垂直な断面において所定の幅を有するようにレベリングされている平坦面が設けられ、
前記断面において、前記平坦面の幅が、前記接続電極における前記半導体チップとの接続面の幅よりも大きく、
前記平坦面の一部において、前記バンプ電極と前記接続電極とが接続している半導体装置が提供される。
【０００９】
本発明においては、バンプ電極に、基板の面内方向に垂直な断面において所定の幅を有するようにレベリングされている平坦面が設けられ、この平坦面の幅が、同断面において、接続電極における半導体チップとの接続面の幅よりも大きい。そして、平坦面の一部において、バンプ電極と接続電極とが接続している。これにより、半導体チップがバンプ電極を有する場合にも、半導体チップと基板との電気的な接続信頼性を向上させることができる。特に、バンプ電極と接続電極とが接続しているため、半導体装置の製造工程において、半導体チップと基板との位置ずれが生じた場合にも、バンプ電極と接続電極との接続不良を抑制することができる。
【発明の効果】
【００１０】
以上説明したように本発明によれば、半導体チップと実装基板との接続信頼性を向上させる技術が実現される。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、以下の説明において詳細な説明を適宜省略する。また、以下の実施形態において、半導体基板の素子形成面側を半導体装置の上（表）側とし、半導体基板の裏面側を半導体装置の下（裏）側とする。
また、以下の実施形態では、半導体チップを実装基板にフリップチップ接続する場合を例に説明する。
【００１２】
（第一の実施形態）
図１は、本実施形態の半導体装置の構成を示す断面図である。
この半導体装置１００は、平坦な形状を有する接続電極（リード電極１１３）を有する基板１１１と、リード電極１１３に接続されるバンプ電極（バンプ１０３）を有する半導体チップ１１０と、を含む。半導体チップ１１０は、シリコン基板１０１と、シリコン基板１０１の素子形成面に設けられたバンプ１０３とを含み、バンプ１０３により基板１１１にフェイスダウンでフリップチップ接続されている。なお、リード電極１１３と基板１１１とをあわせて、以下適宜実装基板１２０とも呼ぶ。
バンプ１０３には、基板１１１の面内方向に垂直な断面において所定の幅を有するようにレベリングされている平坦面（第一平坦面１０５）が設けられている。第一平坦面１０５は、バンプ１０３の形成後、レベリングによりその上面が平坦化されてなる。同断面において、第一平坦面１０５の幅は、リード電極１１３における半導体チップ１１０との接続面（第二平坦面１１５）の幅よりも大きい。そして、第一平坦面１０５の一部において、バンプ１０３とリード電極１１３とが接続している。なお、第一平坦面１０５の面積が、第二平坦面１１５の面積よりも大きい構成としてもよい。
基板１１１の材料は、たとえば、各種半導体基板や各種樹脂基板とする。基板１１１の所定の面および位置に、複数の導電性のリード電極１１３が設けられている。リード電極１１３の上面は、基板１１１の面内方向に略水平な第二平坦面１１５となっている。
半導体装置１００においては、バンプ１０３がスタッドバンプである。このスタッドバンプは、たとえば金または金を含む金属により構成されている。スタッドバンプは、こうした材料により構成されたワイヤーをシリコン基板１０１の所定の領域に溶接し、切断することにより形成されるバンプ電極である。
また、半導体装置１００においては、半導体チップ１１０の所定の面（素子形成面）に、複数のバンプ１０３が設けられている。複数のバンプ１０３の第一平坦面１０５は、所定の幅を有するようにレベリングされている。また、複数のバンプ１０３の第一平坦面１０５は、略一定の高さを有するようにレベリングされており、複数のバンプ１０３の第一平坦面１０５が、いずれも略同一水準に位置する。なお、略同一水準に位置するとは、半導体チップ１１０を基板１１１にフリップチップ接続した際に、各バンプ１０３とリード電極１１３とが接続される程度に高さが揃えられていることをいう。また、レベリングとは、半導体チップ１１０のシリコン基板１０１の素子形成面に対するバンプ１０３の高さを調節することをいう。レベリングにより、複数のバンプ１０３の高さのばらつきが低減される。
バンプ１０３の第一平坦面１０５の一部が、バンプ１０３とリード電極１１３との接続領域となっている。接続領域においては、第一平坦面１０５と第二平坦面１１５とが直接接している。これにより、第一平坦面１０５と第二平坦面１１５との電気的接続が確保されている。
【００１３】
次に、半導体装置１００の製造方法を説明する。図２（ａ）〜図２（ｃ）は、半導体装置１００の製造工程を示す断面図である。
まず、図２（ａ）に示すように、半導体チップ１１０の電極パッド（不図示）上に、バンプ１０３を形成する。このとき、ワイヤボンディング装置（図示せず）と同様の技術を使用する。具体的には、電極パッド（不図示）上に、キャピラリ（不図示）より金線等（不図示）の電気接続用材料を供給する。そして、スパークロッド（不図示）によりイニシャルボール（不図示）を形成する。このとき、熱、荷重、または超音波を印加しながら、半導体チップ１１０の電極パッド上に、イニシャルボールを付着させる。次に、クランパ（不図示）等により金線等の電気接続用材料を保持した状態で、ボンディングヘッド（図示せず）を上昇させ、金線等の電気接続用材料を引きちぎり、バンプ１０３を形成する。この時点では、バンプ先端は尖った形状となっており、バンプ１０３は突起部１０７を有する。
【００１４】
また、図２（ｂ）に示すように、バンプボンディング装置内にあるレベリングユニット（不図示）に搬送する。そして、レベリング用パンチ１２１をバンプ１０３表面からシリコン基板１０１に向かって押し当てることにより、複数のバンプ１０３の先端を同時にレベリングする。このとき、レベリング後のバンプ先端幅が、リード電極１１３の上面の寸法精度、バンプボンディング位置精度、およびフリップチップボンディング搭載精度を加味した充分な幅をもつようにする。こうして、半導体チップ１１０が得られる。
【００１５】
一方、図２（ｃ）に示すように、基板１１１に複数のリード電極１１３が設けられた実装基板１２０を準備する。そして、電極パッド上にバンプ１０３が形成された半導体チップ１１０を、フェイスダウンで基板１１１上へ搬送する。そして、第一平坦面１０５と第二平坦面１１５とを当接させて、これらを接合する。接合の際には、たとえば、熱、荷重および超音波等を適宜組み合わせて用いる。また、本実施形態では、リード電極１１３とバンプ１０３とが直接接する構成を例示しているが、これらの間に、異方性導電フィルム等のフィルム状接着材料や、液状接着剤料などを介在させてもよい。以上により、図１に示した半導体装置１００が得られる。
【００１６】
半導体装置１００においては、バンプボンディング後のバンプ１０３の先端が充分な幅となるようレベリングされており、バンプ１０３に第一平坦面１０５が設けられている。そして、基板１１１の法線方向断面において、第一平坦面１０５の幅がリード電極１１３の第二平坦面１１５よりも大きく、第一平坦面１０５の一部の領域において、バンプ１０３とリード電極１１３とが接続されている。このため、基板１１１への搭載時に、装置の搭載精度等による位置ずれが生じた場合であっても、レベリングされた面、つまり第一平坦面１０５が、リード電極１１３上面、つまり第二平坦面１１５と充分な接合面積をもって確実に接合される。このため、バンプ１０３とリード電極１１３との接合面積を充分に確保されて、高い接合信頼性を得ることができる。
【００１７】
この点について、図３（ａ）、図３（ｂ）、図４（ａ）、図４（ｂ）および図５を参照してさらに詳細に説明する。
【００１８】
まず、図４（ａ）、図４（ｂ）および図５は、レベリングによる第一平坦面１０５の形成を行わない場合に得られる半導体装置について説明する図である。第一平坦面１０５の形成を行わない場合、図４（ａ）に示したように、半導体基板２０１上にバンプ２０３を形成した後、先端部２０７が残存する状態で、基板２１１上のリード電極２１３との接合が行われることになる。適切な位置で接合された場合、図４（ｂ）に示した構成が得られる。
【００１９】
ところが、特に、近年、パッケージの小型化が進み、半導体チップ２１０の電極パッドピッチ、つまりバンプ２０３のピッチが縮小してきている。これにあわせ、基板２１１のリードピッチも縮小している。基板製造の影響上、リード電極２１３の上面幅が底面幅より狭く出来上がることがあり、設計値分の接合幅を確保できない場合がある。このため、フリップチップ接合時に、リード上面の寸法精度、バンプボンディング位置精度、フリップチップボンダーの搭載精度のばらつきの影響で、正常な状態からずれて接合される場合がある。この場合、図５に示したように、複数のバンプ２０３の先端が、いずれも、リード電極２１３上面に接触して、変形しないことがある。すると、バンプ２０３とリード電極２１３との接合面積が充分に得られず、接合信頼性が低下するといった不具合が生じる懸念があった。特に、基板２１１と半導体チップ２１０との位置ずれは、複数のバンプ２０３とリード電極２１３との位置ずれにつながるため、複数のバンプ２０３とリード電極２１３との接続不良が生じやすい。
【００２０】
これに対し、図３（ａ）は、本実施形態の半導体装置１００において、バンプ１０３とリード電極１１３との位置あわせが正常に行われた場合の構成を示す断面図である。図３（ａ）は、図１（ａ）の構成に対応する。また、図３（ｂ）は、図３（ａ）において、基板面内方向の位置ずれが生じた状態で、バンプ１０３とリード電極１１３の接合が行われた場合を示す図である。
【００２１】
図３（ａ）および図３（ｂ）より、半導体装置１００においては、基板１１１上に複数のリード電極１１３が設けられているとともに、半導体チップ１１０の素子形成面に複数のバンプ１０３が設けられている。そして、半導体装置１００においては、第一平坦面１０５の面積および幅が、第二平坦面１１５の面積および幅に対してそれぞれ充分に大きい構成となるように、バンプ１０３がレベリングされている。このため、半導体装置１００の製造時に位置ずれが生じた場合にも、複数のバンプ１０３のすべてについて、リード電極１１３との電気的接続を充分に確保することができる。
【００２２】
このように、半導体装置１００においては、背景技術の項で前述した特許文献１のように、単にバンプのレベリングを行うのではなく、バンプの先端の幅が、リード上面の寸法精度・バンプボンディング位置精度・フリップチップボンダーの搭載精度を加味しリード幅よりも充分に大きくなるようレベリングされている。これにより、リップチップ接合時に搭載位置ずれが生じた場合でも、充分な接合面積が確保される。このような第一平坦面１０５を設けることにより、バンプ１０３とリード電極１１３との位置ずれが生じた場合にも、これらの接続が確保される構成となっている。
【００２３】
また、背景技術の項で前述した特許文献２においては、スタッドバンプと接続電極との位置ずれが想定されておらず、スタッドバンプに楔型等の微小な突起部を有する接続電極を嵌入させる接合様式が採用されている。このため、この構成においても、図４（ａ）、図４（ｂ）および図５を参照して前述した場合と同様に、スタッドバンプと接続基板との位置ずれが生じた場合、充分な接続信頼性が得られない。
【００２４】
また、接続電極の面積が小さいため、接続電極をバンプに埋め込んだ状態で接続した場合にも、バンプとの接続抵抗を低減する点で改善の余地があった。特に、特許文献２では、スタッドバンプと突起部とを異方性導電フィルム等を介して接続することが前提とされている。このため、接続電極とバンプ電極との間に異方性導電フィルム中の導電粒子を存在させる必要がある。ところが、導電粒子を介して接続電極の小さな突起部とバンプ電極との接続を確保するのは困難な場合があった。また、接続電極の構造が複雑で、実装基板への接続電極の形成工程が複雑であった。
【００２５】
これに対し、本実施形態では、第一平坦面１０５の一部においてバンプ１０３とリード電極１１３とが接続される。このため、バンプ１０３とリード電極１１３との接合面の面積を充分に確保して、接続抵抗を低減することができる。また、これらの電極を安定的に接続させることができる。この効果は、バンプ１０３とリード電極１１３とが直接接する場合に顕著に発揮される。また、複数のバンプ１０３が、それぞれ、異方性導電シート等の材料を介して複数のリード電極１１３に接続される場合においても、各バンプ１０３の接続信頼性を充分に確保することができる。また、本実施形態においては、バンプ１０３とリード電極１１３とを平坦面同士を対向させて接続するというシンプルな接合様式であり、製造工程の簡素化が可能である。また、バンプ１０３とリード電極１１３との密着性をさらに高めることができる。
【００２６】
以上、発明の好適な実施形態を説明した。しかし、本発明は上述の実施形態に限定されず、当業者が本発明の範囲内で上述の実施形態を変形可能なことはもちろんである。
【００２７】
たとえば、以上においてはバンプ１０３がスタッドバンプ電極である場合を例示したが、これに限定されるわけではない。たとえば、バンプ１０３は、ハンダボール電極であってもよい。また、バンプ１０３は、たとえば、めっき法を用いて形成することもできる。電極パッド上にこうしたバンプ１０３が設けられる場合にも、バンプ１０３の第一平坦面１０５の基板法線方向の断面幅が、リード電極１１３の第二平坦面１１５の基板法線方向の断面幅よりも大きく、バンプ１０３の第一平坦面１０５の一部の領域においてバンプ１０３とリード電極１１３とが接続された構成とすることにより、半導体装置１００の場合と同様の効果が得られる。
【図面の簡単な説明】
【００２８】
【図１】本実施形態における半導体装置の構成を示す断面図である。
【図２】図１の半導体装置の製造工程を示す断面図である。
【図３】本実施形態における半導体装置の構成を示す断面図である。
【図４】半導体装置の構成を示す断面図である。
【図５】半導体装置の構成を示す断面図である。
【符号の説明】
【００２９】
１００  半導体装置
１０１  シリコン基板
１０３  バンプ
１０５  第一平坦面
１０７  突起部
１１０  半導体チップ
１１１  基板
１１３  リード電極
１１５  第二平坦面
１２０  実装基板
１２１  レベリング用パンチ
２０１  半導体基板
２０３  バンプ
２０７  先端部
２１０  半導体チップ
２１１  基板
２１３  リード電極
【図１】
2007103735.tif 000003
【図２】
2007103735.tif 000004
【図３】
2007103735.tif 000005
【図４】
2007103735.tif 000006
【図５】
2007103735.tif 000007