(57)【要約】【課題】機能構造体の封止プロセスを簡易に行うことができ、製造コストを低減することのできる新規の構造及び製造方法を実現する。【解決手段】本発明の電子装置１０は、基板１と、基板上に形成された機能素子を構成する機能構造体３Ｘと、機能構造体が配置された空洞部Ｃを画成する被覆構造とを具備する電子装置において、被覆構造は空洞部の少なくとも上部を覆うように配置された被覆体を有し、被覆体は、下層に配置された第１の被覆層５Ｂと、第１の被覆層に対して上層に配置された第２の被覆層７Ｂとを備えてなり、第１の被覆層と第２の被覆層は、それぞれ被覆体が空洞部を上方から覆う範囲の一部に開口領域５Ｂａ、７Ｂａを備えるとともに、それぞれ他方の開口領域と平面的に重なり合うことを特徴とする。【選択図】図１２
2007216309.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板上に形成された機能素子を構成する機能構造体と、該機能構造体が配置
された空洞部を画成する被覆構造とを具備する電子装置において、
前記被覆構造は前記空洞部の少なくとも上部を覆うように配置された被覆体を有し、
前記被覆体は、下層に配置された第１の被覆層と、該第１の被覆層に対して上層に配置
された第２の被覆層とを備えてなり、
前記第１の被覆層と前記第２の被覆層は、それぞれ前記被覆体が前記空洞部を上方から
覆う範囲の一部に開口領域を備えるとともに、それぞれ他方の前記開口領域と平面的に重
なり合うことを特徴とする電子装置。
【請求項２】
前記第１の被覆層と前記第２の被覆層の少なくともいずれか一方が上下方向に変形可能
な支持梁部を介して支持されていることを特徴とする請求項１に記載の電子装置。
【請求項３】
前記第１の被覆層と前記第２の被覆層が接触した状態とされ、前記第１の開口領域が前
記第２の被覆層で閉鎖され、前記第２の開口領域が前記第１の被覆層で閉鎖されているこ
とを特徴とする請求項１又は２に記載の電子装置。
【請求項４】
前記第１の被覆層と前記第２の被覆層とが接合されていることを特徴とする請求項３に
記載の電子装置。
【請求項５】
前記基板上には、複数の前記機能構造体及び当該機能構造体がそれぞれ配置された複数
の前記空洞部が設けられていることを特徴とする請求項１乃至４のいずれか一項に記載の
電子装置。
【請求項６】
前記被覆構造は前記空洞部の周囲に複数の層が積層されてなり、前記第１の被覆層及び
前記第２の被覆層はそれぞれ前記複数の層中の少なくとも一つの層と同材質かつ同層に形
成されていることを特徴とする請求項１乃至５のいずれか一項に記載の電子装置。
【請求項７】
前記少なくとも一つの層は導体層であることを特徴とする請求項６に記載の電子装置。
【請求項８】
前記基板は半導体基板であることを特徴とする請求項１乃至７のいずれか一項に記載の
電子装置。
【請求項９】
基板と、該基板上に形成された機能素子を構成する機能構造体と、該機能構造体が配置
された空洞部を画成する被覆構造と、を有する電子装置の製造方法において、
前記機能構造体の上方に配置され、第１の開口領域を備えた第１の被覆層を形成する工
程と、
前記機能構造体の上方に配置され、前記第１の開口領域を平面的に覆うとともに、前記
第１の被覆層により平面的に覆われる第２の開口領域を備えた第２の被覆層を前記第１の
被覆層の上層に離間させて形成する工程と、
前記第１の被覆層と前記第２の被覆層とを接合して、前記第１の開口領域を前記第２の
被覆層で閉鎖するとともに前記第２の開口領域を前記第１の被覆層で閉鎖する工程と、
を具備することを特徴とする電子装置の製造方法。
【請求項１０】
基板と、該基板上に形成された機能素子を構成する機能構造体と、該機能構造体が配置
された空洞部を画成する被覆構造と、を有する電子装置の製造方法において、
前記基板上に前記機能構造体を形成する工程と、
前記機能構造体の上方に配置され、第１の開口領域を備えた第１の被覆層を形成する工
程と、
前記機能構造体の上方に配置され、前記第１の開口領域を平面的に覆うとともに、前記
第１の被覆層により平面的に覆われる第２の開口領域を備えた第２の被覆層を前記第１の
被覆層の上層に離間させて形成する工程と、
前記第１の開口領域、前記第２の開口領域、及び、前記第１の被覆層と前記第２の被覆
層の間を通して前記機能構造体の周囲にある前記被覆構造を除去することにより前記機能
素子が配置された前記空洞部を形成する工程と、
前記第１の被覆層と前記第２の被覆層とを接合して、前記第１の開口領域を前記第２の
被覆層で閉鎖するとともに前記第２の開口領域を前記第１の被覆層で閉鎖する工程と、
を具備することを特徴とする電子装置の製造方法。
【請求項１１】
前記第１の被覆層と前記第２の被覆層とを接合する工程は、前記第１の被覆層と前記第
２の被覆層との間に電位差を与えることにより生じた静電引力により前記第１の被覆層と
前記第２の被覆層を接触状態にするとともに、当該接触状態で前記第１の被覆層と前記第
２の被覆層との間に流れる電流により前記第１の被覆層と前記第２の被覆層を溶着させる
工程であることを特徴とする請求項９又は１０に記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子装置及びその製造方法に係り、特に、ＭＥＭＳ（微小電気機械システム）
素子を備えた電子装置に適用する場合に好適な構造及び製造方法に関する。
【背景技術】
【０００２】
近年、共振子、高周波フィルタ、微小アクチュエータ、圧力センサ、ジャイロセンサ、
加速度センサなどをＭＥＭＳ（Micro Electro Mechanical Systems）素子で実現する技術
が開発され、種々の製品が既に実用化されている。ＭＥＭＳ素子は半導体プロセス技術を
応用して形成された微小構造体からなるが、ＭＥＭＳ素子を動作可能に構成するとともに
ＭＥＭＳ素子を保護するには、ＭＥＭＳ構造体を空洞部内に配置し、その空洞部を閉鎖す
る必要がある。特に、ＭＥＭＳ構造体にゴミの付着、酸化、吸湿などが生ずると動作不良
を招く虞があり、また、気体抵抗が動作に影響を及ぼす素子ではＭＥＭＳ素子の周囲の気
体を排除する必要があるので、上記空洞部は密閉されることが好ましい。
【０００３】
ＭＥＭＳ構造体が配置された空洞部を閉鎖する方法としては、例えば、基板上にＭＥＭ
Ｓ構造体を形成した後に、ガラス基板等からなる対向基板と上記基板を直接若しくはＯリ
ング等を介して接合し、当該対向基板でＭＥＭＳ構造体が配置された空洞部を封止したも
のが知られている（例えば、以下の特許文献１参照）。
【特許文献１】特開２００５−２９７１８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前述のＭＥＭＳ構造体の封止方法では、封止用の対向基板を用いる必要
があり、また、この対向基板を基板上に貼り合わせるための特殊なプロセスが必要となる
ので、一般的な半導体製造技術で形成できるＭＥＭＳ素子の利点が失われ、製造コストが
増大するという問題点がある。
【０００５】
また、上記の封止方法は実用的にはウエハ単位で行われるが、その後、相互に接合され
た基板と対向基板からなる厚い構造をダイシング等によって分割する必要があるので、分
割処理が難しく、手間がかかるという問題点がある。なお、上記の封止方法をチップ単位
で行うことは、ＭＥＭＳ構造体が封止される前の工程でＭＥＭＳ構造体に損傷を与えずに
分割処理を施すこと自体がきわめて難しく、また、チップ化が可能であったとしてもその
後に多数のチップについてそれぞれ封止プロセスを実施する必要があるので、製造技術上
実用的なものではない。
【０００６】
さらに、上記のような問題点は、ＭＥＭＳ構造体に限らず、ＭＥＭＳには含まれない他
の水晶振動子、ＳＡＷ素子、ジャイロセンサ等の各種の機能素子を含む電子装置において
も同様に存在する。
【０００７】
そこで、本発明は上記問題点を解決するものであり、その課題は、機能素子を含む電子
装置において、機能構造体の封止プロセスを簡易に行うことができ、製造コストを低減す
ることのできる新規の構造及び製造方法を実現することにある。
【課題を解決するための手段】
【０００８】
斯かる実情に鑑み、本発明の電子装置は、基板と、該基板上に形成された機能素子を構
成する機能構造体と、該機能構造体が配置された空洞部を画成する被覆構造とを具備する
電子装置において、前記被覆構造は前記空洞部の少なくとも上部を覆うように配置された
被覆体を有し、前記被覆体は、下層に配置された第１の被覆層と、該第１の被覆層に対し
て上層に配置された第２の被覆層とを備えてなり、前記第１の被覆層と前記第２の被覆層
は、それぞれ前記被覆体が前記空洞部を上方から覆う範囲の一部に開口領域を備えるとと
もに、それぞれ他方の前記開口領域と平面的に重なり合うことを特徴とする。
【０００９】
この発明によれば、被覆体は、空洞部を上方から覆う範囲の一部にそれぞれ開口領域を
備えた第１の被覆層と第２の被覆層とが上下に配置されてなり、第１の被覆層と第２の被
覆層がそれぞれ他方の開口領域全体と平面的に重なり合うように構成されることにより、
被覆体により空洞部が上方から被覆された状態とされる。このとき、被覆体が第１の被覆
層と第２の被覆層とを有し、第１の被覆層と第２の被覆層とが上下に離間している状態で
は、それぞれの開口領域及び第１の被覆層と第２の被覆層との間を通して、下層構造を除
去することにより空洞部を形成したり、或いは、空洞部の排気や空洞部への気体の充填を
行ったりすることが可能になる。したがって、封止用の対向基板を貼り合わせる必要がな
くなるので特殊なプロセスが不要となるなど、従来よりも簡易なプロセスで製造すること
が可能になるため、製造コストを低減することができる。
【００１０】
本発明において、前記第１の被覆層と前記第２の被覆層の少なくともいずれか一方が上
下方向に変形可能な支持梁部を介して支持されていることが好ましい。これによれば、第
１の被覆層と第２の被覆層の少なくともいずれか一方が上下方向に変形可能な支持梁部を
介して支持されていることにより、第１の被覆層と第２の被覆層とを当初は相互に離間し
た状態とし、この状態から両層を接合若しくは接着することで空洞部を密閉することが容
易になる。
【００１１】
本発明において、前記第１の被覆層と前記第２の被覆層が接触した状態とされ、前記第
１の開口領域が前記第２の被覆層で閉鎖され、前記第２の開口領域が前記第１の被覆層で
閉鎖されていることが好ましい。これによれば、第１の被覆層と第２の被覆層とが接触し
てそれぞれの開口領域が互いに閉鎖され合った状態となっているので、被覆体により空洞
部を確実に閉鎖できる。
【００１２】
この場合において、前記第１の被覆層と前記第２の被覆層とが接合されていることが好
ましい。これによれば、被覆体の閉鎖状態を維持することができるため、空洞部を確実に
閉鎖できる。ここで、第１の被覆層と第２の被覆層とが直接接合されていてもよく、接着
層等を介して接合されていてもよい。
【００１３】
本発明において、前記基板上には、複数の前記機能構造体及び当該機能構造体がそれぞ
れ配置された複数の前記空洞部が設けられていることが好ましい。複数の機能構造体及び
空洞部が設けられていることによって、効率的に封止プロセスを実施することができる。
【００１４】
本発明において、前記被覆構造は前記空洞部の周囲に複数の層が積層されてなり、前記
第１の被覆層及び前記第２の被覆層はそれぞれ前記複数の層中の少なくとも一つの層と同
材質かつ同層に形成されていることが好ましい。これによれば、第１の被覆層と第２の被
覆層がそれぞれ空洞部の周囲に形成された複数の層中の少なくとも一つの層と同材質かつ
同層に形成されていることにより、両層を被覆構造中の他の構造と同時に形成できること
から、両層を形成するための専用の製造工程を設ける必要がなくなるため、製造コストを
さらに低減できる。
【００１５】
この場合に、前記少なくとも一つの層は導体層であることが望ましい。これによれば、
導体層は被覆構造において配線や電極として不可避的に形成されるものであるとともに、
パターニングが容易であり、しかも、絶縁体を除去する際に用いるエッチング方法におい
て絶縁体との選択性に富むため、両層を形成する場合及び両層を介して下層構造を除去す
る場合に共に好都合な構成となる。
【００１６】
本発明において、前記基板は半導体基板であることが好ましい。これによれば、半導体
基板を用いることで、半導体回路と機能素子とを一体に構成することができるため、複雑
な回路構造を備えた電子回路装置を容易に実現できる。この場合において、機能素子がＭ
ＥＭＳ素子（微小電気機械構造体）であれば、一般的な半導体製造プロセスを用いて一体
に製造できるため、ＭＥＭＳ素子を含む電子装置の製造効率を高め、製造コストを低減す
る上でより好ましい構成となる。
【００１７】
次に、本発明の電子装置の製造方法は、基板と、該基板上に形成された機能素子を構成
する機能構造体と、該機能構造体が配置された空洞部を画成する被覆構造と、を有する電
子装置の製造方法において、前記機能構造体の上方に配置され、第１の開口領域を備えた
第１の被覆層を形成する工程と、前記機能構造体の上方に配置され、前記第１の開口領域
を平面的に覆うとともに、前記第１の被覆層により平面的に覆われる第２の開口領域を備
えた第２の被覆層を前記第１の被覆層の上層に離間させて形成する工程と、前記第１の被
覆層と前記第２の被覆層とを接合して、前記第１の開口領域を前記第２の被覆層で閉鎖す
るとともに前記第２の開口領域を前記第１の被覆層で閉鎖する工程と、を具備することを
特徴とする。
【００１８】
また、本発明の別の電子装置の製造方法は、基板と、該基板上に形成された機能素子を
構成する機能構造体と、該機能構造体が配置された空洞部を画成する被覆構造と、を有す
る電子装置の製造方法において、前記基板上に前記機能構造体を形成する工程と、前記機
能構造体の上方に配置され、第１の開口領域を備えた第１の被覆層を形成する工程と、前
記機能構造体の上方に配置され、前記第１の開口領域を平面的に覆うとともに、前記第１
の被覆層により平面的に覆われる第２の開口領域を備えた第２の被覆層を前記第１の被覆
層の上層に離間させて形成する工程と、前記第１の開口領域、前記第２の開口領域、及び
、前記第１の被覆層と前記第２の被覆層の間を通して前記機能構造体の周囲にある前記被
覆構造を除去することにより前記機能素子が配置された前記空洞部を形成する工程と、前
記第１の被覆層と前記第２の被覆層とを接合して、前記第１の開口領域を前記第２の被覆
層で閉鎖するとともに前記第２の開口領域を前記第１の被覆層で閉鎖する工程と、を具備
することを特徴とする。
【００１９】
本発明において、前記第１の被覆層を形成する工程と前記第２の被覆層を形成する工程
との間に、前記第１の被覆層と前記第２の被覆層との間に介在すべき層間犠牲層を形成す
る工程と、前記層間絶縁層を除去する工程とをさらに具備することが好ましい。
【００２０】
本発明において、前記第１の被覆層と前記第２の被覆層とを接合する工程は、前記第１
の被覆層と前記第２の被覆層との間に電位差を与えることにより生じた静電引力により前
記第１の被覆層と前記第２の被覆層を接触状態にするとともに、当該接触状態で前記第１
の被覆層と前記第２の被覆層との間に流れる電流により前記第１の被覆層と前記第２の被
覆層を溶着させる工程であることが好ましい。
【発明を実施するための最良の形態】
【００２１】
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図１乃至図１２
は本発明に係る電子装置の製造方法を示す概略工程図である。また、図４乃至図１２では
、縦断面図に矢印で示された範囲を示す部分平面図をも示してある。最初に、本発明に係
る電子装置の製造方法について説明する。
【００２２】
まず、図１に示す半導体基板等からなる基板１を用意する。基板１としてはシリコン基
板等の半導体基板であることが最も好ましいが、セラミックス基板、ガラス基板、サファ
イア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板を用いることができる。半
導体基板を用いる場合には、基板１に予め所定の半導体集積回路（図示せず）を作りこん
でおくことができる。本実施形態の製造方法では、基板１の表層部に適宜の不純物領域（
図示せず）を備えた半導体基板を用いる。また、この半導体基板上に適宜の配線構造を形
成し、全体としてＣＭＯＳプロセスによって電子装置を形成していくように製造方法が設
定される。
【００２３】
本実施形態では、基板１の表面上に犠牲層２を形成する。この犠牲層２は、例えば、酸
化シリコン膜、ＰＳＧ（リンドープガラス）膜等で構成することができ、ＣＶＤ法、スパ
ッタリング法等によって形成される。図示例では、犠牲層２の適所に、後述するＭＥＭＳ
構造体の支持部を形成するための開口２ａがフォトリソグラフィ法等によって形成された
パターニングマスクを用いてエッチングを行う方法などの適宜のパターニング処理により
形成される。
【００２４】
次に、図２に示すように、上記犠牲層２上に、導電性シリコン膜等で構成される機能層
３を形成する。この機能層３は、上記のように形成された開口２ａを通して基板１（例え
ば、基板１に形成された図示しない下部電極など）に接続される。機能層３は、スパッタ
リング法やＣＶＤ法等によって形成される。そして、この機能層３を適宜のパターニング
方法でパターニングすることによって、図３に示すようにＭＥＭＳ構造体３Ｘが形成され
る。
【００２５】
なお、図示例では犠牲層２の開口２ａに対応する支持部を中央下部に備えた振動板形状
のＭＥＭＳ構造体３Ｘが設けられているが、対向電極などは図示を省略してある。また、
図示例はＭＥＭＳ構造体を模式的に示したものであって実際の構造を正確に表現したもの
ではない。ＭＥＭＳ構造体としては、櫛歯状、梁状、円盤状などの種々の平面パターンを
備えた可動部を形成することができる。また、振動子として用いられるもの、アクチュエ
ータとして用いられるもの、センサとして用いられるものなど、任意の機能を有する素子
として構成されたものを形成することができる。
【００２６】
また、ＭＥＭＳ構造体３Ｘの他に、ＭＥＭＳ以外の、水晶振動子、ＳＡＷ（表面弾性波
）素子、加速度センサ、ジャイロスコープなどの各種の機能素子を構成するための機能構
造体であってもよい。すなわち、本発明の機能素子は、空洞部に配置されうる機能構造体
を備えたものであれば如何なるものであっても構わない。ここで、機能構造体は機能素子
の一部のみを構成するものであってもよい。
【００２７】
次に、図４に示すように、ＭＥＭＳ構造体３Ｘ上に、酸化シリコン等の絶縁体よりなる
絶縁膜４を形成し、その上にアルミニウム等の導電層５を形成する。そして、この導電層
５をパターニングすることによって図５に示すように配線層５Ａ及び第１の被覆層５Ｂを
形成する。なお、このような絶縁膜４と配線層５Ａとが複数組繰り返し積層されることに
よって適宜の被覆構造を形成することができる。この被覆構造は、通常のＣＭＯＳプロセ
スと同様に形成されていく。また、絶縁膜４、配線層５Ａを繰り返し形成する積層構造の
積層数は必要に応じて適宜に構成される。例えば、実際のＣＭＯＳプロセスでは、さらに
多くの配線層がそれぞれ絶縁膜を介して積層される場合もある。
【００２８】
第１の被覆層５Ｂは上記ＭＥＭＳ構造体３Ｘの上方に形成される。第１の被覆層５Ｂに
は第１の開口領域５Ｂａが設けられている。図示例の場合、第１の開口領域５Ｂａは第１
の被覆層５Ｂの中央部（ＭＥＭＳ構造体３Ｘの直上位置）に設けられている。第１の被覆
層５Ｂは配線層５Ａと同一工程で形成されるため、パターニング処理の形成パターンを変
えるだけで対応でき、工程数や工程内容を一切変更する必要がない。
【００２９】
第１の被覆層５Ｂは上記のように導電体で構成されるとともに、配線部５Ｂｃが導電接
続されて外部より電位を供給できるように構成される。その後、図６に示すように配線層
５Ａ及び第１の被覆層５Ｂ上に絶縁膜６を形成する。ここで、絶縁膜６には、上記配線層
５Ａの一部を露出するスルーホール６ａが設けられる。
【００３０】
次に、図７に示すように、絶縁膜６上にアルミニウム等の導電体により導電層７を形成
する。そして、導電層７をパターニングすることにより、図８に示すように、配線層若し
くは接続パッド７Ａとともに第２の被覆層７Ｂを形成する。この第２の被覆層７Ｂは、上
記ＭＥＭＳ構造体３Ｘ及び第１の被覆層５Ｂの上方に形成される。第２の被覆層７Ｂは、
第１の被覆層５Ｂと第２の被覆層７Ｂのいずれか一方が配置される平面範囲内において、
第１の被覆層５Ｂの形成範囲と平面的に全て重なる第２の開口領域７Ｂａを伴っている。
また、第２の被覆層７Ｂは、第１の被覆層５Ｂに設けられた第１の開口領域５Ｂａ全体と
平面的に重なるように構成されている。
【００３１】
第２の被覆層７Ｂは、第１の被覆層５Ｂと重なる外周部に第２の開口領域７Ｂａを備え
たものとして構成されており、第１の開口領域５Ｂａに平面的に重なる被覆部７Ｂｘと、
この被覆部７Ｂｘを支持するための支持梁部７Ｂｙとを有している。すなわち、被覆部７
Ｂｘの周囲における支持梁部７Ｂｙ以外の部分が上記第２の開口領域７Ｂａとなっている
。支持梁部７Ｂｙは被覆部７Ｂｘを上下に移動可能に支持するように変形可能に構成され
ている。そして、この状態では、第１の被覆層５Ｂと第２の被覆層７Ｂは絶縁膜６を介し
て上下方向に離間した状態とされている。
【００３２】
第２の被覆層７Ｂは導電体で構成され、その支持梁部７Ｂｙはそのまま配線部として伸
び、外部から電位を供給することができるように構成されている。
【００３３】
次に、図９に示すように、絶縁膜６、配線層７Ａ及び第２の被覆層７Ｂ上に酸化シリコ
ン、窒化シリコン、樹脂材料等で構成される保護膜８を形成する。この保護膜８としては
、半導体装置の表面保護膜（パシベーション膜）を用いることができる。ただし、後述す
るリリース工程で用いるエッチング液に耐えうる素材（通常は窒化シリコンや樹脂素材が
好ましい。）で保護膜８を形成することが望ましい。
【００３４】
その後、図１０に示すように、保護膜８をドライエッチング法等によって部分的に除去
し、開口８ａを形成して配線層若しくは接続パッド７Ａの一部を露出して接続パッドを接
続可能な状態に構成するとともに、開口８ｂを形成して第１の被覆層５Ｂ及び第２の被覆
層７Ｂの表面を露出させる（開口工程）。すなわち、この工程では保護膜８が部分的に除
去されることにより、まず第２の被覆層７Ｂが露出し、その後、第２の開口領域７Ｂａに
おいて第１の被覆層５Ｂが露出する。
【００３５】
このとき、エッチング方法が等方性エッチングであれば、第１の被覆層５Ｂと第２の被
覆層７Ｂの間の絶縁膜６も除去されるが、異方性エッチングであれば、第１の被覆層５Ｂ
と第２の被覆層７Ｂの間に介在する絶縁膜６が残される。なお、この残された絶縁膜６を
別途等方性エッチングによって除去してもよい。このように、保護膜８の開口処理の際に
第１の被覆層５Ｂと第２の被覆層７Ｂの間の絶縁膜６を除去しておくことにより、第１の
被覆層５Ｂの下層構造に対して、第２の開口領域７Ｂａ、第１の開口領域５Ｂａ、及び、
第１の被覆層５Ｂと第２の被覆層７Ｂの間を通してエッチング液が入り込みやすくなるた
め、以下に説明するリリース工程における除去作用を高めることができる。なお、このリ
リース工程において、第１の被覆層５Ｂと第２の被覆層７Ｂの間に介在する絶縁膜６を除
去するようにしてもよい。
【００３６】
次に、第２の被覆層７Ｂの第２の開口領域７Ｂａ、第１の被覆層５Ｂと第２の被覆層７
Ｂの間の空間（絶縁膜６が存在していた部分）、及び、第１の被覆層５Ｂの第１の開口領
域５Ｂａを通してエッチング液（弗化水素酸を含む水溶液など）を作用させることで、図
１１に示すように、第１の被覆層７Ｂの下方の絶縁膜４及び犠牲層２を除去する（リリー
ス工程）。これによって、ＭＥＭＳ構造体３Ｘの所定部位が基板１からリリースされ、本
来の動作（機能）を実現しうる構造とされる。このとき、ＭＥＭＳ構造体３Ｘは空洞部Ｃ
内に配置され、この空洞部Ｃを第１の被覆層５Ｂ及び第２の被覆層７Ｂが上方から覆う状
態になる。
【００３７】
その後、空洞部Ｃ内は第２の被覆層７Ｂの第２の開口領域７Ｂａ、第１の被覆層５Ｂと
第２の被覆層７Ｂの間の空間（絶縁膜６が存在していた部分）、及び、第１の被覆層５Ｂ
の第１の開口領域５Ｂａを通して洗浄等の適宜の方法で清浄化される。そして、必要に応
じて、空洞部Ｃ内の減圧、真空化、窒素ガス等の不活性ガス置換などの処理を実施する。
ただし、このような処理は必須のものではなく、不要であれば実施しなくてもよい。
【００３８】
最後に、第１の被覆層５Ｂと第２の被覆層７Ｂの間に所定の電位差を与え、これによっ
て、第２の被覆層７Ｂの被覆部７Ｂｘが第１の被覆層５Ｂから受ける静電引力によって下
方に移動し、やがて図１２に示すように第２の被覆層７Ｂが第１の被覆層５Ｂ上に接触す
る。そして、上記電位差を除去してもファンデルワールス力等の何らかの密着力で接触状
態が維持される場合には、そのままとすることができる。
【００３９】
上記の接触状態が維持できない場合には、例えば、上記電位差或いはこれとは異なる電
位差を与えることにより、両層間に電流を流すことにより第１の被覆層５Ｂと第２の被覆
層７Ｂとを溶着により接合させることができる。また、第１の被覆層５Ｂと第２の被覆層
７Ｂを接着剤で接着してもよい。以上が第１の被覆層５Ｂと第２の被覆層７Ｂの接合工程
である。ここで、接合された第１の被覆層５Ｂと第２の被覆層７Ｂは、ＭＥＭＳ構造体３
Ｘが配置された空洞部Ｃを上方から覆う被覆体１０Ｐを構成する。
【００４０】
例えば、第１の被覆層５Ｂと第２の被覆層７Ｂとがアルミニウムで構成されている場合
、両層を接触させるには両層間に１０ボルト以上の電位差を与えることが好ましい。また
、両層を接合する際には、数ｍＡ程度の電流で溶着（溶融固着）させることができる。な
お、第１の被覆層５Ｂと第２の被覆層７Ｂ間に電位差を与えたり、電流を流したりする上
記の工程は、電子装置１０の電気的検査工程において実施することも可能である。例えば
、検査用テスタを用いて上記電位差や電流を与えることができる。
【００４１】
なお、上記の接合工程の代わりに、第２の被覆層７Ｂを機械的に上方から押さえること
により第１の被覆層５Ｂと接触させてもよい。また、第１の被覆層５Ｂと第２の被覆層７
Ｂを上下に離間した状態のままとし、封止剤を開口８ｂ内に流し込んで第１の被覆層５Ｂ
と第２の被覆層７Ｂの隙間を封鎖してもよい。このような封止剤としては、ポリイミド樹
脂、シリコーンゴムなどの合成樹脂材料、ＳＯＧなどのシリケート系材料等が挙げられる
。紫外線硬化樹脂や熱硬化樹脂を用いてもよい。
【００４２】
なお、図示例ではＭＥＭＳ構造体３Ｘが配置された空洞部Ｃは、基板１上に構成された
被覆構造（犠牲層２、絶縁膜４、配線層５Ａ、第１の被覆層５Ｂ、絶縁膜６、配線層７Ａ
、第２の被覆層７Ｂ、保護膜８を含む。）によって密閉されているが、その必要がない場
合（例えば、空洞部Ｃに大きなゴミが入り込まなければよく、空気が入り込んでもかまわ
ないケース）には、空洞部Ｃが完全に密閉されていなくてもよい。ただし、第１の被覆層
５Ｂと第２の被覆層７Ｂが何らかの形で部分的にではあっても接合されていたり、封止さ
れていたりすることが好ましい。
【００４３】
上記のように構成された電子装置１０は、ＭＥＭＳ構造体３Ｘが配置された空洞部Ｃが
被覆体１０Ｐによって被覆されているので、外部から空洞部Ｃ内にゴミ、水、その他のも
のが入り込むことを防止できる。また、空洞部Ｃが被覆体１０Ｐで密閉されることにより
、空洞部Ｃを減圧状態（真空状態）とすることが可能になるので、気体抵抗によるＭＥＭ
Ｓ構造体３Ｘの動作の妨げをなくすことができる。さらに、空洞部Ｃ内に窒素ガス等の不
活性ガスを充填することも可能になるため、酸化、吸湿等によるＭＥＭＳ構造体３Ｘの劣
化を防止するといったことも可能である。
【００４４】
図１３は、別の実施形態の電子装置１０′を示す縦断面図及び部分平面図である。この
実施形態は基本的に先に説明した電子装置１０とほぼ同様の基本構造を有するが、第１の
被覆層５Ｂ′に複数の第１の開口領域５Ｂａ′が設けられている。また、第２の被覆層７
Ｂ′が被覆部７Ｂｘ′を上下に移動可能に支持する支持梁部７Ｂｙ′を有する点では先の
実施形態と同様であるが、被覆部７Ｂｘ′の周囲の第２の開口領域７Ｂａ′の他に、被覆
部７Ｂｘ′に複数の別の第２の開口領域７Ｂｂ′が形成されている点で異なる。
【００４５】
そして、第１の被覆層５Ｂ′に伴う第１の開口領域５Ｂａ′は、第２の被覆層７Ｂ′に
伴う第２の開口領域７Ｂａ′及び７Ｂｂ′と平面的に重ならない位置に形成されている。
したがって、空洞部Ｃを上方から覆う被覆体が構成される点、並びに、第２の被覆層７Ｂ
′が下降して第１の被覆層５Ｂ′と重なり接触することで第１の開口領域５Ｂａ′及び第
２の開口領域７Ｂａ′、７Ｂｂ′が閉鎖される点は先の実施形態と同様である。
【００４６】
なお、図１３に示す上下の部分平面図を見ればわかるように、第２の開口領域７Ｂｂ′
は被覆部７Ｂｘ′において縦横に配列されていてもよく、また、スリット状に構成されて
いてもよい。
【００４７】
図１４は、さらに別の実施形態の電子装置１０″を示す縦断面図及び部分平面図である
。この実施形態も基本的に先の実施形態の電子装置１０とほぼ同様の基本構造を有するが
、第１の被覆層５Ｂ″に被覆部５Ｂｘ″及びこれを支持する支持梁部５Ｂｙ″が設けられ
、これによって、第１の被覆層５Ｂ″が上下に移動可能に構成されている点で異なる。ま
た、この代わりに、第２の被覆層７Ｂ″が周囲の被覆構造に固定されている点でも異なる
。ただし、第１の被覆層５Ｂ″に設定された第１の開口領域５Ｂａ″が全て第２の被覆層
７Ｂ″と平面的に重なり、第２の被覆層７Ｂ″に設けられた第２の開口領域７Ｂａ″が全
て第１の被覆層５Ｂ″と平面的に重なるように構成されている点では、先の実施形態と同
様である。
【００４８】
この実施形態では、第１の被覆層５Ｂ″を上方へ移動させて第２の被覆層７Ｂ″に当接
接触させることで、第１の開口領域５Ｂａ″及び第２の開口領域７Ｂａ″が閉鎖された被
覆体が構成される。なお、上記各実施形態とは異なり、第１の被覆層と第２の被覆層を共
に上下に移動可能に構成しても構わない。
【００４９】
なお、上記の各実施形態では、支持梁部を設けることで被覆層の被覆部を上下に移動可
能に構成しているが、このような支持梁部を設けなくても、被覆層自体の変形によっても
上記と同様に他方の被覆層と接触させることは可能である。したがって、第１の被覆層と
第２の被覆層とが共に支持梁部を有しない構成であっても構わない。
【００５０】
図１５は複数の電子装置１０を一つの大判基板（以下、単に「ウエハ」という。）Ｗ単
位で形成した場合を示す縦断面図、図１６はウエハＷの概略斜視図である。ウエハＷは、
基板１の上に上記ＭＥＭＳ構造体３Ｘ及び空洞部Ｃを複数組備えた一体の被覆構造１０Ｃ
を形成し、最終的に上記の被覆体１０Ｐで各空洞部Ｃを閉鎖した状態とされる。そして、
ダイシングやスクライブ・ブレイク法等によってウエハＷが複数の電子装置１０に分割さ
れる（基板分割工程）。なお、図示例では、一つの電子装置１０に一つの被覆体１０Ｐで
閉鎖された一つの空洞部のみが設けられている状態を示してあるが、このような状態に限
らず、一つの電子装置１０において複数の空洞部が設けられていてもよい。
【００５１】
上記の工程では、ウエハＷを分割する前にＭＥＭＳ構造体３Ｘの配置された空洞部Ｃが
閉鎖されているので、基板分割工程でＭＥＭＳ構造体３Ｘが汚染されることがない。また
、このようにして製造された電子装置１０は、改めてパッケージングを施す必要がなく、
例えば、表面実装型電子装置として用いることができるなど、小型化に大きく寄与できる
。
【００５２】
尚、本発明の電子装置及びその製造方法は、上述の図示例にのみ限定されるものではな
く、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【００５３】
例えば、上記実施形態では半導体基板上にＣＭＯＳプロセスと同様の半導体製造工程を
実施しつつ、アクチュエータ、共振子、高周波フィルタ等の機能素子としてのＭＥＭＳ素
子を構成するＭＥＭＳ構造体３Ｘを構成しているが、本発明はＭＥＭＳ素子を備えたもの
に限らず、水晶振動子、ＳＡＷ素子、加速度センサ、ジャイロセンサなどのＭＥＭＳ素子
以外の各種の機能素子を備えたものに適用することができる。
【００５４】
また、上記実施形態では機能素子を半導体集積回路と一体化してなる半導体装置を構成
しているが、半導体基板以外の基板を用いてもよく、或いは、他の電子素子を機能素子と
接続したものであっても構わない。
【図面の簡単な説明】
【００５５】
【図１】実施形態の製造工程を示す概略工程断面図。
【図２】実施形態の製造工程を示す概略工程断面図。
【図３】実施形態の製造工程を示す概略工程断面図。
【図４】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図５】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図６】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図７】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図８】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図９】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図１０】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図１１】実施形態の製造工程を示す概略工程断面図及び部分平面図。
【図１２】実施形態の製造工程及び電子装置の構造を示す概略断面図及び部分平面図。
【図１３】別の実施形態の電子装置の構造を示す概略断面図及び部分平面図。
【図１４】さらに別の実施形態の電子装置の構造を示す概略断面図及び部分平面図。
【図１５】ウエハ単位で製造された電子装置の縦断面図。
【図１６】ウエハの概略斜視図。
【符号の説明】
【００５６】
１…基板、２…犠牲層、３…機能層、３Ｘ…ＭＥＭＳ構造体（機能構造体）、４…絶縁膜
、５…導体層、５Ａ…配線層、５Ｂ…第１の被覆層、５Ｂａ…第１の開口領域、６…絶縁
膜、７…導体層、７Ａ…配線層、７Ｂ…第２の被覆層、７Ｂａ…第２の開口領域、８…保
護膜、１０…電子装置、Ｗ…ウエハ、１０Ｃ…被覆構造、１０Ｐ…被覆体
【図１】
2007216309.tif 000003
【図２】
2007216309.tif 000004
【図３】
2007216309.tif 000005
【図４】
2007216309.tif 000006
【図５】
2007216309.tif 000007
【図６】
2007216309.tif 000008
【図７】
2007216309.tif 000009
【図８】
2007216309.tif 000010
【図９】
2007216309.tif 000011
【図１０】
2007216309.tif 000012
【図１１】
2007216309.tif 000013
【図１２】
2007216309.tif 000014
【図１３】
2007216309.tif 000015
【図１４】
2007216309.tif 000016
【図１５】
2007216309.tif 000017
【図１６】
2007216309.tif 000018