(57)【要約】      （修正有）【課題】電力損失が小さく、かつ安価な全波整流回路を提供する。【解決手段】ブリッジ型に接続された２個のダイオードD1,D2と２個のMOSFET Q1,Q2を整流素子として利用した全波整流回路において、２個のMOSFETQ1,Q2のゲートを分圧抵抗R1,R2,R3,R4によって、それぞれ必要な半サイクルごとに正にバイアスすることにより、補助電源を必要とせず、駆動回路も抵抗のみで構成できる安価な方法により電力損失の小さい全波整流回路を得る。【選択図】図１
2007020307.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を直流電圧に変換する整流回路において、ブリッジ型に接続された2個のダイオードと2個のMOSFETを整流素子として利用したことを特徴とする全波整流回路。
【請求項２】
任意の極性の直流電圧を所望する極性の直流電圧に変換する整流回路において、ブリッジ型に接続された2個のダイオードと2個のMOSFETを整流素子として利用することを特徴とする全波整流回路。
【請求項３】
請求項1または2において、MOSFETの入力電位とドレインとの間に複数の抵抗を直列接続した分圧回路を設け、当該分割回路の分圧点から上記MOSFETのゲートに分圧電圧を印加することを特徴とする全波整流回路。
【請求項４】
請求項1または2において、入力電位と上記MOSFETのゲートとの間にバイアス抵抗を設けたことを特徴とする全波整流回路。
【請求項５】
請求項3または4において、上記MOSFETのゲート・ソース間に電圧クランプ用のツェナーダイオードを接続した全波整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は交流電圧もしくは任意の極性の直流電圧を所望の極性の直流電圧に変換する全波整流回路に関する。
【背景技術】
【０００２】
図6は従来のブリッジダイオードによる整流回路を示すものである。
図6に示すように、整流回路は4個のダイオードD11,D12,D13,D14と平滑コンデンサC11によって構成されている。D11のアノードは一方の交流入力端子AC Lに接続され、D12のアノードはもう一方の交流入力端子AC Nに接続されており、D11およびD12のカソードは平滑コンデンサC11の正側の端子に接続されている。さらに、D13のカソードはAC Lに接続され、D14のカソードはAC Nに接続され、D13のアノードおよびD14のアノードはC11の負側の端子に接続されている。交流入力端子AC L,AC Nに交流入力が供給されたとき、AC LがAC N比べて正の半サイクルにはD11とD14を介してC11に充電し、負の半サイクルにはD12とD13を介してC11に充電を行う。
【０００３】
この回路ではいずれの半サイクルでも入力電流は必ず2個のダイオードを通るため、ダイオードの順方向電圧降下VFの2倍の電圧降下が発生し、電力損失となる。ダイオードには整流する電圧に応じた耐圧が必要となり、一般に耐圧が高いほどダイオードの順方向電圧降下は大きいが、順方向電圧降下は耐圧には比例せず、高圧回路に使用される一般のダイオードのVFは0.8〜1V程度、低圧回路に使用されるショットキーバリアダイオードのVFは0.4〜0.5V程度である。
【０００４】
このため、整流する電圧が低いほど、整流する電力に対して順方向電圧降下による電力損失の割合が大きくなる。
【０００５】
図6は交流電圧を直流電圧に変換する全波整流回路を示しているが、交流電源を直流電源に置き換えれば、任意の極性の直流電圧を所望する極性の直流電圧に変換する極性反転回路としても利用できるため、通信端末などに幅広く利用されている。
また他の先行技術文献としては、特許文献１〜特許文献５などが挙げられる。
【特許文献１】特開２００１−２５５９６９号
【特許文献２】特開平１０−１０８４６４号
【特許文献３】特開平１０−２９０５７１号
【特許文献４】特開平９−１８２４４０号
【特許文献５】特開平１０−２５７７７１号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前記ダイオードの順方向電圧降下による電力損失を低減する手段として、オン抵抗の低いMOSFETを整流素子として利用する方法が試みられているが、MOSFETはゲートをバイアスすることよってはじめて導通状態となるため、MOSFETが導通状態となるべき期間を検出する検出回路、検出回路の出力信号を受けてゲートをバイアスする駆動回路、さらにはこれらの回路のための補助電源が必要になるなど、いずれも複雑で費用のかかる方法であった。
【０００７】
従来の技術であるブリッジダイオードによる整流方式が非常に単純かつ安価な方式であるために、複雑な方式は費用対効果の点で実用性が低い。
本発明はこのような点に鑑みてなされたものであり、上記検出回路、補助電源を必要とせず、駆動回路も抵抗のみで構成することができる安価な方法により、電力損失を低減した全波整流回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明では上記課題を解決するために、2個のダイオードと2個のMOSFETをブリッジ型に接続し、それぞれのMOSFETのゲート端子が分圧抵抗によってそれぞれ異なる入力端子に接続されたことを特徴とする。このような整流回路においては、入力電圧の極性に応じて必要とされるどちらか一方のMOSFETのゲートのみがバイアスされる。また、各サイクルの充電完了後はダイオードが逆バイアスされるため直ちに電流は遮断され逆流が起こらず、MOSFETの導通期間を厳密に検出、制御する必要がない。
【発明を実施するための最良の形態】
【０００９】
以下に発明の実施の一形態について図を用いて説明する。図1は本発明の実施例を示す。従来のブリッジ型に接続されたダイオードによる整流回路のダイオード2個をNチャネル型MOSFETに置き換えて構成されたものである。MOSFET Q1のゲートには抵抗R1およびR2によって分圧された入力電圧Viが印加され、MOSFET Q2のゲートには抵抗R3およびR4によって分圧された入力電圧Viが印加されるように接続されている。
【００１０】
入力電圧Viが正のとき、すなわちAC Lの電位がAC Nに対して高いときは入力電流IiはダイオードD1, MOSFET Q2を介してコンデンサC1に充電され、入力電圧Viが負のときはダイオードD2, MOSFET Q1を介してコンデンサC1に充電される。このとき、ダイオードD1,D2にはダイオードの順方向電圧降下VFが、MOSFET Q2,Q1にはオン抵抗Ronによる電圧降下Ii×Ronが発生する。
【００１１】
ところで、MOSFETのオン抵抗はプロセスの微細化やトレンチ化技術により年々低下しており、低耐圧のMOSFETでは数mΩのものが実用化されている。そのため、図7に示すように、上記MOSFETによる電圧降下はダイオードの電圧降下に比べて小さい。一例として、50V程度の耐圧で2Aの電流を流した場合を挙げれば、ショットキーバリアダイオードによる順方向電圧降下は0.4〜0.5V程度であるのに対して、MOSFETのオン抵抗を20mΩとすればその電圧降下は40mVであり、損失低減効果は明らかである。
【００１２】
図3に各MOSFETのゲート・ソース間に印加される電圧とそれぞれの素子に流れる電流を示す。入力電圧が正のときMOSFET Q2のゲートには、
Vgs2=Vi×R4/(R3+R4)
の電圧が印加される。この電圧がMOSFET Q2のゲートの閾値Vthより高くなる期間、すなわち、
Vgs2≧Vth
となる期間MOSFET Q2は導通状態となる。
【００１３】
このとき、MOSFET Q1のゲート・ソース間には負電圧が発生するが、抵抗R1とR2はMOSFET  Q2のドレイン・ソース間に並列に接続されているので、MOSFET Q2のソース・ドレイン間の電圧はMOSFET Q2のボディダイオードDBの順方向電圧降下より大きくはならないため、MOSFET Q1のゲート電圧Vgs1はほぼ0となりMOSFET Q1は遮断状態を維持する。図2はMOSFETに寄生するボディダイオードDBの等価回路を示す。
【００１４】
同様に入力電圧Viが負のときには、MOSFET Q1が導通状態となり、MOSFET Q2が遮断状態となる。入力電圧Viは正と負を交互に繰り返すので、MOSFET Q1とQ2は交互に導通状態となり、かつ図3から明らかなようにMOSFET Q1とQ2は同時に導通状態とはならない。このようにして、前記回路は全波整流を実現する。
【００１５】
ここで、入力電圧Viが正のときダイオードD1,MOSFET Q2を介してコンデンサC1に流れる入力電流をi1、入力電圧が負のときダイオードD2,MOSFET Q1を介してコンデンサC1に流れる入力電流をi2、i1とi2が流れる期間をそれぞれt1およびt2としたとき、t1はMOSFET Q2が導通状態となっている期間に、t2はMOSFET Q1が導通状態となっている期間にそれぞれ包括されていることが必要となるが、i1およびi2はダイオードの整流作用を受けるため逆流することがないため、t1およびt2はそれぞれMOSFET Q2およびQ1の導通期間に一致している必要はなく、MOSFET Q2およびQ1のゲートを制御するために入力電流を検出する必要がない。MOSFET Q1およびQ2が導通状態となる期間は、分圧抵抗によって任意に設定することができるため前記条件を満たすことは容易である。
【００１６】
MOSFET Q1およびQ2のゲート・ソース間に印加される電圧は、分圧抵抗の値によって任意に設定することができる。この電圧はゲートの閾値Vthを越え、かつゲートの耐圧を越えてはならないが、一般にゲートの閾値は1〜4V、ゲートの耐圧は10〜30Vとなっているため、ゲート・ソース間に印加される電圧を、この間に設定することもまた容易である。
【００１７】
図1には分圧抵抗によって分圧された入力電圧をゲート・ソース間に印加する例を示したが、入力電圧がゲートの耐圧を越えない場合は、MOSFET Q1およびQ2のゲート・ソース間に接続される抵抗R2およびR4は開放状態であっても良い。また、抵抗R1およびR3の抵抗値は、ゲートの入力容量による時定数が実用上問題にならない範囲で任意に設定できるため短絡しても良いが、一般にMOSFETのゲートは過電圧や静電気に弱く、保護の観点からみれば短絡状態での使用は実用的ではなく、可能な限り抵抗値は大きくしておいた方が良い。また、複数の抵抗を直列接続して分圧抵抗とすることも可能である。さらに、入力電圧範囲が非常に広い用途の場合、入力電圧の下限値においてゲート・ソース間に印加される電圧が閾値を越えるような分割抵抗の値を設定すると、入力電圧の上限値においてゲート・ソース間に印加される電圧がゲートの耐圧を越えてしまう場合も考えられる。そのような場合には、ゲート・ソース間にツェナーダイオードを接続するなどの簡単な方法で印加電圧をクランプし、ゲートを過電圧から保護することができる。
【００１８】
このように、本形態では分圧抵抗のみで構成された単純かつ安価な駆動方式により、整流回路にMOSFETを用いて電力損失を低減することが可能となる。
次に、本発明の他の形態について説明する。図4は本発明の他の形態の整流回路の構成を示す回路図である。図4におけるMOSFET Q1,Q2にはPチャネル型MOSFETが使用されており、Pチャネル型MOSFETはゲート・ソース間の電圧を負電圧にバイアスすることで導通状態となる。この形態の回路における各部の動作波形を図5に示す。図5の波形より明らかなように、MOSFETのゲート・ソース間の電圧が負電圧にバイアスされることで導通状態となる点を除けば、図4に示す形態は図1に示す前記形態と同様の動作原理で整流が可能となるため、詳細な動作の説明は省略する。
【００１９】
これらの形態では、正弦波状の交流電圧を直流電圧に変換する全波整流回路を例にあげて説明したが、入力電圧が矩形波や三角波などの交流電圧であっても同様の整流作用があることや、所望する極性の直流電圧を出力する極性反転型の整流回路にも使用できることも図3の説明より明らかである。
【００２０】
以上のように本発明の実施例によれば、ブリッジ型に接続された2個のダイオードと2個のMOSFETと、これらのゲートをバイアスする抵抗によって構成された駆動回路を用いることにより、特別な検出回路や制御回路を必要とせず、さらにはそれらの補助電源も必要としない電力損失の小さな全波整流回路を、単純かつ安価に実現することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明の全波整流回路の一形態を示す回路図。
【図２】Nチャネル型MOSFETの端子名称とボディダイオードを示す図。
【図３】図1に示す回路の各部動作波形を示す図。
【図４】本発明の他の形態を示す回路図。
【図５】図4に示す回路の各部動作波形を示す図。
【図６】ブリッジダイオードを用いた従来の全波整流回路を示す図。
【図７】一般的なダイオードとMOSFETによる電圧降下の比較を示す図。
【符号の説明】
【００２２】
D1,D2  整流用ダイオード
Q1,Q2  MOSFET
R1,R2,R3,R4  分圧抵抗
C1  平滑コンデンサ
Vi  交流の入力電圧
Vdc  直流の出力電圧
Ii  入力電流
i1  D1,Q2を流れる入力電流
i2  D2,Q1を流れる入力電流
D  MOSFETのドレイン
S  MOSFETのソース
G  MOSFETのゲート
DB  MOSFETのボディダイオード
Vgs1  Q1のゲート・ソース間印加電圧
Vgs2  Q2のゲート・ソース間印加電圧
Vth  Q1,Q2のゲート閾値
VF  ダイオードの順方向電圧降下
D11,D12,D13,D14  整流ダイオード
C11  平滑コンデンサ
RL  負荷抵抗
Ron  MOSFETのオン抵抗
【図１】
2007020307.tif 000003
【図２】
2007020307.tif 000004
【図３】
2007020307.tif 000005
【図４】
2007020307.tif 000006
【図５】
2007020307.tif 000007
【図６】
2007020307.tif 000008
【図７】
2007020307.tif 000009