(57)【要約】【課題】データバスで通信されるパラレル信号に対して、シリアルに変換しＬＶＤＳによる双方向伝送を行うことで、低ノイズの長距離伝送を実現する。【解決手段】信号伝送装置は、ＬＶＤＳドライバ１、ＬＶＤＳレシーバ２、パラレル／シリアル変換部３及びシリアル／パラレル変換部４を備える。そして、ドライバ／レシーバコントロール信号９が各部に入力されて作動が制御されることにより、信号送受信の機能の切替えを行い、双方向の信号伝送を実行する。【選択図】図１
2007221600.tif 000002
【特許請求の範囲】
【請求項１】
双方向の信号伝送を行う信号伝送装置であって、
複数の信号線に接続され、シリアル信号を差動信号に変換し前記差動信号を送信する差動信号送信手段と、
前記複数の信号線と同一の信号線に接続され、差動信号を受信し前記差動信号をシリアル信号に変換する差動信号受信手段と、
パラレル信号からシリアル信号への変換及びシリアル信号からパラレル信号への変換を行うパラレルシリアル信号変換手段とを備え、
信号の伝送方向を制御する伝送方向制御手段により、信号送信及び信号受信について機能の切替えが可能であることを特徴とする信号伝送装置。
【請求項２】
前記パラレルシリアル信号変換手段は、パラレル信号からシリアル信号へ変換して前記シリアル信号を前記差動信号送信手段へ送出する第１パラレルシリアル信号変換手段と、前記差動信号受信手段からシリアル信号を受けて前記シリアル信号からパラレル信号へ変換する第２パラレルシリアル信号変換手段とを有することを特徴とする請求項１に記載の信号伝送装置。
【請求項３】
前記信号送信は、前記第１パラレルシリアル信号変換手段及び前記差動信号送信手段により行われることを特徴とする請求項２に記載の信号伝送装置。
【請求項４】
前記信号受信は、前記第２パラレルシリアル信号変換手段及び前記差動信号受信手段により行われることを特徴とする請求項２又は３に記載の信号伝送装置。
【請求項５】
前記機能の切替えは、前記伝送方向制御手段が発する制御信号により行われることを特徴とする請求項４に記載の信号伝送装置。
【請求項６】
前記制御信号は、前記信号送信の機能へ切り替える場合は、前記第１パラレルシリアル信号変換手段及び前記差動信号送信手段のみを作動させる信号であり、前記信号受信の機能へ切り替える場合は、前記第２パラレルシリアル信号変換手段及び前記差動信号受信手段のみを作動させる信号であることを特徴とする請求項５に記載の信号伝送装置。
【請求項７】
前記制御信号により、前記機能の切替えを行わずに前記信号発信又は前記信号受信のどちらかの機能に固定できることを特徴とする請求項５又は６に記載の信号伝送装置。
【請求項８】
前記差動信号送信手段と、前記差動信号受信手段と、前記第１パラレルシリアル信号変換手段と、第２パラレルシリアル信号変換手段とからなるＬＶＤＳ機能ブロックを複数個有することを特徴とする請求項７に記載の信号伝送装置。
【請求項９】
前記ＬＶＤＳ機能ブロックは、前記制御信号により、前記信号送信又は前記信号受信のどちらかの機能に固定されるものを含むことを特徴とする請求項８に記載の信号伝送装置。
【請求項１０】
請求項１から９のいずれか１項に記載の信号伝送装置を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号伝送装置及び画像形成装置に関し、特に、データバスで通信される、多数の信号（パラレル信号）による双方向通信が必要な信号に対して、シリアルに変換してＬＶＤＳによる双方向伝送を行う信号伝送装置及びこれを備える画像形成装置に関するものである。
【背景技術】
【０００２】
近年のエレキシステムにおいて、バスによるデータ転送が行われている。しかし、このバスにおけるパラレル信号では、信号先が平行に並んでいるため、信号先の中を電流が流れることによって発生する磁力が他の信号に干渉して電磁誘導が発生し、電磁誘導により意図していない電流が流れて誤動作が起きる、いわゆる信号の干渉（ＥＭＩ（Electromagnetic Interference））という問題や、配線長が微妙に異なることによって発生する信号の遅延といった問題が生じる。
【０００３】
そして、このようなパラレル信号について長距離伝送を実施した場合には、信号の干渉を防ぐために信号線の間にＧＮＤ（Ground）を挿入する等の対策による信号線（電線）の増加や、配線経路中の抵抗による信号波形のなまりや崩れによる信号の誤検知、また、配線長の差異が大きくなることに伴う信号間の遅延が顕著に発生することとなる。
【０００４】
上述した不具合を解消するため、長距離伝送に対してはＵＳＢ（Universal Serial Bus）、ＩＥＥＥ（Institute for Electrical and Electronics Engineering）１３９４等のシリアル通信が有用だが、これらの通信では複雑なプロトコルが必要となる。また、端末相互間の信号の授受に関して、信号の遅延等の不具合は発生しないものの、ＥＭＩに絡む低ノイズの通信ということに関しては、必ずしも適当とはいえない。
【０００５】
では、低ノイズの長距離通信を実現するにはどのような手段があるかというと、現在では、１本の信号線に対して２本の信号線を使用し、その信号線間で引き算をすることにより、信号線に存在するノイズをキャンセルする差動方式の信号伝達方式がある。さらに、その２本の信号線の位相を反転させ電圧の振幅を半分にし、より低電圧にしてノイズを少なくした伝送方式がＬＶＤＳ（Low Voltage Differential Signaling）である。
【０００６】
しかしながら、このＬＶＤＳによる通信は、現状では一方向の通信しか実現されておらず、データバスのような双方向の通信を実現しているものはない。例えば図６に示すように、バスのような多数の信号線をＬＤＶＳに変換するＢＬＶＤＳ（Bus LVDS）といったものは実用化されているが、１本の伝送線（１対の信号線）が一方向の通信しか行わないものである。図６において、ＢＬＶＤＳは、パラレルデータをシリアルに変換してＬＶＤＳで出力する構成になっているが、信号の伝送方向は単方向であり、逆方向のＬＶＤＳ信号を受信したい場合は、別の受信用パッケージが必要となる。
【０００７】
また、例えば図７に示すように、ＬＤＶＳのデバイスとして双方向を実現しているもので、送信側と受信側でそれぞれＬＶＤＳドライバ、ＬＶＤＳレシーバを備えており、またそれぞれの信号の伝送方向に対して信号線を用意しているものの、一方の信号線では信号の伝送方向が単方向である。そして、これを使用してバスのような信号線の多い通信を実現するには、それだけのデバイスと通信用電線が必要となり、コスト高となってしまう。もちろん、ＣＰＵバス等の既存のバス形態の信号をＬＶＤＳで伝送することは不可能であり、実現しようとすると、データバスの双方向伝送の他に、アドレスバスやその他制御信号が必要で、その分さらにコストアップになる。
【０００８】
例えば特許文献１では、構成の簡素化及びコスト低減化を企図した双方向通信を実現する信号伝送装置として、ＬＶＤＳで一方向の通信を行っているインターフェースに対して、ＬＶＤＳより低速なシングルエンド信号（ＧＮＤ（０Ｖ）を基準とした電位差を信号レベルとするような信号）を逆方向への通信で使用することにより、双方向通信を行うものが開示されている。
【特許文献１】特開２００５−１８３１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１で開示された信号伝送装置は、ＬＶＤＳの通信を実施して、その反対方向の通信を実現するためにシングルエンド信号を使用するというものであるが、ＬＶＤＳ自体の双方向通信は行わずＬＶＤＳはあくまで一方向の通信である。また、ＬＶＤＳで通信する方向とは逆方向に通信する信号は、そのスピード、信号の種類に制約があり、ノイズも発生する。特に、双方向通信とはいっても、データバスでのパラレル信号については使用できず、ＬＶＤＳと逆向きの通信を実施する場合は、あくまで補助的な信号を通信する場合に限られる。
【００１０】
そこで、本発明は、データバスで通信されるパラレル信号に対して、シリアルに変換しＬＶＤＳによる双方向伝送を行うことで、低ノイズの長距離伝送を実現することを目的とする。
【課題を解決するための手段】
【００１１】
かかる目的を達成するために、請求項１記載の発明は、双方向の信号伝送を行う信号伝送装置であって、複数の信号線に接続され、シリアル信号を差動信号に変換し前記差動信号を送信する差動信号送信手段と、前記複数の信号線と同一の信号線に接続され、差動信号を受信し前記差動信号をシリアル信号に変換する差動信号受信手段と、パラレル信号からシリアル信号への変換及びシリアル信号からパラレル信号への変換を行うパラレルシリアル信号変換手段とを備え、信号の伝送方向を制御する伝送方向制御手段により、信号送信及び信号受信について機能の切替えが可能であることを特徴とする。
【００１２】
本請求項記載の発明は、差動信号送信手段、差動信号受信手段及びパラレルシリアル変換手段を備える双方向の信号伝送を行う信号伝送装置である。差動信号（ＬＶＤＳ信号）を用いて双方向伝送を行うには、信号伝送装置の有する各手段を制御して、信号送信あるいは信号受信の機能を持たせる必要があり、本請求項の発明では伝送方向制御手段により信号送受信の機能の切替えを行う。機能の切替えは、例えば伝送方向制御手段が発信する制御信号を各手段、すなわち差動信号送信手段、差動信号受信手段、パラレルシリアル変換手段に入力し、制御信号のレベルで制御してもよい。パラレルシリアル変換手段によりデータバスのパラレル信号をＬＶＤＳ伝送することができ、伝送方向制御手段によりＬＶＤＳ信号を用いた双方向伝送が可能となる。
【００１３】
また、請求項２記載の発明は、請求項１に記載の信号伝送装置において、前記パラレルシリアル信号変換手段は、パラレル信号からシリアル信号へ変換して前記シリアル信号を前記差動信号送信手段へ送出する第１パラレルシリアル信号変換手段と、前記差動信号受信手段からシリアル信号を受けて前記シリアル信号からパラレル信号へ変換する第２パラレルシリアル信号変換手段とを有することを特徴とする。
【００１４】
また、請求項３記載の発明は、請求項２に記載の信号伝送装置において、前記信号送信は、前記第１パラレルシリアル信号変換手段及び前記差動信号送信手段により行われることを特徴とする。
【００１５】
また、請求項４記載の発明は、請求項２又は３に記載の信号伝送装置において、前記信号受信は、前記第２パラレルシリアル信号変換手段及び前記差動信号受信手段により行われることを特徴とする。
【００１６】
また、請求項５記載の発明は、請求項４に記載の信号伝送装置において、前記機能の切替えは、前記伝送方向制御手段が発する制御信号により行われることを特徴とする。
【００１７】
また、請求項６記載の発明は、請求項５に記載の信号伝送装置において、前記制御信号は、前記信号送信の機能へ切り替える場合は、前記第１パラレルシリアル信号変換手段及び前記差動信号送信手段のみを作動させる信号であり、前記信号受信の機能へ切り替える場合は、前記第２パラレルシリアル信号変換手段及び前記差動信号受信手段のみを作動させる信号であることを特徴とする。
【００１８】
また、請求項７記載の発明は、請求項５又は６に記載の信号伝送装置において、前記制御信号により、前記機能の切替えを行わずに前記信号発信又は前記信号受信のどちらかの機能に固定できることを特徴とする。
【００１９】
また、請求項８記載の発明は、請求項７に記載の信号伝送装置において、前記差動信号送信手段と、前記差動信号受信手段と、前記第１パラレルシリアル信号変換手段と、第２パラレルシリアル信号変換手段とからなるＬＶＤＳ機能ブロックを複数個有することを特徴とする。
【００２０】
また、請求項９記載の発明は、請求項８に記載の信号伝送装置において、前記ＬＶＤＳ機能ブロックは、前記制御信号により、前記信号送信又は前記信号受信のどちらかの機能に固定されることを特徴とする。
【００２１】
また、請求項１０記載の発明は、請求項１から９のいずれか１項に記載の信号伝送装置を有することを特徴とする画像形成装置である。
【発明の効果】
【００２２】
本発明は、データバスで通信されるパラレル信号に対して、シリアルに変換しＬＶＤＳによる双方向伝送を行うことで、低ノイズの長距離伝送が実現される。
【発明を実施するための最良の形態】
【００２３】
まず、図を参照しながら、本発明の実施形態における信号伝送装置について説明する。
【００２４】
＜実施形態１＞
図１は、本発明の第１の実施形態の信号伝送装置の概略構成を示した図である。本実施形態の信号伝送装置は、ＬＶＤＳドライバ１、ＬＶＤＳレシーバ２、パラレル／シリアル変換部３、シリアル／パラレル変換部４、終端抵抗５、ＰＬＬ（Phase Locked Loop）６及びクロック生成部７から構成される。
【００２５】
ＬＶＤＳドライバ１は、２本の信号線と接続されＬＶＤＳＩ／Ｆ（Interface）１１を介して、パラレル／シリアル変換部３で変換され入力されたシリアル信号をＬＶＤＳ信号として出力し、信号伝送を行う。ＬＶＤＳレシーバ２は、２本の信号線を介して入力したＬＶＤＳ信号をシリアル信号としてシリアル／パラレル変換部４へ出力し、信号伝送を行う。
【００２６】
パラレル／シリアル変換部３は、データバスから伝送されてきたパラレル信号をシリアル信号に変換し、ＬＶＤＳドライバ１へ出力する。つまり、双方向データ８として伝送されたパラレルデータをレジスタ（不図示）に一旦シフトし、このレジスタの先頭ビットから順にデータを送り出すことで、パラレル／シリアル変換を行う。シリアル／パラレル変換部４は、ＬＶＤＳレシーバ２から入力したシリアル信号をパラレル信号に変換し、データバスへ出力する。入力されたシリアルデータをパラレルデータに変換するのも上記の同様で、順に送られてきたデータを先頭からレジスタにストックし、全てのデータが蓄積されたらポート出力用のレジスタ（不図示）に移すことにより、シリアル／パラレル変換を行う。
【００２７】
終端抵抗５は、ＬＶＤＳレシーバ２で終端処理を行う必要があるため設けられたものである。クロック生成部７は、同期に必要なクロックを生成し、ＰＬＬ６は、入力信号や基準周波数と出力信号との周波数を一致させる回路で、生成されたクロックを逓倍させる。
【００２８】
ＬＶＤＳによる双方向通信を実現するための内部回路の動作について説明する。送信されるデータは、パラレル／シリアル変換部３にまず入力される。このパラレル／シリアル変換部３は、ＰＬＬ６で逓倍されたクロックに従って、シリアルデータ転送を行うためのレジスタへシフトする。シフトされたデータは、ＬＶＤＳドライバ１へ入力され、ＬＶＤＳ信号として出力される。
【００２９】
他方、ＬＶＤＳ信号を受信する場合は上記説明の逆で、ＬＶＤＳ信号として伝送されてきた信号をＬＶＤＳレシーバ２で受け、その信号をシリアル／パラレル変換部４へ入力する。そして、シリアル／パラレル変換部４は、ＰＬＬ６で逓倍されたクロックに従い、パラレルデータを行うためのレジスタへシフトし、シフトされたデータをパラレルデータとしてデータバスへ出力する。
【００３０】
それぞれの素子には、ドライバ／レシーバの切替えのためのドライバ／レシーバコントロール信号９が入力されており、例えば、そのコントロール信号がＨ（High）であれば入力部がアクティブに、Ｌ（Low）であれば出力部がアクティブになるといった制御を実施している。なお、後述するが、本実施形態では、信号送信の機能を有する機能単位としてパラレル／シリアル変換部３及びＬＶＤＳドライバ１を、信号受信の機能を有する機能単位としてシリアル／パラレル変換部４及びＬＶＤＳレシーバ２を備えており、上記の例では、入力部はシリアル／パラレル変換部４及びＬＶＤＳレシーバ２、出力部はパラレル／シリアル変換部３及びＬＶＤＳドライバ１を示している。
【００３１】
ドライバ／レシーバコントロール信号９は、信号の伝送方向を制御するための信号で、ＣＰＵ内のコントロール信号発信部（不図示）から発信される。また、先に述べたように、機能単位として、データ送信方向では、パラレル／シリアル変換部３とＬＶＤＳドライバ１を有しており、逆にデータ受信方向では、シリアル／パラレル変換部４とＬＶＤＳレシーバ２を具備しているので、この機能を信号の伝送方向によって切り替える必要があり、そのイネーブル信号としてドライバ／レシーバコントロール信号９を使用する。
【００３２】
双方向伝送でデータ送信となる場合は、ＣＰＵから受信側の装置へ送信要求のリード信号を発信した後、別信号として、ポートからレベルがＬのドライバ／レシーバコントロール信号９が発信され、パラレル／シリアル変換部３及びＬＶＤＳドライバ１に入力されて信号の伝送が行われる。
【００３３】
双方向伝送でデータ受信となる場合は、ＣＰＵから発信側の装置へ受信要求のリード信号を発信した後、別信号として、ポートからレベルがＨのドライバ／レシーバコントロール信号９が発信され、シリアル／パラレル変換部４及びＬＶＤＳレシーバ２に入力され、ＬＶＤＳレシーバ２よりデータ受信を行う。
【００３４】
単方向伝送でデータ発信の方向で固定する場合は、ＣＰＵから受信側の装置へ発信要求のリード信号を発信した後、別信号として、ポートからレベルがＬのドライバ／レシーバコントロール信号９が常に発信され、出力部、すなわちパラレル／シリアル変換部３及びＬＶＤＳドライバ１をアクティブにすることでデータ送信を行う。また、データ受信の方向で固定する場合は、ポートからレベルがＨのドライバ／レシーバコントロール信号９が常に発信され、入力部、すなわちシリアル／パラレル変換部４及びＬＶＤＳレシーバ２をアクティブにすることでデータ受信を行う。
【００３５】
なお、ドライバ／レシーバコントロール信号９は、上述したようにデータ通信開始時に別信号としてポートから出力するほか、ＣＰＵバス制御で使用するリード／ライト等の制御信号を利用してもよい。
【００３６】
＜実施形態２＞
図２は、本発明の第２の実施形態の信号伝送装置の概略構成を示した図である。本実施形態では、実施形態１の信号伝送装置におけるＬＶＤＳドライバ１、ＬＶＤＳレシーバ２、パラレル／シリアル変換部３及びシリアル／パラレル変換部４からなるＬＶＤＳ送受信の機能ブロック（以下、ＬＶＤＳ機能ブロックという）を複数個有する構成となっており、複数のＬＶＤＳ機能ブロックが１つのパッケージに収められている。
【００３７】
本実施形態の信号伝送装置２０は、機能ブロックＡ２１、機能ブロックＢ２２、機能ブロックＣ２３を備えており、ＣＰＵ２４とバスを介して接続されている。機能ブロックＡ２１はアドレスバス２５と接続され、アクセス対象となるリソースを指定するためのアドレス情報の伝送が行われる。機能ブロックＢ２２は、ＣＰＵバスの制御信号２６（リード、ライト、チップセレクト等）が入力される。機能ブロックＣ２３はデータバス２７と接続され、デバイス同士でやり取りするデータの伝送が行われる。
【００３８】
アドレスバス２５によるアドレス情報や制御信号２６は単方向伝送であり、ＣＰＵ２４から機能ブロックＡ２１あるいは機能ブロックＢ２２へ伝送される。その場合、ドライバ／レシーバコントロール信号９により、信号送信の機能に固定する制御が行われる。つまり、上述した例で、機能ブロックＡ２１へは、レベルＬのドライバ／レシーバコントロール信号９が常に発信され、出力部（パラレル／シリアル変換部３及びＬＶＤＳドライバ１）がアクティブになり、信号送信が実施される。機能ブロックＢ２２についても同様である。
【００３９】
一方、データバス２７によるデータは双方向伝送であり、ＣＰＵ２４から機能ブロックＣ２３あるいは機能ブロックＣ２３からＣＰＵ２４へデータが伝送される。その場合も機能ブロックＡ２１及び機能ブロックＢ２２と同様に、ドライバ／レシーバコントロール信号９によりデータ送信あるいはデータ受信のいずれかの機能で伝送するか、すなわち信号伝送方向を切り替える制御が行われる。例えば、レベルＨのコントロール信号が入力されたときには入力部、レベルＬのコントロール信号が入力されたときには出力部がアクティブになり、データ伝送が行われる。
【００４０】
上述したように、単方向伝送とするか双方向伝送とするかといった伝送方式について、ＬＶＤＳ機能ブロックごとに選択し固定できるようにすることにより、ＣＰＵバスを制御することが可能となる。また、複数のＬＶＤＳ機能ブロックを１パッケージに収めることで、省スペース化及びコストダウンを図ることが可能である。
【００４１】
＜実施形態３＞
次に、本発明の実施形態における画像形成装置について、図を参照しながら説明する。当該画像形成装置は実施形態１あるいは実施形態２の信号伝送装置を搭載したものである。
【００４２】
図３は、本実施形態の画像形成装置の概略構成を示した図である。画像形成装置は、ＡＤＦ１００と、給紙ユニット１１０と、読取りユニット１２０と、書込みユニット１３０と、感光体１４０と、現像ユニット１５０と、搬送ベルト１６０と、定着ユニット１７０と、排紙ユニット１８０と、フィニッシャ１９０とから構成される。
【００４３】
ＡＤＦ１００は、配送ローラ、配送ベルト、原稿セット検知部等を備え、操作キーを押下することで、一番上の原稿から自動送りする。また、給紙ユニット１１０は、給紙トレイ、給紙装置等を備え、トレイに積載された記録紙を給紙装置により給紙し、感光体１４０に当接する位置まで搬送する。
【００４４】
読取りユニット１２０は、原稿を載置するコンタクトガラス１２７及び光学走査系からなり、光学走査系は、露光ランプ１２１、第１ミラー１２２、レンズ１２３、ＣＣＤイメージセンサ１２４、第２ミラー１２５及び第３ミラー１２６から構成される。露光ランプ１２１及び第１ミラー１２２は第１キャリッジ上に固定され、第２ミラー１２５及び第３ミラー１２６は、第２キャリッジ上に固定される。
【００４５】
原稿像を読み取る際には、光路長が変わらないように、第１キャリッジと第２キャリッジとが２対１の相対速度で機械的に走査される。この光学走査系は、スキャナ駆動モータにより駆動する。原稿像は、ＣＣＤイメージセンサ１２４によって読み取られ、後述する画像処理ユニットにて電気信号に変換され各種画像処理がなされる。また、レンズ１２３及びＣＣＤイメージセンサ１２４を図３の左右方向に移動させることで、画像倍率が変化する。言い換えれば、指定された倍率に対応してレンズ１２３及びＣＣＤイメージセンサ１２４の左右方向の位置が設定される。
【００４６】
なお、原稿読取りの方法としては、上記ＣＣＤイメージセンサによるほか、密着センサ等を使用して原稿を搬送させながら原稿を読み取る方式を用いてもよい。
【００４７】
書込みユニット１３０は、レーザ出力ユニット１３１と、結像レンズ１３２と、ミラー１３３とから構成される。レーザ出力ユニット１３１の内部には、レーザ光源であるレーザダイオードと、モータによって高速で定速回転する回転多面鏡（ポリゴンミラー）が搭載されている。また、レーザ出力ユニット１３１より照射されるレーザ光は、ポリゴンミラーで偏光され、結像レンズ１３２を通り、ミラー１３３で折り返され、感光体１４０面上に集光結像する。
【００４８】
上記レーザ光は、感光体１４０が回転する方向と直行する方向（主走査方向）に露光走査され、後述する画像処理ユニット内のセレクタにより出力されたライン単位の記録を行う。感光体１４０の回転速度と記録密度に対応した所定の周期で主走査方向への書込みを繰り返すことによって感光体１４０上に静電潜像が形成される。なお、感光体１４０の一端近傍のレーザビームが照射される位置には、主走査同期信号を発生するビームセンサが配置される。この主走査同期信号に基づいて、主走査方向の画像記録開始タイミングの制御、画像信号の入出力を行うための制御信号の生成を行う。
【００４９】
感光体１４０は、書込みユニット１３０によって書き込まれた静電潜像を担持する。現像ユニット１５０は、感光体１４０により担持された静電潜像をトナー像として現像する。搬送ベルト１６０は、現像ユニット１５０により現像されたトナー像を記録紙に転写し定着ユニット１７０へ搬送する。定着ユニット１７０は、搬送ベルト１６０により転写された記録紙上のトナー像を熱定着する。
【００５０】
排紙ユニット１８０は、定着ユニット１７０により熱定着された記録紙をフィニッシャ１９０へ排出する。また、フィニッシャ１９０は、排紙トレイ、ステープル台、排紙ローラ等を備え、記録紙の後処理を行う。
【００５１】
図４は、本実施形態の画像形成装置の画像処理ユニットの内部構成を示したブロック図である。画像処理ユニットでは、読取りユニット１２０で読み取られた画像に各種画像処理を行う。
【００５２】
まず、露光ランプ１２１から照射された光の反射光をＣＣＤイメージセンサ１２４で受光し、光電変換を行う。次に、Ａ／Ｄコンバータ２０１は、光電変換したアナログ画像データをデジタル画像データに変換する。次に、シェーディング補正部２０２は、Ａ／Ｄコンバータ２０１で変換されたデジタル画像データに対しシェーディング補正を行う。次に、ＭＴＦ補正部・γ補正部２０３は、シェーディング補正を行った画像データに対しＭＴＦ補正、γ補正等を施す。次に、変倍処理部２０４は、画像データに対し変倍処理を行い、変倍率に合わせ画像データを拡大縮小し、セレクタ２０５に出力する。次に、セレクタ２０５は、書込みγ補正部２０６あるいは画像メモリコントローラ２１０を出力先として選択し、画像データを出力する。そして、書込みγ補正部２０６は、画像データにγ補正を行い、書込みユニット１３０に出力する。
【００５３】
なお、画像メモリコントローラ２１０とセレクタ２０５との間は、双方向に画像信号を入出力可能な構成となっている。また、画像処理ユニットは、読取りユニット１２０から入力される画像データ以外にも、Ｉ／Ｏポート２８０を介して外部から供給される画像データ（例えば、パーソナルコンピュータ等のデータ処理装置から出力されるデータ）も処理することが可能となるように、複数のデータの入出力を選択実行することができる機能を有する。
【００５４】
また、画像処理ユニットは、画像メモリコントローラ２１０の設定や読取りユニット１２０、書込みユニット１３０の制御を行うＣＰＵ２２０と、ＣＰＵ２２０により制御されるプログラムやデータを格納するＲＯＭ２３０と、ＲＡＭ２４０とを有する。
【００５５】
ＣＰＵ２２０は、画像メモリコントローラ２１０を介して、画像メモリ２５０のデータの書込み処理や、読出し処理を行う。画像メモリコントローラ２１０に送られた画像データは、画像メモリコントローラ２１０内にある画像圧縮装置で圧縮され、画像メモリ２５０に送られる。
【００５６】
また、画像メモリ２５０に記憶された画像データは、ＣＰＵ２２０からアクセス可能な構成となっている。これにより画像メモリ２５０に記憶された画像データを加工することができ、例えば画像データの間引き処理、画像データの切り出し処理等を行うことが可能となる。なお、画像メモリ２５０に記憶された画像データは画像メモリコントローラ２１０内のレジスタにデータを書き込むことで加工され、その加工された画像データは再度画像メモリ２５０に記憶される。
【００５７】
例えば実施形態２の信号伝送装置を画像形成装置に搭載することで、図４におけるデータバスを介したアドレス情報や画像データの伝送に際して、伝送対象に応じて単方向ＬＶＤＳ伝送とするか双方向ＬＶＤＳ伝送とするかを選択し、制御によりデータ伝送を行うことができる。
【００５８】
図５は、本実施形態の画像形成装置の画像処理ユニット内の画像メモリコントローラ２１０及び画像メモリ２５０の内部構成を示したブロック図である。
【００５９】
画像メモリ２５０に画像データの入力を行う際には、まず、入力データセレクタ２１１において複数のデータの内から画像メモリ２５０の１次記憶装置２５１への書込みを行う画像データの選択がなされる。ここで、入力データセレクタ２１１によって選択された画像データは、画像合成部２１２に供給され、既に画像メモリ２５０に保存されているデータと合成される。
【００６０】
画像合成部２１２によって処理された画像データは、１次圧縮／伸長部２１３によりデータ圧縮される。この圧縮された画像データは、１次記憶装置２５１に書き込まれる。１次記憶装置２５１に書き込まれた画像データは、必要に応じて２次圧縮／伸長部２１５でさらに圧縮され、２次記憶装置２５２に保存される。
【００６１】
画像メモリ２５０から画像データの出力を行う際、画像が１次記憶装置２５１に格納されている場合は、１次圧縮／伸長部２１３において１次記憶装置２５１の画像データの伸長を行う。伸長後のデータ、あるいは伸長後のデータと入力データとの画像合成を行った後のデータを出力データセレクタ２１４で選択し出力する。他方、出力対象となる画像が１次記憶装置２５１に格納されていない場合には、２次記憶装置２５２に格納されている出力対象画像データを２次圧縮／伸長部２１５で伸長する。そして、伸長されたデータを１次記憶装置２５１に書き込んでから画像出力動作を行う。
【００６２】
なお、上述する実施形態は、本発明の好適な実施形態であり、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
【００６３】
上記の実施形態によれば、双方向のパラレル信号をシリアルに変換してＬＶＤＳで信号を伝送するので、データバス等の信号線の多いパラレル信号を長距離伝送しても、低ノイズで信頼性の高い通信が可能となる。
【００６４】
また、上記の実施形態によれば、双方向のパラレル信号をシリアルに変換してＬＶＤＳで信号を伝送するので、パラレル信号をシリアルにすることで、ハーネス線数を少なくすることができる。
【００６５】
また、上記の実施形態によれば、双方向のパラレル信号をシリアルに変換してＬＶＤＳで信号を伝送するので、パラレル信号の双方向通信を機能ブロックとしてパッケージ化することが可能となり、低コスト化が実現され、また実装面積を小さくできる。
【００６６】
また、上記の実施形態によれば、双方向伝送による機能以外に、単方向伝送の機能を選択し固定することで、ＣＰＵバス等の既存のバスによる接続を可能にし、また、１パッケージに収めることで、省スペース及びコストダウンを図ることができる。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施形態に係る信号伝送装置の概略構成図である。
【図２】本発明の実施形態に係る信号伝送装置の概略構成図である。
【図３】本発明の実施形態に係る画像形成装置の概略構成図である。
【図４】本発明の実施形態に係る画像形成装置の画像処理ユニットの内部構成を示したブロック図である。
【図５】本発明の実施形態に係る画像形成装置の画像処理ユニット内の画像メモリコントローラ及び画像メモリの内部構成を示したブロック図である。
【図６】従来の信号伝送装置の概略構成図である。
【図７】従来の信号伝送装置の概略構成図である。
【符号の説明】
【００６８】
１    ＬＶＤＳドライバ
２    ＬＶＤＳレシーバ
３    パラレル／シリアル変換部
４    シリアル／パラレル変換部
５    終端抵抗
６    ＰＬＬ
７    クロック生成部
８    双方向データ
９    ドライバ／レシーバコントロール信号
１０    信号線
１１    ＬＶＤＳＩ／Ｆ
２０    信号伝送装置
２１    機能ブロックＡ
２２    機能ブロックＢ
２３    機能ブロックＣ
２４    ＣＰＵ
２５    アドレスバス
２６    制御信号
２７    データバス
【図１】
2007221600.tif 000003
【図２】
2007221600.tif 000004
【図３】
2007221600.tif 000005
【図４】
2007221600.tif 000006
【図５】
2007221600.tif 000007
【図６】
2007221600.tif 000008
【図７】
2007221600.tif 000009