(57)【要約】【課題】  複数の表示色間に必要な電圧範囲に大きな違いがあっても、階調数を減少させることなく十分な階調再現特性を実現することのできる表示信号処理装置および液晶表示装置を提供する。【解決手段】  所定数の階調基準電圧を発生する階調基準電圧発生回路（７）と、前記階調基準電圧発生回路から得られる所定数の階調基準電圧を選択的に用いて複数の表示色の表示信号を画素電圧に変換する信号変換回路（２３）とを備え、前記階調基準電圧発生回路は、前記複数の表示色のそれぞれに対して前記画素電圧の最大振幅を独立に設定する設定部（３１、３２）を有する表示信号処理装置である。【選択図】      図３
2007192908.tif 000002
【特許請求の範囲】
【請求項１】
所定数の階調基準電圧を発生する階調基準電圧発生回路と、前記階調基準電圧発生回路から得られる所定数の階調基準電圧を選択的に用いて複数の表示色の表示信号を画素電圧に変換する信号変換回路とを備え、
前記階調基準電圧発生回路は、前記複数の表示色のそれぞれに対して前記画素電圧の最大振幅を独立に設定する設定部を有することを特徴とする表示信号処理装置。
【請求項２】
前記設定部は、黒電圧として複数の表示色用に可変される第１電源電圧を設定する黒電圧制御部、白電圧として複数の表示色用に可変される第２電源電圧を設定する白電圧制御部、および第１および第２電源電圧の差電圧を所定数の階調基準電圧に分圧するように前記黒電圧制御部および前記白電圧制御部に接続されるラダー抵抗を含むことを特徴とする請求項１に記載の表示信号処理装置。
【請求項３】
白電圧制御部及び黒電圧制御部は、前記複数の表示色の表示信号のそれぞれに対して黒電圧および白電圧を調整する調整部材を含むことを特徴とする請求項２に記載の表示信号処理装置。
【請求項４】
液晶表示パネルと、所定数の階調基準電圧を発生する階調基準電圧発生回路と、前記階調基準電圧発生回路から得られる所定数の階調基準電圧を選択的に用いて複数表示色の表示信号を画素電圧に変換する信号変換回路とを備え、
前記階調基準電圧発生回路は、前記複数の表示色のそれぞれに対して前記画素電圧の最大振幅を独立に設定する設定部を有することを特徴とする液晶表示装置。
【請求項５】
前記液晶表示パネルは、複数の画素が前記複数色に割り当てられ画素電圧を印加するために表示色単位に選択される構成であることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記液晶表示パネルは、複数の画素が前記複数色の光源光の切換に伴って画素電圧を印加するために選択される構成であることを特徴とする請求項４に記載の液晶表示装置。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＯＣＢ（Optically Compensated Birefringence）モードの液晶パネルを駆動する場合において表示信号を画素電圧に変換する表示信号処理装置および液晶表示装置に関する。
【背景技術】
【０００２】
近年、液晶テレビや携帯電話などの分野では、動画表示に必要とされる高速な液晶応答性を有するＯＣＢモードの液晶表示パネルが注目されている。
【０００３】
ＯＣＢモードの液晶表示パネルは、一般に複数の画素電極が配向膜で覆われてマトリクス状に配置されるアレイ基板、対向電極が配向膜で覆われて複数の画素電極に対向するように配置される対向基板、および各配向膜に隣接してアレイ基板および対向基板間に挟持される液晶層を含み、さらに一対の偏光板を光学位相差板を介してアレイ基板および対向基板に貼り付けた構造を有する。  
アレイ基板はマトリクス状に配置される複数の画素電極を有し、対向基板はこれら画素電極に対向する共通電極を有する。画素電極および共通電極はこれら電極間に配置される液晶層の画素領域と共に液晶画素を構成し、画素領域内の液晶分子配列を画素電極および共通電極間の電界によって制御する。
【０００４】
この液晶表示パネルに表示動作を行わせる場合、全液晶画素に対するデジタル表示信号が階調基準電圧発生回路から発生される所定数の階調基準電圧を選択的に用いてアナログ画素電圧に変換され、これら液晶画素に出力される。画素電圧は共通電極の電位を基準にして画素電極に印加される電圧であり、液晶分子の偏在化による液晶表示パネルの劣化を避けるため共通電極の電位に対して周期的に極性反転される。  
従来の階調基準電圧発生回路は、例えば複数の抵抗を直列に接続したラダー抵抗からなり、このラダー抵抗の両端間に印加される電源電圧を所定数の階調基準電圧に分圧する（例えば、特許文献１を参照）。
【０００５】
ところで、カラー画像を表示する場合、ホワイトバランスを損なわないように赤（Ｒ）、緑（Ｇ）、青（Ｂ）等の表示色毎にガンマ補正を行うことが一般的である。  
そこで、特許文献１では階調基準電圧発生回路がガンマ補正をかねて表示信号を画素電圧に変換するために表示色毎に独立な所定数の階調基準電圧を発生するように構成されている。  
また、ガンマ補正を表示色毎のデジタル表示信号に対して行うことも可能である。
【特許文献１】特開２００３−２２８３３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ガンマ補正は表示色毎のデジタル表示信号に対して行うことも可能であるが、特定の色の電圧範囲を基準とし、この電圧範囲の一部を他の色の電圧範囲に割り当てるため、他の色の階調数が減少してしまうという課題がある。従来のＴＮ（Twisted Nematic）液晶では、Ｒ・Ｇ・Ｂの表示色間における黒電圧の差は小さい。しかし、ＯＣＢ液晶を用いた場合ではこれらＲ・Ｇ・Ｂの表示色間における黒（最小階調）電圧の差が大きいため、上述の階調数の低下が問題となる。
【０００７】
この階調数の減少の問題は、上述のケースに限定したものではない。今後、動画表示における特性向上のため、黒挿入駆動における黒挿入率を可変とする提案がなされている。この黒挿入駆動は、黒電圧を画素電圧として周期的にかつ表示信号に対応する画素電圧と交互に液晶電極に印加する方式である。このため、黒挿入率を可変とすることにより、画像の輝度が変化する。そこで、輝度変化を起こさないように白（最大階調）電圧を調整するが、この調整を行う際にも階調数の低下を生じさせないような対応が必要である。
【０００８】
本発明はこのような問題点に鑑みてなされたものであり、複数の表示色間に必要な電圧範囲に大きな違いがあっても、階調数を減少させることなく十分な階調再現特性を実現することのできる表示信号処理装置および液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するための本発明は、所定数の階調基準電圧を発生する階調基準電圧発生回路と、前記階調基準電圧発生回路から得られる所定数の階調基準電圧を選択的に用いて複数の表示色の表示信号を画素電圧に変換する信号変換回路とを備え、前記階調基準電圧発生回路は、前記複数の表示色のそれぞれに対して前記画素電圧の最大振幅を独立に設定する設定部を有する表示信号処理装置である。
【００１０】
また本発明は、液晶表示パネルと、所定数の階調基準電圧を発生する階調基準電圧発生回路と、前記階調基準電圧発生回路から得られる所定数の階調基準電圧を選択的に用いて複数表示色の表示信号を画素電圧に変換する信号変換回路とを備え、前記階調基準電圧発生回路は、前記複数の表示色のそれぞれに対して前記画素電圧の最大振幅を独立に設定する設定部を有することを特徴とする液晶表示装置である。
【発明の効果】
【００１１】
この表示信号処理装置および液晶表示装置の構成によれば、複数の表示色間に必要な電圧範囲に大きな違いがあっても、階調数を減少させることなく十分な階調再現特性を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の一実施形態に係る液晶表示装置について添付図面を参照して説明する。
【００１３】
図１は、この液晶表示装置１の回路構成を概略的に示す図である。  
液晶表示装置１は、複数のＯＣＢ液晶画素ＰＸを有するＯＣＢモードの液晶表示パネルＤＰ、および液晶表示パネルＤＰを制御する制御ユニットＣＮＴを備える。液晶表示パネルＤＰはアレイ基板２および対向基板３間に液晶層４を挟持した構造である。
【００１４】
アレイ基板２は、複数の画素電極ＰＥ、複数のゲート線Ｙ（Ｙ１〜Ｙｍ）、複数のソース線Ｘ（Ｘ１〜Ｘｎ）、画素スイッチング素子Ｗ、ゲートドライバ１０、およびソースドライバ２０を有する。  
画素電極ＰＥは、例えばガラス等の透明絶縁基板上にマトリクス状に配置される。ゲート線Ｙ（Ｙ１〜Ｙｍ）は、複数の画素電極ＰＥの行に沿って配置される。ソース線Ｘ（Ｘ１〜Ｘｎ）は、複数の画素電極ＰＥの列に沿って配置される。画素スイッチング素子Ｗは、これらゲート線Ｙおよびソース線Ｘの交差位置近傍に配置される。ゲートドライバ１０は、複数のゲート線Ｙを順次駆動する。ソースドライバ２０は、各ゲート線Ｙが駆動される間に複数のソース線Ｘを駆動する。
【００１５】
各画素スイッチング素子Ｗは、例えばポリシリコン薄膜トランジスタからなる。この場合、薄膜トランジスタのゲートが１本のゲート線Ｙに接続され、ソースおよびドレインパスが１本のソース線Ｘおよび１個の画素電極ＰＥ間にそれぞれ接続される。  
尚、ゲートドライバ１０は画素スイッチング素子Ｗと同一工程で同時に形成されるポリシリコン薄膜トランジスタを用いて構成される。また、ソースドライバ２０はＣＯＧ（Chip On Glass）技術によりアレイ基板２にマウントされた集積回路（ＩＣ）チップである。
【００１６】
対向基板３は、例えばガラス等の透明絶縁基板上に配置されるカラーフィルタ（図示せず）、および複数の画素電極ＰＥに対向してカラーフィルタ上に配置される共通電極ＣＥ等を含む。  
各画素電極ＰＥおよび共通電極ＣＥは例えばＩＴＯ等の透明電極材料からなり、画素電極ＰＥおよび共通電極ＣＥ間に配置される。画素電極ＰＥおよび共通電極ＣＥからの電界に対応して液晶層３の液晶分子配列が制御される。画素電極ＰＥ、共通電極ＣＥ及び液晶層３の画素領域が、ＯＣＢ液晶画素ＰＸを構成する。また、全ての画素ＰＸは補助容量Ｃｓを有する。これら補助容量Ｃｓはアレイ基板２側において複数行の画素電極ＰＥにそれぞれ容量結合した複数の補助容量線を共通電極ＣＥに電気的に接続することにより得られる。
【００１７】
制御ユニットＣＮＴは、コントローラ５、コモン電圧発生回路６、階調基準電圧発生回路７を含む。  
コントローラ５は、外部から供給されるデジタル映像信号VIDEOを画像として液晶表示パネルＤＰに表示させるためにコモン電圧発生回路６、階調基準電圧発生回路７、ゲートドライバ１０、ソースドライバ２０を制御する。  
コモン電圧発生回路６は、対向基板３上の共通電極ＣＥに対してコモン電圧Ｖcomを発生する。階調基準電圧発生回路７は複数の階調基準電圧VREFを発生する。階調基準電圧VREFは、映像信号VIDEOから各画素ＰＸに対して得られる、例えば８ビットの表示信号DATAを画素電圧に変換するために用いられる。ここで、画素電圧は共通電極ＣＥの電位を基準として画素電極ＰＥに印加される電圧である。
【００１８】
コントローラ５は、制御信号ＣＴＹおよび、制御信号ＣＴＸ等を発生する。  
制御信号ＣＴＹは、コントローラ５からゲートドライバ１０に供給され、１垂直走査期間毎に順次複数のゲート線Ｙを選択するための信号である。ゲートドライバ１０は制御信号ＣＴＹの制御により複数のゲート線Ｙを順次選択し、画素スイッチング素子Ｗを導通させる走査信号を選択ゲート線Ｙに供給する。制御信号ＣＴＹは１垂直走査期間（１Ｖ）毎に発生されるパルスである垂直スタート信号ＳＴＶ、および１垂直走査期間においてゲート線数分発生されるパルスである垂直クロック信号ＣＫＶを含む。  
制御信号ＣＴＸはコントローラ５からソースドライバ２０に供給され、１水平走査期間（１Ｈ）毎に映像信号VIDEOに含まれる１行（ライン）分の画素ＰＸに対する表示信号DATAを複数のソース線Ｘにそれぞれ割り当てる。制御信号ＣＴＸは水平スタート信号ＳＴＨ、水平クロック信号ＣＫＨ、ストローブ信号ＳＴＢ、および極性信号ＰＯＬを含んでいる。  
水平スタート信号ＳＴＨは、１水平走査期間（１Ｈ）毎に発生されるパルスである。水平クロック信号ＣＫＨは、各水平走査期間においてソース線数分発生されるパルスである。ストローブ信号ＳＴＢは、１水平走査期間（１Ｈ）毎にスタート信号ＳＴＨから所定時間遅れて発生されるパルスである。このストローブ信号ＳＴＢは、１ライン分の画素に対する表示信号DATAを並列的に画素電圧に変換してソース線Ｘ１〜Ｘｎに出力するために使用される。極性信号ＰＯＬは、１水平走査期間毎および１垂直走査期間毎に画素電圧の極性を反転させるための信号である。
【００１９】
図２は、ソースドライバ２０の構成を概略的に示す図である。  
ソースドライバ２０は、シフトレジスタ２１、サンプリング＆ロードラッチ２２、デジタルアナログ（Ｄ／Ａ）変換回路２３、および出力バッファ回路２４を含む。  
シフトレジスタ２１は、水平スタート信号ＳＴＨを水平クロック信号ＣＫＨに同期してシフトし、デジタル映像信号VIDEOを順次直並列変換するタイミングを制御する。サンプリング＆ロードラッチ２２は、シフトレジスタ２１の制御により１ライン分の画素ＰＸに対する表示信号DATAを順次ラッチし、並列的に出力する。デジタルアナログ（Ｄ／Ａ）変換回路２３は、表示信号DATAをアナログ形式の画素電圧に変換する。出力バッファ回路２４は、Ｄ／Ａ変換回路２３から得られるアナログ画素電圧をソース線Ｘ１〜Ｘｎに出力する。そして、Ｄ／Ａ変換回路２３は、階調基準電圧発生回路７から発生される複数の階調基準電圧VREFを参照するように構成される。
【００２０】
図３は、階調基準電圧発生回路７とＤ／Ａ変換回路２３との接続を示す図である。  
階調基準電圧発生回路７は、黒電圧制御部３１、白電圧制御部３２、およびラダー抵抗ＬＲを含む。  
黒電圧制御部３１は、黒電圧として複数の表示色用に可変される第１電源電圧を設定する。白電圧制御部３２は、白電圧として複数の表示色用に可変される第２電源電圧を設定する。ラダー抵抗ＬＲは、第１および第２電源電圧の差電圧を所定数の階調基準電圧Ｖｒｅｆ０〜Ｖｒｅｆ９に分圧するように黒電圧制御部３１および白電圧制御部３２に接続される。
【００２１】
ラダー抵抗ＬＲは、端子電圧Ｖｒｅｆ_ＡおよびＶｒｅｆ_Ｂ間において直列に接続された抵抗Ｒ０〜Ｒ８により構成される。第１電源電圧は分圧中心点に対して正極性黒電圧＋Ｖａおよび負極性黒電圧−Ｖａを得るために端子電圧Ｖｒｅｆ_ＡおよびＶｒｅｆ_Ｂがラダー抵抗ＬＲの両端に供給され、第２電源電圧は分圧中心点に対して正極性白電圧＋Ｖｂおよび負極性白電圧−Ｖｂを得るためにラダー抵抗ＬＲにおいて分圧の中心点を含む抵抗Ｒ４（＝ＥＶＲ２）の両端に発生する。
【００２２】
ソースドライバ２０のＤ／Ａ変換回路２３は、例えば図２および図３に示すように複数のＤ／Ａ変換部２３’および階調基準電圧発生回路７の電圧出力端間に接続される入力抵抗群ｒ０〜ｒ８で構成される。入力抵抗群ｒ０〜ｒ８は複数のＤ／Ａ変換部２３’に対して共通に設けられ、これら電圧出力端間電圧を分圧して得られる所定数の階調電圧を複数のＤ／Ａ変換部２３’に出力する。
【００２３】
各Ｄ／Ａ変換部２３’はサンプリング＆ロードラッチ２２から出力されるデジタル表示信号DATAに対応して所定数の階調電圧の１つを選択して、これをアナログ画素電圧として出力バッファ回路２４に出力する。出力バッファ回路２４は複数のＤ／Ａ変換部２３’からのアナログ画素電圧をそれぞれソース線Ｘ１，Ｘ２，Ｘ３，…に出力する複数のバッファアンプ２４’で構成される。
【００２４】
Ｄ／Ａ変換回路２３および出力バッファ回路２４は、信号変換回路を構成する。即ち、Ｄ／Ａ変換回路２３および出力バッファ回路２４は、入力抵抗群ｒ０〜ｒ８から得られる所定数の階調電圧を選択的に用いて１ライン分の表示信号DATAをそれぞれ画素電圧に変換し、これら画素電圧をソース線Ｘ１〜Ｘｎに出力する。
【００２５】
ソース線Ｘ１〜Ｘｎ上の画素電圧は走査信号によって駆動された１ライン分の画素スイッチング素子Ｗを介して対応する画素電極ＰＥにそれぞれ供給される。コモン電圧Ｖcomは画素電圧の出力タイミングに同期してコモン電圧発生回路６から共通電極ＣＥに出力される。ソースドライバ２０側では、各Ｄ／Ａ変換部２３’がコモン電圧Ｖcomに等しい分圧中心電圧に対して画素電圧を極性反転させる。
【００２６】
続いて、階調基準電圧発生回路７の黒電圧制御部３１と白電圧制御部３２の構成について説明する。
【００２７】
黒電圧制御部３１には、第１端子電圧設定部３１ａと第２端子電圧設定部３１ｂが設けられている。第１端子電圧設定部３１ａは、端子電圧Ｖｒｅｆ_Ａを生成して、ラダー抵抗ＬＲの一端に電圧を供給する。第２端子電圧設定部３１ｂは、端子電圧Ｖｒｅｆ_Ｂを生成して、ラダー抵抗ＬＲの他の一端に電圧を供給する。
【００２８】
第１端子電圧設定部３１ａでは、電源電圧ＡＶＤＤは、抵抗Ｒ１、Ｒ２及び可変抵抗ＥＶＲ１によって分圧される。分圧された電圧Ｖｉｎはオペアンプの入力電圧となる。ここでオペアンプは帰還増幅器として構成されているため、分圧された電圧Ｖｉｎが端子電圧Ｖｒｅｆ_Ａとして出力される。  
この構成によれば、可変抵抗ＥＶＲ１の抵抗値を増加させると、端子電圧Ｖｒｅｆ_Ａを増加させることができる。また可変抵抗ＥＶＲ１の抵抗値を減少させると、端子電圧Ｖｒｅｆ_Ａを減少させることができる。
【００２９】
第２端子電圧設定部３１ｂでは、電源電圧ＡＶＤＤは、抵抗Ｒによって分圧される。分圧された電圧ＡＶＤＤ／２はオペアンプの一端の入力電圧となる。また、オペアンプの他端には第１端子電圧設定部３１ａの出力電圧Ｖｉｎ（＝Ｖｒｅｆ_Ａ）が入力される。ここでオペアンプは反転増幅器として構成されているため、電圧（ＡＶＤＤ−Ｖｉｎ）が端子電圧Ｖｒｅｆ_Ｂとして出力される。  
この構成によれば、可変抵抗ＥＶＲ１の抵抗値を増加させると、端子電圧Ｖｒｅｆ_Ｂを減少させることができる。また可変抵抗ＥＶＲ１の抵抗値を減少させると、端子電圧Ｖｒｅｆ_Ｂを増加させることができる。
【００３０】
白電圧制御部３２は、可変抵抗ＥＶＲ２（＝Ｒ４）を操作する。可変抵抗ＥＶＲ２の抵抗値を変更することで、端子電圧Ｖｒｅｆ_Ａ、Ｖｒｅｆ_Ｂの差電圧の分圧比を変更することができる。即ち、可変抵抗ＥＶＲ２を操作することで、可変抵抗ＥＶＲ２の両端の階調基準電圧Ｖｒｅｆ４、Ｖｒｅｆ５を変更することができる。  
この構成によれば、可変抵抗ＥＶＲ２の抵抗値を増加させると、階調基準電圧Ｖｒｅｆ４を増加させることができ、階調基準電圧Ｖｒｅｆ５を減少させることができる。また可変抵抗ＥＶＲ２の抵抗値を減少させると、階調基準電圧Ｖｒｅｆ４を減少させることができ、階調基準電圧Ｖｒｅｆ５を増加させることができる。
【００３１】
次に、上述の階調基準電圧発生回路７をカラー表示に適用して階調数の減少を抑制する動作について説明する。なお、以下の説明する液晶表示装置は、カラー表示に対応したものとする。  
即ち、図１に示すアレイ基板２に配された液晶画素ＰＸは、行方向に隣接する３個で、一個のカラー表示画素（Ｒ，Ｇ，Ｂ）を構成する。そして、赤用の液晶画素ＰＸには、ソース線Ｘ１、Ｘ４、Ｘ７、・・・Ｘｎ−２が接続されて赤用ソース線ブロックを構成する。緑用の液晶画素ＰＸには、ソース線Ｘ２、Ｘ５、Ｘ８、・・・Ｘｎ−１が接続され緑用ソース線ブロックを構成する。青用の液晶画素ＰＸには、ソース線Ｘ３、Ｘ６、Ｘ９、・・・Ｘｎが接続され青用ソース線ブロックを構成する。  
また、コントローラ５には、この赤用ソース線ブロック、緑用ソース線ブロック、青用ソース線ブロックを選択する選択回路が設けられている。
【００３２】
図４は、階調数減少抑制動作の例を示すタイムチャートである。  
１水平走査期間（１Ｈ）は、赤映像期間、緑映像期間、青映像期間に３分割され、それぞれの映像期間において、コントローラ５からの指令に基づき、黒電圧制御部３１は可変抵抗ＥＶＲ１を変更し、白電圧制御部３２は可変抵抗ＥＶＲ２を変更して、所定の階調基準電圧を発生させる。
【００３３】
例えば、赤映像期間では、可変抵抗ＥＶＲ１を増加して可変抵抗ＥＶＲ２を減少する。この操作によって、黒電圧である端子電圧Ｖｒｅｆ_Ａは増加し、白電圧である階調基準電圧Ｖｒｅｆ４は減少する。また、この操作に対応して、極性の異なる黒電圧である端子電圧Ｖｒｅｆ_Ｂと、極性の異なる白電圧である階調基準電圧Ｖｒｅｆ５も同様に変更される。その結果、赤信号の特性に適応した階調基準が設定される。
【００３４】
緑映像期間では、可変抵抗ＥＶＲ１を減少して可変抵抗ＥＶＲ２を増加する。この操作によって、黒電圧である端子電圧Ｖｒｅｆ_Ａは減少し、白電圧である階調基準電圧Ｖｒｅｆ４は増加する。また、この操作に対応して、極性の異なる黒電圧である端子電圧Ｖｒｅｆ_Ｂと、極性の異なる白電圧である階調基準電圧Ｖｒｅｆ５も同様に変更される。その結果、緑信号の特性に適応した階調基準が設定される。
【００３５】
青映像期間では、可変抵抗ＥＶＲ１を更に減少して可変抵抗ＥＶＲ２を更に増加する。この操作によって、黒電圧である端子電圧Ｖｒｅｆ_Ａは減少し、白電圧である階調基準電圧Ｖｒｅｆ４は増加する。また、この操作に対応して、極性の異なる黒電圧である端子電圧Ｖｒｅｆ_Ｂと、極性の異なる白電圧である階調基準電圧Ｖｒｅｆ５も同様に変更される。その結果、青信号の特性に適応した階調基準が設定される。
【００３６】
そして、Ｄ／Ａ変換回路２３及び出力バッファ回路２４で構成される信号変換回路が、設定された階調電圧に基づいて各色毎の表示信号ＤＡＴＡを画素電圧に変換する。これら画素電圧は、選択回路が選択する対応する色のソース線に供給され、対応する色の画素電極ＰＥを介して、液晶画素ＰＸに作用する。
【００３７】
なお、上述の動作は、マルチプレクサによる画素選択方式のみでなく、ＦＳＣ（Field Sequential Control）方式にも適用することができる。ＦＳＣの場合には、１Ｈ期間ではなく、１フィールド時間を赤映像期間、緑映像期間、青映像期間に３分割する。
【００３８】
図５は、階調数減少抑制の効果を説明する図である。  
図５の（１）は、従来の階調数減少が発生した状態を表している。黒電圧と白電圧の範囲が最も大きいＲ信号に適合するように、階調基準電圧を設定したため、Ｇ信号とＢ信号について階調数の減少が発生している。  
図５の（２）は、本発明に係る表示信号制御装置を用いて、階調数減少を抑制した状態を表している。それぞれの色信号に対応して黒電圧と白電圧の範囲を変更しているため、適切な階調数が得られている。
【００３９】
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図。
【図２】ソースドライバの構成を概略的に示す図。
【図３】階調基準電圧発生回路とＤ／Ａ変換回路との接続を示す図。
【図４】階調数減少抑制動作の例を示すタイムチャート。
【図５】階調数減少抑制の効果を説明する図。
【符号の説明】
【００４１】
１…液晶表示装置、２…アレイ基板、３…対向基板、４…液晶層、５…コントローラ、６…コモン電圧発生回路、７…階調基準電圧発生回路、１０…ゲートドライバ、２０…ソースドライバ、２３…Ｄ／Ａ変換回路、２３’…Ｄ／Ａ変換部、３１…黒電圧制御部、３２…白電圧制御部、ＰＥ…画素電極、ＣＥ…共通電極、ＰＸ…液晶画素、ＤＰ…液晶表示パネル、ＣＮＴ…制御ユニット、Ｘ…ソース線、Ｙ…ゲート線、Ｗ…画素スイッチング素子、ＥＶＲ１…可変抵抗、ＥＶＲ２…可変抵抗。
【図１】
2007192908.tif 000003
【図２】
2007192908.tif 000004
【図３】
2007192908.tif 000005
【図４】
2007192908.tif 000006
【図５】
2007192908.tif 000007