(57)【要約】【課題】活性層の変形を抑え、隣り合う活性層同士を好適に光結合できるとともに、活性層のＰＬ発光強度を十分に得ることができる集積型の半導体光素子及びその製造方法を提供する。【解決手段】半導体光素子１は、半導体レーザ素子部２ａ及び半導体変調素子部２ｂを備える。これらの素子部２ａ及び２ｂは、それぞれ光導波路部１２ａ及び５２ａを有する。光導波路部１２ａは、ｎ型半導体層８、活性層６、及びｐ型半導体層１０が積層されてなる。光導波路部５２ａは、光導波路部１２ａと共有のｎ型半導体層８、活性層４６、及びｐ型半導体層５０が積層されてなる。ｎ型半導体層８と活性層４６との間には、ＩｎＡｓＰ層４４が形成されている。また、半導体光素子１は、表面におけるエッチピット密度が５００ｃｍ−２以下であるＩｎＰ基板４を有する。【選択図】図１
2007103803.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のＩｎＰ基板と、
第１導電型のＩｎＰからなり、前記ＩｎＰ基板上に設けられた第１の半導体層と、
ＩｎＰ系化合物半導体を含み、前記第１の半導体層上において互いに接するように並んで設けられた第１及び第２の活性層と、
前記第１及び第２の活性層のうちいずれか一方の前記活性層と前記第１の半導体層との間に形成されたＩｎＡｓＰ層と
を備え、
前記ＩｎＰ基板の表面におけるエッチピット密度が５００ｃｍ−２以下であることを特徴とする、半導体光素子。
【請求項２】
前記ＩｎＰ基板上において所定の軸方向に延びるメサ状に形成され、互いに接するように前記所定の軸方向に並んで設けられた第１及び第２の光導波路部を備え、
前記第１の光導波路部が、前記第１の半導体層の一部と、前記第１の活性層と、ＩｎＰ系化合物半導体を含み前記第１の活性層上に設けられた第２の半導体層とを含んで構成され、
前記第２の光導波路部が、前記第１の半導体層の他の一部と、前記第２の活性層と、ＩｎＰ系化合物半導体を含み前記第２の活性層上に設けられた第３の半導体層とを含んで構成されていることを特徴とする、請求項１に記載の半導体光素子。
【請求項３】
ＩｎＰ基板上に設けられた第１導電型のＩｎＰからなる第１の半導体層上に、ＩｎＰ系化合物半導体を含む第１の活性層を形成する第１の活性層形成工程と、
前記第１の活性層の一部をエッチングして前記第１の半導体層上から除去する除去工程と、
前記ＩｎＰ基板が収容された反応室内にＰＨ３及びＡｓＨ３を含むガスを供給し、前記反応室内の温度を上昇させた後、前記第１の活性層の一部が除去された前記第１の半導体層上の領域に、ＩｎＰ系化合物半導体を含む第２の活性層を形成する第２の活性層形成工程と
を備え、
前記ＩｎＰ基板の表面におけるエッチピット密度が５００ｃｍ−２以下であることを特徴とする、半導体光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体光素子には、例えば半導体レーザ素子及び光変調素子といった互いに異なる機能をもつ複数の機能素子部分が一つの基板上に作り込まれた、いわゆる集積型のものがある。このような集積型の半導体光素子は、一方の機能素子部分の光導波路と、他方の機能素子部分の光導波路とが互いに結合された構成を有する。
【０００３】
集積型の半導体光素子を製造する際には、一方の機能素子部分のための半導体層を基板上に積層した後、該一方の機能素子部分に相当する領域をマスクし、他方の機能素子部分に相当する領域上の半導体層をエッチングにより除去する。そして、マスクを残したまま、他方の機能素子部分のための半導体層を積層する。このようにして、互いに構成が異なる二つの機能素子部分を一つの基板上に形成できる。
【０００４】
なお、本発明のような集積型の半導体光素子ではないが、一つの基板上において、エッチング後の領域に別の半導体層を積層する方法は、例えば特許文献１に開示されている。特許文献１には、第１導電型のＩｎＰバッファ層、活性層、及び第２導電型のＩｎＰクラッド層をＩｎＰ基板上に積層し、これらの層をエッチングしてメサストライプ状に成形した後、エッチングされた領域上に埋め込み層を形成することにより、埋め込み型の半導体装置を製造する方法が開示されている。
【０００５】
また、特許文献２には、集積型の半導体光素子の製造方法が開示されている。
【０００６】
【特許文献１】特開平８−２３６８５５号公報
【特許文献２】特開２００４−３４９４２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図１３及び図１４は、集積型の半導体光素子を製造する際の従来の問題点を説明するための側面断面図である。上述したように、集積型の半導体光素子を製造する際には、まず、一方の機能素子部分用の半導体層（下部クラッド層１０２、活性層１０４、及び上部クラッド層１０６）を基板１００上に形成する。そして、図１３（ａ）に示すように、一方の機能素子部分に相当する領域をマスクＭで覆い、他の機能素子部分に相当する領域上の半導体層１０２〜１０６をエッチングにより除去する。図１３（ａ）では、特許文献１に記載された方法を用い、活性層１０４の下面から２．０μｍ以上の深さ（基板１００の途中）までエッチングしている。続いて、図１３（ｂ）に示すように、マスクＭを残したまま、他方の機能素子部分の下部クラッド層１０８、活性層１１０、及び上部クラッド層１１２を、エッチング後の領域上に形成する。
【０００８】
集積型の半導体光素子を製造する際には、隣接する活性層同士を積層方向においてほぼ同じ位置に形成し、互いに光結合させる必要がある。しかしながら、図１３（ａ）のようにエッチング深さを深くすると、図１３（ｃ）に示すように、機能素子部分同士の境界において下部クラッド層１０８が異常成長し易い。下部クラッド層１０８が異常成長した場合、下部クラッド層１０８の上に形成される活性層１１０の形状も歪んでしまい、活性層１１０と活性層１０４とが互いに光結合できなくなる。
【０００９】
また、図１４（ａ）は、特許文献１に記載された別の方法を用いた場合を示している。図１４（ａ）では、半導体層１０２〜１０６を、活性層１０４の下面から０．２μｍの深さ（下部クラッド層１０２の途中）までエッチングしている。しかしながら、このようにエッチング深さが浅い場合には、次の問題が生じる。すなわち、下部クラッド層１０２がＩｎＰからなる場合、下部クラッド層１０８を成長させる際の昇温時に下部クラッド層１０２の表面にＩｎＰのマストランスポートが生じ、図１４（ｂ）に示すように、エッチングにより形成された壁面１１４付近へＩｎＰ結晶の一部が移動することがある。このようなＩｎＰのマストランスポートが過度に生じると、下部クラッド層１０２の上に形成される下部クラッド層１０８及び活性層１１０の端部が湾曲してしまい（図１４（ｃ））、活性層１１０と活性層１０４とが互いに光結合できなくなる。
【００１０】
このような課題を解決するため、例えば特許文献２に記載された半導体光素子の製造方法においては、他の機能素子部分に相当する領域のＩｎＰ層上にＩｎＡｓＰ層を形成し、該ＩｎＡｓＰ層上に活性層を形成することにより、ＩｎＰのマストランスポートを防止している。しかしながら、ＩｎＰ層上にＩｎＡｓＰ層を結晶性良くエピタキシャル成長させることができなければ、ＩｎＡｓＰ層上に形成される活性層のフォトルミネッセンス（ＰＬ）発光強度が不十分となり、実用に供することは難しい。
【００１１】
本発明は、上記の問題点を鑑みてなされたものであり、活性層の変形を抑え、隣り合う活性層同士を好適に光結合できるとともに、活性層のＰＬ発光強度を十分に得ることができる集積型の半導体光素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記した課題を解決するために、本発明による半導体光素子は、第１導電型のＩｎＰ基板と、第１導電型のＩｎＰからなり、ＩｎＰ基板上に設けられた第１の半導体層と、ＩｎＰ系化合物半導体を含み、第１の半導体層上において互いに接するように並んで設けられた第１及び第２の活性層と、第１及び第２の活性層のうちいずれか一方の活性層と第１の半導体層との間に形成されたＩｎＡｓＰ層とを備え、ＩｎＰ基板の表面におけるエッチピット密度が５００ｃｍ−２以下であることを特徴とする。
【００１３】
上記した半導体光素子においては、第１及び第２の活性層が、共に第１の半導体層上に並んで設けられている。従って、この半導体光素子の製造過程において、先にどちらかの活性層を成長させた後にその一部領域をエッチングにより除去する際には、第１の半導体層が露出する程度の深さにエッチングすればよい。このように、上記した半導体光素子によれば、エッチング深さを比較的浅くできるので、図１３（ｃ）に示したような異常成長を回避できる。
【００１４】
また、上記した半導体光素子においては、一方の活性層と第１の半導体層との間にＩｎＡｓＰ層が形成されている。このように、ＩｎＰからなる第１の半導体層をＩｎＡｓＰ層で覆うことによって、ＩｎＰのマストランスポートが抑制される。すなわち、この半導体光素子の製造過程において、他方の活性層の一部領域をエッチングにより除去した後、露出した第１の半導体層の表面をＩｎＡｓＰ層で覆うことにより、一方の活性層を成長させる際に、第１の半導体層を構成するＩｎＰのマストランスポートを抑制できる。従って、上記した半導体光素子によれば、図１４（ｃ）に示したような活性層の湾曲を抑えることができる。なお、ＩｎＡｓＰ層は、例えば、一方の活性層を成長させる際の昇温時にＰＨ３及びＡｓＨ３を反応室内に供給することにより、第１の半導体層表面のＩｎＰ結晶のＰ原子の一部がＡｓ原子に置換され、容易に形成される。
【００１５】
このように、上記した半導体光素子によれば、活性層の異常成長を回避でき、また、ＩｎＰのマストランスポートを低減して活性層の湾曲を抑えることができるので、隣り合う第１及び第２の活性層同士を好適に光結合できる集積型の半導体光素子を提供できる。
【００１６】
また、上記した半導体光素子においては、ＩｎＰ基板の表面におけるエッチピット密度が５００ｃｍ−２以下となっている。本発明者は、ＩｎＰ基板の表面のエッチピット密度が５００ｃｍ−２以下であれば、ＩｎＡｓＰ層上に成長した活性層においてＰＬ発光強度が十分に得られ、逆にエッチピット密度が５００ｃｍ−２より大きいと、該活性層のＰＬ発光強度が急激に低下することを見出した。上記した半導体光素子によれば、ＩｎＰ基板の表面におけるエッチピット密度が５００ｃｍ−２以下であることにより、活性層のＰＬ発光強度を十分に得ることができる。
【００１７】
また、半導体光素子は、ＩｎＰ基板上において所定の軸方向に延びるメサ状に形成され、互いに接するように所定の軸方向に並んで設けられた第１及び第２の光導波路部を備え、第１の光導波路部が、第１の半導体層の一部と、第１の活性層と、ＩｎＰ系化合物半導体を含み第１の活性層上に設けられた第２の半導体層とを含んで構成され、第２の光導波路部が、第１の半導体層の他の一部と、第２の活性層と、ＩｎＰ系化合物半導体を含み第２の活性層上に設けられた第３の半導体層とを含んで構成されていることを特徴としてもよい。これにより、隣り合う第１及び第２の活性層同士を好適に光結合できる、メサストライプ構造を有する導波路型の光集積素子を提供できる。
【００１８】
また、本発明による半導体光素子の製造方法は、ＩｎＰ基板上に設けられた第１導電型のＩｎＰからなる第１の半導体層上に、ＩｎＰ系化合物半導体を含む第１の活性層を形成する第１の活性層形成工程と、第１の活性層の一部をエッチングして第１の半導体層上から除去する除去工程と、ＩｎＰ基板が収容された反応室内にＰＨ３及びＡｓＨ３を含むガスを供給し、反応室内の温度を上昇させた後、第１の活性層の一部が除去された第１の半導体層上の領域に、ＩｎＰ系化合物半導体を含む第２の活性層を形成する第２の活性層形成工程とを備え、ＩｎＰ基板の表面におけるエッチピット密度が５００ｃｍ−２以下であることを特徴とする。
【００１９】
上記した半導体光素子の製造方法では、第１の活性層の一部がエッチング除去された第１の半導体層の領域上に、第２の活性層を形成している。すなわち、上記した除去工程では、第１の半導体層が露出する程度の深さに第１の活性層をエッチングすればよい。従って、上記した半導体光素子の製造方法によれば、除去工程におけるエッチング深さが比較的浅いので、図１３（ｃ）に示したような異常成長を回避できる。
【００２０】
また、上記した半導体光素子の製造方法においては、第２の活性層形成工程において、ＩｎＰ基板が収容された反応室内の温度を上昇させる際に、反応室内にＰＨ３及びＡｓＨ３を含むガスを供給している。これにより、除去工程において露出した第１の半導体層表面のＩｎＰ結晶のＰ原子の一部がＡｓ原子に置換され、該表面にＩｎＡｓＰ層が形成される。そして、このＩｎＡｓＰ層によって第１の半導体層が覆われることにより、ＩｎＰのマストランスポートが抑制される。従って、上記した半導体光素子の製造方法によれば、ＩｎＰのマストランスポートを低減し、図１４（ｃ）に示したような活性層の湾曲を抑えることができる。
【００２１】
このように、上記した半導体光素子の製造方法によれば、活性層の異常成長を回避でき、また、ＩｎＰのマストランスポートを低減して活性層の湾曲を抑えることができるので、隣り合う第１及び第２の活性層同士を好適に光結合できる集積型の半導体光素子を製造できる。
【００２２】
また、上記した半導体光素子の製造方法においては、ＩｎＰ基板の表面におけるエッチピット密度が５００ｃｍ−２以下となっている。上述したように、ＩｎＰ基板の表面のエッチピット密度が５００ｃｍ−２以下であれば、ＩｎＡｓＰ層上に成長した活性層においてＰＬ発光強度が十分に得られ、逆にエッチピット密度が５００ｃｍ−２より大きいと、該活性層のＰＬ発光強度が急激に低下する。上記した半導体光素子の製造方法によれば、ＩｎＰ基板の表面におけるエッチピット密度が５００ｃｍ−２以下であることにより、活性層のＰＬ発光強度を十分に得ることができる。
【発明の効果】
【００２３】
本発明によれば、活性層の変形を抑え、隣り合う活性層同士を好適に光結合できるとともに、活性層のＰＬ発光強度を十分に得ることができる集積型の半導体光素子及びその製造方法を提供できる。
【発明を実施するための最良の形態】
【００２４】
以下、添付図面を参照しながら本発明による半導体光素子及びその製造方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２５】
(実施の形態)
図１は、本発明に係る半導体光素子の一実施形態として、半導体光素子１を示す切欠き斜視図である。図２は、図１に示すＩ−Ｉ線に沿った断面、すなわち半導体光素子１を構成する半導体レーザ素子部２ａの側面断面を示す図である。図３は、図１に示すII−II線に沿った断面、すなわち半導体光素子１を構成する半導体変調素子部２ｂの側面断面を示す図である。図４は、図１に示すIII−III線に沿った半導体光素子１の断面を示す側面断面図である。以下、図１〜図４を参照しながら、本実施形態による半導体光素子１の構成について説明する。
【００２６】
半導体光素子１は、半導体レーザ素子部２ａ、半導体変調素子部２ｂ、及び素子分離部２ｃを備える、いわゆる集積型の半導体光素子である。素子分離部２ｃは、半導体レーザ素子部２ａと半導体変調素子部２ｂとの間に位置している。半導体変調素子部２ｂは、半導体レーザ素子部２ａに素子分離部２ｃを介して光学的に結合されている。半導体レーザ素子部２ａは、所定の波長のレーザ光を発生できる。半導体変調素子部２ｂは、素子分離部２ｃを介して半導体レーザ素子部２ａから受けたレーザ光を変調できる。半導体レーザ素子部２ａ、半導体変調素子部２ｂおよび素子分離部２ｃは、ｎ型のＩｎＰ基板４に設けられている。ＩｎＰ基板４としては、主面４ａのエッチピット密度が５００ｃｍ−２以下であるＩｎＰ基板を用いることが好ましい。
【００２７】
図１及び図２に示すように、半導体レーザ素子部２ａは、半導体メサ部１２を備える。半導体メサ部１２は、ＩｎＰ基板４の主面４ａ上に設けられており、光導波路部１２ａを含んで構成されている。光導波路部１２ａは、本実施形態における第１の光導波路部であり、ＩｎＰ基板４上において所定の軸Ａの方向に延びるメサ状に形成されている。光導波路部１２ａは、活性層６、ｎ型（第１導電型）半導体層８の一部、およびｐ型（第２導電型）半導体層１０を含んで構成されている。ｎ型半導体層８は、本実施形態における第１の半導体層であり、ｎ型ＩｎＰ半導体からなる。ｎ型半導体層８は、ＩｎＰ基板４の主面４ａ上に形成されている。活性層６は、本実施形態における第１の活性層であり、ＩｎＰ系化合物半導体を含む。活性層６は、ｎ型半導体層８上に設けられている。活性層６は、単一の半導体層から成ることができ、またＳＱＷ構造あるいはＭＱＷ構造を備えることもできるが、これらに限定されるものではない。ｐ型半導体層１０は、本実施形態における第２の半導体層であり、ｐ型のＩｎＰ系化合物半導体を含む。ｐ型半導体層１０は、活性層６上に設けられている。活性層６の屈折率はｎ型半導体層８及びｐ型半導体層１０の屈折率より大きいので、活性層６、ｎ型半導体層８、及びｐ型半導体層１０は、光導波路を構成する。つまり、ｎ型半導体層８はｎ型クラッド層として働き、ｐ型半導体層１０はｐ型クラッド層として働く。
【００２８】
半導体メサ部１２は、活性層６、ｎ型半導体層８、及びｐ型半導体層１０を有する光導波路部１２ａの側面に半導体埋込層（電流狭窄層）１２ｂを含む。半導体埋込層１２ｂは、光導波路部１２ａを構成する各層に比べて比抵抗が大きい高抵抗半導体層１４を有する。高抵抗半導体層１４上には、ｐ型半導体層１０とは異なる導電型のｎ型半導体層１６が設けられている。ｎ型半導体層１６は、ホールトラップ層として働く。このような構造により、半導体埋込層１２ｂは、電流を光導波路部１２ａに導くように働く。
【００２９】
半導体メサ部１２は、ｐ型半導体層２０を更に有する。ｐ型半導体層２０は、光導波路部１２ａおよび半導体埋込層１２ｂ上に設けられている。ｐ型半導体層２０は、第２のクラッド層として働く。半導体メサ部１２は、ｐ型半導体層２０上にコンタクト層２２を更に有する。コンタクト層２２は、後述するアノード電極２８と半導体メサ部１２とを電気的に接続するために設けられる。
【００３０】
半導体埋込層１２ｂ（高抵抗半導体層１４及びｎ型半導体層１６）、ｐ型半導体層２０、及びコンタクト層２２は、ＩｎＰ基板４上に積層されてなる。そして、これらの層を貫通して、コンタクト層２２の表面からＩｎＰ基板４に達する凹状のトレンチ（溝）１８が形成されている。トレンチ１８は、光導波路部１２ａに沿って形成されており、半導体メサ部１２の両側に形成されたトレンチ１８によって半導体メサ部１２の側面が規定されている。
【００３１】
トレンチ１８内には、絶縁部２４が設けられている。絶縁部２４は、トレンチ１８を埋めるようにして設けられている。絶縁部２４は、例えばＳｉＯ２などの絶縁性のシリコン系無機材料を主に含んでおり、ＩｎＰ基板４上において半導体メサ部１２の両側から半導体メサ部１２を埋め込んでいる。
【００３２】
半導体レーザ素子部２ａは、半導体メサ部１２上に設けられたアノード電極２８を備える。アノード電極２８は、コンタクト層２２とオーミック接合を構成することにより、半導体メサ部１２に電気的に接続されている。アノード電極２８は、パッド電極３０に接続されている。パッド電極３０は、絶縁部２４上に設けられている。パッド電極３０には、半導体光素子１の外部回路とアノード電極２８とを電気的に接続するためのボンディングワイヤ等が接合される。また、半導体レーザ素子部２ａは、ＩｎＰ基板４の裏面４ｂ上に設けられたカソード電極３２を備える。カソード電極３２は、裏面４ｂの全面に設けられており、ＩｎＰ基板４とオーミック接合を構成している。
【００３３】
なお、半導体レーザ素子部２ａの好適な実施例としては、下記のものが例示される。
活性層６：ＩｎＧａＡｓＰ（膜厚３００ｎｍ）
ｎ型半導体層８：ＩｎＰ（膜厚５５０ｎｍ）
ｐ型半導体層１０：ＩｎＰ（膜厚２００ｎｍ）
高抵抗半導体層１４：ＦｅドープＩｎＰ（膜厚１０００ｎｍ）
ｎ型半導体層１６：ＩｎＰ（膜厚１０００ｎｍ）
ｐ型半導体層２０：ＩｎＰ（膜厚２００ｎｍ）
コンタクト層２２：ＩｎＧａＡｓ（膜厚５００ｎｍ）
トレンチ１８の深さ：６μｍ
トレンチ１８の幅：４μｍ
【００３４】
図１及び図３に示すように、半導体変調素子部２ｂは、半導体メサ部５２を備える。半導体メサ部５２は、ＩｎＰ基板４の主面４ａ上に設けられており、光導波路部５２ａを含んで構成されている。光導波路部５２ａは、本実施形態における第２の光導波路部である。光導波路部５２ａは、ＩｎＰ基板４上において所定の軸Ａの方向に延びるメサ状に形成されており、上述した光導波路部１２ａと接するように所定の軸Ａの方向に並んで設けられている。光導波路部５２ａは、活性層４６、ｎ型半導体層８の一部、およびｐ型半導体層５０を含んで構成されている。
【００３５】
ｎ型半導体層８は、上述した半導体レーザ素子部２ａと半導体変調素子部２ｂとにわたって延びており、各素子部２ａ及び２ｂにおいて共用される。活性層４６は、本実施形態における第２の活性層であり、ＩｎＰ系化合物半導体を含む。活性層４６は、ｎ型半導体層８上において、上述した活性層６と互いに接するように並んで設けられている。活性層４６は、単一の半導体層から成ることができ、またＳＱＷ構造あるいはＭＱＷ構造を備えることもできるが、これらに限定されるものではない。ｐ型半導体層５０は、本実施形態における第３の半導体層であり、ｐ型のＩｎＰ系化合物半導体を含む。ｐ型半導体層５０は、活性層４６上に設けられている。活性層４６の屈折率はｎ型半導体層８およびｐ型半導体層５０の屈折率より大きいので、活性層４６、ｎ型半導体層８、及びｐ型半導体層５０は、光導波路を構成する。つまり、ｎ型半導体層８はｎ型クラッド層として働き、ｐ型半導体層５０はｐ型クラッド層として働く。
【００３６】
また、半導体変調素子部２ｂの光導波路部５２ａは、半導体レーザ素子部２ａの光導波路部１２ａとは異なり、ＩｎＡｓＰ層４４を更に有する。ＩｎＡｓＰ層４４は、ｎ型半導体層８と活性層４６との間に設けられている。本実施形態のＩｎＡｓＰ層４４は、ｎ型半導体層８上にエピタキシャル成長されたものではない。すなわち、活性層４６を成長させる際にはＩｎＰ基板４を収容した反応室内を昇温するが、その際に、反応室内にＰＨ３及びＡｓＨ３を含むガスが供給されると、ｎ型半導体層８表面のＩｎＰ結晶のＰ原子の一部がＡｓ原子に置換される。本実施形態のＩｎＡｓＰ層４４は、このようにｎ型半導体層８表面のＩｎＰ結晶のＰ原子の一部がＡｓ原子に置換されることにより形成された層である。ＩｎＡｓＰ層４４の好適な厚さは１ｎｍ〜１５ｎｍであり、ＩｎＡｓＰ層４４の好適なＡｓ組成比はＡｓ／（Ａｓ＋Ｐ）の比率で０．０１〜０．１である。
【００３７】
半導体メサ部５２は、活性層４６、ｎ型半導体層８およびｐ型半導体層５０を有する光導波路部５２ａの側面に半導体埋込層（電気絶縁層）５２ｂを含む。半導体埋込層５２ｂは、光導波路部５２ａを構成する各層に比べて比抵抗が大きい高抵抗半導体層１４を有する。高抵抗半導体層１４上には、ｎ型半導体層１６が設けられている。半導体変調素子部２ｂにおいて、光導波路部５２ａは、光導波路部１２ａと同様に、半導体埋込層１２ｂと同じ構造である半導体埋込層５２ｂにより挟まれている。
【００３８】
半導体メサ部５２は、ｐ型半導体層２０を更に有する。ｐ型半導体層２０は、光導波路部５２ａおよび半導体埋込層５２ｂ上に設けられている。ｐ型半導体層２０は、第２のクラッド層として働く。半導体メサ部５２は、ｐ型半導体層２０上にコンタクト層５４を更に備える。コンタクト層５４は、後述するアノード電極５８と半導体メサ部５２とを電気的に接続するために設けられる。
【００３９】
半導体メサ部５２の両側には、半導体レーザ素子部２ａと同様に、トレンチ１８が形成されている。トレンチ１８は、光導波路部５２ａに沿って形成されており、半導体メサ部５２の両側に形成されたトレンチ１８によって半導体メサ部５２の側面が規定されている。
【００４０】
トレンチ１８内には、半導体レーザ素子部２ａと同様に、絶縁部２４が設けられている。トレンチ１８を埋めるようにして設けられている。絶縁部２４は、絶縁性のシリコン系無機材料を主に含んでおり、ＩｎＰ基板４上において半導体メサ部５２の両側から半導体メサ部５２を埋め込んでいる。
【００４１】
半導体変調素子部２ｂは、半導体メサ部５２上に設けられたアノード電極５８を備える。アノード電極５８は、コンタクト層５４とオーミック接合を構成することにより、半導体メサ部５２に電気的に接続されている。アノード電極５８は、パッド電極６０に接続されている。パッド電極６０は、絶縁部２４上に設けられている。パッド電極６０には、半導体光素子１の外部回路とアノード電極５８とを電気的に接続するためのボンディングワイヤ等が接合される。また、半導体変調素子部２ｂは、半導体レーザ素子部２ａと共用されるカソード電極３２を備える。
【００４２】
なお、半導体変調素子部２ｂの好適な実施例としては、下記のものが例示される（半導体レーザ素子部２ａとの共用部分を除く）。
活性層４６：ＩｎＧａＡｓＰ（膜厚２６０ｎｍ）
ｐ型半導体層５０：ＩｎＰ（膜厚１００ｎｍ）
ＩｎＡｓＰ層４４：ＩｎＡｓＰ（膜厚１ｎｍ〜１５ｎｍ）
コンタクト層５４：ＩｎＧａＡｓ（膜厚５３０ｎｍ）
【００４３】
図１に示すように、素子分離部２ｃは、半導体レーザ素子部２ａと半導体変調素子部２ｂとを互いに電気的に分離するように働く。このために、素子分離部２ｃにおいては、コンタクト層が除かれて分離部６２が形成されている。分離部６２においては、凹部が形成されコンタクト層２２はコンタクト層５４と分離されている。この構造により、半導体レーザ素子部２ａがコンタクト層を介して半導体変調素子部２ｂと電気的に接続されることを防止している。
【００４４】
また、半導体レーザ素子部２ａにおいては、ＩｎＰ基板４とｎ型半導体層８との境界に、回折格子３４が形成されている。回折格子３４は、ＩｎＰ基板４とｎ型半導体層８との界面の形状を周期的に変化させることにより構成される。回折格子３４は、活性層６と光学的に結合されるように設けられている。この構成により、半導体レーザ素子部２ａは、分布帰還型半導体レーザ素子として動作できる。
【００４５】
また、半導体変調素子部２ｂにおいては、活性層４６が、ｎ型半導体層８およびｐ型半導体層５０により挟まれており、活性層４６のフォトルミネッセンス波長は、活性層６のフォトルミネッセンス波長よりわずかに小さい(活性層４６が単一の半導体層から成る場合には、活性層４６のバンドギャップは、活性層６のバンドギャップよりも大きい)。この構造により、半導体変調素子部２ｂは、電界吸収型変調素子として動作できる。
【００４６】
半導体変調素子部２ｂ及び素子分離部２ｃの活性層４６と、半導体レーザ素子部２ａの活性層６とは、境界面６４（図４参照）において互いに接している。これにより、光導波路部１２ａと光導波路部５２ａとが互いに光学的に結合される。
【００４７】
図５は、光導波路部１２ａ及び５２ａに沿った半導体光素子１の側面断面と、半導体光素子１に接続される電源とを示す図である。図５に示すように、半導体レーザ素子部２ａは、電源７０により順方向にバイアスされる。また、半導体変調素子部２ｂは、電源７２により逆方向にバイアスされる。電源７２は、外部信号７４に応じて変調された駆動信号を半導体変調素子部２ｂに提供する。この構造により、半導体変調素子部２ｂは、半導体レーザ素子部２ａから連続的に提供される光を外部信号７４に応じて変調できる。
【００４８】
ここで、本実施形態による半導体光素子１の製造方法について、図６〜図１１を参照しながら説明する。なお、図６〜図１１のそれぞれは、半導体光素子１の製造工程を示す斜視図である。
【００４９】
まず、ｎ型ＩｎＰ基板４上に、ｎ型半導体層８（第１の半導体層）となるｎ型ＩｎＰ半導体膜８２、活性層６（第１の活性層）となるＩｎＧａＡｓＰ活性層膜８４、及びｐ型半導体層１０（第２の半導体層）となるｐ型ＩｎＰ半導体膜８６を順次成長させる（第１の活性層形成工程、図６（ａ））。好適な実施例では、これらの半導体膜８２、８４、及び８６を、有機金属気相成長（ＭＯＣＶＤ）法によりエピタキシャル成長させるとよい。なお、ｎ型ＩｎＰ半導体膜８２は、ｎ型ＩｎＰ半導体膜８２上の他の半導体膜を結晶性よく成長させるためのバッファ層として働く。また、ｎ型ＩｎＰ基板４は、半導体レーザ素子領域４ｃ、半導体変調素子領域４ｄ、および素子分離領域４ｅを備える。これらの領域４ｃ〜４ｅは、所定の軸Ａの方向に沿って、半導体レーザ素子領域４ｃ、素子分離領域４ｅ、および半導体変調素子領域４ｄの順に配置されている。ｎ型ＩｎＰ基板４の半導体レーザ素子領域４ｃには、半導体膜８２、８４、及び８６の形成に先立って、回折格子３４として機能する周期的な凹部が形成されている。ｎ型ＩｎＰ基板４としては、主面のエッチピット密度が５００ｃｍ−２以下であるＩｎＰ基板を用いることが好ましい。
【００５０】
次に、図６（ｂ）に示すように、ｐ型ＩｎＰ半導体膜８６上における半導体レーザ素子領域４ｃに相当する領域にマスクＭ１を形成する。マスクＭ１は、例えばシリコン系無機絶縁材料を用いて形成される。そして、ＩｎＧａＡｓＰ活性層膜８４及びｐ型ＩｎＰ半導体膜８６のうちマスクＭ１で覆われていない部分をドライエッチングにより除去する（除去工程）。このとき、ｎ型ＩｎＰ半導体膜８２の表面が露出する段階でエッチングを停止する。なお、この工程において、ドライエッチングにより形成されるＩｎＧａＡｓＰ活性層膜８４の側面、及びｎ型ＩｎＰ半導体膜８２の露出表面の表面状態を改善するために、該側面及び露出表面に対し僅かにウェットエッチングを行ってもよい。
【００５１】
続いて、上記工程により露出したｎ型ＩｎＰ半導体膜８２の表面（すなわち、ｎ型ＩｎＰ半導体膜８２の表面のうち半導体変調素子領域４ｄおよび素子分離領域４ｅに相当する部分）上にＩｎＧａＡｓＰ活性層膜（後述）を成長させる為、マスクＭ１を残したまま、ｎ型ＩｎＰ基板４を収容した反応室内の温度を上昇させる。本実施形態においては、このとき、反応室内に通常供給されるＰＨ３に加え、更にＡｓＨ３を反応室内へ供給する。これにより、ｎ型ＩｎＰ半導体膜８２表面のＩｎＰ結晶に含まれるＰ原子の一部がＡｓ原子に置換され、半導体変調素子領域４ｄ上および素子分離領域４ｅ上にＩｎＡｓＰ膜９０が形成される（図７（ａ））。
【００５２】
続いて、活性層４６（第２の活性層）となるＩｎＧａＡｓＰ活性層膜９２、及びｐ型半導体層５０（第３の半導体層）となるｐ型ＩｎＰ半導体膜９４をＩｎＡｓＰ膜９０上に順次成長させる（第２の活性層形成工程、図７（ｂ））。この工程においては、ＩｎＧａＡｓＰ活性層膜９２及びｐ型ＩｎＰ半導体膜９４を、半導体変調素子領域４ｄ上および素子分離領域４ｅ上に、マスクＭ１を用いて選択的に形成する。この後、マスクＭ１を除去する。
【００５３】
続いて、図８（ａ）に示すように、マスクＭ２を形成する。マスクＭ２は、例えばシリコン系無機絶縁材料を用いて形成できる。このとき、マスクＭ２を、光導波路部１２ａ及び５２ａ（図１〜図４参照）の平面形状に応じたパターン（例えばＩｎＰ基板４の［０−１−１］方向に延びるストライプ状のパターン）に形成する。そして、図７（ｂ）に示された各半導体膜８２、８４、８６、９０、９２、及び９４のうちマスクＭ２で覆われていない部分をエッチングすることにより、ｎ型半導体層８の一部、活性層６、及びｐ型半導体層１０からなるメサ状の光導波路部１２ａ、並びに、ｎ型半導体層８の他の一部、ＩｎＡｓＰ層４４、活性層４６、及びｐ型半導体層５０からなるメサ状の光導波路部５２ａを形成する。なお、このエッチングは、ＩｎＰ基板４が露出するまで行われる。また、このエッチングは、好適な実施例ではウエットエッチングにより行われる。エッチング溶液は、例えばブロムメタノ−ル液である。
【００５４】
続いて、図８（ｂ）に示すように、ＩｎＰ基板４上においてメサ状の光導波路部１２ａ及び５２ａを両側から埋め込むように、マスクＭ２を用いて高抵抗半導体層１４及びｎ型半導体層１６をＩｎＰ基板４上に順次成長させる。好適な実施例では、高抵抗半導体層１４としてＦｅドープＩｎＰを、ｎ型半導体層１６としてｎ型ＩｎＰを、それぞれＭＯＣＶＤ法によりエピタキシャル成長させるとよい。また、高抵抗半導体層１４を、光導波路部１２ａの側面に接触するように形成するとよい。こうして、高抵抗半導体層１４及びｎ型半導体層１６からなる半導体埋込層１２ｂ（５２ｂ）を形成した後、マスクＭ２を除去する。
【００５５】
続いて、図９（ａ）に示すように、光導波路部１２ａ及び５２ａ上、並びに半導体埋込層１２ｂ及び５２ｂ上にわたり、ｐ型ＩｎＰ半導体膜９６及びＩｎＧａＡｓ膜９８をＭＯＣＶＤ法により順次エピタキシャル成長させる。そして、光導波路部１２ａ及び５２ａの両脇において光導波路部１２ａ及び５２ａに沿って延びた開口を有するマスクＭ３を、ＩｎＧａＡｓ膜９８上に形成する。続いて、このマスクＭ３を用いて、半導体埋込層１２ｂ及び５２ｂを貫通してＩｎＰ基板４に達するトレンチ１８を形成する（図９（ｂ））。これにより、ストライプ状に延びるｐ型半導体層２０、並びにコンタクト層２２及び５４が形成されるとともに、半導体メサ部１２及び５２が形成される。
【００５６】
続いて、図１０（ａ）に示すように、絶縁部２４によって各トレンチ１８を埋める。好適な実施例では、絶縁部２４としてＳｉＯ２といった絶縁性のシリコン系無機材料を、プラズマＣＶＤ法により各トレンチ１８内に成膜するとよい。
【００５７】
続いて、図１０（ｂ）に示すように、絶縁部２４の表面をエッチングにより平坦化する。そして、半導体メサ部１２及び５２上において光導波路部１２ａ及び５２ａに沿った開口パターンを有するレジストマスクを絶縁部２４上に形成し、このレジストマスクを介して絶縁部２４をエッチングすることにより、光導波路部１２ａ及び５２ａに沿って半導体メサ部１２及び５２を露出させる開口２４ａを絶縁部２４に形成する。この後、レジストマスクを除去する。
【００５８】
続いて、アノード電極２８及び５８、並びにパッド電極３０及び６０の平面形状に応じたパターンを有するレジストマスクを、絶縁部２４上に形成する。そして、このレジストマスクを介して絶縁部２４上に金属材料を蒸着し、レジストマスクを除去することにより（リフトオフ法）、図１１に示すように、アノード電極２８及び５８、並びにパッド電極３０及び６０を絶縁部２４上に形成する。また、ＩｎＰ基板４の裏面４ｂの全面に金属を蒸着することにより、カソード電極３２を形成する。以上の製造方法によって、図１〜図４に示した半導体光素子１が完成する。
【００５９】
本実施形態の半導体光素子１及びその製造方法によって得られる効果について説明する。半導体光素子１においては、活性層６及び４６が、共にｎ型半導体層８上に並んで設けられている。従って、上記製造方法の除去工程においては、ｎ型半導体層８（ｎ型ＩｎＰ半導体膜８２）が露出する程度の深さに、活性層６（ＩｎＧａＡｓＰ活性層膜８４）をエッチングすればよい。すなわち、本実施形態の半導体光素子１及びその製造方法によれば、除去工程におけるエッチング深さが比較的浅くて済むので、図１３（ｃ）に示したような異常成長を回避できる。
【００６０】
また、本実施形態による半導体光素子１の製造方法においては、活性層４６（ＩｎＧａＡｓＰ活性層膜９２）を成長させる前工程としてｎ型ＩｎＰ基板４が収容された反応室内の温度を上昇させる際に、反応室内にＰＨ３及びＡｓＨ３を含むガスを供給している。これにより、除去工程において露出したｎ型半導体層８（ｎ型ＩｎＰ半導体膜８２）表面にＩｎＡｓＰ膜９０が形成される。この結果、本実施形態の半導体光素子１は、活性層４６とｎ型半導体層８との間にＩｎＡｓＰ層４４を有することとなる。
【００６１】
このように、ＩｎＰからなるｎ型半導体層８（ｎ型ＩｎＰ半導体膜８２）をＩｎＡｓＰ層４４（ＩｎＡｓＰ膜９０）で覆うことによって、ＩｎＰのマストランスポートが抑制される。すなわち、上記製造方法の第２の活性層形成工程（図７（ａ）及び図７（ｂ）参照）において、ＩｎＰからなるｎ型半導体層８（ｎ型ＩｎＰ半導体膜８２）の露出表面をＩｎＡｓＰ膜９０で覆うことにより、活性層４６（ＩｎＧａＡｓＰ活性層膜９２）を成長させる際に、ｎ型半導体層８（ｎ型ＩｎＰ半導体膜８２）を構成するＩｎＰのマストランスポートを抑制できる。従って、図１４（ｃ）に示したような活性層の湾曲を抑えることができる。
【００６２】
このように、本実施形態の半導体光素子１及びその製造方法によれば、活性層４６（ＩｎＧａＡｓＰ活性層膜９２）の異常成長を回避でき、また、ｎ型半導体層８（ｎ型ＩｎＰ半導体膜８２）を構成するＩｎＰのマストランスポートを低減して活性層４６（ＩｎＧａＡｓＰ活性層膜９２）の湾曲を抑えることができるので、隣り合う活性層６及び４６同士を好適に光結合できる集積型の半導体光素子を提供できる。
【００６３】
また、本実施形態では、ＩｎＰ基板４の主面４ａにおけるエッチピット密度は５００ｃｍ−２以下となっている。ここで、図１２は、本発明者の実験による、ＩｎＰ基板４のエッチピット密度と、活性層４６のフォトルミネッセンス（ＰＬ）発光強度との関係を示すグラフである。図１２に示すように、ＩｎＰ基板４のエッチピット密度が５００ｃｍ−２を超えると、活性層４６のＰＬ発光強度が急激に低下することがわかった。この低下は、ＩｎＰ基板４の主面４ａにおけるエッチピットに起因する活性層４６内部の結晶欠陥によるものと推測される。これに対して、図１２に示すように、ＩｎＰ基板４の表面のエッチピット密度が５００ｃｍ−２以下であれば、活性層４６においてＰＬ発光強度が十分に得られることがわかった。
【００６４】
従来より、ドライエッチングにより露出した表面上にＩｎＰ系化合物層（例えば活性層）を成長させる際には、該ＩｎＰ系化合物層内の結晶欠陥や転位を低減する目的で、ＩｎＰバッファ層を或る程度成長させてからその上に活性層を成長させていた。本実施形態においてはＩｎＡｓＰ層４４（ＩｎＡｓＰ膜９０）をｎ型半導体層８（ｎ型ＩｎＰ半導体膜８２）上に成長させているが、ＩｎＡｓＰ層４４（ＩｎＡｓＰ膜９０）は、下層となるｎ型半導体層８（ｎ型ＩｎＰ半導体膜８２）よりも格子定数が大きいため、ＩｎＡｓＰ層４４（ＩｎＡｓＰ膜９０）の内部には格子歪による結晶欠陥が生じ易い。そして、ＩｎＡｓＰ層４４（ＩｎＡｓＰ膜９０）の結晶欠陥は活性層４６（ＩｎＧａＡｓＰ活性層膜９２）へ伝わり、ＰＬ発光強度を低下させる要因となる。
【００６５】
図１２に示した実験結果は、表面のエッチピット密度が５００ｃｍ−２以下のＩｎＰ基板をＩｎＰ基板４として用いることにより、該ＩｎＰ基板４上に成長したｎ型半導体層８（ｎ型ＩｎＰ半導体膜８２）の表面におけるエッチピット密度が極めて小さくなったためと推測される。すなわち、ｎ型半導体層８（ｎ型ＩｎＰ半導体膜８２）の表面におけるエッチピット密度が極めて小さくなることによって、エッチングにより露出したｎ型半導体層８（ｎ型ＩｎＰ半導体膜８２）の表面上に活性層４６（ＩｎＧａＡｓＰ活性層膜９２）を結晶性良く成長させることができる。以上のことから、ＩｎＰ基板４の主面４ａにおけるエッチピット密度を５００ｃｍ−２以下とすることにより、活性層４６（ＩｎＧａＡｓＰ活性層膜９２）の結晶欠陥や転位を効果的に抑制できるので、活性層４６（ＩｎＧａＡｓＰ活性層膜９２）のＰＬ発光強度を十分に得ることができるとともに、素子特性を長期にわたり安定して維持できる。
【００６６】
本発明による半導体光素子及びその製造方法は、上記した実施形態に限られるものではなく、他にも様々な変形が可能である。例えば、上記実施形態ではメサストライプ状の光導波路部を備える半導体光素子が例示されているが、これ以外にも様々な集積型半導体光素子に対して本発明を適用できる。また、上記実施形態ではＩｎＡｓＰ層が半導体変調素子部に形成されているが、これは上記実施形態において半導体変調素子部の活性層が半導体レーザ素子部の活性層よりも後に形成されたことによるものであり、工程の順序によっては、半導体レーザ素子部側にＩｎＡｓＰ層が形成されてもよい。
【００６７】
また、上記実施形態では集積型の半導体光素子の一例として半導体レーザ素子部及び半導体変調素子部を備えるものを示したが、本発明は、半導体レーザ素子、半導体変調素子、光合分波器、或いは光導波路といった機能素子を同一基板上に複数備える半導体光素子に適用できる。
【図面の簡単な説明】
【００６８】
【図１】図１は、本発明の半導体光素子の一実施形態を示す切欠き斜視図である。
【図２】図２は、図１に示すＩ−Ｉ線に沿った断面、すなわち半導体光素子を構成する半導体レーザ素子部の側面断面を示す図である。
【図３】図３は、図１に示すII−II線に沿った断面、すなわち半導体光素子を構成する半導体変調素子部の側面断面を示す図である。
【図４】図４は、図１に示すIII−III線に沿った半導体光素子の断面を示す側面断面図である。
【図５】図５は、光導波路部に沿った半導体光素子の側面断面と、半導体光素子に接続される電源とを示す図である。
【図６】図６（ａ）及び図６（ｂ）は、半導体光素子の製造工程を示す斜視図である。
【図７】図７（ａ）及び図７（ｂ）は、半導体光素子の製造工程を示す斜視図である。
【図８】図８（ａ）及び図８（ｂ）は、半導体光素子の製造工程を示す斜視図である。
【図９】図９（ａ）及び図９（ｂ）は、半導体光素子の製造工程を示す斜視図である。
【図１０】図１０（ａ）及び図１０（ｂ）は、半導体光素子の製造工程を示す斜視図である。
【図１１】図１１は、半導体光素子の製造工程を示す斜視図である。
【図１２】図１２は、ＩｎＰ基板のエッチピット密度と、活性層のフォトルミネッセンス（ＰＬ）発光強度との関係を示すグラフである。
【図１３】図１３（ａ）〜図１３（ｃ）は、集積型の半導体光素子を製造する際の従来の問題点を説明するための側面断面図である。
【図１４】図１４（ａ）〜図１４（ｃ）は、集積型の半導体光素子を製造する際の従来の問題点を説明するための側面断面図である。
【符号の説明】
【００６９】
１…半導体光素子、２ａ…半導体レーザ素子部、２ｂ…半導体変調素子部、２ｃ…素子分離部、４…ＩｎＰ基板、６，４６…活性層、８…ｎ型半導体層、１０，５０…ｐ型半導体層、１２，５２…半導体メサ部、１２ａ，５２ａ…光導波路部、１２ｂ，５２ｂ…半導体埋込層、１４…高抵抗半導体層、１６…ｎ型半導体層、１８…トレンチ、２０…ｐ型半導体層、２２，５４…コンタクト層、２４…絶縁部、２８，５８…アノード電極、３０，６０…パッド電極、３２…カソード電極、３４…回折格子、４４…ＩｎＡｓＰ層、６２…分離部、６４…境界面。
【図１】
2007103803.tif 000003
【図２】
2007103803.tif 000004
【図３】
2007103803.tif 000005
【図４】
2007103803.tif 000006
【図５】
2007103803.tif 000007
【図６】
2007103803.tif 000008
【図７】
2007103803.tif 000009
【図８】
2007103803.tif 000010
【図９】
2007103803.tif 000011
【図１０】
2007103803.tif 000012
【図１１】
2007103803.tif 000013
【図１２】
2007103803.tif 000014
【図１３】
2007103803.tif 000015
【図１４】
2007103803.tif 000016