(57)【要約】【課題】本発明は、導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法を提供する。【解決手段】多数のチップパッド、チップパッドと電気的に連結されるバンプ本体と前記バンプ本体の上部に設けられて外部に露出し、弾力性がある素材からなる弾力部及び前記弾力部を取り囲んだ導電層を含む導電性粒子を含むバンプを備える。これにより、非等方性伝導が効果的に行われるようにできてより少なく数の導電性粒子だけを使用することによってコストを節減できる。【選択図】図１Ｂ
2007103953.tif 000002
【特許請求の範囲】
【請求項１】
多数のチップパッド；及び
前記チップパッドと電気的に連結されるバンプ本体と前記バンプ本体の上部に設けられて外部に露出し、弾力性がある素材からなる弾力部及び前記弾力部を取り囲んだ導電層を含む導電性粒子を含むバンプを備えることを特徴とする半導体チップ。
【請求項２】
前記バンプ本体の上端に設けられる導電性粒子の所定部分は前記バンプ本体に埋没されることを特徴とする請求項１に記載の半導体チップ。
【請求項３】
前記バンプ本体は、導電性粒子を含有しない導電性粒子非含有膜上に導電性粒子を含有する導電性粒子含有膜が積層された形状を有することを特徴とする請求項１に記載の半導体チップ。
【請求項４】
前記バンプ本体の内部に設けられる導電性粒子をさらに含むことを特徴とする請求項１に記載の半導体チップ。
【請求項５】
前記バンプ本体はＡｕ、Ｎｉ、Ｃｕ又はこれらの合金からなることを特徴とする請求項１に記載の半導体チップ。
【請求項６】
前記導電性粒子はボール形状を有することを特徴とする請求項１に記載の半導体チップ。
【請求項７】
前記導電性粒子の導電層は、最外郭の絶縁層を含まず外部に露出することを特徴とする請求項１に記載の半導体チップ。
【請求項８】
多数のチップパッドを含む半導体チップを提供する段階；及び
前記チップパッドと電気的に連結されるバンプ本体と前記バンプ本体の上部に設けられて外部に露出し、弾力性がある素材からなる弾力部及び前記弾力部を取り囲んだ導電層を含む導電性粒子を含むバンプを形成する段階を備えることを特徴とする半導体チップの製造方法。
【請求項９】
前記バンプを形成する段階は、前記導電性粒子を含有しない鍍金液を使用する鍍金法で導電性粒子非含有膜からなった下部バンプを形成する段階；及び
前記下部バンプ上に前記導電性粒子を含有する鍍金液を使用する鍍金法で導電性粒子含有膜からなった上部バンプを形成する段階を備えることを特徴とする請求項８に記載の半導体チップの製造方法。
【請求項１０】
前記バンプを形成する段階は、導電性粒子を含有する鍍金液を使用する鍍金法で前記バンプ本体の内部に前記導電性粒子が埋没されたバンプを形成する段階であることを特徴とする請求項８に記載の半導体チップの製造方法。
【請求項１１】
前記バンプ本体はＡｕ、Ｎｉ、Ｃｕ又はこれらの合金からなることを特徴とする請求項８に記載の半導体チップの製造方法。
【請求項１２】
前記導電性粒子はボール形状を有することを特徴とする請求項８に記載の半導体チップの製造方法。
【請求項１３】
前記導電性粒子は、最外郭の絶縁層を含まず外部に露出することを特徴とする請求項８に記載の半導体チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体チップ及びこれの製造方法に係り、さらに詳細には、より効率的な半導体チップ及びこれの製造方法に関する。
【背景技術】
【０００２】
半導体チップの軽薄、小型化傾向が外部基板上に実装する方法に示されたことがフリップチップである。フリップチップとは、半導体チップの上部にバンパーを形成してバンパーと外部基板を直接電気的に連結できる半導体チップである。
【０００３】
フリップチップを用いれば、適用される製品の薄型化及び小型化を可能とする長所だけではなく、外部基板との連結距離及びインダクタンスを減少させる効果もある。
【０００４】
従来のフリップチップ組み合わせ技術は半田バンプ、スタッドバンプ、金バンプのような技術に基づいて発展されてくるが、最近ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）を用いたフリップチップ組み合わせ技術が多くの部分で活用されている。ＡＣＦは、接着樹脂と導電性粒子から構成されている。接着樹脂は半導体チップと外部基板を接着させる。そして、導電性粒子はポリマーを核として、金属層及び絶縁層を順序通り取り囲んでいる。
【０００５】
外部基板との連結時、導電性粒子の絶縁層は圧力を受けて割れて導電性粒子の金属層が露出して非等方性伝導を可能なようにするが、導電性粒子の絶縁層が割れない場合には導電性粒子の金属層が露出しないことによって、電気的に連結されない問題が発生し得る。
【０００６】
また、ＡＣＦ内に外部基板との連結に関与しない多数の導電性粒子を含有することによって高コスト化する。
【特許文献１】特開２００５−１２９７５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的課題は、効率的なバンプを備える半導体チップを提供することにある。
【０００８】
本発明が解決しようとする他の技術的課題は、効率的なバンプを備える半導体チップを製造する方法を提供することにある。
【０００９】
本発明の技術的課題は以上で言及した技術的課題に制限されないし、言及されないまた他の技術的課題は以下の記載から当業者に明確に理解され得る。
【課題を解決するための手段】
【００１０】
前記技術的課題を達成するための本発明の一実施形態による半導体チップは、多数のチップパッド及びチップパッドと電気的に連結されるバンプ本体とバンプ本体の上部に設けられて外部に露出し、弾力性がある素材からなる弾力部及び前記弾力部を取り囲んだ導電層を含む導電性粒子を含むバンプを備える。
【００１１】
バンプ本体の上端に設けられる導電性粒子の所定部分はバンプ本体に埋没できる。
【００１２】
バンプ本体は、導電性粒子を含有しない導電性粒子非含有膜上に導電性粒子を含有する導電性粒子含有膜が積層された形状を有することができる。
【００１３】
バンプ本体の内部に設けられる導電性粒子をさらに含むことができる。
【００１４】
バンプ本体はＡｕ、Ｎｉ、Ｃｕ又はこれらの合金からなることができ、半導体チップのバンプはこれらの材料からなるバンプの組み合わせであってもよい。
【００１５】
導電性粒子はボール形状を有することができる。
【００１６】
導電性粒子の導電層は、最外郭の絶縁層を含まず外部に露出できる。
【００１７】
前記他の技術的課題を達成するための本発明の一実施形態による半導体チップの製造方法は、多数のチップパッドを含む半導体チップを提供する段階及びチップパッドと電気的に連結されるバンプ本体とバンプ本体の上部に設けられて外部に露出し、弾力性がある素材からなる弾力部及び弾力部を取り囲んだ導電層を含む導電性粒子を含むバンプを形成する段階を備える。
【００１８】
バンプを形成する段階は、導電性粒子を含有しない鍍金液を使用する鍍金法で導電性粒子非含有膜からなった下部バンプを形成する段階及び下部バンプ上に導電性粒子を含有する鍍金液を使用する鍍金法で導電性粒子含有膜からなった上部バンプを形成する段階を含むことができる。
【００１９】
バンプを形成する段階は、導電性粒子を含有する鍍金液を使用する鍍金法で前記バンプ本体の内部に前記導電性粒子が埋没されたバンプを形成できる。
【００２０】
バンプ本体はＡｕ、Ｎｉ、Ｃｕ又はこれらの合金からなることができる。
【００２１】
導電性粒子はボール形状を有することができる。
【００２２】
導電性粒子は、最外郭の絶縁層を含まず外部に露出され得る。
【００２３】
その他実施形態の具体的な事項は詳細な説明及び図面に含まれている。
【発明の効果】
【００２４】
上述したような本発明によれば、次の通りの効果が一つ或いはその以上がある。
【００２５】
本発明の実施形態による半導体チップのバンプは、バンプ本体の上端にのみ導電性粒子を含む。すなわち、伝導が行われない部分に不要なように導電性粒子を含まないことによって非等方性伝導が効果的に行われるようにできる。従って、より少なく数の導電性粒子だけを使用することによってコストを節減できる。また、絶縁層が除去された導電性粒子を鍍金方式を使用してバンプ本体に存在するようにすることによって導電性粒子を取り囲む絶縁層の形成時要求された工程及び製造コストを減少させることができる。そして、導電性粒子で導電層が外部にそのまま露出するため外部基板との接触抵抗を減少させることができる。
【発明を実施するための最良の形態】
【００２６】
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
【００２７】
図１Ａ〜図１Ｃを参照して、本発明の第１の実施形態による半導体チップを説明する。
【００２８】
図１Ａ〜図１Ｃを参照すれば、本発明の第１の実施形態による半導体チップ１００は、基板１１０、半導体チップパッド１２０、パッシベーション層１３０、バンプ下部構造物１４０及びバンプ１８０を含む。
【００２９】
基板１１０は、微細半導体素子が形成される領域である。基板１１０はシリコンからなることができ、基板１１０の上部には絶縁層と一緒にトランジスタ、キャパシタなどのような微細半導体素子が形成できる。基板１１０の上部には外部基板の微細半導体素子と基板１１０内の微細半導体素子を電気的に連結させる通路になる多数の半導体チップパッド１２０が設けられる。
【００３０】
半導体チップパッド１２０は、基板１１０の最上部配線であって、外部基板の微細半導体素子と基板１１０内の微細半導体素子を電気的に連結させる。半導体チップパッド１２０はアルミニウム、銅から構成されて電気抵抗を減らすことができる。
【００３１】
パッシベーション層１３０は、基板１１０の微細半導体素子を保護する。パッシベーション層１３０は基板１１０の上部に形成される。パッシベーション層１３０には、外部微細半導体素子と連結するための開口部が半導体チップパッド１２０の上部に形成される。パッシベーション層１３０は、半導体チップパッド１２０と重ねる形状を有することができる。
【００３２】
バンプ下部構造物１４０は、半導体チップパッド１２０を保護し、半導体チップパッド１２０とバンプ１８０の接着性を向上させ、バンプ１８０のシード層になる。バンプ下部構造物１４０は、半導体チップパッド１２０とバンプ１８０の間に存在する。バンプ下部構造物１４０は、Ｔｉ、ＴｉＷなどに構成できる。
【００３３】
バンプ１８０は、基板１１０から突出して基板１１０の微細半導体素子と外部基板の微細半導体素子を容易に電気的に連結させる。バンプ１８０は、電気鍍金又は無電解鍍金によってバンプ下部構造物１４０の上部に形成できる。
【００３４】
バンプ１８０は、本体１６０と導電性粒子１７０を含む。
【００３５】
バンプ本体１６０は、バンプ下部構造物１４０の上部で突出して形成される。本実施形態では、バンプ下部構造物１４０の上部に形成されたが、バンプ下部構造物１４０が形成されない場合にはバンプ本体１６０が半導体チップパッド１２０の上部に形成できる。
【００３６】
導電性粒子１７０は、外部基板と直接相接する部分としてバンプ１８０の上端に存在する。導電性粒子１７０は、弾力性がある弾力部１７１と弾力部１７１を取り囲む導電層１７２から構成される。
【００３７】
従って、導電性粒子１７０は、弾力性を有するようになって外部基板と接触時、圧力によって収縮してより広い面積で接触できる。
【００３８】
導電性粒子１７０は、バンプ１８０の上端に複数個存在して外部基板との接触面を広めることができる。複数の導電性粒子１７０はバンプ１８０の上端で同一な高さに存在して外部基板との接触を容易にできる。また、導電性粒子１７０は、外部基板との接触時、圧力が加えられるとき、より広い面積で接触するためにボール形状を有することが好ましい。
【００３９】
導電性粒子１７０の弾力部１７１は、ポリマーから構成され、導電性粒子１７０の導電層１７２はＮｉ、Ａｕから構成されるか、或いはこれらが積層された構造でありうる。
【００４０】
導電性粒子１７０は、バンプ本体１６０の上部に所定部分陥没されて、導電性粒子１７０とバンプ本体１６０の間の結合力を高め、電気伝導度を高めることができる。
【００４１】
バンプ本体１６０は、導電性粒子を含有しない導電性粒子非含有膜１６１と導電性粒子を含有する導電性粒子含有膜１６２の積層膜から構成できる。
【００４２】
導電性粒子非含有膜１６１は、バンプ下部構造物１４０の上部に形成され、外部基板と電気的に連結されるための適切な高さを形成する。導電性粒子非含有膜１６１はＡｕ、Ｃｕ、Ｎｉから構成できる。
【００４３】
導電性粒子含有膜１６２は、導電性粒子非含有膜１６１の上部に形成され、導電性粒子１７０より薄い厚さを有して導電性粒子１７０が容易に外部に露出するようにできる。
【００４４】
図２は、本発明の第２の実施形態によるバンプ１８０’を備える半導体チップの一部を示した断面図である。
【００４５】
図２を参照すれば、本発明の第２の実施形態による半導体チップのバンプ１８０’はバンプ本体１６０’の上端だけではなく、内部にも導電性粒子１７０が存在する。従って、第２の実施形態によるバンプ１８０’は一回の鍍金だけで容易に形成できる。
【００４６】
図３Ａ〜図３Ｇを参照して、本発明の第１の実施形態による半導体チップを形成する方法を説明する。
【００４７】
図３Ａに示すように、半導体チップを形成するためには、先ず基板１１０、基板１１０の上部に設けられる半導体チップパッド１２０と基板１１０及び半導体チップパッド１２０を覆うパッシベーション層１３０を形成する。
【００４８】
次に、図３Ｂに示すように、パッシベーション層１３０とチップパッドの上部にバンプ下部構造物１４０を形成する。
【００４９】
その次に、図３Ｃに示すようにバンプ下部構造物１４０の上部にフォトレジスト１５０を形成する。
【００５０】
次に、図３Ｄに示すように、チップパッドの上部に存在するフォトレジスト１５０を除去してバンプ１８０を形成するためのバンプパターン部１５１を形成する。
【００５１】
その次に、図３Ｅに示すように、バンプパターン部１５１に導電性粒子非含有膜１６１を形成するために１次鍍金を実施する。１次鍍金は、導電性粒子を含まない鍍金液を使用する電気鍍金又は無電解鍍金で実施できる。
【００５２】
次に、図３Ｆに示すように、導電性粒子含有膜１６２を形成するために２次鍍金を実施する。２次鍍金は、導電性粒子１７０を含有する鍍金液を使用する鍍金で実施できる。この時、導電性粒子１７０を導電性粒子含有膜１７２と一緒に鍍金になることができるように鍍金液に基板１１０方向に流れを形成できる。導電性粒子１７０は、鍍金を通じてバンプ１８０上端にだけ存在するようにできるため従来のＡＣＦを構成した導電性粒子とは違って最外郭の絶縁層が不要である。従って、従来の導電性粒子の製造時絶縁層を製造するための工程を省略でき、接触抵抗側面でも相当な改善効果を示すことができる。
【００５３】
その次に、図３Ｇに示すように、フォトレジスト１５２を除去し、バンプ下部構造物１４０をバンプ１８０の下部にだけ残すため湿式エッチを行う。
【００５４】
第２の実施形態によるバンプ１８０’の場合には、前記１次鍍金を省略し、２次鍍金だけを実施することによって形成できるためこれについての説明は省略する。
【００５５】
次に、本発明の実施形態による半導体チップを外部基板に実装する方法について説明する。
【００５６】
本発明の実施形態による半導体チップを実装するためには先ず、外部基板上にＮＣＦ（ＮｏｎＣｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）又はＮＣＰ（ＮｏｎＣｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）を設置させる。次に、外部基板と半導体チップが電気的に連結されるように整列した後、導電性粒子を外部基板のパッドと接触するようにする。この時、加熱と加圧が行われて導電性粒子が弾力性によって収縮するようにして導電性粒子と外部基板のパッドの間の接触面積を広める。これと同時に、ＮＣＦ又はＮＣＰによって半導体チップと外部基板が接着される。これとは違って、ＮＣＦ又はＮＣＰを使用せず接着物質をアンダーフィルすることによって、外部基板上に半導体チップを実装できる。
【００５７】
本発明の実施形態による半導体チップは、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）など多様な方式によってパッケージングできる。また、本発明の実施形態によるバンプは半導体チップだけではなく、半導体チップが実装される外部基板上にも形成されて半導体チップが実装されるようにできる。
【００５８】
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
【００５９】
上述したような本発明によれば、次の通りの効果が一つ或いはその以上あるが、その効果が一番目、本発明の実施形態による半導体チップのバンプは、バンプ本体の上端にのみ導電性粒子を含む。すなわち、伝導が行われない部分に不要なように導電性粒子を含まないことによって非等方性伝導が効果的に行われるようにできる。従って、より少なく数の導電性粒子だけを使用することによってコストを節減できる。二番目、また絶縁層が除去された導電性粒子を鍍金方式を使用してバンプ本体に存在するようにすることによって導電性粒子を取り囲む絶縁層の形成時要求された工程及び製造コストを減少させることができる。三番目、そして、導電性粒子で導電層が外部にそのまま露出するため外部基板との接触抵抗を減少させることができる。
【産業上の利用可能性】
【００６０】
本発明の導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法は、高集積回路半導体素子、プロセッサ、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）素子、光電子素子、ディスプレイ素子、などの電子素子に適用されうる。特に、本発明は高速特性が要求されるＣＰＵ、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）、ＣＰＵとＤＳＰの組み合わせ、ＡＳＩＣ、ロジック素子、ＳＲＡＭなどにさらに有用であるものである。但し、前述した導電性粒子を含むバンプを備える半導体チップ及びこれを製造する方法が適用される素子は例示的なものに過ぎない。
【図面の簡単な説明】
【００６１】
【図１Ａ】本発明の第１の実施形態による半導体チップの斜視図である。
【図１Ｂ】図１ＡをＢ−Ｂ’方向に切ったバンプを含む断面図である。
【図１Ｃ】本発明の第１の実施形態による導電性粒子の断面図である。
【図２】本発明の第２の実施形態によるバンプを含む半導体チップの一部を示した断面図である。
【図３Ａ】本発明の第２の実施形態による半導体チップを形成する方法を示した半導体チップの一部断面図である。
【図３Ｂ】本発明の第２の実施形態による半導体チップを形成する方法を示した半導体チップの一部断面図である。
【図３Ｃ】本発明の第２の実施形態による半導体チップを形成する方法を示した半導体チップの一部断面図である。
【図３Ｄ】本発明の第２の実施形態による半導体チップを形成する方法を示した半導体チップの一部断面図である。
【図３Ｅ】本発明の第２の実施形態による半導体チップを形成する方法を示した半導体チップの一部断面図である。
【図３Ｆ】本発明の第２の実施形態による半導体チップを形成する方法を示した半導体チップの一部断面図である。
【図３Ｇ】本発明の第２の実施形態による半導体チップを形成する方法を示した半導体チップの一部断面図である。
【符号の説明】
【００６２】
１００：半導体チップ
１１０：基板
１２０：半導体チップパッド
１３０：パッシベーション層
１４０：バンプ下部構造物
１５０：フォトレジスト
１６０：バンプ本体
１７０：導電性粒子
１８０：バンプ
【図１Ａ】
2007103953.tif 000003
【図１Ｂ】
2007103953.tif 000004
【図１Ｃ】
2007103953.tif 000005
【図２】
2007103953.tif 000006
【図３Ａ】
2007103953.tif 000007
【図３Ｂ】
2007103953.tif 000008
【図３Ｃ】
2007103953.tif 000009
【図３Ｄ】
2007103953.tif 000010
【図３Ｅ】
2007103953.tif 000011
【図３Ｆ】
2007103953.tif 000012
【図３Ｇ】
2007103953.tif 000013