(57)【要約】      （修正有）【課題】解析時間を短縮し、大規模化に対応可能とされ、高精度解析を可能とするインダクタンス解析システムの提供。          【解決手段】信号電流に対応する帰還電流の未結合電流の始点を、前記電源プレーン１上の前記信号スルーホール３近辺に配置した状態の前記電源プレーン１の情報を入力し、前記電源プレーン１内でのポテンシャル分布を求め、得られた前記電源プレーン１内でのポテンシャル分布を出力する。前記電源プレーン１内での前記信号スルーホール３から前記電源スルーホール２までの未結合インダクタンスを評価可能としている。前記信号スルーホール３から前記電源スルーホール２までの未結合インダクタンスLを、抵抗Rで表し、電圧の増分ΔVが、未結合インダクタンスLと、電流の時間変化率の積で表されるという関係ΔV＝LΔI/Δｔを、電圧Vが、前記抵抗Rと未結合電流Iの積で表されるという関係、V＝R×Iに置き換えてポテンシャル解析を行う。【選択図】図２
2007041867.tif 000002
【特許請求の範囲】
【請求項１】
電源プレーンを含む積層型基板のインダクタンス解析システムであって、
信号スルーホールの位置情報に基づき、信号電流に対応する帰還電流の未結合電流の始点を、前記電源プレーン上の前記信号スルーホール近辺に配置した状態の前記電源プレーンの情報を入力し、前記電源プレーン内でのポテンシャル分布を求める解析手段と、
得られた前記電源プレーン内でのポテンシャル分布を出力する手段と、
を備え、前記電源プレーン内での前記信号スルーホールから、電源スルーホール及び／又は電源ビアまでの未結合インダクタンスを評価可能としている、ことを特徴とするインダクタンス解析システム。
【請求項２】
前記解析手段は、前記信号スルーホールから前記電源スルーホール及び／又は電源ビアまでの未結合インダクタンスLを、抵抗Rで表し、電圧Vが、前記抵抗Rと未結合電流Iの積で表されるという関係、V＝R×Iに基づき、前記ポテンシャル解析を行う、ことを特徴とする請求項１記載のインダクタンス解析システム。
【請求項３】
前記解析手段は、前記未結合電流の始点に熱源を配置したものとして、前記電源プレーン内での２次元の熱拡散を解析することで、前記ポテンシャル解析を行う、ことを特徴とする請求項１記載のインダクタンス解析システム。
【請求項４】
前記解析手段は、前記抵抗Rを熱抵抗とし、前記未結合電流の始点に熱源を配置したものとして、前記電源プレーン内での２次元の温度分布を解析することで、前記ポテンシャル解析を行う、ことを特徴とする請求項２記載のインダクタンス解析システム。
【請求項５】
前記電源プレーンは、グランドプレーンであり、
前記電源スルーホール及び／又は電源ビアは、グランドスルーホール及び／又はグランドビアである、ことを特徴とする請求項１記載のインダクタンス解析システム。
【請求項６】
前記解析手段は、電源プレーン形状とスルーホール及び／又はビアの位置情報を入力し、
信号スルーホール及び／又はビアの位置を高ポテンシャル、グランドスルーホール・ビアを０ポテンシャルとする２次元解析モデルに基づき、ポテンシャル解析を行う、ことを特徴とする請求項１記載のインダクタンス解析システム。
【請求項７】
前記スルーホール及び／又はビア位置を修正して、電源プレーン内のポテンシャル分布を再計算し、
前記電源プレーン内でのポテンシャル分布が均一となるように、スルーホール及び／又はビアの位置を求める、ことを特徴とする請求項１記載のインダクタンス解析システム。
【請求項８】
電源プレーンを含む積層型の基板の設計方法であって、
信号スルーホールの位置情報に基づき、信号電流に対応する帰還電流の未結合電流の始点を、前記電源プレーン上の前記信号スルーホール近辺に配置する工程と、
前記電源プレーンの情報を入力し、前記電源プレーン内でのポテンシャル分布を求める工程と、
得られた前記電源プレーン内でのポテンシャル分布を出力する工程と、
を含み、前記電源プレーン内での前記信号スルーホールから電源スルーホール及び／又は電源ビアまでの未結合インダクタンスを評価可能としている、ことを特徴とする基板設計方法。
【請求項９】
前記信号スルーホールから前記電源スルーホール及び／又は電源ビアまでの未結合インダクタンスLを、抵抗Rで表し、電圧Vが、前記抵抗Rと未結合電流Iの積で表されるという関係、V＝R×Iに置き換えることで、前記ポテンシャル分布を求める、ことを特徴とする請求項８記載の基板設計方法。
【請求項１０】
前記未結合電流の始点に熱源を配置したものとして、前記電源プレーン内での２次元の熱拡散を解析することで、前記ポテンシャル分布を求める、ことを特徴とする請求項８記載の基板設計方法。
【請求項１１】
前記抵抗Rを熱抵抗とし、前記未結合電流の始点に熱源を配置したものとして、前記電源プレーン内での２次元の温度分布を解析することで、前記ポテンシャル解析を行う、ことを特徴とする請求項９記載の基板設計方法。
【請求項１２】
前記電源プレーンは、グランドプレーンであり、
前記電源スルーホール及び／又は電源ビアは、グランドスルーホール及び／又はグランドビアである、ことを特徴とする請求項８記載の基板設計方法。
【請求項１３】
前記解析手段は、電源プレーン形状と、スルーホール及び／又はビア位置を入力し、
信号スルーホール及び／又はビア位置を高ポテンシャル、グランドスルーホール及び／又はビアを０ポテンシャルとする２次元解析モデルに基づき、前記ポテンシャル分布を求める、ことを特徴とする請求項８記載の基板設計方法。
【請求項１４】
前記スルーホール及び／又はビアの位置を修正して、電源プレーン内のポテンシャル分布を再計算し、
前記電源プレーン内でのポテンシャル分布が均一となるように、スルーホール及び／又はビアの位置を求める、ことを特徴とする請求項８記載の基板設計方法。
【請求項１５】
電源プレーンを含む積層型基板のインダクタンスを解析するシステムを構成するコンピュータに、
信号スルーホールの位置情報に基づき、信号電流に対応する帰還電流の未結合電流の始点を、前記電源プレーン上の前記信号スルーホール近辺に配置した状態の前記電源プレーンの情報を入力し、前記電源プレーン内でのポテンシャル分布を求める処理と、
得られた前記電源プレーン内でのポテンシャル分布を出力する処理と、
を実行させる、ことを特徴とするプログラム。
【請求項１６】
前記信号スルーホールから電源スルーホール及び／又は電源ビアまでの未結合インダクタンスLを、抵抗Rで表し、電圧Vが、前記抵抗Rと未結合電流Iの積で表されるという関係、V＝R×Iに置き換えて、前記ポテンシャル分布を求める、ことを特徴とする請求項１５記載のプログラム。
【請求項１７】
前記未結合電流の始点に熱源を配置したものとして、前記電源プレーン内での２次元の熱拡散を解析することで、前記ポテンシャル分布を求める、ことを特徴とする請求項１５記載のプログラム。
【請求項１８】
前記電源プレーンは、グランドプレーンであり、
前記電源スルーホール及び／又は電源ビアは、グランドスルーホール及び／又はグランドビアである、ことを特徴とする請求項１５記載のプログラム。
【請求項１９】
電源プレーン形状と、スルーホール及び／又はビアの位置情報を入力し、
信号スルーホール及び／又はビアの位置を高ポテンシャル、グランドスルーホール及び／又はビアを０ポテンシャルとする２次元解析モデルに基づき、前記ポテンシャル分布を求める、ことを特徴とする請求項１５記載のプログラム。
【請求項２０】
前記スルーホール及び／又はビアの位置を修正して、電源プレーン内のポテンシャル分布を再計算し、
前記電源プレーン内でのポテンシャル分布が均一となるように、スルーホール及び／又はビアの位置を求める、ことを特徴とする請求項１５記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の設計製造技術に関し、特に、半導体パッケージ基板等の設計・製造に好適な解析システムと方法並びにプログラムに関する。
【背景技術】
【０００２】
コア層とビルドアップ層を備え、一主面に半導体チップを搭載し反対面にＢＧＡ（Ball Grid Array）端子を備え、半導体チップの電極をＢＧＡ面に導くパッケージ基板は、電源、グランドが、それぞれプレーンとして設けられており、インダクタンスが小さく、ノイズが小さいことから、広く用いられている。しかしながら、近時、ＬＳＩの動作周波数の高速化に伴い、電源、グランドのノイズが増大し、特に、同時スイッチングノイズ等は、深刻な課題となっている。
【０００３】
図６を参照して説明する。複数の出力バッファでの同時の立ち上がり遷移時（出力バッファの駆動波形は同時にＬＯＷからＨＩＧＨに遷移）に、複数本の信号電流が同時に変化し、帰還電流の変化により電源インピーダンス（インダクタンス成分Ｌ）により同時切替ノイズΔＶ＝ｎ×L×ｄｉ／ｄｔが発生する。ただし、ｎは、同時に切換が生じる信号の本数（切換信号本数）、Ｌは電源インダクタンスである。例えば、動作周波数（転送速度）が数ＧＨｚでＩＯが数十本というような、多ピン化、高速動作時に、同時切替ノイズ低減が課題となる。
【０００４】
なお、特許文献１に詳細に説明されているように、グランドプレーン上に信号配線があるとき、信号配線に信号電流が流れると、信号電流と逆行する向きに帰還電流が流れる。信号電流は進行方向に対して垂直な方向に電磁場を発生し、信号配線直下の帰還電流の発生する電磁場と互いに結合し、信号配線直下では、インダクタンスが低い。信号配線直下のグランドプレーンのインダクタンスが低いため、帰還電流は、信号配線直下を集中して流れる。帰還電流と未結合電流の関係を説明する。なお、未結合電流は、信号電流と電磁的に結合しない帰還電流をいう。未結合インダクタンスは、未結合電流に起因するインダクタンスをいう。互いに対向するグランドプレーンはグランドスルーホールで接続され、信号配線は、信号スルーホールで接続され、グランドプレーンを貫通している。信号配線に電流が流れると、グランドプレーン上を信号電流と逆向きに帰還電流が流れ、帰還電流は、結合電磁場により、信号配線直下を流れるが、グランドスルーホールに向かう未結合電流の電磁場とは結合していず、インダクタンス（未結合インダクタンス）は高くなる。すなわち、未結合電流が多く流れると、グランドインダクタンスは高くなる。未結合電流は、信号電流に対応して流れるため、グランドスルーホールに対して信号スルーホールが多いと、未結合電流は多く流れる。複数の未結合電流が１つのグランドスルーホールに集中すると、電流経路に重なりが生じる。インダクタンスは、信号スルーホールとグランドスルーホールの距離により比例して増大するが、電流の重なりによっては、同じ距離で何倍も増加し、信号スルーホールとグランドスルーホールの距離を近くし、信号スルーホールに対するグランドスルーホールの個数割合を高くすることが重要であることが知られている。なお、特許文献１には、信号スルーホールの周囲のスルーホールのうち、対角位置に電源あるいはグランドに連絡するスルーホールを配置した構成が開示されている。
【０００５】
また、図７に示すように、電源プレーンの抵抗成分、グランドプレーンの抵抗成分により電圧降下が生じ、高位側電源電圧は下がる。また低位側電源電圧は浮き上がる。このため、デバイスの低電圧化で、電源、グランドプレーンの抵抗が課題となる。
【０００６】
パッケージ基板及び印刷配線板の設計において、スイッチングノイズの低減、ＥＭＣ対策等のため、従来より、電磁界解析ツール等を用いた電源インピーダンスの解析が各種行われている。特許文献２には、グランドプレーン、電源プレーン、ＬＳＩ、ＩＣなどの能動デバイスとデカップリングコンデンサの搭載位置などのプリント回路基板のレイアウト情報を入力し、この入力情報を用いて電源、グランド両プレーン間の電圧分布を計算するための回路モデルを生成し、特定の周波数を選択して該周波数において電源、グランド両プレーンの電圧分布を計算し、得られた電圧分布をプリント回路基板の形状にしたがって二次元電圧マップに表示し、該電圧マップを用いて電源層とグランド層をまたがって配線する信号配線用のビアホールの配置位置を決定するようにしたプリント回路基板設計装置、方法が開示されている。また、特許文献３には、ＣＡＤデータを電源ノイズ解析に適したデータに変換し、異なる層に存在する電源島が重なる場合に電源ペアとして抽出し、電源ペア領域をメッシュに分割し、電源ペア領域上の素子から電源ペア領域に放射される電磁波の波面である波紋を配置し、電源ペア領域にノードを配置し、ノード間を接続するインピーダンスパラメータ（Ｌ、Ｒ、Ｃ）を算出し、インピーダンスパラメータを用いてノード間を接続して電源層モデルを作成し、電源解析モデルを作成する手法が開示されている。
【０００７】
【特許文献１】特開２００５−１９７６５号公報
【特許文献２】特開２００１−１４７９５２号公報
【特許文献３】特開２００４−３３４６５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
電磁場解析等を用いたインダクタンス分析の従来手法は、解析時間を要し、解析規模が小さなものに限定されている。
【０００９】
電磁場解析ツールにおいて、解析対象の大規模化に対応でき、高精度に解析可能なシステムは、存在していないというのが実情である。これは、電磁場解析ツールの基本的な課題である。
【００１０】
本発明は、上記課題に鑑みて創案されたものであって、解析時間を短縮し、大規模化に対応可能とされ、しかも、高精度解析を可能とするインダクタンス解析システムと方法並びにプログラムを提供することにある。
【課題を解決するための手段】
【００１１】
本願で開示される発明は、上記課題を解決するため、概略以下の構成とされる。
【００１２】
本発明の第１のアスペクトに係るシステムは、電源プレーンを含む積層型基板のインダクタンス解析システムであって、信号スルーホールの位置情報に基づき、信号電流に対応する帰還電流の未結合電流の始点を、前記電源プレーン上の前記信号スルーホール近辺に配置した状態の前記電源プレーンの情報を入力し、前記電源プレーン内でのポテンシャル分布を求める解析手段と、得られた前記電源プレーン内でのポテンシャル分布を出力する手段と、を備え、前記電源プレーン内での前記信号スルーホールから電源スルーホール・ビアまでの未結合インダクタンスを評価可能としている。
【００１３】
本発明において、前記解析手段は、前記信号スルーホールから前記電源スルーホール・ビアまでの未結合インダクタンスLを、抵抗Rで表し、電圧の増分ΔVが、未結合インダクタンスLと、電流の時間変化率の積で表されるという関係ΔV＝LΔI/Δｔを、電圧Vが、前記抵抗Rと未結合電流Iの積で表されるという関係、V＝R×Iに置き換えてポテンシャル解析を行う、ことを特徴とする。
【００１４】
本発明において、前記解析手段は、前記未結合電流の始点に熱源を配置したものとして、前記電源プレーン内での２次元の熱拡散を解析することで、ポテンシャル解析を行う。
【００１５】
本発明において、前記電源プレーンは、グランドプレーンであり、前記電源スルーホール・ビアは、グランドスルーホール・ビアである。
【００１６】
本発明において、前記解析手段は、電源プレーン形状と、スルーホール・ビアの位置情報を入力し、信号スルーホール・ビア位置を高ポテンシャル、グランドスルーホール・ビアを０ポテンシャルとする２次元解析モデルに基づき、ポテンシャル解析を行う。
【００１７】
本発明において、前記スルーホール・ビア位置を修正して、電源プレーン内のポテンシャル分布を再計算し、前記電源プレーン内でのポテンシャル分布が均一となるように、スルーホール・ビア位置を求めるようにしてもよい。
【００１８】
本発明に係る方法は、電源プレーンを含む積層型の基板の設計方法であって、
信号スルーホールの位置情報に基づき、信号電流に対応する帰還電流の未結合電流の始点を、前記電源プレーン上の前記信号スルーホール近辺に配置する工程と、
前記電源プレーンの情報を入力し、前記電源プレーン内でのポテンシャル分布を求める工程と、
得られた前記電源プレーン内でのポテンシャル分布を出力する工程と、
を含み、前記電源プレーン内での前記信号スルーホールから電源スルーホール・ビアまでの未結合インダクタンスを評価可能としている。
【００１９】
本発明に係る方法において、前記信号スルーホールから前記電源スルーホール・ビアまでの未結合インダクタンスLを、抵抗Rで表し、電圧の増分ΔVが、未結合インダクタンスLと、電流の時間変化率の積で表されるという関係ΔV＝LΔI/Δｔを、電圧Vが、前記抵抗Rと未結合電流Iの積で表されるという関係、V＝R×Iに置き換えてポテンシャル解析を行う。
【００２０】
本発明に係る方法において、前記未結合電流の始点に熱源を配置したものとして、前記電源プレーン内での２次元の熱拡散を解析することで、ポテンシャル解析を行う。
【００２１】
本発明に係る方法において、前記スルーホール・ビア位置を修正して、電源プレーン内のポテンシャル分布を再計算し、
前記電源プレーン内でのポテンシャル分布が均一となるように、スルーホール・ビア位置を求める。
【００２２】
本発明の他のアスペクトに係るコンピュータプログラムは、電源プレーンを含む積層型基板のインダクタンスを解析するシステムを構成するコンピュータに、信号スルーホールの位置情報に基づき、信号電流に対応する帰還電流の未結合電流の始点を、前記電源プレーン上の前記信号スルーホール近辺に配置した状態の前記電源プレーンの情報を入力し、前記電源プレーン内でのポテンシャル分布を求める処理と、得られた前記電源プレーン内でのポテンシャル分布を出力する処理と、を実行させる、プログラムよりなる。
【発明の効果】
【００２３】
本発明によれば、電源プレーン内の未結合インダクタンスを抵抗で置き換え、電源プレーン内でポテンシャル解析を行うことにより、未結合インダクタンスを評価、可視化可能としており、電磁解析によるインダクタンス解析と比べて短時間に、大規模解析を実行可能とし、しかも高精度の解析を実現可能としている。
【発明を実施するための最良の形態】
【００２４】
上記した本発明についてさらに詳細に説述すべく、添付図面を参照して以下に説明する。図１に示すように、信号スルーホール３は、グランドプレーン１を貫通しており、グランドプレーン１には、グランドスルーホール２、ブラインドビア４が接続されている。
配線層の信号配線５に信号電流６が流れると、グランドプレーン１上を信号電流６と逆向きに帰還電流７が流れる。帰還電流７は、結合電磁場により、信号配線６直下を流れるが、グランドスルーホール２に向かう未結合電流８の電磁場とは結合していず、インダクタンス（未結合インダクタンス）は高くなる。すなわち、未結合電流８が多く流れると、グランドインダクタンスは高くなる。例えば結合インダクタンスが０．１ｎＨ／ｍｍであるのに対して、未結合インダクタンスは１ｎＨ／ｍｍにもなる場合がある。そして、未結合電流８は、信号電流６に対応して流れるため、１つのグランドスルーホール２に対して信号スルーホール３の本数が多いと、電流経路が重複し、未結合電流が集中する。そして、インダクタンス低減には、未結合インダクタンスの低減、未結合電流の集中の緩和が重要となる。
【００２５】
本発明において、図２に示すように、未結合インダクタンスは以下のように、未結合インダクタンスを抵抗で置き換える。信号の同時切替ノイズΔＶは、次式（１）で与えられる。
【００２６】
ΔＶ＝ｎ×Ｌｅｆｆ×ｄｉ／ｄｔ    …（１）
【００２７】
ただし、ｎは、信号本数、Ｌｅｆｆはグランドインダクタンスであり、結合インダクタンスと未結合インダクタンスの和となるが、
結合インダクタンス＜未結合インダクタンス      …（２）
であるため、グランドインダクタンスＬｅｆｆは未結合インダクタンスで近似される。
【００２８】
信号スルーホールからグランドスルーホールへの未結合電流の自己インダクタンスのみを考慮する。
【００２９】
本実施例では、未結合電流の自己インダクタンスを抵抗Ｒで置き換え、ΔＶ＝ｎ×Ｌｅｆｆ×ｄｉ／ｄｔを、
Ｖ＝Ｒ×Ｉ      …（３）
で置き換える。
【００３０】
このＶはポテンシャル解析で導出される。すなわち、プレーン内の２次元のポテンシャル解析により未結合インダクタンスを評価することができる。かかる構成は、本発明の特徴の一つである。
【００３１】
次に、未結合電流により生じるグランドプレーン内のポテンシャルの解析について図を参照して説明する。図３は、ポテンシャル解析を説明する説明図である。電流源から信号スルーホールの位置に電流を流す（未結合電流の始点となる）。グランドスルーホールの位置にグランドを接続する。未結合電流間の相互インダクタスはないものとする。
【００３２】
そして、グランドプレーン内のポテンシャル分布を、例えば２次元熱解析を用いて求める。未結合インダクタンスを、熱抵抗に置き換え、グランドプレーン内のポテンシャルの分布を、温度分布としてモデル化する。熱伝導解析システムにおいて、図３の未結合電流の始点は、プレーン内の該当する位置に熱源（単位熱源）を配置することに対応する。熱伝導解析システムは、温度Ｔについて、以下の２次元熱拡散方程式を解く。
【００３３】
2007041867.tif 000003
【００３４】
ただし、Tは温度、ｋは熱伝導率、ｔは時間、ｘ、ｙはｘｙ座標である。
【００３５】
プレーン内のポテンシャルを２次元熱拡散方程式で解く場合、境界は断熱状態（熱の受け渡し＝０）として求める。上記２次元熱拡散方程式（４）のTを求める計算手法としては、有限要素法等、公知の手法が用いられる。
【００３６】
図４は、ポテンシャル解析を用いた未結合インダクタンスの解析結果を示す図である。図４（Ａ）、図４（Ｂ）は、グランドプレーンの信号スルーホールと、グランドスルーホール（ビア）の配置、図４（Ｃ）、図４（Ｄ）は、図４（Ａ）、図４（Ｂ）のプレーンのポテンシャル分布の出力をそれぞれ示す図である。
【００３７】
図４（Ａ）に示すように、信号スルーホール、グランドスルールが集中すると、未結合電流が重なり、図４（Ｃ）の解析結果出力に示すように、ポテンシャル分布は均一とはならない。
【００３８】
一方、図４（Ｂ）に示すように、信号スルーホール、グランドスルーホールを均一配置すると、図４（Ｄ）の解析結果出力に示すように、電流経路は分散する。
【００３９】
電源プレーンを有する積層配線基板のレイアウト情報から、信号スルーホール及びグランドスルーホールの配置位置を抽出し、グランドプレーン内の信号スルーホール近辺に帰還電流の電流源を配置し、信号スルーホールからグランドスルーホールまでの未結合のインダクタンスを抵抗で置き換えることで、未結合帰還電流による、グランドプレーン内でのポテンシャル分布を求め、未結合のインダクタンス成分の大きさを評価可能としている。
【００４０】
ポテンシャル解析結果を表示装置等に画像で出力し、グランドスルーホールと信号スルーホールの少なくとも一方を再配置し、ポテンシャル分布を求め、ポテンシャル分布が均一、低電位となるように、グランドスルーホールと信号スルーホールの配置の最適化を行う。
【００４１】
本発明によれば、スルーホールの位置に基づくプレーン内の２次元熱拡散方程式によるポテンシャル解析を用いたことにより、解析時間を短縮し、大規模システムの解析に適用可能である。一方、電磁場解析を用いた場合、解析時間は長く、解析できる規模は小さい。また、ポテンシャル分布の表示（等電位表示）により、未結合インダクタンスを可視化可能としており、設計へのフィードバックを容易化する。そして、ポテンシャル分布の表示（等電位表示）により、未結合ポテンシャルが評価でき、グランドスルーホールの均一配置等、電源、グランドに接続するスルーホール、ビアの配置を最適化することができる。
【００４２】
本発明によれば、電源、グランドプレーンと結合する信号線の経路を解析対象から外し、スルーホール、ビアの位置情報に基づきポテンシャル解析を行う構成としたことにより、解析を簡易化し、解析精度を保ちながら、大規模システムの解析を可能としている。
【００４３】
２メタルタイプの積層パッケージ基板の電気特性解析を可能とし、高速、低電圧動作に対応の低ノイズパッケージ基板の設計を実現可能としている。
【実施例】
【００４４】
図５は、本発明の一実施例に係るシステムを機能ブロックにて示す図である。図５のシステムにおいて、データ抽出部１０１は、ＣＡＤデータ１００を入力し、プレーン形状、ビア、スルーホール情報を抽出する。ＣＡＤデータ１００からプレーン形状、ビア、スルーホール情報を抽出するかわりに、所定の入力インタフェースよりプレーン形状、ビア、スルーホール情報を解析モデル作成部１０２に直接入力してもよい。
【００４５】
解析モデル作成部１０２は、データ抽出部１０１で抽出されたプレーン形状、ビア、スルーホール情報を入力する。または所定のインタフェース等を介してプレーン形状、ビア、スルーホール情報を入力する。信号スルーホール、ビア位置を高ポテンシャル、グランドスルーホール、ビア位置を０ポテンシャルとして、グランドプレーンの２次元モデルを作成する。
【００４６】
計算部１０３は、例えば２次元熱拡散方程式を用いて、ポテンシャル解析を行い、プレーン内のポテンシャル分布を取得する。プレーン内のモデルをメッシュとし、有限要素法で熱拡散方程式を計算する。
【００４７】
あるいは、計算部１０３は、ＤＣ（直流）解析を用いて、プレーン内のポテンシャル分布を求めてもよい。
【００４８】
解析結果表示部１０４は、プレーン内のポテンシャル分布（したがって未知インダクタンスの分布）を、カラー又はグレースケールにて表示出力する。
【００４９】
スルーホール・ビア配置最適化部（スルーホール・ビア配置最適化アルゴリズム実行部）１０５は、ポテンシャル分布の出力（計算結果）を入力し、スルーホール、ビア位置を変更して、再びプレーン内のポテンシャルを計算し、ポテンシャル分布が均一となるように、スルーホール、ビア配置を修正する。配置変更回数（スルーホール、ビア位置の移動距離）が予め定められた値（一定値）以下になったとき、最適化が行われたものとして、スルーホール、ビア配置を出力する。
【００５０】
本発明は、パッケージ基板等、電源プレーン、グランドプレーンを含む積層基板の解析に好適とされるほか、多層の印刷配線板等、電源プレーン、グランドプレーンを含む任意の配線板に適用可能である。
【００５１】
なお、図５に示したシステムにおける、データ抽出部１０１、解析モデル作成部１０２、計算部１０３、解析結果表示部１０４、スルーホール・ビア配置最適化部１０５の各部は、該システムを構成するコンピュータ上で実行されるプログラムにより、その処理・機能を実現するようにしてもよいことは勿論である。
【００５２】
以上本発明を上記実施例に即して説明したが、本発明は上記実施例の構成に限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう任意の変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００５３】
【図１】本発明を説明するための図である。
【図２】本発明を説明するための図である。
【図３】本発明におけるポテンシャル解析を説明するための図である。
【図４】本発明による表示結果を説明するための図である。
【図５】本発明の一実施例の構成を示す図である。
【図６】同時切換ノイズ発生メカニズムを説明するための図である。
【図７】電圧降下のメカニズムを説明するための図である。
【符号の説明】
【００５４】
１  グランドプレーン
２  グランドスルーホール
３  信号スルーホール
４  ブラインドビア
５  配線層の信号経路
６  信号電流
７  帰還電流
８  未結合電流
１０１  データ抽出部
１０２  解析モデル作成部
１０３  計算部
１０４  解析結果表示部
１０５  スルーホール・ビア配置最適化部（スルーホール・ビア配置最適化アルゴリズム実行部）
【図５】
2007041867.tif 000004
【図６】
2007041867.tif 000005
【図７】
2007041867.tif 000006
【図１】
2007041867.tif 000007
【図２】
2007041867.tif 000008
【図３】
2007041867.tif 000009
【図４】
2007041867.tif 000010