(57)【要約】【課題】複数の増幅部が出力する複数の信号を加算して出力する増幅装置において、複数の増幅部に対して消費電力量を均等に割り当てることが可能な増幅装置を提供する。【解決手段】搬送波信号を増幅する増幅部１６−１〜１６−ｎと、増幅部１６−１〜１６−ｎが出力する信号を加算して出力する加算部１８と、第１の時間長にわたっての増幅を行う旨を指令する制御信号Ｃ１を増幅部１６−１〜１６−ｎのうちの１つである第１の増幅器に出力すると共に、前記第１の時間長とは異なる第２の時間長にわたっての増幅を行う旨を指令する制御信号Ｃ２を増幅部１６−１〜１６−ｎのうちの１つである第２の増幅器に出力し、制御信号Ｃ１に代えて制御信号Ｃ２を前記第１の増幅部に出力すると共に、制御信号Ｃ２を前記第１の増幅部とは異なる増幅部１６−１〜１６−ｎのうちの１つである第３の増幅部に出力する制御信号分配部２２と、を備える。【選択図】図１
2007221580.tif 000002
【特許請求の範囲】
【請求項１】
入力された信号を増幅する複数の増幅部と、
前記複数の増幅部が出力する複数の信号を加算して出力する加算部と、
を備える増幅装置において、
第１の時間長にわたっての増幅を行う旨を指令する指令信号を前記複数の増幅部のうちの１つである第１の増幅部に出力すると共に、前記第１の時間長とは異なる第２の時間長にわたっての増幅を行う旨を指令する指令信号を前記複数の増幅部のうちの１つである前記第１の増幅部とは異なる第２の増幅部に出力し、
前記第１の時間長にわたっての増幅を行う旨を指令する指令信号に代えて前記第２の時間長にわたっての増幅を行う旨を指令する指令信号を前記第１の増幅部に出力すると共に、前記第１の時間長にわたっての増幅を行う旨を指令する指令信号を前記複数の増幅部のうちの１つである前記第１の増幅部とは異なる第３の増幅部に出力する指令信号出力部、
を備えることを特徴とする増幅装置。
【請求項２】
請求項１に記載の増幅装置において、
前記指令信号出力部は、
アナログ信号を取得してその値を検出する手段を備え、
前記第１の時間長を前記アナログ信号の値が第１の閾値を超える時間長とし、前記第２の時間長を前記アナログ信号の値が前記第１の閾値とは異なる第２の閾値を超える時間長とすることを特徴とする増幅装置。
【請求項３】
入力された信号を増幅する複数の増幅部と、
前記複数の増幅部が出力する複数の信号を加算して出力する加算部と、
を備える増幅装置において、
前記複数の増幅部のうちの１つを第１の増幅部として選択し、所定の時間長にわたっての増幅を行う旨を指令する指令信号を当該第１の増幅部に出力し、前記第１の増幅部とは異なる第２の増幅部を前記複数の増幅部から選択し、前記所定の時間長にわたっての増幅を行う旨を指令する指令信号を前記第１の増幅部に出力したタイミングとは異なるタイミングで、前記所定の時間長にわたっての増幅を行う旨を指令する指令信号を当該第２の増幅部に出力し、前記第２の増幅部とは異なる第３の増幅部を前記複数の増幅部から選択し、前記所定の時間長にわたっての増幅を行う旨を指令する指令信号を前記第２の増幅部に出力したタイミングとは異なるタイミングで、前記所定の時間長にわたっての増幅を行う旨を指令する指令信号を当該第３の増幅部に出力する選択指令部、
を備えることを特徴とする増幅装置。
【請求項４】
請求項３に記載の増幅装置において、
前記選択指令部は、
前記第１の増幅部を前記複数の増幅部のうちから時間的に均一に選択し、前記第２の増幅部を前記複数の増幅部のうちから時間的に均一に選択し、前記第３の増幅部を前記複数の増幅部のうちから時間的に均一に選択することを特徴とする増幅装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載の増幅装置であって、
前記複数の増幅部は、前記加算部が所定の最大電力の信号を出力するために必要な個数の増幅部であることを特徴とする増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された信号を増幅する複数の増幅部を備え、当該複数の増幅部が出力する複数の信号を加算して出力する増幅装置に関する。
【背景技術】
【０００２】
搬送波信号を増幅して出力する複数の増幅器に対してスイッチング制御を行い、当該複数の増幅器が出力する信号を加算することによって搬送波信号を振幅変調する変調増幅装置が広く用いられる。図７にそのような変調増幅装置１００の構成を示す。
【０００３】
変調増幅装置１００は、直流重畳部１０、レベル検出部１２、搬送波信号発生器１４、増幅器１６−１〜１６−ｎ（ｎは増幅器の総数）、加算器１８を備えて構成される。
【０００４】
直流重畳部１０にはアナログ信号Ａ０が入力される。直流重畳部１０は、アナログ信号Ａ０の絶対値の最大値以上の直流電圧を重畳した直流重畳アナログ信号Ａ１をレベル検出部１２に出力する。
【０００５】
レベル検出部１２は、増幅器１６−１〜１６−ｎにそれぞれ制御信号Ｃ１〜Ｃｎを出力する。制御信号Ｃ１〜Ｃｎは、直流重畳アナログ信号Ａ１の値がそれぞれ所定の閾値Ｔｈ１〜Ｔｈｎ以上となる時間にわたって高電位ＶＨとなり、それ以外の時間では低電位ＶＬとなる信号である。閾値Ｔｈ１〜Ｔｈｎは、Ｔｈ１、Ｔｈ２、・・・Ｔｈｎの順に小さい値をとる。
【０００６】
例えば、ｎ＝４の場合においてレベル検出部１２に図８（ａ）に示す直流重畳アナログ信号Ａ１が入力された場合、時刻ｔ１Ｓ〜ｔ１Ｅ、時刻ｔ２Ｓ〜ｔ２Ｅ、時刻ｔ３Ｓ〜ｔ３Ｅ、および時刻ｔ４Ｓ〜ｔ４Ｅの時間帯ではそれぞれ制御信号Ｃ１、Ｃ２、Ｃ３およびＣ４は高電位ＶＨとなり、それ以外の時間帯では低電位ＶＬとなる。図８（ｂ）は直流重畳アナログ信号Ａ１に対してレベル検出部１２が出力する制御信号Ｃ１〜Ｃ４の時間波形を示したものである。ただし、ここでは低電位ＶＬを０Ｖとしている。
【０００７】
搬送波信号発生器１４は、搬送波信号を生成して増幅器１６−１〜１６−ｎに出力する。増幅器１６−１〜１６−ｎは、それぞれ制御信号Ｃ１〜Ｃｎが高電位ＶＨを示すときには搬送波信号を増幅して加算器１８に出力し、それぞれ制御信号Ｃ１〜Ｃｎが低電位ＶＬを示すときには信号を出力しない。加算器１８は増幅器１６−１〜１６−ｎが出力する信号を加算して振幅変調信号として出力する。
【０００８】
このような構成によって、加算器１８からは搬送波信号がアナログ入力信号Ａ０によって振幅変調された信号が出力される。振幅変調信号は、増幅器１６−１〜１６−ｎが出力する信号を加算したものであるため、増幅器１６−１〜１６−ｎの総数ｎを増加させることで、振幅変調信号の電力を増大させることができる。
【０００９】
【特許文献１】特許第３２４１９３１号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
直流重畳アナログ信号Ａ１がある閾値以上となる時間は、その閾値が小さい程長い。レベル検出部１２において規定されている閾値Ｔｈ１〜Ｔｈｎは、閾値Ｔｈ１、Ｔｈ２、・・・、Ｔｈｎの順に小さい値をとるため、直流重畳アナログ信号Ａ１の絶対値がこれらの閾値以上となる時間は、閾値Ｔｈ１以上となる時間、Ｔｈ２以上となる時間、・・・、Ｔｈｎ以上となる時間の順に長くなる。
【００１１】
そのため、制御信号Ｃ１〜Ｃｎは制御信号Ｃ１、Ｃ２、・・・、Ｃｎの順に高電位ＶＨとなる時間が長くなり、増幅器１６−１、１６−２、・・・、１６−ｎの順に搬送波信号を増幅して出力する時間が長くなる。これによって、増幅器１６−１〜１６−ｎの間で消費電力量の不均衡が生じ、増幅器１６−１〜１６−ｎのうち消費電力量が大きいものほど寿命が短くなるという問題が生じる。この問題を回避するためには、発熱量の大きい増幅器に適合させた大きさの放熱器をすべての増幅器に取り付けるか、複数の増幅器のそれぞれの発熱量に適合させた大きさの放熱器を、それぞれ複数の増幅器に取り付けることとすればよい。しかし、前者の場合、発熱量の大きい増幅器に適合させた大きさの放熱器が増幅器の数だけ必要になることに起因して、変調増幅器１００全体が大型になると共に設計コストが増加するという問題が生じ、後者の場合、放熱器をはじめ増幅器に適用する部品に互換性の欠落が生じると共に、設計の工数が増加し設計コストが増加するという問題が生じる。
【００１２】
本発明は、このような課題に対してなされたものであり、複数の増幅部が出力する複数の信号を加算して出力する増幅装置において、複数の増幅部に対して消費電力量を均等に割り当てることが可能な増幅装置を提供する。
【課題を解決するための手段】
【００１３】
本発明は、入力された信号を増幅する複数の増幅部と、前記複数の増幅部が出力する複数の信号を加算して出力する加算部と、を備える増幅装置において、第１の時間長にわたっての増幅を行う旨を指令する指令信号を前記複数の増幅部のうちの１つである第１の増幅部に出力すると共に、前記第１の時間長とは異なる第２の時間長にわたっての増幅を行う旨を指令する指令信号を前記複数の増幅部のうちの１つである前記第１の増幅部とは異なる第２の増幅部に出力し、前記第１の時間長にわたっての増幅を行う旨を指令する指令信号に代えて前記第２の時間長にわたっての増幅を行う旨を指令する指令信号を前記第１の増幅部に出力すると共に、前記第１の時間長にわたっての増幅を行う旨を指令する指令信号を前記複数の増幅部のうちの１つである前記第１の増幅部とは異なる第３の増幅部に出力する指令信号出力部、を備えることを特徴とする。
【００１４】
また、本発明に係る増幅装置においては、前記指令信号出力部は、アナログ信号を取得してその値を検出する手段を備え、前記第１の時間長を前記アナログ信号の値が第１の閾値を超える時間長とし、前記第２の時間長を前記アナログ信号の値が前記第１の閾値とは異なる第２の閾値を超える時間長とすることが好適である。
【００１５】
また、本発明は、入力された信号を増幅する複数の増幅部と、前記複数の増幅部が出力する複数の信号を加算して出力する加算部と、を備える増幅装置において、前記複数の増幅部のうちの１つを第１の増幅部として選択し、所定の時間長にわたっての増幅を行う旨を指令する指令信号を当該第１の増幅部に出力し、前記第１の増幅部とは異なる第２の増幅部を前記複数の増幅部から選択し、前記所定の時間長にわたっての増幅を行う旨を指令する指令信号を前記第１の増幅部に出力したタイミングとは異なるタイミングで、前記所定の時間長にわたっての増幅を行う旨を指令する指令信号を当該第２の増幅部に出力し、前記第２の増幅部とは異なる第３の増幅部を前記複数の増幅部から選択し、前記所定の時間長にわたっての増幅を行う旨を指令する指令信号を前記第２の増幅部に出力したタイミングとは異なるタイミングで、前記所定の時間長にわたっての増幅を行う旨を指令する指令信号を当該第３の増幅部に出力する選択指令部、を備えることを特徴とする。
【００１６】
また、本発明に係る増幅装置においては、前記選択指令部は、前記第１の増幅部を前記複数の増幅部のうちから時間的に均一に選択し、前記第２の増幅部を前記複数の増幅部のうちから時間的に均一に選択し、前記第３の増幅部を前記複数の増幅部のうちから時間的に均一に選択する構成とすることが好適である。
【００１７】
また、本発明に係る増幅装置においては、前記複数の増幅部は、前記加算部が所定の最大電力の信号を出力するために必要な個数、備えることが好適である。
【発明の効果】
【００１８】
本発明によれば、複数の増幅部が出力する複数の信号を加算して出力する増幅装置において、複数の増幅部に対して消費電力量を均等に割り当てることが可能な増幅装置を実現することができる。
【発明を実施するための最良の形態】
【００１９】
図１に本発明の実施形態に係る変調増幅装置１０２の構成を示す。変調増幅装置１０２は、直流重畳部１０、レベル検出部１２、搬送波信号発生器１４、増幅器１６−１〜１６−ｎ、加算器１８、タイミング検出部２０、制御信号分配部２２を備えて構成される。図７の変調増幅装置１００と同一の構成部については同一の符号を付してその説明を省略する。
【００２０】
直流重畳部１０にはアナログ信号Ａ０が入力される。直流重畳部１０は、アナログ信号Ａ０に基づいて直流重畳アナログ信号Ａ１を生成し、レベル検出部１２およびタイミング検出部２０に出力する。
【００２１】
レベル検出部１２は制御信号出力端子Ｏ１〜Ｏｎを備える。レベル検出部１２は、直流重畳アナログ信号Ａ１に基づいて制御信号Ｃ１〜Ｃｎを生成し、それぞれ制御信号出力端子Ｏ１〜Ｏｎから出力する。
【００２２】
タイミング検出部２０は、直流重畳アナログ信号Ａ１が所定の閾値から当該閾値未満の値へと変化したタイミングで、当該タイミングを伝えるためのタイミングパルス信号を制御信号分配部２２に出力する。この閾値は、上述の閾値Ｔｈ１と同一とすることが好適である。
【００２３】
制御信号分配部２２は選択側端子Ｐ１〜Ｐｎ、被選択側端子Ｑ１〜Ｑｎ、シフト整数発生部２４、選択番号記憶部２６、選択部２８を備えて構成される。被選択側端子Ｑ１〜Ｑｎにはそれぞれ識別番号１〜ｎが割り当てられている。選択側端子Ｐ１〜Ｐｎは、それぞれ制御信号出力端子Ｏ１〜Ｏｎに接続される。
【００２４】
シフト整数発生部２４は、タイミングパルス信号が出力されるタイミングで１〜ｎ−１のうちいずれかの整数を示す情報が含まれる整数信号を選択部２８に出力する。整数信号に含まれる情報が示す整数は、一定のｎ以外の整数であってもよいし整数信号を出力するごとに１〜ｎ−１の範囲で無作為に変化させた整数であってもよい。
【００２５】
当該無作為に変化させた整数を示す情報を含む整数信号を出力する場合のシフト整数発生部２４の具体的な構成を図２に示す。図２のシフト整数発生部２４ａは、乱数発生器２４ｂ、ｎ−１カウンタ２４ｃを備える。ｎ−１カウンタ２４ｃは、乱数発生器２４ｂが出力する整数乱数を累積加算する。ｎ−１カウンタ２４ｃは、累積加算値がｎ−１を超える場合には、当該累積加算値をｎ−１で除した際の余りに１を加えた数を出力累積加算値とする。ｎ−１カウンタ２４ｃは、出力累積加算値を示す情報を含む信号を整数信号として出力する。
【００２６】
選択番号記憶部２６は、それぞれ互いに異なる１〜ｎの整数である初期選択番号Ｂ１〜Ｂｎを記憶する。
【００２７】
選択部２８は、先のタイミングパルス信号が出力されてから次のタイミングパルス信号が出力されるまでの間、初期選択番号Ｂｉ（ｉは１〜ｎの整数）と同一の識別番号が割り当てられた被選択側端子ＱＢｉを選択側端子Ｐｉに接続する。例えば、ｎ＝５、初期選択番号Ｂ１，Ｂ２，Ｂ３，Ｂ４，およびＢ５がそれぞれ整数３，４，５，１，および２である場合についてとりあげる。この場合、初期選択番号Ｂ１は整数３であるため、選択部２８は識別番号として３が割り当てられた被選択側端子Ｑ３を選択側端子Ｐ１に接続する。選択部２８は、同様に、被選択側端子Ｑ４を選択側端子Ｐ２に接続し、被選択側端子Ｑ５を選択側端子Ｐ３に接続し、被選択側端子Ｑ１を選択側端子Ｐ４に接続し、被選択側端子Ｑ２を選択側端子Ｐ５に接続する。
【００２８】
選択部２８は、タイミングパルス信号が出力されると、選択番号記憶部２６が記憶する初期選択番号Ｂ１〜Ｂｎを取得し、さらに、整数信号に含まれる情報が示す整数をシフト整数として取得する。そして、初期選択番号Ｂ１〜Ｂｎにシフト整数を加算した加算後選択番号Ｓ１〜Ｓｎを算出する。ただし、初期選択番号にシフト整数を加算した結果がｎを超える場合には、その加算した結果からｎを減算した数値を加算後選択番号とする。例えば、初期選択番号Ｂ１，Ｂ２，Ｂ３，Ｂ４，およびＢ５としてそれぞれ整数３，４，５，１，および２が取得され、シフト整数として整数２が取得された場合、算出される加算後選択番号Ｓ１，Ｓ２，Ｓ３，Ｓ４，およびＳ５は、それぞれ整数５，１，２，３，および４となる。
【００２９】
選択部２８は、加算後選択番号Ｓｉと同一の識別番号が割り当てられた被選択側端子ＱＳｉを選択側端子Ｐｉに接続する。上述の例では、加算後選択番号Ｓ１，Ｓ２，Ｓ３，Ｓ４，およびＳ５はそれぞれ整数５，１，２，３，および４であり加算後選択番号Ｓ１は整数５である。したがって、選択部２８は、識別番号として５が割り当てられた被選択側端子Ｑ５を選択側端子Ｐ１に接続する。選択部２８は、同様に、被選択側端子Ｑ１を選択側端子Ｐ２に接続し、被選択側端子Ｑ２を選択側端子Ｐ３に接続し、被選択側端子Ｑ３を選択側端子Ｐ４に接続し、被選択側端子Ｑ４を選択側端子Ｐ５に接続する。
【００３０】
選択部２８は、加算後選択番号Ｓ１〜Ｓｎを初期選択番号Ｂ１〜Ｂｎとして選択番号記憶部２６に記憶させ、初期選択番号Ｂ１〜Ｂｎを更新する。
【００３１】
このような処理によって、選択部２８は、被選択側端子Ｑ１〜Ｑｎの中からタイミングパルス信号が出力されるごとに異なる１つの被選択側端子を選択して選択側端子Ｐｉに接続する。その際、異なる選択側端子については異なる被選択側端子が選択され接続される。
【００３２】
増幅器１６−１〜１６−ｎは、制御信号を取得するための制御信号入力端子Ｉ１〜Ｉｎをそれぞれ備える。制御信号入力端子Ｉ１〜Ｉｎはそれぞれ被選択側端子Ｑ１〜Ｑｎに接続される。
【００３３】
このような変調増幅装置１０２の構成によれば、制御信号Ｃ１〜Ｃｎのそれぞれは、
被選択側端子Ｑ１〜Ｑｎにそれぞれ接続される増幅器１６−１〜１６−ｎに時間的に均一に出力される。そのため、増幅器１６−１〜１６−ｎのそれぞれには制御信号Ｃ１〜Ｃｎが時間的に均一に入力され、増幅部１６−１〜１６−ｎに対して消費電力量を均等に割り当てることができる。これによって、増幅器１６−１〜１６−ｎのうち消費電力量が大きいものほど寿命が短くなるという問題を解消することができる。また、増幅器１６−１〜１６−ｎに対して均一の耐熱設計を施すことにより、増幅器１６−１〜１６−ｎに適用する部品の互換性を損ねることなく変調増幅装置１０２を小型化することができると共に、耐熱設計の工数減、部品費の削減を図ることができる。
【００３４】
なお、上述の実施形態では、制御信号出力端子Ｏ１〜Ｏｎがそれぞれ選択側端子Ｐ１〜Ｐｎに接続され、制御信号入力端子Ｉ１〜Ｉｎがそれぞれ被選択側端子Ｑ１〜Ｑｎに接続される構成としたが、制御信号出力端子Ｏ１〜Ｏｎがそれぞれ被選択側端子Ｑ１〜Ｑｎに接続され、制御信号入力端子Ｉ１〜Ｉｎがそれぞれ選択側端子Ｐ１〜Ｐｎに接続される構成とすることも可能である。この場合、増幅器１６−１〜１６−ｎのそれぞれには、被選択側端子Ｑ１〜Ｑｎにそれぞれに入力される制御信号Ｃ１〜Ｃ１が時間的に均一に入力される。
【００３５】
また、加算器１８としては、ｎ個の１次巻線と１個の２次巻線とを備える変成器を適用することが好適である。ｎ個の１次巻線の端子のそれぞれにそれぞれ増幅器１６−１〜増幅器１６−ｎから出力された信号の電圧を印加すると、２次巻線の端子には増幅器１６−１〜増幅器１６−ｎから出力された信号が加算された信号の電圧が現れる。そこで、２次巻線の端子に現れる電圧を振幅変調信号として出力すればよい。
【実施例】
【００３６】
図３に本発明の実施例に係る変調増幅装置１０４の構成を示す。変調増幅装置１０４は増幅器の総数を５個とし、出力する振幅変調信号の精度を向上させるための補充増幅器をさらに設けたものである。
【００３７】
変調増幅装置１０４は、直流重畳部１０、レベル検出部１２、搬送波信号発生器１４、増幅器１６−１〜１６−５、タイミング検出部２０、制御信号分配部２２、補充制御信号生成部３０、補充増幅器３２、変成器３４を備えて構成される。図１の変調増幅装置１０２と同一の構成部については同一の符号を付してその説明を省略する。
【００３８】
直流重畳部１０は、アナログ信号Ａ０に基づいて生成した直流重畳アナログ信号Ａ１を、レベル検出部１２、タイミング検出部２０、および補充制御信号生成部３０に出力する。
【００３９】
補充制御信号生成部３０は、補充増幅器３２の端子Ｉ６に補充制御信号Ｄ１を出力する。補充制御信号Ｄ１は、直流重畳アナログ信号Ａ１の値が閾値ＴＤｊ以上かつ閾値Ｔｈｊ＋１未満となる時間にわたって高電位ＶＨとなり、それ以外の時間では低電位ＶＬとなる信号である（ｊは１〜４の整数）。ただし、閾値Ｔｈ１からＴｈ５までは同一ステップΔで増加していくものとし、ＴＤｊ＝Ｔｈｊ＋αΔとする。αは０より大きく１より小さい正の数である。
【００４０】
例えば、レベル検出部１２に図４に示す直流重畳アナログ信号Ａ１が入力された場合、時刻ｔ１Ｓ〜ｔ１Ｅ、時刻ｔ２Ｓ〜ｔ２Ｅ、・・・、時刻ｔ５Ｓ〜ｔ５Ｅの時間帯ではそれぞれ制御信号Ｃ１、Ｃ２、・・・、Ｃ５は高電位ＶＨとなり、それ以外の時間帯では低電位ＶＬとなる。また、時刻τ１Ａ〜ｔ２Ｓの時間帯、時刻τ２Ａ〜ｔ３Ｓの時間帯、時刻τ３Ａ〜ｔ４Ｓの時間帯、時刻τ４Ａ〜ｔ５Ｓの時間帯、時刻ｔ５Ｅ〜τ４Ｂの時間帯、時刻ｔ４Ｅ〜τ３Ｂの時間帯、時刻ｔ３Ｅ〜τ２Ｂの時間帯、および時刻ｔ２Ｅ〜τ１Ｂの時間帯で制御信号Ｄ１は高電位ＶＨとなり、それ以外の時間帯では低電位ＶＬとなる。
【００４１】
図５は直流重畳アナログ信号Ａ１に対してレベル検出部１２が出力する制御信号Ｃ１〜Ｃ５の時間波形と、直流重畳アナログ信号Ａ１に対して補充制御信号生成部３０が出力する補充制御信号Ｄ１の時間波形とを示したものである。ただし、ここでは低電位ＶＬを０Ｖとしている。
【００４２】
搬送波信号発生器１４は、搬送波信号を生成して増幅器１６−１〜１６−５および補充増幅器３２に出力する。増幅器１６−１〜１６−５の増幅度は互いに等しいものとする。増幅器１６−１〜１６−５はそれぞれ制御信号Ｃ１〜Ｃ５に従って搬送波信号を増幅し、それぞれ変成器３４の１次巻線Ｔ１−１〜Ｔ１−５のそれぞれの端子に出力する。補充増幅器３２の増幅度は、増幅器１６−１〜１６−５の増幅度のα倍とする。補充増幅器３２は、補充制御信号Ｄ１が高電位ＶＨを示すときに搬送波信号を増幅し、１次巻線Ｔ１−６の端子に出力する。補充増幅器３２は、制御信号Ｄ１が低電位ＶＬを示すときには信号を出力しない。
【００４３】
変成器３４の２次巻線Ｔ２の端子には、１次巻線Ｔ１−１〜Ｔ１−６に出力された信号を加算合計した信号が現れる。
【００４４】
このような構成によって、変成器３４の２次巻線Ｔ２の端子からは図６に示すような包絡線Ｅを示す振幅変調信号が出力される。包絡線Ｅは、時刻τ１Ａ〜ｔ２Ｓの時間帯、時刻τ２Ａ〜ｔ３Ｓの時間帯、時刻τ３Ａ〜ｔ４Ｓの時間帯、時刻τ４Ａ〜ｔ５Ｓの時間帯、時刻ｔ５Ｅ〜τ４Ｂの時間帯、時刻ｔ４Ｅ〜τ３Ｂの時間帯、時刻ｔ３Ｅ〜τ２Ｂの時間帯、および時刻ｔ２Ｅ〜τ１Ｂの時間帯において、それぞれ補充増幅器３２が出力する信号によって平滑化が図られている。これによって振幅変調信号の包絡線の時間波形とアナログ信号Ａ０の時間波形との差異を小さくすることができる。
【００４５】
なお、制御信号および補充制御信号を生成するための閾値をより細分化し、それに伴って増幅器および補充増幅器の数を増加することにより、振幅変調信号の包絡線の時間波形とアナログ信号Ａ０の時間波形との差異をより小さくすることができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態に係る変調増幅装置の構成を示す図である。
【図２】無作為に変化させた整数を示す情報を含む整数信号を出力する場合のシフト整数発生部の構成を示す図である。
【図３】本発明の実施例に係る変調増幅装置の構成を示す図である。
【図４】レベル検出部に入力される直流重畳アナログ信号の時間波形を示す図である。
【図５】レベル検出部が出力する制御信号の時間波形および補充制御信号の時間波形を示す図である。
【図６】振幅変調信号の包絡線の時間波形を示す図である。
【図７】変調増幅装置の構成を示す図である。
【図８】直流重畳アナログ信号の時間波形と当該直流重畳アナログ信号に基づいてレベル検出部から出力される制御信号の時間波形を示す図である。
【符号の説明】
【００４７】
１０  直流重畳部、１２  レベル検出部、１４  搬送波信号発生器、１６−１〜１６−ｎ  増幅器、１８  加算器、２０  タイミング検出部、２２  制御信号分配部、２４，２４ａ  シフト整数発生部、２４ｂ  乱数発生器、２４ｃ  ｎ−１カウンタ、２６  選択番号記憶部、２８  選択部、３０  補充制御信号生成部、３２  補充増幅器、３４  変成器、１００，１０２，１０４  変調増幅装置。
【図１】
2007221580.tif 000003
【図２】
2007221580.tif 000004
【図３】
2007221580.tif 000005
【図４】
2007221580.tif 000006
【図５】
2007221580.tif 000007
【図６】
2007221580.tif 000008
【図７】
2007221580.tif 000009
【図８】
2007221580.tif 000010