(57)【要約】【課題】  容量性負荷を駆動するときの発熱量を抑制する。【解決手段】  圧電素子の放電時では、一気に駆動電圧をＨＶ１からグランドレベルに下げるのではなく、ＨＶ１から中間レベルＨＶ２に下げた後（ポイント１）、次にグランドレベルまで下げる（ポイント２）。圧電素子の充電時では、一気に駆動電圧をグランドレベルからＨＶ１に上げるのではなく、グランドレベルから中間レベルＨＶ２に上げた後（ポイント３）、次にＨＶ１まで上げる（ポイント４）。【選択図】  図４
2007098795.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷に駆動電圧を供給する容量性負荷の駆動回路であって、
前記容量性負荷の充電又は放電の際に、時定数の時間内で、前記容量性負荷の電位差が第１の電位差から第２の電位差まで段階的に変化する駆動電圧波形を生成する駆動電圧波形生成手段を備えた容量性負荷の駆動回路。
【請求項２】
前記駆動電圧波形生成手段は、前記容量性負荷の電位差が第１の電位差から第２の電位差までの間の複数の電位差を前記容量性負荷に各々供給する複数のスイッチ素子を備え、
各スイッチ素子は、前記容量性負荷の電位差が前記第１の電位差から前記第２の電位差まで段階的に変化するように、順次オンになる
請求項１に記載の容量性負荷の駆動回路。
【請求項３】
容量性負荷に駆動電圧を供給する容量性負荷の駆動方法であって、
前記容量性負荷の充電又は放電の際に、時定数の時間内で、前記容量性負荷の電位差が第１の電位差から第２の電位差まで段階的に変化する駆動電圧波形を生成する
容量性負荷の駆動方法。
【請求項４】
前記容量性負荷の電位差が第１の電位差から第２の電位差までの間の複数の電位差を前記容量性負荷に各々供給する複数のスイッチ素子が、前記容量性負荷の電位差が前記第１の電位差から前記第２の電位差まで段階的に変化するように、順次オンになる
請求項３に記載の容量性負荷の駆動方法。
【請求項５】
ノズルから吐出する液滴を充填する圧力発生室と、当該圧力発生室に対応する容量性負荷とを備え、当該容量性負荷に駆動信号を印加して圧力発生室の容量を変化させることにより、ノズルから液滴を吐出させる液滴吐出ヘッドと、
前記容量性負荷に駆動電圧を供給する容量性負荷の駆動回路であって、前記容量性負荷の充電又は放電の際に、時定数の時間内で、前記容量性負荷の電位差が第１の電位差から第２の電位差まで段階的に変化する駆動電圧波形を生成する駆動電圧波形生成手段を備えた容量性負荷の駆動回路と、
を備えた液滴吐出装置。
【請求項６】
前記駆動電圧波形生成手段は、前記容量性負荷の電位差が第１の電位差から第２の電位差までの間の複数の電位差を前記容量性負荷に各々供給する複数のスイッチ素子を備え、
各スイッチ素子は、前記容量性負荷の電位差が前記第１の電位差から前記第２の電位差まで段階的に変化するように、順次オンになる
請求項５に記載の液滴吐出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷の駆動回路及び方法並びに液滴吐出装置に係り、特に、発熱量を抑制できる容量性負荷の駆動回路及び方法並びに液滴吐出装置に関する。
【背景技術】
【０００２】
圧電素子を備えた記録ヘッドに電気信号を印加して圧力波に変換し、該圧力波により液滴噴射する液滴吐出装置が提案されている。液滴吐出装置の記録ヘッドに設けられた圧電素子は、コンデンサと同様に静電容量を有している。このため、多数の圧電素子を同時に駆動すると、抵抗からジュール熱が発生して、熱エネルギーが損失してしまう。
【０００３】
そこで、特許文献１では、圧電素子に加える電圧パルスを所定時間Ｔ１のなかで一定波高値Ｖ１の矩形パルスＰ１，Ｐ２，…Ｐｎ−１，Ｐｎを複数連続したものとし、パルスＰ１，Ｐ２，…Ｐｎ−１，Ｐｎのパルスを印加する間隔および、又はパルス幅の少なくとも一部を異なるようにした液体噴射記録ヘッドの駆動方法が開示されている。
【特許文献１】特開平５−１３８８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、電圧パルスを印加する間隔やパルス幅を変えてしまうと、高精細な画像を形成することが困難になるおそれがある。そこで、電圧パルスを印加する間隔やパルス幅を変えることなく、発熱量を抑制する必要がある。
【０００５】
図１０は、従来の圧電素子ドライバ回路の構成を示す回路図である。図１１は、従来の圧電素子ドライバ回路に入力されるオン信号及び出力波形を示すタイミングチャートである。オン信号がローレベルのときはＰＭＯＳがオンになり、圧電素子４０に２０（＝ＨＶ１）Ｖが印加される。一方、オン信号がハイレベルのときはＮＭＯＳがオンになり、圧電素子４０は０Ｖになる。
【０００６】
図１２は、図１１に示した各ポイントの発熱量を示す図である。なお、圧電素子４０の静電容量をＣとし、各ポイントの時間、すなわち時定数は２μｓである。このように、一度の充電又は放電で（１／２）Ｃ（ＨＶ１）2［Ｊ］の熱が発生する。したがって、同時に多数の圧電素子４０を駆動しようとすると、それに応じて発熱量も増大してしまう問題があった。
【０００７】
本発明は、上述した課題を解決するために提案されたものであり、容量性負荷を駆動するときの発熱量を抑制することができる容量性負荷の駆動回路及び方法並びに液滴吐出装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る容量性負荷の駆動回路は、容量性負荷に駆動電圧を供給する容量性負荷の駆動回路であって、前記容量性負荷の充電又は放電の際に、時定数の時間内で、前記容量性負荷の電位差が第１の電位差から第２の電位差まで段階的に変化する駆動電圧波形を生成する駆動電圧波形生成手段を備えている。
【０００９】
本発明に係る容量性負荷の駆動方法は、容量性負荷に駆動電圧を供給する容量性負荷の駆動方法であって、前記容量性負荷の充電又は放電の際に、時定数の時間内で、前記容量性負荷の電位差が第１の電位差から第２の電位差まで段階的に変化する駆動電圧波形を生成する。
【００１０】
容量性負荷は静電容量を有するので、容量性負荷と回路内の抵抗とが接続すると、ＲＣ回路が構成される。このとき、容量性負荷を一気に充電したり、一気に放電したりすると、多くのジュール熱が発生する。
【００１１】
そこで、上記発明は、時定数の時間内で、前記容量性負荷の電位差が第１の電位差から第２の電位差まで段階的に変化する駆動電圧波形を生成する。なお、第１の電位差は第２の電位差よりも大きくてもよいし、小さくてもよい。これにより、熱量の発生を抑制して、効率よく容量性負荷を駆動することができる。
【００１２】
本発明に係る液滴吐出装置は、ノズルから吐出する液滴を充填する圧力発生室と、当該圧力発生室に対応する容量性負荷とを備え、当該容量性負荷に駆動信号を印加して圧力発生室の容量を変化させることにより、ノズルから液滴を吐出させる液滴吐出ヘッドと、前記容量性負荷に駆動電圧を供給する容量性負荷の駆動回路であって、前記容量性負荷の充電又は放電の際に、時定数の時間内で、前記容量性負荷の電位差が第１の電位差から第２の電位差まで段階的に変化する駆動電圧波形を生成する駆動電圧波形生成手段を備えた容量性負荷の駆動回路と、を備えている。
【００１３】
したがって、上記発明は、容量性負荷を駆動するときの熱量の発生を抑制して、効率よく液滴を吐出することができる。
【発明の効果】
【００１４】
本発明に係る容量性負荷の駆動回路及び方法並びに液滴吐出装置は、容量性負荷を駆動するときに発生する熱量を抑制して、効率よく容量性負荷を駆動することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。
【００１６】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る液滴吐出装置の構成を示すブロック図である。液滴吐出装置は、本装置の全体制御を行うＣＰＵ１０、データのワークエリアであるＲＡＭ１２、外部からデータが入力される入力インターフェース１４と、ＣＰＵ１０のプログラムが記憶されているＲＯＭ１６と、データを出力する出力インターフェース１８と、を備えている。
【００１７】
液滴吐出装置は、更に、ＣＰＵ１０の制御に基づいて後述の用紙搬送モータ２２を駆動させるモータドライバ回路２０と、記録用紙を所定方向に搬送するための用紙搬送モータ２２と、ＣＰＵ１０の制御に基づいて後述の圧電素子４０を駆動させる圧電素子ドライバ回路３０と、圧電素子ドライバ回路３０によって振動する圧電素子４０と、圧電素子４０の振動によりインクを吐出するインク流路基板５０と、を備えている。なお、記録ヘッドは、圧電素子ドライバ回路３０、圧電素子４０、インク流路基板５０を含んだものである。また、本実施形態では、吐出する液滴としてインクを例に挙げて説明するが、液滴はインクに限定されるものではないのは勿論である。
【００１８】
図２は、インク流路基板５０の構成を示す断面図である。インク流路基板５０は、吐出すべきインクを予め収納するインク収容室５１と、インク供給路５２を介してインク収容室５１から供給されたインクに圧力を与える場所であるインク圧力室５３と、圧電素子４０の変形に応じて振動してインクに圧力を与える振動板５４、圧力の与えられたインクの出口であるノズル５５と、を備えている。
【００１９】
インク圧力室５３には、インク供給路５２を介して、インク収容室５１からインクが供給される。振動板５４の一方側はインク圧力室５３に接する共に、その他方側は圧電素子４０に接している。そして、圧電素子４０に駆動電圧が印加されると、圧電素子４０が変形する。圧電素子４０が変形すると、振動板５４を介してインク圧力室７２内の内圧が上昇し、ノズル５５からインクが吐出される。
【００２０】
図３は、圧電素子ドライバ回路３０の構成を示す回路図である。圧電素子ドライバ回路３０は、ＰチャンネルＭＯＳＦＥＴである第１及び第２のＰＭＯＳトランジスタ３１、３２と、ＮチャンネルＭＯＳＦＥＴであるＮＭＯＳトランジスタ３３と、を備えている。なお、第１及び第２のＰＭＯＳトランジスタ３１、３２、ＮＭＯＳトランジスタ３３のオン抵抗はいずれも１ｋΩであり、圧電素子４０の静電容量Ｃは５００ｐＦである。
【００２１】
第１のＰＭＯＳトランジスタ３１のソースには、図示しない定電圧源から２０［Ｖ］（＝ＨＶ１［Ｖ］）の電圧が供給される。第２のＰＭＯＳトランジスタ３２のソースには、図示しない定電圧源から１０［Ｖ］（＝ＨＶ２［Ｖ］）の電圧が供給される。
【００２２】
第１のＰＭＯＳトランジスタ３１及び第２のＰＭＯＳトランジスタ３２のドレインは、共にＮＭＯＳトランジスタ３３のドレイン、圧電素子４０の一方の極板に、それぞれ接続されている。ＮＭＯＳトランジスタ３３のソース及び圧電素子４０の他方の電極は接地されている。
【００２３】
第１及び第２のＰＭＯＳトランジスタ３１、３２の各ゲート、ＮＭＯＳトランジスタ３３のゲートには、第１及び第２のＰＭＯＳセレクト信号、ＮＭＯＳセレクト信号がそれぞれ供給される。そして、第１のＰＭＯＳトランジスタ３１はオンになると圧電素子４０の印加電圧を２０Ｖに、第２のＰＭＯＳトランジスタ３２はオンになるとその印加電圧を１０Ｖに、ＮＭＯＳトランジスタ３３はオンになるとその印加電圧をゼロにする。
【００２４】
以上のように構成された圧電素子ドライバ回路３０は、次のように圧電素子４０に駆動電圧を供給する。
【００２５】
図４は、第１のＰＭＯＳセレクト信号、第２のＰＭＯＳセレクト信号、ＮＭＯＳセレクト信号のタイミングチャートである。
【００２６】
時刻ゼロから時刻ｔ１では、ＮＭＯＳセレクト信号及び第１のＰＭＯＳセレクト信号は共にローレベルであるが、第２のＰＭＯＳセレクト信号はハイレベルである。このため、第１のＰＭＯＳトランジスタ３１のみオンになり、第２のＰＭＯＳトランジスタ３２及びＮＭＯＳトランジスタ３３はオフになる。したがって、圧電素子４０の電圧は２０［Ｖ］になる。なお、第１のＰＭＯＳトランジスタ３１の時定数は１μｓである。
【００２７】
時刻ｔ１からｔ２では、ＮＭＯＳセレクト信号はローレベルであるが、第１のＰＭＯＳセレクト信号はハイレベルであり、第２のＰＭＯＳセレクト信号はローレベルである。したがって、第２のＰＭＯＳトランジスタ３２のみがオンになる。なお、第２のＰＭＯＳトランジスタ３２の時定数は１μｓである。よって、ポイント１の過渡期間に、圧電素子４０の電圧は２０から１０［Ｖ］になる。
【００２８】
時刻ｔ２からｔ３では、第１及び第２のＰＭＯＳセレクト信号、ＮＭＯＳセレクト信号は共にハイレベルである。このためＮＭＯＳトランジスタ３３のみがオンになる。なお、ＮＭＯＳトランジスタ３３の時定数は１μｓである。よって、ポイント２の過渡期間に、圧電素子４０の電圧は１０から０［Ｖ］になる。
【００２９】
時刻ｔ３からｔ４では、ＮＭＯＳセレクト信号はローレベルであるが、第１のＰＭＯＳセレクト信号はハイレベルであり、第２のＰＭＯＳセレクト信号はローレベルである。したがって、第２のＰＭＯＳトランジスタ３２のみがオンになる。よって、ポイント３の過渡期間に、圧電素子４０の電圧は０から１０［Ｖ］になる。
【００３０】
時刻ｔ４から時刻ｔ５では、ＮＭＯＳセレクト信号及び第１のＰＭＯＳセレクト信号は共にローレベルであるが、第２のＰＭＯＳセレクト信号はハイレベルである。このため、第１のＰＭＯＳトランジスタ３１のみオンになる。よって、ポイント４の過渡期間に、圧電素子４０の電圧は１０から２０［Ｖ］になる。
【００３１】
なお、充電時又は放電時の過渡期間は、従来の充電時又は放電時の過渡期間と同じである。また、時刻ｔ５、ｔ６、ｔ７、ｔ８の各時刻間の状態は、上述した時刻ｔ１、ｔ２、ｔ３、ｔ４の各時刻間の状態と同様である。よって、図４に示すポイント５、６、７、８は、上述したポイント１、２、３、４と同様である。
【００３２】
図５は、図４に示した各ポイントの発熱量を示す図である。ここでは、圧電素子４０の静電容量をＣとする。
【００３３】
ポイント１及び５の過渡期間では、ピエゾである圧電素子４０は放電し、圧電素子ドライバ回路３０の発熱量は、（１／２）・Ｃ・（ＨＶ１−ＨＶ２）2［Ｊ］である。このときの時定数は１μｓである。
【００３４】
ポイント２及び６の過渡期間では、圧電素子４０は放電し、圧電素子ドライバ回路３０の発熱量は、（１／２）・Ｃ・（ＨＶ２）2［Ｊ］である。このときの時定数は１μｓである。
【００３５】
ポイント３及び７の過渡期間では、圧電素子４０は充電し、圧電素子ドライバ回路３０の発熱量は、（１／２）・Ｃ・（ＨＶ２）2［Ｊ］である。このときの時定数は１μｓである。
【００３６】
ポイント４及び８の過渡期間では、圧電素子４０は充電し、圧電素子ドライバ回路３０の発熱量は、（１／２）・Ｃ・（ＨＶ１−ＨＶ２）2［Ｊ］である。このときの時定数は１μｓである。
【００３７】
したがって、圧電素子ドライバ回路３０の総発熱量（放電２回、充電２回）は、ＨＶ１＝（１／２）ＨＶ２を考慮すると、
２Ｃ・（ＨＶ２）2＋２Ｃ・（ＨＶ１−ＨＶ２）2＝Ｃ・（ＨＶ１）2［Ｊ］になる。
【００３８】
これに対して、図１２に示したように、圧電素子４０を０から２０（＝ＨＶ１）［Ｖ］まで一気に１回充電し、又は２０から０［Ｖ］まで一気に１回放電すると、圧電素子ドライバ回路３０の発熱量は、（１／２）・Ｃ・（ＨＶ１）2［Ｊ］になる。したがって、従来の圧電素子ドライバ回路による放電２回、充電２回の総発熱量は、２Ｃ・（ＨＶ１）2［Ｊ］になり、本実施形態の２倍になる。
【００３９】
以上のように、本発明の第１の実施形態に係る液滴吐出装置は、圧電素子４０の充電の際に、圧電素子４０の駆動電圧をグランドレベルからハイレベルＨＶ１に一気に制御するのではなく、グランドレベルから中間レベルＨＶ２を介してハイレベルＨＶ１に制御している。このため、従来に比べ、液滴吐出装置は、圧電素子４０の充電による発熱量を半分にすることができる。また、液滴吐出装置は、圧電素子４０の放電の際も同様に電圧を制御することにより、圧電素子４０の放電による発熱量を半分にすることができる。
【００４０】
図６は、従来と本発明の圧電素子ドライバ回路３０の発熱量の実測値を示す図である。なお、図中の「ドライバ」と「レベルシフタ」はＩＣ内の回路区分である。このように、従来と本発明では、「ピエゾ充放電」による発熱がおよそ半分になっている。
【００４１】
この結果、液滴吐出装置は、記録ヘッドの駆動エネルギーを低減すると共に、駆動用ＩＣである圧電素子ドライバ回路３０の発熱を抑制できるので、駆動用ＩＣの冷却に要するコストを低減することもできる。
【００４２】
［第２の実施形態］
つぎに、本発明の第２の実施形態について説明する。第２の実施形態に係る液滴吐出装置は、第１の実施形態とほぼ同様に構成されているが、圧電素子ドライバ回路３０と異なる構成の圧電素子ドライバ回路３０Ａを備えている。
【００４３】
図７は、圧電素子ドライバ回路３０Ａの構成を示す回路図である。圧電素子ドライバ回路３０Ａは、ＰチャンネルＭＯＳＦＥＴである第１から第３のＰＭＯＳトランジスタ４１、４２、４３と、ＮチャンネルＭＯＳＦＥＴであるＮＭＯＳトランジスタ４４と、を備えている。なお、第１から第３のＰＭＯＳトランジスタ４１、４２、４３、ＮＭＯＳトランジスタ４４のオン抵抗はいずれも１ｋΩである。
【００４４】
第１のＰＭＯＳトランジスタ４１のソースには、図示しない定電圧源から２０［Ｖ］（＝ＨＶ１［Ｖ］）の電圧が供給される。第２のＰＭＯＳトランジスタ４２のソースには、図示しない定電圧源から１３．３［Ｖ］（＝ＨＶ２［Ｖ］）の電圧が供給される。第３のＰＭＯＳトランジスタ４３のソースには、図示しない定電圧源から６．７［Ｖ］（＝ＨＶ３［Ｖ］）の電圧が供給される。
【００４５】
第１から第３のＰＭＯＳトランジスタ４１、４２、４３の各ドレインは、ＮＭＯＳトランジスタ４４のドレインと、圧電素子４０の一方の極板と、にそれぞれ接続されている。ＮＭＯＳトランジスタ４４のソース及び圧電素子４０の他方の電極は接地されている。
【００４６】
第１から第３のＰＭＯＳトランジスタ４１、４２、４３の各ゲート、ＮＭＯＳトランジスタ４４のゲートには、第１から第３のＰＭＯＳセレクト信号、ＮＭＯＳセレクト信号がそれぞれ供給される。
【００４７】
そして、第１のＰＭＯＳトランジスタ４１はオンになると圧電素子４０の印加電圧を２０Ｖに、第２のＰＭＯＳトランジスタ４２はオンになるとその印加電圧を１３．３Ｖに、第３のＮＭＯＳトランジスタ４３はオンになるとその印加電圧を６．７Ｖに、ＮＭＯＳトランジスタ４４がオンになるとその印加電圧はゼロになる。
【００４８】
以上のように構成された圧電素子ドライバ回路３０Ａは、次のように圧電素子４０に駆動電圧を供給する。
【００４９】
図８は、第１から第３のＰＭＯＳセレクト信号、ＮＭＯＳセレクト信号のタイミングチャートである。なお、主に、圧電素子４０の充電時（ポイント１〜３）について説明するが、放電時（ポイント４〜６）についても同様である。
【００５０】
時刻ゼロから時刻ｔ１１では、第１のＰＭＯＳトランジスタ４１のみがオンになる。したがって、圧電素子４０の電圧は２０［Ｖ］になる。なお、第１のＰＭＯＳトランジスタ４１の時定数は０．６７μｓである。
【００５１】
時刻ｔ１１からｔ１２では、第２のＰＭＯＳトランジスタ４２のみがオンになる。したがって、ポイント１の過渡期間で、圧電素子４０の電圧は２０から１３．３［Ｖ］になる。なお、第２のＰＭＯＳトランジスタ４２の時定数は０．６７μｓである。
【００５２】
時刻ｔ１２からｔ１３では、第３のＰＭＯＳトランジスタ４３のみがオンになる。したがって、ポイント２の過渡期間で、圧電素子４０の電圧は１３．３から６．７［Ｖ］になる。なお、第３のＰＭＯＳトランジスタ４２の時定数は０．６７μｓである。
【００５３】
時刻ｔ１３からｔ１４では、第３のＰＭＯＳトランジスタ４３のみがオンになる。したがって、ポイント３の過渡期間で、圧電素子４０の電圧は６．７から０［Ｖ］になる。なお、第３のＰＭＯＳトランジスタ４２の時定数は０．６７μｓである。
【００５４】
図９は、図８に示した各ポイントの発熱量を示す図である。ここでは、圧電素子４０の静電容量をＣとする。
【００５５】
ポイント１及び７の過渡期間では、ピエゾである圧電素子４０は放電し、圧電素子ドライバ回路３０の発熱量は、（１／２）・Ｃ・（ＨＶ１−ＨＶ２）2［Ｊ］である。このときの時定数は０．６７μｓである。
【００５６】
ポイント２及び８の過渡期間では、圧電素子４０は放電し、圧電素子ドライバ回路３０の発熱量は、（１／２）・Ｃ・（ＨＶ２−ＨＶ３）2［Ｊ］である。このときの時定数は０．６７μｓである。
【００５７】
ポイント３及び９の過渡期間では、圧電素子４０は放電し、圧電素子ドライバ回路３０の発熱量は、（１／２）・Ｃ・（ＨＶ３）2［Ｊ］である。このときの時定数は０．６７μｓである。
【００５８】
以下、ポイント４〜６、１０〜１２の各過渡期間では、圧電素子４０は放電し、発熱量は放電時と同様の値になる。なお、充電時又は放電時の過渡期間は、従来の充電時又は放電時の過渡期間と同じである。
【００５９】
したがって、ＨＶ２＝（２／３）ＨＶ１、ＨＶ３＝（１／３）ＨＶ１を考慮すると、圧電素子ドライバ回路３０の総発熱量（放電２回、充電２回）は、
２Ｃ・（ＨＶ３）2＋２Ｃ・（ＨＶ２−ＨＶ３）2＋２Ｃ・（ＨＶ１−ＨＶ２）2
＝（２／３）・Ｃ・（ＨＶ１）2［Ｊ］になる。
【００６０】
これに対して、上述したように、従来の圧電素子ドライバ回路による放電２回、充電２回の総発熱量は、２Ｃ・（ＨＶ１）2［Ｊ］になり、本実施形態の３倍になる。
【００６１】
以上のように、本発明の第２の実施形態に係る液滴吐出装置は、圧電素子４０の充電の際に、圧電素子４０の駆動電圧をグランドレベルからハイレベルＨＶ１に一気に制御するのではなく、グランドレベルから所定レベルＨＶ３、ＨＶ２を介してハイレベルＨＶ１に制御している。このため、従来に比べ、液滴吐出装置は、圧電素子４０の充電による発熱量を１／３にすることができる。また、液滴吐出装置は、圧電素子４０の放電の際も同様に電圧を制御することにより、圧電素子４０の放電による発熱量を１／３にすることができる。
【００６２】
なお、本発明は、上述した実施の形態に限定されるものではなく、特許請求の範囲に記載された範囲内で設計上の変更をされたものにも適用可能であるのは勿論である。
【００６３】
例えば、上述の実施形態では、中間レベルの電圧が１つ又は２つの場合について説明したが、中間レベルの電圧は３つ以上であってもよい。この場合、中間レベルの電圧が増えたとしても、充電時及び放電時の過渡期間が変化しないようにすればよい。また、上述した実施形態では、段階的に変化する電圧間の値が等しい場合について説明したが、本発明はこれに限定されるものではないのは勿論である。すなわち、圧電素子４０の端子間の電位差を均等分割する必要はないが、均等分割したときが最も効率がよくなる。
【００６４】
また、第１及び第２の実施形態では、圧電素子４０の一端が接地されている場合を例に挙げて説明したが、圧電素子４０の一端は接地されてなくてもよい。例えば、一端を＋５Ｖの定電位とし、他端を＋５Ｖから＋３０Ｖの範囲で段階的に変化させてもよい。また、一端を−１５Ｖの定電位とし、他端を−１５Ｖから＋１５Ｖの範囲で段階的に変化させてもよい。
【００６５】
さらに、必ずしも圧電素子４０の一端を定電位にしなくてもよい。例えば、一端を０Ｖから−１５Ｖの範囲で、他端を０Ｖから＋１５Ｖの範囲でそれぞれ変化させてもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明の第１の実施形態に係る液滴吐出装置の構成を示すブロック図である。
【図２】インク流路基板５０の構成を示す断面図である。
【図３】圧電素子ドライバ回路３０の構成を示す回路図である。
【図４】第１のＰＭＯＳセレクト信号、第２のＰＭＯＳセレクト信号、ＮＭＯＳセレクト信号のタイミングチャートである。
【図５】図４に示した各ポイントの発熱量を示す図である。
【図６】従来と本発明の圧電素子ドライバ回路３０の発熱量の実測値を示す図である。
【図７】圧電素子ドライバ回路３０Ａの構成を示す回路図である。
【図８】第１から第３のＰＭＯＳセレクト信号、ＮＭＯＳセレクト信号のタイミングチャートである。
【図９】図８に示した各ポイントの発熱量を示す図である。
【図１０】従来の圧電素子ドライバ回路の構成を示す回路図である。
【図１１】従来の圧電素子ドライバ回路に入力されるオン信号及び出力波形を示すタイミングチャートである。
【図１２】図１１に示した各ポイントの発熱量を示す図である。
【符号の説明】
【００６７】
３０  圧電素子ドライバ回路
３１，４１  第１のＰＭＯＳトランジスタ
３２，４２  第２のＰＭＯＳトランジスタ
３３，４４  ＮＭＯＳトランジスタ
４０  圧電素子
４３  第３のＰＭＯＳトランジスタ
５０  インク流路基板
５１  インク収容室
５３  インク圧力室
５５  ノズル
【図１】
2007098795.tif 000003
【図２】
2007098795.tif 000004
【図３】
2007098795.tif 000005
【図４】
2007098795.tif 000006
【図５】
2007098795.tif 000007
【図６】
2007098795.tif 000008
【図７】
2007098795.tif 000009
【図８】
2007098795.tif 000010
【図９】
2007098795.tif 000011
【図１０】
2007098795.tif 000012
【図１１】
2007098795.tif 000013
【図１２】
2007098795.tif 000014