(57)【要約】【課題】回路規模の増大を抑えつつテスト時間を短縮できるようにする。【解決手段】テストモード設定時に、セレクタ１２において全チャンネルを選択状態とし、テストピン１３からセレクタ１２の後段側にテスト信号を入力する。また、信号経路に設けられたセレクタ１４，１５をＯＮ状態、セレクタ１６，１７をＯＦＦ状態とし、セレクタ１２から出力されたテスト信号をセレクタ１４を介して測定回路１８ａに入力し、測定回路１８ａで測定された信号をセレクタ１５を介して入出力ピン１１ａから出力する。【選択図】図１
2007192714.tif 000002
【特許請求の範囲】
【請求項１】
通常使用時には入力ピン、テスト時には出力ピンとして使用可能に構成され、アナログ信号の入出力を行う複数の入出力ピンと、
前記複数の入出力ピンにそれぞれ接続された複数の測定回路と、
前記複数の測定回路の出力側に接続され、前記複数のアナログ信号の信号経路を選択的に切り替えるチャンネル選択用セレクタと、
前記チャンネル選択用セレクタの後段側からテスト信号を入力するテストピンと、
前記チャンネル選択用セレクタから出力されたテスト信号を、前記測定回路の入力側に入力させるように信号経路を切り替える第１のセレクタと、
前記測定回路の出力側から出力された出力信号を、前記入出力ピンに出力させるように信号経路を切り替える第２のセレクタと、
通常使用時には前記入出力ピンから入力されたアナログ信号を前記測定回路を通過させて前記チャンネル選択用セレクタに出力させる一方、テスト時には前記チャンネル選択用セレクタから出力されたテスト信号を前記測定回路を通過させて前記入出力ピンに出力させるように信号経路を切り替える第３のセレクタとを備えたことを特徴とするアナログ信号処理装置。
【請求項２】
通常使用時には入力ピン、テスト時には出力ピンとして使用可能に構成され、アナログ信号の入出力を行う複数の入出力ピンと、
前記複数の入出力ピンにそれぞれ接続された複数の測定回路と、
前記複数の測定回路の出力側に接続され、前記複数のアナログ信号の信号経路を選択的に切り替えるチャンネル選択用セレクタと、
前記入出力ピンから入力されたアナログ信号を、前記測定回路の入力側に入力させるように信号経路を切り替える第１のセレクタと、
２つの前記入出力ピンを１組とし、一方の該入出力ピンから入力され前記測定回路を通過したアナログ信号を他方の該入出力ピンに出力させるように信号経路を切り替える第２のセレクタとを備えたことを特徴とするアナログ信号処理装置。
【請求項３】
通常使用時には入力ピン、テスト時には出力ピンとして使用可能に構成され、アナログ信号の入出力を行う複数の入出力ピンと、
前記複数の入出力ピンにそれぞれ接続された複数の測定回路と、
前記複数の測定回路の出力側に接続され、前記複数のアナログ信号の信号経路を選択的に切り替えるチャンネル選択用セレクタと、
前記複数の入出力ピンのうち１つに入力されたアナログ信号を、全ての前記測定回路の入力側に入力させるように信号経路を切り替える第１のセレクタと、
前記測定回路の出力側から出力される出力信号を前記入出力ピンに出力させるように信号経路を切り替える第２のセレクタと、
前記チャンネル選択用セレクタから出力された出力信号をモニタ出力するテストモードモニタ出力ピンとを備え、
前記複数の入出力ピンのうち入力ピンとして使用された該入出力ピンを有する信号経路から出力され前記チャンネル選択用セレクタに入力された信号を、前記テストモードモニタ出力ピンに出力させるように構成されたことを特徴とするアナログ信号処理装置。
【請求項４】
通常使用時には入力ピン、テスト時には出力ピンとして使用可能に構成され、アナログ信号の入出力を行う複数の入出力ピンと、
前記複数のアナログ信号の信号経路を選択的に切り替えるチャンネル選択用セレクタと、
前記チャンネル選択用セレクタの後段側からテスト信号を入力するテストピンと、
前記チャンネル選択用セレクタから出力されたテスト信号を、前記入出力ピンに出力させるように信号経路を切り替えるセレクタとを備え、
前記チャンネル選択用セレクタにより信号経路を切り替え、前記テスト信号を前記複数の入出力ピンで測定することで、該チャンネル選択用セレクタの動作を検査するように構成されたことを特徴とするアナログ信号処理装置。
【請求項５】
通常使用時には入力ピン、テスト時には出力ピンとして使用可能に構成され、アナログ信号の入出力を行う複数の入出力ピンと、
前記複数のアナログ信号の信号経路を選択的に切り替えるチャンネル選択用セレクタと、
前記入出力ピンに入力されたテスト信号を、前記チャンネル選択用セレクタの後段側に入力させるように信号経路を切り替える第１のセレクタと、
前記チャンネル選択用セレクタから出力されたテスト信号を、前記入出力ピンに出力させるように信号経路を切り替える第２のセレクタとを備え、
前記チャンネル選択用セレクタにより信号経路を切り替え、前記テスト信号を前記複数の入出力ピンで測定することで、該チャンネル選択用セレクタの動作を検査するように構成されたことを特徴とするアナログ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号処理装置に関し、特に処理すべきアナログ信号が複数存在する場合の同時測定に関するものである。
【背景技術】
【０００２】
従来の自動制御等の信号処理システムでは、処理すべきアナログ信号が複数存在する場合が多く、複数のアナログ信号の数に相当する複数のアナログ信号処理装置を設けてそれぞれ処理していた。
【０００３】
しかし、近年では、アナログ信号処理装置が高速化してきたため、例えば、特許文献１に開示されているように、複数のアナログ信号を選択入力して１つのアナログ信号処理装置で処理することが可能となってきた。これにより、信号処理システムのコストダウンを図ることができるようになった。
【０００４】
図６は、従来のアナログ信号処理装置の構成を示すブロック図である。図６において、６１ａ〜６１ｄは入力ピン、１８ａ〜１８ｄは測定回路、１２はセレクタ、３８はテストモードモニタ出力ピンである。
【０００５】
まず、入力ピン６１ａからアナログ信号が入力されると、そのアナログ信号は測定回路１８ａを通過してセレクタ１２に入力される。同様に、入力ピン６１ｂから入力されたアナログ信号は測定回路１８ｂを通過してセレクタ１２に入力される。以下、入力ピン６１ｃ，６１ｄから入力されるアナログ信号についても同様の検査が行われる。
【０００６】
そして、セレクタ１２において、複数のアナログ信号が選択的に出力された後、テストモードモニタ出力ピン３８から出力される。
【特許文献１】特開２００１−７６８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来のアナログ信号処理装置では、検査時に複数のアナログ信号を１入力ずつ選択入力して測定を行うことから、アナログ信号の入力本数回のテスト及びセレクタの検査が必要となり、測定に多くの時間を要してしまうという問題があった。
【０００８】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、回路規模の増大を抑えつつテスト時間を短縮できるようにすることにある。
【課題を解決するための手段】
【０００９】
すなわち、本発明は、通常使用時には入力ピン、テスト時には出力ピンとして使用可能に構成され、アナログ信号の入出力を行う複数の入出力ピンと、
前記複数の入出力ピンにそれぞれ接続された複数の測定回路と、
前記複数の測定回路の出力側に接続され、前記複数のアナログ信号の信号経路を選択的に切り替えるチャンネル選択用セレクタと、
前記チャンネル選択用セレクタの後段側からテスト信号を入力するテストピンと、
前記チャンネル選択用セレクタから出力されたテスト信号を、前記測定回路の入力側に入力させるように信号経路を切り替える第１のセレクタと、
前記測定回路の出力側から出力された出力信号を、前記入出力ピンに出力させるように信号経路を切り替える第２のセレクタと、
通常使用時には前記入出力ピンから入力されたアナログ信号を前記測定回路を通過させて前記チャンネル選択用セレクタに出力させる一方、テスト時には前記チャンネル選択用セレクタから出力されたテスト信号を前記測定回路を通過させて前記入出力ピンから出力させるように信号経路を切り替える第３のセレクタとを備えたことを特徴とするアナログ信号処理装置に関するものである。
【発明の効果】
【００１０】
以上のように、本発明によれば、複数のアナログ信号を選択入力して１つの信号処理回路で処理する通常の動作を行うことができるとともに、テストモード時には複数本のアナログ信号を同時にテストでき、回路規模の増大を抑えつつテスト時間を短縮する上で有利となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面に基づいて詳細に説明する。以下の好ましい実施形態の説明は、本質的に例示に過ぎず、本発明、その適用物或いはその用途を制限することを意図するものでは全くない。
【００１２】
＜実施形態１＞
図１は、本発明の実施形態１に係るアナログ信号処理装置の構成を示すブロック図である。図１に示すように、このアナログ信号処理装置は、通常使用時には入力ピン、テスト使用時には出力ピンとして使用できるように構成された複数の入出力ピン１１ａ，１１ｂ，・・・と、複数のアナログ信号経路を選択可能なセレクタ１２（チャンネル選択用セレクタ）と、テスト時のテスト信号を入力するテストピン１３と、テストピン１３から入力された信号を測定回路１８ａの信号経路先頭（入力側）に入力するセレクタ１４と、測定回路１８ａの最後段（出力側）から信号を取り出して入出力ピン１１ａに出力させるセレクタ１５と、通常使用時とテスト使用時の信号経路を切り替えるセレクタ１６，１７と、入力本数に対応した測定回路１８ａ，１８ｂ，・・・と、テストモードモニタ出力ピン３８とを備えている。
【００１３】
以下、本実施形態１に係るアナログ信号処理装置の動作について説明する。まず、テストモード設定時には、テストピン１３からテスト信号が入力され、このテスト信号がセレクタ１２に入力される。
【００１４】
前記セレクタ１２は、テストモード設定時には全ての信号経路がＯＮ状態となっており、セレクタ１２を通過したテスト信号は複数のアナログ信号経路にそれぞれ分岐するようになっている。
【００１５】
ここで、テストモード設定時には、信号経路に設けられたセレクタ１４，１５がＯＮ状態、セレクタ１６，１７がＯＦＦ状態となり、テスト用の信号経路のみが動作するように設定される。
【００１６】
これにより、セレクタ１２から出力されたテスト信号は、セレクタ１４を通過して測定回路１８ａに入力される。測定回路１８ａで測定された信号は、セレクタ１５を通過して入出力ピン１１ａから出力される。
【００１７】
以上のような動作を全チャンネルについて同時に行うことで、アナログ信号のチャンネル本数分のテストを１回で行うことができ、回路規模の増大を抑えつつテスト時間を短縮できる。
【００１８】
一方、通常動作時には、セレクタ１４，１５がＯＦＦ状態、セレクタ１６，１７がＯＮ状態となり、通常動作用の経路のみが動作するように設定される。
【００１９】
これにより、入出力ピン１１ａからアナログ信号が入力されると、このアナログ信号はセレクタ１６を通過して測定回路１８ａに入力される。測定回路１８ａで測定されたアナログ信号は、セレクタ１７を通過してセレクタ１２に入力される。
【００２０】
前記セレクタ１２では、全チャンネルから入力された複数のアナログ信号のうち１つが選択的に出力される。これにより、通常動作を行うことができるようになっている。
【００２１】
以上のように、本実施形態１に係るアナログ信号処理装置によれば、複数のアナログ信号を選択入力して１つの信号処理回路で処理する通常の動作を行うことができるとともに、テストモード時には複数本の信号経路を同時にテストでき、回路規模の増大を抑えつつテスト時間を短縮する上で有利となる。
【００２２】
＜実施形態２＞
図２は、本発明の実施形態２に係るアナログ信号処理装置の構成を示すブロック図である。以下、実施形態１と同じ部分については同じ符号を付し、相違点についてのみ説明する。この点は、以下の実施形態についても同様とする。
【００２３】
図２に示すように、このアナログ信号処理装置は、入力ピン又は出力ピンとして使用可能な複数の入出力ピン２１ａ，２１ｂ，・・・と、複数のアナログ信号経路を選択可能なセレクタ１２と、入出力ピン２１ａからの信号を測定回路１８ａに入力させるセレクタ２３と、測定回路１８ｂから出力された信号を入出力ピン２１ａに出力させるセレクタ２４と、測定回路１８ａから出力された信号を入出力ピン２１ｂに出力させるセレクタ２５と、入出力ピン２１ｂからの信号を測定回路１８ｂに入力させるセレクタ２６とを備えている。
【００２４】
前記入出力ピン２１ａ，２１ｂは、入出力ピン２１ａを入力ピンとして使用する時には入出力ピン２１ｂが出力ピンとして使用され、入出力ピン２１ｂを入力ピンとして使用する時には入出力ピン２１ａが出力ピンとして使用されるようになっている。すなわち、２本の入出力ピンが１組として使用されるようになっている。
【００２５】
なお、図示しないが、全チャンネルについて入出力ピンが２本１組の関係となるように構成されているものとする。
【００２６】
以下、本実施形態２に係るアナログ信号処理装置の動作について説明する。まず、テストモード設定時において、入出力ピン２１ａを入力ピン、入出力ピン２１ｂを出力ピンとして使用する場合について説明する。この場合には、セレクタ２３，２５がＯＮ状態、セレクタ２４，２６がＯＦＦ状態となるように設定される。
【００２７】
入出力ピン２１ａから入力されたアナログ信号は、セレクタ２３を通過して測定回路１８ａに入力される。測定回路１８ａで測定されたアナログ信号は、セレクタ２５を通過して入出力ピン２１ｂから出力される。
【００２８】
一方、入出力ピン２１ａを出力ピン、入出力ピン２１ｂを入力ピンとして使用する場合は、セレクタ２３，２５がＯＦＦ状態、セレクタ２４，２６がＯＮ状態となるように設定される。
【００２９】
入出力ピン２１ｂから入力されたアナログ信号は、セレクタ２６を通過して測定回路１８ｂに入力される。測定回路１８ｂで測定されたアナログ信号は、セレクタ２４を通過して入出力ピン２１ａから出力される。
【００３０】
また、通常動作時には、セレクタ２３，２６がＯＮ状態、セレクタ２４，２５がＯＦＦ状態となるように設定される。
【００３１】
入出力ピン２１ａから入力されたアナログ信号は、セレクタ２３を通過して測定回路１８ａに入力される。測定回路１８ａで測定されたアナログ信号は、セレクタ１２に入力される。
【００３２】
以下、同様に全チャンネルからセレクタ１２にアナログ信号が入力され、セレクタ１２において複数のアナログ信号のうち１つが選択的に出力される。
【００３３】
以上のように、本実施形態２に係るアナログ信号処理装置によれば、２つの信号経路を１組とし、一方を入力ピン、他方を出力ピンとしてテストを行うことで、アナログ信号のチャンネル本数分のテストを２回で行うことができる。また、前記実施形態１に係るアナログ信号処理装置の構成に比べて素子数を減らすことができる。
【００３４】
＜実施形態３＞
図３は、本発明の実施形態３に係るアナログ信号処理装置の構成を示すブロック図である。図３に示すように、このアナログ信号処理装置は、入力ピン又は出力ピンとして使用可能な複数の入出力ピン３１ａ，３１ｂ，３１ｃと、複数のアナログ信号経路を選択可能なセレクタ１２と、通常動作時の入出力ピン３１ｂからの入力信号を測定回路１８ｂに入力させるセレクタ３３と、通常動作時の入出力ピン３１ｃからの入力信号を測定回路１８ｃに入力させるセレクタ３４と、テスト時の信号を入出力ピン３１ｂに出力させるセレクタ３５と、テスト時の信号を入出力ピン３１ｃに出力させるセレクタ３６と、テスト時において入出力ピン３１ａからの信号を全ての信号経路に分岐させるセレクタ３７と、テストモード時において入出力ピン３１ａの経路の出力信号を出力させるテストモードモニタ出力ピン３８とを備えている。
【００３５】
以下、本実施形態３に係るアナログ信号処理装置の動作について説明する。まず、テストモード設定時の動作について説明する。テストモード設定時には、セレクタ３５，３６，３７がＯＮ状態、セレクタ３３，３４がＯＦＦ状態となり、テスト用の信号経路のみが動作するように設定される。
【００３６】
入出力ピン３１ａから入力されたアナログ信号は、セレクタ３７を通過して全ての信号経路に分岐し、測定回路１８ａ，１８ｂ，１８ｃに入力される。
【００３７】
具体的に、入出力ピン３１ｂを有する信号経路では、セレクタ３７を通過したアナログ信号が測定回路１８ｂに入力される。測定回路１８ｂで測定された信号は、セレクタ３５を通過して入出力ピン３１ｂから出力される。
【００３８】
また、入出力ピン３１ｃを有する信号経路では、セレクタ３７を通過したアナログ信号が測定回路１８ｃに入力される。測定回路１８ｃで測定された信号は、セレクタ３６を通過して入出力ピン３１ｃから出力される。
【００３９】
次に、入出力ピン３１ａを有する信号経路では、入出力ピン３１ａから入力したアナログ信号は測定回路１８ａに入力される。測定回路１８ａで測定された信号は、後段のセレクタ１２を通過してテストモードモニタ出力ピン３８にて出力される。
【００４０】
以上のように、本実施形態３に係るアナログ信号処理装置によれば、１つの入出力ピンを入力ピンとして使用し、残りを出力ピンとして使用する一方、入力ピンとして使用した信号経路の出力にはテストモード時のテストモードモニタ出力ピンを使用することで、ピン数を増やすことなく全チャンネル同時に検査をすることができ、回路規模の増大を抑えつつテスト時間を短縮することができる。
【００４１】
＜実施形態４＞
図４は、本発明の実施形態４に係るアナログ信号処理装置の構成を示すブロック図である。図４に示すように、このアナログ信号処理装置は、入力ピン又は出力ピンとして使用可能な入出力ピン４１ａ，４１ｂ，４１ｃと、複数のアナログ信号経路を選択可能なセレクタ１２と、通常動作時の入出力ピン４１ａからの信号を測定回路１８ａに入力させるセレクタ４４と、テストモード時にセレクタ１２から出力されたテスト信号を入出力ピン４１ａに出力させるセレクタ４５と、通常動作時の入出力ピン４１ｂからの信号を測定回路１８ｂに入力させるセレクタ４６と、テストモード時にセレクタ１２から出力されたテスト信号を入出力ピン４１ｂに出力させるセレクタ４７と、通常動作時の入出力ピン４１ｃからの信号を測定回路１８ｃに入力させるセレクタ４８と、テストモード時にセレクタ１２から出力されたテスト信号を入出力ピン４１ｃに出力させるセレクタ４９と、テスト時のテスト信号を入力するテストピン１３と、テストモードモニタ出力ピン３８とを備えている。
【００４２】
以下、本実施形態４に係るアナログ信号処理装置の動作について説明する。テストモード設定時には、テストピン１３からテスト信号が入力され、このテスト信号がセレクタ１２に入力される。
【００４３】
前記セレクタ１２では、入力されたテスト信号を選択的に複数の信号経路に出力するようにチャンネル設定され、セレクタ１２から出力されたテスト信号は、それぞれセレクタ４５，４７，４９を通過して入出力ピン４１ａ，４１ｂ，４１ｃから出力される。
【００４４】
ここで、セレクタ１２のチャンネル設定が、入出力ピン４１ａを有する信号経路をＯＮ状態とし、その他の信号経路をＯＦＦ状態とした場合には、１回のテスト測定で、入出力ピン４１ａを有する信号経路がＯＮ状態であり、その他の信号経路がＯＦＦ状態となっていることが同時に測定できる。
【００４５】
次に、入出力ピン４１ｂについても同様の測定を行う。各チャンネル設定全ての経路について同様の測定を行うようにすれば、チャンネル回数分の測定で、セレクタ１２における全ての組み合わせについて検査を行うことができる。
【００４６】
＜実施形態５＞
図５は、本発明の実施形態５に係るアナログ信号処理装置の構成を示すブロック図である。図５に示すように、このアナログ信号処理装置は、入力ピン又は出力ピンとして使用可能な複数の入出力ピン５１ａ，５１ｂ，５１ｃと、複数のアナログ信号経路を選択可能なセレクタ１２と、通常動作時の入出力ピン５１ａからの信号を測定回路１８ａに入力させるセレクタ５３と、テストモード時の入出力ピン５１ａからの信号をセレクタ１２の後段に入力させるセレクタ５４と、テストモード時のセレクタ１２からの出力信号を入出力ピン５１ａに出力させるセレクタ５５と、通常動作時の入出力ピン５１ｂからの信号を測定回路１８ｂに入力させるセレクタ５６と、テストモード時の入出力ピン５１ｂからの信号をセレクタ１２の後段に入力させるセレクタ５７と、テストモード時のセレクタ１２からの出力信号を入出力ピン５１ｂに出力させるセレクタ５８と、通常動作時の入出力ピン５１ｃからの信号を測定回路１８ｃに入力させるセレクタ５９と、テストモード時のセレクタ１２からの出力信号を入出力ピン５１ｃに出力させるセレクタ５１０と、テストモードモニタ出力ピン３８とを備えている。
【００４７】
以下、本実施形態５に係るアナログ信号処理装置の動作について説明する。まず、テストモード時において、入出力ピン５１ａを入力ピンとして使用した場合について説明する。この場合には、セレクタ５４がＯＮ状態、セレクタ５８，５１０がＯＦＦ状態となるように設定される。
【００４８】
入出力ピン５１ａから入力された入力信号は、セレクタ５４を通過してセレクタ１２の後段に入力される。セレクタ１２は選択したいチャンネルに設定されており、セレクタ１２から出力された信号は、それぞれセレクタ５８，５１０を通過して入出力ピン５１ｂ，５１ｃから出力される。このとき、セレクタ５８，５１０はＯＮ状態に設定される。
【００４９】
さらに、先ほどの測定では検査できなかった信号経路（入出力ピン５１ａを有する経路）を検査するために、入出力ピン５１ｂを入力ピンとして使用し、同様の検査を行う。これにより、２回の検査で１チャンネルの検査を行うことができ、このような検査をそれぞれのチャンネルについて行うことで全ての検査を行うことができる。
【００５０】
以上のように、本実施形態５に係るアナログ信号処理装置によれば、１つの入出力ピンを入力ピンとして使用して残りを出力ピンとして使用し、入力ピンから入力した信号をセレクタの後段に直接入力することで、前記実施形態４に係るアナログ信号処理装置の構成に比べてテストモード時のテスト信号入力ピンを削除でき、回路規模を削減する上で有利な効果が得られる。
【産業上の利用可能性】
【００５１】
以上説明したように、本発明は、回路規模の増大を抑えつつテスト時間を短縮することができるという実用性の高い効果が得られることから、きわめて有用で産業上の利用可能性は高い。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態１に係るアナログ信号処理装置の構成を示すブロック図である。
【図２】本実施形態２に係るアナログ信号処理装置の構成を示すブロック図である。
【図３】本実施形態３に係るアナログ信号処理装置の構成を示すブロック図である。
【図４】本実施形態４に係るアナログ信号処理装置の構成を示すブロック図である。
【図５】本実施形態５に係るアナログ信号処理装置の構成を示すブロック図である。
【図６】従来のアナログ信号処理装置の構成を示すブロック図である。
【符号の説明】
【００５３】
１１ａ  入出力ピン
１１ｂ  入出力ピン
１２    セレクタ
１３    テストピン
１４    セレクタ
１５    セレクタ
１６    セレクタ
１７    セレクタ
１８ａ  測定回路
１８ｂ  測定回路
１８ｃ  測定回路
２１ａ  入出力ピン
２１ｂ  入出力ピン
２１ｃ  入出力ピン
２３    セレクタ
２４    セレクタ
２５    セレクタ
２６    セレクタ
３１ａ  入出力ピン
３１ｂ  入出力ピン
３３    セレクタ
３４    セレクタ
３５    セレクタ
３６    セレクタ
３７    セレクタ
３８    テストモードモニタ出力ピン
４１ａ  入出力ピン
４１ｂ  入出力ピン
４４    セレクタ
４５    セレクタ
４６    セレクタ
４７    セレクタ
４８    セレクタ
４９    セレクタ
５１ａ  入出力ピン
５１ｂ  入出力ピン
５３    セレクタ
５４    セレクタ
５５    セレクタ
５６    セレクタ
５７    セレクタ
５８    セレクタ
５９    セレクタ
５１０    セレクタ
【図１】
2007192714.tif 000003
【図２】
2007192714.tif 000004
【図３】
2007192714.tif 000005
【図４】
2007192714.tif 000006
【図５】
2007192714.tif 000007
【図６】
2007192714.tif 000008