(57)【要約】【課題】シリコン（Ｓｉ）基板上に形成されたＺｎＯナノチップ電界発光（ＥＬ）素子およびその製造方法を提供すること。【解決手段】上記方法は、Ｓｉ基板を形成する工程１５０２と、Ｓｉ基板を覆う下部接触部を形成する工程１５０４と、下部接触部を覆うシード層を形成する工程１５０６と、シード層を覆う、頭部を備えるＺｎＯナノチップを形成する工程１５０８と、ＺｎＯナノチップ覆う絶縁膜を形成する工程１５１０と、絶縁膜をエッチングする工程１５１２と、ＺｎＯナノチップの頭部を露出させる工程１５１４と、ＺｎＯナノチップの露出させた頭部を覆う透明電極を形成する工程１５１６とを含む。【選択図】  図１
2007103350.tif 000002
【特許請求の範囲】
【請求項１】
シリコン（Ｓｉ）基板上にＺｎＯナノチップ電界発光（ＥＬ；ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を製造するための方法であって、該方法は、
Ｓｉ基板を形成する工程と、
該Ｓｉ基板を覆う下部接触部を形成する工程と、
該下部接触部を覆うシード層を形成する工程と、
該シード層を覆うＺｎＯナノチップであって、頭部を備えたＺｎＯナノチップを形成する工程と、
該ＺｎＯナノチップ覆う絶縁膜を形成する工程と、
該絶縁膜をエッチングする工程と、
ＺｎＯナノチップの該頭部を露出させる工程と、
ＺｎＯナノチップの露出させた該頭部を覆う透明電極を形成する工程と
を包含する方法。
【請求項２】
下部接触部を形成する上記工程は、Ｓｉ基板にｎ＋ドーパントを埋め込み、Ｓｉ基板のｎ＋層を形成する工程を含む請求項１に記載の方法。
【請求項３】
シード層を形成する上記工程は、ＺｎＯおよびＺｎＯ：Ａｌから構成される群から選択された材料から上記シード層を形成することを含む請求項１に記載の方法。
【請求項４】
上記下部接触部を覆うシード層を形成する上記工程は、スパッタリング、化学気相堆積（ＣＶＤ；ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、スピン塗布（ｓｐｉｎ−ｏｎ）および原子層堆積（ＡＬＤ；ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）からなる群から選択された堆積手法を用いて上記シード層を形成することを含む請求項３に記載の方法。
【請求項５】
シード層を形成する上記工程の後に、該シード層の選択された領域を露光して、該シード層をパターニングする工程をさらに包含し、
ＺｎＯナノチップを形成する上記工程は、シード層の露光された該領域を覆うようにＺｎＯナノチップを形成することを含み、
共通の下部接触部に接続されたＺｎＯナノチップＥＬ素子の配列を形成する工程をさらに包含する請求項１に記載の方法。
【請求項６】
シード層を形成する上記工程の後に、アニーリングする工程をさらに包含し、
該アニーリングに応じて、上記シード層の構造を結晶化する請求項１に記載の方法。
【請求項７】
ＺｎＯナノチップを形成する上記工程は、グラファイトおよびＺｎ粉末の混合物を導入する工程と、
上記基板を約９１５℃の温度に加熱する工程と、
昇華（ｖａｐｏｒ−ｓｏｌｉｄ）機構を用いてＺｎＯナノチップを成長させる工程とを含む請求項１に記載の方法。
【請求項８】
ＺｎＯナノチップを形成する上記工程は、
温度を上昇させ、Ｚｎ金属の蒸発により供給されたＺｎの蒸気の昇華（ｖａｐｏｒ  ｓｏｌｉｄ）成長と、
約８０℃の温度でＺｎＣｌ２およびＫＣｌを含む溶液の電着と、
６０℃のホルムアミド溶液中のＺｎ金属源を用いた固溶体（ｓｏｌｉｄ−ｓｏｌｕｔｉｏｎ）堆積と、
からなる群から選択された手法を用いて行われることを含む請求項１に記載の方法。
【請求項９】
ＺｎＯナノチップを形成する上記工程の後、ＺｎＯナノチップを覆うよう、Ａｌ２Ｏ３およびＨｆＯ２からなる群から選択されたコーティングを形成するための原子層堆積工程をさらに包含する請求項１に記載の方法。
【請求項１０】
ＺｎＯナノチップを覆う絶縁膜を形成する上記工程は、
スピン塗布するポリスチレンおよびポリマーからなる群より選択された材料より絶縁膜を形成することを含み、
絶縁膜をエッチングする上記工程は、Ｏ３プラズマを用いて絶縁膜のエッチングを行うことを含む請求項１に記載の方法。
【請求項１１】
ＺｎＯナノチップを覆う絶縁膜を形成する上記工程は、
スピン塗布ガラス（ＳＯＧ；ｓｐｉｎ−ｏｎ  ｇｌａｓｓ）から絶縁膜を形成することを含み、
絶縁膜をエッチングする上記工程は、ウェットエッチングおよびドライエッチングからなる群から選択された手法を用いてＳＯＧエッチングすることを含む請求項１に記載の方法。
【請求項１２】
ポリ３，４−エチレンジオキシチオフェン（ＰＥＤＯＴ；ｐｏｌｙ３，４−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｆｅｎ）、ＳｒＣｕＯ、Ｃｕ２Ｏ、ＺｎＯ：Ｎ、ＺｎＯ：Ａｓ、およびＺｎＯ：Ｐから構成される群から選択されたｐ型材料を、露出したＺｎＯナノチップの頭部と透明電極との間に介在させる工程をさらに包含する請求項１に記載の方法。
【請求項１３】
透明電極を形成する上記工程は、ＩＴＯ、ＺｎＯ：ＡｌまたはＡｕの薄層から成る群から選択された材料から透明電極を形成することを含む請求項１に記載の方法。
【請求項１４】
下部接触部を形成する上記工程およびシード層を形成する上記工程は、上記Ｓｉ基板を覆うＺｎＯ：Ａｌ層から上記下部接触部および上記シード層を形成することを含む請求項１に記載の方法。
【請求項１５】
Ａｌ２Ｏ３およびＨｆＯ２から構成される群から選択された絶縁体を、ＡＬＤ手法を用いて上記ＺｎＯ：Ａｌ層と、ＺｎＯナノチップとの間に介在させる工程をさらに包含する請求項１４に記載の方法。
【請求項１６】
Ｓｉ（シリコン）基板上に形成されたＺｎＯナノチップＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子であって、該ＺｎＯナノチップＥＬ素子は、
Ｓｉ基板と、
該Ｓｉ基板を覆う下部接触部と、
該下部接触部を覆うシード層と、
該シード層を覆う、頭部を備えたＺｎＯナノチップと、
ＺｎＯナノチップを覆う絶縁膜であって、ＺｎＯナノチップの露出させた該頭部とともに上部表面を構成する絶縁膜と、
ＺｎＯナノチップの露出させた該頭部を覆う透明電極と
を備えるＺｎＯナノチップＥＬ素子。
【請求項１７】
上記下部接触部は、上記Ｓｉ基板を覆う、Ｓｉのｎ＋層を含む請求項１６に記載のＺｎＯナノチップＥＬ素子。
【請求項１８】
上記シード層は、ＺｎＯおよびＺｎＯ：Ａｌから構成される群から選択された材料から形成される請求項１６に記載のＺｎＯナノチップＥＬ素子。
【請求項１９】
上記シード層が結晶化されている請求項１６に記載のＺｎＯナノチップＥＬ素子。
【請求項２０】
上記ＺｎＯナノチップを覆うコーティングであって、Ａｌ２Ｏ３およびＨｆＯ２を包含する群から選択されたコーティングをさらに含む請求項１６に記載のＺｎＯナノチップＥＬ素子。
【請求項２１】
上記絶縁膜は、スピン塗布ポリスチレン、スピン塗布ガラスおよびポリマーから構成される群から選択された材料から形成されることを含む請求項１６に記載のＺｎＯナノチップＥＬ素子。
【請求項２２】
ポリ３，４−エチレンジオキシチオフェン（ＰＥＤＯＴ；３，４−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）、ＳｒＣｕＯ、Ｃｕ２Ｏ、ＺｎＯ：Ｎ、ＺｎＯ：Ａｓ、およびＺｎＯ：Ｐから構成される群から選択された、ｐ型材料から構成された層が、ＺｎＯナノチップの露出させた上記頭部と、上記透明電極との間に挿入されていることを含む請求項１６に記載のＺｎＯナノチップＥＬ素子。
【請求項２３】
上記透明電極は、ＩＴＯ、ＺｎＯ：Ａｌ、またはＡｕの薄層からなる群から選択されることを含む請求項１６に記載のＺｎＯナノチップＥＬ素子。
【請求項２４】
上記下部接触部および上記シード層は、どちらもＳｉ基板を覆うＺｎＯ：Ａｌ層である請求項１６に記載のＺｎＯナノチップＥＬ素子。
【請求項２５】
ＺｎＯ：Ａｌ層とＺｎＯナノチップとの間に挿入された絶縁体であって、Ａｌ２Ｏ３およびＨｆＯ２から構成される群から選択された材料から形成された絶縁体をさらに含む請求項２４に記載のＺｎＯナノチップＥＬ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概略的には集積回路の製造に関連し、より詳しくは、シリコン基板上に形成されたＺｎＯナノチップ電界発光素子に関する。
【背景技術】
【０００２】
〔関連出願〕
本出願は、コンリー（Ｃｏｎｌｅｙ）らによる発明（発明の名称：対向する蛍光体層を備えるナノチップ電極電界発光素子）の係属中の特許出願（出願日：２００５年３月１日、出願番号：１１／０７０，０５１）の一部継続出願である。本出願は、合衆国法典第３５巻第１２０条に基づいて上述の親出願に対する優先権を主張するものであり、また参照を介して親出願を明確に包含しているものである。
【０００３】
半導体材料が直接的または間接的なバンドギャップを形成しているか否かに関わらず、半導体素子は、光を発生させることができる。高電界逆方向バイアスをかけたｐｎ接合は、光子の放出に伴い再結合するホットキャリアの大きな集団を生じさせる。
シリコン（Ｓｉ）素子は、低い発光効率を有することが知られており、その光子エネルギーはおおよそ２ｅＶである。電気的エネルギーの光学的な光エネルギー（ｏｐｔｉｃａｌ  ｐｈｏｔｏｎｉｃ  ｅｎｅｒｇｙ）への変換は、電界発光（ＥＬ；ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）と呼ばれている。小さな電気信号を用いて動作し得る効率的な電界発光素子は、室温において作製されている。しかしながら、上記効率的な電界発光素子は、普通、シリコンと適合性を有していない材料の上に作製されている。
【０００４】
上記材料は、例えば、ＩｎＧａＮ、ＡｌＧａＡｓ、ＧａＡｓＰ、ＧａＮおよびＧａＰのような周期表におけるＩＩＩ−Ｖ族の材料である。これらの材料のひとつから形成される基板上に形成された電界発光素子は、基板として用いた固有の材料に応じて可視光領域内の狭い帯域幅を有する光を効率的に発することができる。
さらに、ＺｎＳｅのような周期表におけるＩＩ−ＶＩ族の材料も電界発光素子の基板の材料として用いられている。ＺｎＳおよびＺｎＯのような周期表におけるＩＩ−ＶＩ族のその他の材料は、交流バイアス条件下において電界発光を示すことが知られている。
【０００５】
もし、特殊な（従来とは異なる）ＣＭＯＳ（ｃｏｍｐｌｅｍｅｎｔａｒｙ  ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）プロセスが成し遂げられれば、これらの素子は、光を発する素子として用いるためにシリコン上に堆積され得る。発光材料のその他の種類としては、有機発光ダイオード（ＯＬＥＤｓ；ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅｓ）、ナノ結晶性シリコン（ｎｃ−Ｓｉ；ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｓｉｌｉｃｏｎ）および高分子材料ＬＥＤ（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）が挙げられる。
【０００６】
従来、シリコンは、シリコンが有するエネルギーバンドギャップが間接型の性質であるため、光電子工学的な適用には不向きであると考えられている。実際、バルクシリコンは酷く非効率的な発光体である。シリコンが光電子工学的な適用に不向きであるという問題を打開するために展開された種々の研究方法の内、Ｓｉナノ構造内における量子閉じ込め、および結晶性シリコンの希土類元素ドーピングは、多くの注目を受けている。
【０００７】
シリコンと適合性を有する単純かつ効率的な発光素子は、光学素子（発光および光検出）を必要とする応用に好ましい。効率的なシリコン基板電界発光素子は、従来の金属処理プロセスと比較して、より高速かつ信頼性を有する信号結合手段を可能にするであろう。
【０００８】
さらに、大規模なシステム・オン・チップタイプの素子における内部チップ接続にとって、光学的な手段による信号のルーティングもまた好ましい。チップ間通信のために、別々のシリコン片の間の導波路または直接的な光学連結を行うことによって、チップ間の電気的接続をすることなく実装を可能にするだろう。可視光の小さな点光源を生じさせるための方法を小型のディスプレイに採用すれば、単純かつ安価なディスプレイを形成することを可能にするであろう。
【０００９】
図１５は、個体Ｓｉ蛍光体ＥＬ素子である薄膜の部分断面図（従来技術）である。Ｓｉと適合性を有するＥＬ素子は、現在、光学的な内部連絡など、数多くの応用が模索されている。交流ＥＬ素子は、基板１、光学底部電極２、上部誘電体層５と下部誘電体層３との間に挟まれた蛍光体層４、および上部透明電極６から構成されている。普通、図１５のような素子は、その界面における状態から蛍光体層内へ電子を注入するために高い動作電界を必要とする。電子は、それから上記電界により加速され、発光中心において発光減衰するまでエネルギーを受け続ける。
【００１０】
ナノワイヤー、ナノロッドおよびナノ粒子のようなナノ構造材料は、何例か名前を挙げると、ナノワイヤーケミカルセンサ、ナノワイヤーバイオセンサ、ナノワイヤーＬＥＤ、ナノワイヤートランジスタ、ナノワイヤーレーザーなどの応用に用いるための可能性を有している。Ｓｉ、Ｇｅ、その他の元素半導体、ＺｎＯ、および他の二元素半導体のような材料が、ナノ構造化されている。
【００１１】
ナノワイヤー形成の主要な形成方法の一つは、気相からナノワイヤーを成長させるために必要である触媒を用いたＶＬＳ輸送（ｖａｐｏｒ−ｌｉｑｕｉｄ  ｓｏｌｉｄ  ｔｒａｎｓｐｏｒｔ）機構を利用した方法である。他の方法もまた用いられている。
【００１２】
ＺｎＯは、３８０ナノメートル（ｎｍ）の波長を有する、固有の（ｉｎｔｒｉｎｓｉｃ）ＵＶ（ｕｌｔｒａ  ｖａｉｏｌｅｔ）光ルミネッセンス（ＰＬ；ｐｈｏｔｏ−ｌｕｍｉｎｅｓｃｅｎｃｅ）を示す、もうひとつのＰＬ材料である。ＺｎＯから形成されるＳｉ上のＥＬ素子構造は、広く用いられているＣＭＯＳ制御電子回路を活用するために好ましいであろう。
【００１３】
よく報告がなされている、ＣＯＭＳ電子回路にナノ構造を組み込むための技術は、一つの基板上にナノワイヤーを成長させること、成長させたナノワイヤーを「回収すること」および素子基板上に回収したナノワイヤーを分散させることに関連している、そしてこの技術は「ピック・アンド・プレイス（ｐｉｃｋ  ａｎｄ  ｐｌａｃｅ）」法としてよく参照される。
【００１４】
素子基板上に直接成長させたナノ構造の活用については、まだほとんど報告されていない。成長させたナノワイヤーを直接用いて素子を製造することは、従来のピック・アンド・プレイス法を超える、ナノ構造の清浄さおよび直接配置などの、より有利な点を有している。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明の目的は、ナノ構造を有するＺｎＯをシリコン基板上に直接配置することにより形成した電界発光素子の製造方法およびその製造方法を用いてシリコン基板上に形成した電界発光素子を提供することである。
【課題を解決するための手段】
【００１６】
本発明は、Ｓｉ基板上にＺｎＯナノチップをベースにしたＥＬ素子を製造する方法を提供する。従来の方法と異なる点は、ＺｎＯナノチップが絶縁材料に埋め込まれており、かつＺｎＯナノチップの端部を露出させている点である。ＺｎＯナノチップの露出させた端部（頭部）は、ｐ型材料または透明電極材料に覆われることによって、より効率的な電気接続を形成している。
【００１７】
従って、シリコン（Ｓｉ）基板上にＺｎＯナノチップ電界発光（ＥＬ）素子を製造するための方法を提供する。上記方法は、Ｓｉ基板を形成する工程と、該Ｓｉ基板を覆う下部接触部を形成する工程と、該下部接触部を覆うシード層を形成する工程と、該シード層を覆うＺｎＯナノチップであって、頭部を備えるＺｎＯナノチップを形成する工程と、該ＺｎＯナノチップ覆う絶縁膜を形成する工程と、該絶縁膜をエッチングする工程と、該ＺｎＯナノチップの頭部を露出させる工程と、ＺｎＯナノチップの露出させた該頭部を覆う透明電極を形成する工程とを包含する。
【００１８】
一つの局面において、ＺｎＯナノチップを形成した後、Ａｌ２Ｏ３またはＨｆＯ２のような材料を用いて、ＡＬＤの処理によってＺｎＯナノチップをコーティングしてもよい。
【００１９】
上記シード層は、ＺｎＯまたはＺｎＯ：Ａｌで有り得る。また、ＺｎＯまたはＺｎＯ：Ａｌを堆積するための方法として、スパッタ、化学気相堆積（ＣＶＤ）、スピン塗布または原子層堆積（ＡＬＤ）のような手法を用いることができる。なお、「ＺｎＯ：Ａｌ」は「Ａｌを添加したＺｎＯ」という意味で用いている。また、以下において「ａ：ｂ」と記載する場合、同様に「ｂを添加したａ」を意味している。
【００２０】
ＺｎＯナノチップを覆う上記絶縁膜は、スピン塗布するポリスチレンまたはポリマーのいずれかで有り得る。そして、上記絶縁膜は、Ｏ３プラズマを用いてエッチングすることができる。
【００２１】
一方、上記絶縁膜がスピン塗布ガラス（ＳＯＧ）である場合、該絶縁膜のエッチングは、ウェットエッチングまたはドライエッチングを用いることができる。
【００２２】
一つの局面において、上記下部接触部は、Ｓｉ基板にｎ＋ドーパントを埋め込んだ結果、Ｓｉ基板上に形成されるｎ＋層である。
【００２３】
さらに別の局面において、上記下部接触部および上記シード層の両方は、Ｓｉ基板を覆うＺｎＯ：Ａｌ層から形成されている。
【００２４】
また、本発明のＺｎＯナノチップＥＬ素子は、シリコン基板上に形成されたＺｎＯナノチップ電界発光素子であって、該ＥＬ素子は、Ｓｉ基板と、該Ｓｉ基板を覆う下部接触部と、該下部接触部を覆うシード層と、該シード層を覆うＺｎＯナノチップであって、頭部を備えるＺｎＯナノチップと、露出したＺｎＯナノチップの頭部を備えた上部表面を有し、かつＺｎＯナノチップを覆う絶縁膜と、露出したＺｎＯナノチップの該頭部を覆う透明電極とを備える。
【００２５】
ＺｎＯのナノ構造であるＺｎＯナノチップは、Ｓｉ基板上に直接配置されている。また、ＺｎＯナノチップの頭部は、絶縁膜より露出し、かつ透明電極によって覆われている。
【００２６】
よって、従来のピック・アンド・プレイス法によるナノ構造の配置と比較して、ナノ構造の清浄度が高まる。直接配置が可能であるため、容易に基板上の所望の位置に対して素子（ナノ構造）の配置を行うことができる。また、ＺｎＯナノチップの頭部を露出させ、透明電極によって覆っているため、より信頼性の高い電気接続が実現できる。
【発明の効果】
【００２７】
本発明のＳｉ基板上にＺｎＯナノチップＥＬ素子を製造するための方法は、Ｓｉ基板を形成する工程と、該Ｓｉ基板を覆う下部接触部を形成する工程と、該下部接触部を覆うシード層を形成する工程と、該シード層を覆う、頭部を備えるＺｎＯナノチップを形成する工程と、該ＺｎＯナノチップ覆う絶縁膜を形成する工程と、該絶縁膜をエッチングする工程と、該ＺｎＯナノチップの頭部を露出させる工程と、ＺｎＯナノチップの露出させた該頭部を覆う透明電極を形成する工程とを包含するため、従来のピック・アンド・プレイス法よりも有利な点（ナノ構造の清浄さおよび直接配置の容易さ）を有している。
【００２８】
また、本発明のシリコン基板上に形成されたＺｎＯナノチップ電界発光素子は、Ｓｉ基板と、該Ｓｉ基板を覆う下部接触部と、該下部接触部を覆うシード層と、該シード層を覆う、頭部を備えるＺｎＯナノチップと、露出したＺｎＯナノチップの頭部を備えた頭部表面を有し、かつＺｎＯナノチップを覆う絶縁膜と、露出したＺｎＯナノチップの該頭部を覆う透明電極とを備えるため、上述の製造方法と同様の効果を奏する。
【発明を実施するための最良の形態】
【００２９】
上述した方法およびＳｉ基板上のＺｎＯナノチップＥＬ素子の更なる詳細について以下に示す。
【００３０】
なお、以下の記載において、「ナノチップ」という文言は、特定の物理的特徴、形状または大きさについていかなる限定を加えることも意図していない。また、上記ナノチップは、代わりにナノロッド、ナノチューブまたはナノワイヤーとして理解されてもよい。ある局面において（特に示していないが）、上記ナノチップは、中空構造を有していてもよい。他の局面において（特に示していないが）、上記ナノチップは、チップの端部を複数有するよう形成されていてもよい。
【００３１】
〔発明の詳細な説明〕
（本発明に係るシリコン基板上のＺｎＯナノチップ電極電界発光素子の構造）
図２〜図５を参照して、本発明に係るシリコン（Ｓｉ）基板上のＺｎＯナノチップ電界発光（ＥＬ）素子の構造について説明する。
【００３２】
図２は、Ｓｉ基板上のＺｎＯナノチップＥＬ素子の部分断面図である。
Ｓｉ基板上のＺｎＯナノチップＥＬ素子２００は、Ｓｉ基板２０２および該Ｓｉ基板２０２を覆う下部接触部２０４を備えている。シード層２０６は、上記下部接触部２０４上を覆っている。上記シード層２０６を構成する代表的な材料としては、ＺｎＯまたはＺｎＯ：Ａｌなどが挙げられる。
【００３３】
頭部２１０を有するＺｎＯナノチップ２０８は、上記シード層２０６上に位置している。絶縁膜２１２は、上記ＺｎＯナノチップ２０８を覆っている。上記絶縁膜２１２は、ＺｎＯナノチップ２０８の露出させた頭部２１０とともに上部表面２１４を構成している。上記絶縁膜２１２は、スピン塗布ポリスチレン、スピン塗布ガラスまたはポリマーから構成されていてもよい。
【００３４】
透明上部電極２１６（透明電極）は、ＺｎＯナノチップ２０８の露出させた上記頭部２１０上を覆っている。上記透明上部電極２１６は、ＩＴＯ（ｉｎｄｉｕｍ−ｔｉｎ  ｏｘｉｄｅ）、ＺｎＯ：ＡｌまたはＡｕから構成されていてもよい。
【００３５】
他の局面において、上記下部接触部２０４および上記シード層２０６の両方は、上記Ｓｉ基板２０２を覆うＺｎＯ：Ａｌから構成される層である。一つの局面において上記下部接触部２０４は、Ｓｉ基板２０２上を覆うｎ＋層を含んでいてもよい。
【００３６】
図３は、図２に示したＺｎＯナノチップＥＬ素子２００の第１変形例の部分断面図である。
【００３７】
図３に示す一つの局面において、上記ＺｎＯナノチップ２０８にコーティング３００が施されている。上記コーティング３００は、例えば、Ａｌ２Ｏ３またはＨｆＯ２から構成されている。
【００３８】
上記コーティング３００は、上記ＺｎＯナノチップ２０８を保護する目的で行われる。ＺｎＯは極端にエッチングを受けやすいため、ＺｎＯナノチップ２０８のコーティング３００は、絶縁膜２１２の材料としてＳＯＧを用いる場合に有効である。
【００３９】
図４は、図２に示したＺｎＯナノチップＥＬ素子２００の第２変形例の部分断面図である。
【００４０】
図２と異なる点は、ｐ型材料の層４００が、ＺｎＯナノチップ２０８の露出させた上記頭部２１０と、上記透明上部電極２１６との間に挿入されていることである。上記ｐ型材料としては、ポリ３，４−エチレンジオキシチオフェン（ＰＥＤＯＴ；３，４−ｅｔｈｙｌｅｎｅｄｉｏｘｙｔｈｉｏｐｈｅｎｅ）、ＳｒＣｕＯ、Ｃｕ２Ｏ、ＺｎＯ：Ｎ、ＺｎＯ：Ａｓ、またはＺｎＯ：Ｐなどを用いることができる。
【００４１】
上記ｐ型材料の層４００は、上記ＺｎＯナノチップの頭部２１０と該ｐ型材料の層４００との間にｐｎ接合を形成するために挿入されている。なお、ＺｎＯは、自然状態でｎ型である。
【００４２】
図５は、図２に示したＺｎＯナノチップＥＬ素子２００の第３変形例の部分断面図である。
【００４３】
他の局面において、上記下部接触部２０４および上記シード層２０６の両方は、Ｓｉ基板２０２を覆うＺｎＯ：Ａｌ層から構成されている。図５に示す局面において、さらに絶縁体４０２が、ＺｎＯ：Ａｌ層２０４・２０６と、上記ＺｎＯナノチップ２０８との間に挿入されていてもよい。また、上記絶縁体４０２は、Ａｌ２Ｏ３またはＨｆＯ２のような材料から構成されていてもよい。
【００４４】
上記絶縁体４０２を形成することによって、上記ＺｎＯナノチップ素子２００を通る電流を制限することができる。また、上記絶縁体４０２の材料およびその堆積方法は、素子の作用を最適化するために、適宜変更可能である。
【００４５】
〔発明の機能的な説明〕
（本発明に係るシリコン基板上のＺｎＯナノチップ電極電界発光素子の製造方法）
図６〜図１４を参照して、本発明に係るシリコン（Ｓｉ）基板上のＺｎＯナノチップ電界発光（ＥＬ）素子の製造方法について説明する。
【００４６】
図６〜図１１は、Ｓｉ基板上にＺｎＯナノチップをベースにしたＥＬ素子の製造方法における各工程を図示したものである。
【００４７】
図６に示すように、ＺｎＯナノチップＥＬ素子の製造は、不純物のないＳｉ基板（層１）から開始する。図に示されているのは、ｎ型のＳｉ基板であり、第１工程は、上記層１にｎ＋のウェル（層２）を形成するためにｎ型のドーパントを埋め込む工程である。第１工程は、上記Ｓｉ基板（層１）と、上記ＺｎＯナノチップＥＬ素子との電気的接続を改善することを目的としている。
【００４８】
なお、上記「層１」および「層２」は、それぞれ図２〜図５の「Ｓｉ基板２０２」および「絶縁層２０４」に対応している。
【００４９】
第２工程において、例えば、ＺｎＯから構成される薄いシード層５を堆積させる。上記ＺｎＯの堆積には、適用可能な技術であれば、いかなる最新技術を用いてもよい。ここでは、ＡＬＤを用いてＺｎＯの堆積を行っている。ＺｎＯを堆積させた上記シード層５は、次の工程に進む前に、高温条件（約３００℃〜９００℃）においてアニーリングされてもよい。上記シード層５は、選択的にＺｎＯナノワイヤー（ＮＷ；ｎａｎｏｗａｉｒｅ）を成長させるための結晶種としての機能を果たす。
【００５０】
なお、次の工程に進む前に、上記シード層５は、例えば、ＨＦを用いたリソグラフィおよびエッチングによってパターニングされてもよい。上記シード層５を選択的にエッチングすることは、個々の電極によってアクセスされるアドレス可能な素子列、または単一の上部電極によってアクセスされる発光領域のパターンを形成するために有効である。
【００５１】
なお、上記「シード層５」は、図２〜図５の「シード層２０６」に対応している。
【００５２】
図７に示すようにＺｎＯナノチップ６を成長させる。昇華機構（９１５℃の温度条件で）を用い、気化Ｚｎ前駆体は、ＺｎＯの炭素熱還元を介してグラファイトおよびＺｎＯ粉末の混合物から供給される。ＺｎＯナノチップ６は成長し、一方で、ＺｎＯの薄膜（シード層５）は存在している。
【００５３】
ここでは、ＺｎＯを成長させる方法として、昇華（ｖａｐｏｒ−ｓｏｌｉｄ）機構を用いているが、ＺｎＯナノチップ６を形成することができる方法であれば、どのような方法を用いて形成されてもよい。ＺｎＯナノチップ６を形成する方法は、ＺｎＣｌ２およびＫＣｌを用い、８０℃で電着させることによって金属Ｚｎを蒸着させる方法、またはホルムアミド溶液中の金属Ｚｎを用いて６０℃で固溶体堆積させる方法と入れ替えることができる。
【００５４】
なお、上記「ナノチップ６」は、図２〜図５の「ナノチップ２０８」に対応している。
【００５５】
図８に示すように、絶縁膜層９は上記ＺｎＯナノチップ６の周囲に配置される。絶縁膜層９の形成方法の１つは、例えば、スピン塗布ポリスチレンを用いることである。また、ポリスチレン以外のポリマーを用いてもよい。Ｓｉを基板にした素子は、高温に対する感受性が高くなるが、正確な粘度およびスピンコート条件さえ選択されていれば、スピン塗布ガラス（ＳＯＧ）を用いても、同様の目的（絶縁膜層９の形成）を達成することができる。
【００５６】
上記絶縁膜層９は、素子形成に必要な絶縁領域を設けるために形成されている。
【００５７】
他の局面において、上記ＺｎＯナノチップ６には、第１のコーティングとして、ＡＬＤを用いて同様の形状を有する（例えば、ＨｆＯ２、Ａｌ２Ｏ３などから構成される）薄膜が形成されている。このＺｎＯナノチップ６のコーティングは、続いて行われるエッチング工程において、上記ＺｎＯナノチップ６を保護する目的で行われる。ＺｎＯは極端にエッチングを受けやすいため、ＺｎＯナノチップ６のコーティングは、絶縁膜層９としてＳＯＧを用いる場合に有効であるが、コーティングは必須の工程ではない。
【００５８】
なお、上記「コーティング」は、図３の「コーティング３００」に対応している。
【００５９】
次に、図９に示すように、上記ＺｎＯナノチップ６の頭部を露出させるために、ポリスチレンまたはポリマーから構成される絶縁膜層９は、穏やかに絶縁膜材料をエッチバックするために短時間、Ｏ３プラズマに曝される。ナノワイヤー６がＳＯＧにより覆われている場合、上記ＳＯＧから構成される絶縁膜層９は、ナノワイヤーチップ６の上記頭部を露出させるために、ドライエッチングまたはウェットエッチングのいずれかを選択的に用いてエッチングされてもよい。ナノワイヤーチップ６が受ける、予想され得るいかなる損傷をも最小限度に抑えるために、上述のエッチング工程は、ＡＬＤによってＡｌ２Ｏ３またはＨｆＯ２からなるコーティング（図３における２１０）をナノワイヤーチップ６に施した状態で行ってもよい。
【００６０】
なお、上記「ＺｎＯナノチップ６の頭部」、「絶縁膜層９」は、それぞれ図２〜図５の「ＺｎＯナノチップの頭部２１０」、「絶縁膜２１２」に対応している。
【００６１】
図１０に示すように、上記ナノワイヤーチップ６に対する上部接触を達成するために、任意にＰＥＤＯＴ層７を堆積させてもよく、これに続いて、薄く形成したＡｕ、ＩＴＯ、ＺｎＯ：Ａｌ、または類似の材料から構成された透明上部電極層８を堆積させる。
【００６２】
なお、上記「ＰＥＤＯＴ層７」は図４の「ｐ型材料の層４００」に、上記「透明上部電極層８」は図２〜図５の「上部透明電極２１６」に対応している。
【００６３】
図１１に示すように、素子を形成するために、上記ＰＥＤＯＴ層７および透明上部電極層８はパターニングおよびエッチングされる。これにより上記基板１（Ｓｉ基板）から上記上部接触８（透明上部電極層）までの接触が形成される。
【００６４】
図１２〜図１４を参照して、図６〜１１の製造工程における変形例について説明する。
図１２に示すように、交換可能な一つの局面として、ｎ型のドーパントを埋め込んだ層２を形成した後に、層３を堆積させることによって上記下部接触部が形成される。上記層３を形成することは、上記ＺｎＯナノチップＥＬ素子との接続を改善することを目的としている。ここでは、上記層３は、ＡＬＤによってＺｎＯ：Ａｌを堆積させた層である。上記下部接触部（層２および３）は、後に続く高温工程に耐えることが要求される。図１２に示すように、上記層３の堆積に続いて、製造工程はシード層５の堆積工程に進む。
【００６５】
なお、上記「層２」および「層３」は、図２〜４の「下部接触部２０４」または、図５の「下部接触部２０４／２０６」に対応している。
【００６６】
上記に代えて、図１３に示すように、層３は下部接触部として用いられ得る。この場合、製造工程は層５の堆積に進む。層５は堆積の後パターニングおよびエッチングされ、製造工程はＺｎＯナノチップ６の成長に進む。最後に層７および８が、パターニングおよびエッチングされる。
【００６７】
他の代替可能な局面として、図１４に示すように、絶縁体４が、層３と、層５との間に堆積される。上記絶縁体４を形成する目的は、上記素子を通る電流を制限することである。この場合、ＡＬＤを用いてＡｌ２Ｏ３またはＨｆＯ２のどちらかを用いることができる。基本的には、どのような絶縁体が、どのような方法を用いて堆積されてもよい。絶縁体の材料およびその堆積方法の具体的な選択によって、素子の作用を最適化してもよい。
【００６８】
また、図１３、１４の絶縁膜９は、左端が凹んだ状態として描写されているが、層１、２および３と同様に左端まで延長された形状であってもよい。
【００６９】
図１は、Ｓｉ基板上のＺｎＯナノチップＥＬ素子の製造方法を説明するフローチャートである。
【００７０】
上記方法は、平明さを目的として番号を付けた一連の工程として表されているが、各工程の順序付けは、必ずしも付与した数字に従う必要はない。これらの工程の内あるものは、飛ばされる、平行して行われる、または指示された順番を厳密に維持して行う必要はないことを理解されたい。上記方法のうちいくつかの詳細については、上述の図２〜図１４の説明文中においてよりよく理解されるであろう。上記方法は、工程１５００から始まる。
【００７１】
工程１５０２において、Ｓｉ基板２０２を形成する。工程１５０４において、上記Ｓｉ基板２０２を覆う下部接触部２０４を形成する。工程１５０６において、上記下部接触部２０４を覆うシード層２０６を形成する。工程１５０８において、上記シード層２０６を覆う、頭部２１０を備えたＺｎＯナノチップ２０８を形成する。工程１５１０において、上記ＺｎＯナノチップ２０８を覆う絶縁膜２１２を形成する。工程１５１２において、上記絶縁膜２１２をエッチングする。工程１５１４において、ＺｎＯナノチップ２０８の上記頭部２１０を露出させる。工程１５１６において、ＺｎＯナノチップ２０８の露出させた上記頭部２１０を覆う透明上部電極２１６を形成する。上記透明上部電極２１６は、ＩＴＯ、ＺｎＯ：Ａｌ、またはＡｕから形成される。しかし、上記透明上部電極２１６の形成には、他の材料を用いることも可能である。
【００７２】
一つの局面において、工程１５０４における上記下部接触部２０４の形成は、上記Ｓｉ基板２０２にｎ＋ドーパントを埋め込み、上記Ｓｉ基板２０２のｎ＋層を形成することを含んでいる。代替可能な例として、上記下部接触部２０４および上記シード層２０６を形成する工程１５０４および１５０６は、それぞれ上記Ｓｉ基板２０２を覆うＺｎＯ：Ａｌから両方の層を形成することを含んでいる。つまり、上記下部接触部２０４および上記シード層２０６の材料としてＺｎＯ：Ａｌが用いられるとき、工程１５０４および１５０６は合併される。
【００７３】
そのあと、工程１５０７Ａにおいて、ＡＬＤプロセスによって、ＺｎＯ：Ａｌから構成されるシード層２０６と、ＺｎＯナノチップ２０８との間に挟まれた、Ａｌ２Ｏ３またはＨｆＯ２のような材料から構成される絶縁体４０２を形成する。
【００７４】
工程１５０６において形成されるシード層２０６は、代表的な材料として、ＺｎＯまたはＺｎＯ：Ａｌのどちらかを用いて構成される。上記シード層２０６は、スパッタリング、化学気相堆積、スピン塗布またはＡＬＤのような堆積手法を用いて形成されてもよい。
一つの局面において、工程１５０７Ｂ１は、上記シード層２０６の形成後にアニーリングする工程であり、工程１５０７Ｂ２は、該アニーリングに応じて上記シード層２０６の構造を結晶化する工程である。
【００７５】
他の局面として、工程１５０８におけるＺｎＯナノチップ２０８を形成する工程は、補助工程（図示せず）を含んでいる。工程１５０８Ａにおいて、グラファイトおよびＺｎ粉末の混合物を導入する。工程１５０８Ｂにおいて、約９１５℃で、上記基板２０２を加熱する。工程１５０８Ｃにおいて、昇華機構を用いてＺｎＯナノチップ２０８が形成される。
【００７６】
上記に代えて、ＺｎＯナノチップ２０８は、択一的に他の昇華成長を用いて形成してもよく、その形成の仕方は、例えば、（１）Ｚｎ蒸気は、温度を上昇させることによって金属Ｚｎを気化させてから供給される、（２）約８０℃でＺｎＣｌ２およびＫＣｌを含む溶液の電着、または（３）６０℃のホルムアミド溶液に溶解させたＺｎ金属源を用いた固溶体堆積、の３つである。
【００７７】
一つの局面において、工程１５０８においてＺｎＯナノチップ２０８を形成した後、工程１５０９において、ＡＬＤを用いて、ＺｎＯナノチップ２０８を覆う、Ａｌ２Ｏ３またはＨｆＯ２のような材料から構成されるコーティング３００を形成する。
【００７８】
工程１５１０として、上記ＺｎＯナノチップ２０８を覆う上記絶縁膜２１２の形成工程は、スピン塗布ポリスチレンまたはポリマーのような材料を用いることを含んでいてもよい。そのあと、工程１５１２における上記絶縁膜２１２のエッチングは、Ｏ３プラズマを用いて該絶縁膜２１２をエッチングすることを含む。その代わりとして、工程１５１０は上記絶縁膜２１２をＳＯＧから形成する工程であってもよいし、工程１５１２はウェットまたはドライエッチングを用いて、上記ＳＯＧをエッチングすることであってもよい。
【００７９】
一つの局面において追加する工程、工程１５１５は、ＺｎＯナノチップ２０８の露出させた上記頭部２１０と、上記透明上部電極２１６との間にｐ型材料の層４００を形成する工程である。上記層４００を構成するｐ型材料として適したものをいくつか挙げると、ＰＥＤＯＴ、ＳｒＣｕＯ、Ｃｕ２Ｏ、ＺｎＯ：Ｎ、ＺｎＯ：Ａｓ、およびＺｎＯ：Ｐなどである。
【００８０】
他の局面において、工程１５０７Ｃは、工程１５０６における上記シード層２０６の形成後に行われ、該シード層２０６の選択された領域を露光させ、該シード層２０６をパターニングする工程である。そのあと、工程１５０８における上記ＺｎＯナノチップ２０８の形成は、上記シード層２０８の露光させた領域を覆うＺｎＯナノチップ２１０を形成することを含む。さらに、工程１５１８において、共通の下部接触部２０４と接続されたＺｎＯナノチップＥＬ素子のアレイを形成する。
【００８１】
Ｓｉ基板上のＺｎＯナノチップＥＬ素子およびこれに対応する製造方法が提供される。
【００８２】
以上のように、本発明は、シリコン基板上のＺｎＯナノチップ電極電界発光素子およびその製造方法を提供する。
【００８３】
上記方法は、Ｓｉ基板を形成する工程と、該Ｓｉ基板を覆う下部接触部を形成する工程と、該下部接触部を覆うシード層を形成する工程と、該シード層を覆うＺｎＯナノチップであって、頭部を備えたＺｎＯナノチップを形成する工程と、該ＺｎＯナノチップ覆う絶縁膜を形成する工程と、該絶縁膜をエッチングする工程と、ＺｎＯナノチップの該頭部を露出させる工程と、ＺｎＯナノチップの露出させた該頭部を覆う透明電極を形成する工程とを包含する。
【００８４】
一つの局面において、ＺｎＯナノチップを形成する上記工程の後、Ａｌ２Ｏ３またはＨｆＯ２のような材料を用いて上記ＺｎＯナノチップをコーティングしてもよい。上記シード層はＺｎＯまたはＺｎＯ：Ａｌから形成されてもよく、該シード層を形成する方法は、スパッタリング、化学気相堆積、スピン塗布およびＡＬＤなどの堆積手法から選択し得る。
【００８５】
具体的な材料および製造の詳細は、発明を明らかにすることを補助する例示として与えられている。しかし、本発明はこれらの例に限定されるものではない。当業者であれば、本発明の他の変形例および実施様態を容易に想到することができるであろう。
【産業上の利用可能性】
【００８６】
本発明によれば、シリコン基板上に形成されたＺｎＯナノチップＥＬ素子を実現することができる。このため、シリコン基板上に形成された光学素子（発光および光検出）として用いることができるため、従来の半導体装置のほとんどに搭載可能である。特に、半導体素子内部の光学連結手段または微少な可視光の点光源として用いることができる。
【図面の簡単な説明】
【００８７】
【図１】シリコン（Ｓｉ）基板上にＺｎＯナノチップ電界発光（ＥＬ）素子を製造する方法を説明するフローチャートである。
【図２】Ｓｉ基板上のＺｎＯナノチップＥＬ素子の部分断面図である。
【図３】図２に示したＺｎＯナノチップＥＬ素子の第１変形例の部分断面図である。
【図４】図２に示したＺｎＯナノチップＥＬ素子の第２変形例の部分断面図である。
【図５】図２に示したＺｎＯナノチップＥＬ素子の第３変形例の部分断面図である。
【図６】Ｓｉ基板上のＺｎＯナノチップをベースにしたＥＬ素子構造の製造方法であって、Ｓｉ基板上にｎ＋層を形成する工程およびシード層を形成する工程を説明する断面図である。
【図７】Ｓｉ基板上のＺｎＯナノチップをベースにしたＥＬ素子構造の製造方法であって、シード層を覆うＺｎＯナノチップを形成する工程を説明する断面図である。
【図８】Ｓｉ基板上のＺｎＯナノチップをベースにしたＥＬ素子構造の製造方法であって、ＺｎＯナノチップを覆う絶縁膜を形成する工程を説明する断面図である。
【図９】Ｓｉ基板上のＺｎＯナノチップをベースにしたＥＬ素子構造の製造方法であって、ＺｎＯナノチップの頭部を露出させるために絶縁膜をエッチングする工程を説明する断面図である。
【図１０】Ｓｉ基板上のＺｎＯナノチップをベースにしたＥＬ素子の構造製造方法であって、ＺｎＯナノチップの露出させた頭部を覆うｐ型材料および透明上部電極層を形成する工程を説明する断面図である。
【図１１】Ｓｉ基板上のＺｎＯナノチップをベースにしたＥＬ素子構造の製造方法であって、ｐ型材料および透明上部電極層をエッチングする工程を説明する断面図である。
【図１２】図６〜図１１に示した工程の変形例であり、ｎ＋層およびシード層に挟まれた下部接触部を形成する工程をさらに含むことを説明する断面図である。
【図１３】図６〜図１２に示した工程の変形例であり、シード層をエッチングする工程をさらに含むことを説明する断面図である。
【図１４】図６〜図１３に示した工程の変形例であり、下部接触部およびシード層に挟まれた絶縁膜を形成する工程をさらに含むことを説明する
【図１５】半導体Ｓｉ蛍光体ＥＬ素子である薄膜の部分断面図（従来技術）である。
【図１】
2007103350.tif 000003
【図２】
2007103350.tif 000004
【図３】
2007103350.tif 000005
【図４】
2007103350.tif 000006
【図５】
2007103350.tif 000007
【図６】
2007103350.tif 000008
【図７】
2007103350.tif 000009
【図８】
2007103350.tif 000010
【図９】
2007103350.tif 000011
【図１０】
2007103350.tif 000012
【図１１】
2007103350.tif 000013
【図１２】
2007103350.tif 000014
【図１３】
2007103350.tif 000015
【図１４】
2007103350.tif 000016
【図１５】
2007103350.tif 000017