(57)【要約】  【課題】  ゲート電極の膜厚を厚く形成することなく、ゲート電極の十分な遮光性と低抵抗化とを両立することができる電気光学装置を提供する。  【解決手段】  多結晶シリコン層５ａと、多結晶シリコン層５ａに積層する高融点金属の硅化物層５ｂと、硅化物層５ｂに積層する高融点金属層５ｃとを具備する多層構造の薄膜でＴＦＴ３０のゲート電極３ａを形成することにより、ゲート電極３ａの膜厚を厚く形成することなく、十分な遮光性と低抵抗化とを両立する。すなわち、多結晶シリコン層５ａの上層に積層された高融点金属の硅化物層５ｂ及び高融点金属層５ｃを積層によって、ゲート電極３ａの低抵抗化が実現され、同時に、硅化物層５ｂの上層に積層されたシリコン成分を含まない高融点金属層５ｃによって、ＴＦＴ基板１０にアニール処理が行われた場合等にも、薄い膜厚でゲート電極３ａの遮光性が十分に確保される。  【選択図】  図１
2007103552.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差に対応して設けられた画素にスイッチング素子を具備し、前記スイッチング素子が、半導体層と、ゲート絶縁膜と、ゲート電極とを具備して構成される電気光学装置であって、
前記ゲート電極は、多結晶シリコン層と、
前記多結晶シリコン層に積層する高融点金属の硅化物層と、
前記硅化物層に積層する高融点金属層と、
を具備する多層構造であることを特徴とする電気光学装置。
【請求項２】
前記硅化物層に含有する高融点金属は、前記高融点金属層を形成する高融点金属と同一材料であることを特徴とする請求項１記載の電気光学装置。
【請求項３】
前高融点金属は、タングステンであることを特徴とする請求項２記載の電気光学装置。
【請求項４】
前記多結晶シリコン層の膜厚を１００〜２００ｎｍの範囲で形成するとともに、
前記硅化物層と前記高融点金属層とのトータル膜厚を５０〜２００ｎｍの範囲で形成し、前記トータル膜厚のうち、前記硅化物層の膜厚を１０〜５０ｎｍの範囲で形成したことを特徴とする請求項１乃至請求項３の何れか１項に記載の電気光学装置。
【請求項５】
複数の走査線と複数のデータ線との交差に対応して設けられた画素にスイッチング素子を具備し、前記スイッチング素子が、半導体層と、ゲート絶縁膜と、ゲート電極とを具備して構成される電気光学装置の製造方法であって、
前記ゲート電極の形成工程は、
多結晶シリコン層を成膜する第１の成膜工程と、
少なくとも、半導体材料を含む第１のガスと、高融点金属を含む第２のガスとを原料ガスとして成膜チャンバ内に導入可能なＣＶＤ装置を用いて、前記多結晶シリコン層の上層に高融点金属の硅化物層を成膜する第２の成膜工程と、
前記成膜チャンバ内で前記原料ガスの流量調整を行って、前記硅化物層の上層に高融点金属層を成膜する第３の成膜工程と、
を具備したことを特徴とする電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（ＴＦＴ）等のスイッチング素子を用いた電気光学装置、及びその製造方法に関する。
【背景技術】
【０００２】
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が挟持された構成となっている。このうち、ＴＦＴ駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦横に夫々配列された多数の走査線（ゲート線）及びデータ線（ソース線）の各交点に対応して、画素電極及びスイッチング素子を基板（アクティブマトリクス基板）上に設けて構成される。
【０００３】
近年、この種の電気光学装置においては、スイッチング素子に用いられるＴＦＴとして、半導体層を多結晶シリコンで構成した多結晶シリコンＴＦＴが注目されている。この多結晶シリコンＴＦＴは、アモルファスシリコンＴＦＴと比べ、１０〜１００倍程度の移動度をもち、駆動回路も同一基板上に集積できる等の利点がある。その一方で、この多結晶シリコンＴＦＴでは、ゲート電極やゲート線等に多結晶シリコンを用いることが一般的であるため、これらのシート抵抗が比較的高い。従って、電気光学装置の高画質化や高精細化等を高いレベルで実現するためには、ゲート電極やゲート線等の低抵抗化が必要となる。
【０００４】
そこで、ゲート電極やゲート線等の低抵抗化を実現するための技術として、例えば、特許文献１には、多結晶シリコン層に、モリブデンシリサイド等の高融点金属の硅化物層を積層し、２層構造の膜を用いてゲート電やゲート線極等を形成する技術が開示されている。また、このようにモリブデン等の高融点金属を含有する硅化物層を用いてゲート電極を形成する特許文献１の技術では、半導体層のチャネル領域に入射する光を遮光する遮光膜としてゲート電極を利用し、ＴＦＴの光リーク特性を向上することも期待できる。
【特許文献１】特開平５−２３５３５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上述の特許文献１に開示された技術では、硅化物層のシート抵抗を低下させるため、比較的高温（例えば、１０００°程度）でアニール処理を行う必要がある。しかしながら、このようなアニール処理を行った場合、硅化物層のシリコン成分が結晶化して、ゲート電極に十分な遮光性を持たせることが困難となる虞がある。すなわち、硅化物層における低抵抗化と遮光性とはトレードオフの関係にある。
【０００６】
これに対処し、硅化物層の膜厚を厚膜化することで、シート抵抗の低抵抗化と遮光性の向上とを両立させることも考えられるが、比較的硬度の高いモリブデン等を含有した硅化物層を厚膜化すると、その周囲に高い応力が生じ、クラック等を発生させる要因となる。
【０００７】
本発明は上記事情に鑑みてなされたもので、ゲート電極の膜厚を厚く形成することなく、ゲート電極の十分な遮光性と低抵抗化とを両立することができる電気光学装置、及び、その製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、複数の走査線と複数のデータ線との交差に対応して設けられた画素にスイッチング素子を具備し、前記スイッチング素子が、半導体層と、ゲート絶縁膜と、ゲート電極とを具備して構成される電気光学装置であって、前記ゲート電極は、多結晶シリコン層と、前記多結晶シリコン層に積層する高融点金属の硅化物層と、前記硅化物層に積層する高融点金属層と、を具備する多層構造であることを特徴とする。
【０００９】
このような構成によれば、多結晶シリコン層に積層された高融点金属の硅化物層及び高融点金属層によって、ゲート電極の低抵抗化が実現され、同時に、硅化物層の上層に積層された高融点金属層によって、アニール処理が行われた場合等にも、薄い膜厚でゲート電極の遮光性が十分に確保される。従って、ゲート電極の膜厚を厚く形成することなく、ゲート電極の十分な遮光性と低抵抗化とが両立される。
【００１０】
また、前記硅化物層に含有する高融点金属は、前記高融点金属層を形成する高融点金属と同一材料であることを特徴とする。
【００１１】
このような構成によれば、硅化物層と高融点金属層との間の界面密着性が良好に確保される。
【００１２】
前高融点金属は、タングステンであることを特徴とする。
【００１３】
このような構成によれば、ゲート電極の低抵抗化と遮光性とが良好に確保される。
【００１４】
また、前記多結晶シリコン層の膜厚を１００〜２００ｎｍの範囲で設定するとともに、前記硅化物層と前記高融点金属層とのトータル膜厚を５０〜２００ｎｍの範囲で設定し、前記トータル膜厚のうち、前記硅化物層の膜厚を１０〜５０ｎｍの範囲で設定したことを特徴とする。
【００１５】
このような構成によれば、各層の膜厚が過不足なく形成され、過大な膜厚による各層での応力発生が抑制されて耐クラック性が向上するとともに、過小な膜厚による各層の欠陥等が的確に防止される。
【００１６】
また、本発明は、複数の走査線と複数のデータ線との交差に対応して設けられた画素にスイッチング素子を具備し、前記スイッチング素子が、半導体層と、ゲート絶縁膜と、ゲート電極とを具備して構成される電気光学装置の製造方法であって、前記ゲート電極の形成工程は、多結晶シリコン層を成膜する第１の成膜工程と、少なくとも、半導体材料を含む第１のガスと、高融点金属を含む第２のガスとを原料ガスとして成膜チャンバ内に導入可能なＣＶＤ装置を用いて、前記多結晶シリコン層の上層に高融点金属の硅化物層を成膜する第２の成膜工程と、前記成膜チャンバ内で前記原料ガスの流量調整を行って、前記硅化物層の上層に高融点金属層を成膜する第３の成膜工程と、を具備したことを特徴とする。
【００１７】
このような構成によれば、第２の成膜工程と第３の成膜工程とを同一のＣＶＤ装置を用いて連続的に行うことができ、製造プロセスが過剰に複雑化することが防止される。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１は本発明の実施の形態に係る電気光学装置の画素構造を示す断面図である。本実施の形態はＴＦＴ基板等の液晶装置に適用したものである。図２は本実施の形態における電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図である。図３は液晶装置を図２のＨ−Ｈ'線の位置で切断して示す断面図である。図４は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図５は本実施の形態のゲート電極等の形成工程を示すフローチャートであり、図６はＣＶＤ装置の概略構成図である。なお、上記各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００１９】
先ず、図２乃至図４を参照して本実施の形態の電気光学装置である液晶装置の全体構成について説明する。  
液晶装置は、図２及び図３に示すように、素子基板であるＴＦＴ基板１０と対向基板２０との間に液晶５０を封入して構成される。ＴＦＴ基板１０上には画素を構成する画素電極（ＩＴＯ）９ａ等がマトリクス状に配置される。また、対向基板２０上には全面に対向電極（ＩＴＯ）２１が設けられる。
【００２０】
また、対向基板２０には表示領域１０ａを区画する額縁としての遮光膜５３が設けられている。対向基板２０の全面には、上述したように、ＩＴＯ等の透明導電性膜が対向電極２１として形成され、更に、対向電極２１の全面にはポリイミド系の配向膜２２が形成される。配向膜２２は、液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理されている。
【００２１】
遮光膜５３の外側の領域には液晶を封入するシール材５２が、ＴＦＴ基板１０と対向基板２０間に形成されている。シール材５２は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。シール材５２は、ＴＦＴ基板１０の１辺の一部において欠落しており、液晶５０を注入するための液晶注入口１０８が形成される。貼り合わされた素子基板１０及び対向基板２０相互の間隙には、液晶注入口１０８より液晶が注入される。液晶注入後に、液晶注入口１０８を封止材１０９で封止するようになっている。
【００２２】
また、シール材５２の４カ所のコーナー部には、導通部１０６が形成される。導通部１０６は、接着材料と導通材量とを含み、下端においてＴＦＴ基板１０の上下導通端子１０７に接触し、上端において対向基板２０の共通電極に接触することにより、ＴＦＴ基板１０と対向基板２０との間の電気的な導通をとることができるようになっている。
【００２３】
シール材５２の外側の領域には、データ線６ａ（図４参照）に画像信号を所定のタイミングで供給することにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路との接続のための外部接続端子１０２がＴＦＴ基板１０の一辺に沿って設けられている。この一辺に隣接する二辺に沿って、走査線１１ａ（図４参照）に走査信号を所定のタイミングで供給することによりスイッチング素子としてのＴＦＴ３０（図４参照）を駆動する走査線駆動回路１０４が設けられている。走査線駆動回路１０４は、シール材５２の内側の遮光膜５３に対向する位置においてＴＦＴ基板１０上に形成される。また、ＴＦＴ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４、外部接続端子１０２を接続する配線１０５が、遮光膜５３の３辺に対向して設けられている。
【００２４】
図４に示すように、画素領域においては、複数本の走査線１１ａと複数本のデータ線６ａとが交差するように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。
【００２５】
本実施形態においてＴＦＴ３０は多結晶ポリシリコンＴＦＴであり、ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。
【００２６】
本実施の形態においては、画素電極９ａと並列に、蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００２７】
図１は一つの画素に着目した液晶装置の模式的断面図である。
【００２８】
画素電極９ａは、ＴＦＴ基板１０上に、マトリクス状に複数設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａが設けられている。データ線６ａは、後述するように、アルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうちチャネル領域１ａ’に対向するゲート電極３ａに電気的に接続されている。すなわち、走査線１１ａとデータ線６ａとの交差する箇所にはそれぞれ、走査線１１ａに接続されたゲート電極３ａとチャネル領域１ａ’とが対向配置されて画素スイッチング用のＴＦＴ３０が構成されている。
【００２９】
ＴＦＴ基板１０上には、ＴＦＴ３０や画素電極９ａの他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図１に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層４００等を含む第５層、画素電極９ａ及び配向膜１６等を含む第６層からなる。また、第１層及び第２層間には半導体層１ａの下地としての下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。
【００３０】
以下では、これらの各要素について、下から順に説明を行う。  
第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。走査線１１ａは、同一行に存在するＴＦＴ３０のＯＮ・ＯＦＦを一斉に制御する機能を有する。また、走査線１１ａは、画素電極９ａが形成されない領域を略埋めるように形成されており、ＴＦＴ３０に下側から入射しようとする光を遮る機能をも有している。これにより、ＴＦＴ３０の半導体層１ａにおける光リーク電流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。
【００３１】
第２層には、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図１に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。本実施形態においては、後述するように、ゲート電極３ａは３層構造を有する。
【００３２】
そして、この第２層には、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、各画素電極９ａの一辺の略中央に位置するように、島状に形成されている。
【００３３】
なお、上述のＴＦＴ３０は、好ましくは図１に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また、本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００３４】
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばＴＥＯＳ膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａとＴＦＴ３０とを絶縁する機能のほか、ＴＦＴ基板１０の全面に形成されることにより、ＴＦＴ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等による画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００３５】
この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られており、この溝１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、この溝１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
【００３６】
また、この側壁部３ｂは、溝１２ｃｖを埋めるように、且つ、その下端が走査線１１ａと接するように形成されている。従って、同一行の走査線１１ａとゲート電極３ａとは、同電位となる。なお、走査線１１ａに平行するようにして、ゲート電極３ａを含む別の走査線を形成するような構造を採用してもよい。この場合においては、該走査線１１ａと該別の走査線とは、冗長的な配線構造をとることになる。これにより、例えば、該走査線１１ａの一部に何らかの欠陥があって、正常な通電が不可能となったような場合においても、当該走査線１１ａと同一の行に存在する別の走査線が健全である限り、それを介してＴＦＴ３０の動作制御を依然正常に行うことができることになる。
【００３７】
第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。また、蓄積容量７０は、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能である。
【００３８】
より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。この中継接続は、後述するように、中継電極７１９を介して行われている。
【００３９】
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００を固定電位とするためには、固定電位とされた後述するシールド層４００と電気的接続が図られることによりなされている。
【００４０】
そして、この容量電極３００は、ＴＦＴ基板１０上において、各画素に対応するように島状に形成されており、下部電極７１は、当該容量電極３００とほぼ同一形状を有するように形成されている。これにより、蓄積容量７０は、平面的に無駄な広がりを有さず、即ち画素開口率を低落させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち、蓄積容量７０は、より小面積で、より大きな容量値をもつ。
【００４１】
誘電体膜７５は、図１に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature oxide）膜、ＬＴＯ（Low Temperature oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。そして、この誘電体膜７５は、図１に示すように、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂからなる２層構造を有する。比較的誘電率の大きい窒化シリコン膜７５ｂが存在することにより、蓄積容量７０の容量値を増大させることが可能となると共に、酸化シリコン膜７５ａが存在することにより、蓄積容量７０の耐圧性を低下せしめることがない。このように、誘電体膜７５を２層構造とすることにより、相反する２つの作用効果を享受することが可能となる。
【００４２】
また、窒化シリコン膜７５ｂが存在することにより、ＴＦＴ３０に対する水の浸入を未然に防止することが可能となっている。これにより、ＴＦＴ３０におけるスレッショルド電圧の上昇という事態を招来することがなく、比較的長期の装置運用が可能となる。なお、本実施の形態では、誘電体膜７５は、２層構造を有するものとなっているが、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような３層構造や、あるいはそれ以上の積層構造を有するように構成してもよい。
【００４３】
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、第１層間絶縁膜４１が形成されている。そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。
【００４４】
さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するコンタクトホール８８２が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。
【００４５】
図１に示すように、コンタクトホール８８２は、蓄積容量７０以外の領域に形成されており、下部電極７１を一旦下層の中継電極７１９に迂回させてコンタクトホール８８２を介して上層に引き出していることから、下部電極７１を上層の画素電極９ａに接続する場合でも、下部電極７１を誘電体膜７５及び容量電極３００よりも広く形成する必要がない。従って、下部電極７１、誘電体膜７５及び容量電極３００を１エッチング工程で同時にパターニングすることができる。これにより、下部電極７１、誘電体膜７５及び容量電極３００の各エッチングレートの制御が容易となり、膜厚等の設計の自由度を増大させることが可能である。
【００４６】
また、誘電体膜７５は下部電極７１及び容量電極３００と同一形状に形成され広がりを有していないことから、ＴＦＴ３０の半導体層１ａに対する水素化処理を行うような場合において、該処理に用いる水素を、蓄積容量７０周辺の開口部を通じて半導体層１ａにまで容易に到達させることが可能となるという作用効果を得ることも可能となる。
【００４７】
第４層には、データ線６ａが設けられている。このデータ線６ａは、ＴＦＴ３０の半導体層１ａの延在する方向に一致するように、ストライプ状に形成されている。このデータ線６ａは、図１に示すように、下層より順に、アルミニウムからなる層（図１における符号４１Ａ）、窒化チタンからなる層（図１における符号４１ＴＮ参照）、窒化シリコン膜からなる層（図１における符号４０１）の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。このうちデータ線６ａが、比較的低抵抗な材料たるアルミニウムを含むことにより、ＴＦＴ３０、画素電極９ａに対する画像信号の供給を滞りなく実現することができる。他方、データ線６ａ上に水分の浸入をせき止める作用に比較的優れた窒化シリコン膜が形成されることにより、ＴＦＴ３０の耐湿性向上を図ることができ、その寿命長期化を実現することができる。窒化シリコン膜は、プラズマ窒化シリコン膜が望ましい。
【００４８】
また、この第４層には、データ線６ａと同一膜として、シールド層用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。シールド層用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一工程で、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する膜として形成されている。そして、プラズマ窒化膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターンニングされている。窒化チタン層は、シールド層用中継層６ａ１、第２中継電極６ａ２に対して形成するコンタクトホール８０３，８０４のエッチングの突き抜け防止のためのバリアメタルとして機能する。また、シールド層用中継層６ａ１及び第２中継電極６ａ２上に、水分の浸入をせき止める作用に比較的優れたプラズマ窒化膜が形成されることにより、ＴＦＴ３０の耐湿性向上を図ることができ、その寿命長期化を実現することができる。尚、プラズマ窒化膜としては、プラズマ窒化シリコン膜が望ましい。
【００４９】
蓄積容量７０の上、かつ、データ線６ａの下には、第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール８１が開孔されているとともに、前記シールド層用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するためのコンタクトホール８８２が形成されている。
【００５０】
第５層には、シールド層４００が形成されている。このシールド層４００は、平面的にみると、格子状に形成されている。このシールド層４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。なお、定電位源としては、データ線駆動回路１０１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位源でも構わない。
【００５１】
また、第５層には、このようなシールド層４００と同一膜として、中継層としての第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これらシールド層４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【００５２】
他方、上述のシールド層４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の２層構造を有している。また、第３中継電極４０２において、下層のアルミニウムからなる層は、第２中継電極６ａ２と接続され、上層の窒化チタンからなる層は、ＩＴＯ等からなる画素電極９ａと接続されるようになっている。アルミニウムとＩＴＯとを直接に接続した場合には、両者間において電蝕が生じてしまい、アルミニウムの断線、あるいはアルミナの形成による絶縁等のため、好ましい電気的接続が実現されない。これに対し、窒化チタンとＩＴＯとが接続されていることから、コンタクト抵抗が低く良好な接続性が得られる。
【００５３】
さらには、シールド層４００及び第３中継電極４０２は、光反射性能に比較的優れたアルミニウムを含み、且つ、光吸収性能に比較的優れた窒化チタンを含むことから、遮光層として機能し得る。すなわち、これらによれば、ＴＦＴ３０の半導体層１ａに対する入射光（図１参照）の進行を、その上側でさえぎることが可能である。なお、このような遮光機能は、上述した容量電極３００及びデータ線６ａについても同様にいえる。これらシールド層４００、第３中継電極４０２、容量電極３００及びデータ線６ａが、ＴＦＴ基板１０上に構築される積層構造の一部をなしつつ、ＴＦＴ３０に対する上側からの光入射を遮る上側遮光膜として機能する。
【００５４】
データ線６ａの上、かつ、シールド層４００の下には、第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、シールド層４００とシールド層用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
【００５５】
第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。
【００５６】
第３及び第４層間絶縁膜４３，４４の表面は、ＣＭＰ（Chemical Mechanical Polishing）処理等により平坦化されている。平坦化された層間絶縁膜４３，４４の下方に存在する各種配線や素子等による段差に起因する液晶層５０の配向不良が低減される。ただし、このように第３，第４層間絶縁膜４３，４４に平坦化処理を施すのに代えて、又は加えて、ＴＦＴ基板１０、下地絶縁膜１２、第１層間絶縁膜４１、第２層間絶縁膜４２及び第３層間絶縁膜４３のうち少なくとも一つに溝を掘って、データ線６ａ等の配線やＴＦＴ３０等を埋め込むことにより、平坦化処理を行ってもよい。
【００５７】
また、蓄積容量７０は、下から順に画素電位側容量電極、誘電体膜及び固定電位側容量電極という３層構造を構成していたが、これとは逆の構造を構成するようにしてもよい。
【００５８】
このような構成の液晶装置において、ゲート電極３ａ、及び、当該ゲート電極３ａと同一膜で形成される中継電極７１９等の各要素（以下、これらを総称してゲート電極３ａ等と称す）は、不純物がドープされた多結晶シリコン層（ポリシリコン層）５ａを含む多層構造の膜で構成されている。具体的に説明すると、図１に示すように、ゲート電極３ａ等は、例えば、ポリシリコン層５ａと、このポリシリコン層５ａの上層に積層される高融点金属の硅化物層５ｂと、この硅化物層５ｂの上層に積層される高融点金属層５ｃとからなる３層構造の薄膜で構成されている。
【００５９】
ここで、硅化物層５ｂに用いられる硅化物としては、例えば、タングステンやモリブデン等を高融点金属として含有する硅化物のように、低抵抗な硅化物を好適に用いることが可能であり、本実施形態において、硅化物層５ｂにはタングステンシリサイド（ＷＳｉ）が採用されている。また、高融点金属層５ｃに用いられる高融点金属としては、例えば、硅化物層５ｂに含有する高融点金属と同族の低抵抗且つ遮光性の高い高融点金属等を好適に用いることが可能であるが、特に、硅化物層５ｂに含有される高融点金属と同じものを用いることが望ましく、本実施形態において、高融点金属層５ｃにはタングステン（Ｗ）が採用されている。
【００６０】
また、過剰な膜厚による応力の発生を抑制するため、ポリシリコン層５ａの膜厚は、例えば、２００ｎｍ以下に形成することが望ましく、具体的には、１００〜２００ｎｍの範囲で形成することが望ましい。同様に、硅化物層５ｂと高融点金属層５ｃとのトータル膜厚は、例えば、２００ｎｍ以下に形成することが望ましく、具体的には、５０〜２００ｎｍの範囲で形成することが望ましい。この場合、特に、硅化物層５ｂの膜厚は、高融点金属層５ｃの膜厚よりも相対的に薄く形成することが望ましく、例えば、成膜上の信頼性が確保され得る最低膜厚である１０ｎｍから、厚くとも５０ｎｍまでの範囲で形成することが望ましい。
【００６１】
次に、ゲート電極３ａ等の形成工程について、図５のフローチャートを参照して説明する。  
ＴＦＴ基板１０を構成するマザー基板Ｐ上に下地絶縁膜１２、半導体層１ａ、及び絶縁膜２等が形成されてゲート電極３ａ等の形成工程がスタートすると、先ず、ステップＳ１において、第１の成膜工程としてポリシリコン（Ｐｏｌｙ−Ｓｉ）層５ａの成膜が行われる。本実施形態において、このポリシリコン層５ａの成膜は、例えば、スパッタ装置、或いは、ＣＶＤ（Chemical Vapor Deposition）装置等を用いて好適に行うことが可能である。
【００６２】
ポリシリコン層５ａの成膜工程が終了すると、続くステップＳ２において、ポリシリコン層５ａの上層に、例えば、硅化物層５ｂとしてタングステンシリサイド（ＷＳｉ）層を成膜する第２の成膜工程が行われる。ここで、硅化物層５ｂの成膜は、上述のポリシリコン層５ａの成膜工程と同様、スパッタ装置等を用いて行うことも可能であるが、本実施形態では、例えば、図６に示すＣＶＤ装置２００を用いて好適に行われる。
【００６３】
このＣＶＤ装置２００は、マザー基板Ｐがセットされる成膜チャンバ２０１に原料ガスを供給する原料ガス通路として、例えば、ＳｉＨ４ガス（半導体材料を含む第１のガス）を供給する第１の原料ガス通路２０２と、ＷＦ６ガス（高融点金属を含む第２のガス）を供給する第２の原料ガス通路２０３とを有する。また、添加ガスとしてＨ２，Ｎ２，Ａｒを有する可能性もある。また、第１，第２の原料ガス通路２０２，２０３の中途には、成膜チャンバ２０１に供給される各原料ガスの流量を調整するための制御バルブ２０４，２０５がそれぞれ介装されており、これら各制御バルブ２０４，２０５の開度は、制御部２０６で制御されるようになっている。そして、このＣＶＤ装置２００を用いたステップＳ２の成膜工程では、成膜チャンバ２０１内に供給される各原料ガス（第１，第２のガス）の流量等が、制御部２０６によるバルブ制御等を通じて制御されることにより、所望の硅化物層５ｂが成膜される。
【００６４】
硅化物層５ｂの成膜工程が終了すると、続くステップＳ３において、硅化物層５ｂの上層に、例えば、高融点金属層５ｃとしてタングステン（Ｗ）層を成膜する第３の成膜工程が行われる。ここで、高融点金属層５ｃの成膜は、上述のポリシリコン層５ａの成膜工程と同様、スパッタ装置等を用いて行うことも可能であるが、硅化物層５ｂに含有する高融点金属と同じ高融点金属を用いて高融点金属層５ｃが形成される本実施形態では、高融点金属層５ｃの成膜は、上述のＣＶＤ装置２００をそのまま用いて行われる。
【００６５】
すなわち、本実施形態において、硅化物層５ｂ成膜後のマザー基板ＰはＣＶＤ装置２００の成膜チャンバ２０１内にそのまま保持され、成膜チャンバ２０１内に供給される各原料ガスの流量等が、制御部２０６によるバルブ制御等を通じた原料ガスの流量制御等を通じて制御されることにより、硅化物層５ｂの上層に高融点金属層５ｃが成膜される。具体的には、高融点金属層５ｃの成膜時において、制御部２０６は、制御バルブ２０４を閉制御して成膜チャンバ２０１へのＳｉＨ４ガスの供給を停止し、原料ガスとしてＷＦ６ガスのみを供給することにより、所望の高融点金属層５ｃが成膜される。このとき、添加ガスとしてＨ２，Ｎ２，Ａｒ等を添加してもよい。
【００６６】
そして、高融点金属層５ｃの成膜が終了すると、続くステップＳ４において、例えば、ドライエッチング法等を用いたエッチング処理が行われることにより、ポリシリコン層５ａ、高融点金属の硅化物層（タングステンシリサイド層）５ｂ、及び、高融点金属層（タングステン層）５ｃの３層構造をなすゲート電極３ａ等が形成される。
【００６７】
このような実施形態によれば、多結晶シリコン層５ａと、多結晶シリコン層５ａに積層する高融点金属の硅化物層５ｂと、硅化物層５ｂに積層する高融点金属層５ｃとを具備する多層構造の薄膜でＴＦＴ３０のゲート電極３ａを形成したので、ゲート電極３ａの膜厚を厚く形成することなく、ゲート電極３ａの十分な遮光性と低抵抗化とを両立することができる。すなわち、多結晶シリコン層５ａの上層に積層された高融点金属の硅化物層５ｂ及び高融点金属層５ｃによって、ゲート電極３ａの低抵抗化を容易に実現できる。同時に、硅化物層５ｂの上層に積層されたシリコン成分を含まない高融点金属層５ｃによって、ＴＦＴ基板１０にアニール処理が行われた場合等にも、薄い膜厚でゲート電極３ａの遮光性を十分に確保することができる。
【００６８】
この場合において、ゲート電極３ａが形成される薄膜は、多結晶シリコン層５ａの上層に高融点金属の硅化物層５ｂ及び高融点金属層５ｃが順次積層された構成であるため、各層間の界面密着性を十分に確保することができ、欠陥のない良好なゲート電極３ａを実現することができる。特に、硅化物層５ｂに含有する高融点金属と高融点金属層５ｃに用いる高融点金属とに同じものを用いることにより、硅化物層５ｂと高融点金属層５ｃとの間の界面密着性をより良好に確保することができる。
【００６９】
さらに、硅化物層５ｂに含有する高融点金属と高融点金属層５ｃに含有する高融点金属とに同じものを用いることにより、これら両層５ｂ，５ｃをＣＶＤ装置等によって同じ成膜チャンバ内で成膜することができ、ゲート電極３ａ等を３層構造の薄膜で形成した場合にも製造プロセスを過剰が複雑化することを的確に防止することができる。例えば、高融点金属としてタングステンを採用することにより、ＳｉＨ４ガスとＷＦ６ガスとを原料ガスとするＣＶＤ装置を用いて硅化物層５ｂ及び高融点金属層５ｃを連続的に成膜することができる。このとき、添加ガスとしてＨ２，Ｎ２，Ａｒ等を添加してもよい。
【００７０】
また、ポリシリコン層５ａの膜厚を１００〜２００ｎｍの範囲で形成するとともに、硅化物層５ｂと高融点金属層５ｃとのトータル膜厚を５０〜２００ｎｍの範囲で形成し、このトータル膜厚のうち、硅化物層５ｂの膜厚を１０〜５０ｎｍまでの範囲で形成することにより、各層の膜厚を過不足なく形成することができ、過大な膜厚による各層での応力発生を抑制して耐クラック性を向上するとともに、過小な膜厚による各層の欠陥等を的確に防止することができる。
【産業上の利用可能性】
【００７１】
本発明は、マイクロレンズ基板、液晶表示装置用のマイクロレンズ付き対向基板、液晶表示装置、及びこれを用いた投射型の液晶表示装置にも応用できるものである。さらに、本発明は透過型、反射型、および半透過型の電気光学装置に利用することができる。
【００７２】
また、電気光学装置は、半導体基板に素子を形成する表示用デバイス、例えばＬＣＯＳ（Liquid Crystal On Silicon）等であっても構わない。ＬＣＯＳでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の核阻止を形成する。
【００７３】
なお、本発明の電気光学装置を携帯電話機、ＰＤＡ（Personal Digital Assistants）と呼ばれる携帯型情報機器、携帯型パーソナルコンピュータ、パーソナルコンピュータ、ワークステーション、デジタルスチルカメラ、車載用モニタ、デジタルビデオカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話機、およびＰＯＳ端末機などの電子機器に広く利用することができる。
【図面の簡単な説明】
【００７４】
【図１】電気光学装置の画素構造を示す断面図
【図２】電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図
【図３】液晶装置を図２のＨ−Ｈ'線の位置で切断して示す断面図
【図４】液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図
【図５】ゲート電極等の形成工程を示すフローチャート
【図６】ＣＶＤ装置の概略構成図
【符号の説明】
【００７５】
１ａ…半導体層、２…絶縁膜（ゲート絶縁膜）、３ａ…ゲート電極、５ａ…多結晶シリコン層、５ｂ…硅化物層、５ｃ…高融点金属層、６ａ…データ線、１１ａ…走査線、１２…下地絶縁膜、２００…ＣＶＤ装置、２０１…成膜チャンバ、２０２…第１の原料ガス通路、２０３…第２の原料ガス通路、２０４…制御バルブ、２０５…制御バルブ、２０６…制御部
【図１】
2007103552.tif 000003
【図２】
2007103552.tif 000004
【図３】
2007103552.tif 000005
【図４】
2007103552.tif 000006
【図５】
2007103552.tif 000007
【図６】
2007103552.tif 000008