(57)【要約】【課題】回路の集積化が容易な大型の半導体装置およびその製造方法を提供する。【解決手段】基板１００上に回路用パターンが形成されている半導体装置の製造方法であって、回路用パターンを形成する工程は、基板１００上の第１の領域１０１に第１のマスク１０を介した露光により第１のパターン１１を形成する工程と、第１の領域に隣接する第２の領域１０２に第２のマスク２０を介した露光により第２のパターン２１を形成する工程と、第１の領域と第２の領域との境界領域１１２に第３のマスク３０を介した露光により第３のパターン３１を第１のパターン１１と第２のパターン２１とを繋ぎ合わせるように形成する工程を含む半導体装置の製造方法。【選択図】図２
2007103723.tif 000002
【特許請求の範囲】
【請求項１】
基板上に回路用パターンが形成されている半導体装置の製造方法であって、
前記回路用パターンを形成する工程は、前記基板上の第１の領域に第１のマスクを介した露光により第１のパターンを形成する工程と、前記第１の領域に隣接する第２の領域に第２のマスクを介した露光により第２のパターンを形成する工程と、前記第１の領域と前記第２の領域との境界領域に第３のマスクを介した露光により第３のパターンを前記第１のパターンと前記第２のパターンとを繋ぎ合わせるように形成する工程とを含む半導体装置の製造方法。
【請求項２】
基板上に回路用パターンが形成されている半導体装置の製造方法であって、
前記回路用パターンを形成する工程は、前記基板上にレジスト膜を形成する工程と、前記レジスト膜の第１の領域に第１のマスクを介した露光により第１のパターンの潜像を形成する工程と、前記レジスト膜の前記第１の領域に隣接する第２の領域に第２のマスクを介した露光により第２のパターンの潜像を形成する工程と、前記第１の領域と前記第２の領域との境界領域に第３のマスクを介した露光により第３のパターンの潜像を前記第１のパターンと前記第２のパターンとを繋ぎ合わせるように形成する工程と、前記レジスト膜を現像して前記第１のパターン、前記第２のパターンおよび前記第３のパターンを含むレジストパターンを形成する工程とを含む半導体装置の製造方法。
【請求項３】
基板上に回路用パターンが形成されている半導体装置の製造方法であって、
前記回路用パターンを形成する工程は、前記基板上に導電膜を形成する工程と、前記導電膜上にレジスト膜を形成する工程と、前記レジスト膜の第１の領域に第１のマスクを介した露光により第１のパターンの潜像を形成する工程と、前記レジスト膜の前記第１の領域に隣接する第２の領域に第２のマスクを介した露光により第２のパターンの潜像を形成する工程と、前記第１の領域と前記第２の領域との境界領域に第３のマスクを介した露光により第３のパターンの潜像を前記第１のパターンと前記第２のパターンとを繋ぎ合わせるように形成する工程と、前記レジスト膜を現像して前記第１のパターン、前記第２のパターンおよび前記第３のパターンを含むレジストパターンを形成する工程と、前記レジストパターンをエッチングマスクとして前記導電膜をエッチングして配線パターンを形成する工程とを含む半導体装置の製造方法。
【請求項４】
前記第３のパターンを形成する工程において用いられる前記第３のマスクは、開口部の端部における開口幅が前記開口部の中央部における開口幅より小さいことを特徴とする請求項１から請求項３までのいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第３のパターンを形成する工程において、前記第３のマスクの位置と前記第１のマスクおよび前記第２のマスクの位置とのずれが最小となるように前記第３のパターンを形成することを特徴とする請求項１から請求項４までのいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第１のマスクは第１の重ね合わせ用マークを有し、前記第２のマスクは第２の重ね合わせ用マークを有し、前記第３のマスクは前記第１の重ね合わせ用マークに対応する第３の重ね合わせ用マークと、前記第２の重ね合わせ用マークに対応する第４の重ね合わせ用マークとを有し、
前記第１のパターンを形成する工程において、前記第１のマスクを用いて前記第１の領域に前記第１のパターンとともに第１の重ね合わせ用マークパターンを形成し、
前記第２のパターンを形成する工程において、前記第２のマスクを用いて前記第２の領域に前記第２のパターンとともに第２の重ね合わせ用マークパターンを形成し、
前記第３のパターンを形成する工程において、前記第３のマスクを用いて前記境界領域に前記第３のパターンを形成するとともに、前記第１の重ね合わせ用マークパターンに重なるように第３の重ね合わせ用マークパターンと、前記第２の重ね合わせ用マークパターンに重なるように第４の重ね合わせ用マークパターンとを形成し、
前記第１の重ね合わせ用マークパターンと前記第３の重ね合わせ用マークパターンとの位置のずれならびに前記第２の重ね合わせ用マークパターンと前記第４の重ね合わせ用マークパターンとの位置のずれを最小にするように、前記第３のマスクの位置と前記第１のマスクおよび第２のマスクの位置とのずれを最小にすることを特徴とする請求項１から請求項５までのいずれかに記載の半導体装置の製造方法。
【請求項７】
分割して露光される複数の領域を含む半導体装置であって、
前記領域における少なくとも１つの境界領域における回路用パターンが請求項１から請求項６までのいずれかに記載の製造方法により形成されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラの撮影素子などの大型の半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
高級デジタルカメラの撮影素子などの半導体装置は、その特性向上のためにさらに大型で回路の集積性の高い半導体装置の開発が求められている。半導体装置の回路用パターンを形成するための露光装置の露光領域よりも大きい領域を有する大型の半導体装置を製造する場合には、ひとつの露光領域に形成された回路用パターンとそれに隣接する露光領域に形成された回路用パターンとを繋ぎ合わせる必要がある。
【０００３】
従来は、回路用パターンを形成する露光の際に、ひとつの露光領域とそれに隣接する露光領域との境界領域（境界線およびその近傍の領域をいう、以下同じ）において、マスクまたはレチクルが並ぶ方向にオーバーラップを設けたり、回路パターンの末端を大きく設定するなど、回路用パターンを繋ぎ合わせるための余裕を設けていた（たとえば、特許文献１〜４を参照）。
【０００４】
しかし、マスクまたはレチクルが並ぶ方向にオーバーラップを設けた場合は、マスクまたはレチクルが並ぶ方向と垂直の方向にマスクまたはレチクルの位置がずれると、境界領域における回路用パターンの幅が小さくなり、断線などの問題がある。また、断線などを防止するため回路用パターンの末端を大きく設計した場合は、微細なパターンの形成が困難となり、回路の集積化が困難となる。
【特許文献１】米国特許第６，２２５，０１３号明細書
【特許文献２】米国特許第６，１９４，１０５号明細書
【特許文献３】特開平９−２５１９５４号公報
【特許文献４】特開２００４−２２６８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、分割して露光される複数の領域を含む大型の半導体装置であって微細な回路用パターンを形成することにより回路の集積化が容易な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、基板上に回路用パターンが形成されている半導体装置の製造方法であって、回路用パターンを形成する工程は、基板上の第１の領域に第１のマスクを介した露光により第１のパターンを形成する工程と、第１の領域に隣接する第２の領域に第２のマスクを介した露光により第２のパターンを形成する工程と、第１の領域と前記第２の領域との境界領域に第３のマスクを介した露光により第３のパターンを第１のパターンと第２のパターンとを繋ぎ合わせるように形成する工程とを含む半導体装置の製造方法である。
【０００７】
また、本発明は、基板上に回路用パターンが形成されている半導体装置の製造方法であって、回路用パターンを形成する工程は、基板上にレジスト膜を形成する工程と、レジスト膜の第１の領域に第１のマスクを介した露光により第１のパターンの潜像を形成する工程と、レジスト膜の第１の領域に隣接する第２の領域に第２のマスクを介した露光により第２のパターンの潜像を形成する工程と、第１の領域と第２の領域との境界領域に第３のマスクを介した露光により第３のパターンの潜像を第１のパターンと第２のパターンとを繋ぎ合わせるように形成する工程と、レジスト膜を現像して第１のパターン、第２のパターンおよび第３のパターンを含むレジストパターンを形成する工程とを含む半導体装置の製造方法である。
【０００８】
また、本発明は、基板上に回路用パターンが形成されている半導体装置の製造方法であって、回路用パターンを形成する工程は、基板上に導電膜を形成する工程と、導電膜上にレジスト膜を形成する工程と、レジスト膜の第１の領域に第１のマスクを介した露光により第１のパターンの潜像を形成する工程と、レジスト膜の第１の領域に隣接する第２の領域に第２のマスクを介した露光により第２のパターンの潜像を形成する工程と、第１の領域と第２の領域との境界領域に第３のマスクを介した露光により第３のパターンの潜像を第１のパターンと第２のパターンとを繋ぎ合わせるように形成する工程と、レジスト膜を現像して第１のパターン、第２のパターンおよび第３のパターンを含むレジストパターンを形成する工程と、レジストパターンをエッチングマスクとして導電膜をエッチングして配線パターンを形成する工程とを含む半導体装置の製造方法である。
【０００９】
本発明にかかる半導体装置の製造方法における第３のパターンを形成する工程において用いられる第３のマスクは、開口部の端部における開口幅が開口部の中央部における開口幅より小さいことを特徴とすることができる。
【００１０】
本発明にかかる半導体装置の製造方法の第３のパターンを形成する工程において、第３のマスクの位置と第１のマスクおよび第２のマスクの位置とのずれが最小となるように第３のパターンを形成することができる。
【００１１】
本発明にかかる半導体装置の製造方法において、第１のマスクは第１の重ね合わせ用マークを有し、第２のマスクは第２の重ね合わせ用マークを有し、第３のマスクは第１の重ね合わせ用マークに対応する第３の重ね合わせ用マークと、第２の重ね合わせ用マークに対応する第４の重ね合わせ用マークとを有し、第１のパターンを形成する工程において、第１のマスクを用いて第１の領域に第１のパターンとともに第１の重ね合わせ用マークパターンを形成し、第２のパターンを形成する工程において、第２のマスクを用いて第２の領域に第２のパターンとともに第２の重ね合わせ用マークパターンを形成し、第３のパターンを形成する工程において、第３のマスクを用いて境界領域に第３のパターンを形成するとともに、第１の重ね合わせ用マークパターンに重なるように第３の重ね合わせ用マークパターンと、第２の重ね合わせ用マークパターンに重なるように第４の重ね合わせ用マークパターンとを形成し、第１の重ね合わせ用マークパターンと第３の重ね合わせ用マークパターンとの位置のずれならびに第２の重ね合わせ用マークパターンと第４の重ね合わせ用マークパターンとの位置のずれを最小にするように、第３のマスクの位置と第１のマスクおよび第２のマスクの位置とのずれを最小にすることを特徴とすることができる。
【００１２】
また、本発明は、分割して露光される複数の領域を含む半導体装置であって、領域における少なくとも１つの境界領域における回路用パターンが上記の製造方法により形成されている半導体装置である。
【発明の効果】
【００１３】
本発明によれば、微細な回路用パターンを形成することにより、分割して露光される複数の領域を含む大型で回路の集積化が容易な半導体装置およびその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
（実施形態１）
本発明にかかる半導体装置の製造方法の一実施形態は、図１を参照して、基板１００上に回路用パターンが形成されている半導体装置の製造方法であって、回路用パターンを形成する工程は、基板１００上の第１の領域１０１に第１のマスク１０を介した露光により第１のパターン１１を形成する工程（図１（ａ））と、第１の領域１０１に隣接する第２の領域１０２に第２のマスク２０を介した露光により第２のパターン２１を形成する工程（図１（ｂ））と、第１の領域１０１と第２の領域１０２との境界領域１１２に第３のマスク３０を介した露光により第３のパターン３１を第１のパターン１１と第２のパターン２１とを繋ぎ合わせるように形成する工程（図１（ｄ）、（ｅ））を含む。
【００１５】
本実施形態にかかる半導体装置の製造方法によれば、マスクの大きな重ね合わせ余裕が不要となり、回路用パターンの末端を大きくすることなく、回路用パターンを形成する第１のパターン１１、第２のパターン２１および第３のパターン３１のパターン幅を狭めることなく、微細なパターンの形成が可能となり、回路の集積化が容易な大型の半導体装置の製造が容易となる。なお、本実施形態において用いられるマスクとは、基板上に接して配置される狭義のマスクの他、基板上に基板から離して配置されるレチクルを含む広義のマスクをいう。かかる本発明の作用効果について、従来技術と対比させて、以下に詳しく説明する。
【００１６】
分割して露光される複数の領域を含む半導体装置において、第１の領域の回路用パターンと第２の領域の回路用パターンとを繋ぎ合わせる場合、従来は、図１１に示すように、マスクまたはレチクルが並ぶ方向にオーバーラップを設けていた。すなわち、まず、図１１（ａ）に示すように、第１のマスク１０を、そのパターン形成部１０ｂが第１の領域１０１から境界線Ｌを少し超えて第２の領域１０２に位置するように配置した後、第１の領域１０１を露光して、図１１（ｂ）に示すような第１のパターン１１を形成する。次に、図１１（ｂ）に示すように、第２のマスク２０を、そのパターン形成部２０ｂが第２の領域１０２から境界線Ｌを少し超えて第１の領域１０１に位置するように配置した後、第２の領域１０２を露光して、図１１（ｃ）に示すような第２のパターン２１を形成する。
【００１７】
上記のようにして第１のパターンと第２のパターンとを繋ぎ合わせる従来の方法では、第２のマスク２０の位置がマスクの並ぶ方向と垂直な方向に第１のマスク１０の位置に対してＤ３だけずれた場合は（図１１（ｂ））、第２のパターン２１の位置は第１のパターン１１の位置に対してＤ３だけずれる。このため、形成されるパターンの幅は、第１の領域１０１と第２の領域１０２との境界領域１１２においては、他の領域に比べてＤ３だけ狭くなる。したがって、Ｄ３が大きくなるとパターンの断線が生じる。また、これを防止するためにパターンの端部の幅Ｄ１を大きく設計すると、微細なパターンの形成が困難となる。なお、第１のマスク１０のパターン開口部１０ａの開口幅および第２のマスク２０のパターン開口部２０ａの開口幅をいずれもＤ１とする。なお、上記マスクの位置のずれの議論において、位置ずれの基準をマスクおよび／またはパターンにおけるパターン形成部の境界線ではなく中心線としている。具体的には、図１１においてＤ３は、第１のパターンのパターン形成部（すなわち第１のマスク１０のパターン形成部１０ｂ）の中心線と第２のパターンのパターン形成部（すなわち第２のマスク２０のパターン形成部２０ｂ）の中心線との間の距離を意味している。以下、マスクおよび／またはパターンの位置ずれを議論する場合は位置ずれの基準を、マスクおよび／またはパターンにおけるパターン形成部の中心線とする。
【００１８】
これに対して、本発明にかかる半導体装置の製造方法は、図２に示すように第１のパターン１１と第２のパターン２１とを第３のパターン３１により繋ぎ合わせることを特徴とする。すなわち、まず、図２（ａ）に示すように、第１のマスク１０をそのパターン形成部１０ｂが第１の領域１０１内に位置するように配置した後、第１の領域１０１を露光して、図２（ｂ）に示すような第１のパターン１１を形成する。次に、図２（ｂ）に示すように、第２のマスク２０をそのパターン形成部２０ｂが第２の領域１０２内に位置するように配置した後、第２の領域１０２を露光して、図２（ｃ）に示すような第２のパターン１１を形成する。なお、第１のマスク１０の開口部１０ａの幅および第２のマスク２０の開口部２０ａの幅を、いずれもＤ１とする。
【００１９】
ここで、第２のマスク２０の位置がマスクの並ぶ方向と垂直な方向に第１のマスク１０の位置に対してＤ３だけずれた場合は（図２（ｂ））、図２（ｃ）に示すように第２のパターン２１の位置は第１のパターン１１の位置に対してＤ３だけずれる。
【００２０】
次に、図２（ｄ）に示すように、開口部３０ａを有する第３のマスク３０を、そのパターン形成部３０ｂが第１の領域１０１と第２の領域１０２との境界領域１１２に位置するように配置して、境界領域１１２を露光して、図２（ｅ）に示すように、第１のパターン１１と第２のパターン２１とを繋ぎ合わせる第３のパターン３１を形成する。なお、第３のマスク３０の開口部３０ａの幅をＤ２とする。
【００２１】
ここで、図２（ｅ）に示すように、第１のパターン１１と第３のパターン３１との位置のずれをＤ４、第２のパターン２１と第３のパターン３１との位置のずれをＤ５とすると、第１のパターン１１と第２のパターン２１との位置ずれＤ３は、Ｄ３＝Ｄ４＋Ｄ５となる。すなわち、本実施形態にかかる半導体装置の製造方法によれば、第３のパターン３１により第１のパターン１１と第２のパターン２１とを繋ぎ合わせることにより、第１のパターン１１と第２のパターン２１との位置ずれＤ３を、第１のパターン１１と第３のパターン３１との位置ずれＤ４と第２のパターン２１と第３のパターン３１との位置ずれＤ５とに分割して、繋ぎ合わせの際の位置ずれを低減することができる。これにより、パターンの端部の幅を大きく設計することなくパターンの断線を防止することができ、微細なパターンを有する大型の半導体装置を製造することができる。
【００２２】
本実施形態にかかる半導体装置の製造方法は、さらに具体的には、図２を参照して、基板１００上に回路用パターンが形成されている半導体装置の製造方法であって、回路用パターンを形成する工程は、基板１００上にレジスト膜を形成する工程と、レジスト膜の第１の領域１０１に第１のマスク１０を介した露光により第１のパターン１１の潜像を形成する工程（図２（ａ）、（ｂ））と、レジスト膜の第１の領域に隣接する第２の領域１０２に第２のマスク２０を介した露光により第２のパターン２１の潜像を形成する工程（図２（ｂ）、（ｃ））と、第１の領域１０１と第２の領域１０２との境界領域１１２に第３のマスク３０を介した露光により第３のパターン３１の潜像を第１のパターン１１と第２のパターン２１とを繋ぎ合わせるように形成する工程（図２（ｄ）、（ｅ））と、レジスト膜を現像して第１のパターン１１、第２のパターン２１および第３のパターン３１を含むレジストパターンを形成する工程とを含む。
【００２３】
上記の半導体装置の製造方法によれば、第３のパターン３１の潜像により第１のパターン１１の潜像と第２のパターン２１の潜像とを繋ぎ合わせることにより、第１のパターン１１の潜像と第２のパターン２１の潜像との位置ずれＤ３を、第１のパターン１１の潜像と第３のパターン３１の潜像との位置ずれＤ４と第２のパターン２１の潜像と第３のパターン３１の潜像との位置ずれＤ５とに分割して、繋ぎ合わせの際の位置ずれを低減することができる。これにより、パターンの端部の幅を大きく設計することなくパターンの断線を防止することができ、微細なレジストパターンを有する大型の半導体装置を製造することができる。
【００２４】
本実施形態にかかる半導体装置の製造方法は、さらに具体的には、図２を参照して、基板１００上に回路用パターンが形成されている半導体装置の製造方法であって、回路用パターンを形成する工程は、基板１００上に導電膜を形成する工程と、導電膜上にレジスト膜を形成する工程と、レジスト膜の第１の領域１０１に第１のマスク１０を介した露光により第１のパターン１１の潜像を形成する工程（図２（ａ）、（ｂ））と、レジスト膜の第１の領域に隣接する第２の領域１０２に第２のマスク２０を介した露光により第２のパターン２１の潜像を形成する工程（図２（ｂ）、（ｃ））と、第１の領域１０１と第２の領域１０２との境界領域１１２に第３のマスク３０を介した露光により第３のパターン３１の潜像を第１のパターン１１と第２のパターン２１とを繋ぎ合わせるように形成する工程（図２（ｄ）、（ｅ））と、レジスト膜を現像して第１のパターン１１、第２のパターン２１および第３のパターン３１を含むレジストパターンを形成する工程と、レジストパターンをエッチングマスクとして導電膜をエッチングして配線パターンを形成する工程とを含む。かかる工程を含むことにより、微細な配線パターンを有する大型の半導体装置を製造することができる。
【００２５】
上記の半導体装置の製造方法によれば、第３のパターン３１の潜像により第１のパターン１１の潜像と第２のパターン２１の潜像とを繋ぎ合わせることにより、第１のパターン１１の潜像と第２のパターン２１の潜像との位置ずれＤ３を、第１のパターン１１の潜像と第３のパターン３１の潜像との位置ずれＤ４と第２のパターン２１の潜像と第３のパターン３１の潜像との位置ずれＤ５とに分割して、繋ぎ合わせの際の位置ずれを低減することができる。これにより、パターンの端部の幅を大きく設計することなくパターンの断線を防止することができ、微細な配線パターンを有する大型の半導体装置を製造することができる。
【００２６】
ここで、レジスト膜を形成するレジストとして、現像により露光部分が除去されるポジ型レジストを用いる場合は、第１のパターン１１、第２のパターン２１および第３のパターン３１上にレジスト膜が存在するレジストパターンが形成され、第１のパターン１１、第２のパターン２１および第３のパターン３１上に導電膜が存在する配線パターンが形成される。かかる場合には、第３のパターンのパターン幅を第１のパターンおよび第２パターンのパターン幅以上にして配線パターンの断線を防止する観点から、第１のマスク１０の開口部１０ａの開口幅および第２のマスク２０の開口部２０ａの開口幅をＤ１と第３のマスク３０の開口部３０ａの開口幅Ｄ２とが、Ｄ１≧Ｄ２の関係を有するマスクを用いることが好ましい。
【００２７】
また、レジスト膜を形成するレジストとして、現像により露光されていない部分が除去されるネガ型レジストを用いる場合は、第１のパターン１１、第２のパターン２１および第３のパターン３１上に開口部が存在するレジストパターンが形成され、第１のパターン１１、第２のパターン２１および第３のパターン３１上に開口部が存在する配線パターンが形成される。かかる場合には、第３のパターンのパターン幅を第１のパターンおよび第２パターンのパターン幅以上にして配線パターンの断線を防止する観点から、第１のマスク１０の開口部１０ａの開口幅および第２のマスク２０の開口部２０ａの開口幅をＤ１と第３のマスク３０の開口部３０ａの開口幅Ｄ２とが、Ｄ１≦Ｄ２の関係を有するマスクを用いることが好ましい。
【００２８】
また、図３（ａ）を参照して、第１のパターン１１を形成するために用いられる第１のマスク１０には、開口部１０ａ、パターン形成部１０ｂおよびマスク帯１０ｃの他に、露光対象領域である第１の領域１０１に隣接する第２の領域を露光するのを防止するためにマスキングブレード１０ｄが設けられていてもよい。同様に、図３（ｂ）を参照して、第２のパターン２１を形成するために用いられる第２のマスク２０には、開口部２０ａ、パターン形成部２０ｂおよびマスク帯２０ｃの他に、露光対象領域である第２の領域１０１に隣接する第２の領域を露光するのを防止するためにマスキングブレード２０ｄが設けられていてもよい。
【００２９】
また、図４を参照して、第３のマスク３０は、開口部３０ａの端部における開口幅が前記開口部の中央部における開口幅Ｄ２より小さく設計されていることが好ましい。第３のマスクにおいて、開口部の端部の幅が連続的に小さくなってもよいし（図４（ａ））、開口部の端部の幅が段階的に小さくなってもよい（図４（ｂ））。かかる第３のマスク３０を用いることにより、図４（ｃ）に示すように、第３のパターンと第１のパターンおよび第２のパターンとの位置ずれにより生じるパターン幅の低減の急激さを緩和することができ、パターン幅の変化がより小さいパターンが得られる。なお、実際の露光によって生じるパターンにおいては、段差部の角が丸くなるためパターン幅の変化はより小さくなる。
【００３０】
（実施形態２）
本実施形態は、図２、図５および図６を参照して、上記実施形態１の第３のパターン３１を形成する工程において、第３のマスク３０の位置と第１のマスク１０および第２のマスク２０の位置とのずれが最小となるように前記第３のパターンを形成することを特徴とする。
【００３１】
本実施形態においては、図５に示すようなマスクが用いられる。すなわち、第１のマスク１０には、図５（ａ）に示すように、開口部１０ａ、パターン形成部１０ｂおよびマスク帯１０ｃの他に、第１のマスク１０の位置を表示する第１の重ね合わせ用マーク１０ｅが設けられている。また、第２のマスク２０には、図５（ｂ）に示すように、、開口部２０ａ、パターン形成部２０ｂおよびマスク帯２０ｃの他に、第２のマスク２０の位置を表示する第２の重ね合わせ用マーク２０ｅが設けられている。また、第３のマスク３０には、図５（ｃ）に示すように、開口部３０ａおよびパターン形成部３０ｂの他に、別の開口部として第３のマスク３０の位置を表示する第３の重ね合わせ用マーク３０ｅおよび第４の重ね合わせ用マーク３０ｆが設けられている。ここで、第３の重ね合わせ用マーク３０ｅは第１の重ね合わせ用マーク１０ｅに対応するものであり、第４の重ね合わせ用マーク３０ｆは第２の重ね合わせ用マーク２０ｅに対応するものである。
【００３２】
本実施形態においては、上記の重ね合わせ用マーク付のマスクを用いて、以下のようにして、第３のマスク３０の位置と第１のマスク１０および第２のマスク２０の位置とのずれが最小になるようにマスクの位置合わせをすることができる。
【００３３】
図２を参照して、図２（ａ）および図２（ｂ）に示す第１のパターン形成工程において、第１の重ね合わせ用マーク１０ｅを有する第１のマスク１０を用いることにより、第１の領域内１０１内に第１のパターン１１とともに、第１の重ね合わせ用マークパターン（図示せず）が形成される。次に、図２（ｂ）および図２（ｃ）に示す第２のパターン形成工程において、第２の重ね合わせ用マーク２０ｅを有する第２のマスク２０を用いることにより、第２の領域１０２内に第２のパターン２１とともに、第２の重ね合わせ用マークパターン（図示せず）が形成される。
【００３４】
次に、図２（ｄ）および図２（ｅ）に示す第３のパターン形成工程において、上記第１の重ね合わせ用マーク１０ｅに対応する第３の重ね合わせ用マーク３０ｅと、上記第２の重ね合わせ用マーク２０ｅに対応する第４の重ね合わせ用マーク３０ｆとを有する第３のマスク３０を用いることにより、境界領域１１２に第３のマスクパターン３１を形成するとともに、図６に示すように、上記第１の重ね合わせ用マークパターン１１ｅに重なるように第３の重ね合わせ用パターン３１ｅと、上記第２の重ね合わせ用パターン２１ｅに重なるように第３の重ね合わせ用マークパターン３１ｆとが形成される。
【００３５】
すなわち、図６を参照して、図６（ａ）に示すような第１の重ね合わせ用マークパターン１１ｅおよび第３の重ね合わせ用マークパターン３１ｅにより構成される第１の重ね合わせマークパターン６１と、図６（ｂ）に示すような第２の重ね合わせ用マークパターン２１ｅおよび第４の重ね合わせ用マークパターン３１ｆにより構成される第２の重ね合わせマークパターン６２とが得られる。
【００３６】
ここで、第１の重ね合わせマークパターン６１において、第１の重ね合わせ用マークパターン１１ｅの左辺、右辺、上辺および下辺と、それぞれ対応する第３の重ね合わせ用マークパターン３１ｅの左辺、右辺、上辺および下辺との距離を、それぞれＸ１１、Ｘ１２、Ｙ１１およびＹ１２とする。このとき、第１の重ね合わせマークパターン６１における第１のマスクに対する第３のマスクの位置ずれのＸ成分は｜Ｘ１１−Ｘ１２｜／２と、Ｙ成分は｜Ｙ１１−Ｙ１２｜／２と評価することができる。同様に、第２の重ね合わせマークパターン６２において、第２の重ね合わせ用マークパターン２１ｅの左辺、右辺、上辺および下辺と、それぞれ対応する第４の重ね合わせ用マークパターン３１ｆの左辺、右辺、上辺および下辺との距離を、それぞれＸ２１、Ｘ２２、Ｙ２１およびＹ２２とする。このとき、第２の重ね合わせマークパターン６２における第２のマスクに対する第３のマスクの位置ずれのＸ成分は｜Ｘ２１−Ｘ２２｜／２と、Ｙ成分は｜Ｙ２１−Ｙ２２｜／２と評価することができる。
【００３７】
したがって、重ね合わせ用マーク付のマスクを用いて予備的な露光を行い、第１の重ね合わせマークパターン６１の｜Ｘ１１−Ｘ１２｜／２および｜Ｙ１１−Ｙ１２｜／２ならびに第２の重ね合わせマークパターン６２の｜Ｘ２１−Ｘ２２｜／２および｜Ｙ２１−Ｙ２２｜／２が最小になるように、第１のマスクおよび第２のマスクの位置に対して第３のマスクの位置を調節することにより、第１のマスクおよび第２のマスクに対する第３のマスクの位置ずれを最小にすることができる。こうして位置づけられた第１のマスク、第２のマスクおよび第３のマスクを用いて、それぞれ第１のパターン、第２のパターンおよび第３のパターンを形成することにより、パターン幅の変化が最小となるパターンを形成することができる。たとえば、本実施形態の半導体装置の製造方法によれば、パターン幅４００ｎｍのパターンの繋ぎ合わせ部におけるパターン幅の変化を４０ｎｍ以下にすることができる。従来の製造方法によれば、パターン幅４００ｎｍのパターンの繋ぎ合わせ部において最大で２５０ｎｍ程度のパターン幅の変化が生じていた。
【００３８】
（実施形態３）
本発明にかかる半導体装置の一実施形態は、図７を参照して、分割して露光される複数の領域（図７において、第１の領域１０１、第２の領域１０２、第３の領域１０３、第４の領域１０４、・・・第ｋの領域、・・・第ｎの領域）を含む半導体装置であって、これらの領域における少なくとも１つの境界領域における回路用パターンが上記の実施形態１または実施形態２の製造方法により形成されている半導体装置である。上記のように、少なくとも１つの境界領域における回路パターンを上記の実施形態１または実施形態２の製造方法により形成することにより、大型で回路の集積化が容易な半導体装置が得られる。
【００３９】
本発明にかかる半導体装置の具体的な一実施形態としてＣＭＯＳ（Complementaly Metal-Oxide Semiconductor）装置について説明する。本実施形態の半導体装置であるＣＭＯＳ装置は、図８〜図１０を参照して、以下のようにして製造される。
まず、シリコン基板７００に、従来のリソグラフィ、エッチングおよびイオン注入の手法を用いて、シリコン基板７００の表面層に不純物層７０２，７０３を形成し、不純物層７０２の表面層にフォトダイオード７０４を形成する。続いて、シリコン酸化膜をＣＶＤ（化学気相堆積）法により堆積し、リソグラフィ、エッチングおよび酸化の手法を用いて分離領域７０５を形成して、Ｓ１０層を形成する。
【００４０】
次に、上記のＳ１０層の上に、ポリシリコンをＣＶＤ法により堆積し、シリコン酸化物をＣＶＤ法により堆積し、さらにリソグラフィおよびエッチングの手法を用いて、ゲート７１１を形成する。さらに絶縁層７１２としてシリコン酸化物をＣＶＤ法により堆積した後、不純物層７０３と後で形成する第１の配線７２１とを導通するコンタクト７１３およびゲート７１１と後で形成する第１の配線７２１とを導通するコンタクト７１４を形成し、さらにＷ（タングステン）を堆積し、ＣＭＰ（Chemical Mechanical Polishing）法によりコンタクト７１３，７１４にＷを埋め込み、Ｓ１１層を形成する。
【００４１】
次に、上記Ｓ１１層の上に、Ａｌを堆積し、リソグラフィおよびエッチングの手法を用いて第１の配線７２１を形成する。続いて、絶縁層７２２としてシリコン酸化物をＣＶＤ法により堆積した後、第１の配線７２１と後で形成する第２の配線７３１とを導通するビア７２５を形成し、Ｗを堆積し、ＣＭＰ法によりビア７２５にＷを埋め込み、Ｓ１２層を形成する。
【００４２】
次に、上記Ｓ１２層の上に、Ａｌを堆積し、リソグラフィおよびエッチングの手法を用いて第２の配線７３１を形成する。本実施形態においては、この第２の配線７３１において、配線パターンの繋ぎ合わせを行なう（繋ぎ合わせ部７３１Ｂ）。すなわち、絶縁層７２２上に、第２の配線７３１を形成するためのＡｌ膜をＣＶＤ法により形成し、Ａｌ膜上にレジスト膜を形成し、このレジスト膜の第１の領域に第１のマスクを介した露光により第１のパターンの潜像を形成する。続いて、レジスト膜の上記第１の領域に隣接する第２の領域に第２のマスクを介した露光により第２のパターンの潜像を形成する。続いて、第１の領域と第２の領域の境界領域を第３のマスクを介した露光により第３のパターンの潜像を上記第１のパターンと上記第２のパターンとを繋ぎ合わせるように形成する。続いてレジスト膜を現像して上記第１のパターン、第２のパターンおよび第３のパターンを含むレジストパターンを形成する。次いで、このレジストパターンをエッチングマスクとして、Ａｌ膜をエッチングすることにより、第２の配線の配線パターンを形成する。次いで、絶縁層７３２としてシリコン酸化物をＣＶＤ法により堆積した後、第２の配線７３１と後で形成する第３の配線７４１とを導通するビア７３５を形成し、Ｗを堆積し、ＣＭＰ法によりビア７３５にＷを埋め込み、Ｓ２３層を形成する。
【００４３】
次に、上記Ｓ２３層の上に、Ａｌを堆積し、リソグラフィおよびエッチングの手法を用いて第３の配線７４１を形成する。続いて、絶縁層７４２としてシリコン酸化物をＣＶＤ法により堆積して、Ｓ３０層を形成する。
【００４４】
最後に、Ｓ３０層の上に、レンズ７５１を形成してＣＭＯＳ装置を形成する。
上記の製造方法により、微細な回路パターンが集積された大型の半導体装置であるＣＭＯＳ装置が得られる。なお、本実施形態においては、第２の配線においてパターンの繋ぎ合わせを行なうが、パターンのつなぎ合わせは、第１の配線、第３の配線、またはこれらの組み合わせにより行うことができる。工程数の増加を抑制する観点からは、パターンのつなぎ合わせは、いずれかひとつの配線に集約することが好ましい。
【００４５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明でなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内のすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００４６】
【図１】本発明にかかる半導体装置の製造方法を示す模式図である。（ａ）は第１のパターンの形成工程を示し、（ｂ）第２のパターンの形成工程を示し、（ｃ）は形成された第１のパターンおよび第２のパターンの形状を示し、（ｄ）は第３のパターンの形成工程を示し、（ｅ）は形成された第１のパターン、第２のパターンおよび第３のパターンを示す。
【図２】本発明にかかる半導体装置の実際の製造方法を示す模式図である。（ａ）は第１のパターンの形成工程を示し、（ｂ）は第２のパターンの形成工程を示し、（ｃ）は形成された第１のパターンおよび第２のパターンの形状を示し、（ｄ）は第３のパターンの形成工程を示し、（ｅ）は形成された第１のパターン、第２のパターンおよび第３のパターンを示す。
【図３】マスクの構造を説明する模式図である。（ａ）は第１のマスクの構造を示し、（ｂ）は第２のマスクの構造を示す。
【図４】第３のマスクの開口部の形状を示す模式図である。（ａ）は開口部の端部の幅が連続的に小さくなる形状を示し、（ｂ）は開口部の端部の幅が段階的に小さくなる形状を示し、（ｃ）は第３マスクとして（ａ）または（ｂ）を用いた場合に得られるパターンを示す。
【図５】重ね合わせ用マーク付マスクを説明する模式図である。（ａ）は第１のマスクを示し、（ｂ）は第２のマスクを示し、（ｃ）は第３のマスクを示す。
【図６】重ね合わせマークパターンの重ね合わせ状態を示す模式図である。
【図７】分割して露光される複数の領域を備える半導体装置を示す模式図である。
【図８】本発明にかかる半導体装置の具体的な一実施形態を示す上面模式図である。
【図９】図８におけるＩＸ−ＩＸ断面の断面模式図である。
【図１０】図８におけるＸ−Ｘ断面の断面模式図である。
【図１１】従来の半導体装置の実際の製造方法を示す模式図である。（ａ）は第１のパターンの形成工程を示し、（ｂ）第２のパターンの形成工程を示し、（ｃ）は形成された第１のパターンおよび第２のパターンの形状を示す。
【符号の説明】
【００４７】
１０  第１のマスク、１０ａ，２０ａ，３０ａ  開口部、１０ｂ，２０ｂ，３０ｂ  パターン形成部、１０ｃ，２０ｃ  マスク帯、１０ｄ，２０ｄ  マスキングブレード、１０ｅ  第１の重ね合わせ用マーク、１１  第１のパターン、１１ｅ  第１の重ね合わせ用マークパターン、２０  第２のマスク、２０ｅ  第２の重ね合わせ用マーク、２１  第２のパターン、２１ｅ  第２の重ね合わせ用マークパターン、３０  第３のマスク、３０ｅ  第３の重ね合わせ用マーク、３０ｆ  第４の重ね合わせ用マーク、３１  第３のパターン、３１ｅ  第３の重ね合わせ用マークパターン、３１ｆ  第４の重ね合わせ用マークパターン、６１  第１の重ね合わせマークパターン、６２  第２の重ね合わせマークパターン、１００  基板、１０１  第１の領域、１０２  第２の領域、１０３  第３の領域、１０４  第４の領域、１１２  境界領域、７００  シリコン基板、７０２，７０３  不純物領域、７０４  フォトダイオード、７０５  分離領域、７１１  ゲート、７１２，７２２，７３２，７４２  絶縁層、７１３，７１４  コンタクト、７２１  第１の配線、７２５，７３５  ビア、７３１  第２の配線、７３１Ｂ  繋ぎ合わせ部、７４１  第３の配線、７５６  レンズ。
【図１】
2007103723.tif 000003
【図２】
2007103723.tif 000004
【図３】
2007103723.tif 000005
【図４】
2007103723.tif 000006
【図５】
2007103723.tif 000007
【図６】
2007103723.tif 000008
【図７】
2007103723.tif 000009
【図８】
2007103723.tif 000010
【図９】
2007103723.tif 000011
【図１０】
2007103723.tif 000012
【図１１】
2007103723.tif 000013