(57)【要約】【課題】フォトダイオードが形成された半導体チップであって、実装基板に実装したときに小型化や製造コストの削減ができる半導体チップと、上記の半導体チップを実装基板に実装して構成された半導体装置、並びにそれらの製造方法を提供する。【解決手段】第１導電型の第１半導体領域１０の受光領域Ｒにおいて表層部に第２導電型の第２半導体領域１１が形成されてフォトダイオードが構成され、受光領域Ｒを除く領域における第１半導体領域１０の主面に第１バンプ１２が形成され、第１半導体領域１０の主面における受光領域Ｒと第１バンプ１２の形成領域の間に受光領域Ｒの外周を囲む環状に第２バンプ１３が形成された半導体チップＴとし、これが実装基板Ｓに実装され、第２バンプ１３より第１バンプ１２側の領域において半導体チップＴと実装基板Ｓの間に樹脂層３０が形成された構成とする。【選択図】図１
2007103555.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードが形成された半導体チップであって、
基板に形成された第１導電型の第１半導体領域と、
上記フォトダイオードの受光領域において上記第１半導体領域の表層に形成された第２導電型の第２半導体領域と、
上記受光領域を除く領域における上記第１半導体領域の主面において形成された第１バンプと、
上記第１半導体領域の主面における上記受光領域と上記第１バンプの形成領域の間において上記受光領域の外周を囲む環状に形成された第２バンプと
を有する半導体チップ。
【請求項２】
上記第１バンプ及び上記第２バンプの高さが略等しい
請求項１に記載の半導体チップ。
【請求項３】
フォトダイオードが形成された半導体チップが実装基板に実装されて構成された半導体装置であって、
基板に形成された第１導電型の第１半導体領域と、上記フォトダイオードの受光領域において上記第１半導体領域の表層に形成された第２導電型の第２半導体領域と、上記受光領域を除く領域における上記第１半導体領域の主面において形成された第１バンプと、上記第１半導体領域の主面における上記受光領域と上記第１バンプの形成領域の間において上記受光領域の外周を囲む環状に形成された第２バンプとを有する半導体チップと、
表面に実装基板用電極が形成され、上前記第１バンプと第２バンプが上記実装基板電極と接続して上記半導体チップが実装された実装基板と、
上記第２バンプより前記第１バンプ側の領域において上記半導体チップと上記実装基板の間に形成され、上記半導体チップと上記実装基板を固着する樹脂層と
を有する半導体装置。
【請求項４】
上記第１バンプ及び上記第２バンプの高さが略等しい
請求項３に記載の半導体装置。
【請求項５】
上記第２バンプが上記樹脂層の堰となる
請求項３に記載の半導体装置。
【請求項６】
上記受光領域に相当する領域において上記実装基板に貫通開口部が設けられており、
上記貫通開口部から上記受光領域を臨むようにして上記半導体チップが上記実装基板に実装されている
請求項３に記載の半導体装置。
【請求項７】
フォトダイオードが形成された半導体チップの製造方法であって、
基板に形成された第１導電型の第１半導体領域の表層に、上記フォトダイオードの受光領域において、第２導電型の第２半導体領域を形成する工程と、
上記受光領域を除く領域における上記第１半導体領域の主面において第１バンプを形成する工程と、
上記第１半導体領域の主面における上記受光領域と上記第１バンプの形成領域の間において上記受光領域の外周を囲む環状の第２バンプを形成する工程と
を有する半導体チップの製造方法。
【請求項８】
上記第１バンプの形成工程及び上記第２バンプの形成工程において、上記第１バンプ及び上記第２バンプの高さを略等しく形成する
請求項７に記載の半導体チップの製造方法。
【請求項９】
上記第１バンプの形成工程及び上記第２バンプの形成工程を同時に行う
請求項７に記載の半導体チップの製造方法。
【請求項１０】
フォトダイオードが形成された半導体チップを実装基板に実装する半導体装置の製造方法であって、
基板に形成された第１導電型の第１半導体領域の表層に、上記フォトダイオードの受光領域において、第２導電型の第２半導体領域を形成する工程と、上記受光領域を除く領域における上記第１半導体領域の主面において第１バンプを形成する工程と、上記第１半導体領域の主面における上記受光領域と上記第１バンプの形成領域の間において上記受光領域の外周を囲む環状の第２バンプを形成する工程とを有して、半導体チップを形成する工程と、
表面に実装基板用電極が形成された実装基板に、上前記第１バンプと第２バンプを上記実装基板電極と接続して上記半導体チップを実装する工程と、
上記第２バンプより前記第１バンプ側の領域において上記半導体チップと上記実装基板の間に、上記半導体チップと上記実装基板を固着する樹脂層を形成する工程と
を有する半導体装置の製造方法。
【請求項１１】
上記第１バンプの形成工程及び上記第２バンプの形成工程において、上記第１バンプ及び上記第２バンプの高さを略等しく形成する
請求項１０に記載の半導体装置の製造方法。
【請求項１２】
上記第１バンプの形成工程及び上記第２バンプの形成工程を同時に行う
請求項１０に記載の半導体装置の製造方法。
【請求項１３】
上記樹脂層を形成する工程において上記第２バンプが上記樹脂層の堰となる
請求項１０に記載の半導体装置の製造方法。
【請求項１４】
上記実装基板として、上記受光領域に相当する領域に貫通開口部が設けられている実装基板を用い、
上記実装基板に上記半導体チップを実装する工程において、上記貫通開口部から上記受光領域が臨むようにして上記半導体チップを上記実装基板に実装する
請求項１０に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体チップ、半導体装置およびそれらの製造方法に関し、特にフォトダイオードを有する半導体チップ、半導体装置およびそれらの製造方法に関する。
【背景技術】
【０００２】
半導体装置において、フォトダイオードは光を受けて電流を発生させるダイオードであり、ＣＤやＤＶＤなどの光ディスク装置に内蔵される光学ピックアップ装置用の受光素子として広く用いられている。フォトダイオードは、ｐｎ接合した半導体から構成され、ｐｎ接合に逆バイアスを印加することで空乏層を広げ、高い電界をかける。主に空乏層で吸収された光によって電子−正孔対が発生し、電界に引かれて電子はｎ型半導体領域へ、正孔はｐ型半導体領域へ移動し、電流として検知される。
【０００３】
上記のフォトダイオードの種類としては、ｐ層とｎ層の間に導電性不純物を低濃度に含有するｐ-層またはｎ-層などのイントリンシック層を設けて、低電圧で空乏層を広げやすくしたＰＩＮフォトダイオードや、アバランシェ崩壊を発生させる領域を設けたアバランシェ・フォトダイオードなどがある。
例えば特許文献１には上記のようなフォトダイオードが開示されている。
【０００４】
上記のフォトダイオードを実装基板に実装するには、例えばクリアモールド樹脂で封止した構造が広く知られている。
図５は上記のフォトダイオードを実装基盤に実装してクリアモールド樹脂で封止した構造の半導体装置の一例の断面図である。
例えば、ｐ型半導体基板１００の受光領域における表層部にｎ型半導体層１０１が形成されてｐｎ接合によるフォトダイオードが形成されており、フォトダイオードなどに接続して、半導体基板１００の表面にパッド電極１０２が形成されており、フォトダイオードが形成された半導体チップＴが構成されている。
【０００５】
上記の構成の半導体チップＴが接着フィルム１０３により実装基板１０４にマウントされている。実装基板１０４にはその表面に基板電極１０５が形成されており、ワイヤボンディング１０６により半導体チップＴのパッド電極１０２と実装基板１０４の基板電極１０５が接続されている。
また、半導体チップＴ、ワイヤボンディング１０６に接続する領域の基板電極１０５及びワイヤボンディング１０６を封止するように、クリアモールド樹脂からなる樹脂層１０７が形成されている。
樹脂層１０７は、少なくともフォトダイオードが受光する光に対して透明な樹脂からなり、光の入射を阻害せずにフォトダイオード及び配線接続部分を保護することができる。
【０００６】
フォトダイオードを上記のようにして実装した半導体装置は、ワイヤボンディングで接続するためにある程度の面積が必要であり、また、クリアモールド樹脂の樹脂層も厚くなってしまうので、装置全体の小型化が難しいという問題がある。
また、製造方法としては製造工程数が多いために製造コストの削減が困難であるという問題もある。
【特許文献１】特開２００１−３２００７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、フォトダイオードが形成された半導体チップであって、実装基板に実装したときに小型化や製造コストの削減ができる半導体チップと、上記の半導体チップを実装基板に実装して構成された半導体装置、並びにそれらの製造方法を提供することである。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本発明の半導体チップは、フォトダイオードが形成された半導体チップであって、基板に形成された第１導電型の第１半導体領域と、上記フォトダイオードの受光領域において上記第１半導体領域の表層に形成された第２導電型の第２半導体領域と、上記受光領域を除く領域における上記第１半導体領域の主面において形成された第１バンプと、上記第１半導体領域の主面における上記受光領域と上記第１バンプの形成領域の間において上記受光領域の外周を囲む環状に形成された第２バンプとを有する。
【０００９】
上記の本発明の半導体チップは、フォトダイオードが形成された半導体チップであって、基板に第１導電型の第１半導体領域が形成されており、フォトダイオードの受光領域において第１半導体領域の表層に第２導電型の第２半導体領域が形成されている。
さらに、受光領域を除く領域における第１半導体領域の主面において第１バンプが形成されており、第１半導体領域の主面における受光領域と第１バンプの形成領域の間において受光領域の外周を囲む環状に第２バンプが形成されている。
【００１０】
上記の本発明の半導体チップは、好適には、上記第１バンプ及び上記第２バンプの高さが略等しい。
【００１１】
また、上記の目的を達成するため、本発明の半導体装置は、フォトダイオードが形成された半導体チップが実装基板に実装されて構成された半導体装置であって、基板に形成された第１導電型の第１半導体領域と、上記フォトダイオードの受光領域において上記第１半導体領域の表層に形成された第２導電型の第２半導体領域と、上記受光領域を除く領域における上記第１半導体領域の主面において形成された第１バンプと、上記第１半導体領域の主面における上記受光領域と上記第１バンプの形成領域の間において上記受光領域の外周を囲む環状に形成された第２バンプとを有する半導体チップと、表面に実装基板用電極が形成され、上前記第１バンプと第２バンプが上記実装基板電極と接続して上記半導体チップが実装された実装基板と、上記第２バンプより前記第１バンプ側の領域において上記半導体チップと上記実装基板の間に形成され、上記半導体チップと上記実装基板を固着する樹脂層とを有する。
【００１２】
上記の本発明の半導体装置は、フォトダイオードが形成された半導体チップが実装基板に実装されて構成された半導体装置であり、半導体チップは、基板に第１導電型の第１半導体領域が形成されており、フォトダイオードの受光領域において第１半導体領域の表層に第２導電型の第２半導体領域が形成されており、受光領域を除く領域における第１半導体領域の主面において第１バンプが形成されており、第１半導体領域の主面における受光領域と第１バンプの形成領域の間において受光領域の外周を囲む環状に第２バンプが形成されて構成されている。
実装基板は、表面に実装基板用電極が形成されており、この実装基板に第１バンプと第２バンプが実装基板電極と接続して半導体チップが実装されており、第２バンプより第１バンプ側の領域において半導体チップと実装基板の間に、半導体チップと実装基板を固着する樹脂層が形成されている。
【００１３】
上記の本発明の半導体装置は、好適には、上記第１バンプ及び上記第２バンプの高さが略等しい。
また、好適には、上記第２バンプが上記樹脂層の堰となる。
また、好適には、上記受光領域に相当する領域において上記実装基板に貫通開口部が設けられており、上記貫通開口部から上記受光領域を臨むようにして上記半導体チップが上記実装基板に実装されている。
【００１４】
また、上記の目的を達成するため、本発明の半導体チップの製造方法は、フォトダイオードが形成された半導体チップの製造方法であって、基板に形成された第１導電型の第１半導体領域の表層に、上記フォトダイオードの受光領域において、第２導電型の第２半導体領域を形成する工程と、上記受光領域を除く領域における上記第１半導体領域の主面において第１バンプを形成する工程と、上記第１半導体領域の主面における上記受光領域と上記第１バンプの形成領域の間において上記受光領域の外周を囲む環状の第２バンプを形成する工程とを有する。
【００１５】
上記の本発明の半導体チップの製造方法は、フォトダイオードが形成された半導体チップの製造方法であって、まず、基板に形成された第１導電型の第１半導体領域の表層に、フォトダイオードの受光領域において、第２導電型の第２半導体領域を形成する。
次に、受光領域を除く領域における第１半導体領域の主面において第１バンプを形成する。
次に、第１半導体領域の主面における受光領域と第１バンプの形成領域の間において受光領域の外周を囲む環状の第２バンプを形成する。
【００１６】
上記の本発明の半導体チップの製造方法は、好適には、上記第１バンプの形成工程及び上記第２バンプの形成工程を同時に行う。
【００１７】
また、上記の目的を達成するため、本発明の半導体装置の製造方法は、フォトダイオードが形成された半導体チップを実装基板に実装する半導体装置の製造方法であって、基板に形成された第１導電型の第１半導体領域の表層に、上記フォトダイオードの受光領域において、第２導電型の第２半導体領域を形成する工程と、上記受光領域を除く領域における上記第１半導体領域の主面において第１バンプを形成する工程と、上記第１半導体領域の主面における上記受光領域と上記第１バンプの形成領域の間において上記受光領域の外周を囲む環状の第２バンプを形成する工程とを有して、半導体チップを形成する工程と、表面に実装基板用電極が形成された実装基板に、上前記第１バンプと第２バンプを上記実装基板電極と接続して上記半導体チップを実装する工程と、上記第２バンプより前記第１バンプ側の領域において上記半導体チップと上記実装基板の間に、上記半導体チップと上記実装基板を固着する樹脂層を形成する工程とを有する。
【００１８】
上記の本発明の半導体装置の製造方法は、フォトダイオードが形成された半導体チップを実装基板に実装する半導体装置の製造方法であって、まず、基板に形成された第１導電型の第１半導体領域の表層に、フォトダイオードの受光領域において、第２導電型の第２半導体領域を形成し、受光領域を除く領域における第１半導体領域の主面において第１バンプを形成し、第１半導体領域の主面における受光領域と第１バンプの形成領域の間において受光領域の外周を囲む環状の第２バンプを形成して、半導体チップを形成する。
次に、表面に実装基板用電極が形成された実装基板に、記第１バンプと第２バンプを実装基板電極と接続して半導体チップを実装する。
次に、第２バンプより第１バンプ側の領域において半導体チップと実装基板の間に、半導体チップと実装基板を固着する樹脂層を形成する。
【００１９】
上記の本発明の半導体装置の製造方法は、好適には、上記第１バンプの形成工程及び上記第２バンプの形成工程において、上記第１バンプ及び上記第２バンプの高さを略等しく形成する。
また、好適には、上記第１バンプの形成工程及び上記第２バンプの形成工程を同時に行う。
また、好適には、上記樹脂層を形成する工程において上記第２バンプが上記樹脂層の堰となる。
また、好適には、上記実装基板として、上記受光領域に相当する領域に貫通開口部が設けられている実装基板を用い、上記実装基板に上記半導体チップを実装する工程において、上記貫通開口部から上記受光領域が臨むようにして上記半導体チップを上記実装基板に実装する。
【発明の効果】
【００２０】
本発明の半導体チップによれば、実装基板に実装するときに小型化や製造コストの削減ができる。
【００２１】
また、本発明の半導体装置によれば、実装基板に実装した構成として、小型化や製造コストの削減ができる。
【００２２】
また、本発明の半導体チップの製造方法によれば、実装基板に実装するときに、小型化や製造コストを削減して製造することができる。
【００２３】
また、本発明の半導体装置の製造方法によれば、実装基板に実装した構成とするときに、小型化や製造コストを削減して、製造することができる。
【発明を実施するための最良の形態】
【００２４】
以下に、本発明に係る半導体装置およびその製造方法の実施の形態について、図面を参照して説明する。
【００２５】
第１実施形態
図１（Ａ）は本実施形態に係るフォトダイオードを有する半導体チップＴのバンプ側からの平面図であり、図１（Ｂ）は図１（Ａ）中のＸ−Ｘ’における断面図である。
例えば、ｐ++型（第１導電型）半導体基板である第１半導体領域１０の受光領域Ｒにおける表層部に、イントリンシック層やｎ型（第２導電型）半導体層などを含む第２半導体領域１１が形成されており、ｐｎ接合によるフォトダイオードが形成されている。即ち、第２半導体領域１１の形成領域が受光領域Ｒとなる。
【００２６】
また、例えば、受光領域Ｒを除く領域における第１半導体領域１０の主面において、フォトダイオードの信号入出力などに使用される第１バンプ１２が形成されている。
また、例えば、第１半導体領域１０の主面における受光領域と第１バンプ１２の形成領域の間において、受光領域Ｒの外周を囲む環状に、フローティングあるいはグラウンドや電源電位などの一定電位が印加される第２バンプ１３が形成されている。第１バンプ１２及び第２バンプはそれぞれ例えばハンダバンプで形成されている。
本実施形態においては、受光領域Ｒが長方形形状にレイアウトされており、第２バンプ１３はこの長方形の輪郭にそった形状で形成されている。
【００２７】
上記の本実施形態の半導体チップは、好ましくは、第１バンプ１２及び第２バンプ１３の高さが略等しい。また、第１及び第２バンプの下層には、いわゆる、電極パッドが形成され得る。
【００２８】
図２（Ａ）は、本実施形態の半導体装置の断面図であり、上記の半導体チップＴが実装基板Ｓに実装されて構成されている。
実装基板Ｓは、例えばフレキシブルボード（実装基板本体）２０に、アルミニウム、ステンレスあるいはアクリル樹脂などからなる強度補強のためのスティフナ２１が貼り合わせられており、半導体チップＴの受光領域Ｒに合わせて貫通開口部２０ａが形成されており、また、表面に実装基板用電極２２がパターン形成されている。
上記の構成の半導体チップＴの第１バンプ１２と第２バンプ１３が実装基板電極２２と接続して、貫通開口部２０ａから受光領域を臨むようにして、半導体チップＴが実装基板Ｓに実装されている。
【００２９】
また、例えば、第２バンプ１３より第１バンプ１２側の領域において、半導体チップＴと実装基板Ｓの間に、半導体チップＴと実装基板Ｓを固着する樹脂層３０が形成されている。樹脂層３０の接着力により、実装基板Ｓと半導体チップＴの接着強度がさらに向上した構造となる。
ここで、樹脂層３０は、第２バンプ１３と実装基板用電極２２が接合した部分で堰きとめられているので、受光領域Ｒにかかるようには形成されていない。
【００３０】
上記の本実施形態に係る半導体チップＴは、フリップチップで実装基板に実装でき、装置の小型化が実現でき、また、第２バンプは第１バンプと同じ工程によって工程数を増やすことなく形成でき、ワイヤボンディングなどの工程を省略でき、また、樹脂層の形成もディスペンサの使用やポッティングなどで形成でき、製造コストの削減ができる。
上記の本実施形態に係る半導体装置もまた、実装基板に実装した構成として、小型化や製造コストの削減ができる。
【００３１】
上記の半導体チップ及び半導体装置の製造方法について説明する。
まず、例えば、ｐ++型半導体基板である第１半導体領域１０の表層に、フォトダイオードの受光領域Ｒとなる領域において、イントリンシック層やｎ型（第２導電型）半導体層などを含む第２半導体領域１１を形成する。
次に、例えば、受光領域Ｒを除く領域における第１半導体領域１０の主面において第１バンプ１２を形成し、また、第１半導体領域１０の主面における受光領域Ｒと第１バンプ１２の形成領域の間において受光領域Ｒの外周を囲むように、環状の第２バンプ１３を形成する。
ここでは、第１バンプ１２と第２バンプ１３を同時に形成することが好ましく、これによって第１バンプ１２と第２バンプ１３の高さを容易に略等しく形成することができ、さらに工程数を増やさないで第２バンプ１３を形成できるので製造コストの削減に寄与する。
以上で、本実施形態に係る半導体チップを製造することができる。
【００３２】
次に、上記の半導体チップを実装基板に実装して半導体装置を製造する方法について説明する。
例えばフレキシブルボード２０にスティフナ２１が貼り合わせられ、受光領域Ｒに合わせて貫通開口部２０ａが形成されており、表面に実装基板用電極２２がパターン形成されている実装基板Ｓに、貫通開口部２０ａから受光領域Ｒが臨むようにして、第１バンプ１２と第２バンプ１３を実装基板電極２２と接続して、半導体チップＴを実装する。
【００３３】
上記の実装基板Ｓは、例えば、打ち抜きなどでフレキシブルボード２０に貫通開口部を形成し、予め別工程で同じ形状の貫通開口部が形成されたスティフナ２１を貼り合わせて形成する。実装基板用電極２２は、上記の貼り合わせの前あるいは後に形成することができる。
【００３４】
次に、第２バンプ１３より第１バンプ側１２の領域において、半導体チップＴと実装基板Ｓの間に、半導体チップＴと実装基板Ｓを固着する樹脂層３０を形成する。樹脂層３０は、例えばエポキシ系やポリアミド系などの種々の樹脂を使用でき、フォトダイオードが受光しようとする光に対して透明である必要なない。樹脂層３０は、例えばディスペンサなどを用いてサイドフィルにより供給して形成する。
上記のように樹脂層３０を形成する工程において、第２バンプが樹脂層の堰となる。即ち、樹脂層３０は第２バンプ１３と実装基板用電極２２が接合した部分で堰きとめられているので、受光領域Ｒにかかるように形成されない。
【００３５】
上記の本実施形態に係る半導体チップ及び半導体装置の製造方法によれば、第２バンプは第１バンプと同じ工程によって工程数を増やすことなく形成でき、半導体チップＴをフリップチップで実装基板に実装することで、ワイヤボンディングなどの工程を省略でき、また、装置の小型化が実現できる。樹脂層の形成もディスペンサの使用やポッティングなどで形成でき、製造コストの削減ができる。
【００３６】
（変形例）
図２（Ｂ）の断面図に示すように、図２（Ａ）に示す半導体装置において、樹脂層３０が半導体チップＴと実装基板Ｓの間だけでなく、半導体チップＴのバンプ形成面の裏面を全面に被覆して形成された構成としてもよい。
図２（Ｂ）に示す半導体装置の製造方法としては、樹脂層３０を形成する工程において、樹脂をポッティングにより供給することで、それ以外は実質的に上記の製造方法と同様にして製造することができる。
【００３７】
第２実施形態
図３（Ａ）は、本実施形態に係る半導体装置の断面図であり、図２（Ａ）に示す半導体装置において、半導体チップＴの受光領域Ｒを保護するようにクリアモールド樹脂の保護層４０がさらに形成されている構成である。
上記以外は実質的に図２（Ａ）に示す構造の第１実施形態に係る半導体装置と同様である。
上記の本実施形態に係る半導体装置は、第１実施形態と同様に、実装基板に実装した構成として、小型化や製造コストの削減ができる。
【００３８】
上記の本実施形態の半導体装置は、第１実施形態の製造方法において、半導体チップＴの受光領域Ｒを保護するようにクリアモールド樹脂の保護層４０をさらに形成することで製造できる。
【００３９】
（変形例）
図３（Ｂ）の断面図に示すように、図３（Ａ）に示す半導体装置において、樹脂層３０が半導体チップＴと実装基板Ｓの間だけでなく、半導体チップＴのバンプ形成面の裏面を全面に被覆して形成された構成としてもよい。
図３（Ｂ）に示す半導体装置の製造方法としては、樹脂層３０を形成する工程において、樹脂をポッティングにより供給することで製造することができる。
【００４０】
第３実施形態
図４（Ａ）は本実施形態に係るフォトダイオードを有する半導体チップＴのバンプ側からの平面図であり、図４（Ｂ）は図４（Ａ）中のＸ−Ｘ’における断面図である。
例えば、ｐ++型（第１導電型）半導体基板である第１半導体領域１０の受光領域Ｒにおける表層部に、イントリンシック層やｎ型（第２導電型）半導体層などを含む第２半導体領域１１が形成されており、ｐｎ接合によるフォトダイオードが形成されている。即ち、第２半導体領域１１の形成領域が受光領域Ｒとなる。
【００４１】
また、例えば、受光領域Ｒを除く領域における第１半導体領域１０の主面において、フォトダイオードの信号入出力などに使用される第１バンプ１２が形成されている。
また、例えば、第１半導体領域１０の主面における受光領域と第１バンプ１２の形成領域の間において、受光領域Ｒの外周を囲む環状に、フローティングあるいはグラウンドや電源電位などの一定電位が印加される第２バンプ１３ａが形成されている。
本実施形態においては、受光領域Ｒが正方形形状にレイアウトされており、第２バンプ１３ａはこの正方形形状を内包するように円形の形状で形成されている。
【００４２】
第２バンプ１３のレイアウトは、上記に限らず、第１実施形態のような長方形形状、上記のような円形形状のほか、楕円形形状や正方形形状など特に限定はない。
【００４３】
本実施形態に係る半導体チップは、フリップチップで実装基板に実装でき、装置の小型化が実現でき、また、第２バンプは第１バンプと同じ工程によって工程数を増やすことなく形成でき、ワイヤボンディングなどの工程を省略でき、また、樹脂層の形成もディスペンサの使用やポッティングなどで形成でき、製造コストの削減ができる。
上記の半導体チップを実装基板に実装した構成の半導体装置としても、小型化や製造コストの削減ができる。
【００４４】
本発明は上記の説明に限定されない。
例えば、第１バンプ及び第２バンプは金バンプでも形成でき、あるいは他のバンプ構造によってもよい。
実装基板Ｓとして、フレキシブルボード２０とスティフナ２１との貼り合わせ構造のものを例示したが、実装基板はこの構造に限定されず、例えば、ガラスエポシキ基板、その他の基板を用いることができる。
また、第２バンプについて、第１バンプと同じ材料で形成されるものを例示したが、樹脂３０を堰き止めるものであればよく、他の材料、例えば、非導電性のプラスチックなどの材料、或いは、導電性のはんだ以外の材料を用いて形成してもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００４５】
本発明の半導体チップは、フォトダイオードを有する半導体装置に適用できる。
本発明の半導体装置は、フォトダイオードを有する半導体チップを実装した半導体装置に適用できる。
本発明の半導体チップの製造方法は、フォトダイオードを有する半導体チップを製造する方法に適用できる。
本発明の半導体装置の製造方法は、フォトダイオードを有する半導体チップを実装基板に実装して製造する方法に適用できる。
【図面の簡単な説明】
【００４６】
【図１】図１（Ａ）は本発明の第１実施形態に係る半導体チップの平面図であり、図１（Ｂ）は図１（Ａ）のＸ−Ｘ’における断面図である。
【図２】図２（Ａ）及び図２（Ｂ）は本発明の第１実施形態に係る半導体装置の断面図である。
【図３】図３（Ａ）及び図３（Ｂ）は本発明の第２実施形態に係る半導体装置の断面図である。
【図４】図４（Ａ）は本発明の第３実施形態に係る半導体チップの平面図であり、図４（Ｂ）は図４（Ａ）のＸ−Ｘ’における断面図である。
【図５】図５は従来例に係る半導体装置の断面図である。
【符号の説明】
【００４７】
１０…第１半導体領域、１１…第２半導体領域、１２…第１バンプ、１３，１３ａ…第２バンプ、２０…フレキシブルボード（実装基板本体）、２０ａ…貫通開口部、２１…スティフナ、２２…実装基板電極、３０…樹脂層、４０…保護層、１００…ｐ型半導体基板、１０１…ｎ型半導体層、１０２…パッド電極、１０３…接着フィルム、１０４…実装基板、１０５…基板電極、１０６…ワイヤボンディング、１０７…樹脂層、Ｒ…受光領域、Ｓ…実装基板、Ｔ…半導体チップ
【図１】
2007103555.tif 000003
【図２】
2007103555.tif 000004
【図３】
2007103555.tif 000005
【図４】
2007103555.tif 000006
【図５】
2007103555.tif 000007