(57)【要約】【課題】  ＣＭＰは効果的に行われながらも、ＣＭＰに際して不要なディッシングを効果的に抑制できる技術を提供することである。【解決手段】  導体配線膜層が所定パターンの配線膜に形成されて半導体素子が製造される半導体素子製造装置において、  配線膜のディッシングを抑制する為の保護膜を導体配線膜層表面に形成する保護膜形成剤を供給する保護膜形成剤供給手段５と、  研磨液を供給する研磨液供給手段４と、  前記研磨液供給手段によって供給された研磨液と協同して導体配線膜層を研磨する研磨手段２とを具備する。【選択図】  図１
2007221041.tif 000002
【特許請求の範囲】
【請求項１】
導体配線膜層が所定パターンの配線膜に形成されて半導体素子が製造される半導体素子製造装置において、
配線膜のディッシングを抑制する為の保護膜を導体配線膜層表面に形成する保護膜形成剤を供給する保護膜形成剤供給手段と、
研磨液を供給する研磨液供給手段と、
前記研磨液供給手段によって供給された研磨液と協同して導体配線膜層を研磨する研磨手段
とを具備することを特徴とする半導体素子の製造装置。
【請求項２】
導体配線膜層が所定パターンの配線膜に形成されて半導体素子が製造される半導体素子製造方法において、
研磨ステップにおける研磨に起因する配線膜のディッシングを抑制する為の保護膜を導体配線膜層表面に形成する保護膜形成剤を供給する保護膜形成剤供給ステップと、
前記保護膜形成剤供給ステップによって保護膜が形成された後、研磨液を供給する研磨液供給ステップと、
前記研磨液供給ステップの後、導体配線膜層を研磨して所定パターンの配線膜を形成する研磨ステップ
とを具備することを特徴とする半導体素子の製造方法。
【請求項３】
導体配線膜層がＣＭＰにより所定パターンの配線膜に形成された半導体素子において、
ＣＭＰに際して配線膜のディッシングが抑制される保護膜が導体配線膜層表面に形成されてなる
ことを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に、ＣＭＰ（化学機械研磨法：Chemical Mechanical Polishing）が用いられてＣｕ配線膜層が所定の配線膜に形成された半導体素子に関する。
【背景技術】
【０００２】
ＬＳＩ等の半導体素子の高集積化や高性能化に伴って、ＣＭＰ等の研磨技術が、層間絶縁膜の平坦化、多層配線の上・下配線間の金属接続部形成や埋込み配線形成などの半導体素子製造工程において広く用いられている。
そして、ＬＳＩの高速性能化を達成する為、配線材料を従来のアルミニウム又はアルミニウム合金（Ａｌ）から低抵抗の銅又は銅合金（Ｃｕ）に代えることが提案されている。このＣｕ配線膜形成にはダマシン法と呼ばれる技術が主に用いられている。
【０００３】
ダマシン法を用いたＣｕ配線の製造方法では、層間接続用の孔もしくは配線用溝（以下、纏めて、溝）を形成した酸化珪素（ＳｉＯ２）と窒化珪素（ＳｉＮ）などの積層膜からなる絶縁膜上に、接着力強化とＣｕの拡散防止とを目的としてバリア膜層を設け、このバリア膜層上にＣｕ配線膜層を設けている。ここで、ＳｉＮ層は、エッチングストッパとして用いられ、下層配線との接続などが必要な部分は選択的に除去される。バリア膜層は、１０〜５０ｎｍ程度の厚さのＴｉ，Ｗ，Ｔａや、前記金属の窒化化合物もしくは窒素珪素化合物などで構成されている。そして、絶縁膜としては、ＳｉＯ２やＳｉＮに代えて、前記の材料よりも比誘電率が低い絶縁膜（ｌｏｗ−ｋ膜）材料がＬＳＩに用いられ始めている。これは、配線間の静電容量を低減することによって、配線を通る信号の遅延を低減し、ＬＳＩの性能向上を図る為である。尚、このようなｌｏｗ−ｋ膜としては、フッ素含有酸化珪素や炭化珪素（ＳｉＣ）が用いられている。フッ素含有酸化珪素は、その機械的性質がＳｉＯ２と余り変わらず、従来と同じＬＳＩ製造技術を適用できる利点を有している。又、ＳｉＣがＳｉＮの代わりに用いられる。
【０００４】
ところで、Ｃｕ配線膜のような金属膜の研磨（ＣＭＰ）に用いられる研磨液（研磨剤）は、一般的には、研磨砥粒と酸化剤とを主成分とする。そして、研磨機構は、酸化剤によって金属膜表面を酸化しながら、砥粒によって酸化生成物を機械的に削り取るものであると言われている。尚、Ｃｕのように腐食し易い金属の研磨に用いる研磨液には防食剤が添加されている場合も有る。又、金属膜の研磨速度を高める為に有機酸や無機酸のエッチング剤が添加されている場合も有る。そして、砥粒としては、数十〜数百ｎｍの粒径を持つアルミナ粉末やシリカ粉末が用いられる。酸化剤としては、過酸化水素水（市販品は一般に３０重量％濃度）、硝酸第二鉄、過ヨウ素酸カリウム等が用いられる。中でも、過酸化水素水は金属イオンを含まない為に広く用いられている。
【０００５】
さて、ＣＭＰ等の研磨に用いられる研磨液として、これまでにも、数多くの研磨液が提案（特開２００４−６６２８号公報）され、又、市販されている。
そして、配線用溝が形成された絶縁膜上にバリア膜層が、そしてバリア膜層上にＣｕ配線膜層が設けられた半導体素子基板を、所定の研磨装置に装着し、ＣＭＰ研磨液を供給しながら研磨（ＣＭＰ）を行うことによって半導体素子が得られている。
【特許文献１】特開２００４−６６２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
さて、これまでに提案・市販のＣＭＰ研磨液では、Ｃｕ膜の研磨に際してディッシングが大きく起きており、このディッシングを如何に抑制するかが大きな問題となっている。
【０００７】
そして、ディッシング抑制技術が幾つも提案されているものの、大きな効果は上がっていない。
【０００８】
従って、本発明が解決しようとする課題は、ＣＭＰは効果的に行われながらも、ＣＭＰに際してディッシングを効果的に抑制できる技術を提供することである。
【課題を解決するための手段】
【０００９】
さて、殆どのＣＭＰ研磨液は、防食剤、エッチング剤、酸化剤を含有している。尚、各々の成分の濃度は、ＣＭＰ対象の材料によって異なっているものの、研磨速度が出来るだけ速いように調整されている。
【００１０】
ところで、ＣＭＰ研磨特性の重要な項目としては、研磨速度が挙げられるものの、ディッシングも挙げられる。ディッシングとは、ＣＭＰに際して生じた溝内の金属（Ｃｕ）膜表面が周囲の絶縁膜表面に比べて皿のように窪んだ形状を指しており、主に、研磨液の化学的な作用、特にエッチング速度の大小に依存すると考えられている。
【００１１】
従って、ディッシングを小さく抑える為には、金属膜に対するエッチング速度を低くすることが有効であるものの、研磨速度の低下は大きな問題である。この為、従来の研磨液では高い研磨速度が得られる範囲内でディッシングを小さく抑えるように防食剤、エッチング剤、酸化剤の種類や濃度を設定していた。しかしながら、このような手法では、満足できる平坦性を得ることは困難であった。
【００１２】
このようなことから、本発明者によって、更なる検討が鋭意推し進められて行った結果、ベンゾトリアゾール（ＢＴＡ）、イミダゾール、ベンズイミダゾール、ナフトトリアゾール、ベンゾチアゾール及びそれらの誘導体を含む水溶液をＣｕ表面に供給し、Ｃｕ表面に保護膜を形成した後、ＣＭＰを行うと、ＣＭＰに際してのディッシングが効果的に抑制できていることを見出すに至った。
上記知見を基にして本発明が達成されたものである。
【００１３】
すなわち、前記の課題は、導体配線膜層が所定パターンの配線膜に形成されて半導体素子が製造される半導体素子製造装置において、
配線膜のディッシングを抑制する為の保護膜を導体配線膜層表面に形成する保護膜形成剤を供給する保護膜形成剤供給手段と、
研磨液を供給する研磨液供給手段と、
前記研磨液供給手段によって供給された研磨液と協同して導体配線膜層を研磨する研磨手段
とを具備することを特徴とする半導体素子の製造装置によって解決される。
【００１４】
又、前記の課題は、導体配線膜層が所定パターンの配線膜に形成されて半導体素子が製造される半導体素子製造方法において、
研磨ステップにおける研磨に起因する配線膜のディッシングを抑制する為の保護膜を導体配線膜層表面に形成する保護膜形成剤を供給する保護膜形成剤供給ステップと、
前記保護膜形成剤供給ステップによって保護膜が形成された後、研磨液を供給する研磨液供給ステップと、
前記研磨液供給ステップの後、導体配線膜層を研磨して所定パターンの配線膜を形成する研磨ステップ
とを具備することを特徴とする半導体素子の製造方法によって解決される。
【００１５】
又、前記の課題は、導体配線膜層がＣＭＰにより所定パターンの配線膜に形成された半導体素子において、
ＣＭＰに際して配線膜のディッシングが抑制される保護膜が導体配線膜層表面に形成されてなる
ことを特徴とする半導体素子によって解決される。
【００１６】
本発明で用いられる保護膜形成剤としては、特に、ベンゾトリアゾール（ＢＴＡ）、イミダゾール、ベンズイミダゾール、ナフトトリアゾール、ベンゾチアゾール及びそれらの誘導体が挙げられる。又、ベンゾフロキサン、ｏ―フェニレンジアミン、ｍ―フェニレンジアミン、カテコール、ｏ―アミノフェノール、２―メルカプトベンゾオキサゾール、メラミン、チオ尿素等を用いることも出来る。
【００１７】
本発明においては、上記保護膜形成剤の供給時期は重要な要件である。すなわち、ＣＭＰ研磨液が供給されてＣＭＰが行われる前に保護膜形成剤が供給されて保護膜が形成されていることが重要である。言い換えるならば、ＣＭＰがなされる前に保護膜が形成されてなければならない。つまり、保護膜形成剤とＣＭＰ研磨液とが混合液の形態で供給されてＣＭＰが行われるようであってはならない。すなわち、保護膜形成剤とＣＭＰ研磨液との混合液を供給してＣＭＰを行った場合には、研磨速度が大幅に低下する為、本発明の特長を奏することが出来ない。
【００１８】
尚、ＣＭＰ研磨液を供給してＣＭＰを行い、そして、一旦、ＣＭＰ研磨液の供給を停止し、この停止後に保護膜形成剤を供給して保護膜を形成し、この後、再度、ＣＭＰ研磨液を供給してＣＭＰを行うような場合は問題が無い。と言うよりも、最初のＣＭＰによってＣｕ表面が清浄化され、例えば表面の酸化膜が除去されているので、保護膜形成剤によって効果的に保護膜が形成されることから、却って、好ましいものである。
【発明の効果】
【００１９】
本発明は、導体配線膜層、特に、Ｃｕ層がＣＭＰによって所定パターンのＣｕ配線膜が形成される研磨ステップにおいて、Ｃｕ膜表面に効果的な保護膜が形成されているので、ＣＭＰが効率的に行われながらも、ディッシングが効果的に抑制され、好ましいＣｕ配線膜が得られる。従って、高精度なＣｕ配線膜が形成されるので、高性能な半導体素子が得られる。
【発明を実施するための最良の形態】
【００２０】
本発明の装置は、導体配線膜層が所定パターンの配線膜に形成されて半導体素子が製造される半導体素子製造装置である。そして、配線膜のディッシングを抑制する為の保護膜を導体配線膜層表面に形成する保護膜形成剤を供給する保護膜形成剤供給手段を有する。かつ、研磨液を供給する研磨液供給手段を有する。又、研磨液供給手段によって供給された研磨液と協同して導体配線膜層を研磨する研磨手段を有する。更には、保護膜形成剤供給手段によって供給される保護膜形成剤および／または保護膜形成剤供給手段によって供給された保護膜形成剤が当る導体配線膜層を３０℃以上の温度に加熱する加熱手段を有する。
【００２１】
本発明の方法は、導体配線膜層が所定パターンの配線膜に形成されて半導体素子が製造される半導体素子製造方法である。そして、研磨ステップにおける研磨に起因する配線膜のディッシングを抑制する為の保護膜を導体配線膜層表面に形成する保護膜形成剤を供給する保護膜形成剤供給ステップを有する。又、保護膜形成剤供給ステップによって保護膜が形成された後、研磨液を供給する研磨液供給ステップを有する。又、研磨液供給ステップの後、導体配線膜層を研磨して所定パターンの配線膜を形成する研磨ステップを有する。又、保護膜形成剤供給ステップによって供給される保護膜形成剤および／または保護膜形成剤供給ステップによって供給された保護膜形成剤が当る導体配線膜層を３０℃以上の温度に加熱する加熱ステップを有する。
【００２２】
本発明の半導体素子は、導体配線膜層がＣＭＰにより所定パターンの配線膜に形成された半導体素子である。そして、ＣＭＰに際して配線膜のディッシングが抑制される保護膜が導体配線膜層表面に形成されたものである。
【００２３】
本発明で用いられる保護膜形成剤としては、特に、ベンゾトリアゾール（ＢＴＡ）、イミダゾール、ベンズイミダゾール、ナフトトリアゾール、ベンゾチアゾール及びそれらの誘導体が挙げられる。又、ベンゾフロキサン、ｏ―フェニレンジアミン、ｍ―フェニレンジアミン、カテコール、ｏ―アミノフェノール、２―メルカプトベンゾオキサゾール、メラミン、チオ尿素等を用いることも出来る。尚、ＢＴＡ誘導体としては、例えば４―メチル―１．Ｈ―ベンゾトリアゾール、４―カルボキシル―１．Ｈ―ベンゾトリアゾール、５―メチル―１．Ｈ―ベンゾトリアゾール、ベンゾトリアゾールブチルエステル、５―クロロ―１．Ｈ―ベンゾトリアゾール、１―クロロベンゾトリアゾール、１−ヒドロキシベンゾトリアゾール、１−ジヒドロキシベンゾトリアゾール、２，３−ジカルボキシルプロピルベンゾトリアゾール、４−ヒドロキシベンゾトリアゾール、４―カルボキシル―１．Ｈ―ベンゾトリアゾールメチルエステル、４―カルボキシル―１．Ｈ―ベンゾトリアゾールブチルエステル、４―カルボキシル―１．Ｈ―ベンゾトリアゾールオクチルエステル、５―ヘキシルベンゾトリアゾール、[１，２，３―ベンゾトリアゾリル―１―メチル][１，２，４―トリアゾリル―１―メチル][２―エチルヘキシル]アミン、５，６―ジメチル―１．Ｈベンゾトリアゾール等を用いることが出来る。又、イミダゾール誘導体としては、例えば４―メチルイミダゾール、４―メチル―５．ヒドロキシメチルイミダゾール、１―フェニル―４―メチルイミダゾール、１―（ｐ―トリル）―４―メチルイミダゾール、長鎖アルキルイミダゾール等を用いることが出来る。又、ベンズイミダゾール誘導体としては、例えば２―メルカプトベンズイミダゾール、２―（ｎ―メチルプロピル）―ベンズイミダゾール（ｎ＝１、２）、２―（ｎ―メチルブチル）―ベンズイミダゾール（ｎ＝１、２、３）、２―（１―エチルプロピル）―ベンズイミダゾール、２―（１―エチルプロピル）―メチルベンズイミダゾール、２―ｎ―アルキル―メチルベンズイミダゾール、２―（４―ブチルフェニル）―ベンズイミダゾール、２―フェニルメチル―メチルベンズイミダゾール、２―シクロアルキル―ベンズイミダゾール等を用いることが出来る。又、ベンズチアゾール誘導体としては、例えば２―メルカプトベンゾチアゾール、２，１，３―ベンゾチアジゾール等を用いることが出来る。
【００２４】
以下、本発明について詳細に説明する。
図１は、本発明の半導体素子製造装置（配線膜形成装置（配線膜層研磨装置））の要部の概略図である。
【００２５】
図１中、１は研磨定盤、２は研磨定盤１の上に配設された研磨パッド、３は研磨定盤１（研磨パッド２）の回転駆動軸である。４は、研磨液（ＣＭＰ研磨液）用ノズル（ＣＭＰ研磨液（研磨剤）供給手段の一部）である。そして、研磨液が研磨液タンク（図示せず）からノズル４を介して研磨パッド２上に供給される。６は加圧手段（支持手段）であり、研磨ヘッド筐体９に取り付けられたリテーナリング８が加圧手段６によって研磨パッド２上に支持される。また、半導体素子基板７は別の加圧手段（図示せず）によって研磨パッド２上に支持される。尚、上記各部の構成は公知であるから、詳細は省略される。
【００２６】
５は、上記のような保護膜形成剤を供給する為の保護膜形成剤用ノズルである。
【００２７】
次に、ＣＭＰについて説明する。
先ず、絶縁膜層とＴａバリア膜層とＣｕ配線膜層とが積層されている半導体素子基板７を、研磨ヘッド筐体９に取り付ける。そして、加圧手段（図示せず）を動作せしめ、半導体素子基板７のＣｕ配線膜層を研磨パッド２に対して押圧支持（圧着）する。
【００２８】
ところで、従来にあっては、ノズル４からＣＭＰ研磨液（研磨液Ａ）を供給しながら、研磨定盤１を回転駆動させ、研磨作業（ＣＭＰ）を開始する。尚、研磨液Ａは、一般に使用されている防食剤とエッチング剤と酸化剤とを含む研磨液である。これによって、半導体素子基板７のＣｕ配線膜層のＣＭＰが行われる。
【００２９】
さて、図２は、配線溝深さ；２５０ｎｍ、Ｃｕ配線膜層（Cuメッキ膜）厚み；５００ｎｍ、配線幅；１００ｕｍ、配線密度；５０％の半導体素子基板を用い、上記のようにしてＣＭＰした時の溝深さ（段差量）の変化を示したものである。
【００３０】
上記の通り、配線幅が広い領域では、Ｃｕメッキ後も配線溝深さと同等の段差量が存在する。理想的には、図２中の点線で示す如く、溝深さと同程度のＣｕを研磨した時点で、段差量はゼロとなり、研磨終点まで維持されることが望ましい。しかしながら、研磨液Ａ（実線）では、直接的に加圧されていない凹部内のＣｕが主としてエッチングされて膜減りを起こし、２５０ｎｍの厚みを研磨した時点で約１５０ｎｍ、研磨終点でも約１００ｎｍの段差量が残っている。
【００３１】
そこで、本発明にあっては、そのステップが図３に示される如く、ＣＭＰの前段階（ＣＭＰが行われる前）において、先ず、保護膜形成剤用ノズル５から保護膜形成剤（特に、０．５％濃度のＢＴＡ水溶液）を３００ｍｌ／ｍｉｎの割合で１分間に亘って供給した。これにより、供給された保護膜形成剤によってＣｕ膜の表面に保護膜が形成された。
【００３２】
この後、保護膜形成剤用ノズル５からの保護膜形成剤供給を停止し、そして洗浄液供給ノズル（図示せず）で純水を供給して洗浄した。
【００３３】
洗浄後、ノズル４からＣＭＰ研磨液Ａを２００ｍｌ／ｍｉｎの割合で      分間に亘って供給し、図３に示される従来からのステップに沿ってＣＭＰを行った。
【００３４】
図４は、上記ＣＭＰにおける段差量のグラフである。本グラフにおいて、実線は、研磨液ＡのみでＣＭＰが行われた場合の測定段差量を示すものであり、一点鎖線は、保護膜形成剤によってＣｕ膜の表面に保護膜が形成された後、研磨液ＡでＣＭＰが行われた場合の測定段差量を示すものである。これによれば、本発明にあっては、Ｃｕ膜表面にディッシングを抑制するに十分な保護膜が形成されていて、ＣＭＰに際して必要以上のエッチングが起きないものとなり、Ｃｕ配線膜を高精度に形成できていることが判る。
【００３５】
又、比較の為、保護膜形成剤用ノズル５から保護膜形成剤を全く供給せず、代わりに保護膜形成剤をＣＭＰ研磨液Ａに混合し、この混合液をノズル４から供給してＣＭＰを行った。その結果、研磨液Ａのみを用いた場合に５００ｎｍ／ｍｉｎであった研磨速度が５０ｎｍ／ｍｉｎまで大幅に低下した。
【００３６】
図５は、本発明の第２の実施形態のステップを示すフローチャートである。
本実施形態では、先ず、ノズル４からＣＭＰ研磨液を２００ｍｌ／ｍｉｎの流量で供給すると共に、研磨ヘッドを降下させ、本導体素子基板７に対して圧着させ、Ｃｕ膜を２５０ｎｍの厚みだけＣＭＰを行った。その後、一旦、ＣＭＰ研磨液Ａの供給を停止し、保護膜形成剤用ノズル５から保護膜形成剤（特に、０．５％濃度のＢＴＡ水溶液）を３００ｍｌ／ｍｉｎの流量で３０秒間に亘って供給した。
【００３７】
これにより、供給された保護膜形成剤によってＣｕ膜の表面に保護膜が形成された。そして、保護膜形成剤用ノズル５からの保護膜形成剤供給を停止し、次いで洗浄液供給ノズル（図示せず）で純水を供給して洗浄した。
洗浄後、ノズル４からＣＭＰ研磨液Ａを２００ｍｌ／ｍｉｎの流量で供給して、残っているＣｕ膜の研磨（ＣＭＰ）を行った。
【００３８】
図６は、上記ＣＭＰにおける段差量のグラフである。本グラフにおいて、実線は、研磨液ＡのみでＣＭＰが行われた場合の測定段差量を示すものであり、一点鎖線は、研磨液ＡによるＣＭＰの後、一旦、ＣＭＰを停止し、引き続いて供給された保護膜形成剤によってＣｕ膜の表面に保護膜が形成された後、研磨液ＡでＣＭＰが再開された場合の測定段差量を示すものである。これによれば、本発明にあっては、Ｃｕ膜表面にディッシングを抑制するに十分な保護膜が形成されていることから、ＣＭＰに際して必要以上のエッチングが起きないものとなり、Ｃｕ配線膜を高精度に形成できていることが判る。尚、本実施形態にあっては、Ｃｕ膜の表面がＣＭＰ（研磨）によって綺麗（表面酸化膜が除去）にされていることから、保護膜形成剤による保護膜形成効率が良い。従って、前記実施形態の場合よりも好ましい結果が得られている。
【００３９】
保護膜形成剤による保護膜の形成は、形成時の保護膜形成剤、あるいは半導体素子基板７の温度が高い方がより効果的である。これを実現するには、保護膜形成剤を予め加熱しておいても良いが、リテーナリング８の加圧によっても良い。すなわち、半導体素子基板７には加圧しないで、リテーナリング８のみ加圧した時の研磨パッド上の温度が図７に示されている。研磨パッド２上（半導体素子基板７表面）の温度はリテーナリング８の圧力が高いほど上昇する為、保護膜形成剤を供給して強固な保護膜を形成するには、リテーナリング８の圧力を高めることによっても好ましい結果が得られる。
【図面の簡単な説明】
【００４０】
【図１】本発明の半導体素子製造装置の要部概略図
【図２】ＣＭＰによる段差量を示すグラフ
【図３】本発明のステップを示すフローチャート
【図４】本発明のＣＭＰによる段差量を示すグラフ
【図５】本発明の他のステップを示すフローチャート
【図６】本発明のＣＭＰによる段差量を示すグラフ
【図７】リテーナリング圧力−研磨パッド（半導体素子基板）の温度のグラフ
【符号の説明】
【００４１】
１      研磨定盤
２      研磨パッド
４      研磨液用ノズル
５      保護膜形成剤用ノズル
特許出願人  次世代半導体材料技術研究組合
代  理  人    宇    高      克    己
【図１】
2007221041.tif 000003
【図２】
2007221041.tif 000004
【図３】
2007221041.tif 000005
【図４】
2007221041.tif 000006
【図５】
2007221041.tif 000007
【図６】
2007221041.tif 000008
【図７】
2007221041.tif 000009