(57)【要約】【課題】端子の電源ショート時にも電圧駆動素子およびシャント抵抗を保護する。【解決手段】一端が端子Ｔ１に接続され、他端がシャント抵抗Ｒｓを介して接地された電圧駆動素子１０と、シャント抵抗Ｒｓの電圧を検出する検出回路２０と、検出回路２０からの電圧検出信号で電圧駆動素子１０をＯＮ／ＯＦＦ制御する駆動回路３０とを備える電源ショート保護回路において、電圧駆動素子１０と並列にシャント抵抗Ｒｓに比べて大きな抵抗値の抵抗素子Ｒ１を接続することにより、電圧駆動素子１０のＯＦＦ時にもシャント抵抗Ｒｓに電流を流して電圧を検出回路２０で検出し、端子Ｔ１が電源ショートしているときには電圧駆動素子１０をＯＮさせないように駆動回路３０を制御する。【選択図】図１
2007097333.tif 000002
【特許請求の範囲】
【請求項１】
端子に接続された電圧駆動素子と、
前記電圧駆動素子と直列に接続されたシャント抵抗と、
前記シャント抵抗の電圧を検出する検出回路と、
前記検出回路からの電圧検出信号に基づいて前記電圧駆動素子をＯＮ／ＯＦＦ制御する駆動回路と、
前記シャント抵抗に比べて大きな抵抗値を有し、前記電圧駆動素子と並列に接続された抵抗素子と
を備えることを特徴とする電源ショート保護回路。
【請求項２】
前記抵抗素子が、第１抵抗素子と第２抵抗素子との直列接続でなり、前記検出回路が、前記第１抵抗素子と前記第２抵抗素子との接続点の電圧を検出する請求項１記載の電源ショート保護回路。
【請求項３】
前記端子は、負荷と、当該負荷をＯＮ／ＯＦＦ制御するスイッチング素子とを接続する請求項１または２記載の電源ショート保護回路。
【請求項４】
前記抵抗素子が、抵抗またはツェナーダイオードである請求項１ないし３のいずれか１項に記載の電源ショート保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源ショート保護回路に関し、詳しくは、端子の電源ショートから電圧駆動素子を保護する電源ショート保護回路に関する。
【背景技術】
【０００２】
従来技術では、負荷と検出回路との間に電圧駆動素子を直列に接続し、負荷のショート時に電圧駆動素子を流れる電流を所定の電流値以下に抑制することにより負荷のショートからスイッチング素子を保護している（例えば、特許文献１参照）。
【０００３】
詳しくは、図４に示すように、制御回路４１では、バッテリＥ１と並列にコンデンサＣが接続され、コンデンサＣとバッテリＥ１のプラス側端子との間に電源スイッチ４５が接続されている。バッテリＥ１に対して、スイッチング素子４３，ソレノイド（負荷）４４，電圧駆動素子４７およびシャント抵抗Ｒｓが直列に接続されている。スイッチング素子４３は、そのゲート電極が駆動回路４６に接続されている。電圧駆動素子４７とシャント抵抗Ｒｓとの接続点Ｎに、ソレノイド４４を流れる電流を検出する検出回路４８が接続されている。検出回路４８は、ソレノイド４４に流れる過電流を検出するとともに過電流検出信号を出力する。駆動回路４６は、アンドゲート４９の出力端子に接続され、アンドゲート４９には検出回路４８の出力と、図示しない外部装置からの制御信号とが入力されている。外部装置は、アンドゲート４９に所定のデューティ信号（パルス幅変調信号）を出力し、検出回路４８が過電流を検出していない状態では、外部装置からのデューティ信号に対応した信号が駆動回路４６に入力される。電圧駆動素子４７は、そのゲート電極が抵抗Ｒ４１を介して電源に接続され、所定のバイアス電圧Ｖｃが印加されている。抵抗Ｒ４１には、ダイオードＤ４２が並列に接続されている。ソレノイド４４，電圧駆動素子４７およびシャント抵抗Ｒｓの直列回路と並列にダイオードＤ４１が接続されている。ダイオードＤ４１は、そのカソードがスイッチング素子４３とソレノイド４４との接続点である端子Ｔ２に接続されている。
【０００４】
このような従来技術では、ソレノイド４４に流れる電流を抑制して、ショート発生から検出回路４８による過電流検出までに遅れがあっても、その間にスイッチング素子４３に過大な電流が流れるのを抑制する。すなわち、ソレノイド４４がショートすると、ソレノイド４４と検出回路４８との間に接続された電圧駆動素子４７を流れる電流値の増加が抑制され、検出回路４８により過電流が検出されるまでスイッチング素子４３を流れる電流値は、スイッチング素子４３に悪影響を与える大きさには達しない。従って、ソレノイド４４のショートから検出回路４８による過電流の検出時までに遅れがあっても、スイッチング素子４３に過大な電流が流れるのを防止していた。
【特許文献１】特開２００３−２８４２３８
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した従来技術では、電流検出をするためにシャント抵抗Ｒｓを入れ、スイッチング素子４３を保護するためにシャント抵抗Ｒｓの上段に電圧駆動素子４７を入れて電流を制限する方法が採用されていたが、端子Ｔ１がソレノイド４４のコネクタとの誤接続，負荷ショートなどにより電源ショートした場合は想定されておらず、電圧駆動素子４７が熱破壊を起こしたり、シャント抵抗Ｒｓが破損したりする可能性があるという問題点があった。
【０００６】
本発明の課題は、端子の電源ショート時にも電圧駆動素子およびシャント抵抗を保護する電源ショート保護回路を提供することにある。
【課題を解決するための手段および発明の効果】
【０００７】
請求項１記載の電源ショート保護回路は、端子に接続された電圧駆動素子と、前記電圧駆動素子と直列に接続されたシャント抵抗と、前記シャント抵抗の電圧を検出する検出回路と、前記検出回路からの電圧検出信号に基づいて前記電圧駆動素子をＯＮ／ＯＦＦ制御する駆動回路と、前記シャント抵抗に比べて大きな抵抗値を有し、前記電圧駆動素子と並列に接続された抵抗素子とを備えることを特徴とする。請求項１記載の電源ショート保護回路によれば、電圧駆動素子と並列にシャント抵抗に比べて大きな抵抗値の抵抗素子を接続したことにより、電圧駆動素子のＯＦＦ時に抵抗素子およびシャント抵抗を通じて電流が流れ、シャント抵抗に発生する電圧を検出することが可能になる。このため、検出回路は、電圧駆動素子のＯＦＦ時にシャント抵抗に発生する電圧を検出し、当該電圧が規定電圧以上であれば、端子が高電圧でショートしていると判定して、電圧駆動素子をＯＮしないように駆動回路３０を制御する。これにより、電圧駆動素子がＯＮしブレークダウン電流が流れて熱破壊を起こすことが未然に防止される。また、シャント抵抗の破損等も未然に防止される。
【０００８】
請求項２記載の電源ショート保護回路は、請求項１に記載の電源ショート保護回路において、前記抵抗素子が、第１抵抗素子と第２抵抗素子との直列接続でなり、前記検出回路が、前記第１抵抗素子と前記第２抵抗素子との接続点の電圧を検出することを特徴とする。請求項２記載の電源ショート保護回路によれば、検出回路は、シャント抵抗に発生する電圧に比べてより高い電圧を検出すればよいので、検出回路に高い精度が要求されなくなるという利点がある。
【０００９】
請求項３記載の電源ショート保護回路は、請求項１または２に記載の電源ショート保護回路において、前記端子は、負荷と、当該負荷をＯＮ／ＯＦＦ制御するスイッチング素子とを接続することを特徴とする。請求項３記載の電源ショート保護回路によれば、端子が負荷と当該負荷をＯＮ／ＯＦＦ制御するスイッチング素子とを接続するので、スイッチング素子のＯＦＦ時には、端子が電源ショートした場合以外に抵抗素子に電流が流れることがないので、電源ショートを確実に検出することができる。
【００１０】
請求項４記載の電源ショート保護回路は、請求項１ないし３のいずれか１項に記載の電源ショート保護回路において、前記抵抗素子が、抵抗またはツェナーダイオードであることを特徴とする。請求項４記載の電源ショート保護回路は、抵抗素子が抵抗またはツェナーダイオードであるので、回路を容易に構成することができる。
【発明を実施するための最良の形態】
【００１１】
端子の電源ショート時にも電圧駆動素子およびシャント抵抗を保護するという目的を、電圧駆動素子と並列に抵抗素子を接続して、電圧駆動素子のＯＦＦ時にも、端子が電源ショートした場合にシャント抵抗に流れる電流により発生する電圧を検出回路が検出して、電圧駆動素子がＯＮしないように駆動回路を制御することにより達成した。
【００１２】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
【実施例１】
【００１３】
図１は、本発明の実施例１に係る電源ショート保護回路の回路図である。本実施例１に係る電源ショート保護回路は、ＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor
Field Effect Transistor）でなる電圧駆動素子１０と、電圧駆動素子１０のドレイン電極に接続された端子Ｔ１と、電圧駆動素子１０のソース−ドレイン間に接続された抵抗素子Ｒ１と、電圧駆動素子１０のソース電極とグラウンドとの間に接続されたシャント抵抗Ｒｓと、抵抗素子Ｒ１とシャント抵抗Ｒｓとの接続点に接続された検出回路２０と、検出回路２０に接続されるとともに電圧駆動素子１０のゲート電極に接続された駆動回路３０とから構成されている。
【００１４】
抵抗素子Ｒ１は、図１中では抵抗として図示したが、ツェナーダイオード等の他の抵抗素子であってもよい。抵抗素子Ｒ１の抵抗値は、任意に設定可能であるが、例えば、シャント抵抗Ｒｓが０．３Ω、検出回路２０の検出電圧が０．３Ｖ、端子Ｔ１が電源ショートされるバッテリ電圧が１２Ｖ、最大電流値が１Ａであるとすると、（１２Ｖ−０．３Ｖ）×１Ａ＝１１．７Ｗとなり、１１．７Ω程度となる。
【００１５】
次に、このように構成された電源ショート保護回路の動作について説明する。
【００１６】
電圧駆動素子１０がＯＦＦの状態で、端子Ｔ１がバッテリ電圧で電源ショートされると、抵抗素子Ｒ１およびシャント抵抗Ｒｓを通じて電流が流れ、検出回路２０は、シャント抵抗Ｒｓに発生する規定電圧以上の電圧を検出し、駆動回路３０に電圧駆動素子１０をＯＦＦとする制御信号を出力する。このため、駆動回路３０は、電圧駆動素子１０をＯＮさせることはない。よって、端子Ｔ１に印加されたバッテリ電圧で電流が抵抗素子Ｒ１をバイパスして流れるが、電圧駆動素子１０のＯＮにより過電流が流れてブレークダウンが発生し、電圧駆動素子１０が熱破壊されることが未然に防止される。また、シャント抵抗Ｒｓの破損等も防止される。
【００１７】
図２は、実施例１に係る電源ショート保護回路をソレノイド駆動回路に適用した例を示す回路図である。このソレノイド駆動回路では、バッテリＥ１と並列にコンデンサＣが接続され、バッテリＥ１に対してスイッチング素子６０，ソレノイド７０，電圧駆動素子１０およびシャント抵抗Ｒｓが直列に接続されている。スイッチング素子６０は、そのゲート電極が抵抗Ｒ５を通じ（駆動回路を介してまたは介することなしに）ＭＰＵ（Micro Processor Unit）４０に接続されている。電圧駆動素子１０と並列に抵抗素子Ｒ１が接続さされている。電圧駆動素子１０とシャント抵抗Ｒｓとの接続点Ｎに（増幅回路を介してまたは介することなしに）ＭＰＵ４０が接続されている。電圧駆動素子１０のゲート電極には、抵抗Ｒ６を通じて（駆動回路を介してまたは介することなしに）ＭＰＵ４０が接続されている。ソレノイド７０，電圧駆動素子１０およびシャント抵抗Ｒｓの直列回路と並列にダイオードＤ１が接続されている。ダイオードＤ１は、そのカソードがスイッチング素子６０とソレノイド７０との接続点である端子Ｔ２に接続されている。ＭＰＵ４０は、電源Ｅ１の正極−負極間に介挿されたレギュレータ５０に接続されて定電圧の供給を受けている。ＭＰＵ４０は、図１中の検出回路２０および駆動回路３０を兼用するものであり、そのスイッチング素子制御信号の出力端子が、一端を電源Ｅ１の負極に、他端を抵抗Ｒ５に接続された抵抗Ｒ４の他端に接続されている。
【００１８】
このような適用例においても、シャント抵抗Ｒｓ，電圧駆動素子１０および抵抗素子Ｒ１を含む電源ショート保護回路により、端子Ｔ１の電源ショート時に、電圧駆動素子１０に過大な電流が流れるのを防止できることはいうまでもない。よって、端子Ｔ１に印加されたバッテリ電圧で電流が抵抗素子Ｒ１をバイパスして流れるため、電圧駆動素子１０のＯＮにより過電流が流れてブレークダウンが発生し、電圧駆動素子１０が熱破壊されることが未然に防止される。また、シャント抵抗Ｒｓの破損等も防止される。
【実施例２】
【００１９】
図３は、本発明の実施例２に係る電源ショート保護回路を示す回路図である。本実施例２に係る電源ショート保護回路は、図１に示した実施例１に係る電源ショート保護回路における抵抗素子Ｒ１を、抵抗素子Ｒ２およびＲ３の直列接続に置き換えるとともに、検出回路２０の入力端子を抵抗素子Ｒ２と抵抗素子Ｒ３との接続点に接続するようにしたものである。
【００２０】
抵抗素子Ｒ２およびＲ３は、抵抗素子Ｒ１と同様に、図３中では抵抗として図示したが、ツェナーダイオード等の他の抵抗素子であってもよいことはいうまでもない。
【００２１】
なお、その他の特に言及しない部分は、実施例１に係る電源ショート保護回路に係る対応部分と同様に構成されているので、対応する部分には同一符号を付して、それらの詳しい説明を割愛する。
【００２２】
このように構成された実施例２に係る電源ショート保護回路では、抵抗素子Ｒ１に発生していた電圧を抵抗素子Ｒ２と抵抗素子Ｒ３とで分圧し、分圧された電圧を検出回路２０で検出するようにしたので、検出回路２０は、シャント抵抗Ｒｓに発生した電圧を検出していた実施例１の場合に比べて、より高い電圧を検出することになる。このため、検出回路２０に高い精度が要求されなくなり、より安価な検出回路２０を使用することができるという利点がある。
【００２３】
以上、本発明の各実施例を説明したが、これらはあくまでも例示にすぎず、本発明はこれらに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施例１に係る電源ショート保護回路を示す回路図。
【図２】実施例１に係る電源ショート保護回路をソレノイド駆動回路に適用した例を示す回路図。
【図３】本発明の実施例２に係る電源ショート保護回路を示す回路図。
【図４】従来のソレノイド駆動回路を示す回路図。
【符号の説明】
【００２５】
１０  電圧駆動素子
２０  検出回路
３０  駆動回路
Ｒ１，Ｒ２，Ｒ３  抵抗素子
Ｒｓ  シャント抵抗
Ｔ１  端子
【図１】
2007097333.tif 000003
【図２】
2007097333.tif 000004
【図３】
2007097333.tif 000005
【図４】
2007097333.tif 000006