(57)【要約】【課題】面積の増大を抑え、出力電流の大小によらず高い変換効率が得られるＤＣ−ＤＣコンバータを提供すること。【解決手段】制御回路２１のモード制御回路３５は、出力電圧Ｖout に基づいてＰＷＭ動作モードとリニア動作モードの何れかを判断する。そして、制御回路２１は、ＤＣ−ＤＣコンバータ１２を、ＰＷＭ動作モードの時に第１出力トランジスタＴ１と第２出力トランジスタＴ２とを相補的にオンオフ動作させるスイッチングレギュレータとして動作させる。また、制御回路２１は、ＤＣ−ＤＣコンバータ１２を、リニア動作モード時に第２出力トランジスタＴ２をオフさせ第１出力トランジスタＴ１のオン抵抗値を制御する、つまりリニア動作させるリニアレギュレータとして動作させる。【選択図】図１
2007097326.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサと、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御する制御回路とを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、
前記制御回路は、出力電力に基づいて第１動作モードと第２動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
出力電力と比較する基準値を備え、前記出力電力が前記基準値より大きいときには第１の動作モードと判断し、前記出力電力が前記基準値より小さい時には第２の動作モードと判断し、その判断結果に応じたモード制御信号を生成するモード制御回路を備え、
前記制御回路は、前記モード制御信号に基づいて、前記第１出力トランジスタと前記第２出力トランジスタを動作させる、
ことを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記制御回路は、
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
所定周波数の三角波信号を生成する三角波発振器と、
前記誤差信号と三角波信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、前記第１動作モードの時には前記制御信号を前記第１出力トランジスタに供給し、前記第２動作モードの時には前記誤差信号を前記第１出力トランジスタに供給する選択回路と、
前記誤差信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記誤差信号を前記第２出力トランジスタに供給し、前記第２動作モードの時には前記第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する、
ことを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
【請求項４】
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサと、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御する制御回路とを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、
前記制御回路は、出力電力に基づいて第１動作モードと第２動作モードと第３動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフし前記第１出力トランジスタをオンオフ制御し、第３動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項５】
前記出力電力と比較する互いに異なる第１の基準値と第２の基準値とを備え、前記出力電力が前記第１の基準値及び第２の基準値より大きいときには前記第１動作モードと判断し、前記出力電力が前記第１の基準値より小さく且つ前記第２の基準値より大きい時には前記第２動作モードと判断し、前記出力電力が前記第１の基準値及び前記第２の基準値より小さい時には前記第３動作モードと判断し、その判断結果に応じたモード制御信号を生成するモード制御回路を備え、
前記制御回路は、前記モード制御信号に基づいて、前記第１出力トランジスタと前記第２出力トランジスタを動作させる、
ことを特徴とする請求項４記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記制御回路は、
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
前記誤差信号と三角波発振器の出力信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、前記第１動作モードと前記第２動作モードの時には前記制御信号を前記第１出力トランジスタに供給し、前記第３動作モードの時には前記誤差信号を前記第１出力トランジスタに供給する選択回路と、
前記誤差信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記誤差信号を前記第２出力トランジスタに供給し、前記第２動作モードと前記第３動作モードの時には前記第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する
ことを特徴とする請求項５記載のＤＣ−ＤＣコンバータ。
【請求項７】
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサとを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御するＤＣ−ＤＣコンバータの制御回路であって、
出力電力に基づいて第１動作モードと第２動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項８】
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサとを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御するＤＣ−ＤＣコンバータの制御回路であって、
出力電力に基づいて第１動作モードと第２動作モードと第３動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフし前記第１出力トランジスタをオンオフ制御し、第３動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータの制御回路。
【請求項９】
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサとを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御するＤＣ−ＤＣコンバータの制御方法であって、
出力電力に基づいて第１動作モードと第２動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【請求項１０】
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサとを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御するＤＣ−ＤＣコンバータの制御方法であって、
出力電力に基づいて第１動作モードと第２動作モードと第３動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフし前記第１出力トランジスタをオンオフ制御し、第３動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路及びＤＣ−ＤＣコンバータの制御方法に関するものである。
近年、携帯型電子機器が多く利用されている。携帯機器は、駆動電源として電池が搭載されている。電池の出力電圧は機器の使用や放電により低下するため、電子機器には電池の電圧を一定電圧に変換する直流電圧変換回路（ＤＣ−ＤＣコンバータ）が設けられている。ＤＣ−ＤＣコンバータの変換効率は電池により稼働する電子機器の稼働時間に影響を与える。電子機器は、その時々の動作によって必要とする電流量が異なるため、電流量が変化しても変換効率のよいＤＣ−ＤＣコンバータ及びＤＣ−ＤＣコンバータの制御回路が求められている。
【背景技術】
【０００２】
従来、携帯型電子機器は、駆動電源として電池が搭載されている。電池の出力電圧は機器の使用や放電により低下するため、電子機器には電池の電圧を一定電圧に変換する直流電圧変換回路（ＤＣ−ＤＣコンバータ）が設けられている。携帯型の電子機器には、小型で変換効率のよいスイッチング方式のＤＣ−ＤＣコンバータ（以下、スイッチングレギュレータという）が用いられている。スイッチングレギュレータはＰＷＭ（パルス幅変調：pulse width modulation）方式のレギュレータであり、メインスイッチングトランジスタを駆動するパルス信号のパルス幅を、出力電圧又は出力電流に応じて制御することで、出力電圧をほぼ一定に保つ。
【０００３】
ところで、電池により稼働する電子機器は、電池を長く持たせる、即ち電子機器の稼働時間を長くするため、消費電流を低く抑える場合がある。しかしながら、ＰＷＭ方式のスイッチングレギュレータは、このような低負荷時における電圧変換効率が極めて低い。これは、以下の理由による。
【０００４】
スイッチングレギュレータの電力損失は、トランジスタのオン抵抗等の出力電流に依存する損失と、メインスイッチングトランジスタのオンオフにおける損失やトランジスタレギュレータ自身の消費電力等の出力電流に依存しない固定損失がある。出力電流が多い（入力電流と出力電流の差が小さい）場合、その出力電流に依存する損失も大きくなるが、固定損失は一定であるため、スイッチングレギュレータ全体の変換効率は見かけ上悪くはない。しかし、出力電流が少なくなる（入力電流と出力電流の差が大きい）とその出力電流に依存する損失に対して固定損失の割合が多くなるため、変換効率が低下する。
【０００５】
スイッチングレギュレータの固定損失は、メインスイッチングトランジスタのオンオフにおける損失やトランジスタレギュレータ自身の消費電力等であり、これらの損失はスイッチングの周波数に比例する。このため、スイッチングの周波数を下げることで、電力損失を低減する方法がある。しかし、この方法では、出力電圧のリップルが増加してしまう。
【０００６】
このため、例えば特許文献１には、スイッチングレギュレータとリニアレギュレータとを備え、両レギュレータを負荷電流により切り替えて使用する電源システムが開示されている。リニアレギュレータの損失は、入力電圧と出力電圧との差により決定され、入力電流と出力電流の差に依らない。このため、リニアレギュレータは、低負荷時において高い変換効率を実現することができる。
【特許文献１】特開２００３−９５１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に開示された電源システムでは、それぞれ独立して動作するスイッチングレギュレータとリニアレギュレータとを備えている。また、この電源システムを実際に電子機器に搭載する場合、負荷電流の大小を判別する判別回路や切替え制御回路が必要である。このため、システム全体の面積が大きく、この電源システムを搭載するチップの面積の増大、ひいては電子機器の大型化を招くという問題があった。
【０００８】
本発明は上記問題点を解決するためになされたものであって、その目的は面積の増大を抑え、出力電流の大小によらず高い変換効率が得られるＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路及びＤＣ−ＤＣコンバータの制御方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１，請求項７，請求項９に記載の発明では、出力電力に基づいて第１動作モードと第２動作モードの何れかが判断される。そして、ＤＣ−ＤＣコンバータは、第１動作モードの時に第１出力トランジスタと第２出力トランジスタとを相補的にオンオフ動作させるスイッチングレギュレータとして動作する。また、ＤＣ−ＤＣコンバータは、第２動作モード時に第２出力トランジスタをオフさせ第１出力トランジスタをリニア動作させるリニアレギュレータとして動作する。従って、ＤＣ−ＤＣコンバータは、出力電力に応じてスイッチングレギュレータ又はリニアレギュレータとして動作するため、スイッチングレギュレータとリニアレギュレータとを別々に備える構成に比べてシステム全体の面積が小さく、面積の増大を抑えることができる。また、出力電力に応じてスイッチングレギュレータ又はリニアレギュレータとして動作するため、出力電力に応じて変換効率が良いレギュレータとして動作すればよく、出力電流の大小によらず高い変換効率を得ることができる。
【００１０】
請求項２に記載の発明では、モード制御回路は、出力電力と比較する基準値を備え、前記出力電力が前記基準値より大きいときには第１の動作モードと判断し、前記出力電力が前記基準値より小さい時には第２の動作モードと判断し、その判断結果に応じたモード制御信号を生成する。従って、制御回路が、モード制御信号に基づいて第１出力トランジスタと第２出力トランジスタを動作させことで、スイッチングレギュレータとリニアレギュレータとを切り替えることができる。
【００１１】
請求項３，６に記載の発明では、三角波発振器及び前記ＰＷＭ比較器の少なくとも一方をモード制御信号に基づいて第２動作モードの時に動作を停止することで、消費電力を低減し、高い変換効率を得ることができる。
【００１２】
請求項４，請求項８，請求項１０に記載の発明では、出力電力に基づいて第１動作モードと第２動作モードと第３動作モードの何れかが判断される。そして、ＤＣ−ＤＣコンバータは、第１動作モードの時に第１出力トランジスタと第２出力トランジスタとを相補的にオンオフ動作させる第１のスイッチングレギュレータとして動作する。また、ＤＣ−ＤＣコンバータは、第２動作モード時に第２出力トランジスタをオフさせ第１出力トランジスタを第１動作モードの時よりも長い間隔でオンオフ制御する第２のスイッチングレギュレータとして動作する。また、ＤＣ−ＤＣコンバータは、第２動作モード時に第２出力トランジスタをオフさせ第１出力トランジスタをリニア動作させるリニアレギュレータとして動作する。従って、ＤＣ−ＤＣコンバータは、出力電力に応じてスイッチングレギュレータ又はリニアレギュレータとして動作するため、第１，第２のスイッチングレギュレータとリニアレギュレータとを別々に備える構成に比べてシステム全体の面積が小さく、面積の増大を抑えることができる。また、出力電力に応じて第１，第２のスイッチングレギュレータ又はリニアレギュレータとして動作する。第２のスイッチングレギュレータでは、第１のスイッチングレギュレータに比べて第１出力トランジスタのオンオフ周期が長い、つまりオンオフ周波数が低いため、出力電流が低い領域において固定損失が少なく効率がよい。また、リニアレギュレータは、第１，第２のスイッチングレギュレータに比べて、更に出力電流が低い領域において損失が少なく効率がよい。従って、出力電力に応じて変換効率が良いレギュレータとして動作すればよく、出力電流の大小によらず高い変換効率を得ることができる。
【００１３】
請求項５に記載の発明では、モード制御回路は、出力電力と比較する第１の基準値と第２の基準値とを備える。モード制御回路は、出力電力が第１の基準値及び第２の基準値より大きいときには第１の動作モードと判断し、出力電力が第１の基準値より小さく且つ第２の基準値より大きい時には第２の動作モードと判断し、出力電力が第１の基準値及び第２の基準値より小さい時には第３の動作モードと判断し、その判断結果に応じたモード制御信号を生成する。従って、制御回路が、モード制御信号に基づいて第１出力トランジスタと第２出力トランジスタを動作させことで、第１，第２のスイッチングレギュレータとリニアレギュレータとを切り替えることができる。
【発明の効果】
【００１４】
本発明によれば、面積の増大を抑え、出力電流の大小によらず高い変換効率が得られるＤＣ−ＤＣコンバータ、ＤＣ−ＤＣコンバータの制御回路及びＤＣ−ＤＣコンバータの制御方法を提供することができる。
【発明を実施するための最良の形態】
【００１５】
（第一実施形態）
以下、本発明を具体化した第一実施形態を図面に従って説明する。
図４に示すように、電子機器１０は携帯型であり、内蔵する電池１１の電力により駆動するように構成されている。電池１１は電源回路としてのＤＣ−ＤＣコンバータ１２に接続されている。ＤＣ−ＤＣコンバータ１２にはＣＰＵ等の内部回路１３が接続されている。ＤＣ−ＤＣコンバータ１２は、電池１１から入力される入力電圧Ｖinを、内部回路１３を動作させるための定電圧である出力電圧Ｖout に変換し、該出力電圧Ｖout を出力する。
【００１６】
ＤＣ−ＤＣコンバータ１２の構成を説明する。
図１に示すＤＣ−ＤＣコンバータ１２は電圧制御モード型ＤＣ−ＤＣコンバータであり、制御回路２１、メインスイッチング用トランジスタとしての出力トランジスタＴ１、同期整流用トランジスタとしての出力トランジスタＴ２、チョークコイルＬ１，ダイオードＤ１，平滑用コンデンサＣ１により構成されている。
【００１７】
制御回路２１は、出力トランジスタＴ１のゲートに制御信号ＤＨを供給し、出力トランジスタＴ２のゲートに制御信号ＤＬを供給する。出力トランジスタＴ１はＰチャネルＭＯＳトランジスタであり、ソースに入力電圧Ｖinが供給され、ドレインが出力トランジスタＴ２に接続されている。出力トランジスタＴ２はＮチャネルＭＯＳトランジスタであり、ソースが低電位電源（グランド）に接続され、ドレインが出力トランジスタＴ１に接続されている。出力トランジスタＴ１は制御信号ＤＨに応答してオンオフし、出力トランジスタＴ２は、制御信号ＤＬに応答してオンオフする。
【００１８】
出力トランジスタＴ１のドレインと出力トランジスタＴ２のドレインとの間の接続点はチョークコイルＬ１の第１端子に接続され、該チョークコイルＬ１の第２端子は負荷としての内部回路１３（図４参照）に接続されている。
【００１９】
チョークコイルＬ１の第１端子にはダイオードＤ１のカソードが接続され、ダイオードＤ１のアノードはグランドに接続されている。チョークコイルＬ１の第２端子には出力電圧Ｖout を平滑化する平滑用コンデンサＣ１の第１端子が接続され、コンデンサＣ１の第２端子はグランドに接続されている。チョークコイルＬ１の第２端子における電圧、つまり出力電圧Ｖout は、帰還信号ＦＢとして制御回路２１の入力側に帰還される。
【００２０】
制御回路２１には図示しないが入力電圧Ｖinが電源電圧Ｖccとして供給され、制御回路２１は電源電圧Ｖccにより動作するように構成されている。
制御回路２１は、誤差増幅器３１、ＰＷＭ比較器３２、発振器３３、信号制御回路としてのアンド回路３４、モード制御回路３５、抵抗Ｒ１，Ｒ２、基準電源ｅ１、選択回路としてのスイッチＳＷ１を備えている。
【００２１】
帰還信号ＦＢは第１抵抗Ｒ１の第１端子に供給され、第１抵抗Ｒ１の第２端子は抵抗Ｒ２の第１端子に接続され、第２抵抗Ｒ２の第２端子はグランドに接続されている。第１抵抗Ｒ１及び第２抵抗Ｒ２は分圧回路を構成し、帰還信号ＦＢを分圧した比較電圧Ｖ１を生成する。その比較電圧Ｖ１は誤差増幅器３１に入力される。
【００２２】
誤差増幅器３１は反転入力端子と非反転入力端子とを備え、反転入力端子に比較電圧Ｖ１、即ち出力電圧Ｖout の分圧電圧が入力され、非反転入力端子には基準電源ｅ１の基準電圧Ｖｒ１が入力される。誤差増幅器３１は、非反転出力端子と反転出力端子とを備え、基準電源ｅ１の電圧と比較電圧Ｖ１（出力電圧Ｖout の分圧電圧）との比較結果に応じて、基準電源ｅ１の電圧と比較電圧Ｖ１の差電圧を増幅した相補な誤差信号Ｓ１ａ，Ｓ１ｂを出力する。本実施形態において、第１誤差信号Ｓ１ａは、反転入力端子に入力される比較電圧Ｖ１が非反転入力端子に入力される基準電圧Ｖｒ１より低くなれば、その差電圧に応じて上昇し、比較電圧Ｖ１が基準電圧Ｖｒ１より高くなれば、その差電圧に応じて下降する。第２誤差信号Ｓ１ｂは、第１誤差信号Ｓ１ａと反対に変化する。
【００２３】
誤差増幅器３１から出力される第１誤差信号Ｓ１ａはＰＷＭ比較器３２に供給される。ＰＷＭ比較器３２は非反転入力端子と反転入力端子とを有し、非反転入力端子には誤差増幅器３１の第１誤差信号Ｓ１ａが入力され、反転入力端子には発振器３３の出力信号が入力される。発振器３３は、方形波発振器３３ａと三角波発振器３３ｂとから構成されている。方形波発振器３３ａは、発振動作して一定の周波数を持つパルス状の信号ＳＰを発生する。三角波発振器３３ｂは、発振動作して一定の周波数を持つ三角状の三角波信号ＳＳを発生する。ＰＷＭ比較器３２には三角波信号ＳＳが入力される。
【００２４】
ＰＷＭ比較器３２は、誤差増幅器３１の第１誤差信号Ｓ１ａと三角波発振器３３ｂの三角波信号ＳＳとを比較し、その比較結果に応じたレベルを持つ信号ＱＬを反転出力端子から出力する。ＰＷＭ比較器３２は第１誤差信号Ｓ１ａの電圧が三角波信号ＳＳの電圧より高いときにＨレベルの信号ＱＬを出力し、第１誤差信号Ｓ１ａの電圧が三角波信号ＳＳの電圧より低いときにＬレベルの信号ＱＬを出力する。信号ＱＬは、スイッチＳＷ１とアンド回路３４に供給される。
【００２５】
スイッチＳＷ１は、２つの切替端子Ｔａ，Ｔｂと共通端子Ｔｃとを有し、第１の切替端子Ｔａには信号ＱＬが供給され、第２の切替端子Ｔｂには第２誤差信号Ｓ１ｂが供給される。スイッチＳＷ１の共通端子は出力トランジスタＴ１のゲートに接続されている。スイッチＳＷ１は、後述するモード制御回路３５から供給されるモード制御信号ＳＭに応答して、共通端子Ｔｃを第１の切替端子Ｔａと第２の切替端子Ｔｂとに切替接続する。従って、スイッチＳＷ１は、信号ＱＬと第２誤差信号Ｓ１ｂとの何れか一方を選択し、その選択した信号に対応する制御信号ＤＨを出力する。そして、制御信号ＤＨは出力トランジスタＴ１に供給され、該出力トランジスタＴ１は制御信号ＤＨに応答して動作する。
【００２６】
アンド回路３４は２つの入力端子を有する論理回路であり、信号ＱＬとモード制御信号ＳＭとが入力される。アンド回路３４の出力端子は出力トランジスタＴ２のゲートに接続されている。アンド回路３４は、信号ＱＬとモード制御信号ＳＭとを論理積演算した結果を持つ制御信号ＤＬを出力する。従って、制御信号ＤＬは、信号ＱＬ及びモード制御信号ＳＭが共にＨレベルの場合にはＨレベルであり、信号ＱＬとモード制御信号ＳＭの少なくとも一方がＬレベルの場合にはＬレベルである。制御信号ＤＬは出力トランジスタＴ２に供給され、該出力トランジスタＴ２は制御信号ＤＬに応答してオンオフする。
【００２７】
モード制御回路３５は、ＤＣ−ＤＣコンバータ１２の出力電力を検出し、該検出結果に応じてＤＣ−ＤＣコンバータの動作モードを変更するためのモード制御信号ＳＭを出力する。ＤＣ−ＤＣコンバータ１２の動作モードは、ＰＷＭ動作モードと、リニア動作モードである。ＰＷＭ動作モードにおいて、ＤＣ−ＤＣコンバータ１２は、出力トランジスタＴ１，Ｔ２をオンオフ制御する制御信号ＤＨ，ＤＬのパルス幅を出力電圧Ｖout に応じて変更するＰＷＭ動作によって入力電圧Ｖinを出力電圧Ｖout に変換する。リニア動作モードにおいて、ＤＣ−ＤＣコンバータ１２は、出力トランジスタＴ２をオフし出力トランジスタＴ１のゲート電圧を制御して入力電圧Ｖinを出力電圧Ｖout に変換する。
【００２８】
即ち、モード制御回路３５は、ＤＣ−ＤＣコンバータ１２を、出力トランジスタＴ１，Ｔ２をオンオフ制御して入力電圧Ｖinを出力電圧Ｖout に変換するスイッチングレギュレータと、出力トランジスタＴ１のゲート電圧を制御して入力電圧Ｖinを出力電圧Ｖout に変換するリニアレギュレータとに切り替えて動作させる。
【００２９】
詳述すると、本実施形態のモード制御回路３５は、帰還信号ＦＢにより出力電圧Ｖout の電圧を検出し、該検出結果に応じたモード制御信号ＳＭを出力する。ＰＷＭ動作しているＤＣ−ＤＣコンバータ１２から負荷である内部回路１３に出力電圧Ｖout を供給している場合、その負荷が軽くなる、つまり内部回路１３において必要とする電流量が少なくなると、出力電圧Ｖout が上昇する。このため、モード制御回路３５は、この出力電圧Ｖout の上昇により負荷が軽くなったことを検出する。
【００３０】
モード制御回路３５は、出力電圧Ｖout と所定の基準電圧とを比較し、該比較結果に基づいて、出力電圧Ｖout が基準電圧より高いときにはＨレベルのモード制御信号ＳＭを出力し、出力電圧Ｖout が基準電圧より低いときにはＬレベルのモード制御信号ＳＭを出力する。このモード制御信号ＳＭは、スイッチＳＷ１とアンド回路３４に供給される。
【００３１】
スイッチＳＷ１は、Ｈレベルのモード制御信号ＳＭに応答して共通端子Ｔｃを第１の切替端子Ｔａに接続し、この接続によって信号ＱＬと実質的に同じレベルを持つ制御信号ＤＨを出力する。アンド回路３４は、Ｈレベルのモード制御信号ＳＭに応答して信号ＱＬと実質的に同じレベルを持つ制御信号ＤＬを出力する。即ち、制御信号ＤＨと制御信号ＤＬは、信号ＱＬにより生成される。このため、制御信号ＤＨが供給される出力トランジスタＴ１と制御信号ＤＬが供給される出力トランジスタＴ２は、相補的にオンオフし、ＤＣ−ＤＣコンバータ１２は、両トランジスタＴ１，Ｔ２のオンオフに従って入力電圧Ｖinを出力電圧Ｖout に変換するスイッチングレギュレータとして動作する。
【００３２】
一方、スイッチＳＷ１は、Ｌレベルのモード制御信号ＳＭに応答して共通端子Ｔｃを第２の切替端子Ｔｂに接続し、この接続によって第２誤差信号Ｓ１ｂと実質的に同じレベルを持つ制御信号ＤＨを出力する。アンド回路３４は、Ｌレベルのモード制御信号ＳＭに応答してＬレベルの制御信号ＤＬを出力する。このため、制御信号ＤＨが供給される出力トランジスタＴ１は制御信号ＤＨに応じた電流を流し、制御信号ＤＬが供給される出力トランジスタＴ２はオフする。従って、ＤＣ−ＤＣコンバータ１２は、出力トランジスタＴ１のオン抵抗値を制御して入力電圧Ｖinを出力電圧Ｖout に変換するリニアレギュレータとして動作する。
【００３３】
次に、モード制御回路３５の構成を説明する。
図２に示すように、モード制御回路３５は、電圧比較器４１、フリップフロップ回路（以下、ＦＦ回路）４２、基準電源ｅ２を備えている。電圧比較器４１の非反転入力端子には帰還信号ＦＢが入力され、反転入力端子には基準値として基準電源ｅ２の基準電圧Ｖｒ２が入力されている。電圧比較器４１は、帰還信号ＦＢの電圧と基準電圧Ｖｒ２とを比較し、その比較結果に応じた信号Ｓ１１を出力する。
【００３４】
ＦＦ回路４２はＤ型フリップフロップ回路であり、データ入力端子Ｄに信号Ｓ１１が入力され、クロック入力端子に方形波発振器３３ａから出力されるパルス状の信号ＳＰが入力される。ＦＦ回路４２は、信号ＳＰに同期して信号Ｓ１１を保持し、該保持した信号Ｓ１１と実質的に等しいレベルを持つモード制御信号ＳＭを出力する。
【００３５】
従って、モード制御回路３５は、基準電圧Ｖｒ２と帰還信号ＦＢの電圧、つまり基準電圧Ｖｒ２と出力電圧Ｖout とを比較し、該比較結果に基づくモード制御信号ＳＭを出力するとともに、該モード制御信号ＳＭのレベルを保持する。
【００３６】
上記のように構成されたモード制御回路３５は、出力電圧Ｖout が基準電圧Ｖｒ２よりも高い場合にＨレベルのモード制御信号ＳＭを出力し、出力電圧Ｖout が基準電圧Ｖｒ２より低い場合にＬレベルのモード制御信号ＳＭを出力する。
【００３７】
尚、図１に示すように、モード制御信号ＳＭは、ＰＷＭ比較器３２と発振器３３に供給される。発振器３３を構成する三角波発振器３３ｂは、図３に示すように、リングオシレータ５１と波形整形回路５２とを備えている。リングオシレータ５１は奇数個（図において３個）のインバータ回路をリング状に接続して構成され、所定の周波数を持つ信号を出力する。波形整形回路５２は、リングオシレータ５１から出力される信号を三角形状に整形して三角波信号ＳＳを出力する。リングオシレータ５１と波形整形回路５２にはスイッチＳＷ２を介して電源電圧Ｖccが供給され、そのスイッチＳＷ２はＨレベルのモード制御信号ＳＭによりオンし、Ｌレベルのモード制御信号ＳＭによりオフする。従って、モード制御信号ＳＭがＨレベルのとき、即ちスイッチング動作モード時にリングオシレータ５１及び波形整形回路５２に電源電圧Ｖccが供給され、三角波発振器３３ｂは三角波信号ＳＳを生成する。一方、モード制御信号ＳＭがＬレベルのとき、即ちリニア動作モードの時にリングオシレータ５１及び波形整形回路５２に電源電圧Ｖccが供給されないため、三角波発振器３３ｂにおいて電力を消費しない、つまりリニア動作モード時の消費電力が低減される。尚、図示しないがＰＷＭ比較器３２は、リングオシレータ５１と同様に、比較器３２を構成する素子に対してモード制御信号ＳＭにより電源電圧Ｖccの供給・停止が制御可能に構成されているため、このＰＷＭ比較器３２における電力消費を抑制し、リニア動作モード時の消費電力を低減することができる。
【００３８】
次に、上記のように構成されたＤＣ−ＤＣコンバータ１２の作用を説明する。
図４に示す電池１１から供給される入力電圧Ｖinは、電子機器１０の使用や放電により低下する。ＤＣ−ＤＣコンバータ１２のモード制御回路３５は、帰還信号ＦＢの電圧、つまり出力電圧Ｖout が基準電圧Ｖｒ２よりも高いときにはＨレベルのモード制御信号ＳＭを出力し、出力電圧Ｖout が基準電圧Ｖｒ２よりも低いときにはＬレベルのモード制御信号ＳＭを出力する。
【００３９】
［モード制御信号ＳＭがＨレベルの時］
発振器３３は、Ｈレベルのモード制御信号ＳＭにより発振動作し、三角波信号ＳＳを出力する。ＰＷＭ比較器３２は、Ｈレベルのモード制御信号ＳＭにより動作し、三角波信号ＳＳと誤差増幅器３１から出力される第１誤差信号Ｓ１ａとを比較した結果に応じた信号ＱＬを出力する。スイッチＳＷ１は、Ｈレベルのモード制御信号ＳＭにより共通端子Ｔｃを第１の切替端子Ｔａに接続し、ＰＷＭ比較器３２から出力される信号ＱＬを制御信号ＤＨとして出力トランジスタＴ１に供給する。アンド回路３４は、Ｈレベルのモード制御信号ＳＭによりＰＷＭ比較器３２から出力される信号ＱＬを制御信号ＤＬとして出力トランジスタＴ２に供給する。従って、出力トランジスタＴ１，Ｔ２は、相補的にオンオフする。
【００４０】
出力トランジスタＴ１のオン動作に基づいて、出力電圧Ｖout が上昇する。出力電圧Ｖout は平滑用コンデンサＣ１により平滑される。出力トランジスタＴ１がオフされると、チョークコイルＬ１に蓄えられているエネルギーが放出される。チョークコイルＬ１に蓄えられたエネルギーが減少して出力電圧Ｖout が低下し、抵抗Ｒ１，Ｒ２による比較電圧Ｖ１が基準電圧Ｖｒ１より低くなると、出力トランジスタＴ１がオンされる。
【００４１】
出力電圧Ｖout が高くなると誤差増幅器３１の出力電圧が低下して出力トランジスタＴ１のオン時間が短くなり、出力電圧Ｖout が低くなると誤差増幅器３１の出力電圧が上昇して出力トランジスタＴ１のオン時間が長くなる。このように、出力トランジスタＴ１，Ｔ２をオンオフするスイッチングレギュレータとして動作し、出力電圧Ｖout が基準電圧Ｖｒ１に基づく一定電圧に維持される。
【００４２】
［モード制御信号ＳＭがＬレベルの時］
ＰＷＭ比較器３２及び発振器３３は、Ｌレベルのモード制御信号ＳＭにより電源電圧Ｖccの供給が停止され、動作を停止する。スイッチＳＷ１は、Ｌレベルのモード制御信号ＳＭにより共通端子Ｔｃを第２の切替端子Ｔｂに接続する。これにより、出力トランジスタＴ１には、第２誤差信号Ｓ１ｂが制御信号ＤＨとして供給される。アンド回路３４は、Ｌレベルのモード制御信号ＳＭによりＬレベルの制御信号ＤＬを出力トランジスタＴ２に供給し、出力トランジスタＴ２はＬレベルの制御信号ＤＬによりオフする。
【００４３】
誤差増幅器３１は出力電圧Ｖout と基準電圧Ｖｒ１の差を増幅して出力するので、誤差増幅器３１の反転出力である第２誤差信号Ｓ１ｂは出力電圧Ｖout が低いほど低い電圧となり、出力電圧Ｖout が高く基準電圧Ｖｒ１に近づくほど高い電圧となる。
【００４４】
第２誤差信号Ｓ１ｂは出力トランジスタＴ１のゲートに供給されている、出力電圧Ｖout が下がると出力トランジスタＴ１のゲート電圧も下がる。出力トランジスタＴ１はＰチャネルＭＯＳトランジスタであるため、ゲート電圧が下がるとオン抵抗値が小さくなる。その結果、出力トランジスタＴ１のオン抵抗による電圧降下が減少し、出力電圧Ｖout が上昇する。
【００４５】
一方、出力電圧Ｖout が上がると誤差増幅器３１の反転出力である第２誤差信号Ｓ１ｂの電圧も上がり、出力トランジスタＴ１のゲート電圧が上昇する。出力トランジスタＴ１はＰチャネルＭＯＳトランジスタであるため、ゲート電圧が上がるとオン抵抗値が大きくなる。その結果、出力トランジスタＴ１のオン抵抗値による電圧降下が増加し、出力電圧Ｖout が下降する。
【００４６】
このように、誤差増幅器３１の反転出力である第２誤差信号Ｓ１ｂを出力トランジスタＴ１のゲートに供給することで、ＤＣ−ＤＣコンバータ１２はリニアレギュレータとして動作し、出力電圧Ｖout が基準電圧Ｖｒ１に基づく一定電圧に維持される。リニアレギュレータはスイッチング動作を伴わないので、出力電圧Ｖout のリップル電圧を非常に低く抑える事ができる。また、ＤＣ−ＤＣコンバータ１２の誤差増幅器３１以外の回路としてＰＷＭ比較器３２と三角波発振器３３ｂとの動作を停止させる。ＰＷＭ比較器３２と三角波発振器３３ｂにおける消費電力は、ＤＣ−ＤＣコンバータ１２の固定損失であるため、ＤＣ−ＤＣコンバータ１２の制御回路２１における固定損失を低減する事が可能となる。
【００４７】
以上記述したように、本実施の形態によれば、以下の効果を奏する。
・制御回路２１のモード制御回路３５は、出力電圧Ｖout に基づいてＰＷＭ動作モードとリニア動作モードの何れかを判断する。そして、制御回路２１は、ＤＣ−ＤＣコンバータ１２を、ＰＷＭ動作モードの時に第１出力トランジスタＴ１と第２出力トランジスタＴ２とを相補的にオンオフ動作させるスイッチングレギュレータとして動作させる。また、制御回路２１は、ＤＣ−ＤＣコンバータ１２を、リニア動作モード時に第２出力トランジスタＴ２をオフさせ第１出力トランジスタＴ１のオン抵抗値を制御する、つまりリニア動作させるリニアレギュレータとして動作させる。従って、ＤＣ−ＤＣコンバータ１２は、出力電圧Ｖout に応じてスイッチングレギュレータ又はリニアレギュレータとして動作するため、スイッチングレギュレータとリニアレギュレータとを別々に備える構成に比べてシステム全体の面積が小さく、面積の増大を抑えることができる。また、出力電圧Ｖout に応じて、出力電流が多いときにはスイッチングレギュレータとして動作させ、出力電流が少ない時にはリニアレギュレータとして動作させる、つまり出力電圧Ｖout に応じて変換効率が良いレギュレータとして動作することで、出力電流の大小によらず高い変換効率を得ることができる。
【００４８】
・モード制御回路３５は、出力電圧Ｖout と比較する基準電圧Ｖｒ２を備え、出力電圧Ｖout が基準電圧Ｖｒ２より大きいときにはＰＷＭ動作モードと判断し、出力電圧Ｖout が基準電圧Ｖｒ２より小さい時にはリニア動作モードと判断し、その判断結果に応じたモード制御信号ＳＭを生成する。従って、制御回路２１が、モード制御信号ＳＭに基づいて第１出力トランジスタＴ１と第２出力トランジスタＴ２を動作させことで、スイッチングレギュレータとリニアレギュレータとを切り替えることができる。
【００４９】
・三角波発振器３３ｂ及びＰＷＭ比較器３２の少なくとも一方をモード制御信号ＳＭに基づいてリニア動作モードの時に動作を停止することで、消費電力を低減し、高い変換効率を得ることができる。
【００５０】
（第二実施形態）
以下、本発明を具体化した第二実施形態を図面に従って説明する。
尚、説明の便宜上、第一実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【００５１】
図５に示すように、本実施形態のＤＣ−ＤＣコンバータ１２ａは、第一実施形態と同様に電圧制御モード型ＤＣ−ＤＣコンバータである。このＤＣ−ＤＣコンバータ１２ａは、第一実施形態のＤＣ−ＤＣコンバータ１２と置き替えられる。即ち、ＤＣ−ＤＣコンバータ１２ａは、図１に示す電池１１から入力される入力電圧Ｖinを、内部回路１３を動作させるための定電圧である出力電圧Ｖout に変換し、該出力電圧Ｖout を内部回路１３に供給する。
【００５２】
ＤＣ−ＤＣコンバータ１２ａは制御回路２１ａ、メインスイッチング用トランジスタとしての出力トランジスタＴ１、同期整流用トランジスタとしての出力トランジスタＴ２、チョークコイルＬ１，ダイオードＤ１，平滑用コンデンサＣ１により構成され、第一実施形態と同様に接続されている。
【００５３】
制御回路２１ａは、誤差増幅器３１、ＰＷＭ比較器３２、発振器３６、信号制限回路としてのアンド回路３４、モード制御回路３５ａ、抵抗Ｒ１，Ｒ２、基準電源ｅ１、選択回路としてのスイッチＳＷ１を備えている。発振器３６は、方形波発振器３３ａと三角波発振器３６ｂを備えている。
【００５４】
モード制御回路３５ａは、ＤＣ−ＤＣコンバータ１２ａの出力電力を検出し、該検出結果に応じてＤＣ−ＤＣコンバータの動作モードを変更するための複数のモード制御信号ＳＭ１〜ＳＭ３を出力する。ＤＣ−ＤＣコンバータ１２ａは、動作モードとして、ＰＷＭ動作モードと、ＰＦＭ動作モードと、リニア動作モードとを有している。ＰＷＭ動作モードは、出力トランジスタＴ１，Ｔ２をＰＷＭ制御によってオンオフし入力電圧Ｖinを出力電圧Ｖout に変換するスイッチング動作モードである。ＰＦＭ動作モードは、ＰＷＭ動作モードよりも低い周波数にて出力トランジスタＴ１，Ｔ２をオンオフする、スイッチング動作モードである。リニア動作モードは、出力トランジスタＴ２をオフし出力トランジスタＴ１のゲート電圧を制御して入力電圧Ｖinを出力電圧Ｖout に変換する動作モードである。モード制御回路３５ａは、ＤＣ−ＤＣコンバータ１２ａの出力電力を検出し、該検出結果に基づいて、動作モードに応じたモード制御信号ＳＭ１〜ＳＭ３を出力する。
【００５５】
詳述すると、本実施形態のモード制御回路３５ａは、帰還信号ＦＢにより出力電圧Ｖout の電圧を検出し、該検出結果に応じたモード制御信号ＳＭ１〜ＳＭ３を出力する。ＰＷＭ動作又はＰＦＭ動作しているＤＣ−ＤＣコンバータ１２ａから負荷である内部回路１３（図４参照）に出力電圧Ｖout を供給している場合、その負荷が軽くなる、つまり内部回路１３において必要とする電流量が少なくなると、出力電圧Ｖout が上昇する。このため、モード制御回路３５は、この出力電圧Ｖout の上昇により負荷が軽くなったことを検出する。
【００５６】
図６に示すように、モード制御回路３５ａは、電圧比較器６１，６２、フリップフロップ回路（以下、ＦＦ回路）６３，６４、基準電源ｅ１１，ｅ１２を備えている。第１及び第２電圧比較器６１，６２の非反転入力端子には帰還信号ＦＢが入力される。第１電圧比較器６１の反転入力端子には第１の基準値として基準電源ｅ１１の第１基準電圧Ｖｒ１１が入力され、第２電圧比較器６２の反転入力端子には第２の基準値として基準電源ｅ１２の第２基準電圧Ｖｒ１２が入力されている。第１基準電圧Ｖｒ１１は第２基準電圧Ｖｒ１２よりも高く設定されている。第１電圧比較器６１は、帰還信号ＦＢの電圧と第１基準電圧Ｖｒ１１とを比較し、その比較結果に応じた信号Ｓ２１を出力する。第２電圧比較器６２は、帰還信号ＦＢの電圧と第２基準電圧Ｖｒ１２とを比較し、その比較結果に応じた信号Ｓ２２を出力する。
【００５７】
ＦＦ回路６３，６４はＤ型フリップフロップ回路であり、クロック入力端子に方形波発振器３３ａから出力されるパルス状の信号ＳＰが入力される。ＦＦ回路６３のデータ入力端子Ｄには信号Ｓ２１が入力され、ＦＦ回路６４のデータ入力端子Ｄには信号Ｓ２２が入力される。第１ＦＦ回路６３は、信号ＳＰに同期して信号Ｓ２１を保持し、該保持した信号Ｓ２１と実質的に等しいレベルを持つ第１モード制御信号ＳＭ１を出力する。第２ＦＦ回路６４は、信号ＳＰに同期して信号Ｓ２２を保持し、該保持した信号Ｓ２２と実質的に等しいレベルを持つ第３モード制御信号ＳＭ３を出力する。第１及び第３モード制御信号ＳＭ１，ＳＭ３は、論理回路６５に入力される。論理回路６５は、第１モード制御信号ＳＭ１の反転信号と第３モード制御信号ＳＭ３とを論理積演算し、その演算結果を論理反転した信号を第２モード制御信号ＳＭ２として出力する。
【００５８】
従って、モード制御回路３５ａは、所定の第１基準電圧Ｖｒ１１及び第２基準電圧Ｖｒ１２と、出力電圧Ｖout とを比較し、その比較結果に基づいてモード制御信号ＳＭ１〜ＳＭ３を出力する。出力電圧Ｖout が第１の基準電圧よりも高い場合、モード制御回路３５ａは、Ｈレベルの第１〜第３モード制御信号ＳＭ１〜ＳＭ３を出力する。出力電圧Ｖout が第１の基準電圧以下であり且つ第２の基準電圧よりも高い場合、モード制御回路３５ａは、Ｌレベルの第１及び第２モード制御信号ＳＭ１，ＳＭ２とＨレベルの第３モード制御信号ＳＭ３とを出力する。出力電圧Ｖout が第２の基準電圧以下の場合、モード制御回路３５ａは、Ｌレベルの第１及び第３モード制御信号ＳＭ１，ＳＭ３とＨレベルの第２モード制御信号ＳＭ２を出力する。
【００５９】
第１モード制御信号ＳＭ１は正論理にてＰＷＭ動作モードであることを示し、第２モード制御信号ＳＭ２は負論理にてＰＦＭ動作モードであることを示し、第３モード制御信号ＳＭ３はであることを示す。第１〜第３モード制御信号Ｓｍ１〜ＳＭ３は発振器３６に供給され、第１モード制御信号ＳＭ１はアンド回路３４に供給され、第３モード制御信号ＳＭ３はスイッチＳＷ１に供給される。
【００６０】
スイッチＳＷ１は、Ｈレベルの第３モード制御信号ＳＭ３に応答して共通端子Ｔｃを第１の切替端子Ｔａに接続し、この接続によって信号ＱＬと実質的に同じレベルを持つ制御信号ＤＨを出力する。一方、スイッチＳＷ１は、Ｌレベルの第３モード制御信号ＳＭ３に応答して共通端子Ｔｃを第２の切替端子Ｔｂに接続し、この接続によって第２誤差信号Ｓ１ｂと実質的に同じレベルを持つ制御信号ＤＨを出力する。第３モード制御信号ＳＭ３は、ＰＷＭ動作モード及びＰＦＭ動作モード時にＨレベルとなり、リニア動作モード時にＬレベルとなる。従って、出力トランジスタＴ１には、ＰＷＭ動作モード及びＰＦＭ動作モード時にＰＷＭ比較器３２から出力される信号Ｓ２が制御信号ＤＨとして供給され、リニア動作モード時に誤差増幅器３１から出力される第２誤差信号Ｓ１ｂが制御信号ＤＨとして供給される。
【００６１】
アンド回路３４は、Ｈレベルの第１モード制御信号ＳＭ１に応答して信号ＱＬと実質的に同じレベルを持つ制御信号ＤＬを出力し、Ｌレベルの第１モード制御信号ＳＭ１に応答してＬレベルの制御信号ＤＬを出力する。第１モード制御信号ＳＭ１は、ＰＷＭ動作モード時にＨレベルとなり、ＰＦＭ動作モード及びリニア動作モード時にＬレベルとなる。従って、出力トランジスタＴ２は、ＰＷＭ動作モード時に制御信号ＤＬに応答してオンオフし、ＰＦＭ動作モード及びリニア動作モード時にオフする。尚、ＰＷＭ動作モードにおいて、出力トランジスタＴ１に供給される制御信号ＤＨと出力トランジスタＴ２に供給される制御信号ＤＬはＰＷＭ比較器３２から出力される信号Ｓ２から生成される。そして、出力トランジスタＴ１はＰチャネルＭＯＳトランジスタであり、出力トランジスタＴ２はＮチャネルＭＯＳトランジスタである。従って、出力トランジスタＴ１と出力トランジスタＴ２は、ＰＷＭ動作モードにおいて、相補的にオンオフする。
【００６２】
従って、ＤＣ−ＤＣコンバータ１２ａは、ＰＷＭ動作モード時に、出力トランジスタＴ１と出力トランジスタＴ２を相補的にオンオフして入力電圧Ｖinを出力電圧Ｖout に変換するスイッチングレギュレータとして動作する。また、ＤＣ−ＤＣコンバータ１２ａは、ＰＦＭ動作モード時に、同期用の出力トランジスタＴ２をオフし、出力トランジスタＴ１をオンオフして入力電圧Ｖinを出力電圧Ｖout に変換するスイッチングレギュレータとして動作する。更に、ＤＣ−ＤＣコンバータ１２ａは、出力トランジスタＴ２をオフし、第２誤差信号Ｓ１ｂにより出力トランジスタＴ１のオン抵抗値を制御して入力電圧Ｖinを出力電圧Ｖout に変換するリニアレギュレータとして動作する。
【００６３】
発振器３６は、方形波発振器３６ａと三角波発振器３６ｂを備えている。方形波発振器３６ａは、発振動作して一定の周波数を持つパルス状の信号ＳＰを発生する。三角波発振器３６ｂは、発振動作して一定の周波数を持つ三角状の三角波信号ＳＳを発生する。また、方形波発振器３６ａと三角波発振器３６ｂは、モード制御信号ＳＭ１〜ＳＭ３に基づいて、発振周波数を変更するように構成されている。
【００６４】
詳述すると、方形波発振器３６ａ及び三角波発振器３６ｂは、モード制御信号ＳＭ１〜ＳＭ３に基づいて、ＰＷＭ動作モードの時には所定の周波数の信号ＳＰ，ＳＳを出力する。この時の発振周波数は、出力トランジスタＴ１，Ｔ２のオンオフにより出力電圧Ｖout にリップルが発生しない若しくは極めて少ないように設定されている。また、方形波発振器３６ａ及び三角波発振器３６ｂは、ＰＦＭ動作モードの時に上記の所定の周波数よりも低い（例えば１／２）周波数の信号ＳＰ，ＳＳを出力する。これにより、単位時間あたりにおける出力トランジスタＴ１，Ｔ２のオンオフ回数，ＰＷＭ比較器３２，発振器３６の動作回数が、ＰＷＭ動作モード時に比べてＰＦＭ動作モード時が少なくなるため、電力損失が少なくなり、消費電力が少なくなり変換効率が向上する。
【００６５】
また、三角波発振器３６ｂは、第一実施形態と同様に、モード制御信号ＳＭ１〜ＳＭ３に基づいて、リニア動作モード時に発振を停止するため、制御回路３５ａにおける消費電力を低減することができる。
【００６６】
以上記述したように、本実施形態によれば、以下の効果を奏する。
・制御回路２１ａのモード制御回路３５ａは、出力電圧Ｖout に基づいてＰＷＭ動作モードとＰＦＭ動作モードとリニア動作モードの何れかを判断する。そして、制御回路２１ａは、ＤＣ−ＤＣコンバータ１２ａを、ＰＷＭ動作モードの時に第１出力トランジスタＴ１と第２出力トランジスタＴ２とを相補的にオンオフ動作させるＰＷＭ方式のスイッチングレギュレータとして動作させる。また、制御回路２１ａは、ＤＣ−ＤＣコンバータ１２ａを、ＰＦＭ動作モードの時に第２出力トランジスタＴ２をオフし第１出力トランジスタＴ１をＰＷＭ動作モードよりも長い周期にてオンオフさせるＰＦＭ方式のスイッチングレギュレータとして動作させる。また、制御回路２１は、ＤＣ−ＤＣコンバータ１２を、リニア動作モード時に第２出力トランジスタＴ２をオフさせ第１出力トランジスタＴ１のオン抵抗値を制御する、つまりリニア動作させるリニアレギュレータとして動作させる。従って、ＤＣ−ＤＣコンバータ１２は、出力電圧Ｖout に応じてＰＷＭ方式，ＰＦＭ方式のスイッチングレギュレータ又はリニアレギュレータとして動作するため、スイッチングレギュレータとリニアレギュレータとを別々に備える構成に比べてシステム全体の面積が小さく、面積の増大を抑えることができる。
【００６７】
また、出力電圧Ｖout に応じて、出力電流が多いときにはＰＷＭ方式のスイッチングレギュレータとして動作させ、出力電流が中程度のときにはＰＦＭ方式のスイッチングレギュレータとして動作させ、出力電流が少ない時にはリニアレギュレータとして動作させる。従って、出力電圧Ｖout に応じて変換効率が良いレギュレータとして動作することで、出力電流の大小によらず高い変換効率を得ることができる。
【００６８】
・モード制御回路３５は、出力電圧Ｖout と比較する基準電圧Ｖｒ２を備え、出力電圧Ｖout が基準電圧Ｖｒ２より大きいときにはＰＷＭ動作モードと判断し、出力電圧Ｖout が基準電圧Ｖｒ２より小さい時にはリニア動作モードと判断し、その判断結果に応じたモード制御信号ＳＭを生成する。従って、制御回路２１が、モード制御信号ＳＭに基づいて第１出力トランジスタＴ１と第２出力トランジスタＴ２を動作させことで、スイッチングレギュレータとリニアレギュレータとを切り替えることができる。
【００６９】
・三角波発振器３３ｂ及びＰＷＭ比較器３２の少なくとも一方をモード制御信号ＳＭ１〜ＳＭ３に基づいてリニア動作モードの時に動作を停止することで、消費電力を低減し、高い変換効率を得ることができる。
【００７０】
（第三実施形態）
以下、本発明を具体化した第三実施形態を図面に従って説明する。
尚、説明の便宜上、第一，第二実施形態と同様の構成については同一の符号を付してその説明を一部省略する。
【００７１】
図７に示すＤＣ−ＤＣコンバータ７０は電流制御モード方式のＤＣ−ＤＣコンバータであり、制御回路７１、出力トランジスタＴ１，Ｔ２、チョークコイルＬ１、平滑用コンデンサＣ１、ダイオードＤ１、電流検出用抵抗Ｒｓとから構成される。出力電圧Ｖout は、電流検出用抵抗Ｒｓを介して出力される。
【００７２】
制御回路７１の電圧増幅器７２には、電流検出用抵抗Ｒｓの両端子電圧を持つ帰還信号ＣＳ，ＦＢが入力される。電圧増幅器７２は電流検出用抵抗Ｒｓに流れる出力電流に基づいて電流検出用抵抗Ｒｓの両端子間に発生する電圧を増幅して比較器７３に出力する。制御回路７１の誤差増幅器３１は、帰還信号ＦＢの電圧つまり出力電圧Ｖout を抵抗Ｒ１，Ｒ２で分割した電圧と、基準電源ｅ１の出力電圧との差電圧を増幅した誤差信号Ｓ１ａ，Ｓ１ｂを生成する。第１誤差信号Ｓ１ａは比較器７３に供給され、第２誤差信号Ｓ１ｂはスイッチＳＷ１に供給される。
【００７３】
比較器７３は、電圧増幅器７２の出力電圧と、誤差増幅器３１の第１誤差信号Ｓ１ａの電圧とを比較し、電圧増幅器７２の出力電圧が誤差増幅器３１の第１誤差信号Ｓ１ａの電圧より高いときにＨレベルの出力信号をフリップフロップ回路（以下、ＦＦ回路）７４のリセット端子Ｒに出力する。また、電圧増幅器７２の出力電圧が誤差増幅器３１の第１誤差信号Ｓ１ａの電圧より低いときにはＬレベルの出力信号をリセット端子Ｒに出力する。
【００７４】
ＦＦ回路７４のセット端子Ｓには、発振器７５から一定周波数のパルス信号が入力される。ＦＦ回路７４はセット端子ＳにＨレベルの信号が入力されると、反転出力端子ＱバーからＬレベルの出力信号ＱＬを出力し、リセット端子ＲにＨレベルの信号が入力されると、反転出力端子ＱバーからＨレベルの出力信号ＱＬを出力する。
【００７５】
上記電圧増幅器７２の出力電圧は、モード制御回路３５に供給される。モード制御回路３５は、電圧増幅器７２の出力電圧に基づいてモード制御信号ＳＭを出力する。電圧増幅器７２の出力電圧は、帰還信号ＣＳ，ＦＢの差電圧に対応している、つまりＤＣ−ＤＣコンバータ７０の出力電流に対応している。従って、モード制御回路３５は、ＤＣ−ＤＣコンバータ７０の出力電流を検出し、該検出結果に応じてＤＣ−ＤＣコンバータ７０の動作モードを変更するためのモード制御信号ＳＭを出力する。このモード制御信号ＳＭは、第一実施形態と同様に、スイッチＳＷ１，アンド回路３４，発振器７５に供給される。尚、図示していないが、制御回路７１は、図２に示す方形波発振器３３ａを備え、該方形波発振器３３ａから出力される信号ＳＰによりモード制御回路３５が動作するように構成されている。
【００７６】
ＦＦ回路７４の反転出力端子にはスイッチＳＷ１とアンド回路３４が接続されている。スイッチＳＷ１は、２つの切替端子Ｔａ，Ｔｂと共通端子Ｔｃとを有し、第１の切替端子Ｔａには信号ＱＬが供給され、第２の切替端子Ｔｂには第２誤差信号Ｓ１ｂが供給される。スイッチＳＷ１の共通端子は出力トランジスタＴ１のゲートに接続されている。スイッチＳＷ１は、モード制御回路３５から供給されるモード制御信号ＳＭに応答して、共通端子Ｔｃを第１の切替端子Ｔａと第２の切替端子Ｔｂとに切替接続する。従って、スイッチＳＷ１は、信号ＱＬと第２誤差信号Ｓ１ｂとの何れか一方を選択し、その選択した信号に対応する制御信号ＤＨを出力する。そして、制御信号ＤＨは出力トランジスタＴ１に供給され、該出力トランジスタＴ１は制御信号ＤＨに応答して動作する。
【００７７】
アンド回路３４は２つの入力端子を有する論理回路であり、信号ＱＬとモード制御信号ＳＭとが入力される。アンド回路３４の出力端子は出力トランジスタＴ２のゲートに接続されている。アンド回路３４は、信号ＱＬとモード制御信号ＳＭとを論理積演算した結果を持つ制御信号ＤＬを出力する。従って、制御信号ＤＬは、信号ＱＬ及びモード制御信号ＳＭが共にＨレベルの場合にはＨレベルであり、信号ＱＬとモード制御信号ＳＭの少なくとも一方がＬレベルの場合にはＬレベルである。制御信号ＤＬは出力トランジスタＴ２に供給され、該出力トランジスタＴ２は制御信号ＤＬに応答してオンオフする。
【００７８】
発振器７５は、第一実施形態の三角波発振器３３ｂと同様に、Ｈレベルのモード制御信号ＳＭに応答して発振動作し、所定周波数のパルス信号ＳＰを出力するように構成されている。また、ＦＦ回路７４は、第一実施形態のＰＷＭ比較器３２と同様に、該ＦＦ回路７４を構成する素子に対してモード制御信号ＳＭにより電源電圧の供給・停止が制御可能に構成されている。
【００７９】
次に、上記のように構成されたＤＣ−ＤＣコンバータ７０の作用を説明する。
図４に示す電池１１から供給される入力電圧Ｖinは、電子機器１０の使用や放電により低下する。ＤＣ−ＤＣコンバータ７０のモード制御回路３５は、帰還信号ＦＢの電圧、つまり出力電圧Ｖout が基準電圧Ｖｒ２よりも高いときにはＨレベルのモード制御信号ＳＭを出力し、出力電圧Ｖout が基準電圧Ｖｒ２よりも低いときにはＬレベルのモード制御信号ＳＭを出力する。
【００８０】
［モード制御信号ＳＭがＨレベルの時］
発振器７５はＨレベルのモード制御信号ＳＭにより発振動作し、パルス状の信号ＳＰを出力する。ＦＦ回路７４は、Ｈレベルのモード制御信号ＳＭにより動作する。スイッチＳＷ１は、Ｈレベルのモード制御信号ＳＭにより共通端子Ｔｃを第１の切替端子Ｔａに接続する。アンド回路３４は、Ｈレベルのモード制御信号ＳＭによりＦＦ回路７４の出力信号ＱＬと同相の制御信号ＤＬを出力する。
【００８１】
従って、制御回路７１は、発振器７５の出力信号の立ち上がりに基づいて、一定周期で出力トランジスタＴ１をオンさせる。出力トランジスタＴ１がオンされると、チョークコイルＬ１及び電流検出用抵抗Ｒｓに流れる電流ＩＬが増大し電圧増幅器７２の出力電圧が上昇する。そして、電圧増幅器７２の出力電圧が誤差増幅器３１の出力電圧より高くなると、ＦＦ回路７４のリセット端子ＲにＨレベルの信号が出力されるため、出力トランジスタＴ１がオフされ、出力トランジスタＴ２がオンされて、チョークコイルＬ１に蓄えられたエネルギーが出力される。
【００８２】
上記のような出力トランジスタＴ１，Ｔ２のオン・オフ動作時に、出力電圧Ｖout が低くなると、誤差増幅器３１の出力電圧が高くなり、比較器７３の出力信号がＨレベルとなるまでの時間が長くなるため、出力トランジスタＴ１のオン時間が長くなる。また、出力電圧Ｖout が高くなると、誤差増幅器３１の出力電圧が低くなり、比較器７３の出力信号がＨレベルとなるまでの時間が短くなるため、出力トランジスタＴ１のオン時間が短くなる。このような動作により、出力トランジスタＴ１は発振器７５の出力信号周波数に基づいて一定周期でオンされ、出力トランジスタＴ１がオフされるタイミングは、出力電流ＩＬの増大に基づいて決定される。そして、出力電圧Ｖout の高低に基づいてそのタイミングが変化して、出力電圧Ｖout が一定に維持される。
【００８３】
［モード制御信号ＳＭがＬレベルの時］
発振器７５とＦＦ回路７４はＬレベルのモード制御信号ＳＭにより動作を停止する。スイッチＳＷ１は、Ｌレベルのモード制御信号ＳＭにより共通端子Ｔｃを第２の切替端子Ｔｂに接続する。アンド回路３４は、Ｌレベルのモード制御信号ＳＭによりＬレベルの制御信号ＤＬを出力する。
【００８４】
従って、制御回路７１は、出力トランジスタＴ２をオフし、出力トランジスタＴ１のオン抵抗値を第２誤差信号Ｓ１ｂにより制御する。つまり、ＤＣ−ＤＣコンバータ１２はリニアレギュレータとして動作し、出力電圧Ｖout が基準電圧Ｖｒ１に基づく一定電圧に維持される。リニアレギュレータはスイッチング動作を伴わないので、出力電圧Ｖout のリップル電圧を非常に低く抑える事ができる。また、ＤＣ−ＤＣコンバータ７０の誤差増幅器３１と電圧増幅器７２以外の回路としてＦＦ回路７４と発振器７５との動作を停止させる。ＦＦ回路７４と発振器７５における消費電力は、ＤＣ−ＤＣコンバータ７０の固定損失であるため、ＤＣ−ＤＣコンバータ７０の制御回路７１における固定損失を低減する事が可能となる。
【００８５】
以上記述したように、本実施形態によれば、以下の効果を奏する。
・ＤＣ−ＤＣコンバータ７０は電流制御モード方式のＤＣ−ＤＣコンバータであり、電流検出用抵抗Ｒｓに流れる電流ＩＬを検出して出力電圧Ｖout を一定電圧に維持する。このように電流制御モード方式のＤＣ−ＤＣコンバータにおいても、第一実施形態と同様に、出力電流ＩＬに応じてＰＷＭ動作モードかリニア動作モードかを判断し、動作モードに応じてスイッチングレギュレータ又はリニアレギュレータとして動作することで、高い変換効率を得ることと、面積の増大を抑えることができる。
【００８６】
尚、上記各実施形態は、以下の態様に変更してもよい。
・第一実施形態、第二実施形態において、モード制御回路３５のＦＦ回路４２にパルス状の信号ＳＰを供給したが、ＦＦ回路４２が信号のラッチ・保持が可能であれば該ＦＦ回路４２に供給する信号はパルス状に限定されない。例えば、三角波発振器３３ｂから出力する三角形状の信号ＳＳをＦＦ回路４２に供給するようにしてもよい。
【００８７】
・第一実施形態において、三角波発振器３３ｂは、モード制御信号ＳＭによりオンオフ制御されるスイッチＳＷ２を備え、該スイッチＳＷ２によりリングオシレータ５１と波形整形回路５２に対する電源電圧Ｖccの供給・停止を制御して消費電力を低減するようにしたが、その他の構成により消費電力を低減するようにしてもよい。例えば、図８に示すように、リングオシレータ８１をリング状に接続した１つのナンド回路８２と偶数個（図において２個）のインバータ回路８３，８４とから構成し、ナンド回路８２にモード制御信号ＳＭを入力する。このように構成された三角波発振器８０は、Ｈレベルのモード制御信号ＳＭにより発振動作し、Ｌレベルの発振動作しない。従って、三角波発振器における消費電力は、リニア動作モード時に静的な消費電力となり、発振動作に伴う動的な消費電力がなくなって消費電力を低減することができる。
【００８８】
・第三実施形態において、第二実施形態のモード制御回路３５を備える構成としてもよい。
・第一実施形態、第二実施形態における発振器３３は、方形波発振器３３ａと三角波発振器３３ｂを備える構成としたが、それぞれ別々の発振器としてもよい。
【００８９】
・上記各実施形態において、相補な誤差信号Ｓ１ａ，Ｓ１ｂを出力する誤差増幅器３１を用いたが、これは第１誤差信号Ｓ１ａとＰＷＭ比較器３２、ＦＦ回路７４の出力信号の変化が相違し第１誤差信号Ｓ１ａを直接出力トランジスタＴ１に供給することができないためである。従って、第１誤差信号Ｓ１ａを基準電圧Ｖｒ１を基準として反転する回路や、第１誤差信号Ｓ１ａと同方向に変化する信号をＰＷＭ比較器３２、ＦＦ回路７４が出力する、等の構成にすれば、１つの誤差信号を出力する出力端子を備えた誤差増幅器を用いても良い。
【００９０】
・上記各実施形態において、信号制御回路としてアンド回路３４を用いたが、その他の構成によりモード制御信号に基づいて信号を制御する構成としてもよい。
・上記各実施形態では、入力電圧Ｖinを降圧した電圧Ｖout 出力する降圧型のＤＣ−ＤＣコンバータ１２，１２ａ，７０に具体化したが、電圧Ｖout を適宜変更してもよい。つまり、ＤＣ−ＤＣコンバータは、降圧型、昇圧型に限らず、出力電圧Ｖout を供給する半導体回路の構成に応じて負電圧を生成するＤＣ−ＤＣコンバータや異なる複数の電圧を生成するＤＣ−ＤＣコンバータに具体化しても良い。
【００９１】
以上の様々な実施の形態をまとめると、以下のようになる。
（付記１）
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサと、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御する制御回路とを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、
前記制御回路は、出力電力に基づいて第１動作モードと第２動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータ。（１）
（付記２）
出力電力と比較する基準値を備え、前記出力電力が前記基準値より大きいときには第１の動作モードと判断し、前記出力電力が前記基準値より小さい時には第２の動作モードと判断し、その判断結果に応じたモード制御信号を生成するモード制御回路を備え、
前記制御回路は、前記モード制御信号に基づいて、前記第１出力トランジスタと前記第２出力トランジスタを動作させる、
ことを特徴とする付記１記載のＤＣ−ＤＣコンバータ。（２）
（付記３）
前記制御回路は、
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
所定周波数の三角波信号を生成する三角波発振器と、
前記誤差信号と三角波信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、前記第１動作モードの時には前記制御信号を前記第１出力トランジスタに供給し、前記第２動作モードの時には前記誤差信号を前記第１出力トランジスタに供給する選択回路と、
前記誤差信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記誤差信号を前記第２出力トランジスタに供給し、前記第２動作モードの時には前記第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する、
ことを特徴とする付記２記載のＤＣ−ＤＣコンバータ。（３）
（付記４）
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサと、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御する制御回路とを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、
前記制御回路は、出力電力に基づいて第１動作モードと第２動作モードと第３動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフし前記第１出力トランジスタをオンオフ制御し、第３動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータ。（４）
（付記５）
前記出力電力と比較する互いに異なる第１の基準値と第２の基準値とを備え、前記出力電力が前記第１の基準値及び第２の基準値より大きいときには前記第１動作モードと判断し、前記出力電力が前記第１の基準値より小さく且つ前記第２の基準値より大きい時には前記第２動作モードと判断し、前記出力電力が前記第１の基準値及び前記第２の基準値より小さい時には前記第３動作モードと判断し、その判断結果に応じたモード制御信号を生成するモード制御回路を備え、
前記制御回路は、前記モード制御信号に基づいて、前記第１出力トランジスタと前記第２出力トランジスタを動作させる、
ことを特徴とする付記４記載のＤＣ−ＤＣコンバータ。（５）
（付記６）
前記制御回路は、
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
前記誤差信号と三角波発振器の出力信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、前記第１動作モードと前記第２動作モードの時には前記制御信号を前記第１出力トランジスタに供給し、前記第３動作モードの時には前記誤差信号を前記第１出力トランジスタに供給する選択回路と、
前記誤差信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記誤差信号を前記第２出力トランジスタに供給し、前記第２動作モードと前記第３動作モードの時には前記第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する
ことを特徴とする付記５記載のＤＣ−ＤＣコンバータ。（６）
（付記７）
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサとを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御するＤＣ−ＤＣコンバータの制御回路であって、
出力電力に基づいて第１動作モードと第２動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータの制御回路。（７）
（付記８）
出力電力と比較する基準値を備え、前記出力電力が前記基準値より大きいときには第１の動作モードと判断し、前記出力電力が前記基準値より小さい時には第２の動作モードと判断し、その判断結果に応じたモード制御信号を生成するモード制御回路を備え、
前記モード制御信号に基づいて、前記第１出力トランジスタと前記第２出力トランジスタを動作させる、
ことを特徴とする付記７記載のＤＣ−ＤＣコンバータの制御回路。
（付記９）
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
所定周波数の三角波信号を生成する三角波発振器と、
前記誤差信号と三角波信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、前記第１動作モードの時には前記制御信号を前記第１出力トランジスタに供給し、前記第２動作モードの時には前記誤差信号を前記第１出力トランジスタに供給する選択回路と、
前記誤差信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記誤差信号を前記第２出力トランジスタに供給し、前記第２動作モードの時には前記第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する、
ことを特徴とする付記８記載のＤＣ−ＤＣコンバータの制御回路。
（付記１０）
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサとを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御するＤＣ−ＤＣコンバータの制御回路であって、
出力電力に基づいて第１動作モードと第２動作モードと第３動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフし前記第１出力トランジスタをオンオフ制御し、第３動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータの制御回路。（８）
（付記１１）
前記出力電力と比較する互いに異なる第１の基準値と第２の基準値とを備え、前記出力電力が前記第１の基準値及び第２の基準値より大きいときには前記第１動作モードと判断し、前記出力電力が前記第１の基準値より小さく且つ前記第２の基準値より大きい時には前記第２動作モードと判断し、前記出力電力が前記第１の基準値及び前記第２の基準値より小さい時には前記第３動作モードと判断し、その判断結果に応じたモード制御信号を生成するモード制御回路を備え、
前記モード制御信号に基づいて、前記第１出力トランジスタと前記第２出力トランジスタを動作させる、
ことを特徴とする付記１０記載のＤＣ−ＤＣコンバータの制御回路。
（付記１２）
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
前記誤差信号と三角波発振器の出力信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、前記第１動作モードと前記第２動作モードの時には前記制御信号を前記第１出力トランジスタに供給し、前記第３動作モードの時には前記誤差信号を前記第１出力トランジスタに供給する選択回路と、
前記誤差信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記誤差信号を前記第２出力トランジスタに供給し、前記第２動作モードと前記第３動作モードの時には前記第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する
ことを特徴とする付記１１記載のＤＣ−ＤＣコンバータの制御回路。
（付記１３）
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサとを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御するＤＣ−ＤＣコンバータの制御方法であって、
出力電力に基づいて第１動作モードと第２動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータの制御方法。（９）
（付記１４）
出力電力と比較する基準値を備え、前記出力電力が前記基準値より大きいときには第１の動作モードと判断し、前記出力電力が前記基準値より小さい時には第２の動作モードと判断し、その判断結果に応じたモード制御信号を生成するモード制御回路を備え、
前記モード制御信号に基づいて、前記第１出力トランジスタと前記第２出力トランジスタを動作させる、
ことを特徴とする付記１３記載のＤＣ−ＤＣコンバータの制御方法。
（付記１５）
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
所定周波数の三角波信号を生成する三角波発振器と、
前記誤差信号と三角波信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、前記第１動作モードの時には前記制御信号を前記第１出力トランジスタに供給し、前記第２動作モードの時には前記誤差信号を前記第１出力トランジスタに供給する選択回路と、
前記誤差信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記誤差信号を前記第２出力トランジスタに供給し、前記第２動作モードの時には前記第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する、
ことを特徴とする付記１４記載のＤＣ−ＤＣコンバータの制御方法。
（付記１６）
直列接続された第１出力トランジスタ及び第２出力トランジスタと、両出力トランジスタ間に第１端子が接続されたチョークコイルと、前記チョークコイルの第２端子に接続された平滑用コンデンサとを備え、前記第１出力トランジスタに供給される入力電圧を電圧変換した出力電圧を生成するＤＣ−ＤＣコンバータにおいて、出力電流又は出力電圧に基づいて前記第１出力トランジスタと前記第２出力トランジスタとをオンオフ制御するＤＣ−ＤＣコンバータの制御方法であって、
出力電力に基づいて第１動作モードと第２動作モードと第３動作モードの何れかを判断し、その判断結果に基づいて、第１動作モード時には前記第１出力トランジスタと前記第２出力トランジスタとを相補的にオンオフ動作させ、第２動作モード時には前記第２出力トランジスタをオフし前記第１出力トランジスタをオンオフ制御し、第３動作モード時には前記第２出力トランジスタをオフさせ前記第１出力トランジスタをリニア動作させる、
ことを特徴とするＤＣ−ＤＣコンバータの制御方法。（１０）
（付記１７）
前記出力電力と比較する互いに異なる第１の基準値と第２の基準値とを備え、前記出力電力が前記第１の基準値及び第２の基準値より大きいときには前記第１動作モードと判断し、前記出力電力が前記第１の基準値より小さく且つ前記第２の基準値より大きい時には前記第２動作モードと判断し、前記出力電力が前記第１の基準値及び前記第２の基準値より小さい時には前記第３動作モードと判断し、その判断結果に応じたモード制御信号を生成するモード制御回路を備え、
前記モード制御信号に基づいて、前記第１出力トランジスタと前記第２出力トランジスタを動作させる、
ことを特徴とする付記１６記載のＤＣ−ＤＣコンバータの制御方法。
（付記１８）
前記出力電圧の分圧電圧と基準電圧とを比較し該比較結果に応じた誤差信号を出力する誤差増幅器と、
前記誤差信号と三角波発振器の出力信号とを電圧比較し、該比較結果に応じた制御信号を出力するＰＷＭ比較器と、
前記誤差信号と前記制御信号とが入力され、前記モード制御信号に基づいて、前記第１動作モードと前記第２動作モードの時には前記制御信号を前記第１出力トランジスタに供給し、前記第３動作モードの時には前記誤差信号を前記第１出力トランジスタに供給する選択回路と、
前記誤差信号と前記モード制御信号が入力され、該モード制御信号に基づいて、前記第１動作モードの時には前記誤差信号を前記第２出力トランジスタに供給し、前記第２動作モードと前記第３動作モードの時には前記第２出力トランジスタをオフする信号を出力する信号制御回路と、
を備え、
前記三角波発振器及び前記ＰＷＭ比較器の少なくとも一方は前記モード制御信号に基づいて前記第２動作モードの時に動作を停止する
ことを特徴とする付記１７記載のＤＣ−ＤＣコンバータの制御方法。
（付記１９）
前記付記１〜６のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた半導体素子。
（付記２０）
前記付記１〜６のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えたモジュール。
（付記２１）
前記付記１〜６のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた電源装置。（付記２２）
前記付記１〜６のうちの何れか１つに記載のＤＣ−ＤＣコンバータを備えた電子機器。
【図面の簡単な説明】
【００９２】
【図１】第一実施形態のＤＣ−ＤＣコンバータのブロック図である。
【図２】第一実施形態のモード制御回路のブロック図である。
【図３】三角波発振器の回路図である。
【図４】電子機器のブロック図である。
【図５】第二実施形態のＤＣ−ＤＣコンバータのブロック図である。
【図６】第二実施形態のモード制御回路のブロック図である。
【図７】第三実施形態のＤＣ−ＤＣコンバータのブロック図である。
【図８】別の三角波発振器の回路図である。
【符号の説明】
【００９３】
２１，２１ａ，３５ａ，７１  制御回路
３１  誤差増幅器
３２  ＰＷＭ比較器
３３，３６，７５  発振器
３３ｂ，３６ｂ，８０  三角波発振器
３５，３５ａ  モード制御回路。
【００９４】
Ｃ１  平滑用コンデンサ
ＤＨ，ＤＬ  制御信号
ＩＬ  出力電流
Ｌ１  チョークコイル
Ｔ１  第１出力トランジスタ
Ｔ２  第２出力トランジスタ
ＳＭ，ＳＭ１〜ＳＭ３  モード制御信号
ＳＳ  三角波信号
Ｖout   出力電圧
Ｓ１ａ，Ｓ１ｂ  誤差信号
Ｖin  入力電圧
Ｖｒ１，Ｖｒ２  基準電圧
【図１】
2007097326.tif 000003
【図２】
2007097326.tif 000004
【図３】
2007097326.tif 000005
【図４】
2007097326.tif 000006
【図５】
2007097326.tif 000007
【図６】
2007097326.tif 000008
【図７】
2007097326.tif 000009
【図８】
2007097326.tif 000010