(57)【要約】【課題】電圧可逆チョッパのスイッチング損失損失を小さくし、出力電流のリップルを低減できるようにする。【解決手段】電源２ａ，２ｂの直列回路間に、２つのスイッチング素子１０Ａ，１０Ｂと２つのダイオード１０Ｅ，１０Ｆとの直流回路、および２つのダイオード１０Ｇ，１０Ｈと２つのスイッチング素子１０Ｃ，１０Ｄとの直流回路を並列に接続し、各スイッチング素子の接続点と電源２ａ，２ｂの直列接続点間にダイオード１０Ｉ，１０Ｌを、また各ダイオードの接続点と電源２ａ，２ｂの直列接続点間にダイオード１０Ｊ，１０Ｋを接続し、例えば１０Ｂと１０Ｃをベタオンしておき１０Ａと１０Ｄをオン・オフ制御して３レベルの正の電圧を得、１０Ａと１０Ｄをベタオフしておき１０Ｂと１０Ｃをオン・オフ制御して３レベルの負の電圧を得られるようにする。【選択図】図１
2007097386.tif 000002
【特許請求の範囲】
【請求項１】
第１，第２の直流電源を直列に接続し、この直列接続された直流電源の正極と負極間に第１，第２のスイッチング素子と第１，第２のダイオードとを直列に接続するとともに、前記第１，第２のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第３のダイオードを接続し、前記第１，第２のダイオードの接続点と前記第１，第２の直流電源の接続点との間に第４のダイオードを接続してなる第１のハーフブリッジと、前記直列接続された直流電源の正極と負極間に第５，第６のダイオードと第３，第４のスイッチング素子とを直列に接続するとともに、前記第５，第６のダイオードの接続点と前記第１，第２の直流電源の接続点との間に第７のダイオードを接続し、前記第３，第４のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第８のダイオードを接続してなる第２のハーフブリッジとから構成することを特徴とする３レベル電圧可逆チョッパ装置。
【請求項２】
第１，第２の直流電源を直列に接続し、この直列接続された直流電源の正極と負極間に第１，第２のスイッチング素子と第１のダイオードを直列に接続するとともに、前記第１，第２のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第２のダイオードを接続した第１のハーフブリッジと、前記直流電源の正極と負極間に第３のダイオードと第３，第４のスイッチング素子を直列接続するとともに、この第３，第４のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第４のダイオードを接続した第２のハーフブリッジとから構成することを特徴とする３レベル電圧可逆チョッパ装置。
【請求項３】
前記第２と第３のスイッチング素子を常時オンしておき、前記第１と第４のスイッチング素子を交互にオン・オフ制御して３レベルの正の電位を得、前記第１と第４のスイッチング素子を常時オフしておき、前記第２と第３のスイッチング素子を交互にオン・オフ制御して３レベルの負の電位を得ることを特徴とする請求項１または２に記載の３レベル電圧可逆チョッパ装置。
【請求項４】
正の電圧を出力するときは前記第２と第３のスイッチング素子を常時オンし、負の電圧を出力するときは前記第１および第４のスイッチング素子を常時オフし、前記常時オンまたは常時オフしない残りのスイッチング素子をオン・オフ制御することにより、出力電圧の制御を可能とし、スイッチング損失の低減化を図ることを特徴とする請求項１または２に記載の３レベル電圧可逆チョッパ装置。
【請求項５】
前記第２と第３のスイッチング素子をオンし、前記第１と第４スイッチング素子をオフすることにより、スイッチングせずに零電圧を出力し、スイッチング損失の低減化を図ることを特徴とする請求項１または２に記載の３レベル電圧可逆チョッパ装置。
【請求項６】
振幅が０〜１の第１のキャリア三角波、振幅が−１〜０の第２のキャリア三角波、この第２のキャリア三角波と１８０°位相がずれた第３のキャリア三角波、前記第１のキャリア三角波と１８０°位相がずれた第４のキャリア三角波を出力電圧指令とそれぞれ比較し、前記第１，２，３，４の各スイッチング素子をオン・オフ制御することを特徴とする請求項１または２に記載の３レベル電圧可逆チョッパ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は電力変換装置、特に３レベルの直流出力電圧を得ることができる３レベル電圧可逆チョッパ装置に関する。
【背景技術】
【０００２】
従来から、直流モータ制御装置やリアクトルによるエネルギー蓄積装置では、電力変換回路として、非特許文献１に記載されているような、電流方向が一定であるのに対し電圧の極性が変化する、いわゆる電圧可逆チョッパ（二象限チョッパ）回路が知られている。その電圧可逆チョッパ回路例を図９に示す。
まず、その動作原理から説明する。図１０に、正の直流電圧を出力する場合の動作を示す。
【０００３】
２つの半導体スイッチング素子１０Ａと１０Ｃには、図１０（ａ）に示すようなゲート制御信号を与える。図１０（ｂ）のように１０Ａと１０Ｃが両方ともオンする期間Iには、負荷装置３は直流電源１に接続され、出力電圧は直流電源電圧となる。図１０（ｃ）に示すように、１０Ａがオンで１０Ｃがオフの期間IIには、リアクトル負荷３に蓄積した電流を、オンした１０Ａとダイオード１０Ｇを介して還流させ、出力電圧は零になる。同様に、図１０（ｄ）に示すように、１０Ａがオフで１０Ｃがオンする期間IIIには、オンした１０Ｃとダイオード１０Ｅを介して還流し、出力電圧も零になる。
このように、１０Ａと１０Ｃのオン・オフ時間を制御することにより、出力電圧を０〜Ｅｄの範囲で調整することができる。
負の直流電圧を出力させる場合の動作を図１１に、また、零電圧を出力させる場合の動作を図１２に示すが、上記と同様なので詳細は省略する。
【０００４】
【非特許文献１】「半導体電力変換回路」電気学会、１９８７年３月３１日、初版                                            発行、第８１〜８２頁、５．２．２節「電圧可逆チョッパ回路」                      の項参照
【非特許文献２】「ＰＷＭインバータ制御方式の最新技術動向」電気学会技術報告                                            第６３５号、１９９７年５月発行、第２０〜２１頁、３．１．２                                            節「多レベル化の応用」の項参照
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上記の電圧可逆チョッパ回路では、出力電圧の極性と大きさを制御するために、２つの半導体スイッチング素子を常時交互にスイッチングする必要がある。特に、零電圧を出力させる場合にも図１２に示すように、２つの半導体スイッチング素子を５０％のデューティで交互に動作させなければならない。その結果、従来の電圧可逆チョッパは半導体スイッチング素子のオン・オフによるスイッチング損失が大きいという問題がある。
また、図１０と図１１の出力波形からも分かるように、出力直流電圧は０とＥｄまたは０と−Ｅｄの２電圧レベルしかないため、出力電流のリプル成分も大きいという問題もある。
【０００６】
したがって、この発明の課題は、スイッチング損失を小さくし出力電流のリップルを低減できるようにすることにある。
【課題を解決するための手段】
【０００７】
このような課題を解決するため、請求項１の発明では、第１，第２の直流電源を直列に接続し、この直列接続された直流電源の正極と負極間に第１，第２のスイッチング素子と第１，第２のダイオードとを直列に接続するとともに、前記第１，第２のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第３のダイオードを接続し、前記第１，第２のダイオードの接続点と前記第１，第２の直流電源の接続点との間に第４のダイオードを接続してなる第１のハーフブリッジと、前記直列接続された直流電源の正極と負極間に第５，第６のダイオードと第３，第４のスイッチング素子とを直列に接続するとともに、前記第５，第６のダイオードの接続点と前記第１，第２の直流電源の接続点との間に第７のダイオードを接続し、前記第３，第４のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第８のダイオードを接続してなる第２のハーフブリッジとから構成することを特徴とする。
【０００８】
また、請求項２の発明では、第１，第２の直流電源を直列に接続し、この直列接続された直流電源の正極と負極間に第１，第２のスイッチング素子と第１のダイオードを直列に接続するとともに、前記第１，第２のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第２のダイオードを接続した第１のハーフブリッジと、前記直流電源の正極と負極間に第３のダイオードと第３，第４のスイッチング素子を直列接続するとともに、この第３，第４のスイッチング素子の接続点と前記第１，第２の直流電源の接続点との間に第４のダイオードを接続した第２のハーフブリッジとから構成することを特徴とする。
【０００９】
上記請求項１または２の発明においては、前記第２と第３のスイッチング素子を常時オンしておき、前記第１と第４のスイッチング素子を交互にオン・オフ制御して３レベルの正の電位を得、前記第１と第４のスイッチング素子を常時オフしておき、前記第２と第３のスイッチング素子を交互にオン・オフ制御して３レベルの負の電位を得ることができ（請求項３の発明）、または、正の電圧を出力するときは前記第２と第３のスイッチング素子を常時オンし、負の電圧を出力するときは前記第１および第４のスイッチング素子を常時オフし、前記常時オンまたは常時オフしない残りのスイッチング素子をオン・オフ制御することにより、出力電圧の制御を可能とし、スイッチング損失の低減化を図ることことができる（請求項４の発明）。
【００１０】
また、上記請求項１または２の発明においては、前記第２と第３のスイッチング素子をオンし、前記第１と第４スイッチング素子をオフすることにより、スイッチングせずに零電圧を出力し、スイッチング損失の低減化を図ることができ（請求項５の発明）、または、振幅が０〜１の第１のキャリア三角波、振幅が−１〜０の第２のキャリア三角波、この第２のキャリア三角波と１８０°位相がずれた第３のキャリア三角波、前記第１のキャリア三角波と１８０°位相がずれた第４のキャリア三角波を出力電圧指令とそれぞれ比較し、前記第１，２，３，４の各スイッチング素子をオン・オフ制御することすることができる（請求項６の発明）。
【発明の効果】
【００１１】
請求項１，２の発明によれば、低損失，低電流リプルの３レベル電圧可逆チョッパを得ることができる。
請求項３の発明によれば、出力電圧を０，Ｅｄ／２，Ｅｄ、または−Ｅｄ，−Ｅｄ／２，０の３つの電圧レベルで出力できるので、出力電流のリプル成分を大きく低減できる。
請求項４の発明によれば、出力電圧を調整するに当り、一部の半導体スイッチング素子のオン・オフ制御により実現できるから、従来と同容量の電圧可逆チョッパに比べてスイッチング損失を約半分に低減できる。
【００１２】
請求項５の発明によれば、零電圧を出力するに当り半導体スイッチング素子のオン，オフがないので、スイッチング損失を零にすることができる。
請求項６の発明によれば、電圧指令と２段階のキャリア信号との比較により、３レベルのゲート制御信号を簡単に作成できる。
【発明を実施するための最良の形態】
【００１３】
図１はこの発明の実施の形態を示す回路図である。
図１において、１は直流電源であり、２ａと２ｂは分圧コンデンサである。１０はこの発明による３レベル電圧可逆チョッパ、３は負荷装置、４０は３レベル電圧可逆チョッパを制御するためのパルス幅変調（ＰＷＭ）回路である。なお、３レベル電圧可逆チョッパ１０は例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）からなる半導体スイッチング素子１０Ａ〜１０Ｄと、還流ルートを提供するダイオード１０Ｅ〜１０Ｈと、クランプダイオード１０Ｉ〜１０Ｌ等より構成される。なお、半導体スイッチング素子はＩＧＢＴに限らず、ＢＪＴ（バイポーラ接合トランジスタ）またはＭＯＳＦＥＴ（金属酸化膜電界効果トランジスタ）などの自己消弧型半導体スイッチング素子を用いても良い。
【００１４】
図２Ａ〜２Ｄにより、正の直流電圧を出力する場合の動作を説明する。
まず、半導体スイッチング素子１０Ｂと１０Ｃをベタオン（常時オン）しておき、半導体スイッチング素子１０Ａと１０Ｄをオン・オフ制御する。図２Ａで１０Ａと１０Ｄ両方ともオンすると、負荷３は直流電源１に接続され、出力電圧はＥｄとなる。図２Ｂのように１０Ａがオン、１０Ｄがオフすると、同図に点線で示す経路で電流が還流し、出力電圧は直流電圧の半分のＥｄ／２となる。図２Ｃのように、１０Ａがオフ、１０Ｄがオンすると、同図に点線で示す経路で電流が還流し、出力電圧も直流電圧の半分のＥｄ／２となる。図２Ｄのように、１０Ａと１０Ｄ両方ともオフすると、同図に点線で示す経路で電流が還流し、出力電圧は零となる。
【００１５】
以上の説明から分かるように、各半導体スイッチング素子に印加される最大電圧は直流電圧Ｅｄの半分である。これに対し、従来の電圧可逆チョッパでは、各半導体スイッチング素子に印加される最大電圧は直流電圧Ｅｄとなり、同じ定格の半導体スイッチング素子を用いた場合、この発明の方が従来のものに比べて容量が２倍となる。または、従来の電圧可逆チョッパでこの発明と同じ容量の電圧可逆チョッパを構築するには、半導体スイッチング素子を２直列にしなければならない。
【００１６】
以上のように、この発明で正の電圧を出力する場合、０，Ｅｄ／２，Ｅｄの３つの電圧レベルとなり、オン・オフのタイミングを制御することにより、出力電圧を０からＥｄの範囲で調整することができる。また、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの４つの半導体スイッチング素子のうち、１０Ａと１０Ｄの２つだけを交互にオン・オフしているので、同容量の従来型電圧可逆チョッパと比べ、半導体スイッチング素子によるスイッチング損失を半分に低減することができる。
なお、半導体スイッチング素子１０Ａと１０Ｄベタオフ（常時オフ）しておき、１０Ｂと１０Ｃを交互にオン・オフすることにより、３つの電圧レベル（−Ｅｄ，−Ｅｄ／２と０）を出力することができる。
【００１７】
次に、３レベル電圧可逆チョッパのゲート制御信号の生成方法について説明する。以上から明らかなように、出力電圧を調整する場合は、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄの４つの半導体スイッチング素子のオン・オフ制御が必要となる。その各スイッチング素子に対するゲート制御信号の生成回路を、図３（ａ）に示す。これは、コンパレータ４０Ａ，４０Ｂ，４０Ｃ，４０Ｄにより電圧指令Ｖｒｅｆとキャリア三角波信号Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４とを比較し、各スイッチング素子のオン・オフを制御するもので、三角波信号Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４の各波形例を図３（ｂ）に示す。
【００１８】
図４に、正の電圧を出力する場合のゲート制御信号と出力電圧波形を示す。
図４（ａ）は電圧指令Ｖｒｅｆ＝０の場合で、１０Ｂと１０Ｃがベタオンで、１０Ａと１０Ｄがベタオフで、スイッチングせずに零電圧を出力する場合である。
図４（ｂ）は電圧指令Ｖｒｅｆが０〜０．５の場合で、１０Ｂと１０Ｃがベタオンで、１０Ａと１０Ｄがオン・オフし、０〜Ｅｄ／２のパルス電圧を出力する場合である。
【００１９】
図４（ｃ）は電圧指令Ｖｒｅｆが０．５〜１．０の場合で、１０Ｂと１０Ｃがベタオンで、１０Ａと１０Ｄがオン・オフし、Ｅｄ／２〜Ｅｄのパルス電圧を出力する場合である。
以上のように、出力電圧は電圧指令Ｖｒｅｆと比例しており、Ｖｒｅｆを調整することにより、０，Ｅｄ／２，Ｅｄの３つの電圧レベルを出力することができる。
図５は負の電圧を出力する場合のゲート制御信号と出力電圧波形を示す。１０Ａと１０Ｄをベタオフし、１０Ｂと１０Ｃの交互オン・オフにより、出力を−Ｅｄ，−Ｅｄ／２，０の３つの電圧レベルに調整することが可能となる。
【００２０】
図６にこの発明の他の実施の形態を示す。
これは、図１に示すものに対し、ダイオード１０Ｅと１０Ｆとの直列回路を１０Ｅのみ、また、ダイオード１０Ｇと１０Ｈとの直列回路を１０Ｇのみとし、クランプダイオード１０Ｊと１０Ｋを省略した点が特徴である。
【００２１】
こうすることにより、図１と同様の機能を持たせることができ、正の直流電圧を出力する場合は、図２Ａ〜２Ｄでの説明がここでも同様に適用でき、図７Ａ〜７Ｄとして説明することができる。図２Ａ〜２Ｄと図７Ａ〜７Ｄとで点線経路が殆ど同じであることが分かる。
なお、負の直流電圧を出力する場合は、図８Ａ〜８Ｄのようになるが、逆にこの説明は図１で負の直流電圧を出力する場合にも適用することができる。同様に、図1に関する図３，４および５の説明は、図６の場合にも全く同様に適用することができ、機能，作用および効果についても殆ど変わりないものである。
【図面の簡単な説明】
【００２２】
【図１】この発明の実施の形態を示す回路図
【図２Ａ】図１で正の電圧を出力する場合の第１電流経路の説明図
【図２Ｂ】図１で正の電圧を出力する場合の第２電流経路の説明図
【図２Ｃ】図１で正の電圧を出力する場合の第３電流経路の説明図
【図２Ｄ】図１で正の電圧を出力する場合の第４電流経路の説明図
【図３】図１でゲート制御信号を生成する回路構成とキャリア信号波形図
【図４】図１で正の電圧を出力する場合のゲートパルスと出力電圧波形図
【図５】図１で負の電圧を出力する場合のゲートパルスと出力電圧波形図
【図６】この発明の他の実施の形態を示す回路図
【図７Ａ】図６で正の電圧を出力する場合の第１電流経路の説明図
【図７Ｂ】図６で正の電圧を出力する場合の第２電流経路の説明図
【図７Ｃ】図６で正の電圧を出力する場合の第３電流経路の説明図
【図７Ｄ】図６で正の電圧を出力する場合の第４電流経路の説明図
【図８Ａ】図６で負の電圧を出力する場合の第１電流経路の説明図
【図８Ｂ】図６で負の電圧を出力する場合の第２電流経路の説明図
【図８Ｃ】図６で負の電圧を出力する場合の第３電流経路の説明図
【図８Ｄ】図６で負の電圧を出力する場合の第４電流経路の説明図
【図９】電圧可逆チョッパの従来例を示す回路図
【図１０】図９で正の直流電圧を出力する場合の動作説明図
【図１１】図９で負の直流電圧を出力する場合の動作説明図
【図１２】図９で零電圧を出力する場合の動作説明図
【符号の説明】
【００２３】
１…直流電源、２ａ，２ｂ…分圧コンデンサ、１０…３レベル電圧可逆チョッパ、１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ…半導体スイッチング素子、１０Ｅ，１０Ｆ，１０Ｇ，１０Ｈ…ダイオード、１０Ｉ，１０Ｊ，１０Ｋ，１０Ｌ…クランプダイオード、４０…パルス幅変調（ＰＷＭ）回路、４０Ａ，４０Ｂ，４０Ｃ，４０Ｄ…コンパレータ、Ｖｒｅｆ…電圧指令、Ｔｒ１〜Ｔｒ４…三角信号。
【図１】
2007097386.tif 000003
【図２Ａ】
2007097386.tif 000004
【図２Ｂ】
2007097386.tif 000005
【図２Ｃ】
2007097386.tif 000006
【図２Ｄ】
2007097386.tif 000007
【図３】
2007097386.tif 000008
【図４】
2007097386.tif 000009
【図５】
2007097386.tif 000010
【図６】
2007097386.tif 000011
【図７Ａ】
2007097386.tif 000012
【図７Ｂ】
2007097386.tif 000013
【図７Ｃ】
2007097386.tif 000014
【図７Ｄ】
2007097386.tif 000015
【図８Ａ】
2007097386.tif 000016
【図８Ｂ】
2007097386.tif 000017
【図８Ｃ】
2007097386.tif 000018
【図８Ｄ】
2007097386.tif 000019
【図９】
2007097386.tif 000020
【図１０】
2007097386.tif 000021
【図１１】
2007097386.tif 000022
【図１２】
2007097386.tif 000023