(57)【要約】【課題】ＳＭＵやＶＭＵなどの検査ユニットからプローブ先端までの測定系に帯電した電荷を除電し、デバイス破壊が無く、正しい測定値を得る。【解決手段】半導体装置の電極用パッドに接触するプローブ104を有したプローブカード配線を複数備え、プローブカード配線102を半導体検査装置の複数の検査ユニットおよびグランドユニットに接続可能とした構成において、プローブカード配線どうしを電気的に接続するスイッチング素子111を備え、任意の２つ以上のプローブカード配線が、スイッチング素子によって電気的に接続または切断される。すなわち、複数のプローブカード配線の各々に、対応する半導体検査装置の複数の検査ユニットおよびグランドユニットを接続する。次にスイッチング素子をオン状態にして全ての検査ユニットをグランドユニットに同時に接続し、検査ユニットからプローブ先端までの経路を一括で除電する。【選択図】図１
2007205969.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の電極用パッドに接触するプローブを有したプローブカード配線を複数備え、前記プローブカード配線を半導体検査装置の複数の検査ユニットおよびグランドユニットに接続可能とした半導体装置検査用プローブカードであって、
前記プローブカード配線どうしを電気的に接続するスイッチング素子を備え、任意の２つ以上の前記プローブカード配線が、前記スイッチング素子によって電気的に接続または切断されることを特徴とする半導体装置検査用プローブカード。
【請求項２】
前記スイッチング素子によって、半導体装置の検査時に使用される全ての前記プローブカード配線が同時に一括して電気的に接続される請求項１記載の半導体装置検査用プローブカード。
【請求項３】
前記スイッチング素子がリレー回路またはスイッチングＩＣからなる請求項１または２記載の半導体装置検査用プローブカード。
【請求項４】
請求項１記載の半導体装置検査用プローブカードを前記半導体検査装置に装着した半導体検査システムの除電方法であって、
前記複数のプローブカード配線の各々に、対応する前記半導体検査装置の複数の検査ユニットおよびグランドユニットを接続するステップと、
前記スイッチング素子をオン状態にして全ての前記検査ユニットを前記グランドユニットに同時に接続し、前記検査ユニットから前記プローブ先端までの経路を一括で除電する除電ステップとを含む半導体検査システムの除電方法。
【請求項５】
請求項１記載の半導体装置検査用プローブカードを前記半導体検査装置に装着した半導体検査システムの除電方法であって、
前記複数のプローブカード配線の各々に、対応する前記半導体検査装置の複数の検査ユニットおよびグランドユニットを接続するステップと、
前記スイッチング素子をオン状態にして、前記複数の検査ユニットのうちの第１の検査ユニットを前記グランドユニットに接続し、前記第１の検査ユニットから前記第１の検査ユニットに接続された前記プローブ先端までの経路を一括で除電する除電ステップと、
前記第１の検査ユニットの除電が完了した後、前記スイッチング素子をオフ状態にして、前記第１の検査ユニットを前記グランドユニットから切断する切断ステップと、
前記第１の検査ユニットに対して行った除電ステップおよび切断ステップを、前記複数の検査ユニットの残りの検査ユニットに対して順次実施するステップとを含む半導体検査システムの除電方法。
【請求項６】
前記スイッチング素子がリレー回路またはスイッチングＩＣからなる請求項４または５記載の半導体検査システムの除電方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置検査用プローブカードおよびそのプローブカードを使った半導体検査システムの除電方法に関する。
【背景技術】
【０００２】
半導体装置の製造においては、ウェハー上にデバイスを形成する製造工程（以下、前処理工程と称する）終了後にデバイス特性を検査することによって良品ウェハー／不良品ウェハーの判定を行っている。
【０００３】
図７は従来のパラメトリックテストに用いる半導体検査用プローブカードの概略を示したものである。プローブカード本体１０１は中央部が開口されており、プローブカード配線１０２にプローブ１０４が接続されており、これが半導体装置上に形成された電極用パッドに接触し半導体装置の検査を実施する。一方、プローブカード配線１０２のプローブカード外周側に位置した破線の丸で示した１０３部分には半導体検査装置のテストヘッドに具備されたポコピンが接続される。
【０００４】
図６（ａ）は、上記テストヘッドを下から見たものである。ポコピン５２はテストヘッド本体５１に円周上に配置されており、各々のポコピンがプローブカードと接触できるように図７のプローブカード配線１０２がパターニングされていることは言うまでもない。
【０００５】
図６（ｂ）は、上記テストヘッドの断面を模式的に示したものである。ポコピン５２はテストヘッド本体５１の内部でスイッチングマトリクス５３に接続されている。
【０００６】
半導体検査装置は、パラメトリックテストを実施するために、電圧・電流源／電圧・電流計を具備したＳＭＵ（Source Measure Unitの略）１３１〜１３４や電圧測定専用のＶＭＵ（Voltage Measure Unit）１３５,１３６、接地回路であるＧＮＤＵ（Ground Unit）１３７を装備しており、テストヘッド本体５１内に内蔵、もしくはテストヘッド本体５１の入出力インターフェースを介してテストヘッド本体５１外部から接続される構成となっている。
【０００７】
ＳＭＵ、ＶＭＵ、ＧＮＤＵはテストヘッド本体５１内のスイッチングマトリクス５３に接続されており、スイッチングマトリクスのリレー回路により所望のポコピン５２と接続することができる。よって、スイッチングマトリクス５３を適切に操作することによって、ＳＭＵ、ＶＭＵ、ＧＮＤＵと所望のプローブと直結することができ、半導体装置を検査することができる。
【０００８】
ところが、ウェハープローバ装置による半導体ウェハーの搬送動作や、プローブと検査パッドの接触動作、プローブカードの取替え動作などによりプローブカードが帯電してしまい、デバイス特性測定時に影響を受けてしまう場合がある。
【０００９】
プローブカードに帯電した電荷を除電する方法として、ウェハープローバ装置に除電シートを貼り、プローブを除電シートと接触させることでプローブカードに帯電した電荷を除電する方法が提案されている（例えば、特許文献１参照）。この方法では、実際にはプローブ先端をクリーニングする針先研磨板上に除電シートを貼って対応することになる。
【特許文献１】特開２００３−１００８２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、上記の除電方法では針先研磨板が除電シートで覆われてしまうために、検査パッドと接触して金属くずなどが付着したプローブ先端をクリーニングすることができない。プローブ先端が汚れたまま検査すると、プローブ間のショートや検査パッドとの接触抵抗が大きくなり、正常な検査ができなくなる。
【００１１】
そこで、半導体検査装置が持っているＧＮＤＵをスイッチングマトリクスにより所望のプローブと接続すれば、プローブカードに帯電した電荷を除電でき、針先研磨板に除電シートを貼らなくてよいため、針先クリーニングも可能となる。
【００１２】
しかしながら、このような対策を行なってもなお、ＳＭＵやＶＭＵ回路からスイッチングマトリクスにいたる経路が帯電してしまうという課題がある。ＳＭＵやＶＭＵ回路からスイッチングマトリクスにいたる経路が帯電した状態で、特に低抵抗なデバイスを測定しようとした場合、検査パッドにプローブを接触させ、次にスイッチングマトリクスでＳＭＵもしくはＶＭＵとプローブを接続した瞬間に帯電した電荷が検査デバイスに瞬時に流れ込み、デバイスを破壊してしまう。
【００１３】
一方、半導体検査装置のＳＭＵやＶＭＵはスイッチングマトリクス経由で直接ＧＮＤＵに接続することができない。なぜならば、直接検査ユニット同士を接続した場合には、誤って電圧印加すると大電流が検査ユニットに流れてしまい、検査ユニットを破壊してしまう恐れがあるためであり、したがって構造上接続不可能となっている。よって、検査ユニットそのものを除電することができないという課題が存在する。
【００１４】
したがって、本発明の目的は、上記課題に鑑みてなされたものであり、ＳＭＵやＶＭＵなどの検査ユニットからプローブ先端までの測定系に帯電した電荷を除電し、デバイス破壊が無く、正しい測定値が得られる半導体装置検査用プローブカードおよびそのプローブカードを使った半導体検査システムの除電方法を提供することである。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために、本発明の請求項１記載の半導体装置検査用プローブカードは、半導体装置の電極用パッドに接触するプローブを有したプローブカード配線を複数備え、プローブカード配線を半導体検査装置の複数の検査ユニットおよびグランドユニットに接続可能とした半導体装置検査用プローブカードであって、プローブカード配線どうしを電気的に接続するスイッチング素子を備え、任意の２つ以上のプローブカード配線が、スイッチング素子によって電気的に接続または切断される。
【００１６】
請求項２記載の半導体装置検査用プローブカードは、請求項１記載の半導体装置検査用プローブカードにおいて、スイッチング素子によって、半導体装置の検査時に使用される全てのプローブカード配線が同時に一括して電気的に接続される。
【００１７】
請求項３記載の半導体装置検査用プローブカードは、請求項１または２記載の半導体装置検査用プローブカードにおいて、スイッチング素子がリレー回路またはスイッチングＩＣからなる。
【００１８】
請求項４記載の半導体検査システムの除電方法は、請求項１記載の半導体装置検査用プローブカードを半導体検査装置に装着した半導体検査システムの除電方法であって、複数のプローブカード配線の各々に、対応する半導体検査装置の複数の検査ユニットおよびグランドユニットを接続するステップと、スイッチング素子をオン状態にして全ての検査ユニットをグランドユニットに同時に接続し、検査ユニットからプローブ先端までの経路を一括で除電する除電ステップとを含む。
【００１９】
請求項５記載の半導体検査システムの除電方法は、請求項１記載の半導体装置検査用プローブカードを前記半導体検査装置に装着した半導体検査システムの除電方法であって、複数のプローブカード配線の各々に、対応する半導体検査装置の複数の検査ユニットおよびグランドユニットを接続するステップと、スイッチング素子をオン状態にして、複数の検査ユニットのうちの第１の検査ユニットをグランドユニットに接続し、第１の検査ユニットから第１の検査ユニットに接続されたプローブ先端までの経路を一括で除電する除電ステップと、第１の検査ユニットの除電が完了した後、スイッチング素子をオフ状態にして、第１の検査ユニットをグランドユニットから切断する切断ステップと、第１の検査ユニットに対して行った除電ステップおよび切断ステップを、複数の検査ユニットの残りの検査ユニットに対して順次実施するステップとを含む。
【００２０】
請求項６記載の半導体検査システムの除電方法は、請求項４または５記載の半導体検査システムの除電方法において、スイッチング素子がリレー回路またはスイッチングＩＣからなる。
【発明の効果】
【００２１】
本発明の請求項１記載の半導体装置検査用プローブカードによれば、プローブカード配線どうしを電気的に接続するスイッチング素子を備え、任意の２つ以上のプローブカード配線が、スイッチング素子によって電気的に接続または切断されるので、任意のプローブ先端から半導体検査装置の検査ユニットまでの経路をグランドユニットに接続することができる。このため、上記経路上に帯電した電荷を除電することができ、デバイス破壊がなく、正しい測定値を得ることが可能となる。
【００２２】
請求項２では、請求項１記載の半導体装置検査用プローブカードにおいて、スイッチング素子によって、半導体装置の検査時に使用される全てのプローブカード配線が同時に一括して電気的に接続されることが好ましい。これにより、全検査ユニットを同時にグランドユニットに接続して一括で除電することができる。このため、除電に要する時間が短く、検査速度にも大きな影響はない。
【００２３】
請求項３では、請求項１または２記載の半導体装置検査用プローブカードにおいて、スイッチング素子がリレー回路またはスイッチングＩＣからなることが好ましい。
【００２４】
本発明の請求項４記載の半導体検査システムの除電方法によれば、複数のプローブカード配線の各々に、対応する半導体検査装置の複数の検査ユニットおよびグランドユニットを接続するステップと、スイッチング素子をオン状態にして全ての検査ユニットをグランドユニットに同時に接続し、検査ユニットからプローブ先端までの経路を一括で除電する除電ステップとを含むので、半導体検査装置の検査ユニットからプローブ先端にいたる経路に帯電した電荷を除電することが可能であり、デバイス破壊が無く、正しい測定値を得ることが可能となる。また、全検査ユニットを同時にグランドユニットに接続して一括で除電しているため除電に要する時間が短く、検査速度にも大きな影響はない。
【００２５】
本発明の請求項５記載の半導体検査システムの除電方法によれば、複数のプローブカード配線の各々に、対応する半導体検査装置の複数の検査ユニットおよびグランドユニットを接続するステップと、スイッチング素子をオン状態にして、複数の検査ユニットのうちの第１の検査ユニットをグランドユニットに接続し、第１の検査ユニットから第１の検査ユニットに接続されたプローブ先端までの経路を一括で除電する除電ステップと、第１の検査ユニットの除電が完了した後、スイッチング素子をオフ状態にして、第１の検査ユニットをグランドユニットから切断する切断ステップと、第１の検査ユニットに対して行った除電ステップおよび切断ステップを、複数の検査ユニットの残りの検査ユニットに対して順次実施するステップとを含むので、半導体検査装置の検査ユニットからプローブ先端にいたる経路に帯電した電荷を除電することが可能であり、デバイス破壊が無く、正しい測定値を得ることが可能となる。また、高電圧に帯電した特定のユニットがあって、その他の正常な検査ユニットと同時に接続して除電しようとした場合、高電圧に帯電した検査ユニットから正常な検査ユニットに瞬間的に大電流が流れ込み、正常な検査ユニットにダメージを与えることも予想されるが、上記のように検査ユニットを一つずつグランドユニットに接続し、逐次型の除電を行うため、正常な検査ユニットにダメージを与えることなく除電することができる。
【００２６】
請求項６では、請求項４または５記載の半導体検査システムの除電方法において、スイッチング素子がリレー回路またはスイッチングＩＣからなることが好ましい。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
本発明の第１の実施形態にかかる半導体装置検査用プローブカードについて、図１に基づいて説明する。
【００２８】
図１は、プローブカード上にスイッチング素子としてリレーを用いた場合の概略図の一例である。
【００２９】
プローブカード本体１０１は中央部が開口されており、プローブカード配線１０２にプローブ１０４が接続されており、これが半導体装置上に形成された電極用パッドに接触して半導体装置の検査を実施する。
【００３０】
一方、プローブカード配線１０２のプローブカード外周側に位置した破線の丸で示した１０３部分には半導体検査装置のテストヘッドに具備されたポコピンが接続される。半導体検査装置は、図６に示したように、パラメトリックテストを実施するためにポコピン５２を介してプローブカード配線１０２に接続される複数の検査ユニットおよびグランドユニットを有する。この場合、電圧・電流源／電圧・電流計を具備したＳＭＵ１３１〜１３４や電圧測定専用のＶＭＵ１３５,１３６、接地回路であるＧＮＤＵ１３７を装備しており、テストヘッド本体５１内に内蔵、もしくはテストヘッド本体５１の入出力インターフェースを介してテストヘッド本体５１外部から接続される構成となっている。本実施形態ではプローブカード配線１０２が２０本あるが、それぞれを識別するために１から２０の数字を割り振っている。本実施形態の一例では３から９番のプローブカード配線１０２にプローブ１０４が接続されている。なお、本実施形態では２から１１番以外の配線は使っていない。
【００３１】
また、プローブカード配線１０２どうしを電気的に接続するスイッチング素子を備え、任意の２つ以上のプローブカード配線１０２が、スイッチング素子によって電気的に接続または切断される。ここでは、３から１０番のプローブカード配線１０２の間に隣どうしのプローブカード配線を接続するためのスイッチング素子としてリレー回路１１１が合計７個設けてあり、それぞれはプローブカード配線１０２の３から１０番に配線で接続されている。これらのリレー回路をオン／オフさせるための端子が２番、１１番のプローブカード配線１０２に割り当てられており（それぞれリレー回路オン／オフ端子１１２，１１３）、リレー回路１１１のオン／オフ制御用の端子に配線により接続されている。
【００３２】
以上の構成のプローブカードを用いることによって、例えばプローブカード配線１０２の１０番にＧＮＤＵを、プローブカード配線１０２の３番から９番に検査ユニットを接続すると、リレー回路１１１を介して検査ユニットとＧＮＤＵを接続することが可能となり、検査ユニットからスイッチングマトリクスを介してプローブ先端にいたる経路に帯電した電荷を除電することが可能になる。
【００３３】
次に、本実施形態にかかる半導体検査システムの除電方法について、図２に基づいて説明する。
【００３４】
まず、上記した構成のプローブカードを半導体検査装置のテストヘッドに接続する。上記のテストヘッドは、図６に示したように４つのＳＭＵ１３１〜１３４、２つのＶＭＵ１３５,１３６、ＧＮＤＵ１３７が接続されており、スイッチングマトリクス５３、ポコピン５２を介して上記プローブカードに接続される。
【００３５】
次に、スイッチングマトリクス５３を操作することにより、図２（ａ）に示すようにＳＭＵ１３１〜１３４をプローブカード配線１０２の３〜６番に、ＶＭＵ１３５，１３６はプローブカード配線１０２の８，９番に、ＧＮＤＵはプローブカード配線１０２の１０番に、それぞれ接続する。また、リレー回路オン／オフ端子１１３はグランド１１５に接続する。さらに、リレー回路オン／オフ端子１１２はリレー回路１１１を動作させるための電源１１４に接続する。
【００３６】
なお、電源１１４およびグランド１１５は、半導体検査装置外部から供給されてもよいし、電源１１４は半導体検査装置が持つＳＭＵを、グランド１１５はスイッチングマトリクス５３にあるＧＮＤＵを用いて接続してもかまわない。このように、ＳＭＵやＧＮＤＵを使えば、すべて半導体検査装置のプログラムから制御することが可能になる。
【００３７】
次に、スイッチ１１６をオンにして、リレー回路１１１をオンさせる。すると、図２（ｂ）に示すようにプローブカード配線１０２の３から１０番がすべてリレー回路１１１を介して電気的に接続された状態になり、ＳＭＵ１３１〜１３４やＶＭＵ１３５,１３６が一括でＧＮＤＵ１３７に接続されることになる。
【００３８】
次に、スイッチ１１６をオフにすることでリレー回路１１１もオフとなり、図２（ａ）のように、プローブカード配線１０２の３から１０番が電気的に接続されない状態となり、半導体装置の検査を開始することが可能となる。
【００３９】
以上の構成により、検査ユニットからスイッチングマトリクスを介しプローブ先端にいたる経路に帯電した電荷を除電することが可能であり、デバイス破壊が無く、正しい測定値を得ることが可能となる。
【００４０】
また、本実施形態における除電方法では、全検査ユニットを同時にＧＮＤＵに接続して一括で除電しているため除電に要する時間が短く、検査速度にも大きな影響はない。
【００４１】
なお、本実施形態においては、リレー回路を用いて半導体装置の検査時に使用される全てのプローブカード配線を電気的に接続する場合について説明したが、これに限定されるものではなく、目的に応じて任意の２つ以上のプローブカード配線を接続しても構わない。
（第２の実施形態）
本発明の第２の実施形態にかかる半導体装置検査用プローブカードについて、図３に基づいて説明する。
【００４２】
図３は、スイッチング素子として１チップ化されたスイッチングＩＣを用いた場合の概略図の一例である。
【００４３】
プローブカード本体１０１は中央部が開口されており、プローブカード配線１０２にプローブ１０４が接続されており、これが半導体装置上に形成された電極用パッドに接触して半導体装置の検査を実施する。
【００４４】
一方、プローブカード配線１０２のプローブカード外周側に位置した破線の丸で示した１０３部分には半導体検査装置のテストヘッドに具備されたポコピンが接続される。半導体検査装置は、図６に示したように、パラメトリックテストを実施するためにポコピン５２を介してプローブカード配線１０２に接続される複数の検査ユニットおよびグランドユニットを有する。この場合、電圧・電流源／電圧・電流計を具備したＳＭＵ１３１〜１３４や電圧測定専用のＶＭＵ１３５,１３６、接地回路であるＧＮＤＵ１３７を装備しており、テストヘッド本体５１内に内蔵、もしくはテストヘッド本体５１の入出力インターフェースを介してテストヘッド本体５１外部から接続される構成となっている。本実施形態ではプローブカード配線１０２が２０本あるが、それぞれを識別するために１から２０の数字を割り振っている。本実施形態の一例では３から９番のプローブカード配線１０２にプローブ１０４が接続されている。
【００４５】
また、プローブカード配線１０２どうしを電気的に接続するスイッチング素子を備え、任意の２つ以上のプローブカード配線１０２が、スイッチング素子によって電気的に接続または切断される。ここでは、スイッチングＩＣ１２１がプローブカード上に取り付けられており、プローブカード配線１０２の３から１０番に配線１２２で接続されている。スイッチングＩＣ１２１はスイッチングＩＣ用信号配線１２５から入力される信号によって、任意のプローブカード配線１０２どうしを接続する機能を有している。もちろん、全てのプローブカード配線１０２どうしを同時に一括して接続しても構わない。スイッチングＩＣを動作させる電源は、スイッチング配線用電源配線１２３,１２４から供給される。
【００４６】
以上の構成のプローブカードを用いることによって、例えばプローブカード配線１０２の１０番にＧＮＤＵを、プローブカード配線１０２の３番から９番に検査ユニットを接続すると、スイッチングＩＣ１２１を介して検査ユニットとＧＮＤＵを接続することが可能となり、検査ユニットからスイッチングマトリクスを介してプローブ先端にいたる経路に帯電した電荷を除電することが可能になる。
【００４７】
次に、本実施形態にかかる半導体検査システムの除電方法について、図４および図５に基づいて説明する。
【００４８】
まず、上記した構成のプローブカードを半導体検査装置のテストヘッドに接続する。上記のテストヘッドは、図６に示したように４つのＳＭＵ１３１〜１３４、２つのＶＭＵ１３５,１３６、ＧＮＤＵ１３７が接続されており、スイッチングマトリクス５３、ポコピン５２を介して上記プローブカードに接続される。
【００４９】
次に、スイッチングマトリクス５３を操作することにより、図４（ａ）に示すようにＳＭＵ１３１〜１３４をプローブカード配線１０２の３〜６番に、ＶＭＵ１３５,１３６はプローブカード配線１０２の８，９番に、ＧＮＤＵ１３７はプローブカード配線１０２の１０番に、それぞれ接続する。また、スイッチングＩＣ用電源配線１２４はグランド１２８に接続する。さらに、スイッチングＩＣ用電源配線１２３はスイッチングＩＣ１２１を動作させるための電源１２６に接続する。
【００５０】
なお、電源１２６およびグランド１２８は、半導体検査装置外部から供給されてもよいし、電源１２６は半導体検査装置が持つＳＭＵを、グランド１２８は、スイッチングマトリクス５３にあるＧＮＤＵを用いて接続してもかまわない。このように、ＳＭＵやＧＮＤＵを使えば、すべて半導体検査装置のプログラムから制御することが可能になる。
【００５１】
次に、スイッチングＩＣ用信号配線１２５に信号１２７を入力し、プローブカード配線１０２の３番と１０番をスイッチングＩＣ１２１内部で電気的に接続させる。すると、図４（ｂ）に示すようにプローブカード配線１０２の３番に接続されているプローブ１０４からＳＭＵ１３１までの経路がすべてＧＮＤＵ１３７に接続されることになり、経路上に帯電した電荷が除電経路１５１を通ってＧＮＤＵ１３７に抜け、除電される。
【００５２】
次に、スイッチングＩＣ用信号配線１２５に異なる信号１２７を入力し、プローブカード配線１０２の４番と１０番をスイッチングＩＣ１２１内部で電気的に接続させる。すると、図５（ａ）に示すようにプローブカード配線１０２の４番に接続されているプローブ１０４からＳＭＵ１３２までの経路がすべてＧＮＤＵ１３７に接続されることになり、経路上に帯電した電荷が除電経路１５２を通ってＧＮＤＵ１３７に抜け、除電される。
【００５３】
このようにして、スイッチングＩＣ用信号配線１２５に次々に異なる信号を入力させることによって残りのプローブカード配線１０２の５から８番を順次プローブカード配線１０に接続して除電を行う。
【００５４】
最後に、図５（ｂ）のようにＶＭＵ１３６とＧＮＤＵ１３７が接続され、電荷が除電経路１５８を通って除電され、すべてのプローブとＳＭＵ、ＶＭＵが除電されたことになる。
【００５５】
次に、スイッチングＩＣ用信号配線１２５の信号入力を止めることによって、スイッチングＩＣ１２１内部が電気的にオフとなり、プローブカード配線１０２の３から１０番はお互いに接続されない状態となり、半導体装置の検査を開始することが可能となる。
【００５６】
以上の構成により、検査ユニットからスイッチングマトリクスを介しプローブ先端にいたる経路に帯電した電荷を除電することが可能であり、デバイス破壊が無く、正しい測定値を得ることが可能となる。
【００５７】
また、本実施形態における除電方法では、検査ユニットを１つずつＧＮＤＵに接続し、逐次型の除電を行っているが、全配線を一括で接続できるスイッチングＩＣを用いれば全検査ユニットを同時に除電することができ、除電に要する時間が短く、検査速度にも大きな影響はない。
【００５８】
なお、高電圧に帯電した特定の検査ユニットがあって、その他の正常な検査ユニットと同時に接続して除電しようとした場合、高電圧に帯電した検査ユニットから正常な検査ユニットに瞬間的に大電流が流れ込み、正常な検査ユニットにダメージを与えることも予想される。このような場合には、本実施形態におけるスイッチングＩＣを用いた逐次型の除電を行えば各々の測定ユニットを独立に除電するため、正常な検査ユニットにダメージを与えることなく除電することができる。
【産業上の利用可能性】
【００５９】
本発明の半導体装置検査用プローブカードおよびそのプローブカードを使った半導体検査システムの除電方法は、検査ユニットからスイッチングマトリクスを介しプローブ先端にいたる経路に帯電した電荷を除電することが可能であり、デバイス破壊が無く、正しい測定値が得られるものであり、パラメトリックテスターやウェハーオートプローバから構成される半導体装置検査システムを用いた半導体ウェハー検査等に有用である。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態に係る半導体装置検査用プローブカードの概略図であり、プローブカード上にスイッチング素子としてリレーを用いた場合である。
【図２】本発明の第１の実施形態に係る半導体検査システムの除電方法を示す説明図である。
【図３】本発明の第２の実施形態に係る半導体装置検査用プローブカードの概略図であり、スイッチング素子として１チップ化されたスイッチングＩＣを用いた場合である。
【図４】本発明の第２の実施形態に係る半導体検査システムの除電方法を示す説明図である。
【図５】本発明の第２の実施形態に係る半導体検査システムの除電方法を示す説明図である。
【図６】（ａ）は半導体検査装置のテストヘッドを下から見た概略図であり、（ｂ）は前記テストヘッドの断面構造を模式図である。
【図７】従来の半導体装置検査用プローブカードの概略図である。
【符号の説明】
【００６１】
５１  テストヘッド本体
５２  ポコピン
５３  スイッチングマトリクス
１０１  プローブカード本体
１０２  プローブカード配線
１０３  テストヘッドポコピン接続場所
１０４  プローブ
１１１  リレー回路
１１２  リレー回路オン／オフ端子１
１１３  リレー回路オン／オフ端子２
１１４  リレー回路オン／オフ用電源
１１５  グランド
１１６  スイッチ
１２１  スイッチングＩＣ
１２２  スイッチング素子−プローブカード配線接続用配線
１２３  スイッチングＩＣ用電源配線１
１２４  スイッチングＩＣ用電源配線２
１２５  スイッチングＩＣ用信号配線
１２６  スイッチングＩＣ用電源
１２７  スイッチングＩＣ用信号
１２８  グランド
１３１〜１３４  ＳＭＵ
１３５，１３６  ＶＭＵ
１３７  ＧＮＤＵ
１５１，１５２，１５８  除電経路
【図１】
2007205969.tif 000003
【図２】
2007205969.tif 000004
【図３】
2007205969.tif 000005
【図４】
2007205969.tif 000006
【図５】
2007205969.tif 000007
【図６】
2007205969.tif 000008
【図７】
2007205969.tif 000009