(57)【要約】【課題】一つのオペアンプ２と複数の抵抗と一つのリアクタンス素子からなるアクティブオールパス形９０度遅相回路の使用で回路構成を著しく簡素化でき、抵抗の抵抗値の調整でキャパシタンス値を変化できるアクティブキャパシタを提供する。【解決手段】オペアンプ２とその反転入力端と入力端子１間に接続された第１抵抗３とその非反転入力端と入力端子１間に接続された第２抵抗４とその出力端と反転入力端間に接続された第３抵抗５とその非反転入力端と接地点間に接続されたキャパシタ６とからなるアクティブオールパス形９０度遅相回路と、アクティブオールパス形９０度進相回路の入出力端子間に接続された第１乃至第３抵抗３、４、５の各抵抗値及びキャパシタ６のインピーダンス値よりも十分に低い抵抗値を有する第４抵抗７を備え、入力端子と接地点間に等価キャパシタを得ている。【選択図】図１。
2007221444.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、オペアンプと前記オペアンプの反転入力端と前記入力端子との間に接続された第１抵抗と前記オペアンプの非反転入力端と前記入力端子との間に接続された第２抵抗と前記オペアンプの出力端と反転入力端との間に接続された第３抵抗と前記オペアンプの非反転入力端と接地点間に接続されたキャパシタとにより構成されたアクティブオールパス形９０度遅相回路と、前記アクティブオールパス形９０度遅相回路の入出力端子間に接続された前記第１乃至第３抵抗の各抵抗値及び前記キャパシタのインピーダンス値よりも十分に低い抵抗値を有する第４抵抗とを備え、前記入力端子と接地点間に等価キャパシタンスを得ていること特徴とするアクティブキャパシタ。
【請求項２】
入力端子と、オペアンプと前記オペアンプの反転入力端と前記入力端子との間に接続された第１抵抗と前記オペアンプの非反転入力端と前記入力端子との間に接続されたインダクタと前記オペアンプの出力端と反転入力端との間に接続された第２抵抗と前記オペアンプの非反転入力端と接地点間に接続された第３抵抗とにより構成されたアクティブオールパス形９０度遅相回路と、前記アクティブオールパス形９０度遅相回路の入出力端子間に接続された前記第１乃至第３抵抗の各抵抗値及び前記インダクタのインピーダンス値よりも十分に低い抵抗値を有する第４抵抗とを備え、前記入力端子と接地点間に等価キャパシタを得ていることを特徴とするアクティブキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブキャパシタに係り、特に、１つのオペアンプと複数個の抵抗と１個のリアクタンス素子とを用い、入力端子間に可変容量値を得ることができるアクティブキャパシタに関する。
【背景技術】
【０００２】
一般に、ローパスフィルタやハイパスフィルタにおいては、そのカットオフ周波数を変化させるとき、また、バンドパスフィルタやバンド阻止フィルタにおいては、その通過帯域や阻止帯域を変化させるときに、これらのフィルタに使用されているキャパシタの容量値を可変させる必要がある。このような場合、１０００ｐＦ程度またはそれ以上の比較的大容量のキャパシタを必要とする際には、予め必要な容量値を備えた固定容量値のキャパシタを複数個用意しておき、必要に応じてこれらのキャパシタの回路接続状態を切り替えて所望の容量値を得るようにしており、一方、１０００ｐＦ程度またはそれ以下の比較的小容量のキャパシタを必要とする際には、キャパシタに可変容量ダイオードを用い、可変容量ダイオードに供給するバイアス駆動電圧を変化させることにより、所望の容量値を得るようにしていた。
【特許文献１】引用する特許文献なし
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、予め必要な容量値を備えた固定容量値のキャパシタを複数個用意しておき、必要に応じてこれらのキャパシタの回路接続状態を切り替えて所望の容量値を得る手段は、予め必要とする容量値に設定した固定容量のキャパシタを多数用意しておかねばならず、その際に固定容量のキャパシタの個数が多くなれば、その分これらのキャパシタの回路接続状態を切り替える切替回路が複雑になるだけでなく、急に今までの容量値と異なる容量値のキャパシタが必要になったとしても、その容量値を急に得ることができないことになる。また、キャパシタとして可変容量ダイオードを使用する手段は、可変容量ダイオードに供給するバイアス駆動電圧と可変容量ダイオードの接合容量値との変化関係が直線状ではないため、予め可変容量ダイオードの非線形特性を求めておく必要があり、使用時に求めた非線形特性から換算して必要なバイアス駆動電圧を得る必要があり、所望の容量値を得る場合に煩雑な操作が必要になる。
【０００４】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、単一のオペアンプと複数個の抵抗と単一のリアクタンス素子からなるアクティブオールパス形９０度遅相回路を用いることにより回路構成を著しく簡素化することができ、一つの抵抗の抵抗値の調整によりそのキャパシタンス値を変化できるアクティブキャパシタを提供することにある。
【課題を解決するための手段】
【０００５】
前記目的を達成するために、本発明によるアクティブキャパシタは、入力端子と、オペアンプとオペアンプの反転入力端と入力端子との間に接続された第１抵抗とオペアンプの非反転入力端と入力端子との間に接続された第２抵抗とオペアンプの出力端と反転入力端との間に接続された第３抵抗とオペアンプの非反転入力端と接地点間に接続されたキャパシタとにより構成されたアクティブオールパス形９０度遅相回路と、アクティブオールパス形９０度遅相回路の入出力端子間に接続された第１乃至第３抵抗の各抵抗値及びキャパシタのインピーダンス値よりも十分に低い抵抗値を有する第４抵抗とを備え、入力端子と接地点間に等価キャパシタを得ている第１の構成手段を備える。
【０００６】
また、前記目的を達成するために、本発明によるアクティブキャパシタは、入力端子と、オペアンプとオペアンプの反転入力端と入力端子との間に接続された第１抵抗とオペアンプの非反転入力端と入力端子との間に接続されたインダクタとオペアンプの出力端と反転入力端との間に接続された第２抵抗とオペアンプの非反転入力端と接地点間に接続された第３抵抗とにより構成されたアクティブオールパス形９０度遅相回路と、アクティブオールパス形９０度遅相回路の入出力端子間に接続された第１乃至第３抵抗の各抵抗値及びキャパシタのインピーダンス値よりも十分に低い抵抗値を有する第４抵抗とを備え、入力端子と接地点間に等価キャパシタを得ている第２の構成手段を備える。
【０００７】
前記第１の構成手段及び第２の構成手段は、次のような構成原理に基づいて得られたものである。すなわち、キャパシタは、加えられた電圧の位相に対して流れる電流の位相が９０度進んでいるものであり、これらの位相状態と同じ位相状態を呈する回路を、オペアンプ、キャパシタ、抵抗を用いて構成するか、または、オペアンプ、インダクタ、抵抗を用いて構成したものである。このような回路は、入力信号を９０度遅相させるアクティブオールパス形９０度遅相回路を形成した後、アクティブオールパス形９０度遅相回路から出力された出力信号を用いて、入力端子からアクティブオールパス形９０度遅相回路に流入する電流を制御するような構成にすればよく、それにより入力端子間にアクティブキャパシタを得ることができる。
【発明の効果】
【０００８】
以上、詳細に述べたように、本発明によるアクティブキャパシタによれば、単一のオペアンプと複数個の抵抗と単一のリアクタンス素子からなるアクティブオールパス形９０度遅相回路と、その入出力間に接続した小さい抵抗値を持つ抵抗とを用いてアクティブキャパシタを構成しているので、その回路構成を著しく簡素化したものにすることができるだけでなく、複数の抵抗の中の一つの抵抗の抵抗値の調整により広範囲に変化するキャパシタンス値を得ることができるという効果がある。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を図面を参照して説明する。
【００１０】
図１は、本発明によるアクティブキャパシタの第１の実施の形態を示すもので、その回路構成を示す回路図である。
【００１１】
図１に図示されるように、第１の実施の形態によるアクティブキャパシタは、入力端子１（１）、１（２）と、オペアンプ２と、第１抵抗３と、第２抵抗４と、第３抵抗５と、キャパシタ６と、第４抵抗７とからなっている。そして、オペアンプ２は、反転入力端（−）と入力端子１（１）間に第１抵抗３が接続され、非反転入力端（＋）と入力端子１（１）間に第２抵抗４が接続され、出力端と反転入力端（−）間に第３抵抗５が接続され、非反転入力端（＋）と接地点間にキャパシタ６が接続される。また、第４抵抗７は、オペアンプ２の出力端と入力端子１（１）間に接続される。この場合、オペアンプ２と第１抵抗３と第２抵抗４と第３抵抗５とキャパシタ６とからなる回路部分は、使用される全周波数帯域の信号を通過させるアクティブオールパス形９０度遅相回路を構成している。
【００１２】
前記構成において、入力端子１（１）、１（２）間に印加される入力駆動電圧をＶ1 、オペアンプ２の出力に発生する出力電圧をＶ2 、第１抵抗３の抵抗値をＲ1 、第２抵抗の抵抗値をＲ0 、第３抵抗５の抵抗値をＲ2 、キャパシタ６の容量値をＣ0 、第４抵抗７の抵抗値をｒとし、第１抵抗３の抵抗値Ｒ1 と第３抵抗５の抵抗値Ｒ2 とを等しく（Ｒ1 ＝Ｒ2 ）選択したとき、前記構成に係るアクティブキャパシタにおいては、下記式（１）が成立する。
【００１３】
すなわち、アクティブオールパス形９０度遅相回路における伝達関数Ｖ2 ／Ｖ1 は、ｓをラプラス変換子とすれば、下記式（１）に示されるように、
【数１】
2007221444.tif 000003
【００１４】
となる。
【００１５】
ここに用いられるアクティブオールパス形９０度遅相回路は、式（１）によって示されるように、全使用周波数に対してオールパス特性を有しており、周波数ω＝１／Ｃ0 Ｒ0 のところで丁度−９０度移相するようになる。
【００１６】
また、この第１の実施の形態によるアクティブキャパシタにおいて、第４抵抗７の抵抗値ｒを、第１抵抗３の抵抗値Ｒ1 、第２抵抗４の抵抗値Ｒ0 、第３抵抗５の抵抗値Ｒ2 、キャパシタ６の容量値１／ｓＣ0 に比べてかなり小さい抵抗値に設定すると、入力端子１（１）、１（２）間に印加される駆動電圧Ｖ1 に基づく電流ｉは、殆ど抵抗値ｒの第４抵抗７を流れるようになり、その電流ｉは次式（２）に示されるように、
【数２】
2007221444.tif 000004
【００１７】
となる。
【００１８】
これらの式（１）、（２）から第１の実施の形態によるアクティブキャパシタの入力インピーダンスＶ1 ／ｉを求めれば、次式（３）に示されるように、
【数３】
2007221444.tif 000005
【００１９】
となる。
【００２０】
このように、第１の実施の形態によるアクティブキャパシタは、等価キャパシタンスＣ1 として、第２抵抗４の抵抗値Ｒ0 とキャパシタ６の容量値値Ｃ0 と第４抵抗７の抵抗値ｒを用いて表せば、Ｃ1 ＝２Ｃ0 Ｒ0 ／ｒとなり、そのときの抵抗分はｒ／２になる。ここで、アクティブキャパシタの一例として、キャパシタ６の容量値Ｃ0 を０．０１μＦ、第２抵抗４の抵抗値Ｒ0 を１０ｋΩ、第４抵抗７の抵抗値ｒを２Ωとしたとき、等価キャパシタンスＣ1 として１００μＦを得ることができる。また、キャパシタ６の容量値Ｃ0 を１０ｐＦとし、第２抵抗４の抵抗値Ｒ0 を１ｋΩから５００ｋΩまで可変させれば、等価キャパシタンスＣ1 を０．０１μＦから５μＦまで連続的に変化させることができ、この等価キャパシタンスＣ1 は第２抵抗４の抵抗値Ｒ0 に比例した値になっている。
【００２１】
次に、図２は、本発明によるアクティブキャパシタの第２の実施の形態を示すもので、その回路構成を示す回路図である。
【００２２】
図２に図示されるように、第２の実施の形態によるアクティブキャパシタは、入力端子１（１）、１（２）と、オペアンプ２と、第１抵抗３と、インダクタ８と、第３抵抗５（請求項２における第２抵抗に該当する）と、第５抵抗９（請求項２における第３抵抗に該当する）と、第４抵抗７とからなっている。そして、オペアンプ２は、反転入力端（−）と入力端子１（１）間に第１抵抗３が接続され、非反転入力端（＋）と入力端子１（１）間にインダクタ８が接続され、出力端と反転入力（−）端間に第３抵抗５が接続され、非反転入力端（＋）と接地点間に第５抵抗９が接続される。また、第４抵抗７は、オペアンプ２の出力端と入力端子１（１）間に接続される。この場合も、オペアンプ２と第１抵抗３とインダクタ８と第２抵抗５と第５抵抗８とからなる回路部分は、使用される全周波数帯域の信号を通過させるアクティブオールパス形９０度遅相回路を構成している。
【００２３】
前記構成において、入力端子１（１）、１（２）間に印加される駆動電圧をＶ1 、オペアンプ２の出力端に発生する出力電圧をＶ2 、第１抵抗３の抵抗値をＲ1 、インダクタ８のインダクタンス値をＬ0 、第３抵抗５の抵抗値をＲ2 、第５抵抗９の抵抗値をＲ0 、第４抵抗７の抵抗値をｒとし、第１抵抗３の抵抗値Ｒ1 と第３抵抗５の抵抗値Ｒ2 とを等しく（Ｒ1 ＝Ｒ2 ）選択したとき、前記構成に係るアクティブキャパシタにおいては、次式（４）が成立する。
【００２４】
すなわち、アクティブオールパス形９０度遅相回路における伝達関数Ｖ2 ／Ｖ1 は、ｓをラプラス変換子とすれば、下記式（４）に示されるように、
【数４】
2007221444.tif 000006
【００２５】
となる。
【００２６】
この場合も、アクティブオールパス形９０度遅相回路は、式（４）によって示されるように、全使用周波数に対してオールパス特性を有しており、周波数ω＝Ｒ0 ／Ｌ0 のところで丁度−９０度移相するようになる。
【００２７】
また、第２の実施の形態によるアクティブキャパシタにおいても、第４抵抗７の抵抗値ｒを、第１抵抗３の抵抗値Ｒ1 、インダクタ８のインダクタンス値ｓＬ0 、第３抵抗５の抵抗値Ｒ2 、第５抵抗９の抵抗値Ｒ0 に比べてかなり小さい抵抗値に設定すると、入力端子１（１）、１（２）間に印加された駆動電圧Ｖ1 に基づく電流ｉは、殆ど抵抗値ｒの第４抵抗７を流れるようになり、その電流ｉは前記式（２）に示されるようになる。
【００２８】
これらの式（４）、（２）から第２の実施の形態によるアクティブキャパシタの入力インピーダンスＶ1 ／ｉを求めれば、次式（５）に示されるように、
【数５】
2007221444.tif 000007
【００２９】
となる。
【００３０】
このように、第２の実施の形態によるアクティブキャパシタは、等価キャパシタンスＣ2 として、第５抵抗９の抵抗値Ｒ0 とインダクタ８のインダクタンス値Ｌ0 と第４抵抗７の抵抗値ｒを用いて表せば、Ｃ2 ＝２Ｒ0 ／Ｌ0 ｒとなる。この第２の実施の形態においては、第４抵抗７の抵抗値ｒを２Ωにし、等価キャパシタンスＣ2 として１００μＦを得るためには、第５抵抗８の抵抗値Ｒ0を１０Ωにしても、インダクタ８のインダクタンス値を１０００００Ｈにする必要があるので、この第２の実施の形態によるアクティブキャパシタよりも第１の実施の形態によるアクティブキャパシタの方が有利である。
【図面の簡単な説明】
【００３１】
【図１】本発明によるアクティブキャパシタの第１の実施の形態を示すもので、その回路構成を示す回路図である。
【図２】本発明によるアクティブキャパシタの第２の実施の形態を示すもので、その回路構成を示す回路図である。
【符号の説明】
【００３２】
１（１）、１（２）  入力端子
２  オペアンプ
３  第１抵抗
４  キャパシタ
５  第２抵抗
６  第３抵抗
７  第４抵抗
８  インダクタ
９  第５抵抗
【図１】
2007221444.tif 000008
【図２】
2007221444.tif 000009