(57)【要約】【課題】多数の入出力端子を持つ集積回路素子を搭載した場合に、集積回路素子から端子電極までの配線をその面積を大きくせずに形成できる回路モジュールを提供する。【解決手段】回路モジュールＡは、第１のモジュール基板１Ａと、第１のモジュール基板上に配置された集積回路素子４と、下面に集積回路素子４を収容するキャビティ１１が形成され、第１のモジュール基板１Ａ上に接合固定された第２のモジュール基板１Ｂとを備える。集積回路素子４は下面に複数の入出力端子を有し、第１のモジュール基板１Ａの集積回路素子を配置する領域に複数のランド電極３が形成され、集積回路素子４の入出力端子はランド電極３にフェースダウン実装される。第１のモジュール基板１Ａの下面には、ランド電極３と電気的に接続された複数の端子電極９が形成されている。【選択図】    図１
2007103750.tif 000002
【特許請求の範囲】
【請求項１】
第１のモジュール基板と、上記第１のモジュール基板上に配置された回路素子と、下面に上記回路素子を収容する空間が形成され、所定の回路を有するとともに、上記第１のモジュール基板上に接合固定された第２のモジュール基板とを備え、
上記回路素子は下面に複数の入出力端子を有する集積回路素子であり、
上記第１のモジュール基板の上記回路基板を配置する領域に複数のランド電極が形成され、
上記回路素子の入出力端子は上記ランド電極にフェースダウン実装されており、
上記第１のモジュール基板の下面に、上記ランド電極と電気的に接続された複数の端子電極が形成されていることを特徴とする回路モジュール。
【請求項２】
上記回路素子の入出力端子は、その大部分が上記端子電極に接続されていることを特徴とする請求項１に記載の回路モジュール。
【請求項３】
上記第１のモジュール基板の上面であって、上記回路素子を配置した領域の外側に第１の接続部が形成され、
上記第２のモジュール基板の下面であって、上記空間を除く領域に第２の接続部が形成され、
上記第１の接続部と第２の接続部とが相互に接続されていることを特徴とする請求項１または２に記載の回路モジュール。
【請求項４】
上記回路素子の占有面積は、上記第２のモジュール基板の占有面積の１／２以上であることを特徴とする請求項１ないし３のいずれかに記載の回路モジュール。
【請求項５】
上記第２のモジュール基板の上記空間形成領域の上面に回路部品が搭載されており、上記回路部品を埋設する樹脂層が上記第２のモジュール基板の上面に形成されていることを特徴とする請求項１ないし４のいずれかに記載の回路モジュール。
【請求項６】
上記第１のモジュール基板の占有面積は第２のモジュール基板の占有面積より大きく形成され、上記第１のモジュール基板の上面であって、第２のモジュール基板が固定されていない領域に、別の回路部品が搭載されていることを特徴とする請求項１ないし５のいずれかに記載の回路モジュール。
【請求項７】
上記空間が第２のモジュール基板の底面に設けられたキャビティであることを特徴とする請求項１ないし６のいずれかに記載の回路モジュール。
【請求項８】
上記空間が第１のモジュール基板上に柱状部材を介して第２のモジュール基板を搭載することによって両モジュール基板の間に形成される空間であることを特徴とする請求項１ないし６のいずれかに記載の回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のような多数の入出力端子を持つ集積回路素子を搭載した回路モジュールに関するものである。
【背景技術】
【０００２】
従来、携帯電話、自動車電話などの無線機器やその他の各種通信機器に用いられる回路モジュールにおいて、モジュール基板の上にベースバンド信号処理ＩＣのような大規模な集積回路素子を搭載したものが知られている。大規模な集積回路素子は一般に数十〜数百程度の入出力端子を有しているが、これら入出力端子のうち、モジュール内部のその他の部品とモジュール基板上または内部に設けた配線を介して接続されるものもあれば、直接モジュールの底面に形成された端子電極に接続され、モジュールが搭載されるマザーボード上の回路や素子と接続されるものもある。特に、高度な制御が行われる回路の場合、入出力の端子数も増え、集積回路素子からモジュールの端子電極に対して数十〜数百の配線を行う必要がある。
【０００３】
集積回路を搭載するモジュールとして、図６に示すように、モジュール基板４０の上面に集積回路素子４１を搭載し、この集積回路素子４１の入出力端子とモジュール基板４０の上面のランド電極４２とをワイヤーボンディング４３で接続するとともに、ランド電極４２とモジュール基板４０の底面に形成した端子電極４４とをビアホールなどの内部配線４５を介して接続し、必要に応じて集積回路素子４１を保護するためのカバーや樹脂モールドをモジュール基板４０の上面に設けた構造が知られている。モジュールの回路規模が大きい場合には、モジュール基板４０を多層基板にすることで、対応できる。
【０００４】
ところが、この構造の場合、集積回路素子４０の入出力端子とモジュールの端子電極４６との間を接続する配線が、モジュール基板４０の上面から底面までのある程度の体積を占有するため、配線数が多くなると配線に占有されるモジュール基板４０の体積が大きくなり、小型化の妨げになるという問題がある。
したがって、多数の入出力端子を持つ集積回路素子４１を搭載した回路モジュールの場合、集積回路素子４１をモジュール基板４０のできるだけ底面付近に配置するのが、小型化のためには望ましい。
【０００５】
集積回路素子を内蔵する回路モジュールとして、特許文献１に示された構造が知られている。この回路モジュールでは、図７に示すように、多層構造のモジュール基板５０の底面にキャビティ５１を設け、キャビティ５１の上底面に集積回路素子５２をフェースアップ実装し、キャビティ５１に樹脂５３をモールドしている。集積回路素子５２をキャビティ５１に収納し、樹脂５３でモールドすることによって、機械的強度の弱い集積回路素子５２の保護が可能である。
【０００６】
特許文献１では、集積回路素子５２がモジュール全体の底面近傍に配置されているため、ある程度の小型化は可能であるが、集積回路素子５２をフェースアップで実装しているため、配線のためのワイヤーボンディング５４が必要になる。集積回路素子５２の入出力端子数が多くなると、キャビティ５１の中にワイヤーボンディング５４のためのランドを多数設ける必要があり、キャビティ５１の面積を大きくせざるを得ず、モジュールの面積効率が低下する。また、集積回路素子５２からモジュール基板５０のランドに接続された後、さらにモジュール基板５０の底面に設けられた端子電極５５まで配線を行う必要があるが、キャビティ５１部分の下方には配線を形成できないので、端子電極５５への配線はキャビティ５１の周辺領域に広がらざるを得ない。そのため、集積回路素子５２が多端子を持つ場合に、モジュールの面積は配線のスペース分だけ大きくなるという問題がある。
【０００７】
集積回路素子の実装をフェースダウン実装に変更すると、ワイヤーボンディングが不要になるため、キャビティの面積を小さくできる。しかしながら、端子電極への配線のスペースについては縮小できない。すなわち、モジュール基板５０の底面にキャビティ５１を設け、そのキャビティ５１の上底面に集積回路素子５２を搭載する方法では、集積回路素子５２からモジュールの端子電極５５までの配線の面積が大きくなるという問題がある。
【０００８】
別のモジュール構造として、特許文献２には、図８に示すように、第１の回路基板６０の上面に凹部６１を形成し、凹部６１の底面上に集積回路素子６２を実装するとともに、凹部６１を覆うように第２の回路基板６３を固定した構造が開示されている。この構造の場合、集積回路素子６２を第１の回路基板６０の凹部６１の上面にフェースアップ実装してあり、第１の回路基板６０の底面に放熱部６４が形成され、第１の回路基板６０の素子搭載部には集積回路素子６１の発生熱を放熱させるための貫通穴６５が形成されている。
【０００９】
この構造の回路モジュールでは、集積回路素子６２の入出力端子が第１の回路基板６０に設けられる配線と接続されるため、第２の回路基板６３のサイズに関係なく、第１の回路基板６０の底面に設けられる端子電極６６への配線を設けることができる。しかしながら、集積回路素子６２をフェースアップ実装しているため、ワイヤーボンディングのためのランドも含めた集積回路素子６２の実装面積は相変わらず大きなものが必要になる。また、特許文献２は集積回路素子６２の熱をその下の回路基板６０を介して放熱させることが主題であり、元々フェースダウン実装は考慮されていない。そのため、第１の回路基板６０の素子搭載部を配線スペースとして有効利用できていない。
【特許文献１】特開２００２−２９９７７５号公報
【特許文献２】特開２００３−１００９３７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、本発明の目的は、多数の入出力端子を持つ集積回路素子を搭載した場合に、集積回路素子から端子電極までの配線をその面積を大きくせずに形成できる回路モジュールを提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明に係る回路モジュールは、第１のモジュール基板と、上記第１のモジュール基板上に配置された回路素子と、下面に上記回路素子を収容する空間が形成され、所定の回路を有するとともに、上記第１のモジュール基板上に接合固定された第２のモジュール基板とを備え、上記回路素子は下面に複数の入出力端子を有する集積回路素子であり、上記第１のモジュール基板の上記回路基板を配置する領域に複数のランド電極が形成され、上記回路素子の入出力端子は上記ランド電極にフェースダウン実装されており、上記第１のモジュール基板の下面に、上記ランド電極と電気的に接続された複数の端子電極が形成されていることを特徴とするものである。
【００１２】
本発明の回路モジュールは、第１のモジュール基板上に回路素子をフェースダウン実装し、下面に回路素子を収容する空間を持つ第２のモジュール基板を第１のモジュール基板上に接合固定したものである。この場合、ワイヤーボンディングのランドが不要になるので、集積回路素子の実質的な実装面積を小さくすることができる。第２のモジュール基板の下に設けられる空間の実質的な大きさも、集積回路素子の大きさより少し大きくすればよい。集積回路素子の入出力端子とフェースダウン実装されるランド電極およびこれらランド電極とモジュールの端子電極を接続する配線の大部分を集積回路素子の真下に形成できるため、配線スペースのために上記空間を広くせずに済む。また、上側の第２のモジュール基板と下側の第１のモジュール基板との間の配線も、集積回路素子の入出力端子からモジュールの端子電極への配線を含まないので、モジュールの占有面積を小さくすることができる。
【００１３】
上記回路素子の入出力端子は、その大部分が上記端子電極に接続されている場合に、本発明は有効である。
回路素子の入出力端子の大部分をモジュールの内部回路と接続することもあるが、その場合には回路素子の入出力端子からモジュールの端子電極への配線の本数が少なく、配線スペースも小さくてすむ。しかし、回路素子の入出力端子の大部分が端子電極に接続されている場合には、大きな配線スペースが必要になり、従来のような回路モジュールではモジュールの面積が大きくなってしまう。これに対し、本発明では回路素子の搭載部分の下を配線スペースとして利用できることから、回路素子の入出力端子の大部分が端子電極に接続されている場合でも、モジュールの面積を小さくできる。
【００１４】
上記第１のモジュール基板の上面であって、上記回路素子を配置した領域の外側に第１の接続部が形成され、上記第２のモジュール基板の下面であって、上記空間を除く領域に第２の接続部が形成され、上記第１の接続部と第２の接続部とが相互に接続されている構造とすることができる。
第１のモジュール基板と第２のモジュール基板とを相互に接続する場合に、第１のモジュール基板の素子搭載部の外周に第１の接続部を形成し、この第１の接続部上に、第２のモジュール基板の下に設けた空間の周辺部に形成した第２の接続部を接続すれば、両モジュール基板を確実に接続することができる。
【００１５】
上記回路素子の占有面積は、上記第２のモジュール基板の占有面積の１／２以上であるのがよい。
回路素子が第２のモジュール基板の占有面積の１／２未満の小型素子の場合には、第２のモジュール基板の下の空間の回路素子と重ならない部分に比較的大きな配線領域を確保できるが、回路素子が第２のモジュール基板の占有面積の１／２以上である場合には、第２のモジュール基板の下の空間の回路素子と重ならない部分のスペースが小さくなり、配線スペースも小さくなる。このような場合に、回路素子の搭載部分を配線スペースとして利用できる本発明の構造が有効である。
【００１６】
上記第２のモジュール基板の上記空間形成領域の上面に回路部品が搭載されており、上記回路部品を埋設する樹脂層が上記第２のモジュール基板の上面に形成されている構造とすることもできる。
回路モジュールはさらなる小型化と高密度化が望まれており、第２のモジュール基板の上面、特に空間形成領域の上面にさらなる回路部品を搭載することで、面積効率の向上と高密度化を実現できる。その場合、樹脂層で回路部品を覆うことで、回路部品と外部との絶縁性を確保でき、かつ回路部品を保護できる。
【００１７】
上記第１のモジュール基板の占有面積は第２のモジュール基板の占有面積より大きく形成され、上記第１のモジュール基板の上面であって、第２のモジュール基板が固定されていない領域に、別の回路部品が搭載されている構造としてもよい。
この場合には、別の回路部品を第２のモジュール基板の上面に重ねずに、第１のモジュール基板の上面に搭載することで、高さのバランスを取り、モジュール全体の高さを高くせずに多機能の回路モジュールを実現できる。
【００１８】
上記空間は、第２のモジュール基板の底面に設けられたキャビティであってもよいし、第１のモジュール基板上に柱状部材を介して第２のモジュール基板を搭載することによって両モジュール基板の間に形成される空間であってもよい。
前者の場合は、第１のモジュール基板の上に第２のモジュール基板を接合することで、密閉された空間を形成することができ、回路素子をこの密閉空間に収容できる。
後者の場合は、柱状部材の間に隙間を形成できるので、第２モジュール基板を搭載した後に上記隙間を介して回路素子の下面にアンダーフィル樹脂を注入することが可能になる。
【発明の効果】
【００１９】
以上のように、本発明によれば、第１のモジュール基板上に集積回路素子をフェースダウン実装したので、第１のモジュール基板の素子搭載部を配線スペースとして有効利用でき、そのため、多数の入出力端子を持つ集積回路素子を搭載した場合でも、集積回路素子から端子電極までの配線をモジュール基板の面積を大きくせずに形成でき、回路モジュールを小型化することができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明の実施の形態を図面を参照して説明する。
（第１実施形態）
図１は本発明にかかる回路モジュールの第１実施形態を示す。
回路モジュールＡは、樹脂またはセラミックスなどの絶縁性基板よりなる第１モジュール基板１Ａと第２モジュール基板１Ｂとを積層したモジュール基板１を備えている。
【００２１】
第１モジュール基板１Ａは多層基板よりなり、その上面には複数のランド電極３が形成され、その上に多数の入出力端子４ａを持つ集積回路素子４がバンプ５を介してフェースダウン実装されている。なお、バンプ５を用いずにフリップチップ実装してもよい。また、集積回路素子４と第１モジュール基板１Ａとの隙間に適宜アンダーフィル樹脂を設けてもよい。第１モジュール基板１Ａの内部には、ランド電極３とビアホール６を介して接続された導体配線７が設けられ、さらに導体配線７はビアホール８を介して第１モジュール基板１Ａの底面に形成された端子電極９と接続されている。この例では、端子電極９はＬＧＡ端子で構成されている。ランド電極３の大部分は端子電極９と接続されており、その配線６，７，８の大部分は集積回路素子４の直下の領域つまり素子搭載部の領域内に配置されている。第１モジュール基板１Ａの上面の外周部には、複数の接続電極１０が形成されており、これら接続電極１０は図示しないビアホールを介して端子電極９または導体配線７と接続され、あるいはランド電極３と接続されている。
【００２２】
第２モジュール基板１Ｂも多層基板よりなり、その底面中央部には集積回路素子４を非接触で取り囲んで収容する空間を形成するためのキャビティ１１が形成されている。第２モジュール基板１Ｂの上面には導体配線１２が形成され、この導体配線１２に複数の回路部品１３が実装されている。回路部品１３としては、トランジスタのような能動部品であってもよいし、コンデンサ、抵抗、インダクタのような受動部品であってもよい。第２モジュール基板１Ｂの上面には樹脂層１４が形成され、回路部品１３および導体配線１２が樹脂層１４中に埋設されている。第２モジュール基板１Ｂのキャビティ１１を除く周壁部１５の下面、つまり第１モジュール基板１Ａの上面との接合面には、第１モジュール基板１Ａの接続電極１０と相互に接続される接続電極１６が形成されている。接続電極１６はビアホール１７を介して第２モジュール基板１Ｂの内部に形成された導体配線１８と接続され、さらに導体配線１８はビアホール１９を介して導体配線１２と接続されている。
【００２３】
この実施形態では、第１モジュール基板１Ａと第２モジュール基板１Ｂの占有面積は等しく、集積回路素子４の占有面積は、第１モジュール基板１Ａおよび第２モジュール基板１Ｂの占有面積の１／２以上に設定されている。集積回路素子４は多数（数十〜数百）の入出力端子４ａを持つ素子であるから、入出力端子４ａから端子電極９への大きな配線スペースを必要とするが、集積回路素子４は第１モジュール基板１Ａ上にフェースダウン実装されているため、集積回路素子４の真下の領域つまり第１モジュール基板１Ａの素子搭載部を配線スペースとして利用でき、配線スペースが素子搭載部の外側へ広く張り出すのを防止できる。そのため、素子搭載部の外側の領域を第１モジュール基板１Ａと第２モジュール基板１Ｂとの接続部として利用することができる。第２モジュール基板１Ｂから第１モジュール基板１Ａへの配線数は、集積回路素子４から端子電極９への配線数に比べて少ないので、配線スペースが小さくても足り、周壁部１５の厚みを薄くできる。
【００２４】
（第２実施形態）
図２，図３は本発明にかかる回路モジュールの第２実施形態を示す。
この実施形態の回路モジュールＢは、第１モジュール基板１Ａの占有面積を第２モジュール基板１Ｂに比べて大きくし、第１モジュール基板１Ａ上の余白領域に、コイルやフィルタなどの比較的背の高い電子部品２０を搭載したものである。第１モジュール基板１Ａは、例えば配線層数６層のプリント配線板であり、その上面には集積回路素子４がフェースダウン実装されている。第２モジュール基板１Ｂは、部分拡大断面図である図３に示すように、底面に集積回路素子４を収容する空間を形成するキャビティ１１を有し、上面に低背な回路部品２１を搭載し、その上からモールド樹脂層２２で覆った構造のものである。回路部品２１は、例えば薄型の複数の集積回路素子をスタックし、ワイヤーボンド配線したものである。第１モジュール基板１Ａ上にはシールドケース２３が配置されており、回路モジュールＢ全体の電磁シールドを成しているが、シールドケース２３は省略可能である。
【００２５】
第１，第２モジュール基板１Ａ，１Ｂとしては、有機系の基板でもセラミック系の基板でもよいが、特に第２モジュール基板１ＢとしてＬＴＣＣ（低温焼成セラミック）基板を用いるのが好ましい。ＬＴＣＣ基板は有機系基板に比べて多層配線する場合の絶縁層の単位厚みを薄くでき、またビアホールのランド径や隣接するビアの間隔を小さくできるという特徴があるため、必要な内部配線を施した上で、有機系の基板よりも小型低背化できる。したがって、モジュール全体の面積を小さくできる。また、モジュール全体の高さを第２モジュール基板１Ｂの上の部品２１が支配する場合、モジュールの高さを低くできる。
【００２６】
この実施形態では、端子数の多い集積回路素子４は素子下部を配線エリアとして有効利用し、第１モジュール基板１Ａ内に配線するため、素子４の周囲に広がる配線の引回しを少なくできる。さらに、キャビティ１１を有する第２モジュール基板１Ｂの上に別の回路部品２１を配置できるので、モジュール全体の面積低減が行える。
比較的背の高い部品２０は重ねないで第１モジュール基板１Ａ上に配置し、背の低い部品２１を重ねて高さのバランスをとることで、面積と高さの制約のある中でも最適な低背・小型化を図ることができる。
【００２７】
（第３実施形態）
図４，図５は本発明にかかる回路モジュールの第３実施形態を示す。
この実施形態の回路モジュールＣは、部分拡大断面図として図５に示すように、第２モジュール基板１Ｂの構造が第２実施形態の回路モジュールＢと異なるだけで、他の構造は同じである。
第２モジュール基板１Ｂは平板状に形成され、その下面周辺部には複数の柱状部材である導体柱３０が設けられ、これら導体柱３０を介して第１モジュール基板１Ａと機械的及び電気的に接続されている。すなわち、導体柱３０は第１モジュール基板１Ａと第２モジュール基板１Ｂの間の配線の役割を持っている。なお、配線の機能が必要でない部分については、絶縁体の柱状部材を用いても構わない。導体柱３０の高さによって、第１モジュール基板１Ａと第２モジュール基板１Ｂとの間には隙間が形成され、この隙間に第１モジュール基板１Ａ上にフェースダウン実装された集積回路素子４が配置されている。すなわち、この隙間のうちの導体柱３０で囲まれた部分が集積回路素子４を収容する空間となっている。
【００２８】
集積回路素子４と第１モジュール基板１Ａとの間にアンダーフィル樹脂を設けることがあるが、アンダーフィル樹脂が素子４の周囲にはみ出すと、第２モジュール基板１Ｂを第１モジュール基板１Ａに搭載する妨げになる恐れがあるが、この実施形態の場合には、導体柱３０の間に隙間があることから、第２モジュール基板１Ｂを搭載した後にアンダーフィル樹脂を注入することが可能になる。したがって、アンダーフィル樹脂のはみ出しが第２モジュール基板１Ｂの接続の邪魔にならない。
【００２９】
上記各実施形態では、第１モジュール基板１Ａおよび第２モジュール基板１Ｂを共に多層基板で構成したが、いずれか一方の基板または双方の基板を単層基板で構成してもよい。
第１モジュール基板１Ａまたは第２モジュール基板１Ｂのいずれかを多層基板で構成した場合、その基板の内部にコンデンサや抵抗体などの電子部品を一体形成あるいは埋設することも可能である。
第２モジュール基板１Ｂの上面に回路部品１３，２１を実装し、その周囲を樹脂層１４，２２で覆ったが、樹脂層１４，２２に代えてシールドケースを被せてもよい。
第１モジュール基板１Ａ上にフェースダウン実装される集積回路素子４は、１個に限らず、複数個設けてもよい。
【図面の簡単な説明】
【００３０】
【図１】本発明にかかる回路モジュールの第１実施形態の断面図である。
【図２】本発明にかかる回路モジュールの第２実施形態の側面図である。
【図３】図２に示す回路モジュールの第２モジュール基板部分の拡大断面図である。
【図４】本発明にかかる回路モジュールの第３実施形態の側面図である。
【図５】図４に示す回路モジュールの第２モジュール基板部分の拡大断面図である。
【図６】従来の回路モジュールの一例の断面図である。
【図７】特許文献１に示された回路モジュールの断面図である。
【図８】特許文献２に示された回路モジュールの断面図である。
【符号の説明】
【００３１】
Ａ，Ｂ，Ｃ        回路モジュール
１Ａ              第１モジュール基板
１Ｂ              第２モジュール基板
３                ランド電極
４                集積回路素子
４ａ              入出力端子
５                バンプ
６，７，８        配線
９                端子電極
１１              キャビティ
１３              回路部品
１４              樹脂層
【図１】
2007103750.tif 000003
【図２】
2007103750.tif 000004
【図３】
2007103750.tif 000005
【図４】
2007103750.tif 000006
【図５】
2007103750.tif 000007
【図６】
2007103750.tif 000008
【図７】
2007103750.tif 000009
【図８】
2007103750.tif 000010