(57)【要約】【課題】高輝度のプラズマディスプレイ装置を提供することを課題とする。【解決手段】第１及び第２の基板（１，２）と、第１の基板上でサステイン放電を行うために第１の基板上に形成される第１及び第２の電極（１１，１２）と、第２の電極との間でアドレス放電を行うために第２の基板上に形成される第３の電極（１５）と、第１の基板上で第１及び第２の電極を覆うようにシリコン酸化膜で形成される誘電体層（１３）と、第１及び第２の基板間に存在するＸｅ濃度が１０％±２．５％以内の放電ガスとを有するプラズマディスプレイ装置が提供される。誘電体層は、厚さが１０μｍ±２．５μｍ以内である。第１〜第３の電極は１画素を構成し、１９２０×１０８０画素の表示が可能である。【選択図】図２
2007103017.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の基板と、
前記第１の基板上でサステイン放電を行うために前記第１の基板上に形成される第１及び第２の電極と、
前記第２の電極との間でアドレス放電を行うために前記第２の基板上に形成される第３の電極と、
前記第１の基板上で前記第１及び第２の電極を覆うようにシリコン酸化膜で形成される誘電体層と、
前記第１及び第２の基板間に存在するＸｅ濃度が１０％±２．５％以内の放電ガスとを有し、
前記誘電体層は、厚さが１０μｍ±２．５μｍ以内であり、
前記第１〜第３の電極は１画素を構成し、１９２０×１０８０画素の表示が可能であることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記第１及び第２の電極間に印加されるサステイン放電電圧が１８０Ｖ±５％以内であることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
さらに、前記第１〜第３の電極により構成される表示セル単位で区分けされ、排気パスを備えるラダー型リブを有し、
前記排気パスと平行方向に延びるライン数が１０８０本以上であり、
前記ラインピッチが３８０μｍ以上であることを特徴とする請求項１又は２記載のプラズマディスプレイ装置。
【請求項４】
前記誘電体層は、プラズマＣＶＤ法により形成されたものであることを特徴とする請求項１〜３のいずれか１項に記載のプラズマディスプレイ装置。
【請求項５】
さらに、極性の異なる２つの所定の電圧を前記第１及び第２の電極に交互に供給するスイッチング素子を有することを特徴とする請求項１〜４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項６】
さらに、コイルを介して電圧を前記第１及び第２の電極に供給する電力回収回路を有することを特徴とする請求項１〜５のいずれか１項に記載のプラズマディスプレイ装置。
【請求項７】
第１及び第２の基板と、
前記第１の基板上でサステイン放電を行うために前記第１の基板上に形成される第１及び第２の電極と、
前記第２の電極との間でアドレス放電を行うために前記第２の基板上に形成される第３の電極と、
前記第１の基板上で前記第１及び第２の電極を覆うようにシリコン酸化膜で形成され、厚さが１０μｍ±２．５μｍ以内である誘電体層と
を有することを特徴とするプラズマディスプレイ装置。
【請求項８】
前記第１及び第２の電極間に印加されるサステイン放電電圧が１８０Ｖ±５％以内であることを特徴とする請求項７記載のプラズマディスプレイ装置。
【請求項９】
前記第１〜第３の電極は１画素を構成し、１９２０×１０８０画素の表示が可能であることを特徴とする請求項７又は８記載のプラズマディスプレイ装置。
【請求項１０】
さらに、前記第１〜第３の電極により構成される表示セル単位で区分けされ、排気パスを備えるラダー型リブを有し、
前記排気パスと平行方向に延びるライン数が１０８０本以上であり、
前記ラインピッチが３８０μｍ以上であることを特徴とする請求項７〜９のいずれか１項に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は大型の平面型ディスプレイであり、家庭用の平面テレビとして市場が拡大しているが、ＣＲＴと同程度の消費電力、表示品質、コストが要求されている。
【０００３】
下記の特許文献１には、基板上に配列された電極Ｘ，Ｙを覆って表示領域の全域に拡がる誘電体層を有したガス放電表示デバイスの製造において、電極Ｘ，Ｙの配列を終えた段階以降の基板構体の表面に、誘電体層としてプラズマ気相成長法によって成膜の下地面を等方的に覆う層を形成する製造方法が記載されている。
【０００４】
また、下記の特許文献２には、放電ガスの組成比がＸｅ２％〜２０％、Ｈｅ１５％〜５０％であり、Ｈｅ組成比がＸｅ組成比よりも大きく、放電ガスの全圧力が４００Ｔｏｒｒ〜５５０Ｔｏｒｒであり、且つアドレス電極に印加する電圧パルスの幅が２μs以下であるプラズマディスプレイパネルが記載されている。
【０００５】
【特許文献１】特開２０００−２１３０４号公報
【特許文献２】特開２００３−３４６６６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
また、ＨＤＴＶ（高精細テレビ）の開発が行われている。ＨＤＴＶは、画素数が多いため、１画素当たりの発光面積が小さくなり、輝度が低下してしまう問題がある。
本発明の目的は、高輝度のプラズマディスプレイ装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明のプラズマディスプレイ装置は、第１及び第２の基板と、前記第１の基板上でサステイン放電を行うために前記第１の基板上に形成される第１及び第２の電極と、前記第２の電極との間でアドレス放電を行うために前記第２の基板上に形成される第３の電極と、前記第１の基板上で前記第１及び第２の電極を覆うようにシリコン酸化膜で形成される誘電体層と、前記第１及び第２の基板間に存在するＸｅ濃度が１０％±２．５％以内の放電ガスとを有し、前記誘電体層は、厚さが１０μｍ±２．５μｍ以内であり、前記第１〜第３の電極は１画素を構成し、１９２０×１０８０画素の表示が可能であることを特徴とする。
【０００８】
また、本発明のプラズマディスプレイ装置は、第１及び第２の基板と、前記第１の基板上でサステイン放電を行うために前記第１の基板上に形成される第１及び第２の電極と、前記第２の電極との間でアドレス放電を行うために前記第２の基板上に形成される第３の電極と、前記第１の基板上で前記第１及び第２の電極を覆うようにシリコン酸化膜で形成され、厚さが１０μｍ±２．５μｍ以内である誘電体層とを有することを特徴とする。
【発明の効果】
【０００９】
シリコン酸化膜の誘電体層を用いることにより、放電ガスのＸｅ濃度を増加させることができる。これにより、発光効率が向上し、高輝度を実現することができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
図１は、本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示す図である。信号処理回路２１は、入力端子ＩＮから入力された信号を処理し、駆動制御回路７に出力する。駆動制御回路７は、Ｘ電極駆動回路４、Ｙ電極駆動回路５、スキャン回路８及びアドレス電極駆動回路６を制御する。Ｘ電極駆動回路４は、複数のＸ電極Ｘ１，Ｘ２，・・・に所定の電圧を供給する。以下、Ｘ電極Ｘ１，Ｘ２，・・・の各々を又はそれらの総称を、Ｘ電極Ｘｉといい、ｉは添え字を意味する。Ｙ電極駆動回路５は、スキャン回路８を介して、複数のＹ電極Ｙ１，Ｙ２，・・・に所定の電圧を供給する。以下、Ｙ電極Ｙ１，Ｙ２，・・・の各々を又はそれらの総称を、Ｙ電極Ｙｉといい、ｉは添え字を意味する。アドレス電極駆動回路６は、複数のアドレス電極Ａ１，Ａ２，・・・に所定の電圧を供給する。以下、アドレス電極Ａ１，Ａ２，・・・の各々を又はそれらの総称を、アドレス電極Ａｊといい、ｊは添え字を意味する。
【００１１】
プラズマディスプレイパネル３では、Ｙ電極Ｙｉ及びＸ電極Ｘｉが水平方向に並列に延びる行を形成し、アドレス電極Ａｊが垂直方向に延びる列を形成する。Ｙ電極Ｙｉ及びＸ電極Ｘｉは、垂直方向に交互に配置される。Ｙ電極Ｙｉ及びアドレス電極Ａｊは、ｉ行ｊ列の２次元行列を形成する。表示セルＣｉｊは、Ｙ電極Ｙｉ及びアドレス電極Ａｊの交点並びにそれに対応して隣接するＸ電極Ｘｉにより形成される。この表示セルＣｉｊが画素に対応し、プラズマディスプレイパネル３は２次元画像を表示することができる。フルスペックＨＤＴＶでは、１９２０（水平方向）×１０８０（垂直方向）画素を有する。
【００１２】
図２は、本実施形態によるプラズマディスプレイパネル３の構造例を示す分解斜視図である。バス電極１１は、透明電極１２上に形成される。電極１１及び１２の組みは、図１のＸ電極Ｘｉ又はＹ電極Ｙｉに対応する。Ｘ電極Ｘｉ及びＹ電極Ｙｉは、前面ガラス基板１上に交互に形成されている。その上には、放電空間に対し絶縁するための誘電体層１３が覆うように被着されている。誘電体層１３は、プラズマＣＶＤ（化学気相堆積）法により形成されたシリコン酸化膜（ＳｉＯ2）であり、厚さが１０μｍである。さらにその上には、ＭｇＯ（酸化マグネシウム）保護層１４が被着されている。一方、アドレス電極１５は、図１のアドレス電極Ａｊに対応し、前面ガラス基板１と対向して配置された背面ガラス基板２上に形成される。その上には、誘電体層１６が被着される。更にその上には、赤色蛍光体層１８、緑色蛍光体層１９及び青色蛍光体層２０が被着されている。隔壁（リブ）９の内面には、赤、青、緑色の蛍光体層１８〜２０がストライプ状に各色毎に配列、塗付されている。Ｘ電極Ｘｉ及びＹ電極Ｙｉの間の放電によって蛍光体層１８〜２０を励起して各色が発光する。前面ガラス基板１及び背面ガラス基板２との間の放電空間には、Ｎｅ＋Ｘｅペニングガス等の放電ガスが封入されている。放電ガスは、Ｘｅ濃度が１０％である。
【００１３】
図５は、本実施形態による画像の１フレームｆｋの構成例を示す図である。画像は、複数のフレームｆｋ−１，ｆｋ，ｆｋ＋１等で構成される。１フレームｆｋは、例えば、第１のサブフレームｓｆ１、第２のサブフレームｓｆ２、・・・、第８のサブフレームｓｆ８により形成される。サブフレームｓｆ１，ｓｆ２等の各々を又はそれらの総称を、以下、サブフレームｓｆという。各サブフレームｓｆは、階調ビット数に相当する重みを有する。
【００１４】
各サブフレームｓｆは、リセット期間ＴＲ、アドレス期間ＴＡ及びサステイン（維持）放電期間ＴＳにより構成される。リセット期間ＴＲでは、表示セルＣｉｊの初期化を行う。Ｙ電極Ｙｉには、正の鈍波（正の傾斜を持つ波形）Ｐｒ１及び負の鈍波（負の傾斜を持つ波形）Ｐｒ２が印加される。表示セルＣｉｊをリセットするためにＹ電極Ｙｉに印加するリセットパルスＰｒ１の振幅絶対値Ｖ１は１８０〜２００Ｖである。
【００１５】
アドレス期間ＴＡでは、アドレス電極Ａｊ及びＹ電極Ｙｉ間のアドレス放電により各表示セルＣｉｊの発光又は非発光を選択することができる。具体的には、Ｙ電極Ｙ１，Ｙ２，Ｙ３，Ｙ４，・・・等に順次スキャンパルスＰｙを印加し、そのスキャンパルスＰｙに対応してアドレス電極ＡｊにアドレスパルスＰａを印加することにより、所望の表示セルＣｉｊの発光又は非発光を選択することができる。
【００１６】
Ｙ電極Ｙｉ及びアドレス電極Ａｊ間でアドレス放電させるためのアドレス電極Ａｊに印加するアドレスパルスＰａの振幅絶対値Ｖ３は６０〜７０Ｖである。アドレスパルスＰａに対応し、Ｙ電極Ｙｉに印加されるスキャンパルスＰｙの振幅絶対値Ｖ２は１１０〜１３０Ｖである。
【００１７】
サステイン期間ＴＳでは、選択された表示セルＣｉｊのＸ電極Ｘｉ及びＹ電極Ｙｉ間でサステイン放電を行い、発光を行う。各サブフレームｓｆでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間のサステイン放電パルスＰｓによる発光回数（サステイン期間ＴＳの長さ）が異なる。これにより、階調値を決めることができる。サステイン放電パルスＰｓは、０Ｖ及び電圧Ｖｓのパルスである。
【００１８】
図３は、図１のＸ電極駆動回路４及びＹ電極駆動回路５内の各サステイン回路の構成例を示す回路図である。サステイン回路は、図５のサステイン放電パルスＰａを生成するための回路である。パネル容量Ｃｐは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間の容量である。例として、Ｘ電極駆動回路４内のサステイン回路の構成例を説明する。Ｙ電極駆動回路５内のサステイン回路の構成も同様である。以下、ＭＯＳ電界効果トランジスタを単にトランジスタという。
【００１９】
ＮチャネルトランジスタＱ１は、ドレインが電圧Ｖｓに接続され、ソースがパネル容量ＣｐのＸ電極Ｘｉに接続される。ＮチャネルトランジスタＱ２は、ドレインがパネル容量ＣｐのＸ電極Ｘｉに接続され、ソースがグランドに接続される。コイルＬ１は、Ｘ電極Ｘｉ及びダイオードＤ１のカソード間に接続される。ＮチャネルトランジスタＱ３は、ソースがダイオードＤ１のアノードに接続される。コイルＬ２は、Ｘ電極Ｘｉ及びダイオードＤ２のアノード間に接続される。ＮチャネルトランジスタＱ４は、ソースがダイオードＤ２のカソードに接続される。容量Ｃ１は、トランジスタＱ３及びＱ４のドレインの相互接続点とグランドとの間に接続される。このサステイン回路は、電力回収回路３０１を有する。電力回収回路３０１は、コイルＬ１，Ｌ２、ダイオードＤ１，Ｄ２及びトランジスタＱ３，Ｑ４を含む。
【００２０】
図４は、図３のサステイン回路により生成されるＸ電極Ｘｉのサステイン放電パルスＰｓの例を示す図である。時刻ｔ１において、トランジスタＱ３をオンにする。すると、容量Ｃ１に充電されていた電荷は、ＬＣ共振により、パネル容量Ｃｐに供給される。Ｘ電極Ｘｉの電圧はグランドから上昇する。すなわち、回収した電力を放出する。次に、時刻ｔ２では、トランジスタＱ３をオフし、トランジスタＱ１をオンする。すると、Ｘ電極Ｘｉは、電圧Ｖｓにクランプされる。時刻ｔ３以降では、Ｘ電極Ｘｉは、電圧Ｖｓを維持する。次に、時刻ｔ４では、トランジスタＱ１をオフし、トランジスタＱ４をオンする。すると、パネル容量Ｃｐに充電されていた電荷は、ＬＣ共振により、容量Ｃ１に供給される。Ｘ電極Ｘｉの電圧は電圧Ｖｓから下降する。すなわち、容量Ｃ１は、パネル容量Ｃｐの電力を回収する。次に、時刻ｔ５では、トランジスタＱ４をオフし、トランジスタＱ２をオンする。すると、Ｘ電極Ｘｉは、グランドにクランプされる。時刻ｔ６以降では、Ｘ電極Ｘｉは、グランドを維持する。その後、時刻ｔ１〜ｔ６の動作を繰り返す。
【００２１】
図６は、放電ガスのＸｅ濃度とサステイン放電電圧との関係を示すグラフである。横軸は、放電ガスのＸｅ濃度を示す。縦軸は、サステイン放電電圧を示す。サステイン放電期間ＴＳでは、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間にサステイン放電電圧Ｖｓが印加され、放電が生じる。電圧Ｖｓは、例えば１８０Ｖである。
【００２２】
特性６０１は、本実施形態の特性である。図２の誘電体層１３は、プラズマＣＶＤ法により形成されたシリコン酸化膜である。放電ガスは、Ｘｅ以外の残りがＮｅで構成される。
【００２３】
特性６０２は、比較例の特性である。図２の誘電体層１３は、鉛ガラス（７０％がＰｂＯであり、残りがＳｉＯ2である）を高温で焼成したものである。放電ガスは、Ｘｅ以外はＨｅが３０％であり、残りがＮｅである。
【００２４】
放電ガス中のＸｅ濃度は、高いほど、プラズマディスプレイ装置の発光効率が高くなる。サステイン放電電圧がＶｓの場合、本実施形態の特性６０１ではＸｅ濃度が１０％であり、比較例の特性６０２ではＸｅ濃度が５％である。サステイン放電電圧が同じ場合、本実施形態の特性６０１は、比較例の特性６０２に比べ、Ｘｅ濃度が高くなり、発光効率が向上する。特に、ＨＤＴＶの場合、画素数が１９２０×１０８０画素と多いので、１画素当たりの発光面積が小さくなる。したがって、発光効率が向上し、輝度が高くなる効果が有効である。
【００２５】
本実施形態のプラズマディスプレイ装置は、サステイン放電電圧がＶｓ−５％からＶｓ＋５％の間で動作を保証することができる。サステイン放電電圧がＶｓ−５％であるときＸｅ濃度は７．５％であり、サステイン放電電圧がＶｓ＋５％であるときＸｅ濃度は１２．５％である。本実施形態は、Ｘｅ濃度が７．５〜１２．５％の高濃度範囲６０３を使用することができる。
【００２６】
フルスペックＨＤＴＶ対応のプラズマディスプレイ装置では、画素数が多いため、１画素当たりの開口率が小さく、輝度が低下する。比較例の特性６０２では、誘電体層１３に鉛ガラス（比誘電率１３〜１４）を用い、Ｘｅを５％封入し、サステイン放電電圧をＶｓ（１８０Ｖ）にした場合、全白輝度が１１５ｃｄ／ｍ2（３００Ｗ）であり、全黒時の無効電力も２００Ｗを超す。
【００２７】
全白輝度は１５０ｃｄ／ｍ2（３００Ｗ）以上であり、全黒時の無効電力が１５０Ｗ以下であることが望ましい。しかし、比較例の特性６０２において、Ｘｅ濃度を５％よりさらに高くし、高輝度化を図った場合、サステイン放電電圧をＶｓ（１８０Ｖ）より高くしなければならず、その場合、無効電力がさらに増加する。サステイン放電電圧を高くすると、回路素子の高耐圧化の問題が生じる。
【００２８】
これに対し、本実施形態の特性６０１では、誘電体層１３に比誘電率が約４と低いシリコン酸化膜を用いることにより、サステイン放電電圧をＶｓ（１８０Ｖ）にしつつ、Ｘｅ濃度を１０％まで増加させ、全黒の無効電力を１５０Ｗ以下にすることができる。また、Ｘｅ濃度を高くしたので、発光効率が向上し、全白輝度は１５０ｃｄ／ｍ2を超える。本実施形態によれば、高精細なフルスペックＨＤＴＶに対応することができ、輝度の向上及び無効電力の削減を両立させることができる。
【００２９】
特性６０２ではＸｅ濃度を５％にし、特性６０１ではＸｅ濃度を１０％にすれば、共に同じサステイン放電電圧Ｖｓを使用し、図１の同じ回路４〜８、及び図５の同じ電圧波形を使用することができる。
【００３０】
本実施形態では、前面ガラス基板１及び背面ガラス基板２間に存在する放電ガスのＸｅ濃度が１０％±２．５％以内であることが好ましい。また、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間に印加されるサステイン放電電圧が１８０Ｖ±５％以内であることが好ましい。また、本実施形態のプラズマディスプレイ装置は、１９２０×１０８０画素の表示が可能であることが好ましい。
【００３１】
図７は、誘電体層１３の厚さとサステイン放電電圧との関係を示すグラフである。横軸は誘電体層１３の厚さを示す。縦軸はサステイン放電電圧を示す。特性７０１は、図６の本実施形態の特性６０１のＸｅ濃度が１０％の特性を示す。特性７０２は、図６の比較例の特性６０２のＸｅ濃度が１０％の特性を示す。特性７０３は、図６の比較例の特性６０２のＸｅ濃度が５％の特性を示す。図６で説明したように、特性７０１及び７０３は、サステイン放電電圧を同じ電圧Ｖｓにすることができる。電圧Ｖｓは、例えば１８０Ｖである。その時、特性７０１では、誘電体層１３の厚さが１０μｍと薄く、特性７０３では、誘電体層１３の厚さが３０μｍと厚い。特性７０１では、サステイン放電電圧がＶｓ−５％及びＶｓ＋５％のとき、それぞれ誘電体層１３の厚さは５μｍ及び１５μｍであり、範囲７０４となる。特性７０２は、特性７０３に比べ、誘電体層１３の厚さが同じであれば、サステイン放電電圧が高くなる。本実施形態の誘電体層１３は、厚さが１０μｍ±２．５μｍ以内であることが好ましい。また、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間に印加されるサステイン放電電圧が１８０Ｖ±５％以内であることが好ましい。
【００３２】
図８は、誘電体層１３の厚さとガス放電電流Ｉｇとの関係を示すグラフである。横軸は誘電体層１３の厚さを示す。縦軸はサステイン放電期間ＴＳにおけるサステイン放電時のガス放電電流Ｉｇを示す。特性８０１は、図６の本実施形態の特性６０１に対応し、誘電体層１３の誘電率が小さい。特性８０２は、図６の比較例の特性６０２に対応し、誘電率が大きい。本実施形態の特性８０１は、比較例の特性８０２に比べ、誘電体層１３の厚さが同じとき、ガス放電電流Ｉｇが小さくなる。これにより、本実施形態は、消費電力を小さくし、発熱量を抑制することができる。図７に示したように、特性７０１では誘電体層１３の厚さを１０μｍにし、特性７０３では誘電体層１３の厚さを３０μｍにすることにより、同じサステイン放電電圧Ｖｓにすることができた。同様に、特性８０１では誘電体層１３の厚さを１０μｍにし、特性８０２では誘電体層１３の厚さを３０μｍにすることにより、同じガス放電電流Ｉｇにすることができる。すなわち、両者は、図１の同じ回路４〜８、及び図５の同じ電圧波形を使用することができる。
【００３３】
以上のように、本実施形態によれば、シリコン酸化膜の誘電体層１３を用いることにより、放電ガスのＸｅ濃度を増加させることができる。これにより、発光効率が向上し、高輝度を実現することができる。また、無効電力を抑制することができる。
【００３４】
（第２の実施形態）
図１０は、本発明の第２の実施形態による画像の１フレームｆｋの構成例を示す図である。図１０は、図５に対し、サステイン放電期間ＴＳのサステイン放電パルスＰｓのみが異なり、その他の点は両者は同じである。以下、第２の実施形態が第１の実施形態と異なる点を説明する。Ｘ電極Ｘｉ及びＹ電極Ｙｉのサステイン放電パルスＰｓは、Ｖｓ／２のパルスと−Ｖｓ／２のパルスが交互に形成される。すなわち、Ｘ電極Ｘｉ及びＹ電極Ｙｉに供給されるサステイン放電パルスＰｓの最大値Ｖｓ／２及び最小値−Ｖｓ／２は、絶対値が同じであり、かつ極性が逆である。本実施形態は、第１の実施形態と同様に、Ｘ電極Ｘｉ及びＹ電極Ｙｉ間に電位差Ｖｓが印加され、サステイン放電が生じる。
【００３５】
図９は、図１０のサステイン放電パルスＰｓを生成するためのサステイン回路の構成例を示す回路図である。このサステイン回路は、ＴＥＲＥＳ（Technology of Reciprocal Sustainer）回路である。図９が図３と異なる点を説明する。トランジスタＱ１のドレインは、電圧＋Ｖｓ／２に接続される。トランジスタＱ２のソースは、電圧−Ｖｓ／２に接続される。トランジスタＱ３及びＱ４のドレインの相互接続点は、グランドに接続される。このサステイン回路の動作は、図３の回路と同様であり、スイッチング素子Ｑ１〜Ｑ４は、極性の異なる２つの所定の電圧（Ｖｓ／２及び−Ｖｓ／２）をＸ電極Ｘｉ及びＹ電極Ｙｉに交互に供給する。また、このサステイン回路は、図３の回路と同様に、電力回収回路３０１を有する。本実施形態のサステイン回路は、各回路素子の耐圧がＶｓではなくＶｓ／２の低電圧でよいので、コストを低減することができる。
【００３６】
（第３の実施形態）
図１１（Ｂ）は本発明の第３の実施形態によるリブ１１２２の構造例を示す平面図であり、図１１（Ｃ）はその断面図であり、図１１（Ａ）はリブ１１２２、Ｘ電極Ｘｉ、Ｙ電極Ｙｉ及びアドレス電極Ａｊの平面図である。図２の第１の実施形態では、リブ９は、アドレス電極１５と平行に配置されるストライプ型リブである。本実施形態は、ラダー型リブ１１２２を有する。ラダー型リブ１１２２は、Ｘ電極Ｘｉ、Ｙ電極Ｙｉ及びアドレス電極Ａｊにより構成される表示セルＣｉｊ単位で区分けされ、排気パス１１２３を備える。以下、本実施形態が第１の実施形態と異なる点を説明する。
【００３７】
図１１（Ｂ）において、リブ１１２２は、例えば、垂直方向開口１１１１が３９０μｍであり、水平方向開口１１１２が１６０μｍである。排気パス１１２３は、例えば、幅１１１３が１４０μｍである。排気パス１１２３を介したリブ１１２２の垂直方向の全体幅１１１４は、例えば、２４０μｍである。リブ１１２２は、例えば、垂直方向頂部幅１１１５及び水平方向頂部幅１１１６が共に５０μｍである。
【００３８】
図１１（Ｃ）において、リブ高さ１１２０は、例えば、１２０μｍである。リブ底幅１１１７は、例えば、１００μｍである。リブ間距離１１１８は、例えば、１１０μｍである。表示セルＣｉｊ間のピッチは、例えば、０．６３ｍｍ×０．２１ｍｍである。
【００３９】
図１１（Ａ）において、Ｘ電極Ｘｉ及びＹ電極Ｙｉは、図２と同様に、透明電極１２及びバス電極１１を有する。透明電極１２は、ラダー型透明電極である。透明電極１２のヘッド垂直方向幅１１０３は、例えば、９５μｍである。Ｙ電極Ｙ１及びＹ２間の距離１１０１は、例えば、８０μｍである。バス電極１１の幅１１０２は、例えば、６０μｍである。Ｘ電極Ｘ２の透明電極１２のヘッドとそれに隣接するＹ電極Ｙ１の透明電極１２のヘッド間のスリット（放電ギャップ）１１０４は、例えば、８０μｍである。
【００４０】
排気パス１１２３について説明する。図２の前面ガラス基板１及び背面ガラス基板２の間の空間は、排気パス１１２３を介して、真空排気される。その後、排気パス１１２３を介して、前面ガラス基板１及び背面ガラス基板２の間の空間に放電ガスを封入する。
【００４１】
図１２は、図１１（Ａ）と同様に、バス電極１１、透明電極１２、リブ１１２２の構成例を示す平面図である。１２０１は、リブ１１２２の頂部幅である。１２０２は、放電ギャップ１２０３のエッジとリブ１１２２のエッジとの間隔（エッジクリアランス）である。１２０３は、Ｘ電極Ｘｉ及びＹ電極Ｙｉの放電ギャップである。１２０４は、排気パス１１２３の幅である。１２０５は、表示セルのピッチである。
【００４２】
現在のリブの加工精度では、排気パス幅１２０４は１００μｍ以上、リブの頂部幅１２０１は５０μｍ以上が必要である。また、放電ギャップ１２０３が狭すぎると、線間容量が大きくなるので、放電ギャップ１２０３は８０μｍ以上が望ましい。さらに、図２の前面ガラス基板１及び背面ガラス基板２の位置合わせ精度を考えると、放電ギャップ１２０３のエッジとリブ１１２２のエッジとの間隔（エッジクリアランス）１２０２は、５０μｍ以上必要である。したがって、表示セルピッチ１２０５は、少なくとも３８０μｍ以上が望ましいことになる。
【００４３】
本実施形態のプラズマディスプレイ装置は、１９２０×１０８０画素のフルスペックＨＤＴＶに対応させることができる。その場合、排気パス１１２３と平行方向に延びるライン数が１０８０本以上であり、そのラインピッチ１２０５が３８０μｍ以上であることが好ましい。また、図２の誘電体層１３は、厚さが３２μｍ以下であることが好ましく、１０μｍ以下であることがより好ましい。
【００４４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００４５】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００４６】
（付記１）
第１及び第２の基板と、
前記第１の基板上でサステイン放電を行うために前記第１の基板上に形成される第１及び第２の電極と、
前記第２の電極との間でアドレス放電を行うために前記第２の基板上に形成される第３の電極と、
前記第１の基板上で前記第１及び第２の電極を覆うようにシリコン酸化膜で形成される誘電体層と、
前記第１及び第２の基板間に存在するＸｅ濃度が１０％±２．５％以内の放電ガスとを有し、
前記誘電体層は、厚さが１０μｍ±２．５μｍ以内であり、
前記第１〜第３の電極は１画素を構成し、１９２０×１０８０画素の表示が可能であることを特徴とするプラズマディスプレイ装置。
（付記２）
前記第１及び第２の電極間に印加されるサステイン放電電圧が１８０Ｖ±５％以内であることを特徴とする付記１記載のプラズマディスプレイ装置。
（付記３）
さらに、前記第１〜第３の電極により構成される表示セル単位で区分けされ、排気パスを備えるラダー型リブを有し、
前記排気パスと平行方向に延びるライン数が１０８０本以上であり、
前記ラインピッチが３８０μｍ以上であることを特徴とする付記１記載のプラズマディスプレイ装置。
（付記４）
前記誘電体層は、プラズマＣＶＤ法により形成されたものであることを特徴とする付記１記載のプラズマディスプレイ装置。
（付記５）
さらに、極性の異なる２つの所定の電圧を前記第１及び第２の電極に交互に供給するスイッチング素子を有することを特徴とする付記１記載のプラズマディスプレイ装置。
（付記６）
さらに、コイルを介して電圧を前記第１及び第２の電極に供給する電力回収回路を有することを特徴とする付記１記載のプラズマディスプレイ装置。
（付記７）
前記第１及び第２の電極に供給されるサステイン放電パルスの最大値及び最小値は、絶対値が同じであり、かつ極性が逆であることを特徴とする付記１記載のプラズマディスプレイ装置。
（付記８）
前記第１〜第３の電極は表示セルを構成し、
前記表示セルをリセットするために前記第２の電極に印加するリセットパルスの振幅絶対値は１８０〜２００Ｖであり、
前記第２及び第３の電極間でアドレス放電させるための前記第３の電極に印加するアドレスパルスの振幅絶対値は６０〜７０Ｖであり、
前記アドレスパルスに対応し、前記第２の電極に印加されるスキャンパルスの振幅絶対値は１１０〜１３０Ｖであることを特徴とする付記１記載のプラズマディスプレイ装置。
（付記９）
前記誘電体層は、厚さが３２μｍ以下であることを特徴とする付記５記載のプラズマディスプレイ装置。
（付記１０）
前記誘電体層は、厚さが１０μｍ以下であることを特徴とする付記５記載のプラズマディスプレイ装置。
（付記１１）
第１及び第２の基板と、
前記第１の基板上でサステイン放電を行うために前記第１の基板上に形成される第１及び第２の電極と、
前記第２の電極との間でアドレス放電を行うために前記第２の基板上に形成される第３の電極と、
前記第１の基板上で前記第１及び第２の電極を覆うようにシリコン酸化膜で形成され、厚さが１０μｍ±２．５μｍ以内である誘電体層と
を有することを特徴とするプラズマディスプレイ装置。
（付記１２）
前記第１及び第２の電極間に印加されるサステイン放電電圧が１８０Ｖ±５％以内であることを特徴とする付記１１記載のプラズマディスプレイ装置。
（付記１３）
前記第１〜第３の電極は１画素を構成し、１９２０×１０８０画素の表示が可能であることを特徴とする付記１１記載のプラズマディスプレイ装置。
（付記１４）
さらに、前記第１〜第３の電極により構成される表示セル単位で区分けされ、排気パスを備えるラダー型リブを有し、
前記排気パスと平行方向に延びるライン数が１０８０本以上であり、
前記ラインピッチが３８０μｍ以上であることを特徴とする付記１１記載のプラズマディスプレイ装置。
（付記１５）
前記誘電体層は、プラズマＣＶＤ法により形成されたものであることを特徴とする付記１１記載のプラズマディスプレイ装置。
（付記１６）
前記第１及び第２の電極に供給されるサステイン放電パルスの最大値及び最小値は、絶対値が同じであり、かつ極性が逆であることを特徴とする付記１１記載のプラズマディスプレイ装置。
（付記１７）
前記第１〜第３の電極は表示セルを構成し、
前記表示セルをリセットするために前記第２の電極に印加するリセットパルスの振幅絶対値は１８０〜２００Ｖであり、
前記第２及び第３の電極間でアドレス放電させるための前記第３の電極に印加するアドレスパルスの振幅絶対値は６０〜７０Ｖであり、
前記アドレスパルスに対応し、前記第２の電極に印加されるスキャンパルスの振幅絶対値は１１０〜１３０Ｖであることを特徴とする付記１１記載のプラズマディスプレイ装置。
（付記１８）
前記誘電体層は、厚さが３２μｍ以下であることを特徴とする付記１４記載のプラズマディスプレイ装置。
（付記１９）
前記誘電体層は、厚さが１０μｍ以下であることを特徴とする付記１４記載のプラズマディスプレイ装置。
（付記２０）
前記第１〜第３の電極は１画素を構成し、１９２０×１０８０画素の表示が可能であることを特徴とする付記１２記載のプラズマディスプレイ装置。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態によるプラズマディスプレイ装置の構成例を示す図である。
【図２】第１の実施形態によるプラズマディスプレイパネルの構造例を示す分解斜視図である。
【図３】Ｘ電極駆動回路及びＹ電極駆動回路内の各サステイン回路の構成例を示す回路図である。
【図４】図３のサステイン回路により生成されるＸ電極のサステイン放電パルスの例を示す図である。
【図５】第１の実施形態による画像の１フレームの構成例を示す図である。
【図６】放電ガスのＸｅ濃度とサステイン放電電圧との関係を示すグラフである。
【図７】誘電体層の厚さとサステイン放電電圧との関係を示すグラフである。
【図８】誘電体層の厚さとガス放電電流との関係を示すグラフである。
【図９】図１０のサステイン放電パルスを生成するためのサステイン回路の構成例を示す回路図である。
【図１０】本発明の第２の実施形態による画像の１フレームの構成例を示す図である。
【図１１】図１１（Ａ）〜（Ｃ）は本発明の第３の実施形態によるリブ、Ｘ電極、Ｙ電極及びアドレス電極の構成例を示す図である。
【図１２】バス電極、透明電極、リブの構成例を示す平面図である。
【符号の説明】
【００４８】
１  前面ガラス基板
２  背面ガラス基板
３  プラズマディスプレイパネル
４  Ｘ電極駆動回路
５  Ｙ電極駆動回路
６  アドレス電極駆動回路
７  駆動制御回路
８  スキャン回路
９  隔壁（リブ）
１１  バス電極
１２  透明電極
１３、１６  誘電体層
１４  保護層
１５  アドレス電極
１８〜２０  蛍光体
２１  信号処理回路
【図１】
2007103017.tif 000003
【図２】
2007103017.tif 000004
【図３】
2007103017.tif 000005
【図４】
2007103017.tif 000006
【図５】
2007103017.tif 000007
【図６】
2007103017.tif 000008
【図７】
2007103017.tif 000009
【図８】
2007103017.tif 000010
【図９】
2007103017.tif 000011
【図１０】
2007103017.tif 000012
【図１１】
2007103017.tif 000013
【図１２】
2007103017.tif 000014