(57)【要約】【課題】  工程数を削減して製造コストの低減が可能な、薄膜トランジスタの製造方法を提供する。【解決手段】  非晶質の半導体層を形成する工程（Ｓ１）と、その半導体層の表面に、ネガ型の感光性を有するポリシラザン層を形成する工程（Ｓ３）と、ポリシラザン層の所定領域に光を照射して、ポリシラザン層を露光するとともに、半導体層の所定領域を結晶化する工程（Ｓ４）と、を有する。【選択図】        図１
2007103766.tif 000002
【特許請求の範囲】
【請求項１】
非晶質の半導体層を形成する工程と、
前記半導体層の表面に、ネガ型の感光性を有するマスク材料層を形成する工程と、
前記マスク材料層に光を照射して、半導体パターンを形成する領域を露光するとともに、前記領域を結晶化する工程と、
前記マスク材料層を現像して、前記領域にマスクを形成する工程と、
前記マスクを用いて、前記半導体層をパターニングする工程と、
前記マスクを除去して、前記半導体パターンを形成する工程と、
を有することを特徴とするパターン形成方法。
【請求項２】
前記マスク材料層は、ポリシラザン層であることを特徴とする請求項１に記載のパターン形成方法。
【請求項３】
前記マスク材料層は、厚さｔが、
【数１】
2007103766.tif 000006
を満たすように形成されることを特徴とする請求項１または請求項２に記載のパターン形成方法。
ただし、λは前記光の波長であり、ａは０以上の整数であり、ｎは前記マスク材料層の屈折率である。
【請求項４】
前記半導体層は、シリコン層であることを特徴とする請求項２に記載のパターン形成方法。
【請求項５】
前記光は、エキシマレーザであることを特徴とする請求項１ないし請求項４のいずれか１項に記載のパターン形成方法。
【請求項６】
請求項１ないし請求項５に記載のパターン形成方法を使用して、半導体アイランドを形成することを特徴とする薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パターン形成方法および薄膜トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ（Thin Film Transistor；以下「ＴＦＴ」という。）には、結晶質のポリシリコン（ｐ−Ｓｉ）からなる半導体層が広く利用されている。ガラス基板上に高性能なＴＦＴを作成する方法としては、高温プロセスと呼ばれる製造方法がすでに実用化されている。
しかしながら、高温プロセスを用いるためには、ＴＦＴを作成する基板として、１０００℃以上の高温の熱工程に耐え得る石英ガラスを採用する必要があり、コストの問題上大型化には向かないとされている。
【０００３】
高温プロセスが持つ上記欠点を解消しているのが、低温プロセスと呼ばれる技術である。低温プロセスは、非晶質のアモルファスシリコン（ａ−Ｓｉ）からなる半導体層にレーザ光を照射して瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。低温プロセスの工程最高温度はおおむね６００℃以下であり、比較的安価な耐熱性ガラス基板を使うことができる。
【０００４】
この低温プロセスを利用した従来技術に係る薄膜トランジスタの製造方法が、特許文献１等に開示されている。
図１の左欄に、従来技術に係る薄膜トランジスタの製造方法の製造工程を示す。従来の製造方法では、まずａ−Ｓｉからなる半導体層を形成する（Ｓ１）。次に、その半導体層にレーザを照射して結晶化する（Ｓ２）。次に、結晶化された半導体層の表面にレジストを塗布する（Ｓ３）。次に、そのレジストを露光し（Ｓ４）、さらに現像して（Ｓ５）、半導体アイランドの形成領域にマスクを形成する。そして、そのマスクを用いて半導体層をエッチングし、パターニングする（Ｓ６）。次に、レジストを剥離することにより（Ｓ７）、半導体アイランドを形成する。次に、その半導体アイランドの表面に形成された自然酸化膜を除去する（Ｓ８）。次に、自然酸化膜が除去された半導体アイランドの表面に、ゲート絶縁膜等を順に形成する（Ｓ９）。
【特許文献１】特開２００１−６０６９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来技術に係る薄膜トランジスタの製造方法では、工程数が多く高コストになっているという問題がある。また半導体層にレーザを照射して結晶化する際に、半導体層の表面におけるレーザの反射率が高いので、レーザ照射エネルギの多くが無駄になっている。そのため、レーザ照射装置は巨大かつ高価なものになっている。
本発明は、上記問題点を解決するためになされたものであって、工程数を削減して製造コストの低減が可能な、パターン形成方法および薄膜トランジスタの製造方法の提供を目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係るパターン形成方法は、非晶質の半導体層を形成する工程と、前記半導体層の表面に、ネガ型の感光性を有するマスク材料層を形成する工程と、前記マスク材料層に光を照射して、半導体パターンを形成する領域を露光するとともに、前記領域を結晶化する工程と、前記マスク材料層を現像して、前記領域にマスクを形成する工程と、前記マスクを用いて、前記半導体層をパターニングする工程と、前記マスクを除去して、前記半導体パターンを形成する工程と、を有することを特徴とする。
半導体層をパターニングするには、半導体パターンの形成領域にマスクを形成する必要がある。本発明の構成によれば、マスク材料層がネガ型の感光性を有するので、前記領域内に光を照射して露光することにより、マスクを形成することができる。これに加えて、同じ照射光により半導体層の前記領域を結晶化することができる。このように、半導体層の結晶化工程を、マスク材料層の露光工程において行うことができるので、製造工程を簡略化することが可能になり、製造コストを低減することができる。
【０００７】
また前記マスク材料層は、ポリシラザン層であることが望ましい。
ポリシラザン層は、露光により透明な酸化ケイ素に変化するので、照射光を効率よく半導体層に吸収させることが可能になる。したがって、半導体層の結晶化に必要なエネルギを低減することができる。
【０００８】
また前記マスク材料層は、厚さｔが、
【０００９】
【数１】
2007103766.tif 000003
【００１０】
を満たすように形成されることが望ましい。ただし、λは前記光の波長であり、ａは０以上の整数であり、ｎは前記マスク材料層の屈折率である。
この構成によれば、マスク材料層における照射光の反射率が最小になる。したがって、照射光を効率よく半導体層に吸収させることが可能になり、半導体層の結晶化に必要なエネルギを低減することができる。
【００１１】
また前記半導体層は、シリコン層であってもよい。
通常の有機系フォトレジストをマスクとして半導体層をパターニングした場合、フォトレジスト除去工程およびその前後の大気暴露工程により自然酸化膜が形成されてしまうため、ゲート絶縁膜形成の前にふっ酸等を用いて自然酸化膜を除去する必要がある。これに対して本発明の構成によれば、ポリシラザンからなるマスクをふっ酸で除去することによって、シリコン最表面の不対電子を水素で終端し安定化することが可能になり、自然酸化膜の形成を防止することができる。これにより、自然酸化膜の除去工程を行うことなく、ゲート絶縁膜の形成工程を行うことができるので、製造工程を簡略化することが可能になり、製造コストを低減することができる。
【００１２】
また前記光は、エキシマレーザであることが望ましい。
この構成によれば、半導体層を確実かつ低コストで結晶化することができる。
【００１３】
一方、本発明に係る薄膜トランジスタの製造方法は、上述したパターン形成方法を使用して、半導体アイランドを形成することを特徴とする。
この構成によれば、上述したパターン形成方法によれば、パターン形成の工程数を削減して製造コストを低減することができるので、薄膜トランジスタの製造コストを低減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態につき、図面を参照して説明する。なお以下には、本発明のパターン形成方法を、薄膜トランジスタの製造方法に適用した場合を例にして説明する。また以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００１５】
図１の右欄に、本実施形態に係る薄膜トランジスタの製造方法の製造工程を示す。本実施形態に係る薄膜トランジスタの製造方法は、非晶質の半導体層を形成する工程（Ｓ１）と、その半導体層の表面にポリシラザン層を形成する工程（Ｓ３）と、ポリシラザン層に光を照射して半導体アイランドの形成領域を露光するとともに半導体層の前記領域を結晶化する工程（Ｓ４）と、ポリシラザン層を現像して前記領域にマスクを形成する工程（Ｓ５）と、マスクを用いて半導体層をパターニングする工程（Ｓ６）と、マスクを除去して半導体アイランドを形成する工程（Ｓ７）と、を有するものである。
【００１６】
図２および図３は、本実施形態に係る薄膜トランジスタの製造方法の工程図である。以下、本実施形態に係る薄膜トランジスタの製造方法の各工程につき、図２および図３を用いて説明する。
【００１７】
（Ｓ１；半導体層の形成）
まず図２（ａ）に示すように、基板１１の上に下地保護膜１２を形成する。
基板１１として、金属等の導電性物質、シリコン・カーバイド（ＳｉＣ）やアルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）等のセラミック材料、溶融石英やガラス等の透明または非透明絶縁性物質、シリコンウェーハー等の半導体物質、または半導体物質を加工したＬＳＩ基板等が採用可能である。半導体層１３は、基板１１上に直接形成してもよく、また下地保護膜１２や下部電極等を介して形成してもよい。
【００１８】
下地保護膜１２としては、酸化ケイ素膜（ＳｉＯｘ：０＜ｘ≦２）や窒化ケイ素膜（Ｓｉ３Ｎｘ ：０＜ｘ≦４）等の絶縁性物質が挙げられる。通常のガラス基板上にＴＦＴを作成する場合には、ガラス基板中に含まれているナトリウム（Ｎａ）等の可動イオンが半導体層１３中に混入しない様に、下地保護膜１２を形成した後に半導体層１３を堆積する事が好ましい。同じ事情は、各種セラミック材料を基板として用いる場合にも通ずる。下地保護膜１２は、セラミック中に添加されている焼結助材原料などの不純物が半導体層１３に拡散及び混入するのを防止するからである。基板１１として金属材料などの導電性材料を用い、且つ半導体層１３が金属基板と電気的に絶縁されていなければならない場合には、絶縁性を確保する為に下地保護膜１２は必要不可欠である。更に半導体基板やＬＳＩ素子上に半導体層１３を形成する時には、トランジスタ間や配線間の層間絶縁膜が同時に下地保護膜１２でもある。
【００１９】
下地保護膜１２の膜厚は、基板１１からの不純物元素の拡散と混入を防ぐのに十分な厚さが必要で、その値は最小で１００ｎｍ程度以上である。ロット間や基板間のばらつきを考慮すると２００ｎｍ程度以上が好ましく、３００ｎｍ程度あれば保護膜としての機能を十分に果たし得る。下地保護膜１２がＩＣ素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常４００ｎｍから６００ｎｍ程度の膜厚となる。絶縁膜が余りにも厚くなると絶縁膜のストレスに起因するクラックが生ずる。その為最大膜厚は２μｍ程度が好ましい。生産性を考慮する必要が強い場合、絶縁膜厚は１μｍ程度が上限である。
【００２０】
下地保護膜１２は、まず基板１１を純水やアルコールなどの有機溶剤で洗浄した後、基板１１上に常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等のＣＶＤ法或いはスパッタ法等で形成する。下地保護膜１２として酸化ケイ素膜を用いる場合、常圧化学気相堆積法では、基板温度を２５０℃程度から４５０℃程度として、モノシラン（ＳｉＨ４）や酸素を原料として堆積し得る。プラズマ化学気相堆積法やスパッタ法では、基板温度は室温から４００℃程度である。
【００２１】
次に、下地保護膜１２の上に半導体層１３を形成する。
半導体層１３としては、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等の四族単体の半導体層の他に、シリコン・ゲルマニウム（ＳｉｘＧｅ１−ｘ：０＜ｘ＜１）やシリコン・カーバイド（ＳｉｘＣ１−ｘ：０＜ｘ＜１）、ゲルマニウム・カーバイド（ＧｅｘＣ１−ｘ：０＜ｘ＜１）等の四族元素複合体の半導体層、ガリウム・ヒ素（ＧａＡｓ）やインジウム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素との複合体化合物半導体層、カドミウム・セレン（ＣｄＳｅ）等の二族元素と六族元素との複合体化合物半導体層、またはシリコン・ゲルマニウム・ガリウム・ヒ素（ＳｉｘＧｅｙＧａｚＡｓｚ：ｘ＋ｙ＋ｚ＝１）といった更なる複合化合物半導体層等が挙げられる。或いは、これらの半導体層にリン（Ｐ）やヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドナー元素を添加したＮ型半導体層、またはホウ素（Ｂ）やアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプター元素を添加したＰ型半導体層を形成してもよい。
【００２２】
半導体層１３は、ＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、またはスパッタ法等や蒸着法等のＰＶＤ法で形成する。半導体層１３としてシリコン膜を用いる場合、ＬＰＣＶＤ法では、ジシラン（Ｓｉ２Ｈ６）などを原料に、基板温度を４００℃程度から７００℃程度として堆積し得る。ＰＥＣＶＤ法では、モノシラン（ＳｉＨ４）などを原料に、基板温度を１００℃程度から５００℃程度として堆積可能である。スパッタ法を用いる時には、基板温度は室温から４００℃程度である。半導体層１３の膜厚は、ＴＦＴに用いる時には２０ｎｍ程度から１００ｎｍ程度が適している。
【００２３】
この様に堆積された半導体層１３の初期状態（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）は、非晶質や混晶質、微結晶質、多結晶質等の様々な状態があるが、本願発明にあっては、初期状態はいずれの状態であっても構わない。なお本願明細書中では、非晶質の結晶化のみならず、多結晶質や微結晶質の再結晶化をも含めて総て結晶化と呼ぶ。
【００２４】
（Ｓ３；マスク材料層の形成）
次に図２（ｂ）に示すように、半導体層１３の表面にマスク材料層１４を形成する。
マスク材料として、ネガ型の感光性を有するとともに、露光光に対して透明なものを採用する。ネガ型の感光性を有する材料とは、露光された部分が硬化して、現像後に残留するものである。また、露光光として後述する波長３０８ｎｍのエキシマレーザを採用する場合には、少なくとも露光後にその波長のレーザを透過しうるものを採用する。なお半導体層としてシリコンを採用する場合には、マスク材料として露光後に酸化ケイ素となるものを採用することが望ましい。この場合、酸化ケイ素からなるマスクを除去すれば、ケイ素からなる半導体層の表面に形成された自然酸化膜も同時に除去しうるからである。
【００２５】
上述した各条件を満足するマスク材料として、ネガ型のポリシラザンを採用することが望ましい。ポリシラザンは、化学式１で表わされる繰り返し単位を有するものである。
【００２６】
【化１】
2007103766.tif 000004
【００２７】
化学式１において、Ｒ１、Ｒ２およびＲ３は、炭素原子数１〜８のアルキル基または水素原子である。このポリシラザンは、直鎖状または環状のいずれであってもよい。また、このポリシラザンの重量平均分子量は、５００〜１００００の範囲にあることが望ましい。重量平均分子量が５００未満では、露光後の酸化ケイ素膜が多孔質になりやすく、また分子量が１０，０００を越えると、次述する塗布液の流動性が低下するからである。上述したポリシラザンは、１種類のみを使用してもよく、また２種類以上を混合して使用してもよい。
【００２８】
本実施形態では、上述したポリシラザンを有機溶媒中に溶解して塗布液を作製する。この有機溶媒としては、ポリシラザンを溶解し、塗布液に流動性を付与するものであれば特に制限はない。具体的には、シクロヘキサンやトルエン、キシレン、ヘキセン等の炭化水素、塩化メチレンや塩化エチレン、トリクロロエタン等のハロゲン化炭化水素、またはエチルブチルエーテルやジブチルエーテル、ジオキサン、テトラヒドロフラン等のエーテル類等が挙げられる。これらの有機溶媒は、１種類のみを使用してもよく、また２種類以上を混合して使用してもよい。また、塗布液中のポリシラザンの濃度は、３〜３５重量％であることが望ましい。
【００２９】
そして、上述した塗布液を基板上に塗布する。塗布方法として、スプレーコート法、スピンコート法、ロールコート法、インクジェット法、ディップ法、スクリーン印刷法、転写印刷法、カーテンコート法などの方法を採用すればよい。その後、塗膜を乾燥させることにより、基板上にポリシラザンからなるマスク材料層１４が形成される。
【００３０】
（Ｓ４；マスク材料層の露光および半導体層の結晶化）
次に図２（ｃ）に示すように、形成されたマスク材料層１４に光を照射して露光する。この光として、マスク材料層１４および半導体層１３による吸収率が高い波長の光を採用する。具体的には、波長３０８ｎｍ程度の紫外域のエキシマレーザが好ましい。エキシマレーザの中でも、大出力でしかも極短時間のパルス発振であるキセノンクロライド（ＸｅＣｌ）レーザが最も適している。
【００３１】
光の照射は、半導体アイランドの形成領域に対して行う。そのため、前記領域に対応するパターンが描画されたフォトマスク９０を介して光を照射する。またレーザ描画法を用いて前記領域のみに光を照射してもよい。
【００３２】
マスク材料層１４に対する光の照射は、酸化雰囲気下で行う。酸化雰囲気としては、たとえば、酸素含有ガスや水蒸気含有ガス、オゾン含有ガスなどの雰囲気が挙げられる。このような酸化雰囲気下で、ポリシラザンからなるマスク材料層１４にレーザを照射することにより、ポリシラザンの−ＳｉＮ−骨格が酸化されて、−ＳｉＯ−骨格に変化する。その際、結合間距離がほとんど変化せず、マスク材料層１４が大きく収縮することがないので、高解像度でマスクを形成することができる。これにより得られたマスクは、−ＳｉＯ−骨格を有しているため、耐ドライエッチング性に優れるとともに、絶縁性にも優れている。
【００３３】
本実施形態では、レーザ光を照射することにより、上述したマスク材料層１４を露光するとともに、その下層の半導体層１３を結晶化する。すなわち、レーザ光を照射することにより、半導体層１３を構成するアモルファスシリコンを溶融させ、これが凝固する過程で結晶化させる。上述したように、半導体アイランドの形成領域のマスク材料層１４に光を照射しているので、前記領域の半導体層１３をすべて結晶化することが可能になる。
【００３４】
図４は、マスク材料層における光の反射率の膜厚依存性を表すグラフである。マスク材料層における光の反射率は、マスク材料層の膜厚によって異なる。マスク材料層の表面で反射する光と、マスク材料層の裏面（半導体層との界面）で反射する光とが、相互に干渉するからである。マスク材料層に照射された光の反射率が最低となるのは、マスク材料層の膜厚ｔが数式２を満たす場合である。
【００３５】
【数２】
2007103766.tif 000005
【００３６】
ただし、λは照射する光の波長であり、ａは０以上の整数であり、ｎはマスク材料層の屈折率である。なお、露光終了後のマスク材料層の消衰係数を０としている。
そこで、マスク材料層の膜厚ｔが数式２を満たすように、マスク材料層を形成することが望ましい。これにより、マスク材料層における光の反射率が最低となり、半導体層への光の吸収率を向上させることができる。特に、ａ＝０とすればマスク材料層を最も薄く形成しうるので、マスク材料の消費量を低減することが可能になる。いま、λ＝３０８ｎｍ、ａ＝０、ｎ＝１．５とすれば、ｔ＝５１ｎｍとなる。
【００３７】
ところで、図４において膜厚が０の場合とは、マスク材料層を介することなく、半導体層に対して直接光を照射する場合に相当する。この場合の反射率は、マスク材料層の膜厚ｔが数式２を満たす場合の反射率より、大きくなっていることに注目されたい。すなわち、半導体層に対して直接光を照射する場合より、所定膜厚のマスク材料層を介して光を照射した方が、半導体層への光の吸収率を向上させることができるのである。これにより、光の照射パワーまたは照射時間を低減することが可能になり、半導体層の結晶化に必要なエネルギを低減することができる。
【００３８】
（Ｓ５；マスク材料層の現像）
次に図２（ｄ）に示すように、マスク材料層を現像する。なおマスク材料層の露光部分は酸化ケイ素（ＳｉＯ２）に変化して硬化しているので、マスク材料層の現像により未露光部分を除去する。現像処理は、未反応のポリシラザンを現像液に溶解することによって行う。その現像液として、上述した塗布液に使用可能な有機溶媒またはアルカリ水溶液を採用することが可能である。以上により、半導体アイランドの形成領域にマスク１９が形成される。
【００３９】
（Ｓ６；半導体層のパターニング）
次に図３（ａ）に示すように、上記のように形成されたマスク１９を介して、半導体層１３をパターニングする。半導体層１３のパターニングは、プラズマエッチングや反応性イオンエッチング等のドライエッチングによって行うことが可能である。その際、エッチングガスとして、ＣＦ４やＣＦ４とＯ２の混合ガス、ＳＦ６、ＣＣｌ２Ｆ２、Ｃ２Ｃｌ２Ｆ４等を採用すればよい。
【００４０】
（Ｓ７；マスク材料層の除去）
次に図３（ｂ）に示すように、マスクを除去する。マスクの除去は、プラズマエッチングや反応性イオンエッチング等のドライエッチングによって行うことも可能であるが、ふっ酸および純水を用いて行うことが望ましい。通常の有機系フォトレジストをマスクとして半導体層をパターニングした場合には、フォトレジストの除去工程においてアッシングとよばれる酸素プラズマにさらされる工程および／または硫酸等による洗浄工程が行われることにより、またその前後の大気暴露により、シリコン最表面には自然酸化膜が必ず形成される。トランジスタ特性は、ゲート絶縁膜とシリコンとの界面の特性に大きく左右されるので、自然酸化膜が形成されたままゲート絶縁膜を形成すると、トランジスタ特性に悪影響が及ぶことになる。そのため、ゲート絶縁膜形成前にふっ酸等を用いて自然酸化膜を除去する必要がある。これに対して、ポリシラザンからなるマスクをふっ酸で除去すれば、シリコン最表面の不対電子（未結合手、ダングリングボンド）が水素により終端され、大気に暴露してもすぐには酸化されない安定な表面となるため、自然酸化膜の形成を防止することができる。このようにふっ酸を用いてマスクを除去することにより、シリコン表面を水素でパシベーションすることができるため、自然酸化膜除去工程を行うことなく、ゲート絶縁膜を形成することができる。これにより、製造工程を簡略化することが可能になり、製造コストを低減することができる。
【００４１】
なおマスクの除去をドライエッチングで行う場合は、エッチングガスとしてＣＦ４やＣＦ４とＨ２の混合ガス、Ｃ２Ｆ６、ＣＨＦ３、Ｃ３Ｈ８等を採用すればよい。特に、ＣＦ４とＨ２の混合ガスやＣＨＦ３、Ｃ３Ｈ８等の水素原子（Ｈ）を含むガスを採用することが望ましい。水素原子を含むガスは、ＳｉＯ２とＳｉとの選択比が大きいので、ＳｉＯ２のみをエッチングし、ｐ−Ｓｉをエッチングしないで残すことが可能になる。これにより、半導体アイランド１８が露出する。
【００４２】
以上に詳述した本実施形態に係る薄膜トランジスタの製造方法では、図１に示すように、マスク材料としてレジストに代えてポリシラザンを採用した。このポリシラザンは、ネガ型の感光性を有するとともに、露光により透明な酸化ケイ素に変化する。
一般に、半導体層をエッチングして半導体アイランドを形成するには、半導体層の表面における半導体アイランドの形成領域にマスクを形成する必要がある。本実施形態の構成によれば、ポリシラザンがネガ型の感光性を有するので、前記領域内に光を照射して露光することによりマスクを形成することができる。しかも、同じ照射光により半導体層の前記領域を結晶化することが可能になる。このように、半導体層の結晶化工程（Ｓ２）を、マスク材料層の露光工程（Ｓ４）において同時に行うことができるので、製造工程を簡略化することが可能になり、製造コストを低減することができる。また、ポリシラザンは露光により透明な酸化ケイ素に変化するので、照射光を効率よく半導体層に吸収させることが可能になる。したがって、半導体層の結晶化に必要なエネルギを低減することができる。
【００４３】
これに伴って、半導体層の形成工程（Ｓ１）とマスク材料層の形成工程（Ｓ３）とを連続して行うことが可能になる。したがって、半導体層の表面に自然酸化膜が形成されるのを抑制することができる。
仮に半導体層の表面に自然酸化膜が形成されても、ポリシラザンは露光により酸化ケイ素に変化するので、ポリシラザンの除去に伴って自然酸化膜の形成を防止することができる。これにより、自然酸化膜の除去工程（Ｓ８）を行うことなく、ゲート絶縁膜の形成工程（Ｓ９）を行うことができるので、製造工程を簡略化することが可能になり、製造コストを低減することができる。
【００４４】
（Ｓ９；ゲート絶縁膜形成）
この後、図３（ｃ）に示すように、半導体アイランド１８の表面にゲート絶縁膜２１を成膜する。ゲート絶縁膜２１の成膜方法としては、ＥＣＲプラズマＣＶＤ法、平行平板プラズマＣＶＤ法などがある。
【００４５】
引き続いて、ゲート電極２２となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆積する。この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定である事が望まれ、例えばタンタル、タングステン、クロム等の高融点金属がふさわしい。また、イオンドーピングによってソース、ドレインを形成する場合、水素のチャネリングを防止するため、ゲート電極２２の膜厚が７００ｎｍ程度必要になる。前記高融点金属の中で、７００ｎｍもの膜厚で成膜しても膜ストレスによるクラックが生じない材料として、タンタルが最もふさわしい。
【００４６】
ゲート電極２２となる薄膜を堆積後、パターニングを行う。引き続いて、半導体アイランド１８に不純物イオン注入を行って、ソース領域Ｓおよびドレイン領域Ｄを形成する。この時、ゲート電極２２をイオン注入のマスクとすることにより、ゲート電極２２下のみにチャンネルが形成される（自己整合構造）。ＣＭＯＳ−ＴＦＴを作成する時は、ポリイミド樹脂等の適当なマスク材を用いてＮＭＯＳまたはＰＭＯＳの一方をマスクし、他方にイオン注入を行う。不純物イオン注入は、質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素とを注入するイオンドーピング法、および質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法の二種類が適応され得る。イオンドーピング法の原料ガスとしては、水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ３）やジボラン（Ｂ２Ｈ６）等の注入不純物元素の水素化物を用いる。イオン打ち込み法では、所望の不純物元素のみを注入した後に、引き続いて水素イオン（プロトンや水素分子イオン）を注入する。
【００４７】
ＭＯＳ界面やゲート絶縁膜を安定に保つ為には、イオンドーピング法にしろイオン打ち込み法にしろ、イオン注入時の基板温度は３５０℃以下である事が好ましい。一方、注入不純物の活性化を３５０℃以下の低温にて常に安定的に行うには（本願ではこれを低温活性化と称する）、イオン注入時の基板温度は２００℃以上である事が望ましい。トランジスタのしきい値電圧を調整する為にチャンネル・ドープを行うとか、或いはＬＤＤ構造を形成するといった様に、低濃度に注入された不純物イオンを低温で確実に活性化するには、イオン注入時の基板温度は２５０℃以上であることが必要となる。この様に基板温度が高い状態でイオン注入を行うと、イオン注入に伴う半導体アイランド１８の結晶壊破の際に再結晶化も同時に生じ、結果としてイオン注入部の非晶質化を防ぐ事ができる。即ち、イオン注入された領域は注入後も依然として結晶質として残り、その後の活性化温度が３５０℃程度以下と低温であっても、注入イオンの活性化が可能になるのである。
【００４８】
この後、ゲート電極２２を覆うように、酸化ケイ素や窒化ケイ素等からなる層間絶縁膜２３を形成する。次に。半導体アイランド１８のソース領域Ｓおよびドレイン領域Ｄの上に、コンタクトホールを開孔する。そのコンタクトホールの内部から層間絶縁膜２３の表面にかけて、ＰＶＤ法やＣＶＤ法などにより、ソース電極２４およびドレイン電極２４を形成する。以上により、薄膜トランジスタ１０が完成する。
【００４９】
（電子機器）
本実施形態に係る薄膜トランジスタの製造方法を使用して、薄膜トランジスタを備えた半導体装置を形成することができる。その半導体装置を備えた電子機器の例につき、図５を用いて説明する。
図５は、携帯電話の斜視図である。本実施形態に係る薄膜トランジスタの製造方法を使用して形成した半導体装置は、携帯電話３００の筐体内部に配置されている。これにより、携帯電話のコストを低減することができる。
【００５０】
なお上述した半導体装置は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。いずれの電子機器も、本発明を適用することにより、コストを低減することができる。
【００５１】
なお、本発明の技術範囲は、上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において、上述した実施形態に種々の変更を加えたものを含む。すなわち、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【００５２】
【図１】従来技術および実施形態に係る薄膜トランジスタの製造工程である。
【図２】実施形態に係る薄膜トランジスタの製造方法の工程図である。
【図３】実施形態に係る薄膜トランジスタの製造方法の工程図である。
【図４】ポリシラザンの膜厚と反射率との関係を示すグラフである。
【図５】携帯電話の斜視図である。
【符号の説明】
【００５３】
Ｓ１…半導体層の形成工程  Ｓ３…ポリシラザン層の形成工程  Ｓ４…ポリシラザン層の露光および半導体層の結晶化工程  Ｓ５…ポリシラザン層の現像工程  Ｓ６…半導体層のパターニング工程  Ｓ７…ポリシラザン層の除去工程  １３…半導体層  １４…ポリシラザン層（マスク材料層）
【図１】
2007103766.tif 000007
【図２】
2007103766.tif 000008
【図３】
2007103766.tif 000009
【図４】
2007103766.tif 000010
【図５】
2007103766.tif 000011