(57)【要約】【課題】駆動トランジスタの閾値電圧の補償とデータ電圧の書き込みを確実に行う。【解決手段】補償期間とデータ書込期間とは重なっている。両者が重なる期間では、トランジスタＴr1がオフ状態となり、容量素子Ｃaに閾値電圧が充電される一方、容量素子Ｃbにデータ電圧が充電される。駆動期間ではトランジスタＴr1がオン状態となるので、容量素子Ｃaと容量素子Ｃbとが直列に接続される。この結果、駆動トランジスタＴdrpのゲート・ソース間には、閾値電圧とデータ電圧とを加算した電圧が印加される。これにより、電気光学素子Ｅには閾値電圧が補償された駆動電流Ｉelが供給される。【選択図】図２
2007334178.tif 000002
【特許請求の範囲】
【請求項１】
制御端子、第１端子および第２端子を備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタと、第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子と、第３電極と第４電極とを備える第２容量素子とを含み、駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流の少なくとも一方が供給される被駆動素子を駆動するための電子回路を駆動する方法であって、
前記第２電極と前記第３電極とを分離した状態で、前記第１容量素子に前記駆動トランジスタの閾値電圧を保持させる第１のステップと、
前記第２電極と前記第３電極とを分離した状態で、前記第２容量素子にデータ電圧を保持させる第２のステップと、
前記第２電極と前記第３電極とを電気的に接続して、前記第１容量素子の電圧と前記第２容量素子の電圧とを加算した加算電圧を生成し、当該加算電圧に応じた電位を前記駆動トランジスタの前記制御端子に供給する第３のステップと、
を含むことを特徴とする電子回路の駆動方法。
【請求項２】
前記第１のステップの少なくとも一部と前記第２のステップの少なくとも一部とが同時に行われる期間が設定されていること特徴とする請求項１に記載の電子回路の駆動方法。
【請求項３】
前記駆動トランジスタは、前記制御端子と前記第１端子との間の電圧に応じて前記第１端子と前記第２端子との導通状態が変化し、
前記第１のステップの少なくとも一部において、前記制御端子を前記第２端子と電気的に接続して、前記閾値電圧に応じた電荷を前記第１容量素子に保持させる
ことを特徴とする請求項１または２に記載の電子回路の駆動方法。
【請求項４】
前記第２のステップにおいて、前記第３電極に前記データ電圧に応じた電位を供給することを特徴とする請求項１乃至３のうちいずれか１項に記載の電子回路の駆動方法。
【請求項５】
前記駆動トランジスタは、前記制御端子と前記第１端子との間の電圧に応じて前記第１端子と前記第２端子との導通状態が変化し、
前記第３のステップの少なくとも一部において、前記駆動トランジスタの前記第１端端子と前記第４電極とを電気的に接続する
ことを特徴とする請求項１乃至４のうちいずれか１項に記載の電子回路の駆動方法。
【請求項６】
被駆動素子を駆動するための電子回路であって、
制御端子、第１端子および第２端子を備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタと、
第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子と、
第３電極と第４電極とを備える第２容量素子と、
オン状態で前記第２電極と前記第３電極とを電気的に接続し、オフ状態で前記第２電極と前記第３電極とを電気的に遮断する第１スイッチング素子と、
前記第１スイッチング素子をオフ状態にして、前記第１容量素子に前記駆動トランジスタの閾値電圧を保持させると同時に前記第２容量素子にデータ電圧を保持させた後、前記第１スイッチング素子をオン状態にして、前記閾値電圧と前記データ電圧とを加算した加算電圧を生成し、当該加算電圧に応じた電位を前記駆動トランジスタの前記制御端子に供給する制御手段と、
を具備し、
前記駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および前記駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流のうち少なくとも一方が前記被駆動素子に供給される
ことを特徴とする電子回路。
【請求項７】
前記第４電極が電気的に接続され、所定の電位が供給される配線と、
オン状態で前記配線と前記第２電極とを電気的に接続し、オフ状態で前記配線と前記第２電極とを電気的に遮断する第２スイッチング素子とを備え、
前記制御手段は、前記第１スイッチング素子をオフ状態、且つ、第２スイッチング素子をオン状態にして、前記第１容量素子に前記駆動トランジスタの閾値電圧を保持させると同時に前記第２容量素子にデータ電圧を保持させた後、前記第１スイッチング素子をオン状態にして、前記閾値電圧と前記データ電圧とを加算した加算電圧を生成し、前記加算電圧に応じた電位を前記駆動トランジスタの前記制御端子に供給する
ことを特徴とする請求項６に記載の電子回路。
【請求項８】
前記制御端子は前記駆動トランジスタのゲート、前記第１端子は前記駆動トランジスタのソース、前記第２端子は前記駆動トランジスタのドレインであり、
所定の電位が供給される配線と、
オン状態で前記配線と前記第２電極とを電気的に接続し、オフ状態で前記配線と前記第２電極とを電気的に遮断する第２スイッチング素子と、
オン状態で前記配線と前記第４電極とを電気的に接続し、オフ状態で前記配線と前記第４電極とを電気的に遮断する第３スイッチング素子と、
オン状態で前記第４電極と前記駆動トランジスタのソースとを電気的に接続し、オフ状態で前記第４電極と前記駆動トランジスタのソースとを電気的に遮断する第４スイッチング素子とを備え、
前記制御手段は、前記第１スイッチング素子をオフ状態、前記第２スイッチング素子をオン状態、且つ、前記第３スイッチング素子をオン状態にして、前記第１容量素子に前記駆動トランジスタの閾値電圧を保持させると同時に前記第２容量素子にデータ電圧を保持させた後、前記第１スイッチング素子をオン状態、且つ前記第２スイッチング素子をオフ状態にして、前記閾値電圧と前記データ電圧とを加算した加算電圧を生成するともに、前記第３スイッチング素子をオフ状態且つ前記第４スイッチング素子をオン状態にして、当該加算電圧に応じた電位を前記駆動トランジスタのゲートに供給する
ことを特徴とする請求項６に記載の電子回路。
【請求項９】
複数のデータ線と複数の単位回路とを含み、
前記複数の単位回路の各々は、
制御端子、第１端子および第２端子を備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタと、
前記駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および前記駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流のうち少なくとも一方が供給される被駆動素子と、
第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子と、
第３電極と第４電極とを備える第２容量素子と、
オン状態で前記第２電極と前記第３電極とを電気的に接続し、オフ状態で前記第２電極と前記第３電極とを電気的に遮断する第１スイッチング素子とを有し、
前記第１スイッチング素子をオフ状態にして、前記第１容量素子に前記駆動トランジスタの閾値電圧を保持させると同時に前記第２容量素子にデータ電圧を保持させた後、前記第１スイッチング素子をオン状態にして、前記閾値電圧と前記データ電圧とを加算した加算電圧を生成し、当該加算電圧に応じた電位を前記駆動トランジスタの前記制御端子に供給する制御手段を具備する、
ことを特徴とする電子装置。
【請求項１０】
請求項９に記載の電子装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード（以下「ＯＬＥＤ（Organic  Light  Emitting  Diode）」という）素子、液晶素子、電気泳動素子、エレクトロクロミック（Electrochromic）素子、電子放出素子、抵抗素子またはセンサ素子など各種の被駆動素子の挙動を制御する技術に関する。
【背景技術】
【０００２】
この種の被駆動素子を駆動する電圧または電流の生成のためにトランジスタ（以下「駆動トランジスタ」という）を利用した電子装置が従来から提案されている。例えば、被駆動素子としてＯＬＥＤ素子を採用した発光装置においては、各ＯＬＥＤ素子に供給される電流の電流値が、そのＯＬＥＤ素子に対応して配置された駆動トランジスタによって制御される。しかしながら、この構成においては、駆動トランジスタの特性（特に閾値電圧）の誤差に起因して各被駆動素子の駆動状態（例えば階調や輝度）にバラツキが発生するという問題がある。この問題を解決するために、特許文献１には、駆動トランジスタの閾値電圧の誤差を補償する構成が開示されている。
【０００３】
図１７は、特許文献１に開示された構成を示す回路図である。この構成においては、第１に、トランジスタＴrAを介して駆動トランジスタＴdrpをダイオード接続し、これによって駆動トランジスタＴdrpのゲートをその閾値電圧Ｖthに応じた電位（Ｖdd−Ｖth）に設定する。この電位は容量素子Ｃ１に保持される。第２に、トランジスタＴrBを介してデータ線Ｌと容量素子Ｃ２の電極ａとを電気的に接続することで、電極ａの電位（駆動トランジスタＴdrpのゲートの電位）をデータ線Ｌの電位Ｖdataに応じて変化させる。以上の動作によって、駆動トランジスタＴdrpのゲートの電位は電極ａの電位の変化量に応じたレベルだけ変動し、この変動後の電位に応じた電流Ｉel（閾値電圧Ｖthに依存しない電流）の供給によって被駆動素子Ｅが駆動される。
【特許文献１】特開２００４−２４５９３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
各被駆動素子の高精細化や大画面化の実現のためには、駆動トランジスタＴdrpのゲートを閾値電圧Ｖthに応じた電位（Ｖdd−Ｖth）に設定する動作やこれを電位Ｖdataに応じて変動させるための時間を長くすることが望まれる。本発明は、駆動トランジスタの閾値電圧を正確に補償し、確実にデータ電圧の書き込みを行うことを解決課題の一つとする。
【課題を解決するための手段】
【０００５】
本発明のひとつの形態に係る電子回路の駆動方法は、制御端子（ゲート）、第１端子（ソースおよびドレインの一方）および第２端子（ソースおよびドレインの他方）を備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタ（例えば図２の駆動トランジスタＴdrp）と、第１電極（例えば図２の電極Ｅa1）と第２電極（例えば図２の電極Ｅa2）とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子（例えば図２の容量素子Ｃa）と、第３電極（例えば図２の電極Ｅb1）と第４電極（例えば図２の電極Ｅb2）とを備える第２容量素子（例えば図２の容量素子Ｃb）とを含み、駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流（例えば図２の駆動電流Ｉel）の少なくとも一方が供給される被駆動素子（例えば図２の電気光学素子Ｅ）を駆動するための電子回路（例えば図２の単位回路Ｕ）を駆動する方法であって、前記第２電極と前記第３電極とを分離した状態で、前記第１容量素子に前記駆動トランジスタの閾値電圧を保持させる第１のステップと、前記第２電極と前記第３電極とを分離した状態で、前記第２容量素子にデータ電圧を保持させる第２のステップと、前記第２電極と前記第３電極とを電気的に接続して、前記第１容量素子の電圧と前記第２容量素子の電圧とを加算した加算電圧を生成し、当該加算電圧に応じた電位を前記駆動トランジスタの前記制御端子に供給する第３のステップとを含むことを特徴とする。前記第１のステップは、補償期間（例えば、図３のＰ１）において実行され、前記第２のステップは、書込期間（例えば、図３のＰ２）において実行される。前記第３のステップは、駆動期間（例えば、図３のＰ３）において実行される。
【０００６】
この発明によれば、第１容量素子と第２容量素子とを電気的に分離した状態で、各々に閾値電圧とデータ電圧を書き込むことが可能となる。そして、第２電極と第３電極とを電気的に接続することにより、閾値電圧とデータ電圧とを加算し、加算結果に基づいて駆動トランジスタの制御端子の電位を制御するので、閾値電圧を補正した駆動電流または駆動電圧を被駆動素子に供給することができる。
【０００７】
ここで、前記第１のステップの少なくとも一部と前記第２のステップの少なくとも一部とが同時に行われる期間が設定されていることが好ましい。上述したように本発明の電子回路は、閾値電圧を保持するための第１容量素子と、これとは独立してデータ電圧を保持するための第２容量素子とを備える。そして、補償期間と書込期間では、両者を電気的に分離した状態で閾値電圧とデータ電圧の書き込みが独立して行われる。このため、補償期間と書込期間とを重ねることができる。これらを並列に実行することにより、閾値電圧を第１容量素子に書き込むための時間とデータ電圧を第２容量素子に書き込むための時間を長くすることができる。これにより、閾値電圧を正確に補正し、且つ、正確なデータ電圧に基づいて被駆動素子を駆動することが可能となる。
【０００８】
また、上述した電子回路の駆動方法において、前記駆動トランジスタは、前記制御端子と前記第１端子との間の電圧に応じて前記第１端子と前記第２端子との導通状態が変化し、前記第１のステップの少なくとも一部において、前記制御端子を前記第２端子と電気的に接続して、前記閾値電圧に応じた電荷を前記第１容量素子に保持させることが好ましい。この場合には、駆動トランジスタをダイオード接続できるので、その閾値電圧を第１容量素子に保持させることが可能となる。さらに、前記第２のステップにおいて、前記第３電極に前記データ電圧に応じた電位を供給することが好ましい。この場合には、第４電極の電位を固定することによって（例えば、電源電位に固定）、データ電圧を第２容量素子に書き込むことができる。
【０００９】
また、上述した電位回路の駆動方法において、前記駆動トランジスタは、前記制御端子と前記第１端子との間の電圧に応じて前記第１端子と前記第２端子との導通状態が変化し、前記第３のステップの少なくとも一部において、前記駆動トランジスタの前記第１端端子と前記第４電極とを電気的に接続してもよい。この態様によれば、駆動トランジスタの第１端子の電位を基準として、第１容量素子に保持した閾値電圧と第２容量素子に保持したデータ電圧を加算した加算電圧が制御端子に入力されるので、駆動トランジスタの閾値電圧を補償しつつ、被駆動素子を駆動することができる。
【００１０】
次に、本発明に係る電子回路は、被駆動素子を駆動するための電子回路であって、制御端子、第１端子および第２端子を備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタと、第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子と、第３電極と第４電極とを備える第２容量素子と、オン状態で前記第２電極と前記第３電極とを電気的に接続し、オフ状態で前記第２電極と前記第３電極とを電気的に遮断する第１スイッチング素子（例えば、図２に示すＴｒ1）と、前記第１スイッチング素子をオフ状態にして、前記第１容量素子に前記駆動トランジスタの閾値電圧を保持させると同時に前記第２容量素子にデータ電圧を保持させた後、前記第１スイッチング素子をオン状態にして、前記閾値電圧と前記データ電圧とを加算した加算電圧を生成し、当該加算電圧に応じた電位を前記駆動トランジスタの前記制御端子に供給する制御手段（例えば、図１の走査線駆動回路２２）とを具備し、前記駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および前記駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流のうち少なくとも一方が被駆動素子に供給されることを特徴とする。
【００１１】
この発明によれば、閾値電圧を保持するための第１容量素子と、これとは独立してデータ電圧を保持するための第２容量素子とを備える。そして、両者を電気的に分離した状態で閾値電圧とデータ電圧の書き込みとが独立して行うことができるので、これらを並列に実行することにより、閾値電圧を第１容量素子に書き込むための時間とデータ電圧を第２容量素子に書き込むための時間を長くすることができる。これにより、閾値電圧を正確に補正し、且つ、正確なデータ電圧に基づいて被駆動素子を駆動することが可能となる。
【００１２】
また、上述した電子回路は、前記第４電極が電気的に接続され、所定の電位が供給される配線（例えば、図２の電源線１７）、オン状態で前記配線と前記第２電極とを電気的に接続し、オフ状態で前記配線と前記第２電極とを電気的に遮断する第２スイッチング素子（例えば、図２のＴr3）とを備え、前記制御手段は、前記第１スイッチング素子をオフ状態、且つ、第２スイッチング素子をオン状態にして、前記第１容量素子に前記駆動トランジスタの閾値電圧を保持させると同時に前記第２容量素子にデータ電圧を保持させた後、前記第１スイッチング素子をオン状態にして、前記閾値電圧と前記データ電圧とを加算した加算電圧を生成し、前記加算電圧に応じた電位を前記駆動トランジスタの前記制御端子に供給することを特徴とする。この発明によれば、第１容量素子と第２容量素子とに電圧を保持する際に基準とする電圧を共通化できる。このため、所定の電位が変動した場合であっても、第１容量素子と第２容量素子の基準となる電位が同時に変動するだけで、そこに保持されている閾値電圧とデータ電圧に影響を与えない。
【００１３】
また上述した電子回路の具体的な態様としては、前記制御端子は前記駆動トランジスタのゲート、前記第１端子は前記駆動トランジスタのソース、前記第２端子は前記駆動トランジスタのドレインであり、所定の電位が供給される配線（例えば、図１０の電源線１７）と、オン状態で前記配線と前記第２電極とを電気的に接続し、オフ状態で前記配線と前記第２電極とを電気的に遮断する第２スイッチング素子（例えば、図１０のＴr3）と、オン状態で前記配線と前記第４電極とを電気的に接続し、オフ状態で前記配線と前記第４電極とを電気的に遮断する第３スイッチング素子（例えば、図１０のＴｒ5）と、オン状態で前記第４電極と前記駆動トランジスタのソースとを電気的に接続し、オフ状態で前記第４電極と前記駆動トランジスタのソースとを電気的に遮断する第４スイッチング素子（例えば、図１０のＴr6）とを備え、前記制御手段は、前記第１スイッチング素子をオフ状態、前記第２スイッチング素子をオン状態、且つ、前記第３スイッチング素子をオン状態にして、前記第１容量素子に前記駆動トランジスタの閾値電圧を保持させると同時に前記第２容量素子にデータ電圧を保持させた後、前記第１スイッチング素子をオン状態、且つ前記第２スイッチング素子をオフ状態にして、前記閾値電圧と前記データ電圧とを加算した加算電圧を生成するともに、前記第３スイッチング素子をオフ状態且つ前記第４スイッチング素子をオン状態にして、当該加算電圧に応じた電位を前記駆動トランジスタのゲートに供給することが好ましい。
この発明によれば、第１容量素子と第２容量素子とを電気的に接続した後に、駆動トランジスタのソース電位を第２容量素子の第４電極にフィードバックできるので、駆動トランジスタのゲート・ソース間に閾値電圧とデータ電圧を加算した電圧を印加することができる。この結果、駆動トランジスタの閾値電圧を補償することが可能となる。
【００１４】
次に、本発明に係る電子装置は、複数のデータ線と複数の単位回路とを含み、前記複数の単位回路の各々は、制御端子、第１端子および第２端子を備えるとともに前記制御端子の電位に応じて前記第１端子と前記第２端子との導通状態が変化する駆動トランジスタと、前記駆動トランジスタの導通状態に応じた電圧レベルを有する駆動電圧および前記駆動トランジスタの導通状態に応じた電流レベルを有する駆動電流のうち少なくとも一方が供給される被駆動素子と、第１電極と第２電極とを備えるとともに前記第１電極が前記制御端子に電気的に接続された第１容量素子と、第３電極と第４電極とを備える第２容量素子と、オン状態で前記第２電極と前記第３電極とを電気的に接続し、オフ状態で前記第２電極と前記第３電極とを電気的に遮断する第１スイッチング素子とを有し、前記第１スイッチング素子をオフ状態にして、前記第１容量素子に前記駆動トランジスタの閾値電圧を保持させると同時に前記第２容量素子にデータ電圧を保持させた後、前記第１スイッチング素子をオン状態にして、前記閾値電圧と前記データ電圧とを加算した加算電圧を生成し、当該加算電圧に応じた電位を前記駆動トランジスタの前記制御端子に供給する制御手段を具備する。
本発明のひとつの態様に係る電子装置は、以上に説明した何れかの態様に係る単位回路を具備する。この態様に係る電子装置の典型例は、電気エネルギの付与によって輝度や透過率といった光学的な性状が変化する電気光学素子を被駆動素子として採用した電気光学装置（例えば発光素子を電気光学素子として採用した発光装置）である。
【００１５】
本発明に係る電子装置は各種の電子機器に利用される。この電子機器の典型例は、本発明の電子装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）、液晶装置の背面側に配置されてこれを照明する装置（バックライト）、あるいは、スキャナなどの画像読取装置に搭載されて原稿を照明する装置など各種の照明装置など、様々な用途に本発明の電子装置を適用することができる。
【発明を実施するための最良の形態】
【００１６】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電子装置の構成を示すブロック図である。同図に例示された電子装置Ｄは、画像を表示する手段として各種の電子機器に搭載される電気光学装置（発光装置）であり、複数の単位回路（画素回路）Ｕが面状に配列された素子アレイ部１０と、各単位回路Ｕを駆動するための走査線駆動回路２２およびデータ線駆動回路２４とを含む。なお、走査線駆動回路２２およびデータ線駆動回路２４は、素子アレイ部１０とともに基板上に形成されたトランジスタによって構成されてもよいしＩＣチップの形態で実装されてもよい。
【００１７】
図１に示すように、素子アレイ部１０には、Ｘ方向に延在するｍ本の走査線１２と、Ｘ方向に直交するＹ方向に延在するｎ本のデータ線１４とが形成される（ｍおよびｎはともに自然数）。各単位回路Ｕは、走査線１２とデータ線１４との交差に対応する各位置に配置される。したがって、これらの単位回路Ｕは縦ｍ行×横ｎ列のマトリクス状に配列する。各単位回路Ｕには、走査線１２と対をなしてＸ方向に延在する電源線１７を介して高位側の高電源電位Ｖddが供給される。
【００１８】
走査線駆動回路２２は、複数の走査線１２の各々を順番に選択するための回路である。データ線駆動回路２４は、走査線駆動回路２２が選択する走査線１２に接続された１行分（ｎ個）の単位回路Ｕの各々に対応するデータ信号Ｘ[1]〜Ｘ[n]を生成して各データ線１４に出力する。第ｉ行（ｉは１≦ｉ≦ｍを満たす整数）の走査線１２が選択される期間（後述するデータ書込期間Ｐ2）にて第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）のデータ線１４に供給されるデータ信号Ｘ[j]は、第ｉ行に属する第ｊ列目の単位回路Ｕに指定された階調に応じた電位（Ｖdd−Ｖdata）となる。各単位回路Ｕの階調は、外部から供給される階調データによって指定される。
【００１９】
次に、図２を参照して、各単位回路Ｕの具体的な構成を説明する。同図においては、第ｉ行の第ｊ列目に位置するひとつの単位回路Ｕのみが図示されているが、その他の単位回路Ｕも同様の構成である。同図に示すように、単位回路Ｕは、電源線１７と低電源電位Ｖssとの間に介在する電気光学素子Ｅを含む。電気光学素子Ｅは、これに供給される駆動電流Ｉelに応じた階調（輝度）となる電流駆動型の被駆動素子である。本実施形態における電気光学素子Ｅは、有機ＥＬ（ElectroLuminescent）材料からなる発光層を陽極と陰極との間に介在させたＯＬＥＤ素子（発光素子）である。電気光学素子Ｅの陰極は接地（Ｖss）される。
【００２０】
図２に示すように、図１において便宜的に１本の配線として図示された走査線１２は、実際には５本の配線（第１制御線１２１・第２制御線１２２・第３制御線１２３・第４制御線１２４および第５制御線１２５）を含む。各配線には走査線駆動回路２２から所定の信号が供給される。さらに詳述すると、第ｉ行目の走査線１２を構成する第１制御線１２１には第１制御信号Ｙa[i]が供給される。同様に、第２制御線１２２には第２制御信号Ｙb[i]が供給され、第３制御線１２３には第３制御信号Ｙc[i]が供給され、第４制御線１２４には第４制御信号Ｙd[i]が供給され、第５制御線１２５には第５制御信号Ｙe[i]が供給される。なお、各信号の具体的な波形やこれに応じた単位回路Ｕの動作については後述する。
【００２１】
図２に示すように、電源線１７から電気光学素子Ｅの陽極に至る経路上にはｐチャネル型の駆動トランジスタＴdrpが介挿される。駆動トランジスタＴdrpのソース（Ｓ）は電源線１７に接続される。この駆動トランジスタＴdrpは、ソースとドレイン（Ｄ）との導通状態（ソース−ドレイン間の抵抗値）がゲートの電位（以下「ゲート電位」という）Ｖgに応じて変化することで当該ゲート電位Ｖgに応じた駆動電流Ｉelを生成する手段である。すなわち、電気光学素子Ｅは、駆動トランジスタＴdrpの導通状態に応じて駆動される。なお、本実施形態においては、駆動電流Ｉelが駆動トランジスタＴdrpから電気光学素子Ｅに流れている期間における電位の高低に基づいて、駆動トランジスタＴdrpのうち電気光学素子Ｅ側の第１端子および駆動トランジスタＴdrpの電源線１７側の第２端子をそれぞれドレインおよびソースと便宜的に定義している。例えば駆動電流Ｉelが流れる方向とは逆方向の電流（逆バイアス電流）が駆動トランジスタＴdrpに流れる期間においては、駆動トランジスタＴdrpのソースとドレインとが逆転することになる。
【００２２】
駆動トランジスタＴdrpのドレインと電気光学素子Ｅの陽極との間には両者の電気的な接続を制御するｎチャネル型のトランジスタ（以下「発光制御トランジスタ」という）Ｔelが介在する。この発光制御トランジスタＴelのゲートは第５制御線１２５に接続される。したがって、第５制御信号Ｙe[i]がハイレベルに遷移すると発光制御トランジスタＴelがオン状態に変化して電気光学素子Ｅに対する駆動電流Ｉelの供給が可能となる。これに対し、第５制御信号Ｙe[i]がローレベルである場合には発光制御トランジスタＴelがオフ状態を維持するから、駆動電流Ｉelの経路が遮断されて電気光学素子Ｅは消灯する。
【００２３】
図２に示すように、本実施形態の単位回路Ｕは、２個の容量素子（Ｃa・Ｃb）と、ｎチャネル型の４個のトランジスタ（Ｔr1・Ｔr2・Ｔr3・Ｔr4）とを含む。容量素子Ｃaは、電極Ｅa1と電極Ｅa2との間隙に誘電体が介挿された素子である。同様に、容量素子Ｃbは、電極Ｅb1と電極Ｅb2との間隙に誘電体が介挿された素子である。容量素子Ｃaの電極Ｅa1は駆動トランジスタＴdrpのゲートに接続される。容量素子Ｃbの電極Ｅb2は電源線１７に接続される。トランジスタＴr1は、容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1との間に介在して両者の電気的な接続（導通／非導通）を制御するスイッチング素子である。トランジスタＴr1のゲートは第４制御線１２４に接続される。
【００２４】
トランジスタＴr2は、容量素子Ｃbの電極Ｅb1とデータ線１４との間に介在して両者の電気的な接続を制御するスイッチング素子である。また、トランジスタＴr3は、容量素子Ｃaの電極Ｅa2と電源線１７（駆動トランジスタＴdrpのソース）との間に介在して両者の電気的な接続を制御するスイッチング素子である。トランジスタＴr2のゲートは第３制御線１２３に接続される一方、トランジスタＴr3のゲートは第１制御線１２１に接続される。
【００２５】
トランジスタＴr4は、駆動トランジスタＴdrpのゲートとドレインとの間に介在して両者の電気的な接続を制御するスイッチング素子である。このトランジスタＴr4がオン状態に遷移すると駆動トランジスタＴdrpはダイオード接続される。トランジスタＴr4のゲートは第２制御線１２２に接続される。
【００２６】
次に、図３を参照して、電子装置Ｄで利用される各信号の具体的な波形を説明する。同図に示すように、第３制御信号Ｙc[1]〜Ｙc[m]は各フレーム期間Ｆ内の所定の期間（以下「データ書込期間」という）Ｐ2ごとに順番にハイレベルとなる信号である。すなわち、第３制御信号Ｙc[i]は、ひとつのフレーム期間Ｆのうち第ｉ番目のデータ書込期間Ｐ2にてハイレベルを維持するとともにそれ以外の期間にてローレベルを維持する。第３制御信号Ｙc[i]のハイレベルへの遷移は第ｉ行の選択を意味する。
【００２７】
図３に示すように、第１制御信号Ｙa[i]は、第３制御信号Ｙc[i]がハイレベルとなるデータ書込期間Ｐ2に先行する所定の期間にてハイレベルとなり、それ以外の期間にてローレベルを維持する。また、第２制御信号Ｙb[i]は、第１制御信号Ｙa[i]がハイレベルとなった後の所定の期間にハイレベルとなる。第１制御信号Ｙa[i]と第２制御信号Ｙb[i]とがともにハイレベルとなる所定の期間（以下「補償期間」という）Ｐ1では駆動トランジスタＴdrpの閾値電圧Ｖthの補償が行われる。
【００２８】
そして、データ書込期間Ｐ2の経過後の所定の期間に第４制御信号Ｙd[i]がハイレベルとなり、第４制御信号Ｙd[i]がハイレベルとなった後の所定の期間に第５制御信号Ｙe[i]がハイレベルとなる。第４制御信号Ｙd[i]と第５制御信号Ｙe[i]とがともにハイレベルとなる所定の期間（以下「駆動期間」という）Ｐ3では電気光学素子Ｅに駆動電流Ｉelが供給される。なお、第１制御信号Ｙa[i]と第２制御信号Ｙb[i]とを同じ波形とすることも可能である。また、第４制御信号Ｙd[i]と第５制御信号Ｙe[i]とを同じ波形とすることも可能である。これらの場合は制御線の本数を削減できる。
【００２９】
データ書込期間Ｐ2は、外部から供給される階調データによって単位回路Ｕに指定される階調に応じた電圧Ｖdataを容量素子Ｃaに保持させるための期間である。また、補償期間Ｐ1は、駆動トランジスタＴdrpの閾値電圧Ｖthを容量素子Ｃbに保持させるための期間である。そして、駆動期間Ｐ3においては、容量素子Ｃaに保持された電圧Ｖdata（データ電圧）と容量素子Ｃbに保持された閾値電圧Ｖthとに基づいて電気光学素子Ｅが駆動される。以下、図４ないし図６を参照しながら、第ｉ行に属する第ｊ列目の単位回路Ｕの動作の詳細を補償期間Ｐ1とデータ書込期間Ｐ2と駆動期間Ｐ3とに区分して説明する。
【００３０】
(a)補償期間Ｐ1（図４）
図４に第３制御信号Ｙc[i]がローレベルである補償期間Ｐ1における単位回路Ｕの様子を示す。この状態では、第１制御信号Ｙa[i]がハイレベルとなるので、トランジスタＴr3がオン状態となり高電源電位Ｖddが容量素子Ｃaの電極Ｅa2に供給される。また、第２制御信号Ｙb[i]がハイレベルとなるので、トランジスタＴr4がオン状態となり、駆動トランジスタＴdrpのゲートとドレインとが電気的に接続される。すなわち、電源線１７から駆動トランジスタＴdrpのソースおよびドレインとトランジスタＴr4と駆動トランジスタＴdrpのゲートとトランジスタＴr5とを経由して容量素子Ｃaの電極Ｅa1に到達する経路が確立される。この経路に電流が流れることによって電極Ｅa1の電位は高電源電位Ｖddと駆動トランジスタＴdrpの閾値電圧Ｖthとの差分値「Ｖdd−Ｖth」に収束する。電極Ｅa2は高電源電位Ｖddに維持されているから、補償期間Ｐ1においては閾値電圧Ｖthに応じた電荷が容量素子Ｃaに蓄積される（すなわち閾値電圧Ｖthが容量素子Ｃaに保持される）。
一方、第３制御信号Ｙc[i]がローレベルとなるので、トランジスタＴr2はオフ状態となる。これにより、容量素子Ｃbの電極Ｅb1はデータ線１４から電気的に分離される。また、第４制御信号Ｙd[i]がローレベルとなるので、トランジスタＴr1はオフ状態となる。これにより、容量素子Ｃbの電極Ｅb1はデータ線１４から電気的に分離される。これにより、電極Ｅb1はフローティング状態となる。さらに、ローレベルの第５制御信号Ｙe[i]によって発光制御トランジスタＴelがオフ状態を維持するから、電気光学素子Ｅに対する駆動電流Ｉelの供給は遮断される。
【００３１】
(b)データ書込期間Ｐ2（図５）
図５に第２制御信号Ｙb[i]がハイレベルであるデータ書込期間Ｐ2における単位回路Ｕの様子を示す。この状態では、上述した補償期間Ｐ1と同様に閾値電圧Ｖthに応じた電荷が容量素子Ｃaに蓄積される。さらに、第３制御信号Ｙc[i]がローレベルからハイレベルに遷移するので、トランジスタＴr2はオン状態となる。これにより、容量素子Ｃbの電極Ｅb1はデータ線１４と電気的に接続される。このとき、データ線１４にはデータ信号Ｘ[j]として、電位（Ｖdd−Ｖdata）が供給される。また、容量素子Ｃbの電極Ｅb2は電源線１７に接続されるので、容量素子Ｃbの電極Ｅa2には高電源電位Ｖddが供給される。したがって、容量素子Ｃbには電圧Ｖdataに応じた電荷が蓄積される（すなわち電圧Ｖdataが容量素子Ｃbに保持される）。すなわち、補償期間Ｐ1とデータ書込期間Ｐ2とが重なる期間においては、容量素子Ｃaに閾値電圧Ｖthを書き込むとともに、容量素子Ｃbに電圧Ｖdataを書き込む。補償動作とデータ書き込み動作を並列に実行できるのは、容量素子Ｃaと容量素子Ｃbとの間にトランジスタＴr1を設け、トランジスタＴr1をオフ状態にすることにより、容量素子Ｃaと容量素子Ｃbとを電気的分離したからである。このように補償動作とデータ書き込み動作とを同時に行うことにより、それらの時間を長くすることができる。この結果、容量素子Ｃaの電圧を正確に閾値電圧Ｖvhに収束させ、且つ、電圧Ｖdataを容量素子Ｃbに十分書き込むことができる。
【００３２】
(c)駆動期間Ｐ3（図６）
図６に駆動期間Ｐ3における単位回路Ｕの様子を示す。この状態では、第１制御信号Ｙa[i]、第２制御信号Ｙb[i]、及び第３制御信号Ｙc[i]がローレベルになる。したがって、トランジスタＴr3がオフ状態となり、容量素子Ｃaの電極Ｅa2が電源線１７から電気的に分離される。また、トランジスタＴr4がオフ状態となり、駆動トランジスタＴdrpのダイオード接続が解除される。さらに、トランジスタＴr2がオフ状態となり、データ線１４と容量素子Ｃbの電極Ｅb1とが電気的に分離される。
【００３３】
一方、駆動期間Ｐ3では第４制御信号Ｙd[i]がハイレベルになり、トランジスタＴr1がオン状態に変化して容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1とが電気的に接続される。いま、容量素子Ｃaの電極Ｅa1はフローティング状態にあるから、電極Ｅa2と電極Ｅb1とがトランジスタＴr1を介して接続されると、電極Ｅa1の電位（すなわちゲート電位Ｖg）は変動する。駆動期間Ｐ3の直前の時点で容量素子Ｃaには閾値電圧Ｖthが保持されるとともに容量素子Ｃbには電圧Ｖdataが保持されているから、駆動期間Ｐ3においてトランジスタＴr1がオン状態に遷移すると、電極Ｅa1のゲート電位Ｖgは「Ｖdd−Ｖdata−Ｖth」に変化する。すなわち、容量素子Ｃaに保持する閾値電圧Ｖthと容量素子Ｃbの保持する電圧Ｖdataとが加算され、加算電圧（Ｖdata＋Ｖth）が生成され、加算電圧に応じた電位「Ｖdd−Ｖdata−Ｖth」が駆動トランジスタＴdrpに印加される。
【００３４】
さらに、駆動期間Ｐ3においては第５制御信号Ｙe[i]がハイレベルに遷移して発光制御トランジスタＴelがオン状態となる。したがって、駆動トランジスタＴdrpのゲート電位Ｖg（＝Ｖdd−Ｖdata−Ｖth）に応じた駆動電流Ｉelが電源線１７から駆動トランジスタＴdrpと発光制御トランジスタＴelとを経由して電気光学素子Ｅに供給される。駆動トランジスタＴdrpが飽和領域にて動作すると仮定すると、駆動電流Ｉelは以下の式(1)で表現される電流値となる。式(1)における「β」は駆動トランジスタＴdrpの利得係数であり、「Ｖgs」は駆動トランジスタＴdrpのゲート−ソース間の電圧である。
Ｉel＝（β／２）（Ｖgs−Ｖth）２  ……(1)
【００３５】
駆動トランジスタＴdrpのソースは電源線１７に接続されているから、式(1)における電圧Ｖgsはゲート電位Ｖgと高電源電位Ｖddとの差分値（Ｖgs＝Ｖdd−Ｖg）である。駆動期間Ｐ3においてゲート電位Ｖgが「Ｖdd−Ｖdata−Ｖth」に設定されることを考慮すると、式(1)は式(2)に変形される。
Ｉel＝（β／２）｛Ｖdd−（Ｖdd−Ｖdata−Ｖth）−Ｖth｝２
＝（β／２）（Ｖdata）２  ……(2)
式(2)から理解されるように、駆動電流Ｉelは電位Ｖdataによって決定され、駆動トランジスタＴdrpの閾値電圧Ｖthには依存しない。したがって、各単位回路Ｕにおける駆動トランジスタＴdrpの閾値電圧Ｖthのバラツキを補償して各電気光学素子Ｅの階調（輝度）のムラを抑制することができる。
【００３６】
以上に説明したように、本実施形態においては、補償期間Ｐ1とデータ書込期間Ｐ2とを重ねることができる。これにより、補償期間Ｐ1及びデータ書込期間Ｐ2の時間を長くすることができるので、正確に閾値電圧Ｖthを補償するとともに電圧Ｖdataを十分書き込むことができる。この結果、輝度ムラを無くすとともに表示階調の精度を向上させることが可能となる。
【００３７】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本実施形態に係る要素のうち第１実施形態と共通する要素には同一の符号を付してその詳細な説明を適宜に省略する。
図７は、本実施形態における単位回路Ｕの構成を示す回路図である。第２実施形態の単位回路Ｕはｐチャネルの駆動トランジスタＴdrpの替わりにｎチャネルの駆動トランジスタＴdrnを用いる点を除いて、図２に示す第１実施形態の単位回路Ｕと同様に構成されている。
図８に電子装置Ｄで利用される各信号の具体的な波形を示す。第１〜第５制御信号Ｙa[i]〜Ｙe[i]は図３に示す第１実施形態の波形と同じであり、電源線１７に供給される電源電位が相違する。すなわち、第２実施形態では、駆動期間Ｐ3において電源線１７に高電源電位Ｖddが供給される一方、それ以外の期間は低電源電位Ｖssが供給される。
【００３８】
図９に第２制御信号Ｙb[i]がハイレベルであるデータ書込期間Ｐ2における単位回路Ｕの様子を示す。この状態では、トランジスタＴr3がオン状態となり、容量素子Ｃaの電極Ｅa2に低電源電位Ｖssが供給される。また、トランジスタＴr4がオン状態となり、駆動トランジスタＴdrnがダイオード接続され、ソースからドレインに向けて電流が流れ、容量素子Ｃaの電極Ｅa1の電位が「Ｖss+Ｖth」に漸近する。これにより、容量素子Ｃaに閾値電圧Ｖthに相当する電荷が充電される。
一方、容量素子Ｃbにおいては、トランジスタＴr2がオン状態となり、トランジスタＴr1がオフ状態となる。これにより、データ線１４と容量素子Ｃbの電極Ｅb1が電気的に接続される。このとき、データ信号Ｘ[j]として電位「Ｖss＋Ｖdata」が供給される。容量素子Ｃbには電圧Ｖdataに相当する電荷が充電される。
【００３９】
次に、駆動期間Ｐ3においては、トランジスタＴr1がオン状態となり、容量素子Ｃaと容量素子Ｃbとが接続される。容量素子Ｃaは閾値電圧Ｖthを保持し、容量素子Ｃbは電圧Ｖdataを保持しているので、駆動トランジスタＴdrnのゲート電位Ｖgは、閾値電圧Ｖthと電圧Ｖdataとを加算した加算電圧に応じた電位になる。これによって、駆動電流Ｉelは、駆動トランジスタＴdrnの閾値電圧Ｖthには依存しなくなる。
本実施形態も第１実施形態と同様に、補償期間Ｐ1とデータ書込期間Ｐ2とを重ねることができる。これにより、補償期間Ｐ1及びデータ書込期間Ｐ2の時間を長くすることができるので、正確に閾値電圧Ｖthを補償するとともに電圧Ｖdataを十分書き込むことができる。この結果、輝度ムラを無くすとともに表示階調の精度を向上させることが可能となる。
なお、本実施形態において、電源線１７に低電源電位Ｖssを供給したのは、補償期間Ｐ1において電極Ｅa2に対して電極Ｅa1を高電位にするとともに、データ書込期間Ｐ2において電極Ｅb2に対して電極Ｅb1を高電位にするためである。したがって、補償期間Ｐ1及びデータ書込期間Ｐ2において電源線１７の電位を低電源電位Ｖssに設定すればよい。
【００４０】
＜Ｃ：第３実施形態＞
次に、本発明の第３実施形態について説明する。なお、本実施形態に係る要素のうち第１実施形態と共通する要素には同一の符号を付してその詳細な説明を適宜に省略する。
図１０は、本実施形態における単位回路Ｕの構成を示す回路図である。第３実施形態の単位回路Ｕはｐチャネルの駆動トランジスタＴdrpの替わりにｎチャネルの駆動トランジスタＴdrnを用いる点、トランジスタＴr5およびＴr6を追加した点、第６制御信号Ｙf[i]を供給する第６制御線１２６および第７制御信号Ｙg[i]を供給する第７制御線１２７を追加した点を除いて、図２に示す第１実施形態の単位回路Ｕと同様に構成されている。
【００４１】
図１１に電子装置Ｄで利用される各信号の具体的な波形を示す。同図に示すように電源線１７の電位が低電源電位Ｖssとなる期間、第６制御信号Ｙf[i]がハイレベルの期間、第１制御信号Ｙa[i]がハイレベルの期間、第２制御信号Ｙb[i]がハイレベルの期間、第３制御信号Ｙc[i]がハイレベルの期間の順に時間が短くなる。ここで、第２制御信号Ｙb[i]がハイレベルの期間は、補償動作行う補償期間Ｐ1であり、第３制御信号Ｙc[i]がハイレベルの期間は書込動作を行うデータ書込期間Ｐ2である。この例では、補償期間Ｐ1はデータ書込期間Ｐ2を含む。
【００４２】
図１２にデータ書込期間Ｐ2における単位回路Ｕの様子を示す。この状態では、トランジスタＴr3がオン状態となり、容量素子Ｃaの電極Ｅa2に低電源電位Ｖssが供給される。また、トランジスタＴr4がオン状態となり、駆動トランジスタＴdrnがダイオード接続され、ソースからドレインに向けて電流が流れ、容量素子Ｃaの電極Ｅa1の電位が「Ｖss+Ｖth」に漸近する。これにより、容量素子Ｃaに閾値電圧Ｖthに相当する電荷が充電される。
一方、容量素子Ｃbにおいては、トランジスタＴr2がオン状態となり、トランジスタＴr1がオフ状態となる。これにより、データ線１４と容量素子Ｃbの電極Ｅb1が電気的に接続される。このとき、データ信号Ｘ[j]として電位「Ｖss＋Ｖdata」が供給される。容量素子Ｃbには電圧Ｖdataに相当する電荷が充電される。
また、データ書込期間Ｐ2では、トランジスタＴr1がオフ状態となり、容量素子Ｃaと容量素子Ｃbとが電気的に分離される。さらに、トランジスタＴr6がオフ状態となり、駆動トランジスタＴdrnのソースと容量素子Ｃbの電極Ｅb2とが電気的に分離される。
【００４３】
図１３に駆動期間Ｐ3における単位回路Ｕの様子を示す。この状態では、トランジスタＴr3がオフ状態となり、容量素子Ｃaの電極Ｅa2が電源線１７から電気的に分離される。また、トランジスタＴr4がオフ状態となり、駆動トランジスタＴdrpのダイオード接続が解除される。さらに、トランジスタＴr2がオフ状態となり、データ線１４と容量素子Ｃbの電極Ｅb1とが電気的に分離される。
【００４４】
一方、駆動期間Ｐ3では、トランジスタＴr1がオン状態となり容量素子Ｃaの電極Ｅa2と容量素子Ｃbの電極Ｅb1とが電気的に接続される。電極Ｅa2と電極Ｅb1とがトランジスタＴr1を介して接続されると、電極Ｅa1の電位と電極Ｅb2の電位の電位差は「Ｖdata＋Ｖth」になる。また、トランジスタＴｒ6がオン状態となり、駆動トランジスタＴdrnのソースと容量素子Ｃbの電極Ｅb2とが電気的に接続される。これにより、ゲート電位Ｖgはソース電位Ｖsに対して「Ｖdata＋Ｖth」だけ高くなる。この結果、駆動電流Ｉelは電圧Ｖdataによって決定され、駆動トランジスタＴdrnの閾値電圧Ｖthには依存しなくなる。
本実施形態も第１実施形態と同様に、補償期間Ｐ1とデータ書込期間Ｐ2とを重ねることができる。これにより、補償期間Ｐ1及びデータ書込期間Ｐ2の時間を長くすることができるので、正確に閾値電圧Ｖthを補償するとともに電圧Ｖdataを十分書き込むことができる。この結果、輝度ムラを無くすとともに表示階調の精度を向上させることが可能となる。
【００４５】
＜Ｄ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
単位回路Ｕの具体的な構成は以上の例示に限定されない。例えば、単位回路Ｕを構成する各トランジスタの導電型は適宜に変更される。また、発光制御トランジスタＴelは適宜に省略される。
また、上述した各実施形態においてはデータ書込期間Ｐ2と補償期間Ｐ1とが不一致となる構成を例示したが、データ書込期間Ｐ2と補償期間Ｐ1とが一致する構成としてもよい。また、データ書込期間Ｐ2と駆動期間Ｐ3とが連続する構成としてもよい。
【００４６】
また、上述した各実施形態において、電気光学素子ＥとしてＯＬＥＤ素子を例示したが、本発明の電子装置に採用される電気光学素子（被駆動素子）はこれに限定されない。例えば、ＯＬＥＤ素子に代えて、無機ＥＬ素子や、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction  Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic  electron  Surface  emitting）素子、ＬＥＤ（Light  Emitting  Diode）素子といった様々な自発光素子、さらには液晶素子や電気泳動素子やエレクトロクロミック素子など様々な電気光学素子を利用することができる。また、本発明は、バイオチップなどのセンシング装置にも適用される。
【００４７】
以上に例示したように、本発明の被駆動素子とは、電気エネルギの付与によって所期の状態に制御（駆動）される総ての要素を含む概念であり、発光素子などの電気光学素子は被駆動素子の例示に過ぎない。なお、被駆動素子には、ＯＬＥＤ素子のような電流駆動型の素子のほか、各々に印加される電圧（以下「駆動電圧」という）に応じて駆動される電圧駆動型の被駆動素子がある。電圧駆動型の被駆動素子が採用された電子装置Ｄにおいては、電位Ｖdataと閾値電圧Ｖthとに応じて決定される電位が駆動期間Ｐ3にて駆動トランジスタＴdrpまたはＴdnのゲートに供給され、この制御電位に対応した電圧値の駆動電圧が供給されることで被駆動素子が駆動される。
【００４８】
＜Ｅ：応用例＞
次に、本発明に係る電子装置（電気光学装置）を利用した電子機器について説明する。図１１ないし図１４には、以上に説明した何れかの形態に係る電子装置Ｄを表示装置として採用した電子機器の形態が図示されている。
【００４９】
図１５は、以上の各形態に係る電子装置Ｄを採用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電子装置Ｄと、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電子装置ＤはＯＬＥＤ素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００５０】
図１６に、以上の各形態に係る電子装置Ｄを適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電子装置Ｄとを備える。スクロールボタン３００２を操作することによって、電子装置Ｄに表示される画面がスクロールされる。
【００５１】
図１７に、以上の各形態に係る電子装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電子装置Ｄとを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電子装置Ｄに表示される。
【００５２】
なお、本発明に係る電子装置が適用される電子機器としては、図１４から図１７に示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電子装置の用途は画像の表示に限定されない。例えば、光書込み型のプリンタや電子複写機といった画像形成装置においては、用紙などの記録材に形成されるべき画像に応じて感光体を露光する書込みヘッドが使用されるが、この種の書込みヘッドとしても本発明の電子装置は利用される。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１実施形態に係る電子装置の構成を示すブロック図である。
【図２】ひとつの単位回路の構成を示す回路図である。
【図３】電子装置の動作を説明するためのタイミングチャートである。
【図４】補償期間における単位回路の様子を示す回路図である。
【図５】データ書込期間における単位回路の様子を示す回路図である。
【図６】駆動期間における単位回路の様子を示す回路図である。
【図７】本発明の第２実施形態に係るひとつの単位回路の構成を示す回路図である。
【図８】電子装置の動作を説明するためのタイミングチャートである。
【図９】データ書込期間における単位回路の様子を示す回路図である。
【図１０】本発明の第２実施形態に係るひとつの単位回路の構成を示す回路図である。
【図１１】電子装置の動作を説明するためのタイミングチャートである。
【図１２】データ書込期間における単位回路の様子を示す回路図である。
【図１３】駆動期間における単位回路の様子を示す回路図である。
【図１４】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１５】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１６】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１７】従来の電子装置の構成を示す回路図である。
【符号の説明】
【００５４】
Ｄ……電子装置、Ｕ……単位回路、Ｅ……電気光学素子、１０……素子アレイ部、１２……走査線、１２１……第１制御線、１２２……第２制御線、１２３……第３制御線、１２４……第４制御線、１２５……第５制御線、１４……データ線、１７……電源線、２２……走査線駆動回路、２４……データ線駆動回路、Ｃa，Ｃb……容量素子、Ｅa1，Ｅa2，Ｅb1，Ｅb2……電極、Ｔdrp……駆動トランジスタ、Ｔel……発光制御トランジスタ、Ｔr1，Ｔr2，Ｔr3，Ｔr4，Ｔr5……トランジスタ、Ｐ0……初期化期間、Ｐ1……データ書込期間、Ｐ2……補償期間、Ｐ3……駆動期間。
【図１】
2007334178.tif 000003
【図２】
2007334178.tif 000004
【図３】
2007334178.tif 000005
【図４】
2007334178.tif 000006
【図５】
2007334178.tif 000007
【図６】
2007334178.tif 000008
【図７】
2007334178.tif 000009
【図８】
2007334178.tif 000010
【図９】
2007334178.tif 000011
【図１０】
2007334178.tif 000012
【図１１】
2007334178.tif 000013
【図１２】
2007334178.tif 000014
【図１３】
2007334178.tif 000015
【図１４】
2007334178.tif 000016
【図１５】
2007334178.tif 000017
【図１６】
2007334178.tif 000018
【図１７】
2007334178.tif 000019