(57)【要約】【課題】小型化・高精細化の要請に応えることができると共に、画素領域の開口率を飛躍的に向上させることができる電気光学装置、電子機器及びプロジェクタを提供すること。【解決手段】ＴＦＴアレイ基板の画素間領域には、容量素子の一部及び配線（データ線、走査線）の一部によって凸部が形成されているので、その分画素領域内に占める面積を小さくすることができる。したがって、電気光学装置を小型化すると共に、画素間領域を狭くする、すなわち、画素領域を広げることが可能となる。これにより、小型化・高精細化の要請に応えることができると共に、画素領域の開口率を飛躍的に高めることができる。【選択図】図４
2007192870.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素領域がマトリクス状に設けられた基板と、
前記基板の前記画素領域内に設けられた画素電極と、
前記基板の前記画素間領域に設けられ、前記画素電極と電気的に接続されるスイッチング素子と、
前記基板の前記画素間領域に設けられ、少なくとも第１の容量電極と第２の容量電極からなる容量電極と絶縁膜とは積層されてなり、前記画素電極の電荷を保持する容量素子と、
前記基板の前記画素間領域に設けられ、少なくとも前記スイッチング素子に対応して設けられたデータ線及び走査線を含む配線と
を具備し、
前記容量素子の少なくとも一部が前記スイッチング素子と前記基板の間において凸部を形成してなる
ことを特徴とする電気光学装置。
【請求項２】
複数の画素領域がマトリクス状に設けられた基板と、
前記基板の前記画素領域内に設けられた画素電極と、
前記基板の前記画素間領域に設けられ、前記画素電極と電気に接続されるスイッチング素子と、
前記基板の前記画素間領域に設けられ、少なくとも第１の容量電極と第２の容量電極からなる容量電極と絶縁膜とは積層されてなり、前記画素電極の電荷を保持する容量素子と、
前記基板の前記画素間領域に設けられ、少なくとも前記スイッチング素子に対応して設けられたデータ線及び走査線を含む配線と
を具備し、
前記データ線の少なくとも一部が、前記スイッチング素子と前記基板の間において凸部を形成してなることを特徴とする電気光学装置。
【請求項３】
複数の画素領域がマトリクス状に設けられた基板と、
前記基板の前記画素領域内に設けられた画素電極と、
前記基板の前記画素間領域に設けられ、前記画素電極と電気的に接続されるスイッチング素子と、
前記基板の前記画素間領域に設けられ、少なくとも第１の容量電極と第２の容量電極からなる容量電極と絶縁膜とは積層されてなり、前記画素電極の電荷を保持する容量素子と、
前記基板の前記画素間領域に設けられ、少なくとも前記スイッチング素子に対応して設けられたデータ線及び走査線を含む配線と
を具備し、
前記容量素子の少なくとも一部と前記データ線の少なくとも一部が、前記スイッチング素子と前記基板の間において凸部を形成してなることを特徴とする電気光学装置。
【請求項４】
前記走査線の少なくとも一部が前記スイッチング素子と前記基板の間において凸部を形成してなることを特徴とする請求項１乃至請求項３のうちいずれか一項に記載の電気光学装置。
【請求項５】
複数の画素領域がマトリクス状に設けられた基板と、
前記基板の前記画素領域内に設けられた画素電極と、
前記基板の前記画素間領域に設けられ、前記画素電極と電気的に接続されるスイッチング素子と、
前記基板の前記画素間領域に設けられ、少なくとも第１の容量電極と第２の容量電極からなる容量電極と絶縁膜とは積層されてなり、前記画素電極の電荷を保持する容量素子と、
前記基板の前記画素間領域に設けられ、少なくとも前記スイッチング素子に対応して設けられたデータ線及び走査線を含む配線と
を具備し、
前記データ線の少なくとも一部、または前記走査線の少なくとも一部が、前記スイッチング素子と前記画素領域との間において凸部を形成してなり、該凸部の幅（Ｌｗ）と厚さ（Ｌｚ）の比が、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係であることを特徴とする電気光学装置。
【請求項６】
前記凸部のうち前記基板面側の断面積が、前記凸部の頂側の断面積よりも大きくなっている
ことを特徴とする請求項１乃至請求項５のうちいずれか一項に記載の電気光学装置。
【請求項７】
前記データ線及び前記走査線が互いに交差して交差領域を形成し、前記交差領域と平面視で重なり、且つ前記画素領域とは平面視で重ならないように遮光部が設けられており、
前記データ線及び前記走査線の幅方向の寸法が、前記遮光部の前記幅方向の最大寸法よりも小さくなっている
ことを特徴とする請求項１乃至請求項５のうちいずれか一項に記載の電気光学装置。
【請求項８】
前記データ線及び前記走査線が互いに交差して交差領域を形成し、前記交差領域と平面視で重なり、且つ前記画素領域とは平面視で部分的に重なるように遮光部が設けられており、
前記データ線及び前記走査線の幅方向の寸法が、前記遮光部の前記幅方向の最大寸法よりも小さくなっている
ことを特徴とする請求項１乃至請求項５のいずれか１項に記載の電気光学装置。
【請求項９】
前記凸部が、前記容量電極及び前記配線の長手方向に延在しており、
前記凸部では、前記容量素子を構成する前記容量電極の少なくとも一部と、前記配線のうち少なくとも一部とが絶縁膜を介して設けられていると共に、前記容量電極が前記配線に沿うように配置されている
ことを特徴とする請求項１乃至請求項８のうちいずれか一項に記載の電気光学装置。
【請求項１０】
前記凸部では、前記容量電極が前記配線よりも前記凸部の表面に近い側に設けられている
ことを特徴とする請求項９に記載の電気光学装置。
【請求項１１】
前記スイッチング素子と前記交差領域とが交差するように配置されており、
前記配線に電気的に接続された平坦部が、前記交差領域に対応する前記凸部から延在して設けられており、
前記スイッチング素子と前記平坦部とを接続するコンタクトホールが設けられている
ことを特徴とする請求項７乃至請求項１０のうちいずれか一項に記載の電気光学装置。
【請求項１２】
前記スイッチング素子が、前記遮光部により形成される平面視の領域の内側に配置されている
ことを特徴とする請求項７乃至請求項１１のうちいずれか一項に記載の電気光学装置。
【請求項１３】
光を前記画素領域内に集光するマイクロレンズを更に具備することを特徴とする請求項１乃至請求項１２のうちいずれか一項に記載の電気光学装置。
【請求項１４】
請求項１乃至請求項１３のうちいずれか一項に記載の電気光学装置を備えたことを特徴とする電子機器。
【請求項１５】
請求項１乃至請求項１３のうちいずれか一項に記載の電気光学装置を備えたことを特徴とするプロジェクタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電子機器及びプロジェクタに関する。
【背景技術】
【０００２】
例えばプロジェクタのライトバルブとして用いられる液晶装置などの電気光学装置では、ＴＦＴ（Thin  Film  Transistor：薄膜トランジスタ）アクティブマトリクス駆動方式と呼ばれる駆動方式が採用されていることが多い。
【０００３】
アクティブマトリクス駆動方式では、画素領域に設けられた画素電極と電気的に接続される手段として、ＴＦＴ素子が用いられる。このＴＦＴ素子は液晶装置の画素間領域に設けられており、同じく画素間領域に設けられたデータ線と走査線と介して電気信号が供給される構成になっている。また、駆動時に一定の電荷を容量素子に保持させることで、安定した駆動処理が実現されている。
【０００４】
近年では、このようなライトバルブの小型化、高精細化が要請されていると共に、画素領域の開口率の向上が要請されている。例えば特許文献１〜３には、画素間領域に容量素子を形成した液晶装置についての記載がある。中でも、特許文献１には、基板上にトレンチと呼ばれる溝を形成し、当該溝中に容量電極を形成する手法が開示されている。容量素子をトレンチの底及び側壁に沿って精細に形成することにより、画素間領域を広くすること無く容量を効率的に増加させることができる。  
【特許文献１】特開２０００−９８４０９号公報
【特許文献２】特開２００２−３１７９６号公報
【特許文献３】特開２００２−２４４１５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記の手法では、容量素子が設けられる部分にのみ溝が形成されるものであるため、容量を効率的に増加させることは可能であっても、画素間領域を十分に狭くすることができるまでには至っておらず、画素領域の開口率な飛躍的な向上は望めない。
以上のような事情に鑑み、本発明の目的は、小型化・高精細化の要請に応えることができると共に、画素領域の開口率を飛躍的に向上させることができる電気光学装置、電子機器及びプロジェクタを提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明に係る電気光学装置は、複数の画素領域がマトリクス状に設けられた基板と、前記基板の前記画素領域内に設けられた画素電極と、前記基板の前記画素間領域に設けられ、前記画素電極と電気的に接続されるスイッチング素子と、前記基板の前記画素間領域に設けられ、少なくとも第１の容量電極と第２の容量電極からなる容量電極と絶縁膜とは積層されてなり、前記画素電極の電荷を保持する容量素子と、前記基板の前記画素間領域に設けられ、少なくとも前記スイッチング素子に対応して設けられたデータ線及び走査線を含む配線とを具備し、前記容量素子の少なくとも一部が前記スイッチング素子と前記基板の間において凸部を形成してなることを特徴とする。
【０００７】
本発明によれば、容量素子の少なくとも一部がスイッチング素子と基板の間において凸部を形成してなるので、その分画素領域内に占める面積を小さくすることができる。したがって、電気光学装置を小型化すると共に、画素間領域を狭くする、すなわち、画素領域を広げることが可能となる。これにより、小型化・高精細化の要請に応えることができると共に、画素領域の開口率を飛躍的に高めることができる。
【０００８】
また、スイッチング素子、容量素子及び配線が、基板面に対して凸部となっているため、電気光学装置外部から入射した光を、当該凸部の表面で反射することができる。これにより、本来であれば吸収される光についても表示に寄与させることができるので、光吸収による電気光学装置の温度上昇が抑制され、耐光性が向上する。
【０００９】
本発明に係る別の電気光学装置は、複数の画素領域がマトリクス状に設けられた基板と、前記基板の前記画素領域内に設けられた画素電極と、前記基板の前記画素間領域に設けられ、前記画素電極と電気に接続されるスイッチング素子と、前記基板の前記画素間領域に設けられ、少なくとも第１の容量電極と第２の容量電極からなる容量電極と絶縁膜とは積層されてなり、前記画素電極の電荷を保持する容量素子と、前記基板の前記画素間領域に設けられ、少なくとも前記スイッチング素子に対応して設けられたデータ線及び走査線を含む配線とを具備し、前記データ線の少なくとも一部が、前記スイッチング素子と前記基板の間において凸部を形成してなることを特徴とする。
【００１０】
本発明によれば、基板の画素領域間には、データ線の少なくとも一部が、スイッチング素子と基板の間において凸部を形成してなるので、当該データ線が画素領域内に占める面積を小さくすることができる。したがって、その分電気光学装置を小型化すると共に、画素領域を広くすることが可能となる。これにより、小型化・高精細化の要請に応えることができると共に、画素領域の開口率を飛躍的に高めることができる。
【００１１】
また、データ線の少なくとも一部が凸部を形成してなることによって、従来ではデータ線が薄膜状であったのに対して本発明ではデータ線に厚みを持たせることができるので、データ線の断面積を大きくすることが可能となる。これにより、データ線の電気抵抗を小さくすることができ、信号の伝達の遅延を抑えることできる。
【００１２】
さらに、データ線が画素領域内に占める面積を小さくすることによって、光の反射・吸収を抑えることができる。これにより、光反射・吸収による電気光学装置の温度上昇が抑制され、耐光性が向上するという利点を有している。加えて、スイッチング素子とデータ線とを積層することができるため、製造が容易になるという利点もある。
【００１３】
本発明に係る別の電気光学装置は、複数の画素領域がマトリクス状に設けられた基板と、前記基板の前記画素領域内に設けられた画素電極と、前記基板の前記画素間領域に設けられ、前記画素電極と電気的に接続されるスイッチング素子と、前記基板の前記画素間領域に設けられ、少なくとも第１の容量電極と第２の容量電極からなる容量電極と絶縁膜とは積層されてなり、前記画素電極の電荷を保持する容量素子と、前記基板の前記画素間領域に設けられ、少なくとも前記スイッチング素子に対応して設けられたデータ線及び走査線を含む配線とを具備し、前記容量素子の少なくとも一部と前記データ線の少なくとも一部が、前記スイッチング素子と前記基板の間において凸部を形成してなることを特徴とする。
【００１４】
本発明によれば、容量素子の少なくとも一部とデータ線の少なくとも一部とが、スイッチング素子と基板の間において凸部を形成してなるので、当該データ線及び容量素子が画素領域内に占める面積を小さくすることができる。したがって、その分電気光学装置を小型化すると共に、画素領域を広くすることが可能となる。これにより、小型化・高精細化の要請に応えることができると共に、画素領域の開口率を飛躍的に高めることができる。また、本発明では、容量素子、配線及びスイッチング素子を積層することが可能になる。これにより、電気光学装置の製造が容易になるという利点もある。
【００１５】
また、前記走査線の少なくとも一部が前記スイッチング素子と前記基板の間において凸部を形成してなることが好ましい。  
本発明によれば、走査線の少なくとも一部がスイッチング素子と基板の間において凸部を形成してなるので、当該走査線が画素領域内に占める面積を小さくすることができる。したがって、その分電気光学装置を小型化すると共に、画素領域を広くすることが可能となる。
【００１６】
本発明に係る別の電気光学装置は、複数の画素領域がマトリクス状に設けられた基板と、前記基板の前記画素領域内に設けられた画素電極と、前記基板の前記画素間領域に設けられ、前記画素電極と電気的に接続されるスイッチング素子と、前記基板の前記画素間領域に設けられ、少なくとも第１の容量電極と第２の容量電極からなる容量電極と絶縁膜とは積層されてなり、前記画素電極の電荷を保持する容量素子と、前記基板の前記画素間領域に設けられ、少なくとも前記スイッチング素子に対応して設けられたデータ線及び走査線を含む配線とを具備し、前記データ線の少なくとも一部、または前記走査線の少なくとも一部が、前記スイッチング素子と前記画素領域との間において凸部を形成してなり、該凸部の幅（Ｌｗ）と厚さ（Ｌｚ）の比が、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係であることを特徴とする。
【００１７】
本発明によれば、凸部の幅（Ｌｗ）と厚さ（Ｌｚ）の比が、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係であるので、これらデータ線、走査線の幅を狭くしつつも、必要な電流を確保することができるだけの断面積を確保することが可能となる。
【００１８】
また、前記凸部のうち前記基板面側の断面積が、前記凸部の頂側の断面積よりも大きくなっていることが好ましい。  
本発明によれば、凸部の基板面側の断面積が頂側の断面積よりも大きくなっているので、凸部の形状を安定させることができる。また、かかる構成はスイッチング素子、容量素子、配線を積層しやすい構成であるため、当該凸部の製造を容易にすることも可能となる。
【００１９】
また、前記データ線及び前記走査線が互いに交差して交差領域を形成し、前記交差領域と平面視で重なり、且つ前記画素領域とは平面視で重ならないように遮光部が設けられており、前記データ線及び前記走査線の幅方向の寸法が、前記遮光部の前記幅方向の最大寸法よりも小さくなっていることが好ましい。  
本発明によれば、交差するデータ線及び走査線の幅方向の寸法が、交差領域に設けられる遮光部の幅方向の最大寸法よりも小さくなっているので、その分画素領域を広げることができる。これにより、開口率を向上させることができる。また、逆に交差部分を含む領域の遮光部の幅方向の最大寸法が配線の幅方向の寸法よりも大きくなっているため、マイクロレンズなどを用いて画素領域に入射する光を円状に集光する場合には、光を効率的に利用することができる。また、本発明では、画素領域とは平面視で重ならないように遮光部が設けられているので、画素領域を透過しようとする光を妨げることなく、高効率で利用することができる。
【００２０】
また、前記データ線及び前記走査線が互いに交差して交差領域を形成し、前記交差領域と平面視で重なり、且つ前記画素領域とは平面視で部分的に重なるように遮光部が設けられており、前記データ線及び前記走査線の幅方向の寸法が、前記遮光部の前記幅方向の最大寸法よりも小さくなっていることが好ましい。  
本発明によれば、画素領域とは平面視で部分的に重なるように遮光部が設けられている場合であっても、交差するデータ線及び走査線の幅方向の寸法が、交差領域に設けられる遮光部の幅方向の最大寸法よりも小さくなっているので、その分画素領域を広げることができる。これにより、開口率を向上させることができる。
【００２１】
また、前記凸部が、前記容量電極及び前記配線の長手方向に延在しており、前記凸部では、前記容量素子を構成する前記容量電極の少なくとも一部と、前記配線のうち少なくとも一部とが絶縁膜を介して設けられていると共に、前記容量電極が前記配線に沿うように配置されていることが好ましい。  
本発明によれば、凸部が容量電極及び配線の長手方向に延在しており、容量素子を構成する容量電極の少なくとも一部と、配線のうち少なくとも一部とが絶縁膜を介して設けられていると共に、当該容量電極が配線に沿うように配置されているので、画素間領域という狭い領域内であっても容量電極と配線とを互いに接触させることなく配置することが可能となる。
【００２２】
また、前記凸部では、前記容量電極が前記配線よりも前記凸部の表面に近い側に設けられていることが好ましい。  
本発明によれば、容量電極が前配線よりも凸部の表面に近い側、すなわち、配線に対して凸部内の外側に設けられているので、その分容量電極の表面積を広くすることができる。例えば、容量電極を凸部の表面に形成することによって、容量電極の表面積をより大きくすることができる。
【００２３】
また、前記スイッチング素子と前記交差領域とが交差するように配置されており、前記配線に電気的に接続された平坦部が、前記交差領域に対応する前記凸部から延在して設けられており、前記スイッチング素子と前記平坦部とを接続するコンタクトホールが設けられていることが好ましい。  
本発明によれば、スイッチング素子と交差領域とが交差するように配置されており、配線に電気的に接続された平坦部が、交差領域に対応する凸部から延在して設けられており、スイッチング素子と平坦部とを接続するコンタクトホールが設けられているので、スイッチング素子と配線とが基板面に対して平行な方向に離れていても、アライメントが容易になる。このため、接続不良が発生するのを回避することができる。また、配線とスイッチング素子とが平坦部を介して接続されているので、コンタクトの面積を確保することができ、安定した信号伝達が可能となる。これにより、電気光学装置の安定駆動を確保することができる。
【００２４】
また、前記スイッチング素子が、前記遮光部により形成される平面視の領域の内側に配置されていることが好ましい。  
データ線と走査線とが交差する領域は、マトリクス状に配置された４つの画素領域の角部が接する領域（角部間の領域）となる。本発明では、スイッチング素子を、遮光部により形成される平面視の領域の内側に配置することによって、当該スイッチング素子が画素領域の角部に平面視で重なることになる。このため、画素領域とは平面視で部分的に重なるように遮光部が設けられている場合には、スイッチング素子が遮光されると同時に、画素領域の角部を透過しようとする光（画素角部光）はこのスイッチング素子を覆う遮光膜に遮光されることとなる。
【００２５】
一方、画素領域の角部を透過する光（画素角部光）は、画素領域の中央部を通過する光（画素中央光）に比べて画像のコントラストを低下させることが知られている。本発明では、画素領域の開口率が従来の液晶装置と比べて向上しているため、画素中央光の光量が多くなる。したがって、スイッチング素子がコントラストの低い画素角部光を遮光する一方で、コントラストの高い画素中央光の透過量が多くなるため、画素領域全体としては、コントラストの高い光が従来に比べて多く透過することになる。これにより、コントラストの向上を図ることができる。
【００２６】
また、画素領域の角部以外の外周部を透過する光（画素外周光）についても、画素中央光に比べて画像のコントラストを低下させることが知られている。スイッチング素子が画素領域間を含む領域に配置されると、画素外周光はスイッチング素子を覆う遮光膜に遮光されることになる。すると、スイッチング素子がコントラストの低い画素外周光を遮光する一方で、コントラストの高い画素中央光の透過量が多くなるため、画素領域全体としては、コントラストの高い光が従来に比べて多く透過することになる。これにより、コントラストの向上を図ることができる。
【００２７】
また、光を前記画素領域内に集光するマイクロレンズを更に具備することが好ましい。
本発明によれば、画素領域の開口率を高めた上で、当該開口率が高くなった画素領域にマイクロレンズによって光を集光することができるので、光の利用効率を相乗的に高めることができる。特に、スイッチング素子を画素領域の角部間に配置する場合には、マイクロレンズによって画素領域の中央部に光を集光することによって、本来角部で遮光される光についても利用可能となるため、光の利用効率が一層向上することになる。
【００２８】
本発明に係る電子機器は、上記の電気光学装置を備えたことを特徴とする。  
本発明によれば、画素領域の開口率を高めることができ、光の利用効率を高めることができる電気光学装置を備えているので、明るく、コントラストの高い表示部を有する電子機器を得ることができる。
【００２９】
本発明に係るプロジェクタは、上記の電気光学装置を備えたことを特徴とする。  
本発明によれば、画素領域の開口率を高めることができ、光の利用効率を高めることができる電気光学装置を備えているので、明るく、コントラストの高い表示が可能なプロジェクタを得ることができる。
【発明を実施するための最良の形態】
【００３０】
[第１実施形態］  
以下、図面を参照して、本発明の第１実施形態を説明する。本実施形態では、薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する）を画素スイッチング素子として用いたＴＦＴアクティブマトリクス方式の液晶装置を例に挙げて説明する。
【００３１】
（液晶装置）  
図１は、本実施形態に係る液晶装置の構成を示す図である。図１（ａ）は、同液晶装置の平面構成図、図１（ｂ）は図１（ａ）のＨ−Ｈ’線に沿う断面構成図である。  
図１（ａ）及び図１（ｂ）に示すように、本実施形態の液晶装置１００は、ＴＦＴアレイ基板（アクティブマトリクス基板）１０と、対向基板２０とが平面視略矩形枠状のシール材４２を介して貼り合わされ、このシール材４２に囲まれた領域内に液晶層５０が封入された構成になっている。液晶層５０としては、例えば正の誘電率異方性を有する液晶材料が用いられている。シール材４２の一部（図中下辺側）に液晶注入口４５が形成されており、当該液晶注入口４５を塞ぐように封止材４４が形成されている。シール材４２内周側に沿って平面視矩形枠状の周辺見切り４３が形成され、この周辺見切りの内側の領域が表示領域１１となっている。
【００３２】
画素表示領域１１内には、画素領域１２がマトリクス状に設けられている。当該画素領域１２は、画素表示領域１１の最小表示単位となる１画素を構成している。シール材４２の外側の領域には、データ線駆動回路１０１及び外部回路実装端子１０２がＴＦＴアレイ基板１０の１辺（図示下辺）に沿って形成されており、この１辺に隣接する２辺に沿ってそれぞれ走査線駆動回路１０４が形成されて周辺回路を構成している。
【００３３】
ＴＦＴアレイ基板１０の残る１辺（図示上辺）には、表示領域１１の両側の走査線駆動回路１０４間を接続する複数の配線１０５が設けられている。また、対向基板２０の各角部においては、ＴＦＴアレイ基板１０と対向基板２０との間の電気的導通をとるための基板間導通材１０６が配設されている。本実施形態の液晶装置１００は、透過型の液晶装置として構成され、ＴＦＴアレイ基板１０側に配置された光源（図示略）からの光を変調し、対向基板２０側から画像光として射出するようになっている。
【００３４】
図１（ｂ）に示すように、ＴＦＴアレイ基板１０の内面側（液晶層側）に、複数の画素電極９が配列形成されており、これら画素電極９を覆うように配向膜１６が形成されている。対向基板２０の内面側には、周辺見切り４３及び遮光膜２３が形成され、その上に平面ベタ状の共通電極２１が形成されている。そして、共通電極２１を覆うように配向膜２２が形成されている。更に、ＴＦＴアレイ基板１０の外面側（液晶層とは反対側）には、偏光板４８が貼り付けられている。
【００３５】
図２は、上記の液晶装置の等価回路図である。  
同図に示すように、液晶装置の表示領域１１には、複数の画素領域１２がマトリクス状に配置されており、これら画素領域１２には、それぞれ画素電極９が配置されている。また、その画素電極９の側方にはＴＦＴ素子３０が形成されている。ＴＦＴ素子３０は、該画素電極９への通電制御を行うスイッチング素子である。このＴＦＴ素子３０のソース側にはデータ線６ａが接続されている。各データ線６ａには、例えばデータ線駆動素子から画像信号Ｓ１、Ｓ２、…、Ｓｎが供給されるようになっている。
【００３６】
また、ＴＦＴ素子３０のゲート側には走査線３ａが接続されている。走査線３ａには、例えば走査線駆動素子から所定のタイミングでパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍが供給されるようになっている。また、ＴＦＴ素子３０のドレイン側には画素電極９が接続されている。
【００３７】
走査線３ａから供給された走査信号Ｇ１、Ｇ２、…、Ｇｍにより、スイッチング素子であるＴＦＴ素子３０が一定期間だけオンにされると、データ線６ａから供給された画像信号Ｓ１、Ｓ２、…、Ｓｎが、画素電極９を介して画素領域１２に所定のタイミングで書き込まれるようになっている。
【００３８】
画素領域１２に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、画素電極９と後述する共通電極との間に形成される液晶容量で一定期間保持される。なお、保持された画像信号Ｓ１、Ｓ２、…、Ｓｎがリークするのを防止するため、画素電極９と容量線４ｂとの間に容量素子１７が形成され、液晶容量と並列に配置されている。このように、液晶に電圧信号が印加されると、印加された電圧レベルにより液晶分子の配向状態が変化する。これにより、液晶に入射した光源光が変調されて、画像光が生成されるようになっている。
【００３９】
次に、本実施形態における液晶装置のうち、ＴＦＴアレイ基板側の画素部における構成について、図３〜図６を参照して説明する。図３は、データ線、走査線、画素電極などが形成されたＴＦＴアレイ基板の平面図である。図３においては、図中縦方向がＴＦＴアレイ基板１０の短手方向を示しており、図中横方向がＴＦＴアレイ基板１０の長手方向を示している。図４は、図３におけるＡ１−Ａ６断面に沿った構成を示す図である。図５は、図４におけるＢ−Ｂ断面に沿った構成を示す図である。図６は、図４の配線構造を示す斜視図である（ＴＦＴ素子を省略している）。
【００４０】
図３に示すように、ＴＦＴアレイ基板１０の画素領域１２には、複数の画素電極９が設けられている。画素電極９は、画素領域１２に平面視で重なる領域に矩形に設けられており、例えばＩＴＯ（Indium Tin Oxide）などの透明な導電材料によって形成されている。以下、「画素領域」については、画素電極９が設けられた領域をいうものとする。
【００４１】
各画素電極９の間の領域（画素間領域）１４には、図示しない遮光膜が設けられており、当該遮光膜が設けられた領域には、データ線６ａ、走査線３ａ、容量素子１７が設けられている。本実施形態では、データ線６ａ及び走査線３ａに容量素子１７が積層されており、これらデータ線６ａ及び走査線３ａに容量素子１７によって基板面に凸部１０ａが形成されている。凸部１０ａの輪郭を図３中破線で示した。図３では、凸部１０ａの範囲をわかりやすく示すため、データ線６ａ、走査線３ａ、容量素子１７など各部材に対して隙間をあけて破線を設けたが、実際にはこれらの各部材の輪郭がそのまま凸部１０ａの輪郭となる。以下の各実施形態においても同様である。
【００４２】
凸部１０ａを構成する各部材を順に説明する。  
データ線６ａは、例えばＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒなどの金属によって形成されており、図３中縦方向に延在する配線である。画素間領域１４のうち画素領域１２の角部間では、容量素子１７に囲われるように配置されている。  
このデータ線６ａは、図４に示すように、基板面に対して厚さＬｚを有しており、基板面側から液晶層５０側にかけて徐々に幅（延在方向に直交する方向の長さ）Ｌｗが狭くなるような形状、ここでは断面逆Ｕ字状に形成されている。データ線６ａの厚さＬｚと幅Ｌｗとの間には、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係が成立している。また、データ線６ａの一部が延在方向から図３中画素領域１２の左上の角部に重なる領域へとはみ出しており、平坦な部分になっている。以下、この部分を「データ線平坦部６ｂ」と称する。
【００４３】
走査線３ａは、データ線６ａと同様に、例えばＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒなどの金属によって形成されており、図３中横方向に延在する配線である。データ線６ａと同様、画素領域１２の角部間では一部容量素子１７に囲われるように配置されている。  
この走査線３ａは、図４に示すように、データ線６ａと同様の断面形状、すなわち、基板面側から液晶層５０側にかけて徐々に幅が狭くなるような形状（断面逆Ｕ字状）になっている。また、走査線３ａの厚さと幅との間には、データ線６ａと同様の関係が成立している。
【００４４】
容量素子１７は、図３に示すように、データ線６ａと走査線３ａとが交差する部分を中心として十字方向（図３中上下左右方向）に設けられている。この容量素子１７は、例えば図４に示すように、容量電極１７ａ、絶縁膜１７ｃ、容量電極１７ｂとを主体として構成されている。この容量素子１７は、データ線６ａ、走査線３ａに積層されるように、当該データ線６ａ、走査線３ａの表面に沿って断面Ｕ字状に設けられている。
【００４５】
図４に示すように、容量電極１７ａは、例えばＴｉ、Ｍｏ、Ｃｒ、Ｗ、Ｔａ、Ｐｄなどの金属によって薄膜状に形成されている。絶縁膜１７ｃは、容量電極１７ａの内側に設けられた絶縁膜であり、例えばＳｉＯ２などの絶縁材料によって形成されている。なお、図４には示されていないが、各容量電極１７ａは図２に示した容量線４ｂに接続されており、当電位に保たれている。容量電極１７ａは断面逆Ｕ字状に湾曲しているが、一部が基板平坦部１０ｂ上に延在しており、平坦な部分になっている。以下、この部分を「容量平坦部１７ｄ」と称する。
【００４６】
容量電極１７ｂは、容量電極１７ａと対向するように絶縁膜１７ｃの内側に設けられた金属薄膜であり、容量電極１７ａと同一の材料によって形成されている。このように容量素子１７は、絶縁膜１７ｃを挟んだ容量電極１７ａと容量電極１７ｂとの間で電荷を保持するようになっている。
【００４７】
このように、データ線６ａ、走査線３ａ及び容量素子１７によって、凸部１０ａが形成されている。この凸部１０ａは、基板面側からの高さが高くなるにつれて幅が小さくなるように形成されている。すなわち、基板面側の断面（基板面に平行な平面による断面）が、凸部１０ａの頂側の断面よりも大きくなるように形成されている。
【００４８】
走査線３ａとデータ線６ａとが交差する部分には、走査線３ａの延在方向に沿ってゲート電極３ｂが設けられている。ゲート電極３ｂは、図４に示すように、ＴＦＴアレイ基板１０の基板面に対して上側（液晶層５０側）に設けられており、両端が走査線３ａに接続されている。
【００４９】
すなわち、図６に示すように、データ線６ａと走査線３ａとが交差する領域では、データ線６ａがそのまま延在するように設けられているのに対して、走査線３ａはゲート電極３ｂを介してデータ線６ａを跨ぐように設けられている。また、図３、図４及び図６に示すように、走査線３ａとゲート電極３ｂの両端部とを接続するため、容量素子１７の一部に開口部１７ｅが設けられている。この開口部１７ｅを貫通するように接続部が設けられている。
【００５０】
ＴＦＴ素子３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、図４に示すように、半導体膜６２と、絶縁膜６７と、ゲート電極３ｂとを主体として構成されている。半導体膜６２の平面構成としては、図３に示すように、画素間領域１４においてマトリクス状に配列された４つの画素領域１２が接する領域（角部間の領域）を含むと共に、当該４つの画素領域１２にまたがるように矩形に設けられている。また、半導体膜６２の角部がデータ線平坦部６ｂ及び容量平坦部１７ｄに平面視で重なるように設けられており、半導体膜６２の中央部がゲート電極３ｂに平面視で重なるように設けられている。ＴＦＴ素子３０の断面構成としては、図４及び図５に示すように、半導体膜６２上に絶縁膜６７が設けられ、絶縁膜６７を介してゲート電極３ｂが設けられた構成になっている。
【００５１】
半導体膜６２は、例えばシリコンなどの半導体材料によって形成されている。絶縁膜６７は、図４中半導体膜６２の上側（液晶層５０側）に形成された薄膜であり、例えばシリコン酸化物（ＳｉＯ２）などによって形成されている。半導体膜６２には、図３及び図４に示すように、チャネル領域１ａと、高濃度ソース領域１ｂと、高濃度ドレイン領域１ｃと、低濃度ソース領域１ｄと、低濃度ドレイン領域１ｅとが形成されている。
【００５２】
チャネル領域１ａの平面構成としては、図３に示すように、半導体膜６２のうちゲート電極３ｂに平面視で重なる位置（図３中上下方向中央部）に配置されている。また、断面構成としては、図４及び図５に示すように、ゲート電極３ｂとの間に絶縁膜６７が設けられている。
【００５３】
高濃度ソース領域１ｂの平面構成としては、図３に示すように、半導体膜６２のうちデータ線平坦部６ｂに平面視で重なる位置（図３中下側）に配置されている。また、断面構成としては、図４及び図５に示すように、ソースコンタクトホール６５を介してデータ線平坦部６ｂに接続されており、データ線６ａに電気的に接続されている。
【００５４】
高濃度ドレイン領域１ｃの平面構成としては、図３に示すように、半導体膜６２のうち容量平坦部１７ｄに平面視で重なる位置（図３中上側）に配置されている。また、断面構成としては、図４及び図５に示すように、画素コンタクトホール６３を介して画素電極９に接続されていると共に容量コンタクトホール６４を介して容量平坦部１７ｄに接続されており、容量素子１７に電気的に接続されている。  
低濃度ソース領域１ｄは、チャネル領域１ａと高濃度ソース領域１ｂとの間の領域に設けられている。また、低濃度ドレイン領域１ｅは、チャネル領域１ａと高濃度ドレイン領域１ｃとの間の領域に設けられている。
【００５５】
なお、本実施形態の図３〜５では、データ線の少なくとも一部、または走査線の少なくとも一部からなる凸部が、スイッチング素子と基板との間に形成されている実施例を示しているが、本実施形態はこれに限ることなく、凸部の幅（Ｌｗ）と厚さ（Ｌｚ）の比が、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係であればスイッチング素子と画素領域との間において凸部を形成しても良い。この場合にもデータ線の幅を狭くしつつもＴＦＴ素子の駆動に必要な電流を流すことができるだけの断面積を確保することが可能となり、画素間領域を狭くすることが可能となる。
【００５６】
（液晶装置の製造方法）  
次に、本発明の液晶装置１００の製造工程について説明する。本実施形態では、大面積のマザー基板を用いて複数の液晶装置を一括して形成し、切断することによって個々の液晶装置１００に分離する方法を例に挙げて説明する。
【００５７】
液晶装置１００は、対向側マザー基板及びＴＦＴアレイ側マザー基板を形成し、両基板を貼り合せて切断することによって形成する。なお、ＴＦＴアレイ側マザー基板は、ＴＦＴアレイ基板１０となる複数の矩形の表示領域を含む大判の基板であり、対向側マザー基板は、対向基板２０となる複数の矩形の表示領域を含む大判の基板である。
【００５８】
ＴＦＴアレイ側マザー基板の形成工程について説明する。  
まず、ガラスや石英等の透光性材料からなる大判の基材（ＴＦＴアレイ基板１０）に凸部１０ａを形成する。
【００５９】
具体的には、液滴吐出法によって、ＴＦＴアレイ基板１０上に配線（データ線６ａ、走査線３ａ）及びデータ線平坦部６ｂを形成する。  
配線６ａ、３ａの形成については、図７に示すように、データ線平坦部６ｂを約１００Å程度の厚さにパターニングする。次に、データ線平坦部６ｂの表面を含む基板面上に、配線６ａ、３ａのパターンと同一パターンの開口部８０ａを有するレジスト８０を約５μｍ程度の厚さで形成する。開口部８０ａについてはフォトリソグラフィ法によってパターニングする。そして、例えばピエゾアクチュエータを駆動源とする液滴吐出装置７０からＴＦＴアレイ基板１０上に液体材料を吐出し、配線パターンを形成する。液体材料としては、例えばアスコルビン酸、一酸化炭素を含んだエタノール、グリセリンなどの混合液を溶媒とし、この溶媒中に配線を構成する金属（Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｎｉ、Ｃｒなど）の粒子を溶解させたものを用いる。金属粒子の粒子径は５０ｎｍ程度が好ましい。当該配線パターンを加熱して溶媒を蒸発させるとデータ線６ａ、走査線３ａが形成される。
【００６０】
次に、配線６ａ、３ａ及びデータ線平坦部６ｂを含んだＴＦＴアレイ基板１０上に、絶縁膜６１を形成する。絶縁膜６１としては、例えば紫外線硬化型または熱硬化型のアクリル系樹脂やエポキシ系樹脂などの有機材料であっても良いし、例えばＳｉＯ２などの無機材料であっても良い。有機材料の場合にはＴＦＴアレイ基板１０上に塗布・硬化させ、無機材料の場合にはＣＶＤ法によって形成する。具体的には、図８に示すように、まず、この有機材料あるいは無機材料を絶縁層６１としてＴＦＴアレイ基板１０上の全面に塗布する。このとき、絶縁層６１のうち配線６ａ、３ａ上には、逆Ｕ字型に形成される。
【００６１】
次に、上述した液滴吐出法や、スパッタリング法、ＣＶＤ法などの手法によって容量素子１７の容量電極１７ｂ及び容量平坦部１７ｄを形成する。その後、リフトオフ法によって、配線６ａ、３ａ上に積層される部分（逆Ｕ字型の部分）を残すように、レジスト８０やレジスト８０状の絶縁層、金属層を除去する。
【００６２】
次に、図９に示すように、例えばＣＶＤ法などの手法によって、絶縁膜１７ｃを形成する。絶縁膜１７ｃを形成したら、図１０に示すように、容量電極１７ａのパターンと同一のパターン開口部８１ａを有するレジスト８１を形成し、例えばＣＶＤ法などの手法によって容量電極１７ａを形成する。その後、リフトオフ法によって配線や容量素子の形成された部分を残すように、レジスト８１などを除去する。なお、容量電極１７ａ、１７ｂ及び絶縁膜１７ｃを形成する際には、走査線３ａとゲート電極３ｂとの接続部を確保するため、開口部１７ｅを設けるようにする。
【００６３】
次に、ＣＶＤ法、樹脂塗布法などの手法によって図示しない絶縁層を形成し、容量コンタクトホール６４、ソースコンタクトホール６５を形成して、当該容量コンタクトホール６４、ソースコンタクトホール６５に接続されるようにＴＦＴ素子３０を形成する。また、走査線３ａとゲート電極３ｂとの接続部を形成する。ＴＦＴ素子３０及び接続部の形成後、画素コンタクトホール６３を形成し、当該画素コンタクトホール６３に接続されるように画素電極９を形成する。そして、画素電極９を形成したＴＦＴアレイ基板１０の表面に配向膜１６を形成し、配向膜１６上にシール材４２を形成する。
【００６４】
次に、対向側マザー基板の形成工程について簡単に説明する。  
ＴＦＴアレイ側マザー基板の場合と同様に、ガラスや石英等の透光性材料からなる大判の基材の各表示領域に共通電極２１を形成し、当該共通電極２１上に配向膜２２を形成する。
【００６５】
次に、上記の各工程で形成したＴＦＴアレイ側マザー基板と対向側マザー基板とを貼り合わせる。両基板を近接させ、対向側マザー基板がＴＦＴアレイ側マザー基板上のシール材４２に接着させるようにする。ＴＦＴアレイ側マザー基板と対向側マザー基板とを貼り合わせた後には、シール材４２に紫外線（ＵＶ）を照射して硬化させる。
【００６６】
その後、ＴＦＴアレイ側マザー基板及び対向側マザー基板にスクライブ線を形成し、当該スクライブ線に沿ってパネルを切断し、切断された各液晶パネルの洗浄を行う。そして、洗浄した各液晶パネルに液晶を封入し、例えばＡＣＦを介してフレキシブル基板を実装して、液晶装置１００が完成する。
【００６７】
本実施形態によれば、ＴＦＴアレイ基板１０の画素間領域１４には、容量素子１７の一部及び配線（データ線６ａ、走査線３ａ）の一部によって凸部１０ａが形成されているので、その分画素領域内に占める面積を小さくすることができる。したがって、電気光学装置を小型化すると共に、画素間領域１４を狭くする、すなわち、画素領域１２を広げることが可能となる。これにより、小型化・高精細化の要請に応えることができると共に、画素領域１２の開口率を飛躍的に高めることができる。
【００６８】
また、ＴＦＴアレイ基板１０上に基板面に対して凸部１０ａが設けられているため、図４に示すように、液晶装置１００外部から入射した光を、当該凸部１０ａの表面で反射することができる。これにより、本来であれば吸収される光についても表示に寄与させることができるので、光吸収による液晶装置１００の温度上昇が抑制され、耐光性が向上する。また、配線６ａ、３ａに厚みを持たせることができるので、当該配線６ａ、３ａの断面積を大きくすることが可能となる。これにより、配線６ａ、３ａの電気抵抗を小さくすることができ、信号の遅延を抑えることができる。加えて、本実施形態では、容量素子１７と配線６ａ、３ａとを積層することができるため、製造が容易になるという利点もある。
【００６９】
また、本実施形態では、ＴＦＴ素子３０が画素領域１２の角部間に設けられており、画素領域１２の角部に平面視で重なるように配置されている。図１１に示すように、画素領域１２の中央部は、画素電極９及び共通電極２１によって安定的に電圧が印加される領域である。したがって、画素領域１２の中央部を透過する画素中央光Ｌ１は、液晶の配向が安定的に規制された領域を透過するので、当該光の位相変化については所定の変化量（ほぼ９０°）を確保することができる。このため、偏光板において光の透過率が高く、黒表示又は白表示が明瞭になり、コントラストを確保することができる。
【００７０】
これに対して、画素領域１２の角部を含めた外周部は、画素領域１２の中央部に比べて電圧が不安定に印加される領域である。したがって、画素領域１２の角部又は外周部を透過する光は、液晶の配向が不安定に規制された領域を透過するので、当該光の位相変化については所定の変化量に達しない場合がある。例えば、画素領域１２の外周部を透過する画素外周光Ｌ２については位相変化が６０°程度にとどまる。また、画素領域１２の角部を透過する画素角部光Ｌ３については位相変化が４５°程度である。このため、画素外周光Ｌ２や画素角部光Ｌ３は画素中央光Ｌ１に比べて偏光板において光の透過率が低く、黒表示又は白表示が不明瞭になり、コントラストが低下する。
【００７１】
ここで、本実施形態では、画素領域１２全体の開口率が従来の液晶装置の画素領域の開口率と比べて向上しているため、画素中央光Ｌ１の光量が多くなる。すると、ＴＦＴ素子３０がコントラスト低下の要因となる画素外周光Ｌ２を遮光する一方で、コントラストの高い画素中央光Ｌ１の透過量が多くなるため、画素領域１２全体としては、従来に比べて偏光板においてコントラストの高い光の透過率が高くなる。これにより、コントラストの向上を図ることができる。
【００７２】
また、本実施形態では、データ線６ａ及び走査線３ａの厚さＬｚと幅Ｌｗとの間に、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係が成立しているので、これら配線の幅を狭くしつつも、必要な電流を確保することができるだけの断面積を確保することが可能となる。
【００７３】
さらに、本実施形態では、容量素子１７とデータ線６ａ（走査線３ａ）とが平面視で重なっているので、ＴＦＴアレイ基板１０の製造工程において容量素子１７、データ線６ａ（走査線３ａ）を積層することが可能になる。これにより、ＴＦＴアレイ基板１０の製造工程が容易になる。
【００７４】
［第２実施形態］  
次に、本発明に係る第２実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、データ線のみが凸部の内部に設けられている点が第１実施形態と異なっているため、この点を中心に説明する。
【００７５】
図１２は、本実施形態における液晶装置２００のＴＦＴアレイ基板２１０の平面図である。図１２においては、第１実施形態と同様、図中縦方向がＴＦＴアレイ基板の短手方向を示しており、図中横方向がＴＦＴアレイ基板の長手方向を示している。図１３は、図１２におけるＣ−Ｃ断面に沿った構成を示す図である。
【００７６】
図１２に示すように、画素間領域２１４には図示しない遮光膜が設けられており、当該遮光膜が設けられた領域には、縦方向に延在するデータ線２０６ａ、横方向に延在する走査線２０３ａが設けられており、データ線２０６ａと走査線２０３ａとの交差部分には容量素子２１７とＴＦＴ素子２３０が設けられている。
【００７７】
本実施形態では、データ線２０６ａには容量素子２１７が積層されているが、走査線２０３ａには容量素子２１７が積層されていない構成になっている。また、当該データ線２０６ａ及び容量素子２１７によって基板面に凸部２１０ａ（輪郭を破線で示す）が形成されている。本実施形態では、凸部２１０ａが図１２中縦方向（データ線２０６ａ）のみに設けられており、横方向（走査線２０３ａ）には設けられていない。また、図１３に示すように、凸部２１０ａは、開口部から底部にかけて幅が一定になっている。
【００７８】
データ線２０６ａは、図１２に示すように、一部が容量素子２１７に平面視で重なるように配置されており、基板面の法線方向に厚みを有している。データ線２０６ａの厚さＬｚと幅Ｌｗとの間には、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係が成立している。  
走査線２０３ａは、図１２に示すように、画素間領域２１４の横方向に延在するように薄膜状に設けられており、ＴＦＴ素子２３０との交差部分がゲート電極２０３ｂになっている。本実施形態では、走査線２０３ａとゲート電極２０３ｂとの間に基板面からの高低差は無く、走査線２０３ａのうちＴＦＴ素子２３０に平面視で重なる部分がそのままゲート電極２０３ｂになっている。すなわち、ゲート電極２０３ｂは走査線２０３ａの一部になっている。このデータ線２０６ａは、その厚さに関わらず幅が一定になっていても良い。
【００７９】
容量素子２１７は、図１２に示すように凸部２１０ａの表面に沿って断面逆Ｕ字状に設けられており、例えば図１３に示すように容量電極２１７ａ、絶縁膜２１７ｃ、容量電極２１７ｂと、当該容量電極２１７ｂの一部が画素領域２１２側にはみ出すように設けられた容量平坦部２１７ｄとを主体として構成されている。
【００８０】
ＴＦＴ素子２３０は、第１実施形態同様、ＬＤＤ構造を有しており、図１３に示すように、半導体膜２６２と絶縁膜２６７とゲート電極２０３ｂとを主体として構成されている。半導体膜２６２及び絶縁膜２６７は、図１２に示すように、画素間領域２１４において画素領域２１２の角部間を含んだ領域に平面逆Ｌ字型に設けられており、画素領域２１２の角部（図中右下）、データ線２０６ａの一部及び容量平坦部２１７ｄの一部に平面視で重なるように配置されている。また、半導体膜２６２の中央部がゲート電極２０３ｂに平面視で重なるように配置されている。また、ＴＦＴ素子２３０は、図１３に示すように、半導体膜２６２上に絶縁膜２６７が設けられ、当該絶縁膜２６７を介してゲート電極２０３ｂが設けられた構成になっている。
【００８１】
半導体膜２６２には、図１２及び図１３に示すように、チャネル領域２０１ａと、高濃度ソース領域２０１ｂと、高濃度ドレイン領域２０１ｃと、低濃度ソース領域２０１ｄと、低濃度ドレイン領域２０１ｅとが形成されている。  
チャネル領域２０１ａは、図１２に示すように、半導体膜２６２のうちゲート電極２０３ｂに平面視で重なる位置（図１２中上下方向中央部）に配置されている。また、断面構成としては、図１３に示すように、ゲート電極２０３ｂとの間に絶縁膜２６７が設けられている。
【００８２】
高濃度ソース領域２０１ｂは、図１２に示すように、半導体膜２６２のうちデータ線６ａに平面視で重なる位置（図１２中下側）に配置されている。また、図１３に示すように、ソースコンタクトホール２６５を介してデータ線２０６ａに直接接続されている。したがって、第１実施形態とは異なり、本実施形態では高濃度ソース領域２０１ｂが画素領域２１２に平面視で重ならないようになっており、その分画素領域２１２の開口率を確保することができるようになっている。
【００８３】
高濃度ドレイン領域２０１ｃは、図１２に示すように、半導体膜２６２のうち容量平坦部２１７ｄに平面視で重なる位置（図１２中上側）に配置されている。また、図１３に示すように、画素コンタクトホール２６３を介して画素電極２０９に接続されていると共に容量コンタクトホール２６４を介して容量平坦部２１７ｄに接続されており、画素電極２０９及び容量素子２１７の両方に電気的に接続されている。  
低濃度ソース領域２０１ｄは、チャネル領域２０１ａと高濃度ソース領域２０１ｂとの間の領域に設けられている。また、低濃度ドレイン領域２０１ｅは、チャネル領域２０１ａと高濃度ドレイン領域２０１ｃとの間の領域に設けられている。
【００８４】
なお、本実施形態の図１２、図１３では、データ線の少なくとも一部、または走査線の少なくとも一部からなる凸部が、スイッチング素子と基板との間に形成されている実施例を示しているが、本実施形態はこれに限ることなく、凸部の幅（Ｌｗ）と厚さ（Ｌｚ）の比が、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係であればスイッチング素子と画素領域との間において凸部を形成しても良い。この場合にもデータ線の幅を狭くしつつもＴＦＴ素子の駆動に必要な電流を流すことができるだけの断面積を確保することが可能となり、画素間領域を狭くすることが可能となる。
【００８５】
（製造方法）  
次に、図１４を参照して、上記のように構成された液晶装置２００のＨ−Ｈ断面に沿った部分（データ線２０６ａ及び画素電極２０９）の製造方法を説明する。図１４は、当該Ｈ−Ｈ断面に沿った部分の製造の様子を示す工程図である。
【００８６】
図１４（ａ）に示すように、ＴＦＴアレイ基板２１０上のデータ線２０６ａ形成領域に液滴吐出装置２７０によって液体材料を吐出し、当該液体材料を加熱して、データ線２０６ａを形成する。液滴吐出装置２７０については、第１実施形態で説明したものと同じ液滴吐出装置を用いることができる。また、液体材料についても、第１実施形態と同じ液体材料を用いることができる。
【００８７】
なお、液体材料を吐出する前段階で、液体材料がＴＦＴアレイ基板２１０上に広がってしまうのを防ぐため、液体材料を滴下する領域以外の領域を撥液処理しておくことが好ましい。具体的には、ＴＦＴアレイ基板２１０上の全面にレジストを形成し、データ線２０６ａを形成する領域にレジストを残すように、当該データ線２０６の形成領域以外の領域におけるレジストを除去する。続いて、ＴＦＴアレイ基板２１０を真空チャンバ内に収容し、チャンバ内を５０ｓｃｃｍ程度の圧力下にしてから、当該チャンバ内にフッ化系ガス（例えば、４フッ化メタン、８フッ化ブチレンなど）を供給し、１Ｗ／ｃｍ２程度のＲＦ電圧でプラズマ処理を約３０秒行う。その後、ＴＦＴアレイ基板２１０をチャンバから取り出し、レジストを除去することによって、データ線２０６ａを形成する領域（液体材料を滴下する領域）を親液性に、それ以外の領域を疎液性にする。
【００８８】
次に、図１４（ｂ）に示すように、データ線２０６ａ上に絶縁層２７１を形成する。絶縁層は、例えば第１実施形態と同様、紫外線硬化型または熱硬化型のアクリル系樹脂やエポキシ系樹脂などの有機材料であっても良いし、例えばＳｉＯ２などの無機材料であっても良い。有機材料の場合にはＴＦＴアレイ基板１０上に塗布・硬化させ、無機材料の場合にはＣＶＤ法によって形成する。絶縁層２７１は、データ線２０６ａの形成領域が盛り上がった状態で形成される。
【００８９】
次に、図１４（ｃ）に示すように、ＣＭＰなどを用いて、データ線２０６ａ上に盛り上がった絶縁層２７１を削り落として平坦化する。そして、図１４（ｄ）に示すように、平坦化された絶縁層２７１上にＩＴＯ膜などの透明電極膜を成膜し、当該透明電極膜をパターニングすることによって画素電極２０９が形成される。
【００９０】
本実施形態のように、ＴＦＴアレイ基板２１０のうち短手方向にのみ凸部２１０ａを設け、長手方向に凸部２１０ａを設けない構成であっても、第１実施形態と同様の効果を得ることができる。加えて、本実施形態の構成であれば、ゲート電極２０３ｂを走査線２０３ａの一部とすることができるので、ゲート電極２０３ｂの形成が容易になる。
【００９１】
また、本実施形態によれば、半導体膜２６２の高濃度ソース領域２０１ｂがデータ線２０６ａに平面視で重なるように配置され、かつ、データ線２０６ａに直接接続されているので、当該高濃度ソース領域２０１ｂとデータ線２０６ａとを接続する接続部を特に設ける必要がない。このため、画素領域２１２上に開口部を広く設けることができ、開口率の向上を図ることができる。
【００９２】
また、本実施形態では、データ線２０６ａの厚さＬｚと幅Ｌｗとの間に、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係が成立しているので、データ線２０６ａの幅を狭くしつつも、必要な電流を流すことができるだけの断面積を確保することが可能となる。
【００９３】
［第３実施形態］  
次に、本発明に係る第３実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、ＴＦＴ素子の半導体膜の構成が第１実施形態と異なっているため、この点を中心に説明する。
【００９４】
図１５は、本実施形態における液晶装置３００のＴＦＴアレイ基板３１０の平面図である。当該図１５においては、第１実施形態と同様、図中縦方向がＴＦＴアレイ基板の短手方向を示しており、図中横方向がＴＦＴアレイ基板の長手方向を示している。図１６は、図１５におけるＤ−Ｄ断面に沿った構成を示す図である。図１７は、図１５におけるＥ−Ｅ断面に沿った構成を示す図である。
【００９５】
図１５に示すように、画素電極９が設けられた画素領域１２の間は格子状の画素間領域３１４となっており、当該画素間領域３１４が縦横に延在する部分及びそれらの交差部分には、遮光膜３１５が設けられている。遮光膜３１５は、図１５中縦方向に延在する部分の幅と横方向に延在する部分の幅がほぼ等しくなるように設けられている。また、当該遮光膜３１５は、縦横に延在する画素間領域３１４の交差部分では、画素領域３１２に一部重なるように設けられている。
【００９６】
この遮光膜３１５で覆われた領域、すなわち、遮光膜３１５に平面視で重なる領域には、凸部３１０ａ（輪郭を破線で示す）が形成されている。また、縦横に延在する画素間領域３１４の交差部分にはＴＦＴ素子３３０が設けられている。なお、図１５では、説明をわかりやすくするため、ところどころ遮光膜３１５及び各構成要素を取り除いた状態で示している。
【００９７】
凸部３１０ａは、データ線３０６ａと、走査線３０３ａと、容量素子３１７とを主体として構成されており、図１５に示すように、画素間領域３１４内を縦方向及び横方向に延在するように格子状に設けられている。また、図１６に示すように、凸部３１０ａは、基板面からの厚さが厚くなるにつれて幅が一定の割合で狭くなるように形成されている。
【００９８】
データ線３０６ａは、図１５中縦方向に延在する凸部３１０ａを構成する配線である。データ線３０６ａは、図１６及び図１７に示すように、凸部３１０ａの断面に沿うように、基板面からの厚さが厚くなるにつれて幅が一定の割合で狭くなる形状（図示では台形）になっている。また、データ線３０６ａの幅Ｌｗは、当該データ線３０６ａの厚さＬｚとの間に、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係が成り立つようになっている。
【００９９】
走査線３０３ａは、図１５中横方向に延在する凸部３１０ａを構成する配線である。走査線３０３ａの断面形状はデータ線３０６ａと同様の形状になっている。すなわち、図１６に示すように、凸部３１０ａの断面に沿うように、基板面からの厚さが厚くなるにつれて幅が一定の割合で狭くなる形状（図示では台形）になっている。走査線３０３ａの厚さ及び幅は、データ線３０６ａの寸法とほぼ同一になっており、走査線３０３ａの厚さと幅との間には、データ線３０６ａと同様の関係が成立している。
【０１００】
データ線３０６ａと走査線３０３ａとが交差する部分には、走査線３０３ａの延在方向にゲート電極３０３ｂが設けられている。ゲート電極３０３ｂは、図１５の破線部（図中右下）に示すように、ＴＦＴアレイ基板３１０の基板面に対して下側（基板面側）に設けられており、両端が走査線３０３ａに接続されている。
【０１０１】
容量素子３１７は、図１５に示すように、当該データ線３０６ａ及び走査線３０３ａの一部を覆うように設けられており、凸部３１０ａの表面に沿うように設けられている。この容量素子３１７は、例えば図１６に示すように、容量電極３１７ａ、絶縁膜３１７ｃ、容量電極３１７ｂと、当該容量電極３１７ｂの一部が画素領域３１２側へはみ出すように形成された容量平坦部３１７ｄとを主体として構成されている。また、ゲート電極３０３ｂと走査線３０３ａとの接続部を設けるため、図１５に示すように開口部３１７ｅが設けられている。
【０１０２】
ＴＦＴ素子３３０は、図１６に示すように、半導体膜３４２と絶縁膜３４７とゲート電極３０３ｂを主体として構成されている。半導体膜３４２及び絶縁膜３４７の平面構成としては、図１５に示すように、画素間領域３１４において画素領域３１２の角部間を含んだ領域に八角形になっている。具体的には、画素領域３１２の角部と半導体膜３４２とが平面視で重なる領域が三角形になるように配置されている。
【０１０３】
また、半導体膜３４２は、データ線平坦部３０６ｂ及び容量平坦部３１７ｄを覆うように配置されている。半導体膜３４２の中央部は、ゲート電極３０３ｂに平面視で重なるように設けられている。また、図１７に示すように、半導体膜３４２を覆う遮光膜３１５の最大幅Ｗ１とデータ線３０６ａ、走査線３０３ａの幅Ｗ２との間には、Ｗ１×０．８＞Ｗ２の関係が成り立っている。
【０１０４】
半導体膜３４２には、図１５に示すように、チャネル領域３０１ａと、高濃度ソース領域３０１ｂと、高濃度ドレイン領域３０１ｃと、低濃度ソース領域３０１ｄと、低濃度ドレイン領域３０１ｅとが形成されている。  
チャネル領域３０１ａは、半導体膜３４２のうちゲート電極３０３ｂに平面視で重なる位置に配置されている。  
高濃度ソース領域３０１ｂは、半導体膜３４２のうちデータ線平坦部３０６ｂに平面視で重なる位置に配置されており、ソースコンタクトホール３４５を介してデータ線平坦部３０６ｂに接続されている。  
高濃度ドレイン領域３０１ｃは、半導体膜３４２のうち容量平坦部３１７ｄに平面視で重なる位置に配置されており、画素コンタクトホール３４３を介して画素電極３０９に接続されていると共に、容量コンタクトホール３４４を介して容量平坦部３１７ｄに接続されている。  
低濃度ソース領域３０１ｄは、チャネル領域３０１ａと高濃度ソース領域３０１ｂとの間の領域に設けられている。また、低濃度ドレイン領域３０１ｅは、チャネル領域３０１ａと高濃度ドレイン領域３０１ｃとの間の領域に設けられている。
【０１０５】
本実施形態では、半導体膜３４２の平面形状を八角形にすることによって、半導体膜３４２と画素領域３１２とが平面視で重なる領域の面積を最小限に抑えつつ、半導体膜３４２の最大幅Ｗ１を遮光膜３１５の縦方向及び横方向の幅Ｗ２よりも大きくすることが可能となる。これにより、画素領域３１２の開口率を一層向上させることができる。
【０１０６】
また、本実施形態では、データ線３０６ａ及び走査線３０３ａの幅（Ｌｗ）及び厚さ（Ｌｚ）の比が、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係が成り立つようになっている。これにより、幅Ｌｗを狭くしつつも、必要な電流を流すことが可能な配線の断面積を確保することができる。
【０１０７】
さらに、本実施形態の図１５〜図１７では、データ線の少なくとも一部、または走査線の少なくとも一部からなる凸部が、スイッチング素子と基板との間に形成されている実施例を示しているが、本実施形態はこれに限ることなく、凸部の幅（Ｌｗ）と厚さ（Ｌｚ）の比が、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係であればスイッチング素子と画素領域との間において凸部を形成しても良い。この場合にもデータ線の幅を狭くしつつもＴＦＴ素子の駆動に必要な電流を流すことができるだけの断面積を確保することが可能となり、画素間領域を狭くすることが可能となる。
【０１０８】
また、本実施形態では、半導体膜３４２を覆う遮光膜３１５の最大幅Ｗ１とデータ線３０６ａ、走査線３０３ａの幅Ｗ２との間に、Ｗ１×０．８＞Ｗ２の関係が成り立つように凸部３１０ａ、遮光膜３１５、データ線３０６ａ、走査線３０３ａを形成することによって、データ線３０６ａ、走査線３０３ａ及び容量素子３１７の占めるスペースを狭くすることが可能となり、画素領域３１２の開口率を向上させることができる。
【０１０９】
［第４実施形態］  
次に、本発明に係る第４実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、ＴＦＴアレイ素子の半導体膜の構成が第１実施形態と異なっているため、この点を中心に説明する。
【０１１０】
図１８は、本実施形態における液晶装置４００のＴＦＴアレイ基板４１０の平面図である。当該図１８においては、第１実施形態と同様、図中縦方向がＴＦＴアレイ基板４１０の短手方向を示しており、図中横方向がＴＦＴアレイ基板４１０の長手方向を示している。図１９は、図１８におけるＦ１−Ｆ７断面に沿った構成を示す図である。
【０１１１】
図１８に示すように、画素間領域４１４には図示しない遮光膜が設けられており、この遮光膜が設けられた領域に凸部４１０ａ（輪郭を破線で示す）が形成されている。また、縦横に延在する画素間領域４１４の交差部分にはＴＦＴ素子４３０が設けられている。凸部４１０ａは、図１８に示すように、画素間領域４１４内を縦方向及び横方向に延在するように格子状に設けられている。
【０１１２】
凸部４１０ａは、データ線４０６ａと、走査線４０３ａと、容量素子３１７とを主体として構成されており、図１８に示すように、画素間領域４１４内を縦方向及び横方向に延在するように格子状に設けられている。また、図１９に示すように、凸部４１０ａは、基板面からの厚さが厚くなるにつれて幅が一定の割合で狭くなるように形成されている。
【０１１３】
データ線４０６ａ及び走査線４０３ａについては、第１実施形態と同様の形状になっている。すなわち、データ線４０６ａは、図１８中縦方向に延在する凸部４１０ａを構成しており、断面Ｕ字型になっている。また、走査線４０３ａについても、画素間領域４１４の横方向に延在するように設けられており、データ線４０６ａと同様、断面Ｕ字型になっている。データ線４０６ａ、走査線４０３ａの厚さと幅との間にも、第１実施形態と同様の関係が成立している。
【０１１４】
また、データ線４０６ａと走査線４０３ａとが交差する部分には、ゲート電極４０３ｂが設けられている。走査線４０３ａの厚さ及び幅は、データ線４０６ａとほぼ同一の寸法になっている。ゲート電極４０３ｂは、図１８に示すように、ＴＦＴアレイ基板４１０の基板面に対して下側（基板面側）に設けられており、両端が走査線４０３ａに接続されている。
【０１１５】
容量素子４１７は、図１９に示すように、容量電極４１７ａ、４１７ｂと、絶縁膜４１７ｃと、容量平坦部４１７ｄとを主体として構成されている。材質、平面構成、断面構成については第１実施形態とほぼ同様であるため、ここでは説明を省略する。
【０１１６】
ＴＦＴ素子４３０は、図１９に示すように、半導体膜４６２と絶縁膜４６７とゲート電極４０３ｂとを主体として構成されている。半導体膜４６２は、図１８に示すように、画素間領域４１４において画素領域４１２の角部間を含んだ領域にコの字状に設けられている。具体的には、半導体膜４６２の図中上側が開いた状態で配置されている。
【０１１７】
また、半導体膜４６２は、データ線平坦部４０６ｂ及び容量平坦部４１７ｄの一部に平面視で重なるように設けられている。半導体膜４６２の中央部は、ゲート電極４０３ｂに平面視で重なるように設けられている。ＴＦＴ素子４３０の断面構成としては、図１９に示すように、半導体膜４６２上に絶縁膜４６７が設けられ、当該絶縁膜４６７を介してゲート電極４０３ｂが設けられた構成になっている。
【０１１８】
半導体膜４６２には、図１９に示すように、チャネル領域４０１ａと、高濃度ソース領域４０１ｂと、高濃度ドレイン領域４０１ｃと、低濃度ソース領域４０１ｄと、低濃度ドレイン領域４０１ｅとが形成されている。図１８及び図１９に示すように、チャネル領域４０１ａは、半導体膜４６２のうちゲート電極４０３ｂに平面視で重なる位置に配置されている。高濃度ソース領域４０１ｂは、データ線４０６ａに平面視で重なる位置に配置されており、ソースコンタクトホール４６５を介してデータ線４０６ａに直接接続されている。高濃度ドレイン領域４０１ｃは、半導体膜４６２のうち容量平坦部４１７ｄに平面視で重なる位置に配置されており、画素コンタクトホール４６３を介して画素電極４０９に接続されている。同時に、高濃度ドレイン領域４０１ｃは、容量コンタクトホール４６４を介して容量平坦部４１７ｄに接続されており、容量素子４１７に電気的に接続されている。低濃度ソース領域４０１ｄは、チャネル領域４０１ａと高濃度ソース領域４０１ｂとの間の領域に設けられている。また、低濃度ドレイン領域４０１ｅは、チャネル領域４０１ａと高濃度ドレイン領域４０１ｃとの間の領域に設けられている。
【０１１９】
本実施形態では、半導体膜４６２の形状を平面コの字型にすることによって、半導体膜４６２と画素領域４１２とが平面視で重なる領域の面積を最小限に抑えることが可能となる。これにより、画素領域４１２の開口率を一層向上させることができる。  
また、本実施形態では、半導体素子４６２の高濃度ソース領域４０１ｂがデータ線４０６ａに平面視で重なるように配置され、かつ、データ線４０６ａに直接接続されているので、当該高濃度ソース領域４０１ｂとデータ線４０６ａとを接続する接続部を特に設ける必要がない。このため、画素領域４１２上に開口部を広く設けることができ、開口率の一層の向上を図ることができる。
【０１２０】
［第５実施形態］  
次に、本発明に係る第５実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、マイクロレンズアレイが設けられている点で第１実施形態と異なっているため、この点を中心に説明する。
【０１２１】
図２０は、本実施形態の液晶装置５００の断面構成を示す図である。図２１及び図２２は、液晶装置５００の画素領域の平面構成を示す図である。  
図２０に示すように、液晶装置５００は、ＴＦＴアレイ基板５１０と、対向基板５２０とが図示しないシール材を介して貼り合わされ、液晶層５５０が封入された構成になっている。液晶装置５００の画素表示領域内には、複数の画素領域５１２がマトリクス状に設けられている。
【０１２２】
ＴＦＴアレイ基板５１０の内面側（液晶層５５０側）の画素間領域５１４には、基板面に対して凸部５１０ａが設けられている。凸部５１０ａは、データ線５０６ａ及び走査線５０３ａなどを主体として構成されている。ＴＦＴ素子５３０は、図２１に示すように、画素領域５１２の角部に平面視で重なる領域に配置されている。凸部５１０ａの構成、凸部５１０ａを構成するデータ線５０６ａ及び走査線５０３ａなどの構成、ＴＦＴ素子５３０の詳細な構成については、例えば第１実施形態〜第４実施形態のいずれかに記載した構成とほぼ同様になっている。また、ＴＦＴアレイ基板５１０の内面側には、画素領域５１２に複数の画素電極５０９が配列形成されており、画素間領域５１４には遮光膜５１５が設けられている。遮光膜５１５は、例えばＴＦＴ素子５３０よりも液晶層５５０側に設けられており、対向基板５２０からの光がＴＦＴ素子５３０に入射されるのを防ぐことができるようになっている。これら画素電極５０９、遮光膜５１５を覆うように配向膜５１６が形成されている。
【０１２３】
対向基板５２０の内面側には、マイクロレンズアレイ５４０が設けられている。マイクロレンズアレイ５４０には、画素領域５１２内にレンズ部分５４０ａが形成されている。レンズ部分５４０ａから画素電極５０９までの距離ｄは、例えば１５μｍである。マイクロレンズアレイ５４０の内面側には、全面に共通電極５２１が形成されており、共通電極５２１を覆うように配向膜５２２が形成されている。なお、図２０中では、複数設けられた画素領域５１２及び画素電極５０９のうち１つを示している。
【０１２４】
次に、上記のように構成された液晶装置５００に光が入射したときの様子を説明する。
図２０に示すように、例えば画素領域５１２のほぼ中央部に基板面に対して垂直に入射する入射光Ｌ４は、マイクロレンズアレイ５４０のレンズ部分５４０ａによって画素電極５０９のほぼ中央部に集光される。また、同じ領域に基板面に対して所定の角度θで入射する入射光Ｌ５は、マイクロレンズアレイ５４０のレンズ部分５４０ａによって画素電極５０９の中央部からｒだけ離れた領域に集光される。したがって、図２１に示すように、画素電極５０９の中央部を中心とする半径ｒの円内の領域が、レンズ部分５４０ａによって集光される領域になる。このｒは、例えばθが１２°である場合、約３．２μｍとなる。なお、図２１においては、画素領域５１２が正方形、集光領域が正円で示されているが、画素領域５１２は長方形であっても良く、集光領域は楕円になっていても良い。
【０１２５】
図２２（ａ）は、この半径ｒの円内に集光された光の強さの分布を示す図である。図２２（ｂ）は、図２２（ａ）におけるＰ−Ｐ’断面に沿った光の強さの分布を示している。図２２（ａ）及び図２２（ｂ）に示すように、円内の中央部、すなわち、画素領域５１２の中央部が最も光の強い領域であり、当該画素領域５１２の中央部から外周部にかけて、集光される光が弱くなっている。また、画素領域５１２の角部では、入射光がほとんど集光されない。
【０１２６】
本実施形態のように、ＴＦＴ素子５３０を画素領域５１２の角部に平面視で重なる領域に配置することにより、その分他の画素間領域５１４のスペースを狭くすることができ、画素領域５１２の開口率を高めることができる。これにより、集光された光が入射する部分を広げることができ、強い集光光が多く入射することになる。また、画素領域５１２の開口率を高めた上で、当該開口率が高くなった画素領域５１２にマイクロレンズによって光を集光することができるので、光の利用効率を相乗的に高めることができる。
【０１２７】
一方、液晶装置５００にマイクロレンズアレイ５４０が設けられている場合であっても、画素領域５１２の角部に集光される光は弱くなっている。ＴＦＴ素子５３０によって遮られる光は弱い集光光が入射する画素領域５１２の角部であるため、画素領域５１２全体としては、光の損失はほとんど無い。このように、マイクロレンズアレイ５４０を用いる場合であっても、光の利用効率を高めることができる。
【０１２８】
［第６実施形態］  
次に、本発明に係る第６実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態では、配線（データ線及び走査線）と容量素子とが別々の凸部として形成されている点で第１実施形態と異なっているため、この点を中心に説明する。本実施形態において、第１実施形態と同一の構成要素については、その説明を省略する。  
図２３は、本実施形態における液晶装置６００のＴＦＴアレイ基板６１０の断面図である。なお、図２３は、第１実施形態（図３）におけるＧ−Ｇ断面に対応している。
【０１２９】
ＴＦＴアレイ基板６１０の画素間領域６１４には、図示しない遮光膜が設けられており、当該遮光膜が設けられた領域に凸部６１０ａ及び凸部６１０ｂが設けられている。凸部６１０ａは、データ線６０６ａ及び走査線６０３ａによって構成されている。凸部６１０ｂは、容量素子６１７によって構成されている。
【０１３０】
凸部６１０ａを構成するデータ線６０６ａ及び走査線６０３ａは、基板面からの厚さに関わらず一定の幅になっている。データ線６０６ａ及び走査線６０３ａの厚さＬｚと幅Ｌｗとの間には、第２実施形態と同様、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係が成立している。
【０１３１】
凸部６１０ｂを構成する容量素子６１７は、容量電極６１７ａ、６１７ｂと、絶縁膜６１７ｃとを主体として構成されている。容量電極６１７ａは、絶縁膜６１７ｃを挟むように６１７ｂと対向して設けられている。容量電極６１７ａは、凸部６１０ｂの表面に設けられた電極である。容量電極６１７ｂは、絶縁膜６１７ｃを介して容量電極６１７ａに対向するように配置されている。また、容量電極６１７ａの一部が、基板平坦部６１０ｂに延在するように設けられている（容量平坦部６１７ｄ）。
【０１３２】
容量平坦部６１７ｄは、容量コンタクトホール６６５を介して、ＴＦＴ素子６３０のドレイン領域に接続されている。画素領域６１２に設けられた画素電極６０９は、画素コンタクトホール６６３を介してＴＦＴ素子６３０のドレイン領域に接続されている。  
凸部６１０ａ及び凸部６１０ｂは、ＴＦＴアレイ基板６１０の基板面からの厚さに関わらず、その幅が一定になるように設けられており、画素間領域６１４に沿って平行に設けられている。凸部６１０ａ及び凸部６１０ｂは、ほぼ同一の厚さを有している。
【０１３３】
本実施形態によれば、配線（データ線６０６ａ及び走査線６０３ａ）と容量素子６１７とが別々の凸部６１０ａ及び凸部６１０ｂにそれぞれ設けられているので、配線と容量素子６１７との間に距離を確保することができる。これにより、配線と容量素子６１７との間で寄生容量が発生するのを防ぐことができる。また、凸部６１０ａ及び凸部６１０ｂの構成がシンプルになるので、容易に製造することができる。
【０１３４】
なお、本実施形態の図２３では、データ線の少なくとも一部、または走査線の少なくとも一部からなる凸部が、スイッチング素子と基板との間に形成されている実施例を示しているが、本実施形態はこれに限ることなく、凸部の幅（Ｌｗ）と厚さ（Ｌｚ）の比が、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係であればスイッチング素子と画素領域との間において凸部を形成しても良い。この場合にもデータ線の幅を狭くしつつもＴＦＴ素子の駆動に必要な電流を流すことができるだけの断面積を確保することが可能となり、画素間領域を狭くすることが可能となる。
【０１３５】
［第７実施形態］  
次に、本発明に係る第７実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態において、第１実施形態と同一の構成要素については、その説明を省略する。
【０１３６】
図２４は、本実施形態における液晶装置７００のＴＦＴアレイ基板７１０の断面図である。なお、図２４は、第１実施形態（図３）におけるＧ−Ｇ断面に対応している。  
本実施形態では、配線（データ線及び走査線）と容量素子とが別々の凸部に形成されている点で第６実施形態と共通しているが、凸部の形状が第６実施形態とは異なっている。
【０１３７】
ＴＦＴアレイ基板７１０の画素間領域７１４には、凸部７１０ａ及び凸部７１０ｂが設けられている。凸部７１０ａは、データ線７０６ａ及び走査線７０３ａによって構成されている。凸部７１０ｂは、容量素子７１７によって構成されている。  
データ線７０６ａ及び走査線７０３ａは、基板面からの厚さが厚くなるにつれて徐々に幅が狭くなるように形成されている。データ線７０６ａ及び走査線７０３ａの厚さＬｚと幅Ｌｗとの間には、第１実施形態と同様、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係が成立している。
【０１３８】
容量素子７１７は、容量電極７１７ａ、７１７ｂ、絶縁膜７１７ｃを主体として構成されている。容量電極７１７ｂは、図中左右方向の中央部が基板面側にくびれるように設けられた電極である。容量電極７１７ａは、凸部７１０ｂの外側に配置された電極であり、絶縁部７１７ｃを介して容量電極７１７ｂに対向するように設けられている。また、当該容量電極７１７ａは、容量電極７１７ｂと同様、図中左右方向の中央部が基板面側にくびれるように設けられている。
【０１３９】
容量電極７１７ｂは、容量コンタクトホール７６５を介してＴＦＴ素子７３０のうち半導体層７６２のドレイン領域に接続されている。また、当該容量コンタクトホール７６５を貫通させるように、容量電極７１７ａ及び絶縁膜７１７ｃには開口部７１７ｅが設けられている。なお、半導体層７６２のドレイン領域には、画素コンタクトホール７６３によって画素電極７０９に接続されている。
【０１４０】
本実施形態によれば、容量素子７１７の設けられる凸部７１０ｂが断面方向の中央部で基板面側にくびれた形状になっているので、当該凸部７１０ｂに沿って設けられる容量電極７１７ａも同様に基板面側にくびれることになる。これにより、容量電極７１７ａの表面積が大きくなるため、容量素子７１７の容量を増加させることが可能となる。
【０１４１】
なお、本実施形態の図２４では、データ線の少なくとも一部、または走査線の少なくとも一部からなる凸部が、スイッチング素子と基板との間に形成されている実施例を示しているが、本実施形態はこれに限ることなく、凸部の幅（Ｌｗ）と厚さ（Ｌｚ）の比が、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係であればスイッチング素子と画素領域との間において凸部を形成しても良い。この場合にもデータ線の幅を狭くしつつもＴＦＴ素子の駆動に必要な電流を流すことができるだけの断面積を確保することが可能となり、画素間領域を狭くすることが可能となる。
【０１４２】
［第８実施形態］  
次に、本発明に係る第８実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態において、第１実施形態と同一の構成要素については、その説明を省略する。  
図２５は、本実施形態における液晶装置８００のＴＦＴアレイ基板８１０の断面図である。なお、図２５は、第１実施形態（図３）におけるＧ−Ｇ断面に対応している。
【０１４３】
本実施形態では、凸部の形状が階段状になっている点で、第１実施形態とは異なっている。  
ＴＦＴアレイ基板８１０の画素間領域８１４には、凸部８１０ａが設けられている。凸部８１０ａは、データ線８０６ａ及び走査線８０３ａと、容量素子８１７とを主体として構成されている。
【０１４４】
データ線８０６ａ及び走査線８０３ａは、断面が階段状に形成されており、図中左右方向の中央部にかけて厚くなるように形成されている。図２５においては、階段が２段（左右対称）に設けられており、階段の高さが均一に設けられているが、段数は何段であっても良く、高さも不均一であっても構わない。
【０１４５】
容量素子８１７は、容量電極８１７ａ、８１７ｂと、絶縁膜８１７ｃとを主体として構成されており、絶縁膜８６１上に積層された容量電極８１７ｂと、凸部８１０ａの表面に設けられた容量電極８１７ａとが絶縁膜８１７ｃを挟んで対向するように設けられている。当該容量素子８１７は、絶縁膜８６１を介してデータ線８０６ａ及び走査線８０３ａを覆うように設けられている。また、容量電極８１７ａ、８１７ｂ及び絶縁膜８１７ｃは、データ線８０６ａ及び走査線８０３ａの形状に沿うように、断面が階段状に設けられている。また、容量電極８１７ａは、容量コンタクトホール８６５を介してＴＦＴ素子８３０の半導体膜８６２に接続されている。
【０１４６】
このように、データ線８０６ａ及び走査線８０３ａ、容量素子８１７の形状を上記のようになっているため、凸部８１０ａ全体が、図中左右方向の中央部にかけて階段状に厚くなっていくように設けられている。
【０１４７】
本実施形態によれば、データ線８０６ａ、走査線８０３ａ及び容量素子８１７の設けられる凸部８１０ａの断面形状が断面方向の中央部にかけて階段状に高くなっている。これにより、容量電極８１７ａの表面積が大きくなるため、容量素子８１７の容量を増加させることが可能となる。また、凸部８１０ａを階段状に形成することによって、凸部８１０ａを構成する容量電極８１７ａ、８１７ｂを容易に成膜することができ、データ線８０６ａ及び走査線８０３ａを容易に形成することができる。
【０１４８】
［第９実施形態］  
次に、本発明に係る第９実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態において、第１実施形態と同一の構成要素については、その説明を省略する。  
図２６は、本実施形態における液晶装置９００のＴＦＴアレイ基板９１０の断面図である。なお、図２６は、第１実施形態（図３）におけるＧ−Ｇ断面に対応している。
【０１４９】
本実施形態では、凸部の形状が第１実施形態とは異なっている。  
ＴＦＴアレイ基板９１０の画素間領域９１４には、凸部９１０ａが設けられている。凸部９１０ａは、データ線９０６ａ及び走査線９０３ａと、容量素子９１７とを主体として構成されている。データ線９０６ａ及び走査線９０３ａは、図中左右方向の中央部にかけて円弧状に高くなる形状になっている。データ線９０６ａ及び走査線９０３ａの厚さＬｚと幅Ｌｗとの間には、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係が成立している。  
また、凸部９１０ａを構成する容量素子９１７については、容量電極９１７ａ、絶縁膜９１７ｃ及び容量電極９１７ｂが、凸部９１０ａの表面に沿うように円弧状に形成されている。
【０１５０】
本実施形態によれば、容量素子９１７の設けられる凸部９１０ａが、断面方向の中央部にかけて円弧状に高くなっている形状になっており、当該凸部９１０ａの容量電極９１７ａ、９１７ｂもその円弧に沿う形状になっている。よって、液晶装置９００外部から入射し容量電極９１７ａに進んできた光の一部を、反射させることができる。これにより、光を効率的に利用することが可能となる。
【０１５１】
なお、本実施形態の図２６では、データ線の少なくとも一部、または走査線の少なくとも一部からなる凸部が、スイッチング素子と基板との間に形成されている実施例を示しているが、本実施形態はこれに限ることなく、凸部の幅（Ｌｗ）と厚さ（Ｌｚ）の比が、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係であればスイッチング素子と画素領域との間において凸部を形成しても良い。この場合にもデータ線の幅を狭くしつつもＴＦＴ素子の駆動に必要な電流を流すことができるだけの断面積を確保することが可能となり、画素間領域を狭くすることが可能となる。
【０１５２】
［第１０実施形態］  
次に、本発明に係る第１０実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態において、第１実施形態と同一の構成要素については、その説明を省略する。  
図２７は、本実施形態における液晶装置１０００のＴＦＴアレイ基板１０１０の断面図である。なお、図２７は、第１実施形態（図３）におけるＧ−Ｇ断面に対応している。
【０１５３】
本実施形態では、容量素子が２組設けられている点で第１実施形態とは異なっている。
ＴＦＴアレイ基板１０１０の画素間領域には、凸部１０１０ａが設けられている。凸部１０１０ａは、データ線１００６ａ及び走査線１００３ａと、容量素子１０１７、１０２７とを主体として構成されている。
【０１５４】
データ線１００６ａ及び走査線１００３ａは、基板面からの厚さが厚くなるにつれて一定の割合で幅が狭くなるように設けられている。  
容量素子１０１７及び容量素子１０２７は、データ線１００６ａ及び走査線１００３ａを覆うように２層に設けられている。容量素子１０１７は内側の層に設けられており、容量素子１０２７は外側の層に設けられている。容量素子１０１７と容量素子１０２７の間には、当該容量素子１０１７と容量素子１０２７との間に寄生容量が生じないように十分な厚さを有する絶縁層１０６１ａが設けられている。
【０１５５】
容量電極１０１７は、容量電極１０１７ａ、１０１７ｂと、絶縁層１０１７ｃとを主体として構成されており、外側に配置された容量電極１０１７ａが絶縁層１０１７ｃを介して内側に配置された容量電極１０１７ｂと対向する構成になっている。また、容量電極１０１７ｂの一部は、基板面に沿って平坦に延在するように設けられている（容量平坦部１０１７ｄ）。
【０１５６】
容量電極１０２７についても同様に、容量電極１０２７ａ、１０２７ｂと、絶縁層１０２７ｃとを主体として構成されており、外側に配置された容量電極１０２７ａが絶縁層１０２７ｃを介して内側に配置された容量電極１０２７ｂと対向する構成になっている。また、容量電極１０２７ｂの一部は、基板面に沿って平坦に延在するように設けられている（容量平坦部１０２７ｄ）。
【０１５７】
容量平坦部１０１７ｄはコンタクトホール１０６５ｂを介して半導体膜１０６２のドレイン領域に接続されており、容量平坦部１０２７ｄはコンタクトホール１０６５ａを介して当該ドレイン領域に接続されている。  
このように、本実施形態によれば、凸部１０１０ａに２組の容量素子１０１７及び容量素子１０２７が２層構造に設けられているので、容量が増加することになる。また、容量素子１０１７と容量素子１０２７との間には十分な厚さの絶縁層１０６１ａが設けられているので、２組の容量素子を２層構造にした場合であっても寄生容量が発生することはない。
【０１５８】
［第１１実施形態］  
次に、本発明に係る第１１実施形態を説明する。第１実施形態と同様、以下の図では、各部材を認識可能な大きさとするため、縮尺を適宜変更している。本実施形態において、第１実施形態と同一の構成要素については、その説明を省略する。  
図２８は、本実施形態における液晶装置２０００のＴＦＴアレイ基板２０１０の断面図である。なお、図２８は、第１実施形態（図３）におけるＧ−Ｇ断面に対応している。
【０１５９】
ＴＦＴアレイ基板２０１０の画素間領域には、凸部２０１０ａが設けられている。凸部２０１０ａは、データ線２００６ａ及び走査線２００３ａと、容量素子２０１７とを主体として構成されている。
【０１６０】
データ線２００６ａ及び走査線２００３ａは、断面扇状に設けられている。すなわち、基板面から所定の高さ位置までは角度θで広がるように設けられ、当該所定の高さ位置からは円弧状に幅が狭くなるように設けられている。データ線２００６ａと走査線２００３ａとはほぼ同じ厚さ、同じ幅になるように設けられている。絶縁膜２０６１は、このデータ線２００６ａ及び走査線２００３ａを覆うように設けられている。また、データ線２００６ａ及び走査線２００３ａの厚さＬｚと幅Ｌｗとの間には、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係が成立している。
【０１６１】
容量素子２０１７は、絶縁膜２０６１を覆うように、凸部２０１０ａの表面に設けられている。容量素子２０１７は、容量電極２０１７ａ（外側）、２０１７ｂ（内側）と、絶縁膜２０１７ｃとを主体として構成されている。外側の容量電極２０１７ａは、その一部が基板面上に平坦に延在するように設けられている（容量平坦部２０１７ｄ）。
【０１６２】
また、本実施形態では、ＴＦＴ２０３０の半導体膜２０６２がＴＦＴ基板２０１０の基板内に埋め込まれるように形成されている。半導体膜２０６２は、チャネル領域、ソース領域、ドレイン領域を有しており、ソース領域が図示しないソースコンタクトホールに、ドレイン領域が画素コンタクトホール２０６３及び容量コンタクトホール２０６４にそれぞれ接続されている。また、チャネル領域は、図示しないゲート電極に対向するように設けられている。
【０１６３】
なお、本実施形態の図２８では、データ線の少なくとも一部、または走査線の少なくとも一部からなる凸部が、スイッチング素子と基板との間に形成されている実施例を示しているが、本実施形態はこれに限ることなく、凸部の幅（Ｌｗ）と厚さ（Ｌｚ）の比が、０．５＜（Ｌｚ／Ｌｗ）＜２０の関係であればスイッチング素子と画素領域との間において凸部を形成しても良い。この場合にもデータ線の幅を狭くしつつもＴＦＴ素子の駆動に必要な電流を流すことができるだけの断面積を確保することが可能となり、画素間領域を狭くすることが可能となる。
【０１６４】
次に、図２９（ａ）〜図２９（ｅ）を参照して、上記のように構成された液晶装置２０００の製造方法のうち、ＴＦＴアレイ基板２０１０の製造方法を説明する。図２９（ａ）〜図２９（ｅ）は、当該ＴＦＴアレイ基板２０１０の各製造工程の様子を示す図である。本実施形態では、データ線２００６及び走査線２００３ａをメッキ法によって形成する手法について説明する。
【０１６５】
図２９（ａ）に示すように、ＴＦＴアレイ基板２０１０内にＴＦＴ素子２０３０の半導体膜２０６２を形成し、半導体膜２０６２のソース領域にはソースコンタクトホール２０６５を、ドレイン領域には画素コンタクトホール２０６３及び容量コンタクトホール２０６４をそれぞれドライエッチング法によって形成する。その後、コンタクトホール上に、例えばインクジェット法によって配線基部２０７０を形成する。配線基部２０７０は２層構造になるように形成する。配線基部２０７０の下層２０７０ａには例えばＣｕやＣｒ、Ｎｉなどの金属層を１００Å程度の厚さで形成し、上層２０７０ｂには例えばＡｕなどの金属層を５０Å程度の厚さで形成する。
【０１６６】
次に、図２９（ｂ）に示すように、配線基部２０７０上に、レジスト２０７１を例えばスピンコート法等によって形成し、例えばフォトリソグラフィ法によってデータ線２００６ａ及び走査線２００３ａの形成領域に開口部２０７１ａをパターニングする。当該開口部２０７１ａについては、ＴＦＴアレイ基板２０１０の基板面からの高さが高くなるほど所定の角度θで広がるように形成する。角度θについては、例えばレジストへの露光条件やフォーカス条件を制御することによって、所望の角度に調整することができる。レジスト２０７１に開口部２０７１ａを形成することで、当該開口部２０７１ａの上層２０７０ｂが露出する。
【０１６７】
次に、図２９（ｃ）に示すように、例えば硝酸溶液などを用いて上層２０７０ｂの露出部をライトエッチングし、この領域の下層２０７０ａを露出させる。その後、この部分を洗浄し、ＴＦＴアレイ基板２０１０をメッキ溶液に浸して、下層２０７０ａとメッキ溶液間に電圧を印加し、下層２０７０ａの露出部にメッキを施す。すると、下層２０７０ａの露出部には、開口部２０７１ａの傾斜に沿ってメッキが形成され、当該メッキの上面は円弧状になる。
【０１６８】
次に、図２９（ｄ）に示すように、レジスト２０７１を剥離し、上層２０７０ｂ及び下層２０７０ａをライトエッチングによって除去する。そして図２９（ｅ）に示すように、ＴＦＴアレイ基板２０１０上に例えば液滴吐出法や、スパッタリング法、ＣＶＤ法などの手法によって絶縁層２０６１及び容量素子２０１７を形成する。以下、画素電極２００９や配向膜２０１６などを形成して、ＴＦＴアレイ基板２０１０が完成する。
【０１６９】
このように、本実施形態によれば、データ線２００６ａ及び走査線２００３ａをメッキ法によって形成することにより、ＴＦＴアレイ基板２０１０を容易に製造することができる。また、レジスト２０７１の開口部２０７１ａの角度θを調節することによって、データ線２００６ａ及び走査線２００３ａの幅Ｌｗを所望の値に設定することができる。
【０１７０】
［プロジェクタ］  
次に、各実施形態の液晶装置を光変調装置として用いたプロジェクタの実施形態を説明する。  
図３０は、投射型表示装置の一例としてのプロジェクタ１１０２の内部の構成を概略的に示す図である。  
プロジェクタ１１０２は、光源１１０７と、フライアイレンズ１１０８、１１０９と、ダイクロイックミラー１１１０、１１１１と、反射ミラー１１１２、１１１３、１１１４と、液晶ライトバルブ１１１５、１１１６、１１１７と、クロスダイクロイックプリズム１１１８と、投射レンズ１１１９とを主体として構成されており、例えばＲ（赤）、Ｇ（緑）、Ｂ（青）の異なる色毎に透過型液晶ライトバルブを備えたカラー液晶プロジェクタである。
【０１７１】
光源１１０７は、例えば白色光を射出する高圧水銀ランプ等のランプ１１０７ａと、当該ランプ１１０７ａからの光を反射するリフレクタ１１０７ｂとを有している。フライアイレンズ１１０８、１１０９は、光源１１０７からの光の照度分布を均一化する光学部品である。光源１１０７側のフライアイレンズ１１０８には複数の２次光源像を形成する働きがあり、スクリーン１１０３側のフライアイレンズ１１０９にはフライアイレンズ１１０８で形成された２次光源像を重畳する働きがある。
【０１７２】
ダイクロイックミラー１１１０は、光源１１０７から射出される白色光のうち、赤色光ＬＲを透過させると共に、緑色光ＬＧ及び青色光ＬＢを反射する光学部品である。ダイクロイックミラー１１１１は、光源１１０７から射出される白色光のうち、緑色光ＬＧを反射し、青色光ＬＢを透過する光学部品である。
【０１７３】
液晶ライトバルブ１１１５、１１１６、１１１７は、それぞれ照射された赤色光、緑色光、青色光を所定の画像信号に基づいて変調する変調素子である。液晶ライトバルブ１１１５、１１１６、１１１７として、ここでは上述の液晶装置１００〜１０００が用いられている。
【０１７４】
クロスダイクロイックプリズム１１１８は、４つの直角プリズムが貼り合わされた光学素子である。クロスダイクロイックプリズム１１１８の内面には、赤色光を反射する誘電体多層膜１１１８ａと、青色光を反射する誘電体多層膜１１１８ｂとが十字状に形成されている。各誘電体多層膜１１１８ａ、１１１８ｂによって３つの色光が合成され、カラー画像を表す光（映像光）が形成されるようになっている。  
投射レンズ１１１９は、映像光をスクリーン１１０３に向けて投射する光学部品である。
【０１７５】
次に、上記のように構成されたプロジェクタ１１０２の動作を説明する。  
プロジェクタ１１０２を駆動させると、ランプ１１０７ａから白色光が射出される。ランプ１１０７ａから直接射出された白色光及びリフレクタ１１０７ｂで反射された白色光がコリメータレンズ１１０７ｃにより平行光にされる。この平行光は、フライアイレンズ１１０８、１１０９によりその照度分布が均一化される。
【０１７６】
照度分布が均一化された光は、ダイクロイックミラー１１１０、１１１１に到達し、赤色光、緑色光及び青色光の色光に分光される。各色光は、それぞれ反射ミラー１１１２、１１１３、１１１４を介して液晶ライトバルブ１１１５、１１１６、１１１７に到達し、液晶ライトバルブ１１１５、１１１６、１１１７により所望のパターンに変調される。このように変調された各色光が、投射レンズ１１１９によりスクリーン１１０３上に投射される。  
このように、本実施形態によれば、画素領域の開口率を高めることができ、光の利用効率を高めることができる液晶装置１００〜１０００を備えているので、明るく、コントラストの高い表示が可能なプロジェクタ１１０２を得ることができる。
【０１７７】
［電子機器］  
次に、本発明に係る電子機器について、携帯電話を例に挙げて説明する。  
図３１は、携帯電話１２００の全体構成を示す斜視図である。  
携帯電話１２００は、筺体１２０１、複数の操作ボタンが設けられた操作部１２０２、画像や動画、文字等を表示する表示部１２０３を有する。表示部１２０３には、本発明に係る液晶装置１００〜１０００が搭載される。
【０１７８】
このように、画素領域の開口率を高めることができ、光の利用効率を高めることができる液晶装置を備えているので、明るく、コントラストの高い表示部を有する電子機器（携帯電話）１２００を得ることができる。
【０１７９】
本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更を加えることができる。  
上記実施形態、特に第１１実施形態では、データ線２００６ａ及び走査線２００３ａをメッキ法によって製造する例を説明したが、これに限られることは無い。例えば、図３２（ａ）に示すようにＴＦＴアレイ基板２０１０に液滴吐出法によって金属部２０８０を形成した後、図３２（ｂ）に示すようにメッキ法によって当該金属部２０８０を成長させて金属部２０８１を形成することによって、データ線２００６ａ及び走査線２００３ａを形成する方法であっても構わない。
【０１８０】
また、上記各実施形態においては、主として配線（データ線、走査線）及び容量素子によって凸部が構成されている場合について説明したが、これに限られることは無く、例えば、ＴＦＴ素子の一部（半導体層など）が凸部の構成要素として含まれていても、勿論構わない。
【図面の簡単な説明】
【０１８１】
【図１】本発明の第１実施形態に係る液晶装置の全体構成を示す平面図。
【図２】本実施形態に係る液晶装置の等価回路図。
【図３】本実施形態に係る液晶装置の構成を示す平面図。
【図４】本実施形態に係る液晶装置の構成を示す断面図。
【図５】同、断面図。
【図６】本実施形態に係る液晶装置の配線の構成を示す斜視図。
【図７】液晶装置の製造工程の様子を示す工程図。
【図８】同、工程図。
【図９】同、工程図。
【図１０】同、工程図。
【図１１】液晶装置の光透過の様子を示す図。
【図１２】本発明の第２実施形態に係る液晶装置の構成を示す平面図。
【図１３】本実施形態に係る液晶装置の構成を示す断面図。
【図１４】本実施形態に係る液晶装置の製造工程の様子を示す工程図。
【図１５】本発明の第３実施形態に係る液晶装置の構成を示す平面図。
【図１６】本実施形態に係る液晶装置の構成を示す断面図。
【図１７】同、断面図。
【図１８】本発明の第４実施形態に係る液晶装置の構成を示す平面図。
【図１９】本実施形態に係る液晶装置の構成を示す断面図。
【図２０】本発明の第５実施形態に係る液晶装置の構成を示す断面図。
【図２１】本実施形態に係る液晶装置の構成を示す平面図。
【図２２】同、平面図。
【図２３】本発明の第６実施形態に係る液晶装置の構成を示す断面図。
【図２４】本発明の第７実施形態に係る液晶装置の構成を示す断面図。
【図２５】本発明の第８実施形態に係る液晶装置の構成を示す断面図。
【図２６】本発明の第９実施形態に係る液晶装置の構成を示す断面図。
【図２７】本発明の第１０実施形態に係る液晶装置の構成を示す断面図。
【図２８】本発明の第１１実施形態に係る液晶装置の構成を示す断面図。
【図２９】本実施形態に係る液晶装置の製造工程の様子を示す工程図。
【図３０】本発明に係るプロジェクタの構成を示す図。
【図３１】本発明に係る電子機器の構成を示す図。
【図３２】本発明に係る液晶装置の製造工程の一部を示す工程図。
【符号の説明】
【０１８２】
１００〜１０００…液晶装置  ９〜１００９…画素電極  ６ａ〜１００６ａ…データ線  ３ａ〜１００３ａ…走査線  １０ａ〜１０１０ａ…凸部  １７〜１０１７…容量素子  ３０〜１０３０…ＴＦＴ素子
【図１】
2007192870.tif 000003
【図２】
2007192870.tif 000004
【図３】
2007192870.tif 000005
【図４】
2007192870.tif 000006
【図５】
2007192870.tif 000007
【図６】
2007192870.tif 000008
【図７】
2007192870.tif 000009
【図８】
2007192870.tif 000010
【図９】
2007192870.tif 000011
【図１０】
2007192870.tif 000012
【図１１】
2007192870.tif 000013
【図１２】
2007192870.tif 000014
【図１３】
2007192870.tif 000015
【図１４】
2007192870.tif 000016
【図１５】
2007192870.tif 000017
【図１６】
2007192870.tif 000018
【図１７】
2007192870.tif 000019
【図１８】
2007192870.tif 000020
【図１９】
2007192870.tif 000021
【図２０】
2007192870.tif 000022
【図２１】
2007192870.tif 000023
【図２２】
2007192870.tif 000024
【図２３】
2007192870.tif 000025
【図２４】
2007192870.tif 000026
【図２５】
2007192870.tif 000027
【図２６】
2007192870.tif 000028
【図２７】
2007192870.tif 000029
【図２８】
2007192870.tif 000030
【図２９】
2007192870.tif 000031
【図３０】
2007192870.tif 000032
【図３１】
2007192870.tif 000033
【図３２】
2007192870.tif 000034