(57)【要約】【課題】半導体基板に貫通孔を形成する際の、貫通孔の底部での絶縁層のノッチの発生を抑制し、絶縁層のノッチによる電気的絶縁性の低下や貫通孔の配線層の接続不良を低減することができる半導体装置およびその製造方法を提供する。【解決手段】  この半導体装置１は、第一の面と第二の面を有する半導体基板２と、半導体基板２に設けられ、第一の面と前記第二の面とをつなぎ、半導体基板２の第一の面に対して、ほぼ垂直な側面を有する貫通孔５と、第一の面に設けられ、貫通孔５を覆うと共に貫通孔５の開口径よりも小さい開口径を有する第一の絶縁層３と、第一の絶縁層３上に設けられ、貫通孔５を覆う第一の配線層４と、貫通孔５の内壁部から半導体基板２の第二の面を覆うように設けられた第二の絶縁層６と、第一の絶縁層６の開口部を介し第一の配線層４と内接すると共に貫通孔５および半導体基板２の第二の面の第二の絶縁層６上に亘って設けられた第二の配線層７を備える。【選択図】図１
2007221080.tif 000002
【特許請求の範囲】
【請求項１】
第一の面と第二の面を有する半導体基板と、
前記半導体基板に設けられ、前記第一の面と前記第二の面とをつなぎ、前記半導体基板の前記第一の面に対して、ほぼ垂直な側面を有する貫通孔と、
前記第一の面に設けられ、前記貫通孔を覆うと共に前記貫通孔の開口径よりも小さい開口径を有する第一の絶縁層と、
前記第一の絶縁層上に設けられ、前記貫通孔を覆う第一の配線層と、
前記貫通孔の内壁部から前記半導体基板の第二の面を覆うように設けられた第二の絶縁層と、
前記第一の絶縁層の開口部を介し前記第一の配線層と内接すると共に前記貫通孔および前記半導体基板の第二の面の第二の絶縁層上に亘って設けられた第二の配線層と、
を備えたことを特徴とする半導体装置。
【請求項２】
第一の面と第二の面を有する半導体基板と、
前記半導体基板に設けられ、一方の第一の開口が前記第一の面側に、もう一方の第二の開口が前記第二の面側に有り、前記第一の開口径が前記第二の開口径よりも小さく、かつ前記第一および第二の開口部のそれぞれの断面が、前記第一の面に対してほぼ垂直な側面を持ち、またそのつなぎ部分が曲率を有する貫通孔と、
前記第一の面に設けられ前記貫通孔を覆うと共に前記貫通孔の第一の開口径よりも小さい開口径を有する第一の絶縁層と、
前記第一の絶縁層上に設けられ、前記貫通孔を覆う第一の配線層と、
前記貫通孔の第一の開口部分を除き、前記貫通孔の内壁から前記半導体基板の第二の面を覆う第二の絶縁層と、
前記貫通孔の内壁部から前記半導体基板の第二の面を覆って前記第一の開口側面部および前記第二の絶縁層上に設けられた第三の絶縁層と、
前記第一の絶縁層の開口部を介し前記第一の配線層と内接すると共に前記貫通孔の前記第三の絶縁層上から前記半導体基板の第二の面の第三の絶縁層上に亘って設けられた第二の配線層と、
を備えたことを特徴とする半導体装置。
【請求項３】
半導体基板の第一の面に第一の絶縁層を形成する第一の工程と、
前記第一の絶縁層上に第一の配線層を形成する第二の工程と、
断面形状が前記第一の絶縁層近傍で前記第一面に向かって凸状を有する貫通孔を前記半導体基板の第二の面側から前記半導体基板に形成し、かつ前記第一の絶縁層を露出させる第三の工程と、
前記貫通孔で露出された前記第一の絶縁層を除去し、前記第一の配線層を露出させる第四の工程と、
前記第一の絶縁層近傍の前記貫通孔のほぼ垂直な側面から突出した前記半導体基板の凸状部分のみを除去する第五の工程と、
前記貫通孔の内壁部から前記半導体基板の第二の面を覆って第二の絶縁層を形成する第六の工程と、
前記貫通孔側の第一の配線層を覆う第二の絶縁層を除去し、前記第一の配線層を露出する第七の工程と、
前記第一の絶縁層の開口部を介し前記第一の配線層と内接すると共に前記貫通孔の前記第二の絶縁層上から前記半導体基板の第二の面の第二の絶縁層上に亘って第二の配線層を形成する第八の工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板の第一の面に第一の絶縁層を形成する第一の工程と、
前記第一の絶縁層上に第一の配線層を形成する第二の工程と、
断面形状が前記第一の絶縁層近傍で前記第一面に向かって凸状を有する貫通孔を前記半導体基板の第二の面側から前記半導体基板に形成し、かつ前記第一の絶縁層を露出させる第三の工程と、
前記貫通孔で露出された前記第一の絶縁層を除去し、前記第一の配線層を露出させる第四の工程と、
前記貫通孔の内壁部から前記半導体基板の第二の面を覆って第二の絶縁層を形成する第五の工程と、
前記第一の絶縁層近傍の前記貫通孔の凸状部と第一の配線層を覆っている前記第二の絶縁層を除去する第六の工程と、
前記第一の絶縁層近傍の前記貫通孔の前記半導体基板が露出された凸状部分のみを除去する第七の工程と、
前記貫通孔の内壁部から前記半導体基板の第二の面を覆って第三の絶縁層を形成する第八の工程と、
前記貫通孔側の第一の配線層を覆う第三の絶縁層を除去し前記第一の配線層を露出する第九の工程と、
前記第一の絶縁層の開口部を介し前記第一の配線層と内接すると共に前記貫通孔の前記第三の絶縁層上から前記半導体基板の第二の面の第三の絶縁層上に亘って第二の配線層を形成する第十の工程と、
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、配線用貫通孔を有する半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】  半導体集積回路を利用したメモリデバイスのメモリ容量を高めるため、メモリチップを多段に積層することが提案されている。メモリチップには、貫通孔が形成され、貫通孔内に配線を設けてチップ裏面に金属バンプを配置し、上段のメモリチップの集積回路部分と下段メモリチップの集積回路部分とを電気的に接続することにより実現する。上段チップの金属バンプは下側チップの表面に形成された金属パッドに電気的に接合されている。従来の貫通孔を有する半導体装置として、半導体基板の裏面からエッチングにより貫通孔を形成し、半導体表面と裏面の配線間を電気的に接続したものがある（例えば、特許文献１参照。）。【０００３】  以下、図２３により従来の半導体装置（半導体チップ）について説明する。図において、半導体装置１００では、シリコンで形成された基板１０１の内部に貫通配線１０２を形成している。貫通配線１０２は基板１０１の貫通孔１０１ａ内に設けられている。貫通配線１０２は、基板１０１の表面に形成された配線層１０４と、裏面に形成された外部端子１０５とを電気的に接続している。基板１０１の表面には、集積回路によりイメージセンサ等の半導体デバイスが形成されている。基板１０１の表面に、絶縁層１０３上に配線層１０４が設けられている。さらに、基板１０１の裏面には、貫通配線１０２に接続された上記外部端子（半田ボール）１０５と、裏面側絶縁膜１０６と、裏面保護膜１０７が設けられている。外部端子１０５は、裏面の外側に突出している。【０００４】  上記の半導体装置１００では、貫通孔１０１ａと絶縁層１０３の開口１０３ａの径はほぼ同じ形状になるように作られている。上記の形状は、たとえば基板１０１の裏面に所定のマスクパターン（図示は省略されている）を用いて、半導体基板１００を絶縁層１０３が露出するまでエッチングして、貫通孔１０１ａを形成する。次に貫通孔１０１ａをマスクとして、基板１０１と選択比の大きいエッチングを用いて絶縁層１０３をエッチングすることで開口１０３ａが形成されている。
【特許文献１】米国特許第５、２２９、６４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】  図２３に示す従来例である上記の半導体装置１００によれば、貫通孔１０１ａをエッチングマスクとするため、絶縁層１０３の開口時に、エッチングが横方向に広がり、貫通孔１０１ａの底部の開口径よりも、絶縁膜１０３ａの開口径が相対的に大きくなり、半導体基板１００を裏面から見た場合、絶縁膜１０３ａの開口部が、貫通孔１０１ａの底部の下に隠れる、いわゆるノッチ形状となるため、この部分に裏面側絶縁膜１０６が形成されず絶縁不良が発生する、あるいは貫通配線１０２が形成されず、接続不良が発生し、歩留まりの低下や、電気的あるいは機械的信頼性が低下するという問題があった。【０００６】  本発明は上述のような課題を解決するためになされたもので、半導体基板に貫通孔を形成する際の、貫通孔の底部で絶縁層のノッチの発生を抑制し、絶縁層のノッチによる電気的絶縁性の低下や貫通孔の配線層の接続不良を低減することができる半導体装置およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】  上記の課題を解決するために、本発明に係わる請求項１の半導体装置および請求項３の半導体装置の製造方法においては、半導体基板に貫通孔を設け、半導体基板の一方の面の貫通孔上を覆う第一の絶縁層の開口径を貫通孔の開口径より小さくなるよう設定すると共に、この第一の絶縁層の上に第一の配線層を、貫通孔内壁に第二の絶縁層とさらにその上に第二の配線層を設け、第一の配線層と第二の配線層を電気的に接続したものである。【０００８】  また、本発明に係る請求項２の半導体装置および請求項４の半導体装置の製造方法においては、半導体基板に貫通孔を設け、半導体基板の一方の面の貫通孔上を覆う第一の絶縁層の開口径を貫通孔の開口径より小さくなるよう設定すると共に、この第一の絶縁層の上に第一の配線層を設け、第一の絶縁層近傍を除き、貫通孔内壁にまず第二の絶縁層を、さらにその第二の絶縁層を含む貫通孔内壁に第三の絶縁層とさらにその上に第二の配線層を設け、第一の配線層と第二の配線層を電気的に接続したものである。
【発明の効果】
【０００９】  本発明は、以上説明したように構成されているので、以下に記載されるような効果を奏する。【００１０】  本発明に係る請求項１の半導体装置および請求項３の半導体装置の製造方法によれば、半導体基板に貫通孔を設け、半導体基板の一方の面の貫通孔上を覆う第一の絶縁層の開口径を貫通孔の開口径より小さくなるように設定すると共に、この第一の絶縁層の上に第一の配線層を、貫通孔内壁に第二の絶縁層とさらにその上に第二の配線層を設け、第一の配線層と第二の配線層を電気的に接続することで、半導体基板を第二の面から見た場合、第一の絶縁層の開口部が貫通孔の開口部の下に隠れる、いわゆるノッチ形状が無いため、第二の絶縁層や、第二の配線層の形成が容易となり、歩留まりが向上するとともに、電気的・機械的信頼性が良好となる。【００１１】  本発明の請求項２に係る半導体装置および請求項４の半導体装置の製造方法によれば、上記の基本的な効果に加えて、半導体基板に貫通孔を設け、半導体基板の一方の面の貫通孔上を覆う第一の絶縁層の開口径を貫通孔の開口径より小さくなるよう設定すると共に、この第一の絶縁層の上に第一の配線層を設けた後、第一の絶縁層近傍を除き、貫通孔内壁にまず第二の絶縁層を、さらにその第二の絶縁層を含む貫通孔内壁に第三の絶縁層とさらにその上に第二の配線層を設け、第一の配線層と第二の配線層を電気的に接続することで、貫通孔内壁と半導体基板の第二の面は、第二および第三の絶縁層に覆われるため、電気的信頼性が更に良好となる。
【発明を実施するための最良の形態】
【００１２】実施の形態１．
図１は、本発明の実施の形態１における半導体装置を示す断面図である。図２〜図１０は、実施の形態１の半導体装置の製造工程を示す断面図である。なお、図中同一符号は同一または相当部分を示す。【００１３】  図１において、半導体装置１の半導体基板２には、貫通孔５が形成されており、半導体基板２の第一の面は貫通孔５の径よりも小さい開口３ａを持つ第一の絶縁層３で覆われており、さらにその上には第一の配線層４が形成されている。貫通孔５の側面と第二の面は第二の絶縁層６で覆われている。また、第一の配線層４と内接し、貫通孔５と第二の面に亘って第二の配線層７が形成されている。さらに、第二の配線層７には外部端子９が設けられ、この外部端子９を除いて保護層８が第二の絶縁層６と第二の配線層７上に被覆されている。【００１４】  図２に示す第一の工程では、半導体基板２の第一の面に第一の絶縁層３をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スピンコート法やスプレーコート法により形成する。絶縁層３は例えばシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮｘ）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｅｐｅｄ  ＳｉＯ２）膜、ポーラスＳｉＯＣ（Ｃａｒｂｏｎ−ｄｅｐｅｄ  ＳｉＯ２）膜等で形成される。【００１５】  図３に示す第二の工程では、第一の絶縁層３上に、第一の配線層４をスパッタ法、ＣＶＤ法、蒸着法やめっき法により形成する。第一の配線層４は、例えば高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）が単一もしくは複数層積み重なった状態で構成される。続いて絶縁層（図示は省略されている）を形成した後、支持体（図示は省略されている）を貼り付ける。【００１６】  図４に示す第三の工程では、断面形状が第一の絶縁層３の近傍で第一の面に向かって凸形状を有する貫通孔５を半導体基板２の第二の面側から半導体基板２に所定のパターンのマスクを用いて（図示は省略されている）、プラズマエッチング法により形成し、第一の絶縁層３を露出する。通常、半導体基板２が第一の絶縁層３に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば半導体基板２がシリコンで第一の絶縁層３がシリコン酸化膜の場合はＳＦ６、Ｏ２、Ａｒの混合ガス）を導入する。【００１７】  図５に示す第四の工程では、貫通孔５で露出された第一の絶縁層３をプラズマエッチング法により除去し、開口３ａを形成し、第一の配線層４を露出する。通常、第一の絶縁層３が半導体基板２や第一の配線層４に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば第一の絶縁層３がシリコン酸化膜で半導体基板２がシリコン（Ｓｉ）、第一の配線層４がＴｉＮ、Ａｌで構成される場合はＣ５Ｆ８、Ｏ２、Ａｒの混合ガス）を導入する。【００１８】  図６に示す第五の工程では、第一の絶縁層３近傍の貫通孔５のほぼ垂直な側面からはみ出した半導体基板２の凸形状部分のみをプラズマエッチング法により除去する。通常、半導体基板２が第一の絶縁層３に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例え���半導体基板２がシリコンで第一の絶縁層３がシリコン酸化膜の場合はＳＦ６、Ｏ２、Ａｒの混合ガス）を導入する。【００１９】  図７に示す第六の工程では、貫通孔５の内壁部から半導体基板２の第二の面を覆って第二の絶縁層６をＣＶＤ法やスプレーコート法により形成する。第二の絶縁層６は、例えばシリコン酸化膜、シリコン窒化膜、ポリイミド膜、ＢＣＢ（ベンゾシクロブテン）膜等で構成される。【００２０】  図８に示す第七の工程では、貫通孔５側の第一の配線層４を覆う第二の絶縁層６をプラズマエッチングにより除去し、第一の配線層４を露出する。通常、第二の絶縁層６が第一の配線層４に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば第二の絶縁層６がシリコン酸化膜で第一の配線層４がＴｉＮ、Ａｌで構成される場合はＣ５Ｆ８、Ｏ２、Ａｒの混合ガス）を導入する。【００２１】  図９に示す第八の工程では、第一の絶縁層３の開口３ａを介し第一の配線層４と内接すると共に貫通孔５の第二の絶縁層６上から半導体基板２の第二の面の第二の絶縁層６上に亘って第二の配線層７を所定のパターンのマスク（図示は省略されている）を用いてスパッタ法、ＣＶＤ法、蒸着法、めっき法や印刷法により形成する。第二の配線層７は、例えば高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）や導電性樹脂が単一もしくは複数層状で構成される。【００２２】  その後、図１０に示すように、第二の配線層７には外部端子９が設けられ、この外部端子９を除いて保護層８が第二の絶縁層６と第二の配線７上に被覆される。例えば、外部端子９は半田材で形成され、保護層８は、ポリイミドやエポキシ樹脂やソルダーレジスト材で形成される。【００２３】  上記の実施の形態１に係る半導体装置１によれば、半導体基板２に貫通孔５を設け、半導体基板２の一方の面の貫通孔５上を覆う第一の絶縁層３の開口３ａの径を貫通孔５の開口径より小さくなるように設定すると共に、この第一の絶縁層３の上に第一の配線層４を、貫通孔５内壁に第二の絶縁層６とさらにその上に第二の配線層７を設け、第一の配線層４と第二の配線層７を電気的に接続することで、半導体基板２を第二の面から見た場合、第一の絶縁層３の開口３ａが貫通孔５の開口部の下に隠れる、いわゆるノッチ形状が無いため、第二の絶縁層６や、第二の配線層７の形成が容易となり、歩留まりが向上するとともに、電気的あるいは機械的信頼性が良好となる。【００２４】  実施の形態２．
図１１は、本発明の実施の形態２の半導体装置を示す断面図である。図１２〜図２２は、実施の形態２の半導体装置の製造工程を示す断面図である。なお、図中同一符号は同一または相当部分を示す。【００２５】  図１１において、半導体装置２１の半導体基板２には、第一の開口が、もう一方の第二の開口よりも小さく、かつ第一および第二の開口部の断面のつなぎ部分が曲率を有する貫通孔５が形成されており、半導体基板の第一の面は貫通孔５の第一の開口径よりも小さい開口４ａを持つ第一の絶縁層３で覆われており、さらにその上には第一の配線層４が形成されている。貫通孔５の第一の開口部分を除き、貫通孔５の側面と第二の面は第二の絶縁層６で覆われている。さらに、第一の開口部分と第二の絶縁層６は第三の絶縁層２２で覆われている。また、第一の配線層４と内接し、貫通孔５と第二の面に亘って第二の配線層７が形成されている。さらに、第二の配線層７には外部端子９が設けられ、この外部端子９を除いて保護層８が第三の絶縁層２２と第二の配線７上に被覆されている。【００２６】  図１２に示す第一の工程では、半導体基板２の第一の面に第一の絶縁層３をＣＶＤ法、スピンコート法やスプレーコート法により形成する。絶縁層３は例えばシリコン酸化膜、シリコン窒化膜、ＳｉＯＦ膜、ポーラスＳｉＯＣ膜等で形成される。【００２７】  図１３に示す第二の工程では、第一の絶縁層３上に、第一の配線層４をスパッタ法、ＣＶＤ法、蒸着法やめっき法により形成する。第一の配線層４は、例えば高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）が単一もしくは複数層積み重なった状態で構成される。続いて絶縁層（図示は省略されている）を形成した後、支持体（図示は省略されている）を貼り付ける。【００２８】  図１４に示す第三の工程では、断面形状が第一の絶縁層３の近傍で第一の面に向かって凸形状を有する貫通孔５を半導体基板２の第二の面側から半導体基板２に所定のパターンのマスクを用いて（図示は省略されている）、プラズマエッチング法により形成し、第一の絶縁層３を露出する。通常、半導体基板２が第一の絶縁層３に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば半導体基板２がシリコンで第一の絶縁層３がシリコン酸化膜の場合はＳＦ６、Ｏ２、Ａｒの混合ガス）を導入する。【００２９】  図１５に示す第四の工程では、貫通孔５で露出された第一の絶縁層３をプラズマエッチング法により除去し、開口３ａを形成し、第一の配線層４を露出する。通常、第一の絶縁層３が半導体基板２や第一の配線層４に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば第一の絶縁層３がシリコン酸化膜で半導体基板２がシリコン、第一の配線層４がＴｉＮ、Ａｌで構成される場合はＣ５Ｆ８、Ｏ２、Ａｒの混合ガス）を導入する。【００３０】  図１６に示す第五の工程では、貫通孔５の内壁部から半導体基板２の第二の面を覆って第二の絶縁層６をＣＶＤ法やスプレーコート法により形成する。第二の絶縁層６は、例えばシリコン酸化膜、シリコン窒化膜、ポリイミド膜、ＢＣＢ膜等で構成される。【００３１】  図１７に示す第六の工程では、第一の絶縁層３近傍の貫通孔５の凸状部と第一の絶縁層３を覆っている第二の絶縁層６をプラズマエッチングにより除去する。通常、第二の絶縁層６が半導体基板２に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば第二の絶縁層６がシリコン酸化膜で半導体基板２がシリコンの場合はＣ５Ｆ８、Ｏ２、Ａｒの混合ガス）を導入する。【００３２】  図１８に示す第七の工程では、第一の絶縁層３近傍の貫通孔５の半導体基板２が露出された凸状部分のみをプラズマエッチングにより除去する。通常、半導体基板２が第二の絶縁層６に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば半導体基板２がシリコンで第二の絶縁層６がシリコン酸化膜の場合はＳＦ６、Ｏ２、Ａｒの混合ガス）を導入する。【００３３】  図１９に示す第八の工程では、貫通孔５の内壁部から半導体基板２の第二の面を覆って第三の絶縁層２２をＣＶＤ法やスプレーコート法により形成する。第三の絶縁層２２は、例えばシリコン酸化膜、シリコン窒化膜、ポリイミド膜、ＢＣＢ膜等で構成される。【００３４】  図２０に示す第九の工程では、貫通孔５側の第一の配線層４を覆う第三の絶縁層２２をプラズマエッチングにより除去し第一の配線層４を露出する。通常、第三の絶縁層２２が第一の配線層４に比較して相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば第三の絶縁層２２がシリコン酸化膜で第一の配線層４がＴｉＮ、Ａｌで構成される場合はＣ５Ｆ８、Ｏ２、Ａｒの混合ガス）を導入する。【００３５】  図２１に示す第十の工程では、第一の絶縁層３の開口３ａを介し第一の配線層４と内接すると共に貫通孔５の第三の絶縁層２２上から半導体基板２の第二の面の第三の絶縁層２２上に亘って第二の配線層７を所定のパターンのマスク（図示は省略されている）を用いてスパッタ法、ＣＶＤ法、蒸着法、めっき法や印刷法により形成する。第二の配線層７は、例えば高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）や導電性樹脂が単一もしくは複数層状で構成される。【００３６】  その後、図２２に示すように、第二の配線層７には外部端子９が設けられ、この外部端子９を除いて保護層８が第三の絶縁層２２と第二の配線７上に被覆される。例えば、外部端子９は半田材で形成され、保護層８は、ポリイミドやエポキシ樹脂やソルダーレジスト材で形成される。【００３７】  実施の形態２に係る半導体装置２１によれば、半導体基板２に貫通孔５を設け、半導体基板２の一方の面の貫通孔５上を覆う第一の絶縁層３の開口３ａの径を貫通孔５の開口径より小さくなるよう設定すると共に、この第一の絶縁層３の上に第一の配線層４を設けた後、第一の絶縁層３近傍を除き、貫通孔５内壁にまず第二の絶縁層６を、さらにその第二の絶縁層６を含む貫通孔５内壁に第三の絶縁層２２とさらにその上に第二の配線層７を設け、第一の配線層４と第二の配線層７を電気的に接続することで、半導体基板２を第二の面から見た場合���第一の絶縁層３の開口３ａが貫通孔５の開口部の下に隠れる、いわゆるノッチ形状が無いため、第二の絶縁層６や第三の絶縁層２２や第二の配線層７の形成が容易となり、歩留まりが向上するとともに、電気的・機械的信頼性が良好となる。さらに貫通孔５内壁と半導体基板２の第二の面は、第二の絶縁層６および第三の絶縁層２２に覆われるため、実施の形態１より電気的信頼性が更に良好となる。【００３８】  以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。
【図面の簡単な説明】
【００３９】
【図１】実施の形態１における半導体装置を示す断面図である。
【図２】実施の形態１における半導体装置の製造方法を説明する工程面図である。
【図３】実施の形態１における半導体装置の製造方法を説明する工程面図である。
【図４】実施の形態１における半導体装置の製造方法を説明する工程面図である。
【図５】実施の形態１における半導体装置の製造方法を説明する工程面図である。
【図６】実施の形態１における半導体装置の製造方法を説明する工程面図である。
【図７】実施の形態１における半導体装置の製造方法を説明する工程面図である。
【図８】実施の形態１における半導体装置の製造方法を説明する工程面図である。
【図９】実施の形態１における半導体装置の製造方法を説明する工程面図である。
【図１０】実施の形態１における半導体装置の製造方法を説明する工程面図である。
【図１１】実施の形態２における半導体装置を示す断面図である。
【図１２】実施の形態２における半導体装置の製造方法を説明する工程面図である。
【図１３】実施の形態２における半導体装置の製造方法を説明する工程面図である。
【図１４】実施の形態２における半導体装置の製造方法を説明する工程面図である。
【図１５】実施の形態２における半導体装置の製造方法を説明する工程面図である。
【図１６】実施の形態２における半導体装置の製造方法を説明する工程面図である。
【図１７】実施の形態２における半導体装置の製造方法を説明する工程面図である。
【図１８】実施の形態２における半導体装置の製造方法を説明する工程面図である。
【図１９】実施の形態２における半導体装置の製造方法を説明する工程面図である。
【図２０】実施の形態２における半導体装置の製造方法を説明する工程面図である。
【図２１】実施の形態２における半導体装置の製造方法を説明する工程面図である。
【図２２】実施の形態２における半導体装置の製造方法を説明する工程面図である。
【図２３】従来の半導体装置を示す断面図である。
【符号の説明】
【００４０】  １、２１    半導体装置
２    半導体基板
３    第一の絶縁層
４    第一の配線層
５    貫通孔
６    第二の絶縁層
７    第二の配線層
８    保護層
９    外部端子
２２  第三の絶縁層
【図１】
2007221080.tif 000003
【図２】
2007221080.tif 000004
【図３】
2007221080.tif 000005
【図４】
2007221080.tif 000006
【図５】
2007221080.tif 000007
【図６】
2007221080.tif 000008
【図７】
2007221080.tif 000009
【図８】
2007221080.tif 000010
【図９】
2007221080.tif 000011
【図１０】
2007221080.tif 000012
【図１１】
2007221080.tif 000013
【図１２】
2007221080.tif 000014
【図１３】
2007221080.tif 000015
【図１４】
2007221080.tif 000016
【図１５】
2007221080.tif 000017
【図１６】
2007221080.tif 000018
【図１７】
2007221080.tif 000019
【図１８】
2007221080.tif 000020
【図１９】
2007221080.tif 000021
【図２０】
2007221080.tif 000022
【図２１】
2007221080.tif 000023
【図２２】
2007221080.tif 000024
【図２３】
2007221080.tif 000025