(57)【要約】【課題】均一な輝度の映像を表示することができる発光表示装置を提供する。【解決手段】互いに平行に形成される走査線および発光制御線を駆動する走査駆動部１１０と，前記走査線および発光制御線と交差する方向に形成されるデータ線を駆動するデータ駆動部１２０と，前記走査線，発光制御線およびデータ線に接続される画素１４０と，前記データ線と平行に形成され，一側は基準電源に接続され，他側は電流源に接続される補助ラインと，前記補助ラインと前記走査線との交差部に近接する位置に配置される連結部３１０と，前記連結部に接続され，前記連結部から供給される電圧を前記データ駆動部に伝達する電圧伝達部３２０と，を備えることを特徴とする。【選択図】図１２
2007041506.tif 000002
【特許請求の範囲】
【請求項１】
走査線と，走査線に平行して形成される発光制御線を駆動する走査駆動部と；
前記走査線および発光制御線と交差する方向に形成されるデータ線を駆動するデータ駆動部と；
前記走査線，発光制御線およびデータ線に接続される画素と；
前記データ線と平行に形成され，一側は基準電源に接続され，他側は電流源に接続される補助ラインと；
前記補助ラインと前記走査線との交差部に近接する位置に配置される連結部と；
前記連結部に接続され，前記連結部から供給される電圧を前記データ駆動部に伝達する電圧伝達部と；
を備えることを特徴とする，発光表示装置。
【請求項２】
前記走査駆動部は，
前記走査線に走査信号を順次供給し，前記発光制御線に発光制御信号を順次供給し，
前記データ駆動部は，
各水平期間の第１期間は，データ線を介して前記走査信号によって選択された画素から所定の電流の供給を受け，前記所定の電流が供給される期間に生成される補償電圧を利用し，データ信号の電圧値を設定して，前記水平期間の第１期間を除いた第２期間に，前記電圧値を設定したデータ信号を前記画素に供給することを特徴とする，請求項１に記載の発光表示装置。
【請求項３】
前記電流源は，前記基準電源から，前記補助ラインに前記所定の電流と同じ電流値の電流を供給することを特徴とする，請求項２に記載の発光表示装置。
【請求項４】
前記所定の電流の電流値は，前記画素が最大輝度で発光する時に発光素子に流れるべき電流の電流値と同一の値に設定されることを特徴とする，請求項２に記載の発光表示装置。
【請求項５】
前記連結部は，前記走査線に前記走査信号が供給される時にターンオンされ，前記補助ラインと前記電圧伝達部とを電気的に接続する，少なくとも一つのトランジスタを備えることを特徴とする，請求項２に記載の発光表示装置。
【請求項６】
前記電圧伝達部は，少なくとも一つのバッファを備えることを特徴とする，請求項２に記載の発光表示装置。
【請求項７】
前記電圧伝達部から前記データ駆動部に供給される電圧の電圧値は，前記基準電源の電圧値から前記補助ラインの電圧降下電圧を減算した値に設定されることを特徴とする，請求項２に記載の発光表示装置。
【請求項８】
前記データ駆動部は，前記電圧伝達部から供給される電圧と前記基準電源との電位差に基づいて前記補償電圧を昇圧することを特徴とする，請求項７に記載の発光表示装置。
【請求項９】
前記補助ラインは，前記データ線の左側または右側に形成されることを特徴とする，請求項１に記載の発光表示装置。
【請求項１０】
前記画素は，
第１電源と；
前記第１電源から電流の供給を受ける発光素子と；
前記データ線に接続され，現在走査線に走査信号が供給される時にターンオンされる第１トランジスタおよび第２トランジスタと；
前記第１トランジスタの第２電極と前記基準電源の間に接続され，以前走査線に走査信号が供給される時にターンオンされる第３トランジスタと；
前記発光素子に供給される電流量を制御する第４トランジスタと；
前記第４トランジスタのゲート電極と第２電極の間に接続されて前記以前走査線に走査信号が供給される時ターンオンされて第４トランジスタをダイオード形態で接続する第５トランジスタと；
を備えることを特徴とする，請求項１に記載の発光表示装置。
【請求項１１】
前記画素は，
前記第１トランジスタの第２電極と前記第１電源との間に接続される第１キャパシタと；
前記第１トランジスタの第２電極と前記第４トランジスタのゲート電極との間に接続される第２キャパシタと；
を備えることを特徴とする，請求項１０に記載の発光表示装置。
【請求項１２】
前記画素は，
前記第４トランジスタのゲート電極と前記第１電源との間に接続される第１キャパシタと；
前記第１トランジスタの第２電極と前記第４トランジスタのゲート電極との間に接続される第２キャパシタと；
を備えることを特徴とする請求項１０に記載の発光表示装置。
【請求項１３】
前記画素は，前記第４トランジスタの第２電極と前記発光素子の間に接続され，前記発光制御信号が供給されている期間ではターンオフされて，それ以外の期間ではターンオンされる第６トランジスタを備えることを特徴とする，請求項１０に記載の発光表示装置。
【請求項１４】
走査線，発光制御線およびデータ線に接続される画素を備える画素部と，
前記走査線に走査信号を順次供給し，前記発光制御線に発光制御信号を順次供給する走査駆動部と；
各水平期間の第１期間ではデータ線を介して前記走査信号によって選択された画素から所定の電流の供給を受け，前記所定の電流が供給される時に生成される補償電圧を利用してデータ信号の電圧値を設定し，前記水平期間の第１期間を除いた第２期間に，前記電圧値を設定したデータ信号を前記画素に供給するためのデータ駆動部と；
前記走査信号が供給される水平期間ごとに所定電圧ずつ上昇させた電圧を生成し，前記生成した電圧を前記データ駆動部に供給する電圧発生部と；
を備えることを特徴とする，発光表示装置。
【請求項１５】
前記電圧発生部は，外部から水平同期信号が供給される度に前記所定電圧ずつ上昇させた電圧をデータ駆動部に供給し，前記外部から垂直同期信号が供給されると，前記生成した電圧の電圧値が初期化されることを特徴とする，請求項１４に記載の発光表示装置。
【請求項１６】
前記電圧発生部により生成される電圧は，前記データ線で発生する前記補償電圧の電圧降下電圧と同一の電圧値に設定されることを特徴とする，請求項１４に記載の発光表示装置。
【請求項１７】
前記データ駆動部は，前記補償電圧の電圧値を，前記電圧発生部から生成される電圧の電圧値ほど昇圧することを特徴とする，請求項１６に記載の発光表示装置。
【請求項１８】
前記電圧発生部と前記データ駆動部との間に接続され，外部より供給される基準電源の電圧値から，前記電圧発生部より供給される電圧を減算して生成される第２基準電源を前記データ駆動部に供給する減算部をさらに備えることを特徴とする，請求項１６に記載の発光表示装置。
【請求項１９】
前記データ駆動部は，前記補償電源の電圧値を，前記基準電源と前記第２基準電源の電位差ほど昇圧することを特徴とする，請求項１８に記載の発光表示装置。
【請求項２０】
前記画素は，
第１電源と；
前記第１電源から電流の供給を受ける発光素子と；
前記データ線に接続され，現在走査線に走査信号が供給される時にターンオンされる第１トランジスタおよび第２トランジスタと；
前記第１トランジスタの第２電極と前記基準電源との間に接続され，以前走査線に走査信号が供給される時にターンオンされる第３トランジスタと；
前記発光素子に供給される電流量を制御する第４トランジスタと；
前記第４トランジスタのゲート電極と第２電極との間に接続され，前記以前走査線に走査信号が供給される時にターンオンされて第４トランジスタをダイオード形態で接続させる第５トランジスタと：
を備えることを特徴とする，請求項１９に記載の発光表示装置。
【請求項２１】
前記画素は，
前記第１トランジスタの第２電極と前記第１電源との間に接続される第１キャパシタと；
前記第１トランジスタの第２電極と前記第４トランジスタのゲート電極との間に接続される第２キャパシタと；
を備えることを特徴とする，請求項２０に記載の発光表示装置。
【請求項２２】
前記画素は，
前記第４トランジスタのゲート電極と前記第１電源との間に接続される第１キャパシタと；
前記第１トランジスタの第２電極と前記第４トランジスタのゲート電極との間に接続される第２キャパシタと；
を備えることを特徴とする，請求項２０に記載の発光表示装置。
【請求項２３】
前記画素は，前記第４トランジスタの第２電極と前記発光素子の間に接続され，前記発光制御信号が供給されている期間ではターンオフされ，それ以外の期間ではターンオンされる第６トランジスタをさらに備えることを特徴とする，請求項２０に記載の発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，本発明は発光表示装置に関する。
【背景技術】
【０００２】
近年，ＣＲＴ（Ｃａｔｈｏｄｅ  Ｒａｙ  Ｔｕｂｅ）方式の表示装置の短所である重さと体積を減少させた各種平板表示装置が開発されている。平板表示装置としては，液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ），電界放出表示装置（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ），プラズマ表示パネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）および発光表示装置（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ）などが挙げられる。平板表示装置のうちで，発光表示装置は，電子と正孔の再結合によって光を発生する発光素子を利用して映像を表示する。このような発光表示装置は，信号の入力から映像を表示するまでの応答速度が速く，同時に低い消費電力で駆動されるという長所がある。
【０００３】
図１は，従来の発光表示装置の構成を示したブロック図である。
【０００４】
図１を参照すると，従来の発光表示装置は，走査線Ｓ１〜Ｓｎおよびデータ線Ｄ１〜Ｄｍに接続された，複数の画素４０を含む画素部３０と，走査線Ｓ１〜Ｓｎを駆動する走査駆動部１０と，データ線Ｄ１〜Ｄｍを駆動するデータ駆動部２０と，走査駆動部１０およびデータ駆動部２０を制御するタイミング制御部５０とを備える。
【０００５】
タイミング制御部５０は，外部から供給（入力）される同期信号に基づいて，データ駆動制御信号ＤＣＳおよび走査駆動制御信号ＳＣＳを生成する。タイミング制御部５０により生成されたデータ駆動制御信号ＤＣＳはデータ駆動部２０に出力され，走査駆動制御信号ＳＣＳは走査駆動部１０に出力される。そして，タイミング制御部５０は外部から供給されるデータをデータ駆動部２０に出力する。
【０００６】
走査駆動部１０は，タイミング制御部５０から走査駆動制御信号ＳＣＳの入力を受ける。走査駆動部１０は，走査駆動制御信号ＳＣＳが入力されると走査信号を生成し，生成した走査信号を走査線Ｓ１〜Ｓｎに順次供給する。
【０００７】
データ駆動部２０は，タイミング制御部５０からデータ駆動制御信号ＤＣＳの入力を受ける。データ駆動部２０は，データ駆動制御信号ＤＣＳの入力を受けるとデータ信号を生成し，生成したデータ信号を走査信号と同期するようにデータ線Ｄ１〜Ｄｍに出力する。
【０００８】
画素部３０は，外部から第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳの供給を受け，これを各画素４０に供給する。各画素４０は，第１電源ＥＬＶＤＤおよび第２電源ＥＬＶＳＳを供給されると，データ信号に基づいて第１電源ＥＬＶＤＤから発光素子を介して第２電源ＥＬＶＳＳに流れる電流を制御し，発光素子を発光させる。
【０００９】
すなわち，従来の発光表示装置の各画素４０は，データ信号に基づいて所定輝度の光を生成する。しかし，従来の発光表示装置では，各画素４０に含まれるトランジスタの閾値電圧の不均一性および電子移動度（ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ）の偏差により，所望する輝度の映像を表示することができないという問題点があった。    
【００１０】
上述した各画素４０に含まれるトランジスタの閾値電圧の不均一性は，画素４０に含まれる画素回路の構造を制御することである程度補償することができるが，電子移動度の偏差を補償することはできない。したがって，電子移動度の偏差と無関係に所望する輝度の画像を表示できる発光表示装置の開発が要求されている。
【００１１】
一方，前記従来の発光表示装置に関する技術を記載した文献として，下記特許文献１等が挙げられる。
【００１２】
【特許文献１】特開第２００３−１８６４５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
そこで，本発明は，上記問題に鑑みてなされたものであり，本発明の目的とするところは，画素毎の輝度特性の不均一性を解消した映像を表示することが可能な，新規かつ改良された発光表示装置を提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するために，本発明のある観点によれば，走査線と，走査線に平行して形成される発光制御線を駆動する走査駆動部と；走査線および発光制御線と交差する方向に形成されるデータ線を駆動するデータ駆動部と；走査線，発光制御線およびデータ線に接続される画素と；データ線と平行に形成され，一側は基準電源に接続され，他側は電流源に接続される補助ラインと；補助ラインと走査線との交差部に近接する位置に配置される連結部と；連結部に接続され，連結部から供給される電圧をデータ駆動部に伝達する電圧伝達部と；を備えることを特徴とする，発光表示装置が提供される。
【００１５】
走査駆動部は，走査線に走査信号を順次供給し，発光制御線に発光制御信号を順次供給し，データ駆動部は，各水平期間の第１期間は，データ線を介して走査信号によって選択された画素から所定の電流の供給を受け，所定の電流が供給される期間に生成される補償電圧を利用し，データ信号の電圧値を設定して，水平期間の第１期間を除いた第２期間に，電圧値を設定したデータ信号を画素に供給するとしてもよい。
【００１６】
電流源は，基準電源から，補助ラインに所定の電流と同じ電流値の電流を供給するとしてもよい。
【００１７】
所定の電流の電流値は，画素が最大輝度で発光する時に発光素子に流れるべき電流の電流値と同一の値に設定されるとしてもよい。
【００１８】
連結部は，走査線に走査信号が供給される時にターンオンされ，補助ラインと電圧伝達部とを電気的に接続する，少なくとも一つのトランジスタを備えるとしてもよい。
【００１９】
電圧伝達部は，少なくとも一つのバッファを備えるとしてもよい。
【００２０】
電圧伝達部からデータ駆動部に供給される電圧の電圧値は，基準電源の電圧値から補助ラインの電圧降下電圧を減算した値に設定されるとしてもよい。
【００２１】
データ駆動部は，電圧伝達部から供給される電圧と基準電源との電位差に基づいて補償電圧を昇圧するとしてもよい。
【００２２】
補助ラインは，データ線の左側または右側に形成されるとしてもよい。
【００２３】
画素は，第１電源と；第１電源から電流の供給を受ける発光素子と；データ線に接続され，現在走査線に走査信号が供給される時にターンオンされる第１トランジスタおよび第２トランジスタと；第１トランジスタの第２電極と基準電源の間に接続され，以前走査線に走査信号が供給される時にターンオンされる第３トランジスタと；発光素子に供給される電流量を制御する第４トランジスタと；第４トランジスタのゲート電極と第２電極の間に接続されて以前走査線に走査信号が供給される時ターンオンされて第４トランジスタをダイオード形態で接続する第５トランジスタと；を備えるとしてもよい。
【００２４】
画素は，第１トランジスタの第２電極と第１電源との間に接続される第１キャパシタと；第１トランジスタの第２電極と第４トランジスタのゲート電極との間に接続される第２キャパシタと；を備えるとしてもよい。
【００２５】
画素は，第４トランジスタのゲート電極と第１電源との間に接続される第１キャパシタと；第１トランジスタの第２電極と第４トランジスタのゲート電極との間に接続される第２キャパシタと；を備えるとしてもよい。
【００２６】
画素は，第４トランジスタの第２電極と発光素子の間に接続され，発光制御信号が供給されている期間ではターンオフされて，それ以外の期間ではターンオンされる第６トランジスタを備えるとしてもよい。
【００２７】
また，本発明の別の観点によれば，走査線，発光制御線およびデータ線に接続される画素を備える画素部と，走査線に走査信号を順次供給し，発光制御線に発光制御信号を順次供給する走査駆動部と；各水平期間の第１期間ではデータ線を介して走査信号によって選択された画素から所定の電流の供給を受け，所定の電流が供給される時に生成される補償電圧を利用してデータ信号の電圧値を設定し，水平期間の第１期間を除いた第２期間に，電圧値を設定したデータ信号を画素に供給するためのデータ駆動部と；走査信号が供給される水平期間ごとに所定電圧ずつ上昇させた電圧を生成し，生成した電圧をデータ駆動部に供給する電圧発生部と；を備えることを特徴とする，発光表示装置が提供される。
【００２８】
電圧発生部は，外部から水平同期信号が供給される度に所定電圧ずつ上昇させた電圧をデータ駆動部に供給し，外部から垂直同期信号が供給されると，生成した電圧の電圧値が初期化されるとしてもよい。
【００２９】
電圧発生部により生成される電圧は，データ線で発生する補償電圧の電圧降下電圧と同一の電圧値に設定されるとしてもよい。
【００３０】
データ駆動部は，補償電圧の電圧値を，電圧発生部から生成される電圧の電圧値ほど昇圧するとしてもよい。
【００３１】
電圧発生部とデータ駆動部との間に接続され，外部より供給される基準電源の電圧値から，電圧発生部より供給される電圧を減算して生成される第２基準電源をデータ駆動部に供給する減算部をさらに備えるとしてもよい。
【００３２】
データ駆動部は，補償電源の電圧値を，基準電源と第２基準電源の電位差ほど昇圧するとしてもよい。
【００３３】
画素は，第１電源と；第１電源から電流の供給を受ける発光素子と；データ線に接続され，現在走査線に走査信号が供給される時にターンオンされる第１トランジスタおよび第２トランジスタと；第１トランジスタの第２電極と基準電源との間に接続され，以前走査線に走査信号が供給される時にターンオンされる第３トランジスタと；発光素子に供給される電流量を制御する第４トランジスタと；第４トランジスタのゲート電極と第２電極との間に接続され，以前走査線に走査信号が供給される時にターンオンされて第４トランジスタをダイオード形態で接続させる第５トランジスタと：を備えるとしてもよい。
【００３４】
画素は，第１トランジスタの第２電極と第１電源との間に接続される第１キャパシタと；第１トランジスタの第２電極と第４トランジスタのゲート電極との間に接続される第２キャパシタと；を備えるとしてもよい。
【００３５】
画素は，第４トランジスタのゲート電極と第１電源との間に接続される第１キャパシタと；第１トランジスタの第２電極と第４トランジスタのゲート電極との間に接続される第２キャパシタと；を備えるとしてもよい。
【００３６】
画素は，第４トランジスタの第２電極と発光素子の間に接続され，発光制御信号が供給されている期間ではターンオフされ，それ以外の期間ではターンオンされる第６トランジスタをさらに備えるとしてもよい。
【発明の効果】
【００３７】
上述したように，本発明の一実施形態による発光表示装置によれば，画素毎の輝度特性の不均一性を解消した映像を表示することができる。    
【００３８】
また，本発明の他の一実施形態による発光表示装置によれば，データ線の電圧降下を補償し，所望する輝度の映像を表示することができる。
【発明を実施するための最良の形態】
【００３９】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００４０】
図２は，本発明の一実施形態による発光表示装置の構成を示したブロック図である。図２を参照すると，本発明の一実施形態による発光表示装置は，走査線Ｓ１〜Ｓｎと発光制御線Ｅ１〜Ｅｎおよびデータ線Ｄ１〜Ｄｍに接続され，複数の画素１４０を含む画素部１３０と，走査線Ｓ１〜Ｓｎおよび発光制御線Ｅ１〜Ｅｎを駆動する走査駆動部１１０と，データ線Ｄ１〜Ｄｍを駆動するデータ駆動部１２０と，走査駆動部１１０およびデータ駆動部１２０を制御するタイミング制御部１５０とを備える。
【００４１】
画素部１３０は，走査線Ｓ１〜Ｓｎ，発光制御線Ｅ１〜Ｅｎおよびデータ線Ｄ１〜Ｄｍによって区画された領域に形成される画素１４０を備える。画素１４０は，外部から第１電源ＥＬＶＤＤ，第２電源ＥＬＶＳＳおよび基準電源Ｖｒｅｆの供給を受ける。基準電源Ｖｒｅｆの供給を受けた各画素１４０は，基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤとの差値を利用して第１電源ＥＬＶＤＤの電圧降下を補償する。    
【００４２】
そして，各画素１４０は，データ線Ｄ１〜Ｄｍを介して入力されたデータ信号に基づいて第１電源ＥＬＶＤＤから発光素子（図示せず。）を介して第２電源ＥＬＶＳＳに所定の電流を供給（出力）する。具体的には，各画素１４０は図３または図５のように構成することができる。図３または図５に図示された画素１４０の詳細な構造は後述する。
【００４３】
タイミング制御部１５０は，外部から入力される同期信号に基づいてデータ駆動制御信号ＤＣＳおよび走査駆動制御信号ＳＣＳを生成する。タイミング制御部１５０により生成されたデータ駆動制御信号ＤＣＳはデータ駆動部１２０に出力され，走査駆動制御信号ＳＣＳは走査駆動部１１０に出力される。そして，タイミング制御部１５０は，外部から入力されるデータをデータ駆動部１２０に出力する。
【００４４】
走査駆動部１１０は，走査駆動制御信号ＳＣＳが入力されると，走査線Ｓ１〜Ｓｎに走査信号を順次出力する。また，走査駆動部１１０は，走査駆動制御信号ＳＣＳが入力されると，発光制御線Ｅ１〜Ｅｎに発光制御信号を順次出力する。ここで，発光制御信号は２個の連続する走査信号に基づいて生成され，出力される。すなわち，発光制御信号の幅は，走査信号の幅と同じか，または走査信号の幅より広く設定される。
【００４５】
データ駆動部１２０は，タイミング制御部１５０からデータ駆動制御信号ＤＣＳが入力されると，データ駆動部１２０はデータ信号を生成し，生成したデータ信号をデータ線Ｄ１〜Ｄｍに供給する。ここで，データ駆動部１２０は，少なくとも一つのデータ駆動回路２００を備え，１水平期間（１Ｈ）のうち第１期間では，データ線Ｄ１〜Ｄｍに所定の電流を供給し，１水平期間のうち第１期間を除いた第２期間では，データ線Ｄ１〜Ｄｍに所定の電圧を供給する。以後，説明の便宜性のために，第２期間にデータ線Ｄ１〜Ｄｍに供給される電圧をデータ信号と言う。
【００４６】
図３は，図２に図示された画素の一例を現わす説明図である。図３では説明の便宜性のために，第ｍデータ線Ｄｍ，第ｎ−１走査線Ｓｎ−１（以下，Ｓｎ−１と表す。），と第ｎ走査線Ｓｎ（以下，Ｓｎと表す。）および第ｎ発光制御線Ｅｎに接続された画素を図示する。
【００４７】
図３を参照すると，本実施形態における画素１４０は発光素子ＯＬＥＤ，発光素子ＯＬＥＤに電流を供給するための画素回路１４２を備える。
【００４８】
発光素子ＯＬＥＤは，有機物質，燐鉱物質および／または無機物質などで形成され，画素回路１４２から供給される電流に基づいて所定の光を生成する。
【００４９】
画素回路１４２は，第ｎ−１走査線Ｓｎ−１（以前走査線）に走査信号が供給されるとき，第１電源ＥＬＶＤＤの電圧降下と第４トランジスタＭ４の閾値電圧を補償し，第ｎ走査線Ｓｎ（現在走査線）に走査信号が供給されるとき，データ信号に対応する電圧を充電する。ここで，現在走査線と以前走査線は，共に任意の画素回路１４２に走査信号を供給し，以前走査線を介して該画素回路１４２に走査信号が供給された後に，現在走査線を介して該画素回路１４２に次の走査信号が供給されることとなる。画素回路１４２は，第１トランジスタＭ１〜第６トランジスタＭ６と，第１キャパシタＣ１と，第２キャパシタＣ２とを備える。
【００５０】
第１トランジスタＭ１の第１電極はデータ線Ｄｍに接続され，第２電極は第１ノードＮ１に接続される。そして，第１トランジスタＭ１のゲート電極は第ｎ走査線Ｓｎに接続される。このような第１トランジスタＭ１は，第ｎ走査線Ｓｎに走査信号が供給されるとターンオンされ，データ線Ｄｍと第１ノードＮ１とを電気的に接続させる。
【００５１】
第２トランジスタＭ２の第１電極はデータ線Ｄｍに接続さ，第２電極は第４トランジスタＭ４の第２電極に接続される。そして，第２トランジスタＭ２のゲート電極は第ｎ走査線Ｓｎに接続される。このような第２トランジスタＭ２は，第ｎ走査線Ｓｎに走査信号が供給されるとターンオンされ，データ線Ｄｍと第４トランジスタＭ４の第２電極とを電気的に接続させる。
【００５２】
第３トランジスタＭ３の第１電極は基準電源Ｖｒｅｆに接続されて，第２電極は第１ノードＮ１に接続される。そして，第３トランジスタＭ３のゲート電極は第ｎ−１走査線Ｓｎ−１に接続される。このような第３トランジスタＭ３は，第ｎ−１走査線Ｓｎ−１に走査信号が供給されるとターンオンされ，基準電源Ｖｒｅｆと第１ノードＮ１とを電気的に接続させる。
【００５３】
第４トランジスタＭ４の第１電極は第１電源ＥＬＶＤＤに接続され，第２電極は第６トランジスタＭ６の第１電極に接続される。そして，第４トランジスタＭ４のゲート電極は第２ノードＮ２に接続される。このような第４トランジスタＭ４は，第２ノードＮ２に印加される電圧，すなわち，第１キャパシタＣ１および第２キャパシタＣ２に充電された電圧に対応する電流を，第６トランジスタＭ６の第１電極に供給する。
【００５４】
第５トランジスタＭ５の第２電極は第２ノードＮ２に接続され，第１電極は第４トランジスタＭ４の第２電極に接続される。そして，第５トランジスタＭ５のゲート電極は第ｎ−１走査線Ｓｎ−１に接続される。このような第５トランジスタＭ５は，第ｎ−１走査線Ｓｎ−１に走査信号が供給されるとターンオンされ，第４トランジスタＭ４をダイオード形態で接続させる。
【００５５】
第６トランジスタＭ６の第１電極は第４トランジスタＭ４の第２電極に接続され，第２電極は発光素子ＯＬＥＤのアノード電極に接続される。そして，第６トランジスタＭ６のゲート電極は第ｎ発光制御線Ｅｎに接続される。このような第６トランジスタＭ６は，第ｎ発光制御線Ｅｎに発光制御信号が供給されるとターンオフされて，発光制御信号が供給されていないとターンオンされる。ここで，第ｎ発光制御線Ｅｎに供給される発光制御信号は，第ｎ−１走査線Ｓｎ−１および第ｎ走査線Ｓｎに供給される走査信号と対応するように供給される。
【００５６】
したがって，第６トランジスタＭ６は，第ｎ−１走査線Ｓｎ−１および第ｎ走査線Ｓｎに走査信号が供給されて第１キャパシタＣ１および第２キャパシタＣ２に所定の電圧が充電される時ターンオフされ，それ以外の場合にターンオンされて第４トランジスタＭ４と発光素子ＯＬＥＤとを電気的に接続する。一方，図３では説明の便宜性のためにトランジスタＭ１〜Ｍ６をＰＭＯＳタイプに図示したが，本実施形態はこれに限定されない。
【００５７】
そして，図３に示した画素１４０において，基準電源Ｖｒｅｆは発光素子ＯＬＥＤに電流を供給しない。すなわち，基準電源Ｖｒｅｆは画素１４０に電流を供給しないため，電圧降下が生じず，画素１４０の位置と無関係に同じ電圧値を維持することができる。ここで，基準電源Ｖｒｅｆの電圧値は第１電源ＥＬＶＤＤと同一の値に設定しても，異なる値に設定してもよい。
【００５８】
図４は，図３に図示された画素の駆動方法を現わす波形図である。図４において，１水平期間（１Ｈ）は第１期間および第２期間に分けられる。第１期間では，データ線Ｄ１〜Ｄｍには所定の電流（ＰＣ：Ｐｒｅｄｅｔｅｒｍｉｎｅｄ  Ｃｕｒｒｅｎｔ）が流れ，第２期間では，データ信号ＤＳが供給される。すなわち，第１期間では，画素１４０からデータ駆動回路２００に所定の電流ＰＣが供給される（Ｃｕｒｒｅｎｔ  Ｓｉｎｋ）。そして，第２期間では，データ駆動回路２００から画素１４０にデータ信号ＤＳが供給される。以後，説明の便宜性のために基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤの初期電圧値が同一の値に設定されると仮定する。
【００５９】
図３および図４を用いて動作過程を詳しく説明すると，まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されると，第３トランジスタＭ３および第５トランジスタＭ５がターンオンされる。第５トランジスタＭ５がターンオンされると，第４トランジスタＭ４がダイオード形態に接続される。第４トランジスタＭ４がダイオード形態に接続されると，第２ノードＮ２には第１電源ＥＬＶＤＤから第４トランジスタＭ４の閾値電圧を差し引いた電圧値が印加される。
【００６０】
そして，第３トランジスタＭ３がターンオンされると，基準電源Ｖｒｅｆの電圧が第１ノードＮ１に印加される。このとき，第２キャパシタＣ２は，第１ノードＮ１と第２ノードＮ２の差に対応する電圧を充電する。また，基準電源Ｖｒｅｆと第１電源ＥＬＶＤＤの電圧値が同一の値であると仮定すると，第２キャパシタＣ２には第４トランジスタＭ４の閾値電圧に対応する電圧が充電される。そして，第１電源ＥＬＶＤＤで所定の電圧降下が発生した場合，第２キャパシタＣ２には第４トランジスタＭ４の閾値電圧および第１電源ＥＬＶＤＤの電圧降下電圧が充電される。    
【００６１】
すなわち，本実施形態では第ｎ−１走査線Ｓｎ−１に走査信号が供給される期間，第１電源ＥＬＶＤＤの電圧降下電圧および第４トランジスタＭ４の閾値電圧が第２キャパシタＣ２に充電され，第１電源ＥＬＶＤＤの電圧降下を補償することができる。
【００６２】
第２キャパシタＣ２に所定の電圧が充電された後，第ｎ走査線Ｓｎに走査信号が供給される。第ｎ走査線Ｓｎに走査信号が供給されると，第１トランジスタＭ１および第２トランジスタＭ２がターンオンされる。第２トランジスタＭ２がターンオンされると，１水平期間の第１期間に所定の電流ＰＣが画素１４０からデータ線Ｄｍを経由してデータ駆動回路２００に供給される。    
【００６３】
すなわち，所定の電流ＰＣは第１電源ＥＬＶＤＤ，第４トランジスタＭ４，第２トランジスタＭ２およびデータ線Ｄｍを経由してデータ駆動回路２００に供給される。この時，第１キャパシタＣ１および第２キャパシタＣ２には所定の電流ＰＣの電流値に基づいて所定の電圧が充電される。
【００６４】
一方，データ駆動回路２００は所定の電流ＰＣがシンクされる際発生する所定の電圧値（以後，補償電圧，という。）を利用してガンマ電圧部（図示せず）の電圧を設定し，設定されたガンマ電圧部の電圧を利用してデータ信号ＤＳを生成する。そして，１水平期間の第２期間にデータ信号ＤＳが第１トランジスタＭ１を経由して第１ノードＮ１に供給される。    
【００６５】
すると，第１キャパシタＣ１にはデータ信号ＤＳと第１電源ＥＬＶＤＤ１との差値に対応する電圧が充電される。この時，第２ノードＮ２はフローティング状態となっているため，第２キャパシタＣ２は以前に充電された電圧を維持する。すなわち，本実施形態では以前走査線に走査信号が供給される期間に，第２キャパシタＣ２に第４トランジスタＭ４の閾値電圧および第１電源ＥＬＶＤＤの電圧降下に対応する電圧を充電することで，第１電源ＥＬＶＤＤの電圧降下および第４トランジスタＭ４の閾値電圧を補償することができる。    
【００６６】
そして，本実施形態によると現在走査線に走査信号が供給される期間では，画素１４０に含まれたトランジスタの移動度などが補償されるように，ガンマ電圧部の電圧を再設定し，再設定されたガンマ電圧を利用して生成されたデータ信号をデータ線に供給する。したがって，本実施形態ではトランジスタの閾値電圧，移動度などの不均一性を補償して所望する輝度の画像を表示することができる。なお，ガンマ電圧部の電圧が再設定される過程等は後述する。
【００６７】
図５は，図２に図示された画素１４０の他の例を現わす図面である。第１キャパシタＣ１が，第２ノードＮ２と第１電源ＥＬＶＤＤとの間に設置されることを除き，図５は図３と同じ構成で設定される。
【００６８】
図４および図５を参照して動作過程を詳しく説明する。まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されると，第３トランジスタＭ３および第５トランジスタＭ５がターンオンされる。第５トランジスタＭ５がターンオンされると，第４トランジスタＭ４がダイオード形態に接続される。第４トランジスタＭ４がダイオード形態に接続されると，第２ノードＮ２には第１電源ＥＬＶＤＤから第４トランジスタＭ４の閾値電圧を差し引いた電圧値が印加される。したがって，第１キャパシタＣ１には，第４トランジスタＭ４の閾値電圧に対応される電圧が充電される。
【００６９】
そして，第３トランジスタＭ３がターンオンされれば基準電源Ｖｒｅｆの電圧が第１ノードＮ１に印加される。すると，第２キャパシタＣ２は，第１ノードＮ１と第２ノードＮ２の電位差に対応される電圧が充電される。ここで，第ｎ−１走査線Ｓｎ−１に走査信号が供給される期間は，第１トランジスタＭ１および第２トランジスタＭ２がターンオフされるため，データ信号ＤＳは画素１４０に供給されない。
【００７０】
以後，第ｎ走査線Ｓｎに走査信号が供給され，第１トランジスタＭ１および第２トランジスタＭ２がターンオンされる。第２トランジスタＭ２がターンオンされると，１水平期間の第１期間には，所定の電流ＰＣが画素１４０からデータ線Ｄｍを経由してデータ駆動回路２００に供給される。    
【００７１】
すなわち，所定の電流ＰＣは，第１電源ＥＬＶＤＤ，第４トランジスタＭ４，第２トランジスタＭ２およびデータ線Ｄｍを経由してデータ駆動回路２００に供給される。この時，第１キャパシタＣ１および第２キャパシタＣ２は，所定の電流ＰＣに基づいて所定の電圧が充電される。
【００７２】
一方，データ駆動回路２００は，所定の電流ＰＣに基づいて印加される補償電圧を利用してガンマ電圧部の電圧を再設定し，再設定されたガンマ電圧部の電圧を利用してデータ信号ＤＳを生成する。    
【００７３】
以後，１水平期間の第２期間の間データ信号ＤＳが第１ノードＮ１に供給される。すると，第１キャパシタＣ１および第２キャパシタＣ２は，データ信号ＤＳに基づいて所定の電圧が充電される。
【００７４】
すなわち，第１ノードＮ１にデータ信号ＤＳが供給されれば，第１ノードＮ１の電圧は，基準電源Ｖｒｅｆからデータ信号ＤＳの電圧に下降する。この時，第２ノードＮ２はフローティングされているため，第２ノードＮ２の電圧値も第１ノードＮ１の電圧下降量に対応して下降する。この場合，第２ノードＮ２で下降する電圧値は，第１キャパシタＣ１および第２キャパシタＣ２の容量によって決定される。
【００７５】
第２ノードＮ２の電圧が下降すると，第１キャパシタＣ１には，第２ノードＮ２の電圧値に基づいて所定の電圧が充電される。ここで，基準電源Ｖｒｅｆの電圧値は一定であるから第１キャパシタＣ１に充電される電圧は，データ信号ＤＳによって決定される。つまり，図５に図示された画素１４０のキャパシタＣ１，Ｃ２には，基準電源Ｖｒｅｆとデータ信号ＤＳによって決定される電圧が充電されるため，第１電源ＥＬＶＤＤの電圧降下に無関係に所望の電圧を充電されることとなる。
【００７６】
そして，本実施形態では，画素１４０に含まれたトランジスタの移動度などが補償されるようにガンマ電圧部の電圧を再設定して，再設定したガンマ電圧を利用して生成したデータ信号を画素１４０に供給することができる。したがって，本実施形態では，トランジスタの閾値電圧，移動度などのバラ付きを補償して均一な画像を表示することが可能である。
【００７７】
図６は，図２に図示されたデータ駆動回路の第１実施形態を現わすブロック図である。図６では説明の便宜性のために，データ駆動回路２００がｊ（ｊは２以上の自然数）個のチャンネルを持つと仮定する。
【００７８】
図６を参照すると，本発明の第１実施形態によるデータ駆動回路２００は，シフトレジスター部２１０，サンプリングラッチ部２２０，ホルディングラッチ部２３０，ガンマ電圧部２４０，デジタル−アナログ変換部２５０（以下，ＤＡＣ部，とする。），第１バッファ部２７０，第２バッファ部２６０，電流供給部２８０および選択部２９０を備える。
【００７９】
シフトレジスター部２１０は，タイミング制御部１５０からソースシフトクロックＳＳＣおよびソーススタートパルスＳＳＰの供給を受ける。タイミング制御部１５０からソースシフトクロックＳＳＣおよびソーススタートパルスＳＳＰの供給を受けたシフトレジスター部２１０は，ソースシフトクロックＳＳＣの１周期ごとにソーススタートパルスＳＳＰをシフトさせながら順次ｊ個のサンプリング信号を生成する。このために，シフトレジスター部２１０はｊ個のシフトレジスター２１０１〜２１０ｊを備える。
【００８０】
サンプリングラッチ部２２０は，シフトレジスター部２１０から順次供給されるサンプリング信号に応答してデータを順次格納する。ここで，サンプリングラッチ部２２０は，ｊ個のデータを格納するためにｊ個のサンプリングラッチ２２０１〜２２０ｊを備える。そして，それぞれのサンプリングラッチ２２０１〜２２０ｊは，データのビット数に対応するデータ容量を持つ。例えば，データがｋビットで構成される場合，サンプリングラッチ２２０１〜２２０ｉそれぞれはｋビットのデータ容量に設定される。
【００８１】
ホルディングラッチ部２３０は，ソース出力イネーブルＳＯＥ信号が入力される時，サンプリングラッチ部２２０からデータの入力を受けて格納する。そして，ホルディングラッチ部２３０は，ソース出力イネーブルＳＯＥが入力される時，自分に格納されたデータをＤＡＣ部２５０に供給する。ここで，ホルディングラッチ部２３０は，ｊ個のデータを格納するためにｊ個のホルディングラッチ２３０１〜２３０ｊを備える。そして，それぞれのホルディングラッチ２３０１〜２３０ｊは，データのビット数に対応するデータ容量を有する。例えば，ホルディングラッチ２３０１〜２３０ｊのそれぞれは，データを格納することができるようにｋビットに設定される。
【００８２】
ガンマ電圧部２４０は，ｋビットのデータに基づいて所定の階調電圧を生成するため，ｊ個の電圧生成部２４０１〜２４０ｊを備える。それぞれの電圧生成部２４０１〜２４０ｊは，図８に図示されたように複数の分圧抵抗Ｒ１〜Ｒｌで構成されて２ｋ個の階調電圧を生成する。ここで，電圧生成部２４０１〜２４０ｊそれぞれは，第２バッファ部２６０から供給される補償電圧を利用して階調電圧の電圧値を再設定し，再設定された階調電圧をＤＡＣ２５０１〜２５０ｊに供給する。
【００８３】
ＤＡＣ部２５０は，データのビット値に基づいてデータ信号ＤＳを生成するｊ個のＤＡＣ２５０１〜２５０ｊを備える。ＤＡＣ２５０１〜２５０ｊそれぞれは，ホルディングラッチ部２３０から供給されるデータのビット値に基づいて複数の階調電圧の中でいずれか一つを選択し，データ信号ＤＳを生成する。
【００８４】
第１バッファ部２７０は，ＤＡＣ部２５０から供給されるデータ信号ＤＳを選択部２９０に供給する。このために，第１バッファ部２７０はｊ個の第１バッファ２７０１〜２７０ｊを備える。
【００８５】
選択部２９０はデータ線Ｄ１〜Ｄｊと第１バッファ２７０１〜２７０ｊの電気的連結を制御する。すなわち，選択部２９０は，１水平期間の第２期間にのみデータ線Ｄ１〜Ｄｊと第１バッファ２７０１〜２７０ｊを電気的に接続させ，それ以外にはデータ線Ｄ１〜Ｄｊと第１バッファ２７０１〜２７０ｊを接続させない。このために，選択部２９０はｊ個のスイッチング部２９０１〜２９０ｊを備える。
【００８６】
電流供給部２８０は，１水平期間の第１期間に，データ線Ｄ１〜Ｄｊに接続された画素１４０から所定の電流ＰＣをシンクする。すなわち，電流供給部２８０は，各画素１４０が流すことができるマキシマム電流であり，画素１４０が最大輝度に発光される時発光素子ＯＬＥＤに供給されるべき電流をシンクする。そして，電流供給部２８０は，電流がシンクされる時生成される所定の補償電圧を第２バッファ部２６０に供給する。このために，電流供給部２８０はｊ個の電流シンク部２８０１〜２８０ｊを備える。
【００８７】
第２バッファ部２６０は，ボルテージホロアとしての機能を有し，電流供給部２８０から供給される補償電圧をガンマ電圧部２４０に供給する。このために，第２バッファ部２６０はｊ個の第２バッファ２６０１〜２６０ｊを備える。
【００８８】
一方，本実施形態のデータ駆動回路２００は，図７のように，ホルディングラッチ部２３０の次の段にレベルシフター部３００をさらに含むことができる（第２実施形態）。レベルシフター部３００は，ホルディングラッチ部２３０から供給されるデータの電圧レベルを上昇させてＤＡＣ部２５０に供給する。外部システムからデータ駆動回路２００に高い電圧レベルを持つデータが供給されれば，電圧レベルに対応して高い耐圧を持つ回路部品が設置されなければならないため，製造コストが増加される。したがって，データ駆動回路２００の外部からは低い電圧レベルを持つデータを供給し，この低い電圧レベルを持つデータをレベルシフター部３００で高い電圧レベルに昇圧させるとしてもよい。
【００８９】
図８は，特定チャンネルに設置される電圧生成部，ＤＡＣ，第１バッファ，第２バッファ，スイッチング部，電流シンク部および画素の連結関係を現わす図面である。図８では説明の便宜性のためにｊ番目チャンネルを図示し，データ線Ｄｊが図３に図示された画素１４０に接続されると仮定する。
【００９０】
図８を参照すると，電圧生成部２４０ｊは複数の分圧抵抗Ｒ１〜Ｒｌを備える。分圧抵抗Ｒ１〜Ｒｌは，基準電源Ｖｒｅｆと第２バッファ２６０ｊの間に配置されて電圧を分圧する。すなわち，分圧抵抗Ｒ１〜Ｒｌは，基準電源Ｖｒｅｆと第２バッファ２６０ｊから供給される補償電圧の間の電圧を分圧して，複数の階調電圧Ｖ０〜Ｖ２ｋ−１を生成し，生成した階調電圧Ｖ０〜Ｖ２ｋ−１をＤＡＣ２５０ｊに供給する。
【００９１】
ＤＡＣ２５０ｊは，データのビット値に応答して階調電圧Ｖ０〜Ｖ２ｋ−１のうち，いずれか一つの階調電圧を選択し，選択された階調電圧を第１バッファ２７０ｊに供給する。ここで，ＤＡＣ２５０ｊで選択された階調電圧はデータ信号ＤＳとして利用される。
【００９２】
第１バッファ２７０ｊは，ボルテージホロアとしての機能を有し，ＤＡＣ２５０ｊから供給されるデータ信号ＤＳをスイッチング部２９０ｊに伝達する。
【００９３】
スイッチング部２９０ｊは，第１１トランジスタＭ１１を備える。このような第１１トランジスタＭ１１は，図９に図示された第１制御信号ＣＳ１によって制御される。すなわち，第１１トランジスタＭ１１は，１水平期間１Ｈの第２期間の間ターンオンされ，第１期間の間ターンオフされる。したがって，データ信号ＤＳは，１水平期間１Ｈ中第２期間にデータ線Ｄｊに供給され，それ以外の期間には供給されない。
【００９４】
電流シンク部２８０ｊは，第２制御信号ＣＳ２によって制御される第１２トランジスタＭ１２および第１３トランジスタＭ１３と，第１３トランジスタＭ１３の第１電極に接続される電流源Ｉｍａｘと，第３ノードＮ３と基底電圧源ＧＮＤの間に接続される第３キャパシタＣ３とを備える。
【００９５】
第１２トランジスタＭ１２のゲート電極は，第１３トランジスタＭ１３のゲート電極に接続されて，第２電極は，第１３トランジスタＭ１３の第２電極とデータ線Ｄｊとに接続される。そして，第１２トランジスタＭ１２の第１電極は，第２バッファ２６０ｊに接続される。このような第１２トランジスタＭ１２は，第２制御信号ＣＳ２によって１水平期間１Ｈの第１期間の間ターンオンされ，第２期間の間ターンオフされる。
【００９６】
第１３トランジスタＭ１３のゲート電極は，第１２トランジスタＭ１２のゲート電極に接続され，第２電極は，データ線Ｄｊに接続される。そして，第１３トランジスタＭ１３の第１電極は，電流源Ｉｍａｘに接続される。このような第１３トランジスタＭ１３は，第２制御信号ＣＳ２に基づいて，１水平期間１Ｈの第１期間の間ターンオンされて第２期間の間ターンオフされる。
【００９７】
電流源Ｉｍａｘは，画素１４０が最大輝度に発光する際に発光素子ＯＬＥＤに供給されるべき電流を，第１２トランジスタＭ１２および第１３トランジスタＭ１３がターンオンされる第１期間に画素１４０やデータ線Ｄｊなどに供給する。
【００９８】
第３キャパシタＣ３は，補償電圧を格納する。補償電圧は，電流源Ｉｍａｘによって画素１４０から電流をシンクする時，第３ノードＮ３に印加される電圧を意味する。すなわち，第３キャパシタＣ３は，第１期間に第３ノードＮ３に印加される補償電圧を充電し，第１２トランジスタＭ１２，および第１３トランジスタＭ１３がターンオフされても第３ノードＮ３の補償電圧を一定に維持する。
【００９９】
第２バッファ２６０ｊは，第３ノードＮ３に印加される補償電圧，すなわち，第３キャパシタＣ３に充電された電圧を電圧生成部２４０ｊに供給する。すると，電圧生成部２４０ｊは基準電源Ｖｒｅｆと第２バッファ２６０ｊから供給される補償電圧の間の電圧を分圧する。ここで，第３ノードＮ３に印加される補償電圧は，画素１４０に含まれたトランジスタの移動度などによって画素１４０ごとに設定される。該補償電圧は，各画素１４０ごとに異なることも，同一であることもある。すなわち，ｊ個の電圧生成部２４０１〜２４０ｊのそれぞれに供給される補償電圧は，現在接続されている画素１４０によって決定される。
【０１００】
一方，ｊ個の電圧生成部２４０１〜２４０ｊに互いに異なる補償電圧が供給されれば，ｊ個のチャンネルごとに設置されるＤＡＣ２５０１〜２５０ｊに供給される階調電圧Ｖ０〜Ｖ２ｋ−１の電圧値も相異なるように設定される。ここで，階調電圧Ｖ０〜Ｖ２ｋ−１は，それぞれのデータ線Ｄ１〜Ｄｊが現在接続されている画素１４０によって制御されるため，各画素１４０に含まれたトランジスタの電子移動度などが不均一であっても，画素部１３０では，各画素１４０に含まれたトランジスタの電子移動度が均一であるのと同様な画像を表示することができる。
【０１０１】
図９は，図８に図示されたスイッチング部，電流シンク部および画素に供給される駆動波形を現わす図面である。
【０１０２】
図８および図９を参照して画素１４０に供給されるデータ信号ＤＳの電圧値を詳しく説明する。まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給される。第ｎ−１走査線Ｓｎ−１に走査信号が供給されると，第３トランジスタＭ３および第５トランジスタＭ５がターンオンされる。すると，第２ノードＮ２には第１電源ＥＬＶＤＤで第４トランジスタＭ４の閾値電圧を差し引いた電圧値が印加され，第１ノードＮ１には基準電源Ｖｒｅｆの電圧が印加される。この時，第２キャパシタＣ２には第１電源ＥＬＶＤＤの電圧降下電圧および第４トランジスタＭ４の閾値電圧に対応する電圧が充電される。
【０１０３】
すなわち，第１ノードＮ１および第２ノードＮ２それぞれに印加される電圧は，数式１のように表現することができる。
【数１】
2007041506.tif 000003
【０１０４】
数式１の，ＶＮ１は第１ノードＮ１に印加される電圧，ＶＮ２は第２ノードＮ２に印加される電圧，ＶｔｈＭ４は第４トランジスタＭ４の閾値電圧を表す。
【０１０５】
一方，第ｎ−１走査線Ｓｎ−１に供給される走査信号がオフされてから，第ｎ走査線Ｓｎに走査信号が供給されるまでの期間は，第１ノードＮ１および第２ノードＮ２は，フローティング状態に設定される。したがって，第２キャパシタＣ２に充電される電圧値は変化しない。
【０１０６】
以後，第ｎ走査線Ｓｎに走査信号が供給され，第１トランジスタＭ１および第２トランジスタＭ２がターンオンされる。そして，第ｎ走査線Ｓｎに走査信号が供給される期間の第１期間は，第１２トランジスタＭ１２，および第１３トランジスタＭ１３がターンオンされる。第１２トランジスタＭ１２，および第１３トランジスタＭ１３がターンオンされると，第１電源ＥＬＶＤＤ，第４トランジスタＭ４，第２トランジスタＭ２，データ線Ｄｊおよび第１３トランジスタＭ１３を経由して電流源Ｉｍａｘに対応する電流が，電流供給部２８０にシンクされる。
【０１０７】
この時，第４トランジスタＭ４には電流源Ｉｍａｘの電流が流れるため，電流源Ｉｍａｘを数式２のように表現することができる。
【数２】
2007041506.tif 000004
【０１０８】
数式２の，ｕｐは移動度を現わし，Ｃｏｘは酸化層の容量，Ｗはチャンネルの幅，Ｌはチャンネルの長さを現わす。
【０１０９】
数式２のような電流が第４トランジスタＭ４に流れる際，第２ノードＮ２に印加される電圧は数式３のように表現することができる。
【数３】
2007041506.tif 000005
【０１１０】
そして，第２キャパシタＣ２のカップリングによって第１ノードＮ１に印加される電圧は，数式４のように表現することができる。
【数４】
2007041506.tif 000006
【０１１１】
ここで，第１ノードＮ１に印加される電圧ＶＮ１は，理想的に第３ノードＮ３に印加される電圧ＶＮ３および第４ノードＮ４に印加される電圧ＶＮ４と同じ値に設定される。すなわち，電流源Ｉｍａｘによって電流がシンクされる時，第４ノードＮ４には数式４のような電圧が印加される。
【０１１２】
一方，数式４に図示されたように第３ノードＮ３および第４ノードＮ４に印加される電圧は，現在電流がシンクされる画素１４０に含まれたトランジスタの移動度などの影響を受けるようになる。したがって，電流源Ｉｍａｘによって電流がシンクされる時，第３ノードＮ３および第４ノードＮ４に印加される電圧値は，各画素１４０ごとに相異なる（移動度が相異なる場合）。
【０１１３】
一方，数式４によって具現された電圧が第４ノードＮ４に印加される時，電圧生成部２４０ｊの電圧Ｖｄｉｆｆは数式５のように表現することができる。
【数５】
2007041506.tif 000007
【０１１４】
そして，ＤＡＣ２５０ｊからデータに基づいてｆ（ｆは自然数）個の階調電圧の中でｈ（ｈはｆ以下の自然数）番目階調電圧を選択したならば第１バッファ２７０ｊに供給される電圧Ｖｂは数式６のように表現することができる。なお，ｈは電圧の大きい方から数えるとしても，小さい方から数えるとしてもよい。
【数６】
2007041506.tif 000008
【０１１５】
一方，第１期間に電流がシンクされて第３キャパシタＣ３に数式４のような電圧が充電された後，第２期間に第１２トランジスタＭ１２，および第１３トランジスタＭ１３がオフされて，第１１トランジスタＭ１１がターンオンされる。この時，第３キャパシタＣ３は充電された電圧値を維持する。したがって，第３ノードＮ３の電圧値は数式４のように示され，これを維持することができる。
【０１１６】
そして，第２期間は第１１トランジスタＭ１１がターンオンされるため，第１バッファ２７０ｊに供給された電圧は，第１１トランジスタＭ１１，データ線Ｄｊおよび第１トランジスタＭ１を経由して第１ノードＮ１に供給される。すなわち，第１ノードＮ１には数式６のような電圧が供給される。そして，第２キャパシタＣ２のカップリングによって第２ノードＮ２に印加される電圧は数式７のように表現することができる。
【数７】
2007041506.tif 000009
【０１１７】
この時，第４トランジスタＭ４を経由して流れる電流は数式８のように表すことができる。
【数８】
2007041506.tif 000010
【０１１８】
数式８を参照すると，本実施形態において，第４トランジスタＭ４に流れる電流は電圧生成部２４０ｊにより生成された階調電圧によって異なる。すなわち，本実施形態では第４トランジスタＭ４の閾値電圧，移動度などと無関係に階調電圧によって決まる電流が第４トランジスタＭ４に流れ，これによって均一な画像を表示することができる。
【０１１９】
一方，本実施形態において，スイッチング部２９０ｊの構成は多様に設定することができる。例えば，スイッチング部２９０ｊは，図１０のように第１１トランジスタＭ１１および第１４トランジスタＭ１４をトランスミッションゲート（Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｇａｔｅ）形態に接続することができる。ＰＭＯＳタイプに形成された第１４トランジスタＭ１４は第２制御信号ＣＳ２の供給を受け，ＮＭＯＳタイプに形成された第１１トランジスタＭ１１は第１制御信号ＣＳ１の供給を受ける。  
【０１２０】
ここで，第１制御信号ＣＳ１および第２制御信号ＣＳ２は，互いに反対の極性を持つため，第１１トランジスタＭ１１および第１４トランジスタＭ１４は同じ時間にターンオンおよびターンオフされる。
【０１２１】
一方，第１１トランジスタＭ１１および第１４トランジスタＭ１４がトランスミッションゲート形態に接続されれば，電圧−電流特性曲線がおおよそ直線形態に設定されるからスイッチングエラーを最小化することができる。
【０１２２】
図１１は，特定チャンネルに設置される電圧生成部，ＤＡＣ，第１バッファ，第２バッファ，スイッチング部，電流シンク部および画素の連結関係を現わす他の例である。図１１ではデータ線Ｄｊに接続された画素１４０のみが図８から変更されただけで，それ以外の構造は図８と同じく設定される。したがって，画素１４０に供給される電圧のみについて簡単に説明する。
【０１２３】
図９および図１１を参照すると，まず，第ｎ−１走査線Ｓｎ−１に走査信号が供給されると，第１ノードＮ１および第２ノードＮ２には数式１に記載した電圧が印加される。そして，第ｎ走査線Ｓｎに走査信号が供給されて，第１２トランジスタＭ１２および第１３トランジスタＭ１３がターンオンされる第１期間は，第４トランジスタＭ４に流れる電流は数式２のように表現され，第２ノードＮ２に印加される電圧は数式３のように表現される。
【０１２４】
そして，第２キャパシタＣ２のカップリングによって第１ノードＮ１に印加される電圧は数式９のように表現することができる。
【数９】
2007041506.tif 000011
【０１２５】
ここで，Ｃ１は第１キャパシタＣ１の容量を，Ｃ２は第１キャパシタＣ２の容量を意味する。そして，第１ノードＮ１に印加される電圧は第３ノードＮ３および第４ノードＮ４に供給されるため，電圧生成部２４０ｊの電圧Ｖｄｉｆｆは数式１０のように表現することができる。
【数１０】
2007041506.tif 000012
【０１２６】
そして，ＤＡＣ２５０ｊからｆ個の階調電圧の中でｈ番目の階調電圧を選択したならば，第１バッファ２７０ｊに供給される電圧Ｖｂは数式１１のように表現することができる。
【数１１】
2007041506.tif 000013
【０１２７】
第１バッファ２７０ｊに供給される電圧は，第１ノードＮ１に供給される。この時，第２ノードＮ２に印加される電圧は数式７のように表現することができる。したがって，第４トランジスタＭ４を経由して流れる電流は，数式８のように表すことができる。    
【０１２８】
すなわち，本実施形態において，第４トランジスタＭ４を経由して発光素子ＯＬＥＤに供給される電流は，第４トランジスタＭ４の閾値電圧，移動度などと無関係に階調電圧によって決まるから均一な画像を表示することができる。
【０１２９】
一方，図５に図示されたような画素１４０は，第１ノードＮ１の電圧が大きく変わっても第２ノードＮ２の電圧の変化は小さくなる（すなわち，Ｃ１＋Ｃ２／Ｃ２。）。したがって，図５に図示された画素１４０が適用されれば図３に図示した画素１４０が適用される場合より，電圧生成部２４０ｊの電圧範囲を広く設定することができる。このように，電圧生成部２４０ｊの電圧範囲が広く設定されれば，第１１トランジスタＭ１１および第１トランジスタＭ１などのスイッチングエラーに伴う弊害を抑制することができるという長所がある。
【０１３０】
一方，上述した図８および図１１の説明は，データ線Ｄｊの負荷を考慮しない理想的な場合である。現実には，所定の電流ＰＣがシンクされる時に第１ノードＮ１および第３ノードＮ３に印加される電圧値は，データ線Ｄｊの電圧降下によって相異なる。すなわち，所定の電流ＰＣがシンクされる時データ線Ｄｊの電圧降下によって第３ノードＮ３の電圧値は，第１ノードＮ１の電圧値より低く設定され，これによって所望の階調の映像を表示することができない虞がある。
【０１３１】
このような問題点に鑑みると，第３ノードＮ３に印加される補償電圧をデータ線Ｄｊの電圧降下電圧ほど昇圧するとしてもよい。このようなデータ駆動回路２００に昇圧部を設置してデータ線Ｄｊの電圧降下電圧を補償する構成は，本願出願人によって本願と同一日付をもって出願された。したがって，本発明ではデータ線Ｄｊの電圧降下電圧を昇圧部に供給することができる装置を提供する。
【０１３２】
図１２は，本発明の他の実施形態による発光表示装置を表す図面である。ここで，図１図２と実質的に同一である構成は，同一の図面符号を割り当てると同時に詳細な説明を略する。
【０１３３】
図１２を参照すると，本発明の他の実施形態による発光表示装置は，データ線Ｄ１〜Ｄｍと平行に形成される補助ラインＡＬと，補助ラインＡＬと走査線Ｓ１〜Ｓｎの交差部に近接する位置（補助ラインＡＬと走査線Ｓ１〜Ｓｎとの交差部周辺）ごとに形成される連結部３１０と，連結部３１０とデータ駆動部１２０の間に接続される電圧伝達部３２０とを備える。
【０１３４】
補助ラインＡＬは，データ線Ｄ１〜Ｄｍと同一または類似する幅および厚さで画素部１３０に形成される。このような補助ラインＡＬの一側は基準電源Ｖｒｅｆに接続され，他側は電流源Ｉｍａｘに接続される。電流源Ｉｍａｘは，画素１４０が最大輝度に発光する時に発光素子ＯＬＥＤに流れるべき電流を，基準電源Ｖｒｅｆから補助ラインＡＬに供給する。
【０１３５】
一方，補助ラインＡＬは，データ線Ｄ１〜Ｄｍと平行に画素部１３０の特定位置に形成される。例えば，補助ラインＡＬは，図１２のように画素部１３０の左側端に形成することも，図１３のように画素部１３０の右側端に形成することができる。
【０１３６】
連結部３１０は，該連結部３１０に接続された走査線（Ｓ１〜Ｓｎの中でいずれか一つ）に走査信号が供給される時，補助ラインＡＬと電圧伝達部３２０を電気的に接続させる。このために，連結部３１０は，走査信号が供給される時にターンオンされる少なくとも一つのトランジスタＭ３１を備える。    
【０１３７】
すなわち，連結部３１０は，トランジスタＭ３１を備え，トランジスタＭ３１の第１電極は補助ラインＡＬに接続されて，第２電極は電圧伝達部３２０に接続される。
【０１３８】
電圧伝達部３２０は，ボルテージホロアとしてのバッファ３２１を備え，第３１トランジスタＭ３１がターンオンされた時，補助ラインＡＬから供給される電圧値をデータ駆動回路２００に伝達することができる。なお，電圧伝達部３２０は，必ずしもバッファ３２１を備えなくてもよく，連結部３１０とデータ駆動部１２０を単に電気的に接続するラインからのみからなるとしてもよい。
【０１３９】
次に，本実施形態の動作過程を説明する。まず，第１走査線Ｓ１に走査信号が供給されると，第１走査線Ｓ１に接続された第３１トランジスタＭ３１がターンオンされる。第３１トランジスタＭ３１がターンオンされると，補助ラインＡＬによって電圧降下した第２基準電源Ｖｒｅｆ２の電圧がバッファ３２１に供給される。ここで，第２基準電源Ｖｒｅｆ２の電圧値は，基準電源Ｖｒｅｆの電圧値から補助ラインＡＬにより発生する電圧降下電圧を差し引いた値となる。    
【０１４０】
バッファ３２１は，第３１トランジスタＭ３１から供給された第２基準電源Ｖｒｅｆ２をデータ駆動回路２００に伝達する。
【０１４１】
一方，第１走査線Ｓ１に走査信号が供給される期間のうち第１期間は，各画素１４０からデータ駆動回路２００に所定の電流が供給され，これによってデータ駆動回路２００には各画素１４０に対応する補償電圧が印加される。補償電圧および第２基準電源Ｖｒｅｆ２の供給を受けたデータ駆動回路２００は，第２基準電源Ｖｒｅｆ２の電圧値を利用して補償電圧の電圧値を昇圧する。    
【０１４２】
すなわち，データ駆動回路２００は，基準電源Ｖｒｅｆと第２基準電源Ｖｒｅｆ２との電位差分ほど補償電圧の電圧値を昇圧する。このように補償電圧の電圧値が基準電源Ｖｒｅｆと第２基準電源Ｖｒｅｆ２との差値ほど昇圧されれば，データ線Ｄ１〜Ｄｍの負荷によって電圧降下した補償電圧の電圧値が減殺される。    
【０１４３】
つまり，基準電源Ｖｒｅｆと第２基準電源Ｖｒｅｆ２の差値はデータ線Ｄ１〜Ｄｍの電圧降下電圧とおおよそ類似するため，補償電圧を昇圧することでデータ線Ｄ１〜Ｄｍの電圧降下電圧を補償することができ，これによって画素１４０で所望の階調の映像を表示することができる。
【０１４４】
以後，第２走査線Ｓ２〜第ｎ走査線Ｓｎに順次走査信号が供給される度に，第２基準電源Ｖｒｅｆ２がデータ駆動回路１２０に供給されるため，データ線Ｄ１〜Ｄｍの電圧降下電圧に基づいて補償電圧の電圧が安定的に補償される。    
【０１４５】
つまり，それぞれの走査線Ｓ１〜Ｓｎに接続された連結部３１０は，補助ラインＡＬと互いに異なる長さで接続されるため，補助ラインＡＬの電圧降下電圧に基づいて生成される第２基準電源Ｖｒｅｆ２の電圧値は，走査線Ｓ１〜Ｓｎに走査信号が供給される度に互いに異なる電圧値となる。    
【０１４６】
したがって，それぞれの走査線Ｓ１〜Ｓｎに走査信号が供給される度に，選択される画素１４０から生成される補償電圧の電圧値は安定的に補償される。なお，上記では補償電圧を昇圧する場合のみを述べたが，減圧し，昇圧部を変圧部として機能させる場合があってもよい。すなわち，画素１４０の位置によるデータ線Ｄ１〜Ｄｍの電圧降下電圧の不均一性を減殺するには，データ駆動回路２００に近い画素１４０の補償電圧を減圧し，遠い画素１４０の補償電圧を昇圧してもよい。
【０１４７】
図１４は，本発明の他の実施形態による発光表示装置を表す図面である。ここで，図１図２と実質的に同一である構成は，同一の図面符号を割り当てると同時に詳細な説明を略する。
【０１４８】
図１４を参照すると，本発明の他の実施形態による発光表示装置は電圧発生部３３０および減算部３３２を備える。
【０１４９】
電圧発生部３３０は，垂直同期信号Ｖｓｙｎｃおよび水平同期信号Ｈｓｙｎｃの供給を受ける。水平同期信号Ｈｓｙｎｃの供給を受ける電圧発生部３３０は，水平同期信号Ｈｓｙｎｃが入力される度に階段状に上昇する電圧を生成し，これを減算部３３２に供給する。  そして，垂直同期信号Ｖｓｙｎｃが供給される時，電圧発生部３３０は初期化される。
【０１５０】
このような電圧発生部３３０の動作過程を図１５を参照して詳しく説明する。まず，電圧発生部３３０は，垂直同期信号Ｖｓｙｎｃが入力される度に所定の電圧に初期化される。そして，電圧発生部３３０は水平同期信号Ｈｓｙｎｃが入力される度に所定電圧ずつ上昇した電圧を生成し，生成された電圧を減算部３３２に供給する。    
【０１５１】
ここで，電圧発生部３３０から生成される電圧は，データ線Ｄ１〜Ｄｍの負荷によって電圧降下する電圧と同じく設定される。
【０１５２】
実際に，電圧発生部３３０に水平同期信号Ｈｓｙｎｃが入力される度に上昇される電圧の電圧値は，データ線Ｄ１〜Ｄｍの負荷によって電圧降下する電圧，すなわち，補償電圧の電圧降下電圧と同一または類似するよう実験的に求めることができる。    
【０１５３】
つまり，上記の上昇される電圧の電圧値には，第１走査線Ｓ１〜第ｎ走査線Ｓｎそれぞれに走査信号が順次供給される時に発生する補償電圧の電圧降下電圧と同一また類似する電圧値が設定される。
【０１５４】
減算部３３２は，基準電源Ｖｒｅｆと電圧発生部３３０から供給される電圧とを供給される。上記減算部３３２は，基準電源Ｖｒｅｆで電圧発生部３３０から供給される電圧を差し引いて第２基準電源Ｖｒｅｆ２を生成し，生成した第２基準電源Ｖｒｅｆ２をデータ駆動回路２００に供給する。    
【０１５５】
すると，データ駆動回路２００は基準電源Ｖｒｅｆと第２基準電源Ｖｒｅｆ２との電位差分ほど補償電圧の電圧値を昇圧する。一方，本実施形態では電圧発生部３３０で生成された電圧をデータ駆動回路２００に直接供給することも可能である。この場合，データ駆動回路２００は，電圧発生部３３０から供給される電圧値ほど補償前の電圧値を昇圧する。
【０１５６】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【０１５７】
【図１】従来の発光表示装置を現わす図面である。
【図２】本発明の一実施形態による発光表示装置を現わす図面である。
【図３】図２に図示された画素の一例を現わす回路図である。
【図４】図３に図示された画素の駆動方法を現わす波形図である。
【図５】図２に図示された画素の他の例を現わす回路図である。
【図６】図２に図示されたデータ駆動回路の第１実施形態を現わすブロック図である。
【図７】図２に図示されたデータ駆動回路の第２実施形態を現わすブロック図である。
【図８】図６に図示された電圧生成部，デジタル−アナログ変換器，第１バッファ，第２バッファ，スイッチング部，電流シンク部および画素の連結関係の第１実施形態を現わす図面である。
【図９】図８に図示された画素，スイッチング部および電流シンク部の駆動方法を現わす波形図である。
【図１０】図８に図示されたスイッチング部の他の例を現わす図面である。
【図１１】図６に図示された電圧生成部，デジタル−アナログ変換器，第１バッファ，第２バッファ，スイッチング部，電流シンク部および画素の連結関係の第２実施形態を現わす図面である。
【図１２】本発明の他の実施形態による発光表示装置を現わす図面である。
【図１３】図１２に図示された補助ラインが他の位置に形成された例を現わす図面である。
【図１４】本発明のまた他の実施形態による発光表示装置を現わす図面である。
【図１５】図１４に図示された電圧発生部の動作過程を現わす図面である。
【符号の説明】
【０１５８】
１１０      走査駆動部              １２０    データ駆動部
１３０      画素部                  １４０      画素
１４２      画素回路                １５０    タイミング制御部
２００    データ駆動回路            ２１０    シフトレジスター部
２２０    サンプリングラッチ部      ２３０    ホルディングラッチ部
２４０    ガンマ電圧部              ２５０    デジタル−アナログ変換部
２６０，２７０    バッファ部          ２８０      電流供給部
２９０    選択部                    ３００    レベルシフター部
３１０    連結部                    ３２０    電圧伝達部
３２１    バッファ                ３３０    電圧発生部
３３２    減算部
【図１】
2007041506.tif 000014
【図２】
2007041506.tif 000015
【図３】
2007041506.tif 000016
【図４】
2007041506.tif 000017
【図５】
2007041506.tif 000018
【図６】
2007041506.tif 000019
【図７】
2007041506.tif 000020
【図８】
2007041506.tif 000021
【図９】
2007041506.tif 000022
【図１０】
2007041506.tif 000023
【図１１】
2007041506.tif 000024
【図１２】
2007041506.tif 000025
【図１３】
2007041506.tif 000026
【図１４】
2007041506.tif 000027
【図１５】
2007041506.tif 000028