(57)【要約】【課題】ＩＤＤＱテストにおいて、被測定ＩＣに流れる電流を電圧に変換した信号を比較器で比較する手法は、判定精度が低くかつアナログ信号を伝送するのでノイズの影響を受けやすい。また、デジタル値に変換してメモリに格納する手法は、測定に時間がかかり、高速化が難しいという課題を解決する。【解決手段】被測定ＩＣに流れる電流をデジタル値に変換し、デジタル比較器でその上下限を判定して、このデジタル比較器の出力であるロジック信号をピンエレクトロニクスに入力するようにした。ノイズの影響を受け難く、かつ高速で測定できる。【選択図】図１
2007255961.tif 000002
【特許請求の範囲】
【請求項１】
被測定ＩＣの静止時の電源電流を測定することにより、この被測定ＩＣの良否を判定するＩＣテスタにおいて、
被測定ＩＣの電源電流を電圧信号に変換する電流−電圧変換器と、
この電流−電圧変換器の出力が入力され、入力された電圧信号をデジタル値に変換するアナログデジタル変換器と、
このアナログデジタル変換器の出力と所定の判定値とを比較し、この比較結果を表すロジック信号を出力するデジタル比較器と、
を具備したことを特徴とするＩＣテスタ。
【請求項２】
デジタル比較器の出力を入力するロジックテスタ用ピンエレクトロニクスを設けたことを特徴とする請求項１記載のＩＣテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＣの試験を行うＩＣテスタに関し、特に高精度かつ高速でＩＤＤＱ(静止電源電流)テストを行うことができるＩＣテスタに関するものである。
【背景技術】
【０００２】
ＩＣテスタは被測定ＩＣの良否を判定する装置であり、被測定ＩＣの入力端子にテストパターンを印可して、その出力端子に表れる出力パターンと期待値を比較する。これをファンクションテストと言う。
【０００３】
ＩＣを試験する他の手法として、ＩＤＤＱテストが知られている。正常なＣＭＯＳ(Complementary Metal Oxide Semiconductor)ＩＣは、静止状態では小さい電源電流しか流れない。従って、静止状態で多くの電流が流れるＩＣ、あるいは極僅かな電流しか流れないＩＣは、ＩＣ内に何かの欠陥（故障）を含んでいることを意味している。このことを利用して、静止状態にあるＣＭＯＳＩＣに流れる電源電流を測定し、その電流の大小によって開放故障やショート故障などを検出するテスト手法がＩＤＤＱテストである。
【０００４】
図２に、従来のＩＤＤＱテスト装置の構成を示す。図２において、被測定ＩＣ１２には電源１０から電源電流が供給される。１１は電流−電圧変換器であり、電源１０と被測定ＩＣ１２の間の経路中に挿入される。電流−電圧変換器１１は電流検出抵抗Ｒと、この電流検出抵抗Ｒ両端の電圧を検出するアンプＱで構成され、被測定ＩＣ１２の電源電流値を電圧信号に変換する。この電流−電圧変換器１１の出力はピンエレクトロニクス１３内部にある比較部に入力され、被測定ＩＣ１２の良否が判定される。
【０００５】
図３に他のＩＤＤＱテスト装置の構成を示す。なお、図２と同じ要素には同一符号を付し、説明を省略する。図３において、電流−電圧変換器１１の出力はアナログデジタル変換器１４に入力される。アナログデジタル変換器１４は電流−電圧変換器１１の出力をデジタル値に変換し、メモリ１５に格納する。ＣＰＵ１６はメモリ１５に格納された値を読み出し、被測定ＩＣ１２の良否を判定する。
【０００６】
【特許文献１】特開２０００−７４９８６号公報
【特許文献２】特開２０００−２０６１７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、このようなＩＤＤＱテスト装置には、次のような課題があった。図２に示したテスト装置はファンクションテストで判定を行うことができるので高速で判定できるという長所があるものの、アナログ信号をピンエレクトロニクスに入力するので、ノイズの影響を受けやすく、かつ判定精度が悪いという課題があった。
【０００８】
図３のＩＤＤＱテスト装置はデジタル値に変換して判定するのでノイズの影響を受け難く、かつ高精度で判定できるという長所はあるが、ファンクションテスト後にメモリ１５からデータを読み出して判定するため、測定に時間がかかるという課題があった。
【０００９】
従って本発明の目的は、高速かつ高精度で判定を行うことができるＩＣテスタを提供することにある。
【課題を解決するための手段】
【００１０】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
被測定ＩＣの静止時の電源電流を測定することにより、この被測定ＩＣの良否を判定するＩＣテスタにおいて、
被測定ＩＣの電源電流を電圧信号に変換する電流−電圧変換器と、
この電流−電圧変換器の出力が入力され、入力された電圧信号をデジタル値に変換するアナログデジタル変換器と、
このアナログデジタル変換器の出力と所定の判定値とを比較し、この比較結果を表すロジック信号を出力するデジタル比較器と、
を具備したものである。ノイズの影響を受けず、かつ高精度で被測定ＩＣの良否を判定できる。
【００１１】
請求項２記載の発明は、請求項１記載の発明において、
デジタル比較器の出力を入力するロジックテスタ用ピンエレクトロニクスを設けたことを特徴とするものである。
【発明の効果】
【００１２】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
被測定ＩＣの電源電流をデジタル値に変換し、このデジタル値をデジタル比較器で判定値と比較して、被測定ＩＣの良否を判定するようにした。
【００１３】
また、判定結果がロジック信号で得られるので、ノイズの影響を受け難いという効果がある。また、デジタル値で比較するので、高精度で判定できるという効果もある。さらに、デジタル比較器というハードウエアで判定するので、ファンクションテスト内でＩＤＤＱテストを行うことができ、高速測定が可能になるという効果もある。
【発明を実施するための最良の形態】
【００１４】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係るＩＣテスタの一実施例を示す構成図である。なお、図２と同じ要素には同一符号を付し、説明を省略する。また、前述したように、ＩＣテスタは種々のテストパターンを被測定ＩＣに与え、被測定ＩＣの出力と期待値とを比較することにより、被測定ＩＣの良否を判定するファンクションテスト機能を有するが、本発明と直接関係がないので、省略している。
【００１５】
図１において、１１は電流−電圧変換器であり、被測定ＩＣの電源電流値を電圧信号に変換する。２０はアナログデジタル変換器であり、電流−電圧変換器１１出力である電圧信号をデジタル値に変換する。２１はデジタル比較器であり、アナログデジタル変換器２０の出力が入力され、このアナログデジタル変換器２０の出力と設定された判定値を比較し、その結果を表すロジック信号を出力する。２２は上限判定値設定部であり、デジタル比較器２１に上限判定値を設定する。２３は下限判定値設定部であり、デジタル比較器２１に下限判定値を設定する。２４はバッファであり、デジタル比較器２１の出力であるロジック信号が入力される。２５はロジックテスト用ピンエレクトロニクスであり、バッファ２４の出力が入力される。
【００１６】
次に、この実施例の動作を説明する。上限判定値設定部２２は、デジタル比較器２１に上限判定値Ｓｍａｘを設定する。同様に、下限判定値設定部２３は、デジタル比較器２１に下限判定値Ｓｍｉｎを設定する。なお、Ｓｍａｘ、Ｓｍｉｎはいずれもデジタル値であり、被測定ＩＣ１２の正常時静止時電源電流の上下限値が設定される。
【００１７】
デジタル比較器２１は、アナログデジタル変換器２０の出力と上限判定値Ｓｍａｘおよび下限判定値Ｓｍｉｎを比較し、アナログデジタル変換器２０の出力、すなわち被測定ＩＣ１２の電源電流値がＳｍａｘとＳｍｉｎの間にあればＨを、Ｓｍａｘより大きいかＳｍｉｎより小さいとＬを出力する。Ｈは被測定ＩＣ１２が良品（ＰＡＳＳ）であることを表し、Ｌは不良品（ＦＡＩＬ）であることを表す。
【００１８】
ＩＣテスタは、テストパターンを被測定ＩＣ１２に与えるファンクションテストの実行時に、テストパターンをホールドさせた状態でＩＤＤＱテストを実行する。デジタル比較器２１の出力はバッファ２４を介してロジックテスト用ピンエレクトロニクス２５に入力され、被測定ＩＣ１２の良否が判定される。また、この判定結果は、図示しないフェイルメモリに格納される。
【００１９】
ロジックテスト用ピンエレクトロニクス２５に入力される信号はロジック信号なので、ノイズの影響を受け難く、かつ高速で判定できるという特徴がある。そのため、ファンクションテスト内でＩＤＤＱテストを行うことができる。また、被測定ＩＣ１２に流れる電流はデジタル値で比較されるので、判定精度が高いという特徴もある。
【００２０】
なお、この実施例ではデジタル比較器２１で上限と下限の両方を判定するようにしたが、上限または下限のどちらかのみ判定するようにしてもよい。また、電流−電圧変換器１１は、図１に示した構成に限定されることはなく、任意の構成のものを使用できる。
【００２１】
また、バッファ２４を設けた構成を示したが、デジタル比較器２１にバッファ機能を設けた構成でもよい。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施例を示す構成図である。
【図２】従来のＩＤＤＱテスト装置の構成図である。
【図３】従来のＩＤＤＱテスト装置の構成図である。
【符号の説明】
【００２３】
１０  電源
１１  電流−電圧変換器
１２  被測定ＩＣ
２０  アナログデジタル変換器
２１  デジタル比較器
２２  上限判定値設定部
２３  下限判定値設定部
２５  ロジックテスト用ピンエレクトロニクス
【図１】
2007255961.tif 000003
【図２】
2007255961.tif 000004
【図３】
2007255961.tif 000005