(57)【要約】【課題】半導体基板上に形成された第１薄膜と第２薄膜との間のオーバーレイ精度を測定するためのオーバーレイキーを提供する。【解決手段】第１薄膜には第１方向に伸びる第１パターンを含み第１ピッチを有する第１マーク１１０が形成され、第２薄膜上には第１マークと隣接して第１方向に伸びる第２パターンを含み第１ピッチと実質的に同一の第２ピッチを有する第２マーク１２０が形成される。オーバーレイ精度は第１マーク１１０及び第２マーク１２０から第１イメージ及び第２イメージを取得し、第１イメージ及び第２イメージ上に第３ピッチを有するテストイメージを重ねることで形成された第１緩衝縞及び第２干渉縞の位置情報を用いて算出される。【選択図】図１
2007103928.tif 000002
【特許請求の範囲】
【請求項１】
基板上の第１薄膜と第２薄膜との間のオーバーレイ精度を測定するためのオーバーレイキーにおいて、
前記第１薄膜に形成され、第１方向に伸び第１ピッチを有する第１パターンを含む第１マークと、
前記第１マークに隣接するように前記第２薄膜上に形成され、前記第１方向と実質的に同一の方向に伸び、前記第１ピッチと実質的に同一の第２ピッチを有する第２パターンを含む第２マークと、
を備えることを特徴とするオーバーレイキー。
【請求項２】
前記第２マークは、前記第１方向において前記第１マークに隣接して配置されることを特徴とする請求項１記載のオーバーレイキー。
【請求項３】
前記第２マークは、前記第１方向に対して実質的に垂直な方向において前記第１マークに隣接して配置されることを特徴とする請求項１記載のオーバーレイキー。
【請求項４】
前記第１パターン及び前記第２パターンは、前記第１マーク及び前記第２マークのそれぞれが四角形状のボックス形態を有するように配列され、前記第１マーク及び前記第２マークは、前記第１マークの側面部が前記第２マークの側面部と隣接するように前記基板の表面方向に沿って配置されることを特徴とする請求項１記載のオーバーレイキー。
【請求項５】
前記第１薄膜に形成され、前記第１方向に対して実質的に垂直な第２方向に伸び第３ピッチを有する第３パターンを含む第３マークと、
前記第３マークと隣接するように前記第２薄膜上に形成され、前記第２方向と実質的に同一の方向に伸び、前記第３ピッチと実質的に同一の第４ピッチを有する第４パターンを含む第４マークと、
をさらに備えることを特徴とする請求項１記載のオーバーレイキー。
【請求項６】
前記第２マークは、前記第１方向において前記第１マークに隣接するように配置されることを特徴とする請求項５記載のオーバーレイキー。
【請求項７】
前記第４マークは、前記第１方向において前記第３マークに隣接するように配置されることを特徴とする請求項６記載のオーバーレイキー。
【請求項８】
前記第４マークは、前記第２方向において前記第３マークに隣接するように配置されることを特徴とする請求項６記載のオーバーレイキー。
【請求項９】
前記第２マークは、前記第２方向において前記第１マークに隣接するように配置することを特徴とする請求項５記載のオーバーレイキー。
【請求項１０】
基板上に第１薄膜を形成する段階と、
前記第１薄膜をパターニングして第１ピッチを有し、第１方向に伸びる第１パターンを含む第１マークを形成する段階と、
前記パターニングされた第１薄膜上に第２薄膜を形成する段階と、
前記第１ピッチと実質的に同一の第２ピッチを有し、前記第１方向と実質的に同一の方向に伸びる第２パターンを含む第２マークを含み、前記第１マークに隣接する第２マークを前記第２薄膜上に形成する段階と、
を含むことを特徴とするオーバーレイキーの形成方法。
【請求項１１】
前記第２マークは、前記第１方向において前記第１マークに隣接するように形成することを特徴とする請求項１０記載のオーバーレイキーの形成方法。
【請求項１２】
前記第２マークは、前記第１方向に対して実質的に垂直な方向において前記第１マークに隣接するように形成されることを特徴とする請求項１０記載のオーバーレイキーの形成方法。
【請求項１３】
前記第１パターン及び前記第２パターンは、それぞれ四角形状のボックス形態に配列され、前記第１マーク及び前記第２マークは、前記第１パターン及び前記第２パターンの側面が互いに隣接するように前記基板の表面方向に沿って配置されることを特徴とする請求項１０記載のオーバーレイキーの形成方法。
【請求項１４】
前記第１薄膜をパターンニングして前記第１方向に対して実質的に垂直な第２方向に伸び、第２ピッチを有する第２パターンを含む第３マークを形成する段階と、
前記第３マークと隣接し、前記第２方向と実質的に同一の方向に伸び、前記第２ピッチと実質的に同一の第４ピッチを有する第４パターンを含む第４マークを前記第２薄膜上に形成する段階と、
をさらに含むことを特徴とする請求項１０記載のオーバーレイキーの形成方法。
【請求項１５】
前記第２マークは、前記第１方向において前記第１マークに隣接するように形成されることを特徴とする請求項１４記載のオーバーレイキーの形成方法。
【請求項１６】
前記第４マークは、前記第１方向において前記第３マークに隣接するように形成されることを特徴とする請求項１５記載のオーバーレイキーの形成方法。
【請求項１７】
前記第４マークは、前記第２方向において前記第３マークに隣接するように形成されることを特徴とする請求項１５記載のオーバーレイキーの形成方法。
【請求項１８】
前記第２マークは、前記第２方向において前記第１マークに隣接するように形成されることを特徴とする請求項１４記載のオーバーレイキーの形成方法。
【請求項１９】
基板上の第１薄膜と第２薄膜との間のオーバーレイの精度を測定するオーバーレイの測定方法において、
前記第１薄膜に形成された第１マーク及び前記第２薄膜上に形成された第２マークから第１イメージ及び第２イメージをそれぞれ取得する段階と、
取得した前記第１イメージ及び前記第２イメージ上にテストイメージを重ねる段階と、
前記第１イメージと前記テストイメージとの重なりによって形成された第１干渉縞と、前記第２イメージと前記テストイメージとの重なりによって形成された第２干渉縞との位置情報を用いて前記第１薄膜と前記第２薄膜との間のオーバーレイ精度を算出する段階と、
を含むことを特徴とするオーバーレイの測定方法。
【請求項２０】
前記テストイメージは、第１方向に伸びるラインアンドスペース形態を有することを特徴とする請求項１９記載のオーバーレイの測定方法。
【請求項２１】
前記第１マークは、第１ピッチを有する第１パターンを含み、前記第２マークは前記第１ピッチと実質的に同一の第２ピッチを有する第２パターンを含み、
前記テストイメージのラインアンドスペースパターンは、前記第１ピッチと異なる第３ピッチを有し、前記第１ピッチと前記第３ピッチとの比は１：０．５〜１：１．５であることを特徴とする請求項２０記載のオーバーレイの測定方法。
【請求項２２】
前記第１マークと前記第２マークとは、前記第１方向において互いに隣接して配置されることを特徴とする請求項２０記載のオーバーレイの測定方法。
【請求項２３】
前記オーバーレイ精度は、前記第１干渉縞と前記第２干渉縞との間の位相差に基づいて算出されることを特徴とする請求項２２記載のオーバーレイの測定方法。
【請求項２４】
前記第１マークと前記第２マークは、前記第１方向に対して実質的に垂直な第２方向において互いに隣接して配置されることを特徴とする請求項２０記載のオーバーレイの測定方法。
【請求項２５】
前記オーバーレイ精度は、前記第１干渉縞と前記第２干渉縞との間の角度に基づいて算出されることを特徴とする請求項２４記載のオーバーレイの測定方法。
【請求項２６】
前記テストイメージは、前記第１マークの伸びている方向に対して傾いた方向に伸びるラインアンドスペース形態を有することを特徴とする請求項１９記載のオーバーレイの測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の製造工程で用いられるオーバーレイキー（over lay key）に関わり、より詳細には、半導体製造工程で基板上に複層として形成される回路パターンの間のオーバーレイ精度を測定するためのオーバーレイキーと、これを形成する方法及びこれを用いてオーバーレイ精度を測定する方法に関する。
【背景技術】
【０００２】
一般的に、半導体装置は、シリコンウエハのような半導体基板上に電気的な回路パターンを有する薄膜を反復的に形成することで製造される。前記薄膜は、化学気相蒸着、物理気相蒸着、原子層蒸着などのような多様な薄膜形成工程を通じて形成され、前記回路パターンは、フォトリソグラフィ工程を通じて形成される。
【０００３】
前記薄膜の間のオーバーレイ精度は、前記薄膜に形成されたオーバーレイキーを用いて測定される。一般的なオーバーレイキーは、下部膜に形成された下部オーバーレイパターンと上部膜上に形成された上部オーバーレイパターンとを含み、前記オーバーレイキーは、ボックスインボックス（box in box）形態を有する。前記オーバーレイキーについての例は、特許文献１、特許文献２、特許文献３などに開示されている。
【０００４】
前記オーバーレイ精度は、前記下部オーバーレイパターンと上部オーバーレイパターンとの間の整列精度を測定することで決定することができ、オーバーレイ精度に基づいて写真工程で基板とフォトマスク（またはレチクル（ｒｅｔｉｃｌｅ））の整列補正値が決定される。
【０００５】
一方、半導体装置の集積度が増加することによって、前記オーバーレイ精度測定の重要性が次第に増大しつつあり、改善したオーバーレイ精度測定のための新しい形態のオーバーレイキーとこれを用いたオーバーレイ精度の測定方法が要求されている。
【特許文献１】特開２００２−２４６２８５号公報
【特許文献２】韓国公開特許第２００４−４６８５４号明細書
【特許文献３】韓国公開特許第２００２−７２０４４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の第１目的は、オーバーレイ精度測定を改善するための新しい形態のオーバーレイキーを提供することにある。
本発明の第２目的は、前述したようなオーバーレイキーを形成する方法を提供することにある。
本発明の第３目的は、前述したようなオーバーレイキーを用いてオーバーレイ精度を測定する方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の第１目的を達成するための一側面によると、基板上に形成された第１薄膜と第２薄膜との間のオーバーレイ精度（overlay accuracy）を測定するためのオーバーレイキーは、前記第１薄膜に反復的に形成されて第１ピッチを有する第１パターンを含む第１マークと、前記第１マークに隣接するように前記第２薄膜上に反復的に形成され、前記第１ピッチと実質的に同一の第２ピッチを有する第２パターンを含む第２マークとを備える。
【０００８】
本発明によると、前記第１マーク及び前記第２マークは、それぞれラインアンドスペース形態を有し、実質的に互いに同一の方向に伸びている。前記第２マークは、第１マークが伸びる方向または第１マークが伸びる方向に対して実質的に垂直な方向に前記第１マークに隣接して配置されている。
【０００９】
本発明によると、基板上に形成された第１薄膜と第２薄膜との間のオーバーレイ精度を測定するためのオーバーレイキーは、前記第１薄膜に形成され、第１方向に伸びて第１ピッチを有する第１パターンを含む第１マークと、前記第１薄膜に形成されて前記第１方向に対して実質的に垂直な第２方向に伸びて第２ピッチを有する第２パターンを含む第２マークと、前記第１マークと隣接するように前記第２薄膜上に形成され、前記第１方向と実質的に同一の方向に伸びて前記第１ピッチと実質的に同一の第３ピッチを有する第３パターンを含む第３マークと、前記第２マークと隣接するように前記第２薄膜上に形成され、前記第２方向と実質的に同一の方向に伸びて前記第２ピッチと実質的に同一の第４ピッチを有する第４パターンを含む第４マークとを備える。
【００１０】
本発明では、前記第３マークは前記第１方向において前記第１マークに隣接するように配置され、前記第４マークは前記第１方向において前記第２マークに隣接するように配置される。
【００１１】
本発明の実施例によると、前記第４マークは、前記第２方向において前記第２マークに隣接するように配置される。
本発明の実施例によると、前記第３マークは、前記第２方向において前記第１マークに隣接するように配置される。
【００１２】
本発明によると、基板上に第１薄膜を形成した後、前記第１薄膜をパターニングして第１ピッチを有して反復的な第１パターンを含む第１マークを形成する。その後、前記パターニングされた第１薄膜上に第２薄膜を形成し、前記第１ピッチと同一の第２ピッチを有し、反復的な第２パターンを含む第２マークを含み、前記第１マークに隣接する第２マークを前記第２薄膜上に形成する。これにより、前記第１薄膜と第２薄膜との間でオーバーレイ精度を測定するためのオーバーレイキーが形成される。
【００１３】
本発明によると、基板上に第１薄膜を形成した後、前記第１薄膜をパターニングして第１方向に伸びる第１ピッチを有する第１パターンを含む第１マークと、前記第１方向に対して実質的に垂直な第２方向に伸びる第２ピッチを有する第２パターンを含む第２マークとを形成する。その後、パターニングされた第１薄膜上に第２薄膜を形成し、前記第１マークと隣接して前記第１方向と実質的に同一の方向に伸び前記第１ピッチと実質的に同一の第３ピッチを有する第３パターンを含む第３マークと、前記第２マークと隣接して前記第２方向と実質的に同一の方向に伸び前記第２ピッチと実質的に同一の第４ピッチを有する第４パターンを含む第４マークとを前記第２薄膜上に形成する。これにより、前記第１薄膜と第２薄膜との間でオーバーレイ精度を測定するためのオーバーレイキーが形成される。
【００１４】
本発明によると、第１薄膜に形成され、第１方向に伸び第１ピッチを有する第１パターンを含む第１マークと、前記第２薄膜上に形成され、前記第１マークと隣接して前記第１方向と実質的に同一の方向に伸び前記第１ピッチと実質的に同一の第２ピッチを有する第２パターンを含む第２マークを用いるオーバーレイ精度の測定方法では、前記第１マーク及び前記第２マークから第１イメージ及び第２イメージをそれぞれ取得する段階と、取得した前記第１イメージ及び前記第２イメージ上に第５ピッチを有するテストイメージを重ねる段階と、前記第１イメージとテストイメージの重なりによって形成された第１干渉縞と前記第２イメージとテストイメージとの重なりによって形成された第２干渉縞との位置情報を用いて前記第１薄膜と第２薄膜との間のオーバーレイ精度を算出する段階とを含む。
【００１５】
本発明では、前記テストイメージは、前記第１方向と実質的に同一の方向に伸びるラインアンドスペース形態を有する。前記テストイメージの前記第５ピッチは、前記第１ピッチと異なり、前記第１ピッチと前記第５ピッチとの比は１：０．５〜１：１．５程度にされている。
【００１６】
前記第１マークと前記第２マークとは、前記第１方向に互いに隣接して配置され、前記オーバーレイ精度は第１干渉縞と前記第２干渉縞との位相差に基づいて算出される。
【００１７】
本発明によると、前記第１マークと前記第２マークは、前記第１方向に対して実質的に垂直な第２方向において互いに隣接して配置され、前記オーバーレイ精度は前記第１干渉縞と前記第２干渉縞との間の波形変化に基づいて算出される。
【００１８】
本発明によると、前記テストイメージは前記第１方向を基準として傾いた第２方向に伸びるラインアンドスペース形態を有する。
【００１９】
この場合、オーバーレイキーのマークから取得されたイメージとテストイメージとの重なりによって形成された干渉縞を用いてオーバーレイ精度をより容易で正確に測定することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明による実施例を添付する図面を参照して詳細に説明する。
図１は、本発明の一実施例によるオーバーレイキーを説明するための平面図であり、図２及び図３は、図１に示したオーバーレイキーを説明するための断面図である。
【００２１】
図１から図３を参照すると、シリコンウエハのような半導体基板１０は、複数の素子形成領域を有し、前記素子形成領域は、垂直に交差する複数のスクライブレイン（scribe lanes）１２によって区画される。前記基板１０上には、第１薄膜１４と第２薄膜１６とが形成されており、オーバーレイキー１００は、前記第１薄膜１４に形成された第１回路パターン（図示せず）と前記第２薄膜１６に形成される第２回路パターン（図示せず）との間のオーバーレイ精度を測定するために用いられる。前記オーバーレイキー１００は、前記第１薄膜１４に形成された第１マーク１１０と前記第２薄膜１６上に形成された第２マーク１２０とを含み、前記スクライブレイン１２上に形成される。
【００２２】
前記第１マーク１１０は、前記第１薄膜１４に反復的に形成された第１パターン１１２を含む。前記第１パターン１１２は、第１ピッチ（Ｐ１）を有する。特に、前記第１マーク１１０は、第１方向に伸びるラインアンドスペース（line and  space）形態を有する。前記第１ピッチ（Ｐ１）は、約２００ｎｍ〜２μｍに設定されている。例えば、前記第１ピッチ（Ｐ１）は、約１μｍに設定されている。
【００２３】
前記第２薄膜１６は、前記第１薄膜１４上に形成されており、前記第２薄膜１６上には、前記第２薄膜１６をパターニングするためのフォトレジストパターン（図示せず）と前記第２マーク１２０とが形成されている。
【００２４】
前記第２マーク１２０は、前記第１マーク１１０に隣接するように形成されており、反復的に形成された第２パターン１２２を含む。また、前記第２パターン１２２は、前記第１ピッチ（Ｐ１）と実質的に同一の第２ピッチ（Ｐ２）を有する。特に、前記第２マーク１２０は前記第１方向に伸びてラインアンドスペース形態を有する。
【００２５】
第１パターン１１２及び第２パターン１２２は、それぞれ四角形状のボックス形態で配列され、第１マーク１１０及び第２マーク１２０は、第１パターン１１２と第２パターン１２２との側面が互いに隣接するように基板１０の表面方向に沿って配置される。特に、図示したように、第１マーク１１０は、第１方向において第２マーク１２０に隣接するように配置される。
【００２６】
図４は、本発明の他の実施例によるオーバーレイキーを説明するための平面図であり、図５及び図６は、図４に示したオーバーレイキーを説明するための断面図である。
図４から図６を参照すると、半導体基板２０上には、第１回路パターン（図示せず）を有する第１薄膜２４が形成されており、第２薄膜２６は、前記第１薄膜２４上に形成されている。前記第２薄膜２６上には、前記第２薄膜２６をパターニングして第２回路パターン（図示せず）を形成するためのフォトレジストパターン（図示せず）が形成されている。
【００２７】
前記第１回路パターンと第２回路パターンとの間のオーバーレイ精度を測定するためのオーバーレイキー２００は、前記第１薄膜２４に形成された第１マーク２１０と前記第２薄膜２６上に形成された第２マーク２２０を含み、前記第１マーク２１０と第２マーク２２０は、スクライブレイン２２上に配置される。
【００２８】
前記第１マーク２１０は、前記第１薄膜２４に第１方向に反復的に形成された第１パターン２１２を含む。前記第１パターン２１２は、第１ピッチ（Ｐ１）を有する。特に、前記第１マーク２１０は、第１方向に対して垂直な第２方向に伸びるラインアンドスペース形態を有する。前記第１ピッチ（Ｐ１）は約２００ｎｍ〜２μｍに設定されている。例えば、前記第１ピッチ（Ｐ１）は約１μｍに設定されている。
【００２９】
前記第２マーク２２０は、前記第１マーク２１０に隣接するように形成されており、前記第１方向へ反復的に形成された第２パターン２２２を含む。また、前記第２パターン２２２は、前記第１ピッチ（Ｐ１）と実質的に同一の第２ピッチ（Ｐ２）を有する。特に、前記第２マーク２２０は、前記第２方向に伸びてラインアンドスペース形態を有する。
【００３０】
前記第１パターン２１２と第２パターン２２２とは、それぞれ四角形状のボックス形態で配列され、前記第１マーク２１０と第２マーク２２０は、前記第１方向に互いに隣接するように配置されている。
図７は、本発明の更に他の実施例によるオーバーレイキーを説明するための平面図である。
【００３１】
図７を参照すると、半導体基板３０上には、第１回路パターンを有する第１薄膜が形成されており、パターニングされる第２薄膜が前記第１薄膜上に形成されている。前記第２薄膜上には、前記第２薄膜をパターニングするためのフォトレジストパターンが形成されている。一方、オーバーレイキー３００は、前記基板３０のスクライブレイン３２上に形成されており、前記第１薄膜に形成された第１マーク３１０及び第２マーク３２０、ならびに前記第２薄膜上に形成された第３マーク３３０及び第４マークを含む。
【００３２】
前記第１マーク３１０は、第１方向に伸びる複数の第１パターン３１２を含む。前記第１パターン３１２は、第１ピッチ（Ｐ１）を有する。第２マーク３２０は、前記第１方向に対して実質的に垂直な第２方向に伸びる複数の第２パターン３２２を含む。前記第２パターン３２２は、第２ピッチ（Ｐ２）を有する。前記第１ピッチ（Ｐ１）は前記第２ピッチ（Ｐ２）と同一であってもよい。しかし、場合によって前記第１ピッチ（Ｐ１）と第２ピッチ（Ｐ２）は互いに異なってもよい。
【００３３】
前記第３マーク３３０は、前記第１マーク３１０と隣接するように前記第２薄膜上に形成され、前記第１方向と実質的に同一の方向に伸びる複数の第３パターン３３２を含む。また、前記第３パターン３３２は、第１ピッチ（Ｐ１）と実質的に同一の第３ピッチ（Ｐ３）を有する。
【００３４】
前記第４マーク３４０は、前記第２マーク３２０と隣接するように前記第２薄膜上に形成され、前記第２方向と実質的に同一の方向に伸びる複数の第４パターン３４２を含む。また、前記第４パターン３４２は、第２ピッチ（Ｐ２）と実質的に同一の第４ピッチ（Ｐ４）を有する。
図示したように、前記第３マークと第４マーク３４０は、前記第１方向に前記第１マーク３１０と第２マーク３２０にそれぞれ隣接するように配置されている。
【００３５】
しかし、前記第３マーク３３０は、前記第１方向において前記第１マーク３１０に隣接して配置することができ、前記第４マーク３４０は、前記第２方向において前記第２マーク３２０に隣接して配置することができる。また、前記第３マーク３３０は、前記第２方向において前記第１マーク３１０に隣接して配置することができ、前記第４マーク３４０は、前記第１方向において前記第２マーク３２０に隣接して配置することができる。
【００３６】
その他、前記マークの配置例は多様に変えることができ、図８及び図９には、前記マークの配置例が示している。しかし、図示したマークの例によって本発明の範囲を限定するものではない。
【００３７】
図８を参照すると、第１マーク４１０は、第１方向に伸びる第１スクライブレイン上に位置し、第２マーク４２０は、前記第１方向に対して垂直な第２方向に伸びる第２スクライブレイン上に位置する。前記第１マーク４１０は、前記第１方向に伸び、第２マーク４２０は、前記第２方向に伸びている。
【００３８】
第３マーク４３０は、前記第１方向において前記第１マーク４１０に隣接して配置され、第４マーク４４０は、前記第２方向において前記第２マーク４２０に隣接して配置される。前記第３マーク４３０は前記第１方向に伸び、前記第４マーク４４０は前記第２方向に伸びている。
【００３９】
図９を参照すると、第１マーク５１０は第１方向に伸びる第１スクライブレイン上に位置し、第２マーク５２０は、前記第１方向に垂直な第２方向に伸びる第２スクライブレイン上に位置する。前記第１マーク５１０は前記第２方向に伸び、第２マーク５２０は前記第１方向に伸びている。
【００４０】
第３マーク５３０は、前記第１方向において前記第１マーク５１０に隣接して配置され、第４マーク５４０は前記第２方向において前記第２マーク５２０に隣接して配置される。前記第３マーク５３０は前記第２方向に伸び、前記第４マーク５４０は前記第１方向に伸びている。
【００４１】
図１０から図１３は、図７に示したオーバーレイキーの形成方法を説明するための平面図及び断面図である。
【００４２】
図１０及び図１１を参照すると、半導体基板３０上に第１回路パターン（図示せず）とオーバーレイ精度測定のための第１マーク３１０及び第２マーク３２０を有する第１薄膜３４を形成する。前記第１薄膜３４は、導電性物質または絶縁性物質で形成することができ、化学気相蒸着、物理気相蒸着、原子層蒸着のような一般の薄膜蒸着工程を通じて形成することができる。
【００４３】
前記第１回路パターンと第１マーク３１０及び第２マーク３２０は、前記第１薄膜３４上にマスクパターンを形成し、前記マスクパターンをエッチングマスクとして用いる異方性エッチングを通じて形成することができる。前記マスクパターンはフォトレジストパターンであってもよい。これとは違って、前記マスクパターンは、フォトレジストパターンを用いて形成された窒化膜パターンであってもよい。
【００４４】
前記第１マーク３１０及び第２マーク３２０は、前記基板３０のスクライブレイン３２上に形成される。前記第１マーク３１０は、第１方向に伸びラインアンドスペース形態を有する複数の第１パターン３１２を含む。前記第１パターン３１２は、第１ピッチ（Ｐ１）を有する。前記第２マーク３２０は、前記第１方向に対して実質的に垂直な第２方向に伸び、ラインアンドスペース形態を有する複数の第２パターン３２２を含む。前記第２パターン３２２は第２ピッチ（Ｐ２）を有する。
【００４５】
図１２及び図１３を参照すると、前記第１薄膜３４上に第２薄膜３６を形成した後、前記第２薄膜３６をパターニングするためのフォトレジストパターン（図示せず）とオーバーレイ精度測定のための第３マーク３３０及び第４マーク３４０を前記第２薄膜３６上に形成する。前記第２薄膜３６のパターニングによって第２回路パターンが前記第２薄膜３６に形成することができ、前記第１マーク、第２マーク、第３マーク、及び第４マーク（３１０、３２０、３３０、３４０）は前記第２回路パターンを形成する前に前記第１回路パターンと第２回路パターンとの間のオーバーレイ精度を測定するために用いられる。
【００４６】
前記第３マーク３３０及び第４マーク３４０は、フォトレジストで形成することができ、前記第１マーク３１０及び第２マーク３２０にそれぞれ隣接するように形成される。
前記第３マーク３３０は、前記第１方向と実質的に同一の方向に伸びる複数の第３パターン３３２を含む。前記第３パターン３３２は、前記第１ピッチ（Ｐ１）と実質的に同一の第３ピッチ（Ｐ３）を有する。前記第４マーク３４０は、前記第２方向と実質的に同一の方向に伸びる複数の第４パターン３４２を含む。前記第４パターン３４２は、前記第２ピッチ（Ｐ２）と実質的に同一の第４ピッチ（Ｐ４）を有する。
【００４７】
前記第２薄膜３６は導電性物質または絶縁性物質で形成することができ、該当技術分野で広く知られた通常の蒸着技術を用いて形成することができる。前記フォトレジストパターン、前記第３マーク３３０、及び前記第４マーク３４０は該当技術分野で広く知られたフォトリソグラフィ工程を用いて形成することができる。
【００４８】
図１４は、図１に示したオーバーレイキーを用いてオーバーレイ精度を測定する方法を説明するためのフローチャートであり、図１５は、図１に示した第１マーク及び第２マークから取得された第１イメージ及び第２イメージとテストイメージを説明するための概略図であり、図１６は、図１５に示した第１イメージ及び第２イメージとテストイメージの重なりによって形成された第１干渉縞及び第２干渉縞を説明するための概略図である。
【００４９】
図１、図１４から図１６を参照すると、段階Ｓ１００において、基板１０上に形成された第１マーク１１０及び第２マーク１２０から第１イメージ６１０及び第２イメージ６２０を取得する。具体的に、前記第１イメージ６１０及び第２イメージ６２０は光学顕微鏡を通じて取得される。
【００５０】
前記第１マーク１１０は、第１ピッチ（Ｐ１）を有し、第１方向に伸びるラインアンドスペース形態の第１パターン１１２を含み、前記第２マーク１２０は前記第１ピッチ（Ｐ１）と実質的に同一の第２ピッチ（Ｐ２）を有し、前記第１方向と実質的に同一の方向に伸びるラインアンドスペース形態の第２パターン１２２を含む。
【００５１】
段階Ｓ１１０において、前記第１イメージ６１０及び第２イメージ６２０上に前記第１ピッチ（Ｐ１）と異なる第５ピッチ（Ｐ３３）を有するテストイメージ６３０を重ねる。前記テストイメージ６３０は、前記第１方向と実質的に同一の方向に伸びるラインアンドスペース形態を有する。特に、前記第１ピッチ（Ｐ１）に対する前記第５ピッチ（Ｐ３３）の比は約０．５〜１．５に設定される。例えば、前記第１ピッチが約１μｍである場合、前記第５ピッチ（Ｐ３３）は約０．８μｍまたは約１．２μｍに設定される。
【００５２】
段階Ｓ１２０において、前記第１イメージ６１０と前記テストイメージ６３０との重なりによって形成された第１干渉縞６４０と、前記第２イメージ６２０と前記テストイメージ６３０の重なりによって形成された第２干渉縞６５０と、の位置情報からオーバーレイ精度を算出する。前記第１干渉縞６４０及び第２干渉縞６５０は前記第１ピッチ（Ｐ１）と第５ピッチ（Ｐ３３）との差によって形成される。
【００５３】
前記第１干渉縞６４０と第２干渉縞６５０とは、それぞれ一定に反復される形態を有する。しかし、第２干渉縞６５０は、第１マーク１１０と第２マーク１２０との間のオーバーレイ精度によって第１干渉縞６４０から前記第１方向に対して実質的に垂直な第２方向に移動する。即ち、前記第１干渉縞６４０と第２干渉縞６５０との間には、位相差が形成され、この位相差からオーバーレイ精度が算出される。
【００５４】
前記第１干渉縞６４０及び第２干渉縞６５０を用いたオーバーレイ精度の測定範囲は前記第１ピッチ（Ｐ１）より小さい。これは前記第２マーク１２０が前記第１ピッチ（Ｐ１）だけ第１マーク１１０からずれる場合、前記第１干渉縞６４０と第２干渉縞６５０との間の位相差は発生しないからである。
【００５５】
したがって、前記第１干渉縞６４０と第２干渉縞６５０との位相差を用いたオーバーレイ精度測定は前記第１イメージ６１０と第２イメージ６２０を用いた一次オーバーレイ測定を行った後に行われることが望ましい。具体的に、前記オーバーレイ精度は、前記第１イメージ６１０と第２イメージ６２０とのずれの程度を一次的に測定し、前記第１干渉縞６４０と第２干渉縞６５０とを用いて二次的にずれの程度を算出することでより精密に測定することができる。
【００５６】
図１７は、図１に示した第１マーク及び第２マークから取得された第１イメージ及び第２イメージとテストイメージとの重なりによって形成された干渉縞の他の例を示す概略図である。
【００５７】
図１７に示したように、テストイメージ６３０ａは、第１イメージ６１０が伸びる方向（第１方向）を基準として約２°傾いており、傾いたテストイメージ６３０ａと第１イメージ６１０及び第２イメージ６２０との重なりによって形成された第１干渉縞６４０ａと第２干渉縞６５０ａの位相差から前記第１方向に対して垂直な第２方向へのオーバーレイ精度を算出することができる。
【００５８】
前記のように傾いたテストイメージ６３０ａを用いる場合、傾いたテストイメージ６３０ａの第５ピッチは前記第１ピッチ（Ｐ１）と実質的に同一であってもよい。また、前記テストイメージの傾きはオーバーレイ精度測定の信頼度を向上させるために多様に変更することができる。
【００５９】
図１８は、図１に示したオーバーレイキーの第２マークが回転した場合の干渉縞の変化を示す概略図である。
図１８に示したように、第２マーク１２０が第１マーク１１０を基準として約１°回転した場合、オーバーレイ精度は第１イメージ６１０と回転された第２イメージ６２０ａ及びテストイメージ６３０との重なりによって形成された第１干渉縞６４０と第２干渉縞６５０ｂとを用いて容易に算出することができる。具体的に、前記オーバーレイ精度は、前記第１干渉縞６４０と第２干渉縞６５０ｂとの角度から算出することができる。
【００６０】
図１９は、図３に示した第１マーク及び第２マークから取得した第１イメージ及び第２イメージとテストイメージとの重なりによって形成された第１干渉縞と第２干渉縞とを説明するための概略図である。
【００６１】
図１９を参照すると、図３に示した第１マーク２１０から取得した第１イメージ７１０は第２方向に伸びる第１ピッチを有する。また、図３に示した第２マーク２２０から取得した第２イメージ７２０は、前記第２方向と実質的に同一の方向に伸び前記第１ピッチと実質的に同一の第２ピッチを有する。前記第１イメージ７１０と第２イメージ７２０とは、前記第２方向に対して実質的に垂直な第１方向に互いに隣接して配置される。
【００６２】
前記第１ピッチと異なる第５ピッチを有し、前記第２方向に伸びるテストイメージ７３０を、前記第１イメージ７１０及び第２イメージ７２０に重ねる場合、形成される第１干渉縞７４０と第２干渉縞７５０との間の周期変化は、前記第１方向に前記第２イメージ７２０が前記第１イメージ７１０からずれる程度を示す。図２０は、図３に示した第１マーク及び第２マークから取得された第１イメージ及び第２イメージとテストイメージの重なりによって形成された干渉縞の他の例を示す概略図である。
【００６３】
図２０に示したように、テストイメージ７３０ａは、第１イメージ７１０が伸びている方向（第２方向）を基準として約５°傾いており、傾いたテストイメージ７３０ａと第１イメージ７１０及び第２イメージ７２０との重なりによって形成された第１干渉縞７４０ａ及び第２干渉縞７５０ａの位相差から前記第２方向に対して垂直な第１方向へのオーバーレイ精度が算出される。具体的に、前記位相差は前記第１方向における第１イメージ７１０と第２イメージ７２０との間隔によって変化する。そのため、この位相差によって第１方向へのオーバーレイ精度を容易に算出することができる。
【００６４】
図２１は、図３に示したオーバーレイキーの第２マークが回転された場合の干渉縞の変化を示す概略図である。
図２１に示したように、第２マーク２２０が第１マーク２１０を基準として約１°回転された場合、オーバーレイ精度は第１イメージ７１０と回転された第２イメージ７２０ａ及びテストイメージ７３０の重なりによって形成された第１干渉縞７４０及び第２干渉縞７５０ｂを用いて容易に算出される。
【００６５】
なお、図７から図９に示したオーバーレイキーを用いてオーバーレイ精度を算出する方法は図１５から図２１を参照して説明したものと同一であるので、これについての詳細な説明は省略する。
【００６６】
（発明の効果）
前記のような本発明の実施例によると、オーバーレイキーのマークから取得されたイメージとテストイメージの重なりによって形成された干渉縞を用いてオーバーレイ精度をより容易で正確に測定することができる。
【００６７】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００６８】
【図１】本発明の一実施例によるオーバーレイキーを説明するための平面図である。
【図２】図１に示したオーバーレイキーを説明するための断面図である。
【図３】図１に示したオーバーレイキーを説明するための断面図である。
【図４】本発明の他の実施例によるオーバーレイキーを説明するための平面図である。
【図５】図４に示したオーバーレイキーを説明するための断面図である。
【図６】図４に示したオーバーレイキーを説明するための断面図である。
【図７】本発明の更に他の実施例によるオーバーレイキーを説明するための平面図である。
【図８】本発明の更に他の実施例によるオーバーレイキーを説明するための平面図である。
【図９】本発明の更に他の実施例によるオーバーレイキーを説明するための平面図である。
【図１０】本発明の図７に示したオーバーレイキーの形成方法を説明するための平面図である。
【図１１】本発明の図７に示したオーバーレイキーの形成方法を説明するための断面図である。
【図１２】本発明の図７に示したオーバーレイキーの形成方法を説明するための平面図である。
【図１３】本発明の図７に示したオーバーレイキーの形成方法を説明するための断面図である。
【図１４】図１に示したオーバーレイキーを用いてオーバーレイ精度を測定する方法を説明するための順序図である。
【図１５】図１に示した第１マーク及び第２マークから取得した第１イメージ及び第２イメージとテストイメージを説明するための概略図である。
【図１６】図１５に示した第１イメージ及び第２イメージとテストイメージの重なりによって形成された第１干渉縞と第２干渉縞を説明するための概略図である。
【図１７】図１に示した第１マーク及び第２マークから取得された第１イメージ及び第２イメージとテストイメージの重なりによって形成された干渉縞の他の例を示す概略図である。
【図１８】図１に示したオーバーレイキーの第２マークの回転による干渉縞の変化を示す概略図である。
【図１９】図３に示した第１マーク及び第２マークから取得された第１イメージ及び第２イメージとテストイメージの重なりによって形成された第１干渉縞とだい２干渉縞を説明するための概略図である。
【図２０】図３に示した第１マーク及び第２マークから取得された第１イメージ及び第２イメージとテストイメージの重なりによって形成された干渉縞の他の例を示す概略図である。
【図２１】図３に示したオーバーレイキーの第２マークが回転された場合の干渉縞の変化を示す概略図である。
【符号の説明】
【００６９】
１０：半導体基板、１２：スクライブレイン、１４：第１薄膜、１６：第２薄膜、１００：オーバーレイキー、１１０：第１マーク、１１２：第１パターン、１２０：第２マーク、１２２：第２パターン、６１０：第１イメージ、６２０：第２イメージ、６３０：テストイメージ、６４０：第１干渉縞、６５０：第２干渉縞
【図１】
2007103928.tif 000003
【図２】
2007103928.tif 000004
【図３】
2007103928.tif 000005
【図４】
2007103928.tif 000006
【図５】
2007103928.tif 000007
【図６】
2007103928.tif 000008
【図７】
2007103928.tif 000009
【図８】
2007103928.tif 000010
【図９】
2007103928.tif 000011
【図１０】
2007103928.tif 000012
【図１１】
2007103928.tif 000013
【図１２】
2007103928.tif 000014
【図１３】
2007103928.tif 000015
【図１４】
2007103928.tif 000016
【図１５】
2007103928.tif 000017
【図１６】
2007103928.tif 000018
【図１７】
2007103928.tif 000019
【図１８】
2007103928.tif 000020
【図１９】
2007103928.tif 000021
【図２０】
2007103928.tif 000022
【図２１】
2007103928.tif 000023