(57)【要約】【目的】処理効率の優れた描画データを作成する手法を提供すると共に、処理効率の優れた描画データの変換手法を提供することを目的とする。【構成】本発明は、設計データから描画データを作成する電子線描画データの作成方法において、描画する領域を複数のブロック領域に仮想分割し、ブロック領域ごとに、パターンを配置する配置情報ファイルを作成する配置情報ファイル作成工程（Ｓ１０２）と、各パターン情報を含むパターン情報ファイルを作成するパターン情報ファイル作成工程（Ｓ１０４）と、配置情報とパターン情報とのリンク情報ファイルを作成するリンク情報ファイル作成工程（Ｓ１０６）と、を備えたことを特徴とする。本発明によれば、データ転送時間の短縮を図ることができる。【選択図】        図１
2007103923.tif 000002
【特許請求の範囲】
【請求項１】
回路の設計データから荷電粒子線を用いて描画するための描画データを作成する荷電粒子線描画データの作成方法において、
前記設計データに基づいて、描画する領域を複数のブロック領域に仮想分割し、仮想分割された前記複数のブロック領域のブロック領域ごとに、複数の構成要素パターンのいずれかを配置するための配置情報を含む配置情報ファイルを前記描画データの一部として作成する配置情報ファイル作成工程と、
前記設計データに基づいて、前記複数の構成要素パターンの各パターン情報を含むパターン情報ファイルを前記描画データの一部として作成するパターン情報ファイル作成工程と、
前記設計データに基づいて、前記配置情報と前記パターン情報とのリンクさせるリンク情報を含むリンク情報ファイルを前記描画データの一部として作成するリンク情報ファイル作成工程と、
を備えたことを特徴とする荷電粒子線描画データの作成方法。
【請求項２】
前記配置情報ファイルと前記リンク情報ファイルとを描画面と平行する所定の方向に向かって短冊状に仮想分割したフレーム領域ごとに作成し、前記パターン情報ファイルをフレームまたはチップごとに作成することを特徴とする請求項１記載の荷電粒子線描画データの作成方法。
【請求項３】
前記パターン情報ファイルを作成する際に、前記パターン情報ファイルに含まれる前記複数の構成要素パターンの各パターン情報は、１回ずつ格納されることを特徴とする請求項１記載の荷電粒子線描画データの作成方法。
【請求項４】
前記パターン情報ファイル作成工程において、前記パターン情報ファイルに含まれる前記複数の構成要素パターンの各パターン情報は、１回ずつ格納され、
前記荷電粒子線描画データの作成方法において、さらに、作成された前記パターン情報ファイルに含まれる前記複数の構成要素パターンの各パターン情報に基づいて、前記ブロック領域ごとに配置される構成要素パターンのパターン情報をそれぞれ格納したパターン情報ファイルに再作成するパターン情報ファイル再作成工程を備えたことを特徴とする請求項１記載の荷電粒子線描画データの作成方法。
【請求項５】
前記パターン情報ファイル再作成工程において、同一の構成要素パターンが複数回配置されるブロック領域が存在する場合に、前記同一の構成要素パターンが複数回配置されるブロック領域では、同一の構成要素パターンのパターン情報を１回格納することを特徴とする請求項４記載の荷電粒子線描画データの作成方法。
【請求項６】
回路の設計データから荷電粒子線を用いて描画するための描画データを作成する荷電粒子線描画データの作成方法において、
前記設計データに基づいて、描画する領域を複数のブロック領域に仮想分割し、仮想分割された前記複数のブロック領域のブロック領域ごとに複数の構成要素パターンのいずれかを配置するための配置情報を集めた第１のデータ群を前記描画データの一部として作成し、
前記設計データに基づいて、前記複数の構成要素パターンの各パターン情報を集めた第２のデータ群を前記描画データの一部として作成し、
前記設計データに基づいて、前記配置情報と前記パターン情報とのリンクさせるリンク情報を集めた第３のデータ群を前記描画データの一部として作成し、
前記第１のデータ群と第２のデータ群と第３のデータ群とを連結させたデータファイルを作成することを特徴とする荷電粒子線描画データの作成方法。
【請求項７】
複数の構成要素パターンの各パターン情報が１回ずつ格納されたパターン情報ファイルを含む荷電粒子線描画データを入力し、
前記パターン情報ファイルに含まれる前記複数の構成要素パターンの各パターン情報に基づいて、描画する領域を複数のブロック領域に仮想分割し、仮想分割された前記複数のブロック領域のブロック領域ごとに配置される構成要素パターンのパターン情報をそれぞれ格納したパターン情報ファイルを再作成することを特徴とする荷電粒子線描画データの変換方法。
【請求項８】
複数の構成要素パターンの各パターン情報が１回ずつ格納されたパターン情報ファイルを含む荷電粒子線描画データを入力し、
前記パターン情報ファイルに含まれる前記複数の構成要素パターンの各パターン情報に基づいて、描画する領域を複数のブロック領域に仮想分割し、複数のブロック領域でブロック群領域を構成し、前記ブロック群領域内に配置される構成要素パターンのパターン情報をそれぞれグループ化してグループ毎に格納したパターン情報ファイルを再作成することを特徴とする荷電粒子線描画データの変換方法。
【請求項９】
荷電粒子線を用いて描画するための描画データを入力する入力工程と、
前記描画データに含まれる複数の構成要素パターンのパターン情報のうち、描画する領域中で複数回用いられる構成要素パターンのパターン情報を描画装置内で用いるための装置内フォーマットのデータに変換する第１の装置内フォーマット変換工程と、
変換された前記描画装置内フォーマットデータを記憶装置に記憶する記憶工程と、
描画する領域を複数のブロック領域に仮想分割し、仮想分割された前記複数のブロック領域のブロック領域ごとに各ブロック領域に配置される構成要素パターンのパターン情報について、既に前記装置内フォーマットのデータに変換されたパターン情報が含まれる場合には前記記憶装置から前記既に変換されたパターン情報を読み出し、それ以外のパターン情報を前記装置内フォーマットのデータに変換する第２の装置内フォーマット変換工程と、
を備えたことを特徴とする荷電粒子線描画データの変換方法。
【請求項１０】
前記荷電粒子線描画データの変換方法において、さらに、前記描画データに含まれる複数の構成要素パターンと、各構成要素パターンが描画する領域中で用いられる回数とを対応させた対応テーブルを作成する対応テーブル作成工程を備え、
前記第１の装置内フォーマット変換工程において、変換するための構成要素パターンのパターン情報を前記対応テーブルに基づいて識別することを特徴とする請求項８記載の荷電粒子線描画データの変換方法。
【請求項１１】
複数の構成要素パターンのいずれかを配置するための配置情報を集めた第１のデータ群と、前記複数の構成要素パターンの各パターン情報を集めた第２のデータ群と、前記配置情報と前記パターン情報とのリンクさせるリンク情報を集めた第３のデータ群とを含む描画データを入力し、
第１と第２と第３のデータ群に基づいて前記描画データを描画装置内で用いるための装置内フォーマットのデータに変換し、
前記装置内フォーマットのデータに基づいて、試料に所定のパターンを描画することを特徴とする荷電粒子線描画方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、荷電粒子線描画データの作成方法、荷電粒子線描画データの変換方法及び荷電粒子線描画方法に係り、特に、電子線描画装置に用いられる描画データの作成方法と電子線描画装置内で処理される描画データの変換方法に関する。
【背景技術】
【０００２】
半導体デバイスの微細化の進展を担うリソグラフィ技術は半導体製造プロセスのなかでも唯一パターンを生成する極めて重要なプロセスである。近年、ＬＳＩの高集積化に伴い、半導体デバイスに要求される回路線幅は年々微細化されてきている。これらの半導体デバイスへ所望の回路パターンを形成するためには、高精度の原画パターン（レチクル或いはマスクともいう。）が必要となる。ここで、電子線（電子ビーム）描画技術は本質的に優れた解像性を有しており、高精度の原画パターンの生産に用いられる。
【０００３】
図２０は、可変成形型電子線描画装置の動作を説明するための概念図である。
可変成形型電子線描画装置（ＥＢ（Ｅｌｅｃｔｒｏｎ  ｂｅａｍ）描画装置）における第１のアパーチャ４１０には、電子線４４２を成形するための矩形例えば長方形の開口４１１が形成されている。また、第２のアパーチャ４２０には、第１のアパーチャ４１０の開口４１１を通過した電子線４４２を所望の矩形形状に成形するための可変成形用開口４２１が形成されている。荷電粒子ソース４３０から照射され、第１のアパーチャ４１０の開口４１１を通過した電子線４４２は、偏向器により偏向され、第２のアパーチャ４２０の可変成形用開口４２１の一部を通過して、所定の一方向（例えば、Ｘ方向とする）に連続的に移動するステージ上に搭載された試料に照射される。すなわち、第１のアパーチャ４１０の開口４１１と第２のアパーチャ４２０の可変成形用開口４２１との両方を通過できる矩形形状が、Ｘ方向に連続的に移動するステージ上に搭載された試料４４０の描画領域に描画される。第１のアパーチャ４１０の開口４１１と第２のアパーチャ４２０の可変成形用開口４２１との両方を通過させ、任意形状を作成する方式を可変成形方式という。
【０００４】
かかる電子ビーム描画を行なうにあたり、まず、半導体集積回路のレイアウトが設計され、レイアウトデータ（設計データ）が生成される。そして、かかるレイアウトデータが変換され、電子線描画装置に入力される描画データが生成される。そして、描画データに基づいて、さらに、電子線描画装置内のフォーマットのデータに変換されて描画される。
【０００５】
ここで、データ量を低減することを目的として、基本パターンデータとかかる基本パターンデータを配置する配置情報とを組みとした情報が１つのデータファイルに一続きに羅列された描画データを作成する技術についての記載が文献に開示されている（例えば、特許文献１参照）。
【特許文献１】特開平５−２９２０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＬＳＩの高集積化に伴って電子線描画装置が処理するデータ量が膨大なものとなっているためデータ量の圧縮が求められている。従来、設計データを描画データに変換する際には変換対象となる全図形について逐一描画データへの変換が行なわれていたが、これでは描画データ作成にかかる処理時間が膨大なものとなってしまうといった問題があった。また、作成された描画データを電子線描画装置に転送するだけでも膨大な処理時間が必要になるといった問題もあった。
【０００７】
ここで、上記特開平５−２９２０２号公報に記載されている描画データのように基本パターンデータと配置情報とを組みとした情報として作成し、１つの基本パターンデータに対して複数の配置情報を一続きに定義することによってデータ量低減を図ることができるが、すなわち、配置情報とパターン情報とがそれぞれ混在した状態で１つのデータファイルに一続きに羅列しているため、データの自由度が低く配置情報の再構成などができないといった問題が残る。
【０００８】
本発明は、かかる問題点を克服し、処理効率の優れた描画データを作成する手法を提供すると共に、処理効率の優れた描画データの変換手法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様の荷電粒子線描画データの作成方法は、
回路の設計データから荷電粒子線を用いて描画するための描画データを作成する荷電粒子線描画データの作成方法において、
設計データに基づいて、描画する領域を複数のブロック領域に仮想分割し、仮想分割された複数のブロック領域のブロック領域ごとに、複数の構成要素パターンのいずれかを配置するための配置情報を含む配置情報ファイルを前記描画データの一部として作成する配置情報ファイル作成工程と、
設計データに基づいて、複数の構成要素パターンの各パターン情報を含むパターン情報ファイルを前記描画データの一部として作成するパターン情報ファイル作成工程と、
設計データに基づいて、配置情報とパターン情報とのリンクさせるリンク情報を含むリンク情報ファイルを前記描画データの一部として作成するリンク情報ファイル作成工程と、
を備えたことを特徴とする。
【００１０】
荷電粒子線描画データとして、配置情報とパターン情報とを別々のファイルに作成することにより、配置位置ごとに逐一パターン情報を配置した描画データを作成する必要を無くすことができる。その結果、もっとも膨大なデータ量となるパターン情報のデータ量を低減することができ、全体としてのデータ量の低減を図ることができる。さらに、別々のファイルに作成することにより、配置情報の再構成も行ない易くすることができる。
【００１１】
また、ブロック領域は、描画面と平行する所定の方向に向かって短冊状に仮想分割したフレーム領域内の領域となる。そして、そのブロック領域は、フレーム領域を所定の大きさの領域に分割した領域を用いると好適である。
【００１２】
また、パターン情報としては、セルパターン情報を含むと好適である。そして、配置情報としては、構成要素パターンの配置座標とリンク情報のインデックス情報とを含むと好適である。
【００１３】
また、配置情報ファイルとパターン情報ファイルとリンク情報ファイルを描画面と平行する所定の方向に向かって短冊状に仮想分割したフレーム領域ごとに作成すると好適である。或いは、配置情報ファイルとリンク情報ファイルとを描画面と平行する所定の方向に向かって短冊状に仮想分割したフレーム領域ごとに作成し、パターン情報ファイルをフレームまたはチップごとに作成してもよい。
【００１４】
そして、パターン情報ファイルを作成する際に、パターン情報ファイルに含まれる複数の構成要素パターンの各パターン情報は、１回ずつ格納されると好適である。
【００１５】
このように、本発明におけるパターン情報ファイル作成工程において、パターン情報ファイルに含まれる複数の構成要素パターンの各パターン情報は、１回ずつ格納され、
荷電粒子線描画データの作成方法において、さらに、作成された前記パターン情報ファイルに含まれる複数の構成要素パターンの各パターン情報に基づいて、各ブロック領域ごとに配置される構成要素パターンのパターン情報をそれぞれ格納したパターン情報ファイルに再作成するパターン情報ファイル再作成工程を備えたことを特徴とする。
【００１６】
まず、１回ずつ配置されたパターン情報を作成することでもっとも膨大なデータ量となるパターン情報のデータ量を低減することができる。そして、かかる状態で例えば描画装置にデータ転送すれば、データ転送時間を短くすることができる。そして、描画装置内においてブロック領域ごとに配置される構成要素パターンのパターン情報をそれぞれ格納したパターン情報ファイルに再作成することにより、ブロック内のパターン情報を描画装置内で用いるための装置内フォーマットのデータに変換する場合に、１つのパターン情報を異なるブロックから同時に参照する必要がないため各ブロックを並列処理することができる。
【００１７】
さらに、本発明におけるパターン情報ファイル再作成工程において、同一の構成要素パターンが複数回配置されるブロック領域が存在する場合に、同一の構成要素パターンが複数回配置されるブロック領域では、同一の構成要素パターンのパターン情報を１回格納することを特徴とする。
【００１８】
同一の構成要素パターンが複数回配置されるブロック領域では、同一の構成要素パターンのパターン情報を１回格納することにより、配置される回数分だけパターン情報を配置する場合よりデータ量を低減することができる。
【００１９】
また、本発明の他の態様の荷電粒子線描画データの作成方法は、
回路の設計データから荷電粒子線を用いて描画するための描画データを作成する荷電粒子線描画データの作成方法において、
設計データに基づいて、描画する領域を複数のブロック領域に仮想分割し、仮想分割された複数のブロック領域のブロック領域ごとに複数の構成要素パターンのいずれかを配置するための配置情報を集めた第１のデータ群を前記描画データの一部として作成し、
設計データに基づいて、複数の構成要素パターンの各パターン情報を集めた第２のデータ群を描画データの一部として作成し、
設計データに基づいて、配置情報と前記パターン情報とのリンクさせるリンク情報を集めた第３のデータ群を描画データの一部として作成し、
第１のデータ群と第２のデータ群と第３のデータ群とを連結させたデータファイルを作成することを特徴とする。
【００２０】
また、本発明の一態様の荷電粒子線描画データの変換方法は、
複数の構成要素パターンの各パターン情報が１回ずつ格納されたパターン情報ファイルを含む荷電粒子線描画データを入力し、
パターン情報ファイルに含まれる複数の構成要素パターンの各パターン情報に基づいて、描画する領域を複数のブロック領域に仮想分割し、仮想分割された複数のブロック領域のブロック領域ごとに配置される構成要素パターンのパターン情報をそれぞれ格納したパターン情報ファイルを再作成することを特徴とする。
【００２１】
そして、パターン情報ファイルを再作成する際に、同一の構成要素パターンが複数回配置されるブロック領域が存在する場合に、同一の構成要素パターンが複数回配置されるブロック領域では、同一の構成要素パターンのパターン情報を１回格納すると好適である。
【００２２】
そして、荷電粒子線描画データの変換方法は、さらに、複数のブロック領域のブロック領域ごとに各ブロック領域に配置される構成要素パターンのパターン情報を描画装置内で用いるための装置内フォーマットのデータに変換する。
【００２３】
或いは、本発明の他の態様の荷電粒子線描画データの変換方法は、
複数の構成要素パターンの各パターン情報が１回ずつ格納されたパターン情報ファイルを含む荷電粒子線描画データを入力し、
パターン情報ファイルに含まれる複数の構成要素パターンの各パターン情報に基づいて、描画する領域を複数のブロック領域に仮想分割し、複数のブロック領域でブロック群領域を構成し、ブロック群領域内に配置される構成要素パターンのパターン情報をそれぞれグループ化してグループ毎に格納したパターン情報ファイルを再作成するようにしても好適である。
【００２４】
また、本発明の他の態様の荷電粒子線描画データの変換方法は、
荷電粒子線を用いて描画するための描画データを入力する入力工程と、
描画データに含まれる複数の構成要素パターンのパターン情報のうち、描画する領域中で複数回用いられる構成要素パターンのパターン情報を描画装置内で用いるための装置内フォーマットのデータに変換する第１の装置内フォーマット変換工程と、
変換された描画装置内フォーマットデータを記憶装置に記憶する記憶工程と、
描画する領域を複数のブロック領域に仮想分割し、仮想分割された前記複数のブロック領域のブロック領域ごとに各ブロック領域に配置される構成要素パターンのパターン情報について、既に前記装置内フォーマットのデータに変換されたパターン情報が含まれる場合には前記記憶装置から前記既に変換されたパターン情報を読み出し、それ以外のパターン情報を前記装置内フォーマットのデータに変換する第２の装置内フォーマット変換工程と、
を備えたことを特徴とする。
【００２５】
描画する領域中で複数回用いられる構成要素パターンのパターン情報を描画装置内で用いるための装置内フォーマットのデータに変換して、記憶装置に記憶することにより、第２の装置内フォーマット変換工程において、記憶装置から読出すことで変換処理時間の短縮を図ることができる。
【００２６】
また、本発明における荷電粒子線描画データの変換方法において、さらに、描画データに含まれる複数の構成要素パターンと、各構成要素パターンが描画する領域中で用いられる回数とを対応させた対応テーブルを作成する対応テーブル作成工程を備え、
第１の装置内フォーマット変換工程において、変換するための構成要素パターンのパターン情報を前記対応テーブルに基づいて識別することを特徴とする。
【００２７】
対応テーブルを作成することにより、変換するための構成要素パターンのパターン情報を対応テーブルに基づいて識別することができる。そして、識別したパターン情報だけを装置内フォーマットのデータへの変換処理を行なうことができる。それ以外のパターン情報は、第２の装置内フォーマット変換工程において各ブロック領域を並列処理する際に処理されるようにすれば処理時間の短縮を図ることができる。
【００２８】
また、本発明の一態様の荷電粒子線描画方法は、
複数の構成要素パターンのいずれかを配置するための配置情報を集めた第１のデータ群と、複数の構成要素パターンの各パターン情報を集めた第２のデータ群と、配置情報とパターン情報とのリンクさせるリンク情報を集めた第３のデータ群とを含む描画データを入力し、
第１と第２と第３のデータ群に基づいて描画データを描画装置内で用いるための装置内フォーマットのデータに変換し、
装置内フォーマットのデータに基づいて、試料に所定のパターンを描画することを特徴とする。
【００２９】
また、上述した荷電粒子線には、電子線を含まれる。
【発明の効果】
【００３０】
本発明によれば、配置情報の再構成を可能にしながら描画データのデータ量を低減することができる。その結果、データ転送時間の短縮を図ることができる。さらに、データ変換処理時間の短縮を図ることができる。
【発明を実施するための最良の形態】
【００３１】
以下、実施の形態では、荷電粒子線（荷電粒子ビーム）の一例として、電子線（電子ビーム）を用いた構成について説明する。但し、荷電粒子線は、電子線に限るものではなく、イオン線等の荷電粒子を用いたビームでも構わない。
【００３２】
実施の形態１．
設計データが持つ階層構造を利用してデータ変換を行ない、階層的なフォーマットの描画データに出力することで、変換時間の短縮と描画データ量の圧縮を可能とすることができる。他方、描画装置内部では、入力した描画データをさらに加工する処理が行なわれ、最終的には、ほぼフラットなデータ構造にする。ここで、階層展開に伴う処理効率の低減を抑えるためにはできるだけ後段で展開することが望ましい。そこで、本実施の形態１では、階層的でありながら高効率の並列処理を行なうデータ処理手法について説明する。
【００３３】
図１は、実施の形態１における電子線描画データの作成方法と電子線描画データの変換方法との要部工程を示すフローチャート図である。
図１に示すように、設計データ１０を描画データ作成装置にて変換して描画データ１２を作成する。そして、作成された描画データ１２を電子線描画装置内に入力して装置内部データ１４に変換する。図１において、電子線描画データの作成方法は、配置情報ファイル作成工程の一例となるセル配置情報ファイル作成工程（Ｓ１０２）と、パターン情報ファイル作成工程の一例となるセルパターン情報ファイル作成工程（Ｓ１０４）と、リンク情報ファイル作成工程（Ｓ１０６）という一連の工程を実施する。そして、電子線描画データの変換方法は、入力工程（Ｓ１０８）と、ローカライズ処理工程（Ｓ１１０）と、装置内フォーマット変換工程（Ｓ１１２）という一連の工程を実施する。
【００３４】
図２は、描画装置の要部構成の一例を示す概念図である。
図２において、描画装置の一例となる可変成形型ＥＢ描画装置１００は、描画部１５０と制御部１６０を備えている。制御部１６０は、制御回路１１０、描画データ処理回路１２０を備えている。描画部１５０は、電子鏡筒１０２、ＸＹステージ１０５、電子銃２０１、照明レンズ２０２、第１のアパーチャ２０３、投影レンズ２０４、偏向器２０５、第２のアパーチャ２０６、対物レンズ２０７、偏向器２０８、ファラデーカップ２０９を有している。図２では、本実施の形態１を説明する上で必要な構成部分以外については記載を省略している。可変成形型ＥＢ描画装置１００にとって、通常、必要なその他の構成が含まれることは言うまでもない。
【００３５】
また、描画データ作成装置３００において、描画データ１２を作成し、描画データ処理回路１２０に出力する。そして、描画データ処理回路１２０は、入力した描画データ１２を装置内部データ１４に変換して、かかる装置内部データ１４に沿って、制御回路１１０により描画部１５０が制御され、試料に所望する図形パターンが描画される。
【００３６】
電子銃２０１から出た電子ビーム２００は、照明レンズ２０２により矩形、例えば長方形の穴を持つ第１のアパーチャ２０３全体を照明する。ここで、電子ビーム２００をまず正方形に成形する。そして、第１のアパーチャ２０３を通過した第１のアパーチャ像の電子ビーム２００は、投影レンズ２０４により第２のアパーチャ２０６上に投影される。かかる第２のアパーチャ２０６上での第１のアパーチャ像の位置は、偏向器２０５によって制御され、ビーム形状と寸法を変化させることができる。そして、第２のアパーチャ２０６を通過した第２のアパーチャ像の電子ビーム２００は、対物レンズ２０７により焦点を合わせ、偏向器２０８により偏向されて、移動可能に配置されたＸＹステージ１０５上の試料１０１の所望する位置に照射される。また、ビーム強度等はファラデーカップ２０９に電子ビーム２００を照射して測定することができる。
【００３７】
図３は、描画データ作成装置の主要構成を示すブロック図である。
図３において、描画データ作成装置３００は、セル配置情報ファイル作成回路３１０、セルパターン情報ファイル作成回路３２０、リンク情報ファイル作成回路３３０を備えている。図３では、本実施の形態１を説明する上で必要な構成部分以外については記載を省略している。描画データ作成装置３００にとって、通常、必要なその他の構成が含まれることは言うまでもない。例えば、入出力手段等の図示は省略している。
【００３８】
図４は、データの階層構造の一例を示す図である。
設計データ１０では、チップ上に複数のセルが配置され、そして、各セルには、かかるセルを構成するパターンとなる図形が配置されている。そして、描画データ１２では、図４に示すように、描画領域が、チップの層、チップ領域を描画面と平行するある方向例えばｙ方向に向かって短冊状に分割したフレームの層、フレーム領域を所定の大きさの領域に分割したブロックの層、上述したセルの層、かかるセルを構成するパターンとなる図形の層といった一連の複数の内部構成単位ごとに階層化されている。そして、装置内部データ１４は、さらに、クラスタの層を内部構成単位として有している。図４では、階層数が多い装置内部データ１４を一例として記載している。尚、ここではフレームについてチップ領域をｙ方向（所定の方向）に向かって短冊状に分割した領域としてあるが、これは一例であり、描画面と平行しｙ方向と直交するｘ方向に分割する場合もありうる。
【００３９】
半導体集積回路を製造するにあたって、まず、半導体集積回路のレイアウトが設計され、設計データ１０が生成される。次に、設計データ１０が描画データ作成装置３００により変換され、電子線描画装置の一例である可変成形型ＥＢ描画装置１００において用いられる描画データ１２が生成される。かかる描画データ１２が可変成形型ＥＢ描画装置１００に入力されると、描画データ処理回路１２０において、装置内フォーマットに変換され、装置内部データ１４が生成され、描画装置がマスク等の試料にデータに含まれる図形パターンを電子線で描画することになる。
【００４０】
図５は、セル配置の一例を示す図である。
例えば、あるフレームの一部の各ブロックに図５に示すようなセルＡ、セルＢ、セルＣが配置されているとする。具体的に言えば、各ブロックの位置を座標で示し、ブロック（０，０）には、座標Ｐ１にセルＡが、座標Ｐ２にセルＣが配置されている。どのブロックに配置されるかについてはセルの基準点の位置により決めればよい。ブロック（０，１）には、座標Ｐ３にセルＣが、座標Ｐ４にセルＡが配置されている。ブロック（１，０）には、座標Ｐ５にセルＢが、座標Ｐ６にもセルＢが配置されている。ブロック（１，１）には、座標Ｐ７にセルＣが配置されている。
【００４１】
Ｓ（ステップ）１０２において、セル配置情報ファイル作成工程として、設計データ１０が描画データ作成装置３００に入力されると、セル配置情報ファイル作成回路３１０は、設計データ１０に基づいて、セル配置情報ファイルを作成する。
【００４２】
図６は、セル配置情報ファイルとリンク情報ファイルとセルパターン情報ファイルの一例を対応関係と共に示す図である。
図６（ａ）に示すように、セル配置情報ファイルには、描画する領域を複数のブロック領域に仮想分割した前記複数のブロック領域の各ブロック領域ごとに、複数の構成要素パターンであるセルＡ〜Ｃのいずれかを配置するための配置情報が含まれている。セル配置情報は、セルの基準点の配置位置を示す座標等で示される。ここでは、セル配置情報ファイルのファイルヘッダに続き、ブロック（０，０）ヘッダ、ブロック（０，０）内に配置されたセル配置情報Ｌ１、セル配置情報Ｌ２、ブロック（０，１）ヘッダ、ブロック（０，１）内に配置されたセル配置情報Ｌ３、セル配置情報Ｌ４、ブロック（１，０）ヘッダ、ブロック（１，０）内に配置されたセル配置情報Ｌ５、セル配置情報Ｌ６、ブロック（１，１）ヘッダ、ブロック（１，１）内に配置されたセル配置情報Ｌ７が格納されている。
【００４３】
図７は、セル配置情報の一例を示す図である。
各セル配置情報Ｌｎには、セル配置座標Ｐｎ（Ｘｎ，Ｙｎ）、リンク情報インデックス（Ｋｎ）が含まれている。かかるデータにより、セル配置情報ファイルでは、各ブロックに配置されるセルの位置を表す座標、そして後述するセルパターン情報へとリンクさせるための情報を把握することができる。
【００４４】
Ｓ（ステップ）１０４において、セルパターン情報ファイル作成工程として、設計データ１０が描画データ作成装置３００に入力されると、セルパターン情報ファイル作成回路３２０は、設計データ１０に基づいて、セルパターン情報ファイルを作成する。
図６（ｃ）に示すように、セルパターン情報ファイルには、前記複数の構成要素パターンであるセルＡ〜Ｃの各パターン情報が含まれている。ここでは、セルパターン情報ファイルのファイルヘッダに続き、パターンデータセグメント１ヘッダ、セルＡのパターンデータを示すセルパターンデータＡ、セルＢのパターンデータを示すセルパターンデータＢ、セルＣのパターンデータを示すセルパターンデータＣが順に１回ずつ格納されている。セルパターンデータには、セルパターンを構成するデータ量が大きい図形データ等が含まれる。図５に示すようなレイアウトでセルが配置された場合、セルパターンデータＡは、セル配置情報Ｌ１とＬ４とで必要となり、セルパターンデータＢは、セル配置情報Ｌ５とＬ６とで必要となり、セルパターンデータＣは、セル配置情報Ｌ２とＬ３とＬ７とで必要となる。それぞれの配置ごとにセルパターンデータを何度も繰り返し記載するとデータ量が膨大なものになるが、特に、データ量が大きくなるセルパターンデータを何度も繰り返し記載せず、図６（ｃ）に示すように、１つのセグメントに順に１回ずつ格納することによりデータ量の圧縮を図ることができる。
【００４５】
Ｓ（ステップ）１０６において、リンク情報ファイル作成工程として、設計データ１０が描画データ作成装置３００に入力されると、リンク情報ファイル作成回路３３０は、設計データ１０に基づいて、リンク情報ファイルを作成する。
【００４６】
図８は、リンク情報ファイルの一例を示す図である。
図８に示すように、リンク情報ファイルには、前記セル配置情報と前記セルパターン情報とをリンクさせるリンク情報が含まれる。ここでは、リンク情報ファイルのファイルヘッダに続き、各セルパターンデータに対応してセルパターン情報ファイル内でのパターンデータセグメントの先頭のアドレスとそのパターンデータセグメント内でのセルパターンデータの先頭アドレスとを一組とするリンク情報が複数格納されている。例えば、図６Ｂに示すように、セル配置情報Ｌ１からリンク情報ｋ１を通してセルＡが参照される。セルパターンデータＡの属するパターンデータセグメントのアドレスとセルパターンデータＡのアドレスの組みがリンクファイル内で何番目に格納されたかを示すインデックスの値を、図７に示すセル配置情報Ｌｎ（ここではｎ＝１）にリンク情報インデックスＫｍ（ここではｍ＝１）として格納する。ここではパターン情報ファイルにおいてパターンデータセグメントが一つしかないため、全てのリンク情報で同一のパターンデータセグメントアドレスの値が格納されることになり、冗長であるが、後段のローカライズ処理後のデータを同フォーマットで格納するためには各リンク情報にパターンデータセグメントアドレスを格納する構造が必要である。
【００４７】
以上のように、描画データ作成装置３００において、描画データ１２の一部として、セル配置情報ファイルとセルパターン情報ファイルとリンク情報ファイルとを作成することで、データ量を圧縮しながら効率良くデータを読みに行くことができる描画データ１２を作成することができる。
【００４８】
以上のように、電子線描画データとして、配置情報とパターン情報とを別々のファイルに作成することにより、配置位置ごとに逐一パターン情報を配置した描画データを作成する必要を無くすことができる。その結果、もっとも膨大なデータ量となるパターン情報のデータ量を低減することができ、全体としてのデータ量の低減を図ることができる。尚、ここでは、セル配置情報（第１のデータ群）、セルパターン情報（第２のデータ群）、リンク情報（第３のデータ群）をそれぞれ個別のファイルで出力する形式を説明したが、ファイルの作成方式はこれに限らない。たとえば、これら３つが連結された形の１ファイルで出力することも可能である。また、それぞれの情報ファイルがフレームごとに１つずつ作成してもよいし、その他の作成方法でもよい。例えば、セル配置情報ファイルとリンク情報ファイルをフレームごとに作成し、セルパターン情報ファイルは一チップで一ファイル作成することも可能である。この場合、異なるフレームで同じパターンを繰り返している場合、セルパターン情報を全フレームで共有することになるためデータ量の圧縮により効果的である。
【００４９】
また、描画装置では、近接効果補正等を行なうにあたって、隣り合うチップからの影響を考慮する必要から複数のチップを１つにまとめてセルを特定の領域に振り分けるチップマージ処理を行なうことが一般的である。ここで、チップマージ処理といった配置情報の再構成処理を行なうにあたり、セル配置情報とセルパターン情報とが混在したデータファイルでは、配置情報の再構成処理を行なうことが困難、或いは処理時間が長くなってしまう。しかしながら、本実施の形態のように、セル配置情報ファイルとセルパターン情報ファイルとを別のファイルとして作成することにより、配置情報の再構成を自由に行なうことができ、配置情報の再構成処理を行ない易くすることができる。
【００５０】
Ｓ１０８において、入力工程として、描画データ処理回路１２０は、描画データ作成装置３００において作成された描画データ１２を入力する。ここで、短い数値や識別子といった情報で構成可能なセル配置情報ファイルやリンク情報ファイルと比べ、上述したように、特に、データ量が大きくなるセルパターンデータを何度も繰り返し記載せず、図６（ｃ）に示すように、１つのセグメントに順に１回ずつ格納することによりデータ量の圧縮を図っているため、入力処理（データ転送処理）にかかる時間を大きく短縮することができる。
【００５１】
図９は、実施の形態１における描画データ処理回路の主要構成を示すブロック図である。
図９において、描画データ処理回路１２０は、ローカライズ処理回路１２２、装置内フォーマット変換回路１２４を備えている。装置内フォーマット変換回路１２４内には、複数のデータ変換回路１２５が配置されている。図９では、本実施の形態１を説明する上で必要な構成部分以外については記載を省略している。描画データ処理回路１２０にとって、通常、必要なその他の構成が含まれることは言うまでもない。例えば、入出力手段等の図示は省略している。
【００５２】
Ｓ１１０において、ローカライズ処理工程として、ローカライズ処理回路１２２は、入力された描画データ１２におけるセルパターン情報ファイルを前記各ブロック領域ごとに配置される構成要素パターンであるセルパターン情報をそれぞれ格納したパターン情報ファイルに再作成する。
【００５３】
図１０は、ローカライズ処理前後のセルパターン情報ファイルの一例を示す図である。
図１０（ａ）には、図６（ｂ）に示したセルパターン情報ファイルが図示されている。かかる図１０（ａ）に示すセルパターン情報ファイルは、上述したように、１つのセグメントにパターンデータを順に１回ずつ記載することによりデータ量の圧縮を図っているが、かかるファイルを図１０Ｂに示すように、ブロック領域ごとに配置されるセルパターンデータを１つのセグメントとしてまとめて（ローカライズして）、ブロック領域ごとにセルパターンデータを格納したファイルに再作成している。言い換えれば、ブロックに対応したセルパターン情報をグループ分けして定義し直している。ここでは、セルパターン情報ファイルのファイルヘッダに続き、パターンデータセグメント１ヘッダ、セルＡのパターンデータを示すセルパターンデータＡ、セルＣのパターンデータを示すセルパターンデータＣ、パターンデータセグメント２ヘッダ、セルＣのパターンデータを示すセルパターンデータＣ、セルＡのパターンデータを示すセルパターンデータＡ、パターンデータセグメント３ヘッダ、セルＢのパターンデータを示すセルパターンデータＢ、パターンデータセグメント４ヘッダ、セルＣのパターンデータを示すセルパターンデータＣが順に格納されている。
【００５４】
図１１は、セル配置情報ファイルとローカライズ処理された後のセルパターン情報ファイルとの関係を説明するための図である。
ブロック（０，０）用には、パターンデータセグメント１が、ブロック（０，１）用には、パターンデータセグメント２が、ブロック（１，０）用には、パターンデータセグメント３が、ブロック（１，１）用には、パターンデータセグメント４が、それぞれ対応している。
【００５５】
以上のように、ブロック領域ごとに配置されるセルパターンデータを１つのセグメントとしてまとめて（ローカライズして）、ブロック領域ごとにセルパターンデータを格納することで、データ量は増えることになるが、後述する装置内フォーマット変換工程において、各ブロックを並列処理することができるようになる。なお、リンク情報ファイルについてもセルパターン情報ファイルの再構成に伴ってリンクできるように内容を変更することは言うまでもない。
【００５６】
Ｓ１１２において、装置内フォーマット変換工程として、装置内フォーマット変換回路１２４は、描画データ１２を装置内フォーマットに変換して装置内部データ１４を生成する。例えば、クラスタ分割処理やショットデータ作成といった分散処置を行う。かかる場合に、１つ１つの処理を直列に順に行なっていたのでは処理時間が膨大なものとなってしまう。描画装置に入力する際の描画データ１２は、一つのパターンデータセグメント中に全セルパターンデータが格納されていたため、そのまま並列処理を行う場合には、装置内フォーマット変換回路１２４内の複数のデータ変換回路１２５それぞれが全セルパターンデータを入力とし、その中から必要なセルパターンデータを探し、読み出して、処理しなくてはならなくなる。そのため、入力処理に時間がかかり、並列処理の効率がわるくなる。前工程で、セルパターンデータをブロックに対応したセグメントにグループ分けして格納することによって、各変換回路１２５は必要な１セグメントだけを入力とすればよいため、前工程を行わなかった場合に比べ入力データ量が大幅に小さくて済み、入力処理が短縮させることができる。
【００５７】
ここで、同じブロック領域内で同じセルパターンが配置されている場合には、１つのセルパターンデータを１回格納すると好適である。複数回格納しないことで、その分データ量を圧縮する（低減する）ことができる。図１１（ｃ）に示す例では、ブロック（１，０）用のパターンデータセグメント３が相当する。ここでは、セル配置情報Ｌ５，Ｌ６で、セルパターンデータＢをそれぞれ１回ずつ計２回参照する必要があるが、パターンデータセグメント３では、セルパターンデータＢを１回格納している。
【００５８】
そして、上述したように、セル配置情報とセルパターン情報とリンク情報の各データ群に基づいて描画データを描画装置内で用いるための装置内フォーマットのデータに変換したデータに基づいて、試料に所定のパターンを描画する。
【００５９】
以上のように、本実施の形態におけるデータ構成によれば、描画装置外から描画装置にデータ転送する際には、描画データ１２にように、セルパターンデータをブロックとは無関係にチップ全体でひとまとめに定義してなるべくデータ量を低減することで転送時間を短縮させ、描画装置内では、逆に、ローカライズ処理により、セルパターンデータをいくつかのグループに分けて定義して装置内フォーマット変換を各ブロック間で並列処理して処理時間の短縮を図ることができる。
【００６０】
実施の形態２．
図１２は、実施の形態２における電子線描画データの作成方法と電子線描画データの変換方法との要部工程を示すフローチャート図である。
図１２に示すように、設計データ１０を描画データ作成装置３００にて変換して描画データ１２を作成する。そして、作成された描画データ１２を電子線描画装置内に入力して装置内部データ１４に変換する。図１２において、電子線描画データの作成方法は、配置情報ファイル作成工程の一例となるセル配置情報ファイル作成工程（Ｓ１０２）と、パターン情報ファイル作成工程の一例となるセルパターン情報ファイル作成工程（Ｓ１０４）と、リンク情報ファイル作成工程（Ｓ１０６）という一連の工程を実施する点は、実施の形態１と同様である。
そして、電子線描画データの変換方法は、入力工程（Ｓ１０８）と、ＶＢＧローカライズ処理工程（Ｓ１００２）と、装置内フォーマット変換工程（Ｓ１００４）と、装置内フォーマット変換工程内で対応テーブル作成工程（Ｓ１００６）、データ変換工程（１）（Ｓ１００８）、データ記憶工程（Ｓ１０１０）、データ変換工程（２）（Ｓ１０１２）、ローカライズ処理工程（Ｓ１０１４）という一連の工程を実施する。
また、描画装置の一例となる可変成形型ＥＢ描画装置１００の構成は、図２と同様で構わないため説明を省略する。また、描画データ作成装置３００の構成も図３と同様で構わないため説明を省略する。
【００６１】
図１３は、実施の形態２における描画データ処理回路の主要構成を示すブロック図である。
図１３において、描画データ処理回路１２０は、ＶＢＧローカライズ処理回路１２３と複数の装置内フォーマット変換回路１２４を備えている。装置内フォーマット変換回路１２４内には、対応テーブル作成回路１２６、データ変換回路（１）１２７、データ記憶装置１２８、データ変換回路（２）１２９、ローカライズ処理回路１３０が、配置されている。図１３では、本実施の形態２を説明する上で必要な構成部分以外については記載を省略している。描画データ処理回路１２０にとって、通常、必要なその他の構成が含まれることは言うまでもない。例えば、入出力手段等の図示は省略している。
【００６２】
図１４は、セル配置の一例を示す図である。
例えば、あるフレームの一部の各ブロックに図１４に示すようなセルＡ、セルＢ、セルＣ、セルＤ、セルＥ、セルＦ、セルＧ、セルＨが配置されているとする。具体的に言えば、各ブロックの位置を座標で示し、ブロック（０，０）には、Ｐ１の位置にセルＡが、Ｐ２の位置にセルＣが配置されている。どのブロックに配置されるかについてはセルの基準点の位置により決めればよいことは実施の形態１と同様である。ブロック（０，１）には、Ｐ３の位置にセルＢが、Ｐ４の位置にセルＡが配置されている。ブロック（１，０）には、Ｐ５の位置にセルＣが、Ｐ６の位置にもセルＤが配置されている。ブロック（１，１）には、Ｐ７の位置にセルＣが、Ｐ８の位置にもセルＥが配置されている。ブロック（２，０）には、Ｐ９の位置にセルＡが配置されている。ブロック（２，１）には、Ｐ１０の位置にセルＣが配置されている。ブロック（３，０）には、Ｐ１１の位置にセルＧが、Ｐ１２の位置にもセルＨが配置されている。ブロック（３，１）には、Ｐ１３の位置にセルＦが配置されている。
【００６３】
図１２におけるＳ１０２からＳ１０８の各工程は、実施の形態１で説明した内容と同様であるため説明を省略する。ただし、ここでは、セル配置が実施の形態１とは異なる例を用いて説明しているため、セル配置情報ファイルとセルパターン情報ファイルの内容が実施の形態１とは異なるので、以下、一例を説明する。
【００６４】
図１５は、実施の形態２におけるセル配置情報ファイル、リンク情報ファイルとセルパターン情報ファイルの一例を示す図である。
図１５（ａ）に示すように、セル配置情報ファイルには、描画する領域を複数のブロック領域に仮想分割した前記複数のブロック領域のブロック領域ごとに、複数の構成要素パターンであるセルＡ〜Ｈのいずれかを配置するための配置情報が含まれている。セル配置情報は、セルの基準点の位置情報等で示される。ここでは、セル配置情報ファイルのファイルヘッダに続き、ブロック（０，０）ヘッダ、ブロック（０，０）内に配置されたセル配置情報Ｌ１、セル配置情報Ｌ２、ブロック（０，１）ヘッダ、ブロック（０，１）内に配置されたセル配置情報Ｌ３、セル配置情報Ｌ４、ブロック（１，０）ヘッダ、ブロック（１，０）内に配置されたセル配置情報Ｌ５、セル配置情報Ｌ６、ブロック（１，１）ヘッダ、ブロック（１，１）内に配置されたセル配置情報Ｌ７、セル配置情報Ｌ８、ブロック（２，０）ヘッダ、ブロック（２，０）内に配置されたセル配置情報Ｌ９、ブロック（２，１）ヘッダ、ブロック（２，１）内に配置されたセル配置情報Ｌ１０、ブロック（３，０）ヘッダ、ブロック（３，０）内に配置されたセル配置情報Ｌ１１、セル配置情報Ｌ１２、ブロック（３，１）ヘッダ、ブロック（３，１）内に配置されたセル配置情報Ｌ１３が記載されている。セル配置情報の中身については、図７と同様で構わないため説明を省略する。
【００６５】
図１５（ｃ）に示すように、セルパターン情報ファイルには、前記複数の構成要素パターンであるセルＡ〜Ｈの各パターン情報が含まれている。ここでは、セルパターン情報ファイルのファイルヘッダに続き、パターンデータセグメント１ヘッダ、セルＡのパターンデータを示すセルパターンデータＡ、セルＢのパターンデータを示すセルパターンデータＢ、セルＣのパターンデータを示すセルパターンデータＣ、セルＤのパターンデータを示すセルパターンデータＤ、セルＥのパターンデータを示すセルパターンデータＥ、セルＦのパターンデータを示すセルパターンデータＦ、セルＧのパターンデータを示すセルパターンデータＧ、セルＨのパターンデータを示すセルパターンデータＨが順に１回ずつ格納されている。セルパターンデータには、セルパターンを構成するデータ量が大きい図形データ等が含まれる。図１４に示すようにセルが配置された場合、セルパターンデータＡは、セル配置情報Ｌ１と、Ｌ４とＬ９とで必要となり、セルパターンデータＢは、セル配置情報Ｌ３で必要となり、セルパターンデータＣは、セル配置情報Ｌ２とＬ５とＬ７とＬ１０とで必要となり、セルパターンデータＤは、セル配置情報Ｌ６で必要となり、セルパターンデータＥは、セル配置情報Ｌ８で必要となり、セルパターンデータＦは、セル配置情報Ｌ１３で必要となり、セルパターンデータＧは、セル配置情報Ｌ１１で必要となり、セルパターンデータＨは、セル配置情報Ｌ１２で必要となる。それぞれの配置ごとにセルパターンデータを何度も繰り返し記載するとデータ量が膨大なものになるが、特に、データ量が大きくなるセルパターンデータを何度も繰り返し記載せず、図１５（ｃ）に示すように、１つのセグメントに順に１回ずつ格納することによりデータ量の圧縮を図ることができる。セル配置情報からセルパターンデータへの参照情報は図６Ｂのようにリンク情報を介して行う。リンク情報の中身についても図８と同様で構わないため説明を省略する。
【００６６】
以上のように、描画データ作成装置３００において、描画データ１２の一部として、セル配置情報ファイルとセルパターン情報ファイルとリンク情報ファイルとを作成することで、データ量を圧縮しながら効率良くデータを読みに行くことができる描画データ１２を作成することができる。
【００６７】
ここでは、内部構成要素として、セル情報を中心として記載したが、これに限るものではなく、別の階層データを中心にデータ構成しても構わない点は実施の形態１と同様である。
【００６８】
また、本実施の形態のように、セル配置情報ファイルとセルパターン情報ファイルとを別のファイルとして作成することにより、配置情報の再構成を自由に行なうことができ、配置情報の再構成処理を行ない易くすることができる点も実施の形態１と同様である。
【００６９】
そして、図１５（ｃ）に示すように、１つのセグメントに順に１回ずつ格納することによりデータ量の圧縮を図っているため、入力処理（データ転送処理）にかかる時間を大きく短縮することができる点も実施の形態１と同様である。
【００７０】
ここで、実施の形態２では、実施の形態１のようにブロック単位ではなくＶＢＧ（仮想ブロック群）という複数ブロックで構成される単位でローカライズ処理をＳ１００２において行う。
図１６は、ＶＢＧローカライズ処理前後のセルパターン情報ファイルの一例を示す図である。
図１６（ａ）には、図１５（ｃ）に示したセルパターン情報ファイルが図示されている。図１６（ａ）に示すセルパターン情報ファイルは、上述のように、一つのセグメントにセルパターンデータが一回ずつ記載されている。このセルパターン情報ファイルに対してＶＢＧ単位でローカライズ処理を行う。ここでは、図１４のブロック（０，０）、ブロック（０，１）、ブロック（１，０）、ブロック（１，１）をひとつのＶＢＧ、ブロック（２，０）、ブロック（２，１）、ブロック（３，０）、ブロック（３，１）を別のＶＢＧとして、各ＶＢＧに対応するセルパターンデータセグメントごとにセルパターン情報をローカライズする。ＶＢＧ毎のローカライズ処理を実施したセルパターン情報ファイルを図１６（ｂ）に図示している。
【００７１】
Ｓ１００４において、このＶＢＧごとに装置内フォーマット変換回路１２４にて装置内部データへの変換処理を並列に行う。実施形態１で並列処理の効率をするためにブロックごとにローカライズしていたのと同様ここでの並列処理の処理単位であるＶＢＧごとにローカライズ処理を行うことで、並列処理の効率化を図っている。
装置内フォーマット変換回路１２４で、Ｓ１００６において、対応テーブル作成工程として、対応テーブル作成回路１２６は、一つのＶＢＧに対応するセルパターンデータセグメント内を検査して、異なるブロックから複数回参照されているセルパターンデータと、１つのブロックのみから参照されているセルパターンデータとに分ける。そして、異なるブロックから複数回参照されているセルパターンデータのセルをリファレンスセル、１つのブロックのみから参照されているセルパターンデータのセルをバリューセルとして、各セルパターンデータとそのデータの参照回数とを対応させた対応テーブルを作成する。
【００７２】
ここでは、一つ目のＶＢＧに対応するセグメントについて説明する。
図１７は、対応テーブルの一例を示す図である。
図１７において、対応テーブルでは、セルパターンデータＡが、２回参照されるリファレンスセルのパターンデータ、セルパターンデータＢが、１回参照されるバリューセルのパターンデータ、セルパターンデータＣが、３回参照されるリファレンスセルのパターンデータ、セルパターンデータＤが、１回参照されるバリューセルのパターンデータ、セルパターンデータＥが、１回参照されるバリューセルのパターンデータであることを対応させて示している。
【００７３】
Ｓ１００８において、データ変換工程（１）として、データ変換回路１２７を用いて、リファレンスセルについて、装置内フォーマットに変換する処理を行なう。例えば、クラスタ分割処理やショットデータ作成といった変換を行う。変換するための構成要素パターンのパターン情報がどれであるか、言い換えれば、どのセルパターンデータがリファレンスセルのセルパターンデータであるかの識別は、前記対応テーブルに基づいて識別することができる。
【００７４】
Ｓ１０１０において、データ記憶工程として、データ変換回路１２７は、リファレンスセルのセルパターンデータについて変換した変換後のデータを記憶装置１２８に記憶（格納）して保存する。
【００７５】
Ｓ１０１２において、データ変換工程（２）として、データ変換回路１２９は、バリューセルのセルパターンデータについて同様に装置内フォーマットに変換する処理をおこなう。
【００７６】
図１８は、実施の形態２における描画装置内の描画データ変換フローを示す図である。
図１８において、リファレンスセルのセルパターンデータであるセルパターンデータＡ，Ｃについて、まず、装置内フォーマットに変換する。図１８では、データ変換（１）として示している。そして、変換されたセルパターンデータＡ，Ｃのデータは、記憶装置にデータ格納される。そして、データ変換（２）として、バリューセルのセルパターンデータであるセルパターンデータＢ，Ｄ，Ｅについて変換処理を行う。最終のローカライズ工程Ｓ１０１４において、変換後のセルパターンデータをブロックごとにローカライズして出力する。リファレンスセルのセルパターンデータであるセルパターンデータＡ，Ｃについては、変換せずに記憶装置に格納されたデータを用いる。以上のようにして描画データ１２を装置内部データ１４に変換する。このように、描画する領域中で複数回用いられるセルパターンのパターン情報を描画装置内で用いるための装置内フォーマットのデータに変換して、記憶装置に記憶することにより、データ変換工程（２）において、記憶装置から読出すことで変換処理時間の短縮を図ることができる。
【００７７】
以上のように、階層的な描画データ１２を、有る程度の領域内で階層を維持した状態で処理することで、完全にフラットなデータを逐次すべて処理する場合に比べ、装置内部のデータ処理時間を短縮することができる。さらに、並列処理を行なうことで装置内部のデータ処理時間を大幅に短縮することができる。その結果、高スループットの描画装置用のデータ処理系を実現することができる。
【００７８】
以上の説明において、「〜回路」或いは「〜工程」と記載したものは、コンピュータで動作可能なプログラムにより構成することができる。或いは、ソフトウェアとなるプログラムだけではなく、ハードウェアとソフトウェアとの組合せにより実施させても構わない。或いは、ファームウェアとの組合せでも構わない。また、プログラムにより構成される場合、プログラムは、磁気ディスク装置、磁気テープ装置、ＦＤ、或いはＲＯＭ（リードオンリメモリ）等の記録媒体に記録される。
【００７９】
図１９は、プログラムにより構成する場合のハードウェア構成の一例を示すブロック図である。
コンピュータとなるＣＰＵ５０は、バス７４を介して、ＲＡＭ（ランダムアクセスメモリ）５２、ＲＯＭ５４、磁気ディスク（ＨＤ）装置６２、キーボード（Ｋ／Ｂ）５６、マウス５８、外部インターフェース（Ｉ／Ｆ）６０、モニタ６４、プリンタ６６、ＦＤ６８、ＤＶＤ７０、ＣＤ７２に接続されている。ここで、ＲＡＭ（ランダムアクセスメモリ）５２、ＲＯＭ５４、磁気ディスク（ＨＤ）装置６２、ＦＤ６８、ＤＶＤ７０、ＣＤ７２は、記憶装置の一例である。キーボード（Ｋ／Ｂ）５６、マウス５８、外部インターフェース（Ｉ／Ｆ）６０、ＦＤ６８、ＤＶＤ７０、ＣＤ７２は、入力手段の一例である。外部インターフェース（Ｉ／Ｆ）６０、モニタ６４、プリンタ６６、ＦＤ６８、ＤＶＤ７０、ＣＤ７２は、出力手段の一例である。
【００８０】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、各実施の形態では、内部構成要素として、セル情報を中心として記載したが、これに限るものではなく、別の階層データを中心にデータ構成しても構わない。また、各実施の形態では、配置情報とパターン情報とをリンク情報ファイルにおけるリンク情報によりリンクさせているが、これに限るものではない。配置情報に配置されるべきパターン情報が得られる手段であればよい。例えば、配置情報に所望するパターン情報へとアクセスするための識別子（例えば、パターン情報のアドレス）が格納されていてもよい。
【００８１】
また、装置構成や制御手法等、本発明の説明に直接必要しない部分等については記載を省略したが、必要とされる装置構成や制御手法を適宜選択して用いることができる。例えば、可変成形型ＥＢ描画装置１００を制御する制御部構成については、記載を省略したが、必要とされる制御部構成を適宜選択して用いることは言うまでもない。
【００８２】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての電子線描画データの作成方法、電子線描画データの変換方法、及びそれらの装置は、本発明の範囲に包含される。
【図面の簡単な説明】
【００８３】
【図１】実施の形態１における電子線描画データの作成方法と電子線描画データの変換方法との要部工程を示すフローチャート図である。
【図２】描画装置の要部構成の一例を示す概念図である。
【図３】描画データ作成装置の主要構成を示すブロック図である。
【図４】データの階層構造の一例を示す図である。
【図５】セル配置の一例を示す図である。
【図６】セル配置情報ファイルとリンク情報ファイルとセルパターン情報ファイルの一例を対応関係と共に示す図である。
【図７】セル配置情報の一例を示す図である。
【図８】リンク情報ファイルの一例を示す図である。
【図９】実施の形態１における描画データ処理回路の主要構成を示すブロック図である。
【図１０】実施の形態１のローカライズ処理前後のセルパターン情報ファイルの一例を示す図である。
【図１１】セル配置情報ファイルとローカライズ処理された後のセルパターン情報ファイルとの関係を説明するための図である。
【図１２】実施の形態２における電子線描画データの作成方法と電子線描画データの変換方法との要部工程を示すフローチャート図である。
【図１３】実施の形態２における描画データ処理回路の主要構成を示すブロック図である。
【図１４】セル配置の一例を示す図である。
【図１５】実施の形態２におけるセル配置情報ファイルとセルパターン情報ファイルの一例を示す図である。
【図１６】実施の形態２におけるローカライズ処理前後のセルパターン情報ファイルの一例を示す図である。
【図１７】対応テーブルの一例を示す図である。
【図１８】実施の形態２における描画装置内の描画データ変換フローを示す図である。
【図１９】プログラムにより構成する場合のハードウェア構成の一例を示すブロック図である。
【図２０】可変成形型電子線描画装置の動作を説明するための概念図である。
【符号の説明】
【００８４】
１０  設計データ
１２  描画データ
１４  装置内部データ
５０  ＣＰＵ
５２  ＲＡＭ
５４  ＲＯＭ
５６  Ｋ／Ｂ
５８  マウス
６０  Ｉ／Ｆ
６２  ＨＤ装置
６４  モニタ
６６  プリンタ
６８  ＦＤ
７０  ＤＶＤ
７２  ＣＤ
７４  バス
１００  可変成形型ＥＢ描画装置
１０１，４４０  試料
１０２  電子鏡筒
１０５  ＸＹステージ
１１０  制御回路
１２０  描画データ処理回路
１２２，１３０  ローカライズ処理回路
１２３  ＶＢＧローカライズ処理回路
１２４，１３０  装置内フォーマット変換回路
１２５，１３１  データ変換回路
１２６  対応テーブル作成回路
１２７  データ変換回路（１）
１２８  データ記憶装置
１２９  データ変換回路（２）
１５０  描画部
１６０  制御部
２００  電子ビーム
２０１  電子銃
２０２  照明レンズ
２０３，４１０  第１のアパーチャ
２０６，４２０  第２のアパーチャ
２０４  投影レンズ
２０５，２０８  偏向器
２０７  対物レンズ
２０９  ファラデーカップ
３００  描画データ作成装置
３１０  セル配置情報ファイル作成回路
３２０  セルパターン情報ファイル作成回路
３３０  リンク情報ファイル作成回路
４１１  開口
４２１  可変成形開口
４３０  荷電粒子ソース
４４２  電子線
【図１】
2007103923.tif 000003
【図２】
2007103923.tif 000004
【図３】
2007103923.tif 000005
【図４】
2007103923.tif 000006
【図５】
2007103923.tif 000007
【図６】
2007103923.tif 000008
【図７】
2007103923.tif 000009
【図８】
2007103923.tif 000010
【図９】
2007103923.tif 000011
【図１０】
2007103923.tif 000012
【図１１】
2007103923.tif 000013
【図１２】
2007103923.tif 000014
【図１３】
2007103923.tif 000015
【図１４】
2007103923.tif 000016
【図１５】
2007103923.tif 000017
【図１６】
2007103923.tif 000018
【図１７】
2007103923.tif 000019
【図１８】
2007103923.tif 000020
【図１９】
2007103923.tif 000021
【図２０】
2007103923.tif 000022