(57)【要約】【課題】  本発明は、エミッタ拡散領域、ベースコンタクト領域、及びコレクタコンタクト領域を有する保護素子と、コレクタコンタクト領域と電気的に接続されるボンディングパッドとを備えた半導体装置に関し、半導体装置の小型化を図ることを課題とする。【解決手段】  保護素子１４の形成領域に対応するＮ型エピタキシャル層１２と、ボンディングパッド２２の形成領域に対応するＮ型エピタキシャル層１２とを分離することなく、保護素子１４及びボンディングパッド２２の形成領域に対応するＮ型エピタキシャル層１２を連続して囲むようにＰ型アイソレーション領域１６を設けた。【選択図】  図１
2007103420.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板上に形成されたＮ型エピタキシャル層と、該Ｎ型エピタキシャル層に設けられたＰ型アイソレーション領域と、前記Ｎ型エピタキシャル層の面方向に配置されたエミッタ拡散領域、ベースコンタクト領域、及びコレクタコンタクト領域を有する保護素子と、前記コレクタコンタクト領域と電気的に接続されるボンディングパッドとを備えた半導体装置であって、
前記Ｐ型アイソレーション領域は、前記保護素子及びボンディングパッドの形成領域に対応する前記Ｎ型エピタキシャル層を連続して囲むように設け、かつ、前記Ｐ型アイソレーション領域は、前記保護素子の形成領域に対応する前記Ｎ型エピタキシャル層と、前記ボンディングパッドの形成領域に対応する前記Ｎ型エピタキシャル層との間に設けないことを特徴とする半導体装置。
【請求項２】
前記コレクタコンタクト領域は、前記ボンディングパッドの外周部に対応する前記Ｎ型エピタキシャル層に設けたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ベースコンタクト領域は、前記半導体基板の面方向において前記コレクタコンタクト領域と対向するように設け、
前記エミッタ拡散領域は、前記半導体基板の面方向において前記ベースコンタクト領域と対向するように設けたことを特徴とする請求項１または２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特にエミッタ拡散領域、ベースコンタクト領域、及びコレクタコンタクト領域を有する保護素子と、コレクタコンタクト領域と電気的に接続されるボンディングパッドとを備えた半導体装置に関する。
【背景技術】
【０００２】
図５は、保護素子を備えた従来の半導体装置の平面図であり、図６は、図５に示した半導体装置のＡ−Ａ線方向の断面図である。
【０００３】
図５及び図６を参照するに、半導体装置１００は、Ｐ型半導体基板１０１と、Ｎ型エピタキシャル層１０２と、Ｐ型アイソレーション領域１０３，１０４と、保護素子１０６と、Ｓｕｂコンタクト領域１０８と、配線１０９，１１１と、ボンディングパッド１１０とを有する。
【０００４】
Ｎ型エピタキシャル層１０２は、Ｐ型半導体基板１０１上に設けられている。Ｐ型アイソレーション領域１０３は、Ｎ型エピタキシャル層１０２に設けられており、保護素子１０６の形成領域に対応するＮ型エピタキシャル層１０２と、ボンディングパッド１１０の形成領域に対応するＮ型エピタキシャル層１０２とを連続して囲むように配置されている。
【０００５】
Ｐ型アイソレーション領域１０４は、Ｎ型エピタキシャル層１０２に設けられており、保護素子１０６の形成領域に対応するＮ型エピタキシャル層１０２と、ボンディングパッド１１０の形成領域に対応するＮ型エピタキシャル層１０２とを分離するように配置されている。
【０００６】
保護素子１０６は、図示していない半導体集積回路を静電気から保護するための素子であり、Ｎ型エピタキシャル層１０２の面方向に配置されたエミッタ拡散領域１１３、ベースコンタクト領域１１４、及びコレクタコンタクト領域１１５を有する。エミッタ拡散領域１１３は、配線１０９を介してＳｕｂコンタクト領域１０８と電気的に接続されている。コレクタコンタクト領域１１５は、配線１１１を介してボンディングパッド１１０と電気的に接続されている。
【０００７】
配線１０９は、図示していない半導体集積回路の接地端子と電気的に接続されている。配線１１１は、ボンディングパッド１１０を介して、図示していない半導体集積回路の入出力端子と電気的に接続されている。
【０００８】
ボンディングパッド１１０は、配線１１１を介して、コレクタコンタクト領域１１５と電気的に接続されている。ボンディングパッド１１０は、外部接続用の端子であり、ワイヤ（図示せず）が接続される（例えば、特許文献１参照。）。
【特許文献１】特開２０００−１３３７７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、従来の半導体装置１００では、保護素子１０６の形成領域に対応するＮ型エピタキシャル層１０２と、ボンディングパッド１１０の形成領域に対応するＮ型エピタキシャル層１０２とを分離するＰ型アイソレーション領域１０４を設けているため、半導体装置１００の小型化（半導体装置１００の面方向のサイズの小型化）を図ることが困難であるという問題があった。
【００１０】
また、コレクタコンタクト領域１１５は、Ｐ型アイソレーション領域１０４から所定の距離、離間させる必要があるため、半導体装置１００の小型化を図ることが困難であるという問題があった。
【００１１】
そこで、本発明は上記の点に鑑みてなされたものであり、小型化を図ることのできる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一観点によれば、半導体基板（１１）と、該半導体基板（１１）上に形成されたＮ型エピタキシャル層（１２）と、該Ｎ型エピタキシャル層（１２）に設けられたＰ型アイソレーション領域（１６）と、前記Ｎ型エピタキシャル層（１２）の面方向に配置されたエミッタ拡散領域（３１）、ベースコンタクト領域（３２）、及びコレクタコンタクト領域（３４）を有する保護素子（１４）と、前記コレクタコンタクト領域（３４）と電気的に接続されるボンディングパッド（２２）とを備えた半導体装置（１０）であって、前記Ｐ型アイソレーション領域（１６）は、前記保護素子（１４）及びボンディングパッド（２２）の形成領域に対応する前記Ｎ型エピタキシャル層（１２）を連続して囲むように設け、かつ、前記Ｐ型アイソレーション領域（１６）は、前記保護素子（１４）の形成領域に対応する前記Ｎ型エピタキシャル層（１２）と、前記ボンディングパッド（２２）の形成領域に対応する前記Ｎ型エピタキシャル層（１２）との間に設けないことを特徴とする半導体装置（１０）が提供される。
【００１３】
本発明によれば、Ｐ型アイソレーション領域（１６）を保護素子（１４）及びボンディングパッド（２２）の形成領域に対応するＮ型エピタキシャル層（１２）を連続して囲むように設け、かつ、前記保護素子（１４）の形成領域に対応するＮ型エピタキシャル層（１２）と、ボンディングパッド（２２）の形成領域に対応するＮ型エピタキシャル層（１２）との間にＰ型アイソレーション領域（１６）を設けないことにより、従来の半導体装置（１００）よりもＰ型アイソレーション領域（１６）を形成する領域を少なくして、半導体装置（１０）の小型化を図ることができる。
【発明の効果】
【００１４】
本発明は、半導体装置の小型化を図ることができる。
【発明を実施するための最良の形態】
【００１５】
次に、図面に基づいて本発明の実施の形態を説明する。
【００１６】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る半導体装置の平面図であり、図２は、図１に示した半導体装置のＢ−Ｂ線方向の断面図である。図１及び図２において、Ｃはボンディングパッド２２のワイヤが接続される領域（以下、「ワイヤ接続領域Ｃ」とする）をそれぞれ示している。
【００１７】
図１及び図２を参照するに、半導体装置１０は、Ｐ型半導体基板１１と、Ｎ型エピタキシャル層１２と、保護素子１４と、Ｐ型アイソレーション領域１６と、Ｓｕｂコンタクト領域１７と、絶縁膜１８と、保護膜１９と、Ｓｕｂ用電極２１と、ボンディングパッド２２と、配線２４とを有する。
【００１８】
Ｎ型エピタキシャル層１２は、Ｎ型不純物を含む層であり、Ｐ型半導体基板１１の表面を覆うように設けられている。Ｎ型エピタキシャル層１２は、エピタキシャル成長により形成する。Ｎ型エピタキシャル層１２に含まれるＮ型不純物としては、例えば、リン、砒素、アンチモン等を用いることができる。
【００１９】
保護素子１４は、図示していない半導体集積回路を静電気から保護する素子であり、半導体集積回路に設けられた接地用端子及び入出力用端子と電気的に接続されている。保護素子１４は、Ｎ型エピタキシャル層１２と、Ｎ型埋め込み拡散層２７と、Ｐ型拡散層２８と、Ｎ型拡散層２９と、Ｐ型半導体基板１１の面方向に配置されたエミッタ拡散領域３１、ベースコンタクト領域３２、及びコレクタコンタクト領域３４と、エミッタ用電極３６と、ベース用電極３７と、コレクタ用電極３８とを有する。
【００２０】
Ｎ型埋め込み拡散層２７は、Ｐ型半導体基板１１とＮ型エピタキシャル層１２とに亘って設けられている。Ｎ型埋め込み拡散層２７は、Ｎ型不純物が拡散された層である。Ｎ型埋め込み拡散層２７は、例えば、Ｐ型半導体基板１１にＮ型不純物を拡散することで形成する。Ｎ型埋め込み拡散層２７を形成する際に使用するＮ型不純物としては、例えば、リン、砒素、アンチモン等を用いることができる。
【００２１】
Ｐ型拡散層２８は、Ｐ型不純物が拡散された層であり、Ｎ型埋め込み拡散層２７の上方に位置するＮ型エピタキシャル層１２に設けられている。Ｎ型拡散層２９は、Ｎ型不純物が拡散された層であり、Ｎ型埋め込み拡散層２７の上方のＮ型エピタキシャル層１２に設けられている。
【００２２】
エミッタ拡散領域３１は、Ｎ型不純物が拡散された領域であり、Ｐ型拡散層２８に設けられている。エミッタ拡散領域３１は、ベースコンタクト領域３２と対向するように配置されている。エミッタ拡散領域３１は、エミッタ用電極３６、配線２４、及びＳｕｂ用電極２１を介して、Ｓｕｂコンタクト領域１７と電気的に接続されている。
【００２３】
ベースコンタクト領域３２は、Ｐ型不純物が拡散された領域であり、コレクタコンタクト領域３４と対向するようＰ型拡散層２８に設けられている。ベースコンタクト領域３２のＰ型不純物の濃度は、Ｐ型拡散層２８のＰ型不純物濃度よりも高い。
【００２４】
コレクタコンタクト領域３４は、Ｎ型不純物が拡散された領域であり、Ｎ型拡散層２９に設けられている。コレクタコンタクト領域３４は、ボンディングパッド２２の外周部の下方に配置されている。コレクタコンタクト領域３４のＮ型不純物濃度は、Ｎ型拡散層２９のＮ型不純物濃度よりも高い。
【００２５】
エミッタ用電極３６は、保護膜１９に形成された開口部１９Ａに設けられており、配線２４及びエミッタ拡散領域３１と電気的に接続されている。ベース用電極３７は、保護膜１９に形成された開口部１９Ｂに設けられており、ベースコンタクト領域３２と電気的に接続されている。
【００２６】
コレクタ用電極３８は、保護膜１９に形成された開口部１９Ｃに設けられており、ボンディングパッド２２及びコレクタコンタクト領域３４と電気的に接続されている。コレクタ用電極３８は、ボンディングパッド２２とコレクタコンタクト領域３４との間に配置されている。
【００２７】
Ｐ型アイソレーション領域１６は、保護素子１４及びボンディングパッド２２の形成領域に対応するＮ型エピタキシャル層１２を連続して囲むようにＮ型エピタキシャル層１２に設けられており、保護素子１４の形成領域に対応するＮ型エピタキシャル層１２とボンディングパッド２２の形成領域に対応するＮ型エピタキシャル層１２との間には設けられていない。
【００２８】
言い換えれば、Ｐ型アイソレーション領域１６は、保護素子１４の形成領域に対応するＮ型エピタキシャル層１２と、ボンディングパッド２２の形成領域に対応するＮ型エピタキシャル層１２とを分離することなく、保護素子１４及びボンディングパッド２２の形成領域に対応するＮ型エピタキシャル層１２を連続して囲むように配置されている。
【００２９】
このように、保護素子１４の形成位置に対応するＮ型エピタキシャル層１２と、ボンディングパッド２２の形成位置に対応するＮ型エピタキシャル層１２とを分離することなく、保護素子１４及びボンディングパッド２２の形成位置に対応するＮ型エピタキシャル層１２を連続して囲むようにＰ型アイソレーション領域１６を設けることにより、従来の半導体装置１００よりもＰ型アイソレーション領域１６を形成する領域を少なくして、半導体装置１０の小型化（半導体装置１０の面方向のサイズの小型化）を図ることができる。
【００３０】
また、保護素子１４の形成領域に対応するＮ型エピタキシャル層１２と、ボンディングパッド２２の形成領域に対応するＮ型エピタキシャル層１２との間にＰ型アイソレーション領域１６がないため、従来の半導体装置１００のようにコレクタコンタクト領域３４をＰ型アイソレーション領域１６から所定の距離、離間させる必要がなくなるため、半導体装置１０をさらに小型化することができる。
【００３１】
Ｐ型アイソレーション領域１６は、例えば、イオン注入法によりＰ型不純物を注入し、注入されたＰ型不純物を拡散させることで形成することができる。
【００３２】
Ｓｕｂコンタクト領域１７は、Ｐ型アイソレーション領域１６上に設けられている。Ｓｕｂコンタクト領域１７のＰ型不純物濃度は、Ｐ型アイソレーション領域１６のＰ型不純物濃度よりも高い。Ｓｕｂコンタクト領域１７は、Ｐ型アイソレーション領域１６を介して、Ｐ型半導体基板１１の電位を取るためのものである。
【００３３】
絶縁膜１８は、Ｓｕｂコンタクト領域１７とＰ型拡散層２８との間、及びベースコンタクト領域３２とコレクタコンタクト領域３４との間をそれぞれ分離するようにＮ型エピタキシャル層１２上に設けられている。絶縁膜１８としては、例えば、ＳｉＯ2膜を用いることができる。
【００３４】
保護膜１９は、絶縁膜１８及びＰ型拡散層２８を覆うように設けられている。保護膜１９は、エミッタ拡散領域３１を露出する開口部１９Ａ、ベースコンタクト領域３２を露出する開口部１９Ｂ、コレクタコンタクト領域３４を露出する開口部１９Ｃ、及びＳｕｂコンタクト領域１７を露出する開口部１９Ｄを有する。保護膜１９としては、例えば、ＳｉＮ膜を用いることができる。
【００３５】
Ｓｕｂ用電極２１は、保護膜１９に形成された開口部１９Ｄに設けられている。Ｓｕｂ用電極２１は、Ｓｕｂコンタクト領域１７及び配線２４と電気的に接続されている。
【００３６】
ボンディングパッド２２は、保護膜１９上に設けられており、ワイヤ（図示せず）が接続されるワイヤ接続領域Ｃを有する。ボンディングパッド２２は、その下面においてコレクタ用電極３８と電気的に接続されている。ボンディングパッド２２は、図示していない半導体集積回路の入出力端子と電気的に接続されている。
【００３７】
配線２４は、Ｓｕｂ用電極２１及びエミッタ用電極３６の形成位置に対応する保護膜１９上に設けられている。配線２４は、Ｓｕｂ用電極２１及びエミッタ用電極３６と電気的に接続されている。また、配線２４は、図示していない半導体集積回路の接地端子と電気的に接続されている。
【００３８】
本実施の形態の半導体装置によれば、保護素子１４の形成領域に対応するＮ型エピタキシャル層１２と、ボンディングパッド２２の形成領域に対応するＮ型エピタキシャル層１２とを分離することなく、保護素子１４及びボンディングパッド２２の形成領域に対応するＮ型エピタキシャル層１２を連続して囲むようにＰ型アイソレーション領域１６を設けることにより、半導体装置１０の小型化を図ることができる。
【００３９】
なお、本実施の形態の半導体装置１０は、公知の手法を用いて従来の半導体装置１００と同様に形成することができる。
【００４０】
（第２の実施の形態）
図３は、本発明の第２の実施の形態に係る半導体装置の平面図であり、図４は、図３に示した半導体装置のＤ−Ｄ線方向の断面図である。図３及び図４において、先に説明した第１の実施の形態の半導体装置１０と同一構成部分には同一の符号を付し、その説明を省略する。また、図３及び図４において、第２の実施の形態の半導体装置５０の構成要素のうち、半導体装置１０の構成要素と形状が異なる以外は同様な構成とされたものについては、半導体装置１０の構成要素の符号に−１を付す。
【００４１】
図３及び図４を参照するに、半導体装置５０は、第１の実施の形態の半導体装置１０に設けられた保護素子１４、Ｓｕｂコンタクト領域１７、Ｓｕｂ用電極２１、及び配線２４の代わりに、保護素子５１、Ｓｕｂコンタクト領域１７−１、Ｓｕｂ用電極２１−１、及び配線２４−１を設けた以外は半導体装置１０と同様に構成される。
【００４２】
Ｓｕｂコンタクト領域１７−１、Ｓｕｂ用電極２１−１、及び配線２４−１は、平面視した状態でＬ字状とされている。Ｓｕｂコンタクト領域１７−１は、エミッタ拡散領域３１−１と対向するように配置されている。
【００４３】
保護素子５１は、平面視した際の形状がＬ字状とされており、Ｎ型エピタキシャル層１２と、Ｎ型埋め込み拡散層２７−１と、Ｐ型拡散層２８−１と、Ｎ型拡散層２９−１と、エミッタ拡散領域３１−１と、ベースコンタクト領域３２−１と、コレクタコンタクト領域３４−１と、エミッタ用電極３６−１と、ベース用電極３７−１と、コレクタ用電極３８−１とを有する。
【００４４】
Ｎ型埋め込み拡散層２７−１、Ｐ型拡散層２８−１、Ｎ型拡散層２９−１、エミッタ拡散領域３１−１、ベースコンタクト領域３２−１、コレクタコンタクト領域３４−１、エミッタ用電極３６−１、ベース用電極３７−１、及びコレクタ用電極３８−１は、平面視した際の形状がＬ字状とされている。
【００４５】
コレクタコンタクト領域３４−１は、平面視した状態で四角形とされたワイヤ接続領域Ｃに対応するＮ型エピタキシャル層１２の２辺と対向するように配置されている。ベースコンタクト領域３２−１は、Ｐ型半導体基板１１の面方向においてコレクタコンタクト領域３４−１と対向するように配置されている。また、エミッタ拡散領域３１−１は、Ｐ型半導体基板１１の面方向においてベースコンタクト領域３２−１と対向するように配置されている。
【００４６】
本実施の形態の半導体装置によれば、コレクタコンタクト領域３４−１をワイヤ接続領域Ｃに対応するＮ型エピタキシャル層１２の２辺と対向するように設けると共に、ベースコンタクト領域３２−１をＰ型半導体基板１１の面方向においてコレクタコンタクト領域３４−１と対向するように設け、かつエミッタ拡散領域３１−１をＰ型半導体基板１１の面方向においてベースコンタクト領域３２−１と対向するように設けることにより、保護素子５１がボンディングパッド２２から単位時間当たりに受ける電流量が増加するため、保護素子５１の特性（静電気から半導体集積回路を保護する特性）を向上させることができる。
【００４７】
なお、本実施の形態では、Ｌ字状とされたエミッタ拡散領域３１−１、ベースコンタクト領域３２−１、及びコレクタコンタクト領域３４−１を保護素子５１に設けた場合を例に挙げて説明したが、エミッタ拡散領域３１−１、ベースコンタクト領域３２−１、及びコレクタコンタクト領域３４−１は、ワイヤ接続領域Ｃに対応するＮ型エピタキシャル層１２の３辺と対向する（囲む）形状（コの字形）や、ワイヤ接続領域Ｃに対応するＮ型エピタキシャル層１２の４辺を囲む形状としてもよい。
【００４８】
このように、保護素子５１にワイヤ接続領域Ｃに対応するＮ型エピタキシャル層１２の３辺または４辺を囲むエミッタ拡散領域、ベースコンタクト領域、及びコレクタコンタクト領域を設けることにより、保護素子５１の特性をさらに向上させることができる。
【００４９】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００５０】
本発明は、小型化を図ることのできる半導体装置に適用可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施の形態に係る半導体装置の平面図である。
【図２】図１に示した半導体装置のＢ−Ｂ線方向の断面図である。
【図３】本発明の第２の実施の形態に係る半導体装置の平面図である。
【図４】図３に示した半導体装置のＤ−Ｄ線方向の断面図である。
【図５】保護素子を備えた従来の半導体装置の平面図である。
【図６】図５に示した半導体装置のＡ−Ａ線方向の断面図である。
【符号の説明】
【００５２】
１０  半導体装置
１１  Ｐ型半導体基板
１２  Ｎ型エピタキシャル層
１４，５１  保護素子
１６  Ｐ型アイソレーション領域
１７，１７−１  Ｓｕｂコンタクト領域
１８  絶縁膜
１９  保護膜
１９Ａ〜１９Ｄ  開口部
２１，２１−１  Ｓｕｂ用電極
２２  ボンディングパッド
２４，２４−１  配線
２７，２７−１  Ｎ型埋め込み拡散層
２８，２８−１  Ｐ型拡散層
２９，２９−１  Ｎ型拡散層
３１，３１−１  エミッタ拡散領域
３２，３２−１  ベースコンタクト領域
３４，３４−１  コレクタコンタクト領域
３６，３６−１  エミッタ用電極
３７，３７−１  ベース用電極
３８，３８−１  コレクタ用電極
Ｃ  ワイヤ接続領域
【図１】
2007103420.tif 000003
【図２】
2007103420.tif 000004
【図３】
2007103420.tif 000005
【図４】
2007103420.tif 000006
【図５】
2007103420.tif 000007
【図６】
2007103420.tif 000008