(57)【要約】 【課題】  ＡＤＳＬスプリッタフィルタ回路での、ローパスフィルタ部のトランス構造のインダクタのインピーダンスの偏差が軽減され、対地不平衡信号減衰量が改善されたインダクタ、およびインダクタの製造方法、ならびにＡＤＳＬスプリッタフィルタ回路を得る。【解決手段】  磁芯１と、第１のインダクタＬ１と、第２のインダクタＬ２とで構成されるインダクタにおいて、前記第１のインダクタＬ１の巻線は、第１の分割巻線と、第２の分割巻線とで構成され、第２のインダクタＬ２は第３の巻線により構成され、前記磁芯１の中芯のまわりを同心円状に、第１のインダクタＬ１の第１の分割巻線と、第２の分割巻線が第３の巻線を挟むように磁芯１に巻かれ、前記第１の分割巻線と、第２の分割巻線とを繋ぐそれぞれの巻き層が、インダクタＡとインダクタＢを合体した巻線の、一方は最も内側の巻き層となり、他方は最も外側の巻き層となるインダクタ。【選択図】  図１
2007103647.tif 000002
【特許請求の範囲】
【請求項１】
磁芯と、お互いにトランス構造を成す、インダクタＡ、インダクタＢとで構成されるインダクタにおいて、前記インダクタＡの巻線は、第１の分割巻線と、第２の分割巻線とで構成され、また、インダクタＢは第３の巻線により構成され、前記磁芯の中芯のまわりを、同心円状に、インダクタＡの第１の分割巻線と、第２の分割巻線が、インダクタＢの第３の巻線を挟むように磁芯に巻かれ、前記第１の分割巻線と、第２の分割巻線とを繋ぐそれぞれの巻き層が、インダクタＡとインダクタＢを合体した巻線として見た時に、一方の巻き層は、最も内側の巻き層となり、他方の巻き層は、最も外側の巻き層となることを特徴とするインダクタ。
【請求項２】
磁芯と、お互いにトランス構造を成す、インダクタＡ、インダクタＢとで構成し、前記インダクタＡを、第１の分割巻線と、第２の分割巻線とで構成し、また、インダクタＢを第３の巻線により構成するインダクタの製造方法において、前記磁芯の中芯の周りに、インダクタＡのどちらか一方の分割巻線を巻き、その周囲に、インダクタＢの第３の巻線を巻き、更に、その周囲にインダクタＡの他の分割巻線を巻き、前記インダクタＡの一方の分割巻線での、最も内側巻き層からの引き出し線と、他方の分割巻線での、最も外側の巻き層からの引き出し線を接続して、インダクタＡを形成することを特徴とするインダクタの製造方法。
【請求項３】
少なくとも１段以上のローパスフィルタ回路と、直流カットコンデンサとで構成されるＡＤＳＬスプリッタフィルタ回路であって、前記ローパスフィルタ回路の構成は、電話回線側から、一方のラインに配置された前記インダクタＡと、他方のラインに配置された前記インダクタＢと、ライン間に配置されたコンデンサとで構成され、また、電話回線側から、第１の直流カットコンデンサと、第２の直流カットコンデンサを介して、モデム側に接続されている請求項１に記載のインダクタを用いたことを特徴とするＡＤＳＬスプリッタフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主としてＡＤＳＬ（Asymmetric  Digital  Subscriber Line）用回線に使用されるのに好適な、インピーダンスの偏差が軽減された、インダクタ、およびインダクタの製造方法、ならびにＡＤＳＬスプリッタフィルタ回路に関する。
【背景技術】
【０００２】
従来のＡＤＳＬスプリッタフィルタ回路に使用されるインダクタは、磁芯に、第１のインダクタと、第２のインダクタとを、トランス構造に巻いた構造である。ここで、前記第１のインダクタと、第２のインダクタを、それぞれ単独のインダクタとして、ＡＤＳＬスプリッタフィルタ回路のインダクタとして用いていた。
【０００３】
従来のインダクタについては、特許文献１に記載されている。特許文献１には、磁性体コアに、１次コイルと２次コイルとが、個別に巻かれた構造のトランスについて記載されている。このトランスの１次コイル、および２次コイルを、それぞれ個別のインダクタとして各種デバイスに使用することは、従来から行われている。
【０００４】
図５は、トランス構造のインダクタの、一般的な回路図である。トランス構造のインダクタの回路は、図５に示すように、第１のインダクタＬ１と第２のインダクタＬ２のトランス構造で巻かれており、かつ、前記第１のインダクタＬ１が、第１の分割されたインダクタＬ１ａと第２の分割されたインダクタＬ１ｂとで構成され、各インダクタの巻線の巻き方向が、同一方向に巻かれた構成である。
【０００５】
図３は、従来のトランス構造のインダクタの説明図である。図３に示すように、従来のトランス構造のインダクタは、磁芯１１、第１のインダクタＬ１１、第２のインダクタＬ２１にて構成されるインダクタであって、磁芯１１は、Ｅ型コア２１とＩ型コア３１とで構成されている。ここで、第１のインダクタＬ１１は、図のごとく、分割された第１のインダクタＬ１１ａと、分割された第２のインダクタＬ１１ｂとの直列接続にて構成されている。
【０００６】
ここで、分割された第１のインダクタＬ１ａ、第２のインダクタＬ２、分割された第２のインダクタＬ１１ｂは、Ｅ型コア２１の中芯から順番に、巻層を積層して形成されている。従って、分割された第１のインダクタＬ１１ａと、分割された第２のインダクタＬ１１ｂとを繋ぐそれぞれの巻き層は、第２のインダクタＬ２１の、最も内側の巻き層、および最も外側の巻き層と密着している。
【０００７】
図４は、図３に示す従来のインダクタのインピーダンスの周波数特性の説明図である。図４に示すように、２ＭＨｚ以上の周波数帯域では、第１のインダクタのインピーダンスと、第２のインダクタのインピーダンスとに、大幅に差が生じている。この原因は、図３に示すインダクタにおいて、分割された第１のインダクタＬ１１ａと、分割された第２のインダクタＬ１１ｂとを繋ぐそれぞれの巻き層が、第２のインダクタＬ２１の巻き層と最も密着した状態であるので、前記分割されたインダクタを繋ぐそれぞれの巻き層と第２のインダクタＬ２１との間で、静電的な干渉および電磁的な干渉が起こるためである。
【０００８】
図６は、ＡＤＳＬスプリッタフィルタ回路の説明図である。図６に示すＡＤＳＬスプリッタフィルタ回路は、電話回線側から、第１のインダクタＬ１、第２のインダクタＬ２からなるトランス構造のインダクタ１０と、ライン間に配置されたコンデンサＣ１とで構成される１段目のローパスフィルタと、インダクタＬ３、Ｌ４からなるトランス構造のインダクタ２０と、ライン間に配置されたコンデンサＣ２とで構成される２段目のローパスフィルタと、直流カット用コンデンサＣ３とＣ４とで構成されている。
【０００９】
【特許文献１】実開平６−５０３２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来のインダクタには、以下の問題点があった。近年、ＡＤＳＬ用回線にて、通信容量の高度化に対応して、キャリア周波数を、従来の１．１０４ＭＨｚ（データ転送速度８Ｍｂｐｓに対応する）から、３．７５ＭＨｚ（データ転送速度５０Ｍｂｐｓに対応する）の仕様への移行が進んでいる。
【００１１】
ここで、キャリア周波数が２ＭＨｚ以上となると、ＡＤＳＬスプリッタフィルタ回路にて、第２のインダクタの巻線の浮遊容量によって、第１のインダクタのインピーダンスと、第２のインダクタのインピーダンスとの偏差が大きくなり、対地不平衡信号減衰量が悪化するという問題点があった。
【００１２】
従って、本発明の課題は、ＡＤＳＬスプリッタフィルタ回路での、ローパスフィルタ部のトランス構造のインダクタのインピーダンスの偏差が軽減され、対地不平衡信号減衰量が改善されたインダクタ、およびインダクタの製造方法、ならびにＡＤＳＬスプリッタフィルタ回路を提供することである。
【課題を解決するための手段】
【００１３】
本発明のインダクタは、磁芯と、お互いにトランス構造を成す、インダクタＡ、インダクタＢとで構成されるインダクタであって、前記インダクタＡは、第１の分割巻線と、第２の分割巻線とで構成されており、また、インダクタＢは第３の巻線により構成されている。ここで、前記磁芯は、分割型の磁性体コアを組み合わせており、一方の磁性体コアの中芯のまわりを、同心円状に、インダクタＡの第１の分割巻線と、第２の分割巻線が、インダクタＢの第３の巻線を挟むように磁芯に巻かれ、前記第１の分割巻線と、第２の分割巻線とを繋ぐそれぞれの巻き層が、インダクタＡとインダクタＢを合体した巻線での、一方の巻き層は、最も内側の巻き層となり、他方の巻き層は、最も外側の巻き層となるインダクタである。
【００１４】
即ち、本発明は、磁芯と、お互いにトランス構造を成す、インダクタＡ、インダクタＢとで構成されるインダクタであって、前記インダクタＡの巻線は、第１の分割巻線と、第２の分割巻線とで構成され、また、インダクタＢは第３の巻線により構成され、前記磁芯の中芯のまわりを、同心円状に、インダクタＡの第１の分割巻線と、第２の分割巻線が、インダクタＢの第３の巻線を挟むように磁芯に巻かれ、前記第１の分割巻線と、第２の分割巻線とを繋ぐそれぞれの巻き層が、インダクタＡとインダクタＢを合体した巻線として見た時に、一方は、最も内側の巻き層となり、他方は、最も外側の巻き層となるインダクタである。
【００１５】
また、本発明は、磁芯と、お互いにトランス構造を成すインダクタＡ、インダクタＢとで構成し、前記インダクタＡを、第１の分割巻線と第２の分割巻線とで構成し、また、インダクタＢを第３の巻線により構成するインダクタの製造方法であって、前記磁芯の中芯の周りに、インダクタＡのどちらか一方の分割巻線を巻き、その周囲に、インダクタＢの第３の巻線を巻き、更に、その周囲にインダクタＡの他の分割巻線を巻き、前記インダクタＡの一方の分割巻線での、最も内側巻き層からの引き出し線と、他方の分割巻線での、最も外側の巻き層からの引き出し線を接続して、インダクタＡを形成するインダクタの製造方法である。
【００１６】
また、本発明は、少なくとも１段以上のローパスフィルタ回路と、直流カットコンデンサとで構成されるＡＤＳＬスプリッタフィルタ回路であって、前記ローパスフィルタ回路の構成は、電話回線側から、一方のラインに配置された前記インダクタＡと、他方のラインに配置された前記インダクタＢと、ライン間に配置されたコンデンサとで構成されており、前記インダクタＡと前記インダクタＢとはトランス構造であり、また、電話回線側から、第１の直流カットコンデンサと第２の直流カットコンデンサを介してモデム側に接続されている前記インダクタを用いたＡＤＳＬスプリッタフィルタ回路である。
【発明の効果】
【００１７】
本発明によれば、ＡＤＳＬスプリッタフィルタ回路での、ローパスフィルタ部のトランス構造のインダクタのインピーダンスの偏差が軽減され、対地不平衡信号減衰量が改善されたインダクタ、およびインダクタの製造方法、ならびにＡＤＳＬスプリッタフィルタ回路を提供できる。
【発明を実施するための最良の形態】
【００１８】
本発明のインダクタ、およびインダクタの製造方法、ならびにＡＤＳＬスプリッタフィルタ回路について、以下説明する。
【００１９】
本発明のインダクタは、磁芯と、お互いにトランス構造を成す、インダクタＡ、インダクタＢとで構成されるインダクタであって、前記インダクタＡは、第１の分割巻線と、第２の分割巻線とで構成されており、また、インダクタＢは第３の巻線により構成されている。
【００２０】
ここで、前記磁芯は、分割型の磁性体コアを組み合わせており、一方の磁性体コアの中芯のまわりを、同心円状に、インダクタＡの第１の分割巻線と、第２の分割巻線が、インダクタＢの第３の巻線を挟むように磁芯に巻かれ、前記第１の分割巻線と、第２の分割巻線とを繋ぐそれぞれの巻き層が、インダクタＡとインダクタＢを合体した巻線から見た時に、一方は、最も内側の巻き層となり、他方は、最も外側の巻き層となるように構成する。
【００２１】
このように第１の分割巻線と、第２の分割巻線とを繋ぐそれぞれの巻き層が、インダクタＡとインダクタＢを合体した巻線から見た時に、一方は、最も内側の巻き層となり、他方は、最も外側の巻き層となることにより、第１の分割巻線と第２の分割巻線とを繋ぐそれぞれの巻き層が、第３の巻線と、最大限の間隔を持つので、前記分割された巻線を繋ぐそれぞれの巻き層と、第３の巻線との間の静電的な干渉および電磁的な干渉が軽減される。
【００２２】
これによって、インダクタＡとインダクタＢとの間の浮遊容量によるインピーダンスの偏差が軽減される。従って、本発明のインダクタは、従来のインダクタよりも、対地不平衡信号減衰量が改善される。
【００２３】
本発明のＡＤＳＬスプリッタフィルタ回路は、前記インダクタを使用するフィルタ回路であって、その構成は、少なくとも１段以上のローパスフィルタ回路と、直流カットコンデンサとで構成されており、前記ローパスフィルタ回路の構成は、電話回線側から、一方のラインに配置された第１のインダクタと、他方のラインに配置された第２のインダクタと、ライン間に配置されたコンデンサとで構成されており、前記第１のインダクタと前記第２のインダクタとは、トランス構造であり、また、電話回線側から、第１の直流カットコンデンサと、第２の直流カットコンデンサを介して、モデム側に接続されており、前記第１のインダクタと、第２のインダクタは、先に説明したインダクタの、それぞれインダクタＡとインダクタＢが相当するものを使用したＡＤＳＬスプリッタフィルタ回路である。
【実施例】
【００２４】
図１は、本発明の実施例によるインダクタの説明図である。図１のインダクタは、Ｅ型コア２、Ｉ型コア３とで構成される磁芯１と、第１のインダクタＬ１、第２のインダクタＬ２とで構成される。更に、第１のインダクタＬ１は、分割された第１のインダクタＬ１ａ、分割された第２のインダクタＬ１ｂに分かれており、第２のインダクタＬ２の内側の周囲、および外側の周囲を取り囲んで巻かれている。中芯側から分割された第２のインダクタＬ１ｂ、第２のインダクタＬ２、分割された第１のインダクタＬ１ａの順で巻かれており、第２のインダクタＬ２が、分割された第２のインダクタＬ１ｂ、分割された第１のインダクタＬ１ａに挟まれた構造である。
【００２５】
ここで、巻線端子ａから第２のインダクタＬ２の外側に所定の巻数にて巻かれた分割された第１のインダクタＬ１ａの巻線端子ｂ１に出る。ついで、巻線端子ｂ１は巻線端子ｂ２に繋がり、Ｅ型コア２の中芯から巻かれた分割された第２のインダクタＬ１ｂの巻線端子ｃへ出される。
【００２６】
このように分割された第１のインダクタＬ１ａと、分割された第２のインダクタＬ１ｂとを繋ぐ巻き層が、前記第３の巻線Ｌ２の内側あるいは外側の巻層と、最も長い間隔を持つように配置している。
【００２７】
図２は、図１に示すインダクタのインピーダンスの周波数特性の説明図である。図２に示すように、図１に示す本発明のインダクタは、２ＭＨｚ以上の周波数帯域でも、第１のインダクタのインピーダンスと、第２のインダクタのインピーダンスとが、ほぼ同一のインピーダンス特性を実現している。
【００２８】
図７は、本発明のインダクタを使用したＡＤＳＬスプリッタフィルタ回路と、従来のＡＤＳＬスプリッタフィルタ回路との対地不平衡信号量対周波数特性の説明図である。図７に示すように、本発明のインダクタを使用したＡＤＳＬスプリッタフィルタ回路は、従来のＡＤＳＬスプリッタフィルタ回路に比べて、対地不平衡信号の減衰量が、高周波数領域で大幅に改善されている。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例によるトランス構造のインダクタの説明図。
【図２】図１に示すインダクタのインピーダンスの周波数特性の説明図。
【図３】従来のトランス構造のインダクタの説明図。
【図４】図３に示すインダクタのインピーダンスの周波数特性の説明図。
【図５】トランス構造のインダクタの回路図。
【図６】ＡＤＳＬスプリッタフィルタ回路の説明図
【図７】本発明のインダクタを使用したＡＤＳＬスプリッタフィルタ回路と、従来のＡＤＳＬスプリッタフィルタ回路との対地不平衡信号量対周波数特性の説明図。
【符号の説明】
【００３０】
１，１１    磁芯
２，２１    Ｅ型コア
３，３１    Ｉ型コア
Ｌ１，Ｌ１１  第１のインダクタ
Ｌ１ａ，Ｌ１１ａ  分割された第１のインダクタ
Ｌ１ｂ，Ｌ１１ｂ  分割された第２のインダクタ
Ｌ２，Ｌ２１    第２のインダクタ
ａ，ｂ１，ｂ２，ｃ，ｄ，ｅ    巻線端子
【図１】
2007103647.tif 000003
【図２】
2007103647.tif 000004
【図３】
2007103647.tif 000005
【図４】
2007103647.tif 000006
【図５】
2007103647.tif 000007
【図６】
2007103647.tif 000008
【図７】
2007103647.tif 000009