(57)【要約】【課題】誤動作もなく、人手も必要とせずに異常時の初期化を行うことができる情報機器を提供する。【解決手段】機器内の主たる制御を行うメインＣＰＵと、操作部の制御を行うサブＣＰＵとを備え、前記メインＣＰＵとサブＣＰＵとが通信し合う複写機において、メインＣＰＵ２１は、サブＣＰＵ１１との通信異常を検知したとき、操作部１へ供給されている電源中の＋５ＶＥ電源をスイッチ回路２２により所定回数以上遮断させ、操作部１では、監視回路１３が、カウンタ２５により＋５ＶＥ電源の遮断回数を計数し、所定回数以上遮断状態になるとサブＣＰＵ１１にリセット信号を出力し、そのリセット信号を受けたサブＣＰＵ１１が初期化処理を実行する。【選択図】図５
2007098775.tif 000002
【特許請求の範囲】
【請求項１】
機器内の主たる制御を行うメインＣＰＵと、機器内の特定部分の制御を行うサブＣＰＵとを備え、前記メインＣＰＵとサブＣＰＵとが通信し合う情報機器において、前記メインＣＰＵは、前記サブＣＰＵとの通信異常を検知したとき、前記特定部分へ供給されている電源中の１つの直流電源を所定回数以上遮断させる電力制御を行うと共に、前記特定部分には前記１つの直流電源が所定回数以上遮断状態になると前記サブＣＰＵにリセット信号を出力する電圧監視手段を備え、前記リセット信号を受けた前記サブＣＰＵは初期化処理を実行することを特徴とする情報機器。
【請求項２】
請求項１記載の情報機器において、前記特定部分がキー入力制御または表示制御を行う制御手段を含む操作部であることを特徴とする情報機器。
【請求項３】
請求項２記載の情報機器において、前記操作部に主電源が投入されていることを示す主電源状態表示手段を備え、前記１つの直流電源は前記主電源状態表示手段へ供給される電源であることを特徴とする情報機器。
【請求項４】
請求項３記載の情報機器において、前記電圧監視手段が前記１つの直流電源の遮断状態を検出する検出箇所と前記主電源状態表示手段との間に点灯安定化回路を備えたことを特徴とする情報機器。
【請求項５】
請求項２または３記載の情報機器において、前記１つの直流電源は省電力モード時に遮断されない電源であることを特徴とする情報機器。
【請求項６】
請求項１、２または３記載の情報機器において、前記電圧監視手段は、前記１つの直流電源が遮断状態になる回数を計数する計数手段と、該計数手段により計数された計数値を所定値と比較する比較手段と、前記計数値と所定値とが一致したときに初期化信号を出力する初期化信号出力手段とを備えたことを特徴とする情報機器。
【請求項７】
請求項６記載の情報機器において、前記計数手段により計数された計数値を第１の所定値と比較する第１の比較手段と、前記計数手段により計数された計数値を第１の所定値より大きい第２の所定値と比較する第２の比較手段とを備え、前記第１の比較手段により出力される第１の初期化信号は優先度の最も高い割込み信号として前記サブＣＰＵへ入力させ、前記第２の比較手段により出力される第２の初期化信号は前記サブＣＰＵのリセット入力端子に入力させることを特徴とする情報機器。
【請求項８】
請求項７記載の情報機器において、前記メインＣＰＵは、所定時間以上、前記サブＣＰＵと通信できなかった場合に前記第１の比較手段により第１の初期化信号を出力させ、それにより前記サブＣＰＵとの通信が復旧しなかった場合に前記第２の比較手段により第２の初期化信号を出力させることを特徴とする情報機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばキー入力制御や表示部制御など操作部内の制御を行うサブＣＰＵ、そのサブＣＰＵと通信するとともに機器全体の制御を行うメインＣＰＵを備えた、複写機やパーソナルコンピュータなど情報機器に係り、特に、前記２つのＣＰＵ間の通信異常を解除する制御技術に関する。
【背景技術】
【０００２】
近年、複写機など情報機器では、操作の際の応答性など性能向上のために、動作設定を行うキースイッチやタッチパネルなどの入力制御や表示制御など、操作部の制御を行う制御手段として、機器全体の制御を行うメインＣＰＵとは別にサブＣＰＵを設けることが多い。このサブＣＰＵとメインＣＰＵとが通信し合うことによりユーザインタフェースを実現するのである。
前記したメインＣＰＵと操作部内のサブＣＰＵとは距離が離れている場合が多く、さらに通信線数の削減のためにシリアル通信により結ばれることが多い。さらに、近年では表示部の大画面化や表示内容の高密度化などにより通信量が増える傾向にあることから高速通信の可能な同期シリアル通信方式などを採用する。
同期シリアル通信は、高速伝送が可能な反面、クロックラインに外部ノイズが混入すると、データのビットずれが発生し、通信エラーを起こすことがある。このような場合、データがずれたままになるのでコマンドによる初期化も行えず、最終的には主電源の遮断／再投入（オフ／オン）動作による初期化が必要になってしまう。
シリアル通信かどうかは不明であるが、例えば特許文献１に示されたコンピュータインタフェース付きファクシミリ装置では、ＬＡＮ接続部がハングアップしたとき、ファクシミリ本体の電源を入れ直すことによりＬＡＮ接続部を初期化することを不要にしている。具体的には、ＬＡＮ接続部が何らかの理由によりハングアップし、送受信が不可能になった場合、操作者は操作パネルによりまたは最寄りの電話機からのＰＢ信号によりＬＡＮ接続部のリセット操作を行う。これにより、メインシステムはＬＡＮ接続部への給電を止め、所定期間後、給電を再開することでＬＡＮ接続部のリセット処理を行う。
このような主電源の遮断／再投入動作による初期化を回避するために、従来は、通信エラーが発生した場合に別の信号線によりリセット信号を渡すとか、作動信号を併用して耐ノイズ性を向上させるといった対策も講じていた。
【特許文献１】特開２０００−１８８６５９公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、前記した別の信号線によりリセット信号を渡す従来技術では、リセット信号がＣＭＯＳデバイスなどにより生成されるので、インピーダンスが高く、したがってノイズ混入による誤動作の副作用がある。また、作動信号を併用して耐ノイズ性を向上させる従来技術では、作動信号送受信のためのドライバやレシーバが必要であるので、コストアップになる。また、特許文献１に示された従来技術では、人手による操作が必要だし、実現に高コストを要する。
本発明は、このような従来技術の問題を解決しようとするものであり、具体的には、誤動作もなく、人手も必要とせずに異常時の初期化を行うことができる情報機器を提供することを目的とする。
【課題を解決するための手段】
【０００４】
前記した課題を解決するために、請求項１記載の情報機器は、機器内の主たる制御を行うメインＣＰＵと、機器内の特定部分の制御を行うサブＣＰＵとを備え、前記メインＣＰＵとサブＣＰＵとが通信し合う情報機器において、前記メインＣＰＵは、前記サブＣＰＵとの通信異常を検知したとき、前記特定部分へ供給されている電源中の１つの直流電源を所定回数以上遮断させる電力制御を行うと共に、前記特定部分には前記１つの直流電源が所定回数以上遮断状態になると前記サブＣＰＵにリセット信号を出力する電圧監視手段を備え、前記リセット信号を受けた前記サブＣＰＵは初期化処理を実行することを特徴とする。
請求項２記載の情報機器は、請求項１記載の情報機器において、前記特定部分がキー入力制御または表示制御を行う制御手段を含む操作部であることを特徴とする。
請求項３記載の情報機器は、請求項２記載の情報機器において、前記操作部に主電源が投入されていることを示す主電源状態表示手段を備え、前記１つの直流電源は前記主電源状態表示手段へ供給される電源であることを特徴とする。
請求項４記載の情報機器は、請求項３記載の情報機器において、前記電圧監視手段が前記１つの直流電源の遮断状態を検出する検出箇所と前記主電源状態表示手段との間に点灯安定化回路を備えたことを特徴とする。
【０００５】
請求項５記載の情報機器は、請求項２または３記載の情報機器において、前記１つの直流電源は省電力モード時に遮断されない電源であることを特徴とする。
請求項６記載の情報機器は、請求項１、２または３記載の情報機器において、前記電圧監視手段は、前記１つの直流電源が遮断状態になる回数を計数する計数手段と、該計数手段により計数された計数値を所定値と比較する比較手段と、前記計数値と所定値とが一致したときに初期化信号を出力する初期化信号出力手段とを備えたことを特徴とする。
請求項７記載の情報機器は、請求項６記載の情報機器において、前記計数手段により計数された計数値を第１の所定値と比較する第１の比較手段と、前記計数手段により計数された計数値を第１の所定値より大きい第２の所定値と比較する第２の比較手段とを備え、前記第１の比較手段により出力される第１の初期化信号は優先度の最も高い割込み信号として前記サブＣＰＵへ入力させ、前記第２の比較手段により出力される第２の初期化信号は前記サブＣＰＵのリセット入力端子に入力させることを特徴とする。
請求項８記載の情報機器は、請求項７記載の情報機器において、前記メインＣＰＵは、所定時間以上、前記サブＣＰＵと通信できなかった場合に前記第１の比較手段により第１の初期化信号を出力させ、それにより前記サブＣＰＵとの通信が復旧しなかった場合に前記第２の比較手段により第２の初期化信号を出力させることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、メインＣＰＵは、特定部分の制御を行うサブＣＰＵとの通信異常を検知したとき、特定部分へ供給されている電源中の１つの直流電源を所定回数以上遮断させ、特定部分では、その直流電源が所定回数以上遮断状態になるとサブＣＰＵにリセット信号を出力できるので、単にノイズの乗りにくい直流電源ラインを用いてサブＣＰＵに自動的にリセット信号を出力するだけでなく、少しのノイズが乗ってもサブＣＰＵにリセット信号を出力することもなく、したがって、ノイズによる初期化を回避しつつ、人手も必要とせずに異常時の初期化を行うことができる。
【発明を実施するための最良の形態】
【０００７】
以下、図面により本発明の実施形態を詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対位置などは特定的な記載がない限りこの説明の範囲をそれのみに限定する主旨ではなく、単なる説明例に過ぎない。
図１は本発明の一実施形態として従来技術の複写機制御系を示す構成ブロック図である。図示したように、操作部１ａは操作パネル９と操作制御部１０ａから成り、操作制御部１０ａ内のサブＣＰＵ１１はコントローラ２ａ内のメインＣＰＵ２１と双方向シリアル通信で結ばれ、機器の設定情報や状態表示情報などをやり取りしている。コントローラ２ａはエンジン制御部３とも接続されており、複写動作を行う際にはエンジン制御部３へ命令を出し、エンジン制御部３はセンサからの情報により搬送モータなどを制御して転写紙の搬送タイミング制御を行うと共に、画像処理部４を経由して読み取り制御部５を制御し、原稿の読み取りを行う。
この読み取り制御部５は読み取った画像データを画像処理部４へ出力し、画像処理部４は図示しない書き込み制御部へ画像データを出力することにより感光体上に静電潜像を形成させる。さらに、エンジン制御部３は、図示しない現像ユニット、転写ユニット、転写ユニットなどを制御し、搬送されてきた転写紙にトナー画像を転写・定着させる。
図示したように、従来は、サブＣＰＵ１１とメインＣＰＵ２１間にシリアル通信ラインのほか操作部１ａとの通信に異常が発生した場合にサブＣＰＵ１１をリセットするためのリセット信号がメインＣＰＵ２１からサブＣＰＵ１１に向けて出力されている。操作部１ａとの通信異常検出には色々な方式があるが、ここでは、サブＣＰＵ１１とメインＣＰＵ２１間において所定時間間隔でメインＣＰＵ２１からコマンドを送出し、サブＣＰＵ１１がそれに対する応答を出す構成とし、メインＣＰＵ２１はコマンド送出後所定時間以内にサブＣＰＵ１１からの応答がない場合に再度コマンドを送出し、それを所定回数繰り返し応答が帰ってこなかった場合に異常と判断する。
商用電源である主電源の状態を示す主電源ＬＥＤ１１２（主電源状態表示手段）には電源ユニット６からの＋５ＶＥが直接送られ、図示しない電流制限抵抗により点灯電流を適正化して点灯させている。
また、図１において、リセットＩＣ（集積回路）１２は主電源投入時などにサブＣＰＵ１１を初期化するためのリセット信号を生成する。
【０００８】
図２は操作パネル９の平面図である。操作パネル９上には、通常の操作に用いる操作キーである、電源キー１０１、コピースタートキー１０２、クリア／ストップキー１０３、テンキー１０４、割り込みコピーキー１０５、予熱モードキー１０６、プログラムキー１０７、アプリケーション切換キー１０８、アラート表示部１０９、初期設定モードキー１１０、ＬＣＤ・タッチパネル１１１、主電源ＬＥＤ１１２などがある。前記アラート表示部１０９は用紙ジャムやトナーエンドなどの警告表示を行う。また、主電源ＬＥＤ１１２は、機器のメインスイッチ（例えばロッカースイッチ）が投入されている間点灯するＬＥＤ（表示素子の一種）である。
図３は電源ユニット６の概略を示す構成図である。図３において、商用電源からの交流電源はメインスイッチ６１をオン状態にすることにより初段の整流回路６２へ送られる。その後、第１のコンバータ６３ａおよび第２のコンバータ６３ｂにより電圧を変換し、さらに、後段の整流回路６４ａ，６４ｂにより再整流して所望の直流電圧を得る。省電力移行信号は、機器を省電力モードにする際にアクティブとなる信号であり、ここではこの信号をアクティブにすると、＋２４Ｖを生成する第２のコンバータ６３ｂを停止させ、さらに＋５Ｖを出力するＦＥＴスイッチ６５をオフ状態にする。つまり、省電力モードにおいては機器に対して＋５ＶＥを出力するのみとなる。なお、前記した主電源ＬＥＤ１１２はこの＋５ＶＥ電源により点灯させている。
以下、本発明の各実施例について説明する。
【０００９】
［実施例１］
図４はこの実施例を示す複写機制御系の構成図である。基本構成は図１に示した従来例と同様であるが、シリアル通信ラインのほかの信号線として、操作部１との通信に異常が発生した場合にサブＣＰＵ１１をリセットするためのリセット信号がない。代りに、コントローラ２に＋５ＶＥを供給／遮断（オン／オフ）するスイッチ回路２２、操作制御部（制御手段）１０に、その電源レベルを監視し、サブＣＰＵ１１にリセット信号を供給する監視回路（電圧監視手段）１３が付加されている。
このような構成で、メインＣＰＵ２１は、操作部１内のサブＣＰＵ１１との通信異常を検出すると、＋５ＶＥの供給／遮断を行うスイッチ回路２２に対して、そのスイッチを遮断状態にするＯＮ／ＯＦＦ信号を所定時間間隔で所定回数、汎用ポートから出力する。これにより、スイッチ回路２２はその時間だけ＋５ＶＥの供給を遮断し、そのため＋５ＶＥの電位は所定回数ＧＮＤレベルに低下する。その結果、操作制御部１０でこの電圧を監視している監視回路１３がリセット信号を出力し、これにより、サブＣＰＵ１１は初期化を実行し、再起動する。
一方、メインＣＰＵ２１は、サブＣＰＵ１１の再起動までの時間が経過した後、サブＣＰＵ１１に対してコマンドを送出し、サブＣＰＵ１１との通信を再開する。
【００１０】
図４に示した制御系の要部の具体例を図５に示す。
図５において、スイッチ回路２２にはＰＮＰトランジスタを用いている。そのため、図示の例ではメインＣＰＵ２１の出力ポート（ＯＮ／ＯＦＦ信号）をＬｏｗレベルにすることによりトランジスタがオン状態になり、＋５ＶＥが操作部側に給電される。操作部側では、この＋５ＶＥ電源により主電源ＬＥＤ１１２を点灯させるとともに、＋５ＶＥ電源のオフ・オンにより監視回路１３内のカウンタ２５（請求項記載の計数手段に相当する）をカウントアップする。そして、計数値が基準値回路２６の出力値である基準値と同じになると、コンパレータ２７（請求項記載の比較手段に相当する）がＨｉｇｈレベル信号を出力し、後段のパルスジェネレータ２８（初期化信号出力手段）がＬｏｗパルスを出力する。これにより、リセットＩＣ２４（初期化信号出力手段）が所定時間Ａだけリセット信号をサブＣＰＵ１１へ出力する。
図示していないが、監視回路１３はカウンタ２５の計数値が０から１になった時を基準として所定時間Ｂ後にリセットパルスを発生させるリセットパルス発生回路を備えている。所定時間ＢはメインＣＰＵ２１がスイッチ回路２２を所定回数オフ状態にする時間よりも少し長い時間に設定されており、そのリセットパルスはカウンタ２５のリセット端子に接続されている。これにより、所定時間Ｂ以内にカウンタ２５への＋５ＶＥ電源ラインに１つや２つのＬｏｗレベルのノイズが乗っても所定回数に達する前にリセットされるので、ノイズによりパルスジェネレータ２８がＬｏｗパルスを出力することはない。
なお、サブＣＰＵ１１にはそれを動作させるための＋５Ｖも供給されており、その電源はリセットＩＣ１２により監視している。サブＣＰＵ１１には、それぞれのリセットＩＣの出力がＯＲで与えられている。
また、耐ノイズ性強化のため、カウンタ２５への＋５ＶＥ電源（＋５ＶＥ−Ｓ）はクロック端子でなくカウントアップ端子へ供給され、サブＣＰＵ１１の出力するサンプリングクロックに同期してカウントアップされる。同様に、パルスジェネレータ２８もそのクロックに同期して動作する。
また、スイッチ回路２２に用いられているトランジスタのベースは抵抗によりプルダウンされているが、これはメインＣＰＵ２１のリセット期間中などポートがハイ・インピーダンスで不確定な状態でも＋５ＶＥ−Ｓを操作部１へ供給するようにするためである。これにより、＋５ＶＥ−Ｓの供給はメインＣＰＵ２１の立ち上がりに無関係に開始されるので、コントローラ２側の初期化時間と操作制御部１０側の初期化時間が足し合わされることなく起動が可能となり、したがってスイッチ回路２２を付加しても立上げ時間が長くなることはない。
【００１１】
図６に、＋５ＶＥ−Ｓのオフ／オン回数が“３”のときにサブＣＰＵ１１をリセットするようにしたタイムチャートを示す。図示したように、ＯＮ／ＯＦＦ信号の３番目のパルスの後縁でリセットＩＣ２４が所定時間Ａだけリセット信号（操作部Ｒｅｓｅｔ１）を出力する。
こうして、この実施例によれば、操作部１に供給されている省電力モード時でも遮断されない電源の電圧を制御することにより人手を必要とせずに異常時の初期化を行うことができる。また、電源ラインはインピーダンスが低いので、ノイズの影響を受けにくく、さらに、カウンタ２５がノイズにより所定時間内に所定の値に達することもなく、したがって、たとえわずかのノイズが乗ってもノイズにより初期化が行われてしまうという誤動作もないし、電源ラインはもともと必要なものであるからスイッチ回路やカウンタなどのコストアップ分があっても総合的にはリセット信号線を用いるより安価に実現できる。
【００１２】
［実施例２］
図７は、実施例２の操作部制御系の構成を示すブロック図である。以下、図７などを用いてこの実施例を説明する。
実施例１では、サブＣＰＵ１１は完全に初期化されるので、制御方式によってはＬＣＤ・タッチパネル１１１や表示素子の表示内容も初期化され、したがって、利用者に違和感を与える場合もある。それを防止しつつ確実な通信の復旧を行えるようにしたのがこの実施例である。
この実施例では、監視回路１３ａ内に、＋５ＶＥ−Ｓのオフ／オンを計数するカウンタ２５の出力を基準値と比較するコンパレータとしてコンパレータ２７ａとコンパレータ２７ｂを備えており、それぞれのコンパレータ２７ａ，２７ｂは基準値回路２６ａの出力する基準値Ａおよび基準値回路２６ｂの出力する基準値Ｂをカウンタ２５の出力値と比較するようになっている。
基準値Ａと基準値Ｂの関係は基準値Ａ＞基準値Ｂとなっており、＋５ＶＥ−Ｓのオフ／オン回数が基準値Ｂと一致するとコンパレータ２７ｂの出力は“Ｈｉｇｈ”レベルとなり、後段のパルスジェネレータ２８ｂはサンプリングクロックの１周期分“Ｈｉｇｈ”レベルのパルスを出力する。この信号はサブＣＰＵ１１に対する優先度の最も高い割り込み信号としてサブＣＰＵ１１のノン・マスカブル・インタラプト（ＮＭＩ）端子に与えられ、ＮＭＩ割込みにより、サブＣＰＵ１１はそのベクタアドレスにプログラムの実行を移行させ、サブＣＰＵ１１の通信インタフェース部分のみ初期化を行う。メインＣＰＵ２１は、サブＣＰＵ１１の通信インタフェース部の初期化に要する時間が経過した後にサブＣＰＵ１１に対してコマンドを送出し、応答があればサブＣＰＵ１１との通信を再開する。
なお、コンパレータ２７ａとその後段の構成は実施例１と同様である。
このような構成で、この実施例では、メインＣＰＵ２１は、操作部１内のサブＣＰＵ１１との通信異常を検出すると、まず＋５ＶＥ−Ｓを例えば２回オフ／オンさせる（図８参照）。そして、サブＣＰＵ１１へのＮＭＩ割込みを実行させ、サブＣＰＵ１１の通信インタフェース部分のみ初期化する。
その後、メインＣＰＵ２１は、サブＣＰＵ１１の通信インタフェース部の初期化に要する時間が経過した後、サブＣＰＵ１１に対してコマンドを送出し、応答がなければ＋５ＶＥ−Ｓを例えば３回オフ／オンさせる（図８参照）。これにより、まずサブＣＰＵ１１へのＮＭＩ割込みが発生し、サブＣＰＵ１１の通信インタフェース部分のみ初期化を開始するが、その初期化中にリセットＩＣ２４が所定時間Ａだけリセット信号をサブＣＰＵ１１へ出力し、実施例１と同様の初期化を行う。
パルスジェネレータ２８ｂの構成例とそのタイムチャートを図９に示す。図示したように、Ｄタイプフリップフロップ３１を３段に接続したシフトレジスタとＡＮＤゲート３２から構成している。なお、パルスジェネレータ２８ａも類似の構成で実現できる。
こうして、この実施例によれば、状況によっては操作部上の表示などに影響を与えずに２つのＣＰＵ間の通信ラインの復旧が可能となる。
なお、前記においては、＋５ＶＥ−Ｓの２回オフ／オンでＮＭＩ割込みを発生させ、３回のオフ／オンでリセット信号を発生させたが、＋５ＶＥ−Ｓラインに乗るノイズにさらに強くするために例えば＋５ＶＥ−Ｓの３回オフ／オンでＮＭＩ割込みを発生させ、４回のオフ／オンでリセット信号を発生させてもよい。
【００１３】
［実施例３］
実施例１および実施例２では、計数が目的で＋５ＶＥ−Ｓをオフ／オンさせているので、オフ（ＯＦＦ）時間はサンプリングクロックの周期より少し長ければよく、サンプリングクロックはＭＨｚ単位で生成可能であるので、オフ時間は数ｍＳでよい。したがって、回路上の容量のばらつきさえなければ主電源ＬＥＤ１１２のちらつきなどの問題はない。しかし、実際は回路上の容量などのばらつきで＋５ＶＥ−Ｓが比較的長時間オフ状態になり、ちらつきの問題が出る場合もある。実施例３ではこのようなちらつきの問題を解決する。図１０に、この実施例の操作制御部の構成を示す。
図示したように、この実施例では、＋５ＶＥ−Ｓと主電源ＬＥＤ１１２の間にエミッタフォロアのトランジスタ３３とコンデンサ３４から成る点灯安定化回路を付加する。これにより、＋５ＶＥ−Ｓがオフ状態の間は、コンデンサ３４から主電源ＬＥＤ１１２に電流が供給されるので、電圧変動が軽減され、ちらつきを防止できる。
また、コンデンサ３４からの電流はトランジスタ３３によりカウンタ２５側には流れないので、監視回路側の動作には影響を与えない。なお、コンデンサ３４の必要容量はＬＥＤ駆動電流と＋５ＶＥ−Ｓの遮断時間により容易に算出できる。
以上、サブＣＰＵが操作部にある例で説明したが、本発明が適用されるサブＣＰＵの備えられる場所は操作部に制限されるわけではない。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態を示す従来技術の複写機制御系の構成ブロック図である。
【図２】本発明の一実施形態を示す複写機操作部の平面図である。
【図３】本発明の一実施形態を示す複写機電源ユニットの構成図である。
【図４】本発明の第１の実施例を示す複写機制御系の構成図である。
【図５】本発明の第１の実施例を示す複写機制御系要部の構成図である。
【図６】本発明の第１の実施例を示す複写機制御系要部のタイムチャートである。
【図７】本発明の第２の実施例を示す複写機操作部制御系の構成図である。
【図８】本発明の第２の実施例を示す複写機制御系要部のタイムチャートである。
【図９】本発明の第２の実施例を示す複写機操作制御部要部のブロック図およびタイムチャートである。
【図１０】本発明の第３の実施例を示す複写機操作部制御系の構成図である。
【符号の説明】
【００１５】
１  操作部
２  コントローラ
６  電源ユニット
９  操作パネル
１０  操作制御部
１１  サブＣＰＵ
１３  監視回路
２１  メインＣＰＵ
２２  スイッチ回路
２４  リセットＩＣ
２５  カウンタ
２７  コンパレータ
２８  パルスジェネレータ
３３  トランジスタ
３４  コンデンサ
６５  ＦＥＴスイッチ
１１２  主電源ＬＥＤ
【図１】
2007098775.tif 000003
【図２】
2007098775.tif 000004
【図３】
2007098775.tif 000005
【図４】
2007098775.tif 000006
【図５】
2007098775.tif 000007
【図６】
2007098775.tif 000008
【図７】
2007098775.tif 000009
【図８】
2007098775.tif 000010
【図９】
2007098775.tif 000011
【図１０】
2007098775.tif 000012