(57)【要約】【課題】接触及び非接触インタフェース機能を有するＩＣカードマイコンにおけるグリッジアタック耐性を向上させる。【解決手段】接触及び非接触インタフェース機能を有するＩＣカードマイコン（１）において、外部電源端子から供給される外部電源電圧を降圧した内部電源電圧とアンテナの電磁的結合に基づいて得られる信号を整流及び安定化した内部電源電圧の双方を内部回路に供給可能にする内部電源配線（１６）をＩＣカードマイコンチップの外部に引き出して、安定化容量素子（２０）を接続可能にした。大きな値の安定化容量素子を作用することが容易であるから、内部電源電圧のレベルを低く設定しても充分安定化することが容易になり、電源ノイズレベルが小さくなり、内部電源電圧レベルを低く設定しても、電源ノイズと区別してグリッジアタックによるスパイクノイズの検出が可能になる。【選択図】図１
2007334660.tif 000002
【特許請求の範囲】
【請求項１】
第１外部端子を用いる接触インタフェース機能とアンテナが接続される第２外部端子を用いる非接触インタフェース機能を有し、前記第１外部端子から供給される外部電源電圧を降圧した内部電源電圧と前記アンテナの電磁的結合に基づいて得られる信号を整流及び定電圧化して得られる内部電源電圧との何れについても内部回路に供給可能にする内部電源配線を備えたＩＣカード用マイクロコンピュータチップであって、
ＩＣカード用マイクロコンピュータチップの外部から安定化容量素子を接続可能にする外部接続端子と、前記内部電源配線上における所定レベル以上のスパイクノイズを検出するセキュリティ回路とが前記内部電源配線に接続して設けられたＩＣカード用マイクロコンピュータチップ。
【請求項２】
請求項１記載のＩＣカード用マイクロコンピュータチップを収容するパッケージに、前記外部接続端子に接続された前記安定化容量素子を有するＩＣカード用マイクロコンピュータ。
【請求項３】
前記アンテナの電磁結合に基づいて得られる信号は大凡１３．５６メガ・ヘルツの周波数を有し、前記安定化容量素子は数百ナノ・ファラッドの容量値を有する請求項２記載のＩＣカード用マイクロコンピュータ。
【請求項４】
前記外部電源電圧は３．０Ｖである請求項３記載のＩＣカード用マイクロコンピュータ。
【請求項５】
前記内部電源電圧は１．３５Vである請求項４記載のＩＣカード用マイクロコンピュータ。
【請求項６】
前記セキュリティ回路が検出可能なスパイクノイズは±０．５V以上である請求項５記載のＩＣカード用マイクロコンピュータ。
【請求項７】
前記安定化容量素子はチップコンデンサである請求項１記載のＩＣカード用マイクロコンピュータ。
【請求項８】
前記安定化容量素子はマイクロコンピュータチップの表面に全体的に形成されたコンデンサである請求項１記載のＩＣカード用マイクロコンピュータ。
【請求項９】
前記パッケージの一面には前記第１外部端子に結合する第１端子パターンが形成され、前記パッケージの他面には前記第２外部端子に結合される第２端子パターンが形成された請求項１記載のＩＣカード用マイクロコンピュータ。
【請求項１０】
前記アンテナがパターン形成されたカード基板に請求項９記載のＩＣカード用マイクロコンピュータが搭載され、前記カード基板の一面から前記第１端子パターンが露出され、前記第２端子パターンに前記アンテナが接続されたＩＣカード。
【請求項１１】
接触インタフェースを行うための接触インタフェース端子パターンと非接触インタフェースを行うためのアンテナ端子パターンとを備えるケーシングと、前記ケーシングに収容されたマイクロコンピュータチップとを有し、
前記マイクロコンピュータチップは、前記接触インタフェース端子パターンを介して供給される外部電源電圧を降圧する第１の電圧レギュレータと、
前記アンテナ端子パターンを介して結合されるアンテナの電磁的結合に基づいて得られる信号を整流する整流回路と、
前記整流回路の出力を定電圧化する第２の電圧レギュレータと、
前記第１の電圧レギュレータの出力端子と前記第２の電圧レギュレータの出力端子に共通接続された内部電源配線と、
前記内部電源配線をマイクロコンピュータチップの外側に引き出すための外部接続端子と、
前記内部電源配線に接続されたデータ処理回路と、
前記内部電源配線に生ずる所定レベル以上のスパイクノイズを検出するセキュリティ回路と、を有し、
前記ケーシングは、前記マイクロコンピュータチップの外側で前記外部接続端子に結合された安定化容量素子を備えるＩＣカード用マイクロコンピュータ装置。
【請求項１２】
前記ケーシングにはアンテナのパターンが形成され、前記アンテナ端子パターンに前記アンテナが接続された請求項１１記載のＩＣカード用マイクロコンピュータ装置。
【請求項１３】
前記アンテナの電磁結合に基づいて得られる信号は大凡１３．５６メガ・ヘルツの周波数を有し、前記安定化容量素子は数百ナノ・ファラッドの容量値を有する請求項１２記載のＩＣカード用マイクロコンピュータ装置。
【請求項１４】
前記外部電源電圧は３．０Ｖである請求項１３記載のＩＣカード用マイクロコンピュータ装置。
【請求項１５】
前記内部電源電圧は１．３５Vである請求項１４記載のＩＣカード用マイクロコンピュータ装置。
【請求項１６】
前記セキュリティ回路が検出可能なスパイクノイズは±０．５V以上である請求項１５記載のＩＣカード用マイクロコンピュータ装置。
【請求項１７】
前記安定化容量素子はチップコンデンサである請求項１２記載のＩＣカード用マイクロコンピュータ装置。
【請求項１８】
前記安定化容量素子はマイクロコンピュータチップの表面に全体的に形成されたコンデンサである請求項１２記載のＩＣカード用マイクロコンピュータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接触及び非接触インタフェース機能を有するＩＣカード用マイクロコンピュータチップ、ＩＣカード用マイクロコンピュータ及びＩＣカードに関し、特にグリッジアタック対策に適用して有効な技術に関する。
【背景技術】
【０００２】
接触インタフェース機能と非接触インタフェース機能を有するＩＣカード用マイクロコンピュータにおいて、接触インタフェース機能を用いるときは外部電源端子から供給される外部電源を動作電源とする。非接触インタフェース機能を用いるときはアンテナの電磁結合によって得られる信号の直流成分を整流して得られる電圧を動作電源とする。ＩＣカードに対するグリッジアタックとは、ＩＣカードの電源供給経路にスパイクノイズを印加することによってマイクロコンピュータを誤動作させて、セキュリティを破ろうとする不正行為である。この対策として外部電源端子から供給されるスパイクノイズを検出するセキュリティ回路を設けることができる。例えば外部電源電圧が３Ｖのとき、セキュリティ回路は動作保証電圧を超える±１Ｖ以上のスパイクノイズを検出することによってＩＣカード用マイクロコンピュータをリセットする。尚、特許文献１には接触インタフェース機能と非接触インタフェース機能を有するＩＣカード用マイクロコンピュータについて記載がある。特許文献２には電源ノイズを発生させてデータを改ざんしようとする不正に対処するための技術が記載される。
【０００３】
【特許文献１】特開２００５−８４９３５
【特許文献２】特開２００６−８５８４７
【発明の開示】
【発明が解決しようとする課題】
【０００４】
外部電源電圧を降圧した内部電源電圧をコア回路の動作電源に用いるＩＣカード用マイクロコンピュータにおいては、降圧された内部電源電圧が供給される内部電源配線上で直接スパイクノイズを検出する方が、グリッジアタックに対するセキュリティを向上させることができる。非接触インタフェースを行う場合にはアンテナの電磁結合によって得られる信号に対する整流と電圧レギュレータによる定電圧化によって上記と同じレベルの内部電圧を内部電源配線に供給しなければならない。整流された脈流の電圧信号を電圧レギュレータで帰還制御により定電圧化する場合、その電圧信号の周波数や電源系の負荷に等に応じて比較的大きな容量値の安定化容量素子が必要になる。しかしながら大きな安定化容量素子をＩＣカード用マイクロコンピュータにオンチップすればチップ面積が大きくなってしまう。このとき、電圧レギュレータで帰還制御によって形成される内部電源電圧のノイズレベルはその電圧レベルが高いほど相対的に小さくなる。アンテナの電磁的結合によって得られる信号周波数（搬送周波数）は一定とみなすことができるからである。これによれば、安定化容量素子を小さくするには内部電源電圧のレベルを低くしないようにすればよいが、そうすると今度は、非接触インタフェースで用いることができる動作電流が小さくなり、非接触インタフェース可能な距離が短くなってしまう。
【０００５】
本発明の目的は、接触及び非接触インタフェース機能を有するＩＣカード用マイクロコンピュータチップ及びＩＣカード用マイクロコンピュータにおいて、内部電源配線上で所定レベルのスパイクノイズを検出可能にするのにチップサイズが大きくなったり非接触インタフェース可能な距離が短くなったりしないようにすることにある。
【０００６】
本発明の別の目的は、接触及び非接触インタフェース機能を有するＩＣカード用マイクロコンピュータにおけるグリッジアタック耐性を向上させることにある。
【０００７】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【０００９】
〔１〕本発明に係るＩＣカード用マイクロコンピュータチップ（１）は、第１外部端子（Ｔ〔Ｉ／Ｏ〕、Ｔ〔ＲＳＥＴ〕、Ｔ〔ＣＬＫ〕、Ｔ〔ＶＣＣ〕、Ｔ〔ＧＮＤ〕）を用いる接触インタフェース機能とアンテナ（２１）が接続される第２外部端子（Ｔ〔ＬＡ〕、Ｔ〔ＬＢ〕）を用いる非接触インタフェース機能を有し、前記第１外部端子から供給される外部電源電圧（ＶＣＣ）を降圧した内部電源電圧（Ｖｄｄ）と前記アンテナの電磁的結合に基づいて得られる信号を整流及び安定化した内部電源電圧（Ｖｄｄ）の何れについても内部回路（２〜７）に供給可能にする内部電源配線（１６）を備える。更に、ＩＣカード用マイクロコンピュータチップの外部から安定化容量素子を接続可能にする外部接続端子（Ｔ〔Ｖｄｄ〕）と、前記内部電源配線上における所定レベル以上のスパイクノイズを検出するセキュリティ回路（８）とが前記内部電源配線に接続して設けられる。
【００１０】
上記手段によれば前記外部接続端子を介してＩＣカード用マイクロコンピュータチップの外部に引き出された内部電源配線に安定化容量素子（２０）を外付けすることができる。したがって、ＩＣカード用マイクロコンピュータチップに安定化容量素子を作りこむことを要せず、チップ面積を増大させずに済む。更に、安定化容量素子に必要な大きさの容量値を設定することが容易であるから、内部電源電圧のレベルを低く設定してもアンテナの電磁的結合に基づいて得られる信号に対して充分な安定化が可能になり、その内部電源電圧のノイズレベルが小さくなり、内部電源電圧のレベルを低く設定しても、内部電源電圧の生成によるノイズがグリッジアタックによるスパイクノイズとして誤検出される虞を未然に防止することができる。外付けされた比較的大きな安定化容量素子からの電流供給能力により、電磁結合によって供給される電力に対して非接触インタフェースで用いることができる動作電流を相対的に大きくすることができ、ＩＣカード用マイクロコンピュータの比較的電流消費の大きな動作に対しても余裕を持って内部電源電圧の低電圧化を行うことができ、結果として、内部電源電圧の低電圧化と、比較的大きな電流を必要とする動作を伴う場合の非接触インタフェース可能な距離の伸長とを実現することが可能になる。
【００１１】
本発明の一つの具体的な形態として、ＩＣカード用マイクロコンピュータチップ（１）を収容するパッケージ（３１）に、前記外部接続端子に接続された前記安定化容量素子（３２、２０）を有する。ＩＣカード用マイクロコンピュータ（３０）のユーザにとって前記安定化容量素子を別部品として揃える手間が省ける。
【００１２】
本発明の一つの具体的な形態として、前記アンテナの電磁結合に基づいて得られる信号は大凡１３．５６メガ・ヘルツの周波数を有し、前記安定化容量素子は例えば数百ナノ・ファラッドの容量値を有する。この容量値の安定化容量を用いることにより大凡１３．５６メガ・ヘルツの周波数を持つ電圧に対して負帰還制御による安定な低電圧動作が容易になる。前記外部電源電圧は例えば３．０Ｖである。一般的な３．０Ｖ電源の使用が可能になる。このとき、内部電源電圧は例えば１．３５Vである。前記アンテナの電磁結合によって供給される電力を１．５ミリワットと想定するとき、安定化容量素子から負荷への電流供給能力を勘案すれば、必要な動作電流を確保しつつ、マイクロコンピュータチップの動作電圧を１．３５Vのように低電圧化することが更に容易となる。
【００１３】
前記セキュリティ回路が検出可能なスパイクノイズは±０．５V以上である。上記数１００ナノ・ファラッドの安定化容量を用いることにより大凡１３．５６メガ・ヘルツの周波数を持つ電圧に対して帰還制御による安定な定電圧動作が可能なとき、その降圧電圧の電源ノイズは±０．５Vよりも低くなると考えられるからである。
【００１４】
本発明の別の具体的な形態として、前記安定化容量素子はチップコンデンサである。安価なチップコンデンサを用いることが可能になる。前記安定化容量素子はマイクロコンピュータチップの表面に全体的に形成されたコンデンサである。安定化容量素子を搭載するのに平面的な面積増加を要せず、しかも大きな容量値を確保することが容易になる。
【００１５】
本発明の別の具体的な形態として、前記パッケージの一面には前記第１外部端子に結合する第１端子パターン（Ｐ〔Ｉ／Ｏ〕、Ｐ〔ＲＳＥＴ〕、Ｐ〔ＣＬＫ〕、Ｐ〔ＶＣＣ〕、Ｐ〔ＧＮＤ〕）が形成され、前記パッケージの他面には前記第２外部端子に結合される第２端子パターン（Ｐ〔ＬＡ〕、Ｐ〔ＬＢ〕）が形成される。ＩＣカードとしての組み立てが容易になる。例えば、前記アンテナがパターン形成されたカード基板に上記ＩＣカード用マイクロコンピュータが搭載され、前記カード基板の一面から前記第１端子パターンが露出され、前記第２端子パターンに前記アンテナが接続される。
【００１６】
〔２〕本発明に係るＩＣカード用マイクロコンピュータ装置は、接触インタフェースを行うための接触インタフェース端子パターンと非接触インタフェースを行うためのアンテナ端子パターンとを備えるケーシングと、前記ケーシングに収容されたマイクロコンピュータチップとを有する。前記マイクロコンピュータチップは、前記接触インタフェース端子パターンを介して供給される外部電源電圧を降圧する第１の電圧レギュレータと、前記アンテナ端子パターンを介して結合されるアンテナの電磁的結合に基づいて得られる信号を整流する整流回路と、前記整流回路の出力を安定化する第２の電圧レギュレータと、前記第１の電圧レギュレータの出力端子と前記第２の電圧レギュレータの出力端子に共通接続された内部電源配線と、前記内部電源配線をマイクロコンピュータチップの外側に引き出すための外部接続端子と、前記内部電源配線に接続されたデータ処理回路と、前記内部電源配線に生ずる所定レベル以上のスパイクノイズを検出するセキュリティ回路と、を有する。前記ケーシングは、前記マイクロコンピュータチップの外側で前記外部接続端子に結合された安定化容量素子を備える。
【００１７】
本発明に係るＩＣカード用マイクロコンピュータ装置も上記同様に、ＩＣカード用マイクロコンピュータチップに安定化容量素子を作りこむことを要せず、安定化容量素子に必要な大きさの容量値を設定することが容易である。したがって、降圧電圧のレベルを低く設定してもアンテナの電磁的結合に基づいて得られる信号に対して充分な平滑化が可能になり、その降圧電圧のノイズレベルが小さくなり、降圧電圧のレベルを低く設定しても、降圧電圧生成によるノイズがグリッジアタックによるスパイクノイズとして誤検出される虞を未然に防止することができる。降圧電圧の低電圧化が可能になるので、電磁結合によって供給される電力に対して非接触インタフェースで用いることができる動作電流を相対的に大きくすることができ、比較的大きな電流を必要とする動作を伴う場合にも非接触インタフェース可能な距離を長くすることが可能になる。
【発明の効果】
【００１８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００１９】
即ち、接触インタフェース機能及び非接触インタフェース機能を備えたＩＣカード用マイクロコンピュータにおいて、チップサイズを大きくせず且つ非接触インタフェース可能な距離を短くせずに、内部の内部電源配線上でグリッジアタックの検出を行うことができる。
【００２０】
接触及び非接触インタフェース機能を有するＩＣカード用マイクロコンピュータにおけるグリッジアタック耐性を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
図２にはＩＣカード用マイクロコンピュータチップ（ＩＣカードマイコンチップとも記す）１の詳細が例示される。ＩＣカードマイコンチップ１は、単結晶シリコンのような１個の半導体基板にＣＭＯＳ等の集積回路製造技術によって形成される。ＩＣカードマイコンチップ１は、ＩＣカードのプラスチック基板中に埋め込んでも利用可能とされるマイクロコンピュータチップである。
【００２２】
ＩＣカードマイコンチップ１は、中央処理装置（ＣＰＵ）２、ＣＰＵ２のワーク領域若しくはデータの一時記憶領域とされるＲＡＭ（ランダム・アクセス・メモリ）３、電気的に書き換え可能な不揮発性メモリとしてのＥＥＰＲＯＭ（エレクトリカリ・イレーザブル・アンド・プログラマブル・リード・オンリ・メモリ）４、暗号処理等を行なうコプロセッサ（ＣＰＲＯ）５、マスクＲＯＭ（ＭＳＫ−ＲＯＭ）６、システムコントロールロジック（ＳＹＳＣ）７、セキュリティ回路（ＳＥＣ）８、入出力バッファ（ＢＵＦ）９、アナログ送受信部（ＲＦ）１０、第１電源回路（ＰＷＧａ）１１、第２電源回路（ＰＷＧｂ）１２、データバス１３、及びアドレスバス１４を有する。
【００２３】
前記マスクＲＯＭ６及びＥＥＰＲＯＭ４はＣＰＵ２の動作プログラム及びデータの格納に利用される。システムコントロールロジック７は外部から供給されたＩＣカードコマンドをデコードし、当該コマンドの実行に必要な処理プログラムをＣＰＵ２に実行させる。ＣＰＵ２は、システムコントロールロジック７から指示されるアドレスでマスクＲＯＭ６をアクセスして命令をフェッチし、フェッチした命令をデコードし、デコード結果に基づいてオペランドフェッチやデータ演算を行う。コプロセッサ５はＣＰＵ２の制御に従ってＲＳＡや楕円曲線暗号演算における剰余演算処理などを行う。入出力バッファ９は接触インタフェースを行うためのデータ入出力端子Ｔ〔Ｉ／Ｏ〕、クロック入力端子Ｔ〔ＣＬＫ〕及びリセット端子Ｔ〔ＲＳＥＴ〕に接続される。データ入出力端子Ｔ〔Ｉ／Ｏ〕はデータの入出力と外部割り込み信号の入力等に兼用される。システムコントロールロジック７はＩＣカードマイコンチップ１の動作モードの制御及び割り込み制御を行う。内部又は外部からリセット要求があるとＩＣカードマイコンチップの内部が初期化され、クロック信号ＣＬＫに同期してＣＰＵ２はそのプログラム領域の先頭番地から命令実行を開始する。アナログ送受信部１０は、アンテナを介して受信した信号に対して復調、増幅、及びＡ／Ｄ（アナログ・ディジタル）変換を行い、変換したデータに対して例えばマンチェスタ符号をＮＲＺ（Non Return to Zero）形式へ変換する処理等を行ない、処理結果をＣＰＵ２に送る。また、アナログ送受信部１０は、送信すべきデータをＣＰＵ２から受け取ると、そのデータをパケット化し、例えばＮＺＲ形式からマンチェスタ符号に変換する処理を行ない、その処理結果に対してＤ／Ａ（ディジタル・アナログ）変換および変調を行い、搬送波を用いて変調信号をアンテナから送信する。
【００２４】
ＩＣカードマイコンチップ１の動作電源は外部電源電圧ＶＣＣとアンテナの電磁的結合によって得られる電圧とされる。前者は接触インタフェースに用いられ、後者は非接触インタフェースに用いられる。Ｔ〔ＶＣＣ〕が外部電源端子、Ｔ〔ＧＮＤ〕はグランド端子、Ｔ〔ＬＡ〕，Ｔ〔ＬＢ〕はアンテナ端子である。入出力バッファ９による接触インタフェースにおける外部との信号インタフェースは外部電源電圧ＶＣＣの振幅で行なわれるが、ＣＰＵ２等の内部回路は外部電源電圧ＶＣＣを電源回路１１で降圧した内部電源電圧（Ｖｄｄ）を用いて動作される。非接触インタフェース機能を用いて動作するときはアンテナの電磁的結合によって得られる信号を整流回路で整流及び電圧レギュレータで定電圧化して上記と同じレベルの内部電源電圧（Ｖｄｄ）を生成する。整流回路及び電圧レギュレータは第２の電源回路１２が備える。外部電源電圧ＶＣＣを降圧した内部電源電圧Ｖｄｄと、アンテナの電磁的結合によって得られる信号を整流回路で整流及び電圧レギュレータで定電圧化して得られる内部電源電圧ＶｄｄはＩＣカードマイコンチップ１の内部電源配線１６に供給され、この内部電源配線１６を介してＣＰＵ2等の内部回路に動作電源が供給される。内部電源配線１６は外部接続端子Ｔ〔Ｖｄｄ〕に接続され、ＩＣカードマイコンチップ１の外部に引出し可能にされる。
【００２５】
セキュリティ回路８は内部電源配線１６上における所定レベル以上のスパイクノイズの検出（グリッジ検出）と、内部電源配線１６上におけるＤＣ的な異常電圧の検出（ＤＣ異常検出）を行う。その回路構成については公知であるからここではその詳細な説明は省略する。セキュリティ回路８はグリッジ検出又はＤＣ異常検出によって電圧異常を検出すると、システムコントローラ７を介してＣＰＵ２をリセットする。これにより、外部電源端子Ｔ〔ＶＣＣ〕又は外部接続端子Ｔ〔Ｖｄｄ〕から内部電源配線１６にスパイクノイズを印加してＩＣカードマイコン１を誤動作させてセキュリティを破ろうとする不正行為に対し、誤動作に至る前にＣＰＵ２を初期化して不正アクセスを抑制化能になる。誤動作を惹起する虞のあるＤＣ異常についてもこれを検出してＣＰＵ２をリセットすることにより誤動作の発生を未然に防止することができりる。
【００２６】
図１にはＩＣカードマイコンチップの電源系が示される。前記外部接続端子Ｔ〔Ｖｄｄ〕とグランド端子Ｔ〔ＧＮＤ〕にはＩＣカードマイコン１の外部で安定化容量素子（ＰＣ）２０が接続される。前記安定化容量素子２０は、アンテナの電磁的結合によって得られる信号を電源回路１２で定電圧化するときに発生する内部電源配線１６上の電源ノイズを小さくし、また、内部電源配線１６に接続する内部回路の動作に伴う負荷変動による内部電源電圧Ｖｄｄの変動を抑制するものである。アンテナ端子Ｔ〔ＬＡ〕，Ｔ〔ＬＢ〕にはアンテナ２１と、同調用コンデンサ２２が接続される。アンテナ２１はループアンテナとして動作されると共に、同調コンデンサ２２と一緒に所定の通信搬送周波数に共振するＬＣ共振回路としても動作する。尚、２３はグランド端子Ｔ〔ＧＮＤ〕に接続するグランド配線、２４は電源端子Ｔ〔ＶＣＣ〕に接続する電源配線である。
【００２７】
図３には電源回路１２が例示される。電源回路１２は整流回路（ＲＴＦ）２５と電圧レギュレータ２６によって構成される。整流回路２５は公知の半波整流回路又は全波整流回路によって構成することができる。電圧レギュレータ２６は抵抗Ｒｉを介して整流回路２５の出力電圧を受ける。抵抗Ｒｉとグランド電圧ＧＮＤとの間にはｎチャンネル型のＭＯＳトランジスタＱｎのドレイン・ソースが結合される。ＭＯＳトランジスタＱｎのゲートはオペアンプＯＰＡの出力端子に結合される。オペアンプＯＰＡは抵抗Ｒｉとグランド電圧ＧＮＤの間を抵抗Ｒ１，Ｒ２で分圧した分圧電圧を非反転入力端子に受け、反転入力端子には基準電圧発生回路２７より基準電圧Ｖｒｅｆが印加される。抵抗ＲｉとＭＯＳトランジスタＱｎのドレインとの結合ノードが内部電源配線１６に接続される。電圧レギュレータの帰還制御により内部電源電圧Ｖｄｄは、Ｖｄｄ＝Ｖｒｅｆ（Ｒ１＋Ｒ２）／Ｒ２とされる。
【００２８】
前記アンテナ２１の電磁結合に基づいて得られる信号は例えば大凡１３．５６メガ・ヘルツの周波数を有する。したがって整流された電圧信号のリップルも１３．５６メガ・ヘルツの周波数を持つことになる。そのような周波数のリップルを図３に例示されるような帰還制御型の電圧レギュレータ２６で定電圧化するとき、安定化容量素子２０の容量値が数ナノ・ファラッドの場合には内部電源電圧Ｖｄｄに±０．５Ｖ程度の電源ノイズを生ずるが、安定化容量素子２０の容量値を数１００ナノ・ファラッドとすれば内部電源電圧Ｖｄｄのノイズを±０．２Ｖ程度に圧縮することが可能になる。このとき、安定化容量素子２０はＩＣカードマイコンチップ１に対して外付けされた容量素子であるから、ＩＣカードマイコンチップに安定化容量素子を作りこむことを要せず、チップ面積を増大させずに済む。前記安定化容量素子２０に例えば数百ナノ・ファラッドの容量値を採用することにより大凡１３．５６メガ・ヘルツの周波数を持つ電圧に対して帰還制御による定電圧動作を容易に安定化させることができる。
【００２９】
更に、安定化容量素子２０はＩＣカードマイコンチップ１に外付け可能であり、必要な大きさの容量値を設定することが容易であるから、内部電源電圧Ｖｄｄのレベルを低く設定してもアンテナ２１の電磁的結合に基づいて得られる信号に対して充分な安定化が可能になり、その内部電源電圧Ｖｄｄのノイズレベルを小さくすることができる。これにより、内部電源電圧Ｖｄｄのレベルを低く設定しても、内部電源電圧Ｖｄｄの生成によるノイズがグリッジアタックによるスパイクノイズとして誤検出される虞を未然に防止することが容易になる。また、ＩＣカードマイコンチップ１に外付けされた比較的大きな安定化容量素子２０による電流供給能力により、電磁結合によって供給される電力に対して非接触インタフェースで用いることができる動作電流を相対的に大きくすることができ、ＥＥＰＲＯＭ４の消去書き込み動作等の比較的電流消費の大きな動作に対しても余裕を持って内部電源電圧Ｖｄｄの低電圧化を行うことができる。結果として、内部電源電圧Ｖｄｄの低電圧化と、比較的大きな電流を必要とする動作を伴う場合の非接触インタフェース可能な距離の伸長とを達成することが可能になる。例えば、一般的な３．０Ｖ電源の使用を可能にするという点を考慮して、前記外部電源電圧ＶＣＣを例えば３．０Ｖとするとき、内部電源電圧Ｖｄｄを１．３５Ｖとする。また、ＩＣカードマイコンは図示を省略するＩＣカードホスト等のホスト装置から１０ｃｍ離れるもの（非接触インタフェース距離が１０ｃｍ）とし、前記アンテナ２１の電磁結合によって供給される電力を１．５ミリワット（ｍＷ）と想定する。このとき、ＣＰＵ２等による通常のデータ処理動作では消費電流１ミリ・アンペア（ｍＡ）、内部電源電圧Ｖｄｄを１．５Ｖとして動作上問題は無いが、ＥＥＰＲＯＭ４の消去及び書き込みアクセスでは昇圧に１．５ｍＡで２００マイクロ秒（μｓｅｃ）の動作を要し、コプロセッサによる演算では２．０ｍＡで１００μｓｅｃの動作を要するとすれば、内部電源電圧Ｖｄｄは１．０Ｖ〜０．７５Ｖまで低下すると予想される。供給電力が１．５ｍＷの範囲では、前者の動作では１．５ｍＡ×１．０Ｖ×２００μｓｅｃ、後者の動作では２ｍＡ×０．７５Ｖ×１００μｓｅｃとなると考えられるからである。そこで、前記安定化容量素子２０から負荷への電流供給を考えると、電圧レギュレータ２６による１ｍＡ×１．５Ｖの電力供給に対して、１．５ｍＡ×２００μｓｅの電荷を要する前者の動作ではその差分に応ずる０．５ｍＡ×２００μｓｅｃ＝１００ナノ・クーロン（ｎＣ）の電荷、２．０ｍＡ×１００μｓｅの電荷を要する後者の動作ではその差分に応ずる１．０ｍＡ×１００μｓｅｃ＝１００ｎＣの電荷を、それぞれ前記安定化容量素子２０から供給するとすれば、前記安定化容量素子２０が例えば５００ｎＦのとき、その供給電荷は５００ｎＦ×０．２Ｖ＝１００ｎＣの関係より、内部電源電圧Ｖｄｄを１．５Ｖから１．３Ｖに低電圧化することが可能になる。これにより、内部電源電圧Ｖｄｄを例えば１．３５Ｖとすることができる。このように、ＩＣカードマイコンチップ１に大きな安定化容量素子２０を外付けすることができることにより、ＥＥＰＲＯＭ４の消去書き込み動作等の比較的電流消費の大きな動作に大しても余裕を持って内部電源電圧Ｖｄｄの低電圧化を行うことができる。
【００３０】
前述のようにＩＣカードマイコン１に比較的大きな安定化容量素子２０を外付けすることにより、電源回路１２から内部電源配線１６への電源ノイズを±０．２Ｖ程度に圧縮できるから、前記セキュリティ回路８におけるＤＣ異常検出をそれよりもレベルの高い±０．２５Ｖ（検出電圧は±０．２５Ｖ以上）に設定でき、また、電源電圧を１．３５Ｖに低電圧化できることから前記セキュリティ回路８におけるグリッジ検出も±０．５Ｖ（検出電圧は±０．５Ｖ以上）に低電圧化して検出精度を上げることが可能である。グリッジアタックは外部電源端子Ｔ〔ＶＣＣ〕に高電圧パルスを印加する従来型のアタック形態の他に、内部電源配線１６に接続する外部接続端子Ｔ〔Ｖｄｄ〕からのグリッジアタックも想定されるが、内部電源配線１６の電圧に基づいてグリッジ検出を行うので問題ない。外部接続端子Ｔ〔Ｖｄｄ〕からのグリッジアタックに際して安定化容量素子が取り外されても全く問題ない。逆に、グリッジアタックの検出精度が上がる。
【００３１】
図４にはＩＣカードマイコンチップに内部電源電圧Ｖｄｄの安定化容量を作り込んだ比較例が示される。内部電源配線は外部に引き出されていない。安定化容量素子（ＰＣ）はチップサイズとの関係より実質的に大きくすることはできず１ｎＦ程度に止む。したがって、外部電源電圧ＶＣＣが３．０Ｖのとき、電源回路（ＰＷＧｂ）から内部電源配線への電源ノイズは±０．５Ｖ程度になり、内部電源電圧は１．５Ｖ、セキュリティ回路（ＳＥＣ）におけるグリッジ検出電圧及びＤＣ異常検出電圧はそれぞれ±１Ｖとなる。図１に比べて内部電源配線の電源ノイズレベル、内部電源電圧Ｖｄｄのレベル、グリッジ検出電圧及びＤＣ異常検出電圧のそれぞれのレベルが高くなっており、ＩＣカードマイコンにおける内部回路の動作電圧の低電圧化、グリッジ検出の高精度化、非接触インタフェース距離の伸長の全てにおいて図４の構成は図１に構成に比べて劣っている。
【００３２】
図５には前記ＩＣカードマイコンチップ１をパッケージに組み込んだＩＣカードマイコンの構造が例示される。ＩＣカードマイコン３０は、パッケージ（モジュール基板）３１に搭載されたＩＣカードマイコンチップ１とチップコンデンサ３２，３３を有する。チップコンデンサ３２は前記安定化容量素子２０を構成し、チップコンデンサ３３は前記同調コンデンサ２２を構成する。安定化容量素子２０及び同調コンデンサ２２にチップコンデンサ３２及び３３を用いればそれら容量素子２０、２２を低価格に抑えることができる。また、安定化容量素子２０及び同調コンデンサ２２をＩＣカードマイコンチップを収容するパッケージ３１に収容することにより、ＩＣカードマイコンのユーザにとって前記安定化容量素子２０及び同調コンデンサ２２を別部品として揃える手間が省ける。
【００３３】
ＩＣカードマイコンチップ３に設けられた前記端子Ｔ〔ＧＮＤ〕、Ｔ〔Ｉ／Ｏ〕、Ｔ〔ＬＢ〕、Ｔ〔ＬＡ〕、Ｔ〔ＣＬＫ〕、Ｔ〔ＲＳＥＴ〕、Ｔ〔ＶＣＣ〕及びＴ〔Ｖｄｄ〕は例えばチップ３の表面の露出されたボンディングパッドによって構成される。
【００３４】
パッケージ３１の表面には図６に例示されるように、接触インタフェース端子パターンとしてグランド端子パターンＰ〔ＧＮＤ〕、外部電源端子パターンＰ〔ＶＣＣ〕、リセット端子パターンＰ〔ＲＳＥＴ〕、クロック入力端子パターンＰ〔ＣＬＫ〕、データ入出力端子パターンＰ〔Ｉ／Ｏ〕が形成され、それぞれのパターンはスルーホールを介してパッケージの裏面に形成されたランドパターン３４に導通され、対応するグランド端子Ｔ〔ＧＮＤ〕、外部電源端子Ｔ〔ＶＣＣ〕、前記リセット端子Ｔ〔ＲＳＥＴ〕、クロック入力端子Ｔ〔ＣＬＫ〕、データ入出力端子Ｔ〔Ｉ／Ｏ〕にボンディングワイヤ３５で接続される。パッケージ２の裏面には、アンテナの接続パターンＰ〔ＬＡ〕，Ｐ〔ＬＢ〕、アンテナの接続パターンＰ〔ＬＡ〕，Ｐ〔ＬＢ〕に結合するチップコンデンサ３３の実装パターンＭＰ〔３３ａ〕，ＭＰ〔３３ｂ〕、及びチップコンデンサ３２の実装パターンＭＰ〔３２ａ〕，ＭＰ〔３２ｂ〕が形成されている。上記それぞれのパターンは例えば金等の電界メッキによって形成することができる。
【００３５】
前記外部接続端子Ｔ〔Ｖｄｄ〕はボンディングワイヤ３５で実装パターンＭＰ〔３２ｂ〕に、グランド端子Ｔ〔ＧＮＤ〕はボンディングワイヤ３５で実装パターンＭＰ〔３２ａ〕に接続され、実装パターンＭＰ〔３２ｂ〕と実装パターンＭＰ〔３２ａ〕との間にチップコンデンサ３２が搭載されている。アンテナ２１の接続パターンＰ〔ＬＡ〕，Ｐ〔ＬＢ〕はアンテナ２１に接続され、ボンディングワイヤ３５でアンテナ端子Ｔ〔ＬＡ〕，Ｔ〔ＬＢ〕に接続される。実装パターンＭＰ〔３３ａ〕，ＭＰ〔３３ｂ〕の間にはチップコンデンサ３３が搭載される。尚、図５の表面は最終的にアンテナ接続パターンＰ〔ＬＡ〕，Ｐ〔ＬＢ〕を除いて樹脂等によって封止される。
【００３６】
図７には前記ＩＣカードマイコン３０を搭載したＩＣカードが例示される。同図に示されるＩＣカード４０は、例えば名刺大のプラスチックカード等によって構成されるカード基板３８の表面から接触インタフェース端子パターンとしてのグランド端子パターンＰ〔ＧＮＤ〕、外部電源端子パターンＰ〔ＶＣＣ〕、リセット端子パターンＰ〔ＲＳＥＴ〕、クロック入力端子パターンＰ〔ＣＬＫ〕、データ入出力端子パターンＰ〔Ｉ／Ｏ〕を露出させてＩＣカードマイコン３０が埋め込まれている。前記アンテナ２１はカード基板３８の内部に形成されたアンテナパターン３９によって構成される。カード基板３８の内部においてアンテナパターン３９の一端は前記アンテナの接続パターンＰ〔ＬＡ〕に、他端はアンテナ接続パターンＰ〔ＬＢ〕に接続されている。ＩＣカード４０の外部端子、電気信号プロトコル、コマンドは例えばＩＳＯ／ＩＥＣ７８１６規格に準拠している。ＩＣカード４に用いるＩＣカードマイコン３０としては、特に制限されないが、セキュリティ評価基準の国際標準であるＩＳＯ／ＩＥＣ１５４０８の評価・認証機関によって認証済みである製品を利用するのが望ましい。
【００３７】
図８には安定化容量素子２０の別の例が示される。同図においてＩＣカードマイコンチップ１はシリコン基板４２と、その上に形成された回路素子形成領域であるアクティブ層４３を備えて構成される。安定化容量素子２０はアクティブ層４３の上にほぼ全面を用いて構成される。ここでは安定化容量素子２０は、２層の金属べたパターンで容量電極を形成し、その間に誘電体層を設けて構成される。表面にはパッシベーション膜と同様のシールド層４４が形成される。安定化容量素子２０の容量電極は一方が内部電源配線１６に他方がグランド配線２３に接続される。ボンディングパッドとして形成された前記グランド端子Ｔ〔ＧＮＤ〕、外部電源端子Ｔ〔ＶＣＣ〕、前記リセット端子Ｔ〔ＲＳＥＴ〕、クロック入力端子Ｔ〔ＣＬＫ〕、データ入出力端子Ｔ〔Ｉ／Ｏ〕、及びアンテナ端子Ｔ〔ＬＡ〕，Ｔ〔ＬＢ〕はスルーホール（図示せず）で安定化容量素子２０を貫通してシールド層４４の表面に露出される。前記安定化容量素子２０はＩＣカードマイコンチップ１の表面全体に形成することにより、安定化容量素子２０を搭載するのに平面的な面積増加を要せず、しかも大きな容量値を確保することが容易になる。
【００３８】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００３９】
例えば、ＩＣカードはＩＳＯ／ＩＥＣ７８１６規格に準拠するものに限定されず、また、ＩＣカードマイコンはＩＳＯ／ＩＥＣ１５４０８の評価・認証機関によって認証済みであることに限定されない。外部電源電圧、内部電源電圧、グリッジ検出電圧、ＤＣ異常検出電圧等は上記の例に限定されない。電圧レギュレータ２６の回路構成は図３に限定されず適宜変更可能である。電源回路１１を構成する電圧レギュレータについても図３の回路構成はもとよりその他の構成を採用することも可能である。ＩＣカードは名刺大のカード基板を用いるものに限定されず、携帯電話等のＳＩＭ（Subscriber Identity Module）カード、更にはメモリカード機能とＳＩＭカード機能の双方を有するマルチファンクションカード等にも広く適用することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明に係るＩＣカードマイコンチップを電源系を中心に例示するブロック図である。
【図２】ＩＣカードマイコンチップの構成を全体的に示すブロック図である。
【図３】電磁波の起電力によって得られる信号に対する整流及び低電圧化を行なう電源回路を例示する回路図である。
【図４】ＩＣカードマイコンチップに内部電源電圧の安定化容量を作り込んだ比較例に係るＩＣカードマイコンチップの説明図である。
【図５】ＩＣカードマイコンチップ１をパッケージに組み込んだＩＣカードマイコンの構造が例示する平面図である。
【図６】パッケージの表面に形成された電極パターンを例示する平面図である。
【図７】ＩＣカードマイコンを搭載したＩＣカードを例示する平面図である。
【図８】ＩＣカードマイコンチップの表面全体を利用して形成された安定化容量素子を例示する縦断面図である。
【符号の説明】
【００４１】
１  ＩＣカードマイコンチップ
２  中央処理装置（ＣＰＵ）
３  ＲＡＭ（ランダム・アクセス・メモリ）
４  ＥＥＰＲＯＭ（エレクトリカリ・イレーザブル・アンド・プログラマブル・リード・オンリ・メモリ）
５  コプロセッサ（ＣＰＲＯ）
６  マスクＲＯＭ（ＭＳＫ−ＲＯＭ）
７  システムコントロールロジック（ＳＹＳＣ）
８  セキュリティ回路（ＳＥＣ）
９  入出力バッファ（ＢＵＦ）
１０  アナログフロントエンド（ＲＦ）
１１  第１電源回路（ＰＷＧａ）
１２  第２電源回路（ＰＷＧｂ）
１３  データバス
１４  アドレスバス
Ｔ〔Ｉ／Ｏ〕  データ入出力端子
Ｔ〔ＣＬＫ〕  クロック入力端子
Ｔ〔ＲＳＥＴ〕  リセット端子
Ｔ〔Ｉ／Ｏ〕  データ入出力端子
Ｔ〔ＶＣＣ〕  外部電源端子
Ｔ〔ＧＮＤ〕  グランド端子
Ｔ〔ＬＡ〕，Ｔ〔ＬＢ〕  アンテナ端子
ＶＣＣ  外部電源電圧
Ｖｄｄ  内部電源電圧
１６  内部電源配線
Ｔ〔Ｖｄｄ〕  外部接続端子
２０  安定化容量素子（ＰＣ）
２２  アンテナ
２２  同調コンデンサ
２３  グランド配線
２４  電源配線
２５  整流回路（ＲＴＦ）
２６  電圧レギュレータ
Ｒｉ，Ｒ１，Ｒ２  抵抗
Ｑｎ  ｎチャンネル型のＭＯＳトランジスタ
ＯＰＡオペアンプ
３０  ＩＣカードマイコン
３１  パッケージ（モジュール基板）
３２，３３  チップコンデンサ
３５  ボンディングワイヤ
Ｐ〔ＧＮＤ〕  グランド端子パターン
Ｐ〔ＶＣＣ〕  外部電源端子パターン
Ｐ〔ＲＳＥＴ〕  リセット端子パターン
Ｐ〔ＣＬＫ〕  クロック入力端子パターン
Ｐ〔Ｉ／Ｏ〕  データ入出力端子パターン
Ｐ〔ＬＡ〕，Ｐ〔ＬＢ〕  アンテナの接続パターン
Ｐ〔ＬＡ〕，Ｐ〔ＬＢ〕  アンテナの接続パターン
４０  ＩＣカード
３８  カード基板
４２  シリコン基板
４３  アクティブ層
４４  シールド層
【図１】
2007334660.tif 000003
【図２】
2007334660.tif 000004
【図３】
2007334660.tif 000005
【図４】
2007334660.tif 000006
【図５】
2007334660.tif 000007
【図６】
2007334660.tif 000008
【図７】
2007334660.tif 000009
【図８】
2007334660.tif 000010