(57)【要約】【課題】ＬＳＩ機能をシミュレートさせるためのテストベンチが大規模複雑化し、これらをシミュレートするためのシミュレーション時間が増大する。【解決手段】評価対象とするＬＳＩチップ１０１を搭載する実機セットボード装置１００でＬＳＩチップ１０１を動作させ、そのＬＳＩ端子信号１１１〜１１６，１２４，１２５をプローブし、そのプローブ信号１１８〜１２３，１２７を任意のフォーマットのテストパターン１７０へ変換することで、簡便にかつ短時間でのテストパターン生成が可能となる。【選択図】図１
2007183161.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩ評価装置用のテストパターン生成装置であって、
少なくとも１つの評価対象ＬＳＩを搭載して動作する実機セット装置と、
前記評価対象ＬＳＩのＬＳＩ端子信号を取り込むためのプローブ手段と、
前記プローブ手段を通してＬＳＩ端子信号を任意のタイミングで取り込むように制御する信号トレース制御手段と、
前記信号トレース制御手段を用いて取り込んだＬＳＩ端子信号を、特定の信号情報に変換するパターン変換手段とを備えたことを特徴とするテストパターン生成装置。
【請求項２】
請求項１記載のテストパターン生成装置において、
前記信号トレース制御手段は、任意時間を計時する計時手段により、前記任意時間の周期毎にＬＳＩ端子信号を取り込むように制御することを特徴とするテストパターン生成装置。
【請求項３】
請求項１記載のテストパターン生成装置において、
前記信号トレース制御手段は、少なくとも１つの任意のＬＳＩ端子の信号変化に同期させて、ＬＳＩ端子信号を取り込むように制御することを特徴とするテストパターン生成装置。
【請求項４】
請求項１記載のテストパターン生成装置において、
前記信号トレース制御手段は、前記実機セット装置上で前記評価対象ＬＳＩをソフトウエアによりプログラマブルに動作させ、変化する任意のＬＳＩ端子信号及び前記実機セット装置上で動作する参照可能な任意の信号に同期させて、ＬＳＩ端子信号を取り込むように制御することを特徴とするテストパターン生成装置。
【請求項５】
請求項１記載のテストパターン生成装置において、
前記パターン変換手段は、予め前記評価対象ＬＳＩの入力端子及び出力端子の情報を参照し、前記信号トレース制御手段により取り込んだＬＳＩ端子信号に対して、入力信号か出力信号かを区別し、それぞれの前記ＬＳＩ端子信号の信号値及び入出力属性の情報に変換することを特徴とするテストパターン生成装置。
【請求項６】
請求項１記載のテストパターン生成装置において、
前記パターン変換手段は、前記評価対象ＬＳＩの入出力端子に対し、前記入出力端子の入出力制御端子の前記信号トレース制御手段により取り込んだＬＳＩ端子信号から、入力状態か出力状態かを示す少なくとも１つの選択情報を参照し、前記信号トレース制御手段により取り込んだ前記入出力端子のＬＳＩ端子信号に対して、前記選択情報から入力状態か出力状態かを区別し、それぞれの前記ＬＳＩ端子信号の信号値及び入出力属性の情報に変換することを特徴とするテストパターン生成装置。
【請求項７】
請求項１記載のテストパターン生成装置において、
前記パターン変換手段は、前記評価対象ＬＳＩの入出力端子に対し、前記実機セット装置上で前記評価対象ＬＳＩをソフトウエアによりプログラマブルに動作させ、変化する少なくとも１つの任意のＬＳＩ端子信号及び前記実機セット装置上で動作する参照可能な少なくとも１つの任意の信号から、入力状態か出力状態かを示す選択情報を参照し、前記信号トレース制御手段により取り込んだ前記入出力端子のＬＳＩ端子信号に対して、前記選択情報から入力状態か出力状態かを区別し、それぞれの前記ＬＳＩ端子信号の信号値及び入出力属性の情報に変換することを特徴とするテストパターン生成装置。
【請求項８】
請求項１記載のテストパターン生成装置において、
前記パターン変換手段は、前記信号トレース制御手段により取り込んだＬＳＩ端子信号に対して、任意の取り込み回数Ｎを設定周期とし、前記設定周期内において前記ＬＳＩ端子信号をＮ回取り込む間に、前記ＬＳＩ端子信号が少なくとも１回変化するタイミングでの取り込み回数Ｍ（Ｍ≦Ｎ）と、前記Ｍ回目のタイミングで取り込む前記ＬＳＩ端子信号の変化前又は変化後の信号情報とを記憶し、前記信号情報及び前記Ｍと前記Ｎとの値を、それぞれ前記設定周期に対するＬＳＩ端子の信号値及び信号変化タイミング設定値の情報として変換し、前記設定周期により構成されたテストパターン情報に変換することを特徴とするテストパターン生成装置。
【請求項９】
請求項１記載のテストパターン生成装置において、
前記プローブ手段は、前記評価対象ＬＳＩのＬＳＩ端子の電圧及び電流の信号波形をモニタしてサンプリング処理した波形信号値を取り込み、
前記パターン変換手段は、前記波形信号値をそれぞれの前記ＬＳＩ端子の電圧値及び電流値の情報に変換することを特徴とするテストパターン生成装置。
【請求項１０】
請求項９記載のテストパターン生成装置において、
前記パターン変換手段は、前記信号トレース制御手段により取り込んだＬＳＩ端子の波形信号値に対して、任意の取り込み回数Ｎを設定周期とし、前記設定周期内においてＮ回取り込んだ前記波形信号値の平均値を、前記設定周期に対する前記ＬＳＩ端子それぞれの電圧値及び電流値の情報として変換し、前記設定周期により構成されたテストパターン情報に変換することを特徴とするテストパターン生成装置。
【請求項１１】
請求項９記載のテストパターン生成装置において、
前記パターン変換手段は、前記信号トレース制御手段により取り込んだＬＳＩ端子の波形信号値に対して、任意の取り込み回数Ｎを設定周期とし、前記設定周期内においてＬＳＩ端子信号をＮ回取り込む間に、前記ＬＳＩ端子信号が少なくとも１回変化するタイミングでの取り込み回数Ｍ（Ｍ≦Ｎ）から、前記波形信号値の取り込み回数０から取り込み回数Ｍ−１までの平均値を、前記取り込み回数０から前記取り込み回数Ｍ−１までの前記ＬＳＩ端子それぞれの電圧値及び電流値の情報として変換し、前記波形信号値の前記取り込み回数Ｍから前記設定周期Ｎまでの平均値を、前記取り込み回数Ｍから前記設定周期Ｎまでの前記ＬＳＩ端子それぞれの電圧値及び電流値の情報として変換し、前記設定周期により構成されたテストパターン情報に変換することを特徴とするテストパターン生成装置。
【請求項１２】
請求項９記載のテストパターン生成装置において、
前記パターン変換手段は、前記信号トレース制御手段により取り込んだＬＳＩ端子の波形信号値に対して、任意の取り込み回数Ｎを設定周期とし、前記設定周期内においてＬＳＩ端子信号をＮ回取り込む間に、前記ＬＳＩ端子信号が少なくとも１回変化するタイミングでの取り込み回数Ｍ（Ｍ≦Ｎ）から、前記波形信号値の取り込み回数０から取り込み回数Ｍ−１までの最大値又は最小値を、前記取り込み回数０から前記取り込み回数Ｍ−１までの前記ＬＳＩ端子それぞれの電圧値及び電流値の情報として変換し、前記波形信号値の前記取り込み回数Ｍから前記設定周期Ｎまでの最大値又は最小値を、前記取り込み回数Ｍから前記設定周期Ｎまでの前記ＬＳＩ端子それぞれの電圧値及び電流値の情報として変換し、前記設定周期により構成されたテストパターン情報に変換することを特徴とするテストパターン生成装置。
【請求項１３】
請求項１記載のテストパターン生成装置において、
前記プローブ手段は、前記評価対象ＬＳＩのチップ表面温度をモニタしてサンプリング処理した温度信号値を取り込み、
前記パターン変換手段は、前記温度信号値をそれぞれのＬＳＩ端子信号取り込みタイミングでの温度プロファイル値の情報に変換することを特徴とするテストパターン生成装置。
【請求項１４】
請求項１３記載のテストパターン生成装置において、
前記パターン変換手段は、前記信号トレース制御手段により取り込んだ温度信号値に対して、任意の取り込み回数Ｎを設定周期とし、前記設定周期内においてＮ回取り込んだ前記温度信号値の平均値を、前記設定周期に対する温度プロファイル値の情報として変換し、前記設定周期により構成されたテストパターン情報に変換することを特徴とするテストパターン生成装置。
【請求項１５】
ＬＳＩ評価装置用のテストパターン生成方法であって、
少なくとも１つの評価対象ＬＳＩを搭載する実機セット装置を用いて前記評価対象ＬＳＩを動作させるステップと、
前記評価対象ＬＳＩのＬＳＩ端子信号をプローブして入力するステップと、
プローブ入力したＬＳＩ端子信号を任意のタイミングで取り込むステップと、
取り込んだＬＳＩ端子信号を任意の信号情報に変換するステップとを備えたことを特徴とするテストパターン生成方法。
【請求項１６】
請求項１５記載のテストパターン生成方法において、
前記信号情報への変換ステップでは、
ＬＳＩ端子信号の取り込みに対して、任意の取り込み回数Ｎを設定周期とし、前記設定周期内に前記ＬＳＩ端子信号をＮ回取り込むステップと、
前記設定周期内で前記ＬＳＩ端子信号が少なくとも１回変化することを判定するステップと、
前記少なくとも１回の変化を判定した時の取り込み回数Ｍ（Ｍ≦Ｎ）を記憶するステップと、
前記Ｍ回目のタイミングで取り込む前記ＬＳＩ端子信号の変化前又は変化後の信号情報を記憶するステップとにより、
前記設定周期に対するＬＳＩ端子の信号値を前記信号情報から変換し、かつ信号変化タイミング設定値を前記Ｍと前記Ｎとの値から変換し、前記設定周期により構成されたテストパターン情報に変換することを特徴とするテストパターン生成方法。
【請求項１７】
請求項１５記載のテストパターン生成方法において、
前記信号情報への変換ステップでは、
ＬＳＩ端子の電圧及び電流信号の取り込みに対して、任意の取り込み回数Ｎを設定周期とし、前記設定周期内に前記ＬＳＩ端子の電圧及び電流信号をＮ回取り込むステップと、
前記取り込み回数Ｎでの前記ＬＳＩ端子の電圧及び電流信号の信号値の平均値をそれぞれ算出するステップとにより、
前記設定周期に対するＬＳＩ端子の電圧及び電流情報を前記平均値から変換し、前記設定周期により構成されたテストパターン情報に変換することを特徴とするテストパターン生成方法。
【請求項１８】
請求項１５記載のテストパターン生成方法において、
前記信号情報への変換ステップでは、
ＬＳＩ端子信号及びＬＳＩ端子の電圧及び電流信号の取り込みに対して、任意の取り込み回数Ｎを設定周期とし、前記設定周期内に前記ＬＳＩ端子信号及び前記ＬＳＩ端子の電圧及び電流信号をＮ回取り込むステップと、
前記設定周期内で前記ＬＳＩ端子信号が少なくとも１回変化することを判定するステップと、
前記少なくとも１回の変化を判定した時の取り込み回数Ｍ（Ｍ≦Ｎ）に対して、取り込み回数０からＭ−１までの前記ＬＳＩ端子の電圧及び電流信号の信号値の平均値と、取り込み回数ＭからＮまでの前記ＬＳＩ端子の電圧及び電流信号の信号値の平均値とをそれぞれ算出するステップとにより、
前記取り込み回数０からＭ−１までの期間に対するＬＳＩ端子の電圧及び電流情報を前記取り込み回数０からＭ−１までの前記平均値から変換し、前記取り込み回数ＭからＮまでの期間に対するＬＳＩ端子の電圧及び電流情報を前記取り込み回数ＭからＮまでの前記平均値から変換し、前記設定周期により構成されたテストパターン情報に変換することを特徴とするテストパターン生成方法。
【請求項１９】
請求項１５記載のテストパターン生成方法において、
前記信号情報への変換ステップでは、
ＬＳＩ端子信号及びＬＳＩ端子の電圧及び電流信号の取り込みに対して、任意の取り込み回数Ｎを設定周期とし、前記設定周期内に前記ＬＳＩ端子信号及び前記ＬＳＩ端子の電圧及び電流信号をＮ回取り込むステップと、
前記設定周期内で前記ＬＳＩ端子信号が少なくとも１回変化することを判定するステップと、
前記少なくとも１回の変化を判定した時の取り込み回数Ｍ（Ｍ≦Ｎ）に対して、取り込み回数０からＭ−１までの前記ＬＳＩ端子の電圧及び電流信号の信号値の最大値又は最小値と、取り込み回数ＭからＮまでの前記ＬＳＩ端子の電圧及び電流信号の信号値の最大値又は最小値とをそれぞれ算出するステップとにより、
前記取り込み回数０からＭ−１までの期間に対するＬＳＩ端子の電圧及び電流情報を前記取り込み回数０からＭ−１までの前記最大値又は最小値から変換し、前記取り込み回数ＭからＮまでの期間に対するＬＳＩ端子の電圧及び電流情報を前記取り込み回数ＭからＮまでの前記最大値又は最小値から変換し、前記設定周期により構成されたテストパターン情報に変換することを特徴とするテストパターン生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ評価装置用テストパターン生成装置及びその方法に関し、評価対象とするＬＳＩを搭載する実機セット装置を動作させ、その評価対象ＬＳＩ端子のプローブ信号を用いて、テストパターンを作成することを特徴とするテストパターン生成装置及びその方法に関するものである。
【背景技術】
【０００２】
従来のテストパターン生成では、評価対象とするＬＳＩモデルを含むシミュレーション環境（以下、テストベンチという。）上でシミュレーションを実施し、その評価対象ＬＳＩの端子をトレースすることにより、テストパターンを作成している（例えば、特許文献１及び２を参照）。
【特許文献１】特開平３−２６４８７１号公報（第１図）
【特許文献２】特開平１０−２２７８４２号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記のような従来のテストパターン生成では、ＬＳＩの大規模化及び高機能化に伴い、ＬＳＩ機能をシミュレートさせるためのテストベンチが大規模複雑化し、かつこれらをシミュレートするためのシミュレーション時間が増大する。
【０００４】
したがって、高機能な大規模ＬＳＩに対して、長時間かつ複雑なタイミングの信号トランスレーションを発生させるような特定の条件をシミュレートさせてテストパターンを作成するのは容易ではない。例えば、実機セット装置で長時間動作させた場合に発生する不具合をＬＳＩ評価装置で解析するために不具合再現用テストパターンをシミュレートして作成するには、膨大な時間と工数による多大なコストが必要となる。
【０００５】
本発明は、以上のような従来の課題を解決するためになされたもので、高機能な大規模ＬＳＩに対して簡便かつ短時間でテストパターンを作成することのできる、テストパターン生成装置及びその方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記課題を解決するために、本発明に係るテストパターン生成装置及びその方法は、評価対象とするＬＳＩを搭載する実機セット装置でＬＳＩを動作させ、そのＬＳＩ端子信号をプローブし、そのプローブ信号を任意のフォーマットのテストパターンへ変換することを特徴とする。
【０００７】
このような特徴によって、本発明に係るテストパターン生成装置及びその方法は、簡便にかつ短時間でテストパターン生成を行うことが可能となる。
【発明の効果】
【０００８】
本発明によれば、評価対象ＬＳＩを搭載する実機セット装置でＬＳＩを動作させてテストパターンを生成するため、実動作時間でのパターン生成が可能となり、従来のシミュレーション方式に比べて短時間でテストパターン生成が行える。また、高機能で大規模なテストベンチを作成する必要がないため、簡便かつ短期間での低コストなテストパターン開発が可能となる。また、実機セット装置上でのＬＳＩ機能動作が、任意のＬＳＩ評価装置上でも容易に再現できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１０】
《第１の実施形態》
第１の実施形態は、評価対象とするＬＳＩを搭載する実機セット装置でＬＳＩ端子信号をプローブし、そのプローブ信号を任意のフォーマットのテストパターンへ変換するようにしたものである。
【００１１】
図１は、本発明の第１の実施形態によるテストパターン生成装置の構成を示すものである。図１において、１００は実機セットボード装置、１０１は評価対象のＬＳＩチップ、１１０は信号プローブ制御部、１１１〜１１４は端子信号、１１５〜１１６は制御端子信号、１１７は端子プローブ部、１１８〜１２１は端子プローブ信号、１２２〜１２３は制御端子プローブ信号、１２４は電源波形信号、１２５はＧＮＤ波形信号、１２６は電源プローブ部、１２７は電源プローブ信号、１２８は温度センサ部、１２９は温度センサ信号、１３０は温度プローブ部、１３１は温度プローブ信号、１３２は制御端子プローブ信号１２３の論理信号、１４０は信号トレース制御部、１４１はタイマ、１４２はトレース信号生成部、１４３〜１４６は端子トレース信号、１４７〜１４８は制御端子トレース信号、１４９は電源トレース信号、１５０は温度トレース信号、１５１は制御端子トレース信号１４７の論理信号、１６０はパターン変換制御部、１６１はトレース変換情報、１６２はトレース信号変換部、１６３はパターン変換出力、１７０はテストパターン、１８０は汎用ＬＳＩテスタ、１９０はサーモストリーマである。
【００１２】
図２は、図１に示したテストパターン生成装置の動作を示したフローチャートであり、第１の実施形態によるテストパターン生成方法のフローを示すものである。
【００１３】
図２において、Ｓ０１は実機動作ステップ、Ｓ０２は入力ステップ、Ｓ０３は取り込みステップ、Ｓ０４は変換ステップ、Ｓ０５は出力ステップである。
【００１４】
以上のように構成された第１の実施形態によるテストパターン生成装置及びその方法について、図１及び図２を用いて説明する。
【００１５】
図１に示す本テストパターン生成装置は、主に評価対象とするＬＳＩチップ１０１を搭載する実機セットボード装置１００と、ＬＳＩチップ１０１の端子信号をプローブする信号プローブ制御部１１０と、前記プローブ信号からトレース信号を生成する信号トレース制御部１４０と、前記トレース信号を任意の信号情報へ変換するパターン変換制御部１６０との４つの部分より構成される。また、これらは図２に示した本テストパターン生成方法のＳ０１〜Ｓ０４の４つのステップにも対応する。
【００１６】
テストパターン生成開始時、まず実機セットボード装置１００上で他のデバイスやＬＳＩと配線実装されたＬＳＩチップ１０１を動作させる（図２の実機動作ステップＳ０１）。このとき、ＬＳＩチップ１０１の信号端子及び信号端子へのボード配線から、動作に合わせて端子信号１１１〜１１４及び制御端子信号１１５〜１１６が出力される。同様に電源端子からは電源波形信号１２４が、ＧＮＤ端子からはＧＮＤ波形信号１２５がそれぞれ出力される。また、ＬＳＩチップ１０１が動作することにより変動するチップ温度又はチップ周囲温度を、温度センサ部１２８で感知して温度センサ信号１２９として出力する。
【００１７】
次に、信号プローブ制御部１１０へ、ＬＳＩチップ１０１の端子をプローブした端子信号を入力する（図２の入力ステップＳ０２）。信号プローブ制御部１１０内の端子プローブ部１１７は、端子信号１１１〜１１４及び制御端子信号１１５〜１１６を取り込み、これらをそれぞれ端子プローブ信号１１８〜１２１及び制御端子プローブ信号１２２〜１２３へ変換して出力する。端子プローブ信号１１８〜１２１及び制御端子プローブ信号１２２〜１２３は、端子信号１１１〜１１４及び制御端子信号１１５〜１１６のそれぞれの論理値と、端子の電圧値及び電流値をＡ／Ｄ変換したデジタル信号値を示す。信号プローブ制御部１１０内の電源プローブ部１２６は、電源波形信号１２４及びＧＮＤ波形信号１２５を取り込み、これらを電源プローブ信号１２７へ変換して出力する。電源プローブ信号１２７は、電源波形信号１２４及びＧＮＤ波形信号１２５のそれぞれの電圧値及び電流値をＡ／Ｄ変換したデジタル信号値を示す。信号プローブ制御部１１０内の温度プローブ部１３０は、温度センサ信号１２９を取り込み、これを温度プローブ信号１３１へ変換して出力する。電源プローブ信号１３１は、温度センサ信号１２９の電圧値及び電流値をＡ／Ｄ変換したデジタル信号値を示す。
【００１８】
次に、信号トレース制御部１４０は、前記各プローブ信号を任意のタイミングで取り込んでトレース信号を生成する（図２の取り込みステップＳ０３）。信号トレース制御部１４０内のトレース信号生成部１４２は、制御端子プローブ信号１２３の論理値を示す論理信号１３２を検出することによりトレース信号生成動作を開始し、タイマ１４１が予め設定した計時時間“Ｔｘ”を計時する度に、端子プローブ信号１１８〜１２１、制御端子プローブ信号１２２〜１２３、電源プローブ信号１２７及び温度プローブ信号１３１を取り込み、これらをそれぞれ端子トレース信号１４３〜１４６、制御端子トレース信号１４７〜１４８、電源トレース信号１４９及び温度トレース信号１５０へ変換して出力する。これらの端子トレース信号１４３〜１４６、制御端子トレース信号１４７〜１４８、電源トレース信号１４９及び温度トレース信号１５０は、それぞれ端子プローブ信号１１８〜１２１、制御端子プローブ信号１２２〜１２３、電源プローブ信号１２７及び温度プローブ信号１３１を、タイマ１４１の計時時間“Ｔｘ”毎に取り込んで、そのまま出力した信号である。
【００１９】
次に、パターン変換制御部１６０は、前記各トレース信号を任意の信号情報へ変換する（図２の変換ステップＳ０４）。パターン変換制御部１６０において、トレース変換情報１６１は、端子入出力属性に対する変換情報、電源及び信号端子の電圧及び電流のデジタル信号値に対する変換情報、温度のデジタル信号値に対する変換情報を示し、論理信号１５１は、入出力端子に対する入力状態か出力状態かの選択情報を示す。トレース信号変換部１６２は、トレース変換情報１６１及び制御端子トレース信号１４７の論理値を示す論理信号１５１を参照することにより、端子トレース信号１４３〜１４６、制御端子トレース信号１４７〜１４８、電源トレース信号１４９及び温度トレース信号１５０を、それぞれ任意のＬＳＩ評価装置用の入力信号情報となる、端子信号の入力値又は出力期待値情報、電源及び信号端子の電圧及び電流情報、温度情報として、パターン変換出力１６３へ変換して出力する（図２の出力ステップＳ０５）。
【００２０】
パターン変換出力１６３の温度情報は、ＬＳＩ評価時の設定温度情報として、サーモストリーマ１９０に取り込まれ、パターン変換出力１６３の電源及び信号端子の電圧及び電流情報と、端子信号情報とは、ＬＳＩ評価時の設定印加電圧及び電流情報、印加信号値情報として、汎用ＬＳＩテスタ１８０に取り込まれ、又はテストパターン１７０へ変換されて汎用ＬＳＩテスタ１８０へ取り込まれる。
【００２１】
次に、上記各構成要素の動作について、図３〜図６を用いて詳細に説明する。
【００２２】
図３〜図５は、図１に示したテストパターン生成装置における、各構成部の動作を示したタイミングチャートであり、Ｔ０１〜Ｔ２７は前記各構成部の波形を示す。また、前記各波形には、これに対応する図１の前記各構成部の番号を付けた。図３は主に端子論理信号情報を、図４は主に端子電圧情報を、図５は主に温度情報をそれぞれ示す。
【００２３】
図３において、Ｔ０１は端子信号１１１でクロック入力信号波形、Ｔ０２は制御端子信号１１６でリセット入力信号波形、Ｔ０３は制御端子信号１１５で入出力制御出力信号波形、Ｔ０４〜Ｔ０６は端子信号１１２〜１１４でデータ入出力信号波形、Ｔ０７は端子プローブ信号１１８でクロック入力論理波形、Ｔ０８は制御端子プローブ信号１２３でリセット入力論理波形、Ｔ０９は制御端子プローブ信号１２２で入出力制御出力論理波形、Ｔ１０〜Ｔ１２は端子プローブ信号１１９〜１２１でデータ入出力論理波形、Ｔ１５はタイマ１４１の取り込みタイミング信号波形、Ｔ１６は端子トレース信号１４３でクロック入力論理値、Ｔ１７は制御端子トレース信号１４８でリセット入力論理値、Ｔ１８は制御端子トレース信号１４７で入出力制御出力論理値、Ｔ１９〜Ｔ２１は端子トレース信号１４４〜１４６でデータ入出力論理値、Ｔ２２〜Ｔ２７はパターン変換出力１６３で、それぞれクロック入力情報、リセット入力情報、入出力制御出力情報、データ入出力情報（×３端子）を示す。また、Ｔ２８はＴ１５のプローブ信号取り込み及びパターン変換出力１６３への変換出力のタイミング時刻を示す。
【００２４】
図６は、図１に示したパターン変換制御部１６０に装備した、トレース変換情報１６１となる各情報及び変換テーブルである。図６（ａ）は端子属性情報、図６（ｂ）は論理信号変換テーブル、図６（ｃ）は電圧信号変換テーブル、図６（ｄ）は電源・温度信号変換テーブルである。
【００２５】
以下、図３及び図６を参照して、本テストパターン生成装置及びその方法について説明する。
【００２６】
まず、実機動作ステップＳ０１において、ＬＳＩチップ１０１の信号端子及び信号端子へのボード配線に接続した端子信号１１１〜１１４及び制御端子信号１１５〜１１６の端子信号波形がＴ０１〜Ｔ０６である。ＬＳＩチップ１０１は、制御端子信号１１６のリセット入力信号波形Ｔ０２が“０”でリセットが入り、端子信号１１１のクロック入力信号波形Ｔ０１の立ち上がりに同期して動作する。また、制御端子信号１１５の入出力制御出力信号波形Ｔ０３が“１”の時、端子信号１１２〜１１４のデータ入出力信号波形Ｔ０４〜Ｔ０６は入力状態になり、入出力制御出力信号波形Ｔ０３が“０”の時、データ入出力信号波形Ｔ０４〜Ｔ０６は出力状態になる。
【００２７】
次に、入力ステップＳ０２において、信号プローブ制御部１１０によりＴ０１〜Ｔ０６の端子信号波形をプローブして出力した、端子プローブ信号１１８〜１２１及び制御端子プローブ信号１２２〜１２３のプローブ信号波形がＴ０７〜Ｔ１２である。本実施形態のデータ入出力論理波形Ｔ１０〜Ｔ１２は、入力状態ではクロック入力論理波形Ｔ０７の立ち下がりに同期し、出力状態ではクロック入力論理波形Ｔ０７の立ち上がりに同期して動作する。
【００２８】
次に、取り込みステップＳ０３において、信号トレース制御部１４０によりＴ０７〜Ｔ１２のプローブ信号論理波形を取り込んで整形出力した、端子トレース信号１４３〜１４６及び制御端子トレース信号１４７〜１４８のトレース信号論理値がＴ１６〜Ｔ２１である。トレース信号生成部１４２は、制御端子プローブ信号１２３の論理信号１３２であるリセット入力論理波形Ｔ０８の“０”を検出することにより、Ｔ１６〜Ｔ２１のトレース信号論理値の生成動作を開始する。タイマ１４１は、セットされた計時時間“Ｔｘ”を計時する度に、取り込みタイミング信号波形Ｔ１５をトレース信号生成部１４２へ出力し、前記プローブ信号論理波形の取り込みタイミングを通知する。よって、本実施形態のトレース信号生成部１４２は、取り込みタイミング信号波形Ｔ１５の立ち上がりに同期して、Ｔ２８の時刻ｔｃにてＴ０７〜Ｔ１２のプローブ信号論理波形の取り込みと、Ｔ１６〜Ｔ２１のトレース信号論理値の生成動作とを開始し、以降“Ｔｘ”周期で時刻ｔｃ〜ｔｒにて前記プローブ信号論理波形の取り込みと、前記トレース信号論理値の生成動作とを繰り返す。
【００２９】
次に、変換ステップＳ０４において、パターン変換制御部１６０によりＴ１６〜Ｔ２１のトレース信号論理値を入力して変換した、パターン変換出力１６３の信号情報がＴ２２〜Ｔ２７である。トレース信号変換部１６２は、信号変換情報であるトレース変換情報１６１を参照することで、Ｔ１６〜Ｔ２１のトレース信号論理値を、タイマ１４１からの変換出力のタイミング時刻Ｔ２８において、取り込みタイミング信号波形Ｔ１５の立ち下がりに同期して、Ｔ２２〜Ｔ２７の信号情報へ変換する。ただし図３では、各端子信号のプローブ信号、トレース信号に対するデータ対応の説明を容易にするため、パターン変換出力１６３の変化タイミングに関しては明記しない。
【００３０】
トレース変換情報１６１は、前記信号変換情報として、Ｔ１６〜Ｔ２１のトレース信号論理値に対応する端子の入出力属性情報と、各入出力属性に対応する信号変換テーブルを持っている（図６（ａ）の端子属性情報参照）。
【００３１】
本実施形態において入出力属性情報が入力属性の場合、信号変換テーブルは、パターン変換出力１６３に対して、入力用の信号情報値を割り当てる（図６（ｂ）の論理信号変換テーブル参照）。例えば、リセット入力論理値Ｔ１７が“０”又は“１”の状態に対して、リセット入力情報Ｔ２３は“０”又は“１”のキャラクタ情報が割り当てられる。これに対して入出力属性情報が出力属性の場合、信号変換テーブルは、パターン変換出力１６３に対して、出力用の信号情報値を割り当てる。例えば、入出力制御出力論理値Ｔ１８が“０”又は“１”の状態に対して、入出力制御出力情報は“Ｌ”又は“Ｈ”のキャラクタ情報が割り当てられる。また、入出力属性情報が入出力属性の場合、信号変換テーブルは、パターン変換出力１６３に対して、前記入力用又は前記出力用の信号情報値のどちらかを任意に割り当てる。あるいは、入出力の制御端子トレース信号１４７の論理信号１５１で入出力制御出力論理値Ｔ１８を参照することにより、パターン変換出力１６３に対して、前記入力用又は前記出力用の信号情報値を、各変換出力のタイミング時刻Ｔ２８でダイナミックに割り当てる。例えば、変換出力のタイミング時刻Ｔ２８のｔｃ〜ｔｌ及びｔｑ〜ｔｒの期間は、入出力制御出力論理値Ｔ１８が“１”となり、データ入出力論理値Ｔ１９〜Ｔ２１が入力状態を指すため、データ入出力論理値Ｔ１９〜Ｔ２１が“０”又は“１”の状態に対して、データ入出力情報Ｔ２５〜Ｔ２７は“０”又は“１”のキャラクタ情報に変換される。他方、変換出力のタイミング時刻Ｔ２８のｔｍ〜ｔｐの期間は、入出力制御出力論理値Ｔ１８が“０”となり、データ入出力論理値Ｔ１９〜Ｔ２１が出力状態を指すため、データ入出力論理値Ｔ１９〜Ｔ２１が“０”又は“１”の状態に対して、データ入出力情報Ｔ２５〜Ｔ２７は“Ｌ”又は“Ｈ”のキャラクタ情報に変換される。なお、他の前記トレース信号論理値に対する前記信号情報値として、ハイインピーダンス状態は“Ｚ”、ドントケア（Ｄｏｎ’ｔ  Ｃａｒｅ）は“Ｘ”のキャラクタ情報に変換される。
【００３２】
最後に、出力ステップＳ０５において、パターン変換制御部１６０は、クロック入力情報Ｔ２２、リセット入力情報Ｔ２３、入出力制御出力情報Ｔ２４、及びデータ入出力情報Ｔ２５〜Ｔ２７を含むパターン変換出力１６３を、テストパターン１７０又は汎用ＬＳＩテスタ１８０への入力情報として出力する。
【００３３】
図４は、図３にて示した端子の論理信号情報に対応する、端子の電圧信号情報を示した。図４において、Ｔ０１〜Ｔ０６、Ｔ１５、Ｔ２８は、図３と同様にそれぞれクロック入力信号波形、リセット入力信号波形、入出力制御出力信号波形、データ入出力信号波形、取り込みタイミング信号波形、変換出力のタイミング時刻を示し、Ｔ３０は電源波形信号１２４で電源端子波形、Ｔ３１はＧＮＤ波形信号１２５でＧＮＤ端子波形、Ｔ３２は端子プローブ信号１１８の電圧デジタル信号値でクロック入力電圧デジタル信号値、Ｔ３３は制御端子プローブ信号１２３の電圧デジタル信号値でリセット入力電圧デジタル信号値、Ｔ３４は制御端子プローブ信号１２２の電圧デジタル信号値で入出力制御出力電圧デジタル信号値、Ｔ３５〜Ｔ３７は端子プローブ信号１１９〜１２１の電圧デジタル信号値でデータ入出力電圧デジタル信号値、Ｔ３８は電源プローブ信号１２７で電源／ＧＮＤ電圧デジタル信号値、Ｔ３９は制御端子プローブ信号１２３の論理値１３２でリセット入力論理波形、Ｔ４１は端子トレース信号１４３の電圧デジタル信号値でクロック入力電圧デジタル信号値、Ｔ４２は制御端子トレース信号１４８の電圧デジタル信号値でリセット入力電圧デジタル信号値、Ｔ４３は制御端子トレース信号１４７の電圧デジタル信号値で入出力制御出力電圧デジタル信号値、Ｔ４４〜Ｔ４６は端子トレース信号１４４〜１４６の電圧デジタル信号値でデータ入出力電圧デジタル信号値、Ｔ４７は電源トレース信号１４９で電源／ＧＮＤ電圧デジタル信号値、Ｔ５０は制御端子トレース信号１４７の論理値を示す論理信号１５１で入出力制御出力論理値、Ｔ５１〜５７はパターン変換出力１６３で、それぞれクロック入力電圧情報、リセット入力電圧情報、入出力制御出力電圧情報、データ入出力電圧情報（×３端子）、電源／ＧＮＤ電圧情報を示す。
【００３４】
以下、図４を参照して、本テストパターン生成装置及びその方法について説明する。
【００３５】
まず、実機動作ステップＳ０１において、図３で説明したＴ０１〜Ｔ０６以外に、ＬＳＩチップ１０１の電源／ＧＮＤ端子及び電源／ＧＮＤ端子へのボード配線に接続した電源波形信号１２４及びＧＮＤ波形信号１２５の信号波形がＴ３０及びＴ３１である。
【００３６】
次に、入力ステップＳ０２において、信号プローブ制御部１１０によりＴ０１〜Ｔ０６、及びＴ３０〜Ｔ３１の端子信号波形をプローブして、端子信号波形の電圧値をＡ／Ｄ変換したプローブ信号の電圧デジタル信号値がＴ３２〜Ｔ３８である。ここで端子信号の電圧値をＡ／Ｄ変換するために、アナログ信号をデジタル信号へ変換するためのサンプリング処理を実施しているが、このサンプリング周波数（Ａ／Ｄ変換速度）は、クロック入力信号波形Ｔ０１及び取り込みタイミング信号波形Ｔ１５の周波数に比べて充分高い。また、本実施形態では、端子プローブ部１１７から出力されるＴ３２〜Ｔ３７のプローブ信号の電圧デジタル信号値は８ビット、電源プローブ部１２８から出力されるＴ３８のプローブ信号の電圧デジタル信号値は１６ビットデジタル信号（ＭＳＢ側８ビットが電源用、ＬＳＢ側８ビットがＧＮＤ用の電圧デジタル信号値）を示す。
【００３７】
次に、取り込みステップＳ０３において、信号トレース制御部１４０によりＴ３２〜Ｔ３８の電圧デジタル信号値を取り込んで整形出力した、端子トレース信号１４３〜１４６、制御端子トレース信号１４７〜１４８及び電源トレース信号１４９の電圧デジタル信号値がＴ４１〜Ｔ４７である。トレース信号生成部１４２は、制御端子プローブ信号１２３の論理信号１３２でリセット入力論理波形Ｔ３９の“０”を検出することにより、トレース信号論理値（図３のＴ１６〜Ｔ２１）の生成動作を開始したが、Ｔ４１〜Ｔ４７に対しては前記トレース信号論理値との同期を取るためのフラグ情報を与える。また、トレース信号生成部１４２は、取り込みタイミング信号波形Ｔ１５の立ち上がりに同期して、Ｔ２８の時刻ｔａからＴ３２〜Ｔ３８のプローブ信号の電圧デジタル信号値の取り込みと、Ｔ４１〜Ｔ４７のトレース信号の電圧デジタル信号値の生成動作とを開始し、以降“Ｔｘ”周期で時刻ｔａ〜ｔｒにて前記プローブ信号の電圧デジタル信号値の取り込みと、前記トレース信号の電圧デジタル信号値の生成動作とを繰り返す。
【００３８】
次に、変換ステップＳ０４において、パターン変換制御部１６０によりＴ４１〜Ｔ４７の電圧デジタル信号値を入力して変換した、パターン変換出力１６３の電圧情報がＴ５１〜Ｔ５７である。トレース信号変換部１６２は、信号変換情報であるトレース変換情報１６１を参照することで、Ｔ４１〜Ｔ４７の電圧デジタル信号値を、タイマ１４１からの変換出力のタイミング時刻Ｔ２８において、取り込みタイミング信号波形Ｔ１５の立ち下がりに同期して、Ｔ５１〜Ｔ５７の電圧情報へ変換する。
【００３９】
トレース変換情報１６１は、前記信号変換情報として、Ｔ４１〜Ｔ４６の電圧デジタル信号値に対応する端子の入出力属性情報と、各入出力属性に対応する信号変換テーブルを持っている。
【００４０】
本実施形態において入出力属性情報が入力属性の場合、信号変換テーブルは、パターン変換出力１６３に対して、入力用の入力電圧情報値を割り当てる（図６（ｃ）の電圧信号変換テーブル参照）。
【００４１】
例えば、リセット入力電圧デジタル信号値Ｔ４２の値がＴ２８の時刻ｔｃにおいて０ｘ３１の場合、リセット入力電圧情報Ｔ５２へは前記０ｘ３１の上位３ビットを拡張した値０ｘ０３１が割り当てられる。この３ビット中の下位２ビットは前記入出力属性で、“００”は入力、“０１”は出力、“１０”はハイインピーダンス、”１１”はドントケアをそれぞれ示す。上位１ビットはトレース信号論理値との同期を取るための前記フラグ情報で、トレース開始前は“１”を、トレース開始後は“０”をそれぞれ示す。ちなみに、時刻ｔｂではトレース信号論理値の取り込みが開始されていないため、前記フラグ情報は“１”となり、リセット入力電圧デジタル信号値Ｔ４２の値が０ｘ４０に対して、リセット入力電圧情報Ｔ５２は０ｘ４４０となる。
【００４２】
これに対して入出力属性情報が出力属性の場合、信号変換テーブルは、パターン変換出力１６３に対して、出力用の出力電圧情報値を割り当てる。例えば、入出力制御出力電圧デジタル信号値Ｔ４３の値がＴ２８の時刻ｔｃにおいて０ｘ６ｅの場合、入出力制御出力電圧情報Ｔ５３へは前記０ｘ６ｅの上位３ビットを拡張した値０ｘ１６ｅが割り当てられる。
【００４３】
また、入出力属性情報が入出力属性の場合、信号変換テーブルは、パターン変換出力１６３に対して、前記入力用又は前記出力用の電圧情報値のどちらかを任意に割り当てる。あるいは、入出力の制御端子トレース信号１４７の論理信号１５１で入出力制御出力論理値Ｔ５０を参照することにより、パターン変換出力１６３に対して、前記入力用又は前記出力用の電圧情報値を、各変換出力のタイミング時刻Ｔ２８でダイナミックに割り当てる。例えば、変換出力のタイミング時刻Ｔ２８のｔｃ〜ｔｌ及びｔｑ〜ｔｒの期間は、入出力制御出力論理値Ｔ５０が“１”となり、データ入出力電圧デジタル信号値Ｔ４４〜Ｔ４６が入力状態を指すため、時刻ｔｌでデータ入出力電圧デジタル信号値Ｔ４４〜Ｔ４６が０ｘ２ｆ、０ｘ６ｅ、０ｘ２ｆの状態に対して、データ入出力電圧情報Ｔ５４〜Ｔ５６は０ｘ０２ｆ、０ｘ０６ｅ、０ｘ０２ｆに変換される。他方、変換出力のタイミング時刻Ｔ２８のｔｍ〜ｔｐの期間は、入出力制御出力論理値Ｔ５０が“０”となり、データ入出力電圧デジタル信号値Ｔ４４〜Ｔ４６が出力状態を指すため、時刻ｔｍでデータ入出力電圧デジタル信号値Ｔ４４〜Ｔ４６が０ｘ５ｆ、０ｘ２ｃ、０ｘ５ａの状態に対して、データ入出力電圧情報Ｔ５４〜Ｔ５６は０ｘ１５ｆ、０ｘ１２ｃ、０ｘ１５ａに変換される。
【００４４】
また、トレース変換情報１６１は、前記信号変換情報としてＴ４１〜Ｔ４６の電圧デジタル信号値と同様に、電源／ＧＮＤ電圧デジタル信号値Ｔ４７に対して信号変換テーブルを持っている（図６（ｄ）の電源・温度信号変換テーブル参照）。この信号変換テーブルには、電源／ＧＮＤ電圧デジタル信号値Ｔ４７へのトレース信号論理値との同期を取るための前記フラグ情報の電源／ＧＮＤ電圧情報Ｔ５７への拡張ビット情報が示される。例えば、電源／ＧＮＤ電圧デジタル信号値Ｔ４７がＴ２８の時刻ｔｃにおいて０ｘ６ｅ２ｆの場合、電源／ＧＮＤ電圧情報Ｔ５７へは前記０ｘ６ｅ２ｆ（１６ビット）の上位１ビットを拡張した値０ｘ０６ｅ２ｆ（１７ビット）が割り当てられる。この上位１ビットは前記フラグ情報で、トレース開始前は“１”を、トレース開始後は“０”をそれぞれ示す。ちなみに、時刻ｔｂではトレース信号論理値の取り込みが開始されていないため、前記フラグ情報は“１”となり、電源／ＧＮＤ電圧デジタル信号値Ｔ４７の値が０ｘ６ｅ２ｆに対して、電源／ＧＮＤ電圧情報Ｔ５７は０ｘ１６ｅ２ｆとなる。
【００４５】
最後に、出力ステップＳ０５において、パターン変換制御部１６０は、クロック入力電圧情報Ｔ５１、リセット入力電圧情報Ｔ５２、入出力制御出力電圧情報Ｔ５３、データ入出力電圧情報Ｔ５４〜Ｔ５６、及び電源／ＧＮＤ電圧情報Ｔ５７を含むパターン変換出力１６３を、テストパターン１７０又は汎用ＬＳＩテスタ１８０への入力情報として出力する。
【００４６】
図５は、図３及び図４にて示した信号端子及び電源端子の信号波形に対応させた、ＬＳＩチップ１０１の温度変化情報を示す。図５において、Ｔ０１〜Ｔ０６、Ｔ１５、Ｔ２８、Ｔ３０、Ｔ３１、Ｔ３９は、図３及び図４と同様でそれぞれクロック入力信号波形、リセット入力信号波形、入出力制御出力信号波形、データ入出力信号波形、取り込みタイミング信号波形、変換出力のタイミング時刻、電源端子波形、ＧＮＤ端子波形、リセット入力論理波形を示し、Ｔ６０は温度センサ信号１２９で温度アナログ信号値、Ｔ６１は温度プローブ信号１３１で温度デジタル信号値、Ｔ６２は温度トレース信号１５０で温度デジタル信号値、Ｔ６３はパターン変換出力１６３で温度情報である。
【００４７】
以下、図５及び図６を参照して、本テストパターン生成装置及びその方法について説明する。
【００４８】
まず、実機動作ステップＳ０１において、図３及び図４で説明したＴ０１〜Ｔ０６、Ｔ３０〜Ｔ３１以外に、ＬＳＩチップ１０１のチップ温度及びチップ周囲温度を温度センサ部１２８により変換した温度センサ信号１２９の温度アナログ信号値がＴ６０である。
【００４９】
次に、入力ステップＳ０２において、信号プローブ制御部１１０により温度センサ信号１２９の温度アナログ信号値Ｔ６０をプローブして、温度アナログ信号値Ｔ６０をＡ／Ｄ変換した温度プローブ信号１３１の温度デジタル信号値がＴ６１である。なお、端子信号のＡ／Ｄ変換と同様に、温度信号に対するサンプリング周波数（Ａ／Ｄ変換速度）も、クロック入力信号波形Ｔ０１及び取り込みタイミング信号波形Ｔ１５の周波数に比べて充分高い。また、本実施形態では、温度デジタル信号値Ｔ６１は１０ビット値で示す。
【００５０】
次に、取り込みステップＳ０３において、信号トレース制御部１４０により温度デジタル信号値Ｔ６１を取り込んで整形出力した、温度トレース信号１５０の温度デジタル信号値がＴ６２である。トレース信号生成部１４２は、制御端子プローブ信号１２３の論理信号１３２であるリセット入力論理波形Ｔ３９の“０”を検出することにより、温度デジタル信号値Ｔ６２に対しては前記トレース信号論理値（図３のＴ１６〜Ｔ２１）との同期を取るためのフラグ情報を与える。また、トレース信号生成部１４２は、取り込みタイミング信号波形Ｔ１５の立ち上がりに同期して、Ｔ２８の時刻ｔａから温度デジタル信号値Ｔ６１の取り込みと、温度デジタル信号値Ｔ６２の生成動作とを開始し、以降“Ｔｘ”周期で時刻ｔａ〜ｔｒにて前記温度デジタル信号値Ｔ６１の取り込みと、前記温度デジタル信号値Ｔ６２の生成動作とを繰り返す。
【００５１】
次に、変換ステップＳ０４において、パターン変換制御部１６０により温度デジタル信号値Ｔ６２を入力して変換した、パターン変換出力１６３の温度情報がＴ６３である。トレース信号変換部１６２は、信号変換情報であるトレース変換情報１６１を参照することで温度デジタル信号値Ｔ６２を、タイマ１４１からの変換出力のタイミング時刻Ｔ２８において、取り込みタイミング信号波形Ｔ１５の立ち下がりに同期して温度情報Ｔ６３へ変換する。
【００５２】
トレース変換情報１６１は、前記信号変換情報として温度デジタル信号値Ｔ６２に対応する信号変換テーブルを持っている（図６（ｄ）の電源・温度信号変換テーブル参照）。この信号変換テーブルには、温度デジタル信号値Ｔ６２へのトレース信号論理値との同期を取るための前記フラグ情報の温度情報Ｔ６３への拡張ビット情報が示される。例えば、温度デジタル信号値Ｔ６２がＴ２８の時刻ｔｃにおいて０ｘ０３９の場合、温度情報Ｔ６３へは前記０ｘ０３９（１０ビット）の上位２ビットを拡張した値０ｘ０３９（１２ビット）が割り当てられる。この上位２ビットは前記フラグ情報で、トレース開始前は“１０”を、トレース開始後は“００”をそれぞれ示す。ちなみに、時刻ｔｂではトレース信号論理値の取り込みが開始されていないため、前記フラグ情報は“１０”となり、温度デジタル信号値Ｔ６２の値が０ｘ０３７に対して、温度情報Ｔ６３は０ｘ８３７となる。
【００５３】
最後に、出力ステップＳ０５において、パターン変換制御部１６０は、温度情報Ｔ６３を含むパターン変換出力１６３を、テストパターン１７０又は汎用ＬＳＩテスタ１８０への入力情報として出力する。
【００５４】
以上のとおり、本実施形態によれば、評価対象ＬＳＩチップ１０１の端子信号をプローブした信号に対し、任意のタイミングでの信号取り込みが可能となる。これにより、様々なＬＳＩ評価装置用テストパターンの実行サイクル周期に対応して、プローブ信号の取り込み周期を調整し、１回の取り込み周期での取り込み回数を削減して、テストパターンの生成効率を上げることが可能となる。また、ＬＳＩ端子信号及び実機セットボード装置１００上の参照可能な信号の変化を参照し、それに同期させてプローブ信号の取り込みイベント時刻及び取り込み周期を調整することにより、必要な期間のプローブ信号だけを取り込むことが可能となり、テストパターンの生成時間の削減及びテストパターン長の短縮を図ることが可能となる。
【００５５】
また、信号プローブ制御部１１０を介して取り込んだ端子信号情報を、任意の端子変換情報により任意のＬＳＩ評価装置用の入力信号情報に変換することが可能となる。これにより、様々なＬＳＩ評価装置用テストパターンの信号パターンフォーマットに容易に対応が可能となる。また、ＬＳＩ端子信号及び実機セットボード装置１００上の参照可能な信号の変化を参照することにより、その情報を基にして入出力端子の入出力切り替え制御が可能となる。これにより、入出力切り替えを実行サイクル毎にダイナミックに制御することが可能となり、特定のＬＳＩ動作モードで動作中での入出力切り替えに対しても、又は特定のＬＳＩ動作モードから別の動作モードへ切り替わるような動作モード間の切り替わりによる入出力切り替えに対しても、実行サイクル毎に又は各動作モード毎の端子変換情報を準備する必要がなく、かつ頻繁に端子変換情報を参照することがないため、簡便に短時間で入出力切り替えによる信号情報変換が可能で、かつ簡便な装置でテストパターンの生成時間の削減を図ることが可能となる。
【００５６】
なお、本実施形態では、タイマ１４１を用いて信号の取り込みタイミング及び変換タイミングを計っているが、タイマ１４１の代わりにＬＳＩチップ１０１の端子信号を用いてタイミングを計ることも可能である。また、端子電圧情報、電源／ＧＮＤ情報、温度情報のテスト情報へビット拡張して信号のタイミング情報を含ませたが、これを行わずに信号情報をモニタすることにより、この機能を実現することも可能である。また、テスト情報は、ビット拡張や変換テーブルを用いたキャラクタ変換を行ったが、各テスト情報のデータへのオフセット値を追加、削除することも可能である。また、パターン変換制御部１６０にて、各トレース信号データを逐次入力して、各テスト情報を逐次変換出力しているが、入力側及び出力側へメモリ、ＦＩＦＯ、レジスタ等の記憶回路を新たに設け、それを介して各トレース信号を入力しテスト情報を出力することも可能である。また、本実施形態ではテスト情報として電圧を対象とした電圧情報を示しているが、電流を対象とした電流情報に置き換えても、電流情報のデータ圧縮に対して、電圧情報の場合と同様の効果を得ることが可能である。
【００５７】
《第２の実施形態》
第２の実施形態は、評価対象とするＬＳＩを搭載する実機セット装置でＬＳＩ端子信号をプローブし、かつ前記ＬＳＩ及び前記実機セット装置の機能を用いて、プログラマブルな制御動作をさせることで、その端子プローブ信号を任意のフォーマットのテストパターンへ変換するようにしたものである。
【００５８】
図７は、図１に示したテストパターン生成装置におけるＬＳＩチップ１０１の構成を示す図である。図７において、２００はＣＰＵ、２０１はバス制御回路、２０２はメモリ、２０３はＩ／Ｏポート制御回路、２０４はＩ／Ｏポート外部インターフェイス信号、２０５はタイマ、２０６はタイマ外部インターフェイス信号、２０７は専用ロジック回路、２０８は専用ロジック外部インターフェイス信号、２０９は外部バスインターフェイス信号である。
【００５９】
ＣＰＵ２００は、メモリ２０２に記憶されるか又は外部バスインターフェイス信号２０９から読まれる予め準備されたプログラムを実行することにより、ＬＳＩチップ１０１及び実機セットボード装置１００のシステム制御を行う。これにより、専用ロジック回路２０７、Ｉ／Ｏポート制御回路２０３、及びタイマ２０５にそれぞれ所望の動作を実行させる。また、バス制御回路２０１は外部バスインターフェイス信号２０９を、Ｉ／Ｏポート制御回路２０３はＩ／Ｏポート外部インターフェイス信号２０４を、タイマ２０５はタイマ外部インターフェイス信号２０６を、専用ロジック回路２０７は専用ロジック外部インターフェイス信号２０８をそれぞれ介して、外部と信号をやりとりする。このとき、前記各外部インターフェイス信号を、図３の制御端子信号１１５〜１１６で端子信号波形Ｔ０２〜Ｔ０３及び図３のタイマ１４１の出力信号で取り込みタイミング信号波形Ｔ１５として用いる。例えば、専用ロジック回路２０７を動作させた場合、専用ロジック外部インターフェイス信号２０８を端子信号波形Ｔ０２として用いれば、システム動作中の専用ロジック回路２０７の動作を起点にしたパターン生成が可能となる。タイマ２０５を動作させた場合は、タイマ外部インターフェイス信号２０６を取り込みタイミング信号波形Ｔ１５として用いれば、システム動作周期と連動したパターン生成が可能となる。また、Ｉ／Ｏポート制御回路２０３を動作させた場合、Ｉ／Ｏポート外部インターフェイス信号２０４を端子信号波形Ｔ０２〜Ｔ０３及び取り込みタイミング信号波形Ｔ１５として用いれば、パターン生成の起動調整、パターン生成サイクル周期の調整、及び端子信号の入出力属性切り替えが全て自由に行える。更に、これらのテストパターン生成動作は、通常のシステム動作だけでなく特殊なシステム動作（例えば解析モードやテストモード）においても、前記プログラムを変更してＣＰＵ２００に実行させることで、容易に行うことが可能である。
【００６０】
なお、本実施形態では、ＣＰＵ２００を組み込んだＬＳＩチップ１０１での例を示したが、ＣＰＵ２００を含まない場合、例えば専用ロジック回路２０７やタイマ２０５のみで構成されているＬＳＩ及びＩＣに対するテストパターン生成においても、同様に使用可能である。
【００６１】
《第３の実施形態》
第３の実施形態は、端子プローブ信号を任意のフォーマットのテスト情報へ変換する際に、そのテスト情報を圧縮するためのテスト情報圧縮処理装置及びその方法に関連したものである。
【００６２】
図８は、図１に示したテストパターン生成装置におけるトレース信号変換部１６２に装備可能なテスト情報圧縮処理装置の構成を示す図である。
【００６３】
図８において、２１０はパターン入力インターフェイス信号、２１１はパターン取り込み回数設定信号、２１２はパターン記憶回路、２１３はサンプリング制御回路、２１４はパターンカウンタ、２１５はパターン比較回路、２１６はタイミング情報生成記憶回路、２１７はパターン出力インターフェイス信号、２１８はタイミング情報出力インターフェイス信号であり、２１９はこれらを装備するテスト情報圧縮処理装置である。
【００６４】
図９は、図８に示したテスト情報圧縮処理装置２１９の動作を示したフローチャートであり、第３の実施形態によるテストパターン生成方法のフローを示すものである。図９において、Ｓ１０からＳ２４までのステップがあり、これらは１回のテスト情報圧縮サイクルの開始から終了までについて示す。
【００６５】
図８のテスト情報圧縮処理装置２１９は、図１に示すトレース信号変換部１６２に装備される。よって、その機能は第１の実施形態に示した、変換ステップＳ０４におけるパターン変換手段の１つとして組み込むことが可能である。
【００６６】
まず、パターン取り込み回数設定信号２１１より、パターン取り込み回数をセットする。パターン取り込み回数とは、パターン変換制御部１６０の取り込みタイミング信号波形Ｔ１５により、パターン取り込みを行う回数を示しており、テストパターンを含めたテスト情報の圧縮を図るサイクル数を示す。例えば、パターン取り込み回数を“Ｎ”と設定すると、Ｎ回のパターン取り込みを行ったテスト情報を圧縮することになり、このＮ回分のパターンを１サイクル分のテスト設定周期としたパターンへ変換したことになる。また、サンプリング制御回路２１３により、パターン記憶回路２１２、パターンカウンタ２１４及びタイミング情報生成記憶回路２１６が初期化される（ステップＳ１０）。
【００６７】
次に、パターン入力インターフェイス信号２１０より、１サイクル分のテストパターンが入力される（ステップＳ１１）。同時に、パターンカウンタ２１４のカウント動作が行われ、カウンタ値Ｍが１つインクリメントされる（ステップＳ１２）。そして、最初のパターン取り込みが行われた場合、すなわちパターンカウンタ２１４のカウンタ値Ｍが１の場合、サンプリング制御回路２１３により、取り込まれたパターンがパターン記憶回路２１２へ記憶される。２回目以降のパターン取り込みでは、前記取り込み設定回数のＮ回目を過ぎるまで、サンプリング制御回路２１３によって、パターン記憶回路２１２へのパターン記憶は行われない（ステップＳ１３及びステップＳ１４）。
【００６８】
次に、２回目のパターン取り込みが行われ、ステップＳ１１〜Ｓ１３が繰り返された後、パターン比較回路２１５により、パターン記憶回路２１２へ記憶された記憶パターンと、２回目の取り込みパターンとが比較される（ステップＳ１６）。パターン比較回路２１５の比較結果はサンプリング制御回路２１３へ出力され、その結果によって異なる制御が行われる（ステップＳ１７）。なお、ステップＳ１５については後で説明する。
【００６９】
ステップＳ１７においてパターン比較回路２１５の比較結果が一致しない場合、２回目の取り込みパターンで変化することが判明する。これにより、サンプリング制御回路２１３は、パターンカウンタ２１４よりカウンタ値“２”を、タイミング情報生成記憶回路２１６へ読み込ませる。タイミング情報生成記憶回路２１６は、前記カウンタ値“２”を読み出し、タイミング情報を生成しかつその値を記憶する。タイミング情報とは、前記カウンタ値Ｍの前記取り込みパターン設定回数Ｎに対する比を示し、前記テスト設定周期（Ｎ回分のパターン取り込み）に対するパターン変化率を表す。例えば、本実施形態においてＮ＝４の場合、本ケースではＭ＝２となって、Ｍ／Ｎ＝２／４がタイミング情報値として演算され記憶される（ステップＳ１８）。また、前記タイミング情報値が前記テスト設定周期内で演算され記憶されると、サンプリング制御回路２１３は一致フラグを立て（ステップＳ１９）、以降のパターン取り込みにおいて、Ｓ１６〜Ｓ１９の処理を行わない（ステップＳ１５）。なお、一致フラグはステップＳ１０にて“Ｌ”に初期化されている。
【００７０】
以降、サンプリング制御回路２１３は、ステップＳ１１〜Ｓ１５のパターン取り込みを前記取り込みパターン設定回数Ｎまで実施し完了した時点で（ステップＳ２３）、パターン記憶回路２１２の前記記憶パターンを論理反転した反転記憶パターンと、タイミング情報生成記憶回路２１６の前記タイミング情報値“Ｍ／Ｎ”とを、それぞれパターン出力インターフェイス信号２１７と、タイミング情報出力インターフェイス信号２１８へ出力する（ステップＳ２４）。
【００７１】
さて、ステップＳ１７においてパターン比較回路２１５の比較結果が一致する場合、２回目の取り込みパターンで変化しないことが判明する。これにより、サンプリング制御回路２１３は、次のパターン取り込みを実行し、以降同様にＳ１１〜Ｓ１６のパターン取り込みを前記取り込みパターン設定回数Ｎまで実施してパターン比較結果をチェックする（ステップＳ２０）。
【００７２】
そして、パターン取り込みをＮ回実施しても、前記パターン比較結果が一致する場合、前記テスト設定周期内（Ｎ回分のパターン取り込み）でのパターン変化が発生しない、すなわちパターン変化率は“０”となる。タイミング情報生成記憶回路２１６は、タイミング情報値Ｍ／Ｎを“０”と算出して記憶する（ステップＳ２１）。最後に、サンプリング制御回路２１３は、パターン記憶回路２１２の前記記憶パターンと、タイミング情報生成記憶回路２１６の前記タイミング情報値“０”とを、それぞれパターン出力インターフェイス信号２１７と、タイミング情報出力インターフェイス信号２１８へ出力する（ステップＳ２２）。
【００７３】
以上のように図８及び図９を用いて、第３の実施形態によるテストパターン生成装置及びその方法の構成と動作について説明したが、更に各構成要素の動作について図１１を用いて詳細に説明する。
【００７４】
図１１は、図１及び図８に示したテストパターン生成装置における、各構成部の動作を示したタイミングチャートであり、Ｔ６５〜Ｔ９２は前記各構成部の波形を示す。また、前記各波形には、これに対応する図１及び図８の前記各構成部の番号を付け加えた。
【００７５】
図１１において、Ｔ６５は端子プローブ信号１１８でクロック入力論理波形、Ｔ６６は端子プローブ信号１１９でデータ入力論理波形、Ｔ６７は端子プローブ信号１２０でデータ出力論理波形、Ｔ６８は端子プローブ信号１１８の電圧デジタル信号値でクロック入力電圧デジタル信号値、Ｔ６９は端子プローブ信号１１９の電圧デジタル信号値でデータ入力電圧デジタル信号値、Ｔ７０は端子プローブ信号１２０の電圧デジタル信号値でデータ出力電圧デジタル信号値、Ｔ７１はタイマ１４１の取り込みタイミング信号波形、Ｔ７２は端子トレース信号１４３でクロック入力論理値、Ｔ７３は端子トレース信号１４４でデータ入力論理値、Ｔ７４は端子トレース信号１４５でデータ出力論理値、Ｔ７５は端子トレース信号１４３の電圧デジタル信号値でクロック入力電圧デジタル信号値、Ｔ７６は端子トレース信号１４４の電圧デジタル信号値でデータ入力電圧デジタル信号値、Ｔ７７は端子トレース信号１４５の電圧デジタル信号値でデータ出力電圧デジタル信号値、Ｔ８０はＴ７１のプローブ信号取り込みタイミング時刻、Ｔ８１はパターン入力インターフェイス信号２１０の取り込みパターンでクロック入力情報、Ｔ８２はパターン出力インターフェイス信号２１７の圧縮パターンで圧縮クロック入力情報、Ｔ８３はテスト情報入力インターフェイス信号２３０でクロック入力電圧情報、Ｔ８４は電圧演算情報出力インターフェイス信号２３９で圧縮クロック入力電圧情報、Ｔ８５はパターン入力インターフェイス信号２１０の取り込みパターンでデータ入力情報、Ｔ８６はパターン出力インターフェイス信号２１７の圧縮パターンで圧縮データ入力情報、Ｔ８７はテスト情報入力インターフェイス信号２３０でデータ入力電圧情報、Ｔ８８は電圧演算情報出力インターフェイス信号２３９で圧縮データ入力電圧情報、Ｔ８９はパターン入力インターフェイス信号２１０の取り込みパターンでデータ出力情報、Ｔ９０はパターン出力インターフェイス信号２１７の圧縮パターンで圧縮データ出力情報、Ｔ９１はテスト情報入力インターフェイス信号２３０でデータ出力電圧情報、Ｔ９２はテスト比較情報出力インターフェイス信号２３５で圧縮データ出力電圧情報を示す。また、Ｔ９３〜Ｔ９５はテスト情報圧縮後のテスト設定周期（Ｔ２）内での信号の“Ｈ”又は“Ｌ”期間を示す。なお、テスト情報入力インターフェイス信号２３０、電圧演算情報出力インターフェイス信号２３９及びテスト比較情報出力インターフェイス信号２３５については、後に図１０を用いて説明する。
【００７６】
以下、図１１を参照して説明する。まず、入力ステップＳ０２において、端子信号波形をプローブして出力した端子プローブ信号１１８〜１２０のプローブ信号波形がＴ６５〜Ｔ６７である。本実施形態のデータ入力論理波形Ｔ６６及びデータ出力論理波形Ｔ６７は、クロック入力論理波形Ｔ６５の立ち上がりに対して、Ｔｚの入力セットアップと出力ディレイとを持って動作する。
【００７７】
次に、取り込みステップＳ０３において、Ｔ６５〜Ｔ６７のプローブ信号論理波形を取り込んで整形出力した、端子トレース信号１４３〜１４５がＴ７２〜Ｔ７４である。タイマ１４１は、セットされた計時時間“Ｔｚ”を周期とする取り込みタイミング信号波形Ｔ７１により、前記プローブ信号論理波形の取り込みタイミングを通知する。本実施形態のトレース信号生成部１４２は、取り込みタイミング信号波形Ｔ７１の立ち上がりに同期して、Ｔ６５〜Ｔ６７のプローブ信号論理波形の取り込みと、Ｔ７２〜Ｔ７４のトレース信号論理値の生成動作とを開始し、以降“Ｔｚ”周期でＴ８０の時刻ｔ０〜ｔ１７にて前記プローブ信号論理波形の取り込みと、前記トレース信号論理値の生成動作とを繰り返す。
【００７８】
次に、変換ステップＳ０４において、パターン変換制御部１６０のトレース信号変換部１６２により、Ｔ７２〜Ｔ７４のトレース信号論理値を入力して変換した、パターン入力インターフェイス信号２１０の取り込みパターンがＴ８１、Ｔ８５、Ｔ８９である。第１の実施形態と同様に、Ｔ８１、Ｔ８５、Ｔ８９の各信号情報は、トレース信号変換部１６２により信号変換情報であるトレース変換情報１６１を参照し、タイマ１４１からの取り込みタイミング信号波形Ｔ７１を用いて変換される。
【００７９】
次に、パターン変換制御部１６０のトレース信号変換部１６２に装備されたテスト情報圧縮処理装置２１９により、パターン出力インターフェイス信号２１７となるＴ８１、Ｔ８５、Ｔ８９の各信号情報の圧縮信号情報がＴ８２、Ｔ８６、Ｔ９０である。テスト情報圧縮処理装置２１９は、Ｓ１０〜Ｓ２４の各ステップに沿ってテスト情報の圧縮処理を実行する。なお、図１１では、テスト情報の圧縮処理を行うためのパターン取り込み回数Ｎを“４”とした。これは、テスト情報圧縮後のＴ９３のテスト設定周期Ｔ２を、“Ｔｚ×４”として、クロック入力論理波形Ｔ６５と同じ周期に合わせたためである。
【００８０】
例えば、クロック入力情報Ｔ８１が、パターン入力インターフェイス信号２１０よりＴ８０の時刻ｔ０にて最初のパターン“０”の取り込みが行われる。１回目のパターン取り込みであるため、パターン記憶回路２１２へパターン“０”が記憶パターンとして記憶され、次のパターン取り込みへと処理は移る（ステップ処理経路：Ｓ１１→Ｓ１２→Ｓ１３→Ｓ１４→Ｓ１１）。
【００８１】
次に、Ｔ８０の時刻ｔ１にて２回目のパターン“０”の取り込みが行われる。２回目以降のパターン取り込みでは、パターン比較回路２１５にて、前記記憶パターンと取り込んだパターンとの比較が行われる。２回目の取り込みパターン“０”は、前記記憶パターン“０”と一致するため、次のパターン取り込みへと処理は移る（ステップ処理経路：Ｓ１１→Ｓ１２→Ｓ１３→Ｓ１５→Ｓ１６→Ｓ１７→Ｓ２０→Ｓ１１）。
【００８２】
次に、Ｔ８０の時刻ｔ２にて３回目のパターン“１”の取り込みが行われる。３回目の取り込みパターン“１”は、前記記憶パターン“０”との不一致が起こる。その結果を受けたサンプリング制御回路２１３は、タイミング情報生成記憶回路２１６に対して、タイミング情報値Ｍ／Ｎの算出と記憶とを通知し、この通知情報を記憶する。前記通知を受けたタイミング情報生成記憶回路２１６は、前記タイミング情報値Ｍ／Ｎを算出し記憶する。パターン取り込み回数設定信号２１１より入力設定されたパターン取り込み回数Ｎは“４”で、パターンカウンタ２１４から読み出したカウンタ値Ｍは“３”であるため、前記タイミング情報値の値は“３／４”となる（ステップ処理経路：Ｓ１１→Ｓ１２→Ｓ１３→Ｓ１５→Ｓ１６→Ｓ１７→Ｓ１８→Ｓ１９→Ｓ２３→Ｓ１１）。
【００８３】
次に、Ｔ８０の時刻ｔ３にて４回目のパターン“１”の取り込みが行われる。サンプリング制御回路２１３では、３回目のパターン取り込みにて既に不一致が１度発生したことを示す前記通知情報を記憶しているため、パターン比較回路２１５のパターン比較結果を参照することなく、パターンカウンタ２１４のカウンタ値Ｍを参照し、パターン取り込み回数Ｎに等しくなるかを確認する。４回目のパターン取り込みは、パターン取り込み回数に等しいため（Ｍ＝Ｎの状態）、サンプリング制御回路２１３は、パターン記憶回路２１２及びタイミング情報生成記憶回路２１６へ出力制御を通知する。前記出力制御通知を受けたパターン記憶回路２１２は、前記記憶パターン“０”の論理反転パターン“１”を、パターン出力インターフェイス信号２１７より、圧縮クロック入力情報Ｔ８２として出力する。なお、図１１のＴ８２、Ｔ８６、Ｔ９０の各信号情報の変化タイミングは、本来図より更に後にずれるが、各端子信号のプローブ信号、トレース信号に対するデータ対応の説明を容易にするため、ここではタイミングに関して明記していない。
【００８４】
また、同様に前記出力制御通知を受けたタイミング情報生成記憶回路２１６は、タイミング情報出力インターフェイス信号２１８より、タイミング情報値“３／４”を出力する（ステップ処理経路：Ｓ１１→Ｓ１２→Ｓ１３→Ｓ１５→Ｓ２３→Ｓ２４）。同様に、Ｔ８０のｔ４〜ｔ１７において、圧縮クロック入力情報Ｔ８２は、順にパターン“１”と、タイミング情報値“３／４”を出力する。
【００８５】
また、Ｔ８０の時刻ｔ０〜ｔ３のデータ入力情報Ｔ８５及びデータ出力情報Ｔ８９に対しても、それぞれ同様のテスト情報圧縮処理を行うことが可能である。データ入力情報Ｔ８５に対しては、圧縮データ入力情報Ｔ８６の圧縮パターン“１”及びタイミング情報値“２／４”が、データ出力情報Ｔ８９に対しては、圧縮データ出力情報Ｔ９０の圧縮パターン“Ｈ”及びタイミング情報値“４／４”がそれぞれ出力される。
【００８６】
最後に、出力ステップＳ０５において、パターン変換制御部１６０のトレース信号変換部１６２に装備されたテスト情報圧縮変換装置２１９から出力された、圧縮クロック入力情報Ｔ８２、圧縮データ入力情報Ｔ８６、圧縮データ出力情報Ｔ９０、及び前記各圧縮信号情報に対応した各タイミング情報値が、圧縮テスト情報としてパターン変換出力１６３から出力される。なお、パターン変換出力１６３として出力された各圧縮テスト情報は、汎用ＬＳＩテスタ１８０やテストパターン１７０にて、元の信号と同様な形で再現される。例えば、Ｔ８０の時刻ｔ０〜ｔ３のデータ入力情報Ｔ８５とタイミング情報値は、それぞれ“１”と“２／４”である。ここから、テスト設定周期Ｔ２に対しては、“Ｔ２×（２−１）／４＝Ｔ２×１／４”のタイミング（“テスト設定周期”×“（Ｍ−１）／Ｎ”）で、パターン“１”を印加するという設定が行われる。ここで、“Ｔ２＝Ｔｚ×４”であるため、“Ｔ２×１／４＝Ｔｚということになり、Ｔｚ後つまりＴ９４のＴａ時間後にパターン”１“が印加されて、Ｔ９４のＴｂ期間で”１“が印加され続ける。これは、圧縮データ入力情報Ｔ８５の元データであるデータ入力論理波形Ｔ６６を再現させたものと等しい。また、前記Ｔａ期間には、本テスト設定周期Ｔ２の１つ前のテスト設定周期Ｔ２にて設定されたパターン”０“が印加され続ける。
【００８７】
以上のとおり、本実施形態によれば、信号プローブ制御部１１０を介して取り込んだ端子信号情報を設定したＮ回数分取り込み、それを１回数分の端子信号情報に基づく任意のＬＳＩ評価装置用の入力信号情報に変換することが可能となる。これにより、端子信号情報が圧縮され、信号情報の圧縮及び削減が可能になる。
【００８８】
なお、本実施形態では、テスト情報圧縮処理装置２１９のパターン入力インターフェイス信号２１０からのパターン取り込みと、パターン出力インターフェイス信号２１７及びタイミング情報出力インターフェイス信号２１８への圧縮テスト情報の出力とは、各トレース信号波形を逐次入力変換して出力しているが、入力側及び出力側へメモリ、ＦＩＦＯ、レジスタ等の記憶回路を新たに設け、それを介してテスト情報を入出力することも可能である。
【００８９】
《第４の実施形態》
第４の実施形態は、端子プローブ信号の電圧及び電流デジタル信号値を任意のフォーマットのテスト情報へ変更する際に、そのテスト情報を圧縮するためのテスト情報圧縮処理装置及びその方法に関連したものである。
【００９０】
図１０は、図１に示したテストパターン生成装置におけるトレース信号変換部１６２に装備可能なテスト情報圧縮処理装置の構成を示す図である。
【００９１】
図１０において、２３０はテスト情報入力インターフェイス信号、２３１はパターン情報入力インターフェイス信号、２３２はタイミング情報入力インターフェイス信号、２３３はメモリ、２３４は比較データ記憶回路、２３５はテスト比較情報出力インターフェイス信号、２３６はデータ比較回路、２３７はデータ演算回路、２３８は演算データ記憶回路、２３９は電圧演算情報出力インターフェイス信号、２４０はデータ圧縮制御回路であり、２４１はこれらを装備するテスト情報圧縮処理装置である。
【００９２】
以上のように構成された第４の実施形態によるテストパターン生成装置及びその方法について、図１０及び図１１を用いて説明する。
【００９３】
図１０のテスト情報圧縮処理装置２４１は、図１に示すトレース信号変換部１６２に装備される。よって、その機能は第１の実施形態に示した、変換ステップＳ０４におけるパターン変換手段の１つとして組み込むことが可能である。なお、実機動作ステップＳ０１、入力ステップＳ０２及び取り込みステップＳ０３は第３の実施形態と同様である。
【００９４】
図１０によれば、変換ステップＳ０４において、パターン変換制御部１６０のトレース信号変換部１６２により、Ｔ７５〜Ｔ７７の電圧デジタル信号値を入力して変換した、テスト情報入力インターフェイス信号２３０の電圧情報がＴ８３、Ｔ８７、Ｔ９１である。第１の実施形態と同様に、Ｔ８３、Ｔ８７、Ｔ９１の各信号情報は、トレース信号変換部１６２により信号変換情報であるトレース変換情報１６１を参照し、タイマ１４１からの取り込みタイミング信号波形Ｔ７１を用いて変換される。次に、Ｔ８３、Ｔ８７、Ｔ９１の各電圧情報が、図１０のテスト情報圧縮処理装置２４１により情報圧縮され、圧縮電圧情報であるＴ８４、Ｔ８８、Ｔ９２へ変換される。
【００９５】
テスト情報を圧縮する場合、テスト情報圧縮処理装置２４１において、テスト情報入力インターフェイス信号２３０より、電圧情報がメモリ２３３へ入力される。次に、パターン情報入力インターフェイス信号２３１及びタイミング情報入力インターフェイス信号２３２がデータ圧縮制御回路２４０へ入力される。パターン情報入力インターフェイス信号２３１は、図８のパターン出力インターフェイス信号２１７から出力される信号情報（０／１／Ｌ／Ｈ）の反転信号を示し、タイミング情報入力インターフェイス信号２３２は、図８のタイミング情報出力インターフェイス信号２１８から出力されるタイミング情報（Ｍ／Ｎ）を示す。前記反転信号情報及び前記タイミング情報を受けたデータ圧縮制御回路２４０は、これらの各信号に対応したテスト設定周期Ｔ２分の前記電圧情報をメモリ２３３から読み取るアクセスを行う。メモリ２３３から読み取られた前記電圧情報は、比較データ記憶回路２３４、データ比較回路２３６、演算データ記憶回路２３８及びデータ演算回路２３７へ送られ、データ比較及びデータ演算された値が、それぞれテスト比較情報出力インターフェイス信号２３５及び電圧演算情報出力インターフェイス信号２３９から出力される。
【００９６】
まず、データ比較処理において、最初にメモリ２３３から送られた１回目の電圧情報が比較データ記憶回路２３４へ記憶される。次に、メモリ２３３から送られた２回目の電圧情報と比較データ記憶回路２３４に記憶された１回目の電圧情報とが、データ比較回路２３６により比較され、比較結果がデータ圧縮制御回路２４０へ送られる。データ圧縮制御回路２４０は、記憶された１回目の電圧情報を前記反転信号情報から“Ｈ”か“Ｌ”を判別し、“Ｈ”の場合は１回目と２回目との電圧情報の比較で電圧値が小さい側を、“Ｌ”の場合は１回目と２回目との電圧情報の比較で電圧値が大きい側をそれぞれ選択し、選択した電圧情報を比較データ記憶回路２３４へ更新する。前記データ比較は前記タイミング情報（Ｍ／Ｎ）を元に（Ｍ−１）回実施し（ただし１回目は比較データの記憶処理）、Ｍ回目からのデータ比較は（Ｍ−１）回目までのデータ比較の反対の処理（反転信号情報の“Ｈ”に対して“Ｌ”での処理、又は“Ｌ”に対して“Ｈ”での処理）を（Ｎ−Ｍ）回実施する。テスト比較情報出力インターフェイス信号２３５へは、それぞれ（Ｍ−１）回目及びＮ回目のデータ比較更新後のデータが出力される。
【００９７】
例えば、図１１のデータ出力電圧情報Ｔ９１の場合、Ｔ９３の時刻ｔ０〜ｔ３のテスト設定周期期間における前記反転信号情報は、圧縮データ出力情報Ｔ９０の“Ｈ”の反転信号“Ｌ”となる。また、前記タイミング情報（Ｍ／Ｎ）は“４／４”であるため、最初のデータ比較回数は（Ｍ−１）で“４−１＝３”となる。データ出力電圧情報Ｔ９１は、時刻ｔ０において“０ｘ１３１”であるため、最初に比較データ記憶回路２３４に“０ｘ１３１”が記憶される（１回目のデータ比較）。
【００９８】
次に、時刻ｔ１のデータ出力電圧情報Ｔ９１で“０ｘ１２ｆ”が読み込まれ、データ比較回路２３６において、比較データ記憶回路２３４に記憶された“０ｘ１３１”と比較される。前記反転信号情報が“Ｌ”の場合、電圧値は大きい方が選択されるため、前記データ比較では“０ｘ１３１”が選択され、比較データ記憶回路２３４へはそのまま“０ｘ１３１”が記憶される（２回目のデータ比較）。
【００９９】
次に、時刻ｔ２のデータ出力電圧情報Ｔ９１で“０ｘ１２ｆ”が読み込まれ、前記２回目のデータ比較と同様の処理が行われる。この結果、比較データ記憶回路２３４に記憶された“０ｘ１３１”が、時刻ｔ０〜ｔ２期間分の圧縮データ出力電圧情報Ｔ９２として、テスト比較情報出力インターフェイス信号２３５より出力される（３回目のデータ比較）。
【０１００】
次に、時刻ｔ３のデータ出力電圧情報Ｔ９１で“０ｘ１５ｆ”が読み込まれ、比較データ記憶回路２３４へ記憶される。本データ比較は４回目で最後となるため、前記“０ｘ１５ｆ”が、時刻ｔ３期間分の圧縮データ出力電圧情報Ｔ９２として、テスト比較情報出力インターフェイス信号２３５より出力される（４回目のデータ比較）。
【０１０１】
しかしながら、仮に前記４回目以降のデータ比較が続いた場合、５回目からのデータ比較は、前記３回目までのデータ比較処理と逆で、反転信号情報が“Ｈ”の場合と同様に、電圧値は小さい方が選択されることになる。
【０１０２】
また、前記テスト設定周期期間（ｔ０〜ｔ３）での圧縮データ出力電圧情報Ｔ９２となる“０ｘ１３１”及び“０ｘ１５ｆ”は、それぞれ前記テスト設定周期期間における“Ｌ”側と“Ｈ”側の出力電圧しきい値となる。以降、時刻ｔ４〜ｔ１７期間において、テスト設定周期期間（Ｎ＝４）毎に同様の処理が実施される。なお、図１１のＴ８４、Ｔ８８、Ｔ９２の電圧情報の変化タイミングは、本来図より更に後ろにずれるが、各端子信号のプローブ信号、トレース信号に対するデータ対応の説明を容易にするため、ここではタイミングに関して明記していない。
【０１０３】
次に、データ演算処理において、最初に図１０のメモリ２３３から送られた１回目の電圧情報が演算データ記憶回路２３８へ記憶される。次に、メモリ２３３から送られた２回目の電圧情報と演算データ記憶回路２３８に記憶された１回目の電圧情報とが、データ演算回路２３７により加算され、この加算結果が演算データ記憶回路２３８へ送られる。データ圧縮制御回路２４０は、前記タイミング情報（Ｍ／Ｎ）からデータ演算回数（Ｍ−１）を決定し、前記データ加算を（Ｍ−１）回実行し（ただし１回目は演算データの記憶処理）、（Ｍ−１）回目の加算を行ってから、この総加算結果を前記データ演算回数（Ｍ−１）で除算して、その平均結果を演算データ記憶回路２３８に記憶させる。同様に、データ圧縮制御回路２４０は、Ｍ回目からＮ回目までの（Ｎ−Ｍ）回の平均結果を算出させて、その平均結果を演算データ記憶回路２３８に記憶させる。電圧演算情報出力インターフェイス信号２３９へは、それぞれ（Ｍ−１）回目及びＮ回目までのデータ演算更新後のデータが出力される。
【０１０４】
例えば、図１１のクロック入力電圧情報Ｔ８３の場合、Ｔ９３の時刻ｔ０〜ｔ３のテスト設定周期期間における前記タイミング情報（Ｍ／Ｎ）は“３／４”であるため、最初のデータ演算回数は（Ｍ−１）で“３−１＝２”となる。クロック入力電圧情報Ｔ８３は、時刻ｔ０において“０ｘ０２ｆ”であるため、最初に演算データ記憶回路２３８に“０ｘ０２ｆ”が記憶される（１回目のデータ演算）。
【０１０５】
次に、時刻ｔ１のクロック入力電圧情報Ｔ８３で“０ｘ０２ｆ”が読み込まれ、データ演算回路２３７において、演算データ記憶回路２３８に記憶された“０ｘ０２ｆ”と加算される。前記データ演算回数（Ｍ−１）は“２”のため、この加算結果は更に“２”で除算されて、演算データ記憶回路２３８へ“０ｘ０２ｆ”が記憶される。前記記憶された演算結果“０ｘ０２ｆ”は、前記電圧情報（１回目と２回目）２回分の平均値であり、圧縮クロック入力電圧情報Ｔ８４として、電圧演算情報出力インターフェイス信号２３９より出力される（２回目のデータ演算）。
【０１０６】
次に、時刻ｔ２のクロック入力電圧情報Ｔ８３で“０ｘ０６ｅ”が読み込まれ、演算データ記憶回路２３８に“０ｘ０６ｅ”が記憶される（３回目のデータ演算）。
【０１０７】
次に、時刻ｔ３のクロック入力電圧情報Ｔ８３で“０ｘ０６ｅ”が読み込まれ、データ演算回路２３７において、演算データ記憶回路２３８に記憶された“０ｘ０６ｅ”と加算される。残りのデータ演算回数（Ｎ−Ｍ）は“２”のため、この加算結果は更に“２”で除算されて、演算データ記憶回路２３８へ“０ｘ０６ｅ”が記憶される。前記記憶された演算結果“０ｘ０６ｅ”は、前記電圧情報（３回目と４回目）２回分の平均値であり、圧縮クロック入力電圧情報Ｔ８４として、電圧演算情報出力インターフェイス信号２３９より出力される（４回目のデータ演算）。
【０１０８】
前記テスト設定周期期間（ｔ０〜ｔ３）での圧縮クロック入力電圧情報Ｔ８４となる“０ｘ０２ｆ”及び“０ｘ０６ｅ”は、それぞれ前記テスト設定周期期間における“０”側と“１”側の印加入力電圧値となる。以降、時刻ｔ４〜ｔ１７期間において、テスト設定周期期間（Ｎ＝４）毎に同様の処理が実施される。また、データ入力電圧情報Ｔ８７に対しても、前記データ演算処理が同様に実施され、圧縮データ入力電圧情報Ｔ８８として、電圧演算情報出力インターフェイス信号２３９より出力される。
【０１０９】
最後に、出力ステップＳ０５において、パターン変換制御部１６０のトレース信号変換部１６２に装備されるテスト情報圧縮変換装置２４１の、テスト比較情報出力インターフェイス信号２３５及び電圧演算情報出力インターフェイス信号２３９から、圧縮クロック入力電圧情報Ｔ８４、圧縮データ入力電圧情報Ｔ８８、及び圧縮データ出力電圧情報Ｔ９２が、パターン変換出力１６３として出力される。
【０１１０】
図１２は、図１１にて示した端子波形及び信号情報に対応させた、電源／ＧＮＤ電圧情報及び温度情報を示した。
【０１１１】
図１２において、Ｔ６５、Ｔ７１、Ｔ７２、Ｔ８０、Ｔ８１、Ｔ８２は、図１１と同様でそれぞれ、クロック入力論理波形、取り込みタイミング信号波形、クロック入力論理値、プローブ信号取り込みタイミング時刻、クロック入力情報、圧縮クロック入力情報であり、Ｔ９６は電源プローブ信号１２７で電源／ＧＮＤ電圧デジタル信号値、Ｔ９７は温度プローブ信号１３１で温度デジタル信号値、Ｔ９８は電源トレース信号１４９で電源／ＧＮＤ電圧デジタル信号値、Ｔ９９は温度トレース信号１５０で温度デジタル信号値、Ｔ１００はテスト情報入力インターフェイス信号２３０で電源／ＧＮＤ電圧情報、Ｔ１０１は電圧演算情報出力インターフェイス信号２３９で圧縮電源／ＧＮＤ電圧情報、Ｔ１０２はテスト情報入力インターフェイス信号２３０で温度情報、Ｔ１０３は電圧演算情報出力インターフェイス信号２３９で圧縮温度情報であり、Ｔ９３はテスト設定周期（Ｔ２）とその期間内の信号出力“Ｈ”又は“Ｌ”期間を示す。
【０１１２】
以下、図１２を参照して説明する。まず、入力ステップＳ０２において、電源プローブ信号１２７及び温度プローブ信号１３１の電圧デジタル信号値が、図１１のＴ９６及びＴ９７である。
【０１１３】
次に、取り込みステップＳ０３において、Ｔ９６及びＴ９７の電圧デジタル信号値を取り込んで整形出力した、電源トレース信号１４９及び温度トレース信号１５０がＴ９８及びＴ９９である。タイマ１４１は、セットされた計時時間“Ｔｚ”を周期とする取り込みタイミング信号波形Ｔ７１により、前記プローブ信号の電圧デジタル信号値の取り込みタイミングを通知する。本実施形態のトレース信号生成部１４２は、取り込みタイミング信号波形Ｔ７１の立ち上がりに同期して、Ｔ９６及びＴ９７の電圧デジタル信号値の取り込みと、Ｔ９８及びＴ９９のトレース信号の電圧デジタル信号値の生成動作とを開始し、以降“Ｔｚ”周期でＴ８０の時刻ｔ０〜ｔ１７にて前記プローブ信号の電圧デジタル信号値の取り込みと、前記トレース信号の電圧デジタル信号値の生成動作とを繰り返す。
【０１１４】
次に、変換ステップＳ０４において、パターン変換制御部１６０のトレース信号変換部１６２により、Ｔ９８及びＴ９９の電圧デジタル信号値を入力して変換した、テスト情報入力インターフェイス信号２３０の電源／ＧＮＤ電圧情報及び温度情報がＴ１００及びＴ１０２である。第１の実施形態と同様に、Ｔ１００、Ｔ１０２の各信号情報は、トレース信号変換部１６２により信号変換情報であるトレース変換情報１６１を参照し、タイマ１４１からの取り込みタイミング信号波形Ｔ７１を用いて変換される。次に、電源／ＧＮＤ電圧情報Ｔ１００及び温度情報Ｔ１０２の各電圧情報が、テスト情報圧縮処理装置２４１により情報圧縮され、圧縮電源／ＧＮＤ電圧情報Ｔ１０１及び圧縮温度情報Ｔ１０３へ変換される。
【０１１５】
テスト情報の圧縮は、図１０のテスト情報圧縮処理装置２４１を用いた、前記データ演算処理を用いて行う。電源／ＧＮＤ電圧情報Ｔ１００及び温度情報Ｔ１０２がデータ圧縮の対象の場合、信号端子のようなテスト設定周期期間での論理値変化が発生しない。したがって、この場合のタイミング情報（Ｍ／Ｎ）は、図９のステップＳ２１の処理に準じて“０”となる。前記タイミング情報（Ｍ／Ｎ）が“０”の場合、データ圧縮制御回路２４０はＮ回分のデータの平均値を演算して、電圧演算情報出力インターフェイス信号２３９へ出力する。
【０１１６】
例えば、図１２の電源／ＧＮＤ電圧情報Ｔ１００及び温度情報Ｔ１０２の場合、Ｔ９３の時刻ｔ０〜ｔ３のテスト設定周期期間における前記タイミング情報（Ｍ／Ｎ）は“０”であるため、データ演算回数はＮで“４”、すなわち前記テスト設定周期期間の平均値となる。電源／ＧＮＤ電圧情報Ｔ１００は時刻ｔ０〜ｔ３において、それぞれ“０ｘ０６ｆ２０”、“０ｘ０６ｅ２ｆ”、“０ｘ０６ｅ２ｆ”、“０ｘ０６ｅ２ｆ”であるため、これらの平均値“０ｘ０６ｅ２ｂ”が圧縮電源／ＧＮＤ電圧情報Ｔ１０１として、電圧演算情報出力インターフェイス信号２３９より出力される（１〜４回目までのデータ演算）。
【０１１７】
前記テスト設定周期期間（ｔ０〜ｔ３）での圧縮電源／ＧＮＤ電圧情報Ｔ１０１となる“０ｘ０６ｅ２ｂ”は、前記テスト設定周期期間における電源側とＧＮＤ側の印加電源電圧値となる。以降、時刻ｔ４〜ｔ１７期間において、テスト設定周期期間（Ｎ＝４）毎に同様の処理が実施される。
【０１１８】
また、温度情報Ｔ１０２は時刻ｔ０〜ｔ３において、それぞれ“０ｘ０３６”、“０ｘ０３７”、“０ｘ０３９”、“０ｘ０４０”であるため、これらの平均値“０ｘ０３９”が圧縮温度情報Ｔ１０３として、電圧演算情報出力インターフェイス信号２３９より出力される（１〜４回目までのデータ演算）。
【０１１９】
前記テスト設定周期期間（ｔ０〜ｔ３）での圧縮温度情報Ｔ１０３となる“０ｘ０３９”は、前記テスト設定周期期間における温度設定値となる。以降、時刻ｔ４〜ｔ１７期間において、テスト設定周期期間（Ｎ＝４）毎に同様の処理が実施される。
【０１２０】
最後に、出力ステップＳ０５において、パターン変換制御部１６０のトレース信号変換部１６２に装備されるテスト情報圧縮変換装置２４１の、電圧演算情報出力インターフェイス信号２３９から、圧縮電源／ＧＮＤ電圧情報Ｔ１０１と圧縮温度情報Ｔ１０３とが、パターン変換出力１６３として出力される。
【０１２１】
以上のとおり、本実施形態によれば、ＬＳＩ端子の電圧及び電流の信号波形をサンプリング処理した波形信号値として取り込み、これを任意のＬＳＩ評価装置用の入力信号情報に変換することが可能となる。これにより、毎実行サイクルで信号端子及び電源端子に対して微小な電力変化を供給可能となり、実機セットボード装置１００上でのＬＳＩ動作時の電力状態が任意のＬＳＩ評価装置上で容易に再現できる。また、これらの波形信号値をＮ回数分取り込み、それを１回数分の波形信号値に基づく任意のＬＳＩ評価装置用の入力信号情報に変換することが可能となる。これにより、波形信号値を圧縮でき信号情報の圧縮及び削減が可能となる。
【０１２２】
また、ＬＳＩ表面温度をサンプリング処理した温度信号値として取り込み、これを任意のＬＳＩ評価装置用の入力信号情報に変換することが可能となる。これにより、毎実行サイクルでＬＳＩチップに対して微小な温度変化を設定することが可能となり、実機セットボード装置１００上でのＬＳＩ動作時の温度状態が任意のＬＳＩ評価装置上で容易に再現できる。また、これらの温度信号値をＮ回数分取り込み、それを１回数分の温度信号値に基づく任意のＬＳＩ評価装置用の入力信号情報に変換することが可能となる。これにより、同時に温度信号値を圧縮でき信号情報の圧縮及び削減が可能となる。
【０１２３】
なお、本実施形態では、テスト情報圧縮処理装置２４１のテスト情報入力インターフェイス信号２３０からメモリ２３３を介してテスト情報を取り込んでいるが、テスト情報入力インターフェイス信号２３０から、直接テスト情報を取り込むことも可能である。また、これとは反対にテスト情報入力インターフェイス信号２３０からのテスト情報取り込みと、テスト比較情報出力インターフェイス信号２３５及び電圧演算情報出力インターフェイス信号２３９への圧縮テスト情報の出力は、各トレース信号波形を逐次入力変換して出力しているが、入力側及び出力側へメモリ、ＦＩＦＯ、レジスタ等の記憶回路を新たに設け、それを介してテスト情報を入出力することも可能である。また、本実施形態ではテスト情報として電圧を対象とした電圧情報を示しているが、電流を対象とした電流情報に置き換えても、電流情報のデータ圧縮に対して、電圧情報の場合と同様の効果を得ることが可能である。
【産業上の利用可能性】
【０１２４】
以上のように、本発明のテストパターン生成装置及びその方法は、評価対象とするＬＳＩを搭載する実機セット装置を動作させ、その評価対象ＬＳＩ端子のプローブ信号をトレース変換して、簡便にテストパターン及びテスト情報を作成する機能を有している。
【０１２５】
よって、これらの機能が必要な汎用ＬＳＩ評価テスタ、半導体評価解析装置として有用である。
【図面の簡単な説明】
【０１２６】
【図１】本発明の第１の実施形態によるテストパターン生成装置の全体概略図。
【図２】本発明の第１の実施形態によるテストパターン生成方法を示すフローチャート図。
【図３】本発明の第１の実施形態によるテストパターン生成装置及びその方法における各ＬＳＩ端子の論理信号情報を示すタイミングチャート図。
【図４】本発明の第１の実施形態によるテストパターン生成装置及びその方法における各ＬＳＩ端子の電圧情報を示すタイミングチャート図。
【図５】本発明の第１の実施形態によるテストパターン生成装置及びその方法における各ＬＳＩ端子の温度情報を示すタイミングチャート図。
【図６】（ａ）〜（ｄ）は本発明の第１の実施形態によるテストパターン生成装置及びその方法における各ＬＳＩ端子の端子属性情報及び端子変換テーブルを示す図。
【図７】本発明の第２の実施形態によるテストパターン生成装置及びその方法における評価ＬＳＩの回路図。
【図８】本発明の第３の実施形態によるテストパターン生成装置におけるテスト情報圧縮処理装置を示す概略図。
【図９】本発明の第３の実施形態によるテストパターン生成方法におけるテスト情報圧縮処理方法を示すフローチャート図。
【図１０】本発明の第４の実施形態によるテストパターン生成装置におけるテスト情報圧縮処理装置を示す概略図。
【図１１】本発明の第３及び第４の実施形態によるテストパターン生成装置及びその方法における各ＬＳＩ端子のテスト情報及び圧縮テスト情報を示すタイミングチャート図。
【図１２】本発明の第４の実施形態によるテストパターン生成装置及びその方法における電源端子及び温度のテスト情報及び圧縮テスト情報を示すタイミングチャート図。
【符号の説明】
【０１２７】
１００  実機セットボード装置
１０１  ＬＳＩチップ
１１０  信号プローブ制御部
１１１〜１１４  端子信号
１１５〜１１６  制御端子信号
１１７  端子プローブ部
１１８〜１２１  端子プローブ信号
１２２〜１２３  制御端子プローブ信号
１２４  電源波形信号
１２５  ＧＮＤ波形信号
１２６  電源プローブ部
１２７  電源プローブ信号
１２８  温度センサ部
１２９  温度センサ信号
１３０  温度プローブ部
１３１  温度プローブ信号
１３２  論理信号
１４０  信号トレース制御部
１４１  タイマ
１４２  トレース信号生成部
１４３〜１４６  端子トレース信号
１４７〜１４８  制御端子トレース信号
１４９  電源トレース信号
１５０  温度トレース信号
１５１  論理信号
１６０  パターン変換制御部
１６１  トレース変換情報
１６２  トレース信号変換部
１６３  パターン変換出力
１７０  テストパターン
１８０  汎用ＬＳＩテスタ
１９０  サーモストリーマ
２００  ＣＰＵ
２０１  バス制御回路
２０２  メモリ
２０３  Ｉ／Ｏポート制御回路
２０４  Ｉ／Ｏポート外部インターフェイス信号
２０５  タイマ
２０６  タイマ外部インターフェイス信号
２０７  専用ロジック回路
２０８  専用ロジック外部インターフェイス信号
２０９  外部バスインターフェイス信号
２１０  パターン入力インターフェイス信号
２１１  パターン取り込み回数設定信号
２１２  パターン記憶回路
２１３  サンプリング制御回路
２１４  パターンカウンタ
２１５  パターン比較回路
２１６  タイミング情報生成記憶回路
２１７  パターン出力インターフェイス信号
２１８  タイミング情報出力インターフェイス信号
２１９  テスト情報圧縮処理装置
２３０  テスト情報入力インターフェイス信号
２３１  パターン情報入力インターフェイス信号
２３２  タイミング情報入力インターフェイス信号
２３３  メモリ
２３４  比較データ記憶回路
２３５  テスト比較情報出力インターフェイス信号
２３６  データ比較回路
２３７  データ演算回路
２３８  演算データ記憶回路
２３９  電圧演算情報出力インターフェイス信号
２４０  データ圧縮制御回路
２４１  テスト情報圧縮処理装置
【図１】
2007183161.tif 000003
【図２】
2007183161.tif 000004
【図３】
2007183161.tif 000005
【図４】
2007183161.tif 000006
【図５】
2007183161.tif 000007
【図６】
2007183161.tif 000008
【図７】
2007183161.tif 000009
【図８】
2007183161.tif 000010
【図９】
2007183161.tif 000011
【図１０】
2007183161.tif 000012
【図１１】
2007183161.tif 000013
【図１２】
2007183161.tif 000014