(57)【要約】【課題】  ＥＭＩフィルタの挿入損出を小さく、且つＥＳＤ耐量を大きくする。【解決手段】  ＥＭＩフィルタ２０は、ポリシリコン抵抗Ｒｐｏｌｙとリング抵抗Ｒｒｉｎｇ１とリング抵抗Ｒｒｉｎｇ２からなる抵抗Ｒ１、ダイオードＤ１、及びダイオードＤ２から構成されている。ポリシリコン抵抗Ｒｐｏｌｙは、一端がダイオードＤ１のカソード電極８に接続され、他端がダイオードＤ２のカソード電極８に接続され、入力端子ＶＩＮから入力される信号を出力端子ＶＯＵＴに伝える抵抗である。リング抵抗Ｒｒｉｎｇ１及びリング抵抗Ｒｒｉｎｇ２は、矩形ループ形状を有し、ポリシリコン抵抗Ｒｐｏｌｙの両側に並列して所定の距離離間し、それぞれ設けられている。入力端子ＶＩＮに高周波信号が入力されると、ポリシリコン抵抗Ｒｐｏｌｙ周辺に磁界が発生しリング抵抗Ｒｒｉｎｇ１及びリング抵抗Ｒｒｉｎｇ２に誘導電流が生成される。【選択図】  図２
2007103724.tif 000002
【特許請求の範囲】
【請求項１】
一端に入力端子側から出力される信号を入力し、前記信号がＤＣから所定の周波数までの場合に他端から出力端子側に前記信号を出力し、前記信号が前記所定の周波数以上の高周波信号の場合に前記信号を遮断する抵抗と、
前記抵抗の両側に並列配置され、前記抵抗と所定の距離離間形成され、前記信号がＥＳＤパルス信号或いは高周波信号の場合に誘導電流を生成する第１及び第２のリング抵抗と、
カソードに前記信号を入力し、アノードが低電位側電源に接続されたダイオードと、
を具備することを特徴とするＥＭＩフィルタ。
【請求項２】
一端に入力端子から出力される信号を入力し、前記信号がＤＣから所定の周波数までの場合に他端から出力端子に前記信号を出力し、前記信号が前記所定の周波数以上の高周波信号の場合に前記信号を遮断する抵抗と、
前記抵抗の両側に並列配置され、前記抵抗と所定の距離離間形成され、前記信号がＥＳＤパルス信号或いは高周波信号の場合に誘導電流を生成する第１及び第２のリング抵抗と、
カソードが前記入力端子及び前記抵抗の一端に接続され、アノードが低電位側電源に接続された第１のダイオードと、
カソードが前記出力端子及び前記抵抗の他端に接続され、アノードが前記低電位側電源に接続された第２のダイオードと、
を具備することを特徴とするＥＭＩフィルタ。
【請求項３】
一端に入力端子から出力される信号を入力する第１の抵抗と、
前記第１の抵抗の両側に並列配置され、前記第１の抵抗と所定の距離離間形成され、前記信号がＥＳＤパルス信号或いは高周波信号の場合に誘導電流を生成する第１及び第２のリング抵抗と、
カソードが前記入力端子及び前記第１の抵抗の一端に接続され、アノードが低電位側電源に接続された第１のダイオードと、
一端が前記第１の抵抗の他端に接続され、前記信号がＤＣから所定の周波数までの場合に他端から出力端子に前記信号を出力し、前記信号が前記所定の周波数以上の高周波信号の場合に前記信号を遮断する第２の抵抗と、
前記第２の抵抗の両側に並列配置され、前記第２の抵抗と所定の距離離間形成され、前記信号がＥＳＤパルス信号或いは高周波信号の場合に誘導電流を生成する第３及び第４のリング抵抗と、
一端が前記第１の抵抗の他端及び前記第２の抵抗の一端に接続され、他端が前記低電位側電源に接続されたコンデンサと、
カソードが前記出力端子及び前記第２の抵抗の他端に接続され、アノードが前記低電位側電源に接続された第２のダイオードと、
を具備することを特徴とするＥＭＩフィルタ。
【請求項４】
一端に入力端子から出力される信号を入力する第１の抵抗と、
前記第１の抵抗の両側に並列配置され、前記第１の抵抗と所定の距離離間形成され、前記信号がＥＳＤパルス信号或いは高周波信号の場合に誘導電流を生成する第１及び第２のリング抵抗と、
一端が前記第１の抵抗の他端に接続され、前記信号がＤＣから所定の周波数までの場合に他端から出力端子に前記信号を出力し、前記信号が前記所定の周波数以上の高周波信号の場合前記信号を遮断する第２の抵抗と、
前記第２の抵抗の両側に並列配置され、前記第２の抵抗と所定の距離離間形成され、前記信号がＥＳＤパルス信号或いは高周波信号の場合に誘導電流を生成する第３及び第４のリング抵抗と、
カソードが前記第１の抵抗の他端及び前記第２の抵抗の一端に接続され、アノードが低電位側電源に接続された第１のダイオードと、
を具備することを特徴とするＥＭＩフィルタ。
【請求項５】
前記リング抵抗は、矩形ループ形状、円形ループ形状、蚕型ループ形状、或いは卵型ループ形状を有することを特徴とする請求項１乃至４のいずれか１項に記載のＥＭＩフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＭＩ（Electro  Magnetic  Interference）フィルタに係り、特にＥＳＤ（Electro−Static  Discharge）保護ダイオードを有するＥＭＩフィルタに関する。
【背景技術】
【０００２】
半導体集積回路の高集積化、高機能化の進展に伴い、電子機器から発生する輻射ノイズを抑制するＥＭＩフィルタが種々の分野に用いられている。近年、このＥＭＩフィルタにＥＳＤ保護機能を付加させて、輻射ノイズを低減させながら外部高電圧サージから素子破壊を防止するＥＳＤ保護付ＥＭＩフィルタが開発されている。ＥＭＩフィルタには、抵抗及び容量から構成されるＲＣ型、インダクタ及び容量から構成されるＬＣ型、インダクタ型、コンデンサ型などがあり、一般の信号ライン、高速信号ライン、及び電源ライン等に適用される。ＥＳＤ保護用としては、外部高電圧サージに対する保護能力の高いツェナーダイオードなどが用いられている。そして、ＥＳＤ保護ダイオードの容量成分をコンデンサとして用い、ＥＳＤの発生がない通常時には、この容量と抵抗から構成されるフィルタにより輻射ノイズを抑制するＬＰＦ（Low  Pass  Filter）などが開発されている（例えば、非特許文献１参照。）。
【０００３】
ところが、上述したＲＣ型などのＥＭＩフィルタにおいて、挿入損出を低減する目的で低周波帯でのインピーダンスを小さくした抵抗を用いた場合、外部高電圧サージ印加時にＥＳＤ保護ダイオード及び抵抗に大きな電流が流れるので、所定のＥＳＤ耐量を保持できなくなるという問題点がある。一方、低周波帯でのインピーダンスが大きな抵抗を用いた場合、所定のＥＳＤ耐量を保持できるが所定の挿入損出を維持することができなくなるという問題点がある。
【非特許文献１】Vishay社、Datasheet、”GTF701−HS3(2  Line  EMI−Filter  with  ESD−Protection)”
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、挿入損出が小さく、且つＥＳＤ耐量の大きなＥＭＩフィルタを提供する。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の一態様のＥＭＩフィルタは、一端に入力端子側から出力される信号を入力し、前記信号がＤＣから所定の周波数までの場合に他端から出力端子側に前記信号を出力し、前記信号が前記所定の周波数以上の高周波信号の場合に前記信号を遮断する抵抗と、前記抵抗の両側に並列配置され、前記抵抗と所定の距離離間形成され、前記信号がＥＳＤパルス信号或いは高周波信号の場合に誘導電流を生成する第１及び第２のリング抵抗と、カソードに前記信号を入力し、アノードが低電位側電源に接続されたダイオードとを具備することを特徴とする。
【０００６】
更に、上記目的を達成するために、本発明の他態様のＥＭＩフィルタは、一端に入力端子から出力される信号を入力し、前記信号がＤＣから所定の周波数までの場合に他端から出力端子に前記信号を出力し、前記信号が前記所定の周波数以上の高周波信号の場合に前記信号を遮断する抵抗と、前記抵抗の両側に並列配置され、前記抵抗と所定の距離離間形成され、前記信号がＥＳＤパルス信号或いは高周波信号の場合に誘導電流を生成する第１及び第２のリング抵抗と、カソードが前記入力端子及び前記抵抗の一端に接続され、アノードが低電位側電源に接続された第１のダイオードと、カソードが前記出力端子及び前記抵抗の他端に接続され、アノードが前記低電位側電源に接続された第２のダイオードとを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、挿入損出が小さく、且つＥＳＤ耐量の大きなＥＭＩフィルタを提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係るＥＳＤ保護ダイオード付ＥＭＩフィルタについて、図面を参照して説明する。図１はＥＭＩフィルタを示す回路図、図２はＥＭＩフィルタを示す上面図、図３は図２のＡ−Ａ線に沿う拡大断面図、図４は図２のＢ−Ｂ線に沿う拡大断面図である。本実施例では、ＥＳＤ保護ダイオードにツェナーダイオードを用いている。
【００１０】
図１に示すように、ＥＭＩフィルタ２０には、ダイオードＤ１、ダイオードＤ２、及び抵抗Ｒ１が設けられている。ＥＭＩフィルタ２０は、通常時、入力端子ＶＩＮから入力される信号が所定の通過帯域（所定の周波数以下）であれば通過させて出力端子ＶＯＵＴからその信号を出力し、所定の遮断帯域（所定の周波数以上）であればその信号をカットするＲＣ型ＬＰＦ（Low  Pass  Filter）である。そして、ＥＭＩフィルタ２０は、ＥＳＤ発生時、入力端子ＶＩＮから入力されるＥＳＤパルス信号である外部高電圧サージをダイオードＤ１及びＤ２により、大幅に降圧して出力端子ＶＯＵＴ側に設けられている記述しない素子や集積回路の静電破壊或いは静電劣化を防止する。なお、ＲＣ型ＬＰＦは、コイル等のインダクタと抵抗から構成されるＬＣ型ＬＰＦと比較して半導体集積回路として一体化しやすく、フィルタの占有面積を小さくできる。
【００１１】
ダイオードＤ１は、カソードが入力端子ＶＩＮ側に接続され、アノードが接地としての低電位側電源Ｖｓｓに接続されたツェナーダイオードで、通常動作時ダイオード容量がコンデンサとして作用する。
【００１２】
抵抗Ｒ１は、一端が入力端子ＶＩＮ及びダイオードＤ１のカソードに接続され、他端が出力端子ＶＯＵＴ及びダイオードＤ１のカソードに接続されている。入力端子ＶＩＮに高周波信号が入力された場合、抵抗Ｒ１は信号を伝送する伝送線路とみなすことができ、回路モデルとして抵抗（Ｒ）、インダクタ（Ｌ）、及びコンデンサ（Ｃ）から構成されると表すことができる。なお、抵抗Ｒ１の詳細な構成及び構造については後に詳述する。
【００１３】
ダイオードＤ２は、カソードが出力端子ＶＯＵＴ側に接続され、アノードが接地としての低電位側電源Ｖｓｓに接続されたツェナーダイオードで、通常動作時ダイオード容量がコンデンサとして作用する。
【００１４】
図２に示すように、ＥＭＩフィルタ２０は、ダイオードＤ１、ダイオードＤ２、ポリシリコン抵抗Ｒｐｏｌｙ、リング抵抗Ｒｒｉｎｇ１、及びリング抵抗Ｒｒｉｎｇ２から構成されている。ここで、ポリシリコン抵抗Ｒｐｏｌｙ、リング抵抗Ｒｒｉｎｇ１、及びリング抵抗Ｒｒｉｎｇ２は抵抗Ｒ１を構成している。
【００１５】
ダイオードＤ１及びダイオードＤ２は、円形状のコンタクト開口部７及び円形状のカソード電極８を有している。コンタクト開口部７はカソード電極８の内部に設けられている。
【００１６】
ポリシリコン抵抗Ｒｐｏｌｙは、ストライプ形状を有し、一端がダイオードＤ１のカソード電極８に接続され、他端がダイオードＤ２のカソード電極８に接続され、入力端子ＶＩＮから入力される信号を出力端子ＶＯＵＴに伝える抵抗として機能する。
【００１７】
リング抵抗Ｒｒｉｎｇ１及びリング抵抗Ｒｒｉｎｇ２は、矩形ループ形状を有し、ポリシリコン抵抗Ｒｐｏｌｙの両側に並列して所定の距離離間し、それぞれ設けられている。
【００１８】
ここで、入力端子ＶＩＮに信号が入力されるとポリシリコン抵抗Ｒｐｏｌｙに出力端子ＶＯＵＴ方向に電流が流れる。この信号が高周波信号の場合、ポリシリコン抵抗Ｒｐｏｌｙ周辺に磁界が発生しリング抵抗Ｒｒｉｎｇ１及びリング抵抗Ｒｒｉｎｇ２に誘導電流が生成される。なお、磁界についての説明は後述する。
【００１９】
この誘導電流は、リング抵抗Ｒｒｉｎｇ１とポリシリコン抵抗Ｒｐｏｌｙ、及びリング抵抗Ｒｒｉｎｇ２とポリシリコン抵抗Ｒｐｏｌｙの間隔が狭いほど大きな値となる。また、ポリシリコン抵抗Ｒｐｏｌｙと相対抗する部分のリング抵抗Ｒｒｉｎｇ及びリング抵抗Ｒｒｉｎｇ２の長さが長いほど、ポリシリコン抵抗Ｒｐｏｌｙに流れる電流に影響を与え、例えば、長いほどポリシリコン抵抗に流れる電流を抑制する。一方、この信号がＤＣから低周波帯域の場合、リング抵抗Ｒｒｉｎｇ１及びリング抵抗Ｒｒｉｎｇ２に誘導電流が生成されない。
【００２０】
このため、ポリシリコン抵抗Ｒｐｏｌｙに流れる電流は、高周波帯域の場合ではＤＣから低周波帯域の場合と比べ減少する。つまり、ポリシリコン抵抗Ｒｐｏｌｙのインピーダンスは、高周波帯域の場合、低周波帯域の場合と比べ大きくなる。
【００２１】
図３に示すように、ＥＭＩフィルタ２０では、Ｐ型半導体基板１の表面（第一主面）にはＮ＋アノード層２及びＰ＋反転防止層３が選択的に形成されている。Ｎ＋アノード層２とＰ＋反転防止層３は、所定の距離離間形成されている。Ｐ＋反転防止層３は、ダイオードＤ１、ダイオードＤ２に逆方向電圧が印加された時に、Ｐ型半導体基板１の表面がＮ型反転するのを防止する。
【００２２】
このＮ＋アノード層２及びＰ＋反転防止層３を覆う絶縁膜４に、開口部５がＮ＋アノード層２の一部を露出するように設けられている。この露出したＮ＋アノード層２、その周辺の絶縁膜４上、及びダイオードＤ１のＮ＋アノード層２とダイオードＤ２のＮ＋アノード層２の間の絶縁膜４上にはポリシリコン抵抗ＲｐｏｌｙとしてのＮ＋ポリシリコン膜６が形成されている。
【００２３】
ここで、Ｎ＋アノード層２は、Ｎ＋ポリシリコン膜６からの高温熱拡散で形成しているがイオン注入プロセス及び高温熱処理プロセスを用いて形成してもよい。この場合、Ｎ＋アノード層２の表面濃度をＮ＋ポリシリコン膜６のＮ型不純物濃度とは別に設定することができる。
【００２４】
このＮ＋ポリシリコン膜６を覆う絶縁膜４に、コンタクト開口部７がＮ＋ポリシリコン膜６の一部を露出するように設けられている。この露出したＮ＋ポリシリコン膜６上にはダイオードＤ１のカソード電極８及びダイオードＤ２のカソード電極８が形成されている。
【００２５】
また、Ｐ型シリコン基板１の裏面（第２主面）には、アノード電極９が形成されている。ここで、アノード電極９とＰ型シリコン基板が直接接しているが、この間にＰ＋層を設けてもよい。
【００２６】
図４に示すように、ＥＭＩフィルタ２０では、Ｐ＋反転防止層３の表面（第一主面）に選択的にＮ＋層１０ａ乃至１０ｄが設けられている。Ｎ＋層１０ａ及びＮ＋層１０ｂはリング抵抗Ｒｒｉｎｇ１を構成し、Ｎ＋層１０ｃ及びＮ＋層１０ｄはリング抵抗Ｒｒｉｎｇ２を構成している。そして、入力端子ＶＩＮに高周波信号が入力されると、出力端子ＶＯＵＴ方向に向かってポリシリコン抵抗Ｒｐｏｌｙ中に電流が生成され、ポリシリコン抵抗Ｒｐｏｌｙ周辺に磁界が発生する。
【００２７】
次に、ＥＳＤ保護ダイオード付ＥＭＩフィルタの特性について、図５を参照して説明する。図５はＥＭＩフィルタの振幅と周波数の関係を示す特性図で、図中の実線（ａ）は本実施例の特性を示し、破線（ｂ）は従来の特性を示す。ここで、従来のＥＭＩフィルタでは、抵抗の両側にリング抵抗が設けられていない。
【００２８】
図５に示すように、従来では、ＲＣ型ＬＰＦを構成する抵抗の値を小さく設定している。このため、通過帯域（低周波側）での挿入損出を小さくできるが、遮断帯域（高周波側）での遮断能力としての振幅を負側に大きくできない。つまり、信号遮断能力が低い。また、抵抗の値が小さいので外部高電圧サージが端子に印加されるとダイオード及び抵抗に比較的大きな電流が流れるので、ＥＳＤ耐量を保持できない。
【００２９】
一方、本実施例では、ＲＣ型ＬＰＦを構成するポリシリコン抵抗Ｒｐｏｌｙの値を従来と同様に小さく設定している。このため、通過帯域（低周波側）での挿入損出を従来と同様に小さくできる。そして、ＲＣ型ＬＰＦを構成するポリシリコン抵抗Ｒｐｏｌｙの両側にリング抵抗Ｒｒｉｎｇ１及びリング抵抗Ｒｒｉｎｇ２を設けているので、入力端子ＶＩＮにＥＳＤパルス信号である外部高電圧サージ或いは高周波信号が入力されると、出力端子ＶＯＵＴ方向に向かってポリシリコン抵抗Ｒｐｏｌｙ中に電流が生成され、並行して設けられたリング抵抗Ｒｒｉｎｇ１及びリング抵抗Ｒｒｉｎｇ２に誘導電流が発生する。このため、高周波領域でのポリシリコン抵抗Ｒｐｏｌｙのインピーダンスの値を大きくすることができ、遮断帯域（高周波側）での遮断能力としての振幅を負側に大きくできる。つまり、従来よりも信号遮断能力を向上できる。また、外部高電圧サージが端子に印加された場合、抵抗Ｒ１の高周波領域のインピーダンスの値が大きいのでダイオードＤ１、ダイオードＤ２、及び抵抗Ｒ１に比較的小さな電流がしか流れないので、ＥＳＤ耐量を保持できる。
【００３０】
なお、ＥＭＩフィルタ２０のＥＳＤ耐量を向上させ、遮断帯域での遮断能力を向上させるために、抵抗Ｒ１の抵抗値を大きくした場合、通過帯域での挿入損出が劣化し所定の規格を満足できないという問題が発生する。
【００３１】
上述したように、本実施例のＥＭＩフィルタでは、ポリシリコン抵抗Ｒｐｏｌｙ、リング抵抗Ｒｒｉｎｇ１、リング抵抗Ｒｒｉｎｇ２から構成される抵抗Ｒ１と、ＥＳＤ発生時に保護ダイオードとして機能し、通常使用時にＥＭＩフィルタのコンデンサとして機能するダイオードＤ１及びダイオードＤ２が設けられている。ポリシリコン抵抗Ｒｐｏｌｙは、一端がダイオードＤ１のカソード電極８に接続され、他端がダイオードＤ２のカソード電極８に接続されたＥＭＩフィルタの抵抗として機能する。リング抵抗Ｒｒｉｎｇ１及びリング抵抗Ｒｒｉｎｇ２は、ポリシリコン抵抗Ｒｐｏｌｙの両側に並列して所定の距離離間し、それぞれ設けられている。入力端子ＶＩＮにＥＳＤパルス信号である外部高電圧サージや高周波信号が入力されると、ポリシリコン抵抗Ｒｐｏｌｙ周辺に磁界が発生しリング抵抗Ｒｒｉｎｇ１及びリング抵抗Ｒｒｉｎｇ２に誘導電流が生成される。
【００３２】
このため、入力端子ＶＩＮに低周波信号が入力された場合、ポリシリコン抵抗Ｒｐｏｌｙのインピーダンスを小さくでき、入力端子ＶＩＮにＥＳＤパルス信号である外部高電圧サージや高周波信号が入力された場合、ポリシリコン抵抗Ｒｐｏｌｙのインピーダンスを大きくすることができる。
【００３３】
したがって、通常使用時、入力端子ＶＩＮにＤＣから所定の周波数までの信号（通過帯域信号）が入力された場合に挿入損失を小さくでき、入力端子ＶＩＮに所定の周波数以上の高周波信号（遮断帯域信号）が入力された場合に振幅を負側に大きくできこの信号を従来よりも遮断することができる。そして、ＥＳＤ発生時、ポリシリコン抵抗Ｒｐｏｌｙに流れる電流を抑制することができるのでＥＳＤ耐量を保持することができる。
【００３４】
なお、本実施例では、リング抵抗Ｒｒｉｎｇ１及びＲｒｉｎｇ２を矩形ループ形状にしているが、円形ループ形状、蚕型ループ形状、或いは卵型ループ形状などにしてもよい。また、Ｎ＋ポリシリコン膜６を抵抗として用いているが、ポリシリコン抵抗Ｒｐｏｌｙ以外のポリサイド抵抗、サーメット抵抗、或いは金属薄膜抵抗などを用いてもよい。
【実施例２】
【００３５】
次に、本発明の実施例２に係るＥＳＤ保護ダイオード付ＥＭＩフィルタについて、図面を参照して説明する。図６はＥＭＩフィルタを示す断面図である。本実施例では、リング抵抗をフィールド上に形成している。
【００３６】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３７】
図６に示すように、ＥＭＩフィルタ２０ａでは、Ｐ＋層３上に絶縁膜４を介してＮ＋ポリシリコン膜６ａ乃至６ｄ、及びポリシリコン抵抗Ｒｐｏｌｙが選択的に、それぞれ形成されている。抵抗Ｒ１ａは、ポリシリコン抵抗Ｒｐｏｌｙ、リング抵抗Ｒｒｉｎｇ１ａ、及びリング抵抗Ｒｒｉｎｇ２ａから構成されている。Ｎ＋ポリシリコン膜６ａ及びＮ＋ポリシリコン膜６ｂはリング抵抗Ｒｒｉｎｇ１ａを構成し、Ｎ＋ポリシリコン膜６ｃ及びＮ＋ポリシリコン膜６ｄはリング抵抗Ｒｒｉｎｇ２ａを構成している。リング抵抗Ｒｒｉｎｇ１ａ及びリング抵抗Ｒｒｉｎｇ２ａは、実施例１と同様に矩形ループ形状を有し、ポリシリコン抵抗Ｒｐｏｌｙと相対抗して並列に設けられている。なお、ＥＭＩフィルタ２０ａは抵抗Ｒ１ａ、ダイオードＤ１、及びダイオードＤ２から構成されているが、ダイオードＤ１及びダイオードＤ２についての説明は省略する。
【００３８】
上述したように、本実施例のＥＭＩフィルタでは、ポリシリコン抵抗Ｒｐｏｌｙ、フィールド上のＮ＋ポリシリコン膜から構成されるリング抵抗Ｒｒｉｎｇ１ａ及びリング抵抗Ｒｒｉｎｇ２ａから構成される抵抗Ｒ１ａと、ＥＳＤ発生時に保護ダイオードとして機能し、通常使用時にＥＭＩフィルタのコンデンサとして機能するダイオードＤ１及びダイオードＤ２が設けられている。ポリシリコン抵抗Ｒｐｏｌｙは、一端がダイオードＤ１のカソード電極８に接続され、他端がダイオードＤ２のカソード電極８に接続されたＥＭＩフィルタの抵抗として機能する。リング抵抗Ｒｒｉｎｇ１ａ及びリング抵抗Ｒｒｉｎｇ２ａは、ポリシリコン抵抗Ｒｐｏｌｙの両側に並列して所定の距離離間し、それぞれ設けられている。入力端子ＶＩＮにＥＳＤパルス信号である外部高電圧サージや高周波信号が入力されると、ポリシリコン抵抗Ｒｐｏｌｙ周辺に磁界が発生しリング抵抗Ｒｒｉｎｇ１ａ及びリング抵抗Ｒｒｉｎｇ２ａに誘導電流が生成される。
【００３９】
このため、入力端子ＶＩＮに低周波信号が入力された場合、ポリシリコン抵抗Ｒｐｏｌｙのインピーダンスを小さくでき、入力端子ＶＩＮにＥＳＤパルス信号である外部高電圧サージや高周波信号が入力された場合、ポリシリコン抵抗Ｒｐｏｌｙのインピーダンスを大きくすることができる。
【００４０】
したがって、通常使用時、入力端子ＶＩＮにＤＣから所定の周波数までの信号（通過帯域信号）が入力された場合に挿入損失を小さくでき、入力端子ＶＩＮに所定の周波数以上の高周波信号（遮断帯域信号）が入力された場合に振幅を負側に大きくできこの信号を従来よりも遮断することができる。そして、ＥＳＤ発生時、ポリシリコン抵抗Ｒｐｏｌｙに流れる電流を抑制することができるのでＥＳＤ耐量を保持することができる。更に、リング抵抗Ｒｒｉｎｇ１ａ及びリング抵抗Ｒｒｉｎｇ２ａはフィールド上のＮ＋ポリシリコン膜から構成されているので、拡散抵抗を用いた実施例１よりも高抵抗化が容易であり、パターン幅を微細にでき、実施例１よりも占有面積を小さくできる。
【００４１】
なお、本実施例では、リング抵抗Ｒｒｉｎｇ１ａ及びリング抵抗Ｒｒｉｎｇ２ａにＮ＋ポリシリコン膜６を用いているが、ポリサイド抵抗、サーメット抵抗、或いは金属薄膜抵抗などを用いてもよい。
【実施例３】
【００４２】
次に、本発明の実施例３に係るＥＳＤ保護ダイオード付ＥＭＩフィルタについて、図面を参照して説明する。図７はＥＭＩフィルタを示す上面図である。本実施例では、リング抵抗の数を変更している。
【００４３】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４４】
図７に示すように、ＥＭＩフィルタ２０ｂには、ダイオードＤ１、ダイオードＤ２、ポリシリコン抵抗Ｒｐｏｌｙ、リング抵抗Ｒｒｉｎｇ１１乃至１３、及びリング抵抗Ｒｒｉｎｇ２１乃至２３から構成されている。ここで、ポリシリコン抵抗Ｒｐｏｌｙ、リング抵抗Ｒｒｉｎｇ１１乃至１３、及びリング抵抗Ｒｒｉｎｇ２１乃至２３は抵抗Ｒ１ｂを構成している。
【００４５】
リング抵抗Ｒｒｉｎｇ１１乃至１３は、円形ループ形状を有し、ポリシリコン抵抗Ｒｐｏｌｙの一方側に並列して所定の距離離間し、それぞれ設けられている。一方、リング抵抗Ｒｒｉｎｇ２１乃至２３は、円形ループ形状を有し、ポリシリコン抵抗Ｒｐｏｌｙの他方側に並列して所定の距離離間し、それぞれ設けられている。ここで、リング抵抗間隔は一定にするのが好ましく、リング抵抗Ｒｒｉｎｇ１１乃至１３とポリシリコン抵抗Ｒｐｏｌｙの間隔をリング抵抗Ｒｒｉｎｇ２１乃至２３とポリシリコン抵抗Ｒｐｏｌｙの間隔を同一にするのが好ましい。
【００４６】
上述したように、本実施例のＥＭＩフィルタでは、ポリシリコン抵抗Ｒｐｏｌｙ、リング抵抗Ｒｒｉｎｇ１１乃至１３、リング抵抗Ｒｒｉｎｇ２１乃至２３から構成される抵抗Ｒ１ｂと、ＥＳＤ発生時に保護ダイオードとして機能し、通常使用時にＥＭＩフィルタのコンデンサとして機能するダイオードＤ１及びダイオードＤ２が設けられている。ポリシリコン抵抗Ｒｐｏｌｙは、一端がダイオードＤ１のカソード電極８に接続され、他端がダイオードＤ２のカソード電極８に接続されたＥＭＩフィルタの抵抗として機能する。リング抵抗Ｒｒｉｎｇ１１乃至１３、及びリング抵抗Ｒｒｉｎｇ２１乃至２３は、ポリシリコン抵抗Ｒｐｏｌｙの両側に並列して所定の距離離間し、それぞれ設けられている。入力端子ＶＩＮにＥＳＤパルス信号である外部高電圧サージや高周波信号が入力されると、ポリシリコン抵抗Ｒｐｏｌｙ周辺に磁界が発生しリング抵抗Ｒｒｉｎｇ１１乃至１３、及びリング抵抗Ｒｒｉｎｇ２１乃至２３に誘導電流が生成される。
【００４７】
このため、入力端子ＶＩＮに低周波信号が入力された場合、ポリシリコン抵抗Ｒｐｏｌｙのインピーダンスを小さくでき、入力端子ＶＩＮにＥＳＤパルス信号である外部高電圧サージや高周波信号が入力された場合、ポリシリコン抵抗Ｒｐｏｌｙのインピーダンスを大きくすることができる。
【００４８】
したがって、通常使用時、入力端子ＶＩＮにＤＣから所定の周波数までの信号（通過帯域信号）が入力された場合に挿入損失を小さくでき、入力端子ＶＩＮに所定の周波数以上の高周波信号（遮断帯域信号）が入力された場合に振幅を負側に大きくできこの信号を従来よりも遮断することができる。そして、ＥＳＤ発生時、ポリシリコン抵抗Ｒｐｏｌｙに流れる電流を抑制することができるのでＥＳＤ耐量を保持することができる。
【００４９】
なお、本実施例では、リング抵抗をポリシリコン抵抗Ｒｐｏｌｙの両側にそれぞれ３個設けているが、それぞれ２個、或いは４個以上設けてもよい。
【実施例４】
【００５０】
次に、本発明の実施例４に係るＥＳＤ保護ダイオード付ＥＭＩフィルタについて、図面を参照して説明する。図８はＥＭＩフィルタを示す回路図である。本実施例では、抵抗の数を変更し、コンデンサを追加している。
【００５１】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００５２】
図８に示すように、ＥＭＩフィルタ２０ｃには、ダイオードＤ１、ダイオードＤ２、抵抗Ｒ２、抵抗Ｒ３、及びコンデンサＣ１が設けられている。
【００５３】
抵抗Ｒ２は、一端がダイオードＤ１のカソードに接続され、他端がコンデンサＣ１の一端及び抵抗Ｒ２の一端に接続されている。そして、抵抗２は実施例１と同様にポリシリコン抵抗とその両側に並列配置されたリング抵抗からなる。コンデンサＣ１は他端が接地としての低電位側電源Ｖｓｓに接続されている。抵抗Ｒ３は、他端がダイオードＤ２のカソードに接続されている。そして、抵抗３は実施例１と同様にポリシリコン抵抗とその両側に並列配置されたリング抵抗からなる。ここで、ＥＭＩフィルタ２０ｃは、通常動作時、ダイオードＤ１の容量、ダイオードＤ２の容量、コンデンサＣ１の容量、抵抗Ｒ２、及び抵抗Ｒ３から構成されるＲＣ型ＬＰＦ（Low  Pass  Filter）として機能する。一方、ＥＳＤ発生時、外部高電圧サージをダイオードＤ１及びＤ２が大幅に降圧して出力端子ＶＯＵＴ側に出力する。
【００５４】
上述したように、本実施例のＥＭＩフィルタでは、ポリシリコン抵抗とその両側に並列配置されたリング抵抗から構成される抵抗Ｒ２と、ポリシリコン抵抗とその両側に並列配置されたリング抵抗から構成される抵抗Ｒ３と、ＥＳＤ発生時に保護ダイオードとして機能するダイオードＤ１及びダイオードＤ２と、コンデンサＣ１が設けられている。入力端子ＶＩＮにＥＳＤパルス信号である外部高電圧サージや高周波信号が入力されると、抵抗Ｒ２及び抵抗Ｒ３内部に設けられたポリシリコン抵抗周辺に磁界が発生し、抵抗Ｒ２及び抵抗Ｒ３内部に設けられたリング抵抗Ｒｒｉｎｇに誘導電流が生成される。
【００５５】
このため、入力端子ＶＩＮに低周波信号が入力された場合、ポリシリコン抵抗のインピーダンスを小さくでき、入力端子ＶＩＮにＥＳＤパルス信号である外部高電圧サージや高周波信号が入力された場合、ポリシリコン抵抗のインピーダンスを大きくすることができる。
【００５６】
したがって、ＥＳＤ発生時、ポリシリコン抵抗に流れる電流を抑制することができるのでＥＳＤ耐量を保持することができる。そして、通常使用時、コンデンサＣ１、抵抗Ｒ２、及び抵抗Ｒ３から構成されるフィルタとして、入力端子ＶＩＮにＤＣから所定の周波数までの信号（通過帯域信号）が入力された場合に挿入損失を小さくし、入力端子ＶＩＮに所定の周波数以上の高周波信号（遮断帯域信号）が入力された場合に振幅を負側に大きし、この信号を従来よりも遮断することができる。
【００５７】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００５８】
例えば、ＥＭＩフィルタを両側にリング抵抗が配置された抵抗を２つ設け、この抵抗の間にＥＳＤ保護ダイオードを設けた構成にしてもよい。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施例１に係るＥＭＩフィルタを示す回路図。
【図２】本発明の実施例１に係るＥＭＩフィルタを示す上面図。
【図３】本発明の実施例１に係る図２のＡ−Ａ線に沿う拡大断面図。
【図４】本発明の実施例１に係る図２のＢ−Ｂ線に沿う拡大断面図。
【図５】本発明の実施例１に係るＥＭＩフィルタの振幅と周波数の関係を示す特性図。
【図６】本発明の実施例２に係るＥＭＩフィルタを示す断面図。
【図７】本発明の実施例３に係るＥＭＩフィルタを示す上面図。
【図８】本発明の実施例４に係るＥＭＩフィルタを示す回路図。
【符号の説明】
【００６０】
１  Ｐ型半導体基板
２  Ｎ＋アノード層
３  Ｐ＋反転防止層
４  絶縁膜
５  開口部
６、６ａ〜６ｄ  Ｎ＋ポリシリコン膜
７  コンタクト開口部
８  カソード電極
９  アノード電極
１０ａ〜１０ｄ  Ｎ＋層
１１  磁界
２０、２０ａ、２０ｂ、２０ｃ  ＥＭＩフィルタ
Ｃ１  コンデンサ
Ｄ１、Ｄ２  ダイオード
Ｒ１、Ｒ１ａ、Ｒ１ｂ、Ｒ２、Ｒ３  抵抗
Ｒｐｏｌｙ  ポリシリコン抵抗
Ｒｒｉｎｇ１、Ｒｒｉｎｇ１ａ、Ｒｒｉｎｇ２、Ｒｒｉｎｇ２ａ、Ｒｒｉｎｇ１１〜１３、Ｒｒｉｎｇ２１〜２３  リング抵抗
ＶＩＮ  入力端子
ＶＯＵＴ  出力端子
Ｖｓｓ  低電位側電源（接地）
【図１】
2007103724.tif 000003
【図２】
2007103724.tif 000004
【図３】
2007103724.tif 000005
【図４】
2007103724.tif 000006
【図５】
2007103724.tif 000007
【図６】
2007103724.tif 000008
【図７】
2007103724.tif 000009
【図８】
2007103724.tif 000010