(57)【要約】【課題】電荷再配分により諧調表示データに応じた諧調表示用電圧を出力する半導体装置の所望の検査を安価で電圧測定精度が低いコンパレータを使用して行うことが可能な、電荷再配分により諧調表示データに応じた諧調表示用電圧を出力する半導体装置の検査方法を実現する。【解決手段】本発明の液晶表示装置駆動回路２０は、電圧変更回路８を備えていることにより、液晶表示装置駆動回路２０から出力される諧調表示用電圧Ｖの電圧値を任意の単一電圧値とする。また、本発明の液晶表示装置駆動回路２０の検査装置５０は、Ｍ倍アンプ６０および加算器７０を備え、液晶表示装置駆動回路２０から出力される上記任意の単一電圧値の諧調表示用電圧Ｖを増幅してその誤差を顕著とし、次いで、オフセットを与え、備えるダブルコンパレータ４４の判定電圧ＪＶ１、ＪＶ２のレベルに移動させる。【選択図】図１
2007192754.tif 000002
【特許請求の範囲】
【請求項１】
電荷再配分により諧調表示データをデジタル・アナログ変換して、諧調表示用電圧として出力する半導体装置において、
上記諧調表示用電圧の電圧値を、予め設定した単一電圧値に変更する電圧変更手段を備え、
上記電圧変更手段により変更された単一電圧値の電圧を、上記諧調表示データに応じた諧調表示用電圧として出力することを特徴とする半導体装置。
【請求項２】
上記電圧変更手段は、
上記諧調表示データから電荷再配分により得られる諧調表示用電圧の電圧値を予測し、予測した電圧値と上記単一電圧値との差分を求める演算手段と、
上記演算手段により求められた差分の電圧値に応じた電圧を発生する単一電圧発生手段とを備えたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
諧調表示データに応じて液晶表示用電圧を生成する半導体装置からなり、該液晶表示用電圧を液晶表示パネルに印加する液晶駆動回路において、
上記半導体装置に、請求項１または２に記載の半導体装置が用いられていることを特徴とする液晶表示装置。
【請求項４】
請求項１または２記載の半導体装置を検査する検査装置であって、
上記半導体装置から出力される上記単一電圧値の電圧を増幅する増幅手段と、
上記増幅手段にて増幅された上記電圧にオフセットを与えるオフセット手段と、
上記オフセット手段にてオフセットされた上記電圧と、検査用の判定電圧とを比較判定する判定手段とを備えていることを特徴とする半導体装置の検査装置。
【請求項５】
請求項１または２記載の半導体装置を検査する検査方法であって、
上記半導体装置から出力される上記単一電圧値の電圧を増幅し、
上記増幅された上記電圧をオフセットし、
上記オフセットした上記電圧と、検査用の判定電圧とを比較判定することを特徴とする半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電荷再配分により諧調表示データに応じた諧調表示用電圧を出力する半導体装置に関するものであり、特に、該半導体装置の検査手法に関するものである。
【背景技術】
【０００２】
従来、液晶表示装置に与えられ所望の表示を行う、諧調表示データをアナログ信号に変換した諧調表示用電圧は、特許文献１および２に開示されているような、電荷再配分を行うＤＡ変換器によって生成されていた。以下、上記電荷再配分を行うＤＡ変換器をＣＤＡＣとする。
【０００３】
図８は、従来のＣＤＡＣ２０３を備えた液晶表示装置駆動回路２１０の構成を示している。なお、図中では、簡略化のために、ＣＤＡＣ２０３およびアナログ出力端子２０５を一つのみ示している。また、液晶表示装置駆動回路に一般的に備えられている、下記構成以外の回路については、その記載および図示を省略している。
【０００４】
液晶表示装置駆動回路２１０は、基準電圧入力端子２０１、デジタル入力端子２０２、ＣＤＡＣ２０３、ＣＤＡＣ制御部２０４、およびアナログ出力端子２０５を備えている。基準電圧入力端子２０１は、基準電源２３０から基準電圧Ｖｒｅｆが入力される端子であり、デジタル入力端子２０２は、諧調表示データＤが入力される端子である。また、各アナログ出力端子２０５からは、各ＣＤＡＣ２０３の各諧調表示用電圧Ｖが出力される。
【０００５】
ＣＤＡＣ制御部２０４は、デジタル入力端子２０２から入力される諧調表示データＤに基づく動作信号ｄ０またはｄ１とともにリセット信号Ｒおよび再配分信号Ｓ（以下で詳述）を各ＣＤＡＣ２０３に与えて、各ＣＤＡＣ２０３を制御する。
【０００６】
なお、動作信号ｄ１は、諧調表示データＤの「１」に対応して生成され、動作信号ｄ０は、諧調表示データＤの「０」に対応して生成される。また、上記各種信号は、リセット信号Ｒ、動作信号ｄ０またはｄ１（該動作信号ｄ０またはｄ１は、諧調表示データＤのＬＳＢに対応して生成されたものである）、再配分信号Ｓ、動作信号ｄ０またはｄ１（該動作信号ｄ０またはｄ１は、諧調表示データＤの中間ビットに対応して生成されたものである）、再配分信号Ｓ、動作信号０または１（該動作信号ｄ０またはｄ１は、諧調表示データＤのＭＳＢに対応して生成されたものである）、再配分信号Ｓの順で、各ＣＤＡＣ２０３にシリアル入力する。
【０００７】
図９は、ＣＤＡＣ２０３の構成を示す回路図である。ＣＤＡＣ２０３は、切替器ＳＷ１、開閉器ＳＷ２、キャパシタＣ１、Ｃ２、アンプＡｍｐ、および出力端子Ｏｕｔを備えている。なお、ここでは、キャパシタＣ１およびＣ２のそれぞれの容量値は互いに等しいものとする。
【０００８】
切替器ＳＷ１の端子１００には、図８に示す基準電源２３０から基準電圧入力端子２０１を介して基準電圧Ｖｒｅｆが与えられ（図中では、基準電圧入力端子２０１を省略している。以下に示す図においても同様）、切替器ＳＷ１の端子１０１は、ＧＮＤに接続され、さらに、切替器ＳＷ１の端子１０２は、開閉器ＳＷ２およびアンプＡｍｐを介して出力端子Ｏｕｔに接続されている。
【０００９】
また、切替器ＳＷ１の端子１０２と開閉器ＳＷ２の端子１０３との接続点には、キャパシタＣ１の一端が接続され、開閉器ＳＷ２の端子１０４とアンプＡｍｐの入力端子との接続点には、キャパシタＣ２の一端が接続されている。キャパシタＣ１およびＣ２のそれぞれの他端はＧＮＤに接続されている。アンプＡｍｐは、キャパシタＣ１およびＣ２の電位を増幅する。出力端子Ｏｕｔは、アンプＡｍｐの出力電圧をアナログ出力端子２０５に出力する。
【００１０】
次に、ＣＤＡＣ２０３の動作について図１０（ａ）〜図１０（ｄ）を用いて説明する。図１０（ａ）および図１０（ｂ）は、ＣＤＡＣ制御部２０４から与えられる動作信号ｄ０またはｄ１に基づくＣＤＡＣ２０３の動作を示している。また、図１０（ｃ）は、ＣＤＡＣ制御部２０４から与えられる再配分信号Ｓに基づくＣＤＡＣ２０３の動作を示し、図１０（ｄ）は、ＣＤＡＣ制御部２０４から与えられるリセット信号Ｒに基づくＣＤＡＣ２０３の動作を示している。
【００１１】
なお、再配分信号Ｓとは、ＣＤＡＣ２０３に「電荷再配分動作」を行わせるための信号であり、さらに、リセット信号Ｒとは、ＣＤＡＣ２０３に「リセット動作」を行わせるための信号である。「電荷再配分動作」、および「リセット動作」は以下に詳述する。
【００１２】
まず、動作信号ｄ０またはｄ１が入力された場合は、以下の動作を行う。まず、動作信号ｄ１が与えられた場合、図１０（ａ）に示すように、切替器ＳＷ１が端子１００に接続され、かつ、開閉器ＳＷ２がオープンする。この動作により、キャパシタＣ１に基準電圧Ｖｒｅｆの電荷が充電される。
【００１３】
一方、動作信号ｄ０が入力された場合、図１０（ｂ）に示すように、切替器ＳＷ１が端子１０１に接続され（すなわち、ＧＮＤに接続される）、かつ、開閉器ＳＷ２がオープンとなる。この動作により、キャパシタＣ１の電荷が放電され、キャパシタＣ１の電位が０となる。
【００１４】
次に、再配分信号Ｓが入力された場合、図１０（ｃ）に示すように、切替器ＳＷ１が中立状態となり、かつ、開閉器ＳＷ２が閉じられる。この動作により、キャパシタＣ１の電位とキャパシタＣ２の電位とが均一化される。この動作が上記「電荷再配分動作」であり、以下、電荷再配分と記載する。
【００１５】
最後に、リセット信号Ｒが入力された場合、図１０（ｄ）に示すように、切替器ＳＷ１が端子１０１に接続され、かつ、開閉器ＳＷ２が閉じられる。この動作により、キャパシタＣ１の電荷およびキャパシタＣ２の電荷が放電され、キャパシタＣ１の電位およびキャパシタＣ２の電位が共に０となる。この動作が上記「リセット動作」であり、以下、リセットと記載する。
【００１６】
以上のように、ＣＤＡＣ２０３は、ＣＤＡＣ制御部２０４から与えられる動作信号ｄ０またはｄ１および再配分信号Ｓに基づいて動作する切替器ＳＷ１および開閉器ＳＷ２を用いて、キャパシタＣ１、Ｃ２の電荷の充電、放電、および電荷再配分を行う。これにより、諧調表示データＤに基づいた諧調表示用電圧Ｖを生成（ＤＡ変換）している。
【００１７】
次に、ＣＤＡＣ２０３の動作の具体例として、諧調表示データＤとして「００１」が入力されるＣＤＡＣ２０３の動作を例として図１１および図１２を用いて説明する。この場合、該ＣＤＡＣ２０３は、諧調表示用電圧Ｖとして基準電圧Ｖｒｅｆの１２．５％の電圧を生成する。
【００１８】
図１１は、各諧調表示データＤに基づいて生成される諧調表示用電圧Ｖを示している。点線は、キャパシタＣ１の電位（以下、ＣＶ１とする）を、実線は、キャパシタＣ２の電位（以下、ＣＶ２とする）を示している。また、図１２は、ＣＤＡＣ２０３の動作を示すフローチャートである。
【００１９】
ＣＤＡＣ制御部２０４に諧調表示データＤが入力されると（Ｓ１１）、ＣＤＡＣ制御部２０４は、まず、リセット信号ＲをＣＤＡＣ２０３に入力する。ＣＤＡＣ２０３は、リセットを行う。（ＣＶ１＝０、ＣＶ２＝０）。次に、動作信号ｄ１（諧調表示データＤのＬＳＢ、すなわち「１」に対応して生成された）が入力され、ＣＤＡＣ２０３は、上述の所定の動作を行い、キャパシタＣ１に基準電圧Ｖｒｅｆの電荷を充電する（ＣＶ１＝Ｖｒｅｆ、ＣＶ２＝０）（Ｓ１２）。
【００２０】
次に、再配分信号Ｓが入力され、ＣＤＡＣ２０３は、電荷再配分を行う（ＣＶ１＝ＣＶ２＝（ＣＶ１＋ＣＶ２）／２＝Ｖｒｅｆ／２）（Ｓ１３）。これまでの工程により、基準電圧Ｖｒｅｆの５０％の電圧が出力端子Ｏｕｔに保持された状態となる。
【００２１】
次に、動作信号ｄ０（諧調表示データＤの中間ビット、すなわち「０」に対応して生成された）が入力されると、ＣＤＡＣ２０３は、上述の所定の動作を行い、キャパシタＣ１の電位ＣＶ１を０とする（ＣＶ１＝０、ＣＶ２＝前値＝Ｖｒｅｆ／２）（Ｓ１４）。その後、再配分信号Ｓが入力され、ＣＤＡＣ２０３は、電荷再配分を行う（ＣＶ１＝ＣＶ２＝（ＣＶ１＋ＣＶ２）／２＝Ｖｒｅｆ／４）（Ｓ１５）。これまでの工程により、基準電圧Ｖｒｅｆの２５％の電圧が出力端子Ｏｕｔに保持された状態となる。
【００２２】
続いて、動作信号ｄ０（諧調表示データＤのＭＳＢ、すなわち「０」に対応して生成された）が入力され、ＣＤＡＣ２０３は、上述の所定の動作を行い、キャパシタＣ１の電位ＣＶ１を０とする（ＣＶ１＝０、ＣＶ２＝前値＝Ｖｒｅｆ／４）（Ｓ１６）。最後に、再配分信号Ｓが入力され、ＣＤＡＣ２０３は、電荷再配分を行う（ＣＶ１＝ＣＶ２＝（ＣＶ１＋ＣＶ２）／２＝Ｖｒｅｆ／８）（Ｓ１７）。以上の動作により、諧調表示データＤ「００１」に基づく諧調表示用電圧Ｖ（基準電圧Ｖｒｅｆの１２．５％）が生成（ＤＡ変換）される（Ｓ１８）。
【００２３】
なお、他の諧調表示データＤが入力された場合も同様にＤＡ変換を行い、図１１に示すように、基準電圧Ｖｒｅｆの０％（諧調表示データＤ「０００」）、基準電圧Ｖｒｅｆの２５％（諧調表示データＤ「０１０」）、基準電圧Ｖｒｅｆの３７．５％（諧調表示データＤ「０１１」）、基準電圧Ｖｒｅｆの５０％（諧調表示データＤ「１００」）、基準電圧Ｖｒｅｆの６２．５％（諧調表示データＤ「１０１」）、基準電圧Ｖｒｅｆの７５％（諧調表示データＤ「１１０」）、および基準電圧Ｖｒｅｆの８７．５％（諧調表示データＤ「１１１」）の８種類の諧調表示用電圧Ｖを出力する。該諧調表示用電圧Ｖは、液晶表示装置に与えられ、所望の表示が行われる。
【００２４】
以上、従来のＣＤＡＣ２０３を備えた液晶表示装置駆動回路２１０について説明した。次に、その出力電圧検査について説明する。該出力電圧検査とは、諧調表示用電圧Ｖが、諧調表示データＤに対応して正しく変換されたものであるか否かの検査である。
【００２５】
図１３は、ＣＤＡＣ２０３を備えた液晶表示装置駆動回路２１０の出力電圧検査に用いられる検査装置２５０の構成を示している。
【００２６】
検査装置２５０は、ＡＤ変換器２４１およびデータ格納及びデータ処理ブロック２４２を備えている。検査方法について説明すると、まず、液晶表示装置駆動回路２１０から出力された諧調表示用電圧Ｖを、ＡＤ変換器２４１にてデジタル信号にＡＤ変換し、データ格納及びデータ処理ブロック２４２に転送する。該データ格納及びデータ処理ブロック２４２にて、測定結果のデジタル値がＣＤＡＣ２０３に入力された諧調表示データＤから求められる良品範囲内のデジタル値であるかを検査する。
【００２７】
ところで、液晶表示装置駆動回路は、一般に数百〜数千台のＤＡ変換器をＩＣ内に搭載している。そのため、その検査装置に、安価なコンパレータを採用することができれば、その価格を下げることができる。また、コンパレータは、ＤＡ変換器の機能試験でも用いられているため、上記出力電圧検査とともに機能試験も実施でき、検査時間の短縮が可能となる。このような理由から、液晶表示装置駆動回路の検査装置には、コンパレータを採用することが望ましい。
【特許文献１】特開２０００−３０５５３５号公報（２０００年１１月２日公開）
【特許文献２】特開２００４−１３９０７７号公報（２００４年５月１３日公開）
【発明の開示】
【発明が解決しようとする課題】
【００２８】
しかしながら、液晶表示装置駆動回路の検査装置には、コンパレータを採用することができない。その理由について、以下に説明する。
【００２９】
現在、液晶表示装置は、ますます高精細化、すなわち多諧調化が進み、その結果、各諧調間の諧調表示用電圧差が大幅に縮小され、電圧測定精度の低いコンパレータでは所望の検査が行えない（詳細には、コンパレータに定められる判定電圧の最小幅に、複数の諧調表示用電圧Ｖが存在してしまうため、判定不能となる）。
【００３０】
このため、液晶表示装置駆動回路の検査には、一般的に、ＤＡ変換器の分解能に対応したＡＤ変換器が用いられるが、ＡＤ変換器はコンパレータと比較して高価であり、また、検査時間の短縮を考えれば、搭載されるＤＡ変換器分、ＡＤ変換器を設けるほうがよいため、高価な検査システムとなってしまうという問題を生じている。さらに、今後、ＤＡ変換器の分解能の向上に対して、ＡＤ変換器の分解能向上にはコスト面と性能面とで課題があるという問題もある。
【００３１】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電荷再配分により諧調表示データに応じた諧調表示用電圧を出力する半導体装置の所望の検査を安価で電圧測定精度が低いコンパレータを使用して行うことであり、それを可能とする、電荷再配分により諧調表示データに応じた諧調表示用電圧を出力する半導体装置、半導体装置の検査装置、並びに半導体装置の検査方法を実現することである。
【課題を解決するための手段】
【００３２】
本発明に係る半導体装置は、電荷再配分により諧調表示データをデジタル・アナログ変換して、諧調表示用電圧として出力する半導体装置において、上記諧調表示用電圧の電圧値を、予め設定した単一電圧値に変更する電圧変更手段を備え、上記電圧変更手段により変更された単一電圧値の電圧を、上記諧調表示データに応じた諧調表示用電圧として出力することを特徴としている。
【００３３】
上記の構成によれば、本発明に係る半導体装置は、諧調表示用電圧の電圧値を、予め設定した単一電圧値に変更する電圧変更手段を備え、上記電圧変更手段により変更された単一電圧値の電圧を、諧調表示データに応じた諧調表示用電圧として出力することで、諧調表示データに対応する全諧調表示用電圧の電圧値を、予め設定した任意の単一電圧値に変更することができる。すなわち、各諧調間の電圧値の差をなくすことができる。これにより、上記半導体装置の所望の検査時に、コンパレータに定められる判定電圧間に、複数の諧調表示用電圧が存在しない。それゆえ、上記半導体装置の所望の検査を、上記コンパレータにて行うことが可能となるので、上記所望の検査を行う、上記半導体装置の検査装置を安価なものにすることができる。
【００３４】
以上により、電荷再配分により諧調表示データに応じた諧調表示用電圧を出力する半導体装置の所望の検査を安価で電圧測定精度が低いコンパレータを使用して行うことが可能な、電荷再配分により諧調表示データに応じた諧調表示用電圧を出力する半導体装置を実現することができるという効果を奏することができる。
【００３５】
上記電圧変更手段としては、上記諧調表示データから電荷再配分により得られる諧調表示用電圧の電圧値を予測し、予測した電圧値と上記単一電圧値との差分を求める演算手段と、上記演算手段により求められた差分の電圧値に応じた電圧を発生する電圧発生手段とを備えた構成であってもよい。
【００３６】
また、上記構成の半導体装置は、液晶表示パネルを駆動する液晶駆動回路に用いてもよい。すなわち、液晶表示用電圧を液晶表示パネルに印加する液晶駆動回路に、上記した、諧調表示データに応じて液晶表示用電圧を生成する半導体装置を用いてもよい。
【００３７】
本発明に係る上記半導体装置を検査する検査装置は、上記課題を解決するために、上記半導体装置から出力される上記任意の単一電圧値の電圧を増幅する増幅手段と、上記増幅手段にて増幅された上記電圧にオフセットを与えるオフセット手段と、上記オフセット手段にてオフセットされた上記電圧と、検査用の判定電圧とを比較判定する判定手段とを備えていることを特徴としている。
【００３８】
上記の構成によれば、本発明に係る上記半導体装置の検査装置は、増幅手段およびオフセット手段を備えることにより、上記半導体装置から出力される上記任意の単一電圧値の電圧を増幅し、次いで、該増幅された上記電圧にオフセットを与えることができる。これにより、上記電圧の誤差が顕著となり、該誤差が顕著となった上記電圧を、さらに備える判定手段の判定電圧のレベルに移動させることができる。それゆえ、上記判定手段として、電圧測定精度が低いコンパレータを採用することができ、上記検査装置を安価なものとすることができる。
【００３９】
以上により、電荷再配分により諧調表示データに応じた諧調表示用電圧を出力する半導体装置の所望の検査を安価で電圧測定精度が低いコンパレータを使用して行うことが可能な、電荷再配分により諧調表示データに応じた諧調表示用電圧を出力する半導体装置の検査装置を実現することができるという効果を奏する。なお、該検査装置は、上述の単にコンパレータが備えられている検査装置では上記半導体装置の検査が行えない場合（諧調表示データの諧調数が非常に多い場合、すなわち、単一電圧値がコンパレータの識別不可能な値である場合）に用いれば、効果的である。
【００４０】
本発明に係る上記半導体装置を検査する検査方法は、上記課題を解決するために、上記半導体装置から出力される上記任意の単一電圧値の電圧を増幅し、上記増幅された上記電圧をオフセットし、上記オフセットした上記電圧と、検査用の判定電圧とを比較判定することを特徴としている。
【００４１】
上記の構成によれば、本発明に係る上記半導体装置の検査方法は、上記半導体装置から出力される上記任意の単一電圧値の電圧を増幅し、次いで、該増幅された上記電圧にオフセットを与えることができる。これにより、上記電圧の誤差が顕著となり、該誤差が顕著となった上記電圧を、検査用の判定電圧のレベルに移動させることができる。それゆえ、上記半導体装置の所望の検査を行うための検査方法として、電圧測定精度が低いコンパレータを使用した検査方法を採用することができ、上記所望の検査を行う、上記半導体装置の検査装置を安価なものにすることができる。
【００４２】
以上により、電荷再配分により諧調表示データに応じた諧調表示用電圧を出力する半導体装置の所望の検査を安価で電圧測定精度が低いコンパレータを使用して行うことが可能な、電荷再配分により諧調表示データに応じた諧調表示用電圧を出力する半導体装置の検査方法を実現することができるという効果を奏する。なお、該検査方法は、上述の単にコンパレータが備えられている検査装置では上記半導体装置の検査が行えない場合（諧調表示データの諧調数が非常に多い場合、すなわち、単一電圧値がコンパレータの識別不可能な値である場合）に用いれば、効果的である。
【発明の効果】
【００４３】
以上のように、本発明に係る半導体装置は、電荷再配分により諧調表示データをデジタル・アナログ変換して、諧調表示用電圧として出力する半導体装置において、上記諧調表示用電圧の電圧値を、予め設定した単一電圧値に変更する電圧変更手段を備え、上記電圧変更手段により変更された単一電圧値の電圧を、上記諧調表示データに応じた諧調表示用電圧として出力することで、上記半導体装置の所望の検査を、上記コンパレータにて行うことが可能となり、上記所望の検査を行う、上記半導体装置の検査装置を安価なものにすることができるという効果を奏する。
【発明を実施するための最良の形態】
【００４４】
〔実施の形態１〕
本発明の一実施形態について図１〜図６（ｄ）に基づいて説明すると以下の通りである。
【００４５】
図１は、本実施形態に係る液晶表示装置駆動回路２０の構成を示している。また、図２は、液晶表示装置駆動回路２０が備える単一電圧発生回路９の具体的な構成例を示している。
【００４６】
液晶表示装置駆動回路２０は、モード入力端子１、基準電圧入力端子２、デジタル入力端子３、ＣＤＡＣ４、ＣＤＡＣ制御部５、電圧変更回路６（電圧変更手段）、およびアナログ出力端子７を備えている。なお、図１では、簡略化のために、ＣＤＡＣ４およびアナログ出力端子７を一つのみ示している。また、液晶表示装置駆動回路に一般的に備えられている、下記構成以外の回路については、その記載および図示を省略している。
【００４７】
モード入力端子１は、液晶表示装置駆動回路２０を通常モード（テストモードではないことを示す）とテストモードとに切り替えるモード変更信号Ｍが入力される端子であり、基準電圧入力端子２は、基準電源３０から基準電圧Ｖｒｅｆが入力される端子である。デジタル入力端子３は、諧調表示データＤ（諧調表示データ）が入力される端子であり、各アナログ出力端子７は、各ＣＤＡＣ４から出力される各諧調表示用電圧Ｖ（諧調表示用電圧）を出力する端子である。
【００４８】
ＣＤＡＣ４は、電荷再配分により諧調表示データＤに基づく諧調表示用電圧Ｖを出力する。ＣＤＡＣ制御部５は、該ＣＤＡＣ４を制御する。なお、ＣＤＡＣ４は、上記従来技術で示したＣＤＡＣ２０３と、また、ＣＤＡＣ制御部５は、上記従来技術で示したＣＤＡＣ制御部２０４とそれぞれ同一の構成であるため、その説明を省略する。
【００４９】
電圧変更回路６は、アルゴリズム発生回路８（演算手段）、単一電圧発生回路９（単一電圧発生手段）、およびスイッチ１０を備え、各ＣＤＡＣ４から出力される各諧調表示用電圧Ｖを予め設定された任意の単一電圧値に変更する。
【００５０】
アルゴリズム発生回路８は、ＣＤＡＣ制御部５、単一電圧発生回路９、およびスイッチ１０を制御するための複数の制御信号を生成する。詳細には、液晶表示装置駆動回路２０の動作説明とともに説明する。
【００５１】
単一電圧発生回路９は、図２に示すように、ラダー抵抗９Ａおよびライン選択器９Ｂで構成されている。ラダー抵抗９Ａは、基準電圧入力端子２にその一端が接続され（他端は、ＧＮＤに接続されている）、与えられる基準電圧Ｖｒｅｆを抵抗分割して各種電圧を生成し、ライン選択器９Ｂに入力する。ライン選択器９Ｂは、アルゴリズム発生回路８から入力される選択信号ｓｅ（上記制御信号）に基づいて、上記各種電圧のうち、所望の電圧を選択しスイッチ１０に出力する。
【００５２】
スイッチ１０は、アルゴリズム発生回路８から入力される切替信号ｓｗ（上記制御信号）に基づいて、通常モード時は、基準電圧入力端子２とＣＤＡＣ４とを接続し、テストモード時は、単一電圧発生回路９とＣＤＡＣ４とを接続する。
【００５３】
次に、液晶表示装置駆動回路２０の動作（テストモード時）を図３〜図６（ｄ）を用いて説明する。なお、検査（テスト）としては、諧調表示用電圧Ｖが、諧調表示データＤに対応して正しく変換されたものであるか否かの出力電圧検査が行われる。
【００５４】
図３は、テストモード時における液晶表示装置駆動回路２０の動作を示すフローチャートである。
【００５５】
まず、モード入力端子１を介してテストモードの開始を示すモード変更信号Ｍ１が、アルゴリズム発生回路８に入力される（Ｓ１）。アルゴリズム発生回路８は、これに基づいて以下に示す３種類の制御信号を生成し、それぞれの回路に入力する。
【００５６】
まず、ＣＤＡＣ制御部５に、動作変更信号ｃｈを入力する。該動作変更信号ｃｈとは、後に入力される諧調表示データＤのＭＳＢが如何なる値であっても、諧調表示データＤのＭＳＢ時に動作信号ｄ１を各ＣＤＡＣ４に入力させるための信号である。また、単一電圧発生回路９に、ライン選択器９Ｂに基準電圧Ｖｒｅｆ（上記所望の電圧）を選択させる選択信号ｓｅ１を入力する。さらに、スイッチ１０に、単一電圧発生回路９とＣＤＡＣ４とを接続させる切替信号ｓｗ１を入力する（Ｓ２）。
【００５７】
次に、デジタル入力端子３から諧調表示データＤがＣＤＡＣ制御部５およびアルゴリズム発生回路８に入力される（Ｓ３）。ＣＤＡＣ制御部５では、各ＣＤＡＣ４を動作させるための準備を行う。アルゴリズム発生回路８では、各諧調表示データＤから電荷再配分により得られる各諧調表示用電圧Ｖの電圧値を予測し、予測した各電圧値と任意の単一電圧値との差分（全諧調表示用電圧Ｖの電圧値を任意の単一電圧値とするための電圧）がそれぞれ求められる（Ｓ４）。
【００５８】
次に、各ＣＤＡＣ４において、各諧調表示データＤに基づくＤＡ変換動作（上記従来技術と同様）が行われる（Ｓ５およびＳ６）。該ＤＡ変換動作が進み、諧調表示データＤのＭＳＢ前になると、アルゴリズム発生回路８は、単一電圧発生回路９に、上記求められた電圧（上記所望の電圧）をライン選択器９Ｂに選択させる選択信号ｓｅ２を与え、上記求められた電圧がスイッチ１０を介して各ＣＤＡＣ４にそれぞれ供給される（Ｓ７）（このとき、ＣＤＡＣ４には、ＣＤＡＣ制御部５から、動作信号ｄ１が入力されているため、上記求められた電圧を確実に取り込むことができる）。該電圧により、各ＣＤＡＣ４から出力される諧調表示用電圧Ｖの電圧値の全てが任意の単一電圧値となる（Ｓ８）。
【００５９】
その後、モード入力端子１を介してテストモードの終了を示すモード変更信号Ｍ２が、アルゴリズム発生回路８に入力され、アルゴリズム発生回路８は、スイッチ１０に、基準電圧入力端子２とＣＤＡＣ４とを接続させる切替信号ｓｗ２を与え、その動作を終了する。なお、通常モードにおける液晶表示装置駆動回路２０の動作については、上記従来技術で記載した液晶表示装置駆動回路２１０の動作と同一であるため、その説明を省略する。
【００６０】
図４は、諧調表示データＤが３ビットの場合の通常モード時またはテストモード時における、各ＣＤＡＣ４から出力される各諧調表示用電圧Ｖを示している。各諧調表示データＤのそれぞれ左側に示されている図が、通常モード時の諧調表示用電圧Ｖであり、それぞれ右側に示されている図が、テストモード時の諧調表示用電圧Ｖ（本実施形態では、基準電圧Ｖｒｅｆの５０％）である。なお、点線は、各ＣＤＡＣ４に備えられているキャパシタＣ１の電位（以下、ＣＶ１とする）を、実線は、各ＣＤＡＣ４に備えられているキャパシタＣ２の電位（以下、ＣＶ２とする）を示している。また、一点鎖線は、各ＣＤＡＣ４に与えられていた電圧の変化を示している。
【００６１】
図中の一点鎖線から明らかであるように、テストモード時、諧調表示データＤのＭＳＢ前に、各ＣＤＡＣ４に与えられる電圧がそれぞれ変化していることがわかる。例えば、諧調表示データＤが「００１」の場合、基準電圧Ｖｒｅｆの７５％（アルゴリズム発生回路８にて求められた電圧）がＣＤＡＣ４に与えられている（このとき、本来は、ＣＤＡＣ制御部５から動作信号ｄ０が入力されるが、ＣＤＡＣ４には、ＣＤＡＣ制御部５から動作信号ｄ１が入力されている）。これにより、諧調表示用電圧Ｖが一定電圧（基準電圧Ｖｒｅｆの５０％）となっている。他の諧調表示データＤの場合においても同様に、アルゴリズム発生回路８にて求められた電圧がＣＤＡＣ４に与えられ、これにより、全諧調表示用電圧Ｖが一定電圧（基準電圧Ｖｒｅｆの５０％）となっている。
【００６２】
次に、液晶表示装置駆動回路２０の検査装置５０について説明する。
【００６３】
図５は、液晶表示装置駆動回路２０の検査装置５０の構成を示している。
【００６４】
検査装置５０は、アナログ入力端子４１、判定電圧入力端子４２、４３、ダブルコンパレータ４４（判定手段）、比較結果処理回路４５、ストローブ入力端子４６、および出力端子４７を備え、さらに、アナログ入力端子４１と液晶表示装置駆動回路２０のアナログ出力端子７との間に、Ｍ倍アンプ６０（増幅手段）および加算器７０（オフセット手段）を備えている。
【００６５】
アナログ入力端子４１は、液晶表示装置駆動回路２０から出力される任意の単一電圧値の諧調表示用電圧Ｖが入力される端子であり、判定電圧入力端子４２は、ダブルコンパレータ４４にて任意の単一電圧値の諧調表示用電圧Ｖと比較判定するための判定電圧ＪＶ１が入力される端子であり、判定電圧入力端子４３は、ダブルコンパレータ４４にて任意の単一電圧値の諧調表示用電圧Ｖと比較判定するための判定電圧ＪＶ２が入力される端子である。ストローブ入力端子４６は、ストローブＳｔが入力される端子であり、出力端子４７は、比較結果処理回路４５からの判定結果を出力する。
【００６６】
ダブルコンパレータ４４は、液晶表示装置駆動回路２０から出力される任意の単一電圧値の諧調表示用電圧Ｖが、判定電圧入力端子４２、４３から入力される判定電圧ＪＶ１、ＪＶ２間におさまっているか否かを比較判定し（本実施形態では、判定電圧ＪＶ１、ＪＶ２間におさまっている場合を合格とする）、その比較結果を比較結果処理回路４５に入力する。比較結果処理回路４５は、ストローブ入力端子４６からストローブＳｔが入力された時点の上記比較結果を判定結果として出力する。これにより、液晶表示装置駆動回路２０の出力電圧検査が行われる。
【００６７】
Ｍ倍アンプ６０は、液晶表示装置駆動回路２０から出力される任意の単一電圧値の諧調表示用電圧Ｖを増幅し、該諧調表示用電圧Ｖの誤差を顕著とする。加算器７０は、Ｍ倍アンプ６０にて増幅され、誤差が顕著となった諧調表示用電圧Ｖにオフセットを与え、該諧調表示用電圧Ｖをダブルコンパレータ４４の判定電圧ＪＶ１、ＪＶ２のレベルに移動させる。
【００６８】
なお、ダブルコンパレータ４４の測定精度を考慮して諧調表示用電圧Ｖの単一電圧値が定められる。それにより、判定電圧ＪＶ１、ＪＶ２が定められ、該判定電圧ＪＶ１、ＪＶ２に合わせてＭ倍アンプ６０の増幅度、加算器７０の加算値（オフセット量）が定められる。
【００６９】
次に、検査装置５０の検査方法について図６（ａ）〜図６（ｄ）を用いて説明する。
【００７０】
図６（ａ）〜図６（ｄ）は、検査装置５０の検査工程を示す図である。まず、図６（ａ）は、液晶表示装置駆動回路２０から出力される任意の単一電圧値の諧調表示用電圧Ｖを示しており、図６（ｂ）は、上記図６（ａ）に示す諧調表示用電圧ＶがＭ倍アンプ６０にて増幅され、その誤差が顕著となった状態を示している。また、図６（ｃ）は、上記図６（ｂ）に示す諧調表示用電圧Ｖに加算器７０によりオフセットが与えられ、その結果、低い電圧（該諧調表示用電圧Ｖをダブルコンパレータ４４の判定電圧ＪＶ１、ＪＶ２のレベル）となった状態を示しており、図６（ｄ）は、上記図６（ｃ）に示す諧調表示用電圧Ｖが、ダブルコンパレータ４４にて判定電圧ＪＶ１、ＪＶ２と比較判定されている様子を示している。
【００７１】
まず、図６（ａ）に示すような単一電圧値である諧調表示用電圧Ｖは、Ｍ倍アンプ６０によって増幅され、図６（ｂ）に示すように、その誤差が顕著となる。次いで、オフセット加算器７０によってオフセットが与えられ、図６（ｃ）に示すように、低い電圧とされる。その後、図６（ｄ）に示すように、ダブルコンパレータ４４にて、判定電圧ＪＶ１、ＪＶ２間におさまっているか否かが比較判定され、その比較結果が、比較結果処理回路４５に与えられる。該比較結果処理回路４５は、ストローブ入力端子４６からストローブＳｔが入力された時点の上記比較結果を判定結果として出力端子４７を介して外部に出力する。以上の動作により、液晶表示装置駆動回路２０の出力電圧検査が行われる。
【００７２】
以上のように、本実施形態に係る液晶表示装置駆動回路２０は、電圧変更回路６を備え、諧調表示データＤのＭＳＢ前に、諧調表示用電圧Ｖの電圧値を任意の単一電圧値とする電圧を各ＣＤＡＣ４に与えることにより、全諧調表示用電圧Ｖの電圧値を任意の単一電圧値とすることができる。すなわち、各諧調間の電圧差をなくすことができる。これにより、ダブルコンパレータ４４の判定電圧ＪＶ１、ＪＶ２間に、複数の諧調表示用電圧が存在することを防ぐことができる。
【００７３】
また、本実施形態に係る液晶表示装置駆動回路２０の検査装置５０は、Ｍ倍アンプ６０および加算器７０を備えることにより、液晶表示装置駆動回路２０から出力される上記任意の単一電圧値の全諧調表示用電圧Ｖを増幅してその誤差を顕著とし、さらに、オフセットを与えてダブルコンパレータ４４の判定電圧ＪＶ１、ＪＶ２のレベルに移動させることができる。
【００７４】
これにより、ＣＤＡＣ４を備える液晶表示装置駆動回路２０の出力電圧検査を、安価で電圧測定精度が低いダブルコンパレータ４４にて行うことができ、その検査装置５０の低コスト化を図ることができる。また、コンパレータは、従来よりＩＣの機能試験に使用されているため、出力電圧検査と機能試験とを同時に行なうことができ、検査時間の短縮が可能となる。さらに、コンパレータは、判定を行う時期を容易に設定可能なため（ストローブの入力により設定している）、ＣＤＡＣ４の出力電圧保持時間の評価に最適である。
【００７５】
ただし、諧調表示データＤのＭＳＢ時におけるＤＡ変換動作が通常と異なる点、および諧調表示用電圧Ｖの電圧値が全て単一電圧値であり、フルレンジで出力されない点は、別途補足検査が必要である。該補足検査としては、諧調表示データＤのＭＳＢ時のＤＡ変換動作が正常に行われているか否か、また、最大振幅である、諧調表示データＤが全０時および全１時の諧調表示用電圧Ｖが正しく生成されているか否かを検査すればよい。どちらの補足検査においても、加算器７０の加算値の変更のみで行なえるよう考慮する。
【００７６】
〔実施の形態２〕
本発明の他の実施形態について説明すると以下の通りである。
【００７７】
本実施形態は、上記実施の形態１における液晶表示装置駆動回路２０のスイッチ１０を備えない場合を考慮したものである。以下、この場合の液晶表示装置駆動回路２０Ａについて図７を用いて説明する。なお、液晶表示装置駆動回路２０Ａは、液晶表示装置駆動回路２０とほぼ同一の構成であり、以下の説明では相違点のみを記載する。
【００７８】
図７は、液晶表示装置駆動回路２０Ａの構成を示している。図示のように、スイッチ１０を設けないため、単一電圧発生回路９とＣＤＡＣ４とが接続され、基準電圧Ｖｒｅｆは単一電圧発生回路９にのみ入力される。
【００７９】
次に、液晶表示装置駆動回路２０Ａの動作（通常モード時）について説明する。
【００８０】
まず、モード入力端子１を介して通常モードの開始を示すモード変更信号Ｍ３が、アルゴリズム発生回路８に入力される。アルゴリズム発生回路８は、これに基づいて、単一電圧発生回路９に、ライン選択器９Ｂに基準電圧Ｖｒｅｆを選択させる選択信号ｓｅ１を入力する。その後、デジタル入力端子３から諧調表示データＤがＣＤＡＣ制御部５に入力され、各ＣＤＡＣ４では、各諧調表示データＤに基づくＤＡ変換動作（上記従来技術と同様）が行われる。
【００８１】
次に、液晶表示装置駆動回路２０Ａの動作（テストモード時）について説明する。
【００８２】
まず、モード入力端子１を介してテストモードの開始を示すモード変更信号Ｍ４が、アルゴリズム発生回路８に入力される。アルゴリズム発生回路８は、これに基づいて、ＣＤＡＣ制御部５に、動作変更信号ｃｈを入力する。その後の動作については、上記実施の形態１と同様である。
【００８３】
以上のように、スイッチ１０を備えない場合でも、上記実施の形態１と同様の効果を奏することができる。この場合、電圧変更回路８は、テストモード時以外でも動作することとなる。
【００８４】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【００８５】
例えば、Ｍ倍アンプ６０および加算器７０を検査装置５０に設けず、液晶表示装置駆動回路２０（液晶表示装置駆動回路２０Ａ）内に設けてもよい。また、諧調表示用電圧Ｖの電圧値を任意の単一電圧値とする電圧をＣＤＡＣ４に与えるのは、諧調表示データＤのＭＳＢ前に限定されるわけではない。
【００８６】
さらに、本実施形態では、液晶表示装置駆動回路２０の出力電圧検査を行う検査装置として、上述の検査装置５０を用いる場合について説明した。しかしながら、諧調表示データＤの諧調数により、検査装置５０を用いず、単に、コンパレータが備えられている検査装置で検査が可能な場合もある。従って、本発明は、諧調表示データＤの諧調数に応じてその組み合わせが適宜変更可能である。
【産業上の利用可能性】
【００８７】
本発明に係る半導体装置、該半導体装置の検査装置、および上記半導体装置の検査方法は、それぞれ、多諧調表示の液晶表示装置駆動回路、該多諧調表示の液晶表示装置駆動回路の検査装置、および上記多諧調表示の液晶表示装置駆動回路の検査方法に好適に使用できる。
【図面の簡単な説明】
【００８８】
【図１】本発明の一実施形態を示すものであり、液晶表示装置駆動回路の要部構成を示すブロック図である。
【図２】上記液晶表示装置駆動回路に備えられている単一電圧発生回路の具体的な構成を示す図である。
【図３】上記液晶表示装置駆動回路のテストモード時の動作を示すフローチャートである。
【図４】上記液晶表示装置駆動回路に３ビットの諧調表示データが入力された場合の通常モード時またはテストモード時のそれぞれの諧調表示用電圧を示す図である。
【図５】上記液晶表示装置駆動回路の検査装置の構成を示す回路図である。
【図６】（ａ）は、上記液晶表示装置駆動回路から出力されるテストモード時の諧調表示用電圧を示す図であり、（ｂ）は、上記（ａ）に示す諧調表示用電圧が、検査装置に備えられているＭ倍アンプにて増幅され、誤差が顕著となった状態を示す図であり、（ｃ）は、上記（ｂ）に示す諧調表示用電圧が、上記検査装置に備えられている加算器により低い電圧となった状態を示す図であり、（ｄ）は、上記（ｃ）に示す諧調表示用電圧が、上記検査装置に備えられているダブルコンパレータにて判定電圧と比較判定されている様子を示す図である。
【図７】本発明の他の実施形態を示すものであり、液晶表示装置駆動回路の要部構成を示すブロック図である。
【図８】従来のＣＤＡＣを備える液晶表示装置駆動回路の要部構成を示すブロック図である。
【図９】上記ＣＤＡＣの具体的な構成を示す回路図である。
【図１０】（ａ）は、動作信号１が与えられた場合の上記ＣＤＡＣの動作を示す図であり、（ｂ）は、動作信号０が与えられた場合の上記ＣＤＡＣの動作を示す図であり、（ｃ）は、再配分信号が与えられた場合の上記ＣＤＡＣの動作を示す図であり、（ｄ）は、リセット信号が与えられた場合の上記ＣＤＡＣの動作を示す図である。
【図１１】上記従来のＣＤＡＣを備える液晶表示装置駆動回路に３ビットの諧調表示データが入力された場合の諧調表示用電圧を示す図である。
【図１２】上記従来の液晶表示装置駆動回路に備えられている上記ＣＤＡＣの動作を示すフローチャートである。
【図１３】上記従来のＣＤＡＣを備える液晶表示装置駆動回路の検査装置の構成を示す回路図である。
【符号の説明】
【００８９】
６        電圧変更回路（電圧変更手段）
８        アルゴリズム発生回路（演算手段）
９        単一電圧発生回路（単一電圧発生手段）
２０      液晶表示装置駆動回路
２０Ａ    液晶表示装置駆動回路
４４      ダブルコンパレータ（判定手段）
５０      検査装置（検査装置）
６０      Ｍ倍アンプ（増幅手段）
７０      加算器（オフセット手段）
【図１】
2007192754.tif 000003
【図２】
2007192754.tif 000004
【図３】
2007192754.tif 000005
【図４】
2007192754.tif 000006
【図５】
2007192754.tif 000007
【図６】
2007192754.tif 000008
【図７】
2007192754.tif 000009
【図８】
2007192754.tif 000010
【図９】
2007192754.tif 000011
【図１０】
2007192754.tif 000012
【図１１】
2007192754.tif 000013
【図１２】
2007192754.tif 000014
【図１３】
2007192754.tif 000015