(57)【要約】【課題】配線抵抗による記録ムラを抑制することのできるプリントヘッドを提供する。【解決手段】電源回路として電源電圧Ｖｃｃを所定の範囲で可変できる可変電圧源を使用し、ＳＬＥＤの１ライン点灯期間Ｔ１中に電源電圧ＶｃｃをＶ１からＶ２まで徐々に大きくしていくことで、電源回路と各ＬＥＤ  Ｌ１〜Ｌ１２８とを接続する第六の内部配線による配線抵抗の増大に関わらず、各ＬＥＤ  Ｌ１〜Ｌ１２８に対し略同じ大きさの駆動電流を供給する。これにより、各ＬＥＤ  Ｌ１〜Ｌ１２８は、略一定の光量で発光する。また、１ライン点灯期間Ｔ１と次の１ライン点灯期間Ｔ１との間であって電源電圧ＶｃｃをＶ２からＶ１まで戻すまでの間は、各ＬＥＤ  Ｌ１〜Ｌ１２８の点灯動作を行わせない点灯禁止期間Ｔ２とする。【選択図】  図１１
2007098767.tif 000002
【特許請求の範囲】
【請求項１】
各々の記録素子が入力端、出力端、および制御端を有し、当該記録素子が長手方向に複数配列されるプリントヘッドであって、
前記記録素子の前記入力端に共通に接続される電源線と、
前記電源線を介して前記記録素子の前記入力端に電圧を印加する電源と、
前記記録素子の前記制御端にそれぞれ接続され、当該記録素子を順次記録可能状態とする複数のスイッチ素子と、
前記記録素子の前記出力端に共通に接続される信号線と、
前記信号線を介して前記記録素子の前記出力端に記録信号を供給する記録信号供給部と、
前記スイッチ素子によって記録可能状態に設定された記録素子から前記記録信号供給部へと向かう前記信号線の配線長に比例して、前記電源線を介して前記電源から当該記録素子に供給する電圧を増大させる制御部と
を含むプリントヘッド。
【請求項２】
前記記録素子は、サイリスタ構造を有するＬＥＤ(Light Emitting Diode)からなり、前記入力端はアノード端子、前記制御端はゲート端子、および前記出力端はカソード端子であることを特徴とする請求項１記載のプリントヘッド。
【請求項３】
前記記録信号供給部と前記信号線とを接続する抵抗をさらに含み、
前記スイッチ素子によって記録可能状態に設定された記録素子に流れる駆動電流値をＩｄ、前記抵抗の抵抗値をＲＩＤ、隣接するＬＥＤのカソード端子間における前記信号線の配線抵抗をＲｘ、ＬＥＤにおけるサイリスタ順方向電圧をＶｓｒとしたとき、
前記制御部は、前記電源に近い側からｎ番目のＬＥＤが発光可能に設定された際に供給する電圧値Ｖｃｃｎを、
Ｖｃｃｎ＝｛Ｉｄ×(ＲＩＤ＋Ｒｘ×ｎ)｝＋Ｖｓｒ
に設定することを特徴とする請求項２記載のプリントヘッド。
【請求項４】
前記信号線は、複数の前記記録素子の配列方向に沿って配設されることを特徴とする請求項１記載のプリントヘッド。
【請求項５】
各々の記録素子が入力端、出力端、および制御端を有し、当該記録素子が長手方向に複数配列されるプリントヘッドであって、
前記記録素子の前記入力端に共通に接続される電源線と、
前記電源線を介して前記記録素子の前記入力端に電圧を印加する電源と、
前記記録素子の前記制御端にそれぞれ接続され、当該記録素子を前記電源に近い側から順に記録可能状態とする記録許可動作を行う複数のスイッチ素子と、
前記記録素子の前記出力端に共通に接続される信号線と、
前記信号線を介して前記記録素子の前記出力端に記録信号を供給する記録信号供給部と、
前記記録許可動作に連動して、前記電源から前記電源線に供給する電圧を増大させる制御部と
を含むプリントヘッド。
【請求項６】
前記制御部は、前記記録許可動作を終了した後、前記電源から前記電源線に供給する電圧を低下させる間、次の記録許可動作を禁止することを特徴とする請求項５記載のプリントヘッド。
【請求項７】
前記記録素子は発光素子からなり、
前記発光素子毎の発光時間を調整することにより当該発光素子毎の発光光量を補正した点灯信号を作成し、前記記録信号供給部に出力する点灯信号作成部をさらに含むことを特徴とする請求項５記載のプリントヘッド。
【請求項８】
各々の記録素子が入力端、出力端、および制御端を有し、当該記録素子が長手方向に複数配列されるプリントヘッドであって、
前記記録素子の前記入力端に共通に接続される電源線と、
前記電源線を介して前記記録素子の前記入力端に電圧を印加する電源と、
前記記録素子の前記制御端にそれぞれ接続され、当該記録素子を順次記録可能状態とする複数のスイッチ素子と、
前記記録素子の前記出力端に共通に接続される信号線と、
前記信号線に接続される抵抗と、
前記抵抗および前記信号線を介して前記記録素子の前記出力端に記録信号を供給する記録信号供給部と、
前記スイッチ素子によって記録可能状態に設定された記録素子から前記記録信号供給部へと向かう前記信号線の配線長に比例して、前記抵抗の抵抗値を低減させる制御部と
を含むプリントヘッド。
【請求項９】
前記記録素子は、サイリスタ構造を有するＬＥＤ(Light Emitting Diode)からなり、前記入力端はアノード端子、前記制御端はゲート端子、および前記出力端はカソード端子であることを特徴とする請求項８記載のプリントヘッド。
【請求項１０】
前記電源から供給される電圧値をＶｃｃ、ＬＥＤにおけるサイリスタ順方向電圧をＶｓｒ、前記スイッチ素子によって記録可能状態に設定された記録素子に流れる駆動電流値をＩｄ、隣接するＬＥＤのカソード端子間における前記信号線の配線抵抗をＲｘとしたとき、
前記制御部は、前記電源に近い側からｎ番目のＬＥＤが発光可能に設定された際の前記抵抗の抵抗値Ｒを、
Ｒ＝(Ｖｃｃ−Ｖｓｒ)／Ｉｄ−Ｒｘ
に設定することを特徴とする請求項９記載のプリントヘッド。
【請求項１１】
各々の記録素子が入力端、出力端、および制御端を有し、当該記録素子が長手方向に複数配列されるプリントヘッドであって、
前記記録素子の前記入力端に共通に接続される電源線と、
前記電源線を介して前記記録素子の前記入力端に電圧を印加する電源と、
前記記録素子の前記制御端にそれぞれ接続され、当該記録素子を前記電源に近い側から順に記録可能状態とする記録許可動作を行う複数のスイッチ素子と、
前記記録素子の前記出力端に共通に接続される信号線と、
前記信号線に接続される抵抗と、
前記抵抗および前記信号線を介して前記記録素子の前記出力端に記録信号を供給する記録信号供給部と、
前記記録許可動作に連動して、前記抵抗の抵抗値を低減させる制御部と
を含むプリントヘッド。
【請求項１２】
前記制御部は、前記記録許可動作を終了した後、前記抵抗の抵抗値を増大させる間、次の記録許可動作を禁止することを特徴とする請求項１１記載のプリントヘッド。
【請求項１３】
前記記録素子は発光素子からなり、
前記発光素子毎の発光時間を調整することにより当該発光素子毎の発光光量を補正した点灯信号を作成し、前記記録信号供給部に出力する点灯信号作成部をさらに含むことを特徴とする請求項１１記載のプリントヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリンタ、複写機、ファクシミリ等の画像形成装置等で用いられるプリントヘッドに係り、より詳しくは、記録素子を複数配列して構成されるプリントヘッドに関する。
【背景技術】
【０００２】
電子写真方式を採用した画像形成装置では、一様に帯電された感光体上に、画像情報を光記録手段によって照射することにより静電潜像を得た後、この静電潜像にトナーを付加して可視化し、記録紙上に転写して定着することによって画像形成が行なわれる。かかる光記録手段として、レーザを用いて主走査方向にレーザ光を走査させて露光する光走査方式の他、近年では、装置の小型化の要請を受けてＬＥＤ(Light Emitting Diode：発光ダイオード)を主走査方向に多数、配列してなるＬＥＤプリントヘッド(ＬＰＨ：LED Print Head)を用いた光記録手段が採用されている。
【０００３】
ＬＰＨは、一般に、多数のＬＥＤをライン状に配列したＬＥＤチップを複数配置してなるＬＥＤアレイと、ＬＥＤから出力された光を感光体(感光体ドラム)表面に結像させるために多数のロッドレンズが配列されたロッドレンズアレイとを含んで構成されている。画像形成装置では、入力される画像データに基づいてＬＰＨの各ＬＥＤを駆動させ、感光体へ向けて光を出力し、セルフォックレンズによって感光体表面に光を結像させる。そして、感光体とＬＰＨとを相対移動させることにより副走査方向に静電潜像を形成している。
【０００４】
特に最近では、この種のＬＰＨとして自己走査型ＬＥＤ(Self-Scanning Light Emitting Device：ＳＬＥＤ)を適用したものが提案されている(特許文献１、２参照)。このＳＬＥＤでは、ＬＥＤブロック内の各ＬＥＤを点灯させるためのスイッチ素子としてサイリスタを用いている。なお、ＳＬＥＤでは、ＬＥＤ自身もサイリスタ構造を有している。このようなＳＬＥＤでは、入力されてくるライン同期信号(Ｌｓｙｎｃ)に同期して、各サイリスタを順次オン状態とすることにより、各ＬＥＤブロックを構成するＬＥＤ(サイリスタ)を主走査方向に順次点灯可能状態(オン状態)に制御している。そして、各ＬＥＤのアノード端子に接続される一方の共通配線(電源線)には所定の定電圧を印加するとともに、各ＬＥＤのカソード端子に接続される他方の共通配線(信号線)には点灯信号ΦＩ(オンまたはオフに設定される)を印加することで、各ＬＥＤの点灯・消灯を指示している。
そして、特許文献１では、各ＬＥＤを点灯させるために出力する点灯信号をパルス幅変調方式にて作成し、各ＬＥＤに出力する点灯パルス数すなわち点灯時間の長さを調整する光量補正値データを用いて、全ドットの発光量を一律に補正し、且つ、各ドットの発光量を個別に補正している。
【０００５】
【特許文献１】特開２００２−３６６２８号公報(第７−８頁、図１２)
【特許文献２】特開平９−１４１９３２号公報(第５−６頁、図４)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、ＳＬＥＤでは、ＬＥＤの取り付け位置によって信号線の入力端子からの配線距離が変わる。したがって、ＳＬＥＤでは、入力端子から遠い側のＬＥＤほど、信号線の抵抗(配線抵抗)の影響を受けやすくなる。これを具体的に説明すると、入力端子から遠い側のＬＥＤでは、配線抵抗の増大による電圧降下の影響が無視できなくなり、その結果ＬＥＤを点灯させる際にＬＥＤに流れる電流(駆動電流)が小さくなってしまう。すると、同一の発光量で発光させようとした場合に、入力端子から近い側のＬＥＤと遠い側のＬＥＤとで、実際の発光量が異なってしまうという現象が生じる。
【０００７】
このような問題に対し、上記特許文献２では、入力端子から遠い側のＬＥＤほど発光させる際の補正値を大きくし、発光時間を長くすることが記載されている。このような手法を用いることにより、ＬＥＤの取り付け位置によらずトータルの発光量を略同一に制御することが可能になる。
しかしながら、このような光量補正にて発光量を調整すると、ＬＥＤの取り付け位置に応じた光量補正を行うための光量補正レンジが広く必要になり、結果として補正値１あたりの補正量が大きくなる。すると、上記特許文献１に記載される各ＬＥＤ自身の発光ムラに起因する光量補正の量子化誤差が大きくなり、補正精度が低下する。その結果、各ＬＥＤに起因する光量むらを補正しきれない場合が増加し、ＬＰＨの歩留まりが低下してしまうことになる。
【０００８】
また、最近では、上記特許文献１に記載されるように、装置の小型化や省エネルギーの観点から、ＬＥＤに印加する電圧の大きさを低減する技術が提案されてきている。ＬＥＤに印加する電圧の大きさを低減するような場合には、配線抵抗による電圧降下の問題がさらに顕著になる。他方、ＬＰＨの小型化を図る目的で、上述した電源線や信号線の線幅(配線幅)を狭くすることも行われてきている。このように配線幅を狭くしていった場合には、配線抵抗がさらに増大することになり、配線抵抗の影響を無視することが非常に困難になる。
【０００９】
本発明は、かかる技術的課題を解決するためになされたものであって、その目的とするところは、配線抵抗による記録ムラを抑制することのできるプリントヘッドを提供することにある。
また他の目的は、各記録素子における補正精度を高めることのできるプリントヘッドを提供することにある。
【課題を解決するための手段】
【００１０】
かかる目的のもと、本発明は、各々の記録素子が入力端、出力端、および制御端を有し、記録素子が長手方向に複数配列されるプリントヘッドであって、記録素子の入力端に共通に接続される電源線と、電源線を介して記録素子の入力端に電圧を印加する電源と、記録素子の制御端にそれぞれ接続され、記録素子を順次記録可能状態とする複数のスイッチ素子と、記録素子の出力端に共通に接続される信号線と、信号線を介して記録素子の出力端に記録信号を供給する記録信号供給部と、スイッチ素子によって記録可能状態に設定された記録素子から記録信号供給部へと向かう信号線の配線長に比例して、電源線を介して電源から記録素子に供給する電圧を増大させる制御部とを含んでいる。
【００１１】
このようなプリントヘッドにおいて、記録素子は、サイリスタ構造を有するＬＥＤ(Light Emitting Diode)からなり、入力端はアノード端子、制御端はゲート端子、および出力端はカソード端子であることを特徴とすることができる。また、記録信号供給部と信号線とを接続する抵抗をさらに含み、スイッチ素子によって記録可能状態に設定された記録素子に流れる駆動電流値をＩｄ、抵抗の抵抗値をＲＩＤ、隣接するＬＥＤのカソード端子間における信号線の配線抵抗をＲｘ、ＬＥＤにおけるサイリスタ順方向電圧をＶｓｒとしたとき、制御部は、電源に近い側からｎ番目のＬＥＤが発光可能に設定された際に供給する電圧値Ｖｃｃｎを、Ｖｃｃｎ＝｛Ｉｄ×(ＲＩＤ＋Ｒｘ×ｎ)｝＋Ｖｓｒに設定することができる。さらに、信号線は、複数の記録素子の配列方向に沿って配設されることができる。
【００１２】
また、他の観点から捉えると、本発明は、各々の記録素子が入力端、出力端、および制御端を有し、記録素子が長手方向に複数配列されるプリントヘッドであって、記録素子の入力端に共通に接続される電源線と、電源線を介して記録素子の入力端に電圧を印加する電源と、記録素子の制御端にそれぞれ接続され、記録素子を電源に近い側から順に記録可能状態とする記録許可動作を行う複数のスイッチ素子と、記録素子の出力端に共通に接続される信号線と、信号線を介して記録素子の出力端に記録信号を供給する記録信号供給部と、記録許可動作に連動して、電源から電源線に供給する電圧を増大させる制御部とを含んでいる。
【００１３】
このようなプリントヘッドにおいて、制御部は、記録許可動作を終了した後、電源から電源線に供給する電圧を低下させる間、次の記録許可動作を禁止することができる。また、記録素子は発光素子からなり、発光素子毎の発光時間を調整することにより発光素子毎の発光光量を補正した点灯信号を作成し、記録信号供給部に出力する点灯信号作成部をさらに含むことができる。
【００１４】
さらに、他の観点から捉えると、本発明は、各々の記録素子が入力端、出力端、および制御端を有し、記録素子が長手方向に複数配列されるプリントヘッドであって、記録素子の入力端に共通に接続される電源線と、電源線を介して記録素子の入力端に電圧を印加する電源と、記録素子の制御端にそれぞれ接続され、記録素子を順次記録可能状態とする複数のスイッチ素子と、記録素子の出力端に共通に接続される信号線と、信号線に接続される抵抗と、抵抗および信号線を介して記録素子の出力端に記録信号を供給する記録信号供給部と、スイッチ素子によって記録可能状態に設定された記録素子から記録信号供給部へと向かう信号線の配線長に比例して、抵抗の抵抗値を低減させる制御部とを含んでいる。
【００１５】
このようなプリントヘッドにおいて、記録素子は、サイリスタ構造を有するＬＥＤ(Light Emitting Diode)からなり、入力端はアノード端子、制御端はゲート端子、および出力端はカソード端子であることを特徴とすることができる。また、電源から供給される電圧値をＶｃｃ、ＬＥＤにおけるサイリスタ順方向電圧をＶｓｒ、スイッチ素子によって記録可能状態に設定された記録素子に流れる駆動電流値をＩｄ、隣接するＬＥＤのカソード端子間における信号線の配線抵抗をＲｘとしたとき、制御部は、電源に近い側からｎ番目のＬＥＤが発光可能に設定された際の抵抗の抵抗値Ｒを、Ｒ＝(Ｖｃｃ−Ｖｓｒ)／Ｉｄ−Ｒｘに設定することができる。
【００１６】
さらにまた、他の観点から捉えると、本発明は、各々の記録素子が入力端、出力端、および制御端を有し、記録素子が長手方向に複数配列されるプリントヘッドであって、記録素子の入力端に共通に接続される電源線と、電源線を介して記録素子の入力端に電圧を印加する電源と、記録素子の制御端にそれぞれ接続され、記録素子を電源に近い側から順に記録可能状態とする記録許可動作を行う複数のスイッチ素子と、記録素子の出力端に共通に接続される信号線と、信号線に接続される抵抗と、抵抗および信号線を介して記録素子の出力端に記録信号を供給する記録信号供給部と、記録許可動作に連動して、抵抗の抵抗値を低減させる制御部とを含んでいる。
【００１７】
このようなプリントヘッドにおいて、制御部は、記録許可動作を終了した後、抵抗の抵抗値を増大させる間、次の記録許可動作を禁止することができる。また、記録素子は発光素子からなり、発光素子毎の発光時間を調整することにより発光素子毎の発光光量を補正した点灯信号を作成し、記録信号供給部に出力する点灯信号作成部をさらに含むことができる。
【発明の効果】
【００１８】
本発明によれば、記録を行う記録素子までの配線長に比例して、供給する電圧の電圧値を増大させ、または、配線に接続される抵抗の抵抗値を低減させるようにしたので、各記録素子に流れる電流を略一定にでき、配線抵抗による記録ムラを抑制することができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照して、本発明を実施するための最良の形態(以下、実施の形態という)について詳細に説明する。
＜実施の形態１＞
図１は本実施の形態が適用されるプリントヘッドが用いられた画像形成装置の全体構成を示した図である。図１に示す画像形成装置は、所謂タンデム型のデジタルカラープリンタ１であり、各色の画像データに対応して画像形成を行う画像形成プロセス部１０、画像形成プロセス部１０を制御する制御部３０、例えばパーソナルコンピュータ(ＰＣ)２や画像読取装置(ＩＩＴ)３に接続され、これらから受信された画像データに対して所定の画像処理を施す画像処理部(ＩＰＳ：Image Processing System)４０を備えている。
【００２０】
画像形成プロセス部１０は、一定の間隔を置いて並列的に配置される４つの画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋを備えている。画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋは、感光体ドラム１２、帯電器１３、ＬＥＤプリントヘッド(ＬＰＨ)１４、現像器１５、クリーナ１６を備える。ここで、感光体ドラム１２は、静電潜像を形成してトナー像を担持する。また、帯電器１３は、感光体ドラム１２の表面を所定電位で一様に帯電する。ＬＰＨ１４は、帯電器１３によって帯電された感光体ドラム１２を露光する。現像器１５は、ＬＰＨ１４によって得られた静電潜像を現像する。クリーナ１６は、転写後の感光体ドラム１２表面を清掃する。ここで、各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋは、現像器１５に収納されたトナーを除いて、略同様に構成されている。そして、画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋは、それぞれがイエロー(Ｙ)、マゼンタ(Ｍ)、シアン(Ｃ)、黒(Ｋ)のトナー像を形成する。
また、画像形成プロセス部１０は、中間転写ベルト２１、一次転写ロール２２、二次転写ロール２３、そして定着器２５を備えている。中間転写ベルト２１には、各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋの感光体ドラム１２にて形成された各色のトナー像が多重転写される。一次転写ロール２２は、各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋの各色トナー像を中間転写ベルト２１に順次転写(一次転写)させる。二次転写ロール２３は、中間転写ベルト２１上に転写された重畳トナー像を記録材である用紙Ｐに一括転写(二次転写)させる。定着器２５は、二次転写された画像を用紙Ｐ上に定着させる。
【００２１】
では、このデジタルカラープリンタ１における画像形成動作について説明する。このデジタルカラープリンタ１において、画像形成プロセス部１０は、制御部３０から供給された同期信号等の制御信号に基づいて画像形成動作を行う。その際に、ＰＣ２やＩＩＴ３から入力された画像データは、画像処理部４０によって画像処理が施され、インタフェースを介して各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋに供給される。そして、例えばイエローの画像形成ユニット１１Ｙでは、帯電器１３により所定電位で一様に帯電された感光体ドラム１２の表面が、画像処理部４０から得られた画像データに基づいて発光するＬＰＨ１４により露光されて、感光体ドラム１２上に静電潜像が形成される。形成された静電潜像は現像器１５により現像され、感光体ドラム１２上にはイエローのトナー像が形成される。同様に、画像形成ユニット１１Ｍ,１１Ｃ,１１Ｋにおいても、マゼンタ、シアン、黒の各色トナー像が形成される。
【００２２】
各画像形成ユニット１１Ｙ,１１Ｍ,１１Ｃ,１１Ｋで形成された各色トナー像は、図１の矢印Ａ方向に回動する中間転写ベルト２１上に、一次転写ロール２２により順次静電吸引され、中間転写ベルト２１上に重畳されたトナー像が形成される。形成された重畳トナー像は、中間転写ベルト２１の移動に伴って二次転写ロール２３が配設された領域(二次転写部)に搬送される。重畳トナー像が二次転写部に搬送されると、トナー像が二次転写部に搬送されるタイミングに合わせて用紙Ｐが二次転写部に供給される。そして、二次転写部にて二次転写ロール２３により形成される転写電界により、重畳トナー像は搬送されてきた用紙Ｐ上に一括して静電転写される。
その後、重畳トナー像が静電転写された用紙Ｐは、中間転写ベルト２１から剥離され、搬送ベルト２４により定着器２５まで搬送される。定着器２５に搬送された用紙Ｐ上の未定着トナー像は、定着器２５によって熱および圧力による定着処理を受けることで用紙Ｐ上に定着される。そして定着画像が形成された用紙Ｐは、画像形成装置の排出部に設けられた排紙載置部(図示せず)に搬送される。
【００２３】
図２は、プリントヘッドであるＬＥＤプリントヘッド(ＬＰＨ)１４の構成を示した図である。図２において、ＬＰＨ１４は、支持体としてのハウジング６１、発光部を構成する自己走査型ＬＥＤアレイ(ＳＬＥＤ)６３、ＳＬＥＤ６３やＳＬＥＤ６３を駆動する駆動回路等を搭載するＬＥＤ回路基板６２、ＳＬＥＤ６３からの光を感光体ドラム１２表面に結像させるロッドレンズアレイ６４、ロッドレンズアレイ６４を支持するとともにＳＬＥＤ６３を外部から遮蔽するホルダ６５、ハウジング６１をロッドレンズアレイ６４方向に付勢する板バネ６６を備えている。
【００２４】
ハウジング６１は、アルミニウム、ＳＵＳ等のブロックまたは板金で形成され、ＬＥＤ回路基板６２を支持している。また、ホルダ６５は、ハウジング６１およびロッドレンズアレイ６４を支持し、ＳＬＥＤ６３の発光点とロッドレンズアレイ６４の焦点とが一致するように設定している。さらに、ホルダ６５はＳＬＥＤ６３を密閉するように構成されている。そのため、ＳＬＥＤ６３に外部からゴミが付着することを防ぐことができる。一方、板バネ６６は、ＳＬＥＤ６３およびロッドレンズアレイ６４の位置関係を保持するように、ハウジング６１を介してＬＥＤ回路基板６２をロッドレンズアレイ６４方向に付勢している。
このように構成されたＬＰＨ１４は、調整ネジ(図示せず)によってロッドレンズアレイ６４の光軸方向に移動可能に構成され、ロッドレンズアレイ６４の結像位置(焦点面)が感光体ドラム１２表面上に位置するように調整される。
【００２５】
ＬＥＤ回路基板６２には、図３(ＬＥＤ回路基板６２の平面図)に示したように、例えば５８個のＳＬＥＤチップ(Ｃｈｉｐ１〜Ｃｈｉｐ５８)からなるＳＬＥＤ６３が、感光体ドラム１２の軸線方向と平行になるように精度良く列状に配置されている。この場合、図４(各ＳＬＥＤチップの連結部を説明する図)に示したように、各ＳＬＥＤチップ(Ｃｈｉｐ１〜Ｃｈｉｐ５８)に配置されたＬＥＤアレイの端部境界において、各ＬＥＤアレイがＳＬＥＤチップ同士の連結部で連続的に配列されるように、ＳＬＥＤチップは交互に千鳥状に配置されている。なお、図４では、一例としてＣｈｉｐ１、Ｃｈｉｐ２およびＣｈｉｐ３の連結部を示している。
また、ＬＥＤ回路基板６２には、図３に示すように、信号発生回路１００、レベルシフト回路１０４、ＳＬＥＤ６３に対して所定の電源電圧Ｖｃｃを出力する電源回路(電源)１０１、ＳＬＥＤ６３における光量補正値データ等を記憶するＥＥＰＲＯＭ１０２、デジタルカラープリンタ１本体との間で電力や信号の授受を行うハーネス１０３が備えられている。
【００２６】
次に、ＬＥＤ回路基板６２上の配線構成について説明する。
図５は、ＬＥＤ回路基板６２上に形成されている配線図を示した図である。図５に示したように、ＬＥＤ回路基板６２上には、各ＳＬＥＤチップ(Ｃｈｉｐ１〜Ｃｈｉｐ５８)に電源回路１０１(図３参照)からの電源電圧Ｖｃｃを供給する電源ライン１０５および接地(ＧＮＤ)された電源ライン１０６が設けられている。またＬＥＤ回路基板６２上には、信号発生回路１００から各ＳＬＥＤチップに対して点灯信号ΦＩ(ΦＩ１〜ΦＩ５８)を送信する信号ライン１０７(１０７_１〜１０７_５８)、転送信号ＣＫ１(ＣＫ１_１〜１_６)を送信する信号ライン１０８(１０８_１〜１０８_６)、転送信号ＣＫ２(ＣＫ２_１〜２_６)を送信する信号ライン１０９(１０９_１〜１０９_６)が配線されている。
そして、各ＳＬＥＤチップ(Ｃｈｉｐ１〜Ｃｈｉｐ５８)には、信号ライン１０７を介して、Ｃｈｉｐ１〜Ｃｈｉｐ５８に対する点灯信号ΦＩ(ΦＩ１〜ΦＩ５８)が入力される。また、信号ライン１０８を介して転送信号ＣＫ１(ＣＫ１_１〜１_６)、信号ライン１０９を介して転送信号ＣＫ２(ＣＫ２_１〜２_６)がそれぞれＣｈｉｐ１〜Ｃｈｉｐ５８に入力される。
【００２７】
続いて、図６を参照しつつ、ＳＬＥＤ６３の回路構成について説明する。本実施の形態のＳＬＥＤ６３は、レベルシフト回路１０４を介して信号発生回路１００に接続されている。レベルシフト回路１０４は、抵抗Ｒ１ＢとコンデンサＣ１、および抵抗Ｒ２ＢとコンデンサＣ２がそれぞれ並列に配置された構成を有し、それぞれの一端がＳＬＥＤ６３の入力端子に接続され、他端が信号発生回路１００の出力端子に接続されている。そして、信号発生回路１００から出力される転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃに基づいて、転送信号ＣＫ１および転送信号ＣＫ２をＳＬＥＤ６３に出力するように構成されている。
なお、本実施の形態のＳＬＥＤ６３では、５８個のＳＬＥＤチップが配列されているが、図６では、１つのＳＬＥＤチップだけを示している。そして、以下の説明では、便宜上ＳＬＥＤチップをＳＬＥＤ６３と称することとする。
【００２８】
図６に示したように、ＳＬＥＤ６３は、スイッチ素子としての１２８個のサイリスタＳ１〜Ｓ１２８、記録素子(発光素子)としての１２８個のＬＥＤ Ｌ１〜Ｌ１２８、１２８個のダイオードＤ１〜Ｄ１２８、１２８個の抵抗Ｒ１〜Ｒ１２８、さらには後述する第三の内部配線１８３および第四の内部配線１８４のそれぞれに過剰な電流が流れるのを防止する転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａで構成されている。
なお、ここでは、ＬＥＤ Ｌ１〜Ｌ１２８への電流の供給を制御するサイリスタＳ１〜Ｓ１２８とダイオードＤ１〜Ｄ１２８とで主に構成される部分を転送部と呼ぶ。
【００２９】
本実施の形態のＳＬＥＤ６３では、各サイリスタＳ１〜Ｓ１２８のアノード端子Ａ１〜Ａ１２８が第一の内部配線１８１に接続されている。また、各ＬＥＤ  Ｌ１〜Ｌ１２８のアノード端子ａ１〜ａ１２８は、第一の内部配線１８１より分岐した電源線としての第二の内部配線１８２に接続されている。これら第一の内部配線１８１および第二の内部配線１８２は、入力端子を介して電源ライン１０５に接続されている。その結果、第一の内部配線１８１および第二の内部配線１８２には、電源回路１０１より電源電圧Ｖｃｃが供給される。
また、奇数番目サイリスタＳ１、Ｓ３、…、Ｓ１２７のカソード端子Ｋ１、Ｋ３、…、Ｋ１２７には、第三の内部配線１８３が接続されている。この第三の内部配線１８３は入力端子を介して信号ライン１０８に接続されている。その結果、第三の内部配線１８３には、信号発生回路１００からレベルシフト回路１０４および転送電流制限抵抗Ｒ１Ａを介して転送信号ＣＫ１が送信される。
さらに、偶数番目のサイリスタＳ２、Ｓ４、…、Ｓ１２８のカソード端子Ｋ２、Ｋ４、…、Ｋ１２８には、第四の内部配線１８４が接続されている。この第四の内部配線１８４は入力端子を介して信号ライン１０９に接続されている。その結果、第四の内部配線１８４には、信号発生回路１００からレベルシフト回路１０４および転送電流制限抵抗Ｒ２Ａを介して転送信号ＣＫ２が送信される。
【００３０】
一方、各サイリスタＳ１〜Ｓ１２８のゲート端子(制御端)Ｇ１〜Ｇ１２８は、各サイリスタＳ１〜Ｓ１２８に対応して設けられた抵抗Ｒ１〜Ｒ１２８を介して第五の内部配線１８５に各々接続されている。この第五の内部配線１８５は入力端子を介して電源ライン１０６に接続されており、電源ライン１０６は上述したように接地(ＧＮＤ)されている。
また、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８、および、各サイリスタＳ１〜Ｓ１２８に対応して設けられたＬＥＤ Ｌ１〜Ｌ１２８のゲート端子(制御端)ｇ１〜ｇ１２８は、各々接続されている。
さらに、各サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８には、ダイオードＤ１〜Ｄ１２８のカソード端子が接続されている。そして、サイリスタＳ１〜Ｓ１２７のゲート端子Ｇ１〜Ｇ１２７は、次段のダイオードＤ２〜Ｄ１２８のアノード端子に各々接続されている。すなわち、各ダイオードＤ２〜Ｄ１２８はゲート端子Ｇ１〜Ｇ１２７を挟んで直列接続されている。また、ダイオードＤ１のアノード端子は第四の内部配線１８４に接続されており、その結果、転送信号ＣＫ２が送信されるようになっている。
【００３１】
さらに、ＬＥＤ Ｌ１〜Ｌ１２８のカソード端子(出力端)ｋ１〜ｋ１２８は第六の内部配線１８６に接続されている。信号線としての第六の内部配線１８６は端子を介して信号ライン１０７に接続されており、記録信号供給部としての信号発生回路１００から点灯信号ΦＩが送信されるようになっている。なお、信号ライン１０７中には、第六の内部配線１８６に流す電流(駆動電流)の大きさを設定するための駆動電流設定抵抗(抵抗)ＲＩＤが設けられている。
【００３２】
さらには、ＳＬＥＤ６３には、転送部においてサイリスタＳ１〜Ｓ１２８およびダイオードＤ１〜Ｄ１２８を覆うように遮光マスク５０を配置している。これは、画像形成動作中に、オン状態にあって電流が流れている状態におけるサイリスタＳ１〜Ｓ１２８や、電流が流れている状態におけるダイオードＤ１〜Ｄ１２８からの発光を遮断し、不要光が感光体ドラム１２を露光することを抑制するために設けられている。
【００３３】
続いて、信号発生回路１００の構成を詳細に説明する。図７は、信号発生回路１００の構成を示すブロック図である。信号発生回路１００は、画像データ展開部１１０、濃度ムラ補正データ部１１２、タイミング信号発生部１１４を備えている。信号発生回路１００は、さらに基準クロック発生部１１６、各ＳＬＥＤチップ(Ｃｈｉｐ１〜Ｃｈｉｐ５８)に対応して設けられた点灯時間制御・駆動部１１８(１１８−１〜１１８−５８)を有している。
画像データ展開部１１０には、画像処理部(ＩＰＳ)４０から画像データがシリアルに送信されてくる。画像データ展開部１１０は、送信された画像データを１〜１２８ドット目、１２９〜２５６ドット目、…、７２９７〜７４２４ドット目と各ＳＬＥＤチップ(Ｃｈｉｐ１〜Ｃｈｉｐ５８)毎の画像データに分割する。画像データ展開部１１０は点灯時間制御・駆動部１１８−１〜１１８−５８と接続されており、分割した画像データを各々対応する点灯時間制御・駆動部１１８−１〜１１８−５８に出力する。
【００３４】
濃度ムラ補正データ部１１２は、ＳＬＥＤ６３内のＬＥＤ毎の光量のバラツキに起因する画像形成時の画像濃度ムラを修正するための濃度ムラ補正データを生成し、点灯時間制御・駆動部１１８−１〜１１８−５８に出力する。この濃度ムラ補正データは、例えば、ＬＥＤ毎に、各ＬＥＤによる光量のバラツキ等に応じて設定されたパルス数として形成される。
ＥＥＰＲＯＭ１０２には、光プロファイル測定装置(図示せず)により事前に測定され、算出された各ＬＥＤの光量補正値データが格納されている。そして、マシン電源投入時に、ＥＥＰＲＯＭ１０２から濃度ムラ補正データ部１１２に対して、各ＬＥＤの光量補正値データ等がダウンロードされる。濃度ムラ補正データ部１１２は、取得した各ＬＥＤの光量補正値データに基づいて濃度ムラ補正データを生成し、それを点灯時間制御・駆動部１１８−１〜１１８−５８に出力する。
【００３５】
基準クロック発生部１１６は、本体の制御部３０、タイミング信号発生部１１４、点灯時間制御・駆動部１１８−１〜１１８−５８、および電源回路１０１と接続されている。
図８に示したように、基準クロック発生部１１６は、ルックアップテーブル(ＬＵＴ)１３２とＰＬＬ(Phase Locked Loop)回路１３４とを含んでいる。そして、ＰＬＬ(Phase Locked Loop)回路１３４は、水晶発振器１４０、分周器１／Ｍ１４２、分周器１／Ｎ１４４、位相比較器１４６を有している。ＬＵＴ１３２には、制御部３０からの光量調節データに基づいて分周比Ｍ、Ｎを決定するためのテーブルが記憶されている。水晶発振器１４０は分周器１／Ｎ１４４と接続されており、所定の周波数で発振し、発振した信号を分周器１／Ｎ１４４へと出力する。分周器１／Ｎ１４４はＬＵＴ１３２および位相比較器１４６と接続されており、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｎに基づいて水晶発振器１４０で発振された信号を分周する。位相比較器１４６は、分周器１／Ｍ１４２、分周器１／Ｎ１４４、および電圧制御発振器１４８と接続されており、分周器１／Ｍ１４２からの出力信号と、分周器１／Ｎ１４４からの出力信号とを比較する。この位相比較器１４６による比較結果(位相差)に応じて、電圧制御発振器１４８に供給するコントロール電圧が制御される。電圧制御発振器１４８はコントロール電圧に基づく周波数で、クロック信号(基準クロック)を出力する。本実施の形態では、点灯可能期間を２５６に分割する周波数に相当するコントロール電圧が供給され、この周波数のクロック信号を生成して、すべての点灯時間制御・駆動部１１８−１〜１１８−５８へ出力する。また、電圧制御発振器１４８は分周器１／Ｍ１４２とも接続されており、電圧制御発振器１４８から出力されたクロック信号は、分周器１／Ｍ１４２にも分岐されて入力される。分周器１／Ｍ１４２は、ＬＵＴ１３２からの光量調節データにより決定された分周比Ｍに基づいて、電圧制御発振器１４８からフィードバックされたクロック信号を分周する。
【００３６】
図７に示すように、タイミング信号発生部１１４は、制御部３０および基準クロック発生部１１６と接続されている。そして、タイミング信号発生部１１４は、基準クロック発生部１１６からの発振信号(基準クロック)を基に、制御部３０から送られている水平同期信号(Ｌｓｙｎｃ)と同期して、転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃを生成する。転送信号ＣＫ１Ｒ,ＣＫ１Ｃおよび転送信号ＣＫ２Ｒ,ＣＫ２Ｃは、レベルシフト回路１０４を介することにより転送信号ＣＫ１および転送信号ＣＫ２となってＬＰＨ１４に出力される。
また、タイミング信号発生部１１４は、画像データ展開部１１０および濃度ムラデータ補正部１１２と接続されている。タイミング信号発生部１１４は、基準クロック発生部１１６からの発振信号(基準クロック)を基に、制御部３０から送られてくるＬｓｙｎｃ信号と同期して、画像データ展開部１１０から各画素に対応した画像データおよび濃度ムラ補正データ部１１２から各画素(各ＬＥＤ)に対応した濃度ムラ補正データを読み出すためのデータ読み出し信号を出力している。さらに、タイミング信号発生部１１４は、点灯時間制御・駆動部１１８−１〜１１８−５８とも接続されており、基準クロック発生部１１６からの発振信号(基準クロック)を基に、制御部３０からのＬｓｙｎｃ信号と同期して、ＳＬＥＤ６３における点灯開始のトリガ信号を出力している。
さらに、タイミング信号発生部１１４は、電源回路１０１とも接続されている。タイミング信号発生部１１４は、制御部３０から送られてくるＬｓｙｎｃ信号と同期して、電源電圧Ｖｃｃの大きさを制御するためのトリガ信号を出力している。なお、この詳細については後述する。
【００３７】
点灯時間制御・駆動部１１８−１〜１１８−５８は、各画素(各ＬＥＤ)の点灯時間を濃度ムラ補正データに基づいて補正し、ＳＬＥＤ６３の各画素を点灯するための制御信号を生成している。
図９に示すように、点灯時間制御・駆動部１１８−１〜１１８−５８は、プリセッタブルデジタルワンショットマルチバイブレータ(ＰＤＯＭＶ)１６０、直線性補正部１６２、ＡＮＤ回路１７０、ＭＯＳＦＥＴ１７２を含んで構成されている。ＡＮＤ回路１７０は、画像データ展開部１１０およびタイミング信号発生部１１４(図７参照)と接続されている。ＡＮＤ回路１７０は、画像データ展開部１１０からの画像データが１(ＯＮ)のときには、タイミング信号発生部１１４からのトリガ信号(ＴＲＧ)をＰＤＯＭＶ１６０に出力し、画像データが０(ＯＦＦ)のときには、トリガ信号を出力しないように設定されている。ＰＤＯＭＶ１６０は、ＡＮＤ回路１７０、ＯＲ回路１６８、濃度ムラ補正データ部１１２、および基準クロック発生部１１６(図７参照)と接続されている。ＰＤＯＭＶ１６０は、ＡＮＤ回路１７０からのトリガ信号に同期して濃度ムラ補正データに応じた基準クロック数の点灯パルスを発生する。
【００３８】
直線性補正部１６２は、ＳＬＥＤ６３内の各ＬＥＤでの発光開始時間のバラツキを補正するために、ＰＤＯＭＶ１６０からの点灯パルス信号を補正して出力する。直線性補正部１６２は、複数の遅延回路１６４(本実施の形態では、１６４−０〜１６４−７の８個)、遅延信号選択部１６５、遅延選択レジスタ１６６、ＡＮＤ回路１６７、ＯＲ回路１６８、点灯信号選択部１６９を含んで構成されている。遅延回路１６４−０〜１６４−７は、ＰＤＯＭＶ１６０と接続されており、各々がＰＤＯＭＶ１６０からの点灯パルス信号を遅延させるための異なる時間が設定されている。遅延選択レジスタ１６６は遅延信号選択部１６５および点灯信号選択部１６９と接続されている。遅延選択レジスタ１６６には、ＳＬＥＤ６３内のＬＥＤ毎の遅延選択データおよび点灯信号選択データが格納されている。ＬＥＤ毎の遅延選択データおよび点灯信号選択データは予め計測され、ＥＥＰＲＯＭ１０２に格納されている。ＥＥＰＲＯＭ１０２に格納された遅延選択データおよび点灯信号選択データは、マシン電源投入時に濃度ムラ補正データ部１１２を介して遅延選択レジスタ１６６にダウンロードされる。なお、格納手段としてフラッシュＲＯＭを用いることもでき、その場合には、フラッシュＲＯＭ自体を遅延選択レジスタ１６６として機能させることができる。
【００３９】
次に、画像形成動作におけるＬＰＨ１４の駆動(各ＬＥＤの点灯動作)について、図１０に示すタイミングチャートを参照しながら説明する。なお、図１０に示すタイミングチャートでは、すべてのＬＥＤが光書き込みを行う(発光する)場合について表記している。
(１)まず、画像形成装置から信号発生回路１００にリセット信号(ＲＳＴ)が入力されることによって、信号発生回路１００では、転送信号ＣＫ１Ｃをハイレベル(以下、「Ｈ」と記す。)、転送信号ＣＫ１Ｒを「Ｈ」とすることで、転送信号ＣＫ１が「Ｈ」に設定される。また、転送信号ＣＫ２Ｃをローレベル(以下、「Ｌ」と記す。)、転送信号ＣＫ２Ｒを「Ｌ」とすることで、転送信号ＣＫ２がローレベル(「Ｌ」)に設定される。その結果、すべてのサイリスタＳ１〜Ｓ１２８がオフの状態に設定される(図１０(ａ))。
(２)リセット信号(ＲＳＴ)に続いて、信号発生回路１００から出力されるライン同期信号Ｌｓｙｎｃが「Ｈ」になり(図１０(Ａ))、ＳＬＥＤ６３の動作を開始する。そして、このライン同期信号Ｌｓｙｎｃに同期して、図１０(Ｅ)、(Ｆ)、(Ｇ)に示すように、転送信号ＣＫ２Ｃおよび転送信号ＣＫ２Ｒを「Ｈ」とすることで、転送信号ＣＫ２を「Ｈ」に設定する(図１０(ｂ))。
【００４０】
(３)次に、図１０(Ｃ)に示すように、転送信号ＣＫ１Ｒを「Ｌ」にする(図１０(ｃ))。
(４)これに続いて、図１０(Ｂ)に示すように、転送信号ＣＫ１Ｃを「Ｌ」にする(図１０(ｄ))。
この状態においては、サイリスタＳ１のゲート端子Ｇ１にゲート電流が流れ始める。その際に、信号発生回路１００のトライステートバッファＢ１Ｒをハイインピーダンス(Ｈｉｚ)にすることで、電流の逆流防止を行う。
その後、サイリスタＳ１のゲート電流により、サイリスタＳ１がオンし始め、ゲート電流が徐々に上昇する。それとともに、レベルシフト回路１０４のコンデンサＣ１に電流が流れ込むことで、転送信号ＣＫ１の電位も徐々に上昇する。
【００４１】
(５)所定時間(転送信号ＣＫ１電位がＧＮＤ近傍になる時間)の経過後、信号発生回路１００のトライステートバッファＢ１Ｒを「Ｌ」にする(図１０(ｅ))。そうすると、ゲート電位が上昇することによって信号ラインΦ１電位の上昇および転送信号ＣＫ１電位の上昇が生じ、それに伴いレベルシフト回路１０４の抵抗Ｒ１Ｂ側に電流が流れ始める。その一方で、転送信号ＣＫ１電位が上昇するのに従い、レベルシフト回路１０４のコンデンサＣ１に流れ込む電流は徐々に減少する。
そして、サイリスタＳ１が完全にオンし、定常状態になると、サイリスタＳ１のオン状態を保持するための電流がレベルシフト回路１０４の抵抗Ｒ１Ｂに流れるが、コンデンサＣ１には流れない。
なお、このとき、図１０(Ｂ)に示すように、信号発生回路１００のトライステートバッファＢ１Ｃをハイインピーダンス(Ｈｉｚ)に設定する(図１０(ｅ))。
【００４２】
(６)サイリスタＳ１が完全にオンした状態で、図１０(Ｈ)に示すように、点灯信号ΦＩを「Ｌ」にする(図１０(ｆ))。このとき、ゲートＧ１電位＞ゲートＧ２電位であるため、サイリスタ構造のＬＥＤ Ｌ１のほうが早くオンし、点灯する。ＬＥＤ Ｌ１がオンするのに伴って、信号ラインΦ１の電位が上昇するため、ＬＥＤ Ｌ２以降のＬＥＤはオンすることはない。すなわち、ＬＥＤ Ｌ１、Ｌ２、Ｌ３、Ｌ４、…は、最もゲート電圧の高いＬＥＤ Ｌ１のみがオン(点灯)することになる。
【００４３】
(７)次に、図１０(Ｆ)に示すように、転送信号ＣＫ２Ｒを「Ｌ」にすると(図１０(ｇ))、図１０(ｃ)の場合と同様に電流が流れ、レベルシフト回路１０４のコンデンサＣ２の両端に電圧が発生する。
(８)図１０(Ｅ)に示すように、この状態で転送信号ＣＫ２Ｃを「Ｌ」にすると(図１０(ｈ))、サイリスタスイッチＳ２がターンオンする。
(９)そして、図１０(Ｂ)、(Ｃ)に示すように、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを同時に「Ｈ」にすると(図１０(ｉ))、サイリスタスイッチＳ１はターンオフし、抵抗Ｒ１を通って放電することによってゲートＧ１電位は除々に下降する。その際、サイリスタスイッチＳ２は完全にオンする。したがって、点灯信号端子からの画像データに対応した点灯信号ΦＩを「Ｌ」／「Ｈ」することで、ＬＥＤ Ｌ２を点灯／非点灯させることが可能となる。なお、この場合ゲートＧ１の電位はすでにゲートＧ２の電位より低くなっているため、ＬＥＤ Ｌ１がオンすることはない。
【００４４】
(１０)上記した動作を順次行い、ＬＥＤ Ｌ１〜Ｌ１２８を順次点灯させ、終端のＬＥＤ Ｌ１２８が消灯した図１０中の「転送動作期間」の後においては、転送信号ＣＫ１Ｃ、ＣＫ１Ｒを「Ｈ」として転送信号ＣＫ１を「Ｈ」とし、さらに転送信号ＣＫ２Ｃ、ＣＫ２Ｒを「Ｈ」として転送信号ＣＫ２を「Ｈ」として、転送信号ＣＫ１および転送信号ＣＫ２を共に所定の時間だけ「Ｈ」の状態に保つ(図１０「転送サイリスタをオフ」)。それによって、すべてのサイリスタＳ１〜Ｓ１２８がオフする。したがって、この状態においては、すべてのサイリスタＳ１〜Ｓ１２８に電流が流れることはないので、サイリスタＳ１〜Ｓ１２８は消灯(非点灯)の状態に保持される。なお、ＬＥＤ  Ｌ１の点灯開始からＬＥＤ  Ｌ１２８の点灯終了までの期間、すなわち、複数のＬＥＤ  Ｌ１〜Ｌ１２８に対し電源回路１０１に近い側から順に点灯可能状態に設定する記録許可動作を行う期間を、１ライン点灯期間とよぶ。
【００４５】
(１１)さらに、転送信号ＣＫ１、ＣＫ２を共に所定の時間だけ「Ｈ」の状態に保った後、転送信号ＣＫ２Ｃ、ＣＫ２Ｒを「Ｌ」として転送信号ＣＫ２を「Ｌ」とする(図１０「転送部に電流を流さない期間」)。これによって、ダイオードＤ１〜Ｄ１２８にも電流が流れることがないので、すべてのダイオードＤ１〜Ｄ１２８も非点灯の状態が保持される。
それにより、点灯信号ΦＩが出力されて画像形成が終了した後の、感光体ドラム１２(図１参照)が回転を停止した状態を含んだ非定常動作時においては、ＳＬＥＤ６３の転送部に対して電流が印加されない。そのため、感光体１２が回転を停止している状態では、ＬＥＤ Ｌ１〜Ｌ１２８とともに、転送部に配置されたサイリスタＳ１〜Ｓ１２８およびダイオードＤ１〜Ｄ１２８にも電流が流れることはなく、サイリスタＳ１〜Ｓ１２８およびダイオードＤ１〜Ｄ１２８から光が出射されることがないので、感光体ドラム１２が不要に露光されることが抑制される。
【００４６】
ところで、上述した各ＬＥＤの点灯動作では、例えばサイリスタＳ１を完全にオンした状態で点灯信号ΦＩを「Ｌ」に設定している。サイリスタＳ１がオンになると、対応するＬＥＤ  Ｌ１では、ゲート端子ｇ１にゲート電流が流れることによってスイッチがオンとなり、その結果アノード端子ａ１とカソード端子ｋ１との間が導通する。この状態で点灯信号ΦＩが「Ｌ」に設定されると、ＬＥＤ  Ｌ１のアノード端子ａ１にかかる電源電圧Ｖｃｃ(本実施の形態では＋３.３Ｖ)とカソード端子ｋ１にかかる電圧(「Ｌ」に設定される点灯信号ΦＩ：本実施の形態では略０Ｖ)との差により、アノード端子ａ１からカソード端子ｋ１に向かう電流(駆動電流)が流れ、その結果ＬＥＤ  Ｌ１が点灯(発光)する。
【００４７】
しかしながら、このＳＬＥＤ６３では、点灯信号ΦＩの供給を行う第六の内部配線１８６に、各ＬＥＤ  Ｌ１〜Ｌ１２８のカソード端子ｋ１〜ｋ１２８が順次接続されている。より詳しくは、信号ライン１０７側(入力端側)に最も近い側にＬＥＤ  Ｌ１のカソード端子ｋ１が接続され、最も遠い側にＬＥＤ  Ｌ１２８のカソード端子ｋ１２８が接続されている。そして、第六の内部配線１８６は所定の電気抵抗を有している。したがって、点灯時において各ＬＥＤ  Ｌ１〜Ｌ１２８に実際に供給される電流値(駆動電流)Ｉｎは、次のようになる。なお、ｎはＳＬＥＤ６３におけるＬＥＤの番号を表しており、例えばＩｎ＝Ｉ１はＬＥＤ  Ｌ１に供給される駆動電流を意味している。
Ｉｎ＝(Ｖｃｃ−Ｖｓｒ)／(ＲＩＤ＋Ｒｘ×ｎ)                            …(１)
ここで、ＶｓｒはＬＥＤ  Ｌ１〜Ｌ１２８にかかるサイリスタ順方向電圧である。また、Ｒｘは隣接するカソード端子間(例えばＬＥＤ  Ｌ１のカソード端子ｋ１とＬＥＤ  Ｌ２のカソード端子ｋ２間)における第六の内部配線１８６の配線抵抗である。
【００４８】
上記(１)式より、入力端から遠いＬＥＤほど配線抵抗が増加し、駆動電流Ｉｎの大きさが減少してしまうことが理解される。すなわち、同じ点灯信号ΦＩを供給したとしても、例えばＬＥＤ  Ｌ１では駆動電流Ｉ１が大きく十分な発光量が得られるのに対し、ＬＥＤ  Ｌ１２８では配線抵抗が増大する分だけ駆動電流Ｉ１２８が小さくなり、十分な発光量が得られなくなってしまう。
【００４９】
そこで、本実施の形態では、図１０に示すＳＬＥＤ６３の１ライン点灯期間中に電源電圧Ｖｃｃを徐々に大きくしていくことで、各ＬＥＤ  Ｌ１〜Ｌ１２８に対し略同じ大きさの駆動電流Ｉ１〜Ｉ１２８を供給するように構成している。このため、本実施の形態では、図６に示す電源回路１０１として、電源電圧Ｖｃｃを所定の範囲で可変できる可変電圧源を使用している。なお、図７に示したように、電源回路１０１にはタイミング信号発生部１１４からのトリガ信号および基準クロック発生部１１６からの基準クロックが入力される。そして、電源回路１０１は入力されてくるトリガ信号に応じて電源電圧Ｖｃｃの調整を行っている。
そして、電源回路１０１では、次のようにして各ＬＥＤ  Ｌ１〜Ｌ１２８に供給する駆動電流Ｉ１〜Ｉ１２８を設定している。
上記(１)式より、ｎ番目のＬＥＤ  Ｌｎにかかる電源電圧Ｖｃｃは、
Ｖｃｃ＝｛Ｉｎ×(ＲＩＤ＋Ｒｘ×ｎ)｝＋Ｖｓｒ                            …(２)
となる。したがって、各ＬＥＤ  Ｌ１〜Ｌ１２８に供給すべき駆動電流の大きさ(ノミナル駆動電流値)をＩｄとおくと、ｎ番目のＬＥＤ  Ｌｎに供給すべき電源電圧Ｖｃｃｎは、
Ｖｃｃｎ＝｛Ｉｄ×(ＲＩＤ＋Ｒｘ×ｎ)｝＋Ｖｓｒ                          …(３)
となる。したがって、ＳＬＥＤ６３を構成するｎ番目のＬＥＤ  Ｌｎに対しては、上記(３)式の関係を満足するようなＶｃｃｎを供給すればよいことが理解される。
【００５０】
図１１は、本実施の形態における点灯信号ΦＩ(ａ)、電源電圧Ｖｃｃ(ｂ)、各ＬＥＤ  Ｌ１〜Ｌ１２８に供給される駆動電流Ｉ(ｃ)、および各ＬＥＤ  Ｌ１〜Ｌ１２８の発光量(ｄ)の関係を説明するためのタイミングチャートである。なお、図１１では、ＳＬＥＤ６３を構成する全ＬＥＤ  Ｌ１〜Ｌ１２８を点灯する点灯信号ΦＩが出力されているものとし、その期間すなわちＬＥＤ  Ｌ１の点灯開始からＬＥＤ  Ｌ１２８の点灯終了までを１ライン点灯期間Ｔ１とする。一方、図１１において、１ライン点灯期間Ｔ１と次の１ライン点灯期間Ｔ１との間で点灯を行わない期間を点灯禁止期間Ｔ２とする。
【００５１】
本実施の形態では、電源回路１０１が、タイミング信号発生部１１４からのトリガ信号および基準クロック発生部１１６からの基準クロックに基づき、１ライン点灯期間Ｔ１の開始時において電源電圧Ｖｃｃ＝Ｖ１の供給を開始する。また、電源回路１０１は、１ライン点灯期間Ｔ１の終了時において電源電圧Ｖｃｃ＝Ｖ２を供給する。なお、Ｖ１＜Ｖ２である。そして、電源回路１０１は、１ライン点灯期間Ｔ１の開始時と終了時との間では、電源電圧ＶｃｃをＶ１からＶ２に向けてリニアに増加させている。ここで、Ｖ１＝Ｖｃｃ１＝｛Ｉｄ×(ＲＩＤ＋Ｒｘ)｝＋Ｖｓｒであり、Ｖ２＝Ｖｃｃ１２８＝｛Ｉｄ×(ＲＩＤ＋１２８×Ｒｘ)｝＋Ｖｓｒである。これにより、ＳＬＥＤ６３を構成するＬＥＤ  Ｌ１〜Ｌ１２８を順次点灯させる際には、各ＬＥＤ  Ｌ１〜Ｌ１２８に対し、略ノミナル駆動電流Ｉｄに近い駆動電流Ｉが供給されることになる。つまり、本実施の形態では、入力端からの距離(第六の内部配線１８６の配線抵抗)の増加に応じて電源電圧Ｖｃｃを増大させることで、ＳＬＥＤ６３を構成するすべてのＬＥＤ  Ｌ１〜Ｌ１２８に略同レベルの駆動電流Ｉを供給し、その結果すべてのＬＥＤ  Ｌ１〜Ｌ１２８を略同じ発光量で点灯させることができるようになる。特に、ＬＰＨ１４の小型化を図る上で、第六の内部配線１８６などＬＰＨ１４に設けられる配線の幅は今後さらに狭められる傾向にあることから、その配線抵抗はさらに増大していくものと思量される。このため、電源電圧Ｖｃｃの調整によって各ＬＥＤに供給する駆動電流を略一定に制御することは、非常に有効な手法であるといえる。
【００５２】
一方、１ライン点灯期間Ｔ１が終了し点灯禁止期間Ｔ２に入ると、電源回路１０１は電源電圧ＶｃｃをＶ２からＶ１へと戻す。ただし、電源回路１０１内における時定数等の関係で電源電圧Ｖｃｃの大きさは直ちにＶ１にはならず、Ｖ１に向けて徐々に下降していく。このため、電源電圧ＶｃｃがＶ１に戻るまでの間を点灯禁止期間Ｔ２とし、この間、次の記録許可動作(点灯動作)を禁止することにより、次の１ライン点灯期間Ｔ１が開始される際には、ＬＥＤ  Ｌ１に対し電源電圧ＶｃｃとしてＶ１を供給することが可能となる。その結果、次の記録許可動作におけるＬＥＤ  Ｌ１〜Ｌ１２８の発光光量を安定させることができる。
【００５３】
また、従来のＬＰＨでは、第六の配線１８６の配線抵抗が加味された状態で光量補正値データの取得が行われ、ＥＥＰＲＯＭ１０２に格納されていた。すなわち、光量補正値データには、各ＬＥＤ  Ｌ１〜Ｌ１２８自身の光量ムラによる補正値と、ＳＬＥＤ６３内における各ＬＥＤ  Ｌ１〜Ｌ１２８の取り付け位置(すなわち配線抵抗の大小)によって生じる光量ムラによる補正値とが加味されたものとなっていた。
ここで、図１２は、従来のＬＰＨにおける光量補正値データの一例を示している。なお、図１２では、合計で７０４０個あるＬＥＤのうち、２０００番目から４０００番目のＬＥＤの補正値アドレスを横軸とし、８ビットすなわち２５６段階ある補正値を縦軸としている。図１２において、光量補正値データがジグザグ状になっているのは、第六の内部配線１８６における配線抵抗の影響による変動分が現れているためである。このように、従来にあっては、配線抵抗に起因する変動分が大きく、各ＬＥＤ自身に起因する補正値のレンジを広く確保するのが困難であった。なお、図１２に示す例では、ＬＥＤ  Ｌ１〜Ｌ１２８を具備するＳＬＥＤ６３において、その一方の端部側からＬＥＤ  Ｌ１〜Ｌ６４を、他方の端部側からＬ１２８〜Ｌ６５をそれぞれ駆動しており、例えば極大点から隣接する極大点までが略ＬＥＤ１２８個分となっている。
【００５４】
ここで、図１３(ａ)は、従来のＬＰＨにおける入力端からの配線長と電源電圧Ｖｃｃおよび光量補正値データとの関係を示している。従来のＬＰＨでは、電源電圧Ｖｃｃを一定にしていたため、各ＬＥＤ  Ｌ１〜Ｌ１２８における光量補正値は、入力端からの配線長に応じて単調増加する分と各ＬＥＤの微調整分とを含んでいた。したがって、配線長に応じて単調増加する分を見越して(含めて)各ＬＥＤの補正範囲を設定しなければならず、各ＬＥＤ個々の光量補正値については補正レンジを狭くとらざるを得なかった。
一方、図１３(ｂ)は、本実施の形態のＬＰＨ１４における入力端からの配線長と電源電圧Ｖｃｃおよび光量補正値データとの関係を示している。本実施の形態に係るＬＰＨ１４では、入力端からの配線長に応じて電源電圧Ｖｃｃを増加させているので、配線抵抗に起因する変動分は電源電圧Ｖｃｃの調整によりほぼ取り除かれている。したがって、各ＬＥＤ  Ｌ１〜Ｌ１２８における光量補正値は、略各ＬＥＤの微調整分だけを含めばよいことになり、その分各ＬＥＤ自身に対する補正値のレンジを広くとることが可能になる。したがって、各ＬＥＤの光量ばらつきが多少大きくなってしまった場合にも、光量補正によって調整することが可能となり、その結果、ＬＰＨ１４の歩留まりを向上させることができる。また、このような構成を採用することにより、光量補正値データの単位補正量(補正分解能)をより細かくすることができる。したがって、各ＬＥＤに対する高精度な光量補正を行うことが可能になる。
【００５５】
＜実施の形態２＞
本実施の形態は、実施の形態１と略同様であるが、電源電圧Ｖｃｃを可変するのに代えて、点灯信号ΦＩを供給する信号ライン１０７に設けられた駆動電流設定抵抗ＲＩＤの抵抗値を可変し、各ＬＥＤ  Ｌ１〜Ｌ１２８の駆動電流Ｉｎ(ｎ＝１〜１２８)を略一定に制御するようにしたものである。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。
【００５６】
ＳＬＥＤ６３を構成する各ＬＥＤ  Ｌｎに供給される駆動電流は、実施の形態１の(１)式に示したとおり、Ｉｎ＝(Ｖｃｃ−Ｖｓｒ)／(ＲＩＤ＋Ｒｘ×ｎ)である。この式より、
ＲＩＤ＝(Ｖｃｃ−Ｖｓｒ)／Ｉｎ−(Ｒｘ×ｎ)                            …(４)
が得られる。したがって、各ＬＥＤ  Ｌ１〜Ｌ１２８に供給すべき駆動電流の大きさ(ノミナル駆動電流値)をＩｄとすると、
ＲＩＤ＝(Ｖｃｃ−Ｖｓｒ)／Ｉｄ−(Ｒｘ×ｎ)                            …(５)
となる。したがって、ＳＬＥＤ６３を構成するｎ番目のＬＥＤ  Ｌｎに対しては、上記(３)式の関係を満足するような駆動電流設定抵抗ＲＩＤを回路内に挿入すればよいことが理解される。そこで、本実施の形態では、複数の抵抗を並列接続して駆動電流設定抵抗ＲＩＤを構成するとともに、各抵抗の接続状態をスイッチによって変えることで、駆動電流設定抵抗ＲＩＤの抵抗値を可変している。
【００５７】
図１４は、本実施の形態における信号発生回路１００の構成を示すブロック図である。なお、ＳＬＥＤ６３の基本構成は、実施の形態１で説明したもの(図６参照)と同一である。そして、信号発生回路１００の構成は、基本的に実施の形態１で説明したものと略同じであるが、駆動電流設定抵抗ＲＩＤに設けられた複数のスイッチ(後述)を制御するスイッチ制御部１１７を備えている点が実施の形態１とは異なっている。このスイッチ制御部１１７には、タイミング信号発生部１１４からトリガ信号が入力されるとともに、基準クロック発生部１１６から基準クロックが入力されるようになっている。また、本実施の形態では、電源回路１０１として、３.３Ｖの定電圧を発生する３端子レギュレータが用いられており、電源電圧Ｖｃｃとして常時３.３Ｖを出力している点も実施の形態１とは異なっている。
【００５８】
図１５は、上記スイッチ制御部１１７および駆動電流設定抵抗ＲＩＤの詳細な構成を示した図である。駆動電流設定抵抗ＲＩＤは、並列接続される第一の抵抗Ｒａ、第二の抵抗Ｒｂ、第三の抵抗Ｒｃ、第四の抵抗Ｒｄを有している。ここで、第二の抵抗Ｒｂには第一のスイッチＳＷ１が、第三の抵抗Ｒｃには第二のスイッチＳＷ２が、第四の抵抗Ｒｄには第三のスイッチＳＷ３が、それぞれ直列に接続されている。これら第一のスイッチＳＷ１、第二のスイッチＳＷ２および第三のスイッチＳＷ３のオン・オフは、スイッチ制御部１１７によって制御されている。なお、第一の抵抗Ｒａには、スイッチが直列接続されておらず、常時点灯時間制御・駆動部１１８と接続されている。
【００５９】
図１６は、本実施の形態における点灯信号ΦＩ(ａ)、第一のスイッチＳＷ１(ｂ)、第二のスイッチＳＷ２(ｃ)、第三のスイッチＳＷ３(ｄ)のオン・オフ、駆動電流設定抵抗ＲＩＤの合計抵抗値(ＲＩＤ抵抗値)(ｅ)、各ＬＥＤ  Ｌ１〜Ｌ１２８に供給される駆動電流Ｉ(ｆ)、および各ＬＥＤ  Ｌ１〜Ｌ１２８の発光量(ｇ)の関係を説明するためのタイミングチャートである。なお、図１６では、ＳＬＥＤ６３を構成する全ＬＥＤ  Ｌ１〜Ｌ１２８を点灯する点灯信号ΦＩが出力されているものとする。また、１ライン点灯期間Ｔ１および点灯禁止期間Ｔ２については実施の形態１と同じである。
【００６０】
本実施の形態では、スイッチ制御部１１７が、タイミング信号発生部１１４からのトリガ信号および基準クロック発生部１１６からの基準クロックに基づき、第一のスイッチＳＷ１、第二のスイッチＳＷ２、第三のスイッチＳＷ３のオン・オフを制御する。これを具体的に説明すると、１ライン点灯期間Ｔ１の開始時においては、これら第一のスイッチＳＷ１、第二のスイッチＳＷ２、第三のスイッチＳＷ３をすべてオフに設定される。このため、ＲＩＤ抵抗値は第一の抵抗Ｒａの抵抗値のみで決まることになる。
【００６１】
次に、スイッチ制御部１１７は、ＳＬＥＤ６３を構成するＬＥＤ  Ｌ１〜Ｌ１２８のうち、最初の４分の１(この例ではＬ１〜Ｌ３２までの３２個)の点灯制御が終了した時点で、第一のスイッチＳＷ１をオンに設定する。なお、このとき、第二のスイッチＳＷ２および第三のスイッチＳＷ３はオフのままである。すると、ＲＩＤ抵抗値は第一の抵抗Ｒａと第二の抵抗Ｒｂとの並列合成抵抗値すなわちＲＩＤ＝(Ｒａ×Ｒｂ)／(Ｒａ＋Ｒｂ)となる。なお、このときのＲＩＤ抵抗値は、第一の抵抗Ｒａの抵抗値よりも小さな値となる。
【００６２】
次いで、スイッチ制御部１１７は、ＳＬＥＤ６３を構成するＬＥＤ  Ｌ１〜Ｌ１２８のうち、次の４分の１(この例ではＬ３３〜Ｌ６４までの３２個)の点灯制御が終了した時点で、第一のスイッチＳＷ１に加えて第二のスイッチＳＷ２をオンに設定する。なお、このとき、第三のスイッチＳＷ３はオフのままである。すると、ＲＩＤ抵抗値は第一の抵抗Ｒａ、第二の抵抗Ｒｂ、および第三の抵抗Ｒｃの並列合成抵抗値すなわちＲＩＤ＝(Ｒａ×Ｒｂ×Ｒｃ)／(Ｒａ＋Ｒｂ＋Ｒｃ)となる。なお、このときのＲＩＤ抵抗値は、第一の抵抗Ｒａおよび第二の抵抗Ｒｂの並列合成抵抗値よりも小さな値となる。
【００６３】
さらに、スイッチ制御部１１７は、ＳＬＥＤ６３を構成するＬＥＤ  Ｌ１〜Ｌ１２８のうち、さらに４分の１(この例ではＬ６５〜Ｌ９６までの３２個)の点灯制御が終了した時点で、第一のスイッチＳＷ１、第二のスイッチＳＷ２に加えて第三のスイッチＳＷ３をオンに設定する。なお、このとき、すべてのスイッチがオンになる。すると、ＲＩＤ抵抗値は第一の抵抗Ｒａ、第二の抵抗Ｒｂ、第三の抵抗Ｒｃ、および第四の抵抗Ｒｄの並列合成抵抗値すなわちＲＩＤ＝(Ｒａ×Ｒｂ×Ｒｃ×Ｒｄ)／(Ｒａ＋Ｒｂ＋Ｒｃ＋Ｒｄ)となる。なお、このときのＲＩＤ抵抗値は、第一の抵抗Ｒａ、第二の抵抗Ｒｂ、および第三の抵抗Ｒｃの並列合成抵抗値よりも小さな値となる。
【００６４】
そして、スイッチ制御部１１７は、ＳＬＥＤ６３を構成するＬＥＤ  Ｌ１〜Ｌ１２８のうち、最後の４分の１(この例ではＬ９７〜Ｌ１２８までの３２個)の点灯制御が終了した時点(１ライン点灯期間Ｔ１の終了時)で、第一のスイッチＳＷ１、第二のスイッチＳＷ２、および第三のスイッチＳＷ３のすべてをオフに設定する。その後、次の１ライン点灯期間Ｔ１が開始されると、同様の抵抗接続制御が実行されていくことになる。
【００６５】
このとき、第一の抵抗Ｒａ、第二の抵抗Ｒｂ、第三の抵抗Ｒｃ、および第四の抵抗Ｒｄの抵抗値を適宜選択しておくことで、各ＬＥＤ  Ｌ１〜Ｌ１２８に供給される駆動電流Iは、ＲＩＤ抵抗値が同一となる範囲内では時間の経過とともにわずかに低下していくものの、ノミナル駆動電流Ｉｄの近傍で略一定に制御されることになる。すると、各ＬＥＤ  Ｌ１〜Ｌ１２８の発光量は、若干三角波状にはなるものの、略一定と呼べるレベルを維持することができる。
【００６６】
以上説明したように、本実施の形態では、配線抵抗がＬＥＤ  Ｌ１〜Ｌ１２８の発光量に影響を及ぼす第六の内部配線１８６と直列に接続される駆動電流設定抵抗ＲＩＤの抵抗値を可変させるようにした。そして、第六の内部配線１８６における配線抵抗の増加に対応して、駆動電流設定抵抗ＲＩＤの抵抗値を低下させるように制御を行った。その結果、各ＬＥＤ  Ｌ１〜Ｌ１２８を点灯させる際に各ＬＥＤ  Ｌ１〜Ｌ１２８に供給される駆動電流Ｉのレベルを略一定にすることができる。これにより、ＳＬＥＤ６３を構成する各ＬＥＤ  Ｌ１〜Ｌ１２８を、取り付け位置によらず、略一定の光量で発光させることが可能になる。
【００６７】
なお、本実施の形態では、第一の抵抗Ｒａ、第二の抵抗Ｒｂ、第三の抵抗Ｒｃ、および第四の抵抗Ｒｄからなる四本の抵抗を並列接続して駆動電流設定抵抗ＲＩＤを構成していたが、これに限られるものではなく、さらに多くの抵抗を並列接続するようにしてもよい。このような構成を採用することにより、駆動電流Ｉをさらに一定の大きさに近づけることができる。また、第一の抵抗Ｒａ、第二の抵抗Ｒｂ、第三の抵抗Ｒｃ、および第四の抵抗Ｒｄに対し、コイル(インダクタンス)やコンデンサ(キャパシタンス)を直列接続するようにしてもよい。このような構成を採用した場合には、第一のスイッチＳＷ１、第二のスイッチＳＷ２、第三のスイッチＳＷ３のオン・オフする際の電流変化が穏やかになるという利点がある。
【００６８】
＜実施の形態３＞
本実施の形態は、実施の形態２と略同様であるが、実施の形態２では駆動電流設定抵抗ＲＩＤの抵抗値を階段状に変化させていたのに対し、本実施の形態では無段階で変化させている点が異なっている。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。
【００６９】
図１７は、本実施の形態における信号発生回路１００の構成を示すブロック図である。なお、ＳＬＥＤ６３の基本構成は、実施の形態１で説明したもの(図６参照)と同一である。そして、信号発生回路１００の構成は、基本的に実施の形態２で説明したものと略同じであるが、スイッチ制御部１１７に代えて駆動電流設定抵抗ＲＩＤの抵抗値を可変制御する抵抗制御部１１９を備えている点が実施の形態２とは異なっている。この抵抗制御部１１９には、タイミング信号発生部１１４からトリガ信号が入力されるとともに、基準クロック発生部１１６から基準クロックが入力されるようになっている。
【００７０】
図１８は、上記抵抗制御部１１９および駆動電流設定抵抗ＲＩＤの詳細な構成を示した図である。本実施の形態において、駆動電流設定抵抗ＲＩＤは、デジタル制御式ポテンショメータ１９０を有している。このデジタル制御式ポテンショメータ１９０としては、例えばアナログデバイセズ社製ＡＤ８４００が用いられる。これは、抵抗制御部１１９から入力されてくる制御信号に基づき、所定の抵抗値を設定する機能を有している。
【００７１】
図１９は、本実施の形態における点灯信号ΦＩ(ａ)、デジタル制御式ポテンショメータ１９０にて設定されるＲＩＤ抵抗値(ｂ)、各ＬＥＤ  Ｌ１〜Ｌ１２８に供給される駆動電流Ｉ(ｃ)、および各ＬＥＤ  Ｌ１〜Ｌ１２８の発光量(ｄ)の関係を説明するためのタイミングチャートである。また、１ライン点灯期間Ｔ１および点灯禁止期間Ｔ２については実施の形態１や２と同じである。
【００７２】
本実施の形態では、抵抗制御部１１９が、タイミング信号発生部１１４からのトリガ信号および基準クロック発生部１１６からの基準クロックに基づき、１ライン点灯期間Ｔ１の開始時においてＲＩＤ抵抗値＝ＲＨとなるようにデジタル制御式ポテンショメータ１９０を制御する。また、抵抗制御部１１９は、１ライン点灯期間Ｔ１の終了時においてＲＩＤ抵抗値＝ＲＬとなるようにデジタル制御式ポテンショメータ１９０を制御する。なお、ＲＨ＞ＲＬである。そして、抵抗制御部１１９は、１ライン点灯期間Ｔ１の開始時と終了時との間では、ＲＩＤ抵抗値をＲＨからＲＬまでリニアに減少させるよう、デジタル制御式ポテンショメータ１９０を制御している。ここで、ＲＨ＝(Ｖｃｃ−Ｖｓｒ)／Ｉｄ−Ｒｘであり、ＲＬ＝(Ｖｃｃ−Ｖｓｒ)／Ｉｄ−(１２８×Ｒｘ)である。これにより、ＳＬＥＤ６３を構成する各ＬＥＤ  Ｌ１〜Ｌ１２８を点灯させる際には、各ＬＥＤ  Ｌ１〜Ｌ１２８に対し、略ノミナル駆動電流Ｉｄに近い駆動電流Ｉが供給されることになる。
【００７３】
一方、１ライン点灯期間Ｔ１が終了し点灯禁止期間Ｔ２に入ると、抵抗制御部１１９は、デジタル制御式ポテンショメータ１９０の抵抗値をＲＬからＲＨへと戻す。ただし、抵抗値は瞬時に元に戻らないため、抵抗値がＲＨに戻るまでの間を点灯禁止期間Ｔ２とすることにより、次の１ライン点灯期間Ｔ１が開始される際には、ＬＥＤ  Ｌ１に対しノミナル駆動電流Ｉｄに近い駆動電流Ｉを供給することが可能となり、その光量を安定させることができる。
【００７４】
以上説明したように、本実施の形態では、実施の形態２と同様に、入力端からの距離(第六の内部配線１８６の配線抵抗)の増加に応じて駆動電流設定抵抗ＲＩＤの抵抗値(ＲＩＤ抵抗値)を減少させるようにした。その結果、ＳＬＥＤ６３を構成するすべてのＬＥＤ  Ｌ１〜Ｌ１２８に略同レベルの駆動電流Ｉを供給し、その結果すべてのＬＥＤ  Ｌ１〜Ｌ１２８を略同じ発光量で点灯させることができるようになった。特に、本実施の形態では、実施の形態２とは異なり、ＲＩＤ抵抗値をリニアに変化させることができる。したがって、各ＬＥＤ  Ｌ１〜Ｌ１２８に供給する駆動電流Ｉの大きさをさらにノミナル駆動電流Ｉｄに近づけることが可能である。その結果、本実施の形態では、取り付け位置によるＬＥＤ  Ｌ１〜Ｌ１２８の光量ムラをさらに抑制することができる。
【００７５】
また、実施の形態１〜３で説明したＬＰＨ１４では、電源電圧Ｖｃｃが従来用いられていた５.０Ｖと比較して３.３Ｖと低いため、配線抵抗に起因する光量ムラがより生じやすい状況にあるといえる。これに対し、実施の形態１〜３で説明した手法を用いることにより、ＳＬＥＤ６３を構成する各ＬＥＤ  Ｌ１〜Ｌ１２８に略一定の駆動電流を供給できるようになり、その結果配線抵抗に起因する光量ムラの発生を抑制することが可能になる。
【図面の簡単な説明】
【００７６】
【図１】本実施の形態が適用されたＬＥＤプリントヘッド(ＬＰＨ)を搭載した画像形成装置の全体構成を示した図である。
【図２】ＬＰＨの構成を示した図である。
【図３】ＬＥＤ回路基板の平面図である。
【図４】各ＳＬＥＤチップの連結部を説明する図である。
【図５】ＬＥＤ回路基板上に形成されている配線図を示した図である。
【図６】ＳＬＥＤの回路構成を説明する図である。
【図７】実施の形態１における信号発生回路の構成を示すブロック図である。
【図８】基準クロック発生部の構成を説明するブロック図である。
【図９】点灯時間制御・駆動部の構成を説明するブロック図である。
【図１０】画像形成動作におけるＬＰＨの駆動(点灯動作)を説明するためのタイミングチャートである。
【図１１】点灯信号、電源電圧、駆動電流、およびＬＥＤの発光量の関係を説明するためのタイミングチャートである。
【図１２】従来のＬＰＨにおける光量補正値データの一例を示す図である。
【図１３】(ａ)は従来のＬＰＨにおける入力端からの配線長と電源電圧および光量補正値データとの関係を示す図であり、(ｂ)は本実施の形態のＬＰＨにおける入力端からの配線長と電源電圧および光量補正値データとの関係を示す図である。
【図１４】実施の形態２における信号発生回路の構成を示すブロック図である。
【図１５】スイッチ制御部および駆動電流設定抵抗の構成を示した図である。
【図１６】点灯信号、第一、第二、第三のスイッチのオン・オフ、ＲＩＤ抵抗値、駆動電流、およびＬＥＤの発光量の関係を説明するためのタイミングチャートである。
【図１７】実施の形態３における信号発生回路の構成を示すブロック図である。
【図１８】抵抗制御部および駆動電流設定抵抗の構成を示した図である。
【図１９】点灯信号、ＲＩＤ抵抗値、駆動電流、およびＬＥＤの発光量の関係を説明するためのタイミングチャートである。
【符号の説明】
【００７７】
１…デジタルカラープリンタ、１０…画像形成プロセス部、３０…制御部、４０…ＩＰＳ(画像処理部)、６３…ＳＬＥＤ(自己走査型ＬＥＤアレイ)、１００…信号発生回路、１０１…電源回路、１０２…ＥＥＰＲＯＭ、１０４…レベルシフト回路、１８１…第一の内部配線、１８２…第二の内部配線、１８３…第三の内部配線、１８４…第四の内部配線、１８５…第五の内部配線、１８６…第六の内部配線、ΦＩ(ΦＩ１〜ΦＩ５８)…点灯信号、ＣＫ１(ＣＫ１_１〜ＣＫ１_６)…転送信号、ＣＫ２(ＣＫ２_１〜ＣＫ２_６)…転送信号、Ｓ１〜Ｓ１２８…サイリスタ、Ｌ１〜Ｌ１２８…ＬＥＤ、Ｄ１〜Ｄ１２８…ダイオード、Ｒ１〜Ｒ１２８…抵抗、ＲＩＤ…駆動電流設定抵抗、Ｖｃｃ…電源電圧
【図１】
2007098767.tif 000003
【図２】
2007098767.tif 000004
【図３】
2007098767.tif 000005
【図４】
2007098767.tif 000006
【図５】
2007098767.tif 000007
【図６】
2007098767.tif 000008
【図７】
2007098767.tif 000009
【図８】
2007098767.tif 000010
【図９】
2007098767.tif 000011
【図１０】
2007098767.tif 000012
【図１１】
2007098767.tif 000013
【図１２】
2007098767.tif 000014
【図１３】
2007098767.tif 000015
【図１４】
2007098767.tif 000016
【図１５】
2007098767.tif 000017
【図１６】
2007098767.tif 000018
【図１７】
2007098767.tif 000019
【図１８】
2007098767.tif 000020
【図１９】
2007098767.tif 000021