(57)【要約】【課題】  半導体装置に備えられるスパイラルインダクタの特性を向上させる。【解決手段】  半導体基板１と、該半導体基板１上に形成されるパシベーション膜２と、上記半導体基板１上に上記パシベーション膜２を介して形成されるスパイラルインダクタ配線４とを備える半導体装置であって、上記スパイラルインダクタ配線４が、層間絶縁層３の一方側に配置される第１配線層４１と、上記層間絶縁層３の他方側に配置される第２配線層４２と、上記第１配線層４１と上記第２配線層４２との各々に対して鈍角に接続される傾斜配線層４３とを有している。【選択図】              図２
2007103831.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、該半導体基板上に形成されるパシベーション膜と、前記半導体基板上に前記パシベーション膜を介して形成されるスパイラルインダクタ配線とを備える半導体装置であって、
前記スパイラルインダクタ配線が、層間絶縁層の一方側に配置される第１配線層と、前記層間絶縁層の他方側に配置される第２配線層と、前記第１配線層と前記第２配線層との各々に対して鈍角に接続される傾斜配線層とを有していることを特徴とする半導体装置。
【請求項２】
前記傾斜配線層は、前記樹脂層に形成された傾斜面に沿って形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記傾斜配線層は、１３５°以上の角度で前記第１配線層と前記第２配線層との各々に対して接続されていることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記層間絶縁層が樹脂層であることを特徴とする請求項１〜３いずれかに記載の半導体装置。
【請求項５】
前記スパイラルインダクタ配線の一端が外部接続用端子に接続されていることを特徴とする請求項１〜４いずれかに記載の半導体装置。
【請求項６】
前記スパイラルインダクタ配線のスパイラル部が形成される平面視領域の外部に前記外部接続用端子が配置されていることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記スパイラルインダクタ配線のスパイラル部が、第１配線層及び第２配線層のうち、前記半導体基板から相対的に離間している方によって形成されていることを特徴とする請求項１〜６いずれかに記載の半導体装置。
【請求項８】
半導体基板上にパシベーション膜を形成するパシベーション膜形成工程と、前記半導体基板上に前記パシベーション膜を介してスパイラルインダクタ配線を形成するスパイラルインダクタ配線形成工程とを有する半導体装置の製造方法であって、
前記スパイラルインダクタ配線形成工程は、
前記パシベーション膜を介して第１配線層を形成する第１配線層形成工程と、
層間絶縁層を形成する層間絶縁層形成工程と、
前記層間絶縁層をパターニングすることによって前記第１配線層の形成領域に対して鈍角に接続される傾斜面を形成するパターニング工程と、
前記傾斜面に沿って傾斜配線層を形成する傾斜配線層形成工程と、
前記層間絶縁層上に第２配線層を形成する第２配線層形成工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項９】
前記パターニング工程がフォトリソグラフィー工程を含み、前記フォトリソグラフィー工程の露光工程を調整することによって前記傾斜面の角度を調整することを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記傾斜配線層形成工程がスパッタ工程を有することを特徴とする請求項８または９記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯情報端末をはじめ、各種の携帯型電子機器の普及が著しい。このような電子機器においては、携帯性の向上や高機能化が強く求められる技術傾向にあることから、電子機器に実装される半導体装置においても、一層の小型、軽量、薄型化が要望されている。このような傾向、要望に対応するための半導体装置のパッケージ構造（封止構造）として、パッケージの外形寸法を集積回路が形成された半導体基板（半導体チップ）の寸法とほぼ等しくすることができるチップサイズパッケージ（Chip Size Package）が知られている。
【０００３】
このような電子機器の小型化が進む中で、さらなる小型化を実現するべく、半導体装置にインダクタ等を集積化することが提案されている。このように、半導体装置にスパイラルインダクタを形成することによって、半導体装置の実装基板にスパイラルインダクタ等を設置する必要がなくなり、実装基板を小型化することができるため、電子機器をさらに小型化することが可能となる。
【特許文献１】特開２００４−２６０２１７号公報
【特許文献２】特開２００２−１６４４６８号公報
【特許文献３】特開２００２−５７２９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述のように半導体装置にスパイラルインダクタを形成する場合には、スパイラルインダクタの端部配線を取り出す等のために、スパイラルインダクタ配線を少なくとも２層に亘って形成し、その一方にスパイラル部を形成する必要が生じる場合がある。
このような場合には、当然ながら、異なる層に形成された配線層を接続する必要があるため、コンタクトホール等の導電性の接続部を介して各層が接続されることとなる。
【０００５】
一般的に上述のような各層を接続するための導電性の接続部は、各配線層に対して直交する方向に接続される。
しかしながら、接続部が各配線層に対して直交して接続される場合には、スパイラルインダクタ配線としてのインピーダンスの不連続性が大きくなり、スパイラルインダクタの特性が劣化してしまう。
【０００６】
本発明は、上述する問題点に鑑みてなされたもので、半導体装置に備えられるスパイラルインダクタの特性を向上させることを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の半導体装置は、半導体基板と、該半導体基板上に形成されるパシベーション膜と、上記半導体基板上に上記パシベーション膜を介して形成されるスパイラルインダクタ配線とを備える半導体装置であって、上記スパイラルインダクタ配線が、層間絶縁層の一方側に配置される第１配線層と、上記層間絶縁層の他方側に配置される第２配線層と、上記第１配線層と上記第２配線層との各々に対して鈍角に接続される傾斜配線層とを有していることを特徴とする。
【０００８】
このような特徴を有する本発明の半導体装置によれば、スパイラルインダクタ配線の構成要素である傾斜配線層が、同じくスパイラルインダクタ配線の構成要素である第１配線層と第２配線層とに対して鈍角に接続される。
このため、接続部が各配線層に対して直交に接続されている場合と比較して、スパイラルインダクタ配線としてのインピーダンスの不連続性が小さくすることができる。
したがって、本発明の半導体装置によれば、半導体装置に備えられるスパイラルインダクタの特性を向上させることが可能となる。
【０００９】
また、本発明の半導体装置においては、上記傾斜配線層は、上記樹脂層に形成された傾斜面に沿って形成されているという構成を採用することができる。
このような構成を採用することによって、樹脂層に形成された傾斜面に沿って傾斜配線層を形成することによって、傾斜配線層を容易に各配線層に対して鈍角に接続することが可能となる。
【００１０】
また、本発明の半導体装置においては、上記傾斜配線層は、１３５°以上の角度で上記第１配線層と上記第２配線層との各々に対して接続されているという構成を採用することができる。
このような構成を採用することによって、スパイラルインダクタ配線としてのインピーダンスの不連続性を確実に小さくすることができ、より確実にスパイラルインダクタの特性を向上させることが可能となる。
【００１１】
また、本発明の半導体装置においては、上記層間絶縁層が樹脂層であるという構成を採用することができる。
このような構成を採用することによって、層間絶縁層を、半導体基板と、本発明の半導体装置が実装される実装基板との応力緩和層として用いることが可能となる。
【００１２】
また、本発明の半導体装置においては、具体的には、上記スパイラルインダクタ配線の一端が外部接続用端子に接続されているという構成を採用することができる。
また、上記スパイラルインダクタ配線のスパイラル部が形成される平面視領域の外部に上記外部接続用端子が配置されているという構成を採用することが好ましい。
このような構成を採用することによって、外部接続用端子と実装基板との接続信頼性を向上させることが可能となる。
【００１３】
また、本発明の半導体装置においては、上記スパイラルインダクタ配線のスパイラル部が、第１配線層及び第２配線層のうち、上記半導体基板から相対的に離間している方によって形成されているという構成を採用することができる。
このような構成を採用することによって、スパイラルインダクタ配線のスパイラル部と半導体基板との間に、層間絶縁層が存在することとなり、スパイラル部と半導体基板とをより離間させることができる。したがって、さらにスパイラルインダクタの特性を向上させることが可能となる。
【００１４】
次に、本発明の半導体装置の製造方法は、半導体基板上にパシベーション膜を形成するパシベーション膜形成工程と、上記半導体基板上に上記パシベーション膜を介してスパイラルインダクタ配線を形成するスパイラルインダクタ配線形成工程とを有する半導体装置の製造方法であって、上記スパイラルインダクタ配線形成工程は、上記パシベーション膜を介して第１配線層を形成する第１配線層形成工程と、層間絶縁層を形成する層間絶縁層形成工程と、上記層間絶縁層をパターニングすることによって上記第１配線層の形成領域に対して鈍角に接続される傾斜面を形成するパターニング工程と、上記傾斜面に沿って傾斜配線層を形成する傾斜配線層形成工程と、上記層間絶縁層上に第２配線層を形成する第２配線層形成工程と、を有することを特徴とする。
【００１５】
このような特徴を有する本発明の半導体装置の製造方法によれば、スパイラルインダクタ配線が、パシベーション膜を介して第１配線層を形成する第１配線層形成工程と、層間絶縁層を形成する層間絶縁層形成工程と、層間絶縁層をパターニングすることによって第１配線層に対して鈍角に接続される傾斜面を形成するパターニング工程と、傾斜面に沿って傾斜配線層を形成する傾斜配線層形成工程と、層間絶縁層上に第２配線層を形成する第２配線層形成工程と、によって形成される。
このため、傾斜配線層が、第１配線層と第２配線層とに対して鈍角に接続された半導体装置を製造することができる。このような構成を有する半導体装置は、接続部が各配線層に対して直交に接続されている場合と比較して、スパイラルインダクタ配線としてのインピーダンスの不連続性が小さくなり、スパイラルインダクタの特性が向上される。
したがって、本発明の半導体装置の製造方法によれば、スパイラルインダクタの特性が向上された半導体装置を製造することが可能となる。
【００１６】
また、本発明の半導体装置の製造方法においては、上記パターニング工程がフォトリソグラフィー工程を含み、上記フォトリソグラフィー工程の露光工程を調整することによって上記傾斜面の角度を調整するという構成を採用することができる。
このような構成を採用することによって、フォトリソグラフィー工程の露光工程を調整することによって容易に傾斜面の角度を調整することが可能となる。
【００１７】
また、本発明の半導体装置の製造方法においては、上記傾斜配線層形成工程がスパッタ工程を有するという構成を採用することができる。
本発明の半導体装置の製造方法においては、層間絶縁層に傾斜面が形成されているため、スパッタ工程における傾斜面への材料の着きまわりが向上する。  
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して、本発明に係る半導体装置及び半導体装置の製造方法の一実施形態について説明する。なお、以下の図面において、各部材を認識可能な大きさとするために、各部材の縮尺を適宜変更している。
【００１９】
（第１実施形態）
図１及び図２は、本実施形態の半導体装置の概略構成図であって、図１が平面図であり、図２が図１のＡ−Ａ線断面図である。
これらの図に示すように、本実施形態の半導体装置Ｓ１は、半導体基板１と、パシベーション膜２と、樹脂層３（層間絶縁層）と、スパイラルインダクタ配線４とを備えて構成されている。
【００２０】
半導体基板１としては、シリコン基板等が用いられ、本実施形態においては、２つの接続端子１１，１２が形成されている。接続端子１１，１２は、半導体基板１が半導体基板１の外部と接続されるための端子であり、アルミニウム等の導電性部材によって形成されている。
パシベーション膜２は、半導体基板１を外部の影響から保護するための膜であり、半導体基板１上に形成されている。なお、図２に示すように、パシベーション膜２には、半導体基板１の接続端子１１，１２が露出するような開口部が形成されている。
【００２１】
樹脂層３は、パシベーション膜２上あるいは後述するスパイラルインダクタ配線４の下層配線４１上に形成される絶縁層であり、例えば、ポリイミド等によって形成されている。また、樹脂層３は、本実施形態の半導体装置Ｓ１を実装基板した場合に、実装基板と半導体基板１との熱膨張係数の差に起因する応力が半導体装置Ｓ１に加わることを抑止する応力緩和層として機能する。
そして、本実施形態の半導体装置Ｓ１においては、図２に示すように、樹脂層３に傾斜面３１が形成されている。
【００２２】
スパイラルインダクタ配線４は、本実施形態の半導体装置Ｓ１において、半導体基板１の接続端子１１から接続端子１２に亘って配設される配線であり、図２に示すように、樹脂層３の下側に配設される下層配線４１（第１配線層）と、樹脂層３の上側に配設される上層配線４２（第２配線層）と、上述の樹脂層３の傾斜面３上に配設されるとともに下層配線４１と上層配線４２とを接続する傾斜配線４３（傾斜配線層）とを有して構成されている。そして、傾斜配線４３は、下層配線４１と上層配線４２との各々に対して鈍角に接続されている。
また、図１に示すように、本実施形態の半導体装置Ｓ１においては、スパイラルインダクタ配線４のうち、上層配線４２によってスパイラル部４４が形成されている。すなわち、本実施形態の半導体装置Ｓ１においては、下層配線４１及び上層配線４２のうち、半導体基板から相対的に離間している配線層によってスパイラル部４４が形成されている。
【００２３】
なお、図２に示すように、スパイラルインダクタ配線４の下側にスパッタ層６が存在するが、この層６は、スパイラルインダクタ配線４を形成する際に用いられるものである。
また、ソルダーレジスト層５は、絶縁性の材料からなる保護層であり、当該ソルダーレジスト等５によって、本実施形態の半導体装置Ｓ１が実装基板に実装される際の損傷を抑止することができる。
また、本実施形態の半導体装置Ｓ１は、はんだボール等からなる外部接続用端子（不図示）を備えており、この外部接続用端子を介して実装基板に実装される。
【００２４】
このような構成を有する本実施形態の半導体装置Ｓ１においては、スパイラルインダクタ配線４の傾斜配線４３が、同じくスパイラルインダクタ配線４の下層配線４１と上層配線４２との各々に対して鈍角に接続されている。つまり、図３の拡大図に示すように、下層配線４１の延在方向Ｌ１と傾斜配線４３の延在方向Ｌ３とが成す角度θ１と、上層配線４２の延在方向Ｌ２と傾斜配線４３の延在方向Ｌ３とが成す角度θ２とが鈍角となっている。このため、従来の半導体装置のように、下層配線４１と上層配線４２との各々に対して直角に接続される接続部を備える場合と比較して、スパイラルインダクタ配線としてのインピーダンスの不連続性が小さくなる。したがって、本実施形態の半導体装置Ｓ１によれば、半導体装置に備えられるスパイラルインダクタの特性を向上させることが可能となる。
【００２５】
なお、スパイラルインダクタにおいては、スパイラル部を形成する際に、スパイラルインダクタ配線を一周当たり正八角形以上にすることによって、スパイラルインダクタ配線を円形にした場合と略同一の特性が得られることが知られている。つまり、正八角形の一角である１３５°以上の角度で異なる方向に延在する配線が接続されている場合には、インピーダンスの不連続性をより減少できるものと考えられる。
したがって、本実施形態の半導体装置Ｓ１においても、スパイラルインダクタの特性をさらに向上させるためには、傾斜配線４３が、下層配線４１と上層配線４２との各々に対して１３５°以上の角度で接続していることが好ましい。
【００２６】
本実施形態の半導体装置Ｓ１においては、下層配線４１及び上層配線４２のうち、半導体基板から相対的に離間している配線層である上層配線４２によってスパイラル部４４が形成されている。このため、スパイラルインダクタ配線４のスパイラル部４４と半導体基板１との間に、樹脂層３が存在することとなり、スパイラル部４４と半導体基板１とをより離間させることができる。したがって、さらにスパイラルインダクタの特性を向上させることが可能となる。
【００２７】
次に、本実施形態の半導体装置Ｓ１の製造方法について説明する。
【００２８】
まず、図４に示すように、接続端子１１，１２が形成された半導体基板１上に、接続端子１１，１２が露出する開口部を有するパシベーション膜２を形成する（パシベーション膜形成工程）。
続いて、図５に示すように、パシベーション膜２が形成された半導体基板１上の全面に銅からなるスパッタ層６をスパッタ工程によって形成する。
【００２９】
そして、図６に示すように、メッキレジスト７をスピンコート法等によって半導体基板１上の全面に形成し、その後、図７に示すように、メッキレジスト７をパターニングすることによって、スパイラルインダクタ配線４の下層配線４１の形成領域に応じたメッキレジスト７を除去する。なお、本実施形態において、スパイラルインダクタ配線４の下層配線４１の形成領域は、図７に示すように、接続端子１２から半導体基板１の中央部までである。
その後、図８に示すように、メッキレジスト７が除去された部位にメッキ法によって下層配線４１を形成する。さらに、残ったメッキレジスト７を除去する。そして、残ったメッキレジスト７を除去した後に、露出したスパッタ層６をエッチングすることによって除去する。この結果、図９及び図１０（平面図）に示すように、下層配線４１が半導体基板１上に形成される（第１配線形成工程）。
【００３０】
続いて、半導体基板１上に樹脂層３を形成し（層間絶縁層形成工程）、図１１及び図１２（平面図）に示すように、樹脂層３をパターニングすることによって、下層配線４１（第１配線形成領域）に対して鈍角に接続される傾斜面３１が形成される（パターニング工程）。
なお、樹脂層３をパターニングする場合には、フォトリソグラフィー工程を用いることができる。このように樹脂層３をパターニングする際にフォトリソグラフィー工程を用いる場合には、フォトリソグラフィー工程の露光工程を調節（具体的には、露光条件を調整）することによって、容易に傾斜面３１を形成することができる。例えば、樹脂層３がポリイミドから形成されている場合には、露光工程を調節することによって、下層配線４１に対して１１０〜１２０°の角度で接続される傾斜面を容易に形成することができる。
傾斜面３１が下層配線４１に対して接続される角度は、傾斜面３１に沿って形成されることとなる傾斜配線４３と下層配線４１との接続角度及び傾斜配線４３と上層配線４２との接続角度と等しい。このため、上述したように、スパイラルインダクタの特性をさらに向上させるためには、傾斜配線４３が下層配線４１及び上層配線４２の各々に対して１３５°以上の角度で接続されていることが好ましく、一方、傾斜面３１の形成を容易化するためには、傾斜面３１が下層配線４１に接続される角度を、樹脂層３が形成されている材料に応じた角度とすることが好ましい。
【００３１】
次に、樹脂層３の傾斜面３１に対して傾斜配線４３及び上層配線４２を形成する（傾斜配線形成工程及び第２配線形成工程）。
具体的には、図１３に示すように、傾斜面３１を有する樹脂層３が形成された半導体基板１上に再び銅からなるスパッタ層６をスパッタ法によって形成する。そして、図１４に示すように、再びメッキレジスト７をスピンコート法等によって半導体基板１上の全面に形成し、その後、図１５に示すように、メッキレジスト７をパターニングすることによって、スパイラルインダクタ配線４の上層配線４２及び傾斜配線４３の形成領域に応じたメッキレジスト７を除去する。なお、本実施形態において、スパイラルインダクタ配線４の上層配線４２の形成領域は、図１５に示すように、接続端子１１から半導体基板１の中央部までである。
その後、図１６に示すように、メッキレジスト７が除去された部位にメッキ法によって上層配線４２及び傾斜配線４３を形成する。さらに、図１７に示すように、残ったメッキレジスト７を除去する。そして、残ったメッキレジスト７を除去した後に、図１８に示すように、露出したスパッタ層６をエッチングすることによって除去する。
最後に、ソルダーレジスト５を半導体基板１上に形成し、さらに不図示の外部接続用端子を配置することによって、図１及び図２に示した本実施形態の半導体装置Ｓ１が完成する。
【００３２】
なお、本実施形態においては、図５に示すスパッタ層６を形成する工程から図１８に示す露出したスパッタ層６をエッチングする工程までが本発明におけるスパイラルインダクタ配線形成工程に対応する。
【００３３】
このような本実施形態の半導体装置の製造方法によれば、傾斜配線層４３が、下層配線４１と上層配線４２との各々に対して鈍角に接続された半導体装置Ｓ１を製造することができる。このような構成を有する半導体装置Ｓ１は、接続部が各配線層４１，４２に対して直交に接続されている場合と比較して、スパイラルインダクタ配線としてのインピーダンスの不連続性が小さくなり、スパイラルインダクタの特性が向上される。
したがって、本実施形態の半導体装置の製造方法によれば、スパイラルインダクタの特性が向上された半導体装置Ｓ１を製造することが可能となる。
【００３４】
また、本実施形態の半導体装置の製造方法においては、樹脂層３の傾斜面３１が半導体基板面の垂直方向に対して傾いた面とされている。このため、本実施形態のように、傾斜配線４３を形成する工程に、スパッタ工程が含まれている場合には、スパッタ工程における材料の着きまわりを向上させることが可能となる。
【００３５】
（第２実施形態）
次に、本発明の第２実施形態について説明する。なお、本第２実施形態の説明において、上記第１実施形態と同様の部分については、その説明を省略あるいは簡略化する。
【００３６】
図１９及び図２０は、本実施形態の半導体装置Ｓ２の概略構成図であって、図１９が平面図であり、図２０が図１９のＢ−Ｂ線断面図である。
これらの図に示すように、本実施形態の半導体装置Ｓ２においては、スパイラルインダクタ配線４の一方側の端部が半導体基板１の接続端子１３に接続されており、他方側の端部が外部接続用端子であるはんだボール１０と樹脂層３の上側で接続されている。そして、本実施形態においても、上記第１実施形態と同様に、スパイラルインダクタ配線４の傾斜配線４３が、スパイラルインダクタ配線４の下層配線４１と上層配線４２との各々に対して鈍角に接続されている。したがって、本実施形態の半導体装置Ｓ２によれば、半導体装置に備えられるスパイラルインダクタの特性を向上させることが可能となる。
【００３７】
なお、本実施形態においては、説明の便宜上、図１９に示すように、スパイラルインダクタ配線４のスパイラル部４４が形成される平面視領域の内部にはんだボール１０が配置されている。しかしながら、上記スパイラルインダクタ配線４のスパイラル部４４が形成される平面視領域の外部にはんだボール１０が配置されていることが好ましい。これによって、はんだボール１０と実装基板との接続信頼性を向上させることが可能となる。
【００３８】
次に、本実施形態の半導体装置Ｓ２の製造方法について説明する。
【００３９】
まず、図２１に示すように、接続端子１３が形成された半導体基板１上に、接続端子１３が露出する開口部を有するパシベーション膜２を形成し（パシベーション膜形成工程）、さらに樹脂層３を形成してパターニングすることによって、傾斜面３１を形成する（パターニング工程）。
なお、本実施形態の半導体装置の製造方法においても、上記第１実施形態の半導体装置の製造方法と同様に、樹脂層３をパターニングする際にフォトリソグラフィー工程を用い、その露光工程を調節することによって、傾斜面３１の傾斜角度を調整することができる。
【００４０】
続いて、図２２に示すように、傾斜面３１を有する樹脂層３が形成された半導体基板１上に銅からなるスパッタ層６をスパッタ法によって形成する。そして、図２３に示すように、メッキレジスト７をスピンコート法等によって半導体基板１上の全面に形成し、その後、図２４に示すように、メッキレジスト７をパターニングすることによって、スパイラルインダクタ配線４の形成領域に応じたメッキレジスト７を除去する。
その後、図２５に示すように、メッキレジスト７が除去された部位にメッキ法によって上層配線４２及び傾斜配線４３を形成する。さらに、図２６に示すように、残ったメッキレジスト７を除去する。そして、残ったメッキレジスト７を除去した後に、図２７に示すように、露出したスパッタ層６をエッチングすることによって除去する。
そして、図２８に示すように、ソルダーレジスト５を半導体基板１上に形成してオアターニングし、さらにはんだボール１０を配置することによって、図１９及び図２０に示した本実施形態の半導体装置Ｓ１が完成する。
【００４１】
なお、本実施形態においては、図２２に示すスパッタ層６を形成する工程から図２７に示す露出したスパッタ層６をエッチングする工程までが本発明におけるスパイラルインダクタ配線形成工程に対応し、スパイラルインダクタ配線４の下層配線４１と上層配線４２と傾斜配線４３とが同一工程で形成されている。
【００４２】
このような本実施形態の半導体装置の製造方法においても、傾斜配線層４３が、下層配線４１と上層配線４２との各々に対して鈍角に接続された半導体装置Ｓ２を製造することができる。このような構成を有する半導体装置Ｓ２は、接続部が各配線層４１，４２に対して直交に接続されている場合と比較して、スパイラルインダクタ配線としてのインピーダンスの不連続性が小さくなり、スパイラルインダクタの特性が向上される。
したがって、本実施形態の半導体装置の製造方法によれば、スパイラルインダクタの特性が向上された半導体装置Ｓ２を製造することが可能となる。
【００４３】
以上、添付図面を参照しながら本発明に係る半導体装置及び半導体装置の製造方法の好適な実施形態について説明したが、本発明は上記実施形態に限定されないことは言うまでもない。上述した実施形態において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【００４４】
例えば、上記実施形態においては、スパイラルインダクタの特性をさらに向上させるべく、半導体基板から相対的に離間している配線層である上層配線４２によってスパイラル部４４を形成した。しかしながら、本発明はこれに限定されるものではなく、下層配線４１によってスパイラル部４４を形成することもできる。
また、上記実施形態においては、スパイラルインダクタ配線４が２層に亘って形成された構成を示したが、本発明はこれに限定されるものではなく、スパイラルインダクタ配線４がさらに複数層に亘って形成される構成としても良い。
なお、いずれの場合であっても、異なる層に形成されるスパイラルインダクタ配線の一部同士を接続する接続部が、各層の配線に鈍角に接続される傾斜配線として構成される。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１実施形態である半導体装置の概略構成を示した平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】本発明の第１実施形態である半導体装置の部分拡大図である。
【図４】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図５】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図６】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図７】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図８】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図９】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図１０】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図１１】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図１２】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図１３】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図１４】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図１５】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図１６】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図１７】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図１８】本発明の第１実施形態である半導体装置の製造方法を説明するための説明図である。
【図１９】本発明の第２実施形態である半導体装置の概略構成を示す平面図である。
【図２０】図１９のＢ−Ｂ線断面図である。
【図２１】本発明の第２実施形態である半導体装置の製造方法を説明するための説明図である。
【図２２】本発明の第２実施形態である半導体装置の製造方法を説明するための説明図である。
【図２３】本発明の第２実施形態である半導体装置の製造方法を説明するための説明図である。
【図２４】本発明の第２実施形態である半導体装置の製造方法を説明するための説明図である。
【図２５】本発明の第２実施形態である半導体装置の製造方法を説明するための説明図である。
【図２６】本発明の第２実施形態である半導体装置の製造方法を説明するための説明図である。
【図２７】本発明の第２実施形態である半導体装置の製造方法を説明するための説明図である。
【図２８】本発明の第２実施形態である半導体装置の製造方法を説明するための説明図である。
【符号の説明】
【００４６】
Ｓ１，Ｓ２……半導体装置、１……半導体基板、２……パシベーション膜、３……樹脂層（層間絶縁膜）、３１……傾斜面、４……スパイラルインダクタ配線、４１……下層配線（第１配線層）、４２……上層配線（第２配線層）、４３……傾斜配線層、４４……スパイラル部
【図１】
2007103831.tif 000003
【図２】
2007103831.tif 000004
【図３】
2007103831.tif 000005
【図４】
2007103831.tif 000006
【図５】
2007103831.tif 000007
【図６】
2007103831.tif 000008
【図７】
2007103831.tif 000009
【図８】
2007103831.tif 000010
【図９】
2007103831.tif 000011
【図１０】
2007103831.tif 000012
【図１１】
2007103831.tif 000013
【図１２】
2007103831.tif 000014
【図１３】
2007103831.tif 000015
【図１４】
2007103831.tif 000016
【図１５】
2007103831.tif 000017
【図１６】
2007103831.tif 000018
【図１７】
2007103831.tif 000019
【図１８】
2007103831.tif 000020
【図１９】
2007103831.tif 000021
【図２０】
2007103831.tif 000022
【図２１】
2007103831.tif 000023
【図２２】
2007103831.tif 000024
【図２３】
2007103831.tif 000025
【図２４】
2007103831.tif 000026
【図２５】
2007103831.tif 000027
【図２６】
2007103831.tif 000028
【図２７】
2007103831.tif 000029
【図２８】
2007103831.tif 000030