(57)【要約】【課題】ＤＣ−ＤＣコンバータの出力電圧の安定性を向上させる。【解決手段】リアクトル電流指令値を、微分演算子ｓおよびローパスフィルタＨ（ｓ）から構成されるｓ×Ｈ（ｓ）なる伝達特性を有するハイパスフィルタに入力して得られる結果に対して、リアクトルのインダクタンス値を乗じて得られる値を、ＤＣ−ＤＣコンバータの入力電圧から減算し、減算して得られる結果をＤＣ−ＤＣコンバータの出力電圧で除算して、除算結果をＤＣ−ＤＣコンバータ内に設けられているスイッチング素子のオン／オフを制御するデューティー指令値とする。【選択図】図２
2007097392.tif 000002
【特許請求の範囲】
【請求項１】
リアクトルおよびスイッチング素子を少なくとも備えたＤＣ−ＤＣコンバータの制御装置において、
ＤＣ−ＤＣコンバータの入力電圧を検出する入力電圧検出手段と、
ＤＣ−ＤＣコンバータの出力電圧を検出する出力電圧検出手段と、
微分演算子ｓおよびローパスフィルタＨ（ｓ）から構成されるｓ×Ｈ（ｓ）なる伝達特性を有するハイパスフィルタと、
リアクトル電流指令値を前記ハイパスフィルタに入力して得られる結果に対して、リアクトルのインダクタンス値を乗ずる乗算手段と、
前記入力電圧検出手段によって検出された入力電圧から、前記乗算手段による乗算結果を減算する減算手段と、
前記減算手段による減算結果を前記出力電圧検出手段によって検出された出力電圧で除算し、除算結果を前記スイッチング素子のオン／オフを制御するデューティー指令値とする除算手段とを備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータの制御装置において、
前記リアクトル電流指令値に基づいて、前記リアクトルに流れる電流値を推定するリアクトル電流推定手段と、
前記リアクトルに流れる電流を検出するリアクトル電流検出手段と、
前記リアクトル電流推定手段によって推定されたリアクトル電流推定値、および、前記リアクトル電流検出手段によって検出されたリアクトル電流の偏差に基づいて、前記デューティー指令値の補正値を求める補正値演算手段と、
前記除算手段によって求められたデューティー指令値を、前記補正値演算手段によって求められた補正値に基づいて補正するデューティー指令値補正手段とをさらに備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項３】
請求項１に記載のＤＣ−ＤＣコンバータの制御装置において、
前記リアクトル電流指令値に基づいて、前記リアクトルに流れる電流値を推定するリアクトル電流推定手段と、
前記リアクトルに流れる電流を検出するリアクトル電流検出手段と、
前記リアクトル電流推定手段によって推定されたリアクトル電流推定値、および、前記リアクトル電流検出手段によって検出されたリアクトル電流の偏差をゼロにするための補正値を求める補正値演算手段とをさらに備え、
前記除算手段は、前記減算手段による減算結果から、前記補正値演算手段によって求められる補正値を減算した値を、前記出力電圧検出手段によって検出された出力電圧で除算し、除算結果を前記デューティー指令値とすることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項４】
請求項１に記載のＤＣ−ＤＣコンバータの制御装置において、
ＤＣ−ＤＣコンバータの出力電圧指令値、および、前記出力電圧検出手段によって検出されるＤＣ−ＤＣコンバータの出力電圧の偏差をゼロにするための補正値を求める補正値演算手段と、
前記除算手段によって求められたデューティー指令値を、前記補正値演算手段によって求められた補正値に基づいて補正するデューティー指令値補正手段とをさらに備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項５】
請求項１に記載のＤＣ−ＤＣコンバータの制御装置において、
ＤＣ−ＤＣコンバータの出力電圧指令値、および、前記出力電圧検出手段によって検出されるＤＣ−ＤＣコンバータの出力電圧の偏差をゼロにするための補正値を求める補正値演算手段をさらに備え、
前記除算手段は、前記減算手段による減算結果から、前記補正値演算手段によって求められる補正値を減算した値を、前記出力電圧検出手段によって検出された出力電圧で除算し、除算結果を前記デューティー指令値とすることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項６】
リアクトルおよびスイッチング素子を少なくとも備えたＤＣ−ＤＣコンバータの制御装置において、
ＤＣ−ＤＣコンバータの入力電圧を検出する入力電圧検出手段と、
ＤＣ−ＤＣコンバータの出力電圧を検出する出力電圧検出手段と、
ＤＣ−ＤＣコンバータの出力電圧指令値から、前記出力電圧検出手段によって検出された出力電圧を減算する第１の減算手段と、
ローパスフィルタＨ（ｓ）と、
前記第１の減算手段による減算結果に対して、所定の比例係数を乗ずる第１の乗算手段と、
前記第１の減算手段による減算結果に対して、所定の積分係数を乗ずる第２の乗算手段と、
微分演算子ｓおよびローパスフィルタＨ（ｓ）から構成されるｓ×Ｈ（ｓ）なる伝達特性を有するハイパスフィルタと、
前記第１の乗算手段による乗算結果を前記ハイパスフィルタに入力して得られる結果と、前記第２の乗算手段による乗算結果を前記ローパスフィルタに入力して得られる結果とを加算する加算手段と、
前記加算手段による加算結果に対して、リアクトルのインダクタンス値を乗ずる第３の乗算手段と、
前記入力電圧検出手段によって検出された入力電圧から、前記第３の乗算手段による乗算結果を減算する第２の減算手段と、
前記第２の減算手段による減算結果を前記出力電圧検出手段によって検出された出力電圧で除算し、除算結果を前記スイッチング素子のオン／オフを制御するデューティー指令値とする除算手段とを備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項７】
請求項６に記載のＤＣ−ＤＣコンバータの制御装置において、
前記第１の乗算手段による乗算結果、および、前記第２の乗算手段による乗算結果に基づいて、リアクトルに流れる電流値を推定するリアクトル電流推定手段と、
前記リアクトルに流れる電流を検出するリアクトル電流検出手段と、
前記リアクトル電流推定手段によって推定されたリアクトル電流推定値、および、前記リアクトル電流検出手段によって検出されたリアクトル電流の偏差に基づいて、前記デューティー指令値の補正値を求める補正値演算手段と、
前記除算手段によって求められたデューティー指令値を、前記補正値演算手段によって求められた補正値に基づいて補正するデューティー指令値補正手段とをさらに備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項８】
請求項６に記載のＤＣ−ＤＣコンバータの制御装置において、
前記リアクトル電流指令値に基づいて、前記リアクトルに流れる電流値を推定するリアクトル電流推定手段と、
前記リアクトルに流れる電流を検出するリアクトル電流検出手段と、
前記リアクトル電流推定手段によって推定されたリアクトル電流推定値、および、前記リアクトル電流検出手段によって検出されたリアクトル電流の偏差をゼロにするための補正値を求める補正値演算手段とをさらに備え、
前記除算手段は、前記第２の減算手段による減算結果から、前記補正値演算手段によって求められる補正値を減算した値を、前記出力電圧検出手段によって検出された出力電圧で除算し、除算結果を前記デューティー指令値とすることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項９】
請求項７または請求項８に記載のＤＣ−ＤＣコンバータの制御装置において、
前記リアクトル電流推定手段は、前記第１の乗算手段による乗算結果をローパスフィルタＨ（ｓ）に入力して得られる結果と、前記第２の乗算手段による乗算結果を積分器およびローパスフィルタに入力して得られる結果とを加算することにより、前記リアクトル電流推定値を求めることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項１０】
請求項６に記載のＤＣ−ＤＣコンバータの制御装置において、
ＤＣ−ＤＣコンバータの出力電圧指令値、および、前記出力電圧検出手段によって検出されるＤＣ−ＤＣコンバータの出力電圧の偏差をゼロにするための補正値を求める補正値演算手段と、
前記除算手段によって求められたデューティー指令値を、前記補正値演算手段によって求められた補正値に基づいて補正するデューティー指令値補正手段とをさらに備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項１１】
請求項６に記載のＤＣ−ＤＣコンバータの制御装置において、
ＤＣ−ＤＣコンバータの出力電圧指令値、および、前記出力電圧検出手段によって検出されるＤＣ−ＤＣコンバータの出力電圧の偏差をゼロにするための補正値を求める補正値演算手段をさらに備え、
前記除算手段は、前記第２の減算手段による減算結果から前記補正値演算手段によって求められる補正値を減算した値を、前記出力電圧検出手段によって検出された出力電圧で除算し、除算結果を前記デューティー指令値とすることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項１２】
リアクトルおよびスイッチング素子を少なくとも備えたＤＣ−ＤＣコンバータの制御装置において、
ＤＣ−ＤＣコンバータの入力電圧を検出する入力電圧検出手段と、
ＤＣ−ＤＣコンバータの出力電圧を検出する出力電圧検出手段と、
ＤＣ−ＤＣコンバータの出力電圧指令値から、前記出力電圧検出手段によって検出された出力電圧を減算する第１の減算手段と、
前記第１の減算手段による減算結果に対して、所定の比例係数を乗ずる第１の乗算手段と、
前記第１の減算手段による減算結果に対して、所定の積分係数を乗ずる第２の乗算手段と、
微分演算子ｓおよびローパスフィルタＨ（ｓ）から構成されるｓ×Ｈ（ｓ）なる伝達特性を有するハイパスフィルタと、
前記第１の乗算手段による乗算結果を前記ハイパスフィルタに入力して得られる結果と、前記第２の乗算手段による乗算結果とを加算する加算手段と、
前記加算手段による加算結果に対して、リアクトルのインダクタンス値を乗ずる第３の乗算手段と、
前記入力電圧検出手段によって検出された入力電圧から、前記第３の乗算手段による乗算結果を減算する第２の減算手段と、
前記第２の減算手段による減算結果を前記出力電圧検出手段によって検出された出力電圧で除算し、除算結果を前記スイッチング素子のオン／オフを制御するデューティー指令値とする除算手段とを備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項１３】
請求項１２に記載のＤＣ−ＤＣコンバータの制御装置において、
前記第１の乗算手段による乗算結果、および、前記第２の乗算手段による乗算結果に基づいて、リアクトルに流れる電流値を推定するリアクトル電流推定手段と、
前記リアクトルに流れる電流を検出するリアクトル電流検出手段と、
前記リアクトル電流推定手段によって推定されたリアクトル電流推定値、および、前記リアクトル電流検出手段によって検出されたリアクトル電流の偏差に基づいて、前記デューティー指令値の補正値を求める補正値演算手段と、
前記除算手段によって求められたデューティー指令値を、前記補正値演算手段によって求められた補正値に基づいて補正するデューティー指令値補正手段とをさらに備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項１４】
請求項１２に記載のＤＣ−ＤＣコンバータの制御装置において、
前記リアクトル電流指令値に基づいて、前記リアクトルに流れる電流値を推定するリアクトル電流推定手段と、
前記リアクトルに流れる電流を検出するリアクトル電流検出手段と、
前記リアクトル電流推定手段によって推定されたリアクトル電流推定値、および、前記リアクトル電流検出手段によって検出されたリアクトル電流の偏差をゼロにするための補正値を求める補正値演算手段とをさらに備え、
前記除算手段は、前記第２の減算手段による減算結果から前記補正値演算手段によって求められる補正値を減算した値を、前記出力電圧検出手段によって検出された出力電圧で除算し、除算結果を前記デューティー指令値とすることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項１５】
請求項１３または請求項１４に記載のＤＣ−ＤＣコンバータの制御装置において、
前記リアクトル電流推定手段は、前記第１の乗算手段による乗算結果をローパスフィルタＨ（ｓ）に入力して得られる結果と、前記第２の乗算手段による乗算結果を積分器に入力して得られる結果とを加算することにより、前記リアクトル電流推定値を求めることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項１６】
請求項１３または請求項１４に記載のＤＣ−ＤＣコンバータの制御装置において、
前記リアクトル電流推定手段は、前記第１の乗算手段による乗算結果と、前記第２の乗算手段による乗算結果を積分器に入力して得られる結果とを加算することにより、前記リアクトル電流推定値を求めることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項１７】
請求項１２に記載のＤＣ−ＤＣコンバータの制御装置において、
ＤＣ−ＤＣコンバータの出力電圧指令値、および、前記出力電圧検出手段によって検出されるＤＣ−ＤＣコンバータの出力電圧の偏差をゼロにするための補正値を求める補正値演算手段と、
前記除算手段によって求められたデューティー指令値を、前記補正値演算手段によって求められた補正値に基づいて補正するデューティー指令値補正手段とをさらに備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項１８】
請求項１２に記載のＤＣ−ＤＣコンバータの制御装置において、
ＤＣ−ＤＣコンバータの出力電圧指令値、および、前記出力電圧検出手段によって検出されるＤＣ−ＤＣコンバータの出力電圧の偏差をゼロにするための補正値を求める補正値演算手段をさらに備え、
前記除算手段は、前記第２の減算手段による減算結果から前記補正値演算手段によって求められる補正値を減算した値を、前記出力電圧検出手段によって検出された出力電圧で除算し、除算結果を前記デューティー指令値とすることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項１９】
請求項２，３，７，８，１３，１４，１５，１６のいずれか一項に記載のＤＣ−ＤＣコンバータの制御装置において、
前記リアクトル電流推定手段によって推定されるリアクトル電流推定値を所定タイミング遅らせてから、前記補正値演算手段に入力する遅延手段をさらに備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項２０】
請求項４，５，１０，１１，１７，１８のいずれか一項に記載のＤＣ−ＤＣコンバータの制御装置において、
前記補正値演算手段は、ＤＣ−ＤＣコンバータの出力電圧指令値、および、前記出力電圧検出手段によって検出されるＤＣ−ＤＣコンバータの出力電圧の偏差に対して、所定の積分定数を乗ずる積分定数乗算手段と、前記積分定数乗算手段による乗算結果を積分する積分手段とを少なくとも備えることを特徴とするＤＣ−ＤＣコンバータの制御装置。
【請求項２１】
請求項１から請求項２０のいずれか一項に記載のＤＣ−ＤＣコンバータの制御装置において、
前記除算手段は、前記出力電圧検出手段によって検出された出力電圧の代わりに、ＤＣ−ＤＣコンバータの出力電圧指令値を用いて、除算演算を行うことを特徴とするＤＣ−ＤＣコンバータの制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータの制御装置に関する。
【背景技術】
【０００２】
従来、ＤＣ−ＤＣコンバータの制御装置において、出力電圧指令値と、出力電圧の検出値との偏差を求め、求めた偏差に対してＰＩ制御を施すことにより、ＤＣ−ＤＣコンバータの出力電圧値を電圧指令値に一致させる技術が知られている（非特許文献１参照）。
【０００３】
【非特許文献１】電流可逆チョッパ付きＰＷＭインバータの直流電圧制御特性の改善  平成１３年電気学会全国大会
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術では、ＤＣ−ＤＣコンバータ内に設けられているリアクトルのインダクタンス値の変動等の影響を受けないようにＰＩ制御の制御定数を設定するので、ＤＣ−ＤＣコンバータの出力電圧の安定性が低下するという問題がある。
【課題を解決するための手段】
【０００５】
（１）本発明によるＤＣ−ＤＣコンバータの制御装置は、ＤＣ−ＤＣコンバータの入力電圧を検出する入力電圧検出手段と、ＤＣ−ＤＣコンバータの出力電圧を検出する出力電圧検出手段と、微分演算子ｓおよびローパスフィルタＨ（ｓ）から構成されるｓ×Ｈ（ｓ）なる伝達特性を有するハイパスフィルタと、リアクトル電流指令値をハイパスフィルタに入力して得られる結果に対して、リアクトルのインダクタンス値を乗ずる乗算手段と、入力電圧検出手段によって検出された入力電圧から、乗算手段による乗算結果を減算する減算手段と、減算手段による減算結果を出力電圧検出手段によって検出された出力電圧で除算し、除算結果をスイッチング素子のオン／オフを制御するデューティー指令値とする除算手段とを備えることを特徴とする。
（２）本発明によるＤＣ−ＤＣコンバータの制御装置は、ＤＣ−ＤＣコンバータの入力電圧を検出する入力電圧検出手段と、ＤＣ−ＤＣコンバータの出力電圧を検出する出力電圧検出手段と、ＤＣ−ＤＣコンバータの出力電圧指令値から、出力電圧検出手段によって検出された出力電圧を減算する第１の減算手段と、ローパスフィルタＨ（ｓ）と、第１の減算手段による減算結果に対して、所定の比例係数を乗ずる第１の乗算手段と、第１の減算手段による減算結果に対して、所定の積分係数を乗ずる第２の乗算手段と、微分演算子ｓおよびローパスフィルタＨ（ｓ）から構成されるｓ×Ｈ（ｓ）なる伝達特性を有するハイパスフィルタと、第１の乗算手段による乗算結果をハイパスフィルタに入力して得られる結果と、第２の乗算手段による乗算結果をローパスフィルタに入力して得られる結果とを加算する加算手段と、加算手段による加算結果に対して、リアクトルのインダクタンス値を乗ずる第３の乗算手段と、入力電圧検出手段によって検出された入力電圧から、第３の乗算手段による乗算結果を減算する第２の減算手段と、第２の減算手段による減算結果を出力電圧検出手段によって検出された出力電圧で除算し、除算結果をスイッチング素子のオン／オフを制御するデューティー指令値とする除算手段とを備えることを特徴とする。
（３）本発明によるＤＣ−ＤＣコンバータの制御装置は、ＤＣ−ＤＣコンバータの入力電圧を検出する入力電圧検出手段と、ＤＣ−ＤＣコンバータの出力電圧を検出する出力電圧検出手段と、ＤＣ−ＤＣコンバータの出力電圧指令値から、出力電圧検出手段によって検出された出力電圧を減算する第１の減算手段と、ローパスフィルタＨ（ｓ）と、第１の減算手段による減算結果に対して、所定の比例係数を乗ずる第１の乗算手段と、第１の減算手段による減算結果に対して、所定の積分係数を乗ずる第２の乗算手段と、微分演算子ｓおよびローパスフィルタＨ（ｓ）から構成されるｓ×Ｈ（ｓ）なる伝達特性を有するハイパスフィルタと、第１の乗算手段による乗算結果をハイパスフィルタに入力して得られる結果と、第２の乗算手段による乗算結果とを加算する加算手段と、加算手段による加算結果に対して、リアクトルのインダクタンス値を乗ずる第３の乗算手段と、入力電圧検出手段によって検出された入力電圧から、第３の乗算手段による乗算結果を減算する第２の減算手段と、第２の減算手段による減算結果を出力電圧検出手段によって検出された出力電圧で除算し、除算結果をスイッチング素子のオン／オフを制御するデューティー指令値とする除算手段とを備えることを特徴とする。
【発明の効果】
【０００６】
本発明によるＤＣ−ＤＣコンバータの制御装置によれば、ＤＣ−ＤＣコンバータの出力電圧の安定性を向上させることができる。
【発明を実施するための最良の形態】
【０００７】
−第１の実施の形態−
図１は、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によって制御される昇圧コンバータ（ＤＣ−ＤＣコンバータ）を含むシステム構成を示す図である。二次電池１の直流電圧Ｖｉは、昇圧コンバータ２によって電圧Ｖｏ（Ｖｏ＞Ｖｉ）に昇圧されて、負荷３に供給される。負荷３は、例えば、インバータおよび交流モータである。
【０００８】
昇圧コンバータ２の出力側には、昇圧コンバータ２の出力電圧を平滑化するためのコンデンサＣ１が設けられている。電圧センサ５は、昇圧コンバータ２の出力電圧Ｖｏを検出する。電圧センサ６は、昇圧コンバータ２の入力電圧Ｖｉを検出する。電流センサ７は、リアクトルＬ１に流れる電流を検出する。
【０００９】
昇圧コンバータ２は、リアクトルＬ１と、ＮＰＮトランジスタＴｒ１、Ｔｒ２と、ダイオードＤ１，Ｄ２と、ＮＯＴゲート４とを備えている。リアクトルＬ１は、一端が二次電池１の電源ライン２０に接続され、他端は、トランジスタＴｒ１とＴｒ２との接続点に接続されている。
【００１０】
ＮＰＮトランジスタＴｒ１のコレクタ端子は、電源ライン２２に接続され、エミッタ端子は、トランジスタＴｒ２のコレクタ端子と接続されている。また、トランジスタＴｒ２のエミッタ端子は、アースライン２１に接続されている。トランジスタＴｒ１，Ｔｒ２には、エミッタ端子側からコレクタ端子側に電流が流れるように、ダイオードＤ１，Ｄ２がそれぞれ並列に接続されている。トランジスタＴｒ１およびＴｒ２のオン／オフは、それぞれ、後述するコンバータ制御装置１０によって制御される。
【００１１】
コンバータ制御装置１０は、例えば、マイクロコンピュータによって構成することができ、ＰＷＭ制御によって、トランジスタＴｒ１，Ｔｒ２のオン／オフを制御することにより、二次電池１の直流電圧Ｖｉを負荷３に供給するための所望の電圧に昇圧させる。Ｌｏｗｅｒ側のトランジスタＴｒ２がオンするＰＷＭデューティー比をＤとすると、Ｄ＝０の場合、すなわち、Ｕｐｐｅｒ側のトランジスタＴｒ１がオンし続ける場合には、昇圧コンバータ２の出力電圧Ｖｏは、二次電池１の電圧Ｖｉとほぼ等しくなる。デューティー比Ｄを大きくしていくと出力電圧Ｖｏは増大し、Ｄ＝５０％の時に、出力電圧Ｖｏは二次電池１の電圧Ｖｉのほぼ２倍となる。
【００１２】
ここで、ＰＷＭ制御のスイッチング周波数を十分大きく設定すると、次式（１）および（２）の状態方程式が成立する。
2007097392.tif 000003
（１）
2007097392.tif 000004
（２）
ただし、Ｖｉは、昇圧コンバータ２の入力電圧、Ｖｏは、昇圧コンバータ２の出力電圧、ｉＬはリアクトルＬ１に流れる電流、Ｄは、上述したＰＷＭデューティー比、ｉｏは負荷３に流れる電流、Ｌは、リアクトルＬ１のインダクタンス、Ｃは、コンデンサＣ１の容量である。
【００１３】
上式（１）において、微分演算子（ラプラス演算子）をｓとおくと、次式（３）が得られる。
2007097392.tif 000005
（３）
式（３）の右辺第２項は、定数として扱うことのできるインダクタンスＬと、入力電圧Ｖｉとが含まれているため、実質的に変動しない値として扱うことができるが、右辺第１項には、変数である出力電圧Ｖｏと、ＰＷＭデューティー比Ｄとの積が含まれており、非線形性の強い制御対象であることが分かる。
【００１４】
図２は、第１の実施の形態におけるコンバータ制御装置１０の内部構成を示すブロック図である。コンバータ制御装置１０は、マイクロコンピュータのソフトウェア形態により構成される電圧制御部１１、および、電流制御部１２を備えている。電圧制御部１１は、昇圧コンバータ２の出力電圧Ｖoを電圧指令値Ｖo*に一致させるためのリアクトル電流指令値ｉＬ*を求めて電流制御部１２に出力し、電流制御部１２は、リアクトル電流ｉＬをリアクトル電流指令値ｉＬ*に一致させる制御を行い、トランジスタＴｒ２をオンさせるＰＷＭデューティー比Ｄを決定して、トランジスタＴｒ１およびＴｒ２のオン／オフを制御する。
【００１５】
第１の実施の形態におけるコンバータ制御装置１０は、電流制御部１２の構成に特徴がある。電流制御部１２は、ｓ×Ｈ（ｓ）なる伝達特性を有するハイパスフィルタを備えた制御ブロック２１と、リアクトルＬ１のインダクタンス値を乗ずる制御ブロック（乗算器）２２と、減算器２３と、除算器２４とを備える。
【００１６】
減算器２３は、ＤＣ−ＤＣコンバータ２への入力電圧Ｖｉから、制御ブロック２２の出力結果である（Ｌ・ｓ・Ｈ（ｓ）・ｉＬ*）を減算する。減算器２３の減算結果は、除算器２４において、昇圧コンバータ２の出力電圧Ｖｏで除算され、除算結果がＰＷＭデューティー比Ｄとして出力される。すなわち、電流制御部１２の出力であるＰＷＭデューティー比Ｄと、電流制御部１２の入力値であるリアクトル電流指令値ｉＬ*との関係は、次式（４）で表される。
2007097392.tif 000006
（４）
【００１７】
式（４）を式（３）に代入すると、次式（５）が得られる。
ｉＬ＝Ｈ（ｓ）×ｉＬ*                    （５）
【００１８】
ここで、伝達特性Ｈ（ｓ）が１次遅れのローパスフィルタの特性を示すように、次式（６）のように設定する。式（６）において、τhは時定数であり、ｓはラプラス演算子を示す。
Ｈ（ｓ）＝１／（１＋τh・ｓ）                  （６）
【００１９】
式（６）において、時定数τhの値を十分小さい値に設定すると、Ｈ（ｓ）は１に近づくので、式（５）より、リアクトル電流ｉＬをリアクトル電流指令値ｉＬ*に対して、実質的な遅れなく追従させることができる。
【００２０】
図３（ａ）〜図３（ｄ）は、無負荷状態で、昇圧コンバータ２への入力電圧を２６０Ｖ、昇圧後の出力電圧を４００Ｖに制御している状態で、２０ＫＷの負荷を与えた場合の各状態の変化を示す図である。図３（ａ）は、リアクトル電流の変化、図３（ｂ）は、昇圧コンバータ２の出力電圧の変化、図３（ｃ）は、負荷電流の変化、図３（ｄ）は、デューティー比の変化を示す図である。図３（ａ）〜図３（ｄ）では、ＰＩ制御によって、リアクトル電流ｉＬをリアクトル電流指令値ｉＬ*に一致させる従来の制御方法による制御結果を点線で、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置による制御結果を実線でそれぞれ示している。なお、昇圧コンバータ２の出力電圧Ｖoを電圧指令値Ｖo*に一致させる電圧制御系には、ＰＩ制御方式を用いるものとする。
【００２１】
図３（ａ）〜図３（ｄ）に示すように、リアクトル電流、昇圧コンバータ２の出力電圧、負荷電流、および、デューティ比の変動の大きさ、および、応答性能は、従来の制御方法および第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置による制御方法において、ほぼ同等である。しかし、制御系の安定性を示すゲインマージン（利得余裕）の大きさは、従来の制御方法が９．５ｄＢであるのに対して、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置による制御方法では、１３．３ｄＢである。すなわち、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、制御系の安定性を大幅に向上することができる。
【００２２】
図４（ａ）〜図４（ｄ）は、リアクトルＬ１のインダクタンスが2.8分の１に変動した場合の各状態を示す図であり、図４（ａ）は、リアクトル電流の変化、図４（ｂ）は、昇圧コンバータ２の出力電圧の変化、図４（ｃ）は、負荷電流の変化、図４（ｄ）は、デューティー比の変化を示す図である。ここでも、ＰＩ制御によって、リアクトル電流ｉＬをリアクトル電流指令値ｉＬ*に一致させる従来の制御方法による制御結果を点線で、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置による制御結果を実線でそれぞれ示している。
【００２３】
図４（ａ）に示すように、第１の実施の形態における制御方法では、リアクトル電流が一定値に収束しているの対して、従来の制御方法では、一定値に収束せずに振動している。また、図４（ｂ）および図４（ｃ）にそれぞれ示すように、第１の実施の形態における制御方法に対して、従来の制御方法では、昇圧コンバータ２の出力電圧の変動、および、負荷電流の変動が大きい。さらに、図４（ｄ）に示すように、第１の実施の形態における制御方法では、電流制御部１２の出力となるデューティ比が一定値に収束しているのに対して、従来の制御方法では、一定値に収束せずに振動している。
【００２４】
また、ゲインマージンの大きさは、従来の制御方法が０．１ｄＢより小さい値となるのに対して、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置による制御方法では、７．１ｄＢである。すなわち、第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置では、パラメータ変動に対するロバスト性が大幅に向上する。
【００２５】
−第２の実施の形態−
図５は、ＰＩ制御によって、昇圧コンバータ２の出力電圧Ｖoを電圧指令値Ｖo*に一致させる制御を行う電圧制御部１１と、図１に示す電流制御部１２とを備えたコンバータ制御装置１０の構成を示す図である。電圧制御部１１は、昇圧コンバータ２の出力電圧指令値Ｖｏ*と出力電圧Ｖｏとの差を演算する減算器３１と、比例係数Ｋpvを乗ずる制御ブロック３２と、積分器３３と、積分係数Ｋivを乗ずる制御ブロック３４と、加算器３５とを備えている。
【００２６】
図６は、第２の実施の形態におけるコンバータ制御装置１０ａの構成を示す図であり、図５に示すコンバータ制御装置１０の構成と等価な構成となっている。すなわち、図５に示す制御ブロック２１を、電圧制御部１１が備える加算器３５の前（入力側）に移動させている。この場合、積分器３３の伝達関数の分母に含まれるｓと、制御ブロック２１の伝達関数の分子に含まれるｓとを極零相殺して、伝達関数Ｈ（ｓ）を有する制御ブロック４１に置き換えることができる。
【００２７】
第２の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、電流制御部の前段に設けられる電圧制御部に含まれる積分要素と、電流制御部に含まれる微分要素とが相殺されるようなフィルタを設けるので、電圧制御部に含まれる積分要素と、電流制御部に含まれる微分要素とが直列に接続されることによって発生する演算ドリフトを回避することができる。
【００２８】
−第３の実施の形態−
図７は、第３の実施の形態におけるコンバータ制御装置１０ｂの構成を示す図であり、図６に示すコンバータ制御装置１０ａの構成と等価な構成となっている。図６に示すコンバータ制御装置１０ａの制御ブロック４１の伝達関数Ｈ（ｓ）は、上式（６）で表されるが、時定数τhの値を十分小さい値に設定すると、Ｈ（ｓ）は１に近づく。すなわち、図７に示すコンバータ制御装置１０ｂは、図６に示すコンバータ制御装置１０ａから、制御ブロック４１を取り除いた構成となっている。
【００２９】
第３の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、第１および第２の実施の形態におけるＤＣ−ＤＣコンバータの制御装置と同等の性能を確保しつつ、演算負荷を低減させることができる。
【００３０】
−第４の実施の形態−
図８は、第４の実施の形態におけるコンバータ制御装置１０ｃの構成を示す図である。第３の実施の形態におけるＤＣ−ＤＣコンバータの制御装置では、電圧センサ５によって検出される昇圧コンバータ２の出力電圧Ｖｏが除算器２４に入力されていたが、第４の実施の形態におけるコンバータ制御装置１０ｃでは、昇圧コンバータ２の出力電圧指令値Ｖｏ*が除算器２４ｃに入力される。この構成によれば、演算パラメータとして、電圧センサ５による電圧検出値Ｖｏの代わりに、電圧指令値Ｖo*を用いるので、電圧検出値に含まれるノイズ等の影響を排除することができる。
【００３１】
−第５の実施の形態−
上述した第１〜第４の実施の形態では、ＮＰＮトランジスタＴｒ１およびＴｒ２のオン／オフを制御する際のデッドタイムを考慮していなかった。しかし、実際の昇圧コンバータでは、スイッチングの切替時にＮＰＮトランジスタＴｒ１およびＴｒ２が同時にオンするのを防ぐために、両トランジスタを共にオフにするデッドタイムを設けている。リアクトル電流のフィードフォワード制御を行う第１〜第４の実施の形態におけるＤＣ−ＤＣコンバータの制御装置において、デッドタイムを設けた場合、昇圧コンバータの出力電圧指令値Ｖo*に対して、実際の出力電圧Ｖoがオフセットしてしまうという問題が生じる。第５の実施の形態におけるＤＣ−ＤＣコンバータの制御装置では、電流制御部１２の出力であるＰＷＭデューティー比Ｄを補正することにより、デッドタイムに起因して生じる出力電圧オフセットを防ぐ。
【００３２】
図９は、第５の実施の形態におけるコンバータ制御装置の構成を示す図である。コンバータ制御装置１０ｄは、電圧制御部１１と、電流制御部１２と、制御出力補正制御部１３と、減算器１４とを備える。制御出力補正制御部１３は、目標電流推定部５０と、減算器５１と、偏差補正制御部５２とを備える。
【００３３】
目標電流推定部５０は、電圧制御部１１から出力されるリアクトル電流指令値ｉＬ*に基づいて、リアクトル電流推定値ｉＬ＾を演算する。リアクトル電流推定値ｉＬ＾は、次式（７）で表される。
ｉＬ＾＝Ｈ（ｓ）×ｉＬ*                    （７）
すなわち、目標電流推定部５０は、上式（６）で表されるローパスフィルタＨ（ｓ）を備えている。
【００３４】
減算器５１は、目標電流推定部５０で求めたリアクトル電流推定値ｉＬ＾から、電流センサ７によって検出されるリアクトル電流ｉＬを減じる演算を行い、減算結果を偏差補正制御部５２に出力する。偏差補正制御部５２は、減算器５１から出力される減算結果（ｉＬ＾−ｉＬ）に対して、例えば、所定の比例定数を乗じて出力する比例制御を行う。偏差補正制御部５２で演算される値は、電流制御部１２で演算されるＰＷＭデューティー比Ｄを補正するための補正値となる。
【００３５】
減算器１４は、電流制御部１２から出力されるＰＷＭデューティー比Ｄから、偏差補正制御部５２で演算される補正値を減算することにより、ＮＰＮトランジスタＴｒ１およびＴｒ２のオン／オフを制御するための最終的なＰＷＭデューティー比Ｄを求める。
【００３６】
図１０（ａ）は、制御出力補正制御部１３を設けていないコンバータ制御装置、すなわち、第１の実施の形態におけるコンバータ制御装置において、デッドタイムを設けた場合の出力電圧の変化と、デッドタイムを設けない場合の出力電圧の変化とを示す図である。ここでは、昇圧コンバータ２への入力電圧を２６０Ｖ、昇圧後の出力電圧を４００Ｖに制御している状態で、時間0.005秒の時点で２０ＫＷ（負荷抵抗＝７．８Ω）の負荷を与えている。また、リアクトルＬ１のインダクタンスを３００μＨ、ＰＷＭパルスのデッドタイムを５μｓとしている。
【００３７】
図１０（ａ）では、デッドタイムを設けた場合の制御結果を細い線で示すとともに、デッドタイムを設けない場合の制御結果を太い線で示している。図１０（ａ）に示すように、デッドタイムを設けた場合には、昇圧コンバータ２の出力電圧は大きく低下し、指令値（４００Ｖ）より低い電圧で落ち着いてしまっている。
【００３８】
図１０（ｂ）は、デッドタイムを設けた制御システムにおいて、第１の実施の形態におけるコンバータ制御装置による制御結果と、第５の実施の形態におけるコンバータ制御装置による制御結果とを示す図である。図１０（ｂ）では、制御出力補正制御部１３を設けた第５の実施の形態におけるコンバータ制御装置による制御結果を太い線で示すとともに、制御出力補正制御部１３を設けていない第１の実施の形態におけるコンバータ制御装置による制御結果を細い線で示している。
【００３９】
図１０（ｂ）に示すように、制御出力補正制御部１３を設けることによって、デッドタイムを設けた場合でも、昇圧コンバータ２の出力電圧を指令値に一致させることができる。この場合の出力電圧の応答性は、デッドタイムを設けない場合の応答性に比べると若干低下しているが、ゲインマージンを若干低下させることにより、デッドタイムを設けない場合の応答性と同等の応答性を得ることができる。
【００４０】
第５の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、リアクトル電流指令値ｉＬ*に基づいて、リアクトル電流推定値ｉＬ＾を演算し、リアクトル電流推定値ｉＬ＾からリアクトル電流検出値ｉＬを減算した値に基づいて、ＰＷＭデューティ比を補正するので、ＰＷＭパルスのデッドタイムやリアクトル等の抵抗成分の影響で出力電圧にオフセットが生じるのを防ぐことができる。
【００４１】
−第６の実施の形態−
第５の実施の形態におけるコンバータ制御装置は、第１の実施の形態におけるコンバータ制御装置に対して、制御出力補正制御部１３を設けた。第６の実施の形態におけるコンバータ制御装置は、第２の実施の形態におけるコンバータ制御装置に対して、制御出力補正制御部１３ａを設けたものである。
【００４２】
図１１は、第６の実施の形態におけるコンバータ制御装置の構成を示す図である。第６の実施の形態におけるコンバータ制御装置は、電圧制御・電流制御部１０ａと、制御出力補正制御部１３ａと、減算器１４とを備える。制御出力補正制御部１３ａは、ローパスフィルタＨ（ｓ）を有する制御ブロック６１と、積分器６２と、ローパスフィルタＨ（ｓ）を有する制御ブロック６３と、加算器６４と、減算器５１と、偏差補正制御部５２とを備える。
【００４３】
図６に示す第２の実施の形態におけるコンバータ制御装置１０ａでは、電圧制御部と電流制御部とをまとめて１つの構成としているので、第５の実施の形態で説明したような制御方法、すなわち、電圧制御部１１から出力されるリアクトル電流指令値ｉＬ*を制御出力補正制御部１３に入力する処理を行うことができない。
【００４４】
ここで、図５を参照すると、電圧制御部１１から出力されるリアクトル電流指令値ｉＬ*は、次式（８）で表すことができる。
ｉＬ*＝Ｋpv（Ｖｏ*−Ｖｏ）＋Ｋiv（Ｖｏ*−Ｖｏ）／ｓ          （８）
式（８）において、ａ＝Ｋpv（Ｖｏ*−Ｖｏ）、ｂ＝Ｋiv（Ｖｏ*−Ｖｏ）とおくと、次式（９）が得られる。
ｉＬ*＝ａ＋・ｂ／ｓ                      （９）
なお、置き換えたａおよびｂは、それぞれ制御ブロック３２および３４の出力と等しい。
【００４５】
式（９）を式（７）に代入すると、リアクトル電流推定値ｉＬ＾は、次式（１０）で表される。
ｉＬ＾＝ａ×Ｈ（ｓ）＋Ｈ（ｓ）×ｂ／ｓ              （１０）
【００４６】
図１１から明らかなように、加算器６４の出力は、式（１０）の右辺と等しいため、加算器６４からは、リアクトル電流推定値ｉＬ＾が出力される。減算器５１は、リアクトル電流推定値ｉＬ＾から、電流センサ７によって検出されるリアクトル電流ｉＬを減じる演算を行い、減算結果を偏差補正制御部５２に出力する。偏差補正制御部５２は、減算器５１から出力される減算結果（ｉＬ＾−ｉＬ）に対して、例えば、所定の比例定数を乗じて出力する比例制御を行う。減算器１４は、電圧制御・電流制御部１０ａから出力されるＰＷＭデューティー比Ｄから、偏差補正制御部５２で演算される補正値を減算することにより、ＮＰＮトランジスタＴｒ１およびＴｒ２のオン／オフを制御するための最終的なＰＷＭデューティー比Ｄを求める。
【００４７】
第６の実施の形態におけるコンバータ制御装置によれば、第５の実施の形態におけるコンバータ制御装置と同様に、ＰＷＭパルスのデッドタイムやリアクトル等の抵抗成分の影響で出力電圧にオフセットが生じるのを防ぐことができる。
【００４８】
−第７の実施の形態−
図１２は、第７の実施の形態におけるコンバータ制御装置の構成を示す図である。第７の実施の形態におけるコンバータ制御装置は、第３の実施の形態におけるコンバータ制御装置に対して、制御出力補正制御部１３ｂを設けている。
【００４９】
図７に示す第３の実施の形態におけるコンバータ制御装置では、ローパスフィルタＨ（ｓ）の時定数τhを十分小さい値とすることにより、Ｈ（ｓ）を１と近似することができるので、積分項におけるローパスフィルタＨ（ｓ）を省略した構成とした。同様に、第７の実施の形態におけるコンバータ制御装置でも、制御出力補正制御部１３ｂにおいて、積分項におけるローパスフィルタＨ（ｓ）を省略する構成とした。これにより、第５および第６の実施の形態におけるコンバータ制御装置と同様の効果を得ることができるとともに、演算負荷を低減させることができる。
【００５０】
−第８の実施の形態−
図１３は、第８の実施の形態におけるコンバータ制御装置の構成を示す図である。第８の実施の形態におけるコンバータ制御装置では、図１２に示すコンバータ制御装置の制御出力補正制御部１３ｂから、ローパスフィルタＨ（ｓ）を備えた制御ブロック６１をさらに削除している。すなわち、第７の実施の形態におけるコンバータ制御装置と同様に、上式（６）で表されるローパスフィルタＨ（ｓ）の時定数τhを十分小さくすると、Ｈ（ｓ）は１に近づくため、省略することができる。第８の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、第５〜第７の実施の形態におけるコンバータ制御装置と同様の効果を得ることができるとともに、演算負荷をさらに低減させることができる。
【００５１】
−第９の実施の形態−
図１４は、第９の実施の形態におけるコンバータ制御装置の構成を示す図である。第９の実施の形態におけるＤＣ−ＤＣコンバータの制御装置が備える制御出力補正制御部１３ｄは、第８の実施の形態における制御出力補正制御部１３ｃの構成に対して、サンプルホールド回路７０を備える。
【００５２】
マイクロコンピュータ等を用いたデジタル演算では、コンバータ制御装置で演算されるデューティ比Ｄは、次の処理タイミングで出力される。従って、制御出力補正制御部１３ｄにおいて、リアクトル電流推定値ｉＬ＾から、リアクトル電流ｉＬを減じる処理を行う際に、リアクトル電流推定値ｉＬ＾を減算器５１に入力するタイミングを１処理タイミングだけ遅らせる必要がある。
【００５３】
サンプルホールド回路７０は、加算器６４から出力されるリアクトル電流推定値ｉＬ＾を１処理タイミング（１サンプリングタイム）遅らせてから、減算器５１に入力する。従って、減算器５１は、前回の処理タイミングで求められたリアクトル電流推定値ｉＬ＾から、今回の処理タイミングで検出されたリアクトル電流ｉＬ＾を減算し、減算結果を偏差補正制御部５２に出力する。これにより、制御の線形性を高めて、制御出力補正制御部１３ｄで演算する補正値をさらに正確に求めることができる。
【００５４】
第９の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、リアクトル電流推定値ｉＬ＾を所定タイミング遅らせてから、減算器５１に入力するので、制御出力補正制御部１３ｄで演算する補正値をさらに正確に求めることができる。
【００５５】
−第１０の実施の形態−
上述した第５〜第９の実施の形態では、ＮＰＮトランジスタＴｒ１およびＴｒ２のスイッチングのために設けるデッドタイムに起因して生じる出力電圧オフセットを防ぐために、制御出力補正制御部１３〜１３ｄを設けた。しかし、制御出力補正制御部１３〜１３ｄには、電流センサで検出されるリアクトル電流値が入力される構成となっていたため、フィードフォワード制御の特徴の１つである電流センサレスという効果が損なわれるという問題があった。第１０の実施の形態におけるＤＣ−ＤＣコンバータの制御装置では、電流センサを用いずに、上述した出力電圧オフセットを防ぐ構成を実現する。
【００５６】
図１５は、第１０の実施の形態におけるコンバータ制御装置の構成を示す図である。第１０の実施の形態におけるコンバータ制御装置は、電圧制御・電流制御部１０ｂと、制御出力補正制御部８０と、減算器１４とを備える。電圧制御・電流制御部１０ｂの構成は、図７に示す電圧制御・電流制御部１０ｂの構成と同一である。制御出力補正制御部８０は、比例係数ＫＰｖ２を乗ずる制御ブロック８１と、積分係数ＫＩｖ２を乗ずる制御ブロック８２と、積分器８３と、加算器８４とを備える。
【００５７】
制御ブロック８１および８２には、それぞれ、昇圧コンバータ２の出力電圧指令値Ｖｏ*と、昇圧コンバータ２の出力電圧Ｖｏとの偏差（Ｖｏ*−Ｖｏ）が入力される。加算器８４は、制御ブロック８１の出力｛ＫＰｖ２×（Ｖｏ*−Ｖｏ）｝と、積分器８３の出力｛ＫＩｖ２×（Ｖｏ*−Ｖｏ）／ｓ｝とを加算する。加算器８４の加算結果は、電圧制御・電流制御部１０ｂから出力されるＰＷＭデューティー指令値Ｄを補正するための補正値となる。
【００５８】
減算器１４は、電圧制御・電流制御部１０ｂから出力されるＰＷＭデューティー指令値Ｄから、制御出力補正制御部８０から出力される補正値を減算することにより、ＮＰＮトランジスタＴｒ１およびＴｒ２のオン／オフを制御するための最終的なＰＷＭデューティー指令値Ｄを求める。
【００５９】
ここで、制御出力補正制御部８０の内部で行われる制御は、電圧ＰＩ制御であるが、出力電圧オフセットを補正するための制御を行うだけであるので、設定する制御定数自体は非常に小さく、フィードフォワード制御にはほとんど影響を与えることはない。
【００６０】
図１６（ａ）は、ＰＷＭデューティー比Ｄにデッドタイムを設け、昇圧後の出力電圧を４００Ｖに制御している状態で、時間0.005秒の時点で負荷を与えた時の出力電圧の変化を示す図である。図１６（ａ）に示す細い線は、第３の実施の形態におけるコンバータ制御装置による制御結果を示しており、太い線は、第１０の実施の形態におけるコンバータ制御装置による制御結果を示している。制御出力補正制御部８０を設けない第３の実施の形態におけるコンバータ制御装置では、昇圧コンバータ２の出力電圧は大きく低下し、指令値（４００Ｖ）より低い電圧で落ち着いてしまっている。これに対して、第１０の実施の形態におけるコンバータ制御装置では、昇圧コンバータ２の出力電圧を指令値に一致させることができる。
【００６１】
図１６（ｂ）は、第７の実施の形態におけるコンバータ制御装置の制御結果と、第１０の実施の形態におけるコンバータ制御装置の制御結果とを示す図である。第７の実施の形態におけるコンバータ制御装置（図１２参照）と、第１０の実施の形態におけるコンバータ制御装置とは、電圧制御・電流制御部１０ｂの構成は同じであり、制御出力補正制御部の構成が異なる。図１６（ｂ）に示すように、昇圧コンバータ２の出力電圧の波形はほぼ一致している。すなわち、電流センサを用いない第１０の実施の形態におけるコンバータ制御装置でも、電流センサを用いる第７の実施の形態におけるコンバータ制御装置と同等の制御効果を実現することができる。
【００６２】
第１０の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によれば、昇圧コンバータ２の出力電圧指令値Ｖｏ*から、出力電圧Ｖｏを減算した値に基づいて、ＰＷＭデューティ比を補正するので、電流センサを用いずに、ＰＷＭパルスのデッドタイムやリアクトル等の抵抗成分の影響で出力電圧にオフセットが生じるのを防ぐことができる。
【００６３】
−第１１の実施の形態−
図１７は、第１１の実施の形態におけるコンバータ制御装置の構成を示す図である。第１０の実施の形態におけるコンバータ制御装置では、電圧制御・電流制御部１０ｂから出力されるＰＷＭデューティー指令値Ｄから、制御出力補正制御部８０から出力される補正値を減算することにより、最終的なＰＷＭデューティー指令値Ｄを求めた。第１１の実施の形態におけるコンバータ制御装置では、制御出力補正制御部８０ａから出力される補正値を、電圧制御・電流制御部１０ｃの内部で減算する処理を行った後、最終的なＰＷＭデューティー指令値Ｄを出力する。
【００６４】
制御出力補正制御部８０ａは、制御ブロック８１ａの比例係数がＫＰｖ３になっていること、および、制御ブロック８２の積分係数がＫＩｖ３になっていることを除けば、第１０の実施の形態における制御出力補正制御部８０の構成と同じである。制御出力補正制御部８０ａは、昇圧コンバータ２の出力電圧指令値Ｖｏ*と、昇圧コンバータ２の出力電圧Ｖｏとの偏差をゼロにするための補正値を、後述する電圧制御・電流制御部１０ｃの減算器２５に出力する。
【００６５】
電圧制御・電流制御部１０ｃは、第７の実施の形態におけるコンバータ制御装置の電圧制御・電流制御部１０ｂ（図７参照）の構成に対して、減算器２５をさらに備える。減算器２５は、減算器２３の減算結果から、制御出力補正制御部８０ａから出力される補正値を減算した結果を、除算器２４に出力する。除算器２４は減算器２５の減算結果を、昇圧コンバータ２の出力電圧Ｖｏで除算する。除算器２４の除算結果は、ＰＷＭデューティー指令値Ｄとして出力される。
【００６６】
第１１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置も、第１０の実施の形態におけるＤＣ−ＤＣコンバータの制御装置と同様に、昇圧コンバータ２の出力電圧指令値Ｖｏ*と、出力電圧Ｖｏとの偏差をゼロにするための補正値を用いて、ＰＷＭデューティ比を算出するので、電流センサを用いずに、ＰＷＭパルスのデッドタイムやリアクトル等の抵抗成分の影響で出力電圧にオフセットが生じるのを防ぐことができる。
【００６７】
本発明は、上述した各実施の形態に限定されることはない。例えば、ＤＣ−ＤＣコンバータの一例として、昇圧コンバータを例に挙げて説明したが、降圧コンバータに適用することもできるし、昇圧および降圧を行うことができるコンバータに適用することもできる。なお、降圧コンバータに適用する場合には、図１１から図１５に示す減算器１４および図１７に示す減算器２５を加算器に置き換えればよい。
【００６８】
第４の実施の形態におけるＤＣ−ＤＣコンバータの制御装置は、第３の実施の形態におけるＤＣ−ＤＣコンバータの制御装置において、昇圧コンバータ２の出力電圧Ｖｏの代わりに、出力電圧指令値Ｖo*を除算器２４に入力するようにしたが、第１または第２の実施の形態におけるＤＣ−ＤＣコンバータの制御装置において、昇圧コンバータ２の出力電圧Ｖｏの代わりに、出力電圧指令値Ｖo*を除算器２４に入力するようにしてもよい。また、第５〜第１１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置において、昇圧コンバータ２の出力電圧Ｖｏの代わりに、出力電圧指令値Ｖo*を除算器２４に入力するようにしてもよい。
【００６９】
第９の実施の形態におけるＤＣ−ＤＣコンバータの制御装置では、第８の実施の形態におけるＤＣ−ＤＣコンバータの制御装置が備える制御出力補正制御部１３ｃの構成に対して、サンプルホールド回路７０を追加するようにしたが、第５〜第７の実施の形態における制御出力補正制御部の構成に対して、サンプルホールド回路を追加するようにしてもよい。
【００７０】
第９の実施の形態におけるＤＣ−ＤＣコンバータの制御装置において、サンプルホールド回路７０は、リアクトル電流推定値ｉＬ＾を１処理タイミング（１サンプリングタイム）だけ遅らせてから、減算器５１に入力するようにしたが、所定タイミング遅らせてから入力するようにしてもよい。
【００７１】
第１０の実施の形態におけるＤＣ−ＤＣコンバータの制御装置では、図１２に示す第７の実施の形態におけるＤＣ−ＤＣコンバータの制御装置の制御出力補正制御部１３ｂを制御出力補正制御部８０に置き換えることにより、電流センサレスの構成を実現したが、図１１に示す第６の実施の形態における制御出力補正制御部１３ａ、図１３に示す第８の実施の形態における制御出力補正制御部１３ｃを、制御出力補正制御部８０に置き換えることもできる。
【００７２】
第１１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置では、図１５に示す第１０の実施の形態における制御出力補正制御部８０によって演算される補正値を、電圧制御・電流制御部１０ｂの外部に配置された減算器１４ではなく、内部に配置された減算器２５に入力するようにした。図１１に示す第６の実施の形態における制御出力補正制御部１３ａ、図１３に示す第８の実施の形態における制御出力補正制御部１３ｃを、制御出力補正制御部８０に置き換えた構成においても、同様の構成とすることができる。
【００７３】
また、図９、図１１〜図１４に示すＤＣ−ＤＣコンバータの制御装置においても、制御出力補正制御部によって演算される補正値を、電圧制御・電流制御部の内部に設けた減算器に入力するようにしてもよい。図１８は、図１１に示す第６の実施の形態におけるＤＣ−ＤＣコンバータの制御装置において、制御出力補正制御部１３ｅによって演算される補正値を、電圧制御・電流制御部１０ｄの内部に設けた減算器２５に入力する構成を示す図である。この場合、偏差補正制御部５２ａの内部で行う比例制御の比例定数を、図１８に示す回路構成に対応した値を用いる必要がある。
【００７４】
図１５に示す制御出力補正制御部８０の構成を、図１９に示す構成とすることもできる。図１９に示す制御出力補正制御部８０ｂは、図１５に示す制御出力補正制御部８０が備えている制御ブロック８１と加算器８４とを取り除き、遮断した構成となっている。また、制御出力補正制御部８０の構成を、ＰＩ制御ではなく、ＰＩＤ制御を行う構成とすることもできる。
【００７５】
特許請求の範囲の構成要素と第１〜第１１の実施の形態の構成要素との対応関係は次の通りである。請求項１〜３との対応関係では、電圧センサ６が入力電圧検出手段を、電圧センサ５が出力電圧検出手段を、制御ブロック２１がハイパスフィルタを、制御ブロック２２が乗算手段を、減算器２３が減算手段を、除算器２４が除算手段を、目標電流推定部５０がリアクトル電流推定手段を、電流センサ７がリアクトル電流検出手段を、減算器５１および偏差補正制御部５２が補正値演算手段を、減算器１４がデューティー指令値補正手段をそれぞれ構成する。請求項６〜９との対応関係では、電圧センサ６が入力電圧検出手段を、電圧センサ５が出力電圧検出手段を、減算器３１が第１の減算手段を、ローパスフィルタ４１がローパスフィルタを、制御ブロック３２が第１の乗算手段を、制御ブロック３４が第２の乗算手段を、制御ブロック４０がハイパスフィルタを、加算器３５が加算手段を、制御ブロック２２が第３の乗算手段を、減算器２３が第２の減算手段を、除算器２４が除算手段を、制御ブロック６１，６２，６３，６４がリアクトル電流推定手段を、減算器５１および偏差補正制御部５２が補正値演算手段を、減算器１４がデューティー指令値補正手段をそれぞれ構成する。また、請求項１２〜１５との対応関係では、電圧センサ６が入力電圧検出手段を、電圧センサ５が出力電圧検出手段を、減算器３１が第１の減算手段を、制御ブロック３２が第１の乗算手段を、制御ブロック３４が第２の乗算手段を、制御ブロック４０がハイパスフィルタを、加算器３５が加算手段を、制御ブロック２２が第３の乗算手段を、減算器２３が第２の減算手段を、除算器２４が除算手段を、制御ブロック６１，６２，６４がリアクトル電流推定手段を、減算器５１および偏差補正制御部５２が補正値演算手段を、減算器１４がデューティー指令値補正手段をそれぞれ構成する。請求項１６との対応関係では、制御ブロック６２，６４がリアクトル電流推定手段を、減算器５１および偏差補正制御部５２が補正値演算手段を、減算器１４がデューティー指令値補正手段をそれぞれ構成する。また、請求項４〜５，１０〜１１，１７〜１８との対応関係では、制御出力補正制御部８０が補正値演算手段を、減算器１４がデューティー指令値補正手段をそれぞれ構成し、請求項１９との対応関係では、サンプルホールド回路７０が遅延手段を構成する。なお、以上の説明はあくまで一例であり、発明を解釈する上で、上記の実施形態の構成要素と本発明の構成要素との対応関係に何ら限定されるものではない。
【図面の簡単な説明】
【００７６】
【図１】第１の実施の形態におけるＤＣ−ＤＣコンバータの制御装置によって制御される昇圧コンバータを含むシステム構成を示す図
【図２】第１の実施の形態におけるコンバータ制御装置の内部構成を示すブロック図
【図３】図３（ａ）〜図３（ｄ）は、無負荷状態で、昇圧コンバータへの入力電圧を２６０Ｖ、昇圧後の出力電圧を４００Ｖに制御している状態で、２０ＫＷの負荷を与えた場合の各状態の変化を示す図
【図４】図４（ａ）〜図４（ｄ）は、リアクトルのインダクタンスが2.8分の１に変動した場合の各状態を示す図
【図５】ＰＩ制御によって、昇圧コンバータの出力電圧Ｖoを電圧指令値Ｖo*に一致させる制御を行う電圧制御部と、図１に示す電流制御部とを備えたコンバータ制御装置の構成を示す図
【図６】第２の実施の形態におけるコンバータ制御装置の構成を示す図
【図７】第３の実施の形態におけるコンバータ制御装置の構成を示す図
【図８】第４の実施の形態におけるコンバータ制御装置の構成を示す図
【図９】第５の実施の形態におけるコンバータ制御装置の構成を示す図
【図１０】図１０（ａ）は、制御出力補正制御部を設けていないコンバータ制御装置、すなわち、第１の実施の形態におけるコンバータ制御装置において、デッドタイムを設けた場合の出力電圧の変化と、デッドタイムを設けない場合の出力電圧の変化とを示す図、図１０（ｂ）は、デッドタイムを設けた制御システムにおいて、第１の実施の形態におけるコンバータ制御装置による制御結果と、第５の実施の形態におけるコンバータ制御装置による制御結果とを示す図
【図１１】第６の実施の形態におけるコンバータ制御装置の構成を示す図
【図１２】第７の実施の形態におけるコンバータ制御装置の構成を示す図
【図１３】第８の実施の形態におけるコンバータ制御装置の構成を示す図
【図１４】第９の実施の形態におけるコンバータ制御装置の構成を示す図
【図１５】第１０の実施の形態におけるコンバータ制御装置の構成を示す図
【図１６】図１６（ａ）および図１６（ｂ）は、第１０の実施の形態におけるコンバータ制御装置による制御結果を説明するための図
【図１７】第１１の実施の形態におけるコンバータ制御装置の構成を示す図
【図１８】図１１に示す第６の実施の形態におけるＤＣ−ＤＣコンバータの制御装置において、制御出力補正制御部によって演算される補正値を、電圧制御・電流制御部の内部に設けた減算器に入力する構成を示す図
【図１９】制御出力補正制御部の他の構成例を示す図
【符号の説明】
【００７７】
１…二次電池、２…昇圧コンバータ、３…負荷、４…ＮＯＴゲート、５…電圧センサ、６…電圧センサ、７…電流センサ、１０〜１０ｃ…コンバータ制御装置、１１…電圧制御部、１２…電流制御部、１３〜１３ｅ…制御出力補正制御部、１４…減算器、２１…ハイパスフィルタ、２２…乗算器、２３…減算器、２４…除算器、２５…減算器、３１…減算器、３２，３４…乗算器、３３…積分器、３５…加算器、４０…ハイパスフィルタ、４１…ローパスフィルタ、５０…目標電流推定部、５１…減算器、５２…偏差補正制御部、６１…ハイパスフィルタ、６２…積分器、６３…ローパスフィルタ、６４…加算器、７０…サンプルホールド回路、８０〜８０ｂ…制御出力補正制御部、８１，８２…乗算器、８３…積分器、８４…加算器
【図１】
2007097392.tif 000007
【図２】
2007097392.tif 000008
【図３】
2007097392.tif 000009
【図４】
2007097392.tif 000010
【図５】
2007097392.tif 000011
【図６】
2007097392.tif 000012
【図７】
2007097392.tif 000013
【図８】
2007097392.tif 000014
【図９】
2007097392.tif 000015
【図１０】
2007097392.tif 000016
【図１１】
2007097392.tif 000017
【図１２】
2007097392.tif 000018
【図１３】
2007097392.tif 000019
【図１４】
2007097392.tif 000020
【図１５】
2007097392.tif 000021
【図１６】
2007097392.tif 000022
【図１７】
2007097392.tif 000023
【図１８】
2007097392.tif 000024
【図１９】
2007097392.tif 000025