(57)【要約】【課題】ＴＦＴ検査装置及びＴＦＴ検査方法を提供する。【解決手段】ゲートライン、ソースライン、ゲートライン及びソースラインに連結された複数の薄膜トランジスタ、複数の薄膜トランジスタそれぞれに電気的に連結された画素電極を含むＴＦＴアレイの検査装置において、ＴＦＴアレイと対向するように形成され、第１方向に形成された第１電極と、第１電極と画素電極が形成された領域と対応する領域で交差して第２方向に形成された第２電極と、第１電極及び第２電極の交差する領域の第１電極と第２電極との間に形成された絶縁層と、を備える表面電子放出素子アレイを備えるＴＦＴ検査装置である。【選択図】図5
2007183265.tif 000002
【特許請求の範囲】
【請求項１】
ゲートライン、ソースライン、前記ゲートラインと前記ソースラインとに連結された複数の薄膜トランジスタ、及び、前記複数の薄膜トランジスタのそれぞれに電気的に連結された画素電極、を有するＴＦＴアレイ、の検査に利用されるＴＦＴ検査装置であり、
第１方向に延び、前記ＴＦＴアレイの画素電極のそれぞれと対向する第１電極、
第２方向に延び、前記画素電極のそれぞれと対向する領域で前記第１電極と交差する第２電極、及び、
前記第１電極と前記第２電極とが交差する領域で前記第１電極と前記第２電極との間に形成された絶縁層、
を備えている表面電子放出素子アレイ、
を有するＴＦＴ検査装置。
【請求項２】
前記絶縁層では、第１絶縁層、金属層、及び第２絶縁層が順番に積層されている、請求項１に記載のＴＦＴ検査装置。
【請求項３】
前記表面電子放出素子アレイを前記ＴＦＴアレイに、数μmないし10mmの距離を隔てて対向させる、請求項１に記載のＴＦＴ検査装置。
【請求項４】
前記第１電極の厚さが数百nmないし数百μmである、請求項１に記載のＴＦＴ検査装置。
【請求項５】
前記第２電極の厚さが10nmないし100nmである、請求項１に記載のＴＦＴ検査装置。
【請求項６】
前記絶縁層の厚さが1nmないし30nmである、請求項１に記載のＴＦＴ検査装置。
【請求項７】
前記金属層の厚さが10nmないし50nmである、請求項２に記載のＴＦＴ検査装置。
【請求項８】
ゲートライン、ソースライン、前記ゲートラインと前記ソースラインとに連結された複数の薄膜トランジスタ、前記複数の薄膜トランジスタのそれぞれに電気的に連結された画素電極、を含むＴＦＴアレイ、を検査する方法であり、
第１方向に延びている複数の第１電極、第２方向に延びて前記第１電極と交差している複数の第２電極、及び、前記第１電極と前記第２電極との交差する領域で前記第１電極と前記第２電極との間に形成された絶縁層、を含む表面電子放出素子アレイ、を前記ＴＦＴアレイに対向させ、前記第１電極と前記第２電極との交差する領域のそれぞれを前記ＴＦＴアレイの画素電極に一つずつ対向させる段階、
前記ＴＦＴアレイの画素電極の一つに対向する前記第１電極と前記第２電極とに対して電圧を印加し、前記第２電極の表面から電子を放出する段階、
前記画素電極に連結された前記ＴＦＴアレイの薄膜トランジスタに連結された、前記ＴＦＴアレイのゲートラインに対して閾値電圧以上の電圧を印加し、前記薄膜トランジスタをターンオンさせる段階、及び、
前記薄膜トランジスタに連結された前記ＴＦＴアレイのソースラインに流れる電流の値を測定する段階、
を有するＴＦＴ検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）の検査装置、及びその検査方法に関し、特に、マトリックス状に配置された複数のＴＦＴ（ＴＦＴアレイ）の検査に関する。
【背景技術】
【０００２】
情報通信技術の急速な発達に伴い、表示装置に関連する技術も極めて急速に発達している。近年まで一般的な表示装置であったＣＲＴは今や、より小型かつ軽量で、かつ消費電力の低い、ＬＣＤ（Liquid Crystal Display：液晶ディスプレイ）、ＯＬＥＤ（Organic Light Emission Display：有機ＥＬディスプレイ）、ＰＤＰ（Plasma Display Panel：プラズマディスプレイ）、またはプロジェクションテレビのような薄型表示装置に代替されている。
【０００３】
ＬＣＤやＯＬＥＤでは一般に、アクティブマトリックス型の表示パネルが利用される。その表示パネルでは、マトリックス状に配置された画素がＴＦＴを少なくとも一つずつ含む。このようにマトリックス状に配置されたＴＦＴの集合をＴＦＴアレイという。
図1は、アクティブマトリックス型表示装置の一般的な構造を概略的に示す。図1に示されているように、アクティブマトリックス型表示装置は一般に、表示パネル31、ゲートスキャン部32、及びデータ入力部33を有する。表示パネル31は、マトリックス状に配置された画素34の集合、及び、画素34の間を縦横に走るゲートライン32aとソースライン33aを含む。ゲートスキャン部32はゲートライン32aを通じ、各画素34に含まれるＴＦＴ（図示せず）に連結され、そのＴＦＴをオンオフさせる。データ入力部33はソースライン33aを通じて各画素34のＴＦＴに連結され、更にそのＴＦＴを通し、各画素34に含まれる画素電極に対して所定の電圧を印加する。ここで、画素電極は通常透明電極であり、特に、透光性に優れた導電体であるＩＴＯ（Indium Tin Oxide）で形成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のアクティブマトリックス型表示パネルに含まれるＴＦＴアレイに対する、従来の検査方法には色々なものがある。
例えば、一つの検査方法では、ＴＦＴアレイの各部にカメラを対向させ、そのカメラを通じて観察される各画素の輝度に基づいてＴＦＴアレイの不良の有無を判断する。しかし、この方法では、一度に検査可能な範囲が狭いので、大画面の表示パネル全面の検査には時間や手間がかかる。従って、表示パネルの製造時間の更なる短縮や製造コストの更なる削減が困難である。更に、カメラが表示パネルの表面に接触してその表面を損傷させる危険性があるので、検査装置の操作性や表示パネルの信頼性の更なる向上が困難である。
【０００５】
従来の別の検査方法では、電子銃からＴＦＴアレイの各画素電極に対して電子を印加し、ＴＦＴアレイから出力される電流値に基づいてＴＦＴアレイの不良の有無を判断する。しかし、この方法では、電子銃が高い電圧で電子を加速しなければならないので、その電子がＴＦＴアレイに損傷を及ぼす恐れがある。更に、その検査は高真空（10−7Torr〜10−8Torr）で行われねばならないので、大画面の表示パネルの検査には大型の真空設備が必要である。従って、製造工程の更なる簡素化や製造コストの更なる削減が困難である。
【０００６】
本発明は、大型のＴＦＴアレイの全面を迅速にかつ容易に検査でき、それにより、表示パネルの製造コストの更なる低減を可能にするＴＦＴ検査装置及びその検査方法、の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明によるＴＦＴ検査装置及びその検査方法は次のようなＴＦＴアレイを検査対象とする。そのＴＦＴアレイは、ゲートライン、ソースライン、ゲートラインとソースラインとに連結された複数の薄膜トランジスタ、それら複数の薄膜トランジスタのそれぞれに電気的に連結された画素電極、を含む。本発明によるＴＦＴ検査装置は特に表面電子放出素子アレイを含む。ＴＦＴアレイの検査時には、その表面電子放出素子アレイがＴＦＴアレイと対向するように設置される。その表面電子放出素子アレイは好ましくは、
第１方向に延び、ＴＦＴアレイの画素電極のそれぞれと対向する第１電極、
第２方向に延び、画素電極のそれぞれと対向する領域で第１電極と交差する第２電極、及び、
第１電極と第２電極とが交差する領域で第１電極と第２電極との間に形成された絶縁層、を含む。
【０００８】
本発明によるＴＦＴ検査方法は、
上記の表面電子放出素子アレイをＴＦＴアレイに対向させ、第１電極と第２電極との交差する領域のそれぞれをＴＦＴアレイの画素電極に一つずつ対向させる段階、
ＴＦＴアレイの画素電極の一つに対向する第１電極と第２電極とに対して電圧を印加し、その第２電極の表面から電子を放出する段階、
その画素電極に連結されたＴＦＴアレイの薄膜トランジスタに連結された、ＴＦＴアレイのゲートラインに対して閾値電圧以上の電圧を印加し、その薄膜トランジスタをターンオンさせる工程、及び、
その薄膜トランジスタに連結されたＴＦＴアレイのソースラインに流れる電流の値を測定する段階、を含む。
【発明の効果】
【０００９】
本発明によるＴＦＴ検査装置及びその検査方法には次のような効果がある。第一に、検査対象のＴＦＴアレイに表面電子放出素子アレイを対向させることにより、一回の操作で検査可能な薄膜トランジスタの数が従来の検査装置より極めて多いので、従来の検査方法より短い時間で検査を完了できる。第二に、表面電子放出素子アレイの構造、及び製造工程が簡単であるので、本発明によるＴＦＴ検査装置は従来の検査装置より製造コストが低減できる。第三に、表面電子放出素子アレイとＴＦＴアレイとの間隔を一定の範囲に維持することは容易であるので、検査時での画素電極の損傷を確実に防止できる。第四に、検査時の環境の真空度を従来の検査方法での真空度より低い、10−4Torr〜10−5Torrに維持できるので、真空装備の設置に要するコストを低減できる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら本発明の好適な実施例によるＴＦＴ検査装置及びその検査方法について詳細に説明する。
本発明によるＴＦＴ検査装置及び方法は、好ましくはアクティブマトリックス型表示パネルに含まれるＴＦＴアレイを検査対象とする。そのＴＦＴアレイでは、複数の画素がマトリックス状に配列され、アレイ構造を形成している。各画素は、互いに連結された薄膜トランジスタ（ＴＦＴ）と画素電極との対を含む。本発明によるＴＦＴ検査装置は特に、表面電子放出素子アレイを検査対象のＴＦＴアレイに対向させ、表面電子放出素子を一つずつ、そのＴＦＴアレイに含まれる各ＴＦＴに対向させる。
【００１１】
図2A及び図2Bは、本発明の実施例による表面電子放出素子の断面図を示す。図3は、本発明の実施例による表面電子放出素子アレイの構造を模式的に示す。本発明の実施例による表面電子放出素子は、好ましくは図2Aに示されているようなＭＩＭ（Metal−Insulator−Metal）構造である。その他に、図2Bに示されているようなＭＩＭＩＭ（Metal−Insulator−Metal−Insulator−Metal）構造であっても良い。
【００１２】
図2Aに示されているように、本発明の実施例によるＭＩＭ構造の表面電子放出素子は、下部電極11、絶縁層12、及び上部電極13を含む。下部電極11及び上部電極13の素材としては、半導体素子に接触する電極の素材として一般によく使われる導電性物質（好ましくは、Au、Pt、Al、Agなどの金属）を使用できる。絶縁層12の素材としては、Al2O3、SiO2、Si3N4、HfO、NiO、MgO、SrO、SiN、BaO、TiO、Ta2O5、BaTiO3、BaZrO、ZrO2、Y2O3、ZrSiO、HfSiO、またはLaAlO3のような絶縁物質を使用できる。好ましくは、下部電極11の厚さは数百nm〜数百μmであり、絶縁層12の厚さは1nm〜30nmであり、上部電極13の厚さは10nm〜100nmである。図2AのようなＭＩＭ構造の表面電子放出素子を10−4Torr〜10−5Torrの真空内に設置し、下部電極11と上部電極13との間に約10V以上の電圧を印加すると、上部電極13の表面から電子が放出される。図7Aは、そのとき、上部電極13の表面から放出される電子に伴う電流の量を、下部電極11と上部電極13との間に印加された電圧と対比したグラフである。図7Aに示されているように、下部電極11と上部電極13との間に印加される電圧が約10Vを超えた場合、上部電極13の表面から放出された電子に伴う電流の量が測定可能な値まで増大することが分かる。特に、印加電圧が18Vであるときにその電流の量が最大値14μAに達している。
【００１３】
図2Bに示されているように、本発明の実施例によるＭＩＭＩＭ構造の表面電子放出素子は、第１電極101、第１絶縁層102、導電層103、第２絶縁層104、及び第２電極105を含む。第１電極101、導電層103、及び第２電極105の素材としては、半導体素子に接触する電極の素材として一般によく使われる導電性物質（好ましくは金属）、又は金属酸化物などを使用できる。第１絶縁層102及び第２絶縁層104の素材としては、Al2O3のような絶縁物質を使用できる。好ましくは、第１電極101の厚さは数百nm〜数百μmであり、第１絶縁層102及び第２絶縁層104の各厚さは1nm〜30nmであり、導電層103の厚さは10nm〜50nmであり、第２電極105の厚さは10nm〜100nmである。図2BのようなＭＩＭＩＭ構造の表面電子放出素子を10−4Torr〜10−5Torrの真空内に設置し、第１電極101と第２電極105との間に約2V以上の電圧を印加すると、第２電極105の表面から電子が放出される。図7Bは、そのとき、第２電極105の表面から放出される電子に伴う電流を、第１電極101と第２電極105との間に印加された電圧と対比したグラフである。図7Bに示されているように、第１電極101と第２電極105との間に印加された電圧が約2Vを超えた場合、第２電極105の表面から放出された電子に伴う電流の量が測定可能な値まで増大することが分かる。特に、印加電圧が約7Vであるときにその電流の量が最大値に達している。
【００１４】
図3に示されている本発明の実施例による表面電子素子アレイでは、前述のＭＩＭ構造の表面電子放出素子11、12、13が以下のようなアレイ構造を形成している。ここで、各表面電子放出素子が、図2Aに示されているＭＩＭ構造に代え、図2Bに示したＭＩＭＩＭ構造であっても良い。
表面電子放出素子アレイでは、下部電極11、絶縁層12、及び上部電極13が、基板10の上に順番に積層されている。下部電極11は、基板10の横方向に延びた複数の細長い電極であり、基板10の縦方向にほぼ等間隔で並んでいる。上部電極13は、基板10の縦方向に延びた複数の細長い電極であり、基板10の横方向にほぼ等間隔で並んでいる。下部電極11と上部電極13との各交差点では、絶縁層12が下部電極11と上部電極13との間に挟まれている。それにより、下部電極11と上部電極13との各交差点に、ＭＩＭ構造の表面電子放出素子Aが一つずつ形成されている。特に、表面電子放出素子Aの配置が、検査対象のＴＦＴアレイに含まれる画素電極の配置と一致する。
【００１５】
図3に示されている表面電子放出素子アレイの製造工程の概略は次の通りである。まず、基板10の上に金属または金属酸化物を塗布し、その塗膜をパターニングして下部電極11を形成する。次に、基板10及び下部電極11の上にAl2O3のような絶縁物質を塗布して絶縁層12を形成する。続いて、絶縁層12の上に金属または金属酸化物を塗布し、その塗膜をパターニングして上部電極13を形成する。
【００１６】
図3に示されている表面電子放出素子アレイでは、上部電極13を接地した状態で下部電極11に対して電圧を印加した場合、その下部電極11と交差する上部電極13の部分の表面から外部に電子が放出される。このように、下部電極11と上部電極13とのそれぞれに対して電圧を選択的に印加することにより、各表面電子放出素子Aから個別に電子を放出させることができる。
【００１７】
図6の写真は、図3に示されている表面電子放出素子アレイの上に設置された蛍光板の発する蛍光の強度分布を示している。図6では特に、表面電子放出素子アレイに含まれる表面電子放出素子のうち、特定の二つのみが駆動されている。尚、図6の写真では便宜上、白黒を反転させているので、実際には黒い所ほど明るく光っている。表面電子放出素子から放出された電子が蛍光板に衝突すると、蛍光板のその衝突箇所から強い蛍光が放出される。特に、衝突する電子が多いほど蛍光が強い。図6では、弱く光っている領域D（蛍光板全体に相当する）の中に、一際強く光っている矩形状の箇所Cが二つ含まれている（尚、写真の中央部に縦に延びている楔状のラインは、外部光に起因するノイズである）。それら二つの矩形状の箇所Cが、駆動されている二つの表面電子放出素子から放出された電子の衝突範囲を示す。図6では、それら二つの矩形状の箇所Cが十分に鮮明である。このように、図3に示されている表面電子放出素子アレイは、十分な量の電子を目的の箇所に、確実に集中させることができる。
【００１８】
図4は、検査対象であるＴＦＴアレイの構造を模式的に示す。ＴＦＴアレイには検査用のスイッチ14、電流増幅器15、及び電流比較器16が組み込まれている。ＴＦＴアレイの検査時にはスイッチ14が各ソースライン33aを個別に電流増幅器15及び電流比較器16に連結する。更に、図3に示した表面電子放出素子アレイを、図4に示したＴＦＴアレイに対向させる。以下、その状態で行われるＴＦＴアレイの検査について、図5を参照しながら詳細に説明する。
【００１９】
図5に示されているように、表面電子放出素子アレイに含まれる各表面電子放出素子AがＴＦＴアレイの各画素電極Bに一つずつ対向している。ここで、表面電子放出素子アレイとＴＦＴアレイとの間隔は数μm〜10mmであることが望ましい。更に、表面電子放出素子アレイとＴＦＴアレイとを収める空間の真空度が10−4Torr〜10−5Torrに維持される。
【００２０】
まず、ＴＦＴアレイの中から検査対象のＴＦＴTを一つ選定し、そのＴＦＴTに電気的に連結されている画素電極Bに対向する表面電子放出素子Aから電子を放出させる。次に、検査対象のＴＦＴTに連結されているゲートラインG1に対して閾値電圧以上の電圧を印加して検査対象のＴＦＴTをターンオンさせる。そのとき、そのＴＦＴTに連結されているソースラインS1に流れる電流の量を測定する。ＴＦＴ検査装置は更に、その測定結果に基づいて検査対象のＴＦＴTの不良の有無を判断する。
【００２１】
上記の検査方法は更に具体的には次の通りに行われる（図4、5参照）。
表面電子放出素子アレイでは、上部電極H1、H2、H3、H4、…を順番に接地すると共に、各接地と同期して所定の負電圧を下部電極L1、L2、L3、…に対して順番に印加する。例えば、図5に示されている一つの表面電子放出素子Aから電子を放出する場合、その表面電子放出素子Aに連結されている上部電極H1を接地すると共に、同じ表面電子放出素子Aに連結されている下部電極L1に対して負電圧を所定の時間Δt1だけ印加する。ここで、表面電子放出素子AがＭＩＭ構造であるので、下部電極L1に対する印加電圧の大きさは10V以上に設定される。それにより、その表面電子放出素子Aでは上部電極H1の表面から電子が放出され、その表面電子放出素子Aに対向する画素電極Bに捕らえられる。
【００２２】
一方、ＴＦＴアレイでは、表面電子放出素子アレイでの下部電極L1、L2、L3、…に対する電圧の印加と同期して、各ＴＦＴTの閾値電圧以上の電圧（以下、ターンオン電圧という）をゲートラインG1、G2、G3、…に対して順番に印加する（図4参照）。例えば、図5に示されている一つの表面電子放出素子Aから放出された電子を、その表面電子放出素子Aに対向する画素電極Bで捕らえる場合、その表面電子放出素子Aに連結されている下部電極L1に対して負電圧が印加される時間Δt1に、その画素電極BにＴＦＴTを通して連結されたゲート電極G1に対してターンオン電圧を印加する。それにより、その時間Δt1ではＴＦＴTがターンオンするので、画素電極Bに到達した電子に起因する電流が、そのＴＦＴTのチャンネル領域を通じてソースラインS1に流れる。その電流が更に、スイッチ14を通じて電流増幅器15で増幅され、電流比較器16に送られる。電流比較器16はその電流の量を所定の基準値と比較する。その電流の量がその基準値以上である場合、「画素電極Bに連結されたＴＦＴTは正常である」と判断される。逆に、その基準値以上の電流が検出されない場合、「画素電極Bに連結された、ＴＦＴT、ゲートラインG1、ソースラインS1、または画素電極Bのいずれかに、損傷または接触不良が含まれている」と判断される。
【００２３】
別の表面電子放出素子A2（A3）から放出された電子を、その表面電子放出素子A2（A3）に対向する画素電極B2（B3）で捕らえる場合も同様に、その表面電子放出素子A2（A3）に連結されている下部電極L2（L3）に対して負電圧が印加される時間Δt2（Δt3）に、その画素電極B2（B3）にＴＦＴT2（T3）を通して連結されたゲート電極G2（G3）に対してターンオン電圧を印加する。それにより、その時間Δt2（Δt3）では、画素電極B2（B3）に到達した電子に起因する電流が、ＴＦＴT2（T3）、ソースラインS2（S3）、スイッチ14、及び電流増幅器15を通して電流比較器16に送られる。電流比較器16はその電流の量を所定の基準値と比較してＴＦＴT2（T3）の不良の有無を判断する。
以上の動作を全ての画素電極に対して順番に実施する。それにより、ＴＦＴアレイに含まれる全てのＴＦＴについて不良の有無を判断できる。
【産業上の利用可能性】
【００２４】
本発明は表示装置に含まれるＴＦＴアレイの検査に関し、上記の通り、表面電子放出素子アレイを利用することで、その検査を迅速化し、かつ簡単化する。このように、本発明は明らかに、産業上利用可能である。
【図面の簡単な説明】
【００２５】
【図１】ＴＦＴアレイを含む表示装置の一般的な構造の模式図
【図２Ａ】本発明の実施例によるＭＩＭ構造の表面電子放出素子の断面を示す模式図
【図２Ｂ】本発明の実施例によるＭＩＭＩＭ構造の表面電子放出素子の断面を示す模式図
【図３】本発明の実施例による表面電子放出素子アレイの構造を示す模式図
【図４】検査対象であるＴＦＴアレイの構造を示す模式図
【図５】本発明の実施例によるＴＦＴ検査時での表面電子放出素子アレイとＴＦＴアレイとの配置を示す模式図
【図６】本発明の実施例による表面電子放出素子アレイの表面からの電子の放出を示す写真
【図７Ａ】図2Aに示されている表面電子放出素子から放出される電子に伴う電流を、電極間の電圧と対比したグラフ
【図７Ｂ】図2Bに示されている表面電子放出素子から放出される電子に伴う電流を、電極間の電圧と対比したグラフ
【符号の説明】
【００２６】
10    基板
11    下部電極
12    絶縁層
13    上部電極
101    第１電極
102    第１絶縁層
103    導電層
104    第２絶縁層
105    第２電極
31    表示パネル
32    ゲートスキャン部
33    データ入力部
32a   ゲートライン
33a   ソースライン
34    画素
【図１】
2007183265.tif 000003
【図２Ａ】
2007183265.tif 000004
【図２Ｂ】
2007183265.tif 000005
【図３】
2007183265.tif 000006
【図４】
2007183265.tif 000007
【図５】
2007183265.tif 000008
【図７Ａ】
2007183265.tif 000009
【図７Ｂ】
2007183265.tif 000010
【図６】
2007183265.tif 000011