(57)【要約】【課題】配線厚さのばらつきが抑えられた半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、エッチングストッパー膜１２の上に層間絶縁膜１３及びキャップ絶縁膜１４を順次形成する工程と、キャップ絶縁膜１４上に接続孔１８のパターンが形成された第１のハードマスク１５を形成する工程と、キャップ絶縁膜１４及び層間絶縁膜１３をエッチングしてエッチングストッパー膜１２に達する接続孔１８を形成する工程と、第１のハードマスク１５の一部を除去して配線溝のパターンが形成された第２のハードマスク５３を形成する工程と、キャップ絶縁膜１４及び層間絶縁膜１３をエッチングして配線溝を形成する工程と、エッチングストッパー膜１２の接続孔１８の下に位置する部分に開口を形成する工程とを備えている。ハードマスクは層間絶縁膜１３及びキャップ絶縁膜１２に対してエッチング選択性を有する材料で構成される。【選択図】図１
2007103670.tif 000002
【特許請求の範囲】
【請求項１】
下層配線を有する基板上にエッチングストッパー膜を形成する工程（ａ）と、
前記エッチングストッパー膜の上に層間絶縁膜及びキャップ絶縁膜を順次形成する工程（ｂ）と、
前記キャップ絶縁膜、前記層間絶縁膜及び前記エッチングストッパー膜に対してエッチング選択性を有する材料で構成され、接続孔のパターンが形成された第１のハードマスクを形成する工程（ｃ）と、
前記第１のハードマスクをマスクとして前記キャップ絶縁膜及び前記層間絶縁膜のエッチングを行って前記エッチングストッパー膜に達する前記接続孔を形成する工程（ｄ）と、
前記第１のハードマスクの一部を除去して配線溝のパターンが形成された第２のハードマスクを形成する工程（ｅ）と、
前記第２のハードマスクをマスクとして前記キャップ絶縁膜及び前記層間絶縁膜のエッチングを行って前記配線溝を形成する工程（ｆ）と、
前記エッチングストッパー膜のうち前記接続孔の下に位置する部分に前記下層配線を露出させる開口を形成する工程（ｇ）と、
前記接続孔を埋め、前記下層配線に接続されたプラグと前記配線溝を埋める配線とを同時に形成する工程（ｈ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項２】
前記工程（ｇ）の後で前記工程（ｈ）の前に、前記第２のハードマスクを除去する工程をさらに備え、
前記工程（ｈ）は、基板の上面上に前記接続孔及び前記配線溝を埋める金属膜を堆積させる工程と、前記金属膜のうち前記接続孔及び前記配線溝からはみ出した部分を除去して前記プラグ及び前記配線を形成する工程とを含んでいることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２のハードマスクを除去する工程は、フッ素化合物を含有する薬液を用いたウエットエッチングによって行われることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２のハードマスクを除去する工程は、ＣＭＰ法により行われることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｈ）は、基板の上面上に前記接続孔及び前記配線溝を埋める金属膜を堆積させる工程と、ＣＭＰ法によって前記金属膜のうち前記接続孔及び前記配線溝からはみ出した部分、前記第２のハードマスク、及び前記キャップ絶縁膜を除去して前記プラグ及び前記配線を形成する工程とを含んでいることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記第１のハードマスク及び前記第２のハードマスクは、アルミナ膜、フッ素含有シリコン酸化膜、シリコン窒化膜のうちの１つであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記エッチングストッパー膜はシリコン酸化物で構成されており、前記層間絶縁膜は、前記エッチングストッパー膜よりも誘電率の低い絶縁体で構成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記配線は、銅膜または銅膜およびバリアメタル膜で構成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、デュアルダマシンプロセスを用いた配線形成方法に関する。
【背景技術】
【０００２】
ＶＬＳＩの集積度の向上に伴い、微細加工技術に対する要求はますます厳しいものとなっている。特に、多層配線の採用が進み、５層ないし６層の配線構造がとられている近年のデバイスにおいては、デュアルダマシン（Dual Damasscene)をはじめとする埋め込み配線技術の開発が急がれている。このデュアルダマシン配線技術とは、上下の配線層間を結ぶ接続孔と配線を埋め込むための配線溝とを形成した後、これら双方を配線材料で埋め込むことでプラグと配線とを同時に形成する技術である。配線材料の堆積後はＣＭＰ（Chemical Mechanical Polishing)で余分な配線材料を削り、配線層を平坦化する。このデュアルダマシン配線技術によると、配線とプラグとを一度に形成することができるので、大幅なプロセスコストの低減を図ることができる。
【０００３】
図３（ａ）〜（ｇ）は、デュアルダマシン法による半導体装置の製造方法を示す断面図である。同図は半導体装置のうち配線部分のみを示している。
【０００４】
まず、図３（ａ）に示すように、半導体基板（図示せず）上に素子（図示せず）の形成や絶縁膜に埋め込まれた下層配線１３１の形成を含む一連の半導体プロセスを行った後、所定の平坦化プロセスを行って基板１３０を形成する。次に、基板１３０上にシリコン窒化膜（ＳｉＮ）からなるエッチングストッパー膜１３２を形成し、そのエッチングストッパー膜１３２の上にＳｉＯＣからなる層間絶縁膜１３３と、後の工程で形成するバリアメタル膜による汚染を防ぐためのキャップ絶縁膜１３４とを順次形成する。次に、ＣＶＤ法でＴＥＯＳ（Tetra Ethyl Ortho Silicate）を材料ガスとして成長させたキャップ絶縁膜１３４上に反射防止膜１３５を塗布する。その後、リソグラフィ技術によりレジストを用いて接続孔を形成するためのレジストパターン１３６を反射防止膜１３５の上に形成する。
【０００５】
次に、図３（ｂ）に示すように、レジストパターン１３６をマスクにして反射防止膜１３５とキャップ絶縁膜１３４と層間絶縁膜１３３をエッチングしエッチングストッパー膜１３２の表面が露出するまでエッチングし、接続孔１３７を形成する。
【０００６】
次に、図３（ｃ）に示すように、接続孔１３７にレジスト１３８を埋め込む。続いて、キャップ絶縁膜１３４上に反射防止膜１３９を塗布した後、反射防止膜１３９上に配線溝を形成するためのレジストパターン３１０を形成する。
【０００７】
次に、図３（ｄ）に示すように、レジストパターン３１０をマスクとして反射防止膜１３９、キャップ絶縁膜１３４および層間絶縁膜１３３を所定の深さまでエッチングする。      
【０００８】
次いで、アッシング洗浄により接続孔１３７に埋め込まれたレジスト１３８及びレジストパターン３１０を除去する。
【０００９】
次に、図３（ｅ）に示すように、エッチングストッパー膜１３２をエッチングして接続孔３１１と配線溝３１２とを形成する。
【００１０】
次に、図３（ｆ）に示すように、接続孔３１１及び配線溝３１２の内部を含む基板全面上にバリア膜３１３を堆積する。続いて、電解メッキ用のシード膜として薄い銅膜を堆積した後、電解メッキ法により、この銅膜上に銅膜３１４を形成する。
【００１１】
次に、図３（ｇ）に示すように、銅膜３１４及びバリア膜３１３のうち接続孔３１１及び配線溝３１２の外部にはみ出た部分と、キャップ絶縁膜１３４とを例えばＣＭＰを用いて研磨、除去する。本工程では、層間絶縁膜１３３の上面が露出するまで銅膜３１４、バリア膜３１３及びキャップ絶縁膜１３４を研磨することにより、銅膜３１４およびバリア膜３１３からなる第２層配線と第１層配線とを接続するプラグを形成する。このようして、多層配線構造を有する半導体装置が製造される。
【特許文献１】特開２００３−１００７４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特開２００３−１００７４６号公報に示されるように、層間絶縁膜がＳｉＯＣのような低誘電率の酸化物で形成される場合、この層間絶縁膜とバリアメタル膜とが接触することによって層間絶縁膜の表面部がバリアメタル膜の材料で汚染される恐れがある。図３（ｇ）に示す工程で銅膜３１４などを研磨する際に、キャップ絶縁膜１３４が存在しないと配線間、すなわち層間絶縁膜１３３のエッチング時にダメージが入るため、ＴＤＤＢ（酸化膜経時破壊）が低減するという不具合がある。
【００１３】
バリアメタル膜３１３として例えばＴａ膜をスパッタリングで形成する際に、層間絶縁膜１３３の表面から内部にＴａ原子が入り込むことによって汚染が生じる。これを防ぐためにキャップ絶縁膜１３４を設けているが、前記従来のデュアルダマシン法を用いた配線形成では、図３（ｂ）と図３（ｄ）に示すエッチング工程で下層配線１３１の酸化を防ぐためのエッチングストッパー膜１３２をエッチングする際、キャップ絶縁膜１３４が露出した状態でエッチングが行われるため、キャップ絶縁膜１３４が全面的にエッチバックされてしまい、場合によっては完全に除去されてしまう。また、キャップ絶縁膜１３４が露出しているために、エッチングストッパー膜１３２をエッチングする際に面内のエッチングレートのばらつきによりキャップ絶縁膜１３４の膜厚にばらつきが生じる。後の工程でＣＭＰによってキャップ絶縁膜１３４を完全に研磨する際に、キャップ絶縁膜１３４の下に存在する層間絶縁膜１３３も一部研磨されるので、キャップ絶縁膜１３４の膜厚がばらつくと配線溝の深さにもばらつきが発生する。その結果、配線厚さがばらつき、配線抵抗にばらつきが生じることとなる。
【００１４】
本発明は、上記不具合を解決するためのものであり、配線厚さのばらつきが抑えられた半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
以上の目的を達成するために、本発明の半導体装置の製造方法は、下層配線を有する基板上にエッチングストッパー膜を形成する工程（ａ）と、前記エッチングストッパー膜の上に層間絶縁膜及びキャップ絶縁膜を順次形成する工程（ｂ）と、前記キャップ絶縁膜、前記層間絶縁膜及び前記エッチングストッパー膜に対してエッチング選択性を有する材料で構成され、接続孔のパターンが形成された第１のハードマスクを形成する工程（ｃ）と、前記第１のハードマスクをマスクとして前記キャップ絶縁膜及び前記層間絶縁膜のエッチングを行って前記エッチングストッパー膜に達する前記接続孔を形成する工程（ｄ）と、前記第１のハードマスクの一部を除去して配線溝のパターンが形成された第２のハードマスクを形成する工程（ｅ）と、前記第２のハードマスクをマスクとして前記キャップ絶縁膜及び前記層間絶縁膜のエッチングを行って前記配線溝を形成する工程（ｆ）と、前記エッチングストッパー膜のうち前記接続孔の下に位置する部分に前記下層配線を露出させる開口を形成する工程（ｇ）と、前記接続孔を埋め、前記下層配線に接続されたプラグと前記配線溝を埋める配線とを同時に形成する工程（ｈ）とを備えている。
【００１６】
この方法により、工程（ｇ）でエッチングストッパー膜がエッチングされる際にキャップ絶縁膜の上面が露出しないので、キャップ絶縁膜の膜減りを防ぐことができ、キャップ絶縁膜の膜厚のばらつきを抑えることができる。そのため、本発明の半導体装置の製造方法によれば、配線厚さのばらつきも抑えることができる。
【００１７】
前記工程（ｇ）の後で前記工程（ｈ）の前に、前記第２のハードマスクを除去する工程をさらに備え、前記工程（ｈ）は、基板の上面上に前記接続孔及び前記配線溝を埋める金属膜を堆積させる工程と、前記金属膜のうち前記接続孔及び前記配線溝からはみ出した部分を除去して前記プラグ及び前記配線を形成する工程とを含んでいてもよい。
【００１８】
また、前記工程（ｈ）は、基板の上面上に前記接続孔及び前記配線溝を埋める金属膜を堆積させる工程と、ＣＭＰ法によって前記金属膜のうち前記接続孔及び前記配線溝からはみ出した部分、前記第２のハードマスク、及び前記キャップ絶縁膜を除去して前記プラグ及び前記配線を形成する工程とを含んでいることにより、金属膜の形成前に第２のハードマスクを除去する方法に比べて工程数を少なくすることができる。
【発明の効果】
【００１９】
本発明による半導体装置の製造方法は、接続孔と配線溝を形成するためのマスクをハードマスクにすることで、エッチングストッパー膜をエッチングする際にキャップ絶縁膜の膜減りを防止できる。これにより、配線材料が層間絶縁膜を汚染するのを防ぐことができる。また、エッチングストッパー膜をエッチングする際にキャップ絶縁膜の上面が露出しないので、キャップ保護膜がエッチングされない。その結果、層間絶縁膜の膜厚のばらつきを低減し、配線厚さのばらつきも低減でき、配線抵抗のばらつきを抑制することができる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施形態）
以下、本発明の第１の実施形態に係る配線形成方法について図面を参照しながら説明する。図１（ａ）〜（ｈ）は、第１の実施形態に係る配線形成方法を示す断面図である。
【００２１】
まず、図１（ａ）に示すように、半導体基板（図示せず）上に素子（図示せず）の形成や絶縁膜に埋め込まれた下層配線１１の形成を含む一連の半導体プロセスを行った後、所定の平坦化プロセスを行って基板１０を形成する。次に、基板１０の上面全体の上にＳｉＣＮからなるエッチングストッパー膜１２を形成する。続いて、エッチングストッパー膜１２上に、例えばトリメチルシランやテトラメチルシランを原料として用いるＣＶＤ法によりＳｉＯＣなどの低誘電率絶縁体からなる層間絶縁膜１３を例えば４００ｎｍ程度堆積する。次に、層間絶縁膜１３上に例えばＬＰ−ＣＶＤ法によりテトラエトキシオキソシラン（Tetra Ethyl Ortho Silicate）を原料として例えば厚さ１００ｎｍ程度のキャップ絶縁膜１４を形成する。このキャップ絶縁膜１４は、後の工程で形成されるバリアメタル膜が層間絶縁膜１３への汚染するのを防止するために形成されている。次いで、キャップ絶縁膜１４上にアルミナ系の金属膜、例えばＡｌ2Ｏ3膜１５ａを形成する。本工程では、例えばスパッタリング法によりＡｌを形成した後に表面プラズマ酸化によりＡｌ2Ｏ3膜１５ａを形成する。次に、接続孔の形成に用いるハードマスクを作成するためにＡｌ2Ｏ3膜１５ａ上に反射防止膜１６を塗布し、その後リソグラフィ技術によりレジストパターン１７を形成して所定の位置に開口部を形成する。
【００２２】
次に、図１（ｂ）に示すように、前記レジストパターン１７をマスクとして所定の位置に開口部を有する第１のハードマスク１５を形成する。本工程では、例えばＩＣＰプラズマを用いるエッチング方式により、レジストパターン１７をマスクとするエッチングを行う。このエッチング条件は、例えばＣｌ2＝２０ｍｌ／ｍｉｎ（標準状態）、Ｏ2＝６ｍｌ／ｍｉｎ（標準状態）とし、圧力０．７Ｐａ、エッチングチャンバー上部の電極電力４００Ｗ、半導体基板を載置した下部電極電力５０Ｗ、下部電極温度２０℃とする。次に、レジストパターン１７をアッシング・洗浄により除去する。
【００２３】
続いて、図１（ｃ）に示すように、第１のハードマスク１５をマスクとしてキャップ絶縁膜１４と層間絶縁膜１３をエッチングすることにより、接続孔１８を開口する。エッチング条件としては、例えばＣＨＦ3＝１０ｍｌ／ｍｉｎ（標準状態）、ＣＦ4＝２０ｍｌ／ｍｉｎ（標準状態）を用い、圧力１０Ｐａ、上部電極電力１０００Ｗ、下部電極電力２０００Ｗ、下部電極温度０℃とする。
【００２４】
次に、図１（ｄ）に示すように、接続孔１８にレジスト１９を埋め込んだ後に埋め込みレジストエッチバックを行う。更に、第１のハードマスク１５上に反射防止膜５０を塗布し、その後リソグラフィー技術によりレジストパターン５１を形成し配線溝を形成するためのマスクとする。
【００２５】
次に、図１（ｅ）に示すように、レジストパターン５１をマスクとして第１のハードマスク１５の一部をエッチングし、配線溝を形成するためのＡｌ2Ｏ3からなる第２のハードマスク５３を形成する。ここでは、例えばＩＣＰエッチング方式によりエッチングを行う。エッチング条件は、例えばＣｌ2＝２０ｍｌ／ｍｉｎ（標準状態）、Ｏ2＝６ｍｌ／ｍｉｎ（標準状態）とし、圧力０．７Ｐａ、上部電極電力４００Ｗ、下部電極電力５０Ｗ、下部電極温度２０℃とする。次に、第２のハードマスク５３をマスクとしてキャップ絶縁膜１４及び層間絶縁膜１３をエッチングして所定の深さの配線溝５６を形成する。エッチング条件は例えばＣＦ4＝１００ｍｌ／ｍｉｎ（標準状態）、Ｎ2＝５０ｍｌ／ｍｉｎ（標準状態）を用い、圧力１０Ｐａ、上部電極電力５００Ｗ、下部電極電力１００Ｗ、下部電極温度２０℃とする。次いで、接続孔１８に埋め込まれていたレジスト１９とレジストパターン５１とをアッシング・洗浄により除去する。
【００２６】
次に、図１（ｆ）に示すように、エッチングストッパー膜１２をエッチングして下層配線１１の上方に開口を形成する。このエッチングストッパー膜１２は、図１（ｃ）及び図１（ｅ）に示すエッチング工程で、銅からなる下層配線１１の表面酸化を防ぐために設けられていたものである。本工程におけるエッチング条件は、例えばＣ4Ｆ8＝１０ｍｌ／ｍｉｎ（標準状態）、ＣＦ4＝１００ｍｌ／ｍｉｎ（標準状態）とし、圧力２０Ｐａ、上部電極電力５００Ｗ、下部電極電力３００Ｗ、下部電極温度２０℃とする。
【００２７】
次に、図１（ｇ）に示すように、フッ素を含有する洗浄液（フッ化アンモニウム１％、有機溶剤４０％、水５０％、添加物９％）を用いてＡｌ2Ｏ3からなる第２のハードマスク５３を除去する。このフッ素を含有する薬液は（Ａｌ2Ｏ3のエッチング量）／（Ｃｕのエッチング量）の値が１００以上の選択比を持つため、Ｃｕに対するエッチングを抑制することができる。また、Ａｌ2Ｏ3からなる第２のハードマスク５３は、接続孔１８と配線溝５６を開口した状態でＣＭＰ法によっても除去することができる。第２のハードマスク５３を研磨、除去する際には、例えばコロイダルシリカ１５％と過酸化水素水を含む研磨スラリーを用いる。この研磨スラリーは、（Ａｌ2Ｏ3のエッチング量）／（Ｃｕのエッチング量）の値が５０以上の選択比を持つためキャップ絶縁膜１４はほとんど研磨されず、キャップ絶縁膜１４の膜厚のばらつきが発生しない。
【００２８】
次に、図１（ｈ）に示すように、接続孔１８及び配線溝５６の内部を含む基板の全面上にＴａＮなどからなるバリアメタル膜５５をスパッタリングにより形成する。バリアメタル膜５５の膜厚は、接続孔１８側壁において３ｎｍ程度、接続孔１８の底部において２０ｎｍ程度、配線溝５６側壁及び底部において５ｎｍ程度とする。次に、スパッタエッチングにより接続孔１８底部のバリアメタル膜５５を１０ｎｍ程度残存するようにエッチングを行う。続いて、電解メッキ用のシード膜として薄い銅膜をスパッタリング法により堆積した後、電解メッキ法により、先に形成された銅膜上に銅からなるメッキ膜を形成し、接続孔１８及び配線溝５６を埋める銅膜５７を形成する。ここで、銅膜５７は、スパッタリングにより形成された銅膜とメッキ法により形成された銅膜とを合わせたものである。次に、銅膜５７及びバリアメタル膜５５のうち接続孔１８及び配線溝５６の外部にはみ出した部分と、キャップ絶縁膜１４とを例えばＣＭＰを用いて除去する。以上の工程により、銅膜５７、およびバリアメタル膜５５からなる第２層配線と、第１層配線と第２層配線とを接続するプラグとを形成することができる。
【００２９】
従来技術では、前述のように層間絶縁膜上に堆積したキャップ絶縁膜が露出した場合は、エッチングストッパー膜をエッチングする際にキャップ絶縁膜も同時にエッチングされてしまう。これに対し、本実施形態の配線形成方法では、キャップ絶縁膜１４の上にＡｌ2Ｏ3などからなるハードマスクを用いるため、接続孔１８の形成時及び配線溝５６の形成時にキャップ絶縁膜１４が露出しない。また、キャップ絶縁膜１４はエッチングストッパー膜１２をエッチングする際にも第２のハードマスク５３により保護されているため、膜減りする事がない。そのため、本実施形態の配線形成方法では、バリアメタル膜５５による層間絶縁膜１３上部へのメタル汚染をキャップ絶縁膜１４の存在によって確実に防ぐことが可能となっている。また、エッチング時にキャップ絶縁膜１４が露出しないため、エッチングストッパー膜１２をエッチングする際にもキャップ絶縁膜１４が膜減りを起こすことがない。そのため、ＣＭＰによって接続孔１８及び配線溝５６の外部にはみ出した銅膜５７及びバリアメタル膜５５が研磨除去された後、層間絶縁膜１３の厚み及び銅配線の厚みが均一となり、配線抵抗のばらつきを抑制することができる。
【００３０】
なお、本実施形態の配線形成方法は、層間絶縁膜１３が低誘電率の絶縁体以外の絶縁材料で構成されている場合でも適用することができる。
【００３１】
また、以上ではハードマスクの材料としてＡｌ2Ｏ3（アルミナ）を用いる例を説明したが、フッ素含有シリコン酸化物やシリコン窒化物、ＴａＮ、ＴｉＮなど、これ以外の材料でハードマスクを構成してもよい。
【００３２】
（第２の実施形態）
以下、本発明の第２の実施形態に係るデュアルダマシン配線形成工程について図面を参照しながら説明する。
【００３３】
図２（ａ）、（ｂ）は、第２の実施形態に係る配線形成工程の一部を示す断面図である。なお、本実施形態に係る配線形成方法において、最初の工程は図１（ａ）〜図１（ｆ）に示す工程と同様であるため説明を省略する。
【００３４】
まず、図２（ａ）に示すように、図１（ｆ）に示す工程を実施した後、接続孔１８（図１（ｃ）参照）及び配線溝５６（図１（ｅ）参照）の内部を含む基板の全面上にＴａＮなどからなるバリアメタル膜２６を形成する。バリアメタル膜２６の膜厚は、第２のハードマスク５３上と接続孔１８の側壁において３ｎｍ程度、接続孔１８の底部において２０ｎｍ程度、配線溝５６の側壁及び底部において５ｎｍ程度とする。次に、接続孔１８底部のバリア膜をスパッタエッチングし、１０ｎｍ程度残存させる。次に電解メッキ用のシード膜として薄い銅膜を堆積した後、電解メッキ法により、銅膜の上に銅からなるメッキ膜を堆積し、接続孔１８及び配線溝５６を埋める銅膜２７を形成する。ここで、銅膜２７は、スパッタリングにより形成された銅膜とメッキ法により形成された銅膜とを合わせたものである。
【００３５】
次に、図２（ｂ）に示すように、銅膜２７及びバリアメタル膜２６のうち接続孔１８及び配線溝５６の外部にはみ出した部分と、第２のハードマスク５３とキャップ絶縁膜１４とを、例えばＣＭＰを用いて除去することにより、銅膜２７及びバリアメタル膜２６からなる第２層配線と、第２層配線と第１層配線とを接続するプラグとを形成する。なお、銅膜２７の研磨と第２のハードマスク５３の研磨とは同一条件で行うことができる。
【００３６】
本実施形態の配線形成方法によれば、キャップ絶縁膜１４を保護するために形成した第２のハードマスク５３の研磨を配線溝５６等からはみ出た銅膜２７の研磨と同時に行うので、第１の実施形態の配線形成方法に比べて工程数を削減することができる。そのため、本実施形態の方法によれば、半導体装置の製造コストを大幅に低減することができる。
【００３７】
以上で説明した第１および第２の実施形態の方法では、ハードマスク材料としてアルミナ膜を用いたが、これ以外にＳｉＮ，フッ素含有シリコン酸化膜であるＦＳＧ膜も使用可能である。また、ハードマスク上にＴＥＯＳを用いて形成したシリコン酸化膜などを追加形成して膜厚を厚くして使用することもできる。
【産業上の利用可能性】
【００３８】
以上説明したように、本発明の配線形成方法は、デュアルダマシン工程を用いる方法であって、多層配線を有する種々の半導体装置に利用可能である。
【図面の簡単な説明】
【００３９】
【図１】（ａ）〜（ｈ）は、第１の実施形態に係る配線形成方法を示す断面図である。
【図２】（ａ）、（ｂ）は、第２の実施形態に係る配線形成工程の一部を示す断面図である。
【図３】（ａ）〜（ｇ）は、デュアルダマシン法による半導体装置の製造方法を示す断面図である。
【符号の説明】
【００４０】
１０      基板
１１      下層配線
１２      エッチングストッパー膜
１３      層間絶縁膜
１４      キャップ絶縁膜
１５      第１のハードマスク
１５ａ    Ａｌ2Ｏ3膜
１６、５０      反射防止膜
１７、５１      レジストパターン
１８      接続孔
１９      レジスト
２６、５５      バリアメタル膜
２７、５７      銅膜
５３      第２のハードマスク
５６      配線溝
【図１】
2007103670.tif 000003
【図２】
2007103670.tif 000004
【図３】
2007103670.tif 000005