(57)【要約】【課題】スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子を提供する。【解決手段】情報を磁性体の磁化状態により保持する記憶層１７を有し、この記憶層１７の上下に、それぞれ中間層を介して磁化固定層３１，３２が設けられ、記憶層１７の上下の中間層のうち、一方の中間層はトンネルバリアを形成する絶縁層１６であり、他方の中間層３３は絶縁層１８と非磁性導電層１９との積層であり、積層方向に電流を流すことにより、記憶層１７の磁化の向きが変化して、記憶層１７に対して情報の記録が行われる記憶素子３を構成する。【選択図】図２
2007103471.tif 000002
【特許請求の範囲】
【請求項１】
情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、
前記記憶層の上下の前記中間層のうち、一方の前記中間層は、トンネルバリアを形成する絶縁層であり、
他方の前記中間層は、絶縁層と非磁性導電層との積層であり、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる
ことを特徴とする記憶素子。
【請求項２】
前記記憶層の上下の前記磁化固定層において、それぞれ前記記憶層に最も近い前記強磁性層の磁化の向きが互いに反対向きであることを特徴とする請求項１に記載の記憶素子。
【請求項３】
前記中間層の前記絶縁層が、Ａｌ，Ｍｇ，Ｓｉ，Ｔｉ，Ｃｒ，Ｚｒ，Ｈｆ，Ｔａの中から選ばれた１以上の元素の、酸化物もしくは窒化物を主成分とする材料から成ることを特徴とする請求項１に記載の記憶素子。
【請求項４】
前記中間層の前記非磁性導電層が、Ｍｇ，Ａｌ，Ｓｉ，Ｇｅ，Ｔｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗ，Ｃｕ，Ａｇ，Ａｕ，Ｒｕ，Ｒｈの中から選ばれた１元素、もしくはこれらの合金を主成分とする材料から成ることを特徴とする請求項１に記載の記憶素子。
【請求項５】
情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する２種類の配線とを備え、
前記記憶素子は、前記記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、
前記記憶層の上下の前記中間層のうち、一方の前記中間層は、トンネルバリアを形成する絶縁層であり、
他方の前記中間層は、絶縁層と非磁性導電層との積層であり、
積層方向に電流を流すことにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われる構成であり、
前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
ことを特徴とするメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
【背景技術】
【０００２】
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
【０００３】
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている（例えば非特許文献１参照）。
【０００４】
ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
【０００５】
一般的なＭＲＡＭの模式図（斜視図）を、図５に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
【０００６】
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、アドレス配線も細くなるため、充分な電流が流せなくなってくる。
【０００７】
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
【０００８】
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
【０００９】
そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
【００１０】
上述したスピン注入による磁化反転を利用する構成のメモリの模式図を図３及び図４に示す。図３は斜視図、図４は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図３中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図３中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図３中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
【００１１】
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図５に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができる、という特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
【００１２】
このスピン注入による磁化反転を利用する構成のメモリにおいて、消費電力をさらに抑制するためには、スピン注入効率を改善して、入力する電流を減らす必要がある。
【００１３】
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネルバリア層にすることが効果的である。
この場合、バリア層の耐電圧の制限が生じるため、この点からも、スピン注入時の電流を抑制する必要がある。
【００１４】
そこで、スピン注入時の電流を抑制するための解決策として、記憶素子を磁化固定層／中間層／記憶層／中間層／磁化固定層の積層構造として、記憶層の上下に設けた磁化固定層の磁化の向きを反対向きにした構成が提案されている（特許文献２及び特許文献３参照）。
そして、上記特許文献２等において、上下の磁化固定層の磁化の向きを互いに反対向きにすることにより、スピン注入効率を倍増させることが可能であることが示されている。
【００１５】
【非特許文献１】日経エレクトロニクス  ２００１．２．１２号（第１６４頁−１７１頁）
【特許文献１】特開２００３−１７７８２号公報
【特許文献２】米国特許公開第２００４／００２７８５３号明細書
【特許文献３】特開２００４−１９３５９５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上記特許文献２や上記特許文献３では、中間層として、非磁性の導体を用いた導体層と、トンネルバリア層となる絶縁層とのいずれかを使用している。
即ち、記憶層の下層の中間層／記憶層の上層の中間層の組み合わせとしては、導体層／導体層、導体層／絶縁層、絶縁層／導体層、絶縁層／絶縁層、の４通りが考えられる。
【００１７】
ところで、スピン注入現象において、磁化反転を生じさせる閾値電流を与える理論式は、下記の式１のようになることが理論的に導かれており、この式を利用すると、ダンピング定数の増加が閾値電流の増加を招くことが、理論的に計算される（J. Z. Sun,Phys. Rev. B,Vol.62,p.570,2000年参照）。
【数１】
2007103471.tif 000003
（ただし、α：記憶層のダンピング定数、Ｈｋ：記憶層の一軸異方性磁界、Ｍｓ：記憶層の飽和磁化、η：スピン注入係数）
【００１８】
そして、上記特許文献２等において提案されている構成を実現しようとした場合には、記憶層のダンピング定数に対して、記憶層に接している中間層及び磁化固定層がスピンポンピングとよばれている現象により影響を与えることになり、中間層や磁化固定層を構成する材料によって、記憶層のダンピング定数が増加することが報告されている（例えば、Yaroslav他,Phys. Rev. B,Vol.66,p.224403,2002年等参照）。
特に、一方の中間層を、非磁性の導体により構成した場合には、記憶層のダンピング定数が増加する影響によって、閾値電流を低減することができない。
【００１９】
これに対して、両方の中間層にトンネル絶縁層を使用した場合には、上記のスピンポンピングの影響は受けないために、記憶層のダンピング定数は増加しない。
しかしながら、磁気抵抗効果が小さくなってしまう、という問題を生じる。
上記特許文献２のように、記憶層の上下の磁化固定層の磁化の向きを反平行とした場合においては、記憶層の磁化の向きと一方の磁化固定層の磁化の向きとの相対角度をθ１として、記憶層の磁化の向きと他方の磁化固定層の磁化の向きとの相対角度をθ２としたとき、これらの相対角度θ１，θ２は、θ１＝１８０°−θ２の関係にある。
そして、磁気抵抗ＭＲは、磁化固定層及び記憶層の磁化の向きのなす角θを使用して、
ＭＲ＝Ｒｓ＋ΔＲｘ（１−ｃｏｓθ）／２
で与えられる。このうちΔＲｘの項が、記憶層の磁化の向きによって変化する成分、即ち磁気抵抗効果による抵抗変化を示している。
ところが、ｃｏｓθ２＝ｃｏｓ（１８０°−θ１）＝−ｃｏｓθ１であるため、磁気抵抗効果による抵抗変化は、上下の磁化固定層で逆極性となることから、磁気抵抗効果を打ち消し合ってしまう。
即ち、両方の中間層にトンネル絶縁層を使用した場合は、磁気抵抗効果が打ち消し合って減少してしまい、読み出しの出力が低下してしまうという欠点がある。
【００２０】
上述した問題のため、上記特許文献２等において提案されている構成を単純に作製しても、スピン注入効率を向上させることにならず、膜構成によっては、記憶層のダンピング定数を増加させてしまうことにより、逆にスピン注入効率を低下させてしまったり、或いは、読み出し出力を低下させてしまったりする。
【００２１】
上述した問題の解決のために、本発明においては、スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子、並びにこの記憶素子を有するメモリを提供するものである。
【課題を解決するための手段】
【００２２】
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層の上下に、それぞれ中間層を介して磁化固定層が設けられ、記憶層の上下の中間層のうち、一方の中間層はトンネルバリアを形成する絶縁層であり、他方の中間層は絶縁層と非磁性導電層との積層であり、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるものである。
【００２３】
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に、記憶素子が配置され、２種類の配線を通じて、記憶素子に積層方向の電流が流れるものである。
【００２４】
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層の上下にそれぞれ中間層を介して磁化固定層が設けられており、積層方向に電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン注入による情報の記録を行うことができる。
【００２５】
さらに、記憶層の上下の中間層のうち、一方の中間層はトンネルバリアを形成する絶縁層であり、他方の中間層は絶縁層と非磁性導電層との積層であることにより、スピン注入効率を向上することができると共に、充分な磁気抵抗効果を確保することが可能になる。
即ち、一方の中間層がトンネルバリアを形成する絶縁層であるため、この一方の中間層とその両側の記憶層及び磁化固定層とから成る一方の磁気抵抗効果素子では、高い磁気抵抗効果が得られる。
また、他方の中間層が絶縁層と非磁性導電層との積層であるため、この他方の中間層とその両側の記憶層及び磁化固定層とから成る他方の磁気抵抗効果素子では、絶縁層があることによってスピン注入効率を良好にすることができると共に、非磁性導電層があることによって磁気抵抗効果が小さくなり、一方の磁気抵抗効果素子よりも磁気抵抗効果が充分小さくなる。
これにより、上下の中間層によるそれぞれの磁気抵抗効果素子を積層することによって、スピン注入効率を向上することができると共に、上下の磁気抵抗効果素子の磁気抵抗効果が相殺されて記憶素子全体の磁気抵抗効果が小さくなることを抑制して、高い磁気抵抗効果を得ることができる。
従って、スピン注入効率を向上することにより、記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することが可能になる。また、高い磁気抵抗効果により、抵抗変化率（ＭＲ比）が大きくなるため、読み出し信号強度を大きくすることができる。
【００２６】
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン注入による情報の記録を行うことができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができ、かつ充分な読み出し信号強度が得られる。
【発明の効果】
【００２７】
上述の本発明によれば、スピン注入効率を改善することにより、情報の記録に必要な電流量を低減することができる。
これにより、メモリ全体の消費電力を低減することができる。
従って、従来にない低消費電力のメモリを実現することが可能になる。
【００２８】
また、抵抗変化率（ＭＲ比）を大きくして、読み出し信号強度を大きくすることができるため、記憶素子の動作マージンが充分に得られ、エラーなく記憶素子を動作させることができる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
【発明を実施するための最良の形態】
【００２９】
本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
【００３０】
スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくはトンネル磁気抵抗効果素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
【００３１】
一方、電流磁場により磁化反転を行う通常のＭＲＡＭでは、書き込み電流が数ｍＡ以上必要となる。
これに対して、スピン注入により磁化反転を行う場合には、上述のように、書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることがわかる。
また、通常のＭＲＡＭで必要とされる、電流磁界発生用の配線（図５の１０５）が不要となるため、集積度においても通常のＭＲＡＭに比較して有利である。
【００３２】
しかしながら、前述したように、スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
【００３３】
記憶層と磁化固定層との間の非磁性の中間層として、トンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果（ＧＭＲ）素子を構成した場合と比較して、磁気抵抗変化率（ＭＲ比）を大きくすることができ、読み出し信号強度を大きくすることができる。
【００３４】
また、前述した特許文献２や特許文献３によると、記憶層の上下に磁化固定層を設けて、上下の磁化固定層の磁化の向きを反平行にすることにより、スピン注入効率を向上することができる。
【００３５】
しかしながら、単純に、記憶層の上下に磁化固定層を設けて、上下の磁化固定層の磁化の向きを反平行にしても、記憶層と磁化固定層とその間の中間層とによって構成される、上下２つの磁気抵抗効果素子が磁気抵抗効果を打ち消し合って記憶素子全体の磁気抵抗変化率（ＭＲ比）が小さくなったり、スピンポンピング現象により記憶層の磁化の向きを反転するための電流量（書き込み閾値電流）が大きくなったり、といった問題を生じてしまう。
【００３６】
そこで、本発明においては、スピン注入効率を増大させる効果と、充分大きい磁気抵抗変化率（ＭＲ比）とが共に得られる記憶素子の構成を提供する。
【００３７】
本発明においては、磁化状態により情報を保持することができる磁性層（記憶層）と、磁化の向きが固定された磁化固定層とを有する記憶素子を構成する。
そして、記憶層の上下にそれぞれ磁化固定層を設けて、上下に磁気抵抗素子を形成し、即ち磁化固定層／中間層／記憶層／中間層／磁化固定層の積層構造、即ち所謂デュアルスピン構造とする。
さらに、２つの中間層のうち、一方の中間層をトンネルバリアとなる絶縁層である構成として、他方の中間層を絶縁層と非磁性導電層との積層である構成とする。
【００３８】
絶縁層と非磁性導電層との積層構造の中間層は、中間層に導体層を用いたＧＭＲ構造でもなく、中間層に絶縁層を用いたＴＭＲ構造でもないことから、磁気抵抗効果が非常に小さくなって、ほぼ消失する。
そのため、他方の中間層にこの積層構造を用いることにより、前述した両方の中間層にトンネル絶縁膜を使用した際に発生する、磁気抵抗効果の減少の問題は発生しない。
また、この積層構造の場合、中間層に絶縁層があることにより、スピンポンピング効果は発生せず、このスピンポンピング効果によって生じるスピン注入による書き込み電流の電流閾値の増加もない。
その一方で、磁化固定層がスピン偏極電流源としての機能は維持しているため、スピン注入効果は得ることができる。これにより、２つの磁化固定層を設けたことによる、スピン注入効果の増大効果を得ることができ、書き込み電流の閾値を低減することが可能となる。電流閾値を低減することにより、記憶素子を備えたメモリの消費電力を低減することが可能になる。
【００３９】
積層構造の中間層を構成する絶縁層の具体的な材料としては、Ａｌ，Ｍｇ，Ｓｉ，Ｔｉ，Ｃｒ，Ｚｒ，Ｈｆ，Ｔａの中から選ばれた１以上の元素の、酸化物もしくは窒化物を主成分とする材料を用いることができる。
【００４０】
積層構造の中間層を構成する非磁性導電層の具体的な材料としては、Ｍｇ，Ａｌ，Ｓｉ，Ｇｅ，Ｔｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗ，Ｃｕ，Ａｇ，Ａｕ，Ｒｕ，Ｒｈの中から選ばれた１元素、もしくはこれらの合金を主成分とする材料を用いることができる。
【００４１】
さらに好ましくは、記憶層の上下の磁化固定層において、それぞれ記憶層に最も近い強磁性層の磁化の向きが互いに反対向きである構成とする。
このような構成とすることにより、デュアルスピン構造としたことによるスピン注入効率を向上する効果を充分に発揮させて、さらにスピン注入効率を高めることができる。
【００４２】
絶縁層と非磁性導電層の積層からなる中間層は、積層の順番が逆になっても効果は変わらず、絶縁層又は非磁性導電層のうち、どちらを記憶層に近い側に配置しても構わない。
また、非磁性導電層と絶縁層のそれぞれを少なくとも一層以上ずつ含んでいれば３層以上の積層構造としても問題ない。
【００４３】
記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。
記憶層の上下の磁化固定層は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とする。
また、記憶層の上下の磁化固定層は、単層の強磁性層から成る構造、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリ構造とする。
磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記記憶素子を安定して動作させることができる。
【００４４】
続いて、本発明の実施の形態を説明する。
【００４５】
本発明の一実施の形態として、メモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
【００４６】
そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、記憶素子３が配置されている。この記憶素子３は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
【００４７】
また、本実施の形態のメモリの記憶素子３の断面図を図２に示す。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に第１の磁化固定層３１を設け、上層に第２の磁化固定層３２を設けている。即ち、記憶層１７に対して、上下２つの磁化固定層３１，３２を設けた構成である。
第１の磁化固定層３１の下に反強磁性層１２が設けられ、この反強磁性層１２により、第１の磁化固定層３１の磁化の向きが固定される。また、第２の磁化固定層３２の上に反強磁性層２１が設けられ、この反強磁性層２１により、第２の磁化固定層３２の磁化の向きが固定される。
【００４８】
そして、第１の磁化固定層３１は、積層フェリ構造となっている。
具体的には、第１の磁化固定層３１は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成である。
第１の磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
これにより、第１の磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
一方、第２の磁化固定層３２は、単層の強磁性層２０のみを有する構成である。
【００４９】
また、反強磁性層１２の下には下地層１１が形成され、反強磁性層２１の上にはキャップ層２２が形成されている。
【００５０】
第１の磁化固定層３１を積層フェリ構造としたことにより、第１の磁化固定層３１の外部磁界に対する感度を低下させて、外部磁界による不要な磁化変動を抑制することができる。
【００５１】
磁化固定層３１，３２の強磁性層１３，１５，２０の材料としては、Ｆｅ，Ｎｉ，Ｃｏの１種もしくは２種以上を主成分とする合金材料を用いることができる。また、これらの合金に、Ｎｂ，Ｚｒ，Ｔａ，Ｔｉ，Ｖ，Ｃｒ，Ｗ，Ｍｏ，Ｈｆ，Ｂ，Ｃ，Ａｌ，Ｓｉ，Ｇｅ，Ｍｇ，Ｍｎ，Ｃｒ，Ｇａ等の元素を含有させることもできる。
【００５２】
磁化固定層３１，３２の強磁性層１３，１５，２０の飽和磁化Ｍｓの値は、一般に、２００ｅｍｕ／ｃｃ以上２０００ｅｍｕ／ｃｃ以下の範囲が適当である。
【００５３】
第１の磁化固定層３１の積層フェリを構成する非磁性層１４の材料としては、Ｒｕ，Ｃｕ，Ｒｈ等が使用できる。
また、この非磁性層１４の膜厚は、非磁性層１４の両側の強磁性層１３，１５が反強磁性的に結合するように、設定する。材料によって変動するが、好ましくは、０．５ｎｍ以上、４ｎｍ以下の範囲で使用する。
【００５４】
反強磁性層１２，２１の材料としては、Ｆｅ，Ｎｉ，Ｐｔ，Ｉｒ，Ｒｈ等の金属元素とマンガンとの合金、コバルトやニッケルの酸化物等が使用できる。
【００５５】
記憶層１７の材料としては、特に限定はないが、Ｆｅ，Ｃｏ，Ｎｉの１種もしくは２種以上を主成分とする合金材料を用いることができる。
またこれらの合金にＮｂ，Ｚｒ，Ｔａ，Ｔｉ，Ｖ，Ｃｒ，Ｗ，Ｍｏ，Ｈｆ，Ｂ，Ｃ，Ａｌ，Ｓｉ，Ｇｅ，Ｍｇ，Ｍｎ，Ｃｒ，Ｇａ等の元素を含有させることもできる。
記憶層１７を構成する強磁性層も、磁化固定層３１，３２の強磁性層１３，１５，２０と同様に、飽和磁化Ｍｓの値は、一般に、２００ｅｍｕ／ｃｃ以上２０００ｅｍｕ／ｃｃ以下の範囲が適当である。
【００５６】
本実施の形態においては、特に、記憶層１７と、第１の磁化固定層３１及び第２の磁化固定層３２との間にそれぞれある２つの中間層のうち、一方を絶縁層により構成し、他方を絶縁層と非磁性導電層との積層により構成している。
即ち、記憶層１７と下層の第１の磁化固定層３１との間の中間層をトンネル絶縁層１６のみで構成し、記憶層１７と上層の第２の磁化固定層３２との間の中間層３３を、トンネル絶縁層１８と非磁性導電層１９との積層により構成している。
【００５７】
このように、記憶層１７の下層の中間層をトンネル絶縁層１６のみで構成し、記憶層１７の上層の中間層３３をトンネル絶縁層１８と非磁性導電層１９との積層により構成していることにより、前述したように、スピン注入効率を向上すると共に、磁気抵抗効果による抵抗変化率（ＭＲ比）を充分大きい値とすることができる。
【００５８】
さらに、本実施の形態においては、第１の磁化固定層３１の強磁性層１５の磁化Ｍ１５が左向きであり、第２の磁化固定層３２の強磁性層２０の磁化Ｍ２０が右向きであり、これらが反平行の向きになっている。
記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，２０の磁化Ｍ１５，Ｍ２０が反平行の向きになっていることにより、前述したようにスピン注入効率を増大させることができる。
これにより、スピン注入によって記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量を低減することができる。
【００５９】
トンネル絶縁層１６，１８の材料としては、Ａｌ，Ｍｇ，Ｓｉ，Ｔｉ，Ｃｒ，Ｚｒ，Ｈｆ，Ｔａの中から選ばれた１以上の元素の、酸化物もしくは窒化物を主成分とする材料が使用できる。
【００６０】
記憶層１７と上層の第２の磁化固定層３１との間に挟まれる中間層３３の非磁性導電層１９の材料としては、Ｍｇ，Ａｌ，Ｓｉ，Ｇｅ，Ｔｉ，Ｖ，Ｃｒ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，Ｗ，Ｃｕ，Ａｇ，Ａｕ，Ｒｕ，Ｒｈ等から選ばれた１種の材料、もしくは２種以上からなる合金が使用できる。
【００６１】
本実施の形態の記憶素子３は、下地層１１からキャップ層２２までを真空装置内で連続的に形成して、その後反応性イオンエッチングやイオンミリング等の微細加工によって記憶素子３のパターンを形成することにより、製造することができる。
【００６２】
上述の本実施の形態によれば、記憶素子３が記憶層１７の下層及び上層にそれぞれ中間層を介して磁化固定層３１，３２を設けて、記憶層１７の下層の中間層がトンネル絶縁層１６のみで構成され、記憶層１７の上層の中間層３３がトンネル絶縁層１８と非磁性導電層１９との積層で構成されている。
記憶層１７の下層及び上層にそれぞれ中間層を介して磁化固定層３１，３２を設けて、所謂デュアルスピン構造としていることにより、一方のみに磁化固定層を設けた所謂シングルスピン構造と比較して、スピン注入効率を向上させることが可能になる。
記憶層１７の下層の中間層が、トンネル絶縁層１６のみで構成されていることにより、記憶層１７とトンネル絶縁層１６と下層の第１の磁化固定層３１とから成る磁気抵抗効果素子がトンネル磁気抵抗効果素子（ＭＴＪ素子）の構造となっており、大きい磁気抵抗効果が得られ、抵抗変化率（ＭＲ比）の値が大きくなる。
記憶層１７の上層の中間層３３が、トンネル絶縁層１８と非磁性導電層１９との積層で構成されていることにより、記憶層１７と中間層３３（１８，１９）と上層の第２の磁化固定層３２とから成る磁気抵抗効果素子では、トンネル絶縁層１８によってスピンポンピング現象を抑制して、スピン注入効率を向上する作用効果が得られるが、非磁性導電層１９があることにより磁気抵抗効果が非常に小さくなる。このため、下層の磁気抵抗効果素子よりも磁気抵抗効果が充分に小さくなる。
これにより、記憶素子３全体において、スピン注入効率を向上させることができると共に、２つの磁気記憶素子の磁気抵抗効果が、逆極性であってもほとんど打ち消されることがなく、充分に大きい磁気抵抗効果が得られる。
【００６３】
さらに、第１の磁化固定層３１の強磁性層１５の磁化Ｍ１５が左向きであり、第２の磁化固定層３２の強磁性層２０の磁化Ｍ２０が右向きであり、記憶層１７を挟む磁化固定層３１，３２において、それぞれ記憶層１７に最も近い強磁性層１５，２０の磁化Ｍ１５，Ｍ２０が反平行の向きになっていることにより、スピン注入効率を増大させることができる。
【００６４】
従って、スピン注入効率を増大させることができるため、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流量（情報の書き込みの閾値電流）を低減することができる。
即ち、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
【００６５】
また、充分に大きい磁気抵抗効果が得られるため、記憶素子３の抵抗変化率（ＭＲ比）が大きくなり、読み出し信号強度を大きくすることができる。
これにより、記憶素子３の動作マージンが充分に得られ、エラーなく記憶素子３を動作させることができる。
従って、安定して動作する、信頼性の高いメモリを実現することができる。
【００６６】
なお、絶縁層と非磁性導電層の積層からなる中間層は、積層の順序が図２の記憶素子３とは逆になっても効果は変わらない。即ち、絶縁層及び非磁性導電層のうち、いずれを記憶層側に配置しても構わない。
また、非磁性導電層と絶縁層のそれぞれを少なくとも一層以上含んでいれば３層以上の積層構造としても問題はない。
さらにまた、下層の中間層を絶縁層及び非磁性導電層の積層構造として、上層の中間層をトンネル絶縁層としても問題はない。
【００６７】
ここで、本発明の記憶素子の構成において、具体的に各層の材料や膜厚等を選定して、特性を調べた。
実際には、メモリには、図１や図５に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。
【００６８】
（実施例１）
まず、厚さ０．５７５ｍｍのシリコン基板上に厚さ２μｍの熱酸化膜を形成し、その上に図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、下地膜１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、第１の磁化固定層３１を構成する強磁性層１３を膜厚３ｎｍのＣｏＦｅ膜、積層フェリ構造の第１の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、第１の磁化固定層３１を構成する強磁性層１５を膜厚３ｎｍのＣｏＦｅＢ膜、トンネル絶縁層１６を膜厚０．５ｎｍのＡｌ膜を酸化した酸化アルミニウム膜、記憶層１７を膜厚３ｎｍのＣｏＦｅＢ膜、積層構造の中間層３３を構成するトンネル絶縁層１８を膜厚０．５ｎｍのＡｌ膜を酸化した酸化アルミニウム膜、積層構造の中間層３３を構成する非磁性導電層１９を膜厚３ｎｍのＲｕ膜、第２の磁化固定層３２を構成する強磁性層２０を膜厚３ｎｍのＣｏＦｅＢ膜、反強磁性層２１を膜厚２０ｎｍのＰｔＭｎ膜、キャップ層２２を膜厚５ｎｍのＴａ膜と選定し、また下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成１）として、記憶素子３の積層膜を作製した。
膜構成１：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/CoFe(3nm)/Ru(0.8nm)/CoFeB(3nm)/Al(0.5nm)-Ox/CoFeB(3nm)/Al(0.5nm)-Ox/Ru(3nm)/CoFeB(3nm)/PtMn(20nm)/Ta(5nm)
なお、上記膜構成において、ＰｔＭｎの組成はＰｔ５０Ｍｎ５０（添え字は原子％）、ＣｏＦｅの組成はＣｏ９０Ｆｅ１０（添え字は原子％）、ＣｏＦｅＢの組成はＣｏ７２Ｆｅ８Ｂ２０（添え字は原子％）とした。
酸化アルミニウム膜から成る絶縁層１６，１８以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化アルミニウム（Ａｌ−Ｏｘ）膜から成る絶縁層１６，１８は、まず金属Ａｌ膜をＤＣスパッタ法により所定の厚さで堆積させて、その後に酸素とアルゴンの流量比を１：１とし、チャンバーガス圧を１０Ｔｏｒｒとして、自然酸化法により金属Ａｌ膜を酸化させた。酸化時間は１０分とした。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・２７０℃・４時間の熱処理を行い、反強磁性層１２，２１のＰｔＭｎ膜の規則化熱処理を行った。
【００６９】
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
【００７０】
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、下部電極層のＣｕ層直上までエッチングした。
【００７１】
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子３のパターンを、短軸０．０９μｍ×長軸０．１８μｍの楕円形状として、記憶素子３の面積抵抗値（Ωμｍ2）が１０Ωμｍ2となるようにした。
【００７２】
次に、記憶素子３部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子３を作製して、これを実施例１の試料とした。
【００７３】
（実施例２）
下層の第１の絶縁層１６及び上層の第２の絶縁層１８を、膜厚１ｎｍのＭｇＯ（酸化マグネシウム）膜により形成し、非磁性導電層１９を、膜厚６ｎｍのＣｕ膜により形成し、その他の構成は実施例１（膜構成１）と同様にして、記憶素子３の積層膜を作製した。
ＭｇＯ膜は、ＭｇＯターゲットを用いてＡｒガス中にてＲＦスパッタ法により酸化物を直接堆積させて形成した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成２）として、記憶素子３の積層膜を作製した。
膜構成２：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/CoFe(3nm)/Ru(0.8nm)/CoFeB(3nm)/MgO(1nm)/CoFeB(3nm)/MgO(1nm)/Cu(6nm)/CoFeB(3nm)/PtMn(20nm)/Ta(5nm)
その後も、実施例１と同様にして記憶素子３を作製し、これを実施例２の試料とした。
【００７４】
（比較例１）
図２に示した構成の記憶素子３に対して、記憶層１７と上層の第２の磁化固定層３２との間の、トンネル絶縁層１８及び非磁性導電層１９の積層から成る中間層３３に対して、トンネル絶縁層１８を形成しないで非磁性導電層１９のみから成る中間層を形成した。
また、第１の磁化固定層３１の強磁性層１５を膜厚３ｎｍのＣｏＦｅ膜、記憶層１７を膜厚３ｎｍのＣｏＦｅ膜、非磁性導電層１９を膜厚６ｎｍのＣｕ膜（膜構成２と同じ）、第２の磁化固定層３２の強磁性層２０を膜厚３ｎｍのＣｏＦｅ膜と選定した。
その他の構成は実施例１（膜構成１）と同様にして、記憶素子の積層膜を作製した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成３）として、記憶素子の積層膜を作製した。
膜構成３：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/CoFe(3nm)/Ru(0.8nm)/CoFe(3nm)/Al(0.5nm)-Ox/CoFe(3nm)/Cu(6nm)/CoFe(3nm)/PtMn(20nm)/Ta(5nm)
その後は、実施例１と同様にして記憶素子を作製し、これを比較例１の試料とした。
【００７５】
（比較例２）
図２に示した構成の記憶素子３に対して、記憶層１７と上層の第２の磁化固定層３２との間の、トンネル絶縁層１８及び非磁性導電層１９の積層から成る中間層３３に対して、非磁性導電層１９を形成しないでトンネル絶縁層１８のみから成る中間層を形成した。
また、第１の磁化固定層３１の強磁性層１５を膜厚３ｎｍのＣｏＦｅ膜、記憶層１７を膜厚３ｎｍのＣｏＦｅ膜、第２の磁化固定層３２の強磁性層２０を膜厚３ｎｍのＣｏＦｅ膜と選定した。
その他の構成は実施例１（膜構成１）と同様にして、記憶素子の積層膜を作製した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成４）として、記憶素子の積層膜を作製した。
膜構成４：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/CoFe(3nm)/Ru(0.8nm)/CoFe(3nm)/Al(0.5nm)-Ox/CoFe(3nm)/Al(0.5nm)-Ox/CoFe(3nm)/PtMn(20nm)/Ta(5nm)
その後は、実施例１と同様にして記憶素子を作製し、これを比較例２の試料とした。
【００７６】
（比較例３）
記憶層１７までは図２の記憶素子３と同様に形成し、記憶層の上にキャップ層を形成した構成として、記憶素子を作製した。即ち、磁化固定層が記憶層の下層側のみに設けられたシングルスピンタイプの記憶素子の構成である。
また、磁化固定層３１の強磁性層１５を膜厚３ｎｍのＣｏＦｅ膜、記憶層１７を膜厚３ｎｍのＣｏＦｅ膜と選定した。
その他の構成は実施例１（膜構成１）と同様にして、記憶素子の積層膜を作製した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成５）として、記憶素子の積層膜を作製した。
膜構成５：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/CoFe(3nm)/Ru(0.8nm)/CoFe(3nm)/Al(0.5nm)-Ox/CoFe(3nm)/Ta(5nm)
その後は、実施例１と同様にして記憶素子を作製し、これを比較例３の試料とした。
【００７７】
（比較例４）
記憶層１７までは図２の記憶素子３と同様に形成し、記憶層の上にキャップ層を形成した構成として、記憶素子を作製した。即ち、磁化固定層が記憶層の下層側のみに設けられたシングルスピンタイプの記憶素子の構成である。
その他の構成は実施例２（膜構成２）と同様にして、記憶素子の積層膜を作製した。
即ち、各層の材料及び膜厚を、下記の構成（膜構成６）として、記憶素子の積層膜を作製した。
膜構成６：
Ta(3nm)/Cu(100nm)/PtMn(20nm)/CoFe(3nm)/Ru(0.8nm)/CoFeB(3nm)/MgO(1nm)/CoFeB(3nm)/Ta(5nm)
その後は、実施例２と同様にして記憶素子を作製し、これを比較例４の試料とした。
【００７８】
これら各実施例及び各比較例の試料に対して、それぞれ以下のようにして特性の評価を行った。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子に対して、外部から磁界を与えることができるように構成した。また、記憶素子に流す電流が、トンネル絶縁層が破壊しない範囲内の１ｍＡまでとなるように設定した。
【００７９】
（反転電流値・ＭＲ比の測定）
記憶素子に電流を流して、その後の記憶素子の抵抗値を測定した。記憶素子の抵抗値を測定する際には、温度を室温２５℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節した。さらに、記憶素子に流す電流量を変化させて、この記憶素子の抵抗値の測定を行い、測定結果から抵抗−電流曲線を得た。この抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。なお、この抵抗−電流曲線を得る測定は、両極性（プラス方向及びマイナス方向）の電流について行い、両極性の反転電流値を求めた。
さらに、同一の試料に対して、抵抗−電流曲線を得る測定を５０回繰り返し、反転電流値の平均値を求めた。
また、磁化固定層３１の記憶層１７側の強磁性層１５の磁化Ｍ１５の向きと記憶層１７の磁化Ｍ１の向きとが反平行状態にあって抵抗が高い状態での抵抗値（高抵抗）と、これらの磁化Ｍ１５，Ｍ１の向きが平行状態にあって抵抗が低い状態での抵抗値（低抵抗）とから、（高抵抗−低抵抗）／低抵抗の式により抵抗変化率を算出して、これをＭＲ比とした。得られた結果をまとめて表１に示す。
【００８０】
【表１】
2007103471.tif 000004
【００８１】
表１より、実施例１及び実施例２は、反転電流値が０．３ｍＡ〜０．４ｍＡと小さく、かつＭＲ比が、比較例３及び比較例４のシングルスピンタイプと同等の高い値となっていることがわかる。
比較例１は、上層の中間層が非磁性導電層のみであり、ＴＭＲ素子よりもＭＲ比の小さいＧＭＲ（巨大磁気抵抗効果）素子の構造となっているため、デュアルスピン構造としても、磁気抵抗効果は小さくならない。しかし、上層をＧＭＲ素子の構造としたことにより、前述したスピンポンピング効果が発生して、デュアルスピン構造によるスピン注入効率を向上する効果が発揮されなくなるため、反転電流値が大きくなっている。
比較例２は、下層及び上層の中間層がいずれもトンネル絶縁層となっているため、デュアルスピン構造によるスピン注入効率を向上する効果が充分得られ、反転電流値が小さくなっている。しかし、下層及び上層のＴＭＲ素子の磁気抵抗効果が相殺されるため、記憶素子全体ではＭＲ比が８％と小さくなっている。
比較例３及び比較例４は、シングルスピンタイプのＴＭＲ素子であるため、ＭＲ比は高い値であるが、反転電流値は大きくなっている。
【００８２】
従って、実施例１及び実施例２のように、本発明の構成とすることにより、優れた磁化反転特性が得られ、かつＭＲ比はシングルスピンタイプと同等の高い値が得られることがわかる。
そして、実施例１及び実施例２の構成により、０．５ｍＡ以下の比較的小さい電流値で情報の書き込みを行うことが可能な記憶素子を作製することができ、これまでにない低消費電力型のメモリを実現することが可能になる。
【００８３】
本発明では、上述の実施の形態で示した記憶素子３の膜構成に限らず、様々な膜構成を採用することが可能である。
【００８４】
上述の実施の形態では、磁化固定層３１が２層の強磁性層１３，１５と非磁性層１４から成る積層フェリ構造となっているが、例えば、下層の磁化固定層を単層の強磁性層により構成してもよい。また、記憶層を積層フェリ構造としてもよい。
【００８５】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００８６】
【図１】本発明の一実施の形態のメモリの概略構成図（斜視図）である。
【図２】図１の記憶素子の断面図である。
【図３】スピン注入による磁化反転を利用したメモリの概略構成図（斜視図）である。
【図４】図３のメモリの断面図である。
【図５】従来のＭＲＡＭの構成を模式的に示した斜視図である。
【符号の説明】
【００８７】
３  記憶素子、１１  下地層、１２，２１  反強磁性層、１３，１５，２０  強磁性層、１４  非磁性層、１６，１８  トンネル絶縁層、１７  記憶層、１９  非磁性導電層、２２  キャップ層、３１  第１の磁化固定層、３２  第２の磁化固定層、３３  中間層
【図１】
2007103471.tif 000005
【図２】
2007103471.tif 000006
【図３】
2007103471.tif 000007
【図４】
2007103471.tif 000008
【図５】
2007103471.tif 000009