(57)【要約】【課題】  本発明は、光制御による全光パケットルータの実現を目的とする。また、光パケットルータと同じ構成の光スイッチを用いて、シリアル−パラレル変換器やビット抽出器を実現することを目的とする。【解決手段】  本発明による光パケットルータＲ１は、制御光により光パケットＤを異なる出力ポートに出力する複数の光スイッチＧをカスケード接続し、光パケットＤのヘッダＨｄが内蔵する行先情報を制御光として、ペイロードＤａを指定された行先に振り分ける。行先に振り分けにルーティングテーブルＲＴを参照する。また、上記光スイッチＧをカスケード接続し又はシリーズ接続して、シリアル−パラレル変換器やビット抽出器を実現する。本光パケットルータＲ１は、制御を全て光で行なうので、超高速、低消費電力という特徴を持つ。【選択図】    図８
2007020017.tif 000002
【特許請求の範囲】
【請求項１】
２値のＮビット（Ｎは自然数）の行先情報を含むヘッダと、２値のデータ列からなるペイロードとを有するデジタル光信号パケットを入力して、前記ヘッダと前記ペイロードとを分離する光分離器と；
１個の入力ポートと２個の出力ポートを有する光スイッチをＮ段カスケード接続し、１段目の光スイッチの入力ポートに前記光分離器から出力された前記ペイロードを入力し、Ｋ段目（Ｋ＝１、２、・・・、Ｎ）の各光スイッチは、前記光分離器から出力された前記行先情報のＫビット目の情報を光制御信号として、前記ペイロードがその入力ポートに入力された場合に前記ペイロードをその２個の出力ポートのいずれかに振り分け、その結果、前記行先情報に対応する出力ポートに前記ペイロードを振り分ける光スイッチアレイと；
前記光スイッチアレイの前記行先情報に対応する出力ポートと行先を対応付けるルーティングテーブルと；
前記行先情報に対応する出力ポートから出力された前記ペイロードを前記ルーティングテーブルで対応付けられた行先に接続するデマルチプレクサと；
を備える光パケットルータ。
【請求項２】
２値のＮビット（Ｎは自然数）の行先情報を含むヘッダと、２値のデータ列からなるペイロードとを有するデジタル光信号パケットを入力して、前記ヘッダと前記ペイロードとを分離する光分離器と；
１個の入力ポートと２個の出力ポートを有する光スイッチをＮＳ段（ＮＳ≧Ｎ）カスケード接続し、１段目の光スイッチの入力ポートに前記光分離器から出力された前記ペイロードを入力し、前記光分離器から出力された前記行先情報の各ビットの情報は、互いに異なるいずれかの段の各光スイッチに光制御信号として付加され、各光スイッチは、前記ペイロードがその入力ポートに入力された場合に前記ペイロードをその２個の出力ポートのいずれかに振り分け、その結果、前記行先情報に対応する出力ポートに前記ペイロードを振り分ける光スイッチアレイと；
前記光スイッチアレイの前記行先情報に対応する出力ポートと行先を対応付けるルーティングテーブルと；
前記行先情報に対応する出力ポートから出力された前記ペイロードを前記ルーティングテーブルで対応付けられた行先に接続するデマルチプレクサと；
を備える光パケットルータ。
【請求項３】
２値のＮビット（Ｎは自然数）の行先情報を含むヘッダと、２値のデータ列からなるペイロードとを有するデジタル光信号パケットを入力して、前記ヘッダと前記ペイロードとを分離する光分離器と；
１個の入力ポートと２個の出力ポートを有する光スイッチをＮ段カスケード接続し、１段目の光スイッチの入力ポートに光パルス信号を入力し、Ｋ段目（Ｋ＝１、２、・・・、Ｎ）の各光スイッチは、前記光分離器から出力された前記行先情報のＫビット目の情報を光制御信号として、前記光パルス信号がその入力ポートに入力された場合に前記光パルス信号をその２個の出力ポートのいずれかに振り分け、その結果、前記行先情報に対応する出力ポートに前記光パルス信号を振り分ける光スイッチアレイと；
前記光スイッチアレイの前記行先情報に対応する出力ポートと行先を対応付けるルーティングテーブルと；
前記光分離器から出力された前記ペイロードを前記ルーティングテーブルで対応付けられた行先に接続するデマルチプレクサと；
を備える光パケットルータ。
【請求項４】
２値のＮビット（Ｎは自然数）の行先情報を含むヘッダと、２値のデータ列からなるペイロードとを有するデジタル光信号パケットを入力して、前記ヘッダと前記ペイロードとを分離する光分離器と；
１個の入力ポートと２個の出力ポートを有する光スイッチをＮＳ段（ＮＳ≧Ｎ）カスケード接続し、１段目の光スイッチの入力ポートに光パルス信号を入力し、前記光分離器から出力された前記行先情報の各ビットの情報は、互いに異なるいずれかの段の各光スイッチに光制御信号として付加され、各光スイッチは、前記光パルス信号がその入力ポートに入力された場合に前記光パルス信号をその２個の出力ポートのいずれかに振り分け、その結果、前記行先情報に対応する出力ポートに前記光パルス信号を振り分ける光スイッチアレイと；
前記光スイッチアレイの前記行先情報に対応する出力ポートと行先を対応付けるルーティングテーブルと；
前記光分離器から出力された前記ペイロードを前記ルーティングテーブルで対応付けられた行先に接続するデマルチプレクサと；
を備える光パケットルータ。
【請求項５】
前記光スイッチは、マッハツェンダー干渉光学系の一方の分枝に前記光制御信号により透過光の位相が変化する半導体光増幅器を用いる；
請求項１乃至請求項４のいずれか１項に記載の光パケットルータ。
【請求項６】
前記光スイッチは、マッハツェンダー干渉光学系の２つの分枝に前記光制御信号により透過光の位相が変化する半導体光増幅器を用いる；
請求項１乃至請求項４のいずれか１項に記載の光パケットルータ。
【請求項７】
前記ヘッダの行先情報を時間空間変換して前記光制御信号を生成する光シリアル−パラレル変換器を備える；
請求項１乃至請求項４のいずれか１項に記載の光パケットルータ。
【請求項８】
１個の入力ポートと２個の出力ポートと２個の光制御信号ポートを有する光スイッチをＮ段（Ｎは自然数）カスケード接続し、１段目の光スイッチの入力ポートに２値のデータ列で構成されるデジタル光信号を入力し、各光スイッチは、所定のタイミングで前記光制御信号ポートに供給された光制御信号により、前記デジタル光信号のＫビット目（Ｋ≦２Ｎ）の信号がその入力ポートに入力された場合に前記Ｋビット目の信号をその２個の出力ポートのいずれかに振り分け、その結果、Ｋ番目の出力ポートに前記Ｋビット目の信号を振り分ける光スイッチアレイ；
を備える光シリアル−パラレル変換器。
【請求項９】
前記光スイッチは、マッハツェンダー干渉光学系の２つの分枝に前記光制御信号により透過光の位相が変化する半導体光増幅器を用いる；
請求項８に記載の光シリアル−パラレル変換器。
【請求項１０】
１個の入力ポートと２個の出力ポートと２個の光制御信号ポートを有する光スイッチをＮ段（Ｎは自然数）シリアル接続し、１段目の光スイッチの入力ポートに２値のデータ列で構成されるデジタル光信号を入力し、各光スイッチは、所定のタイミングで前記光制御信号ポートに供給された光制御信号により、前記デジタル光信号のＫビット目（Ｋ≦２Ｎ）の信号がその入力ポートに入力された場合に前記Ｋビット目の信号をその２個の出力ポートのいずれかに振り分け、その結果、最終段の２個の出力ポートのいずれかに前記Ｋビット目の信号を抽出する光スイッチアレイ；
を備える光ビット抽出器。
【請求項１１】
前記光スイッチは、マッハツェンダー干渉光学系の２つの分枝に前記光制御信号により透過光の位相が変化する半導体光増幅器を用いる；
請求項１０に記載の光ビット抽出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光パケットルータ、光シリアル−パラレル変換器及び光ビット抽出器に関する。詳しくは、光デジタル信号のヘッダとペイロード等で構成される光パケットを、そのヘッダが内蔵する行先情報に従って振り分ける光スイッチアレイ構成の光パケットルータ、光デジタル信号をシリアル−パラレル変換する光スイッチ連結構成の光シリアル−パラレル変換器、光デジタル信号から任意のビットを抽出する光スイッチ連結構成の光ビット抽出器に関する。
【背景技術】
【０００２】
光パッケットルータの代表例では、波長の異なる複数ビットを時間軸上に並べた波長−時間の２次元的なヘッダを用いる。ルータの各ノードに光相関器を設置し、ヘッダが光相関器の波長−時間の並びによるコードに一致した時のみ、その光相関器から相関光パルスが出力されるので、それを電気信号に変換して光スイッチに付加することにより、パケットのルーティングを行なう。（例えば特許文献１参照）
【０００３】
別の例では、同一波長で時間軸上に並べた複数ビットをヘッダとし、それを光ＡＤ（アナログ−デジタル）変換器によりビット列情報に従った強度光信号に変換する。それを電気信号に変換した後に、波長変換器に通して波長を変える。その後、波長分波器を通すことにより波長毎に異なった分波器ポートへ出力することで、ヘッダ情報に従ったパケットルーティングを実現している。（例えば特許文献２参照）
【０００４】
【特許文献１】特開平５−２４４１９２号公報（段落０００８〜００１５、図１〜図３）
【特許文献２】特開平７−４６２４４号公報（段落０００７〜００２１、図４〜図７）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前者の相関器を用いる方法は、行先毎に異なる光相関器を用意する必要があり、行先数が多いルータでは、装置のコスト、サイズなどが大きな問題になる。また、ヘッダに波長の異なるビットを使うことから、ビット数が大きいとき、拡張が困難になる。また、後者の波長変換器を用いる方法は、デジタルのヘッダ情報をアナログ変換するので、ルーティング数の拡張に制限が加わり、非常に多数の行先を持つルータを実現するのは困難である。また、どちらも途中で光・電気変換を含むため、処理速度、消費電力、コスト等に課題が残る。
【０００６】
また、光パケットルータと同じ構成の光スイッチを用いて、シリアル−パラレル変換器やビット抽出器を実現できれば、これらを集積化でき、製作コストも削減できるが、かかるシリアル−パラレル変換器やビット抽出器に関する報告は未だ見当たらない。
【０００７】
本発明の目的は、制御信号に光を用いて、超高速、低消費電力の全光パケットルータを実現すること、また、ルーティング数を柔軟に拡張できるルーティング技術を提供することにある。
また、本発明の別の目的は、光パケットルータと同じ構成の光スイッチを用いて、シリアル−パラレル変換器やビット抽出器を実現することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、請求項１に記載の光パケットルータは、例えば図８、図２５に示すように、２値のＮビット（Ｎは自然数）の行先情報を含むヘッダＨｄと、２値のデータ列からなるペイロードＤａとを有するデジタル光信号パケットＤを入力して、ヘッダＨｄとペイロードＤａとを分離する光分離器Ｓｅｐと、１個の入力ポートＰｉ（Ｐｉｊ）と２個の出力ポートＰｏ１，Ｐｏ２（Ｐｏｊ１，Ｐｏｊ２）を有する光スイッチＧ（Ｇ１〜ＧＭ）をＮ段カスケード接続し、１段目の光スイッチＧ１の入力ポートＰｉ１に光分離器Ｓｅｐから出力されたペイロードＤａを入力し、Ｋ段目（Ｋ＝１、２、・・・、Ｎ）の各光スイッチＧは、光分離器Ｓｅｐから出力された行先情報のＫビット目の情報を光制御信号Ｄｃ（Ｄｃｊ）として、ペイロードＤａがその入力ポートＰｉに入力された場合にペイロードＤａをその２個の出力ポートＰｏ１、Ｐｏ２のいずれかに振り分け、その結果、行先情報に対応する出力ポート（ＰｏＸ１〜ＰｏＭ２のいずれか１つ）にペイロードＤａを振り分ける光スイッチアレイＳＷＡと、光スイッチアレイＳＷＡの行先情報に対応する出力ポート（ＰｏＸ１〜ＰｏＭ２のいずれか１つ）と行先を対応付けるルーティングテーブルＲＴと、行先情報に対応する出力ポート（ＰｏＸ１〜ＰｏＭ２のいずれか１つ）から出力されたペイロードＤａをルーティングテーブルＲＴで対応付けられた行先に接続するデマルチプレクサＤＭ１とを備える。
【０００９】
ここにおいて、パケットは可変長のデータだけでなく、固定長のデータも含むものとする。また、ヘッダには行先情報の他に、例えばパケットの先頭、最後を示すプリアンブル、トレイラ等が含まれても良い。また、１個の入力ポートを有するとは、１個以上の入力ポートを有するが実質的に１個の入力ポートを使用するものを含む意味である。また、２個の出力ポートを有するとは、２個以上の出力ポートを有するが実質的に２個の出力ポートのいずれかに出力を振り分けるものを含む意味である。このように構成すると、電気信号を用いず、光信号のみで動作する全光スイッチアレイを実現でき、高速、低消費電力の行先制御が可能になる。また、Ｋ段目の各光スイッチを行先情報のＫビット目で制御するので、ヘッダビット数の拡大に応じて、ルーティング数を拡張でき、行先を柔軟に拡張できる。また、同じ構成の光スイッチを用いて、整然とした配列の光スイッチアレイを提供でき、これにより各光スイッチの性能ばらつきも少なくでき、信頼性の高い光パケットルータを提供できる。また、ルーティングテーブルを用いるので融通性に富む行先制御ができる。また、光パケットルータと同じ構成の光スイッチを用いて、シリアル−パラレル変換器やビット抽出器を実現できる。
【００１０】
なお、全体を代表して１個の光スイッチについて説明する場合、及び複数の光スイッチについて包括的に説明する場合には、光スイッチＧ、入力ポートＰｉ、出力ポートＰｏ１，Ｐｏ２と称することとし、複数の光スイッチが在る場合で例えばｊ番目を抽出して説明する場合には、光スイッチＧｊ、入力ポートＰｉｊ（２入力ポートの場合は本来Ｐｉｊ１，Ｐｉｊ２であるが、本発明では１ポートしか使用しないので、このように表現しても良いこととする）、出力ポートＰｏｊ１、Ｐｏｊ２と称することとする。また、課題を解決するための手段において、Ｄｃ１，Ｄｃ２という場合は、１，２がヘッダラベルのビット番号を示す場合と光スイッチのポート番号を示す場合があるが、光パケットルータのアレイ構成について説明する時（請求項１〜４）は前者を意味し、光スイッチの基本ユニット、光シリアル−パラレル変換器や光ビット抽出器について説明する時（請求項６〜１１）は後者を意味する。
【００１１】
また、請求項２に記載の光パケットルータは、例えば図２７に示すように、２値のＮビット（Ｎは自然数）の行先情報を含むヘッダＨｄと、２値のデータ列からなるペイロードＤａとを有するデジタル光信号パケットＤを入力して、ヘッダＨｄとペイロードＤａとを分離する光分離器Ｓｅｐと、１個の入力ポートＰｉと２個の出力ポートＰｏ１，Ｐｏ２を有する光スイッチＧ（Ｇ１〜ＧＭ’）をＮＳ段（ＮＳ≧Ｎ）カスケード接続し、１段目の光スイッチＧ１の入力ポートＰｉ１に光分離器Ｓｅｐから出力されたペイロードＤａを入力し、光分離器Ｓｅｐから出力された行先情報の各ビットの情報は、互いに異なるいずれかの段の各光スイッチＧに光制御信号Ｄｃとして付加され、各光スイッチＧは、ペイロードＤａがその入力ポートＰｉに入力された場合にペイロードＤａをその２個の出力ポートＰｏ１，Ｐｏ２のいずれかに振り分け、その結果、行先情報に対応する出力ポートＰｏＸ’１〜ＰｏＭ’２にペイロードＤａを振り分ける光スイッチアレイＳＷＡと、光スイッチアレイＳＷＡの行先情報に対応する出力ポートＰｏＸ１〜ＰｏＭ２と行先を対応付けるルーティングテーブルＲＴと、行先情報に対応する出力ポートＰｏＸ’１〜ＰｏＭ’２から出力されたペイロードＤａをルーティングテーブルＲＴで対応付けられた行先に接続するデマルチプレクサＤＭ１とを備える。
【００１２】
このように構成すると、請求項１の効果に加えて、行先情報に比して段数が多い場合でも、余分の出力ポートや余分の段を設けて、ゆとりをもって光パケットルータを使用できる。これにより、多種類の光パケットルータを準備する必要はなくなる。また、余分の出力ポートを予備ポートとして使用することもできる。また、行先情報と段の順序を合わせる必要もないので、融通性に富んだ出力ポートの割り当てができる。
【００１３】
また、請求項３に記載の光パケットルータは、例えば図１５に示すように、２値のＮビット（Ｎは自然数）の行先情報を含むヘッダＨｄと、２値のデータ列からなるペイロードＰａとを有するデジタル光信号パケットＤを入力して、ヘッダＨｄとペイロードＤａとを分離する光分離器Ｓｅｐと、１個の入力ポートＰｉと２個の出力ポートＰｏ１，Ｐｏ２を有する光スイッチＧ（Ｇ１〜Ｇ７）をＮ段カスケード接続し、１段目の光スイッチＧ１の入力ポートに光パルス信号Ｐｕを入力し、Ｋ段目（Ｋ＝１、２、・・・、Ｎ）の各光スイッチＧは、光分離器Ｓｅｐから出力された行先情報のＫビット目の情報を光制御信号Ｄｃとして、光パルス信号Ｐｕがその入力ポートＰｉに入力された場合に光パルス信号Ｐｕをその２個の出力ポートＰｏ１，Ｐｏ２のいずれかに振り分け、その結果、行先情報に対応する出力ポート（Ｐｏ４１〜Ｐｏ７２のいずれか１つ）に光パルス信号Ｐｕを振り分ける光スイッチアレイＳＷＡと、光スイッチアレイＳＷＡの行先情報に対応する出力ポート（Ｐｏ４１〜Ｐｏ７２のいずれか１つ）と行先を対応付けるルーティングテーブルＲＴと、光分離器Ｓｅｐから出力されたペイロードＰａをルーティングテーブルＲＴで対応付けられた行先に接続するデマルチプレクサＤＭ３とを備える。
【００１４】
ここにおいて、光パルス信号として典型的には単一パルスが用いられるが、複数のパルスを組み合わせて用いても良い。このように構成すると、請求項１の効果に加えて、光スイッチアレイには少なくとも１個の光パルス信号を入力すれば良いので、光スイッチアレイの行先情報に対応する出力ポートが高速に定まる。
【００１５】
また、請求項４に記載の光パケットルータは、２値のＮビット（Ｎは自然数）の行先情報を含むヘッダＨｄと、２値のデータ列からなるペイロードＤａとを有するデジタル光信号パケットＤを入力して、ヘッダＨｄとペイロードＤａとを分離する光分離器Ｓｅｐと、１個の入力ポートＰｉと２個の出力ポートＰｏ１，Ｐｏ２を有する光スイッチＧをＮＳ段（ＮＳ≧Ｎ）カスケード接続し、１段目の光スイッチの入力ポートＰｉ１に光パルス信号Ｐｕを入力し、光分離器Ｓｅｐから出力された行先情報の各ビットの情報は、互いに異なるいずれかの段の各光スイッチＧに光制御信号Ｄｃとして付加され、各光スイッチＧは、光パルス信号Ｐｕがその入力ポートＰｉに入力された場合に光パルス信号Ｐｕをその２個の出力ポートＰｏ１，Ｐｏ２のいずれかに振り分け、その結果、行先情報に対応する出力ポートに光パルス信号Ｐｕを振り分ける光スイッチアレイＳＷＡと、光スイッチアレイＳＷＡの行先情報に対応する出力ポートと行先を対応付けるルーティングテーブルＲＴと、光分離器Ｓｅｐから出力されたペイロードＤａをルーティングテーブルＲＴで対応付けられた行先に接続するデマルチプレクサＭＵ３とを備える。
【００１６】
このように構成すると、請求項２の効果に加えて、光スイッチアレイには少なくとも１個の光パルス信号を入力すれば良いので、光スイッチアレイの行先情報に対応する出力ポートが高速に定まる。
【００１７】
また、請求項５に記載の発明は、請求項１乃至請求項４のいずれか１項に記載の光パケットルータにおいて、例えば図３に示すように、光スイッチＧＳ０は、マッハツェンダー干渉光学系の一方の分枝ＢＲ１に光制御信号Ｄｃにより透過光の位相が変化する半導体光増幅器ＳＯＡ１を用いる。このように構成すると、各光スイッチＧＳ０で光制御信号の有無により透過光の位相をπ変化させて出力ポートＰｏ１，Ｐｏ２を切り替えできるので、高速で高信頼性の光スイッチングができる。ここにおいて、半導体光増幅器ＳＯＡ１は位相が変化するものでなければならないが、増幅は必ずしも必要ではない。
【００１８】
また、請求項６に記載の発明は、請求項１乃至請求項４のいずれか１項に記載の光パケットルータにおいて、例えば図９に示すように、光スイッチＧＳは、マッハツェンダー干渉光学系の２つの分枝Ａｒｍ１，Ａｒｍ２に光制御信号Ｄｃ１，Ｄｃ２により透過光の位相が変化する半導体光増幅器ＳＯＡ１、ＳＯＡ２を用いる。このように構成すると、請求項５の効果に加えて、２つの光制御信号Ｄｃ１，Ｄｃ２を使用できるので制御が高精度になり、また、デジタル光信号を２つの出力ポートＰｏ１，Ｐｏ２間で任意に振り分け可能である。
【００１９】
また、請求項７に記載の発明は請求項１乃至請求項４のいずれか１項に記載の光パケットルータにおいて、例えば図８に示すように、ヘッダＨｄの行先情報を時間空間変換して光制御信号を生成する光シリアル−パラレル変換器を備える。このように構成すると、光分離器を含め、光信号のみで動作する全光スイッチアレイを実現できる。
【００２０】
また、請求項８に記載のシリアル−パラレル変換器は、例えば図１１に示すように、１個の入力ポートＰｉと２個の出力ポートＰｏ１，Ｐｏ２と２個の光制御信号ポートＤｃ１，Ｄｃ２を有する光スイッチＧをＮ段（Ｎは自然数）カスケード接続し、１段目の光スイッチＧ１の入力ポートＰｉ１に２値のデータ列で構成されるデジタル光信号Ｄを入力し、各光スイッチＧ（Ｇａ〜Ｇｃ）は、所定のタイミングで光制御信号ポートＰｃ１，Ｐｃ２に供給された光制御信号Ｄｃ１，Ｄｃ２により、デジタル光信号ＤのＫビット目の信号がその入力ポートＰｉに入力された場合にＫビット目（Ｋ≦２Ｎ）の信号をその２個の出力ポートＰｏ１，Ｐｏ２のいずれかに振り分け、その結果、Ｋ番目の出力ポートにＫビット目の信号を振り分ける光スイッチアレイＳＷＡを備える。このように構成すると、光パケットルータと同じ構成の光スイッチを用いて、シリアル−パラレル変換器を実現でき、集積化により、製作コストを削減できる。例えば、図１１で１，２，３，４ビット目の信号は、出力ポートＰｏｂ１，Ｐｏｂ２，Ｐｏｃ１，Ｐｏｃ２から出力される。
【００２１】
また、請求項９に記載の発明は請求項８に記載のシリアル−パラレル変換器において、光スイッチＧＳは、例えば図９に示すように、マッハツェンダー干渉光学系の２つの分枝Ａｒｍ１，Ａｒｍ２に光制御信号Ｄｃ１，Ｄｃ２により透過光の位相が変化する半導体光増幅器ＳＯＡ１，ＳＯＡ２を用いる。このように構成すると、２つの光制御信号Ｄｃ１，Ｄｃ２を使用できるので制御が高精度になる。また、デジタル光信号を２つの出力ポートＰｏ１，Ｐｏ２間で任意に振り分け可能である。
【００２２】
また、請求項１０に記載の光ビット抽出器は、例えば図１２に示すように、１個の入力ポートＰｉと２個の出力ポートＰｏ１，Ｐｏ２と２個の光制御信号ポートＰｃ１，Ｐｃ２を有する光スイッチＧをＮ段（Ｎは自然数）シリアル接続し、１段目の光スイッチＧ１の入力ポートＧｉ１に２値のデータ列で構成されるデジタル光信号Ｄを入力し、各光スイッチＧ（Ｇａ〜Ｇｃ）は、所定のタイミングで光制御信号ポートＰｃ１，Ｐｃ２に供給された光制御信号Ｄｃ１，Ｄｃ２により、デジタル光信号ＤのＫビット目の信号がその入力ポートＰｉに入力された場合にＫビット目（Ｋ≦２Ｎ）の信号をその２個の出力ポートＰｏ１，Ｐｏ２のいずれかに振り分け、その結果、最終段の２個の出力ポートのいずれかに前記Ｋビット目の信号を抽出する光スイッチアレイＳＷＡを備える。このように構成すると、光パケットルータと同じ又は類似の構成の光スイッチを用いて、ビット抽出器を実現でき、集積化により、製作コストを削減できる。
【００２３】
また、請求項１１に記載の発明は請求項１０に記載の光ビット抽出器において、光スイッチＧＳは、例えば図９に示すように、マッハツェンダー干渉光学系の２つの分枝Ａｒｍ１，Ａｒｍ２に光制御信号Ｄｃ１，Ｄｃ２により透過光の位相が変化する半導体光増幅器ＳＯＡ１，ＳＯＡ２を用いる。このように構成すると、２つの光制御信号Ｄｃ１，Ｄｃ２を使用できるので制御が高精度になり、また、デジタル光信号を２つの出力ポートＰｏ１，Ｐｏ２間で任意に振り分け可能である。
【発明の効果】
【００２４】
本発明による光パケットルータは、ルーティングテーブルの参照を除き制御を全て光で行なうことにより、超高速、低消費電力の光パケットルータを提供できる。また、Ｋ段目の各光スイッチを行先情報のＫビット目等で制御するので、行先を柔軟に拡張できる。また、同じ構成の光スイッチを用いて、整然とした配列の光スイッチアレイを提供でき、これにより各光スイッチの性能ばらつきを少なくでき、信頼性の高い光パケットルータを提供できる。
また、本発明によれば、光パケットルータと同じ構成の光スイッチを用いて、シリアル−パラレル変換器やビット抽出器を実現できる。
【発明を実施するための最良の形態】
【００２５】
以下に図面に基づき本発明の実施の形態について説明する。
【００２６】
図１に、本発明の基礎となる光パケットルータの構成を示す。この構成は先に発明者達により発明された特願２００４−１０７８５８に記載の光パケットルータの構成であり、光デジタル信号の他、制御信号も全て光で構成されている。
説明の簡単化のため、光デジタル信号のヘッダが２ビットラベルの例を示す。図１において、Ｒ０は光パケットルータである。Ｄはデジタル光信号パケットで、２値の２ビットラベルの行先情報からなるヘッダＨｄと２値のデータ列からなるペイロードＤａとで構成される。例えばヘッダＨｄは１Ｇｂｐｓのパルス信号からなり、ペイロードＤａは４０Ｇｂｐｓの高速パルス信号からなる。Ｓｅｐはデジタル光信号パケットＤをヘッダＨｄとペイロードＤａとに分離し、ヘッダＨｄの行先情報をシリアル−パラレル変換（時間空間変換）して、光制御信号Ｄｃを生成する光分離器である。Ｇ１〜Ｇ３は光分離器Ｓｅｐから出力された行先情報を光制御信号Ｄｃとして、ペイロードＤａが入力ポートＰｉ１、Ｐｉ２、Ｐｉ３に入力された場合にペイロードＤａを２個の出力ポートＰｏ１１かＰｏ１２、Ｐｏ２１かＰｏ２２、Ｐｏ３１かＰｏ３２のいずれかに振り分ける光スイッチである。
【００２７】
なお、全体を代表して１個の光スイッチについて説明する場合、及び複数の光スイッチについて包括的に説明する場合には、光スイッチＧ、入力ポートＰｉ、出力ポートＰｏ１，Ｐｏ２、光制御信号ポートＰｃ、光制御信号Ｄｃ等と称することとし、複数の光スイッチが在る場合で例えばｊ番目を抽出して説明する場合には、光スイッチＧｊ、入力ポートＰｉｊ（２入力ポートの場合は本来Ｐｉｊ１，Ｐｉｊ２であるが、本発明では１ポートしか使用しないので、このように表現しても良いこととする）、出力ポートＰｏｊ１、Ｐｏｊ２、光制御信号ポートＰｃｊ、光制御信号Ｄｃｊ（２以上の光制御信号ポート、光制御信号を用いる場合はＰｃｊ１，Ｐｃｊ２，Ｄｃｊ１，Ｄｃｊ２等）等と称することとする。ただし、Ｄｃ１，Ｄｃ２，Ｄｃｂ１，Ｄｃｂ２という場合は、１，２，ｂ１，ｂ２がヘッダラベルのビット番号を示す場合と光スイッチのポート番号を示す場合があるが、光パケットルータのアレイ構成について説明する時（図１，２，８，１５，２５〜２７）は前者を意味し、光スイッチの基本ユニット、光シリアル−パラレル変換器や光ビット抽出器について説明する時（図９〜１４，１６〜２４）は後者を意味する。
【００２８】
光スイッチＧ１は光分離器Ｓｅｐの出力ポートに接続され、入力ポートＰｉ１から光パケットＤのペイロード（データ列）Ｄａを入力し、ラベル（行先情報、ヘッダＨｄ部分）の１ビット目に対応する光制御信号Ｄｃ１を受けて、１ビット目の情報が１のときペイロードＤａを出力ポートＰｏ１１へ出力し、１ビット目の情報が０のときペイロードＤａを出力ポートＰｏ１２へ出力する。光スイッチＧ２、Ｇ３はそれぞれ、光スイッチＧ１の出力ポートＰｏ１１、出力ポートＰｏ１２に接続され、ペイロードＤａがその入力ポートＰｉ２、Ｐｉ３に入力された場合に、ラベルの２ビット目に対応する光制御信号Ｄｃ２を受けて、２ビット目の情報が１のときペイロードＤａをそれぞれ出力ポートＰｏ２１、Ｐｏ３１へ出力し、２ビット目の情報が０のときペイロードＤａをそれぞれ出力ポートＰｏ２２、Ｐｏ３２へ出力する。結果として、ラベルがそれぞれ、１１（１ビット目：１、２ビット目：１）、１０、０１、００の時、それぞれ出力ポートＰｏ２１、Ｐｏ２２、Ｐｏ３１、Ｐｏ３２に出力される。
【００２９】
図２に光制御信号の例を示す。ラベルＨｄをシリアル−パラレル変換（時間−空間変換）して光制御信号Ｄｃ１、Ｄｃ２を形成する。光制御信号Ｄｃ１、Ｄｃ２として、例えばペイロードＤａが通過する時間幅Δｗ０又はそれよりやや大きな時間の幅Δｗ１をもつ一定出力光Ｗ１（図２（ａ）参照）、又は時間幅Δｗ１と同様な時間幅Δｗ２の間に加えられる光パルス列Ｗ２が用いられる（図２（ｂ）参照）。ペイロードＤａが光スイッチＧ１〜Ｇ３を通るタイミングに合わせて、光制御信号Ｄｃ１を光スイッチＧ１に、光制御信号Ｄｃ２を光スイッチＧ２、Ｇ３に付加する。このため光制御信号Ｄｃの光路に適当な長さの光ファイバを用いた遅延線を挿入してタイミングを調整する。逆に、光制御信号Ｄｃを生成するのに時間がかかる場合は、光分離器Ｓｅｐと光スイッチＧ１との間に又は光スイッチＧ１と光スイッチＧ２、Ｇ３との間に適当な長さの光ファイバを用いた遅延線を挿入してタイミングを調整する。
【００３０】
図３に光スイッチＧの基本ユニットをマッハツェンダー干渉光学系で構成した例を示す。この構成の光スイッチをＧＳ０と称することとする。マッハツェンダー干渉光学系の分枝ＢＲ１に、光制御信号Ｄｃにより位相が変化する半導体光増幅器ＳＯＡ１を配置した構成である。図において、ＧＳ０は光スイッチで、Ｐｉは信号光（ペイロード）Ｄａの入力ポート、Ｐｏ１、Ｐｏ２は第１、第２の出力ポートである。Ｐｃは制御光（光制御信号）Ｄｃの光制御信号ポートで、光スイッチＧＳ０にはヘッダＨｄの情報が１の場合に制御光Ｄｃが入力され、０の場合には入力されない。
【００３１】
Ｂ１は第１のビームスプリッタで、入力ポートＰｉから入力された信号光（ペイロード）Ｄａをほぼ等量に第１の分枝ＢＲ１と第２の分枝ＢＲ２に分岐する。第１の分枝ＢＲ１と第２の分枝ＢＲ２に分岐された光は第２のビームスプリッタＢ２で合成され、第１の出力ポートＰｏ１と第２の出力ポートＰｏ２に分岐される。第１の分枝ＢＲ１からの光と第２の分枝ＢＲ２からの光に位相差がなければ合成光は第１の出力ポートＰｏ１に出力され、位相差がπであれば合成光は第２の出力ポートＰｏ２に出力される。第１の分枝ＢＲ１には半導体光増幅器ＳＯＡ１が設けられ、半導体光増幅器ＳＯＡ１は制御光（光制御信号）Ｄｃによりその活性層のキャリア密度が変化するので、光が通過する活性層の屈折率が変化する。制御光Ｄｃの入射の有無により、半導体光増幅器ＳＯＡ１内の活性層の屈折率の変化を介して半導体光増幅器ＳＯＡ１を通過する光の位相がπ変化する。
【００３２】
制御光Ｄｃの入射が無い場合（ラベルの情報が０の場合）には、第２のビームスプリッタＢ２の入口で第１の分枝ＢＲ１からの光と第２の分枝ＢＲ２からの光の位相差がπになるように、したがって合成光（信号光）が第２の出力ポートＰｏ２から出射されるように、半導体光増幅器ＳＯＡ１を予め調整しておく。制御光Ｄｃの入射が有る場合（ラベルの情報が１の場合）には、半導体光増幅器ＳＯＡ１を通過した光の位相はπ変化するので、第２のビームスプリッタＢ２の入口で第１の分枝ＢＲ１からの光と第２の分枝ＢＲ２からの光の位相差が０になり、したがって合成光（信号光）が第１の出力ポートＰｏ１から出射される。
【００３３】
２つの分枝ＢＲ１とＢＲ２を通る光の位相差は、これとは逆に設定することも可能である。例えば、制御光Ｄｃの入射が無い場合（ラベルの情報が０の場合）には、第２のビームスプリッタＢ２の入口で第１の分枝ＢＲ１からの光と第２の分枝ＢＲ２からの光の位相差が０になるように、したがって合成光（信号光）が第１の出力ポートＰｏ１から出射されるように、２つの分枝ＢＲ１とＢＲ２を予め調整しておく。制御光Ｄｃの入射が有る場合（ラベルの情報が１の場合）には、半導体光増幅器ＳＯＡ１を通過した光の位相はπだけ変化するので、第２のビームスプリッタＢ２の入口で第１の分枝ＢＲ１からの光と第２の分枝ＢＲ２からの光の位相差がπになり、したがって合成光（信号光）が第２の出力ポートＰｏ２から出射される。このように設定することも可能である。
【００３４】
Ｆ１、Ｆ２はそれぞれ第１、第２の出力ポートＰｏ１、Ｐｏ２に設けられた制御光カットフィルタで、制御光Ｄｃを遮断し、信号光（ペイロード）Ｄａを通過させる。なお、信号光Ｄａが半導体光増幅器ＳＯＡ１で増幅されて光強度が高くなり過ぎる場合には、その後段に光減衰器を配置して、分枝ＢＲ１と分枝ＢＲ２との光強度のバランスを調整すれば良い。
【００３５】
このように、光スイッチＧＳ０は制御光（光制御信号）Ｄｃの有無により、すなわちラベル（行先情報）Ｈｄの１、０により、入力ポートＰｉから入力された信号光（ペイロード）Ｄａを第１の出力ポートＰｏ１と第２の出力ポートＰｏ２に振り分ける。
【００３６】
図４はヘッダとペイロードとを分離する例を説明する図である。この構成のヘッダ／ペイロード分離器をＳｅｐ０と称することとする。例えば図４（ａ）に示すように、ヘッダＨｄとペイロードＤａとを異なる波長の光で構成しておき、波長依存性のある半透明反射鏡５０に入射することにより分離することができる。例えば、ヘッダＨｄの波長を１．５０μｍ、ペイロードＤａの波長を１．５５μｍとする。図４（ｂ）に示すように、半透明反射鏡５０は波長を１．５５μｍの光を殆ど透過し、波長を１．５０μｍの光を殆ど反射する特性を有する。このような特性は誘電体多層膜をコーティングすることによって容易に実現できる。かかる半透明反射鏡５０に光パケット信号Ｄを入射すると、ヘッダＨｄは反射され、ペイロードＤａは透過されるので、両者は分離される。
【００３７】
行先情報のシリアル−パラレル変換（時間空間変換）は、例えば、ヘッダビット数と同数の出力ポートを持つ光スイッチにおいて、入力光をヘッダの繰り返し周期（例えば１Ｇｂｐｓ）で周期的に出力ポートに切り替えることにより実現できる。
【００３８】
図５にシリアル−パラレル変換の例を示す。この構成のシリアル−パラレル変換器をＳＰ０と称することとする。図において、入力されたデジタル光信号パケットのヘッダＨｄは半透明反射鏡５１により２つに分離され、一方はスターカプラ６０により分岐される。もう一方は最初のヘッダ信号により単一パルス光８０を作り、それをヘッダ信号周期と同じ周期の遅れを持たせて、光制御信号で開く光スイッチ７１〜７４（例えば図３参照）に順次加えることにより、光スイッチ７１はヘッダＨｄの最初のビットが来た時に開くので、最初のビットは光スイッチ７１に接続された出力ポート８１から出射される。同様に２番目のビットと光スイッチ７２を開くタイミングは一致するので、２番目のビットは光スイッチ７２に接続された出力ポート８２から出射される。同様に３番目のビットと光スイッチ７３を開くタイミングは一致するので、３番目のビットは光スイッチ７３に接続された出力ポート８３から出射され、４番目のビットと光スイッチ７４を開くタイミングは一致するので、４番目のビットは光スイッチ７４に接続された出力ポート８４から出射される。
【００３９】
図６に光スイッチの別の基本ユニットの例を示す。この構成の光スイッチをＧＳ１と称することとする。光スイッチＧＳ１は、光スイッチＧＳ０の構成を変形するもので、マッハツェンダー光学干渉系の代わりに方向性結合器Ｂ３を用いるものである。
【００４０】
制御光（光制御信号）Ｄｃは第５の入力ポートＰ５から方向性結合器Ｂ３の第３の分枝ＢＲ３に入射し、信号光（ペイロード）Ｄａは第６の入力ポートＰ６から方向性結合器Ｂ３の第４の分枝ＢＲ４に入射する。第３の分枝ＢＲ３を通過する光は第３の制御光カットフィルタＦ３を介して第７の出力ポートＰ７から出射される。第４の分枝ＢＲ４を通過する光は第４の制御光カットフィルタＦ４を介して第８の出力ポートＰ８から出射される。この光スイッチＧＳ１は、方向性結合器Ｂ３の結合長Ｃ（図７参照）を制御光Ｄｃによって変化させ、制御光Ｄｃの有るときと無いときとで出力ポートＰ７、Ｐ８を変更させるものである。
【００４１】
図７は方向性結合器Ｂ３内の光結合の状態を説明するための図である。制御光Ｄｃが無い時には、信号光（ペイロード）Ｄａは方向性結合器の２つの分枝ＢＲ３とＢＲ４の間を振動的に渡り合いながら伝播し、出口で丁度第８の出力ポートＰ８に出力されるように設定されている。
【００４２】
図６の光スイッチＧＳ１において、第３の分枝ＢＲ３には第３の半導体光増幅器ＳＯＡ３が設けられ、制御光Ｄｃが有る時には第３の半導体光増幅器ＳＯＡ３の屈折率の変化により分枝ＢＲ３の伝播定数が変化することを通じて２つの分枝ＢＲ３とＢＲ４の結合長Ｃが変化し、その結果、信号光（ペイロード）Ｄａは第７の出力ポートＰ７に出射される。
制御光（光制御信号）Ｄｃは第３の制御光カットフィルタＦ３又は第４の制御光カットフィルタＦ４で遮断される。このように、この光スイッチＧＳ１の基本ユニットは、ラベルの１、０信号により、（ペイロード）Ｄａを第７の出力ポートＰ７と第８の出力ポートＰ８に振り分ける。
【００４３】
光スイッチＧＳ１は光スイッチＧＳ０と同様のポート構成と機能を有するので、光スイッチＧＳ１のアレイ構成（段構成）には光スイッチＧＳ０について説明したものと同様の構成を適用できる。
【００４４】
以上説明したように、本発明の基礎となる光パケットルータＲ０は、デジタル光信号のヘッダＨｄとペイロードＤａとで構成される光パケットＤを、そのヘッダＨｄが内蔵する行先情報に従って振り分けている。すなわち、行先情報が時間軸上に並んだ２値のデジタル光信号で構成されており、そのビットの１、０により、入力ポートＰｉに入力された光パケットのペイロードＤａを異なる出力ポートＰｏ１、Ｐｏ２に出射する光スイッチＧをカスケード接続して、ペイロードＤａを指定された行先に振り分けている。
【００４５】
この構成では、信号光の行先振り分けの制御を全て光で行なうことにより、超高速、低消費電力の光パケットルータを実現できる。すなわち、光制御信号のみで全光ルーティングを行なうので、高速のヘッダ信号（例えば１Ｇｂｐｓ）に対応でき、超高速の光パケットルータを実現できる。さらに、電気と光の信号変換が不要であり、光パケットルータの低消費電力化、低コスト化が計れる。また、ヘッダビット数の拡大に応じて、カスケードの段数を増やすことにより、行先を柔軟に拡張できる。
【００４６】
本発明はこの基礎となる構成の光パケットルータの発明と同様に、制御信号に光を用いて、超高速、低消費電力の全光パケットルータを実現すること、また、ルーティング数を柔軟に拡張できるルーティング技術を提供することを目的とする。さらに、この全光パケットルータの構成を基礎に、ゲート構成、シリアル−パラレル変換器とプリアンブル・トレイラ抽出器の構成、制御信号光回路の構成、ルーティングテーブルとデマルチプレクサの利用について改善し、性能向上を図るものである。ここにおいて、ルーティングテーブルの利用については電気信号を利用するが、その他は全て光信号で制御する。
【００４７】
図８に、本発明の第１の実施の形態における光パケットルータＲ１の構成例を示す。説明の簡単化のため、光デジタル信号のヘッダが３ビットラベルの例を示す。図８において、Ｒ１は光パケットルータである。Ｄはデジタル光信号パケットで、パケットの始まりを示すプリアンブルＰｒ、２値の３ビットラベルの行先情報からなるヘッダＨｄ、２値のデータ列からなるペイロードＤａとパケットの終わりを示すトレイラＴｒとで構成される。例えばヘッダＨｄは１〜４０Ｇｂｐｓのパルス信号からなり、ペイロードＤａは１〜４０ｂｐｓの高速パルス信号からなる。Ｐｒｅはデジタル光信号パケットＤａからプリアンブルＰｒとトレイラＴｒを抽出し、セット／リセット（Ｓｅｔ／Ｒｅｓｅｔ）信号を作成するプリアンブル／トレイラ抽出器、Ｓｅｐはデジタル光信号パケットＤをヘッダＨｄとペイロードＤａとに分離する光分離器として機能するヘッダ／ペイロード分離器、ＳＰはヘッダ／ペイロード分離器Ｓｅｐで分離されたヘッダＨｄの行先情報を時間空間変換（シリアル−パラレル変換）して、光制御信号Ｄｃ１〜Ｄｃ３を生成するシリアル−パラレル変換器である。Ｇ１〜Ｇ７はシリアル−パラレル変換器ＳＰから出力された行先情報を光制御信号Ｄｃとして、ペイロードＤａが自己の入力ポートＰｉ１〜Ｐｉ７に入力された場合にペイロードＤａを自己の２個の出力ポート（第１の出力ポートＰｏ１１〜Ｐｏ７１（１側）、第２の出力ポートＰｏ１２〜Ｐｏ７２（０側））のいずれかに振り分ける光スイッチである。
【００４８】
ＢＳ０はＳｅｔ／Ｒｅｓｅｔ信号を受けてヘッダ／ペイロード分離器Ｓｅｐを起動する双安定スイッチング素子、ＢＳ１〜ＢＳ３はＳｅｔ／Ｒｅｓｅｔ信号を受けて、光スイッチＧ１〜Ｇ７に付与する光制御信号Ｄｃ１〜Ｄｃ３を２値化された安定状態に保持する双安定スイッチング素子、Ａｍ１〜Ａｍ３は双安定スイッチング素子ＢＳ１〜ＢＳ３の信号を増幅する光増幅器、Ｃｐ１〜Ｃｐ３は光信号を分岐する光カプラである。光双安定スイッチング素子は、入力パルス信号１ビットが入射されると、それまでとは異なる状態に遷移し、入力パルス信号が切れた後もその遷移した状態に留まる性質を持つ。ヘッダＨｄの各ビットから作成した光制御信号Ｄｃ１〜Ｄｃ３を入力パルス信号として、光双安定スイッチング素子光ＢＳ１〜ＢＳ３を介してスイッチＧ１〜Ｇ７の光制御信号ポートＰｃ１１〜Ｐｃ７２に付加すると（図９参照）、Ｒｅｓｅｔ信号が光双安定スイッチング素子光ＢＳ１〜ＢＳ３に供給されるまで、すなわちペイロードＤａが通過するまで、光制御信号Ｄｃ１〜Ｄｃ３を光制御信号ポートＰｃ１１〜Ｐｃ７２に安定に保持できる。ＤＬは光スイッチＧ１〜Ｇ７に光制御信号Ｄｃ１〜Ｄｃ３が付与された後にペイロードＤａが到来するように、ペイロードＤａの光スイッチＧ１への入力を遅延する遅延線である。
【００４９】
ＨＮ１〜ＨＮ８は出力ポートＰｏ４１〜Ｐｏ７２に到来したペイロードＤａに、自己の出力ポートＰｏ４１〜Ｐｏ７０に対応するヘッダを再生付加して新たなデジタル光信号パケットＤを生成する新ヘッダ付加器、ＳＭ１〜ＳＭ８はデジタル光信号パケットＤの波長を行先（宛先）に対応する波長に変換する波長変換器、ＲＴはヘッダと宛先との対応関係を記録したルーティングテーブル、ＤＭ１、ＤＭ２は到来したデジタル光信号パケットＤを行先（宛先）へ振り分けるデマルチプレクサで、それぞれ光パケットルータＲ１，Ｒ１’（図示せず）からのデジタル光信号パケットＤを宛先へ振り分ける。ルーティングテーブルＲＴは、例えば、行先をヘッダＨｄ及び信号光の波長に対応付けた表を有し、図示しないコンピュータは、波長変換器ＳＭ１〜ＳＭ８へのデジタル光信号パケットＤの入力を検出すると、ルーティングテーブルＲＴを参照して、新ヘッダ付加器ＨＮ１〜ＨＮ８で再生されたデジタル光信号パケットＤを、ヘッダＨｄに対応した行先に送信するように、行先に対応する波長に変換するように波長変換器ＳＭ１〜ＳＭ８を制御する。また、ＣＷ（連続波）信号を波長変換器ＳＭ１〜ＳＭ８に送信する。デマルチプレクサＤＭ１は波長変換器ＳＭ１〜ＳＭ８から出力されたデジタル光信号パケットＤをその波長に応じて行先へ振り分ける。ＢｕはデマルチプレクサＤＭ１、ＤＭ２で行先に振り分けられたデジタル光信号パケットＤを一時的に保存するバッファメモリである。
【００５０】
光スイッチＧ１はヘッダ／ペイロード分離器Ｓｅｐの出力ポートに遅延線ＤＬを解して接続され、入力ポートＰｉ１から光パケットＤのペイロード（データ列）Ｄａを入力し、ヘッダ（ラベル、行先情報）Ｈｄの１ビット目に対応する光制御信号Ｄｃ１を受けて、１ビット目の情報が１のときペイロードＤａを出力ポートＰｏ１１へ出力し、１ビット目の情報が０のときペイロードＤａを出力ポートＰｏ１２へ出力する。光スイッチＧ２、Ｇ３はそれぞれ入力ポートＰｉ２、Ｐｉ３を介して、光スイッチＧ１の出力ポートＰｏ１１、出力ポートＰｏ１２に接続され、ペイロードＤａがその入力ポートＰｉ２、Ｐｉ３に入力された場合に、ヘッダＨｄの２ビット目に対応する光制御信号Ｄｃ２を受けて、２ビット目の情報が１のときペイロードＤａをそれぞれ出力ポートＰｏ２１、Ｐｏ３１へ出力し、２ビット目の情報が０のときペイロードＤａをそれぞれ出力ポートＰｏ２２、Ｐｏ３２へ出力する。
【００５１】
光スイッチＧ４、Ｇ５はそれぞれ入力ポートＰｉ４、Ｐｉ５を介して、光スイッチＧ２の出力ポートＰｏ２１、Ｐｏ２２に接続され、ペイロードＤａがその入力ポートＰｉ４、Ｐｉ５に入力された場合に、ヘッダＨｄの３ビット目に対応する光制御信号Ｄｃ３を受けて、３ビット目の情報が１のときペイロードＤａをそれぞれ出力ポートＰｏ４１、Ｐｏ５１へ出力し、３ビット目の情報が０のときペイロードＤａをそれぞれ出力ポートＰｏ４２、Ｐｏ５２へ出力する。光スイッチＧ６、Ｇ７はそれぞれ入力ポートＰｉ６、Ｐｉ７を介して、光スイッチＧ３の出力ポートＰｏ３１、Ｐｏ３２に接続され、ペイロードＤａがその入力ポートＰｉ６、Ｐｉ７に入力された場合に、ヘッダＨｄの３ビット目に対応する光制御信号Ｄｃ３を受けて、３ビット目の情報が１のときペイロードＤａをそれぞれ出力ポートＰｏ６１、Ｐｏ７１へ出力し、３ビット目の情報が０のときペイロードＤａをそれぞれ出力ポートＰｏ６２、Ｐｏ７２へ出力する。結果として、ヘッダ（ラベル、行先情報）Ｈｄがそれぞれ、１１１（１ビット目：１、２ビット目：１、３ビット目：１）、１１０、１０１、１００、０１１、０１０、００１、０００の時、それぞれ出力ポートＰｏ４１、Ｐｏ４２、Ｐｏ５１、Ｐｏ５２、Ｐｏ６１、Ｐｏ６２、Ｐｏ７１、Ｐｏ７２に出力される。図８の例ではヘッダが１０１なので、出力ポートＰｏ４２に出力される。
【００５２】
図８の左下に光パケットルータＲ１に供給される光信号の例を示す。（ａ）〜（ｄ）の信号は光パケットルータＲ１内の部位（ａ）〜（ｄ）における信号を示す。（ａ）はルータＲ１への入力信号であり、プリアンブルＰｒ、ヘッダＨｄ、ペイロードＤａ、トレイラＴｒの順に配列され、この順序で入力される。（ｂ）はヘッダ／ペイロード分離器Ｓｅｐを制御する信号であり、ヘッダＨｄが通過する時間に合わせてヘッダ／ペイロード分離器Ｓｅｐを活性にするパルス信号である。Ｓｅｔ信号はプリアンブルＰｒから作成され、Ｒｅｓｅｔ信号はトレイラＴｒから作成される。双安定スイッチング素子ＢＳ０はＳｅｔ信号を受けて、オンのパルス幅がヘッダＨｄ長にほぼ等しいパルスを生成してヘッダ／ペイロード分離器Ｓｅｐに供給し、この間にヘッダ／ペイロード分離器ＳｅｐはヘッダＨｄを分離する。双安定スイッチング素子ＢＳ０をリセットする信号は例えばＳｅｔ信号をこのパルス幅分遅延させて付与すれば良い。（ｃ）はヘッダ／ペイロード分離器Ｓｅｐからシリアルーパラレル変換器ＳＰに供給される信号であり、ヘッダＨｄのみが分離された状態を示す。（ｄ）はデジタル光信号パケットＤからヘッダＨｄが除去され、ペイロードＤａがプリアンブルＰｒ、トレイラＴｒと共に光スイッチＧ１に供給される状態を示す。
【００５３】
ヘッダ（ラベル、行先情報）Ｈｄはシリアル−パラレル変換器ＳＰでシリアル−パラレル変換（時間−空間変換）されて光制御信号Ｄｃ１〜Ｄｃ３が形成され、双安定スイッチング素子Ｂ１〜Ｂ３に入力パルス信号としてが印加される。双安定スイッチング素子ＢＳ１〜ＢＳ３はＳｅｔ信号を受けてオンになり、入力パルス信号が付加されてからＲｅｓｅｔ信号を受けるまでの間、すなわちペイロードＤａが光スイッチＧ１〜Ｇ７を通るまでの間、光制御信号Ｄｃ１〜Ｄｃ３をそれぞれ光スイッチＧ１〜Ｇ７に付加する。したがってシリアルーパラレル変換器ＳＰが生成する光制御信号Ｄｃ１〜Ｄｃ３のパルス幅は例えばヘッダＨｄ長あれば充分である。また、光制御信号Ｄｃ１〜Ｄｃ３のタイミングを調整するために、光制御信号Ｄｃ１〜Ｄｃ３の光路、又はヘッダ／ペイロード分離器Ｓｅｐと光スイッチＧ１との間に適当な長さの光ファイバや光導波路を用いた遅延線ＤＬを挿入する。
【００５４】
図９に本実施の形態における光スイッチＧの基本ユニットの構成例を示す。この構成の光スイッチをＧＳと称することとする。光スイッチＧＳ０と同様にマッハツェンダー干渉光学系で構成されている。光スイッチＧＳ０は半導体光増幅器ＳＯＡ１が１個であり、半導体光増幅器ＳＯＡ１に供給される光制御信号Ｄｃが１つの例を説明したが、本実施の形態の光スイッチＧＳでは半導体光増幅器ＳＯＡ１，ＳＯＡ２が各分枝Ａｒｍ１，Ａｒｍ２に１個ずつ、合計２個であり、各半導体光増幅器ＳＯＡ１，ＳＯＡ２に１つずつ、光制御信号ポートＰｃ１，Ｐｃ２を介して、Ｄｃ１，Ｄｃ２合計２つの光制御信号Ｄｃ１，Ｄｃ２が供給される。このため、光スイッチＧＳ０では２つの出力ポートＰｏ１，Ｐｏ２のいずれか一方にペイロードＤａが供給されたが、本実施の形態の光スイッチＧＳでは光制御信号Ｄｃ１，Ｄｃ２によってペイロードＤａの各ビットの出力を２つの出力ポートＰｏ１，Ｐｏ２間で任意に切り替えることが可能である。
【００５５】
光スイッチＧＳの基本ユニットは、２つの信号光用入力ポートＰｉ１，Ｐｉ２、２つの信号光用出力ポートＰｏ１，Ｐｏ２と４つの光制御信号ポートＰｃ１〜Ｐｃ４を有する。入力ポートＰｉ１には波長λ１で信号光（デジタル光信号パケット）Ｄａが供給され、光制御信号ポートＰｃ１，Ｐｃ２には波長λ２で光制御信号Ｄｃ１，Ｄｃ２が供給される。入力ポートＰｉ１と入力ポートＰｉ２は第１のビームスプリッタＢ１に連なり、第１のビームスプリッタＢ１により入力ポートＰｉ１から入力された信号光Ｄａはほぼ等量に第１の半導体光増幅器ＳＯＡ１と第２の半導体光増幅器ＳＯＡ２に到るように第１、第２の分枝Ａｒｍ１，Ａｒｍ２に分岐される。第１の半導体光増幅器ＳＯＡ１と第２の半導体光増幅器ＳＯＡ２からの信号光は第２のビームスプリッタＢ２により合成されるが、２つの信号光用出力ポートＰｏ１，Ｐｏ２のいずれか一方に出力されるように、第１の半導体光増幅器ＳＯＡ１と第２の半導体光増幅器ＳＯＡ２で位相が調整されている。第１の半導体光増幅器ＳＯＡ１と第２の半導体光増幅器ＳＯＡ２を通過した光制御信号Ｄｃ１，Ｄｃ２は光制御信号ポートＰｃ３，Ｐｃ４から出力される。
【００５６】
例えば、光制御信号Ｄｃ１，Ｄｃ２が無い状態（共に０）では第２の出力ポートＰｏ２に信号光Ｄａが出力されるように調整されているものとする。信号光Ｄａを４ビットとする。信号光Ｄａの１番目のビットに合わせて、光制御信号Ｄｃ１が第１の半導体光増幅器ＳＯＡ１に供給されると、第１の半導体光増幅器ＳＯＡ１を通過する信号光Ｄａの位相がπ変化し、このため、第２のビームスプリッタＢ２において合成される信号光Ｄａの１番目のビットは第１の出力ポートＰｏ１に出力される。次に、信号光Ｄａの２番目のビットに合わせて、光制御信号Ｄｃ２が第２の半導体光増幅器ＳＯＡ２に供給されると、第２の半導体光増幅器ＳＯＡ２を通過する信号光Ｄａの位相がπ変化し、このため、第２のビームスプリッタＢ２において合成される信号光Ｄａの２番目のビットは第２の出力ポートＰｏ２に出力される。その後、光制御信号Ｄｃ１，Ｄｃ２の供給がなければ、結果として、１ビット目は第１の出力ポートＰｏ１に、２〜４ビット目は第２の出力ポートＰｏ２に出力される。なお、双安定スイッチング素子にＲｅｓｅｔ信号が供給されると、光スイッチＧＳは光制御信号Ｄｃ１，Ｄｃ２の供給がない元の状態に復帰する。
【００５７】
フィルタＦ１１，Ｆ２１は、それぞれ第１の半導体光増幅器ＳＯＡ１、第２の半導体光増幅器ＳＯＡ２の前段に設けられ、ビームスプリッタＢ１からの信号光Ｄａに対しては波長λ１の光を選択的に通すように、光制御信号ポートＰｃ１，Ｐｃ２からの光制御信号Ｄｃ１，Ｄｃ２に対しては波長λ２の光を選択的に通すように設計されており、フィルタＦ１２，Ｆ２２は、それぞれ第１の半導体光増幅器ＳＯＡ１、第２の半導体光増幅器ＳＯＡ２の後段に設けられ、ビームスプリッタＢ２への信号光Ｄａに対しては波長λ１の光を選択的に通すように、光制御信号ポートＰｃ３，Ｐｃ４への光制御信号Ｄｃ１，Ｄｃ２に対しては波長λ２の光を選択的に通すように設計されている。
【００５８】
図１０に本実施の形態の光スイッチを用いた場合の出力ポートへの影響を示す。図１０（ａ）に光スイッチＧＳ０のように１つの半導体光増幅器ＳＯＡ１への１つの制御光Ｄｃ１を用いた場合の、（ｂ）に本実施の形態の光スイッチＧＳのように２つの半導体光増幅器ＳＯＡ１、ＳＯＡ２への２つの制御光Ｄｃ１，Ｄｃ２を用いた場合の制御光と出力ポートにおける信号の状況を示す。図１０（ａ）（ｂ）において、横軸は時間を、縦軸は光強度を示す。Ｄｃ１、Ｄｃ２は第１の半導体光増幅器ＳＯＡ１、第２の半導体光増幅器ＳＯＡ２への光制御信号ポートＰｃ１，Ｐｃ２への制御光、Ｄｏ２は第２の出力ポートＰｏ２に出力された信号光である。図１０（ａ）（ｂ）を比較すると、１つの半導体光増幅器ＳＯＡ１への１つの制御光Ｄｃ１を用いた場合には、出力ポートＰｏ２への信号光Ｄｏ２は制御光Ｄｃ１パルスが立下り後も長く残存しているのに対し、２つの半導体光増幅器ＳＯＡ１、ＳＯＡ２への２つの制御光Ｄｃ１，Ｄｃ２を用いた場合には、出力ポートＰｏ２への信号光Ｄｏ２は制御光Ｄｃ１，Ｄｃ２パルスが立下った時点で、立下っている。この結果から、２つの半導体光増幅器ＳＯＡ１、ＳＯＡ２への２つの制御光Ｄｃ１，Ｄｃ２を用いた場合の方が高精度のスイッチング制御ができるといえる。
【００５９】
図１１に本実施の形態における光シリアル−パラレル変換器の構成例を示す。この構成の光シリアル−パラレル変換器ＳＰ１は、本実施の形態における構成の光スイッチＧＳを用い、これらＧａ〜Ｇｃをカスケード型にアレイ構成したものである。第１段目に光スイッチＧａを、第２段目に光スイッチＧｂ，Ｇｃを配置する。光スイッチＧａの入力ポートＰｉａ１には信号光（ここではヘッダ情報）Ｈｄが供給され、光制御信号ポートＰｃａ１，Ｐｃａ２には光制御信号Ｄｃａ１，Ｄｃａ２がタイミングｔ１，ｔ２で供給される。例えば、タイミングｔ１をヘッダＨｄの１ビット目の入力ポートＰｉａ１への到着に合わせ、タイミングｔ２をヘッダＨｄの３ビット目の入力ポートＰｉａ１への到着に合わせると、出力ポートＰｏａ１にはヘッダＨｄの１番目と２番目のビットが出力され、出力ポートＰｏａ２にはヘッダＨｄの３番目と４番目のビットが出力される。
【００６０】
出力ポートＰｏａ１は光スイッチＧｂの入力ポートＰｉｂ１に接続される。光制御信号ポートＰｃｂ１，Ｐｃｂ２には光制御信号Ｄｃｂ１，Ｄｃｂ２がタイミングｔ３，ｔ４で供給される。例えば、タイミングｔ３をヘッダＨｄの１ビット目の入力ポートＰｉｂ１への到着に合わせ、タイミングｔ４をヘッダＨｄの２ビット目の入力ポートＰｉｂ１への到着に合わせると、出力ポートＰｏｂ１にはヘッダＨｄの１番目のビットが出力され、出力ポートＰｏｂ２にはヘッダＨｄの２番目のビットが出力される。出力ポートＰｏａ２は光スイッチＧｃの入力ポートＰｉｃ１に接続される。光制御信号ポートＰｃｃ１，Ｐｃｃ２には光制御信号Ｄｃｃ１，Ｄｃｃ２がタイミングｔ５，ｔ６で供給される。例えば、タイミングｔ５をヘッダＨｄの３ビット目の入力ポートＰｉｃ１への到着に合わせ、タイミングｔ６をヘッダＨｄの４ビット目の入力ポートＰｉｃ１への到着に合わせると、出力ポートＰｏｃ１にはヘッダＨｄの３番目のビットが出力され、出力ポートＰｏｃ２にはヘッダＨｄの４番目のビットが出力される。この結果、シリアル−パラレル変換器の４つの出力ポートＰｏｂ１，Ｐｏｂ２，Ｐｏｃ１，Ｐｏｃ２にはそれぞれヘッダＨｄの１，２，３，４番目のビットが出力される。
【００６１】
光スイッチＧａとＧｂ間、ＧａとＧｃ間にそれぞれフィルタＦａｂ，Ｆａｃが設けられ、波長λ１の光を選択的に通すように設計されている。また、４つの出力ポートＰｏｂ１，Ｐｏｂ２，Ｐｏｃ１，Ｐｏｃ２にそれぞれフィルタＦｂ１，Ｆｂ２，Ｆｃ１，Ｆｃ２が設けられ、波長λ１の光を選択的に通すように設計されている。また、タイミング信号ｔ１，ｔ２は光増幅器Ａｍ４、光カプラＣｐ６を介して光制御信号ポートＰｃａ１，Ｐｃａ２に供給され、タイミング信号ｔ３〜ｔ６は光増幅器Ａｍ５、光カプラＣｐ７を介して光制御信号ポートＰｃｂ１，Ｐｃｂ２，Ｐｃｃ１，Ｐｃｃ２に供給されている。これらのタイミング信号ｔ１〜ｔ６は、例えば、ヘッダＨｄの各ビットに合わせて光ビット抽出器で信号を分岐抽出し、遅延線でタイミングを調整して生成できる。
【００６２】
図１２に本実施の形態における光ビット抽出器の構成例を示す。光ビット抽出器はプリアンブル／トレイラ抽出器Ｐｒｅとして使用される。本実施の形態の光ビット抽出器ＢＥ１は、本実施の形態における光スイッチＧＳの基本ユニットを用い、これら光スイッチＧａ〜Ｇｃをシリーズに接続する例を示す。すなわち、光スイッチＧａの出力ポートＰｏａ１は光スイッチＧｂの入力ポートＰｉｂ１に接続され、光スイッチＧｂの出力ポートＰｏｂ１は光スイッチＧｃの入力ポートＰｉｃ１に接続される。プリアンブルＰｒ又はトレイラＴｒを各４ビットとし、各光スイッチＧａ〜Ｇｃは光制御信号Ｄｃ１，Ｄｃ２が無い状態（共に０）では第２の出力ポートＰｏ２にプリアンブルＰｒ又はトレイラＴｒが出力されるように調整されているものとする。なお、ミラー（Ｍｉｒｒｏｒ）は半導体光増幅器ＳＯＡａ１〜ＳＯＡｃ２内の光の位相調整のためのものでこの調整等に用いられる。光スイッチＧａにおいて、光制御信号ポートＰｃａ１へ供給するタイミングｔ１をプリアンブルＰｒ又はトレイラＴｒの１ビット目の入力ポートＰｉａ１への到着に合わせ、光制御信号ポートＰｃａ２へ供給するタイミングｔ２をプリアンブルＰｒ又はトレイラＴｒの４ビット目の入力ポートＰｉａ１への到着に合わせると、出力ポートＰｏａ１にはヘッダＨｄの１〜３番目のビットが出力され、出力ポートＰｏａ２にはヘッダＨｄの４番目のビットが出力される。
【００６３】
光スイッチＧｂにおいて、光制御信号ポートＰｃｂ１へ供給するタイミングｔ３をヘッダＨｄの１ビット目の入力ポートＰｉｂ１への到着に合わせ、光制御信号ポートＰｃｂ２へ供給するタイミングｔ４をプリアンブルＰｒ又はトレイラＴｒの３ビット目の入力ポートＰｉｂ１への到着に合わせると、出力ポートＰｏｂ１にはプリアンブルＰｒ又はトレイラＴｒの１〜２番目のビットが出力され、出力ポートＰｏｂ２にはプリアンブルＰｒ又はトレイラＴｒの３番目のビットが出力される。光スイッチＧｃにおいて、光制御信号ポートＰｃｃ１へ供給するタイミングｔ５をプリアンブルＰｒ又はトレイラＴｒの１ビット目の入力ポートＰｉａ１への到着に合わせ、光制御信号ポートＰｃｃ２へ供給するタイミングｔ６をプリアンブルＰｒ又はトレイラＴｒの２ビット目の入力ポートＰｉｃ１への到着に合わせると、出力ポートＰｏｃ１にはプリアンブルＰｒ又はトレイラＴｒの１番目のビットが出力され、出力ポートＰｏｃ２にはプリアンブルＰｒ又はトレイラＴｒの２番目のビットが出力される。この結果、光ビット抽出器の４つの出力ポートＰｏｃ１，Ｐｏｃ２，Ｐｏｂ２，Ｐｏａ２にはそれぞれプリアンブルＰｒ又はトレイラＴｒの１，２，３，４番目のビットが抽出される。
【００６４】
なお、各光スイッチＧａ〜Ｇｃに供給するタイミング信号ｔ１〜ｔ６を変更すれば、出力ポートＰｏｃ１，Ｐｏｃ２，Ｐｏｂ２，Ｐｏａ２に出力されるビットも変化する。例えば、光制御信号ポートＰｃａ２，Ｐｃｂ２，Ｐｃｃ２へは光制御信号Ｄｃａ２，Ｄｃｂ２，Ｄｃｃ２を供給せず、タイミングｔ１をプリアンブルＰｒ又はトレイラＴｒの２ビット目の入力ポートＰｉａ１への到着に合わせ、タイミングｔ３をプリアンブルＰｒ又はトレイラＴｒの３ビット目の入力ポートＰｉｂ１への到着に合わせ、タイミングｔ５をプリアンブルＰｒ又はトレイラＴｒの４ビット目の入力ポートＰｉｃ１への到着に合わせると、出力ポートＰｏｃ１，Ｐｏｃ２，Ｐｏｂ２，Ｐｏａ２にはそれぞれプリアンブルＰｒ又はトレイラＴｒの４，３，２，１番目のビットが抽出される。このように、本光ビット抽出器ＢＥ１によれば、プリアンブルＰｒ又はトレイラＴｒの１〜４番目のビットを分離抽出できる。これら分離抽出された信号はプリアンブルＰｒ又はトレイラＴｒであることを照合するために用いられる。照合は例えば光論理回路で行われても良く、光スイッチアレイで特定のポートに導かれることにより行われても良い。
【００６５】
図１３に本実施の形態における新ヘッダ付加器ＨＮの構成例を示す。ヘッダが３ラベルの例で説明する。半導体光増幅器ＳＯＡｈ１〜ＳＯＡｈ３が並列に設置され、単一パルスの信号光Ｄａｈ（ヘッダ付加用）が光カプラＣｐｈ１で３分岐され、それぞれ、１ビット〜３ビット遅延線ＤＬｈ１〜ＤＬｈ３を介して半導体光増幅器ＳＯＡｈ１〜ＳＯＡｈ３に入力される。また、制御光Ｄｃｈが光増幅器Ａｍｈで増幅された後、光カプラＣｐｈ２で３分岐されて半導体光増幅器ＳＯＡｈ１〜ＳＯＡｈ３に供給される。信号光Ｄｃｈが遅延線ＤＬｈ１で遅延されて半導体光増幅器ＳＯＡｈ１に入力されるタイミングに合わせて制御光Ｄｃｈの１ビット目が供給され、制御光Ｄｃｈが１であれば半導体光増幅器ＳＯＡｈ１から１が出力され、制御光Ｄｃｈが０であれば半導体光増幅器ＳＯＡｈ１から０が出力される。信号光Ｄａｈが遅延線ＤＬｈ２で遅延されて半導体光増幅器ＳＯＡｈ２に入力されるタイミングに合わせて制御光Ｄｈの２ビット目が供給され、制御光Ｄｃｈが１であれば半導体光増幅器ＳＯＡｈ２から１が出力され、制御光Ｄｃｈが０であれば半導体光増幅器ＳＯＡｈ２から０が出力される。信号光Ｄａｈが遅延線ＤＬｈ３で遅延されて半導体光増幅器ＳＯＡｈ３に入力されるタイミングに合わせて制御光Ｄｃｈの３ビット目が供給され、制御光Ｄｃｈが１であれば半導体光増幅器ＳＯＡｈ３から１が出力され、制御光Ｄｃｈが０であれば半導体光増幅器ＳＯＡｈ３から０が出力される。半導体光増幅器ＳＯＡｈ１〜ＳＯＡｈ３からの出力光は光カプラＣｐｈ３で合成され、この結果、制御光Ｄｃｈの信号と同じ時系列で新ヘッダが出力される。
【００６６】
図１４に本実施の形態における波長変換器の構成例を示す。この構成の波長変換器ＳＭは、本実施の形態における光スイッチＧＳの基本ユニット用い、その１つＧｍで構成したものである。第１の入力ポートＰｉ１にはルーティングテーブルＲＴで行先に対応付けられた波長のＣＷ波（連続波：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）が供給される。光制御信号ポートＰｃ１，Ｐｃ２にはデータ信号Ｄａｓがタイミング信号として供給され、光制御信号ポートＰｃ２へは光制御信号ポートＰｃ１より１ビット遅れて供給される。出力は最初は第２の出力ポートＰｏ２に出力されるように調整されているものとする。タイミング信号Ｄａｓが半導体光増幅器ＳＯＡ１に供給されると、ＣＷ波が第１の出力ポートＰｏ１に出力されるが、１ビットで第２の出力ポートＰｏ２に出力されるようになるので、第１の出力ポートＰｏ１から出力されるＣＷ波は１ビット分となる。次のデータについても、第１の出力ポートＰｏ１から出力されるＣＷ波は１ビット分となる。なお、第２の出力ポートＰｏ２からの出力は利用されない。この結果、第１の出力ポートＰｏ１へはデータ信号Ｄａｓが行先に対応付けられた波長の信号に変換されて出力される。なお、Ｆｓ１，Ｆｓ２は波長変換された光を通過させ、制御光を遮断する波長フィルタであり、Ｃｐｓは信号光Ｄａｓを光制御信号ポートＰｃ１，Ｐｃ２に分岐させる光カプラである。
【００６７】
図８において、波長変換器ＳＭ１〜ＳＭ８にデジタル光信号パケットＤが入力されると、図示しないコンピュータはルーティングテーブルＲＴに展開するルート情報を保持しており、波長変換器ＳＭ１〜ＳＭ８へのデジタル光信号パケットＤの入力を検出し、ルート情報を新ヘッダ付加器ＨＮ１〜ＨＮ８へ設定する。新ヘッダ付加器ＨＮ１〜ＨＮ８で再生されたヘッダＨｄをデジタル光信号パケットＤに同期させて付加する。またルーティングテーブルＲＴから、波長可変レーザのアレイ等を用い、ＣＷ信号を波長変換器ＳＭ１〜ＳＭ８に送信する。デマルチプレクサＤＭ１は例えば波長フィルタを有し、ルーティングテーブルＲＴで波長に対応付けられた行先にデジタル光信号パケットＤを振り分ける。なお、ルーティングテーブルＲＴの参照はコンピュータ制御により行なう方が効率的な可能性もあり、電気的制御を導入しても良い。なお、ルーティングテーブルＲＴを波長フィルタ、光分波器や光コネクタに代替、半固定化する等によりこの部分の光化も可能である。
【００６８】
双安定スイッチング素子ＢＳとして、マッハツェンダー干渉光学系に半導体光増幅器ＳＯＡを用いた光フリップ・フロップ、光カー効果と帰還機構を組み合わせる導波路形光双安定素子等が、また、光増幅器Ａｍとしてエルビウム添加光ファイバ増幅器等の全光型のものが開発されており、本発明のルータＲ１にこれらを利用できる。また、本実施の形態による光スイッチＧＳをこれらに応用することも可能である。また、デマルチプレクサＤＭとしてＡＷＧ（Ａｒｒａｙｅｄ  Ｗａｖｅｇｕｉｄｅ  Ｇｒａｔｉｎｇ）や光フィルタレイ等の全光型のものが開発されており、本発明のルータＲ１に利用可能であり、また、本実施の形態による光スイッチアレイＳＷＡをこれに応用することも可能である。
【００６９】
このように、本実施の形態によれば、光スイッチＧＳの基本ユニットを光シリアル−パラレル変換器ＳＰや光ビット抽出器ＢＥにも適用できる。このため、ルーティングテーブルの参照を除いて、信号光の行先振り分けの制御を全て光で行なうことにより、超高速、低消費電力の光パケットルータを実現でき、また、ヘッダビット数の拡大に応じて、カスケードの段数を増やすことにより、行先を柔軟に拡張できる。さらに、光スイッチＧと光シリアル−パラレル変換器ＳＰやプリアンブル／トレイラ抽出器Ｐｒｅを集積化でき、製作コストも削減できる。
【００７０】
図１５に、本発明の第２の実施の形態による光パケットルータＲ２の構成例を示す。第１の実施の形態とは、光スイッチアレイＳＷＡに供給されるデータをペイロードＤａでなく、単一光パルスＰｕとする点、及びペイロードＤａをデマルチプレクサＤＭ３が行先を操作する光ゲートスイッチＧＳに供給する点、光双安定スイッチング素子を使用しない点が異なる。光双安定スイッチング素子を使用しなくても、プリアンブル／トレイラ抽出器Ｐｒｅからの信号を用いて、光シリアル−パラレル変換器ＳＰで生成される光制御信号Ｄｃ１〜Ｄｃ３をペイロードＤａが通過する時間分供給するように生成すれば良い。新ヘッダ付加器ＨＮ１〜４、波長変換器ＳＭ１〜８は第１の実施の形態と同じ構成を使用できる。デマルチプレクサＤＭ３には例えば第１の実施の形態の光スイッチＧＳの基本ユニットを用いた光ゲートスイッチＧＳＷが使用され、同じ波長の光制御信号Ｄｃが供給されたゲートのみがペイロードＤａを通過できるように構成される。第１の実施の形態と同様に、光スイッチアレイＳＷＡの各光スイッチＧへの光制御信号Ｄｃとしてシリアル−パラレル変換されたヘッダＨｄのビットが供給されるので、その結果、光パルスＰｕは第１の実施の形態においてペイロードＤａが出力されるのと同じ出力ポート（Ｐｏ４１〜Ｐｏ７２のいずれか）に出力される。ルーティングテーブルＲＴの内容及びデマルチプレクサＤＭ３が振り分ける行先は第１の実施の形態と同様である。ただし、第１の実施の形態ではペイロードＤａが行先に対応する波長の信号に変換されて、デマルチプレクサＤＭ１から宛先に供給されるのに対して、本実施の形態ではペイロードＤａはデマルチプレクサＤＭ３のゲートへの光制御信号Ｄｃにより宛先に供給される。なお、Ｃｐ２〜Ｃｐ５は光カプラである。
【００７１】
このような構成なので、第１の実施の形態と同様に、信号光の行先振り分けの制御を全て光で行なうことにより、超高速、低消費電力の光パケットルータを実現できる。また、ヘッダビット数の拡大に応じて、カスケードの段数を増やすことにより、行先を柔軟に拡張できる。さらに、光スイッチアレイには単一光パルス信号を入力すれば良いので、光スイッチアレイの行先情報に対応する出力ポートが高速に定まる。
【００７２】
次に、シリアル−パラレル変換器やプリアンブル／トレイラ抽出器の構成が異なる場合を説明する。
【００７３】
図１６に第３の実施の形態における光シリアル−パラレル変換器ＳＰ２の構成例を模式的に示す。第１の実施の形態における光スイッチＧＳの基本ユニットをカスケード型に３段アレイ構成したものである（図９参照）。第１段目に光スイッチＧａを、第２段目に光スイッチＧｂ，Ｇｃを、第３段目に光スイッチＧｄ〜Ｇｇを配置する。光スイッチＧａには光制御信号Ｄｃａ１、Ｄｃａ２をタイミングｔ１，ｔ２で光制御信号ポートＰｃａ１、Ｐｃａ２に供給し、光スイッチＧｂには光制御信号Ｄｃｂ１、Ｄｃｂ２をタイミングｔ３，ｔ４で光制御信号ポートＰｃｂ１、Ｐｃｂ２に供給し、以下同様に（説明を省略）、光スイッチＧｈには光制御信号Ｄｃｇ１、Ｄｃｇ２をタイミングｔ１３，ｔ１４で光制御信号ポートＰｃｈ１、Ｐｃｈ２に供給する。Ｐｉａ〜Ｐｉｇは光スイッチＧａ〜Ｇｇの入力ポート、Ｐｏａ１〜Ｐｏｇ２は光スイッチＧａ〜Ｇｇの出力ポートである。以下、特に断らない限り、第１の入力ポートＰｉａ１〜Ｐｉｇ１のみ使用され、第２の入力ポートＰｉａ２〜Ｐｉｇ２は使用されないので、入力ポートＰｉａ〜Ｐｉｇの表示は実質的に第１の入力ポートＰｉａ１〜Ｐｉｇ１を示すものであり、以下同様に扱われる。
【００７４】
図１７に本実施の形態における光シリアル−パラレル変換器ＳＰ２への光制御信号（タイミング信号）Ｄｃａ１〜Ｄｃｇ２供給の例を示す。本発明における光シリアル−パラレル変換器へのタイミング信号の供給の様子について理解を容易にするため、３段のアレイ構成を用いて説明することとしたものである。第１段目の光スイッチＧａの入力ポートＰｉａには８ラベルのヘッダＨｄ（ビットｂ１〜ｂ８）が供給される。まず、ヘッダＨｄの１ビット目ｂ１の入力ポートＰｉａへの到着に合わせ、光制御信号Ｄｃａ１〜Ｄｃｇ１がタイミングｔ１（＝ｔ３，ｔ５，ｔ７，ｔ９，ｔ１１，ｔ１３）で供給される。これにより、全ての光スイッチＧａ〜Ｇｇは第１の出力ポートＰｏａ１〜Ｐｏｇ１に出力されるようになるので、その結果、ヘッダＨｄの１ビット目ｂ１は光スイッチＧｄの第１の出力ポートＰｏｄ１から出力される。次に、ヘッダＨｄの２ビット目ｂ２の入力ポートＰｉａへの到着に合わせて光制御信号Ｄｃｄ２をタイミングｔ８で供給すると、光スイッチＧｄは第２の出力ポートＰｏｄ２に出力されるように切り替えられるので、ヘッダＨｄの２ビット目ｂ２は光スイッチＧｄの第２の出力ポートＰｏｄ２から出力される。次に、ヘッダＨｄの３ビット目ｂ３の入力ポートＰｉａへの到着に合わせて光制御信号Ｄｃｂ２をタイミングｔ４で供給すると、光スイッチＧｂは第２の出力ポートＰｏｂ２に出力されるように切り替えられるので、ヘッダＨｄの３ビット目ｂ３は光スイッチＧｅの第１の出力ポートＰｏｅ１から出力される。次に、ヘッダＨｄの４ビット目ｂ４の入力ポートＰｉａへの到着に合わせて光制御信号Ｄｃｅ２をタイミングｔ１０で供給すると、光スイッチＧｅは第２の出力ポートＰｏｅ２に出力されるように切り替えられるので、ヘッダＨｄの４ビット目ｂ４は光スイッチＧｅの第２の出力ポートＰｏｅ２から出力される。
【００７５】
次に、ヘッダＨｄの５ビット目ｂ５の入力ポートＰｉａへの到着に合わせて光制御信号Ｄｃａ２をタイミングｔ２で供給すると、光スイッチＧａは第２の出力ポートＰｏａ２に出力されるように切り替えられるので、ヘッダＨｄの５ビット目ｂ５は光スイッチＧｆの第１の出力ポートＰｏｆ１から出力される。次に、ヘッダＨｄの６ビット目ｂ６の入力ポートＰｉａへの到着に合わせて光制御信号Ｄｃｆ２をタイミングｔ１２で供給すると、光スイッチＧｆは第２の出力ポートＰｏｆ２に出力されるように切り替えられるので、ヘッダＨｄの６ビット目ｂ６は光スイッチＧｆの第２の出力ポートＰｏｆ２から出力される。次に、ヘッダＨｄの７ビット目ｂ７の入力ポートＰｉａへの到着に合わせて光制御信号Ｄｃｃ２をタイミングｔ６で供給すると、光スイッチＧｃは第２の出力ポートＰｏｃ２に出力されるように切り替えられるので、ヘッダＨｄの７ビット目ｂ７は光スイッチＧｇの第１の出力ポートＰｏｇ１から出力される。次に、ヘッダＨｄの８ビット目ｂ８の入力ポートＰｉａへの到着に合わせて光制御信号Ｄｃｇ２をタイミングｔ１４で供給すると、光スイッチＧｇは第２の出力ポートＰｏｇ２に出力されるように切り替えられるので、ヘッダＨｄの８ビット目ｂ８は光スイッチＧｇの第２の出力ポートＰｏｇ２から出力される。ヘッダＨｄの８ビット目ｂ８が光スイッチアレイＳＷＡを通過後に、Ｒｅｓｅｔ信号により全ての光制御信号パルスＤｃａ１〜Ｄｃｇ２を立ち下げる。この結果、光シリアル−パラレル変換器ＳＰ２の出力ポートＰｏｄ１〜Ｐｏｇ２に、それぞれヘッダＨｄの１ビット目〜８ビット目ｂ１〜ｂ８が出力される。
【００７６】
図１８に第４の実施の形態における光シリアル−パラレル変換器ＳＰ３の構成例を示す。光スイッチの基本ユニットにはＧＳを使用する。第１の実施の形態の光シリアル−パラレル変換器ＳＰ１では光スイッチＧａ〜Ｇｃへの光制御信号Ｄｃａ１〜Ｄｃｃ２を入力ポートＰｉａ１〜Ｐｉｃ２側の光制御信号ポートＰｃａ１〜Ｐｃｃ２から供給したが、本実施の形態の光シリアル−パラレル変換器ＳＰ３では出力ポートＰｏａ１〜Ｐｏｃ２側の光制御信号ポートＰｃａ３〜Ｐｃｃ４から供給する例を示す。第１の実施の形態との差異はこのタイミング信号の供給が異なる点、フィルタＦａｂ，Ｆａｃ，Ｆｂ１，Ｆｂ２，Ｆｃ１，Ｆｃ２が除去された点、光スイッチＧａの前段、光スイッチＧａとＧｂ間、ＧａとＧｃ間に信号の逆流を防止する光アイソレータｉｓｏ１〜ｉｓｏ３が設けられている点である。その他の構成は第１の実施の形態と同様であり、同様に機能し、同様の効果を得られる。
【００７７】
図１９に本実施の形態におけるビット抽出器ＢＥ２の構成例を示す。第１の実施の形態のビット抽出器ＢＥ１では光スイッチＧａ〜Ｇｃへの光制御信号Ｄｃａ１〜Ｄｃｃ２を入力ポートＰｉａ１〜Ｐｉｃ２側の光制御信号ポートＰｃａ１〜Ｐｃｃ２から供給したが、本実施の形態のビット抽出器ＢＥ２では出力ポートＰｏａ１〜Ｐｏｃ２側の光制御信号ポートＰｃａ３〜Ｐｃｃ４側から供給する例を示す。第１の実施の形態のビット抽出器との差異はこのタイミング信号の供給が異なる点、タイミング信号ｔ１〜ｔ６が光カプラＣｐａ１〜Ｃｐｃ２でプリアンブルＰｒ又はトレイラＴｒから分岐されて生成される点である。
【００７８】
光スイッチＧａ〜Ｇｃはタイミング信号ｔ１〜ｔ６が来る前は出力ポートＰｏａ２〜Ｐｏｃ２にプリアンブルＰｒ又はトレイラＴｒが出力され、タイミング信号ｔ１、ｔ３、ｔ５が来た後は出力ポートＰｏａ１〜Ｐｏｃ１にプリアンブルＰｒ又はトレイラＴｒが出力されるように調整されているものとする。光スイッチＧａの入力ポートＰｉａ１の前段に光カプラＣｐａ１が挿入され、例えば、到来するプリアンブルＰｒ又はトレイラＴｒの１ビット目が分岐され、タイミングｔ１，ｔ２で光制御信号ポートＰｃａ３，Ｐｃａ４に供給される。これらのタイミング信号ｔ１，ｔ２は光カプラＣｐａ２により分岐され、プリアンブルＰｒ又はトレイラＴｒの１ビット目の入力ポートＰｉａ１への到着に合わせてタイミング信号ｔ１は光制御信号ポートＰｃａ３に供給され、タイミング信号ｔ２はさらに３ビット遅れて光制御信号ポートＰｃａ４に供給される。タイミング信号ｔ１，ｔ２はプリアンブルＰｒ又はトレイラＴｒの１ビット目、４ビット目の入力ポートＰｉａ１への到着に合致するので、出力ポートＰｏａ１にはプリアンブルＰｒ又はトレイラＴｒの１〜３番目のビットが出力され、出力ポートＰｏａ２にはプリアンブルＰｒ又はトレイラＴｒの４番目のビットが出力される。
【００７９】
光スイッチＧｂの入力ポートＰｉｂ１の前段に光カプラＣｐｂ１が挿入され、例えば、到来するプリアンブルＰｒ又はトレイラＴｒの１ビット目が分岐され、タイミングｔ３，ｔ４で光制御信号ポートＰｃｂ３，Ｐｃｂ４に供給されるとする。これらのタイミング信号ｔ３，ｔ４は光カプラＣｐｂ２により分岐され、プリアンブルＰｒ又はトレイラＴｒの２ビット目の入力ポートＰｉｂ１への到着に合わせてタイミング信号ｔ３は光制御信号ポートＰｃｂ３に供給され、タイミング信号ｔ４はさらに２ビット遅れて光制御信号ポートＰｃｂ４に供給される。タイミング信号ｔ３，ｔ４はプリアンブルＰｒ又はトレイラＴｒの１ビット目、３ビット目の入力ポートＰｉｂ１への到着に合致するので、出力ポートＰｏｂ１にはプリアンブルＰｒ又はトレイラＴｒの１〜２番目のビットが出力され、出力ポートＰｏｂ２にはプリアンブルＰｒ又はトレイラＴｒの３番目のビットが出力される。光スイッチＧｃの入力ポートＰｉｃ１の前段に光カプラＣｐｃ１が挿入され、例えば、到来するプリアンブルＰｒ又はトレイラＴｒの１ビット目が分岐され、タイミングｔ５，ｔ６で光制御信号ポートＰｃｃ３，Ｐｃｃ４に供給されるとする。これらのタイミング信号ｔ５，ｔ６は光カプラＣｐｃ２により分岐され、プリアンブルＰｒ又はトレイラＴｒの１ビット目の入力ポートＰｉｃ１への到着に合わせてタイミング信号ｔ５は光制御信号ポートＰｃｃ３に供給され、タイミング信号ｔ６はさらに１ビット遅れて光制御信号ポートＰｃｃ４に供給される。タイミング信号ｔ５，ｔ６はプリアンブルＰｒ又はトレイラＴｒの１ビット目、２ビット目の入力ポートＰｉｃ１への到着に合致するので、出力ポートＰｏｃ１にはプリアンブルＰｒ又はトレイラＴｒの１番目のビットが出力され、出力ポートＰｏｃ２にはプリアンブルＰｒ又はトレイラＴｒの２番目のビットが出力される。この結果、ビット抽出器の４つの出力ポートＰｏｃ１，Ｐｏｃ２，Ｐｏｂ２，Ｐｏａ２にはそれぞれプリアンブルＰｒ又はトレイラＴｒの１，２，３，４番目のビットが出力される。
【００８０】
図２０に本実施の形態におけるビット抽出器の他の構成例（ビット抽出器ＢＥ３）を示す。図１９では光スイッチＧａ〜Ｇｃが３段構成の場合を説明したが、図２０ではが光スイッチＧａ〜Ｇｂが２段構成の場合を示す。図１９のビット抽出器ＢＥ２との差異はこの構成が異なる点、タイミング信号ｔ１〜ｔ６の経路に遅延線が挿入されている点である。図２０のビット抽出器ＢＥ３では、光スイッチＧａにおいて光カプラＣｐａ１と光カプラＣｐａ２の間に２ビットの遅延線ＤＬ１が挿入され、光スイッチＧｂにおいて光カプラＣｐｂ１と光カプラＣｐｂ２の間に１ビットの遅延線ＤＬ２が挿入されている。光スイッチＧａ，Ｇｂはタイミング信号ｔ１〜ｔ４が来る前は出力ポートＰｏａ１〜Ｐｏｂ１にプリアンブルＰｒ又はトレイラＴｒが出力され、タイミング信号ｔ１，ｔ３が来た後は出力ポートＰｏａ２〜Ｐｏｂ２にプリアンブルＰｒ又はトレイラＴｒが出力されるように調整されているものとする。タイミング信号ｔ１は、遅延線ＤＬ１によりプリアンブルＰｒ又はトレイラＴｒの３ビット目の入力ポートＰｉａ１への到着に合致してＰｃａ３に供給され、タイミング信号ｔ２はさらに２ビット遅れて（データ信号通過後）光制御信号ポートＰｃａ４に供給されるので、出力ポートＰｏａ１にはプリアンブルＰｒ又はトレイラＴｒの１，２番目のビットが出力され、出力ポートＰｏｃ２にはプリアンブルＰｒ又はトレイラＴｒの３，４番目のビットが出力される。タイミング信号ｔ３，は、遅延線ＤＬ２によりプリアンブルＰｒ又はトレイラＴｒの２ビット目の入力ポートＰｉｂ１への到着に合致してＰｃｂ３に供給され、タイミング信号ｔ４はさらに１ビット遅れて（データ信号通過後）光制御信号ポートＰｃｂ４に供給されるので、出力ポートＰｏｂ１にはプリアンブルＰｒ又はトレイラＴｒの１番目のビットが出力され、出力ポートＰｏｂ２にはプリアンブルＰｒ又はトレイラＴｒの２番目のビットが出力される。この結果、ビット抽出器の２つの出力ポートＰｏｂ１，Ｐｏｂ２にはそれぞれプリアンブルＰｒ又はトレイラＴｒの１，２番目のビットが抽出される。なお、出力ポートＰｏａ２にはプリアンブルＰｒ又はトレイラＴｒの３，４番目のビットが抽出される。
【００８１】
このような構成なので、第１の実施の形態に比して、本実施の形態の光シリアル−パラレル変換器ＳＰ３、ビット抽出器ＢＥ２又はＢＥ３を用いた光パケットルータでは、光アイソレータｉｓｏ１〜ｉｓｏ３を使用する必要があるが、光制御信号Ｄｃａ１〜Ｄｃｃ２の波長を信号光（ヘッダ情報）Ｈｄの波長λ１と同じにできる。他の点については、第１の実施の形態と同様に機能し、同様の効果を得られる。
【００８２】
図２１に第５の実施の形態における光シリアル−パラレル変換器ＳＰ４の構成例を示す。光スイッチの基本ユニットにはＧＳを使用する。本実施の形態では、第１の実施の形態の光シリアル−パラレル変換器ＳＰ１における光スイッチＧａ〜Ｇｃの第１の半導体光増幅器ＳＯＡ１、第２の半導体光増幅器ＳＯＡ２の前段及び後段に、それぞれ光フィルタを設ける例を示す。それぞれの光スイッチＧａ〜Ｇｃにおいて、前段の光フィルタＦ１１，Ｆ２１は、第１のビームスプリッタＢ１からの信号光Ｈｄに対しては波長λ１の光を選択的に通すように、光制御信号ポートＰｃ１，Ｐｃ２からの光制御信号Ｄｃ１，Ｄｃ２に対しては波長λ２の光を選択的に通すように設計されており、後段の光フィルタＦ１２，Ｆ２２は、第２のビームスプリッタＢ２への信号光Ｄａに対しては波長λ１の光を選択的に通すように、光制御信号ポートＰｃ３，Ｐｃ４への光制御信号Ｄｃ１，Ｄｃ２に対しては波長λ２の光を選択的に通すように設計されている。また、第１の実施の形態の光シリアル−パラレル変換器ＳＰ１では光制御信号Ｄｃ１，Ｄｃ２は第１の半導体光増幅器ＳＯＡ１、第２の半導体光増幅器ＳＯＡ２から出力されないが、本実施の形態では出力後に終端器で吸収されている。しかしながら、これらに本質的な差異はなく、第１の実施の形態と同様に機能し、同様の効果を得られる。
【００８３】
ここで、タイミング信号の供給の仕方が異なる例を示す。光スイッチＧａの入力ポートＰｉａ１には信号光（ヘッダ情報）Ｈｄが供給され、光制御信号ポートＰｃａ１，Ｐｃａ２には光制御信号Ｄｃａ１，Ｄｃａ２が供給される。光制御信号ポートＰｃ１へ供給するタイミング信号を、タイミングｔ１をヘッダＨｄの１ビット目の入力ポートＰｉａ１への到着に合わせ、タイミングｔ１’をヘッダＨｄの３ビット目の入力ポートＰｉａ１への到着に合わせる。また、光制御信号ポートＰｃ２へ供給するタイミング信号を、タイミングｔ２をヘッダＨｄの２ビット目の入力ポートＰｉａ１への到着に合わせ、タイミングｔ２’をヘッダＨｄの４ビット目の入力ポートＰｉａ１への到着に合わせる。この結果、出力ポートＰｏａ１にはヘッダＨｄの１番目と３番目のビットが出力され、出力ポートＰｏａ２にはヘッダＨｄの２番目と４番目のビットが出力される。
【００８４】
出力ポートＰｏａ１は光スイッチＧｂの入力ポートＰｉｂ１に接続される。光制御信号ポートＰｃｂ１，Ｐｃｂ２には光制御信号Ｄｃｂ１，Ｄｃｂ２がタイミングｔ３，ｔ４で供給される。タイミングｔ３をヘッダＨｄの１ビット目の入力ポートＰｉｂ１への到着に合わせ、タイミングｔ４をヘッダＨｄの３ビット目の入力ポートＰｉｂ１への到着に合わせると、出力ポートＰｏｂ１にはヘッダＨｄの１番目のビットが出力され、出力ポートＰｏｂ２にはヘッダＨｄの３番目のビットが出力される。出力ポートＰｏａ２は光スイッチＧｃの入力ポートＰｉｃ１に接続される。光制御信号ポートＰｃｃ１，Ｐｃｃ２には光制御信号Ｄｃｃ１，Ｄｃｃ２がタイミングｔ５，ｔ６で供給される。タイミングｔ５をヘッダＨｄの２ビット目の入力ポートＰｉｃ１への到着に合わせ、タイミングｔ６をヘッダＨｄの４ビット目の入力ポートＰｉｃ１への到着に合わせると、出力ポートＰｏｃ１にはヘッダＨｄの２番目のビットが出力され、出力ポートＰｏｃ２にはヘッダＨｄの４番目のビットが出力される。この結果、シリアル−パラレル変換器の４つの出力ポートＰｏｂ１，Ｐｏｂ２，Ｐｏｃ１，Ｐｏｃ２にはそれぞれヘッダＨｄの１，３，２，４番目のビットが出力される。
【００８５】
図２２に第６の実施の形態における光シリアル−パラレル変換器ＳＰ５の構成例を示す。光スイッチの基本ユニットにはＧＳを使用する。第４の実施の形態の光シリアル−パラレル変換器ＳＰ３の光スイッチＧａ〜Ｇｃの各第１の半導体光増幅器ＳＯＡ１、第２の半導体光増幅器ＳＯＡ２の前段及び後段に、それぞれ光フィルタを設ける例を示す。フィルタの機能は第５の実施の形態と同様である。また、第４の実施の形態の光シリアル−パラレル変換器ＳＰ３では光制御信号Ｄｃ１，Ｄｃ２は第１の半導体光増幅器ＳＯＡ１、第２の半導体光増幅器ＳＯＡ２から出力されないが、本実施の形態の光シリアル−パラレル変換器ＳＰ５では出力後に終端器で吸収されている。しかしながら、これらに本質的な差異はなく、第４の実施の形態と同様に機能し、同様の効果を得られる。
【００８６】
図２３に第７の実施の形態における光シリアル−パラレル変換器ＳＰ６の構成例を示す。光スイッチの基本ユニットにはＧＳを使用する。本実施の形態では光スイッチＧａ〜Ｇｃを３段シリアルに連結する構成例を示す。すなわち、光スイッチＧａの出力ポートＰｏａ２は光スイッチＧｂの入力ポートＰｉｂ１に接続され、光スイッチＧｂの出力ポートＰｏｂ２は光スイッチＧｃの入力ポートＰｉｃ１に接続される。光信号Ｈｄを４ビットとし、各光スイッチＧａ〜Ｇｃは光制御信号Ｄｃ１，Ｄｃ２が無い状態（共に０）では第２の出力ポートＰｏ２に光信号Ｈｄが出力されるように調整されているものとする。光スイッチＧａにおいて、光制御信号ポートＰｃａ１へ供給するタイミングｔ１を光信号Ｈｄの１ビット目の入力ポートＰｉａ１への到着に合わせ、光制御信号ポートＰｃａ２へ供給するタイミングｔ２を光信号Ｈｄの２ビット目の入力ポートＰｉａ１への到着に合わせると、出力ポートＰｏａ１にはヘッダＨｄの１番目のビットが出力され、出力ポートＰｏａ２にはヘッダＨｄの２〜４番目のビットが出力される。
【００８７】
光スイッチＧｂにおいて、光制御信号ポートＰｃｂ１へ供給するタイミングｔ３を光信号Ｈｄの２ビット目の入力ポートＰｉｂ１への到着に合わせ、光制御信号ポートＰｃｂ２へ供給するタイミングｔ４を光信号Ｈｄの３ビット目の入力ポートＰｉｂ１への到着に合わせると、出力ポートＰｏｂ１にはヘッダＨｄの２番目のビットが出力され、出力ポートＰｏｂ２にはヘッダＨｄの３〜４番目のビットが出力される。光スイッチＧｃにおいて、光制御信号ポートＰｃｃ１へ供給するタイミングｔ５を光信号Ｈｄの３ビット目の入力ポートＰｉｃ１への到着に合わせ、光制御信号ポートＰｃｃ２へ供給するタイミングｔ６を光信号Ｈｄの４ビット目の入力ポートＰｉｂ１への到着に合わせると、出力ポートＰｏｃ１にはヘッダＨｄの３番目のビットが出力され、出力ポートＰｏｃ２にはヘッダＨｄの４番目のビットが出力される。この結果、光ビット抽出器の４つの出力ポートＰｏａ１，Ｐｏｂ１，Ｐｏｃ１，Ｐｏｃ２にはそれぞれ光信号Ｈｄの１，２，３，４番目のビットが出力される。なお、Ｆａ１〜Ｆｃ２は光信号の波長λ１の光を選択的に通すフィルタ、ＣＬＫはクロック発生器、Ａｍ６は光増幅器、Ｃｐ８は光カプラである。
【００８８】
図２４に第８の実施の形態における光シリアル−パラレル変換器ＳＰ７の構成例を示す。光スイッチの基本ユニットにはＧＳを使用する。本実施の形態では光スイッチＧａ〜Ｇｃを並列に設け、これらＧａ〜Ｇｃに信号光Ｈｄを遅延時間を異ならせて供給し、光制御信号Ｄｃを同時に供給する例を示す。光信号Ｈｄは３ビットとし、光増幅器Ａｍ７を介し、光カプラＣｐ９で３分岐された後に、光スイッチＧａ〜Ｇｃの入力ポートＰｉａ１〜Ｐｉｃ１に遅延線ＤＬ３〜ＤＬ５で１〜３ビット遅延されて供給される。光制御信号Ｄｃは光カプラＣｐ１０で６分岐された後、光制御信号ポートＰａｃ１〜Ｐｃｃ１にタイミングｔ１（＝ｔ３、ｔ５）で供給され、さらに遅延線ＤＬ６〜ＤＬ８で１ビット遅延されて光制御信号ポートＰａｃ２〜Ｐｃｃ２にタイミングｔ２（＝ｔ４、ｔ６）で供給される。このため、光スイッチＧａにおいて、タイミングｔ１は光信号Ｈｄの３ビット目の入力ポートＰｉａ１への到着に合致し、タイミングｔ２は光信号Ｈｄの４ビット目（通過後）の入力ポートＰｉａ１への到着に合致するので、出力ポートＰｏａ１にはヘッダＨｄの３番目のビットが出力され、出力ポートＰｏａ２にはヘッダＨｄの１〜２番目のビットが出力される。
【００８９】
光スイッチＧｂにおいて、タイミングｔ３は光信号Ｈｄの２ビット目の入力ポートＰｉｂ１への到着に合致し、タイミングｔ４は光信号Ｈｄの３ビット目の入力ポートＰｉｂ１への到着に合致するので、出力ポートＰｏｂ１にはヘッダＨｄの２番目のビットが出力され、出力ポートＰｏｂ２にはヘッダＨｄの１、３番目のビットが出力される。光スイッチＧｃにおいて、タイミングｔ５は光信号Ｈｄの１ビット目の入力ポートＰｉｃ１への到着に合致し、タイミングｔ６は光信号Ｈｄの２ビット目の入力ポートＰｉｃ１への到着に合致するので、出力ポートＰｏｃ１にはヘッダＨｄの１番目のビットが出力され、出力ポートＰｏｂ２にはヘッダＨｄの２〜３番目のビットが出力される。この結果、出力ポートＰｏａ１，Ｐｏｂ１，Ｐｏｃ１にはそれぞれ光信号Ｈｄの３，２，１番目のビットが出力される。なお、Ｆａ１〜Ｆｃ３は光信号の波長λ１の光を選択的に通すフィルタである。
【００９０】
次に、光パケットルータの他の構成例について説明する。
【００９１】
図２５に、本発明の第９の実施の形態による光パケットルータの構成例を示す。光デジタル信号のヘッダＨｄがＮビットラベルの例を示す。第１の実施の形態と同じ構成の光スイッチＧを使用し、光スイッチの段数が増加しているだけである。また、光スイッチの基本ユニットは図９、図３又は図６に記載のマッハツェンダー干渉光学系ユニットＧＳ，ＧＳ０，ＧＳ１で構成できる。各光スイッチＧの信号振り分けの動作は第１、第３の実施の形態と同じであり、第１、第３の実施の形態と同じ機能を呈する部位については同一の符号を付して説明を省略する。なお、以下で、入力ポートＰｉ１〜ＰｉＭは、光スイッチＧＳを用いる場合には、特に断らない限り第１の入力ポートＰｉ１１〜ＰｉＭ１と同じとして扱うものとする。
【００９２】
図２５において、Ｒ３は光パケットルータである。図２５では、図８に比してビットラベルが３からＮに増加し、４段目〜Ｎ段目の光スイッチＧ８〜ＧＭ（Ｍ＝２Ｎ−１）が追加されている。１段目の光スイッチＧ１は第１、第２の実施の形態と同様に機能する。Ｋ段目の１つの光スイッチＧＬは前段（Ｋ−１段目）の１つの光スイッチの出力ポートに接続され、入力ポートＰｉＬから光パケットＤのペイロード（データ列）Ｄａが入力されれば、ラベル（行先情報）のＫビット目に対応する制御光（光制御信号）ＤｃＫを受けて、Ｋビット目の情報ＤｃＫが１のときペイロードＤａを出力ポートＰｏＬ１へ出力し、Ｋビット目の情報ＤｃＫが０のときペイロードＤａを出力ポートＰｏＬ２へ出力する。
【００９３】
本実施の形態における光パケットルータＲ２は、かかる光スイッチＧをＮ段カスケード接続している。その接続の仕方は、１段目には光スイッチＧ１が１つ、２段目にはその出力ポートにそれぞれ２つの光スイッチＧ２、Ｇ３が、３段目には２段目の光スイッチＧ２、Ｇ３の出力ポートにそれぞれ２つ、計４つの光スイッチＧ４〜Ｇ７が接続される。Ｎ段目には、２Ｎ−１個の光スイッチＧＸ（Ｘ＝２Ｎ−１）〜ＧＭ（Ｍ＝２Ｎ−１）が接続される。ヘッダのＫビット目の信号から作られた制御光ＤｃＫは、Ｋ段目の光スイッチ全部に共通に供給され、Ｎビット目の信号から作られた制御光ＤｃＮは、Ｎ段目の光スイッチ全部に共通に供給される。
【００９４】
時間軸上に並んだＮビットのラベル（行先情報）からなるヘッダＨｄの各ビットを、そのビットが１か０かで光スイッチの出力ポート（行先）に対応付け、先頭ビットからそのビットの情報（１，０）に従って、パケットＤのペイロードＤａの行先を振り分ける。すなわち、１入力ポート×２出力ポートの光スイッチＧを１段目は１個、２段目は２個、３段目は４個、Ｎ段目は２Ｎ−１となるように接続する。これにより、Ｎビットのラベル（行先情報）からなるヘッダＨｄの情報により、２Ｎの行先を指定できる。その結果、本実施の形態による光パケットルータＲ２においては、ラベルで指定された出力ポートにペイロードＤａが出力される。例えば、Ｎが５であり、ラベルが１０１０１であれば２２番目の出力ポートに、１００１０であれば１９番目の出力ポートにパケットＤのペイロードＤａが出力される。
【００９５】
また、本実施の形態によれば、途中に電気と光の信号変換を含まず、光制御信号のみで全光ルーティングを行なうので、超高速化、低消費電力化、低コスト化に好適である。また、同じ構成の光スイッチを用いて、整然とした配列の光スイッチアレイを提供でき、これにより各光スイッチの性能ばらつきも少なくでき、信頼性の高い光パケットルータを提供できる。
【００９６】
また、パケットＤの行先数は、ヘッダＨｄのビットの数Ｎで決まる。つまり、２Ｎ通りになる。光スイッチＧをＮ段、直列につないでいけば良いので、ビット数Ｎが増えても容易に対応できる。すなわち、ヘッダビット数の拡大に応じて、カスケードの段数を増やすことにより、行先を柔軟に拡張できる。また、行先指定のための光相関器を行先分だけ用意する必要は無いので、きわめて拡張性に富む。また、装置コスト、装置サイズの大幅な効率化がられる。
【００９７】
図２６に、本発明の第１０の実施の形態による光パケットルータの構成例を示す。第９の実施の形態と同じスイッチアレイの構成で、各段の光スイッチを制御する制御光（光制御信号）の順序が異なるだけである、すなわち、１、２、…、Ｎ段目の各光スイッチには行先情報のｂ１、ｂ２、…、ｂＮ番目の情報（ｂ１〜ｂＮは１〜Ｎのいずれかに該当し、互いに異なる番号である）が制御光Ｄｃｂ１〜ＤｃｂＮとして付与される。また、光スイッチの基本ユニットは図９、図３又は図６に記載のマッハツェンダー干渉光学系ユニットＧＳ，ＧＳ０，ＧＳ１で構成できる。各光スイッチの信号振り分けの動作は第２の実施の形態と同じであり、第２の実施の形態と同じ機能を呈する部位については同一の符号を付して説明を省略する。
【００９８】
図２６において、Ｒ４は光パケットルータである。Ｋ段目の各光スイッチＧは、ペイロードＤａがその入力ポートＰｉに入力された場合に、行先情報のｂＫビット目の情報（１，０）に従って、ペイロードＤａをその２個の出力ポートＰｏ１、Ｐｏ２のいずれかに振り分ける。その結果、第９の実施の形態（図２５参照）とはペイロードＤａが出力される出力ポートの順序は異なるが、出力ポートＰｏＸ１〜ＰｏＭ２にペイロードＤａが振り分けられる。この構成では、行先情報と段の順序を合わせる必要がないので、融通性に富んだ出力ポートの割り当てができる。
【００９９】
図２７に、本発明の第１１の実施の形態による光パケットルータの構成例を示す。光デジタル信号のヘッダがＮビットラベルで、光スイッチの段数がＮＳ（ＮＳ＞Ｎ）の例を示す。第１０の実施の形態と同じ構成の光スイッチを使用しているが、光スイッチの段数が増加しており、また、余分の段と余分のポートが生じていることのみが異なる。また、光スイッチの基本ユニットは図９、図３又は図６に記載のマッハツェンダー干渉光学系ユニットＧＳ，ＧＳ０，ＧＳ１で構成できる。各光スイッチの信号振り分けの動作は第１０の実施の形態と同じであり、第１０の実施の形態と同じ機能を呈する部位については同一の符号を付して説明を省略する。
【０１００】
図２７において、Ｒ５は光パケットルータである。ＮＳ−Ｎ個の余分の段が存在し、これら余分な段には制御光（Ｄｕｍｍｙと示す、複数でも良い）として例えば全段を１に固定した信号（全段を０に固定しても良く、段毎に交互に１、０を繰り返して固定しても良い）を付与する。また、光パケットルータＲ５の出力ポートには、２ＮＳ−２Ｎ個の余分の出力ポートが存在する。余分の出力ポート（Ｄｕｍｍｙと示す、複数でも良い）は使用しなくても良く、予備ポートとして用いても良い。なお、Ｎ段目には、２ＮＳ−１個の光スイッチＧＸ’（Ｘ’＝２（Ｎ−１）Ｓ）〜ＧＭ’（Ｍ’＝２ＮＳ−１）が接続される。もし、余分な段の制御光Ｄｃを切り替えて用いれば、冗長ポートとして利用し宛先を２重化することも可能である。また、必要な出力ポートが２Ｎとならない場合にも余分な出力ポートが生じるが、この場合も不使用ポートや予備ポートとして取り扱えば良い。この構成では、余分の出力ポートや余分の段があるので、ゆとりをもって光パケットルータを使用でき、またヘッダのビット数が増えても対応できる。これにより、多種類の光パケットルータを準備する必要はなくなる。
【０１０１】
以上、本発明の実施の形態について説明したが、本発明は上記の実施の形態に限定されるものではなく、実施の形態に種々変更を加えられることは明白である。
【０１０２】
例えば、第１〜第１１の実施の形態において、光スイッチアレイ構成、光シリアル−パラレル変換器、光ビット抽出器を交換適用可能である。第１〜第１１の実施の形態において、本発明の基礎となる構成に示した光スイッチの基本ユニット、光シリアル−パラレル変換器、ヘッダ／ペイロード分離器を適用できる。また、第１１の実施の形態では、行先数が２Ｎで割り切れず、不使用の出力ポートがあっても良く、行先数が２Ｎ−１以下で実質的に不使用の段があっても良い。後者の場合、ラベルに余分なビットを付加して用いれば良い。
【０１０３】
また、第１〜第８の実施の形態における光シリアル−パラレル変換器、第１、第４の実施の形態における光ビット抽出器においても、ヘッダのラベル数が２Ｎで割り切れない場合もあるので、不使用の出力ポートがあっても良く、実質的に不使用の段があっても良い。また、タイミングの順序や出力ポートの番号を交換する等により、出力ポートを並べ替え可能である。
【０１０４】
また、ルーティングテーブル、新ヘッダ付加器、波長変換器、デマルチプレクサ、光双安定スイッチング素子、光増幅器等についても、様々な工夫、変更がありうる。例えば波長変換器に光コム発生器により広い周波数範囲のＣＷ波を供給し、波長変換器の出力側に波長可変フィルタを設け、ルーティングテーブルの情報に基づいて波長変換することも可能である。
【０１０５】
また、本発明の基礎となる光パケットルータの構成に近い、光シリアル−パラレル変換器、光ビット抽出器、プリアンブル／トレイラ抽出器、ルーティングテーブル、新ヘッダ付加器、波長変換器、デマルチプレクサ、光双安定スイッチング素子、光増幅器等の幾つかを使用しないシンプルな構成も可能である。また、フィルタも省略可能である。
【０１０６】
また、制御光は半導体光増幅器で効果的に吸収されることが好ましく、信号光は半導体光増幅器であまり吸収されないことが好ましい。したがって、所定の波長以上を通す半導体光増幅器を用いる場合は、制御光波長を信号光波長よりも短くすることが好ましい。
【産業上の利用可能性】
【０１０７】
本発明は、高速、低消費電力の光パケットルータや多数の行先を持つ光パケットルータに利用される。また、光シリアル−パラレル変換器や光ビット抽出器に利用される。
【図面の簡単な説明】
【０１０８】
【図１】本発明の基礎となる光パケットルータの構成を示す図である。
【図２】光制御信号の例を示す図である。
【図３】光スイッチの基本ユニットの例を示す図である。
【図４】ヘッダとペイロードとを分離する例を説明する図である。
【図５】シリアル−パラレル変換の例を示す図である。
【図６】光スイッチの別の基本ユニットの例を示す図である。
【図７】方向性結合器内の光結合の状態を説明するための図である。
【図８】第１の実施の形態における光パケットルータの構成例を示す図である。
【図９】第１の実施の形態における光スイッチの基本ユニットの構成例を示す図である。
【図１０】第１の実施の形態における光スイッチを用いた場合の出力ポートへの影響を示す図である。
【図１１】第１の実施の形態における光シリアル−パラレル変換器の構成例を示す図である。
【図１２】第１の実施の形態における光ビット抽出器の構成例を示す図である。
【図１３】第１の実施の形態における新ヘッダ付加器の構成例を示す図である。
【図１４】第１の実施の形態における波長変換器の構成例を示す図である。
【図１５】第２の実施の形態における光パケットルータの構成例を示す図である。
【図１６】第３の実施の形態における光シリアル−パラレル変換器の構成例を模式的に示す図である。
【図１７】第３の実施の形態における光シリアル−パラレル変換器への光制御信号の供給例を示す図である。
【図１８】第４の実施の形態における光シリアル−パラレル変換器の構成例を示す図である。
【図１９】第４の実施の形態における光ビット抽出器の構成例を示す図である。
【図２０】第４の実施の形態における光ビット抽出器の他の構成例を示す図である。
【図２１】第５の実施の形態における光パケットルータの構成例を示す図である。
【図２２】第６の実施の形態における光シリアル−パラレル変換器の構成例を示す図である。
【図２３】第７の実施の形態における光シリアル−パラレル変換器の構成例を示す図である。
【図２４】第８の実施の形態における光シリアル−パラレル変換器の構成例を示す図である。
【図２５】第９の実施の形態における光パケットルータの構成例を示す図である。
【図２６】第１０の実施の形態における光パケットルータの構成例を示す図である。
【図２７】第１１の実施の形態における光パケットルータの構成例を示す図である。
【符号の説明】
【０１０９】
Ａｍ１〜Ａｍ７、Ａｍ１１〜Ａｍ１４、Ａｍｈ  光増幅器
Ａｒｍ１、Ａｒｍ２  分枝
ｂ１〜ｂＮ  ビット番号
Ｂ１〜Ｂ２  ビームスプリッタ
Ｂ３    方向性結合器
ＢＥ１〜ＢＥ３  光ビット抽出器
ＢＲ１〜ＢＲ４  分枝
ＢＳ０〜ＢＳ３  光双安定スイッチング素子
Ｂｕ  バッファメモリ
Ｃ    結合長
ＣＬＫ  クロック発生器
Ｃｐ１〜Ｃｐ１０、Ｃｐａ１〜Ｃｐｃ２、Ｃｐｈ１〜Ｃｐｈ３  光カプラ
ＣＷ  波長可変連続波
Ｄ    デジタル光信号パケット
Ｄａ、Ｄａｈ、Ｄａｓ  ペイロード（データ列、信号光）
Ｄｏ２  第２の出力ポートに出力された信号光
Ｄｃ、Ｄｃ１〜ＤｃＮ、Ｄｃｂ１〜ＤｃｂＮ、Ｄｃａ１〜Ｄｃｇ２  光制御信号（制御光）
ＤＬ、ＤＬ１〜ＤＬ８、ＤＬｈ１〜ＤＬｈ３    遅延線
ＤＭ１〜ＤＭ３  デマルチプレクサ
Ｆ１〜Ｆ４、Ｆ１１〜Ｆ２２、Ｆａ１〜Ｆｃ２、Ｆａｂ、Ｆａｃ  フィルタ
Ｇ、Ｇ１〜ＧＮ、Ｇａ〜Ｇｇ、Ｇｍ  光スイッチ
ＧＳ、ＧＳ０、ＧＳ１  光スイッチ
ＧＳＷ  光ゲートスイッチ
Ｈｄ    ヘッダ
ＨＮ１〜ＨＮ８  新ヘッダ付加器
ｉｓｏ１〜ｉｓｏ３  光アイソレータ
Ｋ、Ｌ、Ｍ、Ｍ’、Ｎ、ＮＳ、Ｘ、Ｘ’  数（ビット数又は段数）
Ｐｉ、Ｐｉ１〜ＰｉＮ、Ｐｉａ１〜Ｐｉｇ２  入力ポート
Ｐｏ、Ｐｏ１１〜ＰｏＮ２、Ｐｏａ１〜Ｐｏｇ２  出力ポート
Ｐｃ、Ｐｃ１〜Ｐｃ７、Ｐｃａ１〜Ｐｃｃ４  光制御信号ポート
Ｐｒ    プリアンブル
Ｐｒｅ  プリアンブル／トレイラ抽出器
Ｐｕ    光パルス
Ｒ０〜Ｒ５、Ｒ１’  光パケットルータ
ＲＴ  ルーティングテーブル
Ｓｅｐ、Ｓｅｐ０  ヘッダ／ペイロード分離器
ＳＭ１〜ＳＭ８  波長変換器
ＳＯＡ１〜ＳＯＡ３、ＳＯＡａ１〜ＳＯＡｃ２、ＳＯＡｈ１〜ＳＯＡｈ３  半導体光増幅器
ＳＰ、ＳＰ０〜ＳＰ７  シリアル−パラレル変換器
ＳＷＡ  光スイッチアレイ
ｔ１〜ｔ１４  タイミング
Ｔｒ    トレイラ
Ｗ１、Ｗ２  光制御信号（制御光）
Δｗ０  ペイロードの時間幅
Δｗ１、Δｗ２  光制御信号の時間幅
λ１、λ２  波長
５０、５１  半透明反射鏡
６０    スターカプラ
７１〜７４  光スイッチ
８０    単一パルス光
８１〜８４  出力ポート
【図１】
2007020017.tif 000003
【図２】
2007020017.tif 000004
【図３】
2007020017.tif 000005
【図４】
2007020017.tif 000006
【図５】
2007020017.tif 000007
【図６】
2007020017.tif 000008
【図７】
2007020017.tif 000009
【図８】
2007020017.tif 000010
【図９】
2007020017.tif 000011
【図１０】
2007020017.tif 000012
【図１１】
2007020017.tif 000013
【図１２】
2007020017.tif 000014
【図１３】
2007020017.tif 000015
【図１４】
2007020017.tif 000016
【図１５】
2007020017.tif 000017
【図１６】
2007020017.tif 000018
【図１７】
2007020017.tif 000019
【図１８】
2007020017.tif 000020
【図１９】
2007020017.tif 000021
【図２０】
2007020017.tif 000022
【図２１】
2007020017.tif 000023
【図２２】
2007020017.tif 000024
【図２３】
2007020017.tif 000025
【図２４】
2007020017.tif 000026
【図２５】
2007020017.tif 000027
【図２６】
2007020017.tif 000028
【図２７】
2007020017.tif 000029