(57)【要約】【課題】  ＢＳＤを施したウェーハについて、デバイス活性領域に悪影響を及ぼさずにゲッタリング能力を向上させる半導体ウェーハの製造方法及び半導体ウェーハを提供する。【解決手段】  主面１０１に対する裏面１０２側に歪み１１を付けたＳｉ単結晶のウェーハ１０を準備する。次に、ウェーハ１０の裏面１０２は歪み１１を露出させ、主面１０１上に酸化を阻止する保護膜１２を形成する。酸素を含む１１００℃以上、好ましくは１２００℃程度のウェット熱処理による酸化工程を経る。このとき、歪み１１を付けたウェーハ１０の裏面１０２全域には酸化誘起積層欠陥（ＯＳＦ）１４が数μｍの深さをもって形成される。必要に応じて、ウェーハ１０の主面１０１上の保護膜１２、裏面１０２に形成された酸化膜１３を除去する。【選択図】  図１
2007103808.tif 000002
【特許請求の範囲】
【請求項１】
主面に対する裏面側に歪みを付けたＳｉ単結晶のウェーハを準備する工程と、
前記ウェーハの主面上に酸化を阻止する保護膜を形成する工程と、
酸素を含むウェット熱処理によって前記ウェーハ裏面に酸化膜を形成し、前記歪みを付けた領域に酸化誘起積層欠陥を形成する工程と、
前記保護膜を除去する工程と、
を具備する半導体ウェーハの製造方法。
【請求項２】
前記ウェーハの裏面側の歪みはサンドブラスト法を用いて付けられる請求項１記載の半導体ウェーハの製造方法。
【請求項３】
前記保護膜は窒化膜であり、成膜当初は前記ウェーハの主面上及び裏面上を含んで成膜され、前記酸素を含むウェット熱処理の前に前記ウェーハ裏面の窒化膜を除去する請求項１または２に記載の半導体ウェーハの製造方法。
【請求項４】
前記ウェーハ裏面の酸化膜を除去する工程をさらに具備する請求項１〜３いずれか一つに記載の半導体ウェーハの製造方法。
【請求項５】
主面に対する裏面側に歪みを付けたＳｉ単結晶のウェーハを準備する工程と、
前記ウェーハ裏面を熱酸化して前記歪みを付けた領域に酸化誘起積層欠陥を形成する工程と、
を具備し、
前記ウェーハ裏面を熱酸化する際、前記ウェーハ主面は窒化膜で保護されていることを特徴とする半導体ウェーハの製造方法。
【請求項６】
前記ウェーハ裏面の熱酸化は、酸化誘起積層欠陥のできる１１００℃以上の任意の温度で、酸素を含むウェット雰囲気によって達成される請求項５に記載の半導体ウェーハの製造方法。
【請求項７】
素子が形成される側の主面と、
前記主面に対する裏面側に設けられ、前記裏面から数μｍの深さを有する酸化誘起積層欠陥領域と、
を具備する半導体ウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単結晶シリコンウェーハにゲッタリング効果を付与させるため単結晶シリコンウェーハへの歪付けを伴う半導体ウェーハの製造方法及び半導体ウェーハに関する。
【背景技術】
【０００２】
Ｓｉウェーハは、トランジスタ等のデバイスを製作する前に、ゲッタリング効果を付与するため、ウェーハ裏面に歪み付け（back side damage：ＢＳＤ）を施す。これにより、半導体プロセス中における重金属汚染に対し、ゲッタリング能力を発揮させてデバイスへの影響を除去する。ＳｉウェーハにおけるＢＳＤは、シリカ粉等を所定の圧力で噴き付けるサンドブラスト法等が知られている。
【０００３】
さらに、従来技術として、ウェーハ表面に歪みを導入後に酸素含有雰囲気で熱処理して酸化誘起積層欠陥（oxidation induced stacking fault:ＯＳＦ）を形成する技術がある。その後、エピタキシャル層を成膜することにより、デバイス活性層直下にゲッタリングシンクを形成するのである（例えば、特許文献１参照）。これにより、デバイス活性層に非常に接近した位置にゲッタリング層を形成することができる。
【特許文献１】特開平１１−１６２９８９号（３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＯＳＦは、欠陥の周辺部に熱的にも安定な歪みを持つことが知られている。ＢＳＤを施したウェーハ裏面に対し、ＯＳＦ化しようとする場合、ウェットＯ２雰囲気の高温熱酸化が行われる。しかし、この方法を用いると、ウェーハそのものに起因するイントリンシックなＯＳＦがウェーハ表面に顕在化する可能性がある。ＯＳＦがウェーハ表面にできると、デバイスの活性領域に欠陥が形成され易く、好ましくない。
【０００５】
本発明は上記のような事情を考慮してなされたもので、ＢＳＤを施したウェーハについて、デバイス活性領域に悪影響を及ぼさずにゲッタリング能力を向上させる半導体ウェーハの製造方法及び半導体ウェーハを提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体ウェーハの製造方法は、主面に対する裏面側に歪みを付けたＳｉ単結晶のウェーハを準備する工程と、前記ウェーハの主面上に酸化を阻止する保護膜を形成する工程と、酸素を含むウェット熱処理によって前記ウェーハ裏面に酸化膜を形成し、前記歪みを付けた領域に酸化誘起積層欠陥を形成する工程と、前記保護膜を除去する工程と、を具備する。
【０００７】
上記本発明に係る半導体ウェーハの製造方法によれば、酸化誘起積層欠陥を形成するため、酸素を含むウェット熱処理を行っても、ウェーハ主面は、保護膜で酸化が阻止される。これにより、ウェーハ裏面は歪みが付けられているので、ゲッタリング効果の高い安定した高密度の酸化誘起積層欠陥が形成され、かつ、ウェーハ主面は結晶欠陥成長が抑制される。
【０００８】
上記本発明に係る半導体ウェーハの製造方法において、好ましくは次のいずれかの特徴を有して、効率良くウェーハ裏面側のみに酸化誘起積層欠陥が得られ、デバイスの活性領域に欠陥の悪影響を及ぼさない信頼性の高いゲッタリング能が得られる。
前記ウェーハの裏面側の歪みはサンドブラスト法を用いて付けられることを特徴とする。
前記保護膜は窒化膜であり、成膜当初は前記ウェーハの主面上及び裏面上を含んで成膜され、前記酸素を含むウェット熱処理の前に前記ウェーハ裏面の窒化膜を除去することを特徴とする。
前記ウェーハ裏面の酸化膜を除去する工程をさらに具備することを特徴とする。
【０００９】
本発明に係る半導体ウェーハの製造方法は、主面に対する裏面側に歪みを付けたＳｉ単結晶のウェーハを準備する工程と、前記ウェーハ裏面を熱酸化して前記歪みを付けた領域に酸化誘起積層欠陥を形成する工程と、を具備し、前記ウェーハ裏面を熱酸化する際、前記ウェーハ主面は窒化膜で保護されていることを特徴とする。
【００１０】
上記本発明に係る半導体ウェーハの製造方法によれば、ウェーハ裏面の歪みを付けた領域を熱酸化して、酸化誘起積層欠陥を形成する。この際、ウェーハ主面は窒化膜で保護され、酸化が阻止される。これにより、ウェーハ裏面はゲッタリング効果の高い酸化誘起積層欠陥が形成され、かつ、ウェーハ主面は結晶欠陥成長が抑制される。
なお、好ましくは前記ウェーハ裏面の熱酸化は、酸化誘起積層欠陥のできる１１００℃以上の任意の温度で、酸素を含むウェット雰囲気によって達成されることを特徴とする。
【００１１】
本発明に係る半導体ウェーハは、素子が形成される主面と、前記主面に対する裏面側に設けられ、前記裏面から数μｍの深さを有する酸化誘起積層欠陥領域と、を具備する。
上記本発明に係る半導体ウェーハによれば、酸化誘起積層欠陥領域は、ウェーハ裏面側に高密度で設けられ、素子が形成される主面側、すなわち、デバイスの活性領域近くに欠陥の悪影響を及ぼさない。
【００１２】
本発明に係る半導体ウェーハを用いて形成される半導体装置は、ウェーハ主表面の素子形成側とは反対の裏面側において酸化誘起積層欠陥領域が設けられる。従って、素子の形成される主面側、すなわち、デバイスの活性領域近くに欠陥の悪影響を及ぼさない。これにより、デバイスの歩留まり向上に寄与する。
【発明を実施するための形態】
【００１３】
図１（ａ）〜（ｅ）は、本発明の第１実施形態に係る半導体ウェーハの製造方法の要部を工程順に示す断面図である。
図１（ａ）に示すように、主面１０１に対する裏面１０２側に歪み１１を付けたＳｉ単結晶のウェーハ１０を準備する。歪み１１は、ＢＳＤ（back side damage）の施行面であり、例えばサンドブラスト法によるものである。すなわち、ウェーハ１０の裏面１０２にシリカ粉等が所定の圧力で噴き付けられ、歪み１１が形成される。
【００１４】
次に、図１（ｂ）に示すように、ウェーハ１０の主面１０１上に酸化を阻止する保護膜１２、例えばシリコン窒化膜を形成する。シリコン窒化膜は半導体プロセスの中で実績があり、酸化を阻止する保護膜１２として使い易い。シリコン窒化膜は、減圧ＣＶＤ法等によってウェーハ１０表面全域に形成される。
【００１５】
次に、図１（ｃ）に示すように、保護膜１２としてのシリコン窒化膜に対し、ウェーハ１０の主面１０１側には図示しないレジスト膜を形成する。次に、ドライエッチング技術を用いて、ウェーハ１０の裏面１０２側のシリコン窒化膜（保護膜１２）を除去する。ドライエッチングに替ってウェットエッチングを用いてもよい。その後、図示しないレジスト膜を除去すると、ウェーハ１０の主面１０１は、保護膜１２としてのシリコン窒化膜で被覆され、ウェーハ１０の裏面１０２では、歪み１１の領域が露出する。
【００１６】
次に、図１（ｄ）に示すように、酸素を含む１１００℃以上、好ましくは１２００℃程度、３０分以上の所定時間のウェット熱処理による酸化工程を経る。これにより、シリコン窒化膜（保護膜１２）の被覆されていないウェーハ１０の裏面１０２に酸化膜１３が形成される。このとき、歪み１１を付けたウェーハ１０の裏面１０２全域には酸化誘起積層欠陥（ＯＳＦ）１４が数μｍの深さをもって形成される。
【００１７】
次に、図１（ｅ）に示すように、必要に応じて、ウェーハ１０の主面１０１上の保護膜（シリコン窒化膜）１２、裏面１０２に形成された酸化膜１３を除去する。その後、図示しないが、以降、個々のデバイス工程フローに従って処理が進む。
なお、保護膜１２は、シリコン窒化膜であることから、一部を選択的に除去することによって、素子分離膜形成のためのマスクパターンを形成するようにしてもよい。
【００１８】
上記実施形態の方法によれば、サンドブラストによるゲッタリング効果は、サンドブラストによる歪み１１が酸化誘起積層欠陥（ＯＳＦ）１４に変化することによって優れた能力を発揮する。そこで、酸化誘起積層欠陥１４を形成するため、酸素を含む高温のウェット熱処理を行う。ウェーハ１０の主面１０１は、保護膜（シリコン窒化膜）１２によって酸化が阻止される。ウェーハ１０の裏面１０２は歪み１１が付けられており、酸素を含む高温のウェット熱処理によって、ゲッタリング効果の高い安定した高密度の酸化誘起積層欠陥（ＯＳＦ）１４が得られる。また、ウェーハ１０の主面１０１は結晶欠陥成長が抑制され、信頼性を保つことができる。
【００１９】
前記図１（ｅ）により、ウェーハ１０として、素子が形成される側の主面１０１と、この主面１０１に対する裏面１０２側に設けられ、裏面１０２から数μｍの深さを有する酸化誘起積層欠陥領域（ＯＳＦ）１４とを備える構成が提供できる。酸化誘起積層欠陥領域１４（ＯＳＦ）は、ウェーハ裏面１０２側に高密度で設けられ、素子が形成される主面１０１側、すなわち、デバイスの活性領域近くに欠陥の悪影響を及ぼさない。
【００２０】
なお、ウェーハ１０に関し、素子が形成される側の主面１０１は、前記図１（ｅ）に示すような単結晶Ｓｉが露出している状態に限らない。
上述したように、保護膜１２は、シリコン窒化膜であることから、一部を選択的に除去することによって、素子分離膜形成のためのマスクパターンを形成するようにしてもよい。従って、単結晶Ｓｉウェーハ１０として、素子が形成される側の主面１０１は、保護膜（シリコン窒化膜）１２で覆われている形態でもよい。もちろん、この主面１０１に対する裏面１０２側は、裏面１０２から数μｍの深さを有する酸化誘起積層欠陥領域（ＯＳＦ）１４を備える構成となる。
【００２１】
図２は、本発明の第２実施形態に係る半導体ウェーハの要部を示す断面図である。第１実施形態と同様の箇所には同一の符号を付す。上述のように、単結晶Ｓｉのウェーハ１０は、素子が形成される側の主面１０１において保護膜（シリコン窒化膜）１２で覆われている。この主面１０１に対する裏面１０２側は、裏面１０２から数μｍの深さを有する酸化誘起積層欠陥領域（ＯＳＦ）１４を備えている。酸化誘起積層欠陥領域（ＯＳＦ）１４は、サンドブラストによって付けた歪み１１の領域がＯＳＦに変化したものである。保護膜１２は、シリコン窒化膜であることから、一部を選択的に除去することによって、素子分離膜形成のためのマスクパターンを形成することができる。従って、単結晶Ｓｉウェーハ１０として、素子が形成される側の主面１０１は、保護膜（シリコン窒化膜）１２で覆われている形態となっている。
なお、裏面１０２の酸化誘起積層欠陥領域（ＯＳＦ）１４を覆う酸化膜１３も、除去しないでおくことも考えられる。すなわち、前記図１（ｄ）の形態のまま、単結晶Ｓｉウェーハ１０として提供することも考えられる。
【００２２】
上記実施形態の構成によれば、ウェーハ１０において素子形成側の主表面とは反対の裏面側、つまりデバイスの活性領域から離れた領域において酸化誘起積層欠陥領域（ＯＳＦ）１４が設けられている。酸化誘起積層欠陥領域（ＯＳＦ）１４は、高密度で安定しており、高いゲッタリング効果が得られる。よって、このような半導体ウェーハを用いて形成される半導体装置は、素子形成プロセス中における重金属汚染に対し、安定したゲッタリング効果を経る。しかも、デバイスの活性領域近くに欠陥の悪影響を及ぼさない。これにより、デバイスの歩留まり向上に寄与する。
【００２３】
以上説明したように本発明によれば、酸化誘起積層欠陥を形成するため、ＢＳＤを施したウェーハに酸素を含むウェット熱処理を行う際、ウェーハ主面は、保護膜で酸化が阻止される。これにより、ウェーハ裏面は歪みが付けられているので、ゲッタリング効果の高い安定した高密度の酸化誘起積層欠陥が形成され、かつ、ウェーハ主面は結晶欠陥成長が抑制される。また、酸化誘起積層欠陥領域は、ウェーハ裏面側に高密度で設けられ、素子が形成される主面側、すなわち、デバイスの活性領域近くに欠陥の悪影響を及ぼさない。この結果、ＢＳＤを施したウェーハについて、デバイス活性領域に悪影響を及ぼさずにゲッタリング能力を向上させる半導体ウェーハの製造方法及び半導体ウェーハを提供することができる。
【００２４】
なお、本発明は、上述した実施形態及び方法に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々の変更、応用を実施することが可能である。
【図面の簡単な説明】
【００２５】
【図１】第１実施形態に係る半導体ウェーハの製造方法を工程順に示す断面図。
【図２】第２実施形態に係る半導体ウェーハの要部を示す断面図。
【符号の説明】
【００２６】
１０…ウェーハ、１０１…ウェーハ主面、１０２…ウェーハ裏面、１１…歪み、１２…保護膜、１３…酸化膜、１４…酸化誘起積層欠陥（ＯＳＦ）。
【図１】
2007103808.tif 000003
【図２】
2007103808.tif 000004