(57)【要約】【課題】液晶等の電気光学装置において、データ線群の境界に生じるスジ状の輝度ムラを低減する。【解決手段】電気光学装置は、画像信号ＶＩＤ１〜ＶＩＤ１２を供給する１２本の画像信号線６と、この１２本の画像信号線６に夫々電気的に接続された分岐配線Ｅ１〜Ｅ１２と、この分岐配線Ｅ１〜Ｅ１２からなる複数の分岐配線群の両側に配線された配線部分１１４ａ及び１１４ｂを含む複数のサンプリング信号線１１４とを備える。更に、第ｉ分岐配線群に対応する配線部分１１４ａと第ｉ＋１分岐配線群に対応する配線部分１１４ｂとの間に設けられた第１シールド配線２１０とを備える。【選択図】図５
2007256780.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
複数の画素部と、
前記複数の画素部が設けられた画素領域に配線された複数の走査線及び複数のデータ線と、
前記複数のデータ線のうちＮ（但し、Ｎは、２以上の自然数）本のデータ線を１群として構成される複数のデータ線群毎に供給されるＮ系統のシリアル−パラレル変換された画像信号を供給するＮ本の画像信号線と、
該Ｎ本の画像信号線の配線方向に交差して形成されると共に、前記複数のデータ線の配列に対応して複数配列されており、一端側が前記Ｎ本の画像信号線のうち対応する一本に夫々電気的に接続された複数の画像信号分岐配線と、
該複数の画像信号分岐配線の他端側に電気的に接続され、前記画像信号をサンプリング信号に応じて前記複数のデータ線に夫々供給する複数のサンプリングスイッチを含むサンプリング回路と、
前記データ線群に対応するＮ本の画像信号分岐配線が束ねられてなる画像信号分岐配線群毎に設けられると共に前記画像信号分岐配線群の両側に配線された配線部分を夫々含み、前記Ｎ本の画像信号分岐配線に夫々電気的に接続された前記サンプリングスイッチ毎に、前記サンプリング信号を夫々供給する複数のサンプリング信号線と、
相隣接する前記画像信号分岐配線群に夫々対応する前記配線部分の間に設けられた第１シールド配線と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記複数の画素部に前記画像信号を供給すべきタイミングを規定する転送信号を出力するシフトレジスタと、
前記データ線群毎に設けられており、前記転送信号を、前記サンプリング信号として前記データ線群に対応する前記サンプリング信号線毎に供給する複数のバッファ回路と、
前記複数のバッファ回路の各々に電源電位を供給する電源配線と
を備え、
前記第１シールド配線は、前記電源配線と電気的に接続される
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記複数の画素部は夫々、前記走査線及び前記データ線に電気的に接続される各種電子素子を含み、
前記第１シールド配線は、前記走査線、前記データ線及び前記電子素子を夫々構成する複数の導電膜のうち少なくともいずれかと同一膜から形成される
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記第１シールド配線は、前記複数の導電膜のうち互いに異なる３つの導電膜と同一膜から夫々形成されると共に互いに電気的に接続された３つのシールド層を含んでなることを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記基板上に、前記画像信号分岐配線群と前記配線部分との間に設けられた第２シールド配線を備えたことを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
前記複数の画素部に前記画像信号を供給すべきタイミングを規定する転送信号を出力するシフトレジスタと、
前記データ線群毎に設けられており、前記転送信号を、前記サンプリング信号として前記データ線群に対応する前記サンプリング信号線毎に供給する複数のバッファ回路と、
前記複数のバッファ回路の各々に電源電位を供給する電源配線と
を備え、
前記第２シールド配線は、前記電源電位配線と電気的に接続される
ことを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記複数の画素部は夫々、前記走査線及び前記データ線に電気的に接続される各種電子素子を含み、
前記第２シールド配線は、前記走査線、前記データ線及び前記電子素子を夫々構成する複数の導電膜のうち少なくともいずれかと同一膜から形成される
ことを特徴とする請求項５又は６に記載の電気光学装置。
【請求項８】
前記第２シールド配線は、前記複数の導電膜のうち互いに異なる３つの導電膜と同一膜から夫々形成されると共に互いに電気的に接続された３つのシールド層を含んでなることを特徴とする請求項７に記載の電気光学装置。
【請求項９】
請求項１から８のいずれか一項に記載の電気光学装置を具備してなる電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、一般に、シリアル−パラレル変換された画像信号に基づいて駆動される。例えば、液晶装置において、基板上の画像表示領域に配線された複数のデータ線は所定の本数毎にブロック化されており、シリアル−パラレル変換された画像信号は、ブロック単位で、該ブロックに含まれるデータ線にサンプリングスイッチを介して供給される。これにより、所定の本数のデータ線が同時に、且つ複数のデータ線は所定の本数毎に順次駆動される。この場合、サンプリングスイッチは、一般に片チャネル型又は相補型のＴＦＴから構成される。サンプリングスイッチのソースには画像信号線が接続され、ドレインにはデータ線が接続され、ゲートにはサンプリング信号を供給するサンプリング信号線が接続される。ここで特に、相隣接するサンプリングスイッチに接続された画像信号線、データ線等の配線間の寄生容量に起因して、隣接する画像信号線の電位によって、データ線の電位にノイズが発生してしまうおそれがある。
【０００３】
例えば特許文献１では、各サンプリングスイッチ間に遮へい電極を設けることで、サンプリングスイッチのドレイン領域に接続されたデータ線と、これに隣接するサンプリングスイッチのソース領域に接続された画像信号線との間を静電遮へいする技術が開示されている。
【０００４】
【特許文献１】特開２００２−４９３３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１の技術では、相隣接するブロックの境界における、相隣接する画像信号線間或いはサンプリング信号線と画像信号線との間の寄生容量を確実に低減することは困難であり、画像表示において系列ムラ或いはブロックムラが発生してしまうおそれがあるという技術的問題点がある。
【０００６】
本発明は、例えば上述した問題点に鑑みなされたものであり、相隣接するブロックの境界に生じる輝度ムラが低減された高品質な画像を表示可能な電気光学装置及び該電気光学装置を備えた各種電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置は上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が設けられた画素領域に配線された複数の走査線及び複数のデータ線と、前記複数のデータ線のうちＮ（但し、Ｎは、２以上の自然数）本のデータ線を１群として構成される複数のデータ線群毎に供給されるＮ系列のシリアル−パラレル変換された画像信号を供給するＮ本の画像信号線と、該Ｎ本の画像信号線の配線方向に交差して形成されると共に、前記複数のデータ線の配列に対応して複数配列されており、一端側が前記Ｎ本の画像信号線のうち対応する一本に夫々電気的に接続された複数の画像信号分岐配線と、該複数の画像信号分岐配線の他端側に電気的に接続され、前記画像信号をサンプリング信号に応じて前記複数のデータ線に夫々供給する複数のサンプリングスイッチを含むサンプリング回路と、前記データ線群に対応するＮ本の画像信号分岐配線が束ねられてなる画像信号分岐配線群毎に設けられると共に前記画像信号分岐配線群の両側に配線された配線部分を夫々含み、前記Ｎ本の画像信号分岐配線に夫々電気的に接続された前記サンプリングスイッチ毎に、前記サンプリング信号を夫々供給する複数のサンプリング信号線と、相隣接する前記画像信号分岐配線群に夫々対応する前記配線部分の間に設けられた第１シールド配線とを備える。
【０００８】
本発明の電気光学装置によれば、その駆動時には、シリアル−パラレル変換されたＮ系列の画像信号が、Ｎ本の画像信号線に供給され、更に、データ線に対応して配列された画像信号分岐配線を介してサンプリング回路へと供給される。例えば、Ｎ系列の画像信号は、駆動周波数の上昇を抑えつつ高精細な画像表示を実現すべく、外部回路によって、シリアルな画像信号が、３相、６相、１２相、２４相、・・・など、複数のパラレルな画像信号に変換されることによって生成される。
【０００９】
このような画像信号の供給と並行して、例えばデータ線駆動回路によって、データ線群に対応するサンプリングスイッチ毎に、サンプリング信号線を介してサンプリング信号が順次供給される。すると、サンプリング回路によって、複数のデータ線には、サンプリング信号に応じてデータ線群毎にＮ系列の画像信号が順次供給される。よって、同一のデータ線群に属するデータ線は同時に駆動されることとなる。言い換えれば、複数のデータ線は、所定の本数毎にブロック化されており、ブロック単位で、同時に駆動されることとなる。尚、サンプリングスイッチは、例えば、片チャネル型のＴＦＴにより夫々構成され、ソースが画像信号分岐配線に電気的に接続され、ドレインがデータ線に接続され、ゲートにサンプリング信号線を介してサンプリング信号が供給されることでオン状態とされる。
【００１０】
このようにデータ線が駆動されると、各画素部では、例えば、走査線駆動回路から走査線を介して供給される走査信号に応じて、スイッチング動作を行う画素スイッチング素子を介して、データ線より画像信号が表示素子に供給される。これにより、例えば表示素子である液晶素子は供給された画像信号に基づいて画像表示を行う。
【００１１】
以上のように駆動が行われるので、仮に何らの対策も施さねば、複数のデータ線群のうち一のデータ線群に画像信号が供給されている状態で、この一のデータ線群に相隣接すると共に次に駆動される他のデータ線群に画像信号が供給されると、他のデータ線群に属するデータ線の電位変動によって、一のデータ線群に属するデータ線の電位が変動してしまう場合が生じ得る。このような電位の変動は、相隣接するデータ線群の境界（即ち、ブロックの境界）に位置するデータ線間（即ち、一のデータ線群に属するＮ本のデータ線のうち他のデータ線群側の端に位置するデータ線と、他のデータ線群に属するＮ本のデータ線のうち一のデータ線群側に位置するデータ線との間）で生じやすく、画像表示における系列ムラとなってしまうおそれがある。
【００１２】
加えて、複数のデータ線群のうち一のデータ線群に画像信号が供給されている状態で、この一のデータ線群に相隣接すると共に次に駆動される他のデータ線群にサンプリング信号が供給されると、サンプリング信号線の電位変動によって、一のデータ線群に属するデータ線の電位が変動してしまう場合が生じ得る。このような電位変動は、本発明の如くサンプリング信号線が画像信号分岐配線群の両側（即ち、外側）に配線された部分を有する（言い換えれば、相隣接する画像信号分岐配線群間に、サンプリング信号線の一部が配線される）場合に、ブロックの境界において生じやすく、データ線群の両端に位置する２つのデータ線に沿ったスジ状の輝度ムラ、即ち系列ムラ或いはブロックムラとなってしまうおそれがある。
【００１３】
しかるに本発明では特に、相隣接する画像信号分岐配線群に対応する、サンプリング信号線のうち分岐配線群に沿って両側に配線された配線部分の間に設けられた第１シールド配線を備える。即ち、第ｉ番目（但し、ｉは自然数）の画像信号分岐配線群と第ｉ＋１番目の画像信号分岐配線群とが相隣接する画像信号分岐配線群の境界において、第ｉ番目の画像信号分岐配線群に属する画像信号分岐配線、第ｉ番目の画像信号分岐配線群に対応するサンプリング信号線（即ち、第ｉ番目の画像信号分岐配線群の両側に配線された配線部分のうち第ｉ＋１番目の画像信号分岐配線群側の一方）、第１シールド配線、第ｉ＋１番目の画像信号分岐配線群に対応するサンプリング信号線（即ち、第ｉ＋１番目の画像信号分岐配線群の両側に配線された配線部分のうち第ｉ番目の画像信号分岐配線群側の一方）、及び第ｉ＋１番目の画像信号分岐配線群に属する画像信号分岐配線がこの順に配列される。よって、第１シールド配線によって、ブロックの境界における画像信号分岐配線間（言い換えれば、分岐配線にサンプリングスイッチを介して接続されたデータ線間）の寄生容量を低減できる。従って、相隣接する一のデータ線群と他のデータ線群との境界において、他のデータ線群に属するデータ線の電位変動によって、一のデータ線群に属するデータ線の電位が変動してしまうことを抑制或いは防止できる。
【００１４】
更に、本発明では特に、第１シールド配線は、一のデータ線群と、他のデータ線群にサンプリング信号を供給するサンプリング信号線との間に形成されることになる。よって、第１シールド配線によって、ブロックの境界における、一のデータ線群に属するデータ線と、他のデータ線群にサンプリング信号を供給するサンプリング信号線との間の寄生容量を低減できる。従って、他のデータ線群にサンプリング信号が供給されることによるサンプリング信号線の電位変動によって、一のデータ線群に属するデータ線の電位が変動してしまうことを抑制或いは防止できる。
【００１５】
以上説明したように、本発明によれば、サンプリング信号線のうち相隣接する画像信号分岐配線群の両側に配線された配線部分の間に第１シールド配線を備えるので、ブロックの境界における画像信号分岐配線間或いは画像信号分岐配線とサンプリング信号線との間の寄生容量を低減でき、隣接する他の画像信号分岐配線或いはサンプリング信号線の電位変動によって、一の画像信号分岐配線の電位（言い換えれば、これにサンプリングスイッチを介して接続されたデータ線の電位）が変動してしまうことを抑制或いは防止できる。これにより、画像表示における系列ムラ或いはブロックムラを低減でき、高品質な画像表示が可能となる。
【００１６】
本発明の電気光学装置の一態様では、前記複数の画素部に前記画像信号を供給すべきタイミングを規定する転送信号を出力するシフトレジスタと、前記データ線群毎に設けられており、前記転送信号を、前記サンプリング信号として前記データ線群に対応する前記サンプリング信号線毎に供給する複数のバッファ回路と、前記複数のバッファ回路の各々に電源電位を供給する電源配線とを備え、前記第１シールド配線は、前記電源配線と電気的に接続される。
【００１７】
この態様によれば、第１シールド配線は定電位となるので、第１シールド配線のシールド機能を高めることができる、即ち、ブロックの境界における画像信号分岐配線間或いは画像信号分岐配線とサンプリング信号線との間の電磁的な干渉を、一層確実に低減できる。更に、第１シールド配線は、バッファ回路に電源電位を供給する電源配線と電気的に接続されることにより定電位とされるので、製造工程の複雑化を招くことは殆どない。
【００１８】
本発明の電気光学装置の他の態様では、前記複数の画素部は夫々、前記走査線及び前記データ線に電気的に接続される各種電子素子を含み、前記第１シールド配線は、前記走査線、前記データ線及び前記電子素子を夫々構成する複数の導電膜のうち少なくともいずれかと同一膜から形成される。
【００１９】
この態様によれば、第１シールド配線は、走査線、データ線及び電子素子を夫々構成する複数の導電膜のうち少なくともいずれかと同一膜から形成される。ここで、本発明に係る「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜である。尚、本発明に係る「同一膜から形成される」とは、一枚の膜として連続して形成されることまでも要求する趣旨ではなく、基本的に、同一膜のうち相互に分断されている膜部分として形成されれば足りる趣旨である。よって、第１シールド配線は、走査線、データ線、及び画素部の各種電子素子の形成と同一機会に形成することができる。即ち、製造工程の複雑化を招くことなく、第１シールド配線を形成することができる。
【００２０】
上述した画素部が各種電子素子を含む態様では、前記複数の導電膜のうち互いに異なる３つの導電膜と同一膜から夫々形成されると共に互いに電気的に接続された３つのシールド層を含んでなるように構成してもよい。
【００２１】
この場合には、第１シールド配線は、基板上の積層構造において、互いに異なる層に位置する３つのシールド層を含んでなる。よって、ブロックの境界における画像信号分岐配線間或いは画像信号分岐配線とサンプリング信号線との間の電磁的な干渉を、一層確実に低減できる。
【００２２】
本発明の電気光学装置の他の態様では、前記基板上に、前記画像信号分岐配線群と前記配線部分との間に設けられた第２シールド配線を備える。
【００２３】
この態様によれば、ブロックの境界における画像信号分岐配線間或いは画像信号分岐配線とサンプリング信号線との間の寄生容量を、より一層、低減できる。よって、隣接する他の画像信号分岐配線或いはサンプリング信号線の電位変動によって、一の画像信号分岐配線の電位が変動してしまうことを、より一層、抑制或いは防止できる。
【００２４】
上述した第２シールド配線を備える態様では、前記複数の画素部に前記画像信号を供給すべきタイミングを規定する転送信号を出力するシフトレジスタと、前記データ線群毎に設けられており、前記転送信号を、前記サンプリング信号として前記データ線群に対応する前記サンプリング信号線毎に供給する複数のバッファ回路と、前記複数のバッファ回路の各々に電源電位を供給する電源配線とを備え、前記第２シールド配線は、前記電源配線と電気的に接続されるように構成してもよい。
【００２５】
この場合には、第２シールド配線は定電位となるので、第２シールド配線のシールド機能を高めることができる、即ち、ブロックの境界における画像信号分岐配線間或いは画像信号分岐配線とサンプリング信号線との間の電磁的な干渉を、一層確実に低減できる。更に、第２シールド配線は、バッファ回路に電源電位を供給する電源配線と電気的に接続されることにより定電位とされるので、製造工程の複雑化を招くことは殆どない。
【００２６】
上述した第２シールド配線を備える態様では、前記複数の画素部は夫々、前記走査線及び前記データ線に電気的に接続される各種電子素子を含み、前記第２シールド配線は、前記走査線、前記データ線及び前記電子素子を夫々構成する複数の導電膜のうち少なくともいずれかと同一膜から形成される。
【００２７】
この場合には、第２シールド配線は、走査線、データ線、及び画素部の各種電子素子の形成と同一機会に形成することができる。即ち、製造工程の複雑化を招くことなく、第２シールド配線を形成することができる。
【００２８】
上述した第２シールド配線を備えると共に画素部が各種電子素子を含む態様では、前記第２シールド配線は、前記容量線と同一膜から形成された第１部分シールド層と、前記データ線と同一膜から形成された第２部分シールド層と、前記下側電極及び前記上側電極を夫々構成する導電膜のうち少なくともいずれかと同一膜から形成された第３部分シールド層を含んでなるように構成してもよい。
【００２９】
この場合には、第２シールド配線は、第１部分シールド層、第２部分シールド層、及び第３部分シールド層の３つのシールド層を含んでなる。よって、ブロックの境界における画像信号分岐配線間或いは画像信号分岐配線とサンプリング信号線との間の電磁的な干渉を一層確実に低減できる。
【００３０】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。
【００３１】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。
【００３２】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００３３】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図１３を参照して説明する。
【００３４】
先ず、本実施形態に係る液晶装置の全体構成について、図１及び図２を参照して説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ´線での断面図である。
【００３５】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３６】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３７】
ＴＦＴアレイ基板１０上には、外部回路接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００３８】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３９】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４に加えて、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００４０】
次に、本実施形態に係る液晶装置の電気的な構成について、図３及び図４を参照して説明する。ここに図３は、ＴＦＴアレイ基板上の周辺領域における各種駆動回路の配置関係や電気的な接続関係等の構成を概略的に示すブロック図であり、図４は、複数の画素部における各種素子、配線等の等価回路を示す回路図である。
【００４１】
図３において、ＴＦＴアレイ基板１０上における画素表示領域１０ａには、マトリクス状に配置された複数の画素電極９ａと、互いに交差して配列された複数の走査線１１ａ及びデータ線６ａとが形成され、走査線１１ａ及びデータ線６ａの交差に対応して画素に対応する画素部が構築されている。
【００４２】
ＴＦＴアレイ基板１０上における周辺領域には、データ線駆動回路１０１及びサンプリング回路７、並びに走査線駆動回路１０４が設けられている。
【００４３】
走査線駆動回路１０４には、例えば外部回路（図示省略）より外部回路接続端子１０２を介して、Ｙクロック信号ＣＬＹ、反転Ｙクロック信号ＣＬＹｉｎｖ、ＹスタートパルスＤＹ、並びにＹ側高電位電源ＶＤＤＹ及びＹ側低電位電源ＶＳＳＹが供給される。走査線駆動回路１０４は、ＹスタートパルスＤＹが入力されると、Ｙクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹｉｎｖに基づくタイミングで走査信号を順次生成して出力する。
【００４４】
データ線駆動回路１０１には、シフトレジスタ１０１ａ及びバッファ回路１０１ｂが含まれている。
【００４５】
シフトレジスタ１０１ａには、例えば外部回路より外部回路接続端子１０２を介して、Ｘクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ、ＸスタートパルスＤＸ、並びにＸ側高電位電源ＶＤＤＸ及びＸ側低電位電源ＶＳＳＸが供給される。
【００４６】
シフトレジスタ１０１ａは、所定周期のＸ側クロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖ、ＸスタートパルスＤＸに基づいて、各段から転送信号ＳＲｉ（ｉ＝１、・・・、ｎ）を、信号線４０４を介してバッファ回路１０１ｂに順次出力するように構成されている。
【００４７】
バッファ回路１０１ｂは、シフトレジスタ１０１ｂから順次出力される転送信号ＳＲｉに基づいて、サンプリング信号Ｓｉとして出力する。
【００４８】
転送信号ＳＲｉがバッファ回路１０１ｂを経由することで、サンプリング信号Ｓｉによる後述のサンプリング回路７の駆動能力が向上される。
【００４９】
ここで、Ｘ側高電位電源ＶＤＤＸ及びＸ側低電位電源ＶＳＳＸは、これに対応する電源配線６０１及び６０２を介して、データ線駆動回路１０１における、シフトレジスタ１０１ａ及びバッファ回路１０１ｂに供給される。また、例えば、電源配線６０１及び６０２は夫々、シフトレジスタ１０１ａにＸクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖを供給するための信号線に近接して互いに配置され、これらの信号線と共に外部回路接続端子１０２から、シフトレジスタ１０１ａ及びバッファ回路１０１ｂの各々の周囲を迂回して、シフトレジスタ１０１ａ及びバッファ回路１０１ｂの各々まで配線される。
【００５０】
画像信号ＶＩＤ１〜ＶＩＤ１２は、例えば外部回路により、例えば１２相にシリアル−パラレル変換、即ち相展開されており、１２本の画像信号線６を介してサンプリング回路７に供給される。１２本の画像信号線６は夫々、電源配線６０１及び６０２に対して、シフトレジスタ１０１ａ及びバッファ回路１０１ｂ挟んで反対側から、これらシフトレジスタ１０１ａ及びバッファ回路１０１ｂの周囲を迂回して、外部回路接続端子１０２から引き回され、サンプリング回路７における各サンプリングスイッチ７１の配列方向（即ち、図３中データ線６ａの配列方向、或いはＸ方向）に沿って配線される。このように１２本の画像信号線６を配線させることにより、走査線駆動回路１０４に供給されるＹクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹｉｎｖよりも、高周波数であるＸクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖの供給経路となる信号線から、各画像信号線６への電磁的な信号干渉を防止することが可能となる。
【００５１】
尚、画像信号の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、１２相に限られるものでなく、例えば６相、９相、２４相、４８相、９６相…などとすることができる。
【００５２】
サンプリング回路７は、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されたサンプリングスイッチ７１からなる。各サンプリングスイッチ７１には、データ線駆動回路１０１のバッファ回路１０１ｂから出力された信号が、サンプリング信号Ｓｉとして、サンプリング信号線１１４を介して供給される。
【００５３】
そして、各サンプリングスイッチ７ａは、サンプリング信号Ｓｉに応じて、１２本のデータ線６ａを１群とするデータ線群（或いはブロック）毎に、画像信号ＶＩＤ１〜ＶＩＤ１２を供給する。従って、複数のデータ線６ａをデータ線群毎に駆動するため、駆動周波数が抑えられる。
【００５４】
尚、クロック信号ＣＬＸやＣＬＹ等の各種タイミング信号は、例えば図示しない外部回路に形成されたタイミングジェネレータにて生成され、ＴＦＴアレイ基板１０上の各回路に外部回路接続端子１０２を介して供給される。また、各駆動回路の駆動に必要な電源等もまた例えば外部回路から供給される。更に、上下導通端子１０６から引き出された信号線には、例えば外部回路から対向電極電位ＬＣＣが供給される。対向電極電位ＬＣＣは、上下導通端子１０６を介して対向電極２１に供給される。対向電極電位ＬＣＣは、画素電極９ａとの電位差を適正に保持して液晶保持容量を形成するための対向電極２１の基準電位となる。
【００５５】
図４において、本実施形態に係る液晶装置の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号ＶＩＤｋ（但し、ｋ＝１、２、３、・・・、１２）が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。また、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、画素電極９ａはＴＦＴ３０のドレインに電気的に接続されている。
【００５６】
走査線駆動回路１０４から出力される走査信号Ｇ１、・・・、Ｇｍによって、各走査線１１ａは線順次に選択される。選択された走査線１１ａに対応する画素部において、ＴＦＴ３０にゲート電極３ａを介して走査信号Ｇｊ（但し、ｊ＝１、２、３、・・・、ｍ）が供給されると、ＴＦＴ３０はオン状態となり、画素電極９ａには、ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａより画像信号ＶＩＤｋが所定のタイミングで供給される。これにより、液晶には、画素電極９ａ及び対向電極２１の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号ＶＩＤ１〜ＶＩＤ１２に応じたコントラストをもつ光が出射する。
【００５７】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線１１ａに並んで設けられると共に定電位に固定された容量線４００に電気的に接続された固定電位側容量電極を含んでいる。
【００５８】
次に、本実施形態に係る液晶装置のデータ線駆動回路、サンプリング回路及び画像信号線の電気的な構成について、図５から図９を参照して、より詳細に説明する。ここに図５は、データ線駆動回路、サンプリング回路及び画像信号線、その他各種信号線の配置関係及びこれらの電気的な接続関係を概略的に示す等価回路図である。図６は、バッファ単位回路の電気的な構成を示す等価回路図である。図７は、相隣接する分岐配線群の境界付近における第１及び第２シールド配線、分岐配線並びにサンプリング信号線の配置を概略的に示す説明図である。図８は、本実施形態の液晶装置の第ｉデータ線群及び第ｉ＋１データ線群の境界付近のデータ線における電位の変化を示したタイミングチャートである。図９は、比較例における図８と同趣旨のタイミングチャートである。
【００５９】
図５において、シフトレジスタ１０１ａから順次出力される転送信号ＳＲｉは、バッファ回路１０１ｂの各段のバッファ単位回路５００に入力される。バッファ回路１０１ｂにおいて、各段のバッファ単位回路５００は、Ｘ方向（即ち、データ線６ａの配列方向）に沿って配置されている。
【００６０】
図６に示すように、バッファ単位回路５００は、インバータ５１０〜５３０がデータ線６ａに沿った方向（即ちＹ方向）に３段直列接続されて構成されている。インバータ５１０〜５３０は、後述するように、Ｐチャネル型及びＮチャネル型ＴＦＴを組み合わせた相補型ＴＦＴとして夫々構成されている。尚、インバータ５１０〜５３０の各々において、複数のインバータを走査線１１ａに沿った方向（即ちＸ方向）に並列接続して構成してもよい。この場合には、インバータ５１０〜５３０の各々（即ち、一段分のインバータ）による駆動能力を高めることができる。各バッファ単位回路５００を構成するインバータ５１０〜５３０には、Ｘ側高電位電源ＶＤＤＸ及びＸ側低電位電源ＶＳＳＸが電源配線６０１及び６０２を介して供給される。これにより各バッファ単位回路５００は駆動され、信号線４０４から入力された転送信号ＳＲｉをバッファリングしてバッファ出力信号を生成し、これをサンプリング信号Ｓｉとして、サンプリング信号線１１４に出力する。
【００６１】
再び図５において、第ｉデータ線群（但し、ｉ＝１、２、３、・・・、ｎ）に属するデータ線６ａ（即ち、データ線Ｄｋ（但し、ｋ＝１、２、３、・・・、１２））の配列に対応して（即ち、相展開されたブロック毎に）、１２本の分岐配線Ｅｋ（但し、ｋ＝１、２、３、・・・、１２）が配列されている。尚、分岐配線Ｅｋは、本発明に係る「画像信号分岐配線」の一例である。また、１２本の画像信号線６は、データ線６ａの配列方向に交差する方向に沿って配列されている。そして、１２本の分岐配線Ｅｋの一端は、１２本の画像信号線６のうち対応する一本に、夫々電気的に接続されると共に、これら１２本の分岐配線Ｅｋの他端は夫々サンプリングスイッチ７１を介してデータ線Ｄｋに電気的に接続される。各サンプリングスイッチを構成するＴＦＴ７１は、ソースが分岐配線Ｅｋに接続されると共に、ドレインがデータ線Ｄｋに電気的に接続される。また、各ＴＦＴ７１のゲートは、制御配線Ｘ１〜Ｘ１２を介してサンプリング信号線１１４に夫々電気的に接続されている。制御配線Ｘ１〜Ｘ１２には第ｉ番目のサンプリング信号Ｓｉがサンプリング信号線１１４を介してデータ線駆動回路１０１（より具体的には、バッファ単位回路５００）から供給される。
【００６２】
尚、データ線駆動回路１０１には例えばバッファ回路１０１ｂの出力信号の電位をシフトさせるレベルシフタ回路等が更に含まれるようにしてもよいし、データ線駆動回路１０１に対して更にＸクロック信号ＣＬＸ及び反転Ｘクロック信号ＣＬＸｉｎｖの各々の位相差を補正して、相互に反転信号とする位相差補正回路等を設けるようにしてもよい。
【００６３】
図５に示すように、サンプリング信号線１１４は、第ｉデータ線群に対応する１２本の分岐配線Ｅｋからなる第ｉ分岐配線群の両側に、分岐配線Ｅｋに沿って（即ちＹ方向に沿って）配線される配線部分１１４ａ及び１１４ｂを有している。即ち、第ｉデータ線群に対応する（或いは第ｉ分岐配線に対応する）サンプリング信号線１１４は、第ｉ分岐線群に属する分岐配線Ｅ１に対して第ｉ−１分岐配線群側（図５中、左側）に形成された配線部分１１４ａと、第ｉ分岐配線群に属する分岐配線Ｅ１２に対して第ｉ＋１分岐配線群側（図５中、右側）に形成された配線部分１１４ｂとを有している。
【００６４】
図５に示すように、本実施形態では特に、第１シールド配線２１０及び第２シールド配線２２０を備えている。第１シールド配線２１０及び第２シールド配線２２０は、分岐配線群の境界毎（即ちブロックの境界毎）に設けられている。
【００６５】
図７には、分岐配線群の境界付近における第１及び第２シールド配線の配置が概略的に示されている。ここでは、第ｉ分岐配線群及び第ｉ＋１分岐配線群の境界付近の構成に着目して説明する。尚、以下に説明する第ｉ分岐配線群及び第ｉ＋１分岐配線群の境界付近に係る構成は、第ｉ−１分岐配線群及び第ｉ分岐配線群の境界付近の構成についても同様である。
【００６６】
図７に示すように、第１シールド配線２１０は、サンプリング信号Ｓｉを供給するサンプリング信号線１１４における配線部分１１４ｂと、サンプリング信号Ｓｉ＋１を供給するサンプリング信号線１１４における配線部分１１４ａとの間に、配線部分１１４ａ或いは１１４ｂに沿って（即ち、Ｙ方向に沿って）配線されている。第１シールド配線２１０は、Ｘ側低電位電源ＶＳＳＸが供給される電源配線６０２に電気的に接続されている。
【００６７】
第２シールド配線２２０は、第ｉ分岐配線群に属する分岐配線Ｅ１２とサンプリング信号Ｓｉを供給するサンプリング信号線１１４における配線部分１１４ｂとの間、及び第ｉ＋１分岐配線群に属する分岐配線Ｅ１とサンプリング信号Ｓｉ＋１を供給するサンプリング信号線１１４における配線部分１１４ａとの間に、配線部分１１４ａ或いは１１４ｂに沿って（即ち、Ｙ方向に沿って）夫々配線されている。即ち、第２シールド配線２２０は、各分岐配線群の両側に１本ずつ設けられており、分岐配線群毎に２本ずつ設けられている（図５を参照）。第２シールド配線２２０は、Ｘ側低電位電源ＶＳＳＸが供給される電源配線６０２に電気的に接続されている。
【００６８】
図８には、本実施形態に係る液晶装置の第ｉデータ線群に属するデータ線Ｄ１２と第ｉ＋１データ線群に属するデータ線Ｄ１の各々における電位変化が示されている。図９には、比較例における第ｉデータ線群に属するデータ線Ｄ１２と第ｉ＋１データ線群に属するデータ線Ｄ１の夫々における電位変化が示されている。
【００６９】
図８において、本実施形態では、データ線６ａに画像信号ＶＩＤ１〜ＶＩＤ１２を供給する画像信号供給期間に先行するプリチャージ期間において、ビデオプリチャージが行われる。即ち、プリチャージ期間において、画像信号線６上には、画像信号ＶＩＤ１〜ＶＩＤ１２ではなく、プリチャージ信号が供給されると共にサンプリングスイッチ７１がオンにされる。これにより、複数のデータ線６ａに対して一斉にプリチャージ信号が印加され、データ線６ａの電位はプリチャージ信号の電位（即ち、プリチャージ電位Ｖｐ）とされる。プリチャージ期間の後にサンプリングスイッチ７１はオフにされ、その後の画像信号供給期間には、サンプリング信号Ｓｉ（ｉ＝１、２、３、・・・、ｎ）に応じてサンプリングスイッチ７１が順次オンにされ、複数のデータ線６ａには、データ線群毎に画像信号ＶＩＤ１〜ＶＩＤ１２が供給される。
【００７０】
即ち、図８に示すように、第ｉデータ線群に属するデータ線Ｄ１２の電位、及び第ｉ＋１データ線群に属するデータ線Ｄ１の電位は、画像信号が供給される前において、プリチャージ電位Ｖｐに保持されている。
【００７１】
タイミングｔ１において、パルス状のサンプリング信号Ｓｉがサンプリングスイッチ７１に供給されると、サンプリングスイッチ７１がオンにされ、第ｉデータ線群に属するデータ線Ｄ１２に画像信号ＶＩＤ１２が供給される。尚、この際、第ｉデータ線群に属する他のデータ線Ｄ１〜Ｄ１１にも夫々画像信号ＶＩＤ１〜ＶＩＤ１１が夫々供給される。その後、サンプリング信号Ｓｉの停止に応じてサンプリングスイッチ７１はオフになる。このようにして、第ｉデータ線群に属するデータ線Ｄ１２の電位は、タイミングｔ１以降の水平期間内において、画像信号ＶＩＤ１２の電位に保持される。続いて、同様に、タイミングｔ２において、パルス状のサンプリング信号Ｓｉ＋１がサンプリングスイッチ７１に供給されると、サンプリングスイッチ７１がオンにされ、第ｉ＋１データ線群に属するデータ線Ｄ１に画像信号ＶＩＤ１が供給される。尚、この際、第ｉ＋１データ線群に属する他のデータ線Ｄ２〜Ｄ１２にも夫々画像信号ＶＩＤ２〜ＶＩＤ１２が夫々供給される。その後、サンプリングスイッチ７１はオフにされる。このようにして、第ｉ＋１データ線群に属するデータ線Ｄ１の電位は、水平期間内におけるタイミングｔ２以降は、画像信号ＶＩＤ１の電位に保持される。
【００７２】
本実施形態の液晶装置では、上述のように、サンプリング信号Ｓｉに応じて、データ線群毎（言い換えれば、これとサンプリングスイッチ７１を介して電気的に接続される分岐配線群毎）に画像信号ＶＩＤ１〜１２が供給される。
【００７３】
図９に比較例として示すように、仮に何らの対策を施さない場合には、第ｉデータ線群に属するデータ線Ｄ１２が画像信号ＶＩＤ１２の電位に保持されている状態で、第ｉ＋１データ線群のデータ線Ｄ１に画像信号ＶＩＤ１が供給されると、第ｉ＋１データ線群のデータ線Ｄ１におけるプリチャージ電位Ｖｐから画像信号ＶＩＤ１の電位への電位変動ΔＶによって、第ｉデータ線群に属するデータ線Ｄ１２において画像信号ＶＩＤ１２の電位からの電位変動Δ１２が生じてしまう場合がある。このような電位変動Δ１２は、第ｉデータ線群に属するデータ線Ｄ１２に対応する第ｉ分岐配線群に属する分岐配線Ｅ１２と第ｉ＋１データ線群に属するデータ線Ｄ１に対応する第ｉ＋１分岐配線群に属する分岐配線Ｅ１との間の寄生容量が比較的大きいことが原因と考えられる。
【００７４】
更に、図９において、第ｉデータ線群に属するデータ線Ｄ１２が画像信号ＶＩＤ１２の電位に保持されている状態で、第ｉ＋１データ線群にサンプリング信号Ｓｉ＋１が供給されると、サンプリング信号線１１４（より具体的には、配線部分１１４ａ）の電位変動ΔＳによって、第ｉデータ線群に属するデータ線Ｄ１２において画像信号ＶＩＤ１２の電位からの電位変動が生じてしまう場合もある。このような電位変動は、第ｉデータ線群に属するデータ線Ｄ１２に対応する第ｉ分岐配線群に属する分岐配線Ｅ１２とサンプリング信号Ｓｉ＋１を供給するサンプリング信号線１１４の配線部分１１４ａとの間の寄生容量が比較的大きいことが原因と考えられる。
【００７５】
以上のような電位変動は、ブロックの境界において生じやすく、画像表示において、データ線群の両端に位置する２つのデータ線に沿ったスジ状の輝度ムラ、即ち系列ムラ或いはブロックムラとなってしまうおそれがある。
【００７６】
しかるに、本実施形態では特に、図７を参照して上述したように、第１シールド配線２１０を備えているので、第ｉ分岐配線群に属する分岐配線Ｅ１２と第ｉ＋１分岐配線群に属する分岐配線Ｅ１との間の寄生容量を低減できる。言い換えれば、第１シールド配線２１０は、第ｉ分岐配線群に属する分岐配線Ｅ１２と第ｉ＋１分岐配線群に属する分岐配線Ｅ１との間の電磁的な干渉を低減或いは防止する電磁シールドとして機能する。よって、第ｉデータ線群に属するデータ線Ｄ１２において画像信号ＶＩＤ１２の電位からの電位変動（即ち、上述した比較例の第ｉデータ群のデータ線Ｄ１２における、第ｉ＋１データ線群のデータ線Ｄ１の電位変動ΔＶに起因した電位変動）が生じてしまうことを抑制或いは好ましくは防止できる。
【００７７】
更に、第１シールド配線２１０は、第ｉ分岐配線群に属する分岐配線Ｅ１２と、サンプリング信号Ｓｉ＋１を供給するサンプリング信号線１１４の配線部分１１４ａの間に位置する。よって、第ｉデータ線群に属するデータ線Ｄ１２に対応する第ｉ分岐配線群に属する分岐配線Ｅ１２とサンプリング信号Ｓｉ＋１を供給するサンプリング信号線１１４の配線部分１１４ａとの間の寄生容量を低減できる。言い換えれば、第１シールド配線２１０は、第ｉデータ線群に属するデータ線Ｄ１２に対応する第ｉ分岐配線群に属する分岐配線Ｅ１２とサンプリング信号Ｓｉ＋１を供給するサンプリング信号線１１４の配線部分１１４ａとの間の電磁的な干渉を低減或いは防止する電磁シールドとして機能する。よって、第ｉデータ線群に属するデータ線Ｄ１２において画像信号ＶＩＤ１２の電位からの電位変動（即ち、上述した比較例の第ｉデータ群のデータ線Ｄ１２における、サンプリング信号線１１４の電位変動ΔＳに起因した電位変動）が生じてしまうことを抑制或いは好ましくは防止できる。
【００７８】
加えて、本実施形態では特に、図７を参照して上述したように、第２シールド配線２２０を備えているので、第ｉ分岐配線群に属する分岐配線Ｅ１２と第ｉ＋１分岐配線群に属する分岐配線Ｅ１との間の寄生容量を、より一層、低減できる。即ち、第ｉ分岐配線群に属する分岐配線Ｅ１２と第ｉ＋１分岐配線群に属する分岐配線Ｅ１との間の電磁的な干渉を、より一層、低減できる。更に、第ｉ分岐配線群に属する分岐配線Ｅ１２とサンプリング信号Ｓｉ＋１を供給するサンプリング信号線１１４の配線部分１１４ａとの間の寄生容量を、より一層、低減できる。第ｉ分岐配線群に属する分岐配線Ｅ１２とサンプリング信号Ｓｉ＋１を供給するサンプリング信号線１１４の配線部分１１４ａとの間の電磁的な干渉を、より一層、低減できる。
【００７９】
更に加えて、図７に示すように、本実施形態では特に、第１シールド配線２１０及び第２シールド配線２２０は、電源配線６０２に電気的に接続されている。よって、第１シールド配線２１０及び第２シールド配線２２０のシールド機能を高めることができる、即ち、第ｉ分岐配線群に属する分岐配線Ｅ１２と第ｉ＋１分岐配線群に属する分岐配線Ｅ１との間、或いは、第ｉ分岐配線群に属する分岐配線Ｅ１２とサンプリング信号Ｓｉ＋１を供給するサンプリング信号線１１４の配線部分１１４ａとの間の電磁的な干渉を、一層確実に低減できる。  本実施形態では、第１シールド配線２１０及び第２シールド配線２２０は、各バッファ単位回路５００に電源電位を供給する電源配線６０２と電気的に接続されるので、製造工程の複雑化を招くことは殆どない。
【００８０】
次に、本実施形態の第１及び第２シールド配線の具体的構成について、画素部、バッファ単位回路、並びに画像信号線等の各種配線の具体的構成と共に、図１０から図１３を参照して説明する。
【００８１】
先ず、本実施形態に係る液晶装置の画素部の具体的構成について、図１０を参照して説明する。ここに図１０は、画素部の断面部分の構成を示す断面図である。尚、図１０においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述する図１３についても同様であり、係る縮尺については各図毎でも互いに異なることもある。
【００８２】
図１０において、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。
【００８３】
ＴＦＴアレイ基板１０の側には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００８４】
このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、シール材５２（図１及び図２参照）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００８５】
一方、ＴＦＴアレイ基板１０上には、画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。以下では、この積層構造について、下から順に説明する。
【００８６】
先ず、ＴＦＴアレイ基板１０上において、第１層には、走査線１１ａが設けられ、走査線１１ａより上層側に下地絶縁膜１２が設けられている。
【００８７】
下地絶縁膜１２より上層側の第２層には、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、ゲート電極３ａ、ゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。また、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。
【００８８】
ここで、下地絶縁膜１２にはコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。
【００８９】
ＴＦＴアレイ基板１０上において、ＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９より上層側に第１層間絶縁膜４１が形成される。第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。更に、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。加えて、第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後述する第２層間絶縁膜４２を貫通しつつ開孔されている。
【００９０】
第１層間絶縁膜４１より上層側の第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。
【００９１】
下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。また、容量電極３００は、後述する固定電位とされた容量線４００と電気的に接続されている。尚、誘電体膜７５は、例えば下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有する。
【００９２】
蓄積容量７０より上層側には、第２層間絶縁膜４２が形成される。第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量線用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。更に、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、上述したコンタクトホール８８２が形成されている。
【００９３】
第２層間絶縁膜４２より上層側の第４層に、データ線６ａが設けられている。データ線６ａは、例えば、下層より順に、アルミニウムからなる層４１Ａ、窒化チタンからなる層４１ＴＮ、窒化シリコン膜からなる層４０１の三層構造を有する膜として形成されている。更に、第４層には、データ線６ａと同一膜として、容量線用中継層６ａ１及び第２中継電極６ａ２が形成されている。
【００９４】
データ線６ａより上層側には、第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量線４００と容量線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
【００９５】
第３層間絶縁膜４３より上層側の第５層には、容量線４００が形成されると共に、容量線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。ここで、容量線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
【００９６】
最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、画素電極９ａ下には、第４層間絶縁膜４４が形成されている。第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａとＴＦＴ３０との間は、コンタクトホール８９及び第３中継層４０２並びに上述したコンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。
【００９７】
以上説明したような画素部における構成は、各画素部において共通であり、図１から図４を参照して説明した画像表示領域１０ａには、かかる画素部における構成が周期的に形成されている。
【００９８】
次に、本実施形態に係る液晶装置のバッファ単位回路の具体的構成について、図１１を参照して説明する。ここに図１１は、バッファ単位回路の具体的構成を示す平面図である。
【００９９】
図１１において、バッファ単位回路５００は、インバータ５１０、５２０及び５３０を備えている。図６を参照して上述したように、インバータ５１０、５２０及び５３０は、Ｙ方向に直列接続されている。
【０１００】
インバータ５３０は、Ｐチャネル型ＴＦＴ５３０ａ及びＮチャネル型ＴＦＴ５３０ｂから構成されている。
【０１０１】
ＴＦＴ５３０ａは、画素部における半導体層１ａ（図１０を参照）と同一膜から形成された半導体層、画素部におけるゲート電極３ａ（図１０を参照）と同一膜から形成されたゲート電極５３０ｇａ、ゲート電極５３０ｇａからの電界によりチャネルが形成される半導体層におけるＰ型チャネル領域、半導体層におけるソース領域５３０ｓａ及びドレイン領域５３０ｄａを備えている。
【０１０２】
ソース領域５３０ｓａは、層間絶縁膜４１及び４２を貫通して開孔されたコンタクトホール８０１を介して、データ線６ａと同一膜から形成された分岐配線６０１ａと電気的に接続されている。分岐配線６０１ａは、電源配線６０１から分岐されて形成されており、Ｘ側高電位電源ＶＤＤＸが供給される。
【０１０３】
ドレイン領域５３０ｄａは、層間絶縁膜４１及び４２を貫通して開孔されたコンタクトホール８０２を介して、データ線６ａと同一膜から形成された出力配線５５０と電気的に接続されている。
【０１０４】
ＴＦＴ５３０ｂは、画素部における半導体層１ａと同一膜から形成された半導体層、画素部におけるゲート電極３ａ（図１０を参照）と同一膜から形成されたゲート電極５３０ｇｂ、ゲート電極５３０ｇｂからの電界によりチャネルが形成される半導体層におけるＮ型チャネル領域、半導体層におけるソース領域５３０ｓｂ及びドレイン領域５３０ｄｂを備えている。
【０１０５】
ソース領域５３０ｓｂは、層間絶縁膜４１及び４２を貫通して開孔されたコンタクトホール８０４を介してデータ線６ａと同一膜から形成された分岐配線６０２ａと電気的に接続されている。分岐配線６０２ａは、電源配線６０２から分岐されて形成されており、Ｘ側低電位電源ＶＳＳＸが供給される。
【０１０６】
ドレイン領域５３０ｄｂは、層間絶縁膜４１及び４２を貫通して開孔されたコンタクトホール８０３を介して、出力配線５５０と電気的に接続されている。よって、ドレイン領域５３０ｄｂは、出力配線５５０を介してドレイン領域５３０ｄａと電気的に接続されている。
【０１０７】
出力配線５５０は、層間絶縁膜４１及び４２を貫通して開孔されたコンタクトホール８０８を介して、画素部におけるゲート電極３ａと同一膜からなるサンプリング信号線１１４と電気的に接続されている。
【０１０８】
インバータ５１０及び５２０は、インバータ５３０と概ね同様に構成されている。尚、インバータ５１０を構成するＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴのゲート電極は、信号線４０４と夫々電気的に接続されている。
【０１０９】
図１１に示すように、本実施形態では、インバータ５１０〜５３０を構成するＴＦＴのチャネル幅Ｌ１〜Ｌ３は、段階的に大きくなる（即ち、チャネル幅Ｌ１よりもチャネル幅Ｌ２のほうが大きく、チャネル幅Ｌ２よりもチャネル幅Ｌ３のほうが大きい）ように構成されている。このため、バッファ単位回路５００全体で、高負荷に対応することができ、同時駆動可能なサンプリングスイッチ７１の個数を増やすことが可能となっている。
【０１１０】
次に、本実施形態に係る液晶装置の第１及び第２シールド配線の具体的構成について、画像信号線等の各種配線と共に、図１２及び図１３を参照して説明する。ここに図１２は、第１及び第２シールド配線の具体的構成を示す平面図である。図１３は、図１２のＡ−Ａ´線断面図である。
【０１１１】
図１２には、第ｉ分岐配線群と第ｉ＋１分岐配線群との境界付近における画像信号線等の各種配線が示されている。
【０１１２】
図１２において、ＴＦＴアレイ基板１０上には、電源配線６０１、サンプリング信号線１１４、制御配線Ｘ１〜Ｘ１２、画像信号線６及び分岐配線Ｅ１〜Ｅ１２が形成されており、更に、本実施形態では特に、第１シールド配線２１０及び第２シールド配線２２０が形成されている。
【０１１３】
電源配線６０１は、データ線６ａ（図１０を参照）と同一膜から形成されると共にＸ方向に沿って配線された本線部と、容量線４００（図１０を参照）と同一膜から形成される冗長配線部とからなる。冗長配線部は、概ね本線部と同様にＸ方向に沿って配線されているが、他の配線と交差する部分には形成されていない、言い換えれば、Ｘ方向に沿って島状に形成されている。電源配線６０１の本線部と冗長配線部とは、第３層間絶縁膜４３に開孔されたコンタクトホール６１を介して電気的に接続されている。尚、図３を参照して上述したように、電源配線６０１には、Ｘ側低電位電源ＶＳＳＸが供給される。
【０１１４】
サンプリング信号線１１４は、ゲート電極３ａ（図１０を参照）と同一膜から形成されている。サンプリング信号１１４は、１２本の分岐配線Ｅｋからなる第ｉ分岐配線群の両側に、分岐配線Ｅｋに沿って配線される配線部分１１４ａ及び１１４ｂを有している。
【０１１５】
制御配線Ｘ１〜Ｘ１２は、サンプリング信号線１１４から夫々分岐して形成されており、サンプリングスイッチを構成するＴＦＴ７１のゲート電極と電気的に接続されている。
【０１１６】
画像信号線６は、画像信号ＶＩＤ１〜ＶＩＤ１２を夫々供給するために１２本形成されている。各画像信号線６は、データ線６ａ（図１０を参照）と同一膜から形成されている。１２本の画像信号線６は、Ｘ方向に沿って並走するように形成されている。
【０１１７】
分岐配線Ｅ１〜Ｅ１２はそれぞれ、Ｙ方向に沿って配線されると共に、容量線４００と同一膜から形成される第１部分配線とゲート電極３ａと同一膜から形成される第２部分配線とを有している。分岐配線Ｅ１〜Ｅ１２の各々の第１部分配線は、第３層間絶縁膜４３（図１０を参照）に開孔されたコンタクトホール６４ａを介して、対応する画像信号線６と電気的に接続されている。分岐配線Ｅ１〜Ｅ１２の各々の第２部分配線は、第２層間絶縁膜４２及び第１層間絶縁膜４１（図１０を参照）を貫通して開孔されたコンタクトホール６４ｂを介して、対応する画像信号線６と電気的に接続されている。尚、図１２では、コンタクトホール６４ａ及び６４ｂをいずれもコンタクトホール６４として示している。更に、分岐配線Ｅ１〜Ｅ１２はそれぞれ、データ線６ａ（図１０を参照）と同一膜から形成される第３部分配線を有している。第３部分配線は、第３層間絶縁膜に開孔されたコンタクトホール６５ａを介して第１部分配線と電気的に接続されると共に、第２層間絶縁間４２及び第１層間絶縁膜４１を貫通して開孔されたコンタクトホール６５ｂを介して第２部分配線と電気的に接続されている。尚、図１２では、コンタクトホール６５ａ及び６５ｂをいずれもコンタクトホール６５として示している。即ち、分岐配線Ｅ１〜Ｅ１２は夫々、画像信号線６と交差する部分においては、第１部分配線と第２部分配線とからなる２重配線として形成されており、画像信号線６と交差しない部分においては、第１部分配線、第２部分配線及び第３部分配線とからなる３重配線として形成されている。
【０１１８】
図１２において、第１シールド配線２１０は、サンプリング信号Ｓｉを供給するサンプリング信号線１１４における配線部分１１４ｂと、サンプリング信号Ｓｉ＋１を供給するサンプリング信号線１１４における配線部分１１４ａとの間に、Ｙ方向に沿って配線されている。
【０１１９】
図１２及び図１３において、第１シールド配線２１０は、容量線４００（図１０を参照）と同一膜から形成される第１シールド層２１０ａと、ゲート電極３ａ（図１０を参照）と同一膜から形成される第２シールド層２１０ｂと、データ線６ａ（図１０を参照）と同一膜から形成される第３シールド層２１０ｃとを有している。
【０１２０】
第１シールド層２１０ａ及び第２シールド層２１０ｂは、ＴＦＴアレイ基板上で平面的に見て、互いに重なるように形成されると共に、１２本の画像信号線６と交差するように形成されている。第１シールド層２１０ａは、第３層間絶縁膜４３に開孔されたコンタクトホール６２ａを介して電源配線６０１と電気的に接続されている。第２シールド層２１０ｂは、第２層間絶縁膜４２及び第１層間絶縁膜４１を貫通して開孔されたコンタクトホール６２ｂを介して電源配線６０１と電気的に接続されている。尚、図１２では、コンタクトホール６２ａ及び６２ｂをいずれもコンタクトホール６２として示している。
【０１２１】
第３シールド層２１０ｃは、１２本の画像信号線６と交差しない領域、即ち、第１シールド配線２１０における、１２本の画像信号線６と交差する領域よりも制御配線Ｘ１〜Ｘ１２側に形成されている。第３シールド層２１０ｃは、第３層間絶縁膜４３に開孔されたコンタクトホール６６ａを介して第１シールド層２１０ａと電気的に接続されると共に、第２層間絶縁膜４２及び第１層間絶縁膜４１を貫通して開孔されたコンタクトホール６６ｂを介して第２シールド層２１０ｂと電気的に接続されている。尚、図１２では、コンタクトホール６６ａ及び６６ｂをいずれもコンタクトホール６６として示している。
【０１２２】
即ち、第１シールド配線２１０は、画像信号線６と交差する部分においては、第１シールド層２１０ａ及び第２シールド層２１０ｂからなる２重配線として形成されており、画像信号線６と交差しない部分においては、第１シールド層２１０ａ、第２シールド層２１０ｂ及び第３シールド層２１０ｃからなる３重配線として形成されている。
【０１２３】
図１２において、第２シールド配線２２０は、各分岐配線群の両側に１本ずつ設けられており、分岐配線群毎に２本ずつ設けられている。より具体的には、第ｉ分岐配線群に属する分岐配線Ｅ１とサンプリング信号Ｓｉを供給する配線部分１１４ａとの間、及び第ｉ分岐配線群に属する分岐配線Ｅ１２とサンプリング信号Ｓｉを供給する配線部分１１４ｂとの間に夫々、Ｙ方向に沿って形成されている。
【０１２４】
第２シールド配線２２０は、第１シールド配線と概ね同様に構成されている。
【０１２５】
即ち、第２シールド配線２２０は、容量線４００（図１０を参照）と同一膜から形成される第１シールド層と、ゲート電極３ａ（図１０を参照）と同一膜から形成される第２シールド層と、データ線６ａ（図１０を参照）と同一膜から形成される第３シールド層とを有している。
【０１２６】
第２シールド配線２２０の第１シールド層及び第２シールド層は、１２本の画像信号線６と交差するように形成されている。第２シールド配線２２０の第１シールド層は、第３層間絶縁膜４３に開孔されたコンタクトホール６３ａを介して電源配線６０１と電気的に接続されている。第２シールド配線２２０の第２シールド層は、第２層間絶縁膜４２及び第１層間絶縁膜４１を貫通して開孔されたコンタクトホール６３ｂを介して電源配線６０１と電気的に接続されている。尚、図１２では、コンタクトホール６３ａ及び６３ｂをいずれもコンタクトホール６３として示している。
【０１２７】
第２シールド配線２２０の第３シールド層は、１２本の画像信号線６と交差しない領域、即ち、第１シールド配線２１０における、１２本の画像信号線６と交差する領域よりも制御配線Ｘ１〜Ｘ１２側に形成されている。第２シールド配線２２０の第３シールド層は、第３層間絶縁膜４３に開孔されたコンタクトホール６７ａを介して第２シールド配線２２０の第１シールド層と電気的に接続されると共に、第２層間絶縁膜４２及び第１層間絶縁膜４１を貫通して開孔されたコンタクトホール６７ｂを介して第２シールド配線２２０の第２シールド層と電気的に接続されている。尚、図１２では、コンタクトホール６７ａ及び６７ｂをいずれもコンタクトホール６７として示している。
【０１２８】
即ち、第２シールド配線２２０は、第１シールド配線２１０と同様に、画像信号線６と交差する部分においては、第１シールド層及び第２シールド層からなる２重配線として形成されており、画像信号線６と交差しない部分においては、第１シールド層、第２シールド層及び第３シールド層からなる３重配線として形成されている。
【０１２９】
図１２及び図１３において、本実施形態では特に、上述したように、第１シールド配線２１０及び第２シールド配線２２０はそれぞれ、容量線４００、データ線６ａ及びゲート電極３ａと同一膜（即ち、製造工程における同一機会に成膜される膜）から形成されている。よって、第１シールド配線２１０及び第２シールド配線２２０は、容量線４００、データ線６ａ及びゲート電極３ａの形成と同一機会に形成することができる。即ち、製造工程の複雑化を招くことなく、第１シールド配線２１０及び第２シールド配線２２０を形成することができる。
【０１３０】
更に、図１２において、本実施形態では特に、上述したように、第１シールド配線２１０及び第２シールド配線２２０は、電源配線６０１と電気的に接続されている。第１シールド配線２１０及び第２シールド配線２２０は、定電位であるＸ側低電位電源ＶＳＳＸの電位となるので、第１シールド配線２１０及び第２シールド配線２２０のシールド機能を高めることができる。具体的には、ブロックの境界における分岐配線間、即ち、第ｉ分岐配線群に属する分岐配線Ｅ１２（即ち、第ｉ分岐配線群に属する分岐配線Ｅｋのうち第ｉ＋１分岐配線群側の分岐配線）と第ｉ＋１分岐配線群に属するＥ１（即ち、第ｉ＋１分岐配線群に属する分岐配線Ｅｋのうち第ｉ分岐配線群側の分岐配線）との間の電磁的な干渉を一層確実に低減できる。同様に、ブロック境界における分岐配線Ｅｋとサンプリング信号線１１４との間、即ち、第ｉ分岐配線群に属する分岐配線Ｅ１２（即ち、第ｉ分岐配線群に属する分岐配線Ｅｋのうちサンプリング信号線１１４側の分岐配線）とサンプリング信号線１１４の配線部分１１４ｂとの間の電磁的な干渉を一層確実に低減できる。更に、第１シールド配線２１０及び第２シールド配線２２０は、電源配線６０１と電気的に接続されることにより定電位とされるので、製造工程の複雑化を殆ど招かない。
【０１３１】
以上説明したように、本実施形態に係る液晶装置によれば、第ｉ分岐配線群と第ｉ＋１分岐配線群との間（即ち、ブロックの境界）に、第１シールド配線２１０及び第２シールド配線２２０を備えるので、ブロックの境界における分岐配線Ｅｋ間（即ち、第ｉ分岐配線群に属する分岐配線Ｅｋのうち第ｉ＋１分岐配線群側の分岐配線Ｅｋと第ｉ＋１分岐配線群に属する分岐配線Ｅｋのうち第ｉ分岐配線群側の分岐配線Ｅｋとの間）の電磁的な干渉を低減或いは防止できる。更に、第２シールド配線２２０によって、分岐配線Ｅｋとサンプリング信号線１１４（具体的には、配線部分１１４ａ或いは１１４ｂ）との間の電磁的な干渉を低減或いは防止できる。これにより、ブロックの境界において、隣接する他の分岐配線Ｅｋ或いはサンプリング信号線１１４の電位変動によって、一の分岐配線Ｅｋの電位（言い換えれば、これにサンプリングスイッチ７１を介して接続されたデータ線Ｄｋの電位）が変動してしまうことを抑制或いは防止できる。その結果、画像表示における系列ムラ或いはブロックムラを低減でき、高品質な画像表示が可能となる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【０１３２】
先ず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１４は、プロジェクタの構成例を示す平面図である。この図１４に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。
【０１３３】
液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。従って、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１３４】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１３５】
尚、液晶パネル１１１０Ｒ、１１１０Ｂ及び１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１３６】
尚、図１４を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１３７】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１３８】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１３９】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ´線断面図である。
【図３】第１実施形態に係る液晶装置の各種駆動回路の構成を概略的に示すブロック図である。
【図４】第１実施形態に係る液晶装置の複数の画素部の等価回路図である。
【図５】第１実施形態に係る液晶装置のデータ線駆動回路、サンプリング回路及び画像信号線、その他各種信号線の等価回路図である。
【図６】第１実施形態に係る液晶装置のバッファ単位回路の等価回路図である。
【図７】第１実施形態に係る液晶装置の相隣接する分岐配線群の境界付近における第１及び第２シールド配線、分岐配線並びにサンプリング信号線の配置を示す説明図である。
【図８】第１実施形態に係る液晶装置の第ｉデータ線群及び第ｉ＋１データ線群の境界付近のデータ線における電位の変化を示したタイミングチャートである。
【図９】比較例における図８と同趣旨のタイミングチャートである。
【図１０】第１実施形態に係る液晶装置の画素部の断面部分の構成を示す断面図である。
【図１１】第１実施形態に係る液晶装置のバッファ単位回路の具体的構成を示す平面図である。
【図１２】第１実施形態に係る液晶装置の第１及び第２シールド配線の具体的構成を示す平面図である。
【図１３】図１２のＡ−Ａ´線断面図である。
【図１４】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１４０】
６ａ…データ線、６…画像信号線、７…サンプリング回路、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、２０…対向基板、１１ａ…走査線、２１…対向電極、２３…遮光膜、５０…液晶層、５２…シール材、５３…額縁遮光膜、７１…サンプリングスイッチ、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、１０６…上下導通端子、１０７…上下導通材、１１４…サンプリング信号線、２１０…第１シールド配線、２２０…第２シールド配線、Ｅ１〜Ｅ１２…分岐配線
【図１】
2007256780.tif 000003
【図２】
2007256780.tif 000004
【図３】
2007256780.tif 000005
【図４】
2007256780.tif 000006
【図５】
2007256780.tif 000007
【図６】
2007256780.tif 000008
【図７】
2007256780.tif 000009
【図８】
2007256780.tif 000010
【図９】
2007256780.tif 000011
【図１０】
2007256780.tif 000012
【図１１】
2007256780.tif 000013
【図１２】
2007256780.tif 000014
【図１３】
2007256780.tif 000015
【図１４】
2007256780.tif 000016