(57)【要約】      （修正有）【課題】低コストのアーク不良を検出する装置および方法を提供する。【解決手段】アーク不良検出装置のフロントエンド検出回路２００は、電流センサ２０１、ｄｉ／ｄｔ入力感知回路２０２、ｄｖ／ｄｔ入力感知回路２０４、および処理（プロセッサ）ユニット２１２を含んでいる。電流センサ２０１は、電力ライン電流を監視し、電力ライン電流の高周波成分をｄｉ／ｄｔ入力感知回路２０２に提供する。ｄｖ／ｄｔ入力感知回路２０４は、電力ライン電圧を監視する。ｄｉ／ｄｔおよびｄｖ／ｄｔ入力感知回路２０２，２０４は、電力ライン電流および電力ライン電圧の変化に関する情報をそれぞれ搬送する信号を発生する。処理ユニット２１２は、電力ライン電流および電力ライン電圧のこれらの変化を分析し、改善された精度でもって、検出された電気的なアーク放電事象を迷惑な負荷から区別する。【選択図】図２ａ
2007221989.tif 000002
【特許請求の範囲】
【請求項１】
アーク不良検出装置であって、
電力入力と、
電力入力に関する少なくとも１つの微分電流（ｄｉ／ｄｔ）信号を感知するように動作する微分電流入力感知回路と、
ｄｉ／ｄｔ入力感知回路からｄｉ／ｄｔ信号を受け取り、ｄｉ／ｄｔ信号の少なくとも１つの特性に基づきｄｉ／ｄｔ信号を分析し、ｄｉ／ｄｔ信号特性がアーク不良を示しているか否かを決定するように動作するプロセッサとを含み、
ｄｉ／ｄｔ入力感知回路は、電力入力のＡＣ電流成分を受け取るように構成された整流回路を含み、ＡＣ電流成分の整流を実行し、ｄｉ／ｄｔ信号を発生し、ｄｉ／ｄｔ信号をプロセッサへ提供する、アーク不良検出装置。
【請求項２】
アーク不良検出装置はさらに、電力入力に関連する少なくとも１つの微分電圧（ｄｖ／ｄｔ）信号を感知するように動作する微分電圧入力感知回路を含み、プロセッサはさらに、ｄｖ／ｄｔ入力感知回路からｄｖ／ｄｔ信号を受け取り、ｄｉ／ｄｔ信号およびｄｖ／ｄｔ信号の各々の少なくとも１つの特性に基づきｄｉ／ｄｔおよびｄｖ／ｄｔ信号を分析し、ｄｉ／ｄｔおよびｄｖ／ｄｔ信号の特性がアーク不良を示しているか否かを決定するように動作する、請求項１に記載のアーク不良検出装置。
【請求項３】
整流回路は、全波整流回路および半波整流回路からなるグループの中から選択される、請求項１に記載のアーク不良検出装置。
【請求項４】
ｄｖ／ｄｔ入力感知回路は、電力入力に動作可能に結合された充電キャパシタを含み、電力入力のＡＣ電圧成分は、充電キャパシタの電圧の変化を生じさせ、ｄｖ／ｄｔ信号は、充電キャパシタの変化する電圧に対応する、請求項２に記載のアーク不良検出装置。
【請求項５】
プロセッサは、少なくとも１つの特定の測定期間中のｄｉ／ｄｔおよびｄｖ／ｄｔ信号を分析する、請求項２に記載のアーク不良検出装置。
【請求項６】
特定の測定期間は、ＡＣ電力メインのサイクルの１／２よりも僅かに小さい、請求項５に記載のアーク不良検出装置。
【請求項７】
ｄｖ／ｄｔ信号の第１の特性は、特定の測定期間中に生じるｄｖ／ｄｔ信号の電圧状態遷移の数に対応する、請求項５に記載のアーク不良検出装置。
【請求項８】
ｄｉ／ｄｔ信号の第１の特性は、特定の測定期間中に生じるｄｉ／ｄｔ信号の電圧状態遷移の数に対応する、請求項５に記載のアーク不良検出装置。
【請求項９】
ｄｉ／ｄｔ信号の第２の特性は、ｄｉ／ｄｔ信号が特定の電圧状態に滞在する時間の長さに対応する、請求項８に記載のアーク不良検出装置。
【請求項１０】
プロセッサはさらに、特定の測定期間中に生じるｄｉ／ｄｔ信号の電圧状態遷移の数に相対するｄｉ／ｄｔ信号が特定の電圧状態に滞在する時間の長さを分析し、ｄｉ／ｄｔ信号の第１および第２の特性がアーク不良を示すか否かを決定するように動作する、請求項９に記載のアーク不良検出装置。
【請求項１１】
ｄｖ／ｄｔ信号の第２の特性は、特定の測定期間中に生じるｄｖ／ｄｔ信号の電圧状態遷移の数に対応し、プロセッサはさらに、特定の測定期間中に生じるｄｉ／ｄｔ信号の電圧状態遷移の数の第１の連続するカウントを維持し、かつ、特定の測定期間中に生じるｄｖ／ｄｔ信号の電圧状態遷移の数の第２のカウントを維持するように動作する、請求項８に記載のアーク不良検出装置。
【請求項１２】
プロセッサはさらに、第１の連続するカウントが第１の所定の値を超えた場合に、負荷への電力出力を遮断するために用いられるプロセッサ出力を発生するように動作する、請求項１１に記載のアーク不良検出装置。
【請求項１３】
プロセッサはさらに、第２の連続するカウントが第２の所定の値を超えた場合に、特定の値を第１の連続するカウントに加えるように動作する、請求項１１に記載のアーク不良検出装置。
【請求項１４】
プロセッサはさらに、第１の連続するカウントが第１の所定の値を超えた場合に、負荷への電力出力を遮断するために用いられるプロセッサ出力を発生するように動作する、請求項１３に記載のアーク不良検出装置。
【請求項１５】
アーク不良を検出する方法であって、
電力入力のＡＣ電流成分の整流を実行し、電力入力に関連する少なくとも１つの微分電流（ｄｉ／ｄｔ）信号を発生するステップと、
ｄｉ／ｄｔ信号の少なくとも１つの特性に基づきｄｉ／ｄｔ信号をプロセッサにより分析し、ｄｉ／ｄｔ信号特性がアーク不良を示しているか否かを決定するステップとを有する、検出方法。
【請求項１６】
検出方法はさらに、電力入力に関する少なくとも１つの微分電圧（ｄｖ／ｄｔ）信号を感知するステップと、各々のｄｉ／ｄｔおよびｄｖ／ｄｔ信号の少なくとも１つの特性に基づきｄｉ／ｄｔおよびｄｖ／ｄｔ信号をプロセッサにより分析し、ｄｉ／ｄｔおよびｄｖ／ｄｔ信号特性がアーク不良を示しているか否かを決定するステップを含む、請求項１５に記載の検出方法。
【請求項１７】
検出方法はさらに、電力入力のＡＣ電圧成分によってもたらされた充電キャパシタの電圧の変化を感知するステップを含み、ｄｖ／ｄｔ信号は、充電キャパシタの変化する電圧に対応する、請求項１６に記載の検出方法。
【請求項１８】
分析するステップは、少なくとも１つの特定の測定期間中のｄｉ／ｄｔおよびｄｖ／ｄｔ信号を分析するステップを含む、請求項１６に記載の検出方法。
【請求項１９】
分析するステップは、少なくとも１つの特定の測定期間中のｄｉ／ｄｔおよびｄｖ／ｄｔ信号を分析するステップを含み、ｄｖ／ｄｔ信号の第１の特性は、特定の測定期間中に生じるｄｖ／ｄｔ信号の電圧状態遷移の数に対応する、請求項１８に記載の検出方法。
【請求項２０】
分析するステップは、少なくとも１つの特定の測定期間中のｄｉ／ｄｔおよびｄｖ／ｄｔ信号を分析するステップを含み、ｄｉ／ｄｔ信号の第１の特性は、特定の測定期間中に生じるｄｉ／ｄｔ信号の電圧状態遷移の数に対応する、請求項１８に記載の検出方法。
【請求項２１】
分析するステップは、少なくとも１つの特定の測定期間中のｄｉ／ｄｔおよびｄｖ／ｄｔ信号を分析するステップを含み、ｄｉ／ｄｔ信号の第２の特性は、ｄｉ／ｄｔ信号が特定の電圧状態に滞在する時間の長さに対応する、請求項２０に記載の検出方法。
【請求項２２】
分析するステップは、特定の測定期間中に生じるｄｉ／ｄｔ信号の電圧状態遷移の数に相対するｄｉ／ｄｔ信号が特定の電圧状態に滞在する時間の長さを評価し、ｄｉ／ｄｔ信号の第１および第２の特性がアーク不良を示すか否かを決定するステップを含む、請求項２１に記載の検出方法。
【請求項２３】
分析するステップは、少なくとも１つの特定の測定期間中のｄｉ／ｄｔおよびｄｖ／ｄｔ信号を分析するステップを含み、ｄｖ／ｄｔ信号の第２の特性は、特定の測定期間中に生じるｄｖ／ｄｔ信号の電圧状態遷移の数に対応し、分析するステップはさらに、特定の測定期間中に生じるｄｉ／ｄｔ信号の電圧状態遷移の数の第１の連続するカウントを維持するステップと、特定の測定期間中に生じるｄｖ／ｄｔ信号の電圧状態遷移の数の第２の連続するカウントを維持するステップとを含む、請求項２０に記載の検出方法。
【請求項２４】
検出方法はさらに、第１の連続するカウントが第１の所定の値を超える場合に、負荷への電力出力の遮断に用いられるプロセッサ出力をプロセッサにより発生するステップを含む、請求項２３に記載の検出方法。
【請求項２５】
検出方法はさらに、第２の連続するカウントが第２の所定の値を超える場合に、プロセッサにより第１の連続するカウントに特定の値を加えるステップを含む、請求項２３に記載の検出方法。
【請求項２６】
検出方法はさらに、第１の連続するカウントが第１の所定の値を超える場合に、負荷への電力出力を遮断するのに用いられるプロセッサ出力をプロセッサにより生成する、請求項２５に記載の検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概してアーク不良またはアーク欠陥（fault）を検出するための装置および方法に関し、特に、低コストのアーク不良検出装置および方法に関する。
【背景技術】
【０００２】
アーク不良検出技術の名称で、２００５年９月１３日に出願され、本発明の譲受人と同一人に譲渡された米国特許出願番号第１１／２２５，５８５号（以下、‘５８５出願）は、厄介なトリッピングに対し低減された感受性を有するアーク不良検出装置を開示している。‘５８５出願に開示されているように、アーク不良検出装置は、電流センサ、入力感知回路、およびアーク感知回路を含むアナログフロントエンドと、トリッピング（ファイアリング）回路と、処理ユニットと、電気機械式のインターフェースを有している。電流センサは、ＡＣ電力ライン電流入力を監視し、ＡＣ電流の高周波成分を入力感知回路に供給する。次に、入力感知回路は、その入力でＡＣ信号を濾過し整流し、整流された信号をアーク感知回路に供給する。次いでアーク感知回路は、所定のサンプリング周期で蓄積された電圧レベルと、サンプリング期間中に生じる可能性のある電気的なアーク事象（すなわち、ｄｉ／ｄｔ事象）を示す１つもしくはそれ以上のディジタル信号とを処理ユニットに供給する。次に、処理ユニットは、電圧レベルを測定し、測定された電圧に関する情報およびそこに供給されたディジタル信号を蓄積し、１つもしくはそれ以上のアルゴリズムを用いて蓄積された情報を処理し、アーク不良または迷惑な負荷（nuisance load）から生じた信号であるか否かを決定する。アーク不良から生じた信号である場合には、処理ユニットは、ファイアリング(firing)回路を活性化し、電気機械式のインターフェースをトリップさせ、これにより、負荷への電力出力を遮断する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
‘５８５出願に開示されたアーク不良検出装置は、動作状態の広い範囲において電気的なアークと迷惑な負荷を区別し検出するためにうまく用いることができるが、低コストアプリケーションの使用に適したアーク不良検出装置の必要性が増大している。例えば、そのような低コストアーク不良検出装置は、ランプのコードセットあるいは他の適切な家庭的または産業上の電気製品と関連して使用され得る。上記したように、従来のアーク不良検出装置は、典型的に、微分入力電流（ｄｉ／ｄｔ）を感知するように構成されたアナログフロントエンドを含んでいる。しかしながら、このようなアナログフロントエンドは、典型的に、多数の個々の電気部品または電子部品を用いて実行され、これらの部品は、装置全体の部品数、部品の全コスト、およびアーク不良検出装置を製造するコストを非常に増加させる。従来のアーク不良検出装置に含まれる個々の部品の増加した数は、装置の全体の信頼性の低下にもつながる。
【０００４】
それ故、アーク不要を検出する低コストの装置および方法が望まれる。そのようなアーク不良検出装置は、減少した数の電気部品または電子部品を含むことになるであろう。また、電気的なアーク不良を迷惑な負荷から区別または識別することができる低コストなアーク不良検出装置および方法を得ることが望まれるであろう。
【課題を解決するための手段】
【０００５】
本発明によれば、低コストのアーク不良を検出する装置および方法は、電気的なアーク不良を迷惑な負荷からより良く識別するために提供される。ここに開示されたアーク不良検出装置は、フロントエンドが低減された数の個々の電気部品および電子部品を用いて実行され得るため、低コストである。さらに、開示されたアーク不良検出装置は、電気的なアーク不良を迷惑な負荷からより良く区別することができる。なぜなら、可能性のある電気的なアーク放電状態の検出に応答して、電力ラインの電流の変化（ｄｉ／ｄｔ）だけでなく、電力ラインの電圧の変化（ｄｖ／ｄｔ）も分析するためである。いくつかの電気的なアーク放電事象は、高いｄｉ／ｄｔの頻繁な（frequent）レベルと同時に生じ得る高いｄｖ／ｄｔ状態によって特徴付けられることに留意すべきである。電力ライン電流（ｄｉ／ｄｔ）および電力ライン電圧（ｄｖ／ｄｔ）の双方の変化を分析することによって、アーク不良検出装置は、このような電気的な事象を高い精度でもって識別することができる。
【０００６】
ある実施例では、低コストアーク不良検出装置は、電流センサおよびｄｉ／ｄｔ入力感知回路を含むフロントエンドと、処理（プロセッサ）ユニットを含む。電流センサは、変圧器を含み、変圧器は、ＡＣ電力ライン電流入力を監視し、１次コイルからのＡＣ電流の高周波成分を２次コイルに磁気的に結合する。ｄｉ／ｄｔ入力感知回路は、整流回路を含み、整流回路は、電流センサから高周波数ＡＣ電流成分を受け取り、ＡＣ信号の全波または半波整流を実行し、以後の分析のために、整流された信号（“ｄｉ／ｄｔ信号”）を処理ユニットの第１のアナログ入力に提供する。低コストアーク不良検出装置はさらに、充電キャパシタおよび電流制限抵抗を含むｄｖ／ｄｔ入力感知回路を有し、これらは、電力ライン電圧の変化に関する情報を搬送する信号（“ｄｖ／ｄｔ信号”）を抽出するために使用される。この実施例では、ｄｖ／ｄｔ信号は、全波整流された電力ライン電圧から抽出される。ｄｖ／ｄｔ入力感知回路は、ｄｖ／ｄｔ信号を処理ユニットの第２のアナログ入力に提供する。
【０００７】
特定の測定期間の間、処理ユニットは、ｄｉ／ｄｔおよびｄｖ／ｄｔ入力感知回路によって提供されたｄｉ／ｄｔおよびｄｖ／ｄｔ信号の電圧状態をそれぞれ集め、そこから得られた情報から複数のデータストリームを発生する。ここに開示される実施例では、特定の測定期間は、ＡＣ電力メインのサイクルの１／２より僅かに小さい期間に等しい。次に、処理ユニットは、具体的には、３つのデータストリームを発生し、第１のデータストリームは、ｄｉ／ｄｔ信号レベルが第１の特定の電圧しきい値を超えた数に関する情報を含み、第２のデータストリームは、ｄｖ／ｄｔ信号レベルが第２の特定の電圧しきい値を超えた数に関する情報を含み、第３のデータストリームは、特定の測定期間中にｄｉ／ｄｔ信号レベルが第１の特定のしきい値を超えた時間の長さに関する情報を含む。例えば、処理ユニットは、第１および第２のアナログ入力に生じる状態遷移の数をカウントすることによって第１および第２のデータストリームをそれぞれ発生することができる。さらに、処理ユニットは、第１のアナログ入力でのｄｉ／ｄｔ信号が特定の状態にとどまる時間の長さを蓄積することによって第３のデータストリームを発生することができる。測定期間が終了した後、処理ユニットは、第１、第２、および第３のデータストリームに関する情報をメモリに格納する。
【０００８】
次に、処理ユニットは、もっとも最近の測定期間中に発生された第１、第２、および第３のデータストリームに含まれた情報を分析し、１つもしくはそれ以上の以前の測定期間中に発生されたデータストリームに含まれた情報を任意に分析する。ここに開示された実施例では、処理ユニットは、各々の測定期間中の第１の特定のしきい値を超えたｄｉ／ｄｔ信号レベルの回数を決定することにより第１のデータストリームを分析する。具体的には、処理ユニットは、１つもしくはそれ以上の連続する測定期間中の第１のしきい値を超えたｄｉ／ｄｔ信号レベルの回数の第１の継続または連続するカウントを維持する。第１の連続するカウントが第１の所定の値を超えると、電気的なアーク放電状態を示し、処理ユニットは、第１の回路を活性化し、電気機械式インターフェースをトリップさせ、負荷への電力出力を遮断する。同様に、処理ユニットは、各々の測定期間中のｄｖ／ｄｔ信号レベルが第２の特定のしきい値を超えた回数を決定することにより第２のデータストリームを分析する。具体的には、処理ユニットは、１つもしくはそれ以上の連続する測定期間中のｄｖ／ｄｔ信号レベルが第２のしきい値を超えた回数の第２の連続または継続するカウントを維持する。第２の連続するカウントが第２の所定の値を超えると、可能性のある電気的なアーク放電状態を示し、処理ユニットは、特定の値を第１の連続するカウントに加算し、負荷への電力出力を遮断するべき電気機械式インターフェースのトリッピングの速度および可能性を増加させる。
【０００９】
処理ユニットは、ｄｉ／ｄｔ信号が特定の状態に滞在する１つもそくはそれ以上の測定期間中の時間の長さを蓄積し、かつ、ｄｉ／ｄｔ信号レベルが第１のしきい値を超えた回数の第１の連続するカウントに相対する蓄積時間を評価することによって第３のデータストリームを分析する。ｄｉ／ｄｔ信号が特定の状態にとどまった蓄積時間が、ｄｉ／ｄｔ信号レベルが第１のしきい値を超えた回数に相対して高い場合、処理ユニットは、このような状態は迷惑な負荷を示すことがあるので、電気機械式インターフェースのトリッピングを禁止する。
【００１０】
本発明のその他の特徴、機能および態様は、以下の発明の詳細な説明から明らかであろう。
【発明の効果】
【００１１】
本発明によれば、低コストのアーク不良を検出する装置および方法は、電気的なアーク不良を迷惑な負荷からより良く識別するために提供される。ここに開示されたアーク不良検出装置は、フロントエンドが低減された数の個々の電気部品および電子部品を用いて実行され得るため、低コストである。さらに、開示されたアーク不良検出装置は、電気的なアーク不良を迷惑な負荷からより良く区別することができる。
【発明を実施するための最良の形態】
【００１２】
電流不良を検出するための低コスト装置および方法が開示され、これらは、電気的なアーク不良を迷惑な負荷からより良く識別することができる。低コストアーク不良検出装置は、少ない数の個々の電気部品または電子部品を用いて実行され得るフロントエンドを含む。さらに、可能性のある電気的なアーク放電状態（arcing condition）に応答して、低コストアーク不良検出装置は、電力ライン電流（ｄｉ／ｄｔ）の変化だけでなく、電力ライン電圧（ｄｖ／ｄｔ）の変化を分析し、改善された精度で電気的な事象を識別する。
【００１３】
図１は、従来のアーク不良検出回路のフロントエンド回路１００の例を示している。その例示において、従来のフロントエンド回路１００は、電流センサ１０１、ｄｉ／ｄｔ入力感知回路１０２、およびアーク放電感知回路１０４を含んでいる。電流センサ１０１は、変圧器ＴＲ１を含み、変圧器ＴＲ１は、負荷ライン位相端子ＴＰ９および負荷ニュートラル端子ＴＰ１０およびＴＰ２２を介して電力出力に結合することができる負荷を流れる交流（ＡＣ）ｉを監視することにより電力入力を監視する。変圧器ＴＲ１は、１次コイルから２次コイルへの交流電流ｉの高周波成分を磁気によって結合するように構成され、これにより、ＡＣ電流Ｉをｄｉ／ｄｔ入力感知回路１０２へ供給する。
【００１４】
ｄｉ／ｄｔ入力感知回路１０２は、抵抗Ｒ１−Ｒ２、キャパシタＣ０−Ｃ１、およびダイオードＤ１−Ｄ５を含む。変圧器ＴＲ１の２次コイルは、抵抗Ｒ１−Ｒ２に接続され、抵抗Ｒ１−Ｒ２は、グランドへの共通のノード接続部を共用する。抵抗Ｒ１−Ｒ２は、変圧器ＴＲ１の２次コイルに接地基準を提供する。キャパシタＣ０およびダイオードＤ１は、抵抗Ｒ１に並列に接続され、キャパシタＣ１およびダイオードＤ２は、抵抗Ｒ２に並列に接続される。さらに、ダイオードＤ１のカソードは、ダイオードＤ３−Ｄ４のアノードに接続され、ダイオードＤ２のカソードは、ダイオードＤ５−Ｄ６のアノードに接続される。ダイオードＤ４−Ｄ５のカソードは、グラウンドに接続され、ダイオードＤ３とＤ６のカソードは、ｄｉ／ｄｔ入力感知回路１０２の出力を提供するノード１１４に接続される。ダイオードＤ１−Ｄ２およびＤ４−Ｄ５は、全波整流されるブリッジを形成するように構成され、それ故、ノード１１４に提供される出力は、全波整流された信号である。さらに、ダイオードＤ３−Ｄ６およびアーク放電感知回路１０４に含まれるキャパシタＣ２は、ロギング（logging）回路を形成し、これによりノード１１４に提供された出力のレベルは、ｄｉ／ｄｔ入力感知回路１０２の入力のログ（log）に比例される。
【００１５】
アーク放電感知回路１０４は、キャパシタＣ２、積分キャパシタＣ３、バイパスキャパシタＣ４、抵抗Ｒ４−Ｒ８、オペレーショナルアンプ（オペアンプ）１１６、およびダイオードＤ７を含む。図１に示すように、キャパシタＣ２および抵抗Ｒ４は、ノード１１４とグランドとの間に接続される。さらに、オペアンプ１１６および抵抗Ｒ５−Ｒ６は、非反転増幅器を形成するように構成される。キャパシタＣ２は、オペアンプ１１６の非反転入力に接続され、オペアンプ１１６は、キャパシタＣ２に加わる電圧をバッファし、バッファされた電圧を、ダイオードＤ７および抵抗Ｒ７を介して電流制限抵抗Ｒ８と積分キャパシタＣ３によって共有される共通ノード接続に提供する。抵抗Ｒ８およびキャパシタＣ３は、処理ユニット１１２のアナログ入力ＰＡ０とグラウンドとの間に接続される。ダイオードＤ７は、積分キャパシタＣ３からの逆電流の流れを防ぐように動作する。抵抗Ｒ７とキャパシタＣ３の組合せは、高周波数ノイズを除去するローパスフィルターを形成することに留意すべきである。
【００１６】
アーク放電感知回路１０４は、全波整流された信号をｄｉ／ｄｔ入力感知回路１０２から受け取り、所定の測定期間に蓄積された電圧レベルを処理ユニット１１２のアナログ入力ＰＡ０に提供し、処理ユニット１１２は、その後に電圧レベルを測定し、測定された電圧レベルに関する情報を蓄積し、１つもしくはそれ以上のアルゴリズムを用いて蓄積された情報を処理し、電気的なアーク不良または迷惑な負荷から生じた、電流センサ１０１によって提供されたＡＣ電流の高周波成分であるか否かを決定する。アーク不良から生じた高周波数ＡＣ電流成分の場合、処理ユニットは、ファイアリング回路（図示しない）を活性化して電気機械式のインターフェースをトリップさせ、これにより、負荷への電力出力を遮断する。図１に示す従来のフロントエンド回路１００は、多数の個々の電気または電子部品を使用して実行するため、アーク不良検出装置の全体の部品および製造コストを増加させ、他方、装置の全体の信頼性を低下させる。
【００１７】
図２ａは、本発明によるアーク不良検出装置のフロントエンド回路２００の実施例を示している。例示の実施例において、フロントエンド回路２００は、電流センサ２０１、ｄｉ／ｄｔ入力感知回路２０２、および処理ユニット２１２を含む。図２ａの電流センサ２０１および処理ユニット２１２は、図１の電流センサ１０１および処理ユニット１１２と同様であることに留意すべきである。特に、電流センサ２０１は、変圧器ＴＲ１を含み、負荷ライン位相端末ＴＰ９およぶ負荷ニュートラル端末ＴＰ１０およびＴＰ２２を介して電力出力（図２ａを参照）に結合可能な負荷を流れるＡＣ電流ｉを監視することによって電力入力（図２ｂを参照）を監視する。変圧器ＴＲ１は、１次コイルから２次コイルへのＡＣ電流ｉの高周波成分を磁気的に結合し、ｄｉ／ｄｔ入力感知回路２０２へＡＣ電流Ｉを提供する。さらに、処理ユニット２１２は、ｄｉ／ｄｔ入力感知回路２０２によって発生されたＡＣ信号（ｄｉ／ｄｔ信号）により運搬された情報を分析し、電気的なアーク不良または迷惑な負荷から生じたＡＣ電流ｉの高周波成分であるか否かを決定する。例えば、処理ユニット２１２は、米国テキサス州ダラスのテキサス  インスツルメンツ  インコーポレイテッド（ＴＩ）によって販売されたＭＳＰ４３０Ｆ１１２２マイクロコントローラやその他の適当なプロセッサ／コントローラを用いて実行することができる。
【００１８】
図２ａに示されるように、ｄｉ／ｄｔ入力感知回路２０２は、ダイオードＤ８−Ｄ１１、抵抗Ｒ９を含んでいる。例示された実施例では、ダイオードＤ８−Ｄ１１は、変圧器ＴＲ１の２次コイルで提供されたＡＣ信号の全波整流を実行するように構成されている。特に、ダイオードＤ８のカソードとダイオードＤ１０のアノードが２次コイルの第１の端子に接続され、ダイオードＤ９のカソードとダイオード１１のアノードが２次コイルの第２の端子に接続される。さらに、ダイオードＤ８−Ｄ９のアノードがグラウンドに接続され、ダイオードＤ１０−Ｄ１１のカソードが処理ユニット２１２の第１のアナログ入力ＰＡ１に接続される。抵抗Ｒ９は、処理ユニット２１２のアナログ入力ＰＡ１とグラウンドの間に接続される。
【００１９】
別の実施例では、ｄｉ／ｄｔ入力感知回路２０２は、変圧器ＴＲ１の２次コイルで提供されるＡＣ信号の半波整流を実行するように構成することができることに留意すべきである。さらに、さらに他の実施例において、１つもしくは２つの整流回路（ダイオードＤ８−Ｄ１１を含む）および抵抗Ｒ９がフロントエンド回路２００から省略されても良く、ｄｉ／ｄｔ信号が処理ユニット２１２のアナログ入力ＰＡ１に直接的に提供されるようにしてもよい。
【００２０】
ここに開示される実施例では、変圧器ＴＲ１は、その１次コイルに低い磁化インダクタンスを提供し、２次コイルに高い巻数比を提供する。さらに、整流するダイオードＤ８−Ｄ１１は、フロントエンド回路２００に含まれ、ｄｉ／ｄｔ信号によって運ばれる情報をフォーマットし、抵抗Ｒ９が回路２００に含まれて共振によるｄｉ／ｄｔ信号のピークを制限し、これにより、処理ユニット２１２によるこの情報の分析を容易にする。
【００２１】
結果として、図１の従来のフロントエンド回路１００と同様に、２次コイルの電圧は、１次コイルを流れる電力ライン電流の変化の割合（ｄｉ／ｄｔ）と２次的な負荷の双方の関数である。しかしながら、フロントエンド回路１００と異なり、図２ａのフロントエンド回路２００は、対数の応答を提供しない。従来のフロントエンド回路１００の対数応答を提供する電気的な成分または部品は、フロントエンド回路２００から取り除かれているため、フロントエンド回路２００の全体のコストが低減される。さらに、フロントエンド回路２００により提供されるｄｉ／ｄｔ信号の周波数の内容は、処理ユニット２１２によってさらに容易に分析され得る。
【００２２】
図２ｂは、ｄｖ／ｄｔ入力感知回路２０４の実施例を例示し、この回路は、
迷惑な負荷からの電気的なアーク放電の事象をよりよく識別するために、ｄｉ／ｄｔ入力感知回路２０２（図２ａを参照）と関連して用いることができる。例示の実施例において、ｄｖ／ｄｔ入力感知回路２０４は、抵抗Ｒ１８−Ｒ１９とキャパシタＣ１８を含む。キャパシタＣ１８は、充電キャパシタであり、抵抗Ｒ１８は電流制限抵抗であることに留意すべきである。ｄｖ／ｄｔ入力感知回路２０４は、電気機械式のインターフェース２１７から全波整流された電力ライン電圧ＶFWを受け取る。このインターフェース２１７は、ダイオードＤ１２−Ｄ１５およびソレノイド２１８によって実行されるダイオードブリッジを含む。フロントエンド回路２００を含むアーク不良検出装置が電気的なアーク放電状態を検出した場合、処理ユニット２１２は、電気機械式のインターフェース２１７を制御し、ソレノイド２１８をトリップさせ、これにより、負荷への電力出力（図２ａを参照）を遮断する。このような処理ユニットによる電気機械式のインターフェースの制御は、アーク不良検出技術（‘５８５出願）の名称で２００５年９月１３日に提出された審査中の米国特許出願第１１／２２５，５８５において説明され、このすべての開示は、参照によってここに含まれる。
【００２３】
上記したように、ｄｖ／ｄｔ入力感知回路２０４は、電気機械式のインターフェース２１７から全波整流された電力ライン電圧ＶFWを受け取る。充電キャパシタＣ１８および電流制限抵抗Ｒ１８は、この全波整流された電圧からＡＣ信号ｚ（ｔ）（“ｄｖ／ｄｔ信号”、図２ｂを参照）を抽出するように構成される。ｄｖ／ｄｔ信号は、電力ライン電圧ＶFWの変化に関する情報を搬送する。特に、ｄｖ／ｄｔ入力感知回路２０４に含まれるキャパシタＣ１８および抵抗Ｒ１９は、Ｒ−Ｃ微分回路を構成し、次式（１）で表すことができる出力ｙ（ｔ）を提供する。
【００２４】
【数１】
2007221989.tif 000003
【００２５】
ここで、“Ｒ”は、抵抗Ｒ１９の値、“Ｃ“は、キャパシタＣ１８の値、”ｘ（ｔ）は、Ｒ−Ｃ微分回路の入力、そして、ｙ（ｔ）は、Ｒ−Ｃ微分回路（図２ｂを参照）の出力である。キャパシタＣ１８と抵抗Ｒ１９によって形成されたＲ−Ｃ微分回路は、それゆえ、出力ｙ（ｔ）を産出し、これは、定数Ｒ・Ｃによって乗算された入力ｘ（ｔ）の微分に等しい。ｄｖ／ｄｔ入力感知回路２０４は、出力ｙ（ｔ）を電流制限抵抗Ｒ１８に提供し、次いで、電流制限抵抗Ｒ１８は、引き続く分析のため、ｄｖ／ｄｔ信号ｚ（ｔ）を処理ユニット２１２の第２のアナログ入力ＰＡ２に提供する。
【００２６】
ある実施例において、処理ユニット２１２は、ライン電圧ゼロ交差近傍の全波整流された電力ライン電圧ＶFWの各半サイクル毎にアナログ入力ＰＡ１（図２ａを参照）に提供されたｄｉ／ｄｔ信号の電圧を測定する。ここに開示の本実施例では、処理ユニット２１２は、電力ライン電圧ＶFWの変化に関する情報を得るためにｄｖ／ｄｔ信号ｚ（ｔ）を用いるのみならず、ｄｉ／ｄｔ信号の電圧を測定するためにライン電圧同期タイミングを定めるべくｄｖ／ｄｔ信号ｚ（ｔ）を用いる。特に、抵抗Ｒ１８と処理ユニット２１２に組み込まれたダイオードＤ１８−Ｄ１９は、ゼロ交差検出器を形成する。ダイオードＤ１８−Ｄ１９は、典型的に処理ユニット２１２内に含まれ、短期間にアナログ入力ＰＡ２への静電放電（ＥＳＤ）過電圧遷移から保護することに留意すべきである。例示の実施例では、ダイオードＤ１８−Ｄ１９は、非常に電流制限され、それ故、安定した状態で使用され得る。
【００２７】
従って、ｄｖ／ｄｔ信号ｚ（ｔ）の電圧が、ＶccにダイオードＤ１８またはＤ１９の電圧降下Ｖdropを加えた値より大きくなると、ダイオードＤ１８は、順方向にバイアスされ（“ターンオン”）、これにより、抵抗Ｒ１８を介してＶccへ電流が流れる。処理ユニット２１２は、ｄｖ／ｄｔ信号ｚ（ｔ）の生じた電圧を論理ハイまたは“１”として読む。さらに、ｄｖ／ｄｔ信号ｚ（ｔ）の電圧がＶccにダイオードＤ１８またはＤ１９の電圧降下Ｖdropを加えた値より小さくなると、ダイオードＤ１８は、ターンオンしない。この場合、処理ユニット２１２は、ｄｖ／ｄｔ信号ｚ（ｔ）の生じた電圧を論理ローまたは“０”として読む。全波整流された電力ライン電圧ＶFWが入力ｘ（ｔ）として提供されたとき（図２ｂを参照）、処理ユニット２１２が論理ローを読む場合、すなわち、電力ライン電圧のゼロ交差の近傍は、典型的に比較的短い期間に制限されることに留意すべきである。
【００２８】
キャパシタＣ１８と抵抗Ｒ１９によって形成されたＲ−Ｃ微分回路、および抵抗Ｒ１８とダイオードＤ１８−Ｄ１９によって形成されたゼロ交差検出器は、それゆえ、アナログ入力ＰＡ２のｄｖ／ｄｔ信号ｚ（ｔ）を以下のように応答させる。
【００２９】
【数２】
2007221989.tif 000004
【００３０】
もし、式（２）を満足するならば、処理ユニット２１２は、ｄｖ／ｄｔ信号ｚ（ｔ）の電圧を論理ハイと読む。これとは別に、もし、式（３）を満足するならば、処理ユニット２１２は、ｄｖ／ｄｔ信号ｚ（ｔ）を論理ローとして読む。
【００３１】
【数３】
2007221989.tif 000005
【００３２】
図３ａ―３ｂは、全波整流された電力ライン電圧ＶFWとｄｖ／ｄｔ信号ｚ（ｔ）（図２ｂを参照）を表すタイミングダイアグラムである。図３ａに示すように、時間Ｔ１、Ｔ３、Ｔ５で、上記式（２）によって示された条件が満足され、それゆえ、ｄｖ／ｄｔ信号ｚ（ｔ）は、論路ロー電圧“０”から論理ハイ電圧“１”へ遷移され、さらに、時間Ｔ２、Ｔ４、およびＴ６で、上記式（３）で示された条件が満足され、それゆえ、ｄｖ／ｄｔ信号ｚ（ｔ）は、論理ハイ電圧“１”から論理ロー電圧“０”へ遷移される。処理ユニット２１２の動作タイミングは、それゆえ、アナログ入力ＰＡ２での０と１の遷移を検出することによって、全波電力ライン電圧ＶFWと同期することができる。
【００３３】
図３ｂに示すように、ｄｖ／ｄｔ信号ｚ（ｔ）は、時間Ｔ１、Ｔ３、およびＴ５で論理ロー電圧“０”から論理ハイ電圧“１”へ遷移させ、時間Ｔ２、Ｔ４、およびＴ６で論理ハイ電圧“１”から論理ロー電圧！“０”へ遷移させる。さらに、図３ｂは、時間Ｔ３．１とＴ３．２との間に生じる電力ラインの遷移を描画し、これは、ｄｖ／ｄｔ信号ｚ（ｔ）に、おおよそ時間Ｔ３．１で論理ハイ電圧“１”から論理ロー電圧“０”への別の遷移をさせ、おおよそ時間Ｔ３．２で論理ロー電圧“０”から論理ハイ電圧“１”への別の遷移をさせる。このｄｖ／ｄｔ信号の更なる状態の変化は、可能性のある電気的なアーク放電を示し、１つもしくはそれ以上のアルゴリズムへの情報入力として与えることができ、電気的なアーク不良または迷惑な負荷から生じた状態の変化であるか否かを決定する。
【００３４】
ここに開示される実施例では、ｄｖ／ｄｔ入力感知回路２０４は、全波整流された電力ライン電圧ＶFWからｄｖ／ｄｔ信号を抽出し、充電キャパシタＣ１８のストレスを減少させ、これにより、キャパシタＣ１８は低コストの電気部品を用いて実行され得ることに留意すべきである。しかしながら、ｄｖ／ｄｔ信号は、選択的に、半波整流された電力ライン電圧から抽出され、電力ライン電圧から直接的に抽出され得ることが理解されよう。さらに、図２ｂは、抵抗Ｒ１７、発光ダイオード（ＬＥＤ）Ｄ１６、ツェナーダイオードＤ１７、およびキャパシタＣ１９を示している。抵抗Ｒ１７、ダイオードＤ１６−Ｄ１７、およびキャパシタＣ１９は、処理ユニット２１２のために局部的な電力供給Ｖｃｃ、例えば+５Ｖｃｃを生成するように構成される。ＬＥＤ  Ｄ１６は、パワーオンの指示を与える。抵抗Ｒ１７およびＬＥＤ  Ｄ１６は、キャパシタＣ１９と共に、充電キャパシタＣ１８を放電するためグラウンドへの電気的な経路をも提供し、これにより、そこに印加された全波整流されたライン電圧に応答してキャパシタＣ１８が電荷を最高（ピーク）にならないことを確実にする。他の実施例では、処理ユニット２１２のアナログ入力ＰＡ２に電流制限保護を与える抵抗Ｒ１８は、ｄｖ／ｄｔ入力感知回路２０４から省略することができる。ツェナーダイオードＤ１７は、キャパシタＣ１９と並列に接続され、冗長電圧制限を提供する。
【００３５】
図４は、ギロチンアーク（guillotine arc）として知られる電気的なアーク放電事象によって、電力ライン電圧がどのように影響を受けるのかを例示している。ギロチンアークは、典型的に、電圧ソースインピーダンスと相互作用する高いｄｉ／ｄｔのフリークエントレベルによって特徴付けられ同時に高いｄｖ／ｄｔ状態を引き起こす。例えば、このようなギロチンアークは、薄い金属ブレードが電気製品の電力ラインを切断するときに生成され得る。特に、図４は、電力ライン電圧４０２、および電力ライン電圧４０２に関するｄｖ／ｄｔ信号４０４を示している。例えば、電力ライン電圧４０２は、図２ｂのラインフェーズとラインニュートラルの端子間に提供された電力ライン電圧に対応され得る。さらに、ｄｖ／ｄｔ信号４０４は、ｄｖ／ｄｔ入力感知回路２０４によって生成され、かつ処理ユニット２１２のアナログ入力ＰＡ２に提供されたｄｖ／ｄｔ信号（図２ｂを参照）に対応することができる。ここに開示されるアーク不良検出装置は、電力ライン電流（ｄｉ／ｄｔ）と電力ライン電圧（ｄｖ／ｄｔ）の双方の変化を分析することができるため、ギロチンアークのような電気的なアーク放電事象は、より正確に識別され得る。
【００３６】
ここに開示される実施例では、アーク不良検出装置は、次のように、電力ライン電流（ｄｉ／ｄｔ）と電力ライン電圧（ｄｖ／ｄｔ）の変化を分析する。特定の測定期間の間、処理ユニット２１２は、アナログ入力ＰＡ１とＰＡ２にそれぞれｄｉ／ｄｔ信号およびｄｖ／ｄｔ信号の電圧状態を獲得し、そこから得られた情報から１つもしくはそれ以上のデータストリームを発生する。例えば、特定の測定期間は、ＡＣ電力メインのサイクルの半分より幾分小さい期間に等しいか、あるいは他の適切な期間に等しいとすることができる。さらに、特定の測定期間は、高電圧状態を達成するｄｖ／ｄｔ信号によって開始されるようにしてもよいし、他の適切な事象または信号状態によって開始されるようにしてもよい。ある実施例では、処理ユニット２１２は、３つのデータストリームを発生し、具体的には、第１のデータストリームは、ｄｉ／ｄｔ信号レベルが第１の特定の電圧しきい値を超えた回数に関する情報を含み、第２のデータストリームは、ｄｖ／ｄｔ信号レベルが第２の特定に電圧しきい値を超えた回数に関する情報を含み、第３のストリームは、特定の測定期間中にｄｉ／ｄｔ信号レベルが第１の特定のしきい値を超えた時間の長さに関する情報を含む。例えば、第１の特定の電圧しきい値は、約１００ｍＶに等しくすることができ、あるいは他の適切な電圧レベルとすることができ、第２の特定の電圧しきい値は、約Ｖccに１つのダイオードの電圧降下Ｖdiodeを加えた値、すなわち、約５．７ボルトに等しくすることができ、あるいは、他の適切な電圧レベルとすることができる。処理ユニット２１２は、アナログ入力ＰＡ１およびＰＡ２で生じる遷移の回数をそれぞれカウントすることにより第１および第２のデータストリームを発生することができる。さらに、処理ユニット２１２は、ｄｉ／ｄｔ信号がアナログ入力ＰＡ１に特定の状態でとどまる時間の長さを蓄積することによって第３のデータストリームを発生することができる。測定期間が経過した後、処理ユニット２１２は、第１、第２のおよび第３のデータストリームに関する情報を内部または外部メモリに格納する。
【００３７】
次に、処理ユニット（図２ａ−２ｂを参照）は、直近に測定された期間に発生された第１、第２および第３のデータストリームに含まれる情報を分析し、１つもしくはそれ以上の以前の測定期間に発生されたデータストリームに含まれる情報を任意に分析する。ここに開示される実施例では、処理ユニット２１２は、各々の測定期間中の第１の特定のしきい値を超えたｄｉ／ｄｔ信号の回数を決定することによって第１のデータストリームを分析する。具体的には、処理ユニット２１２は、１つもしくはそれ以上の連続する測定期間中にｄｉ／ｄｔ信号レベルが第１のしきい値を超えた回数である第１の連続するカウントを維持する。第１の連続するカウントが第１の所定の値（トリップしきい値）を越えた場合、それによって、電気的なアーク放電状態が示され、処理ユニット２１２は、第１の回路（図示していない）を活性化し電気機械式のインターフェース２１７をトリップさせ（図２ｂを参照）、負荷への電力出力（図２ａを参照）を遮断する。例えば、トリップしきい値に対応する第１の所定の値は、ｄｉ／ｄｔ信号の１００の状態遷移に等しくすることができ、あるいは他の適切な状態遷移の回数とすることができる。ある実施例では、負荷のｄｉ／ｄｔ特性を説明するためにＡＣ電力メインの各々の半サイクル毎に第１の連続するカウントから所定の値が減算され、他方、第１の連続するカウントがゼロ以下に落ち込むことを禁じる。
【００３８】
同様に、処理ユニット２１２は、各々の測定期間中の第２の特定のしきい値を超えたｄｖ／ｄｔ信号レベルの回数を決定することによって第２のデータストリームを分析する。具体的には、処理ユニット２１２は、１つもしくはそれ以上の連続的な測定期間中にｄｖ／ｄｔ信号レベルが第２のしきい値を超えた回数である第２の連続するカウントを維持する。第２の連続するカウントが第２の所定の値を超えた場合、それによって、可能性のある電気的なアーク放電状態が示され、処理ユニット２１２は、特定の量を第１の連続するカウントに加算し、これにより、負荷への電力出力を遮断するための電気機械式インターフェース２１７のトリップの可能性および速度を増加させる。例えば、第２の所定の値は、ｄｖ／ｄｔ信号の４つの状態遷移に等しくすることができ、あるいは状態遷移の他の適切な回数に等しくすることができ、ｄｉ／ｄｔ信号の状態遷移の第１の連続するカウントに加えられる特定の量は、４０あるいは他の適切な量とすることができる。もし、ｄｖ／ｄｔ特性を説明するために第２の連続するカウントが負荷の第２の所定の値を超えないならば、このような特定の量は、第１の連続するカウントに加算されない。
【００３９】
さらに、処理ユニット２１２は、ｄｉ／ｄｔ信号が特定の状態でとどまった１つもしくはそれ以上の測定期間の時間の長さを蓄積し、かつｄｉ／ｄｔ信号レベルが第１のしきい値を超えた回数の第１の連続するカウントに相対する蓄積された時間を評価することによって第３のデータストリームを分析する。ｄｉ／ｄｔ信号が特定の状態でとどまった蓄積時間が、ｄｉ／ｄｔ信号レベルが第１のしきい値を超えた回数に相対して高い場合には、そのような状態は迷惑な負荷を示すことがあるため、処理ユニット２１２は、電気機械式のインターフェースのトリップを禁止する。例えば、ｄｉ／ｄｔ信号が特定の状態にとどまった期間の蓄積された時間の最小限の長さは、２ミリ秒に等しいとすることができ、あるいは、他の適切な時間の長さとすることができる。さらに、電気機械式のインターフェースのトリップは、第１の回路を活性化するためのトリップしきい値を増加させることによって、あるいは他の適切な技術によって禁止することができる。
【００４０】
ｄｉ／ｄｔ入力感知回路２０２およびｄｖ／ｄｔ入力感知回路２０４（図２ａー２ｂを参照）によって発生されたｄｉ／ｄｔ信号およびｄｖ／ｄｔ信号の分析方法は、電気的なアーク放電事象をよりよく区別または識別するため、図５ａ―５ｄを参照して以下に説明される。ｄｉ／ｄｔおよびｄｖ／ｄｔ信号のこのような分析は、図２ａ―２ｂの処理ユニット２１２によって実行され得ることが理解されよう。ステップ５０２に記載のように（図５ａを参照）、処理ユニットが低電圧状態から高電圧状態へ遷移するｄｖ／ｄｔ信号の電圧状態を検出すると、処理ユニットは、測定期間を追跡(トラッキング)するためタイマーを開始する。例えば、タイマーは、ゼロの初期カウント値をもつ８−ビットタイマーで実行することができる。さらに、タイマーは、処理ユニット内で内部的に実行されるようにしてもよいし、外部のタイマーで実行されるようにしてもよい。上記したように、ｄｉ／ｄｔ信号は、ｄｉ／ｄｔ入力感知回路２０２（図２ａを参照）によって処理ユニット２１２のアナログ入力ＰＡ１に提供される。次に、処理ユニットは、ステップ５０４に示されるように、ｄｖ／ｄｔ信号の状態遷移をカウントする。上記したように、ｄｖ／ｄｔ信号は、ｄｖ／ｄｔ入力感知回路２０４（図２ｂを参照）によって処理ユニット２１２のアナログ入力ＰＡ２に提供される。具体的には、ステップ５０４．１に示されるように（図５ｃを参照）、ローからハイへ遷移するｄｖ／ｄｔ信号の電圧状態が検出されるか否かに関する決定が成される。このような決定は、ｄｖ／ｄｔ信号のレベルを特定の電圧しきい値と比較する第１の比較器を用いて行うことができる。例えば、第１の比較器は、処理ユニット内で内部的に実行され得るし、あるいは外部の比較器で実行されてもよい。ｄｖ／ｄｔ信号の状態がローからハイへの遷移であることが検出されば場合、第１のカウンタは、ステップＳ５０４．２に示されるように、測定期間中に生じるｄｖ／ｄｔ信号の状態遷移をカウントするためにインクリメントとされる。上記したタイマーと第１の比較器のように、第１のカウンタは、処理ユニット内で内部的に実行されるか、あるいは外部のカウンタで実行される。
【００４１】
次に、処理ユニットは、ステップＳ５０６（図５ａを参照）に示すように、ｄｉ／ｄｔ信号の状態遷移をカウントする。具体的には、ステップ５０６．１に示すように（図５ｄを参照）、ローからハイへ遷移するｄｉ／ｄｔ信号の電圧状態が検出されるか否かに関する決定がなされる。このような決定は、ｄｉ／ｄｔ信号のレベルを特定の電圧しきい値と比較する第２の比較器を用いて実行することができる。例えば、第２の比較器は、処理ユニット内で内部的に実行されてもよいし、あるいは外部の比較器であってもよい。ｄｉ／ｄｔ信号の状態がローからハイへの遷移であることが検出された場合、第２のカウンタは、ステップ５０６．２に示すように測定期間中に生じるｄｉ／ｄｔ信号の状態遷移をカウントするためインクリメントされる。タイマー、第１および第２の比較器、および上記した第１のカウンタと同様に、第２のカウンタは、処理ユニット内で内部的に実行されてもよいし、外部のカウンタで実行されてもよい。
【００４２】
次に、ステップ５０８に示すように（図５ａを参照）、処理ユニットは、ｄｉ／ｄｔ信号が特定の状態、例えば高電圧状態、にとどまる時間の長さをトラッキングする内部または外部のアキュムレータを読み取る。具体的には、処理ユニットは、ｄｉ／ｄｔ信号の状態がローからハイへの遷移であることが検出されたときのタイマーの値を読み取り、ステップ５０８．１に示すように（図５ｄを参照）、タイマーの値を変数“Ｔbeg”に関連してメモリに格納する。ステップ５０６．１に示すように、ｄｉ／ｄｔ信号の状態がローからハイへの遷移であることが検出されるか否かに関する次の決定がなされ、かつ、このようなｄｉ／ｄｔ信号の状態遷移が検出されない場合、ステップ５０８．２に示すように、ｄｉ／ｄｔ信号の状態が現在ハイであるか否かに関する次の決定が行われる。ｄｉ／ｄｔ信号の状態が現在ハイである場合には、ステップ５０８．３に示すように、タイマーの値が読取られ、変数“Ｔend”に関連してメモリに格納される。次に、ｄｉ／ｄｔ信号が高電圧状態にとどまる時間の長さ“Ｔacc”が次式により蓄積される。
【００４３】
【数４】
2007221989.tif 000006
【００４４】
それからステップ５１０に示すように（図５ａおよび５ｄを参照）、測定期間が終了したか否かに関する決定が成される。測定期間が終了していない場合には、方法は、ステップ５０４．１（図５ｃを参照）にループバックする。
【００４５】
測定期間が終了した場合には、電気的な事象を識別するために計算が実行され、ステップ５１２に示すように（図５ｂを参照）、アーク不良検出装置の電気機械式インターフェースをトリップするか否かを決定する。上記したように、ある実施例では、処理ユニットは、各々の電圧しきい値以上となったｄｖ／ｄｔ信号およびｄｉ／ｄｔ信号レベルの回数に関する情報を含む第１および第２のデータストリームを発生し、かつ、測定期間中に電圧しきい値以上となったｄｉ／ｄｔ信号レベルの時間の長さに関する情報を含む第３のデータストリームを発生する。次に、処理ユニットは、測定期間中の各電圧しきい値以上となったｄｖ／ｄｔ信号およびｄｉ／ｄｔ信号レベルの回数の連続するカウントを維持する。さらに、処理ユニットは、測定期間中にｄｉ／ｄｔ信号レベルが電圧しきい値を超えた回数の連続するカウントに相対するｄｉ／ｄｔ信号が高電圧状態にとどまった蓄積時間を評価する。次に、ステップ５１４に示すように、処理ユニットにより維持され評価された連続するカウントおよび蓄積時間に基づき、電気機械式のインターフェースがトリップされるべきか否かに関する決定が成される。電気機械式のインターフェースがトリップされるべきと決定された場合、処理ユニット２１２は、ステップ５１８に示すように、電気機械式インターフェース２１７をトリップさせ（図２ｂを参照）、負荷への電力出力を遮断する。さもなくば、ステップ５１６に示すように、アーク不良検出装置に関するテストボタンが作動されたか否かに関する決定が成される。テストボタンが作動された場合、ステップ５１８に示すように、電気機械式インターフェースはトリップされ、負荷への電力出力が遮断され、これにより、アーク不良検出装置のユーザは、装置の機能的な試験を実行することができる。もし、テストボタンが作動されなかった場合には、ステップ５２０に示すように、第１および第２のカウンタおよびアキュムレータはすべてクリアされ、ステップ５２２に示すように、タイマーが停止されリセットされ、ステップ５０２へループが戻る（図５ａを参照）。
【００４６】
ｄｉ／ｄｔ入力感知回路２０２（図２ａを参照）およびｄｖ／ｄｔ入力感知回路２０４（図２ｂを参照）を含む、ここに開示されたアーク不良検出装置を実行するために必要な機能は、ディジタルシグナルプロセッサ、マイクロコントローラ、マイクロプロセッサ、プログラマブルロジックアレイ、または他の適切なハードウエハおよび／またはソフトウエアを用いた、ハードウエアまたはソフトウエアまたはそれらの組合せ利用して、その全体またはその一部を具現化することができることが理解されよう。
【００４７】
ここに開示される発明の思想を逸脱しない範囲内で、上記した低コストアーク不良検出技術への更なる変形や変更が可能であることは当業者によって理解されよう。従って、発明は、添付の特許請求の範囲の範囲および精神によって制限されない限り限定的にみなされるべきではない。
【図面の簡単な説明】
【００４８】
【図１】図１は、従来のアーク不良検出装置のフロントエンド回路を示す回路図であり、従来のフロントエンド回路は、電流センサ、ｄｉ／ｄｔ入力感知回路、アーク放電感知回路を含んでいる。
【図２ａ】図２ａは、本発明によるアーク不良検出装置のフロントエンド回路の回路図であり、フロントエンド回路は、電流センサおよびｄｉ／ｄｔ入力感知回路を含んでいる。
【図２ｂ】図２ｂは、図２ａのｄｉ／ｄｔ入力感知回路に関連して用いることができるｄｖ／ｄｔ入力感知回路を示す回路図である。
【図３ａ】図３ａは、図２ｂのｄｖ／ｄｔ入力感知回路の動作を示すタイミング図である。
【図３ｂ】図３ｂは、可能性のある電気的なアーク放電事象を示す、電力ライン遷移の存在するところの図２ｂのｄｖ／ｄｔ入力感知回路の動作を示すタイミング図である。
【図４】同時に高いｄｖ／ｄｔ状態を生じさせるように電圧ソースインピーダンスと相互作用する、高いｄｉ／ｄｖの周波数レベルによって特徴付けられた電気的なアーク放電事象を表すタイミング図である。
【図５ａ】図５ａは、電気的なアーク不良を迷惑な負荷からよりよく識別するため、図２ａのｄｉ／ｄｖ入力感知回路および図２ｂのｄｖ／ｄｔ入力感知回路を介して得られた情報を分析する方法を示す図である。
【図５ｂ】図５ｂは、図２ａのｄｉ／ｄｖ入力感知回路および図２ｂのｄｖ／ｄｔ入力感知回路を介して得られた情報を分析する方法を示す図である。
【図５ｃ】図５ｃは、図２ａのｄｉ／ｄｖ入力感知回路および図２ｂのｄｖ／ｄｔ入力感知回路を介して得られた情報を分析する方法を示す図である。
【図５ｄ】図５ｄは、図２ａのｄｉ／ｄｖ入力感知回路および図２ｂのｄｖ／ｄｔ入力感知回路を介して得られた情報を分析する方法を示す図である。
【図１】
2007221989.tif 000007
【図２ａ】
2007221989.tif 000008
【図２ｂ】
2007221989.tif 000009
【図３ａ】
2007221989.tif 000010
【図３ｂ】
2007221989.tif 000011
【図４】
2007221989.tif 000012
【図５ａ】
2007221989.tif 000013
【図５ｂ】
2007221989.tif 000014
【図５ｃ】
2007221989.tif 000015
【図５ｄ】
2007221989.tif 000016
【外国語明細書】
2007221989000001.pdf
2007221989000002.pdf
2007221989000003.pdf
2007221989000004.pdf