(57)【要約】【課題】表示品質の低下を招来することなく画像表示部の外周辺領域の省スペース化を実現した液晶表示装置を提供することにある。【解決手段】透明基板上にマトリクス状に配置された複数のソース線ＳＷ１〜ＳＷｎ及びゲートＧＷ１〜ＧＷｎ線と、これらのゲート線間に略平行に設けられた複数の補助容量線と、各ソース線及びゲート線の交点近傍に設けられた薄膜トランジスタとを備えたアレイ基板の外周辺に、複数のゲート線から延出した複数本の引回し線が配線された液晶表示装置において、複数本の引回し線ＧＬ１〜ＧＬｎは、互いに隣接する引回し線を２本ずつに組分けして一方を低位に他方を間に補助容量線を覆うゲート絶縁膜より肉厚の絶縁層を介在させて高位にして積層配線されている。【選択図】図１
2007192968.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数のソース線及びゲート線と、前記ゲート線間に略平行に設けられた複数の補助容量線と、前記ソース線及び前記ゲート線の交点近傍に設けられた薄膜トランジスタとが形成されたアレイ基板と、前記アレイ基板と対向して間に液晶層が形成された対向透明基板とを備え、前記アレイ基板に形成された画像表示部外の周辺部に前記薄膜トランジスタを駆動するゲート駆動用半導体チップ及びソース駆動用半導体チップを設けた液晶表示装置において、
前記ゲート駆動用半導体チップが搭載される領域には、前記ゲート線に接続されて画像表示部の外周辺に引回された引回し線を導入し、これらの引回し線は、互いに隣接する引回し線を２本ずつに組分けして一方を低位に、間に前記補助容量線を覆う絶縁膜より肉厚の絶縁層を介在して他方を高位にして積層配線したことを特徴とする液晶表示装置。
【請求項２】
前記ゲート及びソース駆動用半導体チップは、前記アレイ基板に形成された矩形状の画像表示部のいずれか１辺に並置されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記ゲート駆動用半導体チップは、前記矩形状の画像表示部のいずれか１辺の両端部に並置されていることを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
前記低位の引回し線と高位の引回し線とは、前記絶縁層を介して上下に全部又は一部が重なるように積層されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記低位の各引回し線は前記ゲート線と、前記高位の各引回し線は前記ソース線と同じ材料で作成されていることを特徴とする請求項１又は４に記載の液晶表示装置。
【請求項６】
前記高位の引回し線は、画素電極材料と同じ材料で作成されていることを特徴とする請求項１又は４に記載の液晶表示装置。
【請求項７】
前記絶縁層は、複数の絶縁膜で積層されて形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
前記絶縁層を構成する複数の絶縁膜の少なくとも１つは、前記ゲート線を覆うゲート絶縁膜と同じ材料で作成されていることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記低位及び高位の引回し線は、前記ゲート駆動用半導体チップが搭載される領域の外部又は内部近傍で低位及び高位の引回し線を分岐して、これらの引回し線に前記半導体チップを搭載する実装用端子が形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項１０】
前記実装用端子は、前記複数の引回し線上に形成された絶縁層にコンタクトホールを形成し、該コンタクトホールに導電性の電極が装着されて形成されていることを特徴とする請求項９に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、特に、画像表示外周辺部に複数本の引回し線を引回して液晶駆動用の半導体チップに接続できるようにした液晶表示装置に関するものである。
【背景技術】
【０００２】
近年、情報通信機器のみならず一般の電気機器においても液晶表示装置が広く使用されている。この液晶表示装置は、表面に電極等が形成された一対のガラス等からなる基板と、この基板の対向する基板間に形成された液晶層とからなり、基板上の電極に電圧が印加されることにより、液晶分子を再配列することで光の透過率を可変して種々の映像を表示するものである。
【０００３】
このような液晶表示装置の一対の対向基板のうち、一方の基板は、その表面にマトリクス状にゲート線及びソース線が配線され、これらの配線で囲まれた領域に液晶駆動用のスイッチング素子、例えば薄膜トランジスタ（ＴＦＴ）及び液晶に電圧を印加する表示電極並びに信号を保持するための補助容量を形成する補助電極（補助容量線）等が形成されたＴＦＴアレイ基板であり、他方の基板は、その表面に赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタ及び共通電極等が形成されたカラーフィルタ基板となっている。補助容量は、ソース線から供給される信号の電荷を一定期間保持するものであって、この補助容量は補助電極と表示電極の一部を電極として、ＴＦＴのゲート電極を覆うゲート絶縁膜を誘電体とする補助容量コンデンサで形成されている。
【０００４】
このような液晶表示装置、特に携帯電話機に使用されるものは、近年、小型及び高精細化が要求されてきている。このうち小型化に対しては、例えば外枠を狭額縁化することにより表示画面の拡大を図る方策が採られている（下記特許文献１参照）。
【０００５】
下記特許文献１に記載された液晶表示装置は、表示領域の外周辺に引回す引回し線を積層配線して省スペース化を図ったもので、この液晶表示装置は、図１３に示すように、マトリクス状に配線されたゲート線及びソース線は、その一端部が表示領域外へ延出されて、表示パネルの一辺のソース端子２１及びゲート端子２２に接続されている。
【０００６】
マトリクス状に配線された配線のうち、それぞれのゲート線は、パネルの側辺で各引回し線に接続されている。これらの引回し線のうち、互いに隣接する第１、第２引回し線は、図１４（ａ）、図１４（ｂ）に示すように、その一方、例えば第１引回し線２３は、ガラス基板２０上に配線され、他の第２引回し線２４はこの第１引回し線２３を絶縁膜２５で覆い、この絶縁膜２５の上に配線されており、これらの第１、第２引回し線２３、２４は、絶縁膜２５を介して上下に積層された低位配線と高位配線とからなる二層配線となっている。
【０００７】
低位の第１引回し線２３は、アレイ基板のゲート線形成時にこのゲート線と同じ材料を用いこのゲート線形成と同じ工程で形成され、また、高位の第２引回し線２４もゲート絶縁膜を形成した後に、このゲート絶縁膜の上にソース線形成と同じソース線と同じ材料を用いこのソース線形成と同じ工程で形成されている。また、低位の配線を覆う絶縁膜もゲート線を覆うゲート絶縁膜と同じ材料及び同一工程で形成されている。したがって、ゲート線を覆うゲート絶縁膜と低位配線を覆う絶縁膜とは同層となりこれらの膜厚は同じになっている。
【０００８】
第１、第２引回し線は、ＴＦＴに接続されたゲート線と接続される。このときゲート線と高位配線との間には段差が生じているので、一方の配線の変換が必要になる。図１３の符号Ｊはこの変換部を示している。この変換部Ｊは、ゲート絶縁膜にコンタクトホール２５ａが形成され、このホールを利用してゲート線と高位配線とが接続されている。この変換部Ｊは、ゲート端子の近傍にも形成されている。したがって、複数本のゲート端子は、基板の同一面に配列されていることになる。
【特許文献１】特開平９−３１１１３４１号公報（図２、図３、段落［０００９］〜［００１１］）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記特許文献１に記載された液晶表示装置は、表示領域外の側辺へ引回された引回し線が二層配線構造となっているので、表示領域外の側辺を省スペース化して小型化及び表示領域を拡大できるものとなっているが、一方で、この二層配線構造により、これらの配線間に比較的大きな容量が形成されることになる。このような容量が配線間に形成されると、液晶駆動時にそれぞれの配線に流れる信号に悪影響を与えて、例えばクロストーク或いはフリッカ等の表示不良の原因となる恐れがある。
【００１０】
また、この液晶表示装置では、それぞれのゲート端子は、アレイ基板の同一面に配列されているので、ゲート端子間の距離が極めて狭くなり、線間短絡事故が発生する恐れがある。このようなアレイ基板からなる表示パネルは、液晶駆動用ＩＣチップが搭載される前に、配線の断線や配線間の短絡の有無、或いはそれぞれの配線に所定の電圧を印加したときに設計どおりの表示がされるか否かの中間検査が行なわれている。そこで、このような線間短絡が発生すると、チップ搭載前の中間検査において、画像を表示する表示パネル側に何ら異常がないにも拘わらず不良品と判定されてしまうことになる。このような不良判定は、表示側に何ら異常のない表示パネルを不良として扱い最終的に廃棄等されるので、パネルの生産性の低下を招来するばかりでなく、資源の無駄になってしまうことになる。
【００１１】
そこで、本発明はこのような課題を解決するためになされたもので、本発明の目的は、表示品質の低下を招来することなく画像表示部の外周辺領域の省スペース化を実現できる液晶表示装置を提供することにある。
【００１２】
本発明の他の目的は、上記目的に加え、中間検査において液晶表示パネルを駆動する半導体チップ搭載領域内の配線不良を低減できるようにして表示パネル製造の歩留まりを向上させた液晶表示装置を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するために、本願の請求項１に記載の液晶表示装置の発明は、マトリクス状に配置された複数のソース線及びゲート線と、前記ゲート線間に略平行に設けられた複数の補助容量線と、前記ソース線及び前記ゲート線の交点近傍に設けられた薄膜トランジスタとが形成されたアレイ基板と、前記アレイ基板と対向して間に液晶層が形成された対向透明基板とを備え、前記アレイ基板に形成された画像表示部外の周辺部に前記薄膜トランジスタを駆動するゲート駆動用半導体チップ及びソース駆動用半導体チップを設けた液晶表示装置において、
前記ゲート駆動用半導体チップが搭載される領域には、前記ゲート線に接続されて画像表示部の外周辺に引回された引回し線を導入し、これらの引回し線は、互いに隣接する引回し線を２本ずつに組分けして一方を低位に、間に前記補助容量線を覆う絶縁膜より肉厚の絶縁層を介在して他方を高位にして積層配線したことを特徴とする。
【００１４】
請求項２の発明は、請求項１に記載の液晶表示装置において、前記ゲート及びソース駆動用半導体チップは、前記アレイ基板に形成された矩形状の画像表示部のいずれか１辺に並置されていることを特徴とする。
【００１５】
請求項３の発明は、請求項１又は２に記載の液晶表示装置において、前記ゲート駆動用半導体チップは、前記矩形状の画像表示部のいずれか１辺の両端部に並置されていることを特徴とする。
【００１６】
請求項４の発明は、請求項１に記載の液晶表示装置において、前記低位の引回し線と高位の引回し線とは、前記絶縁層を介して上下に全部又は一部が重なるように積層されていることを特徴とする。
【００１７】
請求項５の発明は、請求項１又は４に記載の液晶表示装置において、前記低位の各引回し線は前記ゲート線と、前記高位の各引回し線は前記ソース線と同じ材料で作成されていることを特徴とする。
【００１８】
請求項６の発明は、請求項１又は４に記載の液晶表示装置において、前記高位の引回し線は、画素電極材料と同じ材料で作成されていることを特徴とする。
【００１９】
請求項７の発明は、請求項１に記載の液晶表示装置において、前記絶縁層は、複数の絶縁膜で積層されて形成されていることを特徴とする。
【００２０】
請求項８の発明は、請求項７に記載の液晶表示装置において、前記絶縁層を構成する複数の絶縁膜の少なくとも１つは前記ゲート線を覆うゲート絶縁膜と同じ材料で作成されていることを特徴とする。
【００２１】
請求項９の発明は、請求項１に記載の液晶表示装置において、前記低位及び高位の引回し線は、前記ゲート駆動用半導体チップが搭載される領域の外部又は内部近傍で低位及び高位の引回し線を分岐して、これらの引回し線に前記半導体チップを搭載する実装用端子が形成されていることを特徴とする。
【００２２】
請求項１０の発明は、請求項９に記載の液晶表示装置において、前記実装用端子は、前記複数の引回し線上に形成された絶縁層にコンタクトホールを形成し、該コンタクトホールに導電性の電極が装着されて形成されていることを特徴とする。
【発明の効果】
【００２３】
本発明は上記構成を備えることにより、以下に示すような優れた効果を奏する。すなわち、請求項１の発明によれば、積層される引回し線間の絶縁層は、補助容量線を覆う絶縁膜より肉厚に形成されるので、液晶駆動時にそれぞれの配線に電圧が印加されても各配線間に形成される静電容量は小さくなり表示信号への悪影響をなくすることができる。
また、各引回し線は、互いに絶縁膜を介して二層配線されるので、複数本の引回し線を所定の幅線にして高密度に配線できるので断線を低減できるとともに、各引回し線間の短絡事故を回避できる。更に引回し線を配線する領域の省スペース化が実現でき、これにより表示パネルを覆う枠体を狭くすれば表示画面を大きくできる。
【００２４】
請求項２、３の発明によれば、ゲート及びソース駆動用半導体チップは、アレイ基板に形成された矩形状の画像表示部のいずれか１辺に並置することにより、アレイ基板の回路設計が容易になる。特に、ゲート駆動用半導体チップを矩形状の画像表示部のいずれか１辺の両端部に並置することにより、画像表示部の外周辺に引回す配線をバランスよく配線することが可能になる。
【００２５】
請求項４の発明によれば、低位の引回し線と高位の引回し線とを絶縁層を介して上下に全部又は一部重複した状態で積層されているので、それぞれの重複の度合いに応じて、引回し線の配線スペースが省スペース化できる。
【００２６】
請求項５の発明によれば、低位の引回し線をゲート線と同一の材料、すなわちゲート線の形成プロセス時に同時に形成し、また高位の引回し線をソース線と同一の材料、すなわちソース線の形成プロセス時に同時に形成すればよいので、液晶表示装置の製造工程を増加させることなく引回し線の積層配線を実現できる。
【００２７】
請求項６の発明によれば、高位の引回し線を画素電極と同一の材料、すなわち画素電極プロセス時に同時に形成するようにしても引回し線の積層配線を実現できる。また、画素電極の下層にはゲート絶縁膜に加えて保護絶縁膜も形成されているので、積層配線された引回し線同士の距離を多くとることができ、引回し線間の短絡を防止できるとともにこの引回し線間の寄生容量を抑えることができる。
【００２８】
請求項７、８の発明によれば、絶縁層を複数の絶縁膜で形成し、更にそのうちの少なくとも１つをゲート絶縁膜と同じ材料、すなわちゲート絶縁膜の成膜プロセス時に同時に形成すれば、補助電極上を覆うゲート絶縁膜よりも肉厚な絶縁層を容易に形成できる。
【００２９】
請求項９、１０の発明によれば、引回し線がゲート駆動用半導体チップの搭載領域の端部近傍で分岐し、分岐がなされた後の各引回し線に実装用端子が形成されるので、実装用端子を各引回し線上の絶縁層にコンタクトホールを形成しこのコンタクトホールに電極を装着するという簡単な方法で形成できる。また、分岐された引回し線のうち隣接する引回し配線同士は積層配線されていたことにより形成されている層が異なる。つまり上下に異なる層に設けられているので、引回し線同士の間隔を高密度にできるととともに、各引回し線間の短絡事故を回避できる。したがって、この構成によると、表示パネルのチップ搭載前の中間検査において、引出線の断線或いは短絡等の不良により、表示側に異常のない表示パネルが不良品と判定されず、表示パネル製造の歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照して本発明の最良の実施形態を説明する。但し、以下に示す実施形態は、本発明の技術思想を具体化するための液晶表示装置を例示するものであって、本発明をこの液晶表示装置に特定することを意図するものではなく、特許請求の範囲に含まれるその他の実施形態のものも等しく適応し得るものである。なお、以下に説明する実施例の液晶表示装置は半透過型の液晶表示装置であるが、本発明の液晶表示装置はこの半透過型に限定されず、透過型あるいは反射型の液晶表示装置にも適応できるものである。
【実施例１】
【００３１】
図１は本発明の実施例に係る液晶表示装置であって、積層されたカラーフィルタ基板からアレイ基板の配線が透視して見えるように図示した平面図、図２は図１のＡ−Ａ線の断面図、図３は図１の１画素領域を拡大して示した概略平面図、図４は図３のＢ−Ｂ線の断面図、図５は図１のＣ部分の配線を示し、図５（ａ）はＣ部分の拡大平面図、図５（ｂ）は図５（ａ）のＣ'−Ｃ'線の断面図、図６は図１のＥ部分の配線を示し、図６（ａ）はＥ部分の拡大平面図、図６（ｂ）は図６（ａ）のＥ'−Ｅ'線の断面図である。
【００３２】
液晶表示装置１は、アクティブマトリクス方式を採用したものであって、図１及び図２に示すように、互いに対向配置される矩形状の透明材料、例えばガラス板からなる一対のアレイ基板２及びカラーフィルタ基板１０を有し、アレイ基板２は、カラーフィルタ基板１０と対向配置させたときに張出し部２ａが形成されるようにカラーフィルタ基板１０よりサイズが大きいものが使用され、これらアレイ基板２及びカラーフィルタ基板１０の外周囲がシール材８で貼付されて、内部に液晶９及びスペーサ１４が封入された構成となっている。
【００３３】
アレイ基板２及びカラーフィルタ基板１０上の対向面側には、種々の配線等が形成されている。このうち、カラーフィルタ基板１０には、図４に示すように、アレイ基板２の画素領域に合わせてマトリクス状に設けられたブラックマトリクス１１と、このブラックマトリクス１１で囲まれた領域に設けた例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）等のカラーフィルタ１２と、アレイ基板２側の電極に電気的に接続されカラーフィルタ１２を覆うように設けた共通電極１３とが設けられている。
【００３４】
アレイ基板２は、その表面、すなわち液晶９が封入される面に、図１の行方向（横方向）に所定間隔をあけて配列された複数本のゲート線ＧＷ１〜ＧＷｎ（ｎ＝２、３、４、…）と、これらのゲート線と絶縁されて列方向（縦方向）に配列された複数本のソース線ＳＷ１〜ＳＷｎとを有し、これらのソース線ＳＷ１〜ＳＷｎとゲート線ＧＷ１〜ＧＷｎとがマトリクス状に配線され、互いに交差するゲート線ＧＷ１〜ＧＷｎとソース線ＳＷ１〜ＳＷｎとで囲まれる各領域に、ゲート線ＧＷ１〜ＧＷｎからの走査信号によってオン状態となるスイッチング素子Ｔｒ及びソース線ＳＷ１〜ＳＷｎからの映像信号がスイッチング素子Ｔｒを介して供給される画素電極が形成されている（図３参照）。
【００３５】
アレイ基板２は、図１に示すように、その張出し部２ａにソースドライバ用半導体チップ及び２個のゲートドライバ用半導体チップが搭載されるＩＣチップ搭載領域ＳＤＲ、ＧＤＲ１、ＧＤＲ２がそれぞれ設けられている。これらのＩＣチップ搭載領域は、ＩＣチップの形状に合わせた形状、例えば矩形状のスペースとなっている。
【００３６】
ゲート線ＧＷ１〜ＧＷｎとソース線ＳＷ１〜ＳＷｎとで囲まれる各領域は、いわゆる画素を構成し、これらの画素が形成されたエリアが表示領域ＤＡ、すなわち画像表示部となっている。スイッチング素子Ｔｒには例えば薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）が使用される。それぞれのゲート線及びソース線のうち、ゲート線ＧＷ１〜ＧＷｎはアレイ基板２上に所定幅長及び長さを有する導電パターンにより形成され、ソース線ＳＷ１〜ＳＷｎは各ゲート線ＧＷ１〜ＧＷｎ上に絶縁膜３、３ａ（図４参照）を設け、この絶縁膜３、３ａ上に所定幅長及び長さを有する導電パターンにより形成されている。すなわち、マトリクス状に形成されたゲート線ＧＷ１〜ＧＷｎ及びソース線ＳＷ１〜ＳＷｎのうち、例えば２本のゲート線ＧＷＸ、ＧＷＸ＋１とソース線ＳＷＸ、ＳＷＸ＋１とで囲まれた１画素には、図３、図４に示すように、各ゲート線ＧＷＸ、ＧＷＸ＋１間にこれらと略平行な補助容量線と、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄ及びシリコン層からなるスイッチング素子Ｔｒと、ゲート線ＧＷＸ〜ＧＷＸ＋１とソース線ＳＷＸ、ＳＷＸ＋１とで囲まれた領域を覆うＩＴＯ（Indium Tin Oxide）等で形成される画素電極とが設けられている。
【００３７】
各ゲート線ＧＷ１〜ＧＷｎ及び各ソース線ＳＷ１〜ＳＷｎは、表示領域ＤＡの外へ延出されて表示領域外の外周辺の領域に引回されて各ＩＣチップ搭載領域ＳＤＲ、ＧＤＲ１、ＧＤＲ２内でそれぞれのＩＣチップに接続されるようになっている。
【００３８】
これらのゲート線ＧＷ１〜ＧＷｎ及び各ソース線ＳＷ１〜ＳＷｎのうち、ゲート線ＧＷ１〜ＧＷｎはアレイ基板２の表示領域ＤＡの外、すなわち表示領域ＤＡの両側周辺の領域ＷＡ１、ＷＡ２へ延出されて、図１の列方向（縦方向）に設けたゲート線ＧＷ１〜ＧＷｎ用の引回し線ＧＬ１〜ＧＬｎ（ｎ＝２、３、４、…）に接続される。このとき、奇数行のゲート線、例えばＧＷ１、ＧＷ３、・・・は、図１の左側の領域ＷＡ１に延出されて引回し線ＧＬ１、ＧＬ２、…、ＧＬｍにそれぞれ接続される。一方、偶数行のゲート線、例えばＧＷ２、ＧＷ４、・・・は、図１の右側の領域ＷＡ２に延出されて引回し線ＧＬｍ＋１、ＧＬｍ＋２、・・・ＧＬｎにそれぞれ接続される。このように各ゲート線のうち、奇数行のゲート線を一方の領域ＷＡ１に、偶数行のゲート線を領域ＷＡ２に振分けて配線することにより、基板上にバランスよく配線することが可能になる。
【００３９】
各引回し線ＧＬ１〜ＧＬｍは、両領域ＷＡ１、ＷＡ２内において、隣接する引回し線、すなわち奇数番目の引回し線とこれに隣接する偶数番目の引回し線とは、アレイ基板２上で上下方向にほぼ重なるように積層配線される。この配線構造を奇数番目の引回し線、例えば引回し線ＧＬ１とこの引回し線に隣接する偶数番目の引回し線ＧＬ２とを用いて説明すると、図５に示すように、奇数番目の引回し線ＧＬ１は、アレイ基板２上に直接形成され、一方、偶数番目の引回し線ＧＬ２は、奇数番目の引回し線ＧＬ１を覆った絶縁膜３、３ａ上に形成される。引回し線ＧＬ２は保護絶縁膜４により被覆されている。他の引回し線も同様に形成される。このように奇数番目の引回し線と偶数番目の引回し線とを絶縁膜を介在して積層すると、奇数番目の引回し線ＧＬ１は、アレイ基板２の低位に位置する低位配線となり、偶数番の引回し線ＧＬ２は、高位に位置する高位配線となる。
【００４０】
ところで、このように低位配線上に高位配線を、間に絶縁膜３、３ａからなる絶縁層を介して積層すると、液晶駆動時に高位配線と低位配線との間に所定の電圧が印加された場合に所定の容量が形成される。この容量が大きいと、これらの配線に流れる信号に悪影響を与えて、例えばクロストーク或いはフリッカ等の表示不良の原因となるので所定の距離を維持する必要がある。つまり引回し線を重ねる場合、重なる配線の間に存在する絶縁層はできるだけ厚い方が好ましい。しかし、後述するように下位配線をゲート線や補助容量線と同一工程で、上位配線をソース配線と同一工程で形成した方が、製造工程的にも引回し線の材質的にも好ましいが、この場合、補助容量を構成する絶縁層と下位・上位配線の間に位置する絶縁層とも同一工程で形成することになる。そして補助容量を構成する絶縁層は容量を大きくするためにできるだけ薄い方が好ましく、引回し線の重複部分の絶縁層とは相反する要素が求められる。そこで本発明では、補助容量では容量形成に適した絶縁層を形成し、引回し線の重複部分では大きな容量が形成されないように低位配線と高位配線間の絶縁層を補助容量線を覆う絶縁層より厚く形成している。
【００４１】
次に、この低位及び高位の引回し線並びに絶縁膜の形成方法を図１、図４、図５を参照して説明する。
先ず、アレイ基板２にはそれぞれ引回し線ＧＬ１〜ＧＬｎが形成されるが、これらの引回し線のうち、奇数番目の引回し線（低位配線）は、表示領域外の両領域ＷＡ１、ＷＡ２において表示領域ＤＡ内に形成されるゲート線及び／又は補助容量線と同一材料を用い同じ工程で形成される。詳しくは、アレイ基板２上にゲート線ＧＷ１〜ＧＷｎ及び補助容量電極５を備える補助容量線とともに低位配線となる奇数番目の引回し線を形成した後に、このゲート線ＧＷ１〜ＧＷｎ、補助容量線及び低位配線を所定の肉厚を有する第１ゲート絶縁膜３で覆い、次いで、補助容量電極５上の第１ゲート絶縁膜３を除去し、第１ゲート絶縁膜３に対して比較的肉薄な第２ゲート絶縁膜３ａでアレイ基板２上を覆う。このとき補助容量電極５上は肉薄な第２ゲート絶縁膜３ａのみで覆われることにより、比較的大きな容量が形成されやすくなっている。
【００４２】
その後、この第１、第２ゲート絶縁膜３、３ａの上であって、低位配線と重なる位置に高位配線となる偶数番の引回し線を形成する。この引回し線は表示領域ＤＡ内に形成されるソース線ＳＷ１〜ＳＷｎと同一材料を用い同じ工程で形成される。そして、ソース線ＳＷ１〜ＳＷｎとともに形成された高位配線はアレイ基板２上を覆うように成膜された保護絶縁膜４により被覆される。
【００４３】
前記の製法では、低位配線と高位配線との間に設けられる絶縁層を第１、第２ゲート絶縁膜３、３ａで形成したが、低位配線を比較的肉厚なゲート絶縁膜でゲート線ＧＷ１〜ＧＷｎ等とともに覆ったのち、補助容量電極５上に位置する部分のみをエッチング等で所定の厚さに削るようにしてもよい。
【００４４】
この製法によると、それぞれの引回し線はゲート線及びソース線形成時に同工程で配線できるので、これらの引回し線を形成するために特別な工程を増やすことなく配線できて引回し線の配線形成が簡単になる。
【００４５】
それぞれの引回し線ＧＬ１〜ＧＬｎは、両領域ＷＡ１、ＷＡ２内においてゲート線ＧＷ１〜ＧＷｎと接続されるが、このとき各引回し線ＧＬ１〜ＧＬｎは、互いに隣接する引回し線が組となって低位及び高位配線となっており、高位配線と各ゲート線との間に段差が生じている。よって高位配線とゲート線との接続を行う際には、図６に示すように、第１、第２ゲート絶縁膜３、３ａにコンタクトホール３０を形成し、このコンタクトホール３０内に高位配線に接続された導電材を配設することによって接続される。図１の記号Ｊａはこの接続点を示し、また図６は、引回し線ＧＬ２とゲート線ＧＷ２との接続状態を示している。なお、高位配線としての引回し線とゲート線とを接続する導電材は、前記高位配線としての引回し線を延在させることで形成するとこの導電材を形成する工程を省くことができる。
【００４６】
このように引回し線を二層配線構造にすると、隣接する引回し線は互いに上下に絶縁層を介して積層されるので、引回し線間の短絡事故の発生を防止できるとともに、積層により横方向に隣接する引回し線の本数をおよそ半分とすることができるので、表示領域外の各領域ＷＡ１、ＷＡ２により多くの引回し線を配設することができ、また引回し線の本数が比較的少ない場合には各領域ＷＡ１、ＷＡ２の幅長Ｗ１、Ｗ２を狭くすることができる。
【００４７】
上記の各引回し線ＧＬ１〜ＧＬｍは、互いに隣接する引回し線をアレイ基板２上で上下方向に重なるように配線したが、一部のみが重なるようにしてもよい。なお、それぞれのＩＣチップ搭載領域ＳＤＲ、ＧＤＲ１、ＧＤＲ２は、アレイ基板２の一辺に並設して設けたが、アレイ基板の形状を変更して他の辺、例えば、図１の上辺或いは両側辺のいずれかに設けるようにしてもよい。
【００４８】
図７は図１のＣ部分の配線の変形例を示し、図７（ａ）はＣ部分の拡大平面図、図７（ｂ）は図７（ａ）のＣ"−Ｃ"線の断面図、図８は図１のＥ部分の配線の変形例を示し、図８（ａ）はＥ部分の拡大平面図、図８（ｂ）は図８（ａ）のＥ"−Ｅ"線の断面図である。
【００４９】
図７及び図８に示す引回し線の配線の変形例は、低位配線と高位配線とをほぼ半分のみ重ねた点が上述の図５及び図６に示すものと異なり、他の部分は同一であるので、その説明は省略する。
【００５０】
図７及び図８に示すように、低位配線と高位配線とをその一部のみ重ねるようになしても、上下の引回し線間には絶縁層が形成されているので、引回し線同士の短絡を防止できるとともに、領域ＷＡ１、ＷＡ２により高密度に引回し線を配設できるようになる。
【００５１】
また、上記実施例では低位配線と高位配線との間に設けられる絶縁層として、図５及び図６に示すように、肉厚な第１ゲート絶縁膜３と肉薄なゲート絶縁膜３ａとを用いたが、絶縁層はこのような構造に限定されない。
【００５２】
図９は引回し線間の絶縁層の構成の一変形例を説明する図であり、図９（ａ）は図５（ｂ）に対応する一変形例の断面図、図９（ｂ）は図６（ｂ）に対応する一変形例の断面図、図１０は引回し線間の絶縁層の構成の他の変形例を説明する図であり、図１０（ａ）は図５（ｂ）に対応する他の変形例の断面図、図１０（ｂ）は図６（ｂ）に対応する他の変形例の断面図である。
【００５３】
図９に示す一変形例の絶縁層は、ゲート絶縁膜を２層とすることなく、単層のゲート絶縁膜３のみとして成膜した後、低位配線を構成する引回し線上にのみ更に他の絶縁膜３'を成膜した点が上述の実施例とは異なる。このように他の絶縁膜３'をゲート絶縁膜３とは別に設けることにより、低位配線と高位配線との線間距離を自由に変更することができ、引回し線間の容量を容易に抑えることができるようになる。
【００５４】
また、図１０に示す他の変形例の絶縁層は、上記一変形例と同じくゲート絶縁膜を単層とし、加えて高位配線としての引回し線をソース線ＳＷ１〜ＳＷｎと同一工程で設けるのではなく、その更に上層に積層される画素電極と同一材料・同一工程で設けるようにし、この画素電極の成膜前に成膜される保護絶縁膜４を低位配線上にも成膜した点が上述の実施例及び一変形例と異なる。このようになすと、画素電極の形成時に同時に形成される高位配線とゲート線等と同時に形成される低位配線との間の絶縁層はゲート絶縁膜３及び保護絶縁膜４となり、もって低位配線と高位配線との線間距離はより長くすることができるようになる。なお、画素電極とともに形成された高位配線を外部から守るために、この高位配線を被覆する保護膜４'を設けると更に好ましい。
【００５５】
各引回し線ＧＬ１〜ＧＬｍは、各ＩＣチップ搭載領域ＧＤＲ１、ＧＤＲ２内へ導入されて実装用端子６１、６２、６３、…が設けられるが、隣接する２本の引回し線は上下に積層されているので、ＩＣチップ搭載領域ＧＤＲ１、ＧＤＲ２の近傍で二股に分岐され、分岐された引回し線ＧＬ１〜ＧＬｍに実装用端子６１、６２、６３、…が形成される。なお、この分岐点はＩＣチップ搭載領域ＧＤＲ１、ＧＤＲ２内でもよい。また、引回し線ＧＬ１〜ＧＬｍは実装用端子６１、６２、６３、…が設けられた位置から更に延長されて引出線ＧＬ'１、ＧＬ'２・・・を形成しており、これらの引出線ＧＬ'１、ＧＬ'２・・・には検査用端子７１、７２、７３、…が形成される。
【００５６】
各チップ搭載領域ＧＤＲ１、ＧＤＲ２内は同じ配線構造になっているので、以下に、一方のＩＣチップ搭載領域ＧＤＲ１内の配線構造について説明する。図１１は図１のＦ部分を拡大した平面図、図１２はＩＣチップ搭載領域に導入された引出線及び各端子を示す図であり、図１２（ａ）は図１１のＨ−Ｈ線の断面図、図１２（ｂ）は図１１のＩ−Ｉ線の断面図である。
【００５７】
各ゲート用引回し線ＧＬ１〜ＧＬｍは、領域ＷＡ１内において隣接する引回し線、例えば引回し線ＧＬ３とＧＬ４とが、一方の引回し線ＧＬ３はアレイ基板２上に、他の引回し線ＧＬ３は絶縁膜３上に配設されているので、これらの引回し線から延出された引出線ＧＬ'３とＧＬ'４も異なる層に積層された構造となっている。すなわち、各引出線ＧＬ'３とＧＬ'４は、図１２に示すように、一方の引出線ＧＬ'３はアレイ基板２上に、また他方の引出線ＧＬ'４は絶縁膜３上に引出線ＧＬ'３と重ならないように横方向に位置をずらして形成され、更に引出線ＧＬ'５は引出線ＧＬ'３と同じくアレイ基板２上に形成されている。すなわち、各引出線ＧＬ'１、ＧＬ'２・・・は奇数番目の引出線はアレイ基板２上に、また偶数番目の引出線は奇数番目の引出線を覆っている絶縁膜３上に形成されることで隣接する引出線同士が互い違いに異なる層に形成されている。
【００５８】
引回し線ＧＬ１〜ＧＬｍ及び引出線ＧＬ'１、ＧＬ'２・・・には、実装用端子６１、６２、６３、…及び検査用端子７１、７２、７３、…が設けられる。一方のＩＣチップ搭載領域ＧＤＲ１に設けられた実装用及び検査用端子６１〜６ｍ、７１〜７ｍのうち、実装用端子６１、６２、６３、…は矩形状のＩＣチップ搭載領域ＧＤＲ１内の手前側、すなわちＩＣチップ搭載領域ＧＤＲ１の外周縁近傍に、検査用端子７１、７２、７３、…は前記手前側から若干離れ各引出線ＧＬ'１〜ＧＬ'ｎの先端に形成されている。また、これらの端子のうち、奇数番目の引出線、例えば引出線ＧＬ'３に設ける実装用端子６３及び検査用端子７３には、この引出線ＧＬ'３へ達するコンタクトホール７０がゲート絶縁膜３及び保護絶縁膜４に穿孔され、このコンタクトホール７０に導電材を充填して各端子６３、７３が形成される。また、偶数番目の引出線、例えば引出線ＧＬ'４に設ける実装用端子６４及び検査用端子７４には、この引出線ＧＬ'４へ達するコンタクトホール７０が保護絶縁膜４に穿孔され、このコンタクトホール７０に導電材を充填して各端子６４、７４が形成される。
【００５９】
この導電材には、ＩＴＯを使用すると共通電極形成時に同一のプロセスで形成できる。また、偶数番目の引出線に設ける実装用端子及び検査用端子は、偶数番目の引出線に達する穴を第２層間絶縁膜に形成し、この穴に導電材が注入されて形成される。なお、奇数番目の引回し線と偶数番目の引回し線とを上下逆にすることも可能である。
【００６０】
また、各ソース線ＳＷ１〜ＳＷｎは、表示領域ＤＡから延出して複数本のソース線用の引回し線ＳＬ１〜ＳＬｎを形成し、これらの引回し線をＩＣチップ搭載領域ＳＤＲへ導入して、この領域内で引出線を形成し、これらの引回し線及び引出線にＩＣチップの実装用端子及び検査用端子が設けられる。なお、このソース線ＳＷ１〜ＳＷｎの引回し線についても、ゲート線のものと同様に積層構造とすることができる。
【図面の簡単な説明】
【００６１】
【図１】図１は本発明の実施例に係る液晶表示装置であって、積層されたカラーフィルタ基板からアレイ基板の配線が透視して見えるように図示した平面図である。
【図２】図２は図１のＡ−Ａ線の断面図である。
【図３】図３は図１の１画素領域を拡大して示した概略平面図である。
【図４】図４は図３のＢ−Ｂ線の断面図である。
【図５】図５は図１のＣ部分の配線を示し、図５（ａ）はＣ部分の拡大平面図、図５（ｂ）は図５（ａ）のＣ'−Ｃ'線の断面図である。
【図６】図６は図１のＥ部分の配線を示し、図６（ａ）はＥ部分の拡大平面図、図６（ｂ）は図６（ａ）のＥ'−Ｅ'線の断面図である。
【図７】図７は図１のＣ部分の配線の変形例を示し、図７（ａ）はＣ部分の拡大平面図、図７（ｂ）は図７（ａ）のＣ"−Ｃ"線の断面図である。
【図８】図８は図１のＥ部分の配線の変形例を示し、図８（ａ）はＥ部分の拡大平面図、図８（ｂ）は図８（ａ）のＥ"−Ｅ"線の断面図である。
【図９】図９は引回し線間の絶縁層の構成の一変形例を説明する図であり、図９（ａ）は図５（ｂ）に対応する一変形例の断面図、図９（ｂ）は図６（ｂ）に対応する一変形例の断面図である。
【図１０】図１０は引回し線間の絶縁層の構成の他の変形例を説明する図であり、図１０（ａ）は図５（ｂ）に対応する他の変形例の断面図、図１０（ｂ）は図６（ｂ）に対応する他の変形例の断面図である。
【図１１】図１１は図１のＦ部分を拡大した平面図である。
【図１２】図１２はＩＣチップ搭載領域に導入された引出線及び各端子を示す図であり、図１２（ａ）は図１１のＨ−Ｈ線の断面図、図１２（ｂ）は図１１のＩ−Ｉ線の断面図である。
【図１３】図１３は従来技術の液晶表示装置の配線を示した平面図である。
【図１４】図１４（ａ）は図１３のＡ−Ｂ線の断面図、図１４（ｂ）は図１３のＪ部分の断面図である。
【符号の説明】
【００６２】
１        液晶表示装置
２        アレイ基板
３        （第１ゲート）絶縁膜
３ａ      （第２ゲート）絶縁膜
４        保護絶縁膜
８        シール材
９        液晶
１０      カラーフィルタ基板
１４      スペーサ
ＳＷ１〜ＳＷｎ  ソース線
ＧＷ１〜ＧＷｎ  ゲート線
ＳＬ１〜ＳＬｎ  （ソース線の）引回し線
ＧＬ１〜ＧＬｎ  （ゲート線の）引回し線
【図１】
2007192968.tif 000003
【図２】
2007192968.tif 000004
【図３】
2007192968.tif 000005
【図４】
2007192968.tif 000006
【図５】
2007192968.tif 000007
【図６】
2007192968.tif 000008
【図７】
2007192968.tif 000009
【図８】
2007192968.tif 000010
【図９】
2007192968.tif 000011
【図１０】
2007192968.tif 000012
【図１１】
2007192968.tif 000013
【図１２】
2007192968.tif 000014
【図１３】
2007192968.tif 000015
【図１４】
2007192968.tif 000016