(57)【要約】      （修正有）【課題】内部応力を低減すると共に、内部応力の経時変化を抑制した多層膜ミラーを提供する。【解決手段】シリコンとモリブデンとを交互に積層した多層膜１０を基板ＳＢ上に有し、２０ｎｍ以下の波長を有する光を反射する多層膜ミラー１であって、前記多層膜１０は、前記基板ＳＢ側から順に、引張応力を有する第１の層１２と、圧縮応力を有する第２の層１４とを組み合わせて形成する。第１の層１２はＭｏ膜１２ａとＳｉ膜１２ｂとの所定の周期構造を有し、基板ＳＢに成膜後にアニールしている。第２の層１４もＭｏ膜１４ａとＳｉ膜１４ｂとの所定の周期構造を有し、第１の層１２の上に成膜後に多層膜１０を所定の条件でアニールする。【選択図】図１
2007183120.tif 000002
【特許請求の範囲】
【請求項１】
シリコンとモリブデンとを交互に積層した多層膜を基板上に有し、２０ｎｍ以下の波長を有する光を反射する多層膜ミラーであって、
前記多層膜は、前記基板側から順に、
引張応力を有する第１の層と、
圧縮応力を有する第２の層とを有することを特徴とする多層膜ミラー。
【請求項２】
前記第１の層の周期長と前記第２の層の周期長とが同一であることを特徴とする請求項１記載の多層膜ミラー。
【請求項３】
波長２０ｎｍ以下の光を反射する多層膜ミラーの製造方法であって、
シリコンとモリブデンとを交互に積層した第１の層を成膜するステップと、
前記第１の層の成膜温度よりも高い温度で前記第１の層をアニールするステップと、
アニールされた前記第１の層上に、シリコンとモリブデンとを交互に積層した第２の層を成膜するステップと、
前記第２の層の成膜温度よりも高い温度で前記第１の層及び前記第２の層をアニールするステップとを有することを特徴とする製造方法。
【請求項４】
前記成膜ステップは、前記第１の層の周期長と前記第２の層の周期長とが同一となるように、前記第１の層及び前記第２の層を成膜することを特徴とする請求項３記載の製造方法。
【請求項５】
シリコンとモリブデンとを交互に積層した第１の層と第２の層とを有する多層膜を有し、波長２０ｎｍ以下の光を反射する多層膜ミラーの製造方法であって、
前記第１の層の圧縮応力を引張応力に転換させるステップと、
前記第２の層の成膜温度よりも高い温度で前記第１の層及び前記第２の層をアニールするステップとを有することを特徴とする製造方法。
【請求項６】
前記転換ステップは、前記第１の層の成膜温度よりも高い温度で前記第１の層をアニールすることを特徴とする請求項５記載の製造方法。
【請求項７】
請求項３乃至６のうちいずれか一項記載の製造方法を用いて製造されることを特徴とする多層膜ミラー。
【請求項８】
複数の光学素子を有し、
前記複数の光学素子のうち少なくとも一の光学素子は、請求項１、２及び７のうちいずれか一項記載の多層膜ミラーを有することを特徴とする光学系。
【請求項９】
請求項１、２及び７のうちいずれか一項記載の多層膜ミラーを介して光を被処理体に照射して、当該被処理体を露光することを特徴とする露光装置。
【請求項１０】
レチクルのパターンを被処理体に露光する露光装置であって、
光源からの光で前記レチクルを照明する照明光学系と、
前記レチクルのパターンを前記被処理体に投影する投影光学系とを有し、
前記照明光学系及び前記投影光学系を構成する光学素子は、請求項１、２及び７のうちいずれか一項記載の多層膜ミラーであることを特徴とする露光装置。
【請求項１１】
前記光は、２０ｎｍ以下の波長を有することを特徴とする請求項９又は１０記載の露光装置。
【請求項１２】
請求項９乃至１１のうちいずれか一項記載の露光装置を用いて被処理体を露光するステップと、
露光された前記被処理体を現像するステップとを有することを特徴とするデバイス製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般には、多層膜ミラーに係り、特に、半導体ウェハ用の単結晶基板、液晶ディスプレイ（ＬＣＤ）用のガラス基板などの被処理体を露光する露光装置に使用される多層膜ミラーに関する。本発明は、例えば、露光光源としてＥＵＶ（Ｅｘｔｒｅｍｅ  ｕｌｔｒａｖｉｏｌｅｔ）光（軟Ｘ線）を利用する露光装置に好適である。
【背景技術】
【０００２】
０．１μｍ以下の非常に微細な回路パターンを効率よく転写するために、紫外線光よりも更に波長が短い、波長１１ｎｍ乃至１４ｎｍ程度のＥＵＶ光（軟Ｘ線）を用いた露光装置（以下、「ＥＵＶ露光装置」と称する）が開発されている。
【０００３】
ＥＵＶ光の波長領域に対する物質の屈折率は１に非常に近く、また、その吸収も非常に大きい。従って、ＥＵＶ光の波長領域では、原理的に、可視光や紫外線光で用いられるような光の屈折（レンズ作用）を利用した屈折型光学素子を用いることができない。そこで、ＥＵＶ光の波長領域では、光の反射を利用した反射型光学素子（反射型光学系）が用いられる。
【０００４】
ＥＵＶ露光装置に使用される反射型光学素子としては、熱膨張率の小さい基板上に、光学定数の異なる（ＥＵＶ光の波長領域の吸収が比較的少なく、互いの屈折率差が大きい）２種類の物質を交互に積層した多層膜ミラーがある。ＥＵＶ露光装置は、一般的には、Ｍｏ（モリブデン）とシリコン（Ｓｉ）とを交互に積層したＭｏ／Ｓｉ多層膜を有する多層膜ミラーを用いる。
【０００５】
このような多層膜は、スパッタリング法や蒸着法によって作製される。しかし、スパッタリング法で作製したＭｏ／Ｓｉ多層膜は、一般に、内部応力として数百ＭＰａオーダーの圧縮応力を有する。Ｍｏ／Ｓｉ多層膜に生じた内部応力は、多層膜ミラーの基板を変形させるため、波面収差の原因となり、光学性能に悪影響を及ぼしてしまう。また、内部応力は、経時変化する。かかる経時変化は、内部応力の初期値にかかわらず生じ、例えば、内部応力を０に抑えたとしても進行してしまう。本発明者が３００ｎｍのＭｏ／Ｓｉ多層膜を作製して内部応力値の観測を続けたところ、１００日で４０ＭＰａの応力変化がみられた。
【０００６】
そこで、Ｍｏ／Ｓｉ多層膜の内部応力を低減させるための技術が従来から幾つか提案されている（例えば、特許文献１、非特許文献１及び２参照）。特許文献１及び非特許文献１は、Ｍｏ／Ｓｉ多層膜を成膜した後に熱処理（アニール）することによって、内部応力を圧縮から引張に変化させることを提案している。また、多層膜と基板との間に、引張応力を有する別の薄膜（以下、「応力調整層」と称する）を積層することによって、内部応力を相殺する方法も提案されている。具体的には、非特許文献２は、Ｍｏ／Ｓｉ多層膜と基板との間に、Ｍｏ膜厚比が異なる別のＭｏ／Ｓｉ多層膜を積層することによって、内部応力の小さいＭｏ／Ｓｉ多層膜を作製している。
【特許文献１】米国特許第６３０９７０５Ｂ１号
【非特許文献１】Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．  Ｖｏｌ．４１（２００２）ｐｐ．４８０２−４８０５
【非特許文献２】ＳＰＩＥ  ２００４  ｖｏｌ．５３７４．１０１−１１１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、Ｍｏ／Ｓｉ多層膜を成膜した後にアニールする方法は、内部応力を圧縮から引張に変化させることができるものの、同時に、反射率の低下を招いてしまう。また、非特許文献１は、反射率の低下に加えて、アニールする温度によっては、膜厚の圧縮に起因して反射ピーク波長がシフトしてしまうことも示唆している。換言すれば、アニールは、内部応力の低減が可能である一方で、光学性能に悪影響を及ぼしてしまう。
【０００８】
一方、多層膜と基板との間に、応力調整層を積層する方法は、先に成膜する応力調整層の層数や内部応力を、多層膜の成膜後に調整することができない。従って、後から成膜する多層膜の内部応力の再現性によっては、数十ＭＰａオーダーの内部応力が残留することもあり、基板の変形を抑えるには不十分である。更に、内部応力の経時変化も抑制することができない。
【０００９】
そこで、本発明は、内部応力を低減すると共に、内部応力の経時変化を抑制した多層膜ミラーを提供することを例示的目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の一側面としての多層膜ミラーは、シリコンとモリブデンとを交互に積層した多層膜を基板上に有し、２０ｎｍ以下の波長を有する光を反射する多層膜ミラーであって、前記多層膜は、前記基板側から順に、引張応力を有する第１の層と、圧縮応力を有する第２の層とを有することを特徴とする。
【００１１】
本発明の別の側面としての製造方法は、波長２０ｎｍ以下の光を反射する多層膜ミラーの製造方法であって、シリコンとモリブデンとを交互に積層した第１の層を成膜するステップと、前記第１の層の成膜温度よりも高い温度で前記第１の層をアニールするステップと、アニールされた前記第１の層上に、シリコンとモリブデンとを交互に積層した第２の層を成膜するステップと、前記第２の層の成膜温度よりも高い温度で前記第１の層及び前記第２の層をアニールするステップとを有することを特徴とする。
【００１２】
本発明の更に別の側面としての製造方法は、シリコンとモリブデンとを交互に積層した第１の層と第２の層とを有する多層膜を有し、波長２０ｎｍ以下の光を反射する多層膜ミラーの製造方法であって、前記第１の層の圧縮応力を引張応力に転換させるステップと、前記第２の層の成膜温度よりも高い温度で前記第１の層及び前記第２の層をアニールするステップとを有することを特徴とする。
【００１３】
本発明の更に別の側面としての多層膜ミラーは、上述の製造方法を用いて製造されることを特徴とする。
【００１４】
本発明の更に別の側面としての光学系は、複数の光学素子を有し、前記複数の光学素子のうち少なくとも一の光学素子は、上述の多層膜ミラーを有することを特徴とする。
【００１５】
本発明の更に別の側面としての露光装置は、上述の多層膜ミラーを介して光を被処理体に照射して、当該被処理体を露光することを特徴とする。
【００１６】
本発明の更に別の側面としての露光装置は、レチクルのパターンを被処理体に露光する露光装置であって、光源からの光で前記レチクルを照明する照明光学系と、前記レチクルのパターンを前記被処理体に投影する投影光学系とを有し、前記照明光学系及び前記投影光学系を構成する光学素子は、上述の多層膜ミラーであることを特徴とする。
【００１７】
本発明の更に別の側面としてのデバイス製造方法は、上述の露光装置を用いて被処理体を露光するステップと、露光された前記被処理体を現像するステップとを有することを特徴とする。
【００１８】
本発明の更なる目的又はその他の特徴は、以下、添付図面を参照して説明される好ましい実施例によって明らかにされるであろう。
【発明の効果】
【００１９】
本発明によれば、内部応力を低減すると共に、内部応力の経時変化を抑制した多層膜ミラーを提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、添付図面を参照して、本発明の好適な実施の形態について説明する。図１は、本発明の一側面としての多層膜ミラー１の構成を示す概略断面図である。
【００２１】
多層膜ミラー１は、図１に示すように、Ｍｏ（モリブデン）とシリコン（Ｓｉ）とを交互に積層した多層膜１０を基板ＳＢ上に有し、２０ｎｍ以下の波長を有する光（ＥＵＶ光）を反射する。
【００２２】
多層膜１０は、基板ＳＢ側から順に、第１の層１２と、第２の層１４とを有する。換言すれば、多層膜１０は、Ｍｏ膜１２ａとＳｉ膜１２ｂとの一定の周期構造を有する第１の層１２と、Ｍｏ膜１４ａとＳｉ膜１４ｂとの一定の周期構造を有する第２の層１４とを組み合わせて形成される。
【００２３】
第１の層１２は、引張応力を有する。第１の層１２は、後述するように、基板ＳＢに成膜された後、アニールされる。これにより、第１の層１２の内部応力は、圧縮応力から引張応力に転換され、経時変化も抑制される。なお、アニール時の膜厚の圧縮を考慮して、Ｍｏ膜１２ａ又はＳｉ膜１２ｂを厚めに積層させておくことで、第１の層１２の周期長（即ち、アニール後の第１の層１２の周期長）を所望の値に収めることができる。また、アニールの温度を変えることによって、第１の層１２の引張応力の値と膜厚圧縮量を制御することができる。アニールの温度が、第１の層１２の成膜温度よりも高い温度であれば、圧縮応力を弱めることができる。一方、アニールの温度が、第１の成膜温度よりも低い温度であれば、アニール（加熱）による応力低減効果はほとんどない。ここで、周期長とは、一定の周期構造において、２種類の物質の膜の厚さを加えたもの（即ち、第１の層１２では、Ｍｏ膜１２ａの膜厚とＳｉ膜１２ｂの膜厚とを加えたもの）である。
【００２４】
第２の層１４は、第１の層１２（アニールされた第１の層１２）の上に成膜され、圧縮応力を有する。第２の層１４を成膜する際に、第１の層１２の引張応力によって、第２の層１４の圧縮応力を相殺することもできるが、第２の層１４が経時変化するため、時間の経過と共にその平衡は崩れることになる。そこで、多層膜ミラー１では、第２の層１４を成膜した後に、多層膜１０を再度アニールすることによって、経時変化を抑制する。また、これにより、残留圧縮応力を除去することもできる。アニールの温度は、第２の層１４の成膜温度よりも高ければよく、残留圧縮応力を除去し、経時変化を抑制（停止）することができる温度とする。
【００２５】
以下、本発明の多層膜ミラー１の具体的な構成（多層膜１０の膜構成）及びかかる多層膜ミラー１の諸特性（内部応力、反射率等）について説明する。また、図２及び図３を参照して、多層膜ミラー１の製造方法１００も併せて説明する。図２は、本発明の一側面としての多層膜ミラー１の製造方法１００を説明するためのフローチャートである。図３は、図２に示す製造方法１００によって製造された多層膜ミラー１の各工程における内部応力の温度に対する変化を示すグラフである。図３では、縦軸に内部応力［ＭＰａ］を、横軸に温度［℃］を採用している。
【００２６】
まず、Ｓｉからなる基板ＳＢ上に、Ｍｏ膜１２ａとＳｉ膜１２ｂとの交互層からなる第１の膜１２を成膜する（ステップ１０２）。本実施形態では、基板ＳＢとしてＳｉウェハを用いた。なお、第１の層１２の成膜している間の基板ＳＢの温度（即ち、成膜温度）は、４０℃である。Ｍｏ膜１２ａ及びＳｉ膜１２ｂの膜厚は、後述するアニールによる圧縮を考慮して、圧縮後に波長１３ｎｍ近傍のＥＵＶ光に対して反射ピークを有する膜厚になるように設定した。第１の膜１２の層数は８０層であり、最終層はＳｉ膜１２ｂである。本実施形態の第１の層１２は、図４に示すように、成膜直後では圧縮応力を有した。ここで、図４は、多層膜ミラー１の各工程における各層の周期長と内部応力を示す図である。
【００２７】
第１の層１２の成膜後、第１の層１２を真空雰囲気又は不活性ガス雰囲気でアニール（加熱）する（ステップ１０４）。なお、第１の層１２を成膜した基板ＳＢ全体をアニールしても、第１の層１２のみをアニールしてもよい。アニールは、例えば、真空雰囲気であれば輻射熱による加熱、レーザー照射による加熱などがあり、不活性ガス雰囲気であればガスを伝熱媒体とする加熱があるが、これらに限定されるものではない。本実施形態では、窒素雰囲気において、ヒーターを用いて第１の層１２を直接加熱した。
【００２８】
第１の層１２の成膜温度よりも高い温度でアニールした場合、圧縮応力（図４に示す負の値）が引張応力（図４に示す正の値）に変化する。本実施形態では、５０℃以上の温度でアニールすることによって内部応力の変化が生じることを確認し、３００℃以上の温度でアニールすることによって内部温度が０の状態を越えて引張応力が生じる（引張応力に転換する）ことを確認した。従って、第１の層１２の成膜温度よりも高い温度でアニールすれば、圧縮応力を引張応力に転換させる（引張方向に変化させる）効果があるといえる。アニールによる内部応力の変化量とアニールの温度との関係を図５に示す。図５では、縦軸に内部応力の変化量［ＭＰａ］を、横軸にアニール温度［℃］を採用している。
【００２９】
アニールによる内部応力の変化量は、昇温速度や恒温保持時間によっても変化する。多数のサンプルを用いて実験したところ、本実施形態と同じ条件下では、昇温速度が５℃／分の場合、６０分の恒温保持時間で変化量が飽和することが確認された。図５は、全て５℃／分の昇温速度、６０分の恒温保持時間で実施された結果を示している。本実施形態では、内部応力の初期値が−３８１ＭＰａであったため（図３参照）、引張応力を発現させるためにアニールの温度を３５０℃とした。
【００３０】
上述したように、アニールをすると多層膜１０（この場合、第１の層１２）の膜厚に圧縮が生じてします。但し、かかる圧縮量は、アニールの温度によって変わるため、その圧縮量を膜厚の設計値に反映しておくことで、アニール後の膜厚を所望の値に収めることができる。多層膜１０（第１の層１２）の周期長の圧縮量とアニールの温度との関係を図６及び図７に示す。図６は、１００℃以上のアニールの温度に対する多層膜１０（第１の層１２）の周期長の圧縮量を、図７は、１００℃以下のアニールの温度に対する多層膜１０（第１の層１２）の周期長の圧縮量を示している。また、図６及び図７は、縦軸に周期長の圧縮量［ｎｍ］を、横軸に温度［℃］を採用している。
【００３１】
ステップ１０２及びステップ１０４によって、引張応力を有する第１の層１２が作製される。本実施形態では、図４に示すように、１３０ＭＰａの引張応力を有する第１の層１２を製作した。
【００３２】
次に、アニールされた第１の層１２の上に、第２の層１４を成膜する（ステップ１０６）。第２の層１４は、第１の層１２と同様に、Ｍｏ膜１４ａとＳｉ膜１４ｂとの交互層であり、アニールによる圧縮量を考慮した膜厚を積層する。本実施形態では、第２の層１４の層数は、２４層である。
【００３３】
第２の層１４も圧縮応力を有するが、下地となる第１の層１２の有する引張応力によって相殺されるため、多層膜１０全体としては、第２の層１４を単体で成膜した場合に比べて圧縮応力が小さい。本実施形態では、図４に示すように、多層膜１０全体で−２５ＭＰａの内部応力が残存した。多層膜１０に残存する内部応力は小さいが無視できる値ではなく、また、このままでは第２の層１４の内部応力が経時変化するため、面形状の変化によって多層膜ミラー１の光学特性が悪化してしまう。
【００３４】
そこで、多層膜１０（即ち、第１の層１２及び第２の層１４）をアニールする（ステップ１０８）。かかるアニールは、第２の層１４の内部応力の経時変化を抑制すること及び多層膜１０に残留する内部応力を除去することを目的とする。多数のサンプルを用いて実験したところ、５℃／分の昇温速度、６０分の恒温保持時間の条件下では、アニールの温度が１００℃以上であれば、経時変化が停止するという結果を得た。本実施形態では、多層膜１０に残留した内部応力の関係から、多層膜１０を１０５℃でアニールした。なお、第１の層１２は、ステップ１０４において一度アニールされているが、そのアニールの温度よりも低い温度で再度アニールされても内部応力の変化や膜厚の圧縮は生じない。本実施形態でも、第１の層１２の周期長が変化しないことを確認した。
【００３５】
一方、多層膜１０をアニールすると、ＥＵＶ光に対する反射率の低下を招いてしまうという問題がある。図８に示すように、多層膜１０に対するアニールの温度が高いほど反射率の低下量は大きい。図８は、多層膜ミラー１の反射率の低下量とアニールの温度との関係を示すグラフである。図８では、縦軸に反射率の低下量［％］を、横軸にアニールの温度［℃］を採用している。
【００３６】
本実施形態では、第２の層１４の圧縮応力は、第１の層１２の引張応力によってある程度相殺されているため、第２の層１４を成膜した後の多層膜１０に対するアニールの温度は低くすることができる。従って、多層膜１０の上部（光の入射側）にあって、光の反射への寄与が大きい第２の層１４の反射率を高く維持することができる。本実施形態では、多層膜１０を１０５℃でアニールしているため、その反射率の低下量は０．１％程度である。
【００３７】
また、上述したように、第１の層１２の周期長は、波長１３ｎｍ近傍のＥＵＶ光に対して反射ピークを有するように設計されている。従って、多層膜１０全体として特定波長のＥＵＶ光に対して反射ピークを有する多層膜ミラー１を製造することができる。
【００３８】
第２の層１４を成膜した後に、多層膜１０全体をアニールした結果を図９に示す。換言すれば、図９は、図３から１０５℃でアニールする工程を抜き出したグラフになる。図４及び図９から明らかなように、本実施形態の多層膜ミラー１は、多層膜１０の内部応力を−１ＭＰａの低い値に抑えていることが確認できる。
【００３９】
このように、本発明の多層膜ミラー１は、波長１３．０ｎｍ乃至１４．０ｎｍのＥＵＶ光に対する反射率の最大値が６０％以上、且つ、多層膜の内部応力が±１０ＭＰａ以内に抑えることができる。また、製造方法１００は、そのような多層膜ミラーを製造することができる。なお、多層膜ミラー１及び製造方法１００によって製造された多層膜ミラーは、内部応力の経時変化を抑制することができるため、基板の変形による光学性能の劣化を防ぐことができる。
【００４０】
以下、図１０を参照して、本発明の例示的な露光装置２００について説明する。ここで、図１０は、本発明の露光装置２００の構成を示す概略断面図である。本発明の露光装置２００は、露光用の照明光としてＥＵＶ光（例えば、波長１３．４ｎｍ）を用いる投影露光装置である。露光装置２００は、例えば、ステップ・アンド・リピート方式又はステップ・アンド・スキャン方式でマスク２２０に形成された回路パターンを被処理体２４０に露光する。
【００４１】
露光装置２００は、照明装置２１０と、マスク２２０を載置するマスクステージ２２５と、投影光学系２３０と、被処理体２４０を載置するウェハステージ２４５と、アライメント検出機構２５０と、フォーカス位置検出機構２６０とを有する。
【００４２】
また、図７に示すように、少なくとも、ＥＵＶ光が通る光路を真空環境とするため、真空チャンバＶＣを設けている。ＥＵＶ光は、大気に対する透過率が低く、また、残留ガス（高分子有機ガスなど）成分との反応によりコンタミナントを生成してしまうからである。
【００４３】
照明装置２１０は、投影光学系２３０の円弧状の視野に対応して円弧状のＥＵＶ光によりマスク２２０を照明する照明装置であって、ＥＵＶ光源２１２と、照明光学系２１４とを有する。
【００４４】
照明光学系２１４は、集光ミラー２１４ａ、オプティカルインテグレーター２１４ｂから構成される。集光ミラー２１４ａは、レーザープラズマからほぼ等方的に放射されるＥＵＶ光を集める役割を果たす。オプティカルインテグレーター２１４ｂは、マスク２２０を均一に所定の開口数で照明する役割を持っている。また、照明光学系２１４は、マスク２２０と共役な位置に、マスク２２０の照明領域を円弧状に限定するためのアパーチャを有してもよい。照明光学系２１４を構成する反射型光学素子（集光ミラー２１２ａ等）は、本発明の多層膜ミラー１又は製造方法１００によって製造された多層膜ミラーである。これにより、照明光学系２１４は、優れた光学性能を発揮することができる。
【００４５】
マスク２２０は、反射型マスクで、その上には転写されるべき回路パターン（又は像）が形成され、マスクステージ２２５により支持及び駆動される。マスク２２０から発せられた回折光は、投影光学系２３０で反射されて被処理体２４０上に投影される。マスク２２０と被処理体２４０とは、光学的に共役の関係に配置される。露光装置２００は、ステップ・アンド・スキャン方式の露光装置であるため、マスク２２０と被処理体２４０とを走査することにより、マスク２２０のパターンを被処理体２４０上に縮小投影する。
【００４６】
マスクステージ２２５は、マスク２２０を支持し、図示しない移動機構に接続されている。マスクステージ２２５は、当業界周知のいかなる構造をも適用することができる。露光装置２００は、マスク２２０と被処理体２４０とを同期した状態で走査する。ここで、マスク２２０又は被処理体２４０面内で走査方向をＸ、それに垂直な方向をＹ、マスク２２０又は被処理体２４０面に垂直な方向をＺとする。
【００４７】
投影光学系２３０は、複数の反射ミラー２３０ａを用いて、マスク２２０面上のパターンを像面に配された被処理体２４０上に縮小投影する。投影光学系２３０を構成する反射型光学素子（反射ミラー７３０ａ等）は、本発明の多層膜ミラー１又は製造方法１００によって製造された多層膜ミラーである。これにより、投影光学系２３０は、優れた光学性能を発揮することができる。
【００４８】
ウェハステージ２４５は、ウェハチャック２４５ａを介して被処理体２４０を支持する。マスク２２０と被処理体２４０とは、同期して走査される。
【００４９】
アライメント検出機構２５０は、マスク２２０の位置と投影光学系２３０の光軸との位置関係、及び、被処理体２４０の位置と投影光学系２３０の光軸との位置関係を計測する。更に、アライメント検出機構２５０は、マスク２２０の投影像が被処理体２４０の所定の位置に一致するようにマスクステージ２２５及びウェハステージ２４５の位置と角度を設定する。
【００５０】
フォーカス位置検出機構２６０は、被処理体２４０面でＺ方向のフォーカス位置を計測し、ウェハステージ２４５の位置及び角度を制御することによって、露光中、常時被処理体２４０面を投影光学系２３０による結像位置に保つ。
【００５１】
露光において、照明装置２１０から射出されたＥＵＶ光はマスク２２０を照明し、マスク２２０面上のパターンを被処理体２４０面上に結像する。本実施形態において、像面は円弧状（リング状）の像面となり、マスク２２０と被処理体２４０を縮小倍率比の速度比で走査することにより、マスク２２０の全面を露光する。
【００５２】
露光装置２００が使用する照明光学系２１４及び投影光学系２３０は、本発明の多層膜ミラー１又は製造方法１００で製造される多層膜ミラーを含む。従って、照明光学系２１４及び投影光学系２３０は、ＥＵＶ光を高い反射率で反射し、優れた結像性能を有する。これにより、露光装置２００は、高いスループットで経済性よく高品位なデバイス（半導体素子、ＬＣＤ素子、撮像素子（ＣＣＤなど）、薄膜磁気ヘッドなど）を提供することができる。
【００５３】
次に、図１１及び図１２を参照して、上述の露光装置２００を利用したデバイスの製造方法の実施例を説明する。図１１は、デバイス（ＩＣやＬＳＩなどの半導体チップ、ＬＣＤ、ＣＣＤ等）の製造を説明するためのフローチャートである。ここでは、半導体チップの製造を例に説明する。ステップ１（回路設計）では、デバイスの回路設計を行う。ステップ２（マスク製作）では、設計した回路パターンを形成したマスクを製作する。ステップ３（ウェハ製造）では、シリコンなどの材料を用いてウェハを製造する。ステップ４（ウェハプロセス）は、前工程と呼ばれ、マスクとウェハを用いて本発明のリソグラフィー技術によってウェハ上に実際の回路を形成する。ステップ５（組み立て）は、後工程と呼ばれ、ステップ４によって作成されたウェハを用いて半導体チップ化する工程であり、アッセンブリ工程（ダイシング、ボンディング）、パッケージング工程（チップ封入）等の工程を含む。ステップ６（検査）では、ステップ５で作成された半導体デバイスの動作確認テスト、耐久性テストなどの検査を行う。こうした工程を経て半導体デバイスが完成し、これが出荷（ステップ７）される。
【００５４】
図１２は、ステップ４のウェハプロセスの詳細なフローチャートである。ステップ１１（酸化）では、ウェハの表面を酸化させる。ステップ１２（ＣＶＤ）では、ウェハの表面に絶縁膜を形成する。ステップ１３（電極形成）では、ウェハ上に電極を蒸着などによって形成する。ステップ１４（イオン打ち込み）では、ウェハにイオンを打ち込む。ステップ１５（レジスト処理）では、ウェハに感光剤を塗布する。ステップ１６（露光）では、上述の露光装置２００によってマスクの回路パターンをウェハに転写する。ステップ１７（現像）では、露光したウェハを現像する。ステップ１８（エッチング）では、現像したレジスト像以外の部分を削り取る。ステップ１９（レジスト剥離）では、エッチングが済んで不要となったレジストを取り除く。これらのステップを繰り返し行うことによってウェハ上に多重に回路パターンが形成される。かかるデバイス製造方法によれば、従来よりも高品位のデバイスを製造することができる。このように、露光装置２００を使用するデバイス製造方法、並びに結果物としてのデバイスも本発明の一側面を構成する。
【００５５】
以上、本発明の好ましい実施例について説明したが、本発明はこれらの実施例に限定されないことはいうまでもなく、その要旨の範囲内で種々の変形及び変更が可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の一側面としての多層膜ミラーの構成を示す概略断面図である。
【図２】本発明の一側面としての多層膜ミラーの製造方法を説明するためのフローチャートである。
【図３】図２に示す製造方法によって製造された多層膜ミラーの各工程における内部応力の温度に対する変化を示すグラフである。
【図４】多層膜ミラーの各工程における各層の周期長と内部応力を示す図である。
【図５】アニールによる内部応力の変化量とアニールの温度との関係を示すグラフである。
【図６】多層膜（第１の層）の周期長の圧縮量とアニールの温度（１００℃以上）との関係を示すグラフである。
【図７】多層膜（第１の層）の周期長の圧縮量とアニールの温度（１００℃以下）との関係を示すグラフである。
【図８】多層膜ミラーの反射率の低下量とアニールの温度との関係を示すグラフである。
【図９】第２の層を成膜した後に、多層膜全体をアニールした結果を示すグラフである。
【図１０】本発明の一側面としての露光装置の構成を示す概略断面図である。
【図１１】デバイス（ＩＣやＬＳＩなどの半導体チップ、ＬＣＤ、ＣＣＤ等）の製造を説明するためのフローチャートである。
【図１２】図８に示すステップ４のウェハプロセスの詳細なフローチャートである。
【符号の説明】
【００５７】
１                  多層膜ミラー
１０                多層膜
１２                第１の層
１２ａ              Ｍｏ膜
１２ｂ              Ｓｉ膜
１４                第２の層
１４ａ              Ｍｏ膜
１４ｂ              Ｓｉ膜
ＳＢ                基板
２００              露光装置
２１０              照明装置
２１２              ＥＵＶ抗原
２１４              照明光学系
２１４ａ            集光ミラー
２２０              マスク
２２５              マスクステージ
２３０              投影光学系
２３０ａ            反射ミラー
２４０              被処理体
２４５              ウェハステージ
２５０              アライメント検出機構
２６０              フォーカス位置検出機構
【図１２】
2007183120.tif 000003
【図１】
2007183120.tif 000004
【図２】
2007183120.tif 000005
【図３】
2007183120.tif 000006
【図４】
2007183120.tif 000007
【図５】
2007183120.tif 000008
【図６】
2007183120.tif 000009
【図７】
2007183120.tif 000010
【図８】
2007183120.tif 000011
【図９】
2007183120.tif 000012
【図１０】
2007183120.tif 000013
【図１１】
2007183120.tif 000014