(57)【要約】【課題】デカップリングコンデンサを小型化し、出力電圧波形のオーバーシュートを抑え、オフ期間の短縮を図り、かつ立ち上がりの波形歪みを抑える。【解決手段】デカップリングコンデンサ１１をＤＣ−ＤＣコンバータ１２の１次側に配置することによりデカップリングコンデンサ１１を小型化し、ＤＣ−ＤＣコンバータ１２を不連続モードで動作させてＬＣフィルタ１５の応答特性と組み合わせることで出力電圧波形のオーバーシュートを抑え、出力段にスイッチ素子１４を設けることによりオフ期間の短縮を図り、コンバータ１２の二次側に放電用素子１３を接続することで立ち上がりの波形歪みを抑える。【選択図】図１
2007020305.tif 000002
【特許請求の範囲】
【請求項１】
任意の周期のパルス負荷に定電圧で大電流を供給するパルス電源装置において、
電流不連続モードで駆動され、一次側に直流電圧源からの直流電圧を受けて二次側に任意の電圧を安定化出力するＤＣ−ＤＣコンバータと、
前記ＤＣ−ＤＣコンバータの一次側に並列接続されるデカップリングコンデンサと、
前記ＤＣ−ＤＣコンバータの二次側に並列接続され規定の過渡特性を有する時定数回路と、
前記ＤＣ−ＤＣコンバータの二次側と前記時定数回路との接続をオン・オフするためのスイッチ手段と、
前記ＤＣ−ＤＣコンバータを電流不連続動作するようにオン・オフ制御すると共に、これに同期して前記スイッチ手段をオン・オフ制御する制御手段と
を具備することを特徴とするパルス電源装置。
【請求項２】
前記ＤＣ−ＤＣコンバータの二次側に並列接続されて前記コンバータ内の出力コンデンサを放電する放電手段をさらに備えることを特徴とする請求項１記載のパルス電源装置。
【請求項３】
前記時定数回路は、伝送線路上の寄生インダクタンス、寄生キャパシタンスの少なくともいずれかを用いることを特徴とする請求項１記載のパルス電源装置。
【請求項４】
前記時定数回路は、インダクタンス及びキャパシタンスによるフィルタであり、前記インダクタンス及びキャパシタンスの値は臨界制動付近になるように選定されることを特徴とする請求項１記載のパルス電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばレーダ装置のパルス負荷に定電圧で大電流を供給するパルス電源装置に関する。
【背景技術】
【０００２】
従来のパルス負荷に電力を給電するパルス電源装置は、入力側より、ＤＣ−ＤＣコンバータ、エネルギーを蓄電するためのデカップリングコンデンサ、及びスイッチ素子により構成されている（例えば特許文献１参照）。但し、この構成の場合、安定度が要求されるＤＣ−ＤＣコンバータの出力側にデカップリングコンデンサがあるため、デカップリングコンデンサの容量をCd1、負荷の許容最大出力電圧をVomax、許容最小出力電圧をVomin、出力電力をPo、最大パルスオン幅をTonmaxとすると、必要なデカップリングコンデンサの容量Cd1は、  
【数１】
2007020305.tif 000003
となる。通常、  
【数２】
2007020305.tif 000004
は小さな値となるため、デカップリングコンデンサの容量Cd1は非常に大きな値となる。この結果、給電する電源装置の大半がデカップリングコンデンサで占められてしまうため、機器の大型化が避けられなかった。
【非特許文献１】特開平０２−３１１０１１公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
以上のように従来のパルス電源装置では、安定度が要求されるＤＣ−ＤＣコンバータの出力側にデカップリングコンデンサがあるため、デカップリングコンデンサの容量が非常に大きな値となり、装置の大半がデカップリングコンデンサで占められてしまい、大型化が避けられなかった。
【０００４】
本発明は、上記事情を考慮してなされたもので、デカップリングコンデンサの容量を低減して装置の小型化を実現するパルス電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記の目的を達成するために本発明は、任意の周期のパルス負荷に定電圧で大電流を供給するパルス電源装置において、電流不連続モードで駆動され、一次側に直流電圧源からの直流電圧を受けて二次側に任意の電圧を安定化出力するＤＣ−ＤＣコンバータと、前記ＤＣ−ＤＣコンバータの一次側に並列接続されるデカップリングコンデンサと、前記ＤＣ−ＤＣコンバータの二次側に並列接続され規定の過渡特性を有する時定数回路と、前記ＤＣ−ＤＣコンバータの二次側と前記時定数回路との接続をオン・オフするためのスイッチ手段と、前記ＤＣ−ＤＣコンバータを電流不連続動作するようにオン・オフ制御すると共に、これに同期して前記スイッチ手段をオン・オフ制御する制御手段とを具備して構成される。
【０００６】
上記構成によるパルス電源装置では、ＤＣ−ＤＣコンバータをオーバーシュートが発生しない１次遅れの電流不連続モードで駆動し、リップルノイズ電圧を抑えるために、ＤＣ−ＤＣコンバータの後にＬＣフィルタ等による時定数回路を入れる。尚、時定数回路は２次遅れとなるが、臨界制動付近になるようＬＣの定数を設定することにより、オーバーシュートを抑える。
【発明の効果】
【０００７】
以上述べたように、本発明によれば、デカップリングコンデンサの容量を低減して装置の小型化を実現するパルス電源装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【０００９】
図１は本発明に係るパルス電源装置の構成を示すブロック図である。図１において、入力段のデカップリングコンデンサ１１は特に安定化処理されていない入力電圧源１０より直流電圧が供給されており、例えばフルブリッジ構成の電流不連続モードＤＣ−ＤＣコンバータ１２の１次側に並列接続される。電流不連続モードＤＣ−ＤＣコンバータ１２の２次側には、例えば抵抗による放電用素子１３が並列接続され、さらに、例えば電界効果トランジスタ（ＦＥＴ）によるスイッチ素子１４を介してＬＣフィルタ１５が並列接続される。上記スイッチ素子１４は、ＤＣ−ＤＣコンバータ１２のスイッチングのためのオン／オフ信号を生成する制御回路１６にて、それに同期して生成されるオン／オフ信号によりスイッチング制御される。ＬＣフィルタ１５の出力端には負荷１７が接続される。
【００１０】
尚、上記電流不連続モードＤＣ−ＤＣコンバータ１２は、非絶縁でよい場合は、電流不連続モード降圧チョッパーでも同様の効果が得られる。放電用素子１３はトランジスタで構成された定電流放電回路でも同様の効果が得られる。また、立ち上がりの歪み波形が問題にならない場合は、削除してもかまわない。スイッチ素子１４は、電流をオン／オフできるものであれば同様の効果が得られる。ＬＣフィルタ１５のインダクタンス、キャパシタンスはそれぞれ寄生インダクタンス、寄生キャパシタンスを利用しても同様の効果が得られる。また、Ｌはスイッチ素子１４の手前においても同様の効果が得られる。また、ＬＣフィルタ１５は１段ではなく、多段にしても同様の効果が得られる。
【００１１】
図１の回路構成において、以下、図２〜図４を参照して、その処理動作について説明する。
【００１２】
まず、制御回路１６では、図２（ａ）、（ｂ）に示すように、電流不連続モードＤＣ−ＤＣコンバータ１２に対するオン／オフ信号に同期して、スイッチ素子１４に対するオン／オフ信号を生成している。このときのコンバータ１２の出力電圧波形は図２（ｃ）に示すようになり、ＬＣフィルタ１５の出力電圧波形は図２（ｄ）に示すようになる。図３に図２（ｃ）、（ｄ）に示す電流不連続モードＤＣ−ＤＣコンバータ１２の出力電圧波形とＬＣフィルタ１５の出力電圧波形それぞれの立ち上がり波形を拡大して示す。
【００１３】
上記ＤＣ−ＤＣコンバータ１２は、図４に示す高圧チョッパー型の等化回路で表され、図５（ａ）に示す電流連続モード、図５（ｂ）に示す電流不連続モードのいずれかで動作可能である。尚、図４及び図５において、ILは平滑インダクタンスに流れる電流、Ioは負荷に流れる電流を示している。
【００１４】
図１に示す構成では、許容入力変動範囲の広いＤＣ−ＤＣコンバータ１２の入力側にデカップリングコンデンサがあるため、デカップリングコンデンサ自体はＤＣ−ＤＣコンバータ１２の許容入力変動範囲内でよい。デカップリングコンデンサ１２の容量をCd2、入力電圧源１０の許容最大入力電圧をVinmax、許容最小入力電圧をVinmin、負荷１７の出力電力をPo、最大パルスオン幅をTon、ＤＣ−ＤＣコンバータ１２の効率をηとすると、必要なデカップリングコンデンサ１１の容量Cd2は、  
【数３】
2007020305.tif 000005
となる。通常、  
【数４】
2007020305.tif 000006
となるため、従来方式より大幅な小型化（１／５〜１／１０程度）が可能となる。
【００１５】
但し、ＤＣ−ＤＣコンバータ１２の等化回路は、図４に示すようにＬ及びＣで構成されているため、図５（ａ）に示すような通常の電流連続モードで動作させると、２次遅れ、すなわち共振点が存在し、出力電圧立ち上がり時にオーバーシュートが発生する。ＤＣ−ＤＣコンバータ１２の平滑インダクタンスＬを大きくしてＱを下げればオーバーシュートを低減できるが、応答速度が低下してしまう問題があり、実現困難である。
【００１６】
そこで、本発明では、ＤＣ／ＤＣコンバータ１２を図５（ｂ）に示すような電流不連続モードで使用する。すなわち、図１の回路構成において、デカップリングコンデンサ１１に必要な容量Cd2は、式(2)で表される。ＬＣフィルタ１５のコイルのインダクタンスをLfl、コンデンサの容量をCflとすると、電流不連続モードＤＣ−ＤＣコンバータ１２のカットオフ周波数fconvは負荷１７に要求される立ち上がり時間Trload及び抵抗値Rloadより決定される。尚、出力電圧立ち上がり時間Trloadは、出力電圧が０％から９０％に達する時間と規定する。配線の抵抗分、コイルの抵抗分に比べ、負荷抵抗が十分大きいと仮定すると、ζは、  
【数５】
2007020305.tif 000007
となる。表１に、出力電圧立ち上がり設定値、ζを変えたときの出力電圧立ち上がり時間Tloadの関係を表す。  
【表１】
2007020305.tif 000008
【００１７】
ζ=0.707の帯域内の通過特性は、遅延特性が平坦なバタワース特性が望ましい。通常、バタワース特性にするとオーバーシュートが発生してしまうが、電流不連続モードＤＣ−ＤＣコンバータ１２が１次遅れを生じるため、相殺されてオーバーシュートは発生しないことになる。LflとCflの共振周期Tflは、  
【数６】
2007020305.tif 000009
となる。電流不連続モードＤＣ−ＤＣコンバータ１２のカットオフ周波数fconvとTflとの関係は、  
【数７】
2007020305.tif 000010
に設定するのが望ましい。(5)式の左辺が右辺より大きい場合は、電流不連続モードＤＣ−ＤＣコンバータ１２の端の出力電圧と負荷１７の出力電圧との相似性は無くなり、制御不能領域が発生する。(5)式の左辺が右辺より小さい場合は、相似性は改善されるが、立ち上がり時間が遅くなる。
【００１８】
(3)〜(5)の条件下では、概ね下記の式となる。  
【数８】
2007020305.tif 000011
【００１９】
(6)式中の定数2.3は電流不連続モードＤＣ−ＤＣコンバータ１２の出力電圧が０％から９０％に達する時間の時定数-ln(1-0.9)、定数0.24はＬＣフィルタ１５によるディレイ時間である。(3)〜(6)式より、Lfl、Cfl、fconvを決定する。
【００２０】
スイッチ素子１４を設けない場合は、立ち下がり時間はスイッチ素子ＬＣフィルタ１５のコンデンサの容量と電流不連続モードＤＣ−ＤＣコンバータ１２の出力コンデンサ容量の合計値と負荷１７の抵抗で決まるため、立ち下がりに時間がかかる。スイッチ素子１４を設けることにより、立ち下がり時間はＬＣフィルタ１５のコンデンサの容量Cflだけになるため、立ち下がり時間の短縮が図れる。負荷１７に要求される立ち下がり時間Tfloadを出力電圧が１００％から１０％に達する時間と規定すると、  
【数９】
2007020305.tif 000012
となる。(7)式中の定数2.3は出力電圧が１００％から１０％に達する時間の時定数-ln(0.1)である。
【００２１】
スイッチ素子１４のオンが電流不連続モードＤＣ−ＤＣコンバータ１２のオンより早い場合、コンバータ１２の出力コンデンサに蓄えられたエネルギーが出力され、立ち上がり波形を歪ませる。放電用素子１３を付けることにより、出力オフ期間に電流不連続モードＤＣ−ＤＣコンバータ１２の出力コンデンサに蓄えられたエネルギーを放電させることにより、立ち上がり波形歪みは抑えられる。放電用素子１３を抵抗とし、その抵抗値をRdcgとし、電流不連続モードＤＣ−ＤＣコンバータ１２の出力コンデンサ容量をCoconvとし、最小パルスオフ幅をToffminとすると、出力電圧の１０％まで放電する場合、  
【数１０】
2007020305.tif 000013
となる。(8)式中の定数2.3は電流不連続モードＤＣ−ＤＣコンバータ１２の出力電圧が１００％から１０％に達する時間の時定数-ln(0.1)である。
【００２２】
また、放電用素子１３が接続されているため、放電時に損失が発生する。この損失をPdchとし、抵抗値をRdcg、出力電圧をVo、オン時間をTon、パルスの周期をTwとすると、  
【数１１】
2007020305.tif 000014
となる。
【００２３】
ところで、電流連続モードＤＣ−ＤＣコンバータ１２は、そのコイルのインダクタンスをLconv、出力コンデンサの容量をCoconvとすると、概略  
【数１２】
2007020305.tif 000015
の周波数に２次の極が存在し、立ち上がりのようなステップ変動時にオーバーシュートが発生する。一方、電流不連続モードＤＣ−ＤＣコンバータ１２は、その入力電圧をVin、出力電圧をVo、負荷抵抗Rload、出力コンデンサの容量をCoconvとすると、概略  
【数１３】
2007020305.tif 000016
の周波数に１次の極しか存在しないため、立ち上がりのようなステップ変動時にオーバーシュートは発生しない。
【００２４】
上記電流不連続モードＤＣ／ＤＣコンバータ１２では、パルスがオンしている期間だけ動作すればよいため、高周波数化で問題となるスイッチング損失Plosssw、ドライブ損失Plossdrvは連続動作させた場合のスイッチング損失をPlossswcont、ドライブ損失をPlossdrvcont、パルスがオンしている期間をTon、パルスの周期をTwとすると、  
【数１４】
2007020305.tif 000017
となり、例えばスイッチング周波数2MHz、Ton／Twを0.2とすると、400kHzのコンバータ相当のスイッチング損失、ドライブ損失となり、容易にスイッチング周波数の高周波数化すなわち小型化が可能となる。
【００２５】
また、パルスのオフ期間は電流不連続モードＤＣ−ＤＣコンバータ１２もオフのため、ノイズが非常に少ない。特に、レーダ用として使用する場合は、オフ期間に受信するため、ノイズの影響を受けにくく有利である。
【００２６】
以上に述べたように、上記構成によるパルス電源装置では、電流不連続モードＤＣ−ＤＣコンバータ１２とスイッチ素子１４のオン／オフを制御することにより、パルス電源動作をさせることができ、デカップリングコンデンサ１１をＤＣ−ＤＣコンバータ１２の１次側に配置することにより、デカップリングコンデンサ１１を小型化し、ＤＣ−ＤＣコンバータ１２を不連続モードとＬＣフィルタの組み合わせでオーバーシュートを抑え、スイッチ素子１４を設けることによりオフ期間の短縮を図り、放電素子で立ち上がりの波形を歪みの抑えることができる。
【００２７】
尚、本発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
【図面の簡単な説明】
【００２８】
【図１】本発明に係るパルス電源装置の一実施形態の構成を示すブロック回路図。
【図２】図１に示す回路構成の動作を説明するためのタイミング波形を示すタイミング図。
【図３】図１に示す電流不連続モードＤＣ−ＤＣコンバータの出力電圧波形を示す波形図。
【図４】図１に示す電流不連続モードＤＣ−ＤＣコンバータの等化回路を示す回路図。
【図５】図４に示す等化回路の電流連続モード／不連続モードそれぞれの出力電流波形を示す波形図。
【符号の説明】
【００２９】
１０…入力電圧源、１１…デカップリングコンデンサ、１２…電流不連続モードＤＣ−ＤＣコンバータ、１３…放電用素子、１４…スイッチ素子、１５…ＬＣフィルタ、１６…制御回路、１７…負荷。
【図１】
2007020305.tif 000018
【図２】
2007020305.tif 000019
【図３】
2007020305.tif 000020
【図４】
2007020305.tif 000021
【図５】
2007020305.tif 000022