(57)【要約】【課題】移動体の加減速中においても適切な噴射タイミング信号を出力できるタイミングパルス発生装置及び液体噴射装置を提供する。【解決手段】エンコーダ信号から生成された基準パルス信号ＲＳの周期をアップカウンタ７１で計数し、その値を１６ビットのラッチ回路でラッチする。１６ビットのアップカウンタ７１が計数した前回の周期ｂとラッチ回路にラッチされた前々回の周期との差分を前回の周期から差し引いて、今回の予測周期を演算する。そして、今回の予測周期を１６分割すべく「１６」で除算してその除算値「３」をダウンカウンタ７５でカウントダウンする度に１パルス出力する分周を行うことで内部タイミング信号ＴＳを生成する。内部タイミング信号ＴＳは液滴の噴射タイミングを決める。【選択図】図６
2007145008.tif 000002
【特許請求の範囲】
【請求項１】
液体噴射手段を有する移動体の定速域と加減速域において前記液体噴射手段による液体の噴射が実施される液体噴射装置に搭載されるタイミングパルス発生装置であって、
前記移動体の移動速度に対応した周期で第１パルス信号を発生する第１パルス発生手段と、
前記第１パルス発生手段が発生した第１パルス信号の周期を計測して計測周期を得るとともに前記計測周期を用いて前記第１パルス発生手段がこれから発生する第１パルス信号の周期を予測して予測周期を得る予測手段と、
前記予測周期を分割した周期の第２パルス信号を発生させる周期分割手段を有する第２パルス発生手段と、
前記第２パルス信号を基に前記液体噴射手段の液体噴射時期を決める噴射タイミング信号を発生させる信号発生手段と
を備えたことを特徴とするタイミングパルス発生装置。
【請求項２】
請求項１に記載のタイミングパルス発生装置において、
前記予測手段は、前記第１パルス発生手段が発生した複数の第１パルス信号の周期をそれぞれ計測して複数の計測周期を得るとともに前記複数の計測周期を用いて前記第１パルス発生手段がこれから発生する第１パルス信号の周期を予測して予測周期を得ることを特徴とするタイミングパルス発生装置。
【請求項３】
請求項１又は２に記載のタイミングパルス発生装置において、
前記予測手段は、前記計測周期を用いて前記第１パルス発生手段がこれから発生する第１パルス信号の周期を予測する演算を行い、かつ前記移動体の加速中は前記予測手段が最後に計測した前回の計測周期より周期を小さく予測し、前記移動体の減速中は前記前回の計測周期より周期を大きく予測することを特徴とするタイミングパルス発生装置。
【請求項４】
請求項２又は３に記載のタイミングパルス発生装置において、
前記予測手段は、前記複数の計測周期を用いて前記移動体の速度変化が反映される演算内容の演算を施すことによって前記第１パルス発生手段がこれから発生する第１パルス信号の周期を予測することを特徴とするタイミングパルス発生装置。
【請求項５】
請求項１乃至４のいずれか一項に記載のタイミングパルス発生装置において、
前記周期分割手段は、前記予測手段により予測された前記周期を除算する除算回路と、
一定周期の計数用パルス信号を入力してパルス数を計数するとともに前記除算回路から得られた除算値と同数回の計数が行われる度に１パルス出力する計数回路と
を有することを特徴とするタイミングパルス発生装置。
【請求項６】
請求項２乃至５のいずれか一項に記載のタイミングパルス発生装置において、
前記予測手段は、前記第１パルス信号の周期を計測して得た前々回と前回の計測周期の差分を前回の計測周期から差し引くことで前記第１パルス発生手段がこれから発生する第１パルス信号の周期を予測することを特徴とするタイミングパルス発生装置。
【請求項７】
請求項１乃至６のいずれか一項に記載のタイミングパルス発生装置において、
前記液体噴射装置は前記移動体の移動速度に対応した周期の検出パルス信号を出力するエンコーダを備えており、
前記第１パルス発生手段は、前記エンコーダの検出パルス信号から前記第１パルス信号を生成することを特徴とするタイミングパルス発生装置。
【請求項８】
請求項１、３、５、７のいずれか一項に記載のタイミングパルス発生装置において、
前記予測手段は、前記移動体の速度プロファイルデータを記憶する記憶手段を備え、前記第１パルス信号の周期を計測して得た計測周期を基に前記速度プロファイルデータを参照して前記第１パルス発生手段がこれから発生する第１パルス信号の予測周期を取得することを特徴とするタイミングパルス発生装置。
【請求項９】
請求項１乃至７のいずれか一項に記載のタイミングパルス発生装置において、
前記第２パルス発生手段は、前記第１パルス信号の予測周期を前記移動体の加減速に応じて周期が変化するように分割して前記第２パルス信号を発生させることを特徴とするタイミングパルス発生装置。
【請求項１０】
請求項１乃至９のいずれか一項に記載のタイミングパルス発生装置において、
前記第２パルス信号を遅延させる遅延量を決める設定値が設定された設定手段と、
前記予測周期を用いて前記設定値を補正する補正手段とをさらに備え、
前記信号発生手段は、前記第２パルス信号のパルスを入力する度に計数用パルス信号のパルス数を計数し始めるとともに該計数した計数値が前記補正手段により補正された設定値に達したらパルスを出力することにより生成された信号を基に噴射タイミング信号を生成するように構成されることを特徴とするタイミングパルス発生装置。
【請求項１１】
請求項１０に記載のタイミングパルス発生装置において、
前記補正手段は、前記第１パルス信号の１周期内において前記予測周期を基に前記設定値を前記移動体の加減速に応じた異なる値に補正することを特徴とするタイミングパルス発生装置。
【請求項１２】
請求項１乃至８のいずれか一項に記載のタイミングパルス発生装置において、
前記予測周期を分割した周期の第３パルス信号を発生させる第２周期分割手段を有する第３パルス発生手段と、
前記第２パルス信号を遅延させる遅延量を決める設定値が設定される設定手段と、
前記第３パルス信号のパルスを計数するとともに該計数した計数値が前記設定値に達するまでの時間だけ前記第２パルス信号を遅延させる遅延手段とをさらに備え、
前記信号発生手段は、前記遅延された第２パルス信号を基に前記噴射タイミング信号を発生させることを特徴とするタイミングパルス発生装置。
【請求項１３】
請求項１２に記載のタイミングパルス発生装置において、
前記第３パルス発生手段は、前記第２パルス信号の周期を、前記移動体の加減速に応じて周期が変化するように分割して前記第３パルス信号を発生させることを特徴とするタイミングパルス発生装置。
【請求項１４】
前記液体噴射手段を有する移動体と、
前記移動体を移動させる回転駆動源と、
請求項１乃至１３のいずれか一項に記載のタイミングパルス発生装置と、
前記液体噴射手段が液体を噴射する液体噴射時期を制御する制御手段とを備え、
前記制御手段は、前記移動体の少なくとも加減速中においては、前記タイミングパルス発生装置を構成する前記信号発生手段が発生した噴射タイミング信号に基づいて前記液体噴射時期を制御することを特徴とする液体噴射装置。
【請求項１５】
請求項１４に記載の液体噴射装置において、
前記移動体は前記回転駆動源の駆動力により所定の軌道に沿って往復移動し、当該移動体の往復移動範囲のうち加減速域の少なくとも一部を含む範囲が液体噴射可能範囲として設定されており、前記制御手段は、前記液体噴射可能範囲の全範囲において前記噴射タイミング信号に基づいて前記液体噴射時期を制御することを特徴とする液体噴射装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばインクジェットプリンタ等の液体噴射装置において液体噴射タイミングを決定するタイミングパルス信号を生成するタイミングパルス発生装置及び液体噴射装置に関する。
【背景技術】
【０００２】
プリンタではキャリッジなどの移動体の移動位置を検出するためにエンコーダが設けられ、エンコーダから出力されるパルス信号のパルス数を計数して移動体の移動位置を検出するようになっている。また、キャリッジ等の移動体の移動中においてキャリッジに搭載された印刷ヘッドからインク滴を吐出させることによりインク滴を用紙等の記録媒体上の目標位置に着弾させることにより印刷が行われる。
【０００３】
キャリッジは主走査方向に往復移動し、印刷ヘッドからインク滴が吐出されてから用紙上に着弾するまでには飛行時間を要するので、その飛行時間の間にインク滴はキャリッジ進行方向（つまり印刷ヘッド移動方向）へ移動する。このため、キャリッジの往動時と復動時で同じ位置に達したときにインク滴を吐出したとしても、実際の着弾位置はそれぞれキャリッジ進行方向側へずれてしまい、実際の着弾位置と目標着弾位置がずれることになる。このような実際の着弾位置が目標着弾位置からずれる、いわゆるＢｉ−Ｄずれが発生する。このため、この種のＢｉ−Ｄずれを防ぎ、インク滴を目標着弾位置に正確に着弾できるように、印刷ヘッドから吐出されるインク滴の吐出タイミングを制御している。
【０００４】
従来、高解像度の印字を行うことができるように、エンコーダ信号からその周期を複数分割した信号を生成するタイミングパルス発生装置が知られていた（例えば特許文献１）。この従来技術によると、エンコーダ信号のパルス幅を計測（計数）し、その計数値を除算し、その除算値がダウンカウンタによりカウントダウンされ、その桁下げを行うBORROW信号が内部パルス計数回路により計数される。内部パルス計数回路は、BORROW信号を１６個カウントして１６個の内部パルス信号を作り、その内部パルス信号の出力タイミングを出力パルス制御回路に設定されたカウント値毎に発生させることにより、エンコーダ信号の周期とは異なる周期の印字タイミン信号を出力するようになっていた。この方法により、移動体の移動速度が変化しても移動体に追従して内部タイミング信号を生成できるとも記載されている。
【０００５】
また、印刷ヘッドからのインク滴の吐出は、通常は、キャリッジの等速領域で行われている。例えば特許文献２には、キャリッジの加減速領域でもインク滴の吐出を行うことで、印刷領域を広げるようにしたプリンタが開示されている。
【特許文献１】特開平９−１３６４６５号公報
【特許文献２】特開２００４−５０７７１号公報
【特許文献３】特開平１１−３３４１４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来装置は、前回のエンコーダ信号のパルス幅を除算（１／ｎ）し、内部タイミング信号を生成しているため、基本的に等速移動領域、又は、前回のエンコーダ信号のパルス幅と、今回のエンコーダ信号のパルス幅の変化が少ない速度変動領域を想定した回路となっている。詳しくは、上記従来装置は、エンコーダ信号の計測されたパルス幅を１６分割し内部タイミング信号を生成している。よって、前回のエンコーダ周期と今回のエンコーダ周期の変化量が１／１６（6.25％）以上の場合は、所定数の内部タイミング信号を生成することができなくなってしまう。
【０００７】
図１５（ａ）は、特許文献１と同様の手法で、移動体の加速領域において内部タイミング信号を生成した場合のタイミングチャートである。同図に示すように、エンコーダ信号から立ち上がり検出回路で基準パルスを得て、基準パルスの周期をアップカウンタで計数して１周期の計数値（周期計数値）を得る。そして、前回の周期計数値（今回の周期計数値とみなした値）を、１周期（周期計数値：例えば「３２」）を分割したい所定数（例えば「８」）で除算した値（例えば「４」）を、ダウンカウンタでカウントダウンし終わる度に出力されるBORROW信号を内部パルス計数回路で計数してその計数の度にパルスを生成させることにより、基準パルスの１周期の間に複数（例えば「１６」）のパルスを有する内部タイミング信号を生成させるように構成されていた。
【０００８】
図１５（ａ）に示すように、印刷速度の高速化を図るために急激な加減速になって、エンコーダ周期ＴAとＴBの変化量が大きかった場合、周期ＴA（周期計数値ＣA）を所定数ｎで除算して得た値（本例ではＣA／ｎ＝４）をカウントダウンする度に生成して得た内部タイミング信号が、次の１周期ＴBの間に所定数（７本）出力できなかった。すなわち、
同図の場合、周期ＴBの間に７本の内部タイミング信号が生成されるべきところ５本しか
生成できていない。さらにその次の周期ＴCについても同様に、エンコーダ周期ＴBとＴCの変化量が大きくなるため、内部タイミング信号が周期ＴCの間に５本しか生成できず、
所定数（７本）生成できない。
【０００９】
また、図１５（ｂ）に示すように、仮に内部タイミング信号をぎりぎり所定数（８本）出力できたとしても、８回目の出力と次の１回目の出力の時間間隔ｔｘは、その他の時間間隔（周期ＴB）に比較して極端に短くなってしまう。このような回路構成では加減速領
域で、正しい印刷タイミング信号を得ることができないという問題が発生する。また、より高分解能の画像を得るため、基準パルスの分割数を多くして基準パルスの１周期の間に生成される内部タイミング信号の出力本数を多くする設定をした場合、より顕著に問題が発生してしまう。
【００１０】
本発明は、上記問題点を解決するためになされたものであって、その目的は、移動体の加減速中においても適切な噴射タイミング信号を出力できるタイミングパルス発生装置及び液体噴射装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明は、液体噴射手段を有する移動体の定速域と加減速域において前記液体噴射手段による液体の噴射が実施される液体噴射装置に搭載されるタイミングパルス発生装置であって、前記移動体の移動速度に対応した周期で第１パルス信号を発生する第１パルス発生手段と、前記第１パルス発生手段が発生した第１パルス信号の周期を計測して計測周期を得るとともに前記計測周期を用いて前記第１パルス発生手段がこれから発生する第１パルス信号の周期を予測して予測周期を得る予測手段と、前記予測周期を分割した周期の第２パルス信号を発生させる第２パルス発生手段と、前記第２パルス信号を基に前記液体噴射手段の液体噴射時期を決める噴射タイミング信号を発生させる信号発生手段とを備えたことを要旨とする。
【００１２】
なお、計測手段による周期の計測とは、パルス周期を直接計測することに限らず、周期に比例、又は反比例する値を計測してその計測値から周期を算出する演算を一部含んでもよい。例えば移動体速度を計測してその逆数を演算するなどして周期を求める構成も、ここでいう周期の計測に含まれる。
【００１３】
これによれば、第１パルス発生手段は、移動体の移動速度に対応した周期で第１パルス信号を発生する。予測手段は、第１パルス信号の周期を計測するとともに計測周期を用いて、第１パルス発生手段がこれから発生する第１パルス信号の周期（予測周期）を予測する。そして、第２パルス発生手段は、予測周期を分割した周期の第２パルス信号を発生させる。移動体の加減速域においては移動体の速度が変化していることから計測される第１パルス信号の周期が変化しているが、分割する対象となる予測周期が、計測周期を用いて移動体の速度変化が反映された値として取得することが可能となる。このように移動体の速度変化が反映された予測周期が分割されることにより得られた第２パルス信号に基づいて液体噴射時期が決められることで、移動体の加減速域においても、適切な液体噴射時期に液体を噴射させることが可能となる。
【００１４】
また、本発明のタイミングパルス発生装置では、前記予測手段は、前記第１パルス発生手段が発生した複数の第１パルス信号の周期をそれぞれ計測して複数の計測周期を得るとともに前記複数の計測周期を用いて前記第１パルス発生手段がこれから発生する第１パルス信号の周期を予測して予測周期を得ることが好ましい。
【００１５】
これによれば、予測手段は、複数の第１パルス信号の周期をそれぞれ計測するとともに複数の計測周期（過去２回の計測周期を含む）を用いて、第１パルス発生手段がこれから発生する第１パルス信号の周期（予測周期）を予測する。そして、第２パルス発生手段は、周期分割手段により予測周期を分割した周期の第２パルス信号を発生させる。移動体の加減速域においては移動体の速度が変化していることから計測される第１パルス信号の周期が変化しているが、分割する対象となる予測周期が、複数の計測周期（過去２回の周期を含む）を用いて予測されることから、予測周期を移動体の速度変化が反映された値として取得することが可能となる。このように移動体の速度変化が反映された予測周期が分割されることにより得られた第２パルス信号に基づいて液体噴射時期が決められることで、移動体の加減速域においても、適切な液体噴射時期に液体を噴射させることが可能となる。また、複数の計測周期を用いて予測周期を予測する構成なので、例えば前回の計測周期からテーブルデータを参照して予測周期を引き当てるなどのソフトウェアによる処理が不要になるので、例えば液体噴射装置にＣＰＵを備える場合にＣＰＵに負担をかけなくて済む。
【００１６】
また、本発明のタイミングパルス発生装置では、前記予測手段は、前記計測周期を用いて前記第１パルス発生手段がこれから発生する第１パルス信号の周期を予測する演算を行い、かつ前記移動体の加速中は前記予測手段が最後に計測した前回の計測周期より周期を小さく予測し、前記移動体の減速中は前記前回の計測周期より周期を大きく予測することが好ましい。
【００１７】
これによれば、予測手段は、複数の計測周期を用いて、第１パルス発生手段がこれから発生する第１パルス信号の周期を予測する演算を行うことにより、移動体の加速中は予測手段が最後に計測した前回の周期より小さな周期として予測周期が算出され、移動体の減速中は前回の周期より大きな周期として予測周期が算出される。移動体が加速中にあるときは、第１パルス信号の周期が小さくなり、移動体が減速中にあるときは第１パルス信号の周期が大きくなるので、前記予測手段による上記演算により求められた移動体の速度変化が反映された予測周期を分割することにより、前回の周期をそのまま分割する従来装置に比べ、適切な第２パルス信号を発生させることができる。
【００１８】
また、本発明のタイミングパルス発生装置では、前記予測手段は、前記複数の計測周期を用いて前記移動体の速度変化が反映される演算内容の演算を施すことによって前記第１パルス発生手段がこれから発生する第１パルス信号の周期を予測する演算手段を有することが好ましい。なお、「速度変化が反映された演算」とは、速度の変化分（すなわち差分）が反映された演算を指すだけでなく、速度変化を表す速度比が反映された演算をも含む。
【００１９】
これによれば、予測手段は、演算手段により所定の演算を行うことにより予測周期を求める。演算手段は、複数の前記計測周期（過去２回の計測周期を含む）を用いて移動体の速度変化が反映される演算を施すことによって予測周期を算出する。従って、演算手段により求められた予測周期は、移動体の速度変化が反映されたものとなる。
【００２０】
また、本発明のタイミングパルス発生装置では、前記周期分割手段は、前記予測手段により予測された前記周期を除算する除算回路と、一定周期の計数用パルス信号を入力してパルス数を計数するとともに前記除算回路から得られた除算値と同数回の計数が行われる度に１パルス出力する計数回路とを有することが好ましい。ここで、計数回路はアップカウンタとダウンカウンタのどちらでもよい。
【００２１】
これによれば、周期分割手段を、除算回路及び計数回路を含むハードウェアで構成できる。このため、ＣＰＵの負担を小さく抑制できたり、ＣＰＵに他の処理を行わせたりすることができる。
【００２２】
また、本発明のタイミングパルス発生装置では、前記予測手段は、前記第１パルス信号の周期を計測して得た前々回と前回の計数周期の差分を前回の計数周期から差し引くことで前記第１パルス発生手段がこれから発生する第１パルス信号の周期を予測することが好ましい。
【００２３】
これによれば、第１パルス発生手段がこれから発生させる第１パルス信号の周期を、簡単な演算で、予測することができる。
また、本発明のタイミングパルス発生装置では、前記液体噴射装置は前記移動体の移動速度に対応した周期の検出パルス信号を出力するエンコーダを備えており、前記第１パルス発生手段は、前記エンコーダの検出パルス信号から前記第１パルス信号を生成することが好ましい。
【００２４】
これによれば、エンコーダは移動体の移動速度に対応した周期の検出パルス信号を出力する。第１パルス発生手段は、エンコーダの検出パルス信号から第１パルス信号を生成する。移動体の位置検出や速度検出のために設けられたエンコーダの検出パルス信号を利用して、液体噴射手段の液体噴射時期を決める元となる第２パルス信号を生成することが可能となる。
【００２５】
さらに本発明のタイミングパルス発生装置では、前記予測手段は、前記移動体の速度プロファイルデータを記憶する記憶手段を備え、前記第１パルス信号の周期を計測して得た計測周期を基に前記速度プロファイルデータを参照して前記第１パルス発生手段がこれから発生する第１パルス信号の予測周期を取得することが好ましい。ここで、速度プロファイルデータとは、位置と速度の関係を示すテーブルデータ、位置と周期（一定距離進む度に出力されるパルスの周期など、速度の逆数又は該逆数に比例する値）の関係を示すテーブルデータ、位置と速度（又は周期）との関係を示す関数式データなどを含む。
【００２６】
これによれば、予測手段は、第１パルス信号の周期を計測して得た計測周期を基に、移動体の速度プロファイルデータを参照して、第１パルス発生手段がこれから発生する第１パルス信号の予測周期を取得する。
【００２７】
本発明のタイミングパルス発生装置では、前記第２パルス発生手段は、前記第１パルス信号の予測周期を前記移動体の加減速に応じて周期が変化するように分割して前記第２パルス信号を発生させることが好ましい。
【００２８】
これによれば、第１パルス信号の予測周期を移動体の加減速に応じて周期が変化するように分割することで第２パルス信号が発生する。よって、第２パルス信号の周期が移動体の加減速時の速度変化に応じて変化するので、加減速時でも精度の高い噴射タイミング信号を得ることができる。
【００２９】
また、本発明のタイミングパルス発生装置では、前記第２パルス信号を遅延させる遅延量を決める設定値が設定された設定手段と、前記予測周期を用いて前記設定値を補正する補正手段とをさらに備え、前記信号発生手段は、前記第２パルス信号のパルスを入力する度に計数用パルス信号のパルス数を計数し始めるとともに該計数した計数値が前記補正手段により補正された設定値に達したらパルスを出力することにより生成された信号を基に噴射タイミング信号を生成するように構成されることが好ましい。
【００３０】
これによれば、設定手段により第２パルス信号を遅延させる遅延量を決める設定値が設定される。第２パルス信号が移動体の速度に応じて決まる設定時間だけ遅延されることにより適切な噴射タイミング信号を発生させることができる。例えば移動体の往動時と復動時で遅延させるタイミングを変えることにより、噴射された液滴を適切な位置に着弾させることが可能となる。なお、信号発生手段は、前記第２パルス信号を基準としてそこから該第２パルス信号よりも周期の短い第３パルス信号のパルス数を所定数計数した時期に噴射タイミング信号を発生させることが好ましい。
【００３１】
本発明のタイミングパルス発生装置では、前記補正手段は、前記第１パルス信号の１周期内において前記予測周期を基に前記設定値を前記移動体の加減速に応じた異なる値に補正することが好ましい。
【００３２】
これによれば、補正手段により、設定値は第１パルス信号の１周期内において予測周期を基に移動体の加減速に応じた異なる値に補正される。よって、第２パルス信号の遅延時間が移動体の加減速に応じた適切な値に補正されるので、噴射タイミング信号の精度を向上できる。
【００３３】
また、本発明のタイミングパルス発生装置では、前記予測周期を分割した周期の第３パルス信号を発生させる第２周期分割手段を有する第３パルス発生手段と、前記第２パルス信号を遅延させる遅延量を決める設定値が設定される設定手段と、前記第３パルス信号のパルスを計数するとともに該計数した計数値が前記設定値に達するまでの時間だけ前記第２パルス信号を遅延させる遅延手段とをさらに備え、前記信号発生手段は、前記遅延された第２パルス信号を基に前記噴射タイミング信号を発生させることが好ましい。
【００３４】
これによれば、第３パルス発生手段が第２周期分割手段により予測周期を分割した周期の第３パルス信号が発生する。また、第２パルス信号を遅延させる遅延量を決める設定値が設定手段により設定される。遅延手段は第３パルス信号のパルスを計数するとともに該計数した計数値が設定値に達するまでの時間だけ第２パルス信号を遅延させる。遅延された第２パルス信号を基に信号発生手段は噴射タイミング信号を発生させる。よって、加速域又は減速域においても、第２パルス信号をそのときの移動体の速度変化に応じた適切な時間だけ遅延させることができ、適切な噴射タイミング信号を発生させることができる。
【００３５】
本発明のタイミングパルス発生装置では、前記第３パルス発生手段は、前記第２パルス信号の周期を、前記移動体の加減速に応じて周期が変化するように分割して前記第３パルス信号を発生させることが好ましい。
【００３６】
これによれば、第２パルス信号の周期を移動体の加減速に応じて周期が変化するように分割することで第３パルス信号が発生する。よって、第３パルス信号のパルス数の計数値が設定値に達する度にパルスが出力されて生成される２パルス信号の遅延時間が移動体の加減速に応じた適切な値に補正されるので、噴射タイミング信号の精度を向上できる。
【００３７】
また、本発明は、液体噴射装置であって、前記液体噴射手段を有する移動体と、前記移動体を移動させる回転駆動源と、上記発明のタイミングパルス発生装置と、前記液体噴射手段が液体を噴射する液体噴射時期を制御する制御手段とを備え、前記制御手段は、前記移動体の少なくとも加減速中においては、前記タイミングパルス発生装置を構成する前記信号発生手段が発生した噴射タイミング信号に基づいて前記液体噴射時期を制御することを要旨とする。
【００３８】
これによれば、移動体は回転駆動源の駆動力によって移動してその移動中に液体噴射手段から液体を噴射する。制御手段は、移動体の少なくとも加減速中においては、タイミングパルス発生装置を構成する信号発生手段が発生した噴射タイミング信号に基づいて液体噴射時期を制御する。
【００３９】
また、本発明の液体噴射装置では、前記移動体は前記回転駆動源の駆動力により所定の軌道に沿って往復移動し、当該移動体の往復移動範囲のうち加減速域の少なくとも一部を含む範囲が液体噴射可能範囲として設定されており、前記制御手段は、前記液体噴射可能範囲の全範囲において前記信号発生手段が発生した噴射タイミング信号に基づいて前記液体噴射時期を制御することが好ましい。
【００４０】
これによれば、液体噴射可能範囲のうち移動体が加減速される加減速域において液体噴射手段からの液体の液体噴射（例えば加減速印刷）が実施される。この場合、加減速域でも定速域でも、制御手段は、信号生成手段が発生させた噴射タイミング信号に基づいて液体噴射時期を制御するので、加減速域と定速域とで液体噴射時期を決める信号を切り替える構成を採用した場合に問題となる複雑な制御を回避できる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明のタイミングパルス生成装置を液体噴射装置としてのインクジェット式プリンタに適用した第１実施形態を、図１〜図７に従って説明する。図１は、インクジェット式プリンタの概略構成図である。但し、プリンタの外装ケースは取り外された状態で示している。
【００４２】
図１に示すように、液体噴射装置としてのインクジェット式プリンタ（以下、「プリンタ１０」と称す）は、外装ケース（図示省略）内にプリンタ本体１０ａを備えている。プリンタ本体１０ａには、ガイド軸１１に案内されて主走査方向（同図におけるＸ方向）に往復移動可能なキャリッジ１２が設けられている。キャリッジ１２はキャリッジモータ１３が駆動されることにより回転駆動される無端状のタイミングベルト１４の一部に固定されており、キャリッジモータ１３が正逆転駆動されることによりキャリッジ１２は主走査方向に往復移動するようになっている。本実施形態では、キャリッジモータ１３として、ＤＣモータが使用されているが、ステッピングモータを使用することもできる。
【００４３】
キャリッジ１２の下部には、液体噴射ヘッドとしての印刷ヘッド１５が搭載されている。キャリッジ１２の上部には印刷ヘッド１５にインクを供給するためのブラック用のインクカートリッジ１６と、カラー用のインクカートリッジ１７とが着脱可能に装着されている。印刷ヘッド１５の下面は複数のノズルがインク色毎に形成されたノズル形成面となっている。
【００４４】
印刷ヘッド１５はノズル１つにつき１個の圧電振動子（図示せず）を内蔵しており、インク滴の噴射対象となるノズルに対応する圧電振動子に電圧が印加されると、その電歪作用により圧電振動子が振動して、印刷ヘッド１５内にノズル毎に区画形成されて設けられたインク室が膨張及び圧縮することにより、各ノズルからインク滴が吐出される。
【００４５】
キャリッジ１２はガイド軸１１に沿って主走査方向Ｘに往復移動するので、その移動範囲の両端域は、キャリッジ１２が移動方向の反転のために減速したり、反転後に加速したりするキャリッジ１２の加減速域となっている。本実施形態のプリンタ１０は、キャリッジ１２の定速域のみならず加減速域においてもインク滴が噴射される加減速印刷が実施される。
【００４６】
キャリッジ１２の下方には、印刷ヘッド１５と印刷用紙１８との間隔（ギャップ）を規定する平型のプラテン１９がその長手方向をガイド軸１１の軸方向と一致させた状態に配置されている。図１においてキャリッジ１２の主走査方向移動範囲における端部位置であるホームポジションに相当する位置には、印刷ヘッド１５のクリーニング等を行うクリーニング装置２０（メンテナンス装置）が配設されている。そして、プラテン１９の下側にはクリーニング装置２０から排出された廃液が収容される廃液タンク２１が配置されている。
【００４７】
印刷用紙１８は、紙送りモータ２２により駆動される給紙ローラの回転駆動により給紙され、同じく紙送りモータ２２により駆動される搬送ローラに挟持された状態で副走査方向Ｙへ搬送されるようになっている。印刷ヘッド１５からインク滴を噴射させながら行われるキャリッジ１２の主走査方向の移動と、印刷用紙１８の所定ピッチの紙送りとが交互に行われることにより印刷用紙１８に印刷がなされる。
【００４８】
またプリンタ１０には、ガイド軸１１に沿ってリニアエンコーダ２３が設けられている。リニアエンコーダ２３は、例えば１インチ（２５．４ｍｍ）の間に１８０個のスリット２４ａが等間隔に形成された被検出用テープ（以下、「スリットテープ２４」という）と、センサ２５（図２に示す）とからなる。スリットテープ２４は、キャリッジ１２の走行域背面側において主走査方向（キャリッジ走行方向）と平行となるように張設されている。
【００４９】
図２は、リニアエンコーダの要部を示し、（ａ）は平断面図、（ｂ）は正面図及び出力信号を示す。同図（ａ）に示すように、センサ２５は、スリットテープ２４を間に挟んで対向する状態に配置された発光素子２６と受光素子２７とからなる。発光素子２６は一対の発光部２６ａ，２６ａを有しており、受光素子２７はＸ方向に各発光部２６ａ，２６ａの間隔と等しい間隔を開けて位置する一対の受光部２７ａ，２７ａを有している。各発光部２６ａ，２６ａと各受光部２７ａ，２７ａはそれぞれ対向して位置すると共に、一対の受光部２７ａ，２７ａのスリット配列方向（スリットテープ長手方向）における間隔は、各受光部２７ａ，２７ａからそれぞれ出力される各エンコーダ信号Ａ相、Ｂ相が３／４周期ずれる値に設定されている。スリットテープ２４を有するリニアエンコーダ２３は、キャリッジ１２の走査にしたがって、前記各スリット２４ａを通過する光の断続数に応じた数のパルスをもつエンコーダ信号（検出信号）を出力する。センサ２５からは、３／４周期だけ位相がずれたＡ相とＢ相の２種類のエンコーダ信号が出力される。
【００５０】
図４は、プリンタの電気的構成を示すブロック図である。
プリンタ１０は、コントローラ２９、モータドライバ３８，３９及び印刷ヘッドドライバ４０を備えている。コントローラ２９は、モータドライバ３８を介してキャリッジモータ１３を駆動制御すると共に、モータドライバ３９を介して紙送りモータ２２を駆動制御する。また、コントローラ２９は、例えばホストコンピュータ（図示せず）から入力した印刷データに基づいて印刷ヘッドドライバ４０を介して印刷ヘッド１５（詳しくはノズル毎に内蔵された圧電振動子）を駆動制御する。
【００５１】
コントローラ２９は、ＣＰＵ３０（中央処理装置）、カスタムＬＳＩとしてのＡＳＩＣ３１（Application Specific Integrated Circuit）（特定用途向け集積回路）、ＲＯＭ
３２、ＲＡＭ３３、不揮発性メモリ３４（フラッシュＲＯＭ）、入力インターフェイス３５、出力インターフェイス３６及びクロック回路４３などから構成されている。ＣＰＵ３０、ＡＳＩＣ３１、ＲＯＭ３２、ＲＡＭ３３、不揮発性メモリ３４、入力インターフェイス３５及び出力インターフェイス３６はバス３７を介して互いに接続されている。
【００５２】
ＲＯＭ３２には各種制御プログラム及び各種データが記憶されている。不揮発性メモリ３４としては、ＥＰＲＯＭが用いられ、特に本実施形態では電気的に記憶を消去できるＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）を用いて
いる。不揮発性メモリ３４には、ファームウェアプログラムを始めとする各種プログラム及び印刷処理に必要な各種データ等が記憶されている。ＲＡＭ３３には、ＣＰＵ３０が実行するプログラムデータ及びＣＰＵ３０による演算結果及び処理結果である各種データ、さらにＡＳＩＣ３１で処理された各種データ等が一時記憶される。また、ＲＡＭ３３は、印刷データ及びその処理途中、処理後のデータを格納するために受信バッファ３３ａ、中間バッファ３３ｂ及び出力バッファ３３ｃを備えている。
【００５３】
入力インターフェイス３５には、プリンタ１０とホストコンピュータとが通信ケーブル（いずれも図示せず）を介して通信可能に接続された状態において、ホストコンピュータからプリンタ１０に送信されてきた印刷データが入力される。プリンタ１０が受信した印刷データは、入力インターフェイス３５を通ってＲＡＭ３３の受信バッファ３３ａに格納される。ＡＳＩＣ３１は、受信バッファ３３ａに一時格納された印刷データに含まれるコマンドを解析（解釈）して中間コードを生成するコマンド解析部５１と、中間バッファ３３ｂに格納された前記中間コードを印刷ドットが階調値で示されたビットマップデータに変換してそれをＲＡＭ３３上に展開する画像展開処理部５２とを備えている。画像展開処理部５２は１走査分ずつデータの展開処理を行い、出力バッファ３３ｃには１走査分ずつビットマップデータ（階調値データ）が格納される。これにより、出力バッファ３３ｃから出力インターフェイス３６を介して印刷ヘッドドライバ４０に１走査分ずつビットマップデータ（階調値データ）が送出される。
【００５４】
また、ＣＰＵ３０がファームウェアプログラム（印刷制御プログラム）を実行することにより生成された各種モータ指令信号が出力インターフェイス３６を介して各モータドライバ３８，３９に出力され、キャリッジモータ１３及び紙送りモータ２２がそれぞれ駆動制御される。
【００５５】
図３は、キャリッジの速度制御データを示すグラフである。この速度制御データＶＤは、例えば不揮発性メモリ３４に記憶されている。速度制御データＶＤは、キャリッジ位置とキャリッジ速度との関係が示されたデータである。ＣＰＵ３０はこの速度制御データＶＤに基づいて、エンコーダ信号を基に取得したキャリッジ位置からこの速度制御データＶＤを参照してその位置におけるキャリッジ速度を求め、目標となるキャリッジ速度となるようにフィードバック制御（例えばＰＩＤ制御）を行う。但し、キャリッジ移動範囲のうち一部の範囲（例えば加減速領域）についてはフィードフォワード制御が含まれてもよい。本例では、キャリッジが原点位置Ｐ０〜位置Ｐ２までの区間が停止状態（速度「０」）から定速度Ｖcに到達するまでの加速領域であり、位置Ｐ２からＰ３までの範囲が定速度
Ｖcで速度制御される定速領域、位置Ｐ３から停止位置Ｐ５までの範囲が定速度Ｖcから停止（速度「０」）まで減速される減速領域となっている。そして、本実施形態では加減速印刷を採用しており、主走査方向Ｘ（キャリッジ移動方向）における印刷可能範囲が、定速領域で行われる定速印刷の他、加速領域のうち位置Ｐ１〜Ｐ２間の区間で行われる加速印刷と、減速領域のうち位置Ｐ３〜Ｐ４間の区間で行われる減速印刷が設定されている。また、キャリッジ往動時と復動時ともに印刷が行われる本実施形態では、印刷用紙１８上において往動時の印刷終了位置と復動時の印刷開始位置が同じになるように、位置Ｐ０−Ｐ１間の距離と、位置Ｐ４−Ｐ５間の距離とが等しい値に設定されている。
【００５６】
また、図４に示すように、ＡＳＩＣ３１は、印刷ヘッド１５のノズルから噴射されるインク滴の噴射タイミングを決定する印刷タイミング信号ＰＴＳを生成するために用いられるエッジ検出回路５３及び印刷タイミング発生回路５４を備えている。エッジ検出回路５３は、リニアエンコーダ２３のセンサ２５からエンコーダ信号を入力してその立ち上がりエッジを検出すると共に、立ち上がりエッジを検出する度にパルスを発生させてエンコーダ信号の周期（エンコーダ周期）と同じ周期の基準パルス信号ＲＳを出力する。
【００５７】
印刷タイミング発生回路５４は、エッジ検出回路５３から入力した基準パルス信号ＲＳ及びクロック回路４３から入力したクロック信号ＣＫ等を用いた信号生成処理を行って印刷タイミング信号ＰＴＳを生成する。印刷タイミング発生回路５４が行う信号生成処理には、基準パルス信号ＲＳの周期を分割（逓倍）してその１周期を複数分割した周期のパルスを発生させる周期分割処理（逓倍処理）と、周期分割処理で得られたパルス信号をキャリッジ速度及びキャリッジ移動方向（往動と復動の違い）等に応じて決定されるディレイ時間だけ遅延させて噴射タイミング信号を生成する遅延処理とが含まれる。印刷タイミング発生回路５４が生成した印刷タイミング信号ＰＴＳは、印刷ヘッドドライバ４０に出力される。
【００５８】
印刷ヘッド１５はノズル毎に圧電振動子（図示省略）を有し、駆動信号に基づく駆動電圧（吐出波形パルス）が各圧電振動子に印加され、この印加による圧電振動子の電歪作用によりノズル毎に設けられた隔室（インク室）が膨張・圧縮することにより、ノズルからインク滴が噴射（吐出）される。印刷ヘッドドライバ４０は、印刷ヘッド１５内の各圧電振動子に駆動電圧（吐出波形パルス）が印加される印加タイミングを、印刷タイミング信号ＰＴＳに基づいて決定する機能を有している。印刷ヘッドドライバ４０は、コントローラ２９から入力される２ビットの階調値データに基づき３種類ある吐出波形パルスのうち圧電振動子に印加すべき１つ又は複数の吐出波形パルスを決定する。すなわち、吐出波形パルスの印加の組合せでドットサイズ大・中・小の形成と、吐出波形パルスを印加しない吐出無しとが決められる。例えば階調値「００」であれば吐出無し、階調値「０１」であれば小ドット、階調値「１０」であれば中ドット、階調値「１１」であれば大ドットのように決定される。
【００５９】
また、エッジ検出回路５３から出力された基準パルス信号ＲＳは位置検出用パルスとしてＣＰＵ３０に入力される。ＣＰＵ３０は、リニアエンコーダ２３からの検出信号に含まれるＡ相とＢ相の位相差に基づきキャリッジ１２の移動方向を認識する。そして、ＣＰＵ３０は位置検出用パルスのパルスを前記カウンタに計数し、その計数値をキャリッジ往動時にインクリメント、キャリッジ復動時にデクリメントして、その得られたカウント値に基づきキャリッジ１２の原点位置（例えばホームポジション）からの移動位置を検出するようにしている。このキャリッジ１２の移動位置は、速度制御データＶＤ（図３）を参照して実行されるキャリッジモータ１３の速度制御に用いられる。
【００６０】
また、印刷タイミング発生回路５４は、速度データをＣＰＵ３０に出力するようになっている。エンコーダ周期を計数するアップカウンタ７１（図５参照）を印刷タイミング発生回路５４は内蔵しており、そのカウント値であるエンコーダ周期がキャリッジ速度に反比例することに基づき、そのカウント値又はその逆数に相当するデータが速度データとしてＣＰＵ３０に出力される。また、印刷タイミング発生回路５４には、ＣＰＵ３０から後述するディレイ設定値などの設定値の書き込みや、印刷モードの選択信号（出力パルス選択信号）などの信号が入力される。
【００６１】
図５は、印刷タイミング発生回路の内部構成を示すブロック図である。同図に示すように、印刷タイミング発生回路５４は、内部タイミング信号生成回路６１と、第１ディレイ信号生成回路６２と、内部パルス計数回路６３、ディレイカウンタ６４、ディレイ値設定レジスタ（以下、「設定レジスタ６５」と称す）及び出力パルス制御回路６６を備えている。
【００６２】
内部タイミング信号生成回路６１は、基準パルス信号ＲＳの周期Ｔを１６分割する周期分割処理を行って周期（Ｔ／１６）のパルスを有する内部タイミング信号ＴＳを生成する。第１ディレイ信号生成回路６２は、内部タイミング信号ＴＳの周期の１／１２８周期のパルスを有する第１ディレイ信号ＤＳ１を、基準パルス信号ＲＳの周期Ｔを分割する周期分割処理を行って生成する。内部タイミング信号生成回路６１及び第１ディレイ信号生成回路６２は、各々の周期分割処理においてキャリッジ１２の速度変化が反映される演算式に基づく演算を行うことにより今回の周期を正確に予測し、その正確な予測周期を分割処理することで内部タイミング信号ＴＳ及び第１ディレイ信号ＤＳ１を精度高く生成できるように構成されている。
【００６３】
印刷タイミング発生回路５４は、キャリッジ１２の速度変化が反映されず前回の計測周期を分割処理して得られる第２ディレイ信号ＤＳ２を生成する第２ディレイ信号生成回路６７をさらに備えている。第１ディレイ信号ＤＳ１と第２ディレイ信号ＤＳ２はセレクタ６８に入力されるように構成され、予めプリンタ１０の操作スイッチの操作、あるいは製造出荷時の設定、さらにユーザが選択した印刷モードに応じて、セレクタ６８により両ディレイ信号ＤＳ１，ＤＳ２のうち一方が選択されるようになっている。ここで、第１ディレイ信号ＤＳ１は、加減速印刷に対応して補正されたディレイ信号（加減速印刷においてエンコーダ周期の変化が前回と今回である程度の差があっても対応できるように補正されたディレイ信号）であり、加減速印刷が行われるときには基本的に選択される。第２ディレイ信号ＤＳ２は、加減速印刷に対応しない補正なしのディレイ信号であり、加減速印刷においてエンコーダ周期の変化が前回と今回とで小さく済む印刷モードや、定速印刷のみ実施される印刷モードなどで使用される。
【００６４】
内部タイミング信号生成回路６１は、１６ビットのアップカウンタ７１、１６ビットのラッチ回路７２、１６ビットの演算回路７３、１２ビットのラッチ回路７４及び１２ビットのダウンカウンタ７５を備える。また、第１ディレイ信号生成回路６２は、１６ビットのラッチ回路８１、１６ビットのラッチ回路８２、１６ビットの演算回路８３、５ビットのラッチ回路８４及び５ビットのダウンカウンタ８５を備える。
【００６５】
まず内部タイミング信号生成回路６１について説明する。内部タイミング信号生成回路６１は、過去２回のエンコーダ周期を用いて今回のエンコーダ周期を予測し、その予測した今回のエンコーダ周期を分割することにより、その分割した周期の内部タイミング信号を生成する回路である。このため、エンコーダ周期の予測のために前々回と前回の過去２回のエンコーダ周期を用いた演算処理を処理の１つとして行う。
【００６６】
１６ビットのアップカウンタ７１は、基準パルス信号ＲＳとクロック信号ＣＫが入力されるように接続され、クロック信号ＣＫのクロックパルスを計数すると共に基準パルス信号ＲＳが入力されるとリセットされる。このため、アップカウンタ７１はエンコーダ周期Ｔに相当する周期カウント値ｂ（周期計測値）を出力する。なお、アップカウンタ７１は計測手段を構成する。
【００６７】
１６ビットのラッチ回路７２は、アップカウンタ７１の周期カウント値ｂをラッチする回路であり、基準パルス信号ＲＳが入力されるように接続されている。ラッチ回路７２は、基準パルス信号ＲＳが入力されるとリセットされると共にその時のアップカウンタ７１の周期カウント値ｂをラッチする。このため、ラッチ回路７２には、前々回のエンコーダ周期ＴAに相当する周期カウント値ａが保持される。
【００６８】
１６ビットの演算回路７３は、アップカウンタ７１の周期カウント値ｂと、ラッチ回路７２の周期カウント値ａとを入力し、両周期カウント値ａ，ｂを用いて今回のエンコーダ周期の周期カウント値に相当する出力値ｃを演算する。その演算式は、出力値ｃ＝（ｂ−（ａ−ｂ））である。すなわち、前々回のエンコーダ周期ＴAと前回のエンコーダ周期ＴBとの差をとって、前回のエンコーダ周期ＴBからその差の値を差し引くことで今回のエンコーダ周期ＴCを算出する演算式である。これは、加減速領域を移動中のキャリッジ１２がある加速度で速度変化している場合、加速域の極く短時間の範囲を見る限りにおいては前回と今回とでエンコーダ周期の変化量を同じとみなしてよいと想定したものである。
【００６９】
１２ビットのラッチ回路７４は、基準パルス信号ＲＳが入力されるとリセットされると共にその時の演算回路７３の出力値ｃをラッチする。ラッチ回路７４は、演算回路７３から１６ビットの出力値ｃを入力して、その出力値ｃの上位１２ビットのみをラッチする回路である。つまり、このラッチ回路７４に１６ビットの出力値ｃのうち上位１２ビットのみがラッチされることで下位４ビットが切り捨てられることになり、これにより出力値ｃが「１６」で除算されることになる。すなわち、ラッチ回路７４は除算回路として機能し、その除算値ｄ１を出力する。
【００７０】
１２ビットのダウンカウンタ７５は、ラッチ回路７４から除算値ｄ１を入力してこの除算値ｄ１をカウントダウンする回路である。ダウンカウンタ７５は、基準パルス信号ＲＳとクロック信号ＣＫが入力されるように接続され、基準パルス信号ＲＳが入力されるとリセットされると共に、クロック信号ＣＫのクロックパルスが入力される度にカウントダウンし、カウントダウンが終了する度にBORROW信号を出力する。すなわち、リセットされるまでの間、除算値のカウントダウンをしてBORROW信号を出力することを繰り返すことでBORROW信号を、エンコーダ周期Ｔを１６分割した周期の内部タイミング信号ＴＳとして出力する。この内部タイミング信号ＴＳは基準パルス信号ＲＳの周期（エンコーダ周期）を１６分割したパルス信号となる。
【００７１】
次に、第１ディレイ信号生成回路６２について説明する。第１ディレイ信号生成回路６２は、過去２回のエンコーダ周期を用いて今回のエンコーダ周期を予測し、その予測した今回のエンコーダ周期を分割することにより、その分割された周期の第１ディレイ信号ＤＳ１を生成する回路である。このため、エンコーダ周期の予測のために前回と前々回の過去２回のエンコーダ周期を用いた演算処理を処理の１つとして行う。この演算処理は、内部タイミング信号生成回路６１における演算回路７３と同様の演算処理である。
【００７２】
１６ビットのラッチ回路８１は、アップカウンタ７１の周期カウント値ｂをラッチする回路であり、基準パルス信号ＲＳが入力されるように接続されている。ラッチ回路８１は、基準パルス信号ＲＳが入力されるとリセットされると共にその時のアップカウンタ７１の周期カウント値ｂをラッチする。
【００７３】
１６ビットのラッチ回路８２は、ラッチ回路８１の周期カウント値ｂをラッチする回路であり、基準パルス信号ＲＳが入力されるように接続されている。ラッチ回路８２は、基準パルス信号ＲＳが入力されるとリセットされると共にその時のラッチ回路８１の周期カウント値ｂをラッチする。このため、ラッチ回路８２には、前々回のエンコーダ周期ＴA
に相当する周期カウント値ａが保持される。
【００７４】
１６ビットの演算回路８３は、ラッチ回路８１の周期カウント値ｂと、ラッチ回路８２の周期カウント値ａとを入力し、両周期カウント値ａ，ｂを用いて今回のエンコーダ周期の周期カウント値に相当する出力値ｃを演算する。その演算式は、出力値ｃ＝（ｂ−（ａ−ｂ））であり、内部タイミング信号生成回路６１における前記演算回路７３と同様の構成の回路である。
【００７５】
５ビットのラッチ回路８４は、基準パルス信号ＲＳが入力されるとリセットされると共にその時の演算回路８３の出力値ｃをラッチする。ラッチ回路８４は、演算回路８３から１６ビットの出力値ｃを入力して、その出力値ｃの上位５ビットのみをラッチする回路である。つまり、このラッチ回路８４に１６ビットの出力値ｃのうち上位５ビットのみがラッチされることで下位１１ビットが切り捨てられることになり、これにより出力値ｃが「２０４８」で除算されることになる。すなわち、ラッチ回路８４は除算回路として機能し、出力値ｃを「１６」で除算した除算値ｄ１を、さらに「１２８」で除算したに等しい除算値ｄ２を出力する。
【００７６】
５ビットのダウンカウンタ８５は、ラッチ回路８４から除算値ｄ２を入力してこの除算値ｄ２をカウントダウンする回路である。ダウンカウンタ８５は、基準パルス信号ＲＳとクロック信号ＣＫが入力されるように接続され、基準パルス信号ＲＳが入力されるとリセットされると共に、クロック信号ＣＫのクロックパルスが入力される度にカウントダウンし、カウントダウンが終了して「０」になる度にBORROW信号を出力する。すなわち、リセットされるまでの間、除算値のカウントダウンをしてBORROW信号を出力することを繰り返すことでBORROW信号を、エンコーダ周期Ｔを２０４８分割、すなわち内部タイミング信号ＴＳを１２８分割した周期の第１ディレイ信号ＤＳ１として出力する。
【００７７】
内部パルス計数回路６３は、ダウンカウンタ７５が除算値ｄ１をカウントダウンする度に出力される内部タイミング信号ＴＳと基準パルス信号ＲＳとを入力し、内部タイミング信号ＴＳのパルスを計数して「１５」を計数するまでの計数の度、及び基準パルス信号ＲＳのパルスを入力した時にパルスを発生させて新たな内部タイミング信号ＴＳを出力する。そして、基準パルス信号ＲＳのパルス入力によりリセットされた時は次の周期の１回目の内部タイミング信号ＴＳのパルスを出力する。こうして、内部パルス計数回路６３は、基準パルス信号ＲＳの１周期の間に内部タイミング信号ＴＳの１６個のパルスを出力する。この内部タイミング信号ＴＳは、インク滴を噴射する印刷タイミング（噴射タイミング）を決める基準信号として用いられ、内部パルス計数回路６３と接続されたディレイカウンタ６４へ出力される。
【００７８】
ディレイカウンタ６４は、この内部タイミング信号（基準信号）をディレイ時間遅らせて出力する機能を有する。ディレイカウンタ６４には設定レジスタ６５が接続されており、ＣＰＵ３０が設定レジスタ６５にディレイ設定値を書き込むことにより、ディレイカウンタ６４にディレイカウント値（ディレイ設定値）が設定される。ディレイカウンタ６４には、第１ディレイ信号ＤＳ１及び第２ディレイ信号とのうちセレクタ６８で選択された一方が入力される。加減速印刷が行われるときはセレクタ６８で選択された第１ディレイ信号ＤＳ１が入力される。ディレイカウンタ６４は、入力されるディレイ信号のパルスを計数してディレイカウント値を計数し終わると、該ディレイカウンタと接続された出力パルス制御回路６６に予備タイミング信号ＰＳを出力する。
【００７９】
なお、ディレイ設定値は、不揮発性メモリ３４にファームウェアプログラムと共に記憶され、キャリッジの往動時と復動時の別、印刷速度モードの違い、定速領域及び加減速領域を含む速度領域の違いなどに応じてそれぞれ適切な設定値が設定されている。
【００８０】
出力パルス制御回路６６は、出力パルス選択信号と予備タイミング信号ＰＳを入力するとともに印刷ヘッドドライバ４０に印刷タイミング信号ＰＴＳを出力できるように接続されている。出力パルス制御回路６６は、出力パルス選択信号がハイレベルであるときには予備タイミング信号ＰＳのパルス１個につきパルス１個の割合で印刷タイミング信号ＰＴＳを出力し、出力パルス選択信号がローレベルであるときには予備タイミング信号ＰＳのパルス２個につきパルス１個の割合で印刷タイミング信号ＰＴＳを出力する。印刷タイミング信号ＰＴＳは、出力パルス制御回路６６と接続された印刷ヘッドドライバ４０に出力される。
【００８１】
印刷ヘッドドライバ４０は、内部の駆動信号生成回路により３種類の吐出波形パルスを生成し、入力される階調値データに基づいて３種類の吐出波形パルスのうち階調値に応じた所定の少なくとも１つを選択して印刷タイミング信号ＰＴＳに基づいたタイミングでその選択された吐出波形パルスを圧電振動子群７０に印加する。この結果、圧電振動子群７０のうち階調値データで「００」以外の値をとる画素を打つノズルに対応する圧電振動子に吐出波形パルス（駆動電圧）が印加されて、圧電振動子の電歪作用によって吐出パルス波形に応じた振動をしてインク室が膨張・圧縮することによりノズルからインク滴が吐出（噴射）される。階調値データは、階調値を例えば２ビットで表したデータであり、階調値が「００」のときは吐出なし、「０１」のときは小ドット、「１０」のときは中ドット、「１１」のときは大ドットのインク滴が吐出される。
【００８２】
なお、第２ディレイ信号生成回路６７は、前回と今回でエンコーダ周期に差分がないと見なした定速印刷に対応する第２ディレイ信号ＤＳ２を生成する回路である。例えば第１ディレイ信号生成回路６２の回路構成のうちラッチ回路８２及び演算回路８３を無くし、１６ビットのラッチ回路８１の出力値（周期カウント値ｂ）を５ビットのラッチ回路８４に入力されるように接続された回路構成となっている。
【００８３】
図６は、加速領域におけるタイミング信号生成に関するタイミングチャートを示す。但し、図６では、説明を分かりやすくするために１エンコーダ周期当たりのカウント信号を、１２ビットのラッチ回路による分割数「１６」ではなく分割数「８」（１３ビットのラッチ回路相当）として図示している。
【００８４】
例えばアップカウンタ７１がエンコーダ周期ＴAの周期カウント値をカウントし終わると、このカウント値である前回情報ｂ＝「３２」と、ラッチ回路７２にラッチされている前々回情報ａ＝「４０」とを用いて、演算回路７３では、出力値ｃ＝ｂ−（ａ−ｂ）を演算する。例えばこの回の演算では、出力値ｃ（演算値）＝３２−（４０−３２）＝２４となる。演算回路７３からは演算値「２４」が出力される。
【００８５】
次に１２ビットのラッチ回路７４で下位４ビットが切り捨てられる。この図面の例では下位３ビットが切り捨てられ、ラッチ回路７４には、演算回路７３の出力値ｃを「８」で除算した値「３」がラッチされる。ダウンカウンタ７５は、除算値「３」をカウントダウンし、カウントダウンし終わる度に１パルス出力する。こうして今回のエンコーダ周期ＴC（周期カウント値「２４」）を８等分した周期毎にパルスが発生する内部タイミング信
号ＴＳが生成される。
【００８６】
実際は、アップカウンタ７１は、上記８分割の例で示した数の例えば２倍の数を１エンコーダ周期でカウントすることになり、ラッチ回路７２に保持される前々回情報「８０」、前回情報「６４」などの値をとり、演算回路７３での出力値ｃ＝ｂ−（ａ−ｂ）＝「４８」を、「１６」で除算（１６分割）し、１２ビットのラッチ回路７４で得られた除算値「３」を、ダウンカウンタ７５においてカウントダウンすることになる。
【００８７】
また、アップカウンタ７１がエンコーダ周期ＴBの周期カウント値をカウントし終わると、このカウント値である前回情報ｂ＝「２４」と、ラッチ回路７２にラッチされている前々回情報ａ＝「３２」とを用いて、演算回路７３では、出力値ｃ＝ｂ−（ａ−ｂ）を演算する。例えばこの回の演算では、出力値ｃ（演算値）＝２４−（３２−２４）＝１６となる。演算回路７３からは演算値「１６」が出力される。
【００８８】
次に１２ビットのラッチ回路７４で下位４ビット（図６の例では下位３ビット）が切り捨てられる。これにより図面の例では、ラッチ回路７４には、演算回路７３の出力値ｃを「８」で除算した値「２」がラッチされる。ダウンカウンタ７５は、除算値「２」をカウントダウンし、カウントダウンし終わる度に１パルス出力する。こうして今回のエンコーダ周期ＴC（周期カウント値「１６」）を８等分した周期毎にパルスが発生する内部タイ
ミング信号ＴＳが生成される。
【００８９】
実際は、アップカウンタ７１は、上記８分割の例で示した数の例えば２倍の数を１エンコーダ周期でカウントすることになり、ラッチ回路７２に保持される前々回情報「６４」、前回情報「４８」などの値をとり、演算回路７３での出力値ｃ＝ｂ−（ａ−ｂ）＝「３２」を、「１６」で除算（１６分割）し、１２ビットのラッチ回路７４で得られた除算値「２」を、ダウンカウンタ７５においてカウントダウンすることになる。
【００９０】
ダウンカウンタ７５は、除算値ｄ１をカウントダウンする度にBORROW信号を出力する。このBORROW信号が内部タイミング信号ＴＳとして出力される。この内部タイミング信号ＴＳは、インク滴を噴射する印刷タイミング（噴射タイミング）を決める基準タイミング信号として用いられ、内部パルス計数回路６３へ出力される。
【００９１】
内部パルス計数回路６３は、内部タイミング信号ＴＳのパルスを計数し、計数値が「１５」に達するまで１回の計数の度にBORROW信号の１パルスをディレイカウンタ６４に出力する。また、内部パルス計数回路６３は、基準パルス信号ＲＳのパルスが入力される度、すなわちエンコーダ周期毎にリセットされ、リセット信号を１パルス出力する。すなわち、内部パルス計数回路６３は、エンコーダ周期Ｔの間に内部タイミング信号ＴＳ（基準タイミング信号）として１６個のパルスをディレイカウンタ６４に出力する。
【００９２】
ディレイカウンタ６４は、内部タイミング信号ＴＳ（基準タイミング信号）のパルス入力時点からさらにディレイ時間を経過した時期に予備タイミング信号ＰＳを出力する機能を有する。ＣＰＵ３０は設定レジスタ６５にディレイ設定値Ｄｍを書き込む。ディレイ設定値Ｄｍは、不揮発性メモリ３４にファームウェアプログラムと共に記憶され、キャリッジ１２の往動時と復動時の別、印刷速度モードの違いに応じてそれぞれ適切な設定値が設定される。設定レジスタ６５に書き込まれたディレイ設定値Ｄｍは、ディレイカウンタ６４に設定される。ディレイカウンタ６４は、内部タイミング信号ＴＳ（基準タイミング信号）のパルス入力時点（リセット時点）から、セレクタ６８で選択された例えば第１ディレイ信号ＤＳ１の入力パルスを計数してそのカウント値がディレイ設定値Ｄｍに達すると、予備タイミング信号ＰＳの１パルスを出力パルス制御回路６６に出力する。
【００９３】
出力パルス制御回路６６は、出力パルス選択信号に基づき印刷モードに応じた解像度となるように、予備タイミング信号ＰＳの１パルス毎に１つのパルス、又は２パルス毎に１つのパルスを有する印刷タイミング信号ＰＴＳを出力する。
【００９４】
加減速印刷が行われるときは、ディレイカウンタ６４で計数される第１ディレイ信号ＤＳ１のパルスの周期が、キャリッジ１２の移動速度に応じた適切な値であれば、ディレイ設定値Ｄｍを計数して決まるディレイ時間（遅延量）が正確に設定され、これにより正確な印刷タイミング信号ＰＴＳを生成することが可能となる。第１ディレイ信号ＤＳ１のパルスの周期がキャリッジ移動速度に応じた適切な値となるためには、ダウンカウンタ８５に設定される除算値ｄ２が適切な値である必要があり、そのためには演算回路８３の出力値ｃである今回の予測周期が適切に予測される必要がある。
【００９５】
図７は、第１ディレイ信号生成回路における第１ディレイ信号生成に関するタイミングチャートを示す。なお、図７では、生成される第１ディレイ信号の周期が短いため、説明を分かりやすくするために１エンコーダ周期当たりのカウント値を、図６に比べて大きな数値とした例で示している。この図は、キャリッジの加速過程において、内部タイミング信号ＴＳの１周期の区間に注目した図となっており、この内部タイミング信号ＴＳの１周期をほぼ正確に１２８分割する周期分割処理が行われる。
【００９６】
例えばアップカウンタ７１がエンコーダ周期ＴAの周期カウント値をカウントし終わると、このカウント値をラッチするラッチ回路８１に保持された前回情報ｂ＝「６３２２」と、ラッチ回路８２にラッチされている前々回情報ａ＝「６５００」とを用いて、演算回路８３では、出力値ｃ＝ｂ−（ａ−ｂ）を演算する。例えばこの回の演算では、出力値ｃ（演算値）＝６３２２−（６５００−６３２２）＝６１４４となる。演算回路８３からは演算値「６１４４」が出力される。
【００９７】
次に５ビットのラッチ回路８４で下位１１ビットが切り捨てられる。これにより、ラッチ回路８４には、演算回路８３の出力値ｃ＝「６１４４」を「２０４８」で除算した値「３」がラッチされる。ダウンカウンタ８５は、除算値「３」をカウントダウンし、カウントダウンし終わる度に１パルス出力する。こうして今回のエンコーダ周期ＴB（周期カウ
ント値「６１４４」）を「２０４８」等分した周期毎に１パルスを発生する第１ディレイ信号ＤＳ１が生成される。
【００９８】
このように加減速域であっても今回の周期を精度よく予測してその予測した周期を分割処理することで、内部タイミング信号ＴＳ及び第１ディレイ信号ＤＳ１が生成される。よって、内部パルス計数回路６３から精度の高い内部タイミング信号ＴＳがディレイカウンタ６４に入力され、また、セレクタ６８を介して精度の高い第１ディレイ信号ＤＳ１がディレイカウンタ６４に入力される。ディレイカウンタ６４では内部タイミング信号ＴＳのパルスが入力される度にリセットされ、そのリセット時から第１ディレイ信号ＤＳ１の入力パルスを計数して、その計数値がディレイ設定値Ｄｍに達すると、ディレイカウンタ６４から出力パルス制御回路６６に予備タイミング信号ＰＳが出力される。
【００９９】
そして、出力パルス制御回路６６は、出力パルス選択信号に基づき印刷モードに応じて、高解像度設定の場合は予備タイミング信号ＰＳの１パルス毎に１つのパルスを有する印刷タイミング信号ＰＴＳを出力し、低解像度設定の場合は予備タイミング信号ＰＳの２パルス毎に１つのパルスを有する印刷タイミング信号ＰＴＳを出力する。
【０１００】
印刷ヘッドドライバ４０は、内部の駆動信号生成回路により３種類の吐出波形パルスを生成し、入力される階調値データに基づいて例えば３種類の吐出波形パルスのうち階調値に応じた所定の少なくとも１つを選択して印刷タイミング信号ＰＴＳに基づいたタイミングでその選択された吐出波形パルスを圧電振動子群７０に印加する。この結果、圧電振動子群７０のうち階調値データで「００」以外の値をとる画素を打つノズルに対応する圧電振動子に少なくとも１つの吐出波形パルス（駆動電圧）が印加されることにより、ノズルから階調値に応じたドットサイズのインク滴が吐出（噴射）される。こうしてキャリッジ１２が往動時及び復動時にそれぞれ原点位置Ｐ０から停止位置Ｐ５まで移動し、その移動範囲における位置Ｐ１〜Ｐ４の範囲で加速印刷・定速印刷・減速印刷が行われ、どの印刷領域でもディレイ時間が適切に設定された印刷タイミング信号ＰＴＳに基づき精度の高い印刷が行われる。
【０１０１】
以上、詳述したように本実施形態によれば、以下の効果を奏する。
（１）周期を予測するのに前々回と前回の周期カウント値ａ，ｂを用いてその差分を前回の周期カウント値ｂから差し引く演算（出力値ｃ＝ｂ−（ａ−ｂ））を行うことにより、今回の周期カウント値を予測した。そして、その予測した周期カウント値である出力値ｃに対して、ラッチ回路８４による除算処理及びその除算値をカウントダウンするダウンカウンタ８５による分周処理を行って第１ディレイ信号ＤＳ１を生成した。内部タイミング信号ＴＳのパルス入力時を基準としてディレイ設定値Ｄｍを計数して決まる遅延時間を精度の高いものとすることができる。よって、印刷ヘッド１５はキャリッジ速度及びキャリッジ移動方向に応じた適切な位置に到達した適切な噴射タイミングで、インク滴を噴射させることができる。このため、プリンタ１０の印刷精度を高めることができる。また、より低い速度領域から内部タイミング信号ＴＳ及び第１ディレイ信号ＤＳ１を生成できるので、加減速印刷領域を広げることも可能となる。
【０１０２】
（２）特に第１ディレイ信号の分解能を細かくしたときには、従来の方法ではエンコーダ周期Ｔをｎ分割する場合に前回のエンコーダ周期と今回のエンコーダ周期の変化量が１００／ｎ（％）以上の場合は、第１ディレイ信号に必要な所定数（ｎ個）のパルスを生成させることができなくなってしまう。これに対して本実施形態の印刷タイミング発生回路５４では、前回のエンコーダ周期と今回のエンコーダ周期の変化量割合が１００／ｎ（％）以上であっても、第１ディレイ信号ＤＳ１に所定数（ｎ個）のパルスを生成させることができる。すなわち、従来方法では、分解能が細かくなればなるほど許されるエンコーダ周期の変化量割合も小さくなって緩やかな加減速域でしか加減速印刷ができなくなる不都合があったが、本実施形態によれば、エンコーダ周期Ｔに対する第１ディレイ信号ＤＳ１の分解能が細かくなっても必要な所定数（ｎ個）のパルスを生成できる。このため、低速域でも印刷を行うことが可能となる。特にキャリッジ１２の加減速の急勾配な領域でも印刷が可能となるので、例えば定速印刷領域を広く確保する目的で、定速度Ｖｃまで一気に加速し且つ定速度Ｖｃから一気に減速する速度制御が採用された場合でも、加減速印刷も併用でき印刷可能領域を効果的に広く確保することができる。この点は、内部タイミング信号ＴＳについても同様に言える効果である。
【０１０３】
（３）今回の周期を予測演算式は、前々回と前回の差分を前回の周期カウント値から差し引く、出力値ｃ＝ｂ−（ａ−ｂ）という簡単な演算式であるので、演算回路７３，８３の構成も簡単で済むうえ、演算速度もキャリッジ速度に十分追随できるものとなる。
【０１０４】
（４）ハードウェアからなる回路により予測周期を演算する構成なので、前回の周期（又は速度）からテーブルデータを参照して今回の予測周期又は今回のディレイ設定値を引き当てるなどの方法を採用した場合に必要となるＣＰＵによる処理が不要なので、ＣＰＵ３０にも負担がかからない。またテーブルデータの記憶領域を、不揮発性メモリ３４等のメモリに確保する必要もない。さらに、上記のようなテーブルデータを参照して予測周期又はディレイ設定値を引き当てる方法であると、キャリッジ１２の速度変動があった場合に対応できないが、本実施形態のプリンタ１０によれば、キャリッジ１２の速度変動にもリアルタイムに対応できる。
【０１０５】
（５）内部タイミング信号ＴＳについても、前々回と前回の周期カウント値の差分（ａ−ｂ）を前回の周期カウント値ｂから差し引く演算を行うことで、今回の予測周期を正確に予測し、その正確な予測周期を分割する周期分割処理をすることで内部タイミング信号ＴＳを生成した。よって、インク滴を噴射する噴射タイミングを決めるときの基準となる内部タイミング信号ＴＳが精度の高いものとなるので、そのパルス入力時を基準としてその基準時から第１ディレイ信号ＤＳ１の入力パルスをディレイ設定値Ｄｍに達するまでカウントして決まる噴射タイミングが適切なものとなる。この結果、キャリッジ１２が加減速領域にあるときでも適切な噴射タイミングでインク滴を噴射することができ、印刷精度を高めることができる。
【０１０６】
（６）第１ディレイ信号ＤＳ１のパルス周期を内部タイミング信号ＴＳのパルス周期の１／１２８周期と短く設定したので、ディレイ設定値を細かく設定でき、印刷タイミング信号ＰＴＳに基づく噴射タイミングを細かく制御できる。
【０１０７】
（７）加減速領域と定速領域とで同じ回路を使用して印刷タイミング信号ＰＴＳを生成するので、印刷タイミング発生回路５４の回路構成を簡単にすることができる。
（８）第１ディレイ信号生成回路６２と第２ディレイ信号生成回路６７を設けたので、第１ディレイ信号ＤＳ１と第２ディレイ信号ＤＳ２のうちから印刷モード等に応じた適切な一方を選択できる。例えば加減速印刷を実施する印刷モードでは第１ディレイ信号ＤＳ１を選択して印刷精度を高いものとすることができ、定速印刷が行われる印刷モードでは、第２ディレイ信号ＤＳ２を選択してディレイ信号の生成に要する所要時間を短くすることができる。例えば定速印刷においてキャリッジ高速化による高速印刷や印刷ドットの高解像度化にも対応し易くなる。
【０１０８】
（第２実施形態）
次に第２実施形態について図８に従って説明する。この第２実施形態では、第１ディレイ信号については補正を行わず、ディレイ設定値について補正を行う点で前記第１実施形態と異なる。
【０１０９】
図８に示すように、前記第１実施形態における第１ディレイ信号生成回路６２は第２ディレイ信号生成回路６７に置き換わり、ディレイカウンタ６４へはキャリッジ１２の速度変化が反映されていない第２ディレイ信号ＤＳ２が入力される。すなわち、第２ディレイ信号生成回路６７はラッチ回路８１にラッチされた前回の周期カウント値ｂを用いて、５ビットのラッチ回路８４を用いた除算処理及びその除算値ｄ２をカウントダウンするダウンカウンタ８５による分周処理を行って第２ディレイ信号ＤＳ２を生成する。
【０１１０】
ディレイカウンタ６４には、設定レジスタ６５にＣＰＵ３０によって書き込まれたディレイ設定値Ｄｍが、演算回路９１で所定の演算が施された補正ディレイ設定値Ｄｎとして演算回路９１から入力されるように接続されている。演算回路９１は、キャリッジ１２の速度変化が反映される演算式に基づく演算を行うものであって、ディレイカウンタ６４が第２ディレイ信号ＤＳ２のパルスを計数しても適切な噴射タイミングが決まるように、ディレイ設定値Ｄｍを補正する。
【０１１１】
演算回路９１には、第２ディレイ信号生成回路６７のラッチ回路８１から前回の周期カウント値ｂが入力されると共に、ラッチ回路８１にラッチされた値を１周期保持する１６ビットのラッチ回路９２から前々回の周期カウント値ａが入力されるように構成されている。演算回路９１は、前々回と前回の各周期カウント値ａ，ｂをそれぞれ入力すると、出力Ｄｎ＝（ｂ−（ａ−ｂ））／Ｔｍ・Ｄｍ＝（（２ｂ−ａ）／Ｔｍ）・Ｄｍの演算式に基づく演算を行う。ここで、Ｔｍは、キャリッジ１２が設定速度（本実施形態では図３に示す定速度Ｖｃ）にあるときの基準パルス信号ＲＳの周期（周期計測値）である設定周期であり、またＤｍは、キャリッジ１２が設定速度（本例では定速度Ｖｃ）にあるときを想定して設定されたディレイ設定値である。
【０１１２】
この演算式は、前々回と前回の周期カウント値ａ，ｂの差分（ａ−ｂ）を、前回の周期カウント値ｂから差し引いて得た今回の予測周期カウント値（２ｂ−ａ）と、ディレイ設定値Ｄｍを計数すれば所望の遅延量が得られる想定上の設定周期Ｔｍとの比（２ｂ−ａ）／Ｔｍを、ディレイ設定値Ｄｍに乗じる式となっている。この演算式により得られる出力である補正ディレイ設定値Ｄｎは、キャリッジ１２の速度変化に応じてディレイ設定値Ｄｍが補正されたものとなっている。キャリッジ１２の定速域では、前々回の周期カウント値ａと前回の周期カウント値ｂが等しく（ｂ＝ａ）、且つ前回の周期カウント値ｂが定速時の設定周期Ｔｍと等しく（Ｔｍ＝ｂ）なるので、補正ディレイ設定値Ｄｎ＝Ｄｍとなる。また、キャリッジ１２の加減速域では、補正ディレイ設定値Ｄｎはディレイ設定値Ｄｍ以上の大きな値に補正される（Ｄｎ≧Ｄｍ）。
【０１１３】
ディレイカウンタ６４は第２ディレイ信号ＤＳ２のパルスを計数し、その計数値が補正ディレイ設定値Ｄｎに達すると、予備タイミング信号ＰＳを出力パルス制御回路６６に出力する。例えばディレイ設定値が内部タイミング信号ＴＳの例えば１／４周期であるとし、ディレイ設定値Ｄｍが「３２」であった場合、前々回の周期カウント値ａが「３２」、前回の周期カウント値ｂが「２４」、設定周期Ｔｍが「８」であったとすると、補正ディレイ設定値Ｄｎは「６４」となる。そして、ディレイカウンタ６４の計数値が「６４」に達したときに予備タイミング信号ＰＳが１パルス出力される。そして、出力パルス制御回路６６は、出力パルス選択信号に基づき印刷モードに応じた解像度となるように、予備タイミング信号ＰＳの１パルス毎、又は２パルス毎に１つのパルスを有する印刷タイミング信号ＰＴＳを出力する。
【０１１４】
よって、この第２実施形態によれば以下の効果が得られる。
（９）印刷タイミング発生回路５４によれば、キャリッジ速度変化（エンコーダ周期変化）が反映された今回の予測周期に対応するようにディレイ設定値Ｄｍを補正した補正ディレイ設定値Ｄｎが設定される。よって、キャリッジ１２の加減速域においても適切な噴射タイミングを設定することができ、高い印刷精度を得ることができる。
【０１１５】
（第３実施形態）
次に第３実施形態を図９〜１１に基づいて説明する。この第３実施形態では、前回のエンコーダ周期（又は速度）からテーブルデータを参照して今回のエンコーダ周期（予測周期）を引き当てるとともに、その引き当てた今回のエンコーダ周期を１６分割して第２パルス信号としての内部タイミング信号を生成し、さらに今回のエンコーダ周期（予測周期）を分割して第３パルス信号としてのディレイ信号を生成する。この際、前記各実施形態では、エンコーダ周期を等分の周期で分割したが、本実施形態では、エンコーダ周期を、加減速域における速度変化に応じた可変の周期で分割している。
【０１１６】
前記第１及び第２実施形態では、加速域及び減速域における加速度が略一定とみなせる速度プロファイルが採用された場合を例として、前回と前々回のエンコーダ周期の差分が、前回と今回のエンコーダ周期の差分に等しいとみなして今回のエンコーダ周期を予測した。しかし、加速度の変化が比較的大きい速度プロファイルが採用されている場合、前記各実施形態での方法では今回のエンコーダ周期を正確に予測することが困難になる。そこで、本実施形態では、計測された前回のエンコーダ周期（計測周期）を基に速度プロファイルデータを参照して、これから計測される今回エンコーダ周期（予測周期）取得する構成を採用する。
【０１１７】
本実施形態では、例えば図９のグラフに示す速度プロファイルが設定されている。但し、図９の速度プロファイルは、加速域と定速域の一部のみ示し、減速域については省略している。同グラフでは、横軸がキャリッジ１２の位置ｐ、縦軸がキャリッジ１２の速度Ｖをそれぞれ示している。速度プロファイルの加速域（速度０から定速度までの加速区間）には、図９に示すような所望の曲線を描く加速プロファイル（以下、曲線加速プロファイルＡＰと称す）が設定されている。曲線加速プロファイルＡＰは、加速過程において立ち上がり初期で加速度が徐々に増加する曲線加速領域ＡＣ１と、加速度が徐々に減少して定速域に至る曲線加速領域ＡＣ２と、両曲線加速領域ＡＣ１，ＡＣ２を挟んだ間にほぼ一定の加速度で直線的に加速する直線近似領域ＡＳとからなる。本実施形態では、少なくとも曲線加速領域ＡＣ２が加速印刷領域に含まれている。なお、速度プロファイルの減速域においても、加速域と同様に加速度が徐々に変化する二つの曲線領域を有し、定速域から減速する際の最初の曲線減速領域が少なくとも減速印刷領域に含まれる。
【０１１８】
速度プロファイルデータは、キャリッジ１２の各位置ｐに対して速度Ｖが対応付けられたテーブルデータとして構成されてもよいが、本実施形態では、前記各実施形態と同様に、速度制御が速度Ｖの逆数に相当するエンコーダ周期Ｔを用いて行われるため、曲線加速プロファイルデータは、位置ｐに対してエンコーダ周期Ｔが対応付けられたテーブルデータとして構成されている。この速度プロファイルデータが、ＲＯＭ３２又は不揮発性メモリ３４に記憶されることで、後述するテーブル９６（図１０に示す）が構成されている。例えば図９に示す加速域における曲線加速プロファイルデータは、位置ｐとエンコーダ周期Ｔとの組合せ列（テーブルデータ）からなり、（ｐ1，Ｔ1）（ｐ2，Ｔ2）…（ｐn，Ｔn）（ｐn+1，Ｔn+1）のデータ列で構成されている。なお、図９では、加速域における位置データ数を説明の便宜上少なくしているが、実際にはもっと多くのデータが設定されている。
【０１１９】
図１０は、本実施形態における印刷タイミング発生回路５４の内部構成を示すブロック図である。同図に示すように、印刷タイミング発生回路５４は、内部タイミング信号生成回路６１、ディレイ信号生成回路６９、内部パルス計数回路６３、ディレイカウンタ６４、ディレイ値設定レジスタ（以下、「設定レジスタ６５」と称す）及び出力パルス制御回路６６を備えている。
【０１２０】
内部タイミング信号生成回路６１は、基準パルス信号ＲＳの周期（エンコーダ周期Ｔ）を予測するとともに予測したエンコーダ周期Ｔを１６分割する周期分割処理を行って内部タイミング信号ＴＳを生成する。ディレイ信号生成回路６９は、予測した基準パルス信号ＲＳの周期（エンコーダ周期Ｔ）を分割する周期分割処理を行って、内部タイミング信号ＴＳの周期を１２８分割した周期のパルス信号からなるディレイ信号ＤＳを生成する。内部タイミング信号生成回路６１及びディレイ信号生成回路６９において周期分割処理の対象とされる今回の予測周期（予測エンコーダ周期）は、内部タイミング信号生成回路６１が、計測した前回のエンコーダ周期を基にテーブル９６を参照して取得する。テーブル９６を参照するので、曲線加速プロファイル上の今回のエンコーダ周期を正確に予測でき、内部タイミング信号ＴＳ及びディレイ信号ＤＳを精度高く生成できるように構成されている。
【０１２１】
ここで、内部タイミング信号ＴＳ及びディレイ信号ＤＳは、今回のエンコーダ周期を加速域又は減速域におけるキャリッジ１２の速度変化に応じた可変の周期が得られるように周期分割処理して得られ、その速度変化に対応してその周期が連続的又は段階的に徐々に変化する。例えば内部タイミング信号ＴＳの周期は、加速域においてはキャリッジ速度の上昇に連れて徐々に短くなり、減速域においてはキャリッジ速度の減速に連れて徐々に長くなる。また、例えばディレイ信号ＤＳの周期は、加速域においてはキャリッジ速度の上昇に連れて徐々に短くなり、減速域においてはキャリッジ速度の減速に連れて徐々に長くなる。
【０１２２】
本実施形態の内部タイミング信号生成回路６１は、１６ビットのアップカウンタ７１、１６ビットのラッチ回路７６、速度比較回路７７、１６ビットのラッチ回路７８、１２ビットのラッチ回路７４、１２ビットの演算回路７９及び１２ビットのダウンカウンタ７５を備える。また、ディレイ信号生成回路６９は、５ビットのラッチ回路８４、５ビットの演算回路８６及び５ビットのダウンカウンタ８５を備える。
【０１２３】
まず内部タイミング信号生成回路６１について説明する。内部タイミング信号生成回路６１は、前回のエンコーダ周期を用いてテーブル引きにより今回のエンコーダ周期を予測し、その予測した今回のエンコーダ周期を、キャリッジ１２の速度変化に応じた可変の周期で分割することにより内部タイミング信号を生成する回路である。
【０１２４】
１６ビットのアップカウンタ７１は、基準パルス信号ＲＳとクロック信号ＣＫが入力されるように接続され、クロック信号ＣＫのクロックパルスを計数すると共に基準パルス信号ＲＳが入力されるとリセットされる。このため、アップカウンタ７１は、前回のエンコーダ周期Ｔに相当する周期カウント値ｂ（周期計測値）を出力する。なお、アップカウンタ７１は計測手段を構成する。
【０１２５】
１６ビットのラッチ回路７２は、アップカウンタ７１の周期カウント値ｂをラッチする回路であり、基準パルス信号ＲＳが入力されるように接続されている。ラッチ回路７２は、基準パルス信号ＲＳが入力されるとリセットされると共にその時のアップカウンタ７１の周期カウント値ｂをラッチする。このため、ラッチ回路７２には、前回のエンコーダ周期ＴB相当する周期カウント値ｂが保持される。
【０１２６】
速度比較回路７７は、ラッチ回路７６から入力した前回の周期カウント値ｂ（エンコーダ周期）と、テーブル９６に設定された速度プロファイル上の速度Ｖ1〜Ｖn（詳細には速度を特定するエンコーダ周期Ｔ1〜Ｔn）とを所定の順番で順次比較し、周期カウント値ｂ（エンコーダ周期）に一番近いエンコーダ周期Ｔj（但し、j＝１，２，…，n+1）を探索する。そして、探索した一番近いエンコーダ周期Ｔjに対応する位置ｐjの次の位置ｐj+1をラッチ回路７８に出力する。
【０１２７】
ラッチ回路７８は入力した位置ｐj+1に対応する速度Ｖj+1（詳細にはエンコーダ周期Ｔj+1）をテーブル９６から読み込んでラッチする。もちろん、速度比較回路７７が一番近い速度Ｖjの次に指令されるべき次回の速度Ｖj+1（エンコーダ周期Ｔj+1）を取得して、その次回の速度Ｖj+1（エンコーダ周期Ｔj+1）をラッチ回路７８に出力してラッチさせる構成でもよい。ラッチ回路７８にラッチされたエンコーダ周期Ｔj+1は、ラッチ回路７４と、ディレイ信号生成回路６９内のラッチ回路８４との両方に出力される。
【０１２８】
１２ビットのラッチ回路７４は、基準パルス信号ＲＳが入力されるとリセットされると共にその時のラッチ回路７８の出力値であるエンコーダ周期Ｔj+1をラッチする。ラッチ回路７４は、ラッチ回路７８から１６ビットの出力値Ｔj+1を入力して、その出力値Ｔj+1の上位１２ビットのみをラッチする回路である。つまり、このラッチ回路７４に１６ビットの出力値Ｔj+1のうち上位１２ビットのみがラッチされることで下位４ビットが切り捨てられることになり、これにより出力値Ｔj+1が「１６」で除算されることになる。すなわち、ラッチ回路７４は除算回路として機能し、その除算値ｄ１を出力する。
【０１２９】
演算回路７９は、入力した除算値ｄ１を加速域又は減速域におけるキャリッジ速度変化に応じて補正するための補正比率αを、テーブル９７を参照して取得する。テーブル９７には、除算値ｄ１と対応する複数の補正比率α（例えばα1，α2，…，αn）が設定されており、その補正比率α1，α2，…，αnは、加速過程においては徐々に値が小さくなり、減速過程においては徐々に値が大きくなる。演算回路７９は、カウンタ７５からのBORROW信号が入力されるように接続されており、BORROW信号を入力する度に、テーブル９７を参照してそのときの除算値ｄ１に対応する補正比率αjを取得して、除算値ｄ１を補正した補正除算値ｋ１（＝αj・ｄ１）をカウンタ７５に出力する。あるいは、同じ補正比率αjが複数回連続する場合は、最初の補正除算値ｋ１を出力してから受信するBORROW信号の回数を図示しないカウンタで計数し、その計数値がそのときの補正比率αjに設定された所定の回数に達したら、次の補正比率αj+1に変更して、補正除算値ｋ１を次の値に切り替える構成としてもよい。
【０１３０】
１２ビットのダウンカウンタ７５は、演算回路７９から入力した補正除算値ｋ１をカウントダウンする回路である。ダウンカウンタ７５は、基準パルス信号ＲＳとクロック信号ＣＫが入力されるように接続され、基準パルス信号ＲＳが入力されるとリセットされると共に、クロック信号ＣＫのクロックパルスが入力される度にカウントダウンし、カウントダウンが終了する度にBORROW信号を出力する。すなわち、リセットされるまでの間、カウントダウンし終わる度に値が変更される補正除算値ｋ１、あるいはカウントダウンが所定の複数回数終了する度に値が変更される補正除算値ｋ１のカウントダウンをしてBORROW信号を出力することを繰り返し、BORROW信号を、エンコーダ周期Ｔを１６分割した周期の内部タイミング信号ＴＳとして出力する。よって、生成される内部タイミング信号ＴＳの各パルスの周期は、補正除算値ｋ１が変更される度に変更され、加減速域における速度変化に応じて徐々に変化している。例えば内部タイミング信号ＴＳは各パルス信号の周期が加速域においては毎回徐々に短くなるか、または同じ周期が複数回連続した後により短い周期に切り替わりそのより短い周期が複数回連続するとさらにより短い周期に切り替わることを繰り返して周期が段階的に短くなる。減速域においては、加速域とは逆に内部タイミング信号ＴＳの周期が毎回あるいは複数回毎に徐々に長くなる。
【０１３１】
次に、ディレイ信号生成回路６９について説明する。ディレイ信号生成回路６９は、ラッチ回路７８にラッチされた今回の予測エンコーダ周期Ｔj+1を分割することにより、その分割した周期のディレイ信号ＤＳを生成する回路である。
【０１３２】
５ビットのラッチ回路８４は、基準パルス信号ＲＳが入力されるとリセットされると共にその時のラッチ回路７８からの１６ビットの出力値Ｔj+1を入力して、その出力値Ｔj+1の上位５ビットのみをラッチする回路である。つまり、このラッチ回路８４に１６ビットの出力値Ｔj+1のうち上位５ビットのみがラッチされることで下位１１ビットが切り捨てられることになり、これにより出力値Ｔj+1が「２０４８」で除算されることになる。すなわち、ラッチ回路８４は除算回路として機能し、出力値Ｔj+1を「２０４８」で除算した除算値ｄ２を出力する。この除算値ｄ２は、出力値Ｔj+1を「１６」で除算した除算値ｄ１を、さらに「１２８」で除算した値に等しい。
【０１３３】
演算回路８６は、入力した除算値ｄ２を速度変化に応じて補正するための補正比率βを、テーブル９８を参照して取得する。テーブル９８には、除算値ｄ２と対応する複数の補正比率β（例えばβ1，β2，…，βn）が設定されており、その補正比率β1，β2，…，βnは、加速過程においては徐々に値が小さくなり、減速過程においては徐々に値が大きくなる。演算回路８６は、カウンタ８５からのBORROW信号が入力されるように接続されており、BORROW信号を入力する度に、テーブル９８を参照してそのときの除算値ｄ２に対応する補正比率βjを取得して、除算値ｄ２を補正した補正除算値ｋ２（＝βj・ｄ２）をカウンタ８５に出力する。あるいは、同じ補正比率βjが複数回連続する場合は、最初の補正除算値ｋ２を出力してから受信するBORROW信号の回数を図示しないカウンタで計数し、その計数値がテーブル９８から取得した所定の回数に達したら、次の補正比率βj+1に変更して補正除算値ｋ２を次の値に切り替える構成としてもよい。
【０１３４】
５ビットのダウンカウンタ８５は、演算回路８６から入力した補正除算値ｋ２をカウントダウンする回路である。ダウンカウンタ８５は、基準パルス信号ＲＳとクロック信号ＣＫが入力されるように接続され、基準パルス信号ＲＳが入力されるとリセットされると共に、クロック信号ＣＫのクロックパルスが入力される度にカウントダウンし、カウントダウンが終了して「０」になる度にBORROW信号を出力する。すなわち、リセットされるまでの間、カウントダウンし終わる度に値が変更される補正除算値ｋ２、あるいはカウントダウンが所定の複数回数終了する度に値が変更される補正除算値ｋ２のカウントダウンをしてBORROW信号を出力することを繰り返し、BORROW信号を、エンコーダ周期Ｔを２０４８分割、すなわち内部タイミング信号ＴＳを１２８分割した周期のディレイ信号ＤＳとして出力する。そのディレイ信号ＤＳの周期は、加減速域における速度変化に応じて徐々に変化している。
【０１３５】
内部パルス計数回路６３、ディレイカウンタ６４、設定レジスタ６５及び出力パルス制御回路６６は、前記第１実施形態と同様の構成である。ＣＰＵ３０が設定レジスタ６５にディレイ設定値を書き込むことにより、ディレイカウンタ６４にディレイカウント値（ディレイ設定値）が設定される。ディレイカウンタ６４は、入力されるディレイ信号ＤＳのパルスを計数してディレイカウント値を計数し終わると、該ディレイカウンタ６４と接続された出力パルス制御回路６６に予備タイミング信号ＰＳを出力する。
【０１３６】
本実施形態では、予備タイミング信号ＰＳのパルス出力時期を決める基準となる内部タイミング信号ＴＳの周期が、加減速域における速度変化に応じて徐々に変化しており、ディレイカウンタ６４への内部タイミング信号ＴＳのパルス入力間隔が速度変化に応じて徐々に変化している。このため、予備タイミング信号ＰＳの出力時期を決める基準となる内部タイミング信号ＴＳのパルス出力時期が、加減速域における速度変化が反映されて補正されるので、ディレイカウンタ６４から出力される予備タイミング信号ＰＳが加減速域における速度変化が反映された精度の高いものとなる。さらに本実施形態では、内部タイミング信号ＴＳのパルス出力時期に対する遅延時間を決めるディレイ信号ＤＳの周期についても、加減速域における速度変化に応じて徐々に変化しており、ディレイカウンタ６４へのディレイ信号ＤＳのパルス入力間隔が速度変化に応じて徐々に変化している。このため、内部タイミング信号ＴＳに対する遅延時間についても、加減速域における速度変化が反映されて補正されるので、ディレイカウンタ６４から出力される予備タイミング信号ＰＳが加減速域における速度変化が反映された精度の高いものとなる。よって、出力パルス制御回路６６から、印刷ヘッドドライバ４０に出力される印刷タイミング信号ＰＴＳは、加減速域における速度変化に応じてパルス出力時期が補正された内部タイミング信号ＴＳ及びディレイ信号ＤＳに基づき生成されるので、加減速域におけるそのパルス出力時期が精度の高いものとなる。
【０１３７】
図１１は、加速領域におけるタイミング信号生成に関するタイミングチャートを示す。図１１（ａ）は、内部タイミング信号ＴＳの生成に関するタイミングチャートであり、図１１（ｂ）は、ディレイ信号ＤＳの生成に関するタイミングチャートである。なお、図１１は、分かりやすくするために演算回路７９からのデータ出力時間、及び１エンコーダ周期当たりの内部タイミング信号ＴＳの周期が正確ではない模式図である。
【０１３８】
例えばアップカウンタ７１がエンコーダ周期ＴAの周期カウント値「10880」をカウントし終わると、１６ビットのラッチ回路７６にそのカウント値である前回の周期カウント値ｂ＝「10880」がラッチされる。そして、速度比較回路７７がそのラッチされた前回の周期カウント値ｂと、テーブル９６中の速度Ｖ1〜Ｖn（詳細にはエンコーダ周期Ｔ1〜Ｔn）とを所定の順番で順次比較し、周期カウント値ｂ（エンコーダ周期）に一番近いエンコーダ周期Ｔj（但し、j＝１，２，…，n+1）を探索する。１６ビットのラッチ回路７８には、速度比較回路７７で探索されたエンコーダ周期Ｔjの次に指令されるべき今回のエンコーダ周期Ｔj+1がラッチされる。そのラッチされたエンコーダ周期Ｔj+1は、１２ビットのラッチ回路７４に出力される。
【０１３９】
次に１２ビットのラッチ回路７４で下位４ビットが切り捨てられ、ラッチ回路７４には、ラッチ回路７８の出力値である次回のエンコーダ周期Ｔj+1を「１６」で除算した除算値ｄ１がラッチされる。例えば図１１（ａ）に示すように、今回の予測エンコーダ周期Ｔj+1が「10240」である場合、１２ビットのラッチ回路７４からはこの値を「１６」で除算した除算値ｄ１＝「６４０」が出力される。１２ビットの演算回路７９は、カウンタ７５からBORROW信号を入力する度に、テーブル９７を参照してそのときの除算値ｄ１に対応する補正比率αjを取得して次の補正除算値ｋ１（＝αj・ｄ１）を演算し、その補正除算値ｋ１をカウンタ７５に出力する。あるいは、同じ補正除算値ｋ１が複数回連続する場合は、最初の補正除算値ｋ１を出力してから受信するBORROW信号の回数を図示しないカウンタで計数し、その計数値が所定の回数に達したら、出力値を次の補正除算値ｋ１（＝αj・ｄ１）に変更する。ダウンカウンタ７５は、演算回路７９から入力する補正除算値ｋ１をカウントダウンし、カウントダウンし終わる度に１パルス出力する。こうして今回のエンコーダ周期ＴC（周期カウント値「10240」）を、加速域における速度変化に応じた可変の周期で１６分割された内部タイミング信号ＴＳが生成される。
【０１４０】
一方、ディレイ信号生成回路６９では、図１１（ｂ）に示すように、内部タイミング信号ＴＳの１周期を１２８分割した周期のディレイ信号ＤＳを生成する周期分割処理が行われる。ディレイ信号生成回路６９を構成する５ビットのラッチ回路８４には、１６ビットのラッチ回路７８から１６ビットの今回の予測エンコーダ周期Ｔj+1が入力される。この５ビットのラッチ回路８４では入力した１６ビットの予測エンコーダ周期Ｔj+1のうち下位１１ビットが切り捨てられる。これにより、ラッチ回路８４には、予測エンコーダ周期Ｔj+1＝「10240」を「2048」で除算した除算値ｄ２＝「５」がラッチされる。
【０１４１】
５ビットの演算回路８６は、カウンタ８５からBORROW信号を入力する度に、テーブル９８を参照してそのときの除算値ｄ２に対応する補正比率βjを取得して次の補正除算値ｋ２（＝βj・ｄ２）を演算し、その補正除算値ｋ２をカウンタ８５に出力する。あるいは、同じ補正除算値ｋ２が複数回連続する場合は、最初の補正除算値ｋ２を出力してから受信するBORROW信号の回数を図示しないカウンタで計数し、その計数値が所定の回数に達したら、出力値を次の補正除算値ｋ２（＝βj・ｄ２）に変更する。
【０１４２】
ダウンカウンタ８５は、補正除算値ｋ２をカウントダウンし、カウントダウンし終わる度に１パルス出力する。こうして今回のエンコーダ周期ＴB（周期カウント値「10240」）を、加速域における速度変化に応じた可変の周期で２０４８分割された、つまり内部タイミング信号を速度変化に応じた可変の周期で１２８分割されたディレイ信号ＤＳが生成される。なお、内部タイミング信号ＴＳの１周期のうちにダウンカウンタ８５から出力されるディレイ信号ＤＳの各パルスの周期の総和は、その時の内部タイミング信号ＴＳの周期に一致するように、テーブル９７，９８中の補正除算値ｋ１，ｋ２の各データは設定されている。
【０１４３】
このように加減速域であっても今回の周期を精度よく予測してその予測した周期を分割処理することで、内部タイミング信号ＴＳ及びディレイ信号ＤＳが生成される。よって、内部パルス計数回路６３から精度の高い内部タイミング信号ＴＳがディレイカウンタ６４に入力され、また、ダウンカウンタ８５から精度の高いディレイ信号ＤＳがディレイカウンタ６４に入力される。ディレイカウンタ６４は内部タイミング信号ＴＳのパルスが入力される度にリセットされ、そのリセット時からディレイ信号ＤＳの入力パルスを計数して、その計数値がディレイ設定値Ｄｍに達すると、出力パルス制御回路６６に予備タイミング信号ＰＳを出力する。よって、出力パルス制御回路６６からは、予備タイミング信号ＰＳに同期した精度の高い印刷タイミング信号ＰＴＳが出力される。
【０１４４】
以上より、この第３実施形態によれば、以下の効果が得られる。
（１０）速度比較回路７７が、計測された前回のエンコーダ周期Ｔjを基にテーブル９６を参照して曲線加速プロファイル上の前回速度（前回のエンコーダ周期）を引き当て、引き当てた前回速度の次に指令されるべき今回の指令速度（今回の予測エンコーダ周期Ｔj+1）をテーブル９６から取得する構成とした。よって、加減速域における速度変化が大きく加速度を略一定とみなすことができない曲線加速プロファイルを設定した場合でも、今回のエンコーダ周期Ｔj+1を正確に予測できる。よって、曲線加速域における速度変化に応じた適切な周期を有する精度の高い内部タイミング信号ＴＳを生成することができる。よって、曲線加速プロファイルが設定された場合でも、加減速域における印刷精度を高く確保できる。
【０１４５】
（１１）演算回路７９が、ラッチ回路７４から入力される除算値ｄ１を、テーブル９７を参照して速度変化に応じた補正除算値ｋ１に補正する構成を採用した。よって、カウンタ７５が補正除算値ｋ１を基に可変の周期で１６分割して内部タイミング信号ＴＳが生成されるので、そのパルス出力時期が速度変化に応じたものとすることができる。この結果、加減速域における印刷精度を一層高く確保できる。
【０１４６】
（１２）演算回路８６が、ラッチ回路８４から入力される除算値ｄ２を、テーブル９８を参照して速度変化に応じた補正除算値ｋ２に補正する構成を採用した。よって、カウンタ８５が補正除算値ｋ２を基に可変の周期で２０４８分割してディレイ信号ＤＳが生成されるので、そのパルス出力時期が速度変化に応じたものとすることができる。この結果、加減速域における印刷精度をさらに一層高く確保できる。
【０１４７】
（第４実施形態）
次に第４実施形態を図１２に基づいて説明する。この第４実施形態は、前記第２実施形態の変形例に相当し、前回のエンコーダ周期（又は速度）を基に速度プロファイルのテーブルデータを参照して取得した今回の予測エンコーダ周期Ｔj+1を用いて、ディレイ設定値Ｄmを補正する例である。
【０１４８】
図１２に示すように、内部タイミング信号生成回路６１については前記第３実施形態と同様である。ディレイ信号生成回路６９は、前記第３実施形態では有していた演算回路８６及びテーブル９８は備えておらず、５ビットのラッチ回路８４及び５ビットのカウンタ８５により構成される。すなわち、ディレイ信号ＤＳには速度変化に応じた周期の補正は加えられておらず、前記第２実施形態と同様にディレイ設定値を補正する構成である。そのために設定レジスタ６５から入力されたディレイ設定値Ｄｍを補正するための演算回路９１を有している。本実施形態の演算回路９１は、前記第２実施形態と異なり、テーブル９６を参照して取得した予測エンコーダ周期Ｔj+1と、テーブル９９を参照して予測エンコーダ周期Ｔj+1と対応する補正比率γとを取得し、これらの値Ｔj+1，γを用いてディレイ設定値Ｄｍを補正する演算を施して、補正ディレイ設定値Ｄｎを取得する。そのためにテーブル９９には、予測エンコーダ周期Ｔj+1に応じた補正比率γ（例えばγ1，γ2，…，γn）がテーブルデータとして記憶されている。
【０１４９】
すなわち曲線加速プロファイルにおいてエンコーダ周期の１周期のうちでキャリッジ速度は変化しており、この速度変化に応じて可変の周期の内部タイミング信号ＴＳ１を生成すべく演算回路７９で補正を加えている。一方、曲線加速プロファイルでも正確に予測された予測エンコーダ周期Ｔj+1を取得するも、本実施形態ではディレイ信号ＤＳは、その予測エンコーダ周期Ｔj+1を等分した一定周期の信号であるため、ディレイ設定値Ｄｍを補正する。例えば第２実施形態の補正式を用いて、式  Ｔj+1・Ｄｍ／Ｔｍで与えられるディレイ設定値とし、一定周期のディレイ信号ＤＳのパルスを計数してその計数値がそのディレイ設定値に達する度に、ディレイカウンタ６４が内部タイミング信号ＴＳを生成する構成であるとする。この場合、複数の内部タイミング信号ＴＳ間で周期が異なるにもかかわらず遅延時間が等しくなってその遅延時間が内部タイミング信号ＴＳの周期に対して所定比率とならなくなる。そこで、本実施形態では、今回のエンコーダ周期Ｔj+1の間に１６パルス出力される内部タイミング信号ＴＳの周期が速度変化に応じて変化しても、その時々の周期に対して所定比率となるようにディレイ設定値Ｄｍを補正した補正ディレイ設定値Ｄｎを取得する構成としている。
【０１５０】
演算回路９１は、１６ビットのラッチ回路７８から出力されて１６ビットのラッチ回路１００にラッチされて出力された予測エンコーダ周期Ｔj+1を入力するように接続され、かつディレイカウンタ６４から出力される予備タイミング信号ＰＳを入力するように接続されている。演算回路９１は、予備タイミング信号ＰＳを入力すると、そのときラッチ回路１００からの予測エンコーダ周期Ｔj+1を基にテーブル９９を参照してディレイ設定値Ｄｍを補正する補正比率γを取得する。そして、演算回路９１は、補正ディレイ設定値Ｄｎを、Ｄｎ＝γ・Ｔj+1・Ｄｍ／Ｔｍにより演算し、その演算した補正ディレイ設定値Ｄｎをディレイカウンタ６４に出力する。演算回路９１はディレイカウンタ６４から予備タイミング信号ＰＳを入力する度に、補正ディレイ設定値Ｄｎを求める演算を行う。ここで、補正比率γは複数のデータ列（例えばγ1，γ2，…，γn）から構成され、各補正比率γ1，γ2，…，γnに対してそれぞれ該補正比率が採用される回数が設定されている。演算回路９１は、内部のカウンタで予備タイミング信号ＰＳの入力回数を計数してその計数値がその時の補正比率γjに対応する回数Ｎjに達したら、その時の予測エンコーダ周期Ｔj+1に対応する次の補正比率γj+1をテーブル９９から取得する。もちろん、エンコーダ周期Ｔj+1に対応する補正比率γを内部タイミング信号ＴＳのパルス数と同数の１６個用意し、予備タイミング信号ＰＳの入力の度にディレイ設定値Ｄｍを毎回補正してもよい。
【０１５１】
この第４実施形態によれば、ディレイ設定値Ｄｍを内部タイミング信号ＴＳの変化する周期に応じて補正する構成をとることにより、前記第３実施形態と同様の効果が得られる。
【０１５２】
尚、発明の実施の形態は、上記各実施形態に限定されるものではなく、以下のように変更してもよい。
（変形例１）前記第２実施形態では、計数用パルス信号としてディレイ信号を生成したが、ディレイ信号を生成する回路を廃止してもよい。例えば図１３に示すように、第２ディレイ信号生成回路６７を廃止して、その替わりに、演算回路９１に前回の周期カウント値ｂを出力するラッチ回路９４と、前々回の周期カウント値ａを出力するラッチ回路９５とを備える構成とし、ディレイカウンタ６４へは計数用パルス信号としてクロック信号ＣＫが入力される構成とする。ＣＰＵ３０が設定レジスタ６５に書き込むディレイ設定値Ｄｍは次のようになる。例えば基準パルス信号ＲＳの周期が２ミリ秒、クロック信号ＣＫの周期が２０マイクロ秒とすると、クロック信号ＣＫは内部タイミング信号ＴＳの１周期の間に１００パルス存在する。例えばディレイ時間が内部タイミング信号ＴＳの例えば１／４周期であるとすると、ディレイ設定値は「２５」となる。このように、クロック信号ＣＫを入力させた場合、ディレイ設定値はディレイカウンタ６４に入力される計数用パルスの周期（又は周波数）に応じた適切な値を設定する。例えばディレイ設定値が「２５」であると、前々回の周期カウント値ａが「３２」、前回の周期カウント値ｂが「２４」、設定周期Ｔｍが「８」であったとすると、補正ディレイ設定値Ｄｎは「５０」となる。ディレイカウンタ６４は入力するクロック信号ＣＫのパルスを計数し、その計数値が補正ディレイ設定値Ｄｎ＝「５０」に達すると、予備タイミング信号ＰＳを１パルス出力する。この構成によれば、クロック回路４３が発生するクロック信号（クロックパルス）を利用（流用）して補正ディレイ設定値Ｄｎに達するまでの計数を行うので、計数用パルス信号を生成する専用回路等を設ける必要がない。また、クロックパルスはエンコーダ等の出力周波数に比べ一般に高周波数なので、遅延時間を精度よく設定することができる。
【０１５３】
（変形例２）前記第１実施形態では第１ディレイ信号生成回路６２はラッチ回路８１、ラッチ回路８２及び演算回路８３を備えたが、これらを廃止した構成としてもよい。図１４は、第１ディレイ信号生成回路６２の変形例を示し、同図に示すように、第１ディレイ信号生成回路６２は、内部タイミング信号生成回路６１のラッチ回路７４から除算値ｄ１を入力する５ビットのラッチ回路８４と、ラッチ回路８４の除算値ｄ２をカウントダウンする５ビットのダウンカウンタ８５のみの構成とする。１２ビットの除算値ｄ１は、５ビットのラッチ回路８４により、下位７ビットが切り捨てられ、上位５ビットだけがラッチされることで、ラッチ回路８４は除算値ｄ１をさらに「１２８」で除算した除算値ｄ２を出力する機能を有する。そして、ダウンカウンタ８５は、除算値ｄ２をカウントダウンする度に１パルス出力して内部タイミング信号ＴＳを生成する。この構成によれば、予測手段を構成するラッチ回路７２及び演算回路７３等を内部タイミング信号生成回路６１と第１ディレイ信号生成回路６２とで共有する構成なので、印刷タイミング発生回路５４の回路構成を簡単にすることができる。
【０１５４】
（変形例３）前記第１及び第２実施形態では、エンコーダ周期の前々回の周期Ｔn-2と前回の周期Ｔn-1の差分と、前回の周期Ｔn-1と今回の周期Ｔnの差分を同じとみなして今回の周期Ｔnを予測する演算式を採用したが、これに限定されない。例えばエンコーダ周期の前々回の周期Ｔn-2（＝ａ）と前回の周期Ｔn-1（＝ｂ）との比（例えば出力値ｃ＝ｂ・ｂ／ａ）を用いる演算式を採用することもできる。要するに、加速領域では前回よりもエンコーダ周期を短く予測でき、減速領域では前回よりもエンコーダ周期が長く予測できる演算式であれば適宜な算出式を採用することができる。さらに、前々回と前回の２つのエンコーダ周期を用いることに限定されない。例えば３回前と前々回と前回の３つのエンコーダ周期を用いたり、さらに過去４回以上のエンコーダ周期を用いたりする演算式を採用することもできる。また、演算に用いるエンコーダ周期も、前々回と前回のように回数の連続する複数のエンコーダ周期を用いる演算式にも限定されない。例えば３回前と前回のエンコーダ周期を用いることもできる。３つ以上のエンコーダ周期を用いる場合は、前々回の差分δ(n-2)と前回の差分δ(n)を用いて加速度変化の傾向を見定めて今回のエンコーダ周期を算出可能な演算式を採用することもできる。例えば出力値ｃ＝ｂ−（ａ−ｂ）・δ(n-1)／δ( n-2)、又は出力値ｃ＝ｂ−｛（ａ−ｂ）−（δ(n-2)−δ(n-1)）｝（但し（ａ−ｂ）は今回の差分δ(n)）のような演算式を採用することもできる。
【０１５５】
（変形例４）予測周期を求めるときに用いる周期計測値は、計測時期の異なる複数の周期計測値であることに限定されない。予測周期に速度変化が反映されればよい。例えば移動体の加速中であれば前回の周期カウント値ｂから所定値ｇを引き（出力値ｃ＝ｂ−ｇ）、移動体の減速中であれば前回の周期カウント値ｂに所定値を加える（出力値ｃ＝ｂ＋ｇ）方法でもよい。この場合、所定値は、高速域ほど小さな値となるように速度領域毎に異なる値に設定するとよく、所定値を前回の周期カウント値の割合で設定してもよい。例えば移動体の加速時に出力値ｃ＝ｂ−ｂ・ｋとし、移動体の減速時に出力値ｃ＝ｂ＋ｂ・ｋ（但し０＜ｋ＜１）とする。要するに加速度が反映される演算式であれば足りる。ここでいう加速が反映されるとは、厳密に加速度が反映される必要はなく、上記の例のように、加速度の傾向（加速過程では前回の周期カウント値ｂより値が小さくなり、減速過程では前回の周期カウント値ｂより値が大きくなる傾向）だけ反映されるだけでもよい。
【０１５６】
（変形例５）前記実施形態のように、内部タイミング信号生成回路６１と第１ディレイ信号生成回路６２が、それぞれ速度変化が反映される演算内容の演算が施される演算回路を備えることが好ましいが、例えば内部タイミング信号生成回路６１については、前回のエンコーダ周期を分割して内部タイミング信号を生成する構成としても構わない。
【０１５７】
（変形例６）前記各実施形態及び変形例では、出力パルス制御回路６６を設け、出力される印刷タイミング信号ＰＴＳのパルス周期を、出力パルス選択信号に応じて制御したが、これに限定されない。例えば１種類のパルス周期の印刷タイミング信号ＰＴＳのみ出力されてもよく、この場合、ディレイカウンタ６４から出力される予備タイミング信号ＰＳをそのまま印刷タイミング信号ＰＴＳとして印刷ヘッドドライバ４０に出力する構成を採用することもできる。
【０１５８】
（変形例７）前記第３実施形態では、第３パルス信号であるディレイ信号ＤＳを、加減速に応じた可変の周期としたが、これに限定されない。例えば内部タイミング信号の１周期内のディレイ信号ＤＳは一定周期であっても構わない。また、第４実施形態では、演算回路９１が予測エンコーダ周期Ｔj+1を基に今回のエンコーダ周期の期間内に、ディレイ設定値Ｄｍを複数回補正することでディレイ設定値Ｄｎ（＝γ・Ｔj+1・Ｄｍ／Ｔｍ）（但しγ＝γ1，…γn）を複数回設定したが、前記第２実施形態（図８）のように前記期間内に１つのディレイ設定値Ｄｎが設定される構成でもよい。これらの構成においても、少なくとも内部タイミング信号ＴＳについては、キャリッジ速度変化に応じた可変の周期となるので、精度の高い印刷タイミング信号を生成することができる。
【０１５９】
（変形例８）前記第３及び第４実施形態では、前回のエンコーダ周期Ｔj（計測周期）を計測し、その計測エンコーダ周期Ｔjを基にテーブル９６を参照して今回の予測エンコーダ周期Ｔj+1（予測周期）を取得する構成としたが、予測周期を得るために計測周期を用いることは必須ではない。例えば前回の位置ｐjを取得し、今回の位置ｐj+1を基にテーブル９６を参照して、今回の位置ｐj+1に対応する予測エンコーダ周期Ｔj+1（予測周期）を取得する構成も採用できる。
【０１６０】
（変形例９）前記第１及び第２実施形態の構成において、第３及び第４実施形態における演算回路７９及びテーブル９７を追加し、加減速に応じて周期が変化する内部タイミング信号ＴＳ及び印刷タイミング信号ＰＴＳを生成する構成も採用できる。また、前記第１実施形態の構成において、第３実施形態における演算回路７９及びテーブル９７を追加し、加減速に応じて周期が変化する第１ディレイ信号ＤＳ１を生成する構成も採用できる。さらに第２実施形態に演算回路７９及びテーブル９７を追加した上記変形例において、演算回路９１（図８）に替えて第４実施形態における演算回路９１（図１２）及びテーブル９９を採用し、加減速に応じて変化する内部タイミング信号ＴＳの周期に応じた値にディレイ設定値Ｄｍを補正する構成も採用できる。
【０１６１】
（変形例１０）エンコーダはリニアエンコーダ２３に限定されない。キャリッジモータ１３の回転を検出するロータリーエンコーダでもよい。さらにアブソリュート型のエンコーダを用いることもできる。
【０１６２】
（変形例１１）前記各実施形態では、加減速領域と定速領域とで同じ演算式を用いて速度変化が反映される回路を使って印刷タイミング信号ＰＴＳを生成したが、加減速領域のみ前記回路を使用し、定速領域では速度変化が反映されない回路を使用する構成を採用してもよい。
【０１６３】
（変形例１２）前記実施形態では、液体噴射装置としてのインクジェット式のプリンタ１０に具体化したが、この限りではなく、インク以外の他の液体（機能材料の粒子が分散されている液状体を含む）を噴射する液体噴射装置に具体化することもできる。例えば、液晶ディスプレイ、ＥＬ（エレクトロルミネッセンス）ディスプレイ及び面発光ディスプレイの製造などに用いられる電極材や色材などの材料を分散または溶解のかたちで含む液状体を噴射する液体噴射装置、バイオチップ製造に用いられる生体有機物を噴射する液体噴射装置、精密ピペットとして用いられ試料となる液体を噴射する液体噴射装置であってもよい。そして、これらのうちいずれか一種の液体噴射装置に、本発明を適用してもよい。
【０１６４】
以下、前記実施形態および各変形例から把握される技術的思想を記載する。
（１）請求項１乃至１３のいずれか一項に記載のタイミングパルス発生装置において、前記予測手段は、前記移動体の加減速域において前記計測手段により計測された前記計測周期とは値の異なる周期を予測することを特徴とする。
【０１６５】
（２）液体噴射手段を有する移動体の定速域と加減速域において前記液体噴射手段による液体の噴射が実施される液体噴射装置に搭載されるタイミングパルス発生装置であって、
前記移動体の移動速度に対応した周期で第１パルス信号を発生する第１パルス発生手段と、前記第１パルス発生手段が発生した第１パルス信号に対応する情報を取得し、該情報を用いて前記第１パルス発生手段がこれから発生する第１パルス信号の周期を予測して予測周期を得る予測手段と、前記予測周期を分割した周期の第２パルス信号を発生させる周期分割手段を有する第２パルス発生手段と、前記第２パルス信号を基に前記液体噴射手段の液体噴射時期を決める噴射タイミング信号を発生させる信号発生手段とを備えたことを特徴とするタイミングパルス発生装置。なお、「第１パルス信号に対応する情報」とは、その第１パルス信号の次に出力される第１パルス信号の周期を予測可能な情報であれば足りる。この情報としては、例えば第１パルス信号の周期を計測して取得される計測周期や、位置と周期（又は速度）とが対応付けられた組合せ列からなる速度プロファイルデータにおけるその第１パルス信号に対応する位置の情報を含む。
【０１６６】
（３）請求項１２又は１３に記載のタイミングパルス発生装置において、前記予測手段は、前記予測に用いられる複数の回路を有し、前記第２パルス発生手段と前記第３パルス発生手段は、それぞれ分割の対象とする周期の予測に用いる前記回路を共有することを特徴とする。これによれば、第２パルス発生手段と第３パルス発生手段が、それぞれ分割の対象とする周期の予測に用いる予測手段の回路を共有する構成なので、装置の構成を簡単に済ませることが可能となる。
【０１６７】
（４）請求項１０又は１１に記載のタイミングパルス発生装置において、前記計数用パルス信号は、前記予測周期を第２周期分割手段（８４）により分割した周期に生成されることを特徴とする。これによれば、予測周期を分割した周期で得られるので、その分割数を適宜定めることで、計測用パルス信号のパルス周期を、遅延時間に適切な精度を確保しうる適切な値に定めることができる。
【０１６８】
（５）請求項１０又は１１に記載のタイミングパルス発生装置において、前記計数用パルス信号は、クロックパルスであることを特徴とする。これによれば、クロックパルスを利用（流用）して補正設定値に達するまでの計数を行うので、計数用パルス信号を生成する専用回路等を設ける必要がない。また、クロックパルスはエンコーダ等の出力周波数に比べ一般に高周波数なので、遅延時間を精度よく設定できる。
【図面の簡単な説明】
【０１６９】
【図１】第１実施形態におけるプリンタの斜視図。
【図２】（ａ）はリニアエンコーダの平面図、（ｂ）は同じく正面図及び出力信号図。
【図３】速度制御データを示すグラフ。
【図４】プリンタの電気的構成を示すブロック図。
【図５】印刷タイミング発生回路の構成を示すブロック図。
【図６】内部タイミング信号生成を示すタイミングチャート。
【図７】第１ディレイ信号生成を示すタイミングチャート。
【図８】第２実施形態における印刷タイミング発生回路の構成を示すブロック図。
【図９】第３実施形態における曲線加速プロファイルを示すグラフ。
【図１０】印刷タイミング発生回路の構成を示すブロック図。
【図１１】（ａ）内部タイミング信号生成、（ｂ）ディレイ信号生成をそれぞれ示すタイミングチャート。
【図１２】第４実施形態における印刷タイミング発生回路の構成を示すブロック図。
【図１３】変形例における印刷タイミング発生回路の構成を示すブロック図。
【図１４】図１３と異なる変形例における印刷タイミング発生回路の要部を示すブロック図。
【図１５】（ａ）（ｂ）従来技術における内部タイミング信号生成を示すタイミングチャート。
【符号の説明】
【０１７０】
１０…液体噴射装置としてのプリンタ、１２…移動体としてのキャリッジ、１３…回転駆動源としてのキャリッジモータ、１４…タイミングベルト、１５…液体噴射手段（液体噴射ヘッド）としての印刷ヘッド、２３…エンコーダとしてのリニアエンコーダ、２４…スリットテープ、２５…センサ、２６…発光素子、３０…制御手段を構成するＣＰＵ、２７…受光素子、４０…制御手段を構成する印刷ヘッドドライバ、４３…クロック回路、５３…第１パルス発生手段を構成するエッジ検出回路、５４…印刷タイミング発生回路、６１…内部タイミング信号生成回路、６２…第１ディレイ信号生成回路、６３…第２パルス発生手段を構成する内部パルス計数回路、６４…信号発生手段及び遅延手段を構成するディレイカウンタ、６５…信号発生手段及び遅延手段を構成するとともに設定手段としての設定レジスタ、６６…信号発生手段を構成する出力パルス制御回路、６７…第２ディレイ信号生成回路、６８…セレクタ、７１…予測手段を構成するアップカウンタ、７２…予測手段を構成するラッチ回路、７３…予測手段を構成するとともに演算手段としての演算回路、７４…第２パルス発生手段及び周期分割手段を構成するとともに除算回路としてのラッチ回路、７５…第２パルス発生手段及び周期分割手段を構成するとともに計数回路としてのダウンカウンタ、７９…演算回路、８１，８２…ラッチ回路、８３…演算回路、８４…第３パルス発生手段及び第２周期分割手段を構成するラッチ回路、８５…ダウンカウンタ、８６…演算回路、９１…補正手段としての演算回路、９６…記憶手段としてのテーブル、９７…テーブル、９８…テーブル、９９…テーブル、ＲＳ…第１パルス信号としての基準パルス信号、ＴＳ…第２パルス信号としての内部タイミング信号、ＤＳ１…第３パルス信号としての第１ディレイ信号、ＤＳ…第３パルス信号としてのディレイ信号、ＰＴＳ…噴射タイミング信号としての印刷タイミング信号、Ｄｍ…設定値としてのディレイ設定値、ａ，ｂ…計測周期としての周期カウント値、ｃ…予測周期としての出力値、ｄ１…除算値、ｄ２…除算値、Ｔj+1…予測周期としての今回のエンコーダ周期（予測エンコーダ周期）、ｋ１…補正除算値、ｋ２…補正除算値。
【図１】
2007145008.tif 000003
【図２】
2007145008.tif 000004
【図３】
2007145008.tif 000005
【図４】
2007145008.tif 000006
【図５】
2007145008.tif 000007
【図６】
2007145008.tif 000008
【図７】
2007145008.tif 000009
【図８】
2007145008.tif 000010
【図９】
2007145008.tif 000011
【図１０】
2007145008.tif 000012
【図１１】
2007145008.tif 000013
【図１２】
2007145008.tif 000014
【図１３】
2007145008.tif 000015
【図１４】
2007145008.tif 000016
【図１５】
2007145008.tif 000017