(57)【要約】【課題】優れた性能を有するＳｉＣ単結晶とそのエピタキシャル成長方法を提供する。かかるＳｉＣエピタキシャル単結晶を用いて作製された、ウエーハと半導体デバイスを提供する。【解決手段】ＳｉＣ基板の面を、（０００１）面から５．７４度±１度以内または２．８６度±０．７度以内のオフ角に設定して、前記ＳｉＣの基板上にＳｉＣの結晶をエピタキシャル成長させる工程を有しているＳｉＣエピタキシャルウエーハの製造方法。前記オフ角が、（０００１）面から５．７４度±０．５度以内または２．８６度±０．５度以内であるＳｉＣエピタキシャルウエーハの製造方法。前記オフ角が、（０００１）面から５．７４度±０．３度以内または２．８６度±０．３度以内であるＳｉＣエピタキシャルウエーハの製造方法。ＳｉＣ基板が、ＳｉＣ基板上に改良レーリー法により堆積されたＳｉＣ結晶から作製されたものであるＳｉＣエピタキシャルウエーハの製造方法。【選択図】図４
2007131504.tif 000002
【特許請求の範囲】
【請求項１】
ＳｉＣ基板の面を、（０００１）面から５．７４度±１度以内のオフ角に設定して、前記ＳｉＣ基板上にＳｉＣの結晶をエピタキシャル成長させる工程を有していることを特徴とするＳｉＣエピタキシャルウエーハの製造方法。
【請求項２】
前記オフ角が、（０００１）面から５．７４度±０．５度以内であることを特徴とする請求項１に記載のＳｉＣエピタキシャルウエーハの製造方法。
【請求項３】
前記オフ角が、（０００１）面から５．７４度±０．３度以内であることを特徴とする請求項２に記載のＳｉＣエピタキシャルウエーハの製造方法。
【請求項４】
ＳｉＣ基板の面を、（０００１）面から２．８６度±０．７度以内のオフ角に設定して、前記ＳｉＣ基板上にＳｉＣの結晶をエピタキシャル成長させる工程を有していることを特徴とするＳｉＣエピタキシャルウエーハの製造方法。
【請求項５】
前記オフ角が、（０００１）面から２．８６度±０．５度以内であることを特徴とする請求項４に記載のＳｉＣエピタキシャルウエーハの製造方法。
【請求項６】
前記オフ角が、（０００１）面から２．８６度±０．３度以内であることを特徴とする請求項５に記載のＳｉＣエピタキシャルウエーハの製造方法。
【請求項７】
前記ＳｉＣ基板が、ＳｉＣ基板上に改良レーリー法により堆積されたＳｉＣ結晶から作製されたものであることを特徴とする請求項１ないし請求項６のいずれかに記載のＳｉＣエピタキシャルウエーハの製造方法。
【請求項８】
前記ＳｉＣ基板が、４Ｈ型ポリタイプ（４Ｈ―ＳｉＣ）であり、ＳｉＣ基板上に活性層を堆積する前に、４Ｈ―ＳｉＣのバッファ層を堆積させる工程を有していることを特徴とする請求項１ないし請求項７のいずれかに記載のＳｉＣエピタキシャルウエーハの製造方法。
【請求項９】
前記バッファ層に、不純物を２×１０１５個ｃｍ−３以上３×１０１９個ｃｍ−３以下の密度含ませ、さらに前記不純物の密度を前記ＳｉＣ基板より低くし、また前記ＳｉＣ基板から前記活性層の方に向かって前記不純物の密度を徐々に減少させる工程を有していることを特徴とする請求項８に記載のＳｉＣエピタキシャルウエーハの製造方法。
【請求項１０】
前記不純物は、窒素、リン、アルミニウム、硼素のいずれかであることを特徴とする請求項９に記載のＳｉＣエピタキシャルウエーハの製造方法。
【請求項１１】
請求項１ないし請求項１０のいずれかの製造方法により製造されたことを特徴とするＳｉＣエピタキシャルウエーハ。
【請求項１２】
前記ＳｉＣエピタキシャルウエーハは、
マイクロパイプ欠陥あるいはらせん転位を１個ｃｍ−２以上有するＳｉＣ基板を使用し、
前記ＳｉＣ基板の上に内部のマイクロパイプ欠陥あるいはらせん転位の密度が前記ＳｉＣ基板の１／５以下であり、厚さが０．３μｍ以上１５μｍ以下であるバッファ層を化学気相堆積法で成長させ、さらに前記バッファ層の上に活性層を堆積させる工程を経て製造されたことを特徴とする請求項１１に記載のＳｉＣエピタキシャルウエーハ。
【請求項１３】
前記ＳｉＣ基板が、４Ｈ型ポリタイプ（４Ｈ―ＳｉＣ）であり、ＳｉＣ基板上に活性層を堆積する前に、４Ｈ―ＳｉＣのバッファ層を堆積させる工程を経て製造されていることを特徴とする請求項１２に記載のＳｉＣエピタキシャルウエーハ。
【請求項１４】
前記バッファ層に、不純物を２×１０１５個ｃｍ−３以上３×１０１９個ｃｍ−３以下の密度含ませ、さらに前記不純物の密度を前記ＳｉＣ基板より低くし、また前記ＳｉＣ基板から前記活性層の方に向かって前記不純物の密度を徐々に減少させる工程を経て製造されていることを特徴とする請求項１３に記載のＳｉＣエピタキシャルウエーハ。
【請求項１５】
前記不純物は、窒素、リン、アルミニウム、硼素のいずれかであることを特徴とする請求項１４に記載のＳｉＣエピタキシャルウエーハ。
【請求項１６】
請求項１１ないし請求項１５のいずれかに記載のＳｉＣエピタキシャルウエーハを用いて作製されていることを特徴とするＳｉＣ半導体デバイス。
【請求項１７】
表面に金属／ＳｉＣのショットキー障壁を有していることを特徴とする請求項１６に記載のＳｉＣ半導体デバイス。
【請求項１８】
エピタキシャル成長あるいはイオン注入によって形成されたｐｎ接合を有していることを特徴とする請求項１６に記載のＳｉＣ半導体デバイス。
【請求項１９】
熱酸化または化学気相堆積法で形成された酸化膜からなるゲート絶縁膜を有していることを特徴とする請求項１６に記載のＳｉＣ半導体デバイス。
【請求項２０】
表面保護膜の一部として、熱酸化または化学気相堆積法で形成された酸化膜を有していることを特徴とする請求項１６ないし請求項１９のいずれかに記載のＳｉＣ半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイスに関し、特にＳｉＣ基板上にＳｉＣ単結晶をエピタキシャル成長させる際の基板の面方位を基準面から特定のオフ角度にしたＳｉＣエピタキシャルウエーハとその製造方法、およびかかるＳｉＣエピタキシャルウエーハを用いたＳｉＣ半導体デバイスに関する。
【背景技術】
【０００２】
近年、炭化珪素（以下、「ＳｉＣ」と記す）あるいは窒化ガリウム（ＧａＮ）等の軽元素（原子番号の小さい元素）からなる化合物半導体の研究が盛んになされている。このような化合物半導体は、軽元素からなるため結合エネルギーが大きく、その結果エネルギーの禁制帯幅（バンドギャップ）、絶縁破壊電界、熱伝導率が大きいという優れた特徴を有する。このため、これらの優れた特徴を活かして、高効率かつ高耐圧のパワーデバイス、高周波パワーデバイス、高温動作デバイス、あるいは青色から紫外発光デバイス用の材料として注目を集めている。
【０００３】
ところで、これらの化合物を半導体材料として使用するためには、ある程度の大きさを有する高品質の単結晶を得る必要がある。しかし、これらの化合物は、結合エネルギーが大きく、大気圧では高温にしても融解しないという特徴がある。このため、大きな単結晶を得る方法として、シリコン（Ｓｉ）等の他の半導体で用いられている方法、例えばアモルファスあるいは微細な粒からなる固まりにレーザを照射して一旦融解させ、融液が冷却する際の再結晶化を利用してバルク結晶を育成する等の方法を採用することは困難である。
【０００４】
そこで従来は、アチソン法と呼ばれる化学反応を利用する方法、レーリー法と呼ばれる昇華再結晶を利用する方法により、ＳｉＣの単結晶の小片が製造されていた。
しかし、アチソン法は、珪石とコークスの混合物を電気炉で加熱し、自然発生的な核形成によって結晶を析出させるため、不純物が多く、得られる結晶の形および結晶面の制御が困難である。
また、レーリー法では、自然核発生的な核形成によって結晶が成長するため、結晶の形および結晶面の制御が困難である。
【０００５】
このため、最近は、これらの方法によって製造されたＳｉＣの単結晶を基板として用い、その上に昇華再結晶化させる改良レーリー法により単一のポリタイプで成る大型のＳｉＣインゴットが得られ（特許文献１）、さらにこのインゴットを薄くスライスし、表面を鏡面加工したウエーハが製造される様になっている。さらにそのウエーハ上に気相エピタキシャル成長法または液相エピタキシャル成長法によって目的に応じた、必要とする大きさの単結晶を成長させることがなされる様になっている。さらに、この際、不純物密度と膜厚を制御して活性層を形成し、これを用いてｐｎ接合ダイオード、ショットキーダイオード、各種のトランジスタ等のＳｉＣ半導体デバイスが作製されている。
【０００６】
しかしながら、改良レーリー法を用いる場合においても、通常は、ＳｉＣ（０００１）面上にエピタキシャル成長させることは困難であり、このため１度以上１２度以下に角度をずらしたオフ面に成長させることについて発明がなされており（特許文献２）、工業的には、再現性が充分得られる８度あるいはインゴットから切取れるウエーハの枚数が多い４度のオフ（ずらした）角度を設けた基板が使われている。
【０００７】
しかしながら、これらの場合には、特に４度オフの場合には、結晶表面における原子ステップの集合合体現象（ステップバンチング）が生じ易い。そして、このステップバンチングの発生度合いが大きくなると、ＳｉＣエピタキシャル成長層の表面粗さが増大するため、半導体デバイスを作製したときに、例えば、金属―酸化膜―半導体（ＭＯＳ）界面の平坦性が悪化し、ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）の反転層チャネル移動度が低下することなどの問題が生じる。また、ｐｎ接合、ショットキー障壁界面の平坦性が悪化して接合界面における電界集中が発生し、耐圧性の低下、漏れ電流の増大等の不都合が生じる。
【０００８】
次に、ＳｉＣには多数のポリタイプが存在するが、その中でも４Ｈ型ポリタイプ（４Ｈ−ＳｉＣ）が高い移動度を有し、ドナーやアクセプタのイオン化エネルギーも小さいことから、ＳｉＣ半導体デバイスの作製に最適と考えられている。
しかし、４Ｈ―ＳｉＣ（０００１）面あるいはこの面から４度あるいは８度のオフ角度を設けた基板のエピタキシャル成長層を用いてＭＯＳＦＥＴを作製すると、エネルギーバンドギャップが他のポリタイプ（６Ｈ−ＳｉＣや１５Ｒ−ＳｉＣ）と比較して広いことが災いし、伝導帯近傍の界面順位密度が高いことからチャネル移動度が数十ｃｍ２／Ｖｓ程度と非常に小さく、高性能トランジスタに要求される性能を充たさない。
【０００９】
このため、ＳｉＣの（０００１）面以外の面、例えば（１−１００）面等を持った種結晶を用いて、改良レーリー法による成長を行い、マイクロパイプ数の少ないインゴットを得る発明が提案されている（特許文献３）。
【００１０】
しかし、ＳｉＣ（１−１００）面の基板上にエピタキシャル成長を行うと、成長時に積層欠陥が発生し易く、半導体デバイスの作製に充分な品質を有する単結晶を得ることが困難である。
また、ＳｉＣ（１１−２０）面の基板上に成長させるとマイクロパイプの発生が低減することが知られているが、ＳｉＣ（１１−２０）面上に高品質のエピタキシャル成長層を作製することは容易ではない。即ち、縦方向に電流を流すデバイスに適用する際には、電気抵抗を下げて電気的な損失を低減する目的で基板に不純物をドーピングするため、エピタキシャル成長層と基板の界面における不純物の密度の差に起因する歪が発生し、これがエピタキシャル結晶性に悪影響を与えることによる。
【００１１】
また、従来は６Ｈ型ポリタイプの６Ｈ−ＳｉＣ（１１−２０）面が研究されてきたが、この面を基板としてその上に成長させた単結晶でデバイスを作製すると、電子移動度に異方性が生じるため、半導体デバイスとして使用する際に問題となる。即ち、６Ｈ―ＳｉＣ結晶中では＜０００１＞軸方向の電子移動度が、＜１−１００＞、＜１１−２０＞方向の移動度の２０〜３０％程度と小さいため、６Ｈ−ＳｉＣ（１１−２０）面内の電気伝導に３〜５倍の異方性が生じてしまう。
【特許文献１】特公昭５９−４８７９２号公報
【特許文献２】米国特許第５０１１５４９号
【特許文献３】特許第２８０４８６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このため、ステップバンチング、積層欠陥、マイクロパイプ数、らせん転位、成長層と基板の界面との歪、電子移動度の異方性等の欠陥や好ましくない現象の発生が少なく、均一で良好な結晶性を有するＳｉＣ単結晶のエピタキシャル成長方法の開発が、ひいてはかかる成長方法に基づくＳｉＣエピタキシャルウエーハやその製造方法の開発が望まれていた。
さらに、かかるＳｉＣエピタキシャルウエーハを用いて作製されているため、効率、耐熱性、エネルギーの禁制帯幅、絶縁破壊電界、漏れ電流、チャネル移動度、電子移動度、等方向性等に優れた性質を有する半導体デバイスの開発が望まれていた。
【課題を解決するための手段】
【００１３】
本願発明者は、以上の課題を解決することを目的として鋭意研究した結果、ＳｉＣ（０００１）面のオフ角度が５度弱から７度以下、特に６度付近において、結晶に周期的なステップ構造が現れ、良好なエピタキシャル面、酸化物半導体界面が得られることを見出し、本願発明を完成した。
【００１４】
また、ＳｉＣ（０００１）面のオフ角度が２度強から３．５度以下、特に３度付近において、結晶に周期的なステップ構造が現れ、良好なエピタキシャル面、酸化物半導体界面が得られることを見出し、本願発明を完成した。
以下、研究の技術的内容を説明する。
【００１５】
図１に、４Ｈ−ＳｉＣ（０００１）結晶の構造を概念的に示す。図１において、○で囲んだＡ、Ｂ、ＣがＳｉ―Ｃの原子対であり、○で囲んだＡ、Ｂ、Ｃの図上左右（水平）方向の列が積層した結晶を構成する層（結晶面）であり、また破線で囲まれた部分が４つの層からなる１ユニットセルである。
【００１６】
４Ｈ−ＳｉＣ（０００１）基板面にオフ角を持たせてエピタキシャル成長を行った場合には、成長面を高温の水素を使用したエッチング後原子間力顕微鏡（ＡＭＦ）で観察することにより、（０００１）面と（１１−２ｎ）面が交互に現れるナノファセットという周期的構造が形成されることが判明している。これを、図２に示す。図２において、１０は（０００１）面であり、２０は（１１−２ｎ）面であり、さらに（０００１）面に対して（１１−２ｎ）面は約１４度傾いている。
【００１７】
また、（１１−２ｎ）面の高さは、ＳｉＣのｃ軸方向のユニットセルの１／２の整数倍となる。図２の上の図は高さが１ユニットセルの場合であり、下の図は２ユニットセルの場合である。さらに、何れの面も、その表面には炭素（Ｃ）と珪素（Ｓｉ）の原子が交互に並んでおり、（１１−２ｎ）面の部分の段差は１ｎｍである。このため、図２の上の図では、段差は１ｎｍとなり、下の図では２ｎｍとなる。
【００１８】
この周期的ナノファセットの成因は、定性的には表面エネルギー最小化による表面相分離とファセット｛完全に平坦な表面、例えば（０００１）面に対して、異なる結晶面指数を有する表面構造｝間相互作用による周期化によるものとされているが、定量的には説明されていない。
【００１９】
本願発明者は、傾斜ＳｉＣ（０００１）面のナノファセットの周期性に関して、基板のオフ角度の依存性を調べるため、オフ角度を２度から１２．５度まで０．５度刻みに変化させて詳細に研究した結果、以下の理論および実験より基板のオフ角度の如何にかかわらず周期のピークはほぼ２０ｎｍとなること、さらに特に６度オフの基板に成長させたときには、非常に周期性が高い構造（周期距離）が現れることを見出した。
【００２０】
図３は、周期距離が基板のオフ角に無関係にほぼ２０ｎｍとなることと、ｎが１／２、１、２、３、４の各場合における周期距離とθの関係を示す図である。図３において、●点は、オフ角度を２度から１２．５度まで０．５度刻みに変化させたときの周期距離の実測値である。図中、バーは周期距離の揺らぎの半値幅を示す。
図３より、周期距離はオフ角度が異なっていてもほぼ２０ｎｍであることが判る。
【００２１】
周期のピークがほぼ２０ｎｍとなる理由は、ナノファセット間に作用するファセット間相互作用によるものと考えられる。ナノファセット間のファセット間相互作用の起因は明らかではないが、古典的な弾性理論によると、ファセット端における弾性歪により生じたモーメントの釣合の結果であると考えられている。そして、基板のオフ角度が異なっていても、ファセット端の形状は（０００１）面と（１１−２ｎ）面で決まるため、ファセット間相互作用は同じとなり、基板のオフ角度が異なっていても、周期性が現れるものと考えられる。
【００２２】
次に、図３における曲線は、各ユニットセルバンチング（ＵＣＢ）についての周期距離の理論曲線である。この理論曲線は、以下により求められる。
図４は、ナノファセットが綺麗な周期性を示す場合の（０００１）面と（１１−２ｎ）面の状態を説明する図である。図４において、Ｄはナノファセットの周期距離であり、θは基板のオフ角度であり、ｃは１ユニットの高さであり、１０は（０００１）面であり、２０は（１１−２ｎ）面である。
また、（１１−２ｎ）面にはｎ個のユニット（ｎユニットセルバンチング、ＵＣＢ）があるものとする。ここに、ｎは、１／２、１、２、３、４のいずれかである。
このため、Ｄとｎとｃとθには、以下の（１）式が成立する。
Ｄ＝ｎ×ｃ／ｓｉｎθ・・・（１）
【００２３】
前記（１）式を用い、ｃ＝１ｎｍとして、ｎが１／２、１、２、３、４の各場合における周期距離Ｄとθの関係を求めることにより、図３の理論曲線が描かれる。
図３において、理論曲線と周期距離Ｄが２０．０ｎｍの場合の水平線の交点におけるオフ角度が、周期距離が２０ｎｍの場合に最適のオフ角度となる。
そして、実測値より２ＵＣＢの場合の理論曲線とＤ＝２０ｎｍの水平線の交点のオフ角度５．７４度付近における実測値の半値幅が小さく、特に強い周期性を示していることが判る。
このことより、ＳｉＣ基板の面を（０００１）面から５．７４度付近のオフ角度に設定することにより、周期性の高いナノファセット構造が形成されることが判る。
【００２４】
また、２．８６度の場合にも周期性がよい様に思われる。このため、ＳｉＣ基板の面を（０００１）面から２．８６度付近のオフ角に設定することにより、５．７４度のオフ角の場合と同様に、周期性の高いナノファセット構造が形成されることも判る。
【００２５】
そして、本願発明者は前記の通りオフ角度を変化させて、ＳｉＣをエピタキシャル成長させた基板の表面に酸化膜を形成し、界面順位密度、キャリア伝導度を評価したところ、特に６度オフの場合に著しい界面順位密度の低減とキャリア伝導度の増大が確認された。これは、ナノファセットの周期性によるものと判断される。即ち、６度オフ面においては、表面のステップ（段差）の周期性に乱れがないため、丁度電子が結晶格子の周期ポテンシャル中を伝播するように、電子の伝播が阻害されず、また局所的な弾性歪が発生しないため、界面順位が低減されるからと思われる。
【００２６】
また、そのほぼ半分のオフ角度となる２．８６度の場合にも、同じ理由で優れた性能を有することが判る。
【００２７】
以上のことから、ＳｉＣ基板の面を（０００１）面から５．７４度付近のオフ角に設定してエピタキシャル成長させたＳｉＣ結晶をスライスして得られたＳｉＣエピタキシャルウエーハを用いることにより、優れた高性能のＭＯＳ型トランジスタを製造可能となることが判った。
【００２８】
また同じく、ＳｉＣ基板の面を（０００１）面から２．８６度付近のオフ角に設定してエピタキシャル成長させたＳｉＣ結晶をスライスして得られたＳｉＣエピタキシャルウエーハを用いることにより、優れた高性能のＭＯＳ型トランジスタを製造可能となることも判る。
【００２９】
また、前記のウエーハは、表面平坦性が優れているため、エピタキシャル成長によって形成したｐｎ接合やエピタキシャル成長表面に形成したショットキー障壁界面での電界集中が大幅に低減され、デバイスの高耐圧化も容易となることが判る。
以下、各請求項の発明を説明する。
【００３０】
請求項１に記載の発明は、
ＳｉＣ基板の面を、（０００１）面から５．７４度±１度以内のオフ角に設定して、前記ＳｉＣ基板上にＳｉＣの結晶をエピタキシャル成長させる工程を有していることを特徴とするＳｉＣエピタキシャルウエーハの製造方法である。
【００３１】
本請求項の発明においては、前記の通り、周期性の高いナノファセット構造が得られ、２０．０ｎｍの間隔毎に生じるステップバンチングに起因する階段状の凹凸と、ＳｉＣの２ユニットがなす高さ２ｎｍとの角度とエピタキシャル成長が行われる基板の傾斜角が同じかあるいはほとんど同じであるため、ステップバンチングが起こり難く、成長層の表面が平坦となる。
このため、ステップバンチング、積層欠陥、マイクロパイプ数、らせん転位、成長層と基板の界面との歪、電子移動度の異方性等の欠陥や好ましくない現象の発生が少なく、均一で良好な結晶性を有するＳｉＣ単結晶のエピタキシャル成長方法となる。
【００３２】
請求項２に記載の発明は、前記のＳｉＣエピタキシャルウエーハの製造方法であって、
前記オフ角が、（０００１）面から５．７４度±０．５度以内であることを特徴とするＳｉＣエピタキシャルウエーハの製造方法である。
【００３３】
本請求項は、先の請求項のオフ角度を限定したものであり、先の請求項以上に優れたＳｉＣエピタキシャルウエーハの製造方法となる。
【００３４】
請求項３に記載の発明は、前記のＳｉＣエピタキシャルウエーハの製造方法であって、
前記オフ角が、（０００１）面から５．７４度±０．３度以内であることを特徴とするＳｉＣエピタキシャルウエーハの製造方法である。
【００３５】
本請求項は、先の請求項のオフ角度をさらに限定したものであり、先の請求項以上に優れたＳｉＣエピタキシャルウエーハの製造方法となる。
【００３６】
請求項４に記載の発明は、
ＳｉＣ基板の面を、（０００１）面から２．８６度±０．７度以内のオフ角に設定して、前記ＳｉＣ基板上にＳｉＣの結晶をエピタキシャル成長させる工程を有していることを特徴とするＳｉＣエピタキシャルウエーハの製造方法である。
【００３７】
本請求項の発明においては、前記の通り、周期性の高いナノファセット構造が得られ、２０．０ｎｍの間隔毎に生じるステップバンチングに起因する階段状の凹凸と、ＳｉＣの２ユニットがなす高さ２ｎｍとの角度とエピタキシャル成長が行われる基板の傾斜角が同じかあるいはほとんど同じであるため、ステップバンチングが起こり難く、成長層の表面が平坦となる。
このため、ステップバンチング、積層欠陥、マイクロパイプ数、らせん転位、成長層と基板の界面との歪、電子移動度の異方性等の欠陥や好ましくない現象の発生が少なく、均一で良好な結晶性を有するＳｉＣ単結晶のエピタキシャル成長方法となる。
【００３８】
請求項５に記載の発明は、前記のＳｉＣエピタキシャルウエーハの製造方法であって、
前記オフ角が、（０００１）面から２．８６度±０．５度以内であることを特徴とするＳｉＣエピタキシャルウエーハの製造方法である。
【００３９】
本請求項は、先の請求項のオフ角度を限定したものであり、先の請求項以上に優れたＳｉＣエピタキシャルウエーハの製造方法となる。
【００４０】
請求項６に記載の発明は、前記のＳｉＣエピタキシャルウエーハの製造方法であって、
前記オフ角が、（０００１）面から２．８６度±０．３度以内であることを特徴とするＳｉＣエピタキシャルウエーハの製造方法である。
【００４１】
本請求項は、先の請求項のオフ角度をさらに限定したものであり、先の請求項以上に優れたＳｉＣエピタキシャルウエーハの製造方法となる。なお、設置の精度は必要であるが、０．１５度以内であれば、さらに好ましい。
【００４２】
請求項７に記載の発明は、前記のＳｉＣエピタキシャルウエーハの製造方法であって、
前記ＳｉＣ基板が、ＳｉＣ基板上に改良レーリー法により堆積されたＳｉＣ結晶から作製されたものであることを特徴とするＳｉＣエピタキシャルウエーハの製造方法である。
【００４３】
本請求項の発明においては、ＳｉＣを堆積させるＳｉＣ基板が改良レーリー法により作製されているため、さらにその基板上にエピタキシャル成長により堆積されるＳｉＣ結晶も優れたものとなる。
なお、本請求項における「改良レーリー法」には、前記のアチソン法やレーリー法で成長された基板の上にＳｉＣを昇華再結晶化させて単一のポリタイプで成る大型のＳｉＣインゴットを得る改良レーリー法のみならず、かかる（狭義の）改良レーリー法で成長された品質良好な大型のＳｉＣインゴットから作製された基板を使用して再度ＳｉＣを昇華再結晶化させる場合、さらにはかかることを繰返して得られた基板を使用してＳｉＣを昇華再結晶化させる場合をも含み、さらにかかるインゴットを切断してウエーハを作製し、その上にＣＶＤ法でエピタキシャル成長させることとなる。
【００４４】
請求項８に記載の発明は、前記のＳｉＣエピタキシャルウエーハの製造方法であって、
前記ＳｉＣ基板が、４Ｈ型ポリタイプ（４Ｈ―ＳｉＣ）であり、ＳｉＣ基板上に活性層を堆積する前に、４Ｈ―ＳｉＣのバッファ層を堆積させる工程を有していることを特徴とするＳｉＣエピタキシャルウエーハの製造方法である。
【００４５】
本請求項の発明においては、ＳｉＣ単結晶をエピタキシャル成長させる基板として、１ユニットがＡＢＣＢの層構造からなる六方晶であり、高温安定性に優れる４Ｈ型のポリタイプを使用するため、高温のＣＶＤ法で成長させるのに都合がよい。さらに、４Ｈ−ＳｉＣは、ドナーやアクセプタのイオン化エネルギーも小さいため、ＳｉＣ半導体デバイスを作製するのに最適となる。
【００４６】
請求項９に記載の発明は、前記のＳｉＣエピタキシャルウエーハの製造方法であって、
前記バッファ層に、不純物を２×１０１５個ｃｍ−３以上３×１０１９個ｃｍ−３以下の密度含ませ、さらに前記不純物の密度を前記ＳｉＣ基板より低くし、また前記ＳｉＣ基板から前記活性層の方に向かって前記不純物の密度を徐々に減少させる工程を有していることを特徴とするＳｉＣエピタキシャルウエーハの製造方法である。
【００４７】
本請求項の発明においては、不純物濃度が基板からバッファ層、さらに活性層の方に向かって徐々に少なくなっていくため、格子定数の変化が少なくなり（窒素原子の濃度が小さくなれば、格子定数は徐々に小さくなる）、良好な結晶が成長する。
なお、不純物の濃度が２×１０１５個ｃｍ−３以上の密度と規定している理由は、この値未満であると結晶の導電性が低下することにより抵抗率が上がり、デバイスの電気的特性に悪影響を与えるからであり、３×１０１９個ｃｍ−３以下の密度であるのは、この値を超えると成長した結晶の表面が荒れること等のため、結晶性が低下するからである。
なお、「徐々に」とは、段階的、連続的の何れをも含む。
【００４８】
請求項１０に記載の発明は、前記のＳｉＣエピタキシャルウエーハの製造方法であって、
前記不純物は、窒素、リン、アルミニウム、硼素のいずれかであることを特徴とするＳｉＣエピタキシャルウエーハの製造方法である。
【００４９】
不純物としては、窒素、リン、アルミニウム、硼素が好ましく挙げられる。さらに、バッファ層にこれらの元素を不純物として含ませるために使用するガスとしては、各々窒素、フォスフィン、ジボラン、トリメチルアルミニウム等を挙げることができる。
【００５０】
請求項１１に記載の発明は、
請求項１ないし請求項１０のいずれかの製造方法により製造されたことを特徴とするＳｉＣエピタキシャルウエーハである。
【００５１】
本請求項の発明は、製造方法についての請求項１から請求項１０の発明を製造物であるＳｉＣエピタキシャルウエーハから捉えたものである。
【００５２】
請求項１２に記載の発明は、前記のＳｉＣエピタキシャルウエーハであって、
前記ＳｉＣエピタキシャルウエーハは、
マイクロパイプ欠陥あるいはらせん転位を１個ｃｍ−２以上有するＳｉＣ基板を使用し、
前記ＳｉＣ基板の上に内部のマイクロパイプ欠陥あるいはらせん転位の密度が前記ＳｉＣ基板の１／５以下であり、厚さが０．３μｍ以上１５μｍ以下であるバッファ層を化学気相堆積法で成長させ、さらに前記バッファ層の上に活性層を堆積させる工程を経て製造されていることを特徴とするＳｉＣエピタキシャルウエーハである。
【００５３】
本請求項の発明は、製造方法についての請求項５ないし請求項７の発明の結果を効果的に活用した製造物の特徴を、ＳｉＣエピタキシャルウエーハから捉えたものである。
即ち、ＳｉＣ結晶のエピタキシャル成長が、化学気相堆積法で行われるため、不純物濃度の制御、ｐｎ接合界面の制御等が容易にかつ適切に行われたウエーハが得られる。
また、ＳｉＣ基板に多少の欠陥があったとしても、ＳｉＣ基板上にバッファ層を成長させる方法が優れているため、バッファ層内の欠陥が少なくなり、さらにバッファ層上に形成する活性層はそれ以上に良好となる。
さらに、バッファ層の厚さが、活性層が基板の影響を受けずに結晶的に良好に成長するために薄過ぎもせず、厚過ぎもしないため、この面からも効率的に活性層を成長させることが可能となり、この様な方法により得られたＳｉＣ単結晶から得られたＳｉＣエピタキシャルウエーハは、半導体デバイス用の優れたウエーハとなる。
【００５４】
請求項１３に記載の発明は、前記のＳｉＣエピタキシャルウエーハであって、
前記ＳｉＣ基板が、４Ｈ型ポリタイプ（４Ｈ―ＳｉＣ）であり、ＳｉＣ基板上に活性層を堆積する前に、４Ｈ―ＳｉＣのバッファ層を堆積させる工程を経て製造されていることを特徴とするＳｉＣエピタキシャルウエーハである。
【００５５】
本請求項の発明は、製造方法についての請求項８の発明を製造物であるＳｉＣエピタキシャルウエーハから捉えたものである。
【００５６】
請求項１４に記載の発明は、前記のＳｉＣエピタキシャルウエーハであって、
前記バッファ層に、不純物を２×１０１５個ｃｍ−３以上３×１０１９個ｃｍ−３以下の密度含ませ、さらに前記不純物の密度を前記ＳｉＣ基板より低くし、また前記ＳｉＣ基板から前記活性層の方に向かって前記不純物の密度を徐々に減少させる工程を経て製造されていることを特徴とするＳｉＣエピタキシャルウエーハである。
【００５７】
本請求項の発明は、製造方法についての請求項９の発明を製造物であるＳｉＣエピタキシャルウエーハから捉えたものである。
【００５８】
請求項１５に記載の発明は、前記のＳｉＣエピタキシャルウエーハであって、
前記不純物は、窒素、リン、アルミニウム、硼素のいずれかであることを特徴とするＳｉＣエピタキシャルウエーハである。
【００５９】
本請求項の発明は、製造方法についての請求項１０の発明を製造物であるＳｉＣエピタキシャルウエーハから捉えたものである。
【００６０】
請求項１６に記載の発明は、
請求項１１ないし請求項１５のいずれかに記載のＳｉＣエピタキシャルウエーハを用いて作製されていることを特徴とするＳｉＣ半導体デバイスである。
【００６１】
本請求項の発明のＳｉＣ半導体デバイスは、請求項１１ないし請求項１５のいずれかに記載のＳｉＣエピタキシャルウエーハを用いて作製されているため、優れた特性を有する。
【００６２】
請求項１７に記載の発明は、
表面に金属／ＳｉＣのショットキー障壁を有していることを特徴とする請求項１６に記載のＳｉＣ半導体デバイスである。
【００６３】
本請求項の発明のＳｉＣ半導体デバイスは、請求項１６に記載のＳｉＣ半導体デバイスを用いて作製されているため、優れたショットキー特性を有する。
【００６４】
請求項１８に記載の発明は、
エピタキシャル成長あるいはイオン注入によって形成されたｐｎ接合を有していることを特徴とする請求項１６に記載のＳｉＣ半導体デバイスである。
【００６５】
本請求項の発明のＳｉＣ半導体デバイスは、請求項１６に記載のＳｉＣ半導体デバイスを用いて作製されているため、優れたｐｎ接合特性を有する。
【００６６】
請求項１９に記載の発明は、
熱酸化または化学気相堆積法で形成された酸化膜からなるゲート絶縁膜を有していることを特徴とする請求項１６に記載のＳｉＣ半導体デバイスである。
【００６７】
本請求項の発明のＳｉＣ半導体デバイスは、請求項１６に記載のＳｉＣ半導体デバイスであり、６度オフあるいは３度オフ面上の成長層でＳｉＣが成長されているため、極めて平坦なＭＯＳ界面が得られ、表面粗さによる電子デバイスの特性劣化が低減される。このため、酸化または化学気相堆積法で形成されたゲート絶縁膜は、優れた特性を有する。
【００６８】
請求項２０に記載の発明は、
表面保護膜の一部として、熱酸化または化学気相堆積法で形成された酸化膜を有していることを特徴とする請求項１６ないし請求項１９のいずれかに記載のＳｉＣ半導体デバイスである。
【００６９】
請求項１６ないし請求項１９のいずれかに記載のＳｉＣ半導体デバイスは、６度オフあるいは３度オフ面上の成長層でＳｉＣが成長されているため、成長表面は極めて平坦であり、表面保護膜との密着性が高く、この結果表面保護膜に期待する特性が得られる。
【発明の効果】
【００７０】
本発明においては、ＳｉＣ（０００１）面のオフ角度が５度弱以上７度以下、特に６度付近、並びに２度強以上３．５度以下、特に３度付近において、結晶に周期的なステップ構造が現れ、良好なエピタキシャル成長面が得られることを利用してエピタキシャル成長を行っているため、ステップバンチング、積層欠陥、マイクロパイプ数、らせん転位、成長層と基板の界面との歪、電子移動度の異方性等の欠陥や好ましくない現象の発生が少なく、均一で良好な結晶性を有するＳｉＣエピタキシャルウエーハの製造が可能となり、またかかるＳｉＣエピタキシャルウエーハが得られる。
【００７１】
また、基板と活性層間に所定の密度の不純物を含み、さらに不純物密度が活性層の方に向かって徐々に小さくなるバッファ層を設けているため、基板内あるいは基板界面の不純物が多少おおくても、優れた活性層を成長させることが可能となる。
【００７２】
さらに、かかるＳｉＣエピタキシャルウエーハを用いて作製しているため、効率、耐熱性、エネルギーの禁制帯幅、絶縁破壊電界、漏れ電流、チャネル移動度、電子移動度、等方向性等に優れた性質を有する半導体デバイスが得られる。
【発明を実施するための最良の形態】
【００７３】
以下、本発明をその最良の実施の形態に基づいて説明する。なお、本発明は、以下の実施の形態に限定されるものではない。本発明と同一および均等の範囲内において、以下の実施の形態に対して種々の変更を加えることが可能である。
【００７４】
（第１の実施の形態）
本実施の形態では、ＳｉＣ基板からＳｉＣエピタキシャル成長層へのマイクロパイプやらせん転位の貫通、および成長表面の結晶性を調べるため、４Ｈ−ＳｉＣ（０００１）面から６度オフ（＜１１−２０＞方向）の面に化学気相堆積（ＣＶＤ）法によりｎ型ＳｉＣ層を成長させた。
【００７５】
また、比較のため、４Ｈ−ＳｉＣ（０００１）４度オフ面および（０００１）８度オフ（＜１１−２０＞方向）面の基板にも同時にＣＶＤ成長させた。
基板は、改良レーリー法によって成長させたインゴットをスライスし、鏡面研磨して作製したものである。全てｎ型であり、ショットキー障壁の容量―電圧特性から求めた実効ドナー密度は、１〜２×１０１８個ｃｍ−３であり、厚さは３８０μｍである。
【００７６】
これらの基板を、有機溶媒、王水、フッ酸で洗浄した後、脱イオン水でリンスしてＳｉＣ膜で被覆されたグラファイト製サセプタに設置し、水素をキャリアガスとする常圧の横型ＣＶＤ成長装置にセットした。なお、サセプタの加熱は、高周波誘導加熱法で行った。
【００７７】
ＳｉＣ基板を反応炉内にセットした後、キャリアガスである水素を使用して空気を排出するガス置換と高真空排気を数回繰り返した後、キャリアガスの水素を導入して、ＣＶＤ成長プログラムに入った。
先ず、１３００℃でＨＣｌ／Ｈ２混合ガスによる気相エッチングを行い、その後１５００℃に昇温し、シラン（ＳｉＨ４）、プロパン（Ｃ３Ｈ８）等の原料ガスを導入して成長を開始させた。
【００７８】
ＣＶＤ成長では、最初に実効ドナー密度が３〜４×１０１７個ｃｍ−３のｎ型ＳｉＣバッファ層を４．６μｍ成長させた後、実効ドナー密度１〜２×１０１６個ｃｍ−３のｎ型活性層を１２μｍ成長させた。成長中に窒素を添加してｎ型伝導性制御を行った。
このときの成長条件は、以下の通りである。
【００７９】
バッファ層：  シラン流量      ０．３０ｓｃｃｍ
プロパン流量    ０．２０ｓｃｃｍ
窒素流量        ６×１０−２ｓｃｃｍ
水素流量        ３．０ｓｌｍ
基板温度        １５００℃
成長時間        １１０分
【００８０】
活性層    ：  シラン流量      ０．５０ｓｃｃｍ
プロパン流量    ０．５０ｓｃｃｍ
窒素流量        ２×１０−２ｓｃｃｍ
水素流量        ３．０ｓｌｍ
基板温度        １５００℃
成長時間        １８０分
【００８１】
ここで、バッファ層と活性層では、温度と水素の流量は同じであるのに、シランとプロパンの比率が大きく異なり、また両方の原料ガスの流量も異なっているのは、以下の理由による。
バッファ層は「厚さが薄く窒素濃度の高い層」が、活性層は「厚さが厚く窒素濃度が低い層」が必要であり、この系ではシランの流量で律速となる条件でＣＶＤ成長を行っている。このため、バッファ層の成長を行うときにはシラン流量を減らしている。
また、窒素の取り込み量は、供給するシランとプロパンの比に依存し、シラン／プロパンの比が大きい方が窒素の取り込みが高くなる。このため、バッファ層の成長では比を大きくしている。
【００８２】
エピタキシャル成長を行った試料表面を微分干渉光学顕微鏡で観察したところ、４Ｈ（０００１）６度オフ、（０００１）８度オフ面基板上では鏡面が得られたが、４Ｈ（０００１）４度オフ面上では原子ステップの集合合体（ステップバンチング）が観察された。この４Ｈ（０００１）４度オフ面上のステップバンチングは、成長前の基板表面処理法の最適化や過飽和度の低い成長条件（例えば低い原料ガス流量）でＣＶＤ成長を行うと、発生がやや低減されるが、完全に無くすことはできなかった。１５ｍｍ×２０ｍｍの大きさの基板上の成長層表面を観察し、観察結果から表面欠陥（転位等の構造欠陥とは必ずしも一致しない）の密度を見積もると、（０００１）６度オフ面上では４×１０２個ｃｍ−２、（０００１）４度オフ面上では８×１０３個ｃｍ−２、（０００１）８度オフ面では２×１０３個ｃｍ−２であり、（０００１）６度オフ面上の成長層が最も優れていた。
【００８３】
次に、原子間力顕微鏡（ＡＦＭ）観察を行い、その表面形状プロファイルを測定した結果、（０００１）４度オフ面上ではステップバンチングに起因する階段状の凹凸が存在することが判った。これに対して、（０００１）６度オフ面上の成長層では、溝、ヒロック、ステップ等が全く観測されず、非常に平坦性がよい表面が得られた。２μｍ×２μｍの範囲をＡＦＭ観察したときの表面粗さの二乗平均（Ｒｍｓ）は、（０００１）６度オフ面上成長層では０．１８ｎｍ、（０００１）４度オフ面上成長層では６．４ｎｍ、（０００１）８度オフ面上成長層では０．２４ｎｍとなり、（０００１）６度オフ面が最も優れていた。
【００８４】
以上の様子を、図５に概念的に示す。図５において、（１）はオフ角度が４度の場合であり、（２）は６度の場合であり、（３）は８度の場合である。また、２５は段差のある部分が長くなっている場所である。６度オフ基板上に成長させたエピタキシャル層の表面では、（０００１）と（１１−２ｎ）により形成されるナノファセット構造が等間隔かつ平行に形成されているが、４度オフ、８度オフの場合には間隔のバラツキが多少多いことが判る。
これは、６度オフ基板の成長において、最も均一性および平坦性に優れたエピタキシャル層が得られていることを示している。
【００８５】
（第２の実施の形態）
４Ｈ−ＳｉＣ（０００１）６度オフ面および（０００１）８度オフ面の基板上に作製したＳｉＣエピタキシャル成長層を用いて、高耐圧ダイオードを試作した。用いた基板は、４Ｈ−ＳｉＣ（０００−１）種結晶上に改良レーリー法によって成長したインゴットをスライスし、鏡面研磨することによって作製した４Ｈ−ＳｉＣ（０００１）６度オフ面、および４Ｈ−ＳｉＣ（０００１）８度オフ面である。基板は全てｎ型であり、ショットキー障壁の容量―電圧特性から求めた実効ドナー密度は、６×１０１８個ｃｍ−３、厚さは３３０〜３４０μｍである。この上に、ＣＶＤ法によって窒素ドープｎ型４Ｈ−ＳｉＣ層をエピタキシャル成長させた。
【００８６】
３×１０１８個ｃｍ−３から１×１０１６個ｃｍ−３までドナー密度を段階的に変化させながら各層につき約０．３μｍずつ、合計約１．５μｍのバッファ層を形成した後、活性層となる高純度ｎ型４Ｈ―ＳｉＣ層を成長させた。活性層のドナー密度は６×１０１５ｃｍ−３であり、膜厚は１６μｍである。
比較のために、活性層なしの試料も作製した。
主な成長条件は、以下の通りである。
【００８７】
バッファ層：  シラン流量      ０．３０ｓｃｃｍ
プロパン流量    ０．２０ｓｃｃｍ
窒素流量        ２×１０−３〜０．５ｓｃｃｍ
水素流量        ３．０ｓｌｍ
基板温度        １５２０℃
成長時間        ６０分
【００８８】
活性層    ：  シラン流量      ０．５０ｓｃｃｍ
プロパン流量    ０．５０ｓｃｃｍ
窒素流量        ４×１０−３ｓｃｃｍ
水素流量        ３．０ｓｌｍ
基板温度        １５２０℃
成長時間        ２４０分
【００８９】
この様にして作製したＳｉＣ（０００１）６度オフ面および（０００１）８度オフ面エピタキシャルウエーハを用いて、ショットキーダイオードを作製した。ショットキー電極にはチタン（Ｔｉ、厚さ１８０ｎｍ）を、裏面のオーム性電極には１０００℃で２０分間の熱処理を施したニッケル（Ｎｉ、厚さ２００ｎｍ）を用いた。ショットキー電極端部での電界集中を緩和するため、硼素（Ｂ）イオンを注入して高抵抗ｐ型領域（ガードリング）を形成した。硼素イオンの注入は、１２０ｋｅＶ、８０ｋｅＶ、５０ｋｅＶ、３０ｋｅＶの４段階で行い、総ドーズ量は３×１０１３個ｃｍ−２である。
【００９０】
イオン注入は室温で行い、注入したイオンの活性化のための熱処理（アニール）は、アルゴン雰囲気中、１５５０℃で３０分行った。
なお、これらの選択的イオン注入用マスクや電極金属のパターニングは、フォトリソグラフィを用いた。チタンショットキー電極は、円形であり、直径を１００μｍから３ｍｍの範囲で変化させた。
ガードリングを形成する硼素イオン注入ｐ型領域の幅は１００μｍであり、このｐ型領域とチタンショットキー電極の重なり部の幅は１０μｍである。
【００９１】
４Ｈ−ＳｉＣ（０００１）６度オフ基板上にバッファ層を設けて成長させた試料で作製したダイオードの特性は、以下の様であった。
電極直径が３００μｍのダイオードでは、逆方向特性は耐圧２１００Ｖを達成し、しかも−１０００Ｖ印加時のリーク電流も６×１０−６Ａ／ｃｍ２と小さく、順方向特性は、オン電圧（電流密度が１００Ａ／ｃｍ２時の電圧降下）が１．２Ｖであり、オン抵抗は４×１０−３Ωｃｍ２であり、非常に優れていた。
【００９２】
電極直径３００μｍ以下の小さいダイオードでは、４Ｈ−ＳｉＣ（０００１）８度オフ基板上で成長させた試料で作製したものでも同様のダイオード特性が得られた。しかし、電極面積が３００μｍより大きなものでは耐圧特性が劣っていた。
【００９３】
また、耐圧特性だけでなく、−１０００Ｖ印加時のリーク電流密度の平均値を電極直径５００μｍのダイオードで比較すると、バッファ層を設けた４Ｈ−ＳｉＣ（０００１）６度オフ基板上の成長層を用いたダイオードでは１×１０−５Ａ／ｃｍ２であり、一方バッファ層を設けなかった４Ｈ−ＳｉＣ（０００１）６度オフ基板上の成長層を用いたダイオードでは６×１０−５Ａ／ｃｍ２であり、４Ｈ−ＳｉＣ（０００１）８度オフ基板上の成長層を用いたダイオードでは８×１０−５Ａ／ｃｍ２であった。
【００９４】
これは、４Ｈ−ＳｉＣ（０００１）６度オフ面を用いることにより、成長表面の平坦性がよくなり、ショットキー電極とＳｉＣの界面での電界集中が低減されるからと思われる。
本実施の形態では、ショットキーダイオードについて説明してきたが、ｐｎ接合ダイオードやサイリスタの場合でも、４Ｈ−ＳｉＣ（０００１）６度オフ面の成長層を用いたものが最も性能が優れていた。
【００９５】
（第３の実施の形態）
４Ｈ―ＳｉＣ（０００１）４度オフ面、（０００１）６度オフ面および（０００１）８度オフ面の基板上に作製したエピタキシャル成長層を用いてｎチャンネル反転型ＭＯＳＦＥＴを試作した。用いた基板は、４Ｈ−ＳｉＣ（０００−１）種結晶上に改良レーリー法によって成長させたインゴットをスライスし、鏡面研磨することによって作製した４Ｈ−ＳｉＣ（０００１）４度オフ面、６度オフ面および８度オフ面である。基板は全てｐ型であり、ショットキー障壁の容量―電圧特性から求めた実効アクセプタ密度は、２〜５×１０１８個ｃｍ−３、厚さは３２０〜３４０μｍであった。この上に、ＣＶＤ法によって硼素ドープｐ型４Ｈ−ＳｉＣ層をエピタキシャル成長させた。
【００９６】
８×１０１７個ｃｍ−３から１×１０１６個ｃｍ−３までアクセプタ密度を段階的に減少させながら各層につき約０．４μｍずつ、合計約１．６μｍのバッファ層を形成した後、活性層となる高純度ｐ型４Ｈ―ＳｉＣ層を成長させた。活性層のアクセプタ密度は５×１０１５個ｃｍ−３であり、膜厚は５μｍである。また、不純物の硼素は、ジボラン（Ｂ２Ｈ６）を流すことにより供給した。主な成長条件は、以下の通りである。
【００９７】
バッファ層：  シラン流量      ０．３０ｓｃｃｍ
プロパン流量    ０．２０ｓｃｃｍ
ジボラン流量    ８×１０−５〜７×１０−３ｓｃｃｍ
水素流量        ３．０ｓｌｍ
基板温度        １５００℃
成長時間        ７０分
【００９８】
活性層    ：  シラン流量      ０．４８ｓｃｃｍ
プロパン流量    ０．６４ｓｃｃｍ
ジボラン流量    ４×１０−６ｓｃｃｍ
水素流量        ３．０ｓｌｍ
基板温度        １５００℃
成長時間        １２０分
【００９９】
この様にして作製したＳｉＣエピタキシャルウエーハを用いて、ｎ型チャネル反転型ＭＯＳＦＥＴを作製した。先ず、ソース、ドレイン領域形成のために窒素イオン（Ｎ）を注入して低抵抗ｎ型領域を作製した。Ｎイオン注入は、１４０ｋｅＶ、８０ｋｅＶ、５０ｋｅＶ、２５ｋｅＶの４段階で行い、総ドーズ量は８×１０１４個ｃｍ−２であった。イオン注入は室温で行い、注入したイオンの活性化のための熱処理（アニール）は、アルゴン雰囲気中、１４５０℃で３０分行った。
【０１００】
次に、水分が存在しない雰囲気中でのドライ酸化によりゲート酸化膜を形成した。酸化条件は、１１５０℃、３時間であり、ゲート酸化膜の厚さは３５〜４６ｎｍである。ソース電極とドレイン電極には、各々アルミ（厚さ２５０ｎｍ）とチタン（厚さ３０ｎｍ）を用い、８００℃で６０分間の熱処理を施した。ゲート電極にはアルミニウム（厚さ２００ｎｍ）を用い、電極形成後フォーミングガス（水素と窒素）中で４５０℃、１０分間熱処理を施した。なお、これらの選択的イオン注入用マスクや電極金属のパターニングは、フォトリソグラフィを用いた。ＭＯＳＦＥＴのチャネル長は３０μｍ、チャネル幅は２００μｍである。
【０１０１】
作製したＭＯＳＦＥＴは、ノーマリオフ型のＭＯＳＦＥＴとして良好な動作を示した。他の試料を用いたＭＯＳＦＥＴでも、全てＦＥＴ動作は確認されたが、チャネル移動度やしきい値電圧に相違が見られた。
各ＭＯＳＦＥＴについて少なくとも６個、線形領域から実効チャネル移動度を求めた。表１に、それらの平均値を示す。
【０１０２】
【表１】
2007131504.tif 000003
【０１０３】
表１から判る様に、チャネル移動度を比較すると、６度オフ面上で作製したＭＯＳＦＥＴで、高いチャネル移動度が得られている。この理由として、６度オフ面上の成長層ではステップが周期的に並んでいるため極めて平坦なＭＯＳ界面が得られており、表面粗さによる散乱が低減されていることが考えられる。６度オフでは、表面の弾性エネルギーが最小になることから、酸化膜を作製した時に、ＭＯＳ界面に形成される界面準位密度が少ないことが挙げられる。そのため、高性能ＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳゲートサイリスタ等を作製するのに有効である。
【０１０４】
なお、本実施の形態では熱酸化によってゲート膜を作製したが、ＣＶＤ法によってＳｉＯ２膜を堆積させる場合も６度オフ面を用いるのが効果的である。
また、本実施の形態では、ＭＯＳ界面の特性を調べるために反転型ＭＯＳＦＥＴを作製したが、６度オフ面を用いると良好な酸化膜／ＳｉＣ界面特性が得られるので、他のデバイス作製にも適用可能である。例えば、ＳｉＣ半導体デバイスに酸化膜を第１層とする表面保護膜を設ける場合には、非常に安定で、界面におけるキャリア生成速度が低い特性が得られる。
【図面の簡単な説明】
【０１０５】
【図１】４Ｈ−ＳｉＣ（０００１）基板の結晶の構造を概念的に示す図である。
【図２】ナノファセット構造が形成される様子を概念的に示す図である。
【図３】周期距離Ｄが基板のオフ角に無関係にほぼ２０ｎｍとなることと、ｎが１／２、１、２、３、４の各場合における周期距離Ｄとθの関係を示す図である。
【図４】ナノファセットが綺麗な周期性を示す場合の（０００１）面と（１１−２ｎ）面の状態を説明するための図である。
【図５】４Ｈ―ＳｉＣ（０００１）４度オフ面、６度オフ面、８度オフ面基板を使用してエピタキシャル成長を行った試料の表面を、原子間力顕微鏡で観察した様子を概念的に示す図である。
【符号の説明】
【０１０６】
１０      （０００１）面
２０      （１１−２ｎ）面
２５      段差のある部分が長くなっている場所
【図１】
2007131504.tif 000004
【図２】
2007131504.tif 000005
【図３】
2007131504.tif 000006
【図４】
2007131504.tif 000007
【図５】
2007131504.tif 000008