(57)【要約】【課題】ＨＢＴのエミッタ接地電流増幅率ｈＦＥの経時変化、温度依存性、バラツキ等に依存するＲＦパワーモジュールの電気的特性を補償すること。【解決手段】化合物半導体集積回路ＧａＡｓ  ＩＣでＨＢＴのｈＦＥに依存する基準用ＨＢＴＱｒｅｆの基準電流をシリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの第１カレントミラーＣＭ１の入力に供給する。Ｓｉ  ＩＣのＣＭ１の出力からのＨＢＴのｈＦＥ減少に応答して増加する出力バイアス電流Ｉｂｉａｓによって、ＧａＡｓ  ＩＣの出力用ＨＢＴＱＴＯのベースをバイアスする。【選択図】図１
2007221490.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体集積回路と、シリコン半導体集積回路とを含み、
前記化合物半導体集積回路は、ＲＦ送信出力信号を出力するパワー増幅トランジスタとしての出力用ヘテロ接合バイポーラトランジスタと、前記出力用ヘテロ接合バイポーラトランジスタと同一製造プロセスにより形成された基準用ヘテロ接合バイポーラトランジスタとを化合物半導体チップ上に含み、前記出力用ヘテロ接合バイポーラトランジスタはエミッタ接地で動作し、前記基準用ヘテロ接合バイポーラトランジスタはエミッタで動作して、前記基準用ヘテロ接合バイポーラトランジスタにはそのエミッタ接地電流増幅率の値に依存する基準電流が流れるものであり、
前記シリコン半導体集積回路は、前記出力用ヘテロ接合バイポーラトランジスタのためのバイアス回路を前記シリコン半導体基板上に含み、前記バイアス回路は、前記基準用ヘテロ接合バイポーラトランジスタの前記基準電流が入力電流として入力されることによって前記エミッタ接地電流増幅率の減少に応答して増加する出力バイアス電流を生成する第１カレントミラーを含み、
前記化合物半導体集積回路の前記基準用ヘテロ接合バイポーラトランジスタの前記基準電流が流れる外部基準出力端子と前記シリコン半導体集積回路の前記バイアス回路の前記第１カレントミラーの入力端子とが電気的に接続され、前記シリコン半導体集積回路の前記バイアス回路の前記第１カレントミラーの出力端子と前記出力用ヘテロ接合バイポーラトランジスタのベースに接続された前記化合物半導体集積回路の外部端子とが電気的に接続されたＲＦパワーモジュール。
【請求項２】
前記シリコン半導体集積回路の前記バイアス回路は第２カレントミラーを含み、前記第２カレントミラーの入力にバイアス電流と前記基準用ヘテロ接合バイポーラトランジスタのコレクタに流れる前記基準電流が入力されることにより、前記第２カレントミラーの出力から生成される第２カレントミラー出力電流は前記バイアス電流の増加により増加する一方、前記第２カレントミラー出力電流は前記基準電流の減少により増加し、前記第２カレントミラーの前記第２カレントミラー出力電流は前記第１カレントミラーの前記入力端子に供給され、前記第１カレントミラーの前記出力端子から前記出力バイアス電流が出力される請求項１に記載のＲＦパワーモジュール。
【請求項３】
前記シリコン半導体集積回路は、前記ＲＦパワーモジュールの送信電力に関係した出力パワー検出信号と送信パワーレベル指示信号とを比較する比較器と、前記比較器からの出力電圧を前記バイアス電流に変換する電圧・電流変換器とからなるＡＰＣ制御回路を含み、
前記ＡＰＣ制御回路からの前記バイアス電流と前記基準用ヘテロ接合バイポーラトランジスタの前記コレクタに流れる前記基準電流とが前記バイアス回路の前記第２カレントミラーに入力される請求項２に記載のＲＦパワーモジュール。
【請求項４】
前記化合物半導体集積回路の前記出力用ヘテロ接合バイポーラトランジスタと前記基準用ヘテロ接合バイポーラトランジスタとはＮＰＮ型であり、
前記シリコン半導体集積回路の前記バイアス回路の前記第１カレントミラーの入力トランジスタと出力トランジスタとはＰチャンネル電界効果トランジスタである請求項１に記載のＲＦパワーモジュール。
【請求項５】
前記化合物半導体集積回路の前記出力用ヘテロ接合バイポーラトランジスタと前記基準用ヘテロ接合バイポーラトランジスタとはＮＰＮ型であり、
前記シリコン半導体集積回路の前記バイアス回路の前記第１カレントミラーの入力トランジスタと出力トランジスタとはＰチャンネル電界効果トランジスタである請求項２に記載のＲＦパワーモジュール。
【請求項６】
前記化合物半導体集積回路の前記出力用ヘテロ接合バイポーラトランジスタと前記基準用ヘテロ接合バイポーラトランジスタとはＮＰＮ型であり、
前記シリコン半導体集積回路の前記バイアス回路の前記第１カレントミラーの入力トランジスタと出力トランジスタとはＰチャンネル電界効果トランジスタである請求項３に記載のＲＦパワーモジュール。
【請求項７】
前記化合物半導体集積回路の前記出力用ヘテロ接合バイポーラトランジスタは第１周波数帯域の第１送信信号を出力する第１出力用ヘテロ接合バイポーラトランジスタと第２周波数帯域の第２送信信号を出力する第２出力用ヘテロ接合バイポーラトランジスタとを含み、
前記第１出力用ヘテロ接合バイポーラトランジスタと前記第２出力用ヘテロ接合バイポーラトランジスタとは、前記基準用ヘテロ接合バイポーラトランジスタと前記同一製造プロセスにより形成され、
前記シリコン半導体集積回路の前記バイアス回路の前記第１カレントミラーの前記出力端子からの前記出力バイアス電流が前記化合物半導体集積回路の前記第１および第２の出力用ヘテロ接合バイポーラトランジスタのベースに供給される請求項１に記載のＲＦパワーモジュール。
【請求項８】
前記シリコン半導体集積回路の前記バイアス回路は、前記所定の基準ベース電流を出力端子に生成する前記基準電流生成回路を含み、
前記シリコン半導体集積回路の前記バイアス回路の前記基準電流生成回路の前記出力端子と前記基準用ヘテロ接合バイポーラトランジスタに接続された前記化合物半導体集積回路の外部基準入力端子とが電気的に接続された請求項１から請求項７のいずれかに記載のＲＦパワーモジュール。
【請求項９】
前記シリコン半導体集積回路の前記バイアス回路の前記基準電流生成回路からの前記所定の基準ベース電流が供給される前記化合物半導体集積回路の前記外部基準入力端子に前記基準用ヘテロ接合バイポーラトランジスタのベースが接続され、前記基準用ヘテロ接合バイポーラトランジスタの前記コレクタと前記外部基準出力端子とに流れる前記基準電流が前記シリコン半導体集積回路の前記バイアス回路の前記第１カレントミラーの前記入力端子へ供給される請求項８に記載のＲＦパワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線周波数の電力増幅に用いられるヘテロ接合バイポーラトランジスタを用いたＲＦパワーモジュールに関し、特に、ヘテロ接合バイポーラトランジスタの特性変化に依存するＲＦパワーモジュールの特性の補償に有益な技術に関する。
【背景技術】
【０００２】
従来、ヘテロ接合バイポーラトランジスタ（以下、ＨＢＴと言う）はバイポーラトランジスタのエミッタ・ベース接合にヘテロ接合を用い、ベース領域のバンドキャップよりもエミッタのバンドキャップを大きくしたものである。その結果、ＨＢＴはベースからエミッタへの少数キャリアの注入が少なく、エミッタ注入効率を高く保ちつつ、ベース不純物濃度を高くできる。従って、内部ベース抵抗を下げることができ、遮断周波数ｆＴを、従来のバイポーラトランジスタに比べて大幅に改善することができる。
【０００３】
一方、下記の非特許文献１では、ＧａＡｓ／ＡｌＧａＡｓの化合物半導体のヘテロ接合を有するＨＢＴの信頼性に関して議論がなされている。特に、ＨＢＴの電流増幅率等のデバイスパラメータ劣化は、汚染もしくはオーミック金属に関係した表面リークとデバイスショートと思われるエミッタ・ベース間空間電荷領域に関係した劣化を示唆していると報告されている。
【０００４】
シリコンで構成されたバイポーラトランジスタの電流増幅率βが正の温度依存性を有するので、温度上昇によってエミッタ接地電流増幅率は増加する。これに対して、ＨＢＴのエミッタ接地電流増幅率が負の温度依存性を有し、温度上昇によってエミッタ接地電流増幅率が低下することも、下記の特許文献１に記載されている。
【０００５】
【非特許文献１】Ｍ．Ｅ．Ｋｉｍ  ｅｔ  ａｌ  “ＧａＡｓ  Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ  Ｄｅｖｉｃｅ  ａｎｄ  ＩＣ  Ｔｅｃｈｎｏｌｏｇｙ  ｆｏｒ  Ｈｉｇｈ−Ｐｅｒｆｏｒｍｎａｎｃｅ  Ａｎａｌｏｇ  ａｎｄ  Ｍｉｃｒｏｗａｖｅ  Ａｐｐｌｉｃａｔｉｏｎｓ”  ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ＯＮ  ＭＩＣＲＯＷＡＶＥ  ＴＨＥＯＲＹ  ＡＮＤ  ＴＥＣＨＮＩＱＵＥＳ，  ＶＯＬ．３７，  ＮＯ．９，  ＳＥＰＴＥＭＢＥＲ  １９８９．  ＰＰ．１２８６−１３０３．
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明に先立って、本発明者等は携帯電話端末装置に使用されるＲＦパワーモジュールの開発に従事した。このＲＦパワーモジュールに搭載されるパワーアンプは、ＨＢＴをパワー増幅トランジスタとして使用する。図６は、ＨＢＴの電気的特性で重要なデバイスパラメータの１つであるエミッタ接地電流増幅率ｈＦＥの経時変化を示す図である。同図において、コレクタ電流密度Ｉｃｅは０．２ＫＡ／ｃｍ２と比較的大きな電流密度での測定となっている。同図の縦軸は、エミッタ接地電流増幅率ｈＦＥの初期値ｈＦＥ（０）を所定のテスト時間を経過したエミッタ接地電流増幅率ｈＦＥの経時値ｈＦＥ（ｔ）を割った値をパーセントで表示したものであり同図の横軸は時間を単位としたテスト時間である。同図より、比較的大きな電流密度の２０時間の動作により、ＨＢＴのエミッタ接地電流増幅率ｈＦＥが１０％以上も劣化が生じるデバイスも含まれることが理解できる。ＨＢＴのデバイス量産時には、このようなエミッタ接地電流増幅率ｈＦＥの経時変化量の大きなデバイスもある一方、経時変化量の比較的小さなデバイスもある。
【０００７】
このようなエミッタ接地電流増幅率ｈＦＥの経時変化の大きなＨＢＴをデバイス量産時の加速試験でスクリーニングすることも、検討された。しかし、経時変化量の大小のバラツキを考慮すると、スクリーニング加速試験を何時間のテスト時間とすべきかを、決定できないという問題も判明した。
【０００８】
また、携帯電話端末装置に使用されるＲＦパワーモジュールでは、基地局と携帯電話端末装置との間の通信距離に比例してＲＦパワーモジュールの送信電力の値を制御する自動パワー制御（ＡＰＣ）が行われる。このＡＰＣ制御では、ＡＰＣ制御電圧Ｖａｐｃによってパワー増幅トランジスタのバイアス電圧を制御して、所望のレベルの送信電力に設定する。ＲＦパワーモジュールの送信電力レベルは、出力パワー検出器により検出され、このパワー検出信号がＲＦ  ＩＣのようなＲＦアナログ信号処理ユニットを介してベースバンドＬＳＩ等のベースバンド信号処理ユニットから供給される送信パワーレベル指示信号としてのランプ電圧Ｖｒａｍｐと比較され、この比較結果からＡＰＣ制御電圧Ｖａｐｃが生成される。ＡＰＣ制御電圧Ｖａｐｃがパワー増幅トランジスタのバイアス電圧を負帰還制御することによって、パワー検出信号がランプ電圧Ｖｒａｍｐと一致するようになり、所望の送信電力レベルへの設定が可能となる。
【０００９】
しかし、ＲＦパワーモジュールのＨＢＴのエミッタ接地電流増幅率ｈＦＥの値のバラツキは、ＡＰＣ制御電圧Ｖａｐｃに対するパワー増幅トランジスタの直流バイアス電流のバラツキを引き起こす。ＲＦパワーモジュールの送信電力自体は、ＡＰＣ負帰還制御の採用によりランプ電圧Ｖｒａｍｐに従って所望のレベルに正確に設定される。しかし、その際のパワー増幅トランジスタの直流バイアス電流のバラツキは、ＲＦパワーモジュールの消費電力のバラツキを引き起こすことが判明した。
【００１０】
また、冒頭に説明したように、ＨＢＴのエミッタ接地電流増幅率は、負の温度依存性を有する。従って、ＲＦパワーモジュールの送信電力の増大による温度上昇によって、ＨＢＴの温度が上昇すると、ＨＢＴのエミッタ接地電流増幅率ｈＦＥが低下する。すると、ＲＦパワーモジュールの送信電力レベルが低下する。すると低下した送信電力レベルを回復するために、ＡＰＣ制御電圧Ｖａｐｃが上昇する。この時に、パワー増幅トランジスタの直流バイアス電流が増加するので、ＲＦパワーモジュールの消費電力が増大するという問題も判明した。
【００１１】
従って、本発明者等は、本発明に先立って下記のような検討を行った。この検討段階のＲＦパワーモジュールでは、送信出力信号を出力するパワー増幅トランジスタとしての出力用ヘテロ接合バイポーラトランジスタが形成された化合物半導体集積回路の化合物半導体チップ上に基準用ヘテロ接合バイポーラトランジスタが形成される。出力用ＨＢＴと基準用ＨＢＴとは化合物半導体チップ上で同一プロセスにより形成されるので、出力用ＨＢＴと基準用ＨＢＴとのエミッタ接地電流増幅率の経時変化、温度依存性、バラツキ等は互いに略等しくなる。従って、基準用ＨＢＴは、出力用ＨＢＴのエミッタ接地電流増幅率の経時変化、温度依存性、バラツキ等をモニタするレプリカデバイスとして機能する。エミッタ接地電流増幅率の値に依存する基準用ＨＢＴの基準電流を化合物半導体チップ内部の補償回路の入力に供給することによって、補償回路の出力からエミッタ接地電流増幅率の値と逆比例する出力バイアス電流を出力用ＨＢＴのベースに供給する。その結果、出力用ＨＢＴのエミッタ接地電流増幅率ｈＦＥが低下したとしても、出力用ＨＢＴのコレクタ電流が略一定に維持される。これは、エミッタ接地電流増幅率ｈＦＥの低下により、補償回路の出力からのエミッタ接地電流増幅率の値と逆比例のバイアス電流が増加するので、出力用ＨＢＴのコレクタ電流が略一定に維持されることが可能となる。
【００１２】
ところで、ＧａＡｓ／ＡｌＧａＡｓ等の化合物半導体で形成されるＨＢＴでは相補関係にあるＮＰＮ型ＨＢＴ／ＰＮＰ型ＨＢＴを構成する場合、一般的に出力用ＨＢＴはＮＰＮ型ＨＢＴであるので、基準用ＨＢＴもＮＰＮ型ＨＢＴとなる。従って、レプリカデバイスとしての基準用ＨＢＴの基準電流は、基準用ＨＢＴを介して接地電位に流入する流入電流となる。一方、出力用ＨＢＴのベースに供給される補償回路の出力からの出力バイアス電流は、補償回路を介して電源電圧から流れる流出電流となる。一般に、流入電流から流出電流の生成は、ＰＮＰ型バイポーラトランジスタによって構成されたカレントミラーが使用される。しかし、ＧａＡｓ／ＡｌＧａＡｓ等の化合物半導体で構成されるＨＢＴでは複雑な材料プロセスの制限によって、相補関係にあるＮＰＮ型ＨＢＴ／ＰＮＰ型ＨＢＴのシングルチップへの集積化は困難である。
【００１３】
また、ＲＦパワーモジュールの出力用ＨＢＴには、上述のようなＡＰＣバイアス制御が必要である。また、上述したように、出力用ＨＢＴにはエミッタ接地電流増幅率の経時変化、温度依存性、バラツキ等の影響を低減する補償バイアス制御も必要である。従って、この補償バイアス制御は、ＡＰＣバイアス制御と整合性を持つものでなければならない。
【００１４】
従って、本発明は、上記のような本発明者等による本発明に先立った検討結果を基にしてなされたものである。従って、本発明の基本的な目的とするところは、ＨＢＴのエミッタ接地電流増幅率の経時変化、温度依存性、バラツキ等に依存するＲＦパワーモジュールの電気的特性を補償することにある。また、本発明のその他の目的は、ＡＰＣバイアス制御と整合性を有するＨＢＴのエミッタ接地電流増幅率の経時変化、温度依存性、バラツキ等の影響を低減するＨＢＴのベースバイアス補償制御技術を提供することにある。
【００１５】
本発明の前記並びにその他の目的と新規な特徴とは、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１７】
すなわち、本発明のひとつの形態によるＲＦパワーモジュール（ＲＦ＿ＰＡ＿ＭＤ）は、化合物半導体集積回路（ＧａＡｓ  ＩＣ）と、シリコン半導体集積回路（Ｓｉ  ＩＣ）とを含む。
【００１８】
化合物半導体集積回路（ＧａＡｓ  ＩＣ）は、ＲＦパワーモジュール（ＲＦ＿ＰＡ＿ＭＤ）の送信出力信号を出力するパワー増幅トランジスタとしての出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ）と、このトランジスタ（ＱＴＯ）と同一製造プロセスにより形成された基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）とを化合物半導体チップ上に含む。出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ）はエミッタ接地で動作し、基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）はエミッタで動作して、基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）にはそのエミッタ接地電流増幅率（ｈＦＥ）の値に依存する基準電流（ＩＱｒｅｆ）が流れるものである。
【００１９】
シリコン半導体集積回路（Ｓｉ  ＩＣ）は、出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ）のためのバイアス回路（Ｂｉａｓ  Ｇｅｎ）をシリコン半導体基板上に含む。バイアス回路（Ｂｉａｓ  Ｇｅｎ）は、基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）の基準電流（ＩＱｒｅｆ）が入力電流として入力されることによってエミッタ接地電流増幅率（ｈＦＥ）の減少に応答して増加する出力バイアス電流（Ｉｂｉａｓ）を生成する第１カレントミラー（ＣＭ１）を含む。
【００２０】
ＲＦパワーモジュール（ＲＦ＿ＰＡ＿ＭＤ）の内部で、化合物半導体集積回路（ＧａＡｓ  ＩＣ）の基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）の基準電流（ＩＱｒｅｆ）が流れる外部基準出力端子（Ｔ２）とシリコン半導体集積回路（Ｓｉ  ＩＣ）のバイアス回路（Ｂｉａｓ  Ｇｅｎ）の第１カレントミラー（ＣＭ１）の入力端子（Ｔ２´）とが電気的に接続され、シリコン半導体集積回路（Ｓｉ  ＩＣ）のバイアス回路（Ｂｉａｓ  Ｇｅｎ）の第１カレントミラー（ＣＭ１）の出力端子（Ｔ３´）と出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ）のベースに接続された化合物半導体集積回路（ＧａＡｓ  ＩＣ）の外部端子（Ｔ３）とが電気的に接続される（図１参照）。
【００２１】
本発明の前記ひとつの形態の手段によれば、化合物半導体集積回路（ＧａＡｓ  ＩＣ）では、化合物半導体チップ上で出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ）と基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）とは同一製造プロセスにより形成されているので、両者のエミッタ接地電流増幅率ｈＦＥの経時変化、バラツキ等は略同等となる。また、両者は１つの化合物半導体チップ内部で略同等の温度となっているので、両者のエミッタ接地電流増幅率ｈＦＥの温度依存性も略同等となる。従って、出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ）のエミッタ接地電流増幅率ｈＦＥが経時変化、温度依存性、バラツキ等によって目標値よりも低下すると、基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）のエミッタ接地電流増幅率ｈＦＥも略同等量低下する。基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）のエミッタ接地電流増幅率ｈＦＥの低下により、基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）の基準電流（ＩＱｒｅｆ）が変化する。しかし、バイアス回路（Ｂｉａｓ  Ｇｅｎ）の第１カレントミラー（ＣＭ１）の出力端子（Ｔ３´）から出力される出力バイアス電流（Ｉｂｉａｓ）が逆に増加し、この出力バイアス電流（Ｉｂｉａｓ）によって出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ）のベース（Ｔ３）のバイアス電圧が増加する。従って、出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ）のベース（Ｔ３）のエミッタ接地電流増幅率（ｈＦＥ）が低下しても、ベースのバイアス電圧が上昇しているので、出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ）のコレクタ電流は略一定に維持される。その結果、ＨＢＴのエミッタ接地電流増幅率の経時変化、温度依存性、バラツキ等に依存するＲＦパワーモジュールの電気的特性を補償することが可能となる。また、流入電流である基準電流（ＩＱｒｅｆ）から流出電流である出力バイアス電流（Ｉｂｉａｓ）の生成は、シリコン半導体集積回路（Ｓｉ  ＩＣ）のバイアス回路（Ｂｉａｓ  Ｇｅｎ）の第１カレントミラー（ＣＭ１）により極めて容易に実現することが可能となる（図１参照）。
【００２２】
本発明の具体的な形態によるＲＦパワーモジュール（ＲＦ＿ＰＡ＿ＭＤ）では、シリコン半導体集積回路（Ｓｉ  ＩＣ）のバイアス回路（Ｂｉａｓ  Ｇｅｎ）は第２カレントミラー（ＣＭ２）を含む。第２カレントミラー（ＣＭ２）の入力にバイアス電流（Ｉａｐｃ）と基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）のコレクタに流れる基準電流（ＩＱｒｅｆ）が入力されることにより、第２カレントミラー（ＣＭ２）の出力から生成される第２カレントミラー出力電流はバイアス電流（Ｉａｐｃ）の増加により増加する一方、第２カレントミラー出力電流は基準電流（ＩＱｒｅｆ）の減少により増加する。第２カレントミラー（ＣＭ２）の第２カレントミラー出力電流は第１カレントミラー（ＣＭ１）の入力端子に供給され、第１カレントミラー（ＣＭ１）の出力端子から出力バイアス電流（Ｉｂｉａｓ）が出力される（図２参照）。
【００２３】
本発明のより具体的な形態によるＲＦパワーモジュール（ＲＦ＿ＰＡ＿ＭＤ）では、シリコン半導体集積回路（Ｓｉ  ＩＣ）は、ＲＦパワーモジュール（ＲＦ＿ＰＡ＿ＭＤ）の送信電力（ＲＦＰｏｕｔ）に関係した出力パワー検出信号（Ｖｄｅｔ）と送信パワーレベル指示信号（Ｖｒａｍｐ）とを比較する比較器（Ｅｒｒ＿ＡｍＰ）と、比較器（Ｅｒｒ＿Ａｍｐ）からの出力電圧をバイアス電流（Ｉａｐｃ）に変換する電圧・電流変換器（Ｖ／Ｉ）とからなるＡＰＣ制御回路（ＡＰＣ＿Ｃｎｔ）を含む。ＡＰＣ制御回路（ＡＰＣ＿Ｃｎｔ）からのバイアス電流（Ｉａｐｃ）と基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）のコレクタに流れる基準電流（ＩＱｒｅｆ）とがバイアス回路（Ｂｉａｓ  Ｇｅｎ）の第２カレントミラー（ＣＭ２）に入力される（図２参照）。
【００２４】
本発明の前記より具体的な形態によれば、ＡＰＣバイアス制御と整合性を有するＨＢＴのエミッタ接地電流増幅率の経時変化、温度依存性、バラツキ等の影響を低減するＨＢＴのベースバイアス補償制御技術を提供することが可能となる（図２参照）。
【００２５】
本発明の更に具体的な形態によるＲＦパワーモジュール（ＲＦ＿ＰＡ＿ＭＤ）では、化合物半導体集積回路（ＧａＡｓ  ＩＣ）の出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ）と基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）とはＮＰＮ型であり、シリコン半導体集積回路（Ｓｉ  ＩＣ）のバイアス回路（Ｂｉａｓ  Ｇｅｎ）の第１カレントミラー（ＣＭ１）の入力トランジスタ（Ｑｐｉｎ）と出力トランジスタ（Ｑｐｏｕｔ）とはＰチャンネル電界効果トランジスタである（図１、図２参照）。
【００２６】
本発明の最も具体的な形態によるＲＦパワーモジュール（ＲＦ＿ＰＡ＿ＭＤ）では、化合物半導体集積回路（ＧａＡｓ  ＩＣ）の出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ）は第１周波数帯域（ＧＳＭ）の第１送信信号（ＲＦＰｏｕｔ１）を出力する第１出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ１）と第２周波数帯域（ＧＳＭ）の第２送信信号（ＲＦＰｏｕｔ２）を出力する第２出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ２）とを含む。第１出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ１）と第２出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ２）とは、基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）と同一製造プロセスにより形成されている。シリコン半導体集積回路（Ｓｉ  ＩＣ）のバイアス回路（Ｂｉａｓ  Ｇｅｎ）の第１カレントミラー（ＣＭ１）の出力端子（Ｔ３´、Ｔ６´）からの出力バイアス電流（Ｉｂｉａｓ）が化合物半導体集積回路（ＧａＡｓ  ＩＣ）の第１および第２の出力用ヘテロ接合バイポーラトランジスタ（ＱＴＯ１、ＱＴＯ２）のベースに供給される（図３参照）。
【００２７】
本発明の最も具体的な形態によるＲＦパワーモジュール（ＲＦ＿ＰＡ＿ＭＤ）では、シリコン半導体集積回路（Ｓｉ  ＩＣ）のバイアス回路（Ｂｉａｓ  Ｇｅｎ）は、所定の基準ベース電流（ＩＣＳ１）を出力端子（Ｔ１´）に生成する基準電流生成回路（ＣＳ１）を含む。シリコン半導体集積回路（Ｓｉ  ＩＣ）のバイアス回路（Ｂｉａｓ  Ｇｅｎ）の基準電流生成回路（ＣＳ１）の出力端子（Ｔ１´）と基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）に接続された化合物半導体集積回路（ＧａＡｓ  ＩＣ）の外部基準入力端子（Ｔ１）とが電気的に接続される（図１、図２、図３、図４参照）。
【００２８】
本発明の前記最も具体的な形態の手段によれば、シリコン半導体集積回路（Ｓｉ  ＩＣ）のバイアス回路（Ｂｉａｓ  Ｇｅｎ）の基準電流生成回路（ＣＳ１）の出力端子（Ｔ１´）からの所定の基準ベース電流（ＩＣＳ１）が供給される化合物半導体集積回路（ＧａＡｓ  ＩＣ）の外部基準入力端子（Ｔ１）に基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）のベースが接続され、基準用ヘテロ接合バイポーラトランジスタ（Ｑｒｅｆ）のコレクタと外部基準出力端子（Ｔ２）とに流れる基準電流（ＩＱｒｅｆ）がシリコン半導体集積回路（Ｓｉ  ＩＣ）のバイアス回路（Ｂｉａｓ  Ｇｅｎ）の第１カレントミラー（ＣＭ１）の入力端子へ供給される（図２、図３、図４参照）。
【発明の効果】
【００２９】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００３０】
すなわち、本発明によれば、ＨＢＴのエミッタ接地電流増幅率の経時変化、温度依存性、バラツキ等に依存するＲＦパワーモジュールの電気的特性を補償することができる。
【発明を実施するための最良の形態】
【００３１】
≪ＲＦパワーモジュールの原理的な構成≫
図１は、本発明の原理的な実施形態によるＲＦパワーモジュールの構成を示す図である。
【００３２】
同図に示すように、このＲＦパワーモジュールＲＦ＿ＰＡ＿ＭＤは、化合物半導体集積回路ＧａＡｓ  ＩＣと、シリコン半導体集積回路Ｓｉ  ＩＣとを含む。化合物半導体集積回路ＧａＡｓ  ＩＣは、ＲＦパワーモジュールＲＦ＿ＰＡ＿ＭＤの送信入力信号ＲＦＰｉｎを受け、送信出力信号ＲＦＰｏｕｔを出力するパワー増幅トランジスタとしての出力用ヘテロ接合バイポーラトランジスタＱＴＯと、このトランジスタＱＴＯと同一製造プロセスにより形成された基準用ヘテロ接合バイポーラトランジスタＱｒｅｆとを、化合物半導体チップ上に含む。出力用ヘテロ接合バイポーラトランジスタＱＴＯはエミッタ接地で動作し、基準用ヘテロ接合バイポーラトランジスタＱｒｅｆもエミッタ接地で動作する。シリコン半導体集積回路Ｓｉ  ＩＣは、バイアス回路Ｂｉａｓ  Ｇｅｎを含む。バイアス回路Ｂｉａｓ  Ｇｅｎは、基準用ＨＢＴＱｒｅｆのエミッタ接地電流増幅率の値に依存する基準用ＨＢＴＱｒｅｆの基準電流ＩＱｒｅｆが入力電流として入力されることによってエミッタ接地電流増幅率の減少に応答して増加する出力バイアス電流Ｉｂｉａｓを生成する第１カレントミラーＣＭ１を含む。ＲＦパワーモジュールＲＦ＿ＰＡ＿ＭＤの内部で、基準用ＨＢＴＱｒｅｆのベースに接続された化合物半導体集積回路ＧａＡｓ  ＩＣの外部基準出力端子Ｔ２とシリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの第１カレントミラーＣＭ１の入力端子Ｔ２´とが電気的に接続され、シリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの第１カレントミラーＣＭ１の出力端子Ｔ３´と化合物半導体集積回路ＧａＡｓ  ＩＣの出力用ＨＢＴＱＴＯのベースＴ３とが電気的に接続される。
【００３３】
基準用ＨＢＴＱｒｅｆのベースは、外部基準出力端子Ｔ２、外部端子Ｔ２´を介して、シリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの第１カレントミラーＣＭ１の入力端子に接続されている。また、基準用ＨＢＴＱｒｅｆのコレクタは、外部基準入力端子Ｔ１、外部端子Ｔ１´を介してシリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの基準電流生成回路ＣＳ１の出力端子とモジュール内部で電気的に接続されている。基準電流生成回路ＣＳ１は、所定の電流値を持つ基準ベース電流ＩＣＳ１を生成する定電流源により構成されることができる。その結果、化合物半導体集積回路ＧａＡｓ  ＩＣの基準用ＨＢＴＱｒｅｆのエミッタ接地電流増幅率をｈＦＥとすると、この基準用ＨＢＴＱｒｅｆのベース基準電流ＩＱｒｅｆはＩＱｒｅｆ＝ＩＣＳ１／ｈＦＥとなる。流入電流である基準用ＨＢＴＱｒｅｆのベース基準電流ＩＱｒｅｆは、外部基準出力端子Ｔ２、外部端子Ｔ２´を介して、シリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの第１カレントミラーＣＭ１の入力端子の入力電流となる。従って、この入力電流である基準用ＨＢＴＱｒｅｆのベース基準電流ＩＱｒｅｆに比例した出力バイアス電流Ｉｂｉａｓが、第１カレントミラーＣＭ１の出力端子Ｔ３´からの流出電流として出力される。第１カレントミラーＣＭ１の出力端子Ｔ３´からの出力バイアス電流Ｉｂｉａｓは、化合物半導体集積回路ＧａＡｓ  ＩＣの出力端子Ｔ３を介して出力用ＨＢＴＱＴＯの入力電流としてベースへ供給される。
【００３４】
一方、化合物半導体集積回路ＧａＡｓ  ＩＣでは、化合物半導体チップ上で出力用ヘテロ接合バイポーラトランジスタＱＴＯと基準用ヘテロ接合バイポーラトランジスタＱｒｅｆとは同一製造プロセスにより形成されているので、両者のエミッタ接地電流増幅率ｈＦＥの経時変化、バラツキ等は略同等となる。また、両者は１つの化合物半導体チップ内部で略同等の温度となっているので、両者のエミッタ接地電流増幅率ｈＦＥの温度依存性も略同等となる。従って、出力用ＨＢＴＱＴＯのエミッタ接地電流増幅率ｈＦＥが経時変化、温度依存性、バラツキ等によって目標値よりも低下すると、基準用ＨＢＴＱｒｅｆのエミッタ接地電流増幅率ｈＦＥも略同等量低下する。基準用ＨＢＴＱｒｅｆのエミッタ接地電流増幅率ｈＦＥの低下により、基準用ＨＢＴＱｒｅｆのベース基準電流ＩＱｒｅｆ（ＩＱｒｅｆ＝ＩＣＳ１／ｈＦＥ）が増加する。従って、バイアス回路Ｂｉａｓ  Ｇｅｎ第１カレントミラーＣＭ１の出力端子Ｔ３から出力される出力バイアス電流Ｉｂｉａｓが同様に増加し、出力用ＨＢＴＱＴＯのベースＴ３のバイアス電圧が増加する。従って、出力用ＨＢＴＱＴＯのエミッタ接地電流増幅率ｈＦＥが低下しても、ベースバイアスが上昇しているので、出力用ＨＢＴＱＴＯのコレクタ電流は略一定に維持される。その結果、出力用ＨＢＴのエミッタ接地電流増幅率の経時変化、温度依存性、バラツキ等に依存するＲＦパワーモジュールの電気的特性を補償することが可能となる。
【００３５】
尚、シリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎでベースにバイアス電圧Ｖｂが印加されたバイポーラトランジスタＱ０、Ｑ１は、化合物半導体集積回路ＧａＡｓ  ＩＣの基準用ＨＢＴＱｒｅｆへの印加電圧を低減するために挿入されている。バイポーラトランジスタＱ１のコレクタ・エミッタ経路を介して、基準電流生成回路ＣＳ１からの基準ベース電流ＩＣＳ１が基準用ＨＢＴＱｒｅｆのコレクタに供給される。また、バイポーラトランジスタＱ０のコレクタ・エミッタ経路を介して基準用ＨＢＴＱｒｅｆの基準電流ＩＱｒｅｆが、第１カレントミラーＣＭ１の入力に供給される。
【００３６】
≪ＲＦパワーモジュールの具体的な構成≫
図２は、本発明のひとつの実施形態によるＲＦパワーモジュールの具体的な構成を示す図である。
【００３７】
同図に示すように、このＲＦパワーモジュールＲＦ＿ＰＡ＿ＭＤは、化合物半導体集積回路ＧａＡｓ  ＩＣと、シリコン半導体集積回路Ｓｉ  ＩＣとを含む。化合物半導体集積回路ＧａＡｓ  ＩＣは、ＲＦパワーモジュールＲＦ＿ＰＡ＿ＭＤの送信入力信号ＲＦＰｉｎを受け、送信出力信号ＲＦＰｏｕｔを出力するパワー増幅トランジスタとしての出力用ヘテロ接合バイポーラトランジスタＱＴＯと、このトランジスタＱＴＯと同一製造プロセスにより形成された基準用ヘテロ接合バイポーラトランジスタＱｒｅｆとを、化合物半導体チップ上に含む。出力用ＨＢＴＱＴＯはエミッタ接地で動作し、基準用ＨＢＴＱｒｅｆもエミッタ接地で動作する。シリコン半導体集積回路Ｓｉ  ＩＣは、バイアス回路Ｂｉａｓ  Ｇｅｎを含む。バイアス回路Ｂｉａｓ  Ｇｅｎは、基準用ＨＢＴＱｒｅｆのエミッタ接地電流増幅率の値に依存する基準用ＨＢＴＱｒｅｆの基準電流ＩＱｒｅｆが入力電流として入力されることによってエミッタ接地電流増幅率の減少に応答して増加する出力バイアス電流Ｉｂｉａｓを生成する第１カレントミラーＣＭ１を含む。ＲＦパワーモジュールＲＦ＿ＰＡ＿ＭＤの内部で、基準用ＨＢＴＱｒｅｆのコレクタに接続された化合物半導体集積回路ＧａＡｓ  ＩＣの外部基準出力端子Ｔ２とシリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの第２カレントミラーＣＭ２の入力端子Ｔ２´とが電気的に接続され、シリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの第１カレントミラーＣＭ１の出力端子Ｔ３´と出力用ＨＢＴＱＴＯのベースに接続された化合物半導体集積回路ＧａＡｓ  ＩＣの外部端子Ｔ３とが電気的に接続される。尚、化合物半導体集積回路ＧａＡｓ  ＩＣの外部端子Ｔ１５には、電力増幅されるべきＲＦ入力信号ＲＦＰｉｎがＲＦ  ＩＣのようなＲＦアナログ信号処理ユニットから供給され、入力整合回路Ｆｒｔ＿ｍａｔｃｈの入力に供給される。入力整合回路Ｆｒｔ＿ｍａｔｃｈの出力からのＲＦ入力信号は、結合容量ＣＴｆを介して初段アンプのＨＢＴＱＴｆのベースに供給される。初段のＨＢＴＱＴｆのベースには抵抗ＲｂＴｆを介してバイアス電圧Ｖｂｉａｓが供給される一方、初段ＨＢＴＱＴｆのコレクタは負荷であるインダクターＬＴｆを介して外部端子Ｔ９の電源電圧Ｖｃｃに接続され、段間整合回路Ｉｎｔ＿ｍａｔｃｈの入力にも接続されている。段間整合回路Ｉｎｔ＿ｍａｔｃｈからのＲＦ信号は、結合容量ＣＴｏを介して出力段アンプの初段ＱＴｏのベースに供給される。出力段ＨＢＴＱＴｏのベースは抵抗ＲｂＴｏを介して外部端子Ｔ３に接続される一方、出力段ＨＢＴＱＴｏのコレクタは負荷であるインダクターＬＴＯを介して外部端子Ｔ９の電源電圧Ｖｃｃに接続され、出力整合回路Ｏｕｔ＿ｍａｔｃｈの入力にも接続されている。出力段ＨＢＴＱＴｏのコレクタからのＲＦ増幅出力信号は、出力整合回路Ｏｕｔ＿ｍａｔｃｈと出力容量Ｃｏｕｔとを介して外部端子Ｔ１０から得られる。化合物半導体集積回路ＧａＡｓ  ＩＣの外部端子Ｔ１４は接地端子であって、ＲＦパワーモジュールＲＦ＿ＰＡ＿ＭＤの接地ラインに接続される。初段ＨＢＴＱＴｆや出力段ＨＢＴＱＴｏと同一製造プロセスでＧａＡｓ半絶縁性基板上に形成された基準用Ｈ��ＴＱｒｅｆのベースとコレクタとは外部基準入力端子Ｔ１、外部基準出力端子Ｔ２にそれぞれ接続され、基準用ＨＢＴＱｒｅｆのエミッタは外部端子Ｔ１４を介して接地される。出力容量Ｃｏｕｔを介して外部端子Ｔ１０から得られたＲＦ増幅出力信号は、アンテナスイッチＡｎｔＳｗを介して携帯電話端末装置の送信用アンテナＡＮＴに送信電力ＲＦＰｏｕｔとして供給される。外部端子Ｔ１０にはパワー検出カップラーＣｐｌが接続されることにより、パワー検出カップラーＣｐｌからパワー検出信号Ｐｄｅｔが生成される。このパワー検出信号Ｐｄｅｔは、シリコン半導体集積回路Ｓｉ  ＩＣの外部端子Ｔ１１´に供給される。尚、化合物半導体集積回路ＧａＡｓ  ＩＣのＧａＡｓ半絶縁性基板の表面には、負荷インダクターＬＴｆ、ＬＴＯがスパイラルインダクターにより形成され、整合回路Ｆｒｔ＿ｍａｔｃｈ、Ｉｎｔ＿ｍａｔｃｈ、Ｏｕｔ＿ｍａｔｃｈの容量やコイルも形成され、ベース抵抗ＲｂＴｆ、ＲｂＴＯや結合容量ＣＴｆ、ＣＴＯ、Ｃｏｕｔも形成されている。
【００３８】
シリコン半導体集積回路Ｓｉ  ＩＣは、ＲＦパワーモジュールＲＦ＿ＰＡ＿ＭＤの送信電力ＲＦＰｏｕｔに関係した出力パワー検出信号Ｖｄｅｔと送信パワーレベル指示信号Ｖｒａｍｐとを比較する比較器Ｅｒｒ＿ＡｍＰと、比較器Ｅｒｒ＿Ａｍｐからの出力電圧をバイアス電流Ｉａｐｃに変換する電圧・電流変換器Ｖ／ＩとからなるＡＰＣ制御回路ＡＰＣ＿Ｃｎｔを含む。ＡＰＣ制御回路ＡＰＣ＿Ｃｎｔからのバイアス電流Ｉａｐｃと基準用ヘテロ接合バイポーラトランジスタＱｒｅｆのコレクタに流れる基準電流ＩＱｒｅｆとが、バイアス回路Ｂｉａｓ  Ｇｅｎの第２カレントミラーＣＭ２の入力に入力される。すなわち、シリコン半導体集積回路Ｓｉ  ＩＣでは、外部端子Ｔ１１´に供給されたパワー検出信号Ｐｄｅｔのレベルをパワーレベル検出器Ｄｅｔが検出する。パワーレベル検出器Ｄｅｔの出力は検波増幅器Ｄｅｔ＿Ａｍｐで増幅され、検波増幅器Ｄｅｔ＿Ａｍｐの出力は比較器Ｅｒｒ＿Ａｍｐの反転入力端子（−）に供給される。比較器Ｅｒｒ＿Ａｍｐの非反転入力端子（＋）には、ＲＦ  ＩＣのようなＲＦアナログ信号処理ユニットを介してベースバンドＬＳＩ等のベースバンド信号処理ユニットから外部端子Ｔ１２´に供給される送信パワーレベル指示信号としてのランプ電圧Ｖｒａｍｐが供給され、比較器Ｅｒｒ＿Ａｍｐの出力よりＡＰＣ制御電圧Ｖａｐｃが生成される。比較器Ｅｒｒ＿Ａｍｐの出力のＡＰＣ制御電圧Ｖａｐｃは、電圧・電流変換器Ｖ／Ｉによりバイアス電流としてのＡＰＣ制御電流Ｉａｐｃに変換される。シリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの第２カレントミラーＣＭ２の入力にＡＰＣ制御電流Ｉａｐｃが供給される一方、この入力は外部基準出力端子Ｔ２´、外部端子Ｔ２を介して化合物半導体集積回路ＧａＡｓ  ＩＣ内部の基準用ＨＢＴＱｒｅｆのコレクタに接続されている。また、基準用ＨＢＴＱｒｅｆのベースは、外部基準入力端子Ｔ１、外部端子Ｔ１´を介してシリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの基準電流生成回路ＣＳ１の出力端子とモジュール内部で電気的に接続されている。基準電流生成回路ＣＳ１は、所定の電流値を持つ基準ベース電流ＩＣＳ１を生成する定電流源により構成されることができる。その結果、化合物半導体集積回路ＧａＡｓ  ＩＣの基準用ＨＢＴＱｒｅｆのエミッタ接地電流増幅率をｈＦＥとすると、この基準用ＨＢＴＱｒｅｆのコレクタ基準電流ＩＱｒｅｆは、ＩＱｒｅｆ＝ｈＦＥ・ＩＣＳ１となる。この基準用ＨＢＴＱｒｅｆのコレクタ基準電流ＩＱｒｅｆは、外部端子Ｔ２、Ｔ２´を介して、シリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの第２カレントミラーＣＭ２の入力電流となる。シリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ  Ｇｅｎの第２カレントミラーＣＭ２の入力トランジスタＱｂｉｎにはＡＰＣ制御電流Ｉａｐｃからコレクタ基準電流ＩＱｒｅｆを減算した値の電流が流れるので、第２カレントミラーＣＭ２の出力トランジスタＱｂｏｕｔには減算した値に比例した電流が流れる。第２カレントミラーＣＭ２の出力トランジスタＱｂｏｕｔの比例電流が第１カレントミラーＣＭ１の入力トランジスタＱｐｉｎを構成するＰチャンネルＭＯＳ���ＥＴに流れるので、第１カレントミラーＣＭ１の出力トランジスタＱｐｏｕｔを構成するＰチャンネルＭＯＳＦＥＴに流れる出力バイアス電流Ｉｂｉａｓも減算した値に比例するようになる。尚、第２カレントミラーＣＭ２の入力トランジスタＱｂｉｎと出力トランジスタＱｐｏｕｔとをＰチャンネルＭＯＳＦＥＴではなく、ラテラルＰＮＰ型バイポーラトランジスタで構成することも考えられる。しかし、ラテラルＰＮＰ型バイポーラトランジスタのエミッタ接地電流増幅率ｈＦＥは、バーチカル型バイポーラトランジスタのエミッタ接地電流増幅率ｈＦＥよりもはるかに低い値である。従って、第２カレントミラーＣＭ２の入力電流と出力電流の比（カレントミラー比）が、ラテラルＰＮＰ型バイポーラトランジスタの大きなベース電流によりオフセット誤差を持つことになる。その点で、第２カレントミラーＣＭ２の入力トランジスタＱｂｉｎと出力トランジスタＱｐｏｕｔとをＰチャンネルＭＯＳＦＥＴで構成することが有利となる。
【００３９】
一方、化合物半導体集積回路ＧａＡｓ  ＩＣでは、化合物半導体チップ上で出力用ヘテロ接合バイポーラトランジスタＱＴＯと基準用ヘテロ接合バイポーラトランジスタＱｒｅｆとは同一製造プロセスにより形成されているので、両者のエミッタ接地電流増幅率ｈＦＥの経時変化、バラツキ等は略同等となる。また、両者は１つの化合物半導体チップ内部で略同等の温度となっているので、両者のエミッタ接地電流増幅率ｈＦＥの温度依存性も略同等となる。従って、出力用ＨＢＴＱＴＯのエミッタ接地電流増幅率ｈＦＥが経時変化、温度依存性、バラツキ等によって目標値よりも低下すると、基準用ＨＢＴＱｒｅｆのエミッタ接地電流増幅率ｈＦＥも略同等量低下する。基準用ＨＢＴＱｒｅｆのエミッタ接地電流増幅率ｈＦＥの低下により、基準用ＨＢＴＱｒｅｆのコレクタ電流ＩＱｒｅｆが低下する。しかし、バイアス回路Ｂｉａｓ  Ｇｅｎの第１カレントミラーＣＭ１の出力トランジスタＱｐｏｕｔから出力される出力バイアス電流Ｉｂｉａｓが逆に増加する。従って、この出力バイアス電流Ｉｂｉａｓにより出力用ＨＢＴＱＴＯのベースＴ３のバイアス電圧が増加する。従って、出力用ＨＢＴＱＴＯのエミッタ接地電流増幅率ｈＦＥが低下しても、ベースのバイアス電圧が上昇するので、出力用ＨＢＴＱＴＯのコレクタ電流は略一定に維持される。その結果、出力用ＨＢＴのエミッタ接地電流増幅率の経時変化、温度依存性、バラツキ等に依存するＲＦパワーモジュールの電気的特性を補償することが可能となる。
【００４０】
図５は、図２に示したＲＦパワーモジュールＲＦ＿ＰＡ＿ＭＤの出力用ヘテロ接合バイポーラトランジスタＱＴＯのエミッタ接地電流増幅率ｈＦＥが目標値から−３０％変化し、また０％変化し、さらに＋３０％変化した際のＡＰＣ制御電圧Ｖａｐｃの変化に対する出力用ＨＢＴＱＴＯのコレクタでの出力電流Ｉｏｕｔの変化を示したものである。図５より、出力用ＨＢＴＱＴＯのエミッタ接地電流増幅率ｈＦＥが大幅に変化しても、出力用ＨＢＴＱＴＯのコレクタ出力電流Ｉｏｕｔの変化は極めて小さいことが理解される。このようにして、ＨＢＴのエミッタ接地電流増幅率の経時変化、温度依存性、バラツキ等に依存するＲＦパワーモジュールの電気的特性を補償することが可能となる。
【００４１】
尚、図２において、出力用ＨＢＴＱＴＯのベースに接続された抵抗ＲｂＴｏは電流集中防止のためのベースバラスト抵抗である。また、基準用ＨＢＴＱｒｅｆのベースの抵抗ＲｂＴＱｒｅｆは出力用ＨＢＴＱＴＯのベースバラスト抵抗ＲｂＴｏに対応して接続されたものである。
【００４２】
≪その他の実施形態によるＲＦパワーモジュール≫
図３は、本発明の他のひとつの実施形態によるＲＦパワーモジュールの構成を示す図である。
【００４３】
同図に示すように、ＧＳＭ(Global Systems for Mobile communications)の９００ＭＨｚの周波数帯域の送信信号ＲＦＰｉｎ１とＤＣＳ（Digital Communication System）の１８００ＭＨｚの周波数帯域の送信信号ＲＦＰｉｎ２とのふたつの周波数帯域の送信信号ＲＦＰｉｎ１、ＲＦＰｉｎ２を送信可能なように、このＲＦパワーモジュールが構成されている。ある時間帯ではＧＳＭ９００ＭＨｚ周波数帯域の送信信号ＲＦＰｉｎ１が化合物半導体集積回路ＧａＡｓ  ＩＣの外部端子Ｔ１５Ａに供給され、別の時間帯ではＤＣＳ１８００ＭＨｚ周波数帯域の送信信号ＲＦＰｉｎ２が化合物半導体集積回路ＧａＡｓ  ＩＣの外部端子Ｔ１５Ｂに供給される。外部端子Ｔ１５Ａに供給されたＧＳＭ９００ＭＨｚの周波数帯域の送信信号ＲＦＰｉｎ１は初段のＨＢＴＱＴｆ１、中間段のＨＢＴＱＴｉ１、最終出力段のＨＢＴＱＴＯ１で順次増幅されて、出力整合回路Ｏｕｔ＿ｍａｔｃｈ１と出力容量Ｃｏｕｔ１とを介して出力端子Ｔ１０ＡからＧＳＭ９００ＭＨｚの周波数帯域の送信出力信号ＲＦＰｏｕｔ１が生成される。外部端子Ｔ１５Ａに供給されたＤＣＳ１８００ＭＨｚの送信信号ＲＦＰｉｎ２は初段のＨＢＴＱＴｆ２、中間段のＨＢＴＱＴｉ２、最終出力段のＨＢＴＱＴＯ２で順次増幅されて、出力整合回路Ｏｕｔ＿ｍａｔｃｈ２と出力容量Ｃｏｕｔ２とを介して出力端子Ｔ１０ＢからＤＣＳ１８００ＭＨｚの周波数帯域の送信出力信号ＲＦＰｏｕｔ２が生成される。ＧＳＭ９００ＭＨｚの周波数帯域用の最終出力段のＨＢＴＱＴＯ１とＤＣＳ１８００ＭＨｚの周波数帯域用の最終出力段のＨＢＴＱＴＯ２との間には、基準用ヘテロ接合バイポーラトランジスタＱｒｅｆが配置されている。この基準用ＨＢＴＱｒｅｆのエミッタは接地され、ベースは外部基準入力端子Ｔ１、外部端子Ｔ１´を介してシリコン半導体集積回路Ｓｉ  ＩＣのバイアス回路Ｂｉａｓ＿Ｇｅｎの基準電流生成回路ＣＳ１の出力端子とモジュール内部で電気的に接続されている。ＨＢＴＱｒｅｆのコレクタは外部基準出力端子Ｔ２を介してシリコン半導体集積回路Ｓｉ  ＩＣの外部端子Ｔ２´とモジュール内部で電気的に接続されている。シリコン半導体集積回路Ｓｉ  ＩＣの外部端子Ｔ２´にはバイアス回路Ｂｉａｓ＿Ｇｅｎの入力の一部を構成する第３カレントミラーＣＭ３、第４カレントミラーＣＭ４が接続されることにより、第４カレントミラーＣＭ４の出力トランジスタＱ２のコレクタにはＨＢＴＱｒｅｆのコレクタ基準電流ＩＱｒｅｆに比例した電流が流れる。バイアス回路Ｂｉａｓ＿Ｇｅｎの入力の他の一部を構成する第２カレントミラーＣＭ２では電圧・電流変換器Ｖ／ＩからのＡＰＣ制御電流Ｉａｐｃ０と比例した比例ＡＰＣ制御電流Ｉａｐｃからコレクタ基準電流ＩＱｒｅｆに比例した電流を減算する。その結果、図２と同様に、図３においても、出力用ヘテロ接合バイポーラトランジスタＱＴＯ１、ＱＴＯ２のエミッタ接地電流増幅率ｈＦＥが低下しても、ベースバイアスが上昇するので、出力用ヘテロ接合バイポーラトランジスタＱＴＯ１、ＱＴＯ２のコレクタ電流は略一定に維持されることができる。尚、図２では外部端子Ｔ１０Ａ、１０Ｂにはパワー検出カップラーＣｐｌ、ＣＰ２がそれぞれ接続されることにより、２つのパワー検出カップラーＣｐｌ、ＣＰ���からパワー検出信号が生成される。パワー検出カップラーＣｐｌからパワー検出信号は出力端子Ｔ１０ＡからのＧＳＭ９００ＭＨｚの周波数帯域の送信出力信号ＲＦＰｏｕｔ１のレベルを示す一方、パワー検出カップラーＣｐ２からパワー検出信号は出力端子Ｔ１０ＢからのＤＣＳ１８００ＭＨｚの周波数帯域の送信出力信号ＲＦＰｏｕｔ２のレベルを示している。２つのパワー検出信号は、シリコン半導体集積回路Ｓｉ  ＩＣの外部端子Ｔ１１Ａ、１１Ｂにそれぞれ供給される。検出スイッチＤｅｔＳｗによって２つのパワー検出信号の一方が選択され、選択されたパワー検出信号はパワーレベル検出器Ｄｅｔの入力に印加される。パワーレベル検出器Ｄｅｔの出力は検波増幅器Ｄｅｔ＿Ａｍｐで増幅されて、検波増幅器Ｄｅｔ＿Ａｍｐの出力は比較器Ｅｒｒ＿Ａｍｐの反転入力端子（−）に供給される。比較器Ｅｒｒ＿Ａｍｐの非反転入力端子（＋）には、ＲＦ  ＩＣのようなＲＦアナログ信号処理ユニットを介してベースバンドＬＳＩ等のベースバンド信号処理ユニットから供給される送信パワーレベル指示信号としてのランプ電圧Ｖｒａｍｐが供給され、比較器Ｅｒｒ＿Ａｍｐの出力よりＡＰＣ制御電圧Ｖａｐｃが生成される。比較器Ｅｒｒ＿Ａｍｐの出力のＡＰＣ制御電圧Ｖａｐｃは、電圧・電流変換器Ｖ／ＩによりＡＰＣ制御電流Ｉａｐｃ０に変換される。尚、電圧・電流変換器Ｖ／Ｉは、分圧抵抗Ｒ３、Ｒ４、ＰチャンネルＭＯＳＦＥＴＱｐ３、Ｑｐ４、差動ＮチャンネルＭＯＳＦＥＴＱｎ１、Ｑｎ２、能動負荷のＰチャンネルＭＯＳＦＥＴＱｐ５、Ｑｐ６、電流出力用のＰチャンネルＭＯＳＦＥＴＱｐ７、Ｑｐ８、電流・電圧変換用の抵抗Ｒ５、定電流源ＣＳ２、ＣＳ３、ＣＳ４により構成されている。その結果、分圧抵抗Ｒ３、Ｒ４による分圧されたＡＰＣ電圧が、電流出力用のＰチャンネルＭＯＳＦＥＴＱｐ７を介して電流・電圧変換用抵抗Ｒ５に印加される。分圧ＡＰＣ電圧と電流・電圧変換用抵抗Ｒ５との比により、電流出力用のＰチャンネルＭＯＳＦＥＴＱｐ７に流れる電流が決定される。ＰチャンネルＭＯＳＦＥＴＱｐ７のソース・ゲート間はＰチャンネルＭＯＳＦＥＴＱｐ８のソース・ゲート間と並列に接続されている。従って、Ｑｐ７、Ｑｐ８の素子サイズが同一であれば、Ｑｐ７の電流値と同一の電流値のＡＰＣ制御電流Ｉａｐｃ０が電流出力用のＰチャンネルＭＯＳＦＥＴＱｐ８からバイアス回路Ｂｉａｓ＿Ｇｅｎの第２カレントミラーＣＭ２の入力に供給される。従って、バイアス回路Ｂｉａｓ＿Ｇｅｎの第２カレントミラーＣＭ２では、電圧・電流変換器Ｖ／ＩからのＡＰＣ制御電流Ｉａｐｃ０と比例した比例ＡＰＣ制御電流Ｉａｐｃからコレクタ基準電流ＩＱｒｅｆに比例した電流を減算する。
【００４４】
図４は、本発明の更に他のひとつの実施形態によるＲＦパワーモジュールの構成を示す図である。
【００４５】
同図は、図３の実施形態のＧＳＭ９００ＭＨｚの周波数帯域の送信信号ＲＦＰｉｎ１のための初段のトランジスタＱＴｆ１、中間段のトランジスタＱＴｉ１と、ＤＣＳ１８００ＭＨｚの送信信号ＲＦＰｉｎ２のための初段のトランジスタＱＴｆ２、中間段のトランジスタＱＴｉ２をヘテロ接合バイポーラトランジスタからシリコン半導体基板上に形成した高周波シリコンパワーＭＯＳＦＥＴに置換してものである。これらのトランジスタＱＴｆ１、ＱＴｉ１、ＱＴｆ２、ＱＴｉ２の高周波シリコンパワーＭＯＳＦＥＴへの置換に伴って、これらのトランジスタＱＴｆ１、ＱＴｉ１、ＱＴｆ２、ＱＴｉ２は第２のシリコン半導体集積回路Ｓｉ  ＩＣ２のチップ上に搭載されている。しかし、第２のシリコン半導体集積回路Ｓｉ  ＩＣ２のチップは、図３の下部のシリコン半導体集積回路Ｓｉ  ＩＣのチップと同一のワンチップとすることが、最も好適な実施形態である。尚、入力整合回路Ｆｒｔ＿ｍａｔｃｈ１、Ｆｒｔ＿ｍａｔｃｈ２と段間整合回路Ｉｎｔ＿ｍａｔｃｈ１１、Ｉｎｔ＿ｍａｔｃｈ１２、Ｉｎｔ＿ｍａｔｃｈ２１、Ｉｎｔ＿ｍａｔｃｈ２２は、図３の実施形態では化合物半導体集積回路ＧａＡｓ  ＩＣのチップ上に形成されているが、図４の実施形態ではシリコン半導体集積回路Ｓｉ  ＩＣ２のチップ上に形成されている。
【００４６】
尚、図４において、第２のシリコン半導体集積回路Ｓｉ  ＩＣ２のチップで外部端子Ｔ４、Ｔ５、Ｔ７、Ｔ８に接続されたダイオード接続のＭＯＳトランジスタは、これらの外部端子Ｔ４、Ｔ５、Ｔ７、Ｔ８に対応する第２のシリコン半導体集積回路Ｓｉ  ＩＣ２の外部端子Ｔ４´、Ｔ５´、Ｔ７´、Ｔ８´から供給されたバイアス回路Ｂｉａｓ  Ｇｅｎの第１カレントミラーＣＭ１からの出力バイアス電流をバイアス電圧に変換するものである。これらのバイアス電圧は、高周波シリコンパワーＭＯＳＦＥＴＱＴｆ１、ＱＴｉ１、ＱＴｆ２、ＱＴｉ２のゲートバイアスとなる。
【００４７】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００４８】
例えば、図２、図３、図４のパワー検出カップラーＣｐｌ、Ｃｐｌ１、Ｃｐｌ２の代わりのパワー検出器としては、出力用ＨＢＴと並列に接続した小さいサイズのパワー検出用ＨＢＴを使用してもよい。このパワー検出用ＨＢＴに流れる電流から送信電力レベルを検出するカレントセンス方式にも、本発明は適用可能である。
【００４９】
また、図４に示した第２のシリコン半導体集積回路（Ｓｉ  ＩＣ２）のチップで外部端子Ｔ４、Ｔ５、Ｔ７、Ｔ８に接続されたダイオード接続のＭＯＳトランジスタと類似のダイオード接続のバイアス用ＨＢＴを図３の化合物半導体集積回路（ＧａＡｓ  ＩＣ）の外部端子Ｔ４、Ｔ５、Ｔ７、Ｔ８に接続する。これらのダイオード接続のバイアス用ＨＢＴのバイアス電圧は、高周波ＨＢＴｆ１、ＱＴｉ１、ＱＴｆ２、ＱＴｉ２のベースバイアスとなる。
【００５０】
また、ヘテロ接合バイポーラトランジスタとしては、ＧａＡｓ／ＡｌＧａＡｓの化合物半導体以外にも、Ｉｎ（インジューム）等の３族の元素とＰ（リン）等の５族の元素とを合金化した化合物半導体も使用することができる。さらに、ヘテロ接合バイポーラトランジスタの電流集中防止のために、ベースバラスト抵抗以外にも、エミッタバラスト抵抗を使用することができる。
【図面の簡単な説明】
【００５１】
【図１】図１は、本発明の原理的な実施形態によるＲＦパワーモジュールの構成を示す図である。
【図２】図２は、本発明のひとつの実施形態によるＲＦパワーモジュールの具体的な構成を示す図である。
【図３】図３は、本発明の他のひとつの実施形態によるＲＦパワーモジュールの構成を示す図である。
【図４】図４は、本発明の更に他のひとつの実施形態によるＲＦパワーモジュールの構成を示す図である。
【図５】図５は、図２に示したＲＦパワーモジュールの出力用ヘテロ接合バイポーラトランジスタのエミッタ接地電流増幅率が目標値から−３０％変化し、また０％変化し、さらに＋３０％変化した際のＡＰＣ制御電圧Ｖａｐｃの変化に対する出力用ＨＢＴＱＴＯのコレクタでの出力電流Ｉｏｕｔの変化を示したものである。
【図６】図６は、ヘテロ接合バイポーラトランジスタの電気的特性で重要なデバイスパラメータの１つであるエミッタ接地電流増幅率の経時変化を示す図である。
【符号の説明】
【００５２】
ＲＦ＿ＰＡ＿ＭＤ  ＲＦパワーモジュール
ＧａＡｓ  ＩＣ  化合物半導体集積回路
Ｓｉ  ＩＣ  シリコン半導体集積回路
ＱＴＯ  出力用ヘテロ接合バイポーラトランジスタ
Ｑｒｅｆ  基準用ヘテロ接合バイポーラトランジスタＱｒｅｆ
Ｂｉａｓ  Ｇｅｎ  バイアス回路
ＣＭ１  第１カレントミラーＣＭ１
ＩＱｒｅｆ  基準電流
Ｉｂｉａｓ  出力電流
【図１】
2007221490.tif 000003
【図２】
2007221490.tif 000004
【図３】
2007221490.tif 000005
【図４】
2007221490.tif 000006
【図５】
2007221490.tif 000007
【図６】
2007221490.tif 000008