(57)【要約】【課題】  変換ルールが複数適用されるようなプラントデータの変換を効率的に行うこと。【解決手段】  コントローラ７０、監視装置９０、および、ゲートウェイ装置３０を接続する制御系ネットワーク２０と、情報系サーバ８０、および、ゲートウェイ装置３０を接続する情報系ネットワーク１０を用い、変換ルールに基づいてプラントデータを変換する計算機システムであって、ゲートウェイ装置３０が、変換周期および変換処理の識別情報を含む複数の変換ルールをプラントデータと対応付けてルールテーブル３４に格納し、所定の変換ルールについて、変換処理の識別情報から特定される変換処理を実行することにより所定の変換ルールに対応するプラントデータを変換することを特徴とする。【選択図】      図１
2007004288.tif 000002
【特許請求の範囲】
【請求項１】
プラントデータを所定の変換ルールに基づく出力データに変換するプラントデータ変換方法であって、
第１ネットワークと第２ネットワークとを接続するゲートウェイ装置は、転写メモリ、ルールテーブル、演算処理装置、および、ネットワークインタフェースを有し、
前記演算処理装置が、前記ゲートウェイ装置の前記転写メモリに格納された前記プラントデータを前記第１ネットワークの各装置が有する転写メモリとの間で一致化し、
前記ルールテーブルに、変換周期および変換処理の識別情報を含む複数の前記変換ルールが前記プラントデータと対応付けて格納され、
前記演算処理装置が、所定の前記変換ルールについて、前記変換処理の識別情報から特定される変換処理を実行することにより所定の前記変換ルールに対応する前記プラントデータを出力データに変換し、
前記演算処理装置が、前記出力データを前記第２ネットワークへの前記ネットワークインタフェースに出力すること
を特徴とするプラントデータ変換方法。
【請求項２】
前記演算処理装置が、１つの前記プラントデータが格納される前記ゲートウェイ装置の前記転写メモリのアドレスと、１つの前記変換ルールが格納されるメモリのアドレスとを、対応付けて前記ルールテーブルに格納すること
を特徴とする請求項１に記載のプラントデータ変換方法。
【請求項３】
前記演算処理装置が、複数の前記プラントデータが格納される前記ゲートウェイ装置の前記転写メモリのアドレスと、１つの前記変換ルールが格納されるメモリのアドレスとを、対応付けて前記ルールテーブルに格納すること
を特徴とする請求項１に記載のプラントデータ変換方法。
【請求項４】
前記演算処理装置が、前記第１ネットワークの各装置が有する前記転写メモリにおいて前記プラントデータと対応付けられて格納されるルール識別子と、前記変換ルールとを、対応付けて前記前記第２ネットワークの前記転写メモリに格納すること
を特徴とする請求項１に記載のプラントデータ変換方法。
【請求項５】
前記演算処理装置が、前記第１ネットワークの各装置が有する前記転写メモリにおいて格納される前記プラントデータと、前記変換ルールとを、対応付けて前記第２ネットワークの前記転写メモリに格納すること
を特徴とする請求項１に記載のプラントデータ変換方法。
【請求項６】
コントローラ、監視装置、および、ゲートウェイ装置を接続する制御系ネットワークと、情報系サーバ、および、前記ゲートウェイ装置を接続する情報系ネットワークとを用いる計算機システムによる、プラントデータを所定の変換ルールに基づく出力データに変換するプラントデータ変換方法であって、
前記ゲートウェイ装置は、転写メモリ、ルールテーブル、演算処理装置、および、ネットワークインタフェースを有し、
前記演算処理装置が、前記ゲートウェイ装置の前記転写メモリに格納された前記プラントデータを第１ネットワークの各装置が有する転写メモリとの間で一致化し、
前記ルールテーブルに、変換周期および変換処理の識別情報を含む複数の前記変換ルールが前記プラントデータと対応付けて格納され、
前記演算処理装置が、所定の前記変換ルールについて、前記変換処理の識別情報から特定される変換処理を実行することにより所定の前記変換ルールに対応する前記プラントデータを出力データに変換し、
前記演算処理装置が、前記出力データを前記情報系ネットワークへの前記ネットワークインタフェースに出力すること
を特徴とするプラントデータ変換方法。
【請求項７】
プラントデータを所定の変換ルールに基づく出力データに変換するゲートウェイ装置であって、
第１ネットワークと第２ネットワークとを接続する前記ゲートウェイ装置は、転写メモリ、ルールテーブル、演算処理装置、および、ネットワークインタフェースを有し、
前記演算処理装置が、前記ゲートウェイ装置の前記転写メモリに格納された前記プラントデータを前記第１ネットワークの各装置が有する転写メモリとの間で一致化し、
前記ルールテーブルに、変換周期および変換処理の識別情報を含む複数の前記変換ルールが前記プラントデータと対応付けて格納され、
前記演算処理装置が、所定の前記変換ルールについて、前記変換処理の識別情報から特定される変換処理を実行することにより所定の前記変換ルールに対応する前記プラントデータを出力データに変換し、
前記演算処理装置が、前記出力データを前記第２ネットワークへの前記ネットワークインタフェースに出力すること
を特徴とするゲートウェイ装置。
【請求項８】
コントローラ、監視装置、および、ゲートウェイ装置を接続する制御系ネットワークと、情報系サーバ、および、前記ゲートウェイ装置を接続する情報系ネットワークとを用い、プラントデータを所定の変換ルールに基づく出力データに変換する計算機システムであって、
前記ゲートウェイ装置は、転写メモリ、ルールテーブル、演算処理装置、および、ネットワークインタフェースを有し、
前記演算処理装置が、前記ゲートウェイ装置の前記転写メモリに格納された前記プラントデータを第１ネットワークの各装置が有する転写メモリとの間で一致化し、
前記ルールテーブルに、変換周期および変換処理の識別情報を含む複数の前記変換ルールが前記プラントデータと対応付けて格納され、
前記演算処理装置が、所定の前記変換ルールについて、前記変換処理の識別情報から特定される変換処理を実行することにより所定の前記変換ルールに対応する前記プラントデータを出力データに変換し、
前記演算処理装置が、前記出力データを前記情報系ネットワークへの前記ネットワークインタフェースに出力すること
を特徴とする計算機システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラントデータ変換方法、ゲートウェイ装置、および、計算機システムに関する。
【背景技術】
【０００２】
入力されたデータに対して所定の変換ルールを適用することにより、出力データを作成するデータの変換処理が、計算機の一般的な処理として普及している。例えば、フローチャートの形式で記述された入力データに対して、指定された変更ルールに基づいてデータ変換処理を行う技術が開示されている（特許文献１）。この変更ルールに基づくデータ変換処理は、変換ルールを置き換えるだけでソフトウェアの仕様データの変換処理を汎用的に実行することを目的としている。
【特許文献１】特開平５−１１３９０５号公報（［０００６］）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１などに示される従来の変更ルールに基づくデータ変換処理は、入力データとしてプラントデータを扱うことができなかった。プラントデータとは値が時系列に連続するデータであり、例えば、ビットデータ、アナログデータ、および、カウントデータが挙げられる。これらのプラントデータは、例えば機械のきめ細かな制御や、常時稼働しているセンサ計測結果の表記などに使用される。
【０００４】
従来、階層化されたネットワークの上位ネットワークに接続された装置は、上位ネットワークと下位ネットワークの間に位置するゲートウェイ装置を介して、下位ネットワーク上で生成されるプラントデータを取得していた。ゲートウェイ装置では、使用者によって用意された、それぞれの情報制御システムに合わせた変換のための独自プログラムが稼働している。これにより、下位ネットワークの転写メモリ上のプラントデータは、独自プログラムのデータ変換処理によって変換された後、上位ネットワークの転写メモリに転送されていた。
【０００５】
前記独自の変換プログラムは、変更ルールごとに変換処理を作り直さなければならず、また、過去に作成した変換ルールの異なる変換プログラムを今回の変換ルールに転用可能な場合も、今回の変換プログラムの見直しなどに多くの労力をかけていた。つまり、複数の変更ルールが適用されるときには、変換プログラムの作成が非効率的であった。
【０００６】
そこで、本発明は、前記した問題を解決し、変換ルールが複数適用されるようなプラントデータの変換を効率的に行うことを主な目的とする。
【課題を解決するための手段】
【０００７】
前記目的を達成するために、本発明は、プラントデータを所定の変換ルールに基づく出力データに変換するプラントデータ変換方法であって、
第１ネットワークと第２ネットワークとを接続するゲートウェイ装置が、転写メモリ、ルールテーブル、演算処理装置、および、ネットワークインタフェースを有し、
前記演算処理装置が、前記ゲートウェイ装置の前記転写メモリに格納された前記プラントデータを前記第１ネットワークの各装置が有する転写メモリとの間で一致化し、
前記ルールテーブルに、変換周期および変換処理の識別情報を含む複数の前記変換ルールが前記プラントデータと対応付けて格納され、
前記演算処理装置が、所定の前記変換ルールについて、前記変換処理の識別情報から特定される変換処理を実行することにより所定の前記変換ルールに対応する前記プラントデータを出力データに変換し、
前記演算処理装置が、前記出力データを前記第２ネットワークへの前記ネットワークインタフェースに出力することを特徴とする。その他の手段は後記する。
【発明の効果】
【０００８】
本発明によれば、これまで個々の情報制御システムに合わせてユーザが個別にプログラムとして作成していた下位ネットワーク（第１ネットワーク）から上位ネットワーク（第２ネットワーク）へのデータ転送におけるプラントデータの変換処理を、ルールテーブルという統一した形式の簡便な規則に置き換えることができるので、データ転送手順のためのプログラム作成に要する手間を省くことができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面を用いて説明する。図１は本発明のデータ転送方式を実装した情報制御システム（計算機システム）の構成例である。本構成例では、制御系ネットワーク２０（第１ネットワーク）には、監視装置９０、コントローラ７０、ゲートウェイ装置３０が接続されている。
【００１０】
ゲートウェイ装置３０は、演算処理を行う際に用いられる記憶手段としてのメモリと、前記演算処理を行う演算処理装置とを少なくとも備えるコンピュータとして構成される。なお、メモリは、ＲＡＭ（Random Access Memory）などにより構成される。演算処理は、ＣＰＵ（Central Processing Unit）によって構成される演算処理装置が、メモリ上のプログラムを実行することで、実現される。さらに、ゲートウェイ装置３０は、ネットワークに接続するためのネットワークインタフェースを有している。
【００１１】
監視装置９０のメモリ上には転写メモリＡ９１が、コントローラ７０のメモリ上には転写メモリＡ７１が、ゲートウェイ装置３０のメモリ上には転写メモリＡ３１が割り当てられ、転写メモリＡ９１、転写メモリＡ７１、転写メモリＡ３１の内容は制御系ネットワーク上で互いに周期的に通信しデータの一致化をおこなっている。
【００１２】
また、情報系ネットワーク１０（第２ネットワーク）には、情報系サーバ８０、ゲートウェイ装置３０が接続され、情報系サーバ８０のメモリ上には転写メモリＢ８１が、ゲートウェイ装置３０のメモリ上には転写メモリＢ３２が割り当てられ、転写メモリＢ８１と転写メモリＢ３２の内容は情報系ネットワーク上で互いに周期的に通信しデータの一致化をおこなっている。
【００１３】
ゲートウェイ装置３０上には、転写メモリＡ３１から転写メモリＢ３２へのデータ変換ルールが記載されたルールテーブル３４と、これに従いデータを変換するデータ変換プログラム３３、および、データ変換プログラム３３が一時的に演算結果を記憶する過去データ記憶メモリ３９がある。データ変換プログラム３３の詳細については、後記する。
【００１４】
ここで、本実施形態における転写メモリについて、説明する。制御系ネットワーク２０が接続する転写メモリＡの集合（転写メモリＡ３１、転写メモリＡ７１、転写メモリＡ９１）においては、データの同期処理（同一化処理）が周期的に行われることにより、格納するデータの内容は同じになる。例えば、転写メモリＡ３１のデータが更新されたときには、その更新内容が転写メモリＡ３１から、転写メモリＡ７１および転写メモリＡ９１にデータ転送されて、更新元と同じアドレスにデータがコピーされる。
【００１５】
また、転写メモリの内部は、複数の区画に分割されており、各区画は、担当する装置によってデータが更新される。例えば、監視装置９０は、転写メモリＡ９１のうち、監視装置９０に割り当てられた区画のデータを更新する。このようにデータの更新権限を複数の装置に分散させることにより、データ書き込みの衝突を抑制することができる。
【００１６】
このように、転写メモリの同期処理は、特定の装置間におけるネットワークをまたがった通信処理である。この通信処理には、例えば、大量データ伝送方法（特開平５−２０７０２３号公報）などの高信頼かつ高効率な通信手段を使用することが望ましい。
【００１７】
図２は転写メモリＡ３１と転写メモリＢ３２、および、変換ルール３４との関係を表したものである。転写メモリＡ３１と転写メモリＢ３２のメモリ構成は同一である。転写メモリＡ３１には、３種類のデータ種別（ビットデータ３１ｂ、アナログデータ３１ａ、カウンタデータ３１ｃ）が、種別ごと、あるいは、混在して割り付けられている。転写メモリＢ３２にも同様に、３種類のデータ種別（ビットデータ３２ｂ、アナログデータ３２ａ、カウンタデータ３２ｃ）が、種別ごと、あるいは、混在して割り付けられている。ルールテーブル３４には、変換ルールがデータと１対１に対応して記述される。当該情報制御システムにあわせ、ユーザは自由にルールテーブル３４を書き換えることができる。
【００１８】
それぞれのルールは、転写メモリＡ３１の内容を転写メモリＢ３２に変換する変換周期３５とデータ種別ごとの変換ルール３６からなる。変換周期３５は変換された転写メモリＡ３１のデータを、転写メモリＡ３１のデータの更新周期に対して何倍の周期で転写メモリＢ３２に書き込むかを表す。データ種別ごとの変換ルール３６を以下に説明する。
【００１９】
なお、図２において右向きの矢印によって示される、転写メモリＡ３１のデータと、ルールテーブル３４に格納される変換ルールとを対応づける手段は、データを格納するアドレスである。例えば、転写メモリＡ３１の最上段（アドレス＝０）に格納されているビットデータ３１ｂは、ルールテーブル３４の最上段（アドレス＝０）に格納されているビット変換ルール３４ｂと、アドレスが一致することにより、対応付けられる。
【００２０】
図３はビットデータの変換ルールの例である。ビットデータ３１ｂは、ビット変換ルール３４ｂによって、ビットデータ３２ｂに変換される。ここでは変換周期３５をデータ更新周期の１０倍としており、転写メモリＡ上のビットデータ４２の１０回分のデータを元に、オンである回数が５回以上ならば（期間Ａ参照）転写メモリＢ上のビットデータ４１もオンに、４回以下ならば（期間Ｂ参照）オフにする。ここで、オンオフの回数に関する閾値（指定回数）はユーザが自由に設定することができる。ルールテーブル３４のビット変換ルール３４ｂには、変換周期３５として１０を、変換ルール３６としてビット変換ルールの種別を１、閾値を５に設定する。
【００２１】
図４は図３とは異なるビットデータの変換ルールの例である。ここでも変換周期３５をデータ更新周期の１０倍としており、転写メモリＡ上のビットデータ４４の１０回分のデータについて、変換周期３５の期間中に１回でもオンであるなら（期間Ｃ参照）転写メモリＢ上のビットデータ４３もオンに、変換周期３５の期間中１回もオンでなければ（期間Ｄ参照）オフにする。
【００２２】
ここで、１回でもオンであれば転写メモリＢ上のビットデータをオンにするのか、１回でもオフであれば転写メモリＢ上のビットデータをオフにするのかは、ユーザが自由に設定することができる。ルールテーブル３４のビット変換ルールには、変換周期３５として１０を、変換ルール３６としてビット変換ルールの種別２と、オンオフ種別として１回でもオンであれば転写メモリＢ上のビットデータをオンにする場合はオンを、１回でもオフであれば転写メモリＢ上のビットデータをオフにする場合はオフを設定する。
【００２３】
図５はアナログデータの変換ルールの例である。アナログデータ３１ａは、アナログ変換ルール３４ａによって、アナログデータ３２ａに変換される。変換周期３５をデータ更新周期の１０倍としており、転写メモリＡ上のアナログデータ４６の１０回分のデータの平均値を、転写メモリＢ上のアナログデータ４５の値とする。
【００２４】
図６はカウンタデータの変換ルールの例である。カウンタデータ３１ｃは、カウンタ変換ルール３４ｃによって、カウンタデータ３２ｃに変換される。変換周期３５を１０倍としており、転写メモリＡ３１上のカウンタデータ４８の１０回分のデータの合計を、転写メモリＢ上のカウンタデータ４７の値とする。
【００２５】
図７は上位系ネットワークとして情報系ネットワーク１０の代わりに広域ネットワーク１１と接続した場合の実施形態である。一般的に広域ネットワーク１１は通信帯域が狭いため、本発明を実装したゲートウェイ装置３０により制御系ネットワーク２０の転写メモリＡ３１のデータは変換周期３５を遅くして転写メモリＢ３２に転送される。
【００２６】
ここで、転写メモリＡ３１，７１，９１と転写メモリＢ３２，９４はデータの更新周期は異なるがメモリ構成は同じため、監視装置９０を内部の処理を変えずに広域ネットワーク１１に接続しても監視することが可能である。
【００２７】
なお、図１または図７の実施形態について、１対１でデータの変換方法を定義したルールテーブル３４に替えて、転写メモリ内のデータを同じ変換周期３５および同じ変換方法で変換できるデータ単位でまとめてブロック単位でルールを定義してもよい。
【００２８】
図８は本実施形態の構成例である。メモリブロックルールテーブル３８にはブロック単位でルールを定義する。データ変換プログラム３７はメモリブロックルールテーブル３８を参照して転写メモリＡ３１から転写メモリＢ３２にデータを変換する。
【００２９】
図９は図８の実施形態における転写メモリとメモリブロックルールテーブル３８の相関図である。転写メモリＡ３１内のデータは、そのデータが属するメモリブロックの変換ルール３６がメモリブロックルールテーブル３８から読み出され、それに従い変換され、転写メモリＢ３２に格納される。
【００３０】
なお、図９において右向きの矢印によって示される、転写メモリＡ３１のデータと、メモリブロックルールテーブル３８に格納される変換ルール３６とを対応づける手段は、データを格納するアドレスである。例えば、最上段（アドレス＝０）から順に格納されている複数のビットデータ３１ｂは、最上段（アドレス＝０）に格納されている１つのビット変換ルールと、アドレスが一致することにより、対応付けられる。
【００３１】
なお、図８の実施形態について、メモリブロックルールテーブル３８とデータ変換プログラム３７に替えて、下位ネットワークの転写メモリデータと共にデータの型式を転送し、この型式を参照しデータ変換プログラム３７がデータを変換してもよい。
【００３２】
図１０は本実施形態の構成例である。データ型式テーブル５２は転写メモリＡ３１と共に転送され転写メモリＡ３１の各データの型式を保持する。データ型式ルールテーブル５１にはデータ型式テーブル５２に保持されるデータ型式にあわせ変換周期３５（図３参照）および変換方法が定義される。データ変換プログラム５０は、データ型式テーブル５２およびデータ型式ルールテーブル５１を参照し、転写メモリＡ３１から転写メモリＢ３２へデータを変換する。なお、データ型式ルールテーブル５１は、転写メモリＢ３２内に格納してもよい。
【００３３】
図１１は図１０の実施形態における転写メモリとデータ型式テーブル５２およびデータ型式ルールテーブル５１の相関図である。転写メモリＡ３１の各データに対しデータ型式テーブル５２がそのデータ型式を保持する。データ変換プログラム５０はデータ型式テーブル５２のデータ型式を参照し、その型式に合った変換周期３５および変換ルールをデータ型式ルールテーブル５１から参照してデータを変換、転写メモリＢ３２にデータを書き込む。
【００３４】
なお、図１１において、転写メモリＡ３１のデータと、データ形式ルールテーブル５１に格納される変換ルールとを対応づける手段は、データ形式テーブル５２に格納されるルール識別情報である。例えば、ルール識別情報「ビット１」に対応する最上段のビットデータは、ルール識別情報「ビット１」に格納されているビット１変換ルールと、ルール識別情報が一致することにより、対応付けられる。つまり、転写メモリＡ３１のデータを作成する装置は、作成したデータとそのルール識別情報とを組にして、転写メモリＡ３１内に書き込む。
【００３５】
なお、図１０の実施形態について、データ型式ルールテーブル５１とデータ変換プログラム５０に替えて、下位ネットワークの転写メモリデータと共にデータ変換方法を転送し、これを参照してデータ変換プログラム５０がデータを変換してもよい。
【００３６】
図１２は本実施形態の構成例である。データ変換方法テーブル５３は転写メモリＡ３１と共に転送され転写メモリＡ３１の各データの変換方法を保持する。データ変換プログラム５４はデータ変換方法テーブル５３を参照し、転写メモリＡ３１から転写メモリＢ３２へデータを変換して転写する。なお、データ変換方法テーブル５３は、転写メモリＢ３２内に格納してもよい。
【００３７】
図１３は図１２の実施形態における転写メモリとデータ変換方法テーブル５３の相関図である。転写メモリＡ３１の各データに対しデータ変換方法テーブル５３がそのデータ変換周期３５を含めた変換ルールを保持する。データ変換プログラム５４はデータ変換方法テーブル５３を参照し、各データに対応した変換周期３５および変換ルールにより転写メモリＡ３１から転写メモリＢ３２に変換したデータを書き込む。
【００３８】
なお、図１３において、転写メモリＡ３１のデータと、データ変換方法テーブル５３に格納される変換ルールとは、それら両方のデータが同一の転写メモリＡ３１内に、例えばデータの格納アドレスが連続しているように、あらかじめ対応付けて格納されている。つまり、転写メモリＡ３１のデータを作成する装置は、作成したデータとその変換ルールとを組にして、転写メモリＡ３１内に書き込む。
【００３９】
図１４から図１７は、データ変換プログラム３３を読み取った演算処理装置が主体となる動作を示す一続きのフローチャートであり、図面をまたがる説明には、端子を用いている。
【００４０】
図１４のフローチャートについて、説明する。このフローチャートは、図３または図４に示したビットデータの変換処理（前半）を示すものである。なお、一例として、オンを示す値は１とし、オフを示す値は０としている。
【００４１】
まず、演算処理装置は、転写メモリＡ３１からビットデータ３１ｂを１つ読み込み（Ｓ１４０１）、Ｓ１４０１にて読み出したビットデータに対応するビット変換ルール３４ｂをルールテーブル３４から読み込み（Ｓ１４０２）、Ｓ１４０１にて読み出したビットデータに対応する過去データ（一時的演算結果）を過去データ記憶メモリ３９から読み込む（Ｓ１４０３）。
【００４２】
ここで、演算処理装置は、ビット変換ルール３４ｂが１の場合はＳ１４０５へ、２の場合はＳ１４１２へ分岐する（Ｓ１４０４）。
【００４３】
そして、演算処理装置は、Ｓ１４０１で読み出したビットデータ３１ｂにＳ１４０３で読み出した過去データ（一時的演算結果）を加算し（Ｓ１４０５）、変換周期３５の回数分、過去データ（一時的演算結果）にビットデータを加算した場合はＳ１４０７へ、それ未満の場合は過去データ記憶メモリ３９の対応するアドレスにＳ１４０５の加算結果を書き込む（Ｓ１４１１）ように分岐する（Ｓ１４０６）。
【００４４】
さらに、演算処理装置は、Ｓ１４０５の加算結果がビット変換ルール３４ｂで指定される閾値以上ならば、転写メモリＢ３２の対応するアドレスに１を書き込み（Ｓ１４０８）、その閾値未満ならば転写メモリＢ３２の対応するアドレスに０を書き込む（Ｓ１４０９）ように分岐する（Ｓ１４０７）。そして、演算処理装置は、過去データ記憶メモリ３９の対応するアドレスに０を書き込む（Ｓ１４１０）。
【００４５】
図１５のフローチャートについて、説明する。このフローチャートは、図３または図４に示したビットデータの変換処理（後半）を示すものである。
【００４６】
まず、演算処理装置は、ビット変換ルール３４ｂのオンオフ種別の値がオフの場合はＳ１４０１にて読み出したビットデータを反転し（Ｓ１４１３）、オンの場合はＳ１４１４へ分岐する（Ｓ１４１２）。
【００４７】
次に、演算処理装置は、ビットデータとＳ１４０３で読み出した過去データ（一時的演算結果）との論理和を計算する（Ｓ１４１４）。
【００４８】
そして、演算処理装置は、変換周期３５の回数分、過去データ（一時的演算結果）にビットデータを論理和した場合はＳ１４１６へ、その回数分未満の場合は過去データ記憶メモリ３９の対応するアドレスにＳ１４１４の論理和演算結果を書き込む（Ｓ１４５０）ように分岐する（Ｓ１４１５）。
【００４９】
さらに、演算処理装置は、ビット変換ルールのオンオフ種別の値がオフの場合は論理和演算結果を反転し（Ｓ１４１７）、オンの場合はＳ１４１８へ分岐する（Ｓ１４１６）。
【００５０】
そして、演算処理装置は、論理和演算結果を転写メモリＢ３２の対応するアドレスに書き込み（Ｓ１４１８）、過去データ記憶メモリ３９の対応するアドレスにオフを書き込む（Ｓ１４１９）。さらに、演算処理装置は、転写メモリＡ３１上のすべてのビットデータ３１ｂについて変換が終了したかを判定し、終了した場合はＳ１４２０へ、終了していない場合はＳ１４０１へ分岐する（Ｓ１４５１）。
【００５１】
図１６のフローチャートについて、説明する。このフローチャートは、図５に示したアナログデータの変換処理を示すものである。
【００５２】
まず、演算処理装置は、転写メモリＡ３１からアナログデータ３１ａを１つ読み込み（Ｓ１４２０）、Ｓ１４２０で読み込んだアナログデータ３１ａに対応する変換ルール３４ａをルールテーブル３４から読み込み（Ｓ１４２１）、Ｓ１４２０で読み込んだアナログデータに対応した過去データ（一時的演算結果）を過去データ記憶メモリ３９より読み込む（Ｓ１４２２）。
【００５３】
次に、演算処理装置は、Ｓ１４２０で読み込んだアナログデータ３１ａとＳ１４２２で読み込んだ過去データ（一時的演算結果）を加算する（Ｓ１４２３）。なお、図５の例では、加算結果は、左から３３００と１４００になる。
【００５４】
そして、演算処理装置は、加算回数が変換ルールの変換周期３５に指定された回数以上の場合はＳ１４２５へ、その回数未満の場合はＳ１４２７へ分岐する（Ｓ１４２４）。
【００５５】
さらに、演算処理装置は、Ｓ１４２３の加算結果を加算回数（図５の例では１０回）で割った値（図５の例では３３０と１４０）を転写メモリＢ３２の対応するアドレスに書き込み（Ｓ１４２５）、過去データ記憶メモリ３９の対応するアドレスに０を書き込む（Ｓ１４２６）。
【００５６】
そして、演算処理装置は、過去データ記憶メモリ３９の対応するアドレスにＳ１４２３の加算結果を保存する（Ｓ１４２７）。さらに、演算処理装置は、転写メモリＡ３１上のすべてのアナログデータ３１ａについて変換が終了したか判定し、終了した場合はＳ１４３０へ、終了していない場合はＳ１４２０へ分岐する（Ｓ１４２８）。
【００５７】
図１７のフローチャートについて、説明する。このフローチャートは、図６に示したカウンタデータの変換処理を示すものである。
【００５８】
まず、演算処理装置は、転写メモリＡ３１からカウンタデータ３１ｃを１つ読み込み（Ｓ１４３０）、Ｓ１４３０で読み込んだカウンタデータ３１ｃに対応する変換ルール３４ｃをルールテーブル３４から読み込み（Ｓ１４３１）、Ｓ１４３０で読み込んだカウンタデータ３１ｃに対応する過去データ（一時的演算結果）を過去データ記憶メモリ３９より読み込む（Ｓ１４３２）。
【００５９】
次に、演算処理装置は、Ｓ１４３０で読み込んだカウンタデータ３１ｃとＳ１４３２で読み込んだ過去データ（一時的演算結果）を加算する（Ｓ１４３３）。加算結果は、例えば図６では、左から１１００と１３００になる。
【００６０】
そして、演算処理装置は、加算回数が変換ルールの変換周期３５に指定された回数以上の場合はＳ１４３５へ、その回数未満の場合はＳ１４３７へ分岐する（Ｓ１４３４）。
【００６１】
さらに、演算処理装置は、Ｓ１４３３の加算結果を転写メモリＢ３２の対応するアドレスに書き込み（Ｓ１４３５）、過去データ記憶メモリ３９の対応するアドレスに０を書き込む（Ｓ１４３６）。そして、演算処理装置は、過去データ記憶メモリ３９の対応するアドレスにＳ１４３３の加算結果を保存する（Ｓ１４３７）。
【００６２】
さらに、演算処理装置は、転写メモリＡ３１上のすべてのカウンタデータ３１ｃについて変換が終了したか判定し、終了していない場合はＳ１４３０へ分岐する（Ｓ１４３８）。変換が終了した場合は処理を終了する。データ変換プログラム３３は転写メモリＡ３１の転写周期、つまり、データが更新される周期にあわせ本処理を実行する。
【００６３】
以上説明したデータ変換プログラム３３、データ変換プログラム３７、データ変換プログラム５０、および、データ変換プログラム５４は、それぞれ１つ以上の変換処理が実装されている。そして、各データ変換プログラムは、変換ルールが有する変換処理の識別情報によって、どの変換処理を呼び出すかを決定する。変換処理の識別情報は、例えば、図３におけるデータ種別ごとの変換ルール３６内にある「ビット変換ルール：１」の「１」に相当する。
【００６４】
なお、変換処理の識別情報は、様々な形式で記述することとしてもよい。例えば、識別情報は、データ変換プログラム３３のプログラムのソースコードにおける変換処理を実行するサブルーチンの名称としてもよい。なお、サブルーチンは、変換処理など一連の処理をまとめる処理単位であり、プログラム言語によっては関数やメソッドなどとも呼ばれる。
【００６５】
さらに、変換処理の識別情報は、変換ルールを記述するエンジニアにとって変換ルールの作業を効率化されるために、自然言語などの可読性の高い形式で記述することとしてもよい。また、変換処理の識別情報に加えて、変換処理に必要なパラメータも併せて変換ルールに記述してもよい。パラメータの一例は、図３におけるデータ種別ごとの変換ルール３６内にある「閾値：５」に相当する。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施形態に関する計算機システムを示す構成図である。
【図２】本発明の一実施形態に関する転写メモリとルールテーブルの関係を示す相関図である。
【図３】本発明の一実施形態に関するビットデータを変換するルールを示す説明図である。
【図４】本発明の一実施形態に関するビットデータを変換する別のルールを示す説明図である。
【図５】本発明の一実施形態に関するアナログデータを変換するルールを示す説明図である。
【図６】本発明の一実施形態に関するカウントデータを変換するルールを示す説明図である。
【図７】本発明の一実施形態に関する上位系ネットワークに広域ネットワークを用いた場合を示す構成図である。
【図８】本発明の一実施形態に関する転写メモリ内のデータを同じ変換周期および同じ変換方法で変換できるデータ単位でまとめブロック単位でルールを定義した場合を示す構成図である。
【図９】本発明の一実施形態に関する図８における転写メモリとメモリブロックルールテーブルを示す相関図である。
【図１０】本発明の一実施形態に関する転写メモリデータと共にデータの型式を転送し、この型式を参照してデータ変換する場合を示す構成図である。
【図１１】本発明の一実施形態に関する図１０における転写メモリとデータ型式テーブルおよびデータ型式ルールテーブルを示す相関図である。
【図１２】本発明の一実施形態に関する転写メモリデータと共にデータ変換方法を転送し、これを参照してデータ変換する場合を示す構成図である。
【図１３】本発明の一実施形態に関する図１２における転写メモリとデータ変換方法テーブルを示す相関図である。
【図１４】本発明の一実施形態に関するデータ変換処理を示すフローチャートである。
【図１５】本発明の一実施形態に関するデータ変換処理を示すフローチャートである。
【図１６】本発明の一実施形態に関するデータ変換処理を示すフローチャートである。
【図１７】本発明の一実施形態に関するデータ変換処理を示すフローチャートである。
【符号の説明】
【００６７】
１０    情報系ネットワーク
１１    広域ネットワーク
２０    制御系ネットワーク
３０    ゲートウェイ装置
３４    ルールテーブル
３５    変換周期
３８    メモリブロックルールテーブル
３９    過去データ記憶メモリ
５１    データ型式ルールテーブル
５２    データ型式テーブル
５３    データ変換方法テーブル
７０    コントローラ
８０    情報系サーバ
９０    監視装置
【図１】
2007004288.tif 000003
【図２】
2007004288.tif 000004
【図３】
2007004288.tif 000005
【図４】
2007004288.tif 000006
【図５】
2007004288.tif 000007
【図６】
2007004288.tif 000008
【図７】
2007004288.tif 000009
【図８】
2007004288.tif 000010
【図９】
2007004288.tif 000011
【図１０】
2007004288.tif 000012
【図１１】
2007004288.tif 000013
【図１２】
2007004288.tif 000014
【図１３】
2007004288.tif 000015
【図１４】
2007004288.tif 000016
【図１５】
2007004288.tif 000017
【図１６】
2007004288.tif 000018
【図１７】
2007004288.tif 000019