(57)【要約】【課題】データ駆動部のデジタル−アナログ変換器回路を簡単にしながらも、表示装置のガンマ特性による階調電圧値を正確に反映し、階調電圧の単調増加特性及び正確度を向上させることのできる表示装置とその駆動装置及び駆動方法を提供する。【解決手段】互いに異なる大きさを有する複数の階調電圧を各々含む複数の階調電圧集合を生成する階調電圧生成部と、画像信号の第１部分に基づいて前記複数の階調電圧集合の内から一つの階調電圧集合を選択する第１選択部と、前記画像信号の第２部分に基づいて前記選択された階調電圧集合に属する複数の階調電圧の内から一つ以上の階調電圧を選択する第２選択部とを含む信号変換部とを有する。【選択図】      図４
2007310361.tif 000002
【特許請求の範囲】
【請求項１】
互いに異なる大きさを有する複数の階調電圧を各々含む複数の階調電圧集合を生成する階調電圧生成部と、
画像信号の第１部分に基づいて前記複数の階調電圧集合の内から一つの階調電圧集合を選択する第１選択部と、前記画像信号の第２部分に基づいて前記選択された階調電圧集合に属する複数の階調電圧の内から一つ以上の階調電圧を選択する第２選択部とを含む信号変換部とを有することを特徴とする表示装置の駆動装置。
【請求項２】
前記階調電圧生成部は、前記各階調電圧集合に属する複数の階調電圧を互いに異なる時間に出力することを特徴とする請求項１に記載の表示装置の駆動装置。
【請求項３】
前記階調電圧生成部は、前記階調電圧を選択的に伝達する複数のスイッチング素子を含むことを特徴とする請求項２に記載の表示装置の駆動装置。
【請求項４】
前記第２選択部は、前記選択された一つ以上の階調電圧を連続して出力することを特徴とする請求項２に記載の表示装置の駆動装置。
【請求項５】
前記連続して出力された一つ以上の階調電圧の内の最後に出力された階調電圧が前記画像信号に対応することを特徴とする請求項４に記載の表示装置の駆動装置。
【請求項６】
前記信号変換部は、前記階調電圧の出力時間情報を前記第２選択部に提供する時間制御部をさらに含み、
前記第２選択部は、前記画像信号の第２部分と共に前記出力時間情報に基づいて前記一つ以上の階調電圧を選択することを特徴とする請求項４に記載の表示装置の駆動装置。
【請求項７】
前記第２選択部は、前記選択された階調電圧集合に属する複数の階調電圧を選択的に伝達するスイッチング素子と、
前記出力時間情報及び前記画像信号の第２部分に基づいて前記スイッチング素子を制御する選択信号を生成する出力制御部とを含むことを特徴とする請求項６に記載の表示装置の駆動装置。
【請求項８】
前記出力制御部は、前記出力時間情報に基づいて前記画像信号の第２部分をパルス幅変調して前記選択信号を生成するパルス幅変調器を含むことを特徴とする請求項７に記載の表示装置の駆動装置。
【請求項９】
前記出力制御部は、前記画像信号の第２部分を前記出力時間情報と比較する比較器と、前記比較結果に基づいて前記選択信号を生成する選択信号生成部とを含み、
前記選択信号は第１電圧レベルと第２電圧レベルとを有し、
前記選択信号は、基準時刻から前記出力時間情報が前記画像信号の第２部分と同一の区間の所定時点までは前記第１電圧レベルであり、残り区間では前記第２電圧レベルであり、
前記スイッチング素子は、前記選択信号が前記第１電圧レベルの時にターンオンされることを特徴とする請求項７に記載の表示装置の駆動装置。
【請求項１０】
前記第１選択部は、直列連結されている複数のスイッチング素子を各々含む複数のスイッチング素子列（ｓｅｒｉｅｓ）を含み、前記各スイッチング素子列は前記画像信号の第１部分によって前記複数の階調電圧集合の内の一つを伝達することを特徴とする請求項２に記載の表示装置の駆動装置。
【請求項１１】
前記画像信号の第１部分は第３部分と第４部分を含み、前記第１選択部は、前記画像信号の第３部分に基づいて前記複数の階調電圧集合の内から二つ以上を選択する第１スイッチング素子群と、前記画像信号の第４部分に基づいて前記選択された二つ以上の階調電圧集合の内から一つを選択する第２スイッチング素子群とを含むことを特徴とする請求項２に記載の表示装置の駆動装置。
【請求項１２】
前記第１選択部は、前記画像信号の第３部分を変換して前記第１スイッチング素子群を制御する第１制御信号を生成する第１変換部と、
前記画像信号の第４部分を変換して前記第２スイッチング素子群を制御する第２制御信号を生成する第２変換部とをさらに含むことを特徴とする請求項１１に記載の表示装置の駆動装置。
【請求項１３】
前記画像信号の第１部分は上位ビットデータであり、第２部分は下位ビットデータであることを特徴とする請求項２に記載の表示装置の駆動装置。
【請求項１４】
互いに異なる大きさを有する複数の階調電圧を各々含む複数の階調電圧集合を生成する電圧生成部と、
前記複数の階調電圧集合の内の一つに属する複数の階調電圧を一つの出力端を通じて周期的に順次に出力する複数の階調電圧出力部と、
画像信号の上位ビットデータに基づいて前記複数の階調電圧出力部の出力の内の一つを選択して出力する第１選択部と、
前記第１選択部の出力を前記画像信号の下位ビットデータに基づいた時間の間に出力する第２選択部と、
前記第２選択部の出力によって画像を表示する表示板とを有することを特徴とする表示装置。
【請求項１５】
前記階調電圧出力部各々は、複数のスイッチング素子を含み、
前記各スイッチング素子は、供給を受けた前記階調電圧集合に属する複数の階調電圧の内の一つと前記階調電圧出力部の出力端との間に連結され、前記画像信号の下位ビットデータによって制御されることを特徴とする請求項１４に記載の表示装置。
【請求項１６】
前記階調電圧出力部から出力する階調電圧の出力時間情報を前記第２選択部に提供する時間制御部をさらに有することを特徴とする請求項１４に記載の表示装置。
【請求項１７】
前記第２選択部は、前記出力時間情報に基づいて前記画像信号の下位ビットデータをパルス幅変調して選択信号を生成するパルス幅変調器と、
前記選択信号によって制御され、前記第１選択部の出力と連結される出力スイッチング素子とを含むことを特徴とする請求項１６に記載の表示装置。
【請求項１８】
前記パルス幅変調器は、前記画像信号の下位ビットデータと前記出力時間情報とを比較して出力信号を出力する比較器と、
前記比較器の出力信号によって前記選択信号のレベルを変換する選択信号生成部とを含むことを特徴とする請求項１７に記載の表示装置。
【請求項１９】
前記選択信号生成部は、前記比較器の出力と連結され、第１制御信号によって制御される第１トランジスタと、
前記第１トランジスタと基準節点（ｎｏｄｅ）との間に連結されていて、前記選択信号によって制御される第２トランジスタと、
前記基準節点と連結される入力端を有し、前記選択信号を出力する反転ゲートと、第１電圧と前記基準節点との間に連結され、前記選択信号によって制御される第３トランジスタとを含むことを特徴とする請求項１８に記載の表示装置。
【請求項２０】
前記選択信号生成部は、第２電圧と前記基準節点との間に連結され、第２制御信号によって制御される第４トランジスタをさらに含むことを特徴とする請求項１９に記載の表示装置。
【請求項２１】
前記第２トランジスタと前記第３トランジスタとは、互いに異なる導電型のトランジスタであることを特徴とする請求項１８に記載の表示装置。
【請求項２２】
前記第１選択部は、直列連結される複数のスイッチング素子を各々含む複数のスイッチング素子列（ｓｅｒｉｅｓ）を含み、
前記各スイッチング素子列は、前記複数の階調電圧出力部の内の一つと前記第１選択部の出力との間に連結されることを特徴とする請求項１４に記載の表示装置。
【請求項２３】
前記スイッチング素子それぞれは、前記画像信号の上位ビットデータの一つのビットによって制御されることを特徴とする請求項２２に記載の表示装置。
【請求項２４】
前記スイッチング素子それぞれは、前記画像信号の上位ビットデータの二つ以上のビットによって制御されることを特徴とする請求項２２に記載の表示装置。
【請求項２５】
前記画像信号の上位ビットデータは、ビット数が２つ以上である複数の分割データを含み、
前記第１選択部は、前記分割データが示せる場合の数と同一の数の出力端を各々有し、前記複数の分割データの内の一つに基づいて前記出力端の出力を決定する複数の変換部をさらに含み、
前記スイッチング素子それぞれは、前記複数の変換部の出力端の内のいずれか一つの出力によって制御されることを特徴とする請求項２４に記載の表示装置。
【請求項２６】
複数の階調電圧を各々含む複数の階調電圧集合を生成する段階と、
前記複数の階調電圧集合各々に属する複数の階調電圧を順次に出力する段階と、
画像信号の上位ビットデータによって前記複数の階調電圧集合の内の一つを選択する段階と、
前記画像信号の下位ビットデータに基づいて決められる時間によって前記選択した階調電圧集合に属する複数の階調電圧の内の一つを選択する段階と、
前記選択した階調電圧によって画素を駆動する段階とを有することを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置とその駆動装置及び駆動方法に関し、特に、表示装置のガンマ特性による階調電圧値を正確に反映し、階調電圧の単調増加特性及び正確度を向上させる表示装置とその駆動装置及び駆動方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータやテレビなどの軽量化及び薄形化により、表示装置も軽量化及び薄形化が要求されており、このような要求に応じて陰極線管（ｃａｔｈｏｄｅ  ｒａｙ  ｔｕｂｅ、ＣＲＴ）が平板表示装置に代替されている。
【０００３】
このような平板表示装置には液晶表示装置（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ、ＬＣＤ）、電界放出表示装置（ｆｉｅｌｄ  ｅｍｉｓｓｉｏｎ  ｄｉｓｐｌａｙ、ＦＥＤ）、有機発光表示装置（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｓｐｌａｙ）、プラズマ表示装置（ｐｌａｓｍａ  ｄｉｓｐｌａｙ  ｐａｎｅｌ、ＰＤＰ）などがある。一般に、能動型平板表示装置においては、複数の画素が行列状に配列され、与えられた画像情報によって各画素の輝度を制御することによって画像を表示する。
【０００４】
輝度情報は表示装置の信号制御部からデジタル画像信号として出力され、この信号はデータ駆動部のデジタル−アナログ変換器でアナログデータ電圧に変換され、該当する画素に供給される。デジタル−アナログ変換器には抵抗列からなる階調電圧生成部で生成された複数の階調電圧が供給され、デジタル−アナログ変換器はこのような階調電圧の中でデジタル画像信号に対応する階調電圧を選択し、データ電圧として出力する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、階調電圧の数が多い場合にこれを選択するためのデジタル−アナログ変換器の構造が複雑となり得る。したがって、階調電圧生成部では限定された数の階調電圧のみを生成し、データ駆動部でこの限定された数の階調電圧のうちの一つを選択して分圧し、分圧された電圧のうちのまた一つを選択してデータ電圧として出力する方法が提示された。しかし、この場合、表示装置のガンマ特性による電圧値を正確に反映することが困難であり、電圧の単調増加特性及び正確度が落ちることがあるという問題があった。
【０００６】
そこで、本発明は上記従来の表示装置における問題点に鑑みてなされたものであって、本発明の目的は、データ駆動部のデジタル−アナログ変換器回路を簡単にしながらも、表示装置のガンマ特性による階調電圧値を正確に反映し、階調電圧の単調増加特性及び正確度を向上させることのできる表示装置とその駆動装置及び駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するためになされた本発明による表示装置は、互いに異なる大きさを有する複数の階調電圧を各々含む複数の階調電圧集合を生成する階調電圧生成部と、画像信号の第１部分に基づいて前記複数の階調電圧集合の内から一つの階調電圧集合を選択する第１選択部と、前記画像信号の第２部分に基づいて前記選択された階調電圧集合に属する複数の階調電圧の内から一つ以上の階調電圧を選択する第２選択部とを含む信号変換部とを有することを特徴とする。
【０００８】
前記階調電圧生成部は、前記各階調電圧集合に属する複数の階調電圧を互いに異なる時間に出力することが好ましい。
前記階調電圧生成部は、前記階調電圧を選択的に伝達する複数のスイッチング素子を含むことが好ましい。
前記第２選択部は、前記選択された一つ以上の階調電圧を連続して出力することが好ましい。
前記連続して出力された一つ以上の階調電圧の内の最後に出力された階調電圧が前記画像信号に対応することが好ましい。
前記信号変換部は、前記階調電圧の出力時間情報を前記第２選択部に提供する時間制御部をさらに含み、前記第２選択部は、前記画像信号の第２部分と共に前記出力時間情報に基づいて前記一つ以上の階調電圧を選択することが好ましい。
前記第２選択部は、前記選択された階調電圧集合に属する複数の階調電圧を選択的に伝達するスイッチング素子と、前記出力時間情報及び前記画像信号の第２部分に基づいて前記スイッチング素子を制御する選択信号を生成する出力制御部とを含むことが好ましい。
前記出力制御部は、前記出力時間情報に基づいて前記画像信号の第２部分をパルス幅変調して前記選択信号を生成するパルス幅変調器を含むことが好ましい。
【０００９】
前記出力制御部は、前記画像信号の第２部分を前記出力時間情報と比較する比較器と、前記比較結果に基づいて前記選択信号を生成する選択信号生成部とを含み、前記選択信号は第１電圧レベルと第２電圧レベルとを有し、前記選択信号は、基準時刻から前記出力時間情報が前記画像信号の第２部分と同一の区間の所定時点までは前記第１電圧レベルであり、残り区間では前記第２電圧レベルであり、前記スイッチング素子は、前記選択信号が前記第１電圧レベルの時にターンオンされることが好ましい。
前記第１選択部は、直列連結されている複数のスイッチング素子を各々含む複数のスイッチング素子列（ｓｅｒｉｅｓ）を含み、前記各スイッチング素子列は前記画像信号の第１部分によって前記複数の階調電圧集合の内の一つを伝達することが好ましい。
前記画像信号の第１部分は第３部分と第４部分を含み、前記第１選択部は、前記画像信号の第３部分に基づいて前記複数の階調電圧集合の内から二つ以上を選択する第１スイッチング素子群と、前記画像信号の第４部分に基づいて前記選択された二つ以上の階調電圧集合の内から一つを選択する第２スイッチング素子群とを含むことが好ましい。
前記第１選択部は、前記画像信号の第３部分を変換して前記第１スイッチング素子群を制御する第１制御信号を生成する第１変換部と、前記画像信号の第４部分を変換して前記第２スイッチング素子群を制御する第２制御信号を生成する第２変換部とをさらに含むことが好ましい。
前記画像信号の第１部分は上位ビットデータであり、第２部分は下位ビットデータであることが好ましい。
【００１０】
上記目的を達成するためになされた本発明による表示装置は、互いに異なる大きさを有する複数の階調電圧を各々含む複数の階調電圧集合を生成する電圧生成部と、前記複数の階調電圧集合の内の一つに属する複数の階調電圧を一つの出力端を通じて周期的に順次に出力する複数の階調電圧出力部と、画像信号の上位ビットデータに基づいて前記複数の階調電圧出力部の出力の内の一つを選択して出力する第１選択部と、前記第１選択部の出力を前記画像信号の下位ビットデータに基づいた時間の間に出力する第２選択部と、前記第２選択部の出力によって画像を表示する表示板とを有することを特徴とする。
【００１１】
前記階調電圧出力部各々は、複数のスイッチング素子を含み、前記各スイッチング素子は、供給を受けた前記階調電圧集合に属する複数の階調電圧の内の一つと前記階調電圧出力部の出力端との間に連結され、前記画像信号の下位ビットデータによって制御されることが好ましい。
前記階調電圧出力部から出力する階調電圧の出力時間情報を前記第２選択部に提供する時間制御部をさらに有することが好ましい。
前記第２選択部は、前記出力時間情報に基づいて前記画像信号の下位ビットデータをパルス幅変調して選択信号を生成するパルス幅変調器と、前記選択信号によって制御され、前記第１選択部の出力と連結される出力スイッチング素子とを含むことが好ましい。
前記パルス幅変調器は、前記画像信号の下位ビットデータと前記出力時間情報とを比較して出力信号を出力する比較器と、前記比較器の出力信号によって前記選択信号のレベルを変換する選択信号生成部とを含むことが好ましい。
前記選択信号生成部は、前記比較器の出力と連結され、第１制御信号によって制御される第１トランジスタと、前記第１トランジスタと基準節点（ｎｏｄｅ）との間に連結されていて、前記選択信号によって制御される第２トランジスタと、前記基準節点と連結される入力端を有し、前記選択信号を出力する反転ゲートと、第１電圧と前記基準節点との間に連結され、前記選択信号によって制御される第３トランジスタとを含むことが好ましい。
前記選択信号生成部は、第２電圧と前記基準節点との間に連結され、第２制御信号によって制御される第４トランジスタをさらに含むことが好ましい。
前記第２トランジスタと前記第３トランジスタとは、互いに異なる導電型のトランジスタであることが好ましい。
【００１２】
前記第１選択部は、直列連結される複数のスイッチング素子を各々含む複数のスイッチング素子列（ｓｅｒｉｅｓ）を含み、前記各スイッチング素子列は、前記複数の階調電圧出力部の内の一つと前記第１選択部の出力との間に連結されることが好ましい。
前記スイッチング素子それぞれは、前記画像信号の上位ビットデータの一つのビットによって制御されることが好ましい。
前記スイッチング素子それぞれは、前記画像信号の上位ビットデータの二つ以上のビットによって制御されることが好ましい。
前記画像信号の上位ビットデータは、ビット数が２つ以上である複数の分割データを含み、前記第１選択部は、前記分割データが示せる場合の数と同一の数の出力端を各々有し、前記複数の分割データの内の一つに基づいて前記出力端の出力を決定する複数の変換部をさらに含み、前記スイッチング素子それぞれは、前記複数の変換部の出力端の内のいずれか一つの出力によって制御されることが好ましい。
【００１３】
上記目的を達成するためになされた本発明による表示装置の駆動方法は、複数の階調電圧を各々含む複数の階調電圧集合を生成する段階と、前記複数の階調電圧集合各々に属する複数の階調電圧を順次に出力する段階と、画像信号の上位ビットデータによって前記複数の階調電圧集合の内の一つを選択する段階と、前記画像信号の下位ビットデータに基づいて決められる時間によって前記選択した階調電圧集合に属する複数の階調電圧の内の一つを選択する段階と、前記選択した階調電圧によって画素を駆動する段階とを有することを特徴とする。
【発明の効果】
【００１４】
本発明に係る表示装置とその駆動装置及び駆動方法によれば、互いに異なる時間に出力される階調電圧を生成し、これらのうちの一つを選択することによって、デジタル−アナログ変換部の大きさを著しく減少させることができるという効果がある。
【発明を実施するための最良の形態】
【００１５】
次に、本発明に係る表示装置とその駆動装置及び駆動方法を実施するための最良の形態の具体例を図面を参照しながら説明する。
【００１６】
図面において、いろいろな層及び領域を明確に表現するために厚さを拡大して示した。明細書全体にわたって類似の部分については同一の図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“すぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上”にあるとする時には中間に他の部分がないことを意味する。
【００１７】
以下、本発明に係る表示装置の一実施形態である液晶表示装置について図１及び図２を参照して詳細に説明する。
図１は、本発明の一実施形態による液晶表示装置のブロック図であり、図２は本発明の一実施形態による液晶表示装置における一つの画素の等価回路図である。
【００１８】
図１に示すように、本発明の一実施形態による液晶表示装置は、液晶表示板組立体（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｐａｎｅｌ  ａｓｓｅｍｂｌｙ）３００、これと連結されたゲート駆動部４００及びデータ駆動部５００、データ駆動部５００に連結された階調電圧生成部８００、並びにこれらを制御する信号制御部６００を含む。
【００１９】
液晶表示板組立体３００は、等価回路から見れば、複数の信号線Ｇ１−Ｇｎ、Ｄ１−Ｄｍと、これに連結され、ほぼ行列状に配列された複数の画素ＰＸとを含む。反面、図２に示す構造から見れば、液晶表示板組立体３００は、互いに対向する下部及び上部表示板１００、２００と、その間に入っている液晶層３とを含む。
【００２０】
信号線（Ｇ１−Ｇｎ、Ｄ１−Ｄｍ）は、ゲート信号（“走査信号”とも言う）を伝達する複数のゲート線Ｇ１−Ｇｎと、データ電圧を伝達する複数のデータ線Ｄ１−Ｄｍとを含む。ゲート線Ｇ１−Ｇｎはほぼ行方向にのびて互いにほとんど平行し、データ線Ｄ１−Ｄｍはほぼ列方向にのびて互いにほとんど平行する。
【００２１】
各画素ＰＸ、例えば、ｉ番目（ｉ＝１、２、…、ｎ）ゲート線Ｇｉとｊ番目（ｊ＝１、２、…、ｍ）データ線Ｄｊに連結された画素ＰＸは、信号線Ｇｉ、Ｄｊに連結されたスイッチング素子Ｑと、これに連結された液晶キャパシタ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｃａｐａｃｉｔｏｒ）Ｃｌｃ及びストレージキャパシタ（ｓｔｏｒａｇｅ  ｃａｐａｃｉｔｏｒ）Ｃｓｔとを含む。ストレージキャパシタＣｓｔは必要に応じて省略することができる。
【００２２】
スイッチング素子Ｑは、下部表示板１００に備えられている薄膜トランジスタなどの三端子素子であって、その制御端子はゲート線Ｇｉと連結されており、入力端子はデータ線Ｄｊと連結されており、出力端子は液晶キャパシタＣｌｃ及びストレージキャパシタＣｓｔと連結されている。薄膜トランジスタは多結晶シリコンや非晶質シリコンを含むことができる。
【００２３】
液晶キャパシタＣｌｃは、下部表示板１００の画素電極１９１と上部表示板２００の共通電極２７０とを二つの端子とし、二つの電極（１９１、２７０）の間の液晶層３は誘電体として機能する。画素電極１９１はスイッチング素子Ｑと連結され、共通電極２７０は上部表示板２００の全面に形成され、共通電圧Ｖｃｏｍの印加を受ける。図２とは異なって、共通電極２７０が下部表示板１００に備えられる場合もあり、この時には二つの電極（１９１、２７０）のうちの少なくとも一つを線状または棒状に作ることができる。
【００２４】
液晶キャパシタＣｌｃの補助的な役割を果たすストレージキャパシタＣｓｔは、下部表示板１００に具備された別個の信号線（図示せず）と画素電極１９１が絶縁体を間に置いて重畳してなり、この別個の信号線には共通電圧Ｖｃｏｍなどの決められた電圧が印加される。しかし、ストレージキャパシタＣｓｔは、画素電極１９１が絶縁体を媒介としてすぐ上の前段ゲート線と重畳してなることもできる。
【００２５】
一方、色表示を実現するためには、各画素ＰＸが基本色（ｐｒｉｍａｒｙ  ｃｏｌｏｒ）のうちの一つを固有に表示したり（空間分割）、各画素ＰＸが時間によって交互に基本色を表示するように（時間分割）して、これら基本色の空間的、時間的合計によって所望の色相が認識されるようにする。基本色の例としては、赤色、緑色、青色など三原色がある。図２は空間分割の一例であって、各画素ＰＸが画素電極１９１に対応する上部表示板２００の領域に基本色のうちの一つを示すカラーフィルタ２３０を備えることを示している。図２とは異なって、カラーフィルタ２３０は下部表示板１００の画素電極１９１上のまたは下に設けることもできる。
液晶表示板組立体３００の外側面には、光を偏光させる少なくとも一つの偏光子（図示せず）が付着されている。
【００２６】
再び図１を参照すれば、階調電圧生成部８００は、画素ＰＸの透過率と係る二組の階調電圧集合を生成する。二組のうちの一組は共通電圧Ｖｃｏｍに対して正の値を有し、他の一組は負の値を有する。階調電圧生成部８００が生成する一組の階調電圧集合内に入っている階調電圧の数は、液晶表示装置が表示できる階調の数と同一であり得る。
【００２７】
ゲート駆動部４００は液晶表示板組立体３００のゲート線Ｇ１−Ｇｎと連結され、ゲートオン電圧Ｖｏｎとゲートオフ電圧Ｖｏｆｆとの組み合わせからなるゲート信号をゲート線Ｇ１−Ｇｎに印加する。
データ駆動部５００は、液晶表示板組立体３００のデータ線Ｄ１−Ｄｍと連結されており、階調電圧生成部８００からの階調電圧を選択し、これをデータ電圧としてデータ線Ｄ１−Ｄｍに印加する。データ駆動部５００の詳細構造については後述する。
信号制御部６００は、ゲート駆動部４００及びデータ駆動部５００などを制御する。
【００２８】
このような駆動装置（４００、５００、６００、８００）各々は、信号線Ｇ１−Ｇｎ、Ｄ１−Ｄｍ及び薄膜トランジスタＱのスイッチング素子Ｑなどと共に液晶表示板組立体３００に集積することもできる。これとは異なって、これら駆動装置（４００、５００、６００、８００）が、少なくても一つの集積回路チップの形態で液晶表示板組立体３００上に直接装着されたり、可撓性印刷回路フィルム（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｆｉｌｍ）（図示せず）上に装着され、ＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）の形態で液晶表示板組立体３００に付着されたり、別途の印刷回路基板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）（図示せず）上に装着することもできる。また、駆動装置（４００、５００、６００、８００）は単一チップで集積でき、この場合、これらのうちの少なくとも一つまたはこれらをなす少なくとも一つの回路素子が単一チップの外側にあることもできる。
【００２９】
次に、このような液晶表示装置の動作について詳細に説明する。
信号制御部６００は、外部のグラフィック制御器（図示せず）から入力画像信号（Ｒ、Ｇ、Ｂ）及びその表示を制御する入力制御信号を受信する。入力画像信号Ｒ、Ｇ、Ｂは、各画素ＰＸの輝度（ｌｕｍｉｎａｎｃｅ）情報を含んでおり、輝度は決められた数、例えば、１０２４（＝２１０）、２５６（＝２８）または６４（＝２６）個の階調（ｇｒａｙ）を有している。入力制御信号の例としては、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、メインクロックＭＣＬＫ、及びデータイネーブル信号ＤＥなどがある。
【００３０】
信号制御部６００は、入力画像信号Ｒ、Ｇ、Ｂと入力制御信号に基づいて入力画像信号Ｒ、Ｇ、Ｂを液晶表示板組立体３００の動作条件に合うように適切に処理し、ゲート制御信号ＣＯＮＴ１及びデータ制御信号ＣＯＮＴ２などを生成した後、ゲート制御信号ＣＯＮＴ１をゲート駆動部４００に送出し、データ制御信号ＣＯＮＴ２と処理したデジタル画像信号ＤＡＴをデータ駆動部５００に送出する。
【００３１】
ゲート制御信号ＣＯＮＴ１は、走査開始を指示する走査開始信号ＳＴＶと、ゲートオン電圧Ｖｏｎの出力周期を制御する少なくとも一つのクロック信号とを含む。ゲート制御信号ＣＯＮＴ１は、また、ゲートオン電圧Ｖｏｎの持続時間を限定する出力イネーブル信号ＯＥをさらに含むことができる。
【００３２】
データ制御信号ＣＯＮＴ２は、一つの行の画素ＰＸに対するデジタル画像信号ＤＡＴの伝送開始を知らせる水平同期開始信号ＳＴＨ、データ線Ｄ１−Ｄｍにアナログデータ電圧の印加を指示するロード信号ＬＯＡＤ、及びデータクロック信号ＨＣＬＫを含む。データ制御信号ＣＯＮＴ２は、また、共通電圧Ｖｃｏｍに対するアナログデータ電圧の電圧極性（以下、“共通電圧に対するデータ電圧の極性”を略して“データ電圧の極性”と言う）を反転させる反転信号ＲＶＳをさらに含むことができる。
【００３３】
信号制御部６００からのデータ制御信号ＣＯＮＴ２によって、データ駆動部５００は一つの行の画素ＰＸに対するデジタル画像信号ＤＡＴを受信し、各デジタル画像信号ＤＡＴに対応する階調電圧を選択することによって、デジタル画像信号ＤＡＴをアナログデータ電圧に変換した後、これを当該データ線Ｄ１−Ｄｍに印加する。
【００３４】
ゲート駆動部４００は、信号制御部６００からのゲート制御信号ＣＯＮＴ１によってゲートオン電圧Ｖｏｎをゲート線Ｇ１−Ｇｎに印加し、このゲート線Ｇ１−Ｇｎに連結されたスイッチング素子Ｑをターンオンさせる。そうすると、データ線Ｄ１−Ｄｍに印加されたデータ電圧がターンオンされたスイッチング素子Ｑを通じて当該画素ＰＸに印加される。
【００３５】
画素ＰＸに印加されたデータ電圧の電圧と共通電圧Ｖｃｏｍとの差は、液晶キャパシタＣｌｃの充電電圧、つまり、画素電圧として現れる。液晶分子は画素電圧の大きさによってその配列を異にし、これによって液晶層３を通過する光の偏光が変化する。このような偏光の変化は表示板組立体３００に付着された偏光子によって光の透過率の変化として現れ、これによって画素ＰＸはデジタル画像信号ＤＡＴの階調が示す輝度を表示する。
【００３６】
１水平周期（“１Ｈ”とも記し、水平同期信号Ｈｓｙｎｃ及びデータイネーブル信号ＤＥの一周期と同一である）を単位としてこのような過程を繰り返すことにより、全てのゲート線Ｇ１−Ｇｎに対して順次にゲートオン電圧Ｖｏｎを印加し、全ての画素ＰＸにデータ電圧を印加して１フレーム（ｆｒａｍｅ）の画像を表示する。
１フレームが終了すれば、次のフレームが開始し、各画素ＰＸに印加されるデータ電圧の極性が直前フレームでの極性と反対になるようにデータ駆動部５００に印加される反転信号ＲＶＳの状態が制御される（“フレーム反転”）。この時、１フレーム内においても反転信号ＲＶＳの特性によって一つのデータ線を通じて流れるデータ電圧の極性が変わるか（例：行反転、点反転）、または一つの画素行に印加されるデータ電圧の極性も互いに異なることができる（例：列反転、点反転）。
【００３７】
次に、図３〜図８を参照して、本発明の実施形態によるデータ駆動部５００及び階調電圧生成部８００について詳細に説明する。
図３は本発明の一実施形態による液晶表示装置のデータ駆動部及び階調電圧生成部のブロック図であり、図４は図３に示すデータ駆動部のデジタル−アナログ変換部及び階調電圧生成部の詳細図である。
【００３８】
図３を参照すれば、データ駆動部５００は、順次に連結されているシフトレジスタ（ｓｈｉｆｔ  ｒｅｇｉｓｔｅｒ）５１０、ラッチ（ｌａｔｃｈ）５３０、デジタル−アナログ変換部（ｄｉｇｉｔａｌ−ｔｏ−ａｎａｌｏｇ  ｃｏｎｖｅｒｔｅｒ）７００、及び出力バッファ（ｏｕｔｐｕｔ  ｂｕｆｆｅｒ）５７０を含む。
【００３９】
シフトレジスタ５１０は、水平同期開始信号ＳＴＨ（またはシフトクロック信号）が入れば、データクロック信号ＨＣＬＫによってデジタル画像信号ＤＡＴをラッチ５３０に伝達する。
ラッチ５３０はデジタル画像信号ＤＡＴを記憶し、ロード信号ＬＯＡＤによってデジタル−アナログ変換部７００に記憶しているデジタル画像信号ＤＡＴを送出する。
デジタル−アナログ変換部７００は、階調電圧生成部８００から階調電圧の供給を受け、デジタル画像信号ＤＡＴをアナログデータ電圧に変換して出力バッファ５７０に送出する。
出力バッファ５７０は、デジタル−アナログ変換部７００からの出力電圧をデータ電圧としてデータ線に出力し、これを１水平周期の間に維持する。
【００４０】
図４を参照すれば、本発明の一実施形態による階調電圧生成部８００は、抵抗列（ａ  ｓｅｒｉｅｓ  ｏｆ  ｒｅｓｉｓｔｏｒｓ）８１０及び複数の出力部（８２１〜８３６）を含む。
【００４１】
抵抗列８１０は、第１基準電圧ＶＤＤと第２基準電圧ＶＳＳとの間に直列連結されている複数の抵抗Ｒ１１〜Ｒ１６４を含み、抵抗Ｒ１１〜Ｒ１６４の間の節点（ｎｏｄｅ）の電圧が階調電圧になる。図４においては画素が表示できる階調の数が６４個であると仮定して、抵抗の総数が６４個である。
抵抗Ｒ１１〜Ｒ１６４の大きさが全て同一であり得、この場合、第１基準電圧ＶＤＤと第２基準電圧ＶＳＳとの電圧差が均分される。しかし、抵抗Ｒ１１〜Ｒ１６４の大きさを互いに異なるようにすることもでき、この場合、表示装置のガンマ曲線に合うように抵抗値を決定することが好ましい。
【００４２】
各出力部（８２１〜８３６）は抵抗Ｒ１１〜Ｒ１６４の間の節点に連結され、互いに隣接した複数の選択スイッチング素子（Ｑ１１〜Ｑ１４、…、Ｑ１６１〜Ｑ１６４）を含む。各出力部（８２１〜８３６）内のスイッチング素子（Ｑ１１〜Ｑ１４、…、Ｑ１６１〜Ｑ１６４）は、互いに異なる時間にターンオンされて該当する階調電圧を出力し、その出力端が互いに連結されている。これによって出力部（８２１〜８３６）の数、つまり、階調電圧生成部８００の出力（Ｇａ１〜Ｇａ１６）の数は、抵抗列８１０が生成する階調電圧の総数より小さい。
【００４３】
例えば、デジタル信号であるデジタル画像信号ＤＡＴを下位ビットデータと上位ビットデータに分割する時、階調電圧生成部８００が生成する階調電圧の総数はデジタル画像信号ＤＡＴが示せる階調の総数と同一であり、出力部（８２１〜８３６）の数は上位ビットデータが示せる場合の数と同一であり、各出力部（８２１〜８３６）が出力する階調電圧の数は下位ビットデータが示せる場合の数と同一である。
【００４４】
図面に示すように、デジタル画像信号ＤＡＴのビット数が６ビットであり、上位ビットが４、下位ビットが２である場合、階調電圧生成部８００が生成する階調電圧の総数は６４個であり、出力部（８２１〜８３６）の数は１６個、各出力部（８２１〜８３６）が出力する階調電圧の数は４個である。
【００４５】
図４を参照すれば、デジタル−アナログ変換部７００は、入力選択部７１０、出力選択部７２０、及び時間制御部７５０を含む。
入力選択部７１０は、階調電圧生成部８００の出力部（８２１〜８３６）と連結されており、階調電圧生成部８００の出力（Ｇａ１〜Ｇａ１６）を入力として受信する。入力選択部７１０は、また、デジタル画像信号ＤＡＴの上位ビットデータ（Ｄ５、Ｄ４、Ｄ３、Ｄ２）の供給を受け、上位ビットデータ（Ｄ５、Ｄ４、Ｄ３、Ｄ２）に基づいて複数の入力（Ｇａ１〜Ｇａ１６）のうちの一つを選択して出力する。
【００４６】
図５は図４に示す入力選択部の一実施形態を示した回路図であり、図６は図４に示す入力選択部の他の実施形態を示した回路図である。
【００４７】
図５を参照すれば、本発明の一実施形態による入力選択部７１０は、複数のスイッチングトランジスタ列（ｓｅｒｉｅｓ）（Ｓ１〜Ｓ１６）を含む。
それぞれのスイッチングトランジスタ列（Ｓ１〜Ｓ１６）の入力端は、入力選択部７１０の一つの入力（Ｇａ１、Ｇａ２、…、Ｇａ１６）と連結されており、これらの出力端は互いに連結されて入力選択部７１０の出力ＳＬとなる。
【００４８】
スイッチングトランジスタ列（Ｓ１〜Ｓ１６）のそれぞれは、“直列に連結された複数のスイッチングトランジスタ（Ｓ１１〜Ｓ１４、…、Ｓ１６１〜Ｓ１６４）を含む。ここで、直列に連結されているということは、入出力端子のうちの一つが互いに連結されていることを意味する。
【００４９】
スイッチングトランジスタ列（Ｓ１〜Ｓ１６）に属するスイッチングトランジスタ（Ｓ１１〜Ｓ１４、…、Ｓ１６１〜Ｓ１６４）の数は全て同一であるが、例えば、デジタル画像信号ＤＡＴの上位ビットデータのビット数と同一である。スイッチングトランジスタ列（Ｓ１〜Ｓ１６）に入っているスイッチングトランジスタ（Ｓ１１〜Ｓ１４、…、Ｓ１６１〜Ｓ１６４）はＮ型またはＰ型のトランジスタであり得、スイッチングトランジスタ列（Ｓ１〜Ｓ１６）はこれらの可能な組み合わせを全て包括する。
【００５０】
各スイッチングトランジスタ列（Ｓ１〜Ｓ１６）から一つずつ選んだスイッチングトランジスタ（Ｓ１１…Ｓ１６１、Ｓ１２…Ｓ１６２、Ｓ１３…Ｓ１６３、Ｓ１４…Ｓ１６４）、つまり、図面において列（ｃｏｌｕｍｎ）方向に並んでいるスイッチングトランジスタ（Ｓ１１…Ｓ１６１、Ｓ１２…Ｓ１６２、Ｓ１３…Ｓ１６３、Ｓ１４…Ｓ１６４）は、互いに“並列”に連結されている。ここで、並列に連結されているということは、制御端子が互いに連結されている意味である。
【００５１】
例えば、全てのスイッチングトランジスタ列（Ｓ１〜Ｓ１６）において第１スイッチングトランジスタ（Ｓ１１、Ｓ２１、…、Ｓ１６１）同士にその制御端子が互いに連結されており、第２スイッチングトランジスタ（Ｓ１２、Ｓ２２、…、Ｓ１６２）同士にその制御端子が互いに連結されているなどである。並列に連結されたスイッチングトランジスタ（Ｓ１１…Ｓ１６１、Ｓ１２…Ｓ１６２、Ｓ１３…Ｓ１６３、Ｓ１４…Ｓ１６４）の制御端子にはデジタル画像信号ＤＡＴの各上位ビットデータ（Ｄ５、Ｄ４、Ｄ３、Ｄ２）が入力される。
【００５２】
したがって、スイッチングトランジスタ列（Ｓ１〜Ｓ１６）は、デジタル画像信号ＤＡＴの上位ビットデータ（Ｄ５、Ｄ４、Ｄ３、Ｄ２）によってその内部の全てのスイッチングトランジスタ（Ｓ１１〜Ｓ１６４）が同時にターンオンされる時、当該入力（Ｇａ１、Ｇａ２、…、Ｇａ１６）をＳＬに出力する。
【００５３】
図６を参照すれば、本発明の他の実施形態による入力選択部７１０は、上位データ変換部７１１及びスイッチング部７１３を含む。
【００５４】
上位データ変換部７１１は、デジタル画像信号ＤＡＴの上位ビットデータ（Ｄ５、Ｄ４、Ｄ３、Ｄ２）の供給を受け、複数の分割データ変換器７１１Ｕ、７１１Ｌを含む。上位ビットデータ（Ｄ５、Ｄ４、Ｄ３、Ｄ２）は、２以上のビット数を有する複数の分割データに分れて上位データ変換部７１１に入力され（図面においては、ビット別に異なる信号線を通じて並列に入力されることと図示したが、これに限定されない）、各分割データ変換器７１１Ｕ、７１１Ｌにはこのように分れた一つの分割データが入力される。各分割データ変換器７１１Ｕ、７１１Ｌは、分割データに基づいて複数の出力端（Ｐ１１〜Ｐ１４、Ｐ２１〜Ｐ２４）のうちの一つを選択して高電圧を送出する。
【００５５】
上位ビットデータ（Ｄ５、Ｄ４、Ｄ３、Ｄ２）は、例えば、ビット数が２である複数の分割データに分かれたり、二つの分割データに分かれることができる。それぞれの分割データ変換器７１１Ｕ、７１１Ｌの出力端（Ｐ１１〜Ｐ１４、Ｐ２１〜Ｐ２４）の数は、分割データが示す場合の数と同一である。
【００５６】
例えば、分割データのビット数が２ビットである場合には、それぞれの分割データが示す場合の数が４種類であるので、各分割データ変換器７１１Ｕ、７１１Ｌの出力端（Ｐ１１〜Ｐ１４、Ｐ２１〜Ｐ２４）の数は４であり、分割データ変換器７１１Ｕ、７１１Ｌの数がＢＮ（＝上位ビットデータのビット数）×（１／２）であるので、上位データ変換部７１１の出力端（Ｐ１１〜Ｐ１４、Ｐ２１〜Ｐ２４）の総数は４×ＢＮ×（１／２）＝２ＢＮとなる。上位ビットデータ（Ｄ５、Ｄ４、Ｄ３、Ｄ２）を二つの分割データに分けた場合には分割データのビット数がＢＮ／２であり、分割データが示す場合の数は２ＢＮ／２であるので、各分割データ変換器７１１Ｕ、７１１Ｌの出力端（Ｐ１１〜Ｐ１４、Ｐ２１〜Ｐ２４）の数は２ＢＮ／２であり、上位データ変換部７１１の出力端（Ｐ１１〜Ｐ１４、Ｐ２１〜Ｐ２４）の総数は２（ＢＮ／２）＋１となる。
【００５７】
スイッチング部７１３は上位データ変換部７１１と連結され、階調電圧生成部８００から複数の入力（Ｇａ１〜Ｇａ１６）を受け、そのうちの一つを選択してＳＬに出力する。
スイッチング部７１３は複数のスイッチング素子群７１３Ｕ、７１３Ｌを含み、スイッチング素子群７１３Ｕ、７１３Ｌの数は分割データ変換器７１１Ｕ、７１１Ｌの数と同一である。それぞれのスイッチング素子群７１３Ｕ、７１３Ｌは、一つの分割データ変換器７１１Ｕ、７１１Ｌと連結されている。
【００５８】
スイッチング素子群７１３Ｕ、７１３Ｌのうちの一つのスイッチング素子群７１３Ｕは入力（Ｇａ１〜Ｇａ１６）に連結されており、他の一つのスイッチング素子群７１３Ｌは出力ＳＬに連結されており、スイッチング素子群７１３Ｕ、７１３Ｌ同士も互いに連結されている。
スイッチング素子群７１３Ｕ、７１３Ｌは、複数のスイッチング素子（ＳＷＵ１１〜ＳＷＵ１４、…、ＳＷＵ４１〜ＳＷＵ４４；ＳＷＬ１１〜ＳＷＬ１４、…、ＳＷＬ４１〜ＳＷＬ４４）を含み、各スイッチング素子群７１３Ｕ、７１３Ｌ内のスイッチング素子（ＳＷＵ１１〜ＳＷＵ４４、ＳＷＬ１１〜ＳＷＬ４４）の数は入力（Ｇａ１〜Ｇａ１６）の数と同一である。
【００５９】
各スイッチング素子（ＳＷＵ１１〜ＳＷＵ４４、ＳＷＬ１１〜ＳＷＬ４４）は分割データ変換器７１１Ｕ、７１１Ｌの出力のうちの一つに連結され、分割データ変換器７１１Ｕ、７１１Ｌの出力によって開閉が制御される。各スイッチング素子群７１３Ｕ、７１３Ｌ内で複数のスイッチング素子（ＳＷＵ１１〜ＳＷＵ４４、ＳＷＬ１１〜ＳＷＬ４４）が同一の分割データ変換器７１１Ｕ、７１１Ｌの出力に連結されているので、分割データ変換器７１１Ｕ、７１１Ｌの出力端のうちの一つから高電圧が出力される場合、複数のスイッチング素子（ＳＷＵ１１〜ＳＷＵ４４、ＳＷＬ１１〜ＳＷＬ４４）がターンオンされ、当該入力（Ｇａ１〜Ｇａ１６）を送出する。
【００６０】
スイッチング素子群７１３Ｕ、７１３Ｌ内の各スイッチング素子（ＳＷＵ１１〜ＳＷＵ４４、ＳＷＬ１１〜ＳＷＬ４４）の入出力端子のうちの一つは、隣接したスイッチング素子群７１３Ｕ、７１３Ｌのスイッチング素子（ＳＷＬ１１〜ＳＷＬ４４、ＳＷＵ１１〜ＳＷＵ４４）のうちの一つと連結されており、入出力端子のうちの他の一つは、入力（Ｇａ１〜Ｇａ１６）のうちの一つまたは出力ＳＬと連結されている。スイッチング素子群が３個以上である場合、中間のスイッチング素子群にあるスイッチング素子は入力または出力の代わりに両側のスイッチング素子群のスイッチング素子と連結される。
【００６１】
また、分割データ変換器７１１Ｕの同一の出力に連結されたスイッチング素子群７１３Ｕのスイッチング素子（ＳＷＵ１１〜ＳＷＵ４４）と連結されたスイッチング素子群７１３Ｌのスイッチング素子（ＳＷＬ１１〜ＳＷＬ４４）は、分割データ変換器７１１Ｌの互いに異なる出力に連結される。
このように連結すれば、スイッチング素子群７１３Ｕは分割データ変換器７１１Ｕの出力によって複数の入力（Ｇａ１〜Ｇａ１６）のうちのいくつかを選択し、スイッチング素子群７１３Ｌは、選択されたいくつかの入力（Ｇａ１〜Ｇａ１６）のうちの一つを分割データ変換器７１１Ｌの出力によって選択して出力する。
【００６２】
このようにすることによって、デジタル画像信号ＤＡＴの上位ビットデータ（Ｄ５、Ｄ４、Ｄ３、Ｄ２）によって複数の入力（Ｇａ１〜Ｇａ１６）のうちの一つを選択することができる。
その他にも、図４の入力選択部７１０は多様な実施形態によって実現できる。
【００６３】
再び図４を参照すれば、デジタル−アナログ変換部７００の時間制御部７５０は、制御信号によって階調電圧生成部８００の各出力部（８２１〜８３６）が出力するいろいろな階調電圧の出力時間を制御する出力制御信号ＯＣを生成し、これについての情報（以下、出力時間情報と言う）ＯＴを出力選択部７２０に出力する。時間制御部７５０は計数器（ｃｏｕｎｔｅｒ）を含むことができる。
【００６４】
この時、出力制御信号ＯＣは４個の伝送線を通じて出力され、４個の伝送線に交互に選択スイッチング素子（Ｑ１１〜Ｑ１４、…、Ｑ１６１〜Ｑ１６４）をターンオンさせることができる電圧を伝送することによって、階調電圧の出力時間を制御する。出力時間情報ＯＴは、例えば、デジタル信号としてデジタル画像信号ＤＡＴの下位ビットデータ（Ｄ１、Ｄ０）と同一のビット数を有する。出力時間情報ＯＴは時間によって値が変わり、各出力部（８２１〜８３６）内でその時間に出力されるスイッチング素子（Ｑ１１〜Ｑ１４、…、Ｑ１６１〜Ｑ１６４）の相対位置、または階調電圧の相対位置を示す。
【００６５】
出力選択部７２０は、入力選択部７１０及び時間制御部７５０と連結されており、出力制御部７３０と出力スイッチング素子Ｑ１を含む。
出力制御部７３０は、時間制御部７５０の出力時間情報ＯＴとデジタル画像信号ＤＡＴの下位ビットデータ（Ｄ１、Ｄ０）に基づいて選択信号ＳＥＬを出力する。出力制御部７３０の例としては、出力時間情報ＯＴに基づいて下位ビットデータ（Ｄ１、Ｄ０）をパルス幅変調させるパルス幅変調器（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｉｆｉｅｒ）がある。
【００６６】
出力スイッチング素子Ｑ１は、出力制御部７３０の選択信号ＳＥＬによってターンオンまたはターンオフされて入力選択部７１０の出力ＳＬからの出力値、つまり、階調電圧生成部８００の出力部（８２１〜８３６）のうちの一つから互いに異なる時間に出力される複数の階調電圧のうちの一つ以上の階調電圧を選択し、選択した一つ以上の階調電圧を連続して出力する。出力スイッチング素子Ｑ１の出力がすなわちデジタル−アナログ変換部７００の出力となる。
【００６７】
次に、図７を参照して図４に示す出力制御部について詳細に説明する。
図７は図４に示す出力制御部の一実施形態を示した回路図である。
図７を参照すれば、本発明の一実施形態による出力制御部７３０は、一種のパルス幅変調器であって、第１節点ｎ１で連結された比較器７３２及び選択信号生成部７３４を含む。
【００６８】
比較器７３２は、時間制御部７５０の出力時間情報ＯＴとデジタル画像信号ＤＡＴの下位ビットデータ（Ｄ１、Ｄ０）とを比較して出力信号を生成する。例えば、比較器７３２は出力時間情報ＯＴと下位ビットデータ（Ｄ１、Ｄ０）が同一であれば高電圧を出力し、互いに異なれば低電圧を出力することができる。
このような比較器７３２は、下位ビットデータ（Ｄ１、Ｄ０）のビット数（＝出力時間情報のビット数）によって多様に実現でき、図７に示すように、下位ビットデータ（Ｄ１、Ｄ０）が２ビットである場合、３個のＮＡＮＤゲートＧ１、Ｇ２、Ｇ３と一つの反転ゲートＧ４を含むことができる。
【００６９】
つまり、第１及び第２ＮＡＮＤゲートＧ１、Ｇ２は、画像信号ＤＡＴの下位ビットデータ（Ｄ１、Ｄ０）の各席と出力時間情報ＯＴの反転データ（ＯＴＢ１、ＯＴＢ２）の各席をＮＡＮＤ演算し、第３ＮＡＮＤゲートＧ３は第１及び第２ＮＡＮＤゲートＧ１、Ｇ２の出力をＮＡＮＤ演算する。反転、ゲートＧ４は第３ＮＡＮＤゲートＧ３の出力を反転して第１節点ｎ１に出力する。
選択信号生成部７３４は、第１及び第２入力トランジスタＱ７、Ｑ８、初期化トランジスタＱ６、高電圧伝達トランジスタＱ９、及び反転ゲートＧ５を含む。
第１及び第２入力トランジスタＱ７、Ｑ８は第１節点ｎ１（つまり、入力端子）と第２節点ｎ２との間に直列連結されており、反転ゲートＧ５は第２節点ｎ２と出力端ｎ３との間に連結されており、第２節点ｎ２の電圧を反転して選択信号ＳＥＬとして選択信号生成部７３４の出力端ｎ３に出力する。
【００７０】
第１入力トランジスタＱ７の制御端子はサンプリング信号Ｖｓａｍの印加を受け、第２入力トランジスタＱ８の制御端子は選択信号ＳＥＬの印加を受ける。
初期化トランジスタＱ６は初期化信号Ｖｒｓｔの印加を受ける制御端子、接地している入力端子及び第２節点ｎ２と連結されている出力端子を含む。
高電圧伝達トランジスタＱ９は、出力端ｎ３と連結されている制御端子、基準電圧ＡＶＤＤと連結されている入力端子及び第２節点ｎ２と連結されている出力端子を含む。
第２入力トランジスタＱ８と高電圧伝達トランジスタＱ９の導電型は互いに反対であり、サンプリング信号Ｖｓａｍ及び初期化信号Ｖｒｓｔの波形は、第１入力トランジスタＱ７及び初期化トランジスタＱ６の導電型によって決定される。
【００７１】
次に、図８を参照して図４及び図７に示すデジタル−アナログ変換部７００及び階調電圧生成部８００の動作について詳細に説明する。
上述した説明と図面に示したように、デジタル画像信号ＤＡＴは６ビットのデジタル信号であり、４ビットの上位ビットデータ、２ビットの下位ビットデータに分割されると仮定する。
【００７２】
ラッチ５３０からデジタル画像信号ＤＡＴを受ければ、入力選択部７１０はデジタル画像信号ＤＡＴの上位ビットデータ（Ｄ５、Ｄ４、Ｄ３、Ｄ２）に基づいて１６個の入力（Ｇａ１、Ｇａ２、…、Ｇａ１６）のうちの一つを選択して出力ＳＬに出力する。入力選択部７１０の出力ＳＬは時間によって互いに異なる４個の階調電圧を含む。
【００７３】
上述したように、出力ＳＬに含まれた４個の階調電圧は時間制御部７５０からの出力制御信号ＯＣによって順次に出力され、これに対する出力時間情報ＯＴが出力制御部７３０に提供される。出力制御部７３０の比較器７３２は、デジタル画像信号ＤＡＴの下位ビットデータ（Ｄ１、Ｄ０）と出力時間情報ＯＴとを比較する。
【００７４】
例えば、出力時間情報ＯＴが“００”であれば、階調電圧生成部８００の各出力部（８２１〜８３６）で最も高い階調電圧（以下、“第１階調電圧”と言う）Ｖ１が出力され、“０１”であれば、その次に高い階調電圧（以下、“第２階調電圧”と言う）Ｖ２、“１０”であれば、その次に高い階調電圧（以下、“第３階調電圧”と言う）Ｖ３、そして“１１”であれば、最も低い階調電圧（以下“第４階調電圧”と言う）Ｖ４が出力されるとする。そして図８に示すように、高い階調電圧から低い階調電圧の順に順次に出力されるとし、デジタル画像信号ＤＡＴの下位ビットデータは“０１”とする。
【００７５】
先に、入力選択部７１０が第１階調電圧Ｖ１を出力し始めれば、出力制御部７３０の初期化トランジスタＱ６は初期化信号Ｖｒｓｔによってターンオンされ、第２節点ｎ２を低電圧に設定した後にターンオフされる。そうすると、反転ゲートＧ５の出力電圧が高電圧になり、これによって高電圧を伝達するトランジスタＱ９はターンオフの状態、第２入力トランジスタＱ８はターンオンの状態となる。サンプリング信号Ｖｓａｍが低電圧であれば、第１入力トランジスタＱ７はターンオフの状態であるので、節点ｎ２は低電圧を維持する。したがって、出力制御部７３０の選択信号ＳＥＬが高電圧になり、出力スイッチング素子Ｑ１がターンオンされてデジタル−アナログ変換部７００は第１階調電圧Ｖ１を出力する。
【００７６】
この時、出力時間情報ＯＴが“００”であり、これはデジタル画像信号ＤＡＴの下位ビットデータ（Ｄ１、Ｄ０）と異なるので、比較器７３２は低電圧を出力する。
この状態でサンプリング信号Ｖｓａｍがハイレバルに遷移すれば、第１入力トランジスタＱ７がターンオンされて第１節点ｎ１の低電圧を第２節点ｎ２に伝達する。したがって、第２節点ｎ２は低電圧をそのまま維持し、選択信号生成部７３４は選択信号ＳＥＬを高電圧で維持し続ける。
【００７７】
次に、入力選択部７１０が第２階調電圧Ｖ２を出力し始め、出力時間情報ＯＴが“０１”になれば、出力時間情報ＯＴと下位ビットデータ（Ｄ１、Ｄ０）が同一であるので、比較器７３２の出力が高電圧になる。しかし、第１入力トランジスタＱ７がまだターンオフの状態であるので、選択信号ＳＥＬは高電圧を維持する。
サンプリング信号Ｖｓａｍがハイレバルに遷移すれば、第１入力トランジスタＱ７がターンオンされて比較器７３２の高電圧出力が第２節点ｎ２に印加される。反転ゲートＧ５は第２節点ｎ２の高電圧を反転して低電圧を出力し、これによって高電圧を伝達するトランジスタＱ９はターンオンされ、第２入力トランジスタＱ８はターンオフされる。高電圧伝達トランジスタＱ９は第２節点ｎ２に高電圧である基準電圧ＡＶＤＤを伝達し、第２節点ｎ２の高電圧を維持する。
【００７８】
以下、選択信号ＳＥＬは低電圧に変わり、出力スイッチング素子Ｑ１がターンオフされてデジタル−アナログ変換部７００の出力を遮断する。
一度ターンオフされた第２入力トランジスタＱ８は、初期化信号Ｖｒｓｔが再び高電圧になって第２節点ｎ２が低電圧になるまでターンオフの状態をそのまま維持するので、デジタル−アナログ変換部７００の出力もその時まで遮断される。
出力バッファ５７０は最後に供給された階調電圧、つまり、第２階調電圧Ｖ２をデータ電圧として当該データ線に印加し、この電圧を１水平期間の間に維持する。
【００７９】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【産業上の利用可能性】
【００８０】
本発明は上述した液晶表示装置の他にも有機発光表示装置など他の表示装置にも適用できる。
【図面の簡単な説明】
【００８１】
【図１】本発明の一実施形態による液晶表示装置のブロック図である。
【図２】本発明の一実施形態による液晶表示装置における一つの画素の等価回路図である。
【図３】本発明の一実施形態による液晶表示装置におけるデータ駆動部及び階調電圧生成部のブロック図である。
【図４】図３に示すデータ駆動部のデジタル−アナログ変換部及び階調電圧生成部の詳細図である。
【図５】図４に示す入力選択部の一実施形態を示した回路図である。
【図６】図４に示す入力選択部の他の実施形態を示した回路図である。
【図７】図４に示す出力制御部の一実施形態を示した回路図である。
【図８】本発明の一実施形態によるデータ駆動部及び階調電圧生成部の動作を説明するための信号波形図である。
【符号の説明】
【００８２】
３００        液晶表示板組立体
４００        ゲート駆動部
５００        データ駆動部
５１０        シフトレジスタ
５３０        ラッチ
５７０        出力バッファ
６００        信号制御部
７００        デジタル−アナログ変換部
７１０        入力選択部
７１１        上位データ変換部
７１３        スイッチング部
７２０        出力選択部
７３０        出力制御部
７３２        比較器
７３４        選択信号生成部
７５０        時間制御部
８００        階調電圧生成部
８１０        抵抗列
８２１〜８３６    出力部
【図１】
2007310361.tif 000003
【図２】
2007310361.tif 000004
【図３】
2007310361.tif 000005
【図４】
2007310361.tif 000006
【図５】
2007310361.tif 000007
【図６】
2007310361.tif 000008
【図７】
2007310361.tif 000009
【図８】
2007310361.tif 000010