(57)【要約】【課題】  バンド低域のパワーゲインの低下を防止し、周波数特性の改善できるようにしたテレビジョンチューナを提供する。【解決手段】  テレビジョン信号が入力される第１のゲートＧ１ａ、第１の制御電圧Ｖ１が入力される第２のゲートＧ１ｂ、前記テレビジョン信号を増幅した信号を出力するドレインＤ１及びグランドに接地されるソースＳ１とを備えた増幅素子２２Ａと、前記ドレインと前記グランドとの間に直列接続された第１の抵抗Ｒ１、第１の可変抵抗Ｒｖ１、第２の可変抵抗Ｒｖ２および第２の抵抗Ｒ２と、前記第１の抵抗と第１の可変抵抗との接続点Ｐ１に生じた電圧を前記第１のゲートに帰還して印加する第３の抵抗Ｒ３とを有し、前記第１の可変抵抗Ｒｖ１の抵抗値が前記第１の制御電圧Ｖ１によって可変させられ、前記第２の可変抵抗Ｒｖ２の抵抗値が前記第１の制御電圧Ｖ１とは異なる第２の制御電圧Ｖ２によって可変させられるようにした。【選択図】図２
2007043539.tif 000002
【特許請求の範囲】
【請求項１】
テレビジョン信号が入力される第１のゲート、第１の制御電圧が入力される第２のゲート、前記テレビジョン信号を増幅した信号を出力するドレイン及びグランドに接地されるソースとを備えた増幅素子と、前記ドレインと前記グランドとの間に直列接続された第１の固定抵抗、第１の可変抵抗、第２の可変抵抗および第２の固定抵抗と、前記第１の固定抵抗と第１の可変抵抗との接続点に生じた電圧を前記第１のゲートに印加する第３の固定抵抗とを有し、
前記第１の可変抵抗の抵抗値が前記第１の制御電圧によって可変させられ、前記第２の可変抵抗の抵抗値が前記第１の制御電圧とは異なる第２の制御電圧によって可変させられるようにしたことを特徴とするテレビジョンチューナ。
【請求項２】
前記第１のゲートの前段と前記ドレインの後段の少なくとも一方に、可変容量ダイオードを有する可変型の同調回路が設けられており、前記可変容量ダイオードに前記第２の制御電圧が与えられることを特徴とする請求項１記載のテレビジョンチューナ。
【請求項３】
前記ドレインと前記接続点との間に設けられた前記第１の固定抵抗と、前記接続点とグランドとの間に設けられた前記第２の固定抵抗とが、ともに周囲の温度が上昇すると抵抗値も上昇するプラスの特性を有する抵抗で形成されており、且つ前記第２の固定抵抗の温度係数を前記第１の固定抵抗の温度係数よりも大きくしたことを特徴とする請求項１または２に記載のテレビジョンチューナ。
【請求項４】
前記第１の可変抵抗が第１のＦＥＴで形成され、第２の可変抵抗が第２のＦＥＴで形成されており、前記第１のＦＥＴのゲートに前記第１の制御電圧が印加され、前記第２のＦＥＴのゲートに前記第２の制御電圧が印加されるようにしたことを特徴とする請求項１ないし３のいずれか一項に記載のテレビジョンチューナ。
【請求項５】
ＡＧＣ電圧を生成するＡＧＣ回路と、同調電圧を生成する選局処理部とが設けられており、前記第１の制御電圧がＡＧＣ電圧であり、前記第２の制御電圧が同調回路であることを特徴とする請求項１ないし４のいずれか一項に記載のテレビジョンチューナ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＶＨＦ帯およびＵＨＦ帯などのテレビジョン信号を受信するテレビジョンチューナに係わり、特に周波数利得特性を向上させるようにしたテレビジョンチューナに関する。
【背景技術】
【０００２】
図６はテレビジョンチューナの概要を示すブロック構成図、図７は入力同調回路を示す回路構成図、図８は従来の高周波増幅回路を示す回路構成図、図９は従来のテレビジョンチューナの周波数特性を示すグラフである。なお、前記図９においては◆印を結んだ曲線が常温時の特性を示し、■印を結んだ曲線が高温時の特性を示している。また図９はＡＧＣ電圧を一定とした場合であって、入力信号を入力同調回路へのテレビジョン信号とし、出力信号を高周波増幅回路から出力される信号とした場合における電力利得（パワーゲイン）として示すものである。
【０００３】
図６に示すように、従来のテレビジョンチューナはＶＨＦチューナ回路１とＵＨＦチューナ回路２とを有している。前記ＶＨＦチューナ回路１及びＵＨＦチューナ回路２は、それぞれ入力同調回路３，４、高周波増幅回路５，６、段間同調回路７，８、混合回路（ＭＩＸ）９，１０、局部発振回路１１，１２などを有しており、これらはいくつかの半導体集積回路から構成されている。
【０００４】
所望のチャネルが選択されると、図示しない所定のバンド切換電圧および／または同調電圧などが、前記入力同調回路３，４や前記局部発振回路１１，１２などに設けられた図示しないスイッチダイオードや可変容量ダイオードなどに対して出力される。そして、目的とするチャネルのテレビジョン信号が増幅され、さらには映像中間周波数（ＩＦ）に変換されて、次段に設けられた映像中間周波増幅・検波回路１３に送られるようになっている。
【０００５】
図７に示すように、前記入力同調回路３，４は直列接続されたコイルＬ１，Ｌ２と、同じく直列接続されたコンデンサＣ１及び可変容量ダイオードＤｖとを互いに並列に接続することにより形成されるＬＣ共振回路で形成されている。また、前記コイルＬ２の端部はコンデンサＣを介して高周波的に接地されている。前記コイルＬ２にはスイッチダイオードＤｓが並列に接続されており、前記スイッチダイオードＤｓのアノードに所定のバンド切換電圧を印加することにより、前記コイルＬ２の両端を短絡させることでバンドの切換えを行うことが可能とされている。また前記可変容量ダイオードＤｖのカソードには前記同調電圧が印加されるようになっており、この同調電圧の電圧レベルに応じて前記可変容量ダイオードＤｖの容量Ｃｖを可変できるようになっている。このため、前記バンド切換電圧によってＶＨＦ帯についてはロー・バンドとハイ・バンドのいずれかに切換えることができる。そして、前記バンドをいずれかに切り換えた状態において、前記同調電圧を可変することにより前記可変容量ダイオードＤｖの容量Ｃｖを変えて同調周波数の設定を低域と高域との間で適宜変更することにより、ＶＨＦ帯およびＵＨＦ帯の双方において所望の受信チャネルを選択することが可能とされている（図９参照）。
【０００６】
図８に示すように、従来の高周波増幅回路５，６は主として第１及び第２の増幅素子（デュアルゲート型ＦＥＴ）ｇ１，ｇ２と、第１及び第２の抵抗ｒ１，ｒ２と、４つの端子５ａ，５ｂ，５ｃおよび５ｄなどを有して構成されている。
【０００７】
前記第１の増幅素子ｇ１は信号増幅用であり、前記第２の増幅素子ｇ２はバイアス電圧調整用である。前記第１の増幅素子ｇ１の第１のゲートｇ１ａは端子５ａを介して前記入力同調回路３，４の出力に接続され、ドレインｄ１は端子５ｂを介して次段に設けられた段間同調回路７，８の入力に接続されている。
【０００８】
前記第１の増幅素子ｇ１の前記ドレインｄ１と第１のゲートｇ１ａとの間は第１の抵抗ｒ１で接続され、前記第１の増幅素子の前記第１のゲートｇ１ａと前記第２の増幅素子ｇ２の第１のゲートｇ２ａ及びドレインｄ２との間は第２の抵抗ｒ２で接続されている。また第１及び第２の増幅素子のソースs１，s２はともにグランドＧＮＤに接地されている。そして、第１の増幅素子ｇ１の第２のゲートｇ１ｂと前記第２の増幅素子ｇ２の第２のゲートｇ２ｂには、高周波増幅回路５，６の利得を制御するＡＧＣ電圧が印加される。
【０００９】
前記ＡＧＣ電圧が印加されると、前記第１の増幅素子ｇ１および前記第２の増幅素子ｇ２が動作するため、前記第１の増幅素子ｇ１の第１のゲートｇ１ａから入力されたテレビジョン信号が増幅され、前記第１の増幅素子ｇ１の前記ドレインｄ１から出力される。このとき、前記第１の増幅素子ｇ１の第１のゲートｇ１ａには、前記第１の増幅素子ｇ１のドレインｄ１の電圧を、前記第１の抵抗ｒ１と第２の抵抗ｒ２とによって抵抗分割することにより生成される電圧がバイアス電圧として印加される。同時に、前記第２の増幅素子ｇ２も動作させられるため、前記バイアス電圧を前記前記ＡＧＣ電圧に応じて調整することが可能とされている。
【００１０】
このため、このテレビジョンチューナでは入力されるテレビジョン信号が受信電波の強弱に応じて変動するような場合であっても、前記ＡＧＣ電圧に応じて前記バイアス電圧および利得を制御することができるため、そのような変動の影響を受けない一定レベルの増幅信号を次段の段間同調回路７，８に向けて出力できるようになっている。
以上のようなテレビジョンチューナは、例えば下記の特許文献１に記載されている。
【特許文献１】特開２００２−３６８６３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記のようなテレビジョンチューナにおいては、高周波信号であるテレビジョン信号がＶＨＦ帯とＵＨＦ帯に亘る広帯域であるため、ＶＨＦ（ロー・バンド）帯、ＶＨＦ（ハイ・バンド）帯およびＵＨＦ帯に区分して増幅回路を構成し、それぞれ増幅するようにしているが、入力同調回路３、４から前記高周波増幅回路５，６を経て段間同調回路７、８までの経路ではテレビジョン信号の全帯域にわたって利得が一定であること、すなわち周波数特性が平坦であることが望ましい。
【００１２】
しかし、図９に示すように、実際の入力同調回路３、４から高周波増幅回路５，６を経て段間同調回路７、８までの経路の周波数特性は、常温及び高温のいずれにおいても平坦ではなく山形を有し、各バンドの高域および低域側が中域に比較して極端に劣化しやすいという問題がある。
【００１３】
特に、バンドの低域側に位置するチャネルを受信する場合には、高周波増幅回路の動作点が歪みの生じやすい領域となるため、テレビジョンチューナとして性能が受信チャネルによって大きく異なるという問題がある。
【００１４】
これらの原因は、前記入力同調回路３，４や前記段間同調回路７、８を構成するスイッチダイオードＤｓおよび可変容量ダイオードＤｖが有する特性にあると考えられる。すなわち、前記スイッチダイオードＤｓや可変容量ダイオードＤｖは、印加する電圧（バンド切換電圧やＡＧＣ電圧）が小さくなると直列抵抗（オン抵抗）が大きくなる傾向があり、その反対に前記バンド切換電圧やＡＧＣ電圧が高くなると可変容量ダイオードの容量が小さくなる傾向がある。このため、ＬＣ共振回路のＱ値が変化し、パワーゲインが低下することに起因すると考えられる。
【００１５】
本発明は上記従来の課題を解決するためのものであり、テレビジョン信号の周波数特性の改善、より詳しくはＶＨＦ帯およびＵＨＦ帯の特にバンド低域のパワーゲインの低下を防止できるようにしたテレビジョンチューナを提供することを目的としている。
【課題を解決するための手段】
【００１６】
本発明は、テレビジョン信号が入力される第１のゲート、第１の制御電圧が入力される第２のゲート、前記テレビジョン信号を増幅した信号を出力するドレイン及びグランドに接地されるソースとを備えた増幅素子と、前記ドレインと前記グランドとの間に直列接続された第１の固定抵抗、第１の可変抵抗、第２の可変抵抗および第２の固定抵抗と、前記第１の固定抵抗と第１の可変抵抗との接続点に生じた電圧を前記第１のゲートに印加する第３の固定抵抗とを有し、
前記第１の可変抵抗の抵抗値が前記第１の制御電圧によって可変させられ、前記第２の可変抵抗の抵抗値が前記第１の制御電圧とは異なる第２の制御電圧によって可変させられるようにしたことを特徴とするものである。
【００１７】
本発明のテレビジョンチューナでは、第１及び第２の可変抵抗として、印加電圧（第１及び第２の制御電圧）が高くなると抵抗値が低くなり、前記印加電圧が低くなると抵抗値が高くなる特性を有するものを使用するようにした。このため、前記第１の制御電圧が減電圧となる場合、すなわち強電界入力時であっても、第１の増幅素子からの出力に歪みが発生するのを抑えることができる。このため、周波数特性を改善することができる。
【００１８】
また前記第２の制御電圧が減電圧となる場合、すなわち低域チャネルを受信する場合であっても第１の増幅素子に印加されるバイアス電圧の低下を抑えることができるため、前記低域チャネルの利得の低下を防止することができる。このため、広帯域に亘るに周波数特性を平坦なものとすることができる。
【００１９】
上記において、前記第１のゲートの前段と前記ドレインの後段の少なくとも一方に、可変容量ダイオードを有する可変型の同調回路が設けられており、前記可変容量ダイオードに前記第２の制御電圧が与えられることを特徴とするものが好ましい。
【００２０】
上記手段では、第２の制御電圧を用いることによりテレビジョン信号の増幅動作と入力同調回路および／または出力同調回路の動作との間の同期をとることができる。このため、各チャネルに対し入力同調回路および／または出力同調回路を最適な特性を発揮することが可能な状態に設定することができる。
【００２１】
上記においては、前記ドレインと前記接続点との間に設けられた前記第１の固定抵抗と、前記接続点とグランドとの間に設けられた前記第２の固定抵抗とが、ともに周囲の温度が上昇すると抵抗値も上昇するプラスの特性を有する抵抗で形成されており、且つ前記第２の固定抵抗の温度係数を前記第１の固定抵抗の温度係数よりも大きくしたものが好ましい。
【００２２】
上記手段では、高温時の利得特性の低下を防止することができる。
例えば、前記第１の可変抵抗が第１のＦＥＴで形成され、第２の可変抵抗が第２のＦＥＴで形成されており、前記第１のＦＥＴのゲートに前記第１の制御電圧が印加され、前記第２のＦＥＴのゲートに前記第２の制御電圧が印加されるものとして構成することができる。
【００２３】
上記手段では、ＦＥＴのゲート−ソース間のオン抵抗が、印加電圧を下げると高くなるという逆特性を利用することで構成することができる。このため、半導体集積回路においては、ＭＯＳＦＥＴからなる増幅素子を形成する際に同時に第１及び第２の可変抵抗を形成することができる。このため、製造コストを安価なものとすることができるとともに、小型化することが可能となる。
【００２４】
また上記においては、ＡＧＣ電圧を生成するＡＧＣ回路と、同調電圧を生成する選局処理部とが設けられており、前記第１の制御電圧がＡＧＣ電圧であり、前記第２の制御電圧が同調回路であるものとして形成することができる。
【００２５】
上記手段では、通常のテレビジョンチューナが有するＡＧＣ電圧及び同調回路の各信号を利用することができる。このため、回路規模の増大を招くことがない。
【発明の効果】
【００２６】
本発明のテレビジョンチューナでは、ＶＨＦ帯およびＵＨＦ帯の特にバンド低域のパワーゲインの低下を防止し、テレビジョン信号の周波数特性を改善することができる。
【発明を実施するための最良の形態】
【００２７】
図１は本発明のテレビジョンチューナの概要としてＶＨＦ帯を示す回路構成図、図２は本発明の主要部として高周波増幅回路を示す回路構成図、図３は高周波増幅回路の等価回路図、図４は制御電圧と可変抵抗（ＦＥＴ）との関係を示すグラフ、図５は本発明のテレビジョンチューナの周波数特性を示すグラフである。なお、前記図５においては、◆印を結ぶ曲線が従来の常温時の特性を、■印を結ぶ曲線が従来の高温時の特性を、△印を結ぶ曲線が本発明の常温時の特性を、×印を結ぶ曲線が本発明の高温時の特性をそれぞれ示している。また図５はＡＧＣ電圧を一定とした場合であって、入力信号を入力同調回路へ入力される高周波のテレビジョン信号とし、出力信号を高周波増幅回路からの出される信号とした場合における電力利得（パワーゲイン）として示すものである。
【００２８】
本発明のテレビジョンチューナの基本的な構成は上記従来の説明の図６と同じ構成であり、ＶＨＦチューナ回路とＵＨＦチューナ回路を有している。図１は、このうちＶＨＦチューナ回路２０のみを示しており、以下の説明においては図示しないＵＨＦチューナ回路についても同様である。
【００２９】
図１に示すように、ＶＨＦチューナ回路２０は、入力同調回路２１、高周波増幅回路（ＲＦアンプ）２２、段間同調回路２３、混合回路（ＭＩＸ）２４、局部発振回路２５などを有しており、これらと図示しないＵＨＦチューナ回路とがいくつかの半導体集積回路を使用して構成されている。
【００３０】
前記入力同調回路２１は、図７に示すように直列接続されたコイルＬ１およびコイルＬ２と、同じく直列接続されたコンデンサＣ１及び可変容量ダイオードＤｖ１とを有し、これらを互いに並列に接続することにより形成されるＬＣ共振回路として構成されている。また、コイルＬ２の端部はコンデンサＣを介して高周波的に接地されている。前記コイルＬ２にはスイッチダイオードＤＳ１がカソードをグランドに向けた状態で並列接続されており、前記スイッチダイオードＤＳ１のアノードに所定のバンド切換電圧Ｖ０を印加することにより、前記コイルＬ２の両端を短絡させることが可能とされている。そして、このバンド切換電圧Ｖ０の入力の有無により、ＶＨＦチューナ回路の動作状態をロー・バンドとハイ・バンドのいずれかに切り換えることが可能とされている。すなわち、前記入力同調回路２１は可変型の同調回路として形成されている。
【００３１】
図１又は図２に示すように、前記高周波増幅回路２２は、増幅素子として機能する第１の増幅素子２２Ａと、可変抵抗素子として機能する第２の増幅素子２２Ｂと、第１ないし第４の抵抗（固定抵抗）Ｒ１，Ｒ２，Ｒ３，Ｒ４と、６つの入出力用の端子２２ａ，２２ｂ，２２ｃ，２２ｄ，２２ｅおよび２２ｆなどを有している。
【００３２】
前記第１及び第２の増幅素子２２Ａ，２２Ｂは、それぞれ一方の増幅素子のソースと他方の増幅素子のドレインとが接続されたデュアルゲート型のＦＥＴで構成されており、前記第１の増幅素子２２Ａは信号増幅用、前記第２の増幅素子２２Ｂはバイアス電圧調整用として設けられている。
【００３３】
第１の増幅素子２２Ａの第１のゲートＧ１ａは端子２２ａを介して前記入力同調回路２１の出力端子２１ｂに接続され、前記第１の増幅素子２２ＡのドレインＤ１は端子２２ｂを介して前記段間同調回路２３の入力端子２３ａに接続されている。また第１の増幅素子２２ＡのソースＳ１は端子２２ｆを介してグランドＧＮＤに接地されている。
【００３４】
前記第１の増幅素子２２Ａの前記ドレインＤ１と前記第１のゲートＧ１ａとの間は、直列接続された第１の抵抗Ｒ１と第３の抵抗Ｒ３を介して接続されている。前記第３の抵抗Ｒ３は、後述するようにバイアス電圧調整部として機能する第２の増幅素子２２Ｂで設定したバイアス電圧ＶＢを前記第１の増幅素子２２Ａの第１のゲートＧ１ａに印加するための抵抗であり、他の抵抗に比較して高抵抗のものが使用されている。
【００３５】
また前記第１の抵抗Ｒ１と前記第３の抵抗Ｒ３との接続点Ｐ１は端子２２ｃに接続されており、この接続点Ｐ１には前記第２の増幅素子２２ＢのドレインＤ２が接続されている。そして、前記第２の増幅素子２２ＢのソースＳ２は第２の抵抗Ｒ２を介して端子２２ｆに接続され、さらに前記端子２２ｆを介してグランドＧＮＤに接地されている。
【００３６】
すなわち、前記第１の増幅素子２２ＡのドレインＤ１とグランドＧＮＤと間には、前記第１の抵抗Ｒ１、第２の増幅素子２２Ｂ及び第２の抵抗Ｒ２が直列的に接続されている。なお、前記第２の増幅素子２２ＢのドレインＤ２とソースＳ２との間には、第４の抵抗Ｒ４が前記第２の増幅素子２２Ｂに対して並列に接続されている。この第４の抵抗Ｒ４は前記第２の増幅素子２２Ｂのドレイン−ソース間電圧を微調整する抵抗として機能する。
【００３７】
前記第１の増幅素子２２Ａの第２のゲートＧ１ｂと前記第２の増幅素子２２Ｂの第２のゲートＧ２ｂは共に端子２２ｄに接続されており、この端子２２ｄを介して図示しないＡＧＣ回路から出力される第１の制御電圧（ＡＧＣ電圧）Ｖ１を前記第２のゲートＧ１ｂ，Ｇ２ｂに同時に印加できるようになっている。また前記第２の増幅素子２２Ｂの第１のゲートＧ２ａは端子２２ｅに接続されており、この端子２２ｃを介して第２の制御電圧Ｖ２を印加することができるようになっている。なお、前記第２の制御電圧Ｖ２は、例えば図示しない選局処理部においてチャネルごとに生成される同調電圧（チューニング電圧）を用いることが可能である。
【００３８】
ここで、前記第１の抵抗Ｒ１、第２の抵抗Ｒ２及び第４の抵抗Ｒ４は、周囲の温度が上昇すると抵抗値が上昇するプラスの特性（正特性）を有する抵抗で形成されている。ただし、接地点Ｐ１を基準として見たときに、接地側となる前記第２の抵抗Ｒ２は、その温度係数が電源側となる前記第１の抵抗Ｒ１の温度係数よりも大きなものが用いられている。例えば、前記第１の抵抗Ｒ１の温度係数が７００ｐｐｍ／℃であり、前記第２の抵抗Ｒ２の温度係数が１２００ｐｐｍ／℃程度のものとして構成されている。なお、上記のような温度係数の異なる抵抗としては、例えば公知の拡散抵抗などを用いることが可能である。
【００３９】
前記段間同調回路２３は、前記高周波増幅回路２２の出力部を構成し、直列接続されたコイルＬ３、Ｌ４と、同じく直列接続されたコイルＬ５、Ｌ６とによる複同調形として形成されている。一方のコイルＬ４の端部と他方のコイルＬ６の端部とが接続されコンデンサＣを介して高周波的に接地されている。
【００４０】
またコイルＬ３とＬ４の接続点とグランドとの間には、前記コイルＬ４に対し並列となるダイオードスイッチＤＳ２が設けられている。同様にまたコイルＬ５とＬ６の接続点とグランドとの間には、前記コイルＬ６に対し並列となるダイオードスイッチＤＳ３が設けられている。前記ダイオードスイッチＤＳ２，ＤＳ３のアノードに対しては所定のバンド切換電圧Ｖ０を印加することが可能とされており、このバンド切換電圧Ｖ０を与えることによりコイルＬ４およびコイルＬ６を電気的に短絡させることが可能となっている。そして、一方のコイルＬ３，Ｌ４と他方のコイルＬ５，Ｌ６との間の結合度を変えることにより、フラットな周波数特性となるような調整が可能となっている。
【００４１】
また前記一方のコイルＬ３，Ｌ４には、互いに直列接続されたコンデンサＣ２及び可変容量ダイオードＤｖ２とが並列に接続されることにより、入力側可変同調部２３Ａが形成されている。同様に前記他方のコイルＬ５，Ｌ６には、互いに直列接続されたコンデンサＣ３及び可変容量ダイオードＤｖ３が並列に接続されることにより、出力側可変同調部２３Ｂが形成されている。前記入力側可変同調部２３Ａを形成する前記可変容量ダイオードＤｖ２のカソード、および前記出力側可変同調部２３Ｂを形成する可変容量ダイオードＤｖ３のカソードには、共に同調電圧Ｖ２が印加されるものとなっている。すなわち、前記出力同調回路２も可変型の同調回路として形成されている。
【００４２】
前記混合回路（ＭＩＸ）２４と局部発振回路２５は、前記高周波増幅回路で増幅された高周波信号を中間周波数信号に変換する周波数変換回路を構成している。前記局部発振回路２５は、例えばコルピッツ発振回路などから形成されており、図示しないＡＦＴ（Ａｕｔｏｍａｔｔｉｃ  Ｆｉｎｅ  Ｔｕｎｉｎｇ）回路から出力されるＡＦＴ電圧によって常に一定の発振周波数を保つような制御がされている。
【００４３】
前記混合回路２４は、前記高周波増幅回路で増幅した高周波テレビ信号ｆ１と前記局部発振回路２５の出力ｆ２との混合し、映像中間周波信号を生成して次段に設けられる映像中間周波増幅回路（ＩＦ回路）に向けて出力されるようになっている。
【００４４】
次に、上記テレビジョンチューナの動作について説明する
前記第２の制御電圧（同調電圧）Ｖ２が、前記入力同調回路２１を構成する可変容量ダイオードＤｖ１のカソード、前記入力側可変同調部２３Ａの可変容量ダイオードＤｖ２のカソードおよび前記出力側可変同調部２３Ｂの可変容量ダイオードＤｖ３のカソードなどにそれぞれ印加されると、この電圧レベルに応じて可変容量ダイオードＤｖ１、Ｄｖ２およびＤｖ３の各容量値Ｃｖ１，Ｃｖ２およびＣｖ３が可変される。
【００４５】
このときテレビジョンチューナが、ＶＨＦチューナ回路２０として機能するように選択されている場合には、前記入力同調回路２１では前記バンド切換電圧Ｖ０によって選択されたＶＨＦ帯ロー・バンドまたはＶＨＦ帯ハイ・バンドに属するとともに、前記第２の制御電圧（同調電圧）Ｖ２の電圧レベルに応じたいずれかの受信チャネルの同調周波数に設定される。なお、図示しないＵＨＦチューナ回路が選択されている場合にはＵＨＦ帯に属するいずれかの受信チャネルの同調周波数に設定される。
【００４６】
同時に、前記段間同調回路２３では、前記入力側可変同調部２３Ａと出力側可変同調部２３Ｂとの間が、前記入力同調回路２１に対応する適正な特性からなる構成の結合度に設定される。このＶＨＦチューナ２０では、前記入力同調回路２１とともに全体としてフラットな周波数特性を得られるように調整される。なお、前記入力同調回路２１と前記段間同調回路２３とは、よりフラットな周波数特性を得ようとする場合は双方有する構成が好ましいしが、いずれか一方のみの構成であってもそれに応じたフラットな特性を得ることが可能である。
【００４７】
このとき受信されたチャネルに対応するテレビジョン信号は、前記高周波増幅回路２２において増幅される。ここで、前記高周波増幅回路２２を構成する前記デュアルゲート型の前記第２の増幅素子（可変抵抗素子）２２Ｂの等価回路は図３に示すものとなる。すなわち、図３に示すように、前記第２の増幅素子（可変抵抗素子）２２Ｂを構成する上段側の第１のＦＥＴ２２Ｂ１及び下段側の第２のＦＥＴ２２Ｂ２は、第１及び第２のゲートＧ２ａ，Ｇ２ｂに印加される第１及び第２の制御電圧Ｖ１，Ｖ２に応じて前記ドレインＤ２−ソースＳ２間のオン抵抗が変化するため、それぞれ第１の可変抵抗Ｒｖ１及び第２の可変抵抗Ｒｖ２として表すことができる。
【００４８】
ここで、上述のように前記第２の抵抗Ｒ２の温度係数は前記第１の抵抗Ｒ１の温度係数よりも大きなものとして形成されているため、環境温度の上昇に対する前記第２の抵抗Ｒ２の抵抗値増加分は前記第１の抵抗Ｒ１の抵抗値増加分よりも大きくなる。すなわち、温度が上昇したときには、前記第１の増幅素子２２Ａの第１のゲートＧ１ａに印加されるバイアス電圧ＶＢを大きくすることができる。
【００４９】
このため、図５に示すように温度が高くなると、従来は◆印(常温時)から■印（高温時）に利得が低下するものであったが、本願では△印(常温時)から×印（高温時）への利得の低下で済むため、従来に比較して温度上昇に伴う利得低下の変動幅を小さく抑えることができる。
【００５０】
ところで、前記第１の可変抵抗Ｒｖ１の抵抗値の増減の方向は第１の制御電圧（ＡＧＣ電圧）Ｖ１及び第２の制御電圧（同調電圧）Ｖ２の増減とは逆方向であり、同様に第２の可変抵抗Ｒｖ２の抵抗値の増減の方向も第１の制御電圧（ＡＧＣ電圧）Ｖ１及び第２の制御電圧（同調電圧）Ｖ２の増減の方向とは逆方向である。
【００５１】
すなわち、図４に示すように、第１の制御電圧（ＡＧＣ電圧）Ｖ１及び／又は第２の制御電圧（同調電圧）Ｖ２を下げると、第１の可変抵抗Ｒｖ１の抵抗値が大きくなるため、前記接続点Ｐ１の電位が高くなり、第１の制御電圧（ＡＧＣ電圧）Ｖ１を上げると第１の増幅素子２２Ａの第１のゲートＧ１ａに印加されるバイアス電圧ＶＢを上昇させることが可能である。
【００５２】
これとは逆に，第１の制御電圧（ＡＧＣ電圧）Ｖ１及び／又は第２の制御電圧（同調電圧）Ｖ２を上げると、第１の可変抵抗Ｒｖ１の抵抗値が小さくなるため、前記接続点Ｐ１の電位が低くなり、第１の増幅素子２２Ａの第１のゲートＧ１ａに印加されるバイアス電圧ＶＢを下げることが可能である。
【００５３】
このため、強電界時には第１の制御電圧（ＡＧＣ電圧）Ｖ１が減電圧となるが、このような場合でも前記第１の増幅素子２２Ａの第１のゲートＧ１ａのバイアス電圧ＶＢを高めることが可能となる。よって、この高周波増幅回路２２は歪みが生じ難くなるため、テレビジョンチューナ全体としての高周波増幅特性を改善することができる。
【００５４】
また、前記入力同調回路２１の同調周波数ｆはｆ＝１／（２π√ＬＣ）で規定されるため、前記第２の制御電圧（同調電圧）Ｖ２が高くなると、可変容量ダイオードＤｖ１の容量Ｃｖが減少して前記同調周波数ｆは高くなり、これとは逆に前記第２の制御電圧（同調電圧）Ｖ２が低くなると、可変容量ダイオードＤｖ１の容量Ｃｖが増大して前記同調周波数ｆは低くなる関係がある。このため、前記同調周波数ｆが低い場合には、すなわち特に低域の受信チャネルの受信時の従来の高周波増幅回路の利得が低いものであった（図５及び図９参照）。
【００５５】
しかしながら、本願発明のテレビジョンチューナでは上述のように前記第２の制御電圧（同調電圧）Ｖ２が低い場合であっても、前記第２の可変抵抗Ｒｖ２の抵抗値が大きくなり、前記第１の増幅素子２２Ａの第１のゲートＧ１ａに印加されるバイアス電圧ＶＢを上昇させることが可能である。よって、図５に（点線で囲む領域）に示すように、低域の受信チャネルを受信している場合であっても、高周波増幅回路２２の利得の低下を有効に防止することができる。すなわち、図５において常温時には従来の◆印を結ぶ曲線から本願の△印を結ぶ曲線となるように、また高温時には従来の■印を結ぶ曲線から本願の×印を結ぶ曲線となるように、特に低域側の利得を高めることが可能となる。
【００５６】
以上のように、本願発明では、高周波増幅回路（ＲＦアンプ）２２を構成する第１の増幅素子の第１のゲートＧ１ａのバイアス電圧ＶＢの調整を、第１の制御電圧Ｖ１としてのＡＧＣ電圧又は／及び第２の制御電圧Ｖ２としての同調電圧を用いて行うことができる。
【００５７】
そして、前記第１の制御電圧（ＡＧＣ電圧）Ｖ１を用いて行う場合には特に強電界入力時の歪み特性を改善することができ、前記第２の制御電圧（同調電圧）Ｖ２を用いて行う場合には特にバンドの低域に対応するチャネルの利得の低下を補うこと（利得補正）ができる。
【００５８】
さらには、温度係数の異なる抵抗を使用する構成とし、環境温度の上昇に応じて前記バイアス電圧ＶＢが大きくなる方向に変位するようにしたことから、高温時の利得低下を抑制することができる。
【００５９】
よって、テレビジョンチューナの周波数に対する利得特性を、図５の△印を結ぶ曲線や×印を結ぶ曲線のようにフラットな特性に近づけることができる。すなわち、ＶＨＦ帯およびＵＨＦ帯のバンド全域に亘る周波数特性を改善することが可能となる。
【００６０】
上記実施の形態では、テレビチューナがＡＧＣ電圧を第１の制御電圧Ｖ１として用いることにより強電界入力時の歪み特性を改善する態様と、同調電圧を第２の制御電圧Ｖ２として用いることによりバンドの低域における利得補正を行う態様の双方を有するものとして説明したが、本発明はこれに限られるものではない。すなわち、単にバンド低域の利得補正を行うことを目的とする場合にあっては、前記第２の制御電圧（同調電圧）Ｖ２だけで駆動されれば足りるため、この場合には第２の増幅素子２２Ｂとしてシングルゲート型のＦＥＴを用いることが可能である。
【００６１】
また上記実施の形態では、第１及び第２の増幅素子２２Ａ，２２Ｂが、ともにデュアルゲート型のＦＥＴで構成した場合について説明したが、本発明はこれに限られるものではなく、シングルゲート型のＦＥＴをそれぞれ２つづつ用いて構成することができるのはもちろんである。ただし、デュアルゲート型のＦＥＴを用いた方が小型化にできる点で有利である。
【００６２】
さらに上記実施の形態では、前記第１の制御電圧が図示しないＡＧＣ回路で生成されるＡＧＣ電圧とし、前記第２の制御電圧が図示しない選局処理部で生成される同調電圧とした場合について説明したが、本発明はこれに限られるものではなくその他の電圧が与えられて制御される構成であってもよい。
【図面の簡単な説明】
【００６３】
【図１】本発明のテレビジョンチューナの概要としてＶＨＦ帯を示す回路構成図、
【図２】本発明の主要部として高周波増幅回路を示す回路構成図、
【図３】図２の高周波増幅回路の等価回路図、
【図４】制御電圧と可変抵抗（ＦＥＴ）との関係を示すグラフ、
【図５】本発明のテレビジョンチューナの周波数特性を示すグラフ、
【図６】テレビジョンチューナの概要を示すブロック構成図、
【図７】入力同調回路を示す回路構成図、
【図８】従来の高周波増幅回路を示す回路構成図、
【図９】従来のテレビジョンチューナの周波数特性を示すグラフ、
【符号の説明】
【００６４】
２０  ＶＨＦチューナ回路
２１  入力同調回路（可変型の同調回路）
２２  高周波増幅回路（ＲＦアンプ）
２２Ａ  第１の増幅素子
２２Ｂ  第２の増幅素子
２２Ｂ１  第１のＦＥＴ
２２Ｂ２  第２のＦＥＴ
２３  段間同調回路（可変型の同調回路）
２４  混合回路（ＭＩＸ）
２５  局部発振回路
Ｇ１ａ  第１の増幅素子の第１のゲート
Ｇ１ｂ  第２の増幅素子の第２のゲート
Ｇ２ａ  第２の増幅素子の第１のゲート
Ｇ２ｂ  第２の増幅素子の第２のゲート
Ｄ１  第１の増幅素子のドレイン
Ｄ２  第２の増幅素子のドレイン
Ｓ１  第１の増幅素子のソース
Ｓ２  第２の増幅素子のソース
ＤＳ１，ＤＳ２，ＤＳ３  スイッチダイオード
Ｄｖ１，Ｄｖ２，Ｄｖ３  可変容量ダイオード
Ｒ１  第１の抵抗（固定抵抗）
Ｒ２  第２の抵抗（固定抵抗）
Ｒ３  第３の抵抗（固定抵抗）
Ｒ４  第４の抵抗（固定抵抗）
Ｒｖ１  第１の可変抵抗（第１のＦＥＴ）
Ｒｖ２  第２の可変抵抗（第２のＦＥＴ）
ＶＢ  バイアス電圧
Ｖ０  バンド切換電圧
Ｖ１  第１の制御電圧（ＡＧＣ電圧）
Ｖ２  第２の制御電圧（同調電圧）
【図１】
2007043539.tif 000003
【図２】
2007043539.tif 000004
【図３】
2007043539.tif 000005
【図４】
2007043539.tif 000006
【図５】
2007043539.tif 000007
【図６】
2007043539.tif 000008
【図７】
2007043539.tif 000009
【図８】
2007043539.tif 000010
【図９】
2007043539.tif 000011