(57)【要約】【課題】  走査線およびデータ線のクロストークを防止しつつ、蓄積容量の容量を十分に確保できる液晶装置、液晶装置の製造方法、および電子機器を提供すること。【解決手段】  画素電極５５が形成される領域は、透過領域５０Ａと反射領域５０Ｂとを有し、反射領域５０Ｂに形成されたスイッチング素子および透過領域５０Ａ上には、パッシベーション膜６４が形成される。反射領域５０Ｂのパッシベーション膜６４上には、液晶層厚調整層６５が形成され、透過領域５０Ａのパッシベーション膜６４上、および反射領域５０Ｂの液晶層厚調整層６５上に、画素電極５５が形成される。蓄積容量５３は、反射領域５０Ｂのパッシベーション膜６４上に配置されかつ画素電極５５に電気的に接続された画素電位側容量電極５３Ａと、画素電位側容量電極５３Ａにパッシベーション膜６４を介して対向配置された共通電位側容量電極５３Ｂとを有する。【選択図】        図３
2007071936.tif 000002
【特許請求の範囲】
【請求項１】
走査線と、前記走査線と交差するデータ線と、前記走査線および前記データ線の交差に対応して設けられたスイッチング素子、画素電極、および、蓄積容量を有する第１の基板と、前記第１の基板に対向して設けられた第２の基板と、前記第１の基板および前記第２の基板の間に挟持された液晶と、を備えた液晶装置であって、
前記画素電極が形成される領域は、反射領域と透過領域とを有し、
前記反射領域および前記透過領域上に、前記スイッチング素子を覆って絶縁層が形成され、
前記反射領域の絶縁層上には、液晶層厚調整層が形成され、
前記画素電極は、前記透過領域の絶縁層上、および前記反射領域の液晶層厚調整層上に形成され、
前記蓄積容量は、前記反射領域の絶縁層上に配置されかつ前記画素電極に電気的に接続された第１の容量電極と、前記第１の容量電極に前記絶縁層を介して対向配置された第２の容量電極と、を有することを特徴とする液晶装置。
【請求項２】
請求項１に記載の液晶装置において、
前記第１の容量電極は、前記透過領域の画素電極が前記絶縁層および前記液晶層厚調整層の間に延在して形成され、
前記透過領域の画素電極は、前記反射領域の画素電極と電気的に接続されることを特徴とする液晶装置。
【請求項３】
請求項２に記載の液晶装置において、
前記反射領域に設けられた画素電極は、反射膜であることを特徴とする液晶装置。
【請求項４】
請求項１乃至３のいずれか１項に記載の液晶装置において、
前記第２の容量電極は、島状の電極であり、当該第２の容量電極より下層の共通線に電気的に接続されることを特徴とする液晶装置。
【請求項５】
請求項１乃至４のいずれか１項に記載の液晶装置を備えたことを特徴とする電子機器。
【請求項６】
走査線と、前記走査線と交差するデータ線と、前記走査線および前記データ線の交差に対応して設けられたスイッチング素子、画素電極、および、蓄積容量を有する第１の基板と、前記第１の基板に対向して設けられた第２の基板と、前記第１の基板および前記第２の基板の間に挟持された液晶と、を備えた液晶装置の製造方法であって、
前記画素電極が形成される領域は、反射領域と透過領域とを有し、
前記蓄積容量の容量電極を前記反射領域に形成する手順と、
前記反射領域および前記透過領域上に、前記スイッチング素子および前記蓄積容量の容量電極を覆って絶縁層を形成する手順と、
前記透過領域の絶縁層上に、前記画素電極の一部を形成し、前記反射領域の絶縁層上に、前記画素電極に電気的に接続されて前記容量電極に対向するもう１つの容量電極を形成する手順と、
前記反射領域のもう１つの容量電極上に、液晶層厚調整層を形成する手順と、
前記液晶層厚調整層上に、前記画素電極の残る部分を形成する手順と、を有することを特徴とする液晶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶を用いた液晶装置、液晶装置の製造方法、および液晶装置を有する電子機器に関するものである。
【背景技術】
【０００２】
従来より、液晶を利用して画像を表示する液晶装置が知られている。この液晶装置として、バックライトといった照明手段による照明光を利用する透過型表示と、自然光や室内光といった周囲光の反射光を利用する反射型表示と、を兼ね備えた半透過反射型の液晶装置がある。
【０００３】
このような液晶装置は、液晶パネルと、照明装置としてのバックライトと、からなる。この液晶パネルは、複数の画素を有する表示領域と、この表示領域の周辺に設けられて画素を駆動する走査線駆動回路およびデータ線駆動回路と、を備えている。
【０００４】
液晶パネルは、スイッチング素子としての薄膜トランジスタ（以降、ＴＦＴと呼ぶ）が画素に対応して配置された素子基板と、この素子基板に対向配置された対向基板と、素子基板および対向基板の間に挟持された電気光学物質としての液晶と、から構成されている。
【０００５】
素子基板は、所定間隔おきに設けられた複数の走査線と、これら走査線に略直交しかつ所定間隔おきに設けられた複数のデータ線と、走査線と略平行かつ交互に設けられた複数の共通線と、各走査線と各データ線との交差部に対応して設けられたＴＦＴおよび画素電極と、を備えている。
対向基板は、画素電極に対向して設けられた共通電極と、画素に対応して設けられた複数色のカラーフィルタと、を備えている。対向基板に設けられた共通電極は、素子基板と対向基板との間に設けられた導通部により、素子基板に設けられた共通線と電気的に接続されている。
【０００６】
各画素は、上述のＴＦＴ、画素電極、および共通電極のほか、画素電極に一端が電気的に接続された蓄積容量で構成されている。
ＴＦＴのゲートには、走査線が接続され、ＴＦＴのソースには、データ線が接続され、ＴＦＴのドレインには、画素電極および蓄積容量が接続されている。
【０００７】
また、各画素は、透過型表示を行う領域（以下、透過領域と呼ぶ）と、反射型表示を行う領域（以下、反射領域と呼ぶ）と、を備えている。ここで、上述のＴＦＴや蓄積容量は、遮光性を有し、反射領域に形成され、画素電極や共通電極は、透明であり、透過領域および反射領域の全面に亘って形成されている。
また、反射領域には、液晶層の層厚を調整するための液晶層厚調整層と、入射した光を反射する反射膜とが形成されている。
【０００８】
以上の液晶装置は、以下のように動作する。すなわち、走査線駆動回路から選択電圧を走査線に線順次で供給することで、ある走査線に係る画素を全て選択する。そして、これら画素の選択に同期して、データ線駆動回路からデータ線に画像信号を供給する。これにより、走査線駆動回路およびデータ線駆動回路で選択された画素に、データ線からＴＦＴを介して画像信号が供給されて、画像データが画素電極に書き込まれる。
【０００９】
画素電極に画像データが書き込まれると、この画素電極と共通電極とに印加された電圧の電位差により、液晶に駆動電圧が印加される。したがって、画像信号の電圧レベルを変化させることで、液晶の配向や秩序を変化させて、各画素の光変調による階調表示を行う。
【００１０】
ここで、周囲光が少ない環境では、バックライトからの光を利用して、透過型の表示を行う。すなわち、バックライトから出射された光は、素子基板、液晶層、および対向基板を透過して液晶パネルから出射される。
【００１１】
一方、周囲光が十分にある環境では、反射型の表示を行う。すなわち、外部から入射した周囲光は、対向基板および液晶層を透過して、反射膜で反射され、再び、液晶層および対向基板を透過して液晶パネルから出射される。
【００１２】
ところで、以上の液晶装置では、液晶に印加される駆動電圧は、例えば以下のように形成された蓄積容量により保持される（特許文献１参照）。
すなわち、素子基板には、走査線と、蓄積容量の画素電位側容量電極とが形成されている。この走査線と、蓄積容量の画素電位側容量電極との上には、絶縁層が形成されている。この絶縁層の上には、データ線と、蓄積容量の共通電位側容量電極とが形成されている。
【００１３】
上述の蓄積容量は、互いに対向する蓄積容量の共通電位側容量電極および蓄積容量の画素電位側容量電極の２つの容量電極で構成され、これら２つの電極は、遮光性を有する材質で構成されている。このため、蓄積容量は、開口率を確保するために、反射領域に設けられている。
【特許文献１】特開２００４−８５９１８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、蓄積容量は、液晶に印加される駆動電圧を保持できる程度に十分な容量を確保する必要がある。蓄積容量の容量は、これら２つの容量電極の面積に比例し、間隔に反比例するので、蓄積容量の容量を増大させる方法としては、２つの容量電極の面積を大きくするか、２つの容量電極の間隔を狭くすることが考えられる。
【００１５】
しかしながら、２つの容量電極の面積を大きくすると、反射領域に収まらず透過領域に露出して、開口率の低下を招いてしまう。
また、２つの容量電極の間隔を狭くすると、つまり、２つの容量電極の間に設けられた絶縁層を薄くすると、走査線とデータ線とが接近し、走査線とデータ線との交差部分においてクロストークの影響が大きくなる。
【００１６】
本発明は、走査線およびデータ線のクロストークを防止しつつ、蓄積容量の容量を十分に確保できる液晶装置、液晶装置の製造方法、および電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の液晶装置は、走査線と、前記走査線と交差するデータ線と、前記走査線および前記データ線の交差に対応して設けられたスイッチング素子、画素電極、および、蓄積容量を有する第１の基板と、前記第１の基板に対向して設けられた第２の基板と、前記第１の基板および前記第２の基板の間に挟持された液晶と、を備えた液晶装置であって、前記画素電極が形成される領域は、反射領域と透過領域とを有し、前記反射領域および前記透過領域上に、前記スイッチング素子を覆って絶縁層が形成され、前記反射領域の絶縁層上には、液晶層厚調整層が形成され、前記画素電極は、前記透過領域の絶縁層上、および前記反射領域の液晶層厚調整層上に形成され、前記蓄積容量は、前記反射領域の絶縁層上に配置されかつ前記画素電極に電気的に接続された第１の容量電極と、前記第１の容量電極に前記絶縁層を介して対向配置された第２の容量電極と、を有することを特徴とする。
【００１８】
この発明によれば、スイッチング素子の上に絶縁層を設け、この絶縁層を挟んで蓄積容量の第１の容量電極および第２の容量電極を対向配置した。
つまり、絶縁層の下にスイッチング素子があるので、例えば、スイッチング素子に接続される走査線およびデータ線や、これら走査線およびデータ線の間の第２の絶縁層を、絶縁層の下に設けると、この第２の絶縁層の層厚を厚くすることで、走査線およびデータ線の間隔を確保してクロストークを防止できる。また、絶縁層の層厚を薄くすることで、蓄積容量の容量を十分に確保できる。
【００１９】
本発明の液晶装置では、前記第１の容量電極は、前記透過領域の画素電極が前記絶縁層および前記液晶層厚調整層の間に延在して形成され、前記透過領域の画素電極は、前記反射領域の画素電極と電気的に接続されることが好ましい。
【００２０】
この発明によれば、透過領域の画素電極を絶縁層および液晶層厚調整層の間に延在して第１の容量電極を形成したので、例えば、透明導電膜を絶縁層上に形成するだけで、透過領域の画素電極および第１の容量電極を容易に形成できる。
【００２１】
また、透過領域の画素電極を、反射領域の画素電極に電気的に接続した。このため、透明導電膜を反射領域に延在して第１の容量電極として用いても、反射領域において液晶に駆動電圧を印加できる。
【００２２】
本発明の液晶装置では、前記反射領域に設けられた画素電極は、反射膜であることが好ましい。
【００２３】
この発明によれば、反射領域の画素電極を反射膜としたので、この反射膜により入射光を反射して、反射型の表示を行うことができる。
また、液晶層厚調整層上に反射膜を形成することで、反射領域の画素電極を形成したので、例えば、透明導電膜を反射領域に延在して第１の容量電極として用いても、反射領域に画素電極を形成できる。
【００２４】
本発明の液晶装置では、前記第２の容量電極は、島状の電極であり、当該第２の容量電極より下層の共通線に電気的に接続されることが好ましい。
【００２５】
この発明によれば、第２の容量電極を、島状に形成するとともに、下層の共通線に電気的に接続した。このため、画素電極に対向配置された共通電極を設け、この共通電極を共通線に電気的に接続することで、画素電極および共通電極の電位差による液晶の駆動電圧を、画素電極と同電位である第１の容量電極と、共通線と同電位である第２の容量電極と、で保持できる。
【００２６】
本発明の電子機器は、上述の液晶装置を備えたことを特徴とする。
この発明によれば、上述した効果と同様の効果がある。
【００２７】
本発明の液晶装置の製造方法は、走査線と、前記走査線と交差するデータ線と、前記走査線および前記データ線の交差に対応して設けられたスイッチング素子、画素電極、および、蓄積容量を有する第１の基板と、前記第１の基板に対向して設けられた第２の基板と、前記第１の基板および前記第２の基板の間に挟持された液晶と、を備えた液晶装置の製造方法であって、前記画素電極が形成される領域は、反射領域と透過領域とを有し、前記蓄積容量の容量電極を前記反射領域に形成する手順と、前記反射領域および前記透過領域上に、前記スイッチング素子および前記蓄積容量の容量電極を覆って絶縁層を形成する手順と、前記透過領域の絶縁層上に、前記画素電極の一部を形成し、前記反射領域の絶縁層上に、前記画素電極に電気的に接続されて前記容量電極に対向するもう１つの容量電極を形成する手順と、前記反射領域のもう１つの容量電極上に、液晶層厚調整層を形成する手順と、前記液晶層厚調整層上に、前記画素電極の残る部分を形成する手順と、を有することを特徴とする。
この発明によれば、上述した効果と同様の効果がある。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態および変形例の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
＜実施形態＞
図１は、本発明の一実施形態に係る液晶装置１のブロック図である。
液晶装置１は、液晶パネルＡＡと、照明装置としてのバックライトユニット（図４、図５参照）と、からなる。この液晶パネルＡＡは、複数の画素５０を有する表示領域Ａと、この表示領域Ａの周辺に設けられて画素５０を駆動する走査線駆動回路１１およびデータ線駆動回路２１と、を備えている。
【００２９】
液晶パネルＡＡは、所定間隔おきに交互に設けられた複数の走査線１０および共通線（容量線）３０と、これら走査線１０に交差し所定間隔おきに設けられた複数のデータ線２０と、を備え、画素５０は、各走査線１０と各データ線２０との交差部に設けられている。
【００３０】
画素５０は、画素トランジスタ５１、画素電極５５、この画素電極５５に対向する共通電極５６、および、一端が画素電極５５に電気的に接続され他端が共通線３０に電気的に接続された蓄積容量５３で構成される。
【００３１】
画素トランジスタ５１のゲート電極には、走査線１０が接続され、画素トランジスタ５１のソース電極には、データ線２０が接続され、画素トランジスタ５１のドレイン電極には、画素電極５５および蓄積容量５３が接続されている。画素電極５５と共通電極５６との間には、液晶が挟持されている。したがって、この画素トランジスタ５１は、走査線１０から選択電圧が印加されると、データ線２０と画素電極５５および蓄積容量５３とを導通状態とする。
【００３２】
共通電極５６は、液晶パネルＡＡの四隅に設けられた導通部３１およびこれら導通部３１同士を接続する共通配線３２を介して、共通線３０と接続されている。
【００３３】
走査線駆動回路１１は、画素トランジスタ５１をオン状態にする選択電圧を各走査線１０に線順次で供給する。例えば、ある走査線１０に選択電圧が供給されると、この走査線１０に接続された画素トランジスタ５１が全て導通状態になり、この走査線１０に係る画素５０が全て選択される。
データ線駆動回路２１は、画像信号を各データ線２０に供給し、オン状態の画素トランジスタ５１を介して、画素５０の画素電極５５に画像データを順次書き込む。ここで、データ線駆動回路２１は、共通電極５６の電圧を基準電圧として、この共通電極５６の電圧よりも高い電圧でデータ線２０に画像信号を供給する正極性書込と、共通電極５６の電圧よりも低い電圧でデータ線２０に画像信号を供給する負極性書込とを交互に行う。
【００３４】
以上の液晶装置１は、以下のように動作する。
すなわち、走査線駆動回路１１から選択電圧を線順次で供給することで、ある走査線１０に係る画素５０を全て選択する。そして、これら画素５０の選択に同期して、データ線駆動回路２１からデータ線２０に画像信号を供給する。これにより、走査線駆動回路１１およびデータ線駆動回路２１で選択した全ての画素５０に、データ線２０から画素トランジスタ５１を介して画像信号が供給されて、画像データが画素電極５５に書き込まれる。
ここで、この液晶装置１では、データ線駆動回路２１により、上述の正極性書込と負極性書込とが交互に行われる。
【００３５】
画素５０の画素電極５５に画像データが書き込まれると、この画素電極５５と共通電極５６との電位差により、液晶に駆動電圧が印加される。したがって、画像信号の電圧レベルを変化させることで、液晶の配向や秩序を変化させて、各画素５０の光変調による階調表示を行う。
なお、液晶に印加される駆動電圧は、蓄積容量５３により、画像データが書き込まれる期間よりも３桁も長い期間に亘って保持される。
【００３６】
図２は、液晶装置１を構成する画素５０の拡大平面図である。図３は、液晶装置１のＡ−Ａ断面図である。図４は、液晶装置１のＢ−Ｂ断面図である。図５は、液晶装置１の概略構成を示す部分拡大斜視図である。
【００３７】
図３および図４に示すように、上述の液晶パネルＡＡは、画素５０に対応してスイッチング素子としての画素トランジスタ５１が配置された第１の基板としての素子基板６０と、この素子基板６０に対向配置された第２の基板としての対向基板７０と、素子基板６０および対向基板７０の間に挟持された液晶と、から構成されている。
【００３８】
図２に示すように、素子基板６０において、各画素５０は、互いに隣り合う２本の遮光性の導電材料からなる走査線１０と、互いに隣り合う２本の遮光性の導電材料からなるデータ線２０とで囲まれた領域に設けられている。つまり、各画素５０は、走査線１０とデータ線２０とで区画されている。
この各画素５０は、透過型表示を行う透過領域５０Ａと反射型表示を行う反射領域５０Ｂとを備える。これにより、画素電極が形成される領域は、反射領域５０Ｂと透過領域５０Ａとを有することになる。また、画素電極５５は、透過領域５０Ａに設けられた透過領域側画素電極５５Ａと、反射領域５０Ｂに設けられた反射領域側画素電極５５Ｂと、から構成されている。また、共通線３０は、遮光性の導電材料からなり、透過領域５０Ａと反射領域５０Ｂとの境界に沿って設けられている。
本実施形態では、画素トランジスタ５１は、逆スタガ型のアモルファスシリコンＴＦＴであり、反射領域５０Ｂには、このＴＦＴ５１が形成される領域５０Ｃ（図２中破線で囲まれた部分）が設けられている。
【００３９】
まず、素子基板６０について説明する。
素子基板６０は、ガラス基板６８を有し、このガラス基板６８上には、ガラス基板６８の表面荒れや汚れによるＴＦＴ５１の特性の変化を防止するために、全面に亘って下地絶縁膜（図示省略）が形成されている。
この下地絶縁膜の上には、遮光性の導電材料からなる上述の走査線１０および共通線３０が形成されている。
【００４０】
走査線１０は、隣接する画素５０の境界に沿って配置され、データ線２０との交差部の近傍において、反射領域５０Ｂ側に突出し、ＴＦＴ５１のゲート電極５１１を構成する。
【００４１】
以上のゲート電極５１１、走査線１０、および共通線３０の上には、反射領域５０Ｂおよび透過領域５０Ａを含む画素５０の全面に亘って、ゲート絶縁膜６２が形成されている。
ゲート絶縁膜６２のうち各画素５０の中央付近には、蓄積容量５３の第２の容量電極としての後述の共通電位側容量電極５３Ｂを共通線３０に接続するためのコンタクトホール６２１が形成されている。
【００４２】
ゲート絶縁膜６２上の反射領域５０ＢでかつＴＦＴ５１が形成される領域を除く領域には、蓄積容量５３の共通電位側容量電極５３Ｂが島状に形成されている。この共通電位側容量電極５３Ｂは、上述のコンタクトホール６２１を介して、ゲート絶縁膜６２の下に形成された共通線３０に電気的に接続されている。
【００４３】
ゲート絶縁膜６２上のＴＦＴ５１が形成される領域５０Ｃには、ゲート電極５１１に対向して、アモルファスシリコンからなる半導体層（図示省略）、Ｎ＋アモルファスシリコンからなるオーミックコンタクト層（図示省略）が積層されている。このオーミックコンタクト層には、ソース電極５１２およびドレイン電極５１３が積層されて、これにより、アモルファスシリコンＴＦＴが形成されている。
【００４４】
ドレイン電極５１３は、後述するコンタクトホール６４１を介して、蓄積容量５３の第１の容量電極としての画素電位側容量電極５３Ａに電気的に接続されている。
【００４５】
ソース電極５１２は、データ線２０と同一の導電材料（同層）で形成されている。すなわち、データ線２０からソース電極５１２が延出される構成となっている。データ線２０は、走査線１０および共通線３０に対して交差するように配設されている。
【００４６】
このように、データ線２０と走査線１０および共通線３０との間にゲート絶縁膜６２を設けることにより、走査線１０および共通線３０とデータ線２０とが絶縁される。
【００４７】
以上の共通電位側容量電極５３Ｂ、ソース電極５１２、ドレイン電極５１３、およびデータ線２０の上には、反射領域５０Ｂおよび透過領域５０Ａを含む画素５０の全面に亘って、絶縁層としてのパッシベーション膜６４が被覆されている。
パッシベーション膜６４には、画素電位側容量電極５３Ａをドレイン電極５１３に接続するためのコンタクトホール６４１が形成されている。
【００４８】
パッシベーション膜６４上の透過領域５０Ａには、ＩＴＯ（Indium  Tin  Oxide）やＩＺＯ（Indium  Zinc  Oxide）などの透明導電膜からなる上述の透過領域側画素電極５５Ａが形成されている。
この透過領域側画素電極５５Ａは、パッシベーション膜６４上の反射領域５０Ｂの反射領域側画素電極５５Ｂに対向する領域まで延設され、蓄積容量５３の画素電位側容量電極５３Ａとして機能し、上述のコンタクトホール６４１を介して、ドレイン電極５１３に電気的に接続されている。つまり、画素電位側容量電極５３Ａは、反射領域５０Ｂのパッシベーション膜６４上に配置され、かつ透過領域側画素電極５５Ａに電気的に接続されている。上述の共通電位側容量電極５３Ｂは、パッシベーション膜６４を介して、この画素電位側容量電極５３Ａに対向配置されている。
【００４９】
以上の画素電位側容量電極５３Ａ上と、この画素電位側容量電極５３Ａが形成される領域を除くパッシベーション膜６４上の反射領域５０Ｂとに亘って、アクリル樹脂からなり液晶層の層厚を調整する液晶層厚調整層６５が形成されている。つまり、画素電位側容量電極５３Ａは、パッシベーション膜６４および液晶層厚調整層６５の間に、透過領域５０Ａの透過領域側画素電極５５Ａを延在して形成されている。
液晶層厚調整層６５の液晶層側の表面には、反射光を散乱させるための凹部６５１が複数かつ不規則に形成されている。
【００５０】
液晶層厚調整層６５の上には、反射領域側画素電極５５Ｂが形成されている。この反射領域側画素電極５５Ｂは、透過領域５０Ａおよび反射領域５０Ｂの境界の近傍で、透過領域側画素電極５５Ａに電気的に接続されている。また、この反射領域側画素電極５５Ｂは、液晶層厚調整層６５の凹部６５１に合わせて凹凸を形成され、光を散乱させる機能を有する。そして、反射領域側画素電極５５Ｂのうち凹部６５１を除いた領域は、入射光を反射する反射膜としての機能を有する。
透過領域側画素電極５５Ａおよび反射領域側画素電極５５Ｂの上には、ポリイミド膜などの有機膜からなる配向膜（図示省略）が形成されている。
【００５１】
次に、対向基板７０について説明する。
対向基板７０は、ガラス基板７４を有し、このガラス基板７４の走査線１０およびデータ線２０に対向する位置には、ブラックマトリクスを成す遮光膜７１が形成されている。
ガラス基板７４および遮光膜７１上には、カラーフィルタ７２が形成されている。本実施形態では、透過領域５０Ａと反射領域５０Ｂとを結ぶ方向に隣り合う画素５０は、同じ色の着色層を有している。カラーフィルタ７２上には、透過領域側画素電極５５Ａおよび反射領域側画素電極５５Ｂからなる画素電極５５に対向するＩＴＯ（Indium  Tin  Oxide）やＩＺＯ（Indium  Zinc  Oxide）などの透明導電膜からなる共通電極５６が形成されている。共通電極５６上には、配向膜（図示省略）が形成されている。
【００５２】
素子基板６０と対向基板７０との間には、液晶層が形成され、この液晶層は、素子基板６０および対向基板７０の周囲に形成されたシール材（図７参照）により封止されている。液晶層は、液晶層厚調整層６５が設けられた反射領域５０Ｂでは、層厚が薄く、透過領域５０Ａでは層厚が厚く構成され、反射表示と透過表示とで光が液晶層を通過する光路（距離）が同じようになるように調整されている。
【００５３】
素子基板６０および対向基板７０の表面には、図示しない位相差板や偏光板が設けられている。
素子基板６０に対向する位置には、光源としてのバックライトユニット８０が設けられている。
【００５４】
次に、液晶装置１の透過型表示および反射型表示について説明する。
液晶装置１は、周囲光が少ない環境では、バックライトユニット８０からの光を利用して、透過型の表示を行う。すなわち、図３、図４中矢印で示すように、バックライトユニット８０から出射された光は、素子基板６０に設けられた偏光板（図示省略）で直線偏光となり、ガラス基板６８、ゲート絶縁膜６２、パッシベーション膜６４、および透過領域側画素電極５５Ａを透過して液晶層に入射する。
【００５５】
液晶層に入射した光は、透過領域５０Ａの透過領域側画素電極５５Ａおよび共通電極５６の電位差による印加電圧に応じて液晶により偏光方向が回転され、共通電極５６、カラーフィルタ７２、およびガラス基板７４を透過して、対向基板７０の偏光板（図示省略）に達する。偏光板に達した光は、液晶による偏光方向の回転量に応じて、偏光板を透過する。
【００５６】
一方、周囲光が十分にある環境では、反射型の表示を行う。すなわち、図３、図４中矢印で示すように、外部から入射した周囲光は、対向基板７０の偏光板（図示省略）で直線偏光となり、ガラス基板７４、カラーフィルタ７２、共通電極５６を透過して、液晶層に入射する。液晶層に入射した光は、反射領域側画素電極５５Ｂで反射され、再び液晶層を通過する。この液晶層を通過する間に、反射領域５０Ｂの反射領域側画素電極５５Ｂおよび共通電極５６の電位差による印加電圧に応じて液晶により偏光方向が回転される。液晶層を通過した光は、再び、共通電極５６、カラーフィルタ７２、およびガラス基板７４を透過して、対向基板７０の偏光板に達する。偏光板に達した光は、液晶による偏光方向の回転量に応じて、偏光板を透過する。
【００５７】
図６は、液晶装置１の平面図である。
液晶装置１の素子基板６０上で表示領域Ａの周辺には、走査線駆動回路１１やデータ線駆動回路２１を含む電子部品でなる駆動ＩＣ４０が形成されている。上述の走査線１０およびデータ線２０は、この駆動ＩＣ４０に電気的に接続されている。
【００５８】
図７は、液晶装置１のＣ−Ｃ断面図である。
素子基板６０および対向基板７０の周囲には、液晶層を封止するシール材４１が設けられている。
素子基板６０の周縁部では、ガラス基板６８上には、上述の下地絶縁膜（図示省略）が形成され、この下地絶縁膜上に走査線１０およびデータ線２０が形成される。また、これら走査線１０およびデータ線２０上には、ゲート絶縁膜６２が形成され、このゲート絶縁膜６２上にパッシベーション膜６４が形成されている。
【００５９】
ここで、シール材４１よりも表示領域Ａ側において、ゲート絶縁膜６２には、コンタクトホール６２２が形成され、このコンタクトホール６２２を介して、画素５０近傍から延設されたデータ線２０が下地絶縁膜上に形成されたデータ線２０に接続されている。
【００６０】
また、表示領域Ａの外側において、ゲート絶縁膜６２およびパッシベーション膜６４には、コンタクトホール６２３が形成され、このコンタクトホール６２３を介して、下地絶縁膜上に形成された走査線１０およびデータ線２０が駆動ＩＣ４０に接続されている。
このコンタクトホール６２３の表面には、透明導電膜からなる導通電極６７が形成されている。
【００６１】
このように、シール材４１が設けられた素子基板６０の周縁部では、データ線２０を走査線１０と同じレベルに形成したので、素子基板６０の周縁部に形成された駆動ＩＣ４０と、データ線２０および走査線１０との間に、ゲート絶縁膜６２およびパッシベーション膜６４の２つの絶縁層が介在することとなり、データ線２０および走査線１０が駆動ＩＣ４０に与えるクロストークの影響をさらに低減している。
【００６２】
次に、液晶装置１の素子基板６０の製造手順を図８（ａ）〜（ｅ）および図９（ａ）〜（ｅ）を参照しながら説明する。
なお、図８（ａ）〜（ｅ）は、素子基板６０の表示領域Ａの製造手順であり、図３の液晶装置１のＡ−Ａ断面に対応する。図９（ａ）〜（ｅ）は、素子基板６０の周縁部の製造手順であり、図７の液晶装置１のＣ−Ｃ断面に対応する。
【００６３】
まず、素子基板６０の表示領域Ａに、走査線１０、共通線３０、およびゲート電極５１１を形成し、素子基板６０の周縁部に、走査線１０およびデータ線２０を形成する。
すなわち、スパッタリングにより、ガラス基板６８の全面に亘って金属層を形成する。次に、この金属層が形成されたガラス基板６８にフォトリソグラフィおよびエッチングを行う。
【００６４】
これにより、図８（ａ）に示すように、素子基板６０の表示領域Ａには、ガラス基板６８の上に、走査線１０および共通線３０のほか、データ線２０との交差部の近傍において走査線１０から反射領域５０Ｂに突出して構成されたゲート電極５１１が形成される。
【００６５】
同時に、図９（ａ）に示すように、素子基板６０の周縁部には、ガラス基板６８の上に、走査線１０およびデータ線２０が形成される。
【００６６】
次に、素子基板６０の表示領域Ａに、ゲート絶縁膜６２およびコンタクトホール６２１を形成し、素子基板６０の周縁部に、ゲート絶縁膜６２およびコンタクトホール６２２、６２３を形成する。
すなわち、ＣＶＤ法により、反射領域５０Ｂおよび透過領域５０Ａを含む画素５０の全面に亘って、ゲート絶縁膜６２を形成する。次に、このゲート絶縁膜６２が形成されたガラス基板６８にフォトリソグラフィおよびエッチングを行う。
【００６７】
これにより、図８（ｂ）に示すように、素子基板６０の表示領域Ａには、走査線１０および共通線３０の上に、反射領域５０Ｂおよび透過領域５０Ａを含む画素５０の全面に亘って、ゲート絶縁膜６２が形成される。このゲート絶縁膜６２には、蓄積容量５３の第２の容量電極としての共通電位側容量電極５３Ｂを共通線３０に接続するためのコンタクトホール６２１が形成される。
【００６８】
同時に、図９（ｂ）に示すように、素子基板６０の周縁部には、走査線１０およびデータ線２０の上に、ゲート絶縁膜６２が形成される。このゲート絶縁膜６２には、下地絶縁膜上に形成されたデータ線２０をゲート絶縁膜６２上に形成されたデータ線２０に電気的に接続するためのコンタクトホール６２２と、後述の製造手順で形成されるパッシベーション膜６４に亘って形成されて、下地絶縁膜上に形成された走査線１０およびデータ線２０を駆動ＩＣ４０に電気的に接続するためのコンタクトホール６２３と、が形成される。
【００６９】
次に、素子基板６０の表示領域Ａに、共通電位側容量電極５３Ｂ、ソース電極５１２、ドレイン電極５１３、およびデータ線２０を形成し、素子基板６０の周縁部に、データ線２０を形成する。
すなわち、スパッタリングにより、反射領域５０Ｂおよび透過領域５０Ａを含む画素５０の全面に亘って、金属層を形成する。次に、この金属層が形成された素子基板６０にフォトリソグラフィおよびエッチングを行う。
【００７０】
これにより、図８（ｃ）に示すように、素子基板６０の表示領域Ａには、ゲート絶縁膜６２上の反射領域５０ＢでかつＴＦＴ５１が形成される領域を除く領域に、蓄積容量５３の共通電位側容量電極５３Ｂが形成される。この共通電位側容量電極５３Ｂは、コンタクトホール６２１を介して、共通線３０に電気的に接続される。
また、ゲート絶縁膜６２上のＴＦＴ５１が形成される領域５０Ｃに、ゲート電極５１１に対向して、アモルファスシリコンからなる半導体層（図示省略）、Ｎ＋アモルファスシリコンからなるオーミックコンタクト層（図示省略）が積層される。このオーミックコンタクト層には、ソース電極５１２およびドレイン電極５１３が積層されて、これにより、アモルファスシリコンＴＦＴが形成される。ソース電極５１２は、データ線２０と同一の導電材料（同層）で形成される。
【００７１】
同時に、図９（ｃ）に示すように、素子基板６０の周縁部には、ゲート絶縁膜６２上に、データ線２０が形成される。このゲート絶縁膜６２上に形成されたデータ線２０は、コンタクトホール６２２を介して、下地絶縁膜上に形成されたデータ線２０に電気的に接続されている。また、ゲート絶縁膜６２上に形成されたデータ線２０と同一の導電材料は、コンタクトホール６２３にも形成される。
【００７２】
次に、素子基板６０の表示領域Ａに、パッシベーション膜６４、透過領域側画素電極５５Ａ、および画素電位側容量電極５３Ａを形成し、素子基板６０の周縁部に、パッシベーション膜６４、コンタクトホール６２３、および導通電極６７を形成する。
すなわち、ＣＶＤ法により、反射領域５０Ｂおよび透過領域５０Ａを含む画素５０の全面に亘って、パッシベーション膜６４を形成する。次に、このパッシベーション膜６４が形成された素子基板６０のうち素子基板６０の周縁部にのみ、フォトリソグラフィおよびエッチングを行う。次に、スパッタリングにより、パッシベーション膜６４の上にＩＴＯ（Indium  Tin  Oxide）やＩＺＯ（Indium  Zinc  Oxide）などの透明導電膜を形成する。次に、この透明導電膜が形成されたガラス基板６８にフォトリソグラフィおよびエッチングを行う。
【００７３】
これにより、図８（ｄ）に示すように、素子基板６０の表示領域Ａには、共通電位側容量電極５３Ｂ、ソース電極５１２、ドレイン電極５１３、およびデータ線２０の上および透過領域５０Ａ上に、反射領域５０Ｂおよび透過領域５０Ａを含む画素５０の全面に亘って、パッシベーション膜６４が形成される。
【００７４】
このパッシベーション膜６４の上に、透過領域５０Ａと、反射領域５０Ｂの共通電位側容量電極５３Ｂに対向する領域とに亘って、透明導電膜が形成される。この透明導電膜は、透過領域５０Ａでは、透過領域側画素電極５５Ａとして構成され、反射領域５０Ｂでは、画素電位側容量電極５３Ａとして構成される。
【００７５】
同時に、図９（ｄ）に示すように、素子基板６０の周縁部には、ゲート絶縁膜６２上に形成されたデータ線２０の上にパッシベーション膜６４が形成される。このパッシベーション膜６４には、ゲート絶縁膜６２に亘って形成されて、下地絶縁膜上に形成された走査線１０およびデータ線２０を駆動ＩＣ４０に電気的に接続するためのコンタクトホール６２３が形成される。
このコンタクトホール６２３に形成されたゲート絶縁膜６２上のデータ線２０と同一の導電材料の上に、透明導電膜からなる導通電極６７が形成される。
【００７６】
次に、素子基板６０の表示領域Ａに、液晶層厚調整層６５、反射領域側画素電極５５Ｂを形成する。
すなわち、まず、反射領域５０Ｂおよび透過領域５０Ａを含む画素５０の全面に亘って、スピンコートによりレジストを形成した後、プリベークし、次に所定のパターンが形成されたフォトマスクを配置して露光および現像を行うことにより、表面に微細な凹部を有しアクリル樹脂からなる液晶層厚調整層６５を形成する。さらに、この微細な凹部を有する液晶層厚調整層６５が形成された素子基板６０に熱処理を加える。
なお、液晶層厚調整層６５および反射領域側画素電極５５Ｂの製造手順は、非表示領域には、行わない。
【００７７】
これにより、図８（ｅ）に示すように、素子基板６０の表示領域Ａには、画素電位側容量電極５３Ａ上の反射領域５０Ｂと、この画素電位側容量電極５３Ａが形成される領域を除くパッシベーション膜６４の上の反射領域５０Ｂとに亘って、熱処理により表面の微細な凹部の角が滑らかな形状に変形した凹部６５１を有する液晶層厚調整層６５が形成される。この液晶層厚調整層６５上に、反射領域側画素電極５５Ｂが形成される。この反射領域側画素電極５５Ｂは、透過領域５０Ａおよび反射領域５０Ｂの境界の近傍で、透明導電膜と電気的に接続される。
また、図９（ｅ）に示すように、非表示領域には、液晶層厚調整層６５および反射領域側画素電極５５Ｂは形成されない。
【００７８】
本実施形態によれば、以下のような効果がある。
（１）ＴＦＴ５１の上にパッシベーション膜６４を設け、このパッシベーション膜６４を挟んで蓄積容量５３の画素電位側容量電極５３Ａおよび共通電位側容量電極５３Ｂを対向配置した。また、走査線１０およびデータ線２０間にゲート絶縁膜６２を設けた。このため、ゲート絶縁膜６２の層厚を厚くすることで、走査線１０およびデータ線２０の間隔を確保してクロストークを防止して、誤動作を防止できる。また、パッシベーション膜６４の層厚を薄くすることで、蓄積容量５３の容量を十分に確保できる。
【００７９】
（２）透過領域５０Ａの透過領域側画素電極５５Ａをパッシベーション膜６４および液晶層厚調整層６５の間に延在して画素電位側容量電極５３Ａを形成したので、透過領域側画素電極５５Ａおよび画素電位側容量電極５３Ａを同一の製造手順により容易に形成できる。
【００８０】
（３）透過領域５０Ａの透過領域側画素電極５５Ａを、反射領域５０Ｂの反射領域側画素電極５５Ｂに電気的に接続した。このため、透過領域５０Ａの透過領域側画素電極５５Ａを反射領域５０Ｂに延在して画素電位側容量電極５３Ａとして用いても、反射領域５０Ｂにおいて液晶に駆動電圧を印加できる。
【００８１】
（４）反射膜としての機能を有する反射領域側画素電極５５Ｂを反射領域５０Ｂに設けたので、この反射領域側画素電極５５Ｂにより入射光を反射して、反射型の表示を行うことができる。
【００８２】
（５）共通電位側容量電極５３Ｂを、島状に形成するとともに、下層の共通線３０に電気的に接続し、この共通線３０を共通電極５６に電気的に接続したので、画素電極５５および共通電極５６の電位差による液晶の駆動電圧を、画素電極５５と同電位である画素電位側容量電極５３Ａと、共通電極５６と同電位である共通電位側容量電極５３Ｂと、で保持できる。
【００８３】
＜変形例＞
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、本実施形態では、スイッチング素子としてアモルファスシリコンからなるＴＦＴ５１を設けたが、これに限らず、低温ポリシリコンからなるＴＦＴを設けてもよい。
【００８４】
また、本実施形態では、蓄積容量５３の画素電位側容量電極５３Ａをパッシベーション膜６４上の反射領域５０Ｂの一部の領域に設けたが、これに限らず、例えばパッシベーション膜６４上の反射領域５０ＢのＴＦＴ５１が形成される領域を除く全ての領域に設けてもよい。上述の場合には、共通電位側容量電極５３Ｂを、画素電位側容量電極５３Ａと同一以上の面積で対向配置することで、蓄積容量５３の容量をより大きく確保できる。
【００８５】
また、本実施形態では、コンタクトホール６２１を各画素５０の中央付近に形成したが、これに限らず、例えば、各画素５０の端縁や共通線３０上に形成してもよい。上述の場合には、液晶層厚調整層６５へのコンタクトホール６２１の影響を軽減できる。
【００８６】
また、本実施形態では、反射領域５０ＢにＴＦＴ５１を形成したが、これに限らず、例えば、画素電極および反射膜をＴＦＴを避けるように形成してもよい。
【００８７】
また、本実施形態では、液晶層厚調整層６５を素子基板６０の上にのみ設けたが、これに限らず、素子基板６０および対向基板７０の上に設けてもよい。
【００８８】
＜応用例＞
次に、上述した実施形態に係る液晶装置１を適用した電子機器について説明する。
図１０は、液晶装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに液晶装置１を備える。スクロールボタン３００２を操作することによって、液晶装置１に表示される画面がスクロールされる。
【００８９】
なお、液晶装置１が適用される電子機器としては、図１０に示すものの他、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器などが挙げられる。そして、これらの各種電子機器の表示部として、前述した液晶装置が適用可能である。
【図面の簡単な説明】
【００９０】
【図１】本発明の一実施形態に係る液晶装置の構成を示すブロック図である。
【図２】前記液晶装置の拡大平面図である。
【図３】前記液晶装置のＡ−Ａ断面図である。
【図４】前記液晶装置のＢ−Ｂ断面図である。
【図５】前記液晶装置の概略構成を示す部分拡大斜視図である。
【図６】前記液晶装置の平面図である。
【図７】前記液晶装置のＣ−Ｃ断面図である。
【図８】前記液晶装置の素子基板の表示領域の製造手順を示す図である。
【図９】前記液晶装置の素子基板の周縁部の製造手順を示す図である。
【図１０】上述の液晶装置を適用した携帯電話機の構成を示す斜視図である。
【符号の説明】
【００９１】
１…液晶装置、１０…走査線、２０…データ線、３０…共通線、４０…駆動ＩＣ、５０…画素、５０Ａ…透過領域、５０Ｂ…反射領域、５１…ＴＦＴ（スイッチング素子）、５３…蓄積容量、５３Ａ…画素電位側容量電極（第１の容量電極）、５３Ｂ…共通電位側容量電極（第２の容量電極）、５５…画素電極、５５Ａ…透過領域側画素電極、５５Ｂ…反射領域側画素電極（反射膜）、５６…共通電極、６０…素子基板（第１の基板）、６２…ゲート絶縁膜、６４…パッシベーション層（絶縁層）、６５…液晶層厚調整層、７０…対向基板（第２の基板）３０００…携帯電話機（電子機器）。
【図１】
2007071936.tif 000003
【図２】
2007071936.tif 000004
【図３】
2007071936.tif 000005
【図４】
2007071936.tif 000006
【図５】
2007071936.tif 000007
【図６】
2007071936.tif 000008
【図７】
2007071936.tif 000009
【図８】
2007071936.tif 000010
【図９】
2007071936.tif 000011
【図１０】
2007071936.tif 000012