(57)【要約】【課題】熱的なストレスにより、デバイス上の層間絶縁膜にクラックが生じるのを防止する半導体装置を提供する。【解決手段】第１層メタルと第２層メタルとの間にシリコン窒化膜を含む層間絶縁膜を有する内部回路２や周辺デバイス領域２a〜２ｄを備えた半導体チップ１の４つのコーナー部にダミーパッド電極５をそれぞれ同じ位置に配置する。ダミーパッド電極５は少なくとも前記第１層メタルを含み、それを被覆して層間絶縁膜（シリコン窒化膜）が形成されている。熱的なストレスが生じたとしても、ダミーパッド電極５によって応力は吸収されるため、内部回路２や周辺デバイス領域２a〜２ｄのデバイス上の層間絶縁膜（シリコン窒化膜）にはクラックが発生しない。【選択図】  図１
2007042972.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップの表面に配置され、第１層メタルと第２層メタルとの間にシリコン窒化膜を含んで構成された層間絶縁膜を有する内部回路と、
前記半導体チップの表面に形成され、前記内部回路と配線を介して接続されたパッド電極と、
前記半導体チップのコーナー部に前記内部回路と接続されていないダミーパッド電極とを備え、
前記ダミーパッド電極は、少なくとも前記第１層メタルを含み、
前記第１層メタルを被覆して前記層間絶縁膜が形成されたことを特徴とする半導体装置。
【請求項２】
前記ダミーパッド電極は、前記半導体チップのコーナー部に対向する角部が面取りされていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ダミーパッド電極がそれぞれ、前記半導体チップの４つのコーナー部の同じ位置に配置されたことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記ダミーパッド電極は、前記パッド電極と同等もしくはそれ以上の面積を有することを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
【請求項５】
前記ダミーパッド電極を構成する前記層間絶縁膜は、前記第１層メタルの一部上に開口部を有し、
当該開口部においてその底部が前記第１層メタルと接触する第２層メタルを備えることを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
【請求項６】
前記層間絶縁膜は、シリコン窒化膜と樹脂膜とを含む積層構造であることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体装置。
【請求項７】
半導体チップと、前記半導体チップの表面に配置され、第２層メタル上にシリコン窒化膜を含んで構成されたパッシベーション膜を有する内部回路と、
前記半導体チップの表面に形成され、前記内部回路と配線を介して接続されたパッド電極と、
前記半導体チップのコーナー部に前記内部回路と接続されていないダミーパッド電極とを備え、
前記ダミーパッド電極は、
少なくとも前記第２層メタルと、
前記第２層メタルを被覆する前記パッシベーション膜とを備えることを特徴とする半導体装置。
【請求項８】
前記ダミーパッド電極がそれぞれ前記半導体チップの４つのコーナー部の同じ位置に配置され、かつ、前記ダミーパッド電極のうち、前記半導体チップのコーナー部に対向する角部が面取りされていることを特徴とする請求項７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、熱的なストレスによるクラックの発生が防止された半導体装置に関するものである。
【背景技術】
【０００２】
従来の半導体装置について、図９〜図１１を参照して説明する。
【０００３】
図９は従来の半導体装置を示す平面図である。シリコンウェハ等の半導体基板から成る半導体チップ１００の中央部には内部回路１０１が配置されている。内部回路１０１は、トランジスタ・キャパシタ・抵抗・配線等の機能素子が組み合わされて形成されている。そして、内部回路１０１の周囲には半導体チップ１００の外部から内部回路１０１に所定の入力信号を供給するか、もしくは内部回路１０１からの出力信号が出力される複数のパッド電極１０２が設けられている。内部回路１０１とパッド電極１０２とは所定の配線１０３を介して電気的に接続されている。さらに、半導体チップ１００の外周部では、パッド電極１０２に隣接して、トランジスタ等の周辺デバイス領域１０４が設けられている。周辺デバイス領域１０４は具体的には保護デバイスや入力回路、出力回路であるが、内部回路１０１あるいはパッド電極１０２と配線を介して接続されている場合がある。
【０００４】
図１０は、図９に示す半導体チップ１００の右上コーナー部におけるパッド電極１０２及び周辺デバイス領域１０４の部分拡大図である。パッド電極１０２は多層メタルから成り、第１層メタル１０５と第２層メタル１０６と、その間に形成された不図示の層間絶縁膜（シリコン窒化膜）とを備える。また、第２層メタル１０６の中央部付近には開口部１０７を有し、当該開口部にワイヤボンディングがなされる。
【０００５】
一方、周辺デバイス領域１０４においても第１層メタル１０８が形成され、トランジスタやキャパシタの電極を構成している。また、第１層メタル１０８上には、パッド電極１０２と同様の層間絶縁膜（シリコン窒化膜）が延在して形成されている。
【０００６】
図１１は、図１０における周辺デバイス領域１０４や内部回路１０１を構成するデバイスの断面概略図の一例を示している。周辺デバイス領域１０４,内部回路１０１にはＮＰＮトランジスタ１０９や、ＰＮＰトランジスタ１１０が設けられている。１１２はＰ＋型の半導体チップ、１１３はＮ＋型の埋め込み層、１１４はＰ型の分離領域、１１５はＮＰＮトランジスタ１０９のベース領域、１１６はエミッタ領域、１１７はコレクタ領域である。１１８はＰＮＰトランジスタ１１０のベース領域、１１９はエミッタ領域、１２０はコレクタ領域、１２１はシリコン酸化膜などの絶縁膜である。半導体チップ１１２上の絶縁膜１２１上には、前記ベース・エミッタ・コレクタ領域と電気的に接続するための第１層メタル１２２が、絶縁膜１２１に形成されたビアホールを介して配置されている。第１層メタル１２２上には、耐湿防止及び強度対策の観点からシリコン窒化膜１２３が形成され、さらにその上にはポリイミド膜１２４が形成されている。さらに、その上には、所定のパターンにパターニングされた第２層メタル１２５（配線層）とパッシベーション膜１２６が形成されている。
【０００７】
周辺デバイス領域１０４や内部回路１０１の第１層メタル１２２（図１１）と、パッド電極１０２における第１層メタル１０５（図１０）とは、同一の導電層により構成されており、さらに、第２層メタル１２５（図１１）と第２層メタル１０６（図１０）とは同一の導電層により構成されている。
【特許文献１】特開平６−６９２１２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した従来の半導体装置では、温度サイクル試験を行った場合に、図１１で示すような第１層メタル１２２（１０５）と第２層メタル１２５（１０６）との間に形成されたシリコン窒化膜１２３に熱的なストレスがかかる結果、シリコン窒化膜１２３に図１０に示すようなクラックが発生するという問題があった。この問題は、主として半導体チップのコーナー部付近で起こるものである。
【０００９】
当該クラックは、必ずしもそれ自体でデバイス機能を損なうものではないが、使用中にさらに内部のデバイス上に層間絶縁膜として延在しているシリコン窒化膜にまで拡大するおそれがあることや、水分などの腐食物質の浸入経路となり得るため、半導体装置の動作において重大な問題を引き起こすことがある。
【００１０】
そこで、本発明は、デバイス上に形成された層間絶縁膜（シリコン窒化膜）のクラックの発生を効果的に防止し、半導体装置の歩留り及び信頼性の向上を図る。
【課題を解決するための手段】
【００１１】
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明に係る半導体装置は、半導体チップと、前記半導体チップの表面に配置され、第１層メタルと第２層メタルとの間にシリコン窒化膜を含んで構成された層間絶縁膜を有する内部回路と、前記半導体チップの表面に形成され、前記内部回路と配線を介して接続されたパッド電極と、前記半導体チップのコーナー部に前記内部回路と接続されていないダミーパッド電極とを備え、前記ダミーパッド電極は、少なくとも前記第１層メタルを含み、前記第１層メタルを被覆して前記層間絶縁膜が形成されたことを特徴とするものである。
【００１２】
また、本発明に係る半導体装置のダミーパッド電極は、前記半導体チップのコーナー部に対向する角部が面取りされていることを特徴とする。
【００１３】
さらにまた、本発明に係る半導体装置は、ダミーパッド電極がそれぞれ、半導体チップの４つのコーナー部の同じ位置に配置されたことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、熱的なストレスによりダミーパッド電極の層間絶縁膜（シリコン窒化膜）にクラックが発生したとしても、このクラックによって応力は半導体チップのコーナー部付近で吸収、あるいは緩和されることとなるため、半導体チップ内部のデバイス上の層間絶縁膜（シリコン窒化膜）のクラックは防止できる。
【００１５】
また、ダミーパッド電極の半導体チップコーナー部に対向する角部を面取りした場合には、チップコーナー部における熱的なストレスが低減されると考えられ、デバイス上のみならずダミーパッド電極自体の層間絶縁膜（シリコン窒化膜）のクラックも防止することができる。
【００１６】
さらにまた、ダミーパッド電極を半導体チップの４つのコーナー部の同じ位置にそれぞれ配置することで、当該クラック防止の効果を更に高めることができる。
【００１７】
また、パッシベーション膜としてのシリコン窒化膜を備える半導体装置において、本発明を適用した場合には、デバイス上のパッシベーション膜（シリコン窒化膜）のクラックを防止することができる。
【発明を実施するための最良の形態】
【００１８】
次に、本発明の第１の実施形態について図面を参照しながら説明する。図１は本発明の第１の実施形態に係る半導体装置を示す平面図である。
【００１９】
シリコンウェハ等の半導体基板から成る半導体チップ１の中央部には内部回路２が配置されている。内部回路２は、トランジスタ・キャパシタ・抵抗・配線等の機能素子が組み合わされて形成されており、図１１の断面図のように少なくとも第１層メタルと第２層メタルとから成る多層配線と、その間にシリコン窒化膜を含んだ層間絶縁膜とを備えるものである。
【００２０】
内部回路２の周囲（半導体チップ１の外周）には、外部から内部回路２に入力信号を供給するか、もしくは内部回路２からの出力信号が出力される複数のパッド電極３が設けられている。本実施形態におけるパッド電極３は例えば、一辺が約１２０μｍ程度の四角形状である。内部回路２とパッド電極３とは所定の配線４を介して電気的に接続されている。なお、内部回路２及びパッド電極３は、半導体ウェハをダイシングする際に生じる機械的応力からの損傷を回避するため、半導体チップ１の端から所定の距離離れて配置されている。
【００２１】
また、半導体チップ１の外周側であって、パッド電極３に隣接してトランジスタ（図１１参照）等の素子からなる周辺デバイス領域２ａ〜２ｄが設けられている。当該領域の素子は、具体的には保護デバイスや入力回路、出力回路であるが、少なくとも第１層メタルから成る配線または電極と、その上層にシリコン窒化膜を含む層間絶縁膜とを備え、内部回路２またはパッド電極３と配線を介して電気的に接続されている。なお、本実施形態においては、周辺デバイス領域２ａ〜２ｄの層間絶縁膜（シリコン窒化膜）のクラックを避ける観点から、周辺デバイス領域２ａ〜２ｄを半導体チップ１のコーナー部には配置せず、後述するダミーパッド電極５の内側に配置している。また、同様の観点から、パッド電極３をダミーパッド電極５の内側に配置している。
【００２２】
そして、半導体チップ１上にダミーパッド電極５が形成されている。本実施形態におけるダミーパッド電極５は、内部回路２や周辺デバイス領域２ａ〜２ｄとは接続されておらず、デバイス機能とは一切関係のないものであり、デバイス上の層間絶縁膜（シリコン窒化膜）のクラックを防止する防護壁の役割を有するものである。つまり、熱的なストレスにより、仮にダミーパッド電極５の層間絶縁膜でクラックが発生したとしても、これにより応力は吸収、あるいは緩和されるので、さらに内部にはクラックの影響がない。
【００２３】
また、ダミーパッド電極５は、半導体チップ１上のいずれの領域に形成されても良いが、半導体チップ１の外周に沿って配置されることが好ましく、特に図１に示したように半導体チップ１のコーナー部に配置することがデバイス上の層間絶縁膜のクラックを防止する観点から好ましい。コーナー部に応力が集中しやすいからである。
【００２４】
さらにまた、図１に示すように、ダミーパッド電極５をそれぞれ半導体チップ１上の４つのコーナー部の同じ位置に均等に配置することが上記クラック防止の効果を高める上で好ましい。ここで、均等に配置するというのは、各コーナー部に配置されるダミーパッド電極５の面積や位置がそれぞれ同等であって、半導体チップ１の各コーナー部にかかる応力が等しく分散されるように構成されていることをいうものとする。
【００２５】
なお、ダミーパッド電極５の大きさ（面積）は特に限定されるものではなく、本実施形態においてはパッド電極３と同程度の大きさで構成されているが、半導体チップ１上で可能な限り広い面積を占めることが、応力の集中を緩和する上で好ましい。また、本実施形態におけるダミーパッド電極５は正方形の形状であるが、その形状は特に限定されるものではない。
【００２６】
図２（ａ）は、図１に示すパッド電極５の部分拡大図であり、図２（ｂ）は図２（ａ）に示すダミーパッド電極５のＸ−Ｘ線に沿った断面概略図である。本実施形態においてダミーパッド電極５は、半導体チップ１上に不図示の絶縁膜（シリコン酸化膜など）を介して形成された第１層メタル６と当該第１層メタル６を被覆するシリコン窒化膜７から成る。
【００２７】
第１層メタル６は、半導体装置のデバイス機能とは一切関係のないものであり、内部回路２や周辺デバイス領域２ａ〜２ｄとは接続されていない。また、アルミニウム,銅等の金属、チタン,タングステン等の高融点金属またはポリシリコン等の単層膜または２層以上の積層膜などの導電性の物質から成るものであれば良く、その材料は特に限定されるものではない。この第１層メタル６は、図１１に示すような内部回路２の第１層メタル１２２（トランジスタの電極）や,パッド電極３,配線４などの形成と同一の工程によって、同一の材料を用いて例えば、１．２μｍの膜厚にて形成される。
【００２８】
シリコン窒化膜７は、プラズマＣＶＤ法などによって例えば、０．４μｍの膜厚にて形成される。このシリコン窒化膜７は、内部回路２（周辺デバイス領域２a〜２ｄも含む）のデバイス領域では、図１１で既に示したように第１層メタル１２２（電極や配線など）と第２層メタル１２５（電極や配線など）との間に形成される層間絶縁膜としてのシリコン窒化膜１２３と成るものであり、同一の工程によって形成されるものである。
【００２９】
かかる半導体装置によれば、熱的なストレスが発生しても、当該応力はまず半導体チップ１の各コーナ部に配置されたダミーパッド電極５に集中する。特に、第１層メタル６とオーバーラップしている部位（あるいはその付近）のシリコン窒化膜７に集中すると考えられる。そして、ダミーパッド電極５のシリコン窒化膜７にクラックが生じたとしても、これにより応力は吸収されるため、内部のデバイス上の層間絶縁膜（シリコン窒化膜）へのクラックは防止できる。
【００３０】
図３（ａ）及び（ｂ）は、本発明の第１の実施形態に係るダミーパッド電極５の別の構成例５´を示している。図３（ａ）は、ダミーパッド電極５´の部分拡大図であり、図３（ｂ）はそのＹ−Ｙ線に沿った断面概略図である。
【００３１】
図３（ｂ）に示すように、ダミーパッド電極５´は、半導体チップ１上に不図示の絶縁膜（シリコン酸化膜など）を介して形成された第１層メタル８と、当該第１層メタル８上に開口部を有し、第１層メタル８の端部を被覆する層間絶縁膜（シリコン窒化膜９と、ポリイミド膜などの樹脂膜１０との積層膜）と、当該開口部に埋め込まれ、その底部において第１層メタル８と接触する第２層メタル１１とから成る。
【００３２】
ダミーパッド電極５´における第１層メタル８も、前記と同様に半導体装置のデバイス機能とは一切関係のないものである。また、この第１層メタル８は、図１１に示すような内部回路２の第１層メタル１２２（トランジスタの電極）や,パッド電極３,配線４などの形成と同一の工程によって、同一の材料を用いて例えば、１．２μｍの膜厚にて形成する。
【００３３】
シリコン窒化膜９は、プラズマＣＶＤ法などによって例えば、０．４μｍの膜厚にて形成し、その後エッチングにより第１層メタル８上に開口部を形成する。樹脂膜１０は、塗布・コーティング法（スピン塗布法またはスプレーでのコーティング）などによりシリコン窒化膜７上にポリイミド系樹脂などの有機膜を例えば、約２．０μｍの膜厚にて形成し、その後露光・現像により第１層メタル８上にシリコン窒化膜９と同様の開口部を形成する。第２層メタル１１は、内部回路２の電極,パッド電極３,配線４などの形成と同一の工程によって、同一の材料を用いて例えば、１．４μｍの膜厚にて形成する。
【００３４】
なお、図３（ａ）及び（ｂ）では、層間絶縁膜（シリコン窒素化膜９及び樹脂膜１０）に開口部を形成させているため第２層メタル１１上でも開口部１２を形成しているが、層間絶縁膜に開口部を設けない構成であってもよい。この場合には、第１層メタル８、シリコン窒化膜９、樹脂膜１０、第２層メタル１１をこの順に積層すればよい。
【００３５】
かかる半導体装置によれば、熱的なストレスが発生しても、前記と同様に当該応力はまずチップコーナ部に配置されたダミーパッド電極５´に集中する。特に、第１層メタル８とオーバーラップしている部位（あるいはその付近）のシリコン窒化膜９に集中すると考えられる。また、本構成では、シリコン窒化膜９が第１層メタル８と第２層メタル１１とで挟まれているため、上述したダミーパッド電極５（図２）に比べて、シリコン窒化膜９に対する負荷が大きいと考えられる。そして、ダミーパッド電極５´のシリコン窒化膜９にクラックが生じたとしても、これにより応力は吸収されるため、内部のデバイス上の層間絶縁膜（シリコン窒化膜）へのクラックは防止できる。
【００３６】
次に、本発明の第２の実施形態について図面を参照しながら説明する。図４は本発明の第２の実施形態に係る半導体装置を示す平面図である。なお、第１の実施形態と同様の構成要素については同一の符号を付して説明を省略するか、あるいは簡略する。
【００３７】
第１の実施形態と異なる点は、図４に示すようにダミーパッド電極のうち半導体チップ１のそれぞれのコーナー部に対向する角部を面取りしたことである。かかる構成の違いによれば、デバイス上のみならずダミーパッド電極５０自体の層間絶縁膜（シリコン窒化膜）のクラックをも防止することができ、従来温度サイクル試験の際に生じていたクラックを完全に防止できることが確認された。これは、ダミーパッド電極の角部の面取りを行うことで、半導体チップ１の各コーナー部付近への応力集中が防止できたためだと考えられる。従って、第２の実施形態では、第１の実施形態に比して半導体装置の信頼性が向上している。なお、ダミーパッド電極の角部の面取りの形状は、本実施形態では図４に示すような略直角三角形であるが、湾曲形状、半円形状などの他の形状であってもよい。
【００３８】
図５（ａ）は図４に示す左上コーナー部のダミーパッド電極５０の部分拡大図であり、図５（ｂ）はそのダミーパッド電極５０のＸ−Ｘ線に沿った断面概略図である。図５（ａ）に示すように、ダミーパッド電極の角部が面取りされたこと以外の構成は、第１の実施形態におけるダミーパッド電極５（図２参照）と同様であり、その製造方法も同様である。
【００３９】
図６（ａ）及び（ｂ）は、図５に示すダミーパッド電極５０の別の構成例５０´を示している。図６（ａ）は、ダミーパッド電極５０´の部分拡大図であり、図６（ｂ）はそのＹ−Ｙ線に沿った断面概略図である。図６（ａ）に示すように、ダミーパッド電極の角部が面取りされたこと以外の構成は第１の実施形態におけるダミーパッド電極５´（図３参照）と同様であり、その製造方法も同様である。
【００４０】
次に、本発明の第３の実施形態について図面を参照しながら説明する。前記第１及び第２実施形態では、図１１の断面図に示すように第１層メタルと第２層メタルとの間にシリコン窒化膜を含んだ層間絶縁膜を備えるものであったが、本実施形態によれば層間絶縁膜としてではなく最終パッシベーション膜（保護膜）としてのシリコン窒化膜のクラック防止についても適用できる。
【００４１】
この場合、図７に示すようなダミーパッド電極５´´を半導体チップのコーナー部に配置する。図７（ａ）は、ダミーパッド電極５´´の部分拡大図であり、図７（ｂ）はそのＺ−Ｚ線に沿った断面概略図である。
【００４２】
図７（ｂ）に示すように、ダミーパッド電極５´´は、半導体チップ１上に不図示の絶縁膜（シリコン酸化膜）を介して形成された第１層メタル１５と、当該第１層メタル１５上に開口部を有し、第１層メタル１５の端部を被覆する樹脂膜１６と、当該開口部に埋め込まれ、その底部において第１層メタル１５と接触する第２層メタル１７と、第２層メタル１７を被覆するシリコン窒化膜１８とから成る。
【００４３】
ダミーパッド電極５´´における第１層メタル１５は、図１１に示すような内部回路２の第１層メタル１２２（トランジスタの電極）や,パッド電極３,配線４などの形成と同一の工程によって、同一の材料を用いて例えば、１．２μｍの膜厚にて形成する。
【００４４】
樹脂膜１６は第１層メタル１５と第２層メタル１８との層間絶縁膜であり、塗布・コーティング法（スピン塗布法またはスプレーでのコーティング）などにより第１層メタル１５を含む半導体チップ１上にポリイミド系樹脂などの有機膜を例えば、約２．０μｍの膜厚にて形成し、その後露光・現像により第１層メタル１５上に開口部を形成する。
【００４５】
第２層メタル１７は、図１１に示すような内部回路２の第２層メタル１２５（配線）や,パッド電極３,配線４などの形成と同一の工程によって、同一の材料を用いて例えば、１．４μｍの膜厚にて形成する。
【００４６】
シリコン窒化膜１８は、半導体装置のパッシベーション膜であり、プラズマＣＶＤ法などによって例えば、０．４μｍの膜厚にて第２層メタル１７を被覆して形成する。このシリコン窒化膜１８は、内部回路２のデバイス領域では図１１に示したように第２層メタル１２５を被覆して形成されるシリコン窒化膜（パッシベーション膜１２６）と成るものである。なお、図７（ａ）及び（ｂ）では、層間絶縁膜（樹脂膜１６）に開口部を形成させているためシリコン窒化膜１８上でも開口部１９を形成しているが、層間絶縁膜に開口部を設けない構成であってもよい。この場合には、第１層メタル１５、樹脂膜１６、第２層メタル１７、シリコン窒化膜１８をこの順に積層すればよい。
【００４７】
かかる半導体装置によれば、熱的なストレスが発生しても、当該応力はまずチップコーナ部に配置されたダミーパッド電極５´´に集中する。本構成であれば、特に、第２層メタル１８とオーバーラップしている部位（あるいはその付近）のシリコン窒化膜１８に集中すると考えられる。そして、ダミーパッド電極５´´のシリコン窒化膜１８にクラックが生じたとしても、これにより応力は吸収されるため、内部のデバイス上のパッシベーション膜（シリコン窒化膜）へのクラックは防止できる。従って本構成では、最終パッシベーション膜としてのシリコン窒化膜を備える半導体装置において、当該シリコン窒化膜のクラックの発生を防止することができる。
【００４８】
なお、本構成では、第１層メタル１５と第２層メタル１７を積層させているが、必要に応じて第２層メタル１７の単層構造であってもよい。
【００４９】
また、ダミーパッド電極５´´の角部を既に説明したように面取りして半導体チップ１上に配置することで、ダミーパッド電極自体のシリコン窒化膜１８のクラックを防止することができる。図８（ａ）は、このようなダミーパッド電極５０´´の部分拡大図であり、図８（ｂ）はそのＺ−Ｚ線に沿った断面概略図である。図８（ａ）に示すように、ダミーパッド電極の側面角部が面取りされたこと以外の構成はダミーパッド電極５´´（図７参照）と同様であり、その製造方法も同様である。
【００５０】
また、本実施形態において、ダミーパッド電極の層間絶縁膜は樹脂膜１６の単層構造として説明しているが、他の絶縁膜を含んだ積層構造であってもよい。従って、シリコン窒化膜を含んでいてもよく、この場合には、前述した第１あるいは第２の実施形態と同様に、層間絶縁膜としてのシリコン窒化膜のクラックの発生も同時に防止することが可能である。
【００５１】
なお、以上の実施形態は第１層メタル及び第２層メタルから成る半導体装置について説明したが当然に、さらに多層から成る半導体装置についても適用できるものである。  
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態に係る半導体装置の全体の平面図である。
【図２】本発明の第１の実施形態に係るダミーパッド電極を説明するための平面図及び断面概略図である。
【図３】本発明の第１の実施形態に係るダミーパッド電極を説明するための平面図及び断面概略図である。
【図４】本発明の第２の実施形態に係る半導体装置の全体の平面図である。
【図５】本発明の第２の実施形態に係るダミーパッド電極を説明するための平面図及び断面図である。
【図６】本発明の第２の実施形態に係るダミーパッド電極を説明するための平面図及び断面概略図である。
【図７】本発明の第３の実施形態に係るダミーパッド電極を説明するための平面図及び断面概略図である。
【図８】本発明の第３の実施形態に係るダミーパッド電極を説明するための平面図及び断面概略図である。
【図９】従来例に係る半導体装置の全体の平面図である。
【図１０】従来例の半導体装置を説明するための拡大平面図である。
【図１１】従来例及び本発明の半導体装置を説明するための断面概略図である。
【符号の説明】
【００５３】
１  半導体チップ    ２  内部回路    ２ａ〜２ｄ  周辺デバイス領域
３  パッド電極    ４  配線    ５,５´,５´´  ダミーパッド電極
６  第１層メタル    ７  シリコン窒化膜    ８  第１層メタル
９  シリコン窒化膜    １０  樹脂膜    １１  第２層メタル    １２  開口部
１５  第１層メタル    １６  樹脂膜    １７  第２層メタル    
１８  シリコン窒化膜    １９  開口部    
５０,５０´,５０´´  ダミーパッド電極
１００  半導体チップ    １０１  内部回路    １０２  パッド電極
１０３  配線    １０４  周辺デバイス領域    １０５  第１層メタル    
１０６  第２層メタル    １０７  開口部    １０８  第１層メタル
１０９  ＮＰＮトランジスタ    １１０  ＰＮＰトランジスタ
１１２  Ｐ＋型半導体チップ    １１３  Ｎ＋型埋め込み層    
１１４  Ｐ型の分離領域    １１５  ベース領域    １１６  エミッタ領域
１１７  コレクタ領域    １１８  ベース領域    １１９  エミッタ領域
１２０  コレクタ領域    １２１  絶縁膜    １２２  第１層メタル
１２３  シリコン窒化膜    １２４  ポリイミド膜    １２５  第２層メタル
１２６  パッシベーション膜
【図１】
2007042972.tif 000003
【図２】
2007042972.tif 000004
【図３】
2007042972.tif 000005
【図４】
2007042972.tif 000006
【図５】
2007042972.tif 000007
【図６】
2007042972.tif 000008
【図７】
2007042972.tif 000009
【図８】
2007042972.tif 000010
【図９】
2007042972.tif 000011
【図１０】
2007042972.tif 000012
【図１１】
2007042972.tif 000013