(57)【要約】【課題】半透過型液晶表示装置において、反射効率等を上昇する。【解決手段】画素基板１００に反射板１６を配置して反射領域とする。また、反射領域と透過領域との境界領域に画素電極１８とＴＦＴ層１２のＴＦＴとを接続するコンタクト２０を配置する。対向基板３００の反射領域には、突起部３２が設けられ、かつこの突起部の周囲には反射領域と透過領域の境界領域も含め、ブラックマトリクス３４が設けられている。これによって、境界領域における不適切な反射を防止することができる。【選択図】図１
2007264304.tif 000002
【特許請求の範囲】
【請求項１】
各画素毎に形成された画素電極がマトリクス状に配置された画素基板と、対向透明電極が設けられた対向基板との間に液晶が配置され、画素電極への電圧印加を制御して表示を行うと共に、各画素内には裏面側から光を透過する透過領域と観察側からの光を反射する反射領域を有する半透過型液晶表示装置であって、
前記画素基板の各画素は、
前記反射領域に位置し前記画素電極への電圧印加を制御する画素回路と、
この画素回路の少なくとも一部を覆って形成される反射板と、
この反射板上に形成されると共に、反射板が存在しない領域にも形成され、透過領域および反射領域の両方に位置する画素電極と、
を有し、
前記対向基板の各画素の反射領域には前記液晶層の厚みを減少させるための突起部が設けられると共に、この突起部の段差面となる反射領域と透過領域の境界近傍に光の透過を防止するブラックマトリクスを形成することを特徴とする半透過型液晶表示装置。
【請求項２】
請求項１に記載の半透過型液晶表示装置において、
前記画素回路と、前記画素電極は、コンタクトによって接続され、このコンタクトは、前記反射領域と前記透過領域の近傍の前記ブラックマトリクスに対応する位置に配置されることを特徴とする半透過型液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、裏面側から光を透過する透過領域と観察側からの光を反射する反射領域を有する半透過型液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置には、背面のバックライトからの光を液晶層に透過させる透過型と、外光を液晶層を介し反射する反射型と、透過領域および反射領域の両方を有する半透過型がある。
【０００３】
ここで、透過型ではバックライトからの光が液晶層を１回のみ通過するが、反射型では外光が２度液晶層を通過する。このため、半透過型において液晶層の厚みが一定であれば、反射領域と透過領域で表示特性が異なってしまう。そこで、反射領域における液晶層の厚みを透過領域の厚みに比べ半分にする構成が知られている。例えば、特許文献１などに示されている。
【０００４】
【特許文献１】特開２００３−２５５３９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来技術では、反射領域に突起部を設けている。突起部の境界はほぼ垂直、または垂直に近い角度の傾斜を持っている。液晶を配向させるためのラビングの際に、傾斜部ではラビング布の当たり方が変わるため、配向不良（ディスクリネーション）が発生する。これは、表示品位（コントラスト）を低下させることになる。
【０００６】
半透過型液晶の場合、透過部分のコントラストが１００以上と高く、反射部では２０程度と低いため、一般的に透過部分の表示品位に対する要求は高くなる。したがって、こういったディスクリネーション部分は反射部として利用し、透過部分には発生しないように透過部分と反射部分の境界を設定している。具体的には、ディスクリネーションが発生する部分に対応する基板側に反射電極を設置して、反射部として利用している。しかしながら突起のない部分になるため反射の光学特性としてはセルギャップが所望の値とはなっていない。その結果、光学特性が低下してしまうことになる。この不具合に加え、画素基板と対向基板の貼り合わせズレがあることを考慮すると、ディスクリネーション部分が透過部に入らないようにするためには、貼り合わせズレを含めた部分までを（セルギャップが所望の値とならない）反射部として設定しておく必要があった。
【０００７】
このために、反射部内に占めるセルギャップが所望の値でない領域が増加することで反射光学特性を低下させ、さらに透過部分の開口率を低下させることによって、透過の光学特性（輝度）を低下させるという問題があった。
【課題を解決するための手段】
【０００８】
各画素毎に形成された画素電極がマトリクス状に配置された画素基板と、対向透明電極が設けられた対向基板との間に液晶が配置され、画素電極への電圧印加を制御して表示を行うと共に、各画素内には裏面側から光を透過する透過領域と観察側からの光を反射する反射領域を有する半透過型液晶表示装置であって、前記画素基板の各画素は、前記反射領域に位置し前記画素電極への電圧印加を制御する画素回路と、この画素回路の少なくとも一部を覆って形成される反射板と、この反射板上に形成されると共に、反射板が存在しない領域にも形成され、透過領域および反射領域の両方に位置する画素電極と、を有し、前記対向基板の各画素の反射領域には前記液晶層の厚みを減少させるための突起部が設けると共に、この突起部の段差面となる反射領域と透過領域の境界近傍に光の透過を防止するブラックマトリクスを形成することを特徴とする。
【０００９】
また、前記画素回路と、前記画素電極は、コンタクトによって接続され、このコンタクトは、前記反射領域と前記透過領域の近傍の前記ブラックマトリクスに対応する位置に配置されることを特徴とする。
【発明の効果】
【００１０】
本発明では、反射領域と透過領域との境界領域にブラックマトリクスを配置することで、この境界領域において好ましくない表示が発生することを効果的に防止することができ、これによって、反射領域における光学特性（反射率、コントラスト）が向上する。特に、画素基板と対向基板の貼り付け誤差による設計マージンを考慮した場合には、透過領域と反射領域の間に境界領域において反射板を大きめにしていたが、本発明によれば境界領域をブラックマトリクスによって確実に遮光することができ、上記設計マージンを考慮する必要がなくなり、透過領域を十分な大きさにできる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１２】
「実施形態１」
図１は、本発明の実施形態１に係る半透過型液晶表示装置の１画素分の構成を示す断面図である。
【００１３】
画素基板１００は、ガラス基板１０を有しており、そのガラス基板１０上にはＴＦＴ層１２設けられ、ここに画素毎にスイッチングＴＦＴ（不図示）が設けられている。このスイッチングＴＦＴは、そのゲートに行方向に伸びるゲートラインが接続され、このゲートラインによってオンオフされる。そして、このスイッチングＴＦＴがオンした場合に、データライン上のデータ電圧が保持容量に保持され、このデータ電圧が画素電極を介し当該画素の液晶に印加される。
【００１４】
ＴＦＴ層１２上には、平坦化膜１４が形成されている。平坦化膜１４には、例えばアクリル系樹脂などが採用される。平坦化膜１４上の反射領域には、反射板１６が形成されている。この反射板１６には、アルミニウム、アルミニウム系合金、銀などの金属が用いられる。
【００１５】
また、画素の反射領域および透過領域の全体を覆って透明導電体からなる画素電極１８が形成される。この画素電極１８には、ＩＴＯ（インジウム錫酸化物）や、ＩＺＯ（インジウム亜鉛酸化物）などが用いられる。
【００１６】
そして、反射領域における透過領域との境界領域には、コンタクト２０が設けられる。このコンタクト２０は、平坦化膜１４を貫通するコンタクトホールに画素電極１８を形成する透明導電体が挿入されて形成されるもので、これによってＴＦＴ層１２のスイッチングＴＦＴおよび保持容量と、画素電極１８が電気的に接続される。
【００１７】
このような画素基板１００に対向して、液晶層２００を介し対向基板３００が設けられる。この対向基板３００は、ガラス基板３０を有し、その裏面上の反射領域には、突起部３２が形成されている。この突起部３２は、例えば上述の平坦化膜１４と同一の材料（アクリル系樹脂など）で形成されている。
【００１８】
また、各画素間の間隙および各画素の外周部を覆うブラックマトリクス３４も形成される。このブラックマトリクス３４は、ブラッククロムなどの金属系でも樹脂系のものでよい。そして、対向基板の突起部３２およびブラックマトリクス３４を含む全面を覆って透明導電体からなる対向電極３６が形成される。この対向電極３６も画素電極と同様にＩＴＯ、ＩＺＯなどで形成される。
【００１９】
本実施形態においては、ブラックマトリクス３４ａが、反射領域と透過領域の境界領域に配置される。これによって、境界領域における好ましくない表示を避けることができる。
【００２０】
ここで、対向基板３００の突起部３２は、反射領域のみに形成されるが、その周囲は若干斜面になる。この斜面部はラビング工程時にラビング布の当たり方が変わるため、配向不良（ディスクリネーション）が発生する。また、画素基板１００と対向基板３００はそれぞれ作製後に貼り合わされる。従って、貼り合わせ誤差があり、突起部３２のある領域と、反射板１６がある領域との位置関係が若干ずれることは避けられない。画素の周辺領域については、もともと他画素との間の分離を行うためにブラックマトリクス３４が配置されているため、問題ないが、画素内部の反射領域と、透過領域の境界領域については、実際の反射領域と透過領域の別によって正しく設定されない場合も多く、正常な表示が行われにくい。
【００２１】
本実施形態では、このような境界領域にブラックマトリクス３４ａを配置することで、この境界領域において好ましくない表示が発生することを効果的に防止して、反射領域における光学特性（反射率、コントラスト）が向上する。
【００２２】
特に、画素基板１００と対向基板３００の貼り付け誤差による設計マージンを考慮した場合には、透過領域と反射領域の間に境界領域において反射板１６を大きめにしていたが、本実施形態によれば斜面の部分をブラックマトリクス３４ａによって対向基板の段差境界部下に発生するディスクリネーション部分を貼り合わせズレの影響なく確実に遮光することができ、上記設計マージンを考慮する必要がなくなり、透過領域を十分な大きさにできる。
【００２３】
さらに、コンタクト２０も同じ境界領域に配置されているため、平面位置として、コンタクト２０とブラックマトリクス３４は重畳する。従って、境界領域のブラックマトリクス３４によって、コンタクト２０が隠される。コンタクトの表面は凹凸があり、この表面においては所望の反射は行われない。ブラックマトリクス３４ａによりこの部分を遮光しておくことによって、好ましくない反射の発生を防止できる。
【００２４】
図２は、ＴＦＴ層１２についての平面的なレイアウトを示す図である。データラインＤＬは画素の各列に対応して垂直方向に配置され、ゲートラインＧＬが画素の各行に対応して水平方向に配置されている。画素の左上部分には、データラインＤＬに一端が接続され、データラインＤＬに沿ってゲートラインＧＬをくぐって伸びその後Ｕターンしてもう一度ゲートラインＧＬをくぐり、その後画素幅同等に広がり、垂直方向における画素のほぼ半分くらいまで伸びる半導体層ＳＦが設けられる。そして、この半導体層ＳＦの２度目にゲートラインＧＬをくぐった後の部分には、コンタクトが設けられ、このコンタクトを介しメタルパッドＭＰが接続されている。このメタルパッドＭＰは、コンタクトから画素中央方向に向けて配置される半導体層ＳＦとほぼ同様の平面形状を有している。さらに、このメタルパッドＭＰと同様の位置には同様に形状を有してＳＣラインＳＣも重畳されており、この部分は、配線が半導体層ＳＦ、ＳＣラインＳＣおよびメタルパッドＭＰの三層構造になっている。そして、メタルパッドＭＰの画素中央に位置する部分にコンタクト２０が配置される。
【００２５】
なお、半導体層ＳＦがゲートラインをくぐる部分がダブルゲートタイプのスイッチングＴＦＴを構成し、半導体層ＳＦとＳＣラインＳＣが重畳される部分が保持容量Ｃｓを構成する。
【００２６】
図３は、スイッチングＴＦＴＳＷの２つ目のゲート部分から保持容量Ｃｓおよびコンタクト２０の部分における画素電極１８も含めたＸ−Ｘ断面図を示している。
【００２７】
ガラス基板１０上には、ポリシリコンやアモルファスシリコンからなる半導体層ＳＦがパターン形成されており、これを覆って酸化シリコンおよび窒化シリコンの積層等からなるゲート絶縁膜５０が設けられている。ゲート絶縁膜５０の上にはモリブデンやクロムからなるゲートラインＧＬおよびＳＣラインが配置される。窒化シリコンと酸化シリコンの積層構造からなる層間絶縁膜５２が配置される。
【００２８】
そして、層間絶縁膜５２上には、データラインＤＬ等が配置されるが、図に示すようにメタルパッドＭＰが配置される。このメタルパッドＭＰの端部が、スイッチングＴＦＴの保持容量Ｃｓ側の半導体層ＳＦに層間絶縁膜５２を貫通するコンタクトによって接続される。
【００２９】
このメタルパッドＭＰおよび層間絶縁膜５２を覆って平坦化膜１４が形成され、その上に反射板１６および画素電極１８が形成される。また、平坦化膜１４を貫通するコンタクト２０によって、画素電極１８とメタルパッドＭＰが接続される。そして、このコンタクト２０の位置が画素の中央部の反射領域と透過領域の境界領域に位置している。
【００３０】
なお、図３は、模式的に示した図であり、厚み方向平面方向のスケールなどは実際と全く異なっている。
【図面の簡単な説明】
【００３１】
【図１】実施形態に係る表示装置の１画素分の構成を示す図である。
【図２】ＴＦＴ層のレイアウトを示す図である。
【図３】ＴＦＴ層の断面構成を示す図である。
【符号の説明】
【００３２】
１０，３０  ガラス基板、１２  ＴＦＴ層、１４  平坦化膜、１６  反射板、１８  画素電極、２０  コンタクト、３０  ガラス基板、３２  突起部、３４，３４ａ  ブラックマトリクス、３６  対向電極、５０  ゲート絶縁膜、５２  層間絶縁膜、１００  画素基板、２００  液晶層、３００  対向基板、Ｃｓ  保持容量、ＤＬ  データライン、ＧＬ  ゲートライン、ＭＰ  メタルパッド、ＳＣ  ライン、ＳＦ  半導体層、ＳＷ  スイッチングＴＦＴ。
【図１】
2007264304.tif 000003
【図２】
2007264304.tif 000004
【図３】
2007264304.tif 000005