(57)【要約】      （修正有）【課題】デッドエリアを最小限に抑えつつ、加熱によって基板に生じる反りを抑制する手段を提供する。【解決手段】半導体パッケージは、基板２と、基板２に搭載された半導体チップ１と、基板２に設けられた外部接続端子３と、を有する。半導体チップ１は基板２のチップ搭載領域に搭載され、外部接続端子３は基板２の外部接続領域に設けられている。基板２のチップ搭載領域と外部接続領域との間の部分には、局所変形用部材７が一体的に設けられている。局所変形用部材７は、基板２が加熱されたときにチップ搭載領域に生じる反りの方向と逆向きに基板２を局所的に変形させるように、熱膨張係数が基板２の熱膨張係数と異なっている。【選択図】図１Ｂ
2007281374.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが搭載される基板であって、
半導体チップが搭載されるチップ搭載領域と、
前記チップ搭載領域よりも外側の部分に位置し、外部との電気的接続用の端子が設けられた外部接続領域と、
前記チップ搭載領域よりも外側の部分に前記基板と一体的に設けられた、前記チップ搭載領域に前記半導体チップが搭載された状態で前記基板が加熱されたときに前記チップ搭載領域に生じる反りの方向と逆向きに前記基板を局所的に変形させるように、熱膨張係数が前記基板の熱膨張係数と異なる局所変形用部材と、
を有する基板。
【請求項２】
前記局所変形用部材は、前記半導体チップが搭載されるチップ搭載面側に位置しており、熱膨張係数が前記基板の熱膨張係数よりも大きい、請求項１に記載の基板。
【請求項３】
前記局所変形用部材は、前記半導体チップが搭載されるチップ搭載面と反対側の面であるチップ非搭載面側に位置しており、熱膨張係数が前記基板の熱膨張係数よりも小さい、請求項１に記載の基板。
【請求項４】
前記半導体チップが搭載されるチップ搭載面またはその反対側の面に溝が形成され、前記局所変形用部材は前記溝に設けられている、請求項１から３のいずれか１項に記載の基板。
【請求項５】
前記局所変形用部材は、前記半導体チップが搭載されるチップ搭載面上またはその反対側の面上に設けられている、請求項１から３のいずれか１項に記載の基板。
【請求項６】
前記局所変形用部材は、前記チップ搭載領域と前記外部接続領域との間の部分に、前記チップ搭載領域の外周部分を全周にわたって取り囲んで設けられている、請求項１から５のいずれか１項に記載の基板。
【請求項７】
前記局所変形用部材は、前記チップ搭載領域と前記外部接続領域との間の部分に、前記チップ搭載領域の外周部分に沿って複数に分割して設けられている、請求項１から５のいずれか１項に記載の基板。
【請求項８】
前記局所変形用部材は、前記外部接続領域の部分に放射状に設けられている、請求項１から５のいずれか１項に記載の基板。
【請求項９】
基板と、
前記基板に搭載された半導体チップと、
前記基板に設けられた、外部との電気的接続用の端子と、
を有し、
前記基板は、
前記半導体チップが搭載されているチップ搭載領域と、
前記チップ搭載領域よりも外側の部分に位置した、前記端子が設けられた外部接続領域と、
前記チップ搭載領域よりも外側の部分に前記基板と一体的に設けられた、前記基板が加熱されたときに前記チップ搭載領域に生じる反りの方向と逆向きに前記基板を局所的に変形させるように、熱膨張係数が前記基板の熱膨張係数と異なる局所変形用部材と、
を有する半導体パッケージ。
【請求項１０】
前記局所変形用部材は、前記基板の前記半導体チップが搭載されているチップ搭載面側に位置しており、熱膨張係数が前記基板の熱膨張係数よりも大きい、請求項９に記載の半導体パッケージ。
【請求項１１】
前記局所変形用部材は、前記基板の前記半導体チップが搭載されたチップ搭載面と反対側の面であるチップ非搭載面側に位置しており、熱膨張係数が前記基板の熱膨張係数よりも小さい、請求項９に記載の半導体パッケージ。
【請求項１２】
前記基板には、前記半導体チップが搭載されるチップ搭載面またはその反対側の面に溝が形成され、前記局所変形用部材は前記溝に設けられている、請求項９から１１のいずれか１項に記載の半導体パッケージ。
【請求項１３】
前記基板の片面には前記半導体チップの平面サイズよりも大きい平面サイズを有する凹部が形成され、前記半導体チップは前記凹部内で前記基板に搭載され、前記局所変形用部材は、前記凹部を埋めて設けられている、請求項９から１１のいずれか１項に記載の半導体パッケージ。
【請求項１４】
前記基板には、前記半導体チップが搭載されるチップ搭載面上またはその反対側の面上に設けられている、請求項９から１１のいずれか１項に記載の半導体パッケージ。
【請求項１５】
前記局所変形用部材は、前記半導体チップを覆って設けられている、請求項１３または１４に記載の半導体パッケージ。
【請求項１６】
請求項９から１５のいずれか１項に記載の半導体パッケージと、
前記半導体パッケージが搭載された基板と、
を有する電子機器。
【請求項１７】
半導体チップが搭載されるチップ搭載領域と、該チップ搭載領域よりも外側の部分に位置し、外部との電気的接続用の端子が設けられる外部接続領域と、を有する基板の、前記チップ搭載領域よりも外側の部分に、前記チップ搭載領域に前記半導体チップが搭載された状態で前記基板が加熱されたときに前記チップ搭載領域に生じる反りの方向と逆向きに前記基板を局所的に変形させるように、熱膨張係数が前記基板の熱膨張係数と異なる局所変形用部材を一体的に設ける工程と、
前記基板のチップ搭載領域に前記半導体チップを搭載する工程と、
を有する、半導体パッケージの製造方法。
【請求項１８】
前記基板に前記局所変形用部材を設ける工程は、前記基板に溝または凹部を形成し、該溝または凹部に液状樹脂を充填し、充填した液状樹脂を硬化させることを含む、請求項１７に記載の半導体パッケージの製造方法。
【請求項１９】
前記基板に前記局所変形用部材を設ける工程は、予め所定の形状に形成された前記局所変形用部材を前記基板に接着することを含む、請求項１７に記載の半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップが搭載される基板、およびこの基板に半導体チップを搭載した半導体パッケージ等に関し、特に、フリップチップ方式によって半導体チップが搭載される基板および半導体パッケージに関する。また本発明は、半導体パッケージの製造方法に関する。
【背景技術】
【０００２】
携帯型電子機器の小型化および薄型化に伴い、携帯型電子機器に内蔵されている各部品、特に半導体パッケージの小型化および薄型化が要求されている。小型化および薄型化を実現し得る半導体パッケージとして、半導体チップの回路面に設けられた端子を、はんだボールを用いて基板のパッドに直接接続するフリップチップ接続を適用した半導体パッケージのニーズが高まっている。また、半導体パッケージの薄型化のために、半導体チップを搭載する基板の薄型化も望まれている。
【０００３】
こうした半導体パッケージの薄型化、特に基板の薄型化に伴い、半導体パッケージの反りが問題になってきた。反りが発生する原因は、半導体パッケージの製造工程では各種の熱負荷が加わるが、半導体パッケージを構成する各部品の熱膨張係数が互いに異なっているためである。熱負荷は、例えば、半導体チップを基板にフリップチップ接続する際や、半導体パッケージを他の基板に搭載する際の、はんだリフロー時に発生する。半導体パッケージを構成する各部品の熱膨張係数は、例えば、半導体チップについては３×１０-6／Ｋ程度、基板については、基板の構成部材の中で最も影響の大きいガラスクロスで１５×１０-6／Ｋ程度である。
【０００４】
従来の半導体パッケージに発生する反りについて、以下に説明する。
【０００５】
図１７Ａは、従来の半導体パッケージの平面図であり、図１７Ｂは、図１７Ａに示す半導体パッケージにおいて、半導体チップと基板とをフリップチップ接続した後、常温に戻った段階でのＡ−Ａ線断面図である。
【０００６】
基板１０２は、その中央部にチップ搭載領域を有し、チップ搭載領域において半導体チップ１０１と基板１０２とは、半導体チップ１０１のバンプ（不図示）と基板のパッド（不図示）とでフリップチップ接続されている。基半導体チップ１０１と基板１０２との隙間にはアンダーフィル樹脂１０４が充填されている。アンダーフィル樹脂１０４には熱硬化性樹脂が用いられ、その硬化温度は約１８０℃〜２５０℃である。基板１０２の半導体チップ１０１が搭載された面には、複数の外部端子１０３が半導体チップ１０１を取り囲んで配置されている。外部端子１０３は、はんだボールで形成されている。
【０００７】
半導体パッケージを製造する際は、基板１０１のチップ搭載領域にアンダーフィル樹脂１０４を充填した後、チップ搭載用ツールで半導体チップ１０１を保持し、半導体チップ１０１を基板１０２に押し付ける。これによって、半導体チップ１０１のバンプと基板１０２のパッドとが密着し、半導体チップ１０１と基板１０２とが電気的に接続される。
【０００８】
チップ搭載用ツールは加熱されている。このツールで半導体チップ１０１を基板１０２に押し付けることによって、ツールの熱が半導体チップ１０１を介してアンダーフィル樹脂１０４へ伝わり、アンダーフィル樹脂１０４が硬化する。この際、基板１０２も約１５０℃〜２２０℃程度に加熱される。このように、基板１０２への半導体チップ１０１の搭載は、両者が加熱された状態で行われる。前述したように、半導体チップ１０１と基板１０２とでは熱膨張係数が大きく異なっている。したがって、半導体チップ１０１の搭載時には、半導体チップ１０１に比べて基板１０２が大きく膨張している。
【０００９】
アンダーフィル樹脂１０４の硬化後、半導体チップ１０１が搭載された基板１０２を常温に戻すと、半導体チップ１０１および基板１０２が収縮するが、半導体チップ１０１に比べて基板１０２のほうが大きく収縮する。チップ搭載領域では半導体チップ１０１と基板１０２とはアンダーフィル樹脂１０４を介して一体化しているので、半導体チップ１０１および基板１０２の収縮によって、図１７Ｂに示すように、基板１０２には半導体チップ１０１が搭載された面が凸となるような反りが発生する。
【００１０】
その後、基板１０２の半導体チップ１０１が搭載された面に外部端子１０３が形成され、はんだリフロー工程を経て基板１０２は他の基板と接続される。はんだリフローは、はんだの融点よりも高い温度、例えば２４０℃〜２６０℃で行われる。そのため、はんだリフロー時には半導体チップ１０１および基板１０２が膨張するが、両者の熱膨張係数の違いにより、図１７Ｃおよび図１７Ｄに示すように、半導体パッケージには半導体チップ１０１が搭載された面が凹となるような反りが発生する。この反りの発生によって、半導体パッケージの辺内中央部で外部端子１０３が他の基板１０５から浮き上がる。外部端子１０３の浮き上がり量は、半導体パッケージの中心に近ければ近いほど大きい。
【００１１】
他の基板１０５と外部端子１０３との距離が、はんだリフロー工程で供給されたクリームはんだが溶融することによって吸収できる範囲を超えると、半導体パッケージと他の基板１０５との接続不良となる。
【００１２】
このような半導体パッケージの反りによる接続不良は、基板１０２の半導体チップ１０１が搭載された面と反対側の面に外部端子１０３が設けられた場合も同様に発生する。この場合は、外部端子１０３の浮き上がりは、半導体パッケージの端部で発生する。
【００１３】
半導体パッケージは、その厚さが薄くなればなるほど剛性が低くなる。前述したように半導体パッケージの薄型化が要求される状況では、厚さが０．３ｍｍ以下の半導体チップ１０１、および厚さが０．８ｍｍ以下の基板１０２を用いる場合もある。そのような場合、半導体パッケージの反りは顕著になる。さらに、半導体パッケージの高機能化に伴う外部端子数の増加に対応するため、外部端子は高密度に配列される傾向にある。そのため、外部端子であるはんだボールの直径も、より小さくなっている。はんだボールの直径が小さいと、半導体パッケージの反りに対する許容範囲が小さくなる。また、環境負荷低減を目的としたＲｏＨＳ指令（Restriction on the use of certain Hazardous Substances：特定有害物質使用禁止指令）により、融点が高く、したがってリフロー時に高い温度を要する無鉛はんだを適用せざるを得ないことも、半導体パッケージの反りを助長する一因となっている。そのため、半導体パッケージの反りに起因する接続不良は、ますます顕著になっている。
【００１４】
半導体パッケージの反りを抑制するため、従来は、半導体パッケージに補強部材を設けて剛性を確保するという手段が講じられていた。
【００１５】
例えば、特許文献１には、半導体チップを搭載した基板の半導体チップ搭載面全体を、半導体チップを封止するように樹脂で覆った半導体パッケージが開示されている。このように基板の半導体チップ搭載面全体を樹脂で覆うことによって、樹脂は補強部材として作用し、半導体パッケージの剛性が高くなる。その結果、半導体パッケージの反りが抑制される。
【００１６】
特許文献２には、樹脂ではなく金属製の補強部材を用いた半導体パッケージが開示されている。この補強部材も、特許文献１に開示された補強部材と同様、基板の半導体チップ搭載面全体を覆って基板に貼り付けられて、半導体チップを封止している。補強部材には、その基板に貼り付けられる面に、半導体チップを収容するための凹部が形成されている。金属製の補強部材は、樹脂と比べて剛性が高いので、反りの抑制にはより効果的である。
【００１７】
特許文献３には、基板の半導体チップが搭載される領域の周辺部に補強層を設け、これによって、基板自身の剛性を高くし、基板の反りを抑制することが開示されている。補強層には金属材料などを用いることができる。
【００１８】
以上のように、従来の半導体パッケージにおいては、パッケージ全体あるいは基板の剛性を高くすることによって、反りを抑制している。
【特許文献１】特開２００２−１７０９０１号公報
【特許文献２】特許第３３９５１６４号公報
【特許文献３】特開２００４−３１９７７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、上述した補強部材を備えた半導体パッケージは、補強部材自身が基板とほぼ同じ平面サイズを有しており、かつ半導体チップを覆って設けられているので、半導体パッケージの薄型化が困難であった。
【００２０】
さらに、近年では携帯型電子機器に適した高機能の半導体パッケージとして、複数の半導体パッケージをさらに１つの大きな半導体パッケージに収容したシステムインパッケージ（ＳｉＰ）の開発が盛んに行われている。上述した、補強部材を設けた半導体パッケージや、基板に補強層を設けた半導体パッケージでは、これら補強部材や補強層が配置された領域はデッドエリア（他の電子部品を搭載することができない領域）となる。
【００２１】
そのため、補強部材や補強層を有した従来の半導体パッケージは、他の電子部品や他の半導体パッケージをさらに搭載しようとした場合、搭載できる電子部品等の数が限られる、あるいは半導体パッケージのサイズが大型化するという課題があった。したがって、携帯型電子機器に適用可能な小型かつ薄型でしかも高機能を有する半導体パッケージを実現することは困難であった。
【００２２】
本発明の目的は、デッドエリアを最小限に抑えつつ、加熱によって生じ得る反りを抑制し、小型化、薄型化および高機能化に適した半導体パッケージ、半導体パッケージに用いられる基板、および半導体パッケージの製造方法等を提供することにある。
【課題を解決するための手段】
【００２３】
上記目的を達成するため本発明の基板は、半導体チップが搭載されるチップ搭載領域と、チップ搭載領域よりも外側の部分に位置し、外部との電気的接続用の端子が設けられた外部接続領域と、チップ搭載領域よりも外側の部分に基板と一体的に設けられた局所変形用部材と、を有する。局所変形要部材は、チップ搭載領域に半導体チップが搭載された状態で基板が加熱されたときにチップ搭載領域に生じる反りの方向と逆向きに基板を局所的に変形させるように、熱膨張係数が基板の熱膨張係数と異なっている。
【００２４】
また、本発明の半導体パッケージは、基板と、基板に搭載された半導体チップと、基板に設けられた、外部との電気的接続用の端子と、を有している。基板は、半導体チップが搭載されているチップ搭載領域と、チップ搭載領域よりも外側の部分に位置した、端子が設けられた外部接続領域と、チップ搭載領域よりも外側の部分に基板と一体的に設けられた局所変形用部材と、を有している。局所変形用部材は、基板が加熱されたときにチップ搭載領域に生じる反りの方向と逆向きに基板を局所的に変形させるように、熱膨張係数が基板の熱膨張係数と異なっている。
【００２５】
局所変形用部材の熱膨張係数は、より詳しくは、局所変形用部材が基板のチップ搭載面側に位置する場合は基板の熱膨張係数よりも大きく、局所変形用部材が基板のチップ搭載面と反対側の面であるチップ非搭載面側に位置する場合は基板の熱膨張係数よりも小さい。
【００２６】
上記のように局所変形用部材を基板に設けることで、この基板を用いた半導体パッケージを他の基板に搭載する際に半導体パッケージに熱を加えることによって基板に生じる反りが矯正される。
【００２７】
より詳しくは、半導体チップが搭載された基板に熱が加わると、基板のチップ搭載領域では、半導体チップと基板との熱膨張係数が違うことによって、半導体チップが搭載された面が凹となるような反りが生じる。基板には、チップ搭載領域よりも外側の部分に、上記のような局所変形用部材が設けられているので、チップ搭載領域に生じた反りは局所変形用部材によって矯正される。その結果、チップ搭載領域よりも外側の部分に位置している外部接続領域は平面に近付くので、外部接続領域に設けられた端子は、他の基板等に良好に接続される。
【００２８】
しかも、本発明では、従来のように基板の変形を抑制するのではなく、局所変形用部材の熱膨張を利用して基板を意図的に変形させて外部接続領域の平坦性を確保している。局所変形用部材は、その材料および設置場所を適切に選定することによって、小さな体積で十分な効果を発揮する。したがって、本発明によれば、局所変形用部材を設けたことによる、基板および半導体パッケージの厚さおよび体積の増加は抑制され、かつ、デッドエリも最小限ですむ。
【００２９】
局所変形用部材は、基板に形成した溝に設けてもよいし、基板の表面上に直接設けてもよい。特に半導体パッケージにおいては、半導体チップを覆って局所変形用部材を設けてもよい。また、局所変形用部材の配置については、基板のチップ搭載領域と外部接続領域との間の部分に、チップ搭載領域の外周部分を全周にわたって取り囲んで、あるいはチップ搭載領域の外周部分に沿って複数に分割して設けることもできるし、外部接続領域の部分に放射状に設けることもできる。
【００３０】
本発明の半導体パッケージの製造方法は、半導体チップが搭載されるチップ搭載領域と、チップ搭載領域よりも外側の部分に位置し、外部との電気的接続用の端子が設けられる外部接続領域と、を有する基板に、局所変形用部材を一体的に設ける工程と、基板のチップ搭載領域に半導体チップを搭載する工程と、を有する。局所変形用部材は、チップ搭載領域よりも外側の部分に設けられ、チップ搭載領域に半導体チップが搭載された状態で基板が加熱されたときにチップ搭載領域に生じる反りの方向と逆向きに基板を局所的に変形させるように、熱膨張係数が前記基板の熱膨張係数と異なっている。
【００３１】
本発明の半導体パッケージの製造方法において、基板に局所変形用部材を設ける工程は、基板に溝または凹部を形成し、溝または凹部に液状樹脂を充填し、充填した液状樹脂を硬化させることを含でいてもよいし、予め所定の形状に形成された局所変形用部材を基板に接着することを含んでいてもよい。
【発明の効果】
【００３２】
以上説明したように、本発明によれば、基板が加熱されることによって生じる反りを矯正して、外部接続領域の平坦性を確保できるので、半導体パッケージを他の基板に搭載したときの、電気的接続不良を抑制することができる。また、最小限の局所変形用部材の占有体積で基板の反りを矯正できるので、基板および半導体パッケージの小型化および薄型化を達成することができ、かつデッドスペースも少なく、他の部品を高密度で搭載することができる。
【発明を実施するための最良の形態】
【００３３】
次に、本発明の実施形態について図面を参照して説明する。
【００３４】
（第１の実施形態）
図１Ａを参照すると、基板２と、基板２に搭載された半導体チップ１と、を有する、本発明の第１の実施形態による半導体パッケージの、外部端子３が設けられた面側から見た平面図が示されている。また、図１Ｂには、図１Ａに示す半導体パッケージの、加熱された状態での１Ｂ−１Ｂ線断面図が示され、図１Ｃには、同じく１Ｃ−１Ｃ断面図が示されている。
【００３５】
半導体チップ１は、シリコンウェハ上に半導体製造プロセスを利用して論理回路やメモリ等の素子が形成されたものであり、その素子が形成された面（素子形成面）には複数のバンプ（不図示）が設けられている。
【００３６】
基板２は、その片面上に半導体チップ１を搭載するものであり、半導体チップ１が搭載される面であるチップ搭載面は、半導体チップ１が搭載されるチップ搭載領域と、この半導体パッケージを他の基板と接続するための外部接続領域と、を有する。
【００３７】
チップ搭載領域は基板２の中央部に位置しており、チップ搭載領域には半導体チップ１のバンプと対応する複数のパッド（不図示）が設けられている。半導体チップ１は、そのバンプを基板２のパッドと接触させて、基板２のチップ搭載領域に搭載されている。外部接続領域は、チップ搭載領域を取り囲んで位置している。外部接続領域には、複数の外部接続端子３が設けられている。外部接続端子３は、はんだボールで形成されており、基板２の外部接続領域に形成された複数のパッド（不図示）上に接続されている。このように、基板２には、半導体チップ１と接続される複数のパッドおよび外部接続端子３と接続される複数のパッドが形成されており、これらのパッドの存在により、基板２単体でもチップ搭載領域と外部接続領域とを区別できる。
【００３８】
半導体チップ１と基板２との隙間にはアンダーフィル樹脂４が充填されている。アンダーフィル樹脂４は、半導体チップ１と基板２との電気的接続状態を補強する役割を果たす。アンダーフィル樹脂４としては、例えば、熱硬化性のエポキシ樹脂を用いることができる。アンダーフィル樹脂４として熱硬化性のエポキシ樹脂を用いた場合、エポキシ樹脂を半導体チップ１と基板２との隙間に充填した後、エポキシ樹脂を例えば１８０〜２５０℃に加熱することで、エポキシ樹脂を硬化させる。
【００３９】
各パッドと各外部接続端子３とは、基板２の内層に設けられた配線層（不図示）およびビアホール（不図示）を介して電気的に接続されている。基板２としては、例えば、ガラスクロス材をベース材料とした非常に高剛性なＦＲ−４基板を用いることができる。半導体パッケージは、外部接続端子３を介して他の基板（不図示）と接続される。これによって、この半導体パッケージを含む新たな半導体パッケージが形成される。
【００４０】
基板２のチップ搭載領域と外部接続領域との間には、局所変形用部材７が、半導体チップ１の外周部全周にわたって、基板２と密着して一体的に設けられている。局所変形用部材７は、一端面をチップ搭載面に露出させた状態で基板２のチップ搭載面側に埋め込まれている。局所変形用部材７の一端面の位置は、チップ搭載面と同一であってもよいし、チップ搭載面よりも基板２内に奥まった位置であってもよいし、チップ搭載面から突出した位置であってもよい。
【００４１】
本発明において、局所変形用部材７の位置をいう場合の「基板２のチップ搭載面側」とは、基板を厚さ方向で二等分したとき、その二等分線を基準にして、チップ搭載面側とその反対面側（チップ非搭載面側）とで局所変形用部材７の体積を比べたときに、チップ搭載面側のほうがチップ非搭載面側よりも大きくなるように局所変形用部材７が存在していることをいう。
【００４２】
局所変形用部材７は、基板２に熱が加わったときに基板２を局部的に変形させることによって、基板２に生じる反りを矯正するためのものであり、基板２の熱膨張係数よりも大きな熱膨張係数を有する材料からなる。基板としてＦＲ−４基板を用いた場合、基板２の熱膨張係数は、基板２のベース材料であるガラスクロス材に近い、約１５×１０-6／Ｋである。したがって、熱膨張係数がこの値よりも大きい局所変形用部材７として、樹脂材料では例えばエポキシ樹脂を用いることができる。
【００４３】
次に、上述した半導体パッケージの製造方法の一例について説明する。
【００４４】
まず、局所変形用部材７が形成された基板２と、半導体チップ１とを用意する。基板２への局所変形用部材７の形成方法は特に限定されない。局所変形用部材７の形成方法としては、例えば、基板２に局所変形用部材７のための溝を形成しておき、この溝に液状樹脂を充填しそれを硬化させる方法や、予め形成された局所変形用部材７を基板２の溝に嵌め込んで接着する方法などが挙げられる。液状樹脂を用いる場合、基板２に形成した溝への液状樹脂の供給は、ディスペンサ（不図示）を用いて行うこともできるし、メタルマスクやスクリーンマスク等のマスクを用いた印刷法を利用して行うこともできる。
【００４５】
次いで、半導体チップ１をフリップチップ接続によって基板２と接続する。フリップチップ接続の工法としては、圧接工法、熱圧着工法、はんだ融着工法、超音波圧着工法等が挙げられる。いずれの工法においても、半導体チップ１と基板２との接続時には、両者の接続部を加熱する。この加熱は、半導体チップ１を基板２に搭載する際に半導体チップ１を基板２上にハンドリングするチップ搭載ツールを加熱し、チップ搭載ツールを介して半導体チップ１を加熱することによって行う。
【００４６】
例えば、圧接工法によって接続する場合、アンダーフィル樹脂４の硬化温度は一般的に１８０〜２５０℃であるので、この際の基板２の温度は１５０〜２２０℃となる。半導体チップ１の熱膨張係数は３×１０-6／Ｋ程度であるのに対して、基板２の熱膨張係数は１５×１０-6／Ｋ程度と、半導体チップ１の熱膨張係数に比べて極めて大きい。そのため、基板２が半導体チップ１よりも大きく膨張した状態で半導体チップ１と基板２とが接続される。そのため、半導体チップ１と基板２との接続後、常温に戻った時点では、図１Ｄに示すように、半導体チップ１に比べて基板２のほうが大きく収縮する。その結果、基板２には、半導体チップ１が搭載された面が凸となる方向の反りが発生する。
【００４７】
この反り量は、半導体チップ１や基板２の厚さが薄いほど、また半導体チップ１の面積が大きいほど顕著となる。一方、局所変形用部材７の近傍での基板２の反りの度合いは、局所変形用部材７の形成方法に応じて変化する。例えば、変曲点形成部材７を構成する材料を常温に近い温度で基板２上に接着したり形成したりした場合には、常温では、基板２はチップ搭載領域および局所変形用部材７が形成された領域を除く領域（本実施形態では外部接続領域）が、ほぼ平坦となる。
【００４８】
なお、ここでは局所変形用部材７が予め形成された基板２に対して半導体チップ１を搭載する場合を例に挙げたが、基板２に局所変形用部材７を形成する前に基板２に半導体チップ１を搭載し、その後、基板２に局所変形用部材７を形成してもよい。
【００４９】
次に、基板２上に半導体チップ１を搭載した半導体パッケージを、他の基板（不図示）上に搭載する。他の基板上への半導体パッケージの搭載は、半導体パッケージに設けられた外部接続端子３を、他の基板に設けられたパッド（不図示）と電気的に接続することによって行う。外部接続端子３と他の基板との電気的接続は、はんだリフローによって行うことができる。はんだリフロー時に用いるはんだとして、無鉛はんだであるＳｎ−３．５Ａｇ−０．５Ｃｕ合金を用いた場合、その融点は約２２５℃であるので、はんだリフロー時の温度（リフロー温度）は２４０〜２６０℃程度とされる。
【００５０】
そのため、はんだリフローによって半導体パッケージは再び膨張する。このとき、図１Ｂに示すように、はんだリフロー時には、半導体パッケージが加熱されることによって、基板２には、そのチップ搭載領域において、半導体チップ１と基板２との熱膨張量差に起因して、チップ搭載面側が凹となるような反りが発生する。一方、チップ搭載領域の外側では、基板２の熱膨張率よりも大きな熱膨張率を有する局所変形用部材７が基板２に密着して一体的に設けられている。そのため、基板２は、局所変形用部材７が設けられた部位では、基板２の厚み方向について局所変形用部材７と同じ位置の基板２の部分と比べて局所変形用部材７のほうが大きく膨張するので、チップ搭載面側が凸となるように局所的に変形する。
【００５１】
その結果、基板２は、図１Ｂおよび図１Ｃに示すように、局所変形用部材７が設けられた領域よりもさらに外側の領域である外部接続領域では、チップ搭載領域で生じた反りが矯正され、平面Ｐとほぼ平行な状態となる。このことによって、外部接続端子３が他の基板から浮き上がることはほとんどなくなる。仮に外部接続端子３の浮き上がりが生じたとしても、はんだリフロー工程で供給されたクリームはんだが溶融することによって吸収できる程度まで抑制することができる。したがって、半導体パッケージと他の基板との接続不良を大幅に減少させることができる。
【００５２】
これに対して、従来のように補強材料や補強層で基板の剛性を高くした構造では、半導体パッケージにおける補強材料や補強層の占有面積あるいは占有体積が大きくなり、基板の部品を搭載できる面積が制限される。本実施形態では基板２の剛性を高くするのではなく基板２の反りを矯正するという新たな手法を採用しているので、基板の反りを矯正するための構造である局所変形用部材７のサイズは大きくする必要はない。そのため、局所変形用部材７の占有面積を小さくして、他の部品を搭載できる領域を最大限に確保することができる。
【００５３】
特に本実施形態では、局所変形用部材７を基板２に埋め込んで形成しているので、局所変形用部材７による作用を効果的に発揮できる。すなわち、本実施形態では、局所変形用部材７は、その側面が基板２と密着して設けられているので、局所変形用部材７が膨張することで、基板２は局所変形用部材７の側面によって、基板２の面内方向に押される。したがって、局所変形用部材７の膨張を、基板２の局所的な変形に効果的に利用することができる。この、局所変形用部材７による、基板２を面内方向に押し付ける作用をより効果的に発揮させるためには、局所変形用部材７を埋め込むために基板２に形成される溝を、その側壁が基板２の面内方向に対して垂直となるように形成することが好ましい。
【００５４】
局所変形用部材７の膨張によって基板２に生じる反り量は、局所変形用部材７の物性、厚さ、および幅等で調整することが可能である。
【００５５】
また、効果的に基板２をチップ搭載領域と逆向きに反らせるためには、半導体パッケージと他の基板との接続時に、局所変形用部材７が基板２を反らせるだけの高い剛性を有していることも重要である。半導体パッケージと他の基板との接続は、外部接続端子３であるはんだボールを溶融させた状態で行う。したがって、半導体パッケージと他の基板との接続時に、局所変形用部材７が高い剛性を有するためには、外部接続端子３に用いられているはんだの融点において、局所変形用部材７の弾性率が基板２の弾性率よりも高いことが好ましい。あるいは、半導体パッケージと他の基板との接続をはんだリフローで行う場合、はんだリフローは、はんだの融点よりも高い温度でなされるため、実際上は、はんだリフロー温度域において、局所変形用部材７の弾性率が基板２の弾性率よりも高いことが好ましい。
【００５６】
局所変形用部材７を樹脂材料で構成する場合、局所変形用部材７にフィラーを添加することもできる。この場合には、局所変形用部材７に添加するフィラーは熱膨張係数が高いほど好ましい。例えば、一般的にフィラーとして用いられる材料であるシリカ、アルミナ、およびＣｕ（銅）の熱膨張係数はそれぞれ５×１０-6／Ｋ、７〜８×１０-6／Ｋ、および１７×１０-6／Ｋである。したがって、熱膨張係数の観点からは、局所変形用部材７に添加するフィラーとしては、Ｃｕなどの金属フィラーがより好ましい。さらには、弾性率は低いが熱膨張係数が著しく大きいシリコーンフィラー等も、局所変形用部材７として例えばシリカハイブリッドのような高ガラス転移点（Ｔｇ）かつ高剛性樹脂を用いた場合は、これと組み合わせることで局所変形用部材７の熱膨張係数を大きくするという効果が得られる。一方、局所変形用部材７の弾性率を向上させるという観点からは、局所変形用部材７に添加するフィラーとしては、シリカ、アルミナおよびＣｕなどの金属のフィラーのいずれも好ましく用いることができる。
【００５７】
以上のように、局所変形用部材７としては各種のものを選択することができる。ただし、基板２の反りが問題になるのは、はんだリフロー工程であるため、基板２および局所変形用部材７の弾性率としては、特にはんだリフロー温度域での値が重要である。
【００５８】
図２は、基板２の材料として一般的な、ＦＲ−４と呼ばれる、ガラスクロス材をベースとした基板の弾性率の温度依存性を示すグラフである。基板２は、常温では１０ＧＰａ程度の高弾性特性を示す。ところが、例えば無鉛はんだとして一般的なＳｎ−Ａｇ−Ｃｕ系の３元はんだの融点である２２０℃から２３０℃の間での弾性率は、常温時の約５分の１の２ＧＰａ程度まで低下する。よってこの場合には、局所変形用部材７の弾性率は、この温度域で２ＧＰａを超える弾性率を有していればよい。よって、局所変形用部材７としては、例えば図３に示すような弾性率特性を有する材料（熱硬化性アミン系エポキシ樹脂）が適用可能である。この材料は、２２５℃においては、基板２の弾性率２ＧＰａを上回る４ＧＰａの弾性率を有しており、局所変形用部材７として好ましく用いることができる。また、樹脂材料はガラス転移温度（Ｔｇ）以上で弾性率が急激に低下することが知られている。このため、局所変形用部材７として樹脂材料を用いる場合には、Ｔｇの高い材料であることが好ましい。さらには、局所変形用部材７のＴｇがはんだの融点を超える材料であればより好適である。
【００５９】
一方、基板２の材料を最適化することによって、局所変形用部材７による効果を大きくすることも可能である。はんだリフロー温度域での弾性率が低い材料を基板２の材料として用いれば、局所変形用部材７の材料として弾性率が低いものを適用でき、局所変形用部材７の材料の選択範囲を広げることができる。同様に、基板２の熱膨張係数についても、低いことが好ましく、半導体チップ１の熱膨張係数に近いほど好ましい。
【００６０】
ＦＲ−４に限らずほとんどの基板２の材料は、Ｔｇを超えると急激な弾性率の低下が見られる。その弾性率の低下量や、弾性率が急激に低下する温度は、材料によって異なる。
【００６１】
基板２としては、ＦＲ−４の他に、例えば、アラミド不織布に樹脂を含浸させた材料を選定してもよい。アラミド不織布を基材とした基板の熱膨張係数はＦＲ−４よりも低く、１０×１０-6／Ｋ程度であり、また、はんだリフロー温度域での弾性率もＦＲ−４よりも低い。このことから、基板２としてアラミド不織布を基材とした基板を用いた場合は、局所変形用部材７による効果が大きくなる。また、このアラミド不織布を基材とした基板では、その熱膨張係数が低いことから、Ｃｕなどの金属材料との熱膨張係数の差が大きくなる。そのため、局所変形用部材７として、金属板等の無機材料を適用することが可能となる。この際には、はんだリフロー温度域で、基板２と局所変形用部材７とが密着していることが重要である。
【００６２】
（第２の実施形態）
図４Ａ、図４Ｂ、および図４Ｃを参照して、本発明の第２の実施形態による半導体パッケージを説明する。本実施形態における半導体パッケージは、基板２のチップ搭載面と反対側の面に外部接続端子３が設けられている点で、第１の実施形態と異なっている。つまり、基板２は、チップ搭載領域と外部接続領域とが互いに反対側の面に位置している。その他の構成、例えば、半導体チップ１が基板２の中央部に搭載されていること、半導体チップ１と基板２との隙間にアンダーフィル樹脂４が充填されていること、および基板２のチップ搭載面側において局所変形用部材７がチップ搭載領域を取り囲んで形成されていること等は、第１の実施形態と同様である。
【００６３】
なお、図４Ａ〜図４Ｃでは、第１の実施形態と同様の構成部材については第１の実施形態の説明で用いたのと同じ符号を付している。このことは、以降の実施形態においても同様である。
【００６４】
上記のとおり、本実施形態では、外部接続端子３は基板２のチップ搭載面と反対側の面に設けられているが、その他の構成は第１の実施形態と同様である。したがって、熱を与えたときの半導体パッケージの挙動は、第１の実施形態と同様である。すなわち、この半導体パッケージを他の基板に搭載する際に半導体パッケージが加熱されると、図４Ｂに示すように、基板２には、そのチップ搭載領域において、チップ搭載面側が凹となるような反りが発生する。一方、チップ搭載領域の外側では、基板２は、局所変形用部材７が設けられた部位が、チップ搭載面側が凸となるように局所的に変形する。
【００６５】
その結果、基板２は、図４Ｂおよび図４Ｃに示すように、局所変形用部材７が設けられた領域よりも外側に位置している外部接続領域では、チップ搭載領域で生じた反りが矯正され、平面Ｐとほぼ平行となる。したがって、本実施形態においても、上述した実施形態と同様、半導体パッケージと他の基板との接続不良を大幅に減少させることができる。
【００６６】
（第３の実施形態）
図５Ａ、図５Ｂ、および図５Ｃを参照して、本発明の第３の実施形態による半導体パッケージを説明する。
【００６７】
第１および第２の実施形態では、局所変形用部材７を基板２のチップ搭載面側に設けた例を示したが、本実施形態では、局所形成用部材７を、基板２の半導体チップ１が搭載された面と反対の面（チップ非搭載面）側に設けている。言い換えれば、本実施形態では、第１の実施形態と同様に局所変形用部材７が形成された基板２を、第１の実施形態とは表裏反転させた状態で、基板２に半導体チップ１が搭載され、外部接続端子３が設けられている。
【００６８】
なお、本発明において、局所変形用部材７の位置をいう場合の「基板２のチップ非搭載面側」についても、「チップ搭載面側」と同様の考え方に基づく。すなわち、「基板２のチップ非搭載面側」とは、基板を厚さ方向で二等分したとき、その二等分線を基準にして、チップ搭載面側とチップ非搭載面側とで局所変形用部材７の体積を比べたときに、チップ非搭載面側のほうがチップ搭載面側よりも大きくなるように局所変形用部材７が存在していることをいう。
【００６９】
局所変形用部材７には、基板２よりも熱膨張係数が小さい材料が用いられる。基板２よりも熱膨張係数が小さい材料としては、シリカ等の無機フィラーを添加した樹脂材料、熱膨張係数が結晶方位により調整可能な液晶ポリマー、および低膨張係数の無機材料などが挙げられる。局所変形用部材７に好ましく用いることができる無機材料としては、より具体的には、アルミナ、窒化珪素等に代表されるセラミック、および４２アロイやコバールといった金属などが挙げられる。
【００７０】
本実施形態では、半導体パッケージを他の基板（不図示）に搭載するために半導体パッケージが加熱されると、図５Ｂに示すように、基板２には、チップ搭載領域において、チップ搭載面側が凹となるような反りが発生する。一方、チップ搭載領域の外側の局所変形用部材７が設けられた部位では、基板２は、基板２の厚み方向について局所変形用部材７と同じ位置の基板２の部分に比べて、局所変形用部材７の膨張量は小さい。その結果、基板２は、局所変形用部材７が設けられた部分では、チップ搭載面側が凸となるように局所的に変形する。
【００７１】
このことによって、基板２は、局所変形用部材７が設けられた部位よりも外側に位置している外部接続領域では、チップ搭載領域に生じた反りが矯正され、平面Ｐとほぼ平行となる。したがって、本実施形態においても、上述した各実施形態と同様、半導体パッケージと他の基板との接続不良を大幅に減少させることができる。
【００７２】
本実施形態による効果は、外部接続端子３が基板２のチップ搭載面に設けられた場合に限らず、チップ非搭載面に設けられた場合であっても同様である。
【００７３】
（第４の実施形態）
図６Ａ、図６Ｂおよび図６Ｃを参照して、本発明の第４の実施形態による半導体パッケージを説明する。本実施形態の半導体パッケージは、基板２の形状が上述した各実施形態と異なっている。すなわち、基板２には、そのチップ搭載面に凹部が形成されており、半導体チップ１は、この凹部内に位置して基板２に搭載されている。基板２と半導体チップ１との隙間にはアンダーフィル樹脂４が充填されている。外部接続端子３は、基板２のチップ搭載面に設けられている。
【００７４】
基板２に形成される凹部の平面サイズは半導体チップ１の平面サイズよりも大きく、凹部内で基板２に搭載された半導体チップ１の外周部には、半導体チップ１の全周にわたって、凹部による空間がある。局所変形用部材７は、この空間を埋めるようにして基板２に設けられている。したがって、局所変形用部材７は、半導体チップ１の外周を全周にわたって取り囲んで基板２と密着して一体的に設けられている。局所変形用部材７としては、その熱膨張係数が基板２の熱膨張係数よりも大きい材料が用いられる。
【００７５】
本実施形態においても、半導体パッケージを他の基板（不図示）に搭載するために半導体パッケージが加熱されると、図６Ｂに示すように、基板２には、チップ搭載領域において、チップ搭載面側が凹となるような反りが発生する。一方、局所変形用部材７が設けられた部位では、基板２は、チップ搭載面側が凸となるように局所的に変形する。その結果、基板２は、図６Ｂおよび図６Ｃに示すように、局所変形用部材７が設けられた領域よりも外側に位置している外部接続領域では、チップ搭載領域で生じた反りが矯正され、平面Ｐとほぼ平行となる。したがって、本実施形態も、上述した実施形態と同様、半導体パッケージと他の基板との接続不良を大幅に減少させることができる。
【００７６】
本実施形態のような、基板２に形成された凹部内に半導体チップ１および局所変形用部材７を配置した構成は、基板２に半導体チップ１を搭載した後に、例えば液状樹脂を基板２の凹部に充填し、硬化させることで形成することができる。もちろん本実施形態においても、局所変形用部材７を予め作製しておき、半導体チップ１を基板２に搭載した後に、接着等によって局所変形用部材７を基板２の凹部内に固定することもできる。
【００７７】
（第５の実施形態）
図７Ａ、図７Ｂおよび図７Ｃを参照して、本発明の第５の実施形態による半導体パッケージを説明する。
【００７８】
本実施形態の半導体パッケージは、外部接続端子３が、基板２のチップ非搭載面に設けられている点で上述した第４の実施形態と異なる。その他の構成は、第４の実施形態と同様である。本実施形態のように、外部接続端子３を基板２のチップ非搭載面に設けた場合であっても、第４の実施形態と同様、半導体パッケージを他の基板（不図示）に搭載するために半導体パッケージが加熱されたときに基板２に生じた反りを矯正することができる。その結果、本実施形態においても、半導体パッケージと他の基板との接続不良を大幅に減少させることができる。
【００７９】
上述した第４の実施形態および第５の実施形態では、局所変形用部材７を基板２のチップ搭載面側に設けた例を示したが、第３の実施形態のように、基板２のチップ非搭載面側に局所変形用部材７を設けることもできる。その場合、局所変形用部材７には、その熱膨張係数が基板２の熱膨張係数よりも小さいものを用いる。
【００８０】
（第６の実施形態）
図８Ａ、図８Ｂおよび図８Ｃを参照して、本発明の第６の実施形態による半導体パッケージを説明する。本実施形態の半導体パッケージは、基本的な構造は第４の実施形態と同様であるが、局所変形用部材７が半導体チップ１を覆って設けられている点が第４の実施形態と異なっている。このような局所変形用部材７は、基板２の凹部内に半導体チップ１を搭載した後、例えば液状樹脂を、凹部を埋め、かつ半導体チップ１が覆われるように基板２上に供給し、硬化させることで形成することができる。
【００８１】
半導体チップ１を覆って局所変形用部材７を形成した場合であっても、基板２の加熱時に局所変形用部材７が基板２を局所的に変形させる作用は、局所変形用部材７が基板２と接している箇所で生じる。したがって、半導体パッケージを他の基板（不図示）に搭載するために半導体パッケージが加熱された際には、第４の実施形態と同様、図８Ｂおよび図８Ｃに示すように、基板２は外部接続端子３が設けられた外部接続領域ではチップ搭載領域で生じた反りが矯正されて平面Ｐとほぼ平行になる。このことにより、本実施形態も、半導体パッケージと他の基板との接続不良を大幅に減少させることができる。
【００８２】
また本実施形態では、局所変形用部材７が半導体チップ１を覆って設けられていることによって、上述した効果に加え、以下に述べるような効果がある。
【００８３】
第１の効果は、半導体チップ１を保護できることである。局所変形用部材７は、半導体チップ１を覆っているため、半導体チップ１は局所変形用部材７によって封止される。その結果、半導体チップ１は局所変形用部材７によって保護される。
【００８４】
第２の効果は、基板２を加熱したときの、チップ搭載領域での基板２の反りを緩和できることである。局所変形用部材７の熱膨張係数は、基板２の熱膨張係数よりも大きい。基盤２の熱膨張係数は、半導体チップ１の熱膨張係数よりも大きい。したがって、局所変形腰部材の熱膨張係数は、半導体チップ１の熱膨張係数よりも大きいことになる。局所変形用部材７は、半導体チップ１の、基板２との接続面と反対側の面に密着して一体的に設けられているので、半導体パッケージが加熱されると、局所変形用部材７が半導体チップ１を覆っている部分では、局所変形腰部材７のほうが半導体チップ１よりも大きく膨張しようとする。その結果、基板２のチップ搭載領域での、チップ搭載面側が凹となるような反りが緩和される。
【００８５】
（第７の実施形態）
図９Ａ、図９Ｂおよび図９Ｃを参照して、本発明の第７の実施形態による半導体パッケージを説明する。
【００８６】
本実施形態の半導体パッケージは、外部接続端子３が、基板２のチップ非搭載面に設けられている点で上述した第６の実施形態と異なる。その他の構成は第６の実施形態と同様である。本実施形態のように、外部接続端子３を基板２のチップ非搭載面に設けた場合であっても、第６の実施形態と同様、半導体パッケージを他の基板（不図示）に搭載するために半導体パッケージが加熱されたときに基板２に生じた反りを矯正することができる。その結果、本実施形態においても、半導体パッケージと他の基板との接続不良を大幅に減少させることができる。
【００８７】
（第８の実施形態）
上述した各実施形態では、局所変形用部材が基板に埋め込まれたものとして説明したが、局所変形用部材は、基板の表面上に設けてもよい。
【００８８】
以下に、図１０Ａおよび図１０Ｂを参照して、本発明の第８の実施形態による半導体パッケージを説明する。
【００８９】
基板２のチップ搭載面は、その中央部にチップ搭載領域を有するとともに、チップ搭載領域の外側に外部接続領域を有する。つまり、基板２のチップ搭載面には、その中央部に半導体チップ１が搭載され、半導体チップ１の外側で半導体チップ１を取り囲むように、複数の外部接続端子３が設けられている。
【００９０】
基板２のチップ搭載面において、チップ搭載領域と外部接続端子との間には、局所変形用部材７が設けられている。局所変形用部材７は、基板２のチップ搭載面上に基板２と密着して一体的に設けられ、半導体チップ１の外周を全周にわたって取り囲んでいる。局所変形用部材７としては、その熱膨張家数が基板２の熱膨張係数よりも大きい材料が用いられる。
【００９１】
本実施形態のように基板２のチップ搭載面上にそのまま局所変形用部材７を設けた場合でも、基板２と局所変形用部材７とが密着している部分では、半導体パッケージが加熱されたときの基板２と局所変形用部材７との熱膨張差によって、基板２を局所的に、チップ搭載面側が凸となるように変形させることができる。したがって、第１の実施形態等と同様、半導体パッケージを加熱することによって半導体パッケージに生じる反りを、外部接続領域において矯正することができる。
【００９２】
基板２の厚さが極めて薄く、基板２の表面に溝を形成するのが困難な場合もある。そのような場合には、本実施形態のような構成が有効である。また、図１０Ｂに示すように、局所変形用部材７の高さを半導体チップ１の高さ以下とすることで、局所変形用部材７を設けたことによって半導体パッケージの厚さが増加することはない。
【００９３】
なお、図１０Ａおよび図１０Ｂでは、局所変形用部材７を半導体チップ１の外周部に設けた例を示したが、図１１Ａおよび図１１Ｂに示すように、半導体チップ１を覆って局所変形用部材７を設けてもよい。この場合は、第６および第７の実施形態と同様の効果を奏する。また、図１０Ａおよび図１０Ｂでは外部接続端子３を基板２のチップ搭載面に設けた例を示したが、外部接続端子３を基板２のチップ非搭載面に設けてもよい。さらに、図１０Ａおよび図１０Ｂでは局所変形用部材７を基板２のチップ搭載面に設けているが、局所変形用部材７を基板２のチップ非搭載面に設けても同様の効果を得ることができる。ただしこの場合は、局所変形用部材７としては、熱膨張係数が基板２の熱膨張係数よりも小さい材料を用いる。また、局所変形部材７は、基板２のチップ非搭載面の、チップ搭載領域に相当する領域の外側に設けられる。
【００９４】
さらに、図１０Ａおよび図１１Ｂでは局所変形用部材７を基板２の表面上に設けた例を示したが、図１２Ａおよび図１２Ｂに示すように、局所変形部材７が基板２から露出しないように、局所変形用部材７を基板２の内部に完全に埋め込んで設けることもできる。この場合、局所変形用部材７がチップ搭載面側に位置するかチップ非搭載面側に位置するかによって、局所変形用部材７の熱膨張係数が選択される。すなわち、局所変形用部材７としては、局所変形用部材７がチップ搭載面側に位置する場合は、熱膨張係数が基板２の熱膨張係数よりも大きいものが用いられ、チップ非搭載面側に位置する場合は、熱膨張係数が基板２の熱膨張係数よりも小さいものが用いられる。
【００９５】
このような、局所変形用部材７を完全に埋め込んだ基板２は、例えば、基板２の積層工程で、局所変形用部材７の形状に加工されたフィルム状の樹脂や金属の薄板などを、基板２を構成する所望の層に挟んで積層することで形成することができる。
【００９６】
以上、本発明について代表的な幾つかの実施形態を例示して説明した。しかし、本発明は、上述した各実施形態に限定されるものではなく、本発明の技術的思想の範囲内で種々の変更が可能である。
【００９７】
例えば、局所変形用部材７のサイズ、形状および配置は、半導体パッケージに生じる反りの程度や、基板２の外部接続領域に求められる平坦性に応じて適宜変更することができる。
【００９８】
局所変形用部材７は、その体積が大きいほど、基板２を矯正する応力を発生させやすい。そのため、局所変形用部材７の体積が大きいほど、局所変形用部材７に求められる材料特性、例えば熱膨張係数、ガラス転移点、加熱時の弾性率等において要求される物性の範囲が広がり、材料の選定の自由度が向上するという利点を有する。しかし、半導体パッケージの平面方向での面積を増加させると、他の部品を実装するための領域が少なくなるため、これらのバランスから、局所変形用部材７の最適な形状を設定する必要がある。その際には、局所変形用部材７を配置する領域を、半導体チップ１になるべく近接させておくことが好ましい。このことによって、局所変形部材７で反りが矯正された領域をより大きくすることができるので、外部接続領域の平坦性を確保することが可能な範囲を拡大することができる。
【００９９】
半導体パッケージの厚さ方向における局所変形用部材７の厚さを増加させることによっても、基板２を矯正する応力を増加させることが可能である。この場合には、半導体パッケージの薄型化というメリットが低減しないように、基板２の表面からの局所変形用部材７の高さは、局所変形用部材７が設けられた面と同一の面に搭載される部品と同等もしくはそれ以下であることが望ましい。
【０１００】
局所変形用部材７の平面形状および配置は、前述した各実施形態では半導体チップ１を全周にわたって取り囲んだ例を示したが、基盤２のチップ搭載領域に生じた反りを矯正して外部接続領域の平坦性を確保できる形状および配置であれば、その他にも種々の例が考えられる。
【０１０１】
例えば、図１３に示す半導体パッケージは、基板２の、半導体チップ１が搭載されたチップ搭載領域と、その外側の外部接続端子３が設けられた外部接続領域との間に位置する４つの局所変形用部材７を有する。局所変形用部材７はＬ字形状を有し、基板２に搭載された半導体チップ１の四隅部に配置されている。
【０１０２】
図１４に示す半導体パッケージも、図１３と同様、基板２の、半導体チップ１が搭載されたチップ搭載領域と、外部接続端子３が設けられた外部接続領域との間に位置する４つの局所変形用部材７を有する。ただし図１４に示す例では、局所変形用部材７は、直線状であり、半導体チップ１の４つの側面に沿って配置されている。
【０１０３】
図１３および図１４に示す例は、別の言い方をすれば、局所変形用部材７は、基板２のチップ搭載領域と外部接続領域との間の部分に、半導体チップ１の外周に沿って複数に分割して設けられていると言うことができる。局所変形用部材７の分割数および分割位置は任意である。
【０１０４】
図１５に示す半導体パッケージでは、４つの局所変形部材７が、チップ搭載領域の外側に位置する外部接続領域において、基板２の対角線上、あるいは別の言い方をすれば、放射状に配置されている。
【０１０５】
図１３〜図１５のいずれの例においても、半導体チップ１と外部接続端子３とは基板２の同一の面に設けられていてもよいし、互いに反対の面に設けられてもよい。局所変形用部材７についても、基板２のチップ搭載面側に設けられてもよいしチップ非搭載面側に設けられてもよい。ただし、局所変形用部材７については、チップ搭載面側に設けた場合は熱膨張係数が基板２の熱膨張係数よりも大きい材料を用い、チップ非搭載面側に設けた場合は熱膨張係数が基板２の熱膨張係数よりも小さい材料を用いる。
【０１０６】
また、上述した各実施形態では、半導体パッケージと他の基板とを接続する外部接続端子３として、はんだボールを用いたが、他の接続方法を用いた場合においても、特に基板２の反りが問題になる場合には、本発明は有効である。
【０１０７】
さらに、本発明の半導体パッケージにおいては、基板２の熱膨張係数と異なる熱膨張係数を有する局所変形用部材７によって、半導体チップ１が搭載された基板２が加熱されたときに生じる反りを矯正している。この、局所変形用部材７を用いて反りを矯正する方法は、搭載されるものと基板との熱膨張係数の差に起因して反りが発生する基板において、その反りを矯正するために、上述した各実施形態以外にも広く適用できることは明らかである。
【０１０８】
このように、本発明を適用することにより、小型かつ薄型の半導体パッケージが実現できる。この半導体パッケージを搭載した基板を有する電子機器は、小型化および薄型化が図られるとともに、半導体パッケージと基板との電気的接続も高い歩留まりで行うことができ、低価格で魅力のある製品提供が可能となる。
【０１０９】
本発明を適用した半導体パッケージは、特に、複数の半導体チップを混載して１パッケージ化したシステムインパッケージ（ＳｉＰ）等に好適に用いることができる。その一例の断面図を図１６に示す。図１６に示すシステムインパッケージは、半導体チップ１、基板２、外部端子３、アンダーフィル樹脂４、および局所変形用部材７を有する本発明の半導体パッケージに、他の半導体パッケージ６が搭載されて構成されている。このようなシステムインパッケージは、本発明の半導体パッケージによる、デッドスペースを小さくしつつも基板２の反りが矯正されているという特徴があって初めて実現される。このように、本発明は、特にデバイスの種類によらず全ての半導体パッケージ、例えばＣＰＵ、ロジック、メモリなどの半導体チップを搭載する半導体パッケージへの適用が可能である。個々の半導体チップを本発明の構造で構成した半導体パッケージに搭載することにより、前述したとおり、従来の半導体パッケージに比べて小型、薄型、高密度、高信頼性、かつ低コストの半導体パッケージを実現できる。これら本発明の半導体パッケージを電子機器へ適用することによって、特に小型・薄型化が要求される携帯電話、デジタルスチルカメラ、ＰＤＡ（Personal Digital Assistant）、ノート型パーソナルコンピュータ等の携帯機器の更なる小型・薄型化が可能となり、製品の付加価値を高めることができる。
【実施例】
【０１１０】
以下に、本発明の半導体パッケージの具体的な実施例を示す。
【０１１１】
この実施例では、図６Ａ〜図６Ｃに示す構造の半導体パッケージを作製した。基板２としては、平面サイズが１４ｍｍ×１４ｍｍ、厚さが０．５ｍｍの、ガラスクロス基材をベースとした４層ビルドアップ基板であるＦＲ−４を用いた。基板２に搭載した半導体チップ１は、平面サイズが７ｍｍ×７ｍｍ、厚さが０．１ｍｍであった。局所変形用部材７としては、図３に示した温度−弾性率特性（２３０℃で１．２ＧＰａの弾性率を有する）を有する熱硬化性アミン系エポキシ樹脂を用い、基板２に形成した溝に、液状の状態で充填し、それを硬化させることによって形成した。またこの樹脂は、ガラス転移点Ｔｇ以上での熱膨張係数が１５０ｐｐｍ／℃である。外部接続端子７としてＳｎ−３．５Ａｇ−０．５Ｃｕ合金製のはんだボールを用いた。
【０１１２】
作製した半導体パッケージを、２５０℃ではんだリフローを行って他の基板に搭載した。その結果、半導体パッケージと他の基板との接続部の歩留まりは１００％であった。
【０１１３】
比較のため、局所変形用部材を設けないこと以外は上記と全く同様の半導体パッケージを作製し、やはり上記と同じ条件で他の基板に搭載した結果、接続部の歩留まりは２３％であった。これにより、本発明の有効性が確認できた。
【図面の簡単な説明】
【０１１４】
【図１Ａ】本発明の第１の実施形態による半導体パッケージの、外部端子が設けられた面側から見た平面図である。
【図１Ｂ】図１Ａに示す半導体パッケージの加熱時の１Ｂ−１Ｂ線断面図である。
【図１Ｃ】図１Ａに示す半導体パッケージの加熱時の１Ｃ−１Ｃ線断面図である。
【図２】ＦＲ−４基板の温度と弾性率との関係を示すグラフである。
【図３】熱硬化性アミン系エポキシ樹脂の、温度と弾性率との関係を示すグラフである。
【図４Ａ】本発明の第２の実施形態による半導体パッケージの、外部端子が設けられた面側から見た平面図である。
【図４Ｂ】図４Ａに示す半導体パッケージの加熱時の４Ｂ−４Ｂ線断面図である。
【図４Ｃ】図４Ａに示す半導体パッケージの加熱時の４Ｃ−４Ｃ線断面図である。
【図５Ａ】本発明の第３の実施形態による半導体パッケージの、外部端子が設けられた面側から見た平面図である。
【図５Ｂ】図５Ａに示す半導体パッケージの加熱時の５Ｂ−５Ｂ線断面図である。
【図５Ｃ】図５Ａに示す半導体パッケージの加熱時の５Ｃ−５Ｃ線断面図である。
【図６Ａ】本発明の第４の実施形態による半導体パッケージの、外部端子が設けられた面側から見た平面図である。
【図６Ｂ】図６Ａに示す半導体パッケージの加熱時の６Ｂ−６Ｂ線断面図である。
【図６Ｃ】図６Ａに示す半導体パッケージの加熱時の６Ｃ−６Ｃ線断面図である。
【図７Ａ】本発明の第５の実施形態による半導体パッケージの、外部端子が設けられた面側から見た平面図である。
【図７Ｂ】図７Ａに示す半導体パッケージの加熱時の７Ｂ−７Ｂ線断面図である。
【図７Ｃ】図７Ａに示す半導体パッケージの加熱時の７Ｃ−７Ｃ線断面図である。
【図８Ａ】本発明の第６の実施形態による半導体パッケージの、外部端子が設けられた面側から見た平面図である。
【図８Ｂ】図８Ａに示す半導体パッケージの加熱時の８Ｂ−８Ｂ線断面図である。
【図８Ｃ】図８Ａに示す半導体パッケージの加熱時の８Ｃ−８Ｃ線断面図である。
【図９Ａ】本発明の第７の実施形態による半導体パッケージの、外部端子が設けられた面側から見た平面図である。
【図９Ｂ】図９Ａに示す半導体パッケージの加熱時の９Ｂ−９Ｂ線断面図である。
【図９Ｃ】図９Ａに示す半導体パッケージの加熱時の９Ｃ−９Ｃ線断面図である。
【図１０Ａ】本発明の第８の実施形態による半導体パッケージの、外部端子が設けられた面側から見た平面図である。
【図１０Ｂ】図１０Ａに示す半導体パッケージの１０Ｂ−１０Ｂ線断面図である。
【図１１Ａ】図１０Ａに示す半導体パッケージの一変形例の、外部端子が設けられた面側から見た平面図である。
【図１１Ｂ】図１１Ａに示す半導体パッケージの１１Ｂ−１１Ｂ線断面図である。
【図１２Ａ】局所変形用部材を基板内に完全に埋め込んだ半導体パッケージの、外部端子が設けられた面側から見た平面図である。
【図１２Ｂ】図１２Ａに示す半導体パッケージの１２Ｂ−１２Ｂ線断面図である。
【図１３】局所変形用部材の形状および配置の他の例を示す、半導体パッケージの平面図である。
【図１４】局所変形用部材の形状および配置の他の例を示す、半導体パッケージの平面図である。
【図１５】局所変形用部材の形状および配置の他の例を示す、半導体パッケージの平面図である。
【図１６】本発明によるシステムインパッケージの一例の断面図である。
【図１７Ａ】従来の半導体パッケージの平面図である。
【図１７Ｂ】図１７Ａに示す半導体パッケージにおいて、半導体チップと基板とをフリップフロップ接続した後、常温に戻った段階での断面図である。
【図１７Ｃ】図１７Ａに示す半導体パッケージの加熱時の１７Ｃ−１７Ｃ線断面図である。
【図１７Ｄ】図１７Ａに示す半導体パッケージの加熱時の１７Ｄ−１７Ｄ線断面図である。
【符号の説明】
【０１１５】
１    半導体チップ
２    基板
３    外部接続端子
４    アンダーフィル樹脂
７    局所変形用部材
【図１Ａ】
2007281374.tif 000003
【図１Ｂ】
2007281374.tif 000004
【図１Ｃ】
2007281374.tif 000005
【図２】
2007281374.tif 000006
【図３】
2007281374.tif 000007
【図４Ａ】
2007281374.tif 000008
【図４Ｂ】
2007281374.tif 000009
【図４Ｃ】
2007281374.tif 000010
【図５Ａ】
2007281374.tif 000011
【図５Ｂ】
2007281374.tif 000012
【図５Ｃ】
2007281374.tif 000013
【図６Ａ】
2007281374.tif 000014
【図６Ｂ】
2007281374.tif 000015
【図６Ｃ】
2007281374.tif 000016
【図７Ａ】
2007281374.tif 000017
【図７Ｂ】
2007281374.tif 000018
【図７Ｃ】
2007281374.tif 000019
【図８Ａ】
2007281374.tif 000020
【図８Ｂ】
2007281374.tif 000021
【図８Ｃ】
2007281374.tif 000022
【図９Ａ】
2007281374.tif 000023
【図９Ｂ】
2007281374.tif 000024
【図９Ｃ】
2007281374.tif 000025
【図１０Ａ】
2007281374.tif 000026
【図１０Ｂ】
2007281374.tif 000027
【図１１Ａ】
2007281374.tif 000028
【図１１Ｂ】
2007281374.tif 000029
【図１２Ａ】
2007281374.tif 000030
【図１２Ｂ】
2007281374.tif 000031
【図１３】
2007281374.tif 000032
【図１４】
2007281374.tif 000033
【図１５】
2007281374.tif 000034
【図１６】
2007281374.tif 000035
【図１７Ａ】
2007281374.tif 000036
【図１７Ｂ】
2007281374.tif 000037
【図１７Ｃ】
2007281374.tif 000038
【図１７Ｄ】
2007281374.tif 000039