(57)【要約】  【課題】半導体チップのパッシベーション膜やその下層の層間絶縁膜の剥がれやひび割れを防止すること。  【解決手段】半導体装置は、半導体チップ１と、半導体チップ１の表面１ａの周縁部に形成された溝１１と、半導体チップ１の表面１ａを封止する封止樹脂層５と、を含んでいる。溝１１は、その断面形状が、半導体チップ１の側面１ｃに近づくにつれて、半導体チップ１の裏面１ｂ側へと傾斜する傾斜面を有する三角形状に形成されている。溝１１は、半導体チップ１の表面１ａに沿う方向に５μｍよりも大きな幅を有し、半導体チップの側面１ｃに沿う方向に３μｍよりも大きく、かつ、５０μｍより小さい範囲内の深さを有している。また、半導体チップ１は、層間絶縁膜９０やパッシベーション膜２をさらに含んでおり、層間絶縁膜９０やパッシベーション膜２の各側面は、溝１１に入り込んだ封止樹脂層５に被覆されている。【選択図】        図１
2007042807.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップの表面の周縁部にその全周にわたって形成された溝と、
前記半導体チップの表面上に設けられ、前記溝に入り込み、前記半導体チップの表面を封止する封止樹脂層とを含み、
前記溝は、前記半導体チップの表面を含む平面における幅が、５μｍよりも大きく、当該平面と直交する方向の深さが、３μｍよりも大きく、かつ、５０μｍよりも小さい範囲内に形成されていることを特徴とする半導体装置。
【請求項２】
前記溝は、前記半導体チップの裏面側ほど幅狭となる断面三角形状を有していることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記半導体チップは、パッシベーション膜を備えており、
前記パッシベーション膜は、その側面が前記封止樹脂層の前記溝に入り込んだ部分により被覆されていることを特徴とする、請求項１または２記載の半導体装置。
【請求項４】
前記半導体チップは、前記パッシベーション膜と前記半導体チップの基体をなす基板との間に介在される層間絶縁膜をさらに備え、
前記層間絶縁膜は、その側面が前記封止樹脂層の前記溝に入り込んだ部分により被覆されていることを特徴とする、請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置に関し、特に、ＷＬ−ＣＳＰ（ウエハレベルチップスケールパッケージ：Wafer Level-Chip Scale Package）の半導体装置に関する。
【背景技術】
【０００２】
最近、半導体装置の小型化、高機能化および高性能化を可能にするＷＬ−ＣＳＰの実用化が進んでいる。ＷＬ−ＣＳＰは、ウエハ状態でパッケージング工程が完了され、ダイシングによって切り出された個々のチップサイズがパッケージサイズとなる。
ＷＬ−ＣＳＰの半導体装置は、図４に示すように、半導体基板１０１の表面全域がパッシベーション膜１０２で覆われている。このパッシベーション膜１０２には、半導体基板１０１の表面に形成された内部配線の一部を電極パッド１０３として露出するためのパッド開口１０４が形成されている。また、パッシベーション膜１０２上には、ポリイミド層１０５が積層されている。さらに、ポリイミド層１０５上には、再配線１０６が形成されており、この再配線１０６は、ポリイミド層１０５に貫通して形成された貫通孔１０７を介して電極パッド１０３に接続されている。そして、ポリイミド層１０５および再配線１０６上には、エポキシ樹脂からなる封止樹脂層１０８が積層され、再配線１０６は、その封止樹脂層１０８を貫通するポスト１０９を介して、封止樹脂層１０８の表面に配設された半田ボール１１０に接続されている。
【０００３】
この半導体装置の製造工程では、最表面がパッシベーション膜１０２で覆われたウエハが用意されて、そのパッシベーション膜１０２上に、ポリイミド層１０５、再配線１０６およびポスト１０９が形成された後、それらの上に封止樹脂層１０８が積層される。そして、ポスト１０９上に半田ボール１１０が形成された後、ウエハ内に設定されたダイシングラインに沿って、パッシベーション膜１０２および封止樹脂層１０８とともにウエハが切断（ダイシング）されることにより、図４に示すＷＬ−ＣＳＰの半導体装置が得られる。
【特許文献１】特開２００１−２９８１２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところが、このようにして製造される半導体装置は、半導体基板１０１と封止樹脂層１０８との間で、パッシベーション膜１０２の側面が、それらの側面と面一となって露出する。パッシベーション膜１０２は薄い膜状であるため、半導体装置の側面に応力が加わったときに、その薄いパッシベーション膜１０２が、半導体基板１０１の表面から剥がれたり、ひび割れたりするおそれがあった。
【０００５】
そこで、この発明の目的は、パッシベーション膜やその下層の層間絶縁膜の剥がれやひび割れを防止することができる半導体装置を提供することである。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための請求項１記載の発明は、半導体チップと、前記半導体チップの表面の周縁部にその全周にわたって形成された溝と、前記半導体チップの表面上に設けられ、前記溝に入り込み、前記半導体チップの表面を封止する封止樹脂層とを含み、前記溝は、前記半導体チップの表面を含む平面における幅が、５μｍよりも大きく、当該平面と直交する方向の深さが、３μｍよりも大きく、かつ、５０μｍよりも小さい範囲内に形成されていることを特徴とする半導体装置である。
【０００７】
この構成によれば、半導体チップの表面の周縁部には、その全周にわたって溝が形成されている。この溝には、封止樹脂層が入り込んでいる。これにより、半導体チップの表層部の側面は、溝に入り込んだ封止樹脂層によって覆われる。そのため、半導体チップの表層部に含まれるパッシベーション膜や層間絶縁膜の剥がれやひび割れを防止することができる。
【０００８】
また、溝は、半導体チップの表面を含む平面における幅が５μｍよりも大きいので、その溝に入り込んだ封止樹脂層と半導体チップの基体をなす基板との良好な密着性を確保することができ、基板から封止樹脂層が剥がれることを防止することができる。さらに、溝は、その深さが３〜５０μｍの範囲内に形成されているので、少なくとも半導体チップの最表側に形成されているパッシベーション膜を保護することができながら、半導体チップの強度を確保することができる。たとえば、半導体装置の薄型化のために、その製造過程で、半導体チップ（基板）の裏面がグラインダにより研削されるが、溝が深すぎると、グラインダが半導体チップの裏面に押し付けられたときに、その押圧力により半導体チップの裏面と溝との間にひびが入るおそれがある。この構成では、溝の深さが５０μｍよりも小さいので、そのようなひびの発生を防止することができる強度を半導体チップに確保することができる。
【０００９】
なお、請求項２に記載のように、前記溝は、前記半導体チップの裏面側ほど幅狭となる断面三角形状を有していてもよい。
また、請求項３記載の発明は、前記半導体チップは、パッシベーション膜を備えており、
前記パッシベーション膜は、その側面が前記封止樹脂層の前記溝に入り込んだ部分により被覆されていることを特徴とする、請求項１または２記載の半導体装置である。
【００１０】
この構成によれば、パッシベーション膜の側面が溝に入り込んだ封止樹脂層に被覆されることにより、パッシベーション膜の剥がれやひび割れを防止することができる。
また、請求項４記載の発明は、前記半導体チップは、前記パッシベーション膜と前記半導体チップの基体をなす基板との間に介在される層間絶縁膜をさらに備え、前記層間絶縁膜は、その側面が前記封止樹脂層の前記溝に入り込んだ部分により被覆されていることを特徴とする、請求項３に記載の半導体装置である。
【００１１】
この構成によれば、パッシベーション膜のみならず、層間絶縁膜の側面も溝に入り込んだ封止樹脂層に被覆されることにより、層間絶縁膜の剥がれやひび割れを防止することができる。
【発明を実施するための最良の形態】
【００１２】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の実施形態に係る半導体装置の構成を示す断面図である。この半導体装置は、ＷＬ−ＣＳＰの半導体装置であり、最表面にパッシベーション膜（表面保護膜）２を有する半導体チップ１と、パッシベーション膜２上に積層された応力緩和層３と、この応力緩和層３上に形成された再配線４と、この再配線４上に積層された封止樹脂層５と、この封止樹脂層５上に配置された金属ボール６とを備えている。
【００１３】
半導体チップ１は、たとえば、シリコンからなる半導体基板１０とパッシベーション膜２との間に、配線層９１および層間絶縁膜９０を備えている。配線層９１は、半導体基板１０上にパターン形成され、層間絶縁膜９０は、配線層９１上に形成されて、配線層９１を被覆している。
また、半導体チップ１は、平面視略矩形状に形成され、その表面１ａの周縁部に溝１１を有している。溝１１は、半導体チップ１の裏面１ｂ側ほど幅狭となる断面三角形状に形成されている。また、溝１１は、層間絶縁膜９０の下方（半導体基板１０側）まで掘り下げて形成されている。これにより、溝１１内には、パッシベーション膜２および層間絶縁膜９０の各側面が露出している。
【００１４】
パッシベーション膜２は、酸化シリコンまたは窒化シリコンからなり、溝１１を除いて層間絶縁膜９０の表面全域を被覆するように形成されている。このパッシベーション膜２には、半導体チップ１の表面に形成されたアルミニウムなどの金属からなる内部配線の一部を、電極パッド７として露出させるためのパッド開口２１が形成されている。そして、電極パッド７は、層間絶縁膜９０を貫通して設けられているビアホール９２によって、配線層９１と電気的に接続されている。
【００１５】
応力緩和層３は、たとえば、ポリイミドからなり、この半導体装置に応力が加わったとき、その応力を吸収して緩和するために設けられている。この応力緩和層３には、電極パッド７と対向する位置に、貫通孔３１が貫通して形成されている。
再配線４は、たとえば、銅などの金属材料を用いて形成されている。この再配線４は、貫通孔３１を介して電極パッド７に接続されている。また、再配線４は、応力緩和層３の表面に沿って、封止樹脂層５を挟んで金属ボール６と対向する位置まで延びている。
【００１６】
封止樹脂層５は、たとえば、エポキシ樹脂からなり、半導体チップ１の表面１ａ側を封止している。この封止樹脂層５は、応力緩和層３および再配線４の表面を覆い、さらに、これらの表面から溝１１に入り込み、半導体チップ１の溝１１を埋め尽くしている。これにより、パッシベーション膜２および層間絶縁膜９０の各側面は、封止樹脂層５の溝１１に入り込んだ部分によって被覆されている。また、封止樹脂層５は、表面が平坦面に形成されるとともに、その側面が半導体チップ１の側面１ｃと面一に形成されている。これによって、この半導体装置は、平面視におけるサイズが半導体チップ１のサイズと等しい略直方体形状を有している。
【００１７】
また、封止樹脂層５には、再配線４と金属ボール６との間に、たとえば、銅などの金属からなる扁平な円柱状のポスト８が貫通して設けられており、このポスト８によって、再配線４と金属ボール６とが接続されている。
金属ボール６は、図示しない配線基板などとの接続（外部接続）のための外部接続端子であり、たとえば、半田などの金属材料を用いてボール状に形成されている。
【００１８】
図２は、図１の半導体装置の溝１１の寸法を説明するための拡大図である。溝１１は、半導体チップ１の表面１ａを含む平面における幅Ａが、５μｍよりも大きく、かつ、５０μｍよりも小さい範囲内に形成されている。また、溝１１は、半導体チップ１の表面１ａを含む平面と直交する方向の深さＢが、３μｍよりも大きく、かつ、５０μｍよりも小さい範囲内に形成されている。
【００１９】
たとえば、半導体チップ１の表面１ａと裏面１ｂとの間の厚みが４９０μｍである場合、溝１１の最深部１１ｐと半導体チップ１の裏面１ｂとの間の厚みは、４４０μｍよりも大きく、かつ、４８７μｍよりも小さい範囲内に形成される。また、半導体チップ１の表面１ａと裏面１ｂとの間の厚みが３３０μｍである場合、溝１１の最深部１１ｐと半導体チップ１の裏面１ｂとの間の厚みは、２８０μｍよりも大きく、かつ、３２７μｍよりも小さい範囲内に形成される。
【００２０】
以上のように、この実施形態によれば、半導体チップ１の表面１ａの周縁部には、その全周にわたって溝１１が形成され、溝１１には、封止樹脂層５が入り込んでいる。これにより、半導体チップ１の表層部の側面１ｃは、溝１１に入り込んだ封止樹脂層５によって覆われる。そのため、半導体チップ１の表層部に含まれるパッシベーション膜２やその下層の層間絶縁膜９０の剥がれやひび割れを防止することができる。
【００２１】
また、溝１１は、半導体チップ１の表面１ａを含む平面における幅Ａが５μｍよりも大きいので、その溝１１に入り込んだ封止樹脂層５と半導体チップ１の基体をなす半導体基板１０との良好な密着性を確保することができ、半導体基板１０から封止樹脂層５が剥がれることを防止することができる。また、溝１１は、半導体チップ１の表面１ａを含む平面における幅Ａが５０μｍよりも小さいので、半導体チップ１上の機能素子が作り込まれた領域に達することがなく、半導体チップ１上の機能素子を傷つけることはない。
【００２２】
さらに、溝１１は、半導体チップ１の表面１ａを含む平面と直交する方向の深さＢが３μｍよりも大きいので、少なくとも半導体チップ１の最表面に形成されているパッシベーション膜２を保護することができる。また、半導体チップ１の表面１ａを含む平面と直交する方向の深さＢが５０μｍよりも小さいので、半導体チップ１（半導体基板１０）の強度を確保することができる。たとえば、半導体装置の薄型化のたえに、その製造過程で、半導体チップ１（半導体基板１０）の裏面１ｂがグラインダにより研削されるが、溝１１が深すぎると、グラインダが半導体チップ１の裏面１ｂに押し付けられたときに、半導体チップ１の裏面１ｂと溝１１との間にひびが入るおそれがある。この構成では、溝１１の深さが５０μｍよりも小さいので、そのようなひびの発生を防止することができる強度を半導体チップ１に確保することができる。
【００２３】
図３は、図１に示す半導体装置の製造工程を工程順に示す断面図である。図１に示す半導体装置の製造工程では、最表面がパッシベーション膜２で覆われたウエハＷが用意される。パッシベーション膜２の下方には、配線層９１、層間絶縁膜９０およびビアホール９２が形成されている。
図３（ａ）に示すように、まず、パッシベーション膜２に、電極パッド７を露出させるためのパッド開口２１が形成される。次に、そのパッシベーション膜２上に、応力緩和層３および再配線４が順に形成される。さらに、再配線４上の所定位置（金属ボール６の形成位置）に、たとえば、電解めっきによりポスト８が形成される。
【００２４】
なお、応力緩和層３は、各半導体チップ１の間に設定されたダイシングラインＬ上には形成されない。そのため、ダイシングラインＬを挟んで隣接する各半導体チップ１上の応力緩和層３の間には所定幅の間隔が生じ、ダイシングラインＬ上には、この応力緩和層３の間においてパッシベーション膜２が露出している。
つづいて、図３（ｂ）に示すように、ダイシングラインＬに沿って、応力緩和層３の表面から層間絶縁膜９０の下方まで窪む凹部１２が形成される。この凹部１２は、半導体チップ１の裏面１ｂに向けて先細りとなる逆台形状を有する。凹部１２は、たとえば、周面の断面形状が凹部１２の形状に対応した台形状に形成されたブレード（図示せず）を用いて、ハーフカットの手法により形成されてもよいし、レーザ加工によって形成されてもよい。
【００２５】
その後、図３（ｃ）に示すように、ウエハＷの表面全域上に封止樹脂層５が形成される。この封止樹脂層５は、ウエハＷの表面全域に液状（未硬化）のエポキシ樹脂を塗布し、これを硬化させた後、その表面をポスト８が露出するまで研削することにより形成することができる。
そして、各ポスト８上に金属ボール６が形成された後、図３（ｄ）に示すように、図示しないダイシングブレードを用いて、ダイシングラインＬに沿って、封止樹脂層５とともにウエハＷが切断（ダイシング）すると、図１に示すＷＬ−ＣＳＰの半導体装置が得られる。
【００２６】
以上のように、上記の実施形態では、ＷＬ−ＣＳＰの半導体装置を例に取り上げたが、この発明は、ＷＬ−ＣＳＰの半導体装置以外にも、実装基板に対して、半導体チップの表面を対向させて、半導体チップの裏面が露出した状態で実装（ベアチップ実装）される、半導体装置に適用することもできる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００２７】
【図１】この発明の実施形態に係る半導体装置の構成を示す断面図である。
【図２】図１の半導体装置の溝の寸法を説明するための拡大図である。
【図３】図１に示す半導体装置の製造工程を工程順に示す断面図である。
【図４】従来のＷＬ−ＣＳＰの半導体装置の構成を示す断面図である。
【符号の説明】
【００２８】
１    半導体チップ
１ａ  半導体チップの表面
１ｂ  半導体チップの裏面
１ｃ  半導体チップの側面
２    パッシベーション膜
５    封止樹脂層
１０  半導体基板
１１  溝
９０  層間絶縁膜
【図１】
2007042807.tif 000003
【図２】
2007042807.tif 000004
【図３】
2007042807.tif 000005
【図４】
2007042807.tif 000006