(57)【要約】【課題】ＬＳＩ設計におけるＩＰの選定の支援を効率的に行うＩＰの適否判定装置等を提供すること。【解決手段】適否判定装置１０は、入力部２０からの要求に応じ、特定のＩＰに割り当てられたバージョンを第２保持部１３から取得するとともに、入力部２０からの要求に応じ、特定のＬＳＩに組み込まれる特定のＩＰについて、その適合するバージョンを第１保持部１１から取得し、それら双方のバージョンを比較する比較部１２と、比較部１２における比較結果を管理する比較結果管理部１４と、比較結果管理部１４の比較結果を表示部３０に出力する出力部１５とを含む。【選択図】図１
2007310613.tif 000002
【特許請求の範囲】
【請求項１】
情報の入力部からの要求に応じ、設計対象となるＬＳＩに組み込まれるＩＰ(Intellectual property)のバージョンの適否を判定するＩＰの適否判定装置であって、
前記ＬＳＩに組み込まれるＩＰについて、その適合するバージョンを保持する第１保持部と、
前記ＩＰに割り当てられたバージョンを保持する第２保持部と、
前記入力部からの要求に応じ、特定のＩＰに割り当てられたバージョンを前記第２保持部から取得するとともに、前記入力部からの要求に応じ、特定のＬＳＩに組み込まれる前記特定のＩＰについて、その適合するバージョンを前記第１保持部から取得し、前記取得した双方のバージョンを比較する比較部と、
前記比較部における比較結果を外部に出力する出力部と、
を含むＩＰの適否判定装置。
【請求項２】
前記ＩＰが、前記ＬＳＩに階層状に組み込まれる場合、
前記第１保持部は、前記ＬＳＩごとに、前記階層状に組み込まれるＩＰに適合するバージョンを保持し、
前記比較部は、前記双方のバージョンを比較する場合、特定の階層のＩＰに割り当てられたバージョンを前記第２保持部から取得するとともに、前記特定のＬＳＩについて、前記特定の階層のＩＰに適合するバージョンを前記第１保持部から取得して、前記取得した双方のバージョンを比較する、
請求項１に記載のＩＰの適否判定装置。
【請求項３】
前記比較の結果は、前記バージョンの一致または不一致が示されたものである、請求項１または請求項２に記載のＩＰの適否判定装置。
【請求項４】
前記ＩＰは、入出力回路、データ処理回路またはＤＭＡ(Direct Memory Access)回路である、請求項１ないし請求項３のいずれか１項に記載のＩＰの適否判定装置。
【請求項５】
情報の入力部からの要求に応じ、設計対象となるＬＳＩに組み込まれるＩＰ(Intellectual property)のバージョンの適否を判定するコンピュータを用いたＩＰの適否判定方法であって、
前記コンピュータは、
前記ＬＳＩに組み込まれるＩＰについて、その適合するバージョンを保持する第１保持部と、前記ＩＰに割り当てられたバージョンを保持する第２保持部と、を含んで構成され、
前記入力部からの要求に応じ、特定のＩＰに割り当てられたバージョンを前記第２保持部から取得するとともに、前記入力部からの要求に応じ、特定のＬＳＩに組み込まれる前記特定のＩＰについて、その適合するバージョンを前記第１保持部から取得するステップと、
前記取得した双方のバージョンを比較するステップと、
前記比較した結果を外部に出力するステップと、
を含むＩＰの適否判定方法。
【請求項６】
前記ＩＰが、前記ＬＳＩに階層状に組み込まれる場合、
前記第１保持部は、前記ＬＳＩごとに、前記階層状に組み込まれるＩＰに適合するバージョンを保持しており、
前記コンピュータは、
前記双方のバージョンを比較する場合、特定の階層のＩＰに割り当てられたバージョンを前記第２保持部から取得するとともに、前記特定のＬＳＩについて、前記特定の階層のＩＰに適合するバージョンを前記第１保持部から取得して、前記取得した双方のバージョンを比較する、
請求項５に記載のＩＰの適否判定方法。
【請求項７】
前記比較の結果は、前記バージョンの一致または不一致が示されたものである、請求項５または請求項６に記載のＩＰの適否判定方法。
【請求項８】
回路データと、前記回路データのバージョンと、を含むＩＰ。
【請求項９】
回路データと、前記回路データのバージョンとを含むＩＰを用いて設計された半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＰ(Intellectual Property)モジュールの適否判定装置に関するものである。
【背景技術】
【０００２】
システムＬＳＩ(Large Scale Integration)は、一般的には、ＣＰＵとメモリとＩＰ(Intellectual Property)モジュールとを含んで構成されている。ＩＰには、例えば、入出力回路やデータ処理回路、ＤＭＡ(Direct Memory Access)回路などの種類がある。そして、このようなＩＰには、その開発時期や開発形態などの関係で、様々なバージョンが割り当てられている。
そのため、ＬＳＩ設計においては、ＬＳＩの構成に応じ、適切なバージョンをもつＩＰを選定しなければならない。仮に、不適切なバージョンをもつＩＰがＬＳＩに搭載された場合、ＬＳＩの機能に支障が生じてしまう。
そこで、このような状況下において、従来、ＬＳＩ設計ツール用のライブラリについてのバージョンを統一的に管理する方法が開示されている（例えば、特許文献１）。
【０００３】
【特許文献１】特開２００１−６７３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された方法では、上記ライブラリのバージョンを統一的に管理することができるものの、ＬＳＩ設計の際、ＩＰのバージョンの適否を自動で判定することができなかった。そのため、ＬＳＩ設計におけるＩＰの選定が効率的に行えないという問題があった。
本発明は、上記問題を解決するためになされたものであり、その目的は、ＬＳＩ設計におけるＩＰの選定の支援を効率的に行うことである。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明は、情報の入力部からの要求に応じ、設計対象となるＬＳＩに組み込まれるＩＰのバージョンの適否を判定するＩＰの適否判定装置であって、上記ＬＳＩに組み込まれるＩＰについて、その適合するバージョンを保持する第１保持部と、上記ＩＰに割り当てられたバージョンを保持する第２保持部と、上記入力部からの要求に応じ、特定のＩＰに割り当てられたバージョンを上記第２保持部から取得するとともに、上記入力部からの要求に応じ、特定のＬＳＩに組み込まれる上記特定のＩＰについて、その適合するバージョンを上記第１保持部から取得し、上記取得した双方のバージョンを比較する比較部と、上記比較部における比較結果を外部に出力する出力部と、を含む。
【０００６】
また、上記目的を達成するために、本発明は、情報の入力部からの要求に応じ、設計対象となるＬＳＩに組み込まれるＩＰのバージョンの適否を判定するコンピュータを用いたＩＰの適否判定方法であって、上記コンピュータは、上記ＬＳＩに組み込まれるＩＰについて、その適合するバージョンを保持する第１保持部と、上記ＩＰに割り当てられたバージョンを保持する第２保持部と、を含んで構成され、上記入力部からの要求に応じ、特定のＩＰに割り当てられたバージョンを上記第２保持部から取得するとともに、上記入力部からの要求に応じ、特定のＬＳＩに組み込まれる上記特定のＩＰについて、その適合するバージョンを上記第１保持部から取得するステップと、上記取得した双方のバージョンを比較するステップと、上記比較した結果を外部に出力するステップと、を含む。
【発明の効果】
【０００７】
本発明によれば、ＬＳＩ設計におけるＩＰの選定の支援を効率的に行うことができる。
【発明を実施するための最良の形態】
【０００８】
（実施の形態１）
図１は本発明の実施の形態１に係るＩＰの適否判定装置１０の構成例を示す図である。
図１において、適否判定装置１０は、第１保持部１１、比較部１２、第２保持部１３、比較結果管理部１４および出力部１５を含んで構成されている。そして、適否判定装置１０には、入力部２０が接続され、出力部１５には、表示部３０が接続されている。以下では、適否判定装置１０が、例えばパーソナルコンピュータとして説明するが、これに限られない。例えば、適否判定装置１０をＬＳＩで実現するようにしてもよいし、１チップ化してもよい。あるいは、ＦＰＧＡ(Field Programmable Gate Array)を適用してもよい。
【０００９】
第１保持部１１は、設計対象となるＬＳＩに組み込まれるＩＰについて、その適合するバージョンをあらかじめ保持する。具体的には、第１保持部１１は、図２に示すように、ＬＳＩとＩＰとバージョンＩＤ（バージョン）との項目を、テーブル上に対応づけて保持する。
ＬＳＩの項目には、設計対象となるＬＳＩを特定するための識別情報が保持される。例えば、設計ＩＤなどが当該識別情報に用いられる。
ＩＰの項目には、ＩＰを特定するための識別情報が保持される。例えば、モジュールＩＤなどが当該識別情報に用いられる。ＩＰには、例えば、入出力回路やデータ処理回路、ＤＭＡ(Direct Memory Access)回路、ＭＰＥＧ(Moving Picture Expert Group)等の画像処理回路、ＵＳＢ(Universal Serial Bus)等の通信回路などの種類がある。
バージョンＩＤの項目には、当該ＩＰに適合するバージョンを特定するためのＩＤが保持される。このようにして、設計対象のＬＳＩごとに、ＩＰに適合するバージョンが定義される。
【００１０】
第２保持部１３は、組み込みの対象となるＩＰに割り当てられたバージョンをあらかじめ保持する。具体的には、第２保持部１３は、図３に示すように、ＩＰとバージョンＩＤとの項目を、テーブル上に対応づけて保持する。これらの項目は、図２に示したＩＰおよびバージョンＩＤの項目の内容と同様である。このようにして、ＬＳＩの設計時において、当該ＬＳＩへの組み込みの対象となるＩＰに割り当てられたバージョンが定義される。
【００１１】
比較部１２は、入力部２０から選択要求されたＬＳＩに関し、第１保持部１１に保持されているＩＰのバージョンＩＤと、第２保持部１３に保持されているＩＰのバージョンＩＤとを比較する。入力部２０は、情報を入力するためのものであり、例えば、マウス、キーボード、操作ボタンなどが該当する。
そして、比較部１２は、上記比較の結果を比較結果管理部１４に登録する。この登録例を図４に示す。
図４では、ＬＳＩとＩＰと比較結果との項目が対応づけられている。比較結果の項目には、一致を示す比較結果（「○」）、または不一致を示す比較結果（「×」）が保持される。なお、一致を示す比較結果の場合、組み込みの対象となったＩＰのバージョンが適正であることを示す。
図４中、ＬＳＩとＩＰの項目は、図２に示したＬＳＩとＩＰの項目の内容と同様である。
【００１２】
図１に戻って、出力部１５は比較結果管理部１４に登録された比較結果（図４参照）、すなわち、比較部１２における上記比較の結果を表示部３０に出力する。表示部３０は、情報を表示するためのものであり、例えば、コンピュータディスプレイなどが該当する。
【００１３】
なお、第１保持部１１、第２保持部１２および比較結果管理部１４は、例えば、ＲＯＭ、ＲＡＭ、ハードディスク装置などの記憶装置を用いる。
また、比較部１２および出力部１５は、ＣＰＵなどの処理装置（コンピュータ）を用い、記憶装置に格納された管理プログラムに従って動作するものとする。管理プログラムは、コンピュータ読み取り可能な記録媒体（ＣＤ-ＲＯＭなど）に記録されていてもよい。
【００１４】
次に、適否判定装置１０の処理例について図１を主に参照しながら説明する。ここでは、ＬＳＩの論理・回路設計あるいはレイアウト設計において、入力部２０からの選定要求に応じ、特定のＬＳＩに組み込むＩＰのバージョンの適否を自動で判定する場合を例にして説明する。
この場合、設計者が、入力部２０を用いて、まず、設計対象のＬＳＩに組み込むＩＰを選定する。この選定方法として、例えば、当該ＬＳＩおよびそれに組み込むＩＰの識別情報をそれぞれ直接入力する方法がある。あるいは、複数のＬＳＩおよびＩＰを示す一覧の中から、特定のＬＳＩおよびＩＰをクリック操作する方法がある。
【００１５】
そうすると、適否判定装置１０の比較部１２は、入力部２０による上記選定により、特定のＬＳＩに組み込むＩＰに適合するバージョンＩＤを第１保持部１１（図２参照）から取得する。さらに、比較部１２は、入力部２０による上記選定により、特定のＩＰに割り当てられたバージョンＩＤを第２保持部１３（図３参照）から取得する。
続いて、比較部１２は、第１保持部１１から取得したバージョンＩＤと、第２保持部１３から取得したバージョンＩＤとを比較する。そして、比較部１２は、上記比較により、当該バージョンＩＤの一致または不一致を示す比較結果を、当該ＬＳＩのＩＰと対応づけて、比較結果管理部１４に登録する（図４参照）。
【００１６】
次に、出力部１５は、比較結果管理部１４に登録された比較結果を表示部３０に出力する。具体的には、出力部１５は、比較結果管理部１４から、上記比較結果を、当該ＬＳＩのＩＰと対応づけて取得して、表示部３０に出力する。これにより、設計者は、表示部３０を通じて、ＩＰごとの比較結果（バージョンの一致または不一致）を確認することが可能となる。なお、出力部１５は、上記すべての比較結果のうち、一致または不一致のいずれか一方を示す比較結果のみを出力するようにしてもよい。そして、バージョンが不一致のＩＰについて、設計者は、入力部２０を用いて、例えば、再度、別のＩＰを選定してもよい。
【００１７】
以上のように実施の形態１によると、適否判定装置１０は、入力部２０からの要求に応じ、特定のＩＰに割り当てられたバージョンを第２保持部１３から取得するとともに、入力部２０からの要求に応じ、特定のＬＳＩに組み込まれる特定のＩＰについて、その適合するバージョンＩＤを第１保持部１１から取得する。そして、適否判定装置１０は、上記取得した双方のバージョンを比較し、その比較結果を外部の表示部３０に出力する。このため、ＩＰのバージョンの適否が、上記比較結果を通じて確認されることとなる。
したがって、例えば、論理・回路設計およびレイアウト設計の双方において、設計者は、適正なバージョンをもつＩＰを選定し易くなる。よって、例えば、不適切なバージョンのＩＰを搭載したＬＳＩの製造を回避することが可能となる。
【００１８】
（実施の形態２）
実施の形態２は階層状に組み込まれたＩＰを含むＬＳＩを設計する場合のものである。具体的には、実施の形態１におけるＩＰ（これを「上位層ＩＰ」ともいう）に別のＩＰ
（これを「下位層ＩＰ」ともいう）を組み込んでＬＳＩを設計する場合のものである。そのため、実施の形態２では、実施の形態１におけるＩＰを上位層ＩＰに読み替えて適用する。
図５は本発明の実施の形態２に係るＩＰの適否判定装置１０Ａの構成例を示す図である。なお、実施の形態１と同一の部分は、実施の形態１と同一の符号を付し、重複説明を省略する。
図５において、適否判定装置１０Ａは、第３保持部１６、第２比較部１７および第４保持部１８をさらに含んで構成されている。そして、適否判定装置１０Ａは、図１に示した比較結果管理部１４に代えて、比較結果管理部１４Ａを含んで構成されている。その他の適否判定装置１０Ａの構成は、図１に示した適否判定装置１０とほぼ同様の構成である。そこで、以下では、実施の形態１と異なる部分を主に説明する。
【００１９】
第１保持部１１は、設計対象となるＬＳＩごとに、上位層ＩＰに適合するバージョンをあらかじめ保持する。具体的には、第１保持部１１は、図６に示すように、ＬＳＩと上位層ＩＰとバージョンＩＤとの項目を、テーブル上に対応づけて保持する。これらの項目は、図２に示した各項目と同様の内容である。このようにして、設計対象のＬＳＩごとに、上位層ＩＰに適合するバージョンが定義される。
【００２０】
第３保持部１６は、上位層ＩＰに組み込まれる下位層ＩＰに適合するバージョンをあらかじめ保持する。具体的には、第３保持部１６は、図７に示すように、上位層ＩＰと下位層ＩＰとそのバージョンＩＤとの項目を、テーブル上に対応づけて保持する。ここでいうバージョンＩＤは、下位層ＩＰのバージョンを特定するためのＩＤである。このようにして、上位層ＩＰに組み込まれる下位層ＩＰのバージョンが規定される。このように、本実施の形態では、第１保持部１１および第３保持部１６を組み合わせることにより、ＬＳＩごとに、上位層および下位層の各々に組み込まれるＩＰに適合するバージョンが保持されている。
【００２１】
第４保持部１８は、組み込みの対象となる下位層ＩＰのバージョンを保持する。具体的には、第２保持部１３は、下位層ＩＰとそのバージョンＩＤとの項目を、テーブル上に対応づけて保持する（図３参照）。
【００２２】
第２比較部１７は、入力部２０から指定されたＬＳＩに関して、第３保持部１６に保持されている下位層ＩＰのバージョンと、第４保持部１８に保持されている下位層ＩＰのバージョンとを比較する。そして、第２比較部１７は、その比較結果を比較結果管理部１４Ａに登録する。これにより、比較結果管理部１４Ａには、第１比較部１２における比較結果（実施の形態１と同様）のほか、第２比較部１７における比較結果も登録される。つまり、比較結果管理部１４Ａには、設計対象のＬＳＩに関し、上位層および下位層のＩＰ双方についてのバージョンの比較結果が登録されることとなる（図４参照）。
【００２３】
なお、第３保持部１６、第４保持部１８および比較結果管理部１４Ａは、例えば、ＲＯＭ、ＲＡＭ、ハードディスク装置などの記憶装置を用いる。また、第２比較部１７は、ＣＰＵなどの処理装置を用いる。この第２比較部１７も、第１比較部１２および出力部１５と同様、記憶装置に格納された管理プログラムに従って動作するものとする。
【００２４】
次に、適否判定装置１０Ａの処理例について図８に基づいて説明する。ここでも、ＬＳＩの論理・回路設計あるいはレイアウト設計において、入力部２０により選定されたＩＰ（上位層、下位層の双方）のバージョンの適否を判定する場合を例にして説明する。
この場合、設計者が、入力部２０を用いて、まず、設計対象のＬＳＩに組み込む特定の階層のＩＰ（例えば、上位層、下位層の双方）を選定する。この選定方法としては、例えば、ある階層のＩＰの識別情報をそれぞれ直接入力する方法や、複数のＬＳＩおよびＩＰ（上位層、下位層の双方）を含む一覧の中から、特定のＬＳＩおよびＩＰをクリック操作する方法がある。
【００２５】
そうすると、ステップ１０１において、適否判定装置１０Ａの第２比較部１７は、入力部２０により選定要求されたＬＳＩに組み込まれる下位層ＩＰのバージョンの比較を行う。具体的には、第２比較部１７は、まず、入力部２０により選定要求されたＬＳＩの上位層ＩＰに対応する下位層ＩＰについて、その適合するバージョンＩＤを第３保持部１６（図７参照）から取得する。続いて、第２比較部１７は、入力部２０により選定要求された下位層ＩＰに割り当てられたバージョンＩＤを第４保持部１３（図３参照）から取得する。
そして、第２比較部１７は、第３保持部１６から取得したバージョンＩＤと、第４保持部１３から取得したバージョンＩＤとを比較する。
【００２６】
ステップ１０２では、第２比較部１７は、上記比較により、当該下位層ＩＰのバージョンＩＤの一致または不一致を示す比較結果を、当該ＬＳＩの下位層ＩＰに対応づけて、比較結果管理部１４Ａに登録する（図４参照）。
【００２７】
ステップ１０３では、第２比較部１７は、入力部２０により選定要求されたすべての下位層ＩＰについての比較を行ったかを判断する。その結果、比較が完了していない場合（ステップ１０３のＮｏ）、ステップ１０１に戻り、他方、比較が完了した場合（ステップ１０３のＹｅｓ）、第２比較部１７は、ステップ１０４に進む。このようにして、すべての下位層ＩＰに関して、バージョンＩＤの比較が行われる。
【００２８】
ステップ１０４では、第１比較部１２は、入力部２０により選定要求されたＬＳＩに組み込まれる上位層ＩＰに適合するバージョンの比較を行う。具体的には、第１比較部１２は、まず、入力部２０により選定要求されたＬＳＩに組み込まれる上位層ＩＰに適合するバージョンＩＤを第１保持部１１（図６参照）から取得する。続いて、第１比較部１２は、入力部２０により選定された上位層ＩＰに割り当てられたバージョンＩＤを第２保持部１３（図３参照）から取得する。
そして、第１比較部１２は、第１保持部１１から取得したバージョンＩＤと、第２保持部１３から取得したバージョンＩＤとを比較する。
【００２９】
ステップ１０５では、第１比較部１２は、上記比較により、当該上位層ＩＰのバージョンＩＤの一致または不一致を示す比較結果を、当該ＬＳＩの上位層ＩＰに対応づけて、比較結果管理部１４Ａに登録する（図４参照）。これにより、比較結果管理部１４Ａには、上位層および下位層のＩＰ双方に関する比較結果が登録されることとなる。
【００３０】
その後、出力部１５は、比較結果管理部１４Ａに登録された比較結果を表示部３０に出力する。具体的には、出力部１５は、入力部２０により選択要求されたＬＳＩのＩＰ（上位層、下位層の双方）についての比較結果をすべて出力する。これにより、設計者は、表示部３０を通じて、ＩＰごとの比較結果（一致または不一致）を確認することが可能となる。
【００３１】
なお、図８では、適否判定装置１０Ａは、下位層、上位層の順にＩＰのバージョンＩＤを比較する場合について説明したが（図８のステップ１０１、１０４参照）、バージョンＩＤの比較順序はこれに限らない。例えば、上位層、下位層の順にバージョンＩＤを比較してもよい。
【００３２】
以上のように実施の形態２によると、適否判定装置１０Ａは、特定の階層（例えば、上位層）のＩＰに割り当てられたバージョンを第２保持部１３から取得するとともに、特定のＬＳＩについて、その階層のＩＰに適合するバージョンを第１保持部１１から取得する。そして、適否判定装置１０Ａは、上記双方のバージョンを比較し、その比較結果を表示部３０に出力する。このため、上位層に組み込まれるＩＰのバージョンの適否についても、上記比較結果を通じて示されることとなる。
さらに、適否判定装置１０Ａは、特定の階層（例えば、下位層）のＩＰに割り当てられたバージョンを第４保持部１８から取得するとともに、特定のＬＳＩについて、その階層のＩＰに適合するバージョンを第３保持部１６から取得して、上記双方のバージョンを比較して、その比較結果を表示部３０に出力する。このため、下位層に組み込まれるＩＰのバージョンの適否についても、上記比較結果を通じて示されることとなる。
よって、すべての階層状に組み込まれるＩＰのバージョンの適否を確認することができる。
【００３３】
［適否判定装置の変形例］
次に、適否判定装置１０Ａの変形例について説明する。実施の形態２では、適否判定装置１０Ａは、２つの第１比較部１２および第２比較部１７を含み（図５参照）、それら２つの比較部１２、１７が、それぞれ、ＩＰのバージョンＩＤを比較する場合について説明したが、例えば、第１比較部１２が、すべてのＩＰのバージョンＩＤを比較するようにしてもよい。
この場合、図９に示すように、適否判定装置１０Ａは、１つの第１保持部１１が、第３保持部１６の機能を兼ね備え、さらに、１つの第１比較部１２が、第２比較部１７の機能を兼ね備える。具体的には、第１保持部１１が、図６および図７に示したテーブルを保持することにより、ＬＳＩごとに、階層状（上位層および下位層）に組み込まれるＩＰに適合するバージョンＩＤを保持する。そして、第１比較部１１が、図７に示したステップ１０１から１０５までの処理をすべて実行する。このようにしても、実施の形態２と同様の効果を得ることができる。なお、図８において、第４保持部１８の機能を第２保持部１３が兼ね備えてもよい。
【００３４】
（実施の形態３）
実施の形態３は、上記ＬＳＩ設計により実際に製造されたＩＰ（ハード）に上記バージョンＩＤ（実施の形態１、２参照）を組み込んだものである。
図１０はＩＰ２１０を含むＬＳＩ２００の構成例を示す図である。図１０において、ＬＳＩ２００は、複数のＩＰ２０１とＣＰＵ２０２とメモリ２０３とを含んで構成されている。ＩＰ２０１は、内部回路２１０（回路データ）と、その内部回路２１０にあらかじめ割り当てられたバージョンＩＤを記録する記録部２１１とを含む。なお、ここでのバージョンＩＤも、当該ＩＰの識別情報（図３のＩＰの項目の値に相当）に対応づけられている。
内部回路２１０は、当該ＩＰの機能に必要な回路であり、例えば、コントローラなどが該当する。この内部回路２１０には、当該内部回路に必要な回路データが保持されている。
例えば、ＩＰ２００がＲＯＭの場合、記録部２１１のバージョンＩＤは、ＲＯＭのデータ（プログラムを含む）に含めておいてもよい。このようにすると、ＣＰＵ２０２にＲＯＭのデータが読み出される場合に、記録部２１１からバージョンＩＤも当該ＩＰの識別情報に対応づけて、読み出される。そして、その後、実施の形態１、２の場合と同様の手順（例えば、ＣＰＵ２０２が図１の各部１２、１５の機能を実現し、メモリ２０３が図１の各部１１、１４の機能を実現する）で当該バージョンＩＤの適否が判定される（図８など参照）。この場合、ハードとしてのＩＰのバージョンの検証が行えるので、有益である。
また、上述した回路データと当該回路データのバージョンＩＤとを含むＩＰを用いて半導体素子（ＩＣチップなど）を設計するようにしてもよい。
【００３５】
なお、本発明は、上記実施の形態に限られない。実施の形態１、２において、適否判定装置のハードウエア構成およびデータ構造（図２〜図４、図６、図７参照）は、本発明の趣旨を逸脱しない範囲において、変更してもよい。例えば、適否判定装置は、複数台のコンピュータを組み合わせて分散処理してもよい。
さらに、実施の形態２では、ＩＰが上位層および下位層の２階層状に組み込まれる場合について説明したが、階層数は、３階層以上としてもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１に係るＩＰの適否判定装置の構成例を示す図である。
【図２】図１の第１保持部のデータ保持例を示す図である。
【図３】図１の第２保持部のデータ保持例を示す図である。
【図４】図１の比較結果管理部のデータ登録例を示す図である。
【図５】本発明の実施の形態２に係るＩＰの適否判定装置の構成例を示す図である。
【図６】図５の第１保持部のデータ保持例を示す図である。
【図７】図５の第３保持部のデータ保持例を示す図である。
【図８】図５の適否判定装置の処理例を示す図である。
【図９】図５の適否判定装置の変形例を示す図である。
【図１０】ＩＰを含むＬＳＩの構成例を示す図である。
【符号の説明】
【００３７】
１０、１０Ａ    適否判定装置
１１  第１保持部
１２  比較部
１３  第２比較部
１４  比較結果管理部
１５  出力部
２０  入力部
３０  表示部
２００  ＬＳＩ
２０１  ＩＰ
２１０  内部回路
２１１  記録部
【図１】
2007310613.tif 000003
【図２】
2007310613.tif 000004
【図３】
2007310613.tif 000005
【図４】
2007310613.tif 000006
【図５】
2007310613.tif 000007
【図６】
2007310613.tif 000008
【図７】
2007310613.tif 000009
【図８】
2007310613.tif 000010
【図９】
2007310613.tif 000011
【図１０】
2007310613.tif 000012