(57)【要約】【課題】複雑な構造を必要とせずに転移時間の長さを最適化できるようにする。【解決手段】液晶表示装置１００は一対のアレイ基板ＡＲおよび対向基板ＣＴ間に液晶層ＬＱを挟持したＯＣＢモードの液晶表示パネルＤＰと、液晶表示パネルＤＰを駆動する駆動回路ＤＲとを備える。駆動回路ＤＲは液晶表示パネルＤＰの温度に対応した周波数のクロックを生成するクロック生成回路１０、および電源投入後の初期化として液晶分子の配向状態をスプレイ配向からベンド配向に転移させる所定遷移パターンの転移電圧をクロック生成回路１０から生成される所定数のクロックに対応する時間にわたって液晶層ＬＱに印加させるコントローラ１を含む。【選択図】  図１
2007256793.tif 000002
【特許請求の範囲】
【請求項１】
一対の電極基板間に液晶層を挟持したＯＣＢモードの液晶表示パネルと、前記液晶表示パネルを駆動する駆動回路とを備え、前記駆動回路は前記液晶表示パネルの温度に対応した周波数のクロックを生成するクロック生成回路、および電源投入後の初期化として液晶分子の配向状態をスプレイ配向からベンド配向に転移させる所定遷移パターンの転移電圧を前記クロック生成回路から生成される所定数のクロックに対応する時間にわたって前記液晶層に印加させるコントローラを含むことを特徴とする液晶表示装置。
【請求項２】
前記コントローラは前記転移電圧の遷移タイミングを表すクロック数の基準値を保持し、前記クロック生成回路から生成されるクロックの数が前記基準値に達したときに前記転移電圧を遷移させるように構成されることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記クロック生成回路は、前記液晶表示パネルの温度に依存する抵抗値によってクロック周波数を制御する抵抗素子を持つ発振器であることを特徴とする請求項1に記載の液晶表示装置。
【請求項４】
前記クロック生成回路は、前記液晶表示パネル上に配置されることを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を表示するためにＯＣＢ（Optically Compensated Bend）モードの液晶表示パネルを用いる液晶表示装置に関する。
【背景技術】
【０００２】
近年、大型液晶テレビなどの分野では、動画表示に必要とされる高速な液晶応答性を有するＯＣＢモードの液晶表示パネルが注目されている。
【０００３】
ＯＣＢモードの液晶表示パネルは、複数の画素電極が配向膜で覆われてマトリクス状に配置されるアレイ基板、共通電極が配向膜で覆われて複数の画素電極に対向するように配置される対向基板、および各配向膜に隣接してアレイ基板および対向基板基板間に挟持される液晶層を含み、さらに一対の偏光板を光学位相差板を介してアレイ基板および対向基板に貼り付けた構造を有する（例えば特許文献１を参照）。
【０００４】
この液晶表示パネルがアクティブマトリクス型である場合、アレイ基板はさらに複数の画素電極の行に沿って配置される複数のゲート線、複数の画素電極の列に沿って配置される複数のソース線、複数のゲート線および複数のソース線の交差位置近傍に配置される複数のスイッチング素子を有する。複数のゲート線はこれらゲート線を駆動するゲートドライバに接続され、複数のソース線はこれらソース線を駆動するソースドライバに接続され、ゲートドライバおよびソースドライバはコントローラによって制御される。各スイッチング素子は例えば薄膜トランジスタ（ＴＦＴ）からなり、対応ゲート線がゲートドライバによって駆動されたときに導通して、ソースドライバから対応ソース線に設定された画素電圧を対応画素電極に印加する。一対の画素電極および共通電極はこれら電極間に位置する液晶層の一部である画素領域と共に液晶画素を構成し、画素電極の電位と共通電極の電位との差である液晶駆動電圧により駆動される。この液晶駆動電圧はスイッチング素子が非導通になった後も画素電極および共通電極間に保持され、画素領域内の液晶分子配列をこの液晶駆動電圧に対応した電界により設定して液晶画素の透過率を制御する。液晶駆動電圧は液晶層内に生じる電界の方向を変化させるために周期的に極性反転され、これにより液晶分子の偏在化を阻止する。
【０００５】
このようなＯＣＢモードの液晶表示パネルでは、図８に示すように液晶分子の配向状態を電源投入後の初期化によって予めスプレイ配向から表示動作可能なベンド配向に転移させる必要がある。この初期化では、転移電圧がコントローラの制御により転移回路から例えば共通電極に出力され、これにより画素電極および共通電極間に得られる液晶駆動電圧を表示時よりも大きして液晶分子の配向状態をスプレイ配向からベンド配向に転移させる。
【特許文献１】特開平９−１８５０３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、スプレイ配向からベンド配向への転移に要する転移時間は液晶表示パネルの温度に依存する。この転移時間は、２５℃の温度において１．２秒程度であり、０℃の温度において２．４秒程度である。従来においては、判別回路あるいはマイコンが液晶表示パネルの温度を検出する温度センサの出力に基いて転移時間を設定するために設けられる。判別回路は温度センサにより検出される液晶表示パネルの温度を基準温度と比較した結果に適合する転移時間を設定し、マイコンは温度センサにより検出される液晶表示パネルの温度に適合する遷移時間を設定する。コントローラは転移電圧が判別回路あるいはマイコンにより設定された転移時間を持つように転移回路を制御する。しかしながら、判別回路を用いた制御の場合、転移時間を非連続的に変化させることになるため、転移時間を十分短縮できないおそれがある。これに対してマイコンを用いた制御の場合には、転移時間を連続的に変化させることができるが、その構造の複雑さが転移時間の制御に要するコストの増大を招くという問題がある。
【０００７】
本発明はこのような問題点に鑑みてなされたものであり、複雑な構造を必要とせずに転移時間の長さを最適化できる液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明によれば、一対の電極基板間に液晶層を挟持したＯＣＢモードの液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備え、駆動回路は液晶表示パネルの温度に対応した周波数のクロックを生成するクロック生成回路、および電源投入後の初期化として液晶分子の配向状態をスプレイ配向からベンド配向に転移させる所定遷移パターンの転移電圧をクロック生成回路から生成される所定数のクロックに対応する時間にわたって液晶層に印加させるコントローラを含む液晶表示装置が提供される。
【発明の効果】
【０００９】
この液晶表示装置では、クロック生成回路が液晶表示パネルの温度に対応した周波数のクロックを生成し、コントローラが電源投入後の初期化として液晶分子の配向状態をスプレイ配向からベンド配向に転移させる所定遷移パターンの転移電圧をクロック生成回路から生成される所定数のクロックに対応する時間にわたって液晶層に印加させる。すなわち、液晶表示パネルの温度が変化すると、これによりクロックの周波数が変化してクロック周期を増減させ、転移電圧の印加時間である転移時間の長さを液晶表示パネルの温度に適合させることができる。また、クロック生成回路は単純な発振器等を用いて構成できる。従って、複雑な構造を必要とせずに転移時間の長さを最適化できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施形態に係る液晶表示装置１００について添付図面を参照して説明する。
【００１１】
図１はこの液晶表示装置１００の回路構成を概略的に示し、図２は図１に示す液晶表示パネルＤＰの断面構造を示す。液晶表示装置１００は例えばＴＶセットや携帯電話等において画像情報処理を行って同期信号および表示信号を出力する外部信号源ＳＧに接続される。液晶表示装置１００は、複数のＯＣＢ液晶画素ＰＸが略マトリクス状に配置されるＯＣＢモードの液晶表示パネルＤＰ、液晶表示パネルＤＰを照明するバックライトＢＬ、および液晶表示パネルＤＰを駆動する駆動回路ＤＲを備える。
【００１２】
液晶表示パネルＤＰは図２に示すようにアレイ基板ＡＲ、対向基板ＣＴ、および液晶層ＬＱを含む。アレイ基板ＡＲはガラス板等からなる透明絶縁基板ＧＬ上に形成される複数の画素電極ＰＥ、およびこれら画素電極ＰＥを覆う配向膜ＡＬを含む。対向基板ＣＴはガラス板等からなる透明絶縁基板ＧＬ上に形成されるカラーフィルタ層ＣＦ、このカラーフィルタ層ＣＦ上に形成される共通電極ＣＥ、およびこの共通電極ＣＥを覆う配向膜ＡＬを含む。液晶層ＬＱは対向基板ＣＴとアレイ基板ＡＲの間隙に液晶を充填することにより得られる。カラーフィルタ層ＣＦは赤画素用の赤着色層、緑画素用の緑着色層、青画素用の青着色層、およびブラックマトリクス用の黒着色（遮光）層を含む。また、液晶表示パネルＤＰはアレイ基板ＡＲおよび対向基板ＣＴの外側に配置される一対の位相差板ＲＴ、およびこれら位相差板ＲＴの外側に配置される一対の偏光板ＰＬを備える。バックライトＢＬは、光源としてアレイ基板ＡＲ側の偏光板ＰＬの外側に配置される。アレイ基板ＡＲ側の配向膜ＡＬおよび対向基板ＣＴ側の配向膜ＡＬは互いに平行にラビング処理される。
【００１３】
アレイ基板ＡＲでは、複数の画素電極ＰＥが透明絶縁基板ＧＬ上において略マトリクス状に配置される。また、複数のゲート線Ｙ（Ｙ１〜Ｙｍ）が複数の画素電極ＰＥの行に沿って配置され、複数のソース線Ｙ（Ｘ１〜Ｘｎ）が複数の画素電極ＰＥの列に沿って配置される。これらゲート線Ｙおよびソース線Ｘの交差位置近傍には、複数の画素スイッチング素子Ｗが配置される。各画素スイッチング素子Ｗは、例えばゲート線Ｙに接続されるゲートおよびソース線Ｘおよび画素電極ＰＥ間に接続されるソース−ドレインパスを有する薄膜トランジスタからなり、対応ゲート線Ｙを介して駆動されたときに対応ソース線Ｘおよび対応画素電極ＰＥ間で導通する。
【００１４】
複数のＯＣＢ液晶画素ＰＸの各々は、対応画素電極ＰＥおよび共通電極ＣＥ間の駆動電圧を保持する液晶容量Ｃlcを有する。液晶容量Ｃlcはこの画素電極ＰＥおよび共通電極ＣＥ、並びに電極ＰＥ，ＣＥ間に位置する液晶層ＬＱの一部である画素領域からなる。複数の補助容量線Ｃst（Ｃ１〜Ｃｍ）の各々は対応行の液晶画素ＰＸの画素電極ＰＥに容量結合して補助容量Ｃｓを構成する。各ＯＣＢ液晶画素ＰＸでは、液晶分子の配向状態が電源投入前において表示動作不能であるスプレイ配向にある。
【００１５】
駆動回路ＤＲは、電源投入直後に液晶分子の配向状態をスプレイ配向から表示動作可能なベンド配向へ予め転移させるように各ＯＣＢ液晶画素ＰＸを初期化し、この初期化後にこれらＯＣＢ液晶画素ＰＸに表示動作を行わせるように構成されている。各ＯＣＢ液晶画素ＰＸの初期化では、所定遷移パターンの転移電圧が例えば共通電極ＣＥに出力され、これにより画素電極ＰＥおよび共通電極ＣＥ間の液晶駆動電圧を通常表示時よりも大きく設定して、液晶分子の配向状態をベンド配向へ転移させる。この転移後、各ＯＣＢ液晶画素ＰＸの透過率は複数の画素電極ＰＥおよび共通電極ＣＥ間の液晶駆動電圧により制御される。
【００１６】
駆動回路ＤＲは、具体例として、複数のスイッチング素子Ｗを行単位に導通させるように複数のゲート線Ｙを順次駆動するゲートドライバＹＤ、各行のスイッチング素子Ｗが対応ゲート線Ｙの駆動によって導通する期間において画素電圧Ｖsを複数のソース線Ｘにそれぞれ出力するソースドライバＸＤ、液晶表示パネルＤＰの共通電極ＣＥを駆動する共通電極ドライバＣＤ、並びにゲートドライバＹＤ、ソースドライバＸＤ、および共通電極ドライバＣＤを制御するコントローラ１を備える。
【００１７】
コントローラ１は、外部信号源ＳＧからの表示信号および同期信号が電源投入後安定するまでに各ＯＣＢ液晶画素ＰＸの初期化を行うために垂直タイミング制御信号、水平タイミング制御信号、および画素データを内部的に生成し、この初期化後に表示動作を行うために同期信号に基いて垂直タイミング制御信号および水平タイミング制御信号を生成すると共に表示信号に基いて画素データを生成する。垂直タイミング制御信号はゲートドライバＹＤに出力され、水平タイミング制御信号および画素データはソースドライバＸＤに出力される。ゲートドライバＹＤは垂直タイミング制御信号の制御により順次複数のゲート線Ｙを選択し、１行分の画素スイッチング素子Ｗを導通させるゲート駆動電圧を選択ゲート線Ｙに出力する。ソースドライバＸＤは水平タイミング制御信号の制御によりゲート駆動電圧が選択ゲート線Ｙに出力される間に１行分の画素データを画素電圧Ｖsにそれぞれ変換して複数のソース線Ｘに並列的に出力する。共通電極ドライバＣＤは表示動作用のコモン電圧Ｖcomを出力するコモン電圧発生回路２、所定遷移パターンの転移電圧を初期化用のコモン電圧Vcomとして出力する転移回路３、および電源投入後の初期化のために転移回路３の出力を選択し、この初期化後にコモン電圧発生回路２の出力を選択するスイッチ４を含む。画素電圧Ｖsは共通電極ドライバＣＤによって設定される共通電極ＣＥの電位に対して画素電極ＰＥに印加される電圧であり、例えばフレーム反転駆動およびフレーム反転駆動、およびライン反転駆動のような形式で極性反転される。尚、全てのＯＣＢ液晶画素ＰＸの初期化では、ゲートドライバＹＤが垂直タイミング制御信号の制御によりゲート線Ｙ１〜Ｙｍを一緒に選択し、全てのＯＣＢ液晶画素ＰＸの画素電極ＰＥの電位を互いに共通なレベルに設定することが好ましい。
【００１８】
共通電極ドライバＣＤのコモン電圧発生回路２、転移回路３、およびスイッチ４はいずれもコントローラ１によって制御される。コントローラ1はこの制御を行うために液晶表示パネルＤＰの近傍に設けられるクロック生成回路１０に接続される。ここでは、クロック生成回路１０がＩＣチップとして液晶表示パネルＤＰ上にマウントされている。クロック生成回路１０は電源投入に伴なって継続的にクロックを生成する。コントローラ1は電源投入直後からクロック生成回路１０から出力されるクロックの数をカウントし、このクロック数に基いてコモン電圧発生回路２、転移回路３、およびスイッチ４をそれぞれ制御する。
【００１９】
図３はクロック生成回路１０の構成を示す。このクロック生成回路１０は、図３に示すように一対のトランジスタＱ１，Ｑ２、抵抗Ｒ１〜Ｒ５、およびコンデンサＣ１，Ｃ２を接続して構成されるマルチバイブレータであり、ノードＳＷ１およびＳＷ２の一方、ここではＳＷ１からクロックを出力する。図３において丸印で囲んだ抵抗Ｒ５は電源端子ＶＣＣおよび抵抗Ｒ２，Ｒ３間に直列に接続され、抵抗値が液晶表示パネルＤＰの温度上昇に伴なって増加しその温度低下に伴って減少する一般的なサーミスタからなる。このサーミスタのＢ定数は例えば４４８５Ｋであり、温度が２５℃から０℃に低下した場合に抵抗値が１０ｋΩから３９ｋΩに変化する。この結果として、クロック生成回路１０が表示パネルＤＰの温度に対応した周波数のクロックを出力することになる。
【００２０】
図４は、液晶表示パネルＤＰの温度が２５℃から０℃に低下したときにクロック生成回路１０から出力されるクロックに生じる周波数の変化を示す。図４から判るように、クロックの周期は０．１２ｍｓから０．２４ｍｓに変化している。
【００２１】
図５は転移回路３から出力される転移電圧の所定遷移パターンの例を示す。電源電圧が電源投入に伴なって立ち上がると、クロック生成回路１０からクロックＣＬＫが発生される。クロックＣＬＫは常温時に上段の周波数で生成され、低温時に常温時よりも低い下段の周波数で生成される。コントローラ1は、例えば所定遷移パターンの転移電圧を転移回路３から出力させるため、転移電圧の遷移タイミングを表すクロック数の基準値として「０」、「５０００」、「７５００」、「１００００」を予め保持している。コントローラ1は電源投入からクロックＣＬＫのクロック数をカウントし、転移電圧をクロック数＝０で初期レベルからリセットレベルに遷移させ、クロック数＝５０００でリセットレベルから正極転移電圧レベルに遷移させ、クロック数＝７５００で正極性転移電圧レベルから負極転移電圧レベルに遷移させ、さらにクロック数＝１００００で負極転移電圧レベルから初期レベルに遷移させるように転移回路１０を制御する。ここで、リセットレベルはノーマリホワイトモードで白色を表示させる画素電圧レベルと同等であり、液晶分子の配向状態を整えてスプレイ配向からベンド配向へ転移させるための転移能力を向上させるために設定される。また、転移電圧は、液晶分子の配向状態を初期化する間に生じる液晶分子の偏在化を防止するために正極転移電圧レベルとこれに対して逆の負極転移電圧レベルとに交互に設定されている。また、転移電圧の遷移タイミングが上述のように制御される場合、クロックＣＬＫの周期が液晶表示パネルＤＰの温度に依存して変化しても、リセットレベル、正極性転移電圧レベル、および負極性転移電圧レベルの期間は転移時間の長さに対して一定の割合に維持される。
【００２２】
本実施形態では、クロック生成回路１０が液晶表示パネルの温度に対応した周波数のクロックを生成し、コントローラ１が電源投入後の初期化として液晶分子の配向状態をスプレイ配向からベンド配向に転移させる所定遷移パターンの転移電圧をクロック生成回路１０から生成される所定数のクロックに対応する時間にわたって液晶層ＬＱに印加させる。すなわち、液晶表示パネルＤＰの温度が変化すると、これによりクロックの周波数が変化してクロック周期を増減させ、転移電圧の印加時間である転移時間の長さを液晶表示パネルＤＰの温度に適合させることができる。また、クロック生成回路１０はマルチバイブレータのような単純な発振器等を用いて構成でき、従来のような判別回路あるいはマイコンは不要である。従って、複雑な構造を必要とせずに転移時間の長さを最適化できる。
【００２３】
最適化において、転移時間はクロック生成回路１０から出力されるクロックＣＬＫのクロック周期×クロック数（倍率）として設定できるため、液晶表示パネルＤＰの温度変化に対して転移時間を最適に維持するようにクロック周期を変化させる温度−クロック周波数特性をクロック生成回路１０に設定すればよい。リセットレベル、正極性転移電圧レベル、および負極性転移電圧レベル間の遷移タイミングは転移時間の長さに対応するクロック数を所望の割合に分割して得られるクロック数を基準値としてコントローラ 1に保持させればよい。
【００２４】
尚、本発明は上述の実施形態に限定されず、その要旨を逸脱しない範囲で様々に変形可能である。
【００２５】
上述の実施形態では、各画素電極ＰＥに印加される画素電圧を一定レベルにして所定遷移パターンの転移電圧をコモン電圧Ｖcomとして共通電極ＣＥに印加したが、液晶分子の配向状態は液晶層ＬＱに実際に印加される液晶駆動電圧によって制御されるため、例えば図６に示すように各画素電極ＰＥに印加される画素電圧Ｖｓを積極的に利用してスプレイ配向からベンド配向への転移の確実性を高めてもよい。各ＯＣＢ液晶画素ＰＸの画素電圧Ｖｓは転移電圧よりも高い周波数で正極画素電圧レベルおよび負極画素電圧レベルに設定され、この液晶画素ＰＸの上下左右において隣接するＯＣＢ液晶画素ＰＸの画素電圧Ｖｓがドット反転駆動により逆極性に設定される。ちなみに、図６では、転移電圧がリセットレベルに設定される休止期間が負極転移期間および正極転移期間の間に設けられるが、これによりソースドライバＸＤを低耐圧化して液晶分子の配向状態をスプレイ配向からベンド配向へ転移させる転移能力の信頼性を向上させることが可能である。コントローラ１はクロック生成回路１０からのクロックＣＬＫのクロック数に基いてリセット期間、負極転移期間、休止期間、および正極転移期間をそれぞれ切換えて転移電圧および画素電圧の遷移タイミングを制御することになる。この場合でも、クロックＣＬＫのクロック周期が上述の実施形態と同様に液晶表示パネルＤＰの温度変化に対応して変化する。図６を参照すると、リセット期間、負極転移期間、休止期間、および正極転移期間の合計である転移時間が常温時よりも低温時に長くなることがわかる。従って、複雑な構造を必要とせずに転移時間の長さを最適化できる。
【００２６】
また、上述の実施形態では、クロック生成回路１０は図３に示すように構成されたが、例えば図７に示すように構成してもよい。このクロック生成回路１０では、図７において丸印で囲んだ抵抗Ｒ５が電源端子ＶＣＣおよび抵抗Ｒ３間に直列に接続され、抵抗値が液晶表示パネルＤＰの温度上昇に伴なって増加しその温度低下に伴って減少する一般的なサーミスタからなる。この場合も、サーミスタのＢ定数は例えば４４８５Ｋであり、温度が２５℃から０℃に低下した場合に抵抗値が１０ｋΩから３９ｋΩに変化する。この結果として、クロック生成回路１０が表示パネルＤＰの温度に対応した周波数のクロックを出力することになる。
【００２７】
さらに、上述の実施形態では、転移電圧が正極転移電圧レベルおよび負極転移電圧レベルに交互に１回だけ設定されたが、交互に２回以上設定されてもよい。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態に係る液晶表示装置の回路構成を概略的に示す図である。
【図２】図１に示す液晶表示パネルの断面構造を示す図である。
【図３】図１に示すクロック生成回路の構成を示す図である。
【図４】図１に示す液晶表示パネルの温度が２５℃から０℃に低下したときにクロック生成回路から出力されるクロックに生じる周波数の変化を示す図である。
【図５】図1に示す転移回路から出力される転移電圧の所定遷移パターンの例を示す図である。
【図６】図１に示すコントローラによってさらに画素電圧についても制御する例を示す図である。
【図７】図３に示すクロック生成回路の変形例を示す図である。
【図８】ＯＣＢモードの液晶表示パネルにおいて行われる初期化の前後における液晶分子の配向状態を示す図である。
【符号の説明】
【００２９】
１…コントローラ、２…コモン電圧発生回路、３…転移回路、４…スイッチ、１０…クロック生成回路、ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＱ…液晶層、ＤＰ…液晶表示パネル、ＤＲ…駆動回路、ＣＤ…共通電極ドライバ、ＹＤ…ゲートドライバ、ＸＤ…ソースドライバ、ＢＬ…バックライト、ＰＸ…液晶画素、ＰＥ…画素電極、ＣＥ…共通電極、Ｗ…画素スイッチング素子、Ｙ…ゲート線、Ｘ…ソース線。
【図１】
2007256793.tif 000003
【図２】
2007256793.tif 000004
【図３】
2007256793.tif 000005
【図４】
2007256793.tif 000006
【図５】
2007256793.tif 000007
【図６】
2007256793.tif 000008
【図７】
2007256793.tif 000009
【図８】
2007256793.tif 000010