(57)【要約】【課題】超大型広視野角超高速応答液晶表示装置を３回のホトリソグラフィー工程で製造する。【解決手段】Ｇａｔｅ電極と共通電極と画素電極とコンタクトパッドをハーフトーン露光技術と窒素イオンドーピング技術を用いて形成した後ａ−ｓｉ  ｉｓｌａｎｄとコンタクトホールをハーフトーン露光技術を用いて形成する。ソース電極とドレイン電極と配向制御電極は、ノーマル露光技術を用いて形成する。パッシベーション層は、マスキングデポジッション法を用いてＰ−ＣＶＤ装置で成膜するか、インクジェット塗布法を用いて保護層を局所領域に塗布することで、３回のホトマスク工程で超大型広視野角超高速応答液晶表示用ＴＦＴアレイ基板を製造することができる。【選択図】図３
2007310334.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記の４回のホトリソグラフィー工程を用いて製造することを特徴とするＴＮモード，ＭＶＡモード，ＩＰＳモード用アクティブマトリックス基板の製造方法。
１．ゲート電極，画素電極，共通電極，画素電極内コンタクトパッド形成………（第１回ハーフトーン露光法）ハーフトーンホトマスク使用。
２．薄膜半導体層素子分離，コンタクトホール形成………（第２回ハーフトーン露光法）ハーフトーンホトマスク使用。
３．ソース電極，ドレイン電極，保持容量形成電極形成………ノーマルホトマスク使用
４．ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホール形成………ノーマルホトマスク使用
【請求項２】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記の４回のホトリソグラフィー工程を用いて製造することを特徴とするＭＶＡモード用アクティブマトリックス基板の製造方法。
１．ゲート電極，画素電極，共通電極，画素電極内コンタクトパッド形成………（第１回ハーフトーン露光法）ハーフトーンホトマスク使用。
２．薄膜半導体層素子分離，コンタクトホール形成………（第２回ハーフトーン露光法）ハーフトーンホトマスク使用。
３．ソース電極，ドレイン電極，配向方向制御電極形成………ノーマルホトマスク使用
４．ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホール形成………ノーマルホトマスク使用
【請求項３】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記の４回のホトリソグラフィー工程を用いて製造することを特徴とするＦＦＳモード用アクティブマトリックス基板の製造方法。
１．ゲート電極，画素電極，共通電極，画素電極内コンタクトパッド形成………（第１回ハーフトーン露光法）ハーフトーンホトマスク使用。
２．薄膜半導体層素子分離，コンタクトホール形成………（第２回ハーフトーン露光法）ハーフトーンホトマスク使用。
３．ソース電極，ドレイン電極，くし歯状共通電極形成………ノーマルホトマスク使用
４．ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホール形成………ノーマルホトマスク使用
【請求項４】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記の３回のホトリソグラフィー工程を用いて製造することを特徴とするＴＮモード，ＭＶＡモード，ＩＰＳモード用アクティブマトリックス基板の製造方法。
１．ゲート電極，画素電極，共通電極，画素電極内コンタクトパッド形成………（第１回ハーフトーン露光法）ハーフトーンホトマスク使用。
２．薄膜半導体層素子分離，コンタクトホール形成………（第２回ハーフトーン露光法）ハーフトーンホトマスク使用。
３．ソース電極，ドレイン電極，保持容量形成電極形成………ノーマルホトマスク使用
薄膜トランジスタのチャネル部のオーミックコンタクト層をドライエッチング後にシリコン窒化膜層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で形成（ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。）
【請求項５】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記の３回のホトリソグラフィー工程を用いて製造することを特徴とするＭＶＡモード用アクティブマトリックス基板の製造方法。
１．ゲート電極，画素電極，共通電極，画素電極内コンタクトパッド形成………（第１回ハーフトーン露光法）ハーフトーンホトマスク使用。
２．薄膜半導体層素子分離，コンタクトホール形成………（第２回ハーフトーン露光法）ハーフトーンホトマスク使用。
３．ソース電極，ドレイン電極，配向方向制御電極形成………ノーマルホトマスク使用
薄膜トランジスタのチャネル部のオーミックコンタクト層をドライエッチング後にシリコン窒化膜層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で形成（ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。）
【請求項６】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記の３回のホトリソグラフィー工程を用いて製造することを特徴とするＦＦＳモード用アクティブマトリックス基板の製造方法。
１．ゲート電極，画素電極，共通電極，画素電極内コンタクトパッド形成………（第１回ハーフトーン露光法）ハーフトーンホトマスク使用。
２．薄膜半導体層素子分離，コンタクトホール形成………（第２回ハーフトーン露光法）ハーフトーンホトマスク使用。
３．ソース電極，ドレイン電極，くし歯状共通電極形成………ノーマルホトマスク使用
薄膜トランジスタのチャネル部のオーミックコンタクト層をドライエッチング後にシリコン窒化膜層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で形成（ゲート電極端子部と、ソース電極端子部と、共通電極端子部には成膜しない。）
【請求項７】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記のハーフトーン２重露光法を２回用いた、４回のホトリソグラフィー工程で製造することを特徴とするＴＮモード，ＭＶＡモード，ＩＰＳモード用アクティブマトリックス基板の製造方法。
はじめに、パルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．第１回ハーフトーン２重露光法（絶対基準アライメントマークにあわせて露光）
ａ．ゲート電極，共通電極，画素電極内コンタクトパッドをノーマルホトマスクを用いてアンダーハーフ露光する。
ｂ．画素電極，ゲート電極，共通電極をノーマルホトマスクを用いてノーマル露光する。（ａ，ｂの多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成。）
２．第２回ハーフトーン２重露光法
ａ．薄膜半導体素子部をノーマルホトマスクを用いてアンダーハーフ露光する。
ｂ．コンタクトホールをノーマルホトマスクを用いてノーマル露光する。
（ａ，ｂの多重露光で、薄膜半導体層素子分離，コンタクトホールを形成。）
３．ソース電極，ドレイン電極，保持容量形成電極をノーマルホトマスクを用いたノーマル露光法で形成する。
４．ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホールをノーマルホトマスクを用いたノーマル露光法で形成。
【請求項８】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記のハーフトーン２重露光法を２回用いた、４回のホトリソグラフィー工程で製造することを特徴とするＭＶＡモード用アクティブマトリックス基板の製造方法。
はじめに、パルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．第１回ハーフトーン２重露光法（絶対基準アラインメントマークにあわせて露光）
ａ．ゲート電極，共通電極，画素電極内コンタクトパッドを、ノーマルホトマスクを用いてアンダーハーフ露光する。
ｂ．画素電極，ゲート電極，共通電極をノーマルホトマスクを用いてノーマル露光する。（ａ，ｂの多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成）
２．第２回ハーフトーン２重露光法
ａ．薄膜半導体素子部をノーマルホトマスクを用いてアンダーハーフ露光する。
ｂ．コンタクトホールをノーマルホトマスクを用いてノーマル露光する。（ａ，ｂの多重露光で、薄膜半導体層の素子分離，コンタクトホールを形成）
３．ソース電極，ドレイン電極，配向方向制御電極をノーマルホトマスクを用いたノーマル露光法で形成する。
４．ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホールをノーマルホトマスクを用いたノーマル露光法で形成する。
【請求項９】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記のハーフトーン２重露光法を２回用いた、４回のホトリソグラフィー工程で製造することを特徴とするＦＦＳモード用アクティブマトリックス基板の製造方法。
はじめに、パルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．第１回ハーフトーン２重露光法（絶対基準アライメントマークにあわせて露光）
ａ．ゲート電極，共通電極，画素電極内コンタクトパッドを、ノーマルホトマスクを用いてアンダーハーフ露光する。
ｂ．画素電極，ゲート電極，共通電極をノーマルホトマスクを用いてノーマル露光する。（ａ，ｂの多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成。）
２．第２回ハーフトーン２重露光法
ａ．薄膜半導体素子部をノーマルホトマスクを用いてアンダーハーフ露光する。
ｂ．コンタクトホールをノーマルホトマスクを用いてノーマル露光する。（ａ，ｂの多重露光で、薄膜半導体層の素子分離，コンタクトホールを形成。）
３．ソース電極，ドレイン電極，くし歯状共通電極をノーマルホトマスクを用いたノーマル露光法で形成する。
４．ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホールをノーマルホトマスクを用いたノーマル露光法で形成する。
【請求項１０】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記のハーフトーン２重露光法を２回用いた、３回のホトリソグラフィー工程で製造することを特徴とするＴＮモード，ＭＶＡモード，ＩＰＳモード用アクティブマトリックス基板の製造方法。
はじめに、パルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．第１回ハーフトーン２重露光法（絶対基準アライメントマークにあわせて露光）
ａ．ゲート電極，共通電極，画素電極内コンタクトパッドを、ノーマルホトマスクを用いてアンダーハーフ露光する。
ｂ．画素電極，ゲート電極，共通電極をノーマルホトマスクを用いてノーマル露光する。（ａ，ｂの多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成。）
２．第２回ハーフトーン２重露光法
ａ．薄膜半導体素子部をノーマルホトマスクを用いてアンダーハーフ露光する。
ｂ．コンタクトホールをノーマルホトマスクを用いてノーマル露光する。（ａ，ｂの多重露光で、薄膜半導体層の素子分離，コンタクトホールを形成。）
３．ソース電極，ドレイン電極，保持容量形成電極をノーマルホトマスクを用いたノーマル露光法で形成する。
薄膜トランジスタのチャネル部のオーミックコンタクト層をドライエッチング後にシリコン窒化膜層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で形成（ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。）
【請求項１１】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記のハーフトーン２重露光法を２回用いた、３回のホトリソグラフィー工程で製造することを特徴とするＭＶＡモード用アクティブマトリックス基板の製造方法。
はじめに、パルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．第１回ハーフトーン２重露光法（絶対基準アライメントマークにあわせて露光）
ａ．ゲート電極，共通電極，画素電極内コンタクトパッドを、ノーマルホトマスクを用いてアンダーハーフ露光する。
ｂ．画素電極，ゲート電極，共通電極をノーマルホトマスクを用いてノーマル露光する。（ａ，ｂの多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成。）
２．第２回ハーフトーン２重露光法
ａ．薄膜半導体素子部をノーマルホトマスクを用いてアンダーハーフ露光する。
ｂ．コンタクトホールをノーマルホトマスクを用いてノーマル露光する。（ａ，ｂの多重露光で薄膜半導体層の素子分離，コンタクトホールを形成。）
３．ソース電極，ドレイン電極，配向方向制御電極をノーマルホトマスクを用いたノーマル露光法で形成する。
薄膜トランジスタのチャネル部のオーミックコンタクト層をドライエッチング後にシリコン窒化膜層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で形成（ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。）
【請求項１２】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記のハーフトーン２重露光法を２回用いた、３回のホトリソグラフィー工程で製造することを特徴とするＦＦＳモード用アクティブマトリックス基板の製造方法。
はじめに、パルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．第１回ハーフトーン２重露光法（絶対基準アライメントマークにあわせて露光）
ａ．ゲート電極，共通電極，画素電極内コンタクトパッドを、ノーマルホトマスクを用いて、アンダーハーフ露光する。
ｂ．画素電極，ゲート電極，共通電極をノーマルホトマスクを用いてノーマル露光する。（ａ，ｂの多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成。）
２．第２回ハーフトーン２重露光法
ａ．薄膜半導体素子部をノーマルホトマスクを用いてアンダーハーフ露光する。
ｂ．コンタクトホールをノーマルホトマスクを用いてノーマル露光する。（ａ，ｂの多重露光で、薄膜半導体層の素子分離，コンタクトホールを形成。）
３．ソース電極，ドレイン電極，くし歯状共通電極をノーマルホトマスクを用いたノーマル露光法で形成する。
薄膜トランジスタのチャネル部のオーミックコンタクト層をドライエッチング後にシリコン窒化膜層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で形成（ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。）
【請求項１３】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記のＤＭＤ直接描画露光装置によるＤＭＤハーフトーンマスクレス露光法を２回用いた、４回のホトリソグラフィー工程で製造することを特徴とするＴＮモード，ＭＶＡモード用アクティブマトリックス基板の製造方法。
１．ゲート電極，画素電極，共通電極，画素電極内コンタクトパッド形成………第１回ＤＭＤハーフトーンマスクレス露光法
２．薄膜半導体層素子分離，コンタクトホール形成………第２回ＤＭＤハーフトーンマスクレス露光法
３．ソース電極，ドレイン電極，保持容量形成電極形成………ノーマルホトマスク露光法またはＤＭＤノーマルマスクレス露光法
４．ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホール形成………ノーマルホトマスク露光法またはＤＭＤノーマルマスクレス露光法
【請求項１４】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記のＤＭＤ直接描画露光装置によるＤＭＤハーフトーンマスクレス露光法を２回用いた、４回のホトリソグラフィー工程で製造することを特徴とするＭＶＡモード用アクティブマトリックス基板の製造方法。
１．ゲート電極，画素電極，共通電極，画素電極内コンタクトパッド形成。………第１回ＤＭＤハーフトーンマスクレス露光法
２．薄膜半導体層素子分離，コンタクトホール形成………第２回ＤＭＤハーフトーンマスクレス露光法
３．ソース電極，ドレイン電極，配向方向制御電極形成………ノーマルホトマスク露光法またはＤＭＤノーマルマスクレス露光法
４．ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホール形成………ノーマルホトマスク露光法またはＤＭＤノーマルマスクレス露光法
【請求項１５】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記のＤＭＤ直接描画露光装置によるＤＭＤハーフトーンマスクレス露光法を２回用いた、３回のホトリソグラフィー工程で製造することを特徴とするＴＮモード，ＭＶＡモード用アクティブマトリックス基板の製造方法。
１．ゲート電極，画素電極，共通電極，画素電極内コンタクトパッド形成………第１回ＤＭＤハーフトーンマスクレス露光法
２．薄膜半導体層素子分離，コンタクトホール形成………第２回ＤＭＤハーフトーンマスクレス露光法
３．ソース電極，ドレイン電極，保持容量形成電極形成………ノーマルホトマスク露光法またはＤＭＤノーマルマスクレス露光法
薄膜トランジスタのチャネル部のオーミックコンタクト層をドライエッチング後にシリコン窒化膜層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で形成（ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。）
【請求項１６】
アクティブマトリックス表示装置を構成しているアクティブマトリックス基板の製造方法に関して、下記のＤＭＤ直接描画露光装置によるＤＭＤハーフトーンマスクレス露光法を２回用いた、３回のホトリソグラフィー工程で製造することを特徴とするＭＶＡモード用アクティブマトリックス基板の製造方法。
１．ゲート電極，画素電極，共通電極，画素電極内コンタクトパッド形成………第１回ＤＭＤハーフトーンマスクレス露光法
２．薄膜半導体層素子分離，コンタクトホール形成………第２回ＤＭＤハーフトーンマスクレス露光法
３．ソース電極，ドレイン電極，配向方向制御電極形成………ノーマルホトマスク露光法またはＤＭＤノーマルマスクレス露光法
薄膜トランジスタのチャネル部のオーミックコンタクト層をドライエッチング後にシリコン窒化膜層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で形成（ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。）
【請求項１７】
請求項１から請求項１６までの製造方法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層（下層）金属としてＴｉまたはＺｒの金属または合金を成膜した後、第２層（上層）金属を連続スパッター成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。
次に、ポジレジストが残っていない領域の第２層（上層）金属と第１層（下層）金属をエッチングして除去してから、酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。露出した第２層（上層）金属のみを選択エッチングして除去して、第１層（下層）金属を露出させる。ポジレジストが最大に厚く残った領域のポジレジストを剥離した後、ゲート電極部と共通電極部と画素電極内部のコンタクトパッド部の第２層（上層）金属の表面と、露出した画素電極部の第１層（下層）金属表面に窒素イオンをドーピングして、ゲート電極表面と、共通電極表面と画素電極内部のコンタクトパッドの表面を酸化防止処理し、同時に、画素電極のＴｉまたはＺｒの金属または合金の薄膜を、窒素Ｔｉまたは窒化Ｚｒに変化させることで可視光の透過率を向上させる。
【請求項１８】
請求項１から請求項１６までの製造方法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層（下層）透明導電体として、ＴｉまたはＺｒの金属窒化物または合金の窒化物または金属酸窒化物または合金の酸窒化物を成膜した後、第２層（上層）金属を連続スパッター成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と、共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。
次に、ポジレジストが残っていない領域の第２層（上層）金属と第１層（下層）透明導電体をエッチングして除去してから、酸素プラズマ処理やオゾン処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。露出した第２層（上層）金属のみを選択エッチングして除去して、第１層（下層）透明導電体を露出させる。ポジレジストが最大に厚く残った領域のポジレジストを剥離した後、ゲート電極部と共通電極部と画素電極内部のコンタクトパッド部の第２層（上層）金属の表面に窒素イオンをドーピングして、ゲート電極表面と共通電極表面と画素電極内部のコンタクトパッドの表面を酸化防止処理する。
【請求項１９】
請求項１から請求項１６までの製造方法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層（下層）透明導電体として金属酸化物のＩＴＯまたはＩＺＯを成膜した後、第２層（上層）金属として、ＩＴＯやＩＺＯよりも酸化還元電位の小さなＭｏまたはＣｒまたは銀合金または銅合金か、、または、ニッケルやコバルトや鉄を０．５〜７．０アトミック％含有するアルミニウム合金を連続スパッター成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。
次に、ポジレジストが残っていない領域の第２層（上層）金属と第１層（下層）透明導電体をエッチングして除去してから、酸素プラズマ処理やオゾン処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。露出した第２層（上層）金属のみを選択エッチングして除去して、第１層（下層）透明導電体を露出させる。ポジレジストが最大に厚く残った領域のポジレジストを剥離した後、ゲート電極部と共通電極部と画素電極内部のコンタクトパッド部の第２層（上層）金属の表面に窒素イオンをドーピングして、ゲート電極表面と共通電極表面と画素電極内部のコンタクトパッドの表面を酸化防止処理する。
【請求項２０】
請求項１から請求項１６までの製造方法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層（下層）金属としてＴｉまたはＺｒの金属または合金を成膜した後、第２層（上層）金属を連続スパッター成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後に、ゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。
次に、ポジレジストが残っていない領域の第２層（上層）金属のみを選択エッチングして除去してから、酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。パターンニングされ露出した第２層（上層）金属をマスクに利用して、露出している第１層（下層）金属のみを選択エッチングして除去する。次に露出している第２層（上層）金属のみを選択エッチングして除去し、第１層（下層）金属を露出させてから、残ったポジレジストを剥離する。
ゲート電極部と共通電極部と画素電極内部のコンタクトパッド部の第２層（上層）金属の表面と、露出した画素電極部の第１層（下層）金属表面に窒素イオンをドーピングして、ゲート電極表面と、共通電極表面と画素電極内部のコンタクトパッドの表面を酸化防止処理し、同時に、画素電極のＴｉまたはＺｒの金属または合金の薄膜を、窒素Ｔｉまたは窒化Ｚｒに変化させることで可視光の透過率を向上させる。
【請求項２１】
請求項１から請求項１６までの製造方法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層（下層）透明導電体として、ＴｉまたはＺｒの金属窒化物または合金の窒化物または金属酸窒化物または合金の酸窒化物を成膜した後、第２層（上層）金属を連続スパッター成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。
次に、ポジレジストが残っていない領域の第２層（上層）金属のみを選択エッチングして除去してから、酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。パターンニングされ露出した第２層（上層）金属をマスクに利用して、露出している第１層（下層）透明導電体のみを選択エッチングして除去する。次に、露出している第２層（上層）金属のみを選択エッチングして除去し、第１層（下層）透明導電体を露出させてから、残ったポジレジストを剥離する。ゲート電極部と共通電極部と画素電極内部のコンタクトパッド部の第２層（上層）金属の表面に窒素イオンをドーピングして、ゲート電極表面と、共通電極表面と画素電極内部のコンタクトパッドの表面を酸化防止処理する。
【請求項２２】
請求項１から請求項１６までの製造方法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層（下層）透明導電体として金属酸化物のＩＴＯまたはＩＺＯを成膜した後、第２層（上層）金属として、ＩＴＯやＩＺＯよりも酸化還元電位の小さなＭｏまたはＣｒまたは銀合金または銅合金か、または、ニッケルやコバルトや鉄を０．５〜７．０アトミック％含有するアルミニウム合金を連続スパッター成膜する。
ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と、共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。次に、ポジレジストが残っていない領域の第２層（上層）金属のみを選択エッチングして除去してから、酸素プラズマ処理やオゾン処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。
パターンニングされ露出した第２層（上層）金属をマスクに利用して、露出している第１層（下層）透明導電体のみを選択エッチングして除去する。次に露出している第２層（上層）金属のみを選択エッチングして除去し、第１層（下層）透明導電体を露出させてから、残ったポジレジストを剥離する。ゲート電極部と共通電極部と画素電極内部のコンタクトパッド部の第２層（上層）金属の表面に窒素イオンをドーピングして、ゲート電極表面と、共通電極表面と画素電極内部のコンタクトパッドの表面を酸化防止処理する。
【請求項２３】
請求項１から請求項１６までの製造法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層（下層）金属としてＴｉまたはＺｒの金属または合金を成膜した後、第２層（中層）金属としてアルミニウムまたはアルミニウム合金または、銅または銅合金または銀または銀合金を連続成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと、第２層（中層）金属のアルミニウムまたはアルミニウム合金または銅または銅合金または銀または銀合金と、第１層（下層）金属をエッチングして除去してから、酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。露出した第３層（上層）金属と第２層（中層）金属を選択エッチングして除去して、第１層（下層）金属を露出させる。
ポジレジストが最大に厚く残った領域のポジレジストを剥離した後、露出した画素電極部の第１層（下層）金属表面に窒素イオンをドーピングして、窒化Ｔｉまたは窒化Ｚｒなどに変化させることで可視光の透過率を向上させる。
【請求項２４】
請求項１から請求項１６までの製造法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層（下層）透明導電体として、ＴｉまたはＺｒの金属窒化物または合金の窒化物または金属窒化物または合金の酸窒化物を成膜した後第２層（中層）金属としてアルミニウムまたはアルミニウム合金または、銅または銅合金または銀または銀合金を連続成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と、共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと、第２層（中層）金属のアルミニウムまたはアルミニウム合金または銅または銅合金または銀または銀合金と、第１層（下層）透明導電体の窒化チタンまたは窒化ジルコニウムまたは酸窒化チタンまたは酸窒化ジルコニウムなどをエッチングして除去してから、酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。露出した第３層（上層）金属と第２層（中層）金属を選択エッチングして除去して、第１層（下層）透明導電体を露出させる。最後にポジレジストが最大に厚く残った領域のポジレジストを剥離する。
【請求項２５】
請求項１から請求項１６までの製造方法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層（下層）透明導電体として、金属酸化物のＩＴＯまたはＩＺＯを成膜した後、第２層（中層）金属として、ＩＴＯやＩＺＯよりも酸化還元電位の小さな、ＭｏやＣｒを０．５〜７．０アトミック％含有する銅合金や、銀合金，またはニッケルやコバルトや鉄を０．５〜７．０アトミック％含有するアルミニウム合金を連続して成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と、共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと、第２層（中層）金属の銅合金または銀合金またはアルミニウム合金と、第１層（下層）透明導電体のＩＴＯまたはＩＺＯをエッチングして除去してから、酸素プラズマ処理やオゾンガス処理をおこない薄くポジレジストが残っている領域のポジレジストを分解除去する。
露出した第３層（上層）金属と第２層（中層）金属を選択エッチングして除去して、第１層（下層）透明導電体を露出させる。最後にポジレジストが最大に厚く残った領域のポジレジストを剥離する。
【請求項２６】
請求項１から請求項１６までの製造法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層（下層）金属としてＴｉまたはＺｒの金属または合金を成膜した後、第２層（中層）金属としてアルミニウムまたはアルミニウム合金または銅または銅合金または銀または銀合金を連続成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法、またはＤＭＤ直接描画露出素子を用いるハーフトーンマスクレス露光法を用いて、現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと、第２層（中層）金属のアルミニウムまたはアルミニウム合金または銅または銅合金または銀または銀合金をエッチングして除去してから酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する、パターンニングされ露出した第３層（上層）金属と第２層（中層）金属をマスクに利用して、露出している第１層（下層）金属を選択エッチングする。次に露出している第３層（上層）金属と第２層（中層）金属のみを選択エッチングして除去し、第１層（下層）金属を露出させてから、残ったポジレジストを剥離する。露出している画素電極部の第１層（下層）金属表面に窒素イオンをドーピングして、窒化Ｔｉまたは窒化Ｚｒなどに変化させることで可視光の透過率を向上させる。
【請求項２７】
請求項１から請求項１６までの製造法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層（下層）透明導電体として、ＴｉまたはＺｒの金属窒化物または合金の窒化物または金属酸窒化物または合金の酸窒化物を成膜した後第２層（中層）金属としてアルミニウムまたはアルミニウム合金または銅または銅合金または銀または銀合金を連続成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと、第２層（中層）金属のアルミニウムまたはアルミニウム合金または銅または銅合金または銀または銀合金をエッチングして除去してから酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。パターンニングされ露出した第３層（上層）金属と第２層（中層）金属をマスクに利用して露出している第１層（下層）透明導電体を選択エッチングする。次に露出している第３層（上層）金属と第２層（中層）金属のみを選択エッチングして除去し、第１層（下層）透明導電体を露出させてから、残ったポジレジストを剥離する。
【請求項２８】
請求項１から請求項１６までの製造方法に関して、１番はじめのホトリソグラフィーの工程に下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
ガラス基板を洗浄した後、第１層透明導電体として、金属酸化物のＩＴＯまたはＩＺＯを成膜した後、第２層（中層）金属として、ＩＴＯやＩＺＯよりも酸化還元電位の小さな、ＭｏやＣｒを０．５〜７．０アトミック％含有する銅合金やは銀合金，または、ニッケルやコバルトや鉄を０．５〜７．０アトミック％含有するアルミニウム合金を連続して成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。ポジレジスト塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と、共通電極の一部に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと、第２層（中層）金属の銅合金または銀合金またはアルミニウム合金をエッチングして除去してから酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。パターンニングされ露出した第３層（上層）金属と第２層（中層）金属をマスクに利用して露出している第１層（下層）透明導電体を選択エッチングする。次に露出している第３層（上層）金属と、第２層（中層）金属のみを選択エッチングして除去し、第１層（下層）透明導電体を露出させてから、残ったポジレジストを剥離する。
【請求項２９】
請求項１７，２０，２３，２６の製造方法に関して、第１層（下層）金属であるＴｉまたはＺｒまたはこれらの合金の膜厚が５〜２５ｎｍの範囲であり、第１層（下層）金属を成膜後、第２層めの金属をスパッタリング法で成膜する時に、まずはじめにスパッタリング用の不活性ガスのアルゴンやクリプトンのガスに窒化性ガスとして窒素，アンモニア，ヒドラジン，ヒドラゾンなどのすくなくとも一種類以上の窒化性ガスを１〜２０％の範囲で混合して、放電し、第２層目の金属膜中に窒素原子をドーピングしながら１〜１０ｎｍ程度の厚みに第２層金属を成膜した後、窒化性ガスの混入を停止してスパッタリング用の不活性ガスのアルゴンやクリプトンだけで成膜することで、第１層（下層）金属との界面と、界面に近い領域の第２層金属のエッチングレートを窒素原子がドーピングされていない第２層金属領域よりも小さくすることができ、テーパー形状のエッチング加工を可能としたことを特徴とするアクティブマトリックス基板の製造方法。
【請求項３０】
請求項１８，１９，２１，２２，２４，２５，２７，２８の製造方法に関して、第１層（下層）薄膜透明導電体の膜厚が１０〜１００ｎｍの範囲であり、第１層（下層）薄膜透明導電体を成膜後、第２層めの金属をスパッタリング法で成膜する時に、まずはじめにスパッタリング用の不活性ガスのアルゴンやクリプトンのガスに窒化性ガスとして窒素，アンモニア，ヒドラジン，ヒドラゾンなどのすくなくとも一種類以上の窒化性ガスを１〜２０％の範囲で混合して、放電し、第２層目の金属膜中に窒素原子をドーピングしながら１〜１０ｎｍ程度の厚みに第２層金属を成膜した後、窒化性ガスの混入を停止してスパッタリング用の不活性ガスのアルゴンやクリプトンだけで成膜することで、第１層（下層）透明導電体中に含有されている酸素原子が第２層金属に拡散移動することを防止し、かつ第１層（下層）透明導電体の界面と界面に近い領域の第２層金属のエッチングレートを窒素原子がドーピングされていない第２層金属領域よりも小さくすることができ、テーパー形状のエッチング加工を可能としたことを特徴とするアクティブマトリックス基板の製造方法。
【請求項３１】
請求項１７，２０，２３，２６の製造方法に関して、第１層（下層）金属であるＴｉまたはＺｒまたはこれらの合金の膜厚が５〜２５ｎｍの範囲であり、ポジレジストを剥離した後に基板に窒素イオンをドーピングするときの窒素イオンの加速エネルギーを１〜２０ＫｅＶの範囲でおこない、画素コンタクトパッド部のコンタクト抵抗値を１００ＫΩ以下にしたことを特徴とするアクティブマトリックス基板の製造方法。
【請求項３２】
請求項１８，１９，２１，２２の製造方法に関して、第１層（下層）透明導電体の膜厚が１０〜１００ｎｍの範囲であり、ポジレジストを剥離した後に基板に窒素イオンをドーピングするときの窒素イオンの加速エネルギーを０．５〜１０ＫｅＶの範囲でおこない、画素コンタクトパッド部のコンタクト抵抗値を１００ＫΩ以下にしたことを特徴とするアクティブマトリックス基板の製造方法。
【請求項３３】
請求項１から請求項１６までの製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、ポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部，共通電極端子部ならびに静電気保護回路部や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域にはポジレジストの厚みが均一に薄く残るように調整する。次にポジレジストが完全に除去されたコンタクトホール部の薄膜半導体層とゲート絶縁膜をエッチングして完全に除去してから、酸素プラズマ処理やオゾンガス処理をおこないポジレジストが、薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。
この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域ポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した薄膜半導体層のみを選択エッチングして除去し、ゲート絶縁膜を露出させる。Ｇａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の薄膜半導体層をパターンニングする。
次に薄膜トランジスタ素子部の薄膜半導体層の上に残っているポジレジストを剥離する。
【請求項３４】
請求項１から請求項１６までの製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、耐酸化性バリアーメタルを成膜する。
次にポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部、共通電極端子部ならびに静電気保護回路や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域にはポジレジストの厚みが均一に薄く残るように調整する。次にポジレジストが完全に除去されたコンタクトホール部の耐酸化性バリアーメタルと薄膜半導体層とゲート絶縁膜をエッチングして完全に除去してから、酸素プラズマ処理やオゾンガス処理をおこない、ポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域ポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した耐酸化性バリアーメタルとその下層に形成されている薄膜半導体層のみを選択エッチングして除去し、ゲート絶縁膜を露出させる。
Ｇａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の耐酸化性バリアーメタルと薄膜半導体層をパターンニングする。
次に薄膜トランジスタ素子部の薄膜半導体層の上に残っているポジレジストを剥離する。
【請求項３５】
請求項１から請求項１６までの製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、ポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部，共通電極端子部ならびに静電気保護回路部や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域にはポジレジストの厚みが均一に薄く残るように調整する。次にポジレジストが完全に除去されたコンタクトホール部の薄膜半導体層を完全にエッチング除去した後、コンタクトホール部のゲート絶縁膜をハーフエッチングしてわずかにゲート絶縁膜を残しておく。次に酸素プラズマ処理やオゾンガス処理をおこない、ポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域のポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出し薄膜半導体層をエッチングすると同時に、コンタクトホール部の領域にわずかに残っているゲート絶縁膜もエッチングする。このエッチングでは、コンタクトホール部の領域にわずかに残っているゲート絶縁膜の方が、露出している薄膜半導体層よりもはやく完全にエッチングされるように調整する。
コンタクトホール部の領域に残されたゲート絶縁膜が完全にエッチング除去された後、エッチング条件を変更し露出している薄膜半導体層のみを選択エッチングし、ハーフトーン露光領域のゲート絶縁膜にダメージをあたえることなく、ゲート絶縁膜を露出させる。以上により、Ｇａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の薄膜半導体層をパターンニングする。
次に薄膜トランジスタ素子部の薄膜半導体層の上に残っているポジレジストを剥離する。
【請求項３６】
請求項１から請求項１６までの製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面に、ゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、耐酸化性バリアーメタルを成膜する。
次にポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部や、Ｓｏｕｒｃｅ電極端子部、共通電極端子部ならびに静電気保護回路や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域にはポジレジストの厚みが均一に薄く残るように調整する。
次にポジレジストが完全に除去されたコンタクトホール部の耐酸化性バリアーメタルと薄膜半導体層を完全にエッチング除去した後、コンタクトホール部のゲート絶縁膜をハーフエッチングしてわずかにゲート絶縁膜を残しておく。次に酸素プラズマ処理やオゾンガス処理をおこないポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。
この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域ポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した耐酸化性バリアーメタルと耐酸化性バリアーメタルの下層に形成されている薄膜半導体層をエッチングすると同時に、コンタクトホール部の領域にわずかに残っているゲート絶縁膜もエッチングする。このエッチングでは、コンタクトホール部の領域にわずかに残っているゲート絶縁膜の方が、ハーフトーン露光領域の薄膜半導体層よりもはやく完全にエッチングされるように調整する。
コンタクトホール部の領域に残されたゲート絶縁膜が完全にエッチング除去された後、エッチング条件を変更し露出している薄膜半導体層のみを選択エッチングし、ハーフトーン露光領域のゲート絶縁膜にダメージをあたえることなくＧａｔｅ絶縁膜を露出させる。
以上によりＧａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて、完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の耐酸化性バリアーメタルと薄膜半導体層をパターンニングする。次に薄膜トランジスタ素子部の耐酸化性バリアーメタルの上に残っているポジレジストを剥離する。
【請求項３７】
請求項１から請求項１６までの製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、ポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部，共通電極端子部ならびに静電気保護回路部や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域には、ポジレジストの厚みが均一に薄く残るように調整する。次にポジレジストが完全に除去されたコンタクトホール部の薄膜半導体層とゲート絶縁膜をエッチングして完全に除去してから、酸素プラズマ処理やオゾンガス処理をおこないポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。
この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているように、ハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域ポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した薄膜半導体層のみを選択エッチングして除去し、ゲート絶縁膜を露出させる。Ｇａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の薄膜半導体層をパターンニングする。
次に、イオンドーピング法を用いて基板に対してななめ方向から窒素イオンを照射するか、または、窒化性ガスを用いて基板をプラズマ処理することで薄膜トランジスタ素子部の薄膜半導体層の側壁を窒化処理する。その後、残っているポジレジストを剥離する。
【請求項３８】
請求項１から請求項１６までの製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、耐酸化性バリアーメタルを成膜する。
次にポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後に、薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部や、Ｓｏｕｒｃｅ電極端子部、共通電極端子部ならびに静電気保護回路や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域には、ポジレジストの厚みが均一に薄く残るように調整する。次にポジレジストが完全に除去されたコンタクトホール部の耐酸化性バリアーメタルと薄膜半導体層とゲート絶縁膜をエッチングして完全に除去してから、酸素プラズマ処理やオゾンガス処理をおこない、ポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と、薄膜トランジスタ素子領域の未露光領域ポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した耐酸化性バリアーメタルとその下層に形成されている薄膜半導体層のみを選択エッチングして除去し、ゲート絶縁膜を露出させる。
Ｇａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の耐酸化性バリアーメタルと薄膜半導体層をパターンニングする。
次にイオンドーピング法を用いて基板に対してななめ方向から窒素イオンを照射するか、または窒化性ガスを用いて基板をプラズマ処理することで薄膜トランジスタ素子部の薄膜半導体層の側壁を窒化処理する。その後、残っているポジレジストを剥離する。
【請求項３９】
請求項１から請求項１６までの製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、ポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部、共通電極端子部ならびに静電気保護回路部や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域には、ポジレジストの厚みが均一に薄く残るように調整する。
次にポジレジストが完全に除去されたコンタクトホール部の薄膜半導体層を完全にエッチング除去した後、コンタクトホール部のゲート絶縁膜をハーフエッチングしてわずかにゲート絶縁膜を残しておく。次に酸素プラズマ処理やオゾンガス処理をおこないポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域のポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した薄膜半導体層をエッチングすると同時に、コンタクトホール部の領域にわずかに残っているゲート絶縁膜もエッチングする。このエッチングではコンタクトホール部の領域にわずかに残っているゲート絶縁膜の方が、露出している薄膜半導体層よりもはやく完全にエッチングされるように調整する。コンタクトホール部の領域に残されたゲート絶縁膜が完全にエッチング除去された後、エッチング条件を変更し露出している薄膜半導体層のみを選択エッチングし、ハーフトーン露光領域のゲート絶縁膜にダメージをあたえることなくゲート絶縁膜を露出させる。
以上により、Ｇａｔｅ電極と共通電極と画素電極を含む全領域を、コンタクトホール形成部分をのぞいて、完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の薄膜半導体層をパターンニングする。次にイオンドーピング法を用いて基板に対してななめ方向から窒素イオンを照射するか、または窒化性ガスを用いて基板をプラズマ処理することで薄膜トランジスタ素子部の薄膜半導体層の側壁を窒化処理する。その後、残っているポジレジストを剥離する。
【請求項４０】
請求項１から請求項１６までの製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いたことを特徴とするアクティブマトリックス基板の製造方法。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後耐酸化性バリアーメタルを成膜する。
次にポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部、共通電極端子部ならびに静電気保護回路や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域には、ポジレジストの厚みが均一に薄く残るように調整する。
次にポジレジストが完全に除去されたコンタクトホール部の耐酸化性バリアーメタルと薄膜半導体層を完全にエッチング除去した後、コンタクトホール部のゲート絶縁膜をハーフエッチングしてわずかにゲート絶縁膜を残しておく。次に酸素プラズマ処理やオゾンガス処理をおこないポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域のポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した耐酸化性バリアーメタルと耐酸化性バリアーメタルの下層に形成されている薄膜半導体層をエッチングすると同時に、コンタクトホール部の領域にわずかに残っているゲート絶縁膜もエッチングする。このエッチングでは、コンタクトホール部の領域にわずかに残っているゲート絶縁膜の方が、ハーフトーン露光領域の薄膜半導体層よりもはやく完全にエッチングされるように調整する。
コンタクトホール部の領域に残されたゲート絶縁膜が完全にエッチング除去された後、エッチング条件を変更し露出している薄膜半導体層のみを選択エッチングし、ハーフトーン露光領域のゲート絶縁膜にダメージをあたえることなくゲート絶縁膜を露出させる。
以上によりＧａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の耐酸化性バリアーメタルと薄膜半導体層をパターンニングする。
次にイオンドーピング法を用いて基板に対してななめ方向から窒素イオンを照射するか、または窒化性ガスを用いて基板をプラズマ処理することで薄膜トランジスタ素子部の薄膜半導体層の側壁を窒化処理する。その後、残っているポジレジストを剥離する。
【請求項４１】
請求項３４，３６，３８，４０の製造方法に関して、耐酸化性バリアーメタルの材料に、フッ素系のドライエッチングガスでエッチング可能なモリブデンやチタンやジルコニウムなどの高融点金属を用い、スパッタリング法を用いて１ｎｍから５０ｎｍの膜厚で形成したことを特徴とするアクティブマトリックス基板の製造方法。
【請求項４２】
請求項３５，３６，３９，４０の製造方法に関して、コンタクトホール部のゲート絶縁膜をハーフエッチングした後に、コンタクトホール部に残されたゲート絶縁膜の厚みが５ｎｍから２００ｎｍの範囲であることを特徴とするアクティブマトリックス基板の製造方法。
【請求項４３】
請求項３７，３８，３９，４０の製造方法に関して、薄膜トランジスタ素子部の薄膜半導体層の側壁をイオンドーピング法を用いて窒化処理する時窒素イオンの照射角度が基盤の水平方向から５度〜６０度の範囲でかつ窒素イオンの加速エネルギーが１ＫｅＶ〜１０ＫｅＶの範囲であることを特徴とするアクティブマトリックス基板の製造方法。
【請求項４４】
請求項１から請求項４３までのアクティブマトリックス基板の製造方法をすくなくともひとつ以上用いて製造されたアクティブマトリックス基板。
【請求項４５】
請求項１から請求項４３までのアクティブマトリックス基板の製造方法をすくなくともひとつ以上用いて製造されたアクティブマトリックス基板が組み込まれているアクティブマトリックス表示装置。
【請求項４６】
請求項１から請求項１６までの製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程で形成された画素電極内部に薄膜画素電極とは別にゲート電極と同じ金属材料で形成されているコンタクトパッドがすくなくとも１個以上形成されており、２番めのホトリソグラフィー工程で形成されたコンタクトホールを通じて上記コンタクトパッドと薄膜トランジスタ素子のＤｒａｉｎ電極が３番めのホトリソグラフィー工程で電気的に接続されていて、画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項４７】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程でゲート電極と、ゲート電極に平行して近接した共通電極と、画素電極と、前記画素電極内部に薄膜画素電極とは別に、ゲート電極と同じ金属材料でコンタクトパッドが少なくとも２個以上同時に同層に形成されている。２番めのホトリソグラフィー工程で形成されたコンタクトホールを通じて上記２個以上のコンタクトパッドのうち、すくなくとも１個は、３番めのホトリソグラフィー工程で形成される薄膜トランジスタ素子のＤｒａｉｎ電極と電気的に接続され、残りのすくなくとも１個以上のコンタクトパッドは、３番めのホトリソグラフィー工程で形成されるＣｓｔ（保持容量）形成電極と電気的に接続され、かつ、このＣｓｔ（保持容量）形成電極は前記共通電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成しており、画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項４８】
請求項２，５，８，１１，１４，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程で、ゲート電極と、ゲート電極に平行して近接した共通電極と、画素電極と、前記画素電極内部に薄膜画素電極とは別にゲート電極と同じ金属材料でコンタクトパッドが少なくとも１個以上、同時に同層に形成されている。２番めのホトリソグラフィー工程で、上記共通電極と、上記コンタクトパッドに対応する位置に、それぞれ別々に１個以上のコンタクトホールを形成した後、３番めのホトリソグラフィー工程で薄膜トランジスタ素子のＤｒａｉｎ電極と液晶分子の配向方法を制御する配向制御電極が形成され、Ｄｒａｉｎ電極は、コンタクトホールを通してコンタクトパッドと電気的に接続されている。配向制御電極は、コンタクトホールを通して共通電極と電気的に接続され、かつ薄膜画素電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成している。画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項４９】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程でゲート電極と、くし歯状の画素電極と、くし歯状画素電極内部に２個以上のコンタクトパッドと、ゲート電極に平行に近接した共通電極と、前記共通電極からＳｏｕｒｃｅ電極の左右両側に近接して平行にのびているＳｏｕｒｃｅ信号シールド電極と、前記共通電極から同様にくし歯状画素電極に平行にのびているくし歯状共通電極が、同時に同一層に形成されており、２番めのホトリソグラフィー工程で形成されたコンタクトホールを通して前記くし歯状画素電極内部に形成された２個以上のコンタクトパッドのうちすくなくとも１個は、３番めのホトリソグラフィー工程で形成される薄膜トランジスタ素子のＤｒａｉｎ電極と電気的に接続され、残りの１個以上のコンタクトパッドは、３番めのホトリソグラフィー工程で形成されるＣｓｔ（保持容量）形成電極と電気的に接続され、かつこのＣｓｔ（保持容量）形成電極は、ゲート電極に平行に近接されている共通電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成している。くし歯状画素電極とくし歯状共通電極と、Ｓｏｕｒｃｅ信号シールド電極は、コンタクトホールをのぞいてゲート絶縁膜で完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項５０】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程で、ゲート電極と、ゲート電極に平行して近接した共通電極と、画素電極と、前記画素電極内部に薄膜画素電極とは別にゲート電極と同じ金属材料でコンタクトパッドが少なくとも１個以上、同時に同層に形成されている。２番めのホトリソグラフィー工程で、上記共通電極とコンタクトパッドに対応する位置にそれぞれ別々に１個以上のコンタクトホールを形成した後、３番めのホトリソグラフィー工程で、薄膜トランジスタ素子のＤｒａｉｎ電極とＣｓｔ（保持容量）形成電極が形成され、Ｄｒａｉｎ電極はコンタクトホールを通してコンタクトパッドと電気的に接続され、かつＣｓｔ（保持容量）形成電極はコンタクトホールを通して共通電極と電気的に接続され、Ｃｓｔ（保持容量）形成電極は薄膜画素電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成している。画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項５１】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程で、ゲート電極と共通電極と、前記共通電極によって２つの領域に分割された画素電極と、分割された画素電極のうちこれらの画素を駆動する薄膜トランジスタ素子に近接した画素電極の内部に２個以上のコンタクトパッドが形成され、もう一方の分割された画素電極内部には、１個以上のコンタクトパッドが形成される。２番めのホトリソグラフィー工程でこれらのコンタクトパッドに対応する位置にコンタクトホールが形成される。３番めのホトリソグラフィー工程で薄膜トランジスタ素子のＤｒａｉｎ電極とＣｓｔ（保持容量）形成電極が形成され、前記Ｄｒａｉｎ電極は、近接している画素電極のコンタクトパッドとコンタクトホールを通して電気的に接続され、前記Ｃｓｔ（保持容量）形成電極は、分割された画素電極内部のコンタクトパッドのうち共通電極に近接している２つの別々の画素領域内部に形成された２つのコンタクトパッドとコンタクトホールを通して電気的に接続されており、かつＣｓｔ（保持容量）形成電極はゲート絶縁膜をかいして共通電極とオーバーラップすることでコンデンサーを形成している。画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項５２】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程で、基本の単位画素中に、２本のそれぞれ電気的に独立した共通電極と、１本のゲート電極と、前記ゲート電極によって２つの領域に分割された画素電極と、前記２つの領域に分割された画素電極内部に、それぞれ別々に２個以上のコンタクトパッドが形成される。
２番めのホトリソグラフィー工程でこれらのコンタクトパッドに対応する位置にコンタクトホールが形成される。３番めのホトリソグラフィー工程でゲート電極によって２つの領域に分割されたそれぞれの画素電極に対応した２個のＤｒａｉｎ電極と、それぞれの画素電極に対応した２個のＣｓｔ（保持容量）形成電極が形成され、前記２個のＤｒａｉｎ電極はゲート電極によって２つに分割された画素電極内部に形成されたコンタクトパッドのうちのゲート電極に近接したコンタクトパッドとコンタクトホールを通して電気的に接続されており、前記２個のＣｓｔ（保持容量）形成電極は、分割された画素電極内部に形成された残りのコンタクトパッドとそれぞれ別々にコンタクトホールを通して電気的に接続され、かつ前記２個のＣｓｔ（保持容量）形成電極はゲート絶縁膜をかいしてそれぞれ別々に２本の共通電極とオーバーラップすることで、独立したコンデンサーを形成している。２つに分割された画素電極は、コンタクトホールをのぞいて、ゲート絶縁膜で完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項５３】
請求項２，５，８，１１，１４，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程で、基本の単位画素中に、２本のそれぞれ電気的に独立した共通電極と、１本のゲート電極と、前記ゲート電極によって２つの領域に分割された画素電極と、前記２つの領域に分割された画素電極内部に、ゲート電極に近接した位置にそれぞれ別々に１個以上のコンタクトパッドが形成される。２番めのホトリソグラフィー工程でこれらのコンタクトパッドと２本の共通電極に対応する位置にコンタクトホールが形成される。３番めのホトリソグラフィー工程で２つの領域に分割されたそれぞれの画素電極に対応した薄膜トランジスタ素子の２個のＤｒａｉｎ電極と、それぞれ２つの画素電極に対応した液晶分子の配向方向を制御する２組の配向制御電極が形成され、前記２個のＤｒａｉｎ電極は、コンタクトホールを通してそれぞれ別に２つに分割された画素電極内部のコンタクトパッドと電気的に接続されており、前記２組の配向制御電極は、２本の共通電極とコンタクトホールを通して、それぞれ別々に独立して電気的に接続され、かつ２組の配向制御電極はゲート絶縁膜をかいしてそれぞれ別々に２つの領域に分割された画素電極とオーバーラップすることで、独立したコンデンサーを形成している。画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項５４】
請求項１，２，４，５，７，８，１０，１１，１３，１４，１５，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程で、基本の単位画素中に、２本のそれぞれ電気的に独立した共通電極と、１本のゲート電極と、前記ゲート電極によって２つの領域に分割された画素電極と、前記２つの領域に分割された画素電極のうちの１方の画素電極にすくなくとも２個以上のコンタクトパッドを形成し、もう一方の残りの画素電極にはすくなくとも１個のコンタクトパッドを形成する。２番めのホトリソグラフィー工程で、これらのコンタクトパッドと、すくなくとも１個のコンタクトパッドが形成された後者の画素電極に近接して配置されている共通電極の上にコンタクトホールを形成する。３番めのホトリソグラフィー工程で、分割されたそれぞれの画素電極に対応した薄膜トランジスタ素子の２個のＤｒａｉｎ電極と、１個のＣｓｔ（保持容量）形成電極と、液晶分子の配向方向を制御する１組の配向方向制御電極が形成される。
前記２個のＤｒａｉｎ電極は２つに分割された画素電極内部に形成されたコンタクトパッドとそれぞれ別々のコンタクトホールを通して電気的に接続され、前記１組の配向方向制御電極は、２つの共通電極のうち、コンタクトホールがあけられた方の共通電極とコンタクトホールを通して電気的に接続され、前記１個のＣｓｔ（保持容量）形成電極は、すくなくとも２個以上のコンタクトパッドが形成されている画素電極の共通電極に近接しているコンタクトパッドとコンタクトホールを通して電気的に接続されている。前記１組の配向方向制御電極は、ゲート絶縁膜をかいして、すくなくとも１個のコンタクトパッドが形成されている画素電極とオーバーラップすることでコンデンサーを形成しており、かつ前記Ｃｓｔ（保持容量）形成電極は、ゲート絶縁膜をかいして、すくなくとも２個のコンタクトパッドが形成されているもう一方の画素電極とオーバーラップすることでコンデンサーを形成している。画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項５５】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程でゲート電極と、くし歯状の画素電極と、画素電極内部に１個以上のコンタクトパッドと、ゲート電極に平行に近接した共通電極と、前記共通電極からＳｏｕｒｃｅ電極の左右両側に近接して平行にのびているＳｏｕｒｃｅ信号シールド電極と、前記共通電極からくし歯状画素電極に平行にのびているくし歯状共通電極が同時に同一層に形成され、２番めのホトリソグラフィー工程で、前記共通電極と、前記コンタクトパッドに対応する位置にそれぞれ別々に１個以上のコンタクトホールが形成された後、３番めのホトリソグラフィー工程で薄膜トランジスタ素子のＤｒａｉｎ電極と、Ｃｓｔ（保持容量）形成電極が形成され、前記Ｄｒａｉｎ電極は、コンタクトホールを通して前記コンタクトパッドと電気的に接続され、前記Ｃｓｔ（保持容量）形成電極は、ゲート電極に平行に近接している共通電極とコンタクトホールを通して電気的に接続され、かつ前記Ｃｓｔ（保持容量）形成電極は前記くし歯状画素電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成している。くし歯状画素電極とくし歯状共通電極とＳｏｕｒｃｅ信号シールド電極は、コンタクトホールをのぞいてゲート絶縁膜で完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項５６】
請求項３，６，９，１２の製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程でゲート電極と、ゲート電極に平行して近接した共通電極と、ベタ状画素電極と、ベタ状画素電極内部に透明画素電極とは別にゲート電極と同じ金属材料でコンタクトパッドが少なくとも１個、同時に同層に形成されている。
２番めのホトリソグラフィー工程で、前記共通電極と前記コンタクトパッドに対応する位置に、それぞれ別々に１個以上のコンタクトホールを形成した後、３番めのホトリソグラフィー工程で薄膜トランジスタ素子のＤｒａｉｎ電極と、くし歯状共通電極が形成され、Ｄｒａｉｎ電極はコンタクトホールを通して前記コンタクトパッドと電気的に接続され、くし歯状共通電極は、コンタクトホールを通して前記ゲート電極に平行して近接した共通電極と電気的に接続され、かつ、くし歯状共通電極は、前記ベタ状画素電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成している。ベタ状画素電極は、コンタクトホールをのぞいてゲート絶縁膜で完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項５７】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で、直線状のゲート電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極内部には、液晶分子の配向方向を制御するための細長いスリットが複数周期的に形成されており、これらの複数の細長いスリットは、直線状のゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。画素電極は、２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいては、完全にゲート絶縁膜で被覆されており、３番めのホトリソグラフィー工程で形成された直線状Ｓｏｕｒｃｅ電極（映像信号電極）は、ゲート絶縁膜をかいしてゲート電極と直交して配置されていることを特徴とするアクティブマトリックス基板。
【請求項５８】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で直線状のゲート電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極内部には、液晶分子の配向方向を制御するための細長いスリットがマトリックス状に形成されており、これらのマトリックス状の細長いスリットは、直線状のゲート電極に対して、平行または直交する方向に細長くのびている。画素電極は、２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいて、完全にゲート絶縁膜で被覆されており、３番めのホトリソグラフィー工程で形成された直線状Ｓｏｕｒｃｅ電極（映像信号電極）は、ゲート絶縁膜をかいしてゲート電極と直交して配置されていることを特徴とするアクティブマトリックス基板。
【請求項５９】
請求項２，５，８，１１，１４，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で、直線状のゲート電極と、共通電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極は２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいては、完全にゲート絶縁膜で被覆されており、３番めのホトリソグラフィー工程で、液晶分子の配向方向を制御する細長い配向方向制御電極と、直線状のＳｏｕｒｃｅ電極が形成され、配向方向制御電極は、直線状のゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。配向方向制御電極は、コンタクトホールを通して共通電極と電気的に接続されており、直線状のＳｏｕｒｃｅ電極はゲート絶縁膜をかいしてゲート電極と直交配置されていることを特徴とするアクティブマトリックス基板。
【請求項６０】
請求項２，５，８，１１，１４，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で、直線状のゲート電極と共通電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極は、２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいては、完全にゲート絶縁膜で被覆されており、３番めのホトリソグラフィー工程で、液晶分子の配向方向を制御する細長い配向方向制御電極と、直線状のＳｏｕｒｃｅ電極（映像信号電極）が形成され、配向方向制御電極は、直線状のゲート電極に対して平行または直交する方向に細長くのびており、マトリックス状の形状をなしている。配向方向制御電極は、コンタクトホールを通して共通電極と電気的に接続されており、直線状のＳｏｕｒｃｅ電極はゲート絶縁膜をかいしてゲート電極と直交配置されていることを特徴とするアクティブマトリックス基板。
【請求項６１】
請求項１，２，４，５，７，８，１０，１１，１３，１４，１５，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、最初のホトリソグラフィー工程で基本の単位画素中に、１本のゲート電極と、１本の共通電極と、１枚の画素電極と、画素電極内部にすくなくとも１個のコンタクトパッドが形成され、画素電極の３分の２から５分の４の面積をしめる領域に液晶配向方向を制御する細長い複数のスリットが形成されている。これらの複数の細長いスリットは、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、スリットが形成されている画素領域の中央部付近で９０度の角度で屈曲している形状をしているか、または、マトリックス状の形状でゲート電極に対して平行または直交する方向に細長くのびた形状をしている。２番めのホトリソグラフィー工程で前記共通電極とコンタクトパッドにそれぞれ別々に１個以上のコンタクトホールを形成する。前記画素電極はコンタクトホールをのぞいて完全にゲート絶縁膜で被覆されている。３番めのホトリソグラフィー工程でゲート電極に直交する直線状のＳｏｕｒｃｅ電極と、画素電極の５分の１から３分の１の面積をしめるスリットが形成されていない領域に、液晶分子の配向方向を制御する配向方向制御電極を形成する。配向方向制御電極は、共通電極とコンタクトホールを通して電気的に接続されており、かつゲート電極に対してプラスマイナス４５度の方向に細長くのびており、配向制御電極が形成されている画素領域の中央部付近で９０度の角度で屈曲している形状をしているか、または、マトリックス状の形状でゲート電極に対して平行または直交する方向に細長くのびた形状をしている。配向制御電極が形成されている画素領域の方がスリットが形成されている画素領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さいことを特徴とするアクティブマトリックス基板。
【請求項６２】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で、直線状のゲート電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極には、液晶分子の配向方向を制御するための細長いスリットが複数周期的に形成されており、これら複数の細長いスリットは、直線状のゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。画素電極も同様に、直線状のゲート電極に対してプラスマイナス４５度の方向に長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいては、画素電極は完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で形成されるＳｏｕｒｃｅ電極（映像信号電極）も、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており画素電極や画素電極に形成されている細長いスリットと同様に、画素電極の中央部付近で９０度の角度で屈曲していることを特徴とするアクティブマトリックス基板。
【請求項６３】
請求項２，５，８，１１，１４，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で、直線状のゲート電極と、共通電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極は、直線状のゲート電極に対してプラスマイナス４５度の方向に長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。２番めのホトリソグラフィー工程で、共通電極部とコンタクトパッド部にコンタクトホールが形成され、画素電極はこのコンタクトホールをのぞいて完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で液晶分子の配向方向を制御する細長い配向方向制御電極と、Ｓｏｕｒｃｅ電極（映像信号電極）が形成され、配向方向制御電極は直線状のゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。配向方向制御電極はコンタクトホールを通して共通電極と電気的に接続されており、ゲート絶縁膜をかいして画素電極とオーバーラップすることでコンデンサーを形成している。
Ｓｏｕｒｃｅ電極もゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極や配向方向制御電極と同様に画素電極の中央部付近で９０度の角度で屈曲していることを特徴とするアクティブマトリックス基板。
【請求項６４】
請求項１，２，４，５，７，８，１０，１１，１３，１４，１５，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で基本の単位画素中に、直線状の１本のゲート電極と、１本の共通電極と、１枚の画素電極と、画素電極内部に少なくとも１個のコンタクトパッドが形成され、画素電極の３分の２から５分の４の面積をしめる領域に液晶配向方向を制御する細長い複数のスリットが形成されている。これらの複数の細長いスリットは、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極の中央部付近で、９０度の角度で屈曲している。画素電極も同様に直線状のゲート電極に対してプラスマイナス４５度の方向に長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。２番めのホトリソグラフィー工程で、前記共通電極とコンタクトパッドにそれぞれ別々に１個以上のコンタクトホールを形成する。
前記画素電極はコンタクトホールををのぞいて完全にゲート絶縁膜で被覆されている。３番めのホトリソグラフィー工程で、Ｓｏｕｒｃｅ電極（映像信号電極）と、画素電極の５分の１から３分の１の面積をしめるスリットが形成されていない画素領域に、液晶分子の配向方向を制御する配向方向制御電極を形成する。配向方向制御電極は、コンタクトホールを通して共通電極と電気的に接続されており、かつゲート電極に対してプラスマイナス４５度の方向に細長くのびており画素電極の中央部付近で９０度の角度で屈曲している。配向方向制御電極はゲート絶縁膜をかいして画素電極とオーバーラップすることでコンデンサーを形成している。
Ｓｏｕｒｃｅ電極も、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極や、画素電極に形成された細長いスリットや、配向方向制御電極と同様に画素電極の中央部付近で９０度の角度で屈曲している。
配向方向制御電極が形成されている画素電極の５分の１から３分の１の面積をしめる領域の方が、細長いスリットが形成されている画素電極の３分の２から５分の４の面積をしめる残りの領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さいことを特徴とするアクティブマトリックス基板。
【請求項６５】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で基本の単位画素中に、１本の直線状ゲート電極と、１本の共通電極と、１枚の画素電極と画素電極内部にコンタクトパッドがすくなくとも１個以上形成されている。画素電極は２つの領域に分けられており、画素電極の３分の２から５分の４の面積をしめる領域には、液晶分子の配向方向を制御する細長い複数のスリットが、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、それぞれのスリットは４０〜６０ミクロンピッチで疎に平行に配列されていて、この疎に配列されている領域の中央部付近で、画素電極と細長い複数のスリットは９０度に屈曲している。
画素電極の残りの５分の１から３分の１の面積をしめる領域には、液晶分子の配向方向を制御する細長い複数のスリットがゲート電極に対してプラスマイナス４５度の方向に細長くのびており、それぞれのスリットは２０〜４０ミクロンピッチで密に平行に配列されており、この密に配列されている領域の中央部付近で、画素電極と細長い複数のスリットは９０度に屈曲している。
２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいて画素電極は完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で形成されるＳｏｕｒｃｅ電極（映像信号電極）もゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極や細長いスリットと同様にスリットが疎に配列されている画素領域の中央部付近と、スリットが密に配列されている画素領域の中央部付近の２ケ所ですくなくとも２回以上９０度に屈曲していることを特徴とするアクティブマトリックス基板。
【請求項６６】
請求項２，５，８，１１，１４，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で基本の単位画素中に、１本の直線状のゲート電極と、１本の共通電極と、１枚の画素電極と、画素電極内部に少なくとも１個のコンタクトパッドが形成されている。２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいては、画素電極は完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程でＳｏｕｒｃｅ電極（映像信号電極）と、液晶分子の配向方向を制御する細長い複数の配向方向制御電極が形成される。画素電極の３分の２から５分の４の面積をしめる領域には、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびており、それぞれの配向方向制御電極は４０〜６０ミクロンのピッチで疎に平行に配列されている。この疎に配列されている領域の中央部付近で、画素電極と細長い複数の配向方向制御電極は、両方とも９０度に屈曲している。
画素電極の残りの５分の１から３分の１の面積をしめる領域には、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長く複数本のびており、それぞれの配向方向制御電極は、２０〜４０ミクロンピッチで密に平行に配列されている。この密に配列されている領域の中央部付近で、画素電極と細長い複数の配向方向制御電極は、両方ともに９０度に屈曲している。
Ｓｏｕｒｃｅ電極も、画素電極や、細長い配向方向制御電極と同様に、配向方向制御電極が疎に配列されている画素領域の中央部付近と、配向方向制御電極が密に配列されている画素領域の中央部付近の２か所ですくなくとも２回以上９０度に屈曲している。
２つの画素領域に配列されている配向方向制御電極は領域の境界で連結されており、コンタクトホールを通して共通電極と電気的に接続され、ゲート絶縁膜をかいして画素電極とオーバーラップすることでコンデンサーを形成していることを特徴とするアクティブマトリックス基板。
【請求項６７】
請求項１，２，４，５，７，８，１０，１１，１３，１４，１５，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で基本の単位画素中に、１本の直線状のゲート電極と、１本の共通電極と、１枚の画素電極と、画素電極内部に少なくとも１個のコンタクトパッドが形成されている。２番めのホトリソグラフィー工程でコンタクトホールが共通電極部とコンタクトパッド部に形成される。コンタクトパッド部のコンタクトホールをのぞいて、画素電極は、完全にゲート絶縁膜で被覆されている。３番めのホトリソグラフィー工程でＳｏｕｒｃｅ電極（映像信号電極）と液晶分子の配向方向を制御する細長い複数の配向方向制御電極が形成され、配向方向制御電極はコンタクトホールを通して共通電極と電気的に接続されている。
画素電極は２つの領域に分けられており、画素電極の３分の２から５分の４の面積をしめる領域には、液晶配向方向を制御する細長い複数のスリットがゲート電極に対してプラスマイナス４５度の方向に細長くのびており、それぞれのスリットは４０〜６０ミクロンのピッチで疎に平行に配列されていて、この領域の中央部付近で画素電極と細長い複数のスリットは両方ともに９０度の角度で屈曲している。
画素電極の残りの５分の１から３分の１の面積をしめる領域には、複数の配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびており、それぞれの配向方向制御電極は２０〜４０ミクロンピッチで密に平行に配列されていて、この領域の中央部付近で、画素電極と細長い複数の配向方向制御電極は両方ともに９０度の角度で屈曲している。
Ｓｏｕｒｃｅ電極も画素電極や細長いスリットや細長い配向方向制御電極と同様に、細長いスリットが疎に配列されている画素領域の中央部付近と、配向方向制御電極が密に配列されている画素領域の中央部付近の２か所で、少なくとも合計で２回以上９０度に屈曲している。配向方向制御電極が密に平行に配列されている画素電極の５分の１から３分の１の面積をしめる領域の方が、細長いスリットが疎に平行に配列されている画素電極の３分の２から５分の４の面積をしめる領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が、小さいことを特徴とするアクティブマトリックス基板。
【請求項６８】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で、基本となる単位画素中に、１本のゲート電極と２本の共通電極と、ゲート電極によって大面積領域と小面積領域の２つの領域に分断された２枚の画素電極と、２つの領域に分断されたそれぞれの画素電極内部に少なくともそれぞれ２個以上、合計して４個以上のコンタクトパッドが形成されている。大きい方の画素電極の面積は、小さい方の画素電極の面積の約２倍から４倍の大きさである。
大きい方の画素電極には、液晶分子の配向方向を制御するための複数の細長いスリットがゲート電極に対してプラスマイナス４５度の方向に細長くのびた形状に形成されており、それぞれのスリットは４０〜６０ミクロンピッチで疎に互いに平行に配列されている。
大きい画素電極の中央部付近で細長いスリットは９０度の角度で屈曲している。小さい方の画素電極にも液晶分子の配向方向を制御するための複数の細長いスリットがゲート電極に対してプラスマイナス４５度の方向に細長くのびた形状に形成されており、それぞれのスリットは、２０〜４０ミクロンピッチで密に互いに平行に配列されている。
小さい画素電極の中央部付近で細長いスリットは９０度の角度で屈曲している。２番めのホトリソグラフィー工程でコンタクトホールが、コンタクトパッド部に形成され、これらのコンタクトホールをのぞいて、大小２つに分断された画素電極は、完全にゲート絶縁膜で被覆されている。３番めのホトリソグラフィー工程で基本となる単位画素中にゲート電極と直交している直線状のＳｏｕｒｃｅ電極（映像信号電極）と、大面積画素電極と小面積画素電極のそれぞれに対応する２つのＤｒａｉｎ電極と、２つのＣｓｔ（保持容量）形成電極が形成される。２つのＤｒａｉｎ電極は、コンタクトホールを通して大小２つの画素電極と別々に電気的に接続されている。２つのＣｓｔ（保持容量）形成電極は、コンタクトホールを通して大小２つの画素電極と別々に電気的に接続され、かつゲート絶縁膜をかいしてそれぞれに対応する２本の共通電極とオーバーラップすることで２つの独立したコンデンサーを形成していることを特徴とするアクティブマトリックス基板。
【請求項６９】
請求項２，５，８，１１，１４，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で基本となる単位画素中に１本のゲート電極と、２本の共通電極と、ゲート電極によって大小の２つの領域に分断された２枚の画素電極と、２つに分断されたそれぞれの画素電極内部に少なくとも１個のコンタクトパッドが形成されている。大きい方の画素電極の面積は、小さい方の画素電極の面積の約２倍から４倍の大きさである。２番めのホトリソグラフィー工程で、コンタクトホールが、大小２つの画素電極内部のコンタクトパッド部と大小の２つの画素電極に対応する２本の共通電極部に形成され、コンタクトホールをのぞいては、大小２つの画素電極は完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で、基本の単位画素中に、ゲート電極に直交する直線状のＳｏｕｒｃｅ電極（映像信号電極）と、大小２つの画素電極に対応する２つのＤｒａｉｎ電極と、大小２つの画素電極に対応する液晶分子の配向方向を制御するための細長い配向方向制御電極が形成される。２つのＤｒａｉｎ電極は大小２つの画素電極に形成されたコンタクトパッドとコンタクトホールを通して電気的に接続されている。
大きい方の画素電極領域では、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびており、複数の配向方向制御電極は、４０〜６０ミクロンピッチで疎に互いに平行に配列されている。大きい画素電極の中央部付近で細長い配向方向制御電極は９０度の角度で屈曲している。小さい方の画素電極領域では、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびており、複数の配向方向制御電極は、２０〜４０ミクロンピッチで密に互いに平行に配列されている。小さい画素電極の中央部付近で細長い配向方向制御電極は、９０度の角度で屈曲している。大小２つの画素電極領域に配列されている、それぞれの配向方向制御電極は、それぞれに対応している２つの共通電極とコンタクトホールを通して電気的に接続されており、ゲート絶縁膜をかいして、大小の画素電極とそれぞれオーバーラップすることで２つの独立したコンデンサーを形成していることを特徴とするアクティブマトリックス基板。
【請求項７０】
請求項１，２，４，５，７，８，１０，１１，１３，１４，１５，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で基本となる単位画素中に、１本のゲート電極と、２本の共通電極と、ゲート電極によって大小２つの領域に分断された２枚の画素電極が形成され、大きい面積の画素電極には、２個以上のコンタクトパッドが形成され、小さい面積の画素電極には、すくなくとも１個以上のコンタクトパッドが形成されている。大きい方の画素電極の面積は、小さい方の画素電極の面積の約２倍から４倍の大きさであり、この大きい方の画素電極には、液晶分子の配向方向を制御する細長い複数のスリットが形成されている。これら複数のスリットはゲート電極に対してプラスマイナス４５度の方向に細長くのびており、４０〜６０ミクロンのピッチで疎に互いに平行に配列されている。大きい画素電極の中央部付近で細長い複数のスリットは９０度の角度で屈曲している。
２番めのホトリソグラフィー工程で、コンタクトホールが大小２つの画素電極内部に形成されたコンタクトパッド部と、小さい画素電極に対応した１本の共通電極に形成され、これらのコンタクトホールをのぞいて大小２つの画素電極は完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で、基本となる単位画素中に、ゲート電極に直交する直線状のＳｏｕｒｃｅ電極（映像信号電極）と、大小２つの画素電極に対応する２つのＤｒａｉｎ電極と、大きい画素電極に対応するひとつのＣｓｔ（保持容量）形成電極と、小さい画素電極に対応する液晶分子の配向方向を制御するための細長い配向方向制御電極が形成される。２つのＤｒａｉｎ電極は、大小２つの画電極に形成されたコンタクトパッドとコンタクトホールを通して電気的に接続されている。小さい方の画素電極領域では、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびている。複数の配向方向制御電極は、２０〜４０ミクロンピッチで密に互いに平行に配列されており、小さい画素電極の中央部付近で９０度の角度で屈曲している。前記配向方向制御電極は小さい画素電極に対応する１本の共通電極とコンタクトホールを通して電気的に接続されており、ゲート絶縁膜をかいして小さな画素電極とオーバーラップすることでコンデンサーを形成している。
前記Ｃｓｔ（保持容量）形成電極は、コンタクトホールを通して大きい画素電極と電気的に接続され、かつゲート絶縁膜をかいして大きい画素電極に対応している１本の共通電極とオーバーラップすることでコンデンサーを形成している。配向方向制御電極が密に平行に配列されている小さい画素電極領域のほうが、細長い配向方向制御用スリットが疎に平行に配列されている大きい画素電極領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さいことを特徴とするアクティブマトリックス基板。
【請求項７１】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で、基本となる単位画素中に１本のゲート電極と、２本の共通電極と、ゲート電極によって大小２つの領域に分断された２枚の画素電極と、分断されたそれぞれの画素電極内部に少なくともそれぞれの２個以上のコンタクトパッドが形成されている。大きい方の画素電極の面積は小さい方の画素電極の面積の約２倍から４倍の大きさである。大きい方の画素電極には、液晶分子の配向方向を制御するための複数の細長いスリットがゲート電極に対してプラスマイナス４５度の方向に細長くのびた形状に形成されており、それぞれのスリットは４０〜６０ミクロンピッチで疎に互いに平行に配列されている。大きい画素電極の中央部付近で、大きい画素電極と、細長い複数のスリットは、９０度の角度で屈曲している。
小さい方の画素電極にも液晶分子の配向方向を制御するための複数の細長いスリットがゲート電極に対してプラスマイナス４５度の方向に細長くのびた形状に形成されており、それぞれのスリットは２０〜４０ミクロンピッチで密に互いに平行に配列されている。小さい画素電極の中央部付近で小さい画素電極と細長い複数のスリットは９０度の角度で屈曲している。２番めのホトリソグラフィー工程でコンタクトホールが、大小２つの画素電極内部のコンタクトパッド部に形成される。
これらのコンタクトホールをのぞいて大小２つの画素電極は完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で基本となる単位画素中にＳｏｕｒｃｅ電極（映像信号電極）と、大面積画素電極と小面積画素電極のそれぞれに対応する２つのＤｒａｉｎ電極と２つのＣｓｔ（保持容量）形成電極が形成される。前記Ｓｏｕｒｃｅ電極はゲート電極に対してプラスマイナス４５度の方向に細長くのびており、大小２つの画素電極と細長いスリットと同様に大きい画素電極の中央部付近と、小さい画素領域の中央部付近の２ヶ所ですくなくとも２回以上９０度に屈曲している。
２つのＤｒａｉｎ電極は、コンタクトホールを通して大小２つの画素電極とそれぞれ別々に電気的に接続されている。２つのＣｓｔ（保持容量）形成電極はコンタクトホールを通して大小２つの画素電極とそれぞれ別々に電気的に接続され、かつゲート絶縁膜をかいしてそれぞれのＣｓｔ形成電極に対応している２本の共通電極とオーバーラップすることで２つの独立したコンデンサーを形成していることを特徴とするアクティブマトリックス基板。
【請求項７２】
請求項２，５，８，１１，１４，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で、基本となる単位画素中に１本のゲート電極と、２本の共通電極と、ゲート電極によって大小２つの領域に分断された２枚の画素電極と、分断されたそれぞれの画素電極内部にすくなくとも１個以上のコンタクトパッドが形成されている。大きい方の画素電極の面積は、小さい方の画素電極の面積の約２倍から４倍の大きさである。大小２つの画素電極は、それぞれの画素電極の中央部付近で９０度の角度で屈曲しており、ゲート電極に対してはプラスマイナス４５度の角度で屈曲している。
２番めのホトリソグラフィー工程で、コンタクトホールが大小２つの画素電極内部のコンタクトパッド部と大小２つの画素電極に対応する２本の共通電極に形成され、コンタクトホールをのぞいては大小２つの画素電極は完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で基本の単位画素中にＳｏｕｒｃｅ電極（映像信号電極）と、大小２つの画素電極にそれぞれ別々に対応する２つのＤｒａｉｎ電極と、大小２つの画素電極にそれぞれ別々に対応する液晶分子の配向方向を制御するための細長い配向方向制御電極が形成される。２つのＤｒａｉｎ電極は大小２つの画素電極に形成されたコンタクトパッドとコンタクトホールを通して電気的に接続されている。大きい方の画素電極領域では配向方向制御電極が、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、複数の配向方向制御電極は４０〜６０ミクロンピッチで疎に互いに平行に配列されている。大きい画素電極の中央部付近で細長い配向方向制御電極は、大きい画素電極と同様に９０度の角度で屈曲している。小さい画素電極領域では、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびており、複数の配向方向制御電極は、２０〜４０ミクロンピッチで密に互いに平行に配列されている。小さい画素電極の中央部付近で細長い配向方向制御電極は、小さい画素電極と同様に９０度の角度で屈曲している。大小２つの画素電極領域に配列されているそれぞれの配向方向制御電極は、大小２つの画素電極に対応している２つの共通電極とコンタクトホールを通してそれぞれ別々に電気的に接続されており、ゲート絶縁膜をかいして大小２つの画素電極とそれぞれオーバーラップすることで２つの独立したコンデンサーを形成している。前記Ｓｏｕｒｃｅ電極はゲート電極に対してプラスマイナス４５度の方向に細長くのびており、大小２つの画素電極と細長い配向方向制御電極と同様に大きい画素電極の中央部付近と小さい画素電極の中央部付近の２ヶ所ですくなくとも２回以上９０度に屈曲していることを特徴とするアクティブマトリックス基板。
【請求項７３】
請求項１，２，４，５，７，８，１０，１１，１３，１４，１５，１６の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で、基本となる単位画素中に１本のゲート電極と、２本の共通電極と、ゲート電極によって大小２つの領域に分断された２枚の画素電極が形成され、大きい面積の画素電極には、２個以上のコンタクトパッドが形成され、小さい面積の画素電極にはすくなくとも１個以上のコンタクトパッドが形成されている。
大きい画素電極の面積は、小さい画素電極の面積の約２倍から４倍の大きさであり、大きい画素電極には、液晶分子の配向方向を制御する細長い複数のスリットが形成されている。これら複数のスリットはゲート電極に対してプラスマイナス４５度の方向に細長くのびており、４０〜６０ミクロンのピッチで疎に互いに平行に配列され、大きい画素電極の中央部付近で９０度の角度で屈曲している。
大小２つの画素電極はそれぞれの画素電極の中央部付近で９０度の角度で屈曲しており、ゲート電極に対してはプラスマイナス４５度の角度で屈曲している。
２番めのホトリソグラフィー工程でコンタクトホールが大小２つの画素電極内部に形成されたコンタクトパッド部と、小さい画素電極に対応した１本の共通電極に形成され、これらのコンタクトホールをのぞいて大小２つの画素電極は完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で、基本の単位画素中にＳｏｕｒｃｅ電極（映像信号電極）と、大小２つの画素電極にそれぞれ別々に対応する２つのＤｒａｉｎ電極と、大きい画素電極に対応するひとつのＣｓｔ（保持容量）形成電極と、小さい画素電極に対応する液晶分子の配向方向を制御するための細長い配向方向制御電極が形成される。２つのＤｒａｉｎ電極は、大小２つの画素電極に形成されたコンタクトパッドとコンタクトホールを通して電気的に接続されている。
小さい画素電極領域では配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびている。これらの複数の配向方向制御電極は、２０〜４０ミクロンのピッチで密に互いに平行に配列されており、小さい画素電極の中央部付近で９０度の角度で屈曲している。
配向方向制御電極は、小さい画素電極に対応している１本の共通電極とコンタクトホールを通して電気的に接続されており、ゲート絶縁膜をかいして小さい画素電極とオーバーラップすることでコンデンサーを形成している。
前記Ｃｓｔ（保持容量）形成電極は、コンタクトホールを通して大きい画素電極と電気的に接続され、かつゲート絶縁膜をかいして大きい画素電極に対応している１本の共通電極とオーバーラップすることでコンデンサーを形成している。
前記Ｓｏｕｒｃｅ電極はゲート電極に対してプラスマイナス４５度の方向に細長くのびており、大きい画素電極の中央部付近と、小さい画素電極の中央部付近の２ケ所ですくなくとも単位画素中で２回以上９０度の角度で屈曲している。
配向方向制御電極が密に平行に配列されている小さい画素電極領域の方が、細長い配向方向制御用スリットが疎に平行に配列されている大きい画素電極領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さいことを特徴とするアクティブマトリックス基板。
【請求項７４】
請求項１，４，７，１０，１３，１５の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で基本となる単位画素中に１本のゲート電極と、くし歯状の画素電極と、くし歯状の画素電極内部に少なくとも２個以上のコンタクトパッドと、ゲート電極に平行に近接した１本の共通電極と、前記共通電極からＳｏｕｒｃｅ電極（映像信号電極）の左右両側に近接して平行にのびているＳｏｕｒｃｅ信号シールド電極と、前記共通電極から分岐しくし歯状画素電極に平行にのびているくし歯状共通電極が同時に同一層に形成されている。くし歯状画素電極とくし歯状共通電極の電極幅は２〜６ミクロンで両者の電極間距離は６〜１８ミクロンで、Ｓｏｕｒｃｅ信号シールド電極幅は１０〜２０ミクロンと幅広くなっている。
くし歯状画素電極とくし歯状共通電極とＳｏｕｒｃｅ信号シールド電極は、ゲート電極に対してプラスマイナス６０度からプラスマイナス９０度の方向に細長くのびており、単位画素中ですくなくとも１回以上１２０度から１８０度の角度の範囲で屈曲している。
２番めのホトリソグラフィー工程で、コンタクトホールがくし歯状画素電極内部のコンタクトパッド部に形成される。これらのコンタクトホールをのぞいてくし歯状画素電極と、くし歯状共通電極と、Ｓｏｕｒｃｅ信号シールド電極は、完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で、基本となる単位画素中に、Ｓｏｕｒｃｅ電極（映像信号電極）と、Ｄｒａｉｎ電極と、Ｃｓｔ（保持容量）形成電極が形成される。Ｓｏｕｒｃｅ電極はゲート電極に対してプラスマイナス６０度からプラスマイナス９０度の方向に細長くのびており単位画素中ですくなくとも１回以上１２０度から１８０度の角度の範囲で屈曲している。
Ｄｒａｉｎ電極とＣｓｔ（保持容量）形成電極はコンタクトホールを通してくし歯状画素電極と電気的に接続されている。Ｃｓｔ（保持容量）形成電極は、ゲート絶縁膜をかいして共通電極とオーバーラップすることでコンデンサーを形成していることを特徴とするアクティブマトリックス基板。
【請求項７５】
請求項３，６，９，１２の製造方法を用いて作られたアクティブマトリックス基板に関して、１番めのホトリソグラフィー工程で基本となる単位画素中に、ゲート電極と、ゲート電極に平行して近接した共通電極と、ベタ状画素電極と、ベタ状画素電極内部に少なくとも１個のコンタクトパッドが同時に同一層に形成されている。ベタ状画素電極は、ゲート電極に対してプラスマイナス６０度からプラスマイナス９０度の方向に長くのびており、単位画素中ですくなくとも１回以上１２０度から１８０度の角度の範囲で屈曲している。
２番めのホトリソグラフィー工程で、前記共通電極と前記コンタクトパッドに対応する位置にそれぞれ別々に１個以上のコンタクトホールを形成する。ベタ状画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されている。
３番めのホトリソグラフィー工程で基本となる単位画素中に、Ｓｏｕｒｃｅ電極（映像信号電極）と、Ｄｒａｉｎ電極と、くし歯状共通電極が形成される。Ｓｏｕｒｃｅ電極とくし歯状共通電極はゲート電極に対してプラスマイナス６０度からプラスマイナス９０度の方向に細長くのびており、単位画素中ですくなくとも１回以上１２０度から１８０度の角度の範囲で屈曲している。Ｄｒａｉｎ電極はコンタクトホールを通してベタ状画素電極と電気的に接続されている。くし歯状共通電極はコンタクトホールを通して前記共通電極と電気的に接続され、かつ前記ベタ状画素電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成していることを特徴とするアクティブマトリックス基板。
【請求項７６】
請求項４８，５３，５４，５９，６０，６１，６３，６４，６６，６７，６９，７０，７２，７３の配向方向制御電極を有するアクティブマトリックス基板に関して、液晶分子の配向方向を制御する配向方向制御電極の下層に、薄膜半導体層が配向方向制御電極に密着してほぼ同じ形状で２番めのホトリソグラフィー工程で形成されており、配向方向制御電極は表示画素領域内では、パッシベーション膜によって完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項７７】
請求項４８，５３，５４，５９，６０，６１，６３，６４，６６，６７，６９，７０，７２，７３の配向方向制御電極を有するアクティブマトリックス基板に関して、液晶分子の配向方向を制御する配向方向制御電極の下層に、ゲート絶縁膜をかいしてゲート電極と同じ金属材料が、配向方向制御電極とほぼ同じ形状で１番はじめのホトリソグラフィー工程で形成されており、配向方向制御電極は、表示画素領域内ではパッシベーション膜によって完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項７８】
請求項４８，５３，５４，５９，６０，６１，６３，６４，６６，６７，６９，７０，７２，７３の配向方向制御電極を有するアクティブマトリックス基板に関して、液晶分子の配向方向を制御する配向方向制御電極の下層に、薄膜半導体層が配向方向制御電極に密着してほぼ同じ形状で２番めのホトリソグラフィー工程で形成されており、かつゲート絶縁膜をかいしてゲート電極と同じ金属材料が、配向方向制御電極とほぼ同じ形状か、または数ミクロン程度幅の太い形状で１番はじめのホトリソグラフィー工程で形成されており、かつ配向方向制御電極は、表示画素領域内では、パッシベーション膜によって完全に被覆されていることを特徴とするアクティブマトリックス基板。
【請求項７９】
請求項４６から請求項７８までに記載されているアクティブマトリックス基板を用いて作られたアクティブマトリックス表示装置。
【請求項８０】
請求項４，５，６，１０，１１，１２，１５，１６の３回ホトリソグラフィー工程を用いて作られたアクティブマトリックス液晶表示装置に関して、パッシベーション膜と液晶配向膜が、同一のプラズマＣＶＤ装置で真空をやぶらずに連続成膜されており、パッシベーション膜の成膜領域が液晶配向膜の成膜領域よりも、メインシールを塗布する領域のぶんだけオーバーサイズに局所成膜されていることを特徴とするアクティブマトリックス液晶表示装置。
【請求項８１】
請求項４，５，１０，１１，１５，１６の３回ホトリソグラフィー工程を用いて作られたアクティブマトリックス液晶表示装置に関して、パッシベーション膜としてプラズマシリコン窒化膜（Ｐ−ＳｉＮｘ）が用いられ、液晶配向膜としてヘキサメチルジシリコンオキサイド（ＨＭＤＳＯ）またはヘキサフェニルジシリコンオキサイド（ＨＰＤＳＯ）またはヘキサメチルジシラサザンまたはヘキサフェニルジシラザンの単一ガスまたは２種類以上の混合したガスを原料としたプラズマ重合膜が用いられており、これら２種類の膜が同一のプラズマＣＶＤ装置で真空をやぶらずに連続成膜されており、シリコン窒化膜（Ｐ−ＳｉＮｘ）の方が、プラズマ重合配向膜よりもメインシールを塗布する領域のぶんだけオーバーサイズに局所成膜されていることを特徴とするアクティブマトリックス液晶表示装置。
【請求項８２】
請求項４，６，１０，１２の３回ホトリソグラフィー工程を用いて作られたアクティブマトリックス液晶表示装置に関して、パッシベーション膜としてプラズマシリコン窒化膜（Ｐ−ＳｉＮｘ）が用いられ、液晶配向膜としてダイヤモンドライクカーボン膜（ＤＬＣ）が用いられており、これら２種類の膜が同一のプラズマＣＶＤ装置で真空をやぶらずに連続成膜されており、シリコン窒化膜（Ｐ−ＳｉＮｘ）の方が、ＤＬＣ配向膜よりもメインシールを塗布する領域のぶんだけオーバーサイズに局所成膜されていることを特徴とするアクティブマトリックス液晶表示装置。
【請求項８３】
請求項４，６，１０，１２の３回ホトリソグラフィー工程を用いて作られたアクティブマトリックス液晶表示装置に関して、パッシベーション膜としてプラズマシリコン窒化膜（Ｐ−ＳｉＮｘ）が用いられ、液晶配向膜としてダイヤモンドライクカーボン膜（ＤＬＣ）が用いられており、これら２種類の膜が同一のプラズマＣＶＤ装置で真空をやぶらずに連続成膜されており、シリコン窒化膜（Ｐ−ＳｉＮｘ）の方が、ＤＬＣ配向膜よりもメインシールを塗布する領域のぶんだけオーバーサイズになっている。前記２種類の膜を成膜した後、真空をやぶらずに、イオン配向処理チェンバーで、ＤＬＣ配向膜表面を配向処理したことを特徴とするアクティブマトリックス液晶表示装置。
【請求項８４】
請求項４，５，１０，１１，１５，１６の３回ホトリソグラフィー工程を用いて作られたアクティブマトリックス液晶表示装置に関して、パッシベーション膜がシリコン窒化膜であり、液晶配向膜がユニダイン（ダイキン工業のフッ素系コーティング材）で構成されており、パッシベーション膜（Ｐ−ＳｉＮｘ）の領域のほうが液晶配向膜（ユニダイン）の領域よりもメインシールを塗布する領域のぶんだけオーバーサイズになっていることを特徴とするアクティブマトリックス液晶表示装置。
【請求項８５】
請求項４，６，１０，１２の３回ホトリソグラフィー工程を用いて作られたアクティブマトリックス液晶表示装置に関して、パッシベーション膜がシリコン窒化膜（Ｐ−ＳｉＮｘ）であり、液晶配向膜がラダー構造（Ｌａｄｄｅｒ  Ｓｔｒｕｃｔｕｒｅ）またはカゴ構造（Ｃａｇｅ  Ｓｔｒｕｃｔｕｒｅ−Ｔ８，Ｔ１０，Ｔ１２）のシルセスキオキサンから構成されており、パッシベーション膜（Ｐ−ＳｉＮｘ）の領域のほうが、液晶配向膜（シルセスキオキサン）の領域よりもメインシールを塗布する領域のぶんだけオーバーサイズになっていることを特徴とするアクティブマトリックス液晶表示装置。
【請求項８６】
請求項４，６，１０，１２の３回ホトリソグラフィー工程を用いて作られたアクティブマトリックス液晶表示装置に関して、パッシベーション膜がシリコン窒化膜（Ｐ−ＳｉＮｘ）であり、液晶配向膜がビスアリルナジイミドから構成されており、パッシベーション膜（Ｐ−ＳｉＮｘ）の領域のほうが、液晶配向膜（ビスアリルナジイミド）の領域よりもメインシールを塗布する領域のぶんだけオーバーサイズになっていることを特徴とするアクティブマトリックス液晶表示装置。
【請求項８７】
請求項４，６，１０，１２，の３回ホトリソグラフィー工程を用いて作られたアクティブマトリックス液晶表示装置に関して、パッシベーション膜がシリコン窒化膜（Ｐ−ＳｉＮｘ）であり、液晶配向膜がビシクロ〔２，２，２〕オクタンテトラカルボン酸からなるポリイミドで構成されており、パッシベーション膜（Ｐ−ＳｉＮｘ）の領域のほうが液晶配向膜の領域よりもメインシールを塗布する領域のぶんだけオーバーサイズになっていることを特徴とするアクティブマトリックス液晶表示装置。
【請求項８８】
請求項１から請求項１６までの製造方法を用いて作られた液晶表示装置に関して、Ｇａｔｅ電極端子部とＳｏｕｒｃｅ電極端子部と共通電極端子部が、１番はじめのホトリソグラフィー工程で形成された各電極端子部と３番めのホトリソグラフィー工程で形成された各電極端子部とが２番めのホトリソグラフィー工程で形成されたコンタクトホールを通して接合された２層構造になっており、メインシールを塗布する領域におけるアクティブマトリックスガラス基板上に形成された各種電極やゲート絶縁膜やパッシベーション膜などの合計した膜厚が表示画面の周囲４辺ですべてひとしいことを特徴とするアクティブマトリックス液晶表示装置。
【請求項８９】
ＩＰＳモードやＦＦＳモードなどの横電界方式液晶表示装置用カラーフィルター基板に関して、カラーフィルター層が形成される面とは反対側の面にＴｉまたはＺｒの薄膜を５〜１０ｎｍの膜厚で形成した後、イオンシャワードーピング装置を用いて窒素イオンをイオン注入してＴｉＮｘまたはＺｒＮｘを形成するか、またはＴｉまたはＺｒの金属ターゲットを用いてＡｒガス中に窒素ガスをを混入して反応スパッタリングしてＴｉＮｘまたはＺｒＮｘ膜を５〜１０ｎｍの膜厚で形成した後、カラーフィルター層を形成する面に、ＢＭ（遮光膜）形成用ネガレジストを塗布し、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光して、単位画素内でＳｏｕｒｃｅ電極に対応するＢＭパターンが、１２０度から１８０度の範囲ですくなくとも１回以上屈曲しているＢＭパターンを形成する。その後インクジェット塗布法やオフセット印刷法を用いてＲ，Ｇ，Ｂのカラーフィルター層を形成した後、シリコン含有平坦化膜を塗布し硬化させてから、ボールスペーサーをインクジェット塗布法やオフセット印刷法を用いてＧａｔｅ電極と共通電極が近接して平行に配列されている領域に対応するＢＭ（遮光膜）の中央部付近に定点配置したことを特徴とするカラーフィルター基板。
【請求項９０】
ＭＶＡモードの垂直配向方式液晶表示装置用カラーフィルター基板に関して、ＢＭ（遮光膜）形成用ネガレジストを塗布し、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光して、単位画素内でＳｏｕｒｃｅ電極に対応するＢＭパターンが、９０度の角度ですくなくとも１回以上Ｓｏｕｒｃｅ電極とほぼ同じ形状で屈曲しているように形成する。
次に、Ｒ，Ｇ，Ｂのネガタイプの顔料ホトレジストカラーフィルターを塗布してから、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光して単位画素内でＢＭ（遮光膜）と同様に９０度の角度ですくなくとも１回以上屈曲しているカラーフィルター層を形成する。次に透明導電膜を基板全面に成膜した後、ネガタイプのシリコン含有ホトレジストを塗布してからＤＭＤ素子を用いたマスクレス直接描画露光法で露光して液晶分子の配向方向を制御する配向方向制御用バンプを形成した後、ボールスペーサーをインクジェット塗布法やオフセット印刷法を用いてＧａｔｅ電極と共通電極が近接して平行に配列されている領域に対応するＢＭ（遮光膜）の中央部付近に定点配置したことを特徴とするカラーフィルター基板。
【請求項９１】
ＭＶＡモードの垂直配向方式液晶表示装置用カラーフィルター基板に関して、ＢＭ（遮光膜）形成用ネガレジストを塗布し、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光して単位画素内でＳｏｕｒｃｅ電極に対応するＢＭパターンが、９０度の角度ですくなくとも２回以上Ｓｏｕｒｃｅ電極とほぼ同じ形状で屈曲しているように形成する。次に、Ｒ，Ｇ，Ｂのネガタイプの顔料ホトレジストカラーフィルターを塗布してから、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光して、単位画素内でＢＭ（遮光膜）と同様に９０度の角度ですくなくとも２回以上屈曲しているカラーフィルター層を形成する。次に透明導電膜を基板全面に成膜した後、ネガタイプのシリコン含有ホトレジストを塗布してからＤＭＤ素子を用いたマスクレス直接描画露光法で露光して液晶分子の配向方向を制御する配向方向制御用バンプを形成した後、ボールスペーサーをインクジェット塗布法やオフセット印刷法を用いて、単位画素内で、２本の共通電極が近接して平行に配置されている領域に対応するＢＭ（遮光膜）の中央部付近に定点配置したことを特徴とするカラーフィルター基板。
【請求項９２】
ＭＶＡモードの垂直配向方式液晶表示装置用カラーフィルター基板に関して、ＢＭ（遮光膜）形成用ネガレジストを塗布し、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光してＳｏｕｒｃｅ電極に対応するＢＭパターンを直線状に形成する。次にインクジェット塗布法やオフセット印刷法を用いてＲ，Ｇ，Ｂのカラーフィルター層を形成したのち、透明導電膜を基板全面に成膜する。次にネガタイプのシリコン含有ホトレジストを塗布してからＤＭＤ素子を用いたマスクレス直接描画露光法で露光して液晶分子の配向方向を制御する配向方向制御用バンプを形成した後、ボールスペーサーをインクジェット塗布法やオフセット印刷法を用いてＧａｔｅ電極と共通電極が近接して平行に配列されている領域に対応するＢＭ（遮光膜）の中央部付近に定点配置したことを特徴とするカラーフィルター基板。
【請求項９３】
ＭＶＡモードの垂直配向方式液晶表示装置用カラーフィルター基板に関して、ＢＭ（遮光膜）形成用ネガレジストを塗布し、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光してＳｏｕｒｃｅ電極に対応するＢＭパターンを直線状に形成する。次にインクジェット塗布法やオフセット印刷法を用いてＲ，Ｇ，Ｂのカラーフィルター層を形成したのち、透明導電膜を基板全面に成膜する。次にネガタイプのシリコン含有ホトレジストを塗布してからＤＭＤ素子を用いたマスクレス直接描画露光法で露光して液晶分子の配向方向を制御する配向方向制御用バンプを形成した後、ボールスペーサーをインクジェット塗布法やオフセット印刷法を用いて、単位画素内で２本の共通電極が近接して平行に配列されている領域に対応するＢＭ（遮光膜）の中央部付近に定点配置したことを特徴とするカラーフィルター基板。
【請求項９４】
横電界方式液晶表示装置に関して、請求項７４，７５に記載されているアクティブマトリックス基板と、請求項８９に記載されているカラーフィルター基板を用いて液晶Ｃｅｌｌを組み立てる時、定点配置されたボールスペーサーの上に配向膜をプラズマＣＶＤ法で形成したことを特徴とする横電界方式液晶表示装置。
【請求項９５】
ＭＶＡモードの垂直配向方式液晶表示装置に関して、請求項６３，６４，６５６６，６７に記載されているアクティブマトリックス基板と、請求項９０に記載されているカラーフィルター基板を用いて、液晶Ｃｅｌｌを組み立てる時、定点配置されたボールスペーサーの上に配向膜をプラズマＣＶＤ法で形成したことを特徴とするＭＶＡモードの垂直配向方式液晶表示装置。
【請求項９６】
ＭＶＡモードの垂直配向方式液晶表示装置に関して、請求項７１，７２，７３に記載されているアクティブマトリックス基板と請求項９１に記載されているカラーフィルター基板を用いて液晶Ｃｅｌｌを組み立てる時、定点配置されたボールスペーサーの上に配向膜をプラズマＣＶＤ法で形成したことを特徴とするＭＶＡモード垂直配向方式液晶表示装置。
【請求項９７】
ＭＶＡモードの垂直配向方式液晶表示装置に関して、請求項５９，６０，６１に記載されているアクティブマトリックス基板と請求項９２に記載されているカラーフィルター基板を用いて液晶Ｃｅｌｌを組み立てる時、定点配置されたボールスペーサーの上に配向膜をプラズマＣＶＤ法で形成したことを特徴とするＭＶＡモードの垂直配向方式液晶表示装置。
【請求項９８】
ＭＶＡモードの垂直配向方式液晶表示装置に関して、請求項６８，６９，７０に記載されているアクティブマトリックス基板と請求項９３に記載されているカラーフィルター基板を用いて液晶Ｃｅｌｌを組み立てる時、定点配置されたボールスペーサーの上に配向膜をプラズマＣＶＤ法で形成したことを特徴とするＭＶＡモード垂直配向方式液晶表示装置。
【請求項９９】
請求項１，２，３，４，５，６に記載されている１番はじめのホトリソグラフィー工程で使用されるハーフトーン露光用ホトマスクに関して、一枚のホトマスクが、完全ＵＶ光遮断領域とＵＶ光半透過領域とＵＶ光透過領域の３種類の領域から構成されており、Ｇａｔｅ電極部と共通電極部に対応する領域は完全ＵＶ光遮断領域で形成され、画素電極部に対応する領域はＵＶ光半透過領域で形成され、画素電極内部のコンタクトパッド部に対応する領域は完全ＵＶ光遮断領域で形成され、かつ前記コンタクトパッド部に対応する領域が、基本単位画素電極部に対応する領域中に１個以上存在していることを特徴とするハーフトーン露光用ホトマスク。
【請求項１００】
請求項１，２，３，４，５，６に記載されている２番めのホトリソグラフィー工程で使用されるハーフトーン露光用ホトマスクに関して、一枚のホトマスクが、完全ＵＶ光遮断領域と、ＵＶ光半透過領域と、ＵＶ光透過領域の３種類の領域から構成されており、薄膜トランジスタ素子の薄膜半導体部に対応する領域が完全ＵＶ光遮断領域で形成され、画素電極内部のコンタクトホール部に対応する領域は、ＵＶ光透過領域で形成され、かつ前記コンタクトホール部に対応する領域が、基本単位画素電極部に対応する領域中に１個以上存在していることを特徴とするハーフトーン露光用ホトマスク。
【請求項１０１】
請求項１，２，３，４，５，６に記載されている２番めのホトリソグラフィー工程で使用されるハーフトーン露光用ホトマスクに関して、一枚のホトマスクが、完全ＵＶ光遮断領域と、ＵＶ光半透過領域と、ＵＶ光透過領域の３種類の領域から構成されており、薄膜トランジスタ素子の薄膜半導体部に対応する領域が、完全ＵＶ光遮断領域で形成され、画素電極内部のコンタクトホール部と共通電極内部のコンタクトホール部に対応する領域はＵＶ光透過領域で形成され、かつ前記コンタクトホール部に対応する領域が、基本単位画素電極部と基本単位共通電極部に対応する領域中にそれぞれ別々に１個以上存在していることを特徴とするハーフトーン露光用ホトマスク。
【請求項１０２】
請求項９９と請求項１００の２種類のハーフトーン露光用ホトマスクを用いて製造されたアクティブマトリックス基板。
【請求項１０３】
請求項９９と請求項１０１の２種類のハーフトーン露光用ホトマスクを用いて製造されたアクティブマトリックス基板。
【請求項１０４】
請求項９９と請求項１００の２種類のハーフトーン露光用ホトマスクを用いて製造されたアクティブマトリックス表示装置。
【請求項１０５】
請求項９９と請求項１０１の２種類のハーフトーン露光用ホトマスクを用いて製造されたアクティブマトリックス表示装置。
【請求項１０６】
請求項１から請求項１６までの製造方法に関して、第３番めの、ソース電極やドレイン電極やＣｓｔ（保持容量）形成電極や配向方向制御電極やくし歯状共通電極などを形成するホトリソグラフィー工程で下記の方法を用いることを特徴とするアクティブマトリックス基板の製造方法。
第２番めのホトリソグラフィー工程が完全に終了した後に、ソース電極やドレイン電極やＣｓｔ（保持容量）形成電極や配向方向制御電極やくし歯状共通電極をアルミニウム合金の単層金属で形成するために、アルミニウム合金をスパッタリング法で成膜するとき、成膜の開始時期に、スパッタリングするための不活性ガス（希ガス類…Ａｒ，Ｋｒなど）中に窒化性ガス（窒素，アンモニア，ヒドラジン，ヒドラゾンなど）を１〜２０％程度混入し、薄膜トランジスタ素子のソース電極とドレイン電極部分のｎ＋ａ−ｓｉ層と接する下層の界面部分にコンタクト抵抗が１００ＫΩ以下，望ましくは１０ＫΩ以下のコンタクト抵抗値になるように窒素を含むアルミニウム合金を成膜した後、窒化性ガスの混入をやめ不活性ガス（希ガス類…Ａｒ，Ｋｒなど）のみでアルミニウム合金層を成膜する。
次にポジレジストを塗布し、ノーマルホトマスクを用いて、ノーマル露光をおこない、現像し、アルミニウム合金をエッチングした後、ポジレジストを剥離する。
【請求項１０７】
請求項１から請求項１６までの製造方法に関して、第３番めの、ソース電極やドレイン電極やＣｓｔ（保持容量）形成電極や配向方向制御電極やくし歯状共通電極などを形成するホトリソグラフィー工程で下記の方法を用いることを特徴とするアクティブマトリックス基板の製造方法。
第２番めのホトリソグラフィー工程が完全に終了した後に、ただちに窒化ガス（窒素，アンモニア，ヒドラジン，ヒドラゾンなど）を水素や不活性ガス（希ガス類…Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅなど）に混入した混合ガスを用いて、素子分離化（ｉｓｌａｎｄ化）された薄膜半導体層のｎ＋ａ−ｓｉ表面と、薄膜半導体層の側壁をプラズマ窒化処理して、次にアルミニウム合金単層をスパッタリング成膜した時に、薄膜トランジスタ素子のソース電極とドレイン電極部分のｎ＋ａ−ｓｉ層とのコンタクト抵抗値が１００ＫΩ以下、望ましくは、１０ＫΩ以下のコンタクト抵抗値になるように薄膜半導体層の表面に窒素をプラズマドーピングする。
その次に、アルミニウム合金をスパッタリング法を用いて単層形成した後、ポジレジストを塗布し、ノーマルホトマスクを用いて、ノーマル露光をおこない、現像し、アルミニウム合金をエッチングした後、ポジレジストを剥離する。
【請求項１０８】
請求項１から請求項１６までの製造方法に関して、第３番めのソース電極やドレイン電極やＣｓｔ（保持容量）形成電極や配向方向制御電極やくし歯状共通電極などを形成するホトリソグラフィーの工程で下記の方法を用いることを特徴とするアクティブマトリックス基板の製造方法。
第２番めのホトリソグラフィー工程が完全に終了した後に、素子分離化（ｉｓｌａｔｉｏｎ化）された薄膜半導体層のｎ＋ａ−ｓｉ表面と、薄膜半導体層の側壁を、加速した窒素イオンを用いるイオンドーピング法により表面窒化して、次にアルミニウムイオン合金単層をスパッタリング成膜した時に、薄膜トランジスタ素子のソース電極とドレイン電極部分のｎ＋ａ−ｓｉ層とのコンタクト抵抗値が１００ＫΩ以下望ましくは１０ＫΩ以下のコンタクト抵抗値になるように薄膜半導体層の表面に窒素をイオンドーピングする。
その次に、アルミニウム合金をスパッタリング法を用いて単層形成した後、ポジレジストを塗布し、ノーマルホトマスクを用いて、ノーマル露光をおこない、現像し、アルミニウム合金をエッチングした後、ポジレジストを剥離する。
【請求項１０９】
請求項１０６の製造方法を用いて製造されたアクティブマトリックス型液晶表示装置。
【請求項１１０】
請求項１０７の製造方法を用いて製造されたアクティブマトリックス型液晶表示装置。
【請求項１１１】
請求項１０８の製造方法を用いて製造されたアクティブマトリックス型液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】本発明はハーフトーン露光法を用いて液晶表示用アクティブマトリックス基板を製造する方法に関する。
【背景技術】
【０００２】ホトマスクに完全ＵＶ光遮断領域とＵＶ光半透過領域とＵＶ光透過領域の３領域が存在しているハーフトーン露光用ホトマスクを用いて厚さが異なるポジレジストパターンを成作するホトリソグラフィー工程は特開昭６１−１８１１３０（１９８６年８月１３日公開）と特開平１０−１６３１７４（１９９８年６月１９日公開）にすでに開示されている技術である。ハーフトーン露光用ホトマスクを用いてＴＦＴアレイ基板の製造工程でのホトリソグラフィー工程の回数を低減するものとしては、特開２０００−０６６２４０（２０００年３月３日公開）や特開２０００−２０６５７１（２０００年７月２８日公開）が公開されている。アモルファスシリコン薄膜半導体層の素子分離とＳｏｕｒｃｅ電極とＤｒａｉｎ電極の形成と薄膜トランジスタ素子のチャネル部のオーミックコンタクト層を除去することをハーフトーン露光用ホトマスクを用いて１回のホトリソグラフィー工程でおこなっている。【０００３】特開２００１−２２１９９２，特開２００１−２２８４９３，特開２００１−２３５７６３では、２層の透明導電層と金属層を用いて、ゲート電極と、共通電極とカウンター画素電極をハーフトーン露光法により１回のホトリソグラフィー工程で同時に形成している。【０００４】特開２００１−２０１７５６（２００１年７月２１日公開）では、２層の金属や合金を用いて横電界方式表示装置のＧａｔｅ電極と共通電極と液晶駆動用くし歯状共通電極をハーフトーン露光法により１回のホトリソグラフィー工程で同時に形成している。さらに同様に２層の金属や合金を用いてＳｏｕｒｃｅ電極とＤｒａｉｎ電極と液晶駆動用くし歯状画素電極をハーフトーン露光法を用いて１回のホトリソグラフィー工程で同時に形成している。【０００５】特開２００１−３１１９６５（２００１年１１月９日公開）では、ハーフトーン露光法を用いてＧａｔｅ電極と薄膜半導体層の素子分離を１回のホトリソグラフィー工程で同時におこない、さらにハーフトーン露光法を用いて薄膜半導体素子のチャネル保護膜のコンタクトホールと画素電極を１回のホトリソグラフィー工程で同時に形成している。２回のハーフトーン露光法と、１回の通常のノーマル露光法をあわせて３回のホトリソグラフィー工程でＴＦＴアレイ基板を完成させている。【０００６】特開２００２−１０７７６２（２００２年４月１０日公開）では、２層の透明導電膜と金属を用いて、Ｇａｔｅ電極と透明画素電極をハーフトーン露光法により１回のホトリソグラフィー工程で同時に形成している。この最初のホトリソグラフィー工程後には、透明画素電極の上には他の金属は、まったく存在しておらず透明画素電極は完全に露出している。
そして次に、薄膜半導体層の素子分離と透明画素電極の完全露出を、ハーフトーン露光法を用いて１回のホトリソグラフィー工程で同時におこなっており、次の３回めの通常ノーマル露光法を用いたホトリソグラフィー工程で、完全に露出している透明画素電極とＤｒａｉｎ電極とを直接接合させて透明画素電極を薄膜トランジスタ素子に電気的に接続している。Ｃｓｔ（保持容量）形成に関しては論じられていない。【０００７】特開２００２−１４１５１２（２００２年５月１７日公開）は、特開２００２−１０７７６２とほぼ同じ工程であるが、ハーフトーン露光法は１回しか用いていない。
２層の透明導電膜と金属を用いて、Ｇａｔｅ電極部と画素電極部を最初の通常ノーマル露光法を用いたホトリソグラフィー工程で形成する。
この最初の工程終了後には、透明画素電極の上には不透明な金属が存在している。次のハーフトーン露光用ホトマスクを用いたホトリソグラフィー工程で、薄膜半導体層の素子分離と透明画素電極の完全露出を同時におこなっている。次の３回めの通常ノーマル露光法を用いたホトリソグラフィー工程で完全露出した透明画素電極とＤｒａｉｎ電極とを直接接合させて透明画素電極を薄膜トランジスタ素子に電気的に接続している。【０００８】特開２００３−０５７６７３（２００３年２月２６日公開）に公開されているものは、２層の透明導電膜と金属や合金を用いて横電界方式液晶表示装置のＧａｔｅ電極と共通電極と、液晶駆動用透明共通電極または、液晶駆動用くし歯状共通電極を、ハーフトーン露光法を用いて１回のホトリソグラフィー工程で同時に形成している。【０００９】特開２００４−０３８１３０（２００４年２月５日公開）に公開されているものは、薄膜半導体層の素子分離と端子部のコンタクトホール形成と静電気保護回路形成用のコンタクトホール形成をハーフトーン露光法を用いて１回のホトリソグラフィー工程で同時におこなっている。特開２００２−１０７７６２や特開２００２−１４１５１２と同様に薄膜半導体層の素子分離と端子部の露出にハーフトーン露光法を用いているが、横電界方式液晶表示装置のためのプロセスなので、表示画素領域での開口部は、まったく形成されていない。液晶駆動用くさび状画素電極は、３回めのホトリソグラフィー工程で、Ｓｏｕｒｃｅ電極とＤｒａｉｎ電極を形成する時に、通常のノーマル露光法を用いて、同時に形成されている。【００１０】特開２００４−２８１６８７に公開されているものは，順スタガー型ＴＦＴ素子基板の製造に関するもので、Ｓｏｕｒｃｅ電極とＤｒａｉｎ電極と薄膜半導体層の素子分離をハーフトーン露光法を用いて１回のホトリソグラフィー工程で同時に形成している。【００１１】特開２００４−３１９６５５に公開されているものは、特開２００２−１４１５１２とほぼ同じ工程を用いている。２層の透明導電膜と金属を用いて、Ｇａｔｅ電極部と画素電極部を最初に通常ノーマル露光法を用いて形成した後、次に薄膜半導体層の素子分離と透明画素電極の完全露出をハーフトーン露光法を用いて１回のホトリソグラフィー工程で同時に実現している。次の３番めのホトリソグラフィー工程で通常ノーマル露光法を用いて、完全に露光した透明画素電極とＤｒａｉｎ電極とを直接接合している。【００１２】ハーフトーン露光法とマスクデポジッションＰ−ＣＶＤ法を組みあわせることでホトリソグラフィー工程を大幅に低減することが可能なことが特開２０００−０６６２４０，特開２００１−３１１９６５，特開２００２−１０７７６２で論じられている。【００１３】ＭＶＡモード垂直配向方式液晶表示装置において、液晶分子の配向方向を制御する機構として、配向方向制御電極が、特開平０７−２３００９７（１９９５年８月２９日公開）と特開平１１−１０９３９３（１９９９年４月２３日公開）と、特開２００１−０４２３４７（２００１年２月１６日公開）が開示されている。
特開平０７−２３００９７では配向方向制御電極は、Ｇａｔｅ電極から分岐しておりＧａｔｅ電極に対して４５度の角度で一方向に細長くのびている。配向方向制御電極の電位はＧａｔｅ電極と同電位に設定されている。配向方向制御電極と画素電極は垂直配向膜と直接接触している。配向方向制御電極は、Ｇａｔｅ電極と同じ材質でＧａｔｅ電極形成時に同時に形成されている。配向方向制御電極と同じパターンで配向方向制御電極の下層にＧａｔｅ絶縁膜と薄膜半導体層が存在している。【００１４】特開平１１−１０９３９３での実施例２では、ＴＦＴは順スタガ構造で、基板側から画素電極（ＩＴＯ層），Ｓｏｕｒｃｅ電極とＤｒａｉｎ電極（クロム層），アモルファスシリコン薄膜半導体層，窒化珪素絶縁層，Ｇａｔｅ電極（クロム層），と積層されている。この構成から判断すると特開平１１−１０９３９３の図２に記載されている配向方向制御電極は、Ｇａｔｅ電極と同時に同層に形成されていることになる。配向方向制御電極は、Ｇａｔｅ電極とは独立しており、対向電極とは異なる電位に設定されている。垂直配向膜は配向方向制御電極と、直接接触しているが画素電極の全面はＧａｔｅ絶縁膜（窒化珪素絶縁層）で被覆されているので垂直配向膜と画素電極とは、直接接触をしていない。【００１５】特開２００１−０４２３４７では、ＴＦＴ逆スタガ構造で、透明画素電極（ＩＴＯ膜）の下層にゲート絶縁膜が存在し、透明画素電極の上層に凸型に加工された絶縁体が存在し、凸型絶縁体上に配向方向制御電極が形成されている。この構造では６回のマスクステップが必要になると記述されている。配向方向制御電極に印加される電圧は共通電極に印加される電圧と同じである。垂直配向膜は、配向方向制御電極と透明画素電極の両方と直接接触をしている。【００１６】アルミ合金でＧａｔｅ電極やＳｏｕｒｃｅ電極，Ｄｒａｉｎ電極を形成した後に、コンタクトホールをあけて透明電極（ＩＴＯ膜などの酸化物透明導電体）を接続する場合、接続界面に酸化アルミニウム層が形成され接続抵抗が時間とともに増加していく問題がある。特開２００１−１７４８４８では、アルミ合金のスパッタリング成膜の最後に窒化性ガスとアルゴンガスを混合して、反応スパッタリングをおこなうことで窒素がドーピングされたアルミ合金層をアルミ合金の表面に形成している。このプロセスによりアルミ合金と酸化物透明導電体との接合問題を解決している。【００１７】カラーフィルター基板の製造法として大型基板用ではホトマスクを用いたホトリソグラフィー工程でＣｅｌｌ  Ｇａｐを決定するスペーサーを形成している。コントラストの高い画像を実現する場合には、従来のＴＮモードで使用されていたボールスペーサーのランダム散布では、ボールスペーサーの周囲からの光ぬけを完全に防止することができなかったため、スペーサーの形成位置を精密にコントロールできるホトリソグラフィー工程でスペーサーをＢＭ（遮光膜）の領域内に形成しなければならなかった。【００１８】カラーフィルター基板のＢＭ（遮光膜）やＲ，Ｇ，Ｂの三色のカラーフィルター層の形成にはそれらの専用のネガレジストをスリットコーターで基板に塗布した後、ホトマスクを用いたホトリソグラフィー工程でそれぞれ���パターンを形成していた。液晶ＴＶ用パネルの場合も基板が超大型化してもホトマスクを用いてホトリソグラフィー工程でＢＭ，Ｒ，Ｇ，Ｂのパターンを形成した後ＭＶＡモードの垂直配向用カラーフィルター基板では、透明導電膜（ＩＴＯ膜）を成膜した後液晶分子の配向方向を制御するための細長いバンプをホトリソグラフィー工程で形成していた。Ｃｅｌｌ  Ｇａｐ形成用スペーサーも含めると、ＭＶＡモード液晶パネルのカラーフィルター基板ではホトリソグラフィー工程が６回必要となり、ホトマスクもそれぞれに対応して必要であった。
【発明の開示】
【発明が解決しようとする課題】
【００１９】２層の酸化物透明導電膜と金属膜を用いてハーフトーン露光法により、Ｇａｔｅ電極と透明画素電極を同時に形成する従来の方法では、一番はじめに酸化物透明導電膜を成膜する時に、酸素ガスとＡｒガスを用いる反応性スパッター法が用いられている。
ＩＴＯやＩＺＯなどの酸化物ターゲットは、粉末粒子を焼結したものでターゲット表面や防着板表面に形成される絶縁性酸化物による異常放電が発生しやすい。Ｇａｔｅ電極形成時に異常放電が発生した場合、基板表面に溶融したパーティクルが焼きついてしまい洗浄工程でも洗い落とすことは不可能である。このためＧａｔｅ電極とＳｏｕｒｃｅ電極（映像信号電極）との交差部でショートが多発し、歩留りが大幅に低下してしまう。【００２０】さらに２層の酸化物透明導電膜（ＩＴＯ，ＩＺＯ）と金属膜をホトリソグラフィー技術を用いてＷｅｔエッチング加工すると、金属膜がアルミニウム系合金の場合には、酸化物透明導電膜と局部電池反応がおき、酸化物透明導電膜が環元されて黒化したり、異常エッチングが生じてしまう。Ｗｅｔエッチングによる加工ではこの反応をさけられない。ドライエッチング法を用いる加工では加工時間が長くなり、大気中にもどした時にコロージョンが多発してしまうことをさけられない。従来の場合には金属膜としてＭｏやＣｒやＭｏＴａなどの高融点金属しか用いることができなかった。
ＭｏやＣｒやＭｏＴａの膜では抵抗が高く３０インチ以上の大型液晶ＴＶをつくることは不可能であった。【００２１】２層の酸化物透明導電膜（ＩＴＯ，ＩＺＯ）とＭｏやＣｒなどの金属膜を用いた場合でも特開２００２−１０７７６２や特開２００２−１４１５１２や特開２００４−３１９６５５に開示されているように画素電極（ＩＴＯ，ＩＺＯ）が完全に露出されている場合には、Ｓｏｕｒｃｅ電極とＤｒａｉｎ電極にアルミ系の合金を用いると、アルミ系合金と透明画素電極との間で局部電池反応が生じてしまいアルミ系の合金のパターンニングは不可能である。アルミ系合金単層ではなくＭｏやＣｒのバリアーメタル層の上にアルミ系合金を成膜する構成でもバリアーメタル層にピンホールがあると現像中に局部電池反応が生じてしまい異常エッチングの発生を完全におさえることは不可能である。【００２２】特開２００３−０５７６７３では、２層の窒化物透明導電膜と金属膜を用いてハーフトーン露光法によってＧａｔｅ電極と透明共通電極を形成しているが、この構成ならば金属膜にアルミ系の合金を用いても局部電池反応は生じない。しかしこの２層構成では、特開２００２−１０７７６２や、特開２００２−１４１５１２や特開２００４−３１９６５５に開示されているプロセスで画素電極を形成することはできない。窒化物透明導電膜を画素電極として使用する場合には膜厚は１０〜１５ｎｍ（１００〜１５０オングストローム）程度と非常に薄くしなければならないのと、ゲート絶縁膜として用いられるシリコン窒化膜（Ｐ−ＳｉＮｘ）と窒化物透明導電膜（ＴｉＮｘやＺｒＮｘ）とのドライエッチングの選択比が大きくないためである。
窒化物透明導電膜の上のシリコン窒化膜をフッ素系のガスを用いてドライエッチングする時に、窒化物透明導電膜のみを残すことは不可能である。【００２３】特開２００３−０５７６７３では、２層の窒化物透明導電膜とアルミ系の合金を用いて局部電池反応をおさえることに成功しているがアルミ系の合金の場合シリコン窒化膜（Ｐ−ＳｉＮｘ）をゲート絶縁膜として用いている。Ｇａｔｅ端子部などのコンタクトホールをあける場合フッ素系のガスを用いるがポジレジスト剥離前にポジレジストの表面に形成されたフッ素化合物を除去するために酸素プラズマでアッシング処理をおこなう。この時にアルミ系合金の表面に酸化アルミニウムが形成される。特に特開２００２−１０７７６２，特開２００２−１４１５１２，特開２００４−０３８１３０，特開２００４−３１９６５５などのハーフトーン露光法を用いる場合、ハーフ露光されレジスト膜厚が薄くなっている領域のポジレジストを完全に酸素プラズマで除去しなければならないので、長時間アルミ系合金の表面が酸素プラズマにさらされることになり、表面に酸化アルミニウムがどうしても形成されてしまう。このためにＧａｔｅ電極の端子部のコンタクトホール領域のコンタクト抵抗値が大きくなってしまうことをさけられなかった。【００２４】特開２００１−１７４８４８では、アルミニウム合金の表面に窒素原子をドーピングすることで酸素プラズマ処理や酸素原子の熱拡散による酸化アルミニウムの形成を防止できることを開示しており、すでにこのプロセスは実用化され量産に用いられている。しかしこのプロセスでは、窒素原子がドーピングされた領域のアルミニウム合金のウェットエッチングレートがアルミニウム合金よりも小さいために、エッチングパターンは逆テーパー形状になりやすいという問題があった。
Ｇａｔｅ電極が逆テーパー形状の場合、Ｓｏｕｒｃｅ電極（映像信号電極）やＤｒａｉｎ電極が断線したりＧａｔｅ絶縁膜の被覆が完全でないためにＧａｔｅ電極とＳｏｕｒｃｅ電極やＤｒａｉｎ電極がシートしやすくなり、ライン欠陥や点欠陥などの表示不良の原因となっていた。【００２５】カラーフィルターのＢＭパターンの絶対寸法とＴＦＴ基板のパターンの絶対寸法とが合わない場合、ＢＭパターンの設計寸法をＴＦＴ基板の完成後の実際の寸法にあわせなおしていた。プロキシミティーモードの露光方法の場合には、ホトマスクを作りなおすことになり修正作業の時間は２〜３ヶ月間必要となり、ホトマスク代金も数千万円以上するため修正コストの問題を無視できなくなってきました。
最悪の場合、ＭＶＡモードでは６種類のホトマスク（ＢＭ，Ｒ，Ｇ，Ｂ，配向制御用バンプ，ホトスペーサー）を全数作りかえなければならない場合も発生しました。一番大きな問題は、ホトマスクを作りなおす場合、納期が非常に長いという点です。修正作業の期間中生産がストップしてしまうからです。【００２６】ＴＦＴ基板とＣＦ基板の寸法あわせが完了しても大型液晶Ｃｅｌｌ組み立て工程で液晶滴下量の変動誤差とホトリソグラフィー工程を用いて形成したスペーサーの高さの変動誤差が大きい場合には、残留気泡の発生や重力によるムラの発生をおさえることができません。特に液晶分子の応答速度を早めるために液晶Ｃｅｌｌ  Ｇａｐを３ミクロン以下に設計しなければならない場合、スペーサーの高さの変動幅が１０％以上になってしまいます。スペーサーの高さが小さくなるにつれて、スペーサーの弾性変形量の絶対値が小さくなることをさけることができません。
そのため残留気泡の発生と重力ムラの発生は、Ｃｅｌｌ  Ｇａｐが小さくなるにつれ、増加する傾向にあります。【００２７】特開２００２−１０７７６２や特開２００２−１４１５１２や、特開２００４−３１９６５５に開示されているように画素電極（ＩＴＯ，ＩＺＯ）が露出している場合には、導電性の微粒子がＣｅｌｌ内にまぎれこんだ場合ＣＦ基板側の透明導電膜とＴＦＴ基板側の画素電極（ＩＴＯ，ＩＺＯ）との上下ショートが発生することをさけることができません。
液晶Ｃｅｌｌ  Ｇａｐが小さくなるにつれて、導電性異物による上下ショートの発生確率も増加する傾向にあります。【００２８】横電界方式のＩＰＳモードやＦＦＳモードにくらべてＭＶＡモード垂直配向方式の場合、配向膜の塗布工程でポリイミド配向膜のはじき現象が発生しやすくピンホールが多発していた。フレキソゴム版を用いたオフセット印刷法では、ポリイミドの溶液を大量に消費するため、ランニングコストも無視できなくなってきた。
有毒な有機溶剤も大量に使用するためメンテナンス作業中でのクリーンルーム内の大気汚染の問題も基盤が大きくなるにつれ無視できない状況になってきている。【００２９】液晶表示パネルのＣｅｌｌ組み立て工程で高価なポリイミドを使用することをやめ、プラズマＣＶＤ法やスパッタリング法を用いてＤＬＣ膜（ダイヤモンドライクカーボン膜）を形成する方法が用いられはじめているが、基板全面にＤＬＣ膜を形成しているためにメインシールの接着力が弱くシールはがれが発生しやすく、ＴＡＢやＣＯＦの接着不良も多発していた。【００３０】４０インチ以上の大型液晶パネルを製造するためのホトマスクは、寸法が１メートル以上になり重力による曲がりをおさえるために、ホトマスク基板の板厚が１ｃｍ以上になり非常に高価なものになってきました。分割露光の方法を用いるとホトマスクは小さくなるが、スループットがおそくなり生産効率が低下してしまう。
大型のハーフトーンホトマスクを作る場合にはホトマスク製造工程が複雑になり製造歩留りも悪るくなるのでハーフトーンホトマスクのコストは非常に高くなってしまいなかなか量産で用いることができなかった。そのためにノートブック用液晶パネルやＰＣモニター用液晶パネルの製造方法を大型液晶パネルでも用いており製造時間の短縮や製造コストの削減がほとんどおこなわれないまま大型液晶ＴＶ用パネルの生産がおこなわれている。【００３１】本発明の目的は、ＴＦＴアクティブマトリックス型液晶表示装置の製造においてＴＦＴアクティブマトリックス基板とカラーフィルター基板のフォトリソグラフィー工程の回数を低減し、製造工程を短縮化することで製造コストを低減しかつ歩留りを向上させることである。
【課題を解決するための手段】
【００３２】本発明は上記課題を解決するために下記の手段を用いる。
〔手段１〕ＴＮモード，ＭＶＡモード，ＩＰＳモード用液晶表示装置のアクティブマトリックス基板を製造する時に下記の４回のホトリソグラフィー工程を用いる。
１．ハーフトーンホトマスクを用いる第１回めのハーフトーン露光法で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。
２．ハーフトーンホトマスクを用いる第２回めのハーフトーン露光法で、薄膜半導体層素子分離，コンタクトホールを形成する。
３．通常のノーマルホトマスクを用いるノーマル露光法で、ソース電極，ドレイン電極，保持容量形成電極を形成する。
４．通常のノーマルホトマスクを用いるノーマル露光法で、ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホールを形成する。【００３３】〔手段２〕ＭＶＡモード用液晶表示装置のアクティブマトリックス基板を製造する時に下記の４回のホトリソグラフィー工程を用いる。
１．ハーフトーンホトマスクを用いる第１回めのハーフトーン露光法で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。
２．ハーフトーンホトマスクを用いる第２回めのハーフトーン露光法で、薄膜半導体層素子分離，コンタクトホールを形成する。
３．通常のノーマルホトマスクを用いるノーマル露光法で、ソース電極，ドレイン電極，配向方向制御電極を形成する。
４．通常のノーマルホトマスクを用いるノーマル露光法で、ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホールを形成する。【００３４】〔手段３〕ＦＦＳモード用液晶表示装置のアクティブマトリックス基板を製造する時に下記の４回のホトリソグラフィー工程を用いる。
１．ハーフトーンホトマスクを用いる第１回めのハーフトーン露光法で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。
２．ハーフトーンホトマスクを用いる第２回めのハーフトーン露光法で、薄膜半導体層素子分離，コンタクトホールを形成する。
３．通常のノーマルホトマスクを用いるノーマル露光法で、ソース電極，ドレイン電極，くし歯状共通電極を形成する。
４．通常のノーマルホトマスクを用いるノーマル露光法で、ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホールを形成する。【００３５】〔手段４〕ＴＮモード，ＭＶＡモード，ＩＰＳモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記の３回のホトリソグラフィー工程を用いる。
１．ハーフトーンホトマスクを用いる第１回めのハーフトーン露光法で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。
２．ハーフトーンホトマスクを用いる第２回めのハーフトーン露光法で、薄膜半導体層素子分離，コンタクトホールを形成する。
３．通常のノーマルホトマスクを用いるノーマル露光法で、ソース電極，ドレイン電極，保持容量形成電極を形成する。
次に薄膜トランジスタ素子のチャネル部のオーミックコンタクト層をドライエッチングした後に、シリコン窒化膜パッシベーション層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で表示画素領域に形成する。ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。【００３６】〔手段５〕ＭＶＡモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記の３回のホトリソグラフィー工程を用いる。
１．ハーフトーンホトマスクを用いる第１回めのハーフトーン露光法で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。
２．ハーフトーンホトマスクを用いる第２回めのハーフトーン露光法で、薄膜半導体層素子分離，コンタクトホールを形成する。
３．通常のノーマルホトマスクを用いるノーマル露光法で、ソース電極，ドレイン電極，配向方向制御電極を形成する。
次に薄膜トランジスタ素子のチャネル部のオーミックコンタクト層をドライエッチングした後に、シリコン窒化膜パッシベーション層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で表示画素領域に形成する。
ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。【００３７】〔手段６〕ＦＦＳモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記の３回のホトリソグラフィー工程を用いる。
１．ハーフトーンホトマスクを用いる第１回めのハーフトーン露光法で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。
２．ハーフトーンホトマスクを用いる第２回めのハーフトーン露光法で、薄膜半導体層素子分離，コンタクトホールを形成する。
３．通常のノーマルホトマスクを用いるノーマル露光法で、ソース電極，ドレイン電極，くし歯状共通電極を形成する。
次に薄膜トランジスタ素子のチャネル部のオーミックコンタクト層をドライエッチングした後に、シリコン窒化膜パッシベーション層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で表示画素領域に形成する。
ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。【００３８】〔手段７〕ＴＮモード，ＭＶＡモード，ＩＰＳモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記のハーフトーン２重露光法を２回用いた、４回のホトリソグラフィー工程で製造する。
はじめにパルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第１回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて、絶対基準アライメントマークにあわせてゲート電極，共通電極，画素電極内コンタクトパッドをアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いて、絶対基準アライメントマークにあわせて画素電極，ゲート電極，共通電極をノーマル露光する。上記の多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンパクトパッドを形成する。）
２．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第２回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて薄膜半導体素子部をアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いてコンタクトホールをノーマル露光する。上記の多重露光で、薄膜半導体層の素子分離，コンタクトホールを形成する。）
３．通常のノーマルホトマスクを用いるノーマル露光法でソース電極，ドレイン電極，保持容量形成電極を形成する。
４．通常のノーマルホトマスクを用いるノーマル露光法で、ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホールを形成する。【００３９】〔手段８〕ＭＶＡモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記のハーフトーン２重露光法を２回用いた、４回のホトリソグラフィー工程で製造する。
はじめにパルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第１回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて、絶対基準アライメントマークにあわせてゲート電極，共通電極，画素電極内コンタクトパッドをアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いて絶対基準アライメントマークにあわせて画素電極，ゲート電極，共通電極をノーマル露光する。上記の多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンパクトパッドを形成する。）
２．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第２回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて薄膜半導体素子部をアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いてコンタクトホールをノーマル露光する。上記の多重露光で、薄膜半導体層の素子分離，コンタクトホールを形成する。）
３．通常のノーマルホトマスクを用いるノーマル露光法でソース電極，ドレイン電極，配向方向制御電極を形成する。
４．通常のノーマルホトマスクを用いるノーマル露光法で、ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホールを形成する。【００４０】〔手段９〕ＦＦＳモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記のハーフトーン２重露光法を２回用いた、４回のホトリソグラフィー工程で製造する。
はじめにパルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第１回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて絶対基準アライメントマークにあわせて、ゲート電極，共通電極，画素電極内コンタクトパッドをアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いて絶対基準アライメントマークにあわせて画素電極，ゲート電極，共通電極をノーマル露光する。上記の多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンパクトパッドを形成する。）
２．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第２回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて薄膜半導体素子部をアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いてコンタクトホールをノーマル露光する。上記の多重露光で、薄膜半導体層の素子分離，コンタクトホールを形成する。）
３．通常のノーマルホトマスクを用いるノーマル露光法で、ソース電極，ドレイン電極，くし歯状共通電極を形成する。
４．通常のノーマルホトマスクを用いるノーマル露光法で、ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホールを形成する。【００４１】〔手段１０〕ＴＮモード，ＭＶＡモード，ＩＰＳモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記のハーフトーン２重露光法を２回用いた３回のホトリソグラフィー工程で製造する。
はじめにパルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第１回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて絶対基準アライメントマークにあわせてゲート電極，共通電極，画素電極内コンタクトパッドをアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いて絶対基準アライメントマークにあわせて画素電極，ゲート電極，共通電極をノーマル露光する。上記の多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。）
２．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第２回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて薄膜半導体素子部をアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いてコンタクトホールをノーマル露光する。上記の多重露光で薄膜半導体層の素子分離，コンタクトホールを形成する。）
３．通常のノーマルホトマスクを用いるノーマル露光法でソース電極，ドレイン電極，保持容量形成電極を形成する。
次に薄膜トランジスタ素子のチャネル部のオーミックコンタクト層をドライエッチングした後に、シリコン窒化膜パッシベーション層をマスクデポジッション法を用いてＰ−ＣＶＤ装置で表示画素領域に形成する。
ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。【００４２】〔手段１１〕ＭＶＡモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記のハーフトーン２重露光法を２回用いた３回のホトリソグラフィー工程で製造する。
はじめにパルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第１回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて絶対基準アライメントマークにあわせてゲート電極，共通電極，画素電極内コンタクトパッドをアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いて絶対基準アライメントマークにあわせて画素電極，ゲート電極，共通電極をノーマル露光する。上記の多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。）
２．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第２回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて薄膜半導体素子部をアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いてコンタクトホールをノーマル露光する。上記の多重露光で、薄膜半導体層の素子分離，コンタクトホールを形成する。）
３．通常のノーマルホトマスクを用いるノーマル露光法でソース電極，ドレイン電極，配向方向制御電極を形成する。
次に薄膜トランジスタ素子のチャネル部のオーミックコンタクト層をドライエッチングした後に、シリコン窒化膜パッシベーション層をマスクデポジッション法を用いて、Ｐ−ＣＶＤ装置で表示画素領域に形成する。
ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。【００４３】〔手段１２〕ＦＦＳモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記のハーフトーン２重露光法を２回用いた３回のホトリソグラフィー工程で製造する。
はじめにパルスレーザーを用いてガラス基板内部に絶対基準アライメントマークを形成する。
１．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第１回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて絶対基準アライメントマークにあわせてゲート電極，共通電極，画素電極内コンタクトパッドをアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いて絶対基準アライメントマークにあわせて画素電極，ゲート電極，共通電極をノーマル露光する。上記の多重露光で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。）
２．２種類の異なるノーマルホトマスクを用いてアンダー露光するハーフトーン２重露光法で第２回めのホトリソグラフィー工程をおこなう。
（まずはじめにノーマルホトマスクを用いて薄膜半導体素子部をアンダーハーフ露光した後、次に別の異なるノーマルホトマスクを用いてコンタクトホールをノーマル露光する。上記の多重露光で薄膜半導体層の素子分離，コンタクトホールを形成する。）
３．通常のノーマルホトマスクを用いるノーマル露光法で、ソース電極，ドレイン電極，くし歯状共通電極を形成する。
次に薄膜トランジスタ素子のチャネル部のオーミックコンタクト層をドライエッチングした後に、シリコン窒化膜パッシベーション層をマスクデポジッション法を用いて、Ｐ−ＣＶＤ装置で表示画素領域に形成する。ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。【００４４】〔手段１３〕ＴＮモード，ＭＶＡモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記のＤＭＤ直接描画露光装置によるＤＭＤハーフトーンマスクレス露光法を２回用いた、４回のホトリソグラフィー工程で製造する。
１．ＤＭＤ直接描画露光装置を用いる第１回めのＤＭＤハーフトーンマスクレス露光法で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。
２．ＤＭＤ直接描画露光装置を用いる第２回めのＤＭＤハーフトーンマスクレス露光法で、薄膜半導体層の素子分離，コンタクトホールを形成する。
３．通常のノーマルホトマスクを用いるノーマル露光法または、ＤＭＤ直接描画露光装置を用いるＤＭＤノーマルマスクレス露光法でソース電極，ドレイン電極，保持容量形成電極を形成する。
４．通常のノーマルホトマスクを用いるノーマル露光法または、ＤＭＤ直接描画露光装置を用いるＤＭＤノーマルマスクレス露光法で、ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホールを形成する。【００４５】〔手段１４〕ＭＶＡモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記のＤＭＤ直接描画露光装置によるＤＭＤハーフトーンマスクレス露光法を２回用いた、４回のホトリソグラフィー工程で製造する。
１．ＤＭＤ直接描画露光装置を用いる第１回めのＤＭＤハーフトーンマスクレス露光法で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。
２．ＤＭＤ直接描画露光装置を用いる第２回めのＤＭＤハーフトーンマスクレス露光法で、薄膜半導体層素子分離，コンタクトホールを形成する。
３．通常のノーマルホトマスクを用いるノーマル露光法または、ＤＭＤ直接描画露光装置を用いるＤＭＤノーマルマスクレス露光法でソース電極，ドレイン電極，配向方向制御電極を形成する。
４．通常のノーマルホトマスクを用いるノーマル露光法またはＤＭＤ直接描画露光装置を用いるＤＭＤノーマルマスクレス露光法で、ゲート電極端子部とソース電極端子部と共通電極端子部のコンタクトホールを形成する。【００４６】〔手段１５〕ＴＮモード，ＭＶＡモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記のＤＭＤ直接描画露光装置によるＤＭＤハーフトーンマスクレス露光法を２回用いた、３回のホトリソグラフィー工程で製造する。
１．ＤＭＤ直接描画露光装置を用いる第１回めのＤＭＤハーフトーンマスクレス露光法で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。
２．ＤＭＤ直接描画露光装置を用いる第２回めのＤＭＤハーフトーンマスクレス露光法で、薄膜半導体層素子分離，コンタクトホールを形成する。
３．通常のノーマルホトマスクを用いるノーマル露光法または、ＤＭＤ直接描画露光装置を用いるＤＭＤノーマルマスクレス露光法でソース電極，ドレイン電極，保持容量形成電極を形成する。
次に、薄膜トランジスタ素子のチャネル部のオーミックコンタクト層をドライエッチングした後に、シリコン窒化膜パッシベーション層をマスクデポジッション法を用いて、Ｐ−ＣＶＤ装置で表示画素領域に形成する。
ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。【００４７】〔手段１６〕ＭＶＡモード用液晶表示装置のアクティブマトリックス基板を製造する時に、下記のＤＭＤ直接描画露光装置によるＤＭＤハーフトーンマスクレス露光法を２回用いた、３回のホトリソグラフィー工程で製造する。
１．ＤＭＤ直接描画露光装置を用いる第１回めのＤＭＤハーフトーンマスクレス露光法で、ゲート電極，画素電極，共通電極，画素電極内コンタクトパッドを形成する。
２．ＤＭＤ直接描画露光装置を用いる第２回めのＤＭＤハーフトーンマスクレス露光法で、薄膜半導体層素子分離，コンタクトホールを形成する。
３．通常のノーマルホトマスクを用いるノーマル露光法または、ＤＭＤ直接描画露光装置を用いるＤＭＤノーマルマスクレス露光法でソース電極，ドレイン電極，配向方向制御電極を形成する。
次に、薄膜トランジスタ素子のチャネル部のオーミックコンタクト層をドライエッチングした後に、シリコン窒化膜パッシベーション層をマスクデポジッション法を用いて、Ｐ−ＣＶＤ装置で表示画素領域に形成する。
ゲート電極端子部とソース電極端子部と共通電極端子部には成膜しない。【００４８】〔手段１７〕手段１から手段１６までに記載されている製造方法で１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に、第１層（下層）金属としてＴｉまたはＺｒまたはＴｉやＺｒの合金または、ＴｉやＺｒの金属シリサイド化合物を５〜２５ｎｍの膜圧で成膜した後、真空をやぶらずに連続して第２層（上層）金属としてＭｏやアルミニウム系合金や純銅や銅系合金や純銀や銀系合金を成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いてアンダーハーフ露光とノーマル露光を連続して２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、露光し現像後に、ゲート電極部と共通電極部と画素電極部内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞいた画素電極領域と共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第２層（上層）金属と第１層（下層）金属をエッチングして除去してから、酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。露出した第２層（上層）金属のみを選択エッチングして除去して、第１層（下層）金属を露出させる。
次にポジレジストが最大に厚く残った領域のポジレジストを剥離してから、基板全面に窒素イオンを加速エネルギー１〜２０ＫｅＶの範囲で照射し、ゲート電極表面と、共通電極表面と、画素電極内コンタクトパッド部の表面を酸化防止すると同時に、露出した画素電極部の第１層（下層）金属であるＴｉまたはＺｒまたはＴｉやＺｒの合金または、ＴｉやＺｒの金属シリサイド化合物の薄膜層を窒化Ｔｉまたは窒化Ｚｒなどの金属窒化物に変化させることで可視光の透過率を向上させる。【００４９】〔手段１８〕手段１から手段１６までに記載されている製造法で１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に、第１層（下層）透明導電体としてＴｉまたはＺｒまたはＴｉやＺｒの合金またはＴｉやＺｒの金属シリサイド化合物などの窒化物または酸窒化物を５〜２５ｎｍの膜厚で成膜した後、真空をやぶらずに連続して第２層（上層）金属としてＭｏやアルミニウム系
2007310334.tif 000003
ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いてアンダーハーフ露光とノーマル露光を連続して２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、露光し現像後に、ゲート電極部と共通電極部と画素電極部内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞいた画素電極領域と、共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第２層（上層）金属と第１層（下層）透明導電体をエッチングして除去してから酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。露出した第２層（上層）金属のみを選択エッチングして除去して、第１層（下層）透明導電体を露出させる。
次にポジレジストが最大に厚く残った領域のポジレジストを剥離してから、基板全面に窒素イオンを加速エネルギー０．５〜１０ＫｅＶの範囲で照射し、ゲート電極表面と共通電極表面と画素電極内部のコンタクトパッドの表面を酸化防止処理する。【００５０】〔手段１９〕手段１から手段１６までに記載されている製造法で１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に第１層（下層）透明導電体として金属酸化物のＩＴＯまたはＩＺＯを成膜した後、第２層（上層）金属として、ＩＴＯやＩＺＯよりも酸化還元電位の小さなＭｏまたはＣｒまたは銀合金または銅合金または、ニッケルやコバルトや鉄を０．５〜７．０アトミック％の範囲で含有するアルミニウム合金を連続スパッター成膜する。
ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いてアンダーハーフ露光とノーマル露光を連続して２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、露光し現像後に、ゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞいた画素電極領域と、共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第２層（上層）金属と第１層（下層）透明導電体をエッチングして除去してから酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。露出した第２層（上層）金属のみを選択エッチングして除去して、第１層（下層）透明導電体を露出させる。次にポジレジストが最大に厚く残った領域のポジレジストを剥離してから、基板全面に窒素イオンを加速エネルギー０．５〜１０ＫｅＶの範囲で照射し、ゲート電極表面と共通電極表面と画素電極内部のコンタクトパッドの表面を酸化防止処理する。【００５１】〔手段２０〕手段１から手段１６までに記載されている製造方法で１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に、第１層（下層）金属としてＴｉまたはＺｒまたはＴｉやＺｒの合金またはＴｉやＺｒの金属シリサイド化合物を５〜２５ｎｍの膜厚で成膜した後、真空をやぶらずに連続して第２層（上層）金属としてＭｏやアルミニウム系合金や純銅や銅系合金や純銀や銀系合金を成膜する。ポジレジストを塗布した後、ハーフトーン露光法または、ノーマルホトマスクを２種類用いてアンダーハーフ露光とノーマル露光を連続して２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて露光し現像後に、ゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞいた画素電極領域と共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが薄くなるように調整する。次にポジレジストが残っていない領域の第２層（上層）金属のみを選択エッチングして除去してから酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。パターンニングされ露光した第２層（上層）金属をマスクに利用して、露出している第１層（下層）金属のみを選択エッチングして除去する。次に露出している第２層（上層）金属のみを選択エッチングし、第１層（下層）金属を露出させてから、残ったポジレジストを剥離する。
次に基板全面に窒素イオンを加速エネルギー１〜２０ＫｅＶの範囲で照射し、ゲート電極表面と共通電極表面と画素電極内コンタクトパッド部の表面を酸化防止すると同時に、露出した画素電極部の第１層（下層）金属であるＴｉまたはＺｒまたはＴｉやＺｒの合金またはＴｉやＺｒの金属シリサイド化合物の薄膜層を窒化Ｔｉまたは窒化Ｚｒなどの金属窒化物に変化させることで可視光の透過率を向上させる。【００５２】〔手段２１〕手段１から手段１６までに記載されている製造法で１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に、第１層（下層）透明導電体としてＴｉまたはＺｒまたはＴｉやＺｒの合金またはＴｉやＺｒの金属シリサイド化合物などの窒化物または酸窒化物を５〜２５ｎｍの膜厚で成膜した後、真空をやぶらずに連続して第２層（上層）金属としてＭｏやアルミニウム系合金や純銅や銅系合金や純銀や銀系合金を成膜する。次にポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いてアンダーハーフ露光とノーマル露光を連続して２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて露光し現像後に、ゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と、共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが薄くなるように調整する。次にポジレジストが残っていない領域の第２層（上層）金属のみを選択エッチングして除去してから酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。パターンニングされ露出した第２層（上層）金属をマスクに利用して、露出している第１層（下層）透明導電体のみを選択エッチングして除去する。次に露出している第２層（上層）金属のみを選択エッチングして除去し、第１層（下層）透明導電体を露出させてから残ったポジレジストを剥離する。
次に基板全面に窒素イオンを加速エネルギー０．５〜１０ＫｅＶの範囲で照射し、ゲート電極表面と共通電極表面と画素電極内部のコンタクトパッドの表面を酸化防止処理する。【００５３】〔手段２２〕手段１から手段１６までに記載されている製造法で１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に第１層（下層）透明導電体として金属酸化物のＩＴＯまたはＩＺＯを成膜した後、第２層（上層）金属としてＩＴＯやＩＺＯよりも酸化還元電位の小さなＭｏまたはＣｒまたは銀合金または銅合金またはニッケルやコバルトや鉄を０．５〜７．０アトミック％の範囲で含有するアルミニウム合金を連続スパッター成膜する。次にポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いてアンダーハーフ露光とノーマル露光を連続して２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて露光し現像後に、ゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッドをのぞいた画素電極領域と、共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが薄くなるように調整する。次にポジレジストが残っていない領域の第２層（上層）金属のみを選択エッチングして除去してから、酸素プラズマ処理やオゾンガス処理をおこない薄くポジレジストが残っている領域のポジレジストを分解除去する。
パターンニングされ露出した第２層（上層）金属をマスクに利用して、露出している第１層（下層）透明導電体のみを選択エッチングして除去する。次に露出している第２層（上層）金属のみを選択エッチングして除去し、第１層（下層）透明導電体を露出させてから残ったポジレジストを剥離する。
次に基板全面に窒素イオンを加速エネルギー０．５〜１０ＫｅＶの範囲で照射し、ゲート電極表面と共通電極表面と画素電極内部のコンタクトパッドの表面を酸化防止処理する。【００５４】〔手段２３〕手段１から手段１６までに記載されている製造方法で１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に、第１層（下層）金属としてＴｉまたはＺｒまたはＴｉやＺｒの合金またはＴｉやＺｒの金属シリサイド化合物を５〜２５ｎｍの膜厚で成膜した後、第２層（上層）金属としてアルミニウムまたはアルミニウム合金または純銅や銅合金や純銀や銀合金を連続成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。
次にポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いてアンダーハーフ露光とノーマル露光を連続して２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて露光し現像後に、ゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞいた画素電極領域と共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと第２層（中層）金属のアルミニウムまたはアルミニウム合金または純銅または銅合金または純銀または銀合金と、第１層（下層）金属をエッチングして除去してから、酸素プラズマ処理や、オゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。露出した第３層（上層）金属と第２層（中層）金属を選択エッチングして除去して、第１層（下層）金属を露出させる。
ポジレジストが最大に厚く残った領域のポジレジストを剥離した後、基板全面に窒素イオンを加速エネルギー１〜２０ＫｅＶの範囲で照射し、露出した画素電極部の第１層（下層）金属であるＴｉまたはＺｒまたはＴｉやＺｒの合金またはＴｉやＺｒの金属シリサイド化合物の薄膜層を窒化Ｔｉまたは窒化Ｚｒなどの金属窒化物に変化させることで可視光の透過率を向上させる。【００５５】〔手段２４〕手段１から手段１６までに記載されている製造法で１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に、第１層（下層）透明導電体としてＴｉまたはＺｒまたはＴｉやＺｒの合金またはＴｉやＺｒの金属シリサイド化合物などの窒化物または、酸窒化物を５〜２５ｎｍの膜厚で成膜した後、真空をやぶらずに連続して第２層（中層）金属としてアルミニウムまたはアルミニウム合金または、純銅または銅合金または純銀または銀合金を成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と、共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが薄くなるように調整する。次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと、第２層（中層）金属のアルミニウムまたはアルミニウム合金または純銅または銅合金または純銀または銀合金と、第１層（下層）透明導電体の窒化チタンまたは窒化ジルコニウムまたは酸窒化チタンまたは酸窒化ジルコニウムなどをエッチングして除去してから、酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。露出した第３層（上層）金属と第２層（中層）金属を選択エッチングして除去して、第１層（下層）透明導電体を露出させる。最後にポジレジストが最大に厚く残った領域のポジレジストを剥離する。【００５６】〔手段２５〕手段１から手段１６までに記載されている製造法で１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に、第１層（下層）透明導電体として、金属酸化物のＩＴＯまたはＩＺＯを成膜した後、第２層（中層）金属として、ＩＴＯやＩＺＯよりも酸化還元電位の小さな、ＭｏやＣｒを０．５〜７．０アトミック％含有する銅合金または、ＭｏやＣｒを０．５〜７．０アトミック％含有する銀合金、または、ニッケルやコバルトや鉄を０．５〜７．０アトミック％含有するアルミニウム合金を連続して成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッドをのぞく画素電極領域と、共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと、第２層（中層）金属の銅合金または銀合金またはアルミニウム合金と、第１層（下層）透明導電体のＩＴＯまたはＩＺＯをエッチングして除去してから、酸素プラズマ処理やオゾンガス処理をおこない薄くポジレジストが残っている領域のポジレジストを分解除去する。露出した第３層（上層）金属と第２層（中層）金属を選択エッチングして除去して、第１層（下層）透明導電体を露出させる。最後にポジレジストが最大に厚く残った領域のポジレジストを剥離する。【００５７】〔手段２６〕手段１から手段１６までに記載されている製造法で、１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に、第１層（下層）金属としてＴｉまたはＺｒまたはＴｉやＺｒの合金またはＴｉやＺｒの金属シリサイド化合物を５〜２５ｎｍの膜厚で成膜した後、第２層（中層）金属としてアルミニウムまたはアルミニウム合金または純銅や銅合金や純銀や銀合金を連続成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。
次にポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いてアンダーハーフ露光とノーマル露光を連続して２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて露光し、現像後に、ゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素領域と共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと第２層（中層）金属のアルミニウムまたはアルミニウム合金または純銅または銅合金または純銀または銀合金をエッチング除去してから酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。パターンニングされ露出した第３層（上層）金属と第２層（中層）金属をマスクに利用して、露出している第１層（下層）金属を選択エッチングする。次に露出している第３層（上層）金属と第２層（中層）金属のみを選択エッチングして除去し、第１層（下層）金属を露出させてから残ったポジレジストを剥離する。次に基板全面に窒素イオンを加速エネルギー１〜２０ＫｅＶの範囲で照射し、露出した画素電極部の第１層（下層）金属を窒化Ｔｉや窒化Ｚｒなどの金属窒化物に変化させることで可視光の透過率を向上させる。【００５８】〔手段２７〕手段１から手段１６までに記載されている製造法で、１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に、第１層（下層）透明導電体としてＴｉまたはＺｒまたはＴｉやＺｒの合金またはＴｉやＺｒの金属シリサイド化合物などの窒化物または、酸窒化物を５〜２５ｎｍの膜厚で成膜した後、真空をやぶらずに連続して第２層（中層）金属として、アルミニウムまたはアルミニウム合金または純銅または銅合金または純銀または銀合金を成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と、共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが、薄くなるように調整する。次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと、第２層（中層）金属のアルミニウムまたはアルミニウム合金または純銅または銅合金または純銀または銀合金をエッチングして除去してから酸素プラズマ処理やオゾンガス処理をおこない、薄くポジレジストが残っている領域のポジレジストを分解除去する。
パターンニングされ露出した第３層（上層）金属と第２層（中層）金属をマスクに利用して露出している第１層（下層）透明導電体を選択エッチングする。次に露出している第３層（上層）金属と第２層（中層）金属のみを選択エッチングして除去して、第１層（下層）透明導電体を露出させてから、残ったポジレジストを剥離する。【００５９】〔手段２８〕手段１から手段１６までに記載されている製造法で１番はじめのホトリソグラフィー工程で下記の方法を用いる。
ガラス基板に第１層（下層）透明導電体として、金属酸化物のＩＴＯまたはＩＺＯを成膜した後、第２層（中層）金属として、ＩＴＯやＩＺＯよりも酸化還元電位の小さな、ＭｏやＣｒを０．５〜７．０アトミック％含有する銅合金または、ＭｏやＣｒを０．５〜７．０アトミック％含有する銀合金または、ニッケルやコバルトや鉄を０．５〜７．０アトミック％含有するアルミニウム合金を連続して成膜し、さらに第３層（上層）金属としてＭｏまたはＣｒを連続成膜する。ポジレジストを塗布した後、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後にゲート電極部と共通電極部と画素電極内のコンタクトパッド部に対応するポジレジストの厚みを最大に厚くし、コンタクトパッド部をのぞく画素電極領域と、共通電極から分岐している共通電極の一部の領域に対応するポジレジストの厚みが薄くなるように調整する。
次にポジレジストが残っていない領域の第３層（上層）金属のＭｏまたはＣｒと、第２層（中層）金属の銅合金または銀合金またはアルミニウム合金をエッチングして除去してから酸素プラズマ処理やオゾンガス処理をおこない薄くポジレジストが残っている領域のポジレジストを分解除去する。パターンニングされ露出した第３層（上層）金属と第２層（中層）金属をマスクに利用して露出している第１層（下層）透明導電体を選択エッチングする。次に露出している第３層（上層）金属と第２層（中層）金属のみを選択エッチングして除去して、第１層（下層）透明導電体を露出させてから、残ったポジレジストを剥離する。【００６０】〔手段２９〕手段１７，２０，２３，２６において、第１層（下層）金属であるＴｉまたはＺｒまたはＴｉとＺｒの合金を成膜後、第２層めの金属をスパッタリング法で成膜する時に、まずはじめにスパッタリング用の不活性ガスであるアルゴンやクリプトンのガスに窒素，アンモニア，ヒドラジン，ヒドラゾンなどのすくなくとも一種類以上の窒化性ガスを１〜２０％の範囲で混合して放電し、第２層めの金属膜中に窒素原子をドーピングしながら１〜１０ｎｍ程度の厚みに第２層金属を成膜した後、窒化性ガスの混入を停止して、スパッタリング用の不活性ガスのアルゴンやクリプトンだけで成膜することで第１層（下層）金属との界面と、界面に近い領域の第２層金属のエッチングレートを窒素原因がドーピングされていない第２層金属よりも小さくし、順テーパー形状のエッチング加工が可能になるようにした。【００６１】〔手段３０〕手段１８，１９，２１，２２，２４，２５，２７，２８において、第１層（下層）薄膜透明導電体の膜厚が１０〜１００ｎｍの範囲であり、第１層（下層）薄膜透明導電体を成膜後、第２層めの金属をスパッタリング法で成膜する時に、まずはじめにスパッタリング用の不活性ガスのアルゴンやクリプトンのガスに、窒素，アンモニア，ヒドラジン，ヒドラゾンなどのすくなくとも一種類以上の窒化性ガスを１〜２０％の範囲で混合して放電し、第２層めの金属膜中に、窒素原子をドーピングしながら１〜１０ｎｍ程度の厚みに第２層金属を成膜した後、窒化性ガスの混入を停止してスパッタリング用の不活性ガスのアルゴンやクリプトンだけで成膜することで、第１層（下層）透明導電体中に含有されている酸素原子が第２層金属に拡散移動することを防止し、かつ第１層（下層）透明導電体の界面と界面に近い領域の第２層金属のエッチングレートを窒素原因がドーピングされていない第２層金属領域よりも小さくし、順テーパー形状のエッチング加工が可能になるようにした。【００６２】〔手段３１〕手段１７，２０，２３，２６において、第１層（下層）金属であるＴｉまたはＺｒまたはこれらの合金の膜厚が５〜２５ｎｍの範囲であり、ポジレジストを剥離した後に基板に窒素イオンをドーピングするときの加速エネルギーを第１層（下層）金属の膜厚に応じて１〜２０ｋｅＶの範囲とし、可視光透過率が最も高くなるように調整しかつ画素電極内のコンタクトパッド部のコンタクト抵抗値が１００ｋΩ以下になるようにドーズ量を調整する。【００６３】〔手段３２〕手段１８，１９，２１，２２において、第１層（下層）透明導���体の膜厚が１０〜１００ｎｍの範囲であり、ポジレジストを剥離した後に、基板に窒素イオンをドーピングするときの加速エネルギーを０．５〜１０ｋｅＶの範囲とし画素電極内のコンタクトパッド部のコンタクト抵抗値が１００ｋΩ以下になるようにドーズ量を調整する。【００６４】〔手段３３〕手段１から手段１６までに記載された製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いる。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、ポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部や共通電極端子部ならびに静電気保護回路部や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域にはポジレジストの厚みが均一に薄く残るように調整する。次にポジレジストが完全に除去されたコンタクトホール部の薄膜半導体層とゲート絶縁膜をエッチングして完全に除去してから、酸素プラズマ処理やオゾンガス処理をおこないポジレジストが、薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域のポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した薄膜半導体層のみを選択エッチングして除去し、ゲート絶縁膜を露出させる。Ｇａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の薄膜半導体層をパターンニングする。
次に薄膜トランジスタ素子部の薄膜半導体層の上に残っているポジレジストを剥離する。【００６５】〔手段３４〕手段１から手段１６までに記載された製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いる。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、耐酸化性バリアーメタルを成膜する。
次にポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部、共通電極端子部ならびに静電気保護回路や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域にはポジレジストの厚みが均一に薄く残るように調整する。次にポジレジストが完全に除去されたコンタクトホール部の耐酸化性バリアーメタルと薄膜半導体層とゲート絶縁膜をエッチングして完全に除去してから、酸素プラズマ処理やオゾンガス処理をおこない、ポジレジストが薄く均一な膜厚で残っているハーフトーン露出領域のポジレジストを分解除去する。
この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域ポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した耐酸化性バリアーメタルとその下層に形成されている薄膜半導体層のみを選択エッチングして除去しゲート絶縁膜を露出させる。Ｇａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の耐酸化性バリアーメタルと薄膜半導体層をパターンニングする。
次に薄膜トランジスタ素子部の薄膜半導体層の上に残っているポジレジストを剥離する。【００６６】〔手段３５〕手段１から手段１６までに記載された製造方法に関して第２番めのホトリソグラフィー工程で下記の方法を用いる。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、ポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露出素子を用いるハーフトーンマスクレス露出法を用いて現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部、共通電極端子部ならびに静電気保護回路部や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域にはポジレジストの厚みが均一に薄く残るように調整する。
次にポジレジストが完全に除去されたコンタクトホール部の薄膜半導体層を完全にエッチング除去した後、コンタクトホール部のゲート絶縁膜をハーフエッチングしてわずかにゲート絶縁膜を残しておく（５〜２００ｎｍ程度の厚みが残っていれば十分である。）。
次に酸素プラズマ処理やオゾンガス処理をおこないポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域のポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した薄膜半導体層をエッチングすると同時に、コンタクトホール部の領域にわずかに残っているゲート絶縁膜もエッチングする。このエッチングでは、コンタクトホール部の領域にわずかに残っているゲート絶縁膜の方が、露出している薄膜半導体層よりもはやく完全にエッチングされるように調整する。
コンタクトホール部の領域に残されたゲート絶縁膜が完全にエッチング除去された後、エッチング条件を変更し露出している薄膜半導体層のみを選択エッチングし、ハーフトーン露光領域のゲート絶縁膜にダメージをあたえることなくゲート絶縁膜を露出させる。
以上によりＧａｔｅ電極と共通電極と画素電極を含む全領域を、コンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の薄膜半導体層をパターンニングする。次に薄膜トランジスタ素子部の薄膜半導体層の上に残っているポジレジストを剥離する。【００６７】〔手段３６〕手段１から手段１６までに記載された製造方法に関して第２番めのホトリソグラフィー工程で下記の方法を用いる。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面に、ゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、耐酸化性バリアーメタルを成膜する。
次にポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後に、薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部ならびに静電気保護回路や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域にはポジレジストの厚みが均一に薄く残るように調整する。次にポジレジストが完全に除去されたコンタクトホール部の耐酸化性バリアーメタルと薄膜半導体層を完全にエッチング除去した後、コンタクトホール部のゲート絶縁膜をハーフエッチングしてわずかにゲート絶縁膜を残しておく（５〜２００ｎｍ程度の厚みが残っていれば十分である。）。
次に酸素プラズマ処理やオゾンガス処理をおこないポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域のポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した耐酸化性バリアーメタルと耐酸化性バリアーメタルの下層に形成されている薄膜半導体層をエッチングすると同時に、コンタクトホール部の領域にわずかに残っているゲート絶縁膜もエッチングする。このエッチングでは、コンタクトホール部の領域にわずかに残っているゲート絶縁膜の方がハーフトーン露光領域の薄膜半導体層よりもはやく完全にエッチングされるように調整する。
コンタクトホール部の領域に残されたゲート絶縁膜が完全にエッチング除去された後、エッチング条件を変更し、露出している薄膜半導体層のみを選択エッチングし、ハーフトーン露光領域のゲート絶縁膜にダメージをあたえることなくＧａｔｅ絶縁膜を露出させる。
以上によりＧａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて、完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の耐酸化性バリアーメタルと薄膜半導体層をパターンニングする。
次に薄膜トランジスタ素子部の耐酸化性バリアーメタルの上に残っているポジレジストを剥離する。【００６８】〔手段３７〕手段１から手段１６までに記載された製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いる。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、ポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部や共通電極端子部ならびに静電気保護回路部や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域には、ポジレジストの厚みが均一に薄く残るように調整する。
次にポジレジストが完全に除去されたコンタクトホール部の薄膜半導体層とゲート絶縁膜をエッチングして完全に除去してから、酸素プラズマ処理やオゾンガス処理をおこないポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているように、ハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域ポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した薄膜半導体層のみを選択エッチングして除去し、ゲート絶縁膜を露出させる。Ｇａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の薄膜半導体層をパターンニングする。
次にイオンドーピング法を用いて基板に対してななめ方向から窒素イオンを照射するか、または窒化性ガスを用いて基板をプラズマ処理することで薄膜トランジスタ素子部の薄膜半導体層の側壁を窒化処理する。その後、残っているポジレジストを剥離する。【００６９】〔手段３８〕手段１から手段１６までに記載された製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いる。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、耐酸化性バリアーメタルを成膜する。
次にポジレジストを塗布しハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法または、ノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法または、ＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて現像後に、薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部、共通電極端子部ならびに静電気保護回路や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域には、ポジレジストの厚みが均一に薄く残るように調整する。次にポジレジストが完全に除去されたコンタクトホール部の耐酸化性バリアーメタルと薄膜半導体層とゲート絶縁膜をエッチングして完全に除去してから酸素プラズマ処理やオゾンガス処理をおこない、ポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域ポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した耐酸化性バリアーメタルとその下層に形成されている薄膜半導体層のみを選択エッチングして除去し、ゲート絶縁膜を露出させる。
Ｇａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の耐酸化性バリアーメタルと薄膜半導体層をパターンニングする。
次にイオンドーピング法を用いて基板に対してななめ方向から窒素イオンを照射するか、または窒化性ガスを用いて基板をプラズマ処理することで薄膜トランジスタ素子部の薄膜半導体層の側壁を窒化処理する。その後残っているポジレジストを剥離する。【００７０】〔手段３９〕手段１から手段１６までに記載された製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いる。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と、不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、ポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部や共通電極端子部ならびに静電気保護回路部や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域にはポジレジストの厚みが均一に薄く残るように調整する。次にポジレジストが完全に除去されたコンタクトホール部の薄膜半導体層を完全にエッチング除去した後、コンタクトホール部のゲート絶縁膜をハーフエッチングしてわずかにゲート絶縁膜を残しておく（５〜２００ｎｍ程度の厚みが残っていれば十分である。）。
次に酸素プラズマ処理やオゾンガス処理をおこないポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域のポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した薄膜半導体層をエッチングすると同時に、コンタクトホール部の領域にわずかに残っているゲート絶縁膜もエッチングする。このエッチングではコンタクトホール部の領域にわずかに残っているゲート絶縁膜の方が露出している薄膜半導体層よりもはやく完全にエッチングされるように調整する。コンタクトホール部の領域に残されたゲート絶縁膜が完全にエッチング除去された後、エッチング条件を変更し露出している薄膜半導体層のみを選択エッチングし、ハーフトーン露光領域のゲート絶縁膜にダメージをあたえることなくゲート絶縁膜を露出させる。
以上によりＧａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて、完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の薄膜半導体層をパターンニングする。次にイオンドーピング法を用いて基板に対してななめ方向から窒素イオンを照射するか、または窒化性ガスを用いて基板をプラズマ処理することで薄膜トランジスタ素子部の薄膜半導体層の側壁を窒化処理する。その後、残っているポジレジストを剥離する。【００７１】〔手段４０〕手段１から手段１６までに記載された製造方法に関して、第２番めのホトリソグラフィー工程で下記の方法を用いる。
第１番めのホトリソグラフィー工程が完全に終了した後に、基板全面にゲート絶縁膜を形成し、次にノンドープ薄膜半導体層と不純物をドーピングしたオーミックコンタクトのための薄膜半導体層を連続成膜した後、耐酸化性バリアーメタルを成膜する。
次にポジレジストを塗布し、ハーフトーンホトマスク（透過露光量変調ホトマスク）を用いるハーフトーン露光法またはノーマルホトマスクを２種類用いて２回多重露光するハーフトーン２重露光法またはＤＭＤ直接描画露光素子を用いるハーフトーンマスクレス露光法を用いて、現像後に薄膜トランジスタ素子を形成する領域でポジレジストの厚みを最大に厚くし、Ｇａｔｅ電極端子部やＳｏｕｒｃｅ電極端子部や共通電極端子部ならびに静電気保護回路や画素電極領域に形成されているコンタクトパッド部などのコンタクトホールをあける部分のポジレジストを完全に除去し、それ以外の領域には、ポジレジストの厚みが均一に薄く残るように調整する。
次に、ポジレジストが完全に除去されたコンタクトホール部の耐酸化性バリアーメタルと薄膜半導体層を完全にエッチング除去した後、コンタクトホール部のゲート絶縁膜をハーフエッチングしてわずかにゲート絶縁膜を残しておく（５〜２００ｎｍ程度の厚みが残っていれば十分である。）。次に酸素プラズマ処理やオゾンガス処理をおこないポジレジストが薄く均一な膜厚で残っているハーフトーン露光領域のポジレジストを分解除去する。この処理後でも薄膜トランジスタ素子領域のポジレジストは残っているようにハーフトーン露光領域のポジレジスト膜厚と薄膜トランジスタ素子領域の未露光領域のポジレジスト膜厚を調整しておく。
ハーフトーン露光領域のポジレジストが分解除去された後、露出した耐酸化性バリアーメタルと耐酸化性バリアーメタルの下層に形成されている薄膜半導体層をエッチングすると同時に、コンタクトホール部の領域にわずかに残っているゲート絶縁膜もエッチングする。
このエッチングでは、コンタクトホール部の領域にわずかに残っているゲート絶縁膜の方が、ハーフトーン露光領域の薄膜半導体層よりもはやく完全にエッチングされるように調整する。
コンタクトホール部の領域に残されたゲート絶縁膜が完全にエッチング除去された後、エッチング条件を変更し露出している薄膜半導体層のみを選択エッチングし、ハーフトーン露光領域のゲート絶縁膜にダメージをあたえることなくゲート絶縁膜を露出させる。
以上によりＧａｔｅ電極と共通電極と画素電極を含む全領域をコンタクトホール形成部分をのぞいて完全にゲート絶縁膜で被覆した状態を維持しながら薄膜トランジスタ素子部の耐酸化性バリアーメタルと薄膜半導体層をパターンニングする。
次にイオンドーピング法を用いて基板に対してななめ方向から窒素イオンを照射するか、または窒化性ガスを用いて基板をプラズマ処理することで薄膜トランジスタ素子部の薄膜半導体層の側壁を窒化処理する。その後残っているポジレジストを剥離する。【００７２】〔手段４１〕手段３４，３６，３８，４０で用いられる耐酸化性バリアーメタルの材料として、フッ素系のドライエッチングガスでエッチング可能な、モリブデンやチタンやジルコニウムやタンタルやニオブなどの高融点金属を用い、スパッタリング法で１〜５０ｎｍの膜厚に成膜する。【００７３】〔手段４２〕手段３７，３８，３９，４０で薄膜トランジスタ素子部の薄膜半導体層の側壁をイオンドーピング法を用いて窒化処理する時、窒素イオンの照射角度が基板の水平方向から５度〜６０度の範囲でかつ窒素イオンの加速エネルギーを１ｋｅＶ〜１０ｋｅＶの範囲に設定する。【００７４】〔手段４３〕手段１から手段１６までに記載された製造方法に関して、第１番めのホトリソグラフィー工程で、画素電極内部に薄膜画素電極とは別にゲート電極と同じ金属材料で形成されているコンタクトパッドを少なくとも１個以上形成し、第２番めのホトリソグラフィー工程でコンタクトパッド部にコンタクトホールを形成し、第３番めのホトリソグラフィー工程でコンタクトホールを通してコンタクトパッドと薄膜トランジスタ素子のＤｒａｉｎ電極が電気的に接続され、画素電極は、コンタクトホールをのぞいてゲート絶縁膜で完全に被覆されるようにした。【００７５】〔手段４４〕手段１，４，７，１０，１３，１５に記載された製造方法に関して、第１番めのホトリソグラフィー工程で、ゲート電極と、ゲート電極に平行して近接した共通電極と、画素電極と、前記画素電極内部に薄膜画素電極とは別に、ゲート電極と同じ金属材料でコンタクトパッドを少なくとも２個以上同時に同層に形成する。第２番めのホトリソグラフィー工程で形成されたコンタクトホールを通して、上記２個以上のコンタクトパッドのうちすくなくとも１個は、第３番めのホトリソグラフィー工程で形成される薄膜トランジスタ素子のＤｒａｉｎ電極と電気的に接続され、残りのすくなくとも１個以上のコンタクトパッドは、第３番めのホトリソグラフィー工程で形成されるＣｓｔ（保持容量）形成電極と電気的に接続され、かつこのＣｓｔ（保持容量）形成電極を、前記共通電極とゲート絶縁膜をかいしてオーバーラップさせることで、コンデンサーを形成し、画素電極は、コンタクトホールをのぞいてゲート絶縁膜で完全に被覆されるようにした。【００７６】〔手段４５〕手段２，５，８，１１，１４，１６に記載された製造方法に関して、第１回めのホトリソグラフィー工程で、ゲート電極と、ゲート電極に平行して近接した共通電極と、画素電極と、前記画素電極内部に薄膜画素電極とは別にゲート電極と同じ金属材料でコンタクトパッドを少なくとも１個以上同時に同層に形成する。
第２番めのホトリソグラフィー工程で、上記共通電極と、上記コンタクトパッドに対応する位置に、それぞれ別々に１個以上のコンタクトホールを形成した後、３番めのホトリソグラフィー工程で薄膜トランジスタ素子のＤｒａｉｎ電極と液晶分子の配向方向を制御する配向方向制御電極を形成し、Ｄｒａｉｎ電極はコンタクトホールを通してコンタクトパッドと電気的に接続されている。配向方向制御電極はコンタクトホールを通して共通電極と電気的に接続され、かつ薄膜画素電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成している。画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されるようにした。【００７７】〔手段４６〕手段１，４，７，１０，１３，１５に記載された製造方法に関して、第１回めのホトリソグラフィー工程で、ゲート電極と、くし歯状の画素電極と、くし歯状画素電極内部に２個以上のコンタクトパッドと、ゲート電極に平行に近接した共通電極と、前記共通電極からＳｏｕｒｃｅ電極の左右両側に近接して平行にのびているＳｏｕｒｃｅ信号シールド電極と、前記共通電極から同様にくし歯状画素電極に平行にのびているくし歯状共通電極が、同時に同一層に形成されており、第２番めのホトリソグラフィー工程で形成されたコンタクトホールを通して前記くし歯状画素電極内部に形成された２個以上のコンタクトパッドのうちすくなくとも１個は、３番めのホトリソグラフィー工程で形成される薄膜トランジスタ素子のＤｒａｉｎ電極と電気的に接続され、残りの１個以上のコンタクトパッドは、３番めのホトリソグラフィー工程で形成されるＣｓｔ（保持容量）形成電極と、電気的に接続され、かつこのＣｓｔ（保持容量）形成電極は、ゲート電極に平行に近接している共通電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成している。くし歯状画素電極と、くし歯状共通電極と、Ｓｏｕｒｃｅ信号シールド電極は、コンタクトホールをのぞいてゲート絶縁膜で完全に被覆されるようにした。【００７８】〔手段４７〕手段１，４，７，１０，１３，１５に記載された製造方法に関して、第１番めのホトリソグラフィー工程でゲート電極と、ゲート電極に平行して近接した共通電極と、画素電極と、前記画素電極内部に薄膜画素電極とは別にゲート電極と同じ金属材料でコンタクトパッドが少なくとも１個以上、同時に同層に形成されている。第２番めのホトリソグラフィー工程で前記共通電極とコンタクトパッドに対応する位置にそれぞれ別々に１個以上のコンタクトホールを形成した後、第３番めのホトリソグラフィー工程で、薄膜トランジスタ素子のＤｒａｉｎ電極とＣｓｔ（保持容量）形成電極が形成され、Ｄｒａｉｎ電極はコンタクトホールを通してコンタクトパッドと電気的に接続され、かつＣｓｔ（保持容量）形成電極は、コンタクトホールを通して共通電極と電気的的に接続され、Ｃｓｔ（保持容量）形成電極は、薄膜画素電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成している。画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されるようにした。【００７９】〔手段４８〕手段１，４，７，１０，１３，１５に記載された製造方法に関して、第１番めのホトリソグラフィー工程でゲート電極と共通電極と、前記共通電極によって２つの領域に分割された画素電極と、分割された画素電極のうちこれらの画素を駆動する薄膜トランジスタ素子に近接した画素電極の内部に２個以上のコンタクトパッドが形成され、もう一方の分割された画素電極内部には、１個以上のコンタクトパッドが形成される。第２番めのホトリソグラフィー工程でこれらのコンタクトパッドに対応する位置にコンタクトホールが形成される。３番めのホトリソグラフィー工程で薄膜トランジスタ素子のＤｒａｉｎ電極とＣｓｔ（保持容量）形成電極が形成され、前記Ｄｒａｉｎ電極は近接している画素電極のコンタクトパッドとコンタクトホールを通して電気的に接続され、前記Ｃｓｔ（保持容量）形成電極は、分割された画素電極内部のコンタクトパッドのうち共通電極に近接している２つの別々の画素領域内部に形成された２つのコンタクトパッドとコンタクトホールを通して電気的に接続されており、かつＣｓｔ（保持容量）形成電極はゲート絶縁膜をかいして共通電極とオーバーラップすることでコンデンサーを形成している。画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されるようにした。【００８０】〔手段４９〕手段１，４，７，１０，１３，１５に記載された製造方法に関して、第１番めのホトリソグラフィー工程で、基板の単位画素中に、２本のそれぞれ電気的に独立した共通電極と、１本のゲート電極と、前記ゲート電極によって２つの領域に分割された画素電極と、前記２つの領域に分割された画素電極内部に、それぞれ別々に２個以上のコンタクトパッドが形成される。次に第２番めのホトリソグラフィー工程でこれらのコンタクトパッドに対応する位置にコンタクトホールが形成される。次に第３番めのホトリソグラフィー工程でゲート電極によって２つの領域に分割されたそれぞれの画素電極に対応した２個のＤｒａｉｎ電極とそれぞれの画素電極に対応した２個のＣｓｔ（保持容量）形成電極が形成され、前記２個のＤｒａｉｎ電極は、ゲート電極によって２つに分割された画素電極内部に形成されたコンタクトパッドのうちのゲート電極に近接したコンタクトパッドとコンタクトホールを通して電気的に接続されており、前記２個のＣｓｔ（保持容量）形成電極は、分割された画素電極内部に形成された残りのコンタクトパッドとそれぞれ別々にコンタクトホールを通して電気的に接続され、かつ前記２個のＣｓｔ（保持容量）形成電極はゲート絶縁膜をかいしてそれぞれ別々に２本の共通電極とオーバーラップすることで、独立したコンデンサーを形成している。２つに分割されている画素電極は、コンタクトホールをのぞいてゲート絶縁膜で完全に被覆されるようにした。【００８１】〔手段５０〕手段２，５，８，１１，１４，１６に記載された製造方法に関して、第１番めのホトリソグラフィー工程で、基本の単位画素中に、２本のそれぞれ電気的に独立した共通電極と、１本のゲート電極と、前記ゲート電極によって２つの領域に分割された画素電極と、前記２つの領域に分割された画素電極内部に、ゲート電極に近接した位置にそれぞれ別々に１個以上のコンタクトパッドが形成される。次に第２番めのホトリソグラフィー工程でこれらのコンタクトパッドと２本の共通電極に対応する位置にコンタクトホールが形成される。
３番めのホトリソグラフィー工程で２つの領域に分割されたそれぞれの画素電極に対応した薄膜トランジスタ素子の２個のＤｒａｉｎ電極と、それぞれ２つの画素電極に対応した液晶分子の配向方向を制御する２組の配向制御電極が形成され、前記２個のＤｒａｉｎ電極はコンタクトホールを通してそれぞれ別々に２つに分割された画素電極内部のコンタクトパッドと電気的に接続されており、前記２組の配向方向制御電極は、２本の共通電極とコンタクトホールを通してそれぞれ別々に独立して電気的に接続され、かつ２組の配向制御電極はゲート絶縁膜をかいしてそれぞれ別々に２つの領域に分割された画素電極とオーバーラップすることで、それぞれ独立したコンデンサーを形成している。２つに分割されている画素電極は、コンタクトホールをのぞいてゲート絶縁膜で完全に被覆されるようにした。【００８２】〔手段５１〕手段１，２，４，５，７，８，１０，１１，１３，１４，１５，１６に記載されている製造方法に関して、第１番めのホトリソグラフィー工程で、基本の単位画素中に２本のそれぞれ電気的に独立した共通電極と、１本のゲート電極と、前記ゲート電極によって２つの領域に分割された画素電極と、前記２つの領域に分割された画素電極のうちの１方の画素電極にすくなくとも２個以上のコンタクトパッドを形成し、もう一方の残りの画素電極には少なくとも１個のコンタクトパッドを形成する。第２番めのホトリソグラフィー工程で、これらのコンタクトパッドと、すくなくとも１個のコンタクトパッドが形成された後者の画素電極に近接して配置されている共通電極の上にコンタクトホールを形成する。第３番めのホトリソグラフィー工程で、分割されたそれぞれの画素電極に対応した薄膜トランジスタ素子の２個のＤｒａｉｎ電極と、１個のＣｓｔ（保持容量）形成電極と、液晶分子の配向方向を制御する１組の配向方向制御電極が形成される。前記２個のＤｒａｉｎ電極は２つに分割された画素電極内部に形成されたコンタクトパッドとそれぞれ別々のコンタクトホールを通して電気的に接続され、前記１組の配向方向制御電極は、２つの共通電極のうちコンタクトホールがあけられた方の共通電極とコンタクトホールを通して電気的に接続され、前記１個のＣｓｔ（保持容量）形成電極は、すくなくとも２個以上のコンタクトパッドが形成されている画素電極の共通電極に近接しているコンタクトパッドとコンタクトホールを通して電気的に接続されている。
前記１組の配向方向制御電極は、ゲート絶縁膜をかいして、すくなくとも１個のコンタクトパッドが形成されている画素電極とオーバーラップすることでコンデンサーを形成しており、かつ前記Ｃｓｔ（保持容量）形成電極は、ゲート絶縁膜をかいして、すくなくとも２個のコンタクトパッドが形成されているもう一方の画素電極とオーバーラップすることでコンデンサーを形成している。２つに分割されている画素電極は、コンタクトホールをのぞいてゲート絶縁膜で完全に被覆されるようにした。【００８３】〔手段５２〕手段１，４，７，１０，１３，１５に記載された製造方法に関して、第１番めのホトリソグラフィー工程でゲート電極と、くし歯状の画素電極と、画素電極内部に１個以上のコンタクトパッドと、ゲート電極に平行に近接した共通電極と、前記共通電極からＳｏｕｒｃｅ電極の左右両側に近接して平行にのびているＳｏｕｒｃｅ信号シールド電極と、前記共通電極からくし歯状画素電極に平行にのびているくし歯状共通電極が同時に同一層に形成され、第２番めのホトリソグラフィー工程で、前記共通電極と、前記コンタクトパッドに対応する位置に、それぞれ別々に１個以上のコンタクトホールが形成された後、第３番めのホトリソグラフィー工程で薄膜トランジスタ素子のＤｒａｉｎ電極と、Ｃｓｔ（保持容量）形成電極が形成され、前記Ｄｒａｉｎ電極は、コンタクトホールを通して前記コンタクトパッドと電気的に接続され、前記Ｃｓｔ（保持容量）形成電極は、ゲート電極に平行に近接している共通電極とコンタクトホールを通して電気的に接続され、かつ前記Ｃｓｔ（保持容量）形成電極は、前記くし歯状画素電極と、ゲート絶縁膜をかいしてオーバーラップすることで、コンデンサーを形成している。くし歯状画素電極とくし歯状共通電極とＳｏｕｒｃｅ信号シールド電極は、コンタクトホールをのぞいてゲート絶縁膜で完全に被覆されるようにした。【００８４】〔手段５３〕手段３，６，９，１２に記載された製造方法に関して、第１番めのホトリソグラフィー工程でゲート電極と、ゲート電極に平行して近接した共通電極と、ベタ状画素電極と、ベタ状画素電極内部に透明画素電極とは別にゲート電極と同じ金属材料でコンタクトパッドが少なくとも１個、同時に同層に形成される。次に第２番めのホトリソグラフィー工程で前記共通電極と前記コンタクトパッドに対応する位置にそれぞれ別々に１個以上のコンタクトホールを形成した後、第３番めのホトリソグラフィー工程で薄膜トランジスタ素子のＤｒａｉｎ電極と、くし歯状共通電極が形成され、Ｄｒａｉｎ電極は、コンタクトホールを通して前記コンタクトパッドと電気的に接続され、くし歯状共通電極は、コンタクトホールを通して前記ゲート電極に平行して近接した共通電極と電気的に接続され、かつくし歯状共通電極は、前記ベタ状画素電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成している。ベタ状画素電極はコンタクトホールをのぞいてゲート絶縁膜で完全に被覆されるようにした。【００８５】〔手段５４〕手段１，４，７，１０，１３，１５に記載された製造方法に関して、第１番めのホトリソグラフィー工程で、直線状のゲート電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極内部には、液晶分子の配向方向を制御するための細長いスリットが複数周期的に形成されており、これらの複数の細長いスリットは、直線状のゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。画素電極は、第２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいては、完全にゲート絶縁膜で被覆されており、第３番めのホトリソグラフィー工程で形成された直線状Ｓｏｕｒｃｅ電極（映像信号電極）は、ゲート絶縁膜をかいしてゲート電極と直交して配置するようにした。【００８６】〔手段５５〕手段１，４，７，１０，１３，１５に記載された製造方法に関して、第１番めのホトリソグラフィー工程で直線状のゲート電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極内部には、液晶分子の配向方向を制御するための細長いスリットがマトリックス状に形成されており、これらのマトリックス状の細長いスリットは、直線状のゲート電極に対して、平行または直交する方向に細長くのびている。画素電極は、第２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいて完全にゲート絶縁膜で被覆されており、３番めのホトリソグラフィー工程で形成された直線状Ｓｏｕｒｃｅ電極（映像信号電極）は、ゲート絶縁膜をかいしてゲート電極と直交して配置するようにした。【００８７】〔手段５６〕手段２，５，８，１１，１４，１６に記載された製造方法に関して、第１番めのホトリソグラフィー工程で、直線状のゲート電極と，共通電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極は第２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいては、完全にゲート絶縁膜で、被覆されており、第３番めのホトリソグラフィー工程で、液晶分子の配向方向を制御する細長い配向方向制御電極と、直線状のＳｏｕｒｃｅ電極が形成され、配向方向制御電極は直線状のゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。配向方向制御電極は、コンタクトホールを通して共通電極と電気的に接続されており、直線状のＳｏｕｒｃｅ電極はゲート絶縁膜をかいしてゲート電極と直交して配置するようにした。【００８８】〔手段５７〕手段２，５，８，１１，１４，１６に記載された製造方法に関して、第１番めのホトリソグラフィー工程で、直線状のゲート電極と共通電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極は、第２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいては、完全にゲート絶縁膜で被覆されており、３番めのホトリソグラフィー工程で、液晶分子の配向方向を制御する細長い配向方向制御電極と、直線状のＳｏｕｒｃｅ電極（映像信号電極）が形成され、前記配向方向制御電極は直線状のゲート電極に対して平行または直交する方向に細長くのびており、マトリックス状の形状をなしている。配向方向制御電極はコンタクトホールを通して共通電極と電気的に接続されており、直線状のＳｏｕｒｃｅ電極は、ゲート絶縁膜をかいしてゲート電極と直交して配置するようにした。【００８９】〔手段５８〕手段１，２，４，５，７，８，１０，１１，１３，１４，１５，１６に記載された製造方法に関して、第１番めのホトリソグラフィー工程で基本の単位画素中に、１本のゲート電極と、１本の共通電極と、１枚の画素電極と、画素電極内部に少なくとも１個のコンタクトパッドが形成され、画素電極の３分の２から５分の４の面積をしめる領域に液晶配向方向を制御する細長い複数のスリットが形成されている。これらの複数の細長いスリットは、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、スリットが形成されている画素領域の中央部付近で９０度の角度で屈曲している形状をしているか、またはマトリックス状の形状でゲート電極に対して平行または直交する方向に細長くのびた形状をしている。
次に第２番めのホトリソグラフィー工程で前記共通電極とコンタクトパッドにそれぞれ別々に１個以上のコンタクトホールを形成する。
前記画素電極はコンタクトホールをのぞいて完全にゲート絶縁膜で被覆されている。
第３番めのホトリソグラフィー工程でゲート電極に直交する直線状のＳｏｕｒｃｅ電極と、画素電極の５分の１から３分の１の面積をしめるスリットが形成されていない領域に、液晶分子の配向方向を制御する配向方向制御電極を形成する。配向方向制御電極は共通電極とコンタクトホールを通して電気的に接続されており、かつゲート電極に対してプラスマイナス４５度の方向に細長くのびており、配向制御電極が形成されている画素領域の中央部付近で９０度の角度で屈曲している形状をしているか、またはマトリックス状の形状でゲート電極に対して平行または直交する方向に細長くのびた形状をしている。配向制御電極が形成されている画素領域の方がスリットが形成されている画素領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さくなるようにした。【００９０】〔手段５９〕手段１，４，７，１０，１３，１５に記載された製造方法に関して、第１番めのホトリソグラフィー工程で、直線状のゲート電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極には、液晶分子の配向方向を制御するための細長いスリットが複数周期的に形成されており、これらの複数の細長いスリットは、直線状のゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。画素電極も同様に、直線状のゲート電極に対してプラスマイナス４５度の方向に長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。第２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいては、画素電極は完全にゲート絶縁膜で被覆されている。
第３番めのホトリソグラフィー工程で形成されるＳｏｕｒｃｅ電極（映像信号電極）も、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極や画素電極に形成されている細長いスリットと同様に、画素電極の中央部付近で９０度の角度で屈曲している構造にした。【００９１】〔手段６０〕手段２，５，８，１１，１４，１６に記載された製造方法に関して、第１番めのホトリソグラフィー工程で、直線状のゲート電極と、共通電極と、画素電極と、画素電極内部のコンタクトパッドが形成され、画素電極は、直線状のゲート電極に対してプラスマイナス４５度の方向に長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。第２番めのホトリソグラフィー工程で、共通電極部とコンタクトパッド部にコンタクトホールが形成され、画素電極は、コンタクトホールをのぞいて完全にゲート絶縁膜で被覆されている。
第３番めのホトリソグラフィー工程で液晶分子の配向方向を制御する細長い配向方向制御電極と、Ｓｏｕｒｃｅ電極（映像信号電極）が形成され、配向方向制御電極は直線状のゲート電極に対して、プラスマイナス４５度の方向に細長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。配向方向制御電極は、コンタクトホールを通して共通電極と電気的に接続されており、ゲート絶縁膜をかいして画素電極とオーバーラップすることでコンデンサーを形成している。Ｓｏｕｒｃｅ電極もゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極や配向方向制御電極と同様に画素電極の中央部付近で９０度の角度で屈曲している構造にした。【００９２】〔手段６１〕手段１，２，４，５，７，８，１０，１１，１３，１４，１５，１６に記載された製造方法に関して、第１番めのホトリソグラフィー工程で基本の単位画素中に、直線状の１本のゲート電極と、１本の共通電極と、１枚の画素電極と、画素電極内部に少なくとも１個のコンタクトパッドが形成され、画素電極の３分の２から５分の４の面積をしめる領域に液晶配向方向を制御する細長い複数のスリットが形成されている。これらの複数の細長いスリットは、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極の中央部付近で、９０度の角度で屈曲している。画素電極も同様に直線状のゲート電極に対してプラスマイナス４５度の方向に長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。
第２番めのホトリソグラフィー工程で前記共通電極と、コンタクトパッドにそれぞれ別々に１個以上のコンタクトホールを形成する。前記画素電極はコンタクトホールをのぞいて完全にゲート絶縁膜で被覆されている。第３番めのホトリソグラフィー工程で、Ｓｏｕｒｃｅ電極（映像信号電極）と、画素電極の５分の１から３分の１の面積をしめるスリットが形成されていない画素領域に、液晶分子の配向方向を制御する配向方向制御電極を形成する。配向方向制御電極は、コンタクトホールを通して共通電極と電気的に接続されており、かつゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極の中央部付近で９０度の角度で屈曲している。配向方向制御電極はゲート絶縁膜をかいして画素電極とオーバーラップすることでコンデンサーを形成している。
Ｓｏｕｒｃｅ電極も、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極や、画素電極に形成された細長いスリットや、配向方向制御電極と同様に画素電極の中央部付近で９０度の角度で屈曲している。
配向方向制御電極が形成されている画素電極の５分の１から３分の１の面積をしめる領域の方が、細長いスリットが形成されている画素電極の３分の２から５分の４の面積をしめる残りの領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さくなるようにした。【００９３】〔手段６２〕手段１，４，７，１０，１３，１５に記載された製造方法に関して、第１番めのホトリソグラフィー工程で基本の単位画素中に、１本の直線状ゲート電極と、１本の共通電極と、１枚の画素電極と画素電極内部にコンタクトパッドがすくなくとも１個以上形成されている。画素電極は２つの領域に分けられており、画素電極の３分の２から５分の４の面積をしめる領域には、液晶分子の配向方向を制御する細長い複数のスリットが、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、それぞれのスリットは４０〜６０ミクロンメートルピッチで疎に平行に配列されていて、この疎に配列されている領域の中央部付近で、画素電極と細長い複数のスリットは、９０度に屈曲している。
画素電極の残りの５分の１から３分の１の面積をしめる領域には、液晶分子の配向方向を制御する細長い複数のスリットが、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、それぞれのスリットは２０〜４０ミクロンメートルピッチで密に平行に配列されており、この密に配列されている領域の中央部付近で、画素電極と細長い複数のスリットは、９０度に屈曲している。
第２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいて画素電極は完全にゲート絶縁膜で被覆されている。
第３番めのホトリソグラフィー工程で形成されるＳｏｕｒｃｅ電極（映像信号電極）もゲート電極に対してプラスマイナス４５度の方向に細長くのびており、画素電極や細長いスリットと同様にスリットが疎に配列されている画素領域の中央部付近と、スリットが密に配列されている画素領域の中央部付近の２ケ所で、すくなくとも２回以上９０度に屈曲している構造にした。【００９４】〔手段６３〕手段２，５，８，１１，１４，１６に記載の製造方法に関して、第１番めのホトリソグラフィー工程で基本の単位画素中に、１本の直線状のゲート電極と、１本の共通電極と、１枚の画素電極と、画素電極内部に少なくとも１個のコンタクトパッドが形成されている。第２番めのホトリソグラフィー工程でコンタクトパッド部に形成されるコンタクトホールをのぞいては、画素電極は完全にゲート絶縁膜で被覆されている。
第３番めのホトリソグラフィー工程でＳｏｕｒｃｅ電極（映像信号電極）と、液晶分子の配向方向を制御する細長い複数の配向方向制御電極が形成される。画素電極の３分の２から５分の４の面積をしめる領域には、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびており、それぞれの配向方向制御電極は４０〜６０ミクロンメートルのピッチで疎に平行に配列されている。この疎に配列されている領域の中央部付近で、画素電極と細長い複数の配向方向制御電極は、両方ともに９０度に屈曲している。画素電極の残り５分の１から３分の１の面積をしめる領域には、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長く複数本のびており、それぞれの配向方向制御電極は、２０〜４０ミクロンメートルピッチで密に平行に配列されている。この密に配列されている領域の中央部付近で、画素電極と細長い複数の配向方向制御電極は、両方ともに９０度に屈曲している。
Ｓｏｕｒｃｅ電極も、画素電極や、細長い配向方向制御電極と同様に、配向方向制御電極が疎に配列されている画素領域の中央部付近と、配向方向制御電極が密に配列されている画素領域の中央部付近の２か所ですくなくとも２回以上９０度に屈曲している。
２つの画素領域に配列されている配向方向制御電極は、領域の境界で連結されており、コンタクトホールを通して共通電極と電気的に接続され、ゲート絶縁膜をかいして画素電極とオーバーラップすることでコンデンサーを形成するようにした。【００９５】〔手段６４〕手段１，２，４，５，７，８，１０，１１，１３，１４，１５，１６に記載の製造方法に関して、第１番めのホトリソグラフィー工程で基本の単位画素中に、１本の直線状のゲート電極と、１本の共通電極と、１枚の画素電極と、画素電極内部にすくなくとも１個のコンタクトパッドが形成されている。第２番めのホトリソグラフィー工程でコンタクトホールが共通電極部とコンタクトパッド部に形成される。
コンタクトパッド部のコンタクトホールをのぞいて画素電極は、完全にゲート絶縁膜で被覆されている。第３番めのホトリソグラフィー工程でＳｏｕｒｃｅ電極（映像信号電極）と液晶分子の配向方向を制御する細長い複数の配向方向制御電極が形成され、配向方向制御電極は、コンタクトホールを通して共通電極と電気的に接続されている。
画素電極は２つの領域に分けられており、画素電極の３分の２から５分の４の面積をしめる領域には、液晶配向方向を制御する細長い複数のスリットがゲート電極に対して、プラスマイナス４５度の方向に細長くのびており、それぞれのスリットは４０〜６０ミクロンメートルのピッチで疎に平行に配列されていて、この領域の中央部付近で画素電極と細長い複数のスリットは両方ともに９０度の角度で屈曲している。
画素電極の残り５分の１から３分の１の面積をしめる領域には、複数の配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびており、それぞれの配向方向制御電極は、２０〜４０ミクロンメートルピッチで密に平行に配列されていて、この領域の中央部付近で、画素電極と細長い複数の配向制御電極は両方ともに９０度の角度で屈曲している。
Ｓｏｕｒｃｅ電極も画素電極や細長いスリットや細長い配向方向制御電極と同様に、細長いスリットが疎に配列されている画素領域の中央部付近と、配向方向制御電極が密に配列されている画素領域の中央部付近の２か所で少なくとも合計で２回以上９０度に屈曲している。
配向方向制御電極が密に平行に配列されている画素電極の５分の１から３分の１の面積をしめる領域の方が、細長いスリットが疎に平行に配列されている画素電極の３分の２から５分の４の面積をしめる領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さくなるようにした。【００９６】〔手段６５〕手段１，４，７，１０，１３，１５に記載の製造方法に関して、第１番めのホトリソグラフィー工程で、基本となる単位画素中に、１本のゲート電極と２本の共通電極とゲート電極によって大面積領域と小面積領域の２つの領域に分断された２枚の画素電極と、２つの領域に分断されたそれぞれの画素電極内部に少なくともそれぞれ２個以上、合計して４個以上のコンタクトパッドが形成されている。大きい方の画素電極の面積は小さい方の画素電極の面積の約２倍から４倍の大きさである。
大きい方の画素電極には、液晶分子の配向方向を制御するための複数の細長いスリットがゲート電極に対してプラスマイナス４５度の方向に細長くのびた形状に形成されており、それぞれのスリットは、４０〜６０ミクロンメートルのピッチで疎に互いに平行に配列されている。
大きい画素電極の中央部付近で細長いスリットは９０度の角度で屈曲している。小さい方の画素電極にも液晶分子の配向方向を制御するための複数の細長いスリットがゲート電極に対してプラスマイナス４５度の方向に細長くのびた形状に形成されており、それぞれのスリットは２０〜４０ミクロンメートルピッチで密に互いに平行に配列されている。小さい画素電極の中央部付近で細長いスリットは、９０度の角度で屈曲している。第２番めのホトリソグラフィー工程でコンタクトホールが、コンタクトパッド部に形成され、これらのコンタクトホールをのぞいて、大小２つに分断された画素電極は、完全にゲート絶縁膜で被覆されている。
第３番めのホトリソグラフィー工程で基本となる単位画素中にゲート電極と直交している直線状のＳｏｕｒｃｅ電極（映像信号電極）と、大面積画素電極と小面積画素電極のそれぞれに対応する２つのＤｒａｉｎ電極と、２つのＣｓｔ（保持容量）形成電極が形成される。
２つのＤｒａｉｎ電極は、コンタクトホールを通して大小２つの画素電極と別々に電気的に接続されている。２つのＣｓｔ（保持容量）形成電極はコンタクトホールを通して大小２つの画素電極と別々に電気的に接続され、かつゲート絶縁膜をかいしてそれぞれに対応する２本の共通電極とオーバーラップすることで、２つの独立したコンデンサーを形成するようにした。【００９７】〔手段６６〕手段２，５，８，１１，１４，１６に記載の製造方法に関して、第１番めのホトリソグラフィー工程で基本となる単位画素中に１本のゲート電極と、２本の共通電極と、ゲート電極によって大小の２つの領域に分断された２枚の画素電極と、２つに分断されたそれぞれの画素電極内部に少なくとも１個のコンタクトパッドが形成されている。大きい方の画素電極の面積は、小さい方の画素電極の面積の約２倍から４倍の大きさである。２番めのホトリソグラフィー工程で、コンタクトホールが大小２つの画素電極内部のコンタクトパッド部と大小２つの画素電極に対応する２本の共通電極部に形成され、コンタクトホールをのぞいては、大小２つの画素電極は完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で、基本の単位画素中に、ゲート電極に直交する直線状のＳｏｕｒｃｅ電極（映像信号電極）と、大小２つの画素電極に対応する２つのＤｒａｉｎ電極と、大小２つの画素電極に対応する液晶分子の配向配向を制御するための細長い配向方向制御電極が形成される。２つのＤｒａｉｎ電極は大小２つの画素電極に形成されたコンタクトパッドとコンタクトホールを通して電気的に接続されている。大きい方の画素電極領域では、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびており、複数の配向方向制御電極は４０〜６０ミクロンピッチで疎に互いに平行に配列されている。大きい画素電極の中央部付近で細長い配向方向制御電極は９０度の角度で屈曲している。小さい方の画素電極領域では、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびており、複数の配向方向制御電極は、２０〜４０ミクロンピッチで密に互いに平行に配列されている。小さい画素電極の中央部付近で細長い配向方向制御電極は、９０度の角度で屈曲している。
大小の２つの画素電極領域に配列されているそれぞれの配向方向制御電極は、それぞれに対応している２つの共通電極とコンタクトホールを通して電気的に接続されており、ゲート絶縁膜をかいして大小の画素電極とそれぞれオーバーラップすることで２つの独立したコンデンサーを形成するようにした。【００９８】〔手段６７〕手段１，２，４，５，７，８，１０，１１，１３，１４，１５，１６に記載の製造方法に関して、第１番めのホトリソグラフィー工程で基本となる単位画素中に１本のゲート電極と、２本の共通電極と、ゲート電極によって大小２つの領域に分断された２枚の画素電極が形成され、大きい面積の画素電極には、２個以上のコンタクトパッドが形成され、小さい面積の画素電極には、すくなくとも１個以上のコンタクトパッドが形成されている。大きい方の画素電極の面積は、小さい方の画素電極の面積の約２倍から４倍の大きさであり、この大きい方の画素電極には、液晶分子の配向方向を制御する細長い複数のスリットが形成されている。これら複数のスリットはゲート電極に対してプラスマイナス４５度の方向に細長くのびており、４０〜６０ミクロンのピッチで疎に互いに平行に配列されている。大きい画素電極の中央部付近で細長い複数のスリットは９０度の角度で屈曲している。
２番めのホトリソグラフィー工程で、コンタクトホールが大小２つの画素電極内部に形成されたコンタクトパッド部と、小さい画素電極に対応した１本の共通電極に形成され、これらのコンタクトホールをのぞいて大小２つの画素電極は、完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で、基本となる単位画素中に、ゲート電極と直交する直線状のＳｏｕｒｃｅ電極（映像信号電極）と、大小２つの画素電極に対応する２つのＤｒａｉｎ電極と、大きい画素電極に対応するひとつのＣｓｔ（保持容量）形成電極と、小さい画素電極に対応する液晶分子の配向方向を制御するための細長い配向方向制御電極が形成される。２つのＤｒａｉｎ電極は、大小２つの画素電極に形成されたコンタクトパッドとコンタクトホールを通して電気的に接続されている。小さい方の画素電極領域では、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびている。複数の配向方向制御電極は、２０〜４０ミクロンピッチで密に互いに平行に配列されており、小さい画素電極の中央部付近で９０度の角度で屈曲している。前記配向方向制御電極は小さい画素電極に対応する１本の共通電極とコンタクトホールを通して電気的に接続されており、ゲート絶縁膜をかいして小さな画素電極とオーバーラップすることで、コンデンサーを形成している。
前記Ｃｓｔ（保持容量）形成電極は、コンタクトホールを通して大きい画素電極と電気的に接続され、かつゲート絶縁膜をかいして大きい画素電極に対応している１本の共通電極とオーバーラップすることでコンデンサーを形成している。配向方向制御電極が密に平行に配列されている小さい画素電極領域のほうが、細長い配向方向制御用スリットが疎に平行に配列されている大きい画素電極領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さくなるようにした。【００９９】〔手段６８〕手段１，４，７，１０，１３，１５に記載の製造方法に関して、第１番めのホトリソグラフィー工程で、基本となる単位画素中に１本のゲート電極と、２本の共通電極と、ゲート電極によって大小２つの領域に分断された２枚の画素電極と、分断されたそれぞれの画素電極内部に少なくともそれぞれ２個以上のコンタクトパッドが形成されている。大きい方の画素電極の面積は、小さい方の画素電極の面積の約２倍から４倍の大きさである。
大きい方の画素電極には、液晶分子の配向方向を制御するための複数の細長いスリットがゲート電極に対してプラスマイナス４５度の方向に細長くのびた形状に形成されており、それぞれのスリットは４０〜６０ミクロンのピッチで疎に互いに平行に配列されている。
大きい画素電極の中央部付近で大きい画素電極と細長い複数のスリットは、９０度の角度で屈曲している。
小さい方の画素電極にも液晶分子の配向方向を制御するための複数の細長いスリットがゲート電極に対してプラスマイナス４５度の方向に細長くのびた形状に形成されており、それぞれのスリットは２０〜４０ミクロンピッチで密に互いに平行に配列されている。
小さい画素電極の中央部付近で小さい画素電極と細長い複数のスリットは９０度の角度で屈曲している。
第２番めのホトリソグラフィー工程でコンタクトホールが、大小２つの画素電極内部のコンタクトパッド部に形成される。これらのコンタクトホールをのぞいて大小２つの画素電極は完全にゲート絶縁膜で被覆されている。
第３番めのホトリソグラフィー工程で基本となる単位画素中にＳｏｕｒｃｅ電極（映像信号電極）と、大面積画素電極と、小面積画素電極のそれぞれに対応する２つのＤｒａｉｎ電極と２つのＣｓｔ（保持容量）形成電極が形成される。前記Ｓｏｕｒｃｅ電極はゲート電極に対してプラスマイナス４５度の方向に細長くのびており、大小２つの画素電極と細長いスリットと同様に大きい画素電極の中央部付近と、小さい画素領域の中央部付近の２か所ですくなくとも２回以上９０度に屈曲している。
２つのＤｒａｉｎ電極は、コンタクトホールを通して大小２つの画素電極とそれぞれ別々に電気的に接続されている。２つのＣｓｔ（保持容量）形成電極はコンタクトホールを通して大小２つの画素電極とそれぞれ別々に電気的に接続され、かつゲート絶縁膜をかいしてそれぞれのＣｓｔ形成電極に対応している２本の共通電極とオーバーラップすることで２つの独立したコンデンサーを形成するようにした。【０１００】〔手段６９〕手段２，５，８，１１，１４，１６に記載の製造方法に関して、第１番めのホトリソグラフィー工程で基本となる単位画素中に１本のゲート電極と、２本の共通電極と、ゲート電極によって大小２つの領域に分断された２枚の画素電極と、分断されたそれぞれの画素電極内部に少なくとも１個以上のコンタクトパッドが形成されている。大きい方の画素電極の面積は、小さい方の画素電極の面積の約２倍から４倍の大きさである。大小２つの画素電極は、それぞれの画素電極の中央部付近で９０度の角度で屈曲しており、ゲート電極に対しては、プラスマイナス４５度の角度で屈曲している。
第２番めのホトリソグラフィー工程で、コンタクトホールが大小２つの画素電極内部のコンタクトパッド部と大小２つの画素電極に対応する２本の共通電極に形成され、コンタクトホールをのぞいては大小２つの画素電極は完全にゲート絶縁膜で被覆されている。
第３番めのホトリソグラフィー工程で基本の単位画素中にＳｏｕｒｃｅ電極（映像信号電極）と、大小２つの画素電極にそれぞれ別々に対応する２つのＤｒａｉｎ電極と、大小２つの画素電極にそれぞれ別々に対応する液晶分子の配向方向を制御するための細長い配向方向制御電極が形成される。２つのＤｒａｉｎ電極は大小２つの画素電極に形成されたコンタクトパッドとコンタクトホールを通して電気的に接続されている。大きい方の画素電極領域では配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびており、複数の配向方向制御電極は４０〜６０ミクロンピッチで疎に互いに平行に配列されている。
大きい画素電極の中央部付近で、細長い配向方向制御電極は、大きい画素電極と同様に９０度の角度で屈曲している。
小さい画素電極領域では、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびており、複数の配向方向制御電極は、２０〜４０ミクロンピッチで密に互いに平行に配列されている。小さい画素電極の中央部付近で細長い配向方向制御電極は、小さい画素電極と同様に９０度の角度で屈曲している。大小２つの画素電極領域に配列されているそれぞれの配向方向制御電極は、大小２つの画素電極に対応している２つの共通電極とコンタクトホールを通してそれぞれ別々に電気的に接続されており、ゲート絶縁膜をかいして大小２つの画素電極とそれぞれオーバーラップすることで２つの独立したコンデンサーを形成している。前記Ｓｏｕｒｃｅ電極はゲート電極に対してプラスマイナス４５度の方向に細長くのびており、大小２つの画素電極と細長い配向方向制御電極と同様に、大きい画素電極の中央部付近と小さい画素電極の中央部付近の２ケ所ですくなくとも２回以上９０度に屈曲するようにした。【０１０１】〔手段７０〕手段１，２，４，５，７，８，１０，１１，１３，１４，１５，１６に記載の製造方法に関して、第１番めのホトリソグラフィー工程で基本となる単位画素中に１本のゲート電極と、２本の共通電極と、ゲート電極によって大小２つの領域に分断された２枚の画素電極が形成され、大きい面積の画素電極には、２個以上のコンタクトパッドが形成され、小さい面積の画素電極には、すくなくとも１個以上のコンタクトパッドが形成されている。
大きい画素電極の面積は、小さい画素電極の面積の約２倍から４倍の大きさであり、大きい画素電極には、液晶分子の配向方向を制御する細長い複数のスリットが形成されている。これら複数のスリットはゲート電極に対してプラスマイナス４５度の方向に細長くのびており、４０〜６０ミクロンピッチで疎に互いに平行に配列され、大きい画素電極の中央部付近で９０度の角度で屈曲している。
大小２つの画素電極はそれぞれの画素電極の中央部付近で９０度の角度で屈曲しており、ゲート電極に対してはプラスマイナス４５度の角度で屈曲している。
２番めのホトリソグラフィー工程でコンタクトホールが大小２つの画素電極内部に形成されたコンタクトパッド部と、小さい画素電極に対応した１本の共通電極に形成され、これらのコンタクトホールをのぞいて大小２つの画素電極は完全にゲート絶縁膜で被覆されている。
第３番めのホトリソグラフィー工程で、基本の単位画素中にＳｏｕｒｃｅ電極（映像信号電極）と、大小２つの画素電極にそれぞれ別々に対応する２つのＤｒａｉｎ電極と、大きい画素電極に対応するひとつののＣｓｔ（保持容量）形成電極と、小さい画素電極に対応する液晶分子の配向方向を制御するための細長い配向方向制御電極が形成される。２つのＤｒａｉｎ電極は、大小２つの画素電極に形成されたコンタクトパッドとコンタクトホールを通して電気的に接続されている。
小さい画素電極領域では、配向方向制御電極がゲート電極に対してプラスマイナス４５度の方向に細長くのびている。これらの複数の配向方向制御電極は２０〜４０ミクロンのピッチで密に互いに平行に配列されており、小さい画素電極の中央部付近で９０度の角度で屈曲している。配向方向制御電極は、小さい画素電極に対応している１本の共通電極とコンタクトホールを通して電気的に接続されており、ゲート絶縁膜をかいして小さい画素電極とオーバーラップすることでコンデンサーを形成している。
前記Ｃｓｔ（保持容量）形成電極は、コンタクトホールを通して大きい画素電極と電機的に接続され、かつゲート絶縁膜をかいして大きい画素電極に対応している１本の共通電極とオーバーラップすることでコンデンサーを形成している。
前記Ｓｏｕｒｃｅ電極は、ゲート電極に対してプラスマイナス４５度の方向に細長くのびており、大きい画素電極の中央部付近と、小さい画素電極の中央部付近の２ケ所ですくなくとも単位画素中で２回以上９０度の角度で屈曲している。
配向方向制御電極が密に平行に配列されている小さい画素領域の方が、細長い配向方向制御電極スリットが疎に平行に配列されている大きい画素電極領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さくなるようにした。【０１０２】〔手段７１〕手段１，４，７，１０，１３，１５に記載の製造方法に関して、第１番めのホトリソグラフィー工程で基本となる単位画素中に１本のゲート電極と、くし歯状の画素電極と、くし歯状の画素電極内部に少なくとも２個以上のコンタクトパッドと、ゲート電極に平行に近接した１本の共通電極と、前記共通電極からＳｏｕｒｃｅ電極（映像信号電極）の左右両側に近接して平行にのびているＳｏｕｒｃｅ信号シールド電極と、前記共通電極から分岐し、くし歯状画素電極に平行にのびているくし歯状共通電極が、同時に同一層に形成されている。くし歯状の画素電極とくし歯状共通電極の電極幅は２〜６ミクロンで両者の電極間距離は６〜１８ミクロンで、Ｓｏｕｒｃｅ信号シールド電極幅は１０〜２０ミクロンと幅広くなっている。くし歯状画素電極とくし歯状共通電極とＳｏｕｒｃｅ信号シールド電極は、ゲート電極に対してプラスマイナス６０度からプラスマイナス９０度の方向に細長くのびており、単位画素中ですくなくとも１回以上１２０度から１８０度の角度の範囲で屈曲している。
２番めのホトリソグラフィー工程で、コンタクトホールがくし歯状画素電極内部のコンタクトパッド部に形成される。これらのコンタクトホールをのぞいて、くし歯状画素電極と、くし歯状共通電極と、Ｓｏｕｒｃｅ信号シールド電極は、完全にゲート絶縁膜で被覆されている。
３番めのホトリソグラフィー工程で基本となる単位画素中に、Ｓｏｕｒｃｅ電極（映像信号電極）と、Ｄｒａｉｎ電極と、Ｃｓｔ（保持容量）形成電極が形成される。Ｓｏｕｒｃｅ電極はゲート電極に対してプラスマイナス６０度からプラスマイナス９０度の方向に細長くのびており単位画素中ですくなくとも１回以上１２０度から１８０度の角度の範囲で屈曲している。
Ｄｒａｉｎ電極とＣｓｔ（保持容量）形成電極は、コンタクトホールを通してくし歯状画素電極と電気的に接続されている。Ｃｓｔ（保持容量）形成電極は、ゲート絶縁膜をかいして共通電極とオーバーラップすることで、コンデンサーを形成するようにした。【０１０３】〔手段７２〕手段３，６，９，１２に記載の製造方法に関して、第１番めのホトリソグラフィー工程で、基本となる単位画素中に、ゲート電極と、ゲート電極に平行して近接した共通電極と、ベタ状画素電極と、ベタ状画素電極内部に少なくとも１個のコンタクトパッドが同時に同一層に形成される。ベタ状画素電極は、ゲート電極に対してプラスマイナス６０度からプラスマイナス９０度の方向に長くのびており、単位画素中ですくなくとも１回以上１２０度から１８０度の角度の範囲で屈曲している。
２番めのホトリソグラフィー工程で、前記共通電極と前記コンタクトパッドに対応する位置にそれぞれ別々に１個以上のコンタクトホールを形成する。ベタ状画素電極は、コンタクトホールをのぞいてゲート絶縁膜で完全に被覆されている。
３番めのホトリソグラフィー工程で基本となる単位画素中に、Ｓｏｕｒｃｅ電極（映像信号電極）と、Ｄｒａｉｎ電極と、くし歯状共通電極が形成される。
Ｓｏｕｒｃｅ電極とくし歯状共通電極はゲート電極に対してプラスマイナス６０度からプラスマイナス９０度の方向に細長くのびており、単位画素中ですくなくとも１回以上１２０度から１８０度の角度の範囲で屈曲している。
Ｄｒａｉｎ電極はコンタクトホールを通してベタ状画素電極と電気的に接続されている。くし歯状共通電極はコンタクトホールを通して前記共通電極と電気的に接続され、かつ前記ベタ状画素電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成するようにした。【０１０４】〔手段７３〕手段４５，５０，５１，５６，５７，５８，６０，６１，６３，６４，６６，６７，６９，７０に記載の製造方法に関して、液晶分子の配向方向を制御する配向方向制御電極の下層に、薄膜半導体層が配向方向制御電極に密着してほぼ同じ形状で２番めのホトリソグラフィー工程で形成され、かつ配向方向制御電極は表示画素領域内ではパッシベーション膜によって完全に被覆されるようにした。【０１０５】〔手段７４〕手段４５，５０，５１，５６，５７，５８，６０，６１，６３，６４，６６，６７，６９，７０に記載の製造方法に関して、液晶分子の配向方向を制御する配向方向制御電極の下層に、ゲート絶縁膜をかいしてゲート電極と同じ金属材料が配向方向制御電極とほぼ同じ形状で１番はじめのホトリソグラフィー工程で形成されており、かつ配向方向制御電極は表示画素領域内ではパッシベーション膜によって完全に被覆されるようにした。【０１０６】〔手段７５〕手段４５，５０，５１，５６，５７，５８，６０，６１，６３，６４，６６，６７，６９，７０に記載の製造方法に関して、液晶分子の配向方向を制御する配向方向制御電極の下層に、薄膜半導体層が配向方向制御電極に密着してほぼ同じ形状で２番めのホトリソグラフィー工程で形成されており、かつゲート絶縁膜をかいしてゲート電極と同じ金属材料が、配向方向制御電極とほぼ同じ形状か、または数ミクロン程度幅の太い形状で１番はじめのホトリソグラフィー工程で形成されており、かつ配向方向制御電極は、表示画素領域内では、パッシベーション膜によって完全に被覆されるようにした。【０１０７】〔手段７６〕手段４，５，６，１０，１１，１２，１５，１６の３回ホトリソグラフィー工程を用いる製造方法に関して、パッシベーション膜と液晶配向膜が、同一のプラズマＣＶＤ装置で真空をやぶらずに連続成膜されており、パッシベーション膜の成膜領域が、液晶配向膜の成膜領域よりもメインシールを塗布する領域のぶんだけオーバーサイズに局所成膜されるようにした。【０１０８】〔手段７７〕手段４，５，１０，１１，１５，１６の３回ホトリソグラフィー工程を用いる製造方法に関して、パッシベーション膜としてプラズマシリコン窒化膜（Ｐ−ＳｉＮｘ）が用いられ、液晶配向膜としてヘキサメチルジシリコンオキサイド（ＨＭＤＳＯ）またはヘキサフェニルジシリコンオキサイド（ＨＰＤＳＯ）またはヘキサメチルジシラザンまたはヘキサフェニルジシラザンの単一ガスまたは、２種以上の混合したガスを原料としたプラズマ重合膜が用いられており、これら２種類の膜が同一のプラズマＣＶＤ装置で真空をやぶらずに連続成膜されており、シリコン窒化膜（Ｐ−ＳｉＮｘ）の方が、プラズマ重合配向膜よりもメインシールを塗布する領域のぶんだけオーバーサイズに局所成膜されるようにした。【０１０９】〔手段７８〕手段４，６，１０，１２，の３回ホトリソグラフィー工程を用いる製造方法に関して、パッシベーション膜としてプラズマシリコン窒化膜（Ｐ−ＳｉＮｘ）が用いられ、液晶配向膜としてダイヤモンドライクカーボン膜（ＤＬＣ）が用いられており、これら２種類の膜が同一のプラズマＣＶＤ装置で真空をやぶらずに連続成膜されており、シリコン窒化膜（Ｐ−ＳｉＮｘ）の方がＤＬＣ配向膜よりもメインシールを塗布する領域のぶんだけオーバーサイズに局所成膜されるようにした。【０１１０】〔手段７９〕手段４，６，１０，１２，の３回ホトリソグラフィー工程を用いる製造方法に関して、パッシベーション膜としてプラズマシリコン窒化膜（Ｐ−ＳｉＮｘ）が用いられ、液晶配向膜としてダイヤモンドライクカーボン膜（ＤＬＣ）が用いられており、これら２種類の膜が同一のプラズマＣＶＤ装置で真空をやぶらずに連続成膜されており、シリコン窒化膜（Ｐ−ＳｉＮｘ）の方が、ＤＬＣ配向膜よりもメインシールを塗布する領域のぶんだけオーバーサイズになっている。そしてさらに前記２種類の膜を成膜した後、真空をやぶらずにイオン配向処理チェンバーで、ＤＬＣ配向膜表面を配向処理するようにした。【０１１１】〔手段８０〕手段４，５，１０，１１，１５，１６の３回ホトリソグラフィー工程を用いた製造方法に関して、パッシベーション膜がシリコン窒化膜（Ｐ−ＳｉＮｘ）であり、液晶配向膜がユニダイン（ダイキン工業のフッ素系コーティング材）で構成されており、パッシベーション膜（Ｐ−ＳｉＮｘ）の領域のほうが、液晶配向膜（ユニダイン）の領域よりもメインシールを塗布する領域のぶんだけオーバーサイズになるようにした。【０１１２】〔手段８１〕手段４，６，１０，１２，の３回ホトリソグラフィー工程を用いた製造方法に関して、パッシベーション膜がシリコン窒化膜（Ｐ−ＳｉＮｘ）であり、液晶配向膜がラダー構造（Ｌａｄｄｅｒ  Ｓｔｒｕｃｔｕｒｅ）またはカゴ構造（Ｃａｇｅ  Ｓｔｒｕｃｔｕｒｅ−Ｔ８，Ｔ１０，Ｔ１２）のシルセスキオキサンから構成されており、パッシベーション膜の領域のほうが、液晶配向膜（シルセスキオキサン）の領域よりもメインシールを塗布する領域のぶんだけオーバーサイズになるようにした。【０１１３】〔手段８２〕手段４，６，１０，１２の３回ホトリソグラフィー工程を用いた製造方法に関して、パッシベーション膜がシリコン窒化膜（Ｐ−ＳｉＮｘ）であり、液晶配向膜がビスアリルナジイミドから構成されており、パッシベーション膜（Ｐ−ＳｉＮｘ）の領域のほうが液晶配向膜（ビスアリルナジイミド）の領域よりもメインシールを塗布する領域のぶんだけオーバーサイズになるようにした。【０１１４】〔手段８３〕手段４，６，１０，１２の３回ホトリソグラフィー工程を用いた製造方法に関して、パッシベーション膜がシリコン窒化膜（Ｐ−ＳｉＮｘ）であり、液晶配向膜がビシクロ〔２，２，２〕オクタンテトラカルボン酸からなるポリイミドで構成されており、パッシベーション膜（Ｐ−ＳｉＮｘ）の領域のほうが液晶配向膜の領域よりもメインシールを塗布する領域のぶんだけオーバーサイズになるようにした。【０１１５】〔手段８４〕手段１から手段１６までに記載された製造方法において、Ｇａｔｅ電極端子部とＳｏｕｒｃｅ電極端子部と共通電極端子部が、１番はじめのホ��リソグラフィー工程で形成された各電極端子部と３番めのホトリソグラフィー工程で形成された各電極端子とが、２番めのホトリソグラフィー工程で形成されたコンタクトホールを通して接合された２層構造になっており、メインシールを塗布する領域におけるアクティブマトリックスガラス基板上に形成された各種電極やゲート絶縁膜やパッシベーション膜などの合計した膜厚が、表示画面の周辺４辺ですべてひとしくなるようにした。【０１１６】〔手段８５〕ＩＰＳモードやＦＦＳモードなどの横電界方式液晶表示装置用カラーフィルター基板に関して、カラーフィルター層が形成される面とは反対側の面にＴｉまたはＺｒの薄膜を５〜１０ｎｍの膜厚で形成した後、イオンシャワードーピング装置を用いて窒素イオンをイオン注入してＴｉＮｘまたはＺｒＮｘを形成するか、またはＴｉまたはＺｒの金属ターゲットを用いてＡｒガス中に窒素ガスを混入して反応スパッタリングしてＴｉＮｘまたはＺｒＮｘ膜を５〜１０ｎｍの膜厚で形成した後、カラーフィルター層を形成する面にＢＭ（遮光膜）形成用ネガレジストを塗布し、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光して、単位画素内でＳｏｕｒｃｅ電極に対応するＢＭパターンが１２０度から１８０度の範囲ですくなくとも１回以上屈曲しているＢＭパターンを形成する。その後インクジェット塗布法やオフセット印刷法を用いてＲ，Ｇ，Ｂのカラーフィルター層を形成した後、シリコン含有平坦化膜を塗布し硬化させてからボールスペーサーをインクジェット塗布法やオフセット印刷法を用いてＧａｔｅ電極と共通電極が近接して平行に配列されている領域に対応するＢＭ（遮光膜）の中央部付近に、定点配置するようにした。【０１１７】〔手段８６〕ＭＶＡモードの垂直配向方式液晶表示装置用カラーフィルター基板に関して、ＢＭ（遮光膜）形成用ネガレジストを塗布し、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光して、単位画素内でＳｏｕｒｃｅ電極に対応するＢＭパターンが９０度の角度ですくなくとも１回以上Ｓｏｕｒｃｅ電極とほぼ同じ形状で屈曲しているように形成する。
次に、Ｒ，Ｇ，Ｂのネガタイプの顔料ホトレジストカラーフィルターを塗布してから、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光して、単位画素内でＢＭ（遮光膜）と同様に９０度の角度ですくなくとも１回以上屈曲しているカラーフィルター層を形成する。次に透明導電膜を基板全面に成膜した後、ネガタイプのシリコン含有ホトレジストを塗布してからＤＭＤ素子を用いたマスクレス直接描画露光法で露光して液晶分子の配向方向を制御する配向方向制御用バンプを形成した後、ボールスペーサーをインクジェット塗布法やオフセット印刷法を用いてＧａｔｅ電極と共通電極が近接して平行に配列されている領域に対応するＢＭ（遮光膜）の中央部付近に、定点配置するようにした。【０１１８】〔手段８７〕ＭＶＡモードの垂直配向方式液晶表示装置用カラーフィルター基板に関して、ＢＭ（遮光膜）形成用ネガレジストを塗布し、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光して、単位画素内でＳｏｕｒｃｅ電極に対応するＢＭパターンが９０度の角度ですくなくとも２回以上Ｓｏｕｒｃｅ電極とほぼ同じ形状で屈曲しているように形成する。次に、Ｒ，Ｇ，Ｂのネガタイプの顔料ホトレジストカラーフィルターを塗布してから、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光して、単位画素内でＢＭ（遮光膜）と同様に９０度の角度ですくなくとも２回以上屈曲しているカラーフィルター層を形成する。次に透明導電膜を基板全面に成膜した後、ネガタイプのシリコン含有ホトレジストを塗布してからＤＭＤ素子を用いたマスクレス直接描画露光法で露光して液晶分子の配向方向を制御する配向方向制御用バンプを形成した後、ボールスペーサーをインクジェット塗布法やオフセット印刷法を用いて、単位画素内で２本の共通電極が近接して平行に配列されている領域に対応するＢＭ（遮光膜）の中央部付近に、定点配置するようにした。【０１１９】〔手段８８〕ＭＶＡモードの垂直配向方式液晶表示装置用カラーフィルター基板に関して、ＢＭ（遮光膜）形成用ネガレジストを塗布し、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光してＳｏｕｒｃｅ電極に対応するＢＭパターンを直線状に形成する。次にインクジェット塗布法やオフセット印刷法を用いてＲ，Ｇ，Ｂのカラーフィルター層を形成したのち、透明導電膜を基板全面に成膜する。次にネガタイプのシリコン含有ホトレジストを塗布してからＤＭＤ素子を用いたマスクレス直接描画露光法で露光して液晶分子の配向方向を制御する配向方向制御用バンプを形成した後、ボールスペーサーをインクジェット塗布法やオフセット印刷法を用いてＧａｔｅ電極と共通電極が近接して平行に配置されている領域に対応するＢＭ（遮光膜）の中央部付近に定点配置するようにした。【０１２０】〔手段８９〕ＭＶＡモードの垂直配向方式液晶表示装置用カラーフィルター基板に関して、ＢＭ（遮光膜）形成用ネガレジストを塗布し、ＤＭＤ素子を用いたマスクレス直接描画露光法で露光してＳｏｕｒｃｅ電極に対応するＢＭパターンを直線状に形成する。次にインクジェット塗布法やオフセット印刷法を用いてＲ，Ｇ，Ｂのカラーフィルター層を形成したのち、透明導電膜を基板全面に成膜する。
次にネガタイプのシリコン含有ホトレジストを塗布してからＤＭＤ素子を用いたマスクレス直接描画露光法で露光して液晶分子の配向方向を制御する配向方向制御用バンプを形成した後、ボールスペーサーをインクジェット塗布法やオフセット印刷法を用いて、単位画素内で２本の共通電極が近接して平行に配置されている領域に対応するＢＭ（遮光膜）の中央部付近に定点配置するようにした。【０１２１】〔手段９０〕横電界方式液晶表示装置に関して、手段７１，７２に記載された方法で作られたアクティブマトリックス基板と、手段８５に記載された方法で作られたカラーフィルター基板を用いて液晶Ｃｅｌｌを組み立てる時に、定点配置されたボールスペーサーの上に配向膜をプラズマＣＶＤ法で形成するようにした。【０１２２】〔手段９１〕ＭＶＡモードの垂直配向方式液晶表示装置に関して、手段６０，６１，６２，６３，６４に記載された方法で作られたアクティブマトリックス基板と、手段８６に記載された方法で作られたカラーフィルター基板を用いて液晶Ｃｅｌｌを組み立てる時に、定点配置されたボールスペーサーの上に配向膜をプラズマＣＶＤ法で形成するようにした。【０１２３】〔手段９２〕ＭＶＡモードの垂直配向方式液晶表示装置に関して、手段６８，６９，７０に記載された方法で作られたアクティブマトリックス基板と、手段８７に記載された方法で作られたカラーフィルター基板を用いて液晶Ｃｅｌｌを組み立てる時に、定点配置されたボールスペーサーの上に配向膜をプラズマＣＶＤ法で形成するようにした。【０１２４】〔手段９３〕ＭＶＡモードの垂直配向方式液晶表示装置に関して、手段５６，５７，５８に記載された方法で作られたアクティブマトリックス基板と、手段８８に記載された方法で作られたカラーフィルター基板を用いて液晶Ｃｅｌｌを組み立てる時に、定点配置されたボールスペーサーの上に配向膜をプラズマＣＶＤ法で形成するようにした。【０１２５】〔手段９４〕ＭＶＡモードの垂直配向方式液晶表示装置に関して、手段６５，６６，６７に記載された方法で作られたアクティブマトリックス基板と、手段８９に記載された方法で作られたカラーフィルター基板を用いて液晶Ｃｅｌｌを組み立てる時に、定点配置されたボールスペーサーの上に配向膜をプラズマＣＶＤ法で形成するようにした。【０１２６】〔手段９５〕手段１，２，３，４，５，６に記載されている１番はじめのホトリソグラフィー工程で使用されるハーフトーン露光用ホトマスクに関して、一枚のホトマスクが、完全ＵＶ光遮断領域と、ＵＶ光半透過領域とＵＶ光透過領域の３種類の領域から構成されており、Ｇａｔｅ電極部と共通電極部に対応する領域は完全ＵＶ光遮断領域で形成され、画素電極部に対応する領域はＵＶ光半透過領域で形成され、画素電極内部のコンタクトパッド部に対応する領域は完全ＵＶ光遮断領域で形成され、かつ前記コンタクトパッド部に対応する領域が、基本単位画素電極部に対応する領域中に１個以上存在するようにした。【０１２７】〔手段９６〕手段１，２，３，４，５，６に記載されている２番めのホトリソグラフィー工程で使用されるハーフトーン露光用ホトマスクに関して、一枚のホトマスクが、完全ＵＶ光遮断領域と、ＵＶ光半透過領域と、ＵＶ光透過領域の３種類の領域から構成されており、薄膜トランジスタ素子の薄膜半導体部に対応する領域が完全ＵＶ光遮断領域で形成され、画素電極内部のコンタクトホール部に対応する領域はＵＶ光透過領域で形成され、かつ前記コンタクトホール部に対応する領域が、基本単位画素電極部に対応する領域中に１個以上存在するようにした。【０１２８】〔手段９７〕手段１，２，３，４，５，６に記載されている２番めのホトリソグラフィー工程で使用されるハーフトーン露光用ホトマスクに関して、一枚のホトマスクが、完全ＵＶ光遮断領域と、ＵＶ光半透過領域と、ＵＶ光透過領域の３種類の領域から構成されており、薄膜トランジスタ素子の薄膜半導体部に対応する領域が完全ＵＶ光遮断領域で形成され、画素電極内部のコンタクトホール部と共通電極部のコンタクトホール部に対応する領域は、ＵＶ光透過領域で形成され、かつ前記コンタクトホール部に対応する領域が、基本単位画素電極部と基本単位共通電極部に対応する領域中にそれぞれ別々に１個以上存在するようにした。
【発明の効果】
【０１２９】手段１〜１６を用いて、薄膜トランジスタ・アレイ基板を作ることで、ホトマスク工程を低減しても図３６，図１６９，図２１２にあるように表示領域の周囲に静電気対策用保護回路を形成する薄膜トランジスタ素子（６８）を同時に薄膜トランジスタ・アレイ基板に作りこむことが可能である。さらに図１６９にあるように静電気対策用保護回路は、共通電極（６５）やＧａｔｅ電極（１３）やＳｏｕｒｃｅ電極（２９）と同じ電極材料を用いて構築されているために大容量の静電気が流れても電極が発熱して溶断するような問題は発生しない。
静電気対策用保護回路を画素電極などの透明薄膜電極材料で構築すると接触抵抗が高くなり発熱し溶断する問題が発生していた。【０１３０】手段１〜１６を用いた場合、画素電極にＴｉやＺｒやこれらの金属の窒化物や酸窒化物を用いることが可能となる。
図８４，図８５，図８６にある従来のプロセスでは、図８５の薄膜半導体素子分離と画素電極上の半導体層とゲート絶縁膜（Ｐ−ＳｉＮｘ）をエッチング除去する時にフッ素系のガスを用いてドライエッチングの方法を用いている。この従来のプロセスでは画素電極にＴｉやＺｒなどの金属の窒化物や酸窒化物を用いることはできない。
その理由は、ＴｉやＺｒなどの金属の窒化物や酸窒化物と、ゲート絶縁膜（Ｐ−ＳｉＮｘ）とのドライエッチングの選択比が大きくないためである。手段１〜１６を用いた場合、図３，図４，図５，図８，図９，図２７，図２８，図２９にあるように画素電極領域内にコンタクトパッド部（９）が形成されており、コンタクトパッド部の金属材料がアルミニウム合金系の場合にはゲート絶縁膜（Ｐ−ＳｉＮｘ）とのドライエッチング選択比を大きくできるため画素電極に、ＴｉやＺｒやこれらの金属の窒化物や酸窒化物を５ｎｍ〜１５ｎｍと非常に薄くして用いることができる。手段１〜１６にあるように、画素電極内部にコンタクトパッドを形成しておくことで窒化チタンや窒化ジルコニウムの５〜１５ｎｍの薄膜にダメージをあたえることなくコンタクトホールをあけることができるので、ＩＴＯやＩＺＯなどの透明導電膜を画素電極に用いる必要がなくなり、スパッターターゲットにコストの安価なＴｉやＺｒを使用できるようになった。図１０にあるように窒化チタンの５〜１０ｎｍの薄膜は可視光領域で８０％以上の透過率を得ることができる。図１１にあるように５〜１０ｎｍの窒化チタン薄膜のシート抵抗値は、３０ＫΩ以下であるので十分に透明画素電極として使用することができる。【０１３１】手段１７，１８，２０，２１，２３，２４，２６，２７を用いることで、ＴｉやＺｒなどの溶融金属ターゲットを使用するために、ＩＴＯやＩＺＯなどの金属酸化物の粉末焼結ターゲットで発生しやすい異常放電の発生を大幅に低減することができ、歩留りを向上することができる。
ＩＴＯやＩＺＯなどの酸化物導電体膜は、膜表面の凹凸が大きくその上に金属膜を成膜した場合表面の凹凸はさらに増幅されやすくなるために、下地にＩＴＯやＩＺＯを用いたＧａｔｅ電極では、Ｓｏｕｒｃｅ電極とショートしやすくなり、静電気に対する耐電圧も低下しやすかった。ＴｉやＺｒなどの金属ターゲットを用いてスパッタリング法で成膜した膜は、膜表面の凹凸は非常に小さく鏡面が得られ、るのでＧａｔｅ電極とＳｏｕｒｃｅ電極との静電気によるショートの確率が低下するので歩留りを高くすることができる。【０１３２】手段１７，１８，１９，２０，２１，２２，２３，２４，２５，２６，２７，２８，３３，３４，３５，３６を用いることで、ＩＴＯとアルミニウム系合金で発生していた局部電池反応のような化学反応は、ほとんど生じなくなるのでＧａｔｅ電極と画素電極を同層に形成しても異常エッチング反応は発生しない。図８４，図８５，図８６にあるような従来のプロセスのように、画素電極を完全に露出させてしまうとＳｏｕｒｃｅ電極やＤｒａｉｎ電極にアルミニウム系合金を使用することができなくなってしまい、大型の液晶パネルを作ることができなくなってしまう。
本発明のようにＩＴＯなどの透明画素電極にコンタクトパッドを形成し、コンタクトホール以外の透明画素電極を完全にゲート絶縁膜で被覆してしまえば、ＳｏｕｒｃｅとＤｒａｉｎ電極にどのような電極材料を用いても局部電池反応などの化学反応の発生を抑制することが可能である。【０１３３】手段２９，３０を用いることで、図１２２にあるような第２層（上層）金属の成膜はじめの領域に窒素原子をドーピングすることで、図１１２，図１１３，図１１４にあるように、ハーフトーン露光工程で第２層（上層）金属を順テーパー形状に加工することが可能となる。順テーパー加工できないと、Ｓｏｕｒｃｅ電極やＤｒａｉｎ電極が断線したり、Ｇａｔｅ電極とＳｏｕｒｃｅ電極やＤｒａｉｎ電極がショートしてしまう不良が多発し歩留りが低下してしまうが、本発明を用いることで第１層（下層）金属または第１層（下層）薄膜透明導電体と第２層（上層）金属を積層した構造でも２層の界面領域のエッチング速度をコントロールすることができ、歩留り低下を防止できる。【０１３４】手段１７，１８，１９，２０，２１，２２，２３，２６，３１，３２を用いることでアルミニウム系合金をＧａｔｅ電極に用いても、コンタクトホールを形成した後、ハーフトーンプロセスによるポジレジストのアッシング処理でアルミニウム系合金の表面が酸化されることが抑制される。
本発明では、パターンを加工した後に、イオンドーピング装置で窒素イオンをアルミニウム系合金の表面にインプランテーションするため、従来の日本国特開２００１−１７４８４８で開示されているように、アルミ系合金のスパッタリング成膜の最後に窒化性ガスとアルゴン不活性ガスを混合して、反応スパッタリングすることでアルミニウム系合金の表面に窒素原子をドーピングする方法と異なり逆テーパー形状になることはない。従来のアルミ系合金の表面酸化防止処理をおこなった場合アルミ系合金のパターンの断面図は図１０５のようになりやすい。本発明では、図１，図２，図４２，図４３，図１０６，図１１２，図１１３，図１１４，図１７６にあるように、アルミニウム系合金のパターンの側壁部分も表面窒化処理することができる点と、基板全領域に、均一な濃度で、均一な深さで表面窒化処理できるため、再現性が非常に良い点と、順テーパー形状を形成できる点に優位性がある。従来のアルミニウム系合金の酸化防止法では基板全面での均一窒化処理は非常に難かしく、逆テーパーエッチング形状になりやすいため量産に適用するとＳｏｕｒｃｅ電極やＤｒａｉｎ電極の断線が多発し歩留り低下をさけられなかった。【０１３５】手段１７，手段２０，手段３１を用いることで、アルミニウム系合金の表面窒化処理と、画素電極の窒化処理を同時におこなうことが可能である。本発明の窒素イオンドーピング法による表面窒化処理は、純銅，銅系合金，純銀，銀系合金にも適用可能である。本発明によれば、酸化物透明導電材料を用いることなくすべて金属材料のみでＧａｔｅ電極，共通電極，画素電極，コンタクトパッドなどを形成できるため材料コストを大幅に低減でき、スパッタリング成膜時の異常放電も低減でき、ハーフトーン露光プロセスを用いてパターンニングする時の局部電池反応も生じないので、安定した量産をおこなうことができる。【０１３６】手段２０，２１，２２を用いることで大面積基板でも均一なアッシング処理ができる。図４２，図４３，図４４，図４５，図１０６，図１１２，図１１３，にあるようにハーフトーン露光で不完全露光された領域で現像後にポジレジストが薄く残っている部分を酸素プラズマ処理でアッシング除去する時、基板全面に第１層（下層）金属または薄膜透明導電体が基板全面に残っていると、プラズマと基板に発生する電界にみだれが生じないため均一なアッシング処理がおこなえる。図２３５は従来のハーフトーン露光を用いた加工工程の説明図である。図２３６は本発明でのハーフトーン露光を用いた加工工程の説明図である。パターンの加工精度も向上する。【０１３７】手段２３，２４，２５，２６，２７，２８を用いることで、ハーフトーン露光工程を用いて薄膜半導体素子分離とコンタクトホールを同時に形成しても第３層（上層）金属が存在するためＳｏｕｒｃｅやＤｒａｉｎ電極との接続不良は発生しない。第３層（上層）金属とゲート絶縁膜Ｐ−ＳｉＮｘとのドライエッチングの選択比が大きくとれない場合でも図２３９にあるように、第３層（上層）金属の側壁とＤｒａｉｎ電極との接続で十分なコンタクトが得られるからである。【０１３８】手段７，８，９，１０，１１，１２を用いることで、高価なハーフトーン露光用ホトマスクを用いずに通常のノーマルホトマスクを用いてハーフトーン露光プロセスを実施することが可能である。
露光装置の台数が２倍必要になるが、ハーフ露光領域の紫外線照射量調整をやりやすいのでパターン寸法の精度をハーフトーンホトマスクを用いる場合よりも向上させることができる。【０１３９】手段１３，１４，１５，１６を用いることで、高価なホトマスクを用いなくても、ハーフトーン露光プロセスを実施することが可能である。カラーフィルター基板との寸法あわせをおこなう場合でも１回めの寸法ずれを計測し、そのデータをもとにＣＡＤデータを補正するだけて寸法あわせができるので、生産ラインの立ち上げ時間が極限にまで短縮することができる。ＤＭＤの個数を増加させるだけで基板サイズの拡大に対応できるので超大型基板の露光装置を安いコストで製造することができる。【０１４０】手段３３，３４，３５，３６を用いることで、第１回めのハーフトーン露光工程で形成された画素電極領域内のコンタクトパッド部分にコンタクトホールを形成することができる。本発明では、薄膜半導体素子分離とコンタクトパッド部分のコンタクトホール形成を同時におこなっており、透明画素電極は、コンタクトホールをのぞいてゲート絶縁膜によって完全に被覆されている。このため液晶パネルにセルギャップが３ミクロンメートル以下になっても、導電性異物が混入してもカラーフィルター側の共通電極とＴＦＴアレイ基板側の画素電極とが上下でショートすることは完全に防止できる。動画対応の高速応答液晶パネルではセルギャップが２ミクロンメートル以下になる場合もあり、本発明のプロセスを採用することで画素欠陥の発生を低減できるので歩留りを向上することが可能である。【０１４１】手段３５，３６を用いることで、コンタクトパッド電極の表面の酸化を大幅に低減することができる。図１８２，図１８４にあるようにコンタクトホールを完全にあけずに、わずかにゲート絶縁膜を残した状態で、不完全露光され薄く残っているポジレジストを酸素プラズマアッシング除去するため、コンタクトパッド金属の表面は酸素プラズマに直接さらされることがない。本発明を用いると、コンタクトパッド金属の表面に窒素原子をドーピングしなくても良好な抵抗の低いオートミック接合が可能である。特にアルミニウム系合金の場合Ｎｉを４アトミック％以上含有させた合金は、良好なオートミック接合を得ることができる。【０１４２】手段３７，３８，３９，４０，４１，４２を用いることでバックライトの光量が増加しても薄膜トランジスタ素子のＯＦＦ電流の増加を抑制することができる。図１８３，図１８５にあるように素子分離する時に、Ｇａｔｅ電極からはみ出さないように薄膜半導体層をパターンニングすることで、バックライトの光が直接薄膜半導体層に照射されることがなくなる。しかし薄膜半導体層の側壁をイオンドーピング処理またはプラズマドーピング処理してシリコン窒化物にかえておかないとＧａｔｅ電位が負にバイアスされた時にゲート絶縁膜に接するノンドープ薄膜半導体の界面にプラスに帯電したホールが集まり抵抗が低くなり、この抵抗が低くなった界面付近の半導体層とＳｏｕｒｃｅ電極とＤｒａｉｎ電極とが直接接合してしまうので大きなＯＦＦ電流が流れてしまうことになる。
薄膜半導体層の側壁をイオンドーピング処理やプラズマドーピング処理してリンをドーピングしたｎ＋アモルファスシリコン膜が窒化シリコンに変化してもチャネル部分のｎ＋アモルファスシリコン膜をドライエッチングする時に同時にエッチングされてしまうので問題はない。【０１４３】手段４３を用いることで、本発明の基本的な液晶表示デバイス用の薄膜トランジスタ素子が完成する。本発明で用いられる手段１〜１６には第１番めのハーフトーン露光工程でゲート電極，画素電極，画素電極内コンタクトパッド，共通電極を形成することになっているが、必ずしも共通電極は必要ではない。超大形液晶パネルでは画素電極とカラーフィルター基板側の共通電極とで形成される容量が非常に大きくなり、保持容量（Ｃｓｔ）を形成する必要がない場合もある。垂直配向モード（ＭＶＡモード）では、図１４，図１６，図１８にあるようにＴＦＴ基板側の表示画素領域に保持容量（Ｃｓｔ）を形成するための共通電極が必要でない構造が可能である。この構造を採用すると、開口率の大きな基板を作れるので消費電力を低減することができる。【０１４４】手段１，４，７，１０，１３，１５と手段４４，４７，４８を用いることで、Ｃｓｔ（保持容量）形成電極を基本単位画素中に設置することができるのでＰＣモニター用表示装置など高精細な液晶表示装置にも本発明を適応できるようになる。図１２，図１３，図１２９，図１３０にあるように、ＴＮモード用のＴＦＴアレイ基板を４回または３回のホトマスク工程で製造することが可能になり大幅なコストダウンを実施することができる。本発明は日本国の公開特許特開２０００−０６６２４０や特開２０００−２０６５７１などのように薄膜トランジスタ部のチャネル部形成にハーフトーン露光プロセスを用いていないのでチャネル長のバラツキが発生しないし再現性も非常に良好なため、量産時の寸法管理が非常にやりやすい。そのためにＳＸＧＡ，ＵＸＧＡなどの高精細液晶パネルの生産に適している。【０１４５】手段２，５，８，１１，１４，１６と手段４５を用いることで、Ｃｓｔ（保持容量）形成電極を基本単位画素中に設置する必要なく、超高精細垂直配向液晶表示装置を作ることができる。
本発明を用いると、図１５，図１７，図１９，図５３，にあるように、Ｓｏｕｒｃｅ電極やＤｒａｉｎ電極を形成する時に同時に垂直配向された液晶分子のたおれる方向を制御する配向方向制御電極を設置することができる。
本発明の配向方向制御電極の電極幅は露光装置の解像力で決定される。量産用で使用されている投影露光装置の解像力は、３〜４ミクロンメートルであり、この値で配向方向制御電極の幅は設計される。従来の垂直配向液晶表示パネルで用いられていたスリット電極やバンプではパターン幅は６〜１０ミクロンメートルと本発明の配向方向制御電極の２倍以上の幅になっている。
従来の配向方向制御のためのスリットやバンプの領域は光を透過しないため本発明の配向方向制御電極を用いることで光の透過率を向上することができる。本発明では図２３，図２４にあるように画素電極（１１）と配向方向制御電極（４６）はゲート絶縁膜（１８）をかいしてコンデンサーを形成しているので、Ｃｓｔ（保持容量）形成電極を必要としない。画素電極（１１）と配向方向制御電極（４６）は、０．３〜０．５ミクロンメートルとセルギャップの値２〜４ミクロンメートルとくらべて非常に近接しているために、強い電界を発生させることができる。そのために従来のスリットやバンプを用いた垂直配向液晶パネルよりも液晶分子を高速で応答させることができるので動画表示でも画像がぼやけることがない。【０１４６】手段１，４，７，１０，１３，１５と手段４６，５２，７１を用いることで横電界方式（ＩＰＳモード）液晶表示装置のＴＦＴアレイ基板をホトマスク工程３回または４回で製造することができる。
図３０，図１５２，図２３３，図２７，図２８にあるように本発明では液晶分子を駆動するのに必要となるくし歯状画素電極（６０）とくし歯状共通電極（５９）とＳｏｕｒｃｅ電極信号シールド用共通電極（５８）がすべて同一層に同時に形成され、上記３つの電極がゲート絶縁膜（１８）とパッシベーション膜（３０）によってコンタクトパッドをのぞいて完全に被覆されているため、横電界方式特有の残像問題が発生しにくい。ＩＰＳモードでは上記３つの電極に必ずしも透明電極を用いる必要がないため、本発明ではアルミニウム系合金と局部電池反応をおこさないで、かつアルミニウム系合金と選択エッチング可能な金属であればどのような金属でも使用することができるので材料選択の自由度が非常に大きい。
本発明ではアルミニウム系合金の酸化防止処理のために窒素イオン照射する時に可視光透過率が高くなりかつ抵抗値が低くなるＴｉやＺｒを第１層（下層）金属材料に選定した。これによりＴＦＴアレイ基板の製造を３回または４回のホトリソグラフィー工程でおこなっても可視光透過率の高い横電界方式液晶パネルを量産することが可能となる。【０１４７】手段３，６，９，１２と手段５３，７２を用いることで横電界方式の一種類であるＦＦＳモード液晶表示装置のＴＦＴアレイ基板をホトマスク工程３回または４回で製造することができる。図３１，図２９にあるように本発明では透明画素電極に窒化チタンや窒化ジルコニウムを用いることができ、ゲート電極や共通電極やコンタクトパッドの第２層（上層）金属材料にアルミニウム系合金を用いても局部電池反応は生じない。ＦＦＳモードでは、画素電極（４３）とくし歯状共通電極（５９）とで大きな容量を形成することができるので画素サイズが小さくなっても容量不足になることはないため超高精細液晶表示装置を作ることが可能になる。【０１４８】手段１，４，７，１０，１３，１５と手段４９，５０，５１を用いることでＴＮモード液晶パネルや垂直配向モード（ＭＶＡ）液晶パネルの視野角を拡大し、Ｒ，Ｇ，Ｂのガンマ補正をすることができる。
本発明における基本単位画素の回路モデルは図２１０にあるように基本単位画素中には、２つのＳｕｂ  Ｐｉｘｅｌが存在し、２つのＴＦＴによって２つのＳｕｂ  Ｐｉｘｅｌが駆動されている。２つのＣＯＭ電極には図２１１にあるような極性の異なる矩形波信号電圧が印加されることで２つのＳｕｂ  Ｐｉｘｅｌの液晶駆動のＴｈｅｓｈｏｌｄ電圧（閾値電圧）が異なるようにすることができる。これによりＴＮモードや垂直配向モードで問題となっていた視野角の問題を改善することができ高いコントラストを広い視野角で実現できる。【０１４９】手段１，４，７，１０，１３，１５と手段５４，５５，５９，６２を用いることで、垂直配向モードの液晶パネルの負の誘電率異方性液晶分子を、４つの異なる方向に倒すことが可能となり、広視野角表示を実現できる。図１４，図１６，図１００，図１０１，図２４０，図２４１にあるようなＴＦＴアレイ基板と、図２０，図２１にあるようなカラーフィルター基板を組みあわせることで、液晶セル断面図の図２５や図２６にあるような構造を作ることができ液晶分子の倒れる方向を決定することができる。
Ｓｏｕｒｃｅ電極（映像信号線）を画素の中央部付近で９０度に屈曲させた場合の平面図が図１８，図１０２，図２４２である。これらのＴＦＴアレイ基板に対応するカラーフィルター基板が図２２である。
Ｓｏｕｒｃｅ電極が直線構造の場合でも、９０度に屈曲している場合でも、本発明の場合液晶分子の倒れる方向はゲート電極に対して±４５度，±１３５度の４方向に設定されている。これにより偏光板の偏光軸はゲート電極ののびている方向と平行かまたは直交している方向のどちらかになり偏光板の有効利用効率が向上する。
本発明により４ドメインタイプの垂直配向液晶モード用のＴＦＴアレイ基板を３回または４回のホトリソグラフィー工程で製作することができ、製造コストを低減することが可能である。【０１５０】手段２，５，８，１１，１４，１６と手段５６，５７，６０，６３を用いることで、垂直配向モードの液晶パネルの負の誘電率異方性液晶分子を、４つの異なる方向に倒すことが可能となり、広視野角化と高速応答表示を実現できる。図１５，図１７にあるようなＴＦＴアレイ基板と図２０，図２１にあるようなカラーフィルター基板を組みあわせることで、液晶セル断面図の図２３や図２４にあるような構造を作ることができ、液晶分子の倒れる方向を決定することができる。
Ｓｏｕｒｃｅ電極（映像信号線）と同層に同時に形成される配向方向制御電極（４６）と画素電極（１１）とはゲート絶縁膜の厚みしかはなれていないため配向方向制御電極の近傍には強力な電界を発生させることができるので液晶分子の高速応答を実現できる。
画素電極（１１）にスリットを形成する場合には液晶セルギャップの約２倍の大きさのスリット幅が必要であるが、本発明の配向方向制御電極（４６）の場合には、液晶セルギャップとほぼ等しい電極幅で十分な効果が発生するため、実質的な開口率を向上することができる。
Ｓｏｕｒｃｅ電極（映像信号線）を画素の中央部付近で９０度に屈曲させた場合の平面図が図１９，図５３である。これらのＴＦＴアレイ基板に対応するカラーフィルター基板が図２２である。図５３のＴＦＴアレイ基板と図２２のカラーフィルター基板を組みあわせて作った液晶セルの断面構造図が、図５４，図５５，図５６である。
垂直配向モード液晶表示装置において、液晶分子の配向方向を制御する配向方向制御電極を用いた液晶パネルは、特開平０７−２３００９７と特開平１１−１０９３９３と特開２００１−０４２３４７に開示されている。これらの従来例は、図１０７，図１０８，図１０９，図１１０，図１１１にあるように、配向方向制御電極は、ＴＦＴアレイ基板の表面に露出しており、垂直配向膜と直接接触する構造になっている。画素電極もＴＦＴアレイ基板の表面に一部または全面が露出しており、垂直配向膜と直接接触する構造になっている。
このような構造の場合には配向方向制御電極の平均電位がＴＦＴアレイ基板と対向するカラーフィルター基板の共通電極の電位とわずかな差が生じれば残像現象が発生してしまう。
図１０７と図１０８では、配向方向制御電極を共通電極と同じ電位にしてあるが、画素電極の平均電位が共通電極の電位とわずかでも差が生じれば、残像現象が発生してしまう。
本発明では、画素電極と配向方向制御電極の両方を完全にパッシベーション膜で被覆しているため垂直配向膜との接触がない。このために残像現象は発生しにくい。
本発明の場合、Ｓｏｕｒｃｅ電極が直線構造でも、９０度に屈曲している構造の場合でも、液晶分子の倒れる方向はゲート電極に対して±４５度と±１３５度の４方向に設定されており、４ドメインタイプの垂直配向液晶モード用のＴＦＴアレイ基板を３回または４回のホトリソグラフィー工程で製作することができ、製造コストを低減することができる。【０１５１】手段１，２，４，５，７，８，１０，１１，１３，１４，１５と手段５８，６１，６４を用いることで、垂直配向モードの液晶パネルの負の誘電率異方性液晶分子を、４つの異なる方向に倒すことが可能となり広視野角化と，Ｒ，Ｇ，Ｂ３色のガンマ補正をすることができる。
ＴＦＴアレイ基板のＳｏｕｒｃｅ電極（映像信号線）がゲート電極に対して直線状に直交している例として図８７，図８８，図１８９があり、Ｓｏｕｒｅ電極（映像信号線）がゲート電極に対して±４５度方向に屈曲している例として図８９，図１９７，図２１８，図２２２，図２２３，図２２７がある。本発明の場合、図９０にあるように電素電極の３分の２から５分の４の面積をしめる領域（Ｂ領域）には、画素電極に細長いスリットが形成されており、残りの画素電極の５分の１から３分の１の面積をしめる領域（Ａ領域）には、配向方向制御電極が画素電極の上にゲート絶縁体をかいして形成されており、図９１にあるようにＡ領域の垂直配向されている液晶分子の駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）はＢ領域のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）よりも小さくなっておりガンマ特性の視野角依存性を小さくすることが可能である。本発明の場合、駆動回路によって、Ｔｈｒｅｓｈｏｌｄ電圧をコントロールしているのではないので、駆動回路は従来のものを使用できるためコストの上昇をおさえることが可能である。
図２４３，図２４４にあるように本発明では画素電極と配向方向制御電極の両方を完全にパッシベーション膜（Ｐ−ＳｉＮｘ）で被覆しているため垂直配向膜と画素電極や配向方向制御電極との直接接触はない。配向膜と画素電極が直接接触している場合、カラーフィルター基板側の共通電極とＴＦＴアレイ基板側の画素電極の平均電位に差が生じた場合、配向膜にほとんどの電圧がかかることになり残像現象が発生しやすい。画素電極が完全にゲート絶縁膜で被覆されている場合、ゲート絶縁膜と配向膜に電圧がかかるようになるため配向膜にはほんのわずかな電圧しか分配されないために残像現象は発生しにくくなる。【０１５２】手段１，４，７，１０，１３，１５と手段６５，６８を用いることで垂直配向モードの液晶パネルの負の誘電率異方性液晶分子を４つの異なる方向に倒すことが可能となり広視野角化と、Ｒ，Ｇ，Ｂ３色のガンマ補正をすることができる。本発明の基本単位画素の回路モデルは図２１０にあるように一本のゲート電極で２つのＴＦＴを制御しており、画素電極はＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）の２つから構成されており、それぞれのＳｕｂ  Ｐｉｘｅｌに対応した２本の共通電極とゲート絶縁膜をかいして２つの保持容量（ＣｓａとＣｓｂ）が形成されている。駆動信号波形は図２１１にあるように２つの共通電極には、位相が１８０度異なる信号波形が印加されＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）に書きこまれる映像信号電圧の実効電圧に差が生じるようにしてある。これによりＳｕｂ  Ｐｉｘｅｌ（Ａ）のほうがＳｕｂ  Ｐｉｘｅｌ（Ｂ）よりもＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さくできるのでガンマ特性の視野角依存性を大きく改善することができる。本発明では画素電極に形成されたスリットによって液晶分子の倒れる方向を制御しており、Ｓｏｕｒｃｅ電極（映像信号線）がゲート電極に対して直線状に直交している例として図２００，図２０１があり、これらに対応するカラーフィルターは図２０２，図２０３である。
Ｓｏｕｒｃｅ電極（映像信号線）がゲート電極に対して±４５度方向に屈曲している例として図２２８がある。本発明では基本単位画素中に存在している２本の互いに独立した共通電極に印加される信号電圧を変化させることでＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）を自由に変化させることができる。
映像を見る角度に応じて共通電極の電圧を調整することで最も良好な画像を表示することが可能となる。【０１５３】手段２，５，８，１１，１４，１６と手段６６，６９を用いることで垂直配向モードの液晶パネルの負の誘電率異方性液晶分子を４つの異なる方向に倒すことが可能となり広視野角化と、Ｒ，Ｇ，Ｂ３色のガンマ補正をすることができ、かつ動画表示のための高速応答化を実現できる。本発明の基本単位画素の回路モデルは図２１０にあるように一本のゲート電極で２つのＴＦＴを制御しており、画素電極はＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）の２つから構成されており、それぞれのＳｕｂ  Ｐｉｘｅｌに対応した２本の共通電極に連結されている配向方向制御電極（４６）とゲート絶縁膜をかいして２つの保持容量（ＣｓａとＣｓｂ）が形成されている。駆動信号波形は図２１１にあるように２つの共通電極には位相が１８０度異なる信号波形が印加され、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）に書きこまれる映像信号電圧の実効電圧に差が生じるようにしてある。これによりＳｕｂ  Ｐｉｘｅｌ（Ａ）の方がＳｕｂ  Ｐｉｘｅｌ（Ｂ）よりもＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さくできるのでガンマ特性の視野角依存性を大きく改善することができる。本発明では画素電極を被覆しているゲート絶縁膜の上に形成された配向方向制御電極によって液晶分子の倒れる方向を制御しており、Ｓｏｕｒｃｅ電極（映像信号線）がゲート電極に対して直線状に直交している例として図２３１，図２３２があり、Ｓｏｕｒｃｅ電極（映像信号線）がゲート電極に対して±４５度方向に屈曲している例として図２０８，図２２９がある。画素電極と配向方向制御電極はゲート絶縁膜をかいして近接しておりわずかな電圧でも強電界を発生させることができるので垂直配向された液晶分子を高速駆動させることが可能である。【０１５４】手段１，２，４，５，７，８，１０，１１，１３，１４，１５，１６と手段６７，７０を用いることで垂直配向モードの液晶パネルの負の誘電率異方性液晶分子を、４つの異なる方向に倒すことが可能となり広視野角化と、Ｒ，Ｇ，Ｂ３色のガンマ補正をすることができる。
ＴＦＴアレイ基板のＳｏｕｒｃｅ電極（映像信号線）がゲート電極に対して直線状に直交している例として図２０４，図２０５があり、Ｓｏｕｒｃｅ電極（映像信号線）がゲート電極に対して±４５度方向に屈曲している例として図２０８，図２０７，図２３０がある。本発明では基本単位画素の回路モデルは図２１０にあるように一本のゲート電極で２つのＴＦＴを制御しており、画素電極はＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）の２つの領域にゲート電極によって完全に分断されており、２つのＳｕｂ  Ｐｉｘｅｌにそれぞれ対応する２つの共通電極が基本単位画素中に存在している。Ｓｕｂ  Ｐｉｘｅｌ（Ａ）に対応している共通電極に連結されている配向方向制御電極は、ゲート絶縁膜をかいして画素電極と保持容量（Ｃｓａ）を形成しており、Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）に対応している共通電極と画素電極に連結されている保持容量形成電極はゲート絶縁膜をかいして保持容量（Ｃｓｂ）を形成している。駆動信号波形は図２１１にあるように２つの共通電極には、位相が１８０度異なる信号波形が印加されＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）に書きこまれる映像信号電圧の実効電圧に差が生じるようにしてある。これによりＳｕｂ  Ｐｉｘｅｌ（Ａ）のほうがＳｕｂ  Ｐｉｘｅｌ（Ｂ）よりもＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さくできるのでガンマ特性の視野角依存性を大きく改善することができる。本発明では、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）では、画素電極を被覆しているゲート絶縁膜の上に形成された配向方向制御電圧によって液晶分子の倒れる方向を制御しており、Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）では画素電極に形成されているスリットによって液晶分子の倒れる方向を制御している。本発明の場合Ｓｕｂ  Ｐｉｘｅｌ（Ａ）の方が強い電界が作用するため、Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）よりもＳｕｂ  Ｐｉｘｅｌ（Ａ）の方がＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）がもともと小さいために２つの共通電極に印加する信号電圧がほんのわずかでもガンマ特性の視野角依存性を大きく改善することができる。【０１５５】手段１３，１４，１５，１６と手段８５，８６，８７，８８，８９を用いることで、超大型液晶表示パネル生産工場を短期間で立ち上げることができるようになると同時に、動画対応の高速応答液晶表示パネルを安価に歩留り良く製造できるようになる。大型ガラス基板を用いて液晶表示パネルを生産する時に問題となるのは、ＴＦＴ基板とカラーフィルター基板の絶対寸法あわせである。ＴＦＴ基板やカラーフィルター基板を露光する時に使用する大型ホトマスクの価格は非常に高価なものでしかも発注してから納入までの期間が１〜２ケ月程度かかるために、ＴＦＴ基板とカラーフィルター基板の絶対寸法があわない場合大型ホトマスクの作りなおしに数ケ月間かかってしまい、工場の立ち上げが遅れてしまう問題があった。本発明を用いると、大型ホトマスクを用いないで、ＤＭＤ直接描画露光装置を用いるため、絶対寸法あわせはすべてコンピューターのＣＡＤデータを調整するだけでおこなうことができる。このために、絶対寸法測定器を基準としてＤＭＤ直接描画露光装置の露光特性を調整するここが簡単にでき、露光装置の特性差を短時間で完全になくすことができる。
本発明ではさらにＤＭＤ直接描画露光装置を用いてハーフトーン露光をおこなうことができるために、大型基板の全領域で、ハーフトーン露光領域のポジレジスト膜厚を自由に調整することができる。ポジレジストアッシング装置のアッシングムラが大きくてもアッシグムラに応じてポジレジストの膜厚を調整することで加工寸法精度のバラツキを低減することができ歩留りを向上することができると同時にＴＦＴ基板を３〜４回のホトリソグラフィー工程で作ることが可能となり生産コストの大幅な低減が実現できる。
本発明のように、ＴＦＴ基板とＣＦ基板の露光工程にＤＭＤ直接描画露光装置を用いることで、露光装置の特性差を短時間で完全になくすことができ、かつ生産品種が異なってもコンピューターのＣＡＤデータを変更するだけで対応できるため少量多品種生産を生産効率を低下させることなくおこなうことができる。本発明のＴＦＴアレイプロセスではゲート電極と共通電極が近接して配置されているためこの部分に対応するカラーフィルター基板のＢＭ（遮光膜）はパターン幅が広いのでボールスペーサーをインクジェット塗布法やオフセット印刷法を用いて定点配置しやすい構造になっているのでホトリソグラフィー法を用いたホトスペーサー形成にくらべて大幅にコストダウンでき、液晶分子の高速応答をはかるためにＣｅｌｌ  Ｇａｐを３ミクロンメーター以下にしてもボールスペーサーの弾性変形量が大きいために残量気泡や重力ムラの発生を防止できるのでＯＤＦ工程での歩留り低下が発生しない。【０１５６】手段２，５，８，１１，１４，１６と手段４５，５０，５１，５６，５７，５８，６０，６１，６３，６４，６６，６７，６９，７０と手段７３，７４，７５を用いることでＴＦＴアレイ基板の画素電極と配向方向制御電極と、カラーフィルター基板の共通電極とで形成される電界分布を配向方向制御電極の高さを調整することで変化させることが可能である。図２３，図５４，図５５，図５６にあるように配向方向制御電極の下層にいろいろな層を設置することができ、配向方向制御電極の高さを変化させることができる。図５６のようにすべての層を積層した場合には配向方向制御電極の高さは１ミクロンメーター以上にもなり、カラーフィルター基板側に形成されている配向方向制御用のバンプ（５０）と同じような機能を断面形状を最適化することで自然に持たせることが可能である。
従来例として図１０７，図１０８があげられているが、図１０７はホトリソグラフィー工程数が６回必要であり、図１０８ではホトリソグラフィー工程数が５回必要である。本発明では図２３，図５４，図５５，図５６ともにホトリソグラフィー工程数は３回または４回でＴＦＴアレイ基板を完成させることができコスト低減が可能である。
従来例の図１０７，図１０８，図２４５では、配向方向制御電極と画素電極の両方ともに直接配向膜に接触しておりこの場合では配向方向制御電極のエッジ部分に電界が集中するために配向膜が分極したり電気分解されたりし残像が発生しやすく信頼性に問題があったが、本発明では、図２３，図５４，図５５，図５６すべてにおいて画素電極と配向方向制御電極は絶縁膜に完全に被覆されているために配向膜への電界集中をさけることができ残像問題の発生を低減でき信頼性を向上させることができる。さらに従来例の図１０９，図１１０，図２４５では画素電極に対向している共通電極には配向方向制御用のスリットやバンプが形成されていないため画素電極が大きくなった場合には液晶分子の応答速度が遅くなったり液晶分子の配向方向を正確に制御できなくなるため表示ムラが多発してしまう。
そのために従来例の図１０９，図１１０，図２４５の構造を用いては、大型の液晶ＴＶ用表示装置を製作することは不可能であるが、本発明の場合には図２３，図２４，図５４，図５５，図５６にあるように画素電極に対向している共通電極に配向方向制御用のスリットやバンプを形成しているため、画素電極に配置された配向方向制御電極と組みあわせることで液晶分子の配向方向を正確に制御することが可能となりディスクリネーションラインの発生を防止できるので表示ムラの発生を完全に防止することができる。
本発明を用いることで信頼が高く、表示ムラのない大型液晶ＴＶパネルを低コストで歩留り良く生産することができる。【０１５７】手段４，５，６，１０，１１，１２，１５，１６と手段７６，７７，７８を用いることで、ＴＦＴアレイ工程を３回目のホトリソグラフィーで完成させることができるだけでなく、従来は、液晶Ｃｅｌｌ工程に含まれていた配向膜形成プロセスをＴＦＴアレイ工程に移動させることができ、工程を大幅に省略することができる。
従来の配向膜形成プロセスはＴＦＴ基板を洗浄した後ポリイミド配向膜をフレキソ印刷法で塗布してから２２０〜２３０度で数十分間焼成した後、ＭＶＡモードでは純水洗浄をおこない乾燥した後、真空加熱による脱水処理を数十分間おこなってからＯＤＦ工程にとりかかっていた。本発明ではＴＦＴアレイ工程の最後のパッシベーション膜（Ｐ−ＳｉＮｘ）をマスキング成膜法でプラズマＣＶＤ装置を用いて局所成膜した後、同じプラズマＣＶＤ装置を用いて真空をやぶらずに配向膜をプラズマ重合法により成膜しているために大幅な工程の省略化と短縮化ができる。
本発明で使用するプラズマＣＶＤ装置は図５９にあるように、パッシベーション膜（Ｐ−ＳｉＮｘ）とプラズマ重合配向膜とは、別々のチェンバーで成膜するようになっている。真空をやぶらずに連続成膜することで配向膜の表面エネルギーを均一化できるので、配向ムラが生じにくくなり歩留りを向上することができる。ＭＶＡ用の垂直配向膜としては、図６０にあるヘキサメチルジシリコンオキサイド（ＨＭＤＳＯ）やヘキサフェニルジシリコンオキサイド（ＨＰＤＳＯ）または図６１にあるヘキサメチルジシラザンやヘキサフェニルジシラザンなどの単一ガスまたはこれらの２種類以上の混合ガスを原料として真空チェンバー内でプラズマ放電させることで簡単に垂直配向用プラズマ重合膜を合成することができる。ＴＮモードやＩＰＳやＦＳＳモード用の配向膜としては、メタン，エタン，エチレン，アセチレン，ベンゼンやトルエンなどのガスを原料としてダイヤモンドライクカーボン（ＤＬＣ）膜を真空チェンバー内で簡単に成膜することができる。配向膜としての膜厚は数ナノメーターあれば十分に機能を発現することができるので従来のポリイミド配向膜のコストをくらべると安価な原料ガスを用いることによりランニングコストを約１００分の１に低減することが可能である。図３７にあるようにパッシベーション（Ｐ−ＳｉＮｘ）膜を成膜する領域をプラズマ重合配向膜を成膜する領域よりもメインシールを塗布する領域だけ大きくすることで、メインシールの接着不良問題の発生を防止することができる。
本発明のプラズマ重合法をもちいた場合３メーター角のガラス基板でもピンホールやムラのない配向膜を短時間に成膜できしかもプラズマＣＶＤ装置にセルフクリーニング機能を持たせることで長期間メンテナンスフリーで再現性よくプラズマ重合膜を成膜できる。【０１５８】手段４，６，１０，１２と手段７９を用いることでＴＮモードやＩＰＳモード，ＦＳＳモード用のＴＦＴアレイ工程を３回のホトリソグラフィーで完成させることができるだけでなく、従来は液晶Ｃｅｌｌ工程に含まれていた配向膜形成プロセスと配向処理プロセスをＴＦＴアレイ工程に移動させることができ、工程を大幅に省略することができる。従来のＴＮモードやＩＰＳモード，ＦＳＳモード用配向膜形成プロセスと配向処理プロセスは、ＴＦＴ基板を洗浄した後、ポリイミド配向膜をフレキソ印刷法で塗布してから２２０〜２３０度で数十分間焼成した後、ラビング法による配向処理をおこなってから再度洗浄して乾燥した後真空加熱による脱水処理を数十分間おこない十分に脱気してからＯＤＦ工程にとりかかっていた。本発明では、ＴＦＴアレイ工程の最後のパッシベーション膜（Ｐ−ＳｉＮｘ）をマスキング成膜法でプラズマＣＶＤ装置を用いて局所成膜した後、同じプラズマＣＶＤ装置を用いて真空をやぶらずに配向膜をプラズマ重合法により成膜してから真空をやぶらずにイオン配向処理用真空チェンバーでイオン配向処理するために大幅な工程の省略化と短縮化ができる。本発明で使用するプラズマＣＶＤ装置とイオン配向処理装置は、図５８にあるように上記２つの装置が合体した複合真空装置になっている。パッシベーション膜（Ｐ−ＳｉＮｘ）とプラズマ重合配向膜とは、別々のチェンバーで成膜されており、イオン配向処理も独立した別のチェンバーでおこなわれる。
ＴＮモード，ＩＰＳモード，ＦＳＳモード用の配向膜としては、メタン，エタン，エチレン，アセチレン，ベンゼン，トルエンなどの炭化水素系のガスを原料としたダイヤモンドライクカーボン（ＤＬＣ）膜が用いられている。
配向膜としての膜厚は数ナノメーターあれば十分に機能を再現することができるので従来のポリイミド配向膜のコストとくらべると安価な原料ガスを用いることによりランニングコストを約１００分の１に低減することが可能である。図３７にあるようにパッシベーション膜（Ｐ−ＳｉＮｘ）を成膜する領域を、プラズマ重合配向膜を成膜する領域よりもメインシールを塗布する領域だけ大きくすることでメインシールの接着不良の問題発生を防止することができる。
本発明ではプラズマ重合配向膜を成膜した後に真空をやぶらずにただちにイオン配向処理チェンバーでイオン配向処理をおこなった後すぐにＯＤＦ工程にとりかかることが可能であるため従来おこなっていたラビング処理後の洗浄，乾燥，真空による脱水脱気処理はすべて必要なくなる。イオン配向処理は、ラビング配向処理と異なり配向膜表面の不純物汚染や発塵の問題がなく、配向ムラが発生しにくいので歩留りと信頼性を大幅に向上できる。ラビング配向処理では、ベルベット布を頻繁に交換しなければならずベルベット布を交換する間製造ラインを停止してしまうためにラビング処理装置の稼動率はあまり高くないが、本発明で使用しているイオン配向処理装置は７００時間以上連続稼動させることができこの間は、ほとんどメンテナンスフリーなため安定した配向処理を再現性良くおこなえる。
イオン配向処理法の場合には、ラビング配向処理法とくらべて配向膜材料の制限が非常にゆるいためにいろいろな種類の材料を用いることができ、配向膜に作用する機能的な力がほとんどないために配向膜が剥離したり破れたりするような不良が発生しない。このためイオン配向処理法を用いる場合、配向膜の膜厚を、ピンホールが発生しない限界まで薄くすることができるので、材料コストを大幅に低減できる。【０１５９】手段４，５，６，１０，１１，１２，１５，１６と手段８０，８１，８２，８３を用いることで新しい安価な耐熱性材料を液晶用の配向膜として使用することになり、ランニングコストを大幅に低減することができる。特にＴＮモードやＩＰＳモード，ＦＦＳモードに関しては、イオン配向処理を用いることで、従来のラビング処理では配向機能を発現させることができなかった材料にも、配向機能を持たせることができるようになり、材料選択の自由度が大幅に拡大されることになった。ＴＦＴの信頼性を確保するためには、アルカリイオンの遮蔽特性の高いＰ−ＳｉＮｘやＰ−ＳｉＣＮｘ膜をパッシベーション膜として用いなければならない。図３７にあるようにパッシベーション膜を成膜する領域を、配向膜を塗布形成する領域よりもメインシールを塗布する領域だけ大きくすることでメインシールの接着不良による剥離問題の発生を防止できる。
ＴＮモードや、ＩＰＳモード，ＦＦＳモードでは、ＴＦＴ基板の表面の凹凸が配向処理に悪影響を与えやすいので配向膜はできるだけ厚く塗布し、ＴＦＴ基板の表面の凹凸を平坦化することが高いコントラストを実現するためには必要である。本発明では配向膜をインクジェット塗布法やオフセット印刷法を用いて局所塗布する時に基板の表面はパッシベーションで被覆されているために表面エネルギーはほとんど均一な状態になっている。そのため塗布液がはじかれたりすることがないので、ピンホール発生が低減する。【０１６０】手段７７，７８，７９と手段９０，９１，９２，９３，９４を用いることでボールスペーサーの周辺部のシミやムラの発生を防止することができる。プラズマ重合法で配向膜を形成する場合表面の凹凸に関係なくどのような面にも均一な重合膜を形成することができはじきが原因のピンホールなどは発生しない。
プラズマ重合法では乾式法であるので従来の塗布法のように有害な有機溶剤を大量に使用することはない。クリーンルーム内の大気汚染の問題はほとんど発生しない。本発明ではＴＮモードやＩＰＳモード，ＦＦＳモードの配向処理にイオン配向処理法を用いるため定点配置されたボールスペーサーに機能的な力が作用しないので、ボールスペーサーの剥離現象が生じない。
プラズマ重合膜を形成した後にボールスペーサーを定点配置するプロセスでは、ボールスペーサーを分散させている液体の乾燥あとがシミとなって残りやすく配向ムラが生じやすい。さらにプラズマ重合膜とボールスペーサーの接着力は弱いためにＯＤＦ工程でＴＦＴ基板とカラーフィルター基板を合着する時にボールスペーサーに機能的な力が作用するためにボールスペーサーが配向膜から剥離してしまう。本発明を用いることでこのような問題の発生をほぼ完全に防止できる。【０１６１】手段１〜１６と手段８４を用いることで、ＴＦＴアレイ基板を３〜４回のホトリソグラフィー工程で製造しても、均一なＣｅｌｌ  Ｇａｐを形成することができるのでＣｅｌｌ  Ｇａｐ異常が原因となる液晶表示ムラの発生を防止することができる。本発明では図３２，図３３，図１７０がＭＶＡモードの液晶パネルの接続端子とメインシール部分の断面図であり、図１６７，図１６８がＴＮモードの液晶パネルの接続端子とメインシール部分の断面図であり、図３４，図３５，図１７１がＩＰＳモードの液晶パネルの接続端子とメインシール部分の断面図である。どの液晶モードでもＧａｔｅ端子部とＳｏｕｒｃｅ端子部はメインシールの領域ではＧａｔｅ電極とＳｏｕｒｃｅ電極は積層構造になっており、メインシールの領域を境とした液晶セルの内部と外部でコンタクトホールを通じて２重に接合されている。Ｇａｔｅ電極よりもＳｏｕｒｃｅ電極は太く設計されておりＧａｔｅ電極をＳｏｕｒｃｅ電極が完全に被覆するようになっている。Ｇａｔｅ電極やＳｏｕｒｃｅ電極の外部接続端子が形成されていないメインシール領域では、図１７０や図１７１にあるようにダミーのＧａｔｅ電極やＳｏｕｒｃｅ電極が設置されておりメインシール領域のメインシール厚みが表面画面の４辺ですべて均一になるようにしてある。ＴＦＴ基板上に形成されたパッシベーション膜（Ｐ−ＳｉＮｘ）とメインシールは接触しておりＴＦＴ基板のＧａｔｅ電極やＳｏｕｒｃｅ電極とは完全に電気的に絶縁されている。この構造によりＴＦＴアレイ工程を簡略化しても液晶パネルのＣｅｌｌ  Ｇａｐ不良の発生を防止し液晶パネルの信頼性を確保することができる。【０１６２】手段９５，９６，９７を用いて作られたハーフトーン露光用ホトマスクを用いてＴＦＴアレイ基板を製造することでポジレジストを露光する回数を３〜４回まで低減することができ、大幅な製造工程の短縮とコストダウンが実現できる。
ＤＭＤを用いた直接描画露光法でも同様なことを実現できるが、ＤＭＤ素子の解像力は７〜８ミクロンメーターが限界となっている。本発明のハーフトーン露光用ホトマスクを用いた場合、投影露光光学系の装置の限界である３〜４ミクロンメーターの解像力を実現できるので医療用表示装置などの大画面超高精細液晶表示装置を低価格で実現できる。
本発明のホトマスクを用いることで露光装置の台数を増加させなくても従来と同じスループットで露光することができ初期投資の金額とクリーンルームのスペースを低減することが可能である。
【実施例１】
【０１６３】図１，図２，図３，図４，図５が本発明の実施例１のアクティブマトリックスＴＦＴ基板のプロセスフローの断面説明図である。
図１では、ガラス基板上に５〜２５ｎｍ程度のＴｉ薄膜やＺｒ薄膜を成膜した後、アルミニウム合金（Ａｌ−Ｃ−ＮｉまたはＡｌ−Ｎｄ−Ｎｉ）や銅または銅合金（Ｃｕ−ＮｉまたはＣｕ−Ｃｒ）や銀合金などを２００〜８００ｎｍ程度成膜してから、図２４９や図２５０にあるようにポジレジストを基板全面に塗布してからハーフトーン露光法を用いて露光した後現像して図１の１）にあるような形状のポジレジストパターンを作ります。図１の２）ではこのパターンを利用して下層の金属薄膜と上層の金属層とを同時にエッチングして同じ形状に加工します。次に酸素プラズマアッシング処理でポジレジストの薄い領域を完全にアッシングして上層の金属層をむき出しにします。次に露出した上層金属層のみを選択エッチングします。コンタクトパッド部に残っているポジレジストを剥離して図１の５）にあるような形状に加工します。次に図２にあるように基板全面に窒素イオンをイオンシャワードーピング法を用いて、打ち込みコンタクトパッド部の金属表面と露出している下層金属薄膜を金属窒化物に変化させる。以上のプロセスは、図４６の（Ｉａ）型プロセスに分類される。コンタクトパッドの表面に形成されたアルミニウムの窒化物層はコンタクトパッドの表面の耐酸化機能を向上させ、コンタクト不良の発生を防止することが可能になる。図２４７の白丸の範囲であれば良好なコンタクトが得られる。下層のＴｉ薄膜やＺｒ薄膜は窒素イオンをドーピングすることで窒化物となり図１０にあるように良好な可視光透過率が得られ、図１１にあるように窒化チタンの薄膜は５ｎｍでも３０ＫΩ以上のシート抵抗値を得ることができ、アクティブマトリックス基板の画素電極として十分なシート抵抗値を得ることができる。図１，図２の工程で同時にゲート電極や共通電極が形成される。【０１６４】図３は、本発明の実施例１の薄膜半導体層の素子分離とコンタクトホールを同時にひとつのホトリソグラフィー工程でおこなうためのプロセスフローの断面説明図である。図４７にあるようにゲート絶縁膜（Ｐ−ＳｉＮｘ）とノンドープ薄膜半導体層と、オーミックコンタクトのための不純がドーピングされている薄膜半導体層の三層をプラズマＣＶＤ法を用いて連続形成した後、図２４９や図２５０にあるようにポジレジストを基板全面に塗布してからハーフトーン露光法を用いて露光してから現像し図３の１）にあるような形状のポジレジストパターンを作ります。画素電極領域に形成されているコンタクトパッド部とゲート電極端子部や共通電極部のＣｓｔ電極との接合部にはコンタクトホールを形成するためにポジレジストは無くなっている。薄膜トランジスタ素子を形成するための領域には、ＵＶ露光はまったくおこなわれないので最も厚くポジレジストが残されている。それ以外の領域はハーフトーン露光領域となっており現像後には薄くポジレジストが残っている。図３の２）にあるようにコンタクトホールをドライエッチングによりあけた後酸素プラズマ処理によりハーフトーン露光領域の薄いポジレジストをアッシングして除去し、ポジレジストを薄膜トランジスタ素子形成領域のみに残す。次に露出した薄膜半導体層をドライエッチングして除去した後、ポジレジストを剥離したものが図３の３）���ある。【０１６５】図４は、本発明の実施例１のソース電極とドレイン電極とＣｓｔ（保持容量）形成電極を形成するためのホトリソグラフィー工程の断面説明図である。図１７５がこの工程のプロセスフロー説明図である。通常のノーマルホトマスクを用いたホトリソグラフィー工程が用いられる。この工程で薄膜トランジスタ素子のドレイン電極と画素領域内に形成されているコンタクトパッドがコンタクトホールを通して電極的に接続される。Ｃｓｔ（保持容量）形成電極も共通電極に形成されたコンタクトホールを通して共通電極と電気的に接続される。本工程において図３６や図１６９にあるように有効表示領域の周辺に静電気保護回路が形成される。図４では、ソース電極とドレイン電極は図１７５にあるように、バリアーメタル層を用いた２層金属構造となっているが、直接、不純物をドーピングしたオーミックコンタクト半導体層に接合可能な場合には、図４８にあるような単層金属構造でソース電極やドレイン電極を形成するプロセスを用いることができる。
不純物をドーピングしたオーミックコンタクト半導体層に直接接合した場合に、基板温度が高くなると相互拡散しやすい金属の場合でも、図１７９にあるようにオーミックコンタクト半導体層の表面にスパッタ法でアルミニウム合金をデポする時に、Ａｒガス中に窒素ガスなどの窒化性ガスを混入して成膜初期の界面領域に窒素がドーピングされているアルミニウム合金を成膜することで、図１２３にあるような構造を作ることができる。このように界面に窒素がドーピングされているアルミ合金を用いることで相互拡散を防止でき単層金属構造でも大型液晶パネルを作ることが可能となる。図１２０，図１２１が、アルミニウム合金の単層構造を用いたＴＦＴアレイ基板の断面図である。
純アルミニウムをソース電極とドレイン電極に用いる場合には、図１８１にあるようにアルミニウムのヒロック発生を防止したり良好なオーミックコンタクトを得るためにアルミニウムを上下からバリアーメタルでサンドイッチした３層金属構造を採用すれば良い。【０１６６】図５は、本発明の実施例１のアクティブマトリックスＴＦＴ基板のパッシベーション膜をマスクデポジッション法を用いたＰ−ＣＶＤ装置で外部電極接続端子部領域をのぞいた領域には成膜した断面図である。図５の２），図３２，図３３，図３４，図３５，図３６，図３７，図１６７，図１６８，図１６９，図１７０，図１７１にあるようにパッシベーション膜の成膜領域の方が配向膜の成膜領域よりもメインシール塗布領域だけ広くなっている。本発明のようにマスクデポジッション法を用いることで端子部のコンタクトホールを形成するホトリソグラフィー工程を１回省略することができる。【０１６７】実施例１のアクティブマトリックス基板を製造する工程を露光方法の種類にわけて分類したものが、図３８，図３８，図４０と、図７７，図７８，図７９と，図８２，図８３，図１０３，図１０４である。
本発明の工程を用いることで、ホトリソグラフィー工程を３回おこなうことでアクティブマトリックス基板を製造することができる。
本発明と類似したプロセスの従来例は図８４，図８５，図８６にあるように透明画素電極にＩＴＯやＩＺＯなどのインジウム系の酸化物透明導電体を用いている。図８４の工程を用いた場合、下層にインジウム系透明導電膜，上層にアルミニウム合金を用いると、局部電池反応が生じてしまい透明導電膜が還元され黒化してしまう。同様に図８６の工程でも、ソース電極とドレイン電極にアルミニウム合金を用いると局部電池反応が生じてしまうため透明導電膜が黒化してしまうことをさけられない。
従来例の図８４，図８６の工程を用いる場合には、現状では上層金属にモリブデンかクロムしか用いることができない。
モリブデンやクロムの金属は比抵抗値が大きく、大型の液晶ＴＶ用パネルには従来の図８４，図８６のプロセスを用いることができない。
図８４，図８６の工程で上層金属にアルミニウム合金を用いる場合に、透明導電膜として窒化チタンや窒化ジルコニウムを採用すれば局部電池反応は発生しないが図８５の２）の工程で、ゲート絶縁膜をドライエッチングするときに窒化チタンや窒化ジルコニウムも同時にドライエッチングされてしまう。ゲート絶縁膜として用いられるＰ−ＳｉＮｘ膜と窒化チタンや窒化ジルコニウムには選択比の高いドライエッチングガスが存在しないからである。本発明では大型液晶ＴＶパネルを実現するために比抵抗の小さなアルミニウム合金を採用した場合に発生する局部電池反応をおさえるために画素電極にチタンやジルコニウムの薄膜（５〜２５ｎｍの膜厚）を用いている。さらにドレイン電極と画素電極とのコンタクトを取るためにゲート絶縁膜にコンタクトホールをドライエッチングであけるときにドライエッチングの選択比を大きくするためにコンタクトホールをあける画素電極の部分に、アルミニウム合金のコンタクトパッドを設置した。アルミニウム合金のコンタクトパッドの表面が、コンタクトホールをあけてから、ハーフトーン露光され薄く残っているポジレジストを酸素プラズマ処理により除去する時に、酸素プラズマにさらされるために酸化されにくくする必要がある。そのため本発明では図２にあるように窒素イオンシャワードーピング処理をおこなっている。図２４７にあるように白丸の範囲内であれば良好なコンタクトを実現できる。画素電極にチタン薄膜を採用した場合には、窒素イオンシャワードーピング処理により窒化チタン薄膜が形成され可視光の透過率が図１０にあるように向上する。画素電極のシート抵抗値は図１１にあるように５ｎｍ以上の膜厚が存在すれば３０ＫΩ以下のシート抵抗値が得られるので問題はない。
【実施例２】
【０１６８】図２４８は、本発明の実施例２のハーフトーン露光法を用いて画素電極を形成するプロセスフローの断面説明図である。実施例１の場合には図１の２）にあるように２層の金属膜を同一パターンにエッチングして加工している。本発明の実施例２では図２４８の２）にあるようにまず上層の金属膜のみを選択エッチングしてから、図２４８の３）にあるようにハーフトーン露光され薄くポジレジストが残っている領域を酸素プラズマアッシング処理して除去してから下層の金属薄膜を上層の金属パターンをマスクとして利用しドライエッチングでパターンニングしている。次に露出している上層金属を選択エッチングしてから、窒素イオンシャワードーピング処理をおこないコンタクトパッド部の上層金属表面に窒素原子をドーピングして耐酸化機能をもたせると同時に下層の金属薄膜画素電極を金属窒化物に変化させることで可視光透過率を大幅に改善している。【０１６９】本発明の実施例２の図２４８のプロセスは図４６の（Ｉｂ）型プロセスに分類されるものであり、このプロセスの利点は図２３６の２）にあるように酸素プラズマアッシング処理工程でのポジレジストのパターン幅変形が少ない点である。実施例１の場合には図４６の（Ｉａ）型プロセスに分類され、図２３５の２）にあるように酸素プラズマアッシング処理工程でのポジレジストのパターン幅変化が大きくなる。
【実施例３】
【０１７０】図４２は、本発明の実施例３のハーフトーン露光法を用いて画素電極とコンタクトパッドを形成するプロセスフローの断面図である。本発明は図４６の（ＩＩａ）型プロセスに分類されるものである。
ヒロックの発生しないアルミニウム系合金（Ａｌ−Ｃ−ＮｉやＡｌ−Ｎｄ−Ｎｉ）や純銅または銅合金（Ｃｕ−ＭｏやＣｕ−Ｃｒ）または銀合金（Ａｇ−ＣｕやＡｇ−Ｐｄ）を上層金属として用いている。液晶ＴＶ用超大型ＴＦＴアレイ基板のゲート電極や共通電極には上記の３系統の金属が用いられている。本発明では下層透明導電電極として窒化チタンや窒化ジルコニウムが用いられているが、その理由として上記２種類の窒化物材料とアルミニウム系合金とは、ガルバニック反応（局部電池反応）が生じない点があげられる。
さらに、エッチングの選択性がＷｅｔエッチングとＤｒｙエッチングで大きくとれる点も重要である。上層金属材料の表面が、酸素プラズマアッシング処理で酸化されるのを防止するために本発明では窒素イオンシャワードーピング処理をおこないコンタクトパッド表面に窒素原子をドーピングしている。これにより良好なコンタクトが得られる。
【実施例４】
【０１７１】図４４は、本発明の実施例４のハーフトーン露光法を用いて画素電極とコンタクトパッドを形成するプロセスフローの断面図である。実施例３の場合には図４２の２）にあるように２層の電極材料を同一パターンにエッチングして加工している。本発明では図４４の２）にあるようにまず上層のアルミニウム系合金（Ａｌ−Ｃ−ＮｉやＡｌ−Ｎｄ−Ｎｉ）や純銅または銅合金（Ｃｕ−ＭｏやＣｕ−Ｃｒ）または銀合金（Ａｇ−ＣｕやＡｇ−Ｐｄ）を選択エッチングしてから、図４４の３）にあるようにハーフトーン露光され薄くポジレジストが残っている領域を酸素プラズマアッシング処理して除去してから下層の窒化チタンや窒化ジルコニウムなどの窒化物透明導電材料を上層の金属パターンをマスクとして利用しドライエッチングで加工してパターンニングしている。
次に露出している上層金属を選択エッチングしてから窒素イオンシャワードーピング処理をおこないコンタクトパッド部の上層金属表面に窒素原子をドーピングして耐酸化機能をもたせている。【０１７２】本発明の実施例４の図４のプロセスは図４６の（ＩＩｂ）型プロセスに分類されるものであり、このプロセスの利点は図２３６の２）にあるように酸素プラズマアッシング処理工程でのポジレジストのパターン幅変化が実施例３よりも少ない点である。
【実施例５】
【０１７３】図１７６は、本発明の実施例５のハーフトーン露光法を用いて画素電極とコンタクトパッドを形成するプロセスフローの断面図である。
本発明は図１７２の（ＩＶａ）型プロセスに分類されるものである。
３層構造の電極は、下層金属にはチタンやジルコニウムが用いられ中間金属には純アルミニウム，純銅，純銀などが用いられ、上層金属にはモリブデンが用いられている。本発明の３層構造では、純アルミニウムや純銅や純銀などを用いられるために、超大型液晶ＴＶ用のＴＦＴアレイ基板のゲート電極や共通電極の抵抗を最も低くすることができる。本発明では合金系の金属ターゲットを用いる必要がないので金属ターゲットの価格をおさえることができ、スパッタリング成膜時の異常放電をおさえることができるので歩留りを大きく向上させることが可能である。
画素電極になる下層金属のチタンやジルコニウムの膜厚は５〜２５ｎｍで、中間金属の厚みは２００〜６００ｎｍ程度で、上層金属は３０〜６０ｎｍあれば十分である。本発明の金属の組みあわせならばガルバニック反応（局部電池反応）は生じないし、上層金属としてモリブデンを用いているので酸素プラズマにさらされても、コンタクト不良を生じることはない。図１７６の５）にあるように窒素イオンシャワードーピング処理をおこなうことでチタンが窒化チタンになり可視光透過率は大幅に向上する。シート抵抗値も５ｎｍ以上の窒化チタンの膜厚があれば３０ＫΩ以下のシート抵抗値となり問題にはならない。
【実施例６】
【０１７４】図４３は、本発明の実施例６のハーフトーン露光法を用いて画素電極とコンタクトパッドを形成するプロセスフローの断面図である。実施例５の場合には、図１７６の２）にあるように３層の金属を同一パターンにエッチング加工している。本発明では図４３の２）にあるように、まず上層のモリブデンと中間層の純アルミニウムや純銅やは純銀を同時にエッチングしてから図４３の３）にあるようにハーフトーン露光され薄くポジレジストが残っている領域を酸素プラズマアッシング処理して除去してから下層のチタンやジルコニウムを上層と中間層の金属パターンをマスクとして利用し、ドライエッチングで加工しパターンニングしている。図４３の４）では、上層の露出しているモリブデンがドライエッチングで膜厚が減少しているが、完全に上層の露出しているモリブデンをドライエッチングしてしまっても良い。次に図４３の５）にあるように残っていたポジレジストを剥離した後、全面に窒素イオンシャワードーピング処理をおこない下層のチタンやジルコニウムを窒化物にかえることで良好な可視光透過率が得られるようになる。【０１７５】本発明の実施例６の図４３のプロセスは図１７２の（ＩＶｂ）型プロセスに分類されるものであり、このプロセスの利点は図２３６の２）にあるように酸素プラズマアッシング処理工程でのポジレジストのパターン幅変化が、実施例５よりも少ない点である。
【実施例７】
【０１７６】図１７７は、本発明の実施例７のハーフトーン露光法を用いて画素電極とコンタクトパッドを形成するプロセスフローの断面図である。本発明は図１７３の（Ｖａ）型プロセスに分類されるものである。
３層構造の電極は、下層透明電極材料には窒化チタンや窒化ジルコニウムなどの金属窒化物透明電極材料が用いられ、中間層金属には、純アルミニウム，純銅，純銀などが用いられ、上層金属には、モリブデンが用いられている。
３層構造の場合には、純アルミニウムを使用してもヒロックの発生を防止できるし、純銅を用いても基板に対する接着力が低下することがないし、純銀を用いても基板への銀の拡散を防止できるので、金属材料の選定の自由度を広げることができる。
純金属を使用できると、スパッタリングターゲットの品質のバラツキがなくなり再現性のよい成膜とスパッタリング成膜時の異常放電の発生をいちじるしく低減できるようになり、歩留りを向上できる。
下層の金属窒化物透明電極材料は、図１０，図１１にあるように窒化チタンの場合には、５ｎｍ以上の膜厚があれば十分なシート抵抗値と可視光透過率が得られている。窒化チタン薄膜を成膜するにはスパッタリングターゲットに窒化チタンを用いてアルゴンガス中に窒化性ガスを少量（１〜５％程度）混入させてスパッタリング法で成膜する方法と、スパッタリングターゲットにチタンを用いて、アルゴンガス中に窒化性ガスを１０〜３０％程度混入させて、リアクティブスパッタリング法で成膜する方法とがある。窒化性ガスとしては、Ｎ２，ＮＨ３，ヒドラジン，ヒドラゾンなどが用いられる。本発明の実施例７では、図１７７の５）にあるように、コンタクトパッドの表面にモリブデンが存在しているので中間層金属の表面酸化は側壁部分だけになり、ドレイン電極とのコンタクト不良問題は生じないので窒素イオンシャワードーピング処理をおこなう必要はない。【０１７７】本発明の図１７７のプロセスを用いて作ったＴＦＴアレイ基板の断面図が図９である。図９ではコンタクトホール部分のモリブデンは、ドライエッチングされ薄くなっているが、コンタクトホール部分のモリブデンを完全にドライエッチングしても図２３９にあるようにモリブデンの側壁とドレイン電極とが接続できるのでコンタクト不良は発生しない。
【実施例８】
【０１７８】図４５は、本発明の実施例８のハーフトーン露光法を用いて画素電極とコンタクトパッドを形成するプロセスフローの断面図である。実施例７の場合には図１７７の２）にあるように３層の金属窒化物と金属を同一パターンにエッチング加工している。本発明では図４５の２）にあるようにまず上層のモリブデンと中間層の純アルミニウムや純銅やは純銀を同時にエッチングしてから、図４５の３）にあるようにハーフトーン露光され薄くポジレジストが残っている領域を酸素プラズマアッシング処理して除去してから下層の金属窒化物を上層と中間層の金属パターンをマスクとして利用し、ドライエッチングで加工しパターンニングしている。図４５の４）では、上層の露出しているモリブデンがドライエッチングで膜厚が減少しているが完全に上層の露出しているモリブデンをドライエッチングしてしまっても良い。
本発明の実施例８では図４５の５）にあるようにコンタクトパッドの表面にモリブデンが存在しているので中間層金属の表面酸化は側壁部分だけになり、ドレイン電極とのコンタクト不良問題は生じないので窒素イオンシャワードーピング処理をおこなう必要はない。【０１７９】本発明の実施例８の図４５のプロセスは図１７３の（Ｖｂ）型プロセスに分類されるものであり、このプロセスの利点は図２３６の２）にあるように酸素プラズマアッシング処理工程でのポジレジストのパターン幅変化が実施例７よりも少ない点である。本発明を用いても実施例７と同じように図９の断面構造を持つＴＦＴアレイ基板を作ることができる。図９ではコンタクトホール部分のモリブデンがドライエッチングされ薄くなっているが、コンタクトホール部分のモリブデンを完全にドライエッチングしてもコンタクト不良にはならない。
図２３９にあるようにモリブデンの側壁とドレイン電極とが接続できるからである。
【実施例９】
【０１８０】図１０６は、本発明の実施例９のハーフトーン露光法を用いて画素電極とコンタクトパッドを形成するプロセスフローの断面図である。本発明は図４６の（Ｉａ）型プロセスに分類されるものである。実施例１とほぼ同じプロセスであるが上層金属を成膜する時にスパッタリングさせるための不活性ガス中に窒化性ガスを数％程度混入させ下層金属と上層金属の界面領域に窒素原子をドーピングさせている点が異なっている。界面に数ｎｍの厚みで窒素をドーピングすることで界面領域のエッチングレートを低減することができ上層金属パターンを順テーパー形状に加工することができる。一般的に異なる種類の金属を積層した場合に、接合界面領域は互いの金属が相互拡散しておりエッチングレートが大きくなる傾向にある。接合界面領域のエッチングレートを小さくおさえないと、パターンは逆テーパー形状になってしまう。逆テーパー形状に加工されたゲート電極や共通電極は、ソース電極やドレイン電極とシートしやすくブレイクダウン電圧がいちじるしく低下してしまい、歩留が悪るく量産することができなくなる。接合界面に窒素原子をドーピングすることで簡単にエッチングレートを小さく制御することができ、最適な順テーパー形状に加工することができるようになる。下層金属にチタンやジルコニウムを用いているので可視光透過率を向上させるために、パターンニングが完了した後窒素イオンシャワードーピング処理をおこなっているが、同時にコンタクトパッドの表面も窒化処理がおこなわれ耐酸化機能を持たせることができる。
【実施例１０】
【０１８１】図１１２は、本発明の実施例１０のハーフトーン露光法を用いて画素電極とコンタクトパッドを形成するプロセスフローの断面図である。本発明は図４６の（Ｉｂ）型プロセスに分類されるものである。実施例２とほぼ同じプロセスであるが、上層金属を成膜する時にスパッタリングさせるための不活性ガス中に窒化性ガスを数％程度混入させ、下層金属と上層金属の界面領域に窒素原子をドーピングさせている点が異なっている。界面に数ｎｍの厚みで窒素をドーピングすることで界面領域のエッチングレートを低減することができ、図１１２の２）にあるように上層金属のみを選択エッチングする時に順テーパー形状に加工することができる。下層金属にチタンやジルコニウムを用いているので可視光透過率を向上させるために、パターンニングが完了した後、窒素イオンシャワードーピング処理をおこなっているが、同時にコンタクトパッドの表面も窒化処理がおこなわれ耐酸化機能を持たせることができる。実施例９にくらべて実施例１０の利点は図２３６の２）にあるように酸素プラズマアッシング処理工程でのポジレジストのパターン幅変化が少ない点である。
【実施例１１】
【０１８２】図１１４は本発明の実施例１１のハーフトーン露光法を用いて画素電極とコンタクトパッドを形成するプロセスフローの断面図である。本発明は図４６の（ＩＩａ）型プロセスに分類されるものである。
実施例３とほぼ同じプロセスであるが、上層金属を成膜する時にスパッタリングさせるための不活性ガス中に窒化性ガスを数％程度混入させ下層の金属窒化物透明導電体と上層金属の界面領域に窒素原子をドーピングさせている点が異なっている。界面に数ｎｍの厚みで窒素をドーピングすることで界面領域のエッチングレートを低減することができ上層金属パターンを順テーパー形状に加工することができる。
ゲート電極や共通電極は、順テーパー形状に加工することで、ソース電極やドレイン電極とショートしにくくなり、ブレイクダウン電圧を向上させることができ歩留りを高めることができる。接合界面に窒素原子をドーピングすることで簡単にエッチングレートを小さく制御することができ、最適な順テーパー形状に加工することができるようになる。パターンニングが完了した後、窒素イオンシャワードーピング処理をおこなうことでコンタクトパッドの表面を窒化処理し、耐酸化機能を持たせることができる。
【実施例１２】
【０１８３】図１１３は、本発明の実施例１２のハーフトーン露光法を用いて画素電極とコンタクトパッドを形成するプロセスフローの断面図である。本発明は図４６の（ＩＩｂ）型プロセスに分類されるものである。実施例４とほぼ同じプロセスであるが、上層金属を成膜する時にスパッタリングさせるための不活性ガス中に窒化性ガスを数％程度混入させ、下層の金属窒化物透明導電体と上層金属の界面領域に窒素原子をドーピングさせている点が異なっている。界面に数ｎｍの厚みで窒素をドーピングすることで界面領域のエッチングレートを低減することができ図１１３の２）にあるように上層金属のみを選択エッチングする時に順テーパー形状に加工することができる。パターンニングが完了した後、窒素イオンシャワードーピング処理をおこなうことでコンタクトパッドの表面を窒化処理し、耐酸化機能を持たせることができる。実施例１１にくらべて実施例１２の利点は、図２３６の２）にあるように酸素プラズマアッシング処理でのポジレジストのパターン幅変化が少ない点である。【０１８４】実施例３，実施例４，実施例１１，実施例１２では上層のアルミニウム合金を成膜する時に成膜の最後に不活性ガス中にに窒化性ガスを混入させてスパッタリングすることで、アルミニウム合金中に窒素原子をドーピングさせ耐酸化機能を成膜表面に持たせることができる。しかしこの工程を持ちいた場合図１０５にあるように窒素原子をドーピングされた表面領域のエッチングレートが小さくなっているために逆テーパー形状に加工されてしまう。逆テーパー形状に加工されたゲート電極や共通電極は、ソース電極やドレイン電極とショートしやすくブレイクダウン電圧がいちじるしく低下してしまい、歩留りが悪るく量産することができなくなる。この問題を対策するために本発明の実施例３，４，１１，１２では、順テーパー加工が完了した後に、窒素イオンシャワードーピング処理をおこない上層のアルミニウム合金表面に耐酸化機能を持たせている。
【実施例１３】
【０１８５】図７が本発明の実施例１３のハーフトーン露光法を用いて作られたコンタクトパッドを有する画素電極の断面図である。
本発明は図１７２の（ＩＩＩａ）型プロセスや（ＩＩＩｂ）型プロセスに分類されるプロセスか、図４６の（ＩＩａ）型プロセスや（ＩＩｂ）型プロセスに分類されるプロセスを用いている。コンタクトパッドにモリブデンを用いている。
ゲート電極や共通電極もモリブデン金属が使用されるため液晶ＴＶ用の大型液晶パネルには抵抗の問題があり用いられないが１５インチ程度のＰＣモニター用には十分に用いることができる。
ＩＴＯやＩＺＯなどのインジウム系酸化物透明導電体とモリブデンは積層してウェットエッチングしてもガルバニック反応（局部電池反応）は生じないないのと選択エッチングがおこなえるので、安定した量産をおこなうことが可能である。図８が本発明を用いて作られたＴＦＴ基板の断面図である。図７，８にあるように画素電極の領域にモリブデンのコンタクトパッドが存在しているためにドレイン電極とコンタクトパッドのコンタクト不良の発生は生じない。透明画素電極材料に窒化チタンや窒化ジルコニウムを用いても膜厚の厚いモリブデンのコンタクトパッドが存在しているのでコンタクトホールを形成してもつきぬけるような不良は発生しない。
【実施例１４】
【０１８６】図１７８と図１８２，図１８３は、本発明の実施例１４のプロセスフロー説明図とプロセスフロー断面図である。
実施例１の場合図３８，図３９，図４０，図７７，図７８，図７９，図８２，図８３などの、３回のホトリソグラフィー工程のうち２番めのホトリソグラフィー工程で、シリコン半導体素子分離と画素電極内のコンタクトパッドにコンタクトホールを形成しているが、実施例１では図４７にあるようにドライエッチングによりコンタクトホールを完全にあけている。コンタクトホールを完全にあけてしまうと、コンタクトパッド部の金属表面が露出してしまうので、次の工程でポジレジストが薄く残っている領域を酸素プラズマでアッシング除去する時に、コンタクトパッド部の露出している金属表面も同時に長時間酸素プラズマに、さらされることになる。アルミニウム合金などの酸化されやすく酸化によって表面に形成された金属酸化物の抵抗が高くなる金属の場合には、図４７のプロセスフローでは、コンタクト不良が多発してしまう。
アルミニウム合金からなるコンタクトパッドの場合、耐酸化特性を向上させるために、窒素イオンシャワードーピング処理をおこないアルミニウム合金コンタクトパッドの表面に窒素原子をドーピングしている。しかしすべてのアルミニウム合金に対して上記の方法が有効というわけではなく、酸素プラズマでアッシング処理の条件によっては、コンタクト不良が発生してしまう場合がある。本発明では図１７８のプロセスフローにあるようにコンタクトホール部を完全にドライエッチングしないでゲート絶縁膜（Ｐ−ＳｉＮｘ）をわずかに残しておくことで、コンタクトパッドの表面が、酸素プラズマアッシング処理で酸化されることを防止している。図１８３の１）にあるように、コンタクトパッド部の上層に残っているゲート絶縁膜（Ｐ−ＳｉＮｘ）は、ゲート絶縁膜の上に形成されているノンドープ半導体層と不純物をドーピングしたオーミックコンタクトをとるための半導体層をドライエッチングする時に同時にドライエッチングされ除去されてしまう。この時のドライエッチング方法として、図１８２の４）にあるように露出している半導体層と露出しているコンタクトホール部のゲート絶縁膜のエッチングレートにほとんど差のないフッ素系ガスをはじめに用い、コンタクトホール部のゲート絶縁膜が基板の全領域で完全にドライエッチングされた後、ドライエッチングガスをフッ素系ガスと塩素系ガスを混合した選択性の高いガスに切り換えて、半導体層のみをエッチングする２ステップドライエッチング法を用いると良い。上記のドライエッチング法により図１３８の１）が得られる。【０１８７】液晶ＴＶ用のアクティブマトリックスＴＦＴ基板では、バックライトの光量が非常に増大するために図４の２）にあるように、ゲート電極から薄膜半導体層がはみ出しているような場合には、光によって薄膜トランジスタ素子がＯＦＦしている時のリーク電流が急増しやすい。この現象を抑制するための方法としては図１８３の１）にあるようにゲート電極から薄膜半導体層をはみ出さないように設計することで大きな効果が得られるが、薄膜半導体層の側壁を絶縁物化しておかないと薄膜半導体層とソース電極とドレイン電極とがショットキー接合状態となり薄膜トランジスタ素子がＯＦＦしてもリーク電流は減少しなくなる。
本発明では、図１８３の２）にあるように左右のななめ方向から窒素イオンをドーピングすることで薄膜半導体層の側壁に窒化シリコン層を形成している。窒化性のガスを用いて薄膜半導体層の側壁をプラズマ窒化させても良い。上記の側壁窒化処理により、リーク電流を低減させることができ高輝度の液晶ＴＶを実現できる。
【実施例１５】
【０１８７】図１８０と図１８４，図１８５は、本発明の実施例１５のプロセスフロー説明図とプロセスフロー断面図である。
本発明ではゲート絶縁膜，ノンドープ半導体層，オーミックコンタクトを取るために不純物をドーピングした半導体層，キャップメタル層の上記４層を成膜している点が実施例１４と異なっている。図１７４でも４層を成膜しているが、図１７４では、コンタクトホールを完全にドライエッチングであけてしまっているので、表面が酸化されやすいアルミニウム合金のコンタクトパッドの場合には、酸素プラズマアッシング処理により、表面に絶縁物の酸化アルミニウムが形成されコンタクト不良をひきおこしやすくなる。図１８０では、図１７８と同様に完全にコンタクトホールをあけないで、コンタクトパッドの上にゲート絶縁膜を５〜２００ｎｍ程度残しておく点に特徴がある。
実施例１４では図１８３の２）にあるようにポジレジストを剥離する前に窒素イオンシャワードーピング処理をおこなって薄膜半導体層の側壁を窒化処理しているため、ポジレジストを剥離するのが大変むずかしいが、本発明では図１８５の２）にあるようにポジレジストを剥離してから窒素イオンシャワードーピング処理をおこなうことができるためにポジレジストの残渣になやまされることはない。キャップメタルにチタンやジルコニウムやモリブデンを用いているので金属窒化物が表面に形成されてもソース電極やドレイン電極との接合不良が生じることはない。
【実施例１６】
【０１８８】図３７，図３６，図１６９は本発明の実施例１６の全体平面図とメインシール周辺部の拡大平面図である。ＴＦＴ基板のパッシベーションＰ−ＳｉＮｘ膜の内側に液晶Ｃｅｌｌを形成するためのメインシール塗布領域があり、メインシールの内側に配向膜が形成されている。本発明では、静電気対策用保護回路もメインシールの内側に設置されているが、必ずしもメインシールの内側に設置しなければならないわけではなく、メインシール領域をさけてメインシールの外側でかつパッシベーション膜に完全に被覆される領域であればどこに設置しても良い。【０１８９】図３６のメインシール部分と端子部の拡大断面図が図３２，図３３，図３４，図３５，図１６７，図１６８である。図１６９のメインシール部分とダミー端子部の拡大断面図が図１７０，図１７１である。
液晶ＣｅｌｌのＣｅｌｌ  Ｇａｐが表示領域全面で均一な値になるようにメインシールの塗布領域の薄膜積層構造が同一になるようにしてある。図３４，図３５では、ＩＰＳモード用のカラーフィルター基板には、静電気シールド用透明導電膜として窒化チタンや窒化ジルコニウムが用いられている。チタンやジルコニウムの薄膜（５〜２０ｎｍ程度）をスパッタリング法で成膜してから窒素イオンシャワードーピング法を用いて金属窒化物に変えて透明度を向上させる方法と反応スパッタリング法を用いて直接金属窒化物を成膜させても良い。【０１９０】図３７にあるようにパッシベーションＰ−ＳｉＮｘ膜を局所領域に成膜する方法としてマスクデポジッション法が用いられる。
ＭＶＡモードの液晶Ｃｅｌｌ工程のプロセスフロー説明図として図４９，図５１がある。図４９にあるようにパッシベーション膜と垂直配向膜をＰ−ＣＶＤ法を用いて成膜する場合図５９にあるようなマルチチェンバータイプの装置を用いることで真空をやぶらずに連続成膜が可能となる。配向膜をＰ−ＣＶＤ法で成膜すると図４９にあるように、溶剤の乾燥と加熱処理による本硬化と熱硬化後の洗浄処理が必要なくなり工程の短縮化を実現できる。Ｐ−ＣＶＤ法による配向膜形成では、ピンホールの発生もなく、成膜ムラによる表示ムラの発生もなくしかも原料ガスの材料コストが安いので大幅な歩留り向上とコストダウンを実現できる。垂直配向膜形成用の原料ガスとして、図６０，図６１にあるような化学構造式の化合物が用いられる。垂直配向膜形成用の塗布型材料として図２３４の構造をした高分子化合物を用いることができる。【０１９１】ＩＰＳモード，ＦＦＳモード，ＴＮモードの液晶Ｃｅｌｌ工程のプロセスフロー説明図として図５０，図５２がある。図５０にあるようにパッシベーション膜と配向膜と配向処理を図５８にあるような真空処理装置で真空をやぶらずに連続して成膜と配向処理をおこなうことで大幅な工程の簡略化を実現できる。
本発明では、配向ムラが生じにくくメンテナンスがほとんど必要ないイオン配向処理法を用いている。従来のベルベット布を用いるラビング処理ではベルベット布を頻繁に交換しなければならないし、ラビングムラの発生を完全に防止することはＩＰＳモードやＦＦＳモードでは非常にむずかしく高い歩留りを維持しつづけることができなかったが、イオン配向処理ではイオン源のフィラメント交換を１ヶ月に１回おこなう程度で、メンテナンスのためにラインをストップすることがほとんどなくラインの稼働率をあげることが可能である。イオン配向処理では従来のラビング処理法では、配向機能を発現させることができなかったような材料でも簡単に配向機能を発現させることが可能である。図６２，図６３，図６４，図６５，図６６にあるような高分子化合物を用いてカラーフィルター基板やＴＦＴ基板の平坦化膜と液晶分子の配向膜の機能を兼用させることが可能である。さらに弱いアンカリングエネルギーの配向膜でも良好な配向特性を維持できる液晶分子を用いれば、パッシベーションＰ−ＳｉＮｘの表面にイオン配向処理することで十分に良好な配向特性を得ることが可能である。この場合には、ＴＦＴ基板のパッシベーション膜と配向膜の兼用が可能となり大幅な工程短縮が実現できる。
【実施例１７】
【０１９２】図４１は本発明の実施例１７のＩＰＳモードまたはＦＦＳモード用カラーフィルター基板の製造プロセスフローの断面説明図である。
静電気対策用の導電材料のバックコーティングには、チタンやジルコニウムの薄膜（５〜２０ｎｍの膜厚）をスパッタリング法で成膜した後、窒素イオンシャワードーピング法を用いて透明窒化処理をおこなっている。窒素イオンの加速電圧は膜厚に応じて１ＫｅＶ〜２０ＫｅＶの範囲で調整すれば良い。反応スパッタリング法で窒化チタンや窒化ジルコニウムを５〜２０ｎｍの膜厚で成膜しても良い。材料コストの高いＩＴＯにくらべて安価なチタンやジルコニウムを用いることができ耐蝕性も高めることができる。本発明のカラーフィルターのＢＭ（遮光膜）は、図８０にあるＤＭＤマスクレス直接描画露光装置を用いて露光しており高価な大型ホトマスクを用いていない。ＤＭＤマスクレス直接描画露光装置を用いる場合、ＴＦＴアレイ基板との絶対寸法があわない時でも寸法ズレ量を計測してＤＭＤマスクレス直接描画露光装置のＣＡＤデータを修正して、ただちに寸法ズレのないＢＭを露光することが可能である。【０１９３】図４１の４）では、Ｒ，Ｇ，Ｂのカラーフィルター層をインクジェット塗布法で形成しているが、グラビアオフセット印刷法でも良い。図４１の３）でＢＭを露光するのに用いたＤＭＤマスクレス直接描画露光法を用いれば直線状のカラーフィルター層だけでなく画素単位で屈曲したＩＰＳモードのカラーフィルター層もホトマスクを用いないで露光することができる。
図４１の６）では、液晶ＣｅｌｌのＧａｐを精密に均一化するためのボールスペーサーをインクジェット塗布法を用いてＢＭの上に定点配置している。グラビアオフセット印刷法を用いてもボールスペーサーを定点配置させることは可能である。動画表示の時に残像現象により解像度が劣化するのを防止するために液晶パネルを高速応答化しなければならない。この問題の対策のうち最も有効なのは、液晶の粘度をさげ、液晶Ｃｅｌｌ  Ｇａｐを小さくすることである。
液晶Ｃｅｌｌ  Ｇａｐをを３μｍ以下にする場合、従来用いられてきたホトリソグラフィーを用いて形成したホトスペーサーでは、スペーサーに応力がくわわった時に弾性変形する変形量が小さいために液晶Ｃｅｌｌを形成するＯＤＦ工程で気泡が発生する不良が多発しやすくなる。ボールスペーサーの場合には、弾性変形量がホトスペーサーの２倍以上大きいので、気泡発生の問題は激減する。【０１９４】図４１の６）にあるように本発明では、配向膜にプラズマ重合配向膜を用いる場合にはボールスペーサーの定点配置が完了した後に、プラズマ重合配向膜を真空チェンバー内で形成している。ＩＰＳモードやＦＦＳモードではプラズマ重合配向膜としてＤＬＣ（ダイヤモンドライクカーボン）が用いられている。ＤＬＣは、従来のベルベット布を用いたラビング処理では良好な配向機能が発現しないが、イオン配向処理を用いれば十分な配向機能を発現させることができる。プラズマ重合配向膜形成とイオン配向処理を真空をやぶらずに連続しておこなうことで工程の短縮化がはかれる。イオン配向処理を用いた場合には、従来ラビング処理後におこなわれていた基板洗浄と乾燥と脱気処理が必要なくなるのでクリーンルームのスペースを大幅に縮少できランニングコストを低減できる。
【実施例１８】
【０１９５】図１２８は、本発明の実施例１８のＭＶＡモード用カラーフィルター基板の製造プロセスフローの断面説明図である。実施例１７と同様にＢＭ（遮光膜）は図８０にあるＤＭＤマスクレス直接描画露光装置を用いて露光している。この露光装置を用いると基板のタイトルも同時に露光して形成できるのと、生産品種を変える場合も、ホトマスクの交換作業などは必要ないので少量多品種生産をおこなっても装置の稼働率が低下することはない。さらにＭＶＡモードのカラーフィルター基板では、横電界モード（ＩＰＳやＦＦＳ）よりも、配向制御用バンプや配向制御用スリットがよけいに必要となるために、ＴＦＴ基板との絶対寸法あわせをするための作業量が増大するので、ホトマスクの設計変更をおこなう時には、より多くのコストがかかってしまう。本発明で用いているＤＭＤマスクレス直接描画露光法を用いれば、ＣＡＤデータの修正だけで設計変更に対応できるため、大幅なコストの低減と補正作業の時間短縮を実現できる。【０１９６】図１２８の２）では、カラーフィルター層をインクジェット塗布法やマルチディスペンサー塗布法を用いて形成しているが、グラビアオフセット印刷法を用いて形成することも可能である。画素単位で、９０度に屈曲したＭＶＡモードのカラーフィルター層は上記の３種類の方法では形成できないので、ＢＭ（遮光膜）形成で用いたＤＭＤマスクレス直接描画露光装置を用いて形成する。さらに図１２８の４）では、配向制御用バンプをＤＭＤマスクレス直接描画露光装置を用いて形成している。配向制御用スリットも同様にＤＭＤマスクレス直接描画露光装置を用いて形成できる。
ＭＶＡモード用のカラーフィルター基板では、カラーフィルター層を直線状に形成しても、配向制御用バンプや配向制御用スリットは、単位画素内部で９０度に屈曲させた形状に設計しなければならないのでホトリソグラフィーの技術を用いなければ生産することができない。【０１９７】図１２８の５）では、実施例１７と同様にボールスペーサーをインクジェット塗布法を用いて定点配置させているが、グラビアオフセット印刷法を用いて定点配置させても良い。ボールスペーサーの定点配置が完了してからプラズマ重合法を用いて垂直配向膜を形成している。図３７にあるようにプラズマ重合配向膜は、メインシールの内側の領域のみに形成しなければならない。
プラズマ重合配向膜は、基板を加熱せずに室温のままで成膜しても十分な配向機能を発現することができるのでカラーフィルターの顔料の選定の自由度が大きく広がり透過率が高く、色純度のすぐれたカラーフィルターレジストを用いることができる。プラズマ重合配向膜はピンホールや表示ムラが発生しにくいため大型液晶ＴＶに適している。
【実施例１９】
【０１９８】図１２９，図１３０が本発明の実施例１９のＴＮモード用アクティブマトリックスＴＦＴ基板の平面図である。図１３０の断面図が図１３８，図１３９である。図１３０では画素電極内に形成されたコンタクトパッドにコンタクトホールをかいして電気的に接続されているＣｓｔ（保持容量）形成電極と共通電極とがゲート絶縁膜をかいしてコンデンサーを形成している。図１２９では、画素電極内に形成されたコンタクトパッドにコンタクトホールをかいして電気的に接続されているＣｓｔ（保持容量）形成電極とゲート電極とがゲート絶縁膜をかいしてコンデンサーを形成している。図１２，図１３は本発明の実施例１９に属するＴＮモード用アクティブマトリックスＴＦＴ基板である。図１２ではゲート電極に電気的に接続されたＣｓｔ（保持容量）形成電極が画素電極とゲート絶縁膜をかいしてコンデンサーを形成している。図１３では、共通電極に電気的に接続されたＣｓｔ（保持容量）形成電極が画素電極とゲート絶縁膜をかいしてコンデンサーを形成している。【０１９９】図１２，図１３，図１２９，図１３０は、図３８にあるＡ型プロセスで作られており３回のホトリソグラフィー工程でＴＦＴアレイ基板を完成することが可能である。第１回めと第２回めのホトリソグラフィー工程でハーフトーンホトマスクを用いたハーフトーン露光法をおこなって、ホトリソグラフィーの回数を低減している。図１２，図１３，図１２９，図１３０は、図７７の２重露光法を用いたＡ型プロセスや図８２のＤＭＤを用いたＡ型プロセスや図１０３のＤＭＤを用いたａ型プロセスを用いてもホトリソグラフィー工程を３回用いることでＴＦＴアレイ基板を完成することが可能である。【０２００】図１２，図１３にあるような薄膜トランジスタ素子の形状ではＧａｔｅ電極とドレイン電極のアライメント精度が悪るいと画像表示にムラが出やすいので実際の大型液晶表示パネル用の薄膜トランジスタ素子の形状は図１５９，図１６０にあるような形状が用いられる。櫛歯状のソース電極とドレイン電極を採用するとアライメント精度が多少悪るくても表示ムラは生じにくくなる。
薄膜半導体層の素子分離とコンタクトホールをおこなった直後の平面図は図１６１，図１６２にあるような形状になっている。Ｓｏｕｒｃｅ電極（映像信号線）の下層には、薄膜半導体層がＳｏｕｒｃｅ電極よりも細くＳｏｕｒｃｅ電極にそって配置されている。薄膜半導体層は、完全には分離されていない本発明の構造を用いるとＳｏｕｒｃｅ電極の断線が生じにくくなり、さらにＳｏｕｒｃｅ電極とＧａｔｅ電極のショートの発生確率が激減する。図１６３，図１６４，図１６５，図１６６が、櫛歯型トランジスタ素子の断面図である。
【実施例２０】
【０２０１】図３０，図１５２，図２３３が本発明の実施例２０のＩＰＳモード用アクティブマトリックスＴＦＴ基板の平面図である。図２７，図２８，図２５１，図２５２が本発明の実施例２０のＩＰＳモード用ＴＦＴ基板の断面図である。Ｃｓｔ（保持容量）形成電極の接続方法に２とうりあるが図１５２のように液晶駆動用くし歯状画素電極に形成されたコンタクトパッドにＣｓｔ（保持容量）形成電極を接続させる方式の方が、開口率をあげられ、大きな容量を形成できる。
ＩＰＳモードでは図２３７，図２３８にあるように単位画素内で液晶分子の配向方向に対して液晶駆動用くし歯状共通電極と液晶駆動用くし歯状画素電極を屈曲させることで液晶分子の回転方向を左回りと右回りの２種類作り出すことができる。これにより視野角を拡大すると同時に、カラーシフトの問題も解決できる。
図３０，図１５２では、単位画素内で１回屈曲した電極構造となっているが、図２３３では、単位画素内で２回屈曲した電極構造となっている。屈曲回数に制限はないが屈曲回数が多くなるとディスクリネーションが屈曲部分に発生するため光の透過率が低下してしまう。通常は１〜３回の屈曲構造が採用される。
カラーフィルター基板も同様にＢＭ（遮光膜）とカラーフィルター層もＴＦＴ基板のソース電極の屈曲形状にあわせて屈曲した形状になる。【０２０２】本発明のＩＰＳモードＴＦＴ基板は図３８にあるハーフトーンホトマスクを用いたＡ型プロセスや、図７７にある２重露光法を用いたＡ型プロセスを用いて３回のホトリソグラフィー工程で作ることができる。
液晶駆動用くし歯状共通電極と液晶駆動用くし歯状画素電極の電極幅が通常４〜８μｍと細いので、現在のＤＭＤの解像力（１０μｍ）では、図８２のＡ型プロセスや図１０３のａ型プロセスを用いてＩＰＳモードのＴＦＴ基板を製造することはできない。将来ＤＭＤの解像力が向上してくれば図８２のＡ型プロセスや図１０３のａ型プロセスを用いてＩＰＳモードのＴＦＴ基板を３回のホトリソグラフィー工程で作ることが可能となる。【０２０３】本発明のＩＰＳモードでは、液晶駆動用くし歯状共通電極と液晶駆動用くし歯状画素電極とＳｏｕｒｃｅ信号電極シールド共通電極は必ずしも透明である必要はないので、図４６の（Ｉａ）型プロセス，（Ｉｂ）型プロセスや図１７２の（ＩＶａ）型プロセス，（ＩＶｂ）型プロセスで下層電極のチタンやジルコニウムの薄膜を可視光透過率があがるまで窒素イオンシャワードーピングする必要はない。図１７２の（ＩＶａ）型プロセス，（ＩＶｂ）型プロセスでは、窒素イオンシャワードーピング処理をまったくしなくても良い。しかしバックライトの消費電力をさげるためには下層電極のチタンやジルコニウムを窒化処理しなければならない。図３８，図７７の第１回めのホトリソグラフィー工程が完了した後、図５７にあるような装置を用いることで、下層電極とコンタクトパッドの表面を窒化処理した後、真空をやぶらずにゲート絶縁膜と薄膜半導体層を成膜することができる。図５７では、リンをドーピングした薄膜半導体層は、別の真空チェンバーで成膜しているが、この真空チェンバーを省略して左右の２つの真空チェンバーを用いて、ゲート絶縁膜と薄膜半導体層の３層を同一チェンバーで成膜する方法を採用しても良い。図３８，図７７の３番めのホトリソグラフィー工程が完了した後図５８の装置を用いてＰ−ＳｉＮｘパッシベーション膜を成膜してから真空をやぶらずに連続してプラズマ重合配向膜を数オングストロームから数１００オングストローム成膜する。その後真空をやぶらずにただちにイオン配向処理チェンバーでイオン配向処理をおこなうことで従来のプロセスを大幅に短縮でき歩留りを大幅に向上することが可能である。
【実施例２１】
【０２０４】図３１，図２１６，図２９，図２５３が本発明の実施例２１のＦＦＳモード用アクティブマトリックスＴＦＴ基板の平面図と断面図である。ＦＦＳモードは図３１にあるように本発明では、大きなベタ状の画素電極と液晶駆動用くし歯状共通電極とをゲート絶縁膜をかいしてかさねあわせることで、横方向の電界を発生させて液晶分子を回転させている。ＩＰＳモードと原理的には、まったく同じ液晶分子の回転動作を利用している。単位画素中で液晶駆動用くし歯状共通電極が１回屈曲している形状を図３１では採用しているが多数回屈曲していても良い。上記の屈曲した電極構造によりＩＰＳモードと同じく液晶分子を左回りと右回りの異なる方向に回転動作させることが可能となる。これにより視野角の拡大と、カラーシフトの現象を改善することができる。【０２０５】本発明のＦＦＳモードＴＦＴ基板は、図４０にあるハーフトーンホトマスクを用いたＣ型プロセスを用いて３回のホトリソグラフィー工程で作ることができる。図７９にある２重露光法を用いたＣ型プロセスを用いて３回のホトリソグラフィー工程で作ることができる。ＤＭＤ素子を用いた直接描画露光法を用いることは第１回めと第２回めのホトリソグラフィー工程までは可能であるが第３回めのホトリソグラフィー工程では、液晶駆動用くし歯状共通電極を露光するのにＤＭＤの解像力が低いために用いることはできない。【０２０６】ＦＦＳモードは図２９にあるようにベタ状の画素電極と液晶駆動用くし歯状共通電極とがゲート絶縁膜をかえしてオーバーラップしているために、大きな保持容量を簡単に作ることができるので、超高精細モニターなどの画素が小さいタイプの液晶表示に適している。しかし超大型液晶表示パネルのように画素が非常に大きい場合には、逆に保持容量が大きくなりすぎてアモルファスシリコン薄膜トランジスタ素子で駆動することが難しくなってしまう。この問題を解決するために、本発明では図２１６にあるようなＩＰＳモードとＦＦＳモードの両方の電極構造が単位画素内に存在する構造を採用している。図２５３がこの構造の断面図である。
この構造であれば最適な保持容量を自由に設計することができるので従来のＦＦＳモードでは実現できなかった超大型液晶ＴＶを製作することができる。
ＩＰＳモードよりもＦＦＳモードは、強電界を発生しやすいので液晶分子を高速に運動させることができるので動画対応の残像のすくない良好な画像を実現できる。
【実施例２２】
【０２０７】図１４，図１６，図１００，図１０１，図２４０，図２４１が本発明の実施例２２のＭＶＡモード用のアクティブマトリックス型ＴＦＴ基板の平面図である。
Ｓｏｕｒｃｅ電極（映像信号線）は、直線状で、画素電極には１個以上のコンタクトパッドが配置されており、垂直配向された負の誘電率異方性液晶分子の動作方向を制御するために、画素電極には配向方向制御スリットがあけられている。これらのＴＦＴ基板に対応するカラーフィルターが図２０，図２１である。図２０，図２１ではカラーフィルター層の上に、配向方向制御用バンプが形成されている。
上記のカラーフィルター基板とＴＦＴ基板をはりあわせた液晶パネルの断面図が図２５である。配向方向制御用バンプを用いずにカラーフィルター基板側にＴＦＴ基板の画素電極と同様な配向方向制御スリットを設置することも可能であり、このカラーフィルター基板とＴＦＴ基板をはりあわせた液晶パネルの断面図が図２６である。【０２０８】図２４０，図２４１では画素電極内に形成されたコンタクトパッドにコンタクトホールをかいして電気的に接続されているＣｓｔ（保持容量）形成電極と共通電極とがゲート絶縁膜をかいしてコンデンサーを形成している。図１００，図１０１では、共通電極に電気的に接続されたＣｓｔ（保持容量）形成電極が画素電極とゲート絶縁膜をかいしてコンデンサーを形成している。大型液晶ＴＶでは画素電極とカラーフィルター側の共通電極とで液晶をかいして形成される画素容量が大きくなるために図１４や図１６のようにＣｓｔ（保持容量）形成電極を必要としない場合もある。この場合には最大の開口率が得られる。画素電極は、コンタクトパッド部のコンタクトホールをのぞいて完全にゲート絶縁膜で被覆されているために画素電極材料にＩＴＯやＩＺＯを用いた場合、ソース電極やドレイン電極に、アルミニウム系のどのような金属材料を用いてもガルバニック反応が生じることはない。本発明のこの点が従来の構造とはまったく異なっており、材料の選択の自由度が非常に大きい。【０２０９】図１４，図１６，図１００，図１０１，図２４０，図２４１は図３８にあるＡ型プロセスで作られており、３回のホトリソグラフィー工程で、ＴＦＴアレイ基板を完成することが可能である。第１回めと第２回めのホトリソグラフィー工程でハーフトーンホトマスクを用いたハーフトーン露光法をおこなってホトリソグラフィーの回数を低減している。本発明は図７７の２重露光法を用いたＡ型プロセスや図８２のＤＭＤを用いたＡ型プロセスや図１０３のＤＭＤを用いたａ型プロセスを用いてもホトリソグラフィー工程を３回用いることでＴＦＴアレイ基板を完成することが可能である。
【実施例２３】
【０２１０】図１５，図１７が本発明の実施例２３のＭＶＡモード用のアクティブマトリックスＴＦＴ基板の平面図である。Ｓｏｕｒｃｅ電極（映像信号線）は、直線状で、画素電極には、１個以上のコンタクトパッドが配置されており、ゲート絶縁膜にあけられたコンタクトホールをとうして薄膜トランジスタ素子のドレイン電極と電気的に接続されている。
画素電極は、コンタクトホールをのぞいて完全にゲート絶縁膜で被覆されており、上記ゲート絶縁膜の上には垂直配向された負の誘電率異方性液晶分子の動作方向を制御するために、配向方向制御電極が形成されている。配向方向制御電極は、ゲート絶縁膜にあけられたコンタクトホールをとうして共通電極と電気的に接続されている。これらのＴＦＴ基板に対応するカラーフィルター基板が図２０，図２１である。図２０，図２１ではカラーフィルター層の上に配向方向制御用バンプが形成されている。
上記カラーフィルター基板とＴＦＴ基板をはりあわせた液晶パネルの断面図が図２３である。カラーフィルター基板側の共通電極に配向方向制御スリットを形成したカラーフィルター基板とＴＦＴ基板をはりあわせた液晶パネルの断面図が図２４である。【０２１１】垂直配向された負の誘電率異方性液晶分子の動作方向を制御するために、配向方向制御電極を画素電極や共通電極の上に絶縁物をかいして設置した従来例が図２４５，図２４６，図１０７，図１０８，図１０９，図１１０，図１１１である。
これらの従来例は、ＴＦＴ基板側に配向方向制御電極を設置してあるがＴＦＴ基板側に対向している対向基板側の共通電極には、配向方向制御スリットや配向方向制御のためのバンプなどがまったく配置されていない。このような構造は携帯電話用のＴＦＴ液晶パネルのように画素サイズが非常に小さい場合のみに、画素電極の周辺領域の電界の歪を利用して液晶分子を動作させることが可能であるが、画素サイズが１００ミクロンメーター以上のサイズになってくると上記の従来例の電極構造では、液晶分子の動作速度が非常に遅くなってしまい実用化することは不可能である。大型液晶ＴＶパネルのように画素サイズが１５０ミクロンメーター以上の場合には、本発明の図２３，図２４のように、配向方向制御電極が形成されているＴＦＴ基板側に対向している対向基板の共通電極に、配向方向制御スリットや配向方向制御用バンプを形成しなければ、液晶分子の高速応答化をはかれず良好な動画表示を実現できない。【０２１２】本発明の図１５，図１７は、図３９にあるＢ型プロセスで作られており、３回のホトリソグラフィー工程でＴＦＴ基板を完成することが可能である。第１回めと第２回めのホトリソグラフィー工程でハーフトーンホトマスクを用いたハーフトーン露光法をおこなってホトリソグラフィー工程の回数を低減している。本発明は図７８の２重露光法を用いたＢ型プロセスや、図８３のＤＭＤを用いたＢ型プロセスや図１０４のＤＭＤを用いたｂ型プロセスを用いてもホトリソグラフィー工程を３回用いることで、ＴＦＴアレイ基板を完成することが可能である。本発明の工程では画素電極はコンタクトホールをのぞいて完全にゲート絶縁膜によって被覆されているためにソース電極やドレイン電極にどのような金属材料を用いてもガルバニック反応（局部電池反応）は、完全に防止することができるが、従来例の場合には、図２４５，図２４６，図１０７，図１０９，図１１０，図１１１では、画素電極は絶縁膜によって完全に被覆されていないのでガルバニック反応を完全に防止することは不可能である。さらに図１０７，図１０８ともにホトリソグラフィー工程の回数が５〜６回必要となるのでコスト低減をおこなうことができない。【０２１３】図１５，図１７にあるように本発明では配向方向制御電極は、ゲート絶縁膜にあけられたコンタクトホールを通して共通電極に電気的に接続されている。図２３，図２４の断面図にあるように配向方向制御電極は画素電極とゲート絶縁膜をかいしてオーバーラップしておりコンデンサーを形成している。このコンデンサーはＣｓｔ（保持容量）として作用するため実施例２２の場合のようにＣｓｔ（保持容量）形成電極を必要としない。実施例２２くらべて本実施例の場合には、配向方向制御電極と画素電極間で強い電界を発生させることができるためにＦＦＳモードと同様に液晶分子の高速応答化を実現しやすい。本発明では図２３，図２４の断面図にあるようにカラーフィルター基板側の透明共通電極とＴＦＴ基板側の配向方向制御電極とは電気的に接続されているが、従来例の図２４５，図２４６では、配向方向制御電極は透明共通電極と同電位になっていることは図の中には示めされていない。さらに従来例の図２４５では、配向方向制御電極の下層領域のみに絶縁膜が存在しており他の領域は、画素電極の上層には絶縁膜は存在しておらず直接配向膜と画素電極とは接触している構造となっている。この構造では画素電極の平均電位と配向方向制御電極の平均電位とが等しくない場合、２つの電極間に直流電流が流れることになり、配向膜が電気分解され残像の原因となりやすい。本発明の場合、画素電極はコンタクトホール以外は完全にゲート絶縁膜で被覆されていて、かつ配向方向制御電極も図２３，図２４の断面図にあるようにパッシベーション膜（Ｐ−ＳｉＮｘ）によって完全に被覆されているために、画素電極の平均電位と配向方向制御電極の平均電位が完全に等しくなくても２つの電極に直流電流が流れることはない。このために配向膜が電気分解されるような現象は生じないため残像の発生は生じにくい。
【実施例２４】
【０２１４】図１８，図１０２，図２４２が本発明の実施例２４のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。Ｓｏｕｒｃｅ電極（映像信号線）は、画素の中央部付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。画素電極もＳｏｕｒｃｅ電極とほぼ同じ形状で屈曲している。画素電極の内部には、１個以上のコンタクトパッドが配置されており、コンタクトホールを通して薄膜トランジスタ素子のＤｒａｉｎ電極と接続されている。
画素電極の内部には、垂直配向された負の誘電率異方性液晶分子の動作方向を制御するために配向方向制御スリットが細長くあけられておりＳｏｕｒｃｅ電極とほぼ同じ形状で画素の中央付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で細長くあけられている。これらのＴＦＴ基板に対応するカラーフィルター基板が図２２である。図２２ではカラーフィルター層の上に、配向方向制御用バンプが形成されており、Ｓｏｕｒｃｅ電極に対応するＢＭと同様に画素の中央付近で９０度に屈曲しており、Ｇａｔｅ電極に対応するＢＭに対して±４５度方向に細長く配置されている。上記のカラーフィルター基板と図１８，図１０２，図２４２のＴＦＴ基板をはりあわせた液晶パネルの断面図が図２５である。配向方向制御用バンプを用いずにカラーフィルターの共通電極にＴＦＴ基板の画素電極と同様な配向方向制御スリットを設置することも可能であり、このカラーフィルター基板と図１８，図１０２，図２４２のＴＦＴ基板をはりあわせた液晶パネルの断面図が図２６である。【０２１５】図２４２では、画素電極内に形成されたコンタクトパッドにコンタクトホールをかいして電気的に接続されているＣｓｔ（保持容量）形成電極と共通電極とがゲート絶縁膜をかいしてコンデンサーを形成している。図１０２では、共通電極にコンタクトホールを通して接続されているＣｓｔ（保持容量）形成電極が画素電極とゲート絶縁膜をかいしてコンデンサーを形成している。大型液晶ＴＶでは、画素電極とカラーフィルター側の共通電極とで液晶をかいして形成される画素容量が大きくなるために図１８にあるようにＣｓｔ（保持容量）形成電極を必要としない場合もある。
本発明では画素電極はコンタクトパッド部のコンタクトホールをのぞいて完全にゲート絶縁膜で被覆されているために、画素電極にＩＴＯやＩＺＯを用いた場合、ソース電極やドレイン電極に、アルミニウム系のいかなる金属材料を用いてもガルバニック反応が生じることはない。本発明のこの点が従来の構造とは、まったく異なっており、材料の選択の自由度が非常に大きい。【０２１６】図１８，図１０２，図２４２は、図３８にあるＡ型プロセスで作られており、３回のホトリソグラフィー工程でＴＦＴアレイ基板を完成させることが可能である。第１回めと第２回めのホトリソグラフィー工程でハーフトーンホトマスクを用いたハーフトーン露光法をおこなってホトリソグラフィーの回数を低減している。本発明は、図７７の２重露光法を用いたＡ型プロセスや図８２のＤＭＤを用いたＡ型プロセスや図１０３のＤＭＤを用いたａ型プロセスを用いてもホトリソグラフィー工程を３回用いることで、ＴＦＴアレイ基板を完成させることが可能である。
【実施例２５】
【０２１７】図１９，図５３が本発明の実施例２５のＭＶＡモード用のアクティブマトリックスＴＦＴ基板の平面図である。Ｓｏｕｒｃｅ電極（映像信号線）は、画素の中央付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。画素電極もＳｏｕｒｃｅ電極とほぼ同じ形状で画素の中央部付近で９０度に屈曲している。画素電極の内部には、１個以上のコンタクトパッドが配置されており、コンタクトホールを通して薄膜トランジスタ素子のＤｒａｉｎ電極と接続されている。画素電極は、コンタクトホールをのぞいて完全にゲート絶縁膜で被覆されており、上記ゲート絶縁膜の上には垂直配向された負の誘電率異方性液晶分子の動作方向を制御するために、配向方向制御電極が形成されている。本発明では上記配向方向制御電極もＳｏｕｒｃｅ電極とほぼ同じ形状で画素の中央部付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。配向方向制御電極は、ゲート絶縁膜にあけられたコンタクトホールをとうして共通電極に接続されている。図１９，図５３のＴＦＴ基板に対応するカラーフィルター基板が図２２である。図２２ではカラーフィルター層の上に、配向方向制御用バンプが形成されており、Ｓｏｕｒｃｅ電極に対応するＢＭ（遮光膜）と同様に画素の中央付近で９０度に屈曲しており、Ｇａｔｅ電極に対応するＢＭに対して±４５度方向に細長く配置されている。上記のカラーフィルター基板と図１９のＴＦＴ基板をはりあわせた液晶パネルの断面図が図２３である。
配向方向制御用バンプを用いずに、カラーフィルターの共通電極に配向方向制御スリットを設置することも可能であり、このカラーフィルター基板と図１９のＴＦＴ基板をはりあわせた液晶パネルの断面図が図２４である。【０２１８】図５３のＴＦＴ基板と図２２のカラーフィルター基板をはりあわせた液晶パネルの断面図が図５４，図５５，図５６である。
図５４では配向方向制御電極の下層に薄膜半導体層が配向方向制御電極よりもすこし太めの幅で、配向方向制御電極にそってほぼ同じ形状で配置されている。図５５では配向方向制御電極の下層にコンタクトパッドと同じ金属層が、配向方向制御電極よりも太めの幅で配向方向制御電極にそってほぼ同じ形状で配置されている。図５６では配向方向制御電極の下層に薄膜半導体層と、コンタクトパッドと同じ金属層の両方の層が配向方向制御電極よりもすこし太めの幅で、配向方向制御電極にそって、ほぼ同じ形状で配置されている。図５４，図５５，図５６のように配向方向制御電極の高さを画素電極から高くすればするほど垂直配向された負の誘電率異方性液晶分子が動作しやすくなるため高速応答化しやすい。図５４，図５５，図５６ではカラーフィルター基板側にはすべて配向方向制御用バンプが配置されているが、配向方向制御用バンプのかわりに、カラーフィルター基板の共通電極に配向方向制御スリットを形成しても良い。【０２１９】垂直配向された負の誘電率異方性液晶分子の動作方向を制御するために、配向方向制御電極を画素電極や共通電極の上に絶縁物をかいして設置した従来例が図２４５，図２４６，図１０７，図１０８，図１０９，図１１０，図１１１である。これらの従来例は、日本国特許の特開平０７−２３００９７，特開平１１−１０９３９３，特開２００１−０４２３４７に詳しく説明してあるが、特開２００１−０４２３４７は、すべて断面図しか記載されていないためどのような方向に負の誘電率異方性液晶分子をたおすのか、平面図がなければ論じることはできない。
配向方向制御電極の形状に関しては、実際の液晶パネルにおいては非常に重要であり、配向方向制御電極にどのような方法で目的とする電位を印加するのか論じてもらえないと具体的な設計すらできない。特開平０７−２３００９７，特開平１１−１０９３９３には、平面図が記載されてあるのでこれらをもとに、本発明との差に関して説明したい。特開平０７−２３００９７，特開平１１−１０９３９３ともに画素電極の周辺の電界の歪と、配向方向制御電極によって画素電極との間に発生する電界の歪を利用して液晶分子のたおれる方向を決定している。上記両方の特許ともＴＦＴ基板側に配向方向制御電極を設置してあるがＴＦＴ基板側に対向している対向基板側の共通電極には配向方向制御スリットや配向方向制御用のバンプなどは、まったく配置されていない。このような構造は携帯電話用のＴＦＴ液晶パネルのように画素サイズが非常に小さい場合のみに、画素電極の周辺領域の電界の歪を利用して液晶分子を目的とする方向に動作させることが可能である。しかし画素サイズが１００ミクロンメーター以上のサイズになってくると上記の従来例の電極構造では、液晶分子の動作速度が非常に遅くなってしまい実用には適さない。
大型液晶ＴＶパネルのように画素電極サイズが１５０ミクロンメーター以上になってくると、本発明の図２３，図２４，図５４，図５５，図５６のように配向方向制御電極が形成されているＴＦＴ基板だけでなく、ＴＦＴ基板に対向しているカラーフィルター基板の共通電極に配向制御スリットや配向制御用バンプを形成しないと液晶分子の高速応答化をはかれず良好な動画表示を実現できなくなってしまう。【０２２０】図１９，図５３では９０度に屈曲した画素電極は、コンタクトホールをのぞいて完全にゲート絶縁膜で被覆されているため配向方向制御電極をパターンニング加工する時でもガルバニック反応などの局部電池反応はまったく生じることがない。パターンニング加工をドライエッチングでおこなえば画素電極が露出していても加工工程中でのガルバニック反応は発生しないが、ポジレジストを剥離する時に、剥離液中でガルバニック反応が生じてしまう。本発明の場合には、剥離工程中でも完全にガルバニック反応を防止できる。
本発明の図１９，図５３は、図３９にあるＢ型プロセスで作られており３回のホトリソグラフィー工程でＴＦＴ基板を完成することが可能である。
第１回めと第２回めのホトリソグラフィー工程でハーフトーンホトマスクを用いたハーフトーン露光法をおこなってホトリソグラフィー工程の回数を低減している。本発明は図７８の２重露光法を用いたＢ型プロセスや図８３のＤＭＤを用いたＢ型プロセスや図１０４のＤＭＤを用いたｂ型プロセスを用いてもホトリソグラフィー工程を３回用いることで、ＴＦＴアレイ基板を完成することが可能である。【０２２１】図１９，図５３では単位画素中に配向方向制御電極は、１本しか配置されていないが、画素サイズが大きくなってくれば配向方向制御電極の数を２本，３本・・・・と増加させていけば良い。カラーフィルター基板側の配向方向制御用バンプや配向方向制御スリットも図２２では単位画素中に２本しか配置されていないが、配向方向制御電極が２本になれば配向方向制御用バンプや配向方向制御スリットは３本必要となってくる。本発明の場合ＴＦＴ基板の単位画素中にｎ本の配向方向制御電極が配置されている場合、カラーフィルター基板の単位画素中には（ｎ＋１）本の配向方向制御用バンプ、または配向方向制御スリットを配置しなければならない。配向方向制御電極が複数本配置されている場合配向方向制御電極間の距離は２０〜６０ミクロンメーターの範囲で配置することが好ましい。配向方向制御電極間の距離が２０ミクロンメーターよりも小さくなると光の透過率がいちじるしく低下してしまうし、６０ミクロンメーターよりも大きくなってくると、液晶分子の動作が遅くなってしまい光の透過率が向上しても動画表示で問題が生じてしまうからである。【０２２２】大型液晶ＴＶの場合、光の透過率を向上させることも重要であるが、液晶分子の高速応答化の方がさらに重要である。液晶分子の応答速度は電界の強さに比例するので強電界を発生させることのできる配向方向制御電極の方が、配向方向制御スリットよりも液晶ＴＶ用には適している。しかし、配向方向制御電極を用いても従来例の図２４５の場合には、画素電極３５の周辺部の電界の歪と配向方向制御電極が画素電極と作り出す電界の歪を利用して液晶分子を制御している。図２４５の場合には、画素電極３５に対向している共通電極１４には、配向方向制御用のバンプや配向方向制御スリットも設置されていないので画素電極の周辺エッジ部から配向方向制御電極までの距離が３０ミクロンメーター以上に大きくなってくると液晶分子の動作速度が急激に遅くなってしまう。さらに図２４５にあるように負の誘電率異方性液晶分子の動作方向はそろっていないために配向方向制御電極と画素電極３５の周辺エッジ部のあいだにディスクリネーションラインが必ず１本発生してしまう。
図２４５の構造では、ディスクリネーションラインは固定することができないために常に動きまわり安定化させることはできない。
このために長いディスクリネーションラインが発生した場合には、光の透過率がいちじるしく低下してしまい、画面上にムラとなって見えてしまう。
従来例の図２４６では負の誘電率異方性液晶分子の動作方向はそろっているために上記ディスクリネーションラインは発生しないが、画素電極のサイズが１００ミクロンメーター以上に大きくなってくると液晶分子の動作速度が急激に遅くなってくる問題をこの構造では解決することができない。さらにこの構造では共通電極１４の上層に形成された配向方向制御電極に、対向する画素電極３５と同じ電位を設定しなければならない。原理的には可能でも、量産する場合には、図２４６の構造はコストが高くなり実用化することはできない。【０２２３】液晶表示パネルではディスクリネーションラインの発生をいかにして防止するか、発生した場合にはどのようにしてディスクリネーションラインを固定化させるかが重要なテーマである。本発明の図１９，図５３では、このディスクリネーションラインの発生を防止するために、９０度に屈曲した画素電極の屈曲部に配向方向制御スリットを形成しており、配向方向制御電極には９０度に屈曲した屈曲部から配向方向制御電極を枝分かれさせて画素電極の幅の約４分の１の長さだけゲート電極と平行な方向につき出す構造を採用している。
画素電極の共通電極側とゲート電極側のエッジ部には、画素電極の幅の約４分の１の長さだけ配向方向制御電極が枝分かれしゲート電極と平行な方向につき出している構造を採用している。
図２２のカラーフィルター基板側の配向方向制御用バンプも同様に、ディスクリネーションラインの発生を防止するために９０度の屈曲部から画素電極の幅の約４分の１の長さだけ配向方向制御用バンプをゲート電極と平行な方向につき出すように配置している。ゲート電極と平行な方向のＢＭに近い配向方向制御用バンプも、図２２にあるようにゲート電極と平行な方向に、画素電極の幅の約４分の１の長さだけつき出すように配置している。
【実施例２６】
【０２２４】図１８８，図１８６，図１９０，図１９８，図１９９は、本発明の実施例２６のＭＶＡモード用のアクティブマトリックスＴＦＴ基板の平面図である。ほぼ実施例２２と同じプロセスで、製造することができ、同じコンセプトの設計手法を用いている。ただひとつ異なっているのが、画素電極内に形成された配向方向制御スリットの分布密度が均一でなく２つ以上存在しているという点である。配向方向制御スリットを密に配置することで液晶分子の応答速度を向上させることができるが、光の透過率が低下してしまう。配向方向制御スリットを密に配置することで、わずかではあるが液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）を小さくすることができる。上記のＴｈｒｅｓｈｏｌｄ電圧に幅を持たせることで駆動電圧に対するダークレベルからグレーレベルへの輝度の変化をゆるやかにすることができ、表示ムラの発生を抑制することができる。【０２２５】本発明では、Ｓｏｕｒｃｅ電極（映像信号線）は、直線状でＧａｔｅ電極に対して直交しており、カラーフィルター基板のＢＭもカラーフィルター層も直線状に配置される。このような直線状のカラーフィルター層の場合、オフセット印刷法を用いたり、インクジェット印刷法を用いたりして製造することが可能なので製造コストを低減することが可能である。
【実施例２７】
【０２２６】図１８７，図１９１，図１９２，図１９３は、本発明の実施例２７のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。ほぼ実施例２３と同じプロセスで製造することができ、同じコンセプトの設計手法を用いている。
ただひとつ異なっているのが、画素電極を被覆しているゲート絶縁膜の上層に形成されている配向方向制御電極の分布密度が均一でなく２つ以上存在しているという点である。配向方向制御電極を密に配置することで液晶分子の応答速度を向上させることができるが、光の透過率が低下してしまう。配向方向制御電極を密に配置することで、わずかではあるが液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）を小さくすることができる。上記のＴｈｒｅｓｈｏｌｄ電圧に幅を持たせることで、駆動電圧に対するダークレベルからグレーレベルへの輝度の変化をゆるやかにすることができ、表示ムラの発生を抑制することができる。
本発明は、実施例２６とくらべて強い電界を発生させることができるので液晶分子の高速応答化を実現することが可能である。
【実施例２８】
【０２２７】図８７，図８８，図１８９は本発明の実施例２８のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。本発明では図９０にあるように単位画素中に負の誘電率異方性液晶分子の動作方向を制御するために、配向方向制御電極と配向方向制御スリットの両方を用いている点に特徴がある。図９０のＡ領域の方がＢ領域よりも電界強度が強いためＡ領域の方がＢ領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さい。図８７，図８８，図１８９にあるようにＡ領域の面積をＢ領域の面積の３分の１から２分の１にすることで図９１にあるようにダークレベルからグレーレベルでの輝度の増化をゆるやかにすることができ、表示ムラの発生を抑制することができる。さらにダーク・レベルからグレーレベル領域でのガンマ特性を改善することができるのでダーク・レベルからグレーレベルの領域での視野角を拡大することができる。さらにダーク・レベルからグレーレベル領域の表示を電界強度のＡ領域でおこなえるために、ＭＶＡモードで問題となっているダーク・レベルからグレーレベル領域での応答速度を改善することが可能である。【０２２８】本発明のＴＦＴ基板と配向方向制御用バンプを形成したカラーフィルター基板をかさねあわせた液晶パネルの断面図が図２４３である。
本発明のＴＦＴ基板と配向方向制御スリットを形成したカラーフィルター基板をかさねあわせた液晶パネルの断面図が図２４４である。Ａ領域の画素電極と配向方向制御電極とはゲート絶縁膜をかいしてコンデンサーを形成している。図８７，図８８のＢ領域の画素電極は複雑なスリットに加工されているが、この形状の方が液晶分子の動作方向を制御する性能がすぐれている。Ｓｏｕｒｃｅ電極（映像信号線）は直線状でＧａｔｅ電極に直交している。この構造の場合、カラーフィルター基板側のＳｏｕｒｃｅ電極に対応するＢＭ（遮光膜）もカラーフィルター層も直線状になるのでオフセット印刷法やインクジェット印刷法を用いて製造しやすくなるのでコストダウンを実現できる。
【実施例２９】
【０２２９】図１９４，図２１３，図２１９，図２２０，図２２５は本発明の実施例２９のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。実施例２４とほぼ同じプロセスで製造することができ、同じコンセプトの設計手法を用いている。
実施例２４と異なっているのは、画素電極内に形成された配向方向制御スリットの配置分布密度が均一ではなく２つ以上の異なる分布密度が存在しているという点である。配向方向制御スリットを密に配置することで液晶分子の応答速度を向上させることができるが、光の透過率が低下してしまう。配向方向制御スリットを密に配置することでわずかではあるが液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）を小さくすることができる。上記のＴｈｒｅｓｈｏｌｄ電圧に幅を持たせることで駆動電圧に対するダークレベルからグレーレベルへの輝度変化をゆるやかにすることができ、表示ムラの発生を抑制することができる。【０２３０】図１９４は、画素の中央付近でＳｏｕｒｃｅ電極（映像信号線）は９０度に屈曲しておりＧａｔｅ電極に対して±４５度の角度で配置されている。画素電極と画素電極内部に形成されている配向方向制御スリットもＳｏｕｒｃｅ電極と同様に画素の中央付近で９０度に屈曲しておりＧａｔｅ電極に対して±４５度の角度で配置されている。
このＴＦＴ基板に対応するカラーフィルター基板が図２１４である。図２１４では液晶分子の動作方向を制御するために配向方向制御用バンプを用いているが、配向方向制御スリットを共通電極に形成しても良い。図１９４の画素電極の内部に形成されている配向方向制御スリットと図２１４の共通電極の上層に形成されている配向方向制御用バンプの距離が均一になっていない点に特徴がある。配向方向制御スリットと配向方向制御用バンプの距離が大きい領域の面積が、配向方向制御スリットと配向方向制御用バンプの距離が小さい領域の面積よりも２〜３倍大きくなるように設計することで良好な光学特性が得られる。【０２３１】図２２０では、Ｓｏｕｒｃｅ電極が単位画素内で２回、９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。
画素電極もＳｏｕｒｃｅ電極とほぼ同じ形状で屈曲している。
画素電極内に形成された配向方向制御スリットの配置分布密度が均一でなく、分布密度の高い領域と分布密度の低い領域の２つに分かれている。分布密度の低い領域の面積は分布密度の高い領域の面積よりも２〜３倍程度大きく設計されている。上記２つの領域においてそれぞれの領域を半分に分割する位置でＳｏｕｒｃｅ電極と画素電極と配向方向制御スリットがそれぞれ９０度に屈曲している。
図２２０のＴＦＴ基板に対応するカラーフィルター基板が図２２４である。
図２２４も図２２０と同様に配向方向制御用バンプの配置分布密度が均一でなく、分布密度の高い領域と分布密度の低い領域の２つに分かれている。配向方向制御用バンプのかわりに配向方向制御スリットをカラーフィルター基板の共通電極に形成しても同じように液晶分子の動作方向を制御することができる。【０２３２】図２１９，図２２５では、Ｓｏｕｒｃｅ電極が単位画素内で３回、９０度に屈曲しておりＧａｔｅ電極に対して±４５度の角度で配置されている。画素電極もＳｏｕｒｃｅ電極とほぼ同じ形状で屈曲している。
図２２０とほぼ同じように、画素電極内に形成された配向方向制御スリットの配置分布密度が均一でなく、分布密度の高い領域と分布密度の低い領域の２つに分かれている。分布密度の低い領域の面積は分布密度の高い領域の面積よりも２〜３倍程度大きく設計されている。
上記の面積比率が最もすぐれた光学特性を引き出してくれる。
上記２つの領域において、それぞれの領域を半分に分割する位置と、２つの領域の境界の位置の３つの位置でＳｏｕｒｃｅ電極と画素電極と配向方向制御スリットが９０度に屈曲している。図２１９のＴＦＴ基板に対応するカラーフィルター基板が図２１５である。図２１５も図２１９と同様に配向方向制御用バンプの配置分布密度が均一でなく、分布密度の高い領域と分布密度の低い領域の２つに分かれている。配向方向制御用バンプのかわりに配向方向制御スリットをカラーフィルター基板の共通電極に形成しても同じように液晶分子の動作方向を制御することができる。【０２３３】図２１３では、配向方向制御スリットの配置分布密度の異なる領域が共通電極によって分断されており、分断された画素電極はＣｓｔ（保持容量）形成電極によって電気的に連結されている。
共通電極によって分断されている２つの画素電極にはＣｓｔ（保持容量）形成電極と接続するためのコンタクトパッドがそれぞれ別々に形成されていてゲート絶縁膜にあけられたコンタクトホールを通してＣｓｔ（保持容量）形成電極と接続されている。
【実施例３０】
【０２３４】図１９５，図２２１，図１９６，図２２６は本発明の実施例３０のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。実施例２５とほぼ同じプロセスで製造することができ、同じコンセプトの設計手法を用いている。実施例２５と異なっているのは、画素電極を被覆しているゲート絶縁膜の上層に形成されている配向方向制御電極の配置分布密度が、単位画素内で均一ではなく２つ以上の異なる分布密度が存在しているという点である。配向方向制御電極を密に配置することで液晶分子の応答速度を向上させることができるが、光の透過率が低下してしまう。配向方向制御電極を密に配置することでわずかではあるが液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）を小さくすることができる。
上記のＴｈｒｅｓｈｏｌｄ電圧に幅を持たせることで駆動電圧に対するダークレベルからグレーレベルへの輝度変化をゆるやかにすることができ、表示ムラの発生を抑制することができる。【０２３５】図１９５は、画素の中央付近でＳｏｕｒｃｅ電極（映像信号線）は９０度に屈曲しておりＧａｔｅ電極に対して±４５度の角度で配置されている。画素電極と配向方向制御電極もＳｏｕｒｃｅ電極と同様に画素の中央付近で９０度に屈曲しておりＧａｔｅ電極に対して±４５度の角度で配置されている。このＴＦＴ基板に対応しているカラーフィルター基板が図２１４である。図２１４では液晶分子の動作方向を制御するために配向方向制御用バンプを共通電極の上に形成しているが、配向方向制御用バンプのかわりに配向方向制御スリットを共通電極に形成しても良い。
図１９５のＴＦＴ基板と図２１４のカラーフィルター基板をはりあわせた時に、図１９５の配向方向制御電極と図２１４の配向方向制御用バンプとの距離が均一になっていない点が本発明の特徴である。配向方向制御電極と配向方向制御用バンプの距離が大きい領域の面積が、配向方向制御電極と配向方向制御用バンプの距離が小さい領域の面積よりも２〜３倍大きくなるように設計することで良好な光学的特性が得られる。【０２３６】図２２１では、Ｓｏｕｒｃｅ電極が単位画素内で２回、９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。画素電極もＳｏｕｒｃｅ電極とほぼ同じ形状で屈曲している。単位画素領域内に形成された配向方向制御電極の配置分布密度が均一でなく、分布密度の高い領域と分布密度の低い領域の２つに分かれている。分布密度の低い領域の面積は分布密度の高い領域の面積よりも２〜３倍程度大きく設計されている。上記２つの領域においてそれぞれの領域を半分に分割する位置でＳｏｕｒｃｅ電極と画素電極と配向方向制御電極とがそれぞれ９０度に屈曲している。
図２２１のＴＦＴ基板に対応するカラーフィルター基板が図２２４である。
図２２４も図２２１と同様に配向方向制御バンプの配置分布密度が均一でなく、分布密度の高い領域と分布密度の低い領域の２つの領域に分かれている。配向方向制御用バンプのかわりに配向方向制御スリットをカラーフィルター基板の共通電極に形成しても同じように液晶分子の動作方向を制御することができる。図２２４では、ＴＦＴ基板側の共通電極とＧａｔｅ電極に対応するＢＭ（遮光膜）の幅がＳｏｕｒｃｅ電極に対応する屈曲しているＢＭよりも幅が２倍以上太くなっており、この太くなっているＢＭの領域にボールスペーサーをインクジェット塗布法やグラビアオフセット印刷法を用いて定点配置している。液晶Ｃｅｌｌ  Ｇａｐが３ミクロンメーター以下になってくると、従来用いられていたホトリソグラフィー工程で形成されるホトスペーサーでは、弾性変形量が少ないために液晶滴下真空はりあわせ工程で残留気泡の問題や重力ムラの問題が多発しやすくなるが、ボールスペーサーを用いた場合弾性変形量がホトスペーサーの２倍以上大きいために上記の問題が生じにくく歩留りを向上できる。【０２３７】図１９６，図２２６では、Ｓｏｕｒｃｅ電極が単位画素内で３回、９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。画素電極もＳｏｕｒｃｅ電極とほぼ同じ形状で屈曲している。
図２２１とほぼ同じように単位画素領域内に形成された配向方向制御電極の配置分布密度が均一でなく、分布密度の高い領域と分布密度の低い領域の２つの領域に分かれている。分布密度の低い領域の面積は分布密度の高い領域の面積よりも２〜３倍程度大きく設計されている。上記の面積比率が最もすぐれた光学特性を引き出してくれる。上記の２つの領域において、それぞれの領域を半分に分割する位置と、２つの領域の境界の位置の３つの位置でＳｏｕｒｃｅ電極と画素電極と配向方向制御電極とが、９０度に屈曲している。
図１９６のＴＦＴ基板に対応するカラーフィルター基板が図２１５である。図２１５も図１９６と同様に配向方向制御用バンプの配置分布密度が均一ではなく、分布密度の高い領域と分布密度の低い領域の２つの領域に分かれている。配向方向制御用バンプのかわりに配向方向制御スリットをカラーフィルター基板の共通電極に形成しても同じように液晶分子の動作方向を制御することができる。【０２３８】本発明で用いられている配向方向制御電極の太さは、液晶Ｃｅｌｌ  Ｇａｐと同等か、それよりもすこし太ければ良い。液晶ＴＶ用のＣｅｌｌ  Ｇａｐは高速応答化のために３ミクロンメーターか、それ以下になりつつある。ＴＦＴ基板の製造で用いられている投影露光装置の解像力は３〜４ミクロンメーター程度なので投影露光装置の能力の限界で配向方向制御電極の太さを設計すれば良い。
実施例２９で用いている配向方向制御スリットの場合には、液晶Ｃｅｌｌ  Ｇａｐの約２倍程度のスリット幅がなければ十分に液晶分子を動作させることができないために配向方向制御電極の太さの約２倍の幅を必要とすることになってしまう。このために配向方向制御電極を用いた方が明るい液晶パネルを実現できる。
さらに、配向方向制御電極を用いた方が強い電界を発生させることができるため、液晶分子の高速応答化を実現しやすい。
【実施例３１】
【０２３９】図２１７，図２１８，図２２２，図２２３，図１９７，図８９，図２２７は本発明の実施例３１のＭＶＡモード用アクティブマトリックス基板の平面図である。
本発明では図９０にあるように単位画素中に負の誘電率異方性液晶分子の動作方向を制御するために配向方向制御電極と配向方向制御スリットの両方を用いている点に特徴がある。図９０のＡ領域の方がＢ領域よりも電界強度が強いため、Ａ領域の方がＢ領域よりも液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）が小さい。図２１７，図２１８，図２２２，図２２３，図１９７，図８９，図２２７にあるようにＡ領域の面積をＢ領域の面積の３分の１から２分の１程度にすることで図９１にあるようにダークレベルからグレーレベルでの輝度の増加をゆるやかにすることができ表示ムラの発生を抑制することができる。さらにダークレベルからグレーレベル領域でのガンマ特性を改善することができるのでダーク・レベルからグレーレベル領域の表示を電界強度の強いＡ領域でおこなえるために、ＭＶＡモードで問題となっているダークレベルからグレーレベル領域での応答速度を改善することが可能である。【０２４０】実施例２８と同様に本発明では、画素電極内部に形成されている配向方向制御スリットの配置分布密度と、画素電極を被覆しているゲート絶縁膜上に形成されている配向方向制御電極の配置分布密度が単位画素内で均一ではなく、配向方向制御電極の方が配向方向制御スリットよりも密に配置されている。この構造により図９０のＡ領域とＢ領域の液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）の差を大きくすることができ、視野角の拡大と応答速度の向上を実現できる。【０２４１】図２１７，図２１８では、画素の中央付近でＳｏｕｒｃｅ電極（映像信号線）は、９０度に屈曲しておりＧａｔｅ電極に対して±４５度の角度で配置されている。画素電極と配向方向制御スリットと配向方向制御電極もＳｏｕｒｃｅ電極と同様に画素の中央付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。
図２１７，図２１８のＴＦＴ基板に対応しているカラーフィルター基板が図２１４である。
図２１４では、液晶分子の動作方向を制御するために配向方向制御用バンプを共通電極の上に形成しているが、配向方向制御用バンプのかわりに配向方向制御スリットを共通電極に形成しても良い。
図２１４では、図２１７や図２１８の配向方向制御スリットと配向方向制御電極の配置分布密度が異なるために、それに対応するために配向方向制御用バンプの配置分布密度を変化させている。図２１７，図２１８のＴＦＴ基板の画素中央部の９０度に屈曲した領域でディスクリネーションラインの発生を防止するために配向方向制御スリットと配向方向制御電極の一部が枝分かれしてＧａｔｅ電極に平行な方向につき出ている。図２１４のカラーフィルター基板でも画素の中央部の９０度に屈曲した領域でディスクリネーションラインの発生を防止するために配向方向制御用バンプの一部が枝分かれしてＧａｔｅ電極に対応するＢＭ（遮光膜）に平行な方向につき出ている。図２１４のカラーフィルター基板の配向方向制御用バンプを配向方向制御スリットに変更した場合でも同様にディスクリネーションラインの発生を防止するために画素中央部で９０度に屈曲している配向方向制御スリットから枝分かれしＧａｔｅ電極に対応するＢＭに平行な方向につき出ている配向方向制御スリットを形成する必要がある。ディスクリネーションラインの発生を防止するか、またはディスクリネーションラインを動き回らないように固定化しておかないと、光の透過率が変化し、表示ムラの原因となり画質レベルを低下させてしまう。【０２４２】図２２２，図２２３では、Ｓｏｕｒｃｅ電極が単位画素内で２回、９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。画素電極もＳｏｕｒｃｅ電極とほぼ同じ形状で屈曲している。
単位画素領域内で配向方向制御電極の配置分布密度の方が、配向方向制御スリットの配置分布密度よりも高く、配向方向制御スリットが形成されている領域の面積は、配向方向制御電極が形成されている領域の面積よりも２〜３倍程度大きくなるように設計されている。上記２つの領域において、それぞれの領域を半分に分割する位置でＳｏｕｒｃｅ電極と画素電極と配向方向制御電極と配向方向制御スリットが、それぞれ９０度に屈曲している。図２２２，図２２３のＴＦＴ基板に対応するカラーフィルター基板が図２２４である。図２２４も配向方向制御用バンプの配置分布密度が均一ではなく、分布密度の高い領域と分布密度の低い領域の２つの領域に分かれており、それぞれの領域の中央付近で９０度に屈曲している。配向方向制御用バンプのかわりに配向方向制御スリットをカラーフィルター基板の共通電極に形成しても同じように液晶分子の動作方向を制御することができる。【０２４３】図１９７，図２２７では、Ｓｏｕｒｃｅ電極が単位画素内で３回、９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。画素電極もＳｏｕｒｃｅ電極とほぼ同じ形状で屈曲している。図２２２，図２２３とほほ同じように単位画素領域内で配向方向制御電極の配置分布密度の方が、配向方向制御スリットの配置分布密度よりも高く、配向方向制御スリットが形成されている領域の面積は、配向方向制御電極が形成されている領域の面積よりも２〜３倍程度大きくなるように設計されている。上記の面積比率が、最もすぐれた光学特性を引き出してくれる。上記の２つの領域において、それぞれの領域を半分に分割する位置と、２つの領域の境界の位置の３つの位置でＳｏｕｒｃｅ電極と画素電極と配向制御電極と配向方向制御スリットが、それぞれ９０度に屈曲している。図１９７のＴＦＴ基板に対応するカラーフィルター基板が図２１５である。図２１５も配向方向制御用バンプの配置分布密度は均一ではなく、分布密度の高い領域と分布密度の低い領域に分かれている。配向方向制御用バンプのかわりに配向方向制御スリットをカラーフィルター基板の共通電極に形成しても同じように液晶分子の動作方向を制御することができる。【０２４４】配向方向制御スリット，配向方向制御電極，配向方向制御用バンプは、配置分布密度の高い領域では、２０〜４０ミクロンメーターピッチで密に平行に配列し、配置分布密度の低い領域では、４０〜６０ミクロンメーターピッチを疎に平行に配列されている。
配向方向制御スリットの幅は液晶Ｃｅｌｌ  Ｇａｐの約２倍程度必要でありＣｅｌｌ  Ｇａｐが２ミクロンメーターでは４〜５ミクロンメーターのスリット幅が必要となる。Ｃｅｌｌ  Ｇａｐが３ミクロンメーターでは６〜８ミクロンメーターのスリット幅となる。配向方向制御電極の幅は液晶Ｃｅｌｌ  Ｇａｐと同程度あれば十分なのでＣｅｌｌ  Ｇａｐが２ミクロンメーターの場合には、投影露光装置の解像度の限界である３ミクロンメーターの電極幅となる。Ｃｅｌｌ  Ｇａｐが３ミクロンメーターでは３ミクロンメーターの電極幅となる。配向方向制御用バンプの幅は、バンプのエッジのテーパー角度で決まる。テーパー角度３０度以下が望ましいので一般的には、８ミクロン程度のバンプの幅が必要となってしまう。
光の透過率を向上させるために配置分布密度の低い領域で配向方向制御スリットを６０ミクロンメーター以上のピッチで疎に平行に配列した場合には、液晶分子の動作速度が遅くなってしまい動画表示には適さない。【０２４５】本発明の液晶Ｃｅｌｌの断面図が図２４３，図２４４である。画素電極と配向方向制御電極はゲート絶縁膜をかいしてコンデンサーを形成している。配向方向制御電極もパッシベーション膜によって完全に被覆されているため、画素電極の平均電極と配向方向制御電極の平均電位に差が生じても直流電流は流れない。配向膜は画素電極や配向方向制御電極と直接接触していないので、直流電流による電気分解などは、完全に生じないので残像などの問題は生じにくい。
【実施例３２】
【０２４６】図２００，図２０１は、本発明の実施例３２のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。単位画素中に１本のＧａｔｅ電極（走査線）とＧａｔｅ電極によって２つの領域に分断された２つの画素電極と、２つの画素電極に形成されているコンタクトパッドに連結されている薄膜トランジスタ素子の２つのＤｒａｉｎ電極と、２つの画素電極に対応したそれぞれ空間的にも電気的にも完全に独立している２本の共通電極と、２つの画素電極に形成されているコンタクトパッドに連結され上記２本の共通電極とゲート絶縁膜をかいしてそれぞれ独立した２個のＣｓｔ（保持容量）を形成するための２個のＣｓｔ（保持容量）形成電極から構成されている。図３８，図７７，図８２，図１０３にあるプロセスを用いて３回のホトリソグラフィー工程でＴＦＴアレイ基板を完成させることが可能である。図２００に対応するカラーフィルター基板が図２０２であり、図２０１に対応するカラーフィルター基板が図２０３である。
図２００，図２０１では、Ｓｏｕｒｃｅ電極（映像信号線）は直線状でＧａｔｅ電極に対して直角に交差している。２つの画素電極には負の誘電率異方性液晶分子の動作方向を制御するために、配向方向制御スリットが形成されている。図２０２，図２０３のカラーフィルター基板には、配向方向制御用バンプが形成されているが、このかわりに配向方向制御スリットを形成しても同様の効果が得られる。【０２４７】本発明の実施例３２の液晶パネルの全体平面図は図２１２であり、単位画素の回路モデル図が図２１０である。Ｇａｔｅ電極によって分断された２つの画素電域は、小さい画素領域をＳｕｂ  Ｐｉｘｅｌ（Ａ），大きい画素領域をＳｕｂ  Ｐｉｘｅｌ（Ｂ）と呼ぶことにする。
Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）の画素電極の面積は、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）の画素電極の面積の２〜３倍程度に設計することが最も良好な光学特性を実現することができる。図２１１にあるようにＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）に対応したそれぞれの共通電極に印加される信号波形は極性が異なっている。そのために、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）領域の画素電極の駆動波形とＳｕｂ  Ｐｉｘｅｌ（Ｂ）領域の画素電極の駆動波形は異なったものとなり、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）の液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）はＳｕｂ  Ｐｉｘｅｌ（Ｂ）の液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）よりも小さくなり、図９１にあるような光学特性が得られる。
本発明の場合には、それぞれの共通電極に印加する信号波形の振幅を調整することで自由に液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）を調整することができるので、ＴＦＴアレイ基板の設計の自由度が非常に大きくなり最適の光学特性を簡単に実現することができる。図２００，図２０１ではＳｕｂ  Ｐｉｘｅｌ（Ａ）の方がＳｕｂ  Ｐｉｘｅｌ（Ｂ）よりも配向方向制御スリットの配列の密度が密になっているが、本発明の場合、共通電極に印加する信号波形の振幅を変化させることでそれぞれの領域の液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）を、自由に変化することができるので、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）の配向方向制御スリットの配列の密度を同一に設計しても問題は生じない。本発明は６０インチ以上の超大型液晶表示素子に適用すると非常に大きな効果が得られる。
【実施例３３】
【０２４８】図２３１，図２３２は、本発明の実施例３３のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。単位画素中に１本のＧａｔｅ電極（走査線）とＧａｔｅ電極によって２つの領域に分断された２つの画素電極と、２つの画素電極に形成されているコンタクトパッドに連結されている薄膜トランジスタ素子の２つのＤｒａｉｎ電極と、２つの画素電極に対応したそれぞれ空間的にも電気的にも完全に独立している２本の共通電極と、前記画素電極を被覆しているゲート絶縁膜上に形成され前記２本の共通電極にゲート絶縁膜にあけられたコンタクトホールをかいしてそれぞれ別々に接続されている２組の配向方向制御電極から構成されている。図３９，図７８，図１０４にあるプロセスを用いて３回のホトリソグラフィー工程でＴＦＴアレイ基板を完成させることが可能である。２つの画素電極とそれぞれの画素電極に対応した２組の配向方向制御電極とはゲート絶縁膜をかいして独立した２組のコンデンサーを形成している。【０２４９】本発明の実施例３３の液晶パネルの全体平面図は図２１２であり、単位画素の回路モデル図が図２１０である。Ｇａｔｅ電極によって分断された２つの画素領域は、小さい画素領域をＳｕｂ  Ｐｉｘｅｌ（Ａ），大きい画素領域をＳｕｂ  Ｐｉｘｅｌ（Ｂ）と呼ぶことにする。
Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）の画素電極の面積は、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）の画素電極の面積の２〜３倍程度に設計することが最も良好な光学特性を実現することができる。図２１１にあるようにＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）に対応したそれぞれの共通電極に印加される信号波形は極性が異なっている。そのためにＳｕｂ  Ｐｉｘｅｌ（Ａ）領域の画素電極の駆動波形と、Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）領域の画素電極の駆動波形は異なったものとなり、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）の液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）は、Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）の液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）よりも小さくなり図９１にあるような光学特性が得られる。単位画素中の２本の共通電極に印加される信号波形がＳｏｕｒｃｅ電極（映像信号線）に悪影響を与えないようにするために、２本の共通電極に印加される信号波形は、極性が互いに異なっており、信号振幅も同一にしてある。Ｇａｔｅ電極（走査線）の数が２０００本以上の超高精細液晶パネルやフィールドシーケンシャル液晶パネルのようにＧａｔｅ電極の信号パネル幅が１０マイクロ秒以下になってくると共通電極の信号波形の遅延歪の問題が出てくるので、図２１２のように共通電極を２つの共通電極群に分離し、それぞれ別々に一括駆動する方式から、図２５７，図２５８のように共通電極をそれぞれすべて別々に分離独立させ、それぞれ別々に駆動する方式に変更すると良い。【０２５０】図２３１，図２３２では、Ｓｏｕｒｃｅ電極（映像信号線）は、直線状でＧａｔｅ電極に対して直角に交差している。本発明の場合では、画素電極と配向方向制御電極との間に強い電界を発生させることができるためＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）の両方の領域で垂直配向された負の誘導率異方性液晶分子を高速に動作させることが可能である。Ｓｏｕｒｃｅ電極が直線状の場合には、カラーフィルターのＢＭ（遮光膜）やＲ，Ｇ，Ｂのカラーフィルター層もＳｏｕｒｃｅ電極に対応して直線状になるため、コストの安価なインクジェット法やオフセット印刷法を用いてカラーフィルター基板を製造することができる。さらに本発明の場合には、共通電極が２行に近接して配置される構造になるため、この２行の共通電極に対応するカラーフィルター基板のＢＭ（遮光膜）の領域に、インクジェット塗布法やオフセット印刷法を用いてボールスペーサーを定点配置することで、さらにコストダウンをはかることが可能となる。
図２０２や図２０３のカラーフィルターとほぼ同じ形状のカラーフィルターを用いることができる。図２０２や図２０３では配向方向制御用バンプをカラーフィルター基板側に形成してるが、このかわりに配向方向制御スリットをカラーフィルター基板側の共通電極に形成しても同じ効果が得られる。
【実施例３４】
【０２５１】図２０４，図２０５は本発明の実施例３４のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。単位画素中に１本のＧａｔｅ電極（走査線）とＧａｔｅ電極によって２つの領域に分断された２つの画素電極と、２つの画素電極に形成されているコンタクトパッドに連結されている薄膜トランジスタ素子の２つのＤｒａｉｎ電極と、２つの画素電極に対応したそれぞれ空間的にも電気的にも完全に独立している２本の共通電極と、２つの画素電極のうちの大きい面積の画素電極内部に形成されているコンタクトパッドに連結され、この大きい面積の画素電極に対応している共通電極とゲート絶縁膜をかいしてＣｓｔ（保持容量）を形成するためのＣｓｔ（保持容量）形成電極と、２つの画素電極のうちの小さい面積の画素電極に対応している共通電極に連結されている１組の配向方向制御電極から構成されている。
前記配向方向制御電極は、小さい面積の画素電極とゲート絶縁膜をかいしてオーバーラップすることでコンデンサーを形成している。【０２５２】図３８，図７７，図８２，図１０３にあるプロセスと、図３９，図７８，図１０４にあるプロセスを用いて３回のホトリソグラフィー工程で本発明のＴＦＴ基板を完成させることが可能である。図２０４，図２０５ではＳｏｕｒｃｅ電極（映像信号線）は直線状でＧａｔｅ電極に対して直角に交差している。２つの画素電極のうちの大きい面積の画素電極には、負の誘電率異方性液晶分子の動作方向を制御するための配向方向制御スリットが形成されている。【０２５３】本発明の実施例３４の液晶パネルの全体平面図は図２１２，図２５８であり、単位画素の回路モデル図が図２１０である。
単位画素中の小さい画素領域をＳｕｂ  Ｐｉｘｅｌ（Ａ），大きい画素領域をＳｕｂ  Ｐｉｘｅｌ（Ｂ）と呼ぶことにする。Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）の画素電極の面積は、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）の画素電極の面積の２〜３倍程度に設計することが最も良好な光学特性を実現することができる。図２１１，図２５７にあるようにＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）に対応したそれぞれの共通電極に印加される信号波形は極性が異なっている。そのためにＳｕｂ  Ｐｉｘｅｌ（Ａ）領域の画素電極の駆動波形と、Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）領域の画素電極の駆動波形は、異なったものとなり、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）の液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）は、Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）の液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）よりも小さくなり、図９１にあるような光学特性が得られる。本発明の場合には、それぞれの共通電極に印加する信号波形の振幅を調整することで、自由に液晶駆動のＴｈｒｅｓｈｏｌｄ電圧（閾値電圧）を調整することができるので、ＴＦＴアレイ基板の設計の自由度が非常に大きくなり最適の光学特性を簡単に実現することができる。ＭＶＡモードでは、ダークレベルからグレーレベルの表示において液晶分子の応答速度が遅くなりやすいので図９１にあるようにＳｕｂ  Ｐｉｘｅｌ（Ａ）の領域での応答速度を改善しなければ、良好な動画表示を実現することができない。
そのために本発明の実施例３４では、画素電極と配向方向制御電極とのあいだに強い電界を発生させることができ、液晶分子の高速応答化を実現できる構造をＳｕｂ  Ｐｉｘｅｌ（Ａ）に採用している。
【実施例３５】
【０２５４】図２２８，図２６０は本発明の実施例３５のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。実施例３２とほぼ同じ構成で、同じプロセスで作ることができる。異なっているのは、Ｓｏｕｒｃｅ電極（映像信号線）と画素電極が、それぞれの画素電極の中央部付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の方向に配置されている点である。【０２５５】図２１２，図２５８の液晶パネル全体の平面図は、ライン反転駆動法を用いた場合の構成になっているが、ドット反転駆動法を用いる場合には、パネルの内部の等価回路は図２５９にあるような構成に変更しなければならない。このようなパネルの内部構成にするには、図２２８と図２６０を交互に走査線方向に連結していけば良い。水平方向のクロストーク発生を防止するにはドット反転駆動法を採用することが一番効果的である。図２１１，図２５７の駆動波形で液晶パネルを駆動した時に、図２２８と図２６０の画素電極の実効電圧に差が生じないようにＣｓｔ（保持容量）形成電極を設計する必要がある。
【実施例３６】
【０２５６】図２０８，図２２９，図２６１は本発明の実施例３６のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。
実施例３３とほぼ同じ構成で、同じプロセスで作ることができる。
異なっているのは、Ｓｏｕｒｃｅ電極（映像信号線）と画素電極が、それぞれの画素電極の中央部付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の方向に配置されている点である。【０２５７】図２１２，図２５８の液晶パネル全体の平面図は、ライン反転駆動法を用いた場合の構成になっているが、ドット反転駆動法を用いる場合には、パネルの内部の等価回路は図２５９にあるような構成に変更しなければならない。図２５９と同じパネルの内部構成にするには、図２２９と図２６１を交互に走査線方向に連結していけば良い。水平方向のクロストーク発生を防止するにはドット反転駆動法を採用することが一番効果的である。図２１１，図２５７の駆動波形で液晶パネルを駆動した時に、図２２９と図２６１の画素電極の実効電圧に差が生じないように画素電極と配向方向制御電極とで形成するコンデンサーの容量を最適化する必要がある。【０２５８】図２０８にあるＴＦＴ基板を用いた場合、これに対応するカラーフィルター基板は図２０９である。本発明の場合には、共通電極が２行に近接して配置される構造になるため、この２行の共通電極に対応するカラーフィルター基板のＢＭ（遮光膜）の領域に、インクジェット法やオフセット印刷法を用いてボールスペーサーを定点配置することで、コストダウンをはかることが可能である。図２０９では配向方向制御用バンプをカラーフィルター基板側に形成しているが、これのかわりに配向方向制御スリットをカラーフィルター基板側の共通電極に形成しても同じ効果が得られる。
【実施例３７】
【０２５９】図２０６，図２０７，図２３０，図２６２は本発明の実施例３７のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。
実施例３４とほぼ同じ構成で、同じプロセスで作ることができる。
異なっているのは、Ｓｏｕｒｃｅ電極（映像信号線）と画素電極が、それぞれの画素電極の中央部付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の方向に配置されている点である。【０２６０】図２１２，図２５８の液晶パネル全体の平面図は、ライン反転駆動法を用いた場合の構成になっているが、ドット反転駆動法を用いる場合には、パネルの内部の等価回路は図２５９にあるような構成に変更しなければならない。図２５９と同じパネルの内部構成にするには、図２３０と図２６２を交互に走査線方向に連結していけば良い。水平方向のクロストーク発生を防止するにはドット反転駆動法を採用することが一番効果的である。
図２１１，図２５７の駆動波形で液晶パネルを駆動した時に図２３０と図２６２の画素電極の実効電圧に差が生じないようにＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）の共通電極と関係のある容量Ｃｓａ，Ｃｓｂを最適化する必要がある。【０２６１】図２０６，図２０７にあるＴＦＴ基板を用いた場合、これに対応するカラーフィルター基板は、図２０９である。本発明の場合には、共通電極が２行に近接して配置される構造になるため、この２行の共通電極に対応するカラーフィルター基板のＢＭ（遮光膜）の領域にインクジェット法やオフセット印刷法を用いてボールスペーサーを定点配置することで、コストダウンをはかることが可能である。
図２０９では配向方向制御用バンプをカラーフィルター基板側に形成しているが、これのかわりに配向方向制御スリットをカラーフィルター基板側の共通電極に形成しても同じ効果が得られる。【０２６２】実施例３２，実施例３３，実施例３４，実施例３５，実施例３６，実施例３７の構造を持った単位画素を用いて図２５９にある等価回路図にしたがって製作した液晶パネルは、フルスペックのＨＤＴＶ表示を毎秒１２０フレームでおこなうことがアモルファスシリコンＴＦＴ素子を用いても可能である。１２０フレーム中の６０フレームに黒表示を挿入することで、液晶ＴＶで問題になっていた動画表示での画像のボケを改善することが可能である。
【実施例３８】
【０２６３】図２５４，図２５５，図２５６は本発明の実施例３８のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。
単位画素中に２本のＧａｔｅ電極（走査線）と、２本のＧａｔｅ電極と平行して２本のＧａｔｅ電極からはなれた位置に配置されている１本の共通電極と、前記共通電極によって２つの領域に分断されている２つの画素電極と、２つの画素電極に形成されているコンタクトパッドに連結されている薄膜トランジスタ素子の２つのＤｒａｉｎ電極と、前記共通電極にゲート絶縁にあけられたコンタクトホールを通して接続されている配向方向制御電極から構成されている。
実施例３３と同じプロセスを用いて製造することができる。【０２６４】Ｓｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）の配向方向制御電極は、１本の共通電極に接続されており、２つに分断されている画素電極を被覆しているゲート絶縁膜をかいして画素電極とコンデンサーを形成している。単位画素中の２本のＧａｔｅ電極は、それぞれ別々に完全に独立しており、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）に対応する駆動信号波形が印加される。２本のＧａｔｅ電極の駆動のタイミングを調整することで１本のＳｏｕｒｃｅ電極から異なる映像信号をＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）に書きこむことが可能となる。本実施例では、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）の両方に、配向方向制御電極を用いているが、画素電極の面積が大きいＳｕｂ  Ｐｉｘｅｌ（Ｂ）の領域に、配向方向制御電極のかわりに、配向方向制御スリットを画素電極に形成しても良い。共通電極に接続したＣｓｔ（保持容量）形成電極を用いて図１００，図１０１にあるように配向方向制御スリットを形成した画素電極とゲート絶縁膜をかいしてコンデンサーを形成した構造をＳｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）の両方に採用しても良い。本発明の場合には、図９１の光学特性をＴＦＴ基板側のＳｏｕｒｃｅ電極に印加する映像信号電圧を変調させて見かけ上のＳｕｂ  Ｐｉｘｅｌ（Ａ）のＴｈｒｅｓｈｏｌｄ電圧が小さくなったように信号変換する方式なので、図２５４，図２５５，図２５６にあるようにＳｕｂ  Ｐｉｘｅｌ（Ａ）にある配向方向制御電極の配列ピッチを密にする必要はなく、Ｓｕｂ  Ｐｉｘｅｌ（Ａ）とＳｕｂ  Ｐｉｘｅｌ（Ｂ）の配向方向制御電極の配列ピッチを同じように設計しても良い。
【実施例３９】
【０２６５】図１３１，図１３２は本発明の実施例３９のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。Ｓｏｕｒｃｅ電極（映像信号線）は、画素の中央付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。画素電極もＳｏｕｒｃｅ電極と同様に画素の中央部付近で９０度に屈曲している。画素電極の内部には、１個以上のコンタクトパッドが配置されており、コンタクトホールを通して薄膜トランジスタ素子のＤｒａｉｎ電極と接続されている。画素電極はコンタクトホールをのぞいて完全にゲート絶縁膜で被覆されており、上記ゲート絶縁膜の上には、垂直配向された負の誘電率異方性液晶分子の動作方向を制御するために、２種類の配向方向制御電極が形成されている。共通電極にコンタクトホールを通して接続されている配向方向制御電極と一行前のＧａｔｅ電極上に形成されている配向方向制御電極を駆動するための薄膜トランジスタ素子のＤｒａｉｎ電極に接続されている配向方向制御電極とが存在しており、これら２種類の配向方向制御電極はＳｏｕｒｃｅ電極と同様に画素の中央部付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。配向方向制御電極のパターン幅は液晶Ｃｅｌｌ  Ｇａｐによって決まり、Ｃｅｌｌ  Ｇａｐと同等かわずかに大きければ良い。
液晶ＴＶ用パネルのＣｅｌｌ  Ｇａｐは、動画対応の高速応答化のために３ミクロンメーター以下になってきており、この値は、投影露光装置の解像度の限界にほぼ等しい。【０２６６】図１３１，図１３２のＴＦＴ基板に対応するカラーフィルター基板が図１３５である。図１３５のカラーフィルターには、配向方向制御用バンプや配向方向制御スリットは存在していない。Ｇａｔｅ電極と共通電極に対応するＢＭ（遮光膜）の中央部にインクジェット塗布法やオフセット印刷法を用いてボールスペーサーが定点配置されている。図１３１，図１３２のＴＦＴ基板と図１３５のカラーフィルター基板をはりあわせた液晶パネルの断面モデル図が図１３６である。一行前のＧａｔｅ電極上に形成されている配向方向制御電極を駆動するための薄膜トランジスタ素子のＤｒａｉｎ電極に接続されている配向方向制御電極が、従来のＭＶＡモード用カラーフィルター基板に形成されていた配向方向制御用バンプや配向方向制御スリットの役割をはたしているのである。このために本発明で使用するカラーフィルター基板はＴＮモード用とほとんど同じものとなりコストの安価なものが使用できる。【０２６７】本発明のＴＦＴ基板は実施例２５と同じプロセスで作ることができる。２種類の配向方向制御電極の配列間隔は、１０〜３０ミクロンメーターが好ましい。１０ミクロンメーター以上になると光の透過率が低下してしまい明るい表示ができなくなってしまう。３０ミクロンメーター以上になると、垂直配向されている負の誘電率異方性液晶分子の動作速度がいちじるしく遅くなってしまう。
カラーフィルター基板に形成する配向方向制御用バンプの幅は約８ミクロンメーター程度必要であり、配向方向制御用スリットの幅は約６ミクロンメーター程度必要である。本発明の配向方向制御電極の幅は約３ミクロンメーター程度で十分なため、従来の方式のＭＶＡモード液晶パネルよりも明るい液晶パネルを実現できるのと、配向方向制御電極と画素電極の間に強い電界を発生させることができるので、従来のＭＶＡモード液晶パネルよりも高速応答化を実現できる。
【実施例４０】
【０２６８】図１４８，図１４９は、本発明の実施例４０のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。
Ｓｏｕｒｃｅ電極（映像信号線）は直線状で、画素電極には、１個以上のコンタクトパッドが配置されており、ゲート絶縁膜にあけられたコンタクトホールを通して薄膜トランジスタ素子のＤｒａｉｎ電極と連結されている。画素電極には、垂直配向された負の誘電率異方性液晶分子の動作方向を制御するための配向方向制御スリットが形成されており、画素電極を被覆しているゲート絶縁膜の上には、垂直配向された負の誘電率異方性液晶分子の動作方向を制御するための配向方向制御電極が形成されており、この配向方向制御電極は、一行前のＧａｔｅ電極上に形成されている配向方向制御電極を駆動するための薄膜トランジスタ素子のＤｒａｉｎ電極に接続されている。【０２６９】図１４８，図１４９に対応するカラーフィルター基板が、図２６３である。図２６３のカラーフィルターには、配向方向制御用バンプや配向方向制御スリットは存在していない。Ｇａｔｅ電極と共通電極に対応するＢＭ（遮光膜）の中央部にインクジェット塗布法やオフセット印刷法を用いてボールスペーサーが定点配置されている。図１４８，図１４９のＴＦＴ基板と図２６３のカラーフィルター基板をはりあわせた液晶パネルの断面モデル図が図１３７である。一行前のＧａｔｅ電極上に形成されている配向方向制御電極を駆動するための薄膜トランジスタ素子のＤｒａｉｎ電極に接続されている配向方向制御電極が、従来のＭＶＡモード用カラーフィルター基板に形成されていた配向方向制御用バンプや配向方向制御スリットの役割をはたしているのである。
このために本発明で使用するカラーフィルター基板はＴＮモード用とほとんど同じものとなり、コストの安価なものが使用できる。
【実施例４１】
【０２７０】図１３３，図１３４は本発明の実施例４１のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。Ｓｏｕｒｃｅ電極（映像信号線）は、画素の中央付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。画素電極もＳｏｕｒｃｅ電極と同様に画素の中央部付近で９０度に屈曲している。画素電極の内部には、１個以上のコンタクトパッドが配置されており、コンタクトホールを通して薄膜トランジスタ素子のＤｒａｉｎ電極と接続されている。画素電極はコンタクトホールをのぞいて完全にゲート絶縁膜で被覆されており、上記ゲート絶縁膜の上には、垂直配向された負の誘電率異方性液晶分子の動作方向を制御するために、配向方向制御電極が形成されている。上記配向方向制御電極は一行前のＧａｔｅ電極上に形成されている配向方向制御電極を駆動するための薄膜トランジスタ素子のＤｒａｉｎ電極に接続されている。画素電極の内部には、垂直配向された負の誘電率異方性液晶分子の動作方向を制御するための配向方向制御スリットが形成されている。これらの配向方向制御電極と配向方向制御スリットは、互いに平行に配置されており、Ｓｏｕｒｃｅ電極と同様に画素の中央部付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の角度で配置されている。【０２７１】図１３３，図１３４のＴＦＴ基板に対応するカラーフィルター基板が図１３５である。図１３５のカラーフィルターには、配向方向制御用バンプや配向方向制御スリットは存在していない。Ｇａｔｅ電極と共通電極に対応するＢＭ（遮光膜）の中央部にインクジェット塗布法やオフセット印刷法を用いてボールスペーサーが定点配置されている。
図１３３，図１３４のＴＦＴ基板と図１３５のカラーフィルター基板をはりあわせた液晶パネルの断面モデル図が図１３７である。一行前のＧａｔｅ電極上に形成されている配向方向制御電極を駆動するための薄膜トランジスタ素子のＤｒａｉｎ電極に接続されている配向方向制御電極が、従来のＭＶＡモード用カラーフィルター基板に形成されていた配向方向制御用バンプや配向方向制御スリットの役割をはたしているのである。このために、本発明で使用するカラーフィルター基板はＴＮモード用とほとんど同じものとなり、コストの安価なものが使用できる。
【実施例４２】
【０２７２】図１４７は、本発明の実施例４２のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。実施例３９の図１３１とほとんど同じもので構成されている。図１４７と図１３１の異なる点は、一行前のＧａｔｅ電極上に形成されている配向方向制御電極を駆動するための薄膜トランジスタ素子のＳｏｕｒｃｅ電極が図１３１では共通電極に連結されており、図１４７では上記薄膜トランジスタ素子のＳｏｕｒｃｅ電極が一列となりの映像信号線に連結されている点である。【０２７３】図１４７のＴＦＴ基板に対応するカラーフィルター基板が図１３５である。図１３５のカラーフィルター基板には配向方向制御用バンプや、配向方向制御スリットなどは存在していない。図１４７のＴＦＴ基板と図１３５のカラーフィルター基板をはりあわせた液晶パネルの断面モデル図が図１３６である。一行前のＧａｔｅ電極上に形成されている配向方向制御電極を駆動するための薄膜トランジスタ素子のＤｒａｉｎ電極に接続されている配向方向制御電極が従来のＭＶＡモード用カラーフィルター基板に形成されていた配向方向制御用バンプや配向方向制御スリットの役割をはたしているのである。前記薄膜トランジスタ素子のＤｒａｉｎ電極に接続されている配向方向制御電極と画素電極との間に発生する電界は実施例３９の場合よりも実施例４２の場合の方が約２倍程度強いのでダークレベルからグレーレベル領域での動画表示には、図１４７の方が図１３１よりも適している。
【実施例４３】
【０２７４】図１５０，図１５１は、本発明の実施例４３のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。実施例４０の場合には、配向方向制御電極を駆動する薄膜トランジスタ素子のＳｏｕｒｃｅ電極が共通電極に連結されていたが、本発明の実施例４３では、配向方向制御電極を駆動する薄膜トランジスタ素子のＳｏｕｒｃｅ電極は、一列となりの映像信号線に連結されている。
このために実施例４３の図１５０，図１５１には、共通電極は必要ないので存在していない。一行前のＧａｔｅ電極上に形成されている配向方向制御電極を駆動するための薄膜トランジスタ素子のＤｒａｉｎ電極に接続されている配向方向制御電極が、従来のＭＶＡモード用カラーフィルター基板に形成されていた配向方向制御用バンプや配向方向制御スリットの役割をはたしているので、図１５０，図１５１に対応するカラーフィルター基板には、配向方向制御用バンプや配向方向制御スリットは存在していない。実施例４３の液晶パネルの断面モデル図が図１３７である。
【実施例４４】
【０２７５】図１４６は、本発明の実施例４４のＭＶＡモード用アクティブマトリックスＴＦＴ基板の平面図である。実施例４１の場合には、配向方向制御電極を駆動する薄膜トランジスタ素子のＳｏｕｒｃｅ電極が共通電極に連結されていたが、本発明の実施例４４では、配向方向制御電極を駆動する薄膜トランジスタ素子のＳｏｕｒｃｅ電極は、一列となりの映像信号線に連結されている。このために実施例４４の図１４６では、共通電極は必要性がないので存在していない。
一行前のＧａｔｅ電極上に形成されている配向方向制御電極を駆動するための薄膜トランジスタ素子のＤｒａｉｎ電極に接続されている配向方向制御電極が、従来のＭＶＡモード用カラーフィルター基板に形成されていた配向方向制御用バンプや配向方向制御スリットの役割をはたしているので、図１４６に対応するカラーフィルター基板には、配向方向制御用バンプや配向方向制御スリットは存在していない。
実施例４４の液晶パネルの断面モデル図が図１３７である。【０２７６】実施例３９，実施例４０，実施例４１，実施例４２，実施例４３，実施例４４においてＴＦＴ基板側に液晶分子の動作方向を制御するための配向方向制御スリットや配向方向制御電極をすべて形成したことは、カラーフィルター基板を必要としないフィールド・シーケンシャル駆動方式液晶パネルのＴＦＴ基板に上記の実施例のＴＦＴ基板を用い、ＴＦＴ基板側にＢＭ（遮光膜）と、スペーサーを定点配置してしまえば、対向基板は単なる透明電極を形成しただけのものとなり、液晶Ｃｅｌｌ工程での液晶滴下真空合着プロセスでアライメント動作をおこなう必要がなくなる。
このことは、超大型サイズのガラス基板での絶対寸法あわせをおこなう必要がなくなり、超高精細液晶パネル生産でのアライメント不良発生を完全になくすことができるようになることを意味する。
ガラス基板のサイズが大きくなっても歩留り低下を防止することができ量産工場の垂直立ち上げを可能にする。
【実施例４５】
【０２７７】図１４０，図１４１は、本発明の実施例４５のＴＮモード用アクティブマトリックスＴＦＴ基板を製造するためのハーフトーン露光用ホトマスクの平面図である。図１３０のＴＮモード用ＴＦＴ基板を図３８のプロセスで製作する時に、第１回めのハーフトーン露光法を用いるホトリソグラフィー工程で使用するホトマスクが図１４０である。図２４９にあるようにハーフトーン露光用ホトマスクには、紫外線を完全に遮断する領域と、紫外線が１０〜５０％程度透過する半透過領域と、紫外線が完全に透過する領域の３つの領域が存在する。
ポジ型レジストにハーフトーン露光用ホトマスクを用いて露光し現像すると図２４９の２）にあるようなポジ型レジストの厚みが厚い領域とポジ型レジストの厚みが薄い領域と、ポジ型レジストが完全に無い領域の３つの領域が形成される。図１４０においてＧａｔｅ電極（走査線）に対応する部分が７３であり、共通電極に対応する部分が７４であり、画素電極に対応する部分が７１であり、Ｄｒａｉｎ電極と連結されるコンタクトパッド部に対応する部分が７２であり、Ｃｓｔ（保持容量）形成電極と連結されるコンタクトパッド部に対応する部分が１１９である。画素電極に対応する部分７１のみが半透過領域になっている。図１４０のハーフトーン露光用ホトマスクの断面図が図７１，図１２４，図１２６である。紫外線完全遮断領域である７２，７３，７４，１１９の部分をクロムやモリブデンで形成し、紫外線半透過領域である７１を、チタンやジルコニウムまたは窒化チタンや窒化ジルコニウムまたは高融点金属シリサイドなどで形成すると、目的とする光学特性が得られる。紫外線半透過層の上に保護膜としてシリコン酸化膜，シリコン窒化膜，酸化チタン，酸化ジルコニウムなどを被覆した構造が図１２４である。【０２７８】図１３０のＴＮモード用ＴＦＴ基板を図３８のプロセスで製作する時、第２回めのハーフトーン露光法を用いるホトリソグラフィー工程で使用するホトマスクが図１４１である。薄膜トランジスタ素子の薄膜半導体層のｉｓｌａｎｄに対応する部分が７６であり、薄膜トランジスタ素子のＤｒａｉｎ電極と画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が７５であり、Ｃｓｔ（保持容量）形成電極と画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が１２０である。薄膜半導体層のｉｓｌａｎｄに対応する部分が紫外線完全遮断領域であり、上記２種類のコンタクトホールに対応する部分が紫外線が完全に透過する領域である。
それら以外のすべての領域は、紫外線の半透過領域になっている。図１４１のハーフトーン露光用ホトマスクの断面図が図７２，図１２５，図１２７である。
【実施例４６】
【０２７９】図１５３，図１５４は本発明の実施例４６のＩＰＳモード用アクティブマトリックスＴＦＴ基板を製造するためのハーフトーン露光用ホトマスクの平面図である。図１５２のＩＰＳモード用ＴＦＴ基板を図３８のプロセスで製作する時に、第１回めのハーフトーン露光法を用いるホトリソグラフィー工程で使用するホトマスクが図１５３である。
Ｇａｔｅ電極（走査線）に対応する部分が７３であり、共通電極に対応する部分が７４であり、くし歯状画素電極に対応する部分が７１であり、Ｄｒａｉｎ電極と連結されるコンタクトパッド部に対応する部分が７２であり、Ｃｓｔ（保持容量）形成電極と連結されるコンタクトパッド部に対応する部分が１２５であり、くし歯状共通電極に対応する部分が１２３であり、映像信号線のシールド用共通電極に対応する部分が１２４である。図１５２のＩＰＳモード用ＴＦＴ基板では、画素の中央部付近でＳｏｕｒｃｅ電極（映像信号線）と映像信号線シールド用共通電極とくし歯状画素電極とくし歯状共通電極が１回屈曲しているために、図１５３のハーフトーン露光用ホトマスクも同様に上記の各電極に対応するホトマスクの部分が画素の中央部付近で１回屈曲した構造になっている。くし歯状画素電極に対応する部分７１とくし歯状共通電極に対応する部分１２３と、映像信号線のシールド用共通電極に対応する部分１２４が紫外線の半透過領域になっている。【０２８０】図１５２のＩＰＳモード用ＴＦＴ基板を図３８のプロセスで製作する時、第２回めのハーフトーン露光法を用いるホトリソグラフィー工程で使用するホトマスクが図１５４である。薄膜トランジスタ素子の薄膜半導体層のｉｓｌａｎｄに対応する部分が７６であり、薄膜トランジスタ素子のＤｒａｉｎ電極とくし歯状画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が７５であり、Ｃｓｔ（保持容量）形成電極とくし歯状画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が１２６である。薄膜半導体層のｉｓｌａｎｄに対応する部分が紫外線完全遮断領域であり、上記２種類のコンタクトホールに対応する部分が、紫外線が完全に透過する領域である。それら以外のすべての領域は、紫外線の半透過領域になっている。
【実施例４７】
【０２８１】図２６５，図２６６は、本発明の実施例４７のＩＰＳモード用アクティブマトリックスＴＦＴ基板を製造するためのハーフトーン露光用ホトマスクの平面図である。図２６４のＩＰＳモード用ＴＦＴ基板を図３８のプロセスで製作する時に、第１回めのハーフトーン露光法を用いるホトリソグラフィー工程で使用するホトマスクが図２６５である。図２６４のＳｏｕｒｃｅ電極（映像信号線）は直線状でＧａｔｅ電極に対して直交するように配置されている。図２６４，図１５２ともに本発明では、最初のホトリソグラフィー工程でＧａｔｅ電極，共通電極，くし歯状屈曲画素電極，くし歯状屈曲共通電極，くし歯状屈曲画素電極内に配置されている複数個のコンタクトパッド，Ｓｏｕｒｃｅ電極（映像信号線）シールド用共通電極などが、同時に形成されてしまう点に特徴がある。最初のホトリソグラフィー工程を十分に管理して１００％近い歩留りを達成してしまえば２番め、３番めのホトリソグラフィー工程は、比較的簡単で単純なパターンなので歩留りを低下させることはない。もしも最初のホトリソグラフィー工程で不良を出しても、再生して再度基板を使用することが簡単に可能である。
ポジレジストのパターン不良でも下地はガラス基板の上の金属層だけなのでポジレジストのパターン修正もやりやすい。【０２８２】図２６５のハーフトーン露光用ホトマスクでは、Ｇａｔｅ電極と、共通電極と、くし歯状屈曲画素電極内に配置されている複数個のコンタクトパッド部にそれぞれ対応する部分が紫外線完全遮断領域になっており、くし歯状屈曲画素電極とくし歯状屈曲共通電極と、Ｓｏｕｒｃｅ電極シールド用共通電極にそれぞれ対応する部分が紫外線半透過領域になっている。【０２８３】図２６４のＩＰＳモード用ＴＦＴ基板を図３８のプロセスで製作する時、第２回めのハーフトーン露光法を用いるホトリソグラフィー工程で使用するホトマスクが図２６６である。図２６４では、図１６１や図１６２にあるように薄膜半導体層をＳｏｕｒｃｅ電極（映像信号線）の下層にＳｏｕｒｃｅ電極にそって配置してあるため、実施例４６の図１５４のように薄膜トランジスタ素子部の薄膜半導体層は完全にｉｓｌａｎｄ化されてはいない。薄膜半導体層に対応する部分が７６であり、紫外線完全遮断領域になっている。薄膜トランジスタ素子のＤｒａｉｎ電極とくし歯状画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が７５であり、Ｃｓｔ（保持容量）形成電極とくし歯状画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が１２６である。これらの２種類のコンタクトホールに対応する部分は、紫外線が完全に透過する領域になっている。
これら以外のすべての領域は、紫外線の半透過領域になっている。
【実施例４８】
【０２８４】図６７，図６８は、本発明の実施例４８のＭＶＡモード用アクティブマトリックスＴＦＴ基板を製造するためのハーフトーン露光用ホトマスクの平面図である。図１５のＭＶＡモード用ＴＦＴ基板を図３９のプロセスで製作する時に、第１回めのハーフトーン露光法を用いるホトリソグラフィー工程で使用するホトマスクが図６７である。図６７のハーフトーン露光用ホトマスクを用いて図４６，図１７３にある第１回めのホトリソグラフィーのプロセスフローにしたがって作業をおこなうことでＧａｔｅ電極，共通電極，画素電極，画素電極内に配置されている１個以上のコンタクトパッドなどが同時に形成されてしまう点に特徴がある。
図１５のＭＶＡモード用ＴＦＴ基板では、Ｓｏｕｒｃｅ電極（映像信号線）は直線状でＧａｔｅ電極に対して直交している。【０２８５】図６７で、Ｇａｔｅ電極（走査線）に対応する部分が７３であり、共通電極に対応する部分が７４であり、画素電極に対応する部分が７１であり、Ｄｒａｉｎ電極と連結されるコンタクトパッド部に対応する部分が７２である。Ｇａｔｅ電極と、共通電極と、画素電極内のＤｒａｉｎ電極と連結されるコンタクトパッド部に対応するそれぞれの部分が紫外線完全遮断領域になっており、画素電極に対応する部分のみが紫外線の半透過領域になっている。図６７のハーフトーン露光用ホトマスクの断面図が図７１，図１２４，図１２６である。【０２８６】図１５のＭＶＡモード用ＴＦＴ基板を図３９のプロセスで製作する時に、第２回めのハーフトーン露光法を用いるホトリソグラフィー工程で使用するホトマスクが図６８である。薄膜トランジスタ素子の薄膜半導体層のｉｓｌａｎｄに対応する部分が７６であり、薄膜トランジスタ素子のＤｒａｉｎ電極と画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が７５であり、配向方向制御電極と共通電極とを接続するためのコンタクトホールに対応する部分が７７である。薄膜半導体層のｉｓｌａｎｄに対応する部分が紫外線完全遮断領域であり、上記２種類のコンタクトホールに対応する部分が紫外線が完全に透過する領域になっている。それら以外のすべての領域は、紫外線の半透過領域になっている。図６８のハーフトーン露光用ホトマスクの断面図が図７２，図１２５，図１２７である。
【実施例４９】
【０２８７】図６９，図７０は本発明の実施例４９のＭＶＡモード用アクティブマトリックスＴＦＴ基板を製造するためのハーフトーン露光用ホトマスクの平面図である。図１９のＭＶＡモード用ＴＦＴ基板を図３９のプロセスで製作する時に、第１回めのハーフトーン露光法を用いるホトリソグラフィー工程で使用するホトマスクが図６９である。図６９のハーフトーン露光用ホトマスクを用いて図４６，図１７３にある第１回めのホトリソグラフィーのプロセスフローにしたがって作業をおこなうことでＧａｔｅ電極，共通電極，画素電極，画素電極内に配置されている１個以上のコンタクトパッドなどが同時に形成されてしまう点に特徴がある。図１９のＭＶＡモード用ＴＦＴ基板では、Ｓｏｕｒｃｅ電極（映像信号線）は画素の中央部付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の方向に配置されている。画素電極もＳｏｕｒｃｅ電極と同様に画素の中央部付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の方向に配置されている。共通電極に接続されている配向方向制御電極もＳｏｕｒｃｅ電極とほぼ同様な形状をしており、画素の中央部付近で９０度に屈曲しており、Ｇａｔｅ電極に対して±４５度の方向に配置されている。【０２８８】図６９で、Ｇａｔｅ電極（走査線）に対応する部分が７３であり、共通電極に対応する部分が７４であり、画素電極に対応する部分が７１であり、Ｄｒａｉｎ電極と連結されるコンタクトパッド部に対応する部分が７２である。Ｇａｔｅ電極と、共通電極と、画素電極内のＤｒａｉｎ電極と連結されるコンタクトパッド部に対応するそれぞれの部分が紫外線完全遮断領域になっており、画素電極に対応する部分のみが紫外線の半透過領域になっている。図６９のハーフトーン露光用ホトマスクの断面図が図７１，図１２４，図１２６である。【０２８９】図１９のＭＶＡモード用ＴＦＴ基板を図３９のプロセスで製作する時に、第２回めのハーフトーン露光法を用いるホトリソグラフィー工程で使用するホトマスクが図７０である。図７０のハーフトーン露光用ホトマスクを用いて図４７，図１７４にある第２回めのホトリソグラフィーのプロセスフローにしたがって作業をおこなうことで、薄膜トランジスタ素子の薄膜半導体層のｉｓｌａｎｄ化（素子分離化）と、画素電極内に設置されたコンタクトパッドと薄膜トランジスタ素子のＤｒａｉｎ電極を接続するためのコンタクトホールが同時に形成されてしまう点に特徴がある。【０２９０】薄膜トランジスタ素子の薄膜半導体層のｉｓｌａｎｄに対応する部分が７６であり、薄膜トランジスタ素子のＤｒａｉｎ電極と画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が７５であり、配向方向制御電極と共通電極とを接続するためのコンタクトホールに対応する部分が７７である。実施例４７の図２６６にあるように薄膜トランジスタ素子の薄膜半導体層に対応する部分をｉｓｌａｎｄ化せずに連結しても問題は発生しない。
薄膜半導体層のｉｓｌａｎｄに対応する部分が紫外線完全遮断領域であり、上記２種類のコンタクトホールに対応する部分が紫外線が完全に透過する領域になっている。それら以外のすべての領域が、紫外線の半透過領域になっている。図７０のハーフトーン露光用ホトマスクの断面図が図７２，図１２５，図１２７である。
【実施例５０】
【０２９１】図１４２，図１４３，図１４４，図１４５は、本発明の実施例５０のＴＮモード用アクティブマトリックスＴＦＴ基板を製造するためのハーフトーン２重露光工程用ホトマスクの平面図である。図１３０のＴＮモード用ＴＦＴ基板を図７７のプロセスで製作する時に、第１回めのハーフトーン２重露光法を用いるホトリソグラフィー工程で使用するノーマルホトマスクが、図１４２と図１４３である。図２５０にあるようにハーフトーン２重露光法では、２回に分割して異なるホトマスクを用いてアンダーハーフ露光をおこなうことで完全に紫外線で露光された領域と完全に紫外光が遮断された領域と、ハーフ露光された領域の３種類の領域を作り出すことが可能である。
現像後にはポジレジストが完全にない領域とポジレジストがほぼ塗布した膜厚に近い状態で残っている領域と、ポジレジスト
2007310334.tif 000004
３つの領域を作り出すことができる。
本発明のハーフトーン２重露光法では、図１４２と図１４３の異なる２つのノーマルホトマスクを用いて露光時の紫外線照度を調整することで、現像後に実施例４５と同じ３次元形状のポジレジストパターンを得ることができる点に特徴がある。
本発明では１台の露光装置を用いて２つのホトマスクを交換して露光することも可能であるが量産工場では２つの露光装置を配置してそれぞれの装置に異なる２つのホトマスクを装着して連続して露光する方法が用いられる。２つのホトマスクのアライメント調整が必要となるので図７４にあるようにまずはじめにガラス基板の内部にパルスレーザーを用いてアライメントマークを形成しておく必要がある。図７３がアライメントマークを形成した基板である。【０２９２】図１４２と図１４３において、Ｇａｔｅ電極に対応する部分が８３であり、共通電極に対応する部分が８４であり、画素電極に対応する部分が８５であり、Ｄｒａｉｎ電極と連結されるコンタクトパッド部に対応する部分が８２であり、Ｃｓｔ（保持容量）形成電極と連結されるコンタクトパッド部に対応する部分が１２１である。図１４２のノーマルホトマスクを用いて、不完全露光（ハーフトーン露光）してから図１４３のノーマルホトマスクを用いて、完全露光する。図１４３のノーマルホトマスクを用いて完全露光してから図１４２のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）をおこなっても良い。図１４２と図１４３のホトマスクの断面図が図７５の１）と２）である。【０２９３】図１３０のＴＮモード用ＴＦＴ基板を図７７のプロセスで製作する時、第２回めのハーフトーン２重露光法を用いるホトリソグラフィー工程で使用するノーマルホトマスクが図１４４と図１４５である。薄膜トランジスタ素子のＤｒａｉｎ電極と画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が８７であり、Ｃｓｔ（保接容量）形成電極と画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が１２２であり、薄膜トランジスタ素子の薄膜半導体層のｉｓｌａｎｄに対応する部分が８６である。
図１４４のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）してから図１４５のノーマルホトマスクを用いて完全露光する。図１４５のノーマルホトマスクを用いて完全露光してから図１４４のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）をおこなっても良い。図１４４と図１４５のホトマスクの断面図が図７６の１）と２）である。
【実施例５１】
【０２９４】図１５５，図１５６，図１５７，図１５８は、本発明の実施例５１のＩＰＳモード用アクティブマトリックスＴＦＴ基板を製造するためのハーフトーン２重露光工程用ホトマスクの平面図である。図１５２のＩＰＳモード用ＴＦＴ基板を図７７のプロセスで製作する時に、第１回めのハーフトーン２重露光法を用いるホトリソグラフィー工程で使用するノーマルホトマスクが図１５５と図１５６である。本発明のハーフトーン２重露光法では、図１５５と図１５６の異なる２つのノーマルホトマスクを用いて露光時の紫外線照度を調整することで、現像後に実施例４６と同じ３次元形状のポジレジストパターンを得ることができる点に特徴がある。本発明では１台の露光装置を用いて２つのホトマスクを交換して露光することも可能であるが、量産工場では２つの露光装置を配置してそれぞれの装置に異なる２つのホトマスクを装着して連続して露光する方法が用いられる。２つのホトマスクのアライメント調整が必要となるので図７４にあるように、まずはじめにガラス基板の内部にパルスレーザーを用いてアライメントマークを形成しておく必要がある。図７３がアライメントマークを形成した基板である。【０２９５】図１５５と図１５６において、Ｇａｔｅ電極に対応する部分が８３であり、共通電極に対応する部分が８４であり、くし歯状画素電極に対応する部分が８５であり、Ｄｒａｉｎ電極と連結されるコンタクトパッドに対応する部分が８２であり、Ｃｓｔ（保持容量）形成電極と連結されるコンタクトパッド部に対応する部分が１２７であり、くし歯状屈曲共通電極に対応する部分が１７７であり、映像信号線のシールド用共通電極に対応する部分が１２８である。
図１５２のＩＰＳモード用ＴＦＴ基板では、画素の中央部付近でＳｏｕｒｃｅ電極（映像信号線）と映像信号線シールド用共通電極と、くし歯状画素電極とくし歯状共通電極が１回屈曲しているために、図１５６のハーフトーン２重露光用ホトマスクも同様に上記の各電極に対応するホトマスクの部分が画素の中央部付近で１回屈曲した構造になっている。【０２９６】図１５５のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）してから、図１５６のノーマルホトマスクを用いて完全露光する。
この逆に図１５６のノーマルホトマスクを用いて完全露光してから図１５５のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）をおこなっても良い。現像後には、映像信号線シールド用共通電極と、くし歯状画素電極と、くし歯状共通電極にそれぞれ対応した領域
2007310334.tif 000005
ように、不完全露光（ハーフトーン露光）時の紫外線照度を調整すると良い。【０２９７】図１５２のＩＰＳモード用ＴＦＴ基板を図７７のプロセスで製作する時、第２回めのハーフトーン２重露光法を用いるホトリソグラフィー工程で使用するホトマスクが図１５７と図１５８である。
本発明のハーフトーン２重露光法では、図１５７と図１５８の異なる２つのノーマルホトマスクを用いて露光時の紫外線照度を調整することで、現像後に、実施例４６と同じ３次元形状のポジレジストパターンを得ることができる点に特徴がある。薄膜トランジスタ素子の薄膜半導体層のｉｓｌａｎｄに対応する部分が８６であり、薄膜トランジスタ素子のＤｒａｉｎ電極とくし歯状画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が１２９であり、Ｃｓｔ（保持容量）形成電極とくし歯状画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が１３０である。図１５７のノーマルホトマスクを用いて、不完全露光（ハーフトーン露光）してから図１５８のノーマルホトマスクを用いて完全露光する。これの逆に図１５８のノーマルホトマスクを用いて完全露光してから、図１５７のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）をおこなっても現像後には、同じ３次元形状のポジレジストパターンを得ることができる。
【実施例５２】
【０２９８】図２６７，図２６８，図２６９，図２７０は、本発明の実施例５２のＩＰＳモード用アクティブマトリックスＴＦＴ基板を製造するためのハーフトーン２重露光工程用ホトマスクの平面図である。図２６４のＩＰＳモード用ＴＦＴ基板を図７７のプロセスで製作する時に、第１回めのハーフトーン２重露光法を用いるホトリソグラフィー工程で使用するノーマルホトマスクが図２６７と図２６８である。本発明のハーフトーン２重露光法では、図２６７と図２６８の異なる２つのノーマルホトマスクを用いて露光時の紫外線照度を調整することで現像後に実施例４７と同じ３次元形状のポジレジストパターンを得ることができる点に特徴がある。図２６７と図２６８においてＧａｔｅ電極に対応する部分が８３であり、共通電極に対応する部分が８４であり、くし歯状画素電極に対応する部分が８５であり、Ｄｒａｉｎ電極と連結されるコンタクトパッド部に対応する部分が８２であり、Ｃｓｔ（保持容量）形成電極と連結されるコンタクトパッド部に対応する部分が１２７であり、くし歯状共通電極に対応する部分が１７７であり、映像信号線のシールド用共通電極に対応する部分が１２８である。図２６４のＩＰＳモード用ＴＦＴ基板では、Ｓｏｕｒｃｅ電極（映像信号線）は、直線状で、Ｇａｔｅ電極に対して直交する配置になっている。【０２９９】図２６７のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）してから、図２６８のノーマルホトマスクを用いて完全露光する。
この逆に図２６８のノーマルホトマスクを用いて完全露光してから図２６７のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）をおこなっても良い。現像後には、映像信号線シールド用共通電極と、くし歯状画素電極と、くし歯状共通電極にそれぞれ対応した領域
2007310334.tif 000006
に、不完全露光（ハーフトーン露光）時の紫外線照度を調整すると良い。【０３００】図２６４のＩＰＳモード用ＴＦＴ基板を図７７のプロセスで製作する時に、第２回めのハーフトーン２重露光法を用いるホトリソグラフィー工程で使用するホトマスクが図２６９と図２７０である。本発明のハーフトーン２重露光法では、図２６９と図２７０の異なる２つのノーマルホトマスクを用いて露光時の紫外線照度を調整することで、現像後に実施例４７と同じ３次元形状のポジレジストパターンを得ることができる点に特徴がある。薄膜トランジスタ素子の薄膜半導体層は、図２６４では、ｉｓｌａｎｄ状には完全に分離されておらずお互いにＳｏｕｒｃｅ電極（映像信号線）方向に連結されており、この薄膜半導体層に対応する部分が８６であり、薄膜トランジスタ素子のＤｒａｉｎ電極とくし歯状画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が１２９であり、Ｃｓｔ（保持容量）形成電極とくし歯状画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が１３０である。図２６９のノーマルホトマスクを用いて、不完全露光（ハーフトーン露光）してから図２７０のノーマルホトマスクを用いて完全露光する。
これの逆に図２７０のノーマルホトマスクを用いて完全露光してから、図２６９のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）をおこなっても現像後には同じ３次元形状のポジレジストパターンを得ることができる。
【実施例５３】
【０３０１】図９２，図９３，図９４，図９５は、本発明の実施例５３のＭＶＡモード用アクティブマトリックスＴＦＴ基板を製造するためのハーフトーン２重露光工程用ホトマスクの平面図である。図１５のＭＶＡモード用ＴＦＴ基板を図７８のプロセスで製作する時に、第１回めのハーフトーン２重露光法を用いるホトリソグラフィー工程で使用するノーマルホトマスクが図９２と図９３である。図９２と図９３の異なる２つのノーマルホトマスクを用いて露光時の紫外線照度を調整することで現像後に実施例４８と同じ３次元形状のポジレジストパターンを得ることができる点に特徴がある。本発明では１台の露光装置を用いて２つのホトマスクを交換して露光することも可能であるが量産工場では２つの露光装置を配置して、それぞれの装置に異なる２つのホトマスクを装置して連続して露光する方法が用いられる。本発明では、２つのホトマスクのアライメント調整が必要となるので、図７４にあるようにまずはじめにガラス基板の内部にパルスレーザーを用いてアライメントマークを形成しておく必要がある。図７３がアライメントマークを形成した基板である。【０３０２】図９２と図９３において、Ｇａｔｅ電極に対応する部分が８３であり、共通電極に対応する部分が８４であり、画素電極に対応する部分が８５であり、Ｄｒａｉｎ電極と連結されるコンタクトパッド部に対応する部分が８２である。図９２のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）してから図９３のノーマルホトマスクを用いて完全露光する。これの逆に、図９３のノーマルホトマスクを用いて完全露光してから図９２のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）をおこなっても良い。
図９２と図９３のホトマスクの断面図が図７５の１）と２）である。【０３０３】図１５のＭＶＡモード用ＴＦＴ基板を図７８のプロセスで製作する時に、第２回めのハーフトーン２重露光法を用いるホトリソグラフィー工程で使用するノーマルホトマスクが図９４と図９５である。
薄膜トランジスタ素子のＤｒａｉｎ電極と画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が８７であり、配向方向制御電極と共通電極とを接続するためのコンタクトホールに対応する部分が８８であり、薄膜トランジスタ素子の薄膜半導体層のｉｓｌａｎｄに対応する部分が８６である。図９４のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）してから図９５のノーマルホトマスクを用いて完全露光する。これとは逆に図９５のノーマルホトマスクを用いて完全露光してから図９４のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）をおこなっても現像後には同じ３次元形状のポジレジストパターンを得ることができる。図９４と図９５のホトマスクの断面図が図７６の１）と２）である。
【実施例５４】
【０３０４】図９６，図９７，図９８，図９９は、本発明の実施例５４のＭＶＡモード用アクティブマトリックスＴＦＴ基板を製造するためのハーフトーン２重露光工程用ホトマスクの平面図である。図１９のＭＶＡモード用ＴＦＴ基板を図７８のプロセスで製作する時に、第１回めのハーフトーン２重露光法を用いるホトリソグラフィー工程で使用するノーマルホトマスクが図９６と図９７である。図９６と図９７の異なる２つのノーマルホトマスクを用いて露光時の紫外照度を調整することで、現像後に実施例４９と同じ３次元形状のポジレジストパターンを得ることができる。本発明の露光法を用いて図４６，図１７３にある第１回めのホトリソグラフィーのプロセスフローにしたがって作業をおこなうことでＧａｔｅ電極，共通電極，画素電極，画素電極内に配置されている１個以上のコンタクトパッドなどが同時に形成されてしまう点に特徴がある。【０３０５】図９６と図９７において、Ｇａｔｅ電極に対応する部分が８３であり、共通電極に対応する部分が８４であり、画素電極に対応する部分が８５であり、Ｄｒａｉｎ電極と連結されるコンタクトパッド部に対応する部分が８２である。図９６のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）してから図９７のノーマルホトマスクを用いて完全露光する。これの逆に図９７のノーマルホトマスクを用いて完全露光をおこなってから図９６のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）をおこなっても現像後には同じ３次元形状のポジレジストパターンを得ることができる。図９７のノーマルホトマスクを用いて完全露光をおこなわなくて、不完全露光（ハーフトーン露光）をおこなっても良い。
図９６のノーマルホトマスクによる不完全露光領域と図９７のノーマルホトマスクによる不完全露光領域とが重なる領域のポジレジストが完全露光される条件を満足していれば、問題は生じない。【０３０６】図１９のＭＶＡモード用ＴＦＴ基板を図７８のプロセスで製作する時に、第２回めのハーフトーン２重露光法を用いるホトリソグラフィー工程で使用するホトマスクが図９８と図９９である。図９８と図９９のノーマルホトマスクを用いて図４７，図１７４にある第２回めのホトリソグラフィーのプロセスフローにしたがって作業をおこなうことで、薄膜トランジスタ素子の薄膜半導体層のｉｓｌａｎｄ化（素子分離化）と、画素電極内に設置されたコンタクトパッドと薄膜トランジスタ素子のＤｒａｉｎ電極を接続するためのコンタクトホールが同時に形成されてしまう点に特徴がある。【０３０７】薄膜トランジスタ素子の薄膜半導体層のｉｓｌａｎｄに対応する部分が８６であり、薄膜トランジスタ素子のＤｒａｉｎ電極と画素電極内に形成されたコンタクトパッドを接続するためのコンタクトホールに対応する部分が８７であり、配向方向制御電極と共通電極とを接続するためのコンタクトホールに対応する部分が８８である。実施例４７の図２６６にあるように薄膜トランジスタ素子の薄膜半導体層に対応する部分をｉｓｌａｎｄ化せずに連結しても問題は発生しない。
図９８のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）してから図９９のノーマルホトマスクを用いて完全露光する。これとは逆に図９９のノーマルホトマスクを用いて完全露光をしてから図９８のノーマルホトマスクを用いて不完全露光（ハーフトーン露光）をおこなっても現像後には、同じ３次元形状のポジレジストパターンを得ることができる。図９８と図９９のホトマスクの断面図が図７６の１）と２）である。図９９のノーマルホトマスクを用いて完全露光をおこなわなくて、不完全露光（ハーフトーン露光）をおこなっても良い。図９８のノーマルホトマスクによる不完全露光領域と、図９９のノーマルホトマスクによる不完全露光領域とが重なる領域のポジレジストが２回おこなわれる不完全露光により完全に露光される条件を満足していれば問題は生じない。
【実施例５５】
【０３０８】図８２，図８３，図１０３，図１０４が本発明の実施例５５のＤＭＤ素子を用いた直接描画ハーフトーン露光装置による、ＴＦＴアレイ基板の製造プロセスの工程フロー説明図である。
ＤＭＤ素子はＵＳＡのＴＩ社が製造している半導体素子と光学ミラーを集積した光学素子で、図８０にあるようなＤＭＤ素子を用いた直接描画露光装置は、すでにＰＤＰの量産で用いられはじめている。
マルチ投影露光用レンズを用いて、紫外線や青色の半導体レーザー，ＬＥＤ光源を用いているので従来の超高圧水銀ランプを用いた露光装置よりもコンパクトにまとめることが可能である。
ポジレジストが塗布されたガラス基板上でのＤＭＤ素子の結像図が図８１である。本実施例ではガラス基板を往復させて全面を露光する方式を採用しているが、往復露光でなく片道露光でも図８１のようにＤＭＤ素子とＤＭＤ素子のかさなりあう多重露光領域を設定しておけば問題はない。【０３０９】ホトマスクを用いる方式では、基板にタイトルを書きこむために、タイトラーが別に必要であるが、ＤＭＤ素子を用いた直接描画露光装置ではタイトラー機能もソフトウェアーで組みこむことができるので専用のタイトラーは必要ない。ポジレジストへの露光条件もソフトウェアーで基板の全領域にわたり自由に設定することができる。
ガラス基板の走査方向のＤＭＤ素子内部のマイクロミラーの数だけ多重露光が可能である。図２５０では異なる２つのホトマスクを用いて２回の多重露光をおこなっているが、ＤＭＤ素子を用いた場合には、数１００回〜１０００回程度の多重露光を、簡単におこなうことができるため、本発明が目的とするハーフトーン露光プロセスには、非常に適している露光装置である。
１台の装置でソフトウェアーのデータを書きかえるだけで、図６７，図６８，図６９，図７０，図１４０，図１４１，図１５３，図１５４，図２６５，図２６６などのハーフトーンホトマスクを用いて露光した場合と同じ三次元形状のポジレジストパターンを簡単に作れる。絶対寸法調整もソフトウェアーのデーターを書きかえるだけでおこなえるため、寸法不良の問題も短時間で解決してしまう。投影レンズの数を増加するだけで基板の大型化に対応できるため、ＤＭＤの解像度が向上すれば超大型液晶ＴＶ用のラインでＰＣ用超高精細パネルの量産も可能になる。【０３１０】現在ＴＩ社のＤＭＤ素子を用いて等倍の投影露光レンズを用いた場合、１０ミクロンメーターのライン＆スペースのポジレジストパターンを得ることが可能である。この解像力であればカラーフィルター用のＢＭ（遮光膜）やＲ，Ｇ，Ｂのカラーフィルター層や、ＭＶＡモード用の配向方向制御用バンプや配向方向制御スリットを露光するには十分である。特にＢＭの露光に図８０の露光装置を用いればＴＦＴアレイ基板との絶対寸法調整が短時間で修了させることができるので、量産工場の垂直立ち上げが可能となる。
【実施例５６】
【０３１１】図１２２と図１１６，図１１７，図１１８，図１１９が、本発明の実施例５６のハーフトーン露光法を用いたＧａｔｅ電極と画素電極と共通電極を形成するためのプロセスフロー説明図と、２層Ｇａｔｅ電極の断面図である。異種金属をスパッタリング法で連続成膜した場合、異種金属接合界面で互いの金属原子が相互拡散した層が形成されてしまいこの領域のエッチング速度が大きいためにウエットエッチングパターンは、逆テーパーの形状になりやすい。これを防止するために、本発明の実施例５６では、図１１６，図１１７，図１１８，図１１９にあるように、第１層の金属や透明導電体を成膜した後、第２層の上層金属を成膜する時に、成膜のはじめに、スパッタリング用不活性ガス（希ガスＡｒ，Ｋｒなど）中に窒化性ガス（窒素，アンモニア，ヒドラジン，ヒドラゾンなど）を１〜２０％程度混入し１〜１０ｎｍ程度の厚みの窒化物層を成膜した後、窒化性ガスの混入をやめて、不活性ガスのみで、第２層の上層金属を連続成膜するようにしている。
図１２２が連続して成膜した第１層と界面領域に第２層の窒素がドーピングされた層（窒化物層）と第２層の金属の断面図である。図１１２，図１１３，図１１４が、本発明のプロセスフロー断面説明図である。【０３１２】ガラス基板に安価なソーダ−ガラス（青板ガラス）を用いた場合、アルミニウム合金はガラス中のアルカリ成分により腐蝕される問題が発生しやすいが、本発明の実施例５６のように、アルミニウム合金の下層に腐蝕に強い金属や酸化物透明導電体や窒化物透明導電体が存在している場合、従来のようにアルカリ拡散防止のためのオーバーコート層をコーティングしなくても腐蝕の問題は発生しないので、コストダウンをすることができる。
従来の図１１５のプロセスを用いた方法でも、アルミニウム合金やモリブデン金属のアルカリ腐蝕の問題を防止できるが、従来例の図８４のプロセスフロー断面図にあるように、界面領域に窒素をドーピングしていない場合には、アルミニウム合金やモリブデン金属は、逆テーパー形状になりやすいので、Ｓｏｕｒｃｅ電極（映像信号線）の断線やＧａｔｅ電極とＳｏｕｒｃｅ電極のブレイク電圧が低下するために静電気によるショートの問題が多発し、量産した場合歩留りが低下してしまう。さらに従来例の図８４のプロセスフロー断面図にあるように画素電極上のゲート絶縁膜を完全に除去してしまうため、図８４のプロセスでは、第１層（下層）の透明導電体としてチタンやジルコニウムや窒化チタンや窒化ジルコニウムを用いることができない。そのために従来の図８４のプロセスを用いる場合には、第２層金属としてアルミニウム合金を用いると、ＩＴＯやＩＺＯの透明導電体しか用いることができない。この場合には、現像やウェットエッチング加工で、局部電池反応が生じやすく異常エッチングが生じ、量産できない。
【実施例５７】
【０３１３】図２７１，図１２０，図１２１が本発明の実施例５７の単層アルミニウム合金を用いて、Ｓｏｕｒｃｅ電極（映像信号線）やＤｒａｉｎ電極や、Ｃｓｔ（保持容量）形成電極や配向方向制御電極やくし歯状共通電極をノーマル露光プロセスを用いて形成するための、プロセスフロー説明図と、このプロセスを用いて作られたＴＦＴアレイ基板の断面図である。図１７５にあるようにＳｏｕｒｃｅ電極とＤｒａｉｎ電極にバリアーメタルを採用した２層金属構造を用いれば、ほとんどのアルミニウム合金を用いることが可能であるが、２ｍ以上の大型ガラス基板の量産工程では、コスト削減のためとスループットを向上させるためにアルミニウム合金の単層構造が望まれている。【０３１４】図４８が単層金属構造の場合のプロセスフロー説明図であるが、アルミニウム合金を上記の単層金属に採用する場合には、アルミニウム合金の拡散によるｎ＋ａ−ｓｉ層のスパイク状つきぬけ現象をさけるために図１７４のプロセスを用いてａ−ｓｉ  ｉｓｌａｎｄ化を形成しなければならない。図１７４，図１７５の両方ともにｎ＋ａ−ｓｉ層の上にバリアーメタルを形成することで上記のアルミニウム合金のスパイク状つきぬけ現象を防止している。【０３１５】本発明の実施例５７は、図４７のプロセスでａ−ｓｉ  ｉｓｌａｎｄ化（半導体素子分離）した後、図４８の単層金属成膜法をアルミニウム合金に適用する場合に従来問題となっていたアルミニウムの拡散によるｎ＋ａ−ｓｉ層のスパイク状つきぬけ現象を防止するための方法である。図１２３の拡大断面図にあるようにアルミニウム合金を成膜する時に、成膜はじめの界面部分に１〜１０ｎｍ程度の厚みに窒素原子をｎ＋ａ−ｓｉ層とのオーミックコンタクト抵抗値が１００ＫΩ以下好ましくは１０ＫΩ以下程度になるようにアルミニウム合金にドーピングすることでアルミニウム合金のアルミニウム原子の拡散を防止する点が特徴になっている。具体的には図２７１のプロセスフロー説明図にあるようにアルミニウム合金をスパッタリング法で成膜する時、成膜の開始時に、スパッタリング用不活性ガス（希ガスのＡｒ，Ｋｒなど）中に窒化性ガス（窒素，アンモニア，ヒドラジン，ヒドラゾンなど）を１〜２０％程度混入し、１〜１０ｎｍ程度に窒素原子がドーピングされたアルミニウム合金層を形成した後、窒化性ガスをとめてスパッタリング用不活性ガスのみでアルミニウム合金を成膜するプロセスを用いている。
実施例５６とほとんど同じプロセスであるが実施例５６の場合には、窒素原子がドーピングされた層のコンタクト抵抗値は、ほとんど問題にはならないが、本発明の実施例５７では、コンタクト抵抗値が１ＭΩ以上になると、表示ムラが発生してしまうので１００ＫΩ以下におさえこむ必要がある。図１２０，図１２１が図２７１のプロセスを用いてＳｏｕｒｃｅ電極とＤｒａｉｎ電極と配向方向制御電極やＣｓｔ（保持容量）形成電極をアルミニウム合金の単層構造で形成したＴＦＴアレイ基板の断面図である。本発明の図２７１のプロセスを用いることで図４８の単層構造のアルミニウム合金をＳｏｕｒｃｅ電極，Ｄｒａｉｎ電極に利用できるようになり、図４７のプロセスと組みあわせることで最も安価で、スループットのはやい、歩留りの良いＴＦＴアレイ工程を作りあげることが可能となる。
【実施例５８】
【０３１６】図２７２，図２７３，図２７５，図２７６が本発明の実施例５８の単層アルミニウム合金を用いて、Ｓｏｕｒｃｅ電極（映像信号線）やＤｒａｉｎ電極やＣｓｔ（保持容量）形成電極や配向方向制御電極やくし歯状共通電極をノーマル露光プロセスを用いて形成するためのプロセスフロー説明図と、このプロセスを用いて作くられたＴＦＴアレイ基板の断面図である。図１７５にあるようにＳｏｕｒｃｅ電極とＤｒａｉｎ電極にバリアーメタルを採用した２層金属構造を用いれば、ほとんどのアルミニウム合金を用いることが可能であるが、２ｍ以上の大型ガラス基板の量産工程では、コスト削減のためと、スループットを向上させるためにアルミ合金の単層構造が望まれている。【０３１７】本発明の実施例５８は、図４７のプロセスでａ−ｓｉ  ｉｓｌａｎｄ化（半導体素子分離）した後、図４８の単層金属成膜法をアルミニウム合金に適用する場合に、従来問題になっていたアルミニウムの拡散によるｎ＋ａ−ｓｉ層のスパイク状つきぬけ現象を防止するための方法である。
図２７４の拡大断面図にあるようにアルミニウム合金を成膜する下地のｎ＋ａ−ｓｉ層とノンドープａ−ｓｉ層の側壁に窒素原子をドーピングしてアルミニウムの合金とｎ＋ａ−ｓｉ層のオーミックコンタクト抵抗値が１００ＫΩ以下、好ましくは１０ＫΩ以下程度になるように調整する。具体的には図２７２や図２７３のプロセスフロー説明図にあるように、薄膜半導体素子分離工程が終了した後、ただちに窒化性ガス（窒素，アンモニア，ヒドラジン，ヒドラゾンなど）と希ガス（Ｈｅ，Ｎｅ，Ａｒなど）を混合したガスを用いて真空チェンバー内でプラズマ放電処理をおこないｎ＋ａ−ｓｉ表面とｉａ−ｓｉ層の側壁をプラズマ窒化処理するか、または、真空チェンバー内で窒素イオンを加速してｎ＋ａ−ｓｉ表面とｉａ−ｓｉ層の側壁に窒素原子を注入する方法を用いて、ｎ＋ａ−ｓｉ表面とｉａ−ｓｉ層の側壁に１０１９〜１０２１個／ｃｍ３程度の濃度で窒素原子をドーピングさせることで、アルミニウム合金層からのアルミニウム原子の拡散を防止することができる。窒素原子をドーピングしすぎるとｎ＋ａ−ｓｉ表面とアルミニウム合金層とのオーミックコンタクト抵抗値が１ＭΩ以上になってしまい表示不良の原因となるのでオーミックコンタクト抵抗値が１００ＫΩ以下、好ましくは１０ＫΩ以下程度になるように窒素原子のドーピング量を調整すると良い。【０３１８】図２７５，図２７６が、図２７２や図２７３のプロセスを用いてＳｏｕｒｃｅ電極とＤｒａｉｎ電極と配向方向制御電極やＣｓｔ（保持容量）形成電極をアルミニウム合金の単層構造で形成したＴＦＴアレイ基板の断面図である。アルミニウム合金のうちＮｉを１〜７ａｔｍ％含有している合金は、スパッタリング法で成膜した後２００度Ｃ程度のアニール温度で５μΩｃｍ程度まで低抵抗化するものもありＳｏｕｒｃｅ電極とＤｒａｉｎ電極の単層構造を実現するのに最適なアルミニウム合金である。
【実施例５９】
【０３１９】図２７７，図２７８，図２７９，図２８０，図２８１，図２８２，図２８３，図２８４が本発明の実施例５９の、２回のハーフトーン露光法を用いた４回ホトリソグラフィー工程によるＴＦＴアレイ基板の製造工程説明図である。上記の８つの工程説明図では、パッシベーション膜を局部成膜するのではなく基板全面に成膜する方式を採用しており、最後の４番めのホトリソグラフィー工程で駆動ＩＣ接続用端子部全面を被覆しているパッシベーション膜を除去している。パッシベーション膜を局部成膜する方式とくらべて１回ホトリソグラフィー工程が増加してしまうが、１枚のガラス基板から数十個以上のＴＦＴパネルを製造する場合には、パッシベーション膜の局部成膜が非常に難かしくなってくるため、本発明のように４番めのホトリソグラフィーを追加することでガラス基板の有効利用効率が向上する。
【図面の簡単な説明】
【０３２０】
【図１】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図。
【図２】本発明のハーフトーン露光法を用いて形成された画素電極への窒素イオンドーピング処理の説明図。
【図３】本発明のハーフトーン露光法を用いた薄膜トランジスタ素子の半導体層のｉｓｌａｎｄ化とコンタクトホール形成のプロセス断面図。
【図４】本発明のＳｏｕｒｃｅ電極，Ｄｒａｉｎ電極，端子電極，Ｃｓｔ（保持容量）形成電極または、液晶配向制御電極の形成プロセス断面図。
【図５】本発明のＴＦＴアレイ基板のパッシベーション膜形成と液晶配向膜形成のプロセス断面図。
【図６】本発明のハーフトーン露光法を用いて形成された画素電極の構造断面図。
【図７】本発明のハーフトーン露光法を用いて形成された画素電極の構造断面図。
【図８】本発明のＴＦＴアレイ基板の完成断面図。
【図９】本発明のＴＦＴアレイ基板の完成断面図。
【図１０】ＴｉＮｘの膜厚と可視光の透過率の関係図。
【図１１】ＴｉＮｘの膜厚とシート抵抗値の関係図。
【図１２】本発明のＣｓｔ形成電極をＧａｔｅ電極に連結したＴＦＴアレイ基板の平面図。
【図１３】本発明のＣｓｔ形成電極を共通電極に連結したＴＦＴアレイ基板の平面図。
【図１４】本発明の液晶配向制御のためのスリットを画素電極に形成したＴＦＴアレイ基板の平面図。
【図１５】本発明の液晶配向制御電極を共通電極に連結したＴＦＴアレイ基板の平面図。
【図１６】本発明の液晶配向制御のためのスリットを画素電極に形成したＴＦＴアレイ基板の平面図。
【図１７】本発明の液晶配向制御電極を共通電極に連結したＴＦＴアレイ基板の平面図。
【図１８】本発明の液晶配向制御のためのスリットを画素電極に形成したＴＦＴアレイ基板の平面図。
【図１９】本発明の液晶配向制御電極を共通電極に連結したＴＦＴアレイ基板の平面図。
【図２０】本発明の図１５のＴＦＴアレイ基板に対応するカラーフィルター基板の平面図。
【図２１】本発明の図１７のＴＦＴアレイ基板に対応するカラーフィルター基板の平面図。
【図２２】本発明の図１９のＴＦＴアレイ基板に対応するカラーフィルター基板の平面図。
【図２３】本発明の液晶配向制御電極と液晶配向制御バンプを用いたＭＶＡモード液晶表示パネルの断面図。
【図２４】本発明の液晶配向制御電極と液晶配向制御用スリットを用いたＭＶＡモード液晶表示パネルの断面図。
【図２５】本発明の液晶配向制御用スリットと液晶配向制御バンプを用いたＭＶＡモード液晶表示パネルの断面図。
【図２６】本発明の液晶配向制御用スリットを用いたＭＶＡモード液晶表示パネルの断面図。
【図２７】本発明のＩＰＳモードＴＦＴアレイ基板の完成断面図。
【図２８】本発明のＩＰＳモードＴＦＴアレイ基板の完成断面図。
【図２９】本発明のＦＦＳモードＴＦＴアレイ基板の完成断面図。
【図３０】本発明のＣｓｔ形成電極を共通電極に連結したＴＦＴアレイ基板の平面図。
【図３１】本発明のＴＦＴアレイ基板の平面図。
【図３２】本発明のＭＶＡモード液晶パネルのＧａｔｅ端子部とメインシール部の構造断面図。
【図３３】本発明のＭＶＡモード液晶パネルのＳｏｕｒｃｅ端子部とメインシール部の構造断面図。
【図３４】本発明のＩＰＳモード液晶パネルのＧａｔｅ端子部とメインシール部の構造断面図。
【図３５】本発明のＩＰＳモード液晶パネルのＳｏｕｒｃｅ端子部とメインシール部の構造断面図。
【図３６】本発明の液晶パネルの静電気対策用保護回路とメインシール部分の平面図
【図３７】本発明のマスクデポジッションＰ−ＳｉＮｘ（パッシベーション）膜とメインシールと配向膜の配置に関する平面図
【図３８】本発明のハーフトーン露光法を２回用いる３回ホトマスク工程のプロセス説明図
【図３９】本発明のハーフトーン露光法を２回用いる３回ホトマスク工程のプロセス説明図
【図４０】本発明のハーフトーン露光法を２回用いる３回ホトマスク工程のプロセス説明図
【図４１】本発明のＩＰＳモードまたはＦＦＳモード用カラーフィルター基板の製造工程説明図
【図４２】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図
【図４３】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図
【図４４】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図
【図４５】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図
【図４６】本発明のＧａｔｅ電極と画素電極と共通電極を形成するためのハーフトーン露光プロセスフロー説明図
【図４７】本発明のａ−ｓｉ  ｉｓｌａｎｄとコンタクトホールを形成するためのハーフトーン露光プロセスフロー説明図
【図４８】本発明のＳｏｕｒｃｅ電極とＤｒａｉｎ電極と配向方向制御電極を形成するためのノーマル露光プロセスフロー説明図
【図４９】本発明のＭＶＡモード液晶Ｃｅｌｌプロセスフロー説明図
【図５０】本発明のＩＰＳモード（またはＦＦＳモード）液晶Ｃｅｌｌプロセスフロー説明図
【図５１】本発明のＭＶＡモード液晶Ｃｅｌｌプロセスフロー説明図
【図５２】本発明のＩＰＳモード（またはＦＦＳモード）液晶Ｃｅｌｌプロセスフロー説明図
【図５３】本発明の液晶配向制御電極を共通電極に連結したＴＦＴアレイ基板の平面図。
【図５４】本発明の液晶配向制御電極と液晶配向制御バンプを用いたＭＶＡモード液晶表示パネルの断面図。
【図５５】本発明の液晶配向制御電極と液晶配向制御バンプを用いたＭＶＡモード液晶表示パネルの断面図。
【図５６】本発明の液晶配向制御電極と液晶配向制御バンプを用いたＭＶＡモード液晶表示パネルの断面図。
【図５７】本発明のマルチチェンバー型真空装置の平面図。
【図５８】本発明のマルチチェンバー型真空装置の平面図。
【図５９】本発明のマルチチェンバー型真空装置の平面図
【図６０】本発明で使用するプラズマ重合配向膜の原料となるシロキサン系化合物
【図６１】本発明で使用するプラズマ重合配向膜の原料となるシラザン系化合物
【図６２】本発明で使用する平坦化膜兼配向膜としてインクジェット塗布装置で塗布されるヒドリドシルセスキオキサン系化合物。
【図６３】本発明で使用する平坦化膜兼配向膜としてインクジェット塗布装置で塗布されるヒドリドシルセスキオキサン系化合物。
【図６４】本発明で使用する平坦化膜兼配向膜としてインクジェット塗布装置で塗布されるビスアリルナジイミド系化合物。
【図６５】本発明で使用する平坦化膜兼配向膜としてインクジェット塗布装置で塗布される可溶型低誘電率ポリイミド化合物。
【図６６】本発明で使用する平坦化膜兼配向膜としてインクジェット塗布装置で塗布されるシルセスキオキサン系化合物。
【図６７】本発明の図３９のＭＶＡモード用３回ホトマスク工程の１番で用いるハーフトーン露光用ホトマスクの平面図。
【図６８】本発明の図３９のＭＶＡモード用３回ホトマスク工程の２番で用いるハーフトーン露光用ホトマスクの平面図。
【図６９】本発明の図３９のＭＶＡモード用３回ホトマスク工程の１番で用いるハーフトーン露光用ホトマスクの平面図。
【図７０】本発明の図３９のＭＶＡモード用３回ホトマスク工程の２番で用いるハーフトーン露光用ホトマスクの平面図。
【図７１】図６７，図６９のハーフトーン露光用ホトマスクの断面図
【図７２】図６８，図７０のハーフトーン露光用ホトマスクの断面図
【図７３】ハーフトーン２重露光法をおこなう前のイニシャルアライメントマークを形成したＴＦＴ用ガラス基板の平面図
【図７４】ガラス基板の内部にパルスレーザー光を用いてイニシャルアライメントマークを形成する原理説明図
【図７５】図９２と図９３，図９６と図９７のハーフトーン２重露光用ホトマスクの断面図。
【図７６】図９４と図９５，図９８と図９９のハーフトーン２重露光用ホトマスクの断面図。
【図７７】本発明のハーフトーン２重露光法を２回用いるＴＦＴアレイプロセス説明図
【図７８】本発明のハーフトーン２重露光法を２回用いるＴＦＴアレイプロセス説明図。
【図７９】本発明のハーフトーン２重露光法を２回用いるＴＦＴアレイプロセス説明図。
【図８０】本発明のＤＭＤマスクレス直接描画ハーフトーン露光装置の平面図
【図８１】本発明のＤＭＤ素子を用いて往復多重露光をする時のＤＭＤ素子の配置とかさねあわせの説明平面図
【図８２】本発明のＤＭＤハーフトーン露光法を２回用いる３回ホトリソ工程のプロセス説明図
【図８３】本発明のＤＭＤハーフトーン露光法を２回用いる３回ホトリソ工程のプロセス説明図
【図８４】従来のハーフトーン露光法を用いたプロセス断面説明図。
【図８５】従来のハーフトーン露光法を用いたプロセス断面説明図。
【図８６】従来のハーフトーン露光法を用いたプロセス断面説明図。
【図８７】本発明の液晶配向制御電極と液晶配向制御のためのスリット画素電極を用いたＴＦＴアレイ基板の平面図
【図８８】本発明の液晶配向制御電極と液晶配向制御のためのスリット画素電極を用いたＴＦＴアレイ基板の平面図
【図８９】本発明の液晶配向制御電極と液晶配向制御のためのスリット画素電極を用いたＴＦＴアレイ基板の平面図
【図９０】図８７，図８８，図８９のＴＦＴアレイ基板を用いて組み立てた液晶Ｃｅｌｌ内部の等電位線の分布説明図。
【図９１】図９０の液晶Ｃｅｌｌの印加電圧と輝度の関係図。
【図９２】本発明の図７８のＭＶＡモード用ハーフトーン２重露光工程の２番のｉ）で用いるノーマルホトマスクの平面図。
【図９３】本発明の図７８のＭＶＡモード用ハーフトーン２重露光工程の２番のｉｉ）で用いるノーマルホトマスクの平面図。
【図９４】本発明の図７８のＭＶＡモード用ハーフトーン２重露光工程の３番のｉ）で用いるノーマルホトマスクの平面図。
【図９５】本発明の図７８のＭＶＡモード用ハーフトーン２重露光工程の３番のｉｉ）で用いるノーマルホトマスクの平面図。
【図９６】本発明の図７８のＭＶＡモード用ハーフトーン２重露光工程の２番のｉ）で用いるノーマルホトマスクの平面図。
【図９７】本発明の図７８のＭＶＡモード用ハーフトーン２重露光工程の２番のｉｉ）で用いるノーマルホトマスクの平面図。
【図９８】本発明の図７８のＭＶＡモード用ハーフトーン２重露光工程の３番のｉ）で用いるノーマルホトマスクの平面図。
【図９９】本発明の図７８のＭＶＡモード用ハーフトーン２重露光工程の３番のｉｉ）で用いるノーマルホトマスクの平面図。
【図１００】本発明のＣｓｔ形成電極を共通電極に連結したＴＦＴアレイ基板の平面図
【図１０１】本発明のＣｓｔ形成電極を共通電極に連結したＴＦＴアレイ基板の平面図
【図１０２】本発明のＣｓｔ形成電極を共通電極に連結したＴＦＴアレイ基板の平面図
【図１０３】本発明のＤＭＤハーフトーン露光法を２回，ＤＭＤノーマル露光法を１回、用いる３回ホトリソ工程のプロセス説明図。
【図１０４】本発明のＤＭＤハーフトーン露光法を２回，ＤＭＤノーマル露光法を１回用いる３回ホトリソ工程のプロセス説明図。
【図１０５】従来の表面にアルミニウム窒化層を形成した場合のアルミニウム合金電極のエッチング形状断面図。
【図１０６】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図
【図１０７】画素電極上に配向制御電極が形成されている従来のＴＦＴアレイ基板の断面構造図
【図１０８】画素電極上に配向制御電極が形成されている従来のＴＦＴアレイ基板の断面構造図
【図１０９】画素電極上に配向制御電極が形成されている従来のＴＦＴアレイ基板の断面構造図
【図１１０】画素電極上に配向制御電極が形成されている従来のＴＦＴアレイ基板の断面構造図
【図１１１】従来例の図１１０の平面図（配向制御電極は画素電極上に形成されており、かつＧａｔｅ電極に連結されている。）
【図１１２】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図
【図１１３】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図
【図１１４】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図
【図１１５】従来のハーフトーン露光法を用いた画素電極形成のプロセスフロー説明図
【図１１６】本発明のハーフトーン露光法を用いた画素電極形成のプロセスフロー説明図
【図１１７】本発明のハーフトーン露光法を用いた画素電極形成のプロセスフロー説明図
【図１１８】本発明のハーフトーン露光法を用いた画素電極形成のプロセスフロー説明図
【図１１９】本発明のハーフトーン露光法を用いた画素電極形成のプロセスフロー説明図
【図１２０】本発明のＴＦＴアレイ基板の完成断面図
【図１２１】本発明のＴＦＴアレイ基板の完成断面図
【図１２２】本発明の第１層（下層）金属または透明導電体と第２層（上層）金属の界面の断面図
【図１２３】本発明のｎ＋アモルファスｓｉ層とＳｏｕｒｃｅ＆Ｄｒａｉｎ金属電極の界面の断面図
【図１２４】図６７，図６９のハーフトーン露光用ホトマスクの断面図
【図１２５】図６８，図７０のハーフトーン露光用ホトマスクの断面図
【図１２６】図６７，図６９のハーフトーン露光用ホトマスクの断面図
【図１２７】図６８，図７０のハーフトーン露光用ホトマスクの断面図
【図１２８】本発明のＭＶＡモード用カラーフィルター基板の製造工程説明図
【図１２９】本発明のＣｓｔ形成電極を画素電極に連結したＴＦＴアレイ基板の平面図
【図１３０】本発明のＣｓｔ形成電極を画素電極に連結したＴＦＴアレイ基板の平面図
【図１３１】本発明の２種類の配向制御電極を設置したＴＦＴアレイ基板の平面図
【図１３２】本発明の２種類の配向制御電極を設置したＴＦＴアレイ基板の平面図
【図１３３】本発明の配向制御電極と配向制御用スリットを形成したＴＦＴアレイ基板の平面図
【図１３４】本発明の配向制御電極と配向制御用スリットを形成したＴＦＴアレイ基板の平面図
【図１３５】本発明の図１３１，図１３２，図１３３，図１３４のＴＦＴアレイと組みあわされて用いられるカラーフィルター基板の平面図
【図１３６】本発明の図１３１，図１３２のＴＦＴアレイ基板と図１３５のカラーフィルター基板を組みあわせた場合の液晶分子の動作説明図。
【図１３７】本発明の図１３３，図１３４のＴＦＴアレイ基板と図１３５のカラーフィルター基板を組みあわせた場合の液晶分子の動作説明図。
【図１３８】本発明のＴＦＴアレイ基板の断面図
【図１３９】本発明のＴＦＴアレイ基板の断面図
【図１４０】本発明の図３８のＴＮモード用３回ホトマスク工程の１番で用いるハーフトーン露光用ホトマスクの平面図
【図１４１】本発明の図３８のＴＮモード用３回ホトマスク工程の２番で用いるハーフトーン露光用ホトマスクの平面図
【図１４２】本発明の図７７のＴＮモード用ハーフトーン２重露光工程の２番のｉ）で用いるノーマルホトマスクの平面図
【図１４３】本発明の図７７のＴＮモード用ハーフトーン２重露光工程の２番のｉｉ）で用いるノーマルホトマスクの平面図
【図１４４】本発明の図７７のＴＮモード用ハーフトーン２重露光工程の３番のｉ）で用いるノーマルホトマスクの平面図
【図１４５】本発明の図７７のＴＮモード用ハーフトーン２重露光工程の３番のｉｉ）で用いるノーマルホトマスクの平面図
【図１４６】本発明の液晶配向制御電極と液晶配向制御のためのスリット画素電極を用いたＴＦＴアレイ基板の平面図
【図１４７】本発明の２種類の液晶配向制御電極を用いたＴＦＴアレイ基板の平面図
【図１４８】本発明の配向制御電極と配向制御用スリットを形成したＴＦＴアレイ基板の平面図
【図１４９】本発明の配向制御電極と配向制御用スリットを形成したＴＦＴアレイ基板の平面図
【図１５０】本発明の配向制御電極と配向制御用スリットを形成したＴＦＴアレイ基板の平面図
【図１５１】本発明の配向制御電極と配向制御用スリットを形成したＴＦＴアレイ基板の平面図
【図１５２】本発明のＣｓｔ（保持容量）形成電極を画素電極に連結したＴＦＴアレイ基板の平面図
【図１５３】本発明の図３８のＩＰＳモード用３回ホトマスク工程の１番で用いるハーフトーン露光用ホトマスクの平面図
【図１５４】本発明の図３８のＩＰＳモード用３回ホトマスク工程の２番で用いるハーフトーン露光用ホトマスクの平面図
【図１５５】本発明の図７７のＩＰＳモード用ハーフトーン２重露光工程の２番のｉ）で用いるノーマルホトマスクの平面図
【図１５６】本発明の図７７のＩＰＳモード用ハーフトーン２重露光工程の２番のｉｉ）で用いるノーマルホトマスクの平面図
【図１５７】本発明の図７７のＩＰＳモード用ハーフトーン２重露光工程の３番のｉ）で用いるノーマルホトマスクの平面図
【図１５８】本発明の図７７のＩＰＳモード用ハーフトーン２重露光工程の３番のｉｉ）で用いるノーマルホトマスクの平面図
【図１５９】本発明の薄膜トランジスタ素子領域とＧａｔｅ電極とＳｏｕｒｃｅ電極の交差領域の拡大平面図
【図１６０】本発明の薄膜トランジスタ素子領域とＧａｔｅ電極とＳｏｕｒｃｅ電極の交差領域の拡大平面図
【図１６１】本発明の図１５９の薄膜半導体層と画素電極領域のコンタクトパッド部にあけられたコンタクトホールの拡大平面図。
【図１６２】本発明の図１６０の薄膜半導体層と画素電極領域のコンタクトパッド部にあけられたコンタクトホールの拡大平面図。
【図１６３】本発明の図１５９，図１６０のＴＦＴアレイ基板の断面図。
【図１６４】本発明の図１５９，図１６０のＴＦＴアレイ基板の断面図。
【図１６５】本発明の図１５９，図１６０のＴＦＴアレイ基板の断面図。
【図１６６】本発明の図１５９，図１６０のＴＦＴアレイ基板の断面図。
【図１６７】本発明のＭＶＡまたはＴＮモード液晶パネルのＧａｔｅ端子部とメインシール部の構造断面図。
【図１６８】本発明のＭＶＡまたはＴＮモード液晶パネルのＳｏｕｒｃｅ端子部とメインシール部の構造断面図。
【図１６９】本発明の液晶パネルの静電気対策用保護回路とメインシール部分の平面図。
【図１７０】本発明のＭＶＡモード液晶パネルのメインシール部の構造断面図。
【図１７１】本発明のＩＰＳモード液晶パネルのメインシール部の構造断面図。
【図１７２】本発明のＧａｔｅ電極と画素電極と共通電極を形成するためのハーフトーン露光プロセスフロー説明図。
【図１７３】本発明のＧａｔｅ電極と画素電極と共通電極を形成するためのハーフトーン露光プロセスフロー説明図。
【図１７４】本発明のａ−ｓｉ  ｉｓｌａｎｄとコンタクトホールを形成するためのハーフトーン露光プロセスフロー説明図。
【図１７５】本発明のＳｏｕｒｃｅ電極とＤｒａｉｎ電極と配向方向制御電極を形成するためのノーマル露光プロセスフロー説明図。
【図１７６】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図。
【図１７７】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図。
【図１７８】本発明のａ−ｓｉ  ｉｓｌａｎｄとコンタクトホールを形成するためのハーフトーン露光プロセスフロー説明図。
【図１７９】本発明のＳｏｕｒｃｅ電極とＤｒａｉｎ電極と配向方向制御電極を形成するためのノーマル露光プロセスフロー説明図。
【図１８０】本発明のａ−ｓｉ  ｉｓｌａｎｄとコンタクトホールを形成するためのハーフトーン露光プロセスフロー説明図。
【図１８１】本発明のＳｏｕｒｃｅ電極とＤｒａｉｎ電極と配向方向制御電極を形成するためのノーマル露光プロセスフロー説明図。
【図１８２】本発明のハーフトーン露光法を用いた薄膜トランジスタ素子の半導体層のｉｓｌａｎｄ化とコンタクトホール形成のプロセス断面図。
【図１８３】本発明のＳｏｕｒｃｅ電極，Ｄｒａｉｎ電極，端子電極，Ｃｓｔ（保持容量）形成電極または配向方向制御電極の形成プロセス断面図。
【図１８４】本発明のハーフトーン露光法を用いた薄膜トランジスタ素子の半導体層のｉｓｌａｎｄ化とコンタクトホール形成のプロセス断面図。
【図１８５】本発明のＳｏｕｒｃｅ電極，Ｄｒａｉｎ電極，端子電極，Ｃｓｔ（保持容量）形成電極または配向方向制御電極の形成プロセス断面図。
【図１８６】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図１８７】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図１８８】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図１８９】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図１９０】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図１９１】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図１９２】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図１９３】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図１９４】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図１９５】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図。
【図１９６】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図。
【図１９７】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図１９８】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図１９９】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２００】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２０１】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２０２】本発明の図２００に対応するカラーフィルター基板の平面図
【図２０３】本発明の図２０１に対応するカラーフィルター基板の平面図
【図２０４】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２０５】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２０６】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２０７】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２０８】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２０９】本発明の図２０６，図２０７，図２０８に対応するカラーフィルター基板の平面図
【図２１０】本発明の図２００，図２０１，図２０４，図２０５，図２０６，図２０７，図２０８，図２２８，図２２９，図２３０，図２３１，図２３２の画素構造に対応する等価回路図。
【図２１１】本発明の図２００，図２０１，図２０４，図２０５，図２０６，図２０７，図２０８，図２２８，図２２９，図２３０，図２３１，図２３２の画素構造を有する液晶パネルの駆動波形図。
【図２１２】本発明の図２００，図２０１，図２０４，図２０５，図２０６，図２０７，図２０８，図２２８，図２２９，図２３０，図２３１，図２３２の画素構造を有する液晶パネルの平面図。
【図２１３】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図。
【図２１４】本発明の図１９４，図１９５，図２１７，図２１８に対応するカラーフィルター基板の平面図。
【図２１５】本発明の図８９，図１９６，図１９７，図２１９に対応するカラーフィルター基板の平面図
【図２１６】本発明のＣｓｔ形成電極を共通電極に連結したＴＦＴアレイ基板の平面図
【図２１７】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２１８】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２１９】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２２０】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２２１】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２２２】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２２３】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２２４】本発明の図２２０，図２２１，図２２２，図２２３に対応するカラーフィルター基板
【図２２５】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２２６】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２２７】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２２８】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２２９】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２３０】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２３１】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２３２】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２３３】本発明のＣｓｔ（保持容量）形成電極を画素電極に連結したＴＦＴアレイ基板の平面図
【図２３４】本発明で配向膜として使用されるユニダインの構造式
【図２３５】ハーフトーン露光プロセスのゲート電極形成工程説明図
【図２３６】ハーフトーン露光プロセスのゲート電極形成工程説明図
【図２３７】横電界方式液晶表示装置の正の誘電率異方性液晶分子の動作説明図
【図２３８】横電界方式液晶表示装置の負の誘電率異方性液晶分子の動作説明図
【図２３９】本発明のコンタクトパッドとＤｒａｉｎ電極との接合断面図
【図２４０】本発明のＣｓｔ形成電極を画素電極に連結したＴＦＴアレイ基板の平面図
【図２４１】本発明のＣｓｔ形成電極を画素電極に連結したＴＦＴアレイ基板の平面図
【図２４２】本発明のＣｓｔ形成電極を画素電極に連結したＴＦＴアレイ基板の平面図
【図２４３】本発明の液晶配向制御用スリットと液晶配向制御電極と液晶配向制御バンプを用いたＭＶＡモード液晶表示パネルの断面図
【図２４４】本発明の液晶配向制御用スリットと液晶配向制御電極を用いたＭＶＡモード液晶表示パネルの断面図
【図２４５】従来の広視野角液晶表示器の部分断面図
【図２４６】従来の広視野角液晶表示器の部分断面図
【図２４７】窒素を含むアルミニウム膜の膜厚および比抵抗に対するコンタクト抵抗の分布を示すグラフ
【図２４８】本発明のハーフトーン露光法を用いた画素電極形成のプロセス断面図
【図２４９】本発明のハーフトーン露光用ホトマスクを用いたハーフトーン露光法と現像後のポジレジストの断面形状図
【図２５０】本発明のノーマルホトマスクを用いたハーフトーン２重露光法と現像後のポジレジストの断面形状図
【図２５１】本発明のＩＰＳモードＴＦＴアレイ基板の完成断面図
【図２５２】本発明のＩＰＳモードＴＦＴアレイ基板の完成断面図
【図２５３】本発明のＦＦＳモード液晶パネルの完成断面図
【図２５４】本発明の単位画素中に２個のそれぞれ独立した薄膜トランジスタ素子と２個の独立した画素領域を有するＴＦＴアレイ基板の平面図
【図２５５】本発明の単位画素中に２個のそれぞれ独立した薄膜トランジスタ素子と２個の独立した画素領域を有するＴＦＴアレイ基板の平面図
【図２５６】本発明の単位画素中に２個のそれぞれ独立した薄膜トランジスタ素子と２個の独立した画素領域を有するＴＦＴアレイ基板の平面図
【図２５７】本発明の図２００，図２０１，図２０４，図２０５，図２０６，図２０７，図２０８，図２２８，図２２９，図２３０，図２３１，図２３２の画素構造を有する液晶パネルの駆動波形図。
【図２５８】本発明の図２００，図２０１，図２０４，図２０５，図２０６，図２０７，図２０８，図２２８，図２２９，図２３０，図２３１，図２３２の画素構造を有する液晶パネルの平面図。
【図２５９】本発明の図２６０，図２６１，図２６２の画素構造に対応する等価回路図
【図２６０】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２６１】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２６２】本発明の異なる閾値電圧特性を有する複数の画素領域から構成されているＴＦＴアレイ基板の平面図
【図２６３】本発明の図１４８，図１４９のＴＦＴアレイ基板と組みあわされて用いられるカラーフィルター基板の平面図。
【図２６４】本発明のＣｓｔ（保持容量）形成電極をくし歯状画素電極に連結したＩＰＳモード用ＴＦＴアレイ基板の平面図。
【図２６５】本発明の図３８のＩＰＳモード用３回ホトマスク工程の１番で用いるハーフトーン露光用ホトマスクの平面図
【図２６６】本発明の図３８のＩＰＳモード用３回ホトマスク工程の２番で用いるハーフトーン露光用ホトマスクの平面図
【図２６７】本発明の図７７のＩＰＳモード用ハーフトーン２重露光工程の２番のｉ）で用いるノーマルホトマスクの平面図
【図２６８】本発明の図７７のＩＰＳモード用ハーフトーン２重露光工程の２番のｉｉ）で用いるノーマルホトマスクの平面図
【図２６９】本発明の図７７のＩＰＳモード用ハーフトーン２重露光工程の３番のｉ）で用いるノーマルホトマスクの平面図
【図２７０】本発明の図７７のＩＰＳモード用ハーフトーン２重露光工程の３番のｉｉ）で用いるノーマルホトマスクの平面図。
【図２７１】本発明の第３番めのホトリソグラフィー工程のプロセスフロー説明図
【図２７２】本発明の第３番めのホトリソグラフィー工程のプロセスフロー説明図
【図２７３】本発明の第３番めのホトリソグラフィー工程のプロセスフロー説明図
【図２７４】本発明のｎ＋アモルファスＳｉ層とＳｏｕｒｃｅ＆Ｄｒａｉｎ金属電極の界面の断面図
【図２７５】本発明のＴＦＴアレイ基板の完成断面図
【図２７６】本発明のＴＦＴアレイ基板の完成断面図
【図２７７】本発明のハーフトーン露光法を２回用いる４回ホトマスク工程のプロセス説明図
【図２７８】本発明のハーフトーン露光法を２回用いる４回ホトマスク工程のプロセス説明図
【図２７９】本発明のハーフトーン露光法を２回用いる４回ホトマスク工程のプロセス説明図
【図２８０】本発明のハーフトーン２重露光法を２回用いる４回ホトリソグラフィー工程のプロセス説明図。
【図２８１】本発明のハーフトーン２重露光法を２回用いる４回ホトリソグラフィー工程のプロセス説明図。
【図２８２】本発明のハーフトーン２重露光法を２回用いる４回ホトリソグラフィー工程のプロセス説明図。
【図２８３】本発明のＤＭＤハーフトーン露光法を２回用いる４回ホトリソグラフィー工程のプロセス説明図
【図２８４】本発明のＤＭＤハーフトーン露光法を２回用いる４回ホトリソグラフィー工程のプロセス説明図
【符号の説明】
【０３２１】１．ハーフトーン露光して現像されたポジレジストの厚膜部分
２．ハーフトーン露光して現像されたポジレジストの薄膜部分
３．アルミ合金（ＡＬ−Ｃ−Ｎｉ）または銅または銅合金または銀合金
４．チタンまたはジルコニウム
５．ＴＦＴアレイ側ガラス基板
６．酸素プラズマアッシング後に残ったポジレジスト
７．上層のアルミ合金または銅がエッチングされ残った下層のチタン薄膜
８．加速された窒素イオン粒子
９．エッチングされ残ったコンタクトパッド部（ＴＦＴのＤｒａｉｎ電極との接合用）
１０．表面に形成された窒化アルミニウムまたは窒化銅
１１．透明度が向上した窒化チタン画素電極（窒素イオンドーピング処理済）
１２．Ｇａｔｅ端子
１３．Ｇａｔｅ電極（走査線）
１４．共通電極
１５．画素電極部のコンタクトホール形成領域
１６．Ｇａｔｅ端子部のコンタクトホール形成領域
１７．共通電極部のコンタクトホール形成領域
１８．Ｇａｔｅ絶縁膜（Ｐ−ＳｉＮｘ膜）
１９．ノンドープアモルファスシリコン（ｉ−ａ−ｓｉ）
２０．リンをドープしたアモルファスシリコン（ｎ＋−ａ−ｓｉ）
２１．画素電極のコンタクトパッド部に形成されたコンタクトホール（Ｄｒａｉｎ電極と画素電極を電気的に連結するためのコンタクトホール）
２２．Ｇａｔｅ端子部に形成されたコンタクトホール
２３．共通電極部に形成されたコンタクトホール
２４．ノーマル露光して現像されたポジレジスト
２５．バリアーメタル（ＴｉやＭｏなどの高融点金属）
２６．アルミニウム合金または銅合金または銀合金
２７．Ｄｒａｉｎ電極
２８．液晶配向制御電極またはＣｓｔ（保持容量）形成電極
２９．Ｓｏｕｒｃｅ電極（映像信号線）
３０．パッシベーション膜（Ｐ−ＳｉＮｘ膜）
３１．液晶配向膜
３２．キャップメタル（Ｍｏなどの高融点金属）
３３．反応スパッターで形成した透明窒化チタンまたは透明窒化ジルコニウム
３４．モリブデン（Ｍｏ）コンタクトパッド
３５．透明画素電極
３６．モリブデン（Ｍｏ）Ｇａｔｅ電極
３７．モリブデン（Ｍｏ）Ｓｏｕｒｃｅ電極
３８．モリブデン（Ｍｏ）Ｄｒａｉｎ電極
３９．モリブデン（Ｍｏ）液晶配向制御電極またはＣｓｔ（保持容量）形成電極
４０．Ｇａｔｅ電極部に形成されたコンタクトホール
４１．Ｇａｔｅ電極に連結されたＣｓｔ（保持容量）形成電極
４２．共通電極に連結されたＣｓｔ（保持容量）形成電極
４３．画素電極
４４．画素電極を駆動するための薄膜トランジスタ素子
４５．画素電極に形成された液晶配向制御用スリット
４６．共通電極に連結された液晶配向制御用電極
４７．画素電極コンタクトパッド（Ｄｒａｉｎ電極との接合用）
４８．カラーフィルター基板の遮光膜（ＢＭ）
４９．カラーフィルター層（ＲまたはＧまたはＢ）
５０．カラーフィルター基板側に形成された液晶配向制御用バンプ
５１．カラーフィルター用ガラス基板
５２．ＣＦ基板側の透明共通電極
５３．ＣＦ基板側垂直液晶配向膜
５４．負の誘電率異方性液晶
５５．ＴＦＴアレイ基板側垂直液晶配向膜
５６．ＣＦ基板側の透明共通電極に形成された配向制御用スリット
５７．ＣＦ基板側平坦化膜
５８．Ｓｏｕｒｃｅ信号電極シールド用共通電極
５９．液晶駆動用くし歯状共通電極
６０．液晶駆動用くし歯状画素電極
６１．メインシール部のボールスペーサー
６２．メインシール
６３．表面窒化されたアルミ合金または銅または銅合金または銀合金
６４．静電気シールド用透明導電膜（ＴｉＮｘまたはＺｒＮｘ）
６５．表示画素領域をとりかこむ共通電極
６６．Ｓｏｕｒｃｅ端子（映像信号線の端子）
６７．共通電極端子
６８．静電気対策用保護回路用薄膜トランジスタ素子
６９．純アルミニウムまたは銅または銀
７０．モリブデン
７１．ハーフトーン露光プロセスで用いるホトマスクの画素電極部分（半透過領域）
７２．ハーフトーン露光用ホトマスクの画素電極部のコンタクトパッド形成領域（Ｄｒａｉｎ電極との接合用）（完全ＵＶ光遮断領域）
７３．ハーフトーン露光用ホトマスクのＧａｔｅ電極形成領域（完全ＵＶ光遮断領域）
７４．ハーフトーン露光用ホトマスクの共通電極形成領域（完全ＵＶ光遮断領域）
７５．ハーフトーン露光用ホトマスクの画素電極形成部分のコンタクトホール形成領域（Ｄｒａｉｎ電極との接合用）（ＵＶ光透過領域）
７６．ハーフトーン露光用ホトマスクの薄膜トランジスタ素子形成領域（完全ＵＶ光遮断領域）
７７．ハーフトーン露光用ホトマスクの共通電極部分のコンタクトホール形成領域（配向制御電極との接合用）（ＵＶ光透過領域）
７８．ハーフトーン露光用ホトマスクの半透過領域
７９．ハーフトーン２重露光法で用いるガラス基板の内部に形成されたアライメントマーク
８０．パルスレーザー光線
８１．集光レンズ系
８２．ハーフトーン２重露光用ホトマスクの画素電極部のコンタクトパッド形成領域（Ｄｒａｉｎ電極との接合用）
８３．ハーフトーン２重露光用ホトマスクのＧａｔｅ電極形成領域
８４．ハーフトーン２重露光用ホトマスクの共通電極形成領域
８５．ハーフトーン２重露光用ホトマスクの画素電極形成領域
８６．ハーフトーン２重露光用ホトマスクの薄膜トランジスタ素子形成領域
８７．ハーフトーン２重露光用ホトマスクの画素電極部のコンタクトホール形成領域（Ｄｒａｉｎ電極との接合用）
８８．ハーフトーン２重露光用ホトマスクの共通電極部分のコンタクトホール形成領域（配向方向制御電極との接合用）
８９．ＤＭＤマスクレス直接描画露光用光学レンズ系
９０．ガラス基板のうねりを測定するための赤色レーザー変位計
９１．往路と復路での露光装置をシフトするためのリニアーモーターシフト機構
９２．ガラス基板を保持し、アライメント調整機能を持った露光用ステージ
９３．アライメント光学系
９４．顕微鏡カメラ
９５．ＤＭＤのひとつのミラーに対応する領域
９６．ベタ状の画素電極領域（Ａ領域）
９７．スリットが形成されている画素電極領域（Ｂ領域）
９８．アルミニウム合金（ＡＬ−Ｎｄ）
９９．反応スパッターで形成された窒素原子がドーピングされているアルミニウム合金層
１００．パッシベーション膜の上に形成された配向制御電極（共通電極と同電位）
１０１．透明電極（ＩＴＯ）で形成された配向制御電極（共通電極と同電位）
１０２．Ｇａｔｅ電極と同じ金属（透明画素電極に連結されている。）
１０３．Ｓｏｕｒｃｅ電極，Ｄｒａｉｎ電極と同じ金属（透明配向制御電極に連結）
１０４．液晶配向制御電極
１０５．絶縁膜
１０６．透明電極（ＩＴＯ）で形成された映像信号ライン
１０７．Ｇａｔｅ電極に連結されている液晶配向制御電極
１０８．デポのはじめに界面部分に窒素をドープしたアルミニウム合金
１０９．下層の界面と表面に窒素がドープされたコンタクトパッド部分のアルミニウム合金（Ｄｒａｉｎ電極との接合用）
１１０．デポのはじめに界面部分に窒素をドープしたアルミニウム合金（Ｓｏｕｒｃｅ電極）
１１１．デポのはじめに界面部分に窒素をドープしたアルミニウム合金（Ｄｒａｉｎ電極）
１１２．ホトマスク用石英ガラス
１１３．画素電極に連結されたＣｓｔ（保持容量）形成電極
１１４．画素電極とＣｓｔ（保持容量）形成電極を連結するためのコンタクトホール
１１５．配向制御電極を駆動するための薄膜トランジスタ素子
１１６．薄膜トランジスタ素子に連結している配向制御電極
１１７．リンをドープしたアモルファスシリコン（ｎ＋−ａ−ｓｉ）に直接接合可能な金属（Ｓｏｕｒｃｅ電極）
１１８．リンをドープしたアモルファスシリコン（ｎ＋−ａ−ｓｉ）に直接合可能な金属（Ｄｒａｉｎ電極）
１１９．ハーフトーン露光用ホトマスクの画素電極部のコンタクトパッド形成領域（Ｃｓｔ形成電極との接合用）
１２０．ハーフトーン露光用ホトマスクの画素電極部のコンタクトホール形成領域（Ｃｓｔ形成電極との接合用）
１２１．ハーフトーン２重露光用ホトマスクの画素電極部のコンタクトパッド形成領域（Ｃｓｔ形成電極との接合用）
１２２．ハーフトーン２重露光用ホトマスクの画素電極部のコンタクトホール形成領域（Ｃｓｔ形成電極との接合用）
１２３．ハーフトーン露光プロセスで用いるホトマスクの共通電極部分（半透過領域）
１２４．ハーフトーン露光プロセスで用いるホトマスクのシールド電極部分（半透過領域）
１２５．ハーフトーン露光用ホトマスクの画素電極部のコンタクトパッド形成領域（Ｃｓｔ形成電極との接合用）
１２６．ハーフトーン露光用ホトマスクの画素電極部分のコンタクトホール形成領域（Ｃｓｔ形成電極との接合用）
１２７．ハーフトーン２重露光用ホトマスクの画素電極部のコンタクトパッド形成領域（Ｃｓｔ形成電極との接合用）
１２８．ハーフトーン２重露光用ホトマスクのシールド電極形成領域
１２９．ハーフトーン２重露光用ホトマスクの画素電極部のコンタクトホール形成領域（Ｄｒａｉｎ電極との接合用）
１３０．ハーフトーン２重露光用ホトマスクの画素電極部のコンタクトホール形成領域（Ｃｓｔ形成電極との接合用）
１３１．薄膜半導体層
１３２．Ｃｓｔ（保持容量）形成電極との接合用コンタクトパッド部
１３３．配向膜
１３４．ＴＦＴアレイ基板の共通電極とＣＦ基板の共通電極を電気的に接続するための銀ペースト。
１３５．ダミー端子
１３６．ハーフトーン露光用ホトマスクの端子部分のコンタクトホール形成領域
１３７．表面に窒素イオンをドーピングした画素電極のコンタクトパッド
１３８．表面に窒素イオンをドーピングしたゲート電極
１３９．表面に窒素イオンをドーピングした共通電極
１４０．紫外線
１４１．ハーフトーン露光用ポジレジスト
１４２．耐酸素プラズマアッシングバリアーメタル
１４３．画素電極と画素電極を電気的に連結するためのコンタクトホール
１４４．共通電極（Ａ）
１４５．共通電極（Ｂ）
１４６．カラーフィルター共通電極接続用引き出し端子
１４７．共通電極（Ａ）引出し端子
１４８．共通電極（Ｂ）引出し端子
１４９．静電気保護回路形成用コンタクトホール
１５０．共通電極端子部のコンタクトホール形成領域
１５１．Ｓｏｕｒｃｅ電極端子部のコンタクトホール形成領域
１５２．カラーフィルター共通電極接続用引き出し端子部のコンタクトホール形成領域
１５３．分断されている２つの画素電極を電気的に連結するＣｓｔ（保持容量）形成電極
１５４．９０度に屈曲している画素電極
１５５．インクジェット塗布法を用いて定点配置されたボールスペーサー
１５６．酸素プラズマ中での電気力線
１５７．正の誘電率異方性液晶分子の配向方向
１５８．負の誘電率異方性液晶分子の配向方向
１５９．正の誘電率異方性液晶分子
１６０．負の誘電率異方性液晶分子
１６１．Ｓｕｂ  Ｐｉｘｅｌ（Ａ）の画素電極
１６２．Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）の画素電極
１６３．Ｓｕｂ  Ｐｉｘｅｌ（Ａ）の９０度に屈曲している画素電極
１６４．Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）の９０度に屈曲している画素電極
１６５．ハーフトーン露光用ホトマスクの完全ＵＶ光遮断領域
１６６．ハーフトーン多重露光用ホトマスクの完全ＵＶ光遮断領域
１６７．完全露光領域のＵＶ光
１６８．ハーフトーン露光ホトマスク領域を透過したＵＶ光
１６９．不完全露光領域のＵＶ光
１７０．Ｓｕｂ  Ｐｉｘｅｌ（Ａ）の画素電極のコンタクトパッドに接続されているＤｒａｉｎ電極
１７１．Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）の画素電極のコンタクトパッドに接続されているＤｒａｉｎ電極
１７２．Ｓｕｂ  Ｐｉｘｅｌ（Ａ）用のＧａｔｅ電極
１７３．Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）用のＧａｔｅ電極
１７４．Ｓｕｂ  Ｐｉｘｅｌ（Ａ）の画素電極駆動用薄膜トランジスタ素子
１７５．Ｓｕｂ  Ｐｉｘｅｌ（Ｂ）の画素電極駆動用薄膜トランジスタ素子
１７６．静電気対策用保護回路
１７７．ハーフトーン２重露光用ホトマスクのくし歯状屈曲共通電極形成領域
１７８．側壁に窒素をドーピングしたｉ−ａ−ｓｉ半導体層
１７９．表面に窒素をドーピングしたｎ＋−ａ−ｓｉ半導体層
１８０．Ｎｉを１〜７ａｔｍ％含むアルミニウム合金（Ｓｏｕｒｃｅ電極）
１８１．Ｎｉを１〜７ａｔｍ％含むアルミニウム合金（Ｄｒａｉｎ電極）
【図１】
2007310334.tif 000007
【図２】
2007310334.tif 000008
【図３】
2007310334.tif 000009
【図４】
2007310334.tif 000010
【図５】
2007310334.tif 000011
【図６】
2007310334.tif 000012
【図７】
2007310334.tif 000013
【図８】
2007310334.tif 000014
【図９】
2007310334.tif 000015
【図１０】
2007310334.tif 000016
【図１１】
2007310334.tif 000017
【図１２】
2007310334.tif 000018
【図１３】
2007310334.tif 000019
【図１４】
2007310334.tif 000020
【図１５】
2007310334.tif 000021
【図１６】
2007310334.tif 000022
【図１７】
2007310334.tif 000023
【図１８】
2007310334.tif 000024
【図１９】
2007310334.tif 000025
【図２０】
2007310334.tif 000026
【図２１】
2007310334.tif 000027
【図２２】
2007310334.tif 000028
【図２３】
2007310334.tif 000029
【図２４】
2007310334.tif 000030
【図２５】
2007310334.tif 000031
【図２６】
2007310334.tif 000032
【図２７】
2007310334.tif 000033
【図２８】
2007310334.tif 000034
【図２９】
2007310334.tif 000035
【図３０】
2007310334.tif 000036
【図３１】
2007310334.tif 000037
【図３２】
2007310334.tif 000038
【図３３】
2007310334.tif 000039
【図３４】
2007310334.tif 000040
【図３５】
2007310334.tif 000041
【図３６】
2007310334.tif 000042
【図３７】
2007310334.tif 000043
【図３８】
2007310334.tif 000044
【図３９】
2007310334.tif 000045
【図４０】
2007310334.tif 000046
【図４１】
2007310334.tif 000047
【図４２】
2007310334.tif 000048
【図４３】
2007310334.tif 000049
【図４４】
2007310334.tif 000050
【図４５】
2007310334.tif 000051
【図４６】
2007310334.tif 000052
【図４７】
2007310334.tif 000053
【図４８】
2007310334.tif 000054
【図４９】
2007310334.tif 000055
【図５０】
2007310334.tif 000056
【図５１】
2007310334.tif 000057
【図５２】
2007310334.tif 000058
【図５３】
2007310334.tif 000059
【図５４】
2007310334.tif 000060
【図５５】
2007310334.tif 000061
【図５６】
2007310334.tif 000062
【図５７】
2007310334.tif 000063
【図５８】
2007310334.tif 000064
【図５９】
2007310334.tif 000065
【図６０】
2007310334.tif 000066
【図６１】
2007310334.tif 000067
【図６２】
2007310334.tif 000068
【図６３】
2007310334.tif 000069
【図６４】
2007310334.tif 000070
【図６５】
2007310334.tif 000071
【図６６】
2007310334.tif 000072
【図６７】
2007310334.tif 000073
【図６８】
2007310334.tif 000074
【図６９】
2007310334.tif 000075
【図７０】
2007310334.tif 000076
【図７１】
2007310334.tif 000077
【図７２】
2007310334.tif 000078
【図７３】
2007310334.tif 000079
【図７４】
2007310334.tif 000080
【図７５】
2007310334.tif 000081
【図７６】
2007310334.tif 000082
【図７７】
2007310334.tif 000083
【図７８】
2007310334.tif 000084
【図７９】
2007310334.tif 000085
【図８０】
2007310334.tif 000086
【図８１】
2007310334.tif 000087
【図８２】
2007310334.tif 000088
【図８３】
2007310334.tif 000089
【図８４】
2007310334.tif 000090
【図８５】
2007310334.tif 000091
【図８６】
2007310334.tif 000092
【図８７】
2007310334.tif 000093
【図８８】
2007310334.tif 000094
【図８９】
2007310334.tif 000095
【図９０】
2007310334.tif 000096
【図９１】
2007310334.tif 000097
【図９２】
2007310334.tif 000098
【図９３】
2007310334.tif 000099
【図９４】
2007310334.tif 000100
【図９５】
2007310334.tif 000101
【図９６】
2007310334.tif 000102
【図９７】
2007310334.tif 000103
【図９８】
2007310334.tif 000104
【図９９】
2007310334.tif 000105
【図１００】
2007310334.tif 000106
【図１０１】
2007310334.tif 000107
【図１０２】
2007310334.tif 000108
【図１０３】
2007310334.tif 000109
【図１０４】
2007310334.tif 000110
【図１０５】
2007310334.tif 000111
【図１０６】
2007310334.tif 000112
【図１０７】
2007310334.tif 000113
【図１０８】
2007310334.tif 000114
【図１０９】
2007310334.tif 000115
【図１１０】
2007310334.tif 000116
【図１１１】
2007310334.tif 000117
【図１１２】
2007310334.tif 000118
【図１１３】
2007310334.tif 000119
【図１１４】
2007310334.tif 000120
【図１１５】
2007310334.tif 000121
【図１１６】
2007310334.tif 000122
【図１１７】
2007310334.tif 000123
【図１１８】
2007310334.tif 000124
【図１１９】
2007310334.tif 000125
【図１２０】
2007310334.tif 000126
【図１２１】
2007310334.tif 000127
【図１２２】
2007310334.tif 000128
【図１２３】
2007310334.tif 000129
【図１２４】
2007310334.tif 000130
【図１２５】
2007310334.tif 000131
【図１２６】
2007310334.tif 000132
【図１２７】
2007310334.tif 000133
【図１２８】
2007310334.tif 000134
【図１２９】
2007310334.tif 000135
【図１３０】
2007310334.tif 000136
【図１３１】
2007310334.tif 000137
【図１３２】
2007310334.tif 000138
【図１３３】
2007310334.tif 000139
【図１３４】
2007310334.tif 000140
【図１３５】
2007310334.tif 000141
【図１３６】
2007310334.tif 000142
【図１３７】
2007310334.tif 000143
【図１３８】
2007310334.tif 000144
【図１３９】
2007310334.tif 000145
【図１４０】
2007310334.tif 000146
【図１４１】
2007310334.tif 000147
【図１４２】
2007310334.tif 000148
【図１４３】
2007310334.tif 000149
【図１４４】
2007310334.tif 000150
【図１４５】
2007310334.tif 000151
【図１４６】
2007310334.tif 000152
【図１４７】
2007310334.tif 000153
【図１４８】
2007310334.tif 000154
【図１４９】
2007310334.tif 000155
【図１５０】
2007310334.tif 000156
【図１５１】
2007310334.tif 000157
【図１５２】
2007310334.tif 000158
【図１５３】
2007310334.tif 000159
【図１５４】
2007310334.tif 000160
【図１５５】
2007310334.tif 000161
【図１５６】
2007310334.tif 000162
【図１５７】
2007310334.tif 000163
【図１５８】
2007310334.tif 000164
【図１５９】
2007310334.tif 000165
【図１６０】
2007310334.tif 000166
【図１６１】
2007310334.tif 000167
【図１６２】
2007310334.tif 000168
【図１６３】
2007310334.tif 000169
【図１６４】
2007310334.tif 000170
【図１６５】
2007310334.tif 000171
【図１６６】
2007310334.tif 000172
【図１６７】
2007310334.tif 000173
【図１６８】
2007310334.tif 000174
【図１６９】
2007310334.tif 000175
【図１７０】
2007310334.tif 000176
【図１７１】
2007310334.tif 000177
【図１７２】
2007310334.tif 000178
【図１７３】
2007310334.tif 000179
【図１７４】
2007310334.tif 000180
【図１７５】
2007310334.tif 000181
【図１７６】
2007310334.tif 000182
【図１７７】
2007310334.tif 000183
【図１７８】
2007310334.tif 000184
【図１７９】
2007310334.tif 000185
【図１８０】
2007310334.tif 000186
【図１８１】
2007310334.tif 000187
【図１８２】
2007310334.tif 000188
【図１８３】
2007310334.tif 000189
【図１８４】
2007310334.tif 000190
【図１８５】
2007310334.tif 000191
【図１８６】
2007310334.tif 000192
【図１８７】
2007310334.tif 000193
【図１８８】
2007310334.tif 000194
【図１８９】
2007310334.tif 000195
【図１９０】
2007310334.tif 000196
【図１９１】
2007310334.tif 000197
【図１９２】
2007310334.tif 000198
【図１９３】
2007310334.tif 000199
【図１９４】
2007310334.tif 000200
【図１９５】
2007310334.tif 000201
【図１９６】
2007310334.tif 000202
【図１９７】
2007310334.tif 000203
【図１９８】
2007310334.tif 000204
【図１９９】
2007310334.tif 000205
【図２００】
2007310334.tif 000206
【図２０１】
2007310334.tif 000207
【図２０２】
2007310334.tif 000208
【図２０３】
2007310334.tif 000209
【図２０４】
2007310334.tif 000210
【図２０５】
2007310334.tif 000211
【図２０６】
2007310334.tif 000212
【図２０７】
2007310334.tif 000213
【図２０８】
2007310334.tif 000214
【図２０９】
2007310334.tif 000215
【図２１０】
2007310334.tif 000216
【図２１１】
2007310334.tif 000217
【図２１２】
2007310334.tif 000218
【図２１３】
2007310334.tif 000219
【図２１４】
2007310334.tif 000220
【図２１５】
2007310334.tif 000221
【図２１６】
2007310334.tif 000222
【図２１７】
2007310334.tif 000223
【図２１８】
2007310334.tif 000224
【図２１９】
2007310334.tif 000225
【図２２０】
2007310334.tif 000226
【図２２１】
2007310334.tif 000227
【図２２２】
2007310334.tif 000228
【図２２３】
2007310334.tif 000229
【図２２４】
2007310334.tif 000230
【図２２５】
2007310334.tif 000231
【図２２６】
2007310334.tif 000232
【図２２７】
2007310334.tif 000233
【図２２８】
2007310334.tif 000234
【図２２９】
2007310334.tif 000235
【図２３０】
2007310334.tif 000236
【図２３１】
2007310334.tif 000237
【図２３２】
2007310334.tif 000238
【図２３３】
2007310334.tif 000239
【図２３４】
2007310334.tif 000240
【図２３５】
2007310334.tif 000241
【図２３６】
2007310334.tif 000242
【図２３７】
2007310334.tif 000243
【図２３８】
2007310334.tif 000244
【図２３９】
2007310334.tif 000245
【図２４０】
2007310334.tif 000246
【図２４１】
2007310334.tif 000247
【図２４２】
2007310334.tif 000248
【図２４３】
2007310334.tif 000249
【図２４４】
2007310334.tif 000250
【図２４５】
2007310334.tif 000251
【図２４６】
2007310334.tif 000252
【図２４７】
2007310334.tif 000253
【図２４８】
2007310334.tif 000254
【図２４９】
2007310334.tif 000255
【図２５０】
2007310334.tif 000256
【図２５１】
2007310334.tif 000257
【図２５２】
2007310334.tif 000258
【図２５３】
2007310334.tif 000259
【図２５４】
2007310334.tif 000260
【図２５５】
2007310334.tif 000261
【図２５６】
2007310334.tif 000262
【図２５７】
2007310334.tif 000263
【図２５８】
2007310334.tif 000264
【図２５９】
2007310334.tif 000265
【図２６０】
2007310334.tif 000266
【図２６１】
2007310334.tif 000267
【図２６２】
2007310334.tif 000268
【図２６３】
2007310334.tif 000269
【図２６４】
2007310334.tif 000270
【図２６５】
2007310334.tif 000271
【図２６６】
2007310334.tif 000272
【図２６７】
2007310334.tif 000273
【図２６８】
2007310334.tif 000274
【図２６９】
2007310334.tif 000275
【図２７０】
2007310334.tif 000276
【図２７１】
2007310334.tif 000277
【図２７２】
2007310334.tif 000278
【図２７３】
2007310334.tif 000279
【図２７４】
2007310334.tif 000280
【図２７５】
2007310334.tif 000281
【図２７６】
2007310334.tif 000282
【図２７７】
2007310334.tif 000283
【図２７８】
2007310334.tif 000284
【図２７９】
2007310334.tif 000285
【図２８０】
2007310334.tif 000286
【図２８１】
2007310334.tif 000287
【図２８２】
2007310334.tif 000288
【図２８３】
2007310334.tif 000289
【図２８４】
2007310334.tif 000290