(57)【要約】【課題】ＣＭＯＳイメージセンサにおいて、複数層の配線層での光の回折により発生する混色を減少させ、良好な画質化を図る。【解決手段】光電変換部ＰＤと該光電変換部ＰＤにより生成された電荷を画素信号に変換する変換部とを含む画素が配列された画素領域３２を有し、画素領域３２の配線層４４Ｂが断面下凸形状に形成されて成る。【選択図】図１
2007281375.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部と該光電変換部により生成された電荷を画素信号に変換する変換部とを含む画素が配列された画素領域を有し、
前記画素領域の配線層が断面下凸形状に形成されている
ことを特徴とする固体撮像装置。
【請求項２】
前記画素領域の最上層の配線層のみが断面下凸形状に形成されている
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記画素領域の配線層と回路部の配線層が作り分けられ、
前記画素領域の配線層が断面下凸形状に形成されている
ことを特徴とする請求項１記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、特に、光電変換部により生成された電荷を画素信号に変換する変換部を画素内に含む固体撮像装置、例えばＣＭＯＳイメージセンサ等に関する。ここで、ＣＭＯＳイメージセンサとは、ＣＭＯＳプロセスを応用して、又は部分的に使用して作製されたイメージセンサである。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサは、光電変換部と複数のＭＯＳトランジスタからなる画素が複数、２次元アレイ状に配列され、光電変換部により生成された電荷を画素信号に変換して読み出す固体撮像装置である。近年、このＣＭＯＳイメージセンサは、携帯電話用のカメラ、デジタルスチルカメラあるいはデジタルビデオカメラ等の撮像素子として注目されている。
【０００３】
図９に、一般的なＣＭＯＳイメージセンサの画素領域の概略断面構造を示す。このＣＭＯＳイメージセンサ１の画素領域２は、半導体基板３に第１導電型、例えばｐ型の半導体ウェル領域４が形成され、このｐ型半導体ウェル領域４に各画素５を分離するための素子分離領域、この例ではトレンチ分離領域６が形成され、ｐ型半導体ウェル領域４のトレンチ分離領域６で区画された各領域に光電変換部となるフォトダイオードＰＤと、複数のＭＯＳトランジスタＴｒからなる画素５が形成されて成る。
【０００４】
複数のＭＯＳトランジスタＴｒは、通常では例えば、３つのトランジスタあるいは４つのトランジスタで構成される。３トランジスタ構造では、転送トランジスタ、リセットトランジスタ及び増幅トランジスタで構成される。４トランジスタ構造では、転送トランジスタ、リセットトランジスタ、増幅トランジスタ及び選択トランジスタで構成される。図９では、転送トランジスタＴｒ１が図示されている。
【０００５】
フォトダイオードＰＤは、ｎ型半導体領域による電荷蓄積領域８とその表面のｐ型アキュミュレーション領域９からなるＨＡＤ（Hole Accumulation Diode）構造で形成される。転送トランジスタＴｒ１は、フローティング・ディフージョン（ＦＤ）となるｎ型半導体領域１０（ドレイン）と、フォトダイオードＰＤのｎ型電荷蓄積領域８（ソース）と、ゲート絶縁膜を介して形成されたゲート電極１１とを有して形成される。
【０００６】
画素領域２上には、層間絶縁膜１３を介して複数層の配線層１４〔１４Ａ，１４Ｂ〕が形成され、さらにカラーフィルタ１５及び平坦化膜１６を介してオンチップレンズ１７が形成される。複数層の配線層１４は、この例では２層の配線層１４Ａ，１４Ｂで構成され、最上層の配線層１４Ｂが遮光を兼ねた例えば電源配線層となる。
【０００７】
特許文献１、２には、後述するように、固体撮像素子に関する先行技術が開示されている。
【特許文献１】特開昭５９−２２４１６９号公報
【特許文献２】特許第２６０９３３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように、ＣＭＯＳイメージセンサ１では、画素領域２にも複数層の配線層１４〔１４Ａ，１４Ｂ〕が存在する。この配線層１４は、オンチップレンズ１７による集光により、入射光が配線層で蹴られないようにレイアウトが行われている。しかし、固体撮像素子を使うセットレンズとの組み合わせによっては、集光が完全ではなく、配線層での蹴られが発生する。
【０００９】
図１０に示すように、配線層１４により一部入射光Ｌの蹴られが発生すると、配線端で回折現象が発生し、隣接画素への混色となる。これは本来入射してはならない画素に光が入射してしまうため、色再現性や、縞状の画素欠陥となる。Ｌ０１は回折光を示す。
【００１０】
回折光Ｌ０１による混色現象を軽減する為に、特許文献１にあるように、配線メタルと遮光メタルとの間に、光吸収層を設けた構成が提案されている。この場合、メタル間にフィルタを挟んでいるので信頼性上の問題が発生する虞れがある。また、特許文献２では、各色同じ高さにカラーフィルタを配置し、中間層を薄くすることにより光の回折を回避しようとしている。しかし、画素の微細化に伴い、配線層による光の回折は避けられなくなって来ている。
【００１１】
本発明は、上述の点に鑑み、配線層での光の回折により発生する混色を減少させ、良好な画質が得られる固体撮像装置を提供するものである。
【課題を解決するための手段】
【００１２】
本発明に係る固体撮像装置は、光電変換部と該光電変換部により生成された電荷を画素信号に変換する変換部とを含む画素が配列された画素領域を有し、画素領域の配線層が断面下凸形状に形成されていることを特徴とする。
【００１３】
本発明の固体撮像装置では、画素領域の配線層が断面下凸形状に形成されているので、入射光が配線層の端部で蹴られて回折が発生しても、その回折光が光電変換部側に反射され、回折により隣接画素方向へ曲げられる光の成分が低減する。
【発明の効果】
【００１４】
本発明に係る固体撮像装置によれば、入射光が画素領域の配線層で蹴られて回折が発生しても、その回折により隣接画素へ曲げられ光の成分が低減するので、混色を減少させることができ、良好な画質が得られる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施の形態を説明する。
【００１６】
本発明に係る固体撮像装置の実施の形態は、光電変換部とこの光電変換部で生成された電荷を画素信号に変換する変換部、すなわち複数のＭＯＳトランジスタとを含む画素が複数、２次元アレイ状に配列されてなる画素領域を有したＣＭＯＳイメージセンサである。
【００１７】
図１に、本発明に係る固体撮像装置の一実施の形態を示す。図１では、固体撮像装置の画素領域の概略断面構造を示す。本実施の形態に係る固体撮像装置３１は、光電変換部となるフォトダイオードＰＤと複数のＭＯＳトランジスタＴｒからなる画素が複数、２次元アレイ状に配列された画素領域３２を有し、さらに図示しないが、画素領域３２の周辺に駆動用の回路、論理回路、信号処理用の回路等の周辺回路部を有して構成される。
【００１８】
画素領域３２は、半導体基板３３に第１導電型、例えばｐ型の半導体ウェル領域３４が形成され、このｐ型半導体ウェル領域３４に各画素３５を分離するための素子分離領域３６が形成され、ｐ型半導体ウェル領域３４の素子分離領域３６で区画された各領域に光電変換部となるフォトダイオードＰＤと、複数のＭＯＳトランジスタＴｒとからなる画素３５が形成されて成る。
【００１９】
素子分離素子３６は、例えば選択酸化（いわゆるＬＯＣＯＳ）による絶縁分離素子、あるいはトレンチ分離素子等で形成することができ、本例ではトレンチ分離素子で形成される。
【００２０】
画素３５を構成する複数のＭＯＳトランジスタＴｒは、通常のように例えば、３つのトランジスタあるいは４つのトランジスタで構成される。前述したように、３トランジスタ構造では、転送トランジスタ、リセットトランジスタ及び増幅トランジスタで構成される。４トランジスタ構造では、転送トランジスタ、リセットトランジスタ、増幅トランジスタ及び選択トランジスタで構成される。図１では、転送トランジスタＴｒ１のみを図示している。
【００２１】
フォトダイオードＰＤは、ｐ型半導体ウェル領域３４に形成されたｎ型半導体領域による電荷蓄積領域３８とその表面のｐ型アキュミュレーション領域３９からなるＨＡＤ（Hole Accumulation Diode）構造で形成される。ｐ型アキュミュレーション領域３９は、暗電流抑制のために形成される。転送トランジスタＴｒ１は、フローティング・ディフージョン（ＦＤ）となるｎ型半導体領域４０（ドレイン）と、フォトダイオードＰＤのｎ型電荷蓄積領域３８（ソース）と、ゲート絶縁膜を介して形成されたゲート電極４１とを有して形成される。
【００２２】
画素領域３２上には、層間絶縁膜４３を介して複数層の配線層４４〔４４Ａ，４４Ｂ〕が形成され、さらにカラーフィルタ４５及び平坦化膜４６を介してオンチップレンズ４７が形成される。複数層の配線層４４は、この例では２層の配線層４４Ａ，４４Ｂで構成され、最上層の配線層４４Ｂが遮光を兼ねたグランド配線層あるいは電源配線層、本例では電源配線層となる。配線層４４は、例えばメタル配線層で形成することができる。
【００２３】
そして、本実施の形態においては、特に、配線層４４を、入射光が配線層に蹴られて発生した回折光が入射すべきフォトダイオードＰＤ側に反射できる断面形状に形成する。本例の配線層４４は、図２及び図３（断面図）に示すように、断面下凸形状に形成される。この断面下凸形状は、上側が幅広部４４ａで下側が幅狭部４４ｂとなり、図２では中心軸Ｙに対して対称的に形成される。
【００２４】
複数層の配線層４４〔４４Ａ，４４Ｂ〕としては、複数層の全ての配線層４４Ａ，４４Ｂが断面下凸形状とすることが望ましい。しかし、配線層４４のデザインルールとして、通常はフォトダイオードＰＤに近い下層配線層ほどデザインルールが厳しく設定されるので、下層配線層を下凸形状に形成することが難しい場合もある。一方、遮光を兼ねる最上層の配線層４４Ｂのデザインルールに余裕がある。そこで、下層配線層がデザインルール上、下凸形状をとることが出来ない場合には、図１に示すように、例えば最上層の配線層４４Ｂのみ、断面下凸形状に形成した構成とすることができる。
【００２５】
また、図２及び図３では、配線層４４を軸対称となるように下凸形状に形成したが、その他、図４に示すように、フォトダイオードＰＤ側のみ段差５０′が形成されるような断面形状の配線層４４′を形成することも可能である。この図４の配線層４４′は非軸対称の断面形状であるも、上側に幅広部４４ａ′を、下側に幅狭部４４ｂ′を有しており、本発明でいう断面下凸形状に含まれる。
【００２６】
図１において、２列に並んだ１層目の配線層４４Ａを、図４に示す断面形状の配線層４４′で形成することができる。この場合の配線層４４Ａは、段差５０′を有する側がフォトダイオードＰＤ側となるように形成される。
【００２７】
本実施の形態では、図５に示すように、画素領域の配線層４４の段差５０の端縁、すなわち幅広部４４ａの下端縁５１で入射光Ｌが蹴られて回折が発生すると、その回折光Ｌ０１は幅狭部４４ｂの側面でフォトダイオードＰＤ側に反射する（実線図示）。これにより、従来形状の配線層１４に比較して、回折により隣接画素方向へ曲げられる光の成分を減少することができる。ここで、幅狭部４４ｂの下端縁５２でも回折は発生する。しかし、この幅狭部の下端縁５２へ来る光量は、幅狭部４４ｂの側面で反射されずに到達した成分だけであるので、十分に少ない。従って幅狭部４４Ｂの下端縁５２で発生した回折光の隣接画素側に曲げられる光成分Ｌ０２（破線図示）は、極めて少ない。
【００２８】
通常、画素領域の配線層と、周辺回路での配線層は同じ製造プロセスで作られる。しかし、デザインルール上、周辺回路部での配線層を上述の断面下凸形状の構造をとることが出来ない場合には、画素領域の配線層と周辺回路部の配線層との作り分けを行い、画素領域の配線層のみを断面下凸形状にすることができる。
【００２９】
次に、図６〜図７を用いて本発明に係る製造方法、特に上述した断面下凸形状の配線層の作製方法の一実施の形態を説明する。
先ず、図６Ａに示すように、層間絶縁膜４３として、第１絶縁膜６１と第２絶縁膜６２と第３絶縁膜６３の３層膜を、例えばＣＶＤ（化学気相成長）法により形成する。第１絶縁膜６１及び第３絶縁膜６３と第２絶縁膜６２とは互いにエッチングレートが異なる絶縁膜で形成する。本例では第１絶縁膜６１及び第３絶縁膜６３を酸化シリコン（ＳｉＯ２）膜で形成し、第２絶縁膜６２を炭化シリコン（ＳｉＣ）膜で形成する。この３層膜構造の層間絶縁膜４３上に、リソグラフィ技術を用いて所要パターンのレジストマスク、すなわち断面下凸形状の幅広部に対応した所要の幅（横断面の幅）Ｗ１の開口６４を有するレジストマスク６５を形成する。
【００３０】
次に、図６Ｂに示すように、レジストマスク６５を介して第３絶縁膜６３を例えば異方性エッチングにより除去し、第１の溝６６を形成する。
【００３１】
次に、図６Ｃに示すように、レジストマスク６５を除去した後、第１の溝６６の内側壁から第３絶縁膜６３の表面にわたって、所要の膜厚の第４絶縁膜６８、本例では窒化シリコン（Ｓｉ３Ｎ４ ）膜を例えば減圧ＣＶＤ法により等方性に成膜する。
【００３２】
次に、図６Ｄに示すように、第４絶縁膜６８を異方性エッチングにより第１の溝６６の内側壁の第４絶縁膜６８を残して他をエッチバックして除去する。
【００３３】
次に、図７Ｅに示すように、残った第４絶縁膜６８をマスクに第２絶縁膜６２をエッチング除去して第２絶縁膜６２に第２の溝６９を形成する。この第２の溝６９の幅Ｗ２は第１の溝６６の幅Ｗ１より狭い。
【００３４】
次に、図７Ｆに示すように、第１の溝６６の内側壁の第４絶縁膜６８を等方性エッチングにより除去する。
【００３５】
これ以後は、通常のダマシンによるＣｕ配線埋め込みを行う。すなわち、図７Ｇに示すように、第１及び第２の溝６６及び６９の内側壁を含む全面に例えばＴｉＮ反応性スパッタ膜７０を成膜する。
【００３６】
次いで、図７Ｈに示すように、めっき法により第１及び第２の溝６６及び６９内を埋めるように銅（Ｃｕ）膜７１を形成する。
【００３７】
次いで、図７Ｉに示すように、銅（Ｃｕ）膜７１をＣＭＰ（化学機械研磨）法により研磨して、目的の断面下凸形状の配線層４４を形成する。
【００３８】
上述した本実施の形態に係る固体撮像装置３１によれば、複数層の配線層４４を断面下凸形状に形成することにより、配線層４４の端縁で蹴られて回折が発生しても、その回折光の多くはフォトダイオードＰＤ側に反射され、回折による隣接画素への混色を減少させることができる。従って、良好な画質の固体撮像装置が得られる。
【００３９】
本実施の形態の固体撮像装置は、電子機器モジュール、カメラモジュールに適用することができる。図８に、電子機器モジュール、カメラモジュールの実施の形態の概略構成を示す。図８のモジュール構成は、電子機器モジュール、カメラモジュールの双方に適用可能である。このモジュール１００は、上述の実施の形態のいずれかの固体撮像装置、すなわちＣＭＯＳイメージセンサ１１０、光学レンズ系１１１、入出力部１１２、信号処理装置（Digital Signal Processors）１１３、光学レンズ系制御用の中央演算装置（ＣＰＵ）１１４を１つに組み込んでモジュールを形成する。また、電子機器モジュール、あるいはカメラモジュール１１５としては、ＣＭＯＳイメージセンサ１１０、光学レンズ系１１１及び入出力部１１２のみでモジュールを構成することもできる。また、ＣＭＯＳイメージセンサ１１０、光学レンズ系１１、入出力部１１２及び信号処理装置１１３を備えたモジュールを構成することもできる。
【００４０】
この電子機器モジュール、カメラモジュールによれば、ＣＭＯＳイメージセンサにおける配線層で蹴られて発生した回折による隣接画素への混色が抑えられる。これにより、高画質化を図ることができる。
【図面の簡単な説明】
【００４１】
【図１】本発明に係る固体撮像装置の一実施の形態を示す要部の概略構成図である。
【図２】本発明に係る固体撮像装置における配線層の一例を示す斜視図である。
【図３】図２のＡーＡ線上の断面図である。
【図４】本発明に係る配線層の他の例を示す断面図である。
【図５】本発明に係る配線層の動作説明に供する断面図である。
【図６】Ａ〜Ｄ  本発明に係る固体撮像装置の製造方法、特にその配線層の製造方法の一実施の形態を示す製造工程図（その１）である。
【図７】Ｅ〜Ｉ  本発明に係る固体撮像装置の製造方法、特にその配線層の製造方法の一実施の形態を示す製造工程図（その２）である。
【図８】本発明に係る固体撮像装置を用いたモジュールの例を示す回路ブロック図である。
【図９】従来のＣＭＯＳイメージセンサの一例を示す要部の概略構成図である。
【図１０】従来のＣＭＯＳイメージセンサにおける配線層の動作説明に供する断面図である。
【符号の説明】
【００４２】
３１・・固体撮像装置、３２・・画素領域、３３・・半導体基板、３４・ｐ型半導体ウェル領域、３５・・画素、３６・・素子分離領域、ＰＤ・・フォトダイオード（光電変換部）、３８・・ｎ型電荷蓄積領域、３９・・ｐ型アキュミュレーション領域、４０・・ｎ型半導体領域（ＦＤ）、４１・・ゲート電極、Ｔｒ１・・転送トランジスタ、４３・・層間絶縁膜、４４〔４４Ａ，４４Ｂ〕、４４′・・配線層、４４ａ、４４ａ′・・幅広部、４４ｂ、４４ｂ′・・幅狭部、４５・・カラーフィルタ、４６・・平坦化膜、４７・・オンチップレンズ、５０、５０′・・段差、６１・・第１絶縁膜（ＳｉＯ2 ）、第２絶縁膜（ＳｉＣ）、６３・・第３絶縁膜（ＳｉＯ2 ）、６４・・開口、６５・・レジストマスク、６６・・第１の溝、６８・・第４絶縁膜（Ｓｉ3 Ｎ4 ）、６９・・第２の溝、７０・・ＴｉＮ反応性スパッタ膜、７１・・銅）Ｃｕ）
【図１】
2007281375.tif 000003
【図２】
2007281375.tif 000004
【図３】
2007281375.tif 000005
【図４】
2007281375.tif 000006
【図５】
2007281375.tif 000007
【図６】
2007281375.tif 000008
【図７】
2007281375.tif 000009
【図８】
2007281375.tif 000010
【図９】
2007281375.tif 000011
【図１０】
2007281375.tif 000012