(57)【要約】【課題】基板上に半導体素子を設けた後に当該基板を薄膜化または除去した場合であっても、外部からの不純物元素や水分等の侵入による半導体素子への影響を抑制する半導体装置の作製方法を提供することを目的とする。【解決手段】基板に表面処理を行い基板の一方の面に保護膜として機能する絶縁膜を形成し、絶縁膜上に薄膜トランジスタ等の半導体素子を形成し、基板を薄膜化することを特徴としている。表面処理としては、基板に不純物元素の添加やプラズマ処理を行う。基板を薄膜化する手段としては、基板の他方の面から研削処理または研磨処理等を行うことによって基板を部分的に除去することによって行うことができる。【選択図】図１
2007043121.tif 000002
【特許請求の範囲】
【請求項１】
基板に窒素を含む雰囲気下でプラズマ処理を行い前記基板の一方の面を窒化することによって、前記基板に窒化処理層を形成し、
前記窒化処理層の上方に素子群を形成し、
前記基板を薄膜化することを特徴とする半導体装置の作製方法。
【請求項２】
基板に窒素雰囲気下でプラズマ処理を行い前記基板の一方の面を窒化することによって、前記基板に窒化処理層を形成し、
前記窒化処理層の上方に素子群を形成し、
前記基板を薄膜化し、
前記薄膜化された基板および前記素子群を覆うように可撓性を有するフィルムで封止することを特徴とする半導体装置の作製方法。
【請求項３】
基板に窒素雰囲気下でプラズマ処理を行い前記基板の一方の面を窒化することによって、前記基板に窒化処理層を形成し、
前記窒化処理層の上方に素子群を形成し、
前記基板を薄膜化し、
薄膜化された前記基板に化学処理を行うことによって、薄膜化された前記基板を除去して前記窒化処理層を露出させることを特徴とする半導体装置の作製方法。
【請求項４】
基板に窒素雰囲気下でプラズマ処理を行い前記基板の一方の面を窒化することによって、前記基板に窒化処理層を形成し、
前記窒化処理層の上方に素子群を形成し、
前記基板を薄膜化し、
薄膜化された前記基板に化学処理を行うことによって、薄膜化された前記基板を除去して前記窒化処理層を露出させ、
前記窒化処理層および前記素子群を覆うように可撓む性を有するフィルムで封止することを特徴とする半導体装置の作製方法。
【請求項５】
基板の一方の面上に素子群を形成し、
前記基板を薄膜化し、
薄膜化された前記基板に窒素雰囲気下でプラズマ処理を行い薄膜化された前記基板の他方の面を窒化することによって、薄膜化された前記基板に窒化処理層を形成することを特徴とする半導体装置の作製方法。
【請求項６】
基板に不純物元素をドーピングすることにより前記基板の一方の面に絶縁膜を形成し、
前記絶縁膜上に素子群を形成し、
前記基板を薄膜化し、
薄膜化された前記基板に窒素雰囲気下でプラズマ処理を行い薄膜化された前記基板の他方の面を窒化することによって、薄膜化された前記基板に窒化処理層を形成することを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、
前記不純物元素は、窒素が含まれていることを特徴とする半導体装置の作製方法。
【請求項８】
基板に窒素雰囲気下でプラズマ処理を行い前記基板の一方の面を窒化することによって、前記基板に第１の窒化処理層を形成し、
前記第１の窒化処理層上に素子群を形成し、
前記基板を薄膜化し、
薄膜化された前記基板に窒素雰囲気下でプラズマ処理を行い薄膜化された前記基板の他方の面を窒化することによって、薄膜化された前記基板に第２の窒化処理層を形成することを特徴とする半導体装置の作製方法。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記基板の薄膜化は、前記基板の他方の面から研削処理または研磨処理の一方または両方を行うことを特徴とする半導体装置の作製方法。
【請求項１０】
基板に窒素雰囲気下でプラズマ処理を行い前記基板の一方の面を窒化することによって、前記基板に窒化処理層を形成し、
前記窒化処理層の上方に素子群を形成し、
前記基板を除去して前記窒化処理層を露出させることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１０において、
前記基板の除去は、前記基板の他方の面から研削処理または研磨処理の一方または両方を行うことを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１１において、
前記基板を除去した後に、前記素子群を覆うように可撓性を有するフィルムで封止することを特徴とする半導体装置の作製方法。
【請求項１３】
請求項１乃至請求項１２のいずれか一項において、
前記窒素雰囲気として、窒素と希ガス雰囲気下、ＮＨ３と希ガス雰囲気下、ＮＯ２と希ガス雰囲気下またはＮ２Ｏと希ガス雰囲気下とすることを特徴とする半導体装置の作製方法。
【請求項１４】
請求項１乃至請求項１３のいずれか一項において、
前記プラズマ処理は、高周波を用いて電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下の条件下で行うことを特徴とする半導体装置の作製方法。
【請求項１５】
請求項１４において、
前記高周波として、マイクロ波を用いることを特徴とする半導体装置の作製方法。
【請求項１６】
請求項１乃至請求項４において、
前記窒素雰囲気下でのプラズマ処理に代えて、窒素原子のドーピングを行うことにより窒化処理層を形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の作製方法に関し、特に折り曲げることが可能な可撓性を有する半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、ガラス等の剛性を有する基板に半導体素子を設けることによって、ＬＣＤ、有機ＥＬ、フォトセンサー、太陽電池などのディスプレイおよび光電変換素子用途として盛んに開発が行われている。一方、Ｓｉウエハを用いた素子は、携帯電話用途を始めとして、ＩＣチップの小型化、薄膜化が進められている。この他にも非接触でデータを送受信する半導体装置（ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）の開発が盛んに進められている。このような半導体装置の作製にガラス等の剛性を有する基板またはＳｉ基板等のいずれを用いるにしろ、小型化、薄膜化のニーズに伴い、基板の薄膜化が求められている。
【０００３】
また、最近では、紙に漉き込むＲＦＩＤ、ペンに巻き取ることのできるディスプレイ、３次元形状の形状センサーやカラーセンサー、ハンドロールＰＣ、色の変わることでデザインのかわる洋服など、フレキシブルなデバイスが求められている。そのためにも薄膜化が重要な鍵を握っている。
【０００４】
薄型の半導体装置を作製するために、初めから薄膜化した基板を用いて半導体素子を形成しようとした場合、応力による基板の反り、ハンドリングの困難性、リソグラフィーや印刷工程での位置ずれ等が問題となる。従って、一般的には基板上に半導体素子を形成した後に基板を薄膜化する方法が用いられている。
【０００５】
研削または研磨を用いる基板の薄膜化に関して、従来は、研削工程として砥石を用いて基板の厚さを薄くした後、研磨工程として砥粒を用いて基板平坦性を改善しながらより薄膜を形成していた。平坦性を増す工夫として、研磨する基板よりもビッカース硬度の低い砥粒を用いる傾向にある。ガラス基板であれば酸化セリウム（ＣｅＯ２）、シリコンウエハであれば酸化珪素（ＳｉＯ２）など、ビッカース硬度が基板より低いが、化学反応によって対象物と密着した部分のみを選択的に研磨することが可能となる（例えば、特許文献１参照）。
【０００６】
また、化学反応によるウエットエッチングでガラス基板を除去する技術がある（例えば、特許文献２参照）。
【特許文献１】特開２００４−２８２０５０号公報
【特許文献２】特開２００２−８７８４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、基板上に半導体素子を設けた後に、当該基板の薄膜化または除去を行うことによって、当該半導体素子に外部からの不純物元素や水分等が侵入しやすくなり半導体素子に悪影響を及ぼすことが懸念される。
【０００８】
本発明は上記問題を鑑み、基板上に半導体素子を設けた後に当該基板を薄膜化または除去した場合であっても、外部からの不純物元素や水分等の侵入による半導体素子への影響を抑制する半導体装置の作製方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の作製方法は、基板に表面処理を行い基板の一方の面に保護膜として機能する絶縁膜を形成し、絶縁膜上に薄膜トランジスタ等の半導体素子を形成し、基板を薄膜化することを特徴としている。表面処理としては、基板に不純物元素の添加やプラズマ処理を行う。基板を薄膜化する手段としては、基板の他方の面から研削処理または研磨処理等を行うことによって基板を部分的に除去することによって行うことができる。また、基板を除去して基板の一方の面に形成された絶縁膜を露出させてもよい。基板を除去する場合には、研削処理または研磨処理の一方または両方を行ってもよいし、研削処理、研磨処理に加えて化学処理によるエッチングを組み合わせて行うこともできる。
【００１０】
また、本発明の半導体装置の他の作製方法として、基板に窒素雰囲気下でプラズマ処理を行い基板の一方の面を窒化することにより窒化処理層を形成し、窒化処理層上に薄膜トランジスタを形成し、基板の他方の面から研削処理または研磨処理の一方または両方を行うことにより基板を薄膜化することを特徴としている。また、基板を除去して基板の一方の面に形成された絶縁膜を露出させてもよい。また、基板を除去して基板の一方の面に形成された窒化処理層を露出させてもよい。基板を除去する場合には、研削処理または研磨処理の一方または両方を行ってもよいし、研削処理、研磨処理に加えて化学処理によるエッチングを組み合わせて行うこともできる。なお、本発明における窒化処理層とは、少なくとも窒化物を有しており、基板の表面を窒化することにより基板に窒化物が形成される。また、基板に形成された窒化物は表面処理の条件によっては、濃度分布を有するように存在している場合がある。
【００１１】
また、本発明の半導体装置の他の作製方法として、基板の一方の面上に薄膜トランジスタを形成し、基板の他方の面から研削処理または研磨処理の一方または両方を行うことにより前記基板を薄膜化し、薄膜化した基板に窒素雰囲気下でプラズマ処理を行い薄膜化した基板の表面を窒化することによって窒化処理層を形成することを特徴としている。
【００１２】
また、本発明の半導体装置の他の作製方法として、基板に窒素雰囲気下でプラズマ処理を行い基板の一方の面を窒化することにより第１の窒化物を形成し、窒化物の上方に薄膜トランジスタを形成し、基板を薄膜化し、薄膜化した基板に窒素雰囲気下でプラズマ処理を行い薄膜化した基板の表面を窒化することによって第２の窒化物を形成することを特徴としている。基板の薄膜化としては、基板の他方の面から研削処理または研磨処理の一方または両方を行うことにより行う。また、研削処理または研磨処理と組み合わせて化学処理を用いたエッチングを行っても良い。
【００１３】
また、本発明は上記構成において、前記基板を薄膜化または除去した後に、前記薄膜トランジスタ等の半導体素子を覆うように可撓性を有するフィルムで封止することもできる。
【００１４】
また、本発明の半導体装置の作製方法として、上記構成において、プラズマ処理を、高周波を用いて電子密度が１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下、且つ電子温度が０．５ｅＶ以上１．５ｅＶ以下の条件下で行うことを特徴としている。
【００１５】
本発明の半導体装置は、基板の表面に形成された窒化処理層と、窒化処理層上に設けられた薄膜トランジスタとを有し、基板の厚さが１μｍ以上１００μｍ以下であり、窒化処理層の少なくとも一部に希ガス元素が含まれていることを特徴としている。
【００１６】
また、本発明の半導体装置の他の構成は、基板の表面に形成された窒化処理層と、窒化処理層上に設けられた薄膜トランジスタとを有し、基板の厚さが１μｍ以下であり、窒化処理層の少なくとも一部に希ガス元素が含まれていることを特徴としている。
【００１７】
また、本発明の半導体装置の他の構成は、基板の一方の面上に設けられた薄膜トランジスタと、基板の他方の面に形成された窒化処理層とを有し、基板の厚さが１μｍ以上１００μｍ以下であり、窒化処理層の少なくとも一部に希ガス元素が含まれていることを特徴としている。
【００１８】
また、本発明の半導体装置の他の構成は、基板の一方の面に形成された第１の窒化処理層と、基板の他方の面に形成された第２の窒化処理層と、第１の窒化処理層上に設けられた薄膜トランジスタとを有し、基板の厚さが１μｍ以上１００μｍ以下であり、第１の窒化処理層と第２の窒化処理層の少なくとも一部に希ガス元素が含まれていることを特徴としている。
【発明の効果】
【００１９】
基板上にトランジスタ等の半導体素子を設けた後に当該基板を薄膜化または除去することにより可撓性を有する半導体装置を作製する場合であっても、基板の薄膜化または除去前または基板の薄膜化後に表面処理を行い基板に保護膜を設けることによって、半導体素子に外部から侵入する不純物元素や水分等を抑制し、半導体装置の特性に悪影響を及ぼすことを防止することができる。また、表面処理として高密度プラズマ処理を行うことにより、半導体素子が設けられた基板に表面処理を行う場合であっても、半導体素子へのダメージを低減することができる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００２１】
本発明は、剛性を有する基板上に薄膜トランジスタ（ＴＦＴ）等の半導体素子を形成した後に、当該基板に研削処理、研磨処理、化学処理によるエッチング等を行うことよって、基板を薄膜化または除去して可撓性を有する半導体装置の作製を行う。さらに本発明では、基板を薄膜化または除去する前または薄膜化した後に、基板にプラズマ処理等の表面処理を行うことにより保護膜を形成する形態もとりうる。保護膜を形成することによって、基板を薄膜化または除去した場合であっても、当該基板上に設けられた半導体素子への不純物元素や水分等の侵入を抑制することが可能となる。
【００２２】
以下に、本発明の半導体装置の作製方法の一例を図１、図２を参照して説明する。なお、図１は、基板を薄膜化または除去する前にあらかじめ基板に表面処理を行う場合を示しており、図２は、基板を薄膜化した後に当該薄膜化された基板に表面処理を行う場合を示している。
【００２３】
はじめに、基板を薄膜化または除去する前に基板に表面処理を行う場合に関して図１を参照して説明する。
【００２４】
まず、基板１０１を用意し、表面をフッ酸（ＨＦ）、アルカリまたは純水を用いて洗浄する（図１（Ａ））。
【００２５】
基板１０１としては、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板またはステンレスを含む金属基板等を用いることができる。また、Ｓｉ等の半導体基板を用いてもよい。
【００２６】
次に、基板１０１の一方の面に表面処理を行う（図１（Ｂ））。基板１０１の表面処理は、プラズマ処理や不純物元素をドーピングすることにより行う。例えば、基板１０１の表面に窒素雰囲気下でプラズマ処理を行い、当該基板１０１の表面を窒化することによって窒化処理層１０２（以下、絶縁膜１０２とも記す）を形成する。この場合、絶縁膜１０２は、少なくとも窒化物が含まれており、基板に形成された窒化物は、表面処理の条件によっては濃度分布（ここでは窒素の濃度分布）を有するように存在している場合がある。他にも、酸素雰囲気下でプラズマ処理を行い当該基板１０１の表面を酸化することによって酸化処理層を形成してもよいし、酸素および窒素雰囲気下でプラズマ処理を行い当該基板１０１の表面を酸窒化することによって酸窒化処理層を形成してもよい。また、Ｎ原子をドーピングして基板１０１の表面にＮ原子を添加することによって窒化処理層１０２を形成したり、窒素雰囲気下で熱処理を行うことによって窒化処理層１０２を形成したりすることもできる。
【００２７】
なお、本発明におけるプラズマ処理とは、半導体膜、絶縁膜、導電膜等の被処理物に対する酸化処理、窒化処理、酸窒化処理、水素化処理、表面改質処理等を含んでおり、これらの処理はその目的に応じて用いるガスを選択すればよい。例えば、被処理物（ここでは基板１０１）に窒化処理を行う場合には、窒素を含む雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、窒素と水素と希ガス雰囲気下、ＮＨ３と希ガス雰囲気下、ＮＯ２と希ガス雰囲気下またはＮ２Ｏと希ガス雰囲気下）でプラズマ処理を行う。被処理物に酸化処理を行う場合には、酸素を含む雰囲気下（例えば、酸素（Ｏ２）若しくは一酸化二窒素と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下、酸素又は一酸化二窒素と水素（Ｈ２）と希ガス雰囲気下）でプラズマ処理を行う。なお、このとき、被処理物（ここでは基板１０１の表面に形成された絶縁膜１０２）にプラズマ処理に用いた希ガスが含まれている場合があり、例えば、Ａｒを用いた場合には被処理物中にＡｒが含まれている場合がある。
【００２８】
また、プラズマ処理として、高周波（マイクロ波等）を用いて高密度（好ましくは、１×１０１１ｃｍ−３以上１×１０１３ｃｍ−３以下）、且つ低電子温度（好ましくは０．５ｅＶ以上１．５ｅＶ以下）の条件下でのプラズマ処理（以下、「高密度プラズマ処理」と記す）を行うことが好ましい。プラズマの励起を、マイクロ波等の高周波の導入により行うことにより低電子温度で高密度のプラズマを生成することができ、この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、被処理物の表面を酸化処理または窒化処理することができる。このように、被処理物に高密度プラズマ処理を行うことにより、プラズマの密度が高密度であり、被処理物付近での電子温度が低いため、被処理物に対するプラズマによるダメージを抑制することができる。また、プラズマの密度が高密度であるため、プラズマ処理を用いて被処理物に窒化処理または酸化処理を行うことによって形成される窒化処理層または酸化処理層は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が低いため、従来のプラズマ処理や熱酸化法と比較して低温度で窒化処理または酸化処理を行うことができるため、例えば、基板としてガラスを用いた場合には、ガラス基板の歪点よりも１００℃以上低い温度でプラズマ処理を行った場合であっても十分に窒化処理または酸化処理を行うことができる。
【００２９】
次に、基板１０１の表面に形成された絶縁膜１０２上にトランジスタやダイオード等の半導体素子を有する素子群１０３を形成する（図１（Ｃ））。
【００３０】
素子群１０３としては、例えば、トランジスタ、ダイオードまたは太陽電池等を有する半導体素子から構成されている。トランジスタとしては、ガラス等の剛性を有する基板上に形成された半導体膜をチャネルとして利用する薄膜トランジスタ（ＴＦＴ）、Ｓｉ等の半導体基板上に当該基板をチャネルとして利用する電界効果型トランジスタ（ＦＥＴ）または有機材料をチャネルとして利用する有機ＴＦＴ等で設けることができる。また、ダイオードとしては、可変容量ダイオード、ショットキーダイオードまたはトンネルダイオード等の各種ダイオードを適用することができる。本発明では、これらのトランジスタやダイオード等を用いることよって、ＣＰＵ、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。また、素子群１０３は、トランジスタ等の半導体素子に加えてアンテナを有する形態もとりうる。素子群１０３にアンテナを設けた半導体装置は、アンテナで発生した交流の電圧を用いて動作を行い、またアンテナに印加する交流の電圧を変調することによって、非接触で外部機器（リーダ／ライタ）とデータの送受信を行うことが可能となる。なお、アンテナは、トランジスタを有する集積回路とともに形成してもよいし、集積回路とは別個に形成した後に電気的に接続するように設けてもよい。
【００３１】
次に、基板１０１の他方の面（絶縁膜１０２が設けられた面と反対側の面）を研削処理、研磨処理または化学処理によるエッチングを行うことにより基板１０１の薄膜化または除去を行う（図１（Ｄ））。研削処理は、砥石の粒子を用いて被処理物（ここでは、基板１０１）の表面を削り取り平滑にする。研磨処理は、研磨布紙や研磨砥粒を等の研磨材を用いて被処理物の表面を塑性的平滑作用または摩擦的みがき作用によって平滑にする。また、化学処理は、薬剤を用いて被処理物に化学エッチングを行う。
【００３２】
ここでは、研削手段１０４を用いて基板１０１の表面に研削処理を行う例を示している。なお、研削処理後にさらに基板１０１の表面に研磨処理を行うことが好ましく、研削処理後に研磨処理を行うことによって基板１０１の表面形状を均一化することができる。また、研削処理、研磨処理を行った後に、化学処理を用いてさらにエッチングを行うことによって基板の薄膜化または除去を行ってもよい。特に、基板１０１を除去する場合には、研削処理、研磨処理等を行い基板をある程度薄膜化した後に、化学処理によりエッチングを行うことによって、効率的に基板１０１を除去することができる。なお、基板１０１としてガラス基板を用いる場合には、化学処理として弗化水素酸を含む薬液を用いた化学エッチングを行うことが好ましい。なお、基板１０１の薄膜化を行う場合には、基板の厚さが１μｍ以上１００μｍ以下、好ましくは２μｍ以上５０μｍ以下、より好ましくは４μｍ以上３０μｍ以下にすると可撓性を有するため好ましい。また、基板１０１を除去する場合には、完全に除去することが好ましいが、基板の厚さを１μｍ以下にすればよい。
【００３３】
また、基板１０１を除去する場合には、基板１０１と当該基板１０１に保護膜として設けられた絶縁膜１０２とがエッチングの選択比を利用して、絶縁膜１０２をストッパーとして用いることができる。例えば、基板１０１としてガラス基板を用い、当該ガラス基板に窒素雰囲気下で高密度プラズマ処理を行うことにより窒化処理層を形成した場合、窒化処理層は窒化処理されていないガラス基板と比較して窒化物を含んでいるため物理的強度が向上する。そのため、基板１０１を研削または研磨により除去する際に、窒化処理層を研削または研磨のストッパーとして利用することができる。また、化学処理により基板１０１を除去する場合にも同様に、エッチングの選択比を利用して窒化処理層をストッパーとして利用することができる。
【００３４】
以上の工程を経て、可撓性を有する半導体装置を作製することができる（図１（Ｅ））。また、この後、さらに利用に応じて可撓性を有するフィルム等で素子群１０３を封止することによって半導体装置としてもよく、実施者が適宜選択して行うことができる。
【００３５】
このように、図１に示した半導体装置では、基板１０１を薄膜化した後であっても、保護膜として機能する絶縁膜１０２が形成されているため、素子群１０３に不純物元素が混入することを防止することができる。
【００３６】
続いて、図２を用いて基板を薄膜化した後に当該薄膜化された基板に表面処理を行う場合に関して説明する。
【００３７】
まず、基板１０１を用意し、表面をフッ酸（ＨＦ）、アルカリまたは純水を用いて洗浄する（図２（Ａ））。基板１０１としては、上述したいずれかの基板を用いればよい。
【００３８】
次に、基板１０１上にトランジスタ等の半導体素子を有する素子群１０３を形成する（図２（Ｂ））。
【００３９】
次に、基板１０１の表面（素子群１０３が設けられた面と反対側の面）を研削、研磨またはエッチングすることにより基板１０１を薄膜化して基板１０６とする（図２（Ｃ））。ここでは、研削手段１０４を用いて基板１０１の表面を研削する例を示している。また、研削後にさらに基板１０１の表面を研磨することによって、基板１０１の表面形状を均一化することができる。また、研削処理、研磨処理を行った後に、化学処理を用いてさらにエッチングを行うことによって基板の薄膜化を行ってもよい。
【００４０】
次に、薄膜化された基板１０６に表面処理を行う（図２（Ｅ））。表面処理としては、上述したいずれかの方法を用いて行うことができるが、ここでは、高密度プラズマ処理を用いて表面処理を行うことが好ましい。ＣＶＤ法やスパッタ法等を用いて保護膜として機能する絶縁膜を設けることも可能であるが、これらの方法を用いた場合には、処理温度等の影響により被処理物である素子群１０３にダメージが加わり、素子群に含まれるトランジスタ等の特性に悪影響を及ぼす恐れがある。一方、高密度プラズマ処理を行った場合には、プラズマの密度が高密度であり、被処理物付近での電子温度が低いため、被処理物に対するプラズマによるダメージを抑制することができる。また、プラズマの電子温度が低いため、従来のプラズマ処理や熱酸化法と比較して低温度で窒化処理または酸化処理等を行うことができる。また、プラズマの密度が高密度であるため、プラズマ処理を用いて被処理物に窒化処理または酸化処理を行うことによって形成される窒化処理層または酸化処理層等は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。従って、例えば、基板１０６の表面に窒素雰囲気下で高密度プラズマ処理を行うことによって、当該基板１０６の表面に保護膜として機能する窒化処理層１０７（以下、「絶縁膜１０７」とも記す）を形成する。このとき、被処理物（ここでは基板１０６の表面に形成された絶縁膜１０７）にプラズマ処理に用いた希ガスが含まれている場合があり、例えば、Ａｒを用いた場合には被処理物中にＡｒが含まれている場合がある。なお、保護膜として機能する絶縁膜１０７が形成された状態で基板１０６の厚さを１μｍ以上１００μｍ以下、好ましくは２μｍ以上５０μｍ以下、より好ましくは４μｍ以上３０μｍ以下にすると可撓性を有するため好ましい。
【００４１】
このように、基板１０１を薄膜化した後に、当該薄膜化された基板１０６の表面に保護膜として機能する絶縁膜１０７を形成することによって、素子群１０３に不純物元素が混入することを防止することができる。
【００４２】
また、図１で示したように基板１０１を薄膜化する前に保護膜として機能する絶縁膜１０２を形成した後に薄膜化を行い、さらに図２に示したように薄膜化された基板１０６に保護膜として機能する絶縁膜１０７を形成することもできる。例えば、基板１０１を薄膜化する前に基板１０１の一方の表面にＮ原子をドーピングしてＮ原子を添加して基板１０１の表面に窒化処理層１０２（絶縁膜１０２）を形成し、さらに基板１０１上に絶縁膜１０２を介してトランジスタ等の素子群を形成した後に基板１０１の他方の面を薄膜化し、基板１０１の薄膜化した面に窒素雰囲気下で高密度プラズマ処理を行うことにより窒化処理層１０７（絶縁膜１０７）を形成することができる。また、他にも、基板１０１を薄膜化する前に基板１０１の一方の表面に窒素雰囲気下で高密度プラズマ処理を行うことにより窒化処理層１０２（絶縁膜１０２）を形成し、さらに基板１０１上に絶縁膜１０２を介してトランジスタ等の素子群を形成した後に基板１０１の他方の面を薄膜化し、基板１０１の薄膜化した面に高密度プラズマ処理を行うことにより保護膜として機能する絶縁膜を形成することができる。
【００４３】
なお、トランジスタ等の半導体素子からなる素子群が設けられた基板に表面処理を行う場合（ここでは、基板を薄膜化した後に表面処理を行う場合）、表面処理として高密度プラズマ処理を用いることが好ましい。高密度プラズマ処理を用いることにより、表面処理に伴う素子群１０３へのダメージを抑制することができるためである。一方、トランジスタ等の半導体素子からなる素子群が設けられていない基板に表面処理を行う場合（ここでは、基板を薄膜化する前に表面処理を行う場合）には、素子群へのダメージ等を考慮しなくてよいため、表面処理としては高密度プラズマ処理、不純物元素のドーピング、窒素雰囲気下または酸素雰囲気下等における熱酸化処理、ＣＶＤ法、スパッタ法等の方法を用いることができる。
【００４４】
このように、基板１０１を薄膜化する前と基板１０１を薄膜化した後に表面処理を行うことによって、保護膜として機能する絶縁膜１０２および絶縁膜１０７が形成されるため、より効果的に外部から素子群１０３に不純物元素が混入することを防止することができる。
【００４５】
以上のように、基板を薄膜化する前または薄膜化した後に基板にプラズマ処理等の表面処理を行い保護膜を形成することによって、基板を薄膜化した場合であっても、基板上に設けられた半導体素子への不純物元素や水分等の侵入を抑制することが可能となる。
【００４６】
以下に、上述した図１または図２の作製方法の具体例に関して図面を参照して説明する。
【００４７】
（実施の形態１）
本実施の形態では、本発明の半導体装置の作製方法の一例に関して図３、図４を参照して説明する。はじめに、上述した図１の作製方法に関し、より詳細に説明する。
【００４８】
まず、基板２０１を用意し、基板２０１表面をフッ酸（ＨＦ）、アルカリまたは純水を用いて洗浄する（図３（Ａ））。
【００４９】
基板２０１としては、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板、ステンレスを含む金属基板またはＳｉ等の半導体基板等を用いることができる。なお、ここでは基板２０１としてガラス基板を用いる場合を示す。
【００５０】
次に、プラズマ処理を行い基板２０１の一方の面に窒化処理を行うことによって、当該基板２０１の表面に窒化処理層２０２（以下、「絶縁膜２０２」とも記す）を形成する（図３（Ｂ））。絶縁膜２０２は、少なくとも窒化物が含まれており、基板に形成された窒化物は、表面処理の条件によっては濃度分布（ここでは窒素の濃度分布）を有するように存在している場合がある。また、プラズマ処理の他にも、Ｎ原子をドーピングすることにより、基板２０１に絶縁膜２０２を形成することも可能である。また、プラズマ処理を行う場合には、上述した高密度プラズマ処理を行うことが好ましい。高密度プラズマ処理を行うことによって、低電子温度且つ高密度で行えるため、基板２０１表面へのダメージを低減し且つ表面を緻密にすることができる。
【００５１】
被処理物に高密度プラズマ処理を行うことにより、プラズマの密度が高密度であり、被処理物付近での電子温度が低いため、被処理物に対するプラズマによるダメージを抑制することができる。また、プラズマの密度が高密度であるため、プラズマ処理を用いて被処理物に窒化処理または酸化処理を行うことによって形成される窒化処理層または酸化処理層は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。また、プラズマの電子温度が低いため、従来のプラズマ処理や熱酸化法と比較して低温度で窒化処理または酸化処理を行うことができる。基板２０１としてガラスを用いた場合には、ガラス基板の歪点よりも１００℃以上低い温度でプラズマ処理を行った場合であっても十分に窒化処理または酸化処理を行うことができる。
【００５２】
次に、絶縁膜２０２上に下地膜として機能する下地絶縁膜２０３（以下、「絶縁膜２０３」とも記す）を形成し、絶縁膜２０３上に半導体膜２０４を形成する（図３（Ｃ））。
【００５３】
絶縁膜２０３としては、ＣＶＤ法やスパッタ法等を用いて、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。例えば、絶縁膜２０３を２層構造で設ける場合、１層目の絶縁膜として窒化酸化珪素膜で設け、２層目の絶縁膜として酸化窒化珪素膜を設けるとよい。また、絶縁膜２０３を３層構造で設ける場合、１層目の絶縁膜として酸化窒化珪素膜を設け、２層目の絶縁膜として窒化酸化珪素膜を設け、３層目の絶縁膜として酸化窒化珪素膜を設けるとよい。このように、下地膜として機能する絶縁膜２０３を形成することによって、基板２０１からＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜２０４中に拡散し、半導体素子の特性に悪影響を及ぼすのを抑制することができる。
【００５４】
半導体膜２０４としては、非晶質（アモルファス）半導体またはセミアモルファス半導体（ＳＡＳ）で形成することができる。また多結晶半導体膜を用いていても良い。ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、０．５〜２０ｎｍの結晶領域を観測することができ、珪素を主成分とする場合にはＬ−Ｏフォノンに由来するラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしている。Ｘ線回折では珪素結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。未結合手（ダングリングボンド）を終端させるため水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ＳＡＳは、珪素を含む気体をグロー放電分解（プラズマＣＶＤ）して形成する。珪素を含む気体としては、ＳｉＨ４、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることが可能である。またＧｅＦ４を混合させても良い。この珪素を含む気体をＨ２、または、Ｈ２とＨｅ、Ａｒ、Ｋｒ、Ｎｅから選ばれた一種または複数種の希ガス元素で希釈してもよい。希釈率は２〜１０００倍の範囲、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚである。基板加熱温度は３００℃以下でよい。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０２０ａｔｏｍｓ／ｃｍ３以下とすることが望ましく、特に、酸素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下とする。ここでは、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）を用いてシリコン（Ｓｉ）を主成分とする材料（例えばＳｉｘＧｅ１−ｘ等）で非晶質半導体膜を形成し、当該非晶質半導体膜をレーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法などの公知の結晶化法により結晶化させる。また、結晶化の方法として、他にもＤＣバイアスを印加して熱プラズマを発生することにより、当該熱プラズマを半導体膜に作用することによって行ってもよい。
【００５５】
次に、半導体膜２０４を選択的にエッチングすることによって、島状の半導体膜２０５ａ〜２０５ｄを形成し、当該島状の半導体膜２０５ａ〜２０５ｄを覆うようにゲート絶縁膜２０６を形成する（図３（Ｄ））。
【００５６】
ゲート絶縁膜２０６としては、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。また、他にも島状の半導体膜２０５ａ〜２０５ｄに酸素雰囲気下（例えば、酸素（Ｏ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または酸素と水素（Ｈ２）と希ガス雰囲気下）または窒素雰囲気下（例えば、窒素（Ｎ２）と希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅの少なくとも一つを含む）雰囲気下または窒素と水素と希ガス雰囲気下またはＮＨ３と希ガス雰囲気下）で高密度プラズマ処理を島状の半導体膜２０５ａ〜２０５ｄの表面を酸化処理または窒化処理することによって、ゲート絶縁膜を形成することもできる。高密度プラズマ処理により島状の半導体膜２０５ａ〜２０５ｄに酸化処理または窒化処理を行うことによって形成される酸化処理層または酸化処理層から形成されるゲート絶縁膜は、ＣＶＤ法やスパッタ法等により形成された絶縁膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を有している。
【００５７】
次に、ゲート絶縁膜２０６上にゲート電極２０７を選択的に形成した後、当該ゲート電極２０７を覆うように絶縁膜２０９、絶縁膜２１１を形成する。なお、ここでは、薄膜トランジスタ２１０ａ〜２１０ｄにおいて、ゲート電極２０７の側面に接するようにサイドウォール（以下、「絶縁膜２０８」とも記す）を形成し、さらにｎチャネル型薄膜トランジスタ２１０ａ、２１０ｃにおいて、当該絶縁膜２０８の下方に位置する半導体膜２０５ａ、２０５ｃにＬＤＤ領域を設けた例を示している（図３（Ｅ））。
【００５８】
ゲート電極２０７としては、ＣＶＤ法やスパッタ法等により、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料の単層構造または積層構造で設けることができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。例えば、窒化タンタルとタングステンとの積層構造で設けることができる。
【００５９】
絶縁膜２０９としては、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜の単層構造、またはこれらの積層構造で設けることができる。
【００６０】
絶縁膜２１１としては、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂からなる単層または積層構造で設けることができる。なお、シロキサン樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。なお、図３における半導体装置において、絶縁膜２０９を設けずにゲート電極２０７を覆うように絶縁膜２１１を直接設けることも可能である。
【００６１】
次に、絶縁膜２１１上に島状の半導体膜２０５ａ〜２０５ｄのソース領域およびドレイン領域と電気的に接続するように導電膜２１２を形成し、当該導電膜２１２を覆うように絶縁膜２１３を形成し、薄膜トランジスタ２１０ａ〜２１０ｄ（以下、ｎチャネル型薄膜トランジスタ２１０ａ、２１０ｃ、ｐチャネル型薄膜トランジスタ２１０ｂ、２１０ｄとも記す）を設ける（図４（Ａ））。
【００６２】
導電膜２１２としては、ＣＶＤ法やスパッタ法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）から選ばれた一種の元素または当該元素を複数含む合金からなる単層構造または積層構造を用いることができる。例えば、当該元素を複数含む合金からなる導電膜として、例えばＣとＴｉを含有したＡｌ合金、Ｎｉを含有したＡｌ合金、ＣとＮｉを含有したＡｌ合金、ＣとＭｎを含有したＡｌ合金等を用いることができる。また、積層構造で設ける場合、ＡｌとＴｉを積層させることによって設けることができる。
【００６３】
絶縁膜２１３としては、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料やシロキサン樹脂からなる単層または積層構造で設けることができる。
【００６４】
次に、基板２０１の他方の表面（絶縁膜２０２が設けられた面と反対側の面）に研削処理、研磨処理、または化学処理によるエッチング等を行うことによって基板２０１を薄膜化または除去する（図４（Ｂ））。ここでは、研削手段２１４を用いて基板２０１の表面を研削する例を示している。また、研削後にさらに基板２０１の表面に研磨処理を行うことが好ましく、研削処理後に研磨処理を行うことによって基板２０１の表面形状を均一化することができる。また、研削処理、研磨処理を行った後に、化学処理を用いてさらにエッチングを行うことによって基板の薄膜化または除去を行ってもよい。特に、基板２０１を除去する場合には、研削処理、研磨処理等を行い基板をある程度薄膜化した後に、化学処理によりエッチングを行うことによって、効率的に基板２０１を除去することができる。
【００６５】
以上の工程により、可撓性を有する半導体装置を得ることができる（図４（Ｃ））。
【００６６】
なお、本発明の半導体装置に含まれる薄膜トランジスタの構造は上述した構造に限られない。例えば、図３（Ｅ）では、ｎ型の薄膜トランジスタ２１０ａ、２１０ｃにサイドウォールの下方に位置する半導体膜にＬＤＤ領域を設け、ｐ型の薄膜トランジスタ２１０ｂ、２１０ｄにはＬＤＤ領域を設けていないが、両方にＬＤＤ領域を設けた構成としてもよいし、両方にＬＤＤ領域およびサイドウォールを設けない構造（図７（Ａ））とすることもできる。また、薄膜トランジスタの構造として上述した構造に限られず、チャネル形成領域が１つ形成されるシングルゲート構造でもよいし、２つ形成されるダブルゲート構造または３つ形成されるトリプルゲート構造等のマルチゲート構造を用いることができる。また、ボトムゲート構造としてもよいし、チャネル形成領域の上下にゲート絶縁膜を介して配置された２つのゲート電極を有するデュアルゲート型としてもよい。また、ゲート電極を積層構造で設ける場合に、ゲート電極下方に形成される第１の導電膜２０７ａと当該第１の導電膜２０７ａ上に形成される第２の導電膜２０７ｂで設け、当該第１の導電膜２０７ａをテーパー状で形成し、第１の導電膜にのみ重なるようにソースまたはドレイン領域として機能する不純物領域より低い濃度の不純物領域を設ける構造（図７（Ｂ））で設けることもできる。また、ゲート電極を積層構造で設ける場合に、ゲート電極の下方に形成される第１の導電膜２０７ａと当該第１の導電膜２０７ａ上に形成される第２の導電膜２０７ｂで設け、当該第２の導電膜２０７ｂの側壁に接し且つ導電膜２０７ａの上方に形成されるようにサイドウォール２０８を設ける構造（図７（Ｃ））とすることも可能である。また、上記構成において、半導体膜のソースまたはドレイン領域として機能する不純物領域をＮｉ、Ｃｏ、Ｗ、Ｍｏ等のシリサイドで設けることも可能である。
【００６７】
続いて、上記図３、図４とは異なる半導体装置の作製方法の一例に関して図５を用いて説明する。具体的には、上述した図２の作製方法に関し、より詳細に説明する。
【００６８】
まず、図４（Ａ）に示す状態まで上述したように形成する。ただし、ここでは基板２０１の表面に表面処理を行わずに基板２０１上に絶縁膜２０３を直接形成する（図５（Ａ））。
【００６９】
次に、基板２０１の一方の表面（絶縁膜２０３が設けられた面と反対側の面）に研削処理、研磨処理、化学処理によるエッチング等を行うことによって、基板２０１を薄膜化し、基板２１６とする（図５（Ｂ））。ここでは、研削手段２１４を用いて基板２０１の表面を研削する例を示している。また、研削後にさらに基板２０１の表面を研磨することによって、基板２０１の表面形状を均一化することができる。
【００７０】
次に、薄膜化された基板２１６に表面処理を行い保護膜として機能する絶縁膜を形成する（図５（Ｄ））。表面処理としては、上述したいずれかの方法を用いて行うことができるが、ここでは、高密度プラズマ処理を用いて基板２１６に表面処理を行うことが好ましい。ＣＶＤ法やスパッタ法等を用いて保護膜として機能する絶縁膜２１７を設けることも可能であるが、これらの方法を用いた場合には、処理温度等の影響により被処理物である薄膜トランジスタ２１０ａ〜２１０ｄ等にダメージが加わり、当該薄膜トランジスタ２１０ａ〜２１０ｄの特性に悪影響を及ぼす恐れがある。一方、高密度プラズマ処理を行った場合には、プラズマの密度が高密度であり、被処理物付近での電子温度が低いため、被処理物である薄膜トランジスタ２１０ａ〜２１０ｄ等に対するプラズマによる損傷を抑制することができる。また、プラズマの密度が高密度であるため、例えば、プラズマ処理を用いて被処理物に窒化処理または酸化処理を行うことによって形成される窒化処理層または酸化処理層等は、ＣＶＤ法やスパッタ法等により形成された膜と比較して膜厚等が均一性に優れ、且つ緻密な膜を形成することができる。ここでは、基板２１６の表面に窒素雰囲気下で高密度プラズマ処理を行うことによって、当該基板２１６の表面に保護膜として機能する窒化処理層２１７（以下、「絶縁膜２１７」とも記す）を形成する。このとき、被処理物（ここでは基板２１６の表面に形成された絶縁膜２１７）にプラズマ処理に用いた希ガスが含まれている場合があり、例えば、Ａｒを用いた場合には被処理物中にＡｒが含まれている場合がある。
【００７１】
また、本発明の半導体装置は図３〜図５に示した構造に限られず、例えば図６に示す構造もとりうる。図６（Ａ）に示す構造は、上記図４（Ｂ）において、基板２０１を薄膜化する際に、基板２０１を完全に除去せずに薄膜化を行うことによって、基板２１８として残す構造である。また、図６（Ｂ）に示すように、図６（Ａ）に示した構造において、基板２１８の表面（絶縁膜２０２が設けられた面と反対側の面）に表面処理を行い保護膜として機能する絶縁膜２１７を設けた構造とすることもできる。この場合、保護膜として機能する絶縁膜２０２、基板２１６および絶縁膜２１７の積層構造によって形成されているため、より効果的に外部から薄膜トランジスタに不純物元素や水分等が混入することを防止することができる。例えば、ガラス基板に窒化処理を行うことによって、保護膜として機能する絶縁膜２０２又は絶縁膜２１７を形成した場合、図６（Ｂ）の構造において、基板を構成する酸化珪素が窒化処理層に挟まれた構造となる。
【００７２】
また、本発明の半導体装置は、非接触でデータの送受信が可能な半導体装置（ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）や画素部を有する表示装置への適用も可能である。
【００７３】
例えば、上記図４において、基板２０１を薄膜化または除去する前に絶縁膜２１３上にアンテナとして機能する導電膜２２１を形成し、当該導電膜２２１を覆うように保護膜として機能する絶縁膜２２２を形成し、続けて基板２０１を薄膜化または除去することによって、可撓性を有し非接触でデータの送受信が可能な半導体装置を作製することができる（図８（Ａ））。
【００７４】
導電膜２２１としては、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【００７５】
また、基板２０１を薄膜化または除去する前にアンテナとして機能する導電膜２２１が設けられた基板２２３と基板２０１上に設けられた薄膜トランジスタ等の半導体素子を電気的に接続するように貼り合わせ、続けて基板２０１を薄膜化または除去することによって、可撓性を有し、非接触でデータの送受信が可能な半導体装置を作製することができる（図８（Ｂ））。
【００７６】
基板２２３としては、あらかじめプラスチック等の可撓性を有する材料を用いてもよいし、基板２０１と基板２２３を貼り合わせた後に両方の基板の薄膜化または除去を行うことも可能であり、この場合基板２０１と同様の材料を用いることができる。また、基板２０１と基板２２３との貼り合わせとして、ここでは接着性を有する樹脂２２４に含まれた導電性粒子２２５を用いることによって、半導体素子とアンテナとして機能する導電膜２２１との接続を行っているが、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）等の異方性導電性接着剤や半田接合等を用いて接続することも可能である。
【００７７】
また、上記図４において、基板２０１を薄膜化または除去する前に絶縁膜２１１上に導電膜２１２と電気的に接続するように画素電極２３１を設けることによって、画素部を有する半導体装置を作製することができる。例えば、画素電極２３１上に配向膜２３２および配向膜２３４で挟むように液晶材料２３３を設け、配向膜２３４上に対向電極２３５を設けることによって、可撓性を有する液晶表示装置を作製することができる（図８（Ｃ））。また、画素電極２３１上に有機ＥＬ層等の発光層２３６および対向電極２３７を連続して積層することによって、可撓性を有する自発光型の表示装置を作製することができる（図８（Ｄ））。なお、図８（Ｄ）において、絶縁膜２３８は複数の画素を分離するための隔壁として設けられ、絶縁膜２３９は保護膜として設けられている。
【００７８】
なお、本実施の形態においては、上述した図１または図２における素子群として薄膜トンジスタを用いた例を示したが、これに限られず、上述したように、Ｓｉ等の半導体基板上に当該半導体基板をチャネルとして利用する電界効果型トランジスタ（ＦＥＴ）や有機材料をチャネルとして利用する有機ＴＦＴ等で設けることができる。また、トランジスタの他にもダイオードや太陽電池等を設けることができる。
【００７９】
例えば、基板２０１としてＳｉ等の半導体基板を用いる場合には、基板２０１上の一方の面上に当該半導体基板をチャネル領域としてトランジスタを形成し、その後基板２０１の他方の面から薄膜化を行った後に、薄膜化した基板２０１の表面に表面処理を行い保護膜として機能する絶縁膜を形成することができる。表面処理としては、上述したいずれかの方法を用いて行うことができるが、高密度プラズマ処理を行うことによりトランジスタに加わるダメージを抑制することができるため好ましい。
【００８０】
なお、本実施の形態は本明細書に記載した他の実施の形態と自由に組み合わせて行うことができる。
【００８１】
（実施の形態２）
本実施の形態では、上記実施の形態におけるプラズマ処理を行う場合の装置の一例に関して図面を参照して説明する。
【００８２】
図１９（Ａ）のプラズマ処理装置は、プラズマの生成が可能な複数の処理室と、各処理室に基板を搬送する共通室、及び基板を出し入れするロードロック室を備えている。このように、絶縁膜、導電膜または半導体膜の成膜およびプラズマ処理を連続して行う場合には、複数の処理室を備えたプラズマ処理装置を用いることができる。なお、図１９（Ａ）は、本実施の形態で示すプラズマ処理装置の一構成例を上面からみた図である。
【００８３】
図１９（Ａ）で例示するプラズマ処理装置は、第１の処理室３１１、第２の処理室３１２、第３の処理室３１３、第４の処理室３１４、ロードロック室３１０、３１５、共通室３２０を有している。それぞれの処理室は気密性を有している。各処理室には、真空排気手段、ガス導入手段、プラズマ発生手段が備えられている。
【００８４】
ロードロック室３１０、３１５は、試料（処理基板）を各処理室に搬入するための部屋である。共通室３２０は、それぞれのロードロック室３１０、３１５および第１〜第４の処理室に対して共通に配置されている。基板２０１はロードロック室３１０、３１５からこの共通室３２０を経由して各処理室に搬送される。第１〜第４の処理室は、基板１０１に導電膜、絶縁膜または半導体膜の成膜処理、エッチング処理、若しくはプラズマ処理などを行うための部屋である。なお、共通室３２０には、ロボットアーム３２１が設けてあり、ロボットアーム３２１によって、基板１０１が各部屋へ運ばれる。
【００８５】
第１の処理室３１１、第２の処理室３１２、第３の処理室３１３、第４の処理室３１４及びロードロック室３１０、３１５と、共通室３２０との間にはゲート弁３２２〜３２７が設けられている。
【００８６】
第１の処理室３１１、第２の処理室３１２、第３の処理室３１３及び第４の処理室３１４は、目的に応じて内部の構成が異なっている。処理の内容としては、プラズマ処理、成膜処理、熱処理、エッチング処理などがある。
【００８７】
図１９（Ｂ）は、プラズマ処理を行うための処理室内の構成例である。処理室内には、プラズマ処理を行う被処理基板３３１を配置するための支持台３５１と、ガスを導入するためのガス供給部３５２と、排気口３５３と、アンテナ３５４と、誘電板３５５と、プラズマ発生用の高周波を供給する高周波供給部３５６とを有している。また、支持台３５１に温度制御部３５７を設けることによって、被処理基板３３１の温度を制御することも可能である。以下に、プラズマ処理の一例に関して説明する。
【００８８】
ここで、プラズマ処理とは、半導体膜、絶縁膜、導電膜に対する酸化処理、窒化処理、酸窒化処理、水素化処理、表面改質処理を含んでいる。これらの処理は、その目的に応じて用いるガスを選択すれば良い。
【００８９】
例えば、酸化処理または窒化処理を行うには以下のようにすれば良い。まず、処理室内を真空にし、ガス供給部３５２から酸素または窒素を含むガスを導入する。例えば、酸素を含むガスとしては、酸素（Ｏ２）と希ガスまたは酸素と水素と希ガスの混合ガスを導入することができる。また窒素を含むガスとしては、窒素と希ガスまたはアンモニアガスと希ガスの混合ガスを導入することができる。次に、被処理基板３３１を温度制御部３５７を有する支持台３５１に配置させ、被処理基板３３１を１００℃〜５５０℃に加熱する。なお、被処理基板３３１と誘電板３５５との間隔は、２０〜８０ｍｍ（好ましくは２０〜６０ｍｍ）の範囲内とする。
【００９０】
次に、高周波供給部３５６からアンテナ３５４にマイクロ波を供給する。ここでは、周波数２．４５ＧＨｚのマイクロ波を供給する。そして、マイクロ波をアンテナ３５４から誘電板３５５を通して処理室内に導入することによって、プラズマ励起により活性化された高密度プラズマ３５８が生成される。マイクロ波の導入によりプラズマの励起を行うと、低電子温度（３ｅＶ以下、好ましくは１．５ｅＶ以下）で高電子密度（１×１０１１ｃｍ−３以上）のプラズマを生成することができる。この低電子温度且つ高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）を用いることによって、被処理基板３３１にダメージを与えずに当該被処理基板３３１の表面にプラズマ処理を行い窒化処理または酸化処理を行うことができる。
【００９１】
例えば、ＮＨ３ガスとＡｒガス雰囲気中でプラズマ処理を行った場合、マイクロ波によりＮＨ３ガスとＡｒガスとが混合された高密度励起プラズマが生成される。ＮＨ３ガスとＡｒガスとが混合された高密度励起プラズマ中では、導入されたマイクロ波によりＡｒガスが励起されてラジカルが生成され、当該ＡｒラジカルとＮＨ３分子とが衝突することにより窒素ラジカル（ＮＨラジカルを含む場合もある）が生成される。そのラジカルと被処理基板３３１とが反応して、当該被処理基板３３１の窒化を行うことができる。その後、ＮＨ３ガスとＡｒガスとが、排気口３５３から処理室外へ排気される。また、酸素又は亜酸化窒素などを導入した場合には、酸素ラジカル（ＯＨラジカルを含む場合もある）が生成され被処理基板３３１若しくは被処理基板３３１上にある被膜の酸化を行うことができる。
【００９２】
また、例えば、基板２０１上に設けるトランジスタの作製においても、この高密度プラズマによる固相反応で半導体膜を直接酸化、窒化若しくは酸窒化してゲート絶縁膜を形成することができる。また、高密度プラズマによる固相反応で半導体膜に形成した絶縁膜に、プラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し積層させたゲート絶縁膜としても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成される電界効果型トランジスタは、特性のばらつきを小さくすることができる。
【００９３】
以下に、具体例として、上記図３において、基板２０１に対して、第１の処理室３１１において基板２０１にプラズマ処理を行い、第２の処理室３１２において絶縁膜２０３を形成し、第３の処理室３１３においてプラズマ処理を行い、第４の処理室３１４において半導体膜２０４を成膜する一例について説明する。
【００９４】
まず、基板２０１は多数枚が収納されたカセット３２８ごとロードロック室３１０に搬入される。カセット３２８の搬入後、ロードロック室３１０の搬入扉を閉鎖する。この状態において、ゲート弁３２２を開けてカセット３２８から処理基板を１枚取り出し、ロボットアーム３２１によって共通室３２０に配置させる。この際、共通室３２０において基板２０１の位置合わせが行われる。
【００９５】
次に、ゲート弁３２２を閉鎖し、ついでゲート弁３２４を開ける。そして、第１の処理室３１１へ基板２０１を移送する。第１の処理室３１１内で、基板２０１に対してプラズマ処理を行うことによって、基板２０１を酸化または窒化させる。ここでは、第１の処理室３１１において、窒素雰囲気下でプラズマ処理を行うことによって、基板２０１の表面に窒化物を含む窒化処理層２０２を形成する。
【００９６】
次に、基板２０１表面に窒化処理層を形成した後、基板２０１はロボットアーム３２１によって共通室３２０に引き出され、第２の処理室３１２に移送される。第２の処理室３１２内では、１５０℃〜３００℃の温度で成膜処理を行い、絶縁膜２０３を形成する。絶縁膜２０３としては、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）などの酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。ここでは、第２の処理室３１２において、プラズマＣＶＤ法により、１層目の絶縁膜として窒化酸化シリコン膜を形成し、２層目の絶縁膜として酸化窒化シリコン膜を形成する。なお、プラズマＣＶＤ法に限られず、ターゲットを用いたスパッタ法により形成してもよい。
【００９７】
次に、絶縁膜２０３を成膜した後、基板２０１はロボットアーム３２１によって共通室３２０に引き出され、第３の処理室３１３に移送される。第３の処理室３１３内では、絶縁膜２０３に対してプラズマ処理を行うことによって、絶縁膜２０３を酸化または窒化させる。ここでは、第３の処理室３１３において、酸素雰囲気下（例えば、酸素と希ガス雰囲気下または酸素と水素と希ガス雰囲気下または一酸化二窒素と希ガス雰囲気下）でプラズマ処理を行うことによって、絶縁膜２０３の表面を酸化させる。
【００９８】
次に、絶縁膜２０３を酸化した後、基板２０１はロボットアーム３２１によって共通室３２０に引き出され、第４の処理室３１４に移送される。第４の処理室３１４内では、１５０℃〜３００℃の温度で成膜処理を行い、プラズマＣＶＤ法により半導体膜２０４を形成する。なお、半導体膜２０４としては、微結晶半導体膜、非晶質ゲルマニウム膜、非晶質シリコンゲルマニウム膜またはこれらの積層膜などを使用することができる。また、半導体膜の形成温度を３５０℃〜５００℃として水素濃度を低減するための熱処理を省略してもよい。なお、ここではプラズマＣＶＤ法を用いて形成する例を示したが、ターゲットを用いたスパッタ法を用いて形成してもよい。
【００９９】
以上のように、半導体膜を成膜した後、基板２０１はロボットアーム３２１によってロードロック室３１５に移送され、カセット３２９に収納される。
【０１００】
なお、図１９（Ａ）に示したのはあくまで一例であり、例えば、半導体膜を形成した後に続けて第５の処理室を用いて導電膜や絶縁膜を形成してもよいし、さらに処理室の数を増やすことも可能である。また、プラズマ処理を行う処理室とは別にＲＴＡ等の加熱処理を行う処理室を設け、半導体装置の作製工程における熱処理に利用することも可能である。また、図１９（Ａ）において第１の処理室３１１〜第４の処理室３１４はシングル型の処理室を用いた例を示したが、バッチ型の処理室を用いて多数枚を一度に処理する構成としてもよい。
【０１０１】
なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した材料や形成方法は、本実施の形態でも組み合わせて利用することができるし、本実施の形態で示した材料や形成方法も上記実施の形態でも組み合わせて利用することができる。
【０１０２】
（実施の形態３）
本実施の形態では、上記実施の形態とは異なる半導体装置の作製方法に関して図面を参照して説明する。具体的には、薄膜トランジスタ、記憶素子及びアンテナを含む本発明の半導体装置の作製方法について、図面を参照して説明する。
【０１０３】
まず、基板７０１の一表面に、窒素雰囲気下でプラズマ処理を行い窒化処理層７０２（以下、絶縁膜７０２とも記す）を形成し、続けて下地となる絶縁膜７０３および非晶質半導体膜７０４（例えば非晶質珪素を含む膜）を形成する（図９（Ａ））。
【０１０４】
基板７０１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁膜を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はないため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。また、Ｓｉ等の半導体基板を用いてもよい。
【０１０５】
絶縁膜７０３は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜の単層構造、またはこれらの積層構造で設けることができる。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。
【０１０６】
次に、絶縁膜７０３上に、非晶質半導体膜７０４（例えば非晶質珪素を含む膜）を形成する。非晶質半導体膜７０４は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体膜７０４を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体膜を形成する。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜７０６〜７１０を形成する（図９（Ｂ））。
【０１０７】
結晶質半導体膜７０６〜７１０の作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いることによって結晶質半導体膜７０６〜７１０を形成する。
【０１０８】
レーザ結晶化法で結晶質半導体膜を形成する場合、連続発振型のレーザビーム（ＣＷレーザビーム）やパルス発振型のレーザビーム（パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【０１０９】
また、結晶化を助長する金属元素を用いて非晶質半導体膜の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体膜に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体膜上に、ゲッタリングサイトとして機能する非晶質半導体膜を形成するとよい。ゲッタリングサイトとなる非晶質半導体膜には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体膜中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体膜を除去する。そうすると、結晶質半導体膜中の金属元素の含有量を低減又は除去することができる。
【０１１０】
次に、結晶質半導体膜７０６〜７１０を覆うゲート絶縁膜７０５を形成する。ゲート絶縁膜７０５は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層又は積層して形成する。
【０１１１】
また、ゲート絶縁膜７０５は、結晶質半導体膜７０６〜７１０に対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【０１１２】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【０１１３】
ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【０１１４】
また、半導体膜に対し、連続発振レーザ若しくは１０ＭＨｚ以上の周波数で発振するレーザビームを照射しながら一方向に走査して結晶化させて得られた結晶質半導体膜７０６〜７１０は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高いトランジスタ（ＴＦＴ）を得ることができる。
【０１１５】
次に、ゲート絶縁膜７０５上に、第１の導電膜と第２の導電膜とを積層して形成する。第１の導電膜は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、公知の手段により、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル（ＴａＮ）膜とタングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜とタングステン膜、窒化モリブデン（ＭｏＮ）膜とモリブデン（Ｍｏ）膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１１６】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電膜７１６〜７２５を形成する。
【０１１７】
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体膜７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域７１１、７１３〜７１５とチャネル形成領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
【０１１８】
次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体膜７０７に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２とチャネル形成領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
【０１１９】
次に、ゲート絶縁膜７０５と導電膜７１６〜７２５を覆うように、絶縁膜を形成する。絶縁膜は、公知の手段（プラズマＣＶＤ法やスパッタ法）により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜７１６〜７２５の側面に接する絶縁膜（サイドウォールともよばれる）７３９〜７４３を形成する（図９（Ｃ））。また、絶縁膜７３９〜７４３の作製と同時に、ゲート絶縁膜７０５がエッチングされた絶縁膜７３４〜７３８を形成する。絶縁膜７３９〜７４３は、後にソース又はドレイン領域を形成する際のドーピング用のマスクとして用いる。
【０１２０】
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、絶縁膜７３９〜７４３をマスクとして用いて、結晶質半導体膜７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域として機能する第１のＮ型不純物領域７２７、７２９、７３１、７３３と、第２のＮ型不純物領域７２６、７２８、７３０、７３２とを形成する。第１のＮ型不純物領域７２７、７２９、７３１、７３３が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。上記工程を経て、Ｎ型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐ型の薄膜トランジスタ７４５が完成する。
【０１２１】
なお、ＬＤＤ領域を形成するためには、サイドウォールの絶縁膜をマスクとして用いる手法がある。サイドウォールの絶縁膜をマスクとして用いる手法は、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。
【０１２２】
続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁膜を単層又は積層して形成する（図１０（Ａ））。薄膜トランジスタ７４４〜７４８を覆う絶縁膜は、公知の手段（ＳＯＧ法、液滴吐出法等）により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。シロキサン系の材料とは、例えば、シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む物質、又は、シリコンと酸素との結合で骨格構造が構成され、置換基にフッ素、アルキル基、芳香族炭化水素の少なくとも１つを含む物質に相当する。例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁膜が３層構造の場合、１層目の絶縁膜７４９として酸化珪素を含む膜を形成し、２層目の絶縁膜７５０として樹脂を含む膜を形成し、３層目の絶縁膜７５１として窒化珪素を含む膜を形成するとよい。
【０１２３】
なお、絶縁膜７４９〜７５１を形成する前、又は絶縁膜７４９〜７５１のうちの１つ又は複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
【０１２４】
次に、フォトリソグラフィ法により絶縁膜７４９〜７５１をエッチングして、第２のＮ型不純物領域７２６、７２８〜７３２、Ｐ型不純物領域７１２を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成し、当該導電膜をパターン加工して、ソースドレイン配線として機能する導電膜７５２〜７６１を形成する。
【０１２５】
導電膜７５２〜７６１は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜７５２〜７６１は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン（ＴｉＮ）膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜７５２〜７６１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０１２６】
次に、導電膜７５２〜７６１を覆うように、絶縁膜７６２を形成する（図１０（Ｂ））。絶縁膜７６２は、ＳＯＧ法、液滴吐出法またはスクリーン印刷法やグラビア印刷法等の印刷法を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
【０１２７】
続いて、フォトリソグラフィ法により絶縁膜７６２をエッチングして、導電膜７５７、７５９、７６１を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電膜を形成する。導電膜は、公知の手段（プラズマＣＶＤ法やスパッタリング法）を用いて、導電性材料により形成する。次に、導電膜をパターン加工して、導電膜７６３〜７６５を形成する。なお、導電膜７６３、７６４は、記憶素子が含む一対の導電膜のうちの一方の導電膜となる。従って、好適には、導電膜７６３〜７６５は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。また、導電膜７６３〜７６５を形成するためのフォトリソグラフィ工程においては、下層の薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素（ＨＦ）又はアンモニア過水を用いるとよい。
【０１２８】
次に、導電膜７６３〜７６５を覆うように、絶縁膜７６６を形成する。絶縁膜７６６は、公知の手段（ＳＯＧ法、液滴吐出法等）を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁膜７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁膜７６６をエッチングして、導電膜７６３〜７６５を露出させるコンタクトホール７６７〜７６９を形成する。
【０１２９】
次に、導電膜７６５に接し、アンテナとして機能する導電膜７８６を形成する（図１１（Ａ））。導電膜７８６は、ＣＶＤ法、スパッタリング法、印刷法、液滴吐出法、印刷法等を用いて、導電性材料により形成する。好ましくは、導電膜７８６は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電膜７８６は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム膜を形成し、当該アルミニウム膜をパターン加工することにより形成する。アルミニウム膜のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は２００〜３００度の加熱処理を行うとよい。
【０１３０】
次に、導電膜７６３、７６４に接するように記憶素子として機能する有機化合物層７８７を形成する（図１１（Ｂ））。記憶素子としては、電気的作用、光学的作用又は熱的作用等により、その性質や状態が変化する材料を用いることができる。例えば、ジュール熱による溶融、絶縁破壊等により、その性質や状態が変化し、下部電極と、上部電極とが短絡（ショート）することができる材料を用いればよい。そのため記憶素子に用いる層（ここでは有機化合物層）の厚さは、５ｎｍから１００ｎｍ、好ましくは１０ｎｍから６０ｎｍとするとよい。
【０１３１】
ここでは、有機化合物層７８７は、液滴吐出法、スピンコート法、蒸着法等により形成する。続いて、有機化合物層７８７に接するように、導電膜７７１を形成する。導電膜７７１は、スパッタ法やスピンコート法、液滴吐出法、蒸着法等により形成する。
【０１３２】
以上の工程を経て、導電膜７６３と有機化合物層７８７と導電膜７７１との積層体からなる記憶素子部７８９および導電膜７６４と有機化合物層７８７と導電膜７７１との積層体からなる記憶素子部７９０が完成する。
【０１３３】
なお、上記の作製工程では、有機化合物層７８７の耐熱性が強くないため、アンテナとして機能する導電膜７８６を形成する工程の後に、有機化合物層７８７を形成する工程を行うことを特徴とする。
【０１３４】
有機化合物層に用いる有機材料としては、例えば、４、４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：α−ＮＰＤ）や４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）や４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）や４，４’−ビス｛Ｎ−［４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル］−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物、ポリビニルカルバゾール（略称：ＰＶＫ）やフタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物等を用いることができる。これら材料は、正孔輸送性の高い物質である。
【０１３５】
また、他にも有機材料として、例えばトリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料や、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。これら材料は、電子輸送性が高い物質である。
【０１３６】
さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等の化合物等を用いることができる。
【０１３７】
また、有機化合物層は単層構造であっても、積層構造であってもよい。積層構造の場合、上記材料から選び、積層構造することができる。また上記有機材料と、発光材料とを積層してもよい。発光材料として、４−ジシアノメチレン−２−メチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン（略称：ＤＣＪＴ）、４−ジシアノメチレン−２−ｔ−ブチル−６−（１，１，７，７−テトラメチルジュロリジル−９−エニル）−４Ｈ−ピラン、ペリフランテン、２，５−ジシアノ−１，４−ビス（１０−メトキシ−１，１，７，７−テトラメチルジュロリジル−９−エニル）ベンゼン、Ｎ，Ｎ’−ジメチルキナクリドン（略称：ＤＭＱｄ）、クマリン６、クマリン５４５Ｔ、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，９’−ビアントリル、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）や９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、２，５，８，１１−テトラ−ｔ−ブチルペリレン（略称：ＴＢＰ）等がある。
【０１３８】
また、上記発光材料を分散してなる層を用いてもよい。発光材料分散してなる層において、母体となる材料としては、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）等のアントラセン誘導体、４，４’−ビス（Ｎ−カルバゾリル）ビフェニル（略称：ＣＢＰ）等のカルバゾール誘導体、ビス［２−（２−ヒドロキシフェニル）ピリジナト］亜鉛（略称：Ｚｎｐｐ２）、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：ＺｎＢＯＸ）などの金属錯体等を用いることができる。また、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、９，１０−ビス（２−ナフチル）アントラセン（略称：ＤＮＡ）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等を用いることができる。
【０１３９】
このような有機材料は、熱的作用等によりその性質を変化させるため、ガラス転移温度（Ｔｇ）が５０℃から３００℃、好ましくは８０℃から１２０℃であるとよい。
【０１４０】
また、有機材料や発光材料に金属酸化物を混在させた材料を用いてもよい。なお金属酸化物を混在させた材料とは、上記有機材料又は発光材料と、金属酸化物とが混合した状態、又は積層された状態を含む。具体的には複数の蒸着源を用いた共蒸着法により形成された状態を指す。このような材料を有機無機複合材料と呼ぶことができる。
【０１４１】
例えば正孔輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはバナジウム酸化物、モリブデン酸化物、ニオブ酸化物、レニウム酸化物、タングステン酸化物、ルテニウム酸化物、チタン酸化物、クロム酸化物、ジルコニウム酸化物、ハフニウム酸化物、タンタル酸化物を用いると好ましい。
【０１４２】
また電子輸送性の高い物質と、金属酸化物を混在させる場合、当該金属酸化物にはリチウム酸化物、カルシウム酸化物、ナトリウム酸化物、カリウム酸化物、マグネシウム酸化物を用いると好ましい。
【０１４３】
有機化合物層には、電気的作用、光学的作用又は熱的作用により、その性質が変化する材料を用いればよいため、例えば光を吸収することによって酸を発生する化合物（光酸発生剤）をドープした共役高分子を用いることもできる。共役高分子として、ポリアセチレン類、ポリフェニレンビニレン類、ポリチオフェン類、ポリアニリン類、ポリフェニレンエチニレン類等を用いることができる。また、光酸発生剤としては、アリールスルホニウム塩、アリールヨードニウム塩、ｏ−ニトロベンジルトシレート、アリールスルホン酸ｐ−ニトロベンジルエステル、スルホニルアセトフェノン類、Ｆｅ−アレン錯体ＰＦ６塩等を用いることができる。
【０１４４】
なお、ここでは、記憶素子部７８９、７９０として、有機化合物材料を用いた例を示したが、これに限られない。例えば、結晶状態と非晶質状態の間で可逆的に変化する材料や第１の結晶状態と第２の結晶状態の間で可逆的に変化する材料等の相変化材料を用いることができる。また、非晶質状態から結晶状態にのみ変化する材料を用いることも可能である。
【０１４５】
結晶状態と非晶質状態の間で可逆的に変化する材料とは、ゲルマニウム（Ｇｅ）、テルル（Ｔｅ）、アンチモン（Ｓｂ）、硫黄（Ｓ）、酸化テルル（ＴｅＯｘ）、Ｓｎ（スズ）、金（Ａｕ）、ガリウム（Ｇａ）、セレン（Ｓｅ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、Ｃｏ（コバルト）及び銀（Ａｇ）から選択された複数を有する材料であり、例えば、Ｇｅ−Ｔｅ−Ｓｂ−Ｓ、Ｔｅ−ＴｅＯ２−Ｇｅ−Ｓｎ、Ｔｅ−Ｇｅ−Ｓｎ−Ａｕ、Ｇｅ−Ｔｅ−Ｓｎ、Ｓｎ−Ｓｅ−Ｔｅ、Ｓｂ−Ｓｅ−Ｔｅ、Ｓｂ−Ｓｅ、Ｇａ−Ｓｅ−Ｔｅ、Ｇａ−Ｓｅ−Ｔｅ−Ｇｅ、Ｉｎ−Ｓｅ、Ｉｎ−Ｓｅ−Ｔｌ−Ｃｏ、Ｇｅ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｅ−Ｔｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ系材料が挙げられる。また、第１の結晶状態と第２の結晶状態の間で可逆的に変化する材料とは、銀（Ａｇ）、亜鉛（Ｚｎ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、インジウム（Ｉｎ）、アンチモン（Ｓｂ）、セレン（Ｓｅ）及びテルル（Ｔｅ）から選択された複数を有する材料であり、例えば、Ｔｅ−ＴｅＯ２、Ｔｅ−ＴｅＯ２−Ｐｄ、Ｓｂ２Ｓｅ３／Ｂｉ２Ｔｅ３が挙げられる。この材料の場合、相変化は２つの異なる結晶状態の間で行われる。また、非晶質状態から結晶状態にのみ変化する材料とは、テルル（Ｔｅ）、酸化テルル（ＴｅＯｘ）、アンチモン（Ｓｂ）、セレン（Ｓｅ）及びビスマス（Ｂｉ）から選択された複数を有する材料であり、例えば、Ａｇ−Ｚｎ、Ｃｕ−Ａｌ−Ｎｉ、Ｉｎ−Ｓｂ、Ｉｎ−Ｓｂ−Ｓｅ、Ｉｎ−Ｓｂ−Ｔｅが挙げられる。
【０１４６】
次に、記憶素子部７８９、７９０、アンテナとして機能する導電膜７８６を覆うように、ＳＯＧ法、スピンコート法、液滴吐出法または印刷法等により、保護膜として機能する絶縁膜７７２を形成する。絶縁膜７７２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む膜、窒化珪素を含む膜、窒化酸化珪素を含む膜、有機材料により形成し、好ましくはエポキシ樹脂により形成する。
【０１４７】
次に、上記実施の形態で示したように、基板７０１の薄膜化または除去を行う（図１２（Ａ））。ここでは、図４に示したように、基板７０１に研削処理、研磨処理または化学処理によるエッチング等によって基板７０１を除去し絶縁膜７０２を露出させた例を示している。ここでは、研削手段７９５を用いて薄膜化を行う。なお、基板７０１を研削手段７９５により薄膜化した後に、研磨処理や化学処理を用いたエッチング等を行ってもよい。このように、絶縁膜７０２が露出するまで基板７０１に研削処理、研磨処理または化学処理によるエッチング等を行う場合には、絶縁膜７０２をストッパーとして用いることができる。
【０１４８】
また、他にも、上記図６（Ｂ）に示したように基板７０１の一部を残すように薄膜化を行った後に、残存した基板７０１に表面処理を行い保護膜として機能する絶縁膜を形成してもよいし、上記図５で示したように絶縁膜７０２を形成せずに、基板７０１を薄膜化した後に表面処理を行うことによって、保護膜として機能する絶縁膜を形成することも可能である。
【０１４９】
次に、第１のシート材７９１と第２のシート材７９２を用いて封止処理を行う（図１２（Ｂ））。
【０１５０】
封止に用いる第１のシート材７９１、第２のシート材７９２として、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルム等を利用することができる。また、フィルムは被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、第１のシート材７９１と第２のシート材７９２の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層に相当する。また、封止後に内部への水分等の侵入を防ぐために封止するシート材にシリカコートを行うことが好ましく、例えば、接着層とポリエステル等のフィルムとシリカコートを積層指せたシート材を利用することができる。
【０１５１】
また、第１のシート材７９１、第２のシート材７９２として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布したりすることによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
【０１５２】
なお、特に封止処理が必要ない場合には、図１２（Ａ）に示した構造で完成させることも可能である。また、封止処理は、基板７０１または絶縁膜７７２のどちらか一方の面の封止を選択的に行ってもよい。
【０１５３】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した材料や形成方法は、本実施の形態でも組み合わせて利用することができるし、本実施の形態で示した材料や形成方法も上記実施の形態でも組み合わせて利用することができる。
【０１５４】
（実施の形態４）
本実施の形態では、非接触でデータのやりとりが可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータのやりとりが可能である半導体装置は利用の形態によっては、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグまたは無線チップともよばれる。
【０１５５】
半導体装置８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有している（図１３（Ａ））。高周波回路８１はアンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路であり、電源回路８２は受信信号から電源電位を生成する回路であり、リセット回路８３はリセット信号を生成する回路であり、クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５は受信信号を復調して制御回路８７に出力する回路であり、データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ回路は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
【０１５６】
また、記憶回路としては１つに限定されず、複数設けてもよく、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦｅＲＡＭ等や上記実施の形態で示した有機化合物層を記憶素子部に用いたものを用いることができる。
【０１５７】
次に、本発明の非接触でデータの交信が可能な半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置８０の情報はデータ変調回路８６を通って、アンテナ８９により無線信号に載せて送信される。なお、半導体装置８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。
【０１５８】
このように、リーダ／ライタから半導体装置８０に信号を送り、当該半導体装置８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
【０１５９】
また、半導体装置８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【０１６０】
上記実施の形態で示した構成を用いることによって、折り曲げることが可能な半導体装置を作製することが可能となるため、曲面を有する物体に貼り付けて設けることが可能となる。
【０１６１】
次に、可撓性を有する非接触でデータのやりとりが可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図１３（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図１３（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、上記実施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、半導体装置に含まれるトランジスタ等の損傷を防止し、信頼性の高い半導体装置を提供することが可能となる。
【０１６２】
また、上述した非接触データのやりとりが可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
【０１６３】
例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する。
【０１６４】
また、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電膜を線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【０１６５】
アンテナとして機能する導電膜は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１６６】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、珪素樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
【０１６７】
また、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよいし、他にもマイクロ波帯において誘電率および透磁率が負となる材料（メタマテリアル）をアンテナに適用することも可能である。
【０１６８】
また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた半導体装置を金属に接して設ける場合には、当該半導体装置と金属との間に透磁率を備えた磁性材料を設けることが好ましい。アンテナを備えた半導体装置を金属に接して設ける場合には、磁界の変化に伴い金属に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下する。そのため、半導体装置と金属との間に透磁率を備えた材料を設けることにより金属の渦電流を抑制し通信距離の低下を抑制することができる。なお、磁性材料としては、高い透磁率を有し高周波損失の少ないフェライトや金属薄膜を用いることができる。
【０１６９】
また、アンテナを設ける場合には、１枚の基板上にトランジスタ等の半導体素子とアンテナとして機能する導電膜を直接作り込んで設けてもよいし、半導体素子とアンテナとして機能する導電膜を別々の基板上に設けた後に、電気的に接続するように貼り合わせることによって設けてもよい。
【０１７０】
なお、上述した以外にも可撓性を有する半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図１４を用いて説明する。
【０１７１】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１４（Ａ））。証書類とは、運転免許証、住民票等を指す（図１４（Ｂ））。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１４（Ｃ））。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１４（Ｄ））。書籍類とは、書物、本等を指す（図１４（Ｅ））。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１４（Ｆ））。乗物類とは、自転車等の車両、船舶等を指す（図１４（Ｇ））。身の回り品とは、鞄、眼鏡等を指す（図１４（Ｈ））。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
【０１７２】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置２０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置２０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置２０を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置２０の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有する半導体装置を用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いて半導体装置を設けることにより、当該半導体装置に含まれる素子の破損等を防止することができる。
【０１７３】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。
【０１７４】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した材料や形成方法は、本実施の形態でも組み合わせて利用することができるし、本実施の形態で示した材料や形成方法も上記実施の形態でも組み合わせて利用することができる。
【０１７５】
（実施の形態５）
本実施の形態では、本発明の半導体装置について上記実施の形態とは異なる構造に関して図面を参照して説明する。具体的には、画素部を有する半導体装置の一例に関して説明する。
【０１７６】
まず、画素部に発光素子を設けた場合に関して図１５を参照して説明する。なお、図１５（Ａ）は本発明の半導体装置の一例を示す上面図を示しており、図１５（Ｂ）は図１５（Ａ）をａ−ｂ間とｃ−ｄ間で切断した断面図を示している。
【０１７７】
図１５（Ａ）に示すように、本実施の形態で示す半導体装置は、基板５０１上に設けられた走査線駆動回路５０２、信号線駆動回路５０３および画素部５０４等を有している。また、画素部５０４を基板５０１と共に挟むように対向基板５０６が設けられている。走査線駆動回路５０２、信号線駆動回路５０３および画素部５０４は、基板５０１上に上記実施の形態で示したいずれかの構造を有する薄膜トランジスタを形成して設けることができる。基板５０１と対向基板５０６は、シール材５０５により貼り合わされている。また、走査線駆動回路５０２および信号線駆動回路５０３は、外部入力端子となるＦＰＣ５０７からビデオ信号、クロック信号、スタート信号、リセット信号等を受け取る。また、ここではＦＰＣ（ｆｌｅｘｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）しか図示されていないが、このＦＰＣにはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
【０１７８】
図１５（Ｂ）は、図１５（Ａ）のａ−ｂ間とｃ−ｄ間で切断した場合の断面図を示しており、ここでは、基板５０１上に保護膜として機能する絶縁膜５２０を介して信号線駆動回路５０３と画素部５０４に含まれる薄膜トランジスタが設けられている。信号線駆動回路５０３は、上記実施の形態で示したいずれかの構造を有するｎ型の薄膜トランジスタ５１０ａとｐ型の薄膜トランジスタ５１０ｂとを組み合わせたＣＭＯＳ回路が形成されている。また、走査線駆動回路５０２や信号線駆動回路５０３等の駆動回路は、ＣＭＯＳ回路、ＰＭＯＳ回路もしくはＮＭＯＳ回路で形成しても良い。また、本実施の形態では、基板５０１上に走査線駆動回路５０２や信号線駆動回路５０３等の駆動回路を形成したドライバー一体型を示すが、必ずしもその必要はなく、基板５０１上ではなく外部に形成することもできる。また、対向基板５０６の表面には、保護膜として機能する絶縁膜５２６が設けられている。なお、基板５０１は、上記実施の形態で示したいずれかの構造を用いればよく、ここでは基板の一方の面に表面処理を行い保護膜として機能する絶縁膜５２０を形成した後に、当該絶縁膜５２０上に半導体素子を設け、その後基板の他方の面から薄膜化を行うことによって基板５０１としている。また、対向基板５０６は、基板を薄膜化した後に表面処理を行うことにより保護膜として機能する絶縁膜５２６が設けられている。
【０１７９】
また、画素部５０４は、発光素子５１６と当該発光素子５１６駆動するための薄膜トランジスタ５１１とを含む複数の画素により形成されている。薄膜トランジスタ５１１は、上記実施の形態で示したいずれかの構造を有する薄膜トランジスタを適用することができる。また、ここでは、薄膜トランジスタ５１１のソースまたはドレイン領域に接続されている導電膜５１２に接続するように第１の電極５１３が設けられ、当該第１の電極５１３の端部を覆うように絶縁膜５０９が形成されている。絶縁膜５０９は、複数の画素において隔壁として機能している。
【０１８０】
絶縁膜５０９として、ここでは、ポジ型の感光性アクリル樹脂膜を用いることにより形成する。また、カバレッジを良好なものとするため、絶縁膜５０９は、当該絶縁膜５０９の上端部または下端部に曲率を有する曲面が形成されるように設ける。例えば、絶縁膜５０９の材料としてポジ型の感光性アクリルを用いた場合、絶縁膜５０９の上端部のみに曲率半径（０．２μｍ〜３μｍ）を有する曲面を持たせることが好ましい。絶縁膜５０９としては、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。他にも、絶縁膜５０９としてエポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン等の有機材料やシロキサン樹脂からなる単層または積層構造で設けることができる。また、上記実施の形態で示したように、絶縁膜５０９にプラズマ処理を行い、当該絶縁膜５０９を酸化または窒化することによって、絶縁膜５０９の表面を改質して緻密な膜を得ることも可能である。絶縁膜５０９の表面を改質することによって、当該絶縁膜５０９の強度が向上し開口部等の形成時におけるクラックの発生やエッチング時の膜減り等の物理的ダメージを低減することが可能となる。また、絶縁膜５０９の表面が改質されることによって、当該絶縁膜５０９上に設けられる発光層５１４との密着性等の界面特性が向上する。
【０１８１】
また、図１５に示す半導体装置は、第１の電極５１３上に発光層５１４が形成され、当該発光層５１４上に第２の電極５１５が形成されている。これら第１の電極５１３、発光層５１４および第２の電極５１５の積層構造により発光素子５１６が設けられている。
【０１８２】
第１の電極５１３および第２の電極５１５は、一方を陽極として用い、他方を陰極として用いる。
【０１８３】
陽極として用いる場合には、仕事関数の大きい材料を用いることが望ましい。例えば、ＩＴＯ膜、珪素を含有したインジウム錫酸化物膜、酸化インジウムに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いてスパッタ法により形成した透明導電膜、酸化亜鉛（ＺｎＯ）、窒化チタン膜、クロム膜、タングステン膜、Ｚｎ膜、Ｐｔ膜などの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との３層構造等を用いることができる。なお、積層構造とすると、配線としての抵抗も低く、良好なオーミックコンタクトがとれ、さらに陽極として機能させることができる。
【０１８４】
陰極として用いる場合には、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２、または窒化カルシウム）を用いることが好ましい。なお、陰極として用いる電極を透光性とする場合には、電極として、膜厚を薄くした金属薄膜と、透明導電膜（ＩＴＯ、珪素を含有したインジウム錫酸化物、酸化インジウムに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いてスパッタ法により形成した透明導電膜、酸化亜鉛（ＺｎＯ）等）との積層を用いるのが良い。
【０１８５】
ここでは第１の電極５１３を陽極として透光性を有するＩＴＯを用い、基板５０１側から光を取り出す構造とする。なお、第２の電極５１５に透光性を有する材料を用いることにより対向基板５０６側から光りを取り出す構造としてもいし、第１の電極５１３および第２の電極５１５を透光性を有する材料で設けることによって、基板５０１および対向基板５０６の両側に光りを取り出す構造（両面射出）とすることも可能である。
【０１８６】
また、発光層５１４は、低分子系材料、中分子材料（オリゴマー、デンドリマーを含む）、または高分子（ポリマーともいう）材料等による単層または積層構造を、蒸着マスクを用いた蒸着法、インクジェット法、スピンコート法等の公知の方法によって形成することができる。
【０１８７】
また、ここではシール材５０５で対向基板５０６を基板５０１と貼り合わせることにより、基板５０１、対向基板５０６、およびシール材５０５で囲まれた空間５０８に本発明の発光素子５１６が備えられた構造になっている。なお、空間５０８には、不活性気体（窒素やアルゴン等）が充填される場合の他、シール材５０５で充填される構成も含むものとする。
【０１８８】
なお、シール材５０５にはエポキシ系樹脂を用いるのが好ましい。また、これらの材料はできるだけ水分や酸素を透過しない材料であることが望ましい。また、対向基板５０６に用いる材料としてガラス基板や石英基板の他、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。対向基板５０６も基板５０１と同様に上記実施の形態で示したように薄膜化することが可能である。また、薄膜化した後に表面処理を行うことによって保護膜を形成してもよく、ここでは対向基板５０６に表面処理を行い保護膜として機能する５２６を設けた例を示している。また、あらかじめプラスチック基板を設けた後に、上記実施の形態で示した表面処理を行うことによって保護膜として機能する絶縁膜５２６を設けることも可能である。
【０１８９】
なお、画素部を有する半導体装置としては、上述したように画素部に発光素子用いた構成に限られず、画素部に液晶を用いた半導体装置も含まれる。画素部に液晶を用いた場合の半導体装置を図１６に示す。
【０１９０】
図１６は、液晶を画素部に有する半導体装置の一例を示しており、導電膜５１２および第１の電極５１３を覆うように設けられた配向膜５２１と対向基板５０６に設けられた配向膜５２３との間に液晶５２２が設けられている。また、第２の電極５２４が対向基板５０６に設けられており、第１の電極５１３と第２の電極５２４間に設けられた液晶に加える電圧を制御して光の透過率を制御することにより像の表示を行う。また、液晶５２２中に第１の電極５１３と第２の電極５２４との間の距離（セルギャップ）を制御するために球状のスペーサ５２５が設けられている。なお、薄膜トランジスタ５１０ａ、５１０ｂまたは５１１としては、上記実施の形態で示したいずれかの構造を適用することができる。
【０１９１】
このように、本実施の形態で示す半導体装置は、画素部を発光素子で設けてもよいし液晶で設けてもよい。
【０１９２】
次に、上記画素部を有する半導体装置の利用形態について図面を参照して説明する。
【０１９３】
上記画素部を有する半導体装置の利用形態として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話機、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ（ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などの電子機器が挙げられる。それらの具体例を以下に示す。
【０１９４】
図１７（Ａ）はテレビ受像機であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。上記実施の形態１または２に示した構造を表示部２００３や駆動回路等に設けられる薄膜トランジスタ等を有する半導体装置に適用することによって、テレビ受像機を作製することができる。
【０１９５】
図１７（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。上記実施の形態に示した構造または作製方法を表示部２１０２や駆動回路等に設けられる薄膜トランジスタ等を有する半導体素子に適用することによって、デジタルカメラを作製することができる。
【０１９６】
図１７（Ｃ）はコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。上記実施の形態に示した構造または作製方法を表示部２２０３や駆動回路等に設けられる薄膜トランジスタ等を有する半導体素子に適用することによって、コンピュータを作製することができる。
【０１９７】
図１７（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。上記実施の形態に示した構造または作製方法を表示部２３０２や駆動回路等に設けられる薄膜トランジスタ等を有する半導体素子に適用することによって、モバイルコンピュータを作製することができる。
【０１９８】
図１７（Ｅ）は記録媒体を備えた携帯型の画像再生装置（ＤＶＤ再生装置など）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。上記実施の形態に示した構造または作製方法を表示部Ａ２４０３や表示部Ｂ２４０４や駆動回路等に設けられる薄膜トランジスタ等を有する半導体素子に適用することによって、画像再生装置を作製することができる。なお、記録媒体を備えた画像再生装置にはゲーム機器なども含まれる。
【０１９９】
図１７（Ｆ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を含む。上記実施の形態に示した構造または作製方法を表示部２６０２や駆動回路等に設けられる薄膜トランジスタ等を有する半導体素子に適用することによって、ビデオカメラを作製することができる。
【０２００】
図１７（Ｇ）は携帯電話機であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。上記実施の形態に示した構造または作製方法を表示部２７０３や駆動回路に設けられる薄膜トランジスタ等を有する半導体素子に適用することによって、携帯電話機を作製することができる。
【０２０１】
また、本発明の半導体装置は、基板を薄膜化することによって、可撓性を有する状態とすることができる。以下に、画素部を有し且つ可撓性を有する半導体装置の具体例に関して図面を参照して説明する。
【０２０２】
図１８（Ａ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３を含む。表示部４１０３は可撓性を有する基板を用いて形成されており、軽量で薄型のディスプレイを実現できる。また、表示部４１０３を湾曲させることも可能であり、支持台４１０２から取り外して湾曲した壁に沿ってディスプレイを取り付けることも可能である。このように、可撓性を有するディスプレイは、フラットな面はもちろん湾曲した部分にも設けることが可能となるため、様々な用途に用いることができる。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部４１０３や回路等に用いることによって、可撓性を有するディスプレイを作製することができる。
【０２０３】
図１８（Ｂ）は巻き取り可能なディスプレイであり、本体４２０１、表示部４２０２を含む。本体４２０１および表示部４２０２は可撓性を有する基板を用いて形成されているため、ディスプレイを折り畳んだり、巻き取ったりして持ち運ぶことが可能である。そのため、ディスプレイが大型である場合でも折り畳んだり、巻き取ったりして鞄に入れて持ち運ぶことができる。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部４２０２や回路等に用いることによって、可撓性を有し、軽量、薄型の大型のディスプレイを作製することができる。
【０２０４】
図１８（Ｃ）は、シート型のコンピュータであり、本体４４０１、表示部４４０２、キーボード４４０３、タッチパッド４４０４、外部接続ポート４４０５、電源プラグ４４０６等を含んでいる。表示部４４０２は可撓性を有する基板を用いて形成されており、軽量で薄型のコンピュータを実現できる。また、本体４４０１の部分に収納スペースを設けることによって表示部４４０２を本体に巻き取って収納することが可能である。また、キーボード４４０３も可撓性を有するように設けることによって、表示部４４０２と同様に本体４４０１の収納スペースに巻き取って収納することができ、持ち運びが便利になる。また、使用しない場合にも折り畳むことによって場所をとらずに収納することが可能となる。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部４４０２や回路等に用いることによって、可撓性を有し、軽量、薄型のコンピュータを作製することができる。
【０２０５】
図１８（Ｄ）は、２０〜８０インチの大型の表示部を有する表示装置であり、本体４３００、操作部であるキーボード４３０１、表示部４３０２、スピーカー４３０３等を含む。また、表示部４３０２は可撓性を有する基板を用いて形成されており、キーボード４３０１を取り外して本体４３００を折り畳んだり巻き取ったりして持ち運ぶことが可能である。また、キーボード４３０１と表示部４３０２との接続は無線で行うことができ、例えば、湾曲した壁に沿って本体４３００を取り付けながらキーボード４３０１で無線によって操作することができる。この場合表示部４３０２を本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部４３０２や回路等に用いることによって、可撓性を有し、軽量、薄型の大型表示装置を作製することができる。
【０２０６】
図１８（Ｅ）は電子ブックであり、本体４５０１、表示部４５０２、操作キー４５０３等を含む。またモデムが本体４５０１に内蔵されていても良い。表示部４５０２は可撓性基板を用いて形成されており、折り曲げたり巻き取ったりすることができる。そのため、電子ブックの持ち運びも場所をとらずに行うことができる。さらに、表示部４５０２は文字等の静止画像はもちろん動画も表示することが可能となっている。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部４５０２や回路等に用いることによって、可撓性を有し、軽量、薄型の電子ブックを作製することができる。
【０２０７】
図１８（Ｆ）はＩＣカードであり、本体４６０１、表示部４６０２、接続端子４６０３等を含む。表示部４６０２は可撓性基板を用いて軽量、薄型のシート状になっているため、カードの表面に張り付けて形成することができる。また、ＩＣカードを非接触でデータの受信が行える場合に外部から取得した情報を表示部４６０２に表示することが可能となっている。本実施の形態または上記実施の形態で示した可撓性を有する半導体装置を表示部４６０２や回路等に用いることによって、可撓性を有し、軽量、薄型のＩＣカードを作製することができる。
【０２０８】
以上の様に、本発明の半導体装置の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０２０９】
【図１】本発明の半導体装置の作製方法の一例を示す図。
【図２】本発明の半導体装置の作製方法の一例を示す図。
【図３】本発明の半導体装置の作製方法の一例を示す図。
【図４】本発明の半導体装置の作製方法の一例を示す図。
【図５】本発明の半導体装置の作製方法の一例を示す図。
【図６】本発明の半導体装置の一例を示す図。
【図７】本発明の半導体装置の一例を示す図。
【図８】本発明の半導体装置の使用形態の一例を示す図。
【図９】本発明の半導体装置の作製方法の一例を示す図。
【図１０】本発明の半導体装置の作製方法の一例を示す図。
【図１１】本発明の半導体装置の作製方法の一例を示す図。
【図１２】本発明の半導体装置の作製方法の一例を示す図。
【図１３】本発明の半導体装置の使用形態の一例を示す図。
【図１４】本発明の半導体装置の使用形態の一例を示す図。
【図１５】本発明の半導体装置の一例を示す図。
【図１６】本発明の半導体装置の一例を示す図。
【図１７】本発明の半導体装置の使用形態の一例を示す図。
【図１８】本発明の半導体装置の使用形態の一例を示す図。
【図１９】本発明の半導体装置の作製する装置の一例を示す図。
【符号の説明】
【０２１０】
２０  半導体装置
１０１  基板
１０２  窒化処理層
１０２  絶縁膜
１０３  素子群
１０４  研削手段
１０６  基板
１０７  窒化処理層
１０７  絶縁膜
２０１  基板
２０２  窒化処理層
２０２  絶縁膜
２０３  絶縁膜
２０４  半導体膜
２０５ａ  半導体膜
２０５ｂ  半導体膜
２０５ｃ  半導体膜
２０５ｄ  半導体膜
２０６  ゲート絶縁膜
２０７  ゲート電極
２０７ａ  導電膜
２０７ｂ  導電膜
２０８  絶縁膜
２０９  絶縁膜
２１０ａ  薄膜トランジスタ
２１０ｂ  薄膜トランジスタ
２１０ｃ  薄膜トランジスタ
２１０ｄ  薄膜トランジスタ
２１１  絶縁膜
２１２  導電膜
２１３  絶縁膜
２１４  研削手段
２１６  基板
２１７  窒化処理層
２１７  絶縁膜
２１８  基板
２２１  導電膜
２２２  絶縁膜
２２３  基板
２３２  配向膜
２３４  配向膜
２３６  発光層
２３８  絶縁膜
２３９  絶縁膜
３１０  ロードロック室
３１１  第１の処理室
３１２  第２の処理室
３１３  第３の処理室
３１４  第４の処理室
３１５  ロードロック室
３２０  共通室
３２１  ロボットアーム
３２２  ゲート弁
３２３  ゲート弁
３２４  ゲート弁
３２５  ゲート弁
３２６  ゲート弁
３２７  ゲート弁
３３１  被処理基板
３５１  支持台
３５２  ガス供給部
３５３  排気口
３５４  アンテナ
３５５  誘電板
３５６  高周波供給部
３５７  温度制御部
８０  半導体装置
８１  高周波回路
８２  電源回路
８３  リセット回路
８４  クロック発生回路
８５  データ復調回路
８６  データ変調回路
８７  制御回路
８８  記憶回路
８９  アンテナ
９１  コード抽出回路
９２  コード判定回路
９３  ＣＲＣ判定回路
９４  出力ユニット回路
３２１０  表示部
３２００  リーダ／ライタ
３２２０  品物
３２３０  半導体装置
３２４０  リーダ／ライタ
３２５０  半導体装置
３２６０  商品
７０１  基板
７０２  窒化処理層
７０２  絶縁膜
７０３  絶縁膜
７０４  非晶質半導体膜
７０５  ゲート絶縁膜
７０６  結晶質半導体膜
７０７  結晶質半導体膜
７０８  結晶質半導体膜
７０９  結晶質半導体膜
７１０  結晶質半導体膜
７１１  Ｎ型不純物領域
７１２  Ｐ型不純物領域
７１３  Ｎ型不純物領域
７１４  Ｎ型不純物領域
７１５  Ｎ型不純物領域
７１６  導電膜
７１７  導電膜
７１８  導電膜
７１９  導電膜
７２０  導電膜
７２１  導電膜
７２２  導電膜
７２３  導電膜
７２４  導電膜
７２５  導電膜
７２６  Ｎ型不純物領域
７２７  Ｎ型不純物領域
７２８  Ｎ型不純物領域
７２９  Ｎ型不純物領域
７３０  Ｎ型不純物領域
７３１  Ｎ型不純物領域
７３２  Ｎ型不純物領域
７３３  Ｎ型不純物領域
７３４  絶縁膜
７３５  絶縁膜
７３６  絶縁膜
７３７  絶縁膜
７３８  絶縁膜
７３９  絶縁膜
７４０  絶縁膜
７４１  絶縁膜
７４２  絶縁膜
７４３  絶縁膜
７４４  薄膜トランジスタ
７４５  薄膜トランジスタ
７４６  薄膜トランジスタ
７４７  薄膜トランジスタ
７４８  薄膜トランジスタ
７４９  絶縁膜
７５０  絶縁膜
７５１  絶縁膜
７５２  導電膜
７５３  導電膜
７５４  導電膜
７５５  導電膜
７５６  導電膜
７５７  導電膜
７５８  導電膜
７５９  導電膜
７６０  導電膜
７６１  導電膜
７６２  絶縁膜
７６３  導電膜
７６４  導電膜
７６５  導電膜
７６６  絶縁膜
７６７  コンタクトホール
７６８  コンタクトホール
７６９  コンタクトホール
７７１  導電膜
７７２  絶縁膜
７７３  開口部
７７４  開口部
７８０  チャネル形成領域
７８１  チャネル形成領域
７８２  チャネル形成領域
７８３  チャネル形成領域
７８４  チャネル形成領域
７８５  Ｐ型不純物領域
７８６  導電膜
７８７  有機化合物層
７８９  記憶素子部
７９０  記憶素子部
７９１  第１のシート材
７９２  第２のシート材
７９５  研削手段
５０１  基板
５０２  走査線駆動回路
５０３  信号線駆動回路
５０４  画素部
５０５  シール材
５０６  対向基板
５０７  ＦＰＣ
５０８  空間
５０９  絶縁膜
５１０ａ  薄膜トランジスタ
５１０ｂ薄膜トランジスタ
５１１  薄膜トランジスタ
５１２  導電膜
５１３  第１の電極
５１４  発光層
５１５  第２の電極
５１６  発光素子
５２０  絶縁膜
５２１  配向膜
５２２  液晶
５２３  配向膜
５２４  第２の電極
５２５  スペーサ
５２６  絶縁膜
２００１  筐体
２００２  支持台
２００３表示部
２００４  スピーカー部
２００５  ビデオ入力端子
２１０１  本体
２１０２  表示部
２１０３  受像部
２１０４  操作キー
２１０５  外部接続ポート
２１０６  シャッター
２１０７  表示部
２２０１  本体
２２０２  筐体
２２０３  表示部
２２０４  キーボード
２２０５  外部接続ポート
２２０６  ポインティングマウス
２３０１  本体
２３０２  表示部
２３０３  スイッチ
２３０４  操作キー
２３０５  赤外線ポート
２４０１  本体
２４０２  筐体
２４０３  表示部
２４０４  表示部
２４０５  読み込み部
２４０６  操作キー
２４０７  スピーカー部
２５０１  本体
２５０２  表示部
２５０３  アーム部
２６０１  本体
２６０２  表示部
２６０３  筐体
２６０４  外部接続ポート
２６０５  リモコン受信部
２６０６  受像部
２６０７  バッテリー
２６０８  音声入力部
２６０９  操作キー
２６１０  接眼部
２７０１  本体
２７０２  筐体
２７０３  表示部
２７０４  音声入力部
２７０５  音声出力部
２７０６  操作キー
２７０７  外部接続ポート
２７０８  アンテナ
４１０１  本体
４１０２  支持台
４１０３  表示部
４２０１  本体
４２０２  表示部
４３００  本体
４３０１  キーボード
４３０２  表示部
４３０３  スピーカー
４４０１  本体
４４０２  表示部
４４０３  キーボード
４４０４  タッチパッド
４４０５  外部接続ポート
４４０６  電源プラグ
４５０１  本体
４５０２  表示部
４５０３  操作キー
４６０１  本体
４６０２  表示部
４６０３  接続端子
【図１】
2007043121.tif 000003
【図２】
2007043121.tif 000004
【図３】
2007043121.tif 000005
【図４】
2007043121.tif 000006
【図５】
2007043121.tif 000007
【図６】
2007043121.tif 000008
【図７】
2007043121.tif 000009
【図８】
2007043121.tif 000010
【図９】
2007043121.tif 000011
【図１０】
2007043121.tif 000012
【図１１】
2007043121.tif 000013
【図１２】
2007043121.tif 000014
【図１３】
2007043121.tif 000015
【図１４】
2007043121.tif 000016
【図１５】
2007043121.tif 000017
【図１６】
2007043121.tif 000018
【図１７】
2007043121.tif 000019
【図１８】
2007043121.tif 000020
【図１９】
2007043121.tif 000021