(57)【要約】【課題】マイコンの不具合を解析する場合、マイコンの端子の状態を維持しつつマイコンの内部状態を知ることで、マイコンの不具合を解析できるようにする。【解決手段】ＲＯＭ２０に備えられたユーザプログラム２１が実行された状態で、外部からリセット制御部４１にＴＥＳＴ信号が入力されると、ユーザプログラム２１の処理に従ってＲＡＭ３０、機能ブロック部６０、外部出力ポート部５０に設定された値が維持されたまま、リセット制御部４１によってＣＰＵ１０のみがリセットされ、リセットされたＣＰＵ１０によってテストプログラム２２が実行される。そして、ＣＰＵ１０が解析支援プログラムを実行すると、ＲＡＭ３０等に設定された値を読み出し、読み出した値をテスト専用出力ポート部７１を介して外部に出力する。【選択図】図１
2007264719.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵ（１０）と、
前記ＣＰＵに実行されるユーザプログラム（２１）および解析支援プログラム（２２）を有するＲＯＭ（２０）と、
前記ＣＰＵにて前記ユーザプログラムが実行される際に用いられると共に、前記ユーザプログラムの処理に応じた値が設定される周辺機能部（３０、５０、６０）と、
外部から前記解析支援プログラムを実行させるためのＴＥＳＴ信号が入力されると、前記ＲＯＭにおいて前記解析支援プログラムが実行される状態にすると共に、前記ＣＰＵをリセットするリセット制御部（４１、４２）と、
前記周辺機能部に設定された値を外部に出力するテスト専用出力ポート部（７１、７２）と、を備え、
前記ユーザプログラムが実行された状態で、外部から前記リセット制御部に前記ＴＥＳＴ信号が入力されると、前記ユーザプログラムの処理に従って前記周辺機能部に設定された値が維持されたまま、前記リセット制御部によって前記ＣＰＵのみがリセットされ、リセットされたＣＰＵによって前記解析支援プログラムが実行されるようになっており、
前記解析支援プログラムは、前記ＣＰＵによって前記周辺機能部に設定された値を読み出すステップと、前記ＣＰＵが読み出した値を前記テスト専用出力ポート部を介して前記外部に出力するステップと、を有していることを特徴とするマイクロコンピュータ。
【請求項２】
外部から前記ＴＥＳＴ信号を入力して前記リセット制御部に出力すると共に、入出力経路の切替によって前記テスト専用出力ポート部から前記周辺機能部に設定された値を入力して外部に出力する入出力切替部（９０）を備え、
前記リセット制御部（４２）は、入力された前記ＴＥＳＴ信号のレベルの状態を保持する保持機能を有し、
前記テスト専用出力ポート部（７２）は、前記入出力切替部の入出力経路を切り替えると共に、入力された前記周辺機能部に設定された値を前記入出力切替部を介して外部に出力するようになっており、
前記解析支援プログラムは、前記ＣＰＵによって、前記テスト専用出力ポート部に前記入出力切替部の入出力経路を切り替えさせるステップを有していることを特徴とする請求項１に記載のマイクロコンピュータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に実装された状態で不具合の内容を外部に出力して解析できるようにしたマイクロコンピュータに関する。
【背景技術】
【０００２】
従来より、動作試験を行うためのテストプログラムを内蔵したマイクロコンピュータ（以下、マイコンという）が、例えば特許文献１で提案されている。具体的に、特許文献１では、マイコンに内蔵したＥＰＲＯＭにユーザエリアとテストエリアとを設け、このテストエリアにテストプログラムを格納している。そして、例えば出荷検査時等にこのテストプログラムを実行することにより、マイコンの動作試験評価を行うようにすることが提案されている。
【特許文献１】特開平６−２６６８５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記従来の技術では、テストプログラムにてマイコンを動作させてテストを行い、そのテスト結果を外部に出力するため、テストプログラムがマイコン内部のＲＡＭやレジスタ等の内容を書き直してしまうという問題があった。
【０００４】
すなわち、上記テストプログラムは、製造／検査工程でマイコンの良品／不良品を判定することを主目的としている。このため、マイコンの内部機能を期待する動作モードに設定する必要があり、必然的にテストプログラムがマイコン内部のレジスタ等を書き直してしまっていた。これにより、マイコンに不具合が生じた場合、不具合が起こったマイコンの内部状態を外部に出力することができなかった。また、マイコン内部のレジスタ等が書き直されることで、回路基板の回路と接続されるマイコンの外部端子の状態も変わってしまう。このように、テストプログラムでは、レジスタ等の状態を維持し、かつ、外部端子の状態を維持した状態でマイコン内部の情報（データ等）を外部出力することが出来なかった。
【０００５】
なお、特開平８−１３７８２４号公報では、テスト中の回路基板への影響を考慮して外部端子の状態を保持する保持回路を備えたマイコンが提案されている。しかし、すべての外部端子の状態を維持するために各外部端子に保持回路が必要となる。したがって、保持回路を備える構成では、マイコン内部に保持回路を内蔵しなければならず、マイコン内部の回路規模が増加してしまうという問題があった。
【０００６】
本発明は、上記点に鑑み、マイコンの不具合を解析する場合、マイコンの端子の状態を維持しつつマイコンの内部状態を知ることで、マイコンの不具合を解析できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明では、ＲＯＭ（２０）に備えられたユーザプログラム（２１）がＣＰＵ（１０）で実行された状態で、外部からリセット制御部（４１、４２）にＴＥＳＴ信号が入力されると、ユーザプログラムの処理に従って周辺機能部（３０、５０、６０）に設定された値が維持されたまま、リセット制御部によってＣＰＵのみがリセットされ、リセットされたＣＰＵによって解析支援プログラム（２２）が実行される。そして、解析支援プログラムは、ＣＰＵによって周辺機能部に設定された値を読み出すステップと、ＣＰＵが読み出した値をテスト専用出力ポート部（７１、７２）を介して外部に出力するステップと、を有していることを特徴とする。
【０００８】
このようにすれば、周辺機能部（例えばＲＡＭ（３０）や機能ブロック部（６０）等）に設定された値を読み出して外部に出力するだけであるので、周辺機能部の内部情報を書き換えることなく、マイクロコンピュータの外部に出力することができる。これにより、外部に出力した周辺機能部に設定された値を解析ソフト等を用いて解析することができ、マイクロコンピュータに生じた不具合を判定することができる。以上のようにして、マイクロコンピュータの外部端子の状態を維持しつつ、マイクロコンピュータの不具合を解析できるようにすることができる。
【０００９】
一方、上記のような構成に対して、外部からＴＥＳＴ信号を入力してリセット制御部に出力すると共に、入出力経路の切替によってテスト専用出力ポート部から周辺機能部に設定された値を入力して外部に出力する入出力切替部（９０）を備える。また、リセット制御部（４２）は、入力されたＴＥＳＴ信号のレベルの状態を保持する保持機能を有し、テスト専用出力ポート部（７２）は、入出力切替部の入出力経路を切り替えると共に、入力された周辺機能部に設定された値を入出力切替部を介して外部に出力する。そして、解析支援プログラムは、ＣＰＵによって、テスト専用出力ポート部に入出力切替部の入出力経路を切り替えさせるステップを有していることを特徴とする。
【００１０】
このようにすれば、一度入力したＴＥＳＴ信号をリセット制御部で保持し続けることができるため、ＴＥＳＴ信号を入力する端子を使用しなくなる。したがって、テスト専用出力ポート部によって入出力切替部の入出力経路を切り替えることにより、ＴＥＳＴ信号を入力する端子を、周辺機能部に設定された値をテスト専用出力ポート部から入出力切替部を介して出力するための端子として用いることができる。
【００１１】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１３】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示されるマイコンは、回路基板に実装され、内蔵されたプログラムに従った処理を実行するものである。
【００１４】
図１は、本発明の第１実施形態に係るマイコンのブロック構成図である。この図に示されるように、マイコンＭ１は、ＣＰＵ１０と、ＲＯＭ２０と、ＲＡＭ３０と、リセット制御部４１と、外部出力ポート部５０と、機能ブロック部６０と、テスト専用出力ポート部７１と、を備えて構成されている。このようなマイコンＭ１において、ＣＰＵ１０はアドレスバス８１およびデータバス８２を介してＲＯＭ２０、ＲＡＭ３０、リセット制御部４１、外部出力ポート部５０、機能ブロック部６０、およびテスト専用出力ポート部７１にそれぞれ接続された構成となっている。
【００１５】
ＣＰＵ１０は、ＲＯＭ２０に記憶されたプログラムを実行するものである。すなわち、ＣＰＵ１０は、ＲＯＭ２０に内蔵されたプログラム（後述するユーザプログラム２１、テストプログラム２２）に従ってアドレスバス８１およびデータバス８２を介して各部からデータの移動や演算、加工等を行う。
【００１６】
ＲＯＭ２０は、読み出し専用の記録媒体である。このＲＯＭ２０には、マイコンＭ１が搭載された製品の製品機能（ユーザ動作）を実現させる製品用プログラムとしてのユーザプログラム２１と、マイコンＭ１がユーザプログラム２１を実行させたときのマイコンＭ１内部の状態を外部に出力するためのテストプログラム（解析支援プログラム）２２と、が書き込まれており、それぞれＣＰＵ１０にて読み出されて実行されるようになっている。
【００１７】
上記各プログラムのうちテストプログラム２２は、ユーザプログラム２１が実行された後に実行されるプログラムであり、ユーザプログラム２１が実行されたときにＲＡＭ３０や機能ブロック部６０に設定された値をマイコンＭ１の外部に出力する内容になっている。
【００１８】
ＲＡＭ３０は、補助記憶媒体であり、ＣＰＵ１０がユーザプログラム２１を実行する上でデータの書き込み・読み出しを行う際に用いられるメモリである。
【００１９】
リセット制御部４１は、ＣＰＵ１０にテストプログラム２２を実行させるためのＴＥＳＴ信号がマイコンＭ１の外部から入力されることに伴い、ＣＰＵ１０をリセットさせてテストプログラム２２を実行させるための信号（ＩＮ＿ＴＥＳＴ、ＩＮ＿ＣＰＵ−ＲＥＳＥＴ＿Ｂａｒ）を生成し、ＲＯＭ２０およびＣＰＵ１０にそれぞれ出力するものである。このようなリセット制御部４１は、例えば図２に示される回路構成となっている。
【００２０】
図２は、図１に示されるリセット制御部４１の回路図を示したものである。この図に示されるように、リセット制御部４１は、複数のＤフリップフロップＤ１〜Ｄ５と、複数のインバータＩＮ１〜ＩＮ３と、ＡＮＤ回路Ｌ１と、ＮＯＲ回路Ｌ２と、を備えて構成されている。
【００２１】
このような構成を有するリセット制御部４１には、マイコンＭ１外部からＴＥＳＴ信号が入力され、マイコンＭ１内部からクロック信号（ＩＮ＿ＣＬＯＣＫ）が入力され、マイコンＭ１外部からマイコンＭ１（詳しくは外部出力ポート部５０、機能ブロック部６０、テスト専用出力ポート部７１）をリセットするためのリセット信号（ＲＥＳＥＴ＿Ｂａｒ）が入力されるようになっている。そして、リセット制御部４１では、これらの信号に基づいて、ＲＯＭ２０に内蔵されたテストプログラム２２を実行させるためのＩＮ＿ＴＥＳＴ信号、ＣＰＵ１０をリセットするＩＮ＿ＣＰＵ−ＲＥＳＥＴ＿Ｂａｒ信号、マイコンＭ１の外部出力ポート部５０、機能ブロック部６０、およびテスト専用出力ポート部７１をそれぞれリセットするＩＮ＿ＰＥＲＩ−ＲＥＳＥＴ＿Ｂａｒ信号がそれぞれ生成される。
【００２２】
なお、クロック信号は、マイコンＭ１内部で生成されて入力されるようになっており、図１では省略してある。このリセット制御部４１の作動については後で詳しく説明する。
【００２３】
図１に示される外部出力ポート部５０は、ＣＰＵ１０によって処理された値（データ）を外部に出力するためのポートである。また、機能ブロック部６０は、ＣＰＵ１０が演算や処理を行う上でその状態の保持に用いるレジスタ等により構成されるものである。
【００２４】
そして、テスト専用出力ポート部７１は、ＣＰＵ１０によってテストプログラム２２が実行された際、ＲＡＭ３０、機能ブロック部６０に設定された値をマイコンＭ１の外部に出力するためのポートである。以上が、本実施形態に係るマイコンＭ１の構成である。なお、ＲＡＭ３０、機能ブロック部６０、および外部出力ポート部５０は本発明の周辺機能部に相当する。また、図１に示される外部出力ポート部５０や機能ブロック部６０等には実際には多数のピン（外部端子）が設けられた構成となっているが、図１では省略してある。
【００２５】
次に、上記構成を有するマイコンＭ１を回路基板に実装した製品を用意し、上記マイコンＭ１において不具合が生じた場合、その不具合を解析するためにマイコンＭ１の内部情報を外部に取り出す作動について、図３を参照して説明する。図３は、マイコンＭ１の動作フローを示した図である。以下、図３に示されるフローに従って説明する。
【００２６】
まず、図３に示されるリセット解除（非ＴＥＳＴモード）のステップでは、マイコンＭ１を通常動作（ユーザ動作）させるため、回路基板の回路やマイコンＭ１に電源を与え、マイコンＭ１を起動させる。このとき、マイコンＭ１のリセット制御部４１にはＬレベルのＴＥＳＴ信号、ＨレベルのＲＥＳＥＴ＿Ｂａｒ信号（リセット解除）を入力する。
【００２７】
これにより、マイコンＭ１が動作開始し、ユーザプログラム２１実行のステップが開始する。すなわち、マイコンＭ１が製品として機能するユーザモードで立ち上がり、ＣＰＵ１０がＲＯＭ２０にアクセスしてユーザプログラム２１を実行し、このユーザプログラム２１に従ってＲＡＭ３０および機能ブロック部６０内のレジスタ等を設定し、外部出力ポート部５０を回路基板の回路に適した状態に設定する。こうしてマイコンＭ１は、ユーザプログラム２１に応じて製品機能を実現することとなる。
【００２８】
上記のようにして、ユーザプログラム２１を実行させた場合において、マイコンＭ１に不具合が生じ、製品が正常に動作しない場合が生じる。このような場合、上記のようにしてマイコンＭ１をユーザモードで立ち上げた後、図３に示されるＴＥＳＴモード設定（ＣＰＵ１０のみ再リセット）のステップでは、回路基板の回路を介して、マイコンＭ１のリセット制御部４１にＨレベルのＲＥＳＥＴ＿Ｂａｒ信号（リセット解除）を入力したまま、ＨレベルのＴＥＳＴ信号を入力する。
【００２９】
これにより、ＣＰＵ１０の周辺機能であるＲＡＭ３０、機能ブロック部６０、そして外部出力ポート部５０にはリセットがかからず、ＣＰＵ１０のみにリセットがかかってテストプログラム２２が実行される。このことについて、図２および図４を参照して説明する。図４は、図２で示されるリセット制御部４１のタイミングチャートである。
【００３０】
図２において、上段のＤフリップフロップＤ１〜Ｄ３は、ＣＰＵ１０のリセット端子に入力されていたリセット解除（Ｈレベル）の信号を保持するためのものであり、下段のＤフリップフロップＤ４、Ｄ５は、ＣＰＵ１０のリセット端子にＬレベルの信号を入力するリセット期間を設けるものである。
【００３１】
したがって、図２および図４に示されるように、リセット制御部４１にＨレベルのＲＥＳＥＴ＿Ｂａｒ信号およびクロック信号が入力されている状態で、ＨレベルのＴＥＳＴ信号がリセット制御部４１に入力されると、ＴＥＳＴ信号は３つのＤフリップフロップＤ１〜Ｄ３およびＡＮＤ回路Ｌ１を介してＮＯＲ回路Ｌ２に入力されると共に、３つのＤフリップフロップＤ１〜Ｄ３を介して下段のＤフリップフロップＤ４、Ｄ５に入力される。
【００３２】
なお、ＲＥＳＥＴ＿Ｂａｒ信号はＨレベルであるので、ＣＰＵ１０のリセット信号であるＩＮ＿ＰＥＲＩ−ＲＥＳＥＴ＿Ｂａｒ信号は常にＨレベル（リセット解除）であり、ＮＯＲ回路Ｌ２には常にＬレベルの信号が入力されるようになっている。
【００３３】
これにより、ＨレベルのＴＥＳＴ信号は３クロック分遅延されてＡＮＤ回路Ｌ１に入力されるため、図４において時間Ｔ１まではＮＯＲ回路Ｌ２からＨレベルのＩＮ＿ＣＰＵ−ＲＥＳＥＴ＿Ｂａｒ信号が出力される。すなわち、時間Ｔ１までユーザプログラム２１の実行が維持される。
【００３４】
そして、３クロック経過したＴＥＳＴ信号が下段のＤフリップフロップＤ４に入力されると、１クロック遅延した時間Ｔ２でＨレベルのＩＮ＿ＴＥＳＴ信号が出力されることとなる。また、下段の２つのＤフリップフロップＤ４、Ｄ５によって２クロック分、ＡＮＤ回路Ｌ１にＨレベルの信号が入力されるため、時間Ｔ１後の２クロック分はＬレベルのＩＮ＿ＣＰＵ−ＲＥＳＥＴ＿Ｂａｒ信号が出力される。
【００３５】
さらにＤフリップフロップＤ５によって１クロック遅延した後、すなわち図４に示される時間Ｔ３でインバータＩＮ３にＨレベルの信号が入力されるため、ＡＮＤ回路Ｌ１からＬレベルの信号が出力されることとなり、ＮＯＲ回路Ｌ２からＨレベルのＩＮ＿ＣＰＵ−ＲＥＳＥＴ＿Ｂａｒ信号が出力される。
【００３６】
以上のようにして、ＴＥＳＴ信号がリセット制御部４１に入力されると、ＣＰＵ１０のリセットを解除していたＨレベルのＩＮ＿ＣＰＵ−ＲＥＳＥＴ＿Ｂａｒ信号がＬレベルになり、再びＩＮ＿ＣＰＵ−ＲＥＳＥＴ＿Ｂａｒ信号がＨレベルになることでＣＰＵ１０がリセットされる。
【００３７】
このとき、ＩＮ＿ＰＥＲＩ−ＲＥＳＥＴ＿Ｂａｒ信号は、ＲＥＳＥＴ＿Ｂａｒ信号と同様にＨレベル（リセット解除）であるので、外部出力ポート部５０、機能ブロック部６０、およびテスト専用出力ポート部７１はそれぞれリセット解除の状態が維持される。つまり、ユーザプログラム２１が実行されて設定された状態が維持されている。
【００３８】
また、時間Ｔ２の際、ＨレベルのＩＮ＿ＴＥＳＴ信号がＲＯＭ２０のテストプログラム２２領域に入力されるため、テストプログラム２２が有効状態となる。したがって、ＣＰＵ１０がリセットされることで、ＣＰＵ１０にてＲＯＭ２０のテストプログラム２２が読み出され、このテストプログラム２２が実行される。
【００３９】
そして、図３に示される解析支援プログラム（テストプログラム２２）実行のステップでは、ＣＰＵ１０は、ＲＡＭ３０、機能ブロック部６０に設定された内部情報を読み出し、その内部情報をテスト専用出力ポート部７１に書き込む。そして、内部情報をテスト専用出力ポート部７１を介してマイコンＭ１外部に出力する。すなわち、上述のように、ＲＡＭ３０、機能ブロック部６０はユーザプログラム２１が実行されたときの設定が維持されており、その設定のみがＣＰＵ１０に読み出されてマイコンＭ１の外部に出力される。
【００４０】
このようにしてＲＡＭ３０、機能ブロック部６０の設定の情報がマイコンＭ１外部に出力されると、例えばＰＣ等の外部機器にその設定の情報が入力される。そして、解析ソフト等が用いられて、機能ブロック部６０等に設定された情報の解析が行われる。これにより、マイコンＭ１で起こった不具合を解析することができ、不具合の判定を行うことができる。
【００４１】
すなわち、テストプログラム２２は、ユーザプログラム２１が実行されたときのマイコンＭ１の内部情報をマイコンＭ１外部に出力する機能を有するだけであり、ＲＡＭ３０や機能ブロック部６０の設定を書き換えることはしない。また、テスト専用出力ポート部７１からデータを出力するだけであるので、マイコンＭ１の他の外部端子の状態を変更することなく維持し続けることができる。
【００４２】
なお、マイコンＭ１をリセットする場合には、ＨレベルのＲＥＳＥＴ＿Ｂａｒ信号をＬレベルに落とすことにより可能である。
【００４３】
以上説明したように、本実施形態では、ＲＡＭ３０や機能ブロック部６０の内部情報を書き換えることなく、その内部情報をマイコンＭ１の外部に出力することが特徴となっている。すなわち、マイコンＭ１の起動時に実行されるユーザプログラム２１により、回路基板に適した外部端子処理が実行され、その後に実行されるテストプログラム２２（解析支援プログラム）では外部端子の状態を変化させない。そして、マイコンＭ１内部に設定された情報のみが外部に読み出されるようになっているため、特別な処理回路を必要とすることなく、回路基板に実装した状態のまま、マイコンＭ１の不具合の有無／解析を行うことができる。
【００４４】
このようにすれば、マイコンＭ１内部に設定された値を解析ソフト等を用いて解析することができ、マイコンＭ１に生じた不具合を判定することができる。以上のようにして、マイコンＭ１の外部端子の状態を維持しつつ、マイコンＭ１の不具合を解析できるようにすることができる。
【００４５】
また、マイコンＭ１の外部で不具合を解析する方法とすることで全マイコンＭ１共通のテストプログラム２２を使用することが可能となる。
【００４６】
上記のような不具合を判定する方法は、マイコンＭ１が回路基板に実装された状態でも行うことができるため、製品として出荷された後、ユーザが不具合を発見した際に行うことも可能である。
【００４７】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、マイコンの内部状態を外部に出力する際、連続したＴＥＳＴ信号を入力し続けなくても、１パルスのＴＥＳＴ信号の入力を維持することにより、ＴＥＳＴ信号を入力する端子を、マイコンの内部状態を出力する端子に用いるようにしたことが特徴となっている。
【００４８】
図５は、本発明の第２実施形態に係るマイコンのブロック構成図である。この図に示されるように、本実施形態に係るマイコンＭ２は、第１実施形態に示されたマイコンＭ１の構成に対し、入出力切替部９０を備えている。この入出力切替部９０は、外部からＴＥＳＴ信号を入力すると共に、テスト専用出力ポート部７２から入力されたマイコンＭ２の内部情報を外部に出力する機能を有する。このように入出力切替部９０の入出力経路の切替は、テスト専用出力ポート部７２によってなされる。すなわち、テスト専用出力ポート部７２は、入出力切替部９０の入出力制御機能を有している。
【００４９】
上記のような入出力切替部９０の切替は、テストプログラム２２によってなされる。具体的には、テストプログラム２２に入出力切替部９０の入出力経路の切替を行う指令が含まれており、ＣＰＵ１０によってテストプログラム２２が実行されると、テスト専用出力ポート部７２に入出力切替部９０の入出力経路を切り替える指令が入力される。そして、テスト専用出力ポート部７２から入出力切替部９０に入出力制御信号が入力されて入出力経路が切り替えられ、テスト専用出力ポート部７２から入力されたマイコンＭ２の内部情報は入出力切替部９０からマイコンＭ２外部に出力されることとなる。
【００５０】
また、入出力切替部９０を介してＴＥＳＴ信号が入力されるリセット制御部４２は、入力されたＴＥＳＴ信号の状態を保持する保持機能を有している。図６は、本実施形態に係るリセット制御部４２の具体的な回路構成を示した図である。この図に示されるように、リセット制御部４２は、図２に示される構成に対してＴＥＳＴ信号が入力されるＯＲ回路Ｌ３が設けられた構成となっており、ＤフリップフロップＤ１から出力されたＬＡＴＣＨ−ＴＥＳＴ信号がＯＲ回路Ｌ３に入力されるように接続されている。このようなリセット制御部４２の作動について図７を参照して説明する。
【００５１】
図７は、図６で示されるリセット制御部４２のタイミングチャートである。図６および図７に示されるように、ＴＥＳＴ信号を１ショット化（パルス化）してリセット制御部４２に入力する。これにより、図７に示される時間Ｔ０においてＤフリップフロップＤ１を出力したＬＡＴＣＨ−ＴＥＳＴ信号はＯＲ回路Ｌ３を介してＤフリップフロップＤ１に入力される。すなわち、ＴＥＳＴ信号がＤフリップフロップＤ１およびＯＲ回路Ｌ３にてラッチされる。したがって、リセット制御部４２でＴＥＳＴ信号が保持されることとなる。
【００５２】
また、マイコンＭ２にＴＥＳＴ信号が入力されたことによってＣＰＵ１０がリセットされると、テストプログラム２２が実行される。このとき、上述のように、テストプログラム２２に含まれた入出力切替部９０の切替を行うべく、ＣＰＵ１０が入出力切替部９０の切替を行う指令をテスト専用出力ポート部７２に出力する。これにより、テスト専用出力ポート部７２は、入出力切替部９０からマイコンＭ２の内部の情報を出力できるように出力経路を切り替える。これにより、ＴＥＳＴ信号の入力端子と、マイコンＭ２の内部の情報を外部に出力するための端子と、を兼用することができる。
【００５３】
以上のように、入出力切替部９０を設けて１パルスのＴＥＳＴ信号を入力し、ＴＥＳＴ信号を入力した端子をテスト専用出力ポート部７１から出力される信号を外部出力するための端子として用いるようにしても構わない。
【００５４】
（他の実施形態）
上記各実施形態では、それぞれリセット制御部４１、４２の回路形態が図２および図６にそれぞれ示されているが、これらは一例を示すものであって、他の回路形態であっても構わない。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１実施形態に係るマイコンのブロック構成図である。
【図２】図１に示されるリセット制御部の回路図である。
【図３】図１に示されるマイコンの動作フローを示した図である。
【図４】図２で示されるリセット制御部のタイミングチャートである。
【図５】本発明の第２実施形態に係るマイコンのブロック構成図である。
【図６】図５に示されるリセット制御部の回路図である。
【図７】図６で示されるリセット制御部のタイミングチャートである。
【符号の説明】
【００５６】
１０…ＣＰＵ、２０…ＲＯＭ、２１…ユーザプログラム、２２…テストプログラム（解析支援プログラム）、３０…周辺機能部としてのＲＡＭ、４１、４２…リセット制御部、５０…周辺機能部としての外部出力ポート部、６０…周辺機能部としての機能ブロック部、７１、７２…テスト専用出力ポート部、９０…入出力切替部。
【図１】
2007264719.tif 000003
【図２】
2007264719.tif 000004
【図３】
2007264719.tif 000005
【図４】
2007264719.tif 000006
【図５】
2007264719.tif 000007
【図６】
2007264719.tif 000008
【図７】
2007264719.tif 000009