(57)【要約】【課題】ライト素子を磁気記録のため駆動する駆動回路に関し、ライト電流の立ち上がりを高速化し、且つライト波形のリンキングを防止し、高速記録する。【解決手段】ライト素子（１８−１）のライトコイル（１８２）にライトドライブ信号に応じてライト電流を流すＨブリッジ回路（３）と、Ｈ型ブリッジ回路（３）のライト電流のソース側スイッチと、ライトコイル（１８２）の間に終端抵抗（６２，６８）を設ける。終端抵抗により、伝送路での反射の影響を防止し、ライト波形の変形を防止する。【選択図】図５
2007042276.tif 000002
【特許請求の範囲】
【請求項１】
磁気記録媒体に磁気記録するライト素子を駆動する磁気ヘッドの駆動回路において、
ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、
前記第１及び第２の一対のスイッチの内、前記ライト電流のソース側のスイッチと、前記ライトコイルとの間に設けられた送り終端抵抗とを有する
ことを特徴とする磁気ヘッドの駆動回路。
【請求項２】
前記ライト電流のデイステネーション側のスイッチと並列に設けられ、前記ライトコイルの受け終端抵抗と、前記終端抵抗を選択的にグランドに接続するスイッチを更に設けた
ことを特徴とする請求項１の磁気ヘッドの駆動回路。
【請求項３】
磁気記録媒体に磁気記録するライト素子と、磁気記録媒体を読み取るリード素子とを有する磁気記憶装置において、
ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、
前記第１及び第２の一対のスイッチの内、前記ライト電流のソース側のスイッチと、前記ライトコイルとの間に設けられた送り終端抵抗とを有する
ことを特徴とする磁気記憶装置。
【請求項４】
前記ライト電流のデイステネーション側のスイッチと並列に設けられ、前記ライトコイルの受け終端抵抗と、前記終端抵抗を選択的にグランドに接続するスイッチを更に設けた
ことを特徴とする請求項３の磁気記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記録媒体に記録を行う磁気ヘッドを駆動する駆動回路及びそれを使用した磁気記憶装置に関し、特に、リードヘッドと分離して設けられたライトヘッドを駆動する駆動回路及び磁気記憶装置に関する。
【背景技術】
【０００２】
磁気記録方式は、磁気記録媒体に磁気ヘッドを使用して、データを記録するものであり、磁気デイスク装置、磁気テープ装置等に広く利用されている。このような磁気記録では、記録密度の向上と、書き込み速度、読取速度の向上が要求されている。この記録密度の向上のため、高感度な磁気センサーである磁気抵抗素子（Magneto Resistance Element 又はGiant Magneto Resistance Element）が採用されている。
【０００３】
一方、磁気抵抗素子は、読取専用であるため、書き込みを行うには、インダクテイブ素子等の書き込み素子を別に設ける必要がある。この書き込み素子を駆動するため駆動回路（Write Driver)が必要である。図１０は、従来のWrite Driverの構成図であり、図１１は、従来のWrite Driverの動作説明図である。
【０００４】
図１０に示すように、ライト駆動回路は、４個のＮＰＮ型トランジスタ１００、１０２、１０４、１０６からなるＨ型ブリッジ回路で構成される。即ち、上下に、一対のＮＰＮトランジスタ１００と１０２、１０４と１０６とを直列接続し、一対のＮＰＮトランジスタの接続点Ｎ，Ｐに、ライトヘッド（素子）１２０を接続する。
【０００５】
そして、上側トランジスタ１００、１０４のコレクタにプラス電源１１０からプラス電位を印加し、下側トランジスタ１０２、１０６のエミッタにマイナス（ネガテイブ）電源１１２を接続し、２つの電源で駆動する。即ち、上側トランジスタ１００、１０４は、ライト素子１２０に電位を付与する機能を持ち、下側トランジスタ１０２、１０６は、ライト素子１２０に電流を流す機能を果す（例えば特許文献１参照）。
【０００６】
この駆動回路の動作を説明すると、トランジスタ１００と１０６の信号Ａ，Ｄを”Ｈｉｇｈ”，トランジスタ１０２と１０４の信号Ｂ，Ｃを”Ｌｏｗ”とすると、左上のトランジスタ１００と右下のトランジスタ１０６がｏｎとなり、ライト素子（コイル）１２０に、図の点線に示すように、左から右へライト電流を流す。
【０００７】
一方、また，ライト素子１２０に、図の実線に示すように、右から左へライト電流を流す時には，信号Ａ〜Ｄを反転し，右上のトランジスタ１０４と、左下のトランジスタ１０２をｏｎする。このライト電流の値は、下側に設けられている電流源（例えば、抵抗）１１４によって制御する。
【０００８】
図１１は、ライト電流を流した時のライトコイル１２０の両端側の接続点Ｎ，Ｐの電位の遷移図である。図１１に示すように、トランジスタ１０４と１０２の信号Ｂ，Ｃを”Ｈｉｇｈ”，トランジスタ１００と１０６の信号Ａ，Ｄを”Ｌｏｗ”とすると、右上のトランジスタ１０４と、左下のトランジスタ１０２がｏｎとなり、ライトコイル１２０に、右から左にライト電流が流れる。この時、ライト素子１２０は、コイル（インダクタンス）のため、両端電圧は、フライバック電圧レベルまで上昇後、逆起電力により収束する。
【０００９】
ライトコイル１２０に、右から左に電流を流す時は、このフライバック電圧レベルの最大値は、接続点Ｎで、（＋Ｖｃｃ−トランジスタ１０４のベース電位）であり、接続点Ｐで、（−Ｖｅｅ＋トランジスタ１０２のベース電位）である。
【００１０】
このようなＨ型ブリッジ回路では、上側トランジスタ１００、１０４と、下側トランジスタ１０２、１０６に、印加される印加電圧が異なる。このため、図１１に示すように、フライバック電圧レベルが上下で非対称になる。
【００１１】
一方、磁気記憶装置では、図１２に示すように、磁気ヘッドが、ライト素子１２０とリード素子（ＭＲ素子）１２２とが一体で構成され、ライト素子１２０とリード素子１２２とは、各々接続線１３２、１３４、１３６、１３８を介し、前述のライトドライバやリードアンプを含むアナログＩＣ回路１３０に接続される。
【特許文献１】特開平５−２６６４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このような従来のライトドライバの構成では、第１に、フライバック電圧が上下で非対称であるため、図１１に示すように、ライト素子１２０のセンター位置における電圧（コモン電圧という）も、上下のフライバック電圧の差に応じて、変化し、この過渡的なコモン電圧の変化が、ライト素子１２０に隣接するリード素子１２２へノイズとして混入する。
【００１３】
又、２電源方式のＨ型ブリッジ回路では、ライト素子１２０のコモン電圧は、マイナス電源１１２により決まるため，定常状態でも、グランド電位とは異なっていた。このコモン電圧が、グランド電位でないため、隣接するリード素子１２２へコモン電位がノイズとして混入する。
【００１４】
一方、近年の高密度記録の要請に応じて、狭いトラック幅に応じたリード素子１２２が要求されており、例えば、リード素子のコア幅が、０．３〜０．４マイクロメータ程度の極小化が求められる。このコア幅の極小化のため、リード素子の耐圧が小さくなる。
【００１５】
このため、このようなノイズにより、リード素子の両端電圧に必要以上の電圧が印加される状態となり、特に、コア幅が狭いリード素子では、最悪の場合に、破壊するおそれがある。また，リード素子の破壊につながらなくても、リード素子の両端電圧が、ライト中に変化させられるため，ライトからリードに復帰した際のリード素子の電圧が基に戻るまでのリカバリ時間がかかるという問題もあった。
【００１６】
第２に、高速な書き込みを実現するため、書き込み周波数を高くすることが要求される。図１２に示すように、ライト電流は、接続線１３２、ライト素子１２０、接続線１３４を経由して流れる。このため、書き込みが高速になるにつけ、ライト波形への伝送ラインのインピーダンスが無視できなくなってきた。しかし、従来の駆動回路では、反射の影響について考慮されていない為，図１３に示すように、反射波により、ライト波形の立ち上がりが遅くなったり、ライト波形自体にリンギングが発生する。このため、高速書き込みが困難となる。
【００１７】
従って、本発明の目的は、ライト駆動時に、リード素子へのノイズの混入を低減するための磁気ヘッドの駆動回路及び磁気記憶装置を提供するにある。
【００１８】
又、本発明の他の目的は、伝送ラインによるライト波形への反射の影響を低減し、高速な書き込みを実現するための磁気ヘッドの駆動回路及び磁気記憶装置を提供するにある。
【００１９】
更に、本発明の他の目的は、省電力でインピーダンスマッチングし、ライト波形の鈍りを低減するための磁気ヘッドの駆動回路及び磁気記憶装置を提供するにある。
【課題を解決するための手段】
【００２０】
この目的の達成のため、本発明の磁気ヘッドの駆動回路の一態様は、磁気記録媒体に磁気記録するライト素子を駆動する磁気ヘッドの駆動回路において、ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、前記第１及び第２の一対のスイッチの内、前記ライト電流のソース側のスイッチと、前記ライトコイルとの間に設けられた送り終端抵抗とを有する。
【００２１】
本発明のこの態様では、定常ライト電流をライトコイルに流す際、プラス電源(低インピーダンス)より抵抗(送り終端)を介し、ライト電流を流すため、ライト電流の立ち上がりが早くなり、且つライト波形のリンギング等を防止できる。
【００２２】
本発明では、好ましくは、前記ライト電流のデイステネーション側のスイッチと並列に設けられ、前記ライトコイルの受け終端抵抗と、前記終端抵抗を選択的にグランドに接続するスイッチを更に設ける。
【００２３】
この態様では、受け終端を、反射の影響があるタイミングのみライトコイルの端子電圧(電流源側)と同電位にするスイッチを設けて、このタイミングでのみ、終端抵抗をつけ、両端終端としている。このため、必要なタイミング時には、両端終端となるうえに、ライトコイルの端子電圧(電流源側)と同電位に、終端抵抗を入れる為，下側の電流源で、ライトコイルに流す電流の倍の電流を流す必要がない。しかも、両端終端により、オーバーシュートのセットリング時間を短縮できる効果も生じる。
【００２４】
更に、本発明では、磁気記録媒体に磁気記録するライト素子を駆動する磁気ヘッドの駆動回路において、ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、同一電位のプラス電源とマイナス電源に接続され、前記第１及び第２の一対のスイッチ素子の動作と同期して、前記ライトコイルの共通電位の変動を防止するためのオーバーシュート電流を前記ライトコイルに足し込むためのオーバーシュート回路と、前記ライトコイルの両端電圧をモニターし、前記ライトドライバに印加する電源電圧を制御するフィードバック回路とを有する。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を、磁気記憶装置、ライト駆動回路、他の実施の形態で、説明するが、本発明は、下記実施の形態に限られない。
【００２６】
［磁気記憶装置］図１は、本発明の一実施の形態の磁気記憶装置の上面図、図２は、図１の磁気記憶装置の断面図、図３は、図１の磁気ヘッドの構成図、図４は、図１のアクチュエータの構成図である。
【００２７】
図１は、磁気記憶装置として、磁気デイスク装置を示す。図１及び図２に示すように、磁気記憶媒体である磁気デイスク１２が、スピンドルモータ３６の回転軸１４に設けられている。スピンドルモータ３６は、磁気デイスク１２を回転する。アクチュエータ１６は、先端に磁気ヘッド１８を備え、磁気ヘッド１８を磁気デイスク１２の半径方向に移動する。
【００２８】
アクチュエータ１６は、回転軸２２を中心に回転するアーム２４と、アーム２４の後端に設けられた駆動コイル２０と、アーム２４の先端に設けられたサスペンション（ジンバル）２６からなる。このサスペンション２６に磁気ヘッド１８が設けられる。
【００２９】
アーム２４の側面には、中継フレキシブルケーブル２８が設けられており、この中継フレキシブルケーブル２８に、ライトドライバを含むヘッドＩＣ３４が設けられる。この中継フレキシブルケーブル２８は、フレキシブルケーブル３０を介し、リードライトコントローラが設けられたプリント板３２と接続する。
【００３０】
図１に示すように、これらは、エンクロージャ１０内に収容される。図３に示すように、磁気ヘッド１８は、スライダ１８４と、リード素子１８−２と、ライト素子１８−１とからなる。磁気ヘッド１８は、スライダ１８４に、磁気抵抗素子１８０を含むリード素子１８−２を積層し、その上にライトコイル１８２を含むライト素子１８−１を積層して、構成される。
【００３１】
この磁気抵抗素子１８０のコア幅は、磁気デイスク１２のトラック１２−１の幅に対応し、例えば、０．３〜０．４マイクロメータであり、且つライト素子１８−１のライトコイル１８２は、絶縁層を介し磁気抵抗素子１８０の上に設けられており、磁気抵抗素子１８０は、ライトコイル１８２の駆動電圧に影響を受け易い。
【００３２】
又、図４のアーム２６の側面図に示すように、ライトドライバを含むヘッドＩＣ３４は、中継フレキシブルケーブル２８に設けられている。又、サスペンション２６は、サスペンションのベース２６−１上に、磁気ヘッド１８に接続するリード線がケーブルパターン２６−２で形成されたものである。即ち、ヘッドＩＣ３４と磁気ヘッド１８は、中継フレキシブルケーブル２８のケーブルと、サスペンション２６のケーブルとからなる伝送ラインにより接続される。
【００３３】
［ライト駆動回路］図５は、本発明の一実施の形態のライト駆動回路の構成図、図６は、図５の駆動タイミングのタイムチャート図、図７は、図５の終端抵抗の説明図である。
【００３４】
図５において、ライト駆動回路は、Ｈ型ブリッジ回路３と、オーバーシュート回路４と、フィードバック回路５と、終端回路６、駆動制御回路７とで構成される。Ｈ型ブリッジ回路３は、プラス電源から終端抵抗を経由して、定常ライト電流をライトコイル１８２に流すための回路であり、スイッチ７０、７６と、終端抵抗（送り抵抗）７２、７８とＮＰＮトランジスタ７４、７９とで構成される。このスイッチ７０、７６は、ＮＰＮトランジスタ又はＦＥＴで構成される。
【００３５】
オーバーシュート回路４は、上下対称の電源電圧により、ライトコイル１８２にオーバーシュート電流を流す回路である。この回路４は、ライトコイル１８２を中心に、上下対称の電圧源（＋３Ｖ，−３Ｖ）に電流源４０、４９を介し接続され、＋側に、ＰＮＰトランジスタ４２、４６を、−側に、ＮＰＮトランジスタ４４、４８を設けて、構成される。
【００３６】
フィードバック回路５は、ライトコイル１８２の両端電圧をモニターし、その電圧の差より、ライトコイル１８２のセンター電圧を求め、Ｈ型ブリッジ回路３の電源電圧を可変するようにフィードバックをかける回路である。このフィードバック回路５は、グランド電位を基に、ライトコイル１８２のＰ点の電圧を検出する第１の差動アンプ５０と、グランド電位を基に、ライトコイル１８２のＮ点の電圧を検出する第２の差動アンプ５２と、両差動アンプ５０、５２の出力を入力抵抗５３、５４を介し受け、両電圧の差を得る第３の差動アンプ５６と、第３の差動アンプ５６の出力により、＋電源（＋５Ｖ）からＨ型ブリッジ回路３へ供給する電源電圧を調整するＮＰＮトランジスタ５８とで構成される。
【００３７】
即ち、フィードバック回路５は、ライトコイル１８２の両端電圧をモニターし、その電圧からライトコイル１８２のセンター電圧を検出し,センター電圧のグランド電位より乖離分をプラス電源にフィードバックして、Ｈ型ブリッジ回路３の終端抵抗(送り終端)７２、７８の電位を変化させ、ライトコイル１８２のセンター電圧をグランド（GND）電位に制御する。
【００３８】
終端回路６は、グランド（ＧＮＤ）よりダイオード一段落ちた電圧に、終端抵抗(受け終端)６２、６８を設け、必要なタイミング時に終端抵抗に接続して、両端終端を実現する回路である。この回路６は、おのおのライトコイル１８２に接続するスイッチ６０、６２と、終端抵抗（受け抵抗）６２、６８と、ダイオード６４、６９とで構成される。このスイッチ６０、６６は、ＮＰＮトランジスタ又はＦＥＴで構成される。
【００３９】
図６の各回路を動作させるためのタイミング及びライトコイルの両端電圧波形図を参照して、動作を説明する。図６の駆動信号Ａ及びその反転信号Ａ＾は、従来と同様のライト駆動信号であり、オーバーシュート駆動信号Ｂ、Ｃは、オーバーシュート回路４を動作する駆動信号であり、インピーダンスマッチング駆動信号Ｄ，Ｅは、終端回路６を動作する駆動信号である。これらは、駆動制御回路７が出力する。
【００４０】
先ず、ライト駆動信号Ａにより、Ｈ型ブリッジ回路３の右上のスイッチ７６が"ｏｎ"(接続)し、左下のＮＰＮトランジスタ７４も"ｏｎ"し，ライトコイル１８２に右から左にかけて定常のライト電流が流れる。このＨ型ブリッジ回路３は、スイッチ７０、７６とライトコイル１８２との間に、インピーダンスマッチングを行うため、送り終端抵抗７２、７８を設けている。このため、ライト電流のリンギングを減少できる。
【００４１】
このタイミングと同時に、オーバーシュート駆動信号Ｂが”Ｈｉｇｈ”となり、オーバーシュート回路４の右上のＰＮＰトランジスタ４６が"ｏｎ"し、左下のＮＰＮトランジスタ４４も"ｏｎ"する。このオーバーシュート回路４は、グランド（ＧＮＤ）であるライトコイル１８２を中心に、その上下で対称な回路構成であるため、上下対称なフライバック電圧のオーバーシュートが実現できる。
【００４２】
但し，反射について考慮していないので、この回路４をｏｎしている時間は，反射の影響を受けない短時間にする必要がある。すなわち、図７の伝送ラインのインピーダンスによって、回路４をｏｎできる時間が決まる。即ち、反射の影響が無いうちに、オーバーシュート駆動信号Ｂを"Ｌｏｗ"とする。
【００４３】
更に、駆動信号Ｂを”Ｌｏｗ”に変化したと同時に,終端抵抗駆動信号Ｄを”Ｈｉｇｈ”と変化し、終端抵抗回路６の左側のスイッチ６０を"ｏｎ"する。この"ｏｎ"しているタイミングで、両終端のインピーダンスがマッチする。このため、オーバーシュートのセットリング時間を早くする役目も果たす。
【００４４】
即ち、終端抵抗回路６は、Ｈ型ブリッジ回路３の抵抗７２、７８だけでは片終端(送り終端)だけになってしまうため、両終端にする回路である。オーバーシュート回路４がｏｆｆした直後(即ち、反射の影響が出始めるタイミング)に、ｏｎ(接続)し,受け終端の抵抗６２に，ライトコイル１８２の端子電圧(電流源側)と同じ電位を付与することによって、電流源７５の引く電流を変化させることなく、両端終端を実現する。
【００４５】
又、この終端抵抗回路６は、簡略した回路構成を示している。即ち、通常ライトコイル１８２の両端電圧は±約２５０ｍＶ〜４５０ｍＶの電位となっており、ライト電流値に応じて、終端抵抗に流す電流を変化することが望ましい。この例ｍでは、ダイオード６４により、一律約７００ｍＶ(ダイオード一段分)として,回路を簡略化することもできる。
【００４６】
更に、反射の影響が無くなったタイミングで、終端抵抗駆動信号ＤをＬＯＷにし、終端抵抗回路６を切り離す。但し、特に電流精度等を気にしない場合は切り離さなくてもよい。
【００４７】
上述の説明は、ライトコイル１８２に右から左にライト電流を流す場合で説明したが、ライトコイル１８２に左から右にライト電流を流す場合も同様であり、ライト駆動信号Ａの反転信号Ａ＾が、Ｈｉｇｈに変化し、Ｈ型ブリッジ回路３の左上のスイッチ７０が"ｏｎ"(接続)し、右下のＮＰＮトランジスタ７９も"ｏｎ"し，ライトコイル１８２に左から右にかけて定常のライト電流が流れる。このＨ型ブリッジ回路３は、スイッチ７０、７６とライトコイル１８２との間に、インピーダンスマッチングを行うため、送り終端抵抗７２、７８を設けている。このため、ライト電流のリンギングを減少できる。
【００４８】
このタイミングと同時に、オーバーシュート駆動信号Ｃが”Ｈｉｇｈ”となり、オーバーシュート回路４の左上のＰＮＰトランジスタ４２が"ｏｎ"し、右下のＮＰＮトランジスタ４８も"ｏｎ"する。このオーバーシュート回路４は、グランド（ＧＮＤ）であるライトコイル１８２を中心に、その上下で対称な回路構成であるため、上下対称なフライバック電圧のオーバーシュートが実現できる。
【００４９】
但し，反射について考慮していないので、この回路４をｏｎしている時間は，反射の影響を受けない短時間にする必要がある。すなわち、図７の伝送ラインのインピーダンスによって、回路４をｏｎできる時間が決まる。即ち、反射の影響が無いうちに、オーバーシュート駆動信号Ｃを"Ｌｏｗ"とする。
【００５０】
更に、駆動信号Ｃを”Ｌｏｗ”に変化したと同時に,終端抵抗駆動信号Ｅを”Ｈｉｇｈ”と変化し、終端抵抗回路６の右側のスイッチ６６を"ｏｎ"する。この"ｏｎ"しているタイミングで、両終端のインピーダンスがマッチする。
【００５１】
このように、ライトコイルを両方向に駆動して、定常ライト電流を流すＨ型ブリッジ回路３に、オーバーシュートを作るＨブリッジ回路４を別に設け、そのブリッジ回路４のプラス電源とネガテイブ電源の電位を同じにするため、フライバック（オーバーシュート）電圧を上下対称とすることができる。このため、commonノイズの発生を低減でき、リード素子へのカップリングを防止するため、リード素子の破壊を防止し、リード素子のWrite to Read Recoveryの時間を短縮できる。
【００５２】
又、ライトコイルの両端電圧をモニターし、ライトコイルのセンター電圧を求め，グランド（GND）電位と比較することによって、ライトドライバ３の電圧を制御するフィードバック回路５を追加した。このため、ライトドライバ３の上下の回路が対称でなくても，又、ライトドライバ３の電源電位が違っても、ライトコイルのセンター電位をグランド（GND）に制御できる。これにより、ライトからリードへのモード変更時のcommonノイズを低減でき、リード素子へのカップリングを防止し、リード素子の破壊を防ぐことができる。
【００５３】
更に、定常ライト電流をライトコイルに流す際、プラス電源(低インピーダンス)より抵抗(送り終端)を介し、ライト電流を流す。この抵抗値を、ライトヘッドの伝送ラインのインピーダンスと同じ値を使用し、ライト電流量は、ライトドライバ３の下側の電流源７５によって制御する。このことによって、ライト電流の立ち上がりが早くなり、且つライト波形のリンギング等を防止できる。
【００５４】
この終端制御において、図７に示すように、本来終端は、両端終端が最適である。しかし，単純に両終端を実施すると、本来ライトコイル１８２に流す電流(ｉ１)の倍の電流(ｉ３)を，下側の電流源７５で流さなくてはならない。図７に示すように、この電流（ｉ３）は，受け終端に同等の電流（ｉ２）を流す必要があるためである。
【００５５】
本発明では、受け終端６２、６８を、反射の影響があるタイミングのみライトコイル１８２の端子電圧(電流源側)と同電位にするスイッチ６０、６６を設け、このタイミングでのみ、終端抵抗６２、６８をつけ、両端終端としている。このため、必要なタイミング時には、両端終端となるうえに、ライトコイル１８２の端子電圧(電流源側)と同電位に、終端抵抗６２、６８を入れる為，下側の電流源７５で、ライトコイル１８２に流す電流の倍の電流を流す必要がない。しかも、両端終端により、オーバーシュートのセットリング時間を短縮できる効果も生じる。
【００５６】
［他の実施の形態］図８は、本発明の他の実施の形態のライト駆動回路の構成図である。図中、図５で説明したものと同一のものは、同一の記号で示してある。図８において、ライト駆動回路は、Ｈ型ブリッジ回路３と、終端回路６とで構成される。Ｈ型ブリッジ回路３は、プラス電源から終端抵抗を経由して、定常ライト電流をライトコイル１８２に流すための回路であり、スイッチ７０、７６と、終端抵抗（送り抵抗）７２、７８とＮＰＮトランジスタ７４、７９とで構成される。このスイッチ７０、７６は、ＮＰＮトランジスタ又はＦＥＴで構成される。
【００５７】
終端回路６は、グランド（ＧＮＤ）よりダイオード一段落ちた電圧に、終端抵抗(受け終端)６２、６８を設け、必要なタイミング時に終端抵抗に接続して、両端終端を実現する回路である。この回路６は、おのおのライトコイル１８２に接続するスイッチ６０、６２と、終端抵抗（受け抵抗）６２、６８と、ダイオード６４、６９とで構成される。このスイッチ６０、６６は、ＮＰＮトランジスタ又はＦＥＴで構成される。
【００５８】
即ち、図８の構成は、図５の構成から、オーバーシュート回路４、フィードバック回路５を削除したものである。この図８の回路では、従来の構成に比し、インピーダンスマッチングを実現するものである。即ち、ライト電流をライトコイルに流す際、プラス電源(低インピーダンス)より抵抗(送り終端)を介し、ライト電流を流すことによって、ライト電流の立ち上がりが早くなり、且つライト波形のリンギング等を防止できる。
【００５９】
又、受け終端６２、６８を、反射の影響があるタイミングのみライトコイル１８２の端子電圧(電流源側)と同電位にするスイッチ６０、６６を設け、このタイミングでのみ、終端抵抗６２、６８をつけ、両端終端としている。このため、必要なタイミング時には、両端終端となるうえに、ライトコイル１８２の端子電圧(電流源側)と同電位に、終端抵抗６２、６８を入れる為，下側の電流源７５でライトコイル１８２に流す電流の倍の電流を流す必要がない。しかも、両端終端により、オーバーシュートのセットリング時間を短縮できる効果も生じる。
【００６０】
図９は、本発明の更に、別の実施の形態のライト駆動回路の構成図である。図中、図５で説明したものは、同一の記号で示してある。図９において、ライト駆動回路は、Ｈ型ブリッジ回路３と、オーバーシュート回路４と、フィードバック回路５とで構成される。Ｈ型ブリッジ回路３は、プラス電源から終端抵抗を経由して、定常ライト電流をライトコイル１８２に流すための回路であり、スイッチ７０、７６と、終端抵抗（送り抵抗）７２、７８とＮＰＮトランジスタ７４、７９とで構成される。このスイッチ７０、７６は、ＮＰＮトランジスタ又はＦＥＴで構成される。
【００６１】
オーバーシュート回路４は、上下対称の電源電圧により、ライトコイル１８２にオーバーシュート電流を流す回路である。この回路４は、ライトコイル１８２を中心に、上下対称の電圧源（＋３Ｖ，−３Ｖ）に電流源４０、４９を介し接続され、＋側に、ＰＮＰトランジスタ４２、４６を、−側に、ＮＰＮトランジスタ４４、４８を設けて、構成される。
【００６２】
フィードバック回路５は、ライトコイル１８２の両端電圧をモニターし、その電圧の差より、ライトコイル１８２のセンター電圧を求め、Ｈ型ブリッジ回路３の電源電圧を可変するようにフィードバックをかける回路である。このフィードバック回路５は、グランド電位を基に、ライトコイル１８２のＰ点の電圧を検出する第１の差動アンプ５０と、グランド電位を基に、ライトコイル１８２のＮ点の電圧を検出する第２の差動アンプ５２と、両差動アンプ５０、５２の出力を入力抵抗５３、５４を介し受け、両電圧の差を得る第３の差動アンプ５６と、第３の差動アンプ５６の出力により、＋電源（＋５Ｖ）からＨ型ブリッジ回路３へ供給する電源電圧を調整するＮＰＮトランジスタ５８とで構成される。
【００６３】
即ち、フィードバック回路５は、ライトコイル１８２の両端電圧をモニターし、その電圧からライトコイル１８２のセンター電圧を検出し,センター電圧のグランド電位より乖離分をプラス電源にフィードバックして、Ｈ型ブリッジ回路３の終端抵抗(送り終端)７２、７８の電位を変化させ、ライトコイル１８２のセンター電圧をグランド（GND）電位に制御する。
【００６４】
図９の例は、図５の構成から終端回路６を削除したものである。このため、インピーダンスマッチングが不要な回路において、リード素子へのノイズの混入を防止できる。
前述の図８の実施の形態において、フィードバック回路５を必要に応じて付加できる。又、図９の実施の形態において、ライトドライバ３の入り抵抗７２、７８を削除することもできる。
【００６５】
更に、磁気記憶装置を、磁気デイスク装置で説明したが、磁気テープ装置等の他の磁気記憶装置にも適用できる。
【００６６】
以上、本発明を、実施の形態で説明したが、本発明の趣旨の範囲内において、種々の変形が可能であり、これらを本発明の技術的範囲から排除するものではない。
【００６７】
（付記１）磁気記録媒体に磁気記録するライト素子を駆動する磁気ヘッドの駆動回路において、ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、同一電位のプラス電源とマイナス電源に接続され、前記第１及び第２の一対のスイッチ素子の動作と同期して、前記ライトコイルの共通電位の変動を防止するためのオーバーシュート電流を前記ライトコイルに足し込むためのオーバーシュート回路とを有することを特徴とする磁気ヘッドの駆動回路。
【００６８】
（付記２）前記オーバーシュート回路は、前記第１の一対のスイッチ素子の前記ライトドライブ信号に同期した駆動信号に応じて、前記ライトコイルに前記一方向のオーバーシュート電流を足し込む第３の一対のスイッチ素子と、前記第２の一対のスイッチ素子の前記ライトドライブ信号に同期した駆動信号に応じて、前記ライトコイルに前記逆方向のオーバーシュート電流を足し込むための第４の一対のスイッチ素子とからなることを特徴とする付記１の磁気ヘッドの駆動回路。
【００６９】
（付記３）磁気記録媒体に磁気記録するライト素子を駆動する磁気ヘッドの駆動回路において、ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、前記ライトコイルの両端電圧をモニターし、前記ライトドライバに印加する電源電圧を制御するフィードバック回路とを有することを特徴とする磁気ヘッドの駆動回路。
【００７０】
（付記４）前記ライトドライバは、プラス電源とマイナス電源で駆動され、前記フィードバック回路は、前記プラス電源が前記ライトドライバに印加する電源電圧を制御することを特徴とする付記３の磁気ヘッドの駆動回路。
【００７１】
（付記５）磁気記録媒体に磁気記録するライト素子を駆動する磁気ヘッドの駆動回路において、ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、前記第１及び第２の一対のスイッチの内、前記ライト電流のソース側のスイッチと、前記ライトコイルとの間に設けられた送り終端抵抗とを有することを特徴とする磁気ヘッドの駆動回路。
【００７２】
（付記６）前記ライト電流のデイステネーション側のスイッチと並列に設けられ、前記ライトコイルの受け終端抵抗と、前記終端抵抗を選択的にグランドに接続するスイッチを更に設けたことを特徴とする付記５の磁気ヘッドの駆動回路。
【００７３】
（付記７）磁気記録媒体に磁気記録するライト素子を駆動する磁気ヘッドの駆動回路において、ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、同一電位のプラス電源とマイナス電源に接続され、前記第１及び第２の一対のスイッチ素子の動作と同期して、前記ライトコイルの共通電位の変動を防止するためのオーバーシュート電流を前記ライトコイルに足し込むためのオーバーシュート回路と、前記ライトコイルの両端電圧をモニターし、前記ライトドライバに印加する電源電圧を制御するフィードバック回路とを有することを特徴とする磁気ヘッドの駆動回路。
【００７４】
（付記８）磁気記録媒体に磁気記録するライト素子と、磁気記録媒体を読み取るリード素子とを有する磁気記憶装置において、ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、同一電位のプラス電源とマイナス電源に接続され、前記第１及び第２の一対のスイッチ素子の動作と同期して、前記ライトコイルの共通電位の変動を防止するためのオーバーシュート電流を前記ライトコイルに足し込むためのオーバーシュート回路とを有することを特徴とする磁気記憶装置。
【００７５】
（付記９）磁気記録媒体に磁気記録するライト素子と、磁気記録媒体を読み取るリード素子とを有する磁気記憶装置において、ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、前記ライトコイルの両端電圧をモニターし、前記ライトドライバに印加する電源電圧を制御するフィードバック回路とを有することを特徴とする磁気記憶装置。
【００７６】
（付記１０）磁気記録媒体に磁気記録するライト素子と、磁気記録媒体を読み取るリード素子とを有する磁気記憶装置において、ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、前記第１及び第２の一対のスイッチの内、前記ライト電流のソース側のスイッチと、前記ライトコイルとの間に設けられた送り終端抵抗とを有することを特徴とする磁気記憶装置。
【００７７】
（付記１１）前記ライト電流のデイステネーション側のスイッチと並列に設けられ、前記ライトコイルの受け終端抵抗と、前記終端抵抗を選択的にグランドに接続するスイッチを更に設けたことを特徴とする付記１０の磁気記憶装置。
【００７８】
（付記１２）磁気記録媒体に磁気記録するライト素子と、磁気記録媒体を読み取るリード素子とを有する磁気記憶装置において、ライトドライブ信号に応じて、前記ライト素子のライトコイルに一方向のライト電流を流すための第１の一対のスイッチ素子と、前記ライトコイルに逆方向のライト電流を流すための第２の一対のスイッチ素子とからなるライトドライバと、同一電位のプラス電源とマイナス電源に接続され、前記第１及び第２の一対のスイッチ素子の動作と同期して、前記ライトコイルの共通電位の変動を防止するためのオーバーシュート電流を前記ライトコイルに足し込むためのオーバーシュート回路と、前記ライトコイルの両端電圧をモニターし、前記ライトドライバに印加する電源電圧を制御するフィードバック回路とを有することを特徴とする磁気記憶装置。
【産業上の利用可能性】
【００７９】
従来のライト駆動回路では、ライト素子のコモン電圧が変動し、隣接するリード素子にノイズとしての影響を与え,MR Head(Read Head)等の破壊及びWrite toRead Recovery時間を遅延させる要因となっていたが、本発明では、ライト素子のコモン電圧の変動を低減するため、隣接したリード素子に影響を及ぼすことを防止できる。このため、リード素子であるMR Head(Read Head)等の破壊を防止し、且つWrite to Read Recovery時間の遅延も短縮できる。
【００８０】
また，ライト駆動回路にインピーダンスマッチング機能を付与したため、高速な記録を行っても、ライト波形の立ち上がりの鈍りを防止し、且つライト波形のリンギングも防止できる。
【００８１】
しかも、常時両終端するのでは無く必要なタイミングで両終端し，且つ，不必要電流を最小限とすることによって、省電力でのインピーダンスマッチング機能を持つライト駆動回路が実現できる。その上，従来の回路の延長の回路構成を採用できるため,回路の実現性が容易である。
【００８２】
このため、磁気記憶装置のリード性能、寿命を向上でき、しかも、高速記録が可能となる。
【図面の簡単な説明】
【００８３】
【図１】本発明の一実施の形態の磁気記憶装置の上面図である。
【図２】図１の磁気記憶装置の断面図である。
【図３】図１の磁気記憶装置の磁気ヘッドの構成図である。
【図４】図１の磁気記憶装置のアクチュエータの構成図である。
【図５】本発明の一実施の形態のライト駆動回路の回路図である。
【図６】図５の回路の各部の波形のタイムチャート図である。
【図７】図５のインピーダンスマッチングの説明図である。
【図８】本発明の他の実施の形態のライト駆動回路の回路図である。
【図９】本発明の更に他の実施の形態のライト駆動回路の回路図である。
【図１０】従来のライト駆動回路の構成図である。
【図１１】従来のライト駆動回路の駆動電圧の説明図である。
【図１２】従来の磁気記憶装置の説明図である。
【図１３】従来のライト駆動回路の伝送ラインによる反射動作の説明図である。
【符号の説明】
【００８４】
１ 磁気デイスク装置
１−１ ビットマップメモリ
３ Ｈ型ライトドライバ
４ オーバーシュート回路
５ フィードバック回路
６ 終端抵抗回路
１２ 磁気デイスク
１６ アクチュエータ
１８ 磁気ヘッド
１８−１ ライト素子
１８−２ リード素子
２０ 駆動コイル
２４ アーム
２６ サスペンション
２８ 中継フレキシブルケーブル
３４ ヘッドＩＣ
１８２ ライトコイル
【図１】
2007042276.tif 000003
【図２】
2007042276.tif 000004
【図３】
2007042276.tif 000005
【図４】
2007042276.tif 000006
【図５】
2007042276.tif 000007
【図６】
2007042276.tif 000008
【図７】
2007042276.tif 000009
【図８】
2007042276.tif 000010
【図９】
2007042276.tif 000011
【図１０】
2007042276.tif 000012
【図１１】
2007042276.tif 000013
【図１２】
2007042276.tif 000014
【図１３】
2007042276.tif 000015