(57)【要約】【課題】画素回路上に形成された保護絶縁膜（平坦化膜）をドライエッチングにより容易にパターニングすることができる製造方法、及び、該製造方法により製造された表示装置を提供する。【解決手段】表示画素ＰＩＸに設けられる画素電極１５として反射金属層１５ａと酸化金属層１５ｂとからなる電極構造を有する表示パネルにおいて、当該画素電極１５に表示データに応じた発光駆動電流を供給する画素駆動回路ＤＣの発光駆動トランジスタ（トランジスタＴｒ１３）との接続構造の製造方法として、非感光性有機膜１４ｂをエッチングしてコンタクトホールＨＬdbを形成するためのメタルマスク１５ｘを除去することなく、画素電極１５の下層側の反射金属層１５ａとしてそのまま適用する。【選択図】図９
2007264177.tif 000002
【特許請求の範囲】
【請求項１】
表示素子を有する複数の表示画素が二次元配列された表示パネルを備えた表示装置の製造方法において、
基板上に第１の導電層を形成する工程と、
前記第１の導電層を被覆する絶縁層を形成する工程と、
前記絶縁層上にパターニング形成した光反射特性を有する第２の導電層をマスクとして、前記絶縁層をドライエッチングによりパターニングして前記第１の導電層を露出させる開口部を形成する工程と、
を含み、
前記第２の導電層は、画素電極の少なくとも一部であることを特徴とする表示装置の製造方法。
【請求項２】
少なくとも前記第２の導電層を被覆するとともに、前記開口部を介して前記第１の導電層と電気的に接続された光透過特性を有する第３の導電層を形成する工程と、
前記第３の導電層をパターニングして、前記第２の導電層及び前記第３の導電層からなる積層構造を有する前記表示画素の画素電極を形成する工程と、
を含むことを特徴とする請求項１記載の表示装置の製造方法。
【請求項３】
前記第３の導電層を形成する工程は、前記第２の導電層を前記画素電極に対応する形状にパターニングした後に、前記第３の導電層を被覆形成し、
前記画素電極を形成する工程は、前記第２の導電層の上面及び端面が露出しない形状に前記第３の導電層をパターニングすることを特徴とする請求項２記載の表示装置の製造方法。
【請求項４】
前記表示画素は、発光駆動用のスイッチング素子を有する画素駆動回路を備え、
前記第１の導電層は、前記発光駆動用のスイッチング素子に接続されていることを特徴とする請求項１記載の表示装置の製造方法。
【請求項５】
前記表示素子は、前記画素電極と、有機材料からなる発光機能層と、対向電極からなる有機エレクトロルミネッセンス素子であることを特徴とする請求項１乃至４のいずれかに記載の表示装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の表示装置の製造方法によって製造されたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関し、特に、有機エレクトロルミネッセンス素子等の発光素子を有する表示画素を、複数配列した表示パネルを備えたアクティブマトリクス駆動方式の表示装置、及び、該表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータや映像機器、携帯情報機器等のモニタ、ディスプレイとして多用されている液晶表示装置（ＬＣＤ）に続く次世代の表示デバイスとして、有機エレクトロルミネッセンス素子（以下、「有機ＥＬ素子」と略記する）や発光ダイオード（ＬＥＤ）等のような自発光素子を２次元配列した発光素子型の表示パネルを備えたディスプレイ（表示装置）の本格的な実用化、普及に向けた研究開発が盛んに行われている。
【０００３】
特に、アクティブマトリクス駆動方式を適用した発光素子型ディスプレイにおいては、液晶表示装置に比較して、表示応答速度が速く、視野角依存性もなく、また、高輝度・高コントラスト化、表示画質の高精細化等が可能であるとともに、液晶表示装置のようにバックライトを必要としないので、一層の薄型軽量化が可能であるという極めて優位な特徴を有している。
【０００４】
図１１は、有機ＥＬ素子の基本構造を示す概略断面図である。
図１１に示すように、周知の有機ＥＬ素子は、概略、ガラス基板等の絶縁性基板１１１の一面側（図面上方側）に、アノード（陽極）電極１１２、有機化合物等（有機材料）からなる有機ＥＬ層（発光機能層）１１３、及び、カソード（陰極）電極１１４を順次積層した素子構造を有している。
有機ＥＬ層１１３は、例えば正孔輸送材料（正孔注入層形成材料）からなる正孔輸送層（正孔注入層）１１３ａと、電子輸送性発光材料からなる電子輸送性発光層（発光層）１１３ｂとの積層構造を有している。
【０００５】
そして、上述したような素子構造を有する有機ＥＬ素子においては、図１１に示すように、直流電圧源１１５からアノード電極１１２に正電圧、カソード電極１１４に負電圧を印加することにより、正孔輸送層１１３ａに注入されたホールと電子輸送性発光層１１３ｂに注入された電子が有機ＥＬ層１１３内で再結合する際に生じるエネルギーに基づいて光（励起光）ｈνが放射される。このとき、光ｈνの発光強度は、アノード電極１１２とカソード電極１１４間に流れる電流量に応じて制御される。
【０００６】
ここで、アノード電極１１２及びカソード電極１１４のいずれか一方を光透過性を有する電極材料を用いて形成し、他方を遮光性及び反射特性を有する電極材料を用いて形成することにより、図１１に示したように絶縁性基板１１１の他面側（図面下方）に光ｈνを出射するボトムエミッション型の発光構造を有する有機ＥＬ素子や、後述する図１２に示すように絶縁性基板１１１の一面側（図面上方）に光ｈνを出射するトップエミッション型の発光構造を有する有機ＥＬ素子を実現することができる。
【０００７】
ところで、上述したような素子構造を有する有機ＥＬ素子を適用して、アクティブマトリクス駆動方式に対応した表示パネル（有機ＥＬパネル）を形成するためには、各表示画素ごとに有機ＥＬ素子を所望の輝度階調で発光させるための画素回路を設ける必要がある。この画素回路としては、例えば１又は複数の薄膜トランジスタ等の機能素子や配線層を備えたものが知られている。
【０００８】
そして、このような画素回路及び有機ＥＬ素子を同一の基板上に形成する場合、一般に、画素回路を構成する薄膜トランジスタの形成工程で施される熱処理温度が、有機ＥＬ素子を構成する有機ＥＬ層の特性を維持することができる温度範囲（すなわち、耐熱温度）よりも高いため、画素回路は有機ＥＬ素子よりも前の工程で形成されることになる。すなわち、有機ＥＬ素子は、画素回路と同一面か画素回路の上方に配置されることになる。
【０００９】
この場合、上述したボトムエミッション型の発光構造においては、有機ＥＬ素子が画素回路と同一面か画素回路の上方のいずれに配置されていても薄膜トランジスタ等の機能素子が配置されている箇所では、有機ＥＬ層で発光された光が絶縁性基板１１１の他面側から出射されることはなく、開口率（画素面積に対する発光面積の割合）が低下してしまう。これに対して、トップエミッション型の発光構造では、有機ＥＬ素子が画素回路の上方に配置されていれば、薄膜トランジスタ等の機能素子の占有面積にかかわらず高開口率を達成することができる。
【００１０】
図１２は、画素回路を備えた有機ＥＬパネルの断面構造の一例を示す要部構成図である。ここで、上述した有機ＥＬ素子の基本構造と同等の構成については、同一の符号を付して説明する。
図１２において、１１１はガラス基板等の絶縁性基板、１１２は反射層を含むアノード電極（画素電極）、１１３は有機ＥＬ層（正孔輸送層１１３ａ、電子輸送性発光層１１３ｂ）、１１４は透明電極層からなるカソード電極（対向電極）、１２１はゲート絶縁膜、１２２は平坦化膜を含む保護絶縁膜、１３１は薄膜トランジスタ、１３２は選択ライン（ゲートライン）、１３３は給電ライン（アノードライン）である。
【００１１】
すなわち、画素回路を備えた有機ＥＬパネルにおいては、一般に、絶縁性基板１１１上（すなわち下層）に形成される薄膜トランジスタ１３１等からなる画素回路と、上層に形成される有機ＥＬ素子ＯＥＬとが、保護絶縁膜１２２に設けられたコンタクトホールＨＬｐを介して電気的に接続された構成が採用されている。ここで、コンタクトホールＨＬｐを介して画素回路に直接接続されるアノード電極（画素電極）１１２は、有機ＥＬ層１１３において発光された光を反射する金属電極層１１２ａと、有機ＥＬ層１１３に対する接合性を確保するための錫ドープ酸化インジウム（ＩＴＯ；Indium Thin
Oxide）等の透明電極層１１２ｂと、を積層した構造を有している。
このような断面構造を有する機ＥＬパネルについては、例えば特許文献１等に詳しく記載されている。
【００１２】
【特許文献１】特開２００５−２２２７５９号公報  （第８頁〜第１０頁、図３）
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述したような断面構造を有する有機ＥＬパネルにおいては、次に示すような問題を有していた。
すなわち、図１２に示したような有機ＥＬパネルの製造方法においては、まず、絶縁性基板１１１上に形成された画素回路（薄膜トランジスタ１３１やキャパシタ、選択ライン１３２等）上に平坦化膜を含む単数または複数の保護絶縁膜１２２を形成する。次いで、保護絶縁膜１２２上にフォトレジストを形成し、フォトレジストをパターニングして、これをマスク（レジストマスク）として用いて、ドライエッチングにより保護絶縁膜１１２をパターニングしてコンタクトホールＨＬｐを形成することにより、画素回路（薄膜トランジスタ１３１等）の導電層を露出させる。次いで、フォトレジストを除去した後、光反射特性を有する金属層（反射金属層）、及び、薄い透明電極層を順次積層形成し、レジストマスクを用いて透明電極層及び反射金属層を順次パターニングして所定のパターン形状を有するアノード電極（画素電極）１１２を形成する。これにより、コンタクトホールＨＬｐを介して画素回路と有機ＥＬ素子ＯＥＬが電気的に接続された断面構造が得られる。
【００１４】
ところで、上述したような画素回路上に形成された保護絶縁膜（平坦化膜）をパターニングする手法としては、近年、上記レジストマスクに替えてメタルマスクを用いてドライエッチングを行う製造方法が多用されており、これによれば、ドライエッチングの際に様々な種類のエッチングガスを選択できるという自由度の高さや、ドライエッチングの際の紫外線による画素回路の薄膜トランジスタへのダメージを抑制できるという利点を有している。しかしながら、このようなメタルマスクを用いた製造方法においては、工程数が多く、繁雑であるという問題を有していた。
【００１５】
そこで、本発明は、上述した問題点に鑑み、画素回路上に形成された保護絶縁膜（平坦化膜）をドライエッチングにより容易にパターニングすることができる製造方法、及び、該製造方法により製造された表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
請求項１記載の発明は、表示素子を有する複数の表示画素が二次元配列された表示パネルを備えた表示装置の製造方法において、基板上に第１の導電層を形成する工程と、前記第１の導電層を被覆する絶縁層を形成する工程と、前記絶縁層上にパターニング形成した光反射特性を有する第２の導電層をマスクとして、前記絶縁層をドライエッチングによりパターニングして前記第１の導電層を露出させる開口部を形成する工程と、を含み、前記第２の導電層は、画素電極の少なくとも一部であることを特徴とする。
【００１７】
請求項２記載の発明は、請求項１記載の表示装置の製造方法において、少なくとも前記第２の導電層を被覆するとともに、前記開口部を介して前記第１の導電層と電気的に接続された光透過特性を有する第３の導電層を形成する工程と、前記第３の導電層をパターニングして、前記第２の導電層及び前記第３の導電層からなる積層構造を有する前記表示画素の画素電極を形成する工程と、を含むことを特徴とする。
【００１８】
請求項３記載の発明は、請求項２記載の表示装置の製造方法において、前記第３の導電層を形成する工程は、前記第２の導電層を前記画素電極に対応する形状にパターニングした後に、前記第３の導電層を被覆形成し、前記画素電極を形成する工程は、前記第２の導電層の上面及び端面が露出しない形状に前記第３の導電層をパターニングすることを特徴とする。
【００１９】
請求項４記載の発明は、請求項１記載の表示装置の製造方法において、前記表示画素は、発光駆動用のスイッチング素子を有する画素駆動回路を備え、前記第１の導電層は、前記発光駆動用のスイッチング素子に接続されていることを特徴とする。
請求項５記載の発明は、請求項１乃至４のいずれかに記載の表示装置の製造方法において、前記表示素子は、前記画素電極と、有機材料からなる発光機能層と、対向電極からなる有機エレクトロルミネッセンス素子であることを特徴とする。
請求項６記載の発明に係る表示装置は、請求項１乃至５のいずれかに記載の表示装置の製造方法によって製造されたことを特徴とする。
【発明の効果】
【００２０】
本発明によれば、画素駆動回路（画素回路）上に絶縁層を介して表示素子が設けられた表示画素を備えた表示装置の製造方法において、少なくとも、表示素子の画素電極となる部材をマスクとして用いて容易にその下方の絶縁層をドライエッチングにより除去することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係る表示装置及びその製造方法について、実施の形態を示して詳しく説明する。
（表示パネル）
まず、本発明に係る表示装置に適用される表示パネル（有機ＥＬパネル）及び表示画素について説明する。
図１は、本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す概略平面図であり、図２は、本発明に係る表示装置の表示パネルに２次元配列される各表示画素（表示素子及び画素駆動回路）の回路構成例を示す等価回路図である。なお、図１に示す平面図においては、説明の都合上、表示パネル（絶縁性基板）を視野側から見た、各表示画素（色画素）に設けられる画素電極の配置と各配線層の配設構造との関係のみを示し、各表示画素の有機ＥＬ素子（表示素子）を発光駆動するために、各表示画素に設けられる図２に示す画素駆動回路（従来技術に示した画素回路に相当する）ＤＣ内のトランジスタ等の表示を省略した。また、図１においては、画素電極及び各配線層の配置を明瞭にするために、便宜的にハッチングを施して示した。
【００２２】
本発明に係る表示装置（表示パネル）は、図１に示すように、ガラス基板等の絶縁性基板１１の一面側に、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色からなる色画素ＰＸｒ、ＰＸｇ、ＰＸｂが図面左右方向に順次繰り返し複数（３の倍数）配列されるとともに、図面上下方向に同一色の色画素ＰＸｒ、ＰＸｇ、ＰＸｂが複数配列されている。ここでは、隣接する３色の色画素ＰＸｒ、ＰＸｇ、ＰＸｂを一組として一の表示画素ＰＩＸが形成されている。
【００２３】
表示パネル１０は、絶縁性基板１１の一面側から突出し、柵状又は格子状の平面パターンを有して配設されたバンク（隔壁）形状の共通電圧ライン（例えばカソードライン）Ｌｃにより、図面上下方向に配列された同一色の複数の色画素ＰＸｒ、又は、ＰＸｇ、ＰＸｂの画素形成領域からなる各色画素領域が画定される。また、各色画素領域に含まれる複数の色画素ＰＸｒ、又は、ＰＸｇ、ＰＸｂが形成される各画素形成領域には、画素電極（例えばアノード電極）１５が形成されているとともに、上記共通電圧ラインＬｃに並行して図面上下方向（すなわち列方向）にデータラインＬｄが配設され、また、上記共通電圧ラインＬｃに直交して図面左右方向（すなわち行方向）に選択ラインＬｓ及び供給電圧ライン（例えばアノードライン）Ｌａが配設されている。各選択ラインＬｓは、絶縁性基板１１の左辺側に位置する選択ライン端子部ＰＬｓと一体的に形成されている。各供給電圧ラインＬａは、絶縁性基板１１の右辺側に位置する供給電圧ライン端子部ＰＬａと一体的に形成されている。
【００２４】
表示画素ＰＩＸの各色画素ＰＸｒ、ＰＸｇ、ＰＸｂの具体的な回路構成としては、例えば図２に示すように、絶縁性基板１１上に１乃至複数のトランジスタ（例えばアモルファスシリコン薄膜トランジスタ等）からなる画素駆動回路ＤＣと、当該画素駆動回路ＤＣにより生成される発光駆動電流が、上記画素電極１５に供給されることにより発光駆動する有機ＥＬ素子（表示素子）ＯＥＬと、を備えている。
【００２５】
供給電圧ラインＬａは、例えば所定の高電位電源に直接又は間接的に接続され、各表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）に設けられる有機ＥＬ素子ＯＥＬの画素電極１５に表示データに応じた階調電流Ｉdataが流れるための所定の高電圧（供給電圧Ｖsc）を印加し、共通電圧ラインＬｃは、例えば所定の低電位電源に直接又は間接的に接続され、有機ＥＬ素子ＯＥＬの対向電極（例えばカソード電極）に所定の低電圧（共通電圧Ｖcom；例えば、接地電位Ｖgnd）を印加するように設定されている。
【００２６】
画素駆動回路ＤＣは、例えば図２に示すように、ゲート端子が表示パネル１０（絶縁性基板１１）の行方向に配設された選択ラインＬｓに、ドレイン端子が上記供給電圧ラインＬａに、ソース端子が接点Ｎ１１に各々接続されたトランジスタＴｒ１１と、ゲート端子が選択ラインＬｓに、ソース端子が表示パネル１０の列方向に配設されたデータラインＬｄに、ドレイン端子が接点Ｎ１２に各々接続されたトランジスタＴｒ１２と、ゲート端子が接点Ｎ１１に、ドレイン端子が供給電圧ラインＬａに、ソース端子が接点Ｎ１２に各々接続されたトランジスタＴｒ１３（発光駆動トランジスタ）と、接点Ｎ１１及び接点Ｎ１２間（トランジスタＴｒ１３のゲート−ソース間）に接続されたキャパシタＣｓと、を備えている。ここでは、トランジスタＴｒ１１〜Ｔｒ１３はいずれもｎチャネル型薄膜トランジスタが適用されている。
【００２７】
有機ＥＬ素子ＯＥＬは、アノード端子（アノード電極となる画素電極１５）が上記画素駆動回路ＤＣの接点Ｎ１２に接続され、カソード端子（カソード電極となる対向電極）が表示パネル１０の列方向に配設された共通電圧ラインＬｃに接続されている。また、図２において、キャパシタＣｓはトランジスタＴｒ１３のゲート−ソース間に形成される寄生容量（保持容量）、又は、該ゲート−ソース間に付加的に形成される補助容量である。
【００２８】
なお、図２に示した画素駆動回路ＤＣにおいて、選択ラインＬｓは、図示を省略した選択ドライバに接続され、所定のタイミングで表示パネル１０の行方向に配列された複数の表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）を選択状態に設定するための選択信号Ｓselが印加される。また、供給電圧ラインＬａは、図示を省略した電源ドライバに接続され、上記選択信号Ｓselと同期したタイミングで同じ行に配列された表示画素ＰＩＸに所定の供給電圧Ｖscが印加される。データラインＬｄは、図示を省略したデータドライバに接続され、上記表示画素ＰＩＸの選択状態に同期するタイミングで表示データに応じた階調電流Ｉdataが供給される。
【００２９】
そして、このような回路構成を有する画素駆動回路ＤＣを備えた表示画素ＰＩＸ（表示パネル１０）における駆動制御動作は、まず、書込動作期間において、図示を省略した選択ドライバから選択ラインＬｓに対して、選択レベル（ハイレベル）の選択信号Ｓselを印加するとともに、該選択信号Ｓselに同期して図示を省略した電源ドライバから反転極性を有するローレベルの供給電圧Ｖscを供給電圧ライン（アノードライン）Ｌａに対して印加する。
【００３０】
また、このタイミングに同期して、図示を省略したデータドライバから表示データに応じた電流値が設定された階調電流ＩdataをデータラインＬｄに流すように制御する。つまり、データドライバは、表示データに応じた階調電流Ｉdataの電流値を制御するドライバであり、本実施形態においては、固定電圧である供給電圧Ｖscに対してデータラインＬｄの電位を低くして、表示画素ＰＩＸ（画素駆動回路ＤＣ）側からデータラインＬｄ方向に階調電流Ｉdataを引き抜くように流すものとする。
【００３１】
そして、書込動作時に選択ドライバから出力された選択信号Ｓselにより、画素駆動回路ＤＣのトランジスタＴｒ１１及びＴｒ１２がオン動作して、ローレベルの供給電圧Ｖscが接点Ｎ１１に印加されるとともに、階調電流Ｉdataの引き込み動作によりトランジスタＴｒ１２を介してローレベルの供給電圧Ｖscよりも低電位の電圧レベルが接点Ｎ１２に印加され、トランジスタＴｒ１３にはデータドライバで設定された階調電流Ｉdataが強制的に流されることになる。ｎチャネル型トランジスタでは一般にドレイン−ソース間を流れる電流の電流値は、ゲート−ソース間の電位に依存する。このとき、トランジスタＴｒ１３では、階調電流Ｉdataの電流値に応じた電位差が接点Ｎ１１及びＮ１２間（トランジスタＴｒ１３のゲート−ソース間）に自動的に設定されることになる。
【００３２】
このとき、キャパシタＣｓには、接点Ｎ１１及びＮ１２間に生じた電位差に対応する電荷が蓄積され、電圧成分として保持される（充電される）。この蓄積された電荷の量は、書込動作時にトランジスタＴｒ１３のドレイン−ソース間を流れる階調電流Ｉdataの電流値によって自動的に設定される。また、このとき、ローレベルの供給電圧Ｖscは、共通電圧ライン（カソードライン）Ｌｃを介してカソード端子に印加される共通電位Ｖcom（接地電位Ｖgnd）以下なので、供給電圧ラインＬａから、トランジスタＴｒ１３のドレイン−ソース間を経由して流れる階調電流Ｉdataは、有機ＥＬ素子ＯＥＬに流れることなくデータラインＬｄに流れるため、書込動作時にトランジスタＴｒ１３のドレイン−ソース間を流れる階調電流Ｉdataの電流値は、書込動作時にデータラインＬｄに流れる階調電流Ｉdataの電流値に応じている。したがって、有機ＥＬ素子ＯＥＬには、順バイアス電圧が印加されないため、書込動作時に有機ＥＬ素子ＯＥＬには発光駆動電流が流れず、発光動作は行われない。
【００３３】
次いで、発光動作期間においては、選択ドライバから選択ラインＬｓに対して、非選択レベル（ローレベル）の選択信号Ｓselを印加するとともに、電源ドライバから供給電圧ラインＬａに対して、ハイレベルの供給電圧Ｖscを印加する。また、このタイミングに同期して、データドライバによる階調電流Ｉdataの引き抜き動作を停止する。
【００３４】
これにより、トランジスタＴｒ１１及びＴｒ１２がオフ動作して、接点Ｎ１１への供給電圧Ｖscの印加が遮断されるとともに、接点Ｎ１２への階調電流Ｉdataの引き込み動作に起因する電圧レベルの印加が遮断されるので、キャパシタＣｓは、上述した書込動作において蓄積された電荷を保持する。
【００３５】
このように、キャパシタＣｓが書込動作時に蓄積された電荷（充電電圧）を保持することにより、接点Ｎ１１及びＮ１２間（トランジスタＴｒ１３のゲート−ソース間）の電位差が保持されることになり、トランジスタＴｒ１３が階調電流Ｉdataの電流値に応じた電流値の電流を流すことができるような状態を維持する。また、供給電圧ラインＬａには、共通電圧Ｖcom（接地電位Ｖgnd）よりも高い電圧レベルで、且つ、発光動作期間にトランジスタＴｒ１３を流れる電流が飽和電流となるようにドレイン−ソース間電位差が十分高くなるような所定の電圧値の供給電圧Ｖscが印加されると、トランジスタＴｒ１３は、書込動作時に蓄積された電荷によるゲート−ソース間電位差によって、書込動作時に流れる階調電流Ｉdataの電流値に応じた発光駆動電流を有機ＥＬ素子ＯＥＬに順バイアス方向に流し、有機ＥＬ素子ＯＥＬは、階調電流Ｉdataひいては表示データにしたがった輝度で発光動作する。
【００３６】
すなわち、キャパシタＣｓが、書込動作時に蓄積された充電電圧を発光動作時まで保持しているので、トランジスタＴｒ１３は、上記書込動作時においてデータドライバによって制御されていた階調電流Ｉdataを流す状態を、発光動作時にトランジスタＴｒ１２がオフ状態となってデータドライバと電気的な接続を絶たれても、保持し続けることになるため、発光動作時に有機ＥＬ素子ＯＥＬに流れる発光駆動電流の電流値は、上記階調電流Ｉdataの電流値にしたがうこととなり、有機ＥＬ素子ＯＥＬは次の書込動作時まで表示データに応じた所望の輝度階調で発光する動作を継続する。
【００３７】
そして、このような一連の駆動制御動作を、表示パネル１０に２次元配列された全ての表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）について、例えば、各行ごとに順次繰り返し実行することにより、所望の画像情報を表示する画像表示動作を実行することができる。
【００３８】
（表示画素のデバイス構造）
次いで、上述したような回路構成を有する表示画素（発光駆動回路及び有機ＥＬ素子）の具体的なデバイス構造（平面レイアウト及び断面構造）について説明する。
図３は、本実施形態に係る表示装置（表示パネル）に適用可能な表示画素の一例を示す平面レイアウト図であり、図４は、本実施形態に係る表示画素の平面レイアウトの要部詳細図である。ここでは、図１に示した表示画素ＰＩＸの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色画素ＰＸｒ、ＰＸｇ、ＰＸｂのうちの、特定の一の色画素の平面レイアウトを示す。なお、図３においては、画素駆動回路ＤＣの各トランジスタ及び配線層等が形成された層を中心に示し、図４においては、図３に示した平面レイアウトのうち、共通電圧ラインＬｃの下層に形成される各トランジスタ及び配線層等を具体的に示す。また、図４において、括弧数字は、各導電層（配線層を含む）の上下の順を表し、数字が小さいほど下層側（絶縁性基板１１側）に形成され、大きいほど上層側（視野側）に形成されていることを示す。また、図５、図６は、各々、図３に示した平面レイアウトを有する表示画素ＰＩＸにおけるＡ−Ａ断面及びＢ−Ｂ断面を示す概略断面図である。
【００３９】
図２に示した表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）は、具体的には、絶縁性基板１１の一面側に設定された画素形成領域（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂの形成領域）Ｒpxにおいて、図３に示した平面レイアウトの上方及び下方の縁辺領域に行方向（図面左右方向）に延在するように選択ラインＬｓ及び供給電圧ラインＬａが各々配設されるとともに、これらのラインＬｓ、Ｌａに直交するように、上記平面レイアウトの左方及び右方の縁辺領域に列方向（図面上下方向）に延在するようにデータラインＬｄ及び共通電圧ラインＬｃが各々配設されている。
【００４０】
ここで、図３〜図６に示すように、供給電圧ラインＬａは、共通電圧ラインＬｃよりも下層側（絶縁性基板１１側）に設けられ、選択ラインＬｓ及び供給電圧ラインＬａは、同層に設けられ、データラインＬｄは、選択ラインＬｓ及び供給電圧ラインＬａよりも下層側に設けられている。ここで、選択ラインＬｓは、トランジスタＴｒ１１〜Ｔｒ１３のソース、ドレインを形成するためのソース、ドレインメタル層をパターニングすることによってソース、ドレインと同じ工程で形成される。また、データラインＬｄは、トランジスタＴｒ１１〜Ｔｒ１３のゲートを形成するためのゲートメタル層をパターニングすることによってゲートと同じ工程で形成される。
【００４１】
すなわち、表示画素ＰＩＸは、図５、図６に示すように、絶縁性基板１１上に表示画素ＰＩＸ内に設けられる画素駆動回路ＤＣの複数のトランジスタＴｒ１１〜Ｔｒ１３やキャパシタＣｓ、及び、選択ラインＬｓやデータラインＬｄを含む各種配線層が設けられ、当該トランジスタＴｒ１１〜Ｔｒ１３及び配線層を被覆するように順次形成された保護絶縁膜１３及び平坦化膜１４を介して、その上層に、上記画素駆動回路ＤＣに接続されて所定の発光駆動電流が供給される画素電極（例えばアノード電極）１５、有機ＥＬ層１６、及び、共通電圧Ｖcomが印加される対向電極（例えばカソード電極）１７からなる有機ＥＬ素子ＯＥＬが形成されている。
【００４２】
画素駆動回路ＤＣは、より具体的には、図３、図４に示すように、図２に示したトランジスタＴｒ１１が行方向に配設された選択ラインＬｓに沿って延在するように配置され、トランジスタＴｒ１２が列方向に配設されたデータラインＬｄに沿って延在するように配置され、トランジスタＴｒ１３が列方向に配設された共通電圧ラインＬｃに沿って延在するように配置されている。
【００４３】
ここで、各トランジスタＴｒ１１〜Ｔｒ１３は、周知の電界効果型トランジスタ構造を有し、各々、絶縁性基板１１上に形成されたゲート電極Ｔｒ１１ｇ〜Ｔｒ１３ｇと、ゲート絶縁膜１２を介して各ゲート電極Ｔｒ１１ｇ〜Ｔｒ１３ｇに対応する領域に形成された半導体層ＳＭＣと、該半導体層ＳＭＣの両端部に延在するように形成されたソース電極Ｔｒ１１ｓ〜Ｔｒ１３ｓ及びドレイン電極Ｔｒ１１ｄ〜Ｔｒ１３ｄと、を有している。
【００４４】
なお、各トランジスタＴｒ１１〜Ｔｒ１３のソース電極とドレイン電極が対向する半導体層ＳＭＣ上には当該半導体層ＳＭＣへのエッチングダメージを防止するための酸化シリコン又は窒化シリコン等のブロック層ＢＬが形成され、また、ソース電極とドレイン電極が接触する半導体層ＳＭＣ上には、当該半導体層ＳＭＣとソース電極及びドレイン電極とのオーミック接続を実現するための不純物層ＯＨＭが形成されている。トランジスタＴｒ１１〜Ｔｒ１３のゲート電極Ｔｒ１１ｇ〜Ｔｒ１３ｇはいずれも同一のゲートメタル層をパターニングすることによって形成されている。トランジスタＴｒ１１〜Ｔｒ１３のソース電極Ｔｒ１１ｓ〜Ｔｒ１３ｓ及びドレイン電極Ｔｒ１１ｄ〜Ｔｒ１３ｄはいずれも同一のソース、ドレインメタル層をパターニングすることによって形成されている。
【００４５】
そして、図２に示した画素駆動回路ＤＣの回路構成に対応するように、トランジスタＴｒ１１は、図３、図４に示すように、ゲート電極Ｔｒ１１ｇがゲート絶縁膜１２に設けられたコンタクトホールＨＬａを介して選択ラインＬｓに接続され、同ソース電極Ｔｒ１１ｓがゲート絶縁膜１２に設けられたコンタクトホールＨＬｂを介してキャパシタＣｓの一端側（接点Ｎ１１側）の電極Ｅcaに接続され、同ドレイン電極Ｔｒ１１ｄが供給電圧ラインＬａの配線層（下層配線層）Ｌa1と一体的に形成されている。
【００４６】
また、トランジスタＴｒ１２は、図３〜図５に示すように、ゲート電極Ｔｒ１２ｇがゲート絶縁膜１２に設けられたコンタクトホールＨＬａを介して選択ラインＬｓに接続され、同ソース電極Ｔｒ１２ｓがゲート絶縁膜１２に設けられたコンタクトホールＨＬｃを介してデータラインＬｄに接続され、同ドレイン電極Ｔｒ１２ｄがキャパシタＣｓの他端側（接点Ｎ１２側）の電極Ｅcbと一体的に形成されている。
【００４７】
トランジスタＴｒ１３は、図３〜図５に示すように、ゲート電極Ｔｒ１３ｇがキャパシタＣｓの一端側（接点Ｎ１１側）の電極Ｅcaと一体的に形成され、同ソース電極Ｔｒ１３ｓがキャパシタＣｓの他端側（接点Ｎ１２側）の電極Ｅcbと一体的に形成され、同ドレイン電極Ｔｒ１３ｄが供給電圧ラインＬａの配線層（下層配線層）Ｌa1と一体的に形成されている。
【００４８】
また、キャパシタＣｓは、トランジスタＴｒ１３のゲート電極Ｔｒ１３ｇと一体的に形成された一端側の電極Ｅcaと、ソース電極Ｔｒ１３ｓと一体的に形成された他端側の電極Ｅcbと、がゲート絶縁膜１２を介して対向して延在するように形成されている。
さらに、トランジスタＴｒ１３のソース電極Ｔｒ１３ｓ（キャパシタＣｓの電極Ｅcb）上の保護絶縁膜１３及び平坦化膜１４には、図５に示すように、コンタクトホールＨＬｄが形成され、当該ソース電極Ｔｒ１３ｓと有機ＥＬ素子ＯＥＬの画素電極１５とが電気的に接続されるように、金属材料（コンタクトメタルＭＴＬ）が埋め込まれている。
【００４９】
供給電圧（アノードライン）Ｌａは、図３、図４、図６に示すように、例えば下層側の配線層（下層配線層）Ｌa1及び上層側の配線層（上層配線層）Ｌa2の２層からなる積層配線構造を有し、下層側の配線層Ｌa1は、ゲート絶縁膜１２上に延在して、上記トランジスタＴｒ１１のドレイン電極Ｔｒ１１ｄ、及び、トランジスタＴｒ１３のドレイン電極Ｔｒ１３ｄと一体的に形成されている。また、上層側の配線層Ｌa2は、保護絶縁膜１３及び平坦化膜１４に形成された配線用溝部に埋め込まれて、上記下層側の配線層Ｌa1と電気的に接合されるとともに、図１、図３の左右方向（行方向）に配設されている。
【００５０】
そして、各画素形成領域Ｒpxの平坦化膜１４上には、図５、図６に示すように、例えばアノード電極となる画素電極１５、正孔輸送層１６ａ（電荷輸送層）及び電子輸送性発光層１６ｂ（電荷輸送層）からなる有機ＥＬ層１６、及び、例えばカソード電極となる対向電極１７を順次積層した有機ＥＬ素子が設けられている。ここで、本実施形態においては、有機ＥＬ層１６において発光した光を、絶縁性基板１１と反対側に（後述する封止樹脂層１９及び封止基板２０を介して）出射するトップエミッション型の発光構造を有しているので、画素電極１５が少なくとも光反射特性を有し、対向電極１７が光透過性を有することになり、画素電極１５は、後述する製造方法（図７〜図１０参照）において説明するように、下層側の反射金属層１５ａと上層側の透明な酸化金属層１５ｂからなる積層構造を有している。
【００５１】
また、列方向の各画素形成領域Ｒpx間（各表示画素ＰＩＸの有機ＥＬ素子ＯＥＬの形成領域相互の境界領域）には、有機ＥＬ素子ＯＥＬの形成領域（厳密には、有機ＥＬ層１６の形成領域）を画定するためのバンク（隔壁）１８が平坦化膜１４から突出するように設けられている。ここで、本実施形態においては、当該バンク１８は、例えば図５に示すように、各画素形成領域Ｒpx間の層間絶縁膜としての機能も果たす下層側の下地層１８ｘと、導電性材料からなり、共通電圧ライン（カソードライン）Ｌｃとしての機能も果たす上層側のバンクメタル部１８ａからなる積層構造を有している。また、行方向の各画素形成領域Ｒpx間には、図６に示すように、平坦化膜１４上に上記下地層１８ｘと一体的に形成される層間絶縁膜１８ｙが設けられている。
【００５２】
バンク１８は、より具体的には、隣接する表示画素ＰＩＸ間の境界領域付近に露出する平坦化膜１４上から、有機ＥＬ素子ＯＥＬの画素電極１５上に一部が延在するようにシリコン窒化膜（ＳｉＮ）等からなる下地層１８ｘが設けられ、当該下地層１８ｘ上に、導電性材料（例えば、金属材料）からなるバンクメタル部１８ａが突出するように積層形成されている。
【００５３】
特に、図１に示したように、上記積層構造を有するバンク１８を表示パネル１０（絶縁性基板１１）上に柵状又は格子状の平面パターンを有するように配設することにより、列方向（図面上下方向）に配列された複数の表示画素ＰＩＸの画素形成領域（有機ＥＬ素子ＯＥＬの有機ＥＬ層１６の形成領域）が画定されるとともに、バンク１８のバンクメタル部１８ａにより、表示パネル１０の全域に配列された表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の各々に所定の電圧（共通電圧Ｖcom）を共通に印加することができる配線層（共通電圧ラインＬｃ）として機能させることができる。
【００５４】
すなわち、図５、図６に示すように、有機ＥＬ素子ＯＥＬの対向電極（カソード電極）１７を、バンクメタル部１８ａを備えたバンク１８上に延在するように形成するとともに、バンクメタル部１８ａに電気的に接続されるように接合することにより、バンク１８（バンクメタル部１８ａ）を共通電圧ラインＬｃとして兼用することができる。
なお、上記画素駆動回路ＤＣ、有機ＥＬ素子ＯＥＬ及びバンク１８が形成された絶縁性基板１１上には、図５、図６に示すように、透明な封止樹脂層１９を介して、絶縁性基板１１に対向するようにガラス基板等からなる封止基板２０が接合されている。
【００５５】
そして、このような表示パネル１０においては、例えば、表示パネル１０の下層（有機ＥＬ素子ＯＥＬの絶縁性基板１１側の層）に設けられたトランジスタＴｒ１１〜Ｔｒ１３やキャパシタＣｓ等の機能素子、選択ラインＬｓやデータラインＬｄ、供給電圧ライン（アノードライン）Ｌａ等の配線層からなる画素駆動回路ＤＣにおいて、データラインＬｄを介して供給された表示データに応じた階調電流Ｉdataに基づいて、所定の電流値を有する発光駆動電流がトランジスタＴｒ１３のドレイン−ソース間に流れ、当該トランジスタＴｒ１３（ソース電極Ｔｒ１３ｓ）からコンタクトホールＨＬｄ（コンタクトメタルＭＴＬ）を介して、有機ＥＬ素子ＯＥＬの画素電極１５に供給されることにより、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ素子ＯＥＬが上記表示データに応じた所望の輝度階調で発光動作する。
【００５６】
このとき、本実施形態に示した表示パネル１０、つまり、画素電極１５が光反射特性を有し、対向電極１７が光透過性を有する場合（すなわち、有機ＥＬ素子ＯＥＬがトップエミッション型である場合）においては、各表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の有機ＥＬ層１６において発光した光は、光透過性を有する対向電極１７を介して直接、あるいは、光反射特性を有する画素電極１５で反射して、絶縁性基板１１を介することなく上方に出射される。
【００５７】
（表示装置の製造方法）
次に、上述した表示装置（表示パネル）の製造方法について説明する。
図７乃至図１０は、本実施形態に係る表示装置（表示パネル）の製造方法の第１の例を示す工程断面図である。ここでは、本発明に係る表示装置の製造方法の特徴を明確にするために、図５、図６に示したＡ−Ａ断面及びＢ−Ｂ断面のパネル構造のうち、各々一部（トランジスタＴｒ１３、キャパシタＣｓ、データラインＬｄ、選択ラインＬｓ、供給電圧ラインＬａ）並びに図１に示した選択ライン端子部ＰＬｓ、供給電圧ライン端子部ＰＬａを便宜的に抜き出した構造を示して説明する。また、選択ラインＬｓ及び供給電圧ラインＬａとして、低抵抗化を図るため、厚膜配線を適用し、さらに、保護絶縁膜１３及び平坦化膜１４に完全に被覆された埋込配線構造を有する場合について説明する。また、上述した図５、図６に示した断面構造を適宜参照しつつ説明する。
【００５８】
上述した表示装置（表示パネル）の製造方法は、まず、図７（ａ）に示すように、ガラス基板等の絶縁性基板１１の一面側（図面上面側）に設定された表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の画素形成領域Ｒpxに、画素駆動回路ＤＣのトランジスタＴｒ１１〜Ｔｒ１３やキャパシタＣｓ、データラインＬｄや選択ラインＬｓ等の配線層を形成する（図５、図６参照）。具体的には、絶縁性基板１１上に、ゲート電極Ｔｒ１１ｇ〜Ｔｒ１３ｇ、及び、ゲート電極Ｔｒ１３ｇと一体的に形成されるキャパシタＣｓの一方側の電極Ｅca、データラインＬｄ（図５参照）、選択ラインＬｓの下層部Ｌs0、下層部Ｌs0に接続された選択ライン端子下層部ＰＬs0、供給電圧ラインＬａの下層配線層Ｌa0、下層配線層Ｌa0に接続された供給電圧ライン端子下層部ＰＬa0を同一のゲートメタル層をパターニングすることによって同時に形成し、その後、絶縁性基板１１の全域にゲート絶縁膜１２を被覆形成する。
【００５９】
次いで、ゲート絶縁膜１２上の各ゲート電極Ｔｒ１１ｇ〜Ｔｒ１３ｇに対応する領域に、例えば、アモルファスシリコンやポリシリコン等からなる半導体層ＳＭＣを形成し、当該半導体層ＳＭＣの両端部にオーミック接続のための不純物層ＯＨＭを介してソース電極Ｔｒ１１ｓ〜Ｔｒ１３ｓ及びドレイン電極Ｔｒ１１ｄ〜Ｔｒ１３ｄを形成する。このとき、同一のソース、ドレインメタル層をパターニングすることによってソース電極Ｔｒ１３ｓ及びドレイン電極Ｔｒ１２ｄと接続されたキャパシタＣｓの他方側の電極Ｅcb、選択ラインＬｓの第１上層部Ｌsx、第１上層部Ｌsxに接続された選択ライン端子第１上層部ＰＬsx、並びにドレイン電極Ｔｒ１１ｄ及びＴｒ１３ｄと接続された供給電圧ラインＬａの下層配線層Ｌa1（図６参照）、下層配線層Ｌa1に接続された供給電圧ライン端子第１上層部ＰＬa1を同時に形成する。
【００６０】
なお、上述したトランジスタＴｒ１１〜Ｔｒ１３のソース電極Ｔｒ１１ｓ〜Ｔｒ１３ｓ及びドレイン電極Ｔｒ１１ｄ〜Ｔｒ１３ｄ、キャパシタＣｓの他端側の電極Ｅcb、選択ラインＬｓの第１上層部Ｌsx、供給電圧ラインＬａの下層側の配線層Ｌa1は、配線抵抗を低減し、かつ、マイグレーションを低減する目的で、例えばアルミニウム合金層と遷移金属層からなる積層配線構造を有しているものであってもよい。また、トランジスタＴｒ１１〜Ｔｒ１３は、逆スタガ型に限らずコプラナ型であってもよい。
【００６１】
次いで、図７（ｂ）に示すように、上記トランジスタＴｒ１１〜Ｔｒ１３及びキャパシタＣｓ、選択ラインＬｓの第１上層部Ｌsx、供給電圧ラインＬａの下層配線層Ｌa1を含む絶縁性基板１１の一面側全域を被覆するように、窒化シリコン（ＳｉＮ）等からなる保護絶縁膜（パッシベーション膜）１３及び平坦化膜１４となる下層側の感光性有機膜１４ａを順次形成する。その後、感光性有機膜１４ａに対して露光、現像処理を行い、パターニングされた感光性有機膜１４ａをマスクとして用いて、下層の窒化シリコン等からなる保護絶縁膜１３をエッチングすることにより、図７（ｃ）に示すように、トランジスタＴｒ１３のソース電極Ｔｒ１３ｓ（又は、キャパシタＣｓの他方側の電極Ｅcb）の上面が露出するコンタクトホールＨＬda、選択ラインＬｓの第１上層部Ｌsx及び供給電圧ラインＬａの下層配線層Ｌa1の上面がそれぞれ露出する配線用溝部ＨＬｅ、ＨＬｆ、さらに選択ライン端子第１上層部ＰＬsx、供給電圧ライン端子第１上層部ＰＬa1の上面がそれぞれ露出する端子用穴部ＨＬｇ、ＨＬｈを同時に形成する。
【００６２】
次いで、図８（ａ）に示すように、上記コンタクトホールＨＬｄにコンタクトメタル（第１の導電層）ＭＴＬを埋め込むと同時に、配線用溝部ＨＬｅ、ＨＬｆに選択ラインＬｓの第２上層部Ｌsy及び供給電圧ラインＬａの上層配線層Ｌa2を埋め込み、さらに端子用穴部ＨＬｇ、ＨＬｈにそれぞれ選択ライン端子部ＰＬsの第２上層部ＰＬsy及び供給電圧ライン端子部ＰＬaの第２上層部ＰＬa2を埋め込む。ここで、コンタクトメタルＭＴＬや選択ラインＬｓの第２上層部Ｌsy、供給電圧ラインＬａの上層配線層Ｌa2、選択ライン端子部ＰＬsの第２上層部ＰＬsy及び供給電圧ライン端子部ＰＬaの第２上層部ＰＬa2は、例えば無電解めっき法等を用いて、銅（Ｃｕ）等の金属材料を堆積して形成される厚膜を適用することができる。
【００６３】
次いで、図８（ｂ）に示すように、コンタクトホールＨＬｄ及び配線用溝部ＨＬｅ、ＨＬｆ、端子用穴部ＨＬｇ、ＨＬｈを形成するために用いた感光性有機膜１４ａを除去することなく、コンタクトメタルＭＴＬ及び選択ラインＬｓの第２上層部Ｌsy及び供給電圧ラインＬａの上層配線層Ｌa2を含む絶縁性基板１１の一面側全域を被覆するように、平坦化膜１４となる上層側の非感光性有機膜（絶縁層）１４ｂを形成する。
【００６４】
次いで、図８（ｃ）に示すように、上記非感光性有機膜１４ｂを含む絶縁性基板１１の一面側全域を被覆するように、スパッタリング法等を用いて、アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）等からなる合金材料からなる光反射特性を有する金属薄膜を形成する。その後、金属薄膜上に形成されたフォトレジストに対して露光、現像処理を行い、パターニングされたフォトレジストをマスクとして用いて、下層の金属薄膜をウェットエッチングすることにより、コンタクトメタルＭＴＬ上方の非感光性有機膜１４ｂの上面を露出する開口部１５ｃ、第２上層部ＰＬsy上方の非感光性有機膜１４ｂの上面を露出する開口部１５ｄ、及び第２上層部ＰＬa2上方の非感光性有機膜１４ｂの上面を露出する開口部１５ｅが設けられたメタルマスク（第２の導電層）１５ｘを形成する。
【００６５】
さらに、このメタルマスク１５ｘを用いて、下層の非感光性有機膜１４ｂをドライエッチングすることにより、図９（ａ）に示すように、開口部１５ｃにおいてコンタクトメタルＭＴＬの上面が露出するコンタクトホール（開口部）ＨＬdb、開口部１５ｄにおいて第２上層部ＰＬsyを露出するコンタクトホールＨＬｉ、第２上層部ＰＬa2を露出するコンタクトホールＨＬｊを形成する。ここで、メタルマスク１５ｘとなる金属薄膜１５ｘは、上記アルミニウム−ネオジウム−チタン（ＡｌＮｄＴｉ）に限定されるものではなく、例えばアルミニウム（Ａｌ）、クロム（Ｃｒ）、銀（Ａｇ）、パラジウム銀（ＡｇＰｄ）系の少なくとも何れかを含む金属または合金を適用することができる。
【００６６】
次いで、上記メタルマスク１５ｘを含む絶縁性基板１１の一面側に形成されたフォトレジストに対して露光、現像処理を行い、パターニングされたフォトレジストをマスクとして用いて、下層のメタルマスク１５ｘをウェットエッチングすることにより、図９（ｂ）に示すように、各画素形成領域（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂの形成領域）Ｒpxごとに分割された画素電極（例えばアノード電極）１５の下層側の反射金属層１５ａを形成する。
【００６７】
次いで、上記反射金属層１５ａを含む絶縁性基板１１の一面側全域を被覆するように、ＩＴＯや亜鉛ドープ酸化インジウム等の透明な（光透過特性を有する）酸化金属膜（第３の導電層）を薄膜形成した後、反射金属層１５ａの上面及び端面が露出しないように被覆するとともに、その一部が上記コンタクトホールＨＬdbにおいてコンタクトメタルＭＴＬと電気的に接続し、コンタクトホールＨＬｉにおいて第２上層部ＰＬsyと電気的に接続し、コンタクトホールＨＬｊにおいて第２上層部ＰＬa2と電気的に接続するように酸化金属膜をパターニングすることにより、図９（ｃ）に示すように、画素電極（例えばアノード電極）１５の上層側の酸化金属層１５ｂ、第２上層部ＰＬsy上の第３上層部ＰＬsz、第２上層部ＰＬa2上の第３上層部ＰＬa3を形成する。このように、上層の酸化金属膜をパターニングする際に、下層側の反射金属層１５ａが露出しないようにすることにより、酸化金属膜と反射金属層１５ａとの間や第２上層部ＰＬsyと第３上層部ＰＬszとの間、第２上層部ＰＬa2と第３上層部ＰＬa3との間で電池反応を引き起こさないようにすることができるとともに、下層側の反射金属層１５ａ、第２上層部ＰＬsy、第２上層部ＰＬa2がオーバーエッチングされたり、エッチングダメージを受けたりすることを防止することができる。
【００６８】
次いで、画素電極１５を含む絶縁性基板１１の一面側全域を被覆するように、化学気相成長法（ＣＶＤ法）等を用いて、例えばシリコン酸化膜やシリコン窒化膜等の無機の絶縁性材料からなる絶縁層を形成した後パターニングすることにより、図１０（ａ）に示すように、隣接する表示画素ＰＩＸに形成された画素電極１５間の領域（隣接する表示画素ＰＩＸとの境界領域）の列方向に下地層１８ｘを形成するとともに、行方向に層間絶縁膜１８ｙを形成する。
【００６９】
さらに、下地層１８ｘ上に、少なくとも表面が、例えば銅（Ｃｕ）や銀（Ａｇ）、又は、これらを主成分とした金属単体又は合金等の低抵抗の金属材料からなるバンクメタル部１８ａ（共通電圧ラインＬｃ）を形成する。これにより、各表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）の画素形成領域Ｒpxごとに、画素電極１５（酸化金属層１５ｂ）の上面が露出した状態となる。ここで、バンクメタル部１８ａは、後述する有機ＥＬ層１６となる溶液や分散液の着滴や迫り上がりを防止するためにその表面に撥水処理を施してもよく、また、酸化を防止するためにその表面に金メッキ等の酸化防止膜を形成してもよい。
【００７０】
また、表示パネル１０の列方向に配列された同一色の各表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の画素形成領域Ｒpxが、バンクメタル部１８ａと下地層１８ｘからなるバンク１８により、隣接する他の色の表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の画素形成領域Ｒpxと隔離されるので、後述する有機ＥＬ層１６となる発光層（電子輸送性発光層１６ｂ）を形成する際に、当該発光材料の溶液又は分散液（液状材料）を塗布した場合であっても、隣接する表示画素ＰＩＸ（色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）相互で発光材料が混合することがなく、隣接する色画素間での混色を防止することができる。
【００７１】
次いで、上記バンク１８により囲まれた（画定された）各色の画素形成領域（有機ＥＬ素子ＯＥＬの形成領域）に対して、互いに分離した複数の液滴を所定位置に吐出するインクジェット法、又は、連続した溶液を吐出するノズルコート法等を適用して同一工程で、正孔輸送材料の溶液又は分散液を塗布した後、加熱乾燥させて正孔輸送層１６ａを形成し、続いて同様に、電子輸送性発光材料の溶液又は分散液を塗布した後、加熱乾燥させて電子輸送性発光層１６ｂを形成することにより、図１０（ｂ）に示すように、画素電極１５上に正孔輸送層１６ａ及び電子輸送性発光層１６ｂを有する有機ＥＬ層（発光機能層）１６が形成される。
【００７２】
具体的には、有機高分子系の正孔輸送材料を含む有機化合物含有液（化合物含有液）として、例えばポリエチレンジオキシチオフェン／ポリスチレンスルホン酸水溶液（ＰＥＤＯＴ／ＰＳＳ；導電性ポリマーであるポリエチレンジオキシチオフェンＰＥＤＯＴと、ドーパントであるポリスチレンスルホン酸ＰＳＳを水系溶媒に分散させた分散液）を、上記画素電極１５（酸化金属層１５ｂ）上に塗布した後、加熱乾燥処理を行って溶媒を除去することにより、当該画素電極１５上に有機高分子系の正孔輸送材料（電荷輸送性材料）を定着させて、電荷輸送層である正孔輸送層１６ａを形成する。
【００７３】
また、有機高分子系の電子輸送性発光材料を含む有機化合物含有液（化合物含有液）として、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む発光材料を、テトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒或いは水に溶解した溶液を、上記正孔輸送層１６ａ上に塗布した後、加熱乾燥処理を行って溶媒を除去することにより、正孔輸送層１６ａ上に有機高分子系の電子輸送性発光材料（電荷輸送性材料）を定着させて、電荷輸送層であり発光層でもある電子輸送性発光層１６ｂを形成する。
【００７４】
その後、図１０（ｃ）に示すように、少なくとも各表示画素ＰＩＸの画素形成領域Ｒpx、選択ライン端子部ＰＬｓ、及び供給電圧ライン端子部ＰＬａを含む絶縁性基板１１上に光透過性を有する導電層（透明電極層）を形成し、上記有機ＥＬ層１６（正孔輸送層１６ａ及び電子輸送性発光層１６ｂ）を介して各画素電極１５に対向する共通の対向電極（例えばカソード電極）１７、選択ライン端子部ＰＬｓの第４上層部ＰＬsw、供給電圧ライン端子部ＰＬａの第４上層部ＰＬa4を形成する。ここで、対向電極１７、第４上層部ＰＬsw、第４上層部ＰＬa4は、例えば蒸着法等により電子注入層となるバリウム、マグネシウム、フッ化リチウム等の金属材料からなる薄膜を形成した後、その上層にスパッタ法等によりＩＴＯ等の透明電極層を積層形成した、厚さ方向に透明な膜構造を適用することができる。
【００７５】
また、対向電極１７は、上記画素電極１５に対向する領域のみならず、有機ＥＬ素子ＯＥＬの形成領域を画定するバンク１８及び層間絶縁膜１８ｙ上にまで延在する単一の導電層として形成されるとともに、バンク１８を形成するバンクメタル部１８ａと電気的に接続されるように接合される。これにより、バンク１８を形成するバンクメタル部１８ａを各表示画素ＰＩＸに共通に接続された共通電圧ライン（カソードライン）Ｌｃとして適用することができる。このように、有機ＥＬ素子ＯＥＬ同士の間に対向電極１７と等電位のバンクメタル部１８ａを網羅することによってカソード全体のシート抵抗を下げ、表示パネル１０全体で均一な表示特性にすることができる。
【００７６】
次いで、上記対向電極１７を形成した後、絶縁性基板１１の一面側全域に保護絶縁膜（パッシベーション膜）としてシリコン酸化膜やシリコン窒化膜等からなる封止層１９をＣＶＤ法等を用いて形成し、さらに、封止蓋や封止基板２０を接合することにより、図５、図６に示したような断面構造を有する表示パネル１０が完成する。
【００７７】
このように、本実施形態によれば、各表示画素ＰＩＸの画素形成領域（有機ＥＬ素子ＯＥＬの形成領域）Ｒpxに設けられる画素電極１５として反射金属層１５ａと酸化金属層１５ｂとからなる電極構造を有する表示パネルにおいて、当該画素電極１５に表示データに応じた発光駆動電流を供給する画素駆動回路ＤＣの発光駆動トランジスタ（トランジスタＴｒ１３）との接続構造の製造方法として、非感光性有機膜１４ｂをドライエッチングしてコンタクトホールＨＬdbを形成するためのメタルマスク１５ｘを除去することなく、画素電極１５の下層側の反射金属層１５ａとしてそのまま適用することができるので、少なくとも、コンタクトホールＨＬdbを形成するためのメタルマスクを除去する工程、及び、反射金属層１５ａとなる金属薄膜を成膜する工程を省略して製造方法を簡素化することができる。
【００７８】
また、上記実施形態では、選択ライン端子部ＰＬｓは、選択ライン端子下層部ＰＬs0、選択ライン端子第１上層部ＰＬsx、第２上層部ＰＬsy、第３上層部ＰＬsz、第４上層部ＰＬswを備えており、選択ドライバの各端子と良好に接続されるためには、これら全ての層を備えることが、選択ドライバの各端子との段差が小さくて好ましいが、これに限らず、選択ライン端子下層部ＰＬs0、選択ライン端子第１上層部ＰＬsx、第２上層部ＰＬsy、第３上層部ＰＬsz、第４上層部ＰＬswのいずれかを備えていなくてもよく、またさらに他の導電層を備えていてもよい。
【００７９】
供給電圧ライン端子部ＰＬａは、供給電圧ライン端子下層部ＰＬa0、供給電圧ライン端子第１上層部ＰＬa1、第２上層部ＰＬa2、第３上層部ＰＬa3、第４上層部ＰＬa4を備えており、供給電圧ドライバの各端子と良好に接続されるためには、これら全ての層を備えることが、供給電圧ドライバの各端子との段差が小さくて好ましいが、これに限らず、供給電圧ライン端子下層部ＰＬa0、供給電圧ライン端子第１上層部ＰＬa1、第２上層部ＰＬa2、第３上層部ＰＬa3、第４上層部ＰＬa4のいずれかを備えなくてもよく、またさらに他の導電層を備えていてもよい。
【００８０】
このように、本実施形態によれば、画素電極１５と画素駆動回路ＤＣ（トランジスタＴｒ１３）との接続構造の製造方法として、画素電極１５の下層側の反射金属層１５ａとなるメタルマスク１５ｘを用いて非感光性有機膜１４ｂをドライエッチングしてコンタクトホールＨＬdbを形成するので、ドライエッチングに用いるエッチングガス等のガス種の選択の自由度が広がり、また、メタルマスク１５ｘが画素駆動回路のトランジスタの上方に配置していれば、画素駆動回路のトランジスタがドライエッチング時に生じる紫外線に被曝することを抑え、劣化を抑制できる。また、反射金属層１５ａをパターニングするためのマスクを形成する工程を省略して製造方法をさらに簡素化することができる。
【００８１】
なお、上述した実施形態においては、バンクメタル部１８ａとして、銅（Ｃｕ）や銀（Ａｇ）又はその合金を適用する場合について説明したが、本発明はこれらに限定されるものではなく、例えばアルミニウム（Ａｌ）や金（Ａｕ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）等の金属、又は、これらを主成分とする合金等の、低抵抗の金属材料を適用し、これらの金属層の単層あるいは複数層の積層からなる構造を適用するものであってもよい。
【００８２】
また、上述した実施形態において、表示パネル１０の表示動作（有機ＥＬ素子ＯＥＬの発光動作）に伴って流れる電流量が小さい場合には、バンク１８として図５に示したような共通電圧ラインＬｃとして機能するバンクメタル部１８ａを設けた構造に替えて、下地層１８ｘとポリイミド等の感光性樹脂材料からなるバンク樹脂部により形成される構造を適用することにより、表示画素ＰＩＸ（有機ＥＬ素子ＯＥＬ）の画素形成領域Ｒpxを画定するとともに、各表示画素ＰＩＸに共通に延在して形成された対向電極１７を共通電圧ライン（例えばカソード）として用いるものであってもよい。
【００８３】
また、上述した実施形態においては、有機ＥＬ層１６として、有機高分子系の正孔輸送材料及び電子輸送性発光材料を用いる場合について説明するため、各色画素間での混色を防止する目的で上記バンク１８を設けたパネル構造を示したが、本発明はこれに限定されるものではなく、低分子系の有機材料を用いて有機ＥＬ層を形成するものであってもよい。この場合、上記高分子系の有機材料の場合とは異なり、マスクを用いた蒸着法等を適用することができるので、図５に示したような絶縁性基板（平坦化膜）表面から突出するバンク（特に、バンクメタル部やバンク樹脂部）を設ける必要はなく、下地層１８ｘや層間絶縁膜１８ｙにより各表示画素ＰＩＸの画素形成量域Ｒpxを画定することができる。
【００８４】
さらに、上述した実施形態においては、表示パネル１０の表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）に設けられる画素駆動回路ＤＣとして、図２に示したように、ｎチャネル型のトランジスタ（すなわち、単一のチャネル極性を有する薄膜トランジスタ）Ｔｒ１１〜Ｔｒ１３を適用した回路構成を示した。このような回路構成によれば、ｎチャネル型の薄膜トランジスタのみを適用することができるので、既に製造技術が確立されたアモルファスシリコン半導体製造技術を用いて、動作特性が安定したトランジスタを簡易に製造することができ、上記表示画素の発光特性のバラツキを抑制した発光駆動回路を実現することができる。
【００８５】
また、図２においては、画素駆動回路ＤＣ内に設けられたトランジスタＴｒ１１〜トランジスタＴｒ１３として全てｎチャネル型を適用したが、ｐチャネルが含まれていてもよい。この場合、ｐチャネル型トランジスタのソース、ドレインはそれぞれ、ｎチャネル型トランジスタのソース、ドレインと逆の関係になる。また、トランジスタＴｒ１１〜トランジスタＴｒ１３として、アモルファスシリコン薄膜トランジスタ以外にポリシリコン薄膜トランジスタを適用するものであってもよい。このように、発光駆動回路は、ｎチャネル型又はｐチャネル型のいずれか一方のチャネル極性を有するトランジスタのみを備えるものであってもよいし、ｎチャネル型及びｐチャネル型の双方のチャネル極性を有するトランジスタを備えるものであってもよい。
【００８６】
また、上述した実施形態においては、表示パネル１０の表示画素ＰＩＸ（各色画素ＰＸｒ、ＰＸｇ、ＰＸｂ）として、トランジスタを３個備え、表示データに応じた階調電流Ｉdataを供給することにより、有機ＥＬ素子ＯＥＬの輝度階調を設定する電流指定（電流階調制御）型の発光駆動回路を示したが、本発明に係る表示装置はこれに限定されるものではなく、少なくとも各表示画素において、表示データに基づいて発光駆動電流の電流値が設定され、該電流値に応じた輝度階調で有機ＥＬ素子を駆動制御するものであれば、電流指定型の他の回路構成を有するものであってもよいし、表示データに応じた電圧成分（階調電圧）を供給することにより、有機ＥＬ素子ＯＥＬの輝度階調を設定する電圧指定（電圧階調制御）型の発光駆動回路を適用するものであってもよい。
【００８７】
さらに、上述した実施形態においては、電荷輸送層である有機ＥＬ層１６として、正孔輸送層１６ａ及び電子輸送性発光層１６ｂを有している場合について説明したが、これに限らず、正孔輸送性発光層及び電子輸送層を有していてもよく、正孔輸送性兼電荷輸送性発光層の単層のみでもよく、正孔輸送層、発光層、電荷輸送層の三層構造でもよく、その他の積層構造であってもよい。
また、上記実施形態では、画素電極１５は、有機ＥＬ層１６との密着性等から酸化金属層１５ｂを設けたが、反射金属層１５ａ上に有機ＥＬ層１６を形成しても特性上、悪影響がなければ、画素電極１５は酸化金属層１５ｂを備えていなくてもよい。
【図面の簡単な説明】
【００８８】
【図１】本発明に係る表示装置に適用される表示パネルの画素配列状態の一例を示す概略平面図である。
【図２】本発明に係る表示装置の表示パネルに２次元配列される各表示画素（表示素子及び画素駆動回路）の回路構成例を示す等価回路図である。
【図３】本実施形態に係る表示装置（表示パネル）に適用可能な表示画素の一例を示す平面レイアウト図である。
【図４】本実施形態に係る表示画素の平面レイアウトの要部詳細図である。
【図５】本実施形態に係る平面レイアウトを有する表示画素ＰＩＸにおけるＡ−Ａ断面を示す概略断面図である。
【図６】本実施形態に係る平面レイアウトを有する表示画素ＰＩＸにおけるＢ−Ｂ断面を示す概略断面図である。
【図７】本実施形態に係る表示装置（表示パネル）の製造方法の第１の例を示す工程断面図（その１）である。
【図８】本実施形態に係る表示装置（表示パネル）の製造方法の第１の例を示す工程断面図（その２）である。
【図９】本実施形態に係る表示装置（表示パネル）の製造方法の第１の例を示す工程断面図（その３）である。
【図１０】本実施形態に係る表示装置（表示パネル）の製造方法の第１の例を示す工程断面図（その４）である。
【図１１】有機ＥＬ素子の基本構造を示す概略断面図である。
【図１２】画素回路を備えた有機ＥＬパネルの断面構造の一例を示す要部構成図である。
【符号の説明】
【００８９】
１０      表示パネル
１１      絶縁性基板
１４      平坦化膜
１４ａ    感光性有機膜
１４ｂ    非感光性有機膜
１５      画素電極
１５ａ    反射金属層
１５ｂ    酸化金属層
１６      有機ＥＬ層
１６ａ    正孔輸送層
１６ｂ    電子輸送性発光層
１７      対向電極
１８      バンク
１８ａ    バンクメタル部
１８ｘ    下地層
１８ｙ    層間絶縁膜
ＤＣ      画素駆動回路
Ｔｒ１１〜Ｔｒ１３    トランジスタ
ＯＥＬ    有機ＥＬ素子
ＰＩＸ    表示画素
Ｌｓ      選択ライン
Ｌｄ      データライン
Ｌａ      供給電圧ライン
Ｌｃ      共通電圧ライン
【図１】
2007264177.tif 000003
【図２】
2007264177.tif 000004
【図３】
2007264177.tif 000005
【図４】
2007264177.tif 000006
【図５】
2007264177.tif 000007
【図６】
2007264177.tif 000008
【図７】
2007264177.tif 000009
【図８】
2007264177.tif 000010
【図９】
2007264177.tif 000011
【図１０】
2007264177.tif 000012
【図１１】
2007264177.tif 000013
【図１２】
2007264177.tif 000014