(57)【要約】【課題】パイプライン処理を利用した画像処理において、途中の段階の処理によって得られるデータの転送の自由度を高めることのできる技術を提供することを目的とする。【解決手段】画像処理を実行するパイプラインの各ステージを担当する処理回路の内の少なくとも２つの処理回路を、処理後の画像データとは異なるデータを転送するためのバスで接続する。そして、バスに接続された所定の転送元処理回路は、転送元処理回路のデータ処理結果を次段の処理回路とは異なる対象処理回路のデータ処理に反映させるために、データ処理の結果得られる処理結果データを、バスを介して対象処理回路に転送する。【選択図】図１
2007281741.tif 000002
【特許請求の範囲】
【請求項１】
入力画像データを用いた画像処理をパイプライン処理によって実行する画像処理装置であって、
直列に接続されるとともに互いに異なるデータ処理を実行するＮ個（Ｎは３以上の整数）の処理回路を備え、
前記Ｎ個の処理回路の内の最前段の処理回路が前記入力画像データの供給を受け、他の処理回路は１つ前の処理回路から前記データ処理後の画像データの供給を受け、
前記各処理回路は、供給された画像データを用いた前記データ処理をそれぞれ並列に実行し、
前記画像処理装置は、さらに、前記Ｎ個の処理回路の内の少なくとも２つの処理回路を接続するとともに前記データ処理後の画像データとは異なるデータを転送するためのバスを備え、
前記バスに接続された所定の転送元処理回路は、前記転送元処理回路のデータ処理結果を前記バスに接続された処理回路の内の次段の処理回路とは異なる対象処理回路のデータ処理に反映させるために、前記データ処理の結果得られる処理結果データを、前記バスを介して前記対象処理回路に転送する、
画像処理装置。
【請求項２】
請求項１に記載の画像処理装置であって、
前記対象処理回路は、前記転送元処理回路よりも後ろの処理回路である、
画像処理装置。
【請求項３】
請求項１ないし請求項２のいずれかに記載の画像処理装置であって、
前記画像処理装置は、前記入力画像データに応じて画像を表示する画像表示装置であり、
前記入力画像データはインタレース方式の画像データであり、
前記Ｎ個の処理回路は、
供給された画像データを解析することによって画像内の一部の領域である切出領域を決定する切出領域決定回路と、
前記切出領域決定回路よりも後ろに設けられるとともに、インタレース方式からノンインタレース方式への変換処理を実行するプログレッシブ変換回路と、
前記プログレッシブ変換回路よりも後ろに設けられるとともに、供給された画像データの解像度を表示用の解像度に変換するスケーリング処理回路と、
を含み、
前記切出領域決定回路と前記スケーリング処理回路とは前記バスに接続されており、
前記切出領域決定回路は、前記処理結果データとしての前記切出領域を表す切出領域データを、前記バスを介して前記スケーリング処理回路に転送し、
前記スケーリング処理回路は、受信した前記切出領域データに基づく変換処理を実行することによって、前記切出領域を含む一部の領域のみを表す画像データを表示のために出力する、
画像処理装置。
【請求項４】
請求項１ないし請求項３のいずれかに記載の画像処理装置であって、さらに、
前記画像処理装置を制御する装置制御部を備え、
前記装置制御部は、前記バスに接続された処理回路に対して、前記バスを介して前記データ処理用のパラメータを供給する、
画像処理装置。
【請求項５】
入力画像データを用いた画像処理をパイプライン処理によって実行する画像処理方法であって、
（Ａ）直列に接続されるとともに互いに異なるデータ処理を実行するＮ個（Ｎは３以上の整数）の処理回路の内の最前段の処理回路が前記入力画像データの供給を受ける工程と、
（Ｂ）他の処理回路が１つ前の処理回路から前記データ処理後の画像データの供給を受ける工程と、
（Ｃ）前記各処理回路が、供給された画像データを用いた前記データ処理をそれぞれ並列に実行する工程と、
（Ｄ）前記Ｎ個の処理回路の内の少なくとも２つの処理回路を接続するとともに前記データ処理後の画像データとは異なるデータを転送するためのバスを介して、前記バスに接続された所定の転送元処理回路が、前記転送元処理回路のデータ処理結果を前記バスに接続された処理回路の内の次段の処理回路とは異なる対象処理回路のデータ処理に反映させるために、前記データ処理の結果得られる処理結果データを前記対象処理回路に転送する工程と、
を備える、画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パイプライン処理を利用した画像処理に関するものである。
【背景技術】
【０００２】
従来より、プロジェクタ、スキャナ、デジタルカメラ等の画像処理装置では、画像処理のために複数の段階の処理が実行されている。例えば、プロジェクタの中には、プログレッシブ変換処理、スケーリング処理、台形歪み補正処理を順番に実行するものがある。ここで、画像処理の高速化のために、パイプライン処理を利用する方法が提案されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００５−１２２２５７号公報
【０００４】
パイプライン処理を実行する画像処理装置では、各段階の処理毎に準備された複数の処理回路が利用される。これらの処理回路は直列に接続されており、各処理回路は処理後のデータを次段の処理回路に供給する。ところが、従来のパイプライン処理では途中の段階の処理で得られるデータの転送の自由度は低く、データの流れは直線的であるので、種々のデメリットが生じる場合があった。例えば、自己の処理には利用されないが後段の処理回路によって利用されるデータを前段から受信して後段に供給するために、処理回路によって利用されるメモリ量が過剰に大きくなる場合があった。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記の課題を解決するためになされたものであり、パイプライン処理を利用した画像処理において、途中の段階の処理によって得られるデータの転送の自由度を高めることのできる技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の課題の少なくとも一部を解決するため、本発明に係る画像処理装置は、入力画像データを用いた画像処理をパイプライン処理によって実行する画像処理装置であって、直列に接続されるとともに互いに異なるデータ処理を実行するＮ個（Ｎは３以上の整数）の処理回路を備え、前記Ｎ個の処理回路の内の最前段の処理回路が前記入力画像データの供給を受け、他の処理回路は１つ前の処理回路から前記データ処理後の画像データの供給を受け、前記各処理回路は、供給された画像データを用いた前記データ処理をそれぞれ並列に実行し、前記画像処理装置は、さらに、前記Ｎ個の処理回路の内の少なくとも２つの処理回路を接続するとともに前記データ処理後の画像データとは異なるデータを転送するためのバスを備え、前記バスに接続された所定の転送元処理回路は、前記転送元処理回路のデータ処理結果を前記バスに接続された処理回路の内の次段の処理回路とは異なる対象処理回路のデータ処理に反映させるために、前記データ処理の結果得られる処理結果データを、前記バスを介して前記対象処理回路に転送する。
【０００７】
この画像処理装置によれば、転送元処理回路は、データ処理の結果得られる処理結果データを、バスを介して次段の処理回路とは異なる対象処理回路に直接に転送できるので、途中の段階の処理によって得られるデータの転送の自由度を高めることができる。
【０００８】
上記画像処理装置において、前記対象処理回路は、前記転送元処理回路よりも後ろの処理回路であることとしてもよい。
【０００９】
この構成によれば、転送元処理回路と対象処理回路との間の処理回路が、自己の処理に利用しないデータを受信せずに済むので、その間の処理回路の構成を簡略化することができる。
【００１０】
上記各画像処理装置において、前記画像処理装置は、前記入力画像データに応じて画像を表示する画像表示装置であり、前記入力画像データはインタレース方式の画像データであり、前記Ｎ個の処理回路は、供給された画像データを解析することによって画像内の一部の領域である切出領域を決定する切出領域決定回路と、前記切出領域決定回路よりも後ろに設けられるとともに、インタレース方式からノンインタレース方式への変換処理を実行するプログレッシブ変換回路と、前記プログレッシブ変換回路よりも後ろに設けられるとともに、供給された画像データの解像度を表示用の解像度に変換するスケーリング処理回路と、を含み、前記切出領域決定回路と前記スケーリング処理回路とは前記バスに接続されており、前記切出領域決定回路は、前記処理結果データとしての前記切出領域を表す切出領域データを、前記バスを介して前記スケーリング処理回路に転送し、前記スケーリング処理回路は、受信した前記切出領域データに基づく変換処理を実行することによって、前記切出領域を含む一部の領域のみを表す画像データを表示のために出力することとしてもよい。
【００１１】
この構成によれば、切出領域を含む一部の領域のみが表示されるので、ユーザは、切出領域を容易に観察することができる。また、切出領域決定回路が、プログレッシブ変換を行う前の画像データを用いて切出領域を決定するので、切出領域の決定に利用される画像データ量が過剰に大きくなることを抑制できる。また、プログレッシブ変換回路は、自己の処理に利用しない切出領域データを受信せずに済む。その結果、プログレッシブ変換回路の構成を簡略化することができる。また、プログレッシブ変換回路によって利用されるメモリの量を低減することもできる。
【００１２】
上記各画像処理装置において、さらに、前記画像処理装置を制御する装置制御部を備え、前記装置制御部は、前記バスに接続された処理回路に対して、前記バスを介して前記データ処理用のパラメータを供給することとしてもよい。
【００１３】
この構成によれば、バスが、パイプラインの途中の段階の処理結果の転送と、パイプラインの外部からの処理回路に対する処理用パラメータの供給と、に共通に利用されるので、画像処理装置の規模が過剰に大きくなることを抑制できる。
【００１４】
なお、本発明は種々の形態で実現することが可能であり、例えば、画像処理システム、画像処理システムを構成する画像供給装置及び画像処理装置、画像表示システム、画像表示システムを構成する画像供給装置及び画像表示装置、画像処理方法、画像表示方法、それら方法又は装置を実現するためのコンピュータプログラム、それらのコンピュータプログラムを記録した記録媒体などの種々の態様で実現することが可能である。
【発明を実施するための最良の形態】
【００１５】
次に、この発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．実施例：
Ｂ．変形例：
【００１６】
Ａ．実施例：
図１は本発明の一実施例として画像表示システムの構成を示す説明図である。本実施例の画像表示システム１０は、画像供給装置としてのＤＶＤプレイヤＤＰと、画像表示装置としてのプロジェクタ２００と、を備えている。ＤＶＤプレイヤＤＰは、動画像を表す映像信号をプロジェクタ２００に供給する。プロジェクタ２００は、映像信号に基づいて、画像を表示する。
【００１７】
プロジェクタ２００は、画像処理部２１０と、液晶パネル駆動回路２２０と、ランプを有する照明光学系２３０と、液晶パネル２３２と、投写光学系２３４と、バスモジュール２４０と、メモリコントローラ２５０と、メモリ２５２と、ＣＰＵ２６０と、各種の操作ボタンを含む入力部２７０と、を備えている。
【００１８】
ＤＶＤプレイヤＤＰからの映像信号（以下、「入力映像信号ＩＶＤ」とも呼ぶ）は、画像処理部２１０に供給される。画像処理部２１０は、受信した入力映像信号ＩＶＤを用いて後述する複数種類の処理を実行し、液晶パネル駆動回路２２０に供給するための制御用画像データＩＭＧ５を生成する。なお、本実施例では、入力映像信号ＩＶＤは、インタレース方式のアナログコンポジット信号である。
【００１９】
液晶パネル駆動回路２２０は、画像処理部２１０から受信した制御用画像データＩＭＧ５に応じて、液晶パネル２３２を駆動するための駆動信号を生成する。液晶パネル２３２は、この駆動信号に応じて、照明光学系２３０から射出された照明光を変調する。投写光学系２３４は、液晶パネル２３２によって変調された投写光を投写表示画面７０（例えば、スクリーン）に投写する。これにより、投写表示画面７０に画像が投写表示される。このように、液晶パネル２３２は、照明光学系２３０から射出された照明光を変調するライトバルブ（光変調器）として使用されている。
【００２０】
画像処理部２１０は、画像情報取得回路ＩＰ０と、切出領域決定回路ＩＰ１と、プログレッシブ変換回路ＩＰ２と、スケーリング処理回路ＩＰ３と、台形歪み補正回路ＩＰ４と、を有している。各回路ＩＰ０〜ＩＰ４は、この順番に直列に接続されている。入力映像信号ＩＶＤは、最前段の画像情報取得回路ＩＰ０に供給される。
【００２１】
画像情報取得回路ＩＰ０は、入力映像信号ＩＶＤを解析し、解像度やフレームレート、水平同期周波数等の画像に関連する情報（以下「画像情報」とも呼ぶ）を取得する。そして、画像情報取得回路ＩＰ０は、画像情報に基づいて、入力映像信号ＩＶＤから、次段の切出領域決定回路ＩＰ１に適した第１画像データＩＭＧ１を生成する。本実施例では、画像情報取得回路ＩＰ０は、アナログの入力映像信号ＩＶＤから、インタレース方式の動画像を構成する１枚のフィールド画像を表すデジタルの第１画像データＩＭＧ１を生成する。このような第１画像データＩＭＧ１の生成処理は、入力映像信号ＩＶＤに応じて繰り返し実行される。そして、画像情報取得回路ＩＰ０は、生成した第１画像データＩＭＧ１を、切出領域決定回路ＩＰ１に供給する。その結果、画像情報取得回路ＩＰ０は、入力映像信号ＩＶＤに応じて、複数の第１画像データＩＭＧ１を順番に切出領域決定回路ＩＰ１に供給する。
【００２２】
切出領域決定回路ＩＰ１は、第１画像データＩＭＧ１を解析し、切出領域を決定する。切出領域決定回路ＩＰ１は、画像内の動きのある部分領域を切出領域として採用する（詳細は後述）。このように切出領域を決定する理由は、ユーザの注目を集めやすい動きのある部分領域を、拡大して投写表示画面７０に表示するためである。切出領域決定回路ＩＰ１は、切出領域を決定したら、第２画像データＩＭＧ２をプログレッシブ変換回路ＩＰ２に供給する。この第２画像データＩＭＧ２は、第１画像データＩＭＧ１と同じである。この代わりに、切出領域のみを表すデータを第２画像データＩＭＧ２として利用してもよい。この場合には、第１画像データＩＭＧ１の中の切出領域を表す一部分を第２画像データＩＭＧ２として利用すればよい。
【００２３】
プログレッシブ変換回路ＩＰ２は、インタレース方式からノンインタレース方式（プログレッシブ方式とも呼ばれる）への変化処理を実行する。プログレッシブ変換回路ＩＰ２は、この変換処理（「プログレッシブ変換処理」とも呼ばれる）により、第２画像データＩＭＧ２から第３画像データＩＭＧ３を生成し、生成した第３画像データＩＭＧ３をスケーリング処理回路ＩＰ３に供給する。このような変換処理としては、種々の処理を採用可能である。例えば、時系列の順に並ぶ２枚のフィールド画像（第２画像データＩＭＧ２）を重ね合わせることによって、１枚のノンインタレース方式のフレーム画像（第３画像データＩＭＧ３）を生成してもよい。
【００２４】
スケーリング処理回路ＩＰ３は、画像の解像度（画素数）を液晶パネル２３２の解像度に合わせて変換する。スケーリング処理回路ＩＰ３は、この変換処理（「スケーリング処理」とも呼ばれる）により、第３画像データＩＭＧ３から第４画像データＩＭＧ４を生成し、生成した第４画像データＩＭＧ４を台形歪み補正回路ＩＰ４に供給する。ここで、スケーリング処理回路ＩＰ３は、上述の切出領域を含む一部の領域のみが表示されるように、スケーリング処理を実行する（詳細は後述）。
【００２５】
台形歪み補正回路ＩＰ４は、いわゆる台形歪み（「キーストーン歪み」とも呼ばれる）を補正する。台形歪み補正回路ＩＰ４は、この補正処理により、第４画像データＩＭＧ４から制御用画像データＩＭＧ５を生成し、生成した制御用画像データＩＭＧ５を液晶パネル駆動回路２２０に供給する。台形歪み補正の方法としては、種々の方法を採用可能である。また、この補正処理に利用されるパラメータ値（例えば、投写表示画面７０とプロジェクタ２００との間の相対的な角度）は、入力部２７０に入力されたユーザの指示に従って、ＣＰＵ２６０によって設定される（詳細は後述）。
【００２６】
以上説明した入力映像信号ＩＶＤから制御用画像データＩＭＧ５を生成する処理は、入力映像信号ＩＶＤに応じて繰り返し実行される。その結果、プロジェクタ２００によって表示される画像は、入力映像信号ＩＶＤに応じて繰り返し更新される。
【００２７】
また、入力映像信号ＩＶＤからの制御用画像データＩＭＧ５を生成するための複数の段階（図１の例では５段階）の処理は、各処理回路ＩＰ０〜ＩＰ４によって並列に実行される。その結果、各処理回路ＩＰ０〜ＩＰ４は、時系列に沿って並ぶ複数の制御用画像データＩＭＧ５を生成するための処理を、並列に実行することができる。その結果、順次出力すべき複数の制御用画像データＩＭＧ５の生成処理に要する時間を短縮することが可能となる。
【００２８】
このように、複数の段階の処理を並列に実行する技術は「パイプライン」とも呼ばれている。このようなパイプライン処理を実行する処理部の構造は、パイプライン構造とも呼ばれている。パイプラインでは、各段階は「ステージ」とも呼ばれている。図１の例では、５つのステージによって制御用画像データＩＭＧ５が生成されている。また、図１の例では、各ステージの処理を担う各処理回路ＩＰ０〜ＩＰ４は、それぞれ、メモリコントローラ２５０を制御することによって、メモリ２５２を利用可能である。前段から後段への各画像データＩＭＧ１〜ＩＭＧ４の転送は、このメモリ２５２を介して行われる。なお、各処理回路ＩＰ０〜ＩＰ４の処理は、図示しない共通のクロック信号に同期して実行される。
【００２９】
また、各処理回路ＩＰ０〜ＩＰ４のそれぞれは、バスモジュール２４０の制御バスＣＢＵＳに接続されている。バスモジュール２４０は、さらに、制御バスＣＢＵＳにおけるアクセスの調停を行うバス制御回路２４２を有している。ＣＰＵ２６０は、このバス制御回路２４２を制御することによって、制御バスＣＢＵＳを介して各処理回路ＩＰ０〜ＩＰ４のレジスタ（図示せず）にデータを格納することが可能である。各処理回路ＩＰ０〜ＩＰ４は、レジスタに格納されたデータ値に基づいて各処理を実行する。すなわち、ＣＰＵ２６０は、制御バスＣＢＵＳを介して、各処理回路ＩＰ０〜ＩＰ４の動作を制御することができる。このように、ＣＰＵ２６０は、本発明における「装置制御部」に相当する。
【００３０】
図２は、制御バスＣＢＵＳの信号の種類を示す説明図である。本実施例では、１５種類の信号が利用される。信号名に記された符号「（ＩＰ＃）」は、信号線が各処理回路ＩＰ０〜ＩＰ４毎に設けられていることを意味している。また、２列目に示す「信号方向」は、バス制御回路２４２と各処理回路ＩＰ０〜ＩＰ４との間の信号の方向を意味している。「Ｉ（Ｉｎ）」は、バス制御回路２４２によって設定され、制御バスＣＢＵＳを介して各処理回路ＩＰ０〜ＩＰ４へ供給される信号を意味している。「Ｏ（Ｏｕｔ）」は、各処理回路ＩＰ０〜ＩＰ４によって設定され、制御バスＣＢＵＳを介してバス制御回路２４２に供給される信号を意味している。
【００３１】
以下、各信号の詳細について説明する。
（１）ＣＤＩ：この入力データ信号ＣＤＩは、処理回路ＩＰ０〜ＩＰ４のレジスタに格納されるべきデータを表す信号であり、３２本の信号線で表されている（３２ビット）。この信号ＣＤＩは、バス制御回路２４２によって設定される。
（２）ＣＤＯ：この出力データ信号ＣＤＯは、処理回路ＩＰ０〜ＩＰ４のレジスタから読み出されたデータを表す信号であり、３２本の信号線で表されている（３２ビット）。なお、この信号ＣＤＯは、各処理回路ＩＰ０〜ＩＰ４毎に設けられており、各処理回路ＩＰ０〜ＩＰ４によって設定される。
（３）ＣＣＳＸ：このチップセレクト信号ＣＣＳＸは、データ転送の対象である１つの処理回路（以下「対象処理回路」とも呼ぶ）を選択するための信号であり、各処理回路ＩＰ０〜ＩＰ４毎に１ビット（１本の信号線）ずつ割り当てられている。この信号ＣＣＳＸが「０」に設定された処理回路が、データ転送の対象として選択される。このＣＣＳＸ信号は、バス制御回路２４２によって設定される。
（４）ＣＲＤＸ：このリード信号ＣＲＤＸは、処理回路ＩＰ０〜ＩＰ４に、リード処理を要求するための信号である。この信号ＣＲＤＸがバス制御回路２４２によって「０」に設定されたことに応じて、対象処理回路がリード処理を開始する。リード処理では、対象処理回路は、出力データ信号ＣＤＯを、レジスタのデータを表す値に設定する。
（５）ＣＷＲＸ：このライト信号ＣＷＲＸは、処理回路ＩＰ０〜ＩＰ４に、ライト処理を要求するための信号である。この信号ＣＷＲＸがバス制御回路２４２によって「０」に設定されたことに応じて、対象処理回路がライト処理を開始する。ライト処理では、対象処理回路は、入力データ信号ＣＤＩを読み、読んだデータをレジスタに格納する。
（６）ＣＣＬＫ：このクロック信号ＣＣＬＫは、各処理回路ＩＰ０〜ＩＰ４とバス制御回路２４２との動作の同期をとるための信号である。
（７）ＣＲＤＹ：このレディ信号ＣＲＤＹは、対象処理回路によって設定される信号であり、要求された処理（リード処理、あるいは、ライト処理）の開始時に「１」に設定される。このレディ信号ＣＲＤＹが「１」に設定されたクロックサイクルの次のクロックサイクルで、その対象処理回路は、レジスタから出力データ信号ＣＤＯへのデータ出力、あるいは、入力データ信号ＣＤＩからレジスタへのデータ取り込みを、実行する。この信号ＣＲＤＹでは、各処理回路ＩＰ０〜ＩＰ４毎に１ビットずつ割り当てられている。
（８）ＣＡＤ：このアドレス信号ＣＡＤは、対象処理回路内のデータ転送の対象である１つのレジスタ（以下「対象レジスタ」とも呼ぶ）を指定するための信号であり、１６本の信号線で表されている（１６ビット）。この信号ＣＡＤは、バス制御回路２４２によって設定される。
【００３２】
以上説明した８種類の信号は、バス制御回路２４２がＣＰＵ２６０の要求に応じて各処理回路ＩＰ０〜ＩＰ４のレジスタにアクセスする場合に利用される。一方、以下に説明する７種類の信号は、ある処理回路が、次段の処理回路とは異なる処理回路へ、次段の処理回路を介さずに直接にデータを転送する場合に利用される。以下、このような次段の処理回路以外の処理回路に対する制御バスＣＢＵＳを介した直接のデータ転送を、「直接データ転送」、あるいは、単に「直接転送」と呼ぶ。
【００３３】
（９）ＣＢＤＲＱ：この直接転送要求信号ＣＢＤＲＱは、各処理回路ＩＰ０〜ＩＰ４が、バス制御回路２４２に対して直接転送要求を発行するための信号であり、各処理回路ＩＰ０〜ＩＰ４毎に１ビットずつ割り当てられている。直接転送を要求する処理回路は、この信号ＣＢＤＲＱを「１」に設定する。
（１０）ＣＢＤＡＤ：このアドレス信号ＣＢＤＡＤは、転送先である対象レジスタを指定するための信号であり、１６本の信号線で表されている（１６ビット）。この信号ＣＢＤＡＤは、各処理回路ＩＰ０〜ＩＰ４毎に設けられており、各処理回路によって設定される。
（１１）ＣＢＤＩＰＮ：この回路識別信号ＣＢＤＩＰＮは、転送先である対象処理回路を指定するための信号であり、５本の信号線で表されている（５ビット）。また、この信号は、各処理回路ＩＰ０〜ＩＰ４毎に設けられており、各処理回路によって設定される。
（１２）ＣＢＤＡＫ：この応答信号ＣＢＤＡＫは、直接転送要求信号ＣＢＤＲＱに対する応答信号であり、直接転送要求が受け入れられた場合にバス制御回路２４２によって「１」に設定される。この信号ＣＢＤＡＫでは、各処理回路ＩＰ０〜ＩＰ４毎に１ビットずつ割り当てられている。この信号ＣＢＤＡＫが「１」に設定されたことに応じて、該当する処理回路（以下「転送元処理回路」とも呼ぶ）は、直接転送を開始する。また、この信号ＣＢＤＡＫが「１」に設定されている間は、制御バスＣＢＵＳは、転送元処理回路によって専有される。
（１３）ＣＢＤＣＳＴ：この直接転送開始信号ＣＢＤＣＳＴは、転送元処理回路によって設定される信号であり、直接転送の開始時に「１」に設定される。この信号ＣＢＤＣＳＴが「１」に設定されたことに応じて、転送元処理回路とバス制御回路２４２とは、協同して直接転送を実行する。この信号ＣＢＤＣＳＴでは、各処理回路ＩＰ０〜ＩＰ４毎に１ビットずつ割り当てられている。
（１４）ＣＢＤＥＤ：この直接転送終了信号ＣＢＤＥＤは、転送元処理回路によって設定される信号であり、直接転送が完了する時に「１」に設定される。この信号ＣＢＤＥＤでは、各処理回路ＩＰ０〜ＩＰ４毎に１ビットずつ割り当てられている。
（１５）ＣＢＤＲＤＹ：このレディ信号ＣＢＤＲＤＹは、対象処理回路によって出力されたレディ信号ＣＲＤＹと同じである。バス制御回路２４２は、対象処理回路からのレディ信号ＣＲＤＹを選択し、そのまま、このレディ信号ＣＢＤＲＤＹとして出力する。転送元処理回路は、この信号ＣＢＤＥＤによって、データ転送が完了するタイミングを知ることができる。
【００３４】
図３は、ＣＰＵ２６０（図１）が、台形歪み補正回路ＩＰ４にアクセスする様子を示す概略図である。台形歪み補正回路ＩＰ４は、投写角度に基づいて補正処理を実行する。図３（Ａ）は、投写角度を示す説明図である。投写角度は、投写表示画面７０の法線ＯＮと、プロジェクタ２００の光軸ＬＡとのなす角度を意味している。本実施例では、投写角度は、水平方向Ｄｈの成分Ａｈと、垂直方向Ｄｖの成分Ａｖとで表される。
【００３５】
図３（Ｂ）は、ＣＰＵ２６０が台形歪み補正回路ＩＰ４のレジスタにアクセスする様子を示す説明図である。台形歪み補正回路ＩＰ４は、投写角度の各成分Ａｈ、Ａｖをそれぞれ格納する２つのレジスタＲ１、Ｒ２を有している。本実施例では、ユーザは、入力部２７０を操作することによって、各成分Ａｈ、Ａｖの値を修正することができる。ＣＰＵ２６０は、入力部２７０に入力されたユーザの指示に従って、これらのレジスタＲ１、Ｒ２の値を読み出して修正し、修正後の値をレジスタＲ１、Ｒ２に格納する。台形歪み補正回路ＩＰ４は、レジスタＲ１、Ｒ２に格納されたデータ値に基づいて補正処理を実行する。
【００３６】
なお、投写角度を設定する方法としては、ユーザの指示に従って設定する方法に限らず、任意の方法を採用可能である。例えば、表示画像を撮影する撮影装置をプロジェクタ２００に設け、ＣＰＵ２６０が、撮影された画像を解析することによって自動的に各成分Ａｈ、Ａｖを設定してもよい。
【００３７】
図３（Ｃ）は、修正後の水平方向成分Ａｈを第１レジスタＲ１に格納し、続けて、第２レジスタＲ２に格納された修正前の垂直方向成分Ａｖを読み出す処理を示すタイミングチャートである。各信号の左に付された記号［Ｉ］は、バス制御回路２４２から処理回路（この例では台形歪み補正回路ＩＰ４）に供給される信号を表し、記号［Ｏ］は、処理回路（この例では台形歪み補正回路ＩＰ４）からバス制御回路２４２へ供給される信号を表している。
【００３８】
ＣＰＵ２６０は、台形歪み補正回路ＩＰ４の第１レジスタＲ１に対するデータＡｈのライト処理に続けて第２レジスタＲ２のリード処理を実行する要求をバス制御回路２４２に対して発行する。この要求に応じて、バス制御回路２４２は、まず、ライト処理を要求する。この際、バス制御回路２４２は、チップセレクト信号ＣＣＳＸで台形歪み補正回路ＩＰ４を選択し、アドレス信号ＣＡＤで第１レジスタＲ１を指定し、入力データ信号ＣＤＩをＣＰＵ２６０から受信したデータＡｈに設定し、ライト信号ＣＷＲＸを「０」に設定する。台形歪み補正回路ＩＰ４は、次のクロックサイクルでレディ信号ＣＲＤＹを「１」に設定し、ライト処理を開始する。次のクロックサイクルでは、台形歪み補正回路ＩＰ４は、入力データ信号ＣＤＩを読み、読んだデータＡｈを第１レジスタＲ１に格納する。レディ信号ＣＲＤＹが「１」に設定されてから２つのクロックサイクルが経過することによってライト処理が完了する。そこで、バス制御回路２４２は、アドレス信号ＣＡＤで第２レジスタＲ２を指定し、リード信号ＣＲＤＸを「０」に設定することによってリード処理を要求する。台形歪み補正回路ＩＰ４は、次のクロックサイクルで、レディ信号ＣＲＤＹを「１」に設定し、第２レジスタＲ２のデータを出力データ信号ＣＤＯに出力する。次のクロックサイクルでは、バス制御回路２４２は、出力データ信号ＣＤＯを読む。その後、バス制御回路２４２は、読んだデータＡｖをＣＰＵ２６０に供給する。
【００３９】
このように、バス制御回路２４２は、ＣＰＵ２６０からの要求に応じて、レジスタに対するアクセスを中継する。この際、「１：アドレス等の設定」、「２：レディ信号ＣＲＤＹの設定」、「３：データ転送の実行」の３つのクロックサイクルによって、データの転送が実行される。これは、１回のライト処理が実行される場合、１回のリード処理が実行される場合、複数のライト処理が続く場合、複数のリード処理が続く場合、も同様である。また、台形歪み補正回路ＩＰ４以外の処理回路が対象処理回路である場合も同様である。
【００４０】
図４は、切出領域を示すデータが、切出領域決定回路ＩＰ１からスケーリング処理回路ＩＰ３に直接に転送される様子を示す概略図である。切出領域決定回路ＩＰ１は、画像情報取得回路ＩＰ０（図１）から受信した第１画像データＩＭＧ１を解析することによって、切出領域ＣＡを決定する。切出領域決定回路ＩＰ１は、画像内の動きのある部分を含む矩形状の部分領域を切出領域ＣＡとして選択する。例えば、図４の例では、第１画像データＩＭＧ１は、部屋の中を動き回る子供を表している。切出領域決定回路ＩＰ１は、この子供を含む矩形状の部分領域を切出領域ＣＡとして選択する。このような切出領域ＣＡを選択する方法としては、種々の方法を採用可能である。例えば、切出領域決定回路ＩＰ１が、現行の第１画像データＩＭＧ１と１つ前の第１画像データＩＭＧ１とを比較することによって大きく変化している部分を検出し、この変化した部分を含む最小の矩形状の部分領域を切出領域ＣＡとして採用してもよい。
【００４１】
切出領域決定回路ＩＰ１は、切出領域ＣＡの決定後、第２画像データＩＭＧ２を後段のプログレッシブ変換回路ＩＰ２に供給する。また、切出領域決定回路ＩＰ１は、切出領域ＣＡを定める情報（以下「切出情報ＣＩ」とも呼ぶ）を、後段のプログレッシブ変換回路ＩＰ２を介さずに、直接にスケーリング処理回路ＩＰ３に供給する。本実施例では、切出情報ＣＩは、切出領域ＣＡの位置およびサイズ（高さと幅）を表している。位置は、切出領域ＣＡの基準点（通常は左上角の点）の座標によって表されている。この座標は、元の画像内における座標である。なお、切出情報ＣＩは、３つの切出データＤ１、Ｄ２、Ｄ３に分割して転送される。スケーリング処理回路ＩＰ３は、これらの切出データＤ１〜Ｄ３をそれぞれ格納する３つのレジスタＲ１１、Ｒ１２、Ｒ１３を有している。スケーリング処理回路ＩＰ３は、これらのレジスタＲ１１〜Ｒ１３に格納されたデータ値に基づいて、スケーリング処理を実行する。
【００４２】
図５は、切出データＤ１〜Ｄ３を切出領域決定回路ＩＰ１からスケーリング処理回路ＩＰ３へ転送する処理を示すタイミングチャートである。各信号の左に付された記号［Ｉ］、［Ｏ］は、図３（Ｃ）で利用された記号と同じである。
【００４３】
切出領域決定回路ＩＰ１は、まず、バス制御回路２４２に対して直接転送を要求する。この際、切出領域決定回路ＩＰ１は、アドレス信号ＣＢＤＡＤでレジスタＲ１１を指定し、回路識別信号ＣＢＤＩＰＮでスケーリング処理回路ＩＰ３を選択し、直接転送要求信号ＣＢＤＲＱを「１」に設定する。
【００４４】
次に、バス制御回路２４２は、切出領域決定回路ＩＰ１に直接転送を開始させるために、切出領域決定回路ＩＰ１に対する応答信号ＣＢＤＡＫを「１」に設定する。切出領域決定回路ＩＰ１は、応答信号ＣＢＤＡＫが「１」に設定されたことに応じて、出力データ信号ＣＤＯを第１切出データＤ１に設定し、開始信号ＣＢＤＣＳＴを「１」に設定する。
【００４５】
次に、バス制御回路２４２は、開始信号ＣＢＤＣＳＴが「１」に設定されたことに応じて、ライト処理を要求する。この際、バス制御回路２４２は、チップセレクト信号ＣＣＳＸで、回路識別信号ＣＢＤＩＰＮで要求されたスケーリング処理回路ＩＰ３を選択し、アドレス信号ＣＡＤを、アドレス信号ＣＢＤＡＤで要求されたアドレス（第１レジスタＲ１１）に設定し、入力データ信号ＣＤＩを、出力データ信号ＣＤＯで要求されたデータ（第１切出データＤ１）に設定し、ライト信号ＣＷＲＸを「０」に設定する。
【００４６】
次のクロックサイクルでは、スケーリング処理回路ＩＰ３は、レディ信号ＣＲＤＹを「１」に設定し、ライト処理を開始する。この際、バス制御回路２４２は、直接転送用のレディ信号ＣＢＤＲＤＹを、対象処理回路（スケーリング処理回路ＩＰ３）からのレディ信号ＣＲＤＹと同じ値に設定する。このレディ信号ＣＢＤＲＤＹにより、転送元処理回路（切出領域決定回路ＩＰ１）は、その次のクロックサイクルでデータ転送が完了することを知ることができる。
【００４７】
次のクロックサイクルでは、スケーリング処理回路ＩＰ３は、入力データ信号ＣＤＩを読み、読んだ第１切出データＤ１を第１レジスタＲ１１に格納する。一方、切出領域決定回路ＩＰ１は、終了信号ＣＢＤＥＤを「１」に設定することによって、このデータ転送を終了する。同時に、切出領域決定回路ＩＰ１は、開始信号ＣＢＤＣＳＴを「１」に設定し、アドレス信号ＣＢＤＡＤで次のレジスタ（第２レジスタＲ１２）を指定し、出力データ信号ＣＤＯを次のデータ（第２切出データＤ２）に設定する。これにより、新たなデータ転送が開始される。
【００４８】
以後、第１切出データＤ１の転送と同様に、第２切出データＤ２と第３切出データＤ３との転送が順番に実行される。そして、最後のデータ（第３切出データＤ３）の転送が完了すると、開始信号ＣＢＤＣＳＴは「０」に維持されたまま、終了信号ＣＢＤＥＤが「１」に設定される。これらの信号ＣＢＤＣＳＴ、ＣＢＤＥＤに応じて、バス制御回路２４２は、全ての直接データ転送が完了したと判断し、応答信号ＣＢＤＡＫを「０」に設定する。これにより、制御バスＣＢＵＳは、切出領域決定回路ＩＰ１による専有から解放される。そして、バス制御回路２４２は、新たな要求（例えば、ＣＰＵ２６０の要求や、各処理回路ＩＰ０〜ＩＰ４の要求）に応じて、制御バスＣＢＵＳを介したデータ転送を実行する。
【００４９】
一方、プログレッシブ変換回路ＩＰ２（図４）は、切出領域決定回路ＩＰ１から受信した第２画像データＩＭＧ２を用いたプログレッシブ変換処理を実行し、第３画像データＩＭＧ３を生成する。そして、プログレッシブ変換回路ＩＰ２は、生成した第３画像データＩＭＧ３をスケーリング処理回路ＩＰ３に供給する。スケーリング処理回路ＩＰ３は、プログレッシブ変換回路ＩＰ２から受信した第３画像データＩＭＧ３と、レジスタＲ１１、Ｒ１２、Ｒ１３に格納された切出情報ＣＩとを用いて、スケーリング処理を実行する。このスケーリング処理によって、切出領域ＣＡを含む一部の領域のみを表す第４画像データＩＭＧ４が生成される。そして、スケーリング処理回路ＩＰ３は、生成した第４画像データＩＭＧ４を台形歪み補正回路ＩＰ４に供給する。
【００５０】
本実施例では、スケーリング処理回路ＩＰ３は、切出領域ＣＡが表示画面の全体（すなわち、液晶パネル２３２の全体）に渡って表示されるように、切出領域ＣＡのみを表す第４画像データＩＭＧ４を生成する。なお、第４画像データＩＭＧ４が、切出領域ＣＡよりも大きな領域を表していても良い。ただし、第４画像データＩＭＧ４は、入力映像信号ＩＶＤが表す画像の内の切出領域ＣＡを含む一部の領域のみを表すことが好ましい。
【００５１】
以上説明した、切出領域決定回路ＩＰ１、プログレッシブ変換回路ＩＰ２、スケーリング処理回路ＩＰ３によって順番に実行される画像処理と、プログレッシブ変換回路ＩＰ２を介さずに切出領域決定回路ＩＰ１からスケーリング処理回路ＩＰ３へ至る切出情報ＣＩの直接転送とは、繰り返し実行される。なお、プログレッシブ変換回路ＩＰ２が、２枚のフィールド画像（第１画像データＩＭＧ１）から１枚のフレーム画像（第３画像データＩＭＧ３）を生成する場合には、切出領域決定回路ＩＰ１は、１枚おきに切出領域ＣＡを決定すればよい。例えば、奇数番目のフィールド画像（第１画像データＩＭＧ１）についてのみ、切出領域ＣＡを決定してもよい。こうすれば、切出領域決定回路ＩＰ１の処理に要する時間を短縮することができる。
【００５２】
以上のように、本実施例では、切出領域決定回路ＩＰ１は、切出情報ＣＩを、次段の処理回路（プログレッシブ変換回路ＩＰ２）を介さずに、制御バスＣＢＵＳを介して直接にスケーリング処理回路ＩＰ３に供給することができる。従って、プログレッシブ変換回路ＩＰ２は、自己の処理に利用しない切出情報ＣＩを、スケーリング処理回路ＩＰ３に供給するために切出領域決定回路ＩＰ１から受信しなくても済む。その結果、プログレッシブ変換回路ＩＰ２の構成を簡略化することができる。また、プログレッシブ変換回路ＩＰ２によって利用されるメモリの量を低減することもできる。
【００５３】
Ｂ．変形例：
なお、上記各実施例における構成要素の中の、独立クレームでクレームされた要素以外の要素は、付加的な要素であり、適宜省略可能である。また、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
【００５４】
変形例１：
上述の実施例において、パイプライン処理を実行するための構成としては、図１に示す構成に限らず、種々の構成を採用可能である。例えば、各処理回路ＩＰ０〜ＩＰ４のそれぞれが、処理に利用するデータを格納する専用のメモリを備えていても良い。また、各処理回路ＩＰ０〜ＩＰ４の間に、転送される処理後の画像データＩＭＧ１〜ＩＭＧ４を一時的に格納する専用のバッファメモリが設けられていても良い。
【００５５】
変形例２：
上述の各実施例において、画像処理部２１０の構成としては、図１に示す構成に限らず、種々の構成を採用可能である。例えば、スケーリング処理回路ＩＰ３と台形歪み補正回路ＩＰ４との間に、画質調整処理回路が設けられていても良い。この画質調整処理回路によって実行される画質調整処理としては、任意の処理を採用可能である。例えば、画像のコントラストや輝度をユーザの指示に従って調整する処理を採用可能である。一般には、画像処理部２１０の構成としては、各段階の処理を実行する処理回路が直列に接続され、各段階の処理が並列に実行される任意の構成（パイプライン構成）を採用可能である。ここで、処理回路の総数としては５に限らず３以上の任意の数を採用可能である。
【００５６】
また、パイプライン構成の各ステージを担当する処理回路の内の、直接データ転送を実行する処理回路としては、切出領域決定回路ＩＰ１に限らず任意の処理回路を採用可能である。また、直接データ転送における転送元処理回路と対象処理回路との組み合わせとしては、対象処理回路が転送元処理回路の次段の処理回路とは異なるような任意の組み合わせを採用可能である。ここで、対象処理回路が転送元処理回路よりも後ろの処理回路である場合には、転送元処理回路と対象処理回路との間の処理回路が、自己の処理に利用しないデータを受信せずに済むので、その間の処理回路の構成を簡略化することができる。また、その間の処理回路によって利用されるメモリの量を低減することもできる。また、対象処理回路が転送元処理回路よりも前の処理回路である場合には、後段の処理結果を前段の処理に反映させることが可能となるので、画像処理の自由度を高めることが可能となる。いずれの場合も、直接転送によって転送されるデータとしては、転送元処理回路のデータ処理の結果得られる任意のデータを採用可能である。また、対象処理回路は、受信したデータに基づいてデータ処理を実行すればよい。
【００５７】
また、バス制御回路２４２は、複数の処理回路から直接転送要求を受けた場合には、１つの処理回路ずつ順番に直接転送を実行すればよい。具体的には、バス制御回路２４２は、直接転送要求を発行した複数の処理回路の内から１つの処理回路を選択し、その処理回路に対する応答信号ＣＢＤＡＫを「１」に設定する。選択された処理回路による直接転送が終了したら、バス制御回路２４２は、次の１つの処理回路を選択し、その処理回路に対する応答信号ＣＢＤＡＫを「１」に設定する。このような一連の処理が繰り返される。各処理回路は自己の応答信号ＣＢＤＡＫが「１」に設定されることに応じて、直接転送を開始する。ここで、処理回路が選択される順序としては、直接転送要求の発行が早い順を採用すればよい。また、同時に複数の処理回路によって直接転送要求が発行された場合には、所定の優先順位に従った順序を採用すればよい。
【００５８】
また、ＣＰＵ２６０の要求に応じたデータ転送（以下「ＣＰＵ転送」とも呼ぶ）の実行中に、直接転送要求が発行される場合もある。この場合には、バス制御回路２４２は、ＣＰＵ転送の完了後に、直接転送要求を発行した処理回路の応答信号ＣＢＤＡＫを「１」に設定すればよい。逆に、直接転送の実行中にＣＰＵ２６０によってデータ転送要求が発行される場合もある。この場合には、バス制御回路２４２は、直接転送の完了後に、ＣＰＵ転送を実行すればよい。
【００５９】
変形例３：
上記各実施例において、バスモジュール２４０の構成としては、図１に示す構成に限らず、種々の構成を採用可能である。例えば、バス制御回路２４２が省略されていてもよい。この場合には、各処理回路ＩＰ０〜ＩＰ４とＣＰＵ２６０とが、互いに調停を行いながら、制御バスＣＢＵＳを利用すればよい。また、制御バスＣＢＵＳがＣＰＵ２６０から切り離された直接転送専用のバスであってもよい。ただし、図１に示すように、画像処理装置を制御する装置制御部（例えば、ＣＰＵ２６０）が、この制御バスＣＢＵＳを介して、制御バスＣＢＵＳに接続された処理回路に処理用のパラメータを供給することが好ましい。このように、制御バスＣＢＵＳを、パイプラインの途中の段階の処理結果の直接転送と、パイプラインの外部からの処理回路に対する処理用パラメータの供給と、に共通に利用すれば、装置の規模が過剰に大きくなることを抑制できる。ここで、装置制御部が、処理回路に対する処理用パラメータの供給（ライト処理）のみを実行し、リード処理を実行しないこととしてもよい。また、処理用パラメータの供給対象としては、台形歪み補正回路ＩＰ４に限らず、任意の処理回路を採用可能である。この際、直接転送の送信側あるいは受信側となり得る処理回路を採用してもよく、他の処理回路を採用してもよい。また、処理用パラメータとしては、各処理回路のデータ処理に利用される任意のパラメータを採用可能である。また、制御バスＣＢＵＳに接続される処理回路が、パイプライン構成の各ステージを担当する複数の処理回路の内の一部のみであってもよい。
【００６０】
変形例４：
上記各実施例において、画像処理部２１０に入力されるデータとしては、インタレース方式のアナログコンポジット映像信号に限らず、種々の画像データを採用可能である。例えば、コンポーネント信号によって構成される映像信号を採用してもよく、また、ノンインタレース方式の映像信号を採用してもよい。ノンインタレース方式の映像信号を利用する場合には、プログレッシブ変換処理を省略できる。また、アナログ信号の代わりにデジタル信号（デジタルデータ）を採用してもよい。また、動画像に限らず、静止画像を表す入力画像データを採用してもよい。この場合も、複数枚の静止画像を順番に表示する場合には、各画像に対する画像処理が並列に行われるので、画像処理に要する時間を短縮することができる。
【００６１】
変形例５：
上記各実施例において、切出領域決定回路ＩＰ１が切出領域ＣＡを決定する方法としては、画像内の動きのある部分を含む矩形状の部分領域を選択する方法に限らず、画像データを解析することによって画像内の一部の領域を選択する任意の方法を採用可能である。例えば、切出領域決定回路ＩＰ１が、画像内の人物の顔を検出し、検出した顔を含む部分領域（例えば、矩形状の領域）を切出領域ＣＡとして選択してもよい。画像内の顔を検出する方法としては、種々の方法を採用可能である。例えば、顔を表す所定のテンプレート画像とのパターンマッチングを利用する方法を採用可能である。
【００６２】
いずれの場合も、切出領域の決定は、プログレッシブ変換を行う前の画像データを用いて実行されることが好ましい。こうすれば、切出領域の決定に利用される画像データ量が過剰に大きくなることが抑制されるので、切出領域決定回路ＩＰ１の規模が過剰に大きくなることを抑制できる。なお、切出領域を表すデータとしては、位置およびサイズを表すデータに限らず、種々のデータを採用可能である。例えば、位置と倍率（入力画像データが表す画像全体に対する切出領域のサイズ（高さ、あるいは、幅）の割合）を採用してもよい。
【００６３】
変形例６：
直接転送とパイプライン処理とを利用した画像処理を実行する画像表示装置としては、プロジェクタ以外の種々の表示装置を採用可能である。また、このような画像処理を実行する画像処理装置としては、画像表示装置以外の種々の処理装置を採用可能である。例えば、プリンタを採用してもよい。この場合には、例えば、入力画像データの解像度を印刷用の解像度に変換する解像度変換処理と、画像データの画素値を印刷に利用されるインクの量に変換する処理と、インク量データをドットの有無を表すドットデータに変換するハーフトーン処理と、をパイプライン処理によって実行可能である。ここで、解像度変換処理回路が、入力画像データを解析して得られる元の解像度を、直接転送によってハーフトーン処理回路に供給してもよい。そして、ハーフトーン処理回路は、複数種類のハーフトーン処理の中から元の解像度に応じて実行用ハーフトーン処理を選択してもよい（例えば、元の解像度が粗いほど、ドットピッチの粗いハーフトーン処理を選択してもよい）。この場合には、複数枚の静止画像を順番に印刷する場合であっても、各画像に対する画像処理が並列に行われるので、画像処理に要する時間を短縮することができる。
【００６４】
変形例７：
上記各実施例において、画像処理部２１０に入力画像データを供給する画像供給装置としては、ＤＶＤプレイヤＤＰに限らず、任意の装置（例えば、コンピュータや、テレビ放送チューナ）を採用可能である。また、このような画像供給装置が画像処理装置に組み込まれていても良い。
【００６５】
変形例８：
上記各実施例において、パイプラインの各段階の処理を担う処理回路としては、ＡＳＩＣ（Application Specific Integrated Circuits）のような専用の電子回路で構成されたものを採用してもよく、また、汎用のプロセッサ（ＣＰＵ）を用いた処理回路を採用してもよい。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施例として画像表示システムの構成を示す説明図である。
【図２】制御バスＣＢＵＳの信号の種類を示す説明図である。
【図３】ＣＰＵ２６０（図１）が台形歪み補正回路ＩＰ４にアクセスする様子を示す概略図である。
【図４】切出領域を示すデータが切出領域決定回路ＩＰ１からスケーリング処理回路ＩＰ３に直接に転送される様子を示す概略図である。
【図５】切出データＤ１〜Ｄ３を切出領域決定回路ＩＰ１からスケーリング処理回路ＩＰ３へ転送する処理を示すタイミングチャートである。
【符号の説明】
【００６７】
１０…画像表示システム
７０…投写表示画面
２００…プロジェクタ
２１０…画像プロセッサ
２２０…液晶パネル駆動回路
２３０…照明光学系
２３２…液晶パネル
２３４…投写光学系
２４０…バスモジュール
２４２…バス制御回路
２５０…メモリコントローラ
２５２…メモリ
２６０…ＣＰＵ
２７０…入力部
ＣＢＵＳ…制御バス
Ｒ１…第１レジスタ
Ｒ２…第２レジスタ
ＬＡ…光軸
ＣＡ…切出領域
ＣＩ…切出情報
ＯＮ…法線
ＤＰ…ＤＶＤプレイヤ
Ｒ１１…第１レジスタ
Ｒ１２…第２レジスタ
ＩＰ０…画像情報取得回路
ＩＰ１…切出領域決定回路
ＩＰ２…プログレッシブ変換回路
ＩＰ３…スケーリング処理回路
ＩＰ４…台形歪み補正回路
【図１】
2007281741.tif 000003
【図２】
2007281741.tif 000004
【図３】
2007281741.tif 000005
【図４】
2007281741.tif 000006
【図５】
2007281741.tif 000007