(57)【要約】【課題】フラッシュランプによる光照射工程を実行しても、アライメントマークにより位置合わせして結晶化工程および回路形成工程を行うことができる結晶化方法、薄膜トランジスタ及び表示装置を提供すること。【解決手段】表面が絶縁材料からなる基板１１、１２に半導体薄膜１３を形成し、半導体薄膜１３の上にキャッピング層１４を形成した被処理体１０に対して、第１のレーザ光Ｌ１の照射により所定のＴＦＴを形成する位置近傍にアライメントマーク１５を形成し、このアライメントマーク１５を検出し、予め定められた結晶化位置に第２のエキシマレーザ光Ｌ２を照射し、大粒径化された結晶化領域２２を形成し、アライメントマーク１５を含む周辺領域上のキャッピング層１４を除去したのちにフラッシュランプ光を照射して大粒径化された結晶領域に偏在する微結晶部分を再結晶化する。【選択図】      図１
2007042930.tif 000002
【特許請求の範囲】
【請求項１】
非単結晶半導体薄膜を結晶化する方法であって、
非単結晶半導体薄膜の上にキャッピング層を形成する工程と、
第１のレーザ光を照射することにより前記非単結晶半導体薄膜の所定の位置にアライメントマークを形成する工程と、
前記アライメントマークに基づいて位置合わせされた前記非単結晶半導体薄膜の所定の位置に、第２のレーザ光を照射することにより結晶化領域を形成する結晶化工程と、
前記アライメントマーク上を含む周辺領域の前記キャッピング層を除去する工程と、
前記結晶化領域を含む領域にフラッシュランプ光を照射する工程と
を具備してなることを特徴とする結晶化方法。
【請求項２】
前記第２のレーザ光は、前記第１のレーザ光よりも大きなエネルギー密度を有することを特徴とする請求項１記載の結晶化方法。
【請求項３】
前記結晶化工程は、前記第２のレーザに対して相対的に前記非単結晶半導体薄膜を移動させて前記第２のレーザが前記非単結晶半導体薄膜を順次走査し、前記アライメントマークに基づいた位置合わせにより、前記第２のレーザ光の照射を複数回行うことを特徴とする請求項１記載の結晶化方法。
【請求項４】
前記第１のレーザ光および前記第２のレーザ光は、同じレーザ光源を使用し、レーザ光の光路に配置されたアッテネータにより所定のエネルギー密度に変更して行われる請求項２記載の結晶化方法。
【請求項５】
請求項１に記載された方法により結晶化された前記結晶化領域に前記アライメントマークを基準として少なくともチャネル領域が製造されてなることを特徴とする薄膜トランジスタ。
【請求項６】
請求項１に記載された方法により結晶化された領域に前記アライメントマークを基準として少なくともチャネル領域が形成されてなる薄膜トランジスタを有することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばアクティブマトリックス型フラットパネルディスプレイ等に適用可能な、半導体薄膜の結晶化方法、薄膜トランジスタおよび表示装置に関する。特に非単結晶半導体薄膜に大粒径化された結晶領域を形成する場合や、後の露光工程などの薄膜トランジスタを形成する際の位置合わせに適用して好適な結晶化方法、薄膜トランジスタおよび表示装置に関する。
【背景技術】
【０００２】
半導体薄膜の結晶化技術は、絶縁性基板上に薄膜トランジスタ(以下ＴＦＴ: Thin Film Transistorと略す)を形成するための重要な技術である。ＴＦＴとしては、ＭＯＳ構造のトランジスタが通常使用されている。
【０００３】
フラットパネルディスプレイとしての液晶表示装置は、一般に薄型、軽量、低消費電力でカラー表示も容易であるという特徴がある。このような特徴から液晶表示装置は、パーソナルコンピュータあるいは種々の携帯用情報端末のディスプレイとして広く用いられている。特に、アクティブマトリクス型液晶表示装置では、上記ＴＦＴが各画素のスイッチング素子および各画素ＴＦＴを駆動する駆動回路を構成する素子として使用されている。
【０００４】
ＴＦＴの活性層即ちキャリア移動層には、シリコン半導体薄膜で構成されている。通常、ＴＦＴ用のシリコン半導体薄膜は、絶縁基板上に例えばＣＶＤ法またはスパッタ法等により形成される。このようなシリコン半導体薄膜は、膜形成温度や膜形成速度等の条件により、非晶質シリコン（アモルファスシリコン）薄膜または結晶粒界により区画された多数の微結晶粒からなる多結晶シリコン薄膜である。
【０００５】
前者の非晶質シリコン半導体薄膜は、この薄膜にＴＦＴを形成した場合、多結晶シリコン半導体薄膜と比較して、キャリア移動度が１桁又は２桁小さい。このため高速化が要求される回路用のＴＦＴには、多結晶シリコン半導体薄膜が使用されている。
【０００６】
次に、従来の方法による多結晶シリコンからなるシリコン薄膜を形成する代表的プロセスを説明する。まず、ガラス等の絶縁性基板が用意される。この絶縁性基板表面上には、アンダーコート層、またはバッファ層として例えばＳｉＮｘもしくはＳｉＯ２膜が形成される。続いて、このアンダーコート層上には、非晶質シリコン半導体薄膜が例えばＣＶＤ法により約５０ｎｍ程度の厚さに形成される。
【０００７】
この後、非晶質シリコン半導体薄膜は、非晶質シリコン半導体薄膜中の水素濃度を低下させるために脱水素処理工程が行われる。続いて、この非晶質シリコン半導体薄膜は、溶融結晶化工程がエキシマレーザ結晶化法等により行われる。具体的には、エキシマパルスレーザ光を非晶質シリコン半導体薄膜に照射し、この非晶質シリコン半導体薄膜を溶融し、そしてレーザ光が遮断されたのちこの溶融領域が結晶化することにより非晶質シリコン膜を多結晶シリコン膜に変化させる方法である。
【０００８】
現在では、このようにして得られた多結晶シリコンからなるシリコン薄膜に、ｎチャネル型またはＰチャネル型のＴＦＴの少なくとも活性領域（チャネル領域）が形成されている。このようにして製造されたＴＦＴの移動度（電界による電子または正孔の移動度）は、ｎチャネル型ＴＦＴが１００〜１５０ｃｍ２/Ｖ ｓｅｃ程度であり、ｐチャネル型ＴＦＴが８０ｍ２/Ｖ ｓｅｃである。
【０００９】
このような多結晶シリコン薄膜トランジスタを用いることにより、信号線駆動回路や走査線駆動回路のような駆動回路、及び画素スイッチング素子を同一の基板上に形成することが可能となる。表示部と回路部のＴＦＴを一体化することにより表示装置の製造コストは低減され、さらに表示装置の小型化が可能である。
【００１０】
しかし、従来の方法により結晶化された多結晶シリコン薄膜を使用した場合のＴＦＴの電気的特性は、デジタル映像データをアナログ映像信号に変換するＤＡ変換器や、デジタル映像データを加工するゲートアレイ等の信号処理回路に使用できる程度にまでは至っていない。ＴＦＴを例えばＤＡ変換器や信号処理回路に使用するためには、上記ＴＦＴの２倍から５倍の電流駆動能力が必要とされ、また電界効果移動度も３００ｃｍ２/Ｖ ｓｅｃ程度以上必要とされる。
【００１１】
表示装置をさらに高機能化および高付加価値化するためには、ＴＦＴの電気的特性をさらに向上させる必要がある。
【００１２】
さらに、従来の方法により結晶化された多結晶シリコン薄膜にＴＦＴを形成した場合、ＴＦＴのチャネル領域には複数の結晶粒界が形成される。この結晶粒界の数や結晶粒界配置により、各ＴＦＴのキャリア移動度の特性が異なる。
【００１３】
半導体薄膜の特性を向上させる方策としては、例えば半導体薄膜の結晶性を単結晶に近づけることが考えられる。絶縁基板上に形成された半導体薄膜全体を単結晶化できれば、この単結晶化された半導体薄膜に形成されたＴＦＴは、次世代ＬＳＩとして検討されているＳＯＩ基板を用いたデバイスと同様の特性を得ることが可能となる。この試みは、３次元デバイス研究プロジェクトとして１０年以上も前から研究されているが、半導体薄膜全体の単結晶化技術は未だに確立されていない。
【００１４】
非晶質シリコン膜の結晶化法として、実質的に単結晶化した場合と同等の効果を持たせるように、結晶の結晶粒径を大きく成長させる技術が提案されている（例えば非特許文献２参照）。この方法は、位相シフタを用いて空間的に光強度変調されたエキシマレーザ光を非晶質シリコン膜に照射して、照射領域を結晶化する位相変調エキシマレーザ結晶化法である。この位相変調エキシマレーザ結晶化法は、非晶質シリコン薄膜の照射領域に温度分布を与えて溶融し、レーザ光が遮断されたのち結晶化する過程で横方向に成長させることにより大粒径の結晶化領域を形成する方法である。
【００１５】
即ち、この位相変調エキシマレーザ結晶化法は、位相シフタによって非晶質シリコン薄膜平面上のエキシマレーザ光の照射強度に強弱の勾配を持たせ、この強度分布に対応した温度勾配を非晶質シリコン薄膜内に生じさせる結晶化法である。この温度勾配は、非晶質シリコン薄膜が溶融後、降温過程においてシリコン薄膜平面に平行な方向に、低温部分から高温部分に向かって結晶成長する。この結果、位相変調エキシマレーザ結晶化法は、従来のレーザ結晶化法に比べてより大きな結晶シリコン粒を成長させることができる。
【００１６】
さらに、この位相変調エキシマレーザ結晶化法は、絶縁基板上に形成された非晶質半導体薄膜全体の予め定められた位置に正確に少なくともＴＦＴのチャネル領域が形成される面積以上の大きさに単結晶化できる特徴を有する方法である。本出願人は、この技術の工業化技術を開発している。
【００１７】
本出願人は、この結晶シリコン粒の成長を促進するために、非晶質半導体薄膜の上にキャッピング層、例えば酸化シリコン（ＳｉＯ２またはＳｉＯｘ）、窒素シリコン等を所定の厚さ形成した後に、位相変調エキシマレーザ結晶化法による結晶化技術を開発し、発表している（非特許文献３）。
【００１８】
この方法によれば、結晶化されたシリコン粒の大きさは、例えば１又は複数個のＴＦＴの少なくともチャネル領域を収容可能な数ミクロン程度の粒径である。従って、ＴＦＴは、このようにして形成された大きな結晶シリコン粒領域に位置合せして形成することにより上述した要求を満足する電気特性を得ることができる。
【００１９】
このように位相変調エキシマレーザ結晶化法は、大粒径の結晶シリコン粒を得るために有効な技術である。しかし、位相変調エキシマレーザ結晶化法は、結晶の成長が開始する低温領域において最初は微結晶が成長し、さらにこの微結晶をシードとして大きな結晶粒に成長する。
【００２０】
このため結晶化後のシリコン薄膜には、大粒径化された結晶シリコン粒からなる領域と、小粒径の結晶シリコン粒からなる多結晶領域とが存在する。従って、このような結晶化プロセスを採用して形成された大粒径化された結晶シリコン粒にＴＦＴを形成するには、後に形成されるＴＦＴを大粒径化された結晶シリコン粒からなる領域に正確に位置合わせして配置することが必要となる。
【００２１】
換言すれば、ＴＦＴがこの大粒径の結晶化シリコン領域からずれて多結晶領域に形成されると、このＴＦＴの電気特性たとえば移動度は当然著しく低下する。このような電気特性の低下したＴＦＴが例えばフラットパネルディスプレイに部分的に形成された場合、このディスプレイは不良品となり、製造歩留りを著しく低下させる。同一基板上の定められた位置に複数のＴＦＴを形成するための、大粒径化された結晶化シリコン領域を順次形成する場合、基板を機械的方法のみで移動させるだけでは充分なサブμｍオーダの位置精度が得られない。
【００２２】
このような位置合わせの問題に対処する手段としては、結晶化プロセスにおいて予めアライメントマークを形成し、このマークを位置合わせ基準として結晶化プロセスおよびＴＦＴ製造プロセスを実行する試みがなされている。即ち、この方法は、結晶化前にアンダーコート層または支持基板にあらかじめアライメントマークを形成し、このマークに合わせて結晶化処理を行う方法である（特許文献１）。
【００２３】
【非特許文献１】フラットパネルディスプレイ１９９６  日経ＢＰ社  1995年12月11日発行  p.174-p176
【非特許文献２】表面科学  Vol. 21, No. 5, p.278-p.287,2000
【特許文献１】特開２００３−２６４１９８
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかし、上記の結晶化方法によれば、結晶化のためのレーザ光に照射された領域には、結晶が開始された小粒径のシリコン粒からなる多結晶領域と、小粒径の結晶シリコン粒から成長した大粒径の単結晶を有する大粒径化された結晶化領域とが存在する。上記小粒径のシリコン粒からなる多結晶領域は、結晶化領域に隣接し大粒径化したい領域である。
【００２５】
このため、本発明者は小粒径の結晶シリコン粒からなる多結晶領域をフラッシュランプアニール等により大粒径化された結晶シリコン粒と融合させる技術を開発している。フラッシュランプによるアニールは、レーザビームと比較すると大面積を一度に照射することになる。
【００２６】
従って、フラッシュランプによるアニールは、位相変調エキシマレーザ結晶化法によってキャッピング層を介してレーザ光を非晶質半導体膜の予め定められた位置に照射し、非晶質半導体膜の照射領域を溶融、結晶化する。次に、フラッシュランプによる照射工程を実行する。フラッシュランプによる照射工程は、レーザ照射により結晶化処理された被結晶化基板にフラッシュランプ光を照射して、照射領域を溶融し、上記小粒径の結晶シリコン粒を大粒径化するプロセスである。
【００２７】
このようにフラッシュランプアニールによる一括大面積アニール法では、大粒径化された結晶化領域とアライメントマークとその周囲の非晶質半導体膜の領域も同時にアニールされてしまう。
【００２８】
そのため、フラッシュランプアニール後、アライメントマーク周辺の非晶質半導体膜領域とアライメントマークの識別が難しい状態に変化していることが判った。理由は、第１のレーザ光で形成した結晶性シリコンからなるアライメントマークと周囲領域との結晶性の差が小さくなり識別することが困難になったためである。この結果、アライメントマークによる位置合わせが難しく、結晶化領域に位置合せしてＴＦＴを形成することが困難になるという課題が生ずる。
【００２９】
本発明は、上記問題点に対処してなされたもので、フラッシュランプによる光照射工程を実行しても、アライメントマークにより位置合わせして結晶化工程、ＴＦＴの製造工程および回路形成工程を行うことができる結晶化方法、ＴＦＴ及び表示装置を提供するものである。
【課題を解決するための手段】
【００３０】
本発明の結晶化方法は、非単結晶半導体薄膜を結晶化する方法であって、非単結晶半導体薄膜の上にキャッピング層を形成する工程と、第１のレーザ光を照射することにより前記非単結晶半導体薄膜の所定の位置にアライメントマークを形成する工程と、前記アライメントマークに基づいて位置合わせされた前記非単結晶半導体薄膜の所定の位置に、第２のレーザ光を照射することにより結晶化領域を形成する結晶化工程と、前記アライメントマーク上を含む周辺領域の前記キャッピング層を除去する工程と、前記結晶化領域を含む領域にフラッシュランプ光を照射する工程とを具備してなることを特徴とする。
【００３１】
この発明によれば、アライメントマークにより位置合わせして結晶化領域内に薄膜トランジスタの少なくともチャネル領域を形成することができる。
【００３２】
本発明の結晶化方法の特徴とするところは、前記第２のレーザ光は前記第１のレーザ光よりも大きなエネルギー密度を有することにある。この発明によれば、さらに任意の形状の位置合せマークを形成することができ、さらに大粒径の結晶化領域を形成することができる。
【００３３】
本発明の結晶化方法の特徴とするところは、前記結晶化工程は、前記第２のレーザに対して相対的に前記非単結晶半導体薄膜を移動させて前記第２のレーザが前記非単結晶半導体薄膜を順次走査し、前記アライメントマークに基いた位置合わせにより、前記第２のレーザ光の照射を複数回行うことにある。この発明によれば、さらにＴＦＴを設計、製造しやすい形状に結晶化領域を形成することができる。
【００３４】
本発明の結晶化方法の特徴とするところは、前記第１のレーザ光および前記第２のレーザ光は同じレーザ光源を使用し、レーザ光の光路に配置されたアッテネータにより所定のエネルギー密度に変更して行われることにある。本発明によれば、結晶化装置でアライメントマークを形成することができ、続けてそのアライメントマークを基準として結晶化領域を形成することができる。
【００３５】
本発明の表示装置は、表示回路形成領域の結晶化領域にＴＦＴの少なくともチャネル領域が設けられてなることを特徴とする。
【００３６】
本発明の結晶化方法は、非晶質または多結晶半導体薄膜の上に設けられたキャッピング層を介してレーザ光を照射しアライメントマークの形成およびこのアライメントマークに基づいた位置合わせにより、結晶領域を形成し、前記アライメントマーク上を含む周辺領域のキャッピング層を除去する工程と前記第２のレーザ照射により大粒径化された結晶領域を含む領域にフラッシュランプ光照射を行う工程とを有する。
【発明の効果】
【００３７】
本発明によれば、フラッシュランプによる光照射工程を実行しても、アライメントマークにより位置合わせして結晶化工程、ＴＦＴの製造工程および回路形成工程を行うことができる。
【発明を実施するための最良の形態】
【００３８】
次に、本発明の結晶化方法の実施形態を、具体例について説明する。この実施形態は、任意の大きさで任意の基板上の所望する位置に高機能のＴＦＴを含む集積回路を形成することができる例である。高機能のＴＦＴを含む集積回路を形成することは、新規な構造の被処理体を作成することである。
【００３９】
高機能の集積回路を所望する位置に形成することは、予め半導体薄膜にアライメントマークを形成し、このアライメントマークに基づいて大粒径の結晶化領域を形成することである。大粒径の結晶化領域に集積回路の少なくともＴＦＴを形成することは、高機能の集積回路が形成されることである。
【００４０】
この実施形態のプロセスの特徴は、フラッシュランプによるアニール工程を実施する結晶化プロセスにおいて、レーザ照射によるアライメントマークの形成工程および大粒径の結晶化工程に使用したキャッピング層（保護層）のうち、アライメントマーク上および近傍のキャッピング層（保護膜）を除去したのちにフラッシュランプによるアニール工程を実施することである。
【００４１】
この結晶化プロセスは、結晶化工程後においてもアライメントマークの識別性を確保でき、このアライメントマークに基づいて結晶化領域内にＴＦＴを位置合せして製造することができる。この結果、この結晶化プロセスは、高機能ＴＦＴを形成することができる。大粒径結晶化領域とは、少なくとも１個のＴＦＴのチャネル領域が結晶化領域内に形成することができる面積である。高機能ＴＦＴとは、ＴＦＴが結晶化領域に形成されることによりキャリアの移動度が多結晶半導体領域に形成されたＴＦＴより大きいことである。
【００４２】
アライメントマークの識別性が高いことは、アライメントマークの上のキャッピング層を除去した後に、フラッシュランプによる照射工程を実施したことによる結果である。このようなフラッシュランプによる照射工程は、キャッピング層が被覆されている結晶領域よりもアライメントマークを含む周辺の領域の温度上昇を抑えることができ、アライメントマークの周辺が非晶質の状態もしくは結晶性の低い状態を確保することが可能となるためである。
【００４３】
次に、上記特徴の実施形態を、図１および図２を参照して具体的に説明する。図１は、結晶化方法およびＴＦＴの製造方法を工程順に説明するための被処理体の断面図である。図２は、図１（ｂ）の工程におけるアライメントマークの実施例を説明するための平面図および断面図である。同一部分には、同一符号を付与し、その詳細な説明は、重複するので省略する。
【００４４】
まず、被処理体１０の製造工程を図１（a）を参照して説明する。被処理体１０の基板は、例えばガラス基板、石英基板、またはプラスチック基板等からなる絶縁性材料の支持基板１１を準備する。液晶表示装置に適用する場合には、支持基板１１としては例えば無アルカリガラス基板を使用するのがよい。
【００４５】
なお、本発明の支持基板１１は絶縁性材料に限定されるものではなく、半導体材料でも金属材料でもよい。支持基板１１の半導体材料としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＧｅＣ、ＧａＡＳ、ＧａＰ、ＩｎＡＳ、ＧａＮ、ＺｎＴｅ、ＣｄＳｅ、ＣｄＴｅなどの半導体基板を用いることもできる。
【００４６】
次に、この支持基板１１の上に、膜厚が例えば約５００ｎｍのアンダーコート層としての絶縁膜１２を形成する。この絶縁膜１２は例えばＳｉＮ膜とＳｉ０２膜の積層膜により形成され、例えばＰＥＤＶＤ法を用いて形成される。なお、この絶縁膜１２は、半導体薄膜１３のアンダーコート層であり、ガラス等の支持基板１１からその上に形成される半導体薄膜１３へ不所望の不純物が拡散することを防止するとともに溶融結晶化時に半導体薄膜１３に発生した熱に対し蓄熱効果も有する。絶縁膜１２については、単一種の例えばＳｉ０２膜を成膜してもよい。
【００４７】
次に、この絶縁膜１２の上に、非単結晶半導体薄膜を形成する。この非単結晶半導体薄膜は、非晶質または多結晶の半導体薄膜１３が例えばＰＥＣＶＤ法やＬＰＣＶＤ法などのＣＶＤ法やスパッタ法等の公知の成膜技術を用いて成膜される。上記半導体薄膜１３の成膜プロセスは、例えばモノシランＳｉＨ４の熱分解プロセスである。
【００４８】
この半導体薄膜１３としては、例えば膜厚３０〜２００ｎｍ程度の、そしてより望ましくは５０〜１００ｎｍ程度の非晶質シリコン薄膜である。なお、半導体薄膜１３は、シリコン薄膜に限定されるわけではなく、例えばＧｅ、ＳｉＧｅ、もしくはＳｉＧｅＣ薄膜など、物理的に適切な半導体薄膜１３を用いることができる。この半導体薄膜１３は、絶縁膜１２の全面に形成される。
【００４９】
さらに図１（ａ）に示すように、非晶質半導体薄膜１３の表面全面には、膜厚例えば約３００ｎｍのいわゆるキャッピング層１４としての保護膜が形成される。このキャッピング層１４としては、例えばＳｉＯ２、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯｘ（ｘ＝１〜２）またはこれらの積層構造膜により構成してもよい。絶縁膜１２およびキャッピング層１４は、半導体薄膜１３を溶融させるためのレーザ照射パワーの低減と、半導体薄膜１３の冷却速度を遅らせる蓄熱効果も有する。この蓄熱効果は、溶融した半導体薄膜１３へのレーザ光の入射が停止されたとき上記溶融部をゆっくり降温させ、大粒径の結晶化に寄与する。このようにして被処理体１０が形成される。
【００５０】
次に、図１（ｂ）を参照してアライメントマーク１５の形成工程を説明する。半導体薄膜１３の一部に以下に述べる位相変調エキシマレーザ結晶化法により結晶領域の位置やＴＦＴなどの回路素子の形成位置を定めるためのアライメントマーク１５を形成する。アライメントマーク１５は、キャッピング層１４を介してレーザ光を照射して半導体薄膜１３の予め定められた領域を結晶化することにより、キャッピング層１４の下層である半導体薄膜１３に形成される。このアライメントマーク１５は、結晶化後のＴＦＴの形成工程においても使用することができる。
【００５１】
アライメントマーク１５は、その他、液晶表示装置（図９（ｂ）参照）を組立てるために枠状のシール材１１８を介して基板９１、９２を相互に貼り併せる工程における位置合わせにおいても使用することができる。また、アライメントマーク１５は、例えば図８の絶縁基板１１を複数のより小さい基板に分割して使用するためのスクライブ工程における位置合わせ等において使用することができる。
【００５２】
また、アライメントマーク１５は、例えば、半導体薄膜１３にＴＦＴ等の半導体素子を形成する際のリソグラフ用マスク位置を決定するための基準とすることもできる。なお、アライメントマーク１５は、この最初（第１）のレーザ照射処理において、後のＴＦＴの製造工程におけるリソグラフ処理に必要なアライメントマークを同時に別途形成してもよい。
【００５３】
アライメントマーク１５は、さらに、図２に示すようなアライメントマーク１５を形成するためのマスクまたは位相シフタ４１（図３）、（この明細書においてはアライメント形成用マスクまたはシフタという）、を使用することができる。このアライメントマーク１５が半導体薄膜１３に形成されていて、識別性が高いことから、アライメントマーク１５が後の工程で利用することが可能である。
【００５４】
アライメントマーク１５は、結晶化工程に先立って図１（ｂ）に示す１回目のレーザ光Ｌ１の照射により形成される。このレーザ照射を第１のレーザ照射と呼ぶ。このレーザ光Ｌ１は、ホモジナイズされた光で２次元的に均一な光強度を有するのが良い。
【００５５】
アライメントマーク１５を形成するためのマスク１７は、例えば図２に示すような構成である。即ち、透明基板１８例えばガラス基板上に厚さ１００ｎｍ〜３００ｎｍのクロム薄膜のような金属薄膜１９Ａを成膜する。この金属薄膜１９Ａを、アライメントマーク１５の形状例えば十字状にエッチングして入射光を透過させる貫通部１９Ｂを形成したものである。
【００５６】
このようなマスク１７を結晶化装置のレーザ光路に設けることにより、マスク１７を通過したマスク１７の像が支持基板１１の表面に結像される。マスク１７の貫通部１９Ｂおよび支持基板１１のキャッピング層１４を透過したレーザ光が半導体薄膜１３に入射し、この半導体薄膜１３に吸収される。この結果、半導体薄膜１３は、貫通部１９Ｂの形状に対応する形状の半導体薄膜１３を加熱し、半導体薄膜１３に結晶化領域を形成する。結晶化領域は光学的特性が非加熱部分である非晶質領域と異なるため光学的に識別が可能となる。即ち、アライメントマーク１５として有効である。なお、アライメントマーク形成のためのマスクまたは位相シフタ４１の配置制御は、図３のアライメントマーク検出装置８８と図示しないマスクまたは位相シフタの配置制御機構により行う。
【００５７】
アライメントマーク１５の形状は、図２に示すような十字状マーク以外にも適宜選択が可能であり、十字の形状に限定されるわけではない。マスク１７の遮光材料としてはレーザ光を透過させない金属薄膜１９Ａの他に、レーザ光を吸収する材料、例えばシリコン窒化膜、を使用してマスクを形成することもできる。
【００５８】
また、アライメントマーク１５は、レーザ光の照射強度を位置的（マーク形状）に変調する位相シフタ４１を使用して形成することもできる。なお前記位相シフタ４１を使用した場合、アライメントマーク１５は、反射光強度の異なる２種類以上のマークを非晶質半導体膜１３によって形成することができる。反射光強度の異なる２種類以上のマークとは、例えば非晶質半導体膜１３の表面と、レーザ光により照射されて非晶質半導体膜１３が変化した領域とからなるもので、非晶質半導体膜１３の少なくとも表面が変化した部分が２種類以上、存在することをいう。
【００５９】
アライメントマーク形成工程後の結晶化工程とは、製造装置および工程を簡略化するため、以下に述べる位相変調エキシマレーザ結晶化装置を使用してアライメントのマーキングおよび結晶化工程を実行することが望ましい。即ち、アライメントマーク１５を形成する工程と以下に述べる結晶化工程とは、連続して行うのが良い。非晶質シリコン薄膜１３にアライメントマーク１５を形成する場合、正確な輪郭と周辺部との光学的相違を確実にすることが望ましい。
【００６０】
以下に述べる結晶化工程と、アライメントマーク１５を形成する工程とを共用するエキシマレーザ光源としては、例えば、ＸｅＣｌ（波長３０８ｎｍ）、ＫｒＦ（波長２４８ｎｍ）等を用いることができる。非晶質シリコン薄膜１３に形成されたアライメントマーク１５としては、結晶化領域が例えば十字状に形成されたパターンが最適である。即ち、アライメントマーク１５は、非晶質シリコン薄膜１３に十字状に結晶化されたマークである。
【００６１】
結晶化されたアライメントマーク１５は、非晶質シリコン薄膜１３と明確に識別することができる。アライメントマーク１５の結晶化による形成は、照射レーザ光のフルエンスを照射領域が溶融する例えば０．３〜１．０Ｊ/ｃｍ２程度にすることにより結晶化されたマーク表示部が形成される。
【００６２】
次に、非晶質シリコン薄膜１３に形成されたアライメントマーク１５を、キャッピング層１４を介して検出し、このアライメントマーク１５に位置合わせしてレーザ結晶化工程を実行する。キャッピング層１４は、例えば酸化シリコン膜（ＳｉＯ２膜）のような透明絶縁膜であることからアライメントマーク１５を検出することができる。
【００６３】
レーザ結晶化工程は、例えば図１（ｃ）に示すように、後に詳しく説明する位相変調エキシマレーザ結晶化法を用いて行なわれる。このレーザ結晶化工程は、キャッピング層（保護膜）１４の表面に例えば図４（ｂ）に曲線４６で示すような光強度分布のエキシマレーザ光Ｌ２を照射する。このレーザ照射は、アライメントマーク１５を形成するための第１のレーザ照射（図１（ｂ））に続く第２のレーザ照射（図１（ｃ））である。
【００６４】
第２のレーザ照射（図１（ｃ））は、上記第１のレーザ照射（図１（ｂ））より予め半導体薄膜１３に形成されたアライメントマーク１５に基づき照射位置が設定される。第２のレーザ照射工程において、1発のパルスレーザ光により照射される部分の寸法および形状の一例は２ｍｍ角である。このため支持基板１１は、アライメントマーク１５を基準に支持基板１１上の照射位置が選択されるように移動制御される。
【００６５】
支持基板１１上の第２のレーザ照射（図１（ｃ））による照射位置は、例えばアクティブマトリックス型液晶表示装置の各画素位置に設けられるスイッチング回路部に相当する予め定められた位置である。即ち、第２のレーザ照射は、マトリクス状にレーザ光を照射することにより大きな面積例えば１ｍ角の非晶質半導体膜１３に結晶化領域２２を形成する。第２のレーザ照射は、半導体薄膜１３の照射領域を溶融する必要があるため、第１のレーザ照射よりも大きなエネルギー密度を必要とし、フルエンスは例えば０．３〜１．０Ｊ/ｃｍ２程度のパルスレーザ光の照射である。
【００６６】
第２のレーザ照射工程において、エキシマレーザ光Ｌ２による非晶質半導体薄膜１３のレーザ光照射領域は、大部分が溶融し、レーザ光が遮断された後の降温過程で大粒径化された結晶化領域２２に変換される。このため例えば図４（ｂ）に示すような大粒径結晶化用逆ピークパターン状の光強度分布を有するエキシマレーザ光Ｌ２がキャッピング層１４を介して半導体薄膜１３に照射され、半導体薄膜１３に光強度分布に応じた温度分布が形成される。半導体薄膜１３のエキシマレーザ光Ｌ２により照射された領域は、融点以上に加熱され溶融する。
【００６７】
レーザ光が遮断された後の降温過程では、キャッピング層１４と下地膜１２の蓄熱効果でゆっくり降温し、上記温度分布の低温側から高温側に向かって横方向に凝固点が移動し大粒径に結晶化する。
【００６８】
その後の結晶化過程は、温度勾配に従って結晶成長する。この結晶化領域の大きさは、例えばＴＦＴの少なくともチャネル領域を形成するに十分な面積の結晶粒である。大粒径の結晶化領域の近傍には、隣接して小粒径のシリコン粒からなる多結晶領域が存在する。
【００６９】
次に、フラッシュランプ光によるアニール工程を行う。この工程の特徴は、図１（ｄ）に示すようにアライメントマーク１５の形成された部分およびその近傍のキャッピング層１４を除去し、その他の領域のキャッピング層１４は残した状態でアニールすることである。このアニール工程は、上記小粒径のシリコン粒からなる多結晶領域の結晶化工程において、アライメントマーク１５の識別性が劣化するのを回避する工程に特徴がある。
【００７０】
アライメントマーク１５部およびその近傍のキャッピング層１４を除去して露出したアライメントマーク１５部およびその近傍の非晶質半導体薄膜１３の表面は、アニールのためのフラッシュランプ光により直接照射される。即ち、図１（ｄ）に示すように、アライメントマーク１５の領域を含む周辺領域のキャッピング層１４を通常のリソグラフ及びエッチング法を用いて除去する。
【００７１】
このフラッシュランプアニール工程は、図１（ｅ）に示すように、フラッシュランプ光を被処理体１０に照射して大粒径化された結晶化領域に偏在する微結晶部分を再結晶化する。フラッシュランプによる１発の照射面積は、レーザビームによる照射面積に比較して著しく大きくすることができる。
【００７２】
フラッシュランプ光Ｌ３によるアニールの結果、第２のレーザ照射工程で大粒径に結晶化された結晶化領域の近傍に形成された小粒径の多結晶領域は、結晶成長し、大粒径化される。換言すれば、フラッシュランプによる照射加熱の結果、前記結晶化領域２１の偏在する微結晶領域は再結晶化されて低減する。
【００７３】
このとき、アライメントマーク１５の領域を含む周辺領域は、キャッピング層１４が剥離されているのでフラッシュランプ光Ｌ３に照射されても温度上昇が抑えられるため、アライメントマーク１５の識別性が確保される。換言すれば、アライメントマーク１５及びその周辺領域は、キャッピング膜１４が除去されているために蓄熱効果がないために、結晶化領域２１の領域よりも温度上昇が抑えられ、アライメントマーク１５とその周辺の結晶性との差が確保され、識別性が確保される。
【００７４】
次に、フラッシュランプによるアニールの実施例を、図５を参照して説明する。図５は、フラッシュランプによるアニール工程を実行するフラッシュランプアニール装置５９の断面図である。
【００７５】
フラッシュランプ６３によりアニール処理される被処理体１０を格納するための気密容器例えば真空容器６０が設けられている。この真空容器６０には、排気ポンプ（図示せず）に接続された排気口６１が設けられている。この真空容器６０内の底部には、搬入された被処理体１０を予め定められた位置で支持するためのステージ６２例えば角板状プレートが設けられている。真空容器６０上の天井部には、被処理体１０をアニール処理するための熱源としてたとえば複数本の棒状キセノンフラッシュランプ６３が収納されるランプ室６４が設けられている。ランプ室６４内のキセノンフラッシュランプ６３の上方には、上方に放射されたランプ光を被処理体１０の方向に反射させるためのリフレクタ６５が配置されている。
【００７６】
真空容器６０とランプ室６４の間には、この室６４内のキセノンフラッシュランプ６３から放射されたフラッシュランプ光が低損失で透過する透光板６８が設けられて、アニール装置５９が構成されている。透光板６８は、例えば紫外線から可視領域の光の透過性を有する石英等の透明体である。ステージ６２内には、予備加熱手段を内蔵して予備加熱（温度例えば摂氏１００〜５５０度）を行うようにしてもよい。
【００７７】
キセノンフラッシュランプ６３は、その内部にキセノンガスが封入されその両端にコンデンサに接続された陽極及び陰極が配置された石英管であり、駆動電源回路のコンデンサに蓄えられた電気が石英管内に流れ、その時にジュール熱でキセノンガスが加熱されて光が放出される。このキセノンフラッシュランプ６３は、予め蓄えられた静電エネルギーが０．１ｍｓ乃至１０ｍｓという短いパルス幅内に変換されるため、連続点灯の光源に比べて極めて強い光を照射し得るという特徴を有する。
【００７８】
フラッシュランプ６３のパルス幅としては、望ましく０．５〜２ｍｓのものを用いるとよい。フラッシュランプ６３は制御性がよく、１枚の被処理体１０に対して通常１回のフラッシュでアニール工程を終了する。このアニール工程は、１回の照射の方が、半導体薄膜１３の熱損傷を最低限にすることが出来、さらにスループットも向上した良好な結果を得ることができる。フラッシュランプによるアニール工程は、結晶性を向上させるため複数回実施してもよい。
【００７９】
また、キセノンフラッシュランプ６３の発光分光特性は、電圧、電流密度、ガス圧、ランプ内径等を制御してシリコンの吸収係数の高い紫外線から可視領域に強度の強いものを用いることが望ましい。具体的には本実験にて使用する際にシリコンの結晶化に対し有効な紫外線発光強度を得るキセノンフラッシュランプ６３の発光条件範囲は、電流密度３０００Ａ/ｃｍ2〜１００００Ａ/ｃｍ2であった。キセノンフラッシュランプ６３は、高電流密度にすることでプラズマ温度が上昇し短波長成分のエネルギー密度の比率が高くなるためアニール工程用として望ましい。
【００８０】
アニール（加熱）工程の処理雰囲気としては、真空中もしくは不活性ガスからなる雰囲気中で行うことが望ましい。しかし、このような手法に本発明は限定されることはない。キセノンフラッシュランプ照射では，レーザ照射で形成された三角形状の結晶粒の底辺領域が種結晶となり，同じくレーザ照射で形成された小粒径結晶粒，短冊形状結晶粒は再溶融し，種結晶から結晶成長する。従って，キセノンフラッシュランプ照射によって，表面形態が四角形状の結晶粒が形成される。
【００８１】
このようにして、上記アニール工程により結晶化された領域は、略方形を示し、その結晶性は単結晶と変わらない良好な結晶性を有していた。結晶核を位置制御して形成するには、位相変調したレーザ照射が必要であるが、結晶粒径の二次拡大工程には、必ずしも空間的に変調されたレーザ光を用いる必要は無い。
【００８２】
従って、キセノンフラッシュランプ６３によるアニールは、レーザ光によるアニールより一様な光照射が可能であり、制御性、均一性、スループット、メンテナンス性等の生産性が高く、装置も安価であるという利点がある。キセノンフラッシュランプ６３のパルス幅は上記のように短く、パルス幅や発光分光特性もある程度制御が可能であるため、下地基板への影響も考慮してシリコン膜の温度上昇を最適化しやすいという利点もある。
【００８３】
このように、フラッシュランプ６３による加熱照射を行う。その結果、前記結晶化領域２１に偏在する微結晶領域が再結晶化されて低減する。しかし、アライメントマーク１５及びその周辺領域は、キャッピング層１４が除去されているために蓄熱効果がないために、前記結晶化半導体薄膜１３の領域よりも温度が上がらず、アライメントマーク１５とその周辺の結晶性の光学的差が確保され、識別性が確保されている。
【００８４】
次に、各薄膜トランジスタ間の素子分離工程を行う。即ち、図１（ｆ）に示すように、非晶質半導体薄膜１３の上のキャッピング層１４をエッチング除去することにより再結晶化領域２２が露出する。
【００８５】
次に、素子分離するために各素子（ＴＦＴ）形成単位で再結晶化領域２２の分離工程を行う。
【００８６】
ＴＦＴ等の形成工程においてアライメントマーク１５を使用する場合は、図１（ｇ）に示すようにアライメントマーク１５の領域はエッチングせずに残すことができる。後の工程においてこのアライメントマーク１５を使用しない場合にはアライメントマーク１５を除去することも可能である。結晶化領域２２において少なくともＴＦＴのチャネル領域（活性領域）が形成される部分は、大粒径化された結晶化領域内に配置するように設計する。換言すれば、ＴＦＴ等の製造は、再結晶化領域２２に前記アライメントマーク１５を基準としてＴＦＴの少なくともチャネル領域を製造することである。
【００８７】
次に、ＴＦＴの製造工程を図１（ｇ）を参照して説明する。図１（ｇ）に具体例として、再結晶化領域２２に形成された互いに同一の構造を有する２個のＴＦＴ２３の断面を示す。これらのＴＦＴ２３の形成には通常知られているＴＦＴの製造方法を適用することができる。
【００８８】
図１（ｇ）において、再結晶化領域２２の表面には、ゲート絶縁膜２７例えばＳｉＯ２膜が成膜される。このゲート絶縁膜２７上にはゲート電極２８が形成される。結晶化領域２２には、上記ゲート電極２８をマスクとして不純物がイオン注入されることによりソース領域２４およびドレイン領域２６が形成される。その後、ソース領域２４およびドレイン領域２６は、活性化のためのアニール処理が施される。この結果、ソース領域２４およびドレイン領域２６間でゲート電極２８下方の再結晶化領域２２内には、チャネル領域（活性領域）２５が形成される。
【００８９】
次に、層間絶縁膜３１例えばＳｉＯ２膜が成膜される。この層間絶縁膜３１のソース領域２４、ドレイン領域２６上には、コンタクトホールが穿設される。各コンタクトホールには、導電材料が埋設されてそれぞれソース電極２９、ドレイン電極３０が形成される。このようにしてＴＦＴ２３が構成される。上記例ではＴＦＴ２３を形成した具体例を示したが、再結晶化領域２２には、ＴＦＴ２３以外の、例えばキャパシタ（コンデンサ）、ダイオード等、が形成可能であることは言うまでもない。
【００９０】
次に、図１（ｃ）の結晶化工程を実行するための位相変調型レーザ結晶化装置の実施形態を、図３を参照して説明する。この結晶化装置７０は、レーザ光源としてエキシマレーザ７１（例えば、ＸｅＣｌ、ＫｒＦなど）を用いているが、必ずしもこれらエキシマレーザに限定されるわけではない。パルスレーザ光７２を射出するエキシマレーザ７１の出射側光路には、レーザ光７２のエネルギー密度を制御するためのアッテネータ７３と、レーザ光の光強度を均一化するホモジナイズ光学系７４とが順次配設されている。
【００９１】
アッテネータ７３およびホモジナイズ光学系７４は通常使用されているレーザ用光学部品が使用可能である。このホモジナイズ光学系７４の出射側光路には、アライメントマーク形成用マスクまたはシフタ１６または位相シフタ４１が交換して使用することができるように配置されている。位相変調型レーザ結晶化装置７０は、アライメントマーク形成用マスクまたはシフタ１６による第１の照射（通常複数回）の後、差し替えて位相シフタ４１による第２の照射（通常複数回）を行うことができる。
【００９２】
上記アライメントマーク形成用マスクまたはシフタ１６または位相シフタ４１の交換機構は、露光装置などの一般的に部品の交換に使用されるような移動機構８４を設けてアライメントマーク形成マスクまたはシフタ１６および位相シフタ４１の交換を行うことができる。さらに、アライメントマーク形成用マスクまたはシフタ１６および位相シフタ４１の出射側光路には、アライメントマーク形成用マスクまたはシフタ１６または位相シフタ４１により形成されたレーザ光パターンを縮小する投影レンズ７７が配置されている。
【００９３】
そして、この投影レンズ７７の出射側光路には、レーザ光に対し移動可能な例えばＸＹＺθステージ７８（互いに直角なＸ、Ｙ、Ｚ方向に移動可能であり、かつＸＹ平面において任意の角度θで基板の回転が可能なステージ）が配置されている。ＸＹＺθステージ７８の予め定められた位置には、図１（ａ）（ｂ）に示す被処理体１０が配置される。ＸＹＺθステージ７８はレーザ光に対し移動するため駆動装置８１が設けられている。更に、ＸＹＺθステージ７８の上の被処理体１０に形成されたアライメントマーク１５の位置を認識するための受光装置８２が設けられている。
【００９４】
上記エキシマレーザ７１、アッテネータ７３、アライメントマーク形成マスクまたはシフタ１６または位相シフタ４１などを選択的に交換するための移動機構８４、駆動装置８１、および受光装置（撮像装置）８２は各信号ライン８７を介して制御装置８３にそれぞれ接続されている。制御装置８３はこれら各上記装置７１、７３、８４、８１、８２からの信号を処理し、これら各上記装置７１、７３、８４、８１、８２に必要な制御信号を生成する信号処理部８５および信号処理に必要な情報およびプログラムを記憶する記憶部８６を有する。
【００９５】
制御装置８３は、例えば次の様な制御を自動的に実行するプログラムを有するコンピュータである。制御装置８３は、例えば、パルス発光するエキシマレーザ７１の発光制御、第１の照射および第２の照射におけるアッテネータ７３のエネルギー密度の制御、マスクまたはシフタ移動機構８４を使用してのマスクまたはシフタ交換の制御、駆動装置８１によるＸＹＺθステージ７８の移動制御、アライメントマーク６４および受光装置８２による半導体薄膜１３の位置認識等を含む結晶化装置に必要な各種の制御を行う。制御装置８３は、アライメントマーク１５の形成位置や結晶化領域２２の形成位置に被処理体１０を移動させるためにステージ７８を自動的に移動させる制御を担当する。被処理体１０のＺ方向の高さ検出は、図３のＺ位置検出機構（光源８９と光検出器８９‘）を用いて行い、ＸＹＺθステージ７８のＺ方向の制御をショット毎に行うことが望ましい。
【００９６】
制御装置８３によるステージ７８の位置制御は、第１のレーザ照射の制御により非晶質半導体薄膜１３の所定の位置にアライメントマーク１５を形成する。このアライメントマーク１５を受光装置（撮像装置）８２により検出し、このアライメントマーク１５に基いた位置合わせにより結晶化のための第２のレーザ照射を制御し、大粒径に結晶化された結晶化領域を形成する。
【００９７】
次に、図３に示す結晶化装置７０により被処理体１０を結晶化する位相変調エキシマレーザ結晶化法について図４および図６を参照して具体的に説明する。図１および図２と同一部分には、同一符号を付与し、その詳細な説明は省略する。この実施例の位相変調エキシマレーザ結晶化法においては、光変調素子として例えば図４（ａ）に示すような位相シフタ４１を使用する。図４（ａ）は、位相シフタ４１の一部切欠断面図である。
【００９８】
位相シフタ４１は、透明基材、例えば、石英基板に厚さの異なる互いに隣り合って帯状凹凸領域４２、４３を形成することにより段差部４４（位相シフト部）が形成されて構成されたものである。図５にその斜視図を示す。
【００９９】
そして、位相シフト部は、これら２つの凹凸領域４２、４３間の境界に形成される段差部４４であり、入射するエキシマレーザ光４５を回折および干渉させる機能を有する。このようにして、位相シフタ４１は、均一な光強度で入射したエキシマレーザ光に対して図４（ｂ）に光強度分布４６で示すような周期的に変化する空間分布を形成する。即ち、位相シフタ４１は、均一な光強度分布で入射したエキシマレーザ光に対して位相変調することにより図４（ｂ）で示すような光強度分布４６で示すレーザ光を透過する。
【０１００】
この実施例に示した位相シフタ４１は、隣接する凹凸パターンの凹凸領域４２、４３を通過したレーザ光が互いに逆位相（１８０°のずれ）となるような段差部４４を有するように構成されている。即ち、交互に配列された凹凸領域４２および４３は、同相で入射したレーザ光の位相差が通過後は例えば１８０°となる第１のストライプの凹領域４２と、通過後の位相が０°となる第２のストライプの凸領域４３とからなる。
【０１０１】
この実施例において、位相シフタ４１は屈折率が１．５０８の矩形の石英基板からなり、第１および第２ストライプの凹凸領域４２、４３はそれぞれ水平方向に２５μｍの幅を有する。第１および第２ストライプの凹凸領域４２および４３の段差△ｔは、射出されるそれぞれのレーザ光の位相差θに対応する。位相差θは、θ＝２π△ｔ（ｎ−１）／λで与えられる。ここで、λは、レーザ光の波長、ｎは石英基板の屈折率である。
【０１０２】
例えば、波長２４８ｎｍのＫｒＦエキシマレーザを用いた場合，屈折率は、１．５０８であり、段差△ｔが２４４ｎｍのとき透過光の位相差は１８０°となる。従って位相シフタ４１は、平坦な石英基板においてストライプの凹領域４２に相当する部分を深さ２４４ｎｍだけ部分的にエッチングすることにより作成することができる。このエッチングにより薄く形成された領域が第１のストライプの凹領域４２であり、エッチングされない領域が第２のストライプの凸領域４３である。
【０１０３】
このような構成の位相シフタ４１を使用した場合、図４（ｂ）に示すようなレーザ光の光強度分布４６が発生する。このため、このような光強度分布４６を有するレーザ光の照射を受けた非晶質半導体薄膜１３においては光強度分布が最小の部分５５の温度が最も低くなり、非晶質半導体薄膜１３にレーザ光の光強度分布４６に基づく周期的な温度分布４７が形成される。通常、レーザ光の光強度（フルエンス）および照射時間は、光強度が最小の部分５５においても半導体薄膜１３が溶融するように、適切な温度勾配が形成される。
【０１０４】
エキシマ（パルス）レーザ光４５の照射が停止されるタイミングになると、まず光強度が最小の部分５５即ち温度の最小の部分４９もしくはこれの近傍の領域において半導体薄膜１３の温度が融点以下となって結晶化が開始され、半導体薄膜１３が結晶化する際に核となる微結晶または多結晶が発生する。即ち、温度の最小の部分４８において、最初は微結晶または多結晶が生成される。しかし、温度傾斜部において低温部から順次結晶が成長する間に、特に成長に適した結晶方位を有する結晶部分の成長が横方向に拡大する。
【０１０５】
このとき、半導体薄膜１３の表裏面に成膜されたキャッピング層１４および下地膜１２の蓄熱効果により半導体薄膜１３の溶融部は、ゆっくり降温するため温度傾斜部４８の温度勾配に応じて凝固点以下に降温する部分から順次結晶化が進行し、順次横方向に結晶化が進行する。このため各温度傾斜部４８において複数の比較的大きな結晶粒が得られ、ＴＦＴ２３の活性領域の寸法に匹敵する大粒径化された結晶化領域が形成される。
【０１０６】
上記説明においては、位相シフタ４１は、図４（ａ）および図６に示されるように、段差部４４からなる位相シフト部が互いに平行な複数の直線状に形成された位相シフタ４１を使用した場合について説明した。しかし位相シフタ４１の構造はこの例に限定されるものではない。例えば図６に示すように異なる面積の段差部４４を格子状に形成した面積変調型位相シフタを使用することもできる。
【０１０７】
即ち、面積変調型位相シフタは図６（ｃ）の光強度分布４６が得られるように図６（ａ）（ｂ）に示すように第２ストライプの凸領域４３の面積を細かく変化させて分布させた面積比を変調したマスクである。図６（ｂ）においてＷは位相シフタ４１の繰返し長でありΔｔは段差部４４である。また、図６（ｃ）において、４６はビームプロファイル（光強度分布）、ＰＨはビームプロファイルの振幅の大きさ、ＰＷはビームプロファイルのピッチ幅であり、θはビームプロファイルにおける相対する傾斜部間の角度である。
【０１０８】
図４（ｃ）は、図４（ａ）に示す位相シフトマスク４１と関連付けて結晶成長の状態を示す図である。図４（ｃ）は、図３に示す結晶化装置の位相シフタ４１に用いて結晶化された非晶質半導体薄膜１３の顕微鏡写真の模式図を示す。この図４（ｃ）には、次のような結晶化状態が示めされている。この図４（ｃ）には、位相シフトマスク４１の透過光を非晶質半導体薄膜１３に照射して発生する温度分布４７の各最小部分４８に対応して、夫々縦方向に微結晶からなる多結晶領域５１が形成された状態が示されている。
【０１０９】
さらに、この図４（ｃ）には、この多結晶領域５１から横方向（矢印５７の方向）に結晶が成長し、粒長例えば約２．５μｍの大きな単結晶群に成長していく状態が示されている。結晶成長は、左右の多結晶領域５１間の中間部で終了し、この中間部は、左右から結晶成長してぶつかった所であり縦方向の結晶粒界５３が生じている。大きな結晶化領域５２は、温度分布４７を適切に選択することにより所望する大きさの結晶化領域を得ることが可能であり、多結晶領域５１に隣接して大粒径化された結晶化領域５２が形成されている。
【０１１０】
図４（ｄ）には、図４（ｃ）に示す結晶化された半導体薄膜１３に対応する、各素子形成区画５４の一例を示す。この素子形成区画５４内の大粒径化された結晶化領域２１には、例えば図１に示すＴＦＴ２３が、あるいはＴＦＴ２３の少なくともチャネル領域２５が形成される。図４（ａ）（ｂ）（ｃ）（ｄ）は、図４（ａ）の位相シフタ４１の位相シフト部（段差部４４）に関連付けて図示されている。
【０１１１】
図８には、大面積の絶縁体からなる支持基板１１上に図４（ｄ）の多数の素子形成区画５４が形成された表示装置用表示パネルの具体例が示されている。図８（ａ）は、被処理体１０の平面図であり、（ｂ）図は（ａ）のＡ−Ａ‘切断面図である。
【０１１２】
例えば無アルカリガラス基板からなる支持基板１１上にアンダーコート層である絶縁膜１２として例えばＳｉＯ２膜が形成され、その上に非晶質半導体薄膜１３例えば非晶質シリコン膜が形成されている。この非晶質シリコン薄膜上には、図１（ａ）で示したようにキャッピング層１４（図示せず）が成膜されて被処理体１０が形成されている。この非晶質半導体薄膜１３には、第１のレーザ照射により先ずアライメントマーク１５が形成される。
【０１１３】
続いて、非晶質または多結晶半導体薄膜１３には、アライメントマーク１５を基準として複数の結晶化領域２２が形成される。各結晶化領域２２は、絶縁基板１１が載置された例えばＸＹＺθステージ７８を所定の間隔で移動させる度に非晶質半導体薄膜１３に対して第２のレーザ照射を行うことにより半導体薄膜１３の結晶化領域が形成される。
【０１１４】
各第２のレーザ照射は、非晶質半導体薄膜１３に形成されたアライメントマーク１５により都度位置合わせ可能なため、結晶化領域２１を支持基板１１上において正確に配置することができる。各結晶化領域２１は、複数の素子形成区画５４からなる。アライメントマーク１５は、薄膜トランジスタ２３等の製造プロセスにおいても使用することができる。さらに、アライメントマーク１５は、分断工程や基板貼り合わせ工程においても使用することができる。
【０１１５】
次に、本発明方法をアクティブマトリックス型液晶表示装置に適用した実施形態を、図９を参照して説明する。図９（ａ）は、液晶表示装置の回路部の結線状態を説明するための平面図、（ｂ）図は液晶表示装置の断面図である。図１乃至図８と同一部分には、同一符号を付与し、その詳細な説明は重複するので省略する。
【０１１６】
図９（ａ）および（ｂ）に、薄膜半導体１３に本発明方法により形成された結晶化領域を含む薄膜半導体を使用して作成された液晶表示装置の実施例を示す。図９（ａ）の液晶表示装置９０の上部の信号線駆動回路１００を構成するＴＦＴの位置合せのために形成されたアライメントマークを１５Ａで示し、下側の表示部分１１９を構成するＴＦＴの位置合せのために形成されたアライメントマークを１５Ｂで示し、側面の走査線駆動回路９９を構成するＴＦＴの位置合せのために形成されたアライメントマークを１５Ｃで示している。
【０１１７】
図９（ａ）には、図８の素子形成区画５４に対応する素子形成領域が示されている。図面の簡略化のため右上部分のみ図示し、他は省略している。この実施例ではアライメントマーク１５を駆動回路部分および表示部分などの四隅に配置しているが、アライメントマーク１５の数および配置は素子形成領域の数および配置に応じて適宜決定することができる。
【０１１８】
次に、被処理体１０は、図５に示す上記アニール装置５９により、フラッシュランプ６３からのランプ光による加熱照射を受ける。その結果、前記結晶化領域２１の偏在する微結晶領域が再結晶化されて低減する。しかし、アライメントマーク１５及びその周辺領域は、キャッピング層１４が除去されているためにキャピング層１４による蓄熱効果がないために、前記結晶化半導体薄膜９７の領域よりも温度が上がらず、アライメントマーク１５とその周辺の結晶性との差が確保される。この結果、アライメントマーク１５とその周辺との識別性は、確保される。
【０１１９】
液晶表示装置９０は、図９（ｂ）に示すように、上下１対の対向して配置される透明基板９１、９２、この透明基板９１、９２間に一様に介在して注入される液晶層９３、透明基板９２の内壁面上に設けられる複数の画素（表示）電極９４、そして透明基板９１の内壁面上に対向電極９７が設けられている。透明基板９２の内壁面上には、図９（ａ）に示すように、マトリクス状に配置された複数の画素電極９４、複数の走査配線９５、複数の信号配線９６、及び上記画素電極９４にそれぞれ接続された複数のＴＦＴ２３が設けられている。
【０１２０】
１対の透明基板９１、９２としては例えばガラス基板を用いることができる。これら透明基板９１、９２は、枠状のシール材１１８を介して接合されている。液晶層９３は、１対の透明基板９１、９２およびシール材１１８により囲まれた領域に配置される。
【０１２１】
前記１対の透明基板９１、９２のうち一方の透明基板、例えば下側の透明基板９２の内面上には、行方向および列方向にマトリックス状に設けられた複数の画素電極９４と、この複数の画素電極９４にそれぞれ接続された複数のＴＦＴ９８と、複数のＴＦＴ９８と電気的に接続された走査配線９５および信号配線９６とが設けられている。この実施例においては、信号線及び走査線の駆動回路用のＴＦＴ９８と画素スイッチングＴＦＴがそれぞれ再結晶化された素子形成領域１００、９９、１０３に形成されている。
【０１２２】
複数の走査配線９５は行方向に延在しＴＦＴ９８のゲート電極に接続されている。これら走査配線９５の一端はそれぞれ走査線駆動回路９９に接続されている。また、複数の信号配線９６は列方向に延在して各薄膜トランジスタ９８に接続されている。これら信号配線９６の一端はそれぞれ信号線駆動回路部分１００に接続されている。走査線駆動回路９９および信号線駆動回路部分１００は液晶コントローラ１０１に接続されている。
【０１２３】
このように図９に示す実施例においては、透明基板例えばガラス基板１１上に下地絶縁膜を介して非晶質半導体薄膜１３が形成される。この非晶質半導体薄膜１３表面には、第１のレーザ照射によりこの半導体薄膜１３の所定の位置に複数のアライメントマーク１５が形成される。
【０１２４】
このアライメントマーク１５を光学的に認識し、これらアライメントマーク１５を基準として位相変調されたエキシマレーザ光による結晶化すべき位置が定められる。そして、例えば図８に示す各素子形成区画５４に対応する各素子形成領域にアライメントマーク１５を基準としてＴＦＴ２３などからなる各回路が形成される。ＴＦＴ２３は公知のＴＦＴ製造工程を用いて形成することができる。
【図面の簡単な説明】
【０１２５】
【図１】本発明方法の実施形態を工程順に説明するための断面図である。
【図２】図１のアライメントマークを説明するための図である。
【図３】図１の結晶化工程および結晶化装置を説明するためのシステム構成図である。
【図４】図３の結晶化プロセスを説明するための説明図である。
【図５】図１のフラッシュランプによるアニール工程を実施するためのアニール装置説明図である。
【図６】図４の位相シフタの斜視図である。
【図７】図３の他の位相シフタの実施形態を説明するための図である。
【図８】図１の他の実施形態を説明するための被処理体の平面図および断面図である。
【図９】本発明表示装置を液晶表示装置に適用した実施形態を説明するための平面図および断面図である。
【符号の説明】
【０１２６】
１０…被処理体、  １１…支持基板、  １２…絶縁膜（下地膜）、  １３…半導体薄膜、  １４…保護膜（キャッピング層）、  １５…アライメントマーク、  １６…アライメント形成用マスクまたはシフタ、  １７…マスク、  １８…透明基板、  １９A…金属薄膜、  １９B…貫通部、  Ｌ１…レーザ光、  Ｌ２、４５…エキシマレーザ光、  ２１…結晶化領域、    ２２…再結晶化領域、  ２３…薄膜トランジスタ（ＴＦＴ）、  ２４…ソース領域、  ２５…チャネル領域、  ２６…ドレイン領域、  ２７…ゲート絶縁膜、  ２８…ゲート電極、  ２９…ソース電極、  ３０…ドレイン電極、  ３１…層間絶縁膜、  ４１…位相シフタ、  ４２、４３…凹凸領域、  ４４…段差部（位相シフト部）、  ４５…エキシマレーザ光、  ４６…光強度分布、  ４７…温度分布、  ４８…温度傾斜部、  ４９…温度の最小部分、  ５１…多結晶領域、  ５２…結晶化領域、  ５３…結晶粒界、  ５４…素子形成区画、  ５５…光強度が最小の部分、  ５７…矢印、  ５９…アニール装置、  ６０…真空容器、  ６１…排気口、  ６２…ステージ、  ６３…フラッシュランプ、  ６４…ランプ室、  ６５…リフレクタ、  ６８…透光板、  ７０…結晶化装置、  ７１…エキシマレーザ、  ７２…パルスレーザ光、  ７３…アッテネータ、  ７４…ホモジナイズ光学系、  ７５…マスク又はシフタ、  ７６…位相シフタ、  ７７…投影レンズ、  ７８…ＸＹＺθステージ、  ８１…駆動装置、  ８２…受光装置、  ８３…制御装置、  ８４…マスクまたはシフタの移動機構、  ８５…信号処理部、  ８６…記憶部、  ８７…信号ライン、  ８８…アライメントマーク検出装置、  ８９，８９‘…Ｚ位置検出機構、  ９０…液晶表示装置、  ９１…透明基板、  ９２…透明基板、  ９３…液晶層、  ９４…画素（表示）電極、  ９５…走査配線、  ９６…信号配線、  ９７…対向電極、  ９９…走査線駆動回路、  １００…信号線駆動回路部分、  １０１…液晶コントローラ、  １０３…画素スイッチング素子形成領域、１１８…シール材、１１９…表示部分。
【図１】
2007042930.tif 000003
【図２】
2007042930.tif 000004
【図３】
2007042930.tif 000005
【図４】
2007042930.tif 000006
【図５】
2007042930.tif 000007
【図６】
2007042930.tif 000008
【図７】
2007042930.tif 000009
【図８】
2007042930.tif 000010
【図９】
2007042930.tif 000011