(57)【要約】【課題】レゾルバやロータリエンコーダ等、センサ検出信号に本来含まれる位相差の同期回路による消失を防止して高精度化をはかる。【解決手段】クロックに同期してカウントデータを出力する同期カウンタ回路であって、被測定信号の立ち上がりエッジがクロックの任意のタイミングを基準に前に位置するか後ろに位置するかを判別し、当該判別結果をカウントデータに付加して出力するカウントデータ生成手段（１、２）を設ける。【選択図】図１
2007232630.tif 000002
【特許請求の範囲】
【請求項１】
クロックに同期してカウントデータを出力する同期カウンタ回路であって、
被測定信号の立ち上がりエッジが、前記クロックの任意のタイミングを基準に、前に位置するか後ろに位置するかを判別し、前記判別結果を前記カウントデータに付加して出力するカウントデータ生成手段、
を備えた同期カウンタ回路。
【請求項２】
前記カウントデータ生成手段は、
前記被測定信号を前記クロックの立ち上がりおよび立ち下がりの両エッジでラッチするそれぞれ第１のフリップフロップおよび第２のフリップフロップと、
前記第１のフリップフロップの出力によっては、前記第２のフリップフロップの出力が一部データに割り当てられる第３のフリップフロップへ出力し、もしくは、前記第３のフリップフロップ出力を入力側に帰還して前記データをラッチするセレクタと、
測定開始信号により初期化され、前記第１のフリップフロップ出力により前記クロックをカウントして後段のデータ保持回路へ出力するｎ−１ビット同期カウンタと、
前記第１のフリップフロップ出力により、前記ｎ−１ビット同期カウンタ出力をラッチする前記データ保持回路とから成り、
前記第３のフリップフロップ出力を最下位ビットとし、前記データ保持回路出力であるｎ−１ビットとを組み合わせてｎビット同期カウンタを構成する
請求項１に記載の同期カウンタ回路。
【請求項３】
位相差を用いて変位を検出し、クロックに同期させて検出データを生成するセンサ制御装置であって、
前記位相差により検出される検出信号の立ち上がりエッジが、前記クロックの任意のタイミングを基準に、前に位置するか後ろに位置するかを判別する立ち上がり位相判別回路と、
前記立ち上がり位相判別回路により出力されるデータを前記検出データと組み合わせて出力する位相差データ生成回路と、
備えたセンサ制御装置。
【請求項４】
位相差により変位を検出し、クロックに同期させて検出データを生成するセンサ制御装置における位相差検出方法であって、
前記位相差により検出される検出信号の立ち上がりエッジが、前記クロックの任意のタイミングを基準に、前に位置するか後ろに位置するかを判別する第１のステップと、
前記第１のステップにより出力されるデータを前記検出データと組み合わせて出力する第２のステップと、
を有するセンサ制御装置における位相差検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に、レゾルバやロータリエンコーダ等のセンサ装置の位相差検出回路に用いて好適な、同期カウンタ回路およびセンサ制御装置ならびに同装置における位相差検出方法に関する。
【背景技術】
【０００２】
従来から電動機のロータの回転角を検出するレゾルバが知られている。レゾルバで検出された回転角はモータの電流の制御等に用いられる。
レゾルバの一次巻線に参照信号として正弦波ｓｉｎ ωｔの信号を入力すると、９０度の位相差をもつて配置された２つの二次巻線（ｓｉｎ相コイル、ｃｏｓ相コイル）には、それぞれロータの回転角θに応じて振幅変調されたレゾルバ出力信号が生成される。
【０００３】
レゾルバ等、センサ装置によって出力される位相差を測定するのに同期カウンタ回路を使用して検出回路を構成することがある。
同期用のクロックを使用してセンサ装置の検出信号に同期をかけた場合、クロックの一周期中に現れる位相差はすべてがそのクロックに同期して整形される。このことは、クロック周期中におけるセンサ検出信号の位相差が無くなることを意味している。すなわち、元々位相差があったセンサ検出信号を、位相差のない同一の信号として処理することになる。このような環境下にあって、位相差を検出し弁別することは検出信号の精度を高めるうえで重要である。
【０００４】
このため、入力信号の立ち上がりと立ち下がりエッジの双方を遅延させ、遅延した立ち上がりと立ち下がりエッジのパルス間隔が変調方式によって決まる適当な間隔になるように遅延量を制御してエッジ検出の最適スライスレベルのずれを自動補正するデータ検出装置（例えば、特許文献１参照）が知られている。
また、３相クロックを用いることにより、どのような位相で受信データが取込まれても安定して迅速にビット同期をとることのできるビット位相同期回路（例えば、特許文献２参照）も知られている。
【特許文献１】特開平６−１２７９０号公報（段落「００１０」〜「００１２」、図１）
【特許文献２】特開平９−１４９０１８号公報（段落「００１０」〜「００１９」、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、上記したセンサ検出信号の位相差を弁別するためにはより周波数の高い同期用のクロックを使用しなければならなかった。しかしながら、検出回路全体としては既に高速の同期用クロックを使用していることが多く、このため、弁別用に、高速で周波数の高いパルスに変更することは困難であった。
また、上記した特許文献１に開示された技術によれば、カウント全ビットへ遅延の影響が現れるために多くの検証を要し、更に、特許文献２に開示された技術のように、多相の同期クロックを使用する方法もあるが、この場合、検出回路が複雑になるといった欠点があった。このため、同期用クロックパルスの周波数はそのままで検出信号の位相差を弁別できる電子回路の出現が望まれていた。
【０００６】
本発明は上記要求に基づいてなされたものであり、レゾルバやロータリエンコーダ等、センサ装置のセンサ検出信号に本来含まれる位相差の同期回路による消失を防止する、同期カウンタ回路およびセンサ制御装置ならびに同装置における位相差検出方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記した課題を解決するために本発明の同期カウンタ回路は、クロックに同期してカウントデータを出力する同期カウンタ回路であって、被測定信号の立ち上がりエッジが、前記クロックの任意のタイミングを基準に、前に位置するか後ろに位置するかを判別し、前記判別結果を前記カウントデータに付加して出力するカウントデータ生成手段、を備えたことを特徴とする。
【０００８】
また、本発明は、位相差を用いて変位を検出し、クロックに同期させて検出データを生成するセンサ制御装置であって、前記位相差により検出される検出信号の立ち上がりエッジが、前記クロックの任意のタイミングを基準に、前に位置するか後ろに位置するかを判別する立ち上がり位相判別回路と、前記立ち上がり位相判別回路により出力されるデータを前記検出データと組み合わせて出力する位相差データ生成回路と、備えたことを特徴とする。
【０００９】
また、本発明は、位相差により変位を検出し、クロックに同期させて検出データを生成するセンサ制御装置における位相差検出方法であって、前記位相差により検出される検出信号の立ち上がりエッジが、前記クロックの任意のタイミングを基準に前に位置するか後ろに位置するかを判別する第１のステップと、前記第１のステップにより出力されるデータを前記検出データと組み合わせて出力する第２のステップと、を有することを特徴とする。
【発明の効果】
【００１０】
本発明によれば、簡単な回路を付加することにより、センサ検出信号に本来含まれる位相差を弁別することができ、クロック同期により位相差が消失する事態を防止する同期カウンタ回路を提供することができる。
【発明を実施するための最良の形態】
【００１１】
図１は、本発明の実施形態にかかわる同期カウンタ回路の構成例を示す図である。
本発明の実施形態にかかわる同期カウンタ回路は、センサの位相差等、被測定信号ＳＩＧの立ち上がりエッジでラッチするフリップフロップ１１と、測定開始信号ＣＬＲにより初期化され、フリップフロップ１１出力により基準クロックＣＬＫをカウントして後段のデータ保持回路１３へ出力するｎ−１ビット同期カウンタ１２と、フリップフロップ１１出力により、ｎ−１ビット同期カウンタ１２出力をラッチするデータ保持回路１３とから構成される、同期カウンタ回路１と、付加データ生成回路２により構成される。
【００１２】
付加データ生成回路２は、図１中点線枠内に示されており、被測定信号ＳＩＧを基準クロックＣＬＫの立ち下がりでラッチするフリップフロップ２１と、フリップフロップ１１の出力によっては、フリップフロップ２１の出力がカウントデータの最下位データに割り当てられる出力ラッチ用フリップフロップ２２へ出力し、もしくは、出力ラッチ用フリップフロップ２２の出力を同じく出力ラッチ用フリップフロップ２２の入力側に帰還してその１ビットデータをラッチするセレクタ２３とで構成される。
【００１３】
同期カウンタ回路は、上記したフリップフロップ１１、ｎ−１ビット同期カウンタ１２、データ保持回路１３から成る同期化カウンタ回路１と、フリップフロップ２１、出力ラッチ用フリップフロップ２２、セレクタ２３から成る付加データ生成回路２とにより被測定信号ＳＩＧの立ち上がりエッジが基準クロックＣＬＫの任意のタイミングを基準（以下、基準点という）に、前に位置するか後ろに位置するかを判別し、当該判別結果をカウントデータに付加して出力する、本発明のカウントデータ生成手段として動作する。詳細は後述する。
【００１４】
なお、被測定信号の立ち上がりエッジで動作するフリップフロップ１１、立ち下がりエッジで動作するフリップフロップ２１、そして出力ラッチ用フリップフロップ２２のそれぞれは、全てがＤタイプフリップフロップ（Ｄ−ＦＦ）で構成されるものとする。
また、フリップフロップ１１は、本発明の第１のフリップフロップに、付加データ生成回路２を構成するフリップフロップ２１は、本発明の第２のフリップフロップに、付加データ生成回路を構成する出力ラッチ用フリップフロップ２３は、本発明の第３のフリップフロップのそれぞれに対応する。
【００１５】
上記構成において、測定開始信号ＣＬＲ入力から被側定信号ＳＩＧの立ち上がりエッジ発生までの時間を測定する場合を例示して動作説明を行う。
同期カウント回路１によれば、まず、被側定信号ＳＩＧは、基準クロックＣＬＫの立ち上がりでラッチするフリップフロップ１１に入力される。また、基準クロックＣＬＫ信号は、ｎ−１ビット同期カウンタ１２に入力される立ち上がりエッジで動作し、測定開始信号ＣＬＲでカウンタ値を“０”クリアする。
【００１６】
一方、フリップフロップ１１の出力は、後段のデータ保持回路１３へ入力され、ｎ−１ビット同期カウンタ１２の出力Ａｎ−１〜Ａ０は、フリップフロップ１１出力によって保持データＤn〜Ｄ１か成るｎ−１ビットカウンタ値となる。データ保持回路１３では、入力Ａkに対して出力Ｄｋ＋１が対応する。
【００１７】
以下、付加データ生成回路２の動作について説明する。被測定信号ＳＩＧは、基準クロックＣＬＫの立ち上がりエッジでラッチされるフリップフロップ１１と、立ち下がりエッジでラッチされる付加データ生成回路２のフリップフロップ２１へそれぞれ入力される。
ここで、フリップフロップ２１の出力が“０”の場合、セレクタ２３は、出力ラッチ用フリップフロップ２２へフリップフロップ１の信号を出力する。一方、フリップフロップ２１の出力が“１”の場合、セレクタ２３は、出力ラッチ用フリップフロップ２２の出力を同じく出力ラッチ用フリップフロップ２２へ帰還入力する。出力ラッチ用フリップフロップ２２は、セレクタ２３出力であるフリップフロップ２１のデータを保持することとなる。このデータはデータ保持回路３の最下位ビットＤ０となり、本来の同期カウンタ回路１でのｎ−１ビット同期カウンタ１２のデータＤ１〜Ｄｎと組み合わせることでｎビットの同期カウンタ回路とすることができる。
【００１８】
図２、図３は、図１に示す本発明の実施形態にかかわる同期カウンタ回路の動作を説明するために引用したタイミングチャートである。図２は、被測定信号の立ち上がりエッジが基準点より前に位置する場合、図３は、被測定信号の立ち上がりエッジが基準点より後ろに位置する場合のそれぞれにおける動作を示す。
ここでは、図２、図３ともに、（ａ）基準クロックＣＬＫ、（ｂ）被測定信号波形ＳＩＧ、（ｃ）フリップフロップＦＦ１１出力、（ｄ）フリップフロップ２１出力、（ｅ）、出力ラッチ用フリップフロップＦＦ２２入力、（ｆ）出力ラッチ用フリップフロップＦＦ２２出力の各信号波形を示す。
【００１９】
以下、図２、図３のタイミングチャートを参照しながら、図１に示す本発明実施形態の同期カウンタ回路の動作について詳細に説明する。
【００２０】
フリップフロップ１１の出力は、クロックＣＬＫの立ち上がりエッジで変化する。また、付加データ生成回路２のフリップフロップ２１の出力は、クロックＣＬＫの立ち下がりエッジで変化する。
出力ラッチ用フリップフロップ２２に対する入力信号は、フリップフロップ１出力が“０”から“１”に変化したときに出力ラッチ用フリップフロップ２２の出力により保持される。例えば、被測定信号ＳＩＧの立ち上がりエッジが基準点より前にある場合（図２）、フリップフロップ１出力がＯＮ”のときフリップフロップ２１出力が“０”のため、結果的に、出力ラッチ用フリップフロップ２２の出力は“０”に保持される。
【００２１】
一方、被測定信号ＳＩＧの立ち上がりエッジが基準点より後にある場合（図３）、フリップフロップ１出力がＯＮしたときには、フリップフロップ２１出力が既に“１”になっているため、出力ラッチ用フリップフロップ２２出力には“１”が保持される。
したがって、出力ラッチ用フリップフロップ２２の出力として、基準点から半クロック以内で前に位置する場合は“０”、半クロック以内で後に位置する場合は“１”が保持される。この出力をｎ−１ビット同期カウンタ１２の最下位ビット、すなわち、データ保持回路３のデータビットＤ０とすることで半クロック成分をカウント値に反映することができる。
【００２２】
以上説明のように、本発明の実施の形態によれば、従来、測定分解能は被測定信号の周期に対してクロックの周波数で決定されていたものが、簡単な構成の付加データ生成回路２を追加するだけで測定分解能を２倍にすることができる。
なお、上記した本発明の実施形態によれば、同期カウンタ回路を構成する、フリップフロップ１１、２１、出力ラッチ用途フリップフロップ２２、ｎ−１ビット同期カウンタ１２に入力される基本クロックＣＬＫは、タイミングに狂い（スキュー）がない設計を想定しており、タイミングが異なる場合は、各所にタイミング調整用の回路を挿入すればよい。
【００２３】
図４は、上記した本発明実施形態にかかわる同期カウンタ回路をレゾルバの位相差検出回路に応用したセンサ制御装置の構成例を示す図である。
レゾルバ１０には、励磁相コイル１０１の他に、互いに９０度の位相差で２つの二次コイルＳＩＮ相コイル１０２、ＣＯＳ相コイル１０３が配置される。励磁相コイル１０１がレゾルバ駆動回路３０により生成される励磁信号により励磁されると、ＳＩＮ相コイル１０２、ＣＯＳ相コイル１０３のそれぞれには、モータの回転角θにより参照信号が変調された電圧信号が発生する。これら電圧信号の角速度ωでの周期変動の位相は、励磁相コイル１０１と、ＳＩＮ相コイル１０２、ＣＯＳ相コイル１０３との間の相互インダクタンス、あるいは自己インダクタンス等により参照信号の位相に対して位相差を持つ。
【００２４】
ここで、ＳＩＮ相コイル１０２から出力されるレゾルバ出力信号（ＳＩＮ相信号）と、ＣＯＳ相コイル１０３から出力されるレゾルバ出力信号（ＣＯＳ相信号）は、被測定波形入力回路２０を介して取得され、ここで増幅整形されて位相差検出回路４０に出力される。
【００２５】
位相差検出回路４０は、基本的には図１に示す同期カウンタ回路により構成され、位相差により検出される検出信号、ここでは、被測定波信号としてのＳＩＮ相信号（ＣＯＳ相信号）の立ち上がりエッジが、クロックの任意のタイミングを基準に、前に位置するか後ろに位置するかを判別する立ち上がり位相判別回路４０１と、立ち上がり位相判別回路４０１により出力されるデータを検出データと組み合わせて出力する位相差データ生成回路４０２により構成される。
【００２６】
立ち上がり位相判別回路４０１は、被測定波形を立ち上がりエッジ、立ち下がりエッジのそれぞれでラッチする、フリップフロップ１１、フリップフロップ２１が相当し、また、位相差データ生成回路４０２は、フリップフロップ１の出力によっては、フリップフロップ２１の出力が一部データに割り当てられる出力ラッチ用フリップフロップ２２へ出力し、もしくは、出力ラッチ用フリップフロップ２２出力を同じく出力ラッチ用フリップフロップ２２の入力側に帰還して１ビットデータをラッチするセレクタ２３と、測定開始信号ＣＬＲにより初期化され、フリップフロップ１１出力によりクロックＣＬＫをカウントして後段のデータ保持回路１３へ出力するｎ−１ビット同期カウンタ１２と、フリップフロップ１１出力により、ｎ−１ビット同期カウンタ１２出力をラッチするデータ保持回路１３とが相当する。
なお、位相差データ生成回路４０２は、出力ラッチ用フリップフロップ２２出力を最下位ビットＤ０とし、データ保持回路１３出力Ｄ１〜Ｄｎとを組み合わせてｎビット同期カウンタを構成する。
【００２７】
以上説明のように本実施の形態によれば、基本クロックの半クロックずれをカウントデータの最下位ビットとすることにより、基本クロックのみで位相差を検出する場合に比べて、２倍の高分解能化が可能となる。
すなわち、簡単な構成の付加データ生成回路２を追加することにより高分解能化が可能となる。また逆に、同じ分解能を得るために、基本クロックを１／２にすることができるために、例えば、ＦＰＧＡ（Field Programmable Gate Array）やゲートアレイ等、安価な半導体デバイスを使用することができ、回路設計のコストダウンが可能になる。
【００２８】
なお、上記した実施形態によれば、本発明の同期カウンタ回路をレゾルバの位相差検出回路に適用した例について説明したが、他に、ロータリエンコーダ等、センサ装置のフィードバック波形のパルス幅や位相差を測定する用途の全てに適用できるものであり、高分解能でありながら安価に位相差検出回路を実現することができる。レゾルバとしては、たとえば、２相励磁１相出力型など、種々の形態のレゾルバに適用できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態にかわる同期カウンタ回路の構成例を示す図である。
【図２】本発明の実施形態にかかわる同期カウンタ回路の動作を説明するために引用したタイミングチャートである。
【図３】本発明の実施形態にかかわる同期カウンタ回路の動作を説明するために引用したタイミングチャートである。
【図４】本発明の実施形態にかかわる同期カウンタ回路をレゾルバの位相差検出回路に応用したセンサ制御装置の構成例を示す図である。
【符号の説明】
【００３０】
１        本来の同期カウンタ回路
１１      第１のフリップフロップ
１２      ｎ−１ビット同期カウンタ
１３      データ保持回路
２        付加データ生成回路
２１      第２のフリップフロップ
２２      第３のフリップフロップ（出力ラッチ用フリップフロップ）
２３      セレクタ
１０      レゾルバ
１０１    励磁相コイル
１０２    ＳＩＮ相コイル
１０３    ＣＯＳ相コイル
２０      被測定波形入力回路
３０      レゾルバ起動回路
４０      位相差検出回路
４０１    立ち上がり位相判別回路
４０２    位相差データ生成回路
【図１】
2007232630.tif 000003
【図２】
2007232630.tif 000004
【図３】
2007232630.tif 000005
【図４】
2007232630.tif 000006