(57)【要約】【課題】冗長的能動素子を備えたアクティブ・マトリクス基板を提供し、ＬＣＤパネル上の輝点欠陥を効率的に防ぐこと。【解決手段】基板、複数の走査線、複数のデータ線および複数の画素ユニットを含むアクティブ・マトリクス基板が提供される。走査線、データ線、画素ユニットは全て、基板上に配置する。各画素ユニットは、対応する走査線およびデータ線と電気的に接続する。その上、画素ユニットの少なくとも一部はさらに、複数の能動ユニットと画素電極を有する。能動素子は対応する走査線およびデータ線と各々電気的に接続し、画素ユニットは能動素子の一つと電気的に接続する。つまり、この発明によって提供されるアクティブ・マトリクス基板の画素ユニットは各々、二つ以上の能動素子を有する。通常動作で能動素子が損傷した場合、画素ユニットを修正するために、別の能動素子を用いることができる。【選択図】  図３Ａ
2007004106.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
基板上に配置した複数の走査線と、
基板上に配置した複数のデータ線と、
複数の画素ユニットを有するアクティブ・マトリクス基板であって、
各画素ユニットが、走査線の一つとデータ線の一つに電気的に接続され、前記画素ユニットの少なくとも一部がさらに、
走査線の一つとデータ線の一つに電気的に接続した複数の能動素子と、
能動素子の一つに電気的に接続した画素電極を有するアクティブ・マトリクス基板。
【請求項２】
複数の能動素子が各々、
画素電極に電気的に接続した第一能動素子と、
画素電極から電気的に分離した第二能動素子を有する請求項１記載のアクティブ・マトリクス基板。
【請求項３】
第一能動素子が第一ＴＦＴであり、前記第一ＴＦＴが、
走査線に電気的に接続した第一ゲート電極と、
第一チャネル層と、
データ線に電気的に接続した第一ソース電極と、
画素電極に電気的に接続した第一ドレイン電極を有する請求項２記載のアクティブ・マトリクス基板。
【請求項４】
第二能動素子が第二ＴＦＴであり、前記第二ＴＦＴが、
走査線に電気的に接続した第二ゲート電極と、
第二チャネル層と、
データ線に電気的に接続した第二ソース電極と、
画素電極から電気的に分離した第二ドレイン電極を有する請求項２記載のアクティブ・マトリクス基板。
【請求項５】
第二ＴＦＴが、走査線上に配置されている請求項４記載のアクティブ・マトリクス基板。
【請求項６】
第二チャネル層が、走査線とデータ線の交差部に配置され、走査線とデータ線の間に挟持されている請求項５記載のアクティブ・マトリクス基板。
【請求項７】
第二ドレイン電極が、走査線の上側から走査線の片側に沿って、画素電極の下側まで延びている請求項５記載のアクティブ・マトリクス基板。
【請求項８】
第二ドレイン電極が、走査線の上側から走査線の両側に沿って、画素電極の下側まで延びている請求項５記載のアクティブ・マトリクス基板。
【請求項９】
請求項２記載のアクティブ・マトリクス基板の画素ユニットの修正方法であって、
走査線およびデータ線と第一能動素子の接続を切断し、走査線およびデータ線から第一能動素子を分離し、
第二能動素子を画素電極と電気的に接続する方法。
【請求項１０】
走査線およびデータ線と第一能動素子の接続の切断が、レーザ切断プロセスを有する請求項９記載の方法。
【請求項１１】
画素電極と第二能動素子の電気的に接続が、レーザ溶接プロセスまたはレーザ化学気相成プロセスを有する請求項９記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、アクティブ・マトリクス基板とその修正方法に関し、特に、冗長的能動素子を備えたアクティブ・マトリクス基板とその修正方法に関する。
【背景技術】
【０００２】
表示技術は、陰極線管（ＣＲＴ）を用いた最初の白黒ＴＶ以来、継続的かつ急速に発展している。しかし、ＣＲＴ表示装置は、分厚さ、重量、高電磁波、および相対的に画質が低いという欠点を有する。従って、他の新型平板表示技術が次第に発展しており、とりわけ空間利用率のよさ、低消費電力、低電磁波および携帯性のよさといった利点を備えた液晶表示装置（ＬＣＤ）が最も成熟し、一般的な技術となっている。ＬＣＤは、携帯電話、デジタルカメラ、デジタル・ビデオカメラ、携帯情報端末、ノートブックＰＣおよび液晶ＴＶの分野で広く用いられている。
【０００３】
ＬＣＤ技術は成熟の傾向にあるが、ＬＣＤパネル製造プロセス中に、いくつかの欠陥が生じることは避けられず、ＬＣＤパネルの表示画像のために、やや視覚的不快感を引き起こすことがある。そして、このようなＬＣＤパネルをそのまま廃棄すると、製造コストが実質的に上昇することになる。一般に、製造プロセス技術を改善することだけでは欠陥率０を達成することは非常に難しく、ＬＣＤパネルの欠陥修正技術がますます重要になっている。既存の技術では、ＬＣＤパネル欠陥修正にレーザ切断またはレーザ溶接がしばしば採用されている。例としてＴＦＴ−ＬＣＤを挙げると、レーザ切断またはレーザ溶接プロセスは、通常ＴＦＴアレイを製造した後に処理を行う。残念ながら、既存の画素構造設計のいくつかの欠点のために、全ての欠陥を素早く修正することはできず、そのいくつかは修正することさえできない。
【０００４】
図１Ａは既存のＴＦＴアレイ基板の平面図であり、図１Ｂ、１Ｃは各々ラインａ−ｂ、およびラインｃ−ｄにおける図１Ａの断面図である。図１Ａ〜１Ｃを共に参照すると、既存のＴＦＴアレイ基板１００は基板１１０、複数の走査線１２０、複数のデータ線１３０および複数の画素ユニット１４０を有し、走査線１２０、データ線１３０および画素ユニット１４０は全て基板１１０上に配置する。
【０００５】
画素ユニット１４０は、対応する走査線１２０とデータ線１３０に電気的に接続する。各画素ユニット１４０は、ＴＦＴ１４２と、例えばインジウム錫酸化物（ＩＴＯ）電極等の画素電極１４４を有する。従来の技術では、ＴＦＴ１４２は、ゲート電極１４２ａ、アモルファス・シリコンのチャネル層１４２ｂ、ソース電極１４２ｃおよびドレイン電極１４２ｄを有する。ゲート電極１４２ａは、走査線１２０と接続する。ゲート電極１４２ａと走査線１２０は、第一金属層に属している。ソース電極１４２ｃは、データ線１３０と接続する。そしてデータ線１３０、ソース電極１４２ｃおよびドレイン電極１４２ｄは、第二金属層に属している。画素電極１４４は、ドレイン電極１４２ｄと電気的に接続する。
【０００６】
しかし、欠陥のあるＴＦＴ１４２は、画素ユニット１４０の通常の動作を妨げることがある。このような欠陥は、ＴＦＴ基板１００とカラーフィルタ基板を組み合わせて液晶を充填した後のＬＣＤパネル上の輝点欠陥に対応する。このようなＬＣＤパネル上の輝点欠陥を避け、このような輝点欠陥を暗点に修正するために、レーザ修正プロセスが必要とされる。図１Ａ〜１Ｃを参照すると、既存の修正方法では、レーザ溶接プロセスによって隣接する走査線１２０と画素電極１４４を溶接することで、修正した画素ユニット１４０を暗点にする。
【０００７】
図２Ａは別の既存のＴＦＴアレイ基板の平面図であり、図２Ｂ、２Ｃは各々ラインａ−ｂおよびラインｃ−ｄにおける図２Ａの断面図である。図２Ａ〜２Ｃを共に参照すると、既存のＴＦＴ基板２００は基板１１０、複数の走査線１２０、複数のデータ線１３０、複数の画素ユニット１４０、複数の修正ライン２１０、複数の修正構造２２０を有し、走査線１２０、データ線１３０、画素ユニット１４０、修正ライン２１０および修正構造２２０は基板１１０上に配置する。
【０００８】
基板１１０、走査線１２０、データ線１３０および画素ユニット１４０は、ＴＦＴアレイ基板１００上に配置した前述のものと同様である。修正構造２２０の端子の一つはデータ線１３０と接続し、修正構造２２０の他の端子はドレイン電極１４２ｄと接続する。修正構造２２０は、第二金属層に属している。各修正ライン２１０は修正構造２２０の一つの下に配置し、修正ライン２１０は第一金属層に属している。ゲート絶縁層１７０は、修正ライン２１０と修正構造２２０の間に配置する。
【０００９】
図２Ａ〜２Ｃを再び参照すると、欠陥のあるＴＦＴ１４２は、画素ユニット１４０の通常動作を妨げることがある。このような欠陥は、ＴＦＴ基板１００とカラーフィルタ基板を組み合わせて液晶を充填した後のＬＣＤパネル上の輝点に対応する。このようなＬＣＤパネル上の輝点欠陥を避けるために、レーザ切断プロセスを通常用いて、ゲート電極１４２ａと走査線１２０の間の接続１５０を切断し、次にレーザ溶接プロセスで修正ライン２１０と修正構造２２０の二つの端子の間で溶接を行う。しかし、修正した画素ユニットは、輝点欠陥または暗点欠陥である。大型ＬＣＤパネルに補償フィルムを取り付け、視野角を向上させると、このような修正した画素ユニットは光漏れによって、所定の視野角で再び輝点欠陥を引き起こすことがある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以上の観点から、この発明は冗長的能動素子を備えたアクティブ・マトリクス基板を提供し、ＬＣＤパネル上の輝点欠陥を効率的に防ぐことを対象とする。
【課題を解決するための手段】
【００１１】
以上の観点から、この発明は画素ユニットの修正方法を提供することを対象とし、それによって修正された画素ユニットは通常動作可能で、ＬＣＤパネルの歩留まりを改善できる。
【００１２】
以上のまたは他の目的に従って、この発明は、基板、複数の走査線、複数のデータ線および複数の画素ユニットを含むアクティブ・マトリクス基板を提供する。走査線、データ線、画素ユニットは全て、基板上に配置する。各画素ユニットは対応する走査線およびデータ線と電気的に接続し、画素ユニットの少なくとも一部は複数の能動ユニットと画素電極を有する。いくつかの能動ユニットを備えた画素ユニットにおいて、能動素子は対応する走査線およびデータ線と電気的に接続し、画素電極は能動素子の一つと電気的に接続する。
【００１３】
この発明の一実施例のアクティブ・マトリクス基板によると、能動素子は第一能動素子と第二能動素子を有する。第一能動素子は画素電極と電気的に接続し、第二能動素子は画素電極から電気的に分離する。
【００１４】
この発明の一実施例のアクティブ・マトリクス基板によると、第一能動素子は第一ゲート電極、第一チャネル層、第一ソース電極および第一ドレイン電極を含む第一ＴＦＴであってもよい。さらに、前記第一ゲート電極は走査線と電気的に接続し、第一ソース電極はデータ線と電気的に接続し、第一ドレイン電極は画素電極と電気的に接続する。
【００１５】
この発明の一実施例のアクティブ・マトリクス基板によると、第二能動素子は第二ゲート電極、第二チャネル層、第二ソース電極および第二ドレイン電極を含む第二ＴＦＴであってもよい。さらに、前記第二ゲート電極は走査線と電気的に接続し、第二ソース電極はデータ線と電気的に接続し、第二ドレイン電極は画素電極から電気的に分離する。
【００１６】
この発明の一実施例のアクティブ・マトリクス基板によると、第二ＴＦＴは走査線上に配置する。
【００１７】
この発明の一実施例のアクティブ・マトリクス基板によると、第二チャネル層は走査線とデータ線の交差部に配置し、第二チャネル層は走査線とデータ線の間に挟持する。
【００１８】
この発明の一実施例のアクティブ・マトリクス基板によると、第二ドレイン電極は走査線の上側から走査線の片側に沿って、画素電極の下側まで延びることができる。
【００１９】
この発明の一実施例のアクティブ・マトリクス基板によると、第二ドレイン電極は走査線の上側から走査線の両側に沿って、画素電極の下側まで延びることができる。
【００２０】
この発明は、前記アクティブ・マトリクス基板の画素ユニットを修正するための修正方法を提供する。修正方法は、次のステップを有する。まず、走査線およびデータ線と第一能動素子の接続を切断し、第一能動素子が走査線およびデータ線から電気的に分離されるようにする。それから、第二能動素子を画素電極と電気的に接続する。
【００２１】
この発明の一実施例の修正方法によると、走査線およびデータ線と第一能動素子の接続の切断方法は、レーザ切断プロセスであってもよい。
【００２２】
この発明の一実施例の修正方法によると、第二能動素子を画素電極と電気的に接続するための方法は、レーザ溶接プロセスまたはレーザ化学気相成プロセス（レーザＣＶＤプロセス）であってもよい。
【発明の効果】
【００２３】
この発明のアクティブ・マトリクス基板によると、各画素ユニットは複数の能動素子を有し、前記能動素子の一つは画素電極と電気的に接続する。画素電極と電気的に接続した能動素子が動作し損なうと、別の能動素子（例えば、冗長的な能動素子）を用いて、画素電極と電気的に接続し、元々画素ユニットを正常動作させていた能動素子の代わりとなり、ＬＣＤパネル上の輝点欠陥を避けることができる。
【発明を実施するための最良の形態】
【００２４】
（実施例１）
【００２５】
図３Ａは、この発明の第一実施例によるアクティブ・マトリクス基板の平面図である。図３Ｂ、３Ｃ、３Ｄは各々ラインａ−ｂ、ラインｃ−ｄ、ラインｅ−ｆにおける図３Ａの断面図である。図３Ａ〜３Ｄを共に参照すると、アクティブ・マトリクス基板３００は基板３１０、複数の走査線３２０、複数のデータ線３３０、複数の画素ユニット３４０を有する。走査線３２０、データ線３３０、画素ユニットは全て基板３１０上に配置する。
【００２６】
基板３１０は、ガラス基板、石英基板または他の透明基板であってもよい。走査線は、アルミニウム合金または他の導電性材料からなる導線であってもよい。データ線３３０は、クロム、アルミニウム合金または他の導電性材料からなる導線であってもよい。詳細には、走査線３２０の延伸方向はデータ線３３０の延伸方向と直交し、基板３１０上の複数の画素領域（図示せず）を規定でき、画素ユニット３４０は画素領域に配置する。
【００２７】
図３Ａから分かるように、画素ユニット３４０は、対応する走査線３２０とデータ線３３０に各々電気的に接続する。各画素ユニット３４０は、第一能動素子３４２ａ、第二能動素子３４２ｂおよび画素電極３４４を有する。第一能動素子３４２ａと第二能動素子３４２ｂは各々走査線３２０とデータ線３３０に電気的に接続し、画素電極３４４は能動素子３４２ａの一つに電気的に接続する。当然のことながら、実施例では、発明を例示として、ここでは二つの能動素子を用いているが、この発明のよる画素ユニット３４０は必要であれば三つ以上の能動素子を導入できる。さらに、画素電極３４４は、透過型電極、反射型電極または半透過型電極であってもよい。上記のように、画素電極３４４の材料はインジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、金属または他の導電性材料であってもよい。
【００２８】
この実施例によると、第一能動素子３４２ａは第一ＴＦＴ  Ｔ１であり、第二能動素子３４２ｂは第二ＴＦＴ  Ｔ２である。第一ＴＦＴ  Ｔ１は画素電極３４４と電気的に接続し、第二ＴＦＴ  Ｔ２は画素電極３４４から電気的に分離する。当然のことながら、この発明において画素ユニット３４０に三つ以上の能動素子を導入する場合、一つのみを画素電極３４４と電気的に接続し、他（つまり冗長的能動素子）は画素電極３４４から電気的に分離する。
【００２９】
さらに、第一ＴＦＴ  Ｔ１は第一ゲート電極ｇ１、第一チャネル層ｃ１、第一ソース電極ｓ１および第一ドレイン電極ｄ１を有する。第一ゲート電極ｇ１は走査線３２０と電気的に接続し、ゲート電極ｇ１の材料は走査線３２０と同様である。第一チャネル層ｃ１の材料は、アモルファス・シリコン、多結晶シリコンまたは単結晶シリコンであってもよい。第一ソース電極ｓ１はデータ線３３０と電気的に接続し、第一ソース電極ｓ１の材料はデータ線３３０と同様である。第一ドレイン電極ｄ１は画素電極３４４と電気的に接続し、第一ドレイン電極ｄ１の材料はデータ線３３０と同様である。同様に、第二ＴＦＴ  Ｔ２は、第二ゲート電極ｇ２、第二チャネル層ｃ２、第二ソース電極ｓ２および第二ドレイン電極ｄ２を有する。第二ゲート電極ｇ２、第二チャネル層ｃ２、第二ソース電極ｓ２および第二ドレイン電極ｄ２の材料は、ＴＦＴ  Ｔ１で説明したものと同様である。さらに、第二ゲート電極は走査線３２０と電気的に接続し、第二ソース電極ｓ２はデータ線３３０と電気的に接続し、第二ドレイン電極ｄ２は画素電極３４４から電気的に分離する。
【００３０】
当然のことながら、この実施例の第二ＴＦＴ  Ｔ２は走査線３２０上に配置し、第二ＴＦＴ  Ｔ２の第二チャネル層ｃ２は走査線３２０とデータ線３３０の交差部に配置して、第二チャネル層ｃ２が走査線３２０とデータ線３３０の間に挟持されるようにする。さらに、この実施例の第二ドレイン電極ｄ２は走査線３２０の上側から、走査線３２０の片側に沿って画素電極３４４の下側まで延びている。
【００３１】
第一ＴＦＴ  Ｔ１が損傷し、画素ユニット３４０の異常動作を引き起こした場合、アクティブ・マトリクス基板３００とカラーフィルタ基板を組み合わせて液晶を充填した後、ＬＣＤパネル上に輝点欠陥が発生する。画素ユニット３４０の修正には、レーザ修正プロセスが必要とされる。再び図３Ａ〜３Ｄを参照すると、修正プロセスの第一ステップは、例えば、レーザ切断プロセスによって、第一ＴＦＴ  Ｔ１と走査線３２０の間の接続３５０、第一ＴＦＴ  Ｔ１とデータ線３３０の間の接続３６０、および第一ＴＦＴ  Ｔ１と画素電極３４４の間の接続３７０の少なくとも一つを切断することである。第一ＴＦＴ  Ｔ１と走査線３２０の間の接続３５０を切断ラインＬ１に沿って切断すると、第一ＴＦＴ  Ｔ１は走査線３２０から電気的に分離される。第一ＴＦＴ  Ｔ１とデータ線３３０の間の接続３６０を切断ラインＬ２に沿って切断すると、第一ＴＦＴ  Ｔ１はデータ線３３０から電気的に分離される。第一ＴＦＴ  Ｔ１と画素電極３４４の間の接続３７０を切断ラインＬ３に沿って切断すると、第一ＴＦＴ  Ｔ１は画素電極３４４から電気的に分離される。この実施例によると、接続３５０、３６０、３７０の切断方法はレーザ切断プロセスであってもよい。
【００３２】
接続３５０、３６０、３７０を切断後、レーザ溶接プロセスによって画素電極３４４と第二ドレイン電極ｄ２を溶接することで、第二ＴＦＴ  Ｔ２を画素電極３４４と電気的に接続する。この発明の別の実施例では、第二ＴＦＴ  Ｔ２は、レーザで第二ドレイン電極ｄ２上の保護層を燃焼し、レーザＣＶＤプロセスで薄い金属層を形成することで、画素電極３４４と電気的に接続される。このように修正した画素ユニットは、ＬＣＤパネル上に輝点欠陥を引き起こすことはない。
（実施例２）
【００３３】
図４Ａは、この発明の第二実施例によるアクティブ・マトリクス基板の平面図であり、図３Ａの修正形態である。図４Ｂ、４Ｃ、４Ｄは各々、ラインａ−ｂ、ラインｃ−ｄ、ラインｅ−ｆにおける図４Ａの断面図である。図４Ａ〜４Ｄを共に参照すると、この実施例のアクティブ・マトリクス基板４００は、走査線３２０の上側から走査線３２０の片側に沿って、隣の画素電極３４４の下側まで延びている隣の画素ユニット３４０内に、この実施例のアクティブ・マトリクス基板４００の第二ドレイン電極４１０を配置している以外は、第一実施例のアクティブ・マトリクス基板３００と同様である。
【００３４】
図４Ａ〜４Ｄを参照すると、隣の画素ユニット３４０の第一ＴＦＴ  Ｔ１（図４Ａの左側に示した第一ＴＦＴ  Ｔ１）が損傷した場合、レーザ切断プロセスを行って、第一ＴＦＴ  Ｔ１と走査線３２０の間の接続３５０、第一ＴＦＴ  Ｔ１とデータ線３３０の間の接続３６０、および第一ＴＦＴ  Ｔ１と画素電極３４４の間の接続３７０の少なくとも一つを切断する。ここで、第一ＴＦＴ  Ｔ１と走査線３２０の間の接続３５０を切断ラインＬ１に沿って切断すると、第一ＴＦＴ  Ｔ１は走査線３２０から電気的に分離される。第一ＴＦＴ  Ｔ１とデータ線３３０の間の接続３６０を切断ラインＬ２に沿って切断すると、第一ＴＦＴ  Ｔ１はデータ線３３０から電気的に分離される。第一ＴＦＴ  Ｔ１と画素電極３４４の間の接続３７０を切断ラインＬ３に沿って切断すると、第一ＴＦＴ  Ｔ１は画素電極３４４から電気的に分離される。この実施例によると、接続３５０、３６０、３７０の切断方法は、レーザ切断プロセスであってもよい。
【００３５】
当然のことながら、第二ＴＦＴ  Ｔ２の第二ドレイン電極４１０は隣の画素ユニット３４０内に配置し、走査線３２０の上側から、隣の画素ユニット３４０に向かって、画素電極３４４の下側まで延びているので、第二ＴＦＴ  Ｔ２は図４Ａの左側に示した画素電極３４４と電気的に接続する必要がある。第二ＴＦＴ  Ｔ２の第二ドレイン電極を図４Ａの左側に示した画素電極３４４と電気的に接続する方法は、レーザ溶接プロセスであってもよい。第二ＴＦＴ  Ｔ２の第二ドレイン電極を図４Ａの左側に示した画素電極３４４と電気的に接続する別の方法では、レーザで第二ＴＦＴ  Ｔ２の第二ドレイン電極４１０上の保護層を燃焼し、次にレーザＣＶＤプロセスで薄い金属層を形成することもできる。
（実施例３）
【００３６】
図５Ａは、この発明の第三実施例によるアクティブ・マトリクス基板の平面図であり、図３Ａの修正形態である。図５Ｂ、５Ｃ、５Ｄは各々、ラインａ−ｂ、ラインｃ−ｄ、ラインｅ−ｆにおける図５Ａの断面図である。図５Ａ〜５Ｄを共に参照すると、この実施例のアクティブ・マトリクス基板５００は、偶数データ線３３０と走査線３２０の交差部のみ、または奇数データ線３３０と走査線３２０の交差部のみに、この実施例のアクティブ・マトリクス基板５００の第二ＴＦＴ  Ｔ２を形成する以外は、第一実施例のアクティブ・マトリクス基板３００と同様である。従って、二つの隣の画素ユニット３４０は、共有型の第二ＴＦＴ  Ｔ２を有する。さらに、この実施例の第二ＴＦＴ  Ｔ２は、二つの第二ドレイン電極５１０、５２０を有する。第二ドレイン電極５１０、５２０は、データ線３３０に隣接する画素ユニット３４０に配置し、各々走査線３２０の上側から、走査線３２０の片側に向かって、画素電極３４４の下側まで延びている。
【００３７】
図５Ａは、一対の画素ユニット３４０を示している。右側の画素ユニット３４０の第一ＴＦＴ  Ｔ１が損傷した場合、右側の画素ユニット３４０を修正するために、第二ドレイン電極５１０を用いることができる。修正方法は、第一実施例の方法と同様である。左側の画素ユニット３４０の第一ＴＦＴ  Ｔ１が損傷した場合、左側の画素ユニット３４０を修正するために、第二ドレイン電極５２０を用いることができる。修正方法は、第二実施例の方法と同様である。
（実施例４）
【００３８】
図６Ａは、この発明の第四実施例によるアクティブ・マトリクス基板の平面図であり、図３Ａの修正形態である。図６Ｂ、６Ｃ、６Ｄは各々、ラインａ−ｂ、ラインｃ−ｄ、ラインｅ−ｆにおける図６Ａの断面図である。図６Ａ〜６Ｄを共に参照すると、この実施例のアクティブ・マトリクス基板６００は、第二ドレイン電極６１０が、走査線３２０の上側から、走査線３２０の片側に向かって、画素電極の下側まで延びている以外は、第一実施例のアクティブ・マトリクス基板３００と同様である。延伸方向は、第一実施例の延伸方向とは逆である。
【００３９】
この実施例による修正方法は、第一実施例の方法と同様である。図６Ａ〜６Ｄを参照すると、第一ＴＦＴ  Ｔ１が損傷した場合、第一ＴＦＴ  Ｔ１と走査線３２０の間の接続３５０、第一ＴＦＴ  Ｔ１とデータ線３３０の間の接続３６０、および第一ＴＦＴ  Ｔ１と画素電極３４４の間の接続３７０の少なくとも一つをレーザ切断プロセスで切断する。接続３５０、３６０、３７０の切断方法は、レーザ切断プロセスであってもよい。当然のことながら、第二ＴＦＴ  Ｔ２の第二ドレイン電極６１０は走査線３２０の上側から、画素電極３４４の下側まで延びているので、図６Ａの下側に示した第二ＴＦＴ  Ｔ２は、画素電極３４４と電気的に接続する必要がある。図６Ａの下側で第二ＴＦＴ  Ｔ２の第二ドレイン電極６１０を画素電極３４４と電気的に接続する方法は、レーザ溶接プロセスであってもよい。図６Ａの下側で第二ＴＦＴ  Ｔ２の第二ドレイン電極６１０を画素電極３４４と電気的に接続する別の方法では、レーザによって図６Ａの下側で、第二ＴＦＴ  Ｔ２の第二ドレイン電極６１０上の保護層を燃焼し、次にレーザＣＶＤプロセスで薄い金属層を形成できる。
（実施例５）
【００４０】
図７Ａは、この発明の第五実施例によるアクティブ・マトリクス基板の平面図であり、図３Ａの修正形態である。図７Ｂ、７Ｃ、７Ｄは各々、ラインａ−ｂ、ラインｃ−ｄ、ラインｅ−ｆにおける図７Ａの断面図である。図７Ａ〜７Ｄを共に参照すると、この実施例のアクティブ・マトリクス基板７００は、第一実施例のアクティブ・マトリクス基板３００と同様である。第一実施例のアクティブ・マトリクス基板３００によると、各画素ユニット３４０が第二ＴＦＴ  Ｔ２を有する。しかし、この発明のアクティブ・マトリクス基板７００によると、第二ＴＦＴ  Ｔ２は奇数の走査線３２０とデータ線３３０の交差部のみ、または偶数の走査線３２０とデータ線３３０の交差部のみに形成する。従って、互いに上下に隣接する画素ユニット３４０の各対が、共有型の第二ＴＦＴ  Ｔ２を有する。さらに、この実施例の第二ＴＦＴ  Ｔ２の第二ドレイン電極７１０は、走査線３２０の上側から、奇数または偶数の走査線３２０の両側に沿って、画素電極３４４の下側まで延びている。当然のことながら、第二ＴＦＴ  Ｔ２は奇数の走査線３２０とデータ線３３０の交差部のみ、または偶数の走査線３２０とデータ線３３０の交差部にのみ形成するが、第二ＴＦＴ  Ｔ２が形成されない走査線３２０とデータ線３３０の交差部に、第二チャネル層ｃ２を形成することもできる。
【００４１】
図７Ａ〜７Ｄを再び参照すると、互いに上下に隣接する一対の画素ユニットの第一ＴＦＴ  Ｔ１の一つが損傷した場合、第一ＴＦＴ  Ｔ１と走査線３２０の間の接続３５０、第一ＴＦＴ  Ｔ１とデータ線３３０の間の接続３６０、および第一ＴＦＴ  Ｔ１と画素電極３４４の間の接続３７０の少なくとも一つをレーザ切断プロセスで切断する。次に、第二ＴＦＴ  Ｔ２の第二ドレイン電極７１０を画素電極３４４と電気的に接続するために、レーザ溶接法を用いる。第二ＴＦＴ  Ｔ２の第二ドレイン電極７１０を画素電極３４４と電気的に接続する方法は、レーザ溶接プロセスまたはレーザＣＶＤプロセスを行うことで実現することもできる。互いに上下に隣接する一対のこのような画素ユニットは共有型の第二ＴＦＴ  Ｔ２を有し、第二ＴＦＴ  Ｔ２の第二ドレイン電極７１０は走査線３２０の上側から、走査線３２０の両側に向かって、画素電極３４４の下側まで延びているので、互いに隣接する一対の画素ユニットの任意の第一ＴＦＴ  Ｔ１が損傷した場合、共有型の第二ＴＦＴ  Ｔ２が損傷した第一ＴＦＴ  Ｔ１の代わりとなることができる。
（実施例６）
【００４２】
図８Ａは、この発明の第六実施例によるアクティブ・マトリクス基板の平面図であり、図３Ａの修正形態である。図８Ｂ、８Ｃ、８Ｄは各々、ラインａ−ｂ、ラインｃ−ｄ、ラインｅ−ｆにおける図８Ａの断面図である。図８Ａ〜８Ｄを共に参照すると、この実施例のアクティブ・マトリクス基板８００は、第一実施例のアクティブ・マトリクス基板３００と同様である。主な違いは、第二ドレイン電極８１０が走査線３２０の上側から、走査線３２０の片側に向かって、画素電極３４４の下側に到達することなく延びていることである。
【００４３】
図８Ａ〜８Ｄを再び参照すると、第一ＴＦＴ  Ｔ１が損傷した場合、第一ＴＦＴ  Ｔ１と走査線３２０の間の接続３５０、第一ＴＦＴ  Ｔ１とデータ線３３０の間の接続３６０、および第一ＴＦＴ  Ｔ１と画素電極３４４の間の接続３７０の少なくとも一つをレーザ切断プロセスで切断する。次に、第二ＴＦＴ  Ｔ２を画素電極３４４と電気的に接続する。しかし、この発明によると、第二ドレイン電極８１０は画素電極３４４の下側までは延びていないので、レーザで第二ドレイン電極８１０上の保護層を燃焼した後、レーザＣＶＤプロセスを行って薄い金属層を形成し、第二ドレイン電極８１０を画素電極３４４と電気的に接続しなければならない。言い換えると、この実施例では、画素ユニット３４０を修正するには、レーザＣＶＤプロセスを用いるしかない。
（実施例７）
【００４４】
図９Ａは、この発明の第七実施例によるアクティブ・マトリクス基板の平面図であり、図３Ａの修正形態である。図９Ｂ、９Ｃ、９Ｄは各々、ラインａ−ｂ、ラインｃ−ｄ、ラインｅ−ｆにおける図９Ａの断面図である。図９Ａ〜９Ｄを共に参照すると、この実施例のアクティブ・マトリクス基板９００は、第一実施例のアクティブ・マトリクス基板３００と同様である。第二ＴＦＴ  Ｔ２は走査線３２０上に配置し、第二ソース電極９３０はデータ線３３０と電気的に接続する。第二チャネル層９２０は走査線３２０とデータ線３３０の交差部から所定の距離だけ離して配置し、走査線３２０、第二ソース電極９３０および第二ドレイン電極９４０の間に挟持する。第二ドレイン電極９４０は、走査線３２０の上側から走査線３２０の片側に向かって、画素電極３４４の下側まで延びている。
【００４５】
図９Ａ〜９Ｄを再び参照すると、第一ＴＦＴ  Ｔ１が損傷した場合、第一ＴＦＴ  Ｔ１と走査線３２０の間の接続３５０、第一ＴＦＴ  Ｔ１とデータ線３３０の間の接続３６０、および第一ＴＦＴ  Ｔ１と画素電極３４４の間の接続３７０の少なくとも一つをレーザ切断プロセスで切断する。次にレーザ溶接法を用いて、レーザで第二ドレイン電極９４０を画素電極３４４と溶接することで、第二ＴＦＴ  Ｔ２を画素電極３４４と電気的に接続する。第二ＴＦＴ  Ｔ２を画素電極３４４と電気的に接続する別の方法では、レーザで第二ドレイン電極９４０上の保護層を燃焼し、次にレーザＣＶＤプロセスで薄い金属層を形成する。
（実施例８）
【００４６】
図１０Ａは、この発明の第八実施例によるアクティブ・マトリクス基板の平面図であり、図３Ａの修正形態である。図１０Ｂ、１０Ｃ、１０Ｄは各々、ラインａ−ｂ、ラインｃ−ｄ、ラインｅ−ｆにおける図１０Ａの断面図である。図１０Ａ〜１０Ｄを共に参照すると、この実施例のアクティブ・マトリクス基板４００’は、第二実施例のアクティブ・マトリクス基板４００と同様である。主な違いは、アクティブ・マトリクス基板４００’が第二ドレイン電極４１０と画素電極３４４の下に配置した修正ライン４２０’を有することである。修正ライン４２０’は第一金属層に属し、誘電体層（ゲート絶縁層）によって第二ドレイン電極４１０から電気的に分離される。
【００４７】
図１０Ａ〜１０Ｄを参照すると、隣の画素ユニット３４０の第一ＴＦＴ  Ｔ１（図１０Ａの左側の第一ＴＦＴ  Ｔ１）が損傷した場合、レーザ切断プロセスを用いて、第一ＴＦＴ  Ｔ１と走査線３２０の間の接続３５０、第一ＴＦＴ  Ｔ１とデータ線３３０の間の接続３６０、および第一ＴＦＴ  Ｔ１と画素電極３４４の間の接続３７０の少なくとも一つを切断する。次に、レーザを用いて、修正ライン４２０’、第二ドレイン電極４１０’および画素電極３４４が重なっている領域を燃焼し、第二ドレイン電極４１０’、画素電極３４４および修正ライン４２０’を溶接する。こうして、第二ＴＦＴ  Ｔ２は、図１０Ａの左側の画素電極３４４と電気的に接続する。その結果、画素ユニット３４０が修正される。
【産業上の利用可能性】
【００４８】
つまり、アクティブ・マトリクス基板およびその画素ユニット修正方法は、少なくとも次の利点を有する。
１．画素ユニットがＴＦＴを一つしか持たない既存のＴＦＴアレイ基板と比べて、この発明によって提供されるアクティブ・マトリクス基板は冗長的な能動素子を有する。画素電極と電気的に接続した能動素子が損傷した場合、元の能動素子の代わりに他の能動素子（冗長的な能動素子）を用いて、画素ユニットが通常動作を再開できるようにする。その結果、ＬＣＤパネル上の輝点欠陥の問題が避けられ、ＬＣＤパネルの修正率が適宜改善される。
２．修正した画素ユニットが完全な明または暗しか表示しない別の既存のＴＦＴアレイ基板と比べて、この発明によるアクティブ・マトリクス基板の画素ユニットは修正後、通常の機能を再開できる。
３．この発明によるアクティブ・マトリクス基板の製造およびその画素修正方法は、それらの既存のプロセスと互換性がある。二つの遮光パターンが修正形態では必要とされるが、追加の製造装置は必要とされない。
【００４９】
当然のことながら、ここでは例示のために、この発明の具体的な実施形態および例を説明しており、この発明の範囲内で様々な等価な修正形態が可能であるが、当業者には明らかなように、この発明の上記の好ましい実施例の修正および調整を行い、特定の要件に適合させることができる。この開示内容は、その範囲を限定することなく、この発明を典型的に示すことを意図している。好ましい実施例で開示した発明に組み込んだ全ての修正形態は、添付の請求項の範囲または請求項に権利が与えられる等価なものの範囲内にあると解釈される。
【図面の簡単な説明】
【００５０】
添付の図面は、この発明をさらに理解するために含められ、この明細書に組み込まれ、その一部を構成する。図面はこの発明の実施例を示し、その内容と共にこの発明の原理を説明するのに役立つ。
【図１Ａ】既存のＴＦＴアレイ基板の平面図である。
【図１Ｂ】ラインａ−ｂにおける図１Ａの断面図である。
【図１Ｃ】ラインｃ−ｄにおける図１Ａの断面図である。
【図２Ａ】別の既存のＴＦＴアレイ基板の平面図である。
【図２Ｂ】ラインａ−ｂにおける図２Ａの断面図である。
【図２Ｃ】ラインｃ−ｄにおける図２Ａの断面図である。
【図３Ａ】この発明の第一実施例によるアクティブ・マトリクス基板の平面図である。
【図３Ｂ】ラインａ−ｂにおける図３Ａの断面図である。
【図３Ｃ】ラインｃ−ｄにおける図３Ａの断面図である。
【図３Ｄ】ラインｅ−ｆにおける図３Ａの断面図である。
【図４Ａ】この発明の第二実施例によるアクティブ・マトリクス基板の平面図である。
【図４Ｂ】ラインａ−ｂにおける図４Ａの断面図である。
【図４Ｃ】ラインｃ−ｄにおける図４Ａの断面図である。
【図４Ｄ】ラインｅ−ｆにおける図４Ａの断面図である。
【図５Ａ】この発明の第三実施例によるアクティブ・マトリクス基板の平面図である。
【図５Ｂ】ラインａ−ｂにおける図５Ａの断面図である。
【図５Ｃ】ラインｃ−ｄにおける図５Ａの断面図である。
【図５Ｄ】ラインｅ−ｆにおける図５Ａの断面図である。
【図６Ａ】この発明の第四実施例によるアクティブ・マトリクス基板の平面図である。
【図６Ｂ】ラインａ−ｂにおける図６Ａの断面図である。
【図６Ｃ】ラインｃ−ｄにおける図６Ａの断面図である。
【図６Ｄ】ラインｅ−ｆにおける図６Ａの断面図である。
【図７Ａ】この発明の第五実施例によるアクティブ・マトリクス基板の平面図である。
【図７Ｂ】ラインａ−ｂにおける図７Ａの断面図である。
【図７Ｃ】ラインｃ−ｄにおける図７Ａの断面図である。
【図７Ｄ】ラインｅ−ｆにおける図７Ａの断面図である。
【図８Ａ】この発明の第六実施例によるアクティブ・マトリクス基板の平面図である。
【図８Ｂ】ラインａ−ｂにおける図８Ａの断面図である。
【図８Ｃ】ラインｃ−ｄにおける図８Ａの断面図である。
【図８Ｄ】ラインｅ−ｆにおける図８Ａの断面図である。
【図９Ａ】この発明の第七実施例によるアクティブ・マトリクス基板の平面図である。
【図９Ｂ】ラインａ−ｂにおける図９Ａの断面図である。
【図９Ｃ】ラインｃ−ｄにおける図９Ａの断面図である。
【図９Ｄ】ラインｅ−ｆにおける図９Ａの断面図である。
【図１０Ａ】この発明の第八実施例によるアクティブ・マトリクス基板の平面図である。
【図１０Ｂ】ラインａ−ｂにおける図１０Ａの断面図である。
【図１０Ｃ】ラインｃ−ｄにおける図１０Ａの断面図である。
【図１０Ｄ】ラインｅ−ｆにおける図１０Ａの断面図である。
【符号の説明】
【００５１】
１００ ＴＦＴアレイ基板
１１０ 基板
１２０ 走査線
１３０ データ線
１４０ 画素ユニット
１４２ａ      ゲート電極
１４２ｂ      チャネル層
１４２ｃ      ソース電極
１４２ｄ      ドレイン電極
１４４ 画素電極
１５０ 接続
１７０ ゲート絶縁層
２００ ＴＦＴ基板
２１０ 修正ライン
２２０ 修正構造
３００ アクティブ・マトリクス基板
３１０ 基板
３２０ 走査線
３３０ データ線
３４０ 画素ユニット
３４２ａ      第一能動素子
３４２ｂ      第二能動素子
３４４ 画素電極
３５０ 接続
３６０ 接続
３７０ 接続
４００ アクティブ・マトリクス基板
４００’      アクティブ・マトリクス基板
４１０ 第二ドレイン電極
４２０’      修正ライン
５００ アクティブ・マトリクス基板
５１０ 第二ドレイン電極
５２０ 第二ドレイン電極
６００ アクティブ・マトリクス基板
６１０ 第二ドレイン電極
７００ アクティブ・マトリクス基板
７１０ 第二ドレイン電極
８００ アクティブ・マトリクス基板
８１０ 第二ドレイン電極
９００ アクティブ・マトリクス基板
９２０ 第二チャネル層
９３０ 第二ソース電極
９４０ 第二ドレイン電極
ｃ１   第一チャネル層
ｃ２   第二チャネル層
ｄ１   第一ドレイン電極
ｄ２   第二ドレイン電極
ｇ１   第一ゲート電極
ｇ２   第二ゲート電極
Ｌ１   切断ライン
Ｌ２   切断ライン
Ｌ３   切断ライン
ｓ１   第一ソース電極
ｓ２   第二ソース電極
【図１Ａ】
2007004106.tif 000003
【図１Ｂ】
2007004106.tif 000004
【図１Ｃ】
2007004106.tif 000005
【図２Ａ】
2007004106.tif 000006
【図２Ｂ】
2007004106.tif 000007
【図２Ｃ】
2007004106.tif 000008
【図３Ａ】
2007004106.tif 000009
【図３Ｂ】
2007004106.tif 000010
【図３Ｃ】
2007004106.tif 000011
【図３Ｄ】
2007004106.tif 000012
【図４Ａ】
2007004106.tif 000013
【図４Ｂ】
2007004106.tif 000014
【図４Ｃ】
2007004106.tif 000015
【図４Ｄ】
2007004106.tif 000016
【図５Ａ】
2007004106.tif 000017
【図５Ｂ】
2007004106.tif 000018
【図５Ｃ】
2007004106.tif 000019
【図５Ｄ】
2007004106.tif 000020
【図６Ａ】
2007004106.tif 000021
【図６Ｂ】
2007004106.tif 000022
【図６Ｃ】
2007004106.tif 000023
【図６Ｄ】
2007004106.tif 000024
【図７Ａ】
2007004106.tif 000025
【図７Ｂ】
2007004106.tif 000026
【図７Ｃ】
2007004106.tif 000027
【図７Ｄ】
2007004106.tif 000028
【図８Ａ】
2007004106.tif 000029
【図８Ｂ】
2007004106.tif 000030
【図８Ｃ】
2007004106.tif 000031
【図８Ｄ】
2007004106.tif 000032
【図９Ａ】
2007004106.tif 000033
【図９Ｂ】
2007004106.tif 000034
【図９Ｃ】
2007004106.tif 000035
【図９Ｄ】
2007004106.tif 000036
【図１０Ａ】
2007004106.tif 000037
【図１０Ｂ】
2007004106.tif 000038
【図１０Ｃ】
2007004106.tif 000039
【図１０Ｄ】
2007004106.tif 000040