(57)【要約】【課題】  テスト費用を小さく抑えたまま精度よくテストを行なうことができる電圧レギュレータを提供する。【解決手段】  所定の出力電圧ＶＯＵＴが維持されるように電流供給回路１３のＰＭＯＳトランジスタ１３＿１，１３＿２，…，１３＿ｎに流れる電流をコントローラ１４で制御する電圧レギュレータ１０において、電圧出力端子１２の出力電圧ＶＯＵＴが所定の電圧範囲内にあるか否かを判定するコンパレータ１５，１６と、これらコンパレータ１５，１６による判定結果を出力する判定結果出力端子１９，２０を備えた。【選択図】  図１
2007286966.tif 000002
【特許請求の範囲】
【請求項１】
電圧入力端子から入力された電圧を調整し所定の電圧を生成して電圧出力端子から出力する電圧レギュレータにおいて、
前記電圧入力端子と前記電圧出力端子との間に複数の電流パスを有する電流供給回路と、
所定の出力電圧が維持されるように前記電流供給回路に流れる電流を制御するコントローラと、
前記電圧出力端子の出力電圧が所定の電圧範囲内にあるか否かを判定するコンパレータと、
前記コンパレータによる判定結果を出力する判定結果出力端子とを備えたことを特徴とする電圧レギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧入力端子から入力された電圧を調整し所定の電圧を生成して電圧出力端子から出力する電圧レギュレータに関する。
【背景技術】
【０００２】
従来より、上述した電圧レギュレータの出荷テストの一環として、電圧出力端子の出力電圧が所定の電圧範囲内にあるか否かを判定するテストが行なわれている。
【０００３】
図２は、従来の電圧レギュレータにおいて、電圧出力端子の出力電圧が所定の電圧範囲内にあるか否かを判定するテストを説明するための図である。
【０００４】
図２に示す電圧レギュレータ１００は、半導体装置に備えられた半導体チップ上に内部回路１とともに形成されており、この電圧レギュレータ１００には、電圧入力端子１０１と、電流供給回路１０２と、コントローラ１０３と、電圧出力端子１０４とが備えられている。ここで、電圧出力端子１０４は、半導体装置のパッケージピンの１つであり、この図２には、その電圧出力端子１０４に到るまでの経路上に存在する、半導体チップ上に形成された配線パターンやボンディングワイヤ等に起因する寄生抵抗１０５も示されている。
【０００５】
電圧入力端子１０１には、所定の電圧ＶＩＮ（例えば３．３Ｖの電圧）が入力される。
【０００６】
電流供給回路１０２は、ｎ個の電流パスを構成するｎ個のＰＭＯＳトランジスタ１０２＿１，１０２＿２，１０２＿３，…，１０２＿ｎを有する。
【０００７】
コントローラ１０３は、所定の出力電圧ＶＯＵＴ（例えば２．５Ｖの出力電圧）が維持されるように電流供給回路１０２のＰＭＯＳトランジスタ１０２＿１，１０２＿２，１０２＿３，…，１０２＿ｎに流れる電流を制御する。
【０００８】
電圧出力端子１０４からは、電圧入力端子１０１に入力された電圧ＶＩＮが電流供給回路１０２およびコントローラ１０３で調整されて生成された電圧ＶＯＵＴが出力される。
【０００９】
ここで、電圧レギュレータ１００の出荷テストの一環として、電圧出力端子１０４から出力される電圧ＶＯＵＴが所定の電圧範囲内にあるか否かを判定するためのテストにあたり、その電圧レギュレータ１００の電圧出力端子１０４に、テスト用の負荷回路２０１が接続される。また、この電圧出力端子１０４には、この電圧出力端子１０４から出力される電圧ＶＯＵＴを測定するための測定用プローブ（図示せず）も接続される。尚、この図２には、寄生抵抗２０２も示されている。寄生抵抗２０２としては、上記測定用プローブと上記電圧出力端子１０４との間で発生する接触抵抗や、この電圧レギュレータ１００が備えられた半導体装置をＩＣソケットに実装してテストする場合に電圧出力端子１０４とＩＣソケットとの間で発生する接触抵抗等がある。ここで、半導体装置がテストモードに設定されて内部回路１の動作が停止され、電圧レギュレータ１００に対して、以下の２項目のテスト（１），（２）が行なわれる。
【００１０】
テスト（１）では、電圧レギュレータ１００の規格で定められた電流値を越える条件でのテストが行なわれる。具体的には、電流供給回路１０２に流れる電流値が規格値よりもやや多めであっても、電圧出力端子１０４からの出力電圧ＶＯＵＴが所定の電圧範囲内に収まっていることを確認するためのテストが行なわれる。即ち、電流供給回路１０２に流れる電流値が規格値よりもやや多めであっても、電圧出力端子１０４からの出力電圧ＶＯＵＴが急激に低下して所定の電圧範囲からはみだしてしまわないことを確認するためのテストが行なわれる。
【００１１】
テスト（２）では、電流値０の条件でのテストが行なわれる。具体的には、電流供給回路１０２に流れる電流値が０であっても、電圧出力端子１０４からの出力電圧ＶＯＵＴが所定の電圧範囲内に収まっているか否かのテストが行なわれる。即ち、電流供給回路１０２に流れる電流値が０であっても、製造ばらつき等に起因して電圧出力端子１０４からの出力電圧ＶＯＵＴが所定の電圧範囲からはみだしてしまわないことを確認するためのテストが行なわれる。
【００１２】
ここで、上述したような電圧レギュレータを複数備えた安定化電源装置において、複数の電圧レギュレータに対応する複数の切替スイッチを備え、テストモード時に、複数の電圧レギュレータの複数の電圧出力端子を上記切替スイッチで順次に切り替えて１つの負荷回路に接続して、複数の電圧レギュレータにおける複数の出力電圧を順次に測定する技術が提案されている（特許文献１参照）。
【特許文献１】特開２００２−１６８９１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、電圧レギュレータのテストにあたり、その電圧レギュレータから負荷回路に向けて供給されるテスト電流の経路には、上述したように、半導体チップ上に形成された配線パターンやボンディングワイヤ等に起因する寄生抵抗や、出力電圧測定用のプローブと電圧出力端子との間で発生する接触抵抗、あるいは電圧出力端子とＩＣソケットとの間で発生する接触抵抗等がある。また、テストボード上での寄生抵抗もある。これら寄生抵抗や接触抵抗の中には抵抗値自体が変動するものもある。ここで、テスト電流の値、即ち負荷回路に流れる負荷電流の値が大きくなると（例えば数百ｍＡ程度）、上記寄生抵抗や接触抵抗の抵抗値による電圧降下も大きくなるとともに変動幅も大きくなる場合がある。このため、電圧レギュレータの出力電圧を正確にテストすることが困難になるという問題がある。
【００１４】
この問題を解決するためには、厳しいテスト規格（例えば数％程度のテストマージンを含むテスト規格）での運用や補足的なテスト項目の追加、あるいは再テスト等を行なう必要がある。すると、テスト効率が低下し、出荷テストにあたり歩留まりの低下やテスト費用がアップという問題が発生する。
【００１５】
本発明は、上記事情に鑑み、テスト費用を小さく抑えたまま精度よくテストを行なうことができる電圧レギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成する本発明の電圧レギュレータは、電圧入力端子から入力された電圧を調整し所定の電圧を生成して電圧出力端子から出力する電圧レギュレータにおいて、
上記電圧入力端子と上記電圧出力端子との間に複数の電流パスを有する電流供給回路と、
所定の出力電圧が維持されるように上記電流供給回路に流れる電流を制御するコントローラと、
上記電圧出力端子の出力電圧が所定の電圧範囲内にあるか否かを判定するコンパレータと、
上記コンパレータによる判定結果を出力する判定結果出力端子とを備えたことを特徴とする。
【００１７】
本発明の電圧レギュレータは、電圧出力端子の出力電圧が所定の電圧範囲内にあるか否かを判定するコンパレータと、そのコンパレータによる判定結果を出力する判定結果出力端子とを備えたものである。このため、本発明の電圧レギュレータでは、出荷テストにあたり、その電圧レギュレータの内部に備えられたコンパレータによる論理１もしくは論理０の判定結果により、電圧出力端子の出力電圧が所定の電圧範囲内にあるか否かを判定すれば済む。従って、従来の電圧レギュレータの出荷テストと比較し、電圧出力端子に到るまでの経路上に存在する、半導体チップ上に形成された配線パターンやボンディングワイヤ等に起因する寄生抵抗、測定用プローブと電圧出力端子との間で発生する接触抵抗、あるいは電圧出力端子とＩＣソケットとの間で発生する接触抵抗等に起因する電圧降下の影響を受けることもなく、出力電圧を正確にテストすることができる。また、厳しいテスト規格での運用や補足的なテスト項目の追加、あるいは再テスト等を行なう必要もなく、テスト費用を小さく抑えたまま精度よくテストを行なうことができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施の形態を説明する。
【００１９】
図１は、本発明の電圧レギュレータの一実施形態の回路構成を示す図である。
【００２０】
図１に示す電圧レギュレータ１０は、半導体装置に備えられた半導体チップ上に内部回路１とともに形成されている。尚、内部回路１には、各マクロやコア等があり、この内部回路１には、電圧レギュレータ１０からの出力電圧ＶＯＵＴが供給される。
【００２１】
電圧レギュレータ１０には、所定の電圧ＶＩＮ（例えば３．３Ｖの電圧）が入力される電圧入力端子１１が備えられている。
【００２２】
また、この電圧レギュレータ１０には、半導体装置のパッケージピンの１つである電圧出力端子１２が備えられている。
【００２３】
さらに、この電圧レギュレータ１０には、電圧入力端子１１と電圧出力端子１２との間にｎ個の電流パスを構成するｎ個のＰＭＯＳトランジスタ１３＿１，１３＿２，…，１３＿ｎを有する電流供給回路１３が備えられている。
【００２４】
また、この電圧レギュレータ１０には、所定の出力電圧ＶＯＵＴ（例えば２．５Ｖの出力電圧）が維持されるように電流供給回路１３のＰＭＯＳトランジスタ１３＿１，１３＿２，…，１３＿ｎに流れる電流を制御するコントローラ１４が備えられている。このコントローラ１４からは、例えば１．２Ｖの参照電圧ＶＲＥＦが出力される。
【００２５】
さらに、この電圧レギュレータ１０には、電圧出力端子１２の出力電圧ＶＯＵＴが所定の電圧範囲にあるか否かを判定するコンパレータ１５，１６が備えられている。詳細には、コンパレータ１５は、電圧出力端子１２の出力電圧ＶＯＵＴが所定の電圧範囲を下回る電圧範囲にあるか否かを判定するものであり、このコンパレータ１５の逆相端子（−）には、コントローラ１４からの参照電圧ＶＲＥＦが印加される。また、コンパレータ１５の正相端子（＋）は、電圧出力端子１２とグラウンドＧＮＤとの間に配備されたラダー抵抗器１７を構成する抵抗素子１７＿１，１７＿２の接続点に接続されている。
【００２６】
一方、コンパレータ１６は、電圧出力端子１２の出力電圧ＶＯＵＴが所定の電圧範囲を上回る電圧範囲にあるか否かを判定するものであり、このコンパレータ１６の正相端子（＋）には、コントローラ１４からの参照電圧ＶＲＥＦが印加される。また、コンパレータ１６の逆相端子（−）は、電圧出力端子１２とグラウンドＧＮＤとの間に配備されたラダー抵抗器１８を構成する抵抗素子１８＿１，１８＿２の接続点に接続されている。尚、これらコンパレータ１５，１６およびラダー抵抗器１７，１８は、内部回路１の近傍に配備されてなる、半導体チップのレイアウト面積へのインパクトを与えない程度の小面積の回路素子から構成されている。また、ラダー抵抗器１７を構成する抵抗素子１７＿１，１７＿２の分割比と、ラダー抵抗器１８を構成する抵抗素子１８＿１，１８＿２の分割比は、後述するように、異なる判定結果を出力するために互いに異なっている。
【００２７】
また、この電圧レギュレータ１０には、コンパレータ１５，１６による判定結果を出力する判定結果出力端子１９，２０が備えられている。これらの判定結果出力端子１９，２０は、半導体装置のパッケージピンであり、テストモードにおいて、通常のユーザ使用時における出力ピン等が好適に用いられる。
【００２８】
このように構成された電圧レギュレータ１０では、通常のユーザ使用時においては、コントローラ１４により、所定の出力電圧ＶＯＵＴが維持されるように電流供給回路１３のＰＭＯＳトランジスタ１３＿１，１３＿２，…，１３＿ｎに流れる電流が制御される。
【００２９】
一方、テストモードにおいては、電圧出力端子１２に、出力電圧ＶＯＵＴを安定化させるための容量素子２１および所定の負荷電流（定電流）を流すための負荷回路２２が接続される。また、内部回路１の動作が停止され、電圧レギュレータ１０に対して、以下の２項目のテスト（１），（２）が行なわれる。
【００３０】
テスト（１）では、電圧レギュレータ１０の規格で定められた電流値を越える条件でのテストが行なわれる。具体的には、電流供給回路１３に流れる電流値が規格値よりもやや多めであっても、出力電圧ＶＯＵＴが所定の電圧範囲内に収まっていることを確認するためのテストが行なわれる。即ち、電流供給回路１３に流れる電流値が規格値よりもやや多めであっても、出力電圧ＶＯＵＴが急激に低下して所定の電圧範囲からはみだしてしまわないことを確認するためのテストが行なわれる。このテスト（１）において、出力電圧ＶＯＵＴが所定の電圧範囲からはみだしてしまわない場合（所定の範囲を下回らない場合）は、コンパレータ１５から‘Ｈ’レベルの信号が出力される。従って、判定結果出力端子１９にも‘Ｈ’レベルの信号（テスト結果がＯＫであることを示すｐａｓｓ信号）が出力される。一方、例えば電流供給回路１３のＰＭＯＳトランジスタ１３＿１，１３＿２，…，１３＿ｎのうちのいずれかのＰＭＯＳトランジスタに不具合があり、出力電圧ＶＯＵＴが所定の電圧範囲を下回った場合、コンパレータ１５から‘Ｌ’レベルの信号が出力される。従って、判定結果出力端子１９にも‘Ｌ’レベルの信号（テスト結果がＮＧであることを示すｆａｉｌ信号）が出力される。
【００３１】
また、テスト（２）では、電流値０の条件でのテストが行なわれる。具体的には、電流供給回路１３に流れる電流値が０であっても、出力電圧ＶＯＵＴが所定の電圧範囲内に収まっているか否かのテストが行なわれる。即ち、電流供給回路１３に流れる電流値が０であっても、製造ばらつき等に起因して出力電圧ＶＯＵＴが所定の電圧範囲からはみだしてしまわないことを確認するためのテストが行なわれる。このテスト（２）において、出力電圧ＶＯＵＴが所定の電圧範囲からはみだしてしまわない場合（所定の範囲を上回らない場合）は、コンパレータ１６から‘Ｈ’レベルの信号が出力される。従って、判定結果出力端子２０にも‘Ｈ’レベルの信号（テスト結果がＯＫであることを示すｐａｓｓ信号）が出力される。一方、製造ばらつき等に起因して出力電圧ＶＯＵＴが所定の電圧範囲を上回った場合、コンパレータ１６から‘Ｌ’レベルの信号が出力される。従って、判定結果出力端子２０にも‘Ｌ’レベルの信号（テスト結果がＮＧであることを示すｆａｉｌ信号）が出力される。
【００３２】
本実施形態の電圧レギュレータ１０は、出力電圧ＶＯＵＴが所定の電圧範囲内にあるか否かを判定するコンパレータ１５，１６と、それらのコンパレータ１５，１６による判定結果を出力する判定結果出力端子１９，２０とを備えたものである。このため、この電圧レギュレータ１０では、出荷テストにあたり、その電圧レギュレータ１０の内部に備えられたコンパレータ１５，１６による‘Ｈ’レベル（論理１）もしくは‘Ｌ’レベル（論理０）の判定結果により、出力電圧ＶＯＵＴが所定の電圧範囲内にあるか否かを判定すれば済む。従って、従来の電圧レギュレータの出荷テストと比較し、電圧出力端子に到るまでの経路上に存在する、半導体チップ上に形成された配線パターンやボンディングワイヤ等に起因する寄生抵抗、測定用プローブと電圧出力端子との間で発生する接触抵抗、あるいは電圧出力端子とＩＣソケットとの間で発生する接触抵抗等に起因する電圧降下の影響を受けることもなく、出力電圧ＶＯＵＴを正確にテストすることができる。従って、厳しいテスト規格での運用や補足的なテスト項目の追加、あるいは再テスト等を行なう必要もなく、テスト費用を小さく抑えたまま精度よくテストを行なうことができる。
【００３３】
ここで、電圧レギュレータ１０から出力される出力電圧ＶＯＵＴは、内部回路１に供給されるものであり、このため内部回路１の電源配線の入り口における出力電圧ＶＯＵＴに対するテストを実施することが好ましい。本実施形態では、出力電圧ＶＯＵＴに対するテストを実施するコンパレータ１５，１６およびラダー抵抗器１７，１８が、内部回路１の近傍に配備されているため、出力電圧ＶＯＵＴに対するテストを正確に実施することができる。
【００３４】
また、本実施形態の電圧レギュレータ１０では、セル面積等に殆ど影響を与えることなく、出力電圧ＶＯＵＴを正確にテストすることができる。さらに、無駄なテストマージン（例えば数％程度のテストマージン）によるテストや余分なテスト項目の追加は不要である。また、テストを考慮した配線幅の大きい配線パターン等の冗長な配線レイアウト仕様も不要であるため、ダイサイズの縮小化が図られる。さらに、従来の出荷テストにおいて、出荷テスト用のボード等に搭載される素子等の一部が不要になるとともに、再テスト等を行なう必要もなく、安定したテスト操業を行なうことができる。従って、テスト費用を小さく抑えたまま出荷テストを精度よく行なうことができる。
【００３５】
尚、本実施形態では、出力電圧が所定の電圧範囲内にあるか否かを判定する２つのコンパレータと、それら２つのコンパレータによる判定結果を出力する２つの判定結果出力端子を備えた例で説明したが、これら２つのコンパレータと２つの判定結果出力端子に限られるものではなく、本発明は、出力電圧が所定の電圧範囲内にあるか否かを判定するコンパレータと、そのコンパレータによる判定結果を出力する判定結果出力端子を備えたものであればよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の電圧レギュレータの一実施形態の回路構成を示す図である。
【図２】従来の電圧レギュレータにおいて、電圧出力端子の出力電圧が所定の電圧範囲内にあるか否かを判定するテストを説明するための図である。
【符号の説明】
【００３７】
１  内部回路
１０  電圧レギュレータ
１１  電圧入力端子
１２  電圧出力端子
１３  電流供給回路
１３＿１，１３＿２，…，１３＿ｎ  ＰＭＯＳトランジスタ
１４  コントローラ
１５，１６  コンパレータ
１７，１８  ラダー抵抗器
１７＿１，１７＿２，１８＿１，１８＿２  抵抗素子
１９，２０  判定結果出力端子
２１  容量素子
２２  負荷回路
【図１】
2007286966.tif 000003
【図２】
2007286966.tif 000004