(57)【要約】【課題】薄膜Ｔｒ領域と厚膜Ｔｒ領域との境界における禁止領域の発生を抑制することが可能な半導体装置の製造方法を提供する。【解決手段】半導体装置の製造方法は、（ａ）半導体基板１上に、第１絶縁膜２とシリコン窒化膜３とをこの順に積層する工程と；（ｂ）厚膜Ｔｒ領域の第１絶縁膜２及びシリコン窒化膜３をドライエッチング法により除去し、厚膜Ｔｒ領域と異なる薄膜Ｔｒ領域の第１絶縁膜２及びシリコン窒化膜３を残す工程と；（ｃ）厚膜Ｔｒ領域の半導体基板１及び第２領域のシリコン窒化膜３上に、第１絶縁膜２とは膜厚の異なる第２絶縁膜５を形成する工程と；（ｄ）薄膜Ｔｒ領域のシリコン窒化膜３及び第２絶縁膜５を除去する工程とを具備する。【選択図】図５
2007281425.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に、第１絶縁膜と窒化膜とをこの順に積層するステップと、
（ｂ）第１領域の前記第１絶縁膜及び前記窒化膜を除去し、前記第１領域と異なる第２領域の前記第１絶縁膜及び前記窒化膜を残すステップと、
（ｃ）前記第１領域の前記半導体基板上に、前記第１絶縁膜とは膜厚の異なる第２絶縁膜を形成するステップと、前記第２絶縁膜を形成するステップに伴って、前記第２領域の前記窒化膜上に絶縁膜が形成され、
（ｄ）前記第２領域の前記絶縁膜と前記窒化膜を除去するステップと
を具備する
半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記（ｄ）ステップは、
前記窒化膜より前記絶縁膜をより多く溶かす薬液により前記絶縁膜を除去するステップと、
前記第２絶縁膜より前記窒化膜を多く溶かす薬液を用いて前記窒化膜を除去するステップと
を備える
半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
前記（ｄ）ステップは、
前記第２領域の前記絶縁膜と前記窒化膜をドライエッチング法により除去するステップを備える
半導体装置の製造方法。
【請求項４】
請求項３に記載の半導体装置の製造方法において、
前記ドライエッチング法により除去するステップは、
前記半導体基板を窒素と酸素を含む雰囲気で熱処理するステップを具備する
半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれか一項に記載の半導体装置の製造方法において、
前記第１絶縁膜と前記第２絶縁膜の各々は、シリコン酸化膜及びシリコン酸化窒化膜のいずれかであり、
前記窒化膜は、シリコン窒化である
半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれか一項に記載の半導体装置の製造方法において、
前記（ｂ）ステップは、
前記第１領域の前記第１絶縁膜及び前記窒化膜をドライエッチング法により除去するステップを具備する
半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記ドライエッチング法により除去するステップは、
前記半導体基板を窒素と酸素を含む雰囲気で熱処理するステップを備える
半導体装置の製造方法。
【請求項８】
請求項１乃至７のいずれか一項に記載の半導体装置の製造方法において、
（ｅ）前記第１領域の所定の位置に第１トランジスタのゲートを、前記第２領域の所定の位置に第２トランジスタのゲートを、それぞれ形成するステップと、
（ｆ）前記第１ゲートに対して自己整合的に第１トランジスタのソース・ドレインを、前記第２ゲートに対して自己整合的に第２トランジスタのソース・ドレインを、それぞれ形成するステップと
を更に具備する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、ゲート酸化膜の膜厚に関わる半導体装置の製造方法に関する。
【背景技術】
【０００２】
ゲート酸化膜の膜厚が互いに異なる複数のトランジスタを同一の基板上に形成する技術が知られている。例えば、特開２００５−５６６８号公報に、デュアルゲート酸化膜の製造方法が開示されている。以下、この従来技術について説明する。
【０００３】
図１及び図２は、この従来技術のデュアルゲート酸化膜の製造方法を示す断面図である。ただし、図中、左側はゲート酸化膜の膜厚の厚いトランジスタを形成する領域（以下、「厚膜Ｔｒ領域」という）を示し、右側はゲート酸化膜の膜厚の薄いトランジスタを形成する領域（以下、「薄膜Ｔｒ領域」という）を示している。
【０００４】
図１（ａ）を参照して、まず、シリコン基板１０１に素子分離領域（ＳＴＩ：Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ．  Ｉｓｏｌａｔｉｏｎ）１１０を形成する。図１（ｂ）を参照して、次に、シリコン基板１０１表面を酸化して、シリコン基板１０１表面を覆うように第１ゲート酸化膜１０２を形成する。図１（ｃ）を参照して、続いて、リソグラフィ工程を用いて、厚膜Ｔｒ領域をレジスト１０３でマスクし、薄膜Ｔｒ領域のみ開口させるように、レジスト１０３のパターニングを行う。図２（ａ）を参照して、その後、薄膜Ｔｒ領域の第１ゲート酸化膜１０２について、酸性の薬液を用いてウェットエッチを行う。これにより、薄膜Ｔｒ領域の第１ゲート酸化膜１０２が除去される。
【０００５】
このとき、薄膜Ｔｒ領域と厚膜Ｔｒ領域との境界では、レジスト１０３と第１ゲート酸化膜１０２との界面に薬液が侵入する。そのため、厚膜Ｔｒ領域の第１ゲート酸化膜１０２の端部１２０が一部エッチングされてしまう。図２（ｂ）を参照して、レジスト１０３を剥離する。厚膜Ｔｒ領域の第１ゲート酸化膜１０２の端部１２０は、薄膜Ｔｒ領域との境界において、薄膜Ｔｒ領域に向って薄くなっている。図２（ｃ）を参照して、第２ゲート酸化膜１０４を形成する。これにより、薄膜Ｔｒ領域には第２ゲート酸化膜１０４のみの膜厚の薄いゲート酸化膜を形成することができる。一方、厚膜Ｔｒ領域には、第１ゲート酸化膜１０２と第２ゲート酸化膜１０４とが積層された膜厚の厚いゲート酸化膜を形成することが出来る。しかし、厚膜Ｔｒ領域の境界の領域Ｐでは、膜厚が薄くなっている。そのため、この領域Ｐではトランジスタを形成することが出来ないので、回路設計時にトランジスタの配置が禁止される禁止領域として設定される。今後、半導体回路の微細化が進めば、この禁止領域が微細化の新たな課題として、顕著に影響してくる。薄膜Ｔｒ領域と厚膜Ｔｒ領域との境界における禁止領域の発生を抑制することが可能な技術が望まれる。無駄なく効率的に半導体回路の微細化を行うことが可能な技術が望まれる。
【０００６】
関連する技術として、特開２００５−１２９７１１号公報に半導体装置及びその製造方法が開示されている。この半導体装置の製造方法は、メモリトランジスタ形成領域及び周辺回路トランジスタ形成領域それぞれの半導体基板上にボトム酸化膜を形成する工程と、前記ボトム酸化膜上に窒化膜を形成する工程と、前記窒化膜上にトップ酸化膜を形成する工程と、前記周辺回路トランジスタ形成領域における前記トップ酸化膜、前記窒化膜及び前記ボトム酸化膜を除去することにより、前記周辺回路トランジスタ形成領域において半導体基板の表面を露出させる工程と、前記周辺回路トランジスタ形成領域の半導体基板及び前記メモリトランジスタ形成領域のトップ酸化膜それぞれに窒素と酸素を有する雰囲気で熱処理を行う工程と、前記周辺回路トランジスタ形成領域の半導体基板上にゲート絶縁膜を形成する工程と、を具備する。
【０００７】
【特許文献１】特開２００５−５６６８号
【特許文献２】特開２００５−１２９７１１号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明の目的は、薄膜Ｔｒ領域と厚膜Ｔｒ領域との境界における禁止領域の発生を抑制することが可能な半導体装置の製造方法を提供することにある。
【０００９】
また、本発明の他の目的は、無駄なく効率的に半導体装置の微細化を行うことが可能な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
上記課題を解決するために、本発明の半導体装置の製造方法は、（ａ）半導体基板（１）上に、第１絶縁膜（２）と窒化膜（３）とをこの順に積層するステップと；（ｂ）第１領域（厚膜Ｔｒ領域）の第１絶縁膜（２）及び窒化膜（３）を除去し、第１領域と異なる第２領域（薄膜Ｔｒ領域）の第１絶縁膜（２）及び窒化膜（３）を残すステップと；（ｃ）第１領域の半導体基板（１）上に第１絶縁膜（２）とは膜厚の異なる第２絶縁膜（５）を形成するステップと、ここで、第２絶縁膜を形成するステップに伴って第２領域の窒化膜（３）上に絶縁膜（５ｂ’）が形成され；（ｄ）第２領域の絶縁膜（５ｂ’）と窒化膜（３）及びを除去するステップとを具備する。
本発明では、酸化膜を溶かす薬液を用いず、窒化膜をハードマスクとして使用して更にドライエッチングを用いることで部分的に酸化膜を除去している。これにより、第１領域（厚膜Ｔｒ領域）と第２領域（薄膜Ｔｒ領域）との境界での当該薬液の侵入を防ぐことができ、当該境界における第１絶縁膜（２）の膜厚の不適切な状態を回避することが出来る。すなわち、当該境界への薬液の染み出しを抑制し、優れた寸法制御性を得ることが出来る。それにより、薄膜Ｔｒ領域と厚膜Ｔｒ領域との境界における禁止領域の発生を抑制することができる。
【００１２】
上記の半導体装置の製造方法において、（ｄ）ステップは、前記窒化膜（３）より前記絶縁膜（５ｂ’）をより多く溶かす薬液により前記絶縁膜（５ｂ’）を除去するステップと、前記第２絶縁膜より前記窒化膜（３）を多く溶かす薬液を用いて前記窒化膜（３）を除去するステップとを備える。
【００１３】
上記の半導体装置の製造方法において、（ｄ）ステップは、（ｄ２）第２領域の窒化膜（３）及び絶縁膜（５ｂ’）をドライエッチング法により除去するステップを備える。
【００１４】
上記の半導体装置の製造方法において、（ｄ２）ステップは、半導体基板（１）を窒素と酸素を含む雰囲気で熱処理するステップを含む。
【００１５】
上記の半導体装置の製造方法において、第１絶縁膜（２）と前記第２絶縁膜（５）の各々は、シリコン酸化膜及びシリコン酸化窒化膜のいずれか一方であり、窒化膜（３）は、シリコン窒化膜である。
【００１６】
上記の半導体装置の製造方法において、（ｂ）ステップは、前記第１領域の前記第１絶縁膜及び前記窒化膜をドライエッチング法により除去するステップを備える。そのドライエッチング法により除去するステップは、半導体基板（１）を窒素と酸素を含む雰囲気で熱処理するステップを備える。
【００１７】
上記の半導体装置の製造方法において、（ｅ）第１領域の所定の位置に第１トランジスタ（１９）のゲート（１６）を、第２領域の所定の位置に第２トランジスタ（１８）のゲート（６）を、それぞれ形成するステップと；（ｆ）第１ゲート（１６）に対して自己整合的に第１トランジスタ（１９）のソース・ドレイン（１７ａ、１７ｂ）を、第２ゲート（６）に対して自己整合的に第２トランジスタ（１８）のソース・ドレイン（１７ａ、１７ｂ）を、それぞれ形成するステップとを更に具備する。
【発明の効果】
【００１８】
本発明により、薄膜Ｔｒ領域と厚膜Ｔｒ領域との境界における禁止領域の発生を抑制することができる。そして、無駄なく効率的に半導体装置の微細化を行うことが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の半導体装置の製造方法の実施の形態に関して、添付図面を参照して説明する。
【００２０】
図３は、本発明の半導体装置の製造方法の実施の形態において製造される半導体装置の一例を示す断面図である。半導体装置２０は、ゲート酸化膜の膜厚の厚いトランジスタを形成する領域（厚膜Ｔｒ領域：図の左側）と、ゲート酸化膜の膜厚の薄いトランジスタを形成する領域（薄膜Ｔｒ領域：図の右側）とを有している。厚膜Ｔｒ領域では、半導体基板１上に設けられた素子分離領域（ＳＴＩ）１０の間に厚膜ゲートトランジスタ１９が形成されている。薄膜Ｔｒ領域では、半導体基板１上に設けられた素子分離領域１０の間に薄膜ゲートトランジスタ１８が形成されている。
【００２１】
厚膜ゲートトランジスタ１９は、ソース・ドレイン領域１７ａ、ソース・ドレイン領域１７ｂ、厚膜ゲート酸化膜５及びゲート１６を有する。ソース・ドレイン領域１７ａ及びソース・ドレイン領域１７ｂは、半導体基板１の上部表面に、所定の間隔で設けられている。厚膜ゲート酸化膜５は、ソース・ドレイン領域１７ａとソース・ドレイン領域１７ｂとの間（チャネル領域）の半導体基板１上に設けられ、相対的に厚い膜厚を有する。厚膜ゲート酸化膜５は、第１酸化膜５ａ及び第２酸化膜５ｂを含む。ゲート１６は、厚膜ゲート酸化膜５上に設けられている。
【００２２】
一方、薄膜ゲートトランジスタ１８は、ソース・ドレイン領域１７ａ、ソース・ドレイン領域１７ｂ、薄膜ゲート酸化膜２及びゲート６を有する。ソース・ドレイン領域１７ａ及びソース・ドレイン領域７ｂは、半導体基板１の上部表面に、所定の間隔で設けられている。薄膜ゲート酸化膜２は、ソース・ドレイン領域１７ａとソース・ドレイン領域１７ｂとの間（チャネル領域）の半導体基板１上に設けられ、相対的に薄い膜厚を有する。ゲート６は、薄膜ゲート酸化膜２上に設けられている。
【００２３】
なお、図３に示す厚膜ゲートトランジスタ１９及び薄膜ゲートトランジスタ１８は一例である。本発明はこの例に限定されるものではなく、厚膜Ｔｒ領域にゲート酸化膜の膜厚の厚いトランジスタ（メモリセルを含む）が形成され、薄膜Ｔｒ領域にゲート酸化膜の膜厚の薄いトランジスタ（メモリセルを含む）が形成されていれば、各トランジスタの構造は問わない。
【００２４】
次に、本発明の半導体装置の製造方法の実施の形態の実施の形態について、添付図面を参照して説明する。図４〜図６は、本発明の半導体装置の製造方法の実施の形態の実施の形態を示す断面図である。図３に示す半導体装置２０を製造する場合について説明する。
【００２５】
図４（ａ）を参照して、まず、シリコン基板１に素子分離領域（ＳＴＩ：Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ．  Ｉｓｏｌａｔｉｏｎ）１０を形成する。続いて、図４（ｂ）に示されるように、素子分離を行ったシリコン基板１を洗浄工程でクリーニングする。その後、シリコン基板１の表面を覆うように、薄膜ゲート酸化膜２を、酸化工程により形成する。薄膜ゲート酸化膜２は、膜厚が、例えば、３ｎｍであり、酸化シリコン膜に例示される。酸化は、例えば、１０５０℃、Ｈ２：５％雰囲気でのＩＳＳＧ（Ｉｎ  Ｓｉｔｕ  Ｓｔｅａｍ  Ｇｅｎｅｒａｔｉｏｎ）法で行う。続いて、図４（ｃ）に示されるように、薄膜ゲート酸化膜２の表面を覆うように、膜厚約１５ｎｍの窒化膜３を、ＣＶＤ法により成膜する。窒化膜３は、窒化シリコン膜に例示される。
【００２６】
次に、図５（ａ）に示されるように、薄膜Ｔｒ領域をレジスト４でマスクして厚膜Ｔｒ領域のみ開口させるように、レジスト４のパターニングを、リソグラフィ工程により行う。続いて、図５（ｂ）に示されるように、厚膜Ｔｒ領域の窒化膜３及び薄膜ゲート酸化膜２を、ドライエッチング法によりエッチングする。ドライエッチングは、例えば、エッチングガス：Ａｒ＋ＣＦ４で行う。ドライエッチング法を用いているので、薬液を用いて酸化膜を除去する従来の方法と比較して、薄膜Ｔｒ領域と厚膜Ｔｒ領域との境界を正確に形成することが出来る。すなわち、窒化膜３をハードマスクとして使用し、更にドライエッチング法を用いることで、薬液の侵入による境界の形状の乱れを防止することができる。それにより、図２（ｂ）で示す端部１２０のような膜厚の不適切な境界になることはなく、その後の工程に悪影響を及ぼすことは無い。
【００２７】
エッチング終了後、薄膜Ｔｒ領域のレジスト４を剥離する。次に、図５（ｃ）に示されるように、窒素と酸素の混合雰囲気中でアニールを行う。アニールの条件は、例えば、９００℃、Ｎ２：Ｏ２＝１：１、３０ｓｅｃ．である。このアニールによる基板回復処理を施すことにより、ドライエッチングのときに懸念されるプラズマによるダメージを低減することができる。このとき、厚膜Ｔｒ領域のシリコン基板１の表面に薄い第１酸化膜５ａが形成される。同時に、薄膜Ｔｒ領域の窒化膜３の表面に酸化膜５ａ’が形成される。第１酸化膜５ａの膜厚は、例えば０．３ｎｍであり、第１酸化膜５ａとして酸化シリコンが例示される。酸化膜５ａ’の膜厚は、第１酸化膜５ａの膜厚より薄く、酸化膜５ａ’として例えば酸化シリコン膜が例示される。
【００２８】
次に、図６（ａ）を参照して、その後、第１熱酸化膜５ａの表面を覆うように、厚い第２酸化膜５ｂを、酸化工程により形成する。第２酸化膜５ｂは、膜厚が、例えば、５．５ｎｍであり、酸化シリコン膜に例示される。酸化は、例えば、１０５０℃、Ｈ２：５％雰囲気でのＩＳＳＧ法で行う。これにより、厚膜Ｔｒ領域では、薄い第１酸化膜５ａと厚い第２酸化膜５ｂとが積層された厚膜ゲート酸化膜５が形成される。一方、薄膜Ｔｒ領域では、窒化膜３が存在していることもあり、薄い酸化膜５ｂ’が薄い酸化膜５ａ’の上に形成される。続いて、図６（ｂ）に示されるように、先ず、薄膜Ｔｒ領域の窒化膜３上の酸化膜５ｂ’、５ａ’が酸性の薬液でウェットエッチされる。これにより、薄膜Ｔｒ領域の窒化膜３上の酸化膜５ｂ’、５ａ’は除去される。このとき、厚膜Ｔｒ領域の酸化膜５ｂ、５ａも多少エッチングされるが、問題は無い。その後、酸化膜とは反応せず窒化膜のみと反応する薬液で、薄膜Ｔｒ領域の窒化膜３を除去する。このような薬液は、高温りん酸に例示される。その結果、厚膜Ｔｒ領域では、シリコン基板１の表面に厚膜ゲート酸化膜５が形成された状態となる。一方、薄膜Ｔｒ領域では、シリコン基板１の表面に薄膜ゲート酸化膜２が形成された状態となる。
【００２９】
このように、窒化膜より酸化膜に反応する薬液により酸化膜５ｂ’、５ａ’を除去し、次いで酸化膜とは反応せず窒化膜のみと反応する薬液で、薄膜Ｔｒ領域の窒化膜３を除去するので、薬液を用いて酸化膜を除去する従来の方法と比較して、薄膜Ｔｒ領域と厚膜Ｔｒ領域との境界を正確に形成することが出来る。それにより、図２（ｂ）で示す端部１２０のような膜厚の不適切な境界になることはなく、加えて図２（ｃ）で示す領域Ｐのような禁止領域の発生を抑制することが出来る。
【００３０】
なお、図６（ｂ）において、薄膜Ｔｒ領域の窒化膜３及び第１酸化膜５ａを除去することについては、図５（ａ）、図５（ｂ）及び図５（ｃ）で示すレジストのパターニング工程、ドライエッチング工程及びアニール工程によって行っても良い。その場合、薬液を用いる場合と同様の効果を得ることができる。加えて、薬液を一切用いなくなるので、寸法制御をより正確に行うことが出来る。
【００３１】
図６（ｃ）を参照して、次に、厚膜Ｔｒ領域の厚膜ゲート酸化膜５及び薄膜Ｔｒ領域の薄膜ゲート酸化膜２のそれぞれの表面を覆うように金属膜がスパッタ法で形成される。続いて、厚膜Ｔｒ領域の所定の場所に厚膜ゲートトランジスタ１９のゲートを形成するように、リソグラフィ及びドライエッチング工程により、その金属膜及び厚膜ゲート酸化膜５をパターニングする。同時に、薄膜Ｔｒ領域の所定の場所に薄膜ゲートトランジスタ１８のゲートを形成するように、リソグラフィ及びドライエッチング工程により、その金属膜及び薄膜ゲート酸化膜２をパターニングする。その後、厚膜ゲートトランジスタ１９の拡散層１７ａ、１７ｂ、及び薄膜ゲートトランジスタ１８の拡散層１７ａ、１７ｂを形成するように、自己整合的にイオン注入を行う。以上により、厚膜Ｔｒ領域に厚膜ゲートトランジスタ１９が形成され、薄膜Ｔｒ領域に薄膜ゲートトランジスタ１８が形成される。
【００３２】
本発明では、酸化膜を溶かす薬液を用いていることなく、互いに異なる膜厚を有するゲート酸化膜を同一基板上に形成することができる。すなわち、従来技術では当該薬液を使用してウェットエッチを行うことで部分的に酸化膜を除去していたのに対して、本発明では窒化膜をハードマスクとして使用して更にドライエッチングを用いることで部分的に酸化膜を除去している。それにより、厚膜Ｔｒ領域と薄膜Ｔｒ領域との境界での当該薬液の侵入を防ぐことができ、当該境界における膜厚の不適切な状態を回避することが出来る。
【００３３】
本発明によれば、互いに異なるゲート酸化膜厚を有する薄膜ゲートトランジスタ１８と厚膜ゲートトランジスタ１９とを同一基板上に形成するとき、薄膜Ｔｒ領域と厚膜Ｔｒ領域との境界において薬液によるサイドエッチがほとんど起こらないため、境界における禁止領域の発生を抑制することができる。それにより、半導体装置内の領域を有効に用いることが出来、無駄なく効率的に半導体装置の微細化を行うことが可能となる。加えて、半導体装置の製造工程において、寸法制御性が容易になる。
【図面の簡単な説明】
【００３４】
【図１】図１は、従来技術のデュアルゲート酸化膜の製造方法を示す断面図である。
【図２】図２は、従来技術のデュアルゲート酸化膜の製造方法を示す断面図である。
【図３】図３は、本発明の半導体装置の製造方法の実施の形態において製造される半導体装置を示す断面図である。
【図４】図４は、本発明の半導体装置の製造方法の実施の形態の実施の形態を示す断面図である。
【図５】図５は、本発明の半導体装置の製造方法の実施の形態の実施の形態を示す断面図である。
【図６】図６は、本発明の半導体装置の製造方法の実施の形態の実施の形態を示す断面図である。
【符号の説明】
【００３５】
１    半導体基板
２    薄膜ゲート酸化膜
３    窒化膜
５    厚膜ゲート酸化膜
５ａ    第１酸化膜
５ｂ    第２酸化膜
６、１６    ゲート
７ａ、７ｂ、１７ａ、１７ｂ    ソース・ドレイン
１０    素子分離領域（ＳＴＩ）
１８    薄膜ゲートトランジスタ
１９    厚膜ゲートトランジスタ
２０    半導体装置
１０１    シリコン基板
１０２    第１ゲート酸化膜
１０３    レジスト
１０４    第２ゲート酸化膜
１１０    素子分離領域（ＳＴＩ）
１２０    端部
【図１】
2007281425.tif 000003
【図２】
2007281425.tif 000004
【図３】
2007281425.tif 000005
【図４】
2007281425.tif 000006
【図５】
2007281425.tif 000007
【図６】
2007281425.tif 000008