(57)【要約】【課題】回路規模および消費電力を低減すると共にＷＬＡＮ機器に適用された場合でもコンボ型無線機の駆動時間を長くできる。【解決手段】インパルス応答の異なる複数の係数を用いて第１変調方式の信号の第１フィルタリング値と第２変調方式の第２フィルタリング値とをそれぞれ出力するディジタルフィルタは、前記複数の係数の１つとしての第１係数ａｎを用いて第１フィルタリング値ｇ（ｔ）を出力すると共に、前記第１係数ａｎの少なくとも一部を含む、前記複数の係数の１つとしての第２係数ｂｎの近似係数を用いて前記第２フィルタリング値の近似値を算出して出力する近似出力部１１と、近似出力部１１より出力された近似値と第２係数ｂｎを用いて算出される第２フィルタリング値との差分値を算出して出力する差分出力部１４と、近似出力部１１と差分出力部１４によりそれぞれ算出された近似値および差分値を加算して第２フィルタリング値ｈ（ｔ）を出力する加算部１７と、を備える。【選択図】図１
2007281954.tif 000002
【特許請求の範囲】
【請求項１】
インパルス応答の異なる複数の係数を用いて、第１変調方式の信号の第１フィルタリング値と第２変調方式の第２フィルタリング値とをそれぞれ出力するディジタルフィルタであって、
前記複数の係数の１つとしての第１係数を用いて前記第１フィルタリング値を出力すると共に、前記第１係数の少なくとも一部を含む、前記複数の係数の１つとしての第２係数の近似係数を用いて前記第２フィルタリング値の近似値を算出して出力する近似出力部と、
前記近似出力部より出力された前記近似値と前記第２係数を用いて算出される前記第２フィルタリング値との差分値を算出して出力する差分出力部と、
前記近似出力部と前記差分出力部によりそれぞれ算出された前記近似値および前記差分値を加算して前記第２フィルタリング値を出力する加算部と、
を備えることを特徴とするディジタルフィルタ。
【請求項２】
前記近似出力部は、前記第１係数を有限インパルス応答フィルタ係数として前記第１フィルタリング値を出力する第１フィルタ部と、前記近似係数を用いて前記第２フィルタリング値の近似値を算出する近似値算出部とを備え、
前記差分出力部は、入力したディジタル信号に対して前記第２係数および前記近似係数の加減算で生成される係数を有限インパルス応答フィルタ係数として前記第２フィルタリング値の前記近似値および前記第２フィルタリング値の差分値を算出する差分算出部を備え、
前記差分値と前記近似値とを加算する前記加算部の出力は、前記第２フィルタリング値となることを特徴とする請求項１に記載のディジタルフィルタ。
【請求項３】
前記近似値算出部は、前記第１係数を有限インパルス応答フィルタ係数として前記第２フィルタリング値の近似値を出力することを特徴とする請求項２に記載のディジタルフィルタ。
【請求項４】
前記近似出力部は、前記第１係数を有限インパルス応答フィルタ係数として前記第１フィルタリング値を出力すると共に前記第２フィルタリング値の近似値を算出する第１フィルタ部を備え、
前記差分出力部は、前記第２係数から前記近似係数を差し引いた係数を有限インパルス応答フィルタ係数として前記差分値を出力する差分算出部を備え、
前記加算部は、前記差分値と前記近似値を加算して前記第２フィルタリング値を出力する加算器を備えることを特徴とする請求項１に記載のディジタルフィルタ。
【請求項５】
前記近似出力部は、前記第１係数を有限インパルス応答フィルタ係数として前記第１フィルタリング値を出力する第１フィルタ部と、近似係数として前記第１係数の一部を有限インパルス応答フィルタ係数とする変形フラッシュ型ＦＩＲフィルタである第３のフィルタ部よりなる近似値算出部と、を備え、前記差分出力部は、前記第２係数から前記近似係数を差し引いた係数を有限インパルス応答フィルタ係数として前記差分フィルタリング値を出力する第２フィルタ部を備えることを特徴とする請求項１に記載のディジタルフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信機器に適用されるディジタルフィルタに関し、特に、電源供給における制限のある携帯可能な（portable）無線通信機器に適用されるディジタルフィルタに関する。
【背景技術】
【０００２】
一般に、ディジタルフィルタは、入力データを保持しておくためのシフトレジスタと、周波数特性を変更するための乗算器および加算器を備えている。ディジタルフィルタの実現方法として例えばフラッシュ型の有限インパルス応答（ＦＩＲ―Finite Impulse Response―）フィルタがある。フラッシュ型ＦＩＲフィルタはシフトレジスタに入力データを保持し、シフトレジスタの各段の値にフィルタ係数を掛け合わせ、掛け合わされた値をまとめて加算することによってフィルタリング値を得るものである。
【０００３】
図８は、従来のディジタルフィルタの一例を示している。図８はコンボ型受信機におけるディジタルフィルタを示しており、図８の上半分だけを用いると、通常のフラッシュ型ＦＩＲフィルタの構成になる。最初に、通常のディジタルフィルタについて説明する。図９上半分において、ＡＤコンバータ１の出力データｓ（ｔ）は、Ｎ段のシフトレジスタ２に入力され、初段から第ｎ段までの複数段のフリップフロップ２（０）ないし２（Ｎ−１）までの各タップの出力に乗算器３（０）ないし３（Ｎ−１）により適切な重み付けを行なった後、加算器４で加算される。このときの重み付けのタップ係数を、ａｎ（ｎ＝０，１，…，Ｎ−１）とすると、時刻ｔにおける加算器の出力は、下式（ｉ）のようになり、
g(t)=Σnan×s(t-n)    ・・・(i)
入力信号の周波数特性を変更することができる。ここで、ｓ（ｔ）は時刻ｔにおけるディジタルフィルタの入力信号を表している。
【０００４】
後の実施形態において図示説明する無線受信機は、アンテナを備えるダウンコンバータと復調器との間に同相（Ｉ―inphase―）成分と直交（Ｑ―quadrature―）成分を備える１系統のアナログ−ディジタルコンバータ（ＡＤＣ）とディジタルフィルタとを有しており、アンテナで受信した信号をダウンコンバータで直交復調によってＩ成分とＱ成分に分離した後、搬送波帯域からベースバンド（基底周波数、以下、Ｂ／Ｂ―Base-Band―帯域とする）まで周波数を下げる。ＡＤコンバータによりアナログ信号をディジタル信号に変換し、ディジタルフィルタで不要な帯域のノイズを抑圧する。復調器では、変調されて送信されてきた信号を復調して、送信系列の推定値を得ている。
【０００５】
このような基本的な構成に対してコンボ型無線受信機と呼ばれる構成例がある。このコンボ型無線受信器とは、複数の異なる変調方式の信号を受信するための無線装置のことをいう。このようなコンボ型無線受信機においては、アンテナを備えるダウンコンバータは１つであり、ＡＤコンバータＩ成分用とＱ成分用が並列に設けられているが、ディジタルフィルタは第１系統のＩ成分用とＱ成分用が並列に第１系統復調器との間に設けられており、第２系統のＩ成分用とＱ成分用のディジタルフィルタも並列に第２系統復調器との間に設けられている。したがって、コンボ型無線受信機では、ディジタルフィルタが４つに復調器が２つ設けられており、ＡＤコンバータによりディジタル信号に変換された後は、２系統のそれぞれ異なるディジタルフィルタと復調器とをそれぞれ用いて送信系列推定値を得るようにしている。
【０００６】
従来のコンボ型受信機（あるいは送信機）では、受信（あるいは送信）系統毎に最適な係数を有するディジタルフィルタを複数個使用しており、上述した図８の上半分に示された通常のディジタルフィルタの構成を複数個用意するか、上半分が第１系統のディジタルフィルタであり、下半分が第２系統のディジタルフィルタとなったような図８に示すような複合型のディジタルフィルタを用いていた。
【０００７】
図８において、従来のコンボ型受信機用の複合型のディジタルフィルタは、ＡＤコンバータ１の出力ｓ（ｔ）を各々の段２（０），２（１），…，２（Ｎ−２），２（Ｎ−１）ごとに順次格納するデータ格納レジスタ２と、このデータ格納レジスタ２の各々の段ごとの出力に第１の係数ａｎを乗ずる各々の段ごとの乗算器３（０），３（１），…，３（Ｎ−２），３（Ｎ−１）を有する複数段の第１の乗算器３と、乗算器３の各段３（０），３（１），…，３（Ｎ−２），３（Ｎ−１）の出力を加算することにより第１系統のディジタル値ｇ（ｔ）を出力する第１の加算器４と、データ格納レジスタ２の各段２（０），２（１），…，２（Ｎ−２），２（Ｎ−１）ごとの出力に第２の係数ｂｎを乗ずる各々の段ごとの乗算器５（０），５（１），…，５（Ｎ−２），５（Ｎ−１）を有する複数段の第２の乗算器５と、乗算器５の各段５（０），５（１），…，５（Ｎ−２），５（Ｎ−１）の出力を加算することにより第１系統のディジタル値ｈ（ｔ）を出力する第２の加算器６と、を備える。
【０００８】
第１の係数ａｎは各々の段の乗算器３（０），３（１），…，３（Ｎ−２），３（Ｎ−１）ごとにそれぞれａ０，ａ１，ａ２，…，ａＮ−２，ａＮ−１であり、第２の係数ｂｎは各々の段の乗算器５（０），５（１），…，５（Ｎ−２），５（Ｎ−１）ごとにそれぞれｂ０，ｂ１，ｂ２，…，ｂＮ−２，ｂＮ−１となっている。このような複合型のディジタルフィルタはＡＤコンバータ１の出力を別個のデータ格納レジスタに保持しておく構成に比べれば、データ格納レジスタ２を１列分省略できるので回路規模を削減できるという構成上の特徴を有しているとはいえ、依然としてビット幅の大きい乗算器を多数必要としており、全体としての回路規模と消費電力とが大きくなってしまうという問題があった。
【０００９】
例えばＩＥＥＥ８０２．１１ｇの規格に準拠するＷＬＡＮ（Wireless ＬＡＮ― Local Area Network―）システムでは、複数の変調方式の信号を受信するために少なくとも２種類のディジタルフィルタを同時に動作させる必要がある。さらに、ＣＳＭＡ／ＣＡ（Carrier Sense Multiple Access / Collision Avoidance）と呼ばれる多重アクセスシステムが用いられており、このシステムでは受信信号が到来するタイミングを予測できないために、待ち受け時にもディジタルフィルタを動作させておかなければならない。そのため、ディジタルフィルタで消費される電力を極力小さくするということは、コンボ型の無線機であるＷＬＡＮ機器の駆動時間を延ばすための大きな課題となっていた。
【００１０】
以上のように、従来のコンボ型無線機のディジタルフィルタにおいては、複数の異なる変調方式に対応させてディジタルフィルタそのものを複合型の構成にしたとしても、依然としてビット幅の大きい乗算器を多数必要としており、回路規模と消費電力が大きくなってしまうという問題がある。
【００１１】
また、自局宛てのデータがいつ送信されてくるか予測がつかない通信システムに従来のディジタルフィルタを適用した場合、待ち受け時間においてもディジタルフィルタを動作させておかなくてはならないために、消費電力を低減することができず、ＷＬＡＮ機器に適用されたコンボ型無線機の駆動時間を伸ばすことが困難であるという問題もある。
【特許文献１】特開２００２−０１６４７９号公報
【特許文献２】特開平１１−２０２９４９号公報
【特許文献３】ＵＳＰ６，３０７，８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は上記課題に鑑みてなされたものであり、回路規模および消費電力を低減すると共にＷＬＡＮ機器に適用された場合でもコンボ型無線機の駆動時間を長くすることができるディジタルフィルタを提供することを目的とする。
【課題を解決するための手段】
【００１３】
基本構成としての第１構成によるディジタルフィルタは、インパルス応答の異なる複数の係数を用いて、第１変調方式の信号の第１フィルタリング値と第２変調方式の第２フィルタリング値とをそれぞれ出力するディジタルフィルタであって、前記複数の係数の１つとしての第１係数を用いて前記第１フィルタリング値を出力すると共に、前記第１係数の少なくとも一部を含む、前記複数の係数の１つとしての第２係数の近似係数を用いて前記第２フィルタリング値の近似値を算出して出力する近似出力部と、前記近似出力部より出力された前記近似値と前記第２係数を用いて算出される前記第２フィルタリング値との差分値を算出して出力する差分出力部と、前記近似出力部と前記差分出力部によりそれぞれ算出された前記近似値および前記差分値を加算して前記第２フィルタリング値を出力する加算部と、を備えることを特徴とする。
【００１４】
第２構成によるディジタルフィルタは、第１構成のものにおいて、前記近似出力部は、前記第１係数を有限インパルス応答フィルタ係数として前記第１フィルタリング値を出力する第１フィルタ部と、前記近似係数を用いて前記第２フィルタリング値の近似値を算出する近似値算出部とを備え、前記差分出力部は、入力したディジタル信号に対して前記第２係数および前記近似係数の加減算で生成される係数を有限インパルス応答フィルタ係数として前記第２フィルタリング値の前記近似値および前記第２フィルタリング値の差分値を算出する差分算出部を備え、前記差分値と前記近似値とを加算する前記加算部の出力は前記第２フィルタリング値となることを特徴とする。
【００１５】
第３構成によるディジタルフィルタは、第２構成のものにおいて、前記近似値算出部は前記第１係数を有限インパルス応答フィルタ係数として前記第２フィルタリング値の近似値を出力することを特徴とする。
【００１６】
第４構成によるディジタルフィルタは、第１構成のものにおいて、前記近似出力部は、前記第１係数を有限インパルス応答フィルタ係数として前記第１フィルタリング値を出力すると共に前記第２フィルタリング値の近似値を算出する第１フィルタ部を備え、前記差分出力部は、前記第２係数から前記近似係数を差し引いた係数を有限インパルス応答フィルタ係数として前記差分値を出力する差分算出部を備え、前記加算部は、前記差分値と前記近似値を加算して前記第２フィルタリング値を出力する加算器を備えることを特徴とする。
【００１７】
第５構成によるディジタルフィルタは、第１構成のものにおいて、前記近似出力部は、前記第１係数を有限インパルス応答フィルタ係数として前記第１フィルタリング値を出力する第１フィルタ部と、近似係数として前記第１係数の一部を有限インパルス応答フィルタ係数とする変形フラッシュ型ＦＩＲフィルタである第３のフィルタ部よりなる近似値算出部と、を備え、前記差分出力部は、前記第２係数から前記近似係数を差し引いた係数を有限インパルス応答フィルタ係数として前記差分フィルタリング値を出力する第２フィルタ部を備えることを特徴とする。
【発明の効果】
【００１８】
上記構成を有するディジタルフィルタによれば、回路規模および消費電力を低減することができる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照しながら、本発明に係るディジタルフィルタの実施形態について詳細に説明する。
【００２０】
［第１実施形態］
図１は、本発明の基本概念を含む第１実施形態に係るディジタルフィルタの構成を示すブロック図である。図１において、ディジタルフィルタ１０は、異なる複数の変調方式の信号を送受信する無線送受信機に適用されてインパルス応答が異なる複数の係数で表されるディジタルフィルタであり、図２に構成例を示す無線受信機や図３に構成例を示すコンボ型無線受信機に適用されている。
【００２１】
まず、図２の無線受信機および図３のコンボ型無線受信機について説明する。ここで、コンボ型無線受信機とは、複数の異なる変調方式の信号を受信するための無線装置のことをいう。図２において、アンテナ８で受信した信号をダウンコンバータ７で直交復調によってＩ成分とＱ成分に分離した後、搬送波帯域からベースバンド（Base-band―基底周波数―）帯域まで周波数を変換する。ＡＤコンバータ１（Ｉ）および１（Ｑ）によりそれぞれの相の成分ごとにアナログ信号をディジタル信号に変換して、ディジタルフィルタ１０（Ｉ）および１０（Ｑ）により不要帯域のノイズを抑圧している。復調器９では変調された信号を復調し、送信系列の推定値を得る。
【００２２】
また、図３において、コンボ型無線受信機は、ＡＤコンバータ１（Ｉ）および１（Ｑ）後のディジタル信号を２系統のそれぞれ異なるディジタルフィルタ１０Ａ系および１０Ｂ系と復調器９Ａおよび９Ｂを用いて送信系列推定値を算出することにより、コンボ型受信機を構成している。各系統でＩ成分とＱ成分とをディジタルフィルタリングするので、第１系統のディジタルフィルタは１０Ａ（Ｉ）と１０Ａ（Ｑ）を含み、第２系統のディジタルフィルタは１０Ｂ（Ｉ）と１０Ｂ（Ｑ）を含んでいる。第１実施形態のディジタルフィルタは、図３に示すコンボ型ディジタルフィルタに適用されるものである。
【００２３】
図１において、ディジタルフィルタ１０は、アナログ信号からアナログ−ディジタル変換されたディジタル信号ｓ（ｔ）を複数段で順次保持して前記複数の係数のうちの１つとしての第１係数ａｎを用いて第１フィルタリング値ｇ（ｔ）を出力すると共に複数の係数のうち他の１つとしての第２係数ｂｎを用いて算出される第２フィルタリング値ｈ（ｔ）の近似値を算出し出力する近似出力部１１と、近似出力部１１より出力された近似値と第２係数ｂｎ  を用いて算出される第２フィルタリング値ｈ（ｔ）との差分値を算出して出力する差分出力部１４と、近似出力部１１と差分算出部１４によりそれぞれ算出された近似値および差分値を加算して第２フィルタリング値ｈ（ｔ）を出力する加算部１７とを備える。
【００２４】
なお、近似出力部１１の詳細な構成としては、第１係数ａｎを用いて第１フィルタリング値ｇ（ｔ）を出力する第１フィルタ部１２と、第２係数ｂｎを用いて算出される第２フィルタリング値ｈ（ｔ）の近似値を算出する近似値算出部１３と、を備えるようにしても良い。また、差分出力部１４は、第２係数ｂｎを用いて算出される第２フィルタリング値ｈ（ｔ）の近似値と第２フィルタリング値ｈ（ｔ）の差分を算出する差分算出部１５であっても良く、この差分算出部１５が第２フィルタ部を含んでいても良い。
【００２５】
［第２実施形態］
図４は、本発明の第２実施形態によるディジタルフィルタを示している。第２実施形態は、第１フィルタ部１２と近似値算出部１３を第１フィルタ係数としての係数ａｎを有するフラッシュ型ＦＩＲフィルタに置き換え、差分出力部１４をフィルタ係数として「ｂｌ−ａｌ」を有するフラッシュ型ＦＩＲフィルタに置き換え、加算部を加算器１７に置き換えた例を示している。
【００２６】
すなわち、第２実施形態によるディジタルフィルタは、第１実施形態に記載のディジタルフィルタにおいて、近似出力部１１は、第１係数ａｎによるフィルタリング値を算出して前記第１フィルタリング値ｇ（ｔ）を出力すると共に第２フィルタリング出力値の近似値を算出する第１係数ａｎを有する第１フィルタ部１２を備え、差分出力部１４は、第２係数ｂｎから近似係数としての第１係数ａｎを差し引いた係数（ｂｎ−ａｎ）を有限インパルス応答フィルタ係数として差分フィルタリング値を出力する差分算出部１６と、前記差分フィルタリング値と前記第１フィルタリング値を加算して第２係数ｂｎと同じ係数［すなわち、＝（ｂｎ−ａｎ）＋ａｎ］によるフィルタリング値としての第２フィルタリング値ｈ（ｔ）を出力する加算器１７とを備えることを特徴とする。
【００２７】
図５は、図４に示す第２実施形態におけるフィルタ係数例を示している。この第２実施形態では、入力信号やフィルタ係数を実数と仮定するが、複素数になったとしても同様の考え方を適用できる。
【００２８】
この第２実施形態においては、２系統のフィルタ出力
g(t)=Σnan×s(t-n)     ・・・(ii)
h(t)=Σnbn×s(t-n)     ・・・(iii)
を得るために、
g(t)=Σnan×s(t-n)     ・・・(iv)
h(t)=g(t)+{h(t)-g(t)}
=Σnan×s(t-n)+{Σn(bn -an)×s(t-n)}     ・・・(v)
という関係を利用している。図５に示すように、フィルタ係数ａｎとｂｎ（ｎ＝０〜Ｎ−１）の差の絶対値｜ａｎ−ｂｎ｜が小さい場合に、ｈ（ｔ）を求めるために、近似値としてｇ（ｔ）を利用し、差分「ｂｎ−ａｎ」をフィルタ係数としたディジタルフィルタから求めることにより、計算に必要な回路規模を大幅に削減することができる。その理由は入力信号ｓ（ｔ）のビット幅をｗｓ、ｂｎを表現するために必要だった値をｗ０、ｂｎ −ａｎを表現するために必要な値ｗ１（ｗｓ＜ｗ０）としたとき、ｈ（ｔ）の計算に必要な乗算器をｗｓビット×ｗ０ビットのものからｗｓビット×ｗｓビットのものに置き換えることができ、この置き換えによって得られた回路の削減規模は新たに必要となる最終段の加算器の回路規模よりも十分大きいからである。
【００２９】
この第２実施形態では、式(iii)で表されるｈ（ｔ）のすべての項の和の近似値をａｎ×ｓ（ｔ−ｎ）を使って求めたが、ｈ（ｔ）の部分和の近似値をａｎ×ｓ（ｔ−ｎ）を使って求め、その近似値を利用してｈ（ｔ）を求めても回路規模と消費電力を削減することが可能である。
【００３０】
なお、第２実施形態では、ＦＩＲフィルタとしてフラッシュ型のものを例として挙げたが、転置型ＦＩＲフィルタを用いてもよい。ここで転置型ＦＩＲフィルタとは、シフトレジスタの各段の間に、前段のレジスタに保持されている値と入力データにフィルタ係数を掛け合わせたものとを加算する加算器が挿入されたＦＩＲフィルタである。転置型ＦＩＲフィルタではフィルタ係数の並び方がフラッシュ型ＦＩＲフィルタと比較してちょうど転置された順番になる。
【００３１】
［第３実施形態］
次に、図６および図７を参照しながら、本発明の第３実施形態に係るディジタルフィルタについて説明する。この第３実施形態は第１実施形態における第１フィルタ部をフィルタ係数としてａｎ（０≦ｎ≦２４）を有するフラッシュ型ＦＩＲフィルタに置き換え、近似値算出部をフィルタ係数として｛ａ０, −ａ１, ａ４, ａ１２, ａ２０, −ａ２３, ａ２４｝をもつ変形フラッシュ型ＦＩＲフィルタに、差分算出部をフィルタ係数として｛ｂ０−ａ０, ｂ１＋ａ１, ｂ２−ａ４, ｂ３−ａ１２, ｂ４−ａ２０, ｂ５＋ａ２３, ｂ６−ａ２４｝をもつフラッシュ型ＦＩＲフィルタに置き換え、加算部を加算器に置き換えた例である。ここで変形フラッシュ型としているのは、加算するタイミングを調整するためのレジスタが挿入されているからである。
【００３２】
第３実施形態におけるフィルタ係数例を図７に示す。この第４実施形態では入力信号やフィルタ係数を実数と仮定するが、複素数になったとしても同様の考え方を適用できる。
【００３３】
この第４実施形態では２系統のフィルタ出力
g(t)=Σnan×s(t-n)     ・・・(vi)
h(t)=Σnbn×s(t-n)     ・・・(vii)
を得るために、
g(t)=Σnan×s(t-n)     ・・・(viii)
h(t)={a0×s(t-9) + a1×s(t-10) - a4×s(t-11) + a12×s(t-12) 
- a20×s(t-13) + a23×s(t-14) + a24×s(t-15)}
+ {(b0-a0)×s(t-9) + (b1+a1)×s(t-10) + (b2-a4)×s(t-11) + (b3 -a12)×s(t-12)
+ (b4-a20)×s(t-13) + (b5+a23)×s(t-14) + (b6-a24)×s(t-15)}     ・・・(ix)
という関係を利用する。ｈ（ｔ）を計算するためには、まず、ａｎ（ｎ＝０〜２４）の中からｂｌ（ｌ＝０〜６）と絶対値の近い値を選んでから、それらをh(t)の近似値を計算するために用いている。次に、ｈ（ｔ）とｈ（ｔ）の近似値との差分をｂｎ−ａｍ （あるいはｂｎ＋ａｍ）をフィルタ係数としたディジタルフィルタから求める。最後に、ｈ（ｔ）の近似値と差分を加算することによってｈ（ｔ）の値を導き出している。ここで、ａｍはｂｎと絶対値の近い値を表している。以上の動作により、第２実施形態と同様にｈ（ｔ）の計算のために新たに必要になる乗算器のビット幅を削減することができ、２系統のフィルタ出力を得るのに必要な回路規模と消費電力を大幅に削減することができる。
【００３４】
すなわち第３実施形態によるディジタルフィルタは、第１実施形態のディジタルフィルタにおいて、近似出力部が、第１係数ａｎを有限インパルス応答フィルタ係数として前記第１フィルタリング値を出力する第１フィルタ部１２と、近似係数として第１係数ａｎの一部を有限インパルス応答フィルタ係数とする変形フラッシュ型ＦＩＲフィルタである第３のフィルタ部２３よりなる近似値算出部１３と、を備え、差分出力部１４は、前記第２係数から前記近似係数を差し引いた係数を有限インパルス応答フィルタ係数として前記差分フィルタリング値を出力する第２フィルタ部１５を備えることを特徴とする。この第３実施形態の構成からも分かるように、各信号系統のフィルタのタップ数やフィルタ係数の符号が一致していなくても本発明のアイディアを適用し、回路規模と消費電力の削減を実現できる。
【００３５】
なお第３実施形態においても、ＦＩＲフィルタとして転置型ＦＩＲフィルタを用いてもよい。
【図面の簡単な説明】
【００３６】
【図１】第１実施形態によるディジタルフィルタの構成を示すブロック図。
【図２】無線受信機の構成を示すブロック図。
【図３】コンボ型無線受信機の構成を示すブロック図。
【図４】第２実施形態によるディジタルフィルタの構成を示すブロック図。
【図５】第２実施形態のディジタルフィルタの係数と添え字の関係を示す特性図。
【図６】第３実施形態によるディジタルフィルタの構成を示すブロック図。
【図７】第３実施形態のディジタルフィルタの係数と添え字の関係を示す特性図。
【図８】コンボ型無線機における従来のディジタルフィルタを示すブロック図。
【符号の説明】
【００３７】
ａｎ  第１係数
ｂｎ  第２係数
ｂｎ−ａｎ  差分係数
ｓ（ｔ）  入力ディジタル信号
ｇ（ｔ）  第１フィルタリング値
ｈ（ｔ）  第２フィルタリング値
１１  近似出力部
１２  第１フィルタ部
１３  近似値算出部
１４  差分出力部
１５  第２フィルタ部
１６  差分算出部
１７  加算部
２３  第３フィルタ部（転置型ＦＩＲフィルタ）
【図１】
2007281954.tif 000003
【図２】
2007281954.tif 000004
【図３】
2007281954.tif 000005
【図４】
2007281954.tif 000006
【図５】
2007281954.tif 000007
【図６】
2007281954.tif 000008
【図７】
2007281954.tif 000009
【図８】
2007281954.tif 000010