(57)【要約】【課題】ウェーハ等の試料のための化学的機械研磨装置等の半導体製造装置と検査装置とにおける試料ロード手段および試料アンロード手段の共有化により、各装置間の試料輸送手段を省き、設置面積を減少させ、総費用を低減させ、試料汚染の確率を低くする。【解決手段】ウェーハ等の試料のための化学的機械研磨装置１００に、検査装置２５を内臓させる。研磨装置１００はさらに、ロードユニット２１、化学的機械研磨ユニット２２、洗浄ユニット２３、乾燥ユニット２４およびアンロードユニット２磨装置１００内の上記各ユニットによって各処理を行い、処理済みの試料を次工程１０９へと送る。各ユニット間の移動に試料ロード手段および試料アンローダ手段ならびに輸送手段は必要としない。ステンシルマスクに裏側から面状のビームを照射し、透過ビームを写像投影し、ＴＤＩ検出器で検出するので多数の画素を同時に画像化できるので高スループットで検査ができる。【選択図】図１
2007281492.tif 000002
【特許請求の範囲】
【請求項１】
ウェーハ又はマスクのための半導体製造装置であって、欠陥検査装置を内蔵することを特徴とする半導体製造装置。
【請求項２】
前記欠陥検査装置がエネルギー線を用いた欠陥検査装置であり、該欠陥検査装置が前記半導体製造装置と一体となっていることを特徴とする請求項１記載の半導体製造装置。
【請求項３】
前記半導体製造装置が、ＣＭＰ（化学的機械研磨）部、洗浄部、乾燥部、前記欠陥検査装置を有する検査部、ならびに、ロード部およびアンロード部を備えて構成されており、前記検査部が、前記ＣＭＰ部、前記乾燥部、および前記アンロード部のいずれか一つ又はいずれか二つあるいは三つに近接して設置されていることを特徴とする請求項１または２記載の半導体製造装置。
【請求項４】
前記半導体製造装置が、メッキ部、洗浄部、乾燥部、前記欠陥検査装置を有する検査部、ならびに、ロード部およびアンロード部を備えて構成されており、前記検査部が、前記メッキ部、前記乾燥部および前記アンロード部のいずれか一つ又はいずれか二つあるいは三つに近接して設置されていることを特徴とする請求項１または２記載の半導体製造装置。
【請求項５】
前記欠陥検査装置が電子線欠陥検査装置であり、前記半導体製造装置には洗浄装置及び乾燥装置が組み込まれていることを特徴とする請求項１ないし４のいずれか記載の半導体製造装置。
【請求項６】
前記電子線欠陥検査装置が差動排気システムを備えていることを特徴とする請求項５記載の半導体製造装置。
【請求項７】
試料表面の電子線照射領域を前記差動排気システムにより減圧するようになされていることを特徴とする請求項６記載の半導体製造装置。
【請求項８】
前記欠陥検査装置が走査型電子顕微鏡（ＳＥＭ）方式の電子線欠陥検査装置であることを特徴とする請求項５乃至７のいずれか記載の半導体製造装置。
【請求項９】
前記電子線欠陥検査装置に用いられる一次電子線が複数の電子線で構成されており、試料からの二次電子は、Ｅ×Ｂフィルタ（ウィーンフィルタ）により一次電子線の光軸から分離されて複数の電子線検出器で検出されるようになされていることを特徴とする請求項８記載の半導体製造装置。
【請求項１０】
前記欠陥検査装置が写像投影型電子顕微鏡方式の電子線欠陥検査装置であることを特徴とする請求項５乃至７のいずれか記載の半導体製造装置。
【請求項１１】
前記電子線欠陥検査装置に用いられる一次電子線が複数の電子線で構成されており、該複数の電子線は走査しながら試料に照射され、試料からの二次電子は、Ｅ×Ｂフィルタ（ウィーンフィルタ）により一次電子線の光軸から分離されて二次元又はラインイメージセンサで検出されるようになされていることを特徴とする請求項１０記載の半導体製造装置。
【請求項１２】
ＬａＢ６電子銃から放出された電子線を整形して試料に照射し、該試料から出てきた電子線を写像投影型電子顕微鏡方式の光学系で画像形成する欠陥検査装置である電子線装置であって、ロード・アンロード用のロードロック室を備えており、前記ＬａＢ６電子銃が空間電荷制限条件で動作するようになされていることを特徴とする電子線装置。
【請求項１３】
前記試料から出てくる電子線が反射電子又は透過電子であることを特徴とする請求項１２記載の電子線装置。
【請求項１４】
写像投影された試料像を蛍光板で光学像に変換し、該光学像をＦＯＰまたはレンズ系によってＴＤＩ検出器に結像させる方式であることを特徴とする請求項１２記載の電子線装置。
【請求項１５】
写像投影された試料像を、電子線に感度を有するＴＤＩ検出器に結像させる方式であることを特徴とする請求項１２記載の電子線装置。
【請求項１６】
前記試料が静電チャックで試料台に固定されるようになされており、該試料台の位置を計測するためのレーザ干渉計が設けられており、前記試料は前記ロードロック室でも静電チャックで固定されるようになされていることを特徴とする請求項１２記載の電子線装置。
【請求項１７】
請求項１ないし１６のいずれか１項記載の欠陥検査装置を用いてプロセス途中のウェーハを検査することを特徴とする半導体デバイス製造方法。
【請求項１８】
一つのプロセス終了後のウェーハ又はマスクの欠陥検査および欠陥解析を行ない、その結果をプロセス工程にフィードバックさせることを特徴とするデバイス製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェーハ等の試料をリソグラフィー、成膜（ＣＶＤ、スパッタ、メッキ）、酸化、不純物ドープ、エッチング、平坦化、洗浄、乾燥等の半導体プロセス処理を行うとともに、これらの処理後のウェーハ等の試料における高密度パターンの形状観察や欠陥検査を高精度・高信頼性で行う装置、及び該装置を用いてデバイス製造プロセス途中のパターン検査を行う半導体デバイス製造方法に関するものである。
【０００２】
本発明はさらに、半導体デバイス製造用のマスクの欠陥検査を行なう装置に関する。
【背景技術】
【０００３】
従来、各々の半導体製造装置と、形状観察装置又は欠陥検査装置とは、別々の独立した装置（スタンドアロン装置）として製作され、ラインの中でも別々に配置されていた。このために、一つの半導体プロセス処理が済んだウェーハ等の試料はカセットに入れて、何らかの輸送手段により一つの半導体製造装置から直接に、又は洗浄・乾燥装置を経て、検査装置へと運ぶ必要があった。
【０００４】
また、ステンシルマスクを高精度で検査するのに電子線を用いる場合は、細い電子線でマスクの裏側から電子線を走査させ、透過電子を検出して検査を行なうようにしていた。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のように各装置を配置構成した場合、各装置間に試料輸送手段が必要となり、また、各装置ごとに試料をカセットに対して出し入れするローダ手段およびアンローダ手段が必要となる。このため、装置設置面積を多く必要とし、装置の総合費用も多くなり、またウェーハ等の試料の汚染の確率も多いという問題があった。
【０００６】
また、上記マスクの検査では細い電子線を用いるので、スループットが著しく小さくなるという問題があった。
【０００７】
本発明は、上記問題を解決するためのもので、各装置間の輸送手段を省き、各装置のローダ手段およびアンローダ手段を共有化することによって、装置設置面積を減少させ、装置の総費用を低減し，更に試料汚染の確率を低減させ、プロセスの歩留まりを向上させることのできる半導体製造装置を提供し、さらには、高スループットでステンシルマスクの欠陥検査を行なう装置および方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
前記課題を解決するため、本願の請求項１に記載の発明は、ウェーハ等の試料のための半導体製造装置において、欠陥検査装置を内蔵することを特徴とする。
【０００９】
この発明によれば、半導体製造装置の中に欠陥検査装置を内蔵するため、ロード部により取り入れられたウェーハ等の試料は、一つの製造工程が終了した後、前記装置内で欠陥検査装置へと移動され、欠陥検査装置で検査後、アンロード部から取り出される。したがって、ロード部とアンロード部とは、これまでそれぞれの装置の数だけの組数が必要であったが、本発明によればこれを一組にすることができる。また、半導体製造装置と欠陥検査装置の間のウェーハ等の試料輸送装置も省略することができる。したがって、装置の設置床面積を減少でき、また、装置の総費用を低減し、更にウェーハ等の試料の汚染の確率を低減させ、プロセスの歩留まりを向上できる。
【００１０】
本願の請求項２に記載の発明は請求項１記載の半導体製造装置において、欠陥検査装置がエネルギー線を用いた欠陥検査装置であり、前記半導体製造装置と一体となっていることを特徴とした。
【００１１】
本願の請求項３に記載の発明によれば、請求項１または２記載の半導体製造装置において、該装置の構成をＣＭＰ（化学的機械研磨）部、洗浄部、乾燥部、前記検査装置を有する検査部、ならびに、ロード部およびアンロード部を備えて構成されるものとし、さらに検査部がＣＭＰ部、乾燥部、アンロード部のいずれか一つ又はいずれか二つあるいは三つに近接して設置されていることを特徴とした。
【００１２】
この発明によれば、装置全体の設置面積が縮小化でき、また、平坦化処理、洗浄、乾燥、検査の４機能を１台の装置で行うことが可能になり、さらに、主要素部分を近接化したために、より効率を高めることができ、更に設置床面積を減少できた。
【００１３】
本願の請求項４に記載の発明によれば、請求項１または２記載の半導体製造装置において、該装置の構成をメッキ部、洗浄部、乾燥部、前記欠陥検査装置を有する検査部ならびにロード部およびアンロード部を備えて構成されるものとし、さらに検査部が、メッキ部、乾燥部およびアンロード部のいずれか一つ又はいずれか二つあるいは三つに近接して設置されていることを特徴とした。この発明によれば、メッキ装置においても前記ＣＭＰの場合と同様の効果が得られる。
【００１４】
本願の請求項５に記載の発明は、請求項１ないし４のいずれか記載の半導体製造装置において、欠陥検査装置が電子線検査装置であり、前記半導体製造装置には洗浄装置及び乾燥装置が組み込まれていることを特徴とする。
【００１５】
この発明によれば、ウェーハ等の試料は欠陥検査装置において、より高分解能の検査が可能になり、ビアや配線等の断線や導通不良等の電気的欠陥の検査が可能となる。また、洗浄装置及び乾燥装置を内部に組み込むことにより、従来は独立したスタンドアロン装置として設置されていた洗浄・乾燥装置に伴うロード部およびアンロード部の省略や、試料輸送装置の省略ができるので、装置の設置床面積を減少でき、また、装置の総費用を低減し，更にウェーハ等の試料の汚染の確率を低減させ、プロセスの歩留まりを向上させることができる。
【００１６】
上記欠陥検査装置は、エネルギー線を用いた欠陥検査装置とすることができ、該欠陥検査装置は、上記半導体製造装置と一体とすることができる。エネルギー粒子線またはエネルギー線という概念は、電子線、Ｘ線、Ｘ線レーザ、紫外線、紫外線レーザ、光電子および光を含む。また、かかるエネルギー粒子線またはエネルギー線を利用した欠陥検査装置は、少なくとも、エネルギー粒子照射部と、エネルギー粒子検出部と、情報処理部と、Ｘ−Ｙステージと、資料載置台とを備えている。
【００１７】
本願の請求項６に記載の発明によれば、請求項５記載の半導体製造装置において、電子線欠陥検査装置は差動排気システムを備えていることを特徴とした。
【００１８】
この発明によれば、電子線装置の試料ステージの周りの空間を真空排気する必要が無くなり、またそのステージ空間前後のロードロック機構を省略して、ウェーハ等の試料を搬送することが可能になる。
【００１９】
本願の請求項７記載の発明によれば、請求項６記載の半導体製造装置において、試料表面の電子線照射領域を前記差動排気システムにより減圧することを特徴とした。
【００２０】
この発明によれば、試料表面の電子線照射領域だけを排気することにより、より効率の良い排気システムを構成できる。
【００２１】
本願の請求項８記載の発明によれば、請求項５ないし７のいずれか記載の半導体製造装置において、欠陥検査装置は走査型電子顕微鏡（ＳＥＭ）方式の電子線欠陥検査装置であることを特徴とした。
【００２２】
また、本願の請求項９記載の発明は、請求項８記載の半導体製造装置において、前記電子線欠陥検査装置に用いる一次電子線が複数の電子線で構成され、試料からの二次電子はＥ×Ｂフィルタ（ウィーンフィルタ）により一次電子線の光軸から分離され、複数の電子線検出器で検出されるようになされていることを特徴とした。
【００２３】
本願の請求項１０記載の発明は、請求項５ないし７のいずれか記載の半導体製造装置において、前記欠陥検査装置は写像投影型電子顕微鏡方式の電子線欠陥検査装置であることを特徴とした。
【００２４】
また本願の請求項１１の発明は、請求項１０記載の半導体製造装置において前記電子線欠陥検査装置に用いられる一次電子線が複数の電子線で構成され、該複数の電子線は走査しながら試料に照射され、試料からの二次電子はＥ×Ｂフィルタ（ウィーンフィルタ）により一次電子線の光軸から分離されて２次元又はラインイメージセンサで検出されるようになされていることを特徴とした。
【００２５】
この発明により、電子線量及び２次電子光学系の分解能を向上させることができ、従ってスループットを向上させることができる。
【００２６】
本願の請求項１２記載の発明によれば、ＬａＢ６電子銃から放出された電子線を整形して試料に照射し、試料から出てきた電子線を写像投影型電子顕微鏡方式の光学系で画像形成する欠陥検査装置であって、ロード・アンロード用のロードロック室を備え、前記ＬａＢ６電子銃が空間電荷制限条件で動作するようになされていることを特徴とする電子線装置が提供される。
【００２７】
本願の請求項１３記載の発明は、請求項１２記載の電子線装置において、前記試料から出てくる電子線が反射電子又は透過電子であることを特徴とした。
【００２８】
本願の請求項１４記載の発明は、請求項１２記載の電子線装置において、写像投影された試料像を蛍光板で光学像に変換し、該光学像をＦＯＰまたはレンズ系によってＴＤＩ検出器に結像させる方式であることを特徴とした。
【００２９】
本願の請求項１５記載の発明は、請求項１２記載の電子線装置において、写像投影された試料像を、電子線に感度を有するＴＤＩ検出器に結像させる方式であることを特徴とした。
【００３０】
本願の請求項１６記載の発明は、請求項１２記載の電子線装置において、前記試料が静電チャックで試料台に固定され、該試料台の位置を計測するためのレーザ干渉計が設けられ、前記試料が前記ロードロック室でも静電チャックで固定されるようになされていることを特徴とした。
【００３１】
本願の請求項１７の発明は、半導体デバイス製造方法において、請求項１ないし１６のいずれか１項記載の欠陥検査装置を用いてプロセス途中のウェーハを検査することを特徴とした。
【００３２】
この発明により、プロセスの歩留まりを大きく向上させることができる。
【００３３】
本願の請求項１８記載の発明は、デバイス製造方法であって、一つのプロセス終了後のウェーハ又はマスクの欠陥検査欠陥解析を行ない、その結果をプロセス工程にフィードバックさせることを特徴とした。
【発明を実施するための最良の形態】
【００３４】
第１図は本発明の半導体製造装置の例である、検査装置を内蔵する化学的機械研磨（ＣＭＰ：Chemical Mechanical Polish）装置１００の構成を説明する図である。主な構成要素は、ロードユニット２１を備えるロード部１、ＣＭＰユニット２２を備えるＣＭＰ部２、洗浄ユニット２３を備える洗浄部３、乾燥ユニット２４を備える乾燥部４、検査ユニット２５を備える検査部５、アンロードユニット２６を備えるアンロード部６であり、これらが機能的に配置され、一体化された装置となっている。即ち、図１は各部が機能的に配置された本発明の１例を示している。また、図には示されていないが要所要所にはウェーハ等の試料のための搬送機構や、位置合わせ機構等が設けられている。ロード部１およびアンロード部６には、図示されていないが、ミニエンバイロメント機構（清浄化装置によりクリーン化した空気または窒素等のガスをダウンフローで循環させてウェーハ等の試料の汚染を防ぐ機構）が備えられている。試料搬送機構等には試料を固定する為に通常必要とされる、真空チャック機構、静電チャック機構、あるいはメカニカルな試料固定機構が備えられているが、図からは省略している。前記ロード部１およびアンロード部６は、独立して設ける必要は無く、一室、一基の搬送装置で済ませることもできる。一般に、前記ロード部１、アンロード部６および制御パネル（図示されていない）を図１のように一方向からアクセス（操作）できるように配置し、スルー・ザ・ウォール方式（試料出し入れ機構及び制御部だけを、よりクリーン度の高い部屋に設置し、一方、発塵しやすい装置本体をよりクリーン度の低い場所に設置して両者の空間の境界を壁で仕切り、クリーン度の高い部屋の負荷を低減させる方式）とすることが望ましい。
【００３５】
図２は本発明の工程例を示す。ウェーハ等の試料は、通常、カセットに入った状態で、前工程１０７より試料輸送工程１０８により運ばれ、ロード部１にてカセットから取り出されてＣＭＰ部２に挿入され（試料ロード工程１０１）、ＣＭＰ部２で平坦化処理が行われ（ＣＭＰ工程１０２）、次に洗浄部３での洗浄工程１０３、乾燥部４での乾燥工程１０４を経て検査部５へと移動される。検査部５では形状検査や欠陥検査が行われ（検査工程１０５）、アンロード部６を経てカセット内へ移動され（試料アンロード工程１０６）、その後、試料輸送工程１０８により、カセットごと次の処理工程１０９、例えば露光工程等へ送られる。
【００３６】
図２の工程において、検査工程１０５が不要な試料については、Ａラインのように検査工程１０５を通さずに、洗浄・乾燥処理後は直接アンロード工程１０６に送られる。また、同様にＢラインのようにＣＭＰ工程１０２、洗浄工程１０３および乾燥工程１０４をパスすることも可能である。
【００３７】
従来のウェーハ処理工程（図３に示す）では、ＣＭＰ平坦化処理、洗浄・乾燥処理および検査処理が、それぞれ別個独立の（スタンドアロン）ＣＭＰ装置１１、洗浄・乾燥装置１２、検査装置１３（図３に示す）により行われていた。これらそれぞれの装置にロード部１およびアンロード部６が備えられるので、かかる従来の配置構成では合計３組のロード部およびアンロード部を備えていたことになる。また、試料を輸送する装置１０８も各装置間に備えられる。
【００３８】
従来のウェーハ処理工程を図４に示す。ウェーハ等の試料は、通常カセットに入った状態で、前工程１０７から試料輸送工程１０８により運ばれ、ロード部１を経てＣＭＰ部２に挿入され（試料ロード工程１０１）、ＣＭＰ部２で平坦化処理が行われ（ＣＭＰ工程１０２）、試料アンロード工程１０６、試料輸送工程１０８、試料ロード工程１０１を経、その後洗浄工程１０３、乾燥工程１０４の後、試料アンロード工程１０６、試料輸送工程１０８を経て検査装置１３へと輸送される（ラインＣ）。試料は、ロード部１を経て（ロード工程１０１）、検査部１３で形状検査や欠陥検査が行われる（検査工程１０５）。その後、試料は、検査装置１３のアンロード部６を経てを経てカセット内へ輸送され（試料アンロード工程１０６）、その後、試料輸送工程１０８によりカセットごと次の処理工程１０９、例えば露光工程等へ送られる（ラインＤ）。通常、検査処理は時間が多くかかるため、ＣＭＰ・洗浄・乾燥処理後の全てのウェーハを検査するわけではなく、抜き取りで検査を行う。即ち図４のＥで示すラインを通る。
【００３９】
図２と図４を比較すると明らかなように、従来の方法に比べて本発明では、工程の数を２／３に減少でき、その分、時間を１０％短縮でき、また装置の設置面積を２０％縮小できた。また装置の製造コストを１５％下げることが出来た。
【００４０】
以上、本発明の半導体製造装置の一例として、欠陥検査装置を内蔵したＣＭＰ装置について述べてきたが、他の装置であるリソグラフィー、成膜（ＣＶＤ、スパッタ、メッキ）、酸化、不純物ドープ、エッチング等の処理を行う他の半導体製造装置についても同様に欠陥検査装置を内蔵した構成にすることができる。
【００４１】
図５は本発明の第二の実施形態である半導体製造装置に含まれるところの、差動排気機構を備えた電子線方式欠陥検査装置の説明図である。図では主な構成要素である電子線欠陥検査装置鏡筒５１、差動排気部５２、ガードリング５４、移動ステージ５５、のみを示しており、その他の制御系、電源系、排気系等は省略している。試料となるウェーハ５３は移動ステージ５５の上に固定され、周囲をガードリング５４で囲われている。ガードリング５４はウェーハ５３と同じ高さ（厚さ）になっており、差動排気部５２の先端とウェーハ５３およびガードリング５４との間の微少隙間５７が、ステージ移動中にも変わらないように考慮されている。移動ステージ５５上の、ガードリング５４およびウェーハ５３に占められる場所以外の場所も、ウェーハと同じ高さになっている。ウェーハの搭載／除去は、ステージ５５上のウェーハ交換位置５６の中心が検査装置の中心に一致する位置で行われる。ウェーハの除去の方法は、移動ステージ５５の上下動ピン３本によりウェーハを持ち上げ、その下にサイドから搬送ロボットのハンドを差込み、更に持ち上げてウェーハをキャッチし、搬送するという手順で行われる。ウェーハ搭載の場合は除去の場合と逆の手順で行なわれる。
【００４２】
図６は図５の差動排気部５２の説明図である。差動排気部５２の差動排気ボディ（５２−３）には、同心円状に排気口Ｉ（５２−１）及び排気口ＩＩ（５２−２）が設けられており、排気口Ｉは広帯域のターボ分子ポンプで排気され、排気口ＩＩはドライポンプで排気される。図では示されていないが、電子線２０２の出口（二次電子入口）はφ１ｍｍ、長さ１ｍｍの穴形状となっており、コンダクタンスを小さくしている。微少隙間５７はステージ５５の高さを制御することにより、通常０．５ｍｍ以下（望ましくは０．１ｍｍ以下）に保たれる。本差動排気部に排気速度１０００リットル／ｍｉｎのドライポンプ及び、排気速度１０００リットル／ｓのターボ分子ポンプを接続して排気した結果、電子線照射部で１０−３Ｐａオーダー、鏡筒内部の電子線出口近傍で１０−４Ｐａオーダーの圧力が得られた。
【００４３】
図７は第三の実施例を説明する図である。電子線欠陥検査装置として写像投影型電子ビーム検査装置を用いた例である。本図では差動排気部は省略している。電子銃２０１から放出された一次電子線２０２は矩形開口で整形され、２段のレンズ２０３、２０４でＥ×Ｂフィルタ２０５の偏向中心面に０．５ｍｍ×０．１２５ｍｍ角に結像される。Ｅ×Ｂフィルタ２０５はウィーンフィルターとも呼ばれ、電極２０６および磁石２０７を有し、電界と磁界を直交させた構造を有し、一次電子線２０２を３５度に曲げて試料方向（試料に垂直な方向）に向け、一方、試料からの二次電子線を直進させる機能を持つ。Ｅ×Ｂフィルタ２０５で偏向された一次電子線２０２はレンズ２０８、２０９で２／５に縮小され、試料２１０に投影される。試料２１０から放出された、パターン画像の情報を持った二次電子２１１は、レンズ２０９、２０８で拡大された後、Ｅ×Ｂフィルタ２０５を直進し、レンズ２１２、２１３で拡大され、ＭＣＰ（マイクロチャンネルプレート）２１５で１万倍に増感されて、蛍光部２１６により光に変換され、リレー光学系２１７を経てＴＤＩ−ＣＣＤ２１８で試料のスキャン速度に同期された電気信号となり、画像表示部２１９で連続した画像として取得される。さらにこの画像は、オンタイムで複数のセル画像との比較および、複数のダイ画像との比較を行うことにより、試料表面（例えばウェーハ等）の欠陥を検出する。さらに、検出された欠陥の形状等の特徴、位置座標および数を記録し、ＣＲＴ上などに出力する。一方、試料基板として、酸化膜や窒化膜といった表面構造の違いや、異なる工程後ごとにそれぞれの試料基板に対して適当な条件を選定し、その条件に従って電子線を照射して、最適な照射条件で照射を行った後、電子線による画像を取得し、欠陥を検出する。
【００４４】
図８は本発明に係る装置の第四の実施形態の構成を概略的に示す図である。
電子銃１から放出された４本の一次電子線３０２（３０２Ａ、３０２Ｂ、３０２Ｃ、３０２Ｄ）は開口絞り３０３で整形され、２段のレンズ３０４、３０５で、Ｅ×Ｂフィルタ３０７の偏向中心面に、１０μｍ×１２μｍの楕円状に結像され、図の紙面に垂直な方向に沿って、偏向器３０６によりラスタースキャンされ、全体として１ｍｍ×０．２５ｍｍの矩形領域を均一にカバーするように照射される。Ｅ×Ｂフィルタ３０７で偏向された４本の一次電子線３０２は、ＮＡ絞り３０８でクロスオーバーを結び、レンズ３０９で１／５に縮小され、試料（ウェーハ）３１０に、２００μｍ×５０μｍをカバーし且つ試料にほぼ垂直になるように照射・投影される。試料３１０から放出されたパターン画像（試料像３１１）の情報を持った４本の２次電子線３１２はレンズ３０９、３１３、３１４で拡大され、磁気レンズ３１５で試料連続移動方向とＴＤＩ−ＣＣＤ３１９の積算段数方向との角度補正が行われ、ＭＣＰ３１６上に全体として４本の二次電子線３１２が合成された矩形画像（拡大投影像３１８）として結像する。この拡大投影像３１８は、ＭＣＰ３１６で１万倍程度に増感されて、蛍光部３１７により光に変換され、ＴＤＩ−ＣＣＤ３１９で試料の連続移動速度に同期された電気信号となり、画像表示部（図示されていない）で連続した画像として取得され、ＣＲＴ上などに出力あるいはメモリー装置に記憶する。この像から、更にセル比較またはダイ比較等により欠陥を検出し、その位置座標、大きさ、あるいは種類などを判別して記憶、表示、出力を行う。
【００４５】
本実施例の一次電子線照射方法を図９により示す。一次電子線３０２は４本の電子線３０２Ａ，３０２Ｂ、３０２Ｃ、３０２Ｄによって構成され、それぞれのビームは１０μｍ×１２μｍの楕円状をしている。それらの電子線はそれぞれが２００μｍ×１２．５μｍの矩形領域をラスタースキャンし、それらが重なり合わないように足し合わせて全体として２００μｍ×５０μｍの矩形領域を照射する。本実施例では一次電子線の照射むらが±３％程度、照射電流は１本の電子線当たり２５０μＡで試料表面で全体として、４本の電子ビームで１．０μＡを得ることができた。電子線の本数を増やすことにより、更に電流を増加でき、高スループットを得ることができる。
【００４６】
図中には示していないが、本装置には、レンズの他に、制限視野絞り、電子線の軸調整のための４極またはそれ以上の極数を有する偏向器（アライナー）、非点収差補正器（スティグメータ）、さらにビーム形状を整形する複数の４重極レンズ（４極子レンズ）など、電子線の照明、結像に必要なユニットを備えている。
【００４７】
電子線照射部は試料表面をできるだけ均一に、かつ照射むらを少なくして、矩形または楕円状に電子線で照射する必要があり、また、スループットをあげるためにはより大きな電流で照射領域を電子線照射する必要がある。従来の電子線照射系は、照射むらが大きく±１０％程度であり、また、電子線照射電流は照射領域において５００ｎＡ程度であった。また、走査型電子線顕微鏡（ＳＥＭ）方式に比べて、広い画像観察領域を一括して電子線照射するためにチャージアップによる結像障害が生じやすいという問題があったが、本方式のように複数の電子ビームを走査して試料に照射する方法により、照射むらを１／３程度に低減出来た。照射電流は試料表面で全体として、４本の電子ビームの場合で、約２倍以上の電流値を得ることができた。電子線の本数を増やすことにより、例えば１６本程度には容易に増やすことが可能であり、更に高電流化でき、従って、高いスループットを得ることができる。また、比較的細いビームをラスタースキャンすることにより、試料表面のチャージが逃げやすくなるために一括照射の場合に比べてチャージアップを１／１０以下に低減できた。
【００４８】
以上、実施例として写像投影方式の電子線欠陥検査装置の例を示したが、走査型電子顕微鏡方式（ＳＥＭ方式）等の欠陥検査装置を使用することも可能である。
【００４９】
図１０は本発明の第５の実施の形態の写像投影光学系を用いた欠陥検査装置を示す。この実施の形態では、反射電子を用いている。
【００５０】
電子銃６０１から画像表示部６１９までの構成部品はすべて図７のものと同様であり、したがって、図７において符号２０１ないし２１９を付された構成部品は、図１０においてはそれぞれ符号６０１ないし６１９を付されている。図１０の実施の形態が図７の実施の形態と異なるのは電子線の軌道のみで、２次電子の軌道６２０は、点線で示したように、試料６１０から大きい放出角で放出されて対物レンズ６０９の作る加速電界で軸方向に加速されるため、小さいビーム束となり対物レンズ６０９に入射する。一方、反射電子６２１は、放出された方向にほぼ直進するため、ビームを制限する開口６２２のアパーチャ径を大きくして十分なＳ／Ｎ比の信号を得られるようにした。反射電子は、ビームのエネルギー幅△Ｖが２次電子に比べて小さいので、開口６２２の径が多少大きくても収差を十分小さくできる。
【００５１】
図１１は本発明の第６の実施の形態の写像投影光学系を用いた、ステンシルマスクの欠陥検査装置の電子光学系を示したものである。
【００５２】
ＬａＢ６電子銃７１１から放出された電子はコンデンサレンズ７１５で集束され、長方形の開口７１９を一様な強度で照明する。成形開口７１９の像は照射レンズ７２１でステンシルマスク８００に結像される。電子銃７１１とコンデンサレンズ７１５とで作られたクロスオーバ像は照射レンズ７２１で対物レンズ７３１の主面７３３に結像される。ステンシルマスク８００でパターン化された通過電子は対物レンズ７３１と拡大レンズ７３５とで拡大されＭＣＰ７１１に結像される。ＭＣＰ７１１で各画素の電子は増倍され、蛍光板７５５にステンシルマスクの拡大像を作る。ここで透過電子の透過率を１．０に近づければＭＣＰで増幅しなくても蛍光板を直接光らせて必要な信号を得ることができる。蛍光板７７５からの光は真空窓７７７から外部へ取り出され、縮小レンズ７７９で１／２に縮小されＴＤＩ検出器７８１に結像される。また、蛍光板からの光をレンズ系ではなく、ＦＯＰでＴＤＩ検出器に導いてもよい。この時さらに、蛍光体はＦＯＰの片面に塗布しても良く、ＦＯＰは真空窓を兼ねてもよい。さらに、電子線に感度を有するＴＤＩ検出器を用いれば、蛍光板、ＦＯＰ等を使わなくてすみ、電子光学系の拡大率も１に近づけられる。この像は電気信号に変換されたのち画像処理回路に入力され、それがパターンデータが収納されているデータストレージからのパターンデータと比較され、欠陥表示装置に欠陥データが出力される。
【００５３】
ステンシルマスク８００は、一軸方向に連続移動中に電子線を照射され、それによって画像取得が行なわれる。
【００５４】
次に本発明に係わる半導体デバイスの製造方法の実施の形態の例を説明する。
【００５５】
図１２は、本発明の半導体デバイスの製造方法の一例を示すフローチャートである。この例の製造工程は以下の各主工程を含む。
（１）ウェーハを製造するウェーハ製造工程（又はウェーハを準備するウェーハ準備工程）４００
（２）露光に使用するマスクを製作するマスク製造工程（又はマスクを準備するマスク準備工程）４０１
（３）ウェーハに必要な加工処理を行うウェーハプロセッシング工程４０２
（４）ウェーハ上に形成されたチップを１個ずつ切り出し、動作可能にならしめるチップ組立工程４０３
（５）できたチップを検査するチップ検査工程４０４
なお、それぞれの工程はさらにいくつかのサブ工程からなっている。
これらの主工程の中で、半導体のデバイスの性能に決定的な影響を及ぼす主工程がウェーハプロセッシング工程である。この工程では、設計された回路パターンをウェーハ上に順次積層し、メモリやＭＰＵとして動作するチップを多数形成する。このウェーハプロセッシング工程は以下の各工程を含む。
（１）絶縁層となる誘電体薄膜や配線部、あるいは電極部を形成する金属薄膜等を形成する薄膜形成工程（ＣＶＤやスパッタリング等を用いる）
（２）この薄膜層やウェーハ基板を酸化する酸化工程
（３）薄膜層やウェーハ基板等を選択的に加工するためのマスク（レチクル）を用いてレジストのパターンを形成するリソグラフィー工程
（４）レジストパターンに従って薄膜層や基板を加工するエッチング工程（例えばドライエッチング技術を用いる）
（５）イオン・不純物注入拡散工程
（６）レジスト剥離工程
（７）さらに加工されたウェーハを検査する検査工程
なお、ウェーハプロセッシング工程は必要な層数だけ繰り返し行い、設計通り動作する半導体デバイスを製造する。
【００５６】
図１３は、図１２のウェーハプロセッシング工程の中核をなすリソグラフィー工程を示すフローチャートである。このリソグラフィー工程は以下の工程を含む。
（１）前段の工程で回路パターンが形成されたウェーハ上にレジストをコートするレジスト塗布工程５００
（２）レジストを露光する露光工程５０１
（３）露光されたレジストを現像してレジストのパターンを得る現像工程５０２
（４）現像されたレジストパターンを安定化させるためのアニール工程５０３
以上の半導体デバイス製造工程、ウェーハプロセッシング工程、リソグラフィー工程については、周知のものであり、これ以上の説明を要しないであろう。
【００５７】
上記（７）の検査工程に本発明に係る欠陥検査方法、欠陥検査装置を用いると、微細なパターンを有する半導体デバイスでも、スループットよく検査ができるので、全数検査が可能となり、製品の歩留まり向上、欠陥製品の出荷防止が可能となる。
【００５８】
図１４は本発明の装置を用いたプロセスの方法の実施例である。前工程から流れてきたウェーハはロットウェーハとパイロットウェーハに分けられる。まずパイロットウェーハに対してプロセス処理が行なわれ、その後、欠陥検査・欠陥解析が実施される。その結果、問題があれば、プロセス条件を変更して再度プロセス処理が行なわれる。問題が無くなれば、そのプロセス条件でロットウェーハが処理され、次工程に流される。
【００５９】
すなわち、処理が行なわれたウェーハの欠陥検査を行ない、その結果をプロセスにフィードバックして、より良いプロセス条件を決めればよいのである。
〔発明の効果〕
【００６０】
本発明はＣＭＰ装置等の半導体製造装置に欠陥検査装置を組み込み一体型の装置を構成することにより、ロード、アンロード、ウェーハ輸送工程を２／３にすることが出来、その分ＣＭＰ処理及び検査時間を１０％短縮でき、また装置の設置面積を２０％縮小出来た。また装置の製造コストを１５％下げることができる。
【００６１】
また、本発明のステンシルマスクの欠陥検査装置では、同時に２０００画素の画像を取得できるので、一画素当たりの信号取得時間を１００倍に増してＳ／Ｎ比を向上させても従来装置より２０倍の高スループット化が可能である。さらに、反射電子信号を用いると表面の帯電の影響を小さくできるので、２次電子を用いるより、高スループット化が可能である。
【図面の簡単な説明】
【００６２】
【図１】図１は本発明の原理を説明する構成図である。
【図２】図２は本発明の工程例を示す図である。
【図３】図３従来方式の説明図である。
【図４】図４は従来方式の工程例を示す図である。
【図５】図５は第二の実施形態を示す図である。
【図６】図６は差動排気部の説明図である。
【図７】図７は第三の実施形態を示す図である。
【図８】図８は第四の実施形態を示す図である。
【図９】図９は図８の電子線照射方法を示す図である。
【図１０】図１０は反射電子を用いる写像投影方式の電子顕微鏡の光学系の概略図である。
【図１１】図１１は透過電子を用いた写像投影方式の電子顕微鏡を用いたステンシルマスクの欠陥検査装置の概略図である。
【図１２】図１２はデバイス製造プロセスのフローチャートである。
【図１３】図１３はリングラフィ工程のフローチャートである。
【図１４】図１４は本発明の装置を用いたプロセスの方法の実施例を示すフローチャートである。
【符号の説明】
【００６３】
１  ロード部、２  ＣＭＰ部、３  洗浄部、  ４  乾燥部、  ５  検査部、６  アンロード部、２１  ロードユニット、２２  ＣＭＰユニット、  ２３  洗浄ユニット、２４  乾燥ユニット、２５  検査ユニット、２６  アンロードユニット、１００  化学的機械研磨装置、１０１  試料ロード工程、１０２  ＣＭＰ工程、１０３  洗浄工程、１０４  乾燥工程、１０５  検査工程、１０６  試料アンロード工程、１０７  前工程、１０８  試料輸送工程、１０９  次工程、６２１  反射電子軌道、６０１  ＬａＢ６電子銃、６０２  一次ビーム光軸、６０３  コンデンサレンズ、６０４  照射レンズ、６０５  Ｅ×Ｂ分離器、６０６  電磁偏向器、６０７  静電偏向器、６０８  投影レンズ、６０９  対物レンズ、６１０  試料、６１１  光軸、６１２  拡大レンズ、６１３  拡大レンズ、６１５ＭＣＰ、６１６  蛍光部、  ６１７  窓、６１８  縮小光学レンズ、６１９  ＴＤＩ、６２０  ２次電子軌道、７１１  ＬａＢ６電子銃、７１５  コンデンサレンズ、７２１  照射レンズ、７１９  成形開口、７３１  対物レンズ、７３５  拡大投影レンズ、７３７  第１拡大像、７７１  ＭＣＰ、７７５  蛍光部、７７９  縮小レンズ、７８１  ＴＤＩ検出器、７１１ａ  ＬａＢ６カソード、７１１ｂ  ウェーネルト、７１１ｃ  アノード、７１３  成形開口、７１７  成形偏向器、７２７  検出器、７２５  偏向器、７２３  ＮＡ開口、７１０  照射光学系、５０  ステージ、Ｂ１，Ｂ２，Ｂ５  物点、α  開口半角、７３１ａ  第１対物レンズ、７３１ｂ  第２対物レンズ、７３３  ＮＡ開口、７３５ａ、７３５ｂ  第１及び第２拡大レンズ。
【図１】
2007281492.tif 000003
【図２】
2007281492.tif 000004
【図３】
2007281492.tif 000005
【図４】
2007281492.tif 000006
【図５】
2007281492.tif 000007
【図６】
2007281492.tif 000008
【図７】
2007281492.tif 000009
【図８】
2007281492.tif 000010
【図９】
2007281492.tif 000011
【図１０】
2007281492.tif 000012
【図１１】
2007281492.tif 000013
【図１２】
2007281492.tif 000014
【図１３】
2007281492.tif 000015
【図１４】
2007281492.tif 000016
【手続補正書】
【提出日】平成19年5月2日(2007.5.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ウェーハのための半導体製造装置であって、
前記半導体製造装置は、ロード部と、アンロード部と、ＣＭＰ部と、洗浄部と、乾燥部と、試料表面の電子線照射領域を減圧するための差動排気システムおよびステージを有する電子線欠陥検査装置とを有しており、
前記ステージには、ウェーハを囲み且つ該ウェーハと同じ厚さを有するガードリングが設けられていることを特徴とする半導体製造装置。
【請求項２】
前記ステージ上の、前記ガードリングおよびウェーハに占められる場所以外の場所がウェーハと同じ高さになっていることを特徴とする請求項１記載の半導体製造装置。
【請求項３】
前記電子線欠陥検査装置が、前記ＣＭＰ部、前記乾燥部、および前記アンロード部のいずれか一つ又はいずれか二つあるいは三つに近接して設置されていることを特徴とする請求項１または２記載の半導体製造装置。
【請求項４】
前記電子線欠陥検査装置が走査型電子顕微鏡（ＳＥＭ）方式の電子線欠陥検査装置であることを特徴とする請求項１乃至３のいずれか記載の半導体製造装置。
【請求項５】
前記電子線欠陥検査装置に用いられる一次電子線が複数の電子線で構成されており、試料からの二次電子は、Ｅ×Ｂフィルタ（ウィーンフィルタ）により一次電子線の光軸から分離されて複数の電子線検出器で検出されるようになされていることを特徴とする請求項４記載の半導体製造装置。
【請求項６】
前記電子線欠陥検査装置が写像投影型電子顕微鏡方式の電子線欠陥検査装置であることを特徴とする請求項１乃至５のいずれか記載の半導体製造装置。
【請求項７】
前記電子線欠陥検査装置に用いられる一次電子線が複数の電子線で構成されており、該複数の電子線は走査しながら試料に照射され、試料からの二次電子は、Ｅ×Ｂフィルタ（ウィーンフィルタ）により一次電子線の光軸から分離されて二次元又はラインイメージセンサで検出されるようになされていることを特徴とする請求項６記載の半導体製造装置。
【請求項８】
写像投影された試料像を蛍光板で光学像に変換し、該光学像をＦＯＰまたはレンズ系によってＴＤＩ検出器に結像させる方式であることを特徴とする請求項７記載の電子線装置。
【請求項９】
写像投影された試料像を、電子線に感度を有するＴＤＩ検出器に結像させる方式であることを特徴とする請求項７記載の電子線装置。
【請求項１０】
試料が静電チャックで試料台に固定されるようになされており、該試料台の位置を計測するためのレーザ干渉計が設けられており、前記試料はロード・アンロード用のロードロック室でも静電チャックで固定されるようになされていることを特徴とする請求項７記載の電子線装置。
【請求項１１】
ウェーハのための半導体製造装置であって、
前記半導体製造装置は、ロード部と、アンロード部と、ＣＭＰ部と、洗浄部と、乾燥部と、試料表面の電子線照射領域を減圧するための差動排気システムおよびステージを有する電子線欠陥検査装置とを有しており、
前記半導体製造装置は、前工程から流れてきたウェーハをロットウェーハとパイロットウェーハとに分けるとともに、前記パイロットウェーハに対して、前記ＣＭＰ部、洗浄部、乾燥部によってプロセス処理を行い、且つ、前記プロセス処理が行われた前記パイロットウェーハに対して、前記電子線欠陥検査装置によって欠陥検査・欠陥解析を行うようになされており、
前記半導体製造装置は、前記欠陥検査装置による前記パイロットウェーハの欠陥検査に基づいて決定されたプロセス条件で前記ロットウェーハをプロセス処理するようになされており、
前記半導体製造装置は、前記ＣＭＰ部、洗浄部、乾燥部によるＣＭＰ工程、洗浄工程、乾燥工程が不要なウェーハについて、該ＣＭＰ工程、洗浄工程、乾燥工程を通さずに前記電子線欠陥検査装置へと送るようになされており、
前記ステージには、ウェーハを囲み且つ該ウェーハと同じ厚さを有するガードリングが設けられていることを特徴とする半導体製造装置。