(57)【要約】【課題】  半導体装置及びその製造方法において、優れた放熱性能を得ると共に薄型化・小型化により占有スペースを削減すること。【解決手段】  半導体チップ収容領域に貫通孔２が形成された板状の基材３と、貫通孔６に収容された半導体チップ２と、半導体チップ２に接続された接続ワイヤー４と、接続ワイヤー４を封止するように基材３の上面３ａに塗布されたモールド樹脂５と、を備える。これにより、半導体チップ２が基材３の貫通孔６内に収容されるので、半導体装置１の薄型化及び小型化を図ることができ、占有スペースの削減が可能となる。【選択図】  図２
2007042822.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ収容領域に貫通孔が形成された板状の基材と、
前記貫通孔内に収容固定され底面が前記貫通孔の下部開口端で露出している半導体チップと、
前記基材の上面で前記半導体チップと前記基材との電気的接続を行う接続ワイヤーと、
前記基材の上面に塗布され前記半導体チップ上を前記接続ワイヤーと共に封止する封止材と、を備えることを特徴とする半導体装置。
【請求項２】
前記半導体チップが、パワーＩＣチップであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
板状の基材の半導体チップ収容領域に貫通孔を形成する工程と、
前記貫通孔に半導体チップを収容する工程と、
収容した前記半導体チップと前記基材との電気的接続を前記基材の上面で接続ワイヤーで行う工程と、
前記基材の上面に封止材を塗布し、前記半導体チップ上を前記接続ワイヤーと共に封止する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記半導体チップを収容する工程で、前記基材の底面に粘着テープを貼着した状態で前記半導体チップを前記貫通孔に挿入し、
前記封止する工程後に、前記粘着テープを剥がすことを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばパワーＩＣチップのように発熱する半導体チップを有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
パワートランジスタを内蔵するパワーＩＣチップなど大電力を消費するパワーデバイスで発生した熱を外部に放散させるために、例えば銅（Ｃｕ）や銅合金で構成されたヒートシンク上にパワーデバイスを搭載し、発生した熱をヒートシンクに放散させる構成の半導体装置が提供されている（例えば、特許文献１参照）。
この半導体装置は、パワーデバイスがヒートシンク上にハンダなどの接着材を介して載置されており、さらにこのヒートシンクを基板上に接着材で接着することで基板に搭載される。また、パワーデバイスにはアルミワイヤーが接続されており、パワーデバイス及びアルミワイヤーをモールド樹脂によって封止している。
この半導体装置では、パワーデバイスで発生した熱がヒートシンクを介して基板に伝導され、放散される。なお、放熱性能を向上させるためには、ヒートシンクに放熱性の良好な材料を適用するか、基板との接触面積をより大きくした形状とする手法が用いられている。
【０００３】
【特許文献１】特開平５−１８３１０１号公報（段落番号００２４、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の半導体装置には、以下の課題が残されている。すなわち、上記従来の半導体装置においても、より薄型化して占有スペースを低減することが望まれているが、パワーデバイスがヒートシンク上に載置されているので、全体として薄型化が困難であった。また、ヒートシンクの大きさにより放熱性が左右され、ヒートシンクが大きくなるほど製品全体のサイズが大きくなってしまうと共に、ヒートシンクにより部材コストが増加してしまう不都合があった。
【０００５】
本発明は、前述の課題に鑑みてなされたもので、放熱性能に優れ、薄型化及び小型化を図って占有スペースを削減した低コストな半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の半導体装置は、半導体チップ収容領域に貫通孔が形成された板状の基材と、前記貫通孔内に収容固定され底面が前記貫通孔の下部開口端で露出している半導体チップと、前記基材の上面で前記半導体チップと前記基材との電気的接続を行う接続ワイヤーと、前記基材の上面に塗布され前記半導体チップ上を前記接続ワイヤーと共に封止する封止材と、を備えることを特徴とする。
【０００７】
また、本発明の半導体装置の製造方法は、板状の基材の半導体チップ収容領域に貫通孔を形成する工程と、前記貫通孔に半導体チップを収容する工程と、収容した前記半導体チップと前記基材との電気的接続を前記基材の上面で接続ワイヤーで行う工程と、前記基材の上面に封止材を塗布し、前記半導体チップ上を前記接続ワイヤーと共に封止する工程と、を有することを特徴とする。
【０００８】
これらの半導体装置及びその製造方法によれば、半導体チップが基材の貫通孔内に収容されるので、半導体装置の薄型化及び小型化を図ることができ、占有スペースの削減が可能となる。また、基板と半導体チップとを、ヒートシンクを介在させることなく直接、接触可能であると共に半導体チップの各側面が貫通孔の内壁に接触するので、半導体チップの底面から基板に直接放熱されると共に半導体チップの側面からも基材へ放熱されて優れた放熱性能を得ることができる。また、ヒートシンクを介在させる必要がないので、部材コストの低減を図ることができる。
【０００９】
また、本発明の半導体装置は、前記半導体チップがパワーＩＣチップであることを特徴とする。すなわち、この半導体装置では、高い発熱を生じるパワーＩＣチップを半導体チップとして適用することが好適である。
【００１０】
また、本発明の半導体装置の製造方法は、前記半導体チップを収容する工程で、前記基材の底面に粘着テープを貼着した状態で前記半導体チップを前記貫通孔に挿入し、前記封止する工程後に、前記粘着テープを剥がすことを特徴とする。すなわち、この半導体装置の製造方法では、貫通孔内に半導体チップを収容したときに半導体チップが粘着テープによって固定され位置決めされるので、接続ワイヤーの接続や封止材による封止が容易に行える。したがって、半導体装置の製造効率を向上させることができる。
【発明の効果】
【００１１】
本発明の半導体装置及びその製造方法によれば、貫通孔内に半導体チップを収容すると共に下部開口端に半導体チップの底面を露出させることで、半導体チップの底面を基板に直接、接触させると共に半導体チップの各側面を貫通孔の内壁に接触させて放熱させることができ、放熱性能の向上を図ることができる。また、半導体チップが貫通孔内に収容されることにより、薄型化及び小型化が可能になり、占有スペースの削減を図ることができる。さらに、ヒートシンクを不要とすることで、部材コストの削減を図ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る半導体装置及びその製造方法の一実施形態を、図１から図４を参照しながら説明する。
【００１３】
本実施形態による半導体装置１は、図１及び図２に示すように、半導体チップ２と、半導体チップ２を半導体チップ収容領域の貫通孔６内に収容する板状の基材３と、半導体チップ２と基材３との電気的接続を行う接続ワイヤー４と、基材３の上面３ａに塗布され半導体チップ２上を接続ワイヤー４と共に封止するモールド樹脂（封止材）５と、を備えている。また、この半導体装置１は、図２に示すように、Ａｇ（銀）ペーストなどの接着材（図示略）を介してマザーボード（基板）Ｂ上に基材３の底面３ｂが接するように実装される。
【００１４】
上記半導体チップ２は、大電力を消費するパワーＩＣチップであって、板状を有している。ここで、半導体チップ２の厚さは、例えば０．３ｍｍとなっている。
上記基材３は、ガラスエポキシ基板によって構成されており、半導体チップ２を収容する半導体チップ収容領域に半導体チップ２を収容可能な貫通孔６が形成されている。ここで、基材３の厚さは例えば０．３ｍｍであって半導体チップ２の厚さとほぼ同一となっており、半導体チップ２の底面が基材３の底面３ｂにおける貫通孔６の下部開口端に面一に位置している。
【００１５】
上記接続ワイヤー４は、半導体チップ２の上面に形成されているボンディングパッド状の端子（図示略）と基材３の側面に形成された外部電極７の上面とを電気的に接続しており、大電流が流れることから、Ａｕ（金）ワイヤーが用いられている。上記外部電極７は、基材３の側面に形成された凹部にＡｕ（金）をメッキした状態で構成されている。
上記モールド樹脂５は、例えばエポキシ系樹脂などで形成されており、その厚さが例えば０．３ｍｍ〜０．３５ｍｍとなっている。
【００１６】
次に、このような構成の半導体装置１の製造方法について、図３及び図４を用いて説明する。なお、本実施形態においては、複数の半導体装置１を一括形成する場合について説明する。
【００１７】
まず、基材３において半導体チップ２が収容される半導体チップ収容領域と、外部電極７が形成される外部電極形成領域と、にそれぞれ貫通孔６、８及び溝９を形成する（図３（ａ））。次に、貫通孔６及び溝９にＡｕをメッキ等により充填して外部電極７を形成する（図３（ｂ））。
続いて、基材３の底面３ｂに粘着テープ１０を貼着し、貫通孔６内に半導体チップ２を落とし込んで収容する（図３（ｃ））。ここで、半導体チップ２の厚さと基材３の厚さとがほぼ同一であるため、半導体チップ２の上面及び底面がそれぞれ貫通孔６の両開口端に位置する。また、貫通孔６の下部開口端を粘着テープ１０で覆っているため、半導体チップ２の底面が粘着テープ１０に接着されて貫通孔６内で半導体チップ２が固定され位置決めされる。
【００１８】
次に、ワイヤーボンディングにより半導体チップ２の端子と外部電極７とを接続ワイヤー４で接続する（図４（ａ））。その後、基材３の上面３ａにモールド樹脂５を塗布し、半導体チップ２上を接続ワイヤー４と共に封止することで、半導体チップ２を基材３に接着固定する（図４（ｂ））。この際、貫通孔６の内壁と半導体チップ２との間隙にもモールド樹脂５が充填されることで、貫通孔６内で半導体チップ２が強固に固定される。
最後に、粘着テープ１０を剥離してダイシングによって半導体装置１毎に切断、分離する（図４（ｃ））。なお、粘着テープ１０を付けたままダイシングし、その後、粘着テープ１０を剥離しても構わない。
以上のようにして、複数の半導体装置１が作製される。
【００１９】
このように製造した半導体装置１を、Ａｇペーストを介してマザーボードＢ上に実装すると共に外部電極７とマザーボードＢ上に形成された配線パターンとを接続することで、外部電極７をマザーボードＢ上に実装された他の半導体チップなどと電気的に接続する。この状態で半導体チップ２を駆動させると、半導体チップ２が大電力を消費することで発熱するが、半導体チップ２で発生した熱は、Ａｇペーストを介して接したマザーボードＢに直接的に伝達されて放散される。
【００２０】
以上のように、本実施形態における半導体装置１及びその製造方法によれば、半導体チップ２が基材３の貫通孔６内に収容されるので、サーフェスマウントデバイス型のパワーモジュールとして半導体装置１の薄型化及び小型化を図ることができ、占有スペースの削減が可能となる。また、ヒートシンクを介在させる必要がないので、部材コストの低減を図ることができる。
【００２１】
また、マザーボードＢと半導体チップ２とをヒートシンクのような媒体を介在させることなく直接、接触可能であると共に半導体チップ２の各側面が貫通孔６の内壁に接触するので、半導体チップ２の底面からマザーボードＢに直接放熱されると共に半導体チップ２の側面からも基材３へ放熱されることで、優れた放熱性能を得ることができる。特に、フリップチップタイプのＩＣに比べ、半導体チップ２を直接マザーボードＢに接することができるので、高い放熱効果を得ることができる。なお、半導体チップ２がワイヤーボンディングタイプのＩＣであるので、既存のワイヤーボンディング設備を使用することができ、この点でも製造コストを安価に設定することが可能になる。
【００２２】
また、本実施形態における半導体装置１の製造方法によれば、貫通孔６内に半導体チップ２を落とし込んで収容したときに半導体チップ２が粘着テープ１０によって固定され位置決めされるので、接続ワイヤー４の接続やモールド樹脂５による樹脂封止を容易に行うことができる。したがって、半導体装置１の製造効率を向上させることができる。
【００２３】
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００２４】
例えば、上述した実施形態では半導体装置１が半導体チップ２を１つ有しているが、貫通孔６を複数形成して複数かつ種々の半導体チップを収容する構成としてもよく、複数の半導体チップが収容可能な大きさの貫通孔６を形成して半導体チップを複数収容する構成としてもよい。
また、基材３上に他の半導体チップを搭載し、この半導体チップと貫通孔６内の半導体チップ２とを接続ワイヤー４で接続することで、モジュール化した構成としてもよい。
【００２５】
また、半導体チップ２としてパワーＩＣチップのようなパワーデバイスを適用しているが、他の発熱するデバイス（能動素子）を有した半導体チップとして、ＭＯＳＦＥＴ（Metal Oxide Silicon Field Effect Transistor）やＩＰＭ（Intelligent Power Module）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などを適用しても構わない。
また、半導体チップ２として、ＬＥＤ（Light Emitting Diode）やＬＤ（Laser Diode）などのような発光素子を適用してもよい。ここで、ＬＥＤやＬＤを用いる場合には、モールド樹脂５の材料としてＬＥＤやＬＤから出射する波長の光を透過するような材料を用いることが望ましい。
【００２６】
また、基材３やモールド樹脂５の厚さは、設計に応じて適宜変更してもよい。
また、半導体チップ２の厚さと基材３の厚さとが同等となっているが、半導体チップ２が貫通孔６内に収容されていればよく、設計に応じて適宜変更してもよい。この際、半導体チップ２の底面が、基材３の底面３ｂにおける貫通孔６の下部開口端に位置していることが望ましい。
また、半導体チップ２と外部電極７とをＡｕワイヤーで接続しているが、アルミワイヤーなど、他の金属線によるワイヤーボンディングによって接続してもよい。
【００２７】
また、上述した実施形態では、複数の半導体装置１がダイシングによって分割かつ分離されることによって製造されているが、１つずつ個別に製造してもよい。
また、上述したように、基材３の底面３ｂに粘着テープ１０を貼付してから半導体チップ２を貫通孔６内に収容することが好ましいが、粘着テープ１０を貼付せずに半導体チップ２の収容を行っても構わない。
また、貫通孔６内に半導体チップ２を収容するときに、貫通孔６の内壁と半導体チップ２とをモールド樹脂５以外の接着材を用いて接着してもよい。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態における半導体装置を示す斜視図である。
【図２】図１のＸ−Ｘ線矢視断面図である。
【図３】本発明の一実施形態における半導体装置の製造方法において、貫通孔形成から粘着テープ貼り付けまでを工程順に示す斜視図である。
【図４】本発明の一実施形態における半導体装置の製造方法において、半導体チップ収容からダイシングまでを工程順に示す斜視図である。
【符号の説明】
【００２９】
１…半導体装置、２…半導体チップ、３…基材、３ａ…基材の上面、３ｂ…基材の底面、４…接続ワイヤー、５…モールド樹脂（封止材）、６…貫通孔、１０…粘着テープ
【図１】
2007042822.tif 000003
【図２】
2007042822.tif 000004
【図３】
2007042822.tif 000005
【図４】
2007042822.tif 000006