(57)【要約】【課題】ホットキャリア効果に対する信頼性を向上させると共にソースドレイン拡散層の接合耐圧を低下させることがない半導体装置を実現できるようにする。【解決手段】半導体装置は、半導体基板１１の一部に形成された活性領域１２と、活性領域１２を囲むように形成された素子分離領域１３と、活性領域１２の上にゲート絶縁膜１６を介在させて選択的に形成されたゲート電極１７と、ゲート電極１７の両側面上に形成されたサイドウォール２２と、活性領域１２におけるゲート電極１７を挟んで両側の部分にそれぞれ形成されたドレイン拡散層１８及びソース拡散層１８とを備えている。ドレイン拡散層１８及びソース拡散層１８のうちの少なくともドレイン拡散層１８の上部には、窒素イオンが導入された窒素拡散領域１４が素子分離領域１３と間隔をおいて形成されている。【選択図】図１
2007281068.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成された活性領域と、
前記活性領域を囲むように形成された素子分離領域と、
前記活性領域の上にゲート絶縁膜を介在させて選択的に形成されたゲート電極と、
前記ゲート電極及びゲート絶縁膜の側面上に形成されたサイドウォールと、
前記活性領域における前記ゲート電極の両側方の領域にそれぞれ形成されたドレイン拡散層及びソース拡散層と、
前記ドレイン拡散層及びソース拡散層のうちの少なくともドレイン拡散層の上部に形成され、窒素イオンが導入された窒素拡散領域とを備え、
前記ドレイン拡散層及びソース拡散層は、前記ゲート電極側に形成された低濃度不純物領域と、前記低濃度不純物領域よりも外側に形成され且つ前記低濃度不純物領域と比べて不純物濃度が高い高濃度不純物領域とを有し、
前記窒素拡散領域と前記素子分離領域との間には間隔が設けられていることを特徴とする半導体装置。
【請求項２】
前記ゲート電極及びゲート絶縁膜の側面と前記サイドウォールの側面との間に形成されたオフセットスペーサをさらに備えていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板に活性領域及び該活性領域を囲む素子分離領域を形成する工程（ａ）と、
前記活性領域の上にゲート絶縁膜形成膜及び導電膜を順次形成する工程（ｂ）と、
前記ゲート絶縁膜形成膜及び導電膜をパターニングすることによりゲート絶縁膜及びゲート電極をそれぞれ形成する工程（ｃ）と、
前記活性領域に前記ゲート電極をマスクとして不純物イオンの注入を行うことにより、前記活性領域における前記ゲート電極の両側方の領域にドレイン拡散層及びソース拡散層の低濃度不純物領域をそれぞれ形成する工程（ｄ）と、
前記活性領域における前記ドレイン拡散層及びソース拡散層となる部分と前記素子分離領域との境界部分を選択的に覆う窒素イオン注入マスクを形成する工程（ｅ）と、
前記窒素イオン注入マスク及び前記ゲート電極をマスクとして前記活性領域に窒素イオンを注入することにより窒素拡散領域を形成する工程（ｆ）と、
前記工程（ｆ）よりも後に、前記窒素イオン注入マスクを除去する工程（ｇ）と、
前記工程（ｄ）よりも後に、前記ゲート電極及びゲート絶縁膜の側面を覆うサイドウォールを形成する工程（ｈ）と、
前記サイドウォールをマスクとして前記活性領域に前記工程（ｃ）と比べて高濃度の不純物イオンを注入することにより前記ドレイン拡散層及びソース拡散層の高濃度領域をそれぞれ形成する工程（ｉ）とを備えていることを特徴とする半導体装置の製造方法。
【請求項４】
前記工程（ｃ）よりも後で且つ前記工程（ｄ）よりも前に、前記半導体基板の上に前記ゲート電極を覆うオフセットスペーサ形成膜を形成した後、該オフセットスペーサ形成膜をエッチバックすることにより、前記ゲート電極及びゲート絶縁膜の側面を覆うオフセットスペーサを形成する工程（ｊ）をさらに備えていることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記工程（ａ）において、前記素子分離領域は前記活性領域の上面から突出した突出部を有するように形成し、
前記工程（ｊ）において、前記オフセットスペーサ形成膜は、前記突出部の側面を覆うように形成し、
前記工程（ｅ）は、前記工程（ｊ）において前記オフセットスペーサ形成膜をエッチングする際に、前記オフセットスペーサ形成膜における前記突出部の側面を覆う部分を残すことにより前記窒素イオン注入マスクを形成する工程であり、
前記工程（ｄ）は、前記工程（ｅ）よりも後で且つ前記工程（ｈ）よりも前に行うことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記工程（ａ）において、前記素子分離領域は前記活性領域の上面から突出した突出部を有するように形成し、
前記工程（ｂ）において、前記ゲート絶縁膜形成膜は前記突出部の側面を覆うように形成し、
前記工程（ｅ）は、前記工程（ｂ）において前記ゲート絶縁膜形成膜をパターニングする際に、前記ゲート絶縁膜形成膜における前記突出部の側面を覆う部分を残すことにより前記窒素注入マスクを形成する工程であり、
前記工程（ｄ）は、前記工程（ｅ）よりも後で且つ前記工程（ｈ）よりも前に行うことを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、特にホットキャリアに対する信頼性が高い半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の微細化に伴いホットキャリア効果によるＭＯＳＦＥＴの劣化が問題となっている。ホットキャリア効果を抑制する方法として、ドレイン拡散層を高濃度不純物領域と低濃度不純物領域とにより形成するＬＤＤ（Lightly Doped Drain）構造を用い、ＭＯＳＦＥＴの内部電界を弱めることが知られている。しかし、微細化が進むにつれＬＤＤ構造のみでは、十分にホットキャリア効果を抑制できなくなっている。
【０００３】
ホットキャリア効果の抑制をさらに効果的に行うために、ＭＯＳＦＥＴにおける電界が集中しやすい部分に窒素イオンを導入する方法が知られている。例えば、特許文献１においては、窒素を含むガス雰囲気における熱処理及び窒素イオンの注入等により基板の活性領域における窒素濃度を高め、ゲート絶縁膜と半導体基板との界面準位を低下させてホットキャリア効果に対する信頼性を向上させる方法が開示されている。
【特許文献１】特開２００３−３４７４２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記従来の半導体装置は、活性領域全体に窒素イオンの導入が行われている。このため、ソースドレイン拡散層における素子分離領域と接する部分にも窒素イオンが導入され、素子分離領域の近傍に結晶欠陥層が形成されてしまうという問題がある。
【０００５】
素子分離領域の近傍に形成された結晶欠陥層はソースドレイン拡散層のｐｎ接合位置に近いため、動作電圧を印加した際に接合リークが著しく増加してしまう。その結果、ソースドレイン拡散層の接合耐圧を低下させてしまうという問題を生じる。
【０００６】
本発明は、前記従来の問題を解決し、ホットキャリア効果に対する信頼性を向上させると共にソースドレイン拡散層の接合耐圧を低下させることがない半導体装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
前記の目的を達成するため、本発明は半導体装置を、素子分離領域と間隔をおいて形成された窒素拡散領域を備える構成とする。
【０００８】
具体的に本発明に係る半導体装置は、半導体基板と、半導体基板に形成された活性領域と、活性領域を囲むように形成された素子分離領域と、活性領域の上にゲート絶縁膜を介在させて選択的に形成されたゲート電極と、ゲート電極及びゲート絶縁膜の側面上に形成されたサイドウォールと、活性領域におけるゲート電極の両側方の領域にそれぞれ形成されたドレイン拡散層及びソース拡散層と、ドレイン拡散層及びソース拡散層のうちの少なくともドレイン拡散層の上部に形成され、窒素イオンが導入された窒素拡散領域とを備え、ドレイン拡散層及びソース拡散層は、ゲート電極側に形成された低濃度不純物領域と、低濃度不純物領域よりも外側に形成され且つ低濃度不純物領域と比べて不純物濃度が高い高濃度不純物領域とを有し、窒素拡散領域と素子分離領域との間には間隔が設けられていることを特徴とする。
【０００９】
本発明の半導体装置によれば、窒素拡散領域と素子分離領域との間には間隔が設けられているため、ソースドレイン拡散層のｐｎ接合部と窒素拡散領域との距離を大きくすることができる。従って、動作電圧印加時に形成されるｐｎ接合部の空乏層が、窒素拡散領域に生じる結晶欠陥層と接することがないので、接合耐圧の低下を抑えることができる。また、ゲート電極の側端部の下には、窒素拡散領域が形成されているので、ホットキャリア効果を十分に抑制することができる。
【００１０】
本発明の半導体装置は、ゲート電極及びゲート絶縁膜の側面とサイドウォールの側面との間に形成されたオフセットスペーサをさらに備えていることが好ましい。このような構成とすることにより、ゲート電極とソースドレイン拡散層の低濃度領域との間に生じる寄生容量を低減できる。従って、半導体装置の回路遅延を抑えることが可能となる。
【００１１】
本発明に係る半導体装置の製造方法は、半導体基板に活性領域及び該活性領域を囲む素子分離領域を形成する工程（ａ）と、活性領域の上にゲート絶縁膜形成膜及び導電膜を形成する工程（ｂ）と、ゲート絶縁膜形成膜及び導電膜をパターニングすることによりゲート絶縁膜及びゲート電極をそれぞれ形成する工程（ｃ）と、活性領域にゲート電極をマスクとして不純物イオンの注入を行うことにより、活性領域におけるゲート電極の両側方の部分にドレイン拡散層及びソース拡散層の低濃度不純物領域をそれぞれ形成する工程（ｄ）と、活性領域におけるドレイン拡散層及びソース拡散層となる部分と素子分離領域との境界部分を選択的に覆う窒素イオン注入マスクを形成する工程（ｅ）と、窒素イオン注入マスク及びゲート電極をマスクとして活性領域に窒素イオンを注入することにより窒素拡散領域を形成する工程（ｆ）と、工程（ｆ）よりも後に窒素イオン注入マスクを除去する工程（ｇ）と、工程（ｄ）よりも後に、ゲート電極の側面を覆うサイドウォールを形成する工程（ｈ）と、サイドウォールをマスクとして活性領域に工程（ｃ）と比べて高濃度の不純物イオンを注入することによりドレイン拡散層及びソース拡散層の高濃度領域をそれぞれ形成する工程（ｉ）とを備えていることを特徴とする。
【００１２】
本発明の半導体装置の製造方法によれば、活性領域におけるドレイン拡散層及びソース拡散層となる部分の素子分離領域との境界部分を選択的に覆う窒素注入マスクを形成する工程を備えているため、窒素拡散領域を素子分離領域と間隔をおいて形成することができる。従って、動作電圧印加時に形成されるｐｎ接合部の空乏層が、窒素拡散領域に生じる結晶欠陥層と接することがない半導体装置を容易に実現できる。
【００１３】
本発明の半導体装置の製造方法は、工程（ｃ）よりも後で且つ工程（ｄ）よりも前に、半導体基板の上にゲート電極を覆うオフセットスペーサ形成膜を形成した後、該オフセットスペーサ形成膜をエッチングすることにより、ゲート電極の側面を覆うオフセットスペーサを形成する工程（ｊ）をさらに備えていることが好ましい。このような構成とすることによりダブルサイドウォール構造を備えた半導体装置を形成することができる。
【００１４】
本発明の半導体装置の製造方法において、工程（ａ）において、素子分離領域は活性領域の上面から突出した突出部を有するように形成し、工程（ｊ）において、オフセットスペーサ形成膜は、突出部の側面を覆うように形成し、工程（ｅ）は、工程（ｊ）においてオフセットスペーサ形成膜をエッチングする際に、オフセットスペーサ形成膜における突出部の側面を覆う部分を残すことにより窒素イオン注入マスクを形成する工程であり、工程（ｄ）は、前記工程（ｅ）よりも後で且つ前記工程（ｈ）よりも前に行うことが好ましい。このような構成とすることにより、オフセットスペーサの形成と、窒素注入マスクの形成とを同時に行うことができるので、工程を簡略化できる。
【００１５】
本発明の半導体装置の製造方法において、工程（ａ）において、素子分離領域は活性領域の上面から突出した突出部を有するように形成し、工程（ｂ）において、ゲート絶縁膜形成膜は突出部の側面を覆うように形成し、工程（ｅ）は、工程（ｂ）においてゲート絶縁膜形成膜をパターニングする際に、ゲート絶縁膜形成膜における突出部の側面を覆う部分を残すことにより窒素注入マスクを形成する工程であり、工程（ｄ）は、前記工程（ｅ）よりも後で且つ前記工程（ｈ）よりも前に行うことが好ましい。このような構成とすることにより、ゲート絶縁膜の形成と、窒素注入マスクの形成とを同時に行うことができので、工程を簡略化することができる。
【発明の効果】
【００１６】
本発明に係る半導体装置によれば、ホットキャリア効果に対する信頼性を向上させると共にソースドレイン拡散層の接合耐圧を低下させることがない半導体装置を実現できる。
【発明を実施するための最良の形態】
【００１７】
（一実施形態）
本発明の一実施形態について図面を参照して説明する。図１は一実施形態に係る半導体装置の断面構成を示している。図１に示すように一実施形態の半導体装置は、半導体基板１１に形成されたＬＤＤ構造を有するＮ型ＭＯＳＦＥＴである。
【００１８】
基板１１には、素子分離領域１３に囲まれたＰ型の活性領域１２が形成されている。活性領域１２の上には酸化シリコン（ＳｉＯ2）からなるゲート絶縁膜１６を介在させてゲート電極１７が選択的に形成されている。ゲート電極１７及びゲート絶縁膜１６の側面上には窒化シリコンからなるサイドウォール２２が形成されている。
【００１９】
活性領域１２におけるゲート電極１７の両側端部の下側から素子分離領域１３までの部分には、Ｎ型のソースドレイン拡散層１８がそれぞれ形成されている。各ソースドレイン拡散層１８のゲート電極１７側の比較的浅い位置にはＮ型の低濃度不純物領域１８ａが形成され、低濃度不純物領域１８ａよりも外側で且つ深い位置には、低濃度不純物領域１８ａよりも不純物濃度が高いＮ型の高濃度不純物領域１８ｂが形成されている。
【００２０】
各ソースドレイン拡散層１８の上面近傍には、窒素イオンが導入された窒素拡散領域１４が形成されている。窒素拡散領域１４は素子分離領域１３と接しておらず、窒素拡散領域１４と素子分離領域１３との間には１０ｎｍ〜５０ｎｍ程度のオフセットが設けられている。窒素拡散領域１４の上面近傍には、窒素イオン注入の際に結晶欠陥層１４ａが生じている。
【００２１】
結晶欠陥層１４ａは、動作電圧を印加した際の接合リークの原因となる恐れがある。しかし、本実施形態の半導体装置は、窒素拡散領域１４が素子分離領域１３と接していないため、ソースドレイン拡散層１８のｐｎ接合の位置と結晶欠陥層１４ａとの間隔を大きくすることができる。従って、動作電圧を印加した際に形成されるｐｎ接合部の空乏層と結晶欠陥層１４ａとが接することがなく、接合耐圧の低下を抑えることが可能となる。
【００２２】
以下に、一実施形態に係る半導体装置の製造方法について図面を参照して説明する。図２及び図３は一実施形態に係る半導体装置の各製造工程における断面構成を工程順に示している。
【００２３】
まず、図２（ａ）に示すようにシリコンからなるＰ型の半導体基板１１に公知の素子分離領域形成法によりＰ型の活性領域１２と素子分離領域１３とを形成した後、熱酸化により活性領域１２の上に酸化シリコンからなるゲート絶縁膜形成膜３４を形成し、その上に厚さ１８０ｎｍ程度のポリシリコンからなる導電膜３５を堆積する。
【００２４】
次に、図２（ｂ）に示すように、フォトリソグラフィー及びドライエッチング工程により、ゲート絶縁膜形成膜３４及び導電膜３５をパターニングしてゲート絶縁膜１６及びゲート電極１７を形成する。
【００２５】
次に、図２（ｃ）に示すようにゲート電極１７をマスクとして、活性領域１２にヒ素（Ａｓ）等のＮ型不純物をイオン注入法により比較的低濃度に導入して、活性領域１２におけるゲート電極１７の両側方の領域に低濃度不純物領域１８ａをそれぞれ形成する。
【００２６】
次に、図３（ａ）に示すように素子分離領域１３及び活性領域１２の素子分離領域１３と接する部分を覆う窒素イオン注入マスク３６を形成する。形成した窒素イオン注入マスク３６をマスクとして活性領域１２に窒素イオンを注入することにより、低濃度不純物領域１８ａの上部に窒素拡散領域１４を形成する。窒素イオン注入マスク３６が、活性領域１２と素子分離領域１３との境界部分を覆っているため、窒素拡散領域１４は素子分離領域１３と間隔をおいて形成される。窒素拡散領域１４と素子分離領域１３との間隔は、ソースドレイン拡散層の深さ（Ｘｊ）等に応じて決定すればよいが、１０ｎｍ以上且つ５０ｎｍ以下とすることが好ましい。
【００２７】
次に、図３（ｂ）に示すように半導体基板１１の上に厚さ約６５ｎｍのシリコン窒化膜を堆積した後、堆積したシリコン窒化膜をエッチバックすることにより、ゲート電極１７及びゲート絶縁膜１６の側面上にサイドウォール２２を形成する。
【００２８】
次に、図３（ｃ）に示すようにゲート電極１７及びサイドウォール２２をマスクとして、Ａｓ等のＮ型不純物をイオン注入法により比較的高濃度に導入して、活性領域１２におけるサイドウォール２２の両側方に高濃度不純物領域１８ｂをそれぞれ形成する。続いて、基板１１に熱処理を加えることにより不純物イオンの活性化を行いソースドレイン拡散層１８を形成する。
【００２９】
以上のように、活性領域１２の素子分離領域１３と接する部分を覆う窒素イオン注入マスク３６を用いて窒素イオンの注入を行うため、窒素拡散領域１４と素子分離領域１３との間にオフセットを設けることができる。従って、ホットキャリア効果を抑制すると共にソースドレイン拡散層１８の接合耐圧が低下することを抑えることができる。
【００３０】
本実施形態においては、Ｎ型のＭＯＳＦＥＴを形成する場合を示したが、Ｐ型のＭＯＳＦＥＴについても同様の工程により素子分離領域との間にオフセットを有する窒素拡散領域を形成することができる。
【００３１】
また、本実施形態はＭＯＳＦＥＴについて説明したが、フラッシュＥＥＰＲＯＭ（Flash Electrically Erasable Programmable ROM）でも同様の効果を得ることができる。
【００３２】
（一実施形態の第１変形例）
以下に、本発明の一実施形態の第１変形例について図面を参照して説明する。図４及び図５は一実施形態の第１変形例に係る半導体装置の製造方法の各工程における断面構成を工程順に示している。
【００３３】
まず、図４（ａ）に示すようにＰ型の半導体基板１１の上に公知の素子分離領域形成法により活性領域１２と素子分離領域１３とを形成する。その際、素子分離領域１３は活性領域１２の上面から突出した突出部１３ａを有するように形成する。その後、活性領域１２の上面と突出部１３ａの上面及び側面とを覆うように基板１１の上にＣＶＤ法によりゲート絶縁膜形成膜３４を堆積する。続いて、厚さが１８０ｎｍ程度の導電膜３５を堆積する。
【００３４】
次に、図４（ｂ）に示すように導電膜３５及びゲート絶縁膜形成膜３４をフォトリソグラフィー及びドライエッチチングによりパターニングしてゲート絶縁膜１６及びゲート電極１７をそれぞれ形成する。この際にゲート絶縁膜形成膜３４における突出部１３ａの側面を覆う部分は、膜厚が厚いため残存し、窒素イオン注入マスク３６となる。
【００３５】
次に、図４（ｃ）に示すようにゲート電極１７及び窒素イオン注入マスク３６をマスクとして窒素イオンの注入を行い、活性領域１２のゲート電極１７と窒素イオン注入マスク３６との間の部分に窒素拡散領域１４を形成する。その後、窒素イオン注入マスク３６のみを選択的にドライエッチングして除去する。
【００３６】
次に、図５（ａ）に示すようにゲート電極１７をマスクとして、ヒ素（Ａｓ）等のＮ型不純物をイオン注入法により比較的低濃度に導入して、活性領域１２におけるゲート電極１７の両側方の領域に低濃度不純物領域１８ａを形成する。なお、本変形例では、低濃度不純物領域１８ａを形成する前に窒素イオン注入マスク３６を除去したが、低濃度不純物領域１８ａを形成した後に除去してもよい。
【００３７】
次に、図５（ｂ）に示すように半導体基板１１の上に厚さ約６５ｎｍのシリコン窒化膜を堆積した後、堆積したシリコン窒化膜をエッチバックすることにより、ゲート電極１７及びゲート絶縁膜１６の側面上にサイドウォール２２を形成する。
【００３８】
次に、図５（ｃ）に示すようにゲート電極１７及びサイドウォール２２をマスクとして、Ａｓ等のＮ型不純物をイオン注入法により比較的高濃度に導入して、活性領域１２におけるサイドウォール２２の両側方に高濃度不純物領域１８ｂをそれぞれ形成する。続いて、基板１１に熱処理を加えることにより不純物イオンの活性化を行いソースドレイン拡散層１８を形成する。
【００３９】
本変形例に係る半導体装置の製造方法は、ゲート絶縁膜形成膜３４をパターニングする際に窒素イオン注入マスク３６を形成することができる。従って、工程を複雑化することなく素子分離領域１３との間にオフセットを有する窒素拡散領域１４を形成することができる。
【００４０】
（一実施形態の第２変形例）
以下に本発明の一実施形態の第２変形例について図面を参照して説明する。図６は一実施形態の第２変形例に係る半導体装置の断面構成を示している。図６において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。図６に示すように本変形例の半導体装置は、ゲート電極１７及びゲート絶縁膜１６の側面とサイドウォール２２の側面との間に板状のオフセットスペーサ２３が形成されたダブルサイドウォール構造を有している。
【００４１】
本変形例の半導体装置は、ダブルサイドウォール構造を有しているため、ゲート電極１７とソースドレイン拡散層１８の低濃度不純物領域１８ａとの間に生じる寄生容量を低減し、回路遅延を抑えることが可能である。
【００４２】
以下に、本変形例に係る半導体装置の製造方法について図面を参照して説明する。図７及び８は本変形例に係る半導体装置の製造方法の各工程における断面構成を工程順に示している。
【００４３】
まず、図７（ａ）に示すようにＰ型の半導体基板１１の上に公知の素子分離領域形成法により活性領域１２と素子分離領域１３とを形成する。その際、素子分離領域１３は活性領域１２の上面から突出した突出部１３ａを有するように形成する。その後、熱酸化法により活性領域１２の上にゲート絶縁膜形成膜３４を形成し、続いて、厚さが１８０ｎｍ程度の導電膜３５を堆積する。
【００４４】
次に、図７（ｂ）に示すように導電膜３５及びゲート絶縁膜形成膜３４をフォトリソグラフィー及びドライエッチングによりパターニングしてゲート絶縁膜１６及びゲート電極１７をそれぞれ形成する。
【００４５】
次に、図７（ｃ）に示すように半導体基板１１の上にゲート電極１７を覆うようにＣＶＤ法により酸化シリコンからなるオフセットスペーサ形成膜（図示せず）を堆積した後、ドライエッチングすることによりゲート電極１７及びゲート絶縁膜１６の側面上にオフセットスペーサ２３を形成する。この際に、オフセットスペーサ形成膜における突出部１３ａの側面を覆う部分は、エッチングされずに残存するため、活性領域１２の素子分離領域１３との境界部分を覆う窒素イオン注入マスク３６が形成される。
【００４６】
次に、図７（ｄ）に示すようにゲート電極１７、オフセットスペーサ２３及び窒素イオン注入マスク３６をマスクとして窒素イオンの注入を行い、活性領域１２のオフセットスペーサ２３と窒素イオン注入マスク３６との間の部分に窒素拡散領域１４を形成する。その後、窒素イオン注入マスク３６を選択的にドライエッチングして除去する。
【００４７】
次に、図８（ａ）に示すようにゲート電極１７をマスクとして、Ａｓ等のＮ型不純物をイオン注入法により比較的低濃度に導入して、活性領域１２におけるゲート電極１７の両側方の領域に低濃度不純物領域１８ａをそれぞれ形成する。
【００４８】
次に、図８（ｂ）に示すように半導体基板１１の上に厚さ約６５ｎｍのシリコン窒化膜を堆積した後、堆積したシリコン窒化膜をエッチバックすることにより、オフセットスペーサ２３の側面上にサイドウォール２２を形成する。
【００４９】
次に、図８（ｃ）に示すようにサイドウォール２２をマスクとして、Ａｓ等のＮ型不純物をイオン注入法により比較的高濃度に導入して、活性領域１２におけるサイドウォール２２の両側方に高濃度不純物領域１８ｂをそれぞれ形成する。続いて、基板１１に熱処理を加えることにより不純物イオンの活性化を行いソースドレイン拡散層１８を形成する。
【００５０】
本変形例の半導体装置の製造方法は、窒素イオン注入マスク３６をオフセットスペーサ２３を形成する際に同時に形成している。従って、形成工程を複雑化することなく、素子分離領域１３との間にオフセットを有する窒素拡散領域と、ダブルサイドウォール構造のゲート電極とを備えた半導体装置が実現できる。
【００５１】
なお、本変形例においては窒素イオン注入マスク３６をオフセットスペーサ２３と同時に形成する例を示したが、第１変形例と同様にゲート絶縁膜１６と同時に形成してもより。また、一実施形態と同様に、低濃度不純物領域１８ａを形成した後に窒素イオン注入マスク３６を形成し、窒素イオンの注入を行ってもよい。
【００５２】
また、一実施形態及びその変形例において、窒素拡散領域をソース拡散層及びドレイン拡散層の両方に形成しているが、ホットキャリア効果が問題となるのは通常ドレイン側であるため、ドレイン拡散層のみに窒素拡散領域を形成してもよい。
【産業上の利用可能性】
【００５３】
本発明に係る半導体装置及びその製造方法は、ホットキャリア効果に対する信頼性を向上させると共にソースドレイン拡散層の接合耐圧を低下させることがない半導体装置を実現でき、ホットキャリアに対する信頼性が高い半導体装置及びその製造方法等として有用である。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態に係る半導体装置を示す断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】本発明の一実施形態の第１変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図５】本発明の一実施形態の第１変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図６】本発明の一実施形態の第２変形例に係る半導体装置を示す断面図である。
【図７】本発明の一実施形態の第２変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図８】本発明の一実施形態の第２変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【符号の説明】
【００５５】
１１    半導体基板
１２    活性領域
１３    素子分離領域
１４    窒素拡散領域
１４ａ  結晶欠陥層
１６    ゲート絶縁膜
１７    ゲート電極
１８    ソースドレイン拡散層
１８ａ  低濃度不純物領域
１８ｂ  高濃度不純物領域
２２    サイドウォール
２３    オフセットスペーサ
３４    ゲート絶縁膜形成膜
３５    導電膜
３６    窒素イオン注入マスク
【図１】
2007281068.tif 000003
【図２】
2007281068.tif 000004
【図３】
2007281068.tif 000005
【図４】
2007281068.tif 000006
【図５】
2007281068.tif 000007
【図６】
2007281068.tif 000008
【図７】
2007281068.tif 000009
【図８】
2007281068.tif 000010