(57)【要約】【課題】  埋込銅配線を有する半導体装置の信頼性を向上させる。【解決手段】  絶縁膜１４，１５に配線溝を形成し、その配線溝の底面および側面上を含む絶縁膜１５上に導電性バリア膜１８と銅の主導体膜１９を形成し、ＣＭＰ法により不要な部分を除去して配線２０を形成する。そして、主導体膜１９上にタングステンからなる金属キャップ膜２２を選択成長させてから、配線２０を埋込んだ絶縁膜１５上に絶縁膜２３〜２６を形成し、ビア３０が金属キャップ膜２２を貫通して主導体膜１９を露出するようにビア３０及び配線溝３１を形成し、ビア３０の底部で露出した主導体膜１９上にタングステンからなる金属キャップ膜３２を選択成長させた後に、ビア３０および配線溝３１の内部を含む絶縁膜２６上に導電性バリア膜３３と銅の主導体膜３４を形成し、ＣＭＰ法により不要な部分を除去して配線３５を形成する。【選択図】  図１７
2007042662.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜に形成された第１開口部と、
前記第１開口部の側壁および底部上に形成された第１バリア導体膜と、前記第１開口部内を埋めるように前記第１バリア導体膜上に形成された銅を主成分とする第１導体膜とを有する第１配線と、
前記第１導体膜上に形成された第１キャップ導体膜と、
前記第１絶縁膜および前記第１キャップ導体膜上に形成された第２絶縁膜と、
前記第２絶縁膜に形成され、その底部で前記第１導体膜を露出する第２開口部と、
前記第２開口部の底部で露出する前記第１導体膜上に形成された第２キャップ導体膜と、
前記第２開口部の側壁上と底部の前記第２キャップ導体膜上に形成された第２バリア導体膜と、
前記第２開口部内を埋めるように前記第２バリア導体膜上に形成された銅を主成分とする第２導体膜と、
を有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第２開口部は、前記第１キャップ導体膜を貫通して前記第１導体膜に到達していることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記第１キャップ導体膜は、タングステン、タングステン合金、コバルト、コバルト合金、ニッケルまたはニッケル合金からなることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、
前記第２キャップ導体膜は、タングステン、タングステン合金、コバルト、コバルト合金、ニッケルまたはニッケル合金からなることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記第１キャップ導体膜の膜厚は、２〜２０ｎｍの範囲内であることを特徴とする半導体装置。
【請求項６】
請求項１記載の半導体装置において、
前記第２キャップ導体膜の膜厚は、２〜２０ｎｍの範囲内であることを特徴とする半導体装置。
【請求項７】
請求項１記載の半導体装置において、
前記第１導体膜の上面は前記第１絶縁膜の上面よりも低く、前記第１キャップ導体膜の上面と前記第１絶縁膜の上面とが略平面であることを特徴とする半導体装置。
【請求項８】
請求項１記載の半導体装置において、
前記第２絶縁膜は、前記第１絶縁膜および前記第１キャップ導体膜上に形成されたバリア絶縁膜とその上に形成された層間絶縁膜とを含む複数の絶縁膜からなることを特徴とする半導体装置。
【請求項９】
請求項１記載の半導体装置において、
前記第１および第２バリア導体膜は、高融点金属膜または高融点金属合金膜の単体膜または積層膜からなることを特徴とする半導体装置。
【請求項１０】
請求項１記載の半導体装置において、
前記第２開口部は、前記第２絶縁膜に形成された配線溝と、前記配線溝の底部から前記第１キャップ導体膜を貫通して前記第１導体膜に到達するビアとを有し、
前記ビアの底部で露出する前記第１導体膜上に前記第２キャップ導体膜が形成され、
前記ビアの底部の前記第２キャップ導体膜上と前記ビアの側壁および前記配線溝の底部および側壁上に前記第２バリア導体膜が形成され、
前記ビアおよび前記配線溝内を埋めるように前記第２バリア導体膜上に前記第２導体膜が形成されていることを特徴とする半導体装置。
【請求項１１】
請求項１記載の半導体装置において、
前記半導体基板上の前記第１絶縁膜より上層に位置し、第３開口部を有する第３絶縁膜と、
前記第３開口部の側壁および底部上に形成された第３バリア導体膜と、前記第３開口部内を埋めるように前記第３バリア導体膜上に形成された銅を主成分とする第３導体膜とを有する第２配線と、
前記第３導体膜上に形成された第３キャップ導体膜と、
前記第３絶縁膜および前記第３キャップ導体膜上に形成された第４絶縁膜と、
前記第４絶縁膜に形成され、その底部で前記第３導体膜を露出する第４開口部と、
前記第４開口部の側壁および底部上に形成された第４バリア導体膜と、
前記第４開口部内を埋めるように前記第４バリア導体膜上に形成された銅を主成分とする第４導体膜と、
を前記第１配線よりも上層の配線層で有することを特徴とする半導体装置。
【請求項１２】
請求項１記載の半導体装置において、
前記半導体基板上の前記第１絶縁膜より上層に位置し、第３開口部を有する第３絶縁膜と、
前記第３開口部の側壁および底部上に形成された第３バリア導体膜と、前記第３開口部内を埋めるように前記第３バリア導体膜上に形成された銅を主成分とする第３導体膜とを有する第２配線と、
前記第３絶縁膜および前記第３配線上に形成された第４絶縁膜と、
前記第４絶縁膜に形成され、その底部で前記第３導体膜を露出する第４開口部と、
前記第４開口部の側壁および底部上に形成された第４バリア導体膜と、
前記第４開口部内を埋めるように前記第４バリア導体膜上に形成された銅を主成分とする第４導体膜と、
を前記第１配線よりも上層の配線層で有することを特徴とする半導体装置。
【請求項１３】
請求項１記載の半導体装置において、
前記半導体基板上の前記第１絶縁膜より上層に位置し、第３開口部を有する第３絶縁膜と、
前記第３開口部の側壁および底部上に形成された第３バリア導体膜と、前記第３開口部内を埋めるように前記第３バリア導体膜上に形成された銅を主成分とする第３導体膜とを有する第２配線と、
前記第３導体膜上に形成された第３キャップ導体膜と、
前記第３絶縁膜および前記第３キャップ導体膜上に形成された第４絶縁膜と、
前記第４絶縁膜に形成され、その底部で前記第３導体膜を露出する第４開口部と、
前記第４開口部の底部で露出する前記第３配線に電気的に接続され、アルミニウムを主成分とする第４導体膜を有する第３配線と、
を前記第１配線よりも上層の配線層で有することを特徴とする半導体装置。
【請求項１４】
半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜に形成された第１開口部と、
前記第１開口部の側壁および底部上に形成された第１バリア導体膜と、前記第１開口部内を埋めるように前記第１バリア導体膜上に形成された銅を主成分とする第１導体膜とを有する第１配線と、
前記第１導体膜上に形成された第１キャップ導体膜と、
前記第１絶縁膜および前記第１キャップ導体膜上に形成された第２絶縁膜と、
前記第２絶縁膜に形成され、その底部で前記第１キャップ導体膜の一部を貫通して前記第１導体膜を露出する第２開口部と、
前記第２開口部の底部で露出する前記第１導体膜上に形成され前記第１キャップ導体膜につながる第２キャップ導体膜と、
前記第２開口部の側壁上と底部の前記第２キャップ導体膜上に形成された第２バリア導体膜と、
前記第２開口部内を埋めるように前記第２バリア導体膜上に形成された銅を主成分とする第２導体膜と、
を有することを特徴とする半導体装置。
【請求項１５】
請求項１４記載の半導体装置において、
前記第１開口部内の前記第１導体膜の上面は前記第１絶縁膜の上面よりも低く形成されていることを特徴とする半導体装置。
【請求項１６】
請求項１４記載の半導体装置において、
前記第２絶縁膜は、前記第１絶縁膜および前記第１キャップ導体膜上に形成されたバリア絶縁膜とその上に形成された層間絶縁膜とで形成され、前記第２開口部は前記層間絶縁膜と前記バリア絶縁膜と前記第１キャップ導体膜を貫通して前記第１導体膜を露出していることを特徴とする半導体装置。
【請求項１７】
半導体基板と、
前記半導体基板上に形成された第１絶縁膜と、
前記第１絶縁膜に形成された第１開口部と、
前記第１開口部の側壁および底部上に形成された第１バリア導体膜と、前記第１開口部内を埋めるように前記第１バリア導体膜上に形成された銅を主成分とする第１導体膜とを有する第１配線と、
前記第１導体膜上に形成された第１キャップ導体膜と、
前記第１絶縁膜および前記第１キャップ導体膜上に形成されたバリア絶縁膜と、
前記バリア絶縁膜上に形成された第２絶縁膜と、
前記第２絶縁膜の途中の深さまで形成された配線溝部分と、前記配線溝部分の底部から前記第２絶縁膜とバリア絶縁膜と前記第１キャップ導体膜の一部を貫通して前記第１導体膜に到達するビアとからなる第２開口部と、
前記ビアの底部で露出する前記第１導体膜上に形成され前記第１キャップ導体膜につながる第２キャップ導体膜と、
前記ビアの底部の前記第２キャップ導体膜上と前記ビアの側壁および前記配線溝部分の底部および側壁上に形成された第２バリア導体膜と、
前記ビアおよび前記配線溝部分を埋めるように前記第２バリア導体膜上に形成された銅を主成分とする第２導体膜と、
を有することを特徴とする半導体装置。
【請求項１８】
請求項１７記載の半導体装置において、
前記第１開口部内の前記第１導体膜の上面は前記第１絶縁膜の上面よりも低く形成されていることを特徴とする半導体装置。
【請求項１９】
請求項１７記載の半導体装置において、
前記第１キャップ導体膜は、タングステン、タングステン合金、コバルト、コバルト合金、ニッケルまたはニッケル合金からなることを特徴とする半導体装置。
【請求項２０】
請求項１７記載の半導体装置において、
前記第１キャップ導体膜の膜厚は、２〜２０ｎｍの範囲内であることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、銅を主成分とする主導体膜を含む埋込配線を有する半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体装置の素子間は、例えば多層配線構造により結線され回路が構成される。微細化に伴い配線構造として埋込配線構造が開発されている。埋込配線構造は、例えば絶縁膜に形成された配線溝や孔（ビア）などのような配線開口部内に、ダマシン（Damascene）技術、シングルダマシン（Single-Damascene）技術およびデュアルダマシン（Dual-Damascene）技術によって、配線材料を埋め込むことで形成される。
【０００３】
特開２００２−３４３８５９号公報には、銅配線のビア部でのボイドの発生を防止するために上層配線とバリア金属の密着性とバリア金属と下層配線の密着性を上げるために、Ｗ−ＷＮ−ＷまたはＴａ−ＴａＮ−Ｔａ構造にする開示がある（特許文献１参照）。また、特開２００３−６８８４８号公報には、ビア部において下層銅配線上に選択的にＷを成長させた構造の開示がある（特許文献２参照）。また、特開２００１−３１９９２８号公報には、下層配線のＣｕ上にＷを選択成長させてＷプラグをそのＷ選択成長膜の上に形成する開示がある（特許文献３参照）。また、特開２００２−６４１３８号公報には、プラグと下層配線の接触面積を大きくするために下層配線の表面をオーバーエッチングした後にＷプラグを形成する開示がある（特許文献４参照）。
【特許文献１】特開２００２−３４３８５９号公報
【特許文献２】特開２００３−６８８４８号公報
【特許文献３】特開２００１−３１９９２８号公報
【特許文献４】特開２００２−６４１３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者の検討によれば、次のような問題があることを見出した。
【０００５】
銅を主成分とする埋込銅配線構造においては、ストレスマイグレーションなどにより不良が発生することがある。例えば、高温放置試験のように埋込銅配線へ熱ストレス負荷をかけると、埋込銅配線の電気抵抗が上昇する。これは、下層埋込銅配線の上面と上層埋込銅配線のビア部（ビア埋込部）との間に空隙またはボイドが形成され、下層配線と上層配線の間の接続面積が低減するためである。このような現象は、埋込銅配線を有する半導体装置の信頼性を低減させる。
【０００６】
本発明の目的は、埋込銅配線を有する半導体装置の信頼性を向上させることができる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
本発明は、下層銅配線上にキャップ導体膜を形成し、下層銅配線に接続するビア形成時にビア底部でそのキャップ導体膜を除去し、ビア底部の下層銅配線上に再度キャップ導体膜を形成した後に、上層銅配線形成用のバリア導体膜と銅を主成分とする導体膜とを形成したものである。
【００１０】
また、本発明は、半導体基板と、半導体基板上に形成された第１絶縁膜と、第１絶縁膜に形成された第１開口部と、第１開口部の側壁および底部上に形成された第１バリア導体膜と第１開口部内を埋めるように第１バリア導体膜上に形成された銅を主成分とする第１導体膜とを有する第１配線と、第１導体膜上に形成された第１キャップ導体膜と、第１絶縁膜および第１キャップ導体膜上に形成された第２絶縁膜と、第２絶縁膜に形成されその底部で第１導体膜を露出する第２開口部と、第２開口部の底部で露出する第１導体膜上に形成された第２キャップ導体膜と、第２開口部の側壁上と底部の第２キャップ導体膜上に形成された第２バリア導体膜と、第２開口部内を埋めるように第２バリア導体膜上に形成された銅を主成分とする第２導体膜とを有するものである。
【００１１】
更に、本願に記載されたその他の発明の概要を箇条書きにして以下に示す。すなわち、
項１：（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜に第１開口部を形成する工程、
（ｄ）前記第１開口部の側壁および底部上に形成された第１バリア導体膜と、前記第１開口部内を埋めるように前記第１バリア導体膜上に形成された銅を主成分とする第１導体膜とを有する第１配線を形成する工程、
（ｅ）前記第１配線上に第１キャップ導体膜を形成する工程、
（ｆ）前記第１絶縁膜および前記第１キャップ導体膜上に第２絶縁膜を形成する工程、
（ｇ）前記第２絶縁膜および前記第１キャップ導体膜を選択的に除去して、その底部で前記第１導体膜を露出する第２開口部を形成する工程、
（ｈ）前記第２開口部の底部で露出する前記第１導体膜上に第２キャップ導体膜を形成する工程、
（ｉ）前記第２開口部の内部を含む前記第２絶縁膜上に第２バリア導体膜を形成する工程、
（ｊ）前記第２開口部内を埋めるように前記第２バリア導体膜上に銅を主成分とする第２導体膜を形成する工程、
を有することを特徴とする半導体装置の製造方法。
項２：項１記載の半導体装置の製造方法において、
前記（ｄ）工程は、
（ｄ１）前記第１開口部の内部を含む前記第１絶縁膜上に前記第１バリア導体膜を形成する工程、
（ｄ２）前記第１開口部内を埋めるように前記第１バリア導体膜上に銅を主成分とする前記第１導体膜を形成する工程、
（ｄ３）前記第１開口部外部の前記第１導体膜および前記第１バリア導体膜を除去して前記第１開口部内に前記第１配線を形成する工程、
を有することを特徴とする半導体装置の製造方法。
項３：項１記載の半導体装置の製造方法において、
前記（ｊ）工程後に、更に、
（ｋ）前記第２開口部外部の前記第２導体膜および前記第２バリア導体膜を除去する工程、
を有することを特徴とする半導体装置の製造方法。
項４：項１記載の半導体装置の製造方法において、
前記（ｅ）工程では、前記第１配線上に前記第１キャップ導体膜を選択成長または優先成長させることにより、前記第１キャップ導体膜を形成することを特徴とする半導体装置の製造方法。
項５：項１記載の半導体装置の製造方法において、
前記（ｈ）工程では、前記第２開口部の底部で露出する前記第１導体膜上に前記第２キャップ導体膜を選択成長または優先成長させることにより、前記第２キャップ導体膜を形成することを特徴とする半導体装置の製造方法。
項６：項１記載の半導体装置の製造方法において、
前記第１キャップ導体膜は、タングステン、タングステン合金、コバルト、コバルト合金、ニッケルまたはニッケル合金からなることを特徴とする半導体装置の製造方法。
項７：項１記載の半導体装置の製造方法において、
前記第２キャップ導体膜は、タングステン、タングステン合金、コバルト、コバルト合金、ニッケルまたはニッケル合金からなることを特徴とする半導体装置の製造方法。
項８：項１記載の半導体装置の製造方法において、
前記（ｅ）工程で形成される前記第１キャップ導体膜の膜厚は、２〜２０ｎｍの範囲内であることを特徴とする半導体装置の製造方法。
項９：項１記載の半導体装置の製造方法において、
前記（ｈ）工程で形成される前記第２キャップ導体膜の膜厚は、２〜２０ｎｍの範囲内であることを特徴とする半導体装置の製造方法。
項１０：項１記載の半導体装置の製造方法において、
前記第１バリア導体膜がタングステン以外の高融点金属膜を含み、
前記（ｅ）工程では、無電解めっき法により前記第１キャップ導体膜を形成することを特徴とする半導体装置の製造方法。
項１１：項１記載の半導体装置の製造方法において、
前記第１バリア導体膜がタングステン以外の高融点金属膜を含んでおらず、
前記（ｅ）工程では、ＣＶＤ法または無電解めっき法により前記第１キャップ導体膜を形成することを特徴とする半導体装置の製造方法。
項１２：項１記載の半導体装置の製造方法において、
前記（ｇ）工程では、前記第２開口部の底部で第１バリア導体膜が露出しないように前記第２開口部を形成し、
前記（ｈ）工程では、ＣＶＤ法または無電解めっき法により前記第２キャップ導体膜を形成することを特徴とする半導体装置の製造方法。
項１３：項１記載の半導体装置の製造方法において、
前記第１バリア導体膜がタングステン以外の高融点金属膜を含んでおらず、
前記（ｇ）工程では、前記第２開口部の底部で第１バリア導体膜が露出するように前記第２開口部を形成し、
前記（ｈ）工程では、ＣＶＤ法または無電解めっき法により前記第２キャップ導体膜を形成することを特徴とする半導体装置の製造方法。
項１４：項１記載の半導体装置の製造方法において、
前記第１バリア導体膜がタングステン以外の高融点金属膜を含み、
前記（ｇ）工程では、前記第２開口部の底部で第１バリア導体膜が露出するように前記第２開口部を形成し、
前記（ｈ）工程では、無電解めっき法により前記第２キャップ導体膜を形成することを特徴とする半導体装置の製造方法。
項１５：項１記載の半導体装置の製造方法において、
前記（ｅ）工程前に、更に、
（ｅ１）前記第１配線の上面を前記第１絶縁膜の上面よりも後退させる工程、
を有することを特徴とする半導体装置の製造方法。
項１６：項１５記載の半導体装置の製造方法において、
前記（ｅ）工程では、前記第１キャップ導体膜の上面と前記第１絶縁膜の上面とが略平面になるように、前記第１キャップ導体膜を形成することを特徴とする半導体装置の製造方法。
項１７：項１記載の半導体装置の製造方法において、
前記（ｇ）工程では、前記第２絶縁膜に形成された配線溝と前記配線溝の底部から前記第１導体膜まで到達するビアとを有する前記第２開口部を形成し、
前記（ｈ）工程では、前記ビアの底部で露出する前記第１導体膜上に前記第２キャップ導体膜を形成することを特徴とする半導体装置の製造方法。
項１８：項１記載の半導体装置の製造方法において、
前記（ｆ）工程では、前記第１絶縁膜および前記第１キャップ導体膜上に形成されたバリア絶縁膜を含む複数の絶縁膜からなる前記第２絶縁膜を形成することを特徴とする半導体装置の製造方法。
項１９：（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜に第１開口部を形成する工程、
（ｄ）前記第１開口部の側壁および底部上に形成された第１バリア導体膜と、前記第１開口部内を埋めるように前記第１バリア導体膜上に形成された銅を主成分とする第１導体膜とを有する第１配線を形成する工程、
（ｅ）前記第１配線上に選択的に第１キャップ導体膜を形成する工程、
（ｆ）前記第１絶縁膜および前記第１キャップ導体膜上に第２絶縁膜を形成する工程、
（ｇ）前記第２絶縁膜および前記第１キャップ導体膜の一部分を選択的に除去して、その底部で前記第１導体膜を露出する第２開口部を形成する工程、
（ｈ）前記第２開口部の底部で露出する前記第１導体膜上に第２キャップ導体膜を形成する工程、
（ｉ）前記第２開口部の内部を含む前記第２絶縁膜上に第２バリア導体膜を形成する工程、
（ｊ）前記第２開口部内を埋めるように前記第２バリア導体膜上に銅を主成分とする第２導体膜を形成し、前記第２絶縁膜上の前記第２バリア導体膜および第２導体膜を除去して前記第２開口部内に前記第２バリア導体膜および第２導体膜を残して埋め込む工程、
を有することを特徴とする半導体装置の製造方法。
項２０：（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板上に第１絶縁膜を形成する工程、
（ｃ）前記第１絶縁膜に第１開口部を形成する工程、
（ｄ）前記第１開口部の側壁および底部上に形成された第１バリア導体膜と、前記第１開口部内を埋めるように前記第１バリア導体膜上に形成された銅を主成分とする第１導体膜とを有する第１配線を形成し、前記第１導体膜の上面を選択的にエッチングして前記第１絶縁膜の上面より低く形成する工程、
（ｅ）前記第１配線上に選択的に第１キャップ導体膜を形成する工程、
（ｆ）前記第１絶縁膜および前記第１キャップ導体膜上に第２絶縁膜を形成する工程、
（ｇ）前記第２絶縁膜および前記第１キャップ導体膜の一部分を選択的に除去して、その底部で前記第１導体膜を露出する第２開口部を形成する工程、
（ｈ）前記第２開口部の底部で露出する前記第１導体膜上に第２キャップ導体膜を形成する工程、
（ｉ）前記第２開口部の内部を含む前記第２絶縁膜上に第２バリア導体膜を形成する工程、
（ｊ）前記第２開口部内を埋めるように前記第２バリア導体膜上に銅を主成分とする第２導体膜を形成し、前記第２絶縁膜上の前記第２バリア導体膜および第２導体膜を除去して前記第２開口部内に前記第２バリア導体膜および第２導体膜を残して埋め込む工程、
を有することを特徴とする半導体装置の製造方法。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
下層銅配線上にキャップ導体膜を形成し、下層銅配線に接続するビア形成時にビア底部でそのキャップ導体膜を除去し、ビア底部の下層銅配線上に再度キャップ導体膜を形成したことにより、埋込銅配線を有する半導体装置の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１５】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００１６】
（実施の形態１）
本実施の形態の半導体装置およびその製造工程を図面を参照して説明する。図１は、本発明の一実施の形態である半導体装置、例えばＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）、の製造工程中の要部断面図である。
【００１７】
図１に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有するｐ型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１の主面に素子分離領域２が形成される。素子分離領域２は酸化シリコンなどからなり、例えばＳＴＩ（Shallow Trench Isolation）法またはＬＯＣＯＳ（Local Oxidization of Silicon ）法などにより形成される。
【００１８】
次に、半導体基板１のｎチャネル型ＭＩＳＦＥＴを形成する領域にｐ型ウエル３を形成する。ｐ型ウエル３は、例えばホウ素（Ｂ）などの不純物をイオン注入することなどによって形成される。
【００１９】
次に、ｐ型ウエル３の表面にゲート絶縁膜４が形成される。ゲート絶縁膜４は、例えば薄い酸化シリコン膜などからなり、例えば熱酸化法などによって形成することができる。
【００２０】
次に、ｐ型ウエル３のゲート絶縁膜４上にゲート電極５が形成される。例えば、半導体基板１上に多結晶シリコン膜を形成し、その多結晶シリコン膜にリン（Ｐ）などをイオン注入して低抵抗のｎ型半導体膜とし、その多結晶シリコン膜をドライエッチングによってパターニングすることにより、多結晶シリコン膜からなるゲート電極５を形成することができる。
【００２１】
次に、ｐ型ウエル３のゲート電極５の両側の領域にリンなどの不純物をイオン注入することにより、ｎ-型半導体領域６が形成される。
【００２２】
次に、ゲート電極５の側壁上に、例えば酸化シリコンなどからなる側壁スペーサまたはサイドウォール７が形成される。サイドウォール７は、例えば、半導体基板１上に酸化シリコン膜を堆積し、この酸化シリコン膜を異方性エッチングすることによって形成することができる。
【００２３】
サイドウォール７の形成後、ｎ+型半導体領域８（ソース、ドレイン）が、例えば、ｐ型ウエル３のゲート電極５およびサイドウォール７の両側の領域にリンなどの不純物をイオン注入することにより形成される。ｎ+型半導体領域８は、ｎ-型半導体領域６よりも不純物濃度が高い。
【００２４】
次に、ゲート電極５およびｎ+型半導体領域８の表面を露出させ、例えばコバルト（Ｃｏ）膜を堆積して熱処理することによって、ゲート電極５とｎ+型半導体領域８との表面に、それぞれシリサイド膜５ａおよびシリサイド膜８ａを形成する。これにより、ｎ+型半導体領域８の拡散抵抗と、コンタクト抵抗とを低抵抗化することができる。その後、未反応のコバルト膜は除去する。
【００２５】
このようにして、ｐ型ウエル３にｎチャネル型のＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）９が形成される。
【００２６】
次に、半導体基板１上に窒化シリコンなどからなる絶縁膜１０と、酸化シリコンなどからなる絶縁膜１１を順次堆積する。それから、絶縁膜１１および絶縁膜１０を順次ドライエッチングすることにより、ｎ+型半導体領域（ソース、ドレイン）８の上部などにコンタクトホール１２を形成する。コンタクトホール１２の底部では、半導体基板１の主面の一部、例えばｎ+型半導体領域８の一部、やゲート電極５の一部などが露出される。
【００２７】
次に、コンタクトホール１２内に、タングステン（Ｗ）などからなるプラグ１３が形成される。プラグ１３は、例えば、コンタクトホール１２の内部を含む絶縁膜１１上にバリア膜として例えば窒化チタン膜１３ａを形成した後、タングステン膜をＣＶＤ（Chemical Vapor Deposition）法などによって窒化チタン膜１３ａ上にコンタクトホール１２を埋めるように形成し、絶縁膜１１上の不要なタングステン膜および窒化チタン膜１３ａをＣＭＰ（Chemical Mechanical Polishing）法またはエッチバック法などによって除去することにより形成することができる。
【００２８】
図２〜図８は、図１に続く半導体装置の製造工程中における要部断面図を示している。なお、理解を簡単にするために、図２〜図８では、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００２９】
図２に示されるように、プラグ１３が埋め込まれた絶縁膜１１上に絶縁膜（エッチングストッパ膜）１４を形成する。絶縁膜１４は、例えば炭化シリコン（ＳｉＣ）膜からなる。絶縁膜１４の他の材料として、窒化シリコン（ＳｉxＮy）膜などを用いることもできる。絶縁膜１４は、炭化シリコン（ＳｉＣ）膜と窒化シリコン（ＳｉxＮy）膜との積層膜で構成してもよい。絶縁膜１４は、その上層の絶縁膜（層間絶縁膜）１５に配線形成用の溝や孔をエッチングにより形成する際に、その掘り過ぎにより下層に損傷を与えたり、加工寸法精度が劣化したりすることを回避するために形成される。すなわち、絶縁膜１４は絶縁膜（層間絶縁膜）１５をエッチングする際にエッチングストッパとして機能することができる。
【００３０】
次に、絶縁膜１４上に絶縁膜（層間絶縁膜）１５を形成する。絶縁膜１５は、低誘電率材料（いわゆるＬｏｗ−Ｋ絶縁膜、Ｌｏｗ−Ｋ材料）からなることが好ましい。低誘電率材料を用いることで絶縁膜１５の誘電率を下げることができるので、半導体装置の配線の総合的な誘電率を下げることが可能であり、配線遅延を改善できる。なお、低誘電率な絶縁膜（Ｌｏｗ−Ｋ絶縁膜）とは、パッシベーション膜に含まれる酸化シリコン膜（たとえばＴＥＯＳ（Tetraethoxysilane）酸化膜）の誘電率よりも低い誘電率を有する絶縁膜を例示できる。一般的には、ＴＥＯＳ酸化膜の比誘電率ε＝４．１〜４．２程度以下を低誘電率な絶縁膜と言う。絶縁膜１５に用いることができる低誘電率材料としては、例えば、有機ポリマー、有機シリカガラス、ＦＳＧ（ＳｉＯＦ系材料、フッ素（Ｆ）が添加された酸化シリコン）、ＨＳＱ（hydrogen silsesquioxane）系材料、ＭＳＱ（methyl silsesquioxane）系材料、ポーラスＨＳＱ系材料、ポーラスＭＳＱ材料またはポーラス有機系材料などを用いることができる。
【００３１】
また、絶縁膜１５を上記のような低誘電率材料膜とその上に形成された保護膜との積層膜により構成することもできる。この低誘電率材料膜上の保護膜は、例えば二酸化シリコン（ＳｉＯ2）に代表される酸化シリコン（ＳｉＯx）膜または酸窒化シリコン（ＳｉＯＮ）膜を用いることができ、例えばＣＭＰ処理時における絶縁膜１５の機械的強度の確保、表面保護および耐湿性の確保等のような機能を有することができる。また、低誘電率材料膜が例えばフッ素（Ｆ）を含む酸化シリコン膜（ＳｉＯＦ膜）からなる場合は、上記保護膜は、フッ素の拡散を防止するように機能することもできる。また、例えば低誘電率材料膜がＣＭＰ工程における耐性を有する場合などは、上記保護膜の形成を省略することもできる。また、配線間の容量がそれほど問題にならない場合などは、絶縁膜１５を酸化シリコン膜の単体膜などにより形成することもできる。
【００３２】
次に、図３に示されるように、フォトリソグラフィ法およびドライエッチング法を用いて、絶縁膜１５および絶縁膜１４を選択的に除去して配線開口部としての配線溝（開口部）１７を形成する。このとき、配線溝１７の底部では、プラグ１３の上面が露出される。その後、エッチングマスクとして用いた図示しないフォトレジストパターン（および反射防止膜）をアッシングなどにより除去する。絶縁膜１５が、例えば有機ポリマー系の材料やポーラス有機系材料などのように酸素プラズマによりダメージを受け得る材料からなる場合は、絶縁膜１５をＮＨ3プラズマ処理またはＮ2／Ｈ2プラズマ処理などの還元性プラズマ処理によってエッチングしながら、フォトレジストパターン（および反射防止膜）をアッシングして除去することもできる。
【００３３】
次に、図４に示されるように、半導体基板１の主面上の全面（すなわち配線溝１７の底部および側壁上を含む絶縁膜１５上）に、例えば厚さ５０ｎｍ程度の比較的薄い導電性バリア膜（バリア導体膜）１８を形成する。導電性バリア膜１８の成膜には、スパッタリング法、ＣＶＤ法または原子層デポジション（ＡＬＤ：Atomic Layer Deposition）法などを用いることができる。導電性バリア膜１８は、例えば後述の主導体膜形成用の銅の拡散を抑制または防止する機能や主導体膜のリフロー時に銅の濡れ性を向上させる機能、あるいは銅（銅膜）の接着性を高める機能などを有している。このような導電性バリア膜１８の材料としては、例えばチタン（Ｔｉ）、タンタル（Ｔａ）またはタングステン（Ｗ）などのような高融点金属や、その合金膜（例えば窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）または窒化タングステン（ＷＮ）などのような高融点金属窒化物、またはそのような高融点金属窒化物にシリコン（Ｓｉ）を添加した材料（例えばＴｉＳｉＮ，ＴａＳｉＮ，ＷＳｉＮ）など）を用いることができる。また、導電性バリア膜１８としては、上記材料膜の単体膜だけでなく積層膜を用いることもできる。
【００３４】
次に、図５に示されるように、導電性バリア膜１８上に、相対的に厚い銅からなる主導体膜（銅膜）１９を形成する。主導体膜１９は、例えばＣＶＤ法、スパッタリング法またはめっき法などを用いて形成することができる。また、主導体膜１９は銅を主成分とする導体膜、例えば銅または銅合金（Ｃｕを主成分とし、例えばＭｇ，Ａｇ，Ｐｄ，Ｔｉ，Ｔａ，Ａｌ，Ｎｂ，ＺｒまたはＺｎなどを含む）により形成することができる。また、導電性バリア膜１８上に、相対的に薄い銅（または銅合金）などからなるシード膜をスパッタリング法またはＣＶＤ法などによって形成し、その後、シード膜上に相対的に厚い銅（または銅合金）などからなる主導体膜１９をめっき法（電解めっき法）などによって形成することもできる。このシード膜は、主導体膜１９と導電性バリア膜１８の密着性を向上させるよう機能することができる。その後、例えば４７５℃程度の非酸化性雰囲気（例えば水素雰囲気）中において半導体基板１に対して熱処理を施すことにより主導体膜１９をリフローさせ、銅を配線溝１７の内部に隙間なく埋め込む。
【００３５】
次に、図６に示されるように、主導体膜１９および導電性バリア膜１８を例えばＣＭＰ法によって、絶縁膜１５の上面が露出するまで研磨する。絶縁膜１５上の（すなわち配線溝１７外部の）不要な導電性バリア膜１８および主導体膜１９を除去し、配線開口部としての配線溝１７内に導電性バリア膜１８および主導体膜１９を残すことにより、図６に示されるように、相対的に薄い導電性バリア膜１８と相対的に厚い主導体膜１９とからなる配線（第１層配線）２０を配線溝１７内に形成する（埋込む）。形成された配線２０は、プラグ１３を介してｎ+型半導体領域（ソース、ドレイン）８やゲート電極５と電気的に接続されている。あるいはエッチング（電解エッチングなど）により、不要な導電性バリア膜１８および主導体膜１９を除去することもできる。
【００３６】
次に、図７に示されるように、配線溝１７内に残存する主導体膜１９の上部を除去して、配線溝１７内の主導体膜１９の上面を絶縁膜１５の上面よりも後退させ、窪み（Recess：リセス）２１を形成する。これにより、主導体膜１９の上面は、絶縁膜１５の上面よりも下方に位置することになる。すなわち、主導体膜１９の上面は、絶縁膜１５の上面よりも低くなる。この窪み２１は、例えば化学的にエッチングする手法などにより形成することができる。この場合、例えば過酸化水素水（Ｈ2Ｏ2）と塩酸（ＨＣｌ）との混合液などを用いて、銅膜（主導体膜１９）を高選択比で（すなわち銅膜のエッチングレートが高くなるような条件で選択的に）エッチングし、エッチング時間を調整して主導体膜１９の上部だけを除去して、窪み２１を形成することができる。また、窪み２１を形成する他の手法として、主導体膜１９および導電性バリア膜１８をＣＭＰ処理する際に（すなわち図６の工程で）、オーバーポリッシングを行って、窪み２１を形成することもできる。オーバーポリッシングによって窪み２１を形成する場合は、主導体膜１９の上面が皿型形状となるディッシングが生じないようにする。
【００３７】
次に、絶縁膜１５上の金属汚染を除去する処理を行う。例えば、半導体基板１の表面（主導体膜１９および絶縁膜１５の表面）をフッ化水素（ＨＦ）を含む溶液で洗浄することにより、絶縁膜１５上の金属汚染を除去することができる。絶縁膜１５上に金属汚染が生じていると、後述する金属キャップ膜２２の成膜の際に、その金属汚染物上にも金属キャップ膜２２の材料が成長してしまう可能性があるが、上記のように絶縁膜１５上の金属汚染を除去することで、そのような金属キャップ膜２２の材料の絶縁膜１５上での成長を抑制または防止し、配線２０（主導体膜１９）上に金属キャップ膜２２をより選択性よく（または優先性よく）形成することが可能になる。
【００３８】
それから、絶縁膜１５表面の未結合手（ダングリングボンド）の活性を低下させる処理を行う。例えば、還元性ガスを含む雰囲気中（例えば水素を含む雰囲気中）でアニール処理（熱処理）することにより、絶縁膜１５表面の未結合手の活性を低下させることができる。これにより、後述する金属キャップ膜２２の成膜の際に、配線２０（主導体膜１９）上に金属キャップ膜２２をより選択性よく（または優先性よく）形成することが可能になる。なお、この処理においては、モノシランガス（ＳｉＨ4）などの銅（Ｃｕ）と反応して合金を形成するような雰囲気は、配線抵抗値を著しく増大させてしまう可能性があるので、適していない。
【００３９】
次に、図８に示されるように、配線２０（主導体膜１９）上に第１の金属キャップ膜として金属キャップ膜（第１キャップ導体膜）２２を選択成長または優先成長させる。金属キャップ膜２２は、例えばタングステン（Ｗ）膜またはタングステン合金膜（あるいはタングステンを主成分とする導体膜）などからなる。金属キャップ膜２２は、選択タングステンＣＶＤ法などによって形成することができる。例えば、六フッ化タングステン（ＷＦ6）および水素（Ｈ2）ガスを用いたＣＶＤ法により、絶縁膜１５から露出した配線２０（主導体膜１９）の上面上にタングステン膜を選択的に堆積することにより、金属キャップ膜２２を形成することができる。また、無電解めっき法によって、ＣｏＷＰ、ＣｏＷＢまたはＣｏＷなどからなる金属キャップ膜２２を絶縁膜１５から露出した配線２０（主導体膜１９）の上面上に選択的に形成することもできる。金属キャップ膜２２の材料としては、タングステン（Ｗ）、タングステン合金（Ｗ合金、Ｗを主成分とする合金）、コバルト（Ｃｏ）、コバルト合金（Ｃｏ合金、Ｃｏを主成分とする合金）、ニッケル（Ｎｉ）またはニッケル合金（Ｎｉ合金、Ｎｉを主成分とする合金）などを用いることができ、例えば、Ｗを材料（主成分）とするＷ，ＷＮ，ＷＮＣまたはコバルトを材料（主成分）とするＣｏ，ＣｏＰ，ＣｏＷ，ＣｏＷＰ，ＣｏＷＢ，ＣｏＳｎＰ，ＣｏＭｏＰまたはＮｉを材料（主成分）とするＮｉ，ＮｉＷ，ＮｉＰなどを用いることができる。
【００４０】
図９は、導電性バリア膜１８の材料と金属キャップ膜２２の形成方法の関係を示す説明図（表）である。
【００４１】
金属キャップ膜２２の形成法として選択タングステンＣＶＤ法を用いる場合は、導電性バリア膜１８が高融点金属膜（例えばチタン（Ｔｉ）膜、タンタル（Ｔａ）膜、タングステン（Ｗ）膜などの純金属膜）を含んでいなければより好ましい。この場合、導電性バリア膜１８として、例えば窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）または窒化タングステン（ＷＮ）などのような高融点金属窒化物、またはそのような高融点金属窒化物にシリコン（Ｓｉ）を添加した材料を用いることができる。
【００４２】
本発明者の検討によれば、導電性バリア膜１８が高融点金属膜（純金属膜）を含んでいる場合（例えばタンタル（Ｔａ）膜の単体膜またはタンタル（Ｔａ）膜と窒化タンタル（ＴａＮ）膜との積層膜により導電性バリア膜１８を形成した場合など）には、配線２０上に金属キャップ膜２２を選択タングステンＣＶＤ法を用いて形成すると、導電性バリア膜１８の露出する端部上でタングステン（金属キャップ膜２２）が異常成長する可能性があることが分かった。導電性バリア膜１８が高融点金属膜（純金属膜）を含んでいる場合に上記異常成長が生じる原因は、高融点金属（純金属）による還元作用によって六フッ化タングステン（ＷＦ6）ガスがそこで優先的に還元され、タングステン（金属キャップ膜２２）が優先的に成長する作用によるものと考えられる。導電性バリア膜１８の端部上でのタングステンの異常成長は、配線２０の上面端部（金属キャップ膜２２の端部）近傍領域において後述する絶縁膜２３のカバレージ（coverage）を低下させ、隣り合う配線間の絶縁破壊耐性を低下させる可能性がある。このため、上記のように、金属キャップ膜２２の形成法として選択タングステンＣＶＤ法を用いる場合は、導電性バリア膜１８が高融点金属膜（純金属膜）を含んでいなければより好ましい。
【００４３】
また、本発明者の検討によれば、金属キャップ膜２２の形成法として無電解めっき法を用いる場合は、導電性バリア膜１８が高融点金属膜（純金属膜）を含んでいてもタングステン（金属キャップ膜２２）の異常成長は生じないことが分かった。このため、金属キャップ膜２２の形成法として無電解めっき法を用いる場合は、導電性バリア膜１８が高融点金属膜を含んでいてもよい。このため、金属キャップ膜２２の形成法として無電解めっき法を用いる場合は、導電性バリア膜１８として、例えばチタン（Ｔｉ）、タンタル（Ｔａ）またはタングステン（Ｗ）などのような高融点金属や、その合金膜（例えば窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）または窒化タングステン（ＷＮ）などのような高融点金属窒化物、またはそのような高融点金属窒化物にシリコン（Ｓｉ）を添加した材料など）の単体膜または積層膜を用いることができる。
【００４４】
従って、図９に示されるように、導電性バリア膜１８が高融点金属膜（純金属膜）を含む場合は金属キャップ膜２２を無電解めっき法により形成することが好ましく、導電性バリア膜１８が高融点金属膜（純金属膜）を含まない場合は金属キャップ膜２２を選択タングステンＣＶＤ法または無電解めっき法により形成することができる。
【００４５】
また、金属キャップ膜２２の膜厚（堆積厚み）Ｗ1は、２〜２０ｎｍの範囲内であることが好ましい。金属キャップ膜２２の膜厚Ｗ1が２０ｎｍよりも厚いと、金属キャップ膜２２の選択性が破れやすくなり、絶縁膜１５上にも金属キャップ膜２２の材料が堆積する可能性がある。これは、隣り合う同層配線間の絶縁破壊耐性（ＴＤＤＢ（Time Dependence on Dielectric Breakdown）寿命）を低下させる可能性がある。また、金属キャップ膜２２の膜厚Ｗ1が２ｎｍよりも薄いと、金属キャップ膜２２を形成したことにより得られる効果、すなわち後述するように配線のエレクトロマイグレーションやストレスマイグレーション特性を向上し、埋込銅配線の信頼性および埋込銅配線を有する半導体装置の信頼性を向上できるという効果が低下してしまう可能性がある。
【００４６】
また、上記の窪み２１の深さＤ1は、金属キャップ膜２２の膜厚Ｗ1とほぼ同じであれば、より好ましい。窪み２１の深さＤ1と金属キャップ膜２２の膜厚Ｗ1とを同じにすることで、金属キャップ膜２２の上面の高さ位置（半導体基板１の主面に垂直な方向の高さ位置）と絶縁膜１５の上面の高さ位置（半導体基板１の主面に垂直な方向の高さ位置）とをほぼ同じにすることができる。これにより、金属キャップ膜２２の上面と絶縁膜１５の上面とがほぼ同一面上にあることになり、金属キャップ膜２２の上面と絶縁膜１５の上面とが略平面になる。
【００４７】
また、金属キャップ膜２２の成膜の際には、金属キャップ膜２２の選択成長性が破れて絶縁膜１５上にも金属キャップ膜２２の材料（導体材料、ここではタングステンまたはタングステン合金）が堆積する可能性がある。配線を微細化した場合は、この絶縁膜１５上に堆積した導体材料が、隣り合う同層配線間の絶縁破壊耐性を低下させる可能性がある。このため、金属キャップ膜２２の形成後に、例えばフッ酸（フッ化水素酸：ＨＦ）を少量含む溶液などを用いて半導体基板１の表面を洗浄し、絶縁膜１５の極表面近傍領域ごとリフトオフして、絶縁膜１５上の不要な導体材料を完全に除去することがより好ましい。これにより、金属キャップ膜２２の成膜の際に絶縁膜１５上に導体材料が成長し（選択性の破れが生じ）、あるいは絶縁膜１５上の金属汚染物上に導体材料が成長した場合であっても、絶縁膜１５上のこれらの不要な導体材料および金属汚染物をエッチングし、除去することが可能となる。
【００４８】
次に、図１０に示されるように、配線２０が埋め込まれた絶縁膜１５上に（すなわち、絶縁膜１５および金属キャップ膜２２上に）、絶縁膜（バリア絶縁膜）２３を形成する。図１０は、図８に続く半導体装置の製造工程中における要部断面図であり、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。絶縁膜２３は、例えば炭窒化シリコン（ＳｉＣＮ）膜などからなり、銅配線のバリア絶縁膜として機能する。従って、絶縁膜２３は、配線２０の主導体膜１９中の銅が、絶縁膜２４中などに拡散するのを抑制または防止する。絶縁膜２３の他の材料として、例えば窒化シリコン（ＳｉxＮy）膜、炭化シリコン（ＳｉＣ）膜、酸窒化シリコン（ＳｉＯＮ）膜または酸炭化シリコン（ＳｉＯＣ）膜を用いても良い。
【００４９】
本実施の形態とは異なり、窪み２１を形成せずに金属キャップ膜２２の上面の高さ位置と絶縁膜１５の高さ位置とが異なっている（金属キャップ膜２２の上面の高さ位置が絶縁膜１５上面の高さ位置よりも高い）場合は、金属キャップ膜２２の上面と絶縁膜１５の上面との間に段差が生じ、絶縁膜２３を形成した際に、絶縁膜２３にも下地の段差を反映して段差が生じてしまう。図１１は、窪み２１を形成せずに金属キャップ膜２２の上面の高さ位置と絶縁膜１５の高さ位置とが異なっている場合に絶縁膜２３を形成した状態を示す要部断面図であり、本実施の形態の図１０に対応する。この場合、図１１に示されるように、配線２０の上面端部（金属キャップ膜２２の端部）近傍領域において絶縁膜２３のカバレージ（coverage）またはステップカバレージが悪くなる。絶縁膜（キャップ絶縁膜）２３のステップカバレージが悪いと、配線２０の端部での銅（Ｃｕ）のバリア性が劣化して隣り合う配線間のリーク電流レベルが増加し、絶縁破壊耐性が低下する（ＴＤＤＢ寿命が短くなる）可能性がある。
【００５０】
このため、本実施の形態のように、金属キャップ膜２２の形成前に窪み２１を形成し、この窪み２１の深さＤ1を金属キャップ膜２２の膜厚Ｗ1とほぼ同じにすることが好ましい。これにより、金属キャップ膜２２の上面と絶縁膜１５の上面とを略平面（略同一平面）にすることができる。従って、図１０に示されるように、絶縁膜２３に段差が生じるのを防止し、配線２０の上端部（金属キャップ膜２２の端部）近傍領域における絶縁膜２３のカバレージを向上することができ、隣り合う配線間の絶縁破壊耐性を向上することができる。また、窪み２１の深さＤ1を深くしすぎると、配線２０の銅（Ｃｕ）成分が減少して配線２０の抵抗値が増加する恐れがあるが、窪み２１の深さＤ1を金属キャップ膜２２の膜厚Ｗ1とほぼ同じにすることで、配線２０の銅（Ｃｕ）成分の減少を抑制し、配線２０の抵抗増加を抑制または防止することができる。また、上記のように金属キャップ膜２２の膜厚は比較的薄いが、絶縁膜１５および金属キャップ膜２２上に銅のバリア性を有する絶縁膜２３を形成しているので、この絶縁膜２３により配線２０に対するバリア性を十分に確保することができ、隣り合う配線２０間のリーク電流レベルを低下し、絶縁破壊耐性を向上（ＴＤＤＢ寿命を長く）することができる。
【００５１】
図１２〜図１８は、図１０に続く半導体装置の製造工程中における要部断面図を示している。なお、理解を簡単にするために、図１２〜図１８においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００５２】
絶縁膜２３の形成後、図１２に示されるように、絶縁膜２３上に絶縁膜（層間絶縁膜）２４、絶縁膜（エッチングストッパ膜）２５および絶縁膜（層間絶縁膜）２６を形成する。絶縁膜２４は絶縁膜１５と同様の材料（低誘電率材料）により形成することができ、絶縁膜２５は絶縁膜１４または絶縁膜２３と同様の材料により形成することができ、絶縁膜２６は絶縁膜１５と同様の材料（低誘電率材料）により形成することができる。
【００５３】
次に、図１３に示されるように、フォトリソグラフィ法などを用いて絶縁膜２３〜２６をドライエッチング（選択的に除去）することなどによって、配線開口部すなわち、配線２０に達するスルーホールまたはビア（開口部）３０および配線溝（開口部）３１を形成する。このとき、ビア３０の底部では、金属キャップ膜２２の全部または一部が除去（エッチング）されており、主導体膜１９の上面が露出される。配線溝３１は絶縁膜２５，２６を選択的に除去することにより形成されており、ビア３０は、配線溝３１の底部で、絶縁膜２３，２４および金属キャップ膜２２の一部を選択的に除去することにより形成されている。このため、ビア３０は、配線溝３１の底部から絶縁膜２３，２４と金属キャップ膜２２の一部を貫通して主導体膜１９に到達し、ビア３０の底部で主導体膜１９が露出する。
【００５４】
上記のように金属キャップ膜２２の膜厚は比較的薄いので、本実施の形態とは異なり、もしビア３０の底部で金属キャップ膜２２が残存するようにビア３０形成のドライエッチングを行うと、エッチング不足によりビア３０底部で金属キャップ膜２２上の絶縁膜２３の一部が残存してビア２０が配線２０に到達しない可能性が生じる。これは、上層配線（後述する配線３５）と下層配線（配線２０）との間の電気的接続の信頼性を低下させる。本実施の形態では、ビア３０の底部で金属キャップ膜２２も除去し、ビア３０の底部で主導体膜１９が露出するように、ビア３０形成のドライエッチングを行う。すなわち、ビア３０形成の際に、すなわち主導体膜１９が露出するまでオーバーエッチングを行い、ビア３０が配線溝３１の底部から絶縁膜２３，２４と金属キャップ膜２２とを貫通して主導体膜１９に到達するようにする。このため、エッチング不足（ビア３０底部での絶縁膜２３の残存）は生じにくく、ビア３０を配線２０に確実に到達させることができる。従って、上層配線（後述する配線３５）と下層配線（配線２０）との間の電気的接続の信頼性を向上することができる。
【００５５】
次に、必要に応じて、ビア３０の底部および側壁のエッチング残渣物を取り除く洗浄処理と、還元性ガスを含む雰囲気中でのアニール処理を行う。これにより、ビア３０の底部および側壁のエッチング残渣物を除去して清浄化し、ビア３０の底部で露出する配線２０（主導体膜１９）の表面に形成された酸化銅を除去（還元）して配線２０（主導体膜１９）の露出面を清浄化（クリーニング）することができる。
【００５６】
次に、図１４に示されるように、ビア３０の底部で露出する主導体膜１９を塞ぐために、ビア３０底部で露出する配線２０（主導体膜１９）上に第２の金属キャップ膜として金属キャップ膜（第２キャップ導体膜）３２を選択成長または優先成長させる。これにより、金属キャップ膜３２は金属キャップ膜２２につながり、主導体膜１９の上面が金属キャップ膜２２および金属キャップ膜３２によって覆われることになる。金属キャップ膜３２は、金属キャップ膜２２と同様の材料により形成することができ、例えばタングステン（Ｗ）膜またはタングステン合金膜（あるいはタングステンを主成分とする導体膜）などからなる。また、金属キャップ膜３２は、金属キャップ膜２２と同様の手法により形成することができる。例えば選択タングステンＣＶＤ法によって金属キャップ膜３２を形成することができる。この場合、例えば六フッ化タングステン（ＷＦ6）および水素（Ｈ2）ガスを用いたＣＶＤ法により、ビア３０底部で露出した配線２０（主導体膜１９）上にタングステン膜を選択的に堆積することにより、金属キャップ膜３２を形成することができる。また、無電解めっき法によって、ＣｏＷＰ、ＣｏＷＢまたはＣｏＷなどからなる金属キャップ膜３２をビア３０底部で露出した配線２０（主導体膜１９）上に選択的に形成することもできる。金属キャップ膜３２の材料としては、タングステン（Ｗ）、タングステン合金（Ｗ合金、Ｗを主成分とする合金）、コバルト（Ｃｏ）、コバルト合金（Ｃｏ合金、Ｃｏを主成分とする合金）、ニッケル（Ｎｉ）またはニッケル合金（Ｎｉ合金、Ｎｉを主成分とする合金）などを用いることができ、例えば、Ｗを材料（主成分）とするＷ，ＷＮ，ＷＮＣまたはコバルトを材料（主成分）とするＣｏ，ＣｏＰ，ＣｏＷ，ＣｏＷＰ，ＣｏＷＢ，ＣｏＳｎＰ，ＣｏＭｏＰまたはＮｉを材料（主成分）とするＮｉ，ＮｉＷ，ＮｉＰなどを用いることができる。
【００５７】
金属キャップ膜３２の膜厚（堆積厚み）Ｗ2は、２〜２０ｎｍの範囲内であることが好ましい。金属キャップ膜３２の膜厚Ｗ2が２０ｎｍよりも厚いと、Ｗ（タングステン）膜の比抵抗はＣｕ（銅）膜よりも大きいためＷ（タングステン）成分の増加によって抵抗が増加する、あるいはＷ（タングステン）膜（金属キャップ膜３２）の表面凹凸の増大によって導電性バリア膜３３の被覆率の低下を招く恐れがある。また、金属キャップ膜２２の膜厚Ｗ1が２ｎｍよりも薄いと、金属キャップ膜２２を形成したことにより得られる効果、すなわち後述するように配線のエレクトロマイグレーションやストレスマイグレーション特性を向上し、埋込銅配線の信頼性および埋込銅配線を有する半導体装置の信頼性を向上できるという効果が低下してしまう可能性がある。
【００５８】
また、金属キャップ膜３２を形成する際には、選択性の破れが多少あっても差し支えない。その理由は、絶縁膜２６上に金属キャップ膜３２の材料（導体材料）が多少堆積したとしても、後述する配線３５を形成するためのＣＭＰ工程で絶縁膜２６上の不要な導体材料を除去できるからである。このため、金属キャップ膜２２の形成前にはフッ化水素（ＨＦ）を含む溶液による洗浄で絶縁膜１５上の金属汚染を除去する処理を行ったが、金属キャップ膜３２の形成前には、このフッ化水素（ＨＦ）を含む溶液による洗浄で絶縁膜２６上の金属汚染を除去する処理を省略することも可能である。これにより、製造工程数を低減できる。
【００５９】
また、金属キャップ膜２２の形成前には、還元性ガスを含む雰囲気中（例えば水素を含む雰囲気中）でアニール処理することにより、絶縁膜１５表面の未結合手（ダングリングボンド）の活性を低下させる処理を行ったが、この還元性ガスを含む雰囲気中でのアニール処理は、金属キャップ膜３２の形成前にも行うことがより好ましい。このような処理により、ビア３０底部で露出する主導体膜１９表面に形成された酸化銅を還元し、界面抵抗を下げる効果を得ることができる。
【００６０】
また、金属キャップ膜２２の形成後には、フッ酸（フッ化水素酸：ＨＦ）を少量含む溶液などを用いて半導体基板１の表面を洗浄して絶縁膜１５上の不要な導体材料を完全に除去する処理を行ったが、金属キャップ膜３２の選択性の破れが大きな問題とならなければ、金属キャップ膜３２の形成後には、このフッ酸を含む溶液による洗浄処理を省略することもできる。これにより、製造工程数を低減できる。
【００６１】
金属キャップ膜３２の形成後、図１５に示されるように、半導体基板１の主面上の全面（すなわちビア３０の底部および側壁上と配線溝３１の底部および側壁上とを含む絶縁膜２６上）に、例えば厚さ５０ｎｍ程度の比較的薄い導電性バリア膜（バリア導体膜）３３を形成する。従って、ビア３０の底部では、金属キャップ膜３２上に導電性バリア膜３３が形成されることになる。導電性バリア膜３３は、導電性バリア膜１８と同様の手法により形成することができ、スパッタリング法、ＣＶＤ法または原子層デポジション（ＡＬＤ：Atomic Layer Deposition）法などを用いて形成することができる。導電性バリア膜３３は、導電性バリア膜１８と同様、例えば後述の主導体膜形成用の銅の拡散を抑制または防止する機能や主導体膜のリフロー時に銅の濡れ性を向上させる機能、あるいは銅（銅膜）の接着性を高める機能などを有している。導電性バリア膜３３の材料としては、導電性バリア膜１８と同様の材料を用いることができ、例えばチタン（Ｔｉ）、タンタル（Ｔａ）またはタングステン（Ｗ）などのような高融点金属や、その合金膜（例えば窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）または窒化タングステン（ＷＮ）などのような高融点金属窒化物、またはそのような高融点金属窒化物にシリコン（Ｓｉ）を添加した材料（例えばＴｉＳｉＮ，ＴａＳｉＮ，ＷＳｉＮ）など）を用いることができる。また、導電性バリア膜３３としては、上記材料膜の単体膜だけでなく積層膜を用いることもできる。
【００６２】
また、導電性バリア膜３３形成前の前処理として、一般的なダマシン配線ではアルゴン（Ａｒ）イオンによる物理的スパッタエッチングを行うことが多いが、アルゴン（Ａｒ）イオンによる物理的スパッタエッチングを行うとビア３０底部の金属キャップ膜３２が除去される可能性があるので、本実施の形態では、導電性バリア膜３３形成前の前処理として、還元性ガスを含む雰囲気（例えば水素雰囲気）中における反応性プラズマ処理を行うことがより好ましい。これにより、ビア３０底部の金属キャップ膜３２が除去されるのを防止するとともに、金属キャップ膜３２の表面を還元処理することができ、金属キャップ膜３２上を含むビア３０および配線溝３１の底面および側壁上に導電性バリア膜３３を的確に形成することができる。
【００６３】
次に、図１６に示されるように、導電性バリア膜３３上に（すなわち半導体基板１上に）、相対的に厚い銅からなる主導体膜（銅膜）３４を形成する。主導体膜３４は、主導体膜１９と同様の手法により形成することができ、例えばＣＶＤ法、スパッタリング法またはめっき法などを用いて形成することができる。また、主導体膜３４は、主導体膜１９と同様の材料により形成することができ、銅を主成分とする導体膜、例えば銅または銅合金（Ｃｕを主成分とし、例えばＭｇ，Ａｇ，Ｐｄ，Ｔｉ，Ｔａ，Ａｌ，Ｎｂ，ＺｒまたはＺｎなどを含む）により形成することができる。また、導電性バリア膜３３上に、相対的に薄い銅（または銅合金）などからなるシード膜をスパッタリング法またはＣＶＤ法などによって形成し、その後、シード膜上に相対的に厚い銅（または銅合金）などからなる主導体膜３４をめっき法（電解めっき法）などによって形成することもできる。このシード膜は、主導体膜３４と導電性バリア膜３３の密着性を向上させるよう機能することができる。その後、例えば４７５℃程度の非酸化性雰囲気（例えば水素雰囲気）中において半導体基板１に対して熱処理を施すことにより主導体膜３４をリフローさせ、銅をビア３０および配線溝３１の内部に隙間なく埋め込む。
【００６４】
次に、図１７に示されるように、主導体膜３４および導電性バリア膜３３を例えばＣＭＰ法によって、絶縁膜２６の上面が露出するまで研磨する。絶縁膜２６上の（すなわちビア３０および配線溝３１の外部の）不要な導電性バリア膜３３および主導体膜３４を除去し、配線溝３１およびビア３０内に導電性バリア膜３３および主導体膜３４を残すことにより、図１７に示されるように、相対的に薄い導電性バリア膜３３と相対的に厚い主導体膜３４とからなる配線（第２層配線）３５を形成する（配線溝３１およびビア３０内に埋込む）。形成された配線３５の配線部（配線溝３１に埋込まれた導電性バリア膜３３および主導体膜３４）は、配線３５のビア部（ビア３０に埋込まれた導電性バリア膜３３および主導体膜３４）を介して配線２０と電気的に接続されている。また、選択性の破れによって絶縁膜２６上に金属キャップ膜３２の材料が堆積した場合は、このＣＭＰ工程で主導体膜３４および導電性バリア膜３３と一緒に除去することができる。また、ＣＭＰの代わりにエッチング（電解エッチングなど）により、不要な導電性バリア膜３３および主導体膜３４を除去することもできる。
【００６５】
その後、図７、図８、図１０および図１２〜１７の工程を繰り返して、更に上層配線を形成することができる。例えば、図１８に示されるように、配線３５に対して窪み２１と同様の窪みを形成した後、配線３５上に第１の金属キャップ膜として金属キャップ膜４２を金属キャップ膜２２と同様の材料および手法により形成し、その後、配線３５が埋め込まれた絶縁膜２６上に、上記絶縁膜２３〜２６を形成した工程と同様の工程および材料によって、絶縁膜（バリア絶縁膜）４３、絶縁膜（層間絶縁膜）４４、絶縁膜（エッチングストッパ膜）４５および絶縁膜（層間絶縁膜）４６を形成する。それから、フォトリソグラフィ法などを用いて絶縁膜４３〜４６をドライエッチングすることなどによって、ビア３０および配線溝３１と同様にして、配線３５に達し金属キャップ膜４２を貫通して配線３５の主導体膜３４を露出するビア（開口部）５０と配線溝（開口部）５１とを形成し、ビア５０底部で露出する配線３５（主導体膜３４）上に第２の金属キャップ膜として金属キャップ膜５２を金属キャップ膜３２と同様の材料および手法により形成する。その後、半導体基板１上（ビア５０および配線溝５１の底部および側壁を含む絶縁膜４６上）に、導電性バリア膜（バリア導体膜）５３を導電性バリア膜１８，３３と同様の材料および手法により形成し、導電性バリア膜５３上にビア５０および配線溝５１を埋めるように主導体膜５４を主導体膜１９，３４と同様の材料および手法により形成し、ＣＭＰ法により絶縁膜４６上の不要な主導体膜５４および導電性バリア膜５３を除去してビア５０および配線溝５１を埋めかつ配線３５と電気的に接続された配線（第３層配線）５５を形成する。更に同様にして、上層配線（第４層配線）を形成することができるが、ここではその図示および説明は省略する。
【００６６】
次に、本実施の形態の効果について説明する。
【００６７】
図１９は、比較例の半導体装置の要部断面図であり、配線２０，３５近傍領域の部分拡大図である。図１９の構造は、本実施の形態の配線２０，３５において、金属キャップ膜２２，３２，４２，５２の形成を省略したものにほぼ対応する。
【００６８】
一般に埋込銅配線は、絶縁膜にビアや配線溝となるパターンを形成し、銅（Ｃｕ）の拡散防止膜である導電性バリア膜と主配線部分である銅の主導体膜をビアや配線溝に埋込み、不要な部分を研磨（ＣＭＰ）で除去して配線を形成するダマシン法を採用している。このため、その加工方法上、図１９に示されるように、銅の主導体膜１９の底面および側面は導電性バリア膜１８で被覆されるが、主導体膜１９の上面は銅の拡散防止性能の高い絶縁膜２３で覆われる構造となるのが一般的である。
【００６９】
銅（Ｃｕ）原子のマイグレーションは、結晶内部の拡散よりも表面拡散が支配的であるが、図１９に示されるような埋込銅配線構造においては、配線２０上部の絶縁膜２３で覆われた面の接着性が他の面よりも低いため、絶縁膜２３と銅配線の主導体膜１９との界面が、銅（Ｃｕ）原子のマイグレーションパスとなり得る。配線３５についても同様である。
【００７０】
また、ストレスマイグレーションによって銅配線のビア部（配線３５のビア３０に埋め込まれた部分）の抵抗が上昇する現象（ＳＩＶ：Stress-Induced Voiding）が生じる。ストレスマイグレーションによる不良現象としては、ビア３０内部の銅（Ｃｕ）が上部の配線部に吸い上げられてボイドが発生するモードと、ビア３０と下層銅配線としての配線２０との界面にボイドが発生するモードがある。前者は、導電性バリア膜としてのタンタル（Ｔａ）の採用や、ビア形状の改善、あるいは導電性バリア膜や銅のシード膜のカバレージの改善などによって対策することができる。
【００７１】
ビア底に生じるボイドの形態としては、熱負荷温度２００℃近傍で生じるケース（低温ストレスマイグレーション）が顕著であり、不良率の下層配線（図１９では配線２０）幅依存性が大きく、配線幅が大きい程ビア部の劣化が進行する。この現象は、銅配線内部に内在する空隙（Vacancy）が、絶縁膜（バリア絶縁膜）と銅配線の応力差を駆動力として銅の結晶粒界を拡散し、ビア底に集まってボイドを形成するためと考えられる。ビア下部周辺が最も応力勾配が大きく、配線幅が大きい程、拡散する空隙の量も多いため、不良率が高くなる。応力勾配が発生する理由は、ビアは銅配線上の絶縁膜（バリア絶縁膜）によってビアの直径を圧縮する方向の力を受けるが、ビア底の銅配線（銅の主導体膜）は、この反作用によってビアを膨張させようとするので、ビア底部分と下層の配線部分との間に大きな応力差が発生するためである。空隙の拡散は、相対的には銅（Ｃｕ）が逆方向に拡散していることを意味しており、銅（Ｃｕ）の拡散パス（拡散経路）を抑制する（なくす）ことが、ビア底のボイドの発生およびそれに起因した不良を防止するために有効であると考えられる。
【００７２】
このように、エレクトロマイグレーションや低温ストレスマイグレーションの抑制に対して、銅（Ｃｕ）原子の拡散現象を抑制することが有効である。これを実現する手段として、銅配線の上面に選択的に金属キャップ膜を成長させて、銅配線の上面を金属キャップ膜で被覆することが考えられる。図２０は、銅配線の上面を金属キャップで被覆した半導体装置の要部断面図であり、配線２０，３５近傍領域の部分拡大図である。図１９の構造に、更に金属キャップ膜２２，４２を形成したものに対応する。
【００７３】
しかしながら、本発明者の実験によれば、金属キャップ膜２２の膜厚を厚くするほど、金属キャップ膜２２の選択性が低下または劣化することが分かった。すなわち、金属キャップ膜２２の選択成長の際の選択性は完全ではなく、部分的に破れてしまい、配線２０を埋め込んだ絶縁膜１５の表面にも金属キャップ膜２２を構成する金属材料が成長してしまう可能性がある。金属キャップ膜４２についても同様である。選択性が破れる原因としては、絶縁膜表面の金属汚染により、そこ（金属汚染物）を基点として金属膜（金属キャップ膜を構成する金属材料）が成長することによるものと考えられる。金属キャップ膜を構成する金属材料の絶縁膜上への成長（選択性の破れ）は、隣り合う同層配線間の絶縁破壊耐性を低下させ、半導体装置の信頼性を低下させる可能性がある。
【００７４】
半導体装置は微細化する傾向にあり、配線間のスペースは小さくなってきている。金属キャップ膜の選択成長の際の上記のような選択性の破れは、隣り合う配線間の絶縁破壊耐性を低下させる可能性があるので、半導体装置の微細化に対して不利である。このため、金属キャップ膜２２はあまり厚くすることができない。また、配線抵抗を増加させないためにも、金属キャップ膜はあまり厚くすることができない。本発明者の検討によれば、上記のように金属キャップ膜２２の膜厚は２０ｎｍ以下であることが好ましい。金属キャップ膜４２についても同様である。しかしながら、金属キャップ膜２２の膜厚を薄くした場合、次のような問題が生じる。すなわち、配線２０上にビア３０を形成（開孔）する際に、金属キャップ膜２２上でエッチングストップできずに、配線２０上に形成した金属キャップ膜２２までエッチング除去されてしまう点である。
【００７５】
もし、ビア３０底部で金属キャップ膜２２が残存するようにビア３０形成のドライエッチングを行うと、エッチング不足によりビア３０底部で金属キャップ膜２２上の絶縁膜２３の一部が残存してビア３０が配線２０に到達しない可能性が生じる。これは、上層配線である配線３５と下層配線である配線２０との間の電気的接続の信頼性を低下させる。これを防いでビア３０底部で配線２０を確実に露出しようとすると、上記のように配線２０上にビア３０を形成（開孔）する際に、金属キャップ膜２２上でエッチングストップできずに、配線２０上に形成した金属キャップ膜２２まで除去され、図２０に示されるように、金属キャップ膜２２の下の銅の主導体膜１９が露出し、ビア３０底部では主導体膜１９上に金属キャップ膜が無い状態になってしまう。銅配線のボリューム（長さ、幅、深さ）が大きい場合には、内在する空隙の総量も大きくなってしまうため、金属キャップ膜の無い場所（ビア３０底部）が、唯一のウィークポイント、すなわち、導電性バリア膜１８および金属キャップ膜２２で被覆されていない唯一の部分であり銅の拡散パス（拡散経路）となる部分になってしまう。また、ビア３０底部で露出する銅の主導体膜１９上に上層配線である配線３５用の導電性バリア膜３３を形成したとしても、主導体膜１９と導電性バリア膜３３との接着性（密着性）は比較的低いため、上記のように主導体膜１９の金属キャップ膜２２で被覆されていないビア３０底部の部分が銅の拡散パス（拡散経路）となってしまう。
【００７６】
図２１は、本実施の形態の半導体装置の要部断面図であり、配線２０，３５近傍領域の部分拡大図である。本実施の形態では、金属キャップ膜２２，３２，４２，５２を形成している（なお、図２１では金属キャップ膜５２は図示を省略している）。
【００７７】
本実施の形態では、上記のように、配線２０上にビア３０を形成（開孔）する際にビア３０底部で金属キャップ膜２２を除去するが、ビア３０底部で露出した配線２０（主導体膜１９）上に金属キャップ膜３２を付け直すことにより、接着性のよい材料（導電性バリア膜１８および金属キャップ膜２２，３２）で配線２０の表面（上面、底面および側面）を完全に被覆する。このため、配線２０の銅の主導体膜１９が露出した部分（ウィークポイント、銅の拡散経路）を無くし、空隙がビア３０底部周辺に集中することを防止することができる。配線３５についても同様である。このため、電気的、熱的または機械的ストレスによる不良（例えば配線抵抗が増大する現象など）を抑制または防止することができる。従って、形成された配線のエレクトロマイグレーションやストレスマイグレーション特性を向上し、埋込銅配線の信頼性および埋込銅配線を有する半導体装置の信頼性を向上できる。
【００７８】
また、配線２０上に金属キャップ膜２２を比較的薄く形成するので、金属キャップ膜２２の選択成長性を向上して隣り合う配線間の絶縁破壊耐性を向上することができ、またビア３０底部で金属キャップ膜２２を除去するように配線２０上にビア３０を形成（開孔）するので、ビア３０の底部で配線２０を確実に露出させることができ、上層配線と下層配線との間の電気的接続の信頼性を向上させることができる。
【００７９】
また、多層配線構造を構成するいずれの埋込銅配線についても、本実施の形態を適用することができるが、多層配線構造のうち、任意の配線層、例えばストレスマイグレーションによる劣化が生じやすい構造の配線層についてだけ、本実施の形態を適用することもできる。ストレスマイグレーションに起因した不良が生じやすいのは、比較的幅広の配線部に比較的小さな径のビア部が接続された構造の配線層である。そのような配線構造においては、高温放置による抵抗上昇のようなストレスマイグレーションによる劣化が生じやすい。そのようなストレスマイグレーションによる劣化が生じやすい構造の配線層は、多層配線構造のうち比較的下層側の配線層であるので、例えば下層側の銅配線（例えば配線２０、３５）で本実施の形態を適用し、銅配線（配線２０、３５）上に第１の金属キャップ膜（金属キャップ膜２２，４２）を形成し、その銅配線に接続するビア（ビア３０，５０）形成時にビア底部で第１の金属キャップ膜を除去し、ビア底部で露出した銅配線上に第２の金属キャップ膜（金属キャップ膜３２，５２）を形成することができる。
【００８０】
（実施の形態２）
図２２および図２３は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図１２までの製造工程は上記実施の形態１とほぼ同様であるので、ここではその説明は省略し、図１２に続く製造工程について説明する。なお、図２２および図２３においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００８１】
上記実施の形態１と同様にして図１２の構造が得られた後、図２２に示されるように、フォトリソグラフィ法などを用いて絶縁膜２３〜２６をドライエッチングすることなどによって、配線開口部すなわち、配線２０に達するスルーホールまたはビア（開口部）３０および配線溝（開口部）３１を形成する。
【００８２】
例えばフォトレジストパターン形成工程での露光のフォトマスクの位置合わせのずれなどのために、図２２に示されるように、ビア３０が配線２０のパターンからずれる、いわゆる目外れが発生する場合がある。半導体装置の設計では、マージンが少ないぎりぎりの設計を行ったり、あるいは、半導体装置の配線パターンの設計上目外れを避けられない設計、目外れを含む設計、または目外れを許容した設計とする場合もある。このような目外れを防止するためには、配線パターンの幅を広くする必要があるが、これは半導体装置の大型化を招く。また、ビアの径を小さくして目外れを防止することも考えられるが、これはビアのアスペクト比の更なる増大を招き、ビアを埋める導電性バリア膜および銅の主導体膜の形成を困難にしてしまう。このため、高密度な配線パターンを有する半導体装置においては、このような目外れが生じ得る。従って、半導体装置には目外れが発生したビアと目外れが生じていないビアとが混在することになる。
【００８３】
配線２０を露出するために形成したビア３０のうち、図２２に示されるビア３０ａで目外れが発生している。目外れが発生したビア３０ａ内では、主導体膜１９の上面と導電性バリア膜１８の端部とが露出する。すなわち、目外れが発生したビア３０ａの底部では主導体膜１９だけでなく導電性バリア膜１８の一部も露出することになる。
【００８４】
次に、図２３に示されるように、ビア３０の底部で露出する配線２０上に金属キャップ膜（導電性キャップ膜）３２を選択成長または優先成長させる。金属キャップ膜３２は、例えばタングステン（Ｗ）膜またはタングステン合金膜（あるいはタングステンを主成分とする導体膜）などからなる。金属キャップ膜２２は、選択タングステンＣＶＤ法などによって形成することができる。例えば、六フッ化タングステン（ＷＦ6）および水素（Ｈ2）ガスを用いたＣＶＤ法により、ビア３０底部で露出した配線２０の上面上にタングステン膜を選択的に堆積することにより、金属キャップ膜３２を形成することができる。また、無電解めっき法によって、ＣｏＷＰ、ＣｏＷＢまたはＣｏＷなどからなる金属キャップ膜３２をビア３０底部で露出した配線２０の上面上に選択的に形成することもできる。
【００８５】
図２４は、ビア３０に目外れが生じ得る場合の導電性バリア膜１８の材料と金属キャップ膜３２の形成方法の関係を示す説明図（表）である。
【００８６】
上記のように、本実施の形態では、ビア３０のうち、ビア３０ａでは目外れが生じているので、目外れが発生したビア３０ａの底部では主導体膜１９だけでなく導電性バリア膜１８の一部も露出している。このため、もし導電性バリア膜１８が高融点金属膜（例えばチタン（Ｔｉ）膜、タンタル（Ｔａ）膜、タングステン（Ｗ）膜などの純金属膜）を含んでいた場合、金属キャップ膜３２の形成法として選択タングステンＣＶＤ法を用いると、ビア３０ａの底部で露出する導電性バリア膜１８の端部上でタングステン（金属キャップ膜３２）が異常成長してしまう。これは、高融点金属（純金属）による還元作用によって六フッ化タングステン（ＷＦ6）ガスがそこで優先的に還元され、タングステンが優先的に成長する作用によるものと考えられる。このタングステンの異常成長は、導電性バリア膜３３や導電性バリア膜３３上に形成する銅のシード膜のカバレージ（ステップカバレージ）を低下させるので、ビア３０ａ内部でボイドを発生させる可能性がある。このため、ビア３０に目外れが発生し得るようなレイアウトルールにおいては、金属キャップ膜３２の形成法として選択タングステンＣＶＤ法を用いる場合は、導電性バリア膜１８が高融点金属膜（純金属膜）を含んでいなければより好ましい。この場合、導電性バリア膜１８として、例えば窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）または窒化タングステン（ＷＮ）などのような高融点金属窒化物、またはそのような高融点金属窒化物にシリコン（Ｓｉ）を添加した材料を用いることができる。
【００８７】
導電性バリア膜１８が高融点金属膜を含んでいる場合、すなわち導電性バリア膜１８として高融点金属の単体膜または高融点金属膜と高融点金属合金膜（例えば高融点金属窒化物膜）との積層膜を用いた場合は、ビア３０形成のレイアウトルールの目外れ規制を行ってビア３０に目外れが生じないようにするか、あるいはビア３０の目外れを許容して金属キャップ膜３２を無電解めっき法により形成する。目外れが発生したビア３０ａにおいて導電性バリア膜１８が露出していたとしても、金属キャップ膜３２を無電解めっき法で形成することで、導電性バリア膜１８が高融点金属膜（純金属膜）を含んでいるかどうかにかかわらず、タングステン（金属キャップ膜３２）の異常成長を防止することができる。
【００８８】
従って、ビア３０に目外れが生じ得るレイアウトルールにおいては、図２４に示されるように、導電性バリア膜１８が高融点金属膜（純金属膜）を含む場合は金属キャップ膜３２を無電解めっき法で形成し、導電性バリア膜１８が高融点金属膜（純金属膜）を含まない場合は金属キャップ膜３２を選択タングステンＣＶＤ法または無電解めっき法で形成する。また、多層配線構造を有する半導体装置においては、比較的下層の配線層では、配線間隔が比較的狭く目外れが生じやすいので、図２４に示されるような金属キャップ膜３２の成膜法を適用すればよい。これにより、埋込銅配線を有する半導体装置の信頼性をより向上することができる。
【００８９】
図２５は、ビア３０に目外れが生じない場合の導電性バリア膜１８の材料と金属キャップ膜３２の形成方法の関係を示す説明図（表）である。ビア３０に目外れが生じない場合は、上記実施の形態１における図１３のように、ビア３０の底部では主導体膜１９が露出し、導電性バリア膜１８は露出しないので、金属キャップ膜３２を選択タングステンＣＶＤ法または無電解めっき法のいずれで形成したとしてもタングステン（金属キャップ膜３２）の異常成長は生じない。このため、ビア３０に目外れが生じないレイアウトルールにおいては、図２５に示されるように、導電性バリア膜１８が高融点金属膜（純金属膜）を含む場合および含まない場合のいずれにおいても、金属キャップ膜３２を選択タングステンＣＶＤ法または無電解めっき法で形成することができる。また、多層配線構造を有する半導体装置においては、比較的上層の配線層では、配線間隔が比較的広く目外れが生じにくいので、図２５に示されるような金属キャップ膜３２の成膜法を適用すればよい。これにより、埋込銅配線を有する半導体装置の信頼性をより向上することができる。
【００９０】
図２６は、図２３に続く半導体装置の製造工程中における要部断面図を示している。なお、理解を簡単にするために、図２６においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００９１】
金属キャップ膜３２の形成工程以降の工程については、上記実施の形態１とほぼ同様である。すなわち、図２６に示されるように、半導体基板１の主面上の全面（すなわちビア３０（ビア３０ａ）の底部および側壁上と配線溝３１の底部および側壁上とを含む絶縁膜２６上）に導電性バリア膜３３および主導体膜３４を形成し、主導体膜３４および導電性バリア膜３３をＣＭＰ法によって絶縁膜２６の上面が露出するまで研磨して、配線３５を形成する。
【００９２】
本実施の形態では、上記のように、ビア３０に目外れが生じてビア３０底部で配線２０の導電性バリア膜１８が露出するかどうかに応じて、ビア３０の底部で付け直す金属キャップ膜３２の成膜方法を選択する。これにより、金属キャップ膜３２をより的確に形成することができ、埋込銅配線を有する半導体装置の信頼性をより向上することができる。
【００９３】
（実施の形態３）
図２７〜図３０は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図１７までの製造工程は上記実施の形態１とほぼ同様であるので、ここではその説明は省略し、図１７に続く製造工程について説明する。なお、図２７〜図３０においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００９４】
上記実施の形態１と同様にして図１７の構造が得られた後、図２７に示されるように、配線３５に対して窪み２１と同様の窪みを形成した後、配線３５上に金属キャップ膜４２を金属キャップ膜２２と同様の材料および手法により形成し、その後、配線３５が埋め込まれた絶縁膜２６上に、上記絶縁膜２３〜２６を形成した工程と同様の工程および材料によって、絶縁膜（バリア絶縁膜）４３、絶縁膜（層間絶縁膜）４４、絶縁膜（エッチングストッパ膜）４５および絶縁膜（層間絶縁膜）４６を形成する。それから、図２８に示されるように、配線開口部として、ビア３０および配線溝３１と同様にして、配線３５に達して配線３５の主導体膜３４を露出するビア（開口部）５０と配線溝（開口部）５１とを形成する。その後、図２９に示されるように、本実施の形態では、ビア５０から露出する配線３５（主導体膜３４）上に金属キャップ膜を形成せずに（すなわち上記実施の形態１における金属キャップ膜５２を省略し）、半導体基板１上（ビア５０および配線溝５１の底部および側壁を含む絶縁膜４６上）に導電性バリア膜５３を導電性バリア膜１８，３３と同様の材料および手法により形成し、導電性バリア膜５３上にビア５０および配線溝５１を埋めるように主導体膜５４を主導体膜１９，３４と同様の材料および手法により形成する。そして、図３０に示されるように、ＣＭＰ法により絶縁膜４６上の不要な主導体膜５４および導電性バリア膜５３を除去してビア５０および配線溝５１を埋めかつ配線３５と電気的に接続された配線（第３層配線）５５を形成する。
【００９５】
下層配線（ここでは配線３５）のボリュームが小さい場合には、本実施の形態のように下層配線に接続（到達）するビア（ここではビア５０）の底部の金属キャップ膜（ここでは金属キャップ膜５２）を省略することもできる。下層配線のボリュームが小さい場合というのは、配線の幅、深さが概ね主導体膜を構成する銅（Ｃｕ）の結晶粒径以下である場合を言う。銅（Ｃｕ）の結晶粒径は、例えば１．５μｍ程度である。多層配線構造を有する半導体装置において、下層配線のボリュームが小さい場合は、ストレスマイグレーションに起因した不良が生じにくいので、本実施の形態のように、その下層配線に接続（到達）するビア（ここではビア５０）の底部の金属キャップ膜（ここでは金属キャップ膜５２）を省略することも可能である。これにより、製造工程数を低減して半導体装置の製造工程を簡略化でき、また配線のビア部の抵抗増加を防止することができる。
【００９６】
また、ビア５０の底部での金属キャップ膜の形成を省略しているので、導電性バリア膜５３形成前の前処理として、アルゴン（Ａｒ）イオンによる物理的スパッタエッチングや、あるいは還元性ガスを含む雰囲気（例えば水素雰囲気）中における反応性プラズマ処理を用いることができる。
【００９７】
（実施の形態４）
図３１〜図３４は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図１７までの製造工程は上記実施の形態１とほぼ同様であるので、ここではその説明は省略し、図１７に続く製造工程について説明する。なお、図３１〜図３４においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。
【００９８】
上記実施の形態１と同様にして図１７の構造が得られた後、図３１に示されるように、配線３５が埋め込まれた絶縁膜２６上に、上記絶縁膜膜２３〜２６を形成した工程と同様の工程および材料によって、絶縁膜（バリア絶縁膜）４３、絶縁膜（層間絶縁膜）４４、絶縁膜（エッチングストッパ膜）４５および絶縁膜（層間絶縁膜）４６を形成する。本実施の形態では、配線３５の形成後、配線３５上に金属キャップ膜を形成せずに（すなわち上記実施の形態１における金属キャップ膜４２を省略し）、配線３５が埋め込まれた絶縁膜２６上に絶縁膜４３〜４６を形成する。それから、図３２に示されるように、配線開口部として、ビア３０および配線溝３１と同様にして、配線３５に達して配線３５の主導体膜３４を露出するビア（開口部）５０と配線溝（開口部）５１とを形成する。その後、図３３に示されるように、本実施の形態では、ビア５０から露出する配線３５（主導体膜３４）上に金属キャップ膜を形成せずに（すなわち上記実施の形態１における金属キャップ膜５２を省略し）、半導体基板１上（ビア５０および配線溝５１の底部および側壁を含む絶縁膜４６上）に導電性バリア膜５３を導電性バリア膜１８，３３と同様の材料および手法により形成し、導電性バリア膜５３上にビア５０および配線溝５１を埋めるように主導体膜５４を主導体膜１９，３４と同様の材料および手法により形成する。そして、図３４に示されるように、ＣＭＰ法により絶縁膜４６上の不要な主導体膜５４および導電性バリア膜５３を除去してビア５０および配線溝５１を埋めかつ配線３５と電気的に接続された配線（第３層配線）５５を形成する。
【００９９】
多層配線構造を有する半導体装置において、下層配線（ここでは配線３５）のボリュームが小さい場合には、ストレスマイグレーションに起因した不良が生じにくいので、本実施の形態のように、その下層配線（ここでは配線３５）の金属キャップ膜（ここでは金属キャップ膜４２）と、その下層配線に接続（到達）するビア（ここではビア５０）の底部の金属キャップ膜（ここでは金属キャップ膜５２）とを省略することもできる。これにより、製造工程数を低減して半導体装置の製造工程を簡略化でき、また配線のビア部の抵抗増加を防止することができる。
【０１００】
（実施の形態５）
図３５〜図３８は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図１７までの製造工程は上記実施の形態１とほぼ同様であるので、ここではその説明は省略し、図１７に続く製造工程について説明する。なお、図３５〜図３８においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。なお、本実施の形態では、配線３５を半導体装置の比較的上層の配線であると想定して説明する。
【０１０１】
上記実施の形態１と同様にして図１７の構造が得られた後、図３５に示されるように、配線３５に対して窪み２１と同様の窪みを形成した後、配線３５上に金属キャップ膜４２を金属キャップ膜２２と同様の材料および手法により形成する。それから、配線３５が埋め込まれた絶縁膜２６上に、上記絶縁膜２３，２４を形成した工程と同様の工程および材料によって、絶縁膜（バリア絶縁膜）６３および絶縁膜（層間絶縁膜）６４を形成する。
【０１０２】
次に、フォトリソグラフィ法を用いて絶縁膜６３，６４をドライエッチングすることなどによって、配線３５に達するスルーホールまたはビア６５を形成する。このとき、ビア６５の底部では、金属キャップ膜４２の全部または一部が除去（エッチング）されており、主導体膜３４の上面が露出される。これにより、図３５の構造が得られる。
【０１０３】
次に、半導体基板１の主面上の全面（すなわちビア６５の底部および側壁上を含む絶縁膜６４上）に、例えばチタン（Ｔｉ）膜および窒化チタン（ＴｉＮ）膜の積層膜からなる導電性バリア膜６６を形成する。導電性バリア膜６６の成膜には、スパッタリング法、ＣＶＤ法または原子層デポジション（ＡＬＤ）法などを用いることができる。導電性バリア膜６６の成膜の際には、チタン（Ｔｉ）膜を最初に成膜することが好ましい。ビア６５の形成後で導電性バリア膜６６の形成前に、ビア６５底部で金属キャップ膜は形成しなくともよい。これは、導電性バリア膜６６の成膜の際に、最初にチタン（Ｔｉ）膜を成膜するので、ビア６５底部で露出する配線３５（主導体膜３４）上にチタン（Ｔｉ）膜が形成されることになり、このチタン（Ｔｉ）膜をビア６５底に挿入することによってビア６５底部での接着強度が向上し、ＳＩＶ（Stress-Induced Voiding）が抑制されるためである。
【０１０４】
それから、ＣＶＤ法などによってタングステン膜６７を導電性バリア膜６６上にビア６５を埋めるように形成し、絶縁膜６４上の（すなわちビア６５外部の）不要なタングステン膜６７および導電性バリア膜６６を例えばＣＭＰ法などによって除去することにより、ビア６５を埋める導電性バリア膜６６およびタングステン膜６７からなるプラグ６８を形成する。これにより、図３６の構造が得られる。
【０１０５】
次に、プラグ６８が埋め込まれた絶縁膜６４上に、例えばスパッタリング法を用いて、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜からなる導体膜６９ａと、相対的に厚いアルミニウム（Ａｌ）単体またはアルミニウム合金などのアルミニウムを主成分とする導体膜（アルミニウム膜）６９ｂと、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜からなる導体膜６９ｃとを順に形成する。導体膜６９ｂの材料として、銅（Ｃｕ）を例えば０．５重量％程度含むアルミニウム合金などを用いることができるが、アルミニウムが主成分であれば、Ｃｕやその他の添加物（Ｓｉなど）を任意の割合で含んでいてもよい。導体膜６９ａ，６９ｃは、下層側がチタン膜で、上層側が窒化チタン膜である積層膜である。導体膜６９ａ，６９ｃはバリア導体膜として機能することができ、導体膜６９ｃはフォトリソグラフィ工程における反射防止膜としても機能することができる。
【０１０６】
それから、フォトリソグラフィ法などを用いて導体膜６９ａ、６９ｂ、６９ｃの積層構造（積層膜）をドライエッチングして所定のパターンに加工し、配線（アルミニウム配線）６９を形成する。これにより、図３７の構造が得られる。配線６９は、プラグ６８を介して配線３５に電気的に接続されている。この上層配線である配線６９は、パッド（ＰＡＤ）電極として機能することができる。
【０１０７】
次に、図３８に示されるように、パッド電極としての配線６９の保護層（Protection Layer）として、絶縁膜６４上に配線６９を覆うように、絶縁膜７０を形成する。絶縁膜７０は、例えば、酸化シリコン膜（ＴＥＯＳ酸化膜）、窒化シリコン（ＳｉＮ）膜またはＳＯＧ（Spin On Glass）膜などから選択された少なくとも一種類以上の材料膜を含む単体膜または積層膜で形成されている。
【０１０８】
次に、フォトリソグラフィ法を用いて絶縁膜７０をエッチングすることなどによって、絶縁膜７０にビア７１を形成する。ビア７１の底部ではパッド電極としての配線６９が露出する。その後、図示はしないけれども、ビア７１から露出する配線６９に引出し電極を結線し、半導体装置をパッケージと一体化させることができる。
【０１０９】
（実施の形態６）
図３９〜図４１は、本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。図１７までの製造工程は上記実施の形態５とほぼ同様であるので、ここではその説明は省略し、図１７に続く製造工程について説明する。なお、図３９〜図４１においても、図１の絶縁膜１１より下の構造に対応する部分は図示を省略している。なお、本実施の形態では、配線３５を半導体装置の比較的上層の配線であると想定して説明する。
【０１１０】
上記実施の形態１と同様にして図１７の構造が得られた後、図３９に示されるように、配線３５に対して窪み２１と同様の窪みを形成した後、配線３５上に金属キャップ膜４２を金属キャップ膜２２と同様の材料および手法により形成する。それから、配線３５が埋め込まれた絶縁膜２６上に、上記絶縁膜２３，２４を形成した工程と同様の工程および材料によって、絶縁膜（バリア絶縁膜）６３および絶縁膜（層間絶縁膜）６４を形成する。
【０１１１】
次に、フォトリソグラフィ法を用いて絶縁膜６３，６４をドライエッチングすることなどによって、配線３５に達するスルーホールまたはビア８５を形成する。このとき、ビア８５の底部では、金属キャップ膜４２の全部または一部が除去（エッチング）されており、主導体膜３４の上面が露出される。
【０１１２】
次に、ビア８５が形成された絶縁膜６４上に、上記実施の形態５の導体膜６９ａ，６９ｂ，６９ｃと同様の手法および材料を用いて、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜からなる導体膜８９ａと、相対的に厚いアルミニウム（Ａｌ）単体またはアルミニウム合金などのアルミニウムを主成分とする導体膜（アルミニウム膜）８９ｂと、チタン（Ｔｉ）膜と窒化チタン（ＴｉＮ）膜との積層膜からなる導体膜８９ｃとを順に形成する。この際、下地の銅の主導体膜３４との接着性（密着性）を高めるために、ビア８５形成後に最初に形成する材料膜はチタン（Ｔｉ）膜であることが好ましい。導体膜８９ａ，８９ｃは、下層側がチタン膜で、上層側が窒化チタン膜である積層膜である。導体膜８９ｂの材料として、銅（Ｃｕ）を例えば０．５重量％程度含むアルミニウム合金を用いることができるが、アルミニウムが主成分であれば、Ｃｕやその他の添加物（Ｓｉなど）を任意の割合で含んでいてもよい。
【０１１３】
次に、図４０に示されるように、フォトリソグラフィ法などを用いて導体膜８９ａ，８９ｂ，８９ｃの積層構造（積層膜）をドライエッチングして所定のパターンに加工し、パッド電極層として機能する配線（アルミニウム配線）８９を形成する。配線８９は、ビア８５に埋め込まれた部分を介して配線３５に電気的に接続されている。
【０１１４】
次に、図４１に示されるように、パッド電極層としての配線８９の保護層（Protection Layer）として、絶縁膜６４上に配線８９を覆うように、上記実施の形態５の絶縁膜７０と同様の材料用いて絶縁膜９０を形成する。
【０１１５】
次に、フォトリソグラフィ法を用いて絶縁膜９０をエッチングすることなどによって、絶縁膜９０にビア（開口部）９１を形成する。ビア９１の底部ではパッド電極層としての配線８９が露出する。その後、図示はしないけれども、ビア９１から露出するパッド電極層としての配線８９に引出し電極を結線し、半導体装置をパッケージと一体化させることができる。
【０１１６】
（実施の形態７）
図４２は、本発明の他の実施の形態である半導体装置の要部断面図である。
【０１１７】
図４２に示されるように、本実施の形態の半導体装置は、多層配線構造を有している。例えば上記実施の形態１と同様にして、半導体基板１０１に、素子分離領域１０２、ウエル領域（ｐ型またはｎ型のウエル領域）１０３が形成され、ゲート絶縁膜１０４、ゲート電極１０５およびソース、ドレインとしての半導体領域（ｎ型またはｐ型の半導体領域）１０８を有する複数のＭＩＳＦＥＴ（ｎチャネル型またはｐチャネル型のＭＩＳＦＥＴ）１０９が形成されている。そして、それらのＭＩＳＦＥＴ１０９に電気的に接続された第１層配線１１１、第２層配線１１２、第３層配線１１３、第４層配線１１４、第５層配線１１５および第６層配線１１６が、半導体基板１０１上に形成された層間絶縁膜としての絶縁膜１２１、エッチングストッパ膜としての絶縁膜１２２、バリア絶縁膜としての絶縁膜１２３および保護膜としての絶縁膜１２４の積層構造内に形成されている。
【０１１８】
プラグ１３１を介してＭＩＳＦＥＴ１０９に電気的に接続されている第１層配線１１１はダマシン法（シングルダマシン法）により形成されているが、本実施の形態では第１層配線１１１にはタングステン配線を用いている。従って、第１層配線１１１は、絶縁膜１２１，１２２に形成された配線溝内に窒化チタンなどのバリア膜とタングステン膜とを形成し、配線溝外部の不要なタングステン膜および窒化チタン膜をＣＭＰ法によって除去することにより形成されている。タングステン配線においては、銅膜を有していないために銅の拡散現象は生じない。このため、タングステン配線からなる第１層配線１１１の上面には、金属キャップ膜を形成する必要はない。
【０１１９】
第２層配線１１２〜第５層配線１１５はダマシン法（図４２の例ではデュアルダマシン法）により形成されている。従って、第２層配線１１２〜第５層配線１１５のそれぞれは、絶縁膜に形成された配線開口部（配線溝およびビア）内に導電性バリア膜と銅の主導体膜とを形成し、配線開口部外部の不要な主導体膜および導電性バリア膜をＣＭＰ法によって除去することにより形成されている。
【０１２０】
第２層配線１１２〜第５層配線１１５のうち、第２層配線１１２から第３層配線１１３にかけての工程は、上記実施の形態１における配線３５から配線５５にかけての工程と同様にして形成されている。すなわち領域１３２ａの構造は、図１８に示されるような上記実施の形態１の配線３５の上面近傍領域の構造と同様である。このため、第２層配線１１２上には、金属キャップ膜４２に対応する金属キャップ膜１１２ａが形成され、更に金属キャップ膜５２に対応する金属キャップ膜１１２ｂが、第３層配線１１３形成用のビア底部で露出する第２層配線１１２の銅の主導体膜上に形成されている。また、比較的下層の配線層である第２層配線１１２は、配線間隔が比較的狭いので、領域１３２ｂでは上記実施の形態２のビア３０ａのように目外れが生じている。このため、金属キャップ膜１１２ｂの成膜法には、上記実施の形態２の手法（図２４）を適用することが好ましい。
【０１２１】
第３層配線１１３から第４層配線１１４にかけての工程は、上記実施の形態４における配線３５から配線５５にかけての工程と同様にして形成されている。すなわち領域１３３の構造は、図３４に示されるような上記実施の形態４の配線３５の上面近傍領域の構造と同様である。このため、第３層配線１１３上には、金属キャップ膜は形成されていない。
【０１２２】
第４層配線１１４から第５層配線１１５にかけての工程は、上記実施の形態１における配線３５から配線５５にかけての工程と同様にして形成されている。すなわち領域１３４の構造は、図１８に示されるような上記実施の形態１の配線３５の上面近傍領域の構造と同様である。このため、第４層配線１１４上には、金属キャップ膜４２に対応する金属キャップ膜１１４ａが形成され、更に金属キャップ膜５２に対応する金属キャップ膜１１４ｂが、第５層配線１１５形成用のビア底部で露出する第４層配線１１４の銅の主導体膜上形成されている。また、比較的上層の配線層である第４層配線１１４は、配線間隔が比較的広いので、上記実施の形態２のビア３０ａのように目外れは生じない。
【０１２３】
第５層配線１１５はプラグ１１６ａを介してアルミニウム配線である第６層配線１１６に電気的に接続されている。第５層配線１１５、プラグ１１６ａおよび第６層配線１１６は、上記実施の形態５の配線３５、プラグ６８および配線６９と同様にして形成されている。すなわち領域１３５の構造は、図３８に示されるような上記実施の形態５の配線３５の上面近傍領域の構造と同様である。このため、第５層配線１１５上には、金属キャップ膜４２に対応する金属キャップ膜１１５ａが形成されている。
【０１２４】
保護膜としての絶縁膜１２４に形成されたビアから露出した第６層配線１１６上には、引き出し電極（例えばバンプ電極）１４１が形成されている。
【０１２５】
このように、上記実施の形態１〜６を適宜組み合わせて半導体装置の多層配線構造を形成することができる。
【０１２６】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１２７】
前記実施の形態では、ＭＩＳＦＥＴを有する半導体装置について説明したが、本発明は、これに限定されるものではなく、銅を主成分とする主導体膜を含む配線を有する種々の半導体装置に適用することができる。
【産業上の利用可能性】
【０１２８】
本発明の半導体装置は、埋込銅配線を有する半導体装置に適用して有効である。
【図面の簡単な説明】
【０１２９】
【図１】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図２】図１に続く半導体装置の製造工程中における要部断面図である。
【図３】図２に続く半導体装置の製造工程中における要部断面図である。
【図４】図３に続く半導体装置の製造工程中における要部断面図である。
【図５】図４に続く半導体装置の製造工程中における要部断面図である。
【図６】図５に続く半導体装置の製造工程中における要部断面図である。
【図７】図６に続く半導体装置の製造工程中における要部断面図である。
【図８】図７に続く半導体装置の製造工程中における要部断面図である。
【図９】導電性バリア膜の材料と金属キャップ膜の形成方法の関係を示す説明図である。
【図１０】図８に続く半導体装置の製造工程中における要部断面図である。
【図１１】窪み２１を形成せずにバリア絶縁膜を形成した状態を示す要部断面図である。
【図１２】図１０に続く半導体装置の製造工程中における要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中における要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中における要部断面図である。
【図１５】図１４に続く半導体装置の製造工程中における要部断面図である。
【図１６】図１５に続く半導体装置の製造工程中における要部断面図である。
【図１７】図１６に続く半導体装置の製造工程中における要部断面図である。
【図１８】図１７に続く半導体装置の製造工程中における要部断面図である。
【図１９】比較例の半導体装置の要部断面図である。
【図２０】銅配線の上面を金属キャップで被覆した半導体装置の要部断面図である。
【図２１】本発明の一実施の形態である半導体装置の要部断面図である。
【図２２】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２３】図２２に続く半導体装置の製造工程中における要部断面図である。
【図２４】ビアに目外れが生じ得る場合の導電性バリア膜の材料と金属キャップ膜の形成方法の関係を示す説明図である。
【図２５】ビアに目外れが生じない場合の導電性バリア膜の材料と金属キャップ膜の形成方法の関係を示す説明図である。
【図２６】図２３に続く半導体装置の製造工程中における要部断面図である。
【図２７】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図２８】図２７に続く半導体装置の製造工程中における要部断面図である。
【図２９】図２８に続く半導体装置の製造工程中における要部断面図である。
【図３０】図２９に続く半導体装置の製造工程中における要部断面図である。
【図３１】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図３２】図３１に続く半導体装置の製造工程中における要部断面図である。
【図３３】図３２に続く半導体装置の製造工程中における要部断面図である。
【図３４】図３３に続く半導体装置の製造工程中における要部断面図である。
【図３５】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図３６】図３５に続く半導体装置の製造工程中における要部断面図である。
【図３７】図３６に続く半導体装置の製造工程中における要部断面図である。
【図３８】図３７に続く半導体装置の製造工程中における要部断面図である。
【図３９】本発明の他の実施の形態である半導体装置の製造工程中の要部断面図である。
【図４０】図３９に続く半導体装置の製造工程中における要部断面図である。
【図４１】図４０に続く半導体装置の製造工程中における要部断面図である。
【図４２】本発明の他の実施の形態である半導体装置の要部断面図である。
【符号の説明】
【０１３０】
１  半導体基板
２  素子分離領域
３  ｐ型ウエル
４  ゲート絶縁膜
５  ゲート電極
５ａ  シリサイド膜
６  ｎ-型半導体領域
７  サイドウォール
８  ｎ+型半導体領域
８ａ  シリサイド膜
９  ｎチャネル型ＭＩＳＦＥＴ
１０  絶縁膜
１１  絶縁膜
１２  コンタクトホール
１３  プラグ
１３ａ  窒化チタン膜
１４  絶縁膜
１５  絶縁膜
１７  配線溝
１８  導電性バリア膜
１９  主導体膜
２０  配線
２１  窪み
２２  金属キャップ膜
２３  絶縁膜
２４  絶縁膜
２５  絶縁膜
２６  絶縁膜
３０  ビア
３０ａ  ビア
３１  配線溝
３２  金属キャップ膜
３３  導電性バリア膜
３４  主導体膜
３５  配線
４２  金属キャップ膜
４３  絶縁膜
４４  絶縁膜
４５  絶縁膜
４６  絶縁膜
５０  ビア
５１  配線溝
５２  金属キャップ膜
５３  導電性バリア膜
５４  主導体膜
５５  配線
６３  絶縁膜
６４  絶縁膜
６５  ビア
６６  導電性バリア膜
６７  タングステン膜
６８  プラグ
６９  配線
６９ａ  導体膜
６９ｂ  導体膜
６９ｃ  導体膜
７０  絶縁膜
７１  ビア
８５  ビア
８９  配線
８９ａ  導体膜
８９ｂ  導体膜
８９ｃ  導体膜
９０  絶縁膜
９１  ビア
１０１  半導体基板
１０２  素子分離領域
１０３  ウエル領域
１０４  ゲート絶縁膜
１０５  ゲート電極
１０８  半導体領域
１０９  ＭＩＳＦＥＴ
１１１  第１層配線
１１２  第２層配線
１１２ａ  金属キャップ膜
１１２ｂ  金属キャップ膜
１１３  第３層配線
１１４  第４層配線
１１４ａ  金属キャップ膜
１１４ｂ  金属キャップ膜
１１５  第５層配線
１１５ａ  金属キャップ膜
１１６  第６層配線
１１６ａ  プラグ
１２１  絶縁膜
１２２  絶縁膜
１２３  絶縁膜
１２４  絶縁膜
１３１  プラグ
１３２ａ  領域
１３２ｂ  領域
１３３  領域
１３４  領域
１３５  領域
１４１  引き出し電極
【図１】
2007042662.tif 000003
【図２】
2007042662.tif 000004
【図３】
2007042662.tif 000005
【図４】
2007042662.tif 000006
【図５】
2007042662.tif 000007
【図６】
2007042662.tif 000008
【図７】
2007042662.tif 000009
【図８】
2007042662.tif 000010
【図９】
2007042662.tif 000011
【図１０】
2007042662.tif 000012
【図１１】
2007042662.tif 000013
【図１２】
2007042662.tif 000014
【図１３】
2007042662.tif 000015
【図１４】
2007042662.tif 000016
【図１５】
2007042662.tif 000017
【図１６】
2007042662.tif 000018
【図１７】
2007042662.tif 000019
【図１８】
2007042662.tif 000020
【図１９】
2007042662.tif 000021
【図２０】
2007042662.tif 000022
【図２１】
2007042662.tif 000023
【図２２】
2007042662.tif 000024
【図２３】
2007042662.tif 000025
【図２４】
2007042662.tif 000026
【図２５】
2007042662.tif 000027
【図２６】
2007042662.tif 000028
【図２７】
2007042662.tif 000029
【図２８】
2007042662.tif 000030
【図２９】
2007042662.tif 000031
【図３０】
2007042662.tif 000032
【図３１】
2007042662.tif 000033
【図３２】
2007042662.tif 000034
【図３３】
2007042662.tif 000035
【図３４】
2007042662.tif 000036
【図３５】
2007042662.tif 000037
【図３６】
2007042662.tif 000038
【図３７】
2007042662.tif 000039
【図３８】
2007042662.tif 000040
【図３９】
2007042662.tif 000041
【図４０】
2007042662.tif 000042
【図４１】
2007042662.tif 000043
【図４２】
2007042662.tif 000044