(57)【要約】【課題】不揮発性であって、かつ情報の書き換えが可能であり、また、作製が簡単であり、スイッチング特性に優れ、動作電圧の低い記憶素子、記憶装置および半導体装置を安価で提供することを課題とする。【解決手段】第一の導電層と、前記第一の導電層に対向する第二の導電層と、前記第一の導電層と第二の導電層間に設置された、少なくとも一種以上の有機化合物を含む層からなる素子において、前記有機化合物は電気化学的にドープ、脱ドープ可能であることを特徴としている。この素子に通電することで、導電層の間に設置された有機化合物を電気化学的にドープする、すなわち電子の授受を行うことでその導電率を３桁から１０桁程度上昇させることができる。【選択図】図３
2007043111.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に少なくとも一種類の有機化合物を含む層とを有する記憶素子を有し、
前記第１の導電層と前記第２の導電層との間に電流を流すと、前記有機化合物が還元され、前記第１の導電層或いは前記第２の導電層が酸化されて一部がイオン化することを特徴とする記憶装置。
【請求項２】
第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に少なくとも一種類の有機化合物を含む層とを有する記憶素子を有し、
前記有機化合物には金属陽イオンが存在し、
前記第１の導電層と前記第２の導電層との間に電流を通すと、前記有機化合物が酸化されると共に、前記金属陽イオンが還元されることを特徴とする記憶装置。
【請求項３】
請求項１または請求項２において、
前記第１の導電層と前記第２の導電層の両方、あるいは一方の標準電位が、飽和カロメル電極を基準として−３．０Ｖ以上、且つ、＋０．８Ｖ以下であることを特徴とする記憶装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記記憶装置は、第１の方向に延びた複数のビット線と、前記第１の方向と垂直な第２の方向に延びた複数のワード線を有することを特徴とする記憶装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記有機化合物は、共役高分子であることを特徴とする記憶装置。
【請求項６】
請求項１乃至請求項５のいずれか一項に記載した記憶装置を用いた電子機器。
【請求項７】
第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に少なくとも一種類の有機化合物を含む層とを有する記憶素子と、トランジスタとを有し、
前記トランジスタのソースまたはドレイン領域は、前記第１の導電層または第２の導電層と電気的に接続し、
前記第１の導電層と前記第２の導電層との間に電流を流すと、前記有機化合物が還元され、前記第１の導電層或いは前記第２の導電層が酸化されて一部がイオン化することを特徴とする半導体装置。
【請求項８】
第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に少なくとも一種類の有機化合物を含む層とを有する記憶素子と、トランジスタとをを有し、
前記トランジスタのソースまたはドレイン領域は、前記第１の導電層または第２の導電層と電気的に接続し、
前記有機化合物には金属陽イオンが存在し、
前記第１の導電層と前記第２の導電層との間に電流を通すと、前記有機化合物が酸化されると共に、前記金属陽イオンが還元されることを特徴とする半導体装置。
【請求項９】
請求項７または請求項８において、
前記第１の導電層と前記第２の導電層の両方、あるいは一方の標準電位が、飽和カロメル電極を基準として−３．０Ｖ以上、且つ、＋０．８Ｖ以下であることを特徴とする半導体装置。
【請求項１０】
請求項７乃至請求項９のいずれか一において、
前記半導体装置は、アンテナを有し、該アンテナは波形整形回路、或いは整流回路の一部を構成するトランジスタと電気的に接続していることを特徴とする半導体装置。
【請求項１１】
請求項７乃至請求項１０のいずれか一において、
前記有機化合物は、共役高分子であることを特徴とする半導体装置。
【請求項１２】
請求項７乃至請求項１１のいずれか一項に記載した半導体装置を用いた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に記憶回路に有機化合物を用いることによりデータを記憶、消去、書き換え可能な半導体装置に関する。また、有機化合物を用いることによりデータを記憶、消去、書き換え可能な記憶回路（記憶装置）に関する。
【背景技術】
【０００２】
近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、特に、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。
【０００３】
現在実用化されているこれらの半導体装置の多くは、Ｓｉ等の半導体基板を用いた回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとを有し、当該ＩＣチップは記憶回路（記憶装置、メモリとも呼ぶ）や制御回路等から構成されている。特に多くのデータを記憶可能な記憶回路を備えることによって、より高機能で付加価値が高い半導体装置の提供が可能となる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
一般的に、半導体装置に設けられる記憶回路（記憶装置）として、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。このうち、ＤＲＡＭ、ＳＲＡＭは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。
【０００５】
不揮発性メモリのうち、ユーザーが自由に情報の書込み、消去ができるのはＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、ＦｅＲＡＭである。近年の情報技術の発展に伴ない、より膨大なデータを高速で記憶、消去、読み出し可能なメモリが要求されており、これらの不揮発性メモリの小型化、低価格化、集積化が重要課題である。しかし、ＥＰＲＯＭは情報を消去するためには紫外線を用いる必要があるという欠点を有している。ＥＥＰＲＯＭ、フラッシュメモリは、不揮発性の記憶回路ではあるが、２つのゲート電極を含む素子を用いているため、作製工程が増加してしまう。これに対してＦｅＲＡＭは強誘電体薄膜材料を用いるものであり、Ｓｉプロセスに用いられる材料、プロセスと両立できることから、特性的に優れるのみならず、低価格化の可能性を有している。しかし、このＦｅＲＡＭの実用化は大幅に遅れており、これは強誘電体を薄膜化することの技術的困難さに起因している。
【０００６】
上記の実情を鑑み、本発明は、不揮発性であって、作製が簡単であり、情報の記憶、消去が可能な記憶装置および半導体装置を安価で提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明の記憶装置および半導体装置は、第一の導電層と、前記第一の導電層に対向する第二の導電層と、前記第一の導電層と第二の導電層間に設置された、少なくとも一種以上の有機化合物を含む層からなる記憶素子において、前記有機化合物は電気化学的にドープ、脱ドープ可能であることを特徴としている。この記憶素子に通電することで、導電層の間に設置された有機化合物を電気化学的にドープする、すなわち電子の授受を行うことでその導電率を１０３から１０１０倍程度上昇させることができる。これにより、ドープ状態と脱ドープ状態において記憶素子に流れる電流量に大きな差が生まれ、この差を読み出すことにより、０と１の情報として区別することができる。これにより、記憶装置および半導体装置としての機能を生み出すことができる。
【０００８】
また、本発明の記憶装置および半導体装置では、前記第一の導電層と第二の導電層の両方、あるいはいずれかが、有機化合物をドープする、あるいは脱ドープする際に一部がイオン化することを特徴としている。これにより、導電層間に設置された有機化合物を、導電層間に電圧を印加することでドープ、脱ドープが可能となる。また、ドープ、脱ドープは印加する電圧の正負を逆転するだけで制御可能であることから、任意に情報の書込み、消去、書き換えが可能となり、不揮発性で、かつ書き換え可能な記憶装置および半導体装置を提供することができる。
【０００９】
なお、ここでいうドープとは、電気化学的に酸化・還元されることいい、脱ドープとは、電気化学的に酸化・還元された状態を元の中性状態に戻すことをいう。
【００１０】
本発明の記憶装置の一つは、第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に少なくとも一種類の有機化合物を含む層とを有する記憶素子を有し、前記第１の導電層と前記第２の導電層との間に電流を流すと、前記有機化合物が還元され、前記第１の導電層或いは前記第２の導電層が酸化されて一部がイオン化することを特徴としている。
【００１１】
本発明の記憶装置の一つは、第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に少なくとも一種類の有機化合物を含む層とを有する記憶素子を有し、前記有機化合物には金属陽イオンが存在し、前記第１の導電層と前記第２の導電層との間に電流を通すと、前記有機化合物が酸化されると共に、前記金属陽イオンが還元されることを特徴としている。
【００１２】
上記構成において、前記第１の導電層と前記第２の導電層の両方、あるいは一方の標準電位が、飽和カロメル電極を基準として−３．０Ｖ以上、且つ、＋０．８Ｖ以下であることを特徴としている。
【００１３】
さらに、前記記憶装置は、第１の方向に延びた複数のビット線と、前記第１の方向と垂直な第２の方向に延びた複数のワード線を有してもよい。
【００１４】
本発明の半導体装置の一つは、第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に少なくとも一種類の有機化合物を含む層とを有する記憶素子と、トランジスタとを有し、前記トランジスタのソースまたはドレイン領域は、前記第１の導電層または第２の導電層と電気的に接続し、前記第１の導電層と前記第２の導電層との間に電流を流すと、前記有機化合物が還元され、前記第１の導電層或いは前記第２の導電層が酸化されて一部がイオン化することを特徴としている。
【００１５】
本発明の半導体装置の一つは、第１の導電層と、第２の導電層と、前記第１の導電層と前記第２の導電層との間に少なくとも一種類の有機化合物を含む層とを有する記憶素子と、トランジスタとを有し、前記トランジスタのソースまたはドレイン領域は、前記第１の導電層または第２の導電層と電気的に接続し、前記有機化合物には金属陽イオンが存在し、前記第１の導電層と前記第２の導電層との間に電流を通すと、前記有機化合物が酸化されると共に、前記金属陽イオンが還元されることを特徴としている。
【００１６】
上記構成において、前記第１の導電層と前記第２の導電層の両方、あるいは一方の標準電位が、飽和カロメル電極を基準として−３．０Ｖ以上、且つ、＋０．８Ｖ以下であることを特徴としている。
【００１７】
さらに、前記半導体装置は、第１の方向に延びた複数のビット線と、前記第１の方向と垂直な第２の方向に延びた複数のワード線を有してもよい。また、前記半導体装置は、アンテナを有し、該アンテナは波形整形回路、或いは整流回路の一部を構成するトランジスタと電気的に接続している。
【００１８】
上記の構成において、前記有機化合物は、共役高分子であることが好ましい。また、本発明の一つは、上記に記載した記憶装置および半導体装置を用いた電子機器である。なお、前記電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯電話、プリンター、カメラ、パーソナルコンピュータ、イヤホン付ゴーグル、スピーカ装置、ヘッドホン、ナビゲーション装置、ＥＴＣ用車載器、又は電子鍵等を示している。
【発明の効果】
【００１９】
本発明を用いることによって、任意にデータの書き込み、消去ができ、かつ、複数回の書き換えができる半導体装置を提供することができる。また、本発明を用いることによって、微細な構造を有する安価な記憶装置および半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００２０】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００２１】
（実施の形態１）
本実施の形態では、二つの導電層の間に有機化合物が設置された記憶装置（以下、記憶回路または有機メモリとも記す）の一構成例に関して図面を用いて説明する。
【００２２】
図１に示すように、まず基板３０としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板３０の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。
【００２３】
第１の導電層２７と第２の導電層２８の両方、あるいはいずれかは、標準電位が、飽和カロメル電極を基準として−３．０Ｖ以上＋０．８Ｖ以下である金属を用いる。具体的には、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、クロミウム（Ｃｒ）、鉄（Ｆｅ）、カドミウム（Ｃｄ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）などが好例である。これらの金属から選ばれた一種の元素、または当該元素を複数含む合金からなる単層、または積層構造を用いることができる。
【００２４】
第１の導電層２７と第２の導電層２８のいずれか一方に上記金属あるいは合金を用いた場合、もう片方の金属としては、標準電位が、飽和カロメル電極を基準として＋０．８Ｖ以上の金属、または合金を用いても構わない。具体的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）などが良い。また、透明性を有する金属酸化物から構成される導電材料を用いてもよい。透明導電材料としては、インジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成することができる。例えば、Ａｇを液滴吐出法で形成したり、Ａｌを蒸着法により形成することができる。
【００２５】
有機化合物層２９は、電気化学的にドープ、脱ドープできる材料からなる層を単層、または積層構造で設ける。あるいは、複数の材料を用いる場合には、混合層としても構わない。複数の材料を用いる場合には、電気化学的にドープ、脱ドープできる材料が少なくとも一種以上あれば、他の材料はドープ、脱ドープ不可能な材料でも構わない。具体的には、絶縁体でも良く、また、有機電解質であっても良い。これらの有機化合物は蒸着法や、スピンコート法、インクジェット法、ディップコーティング法、印刷法などを用いて成膜する。これらの方法を採用することで、膜質が良く、膜厚が制御された薄膜を製造することができるので、記憶装置の製造プロセスの簡略化、コストダウンが可能である。
【００２６】
電気化学的にドープ、脱ドープできる材料としては、９，１０−ジフェニルアントラセンや９，１０−ジ（２−ナフチル）アントラセンなどのアントラセン誘導体、１０、１０’−ジフェニル９、９’−ジアントラセンなどのビアントリル誘導体、１，３，６，８−テトラフェニルピレンなどのピレン誘導体、４，４’−ジ（Ｎ−カルバゾリル）ビフェニルなどのカルバゾール誘導体、４，４’−ビス（５−メチルベンゾオキサゾール−２−イル）スチルベンなどのオキサゾール誘導体、４，４’−ビス（２，２−ジフェニルエテニル）ビフェニルなどのスチルベン誘導体などが上げられる。あるいは、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−（４−ヒドロキシ−ビフェニリル）−アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などの典型金属錯体が挙げられる。また、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾールなどのトリアゾール誘導体、バソフェナントロリンやバソキュプロインなどのフェナントロリン誘導体を用いても良い。
【００２７】
より好ましい材料としては、スピンコートやディップコート、インクジェット法などの湿式法で成膜できる高分子化合物が挙げられる。具体的には、ポリ（フェニレンビニレン）やポリ（フェニレンエチニレン）、ポリフルオレン、ポリ（アセチレン）やそれらの置換体、ポリシラン、ポリアニリン、ポリチオフェン、ポリピロール、ポリピリジンなどが好適である。なお、これらのポリマーは溶解性が低い場合が多いので、アルキル基などの置換基、より好ましくは炭素数１〜６のアルキル基を導入することが好ましい。これらの材料は通常湿式法で成膜されるが、蒸着法を用いても構わない。
【００２８】
このような構成を採用することで、導電層間に設置された有機化合物のドープ、脱ドープを導電層に印加する電位の正負を変えるだけで達成可能である。このことを図２〜図４を用いて説明する。
【００２９】
図２では、二つの導電層に、標準電位が飽和カロメル電極を基準として＋０．８Ｖ以上の金属を用いた記憶素子を考察する。具体的には、ＰｔやＡｕなどの、イオン化傾向の小さい金属を用いた場合である。この二つの導電層の間に、上述した有機化合物層２９、すなわち、電気化学的にドープ、脱ドープできる材料を設置する。まず、初期状態において、有機化合物層２９が脱ドープされた状態である場合、第１の導電層２７を陰極に、第２の導電層２８を陽極として電流を流すと、以下の三つの現象が起こりうる。
【００３０】
第一の現象は、陰極から有機化合物層２９に電子４１が注入され、有機化合物はｎ−ドープされる。すなわち、一電子還元されて、有機化合物がアニオン種となる。しかし、対カチオンが存在しないため、また、素子内には電界が掛かっているため、注入された電子４１は一つの有機化合物分子中に留まらず、有機化合物の最低非占有分子軌道（ＬＵＭＯ）をホッピングしながら陽極へ向かう。陽極において正孔が注入されない場合には、電子は陽極まで突き抜けてしまう（図２（Ａ））。
【００３１】
第二の現象は、陽極から有機化合物層２９に正孔４２が注入され、有機化合物はｐ−ドープ、すなわち酸化される。しかしこの場合にも対アニオンが存在しないため、また、素子内には電界が掛かっているため、注入された正孔４２は有機化合物の最高占有分子軌道（ＨＯＭＯ）をホッピングしながら陰極に向かう。陰極において電子が注入されない場合には、正孔４２は陰極まで到達する（図２（Ｂ））。
【００３２】
第一と第二の現象が起きた場合、有機化合物層と導電層間に電子の授受が起こるものの、最終的には元の状態と同じであり、有機化合物層をドーピングすることはできない。
【００３３】
第三の現象では、陽極から有機化合物層２９へ正孔４２が注入されて有機化合物はｐ−ドープ、すなわち酸化されてカチオン種となり、同時に陰極から有機化合物層２９へ電子４１が注入され、有機化合物はｎ−ドープ、すなわち還元されてアニオン種となる（図２（Ｃ））。この場合には、カチオン種とアニオン種が存在するため、素子内では電荷の中性が保たれる。しかし、これらの有機化合物のイオン種は殆んど移動できないため、それぞれ局在化してしまう。このような状態はエネルギー的に非常に不利であり、第一と第二の可能性と同様、電子は陽極へ、正孔は陰極へ向かう。
【００３４】
その結果、第一と第二の可能性と同様、電子は陽極へ到達し、正孔は陰極へ到達する。もしくは、電子４１と正孔４２の再結合が生じる。再結合した場合、有機化合物は励起状態になるが、速やかに基底状態に失活し、元の状態に戻る。従って、イオン化傾向が小さく、イオン化しない導電層を両極に用いた場合には、導電層間に設置された有機化合物をドープすることができない。初期状態において有機化合物がｐ−ドープされていても、ｎ−ドープされていても同様であり、脱ドープすることは不可能である。つまり、記憶素子として要求される機能を有していない。
【００３５】
これに対し、片方の導電層（第１の導電層２７と記す）の標準電位が、飽和カロメル電極を基準として＋０．８Ｖ以上の金属を用い、もう片方の導電層（第２の導電層２８と記す）の標準電位が、飽和カロメル電極を基準として−３．０以上＋０．８Ｖ以下の金属を用いた記憶素子を図３（Ａ）を用いて説明する。初期状態において有機化合物は脱ドープされた状態であり、第１の導電層２７を陰極とし、第２の導電層２８を陽極として用いて電流を流した場合、以下の現象が生じる。
【００３６】
まず陰極からは電子４１が注入され、有機化合物はｎ−ドープされる。すなわち、一電子還元されて、アニオン種となる。しかし、陽極と有機化合物層２９との界面では、上述した第２の導電層を用いた電極の酸素過電圧が小さいため、有機化合物層２９への正孔注入、すなわち有機化合物層の酸化は起こらず、第２の導電層自身の酸化が生じる。その結果、陽極はイオン化され、金属カチオン（イオン４３）となって有機化合物層２９に拡散する。こうして有機化合物がｎ−ドープされて生じたアニオン種に対する対カチオンが発生することで、有機化合物層２９の電荷的中性が保たれる。このような状態は熱力学的にも安定であり、その結果ｎ−ドープが完了する。これにより、有機化合物層２９の導電性が大きく変化し、記憶素子に情報の書込みが可能となる。
【００３７】
次に、情報の消去の為に、この記憶素子に印加する電位の正負を逆転した場合を図３（Ｂ）で説明する。情報の消去は、印加する電位の正負を逆転させて行うので、第１の導電層２７は陽極として働き、第２の導電層２８は陰極として機能する。図３（Ｂ）では、ｎ−ドープされた状態の有機化合物層２９が上述した第１の導電層２７と第２の導電層２８に挟まれている。第１の導電層２７を陽極とし、第２の導電層２８を陰極として用い、印加する電圧の正負を逆転させて電流を流した場合、以下の現象が生じる。
【００３８】
陽極近傍では、陽極のイオン化傾向が小さいために陽極の酸化は起こらず、ｎ−ドープされた有機化合物層２９から電子４１を奪い、脱ドープが進行する。一方陰極近傍では、陰極から有機化合物層へ電子４１が注入される。しかし、既にｎ−ドープが完了した状態の有機化合物層２９は、さらに電子注入をすることは困難である。従って前記有機化合物がさらにｎ−ドープされることはない。それに代わり、拡散していたイオン４３が陰極に移動し、イオン４３が還元されて０価の金属となり、陰極に付着する。以上の結果を素子全体に渡ってみると、ｎ−ドープされた状態の有機化合物層２９が脱ドープされることになる。これにより有機化合物層２９の導電性が大きく変化し、記憶素子の情報の消去が可能となる。
【００３９】
なお、本実施の形態では、脱ドープされた有機化合物層２９をｎ−ドープすることで情報の書込みを行い、電位の正負を逆転して有機化合物層２９を脱ドープすることで情報の消去を行う例を示したが、予めｎ−ドープされた有機化合物層を設置しておき、脱ドープによる情報の書込み、再度のｎ−ドープによる情報の消去を行っても構わない。また、ｎ−ドープではなく、ｐ−ドープ状態と脱ドープ状態における導電性の差を利用して記憶素子の情報の書き込み、消去を行っても構わない。
【００４０】
同様に、第１の導電層２７と第２の導電層２８の標準電位が共に、飽和カロメル電極を基準として−３．０以上＋０．８Ｖ以下の金属を用いた記憶素子を図４を用いて説明する。初期状態において有機化合物層２９は脱ドープされた状態であり、第１の導電層２７を陰極とし、第２の導電層２８を陽極として用いて電流を流した場合、以下の現象が生じる。
【００４１】
まず陰極では、これら上述した第１の導電層は水素過電圧が大きいため、電子４１は有機化合物層２９に容易に注入され、有機化合物層２９は電子４１を受け取る。つまりｎ−ドープが進行する。しかし陽極と有機化合物層２９との界面では、上述した第２の導電層は酸素過電圧が小さいので、有機化合物を酸化することは無い。従って、陽極から有機化合物層２９への正孔注入、すなわち有機化合物層２９の酸化は起こらず、第２の導電層自身の酸化反応が生じる。その結果、陽極の一部、特に有機化合物層２９との界面近傍の陽極はカチオン（金属イオン４４）となって有機化合物層２９へ拡散する。従って素子全体を見ると、有機化合物層２９はアニオン種となり、その対カチオンが陽極から供給され、有機化合物の還元反応を達成することができ、このことはすなわち、有機化合物層２９は、ｎ−ドープ可能であることを意味する。これにより、有機化合物層２９の導電性が大きく変化し、記憶素子に情報の書込みが可能となる。
【００４２】
一方、書込みが終了した本素子の印加電圧の正負を逆転して、情報を消去する場合を図４（Ｂ）を用いて説明する。第１の導電層２７を陽極とし、第２の導電層２８を陰極として用い、印加する電圧の正負を逆転させて電流を流した場合、以下の現象が生じる。
【００４３】
第１の導電層２７近傍では、ｎ−ドープされた有機化合物層２９は容易に酸化可能である為、第１の導電層２７の酸化は起こらず、ｎ−ドープされた有機化合物層２９の脱ドープが生じる。一方、第２の導電層２８近傍では、ｎ−ドープが完了した有機化合物層２９にさらに電子注入することは困難であるため、第１の導電層２７由来の金属イオン４４の還元が起こり、第１の導電層２７に付着する。従って素子全体に渡って見ると、ｎ−ドープされた有機化合物層２９が脱ドープされたことになる。つまり、情報の消去が可能である。本素子においても、予めｎ−ドープされた有機化合物層２９を設置しておき、脱ドープによる情報の書込み、再度のｎ−ドープによる情報の消去を行っても構わない。また、ｎ−ドープではなく、ｐ−ドープ状態と脱ドープ状態における導電性の差を利用して記憶素子に情報の書き込み、消去を行っても構わない。
【００４４】
（実施の形態２）
本実施の形態では、記憶素子部に有機化合物層を含んだ記憶回路の一構成例に関して図面を用いて説明する。より具体的には、記憶回路の構成がパッシブマトリクス型の場合に関して示す。
【００４５】
図５（Ａ）に示したのは本発明の半導体装置の一構成例であり、メモリセル２１がマトリクス状に設けられたメモリセルアレイ２２、カラムデコーダ２６ａと読み出し回路２６ｂとセレクタ２６ｃを有するビット線駆動回路２６、ロウデコーダ２４ａとレベルシフタ２４ｂを有するワード線駆動回路２４、書き込み回路等を有し外部とのやりとりを行うインターフェース２３を有している。なお、ここで示す記憶回路１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００４６】
メモリセル２１は、一対の導電層間に有機化合物層が設けられた構造（以下、「有機メモリ素子」とも記す）を有している。ここでは、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の導電層と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の導電層と、有機化合物層とを有する。有機化合物層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。
【００４７】
メモリセルアレイ２２の上面構造の一例に関して図５（Ｂ）に示す。
【００４８】
メモリセルアレイ２２は、第１の方向に延びた第１の導電層２７と、第１の導電層２７を覆って設けられた有機化合物層と、第１の方向と異なる第２の方向（ここでは、垂直方向）に延びた第２の導電層２８とを有している。また、第１の導電層２７と第２の導電層２８との間に有機化合物層が設けられている。なお、第１の導電層２７はワード線Ｗｙに、第２の導電層２８はビット線Ｂｘにそれぞれ対応している。
【００４９】
次に、上記構成を有する有機メモリの作製方法に関して図６を用いて説明する。なお、図６では、図５（Ｂ）に示したメモリセルアレイ２２におけるＡ−Ｂ間の断面構造を例に挙げて示す。
【００５０】
まず、基板３０上に導電性を有する組成物を選択的に吐出することによって、第１の導電層２７を形成する（図６（Ａ））。また、第１の導電層２７は、液滴吐出法に限らず、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法、スクリーン印刷法またはグラビア印刷法等の各種印刷法を用いて形成してもよい。例えば、スパッタ法やＣＶＤ法で導電性を有する材料を全面に形成した後にフォトリソグラフィ法を用いて選択的にエッチングすることにより第１の導電層２７とすることができる。
【００５１】
次に、第１の導電層２７を覆うように有機化合物層２９を形成する（図６（Ｂ））。有機化合物層２９は、液滴吐出法、スクリーン印刷法、グラビア印刷、スピンコート法または蒸着法を用いて形成することができる。これらの方法を用いることによって作業効率を向上することができる。
【００５２】
次に、有機化合物層２９上に導電性を有する組成物を選択的に吐出することによって、第２の導電層２８を形成する（図６（Ｃ））。ここでは、第１の導電層２７と有機化合物層２９と第２の導電層２８との積層構造で構成された有機メモリ素子を複数有する記憶素子部３９が形成される。また、第２の導電層２８は、第１の導電層２７と異なる方法を用いて形成してもよく、例えば、第１の導電層２７をＣＶＤ法やスパッタ法で導電性を有する材料を全面に形成した後に選択的にエッチングして第１の導電層２７を形成し、第２の導電層２８を液滴吐出法やスクリーン印刷法等により直接選択的に形成することができる。この場合、第２の導電層２８の形成にエッチングを行わなくてよいため、有機化合物層２９へのダメージを抑制することができる。
【００５３】
次に、第２の導電層２８を覆うように保護膜として絶縁層３１を設ける（図６（Ｄ））。
【００５４】
以上の工程により、パッシブマトリクス型の記憶回路を有する半導体装置を形成することができる。次に、上述した各工程で用いる材料等に関して具体的に説明を行う。
【００５５】
基板３０としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板３０の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。
【００５６】
第１の導電層２７と第２の導電層２８の両方、あるいはいずれかは、標準電位が、飽和カロメル電極を基準として−３．０Ｖ以上＋０．８Ｖ以下である金属を用いる。具体的には、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、クロミウム（Ｃｒ）、鉄（Ｆｅ）、カドミウム（Ｃｄ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）などが好例である。これらの金属から選ばれた一種の元素、または当該元素を複数含む合金からなる単層、または積層構造を用いることができる。
【００５７】
また、第１の導電層２７と第２の導電層２８の片方に上記金属あるいは合金を用いた場合、もう片方の金属としては、標準電位が、飽和カロメル電極を基準として＋０．８Ｖ以上の金属、または合金を用いても構わない。具体的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）などが良い。また、透明性を有する金属酸化物から構成される導電材料を用いてもよい。透明導電材料としては、インジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法、スクリーン印刷法またはグラビア印刷法等の各種印刷法を用いて形成することができる。例えば、Ａｇを液滴吐出法で形成したり、Ａｌを蒸着法により形成することができる。
【００５８】
有機化合物層２９は、電気化学的にドープ、脱ドープできる材料からなる層を単層、または積層構造で設ける。あるいは、複数の材料を用いる場合には、混合層としても構わない。複数の材料を用いる場合には、電気化学的にドープ、脱ドープできる材料が少なくとも一種以上あれば、他の材料はドープ、脱ドープ不可能な材料でも構わない。具体的には、絶縁体でも良く、また、有機電解質であっても良い。これらの有機化合物は蒸着法や、スピンコート法、インクジェット法、ディップコーティング法、印刷法などを用いて成膜する。これらの方法を採用することで、膜質が良く、膜厚が制御された薄膜を製造することができるので、記憶装置の製造プロセスの簡略化、コストダウンが可能である。
【００５９】
電気化学的にドープ、脱ドープできる材料としては、９，１０−ジフェニルアントラセンや９，１０−ジ（２−ナフチル）アントラセンなどのアントラセン誘導体、１０、１０’−ジフェニル９、９’−ジアントラセンなどのビアントリル誘導体、１，３，６，８−テトラフェニルピレンなどのピレン誘導体、４，４’−ジ（Ｎ−カルバゾリル）ビフェニルなどのカルバゾール誘導体、４，４’−ビス（５−メチルベンゾオキサゾール−２−イル）スチルベンなどのオキサゾール誘導体、４，４’−ビス（２，２−ジフェニルエテニル）ビフェニルなどのスチルベン誘導体などが上げられる。あるいは、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−（４−ヒドロキシ−ビフェニリル）−アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などの典型金属錯体が挙げられる。また、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾールなどのトリアゾール誘導体、バソフェナントロリンやバソキュプロインなどのフェナントロリン誘導体を用いても良い。
【００６０】
より好ましい材料としては、スピンコート法やディップコート法、インクジェット法などの湿式法で成膜できる高分子化合物が挙げられる。具体的には、ポリ（フェニレンビニレン）やポリ（フェニレンエチニレン）、ポリフルオレン、ポリ（アセチレン）やそれらの置換体、ポリシラン、ポリアニリン、ポリチオフェン、ポリピロール、ポリピリジンなどが好適である。なお、これらのポリマーは溶解性が低い場合が多いので、アルキル基などの置換基、より好ましくは炭素数１〜６のアルキル基を導入することが好ましい。これらの材料は通常湿式法で成膜されるが、蒸着法を用いても構わない。
【００６１】
絶縁層３１としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する無機材料等の単層構造またはこれらの積層構造を用いることができる。他にも、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層構造で形成する。また、無機材料と有機材料を積層させて設けてもよい。シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、例えば、シリコンと酸素との結合で骨格構造が構成される。置換基として少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００６２】
なお、図６に示した構成はあくまで一例であり、この構成に限られない。上記構成と異なる場合に関して図７に示す。
【００６３】
図６では、第１の導電層２７を覆うように全面に有機化合物層２９を形成しているが、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層を分離するため、各メモリセルに設けられた有機化合物層間に絶縁層３２を設けてもよい（図７（Ａ））。つまり、メモリセルごとに有機化合物層２９を選択的に設ける。この場合、液滴吐出法やスクリーン印刷法またはグラビア印刷法等を用いて有機化合物層を各メモリセルに選択的に形成することによって効率よく設けることができる。
【００６４】
また、第１の導電層２７を覆って有機化合物層２９を設ける際に、第１の導電層２７間の段差により生じる有機化合物層２９の段切れや各メモリセル間における横方向への電界の影響を防止するために第１の導電層２７の端部を覆うように、第１の導電層２７間に絶縁層３７を設けてもよい（図７（Ｂ））。この場合、液滴吐出法を用いることによって、複数の第１の導電層２７間に選択的に絶縁層３７を形成することができる。
【００６５】
また、図６の構成において、第１の導電層２７と有機化合物層２９との間に、整流性を有する素子を設けてもよい（図７（Ｃ））。整流性を有する素子とは、代表的には、ショットキーダイオード、ＰＮ接合を有するダイオード、ＰＩＮ接合を有するダイオード、あるいはゲート電極とドレイン電極を接続したトランジスタなどである。ここでは、第１の導電層２７と有機化合物層２９の間に、半導体層３４、３５を含むＰＮ接合ダイオードを設けた場合を示す。半導体層３４、３５のうち、一方はＮ型半導体であり、他方はＰ型半導体である。このように、整流性があるダイオードを設けることにより、読み出しや書き込み動作のマージンや正確性を向上させることができる。なお、整流性を有する素子は、有機化合物層２９と第２の導電層２８との間に設けてもよい。
【００６６】
また、図６では基板３０上に記憶素子部３９を設ける構成を示したが、これに限られず、基板３０上に薄膜トランジスタ（ＴＦＴ）７７９を設けてその上に記憶素子部３９を形成してもよいし（図７（Ｄ））、基板３０としてＳｉ等の半導体基板やＳＯＩ基板を用いて基板をチャネル部として電界効果トランジスタ（ＦＥＴ）７７８を形成しその上に記憶素子部３９を形成してもよい（図７（Ｅ））。なお、ここでは、記憶素子部３９を薄膜トランジスタ７７９上または電界効果トランジスタ７７８上に形成する例を示したが、記憶素子部３９と薄膜トランジスタ７７９または電界効果トランジスタ７７８を貼り合わせることによって設けてもよい。この場合、記憶素子部３９と薄膜トランジスタ７７９または電界効果トランジスタ７７８は、別工程で作製し、その後、導電性フィルム等を用いて貼り合わせることによって設けることができる。また、薄膜トランジスタ７７９または電界効果トランジスタ７７８の構成は、公知のものであればどのような構成を用いてもよい。
【００６７】
このように、本実施の形態では、記憶素子部の有機化合物層を液滴吐出法、スクリーン印刷法やグラビア印刷法等の印刷法またはスピンコート法により設けることができるため、作製が容易であり安価な記憶装置または半導体装置を作製することができる。また、本実施の形態で示した記憶素子部は、より微細な構造を作製することが可能であるため、大きい容量を有する記憶装置または半導体装置を得ることができる。
【００６８】
なお、本実施の形態は、上記実施の形態１と自由に組み合わせて行うことができる。
【００６９】
（実施の形態３）
本実施の形態では、上記実施の形態２とは異なる構成を有する記憶回路および半導体装置について説明する。具体的には、記憶回路の構成がアクティブマトリクス型の場合に関して示す。
【００７０】
図８（Ａ）に示したのは本実施の形態で示す有機メモリの一構成例であり、メモリセル２２１がマトリクス状に設けられたメモリセルアレイ２２２、カラムデコーダ２２６ａと読み出し回路２２６ｂとセレクタ２２６ｃを有するビット線駆動回路２２６、ロウデコーダ２２４ａとレベルシフタ２２４ｂを有するワード線駆動回路２２４、書き込み回路等を有し外部とのやりとりを行うインターフェース２２３を有している。なお、ここで示す記憶回路２１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。
【００７１】
メモリセル２２１は、少なくとも、トランジスタ２４０と記憶素子２４１（有機メモリ素子）を有しており、当該トランジスタ２４０はワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の配線２３１と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の配線２３２に電気的に接続される。
【００７２】
メモリセルアレイ２２２の上面構造の一例に関して図８（Ｂ）に示す。
【００７３】
メモリセルアレイ２２２は、第１の方向に延びた第１の配線２３１と、第１の方向と異なる第２の方向（ここでは、垂直方向）に延びた第２の配線２３２とがマトリクス状に設けられている。また、ここでは、第２の配線２３２はトランジスタ２４０のソースまたはドレイン電極の一方と電気的に接続されており、第１の配線２３１はトランジスタ２４０のゲート電極に電気的に接続されている。さらに、第２の配線２３２と電気的に接続されていないトランジスタ２４０のソースまたはドレイン電極の他方は、第１の導電層２４３が接続され、第１の導電層２４３と有機化合物層と第２の導電層との積層構造によって記憶素子２４１が設けられている。
【００７４】
次に、上記構成を有する有機メモリの作製方法に関して図９を用いて説明する。なお、図９では、図８（Ｂ）に示したメモリセルアレイ２２２におけるａ−ｂ間の断面図およびビット線駆動回路２２６に含まれるＣＭＯＳ回路の断面構造を示している。
【００７５】
まず、基板２３０上に記憶素子のスイッチング素子として機能する複数のトランジスタ２４０およびビット線駆動回路２２６が含むＣＭＯＳ回路を構成するトランジスタ２４８を形成する。その後、トランジスタ２４０のソース領域またはドレイン領域と電気的に接続するようにソース電極またはドレイン電極を形成する（図９（Ａ））。なお、ここでは、トランジスタ２４０のソース電極またはドレイン電極の一方を、記憶素子に含まれる上記第１の導電層２４３として併用する。また、第１の導電層２４３とソースまたはドレイン電極の材料として異なる材料を用いる場合には、ソースまたはドレイン電極を形成した後に、第１の導電層２４３を別途形成すればよい。第１の導電層２４３は、蒸着法、スパッタ法、ＣＶＤ法、液滴吐出法、スピンコート印刷法またはスクリーン印刷法やグラビア印刷法等の各種印刷法を用いて形成することができる。
【００７６】
次に、第１の導電層２４３の端部およびトランジスタ２４０、２４８のソース電極とドレイン電極を覆うように、保護膜として機能する絶縁層２４９を形成する（図９（Ｂ））。絶縁層２４９は、例えば、液滴吐出法、スクリーン印刷法またはグラビア印刷法を用いて直接選択的に形成してもよいし、ＣＶＤ法、スパッタ法またはスピンコート法を用いて形成した後に、選択的にエッチングして第１の導電層２４３が露出するように形成してもよい。
【００７７】
次に、第１の導電層２４３上に有機化合物層２４４を形成する（図９（Ｃ））。なお、有機化合物層２４４は、図９（Ｃ）に示すように全面に形成してもよいし、各メモリセルに設けられる有機化合物層が分離するように選択的に形成してもよい。有機化合物層２４４は、液滴吐出法、スクリーン印刷法、グラビア印刷法、スピンコート法または蒸着法等等を用いて形成することができる。図９に示すように、基板２３０の上方の全面に有機化合物層２４４を設ける場合には、スピンコート法や蒸着法をを用いることによって作業効率を向上させることができる。また、選択的に有機化合物層２４４を設ける場合には、液滴吐出法やスクリーン印刷法、グラビア印刷法等を用いて行うことによって、材料の利用効率を向上させることができる。また、スピンコート法や蒸着法を用いた場合であっても、あらかじめ選択的にマスクを設けておくか、または全面に形成した後にエッチングすることにより選択的に有機化合物層を設けることができる。どの方法を用いるかは実施者が適宜選択すればよい。
【００７８】
次に、有機化合物層２４４上に第２の導電層２４５を形成する（図９（Ｄ））。第２の導電層２４５は、上記第１の導電層と同様に蒸着法、スパッタ法、ＣＶＤ法、液滴吐出法、スピンコート法またはスクリーン印刷法やグラビア印刷法等の各種印刷法を用いて形成することができる。また、第１の導電層２４３と第２の導電層２４５は異なる方法を用いて形成してもよい。第１の導電層２４３と有機化合物層２４４と第２の導電層２４５との積層構造により記憶素子２４１（有機メモリ素子）が形成される。
【００７９】
次に、第２の導電層２４５を覆うように保護膜として機能する絶縁層２５６を設ける（図９（Ｅ））。絶縁層２５６は、蒸着法、スパッタ法、ＣＶＤ法、液滴吐出法、スピンコート法、スクリーン印刷法またはグラビア印刷法等を用いて単層または積層構造で形成することができる。
【００８０】
以上の工程により、アクティブマトリクス型の記憶回路を有する半導体装置を形成することができる。続いて、各工程で用いる材料等に関して具体的に説明を行う。
【００８１】
基板２３０としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板２３０の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。
【００８２】
トランジスタ２４０は、スイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。例えば、基板２３０としてガラスや可撓性を有する基板上に薄膜トランジスタ（ＴＦＴ）を形成してもよいし、Ｓｉ等の半導体基板やＳＯＩ基板を用いて当該基板をトランジスタのチャネル領域として利用する電界効果トランジスタ（ＦＥＴ）を形成してもよい。また、トランジスタのチャネル領域に有機材料を用いた有機トランジスタを形成してもよい。また、図９では、絶縁性を有する基板上にプレーナ型の薄膜トランジスタを設けた例を示しているが、スタガ型や逆スタガ型等の構造でトランジスタを形成することも可能である。
【００８３】
また、トランジスタ２４０または２４８に含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＧＯＬＤ領域、ＬＤＤ領域を含む）を形成することもできる。トランジスタの構造としては、ｐチャネル型、ｎチャネル型のいずれかを用いて形成することができ、回路はｐチャネル型のみ、ｎチャネル型のみ、またはその両方を用いたＣＭＯＳ回路とすることができる。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域およびドレイン領域、またはゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【００８４】
第１の導電層２４３と第２の導電層２４５の両方、あるいはいずれかは、標準電位が、飽和カロメル電極を基準として−３．０Ｖ以上＋０．８Ｖ以下である金属を用いる。具体的には、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、クロミウム（Ｃｒ）、鉄（Ｆｅ）、カドミウム（Ｃｄ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）などが好例である。これらの金属から選ばれた一種の元素、または当該元素を複数含む合金からなる単層、または積層構造を用いることができる。
【００８５】
第１の導電層２４３と第２の導電層２４５の片方に上記金属あるいは合金を用いた場合、もう片方としては、標準電位が、飽和カロメル電極を基準として＋０．８Ｖ以上の金属、または合金を用いても構わない。具体的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）などが良い。また、透明性を有する金属酸化物から構成される導電材料を用いてもよい。透明導電材料としては、インジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成することができる。例えば、Ａｇを液滴吐出法で形成したり、Ａｌを蒸着法により形成することができる。
【００８６】
有機化合物層２４４としては、上記実施の形態１で示した有機化合物層２９と同様の材料を用いることができる。一例として、第１の導電層例Ａｌ、Ｚｎ、またはＭｇや、Ａｌ、Ｚｎ、またはＭｇを含む合金上に有機化合物層として有機化合物層例ポリ（フェニレンビニレン）、ポリ（フェニレンエチレン）等を設け、その上に液滴吐出法により第２の導電層例Ａｇ、Ａｕ、Ｐｔ等を設けて記憶素子部を形成することができる。
【００８７】
絶縁層２４９、２５６としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する無機材料や、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。また、無機材料と有機材料を積層させて設けてもよい。ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の材料は、液滴吐出法、印刷法またはスピンコート法を用いることによって効率的に形成することができる。
【００８８】
また、上記構成において、第１の導電層２４３と有機化合物層２４４との間、または有機化合物層２４４と第２の導電層２４５との間に整流性を有する素子を設けてもよい。整流性を有する素子として、上記実施の形態で示したいずれかの構成とすればよい。
【００８９】
また、本実施の形態で示す半導体層の構成は上述したものに限られない。例えば、トランジスタ２４０のソースおよびドレイン電極を覆うように絶縁層２５０を設け、当該絶縁層２５０上に第１の導電層２４３を設ける構成とすることもできる（図１０）。この場合も、スピンコート法や蒸着法を用いて第１の導電層２４３を覆うように全面に有機化合物層２４４を形成することができる（図１０（Ｂ））。また、隣接する各々のメモリセル間において、有機化合物層２４４の段切れや、横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層を分離するために絶縁層２４９を設けてもよい（図１０（Ｃ））。なお、図１０（Ｃ）では、液滴吐出法や印刷法等を用いて各メモリセルに選択的に有機化合物層２４４を設けた例を示したが、上記図９に示したように、全面に有機化合物層２４４を設けた構成としてもよい。
【００９０】
このように、絶縁層２５０を介してソースまたはドレイン電極と電気的に接続するように第１の導電層２４３を設けることによって、ソース電極およびドレイン電極と同一の層に第１の導電層２４３を設ける場合と比較して第１の導電層２４３の配置を自由に決めることができる。つまり、図９に示した構成では、トランジスタ２４０のソースまたはドレイン電極を避けた領域に記憶素子２４１を設ける必要があったが、絶縁層２５０を介して記憶素子２４１を設けることによって、例えば、トランジスタ２４０の上方に記憶素子２４１を形成することが可能となる。その結果、メモリセルアレイ２２２をより高集積化することが可能となる（図１０（Ａ））。
【００９１】
また、他にも、上記構成とは異なる他の構成として、第１の導電層２４３と第２の導電層２４５とを同一の層に配置して記憶素子部を形成することもできる。この場合の一構成例に関して、図１１を用いて説明する。
【００９２】
図９または図１０では、第１の導電層２４３と第２の導電層２４５を用いて有機化合物層２４４を上下で挟んで積層させることによって記憶素子部を形成したが、ここでは、第１の導電層２４３と第２の導電層２４５を同一の層に設け横方向で有機化合物層２４４を挟むことによって記憶素子部を形成する（図１１（Ａ）、（Ｂ））。この場合、第１の導電層２４３は、トランジスタ２４０のソースまたはドレイン電極としての機能を有しており、第２の導電層２４５もソースまたはドレイン電極と同一の層に形成されている。第１の導電層２４３と第２の導電層２４５とが同じ材料を用いて形成することができる場合は、第１の導電層２４３および第２の導電層２４５を同時に形成することができるため、作製工程を減らすことができる。なお、ここでは、全面に有機化合物層２４４を設けた例を示したが、これに限られず、選択的に有機化合物層２４４を形成することもできる。
【００９３】
また、トランジスタ２４０のソースおよびドレイン電極を覆うように保護膜として絶縁層２５０を設け、当該絶縁層２５０上に第１の導電層２４３および第２の導電層２４５を設ける構成とすることもできる（図１１（Ｃ））。これは、例えば、第１の導電層２４３をＩＴＯ等の透光性を有する材料で設ける場合等、つまりトランジスタのソースおよびドレイン電極と第１の導電層２４３を異なる材料で形成したいとき等に有効である。また、絶縁層２５０を介して第１の導電層２４３および第２の導電層２４５を自由に配置することができるため、記憶素子部を集積化して設けることができる。この場合も、第１の導電層２４３と第２の導電層２４５の材料が同じ場合には同時に形成することにより、作製工程を減らすことができる。
【００９４】
なお、図１１の構成において、第１の導電層２４３と第２の導電層２４５は必ずしも同一の層に設ける必要はない。例えば、図１１（Ｃ）の構成において、第２の導電層２４５を有機化合物層２４４の上方に形成し、有機化合物層２４４を介して斜め方向で第１の導電層２４３と第２の導電層２４５が配置する構成としてもよい。このような構成とすることによって、第１の電極上にゴミ等の汚染物がある場合にも、その影響を防止することができる。
【００９５】
なお、本実施の形態は、上記実施の形態１、２と自由に組み合わせて行うことができる。
【００９６】
（実施の形態４）
本実施の形態では、上記実施の形態とは異なる半導体装置の一例に関して図面を用いて説明する。
【００９７】
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう１つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。
【００９８】
まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を図１２を用いて説明する。
【００９９】
図１２（Ａ）はパッシブマトリクス型で構成される有機メモリを有する半導体装置を示しており、基板３５０上に複数のトランジスタ４５１を含む素子形成層３５１が設けられ、素子形成層３５１の上方に複数の有機メモリ素子を含んだ記憶素子部３５２とアンテナ部３５３が設けられている。なお、ここでは素子形成層３５１の上方に記憶素子部３５２またはアンテナ部３５３を設けた場合を示しているが、この構成に限られず記憶素子部３５２またはアンテナ部３５３を、素子形成層３５１の下方や同一の層に設けることも可能である。
【０１００】
記憶素子部３５２に含まれる複数の有機メモリ素子は、第１の導電層３６１と有機化合物層３６２と第２の導電層３６３とが積層して設けられ、第２の導電層３６３を覆って保護膜として機能する絶縁層３６６が形成されている。ここでは、各メモリセル間（複数の有機メモリ素子同士の間）に絶縁層３６４を設けて有機化合物層３６２をメモリセルごとに設けているが、有機化合物層３６２は第１の導電層３６１を覆うように全面に形成してもよい。なお、記憶素子部３５２は上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１０１】
また、記憶素子部３５２において、上記実施の形態で示したように、第１の導電層３６１と有機化合物層３６２との間、または有機化合物層３６２と第２の導電層３６３との間に整流性を有する素子を設けてもよい。整流性を有する素子も上記実施の形態で示した構成を用いることができる。
【０１０２】
アンテナ部３５３は、アンテナとして機能する導電層３５５が設けられている。ここでは、導電層３５５は第１の導電層３６１と同一の層に設けられており、導電層３５５と第１の導電層３６１を同一の材料を用いて一緒に形成してもよい。また、導電層３５５は、絶縁層３６４または絶縁層３６６上に形成してもよい。絶縁層３６４上に設ける場合は、第２の導電層３６３と同じ材料を用いて一緒に形成することができる。
【０１０３】
アンテナとして機能する導電層３５５は、波形整形回路や整流回路を構成するトランジスタに接続されている。ここでは、アンテナとして機能する導電層３５５は複数のトランジスタ４５１のいずれかに電気的に接続されている。また、非接触で外部から送られてきたデータは波形整形回路や整流回路で処理された後、読み込み回路や書き込み回路を介して有機メモリ素子とデータのやりとり（データの書き込みや読み込み）が行われる。
【０１０４】
導電層３５５の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、導電層３５５の形成方法は、蒸着法、スパッタ法、ＣＶＤ法、液滴吐出法、スクリーン印刷法やグラビア印刷法等を用いて形成することができる。
【０１０５】
素子形成層３５１は、少なくともトランジスタを有している。当該トランジスタにより、ＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。また、本実施の形態において、素子形成層３５１に含まれるトランジスタ４５１は、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴまたはこれらを組み合わせたＣＭＯＳで設けることができる。また、トランジスタ４５１に含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＧＯＬＤ領域、ＬＤＤ領域を含む）を形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域、ドレイン領域、ゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【０１０６】
また、素子形成層３５１に含まれるトランジスタ４５１は、当該トランジスタのチャネル領域を有機材料で形成した有機トランジスタで設けてもよい。この場合、基板３５０としてプラスチック等の可撓性を有する基板上に、直接印刷法や液滴吐出法等を用いて有機トランジスタを有する素子形成層３５１を形成することができる。またこの際、上述したように記憶素子部３５２も液滴吐出法、スクリーン印刷法またはグラビア印刷法等を用いて形成することにより低コストで半導体装置を作製することが可能となる。
【０１０７】
図１２（Ｂ）にアクティブマトリクス型の有機メモリを有する半導体装置の一例を示す。なお、図１２（Ｂ）については、図１２（Ａ）と異なる部分に関して説明する。
【０１０８】
図１２（Ｂ）に示す半導体装置は、基板３５０上にトランジスタ４５１、３５４を含む素子形成層３５１が設けられ、素子形成層３５１の上方に記憶素子部３５６とアンテナ部３５３が設けられている。なお、ここではトランジスタ４５１と同一の層に記憶素子部３５６のスイッチング素子として機能するトランジスタ３５４を設け、素子形成層３５１の上方に記憶素子部３５６とアンテナ部３５３を設けた場合を示しているが、この構成に限られずトランジスタ３５４を素子形成層３５１の上方や下方に設けてもよいし、記憶素子部３５６やアンテナ部３５３を、素子形成層３５１の下方や同一の層に設けることも可能である。
【０１０９】
記憶素子部３５６に含まれる複数の有機メモリ素子は、第１の導電層３７１と有機化合物層３７２と第２の導電層３７３が積層して設けられており、第２の導電層３７３を覆うように保護膜として絶縁層３７６が形成されている。また、ここでは、第１の導電層３７１の端部を覆うように絶縁層３７４が形成され、有機化合物層３７２が各メモリセルに選択的に形成されているが、有機化合物層３７２を第１の導電層３７１および絶縁層３７４を覆うように全面に形成してもよい。なお、記憶素子部３５６は上記実施の形態で示した材料または作製方法を用いて形成することができる。また、記憶素子部３５６においても、上述したように、第１の導電層３７１と有機化合物層３７２との間、または有機化合物層３７２と第２の導電層３７３との間に整流性を有する素子を設けてもよい。
【０１１０】
アンテナ部３５３に設けられた導電層３５５は、第１の導電層３７１と同一の層に形成してもよいし、絶縁層３７４または絶縁層３７６上に形成してもよい。導電層３５５を第１の導電層３７１または第２の導電層３７３と同一の層に設ける場合は、それぞれ第１の導電層３７１または第２の導電層３７３と同じ材料を用いて一緒に形成することもできる。
【０１１１】
アンテナとして機能する導電層３５５は、波形整形回路や整流回路を構成するトランジスタに接続されている。ここでは、アンテナとして機能する導電層３５５は波形整形回路や整流回路を構成するトランジスタ４５１に電気的に接続されている。また、非接触で外部から送られてきたデータは波形整形回路や整流回路で処理された後、読み込み回路や書き込み回路を介して有機メモリ素子とデータのやりとり（データの書き込みや読み込み）が行われる。
【０１１２】
素子形成層３５１に設けられたトランジスタ３５４は、記憶素子部３５６に含まれる有機メモリ素子へのデータの書き込みまたは読み込みを行う場合にスイッチング素子として機能する。そのため、トランジスタ３５４はｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴのどちらか一方の構成を用いて設けることが好ましい。また、トランジスタ３５４に含まれる半導体層の構造は、どのような構成としてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域、ドレイン領域、ゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。
【０１１３】
また、素子形成層３５１、記憶素子部３５６、アンテナ部３５３は、上述したように蒸着、スパッタ法、ＣＶＤ法、液滴吐出法、スクリーン印刷法またはグラビア印刷法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタ４５１は基板上にＳｉ等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層３５１の上方にスイッチング素子として機能するトランジスタ３５４を印刷法や液滴吐出法を用いて有機トランジスタとして設けることができる。
【０１１４】
なお、図１２（Ｂ）に示す記憶素子部３５６において、第１の導電層３７１は、絶縁層を介して素子形成層３５１のトランジスタ３５４のソースまたはドレイン電極と接続する構成を示しているが、もちろん図９に示すようにトランジスタのソースまたはドレイン電極と同一の層に形成することも可能である。また、図１２（Ｂ）では、メモリセルごとに有機化合物層３７２を選択的に設けているが、もちろん図９に示したように全面に形成してもよい。メモリセルごとに有機化合物層を設ける場合には液滴吐出法、スクリーン印刷法またはグラビア印刷法等を、全面に有機化合物層を設ける場合にはスピンコート法や蒸着法を用いることが好ましい。
【０１１５】
次に、複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の一構成例に関して図１３を用いて説明する。なお、図１３に関しては図１２と異なる部分に関して説明を行う。
【０１１６】
図１３（Ａ）は、パッシブマトリクス型の有機メモリを有する半導体装置を示しており、基板３５０上に複数のトランジスタ４５１を含む素子形成層３５１が設けられ、素子形成層３５１の上方に記憶素子部３５２が設けられ、基板３６５に設けられたアンテナ部３５７が素子形成層３５１のトランジスタ４５１と接続するように設けられている。なお、ここでは素子形成層３５１の上方に記憶素子部３５２またはアンテナ部３５７を設けた場合を示しているが、この構成に限られず記憶素子部３５２を素子形成層３５１の下方や同一の層に、またはアンテナ部３５７を素子形成層３５１の下方に設けることも可能である。
【０１１７】
記憶素子部３５２に含まれる有機メモリ素子は、第１の導電層３６１と有機化合物層３６２と第２の導電層３６３が積層して設けられている。また、有機化合物層３６２の段切れや隣接するメモリセルにおいて横方向への電界の影響が懸念される場合は、メモリセルごとに有機化合物層を分離するための絶縁層を設けてもよい。なお、記憶素子部３５２は上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１１８】
また、素子形成層３５１と記憶素子部３５２とが設けられた基板３５０と、アンテナ部３５７が設けられた基板３６５は、接着性を有する樹脂３７５により貼り合わされている。そして、素子形成層３５１と導電層３５８とは樹脂３７５中に含まれる導電性微粒子３５９を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて素子形成層３５１と記憶素子部３５２とが設けられた基板３５０と、アンテナ部３５７が設けられた基板３６５とを貼り合わせてもよい。
【０１１９】
図１３（Ｂ）は、アクティブマトリクス型の有機メモリが設けられた半導体装置を示しており、基板３５０上にトランジスタ４５１、３５４を含む素子形成層３５１が設けられ、素子形成層３５１の上方に有機メモリ素子を複数有する記憶素子部３５６が設けられ、基板３６５に設けられたアンテナ部３５７が素子形成層３５１と接続するように設けられている。なお、ここでは素子形成層３５１においてトランジスタ４５１と同一の層にトランジスタ３５４を設け、素子形成層３５１の上方にアンテナ部３５７を設けた場合を示しているが、この構成に限られず記憶素子部３５６を素子形成層３５１の下方や同一の層に、またはアンテナ部３５７を素子形成層３５１の下方に設けることも可能である。
【０１２０】
記憶素子部３５６に含まれる有機メモリ素子は、第１の導電層３７１と有機化合物層３７２と第２の導電層３７３が積層して設けられている。また、隣接するメモリセルにおいて横方向への電界の影響が懸念される場合は、隣接する有機化合物層を分離するために絶縁層を設けてもよい。なお、記憶素子部３５６は上記実施の形態で示した材料または作製方法を用いて形成することができる。
【０１２１】
また、図１３（Ｂ）においても素子形成層３５１と記憶素子部３５６とが設けられた基板３５０と、アンテナ部３５７が設けられた基板３６５は、導電性微粒子３５９を含む樹脂３７５により貼り合わせることにより設けることができる。
【０１２２】
このように、有機メモリおよびアンテナを備えた半導体装置を形成することができる。また、本実施の形態では、トランジスタ３５４、４５１として、基板３５０上に薄膜トランジスタを形成して設けているが、基板３５０としてＳｉ等の半導体基板を用いて、基板をチャネル領域として用いた電界効果トランジスタ（ＦＥＴ）を形成することによって設けてもよい。また、基板３５０としてＳＯＩ基板を用いて、当該基板に作り込んで設けてもよい。この場合、ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成することができる。
【０１２３】
本発明により、安価で、微細な構造の半導体装置を形成することができる。なお、本実施の形態は、上記実施の形態１〜３と自由に組み合わせて行うことができる。
（実施の形態５）
本実施の形態では、薄膜トランジスタ、記憶素子及びアンテナを含む本発明の半導体装置の作製方法について、図面を参照して説明する。
【０１２４】
まず、基板７０１の一表面に、剥離層７０２を形成する（図１４（Ａ））。基板７０１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はないため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、本工程では、剥離層７０２は、基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層７０２を設けた後に、フォトリソグラフィ法を用いて選択的に設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１に接するように下地となる絶縁層を形成し、当該絶縁層に接するように剥離層７０２を形成してもよい。
【０１２５】
剥離層７０２は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。
【０１２６】
剥離層７０２が単層構造の場合、例えば、タングステン層、モリブデン層またはタングステンとモリブデンの混合物を含む層を形成する。あるいは、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層またはタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
【０１２７】
剥離層７０２が積層構造の場合、１層目としてタングステン層、モリブデン層またはタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデンまたはタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。
【０１２８】
なお、剥離層７０２として、タングステン層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステン層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。また、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。なお、エッチングレートとして最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜Ｘ＜３）である。従って、作製時間の短縮のため、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。
【０１２９】
また、剥離層として金属層と金属酸化物を含む層の積層構造で設ける場合、金属層を形成後、当該金属層にプラズマ処理を行うことによって金属層上に金属酸化膜を形成してもよい。プラズマ処理を行う場合、酸素雰囲気下や窒素雰囲気下またはＮ２Ｏ雰囲気下等で行うことによって、金属膜上に金属酸化膜や金属酸窒化膜等を形成することができる。
【０１３０】
次に、剥離層７０２を覆うように、下地となる絶縁層７０３を形成する。絶縁層７０３は、公知の手段（スパッタ法やプラズマＣＶＤ法等）により、珪素の酸化物または珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。下地となる絶縁層が２層構造の場合、例えば、１層目として窒化酸化珪素層を形成し、２層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層が３層構造の場合、１層目の絶縁層として酸化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。または、１層目の絶縁層として酸化窒化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。下地となる絶縁層は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。
【０１３１】
次に、絶縁層７０３上に、非晶質半導体層７０４（例えば非晶質珪素を含む層）を形成する。非晶質半導体層７０４は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体層７０４を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にパターニングして、結晶質半導体層７０６〜７１０を形成する（図１４（Ｂ））。
【０１３２】
結晶質半導体層７０６〜７１０の作成工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法を用いたパターニング処理によって結晶質半導体層７０６〜７１０を形成する。レーザ結晶化法で結晶質半導体層を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ４、ＹＬＦ、ＹＡｌＯ３などの結晶を使ったレーザを用いる。
【０１３３】
また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。
【０１３４】
次に、結晶質半導体層７０６〜７１０を覆うゲート絶縁層７０５を形成する。ゲート絶縁層７０５は、公知の手段（プラズマＣＶＤ法やスパッタ法）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。
【０１３５】
次に、ゲート絶縁層７０５上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、公知の手段により、１００〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタル（ＴａＮ）層とタングステン（Ｗ）層、窒化タングステン（ＷＮ）層とタングステン層、窒化モリブデン（ＭｏＮ）層とモリブデン（Ｍｏ）層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。
【０１３６】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層（ゲート電極層とよぶことがある）７１６〜７２５を形成する。
【０１３７】
次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体層７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域７１１、７１３〜７１５とチャネル形成領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。
【０１３８】
次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体層７０７に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２とチャネル形成領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。
【０１３９】
次に、ゲート絶縁層７０５と導電層７１６〜７２５を覆うように、絶縁層を形成する。絶縁層は、公知の手段（プラズマＣＶＤ法やスパッタ法）により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層７１６〜７２５の側面に接する絶縁層（サイドウォールともよばれる）７３９〜７４３を形成する（図１４（Ｃ））。また、絶縁層７３９〜７４３の作製と同時に、ゲート絶縁層７０５がエッチングされた絶縁層７３４〜７３８を形成する。絶縁層７３９〜７４３は、後にＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【０１４０】
次に、フォトリソグラフィ法により形成したレジストからなるマスクと、絶縁層７３９〜７４３をマスクとして用いて、結晶質半導体層７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）７２７、７２９、７３１、７３３と、第２のＮ型不純物領域（ソース領域、ドレイン領域ともよぶ）７２６、７２８、７３０、７３２とを形成する。第１のＮ型不純物領域７２７、７２９、７３１、７３３が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。上記工程を経て、Ｎ型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐ型の薄膜トランジスタ７４５が完成する。
【０１４１】
なお、ＬＤＤ領域を形成するためには、サイドウォールの絶縁層をマスクとして用いる手法がある。サイドウォールの絶縁層をマスクとして用いる手法は、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。
【０１４２】
続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁層を単層又は積層して形成する（図１５（Ａ））。薄膜トランジスタ７４４〜７４８を覆う絶縁層は、公知の手段（ＳＯＧ法、液滴吐出法等）により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁層が３層構造の場合、１層目の絶縁層７４９として酸化珪素を含む層を形成し、２層目の絶縁層７５０として樹脂を含む層を形成し、３層目の絶縁層７５１として窒化珪素を含む層を形成するとよい。
【０１４３】
なお、絶縁層７４９〜７５１を形成する前、又は絶縁層７４９〜７５１のうちの１つ又は複数の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。
【０１４４】
次に、フォトリソグラフィ法により絶縁層７４９〜７５１をエッチングして、Ｎ型不純物領域７２６、７２８、７３０、７３２、Ｐ型不純物領域７８５を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソースドレイン配線として機能する導電層７５２〜７６１を形成する。
【０１４５】
導電層７５２〜７６１は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。
【０１４６】
アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層７５２〜７６１は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン（ＴｉＮ）層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層７５２〜７６１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。
【０１４７】
次に、導電層７５２〜７６１を覆うように、絶縁層７６２を形成する（図１５（Ｂ））。絶縁層７６２は、公知の手段（ＳＯＧ法、液滴吐出法等）を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。
【０１４８】
続いて、フォトリソグラフィ法により絶縁層７６２をエッチングして、導電層７５７、７５９、７６１を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成する。導電層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層７６３〜７６５を形成する。なお、導電層７６３、７６４は、記憶素子が含む一対の導電層のうちの一方の導電層となる。従って、導電層７６３〜７６５は、上記実施の形態で示したいずれかの材料で形成するとよい。また、導電層７６３〜７６５を形成するためのフォトリソグラフィ工程においては、下層の薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素（ＨＦ）又はアンモニア過水を用いるとよい。
【０１４９】
次に、導電層７６３〜７６５を覆うように、絶縁層７６６を形成する。絶縁層７６６は、公知の手段（ＳＯＧ法、液滴吐出法等）を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６６は、好適には、０．７５μｍ〜３μｍの厚さで形成する。続いて、フォトリソグラフィ法により、絶縁層７６６をエッチングして、導電層７６３〜７６５を露出させるコンタクトホール７６７〜７６９を形成する。
【０１５０】
次に、導電層７６５に接し、アンテナとして機能する導電層７８６を形成する（図１６（Ａ））。導電層７８６は、公知の手段（プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法）を用いて、導電性材料により形成する。好ましくは、導電層７８６は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層７８６は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は２００〜３００度の加熱処理を行うとよい。
【０１５１】
次に、導電層７６３、７６４に接するように有機化合物層７８７を形成する（図１６（Ｂ））。有機化合物層７８７は、公知の手段（液滴吐出法や蒸着法等）により形成する。続いて、有機化合物層７８７に接するように、導電層７７１を形成する。導電層７７１は、公知の手段（スパッタリング法や蒸着法）により形成する。
【０１５２】
以上の工程を経て、導電層７６３、有機化合物層７８７及び導電層７７１の積層体からなる記憶素子７８９と、導電層７６４、有機化合物層７８７及び導電層７７１の積層体からなる記憶素子７９０が完成する。
【０１５３】
なお、上記の作成工程では、有機化合物層７８７の耐熱性が強くないため、アンテナとして機能する導電層７８６を形成する工程の後に、有機化合物層７８７を形成する工程を行うことを特徴とする。
【０１５４】
次に、記憶素子７８９、７９０、アンテナとして機能する導電層７８６を覆うように、公知の手段（ＳＯＧ法、液滴吐出法等）により、保護層として機能する絶縁層７７２を形成する。絶縁層７７２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料により形成し、好ましくはエポキシ樹脂により形成する。
【０１５５】
次に、薄膜集積回路７９１を基板７０１から剥離する。ここでは、レーザ光（例えばＵＶ光）を照射することによって開口部７７３、７７４を形成後（図１７（Ａ））、物理的な力を用いて基板７０１から薄膜集積回路７９１を剥離することができる。
【０１５６】
また、開口部７７３、７７４を形成後、基板７０１から薄膜集積回路７９１を剥離する前に、開口部７７３、７７４にエッチング剤を導入してもよい。エッチング剤を導入し、剥離層７０２を除去した後に剥離する（図１７（Ｂ））。エッチング剤は、フッ化ハロゲン又はハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。そうすると、薄膜集積回路７９１は、基板７０１から剥離された状態となる。なお、剥離層７０２は、全て除去せず一部分を残存させておいてもよい。こうすることによって、処理時間を短縮することが可能となる。
【０１５７】
薄膜集積回路７９１が剥離された基板７０１は、コストの削減のために、再利用するとよい。また、絶縁層７７２は、剥離層７０２を除去した後に、薄膜集積回路７９１が飛散しないように形成したものである。薄膜集積回路７９１は小さく薄く軽いために、剥離層７０２を除去した後は、基板７０１に密着していないために飛散しやすい。しかしながら、薄膜集積回路７９１上に絶縁層７７２を形成することで、薄膜集積回路７９１に重みが付き、基板７０１からの飛散を防止することができる。また、薄膜集積回路７９１単体では薄くて軽いが、絶縁層７７２を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。
【０１５８】
次に、薄膜集積回路７９１の一方の面を、第１の基体７７６に接着させて、基板７０１から完全に剥離する（図１８）。続いて、薄膜集積回路７９１の他方の面を、第２の基体７７５に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、薄膜集積回路７９１を、第１の基体７７６と第２の基体７７５により封止する。第１の基体７７６と第２の基体７７５は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどを用いることができる。なお、フィルムには帯電防止対策をしたもの（帯電防止フィルム）を用いることが好ましい。フィルムは、熱圧着により、被処理体に加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、第１の基体７７６と第２の基体７７５の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂系接着剤、紫外線硬化樹脂系接着剤、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層を用いることができる。
【０１５９】
以上の工程により、記憶素子部およびアンテナを有する半導体装置を作製することができる。また、上記工程と本発明を組み合わせることにより、安価で、可撓性を有する半導体装置を得ることができる。
【０１６０】
なお、本実施の形態は上記実施の形態１〜４と自由に組み合わせて行うことができる。
（実施の形態６）
本実施の形態では、上記実施の形態と異なる半導体装置の作製方法に関して説明する。
【０１６１】
まず、基板４００上にノズル４１０から導電性を有する組成物を選択的に吐出することによって、配線および電極として機能する導電層４０１ａ、４０１ｂを形成する（図１９（Ａ））。なお、基板４００上に保護膜として下地絶縁層をあらかじめ設けておいてもよい。また、当該下地絶縁層にピコ秒レーザまたはフェムト秒レーザ等の短パルスレーザを照射して表面に凹部を形成してもよい。そうすると、組成物を吐出する際に、導電層４０１ａ、４０１ｂを配置する位置を正確に制御することができる。
【０１６２】
次に、ノズル４１０から導電性を有する組成物を選択的に吐出することによって、導電層４０２を形成する（図１９（Ｂ））。なお、導電層４０２は導電層４０１ｂと同時に形成してもよく、特に、導電層４０１ｂと導電層４０２の材料が同じである場合には併せて設けることが好ましい。
【０１６３】
次に、選択的に組成物を吐出して導電層４０１ａ、４０１ｂを覆うように半導体層４０３を形成し、当該半導体層４０３を覆うように絶縁層４０４を形成する。その後、導電層４０１ａと４０１ｂの間にゲート電極として機能する導電層（以下、ゲート電極４０５と記す）を形成する（図１９（Ｃ））。導電層４０１ａと４０１ｂ間には、凹部が形成されているため、組成物を吐出してゲート電極４０５を設ける際に、位置を正確に制御することが可能となる。
【０１６４】
次に、導電層４０１ａ、４０１ｂ、半導体層４０３、絶縁層４０４およびゲート電極４０５を覆うように絶縁性を有する組成物を選択的に吐出して絶縁層４０６を形成する（図１９（Ｄ））。
【０１６５】
次に、組成物を選択的に吐出して導電層４０２と接するように有機化合物層４０７を形成し、当該有機化合物層４０７上に導電層４０８を形成する。なお、有機化合物層４０７は全面に設けてもよいし、導電層４０２に接するように設けてもよい（図１９（Ｅ））。このように、導電層４０２、有機化合物層４０７および導電層４０８の積層体によって記憶素子部４０９が形成される。
【０１６６】
以上の工程により、アクティブマトリクス型の有機メモリを形成することができる。図１９では、全ての工程に液滴吐出法を用いた場合を示したが、本実施の形態はこれに限られず、各工程において、蒸着法、ＣＶＤ法、スパッタ法、スピンコート法、スクリーン印刷法やグラビア印刷法等の各種印刷法等、他の方法を用いて形成することが可能である。また、工程ごとに別々の方法を用いて、つまり、上述した方法を組み合わせてもよい。例えば、導電層４０１ａ、４０１ｂを液滴吐出法で形成し、半導体層４０３を蒸着法により形成し、有機化合物層４０７をスピンコート法により形成することができる。なお、各工程で用いる材料等に関して以下に説明する。
【０１６７】
基板４００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板４００の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。
【０１６８】
導電層４０１ａ、４０１ｂとしては、導電性材料であれば特に限定されず、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ等の金属、金属化合物を１つまたは複数有する導電性材料を用いることができる。他にもドーピング等で導電率を向上させた公知の導電性ポリマー、例えば導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の錯体等も用いることができる。また、導電層４０２と同じ材料を形成してもよい。
【０１６９】
導電層４０２と導電層４０８の両方、あるいはいずれかは、標準電位が、飽和カロメル電極を基準として−３．０Ｖ以上＋０．８Ｖ以下である金属を用いる。具体的には、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、クロミウム（Ｃｒ）、鉄（Ｆｅ）、カドミウム（Ｃｄ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）などが好例である。これらの金属から選ばれた一種の元素、または当該元素を複数含む合金からなる単層、または積層構造を用いることができる。
【０１７０】
導電層４０２と導電層４０８の片方に上記金属あるいは合金を用いた場合、もう片方の金属としては、標準電位が、飽和カロメル電極を基準として＋０．８Ｖ以上の金属、または合金を用いても構わない。具体的には、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、パラジウム（Ｐｄ）などが良い。また、透明性を有する金属酸化物から構成される導電材料を用いてもよい。透明導電材料としては、インジウム錫酸化物（ＩＴＯ、Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法またはスクリーン印刷やグラビア印刷等の各種印刷法を用いて形成することができる。例えば、Ａｇを液滴吐出法で形成したり、Ａｌを蒸着法により形成することができる。
【０１７１】
半導体層４０３としては、半導体元素（シリコン、ゲルマニウム等）の単体または合金、有機半導体材料等を用いることができる。有機半導体材料とは、半導体的な電気的性質を示す有機化合物のことであり、その構造は、骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。具体的には、ポリフェニレンビニレン、ポリチオフェン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体等の可溶性の高分子材料を用いることができる。また、他にもペンタセンやナフタセン等の材料を用いてもよい。なお、本明細書では、半導体層に有機半導体材料を用いたトランジスタを有機トランジスタとよぶ。本実施の形態では、上記有機化合物を液滴吐出法、スクリーン印刷法、グラビア印刷法、スピンコート法または蒸着法等により形成することができる。
【０１７２】
絶縁層４０４、絶縁層４０６としては、酸化珪素、窒化珪素、窒化酸化珪素などの無機絶縁層、ポリビニルフェノール、ポリイミド、シロキサン等の絶縁層などを用いることができる。また、ポリビニルフェノール、ポリイミドまたはシロキサンは、液滴吐出法、印刷法またはスピンコート法を用いることによって効率的に形成することができる。シロキサンは、その構造により、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。また、Ｓｉ−Ｎ結合を有するポリマー（ポリシラザン）を含む材料で絶縁層を形成してもよい。またこれらの膜を積層して絶縁層を形成してもよい。
【０１７３】
有機化合物層４０７は、上記実施の形態１で示した有機化合物材料のいずれかを用いて形成することができる。
【０１７４】
また、上記構成において、導電層４０２と有機化合物層４０７との間、または有機化合物層４０７と導電層４０８との間に整流性を有する素子を設けてもよい。整流性を有する素子として、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードを設けることができる。例えば、Ｎ型半導体層およびＰ型半導体層を積層させて設けられたＰＮ接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出しマージンが向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。
【０１７５】
また、図１９ではソースおよびドレイン電極よりゲート電極が上方に位置するトップゲート（順スタガ）構造に関して示したが、もちろんソースおよびドレイン電極よりゲート電極が下方に位置するボトムゲート（逆スタガ）構造で設けることも可能である。ボトムゲート構造で設けた場合に関して図２１（Ａ）に示す。
【０１７６】
図２１（Ａ）では、基板４００上にゲート電極４２５、絶縁層４２４、半導体層４２３、ソースまたはドレイン電極として機能する導電層４２０ａ、４２０ｂ、絶縁層４２６、有機化合物層４２７および導電層４２８が順に積層して形成される。また、材料や形成方法は、上記図２０と同様の材料や方法を用いて行うことができる。なお、この場合も、導電層４２０ｂと有機化合物層４２７との間、または有機化合物層４２７と導電層４２８との間に整流性を有する素子を設けてもよい。
【０１７７】
次に、上記構成とは異なる場合に関して図２０を参照して説明する。具体的には、記憶素子部をトランジスタの下方に設けた場合に関して示す。
【０１７８】
まず、基板４００上に導電層４１１と有機化合物層４１２を積層して設ける（図２０（Ａ））。導電層４１１と有機化合物層４１２は、上述したいずれかの方法で形成することができる。
【０１７９】
次に、絶縁性を有する組成物を選択的に吐出して絶縁層４１３を形成する（図２０（Ｂ））。なお、このとき記憶素子部となる領域を避けて絶縁層４１３を設ける。
【０１８０】
次に、絶縁層４１３上に導電性を有する組成物を選択的に吐出して、配線または電極として機能する導電層４１４ａ、４１４ｂを選択的に形成する（図２０（Ｃ））。この場合、あらかじめ絶縁層４１３の導電層４１４ａ、４１４ｂを設ける位置に、レーザ光を照射して凹部を形成しておいてもよい。
【０１８１】
次に、導電層４１４ｂと接続するように導電層４１５を形成する（図２０（Ｄ））。なお、導電層４１５は有機化合物層４１２上に配置するように設ける。そうすると、導電層４１１、有機化合物層４１２および導電層４１５の積層構造からなる記憶素子部４１９が得られる。また、導電層４１５は凹部に設けるため、液滴吐出法等を用いた場合に導電層４１５の位置の制御が容易になる。なお、導電層４１５は導電層４１４ａ、４１４ｂと同時に形成してもよい。
【０１８２】
次に、導電層４１４ａ、４１４ｂを覆うように半導体層４１６を形成する。その後、半導体層４１６を覆うように絶縁層４１７を形成し、導電層４１４ａと導電層４１４ｂの間にゲート電極４１８を形成する（図２０（Ｅ））。導電層４１４ａと導電層４１４ｂ間は凹部が設けてあるため、液滴吐出法等によってゲート電極４１８を設ける場合位置の制御が容易となる。
【０１８３】
以上の工程によって、トランジスタの下方に記憶素子部４１９が配置された有機メモリを形成することができる。なお、図２０においては、全ての工程に液滴吐出法を用いた場合を示したが、これに限られず各工程において、蒸着法、ＣＶＤ法、スパッタ法、スピンコート法、スクリーン印刷法やグラビア印刷法等の印刷法等または他の方法を用いて形成することも可能である。また、工程ごとに上記方法を組み合わせて行うこともできる。特に、導電層４１１または有機化合物層４１２等のように基板の全面に形成する材料は、スピンコート法を用いて形成することが好ましい。
【０１８４】
また、図２０において、導電層４１１、４１４ａ、４１４ｂ、４１５、絶縁層４１３、４１７、半導体層４１６の材料は図１９で示したいずれかの材料を用いることができる。有機化合物層４１２も上記実施の形態で示したいずれかの材料を用いて形成することができる。
【０１８５】
次に、図２０と構成が一部異なる有機メモリに関して図２１（Ｂ）に示す。
【０１８６】
高集積化された記憶素子では、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合がある。そのため、図２１（Ｂ）に示すように隣接する各々の記憶素子部４１９に設けられる有機化合物層４２２を分離してもよい。ここでは、基板４００上に導電層４１１を形成した後に、選択的に有機化合物層を形成する。図２１（Ｂ）においては、各々の記憶素子部４１９を構成する有機化合物層４２２が形成されている。
【０１８７】
また、図２１（Ｂ）では、有機化合物層４２１が設けられている。これは、液滴吐出法等を用いて絶縁層４１３上に導電層４１４ａ、４１４ｂを形成する際に、位置の制御がしやすくなるように設けてある。つまり、有機化合物層４２１を設けることによって、導電層４１４ａ、４１４ｂが設けられる位置にあらかじめ凹部を形成することができる。なお、蒸着法やスパッタ法等他の方法を用いる場合や平坦性を考える場合、有機化合物層４２１は設けなくともよい。この場合、上述したように、あらかじめ絶縁層４１３の導電層４１４ａ、４１４ｂを設ける位置に、レーザ光を照射して凹部を形成しておくことが好ましい。
【０１８８】
また、図２０および図２１（Ｂ）に示す構成においても、上述したように、記憶素子部４１９を構成する導電層と有機化合物層との間に整流性を有する素子を設けてもよい。
【０１８９】
このように、本発明を用いて、記憶素子部およびトランジスタを有機化合物で設けることによって、有機メモリおよび当該有機メモリを備えた半導体装置を簡単なプロセスで安価に作製することが可能となる。また、トランジスタを有機化合物で設けることによって、可撓性を有する基板上に直接有機メモリおよび当該有機メモリを備えた半導体装置を作製することができる。
【０１９０】
なお、本実施の形態は上記実施の形態１〜５と自由に組み合わせて行うことができる。
【０１９１】
（実施の形態７）
本実施の形態では、上記実施の形態で示した半導体装置を表示装置に適用した場合に関して図面を用いて説明する。
【０１９２】
まず、画素部がアクティブマトリクス型であり、記憶素子部がパッシブマトリクス型で設けた場合について、図２２（Ａ）、（Ｂ）に示す。なお、図２２（Ａ）におけるＡ−Ｂ間の断面図が図２２（Ｂ）に対応している。
【０１９３】
画素部８１には、発光素子９４が設けられており、発光素子９４は、第１の導電層９１と有機化合物層９２と第２の導電層９３とを有している。第１の導電層９１と有機化合物層９２と第２の導電層９３とは積層して設けられている。発光素子９４に含まれる第１の導電層９１は、駆動用トランジスタ８５のソースまたはドレイン配線として機能する導電層７６に接続されている。また、隣接する発光素子９４同士の間には、隔壁として機能する絶縁層７９が設けられている。
【０１９４】
駆動回路部８２には複数のトランジスタ８６を含む素子形成層が設けられている。素子形成層は、画素部８１およびメモリセル部８３の動作を制御する駆動回路を構成する。画素部８１の動作を制御する駆動回路とは、例えば、シフトレジスタ、デコーダ、バッファ、サンプリング回路、ラッチ等である。また、メモリセル部８３の動作を制御する駆動回路とは、例えば、デコーダ、センスアンプ、セレクタ、バッファ、読み出し回路、書き込み回路等である。
【０１９５】
メモリセル部８３には、記憶素子９８が設けられており、記憶素子９８は、ワード線Ｗｙとして機能する第１の導電層９５と、有機化合物層９６と、ビット線Ｂｘとして機能する第２の導電層９７とを有する。第１の導電層９５と有機化合物層９６と第２の導電層９７は積層して設けられている。また、図２２（Ｂ）の構成において、絶縁層７９上に記憶素子９８を形成することによって、メモリセル部８３を駆動回路部８２の上方に設けることができる。このような構成とすることによって、画素部８１の面積を拡大することが可能となる。
【０１９６】
また、基板８０上には接続フィルム８４が設けられており、接続フィルム８４は、具体的には、フレキシブルプリント回路（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔ  Ｃｉｒｃｕｉｔ、ＦＰＣ）等に相当する。画素部８１とメモリセル部８３を構成する複数の素子の動作を制御する信号や電源電位は、接続フィルム８４を介して、外部から入力される。
【０１９７】
なお、メモリセル部８３に含まれる記憶素子９８に対するデータの読み出しは、電気的作用を加えることによって行われる。具体的には、記憶素子９８の第１の導電層９５と第２の導電層９７間に電圧を印加し、記憶素子９８の抵抗値を読み取ることにより、データの読み出しが行われる。このようなデータの読み出しを行うとき、有機化合物層９６に用いる材料によっては、記憶素子９８が発光してしまう場合がある。従って、発光素子９４に含まれる有機化合物層９２と記憶素子９８に含まれる有機化合物層９６とが同じ材料から形成されている場合、記憶素子９８の発光が視認されないようにブラックマトリクス等の筐体を配置するとよい。または、発光素子９４に含まれる有機化合物層９２と記憶素子９８に含まれる有機化合物層９６とを異なる材料で設けることによって、発光素子９４のみが発光する構成とするとよい。
【０１９８】
次に、画素部および記憶素子部の双方をアクティブマトリクス型で設けた場合について、図２２（Ｃ）に示す。
【０１９９】
画素部８１には、発光素子９４が設けられており、発光素子９４は、第１の導電層９１と有機化合物層９２と第２の導電層９３とを有している。第１の導電層９１と有機化合物層９２と第２の導電層９３とは積層して設けられている。発光素子９４に含まれる第１の導電層９１は、絶縁層７７を介して駆動用トランジスタ８５のソースまたはドレイン配線として機能する導電層７６に接続されている。また、隣接する発光素子９４の間には、隔壁として機能する絶縁層７８が設けられている。
【０２００】
駆動回路部８２には複数のトランジスタ８６を含む素子形成層が設けられている。素子形成層は、画素部８１およびメモリセル部８３の動作を制御する駆動回路を構成する。画素部８１の動作を制御する駆動回路とは、例えば、シフトレジスタ、デコーダ、バッファ、サンプリング回路、ラッチ等である。また、メモリセル部８３の動作を制御する駆動回路とは、例えば、デコーダ、センスアンプ、セレクタ、バッファ、読み出し回路、書き込み回路等である。
【０２０１】
メモリセル部８３には、記憶素子９８が設けられており、記憶素子９８は、第１の導電層８８と有機化合物層８９と第２の導電層９０とを有している。第１の導電層８８と有機化合物層８９と第２の導電層９０は積層して設けられている。記憶素子９８が含む第１の導電層８８は、スイッチ用トランジスタ８７のソースドレイン配線として機能する導電層９９に絶縁層７７を介して接続している。また、隣接する記憶素子９８の間には、隔壁として機能する絶縁層７８が設けられる。また、図２２（Ｃ）に示す構造において、絶縁層７７を設けずに、第１の導電層９１をソースまたはドレイン電極として機能する導電層７６と同一の層に設けてもよいし、第１の導電層８８をスイッチ用トランジスタ８７のソースまたはドレイン電極として機能する導電層９９と同一の層に設けてもよい。
【０２０２】
また、上記構成において、発光素子９４から発する光は、基板８０側に向かう下面射出の構造を採用してもよいし、基板８０と反対側に向かう上面射出の構造を採用してもよいし、上面射出と下面射出の双方の構造を有している両面射出の構造を採用してもよい。
【０２０３】
また、上記構成において、有機化合物層９６、９２、８９は、液滴吐出法、スピンコート法、スクリーン印刷法、グラビア印刷法または蒸着法等を用いて作製することができる。図２２（Ｂ）、（Ｃ）では、選択的に有機化合物層９６、９２、８９を形成しているが、これは液滴吐出法、スクリーン印刷法またはグラビア印刷法等によって形成することができる。この場合、各画素または各メモリセルにそれぞれ選択的に有機化合物層を設けることができるため、材料の利用効率を向上することが可能となる。さらに、有機化合物層９６、９２、８９にそれぞれ異なる材料を用いて設けることができる。
【０２０４】
上記構成を有する発光装置は、一対の導電層間に有機化合物層が挟まれた構造の記憶素子部からなる記憶回路を有することを特徴とする。上記の記憶素子部の構造は、発光素子の構造と同じ又はほぼ同じであるため、作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。
【０２０５】
また、本発明と組み合わせることで、本実施の形態の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるＩＣチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。
【０２０６】
なお、本実施の形態は上記実施の形態１〜４、６と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した半導体装置における材料や構成は、本実施の形態において自由に組み合わせて行うことができるものとする。
【０２０７】
（実施の形態８）
本実施の形態では、無線チップ等の非接触でデータの送受信が可能な本発明の半導体装置に関して図２３を用いて説明する。
【０２０８】
半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、メモリ６、データバス１７、アンテナ（アンテナコイル）１８を有する（図２３（Ａ））。
【０２０９】
電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置内の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、メモリ６を制御する機能を有する。アンテナ１８は、電磁波或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御及びそのデータに関する処理を制御する。
【０２１０】
また、メモリ６は上記実施の形態で示した有機メモリのいずれかの構成により形成されている。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。
【０２１１】
また、半導体装置は、各回路への電源電圧の供給を電源（バッテリ）を搭載せず電波により行うタイプとしてもよいし、各回路への電源電圧の供給をアンテナの代わりに電源（バッテリ）を搭載させて行うタイプとしてもよいし、電波と電源により電源電圧を供給するタイプとしてもよい。
【０２１２】
本発明の半導体装置は、非接触で通信を行う点、複数読取りが可能である点、データの書き込み、消去、書き換えが可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の利点を有する。半導体装置は、非接触による無線通信で人や物の個々の情報を識別可能なＩＣタグ、ラベル加工を施して目標物への貼り付けを可能としたラベル、イベントやアミューズメント向けのリストバンド等に適用することができる。また、半導体装置を樹脂材料により成型加工してもよいし、無線通信を阻害する金属に直接固定してもよい。さらに、半導体装置は、入退室管理システムや精算システムといった、システムの運用に活用することができる。
【０２１３】
次に、半導体装置を実際に使用するときの一形態について説明する。表示部３２１を含む携帯端末の側面には、リーダライタ３２０が設けられ、品物３２２の側面には半導体装置３２３が設けられる（図２３（Ｂ））。品物３２２が含む半導体装置３２３にリーダライタ３２０をかざすと、表示部３２１に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６をベルトコンベアにより搬送する際に、リーダライタ３２４と、商品３２６に設けられた半導体装置３２５を用いて、該商品３２６の検品を行うことができる（図２３（Ｃ））。このように、本発明を用いてシステムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
【０２１４】
なお、本実施の形態は、上記実施の形態１〜６と自由に組み合わせて行うことができる。
【０２１５】
（実施の形態９）
本実施の形態では、上記構成において、温度や圧力等の各種情報を測定可能なセンサを設けた半導体装置に関して図２４を用いて説明する。
【０２１６】
図２４（Ａ）は、上記実施の形態で示した半導体装置にセンサ部を設けた場合の一構成例である。基板３５０上にトランジスタ４５１、３５４を含む素子形成層３５１が設けられ、素子形成層の上方に記憶素子部３５６とアンテナ部３５３が設けられている。そして記憶素子部３５６の上方にセンサ部９５０が設けられている。
【０２１７】
センサ部９５０は、温度、湿度、照度、気体、重力、圧力、音、振動、加速度、その他の特性を物理的又は化学的手段により検出することができる。また、センサ部９５０は、センサとそれを制御するセンサ回路とを有しており、センサとしては抵抗素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどで形成される。
【０２１８】
センサ部９５０は、素子形成層３５１に含まれるトランジスタ４５１に接続しており、ここでは、接着性を有する樹脂９５４により貼り合わされている。そして、センサ部９５０とトランジスタ４５１は、センサ部９５０と電気的に接続された導電層９５３とトランジスタのソースまたはドレイン領域と電気的に接続した導電層９５１とが樹脂９５４に含まれる導電性微粒子９５２を介して電気的に接続されている。
【０２１９】
なお、センサ部９５０は、上記構成に限られずどのように配置してもよい。例えば、記憶素子部３５６と同一の層に設けてもよいし、トランジスタ４５１と同一の層に設けてもよい。また、基板３５０の下方にセンサ部９５０を設けることも可能である。
【０２２０】
また、上記構成において、センサ部９５０とトランジスタ４５１の接続として、上記方法以外にも銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法またはＴＣＰ（ｔａｐｅ  ｃａｒｒｉｅｒ  ｐａｃｋａｇｅ）法やワイヤーボンディング法等の公知の方法を用いて行うことができる。
【０２２１】
上記構成においては、半導体装置と別途にセンサ部を形成した後に貼り合わせることによって設ける例を示したが、センサ部を直接半導体装置に作り込んで設けることも可能である。この場合について、図２５を用いて説明する。
【０２２２】
図２５は、トランジスタ３５４、４５１を含む素子形成層３５１と同一の層に光センサが設けられている。ここでは、光センサとして、Ｐ型不純物領域と真性半導体領域とＮ型不純物領域とからなるフォトダイオード４６１が設けてある。フォトダイオード４６１は、光が照射されることにより電流値が変化するため、その電流値の変化をフォトダイオード４６１に接続されたトランジスタ４６２により測定することによって光を検出することができる。また、フォトダイオード４６１の構成としては、Ｐ型不純物領域と真性半導体領域とＰ型不純物領域、Ｎ型不純物領域と真性半導体領域とＮ型不純物領域またはＰ型不純物領域とＮ型不純物領域との接合構造とから構成してもよい。また、フォトダイオードの代わりにフォトトランジスタを設けてもよい。例えば、トランジスタ３５４、４５１を薄膜トランジスタで設ける場合にフォトダイオードやフォトトランジスタを同時に作り込んで設けると工程の簡略化や低コスト化を図ることができるため好ましい。
【０２２３】
次に、図２４（Ｂ）に、素子形成層９０１、記憶回路部９０４、センサ９０８およびアンテナ９０２を備えた半導体装置９００の構成を示す。センサ部９０６は、温度、湿度、照度、気体、重力、圧力、音、振動、加速度、その他の特性を物理的又は化学的手段により検出する。センサ部９０６は、センサ９０８とそれを制御するセンサ回路９０９が含まれている。センサ９０８は抵抗素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどで形成される。センサ回路９０９はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して演算処理回路部９０３に信号を出力する。
【０２２４】
素子形成層９０１は、演算処理回路部９０３、通信回路部９０５、電源回路部９０７を備える。また、記憶回路部９０４を素子形成層９０１内に設けることも可能である。記憶回路部９０４は、センサ部９０６及びアンテナ９０２を経由して受信した外部からの情報を随時記録することができる。記憶回路部９０４は、センサ部９０６で検知した信号を格納する第１の記憶回路部９１０と、リーダ／ライタ装置から書き込まれた情報を記録する第２の記憶回路部９１１に分けて構成することもできる。
【０２２５】
第１の記憶回路部９１０はセンサ部９０６で検知した情報を記録するために、逐次書き込みを可能とするとともに、データが消失しないフラッシュメモリなどで構成することが好ましい。また、一度だけ書き込み可能な記憶素子部を適用することが好ましい。
【０２２６】
通信回路部９０５は、復調回路９１２、変調回路９１３を含んでいる。復調回路９１２は、アンテナ９０２を経由して入力される信号を復調して、演算処理回路部９０３に出力する。信号にはセンサ部９０６を制御する信号や、記憶回路部９０４に記憶させる情報を含んでいる。また、センサ回路９０９から出力される信号や、記憶回路部９０４から読み出された情報は、演算処理回路部９０３を通して変調回路９１３に出力される。変調回路９１３は、この信号を無線通信可能な信号に変調して、アンテナ９０２を介して外部装置に出力する。
【０２２７】
演算処理回路部９０３、センサ部９０６、記憶回路部９０４及び通信回路部９０５を動作させるのに必要な電力は、アンテナ９０２を介して供給される。また、使用形態によっては、電源（バッテリ）を内蔵させた構成としてもよい。
【０２２８】
このように、温度や圧力等の情報を検出できるセンサを上記実施の形態で示した半導体装置に設けることによって、センサから検出された様々な情報を記憶素子部に記憶して管理することが可能となる。例えば、食品にガスセンサを有する半導体装置を設け、食品の状態を管理することができる。具体的には、腐敗しやすい食品等にガスセンサを有する半導体装置を設け、食品から発せられる腐敗ガスを検知する。記憶されたデータは、陳列棚またはベルトコンベアーの脇に設けられたリーダライタで定期的に読み取ることで食品の鮮度を管理すると共に、腐敗が始まった食品を選別することができる。
【０２２９】
また、他にも、人体の表面または内部に、温度センサ、圧力センサ等のセンサを有する半導体装置を設けて脈拍数、心拍数、体温、血圧、心電図、筋電図等の生体情報を半導体装置に設けられた記憶素子部に記憶することができる。本発明の半導体装置は、薄型且つ小型であるため、人体を拘束せずとも生体情報を読み取ることが可能である。また、記録された情報をリーダライタで定期的に読み取ることにより、人体の健康状態や運動状態の管理や疾病の予防、予測が可能となる。また、インターネット等のネットワークを用いて、リーダライタで読み取った生体情報を得ることで、在宅医療監視システム等が可能となる。なお、人体だけでなく、家畜等の動物にセンサを備えた半導体装置を埋め込むことにより様々な情報を記録させて、管理することが可能となる。なお、上記システムは、本発明の半導体装置を用いることで、安価で、任意にデータを書き込みでき、かつ消去、書き換えができる機能を持つので、高機能な在宅医療監視システム等を提供することができる。
【０２３０】
本実施の形態は、上記実施の形態１〜８と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した半導体装置の全ての構成と組み合わせて実施することができる。
【０２３１】
（実施の形態１０）
本実施の形態では、上記構成を有する半導体装置において、電気的作用により、データの読み出しを行う際の動作について説明する。
【０２３２】
データの読み出しは、記憶素子２４１の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し回路２２６ｂは、読み出し部分の構成として、例えば、図２８（Ａ）に示す抵抗素子２４６と差動増幅器２４７を用いたビット線駆動回路２２６を考えることができる。抵抗素子は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジスタ２４８を用いても良いし、差動増幅器の代わりにクロックドインバータ２２９を用いることも可能である（図２８（Ｂ））。勿論、回路構成は図２８（Ａ）、（Ｂ）に限定されない。
【０２３３】
ｙ行ｘ列目メモリセル２２１からデータの読み出しを行う場合、まず、インターフェース２２３を介してロウデコーダ２２４ａ、カラムデコーダ２２６ａおよびセレクタ２２６ｃによってメモリセル２２１を選択する。具体的には、ロウデコーダ２２４ａによって、メモリセル２２１に接続されるワード線Ｗｙに所定の電圧Ｖ２４を印加する。また、カラムデコーダ２２６ａとセレクタ２２６ｃによって、メモリセル２２１に接続されるビット線Ｂｘを読み出し回路２２６ｂの端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、Ｖｃｏｍと抵抗素子２４６の一端に印加されたＶ０が抵抗素子２４６（抵抗値Ｒｒ）と記憶素子２４１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図２８（Ａ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図２８（Ｂ）では、クロックトインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）となり、読み出しを行うことができる。
【０２３４】
例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。
【０２３５】
上記の方法によると、記憶素子の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０２３６】
上記構成を有する有機メモリおよび当該有機メモリを備えた半導体装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供することができる。
【０２３７】
なお、本実施の形態では、記憶回路の構成が単純であるパッシブマトリクス型の有機メモリおよび当該有機メモリを備えた半導体装置を例に挙げて説明を行ったが、アクティブマトリクス型の記憶回路を有する場合であっても、同様に読み出しを行うことができる。
【０２３８】
ここで、アクティブマトリクス型の場合において、電気的作用により記憶素子部のデータを読み出す場合に関して図２９に具体例を挙げて説明する。
【０２３９】
図２９は、記憶素子部に「０」のデータの書き込みを行った記憶素子部の電流電圧特性９４１と、「１」のデータの書き込みを行った記憶素子部電流電圧特性９４２と、抵抗素子２４６の電流電圧特性９４３を示しており、ここでは抵抗素子２４６としてトランジスタを用いた場合を示す。横軸はノードαの電位を示す。また、データを読み出す際の動作電圧として、第１の導電層２４３と第２の導電層２４５の間に３Ｖを印加した場合について説明する。
【０２４０】
図２９において、「０」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９４１とトランジスタの電流電圧特性９４３との交点９４４が動作点となり、このときのノードαの電位はＶ１（Ｖ）となる。ノードαの電位は差動増幅器２４７に供給され、当該差動増幅器２４７において、上記メモリセルが記憶するデータは、「０」と判別される。
【０２４１】
一方、「１」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９４２とトランジスタの電流電圧特性９４３との交点９４５が動作点となり、このときのノードαの電位はＶ２（Ｖ）（Ｖ１＞Ｖ２）となる。ノードαの電位は差動増幅器２４７に供給され、当該差動増幅器２４７において、上記メモリセルが記憶するデータは、「１」と判別される。
【０２４２】
このように、記憶素子２４１の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。
【０２４３】
なお、本実施の形態は、上記実施の形態に示した有機メモリおよび当該有機メモリを備えた半導体装置の構成と自由に組み合わせて行うことができる。
【０２４４】
（実施の形態１１）
本発明の半導体装置の用途は広範にわたるが、例えば、情報を記憶して表示する電子機器に用いることができる。電子機器として、例えば液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯電話をはじめとする携帯情報端末、プリンター、カメラ、パーソナルコンピュータ、イヤホン付ゴーグル、スピーカ装置、ヘッドホン、ナビゲーション装置、ＥＴＣ用車載器、又は電子鍵等に利用することができる。本発明の半導体装置を携帯電話に適用した場合に関して図２６を用いて説明する。
【０２４５】
携帯電話は、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５とを有する。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に脱着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【０２４６】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【０２４７】
本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。また、本発明の半導体装置は、単純な構造の記憶回路を有することを特徴としており、上記特徴により、安価で、高集積化された記憶回路を有する半導体装置を用いた電子機器を提供することができる。さらに、本発明の半導体装置は、任意にデータを書き込みでき、かつ消去、書き換えができることを特徴としており、上記特徴により、高機能化と高付加価値化を実現した電子機器を提供することができる。また、本発明の半導体装置は、移動度や応答速度が良好な単結晶半導体層をチャネル領域に用いたトランジスタを設けることができ、この場合、高速な動作が可能であり、動作周波数を向上させた半導体装置を用いた電子機器を提供することができる。
【０２４８】
また、本発明の半導体装置は、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図２７を用いて説明する。
【０２４９】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図２７（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図２７（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図２７（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図２７（Ｄ）参照）。書籍類とは、書物、本等を指す（図２７（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図２７（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図２７（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図２７（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置、携帯電話、プリンター、カメラ、パーソナルコンピュータ、イヤホン付ゴーグル、スピーカ装置、ヘッドホン、ナビゲーション装置、ＥＴＣ用車載器、又は電子鍵等を指す。
【０２５０】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。ただし、書き換えが可能なメモリに記憶されたデータを、不特定の第三者がデータの改ざんを行なわないように、例えばデータの書き換えの際にパスワードを要求したり、暗証鍵を形成したり、細工を施しておくことが好ましい。また、ユーザーが商品を購入した後のプライバシー等の問題についても、半導体装置に設けられた記憶素子にデータを消去するシステムを設けておくことによって解決することができる。
【０２５１】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。
【０２５２】
以上のように、本発明の半導体装置はデータを記憶する物品であればどのようなものにでも設けて使用することができる。また、本発明の半導体装置は単純な構造の記憶回路を有することを特徴としており、上記特徴により、小型で、安価な記憶回路を有する半導体装置を用いた電子機器を提供することができる。さらに、任意にデータを書き込みでき、かつ消去、書き換えができることを特徴としており、上記特徴により、高機能化と高付加価値化を実現した電子機器を提供することができる。なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
【図面の簡単な説明】
【０２５３】
【図１】本発明の半導体装置の一構成例を示す図。
【図２】本発明の半導体装置の一構成例を示す図。
【図３】本発明の半導体装置の一構成例を示す図。
【図４】本発明の半導体装置の一構成例を示す図。
【図５】本発明の半導体装置の一構成例を示す図。
【図６】本発明の半導体装置の作製方法の一構成例を示す図。
【図７】本発明の半導体装置の一構成例を示す図。
【図８】本発明の半導体装置の一構成例を示す図。
【図９】本発明の半導体装置の作製方法の一構成例を示す図。
【図１０】本発明の半導体装置の一構成例を示す図。
【図１１】本発明の半導体装置の一構成例を示す図。
【図１２】本発明の半導体装置の一構成例を示す図。
【図１３】本発明の半導体装置の一構成例を示す図。
【図１４】本発明の半導体装置の作製方法の一構成例を示す図。
【図１５】本発明の半導体装置の作製方法の一構成例を示す図。
【図１６】本発明の半導体装置の作製方法の一構成例を示す図。
【図１７】本発明の半導体装置の作製方法の一構成例を示す図。
【図１８】本発明の半導体装置の作製方法の一構成例を示す図。
【図１９】本発明の半導体装置の作製方法の一構成例を示す図。
【図２０】本発明の半導体装置の作製方法の一構成例を示す図。
【図２１】本発明の半導体装置の一構成例を示す図。
【図２２】本発明の半導体装置を表示装置に設けた一構成例を示す図。
【図２３】本発明の半導体装置の使用形態を示す図。
【図２４】本発明の半導体装置の一構成例を示す図。
【図２５】本発明の半導体装置の一構成例を示す図。
【図２６】本発明の半導体装置の使用形態を示す図。
【図２７】本発明の半導体装置の使用形態を示す図。
【図２８】本発明の半導体装置の駆動方法を説明する図。
【図２９】本発明の半導体装置に記憶されたデータの読み取りを示す図。
【図１】
2007043111.tif 000003
【図２】
2007043111.tif 000004
【図３】
2007043111.tif 000005
【図４】
2007043111.tif 000006
【図５】
2007043111.tif 000007
【図６】
2007043111.tif 000008
【図７】
2007043111.tif 000009
【図８】
2007043111.tif 000010
【図９】
2007043111.tif 000011
【図１０】
2007043111.tif 000012
【図１１】
2007043111.tif 000013
【図１２】
2007043111.tif 000014
【図１３】
2007043111.tif 000015
【図１４】
2007043111.tif 000016
【図１５】
2007043111.tif 000017
【図１６】
2007043111.tif 000018
【図１７】
2007043111.tif 000019
【図１８】
2007043111.tif 000020
【図１９】
2007043111.tif 000021
【図２０】
2007043111.tif 000022
【図２１】
2007043111.tif 000023
【図２２】
2007043111.tif 000024
【図２３】
2007043111.tif 000025
【図２４】
2007043111.tif 000026
【図２５】
2007043111.tif 000027
【図２６】
2007043111.tif 000028
【図２７】
2007043111.tif 000029
【図２８】
2007043111.tif 000030
【図２９】
2007043111.tif 000031