(57)【要約】【課題】  過大電流検出素子に関し、インプロセスで過大電流を高感度で検出する。【解決手段】  少なくとも表面２が絶縁性の基板１上に、両端に電極パッド４，５を備えるとともに、電極パッド４，５間を接続する電気細線６からなる過大電流検出要素３を、電気細線６の少なくとも一部が基板１の表面２と空隙８を介して対向するように設け、電気細線６の形状または電気抵抗の変化から静電気や電気的ストレスの発生または存在を検出する。【選択図】          図１
2007232615.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも表面が絶縁性の基板上に、両端に電極パッドを備えるとともに、前記電極パッド間を接続する電気細線からなる過大電流検出要素を、前記電気細線の少なくとも一部が前記基板の表面と空隙を介して対向するように設け、前記電気細線の形状または電気抵抗の変化から静電気や電気的ストレスの発生または存在を検出することを特徴とする過大電流検出素子。
【請求項２】
上記電気細線の少なくとも一部が、熱伝導率が０．５Ｗ／ｍ・Ｋ以下の支持部材によって支持されていることを特徴とする請求項１記載の過大電流検出素子。
【請求項３】
上記基板の主要部が導電性部材から構成されるとともに、上記電極パッドの内の一方を、前記基板を構成する導電性部材と導通させることを特徴とする請求項１または２に記載の過大電流検出素子。
【請求項４】
上記過大電流検出要素を、同一基板上に複数個形成したことを特徴とする請求項１乃至３のいずれか１項に記載の過大電流検出素子。
【請求項５】
上記少なくとも表面が絶縁性の基板が、磁気ディスクヘッドを形成する基板であり、上記過大電流検出要素が磁気ディスクヘッドチップ部の近傍に配置されていることを特徴とする請求項１乃至４のいずれか１項に記載の過大電流検出素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は過大電流検出素子に関するものであり、電子デバイスの製造工程、特に、磁気ディスクヘッド素子等の製造工程における静電気の発生量を高感度で検出して評価するための構成に特徴のある過大電流検出素子に関するものである。
【背景技術】
【０００２】
高密度化が進む磁気ディスクヘッド素子の製造工程では、静電気や電気的ストレスによって磁気ディスクヘッド素子そのものが損傷を受け、このことが磁気ディスクヘッド素子の小型化に伴って歩留まり低下の主要因の一つとなっている。
【０００３】
特に、磁気抵抗素子には、過大電流が素子に流れて磁気特性が悪化する不良モードが存在し、特に、イオンミーリング工程やプラズマ工程等の荷電粒子を用いた工程において発生しやすい。
即ち、静電気に起因する過大電流が磁性膜に流れると磁性膜の温度が上昇して磁化方向が不安定になるとともに、過大電流により発生する磁場が磁性膜の磁化方向に影響を与え、スピン反転が発生することになる。
【０００４】
これらを防止するために、組み立て工程では帯電防止措置として帯電プレートモニターや表面電位計による評価が行われ、プローブを用いたプロセス装置内の帯電量評価も行われている。
【０００５】
また、製造工程においては、磁気抵抗効果素子のシールドと電極とをヒューズを介して電気的に接続することによって、磁気抵抗効果素子を静電破壊から保護することが提案されている（例えば、特許文献１参照）。
【０００６】
また、このような静電気による不良発生は半導体集積回路装置の製造工程でも度々発生するため、半導体チップに複数のヒューズを組み込み、ヒューズの溶断状態により印加された静電気量を評価することも提案されている（例えば、特許文献２参照）。
【特許文献１】特開２０００−３２２７１５号公報報
【特許文献２】特開平０１−０１２５６５号公報報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記の特許文献１における提案の場合には、各磁気抵抗効果素子毎にヒューズを設ける必要があり、製造工程数が増加するとともに、静電気発生の原因をインプロセスで究明することができないという問題がある。
【０００８】
そこで、本出願人は、磁気ディスクヘッド工程用として、二つの電極をヒューズ配線で接続し、静電気が印加された時に誘導された電荷がヒューズ配線部を流れることによりヒューズ配線が溶断することを利用した電流検出素子を提案している（必要ならば、特願２００５−３０７７３８参照）。
この電流検出素子によりインプロセスで過大電流を検出することが可能になった。
【０００９】
しかし、磁気ディスクヘッド素子の小型化が進み静電気や電気的ストレスへの耐性が低下するにつれて、上述の電流検出素子では、ヒューズ配線で発生したジュール熱の一部がヒューズ配線の直下に配置されているＳｉＯ2 膜の絶縁膜に流れてしまうため、効率的な温度上昇が見込まれず、検出感度が充分でないという問題がある。
この事情は、上記の特許文献２の場合も同様である。
【００１０】
したがって、本発明は、インプロセスで過大電流を高感度で検出することを目的とする。
【課題を解決するための手段】
【００１１】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、過大電流検出素子であって、少なくとも表面２が絶縁性の基板１上に、両端に電極パッド４，５を備えるとともに、電極パッド４，５間を接続する電気細線６からなる過大電流検出要素３を、電気細線６の少なくとも一部が基板１の表面２と空隙８を介して対向するように設け、電気細線６の形状または電気抵抗の変化から静電気や電気的ストレスの発生または存在を検出することを特徴とする。
【００１２】
このように、過大電流検出要素３を構成する電気細線６の少なくとも一部が基板１の表面２と空隙８を介して対向するように設けることによって、電気細線６で発生した熱の拡散が大幅に低減されるので、検出感度が向上する。
【００１３】
この場合、電気細線６に流れる電流量によって、電流細線６が溶断したり、或いは、発生したジュール熱によって電気細線６の電気抵抗が変化したり或いは形状が変化したりするので、その変化を評価することによって、静電気や電気的ストレスの発生または存在を検出することができる。
なお、静電気の影響か或いは電気的ストレスの影響かを区別することはできない。
【００１４】
因に、空気の熱伝導率は２．４×１０-2Ｗ／ｍ・Ｋであり、１Ｗ／ｍ・Ｋ程度のＳｉＯ2 等と比較して遥かに小さいことから、電気細線６に流れる電流により発生されるジュール熱が電気細線６以外に拡散することを抑えられるため、効率的な温度上昇が見込まれ、より高い検出感度を実現することができる。
【００１５】
この場合、電気細線６の少なくとも一部を、熱伝導率が０．５Ｗ／ｍ・Ｋ以下の支持部材７、より好適には絶縁物からなる支持部材７によって支持するようにしても良く、それによって、電気細線６の機械的強度を高めることができる。
【００１６】
この支持部材７は、電気細線６と基板１との間に設けられて電気細線６を支持するものでも、或いは、過大電流検出要素３の上表面側を完全に覆うように設けたものでも、さらには、過大電流検出要素３の底面側を覆うように設けたものでも良い。
【００１７】
或いは、少なくとも表面２が絶縁性の基板１上に、両端に電極パッド４，５を備えるとともに、電極パッド４，５間を接続する電気細線６からなる過大電流検出要素３を、熱伝導率が０．５Ｗ／ｍ・Ｋ以下の絶縁物を介して設けても良く、それによって、機械的強度が確保されるとともに、構造及び製造方法が簡素化される。
【００１８】
この場合の熱伝導率が０．５Ｗ／ｍ・Ｋ以下の絶縁物としては、エポキシ系樹脂（０．１９Ｗ／ｍ・Ｋ程度）或いはフェノール系樹脂（０．１〜０．３Ｗ／ｍ・Ｋ程度）が典型的なものである。
【００１９】
また、基板１の主要部を導電性部材から構成して、電極パッド４，５の内の一方を、基板１を構成する導電性部材と導通させる構成が最も典型的な形態であり、過大電流検出要素３の位置する場所に依存した過大電流を検出することができる。
なお、導通させない場合には、電気細線６に流れる電流により局所的な電荷のバランスを検出することが可能になる。
【００２０】
また、過大電流検出要素３を、同一基板上に複数個形成しても良く、この基板をイオンミリング装置等のプロセス装置内にモニタウェハとして搬入することによって、過大電流の発生分布等のプロセス起因の不良発生の原因の究明が容易になる。
【００２１】
この場合、複数の過大電流検出要素３の内の少なくとも一つの過大電流検出要素３における電極パッド４，５或いは電気細線６の形状或いは寸法のうちの少なくとも一部が、他の過大電流検出要素３における電極パッド４，５或いは電気細線６の形状或いは寸法と異なるように構成することが望ましく、それによって、溶断した電気細線６と溶断しなかった電気細線６の形状等を比較することで発生した静電気量や電気的ストレスを定量的に評価することができる。
【００２２】
また、磁気ディスクヘッドの製造工程に適用する場合には、少なくとも表面２が絶縁性の基板１を磁気ディスクヘッドを形成する基板１とし、過大電流検出要素３を磁気ディスクヘッドチップ部の近傍に配置すれば良く、それによって、実機の製造工程における静電気や電気的ストレスを検出することができる。
【００２３】
また、上述の構成の適用例としては、電気細線６の断面積が０．１μｍ2 以下の微細電流で溶断が発生する過大電流検出要素３が典型的なものであり、例えば、電気細線６の材料をアルミニウムにすることにより、数１０ｎｓ程度の短いパルス幅を持つ電流に対しても数１００ｍＡ以下のものを検出することができる。
なお、大電流によらなければ溶断が起こらないような場合には、下地の絶縁膜の熱伝導率はあまり問題にならない。
【００２４】
なお、後付けの公知例調査により、抵抗素子の発熱によって溶断が発生する温度ヒューズにおいては、基材として熱伝導率の小さなエポキシガラス等を用いて、半田固着工程における熱の流れを低減することにより抵抗素子と温度ヒューズを近接配置する提案（必要ならば、特開２００５−１２９３５２号公報参照）が発見された。
【００２５】
しかし、この場合には、低熱伝導率の部材を用いることによって熱の影響を低減するという上位概念的な観点でのみ一致するものの、この提案はヒューズ自体の発明に関するものであり、且つ、本発明のような電流ヒューズではなく、温度ヒューズあり、構成自体が全く異なっているとともに、使用目的においても大いに相違するものである。
【発明の効果】
【００２６】
本発明では、実際の磁気ディスクヘッド素子等の電子デバイスの製造時に起きている現象を捉えることにより、ウェハ工程において静電気や電気的ストレスに起因する素子の損傷を定量的に精度良く評価し、磁気ディスクヘッド素子を高歩留まりで生産するための指針を得ることができる。
【発明を実施するための最良の形態】
【００２７】
本発明は、少なくとも表面が絶縁性の基板、例えば、表面にＳｉＯ2 膜を形成したＳｉウェハ上に、両端に電極パッドを備えるとともに、電極パッド間を接続するＡｌ等からなる電気細線からなる過大電流検出部を、電気細線の少なくとも一部が基板の表面と空隙を介して対向するように設けて電気細線で発生するジュール熱の拡散を小さくして、電気細線の形状または電気抵抗の変化から静電気や電気的ストレスの発生または存在を検出するものである。
【００２８】
特に、過大電流検出要素を、同一基板上に複数個、特に、各過大電流検出要素を構成する電極パッドの形状／寸法或いは電気細線の形状／寸法が互いに異なるように形成してこの基板をイオンミリング装置等のプロセス装置内にモニタウェハとして搬入することによって、過大電流の発生分布を定量的に評価し、それによって、プロセス起因の不良発生の原因を究明する。
【実施例１】
【００２９】
ここで、図２を参照して、本発明の実施例１の過大電流検出素子を説明する。
図２参照  
まず、シリコン基板１１の表面に熱酸化によりＳｉＯ2 膜１２を形成したのち、レジストパターン（図示を省略）をマスクとしてフッ酸を用いてウェットエッチングすることによってコンタクトホール１３を形成する。
【００３０】
次いで、スパッタ法を用いて厚さが、例えば、１０ｎｍのＴｉ下地層１４及び厚さが、例えば、３００ｎｍのＡｕ膜１５を順次堆積させる。
【００３１】
次いで、レジストパターン（図示を省略）をマスクとして王水、フッ硝酸を用てＡｕ膜１５及びＴｉ下地層１４を順次ウェットエッチングすることによって例えば２００μｍ×３００μｍのサイズの一対の電極パッド１６，１７を形成する。
【００３２】
次いで、犠牲層となるレジスト１８を塗布し、加熱して硬化させたのち、電極パッド１６，１７の表面が露出するまで平坦研磨して電極パッド１６，１７の周囲をレジスト１８で埋め込む。
【００３３】
図３参照  
次いで、蒸着法を用いてヒューズ配線材料となるＡｌ膜１９、例えば、２０ｎｍの厚さに堆積させる。
【００３４】
次いで、レジストパターン２０をマスクとして塩素系ガスを用いたドライエッチングを施すことによってヒューズ配線２１を形成する。
なお、この場合のヒューズ配線２１は、例えば、２０μｍ×１５μｍの方形状の幅広部２２と５μｍ×１μｍの幅狭部２３とから構成される。
【００３５】
次いで、レジスト剥離剤を用いてレジストパターン２０及びレジスト１８を除去することによって、本発明の実施例１の過大電流検出素子の基本構成が完成する。
なお、以降は、必要に応じて裏面の導通処理やヒューズ配線の保護膜の形成を行う。
【００３６】
次に、この過大電流検出素子の動作を説明する。
この過大電流検出素子をプラズマ装置やイオンミリング装置等のプロセスチャンバー内に搬入すると、二つの電極パッド１６，１７にプロセス中に発生した帯電による電荷が流入する。
【００３７】
この時、シリコン基板１１と電気的に導通されている電極パッド１６に流入した電荷はコンタクトホール１３を介して基板に流れ込む。
一方、シリコン基板１１と電気的に絶縁されている電極パッド１７に流入した電荷はヒューズ配線２１を通して左側の電極パッド１６に流入し、さらにコンタクトホール１３を介してシリコン基板１１に流れ込む。
【００３８】
この時のヒューズ配線２１を流れる電流量に応じて、ヒューズ配線２１にジュール熱が発生してヒューズ配線２１の抵抗や形状が変化し、さらに、過大電流が流れた時にはヒューズ配線２１が溶断される。
このため、ヒューズ配線２１の抵抗変化や形状変化を調べることによって、過大電流の発生を検出することができる。
【００３９】
この時、ヒューズ配線２１の長さや幅、厚さ、材料などを調整することで、溶断に要する電流量が異なるので所望の感度に設定することが可能になる。
【００４０】
一方、左右の電極パッド１６，１７の形状や寸法、比を調整することで、同じく感度の調整が可能となる。
即ち、電極パッド１６，１７は、帯電した電荷を感知するアンテナの作用があるために、電極パッドのサイズを大きくすることによって感度が高くなる。
【００４１】
このように、本発明の実施例１においては、ヒューズ配線２１の主要部を熱伝導率が２．４×１０-2Ｗ／ｍ・Ｋの空隙２４を介してシリコン基板１１と対向しているので、ヒューズ配線２１で発生したジュール熱の拡散を効果的に抑制することができ、それによって、感度の高い検出が可能になる。
【００４２】
また、評価結果をプロセス条件に短期間でフィードバックすることができるため、歩留まりの向上、延いては、大幅なコスト削減が可能となる。
さらに、過大電流検出素子が表面に露出しているため、損傷が大きい場合は、静電気損傷による素子の変化を光学顕微鏡で観察することが可能であり、評価工数の削減、短縮が可能となる。
【実施例２】
【００４３】
次に、図４を参照して、本発明の実施例２の過大電流検出素子を説明するが基本的製造工程は上記の実施例１と同様であるので、最終的な素子構造のみを図示する。
図４参照  
図４の上図は本発明の実施例２の過大電流検出素子の概略的断面図であり、また、下図はその平面図である。
まず、シリコン基板１１の表面に熱酸化によりＳｉＯ2 膜１２を形成したのち、レジストパターン（図示を省略）をマスクとしてフッ酸を用いてウェットエッチングすることによってコンタクトホール１３を形成する。
【００４４】
次いで、スパッタ法を用いて厚さが、例えば、１０ｎｍのＴｉ下地層１４及び厚さが、例えば、３００ｎｍのＡｕ膜１５を順次堆積させたのち、レジストパターン（図示を省略）をマスクとして王水、フッ硝酸を用いてＡｕ膜１５及びＴｉ下地層１４を順次ウェットエッチングすることによって例えば２００μｍ×３００μｍのサイズの一対の電極パッド１６，１７を形成する。
【００４５】
次いで、エポキシ樹脂系レジストを塗布したのち、露光・現像することによってエポキシ支持部材２５を例えば、１μｍ×３μｍのサイズに形成したのち、犠牲層となるレジスト（図示を省略）を塗布し、加熱して硬化させたのち、電極パッド１６，１７の表面が露出するまで平坦研磨して電極パッド１６，１７の周囲をレジストで埋め込むとともに、エポキシ支持部材２５の突出部を研磨除去する。
【００４６】
次いで、蒸着法を用いてヒューズ配線材料となるＡｌ膜を例えば、２０ｎｍの厚さに堆積させたのち、レジストパターン（図示を省略）をマスクとして塩素系ガスを用いたドライエッチングを施すことによってヒューズ配線２１を形成する。
【００４７】
次いで、レジスト剥離剤を用いてレジストパターン及び電極パッド１６，１７の周囲を埋め込むレジストを除去することによって、本発明の実施例２の過大電流検出素子の基本構成が完成する。
なお、以降は、必要に応じて裏面の導通処理やヒューズ配線の保護膜の形成を行う。
【００４８】
このように、本発明の実施例２においては、ヒューズ配線２１の中央部を熱伝導率が０．１９Ｗ／ｍ・Ｋ程度のエポキシ樹脂系レジストからなるエポキシ支持部材２５で支持しているので、ヒューズ配線２１の機械的強度を高めることができる。
【００４９】
また、ヒューズ配線２１の他部は、実施例１と同様に熱伝導率が２．４×１０-2Ｗ／ｍ・Ｋの空隙２４を介してシリコン基板１１と対向しているので、ヒューズ配線２１で発生したジュール熱の拡散を効果的に抑制することができ、それによって、感度の高い検出が可能になる。
【実施例３】
【００５０】
次に、図５を参照して、本発明の実施例３の過大電流検出素子を説明するが基本的製造工程は上記の実施例１と同様であるので、最終的な素子構造のみを図示する。
図５参照  
図５の上図は本発明の実施例３の過大電流検出素子の概略的断面図であり、また、下図はその平面図である。
まず、シリコン基板１１の表面に熱酸化によりＳｉＯ2 膜１２を形成したのち、レジストパターン（図示を省略）をマスクとしてフッ酸を用いてウェットエッチングすることによってコンタクトホール１３を形成する。
【００５１】
次いで、スパッタ法を用いて厚さが、例えば、１０ｎｍのＴｉ下地層１４及び厚さが、例えば、３００ｎｍのＡｕ膜１５を順次堆積させたのち、レジストパターン（図示を省略）をマスクとして王水、フッ硝酸を用いてＡｕ膜１５及びＴｉ下地層１４を順次ウェットエッチングすることによって例えば２００μｍ×３００μｍのサイズの一対の電極パッド１６，１７を形成する。
【００５２】
次いで、犠牲層となるレジスト（図示を省略）を塗布し、加熱して硬化させたのち、電極パッド１６，１７の表面が露出するまで平坦研磨して電極パッド１６，１７の周囲をレジストで埋め込み、次いで、エポキシ樹脂系レジストを１μｍの厚さに塗布したのち、露光・現像することによって電極パッド１６，１７間を架橋するエポキシ支持部材２６を例えば、３μｍの幅に形成する。
【００５３】
次いで、蒸着法を用いてヒューズ配線材料となるＡｌ膜を例えば、２０ｎｍの厚さに堆積させたのち、レジストパターン（図示を省略）をマスクとして塩素系ガスを用いたドライエッチングを施すことによってヒューズ配線２１を形成する。                      
【００５４】
次いで、レジスト剥離剤を用いてレジストパターン及び電極パッド１６，１７の周囲を埋め込むレジストを除去することによって、本発明の実施例３の過大電流検出素子の基本構成が完成する。
なお、以降は、必要に応じて裏面の導通処理やヒューズ配線の保護膜の形成を行う。
【００５５】
このように、本発明の実施例３においては、ヒューズ配線２１の幅狭部２３を熱伝導率が０．１９Ｗ／ｍ・Ｋ程度のエポキシ樹脂系レジストからなるエポキシ支持部材２６で架橋するように支持しているので、ヒューズ配線２１の機械的強度を高めることができる。
【００５６】
また、エポキシ支持部材２６は薄いので充分な熱容量を有しておらず、且つ、熱伝導率が２．４×１０-2Ｗ／ｍ・Ｋの空隙２４を介してシリコン基板１１と対向しているので、ヒューズ配線２１で発生したジュール熱がエポキシ支持部材２６が多少伝達されても、それ以降の熱の拡散を効果的に抑制することができ、それによって、感度の高い検出が可能になる。
【実施例４】
【００５７】
次に、図６を参照して、本発明の実施例４の過大電流検出素子を説明するが基本的製造工程は上記の実施例１と同様であるので、最終的な素子構造のみを図示する。
図６参照  
図６の上図は本発明の実施例４の過大電流検出素子の概略的断面図であり、また、下図はその平面図である。
まず、シリコン基板１１の表面に熱酸化によりＳｉＯ2 膜１２を形成したのち、レジストパターン（図示を省略）をマスクとしてフッ酸を用いてウェットエッチングすることによってコンタクトホール１３を形成する。
【００５８】
次いで、スパッタ法を用いて厚さが、例えば、１０ｎｍのＴｉ下地層１４及び厚さが、例えば、３００ｎｍのＡｕ膜１５を順次堆積させたのち、レジストパターン（図示を省略）をマスクとして王水、フッ硝酸を用いてＡｕ膜１５及びＴｉ下地層１４を順次ウェットエッチングすることによって例えば２００μｍ×３００μｍのサイズの一対の電極パッド１６，１７を形成する。
【００５９】
次いで、犠牲層となるレジスト（図示を省略）を塗布し、加熱して硬化させたのち、電極パッド１６，１７の表面が露出するまで平坦研磨して電極パッド１６，１７の周囲をレジストで埋め込む。
【００６０】
次いで、ハードマスクを用いたマスク蒸着法を用いてヒューズ配線材料となるＡｌ膜を例えば、２０ｎｍの厚さに堆積させてヒューズ配線２１を形成する。
【００６１】
次いで、エポキシ樹脂系レジストを１μｍの厚さに塗布したのち、露光・現像することによって、ヒューズ配線２１の上表面を完全に覆う形状のエポキシ支持部材２７を形成する。
【００６２】
次いで、レジスト剥離剤を用いて電極パッド１６，１７の周囲を埋め込むレジストを除去することによって、本発明の実施例４の過大電流検出素子の基本構成が完成する。
なお、以降は、必要に応じて裏面の導通処理やヒューズ配線の保護膜の形成を行う。
【００６３】
このように、本発明の実施例４においては、ヒューズ配線２１を熱伝導率が０．１９Ｗ／ｍ・Ｋ程度のエポキシ樹脂系レジストからなるエポキシ支持部材２７で上から覆って、被さるように支持しているので、ヒューズ配線２１の機械的強度を高めることができるとともに、ヒューズ配線２１の保護膜としても機能する。
【００６４】
また、エポキシ支持部材２７は薄いので充分な熱容量を有しておらず、且つ、ヒューズ配線２１の下面側は熱伝導率が２．４×１０-2Ｗ／ｍ・Ｋの空隙２４を介してシリコン基板１１と対向しているのでジュール熱の熱の拡散を効果的に抑制することができ、それによって、感度の高い検出が可能になる。
【実施例５】
【００６５】
次に、図７を参照して、本発明の実施例５の過大電流検出素子を説明するが基本的構成は上記の実施例１と同様であり、コンタクトホールを設けずに両方の電極パッドを基板に対してオープンにしたものであるので、最終的な素子構造のみを図示し、製造工程の説明も省略する。
図７参照  
図７の上図は本発明の実施例５の過大電流検出素子の概略的断面図であり、また、下図はその平面図であり、図に示すように両方の電極パッド１６，１７とも、シリコン基板１１に対して絶縁された状態となっている。
【００６６】
次に、この実施例５の過大電流検出素子の動作を説明する。
この過大電流検出素子をプラズマ装置やイオンミリング装置等のプロセスチャンバー内に搬入すると、二つの電極パッド１６，１７にプロセス中に発生した帯電による電荷が流入する。
【００６７】
この時、シリコン基板１１と電気的に絶縁されている電極パッド１６及び電極パッド１７に流入した電荷はシリコン基板１１に流れ込めないので、電極パッド１６及び電極パッド１７の電荷が等しくなる方向に電流が流れる。
【００６８】
この時のヒューズ配線２１を流れる電流量に応じて、ヒューズ配線２１にジュール熱が発生してヒューズ配線２１の抵抗や形状が変化し、さらに、過大電流が流れた時にはヒューズ配線２１が溶断されるため、ヒューズ配線２１の抵抗変化や形状変化を調べることによって、局所的な電荷のバランスを検出することが可能になる。
【００６９】
なお、本発明の実施例５においても、実施例１と同様に、ヒューズ配線２１は熱伝導率が２．４×１０-2Ｗ／ｍ・Ｋの空隙２４を介してシリコン基板１１と対向しているのでジュール熱の熱の拡散を効果的に抑制することができ、それによって、高感度で局所的な電荷のバランスを検出することが可能になる。
【実施例６】
【００７０】
次に、図８及び図９を参照して、本発明の実施例６の過大電流検出素子を説明する。
図８参照  
まず、シリコン基板１１の表面に熱酸化によりＳｉＯ2 膜１２を形成したのち、レジストパターン（図示を省略）をマスクとしてフッ酸を用いてウェットエッチングすることによってコンタクトホール１３を形成する。
【００７１】
次いで、スパッタ法を用いて厚さが、例えば、１０ｎｍのＴｉ下地層１４及び厚さが、例えば、３００ｎｍのＡｕ膜１５を順次堆積させる。
【００７２】
次いで、レジストパターン（図示を省略）をマスクとして王水、フッ硝酸を用いてＡｕ膜１５及びＴｉ下地層１４を順次ウェットエッチングして例えば２００μｍ×３００μｍのサイズの一対の電極パッド１６，１７を形成する。
【００７３】
次いで、熱硬化性エポキシ樹脂を塗布し、加熱して硬化させたのち、電極パッド１６，１７の表面が露出するまで平坦研磨して電極パッド１６，１７の周囲をエポキシ樹脂層２８で埋め込む。
【００７４】
図９参照  
次いで、蒸着法を用いてヒューズ配線材料となるＡｌ膜１９、例えば、２０ｎｍの厚さに堆積させる。
【００７５】
次いで、レジストパターン２０をマスクとして塩素系ガスを用いたドライエッチングを施すことによってヒューズ配線２１を形成することによって、本発明の実施例６の過大電流検出素子の基本構成が完成する。
【００７６】
なお、この場合のヒューズ配線２１も、例えば、２０μｍ×１５μｍの方形状の幅広部２２と５μｍ×１μｍの幅狭部２３とから構成される。
なお、以降は、必要に応じて裏面の導通処理やヒューズ配線の保護膜の形成を行う。
【００７７】
この実施例６においては、ヒューズ配線２１をエポキシ樹脂層２８で強固に支持しているので機械的強度が大幅に改善されるとともに、エポキシ樹脂の熱伝導率は０．１９Ｗ／ｍ・Ｋ程度であるので、従来のＳｉＯ2 で支持する場合と比較して熱の拡散を抑制することができる。
【実施例７】
【００７８】
次に、図１０を参照して本発明の実施例７の過大電流検出素子アレイを説明するが、各過大電流検出素子の構造及び製造工程は上記の実施例１の過大電流検出素子の全く同様であるので、最終構造を示す平面図のみを示す。
【００７９】
図１０参照  
図１０は、本発明の実施例７の過大電流検出素子アレイの概略的平面図であり、ここでは、同一基板上に３×３のマトリクス状に配列した場合を示している。
各行に含まれる過大電流素子（３０ａ，３０ｂ，３０ｃ），（３０ｄ，３０ｅ，３０ｆ），（３０ｇ，３０ｈ，３０ｉ）は、電極パッド形状は同一であるが、ヒューズ配線２１の幅狭部２３の幅がそれぞれ、２μｍ、１μｍ、０．５μｍと変えてあり、それによって、検出感度を調節している。
なお、幅狭部２３の長さは５μｍであり、また、断面積はそれぞれ０．０４μｍ2 （＝２μｍ×２０ｎｍ）、０．０２μｍ2 （＝１μｍ×２０ｎｍ）、０．０１μｍ2 （＝０．５μｍ×２０ｎｍ）となる。
【００８０】
一方、各列に含まれる過大電流素子（３０a ，３０ｄ，３０ｇ），（３０ｂ，３０ｅ，３０ｈ），（３０ｄ，３０ｆ，３０ｉ）は、ヒューズ配線の形状は同一であるが、電極パッド１７の寸法、いわゆるアンテナ比をそれぞれ１：４、１：２、１：１に変えて、検出感度を調節してある。
具体的には、電極パッド１７の長さをそれぞれ８００μｍ、４００μｍ、２００μｍにしている。
【００８１】
この本発明の実施例７においては、複数（ここでは９個）の異なった特性を有する過大電流検出素子を同一基板上に設けているので、静電気の量等を定量的に評価することが可能になる。
なお、他の特性は上記の実施例１と全く同様である。
【実施例８】
【００８２】
次に、図１１を参照して本発明の実施例８の過大電流検出素子アレイウェハを説明するが、この実施例８は上記の実施例７の過大電流検出素子アレイを同一ウェハ上に複数個配列したものであり、基本的構造及び製造工程は上記の実施例７の過大電流検出素子アレイと全く同様であるので、最終構造を示す平面図のみを示す。
【００８３】
図１１参照  
図１１は、本発明の実施例８の過大電流検出素子アレイウェハの概略的平面図であり、ここでは、同一ウェハ２９に過大電流検出素子アレイ３０を３５個配列した場合を示している。
【００８４】
この過大電流検出素子アレイウェハをプラズマ装置やイオンミリング装置等のプロセスチャンバー内に搬入して、各過大電流検出素子アレイを構成する各過大電流検出素子に流れる電流を検出することによって、ウェハ２９における過大電流の分布を定量的に評価することが可能となる。
【実施例９】
【００８５】
次に、図１２を参照して本発明の実施例９の過大電流検出素子を説明するが、この実施例９においては、上記の実施例７に示した過大電流検出素子アレイを磁気ディスクヘッドが並ぶローバー内に組み込んだものであり、ここでは平面図のみを示す。
【００８６】
図１２参照  
図１２は、本発明の実施例９の過大電流検出素子アレイを示す概略的平面図であり、Ａｌ2 Ｏ3 −ＴｉＣウェハ３１に複数の磁気ディスクヘッド３２を形成するとともに、一列の磁気ディスクヘッド３２からなるローバー３３の両端に過大電流検出素子アレイ３４を配置したものである。
【００８７】
この過大電流検出素子アレイ３４においては、実施例１の過大電流検出素子におけるシリコン基板がＡｌ2 Ｏ3 −ＴｉＣ基板に代わり、また、Ａｌ2 Ｏ3 −ＴｉＣ基板上にＧＮＤとなるＣｕ層を介してＳｉＯ2 膜のかわりにＡｌ2 Ｏ3 膜を設けたものであり、それ以降の電極パッド及びヒューズ配線の構造等の基本的な素子構造は上記の実施例１の過大電流検出素子と同様である。
【００８８】
なお、この場合のヒューズ配線は、静電気によりダメージを受けやすい磁気抵抗素子形成の直前に形成し、それ以降の工程における磁気抵抗素子における障害の発生を検出するために用いることが望ましい。
【００８９】
この実施例９においては、実機の磁気ディスクヘッドが並ぶローバー内に過大電流検出素子アレイを組み込んでいるので、磁気ディスクヘッド素子がプロセス中に受ける静電気や電気的ストレスをリアルタイムで評価することが可能となる。
【００９０】
また、過大電流検出素子アレイは平面素子として構成できるため製造が容易であるとともに、磁気ディスクヘッド素子製造プロセスとの互換性があることから、磁気ディスクヘッドのウェハ内に帯電評価素子を作りこむことが可能となり、それによって、磁気ディスクヘッド素子の製造時に直接的に静電気損傷を評価することが可能となる。
【００９１】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、各実施例に示した電極パッドの形状、材料、或いは、ヒューズ配線の形状、材料は一例であり、測定しようとする電流量及び測定環境に応じて適宜変更されるものである。
【００９２】
また、上記の実施例２等においては、ヒューズ配線を支持する部材をエポキシ系樹脂で構成しているが、エポキシ系樹脂に限られるものではなく、エポキシ系樹脂と同様に熱電導率が０．１〜０．３Ｗ／ｍ・Ｋのフェノール樹脂等の他の低熱伝導率材料、特に、０．５Ｗ／ｍ・Ｋ以下の低熱伝導率材料を用いても良いものである。
【００９３】
上記の実施例５以外の実施例においては、一方の電極パッドを基板に対して短絡させているが、実施例５と同様に両方の電極パッドを基板から電気的に絶縁しても良いものである。
【００９４】
また、上記の実施例１乃至実施例８においては、基板として製造プロセスが確立しているシリコン基板を用いているが、シリコン基板に限られるものではなくＧａＡｓ等の他の半導体基板を用いても良く、さらには、Ａｌ基板等の金属基板を用いても良いものである。
【００９５】
さらには、基板としては、サファイア基板や耐熱性ガラス基板等の絶縁基板を用いても良いものであり、特に、実施例５の構成の場合にはピンホール等を介したリーク電流が流れないので有効となる。
【００９６】
なお、このような絶縁基板を用いて実施例１等の構成を実現するためには、実施例９と同様に、絶縁基板上にＧＮＤとなるＣｕやＡｌからなる導電層を設け、その上にＳｉＯ2 やＡｌ2 Ｏ3 等の絶縁膜を設ければ良い。
【００９７】
また、上記の実施例７乃至実施例９においては、実施例１の素子構造を前提にして説明しているが、実施例２乃至実施例６に示した素子構造を用いても良いものである。
【００９８】
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  少なくとも表面２が絶縁性の基板１上に、両端に電極パッド４，５を備えるとともに、前記電極パッド４，５間を接続する電気細線６からなる過大電流検出要素３を、前記電気細線６の少なくとも一部が前記基板１の表面２と空隙８を介して対向するように設け、前記電気細線６の形状または電気抵抗の変化から静電気や電気的ストレスの発生または存在を検出することを特徴とする過大電流検出素子。
（付記２）  上記電気細線６の少なくとも一部が、熱伝導率が０．５Ｗ／ｍ・Ｋ以下の支持部材７によって支持されていることを特徴とする付記１記載の過大電流検出素子。
（付記３）  上記支持部材７が、上記電気細線６と基板１との間に設けられて前記電気細線６を支持していることを特徴とする付記２記載の過大電流検出素子。
（付記４）  上記支持部材７が、上記過大電流検出要素３の上表面側を完全に覆うように設けられていることを特徴とする付記２記載の過大電流検出素子。
（付記５）  上記支持部材７が、上記過大電流検出要素３の底面側を覆うように設けられるとともに、前記支持部材７が上記基板１の表面２と空隙８を介して対向するように設けられていることを特徴とする付記２記載の過大電流検出素子。
（付記６）  少なくとも表面２が絶縁性の基板１上に、両端に電極パッド４，５を備えるとともに、前記電極パッド４，５間を接続する電気細線６からなる過大電流検出要素３を、熱伝導率が０．５Ｗ／ｍ・Ｋ以下の絶縁物を介して設け、前記電気細線６の形状または電気抵抗の変化から静電気や電気的ストレスの発生または存在を検出することを特徴とする過大電流検出素子。
（付記７）  上記基板１の主要部が導電性部材から構成されるとともに、上記電極パッド４，５の内の一方を、前記基板１を構成する導電性部材と導通させることを特徴とする付記１乃至６のいずれか１に記載の過大電流検出素子。
（付記８）  上記熱伝導率が０．５Ｗ／ｍ・Ｋ以下の絶縁物が、エポキシ系樹脂或いはフェノール系樹脂のいずれかであることを特徴とする付記１乃至７のいずれか１に記載の過大電流検出素子。
（付記９）  上記過大電流検出要素３を、同一基板１上に複数個形成したことを特徴とする付記１乃至８のいずれか１に記載の過大電流検出素子。
（付記１０）  上記複数の過大電流検出要素３の内の少なくとも一つの過大電流検出要素３における電極パッド４，５或いは電気細線６の形状或いは寸法のうちの少なくとも一部が、他の過大電流検出要素３における電極パッド４，５或いは電気細線６の形状或いは寸法と異なっていることを特徴とする付記９記載の過大電流検出素子。
（付記１１）  上記少なくとも表面２が絶縁性の基板１が、磁気ディスクヘッドを形成する基板１であり、上記過大電流検出要素３が磁気ディスクヘッドチップ部の近傍に配置されていることを特徴とする付記１乃至１０のいずれか１に記載の過大電流検出素子。
（付記１２）  上記電気細線６の断面積が、０．１μｍ2 以下であることを特徴とする付記１乃至１１のいずれか１に記載の過大電流検出素子。
【産業上の利用可能性】
【００９９】
本発明の活用例としては、磁気ディスクヘッドの製造工程における過大電流の検出が典型的なものであるが、磁気ディスクヘッドの製造工程に限られるものではなく、半導体装置、強誘電体デバイス、或いは、超伝導デバイスの製造工程における過大電流の検出にも適用されるものである。
【図面の簡単な説明】
【０１００】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１の過大電流検出素子の途中までの製造工程の説明図である。
【図３】本発明の実施例１の過大電流検出素子の図２以降の製造工程の説明図である。
【図４】本発明の実施例２の過大電流検出素子の構造説明図である。
【図５】本発明の実施例３の過大電流検出素子の構造説明図である。
【図６】本発明の実施例４の過大電流検出素子の構造説明図である。
【図７】本発明の実施例５の過大電流検出素子の構造説明図である。
【図８】本発明の実施例６の過大電流検出素子の途中までの製造工程の説明図である。
【図９】本発明の実施例６の過大電流検出素子の図８以降の製造工程の説明図である。
【図１０】本発明の実施例７の過大電流検出素子アレイの概略的平面図である。
【図１１】本発明の実施例８の過大電流検出素子アレイウェハの概略的平面図である。
【図１２】本発明の実施例９の過大電流検出素子アレイを示す概略的平面図である。
【符号の説明】
【０１０１】
１  基板
２  表面
３  過大電流検出部
４  電極パッド
５  電極パッド
６  電気細線
７  支持部材
８  空隙
１１  シリコン基板
１２  ＳｉＯ2 膜
１３  コンタクトホール
１４  Ｔｉ下地層
１５  Ａｕ膜
１６  電極パッド
１７  電極パッド
１８  レジスト
１９  Ａｌ膜
２０  レジストパターン
２１  ヒューズ配線
２２  幅広部
２３  幅狭部
２４  空隙
２５  エポキシ支持部材
２６  エポキシ支持部材
２７  エポキシ支持部材
２８  エポキシ樹脂層
２９  ウェハ
３０  過大電流検出素子アレイ
３０ａ〜３０ｉ  過大電流検出素子
３１  Ａｌ2 Ｏ3 −ＴｉＣウェハ
３２  磁気ディスクヘッド
３３  ローバー
３４  過大電流検出素子アレイ
【図１】
2007232615.tif 000003
【図２】
2007232615.tif 000004
【図３】
2007232615.tif 000005
【図４】
2007232615.tif 000006
【図５】
2007232615.tif 000007
【図６】
2007232615.tif 000008
【図７】
2007232615.tif 000009
【図８】
2007232615.tif 000010
【図９】
2007232615.tif 000011
【図１０】
2007232615.tif 000012
【図１１】
2007232615.tif 000013
【図１２】
2007232615.tif 000014