(57)【要約】【課題】貫通孔形成時にノッチの生成を抑えた、電子部品の製造方法を提供すること。【解決手段】本発明の電子部品の製造方法は、半導体基板の一主面上の一部に導電性のノッチ防止層を形成する第一工程と、前記半導体基板及び前記ノッチ防止層を覆うように第一絶縁樹脂層を形成する第二工程と、前記第一絶縁樹脂層上であって、前記ノッチ防止層に対応する位置に電極層を形成する第三工程と、前記半導体基板の他主面側から前記電極層が露呈するとともに、前記ノッチ防止層の一部が内周面の一部を構成し、周回するように残されてなる貫通孔を形成する第四工程と、前記貫通孔の内壁面に第二絶縁樹脂層を形成する第五工程と、前記貫通孔内に前記第二絶縁樹脂層を覆うように導電体を形成し、該導電体を前記電極と電気的に接続する第六工程と、を少なくとも順に備えることを特徴とする。【選択図】図１
2007281289.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一主面上の一部に設けられた導電性のノッチ防止層と、
前記半導体基板及び前記ノッチ防止層を覆うように設けられた第一絶縁樹脂層と、
前記第一絶縁樹脂層上であって、前記ノッチ防止層に対応する位置に設けられた電極層と、
前記半導体基板の他主面側から前記電極層が露呈するように設けられ、かつ、前記ノッチ防止層の一部が内周面の一部を構成し、周回するように残された貫通孔と、
前記貫通孔の内壁面に設けられた第二絶縁樹脂層と、
前記貫通孔内に前記第二絶縁樹脂層を覆うように設けられ、前記電極と電気的に接続された導電体と、を少なくとも備えることを特徴とする電子部品。
【請求項２】
前記ノッチ防止層は、金属または半導体材料から構成されることを特徴とする請求項１に記載の電子部品。
【請求項３】
前記ノッチ防止層は、Ａｌ，Ｔｉ，ＴｉＮ，Ｃｒ，Ａｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ，ＴｉＷから選ばれるいずれか一種または複数種からなることを特徴とする請求項２に記載の電子部品。
【請求項４】
前記半導体基板には、機能素子が形成されており、該機能素子と前記電極層とは電気的に接続されていることを特徴とする請求項１に記載の電子部品。
【請求項５】
半導体基板の一主面上の一部に導電性のノッチ防止層を形成する第一工程と、
前記半導体基板及び前記ノッチ防止層を覆うように第一絶縁樹脂層を形成する第二工程と、
前記第一絶縁樹脂層上であって、前記ノッチ防止層に対応する位置に電極層を形成する第三工程と、
前記半導体基板の他主面側から前記電極層が露呈するとともに、前記ノッチ防止層の一部が内周面の一部を構成し、周回するように残されてなる貫通孔を形成する第四工程と、
前記貫通孔の内壁面に第二絶縁樹脂層を形成する第五工程と、
前記貫通孔内に前記第二絶縁樹脂層を覆うように導電体を形成し、該導電体を前記電極と電気的に接続する第六工程と、
を少なくとも順に備えることを特徴とする電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は貫通電極を備えた電子部品及びその製造方法に関する。詳細には、貫通孔形成時のノッチの生成を抑えた電子部品及びその製造方法に関する。
【背景技術】
【０００２】
これまでイメージセンサーなどの光学素子のパッケージに使用されていたワイヤーボンディングに代わり、最近、素子との接続に貫通電極を用いたウエハーレベルパッケージが提案されてきている。画像素子等のデバイス形成済みのＳｉ基板へ貫通電極を形成するために、Ｓｉ基板に対し孔がデバイス形成面の電極パッドまで形成される。Ｓｉ基板に孔を形成する一般的な手法として、ドライエッチングが行われている。
【０００３】
図５に示すように、基板をＳｉ、絶縁層をＳｉＯ２  とし、Ｓｉエッチングを、ＳＦ６  などを中心としたガスを用いてプラズマエッチングを行うとすると、絶縁層のエッチングレートが基板のエッチングレートよりも非常に遅いため、Ｓｉエッチングがストップする。（以降、エッチングがストップすることをエッチングストップという。さらに、このときの絶縁層をエッチングストップ層と呼ぶ。）
【０００４】
しかしながら、絶縁層でエッチングストップする場合には、Ｓｉエッチングがストップ層に達したときに、孔先端でサイドエッチングが起こり、本来の形状よりも径が広がってしまう問題点がある（このサイドエッチングが広がった部分を以下、ノッチと記す）。このノッチ部分には、絶縁層や配線層がうまく形成できないために、貫通電極の絶縁不良や接触不良などの問題が生じる。
【０００５】
このようなノッチを作らない従来技術として、特許文献１がある。この方法では、エッチングストップ層に導電層とその下に電極を設けることにより、エッチング時のエッチングストップ層にチャージが溜まるのを防いでいる。
また、基本的には、下部に設けられた電極とエッチングストップ側の導電層と接していなくても、エッチングストップ層に導電層を設けるだけでノッチ生成を抑制できることがわかっている。
【０００６】
他のノッチ対策の方法としては、エッチングストップに絶縁層を使用したエッチングを行う場合に使用するエッチング装置側に、ノッチ生成を抑えるような機能を備えたものが存在している。原理としては、サンプル基板を設置する電極と反対側に、低周波電源を設け、絶縁層に溜まったチャージを孔の開口部側へリリースし、ノッチの生成を抑えている。
【０００７】
以上、ノッチの生成を抑える方法としては、サンプル側にチャージの抑制層を入れること、装置側にノッチを抑制する機能を備えるという２つがある。
【０００８】
特許文献１に記載の方法では、エッチングストップ層に導電層を使うことは、ノッチ生成に非常に良いと考えられるが、デバイス形成済み基板に対しウエハーレベルで貫通電極を形成するような場合には、この導電層側はデバイスなどが形成される面であるため、孔形成後に、この面の導電層を剥離し、絶縁層形成などの工程を行うことは不可能である。
【０００９】
また、基本的には、デバイス形成側の面は、デバイス保護のためにカバー等が形成されるため、できる工程が制限される。したがって、この側に導電層を形成し、孔形成、その後導電層剥離、絶縁層を再形成することはできない。
【特許文献１】特開２００４−１５２９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、このような従来の実情に鑑みて考案されたものであり、絶縁不良や接触不良などがなく、貫通電極の信頼性を向上させた電子部品を提供することを第一の目的とする。また、本発明は、貫通孔形成時にノッチの生成を抑えた、電子部品の製造方法を提供することを第二の目的とする。
【課題を解決するための手段】
【００１１】
本発明の請求項１に記載の電子部品は、半導体基板の一主面上の一部に設けられた導電性のノッチ防止層と、前記半導体基板及び前記ノッチ防止層を覆うように設けられた第一絶縁樹脂層と、前記第一絶縁樹脂層上であって、前記ノッチ防止層に対応する位置に設けられた電極層と、前記半導体基板の他主面側から前記電極層が露呈するように設けられ、かつ、前記ノッチ防止層の一部が内周面の一部を構成し、周回するように残された貫通孔と、前記貫通孔の内壁面に設けられた第二絶縁樹脂層と、前記貫通孔内に前記第二絶縁樹脂層を覆うように設けられ、前記電極と電気的に接続された導電体と、を少なくとも備えることを特徴とする。
本発明の請求項２に記載の電信部品は、請求項１において、前記ノッチ防止層は、金属または半導体材料から構成されることを特徴とする。
本発明の請求項３に記載の電子部品は、請求項２において、前記ノッチ防止層は、Ａｌ，Ｔｉ，ＴｉＮ，Ｃｒ，Ａｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ，ＴｉＷから選ばれるいずれか一種または複数種からなることを特徴とする。
本発明の請求項４に記載の電子部品は、請求項１において、前記半導体基板には、機能素子が形成されており、該機能素子と前記電極層とは電気的に接続されていることを特徴とする。
本発明の請求項５に記載の電子部品の製造方法は、半導体基板の一主面上の一部に導電性のノッチ防止層を形成する第一工程と、前記半導体基板及び前記ノッチ防止層を覆うように第一絶縁樹脂層を形成する第二工程と、前記第一絶縁樹脂層上であって、前記ノッチ防止層に対応する位置に電極層を形成する第三工程と、前記半導体基板の他主面側から前記電極層が露呈するとともに、前記ノッチ防止層の一部が内周面の一部を構成し、周回するように残されてなる貫通孔を形成する第四工程と、前記貫通孔の内壁面に第二絶縁樹脂層を形成する第五工程と、前記貫通孔内に前記第二絶縁樹脂層を覆うように導電体を形成し、該導電体を前記電極と電気的に接続する第六工程と、を少なくとも順に備えることを特徴とする。
【発明の効果】
【００１２】
本発明では、エッチングにより孔を形成する際のエッチングストップ層となる絶縁層の上部または同じ面に、自由電子を豊富に持っているような導電性層（ノッチ防止層）を設けることにより、プラスの電荷を持つイオン種のチャージを電気的に中和し、チャージを溜まらないようにすることで、孔形成時にノッチの生成を抑えた、電子部品の製造方法を提供することができる。
【００１３】
また、本発明では、ノッチの生成が抑えられ、絶縁不良や接触不良などがなく、貫通電極の信頼性を向上させた電子部品を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る電子部品の一実施形態を図面に基づいて説明する。
【００１５】
図１は、本発明の電子部品の一例を示す断面図である。
この電子部品１は、半導体基板２と、半導体基板２の一主面上に設けられた第一絶縁層３と、第一絶縁層３上の一部に設けられた導電性のノッチ防止層４と、第一絶縁層３及びノッチ防止層４を覆うように設けられた第二絶縁層５（第一絶縁樹脂層）と、第二絶縁層５上であって、ノッチ防止層４に対応する位置に設けられた電極層６と、電極層６を覆うように、第二絶縁層５上の全面にわたって貼り付けられた保護カバー７と、半導体基板２の他主面上に設けられた第三絶縁層８と、半導体基板２の他主面側から前記電極層６が露呈するように設けられた貫通孔９と、貫通孔９の内壁面に設けられた第四絶縁層１０（第二絶縁樹脂層）と、前記貫通孔９内に前記第四絶縁層１０を覆うように設けられ、前記電極層６と電気的に接続された導電体１１と、を備える。
【００１６】
上記半導体基板２の一方の表面から他方の表面に向かう貫通孔９が形成され、この貫通孔９に導電体１１が形成されることより貫通電極が形成されている。貫通孔９においては、ノッチ防止層４の一部が内周面の一部を構成し、周回するように残されている。
【００１７】
本発明の電子部品１は、後述するような方法により製造されることで、貫通孔９の形成時にノッチの生成が抑制されるため、貫通孔９の内壁面に第四絶縁層１０を形成する際に有利になり、貫通電極の絶縁性能が向上する。また貫通孔９内に導電体１１を形成する際にも有利になるために、断線不良や絶縁不良による高抵抗不良などが改善される。その結果、貫通電極の信頼性に優れたものとなる。
【００１８】
そして、本発明の電子部品１の製造方法は、半導体基板の一主面上の一部に導電性のノッチ防止層４を形成する第一工程と、前記半導体基板２及び前記ノッチ防止層４を覆うように第二絶縁層５（第一絶縁樹脂層）を形成する第二工程と、前記第二絶縁層５上であって、前記ノッチ防止層４に対応する位置に電極層６を形成する第三工程と、前記半導体基板２の他主面側から前記電極層６が露呈するとともに、前記ノッチ防止層４の一部が内周面の一部を構成し、周回するように残されてなる貫通孔９を形成する第四工程と、前記貫通孔９の内壁面に第三絶縁層８（第二絶縁樹脂層）を形成する第五工程と、前記貫通孔９内に前記第三絶縁層８を覆うように導電体１１を形成し、該導電体１１を前記電極と電気的に接続する第六工程と、を少なくとも順に備えることを特徴とする。
【００１９】
本発明では、エッチングにより貫通孔９を形成する際のエッチングストップ層となる絶縁層（第二絶縁層５）の上部または同じ面に、自由電子を豊富に持っているような導電性層（ノッチ防止層４）を設けている。これにより、プラスの電荷を持つイオン種のチャージを電気的に中和し、チャージを溜まらないようにすることができる。その結果、エッチングの際のサイドエッチを抑制し、貫通孔９の底部側へのノッチの生成を抑えることができる。
【００２０】
本発明の電子部品１の製造方法について、図２〜図３を用いて説明する。
まず、図２（ａ）に示すように、半導体基板２を用意し、その一主面（下面）に第一絶縁層３を形成する。
半導体基板２は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板２が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、機能素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
【００２１】
この第一絶縁層３としては、例えば、酸化シリコン（ＳｉＯ２  ）を用いることができる。基材１がシリコンからなるとき、当該酸化シリコン絶縁層は、熱酸化法により容易かつ安価に形成することができるので有利である。
【００２２】
次いで、図２（ｂ）に示すように、第一絶縁層３の一部に開口部３ｂを形成する。このような開口部３ｂは、例えばエッチングにより形成することができる。
【００２３】
次いで、図２（ｃ）に示すように、前記開口部を埋めるように、導電性を有するノッチ防止層４を形成する。
ノッチ防止層４は、ＳｉやＳｉＯ２  などと密着性のよい半導体プロセスで使用される一般的な材料を用いることができ、かつ、スパッタ、ＣＶＤ、フォトリソなどの一般的な手法で作製することができる。
【００２４】
前記ノッチ防止層４は、自由電子を比較的多く備えた金属または半導体材料から構成されることが好ましい。
このような金属または半導体材料としては、例えば、Ａｌ，Ｔｉ，ＴｉＮ，Ｃｒ，Ａｌ−Ｓｉ，Ａｌ−Ｓｉ−Ｃｕ，ＴｉＷから選ばれるいずれか一種または複数種の材料である。これらの材料は、プラズマ中のエッチング種に対し、耐性に優れ、Ｓｉ，ＳｉＯ２  との密着性に優れる。
【００２５】
なお、ノッチ防止層４の形成は、機能素子等の各工程に対する耐性を考慮し、機能素子形成前後どちらで行ってもよい。
【００２６】
次いで、図２（ｄ）に示すように、第一絶縁層３及びノッチ防止層４を覆うように第二絶縁層５を形成する。
第二絶縁層５は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。
【００２７】
次いで、図３（ａ）に示すように、前記第二絶縁層５上であって、前記ノッチ防止層４に対応する位置に電極層６を形成する。
電極層６としては、例えばＡｌパッドが用いられる。
【００２８】
次いで、図３（ｂ）に示すように、前記電極層６を覆うように、前記第二絶縁層５上の全面にわたって保護カバー７を貼り付ける。
保護カバー７は、特に限定されず、ガラス基板の他、Ｓｉ基板など、デバイス側基板と同じ基板でもよい。
このような保護カバー７は、例えば陽極接合や接着剤により、上記第二絶縁層５上に貼り合わせられる。
【００２９】
次に、図３（ｃ）に示すように、半導体基板２の他主面（上面）を研磨またはエッチングすることにより、半導体基板２を薄肉化する。
【００３０】
次に、図３（ｄ）に示すように、半導体基板２の上面に第三絶縁層８を形成するとともに、貫通電極が形成される位置に開口部８ａを形成する。
この第三絶縁層８としては、例えばＳｉＯ２  をプラズマＣＶＤ等により成膜される。
また、開口部８ａは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
【００３１】
まず、図４（ａ）に示すように、半導体基板２に、貫通孔９を形成する。
この貫通孔９は、前記半導体基板２の上面側から、前記電極層６が露呈するように形成される。また、このとき、前記ノッチ防止層４は、その一部が貫通孔９の内周面の一部を構成し、周回するように残されてなる。
貫通孔９の形成にはドライエッチングなどを用いることができる。
【００３２】
上述したように、従来技術では、Ｓｉエッチングがエッチングストップ層である絶縁層に達すると、すぐに、絶縁層には、エッチング装置のカソード側に引き込まれたイオン種を中心としたチャージが溜まる。これに伴い、Ｓｉとの反応種も貫通孔の底部に集まるため、貫通孔の底部にノッチが形成される（図４参照）。
よって、ノッチ生成の抑制をするには、Ｓｉエッチングがエッチングストップ層に達したときに、貫通孔の底部に溜まるチャージをリリースすることである。
【００３３】
本発明では、エッチングにより貫通孔９を形成する際のエッチングストップ層となる絶縁層（第二絶縁層５）の上部または同じ面に、自由電子を豊富に持っているような導電性膜（ノッチ防止層４）を設けている。これにより、プラスの電荷を持つイオン種のチャージを電気的に中和し、チャージを溜まらないようにすることができる。その結果、エッチングの際のサイドエッチを抑制し、貫通孔９の底部側へのノッチの生成を抑えることができる。
【００３４】
次に、図４（ｂ）に示すように、前記貫通孔９の内壁面に第三絶縁層８を形成する。
第三絶縁層８は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。
【００３５】
このとき、ノッチ防止層４において、貫通電極を形成する部分が開口されているため、貫通孔９内壁面に絶縁層（第三絶縁層８）を形成する際に、絶縁することができる。そのため、このノッチ防止層４を除去する必要がない。
【００３６】
次に、図４（ｃ）に示すように、貫通孔９底面へ形成された第三絶縁層８を除去する。
【００３７】
次に、図４（ｄ）に示すように、前記第三絶縁層８を覆うように、前記貫通孔９内に導電体１１を形成するとともに、該導電体１１を前記電極層６と電気的に接続する。
導電体１１の形成は、スパッタ、ＣＶＤ、メッキ、溶融金属の充填、金属ペーストの充填などで行うことができる。これにより電子部品１が作製される。
なお、必要に応じて、再配線層、応力緩和層、バンプなどをさらに形成してもよい。
【００３８】
以上説明したように、本発明によれば、エッチングにより貫通孔９を形成する際のエッチングストップ層となる絶縁層（第二絶縁層５）の上部または同じ面に、自由電子を豊富に持っているような導電性膜（ノッチ防止層４）を設けている。これにより、プラスの電荷を持つイオン種のチャージを電気的に中和し、チャージを溜まらないようにすることができる。その結果、エッチングの際のサイドエッチを抑制し、貫通孔９の底部側へのノッチの生成を抑えることができる。
【００３９】
特に、ノッチ防止層４を設けているため、Ｓｉ基板のエッチング時に、エッチングストップ層（第二絶縁層５）に達してから十分にオーバーエッチングができる。これにより、ドライエッチング時の面内分布があることによるエッチングレートが遅い部分においても、エッチング時間を取れるため、面内全箇所を確実にエッチングすることができる。
【００４０】
また、ノッチの生成が抑制されるため、貫通孔９の内壁面に絶縁層を形成する場合に有利になり、絶縁性能が向上する。また、貫通孔９内に導電体を形成する際にも有利になるために、断線不良や絶縁不良による高抵抗不良などが改善される。その結果、得られる電子部品１は、貫通電極の信頼性に優れたものとなる。
【００４１】
この電子部品１は、半導体基板２に機能素子が形成されており、該機能素子と前記電極層６とは電気的に接続されている。但し、ノッチ防止層４は、機能素子及び貫通電極と電気的に独立している（導通していない）
【００４２】
本発明で設けたノッチ防止層４は、形成したい貫通孔９と同様に開口されているため、後工程において、貫通孔９の内壁面に絶縁層（第三絶縁層８）を形成することによって、貫通電極と電気的に独立させることができる。また、先行技術のように、除去したりする必要がない。
【００４３】
以上、本発明の配線基板の製造方法について説明してきたが、本発明は上記の例に限定されるものではなく、必要に応じて適宜変更が可能である。
【００４４】
本発明は、機能素子の有無にかかわらず、貼り合わせ基板等についても適用可能である。また、貼り合わせのない基板に対してもこの方法は適用可能である。
特に、この方法では、機能素子が先に形成され、さらに機能素子面が保護されているような場合に対し、有効に工程を行うことができる。
【産業上の利用可能性】
【００４５】
本発明は、貫通電極を備えた電子部品及びその製造方法に広く適用可能である。
【図面の簡単な説明】
【００４６】
【図１】本発明に係る電子部品の一例を示す断面図である。
【図２】図１に示した電子部品の製造工程の一例を順に示す断面図である。
【図３】図２に示した工程に続き、製造工程の一例を順に示す断面図である。
【図４】図３に示した工程に続き、製造工程の一例を順に示す断面図である。
【図５】従来の電子部品においてノッチが形成された状態を示す断面図である。
【符号の説明】
【００４７】
１  電子部品、２  半導体基板、３  第一絶縁層、３ａ  開口部、４  ノッチ防止層、５  第二絶縁層、６  電極層、７  保護カバー、８  第三絶縁層、８ａ  開口部、９  貫通孔、１０第四絶縁層、１１  導電体。
【図１】
2007281289.tif 000003
【図２】
2007281289.tif 000004
【図３】
2007281289.tif 000005
【図４】
2007281289.tif 000006
【図５】
2007281289.tif 000007