(57)【要約】【課題】速度性能を維持しながら消費電力を最小化するように電源電圧及び基板バイアス電圧を制御するＬＳＩにおいて、より一層消費電力を低減することを目的とする。【解決手段】電源回路21から電源電圧及びバイアス電圧が供給されるＬＳＩ11であって、電源回路から総電流値データItを受けるように構成され、リーク電流モニタ回路12と、総電流値Itからリーク電流値Ileakを減算してスイッチング電流値Iswを算出する減算回路13と、比Isw/Ileak算出する比演算回路14と、比を規定値と比較し、比較結果に応じて電源電圧Vdd及びバイアス電圧Vbbの指示値を生成する指示値生成回路15,16と、を備える。【選択図】図５
2007264726.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の電源電圧及びバイアス電圧を制御する電源電圧・バイアス電圧制御方法であって、
当該半導体集積回路に供給する総電流値を測定し、
リーク電流値を測定し、
前記総電流値から、測定した前記リーク電流値を減算してスイッチング電流値を算出し、
前記スイッチング電流値と前記リーク電流値の比を算出し、
算出した前記比を、速度性能を維持した上で消費電力が最小となる規定値と比較し、比較結果に応じて前記電源電圧及び前記バイアス電圧の指示値を生成し、
前記指示値に基づいて電源電圧及びバイアス電圧を制御することを特徴とする電源電圧・バイアス電圧制御方法。
【請求項２】
当該半導体集積回路の非動作時に、前記総電流値と、前記リーク電流値の比を算出して、リーク電流校正値として記憶し、
前記リーク電流値に前記リーク電流校正値を乗算して補正リーク電流値を算出し、
前記補正リーク電流値を使用して前記スイッチング電流値及び前記比の演算を行う請求項１に記載の電源電圧・バイアス電圧制御方法。
【請求項３】
電源回路から電源電圧及びバイアス電圧が供給される半導体集積回路であって、
前記電源回路から当該半導体集積回路に供給する総電流値のデータを受けるように構成され、
リーク電流値を測定するリーク電流モニタ回路と、
前記電源回路から供給される前記総電流値から、測定した前記リーク電流値を減算してスイッチング電流値を算出する減算回路と、
前記スイッチング電流値と前記リーク電流値の比を算出する比演算回路と、
算出した前記比を、速度性能を維持した上で消費電力が最小となる規定値と比較し、比較結果に応じて前記電源電圧及び前記バイアス電圧の指示値を生成する指示値生成回路と、を備え、
前記指示値を前記電源回路に出力することを特徴とする半導体集積回路。
【請求項４】
前記半導体集積回路は、
当該半導体集積回路の非動作時に、前記総電流値と、前記リーク電流値の比を算出して、リーク電流校正値として記憶する校正値演算記憶回路と、
前記リーク電流値に前記リーク電流校正値を乗算して補正リーク電流値を算出する補正回路と、を更に備え、
前記減算回路及び前記比演算回路は、前記補正リーク電流値を使用して演算を行う請求項３に記載の半導体集積回路。
【請求項５】
半導体集積回路と、前記半導体集積回路に電源電圧及びバイアス電圧を供給する電源回路と、を備える半導体集積回路装置であって、
前記電源回路は、前記半導体集積回路に供給する総電流を測定して出力する総電流モニタ回路を備え、前記半導体集積回路に供給する前記電源電圧及び前記バイアス電圧を変化させることが可能であり、
前記半導体集積回路は、
当該半導体集積回路のリーク電流値を測定するリーク電流モニタ回路と、
前記電源回路の前記総電流モニタ回路から供給される前記総電流値から、測定した前記リーク電流値を減算してスイッチング電流値を算出する減算回路と、
前記スイッチング電流値と前記リーク電流値の比を算出する比演算回路と、
算出した前記比を、速度性能を維持した上で消費電力が最小となる規定値と比較し、比較結果に応じて前記電源電圧及び前記バイアス電圧の指示値を生成する指示値生成回路と、を備えることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路（ＬＳＩ）とそれを駆動するための電源を供給する電源回路とを有する半導体集積回路装置（ＬＳＩシステム）、そのような装置（システム）における半導体集積回路（ＬＳＩ）の電源電圧・バイアス電圧制御方法、及びそこで使用される半導体集積回路（ＬＳＩ）に関し、特に電源電圧及び基板バイアス電圧を制御することにより半導体集積回路（ＬＳＩ）の速度性能を維持しながら消費電力を最小化する技術に関する。
【背景技術】
【０００２】
非特許文献１は、ＣＭＯＳ回路において、電源電圧Vddと閾値電圧Vthを変化させることにより、速度性能（動作速度、スイッチング速度）を一定に維持しながら、消費電力を低減できることを記載している。非特許文献１は、さらに、ある範囲内においては、VthはほぼVddと一次の関係にあり、さらにVthはバイアス電圧Vbbとほぼ一次の関係にあることを記載している。
【０００３】
図１は、速度性能を一定に維持するという条件での、Vthと総消費電力PTの関係を示す図である。総消費電力PTは、リーク電流Ileakに起因する消費電力P1と、スイッチング動作電流Iswに起因する消費電力P2の和で表され、具体的にはP1=Ileak*Vdd、P2=Isw*Vddである。図１から分かるように、Vthが小さい領域ではリーク電力P1が総電力PTに対して支配的になり、Vthが大きい領域ではスイッチング電力P2が総電力PTに対して支配的になり、その間に消費電力が最小になる点PT0を有する。P1及びP2は温度、動作率、電源電圧などの外部条件により変化するが、消費電力が最小となる点では、外部条件によらず、P2とP1の比は、ＬＳＩの製造テクノロジで決定されるある定数値にほぼ等しくなる。従って、ＬＳＩにおいて、消費電力最小点PT0に対応するようにP2とP1の比を設定することにより、速度性能を一定に維持した上で、消費電力を低減できる。
【０００４】
上記のように、VthはほぼVddと一次の関係にあり、さらにVthはVbbとほぼ一次の関係にある。従って、実際にＬＳＩにおいて消費電力最小点PT0に対応するようにP2とP1の比を設定するには、VddとVbbを制御することになる。速度性能一定という条件下でVddとVbbを変化させた場合、Vbbと消費電流の関係は次のようになる。
【０００５】
（１）Vbbを逆バイアス側に変化させると、トランジスタのリーク電流は減少するが、速度性能が悪化する。そこで、速度性能を一定に維持するためにはVddを上げる必要があり、それに応じてスイッチング電流が増加する。
【０００６】
（２）Vbbを順バイアス側に変化させると、トランジスタの速度性能が向上するためにVddを下げることができ、これによりスイッチング電流が減少する。しかし、リーク電流は増加する。
【０００７】
非特許文献２は、トランジスタの速度性能を維持するという条件下で、VddとVbbを変化させて消費電力を最小するための回路構成を記載している。図２は、非特許文献２に記載された回路１の構成を示す図である。図２に示すように、この回路１、モニタトランジスタのリーク電流Ileakを算出するIleakモニタ回路２と、モニタトランジスタのスイッチング電流Iswを算出するIswモニタ回路３と、IswとIleakの比を算出するIsw/Ileak演算回路４と、算出したIsw/Ileakを消費電力が最小になる規定値と比較し、比較結果に応じて比を増加、減少又は維持するかを指示する比較回路５と、比較回路５からの指示に基づいて電源電圧Vdd及びバイアス電圧Vbbの指示値を生成して電源回路（図示せず）に出力するVdd/Vbb制御モジュール６と、を有する。電源回路は、指示された電源電圧Vdd及びバイアス電圧VbbをＬＳＩ１に供給する。本文献のＩswモニタ回路３は電圧およびクロック周波数の変化による電流変化に対応している。
【０００８】
特許文献１は、検出したリーク電流に対応するリークデータから、リーク電流を最小にする印加電圧データを抽出して制御する構成を記載している。
特許文献２は、動作速度を検出して基板バイアス電圧を制御する構成を記載している。
特許文献２は、複数のＣＭＯＳ回路モジュールで構成される装置において、各回路モジュールに供給されるデータ量を計測して最適なクロック周波数、電源電圧、基板バイアスを制御することを記載している。
【０００９】
【特許文献１】特開２００５−１９７４１１
【特許文献２】特開２００１−１５６２６１
【特許文献３】特開２００４−２２８４１７
【非特許文献１】Automatic Adjustment of Threshold & Supply Voltages for Minimum Power Consumption in CMOS Digital Circuits (1994 IEEE Symposium on Low Power Electronics, pp78-79)
【非特許文献２】Monitoring Scheme for Minimizing Power Consumption by Means of Supply and Threshold Voltage Control in Active and Standby Modes (2005 IEEE Symposium on VLSI Circuit, pp308-311)
【発明の開示】
【発明が解決しようとする課題】
【００１０】
非特許文献２のモニタ回路をＬＳＩに組み込むことを想定した場合、ＬＳＩ全体のIleakについては、測定した１個当たりのトランジスタ素子のリーク電流にＬＳＩ全体の物量比を乗じてＬＳＩ全体のリーク電流Lleakを算出することができ、ＬＳＩ内のトランジスタの個数及びサイズは固定であり、モニタ用トランジスタ素子のリーク電流は実際に測定した値であるので、Ileakを高精度に測定できる。
【００１１】
ＬＳＩ全体のIswについても同様に測定したモニタ用トランジスタ素子のスイッチング電流にＬＳＩ全体の物量比及び固定の動作率を乗じた値を算出することはできるが、この場合はＬＳＩ内の素子の動作率を考慮することができない。動作率として適当な値を見積もり、それに基づいてモニタ回路を設計することも考えられるが、この場合実際の動作率と見積もった動作率との不一致によりIswモニタ結果に誤差が生じ、これにより消費電力が最小値からずれるという問題がある。図３は、この問題を説明する図である。
【００１２】
スイッチング電力P2は、モニタ用トランジスタ素子のスイッチング電流に、ＬＳＩ全体の物量比と動作率を乗じて算出している。図３に示すように、固定の動作率の時のスイッチング電力の変化グラフをP2で示した場合、動作率が減少すると、スイッチング電力の変化グラフはP2'で示すように右側にずれ、それに応じて消費電力最小点はPT0からPT1に変化し、動作率が増加すると、スイッチング電力の変化グラフはP2''で示すように左側にずれ、それに応じて消費電力最小点はPT0からPT2に変化する。
【００１３】
このように、非特許文献２に記載された構成では、IswモニタがＬＳＩの動作率の変化を反映できないため、消費電力最小点もずれ、最適な制御が行えないという問題があった。
【００１４】
本発明は、このような問題を解決することを目的とし、ＬＳＩの速度性能を維持しながら消費電力を最小化するための電源電圧及び基板バイアス電圧の制御を行うＬＳＩにおいて、制御の精度を向上して、より一層消費電力を低減することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を実現するため、本発明では、ＬＳＩに電源電圧及びバイアス電圧を供給する電源回路においてＬＳＩに供給する総電流値を測定して、総電流値に関する情報をＬＳＩに伝え、ＬＳＩは内部のモニタ回路によりＬＳＩ全体のリーク電流値を高精度に算出し、電源回路から伝えられた総電流値からリーク電流値を減算することによりスイッチング電流値を高精度に算出し、それに基づいて制御を行う。
【００１６】
電源回路において測定する総電流値は、動作率の影響を含めた実際のスイッチング電流値とリーク電流値の和であり、高精度である。従って、この高精度の総電流値からＬＳＩ内部で測定された高精度のリーク電流値を減じれば高精度のスイッチング電流値を算出でき、それに基づいて制御を行うことにより制御の精度を向上できる。
【発明の効果】
【００１７】
ＬＳＩのスイッチング電流値とリーク電流値の比(Isw/Ileak)の精度が向上するため、それに基づいてVddとVbbを制御した時のＬＳＩの消費電力の最小電力値からの誤差を小さくできる。
【発明を実施するための最良の形態】
【００１８】
図４は、本発明の第１実施例の半導体集積回路装置（ＬＳＩシステム）の基本構成を示す図である。図示のように、第１実施例のＬＳＩシステムは、ＬＳＩ１１と、ＬＳＩ１１に電源電圧Vddとバイアス電圧Vbbを供給する電源回路２１と、を備える。ＬＳＩ１１は、本発明の電源電圧・バイアス電圧制御を行うための制御回路３１と、ＬＳＩ１１全体のリーク電流Ileakを算出するIleakモニタ回路１２と、Ileakモニタ回路１２の検出信号をデジタル信号に変換するＡ／Ｄ変換器３２と、を有する。Ileakモニタ回路１２は、前述の文献などに記載されている従来のものが使用できるので、ここでは説明を省略する。制御回路３１は、後述する演算・制御機能などを行うもので、論理回路などでも構成可能であるが、ＬＳＩ１１内に組み込まれた制御用マイクロコンピュータなどにより実現することが望ましい。なお、ＬＳＩ１１が、本来の構成要素としてマイクロコンピュータを有している場合には、その機能の一部を利用して本実施例の動作を行わせることも可能である。
【００１９】
電源回路２１は、電源回路全体の制御を行う制御回路４１と、ＬＳＩ１１に供給する総電流値Itを測定するIt測定回路２２と、It測定回路２２の出力信号をデジタル信号に変換するＡ／Ｄ変換器４２と、を有する。制御回路４１は、ＬＳＩ１１からのVdd及びVbbの指示値に従ってＬＳＩ１１に供給するVdd及びVbbを変化させると共に、後述するようにデジタル変換した総電流値ItデータをＬＳＩ１１に送信する。制御回路４１は、Vdd及びVbbの指示値や総電流値Itを記憶するレジスタを有する。制御回路４１は、論理回路などでも構成可能であるが、制御用マイクロコンピュータなどにより実現してもよい。
【００２０】
図示のように、ＬＳＩ１１と電源回路２１の間には、ＬＳＩ１１の制御回路３１から電源回路２１の制御回路４１に通信用クロック信号clockを送信するための信号経路と、制御回路３１と４１の間でのデータ送信のための信号経路と、が設けられている。
【００２１】
図５は、第１実施例のＬＳＩ１１の機能構成を示す図である。図示のように、ＬＳＩ１１は、ＬＳＩ１１全体のリーク電流Ileakを算出するIleakモニタ回路１２と、電源回路２１から供給される総電流値Itからリーク電流Ileakを減算してＬＳＩ１１全体のスイッチング電流Iswを算出する減算回路１３と、IswとIleakの比を算出するIsw/Ileak演算回路１４と、算出したIsw/Ileakを消費電力が最小になる規定値と比較し、比較結果に応じて比を増加、減少又は維持するかを指示する比較回路１５と、比較回路１５からの指示に基づいて電源電圧Vdd及びバイアス電圧Vbbの指示値を生成して電源回路２１に出力するVdd/Vbb制御モジュール１６と、を有する。Ileakモニタ回路１２以外の減算回路１３、Isw/Ileak演算回路１４、比較回路１５及びVdd/Vbb制御モジュール１６は、図４に示した制御回路３１により実現される。
【００２２】
なお、実際には、Vbbは、Ｎチャンネル（Ｎｃｈ）トランジスタとＰチャンネル（Ｐｃｈ）トランジスタの２系統存在するが、ここでは、図示及び説明を簡略にするために、まとめて説明している。電源回路２１は、VddおよびＮｃｈとＰｃｈの２系統のVbbを変化させことができ、It測定回路２２は、Vdd-GND間の総電流値を測定して出力する。また、Ileakモニタ回路１２はＬＳＩ１１全体のリーク電流Ileakを算出し、減算回路１３は電源回路２１から供給される総電流値Itからリーク電流Ileakを減算しＬＳＩ１１全体のスイッチング電流Iswを算出し、Isw/Ileak演算回路１４でIswとIleakの比を算出し、比較回路１５でIsw/Ileakを消費電力が最小になる規定値と比較し、比較結果に応じて比を増加、減少又は維持するかを指示し、Vdd/Vbb制御モジュール１６は比較回路１５からの指示に基づいて電源電圧Vdd及びＮｃｈとＰｃｈのバイアス電圧Vbbの指示値を生成して出力する。
【００２３】
図６は、ＬＳＩ１１と電源回路２１との間のデータ通信を説明する図である。なお、ここでは、レジスタのアドレス長、データ長はあらかじめ決められている。
図示のように、通信用クロック信号clockはＬＳＩ１１から電源回路２１に常時出力され、この通信用クロック信号clockに同期してデータｄａｔａの通信が行われる。ｄａｔａは、非動作時は「高(High)」状態である。データｄａｔａは、双方向に送信され、ｃｌｏｃｋの立ち上がりエッジに同期して送受信する。データ通信は、図６に示すように行われる。
【００２４】
１．データ通信開始時に、ＬＳＩ１１は、ｄａｔａを「低(Low)」にする。（図６のstart)
２．次のサイクルから、ＬＳＩ１１は、電源回路２１の制御回路４１のレジスタ(It,Vdd,Vbb(Nch),Vbb(Pch))のアドレスを示すｄａｔａを送信する。
３．アドレス送信の次のサイクルで、アクセス種別、すなわちＬＳＩ１１側が総電流値Itデータを読み取る動作(read)であるか、ＬＳＩ１１側からVdd,Vbb(Nch),Vbb(Pch)の指示値データを電源回路２１の制御回路４１に書き込む動作(write)であるかを表す信号(high又はLow)を送信する。
４．次のサイクルで、readならば、ＬＳＩ１１はｄａｔａ通信経路のドライバを非駆動状態（ハイインピーダンス）にして電源回路２１からのデータ送信に備え、writeなら、電源回路２１はｄａｔａ通信経路のドライバを非駆動状態（ハイインピーダンス）にしてＬＳＩ１１からのデータ送信に備える。
５．次のサイクルから、実際のデータ送信を行い、所定データ長のデータ送信が完了すると１回のデータ送信が完了し、ｄａｔａは所定クロック数以上「高(High)」状態になる。
【００２５】
図６の通信シーケンスを行って、総電流値It、電源電圧Vdd、Ｎｃｈバイアス電圧Vbb(Nch),Vbb(Pch)の通信が随時行われる。
消費電力最小となるスイッチング電流Iswとリーク電流Ileakの比Isw/Ileakを４：１とした場合の、ＬＳＩ１１におけるスイッチング電流と本発明での消費電力値について述べると（ただし、電圧の調整可能範囲の限界についてはここでは考えないこととする）、まず図２の従来のＬＳＩの構成で、Iswモニタ回路３によりスイッチング電流Iswを見積もった場合、仮に動作率の見積もり誤差などによりスイッチング電流の見積もりに対して実際のＬＳＩのスイッチング電流が４倍であった場合、予測値に基づいてVdd及びVbbを調整すると、この誤差に起因する消費電力の増加は最適値に対して約２１％程度となる（ここでは、電圧制御誤差や演算誤差などの他の要因による誤差はないとする）。
【００２６】
これに対して、本発明によれ、スイッチング電流の誤差が実際の電流値の±５０％程度に抑制されると仮定すると、この誤差による消費電力の最適値からの増加は１．２％程度になり、約２０％の消費電力の削減になる。
【００２７】
図７は、本発明の第２実施例のＬＳＩシステムの構成を示す図である。図５と比較して明らかなように、第２実施例は、第１実施例の機能構成において、除算器１７と、Ileak校正用補正値回路１８と、乗算器１９と、がさらに設けられ、これらの新たに加えられた回路によりリーク電流Ileakの校正を行う点が異なる。新たに加えたれた機能部分は、同様に制御回路３１により実現される。
【００２８】
前述のように、Ileakモニタ回路１２は、ＬＳＩ１１全体のリーク電流を測定するわけではなく、モニタ用トランジスタ素子のリーク電流値を測定し、それにＬＳＩ１１の物量比を乗じてＬＳＩ１１全体のリーク電流値Ileakを算出しており、物量比の誤差やモニタ用トランジスタ素子と他の素子とのプロセスばらつきによる誤差の影響を受ける。第２実施例では、この誤差を小さくするため、上記の除算器１７と、Ileak校正用補正値回路１８と、乗算器１９とにより、Ileakモニタ回路１２が測定したリーク電流値Ileakを補正する。
【００２９】
図８は、第２実施例において、ＬＳＩシステムの起動時などに行う初期化動作時の動作状態を示している。この時には、ＬＳＩ１１内において、Ileakモニタ回路１２、Vdd/Vbb制御モジュール１６、除算器１７、Ileak校正用補正値回路１８及び乗算器１９のみが動作状態にあり、他の回路部分及び関係しないトランジスタ素子はすべてオフ状態になる。図８では、動作状態にある部分のみを実線で示している。
【００３０】
この状態で、Vdd/Vbb制御モジュール１６はあらかじめ決められたVdd及びVbbの初期値を出力し、電源回路２１はそれに応じたVdd及びVbbを出力する。これにより、ＬＳＩ１１は、図示の部分以外が動作しない非動作状態になる。そして、It測定回路２２は、この非動作状態時の総電流値Itを測定する。これは、ＬＳＩ１１の実リーク電流に相当する。除算器１７は、このItとIleakモニタ回路１２から出力されるIleakとの比を算出し、Ileak校正用補正値回路１８はこの比を校正用値として記憶する。
【００３１】
図９は、第２実施例において、ＬＳＩシステムが通常の動作状態にある時を示している。この場合には破線で示された除算器１７のみが非動作状態にある。Ileakモニタ回路１２から出力されたIleakは、乗算器１９でIleak校正用補正値回路１８に記憶された校正用値が乗ぜられて補正され、補正されたIleakが減算器１３及びIsw/Ileak演算回路１４に供給される。後は、第１実施例で説明したのと同様に動作する。
【００３２】
ＬＳＩ１１と電源回路２１の間のデータ通信に関しては、ＬＳＩ１１を初期化時に制御回路の一部と図８に示した部分を除いて非動作状態にして、まず総電流値Itデータを測定して送信する以外は第１実施例と同じである。
以上、本発明の実施例を説明したが、各種の変形例が可能であるのはいうまでもなく、例えば演算回路や補正回路については同様の結果を得るように適宜校正することが可能である。
【００３３】
（付記１）
半導体集積回路の電源電圧及びバイアス電圧を制御する電源電圧・バイアス電圧制御方法であって、
当該半導体集積回路に供給する総電流値を測定し、
リーク電流値を測定し、
前記総電流値から、測定した前記リーク電流値を減算してスイッチング電流値を算出し、
前記スイッチング電流値と前記リーク電流値の比を算出し、
算出した前記比を、速度性能を維持した上で消費電力が最小となる規定値と比較し、比較結果に応じて前記電源電圧及び前記バイアス電圧の指示値を生成し、
前記指示値に基づいて電源電圧及びバイアス電圧を制御することを特徴とする電源電圧・バイアス電圧制御方法。
（付記２）
当該半導体集積回路の非動作時に、前記総電流値と、前記リーク電流値の比を算出して、リーク電流校正値として記憶し、
前記リーク電流値に前記リーク電流校正値を乗算して補正リーク電流値を算出し、
前記補正リーク電流値を使用して前記スイッチング電流値及び前記比の演算を行う付記１に記載の電源電圧・バイアス電圧制御方法。
（付記３）
電源回路から電源電圧及びバイアス電圧が供給される半導体集積回路であって、
前記電源回路から当該半導体集積回路に供給する総電流値のデータを受けるように構成され、
リーク電流値を測定するリーク電流モニタ回路と、
前記電源回路から供給される前記総電流値から、測定した前記リーク電流値を減算してスイッチング電流値を算出する減算回路と、
前記スイッチング電流値と前記リーク電流値の比を算出する比演算回路と、
算出した前記比を、速度性能を維持した上で消費電力が最小となる規定値と比較し、比較結果に応じて前記電源電圧及び前記バイアス電圧の指示値を生成する指示値生成回路と、を備え、
前記指示値を前記電源回路に出力することを特徴とする半導体集積回路。
（付記４）
前記半導体集積回路は、
当該半導体集積回路の非動作時に、前記総電流値と、前記リーク電流値の比を算出して、リーク電流校正値として記憶する校正値演算記憶回路と、
前記リーク電流値に前記リーク電流校正値を乗算して補正リーク電流値を算出する補正回路と、を更に備え、
前記減算回路及び前記比演算回路は、前記補正リーク電流値を使用して演算を行う付記３に記載の半導体集積回路。
（付記５）
半導体集積回路と、前記半導体集積回路に電源電圧及びバイアス電圧を供給する電源回路と、を備える半導体集積回路装置であって、
前記電源回路は、前記半導体集積回路に供給する総電流を測定して出力する総電流モニタ回路を備え、前記半導体集積回路に供給する前記電源電圧及び前記バイアス電圧を変化させることが可能であり、
前記半導体集積回路は、
当該半導体集積回路のリーク電流値を測定するリーク電流モニタ回路と、
前記電源回路の前記総電流モニタ回路から供給される前記総電流値から、測定した前記リーク電流値を減算してスイッチング電流値を算出する減算回路と、
前記スイッチング電流値と前記リーク電流値の比を算出する比演算回路と、
算出した前記比を、速度性能を維持した上で消費電力が最小となる規定値と比較し、比較結果に応じて前記電源電圧及び前記バイアス電圧の指示値を生成する指示値生成回路と、を備えることを特徴とする半導体集積回路装置。
（付記６）
前記半導体集積回路は、
当該半導体集積回路の非動作時に、前記電源回路の前記総電流モニタ回路から供給される前記総電流値と、前記リーク電流値の比を算出して、リーク電流校正値として記憶する校正値演算記憶回路と、
前記リーク電流値に前記リーク電流校正値を乗算して補正リーク電流値を算出する補正回路と、を更に備え、
前記減算回路及び前記比演算回路は、前記補正リーク電流値を使用して演算を行う付記５に記載の半導体集積回路装置。
【産業上の利用可能性】
【００３４】
本発明は、ＬＳＩと電源回路で構成されるＬＳＩシステムであればどのようなシステムにも適用可能である。
【図面の簡単な説明】
【００３５】
【図１】図１はＣＭＯＳ回路において速度性能を一定に維持するという条件での、閾値電圧Vthと総消費電力PTの関係を示す図である。
【図２】図２は電源電圧Vddとバイアス電圧Vbbを制御する従来のＬＳＩの構成を示す図である。
【図３】図３は従来技術の問題点を説明する図である。
【図４】図４は本発明の第１実施例の半導体集積回路装置（ＬＳＩシステム）の基本構成を示す図である。
【図５】図５は第１実施例のＬＳＩシステムの機能構成を示す図である。
【図６】図６は第１実施例のＬＳＩシステムにおけるデータ通信の方法を説明する図である。
【図７】図７は本発明の第２実施例のＬＳＩシステムの構成を示す図である。
【図８】図８は第２実施例のＬＳＩシステムの動作を説明する図である。
【図９】図９は第２実施例のＬＳＩシステムの動作を説明する図である。
【符号の説明】
【００３６】
１１    半導体集積回路（ＬＳＩ）
１２    Ileakモニタ回路
１３    減算器
１４    Isw/Ileak演算回路
１５    比較回路
１６    Vdd/Vbb制御モジュール
２１    電源回路
２２    It測定回路
【図１】
2007264726.tif 000003
【図２】
2007264726.tif 000004
【図３】
2007264726.tif 000005
【図４】
2007264726.tif 000006
【図５】
2007264726.tif 000007
【図６】
2007264726.tif 000008
【図７】
2007264726.tif 000009
【図８】
2007264726.tif 000010
【図９】
2007264726.tif 000011