(57)【要約】【課題】トランジスタ近傍に窒化膜が存在しても、シリコン酸化膜中のヒ素の増速拡散やシリコン基板中のヒ素の増速拡散を起こさない、またトンネル酸化膜の劣化を引き起こすことの無い半導体装置の製造方法を提供する。【解決手段】ＳｉＨ２Ｃｌ２を原料ガスとして使用し、高温にて成膜を行うことにより、また原料ガスとして四塩化シリコンを使用して、Ｓｉ−Ｈ結合の無いシリコン窒化膜１３を形成できる。また、低温で窒化膜成膜後に成膜温度より高い温度でアニールを行うことにより窒化膜中の水素を一旦脱離した後、高温工程を行うことでＳｉ−Ｈ結合の影響を抑制できる。【選択図】      図１
2007281469.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極を覆うようにシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に、８５０度以上の温度でＳｉＨ２Ｃｌ２を原料ガスとしてシリ
コン窒化膜を成膜する工程とからなることを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に多結晶シリコン膜を形成する工程と、
前記多結晶シリコン膜上に、８５０度以上の温度でＳｉＨ２Ｃｌ２を原料ガスとしてシ
リコン窒化膜を成膜する工程とからなることを特徴とする半導体装置の製造方法。
【請求項３】
半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に多結晶シリコン膜を形成する工程と、
前記多結晶シリコン膜上に電極間絶縁膜を形成する工程と、
前記電極間絶縁膜上に多結晶シリコン膜を形成する工程と、
前記多結晶シリコン膜上に、８５０度以上の温度でＳｉＨ２Ｃｌ２を原料ガスとしてシ
リコン窒化膜を成膜する工程とからなることを特徴とする半導体装置の製造方法。
【請求項４】
前記シリコン窒化膜は、原料ガスであるＳｉＨ２Ｃｌ２にＮＨ３を反応させることによ
って形成することを特徴とする請求項１乃至３に記載のいずれか１項の半導体装置の製造
方法。
【請求項５】
前記シリコン窒化膜のＳｉ−Ｈ結合濃度は、２．０×１０２０ｃｍ−３以下、１．５×
１０１９ｃｍ−３以上であることを特徴とする請求項１乃至４に記載のいずれか１項の半
導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はゲート絶縁膜近傍に窒化膜の存在するトランジスタに関し、特に窒化膜成膜後
に高温工程を行う半導体装置及びその製造方法に関わる。
【背景技術】
【０００２】
年々、高集積化の進む半導体装置に於いては、微細化への要求として回路設計ルールの
縮小化が取り入れられている。ロジックデバイス用のＭＯＳトランジスタのゲート電極は
、一般にＮＭＯＳトランジスタにはリン添加多結晶シリコンが、ＰＭＯＳトランジスタに
はホウ素添加多結晶シリコンが用いられる。このゲート電極周囲にシリコン窒化膜Ｓｉ３
Ｎ４がその上方や側壁に設けられている。またゲート絶縁膜には酸化膜あるいは酸窒化膜
が用いられている。ホウ素のシリコン酸化膜中における拡散係数はリンに比べて大きく、
素子の微細化に伴うゲート酸化膜の薄膜化により、ゲート電極にホウ素を添加後に高温工
程を経るとゲート酸化膜中をホウ素が拡散し、シリコン半導体基板にホウ素が拡散してし
まう。例えば、ゲート幅が０．１３μｍ程度のトランジスタであれば、ゲート酸化膜は４
ｎｍ程度に薄膜化する。通常ＰＭＯＳトランジスタはＮ型ウェル上に形成されるため、ホ
ウ素が半導体基板中に拡散することで閾値が変動する。
【０００３】
また、ホウ素の拡散の仕方がセルによりばらつくことで閾値のばらつきが増大する。す
なわち、微細化が進み、ゲート幅がゲート電極を構成する結晶粒界の間隔に近づき、より
小さくなるにつれて、ゲートごとに結晶粒界が存在したりしなかったりするばらつきが生
じてしまう。例えば、１０００万個のトランジスタがひとつの半導体装置に含まれる場合
、そのばらつきは多数のトランジスタの閾値のばらつきに影響することになる。
【０００４】
その理由は、ゲート中に存在するホウ素は多結晶シリコン層の結晶粒界に偏析しやすく
、結晶粒界の部分でホウ素の濃度が高くなっている。ゲート上あるいはゲートの側壁に窒
化膜があると高温の熱工程により、窒化膜から水素が脱離してゲート絶縁膜に達し、ゲー
ト絶縁膜に欠陥を形成する。この欠陥を介して多結晶シリコンゲート電極中のホウ素が半
導体基板へ拡散する。この際、上述のように多結晶シリコン層中の結晶粒界には高濃度の
ホウ素が析出しており、結晶粒界では半導体基板へのホウ素の拡散が顕著に見られる。従
って、結晶粒界の有無がトランジスタの閾値のばらつきの原因となる。
【０００５】
ここで、半導体基板がＮタイプの場合、基板のホウ素濃度は１０１７ｃｍ-３程度であ
り、１０１６ｃｍ-３程度のわずかなホウ素が拡散するだけでも閾値が変動してしまう。
【０００６】
なお、特開平１０−２２３９６号公報の図１などには、シリコン窒化膜の存在によるボ
ロンの突き抜け拡散現象を防ぐためにボロンと水素の結合温度で熱処理を行う技術が記載
されている。また、特開平１１−９７５５８号公報の図５などには、ＳｉＨ２Ｃｌ２を８
００〜９００℃で用いてトンネル酸化膜を形成する技術が記載されている。
【０００７】
以上のような従来の半導体装置の製造方法では、以下の課題が生じる。
【０００８】
上記のホウ素の拡散は、ＭＯＳトランジスタの近傍にシリコン窒化膜が存在する場合に
加速されることがわかっている。またこのようなホウ素の増速拡散を防止するためにシリ
コン酸化膜中に窒素を添加することが試みられているが、高濃度の窒素の添加により移動
度が減少してトランジスタ特性を劣化させるという問題がある。
【０００９】
一方、ソース、ドレインに形成する拡散層は、素子の微細化とともに浅くする必要があ
る。ＮＭＯＳトランジスタにおいては、ソース、ドレインの拡散層はヒ素にて形成する。
特にゲート幅が０．１５μｍ程度の微細なトランジスタでは、ソース、ドレイン拡散層の
近傍にシリコン窒化膜が存在する場合、ヒ素が増速拡散し浅い接合を形成することが困難
である点も報告されている。
【００１０】
また、フラッシュメモリにおいては、トンネル酸化膜を通して電子が移動することでデ
ータの書き込み、読み出し、消去が行われる。このトンネル酸化膜を介した電子の移動に
際して、その移動ごとに書き込み、読み出し、消去の特性が変化してしまうと半導体記憶
装置として好ましくない。例えば、シリコン窒化膜がトンネル酸化膜近傍に存在する場合
、高温工程によりシリコン窒化膜中の水素がトンネル酸化膜に取り込まれて、酸化膜に欠
陥が生じ、酸化膜が薄膜化されている場合には、絶縁破壊寿命が短くなり、ストレス印加
時の電子トラップ発生量が増加する。特に急速熱アニ−ル（ＲＴＡ）では、１０００℃で
１０秒の高温加熱、ファーネス炉では、９００℃で３０分程度の高温加熱を行うと窒化膜
中の水素がトンネル酸化膜と反応して欠陥を形成していることが確認されている。このよ
うにトンネル酸化膜の特性、特に電子トラップ密度の増加を引き起こすと書き換え回数が
制限されてしまう課題もある。
【特許文献１】特開平１１−９７５５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は以上のような従来技術の課題を解決することにある。
【００１２】
特に、本発明の目的は、Ｓｉ−Ｈ結合の少ない窒化膜を形成して、その後の高温熱工程
を行ってもゲート絶縁膜の特性を維持する微細な半導体装置の製造方法を提供することに
ある。
【００１３】
さらに本発明の他の目的はＰＭＯＳトランジスタを製造する際に熱工程での多結晶シリ
コン層から半導体基板へのホウ素の増速拡散を防止する半導体装置の製造方法を提供する
ことにある。
【００１４】
本発明の他の目的は、ＮＭＯＳトランジスタを製造する際に熱工程での半導体基板中の
ヒ素の増速拡散を防止する半導体装置の製造方法を提供することにある。
【００１５】
本発明の他の目的は、ＥＥＰＲＯＭを製造する際に、トンネル酸化膜の劣化を防止する
点にある。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明は半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極を覆うようにシ
リコン酸化膜を形成する工程と、前記シリコン酸化膜上に、８５０度以上の温度でＳｉＨ
２Ｃｌ２を原料ガスとしてシリコン窒化膜を成膜する工程とからなることを特徴とする半
導体装置の製造方法を提供することができる。
【発明の効果】
【００１７】
本発明によれば、Ｓｉ−Ｈ結合の少ない窒化膜を形成して、その後の高温熱工程を行っ
てもゲート絶縁膜の特性を維持する微細な半導体装置の製造方法を提供できる。
【００１８】
さらに本発明の他の特徴によればＰＭＯＳトランジスタを製造する際に熱工程での多結
晶シリコン層から半導体基板へのホウ素の増速拡散を防止する半導体装置の製造方法を提
供することができる。
【００１９】
さらに本発明の他の特徴によれば、ＮＭＯＳトランジスタを製造する際に熱工程での半
導体基板中のヒ素の増速拡散を防止する半導体装置の製造方法を提供することができる。
【００２０】
本発明の他の特徴によれば、ＥＥＰＲＯＭを製造する際に、トンネル酸化膜の劣化を防
止することができる。
【発明を実施するための最良の形態】
【００２１】
次に，図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、
同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なも
のであり，厚みと平面寸法との関係、各層の厚みの比率等は、現実のものとは異なる。従
って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相
互間においても互いの寸法の関係や比率が異なる部分が含まれている。
【００２２】
［第１の実施形態］
図２（ａ）に示されるように、Ｐ型シリコン基板１の一部にレジストマスク２を設ける
。このレジストマスク２を用いて、Ｐ型シリコン基板中にイオン注入を行い、Ｎ型のウェ
ル３を形成する。その後レジストを除去する。
【００２３】
次いで、図２（ｂ）に示されるように、この後ＮＯガスを用いて、ゲート酸化膜となる
熱酸窒化膜４を膜厚が２．０ｎｍとなるように形成する。その後ゲート電極となる多結晶
シリコン層５を膜厚が２００ｎｍとなるように形成する。その後、図３（ａ）に示される
ように通常のリソグラフィー工程を用いてパターニングして多結晶シリコン層５を加工し
て、ＰＭＯＳトランジスタのゲート電極６とＮＭＯＳトランジスタのゲート電極７を形成
する。その後熱酸化法にて酸化膜８を膜厚が５ｎｍとなるように形成する。
【００２４】
次に図３（ｂ）に示されるようにＰ型シリコン基板上のＰＭＯＳトランジスタ形成領域
以外の上にレジストマスク９を設けて、ＰＭＯＳトランジスタのゲート電極６をマスクと
してイオン注入法により、ホウ素をイオン注入しＰ型拡散層１０を形成する。
【００２５】
次に図４（ａ）に示されるようにレジストマスク９を除去した後に、今度はＰ型シリコ
ン基板上のＮＭＯＳトランジスタ形成予定領域以外の上にレジストマスク１１を設けて、
ＮＭＯＳトランジスタのゲート電極７をマスクとしてイオン注入法により、ヒ素をイオン
注入しＮ型拡散層１２を形成する。
【００２６】
次に図４（ｂ）に示されるように四塩化シリコンＳｉＣｌ４とアンモニアＮＨ３を原料
ガスとして例えば温度７００℃にて膜厚２０ｎｍのシリコン窒化膜Ｓｉ３Ｎ４１３を形成
する。
【００２７】
次に図５（ａ）に示されるように、ＲＩＥ法にてＰＭＯＳトランジスタ及びＮＭＯＳト
ランジスタのゲート電極の側壁のみ残してシリコン窒化膜１３を除去する。その後さらに
Ｐ型シリコン基板１上のＰＭＯＳトランジスタ形成予定領域以外の上にレジストマスク１
４を形成して、ＰＭＯＳトランジスタのゲート電極６及びその側壁に形成されたシリコン
窒化膜１３をマスクとしてホウ素をイオン注入しソース、ドレインとなるＰ型拡散層１５
を形成する。
【００２８】
次に図５（ｂ）に示されるように、レジストマスク１４を除去後、Ｐ型シリコン基板１
上のＰＭＯＳトランジスタ形成予定領域以外の上にレジストマスク１６を形成して、ＮＭ
ＯＳトランジスタのゲート電極７及びその側壁に形成されたシリコン窒化膜１３をマスク
としてヒ素をイオン注入し、ソース、ドレインとなるＮ型拡散層１７を形成する。
【００２９】
次に図１に示されるように、レジストマスク１６を除去後、イオン注入された不純物を
活性化するために急速熱処理法により１０５０℃、３０秒の熱処理を行って、それぞれの
ゲート周囲にシリコン窒化膜を設けたＰＭＯＳトランジスタ及びＮＭＯＳトランジスタを
得る。
【００３０】
本実施の形態の様にＳｉＣｌ４を原料ガスとして用いてシリコン窒化膜を成膜すること
でゲート電極内でのホウ素のシリコン基板への突き抜けを大幅に抑制することができる。
また、ヒ素により形成したＮ型拡散層１７の増速拡散を防止でき、かつ容易に浅い接合を
形成することができる。
【００３１】
なお、熱酸窒化膜４形成においては、８５０℃において、ＮＯを原料ガスとして用いて
、酸化シリコン膜ＳｉＯ２とシリコン窒化膜Ｓｉ３Ｎ４との中間的性質を持つＳｉＯｘＮ
ｙとして熱酸膣化膜４を生成している。
【００３２】
ここでは、シリコン酸化膜の特性を向上させるために窒素を含有させて、水素が後に混
入しても影響を受けにくい強い結合を形成している。しかしながらゲート酸化膜中に窒素
を添加することでゲート酸化膜中の固定電荷や酸化膜／Ｓｉ界面の界面準位が増加するこ
とが知られており、トランジスタ特性が劣化する。本実施の形態のように窒化膜にＳｉ−
Ｈの少ない窒化膜をゲート側壁等に用いた場合、酸窒化膜をゲート絶縁膜に用いないこと
も可能である。その場合には、トランジスタの特性をさらに向上できる。
【００３３】
ここで、図６（ａ）にはＰ型シリコン基板上のＮウェル中にホウ素を添加した多結晶シ
リコン電極を用いたＭＯＳキャパシタのＣＶ特性が示される。この図６（ａ）で示される
特性は図７に示されるようなＭＯＳキャパシタにおいて測定されたものである。図７に示
されるＭＯＳキャパシタでは、Ｐ型半導体基板２０上のＮウエル２１中に酸化シリコン膜
２２を介してホウ素が添加されている多結晶シリコン層２３が形成されている。この多結
晶シリコン層２３の上にシリコン窒化膜Ｓｉ３Ｎ４２４が形成されている。このシリコン
窒化膜２４中の水素が多結晶シリコン層２３を突き抜けて酸化シリコン膜２２中に入り込
むことで、酸化シリコン膜２２に欠陥を形成する。この欠陥を介して多結晶シリコン層２
３中のホウ素、特に結晶粒界に偏析しているホウ素がＮウエル２１に入り込んでしまう。
【００３４】
図６（ｂ）では、フラットバンド電圧ＶＦＢは図６（ａ）中で特性が立ち上がる際の電
圧値に対応し、トランジスタの閾値に相当する。ここで、Ｃｏｘはシリコン酸化膜を光学
的に測定した場合の膜厚に応じた容量を示す。また、Ｃｇは実際のシリコン酸化膜の測定
値に応じた容量である。従って、Ｃｇ／Ｃｏｘはその値が１に近いことが好ましい。
【００３５】
ここで、図６（ａ）中でＤＣＳとして表示する従来のＳｉＨ２Ｃｌ２をシリコン原料ガ
スとしてアンモニアＮＨ３と反応させて、７８０℃において窒化膜を形成した場合にはＶ
ＦＢが大きくずれて、シリコン基板中にＢが拡散していることがわかる。一方本発明のよ
うに図６（ａ）中にＴＣＳで示されるＳｉＣｌ４をシリコン原料ガスとしてアンモニアＮ
Ｈ３と反応させて、７００℃で窒化膜を形成した場合にはこのようなＢの突き抜けがまっ
たく起こっていないことが分かる。
【００３６】
ここで、図６（ａ）でＤＣＳとＴＣＳの分布を比較すると明らかにＴＣＳの方がＤＣＳ
に比べてＶｇの値が小さいうちにＣｇ／Ｃｏｘの値が大きくなっていて、ＴＣＳが特性上
好ましい結果を示している。また、図６（ｂ）に示されるように水素濃度とＶＦＢの関係
を示す特性図によれば、窒化膜中のＳｉ−Ｈ濃度が増加すると、ＶＦＢのシフト量が増大
することがわかる。すなわち、ＳｉＣｌ４とＮＨ３とを反応させた場合には、７００℃で
は、０．１８Ｖ程度、７８０℃では０．１５Ｖ程度のＶＦＢが観測されている。また、Ｓ
ｉＨ２Ｃｌ２とＮＨ３とを反応させた場合には、７００℃では、０．３５Ｖ程度、７８０
℃では０．２３Ｖ程度のＶＦＢが観測されている。また、Ｓｉ２Ｃｌ６（図中ＨＣＤで示
す）をＮＨ３と反応させた場合には６５０℃で、０．７Ｖ程度のＶＦＢが観測されている
。
【００３７】
閾値のばらつきは、図６（ｂ）中でＳｉＨ濃度が０の場合に測定値の直線の縦軸との接
点である０．１７５Ｖに対して＋−０．０１Ｖ以下に抑えることが半導体装置の特性上好
ましい。そこで、測定値の直線が０．１７５Ｖに対して＋０．０１Ｖ加えられた位置は横
軸では１×１０２０ｃｍ-３であることから、その場合の成膜温度は８５０℃程度以上で
あることが確認されている。
【００３８】
さらにトランジスタで閾値電圧のばらつきを評価した結果、本実施の形態では従来例に
比較して閾値ばらつきが小さくなっていた。これはＢの突き抜けの仕方がトランジスタに
よって異なっていることにより閾値が変動しているためと考えられる。さらに従来方法で
形成した場合にはＮ型拡散層１２の拡散深さは２５ｎｍであるが本発明では２０ｎｍ程度
の深さとすることができる。これも窒化膜の水素による砒素の増速拡散が抑制されたため
と考えられる。
【００３９】
上記増速拡散のメカニズムは、窒化膜中の水素が窒化膜成膜後の高温工程によって脱離
し、その水素が上述の劣化を引き起こしていると考えられる。窒化膜中の水素はＳｉ−Ｈ
あるいはＮ−Ｈの形態で取り込まれているが、水素の挙動はＳｉ−ＨとＮ−Ｈの場合で大
きく異なり上記増速拡散、トンネル酸化膜劣化に対しては特にＳｉに結合したＨが支配的
な役割を果たしていることが明らかとなった。
【００４０】
そこで、Ｓｉ−Ｈ結合の無いあるいは少ない窒化膜を形成することが重要である。その
ためにＳｉＨ２Ｃｌ２を原料ガスとした場合には高温にて成膜を行うことにより、Ｓｉ−
Ｈ結合の少ない窒化膜を形成できる。また、原料ガスとして四塩化シリコンを用いること
によりＳｉ−Ｈ結合の無い窒化膜を形成できる。また、Ｓｉ２Ｃｌ６を原料ガスとして使
用し、７００℃以下の低温で窒化膜を成膜後に成膜温度より高い温度でかつ、８５０℃以
下の温度でアニールを行うことにより窒化膜中の水素を一旦脱離し、Ｓｉ−Ｈ結合の少な
い窒化膜を形成することができ、Ｓｉ−Ｈ結合の影響を抑制できる。
【００４１】
なお、上記のシリコン窒化膜の成膜温度や成膜後の高温加熱の温度は例えば、それぞれ
、成膜装置及び加熱装置に備え付けられた熱電対を使用して測定し、その測定温度に基づ
いて温度制御を行っている。また、Ｓｉ−Ｈ結合濃度は例えば、ＦＴ−ＩＲ法（フーリエ
変換赤外分光法）による赤外線の吸光度スペクトルを用いて測定できる。
【００４２】
［第２の実施形態］
本発明をＥＥＰＲＯＭに適用した第２の実施の形態について説明する。図８はＥＥＰＲ
ＯＭの上平面を示す図である。このＥＥＰＲＯＭの製造方法に係る工程が図８中でＡ−Ａ
´方向の断面図である制御電極方向の図面として、図９（ａ）及至図１３（ａ）に示され
る。また、このＥＥＰＲＯＭの製造方法に係る工程が図８中でＢ−Ｂ´方向の断面図であ
る制御電極方向と垂直な方向の断面図が図９（ｂ）及至図１３（ｂ）に示される。
【００４３】
図９（ａ）及び図９（ｂ）に示すようにシリコン基板３１上にトンネル酸化膜となるシ
リコン酸化膜３２を膜厚８ｎｍにて形成する。その後、浮遊ゲート電極となる多結晶シリ
コン膜３３を通常のＣＶＤ法にてシリコン酸化膜３２上に膜厚２００ｎｍにて形成する。
その後加工マスクとなるシリコン窒化膜３４を膜厚２００ｎｍにて形成する。この際、シ
リコン窒化膜３４は原料ガスとしてＳｉＨ２Ｃｌ２とＮＨ３を用いて８５０℃で成膜を行
う。その後レジストを用いた通常のリソグラフィー工程を用いて素子分離を行うための溝
３５を形成し、レジストを除去する。なお図９（ｂ）に示される方向では溝３５は示され
ない。
【００４４】
次に図１０（ａ）及び図１０（ｂ）に示すように、例えば１０５０℃、１０〜２０秒間
の急速熱酸化法により膜厚６ｎｍの酸化膜３６を形成した後、溝３５を膜厚５００ｎｍの
シリコン酸化膜３７で埋め込む。その後に化学的機械的平坦化法を用いてシリコン酸化膜
３７の上部を除去した後、シリコン窒化膜３４を熱燐酸で除去する。なお、図１０（ｂ）
では、シリコン窒化膜３４が除去される工程のみが示されている。
【００４５】
次に図１１（ａ）及び図１１（ｂ）に示すように第２の浮遊ゲート電極となる多結晶シ
リコン膜３８をＣＶＤ法にて膜厚１００ｎｍにて形成した後、通常のリソグラフィー工程
により浮遊ゲート電極に加工する。
【００４６】
次に図１２（ａ）及び図１２（ｂ）に示すように、電極間絶縁膜としてＯＮＯ膜３９を
ＣＶＤ法にて膜厚がそれぞれ、酸化膜６ｎｍ、窒化膜８ｎｍ、酸化膜６ｎｍとなるように
連続して形成する。ここで、ＯＮＯ膜３９は溝３５に埋め込まれた素子分離となるシリコ
ン酸化膜３７上の窪み形状に応じてその上面が窪んだ形状となっている。さらに制御電極
となる多結晶シリコン膜４０を膜厚３００ｎｍ堆積する。この多結晶シリコン膜４０は素
子分離となるシリコン酸化膜３７上の窪み形状に応じてその下面が下に凸な形状となって
、ＯＮＯ膜３９の上面の窪みを覆う。多結晶シリコン膜４０の上にシリコン窒化膜４１を
ＳｉＣｌ４とＮＨ３を原料ガスとして用いたＣＶＤ法にて例えば温度７００℃にて膜厚２
００ｎｍにて形成した後、通常のリソグラフィー工程を用いて制御電極４０、第２コント
ロール電極３８、第１コントロール電極３３をそれぞれパターニングして、溝４２により
分離する。
【００４７】
最後に、図１３（ａ）及び図１３（ｂ）に示すように１０５０℃での急速熱酸化法にて
溝４２表面及びシリコン窒化膜４１上表面上に酸化膜４３を１０ｎｍ形成する。さらにシ
リコン窒化膜４４をＳｉＣｌ４とＮＨ３を原料ガスとして例えば７００℃の成膜温度にて
、膜厚が２０ｎｍとなるように形成する。次いで、半導体基板３１中にイオン注入にて拡
散層４５を形成して、１０００℃以上で１０〜２０秒間急速熱処理法にて不純物の活性化
アニールを行って、拡散層の抵抗を下げる。この拡散層４５がＥＥＰＲＯＭのソース、ド
レインとして機能する。なお、図１３（ａ）では、図１２（ａ）と同じ形状が示されてい
て図１３（ｂ）のみに製造工程での特徴が示されている。
【００４８】
窒化膜として上述のようなＳｉ−Ｈの少ない膜を用いることでトラップ密度の上昇を大
幅に抑制できることがわかる。上述したようにシリコン窒化膜として、ＳｉＨ２Ｃｌ２を
原料ガスとして高温、特に８５０℃で成膜した場合には図１４に示すようにＳｉ−Ｈ結合
を大幅に減らすことができる。
【００４９】
特に８５０℃で成膜した場合には、Ｓｉ−Ｈ結合濃度は１．０×１０２０ｃｍ-３であ
り、ＮＨ濃度は４．０×１０２１ｃｍ-３であることが確認されている。また、７８０℃
で成膜した場合には、Ｓｉ−Ｈ濃度は２．５×１０２０ｃｍ-３であり、ＮＨ濃度は５．
０×１０２１ｃｍ-３であることが確認されている。さらに７００℃で成膜した場合には
、Ｓｉ−Ｈ濃度は８．０×１０２０ｃｍ-３であり、ＮＨ濃度は６．０×１０２１ｃｍ-３
であることが確認されている。このように成膜温度を７００℃から８５０℃まで変化させ
ることで、Ｓｉ−Ｈ濃度は８．０×１０２０ｃｍ-３、２．５×１０２０ｃｍ-３、１．０
×１０２０ｃｍ-３と急激に減少しているのに対して、ＮＨ濃度は６．０×１０２１ｃｍ-
３、５．０×１０２１ｃｍ-３、４．０×１０２１ｃｍ-３と直線的に減少している。
【００５０】
このようにシリコン窒化膜中の水素の挙動に影響しないＮ−Ｈ結合濃度は各成膜温度で
それほど変化していないが、Ｓｉ−Ｈ結合濃度は成膜温度を上昇させることで大幅に減少
している。Ｓｉ−Ｈ結合の濃度はこのようなシリコン窒化膜を用いることで通常の窒化膜
を用いた場合に比べて大幅にトンネル酸化膜の劣化を抑制することができ、特性の安定し
たＥＥＰＲＯＭを提供できる。
【００５１】
なお、上記のシリコン窒化膜の成膜温度や成膜後の高温加熱の温度及びＳｉ−Ｈ結合濃
度は第１の実施の形態同様に測定できる。また、トンネル絶縁膜中の水素濃度をＳＩＭＳ
（Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｓｃｏｐｙ：二次元イオン質
量分析装置）にて測定したところ、シリコン窒化膜中のＳｉ−Ｈ濃度が増加するに従って
、トンネル絶縁膜中の水素量が増加することがわかった。このように酸化膜中の水素濃度
を測定することでも本実施の形態の効果を確認できる。
【００５２】
［第２の実施の形態の変形例］
ここで、図９（ａ）及び９（ｂ）で示されたシリコン窒化膜３４形成の際に、使用され
ているＳｉＨ２Ｃｌ２の替わりにＳｉＣｌ４を用いることで７００℃程度の低温で成膜し
てもＳｉ−Ｈの無い膜を形成することができる。こうした場合、図１２（ａ）及び１２（
ｂ）で示されたシリコン窒化膜４１形成の際及び図１３（ｂ）に示されるシリコン窒化膜
４４の形成に使用される原料ガスＳｉＣｌ４と同一の原料ガスを使用することになり、シ
リコン窒化膜形成のために１種類のガスを用意することで製造方法が効率化される。この
ように形成されたシリコン窒化膜を用いることで通常のシリコン窒化膜を用いた場合に比
べて大幅にトンネル酸化膜の劣化を抑制することができる。
【００５３】
［第３の実施の形態］
窒化膜形成のための原料ガスとして、Ｓｉ２Ｃｌ６を用いて７００℃以下好ましくは５
５０℃で窒化膜を堆積した後、８００℃で熱処理を行うことで、Ｓｉ−Ｈ結合を大幅に低
減できる。Ｓｉ２Ｃｌ６を原料ガスとして窒化膜を低温で成膜することで、成膜直後のＳ
ｉ−Ｈ結合濃度は高くなるが、その後の熱工程で比較的低温でシリコンに結合した水素を
窒化膜から脱離することができる。例えば、Ｓｉ２Ｃｌ６を原料ガスとして５５０℃で成
膜した窒化膜は８００℃で熱処理することで成膜直後に６×１０２０ｃｍ-３あったＳｉ
−Ｈ結合濃度が２×１０２０ｃｍ-３に減少できる。
【００５４】
Ｓｉ−Ｈ結合は熱処理により脱離して素子特性に影響を及ぼすが、熱処理温度が８００
℃以下であれば、その影響を低減できる。またシリコン窒化膜の成膜温度を下げることで
窒化膜中の水素を脱離しやすくなる。ＮＭＯＳ、ＰＭＯＳトランジスタにおいては、この
実施の形態によるシリコン窒化膜をゲート電極周囲に設けることで、ホウ素の基板への突
き抜けやヒ素の基板への増速拡散を防止することができる。
【００５５】
シリコン窒化膜の成膜温度が高すぎる場合には、シリコンに結合している水素を抜くの
に高い温度が必要とされ、高い温度を加えた場合にはゲート絶縁膜に悪影響を与えるため
、できるだけ成膜温度を低くすることが好ましい。しかし、成膜温度を低くすると、窒化
膜の成長速度が遅くなってしまう。ここで、Ｓｉ２Ｃｌ６を用いることで、ＳｉＨ２Ｃｌ
２を原料ガスとして用いる場合よりも同じ成膜温度では高速に成膜している。このように
Ｓｉ２Ｃｌ６を用いて低温で高速に成膜した後、成膜温度よりも１５０℃〜２５０℃高く
設定された温度で加熱することで、ゲート絶縁膜を劣化させることなく、水素を脱離して
いる。すなわち、Ｓｉ２Ｃｌ６を原料ガスとして、６５０℃以下の成膜温度でシリコン窒
化膜を形成し、成膜温度以上で８００℃以下の温度で熱処理を行うことで、Ｓｉ−Ｈ濃度
の低いシリコン窒化膜を形成できる。
【００５６】
また、ＥＥＰＲＯＭにおいては、ゲート電極上のシリコン窒化膜をこの実施の形態によ
り設けることで、ホウ素の基板への突き抜けを防止してトンネル酸化膜の特性を維持する
ことができる。なお、ＥＥＰＲＯＭにおいては、熱窒化膜をトンネル酸化膜として利用す
ることで、ホウ素の半導体基板への突き抜けを防止でき、トンネル酸化膜の特性を向上す
ることができる。
【００５７】
ここで、図１５に示されるように、Ｓｉ２Ｃｌ６とＮＨ３を原料ガスとして５５０℃か
ら６５０℃の範囲で窒化膜を成膜後に８００℃でＮ２ガス中３０分間熱処理を行うことに
より窒化膜から水素を一旦除去した後、１０００℃の熱工程を行った場合のホウ素添加多
結晶シリコンをゲート電極に持つＭＯＳキャパシタのＣ−Ｖ特性が示される。ここで、キ
ャパシタの面積は０．１ｍｍ２で、窒化膜を用いない場合、窒化膜を用いて５５０℃、６
００℃、６５０℃でそれぞれ成膜した場合の電圧と容量の分布の関係が示されている。
【００５８】
窒化膜の成膜温度が下がるのに伴って、Ｓｉ−Ｈ結合が増加し、本来であればＶＦＢの
シフト量が増加する。しかしながら、８００℃という低温で、３０分間Ｎ２雰囲気で熱処
理を行うことで素子（ＭＯＳキャパシタ）の特性を劣化させることなく、Ｓｉに結合した
Ｈを脱離できる。この後、１０００℃の高温で熱処理を行う際には、既にＳｉ−Ｈ結合は
減少しており素子の特性劣化を抑制できる。８００℃熱処理時の窒化膜中のＳｉに結合し
たＨの脱離は窒化膜の成膜温度が低下するほど容易になり、図１５に示すように成膜温度
が低いほど特性の劣化が抑制できる。すなわち、成膜温度が低いほど、窒化膜を用いない
場合の特性に近づいている。
【００５９】
これにより従来シリコン酸化膜の特性を向上させるために窒素を含有させて後工程での
水素混入の影響を防いでいた酸窒化膜をトンネル酸化膜として採用することなくトンネル
酸化膜の特性を維持できる。
【００６０】
なお、上記のシリコン窒化膜の成膜温度や成膜後の高温加熱の温度及びＳｉ−Ｈ結合濃
度は第１の実施の形態同様に測定できる。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施の形態である半導体装置の製造方法の一工程を示す断面図。
【図２】（ａ）は、本発明の第１の実施の形態である半導体装置の製造方法の一工程を示す断面図。（ｂ）は、本発明の第１の実施の形態である半導体装置の製造方法の一工程を示す断面図。
【図３】（ａ）は、本発明の第１の実施の形態である半導体装置の製造方法の一工程を示す断面図。（ｂ）は、本発明の第１の実施の形態である半導体装置の製造方法の一工程を示す断面図。
【図４】（ａ）は、本発明の第１の実施の形態である半導体装置の製造方法の一工程を示す断面図。（ｂ）は、本発明の第１の実施の形態である半導体装置の製造方法の一工程を示す断面図。
【図５】（ａ）は、本発明の第１の実施の形態である半導体装置の製造方法の一工程を示す断面図。（ｂ）は、本発明の第１の実施の形態である半導体装置の製造方法の一工程を示す断面図。
【図６】（ａ）は、本発明の効果を示すＭＯＳキャパシタの容量−電圧特性を示す図。（ｂ）は、本発明の効果を示す水素濃度とＶｆｂの関係を示す図。
【図７】本発明の効果を示すＭＯＳキャパシタの構成図。
【図８】本発明の第２の実施の形態を示す上面図。
【図９】（ａ）は、本発明の第２の実施の形態である半導体装置の製造方法の一工程を示す図８中のＡ−Ａ´方向の断面図。（ｂ）は、本発明の第２の実施の形態である半導体装置の製造方法の一工程を示す図８中のＢ−Ｂ´方向の断面図。
【図１０】（ａ）は、本発明の第２の実施の形態である半導体装置の製造方法の一工程を示す図８中のＡ−Ａ´方向の断面図。（ｂ）は、本発明の第２の実施の形態である半導体装置の製造方法の一工程を示す図８中のＢ−Ｂ´方向の断面図。
【図１１】（ａ）は、本発明の第２の実施の形態である半導体装置の製造方法の一工程を示す図８中のＡ−Ａ´方向の断面図。（ｂ）は、本発明の第２の実施の形態である半導体装置の製造方法の一工程を示す図８中のＢ−Ｂ´方向の断面図。
【図１２】（ａ）は、本発明の第２の実施の形態である半導体装置の製造方法の一工程を示す図８中のＡ−Ａ´方向の断面図。（ｂ）は、本発明の第２の実施の形態である半導体装置の製造方法の一工程を示す図８中のＢ−Ｂ´方向の断面図。
【図１３】（ａ）は、本発明の第２の実施の形態である半導体装置の製造方法の一工程を示す図８中のＡ−Ａ´方向の断面図。（ｂ）は、本発明の第２の実施の形態である半導体装置の製造方法の一工程を示す図８中のＢ−Ｂ´方向の断面図。
【図１４】窒化膜中の水素濃度の成膜温度依存性を示す温度濃度特性図。
【図１５】ＭＯＳキャパシタの電圧と容量の関係を示す特性図。
【符号の説明】
【００６２】
１，２０  Ｐ型シリコン基板
２,９，１１，１４,１６  レジストマスク
３，２１  Ｎ型ウエル
４  熱酸窒化膜
５  多結晶シリコン層
６,７  ゲート電極
８，３６,４３  酸化膜
１０,１５  Ｐ型拡散層
１２，１７  Ｎ型拡散層
２０,１３,２４,３４,４１,４４  シリコン窒化膜
２２  酸化シリコン膜
２３，３３,３８,４０  多結晶シリコン膜
３１  シリコン基板
３２，３７  シリコン酸化膜
３５,４２  溝
３９  ＯＮＯ膜
４５  拡散層
【図１】
2007281469.tif 000003
【図２】
2007281469.tif 000004
【図３】
2007281469.tif 000005
【図４】
2007281469.tif 000006
【図５】
2007281469.tif 000007
【図６】
2007281469.tif 000008
【図７】
2007281469.tif 000009
【図８】
2007281469.tif 000010
【図９】
2007281469.tif 000011
【図１０】
2007281469.tif 000012
【図１１】
2007281469.tif 000013
【図１２】
2007281469.tif 000014
【図１３】
2007281469.tif 000015
【図１４】
2007281469.tif 000016
【図１５】
2007281469.tif 000017