(57)【要約】【課題】  各符号化方法で符号化された映像信号によって伝送される映像を高品質に表示できるように、ディスプレイを制御できるにも拘わらず、回路規模や消費電力等を削減可能なディスプレイの制御回路を実現する。【解決手段】  テレビジョン放送用の符号化方法で符号化された映像信号が入力される場合、各プログラマブルロジックＩＣ３１・３２には、各符号化方法に対応して記憶されたプログラムセットのうちの１つによって、当該映像信号のデコーダ回路５３ａと、インパルス駆動によってディスプレイを駆動するドライバ制御回路６２ａとが形成される。一方、コンピュータ画面の伝送用の符号化方法で符号化された映像信号が入力されるときには、プログラムセットが切り換えられ、当該映像信号のデコーダ回路５３ｂと、ホールド駆動によってディスプレイを駆動するドライバ制御回路６２ｂとが形成される。【選択図】  図１
2007218932.tif 000002
【特許請求の範囲】
【請求項１】
予め定められた複数の符号化方法のうち、いずれの符号化方法でエンコードされた映像信号が入力された場合でも、入力された映像信号をデコードしてディスプレイに表示すべき映像を取得すると共に、当該映像を表示するように上記ディスプレイを制御するディスプレイの制御回路において、
プログラム可能な論理回路と、
上記各符号化方法に対応したプログラムセットであって、入力された映像信号をデコードする処理を行う第１の論理回路および上記ディスプレイを駆動する処理を行う第２の論理回路を、上記プログラム可能な論理回路に形成させるプログラムセットを記憶する記憶回路と、
上記映像信号の符号化方法に応じて、上記プログラム可能な論理回路をプログラムするプログラムセットを切り換える切り換え回路とを備え、
上記記憶回路に記憶された複数のプログラムセットのうちの第１のプログラムセットと、第２のプログラムセットとでは、それぞれによってプログラムされたプログラム可能な論理回路が上記ディスプレイを駆動する際の駆動方法が、互いに異なっていることを特徴とするディスプレイの制御回路。
【請求項２】
上記第１のプログラムセットの場合の駆動方法は、動画表示用の駆動方法であり、
上記第２のプログラムセットの場合の駆動方法は、静止画表示用の駆動方法であることを特徴とする請求項１記載のディスプレイの制御回路。
【請求項３】
上記第１のプログラムセットの場合の駆動方法は、上記ディスプレイの画素の輝度を上記デコードされた映像を表示するための輝度に制御する表示期間の合間に、暗表示するための輝度に制御する暗表示期間を設ける駆動方法であり、
上記第２のプログラムセットの場合の駆動方法は、上記暗表示期間を設けず、常時表示期間とする駆動方法であるか、あるいは、上記第１のプログラムセットの場合と比較して、表示期間と暗表示期間との比率が異なる駆動方法であることを特徴とする請求項１記載のディスプレイの制御回路。
【請求項４】
上記第１のプログラムセットの場合の駆動方法は、映像のエッジ強調処理を含む駆動方法であり、
上記第２のプログラムセットの場合の駆動方法は、映像のエッジ強調処理を含まない駆動方法であるか、あるいは、上記第１のプログラムセットの場合と比較して、エッジの強調の程度の少ない駆動方法であることを特徴とする請求項１記載のディスプレイの制御回路。
【請求項５】
さらに、プログラム不可能な回路であって、インタレースの映像信号を、プログレッシブの映像信号に変換する変換回路と、
上記映像信号の符号化方法に応じて、当該変換回路へ電力供給するか否かを制御する電力供給制御回路とを備え、
上記第１の論理回路は、上記変換回路へ電力が供給されている場合は、デコードした映像信号を、上記変換回路を介して、上記第２の論理回路へ出力すると共に、上記変換回路へ電力が供給されていない場合は、デコードした映像信号を、上記変換回路を介さず、上記第２の論理回路へ出力することを特徴とする請求項１記載のディスプレイの制御回路。
【請求項６】
さらに、上記プログラム不可能な回路であって、映像信号の解像度を変換する変換回路と、
上記映像信号の符号化方法に応じて、当該変換回路へ電力供給するか否かを制御する電力供給制御回路とを備え、
上記第１の論理回路は、上記変換回路へ電力が供給されている場合は、デコードした映像信号を、上記変換回路を介して、上記第２の論理回路へ出力すると共に、上記変換回路へ電力が供給されていない場合は、デコードした映像信号を、上記変換回路を介さず、上記第２の論理回路へ出力することを特徴とする請求項１記載のディスプレイの制御回路。
【請求項７】
上記切り換え回路は、上記映像信号として入力されるデータ列、あるいは、当該映像信号と共に入力されるデータ列を解析して、上記映像信号の符号化方法を判定することを特徴とする請求項１記載のディスプレイの制御回路。
【請求項８】
上記第１の論理回路が形成されるプログラム可能な論理回路と、上記第２の論理回路が形成されるプログラム可能な論理回路とは、別のチップに設けられていることを特徴とする請求項１記載のディスプレイの制御回路。
【請求項９】
請求項１記載のディスプレイの制御回路と、
当該ディスプレイの制御回路によって制御されるディスプレイとを備えていることを特徴とする表示装置。
【請求項１０】
映像信号の符号化方法に応じて、上記プログラム可能な論理回路をプログラムするプログラムセットを切り換える切り換え回路を備えたディスプレイの制御回路であって、予め定められた複数の符号化方法のうち、いずれの符号化方法でエンコードされた映像信号が入力された場合でも、入力された映像信号をデコードしてディスプレイに表示すべき映像を取得すると共に、当該映像を表示するように上記ディスプレイを制御するディスプレイの制御回路に設けられたプログラム可能な論理回路をプログラムするプログラムであって、
上記各符号化方法に対応したプログラムセットを含み、
当該各プログラムセットは、入力された映像信号をデコードする処理を行う第１の論理回路および上記ディスプレイを駆動する処理を行う第２の論理回路を、上記プログラム可能な論理回路に形成させるプログラムセットであり、
上記記憶回路に記憶された複数のプログラムセットのうちの第１のプログラムセットと、第２のプログラムセットとでは、それぞれによってプログラムされたプログラム可能な論理回路が上記ディスプレイを駆動する際の駆動方法が、互いに異なっていることを特徴とするプログラム。
【請求項１１】
請求項１０記載のプログラムが記録された記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、予め定められた複数の符号化方法のうち、いずれの符号化方法でエンコードされた映像信号が入力された場合でも、入力された映像信号をデコードしてディスプレイに表示すべき映像を取得すると共に、当該映像を表示するように上記ディスプレイを制御するディスプレイの制御回路、それを備える表示装置、並びに、そのプログラムおよび記録媒体に関するものである。
【背景技術】
【０００２】
従来から、後述する特許文献１および２に示すように、ＦＰＧＡ（Field Programmable Gate Array ）は広く使用されている。例えば、特許文献１には、表示部を有するＩＣカードにＦＰＧＡ（Field Programmable Gate Array ）を設け、通信機能を利用して、ＩＣカード内部に構築されたロジックを変更することによって、ＩＣカードの用途を変更する構成が記載されている。また、特許文献２には、画像出力機器の種類に応じてＦＰＧＡで構成された画像処理回路の動作モードを切り換え可能な画像処理装置が記載されている。
【０００３】
一方、複数の符号化方法のいずれかで符号化された映像信号を表示する際には、汎用のパーソナルコンピュータ（ＰＣ）が広く使用されており、当該ＰＣでは、ＣＰＵ（Central Processing Unit ）が、映像信号の符号化方法に対応するデコードプログラムに従って、当該映像信号をデコードして、表示装置に表示させている。
【０００４】
また、ＰＣが表示可能な符号化方法の増大に伴なって、ＰＣのモニタ画面にテレビジョン放送を表示可能なＰＣも、使用されている。さらに、それとは逆に、ＰＣのグラフィックカードがテレビジョン受像機の入力可能な映像信号を出力したり、ＰＣからモニタへの信号を変換するスキャンコンバータなどを用いて、ＰＣの画面を、テレビジョン放送の受像機に表示することも行われている。
【特許文献１】特開平１０−２６９３２８号公報（公開日：1998年１０月９日）
【特許文献２】特開平１１−３１７８８７号公報（公開日：1999年１１月１６日）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記ＰＣでは、ＣＰＵによるソフトウェア・コーデックが行われているため、信号処理の負荷が大きい。したがって、滑らかに映像を表示するためには、高速なＣＰＵ、および、膨大なメモリが必要になり、発熱・消費電力の増大を引き起こしてしまう。ここで、特に、モバイル端末では、発熱・消費電力の削減が強く要求されるため、発熱・消費電力の増大は、特に問題になる。
【０００６】
また、ＰＣのモニタ上に、テレビジョン放送を表示すると、ＰＣのモニタは、ＰＣ用の駆動方法（絵造りの方法）、すなわち、主に静止画を表示するための駆動方法で駆動されているため、テレビジョン放送の受像機で、テレビジョン放送を見る場合よりも、動画性能や迫力の点で劣るという問題がある。これとは逆に、テレビジョン放送の受像機でＰＣの画面を見る場合は、当該受像機は、テレビジョン放送用の駆動方法、すなわち、動画像表示用の駆動方法で駆動される。したがって、インパルス駆動やエッジ強調等の画像処理が行われるため、ユーザの目に負担がかかってしまう。
【０００７】
なお、上記特許文献１のＩＣカードは、用途に応じて、ＩＣカード内のロジックを切り換える構成であり、上記特許文献２の画像処理装置は、画像出力機器に応じて、画像処理装置内の動作モードを切り換える構成である。したがって、仮に、上記ＰＣと各特許文献とを組み合わせたとしても、回路規模や消費電力等の削減と、各符号化方法で符号化された映像信号によって伝送される映像を表示品質向上とを達成することはできない。
【０００８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、各符号化方法で符号化された映像信号によって伝送される映像を高品質に表示できるように、ディスプレイを制御できるにも拘わらず、回路規模や消費電力等を削減可能なディスプレイの制御回路を実現することにある。
【課題を解決するための手段】
【０００９】
本発明に係るディスプレイの制御回路は、上記課題を解決するために、予め定められた複数の符号化方法のうち、いずれの符号化方法でエンコードされた映像信号が入力された場合でも、入力された映像信号をデコードしてディスプレイに表示すべき映像を取得すると共に、当該映像を表示するように上記ディスプレイを制御するディスプレイの制御回路において、プログラム可能な論理回路と、上記各符号化方法に対応したプログラムセットであって、入力された映像信号をデコードする処理を行う第１の論理回路および上記ディスプレイを駆動する処理を行う第２の論理回路を、上記プログラム可能な論理回路に形成させるプログラムセットを記憶する記憶回路と、上記映像信号の符号化方法に応じて、上記プログラム可能な論理回路をプログラムするプログラムセットを切り換える切り換え回路とを備え、上記記憶回路に記憶された複数のプログラムセットのうちの第１のプログラムセットと、第２のプログラムセットとでは、それぞれによってプログラムされたプログラム可能な論理回路が上記ディスプレイを駆動する際の駆動方法が、互いに異なっていることを特徴としている。なお、互いに異なる駆動方法としては、例えば、暗表示期間を設けるか否かが互いに異なる駆動方法、暗表示期間の長さが互いに異なる駆動方法、エッジ強調処理の有無が互いに異なる駆動方法、エッジ強調処理の程度が互いに異なる駆動方法、階調遷移強調の程度が互いに異なる駆動方法、インタレース／プログレッシブ変換の有無または方法が互いに異なる駆動方法、スケーリング変換（解像度変換）の有無または方法が互いに異なる駆動方法などが挙げられる。
【００１０】
上記構成において、ディスプレイの制御回路に設けられたプログラム可能な論理回路をプログラムするプログラムセットは、ディスプレイの制御回路に入力される映像信号の符号化方法に応じて切り換えられる。
【００１１】
したがって、あるプログラムセットでプログラムされているときに使用される論理回路と、他のプログラムセットでプログラムされているときに使用される論理回路との双方を、プログラム可能な論理回路によって実現することができ、あるプログラムセットでプログラムされている間には、他のプログラムセットでプログラムされている間に形成されていた論理回路を形成しないようにすることができる。
【００１２】
この結果、以下の構成、すなわち、あるプログラムセットによって行われる処理のための回路と、他のプログラムセットによって行われる処理のための回路との双方を、ディスプレイの制御回路に設ける構成と比較して、ディスプレイの制御回路の回路規模、消費電力、寸法および重量を削減できる。これにより、上記各符号化方法で符号化された映像信号による映像の表示を制御できるにも拘わらず、物理的にコンパクトで安価なディスプレイの制御回路を実現できる。
【００１３】
また、上記各プログラムセットには、対応する符号化方法の映像信号をデコードする論理回路を上記プログラム可能な論理回路に形成するためのプログラムだけではなく、上記ディスプレイを制御する論理回路を形成するためのプログラムも含まれている。さらに、上記記憶回路に記憶された複数のプログラムセットのうちの第１のプログラムセットと、第２のプログラムセットとでは、それぞれによってプログラムされたプログラム可能な論理回路が上記ディスプレイを駆動する際の駆動方法が、互いに異なっている。したがって、映像信号の符号化方法に応じたデコード方法によって、映像信号をデコードするだけではなく、当該符号化方法で符号化された映像信号に適した駆動方法でディスプレイを駆動できる。
【００１４】
ここで、一般に、適切な符号化方法は、映像の種類によって異なっている。例えば、動画に適した符号化方法と、静止画に適した符号化方法とは互いに異なっていることが多く、特に、圧縮率を向上させようとすると、より映像の性質に応じた符号化方法を採用する必要がある。
【００１５】
したがって、映像信号の符号化方法で符号化された映像信号に適した駆動方法でディスプレイを駆動することによって、各符号化方法のいずれを駆動する場合でもディスプレイを駆動する際の駆動方法が固定されている構成と比較して、より高品質な映像をディスプレイに表示させることができる。
【００１６】
また、上記構成に加えて、上記第１のプログラムセットの場合の駆動方法は、動画表示用の駆動方法であり、上記第２のプログラムセットの場合の駆動方法は、静止画表示用の駆動方法であってもよい。
【００１７】
ここで、一般に、動画表示に最適な駆動方法と静止画表示に最適な駆動方法とは互いに異なっていることが多い。したがって、ディスプレイの駆動方法を固定すると、動画または静止画の双方で画質の良好な表示を行うことが難しい。また、動画に適した符号化方法と静止画に適した符号化方法とは互いに異なっている。
【００１８】
この結果、映像信号の符号化方法に応じて、動画表示用の駆動方法と静止画表示用の駆動方法とを切り換えることによって、動画に適した符号化方法で符号化された映像信号が入力された場合は、動画用の駆動方法でディスプレイを駆動し、静止画に適した符号化方法で符号化された映像信号が入力された場合は、静止画用の駆動方法でディスプレイを駆動できる。したがって、いずれの符号化方法の映像信号が入力された場合でも、高品質な映像を表示できる。
【００１９】
さらに、上記構成に加えて、上記第１のプログラムセットの場合の駆動方法は、上記ディスプレイの画素の輝度を上記デコードされた映像を表示するための輝度に制御する表示期間の合間に、暗表示するための輝度に制御する暗表示期間を設ける駆動方法であり、上記第２のプログラムセットの場合の駆動方法は、上記暗表示期間を設けず、常時表示期間とする駆動方法であるか、あるいは、上記第１のプログラムセットの場合と比較して、表示期間と暗表示期間との比率が異なる駆動方法であってもよい。
【００２０】
ここで、暗表示期間を設けないか、暗表示期間の長さが短すぎると、ディスプレイの輝度を向上できる一方で、動きの多い映像を表示する場合にボケ（動きボケ）が発生する可能性が高くなってしまう。これに対して、暗表示期間の長さが長すぎると、より動きの多い映像であっても動きボケの発生を抑止できる一方で、ディスプレイの輝度が低下してしまう。
【００２１】
したがって、暗表示期間の長さは、動きボケの抑制とディスプレイの輝度向上とのバランスが最も良いように設定することが望ましい。ただし、映像信号の種類が互いに異なり、適切な符号化方法が互いに異なっている映像信号同士では、映像の動き量の想定値等も互いに異なることが多いので、いずれの符号化方法の映像信号を表示する場合にもバランスがよいように、暗表示期間の長さを設定することが難しい。
【００２２】
これに対して、上記構成では、映像信号の符号化方法に応じて、暗表示期間の長さ（０も含む）を切り換えることができる。したがって、いずれの符号化方法の映像信号が入力された場合でも、高品質な映像を表示できる。
【００２３】
さらに、上記構成に加えて、上記第１のプログラムセットの場合の駆動方法は、映像のエッジ強調処理を含む駆動方法であり、上記第２のプログラムセットの場合の駆動方法は、映像のエッジ強調処理を含まない駆動方法であるか、あるいは、上記第１のプログラムセットの場合と比較して、エッジの強調の程度の少ない駆動方法であってもよい。
【００２４】
ここで、エッジを強調すると、動きの多い映像を表示する場合でも、ボケが視認される可能性を抑制できる一方で、必要以上にエッジを強調すると、入力された映像信号の示す映像とは異なる映像が表示されたり、目に負担がかかってしまう。したがって、エッジ強調処理の有無またはエッジ強調の程度は、両者のバランスを取るように設定することが望ましい。ところが、映像信号の種類が互いに異なり、適切な符号化方法が互いに異なっている映像信号同士では、映像の動き量の想定値等も互いに異なることが多いので、いずれの符号化方法の映像信号を表示する場合にもバランスがよいように、エッジ強調の程度を設定することが難しい。
【００２５】
これに対して、上記構成では、映像信号の符号化方法に応じて、エッジ強調の程度（強調しないことも含む）を切り換えることができる。したがって、いずれの符号化方法の映像信号が入力された場合でも、高品質な映像を表示できる。
【００２６】
また、上記構成に加えて、さらに、上記プログラム不可能な回路であって、インタレースの映像信号を、プログレッシブの映像信号に変換する変換回路と、上記映像信号の符号化方法に応じて、当該変換回路へ電力供給するか否かを制御する電力供給制御回路とを備え、上記第１の論理回路は、上記変換回路へ電力が供給されている場合は、デコードした映像信号を、上記変換回路を介して、上記第２の論理回路へ出力すると共に、上記変換回路へ電力が供給されていない場合は、デコードした映像信号を、上記変換回路を介さず、上記第２の論理回路へ出力してもよい。さらに、上記構成に加えて、上記プログラム不可能な回路であって、映像信号の解像度を変換する変換回路と、上記映像信号の符号化方法に応じて、当該変換回路へ電力供給するか否かを制御する電力供給制御回路とを備え、上記第１の論理回路は、上記変換回路へ電力が供給されている場合は、デコードした映像信号を、上記変換回路を介して、上記第２の論理回路へ出力すると共に、上記変換回路へ電力が供給されていない場合は、デコードした映像信号を、上記変換回路を介さず、上記第２の論理回路へ出力してもよい。
【００２７】
ここで、インタレースの映像信号をプログレッシブな映像信号に変換する処理（Ｉ／Ｐ変換処理）、あるいは、解像度を変換する処理は、表示品質を向上させようとすると、比較的複雑な処理が必要になり、当該処理もプログラム可能な論理回路で実現しようとすると、ディスプレイの制御回路全体の回路規模が増大する虞れがある。
【００２８】
これに対して、上記構成では、プログラム不可能な変換回路が設けられており、当該変換回路がＩ／Ｐ変換あるいは解像度変換処理を行うので、プログラム可能な論理回路の回路規模の増大を防止できる。
【００２９】
なお、この場合でも、デコード処理やディスプレイの制御処理は、プログラム可能な論理回路で行われているので、符号化方法毎にデコード処理や制御処理を行う構成よりも、ディスプレイの制御回路の回路規模や消費電力等を削減できる。
【００３０】
さらに、上記構成では、電力供給制御回路が、映像信号の符号化方法に応じて、変換回路へ電力供給するか否かを制御するので、Ｉ／Ｐ変換や解像度変換が不要な映像に適した符号化方法の場合は、変換回路への電力供給を停止できる。したがって、常時、変換回路へ電力を供給する構成よりも、ディスプレイの制御回路の消費電力を削減できる。
【００３１】
ところで、上記切り換え回路は、例えば、ユーザからの指示などに応じて、映像信号の符号化方法を判定してもよいが、上記構成に加えて、上記切り換え回路は、上記映像信号として入力されるデータ列、あるいは、当該映像信号と共に入力されるデータ列を解析して、上記映像信号の符号化方法を判定してもよい。なお、映像信号と共に入力されるデータ列としては、例えば、映像信号を伝送する場合に映像信号を示すデータ列に付されるヘッダなどが挙げられる。
【００３２】
当該構成では、上記映像信号として入力されるデータ列、あるいは、当該映像信号と共に入力されるデータ列の解析によって、上記映像信号の符号化方法が判定されるので、自動的に映像信号の符号化方法を判定でき、ユーザが逐次指示する構成よりも、ユーザの手間を削減できる。
【００３３】
また、上記構成に加えて、上記第１の論理回路が形成されるプログラム可能な論理回路と、上記第２の論理回路が形成されるプログラム可能な論理回路とは、別のチップに設けられていてもよい。
【００３４】
当該構成では、両プログラム可能な論理回路の一方のみをプログラムすることができる。例えば、駆動方法を変更せず、デコード方法のみを切り換える場合は、第１の論理回路が形成されるプログラム可能な論理回路のみをプログラムできる。したがって、プログラムの切り換え時間を短縮できる。また、各プログラムの規模が小さくなるので、プログラム修正時のコンパイルの時間も短縮できる。加えて、各プログラム可能な論理回路の回路規模が小さくなるので、ディスプレイの制御回路を製造する際、そのプログラム可能な論理回路として使用可能な素子（製品）の選択肢を増やすことができる。
【００３５】
さらに、本発明に係る表示装置は、上記課題を解決するために、上記ディスプレイの制御回路と、当該ディスプレイの制御回路によって制御されるディスプレイとを備えていることを特徴としている。
【００３６】
ここで、上記ディスプレイの制御回路は、上述したように、各符号化方法で符号化された映像信号によって伝送される映像を高品質に表示できるように、ディスプレイを制御できるにも拘わらず、回路規模や消費電力等を削減できる。したがって、当該ディスプレイの制御回路を備えることによって、高品質な表示が可能で、しかも、物理的にコンパクトで安価な表示装置を実現できる。
【００３７】
また、本発明に係るプログラムは、上記課題を解決するために、映像信号の符号化方法に応じて、上記プログラム可能な論理回路をプログラムするプログラムセットを切り換える切り換え回路を備えたディスプレイの制御回路であって、予め定められた複数の符号化方法のうち、いずれの符号化方法でエンコードされた映像信号が入力された場合でも、入力された映像信号をデコードしてディスプレイに表示すべき映像を取得すると共に、当該映像を表示するように上記ディスプレイを制御するディスプレイの制御回路に設けられたプログラム可能な論理回路をプログラムするプログラムであって、上記各符号化方法に対応したプログラムセットを含み、当該各プログラムセットは、入力された映像信号をデコードする処理を行う第１の論理回路および上記ディスプレイを駆動する処理を行う第２の論理回路を、上記プログラム可能な論理回路に形成させるプログラムセットであり、上記記憶回路に記憶された複数のプログラムセットのうちの第１のプログラムセットと、第２のプログラムセットとでは、それぞれによってプログラムされたプログラム可能な論理回路が上記ディスプレイを駆動する際の駆動方法が、互いに異なっていることを特徴としている。また、本発明に係る記録媒体には、当該プログラムが記録されている。
【００３８】
当該プログラムが上記プログラム可能な論理回路によって読み取り可能な記憶回路に格納されると、当該プログラム可能な論理回路を含むディスプレイの制御回路は、上記ディスプレイの制御回路として動作する。したがって、上述したディスプレイの制御回路と同様に、各符号化方法で符号化された映像信号によって伝送される映像を高品質に表示できるように、ディスプレイを制御できるにも拘わらず、回路規模や消費電力等を削減できる。
【発明の効果】
【００３９】
本発明によれば、入力された映像信号をデコードする処理を行う第１の論理回路と上記ディスプレイを駆動する処理を行う第２の論理回路とをプログラム可能な論理回路に形成させるプログラムセットを、ディスプレイの制御回路に入力される映像信号の符号化方法に応じて切り換えることができるので、各符号化方法で符号化された映像信号によって伝送される映像を高品質に表示できるように、ディスプレイを制御できるにも拘わらず、回路規模や消費電力等を削減できる。したがって、テレビジョン放送とコンピュータのデスクトップ画面とを切り換えて表示可能なディスプレイの制御回路をはじめとして、種々のディスプレイの制御回路として広く使用できる。
【発明を実施するための最良の形態】
【００４０】
〔第１の実施形態〕
本発明の一実施形態について図１ないし図７に基づいて説明すると以下の通りである。すなわち、図２に示すように、本実施形態に係るネットワークシステム１は、テレビジョン放送およびコンピュータのデスクトップ画面を、テレビジョン放送の受信機およびコンピュータ本体から離れた場所から確認可能なシステムであって、テレビジョン放送を受信する受信機本体２と、例えば、パーソナルコンピュータなどからなるコンピュータ３と、無線伝送経路を介して、両装置２・３と通信可能なディスプレイ端末（表示装置）４とを備えている。
【００４１】
なお、両装置２・３とディスプレイ端末４とが互いに通信できれば、例えば、両装置２・３が有線のローカルエリアネットワーク（ＬＡＮ）によって互いに接続され、当該ＬＡＮに接続された無線ルータを介して、両装置２・３がディスプレイ端末４と通信してもよいが、以下では、一例として、両装置２・３が、それぞれ無線通信機能を有しており、例えば、ＩＥＥＥ（米国電気電子技術者協会）８０２．１１ｂなど、予め定められた規格に従って、両装置２・３がディスプレイ端末４と直接通信できる場合について説明する。
【００４２】
上記受信機本体２は、所望のチャンネルのテレビジョン放送を、例えば、アンテナなどによって受信すると共に、当該テレビジョン放送を、予め定められた映像フォーマット（例えば、ＭＰＥＧ（Moving Picture Expert Group ）２など）にエンコードし、当該フォーマットの映像データを、予め定められた無線通信の規格に従って、ディスプレイ端末４に送信できる。これにより、ディスプレイ端末４は、受信機本体２から離れて配置可能であるにも拘わらず、選局されたテレビジョン放送を表示できる。
【００４３】
本実施形態に係る受信機本体２は、無線通信時の物理層として、ＩＥＥＥ８０２．１１ｂを採用している。また、本実施形態に係る受信機本体２は、データリンク層の媒体アクセス制御（ＭＡＣ）の方式として、帯域保証型のＭＡＣプロトコルを採用している。
【００４４】
本実施形態では、帯域保証型のＭＡＣプロトコルの一例として、ＩＥＥＥ８０２．１１ｅを採用している。当該ＩＥＥＥ８０２．１１ｅでは、ある機器が、ある通信チャネルを用いて通信している間（より詳細には、当該機器と通信相手との間でコネクションが確立されている間中；実際には、ディスプレイ端末４が受信機本体２からのテレビジョン放送を表示している間中）、当該通信チャネルを占有し続ける。したがって、他の機器は、当該通信チャネルで通信できない代わりに、現在通信チャネルを占有している機器は、通信チャネルを共有する場合よりも効率よく、映像データを送信できる。この結果、例えば、物理層として、ＩＥＥＥ８０２．１１ｂを採用し、送信するデータがＭＰＥＧ２でエンコードされた映像データであったとしても、受信機本体２は、ディスプレイ端末４におけるコマ落ち等の不具合を発生させることなく、映像データをディスプレイ端末４へ送信し続けることができる。
【００４５】
なお、上記帯域保証型のＭＡＣプロトコルとして、ＩＥＥＥの規格に準拠しない独自プロトコルを使用してもよい。このような帯域保証型のＭＡＣプロトコルの例として、例えば、シャープ株式会社が開発したＳＳ７００という商品化されているＭＡＣプロトコルを用いても動作することが確認されている。このように、ＩＥＥＥの規格に準拠しない独自のＭＡＣプロトコルを用いることによって、動画コンテンツがパソコンを通過することを防止でき、この点では、著作権保護の観点から好ましい。
【００４６】
また、本実施形態に係る受信機本体２は、上記映像データを送信する際、ＭＡＣ層の上層には、ネットワーク層およびトランスポート層（例えば、ＴＣＰ／ＩＰ：Transmission Control Protocol / Internet Protocol ）を設けず、ＭＡＣ層へ、上記映像データを直接渡している。ここで、上述したように、ネットワークシステム１では、受信機本体２とディスプレイ端末４とが直接通信しており、受信機本体２は、帯域保証型のＭＡＣプロトコルを採用している。したがって、ネットワーク層およびトランスポート層が設けられていないにも拘わらず、受信機本体２は、何ら支障なく、ディスプレイ端末４へ映像データを送信できる。また、これに伴なって、受信機本体２およびディスプレイ端末４での処理が簡略化されている。
【００４７】
さらに、受信機本体２は、ディスプレイ端末４から、例えば、選局指示などの操作受付を示す操作データを受信すると、当該操作データの示す操作に応じた処理（例えば、選局処理など）を行うことができる。
【００４８】
加えて、本実施形態に係る受信機本体２は、テレビジョン放送あるいは外部から入力された映像の録画装置、および、録画した映像を示す映像データ、あるいは、図示しない記録装置から読み出された映像データの配信装置としての機能も兼ねている。なお、以下では、説明の便宜上、両映像データを録画映像データと称する。
【００４９】
具体的には、本実施形態に係る受信機本体２は、テレビジョン放送、外部から入力された映像、あるいは、図示しない記録装置から読み出された映像を、予め定められたフォーマットでエンコードすると共に、エンコードされた映像データを、上記録画映像データとして、上記記録装置に格納することができる。本実施形態では、当該フォーマットの一例として、ＭＰＥＧ４が採用されている。
【００５０】
また、上記受信機本体２は、テレビジョン放送をエンコードして作成した映像データを送信する場合と同様に、上記記録装置に記録された、上記フォーマットの映像データ（録画映像データ）を、予め定められた無線通信の規格に従って、ディスプレイ端末４に送信できる。なお、本実施形態に係る受信機本体２は、テレビジョン放送の映像データを送信する場合と同様に、録画映像データを、帯域保証型のＭＡＣプロトコル（例えば、ＩＥＥＥ８０２．１１ｅ）で送信している。
【００５１】
これにより、ディスプレイ端末４は、受信機本体２から離れて配置可能であるにも拘わらず、受信機本体２がアクセス可能な記録装置に記録された録画映像データの示す映像を表示できる。
【００５２】
さらに、受信機本体２は、ディスプレイ端末４から、例えば、録画映像データの選択指示や選択のためのリスト表示などの操作受付を示す操作データを受信すると、当該操作データの示す操作に応じた処理（例えば、選択した録画映像データの送信処理や選択可能な録画映像データのリストの送信処理など）を行うことができる。
【００５３】
また、コンピュータ３は、リモートデスクトップシステムのサーバとして動作可能であり、コンピュータ３のディスプレイ（図示せず）に表示されているデスクトップ画面自体、あるいは、仮想のデスクトップ画面を、予め定められた手順でエンコード（符号化）すると共に、エンコードされた映像データを、クライアント装置としてのディスプレイ端末４へ送信できる。これにより、コンピュータ３は、当該デスクトップ画面を、クライアントとなるディスプレイ端末４に表示させることができる。なお、デスクトップ画面は、一部のみが変更され、残余の部分が変化しないことも多いので、本実施形態に係るコンピュータ３は、デスクトップ画面全体を符号化したデータ列を送信するだけではなく、デスクトップ画面のうちの一部のみを符号化したデータ列も送信できるように構成されている。この場合であっても、ディスプレイ端末４は、画面の一部のみを符号化して生成されたデータ列と、これまでに受信したデータ列とから、デスクトップ画面全体を復元できる。
【００５４】
また、コンピュータ３は、例えば、ポインティングデバイスによって入力される位置情報や、キーボードなどによって入力されるキャラクタ情報など、上記ディスプレイ端末４からの入力操作を示す操作データを受け付け、当該操作データに基づいて、上記キーボードおよびポインティングデバイスなどの入力装置がコンピュータ３に接続されている場合と同様の処理を行って、クライアント（ディスプレイ端末４）からの操作データの操作を、上記デスクトップ画面への操作として反映させることができる。
【００５５】
この結果、ディスプレイ端末４は、コンピュータ３から離れて配置可能であるにも拘わらず、コンピュータ３に有線で接続されたディスプレイと同様にコンピュータ３のデスクトップ画面をユーザへ表示できると共に、コンピュータ３に有線で接続された入力装置（図示せず）と同様に、ユーザの操作を受け付け、コンピュータ３へ伝えることができる。
【００５６】
また、本実施形態に係るコンピュータ３は、無線通信時の物理層として、ＩＥＥＥ８０２．１１ｂを採用しており、本実施形態に係る受信機本体２は、データリンク層の媒体アクセス制御（ＭＡＣ）の方式として、ベストエフォート型のＭＡＣプロトコルを採用している。
【００５７】
本実施形態では、ベストエフォート型のＭＡＣプロトコルの一例として、ＩＥＥＥ８０２．１１を採用している。当該ＩＥＥＥ８０２．１１では、ある機器が、ある通信チャネルを用いてパケットを送受信する際、当該機器と通信相手との間でコネクションが確立されている間であっても、実際に送受するパケットがない場合は、予め定められたタイミング（例えば、各パケットの通信が終了する毎など）で通信チャネルを開放するように構成されている。したがって、ネットワークシステム１内に無線通信可能な機器が複数存在する場合であっても、上記占有する構成とは異なり、他の機器の通信を阻害することがなく、これら複数の機器間で、通信チャネルを共有できる。なお、この場合であっても、デスクトップ画面は、テレビジョン放送を示す映像データと比較して、リアルタイムに表示する必要が余りないので、コンピュータ３は、何ら支障なく、ディスプレイ端末４へデスクトップ画面を表示させることができる。
【００５８】
なお、本実施形態に係るコンピュータ３にて動作しているリモートデスクトップシステムのサーバ（図示せず）は、ＴＣＰ／ＩＰで通信するように構成されている。これに伴なって、本実施形態に係るコンピュータ３では、上記データリンク層（ＭＡＣ層／ＬＬＣ層）の上層に、ネットワーク層およびトランスポート層としてのＴＣＰ／ＩＰ層が設けられており、当該ＴＣＰ／ＩＰ層は、上記サーバから、リモートデスクトップシステム用のプロトコルのデータ列を受け取ると、当該データ列に、例えば、ＴＣＰ／ＩＰプロトコルのヘッダなど、ＴＣＰ／ＩＰプロトコルでの伝送用のデータを付加して、ＴＣＰ／ＩＰプロトコルのフォーマットのデータ列を生成し、当該データ列を送信するように、上記データリンク層へ指示できる。同様に、ＴＣＰ／ＩＰ層は、当該データリンク層から、ＩＰプロトコルのフォーマットのデータ列を受け取ると、当該データ列から、ＴＣＰ／ＩＰプロトコルでの伝送用のデータを取り除いて、リモートデスクトップシステム用のプロトコルのデータ列を生成し、上記サーバへ渡すことができる。
【００５９】
一方、本実施形態に係るディスプレイ端末４には、図３に示すように、無線通信するためのアンテナとしてのフィルムアンテナ１１と、当該フィルムアンテナ１１に接続され、ベースバンド信号と無線信号との間の変復調を行う無線通信用ＩＣ（Integrated Circuit）１２と、例えば、液晶表示パネルなどからなるディスプレイ１３と、無線通信用ＩＣ１２およびディスプレイ１３の間に介在し、無線通信用ＩＣ１２を介して表示が指示された映像を表示するように、ディスプレイ１３を制御可能なコントローラ部（ディスプレイの制御回路）１４とが設けられている。
【００６０】
本実施形態に係るディスプレイ１３は、例えば、液晶表示装置によって実現されており、図４に示すように、マトリクス状に配された画素を有する画素アレイ２１と、当該画素アレイ２１のデータ信号線を駆動するデータ信号線駆動回路２２と、画素アレイ２１の走査信号線を駆動する走査信号線駆動回路２３とを備えている。上記画素アレイ２１は、複数のデータ信号線と、各データ信号線に、それぞれ交差する複数の走査信号線とを備えており、データ信号線および走査信号線の組み合わせ毎に、画素が設けられている。
【００６１】
ここで、走査信号線駆動回路２３は、上記各走査信号線へ、例えば、電圧信号など、選択期間か否かを示す信号を出力している。また、走査信号線駆動回路２３は、選択期間を示す信号を出力している走査信号線を、外部から与えられるタイミング信号に基づいて変更している。これにより、各走査信号線は、予め定められたタイミングで、順次選択される。
【００６２】
さらに、データ信号線駆動回路２２は、映像信号として、時分割で入力される各画素への映像データを、所定のタイミングでサンプリングするなどして、それぞれ抽出する。さらに、データ信号線駆動回路２２は、走査信号線駆動回路２３が選択中の走査信号線に対応する各画素へ、当該各画素に対応するデータ信号線をそれぞれ介して、各画素への映像データに応じた出力信号を出力する。
【００６３】
一方、各画素は、自らに対応する走査信号線が選択されている間に、自らに対応するデータ信号線に与えられた出力信号に応じて、発光する際の輝度や透過率などを調整して、自らの明るさを決定する。
【００６４】
ここで、走査信号線駆動回路２３は、走査信号線を順次選択している。したがって、画素アレイ２１の全画素を構成する画素を、それぞれへの映像データが示す明るさ（階調）に設定でき、画素アレイ２１へ表示される画像を更新できる。
【００６５】
また、本実施形態に係るディスプレイ１３は、ディスプレイ１３のデータ信号線駆動回路２２および走査信号線駆動回路２３を制御するタイミングコントローラを備えておらず、両駆動回路２２・２３は、コントローラ部１４に直接（タイミングコントローラを介さずに）接続されている。
【００６６】
一方、本実施形態に係るコントローラ部１４には、プログラム可能な論理回路を含むプログラマブルロジックＩＣ３１・３２と、両プログラマブルロジックＩＣ３１・３２の間に配され、例えば、インタレース信号からプログレッシブ信号への変換（Ｉ／Ｐ変換）やスケーリング処理などの解像度変換処理を行う解像度変換回路（変換回路）３３が設けられている。さらに、上記コントローラ部１４は、上記各プログラマブルロジックＩＣ３１・３２のプログラムするためのプログラムセットをそれぞれ記憶するＲＯＭ（Read Only Memory）４１・４２と、プログラムセットの切り換えタイミングになったことを検出したときに、上記プログラマブルロジックＩＣ３１・３２が読み込むべきプログラムセットを出力するように、当該ＲＯＭ４１・４２を制御すると共に、上記プログラマブルロジックＩＣ３１・３２へ、ＲＯＭ４１・４２からのプログラムの読み込みを指示するプログラムセット選択回路４３とを備えており、プログラマブルロジックＩＣ３１・３２は、それぞれに対応するＲＯＭ４１・４２に格納された複数のプログラムセットのいずれかに従って、自らの論理回路をプログラムできる。なお、上記ＲＯＭ４１・４２が特許請求の範囲に記載の記憶回路に対応しており、プログラムセット選択回路４３が切り換え回路および電力供給制御回路に対応する。
【００６７】
ここで、上記ＲＯＭ４１・４２は、書き換え不可であってもよいが、本実施形態では、新たなプログラムセットを追加したり、プログラムセットを変更できるように、例えば、Ｆｌａｓｈ  ＲＯＭなどの書き換え可能な不揮発性のＲＯＭによって実現されている。さらに、図示しない書き込み回路が、無線通信用ＩＣ１２が受信したデータ列、あるいは、後述するＩＦ用ＩＣ１６がメモリカード１５から読み出したデータ列に従って、ＲＯＭ４１・４２にプログラムセットを追加したり、ＲＯＭ４１・４２に記憶されたプログラムセットを更新したりできる。
【００６８】
上述したように、本実施形態に係るディスプレイ端末４は、テレビジョン放送およびコンピュータの画面などの複数の種類の映像を表示可能であり、ディスプレイ端末４のコントローラ部１４には、各種類の映像に、それぞれ適した符号化方法でエンコードされた映像データが入力される。これに伴なって、上記各プログラムセットには、テレビジョン放送を表示する際に用いられるプログラムセットＰ１ａ・Ｐ２ａと、コンピュータ画面を表示する際に用いられるプログラムセットＰ１ｂ・Ｐ２ｂとが含まれており、上記プログラマブルロジックＩＣ３１・３２は、コントローラ部１４に入力される映像データの符号化方法に応じたプログラムセットによって、プログラムされる。
【００６９】
ここで、上記プログラムセット選択回路４３は、小規模なマイクロコンピュータなどによって実現されていてもよいし、本実施形態では、例えば、小規模なＰＬＤ（Programmable Logic Device）によって実現されている。また、本実施形態では、プログラムセット選択回路４３は、ＲＯＭ４１・４２へ出力すべきプログラムセットを示すデータ選択信号を出力し、ＲＯＭ４１・４２は、当該データ選択信号に応じたプログラムセットを出力している。さらに、本実施形態では、プログラムセット選択回路４３は、リセット信号を各プログラマブルロジックＩＣ３１・３２へ入力することによって、各プログラマブルロジックＩＣ３１・３２へプログラムの読み込み（プログラムセットの切り換え）を指示している。
【００７０】
また、上記プログラムセット選択回路４３は、プログラムセットの切り換えタイミングや切り換えるべきプログラムセットを、例えば、映像データのフォーマットを解析したり、ユーザからの入力内容を判断するなどして、自分で判断してもよいが、本実施形態では、プログラマブルロジックＩＣ３２が、プログラムセットの切り換えタイミングや切り換えるべきプログラムセットを判定し、切り換えるべきプログラムセットを示すフォーマット選択信号を出力しており、上記プログラムセット選択回路４３は、当該フォーマット選択信号に基づいて、プログラムセットの切り換えタイミングや切り換えるべきプログラムセットを判定している。
【００７１】
また、電源投入時やユーザから初期化が指示された場合などの初期化時点には、上記プログラムセット選択回路４３は、予め定められたプログラムセットに切り換えることができる。
【００７２】
さらに、本実施形態に係るプログラムセット選択回路４３は、選択中のプログラムセットあるいは選択すべきプログラムセットに応じて、解像度変換回路３３へ電力を供給するか否かを制御することができる。
【００７３】
上記プログラマブルロジックＩＣ３１・３２および複数のプログラムセットについて、より詳細に説明すると、本実施形態に係るプログラマブルロジックＩＣ３１・３２には、それぞれ、論理回路として、例えば、組み合わせ論理回路および順序論理回路が設けられており、プログラマブルロジックＩＣ３１・３２は、自らの論理回路間の接続をプログラムセットに従って変更できる。本実施形態では、プログラマブルロジックＩＣ３１・３２として、ＦＰＧＡ（Field Programmable Gate Array ）を採用しているが、プログラム可能な論理回路を含んでいれば、例えば、ＰＡＬ（Programmable Array Logic）、ＰＬＡ（Programmable Logic Array）等、他のプログラマブルロジック回路を好適に使用できる。
【００７４】
上記両プログラマブルロジックＩＣ３１・３２のうち、プログラマブルロジックＩＣ３１は、デコード処理を含むデータ処理を行って、無線通信用ＩＣ１２から入力された信号を、ビットマップ形式の映像データに変換するために設けられており、上記ＲＯＭ４１には、テレビジョン放送およびコンピュータ画面をそれぞれ表示するためのプログラムセットＰ１ａ・Ｐ１ｂが格納されている。
【００７５】
上記プログラムセットＰ１ａによって自らの論理回路をプログラムした場合、上記プログラマブルロジックＩＣ３１には、図１に示す各ブロック５１ａ〜５３ａが形成される。より詳細には、上記プログラマブルロジックＩＣ３１ａには、無線通信用ＩＣ１２と通信するためのインターフェース（ＩＦ）回路５１ａと、当該ＩＦ回路５１ａを介して、無線通信用ＩＣ１２から受信したデジタル信号列を、予め定められた帯域保証型のＭＡＣプロトコルに従って解析し、予め定められた映像フォーマットのデータ列へと変換する帯域保証型のＭＡＣ層処理回路５２ａと、当該データ列を解析（デコード）して、ビットマップ形式の映像データを出力するデコーダ回路（第１の論理回路）５３ａとが設けられる。
【００７６】
なお、以下では、いずれのプログラムセットによってプログラムされたプログラマブルロジックＩＣか、あるいは、いずれのプログラムセットによって実現されるブロックかを区別する場合には、各プログラマブルロジックＩＣおよびブロックの参照符号の末尾に、プログラムセットの末尾と同じ参照符号を付して記載する。例えば、図１の場合は、プログラムセットＰ１ａによってプログラムされているので、プログラマブルロジックＩＣ３１を３１ａで参照する。また、図１、後述の図６および図８では、説明の便宜上、プログラマブルロジックＩＣ内のブロックのうち、プログラマブルロジックＩＣに現在構成されているブロックを実線で示し、プログラマブルロジックＩＣ内に形成可能であるが、現在のプログラムセットに従って論理回路が接続された場合には形成されていないブロックを、破線あるいは参照符号を（）で囲むことによって示している。
【００７７】
ここで、本実施形態に係るテレビジョン放送の受信機本体２は、上述したように、予め定められた映像フォーマットの映像データとして、ＭＰＥＧ２の規格に従った手順でエンコードされた映像データを送信しているので、上記デコーダ回路５３ａは、ＭＰＥＧ２の規格に従った手順で、ＭＡＣ層処理回路５２ａから入力されたデータ列をデコードしている。
【００７８】
同様に、上記受信機本体２は、帯域保証型のＭＡＣプロトコルとして、ＩＥＥＥ８０２．１１ｅに従って、当該映像データを送信しているので、上記ＭＡＣ層処理回路５２ａは、ＩＥＥＥ８０２．１１ｅの規格に従った手順で、ＩＦ回路５１ａが入力したデータ列から上記映像データを抽出している。なお、当該ＭＡＣ層処理回路５２ａは、必要に応じ、ＩＦ回路５１ａを介して、例えば、再送処理など、無線通信に必要な処理を無線通信用ＩＣ１２に指示できる。
【００７９】
これにより、上記プログラマブルロジックＩＣ３１ａは、無線通信用ＩＣ１２からの信号をデコードして、ビットマップ形式の映像データを生成し、解像度変換回路３３に出力できる。
【００８０】
なお、本実施形態に係る受信機本体２は、受信機本体２が受信したテレビジョン放送をＭＰＥＧ２の規格に従った手順でエンコードして送信しており、当該受信機本体２の送信する映像信号は、テレビジョン放送に応じた解像度で、しかも、インターレースの映像信号である。したがって、デコードされた映像データも、ディスプレイ１３の解像度ではなく、テレビジョン放送に応じた解像度で、しかも、インターレースの映像データになる。なお、上記解像度は、例えば、ＳＤ（Standard definition ）−ＴＶ、かつ、ＮＴＳＣフォーマットの場合、７２０×４８０画素であり、ＳＤ−ＴＶ、かつ、ＰＡＬフォーマットの場合は、７２０×５７６画素である。また、ＨＤ（High definition ）−ＴＶの場合、解像度は、１９２０×１０８０画素である。
【００８１】
また、本実施形態に係る解像度変換回路３３は、当該映像データを、Ｉ／Ｐ変換すると共にスケーリング処理して、解像度がディスプレイ端末４のディスプレイ１３の解像度と同一で、しかも、プログレッシブの映像データを出力する。ここで、Ｉ／Ｐ変換の方法としては、種々の方法が考えられるが、本実施形態に係る解像度変換回路３３は、一例として、動き適応型のＩ／Ｐ変換方法を採用しており、解像度変換回路３３は、当該方法を実行する専用の回路として実現されている。これにより、単純に前の水平ラインを複写するようなＩ／Ｐ変換方法を採用する構成と比較して、比較的高度なＩ／Ｐ変換によって、高品質なプログレッシブの映像データを出力できるにも拘わらず、プログラマブルロジックＩＣ３１・３２によってＩ／Ｐ変換する構成よりも、コントローラ部１４全体の回路規模を削減できる。なお、上記Ｉ／Ｐ変換は、テレビジョン放送を表示する表示装置では、広く行われているので、当該Ｉ／Ｐ変換を行う専用回路は、容易に入手できる。
【００８２】
一方、上記両プログラマブルロジックＩＣ３１・３２のうち、プログラマブルロジックＩＣ３２は、例えば、ガンマ変換処理やコントラストの変更処理やエッジの強調処理あるいは後述する階調遷移強調処理などの階調変換処理と、後述するインパルス型の駆動方法（インパルス駆動）およびホールド型の駆動方法（ホールド駆動）のうち、ディスプレイ端末４の表示すべき映像の種類（映像データの符号化方法）に応じた駆動方法で、ディスプレイ１３のデータ信号線駆動回路２２および走査信号線駆動回路２３（図４参照）を駆動する駆動処理とを行うために設けられている。また、プログラマブルロジックＩＣ３２は、上記ＲＯＭ４２に格納されたプログラムセットＰ２ａ・Ｐ２ｂのうち、いずれに従って自らの論理回路をプログラムするかを切り換えることによって、ディスプレイ端末４の表示すべき映像の種類に応じた階調変換処理を選択すると共に、映像の種類に応じて、インパルス型の駆動方法で駆動するか、ホールド型の駆動方法で駆動するかを切り換えることができる。
【００８３】
より詳細には、上記プログラムセットＰ２ａによって自らの論理回路をプログラムした場合、上記プログラマブルロジックＩＣ３２には、上記階調変換処理を行う階調変換処理回路６１ａと、上記駆動処理を行うインパルス型のドライバ制御回路６２ａとが形成される。なお、解像度変換回路６１ａ〜６１ｄおよびドライバ制御回路６２ａ〜６２ｄが特許請求の範囲に記載の第２の論理回路に対応する。
【００８４】
上記階調変換処理回路６１ａは、テレビジョン放送の表示に適した階調変換処理を行うように構成されている。本実施形態では、上記階調変換処理回路６１ａが上述した全ての階調変換処理を行っており、階調変換処理回路６１ａは、テレビジョン放送に適したように予め定められたパラメータに従って、コントラスト処理、ガンマ変換処理、エッジ強調処理を行っている。また、テレビジョン放送は、静止画を表示することが多いコンピュータ画面の表示とは異なって、動きが多い映像を表示する頻度が高い。したがって、ディスプレイ１３が液晶表示パネルを含んでいる場合のように、ディスプレイ１３の応答速度が動きの多い映像の表示には充分ではない場合には、静止画を表示するときよりも大きな程度で階調遷移を強調することによって、ディスプレイ１３の応答不足に起因する動きボケの発生を抑えることが望ましい。したがって、階調変換処理回路６１ａは、ディスプレイ１３の画素アレイ２１を構成する各画素に対して繰り返し表示が指示される階調の時間変化を検出して、各画素における階調遷移をそれぞれ強調している。
【００８５】
また、上記インパルス型のドライバ制御回路６２ａは、コンピュータの画面を表示する場合とは異なって、動きの多い映像を高品質に表示できるように、インパルス型の駆動方法で、上記両駆動回路２２・２３を駆動できるように構成されている。具体的には、インパルス型のドライバ制御回路６２ａは、上記両駆動回路２２・２３が、図４に示す画素アレイ２１の各画素の階調を、解像度変換回路３３から指示された階調に応じた階調（通常表示用の階調）に設定する合間に、暗表示用の階調に設定するように、上記両駆動回路２２・２３へ指示している。
【００８６】
なお、上記暗表示用の階調は、例えば、黒を示す階調など、予め暗表示用に定められた階調であってもよい。また、例えば、上記通常表示用の階調に予め定められた定数をかけて、当該通常表示用の階調よりも暗い暗表示用の階調を生成するなどして、上記通常表示用の階調に基づいて暗表示用の階調を生成してもよい。さらに、上記通常表示用の階調になるように画素の階調を制御している期間（通常表示期間）の長さと、上記暗表示用の階調になるように画素の階調を制御している期間（暗表示期間）の長さは、テレビジョン放送を表示する際に、動きボケの抑制とディスプレイ１３の画面の輝度向上との双方をバランスよく達成できるように設定されている。
【００８７】
また、上記インパルス型のドライバ制御回路６２ａから、両駆動回路２２・２３へ指示する方法は、例えば、上記両駆動回路２２・２３がホールド型の駆動方法で画素を駆動するモードとインパルス型の駆動方法で画素を駆動するモードとを備えており、外部から両モードを切り換え可能であれば、上記インパルス型のドライバ制御回路６２ａがモード切り換えを指示する方法であってもよい。また、上記両駆動回路２２・２３がモード切り換えできない場合であっても、インパルス型のドライバ制御回路６２ａが、表示用の階調をデータ信号線駆動回路２２へ伝送する合間に、暗表示用の階調を伝送することによって、インパルス駆動を指示してもよい。なお、この場合は、暗表示用の階調も伝送／表示できるように、フレームレートを上げるように、走査信号線駆動回路２３へ指示する。
【００８８】
これにより、両プログラマブルロジックＩＣ３１・３２がプログラムセットＰ１ａ・Ｐ２ａに従って自らの論理回路を接続した場合、コントローラ部１４は、無線通信用ＩＣ１２によって受信された受信機本体２からのテレビジョン放送を表示するように、ディスプレイ１３の両駆動回路２２・２３を制御できる。
【００８９】
加えて、本実施形態に係るドライバ制御回路６２ａは、ディスプレイ１３のバックライトの輝度も調整できるように構成されており、バックライトの輝度を、テレビジョン放送の表示に適した輝度（より詳細には、後述する静止画表示時よりも高い輝度）に設定できる。これにより、ドライバ制御回路６２ａは、さらに、テレビジョン放送の表示に適したように、ディスプレイ１３を駆動できる。
【００９０】
続いて、コンピュータ画面表示用のプログラムセットＰ１ｂ・Ｐ２ｂについて説明すると、上記プログラムセットＰ２ｂによって自らの論理回路をプログラムした場合、上記プログラマブルロジックＩＣ３２（３２ｂ）には、上記階調変換処理を行う階調変換処理回路６１ｂと、上記駆動処理を行うホールド型のドライバ制御回路６２ｂとが形成される。
【００９１】
上記階調変換処理回路６１ｂは、コンピュータ画面の表示に適した階調変換処理を行うように構成されている。本実施形態に係る上記階調変換処理回路６１ｂは、上述した階調変換処理のうち、階調遷移強調処理を除く処理を行っており、階調変換処理回路６１ｂは、コンピュータ画面の表示に適したように予め定められたパラメータに従って、コントラスト処理、ガンマ変換処理、エッジ強調処理を行っている。
【００９２】
ここで、当該階調変換処理回路６１ｂは、階調遷移を強調していないが、上記コンピュータ画面は、テレビジョン放送と異なって、主として静止画を表示することが多いので、ディスプレイ１３が液晶表示パネルを含んでいる場合のように、動画表示には応答速度が不足する場合でも、何ら支障なく、コンピュータの画面を表示できる。また、階調遷移を強調していないので、階調遷移の強調し過ぎに起因する画質低下の発生も防止できる。したがって、コンピュータ画面を表示する際の表示品質を向上できる。
【００９３】
また、上記ホールド型のドライバ制御回路６２ｂは、テレビジョン放送を表示する場合とは異なって、主として静止画を高品質に表示できるように、ホールド型の駆動方法で、上記両駆動回路２２・２３を駆動できるように構成されている。具体的には、ホールド型のドライバ制御回路６２ｂは、上記両駆動回路２２・２３が、図４に示す画素アレイ２１の各画素の階調を、上記表示用の階調に設定する合間に暗表示用の階調に設定することなく、各画素に対して、当該画素への表示用の階調を次々に連続して設定するように、上記両駆動回路２２・２３へ指示している。なお、指示方法は、インパルス型駆動の場合と同様に、モードの切り換え指示であってもよいし、暗表示用の階調を含まず、表示用の階調のみを伝送すると共に、当該階調を正しく受信できるように、上記両駆動回路２２・２３に動作タイミングを指示してもよい。
【００９４】
さらに、上記ホールド型のドライバ制御回路６２ｂは、ディスプレイ１３のバックライトの輝度を、コンピュータ画面の表示に適した輝度（より詳細には、上記テレビジョン放送表示時あるいは動画表示時よりも低い輝度）に設定できる。これにより、ディスプレイ端末４は、その消費電力を低減させると共に、視聴者の目への負担が少なく、より見やすい画面を表示できる。
【００９５】
また、上記プログラムセットＰ１ｂによって自らの論理回路をプログラムした場合、上記プログラマブルロジックＩＣ３１（３１ｂ）には、図１中、破線に示すように、無線通信用ＩＣ１２と通信するためのＩＦ回路５１ｂと、当該ＩＦ回路５１ｂを介して、無線通信用ＩＣ１２から受信したデジタル信号列を、予め定められたベストエフォート型のＭＡＣプロトコルに従って解析して、ＩＰプロトコルのデータ列へと変換するベストエフォート型のＭＡＣ層処理回路５２ｂと、当該データ列を解析して、ＴＣＰ／ＩＰプロトコルで伝送するためのデータを取り除き、リモートデスクトップシステム用のプロトコルのデータ列へと復元するＴＣＰ／ＩＰ処理回路５３ｂと、当該データ列を、当該プロトコルに従って解析して、図示しないＲＡＭに格納されている映像データが当該データ列の指示するデスクトップ画面を示すように、ＲＡＭに格納されている映像データを更新するアプリケーション処理回路５４ｂとが形成される。
【００９６】
ここで、上記データ列は、これまでにディスプレイ端末４に送信されてきたデータ列と合わせて、コンピュータ３のデスクトップ画面を復元できるように符号化されたデータ列であり、上記アプリケーション処理回路５４ｂは、上述したように映像データを更新することによって、当該符号化されたデータ列（映像データ）を、デスクトップ画面を示すように復号している。また、上記アプリケーション処理回路５４ｂも特許請求に範囲に記載の第１の論理回路に対応する。
【００９７】
さらに、本実施形態に係るコントローラ部１４では、後述するように、コンピュータ画面を表示する場合は、解像度変換回路３３が動作を停止するように構成されており、上記プログラマブルロジックＩＣ３２ｂの階調変換処理回路６１ｂは、解像度変換回路３３から映像データを受け取る代わりに、上記ＲＡＭから映像データを読み出すように構成されている。
【００９８】
これにより、両プログラマブルロジックＩＣ３１・３２がプログラムセットＰ１ｂ・Ｐ２ｂに従って自らの論理回路を接続した場合、コントローラ部１４は、無線通信用ＩＣ１２によって受信されたコンピュータ３からの指示に従ってディスプレイ１３の両駆動回路２２・２３を制御でき、両駆動回路２２・２３が画素アレイ２１にデスクトップ画面を表示するように制御できる。
【００９９】
ところで、本実施形態に係るディスプレイ端末４は、テレビジョン放送やデスクトップ画面を表示するだけではなく、テレビジョン放送に対する操作（例えば、選局指示）やデスクトップ画面への操作を受け付けることができる。
【０１００】
具体的には、本実施形態に係るディスプレイ１３には、図４に示すように、ディスプレイ端末４のユーザの操作を受け付ける入力装置２４が設けられている。本実施形態では、ディスプレイ端末４を持ち運びやすいように、入力装置２４として、ディスプレイ１３の画面上に配置されたタッチパネルを採用している。
【０１０１】
一方、コントローラ部１４には、上記入力装置２４から、操作の有無および操作の内容（例えば、いずれの座標がタッチされたかなど）を示す入力信号が入力されている。また、上記各プログラムセットＰ１ａ〜Ｐ２ｂは、コントローラ部１４が、当該入力信号に応じたデータ列の送信を、無線通信用ＩＣ１２へ指示できるように構成されている。
【０１０２】
なお、当該入力信号を受け付けるＩＣ、および、無線通信用ＩＣ１２へ指示するＩＣは、それぞれ、コントローラ部１４の上記両プログラマブルロジックＩＣ３１・３２のいずれであってもよいし、双方であってもよい。また、受け付け処理、および、指示のための処理を行う回路は、コントローラ部１４の上記両プログラマブルロジックＩＣ３１・３２のいずれで実現されていてもよいし、両ＩＣが協働して、各回路を実現してもよい。ただし、以下では、一例として、プログラマブルロジックＩＣ３２が入力信号の受け付けと、そのための処理とを行うと共に、プログラマブルロジックＩＣ３１が、無線通信用ＩＣ１２への指示と、そのための処理とを行う構成について説明する。
【０１０３】
具体的には、プログラムセットＰ２ａに従って自らの論理回路が接続されているプログラマブルロジックＩＣ３２ａには、上記入力装置２４からの入力信号を受け付ける入力受付回路６３ａが形成される。当該入力受付回路６３ａは、入力信号を解析して、操作の有無と、操作があった場合、受け付けた操作が予め定められた操作（例えば、選局操作）であるか否かを判定できる。さらに、入力受付回路６３ａは、当該予め定められた操作を受け付けた場合、当該操作に対応する操作データを生成し、プログラマブルロジックＩＣ３１ａに形成された帯域保証型のＭＡＣ層処理回路５２ａへ、当該操作データを送信するように指示できる。これに伴なって、上記ＭＡＣ層処理回路５２ａを構成する論理回路には、例えば、操作データに、予め定められたＭＡＣプロトコル（この例では、ＩＥＥＥ８０２．１１ｅ）に従って伝送するためのデータを付加するなどして、当該ＭＡＣプロトコルのデータ列を生成し、当該データ列をＩＦ回路５１ａを介して無線通信用ＩＣ１２へ伝送するための論理回路が含まれている。
【０１０４】
これにより、各プログラマブルロジックＩＣ３１・３２がテレビジョン放送表示用のプログラムセットＰ１ａ・Ｐ２ａに従って自らの論理回路を接続している期間中、コントローラ部１４は、入力装置２４がテレビジョン放送に対する操作を受け付けた場合、無線通信用ＩＣ１２を制御して、当該無線通信用ＩＣ１２に当該操作を示す操作データを送信させることができる。
【０１０５】
同様に、プログラムセットＰ２ｂに従って自らの論理回路が接続されているプログラマブルロジックＩＣ３２ｂには、上記入力装置２４からの入力信号を受け付けて、プログラマブルロジックＩＣ３１ｂに形成されたアプリケーション処理回路５４ｂへ送信する入力受付回路６３ｂが形成される。また、アプリケーション処理回路５４ｂを構成する論理回路には、上記入力信号に基づいて入力装置２４が受け付けた操作を特定すると共に、リモートデスクトップシステム用のプロトコルのデータ列であって、当該操作をコンピュータ３へ通知するデータ列を生成し、当該データ列をＴＣＰ／ＩＰ処理回路５３ｂへ送信する論理回路が含まれている。
【０１０６】
また、ＴＣＰ／ＩＰ処理回路５３ｂを構成する論理回路には、ＩＰプロトコルのデータ列をリモートデスクトップシステム用のプロトコルへ変換する論理回路だけではなく、例えば、リモートデスクトップシステム用のプロトコルのデータ列へ、ＴＣＰ／ＩＰプロトコルで通信するためのヘッダを付加するなどして、リモートデスクトップシステム用のプロトコルのデータ列をＩＰプロトコルのデータ列へ変換すると共に、当該データ列を、ベストエフォート型のＭＡＣ層処理回路５２ｂへ送信する論理回路も含まれている。
【０１０７】
さらに、当該ＭＡＣ層処理回路５２ｂを構成する論理回路には、例えば、操作データに、予め定められたＭＡＣプロトコル（この例では、ＩＥＥＥ８０２．１１）に従って伝送するためのデータを付加するなどして、当該ＭＡＣプロトコルのデータ列を生成し、当該データ列をＩＦ回路５１ａを介して無線通信用ＩＣ１２へ伝送するための論理回路が含まれている。
【０１０８】
これにより、各プログラマブルロジックＩＣ３１・３２がコンピュータ画面表示用のプログラムセットＰ１ｂ・Ｐ２ｂに従って自らの論理回路を接続している期間中、コントローラ部１４は、入力装置２４がデスクトップ画面への操作を受け付けた場合、無線通信用ＩＣ１２を制御して、当該無線通信用ＩＣ１２に当該操作を示す操作データを送信させることができる。
【０１０９】
また、プログラムセットＰ１ｂに従って自らの論理回路が接続されているプログラマブルロジックＩＣ３１ｂには、ＡＲＰ（Address Resolusion Protocol ）処理を行うＡＲＰ処理回路５５ｂが形成される。当該ＡＲＰ処理回路５５ｂは、ＴＣＰ／ＩＰ処理回路５３ｂからのデータ列を解析して、送信先のＩＰアドレスを特定すると共に、以下のようにして、当該ＩＰアドレスに対応するＭＡＣアドレスを特定して、当該ＭＡＣアドレス宛てへ上記データ列を送信するように、ＭＡＣ層処理回路５２ｂへ指示できる。すなわち、当該ＩＰアドレスを含むデータ列を、ブロードキャストアドレスとして予め定められたＭＡＣアドレス宛てに送信するように、ＭＡＣ層処理回路５２ｂへ指示する。これに従って、ＭＡＣ層処理回路５２ｂが無線通信用ＩＣ１２を制御して、当該データ列をブロードキャストすると、ディスプレイ端末４と通信可能な機器のうち、上記データ列に含まれるＩＰアドレスが自らのＩＰアドレスである機器は、自らのＭＡＣアドレスを含むデータ列を、ディスプレイ端末４へ返信する。当該データ列がＭＡＣ層処理回路５２ｂによって復元され、ＡＲＰ処理回路５５ｂが当該データ列を受け取ると、ＡＲＰ処理回路５５ｂは、当該データ列から上記ＭＡＣアドレスを抽出し、上記ＴＣＰ／ＩＰ処理回路５３ｂからのデータ列を、当該ＭＡＣアドレス宛てに送信するように指示する。これにより、ディスプレイ端末４は、ＴＣＰ／ＩＰ処理回路５３ｂから受け取ったデータ列の送信先のＩＰアドレスに対応するＭＡＣアドレスが不明な場合であっても、何ら支障なくＴＣＰ／ＩＰプロトコルで通信できる。
【０１１０】
ここで、上記ＡＲＰ処理回路５５ｂは、ＴＣＰ／ＩＰ処理回路５３ｂがデータ列を送信する度に、上記処理を行ってもよいが、本実施形態に係るＡＲＰ処理回路５５ｂは、ＭＡＣアドレスと当該ＭＡＣアドレスに対応するＩＰアドレスとの対応関係を、図示しないメモリに記憶させており、ＴＣＰ／ＩＰ処理回路５３ｂから、送信先のＩＰアドレスを受け取ると、当該ＩＰアドレスに対応するＭＡＣアドレスが当該メモリに記憶されていると、上記処理を省略して、上記ＴＣＰ／ＩＰ処理回路５３ｂからのデータ列を、当該メモリから読み出したＭＡＣアドレス宛てに送信するように指示できる。
【０１１１】
また、上記ＡＲＰ処理回路５５ｂは、ＭＡＣ層処理回路５２ｂによって復元されたデータ列が、ＩＰアドレスに対応するＭＡＣアドレスの問い合わせであるか否かを判定しており、問い合わせであった場合は、上記ＭＡＣ層処理回路５２ｂへ指示して、自機器のＭＡＣアドレスとして予め記憶されているＭＡＣアドレスを含むデータ列を、上記問い合わせへの回答として、当該問い合わせの送信元へ返信させることができる。
【０１１２】
さらに、上記プログラムセットＰ２ａおよびＰ２ｂによって、プログラマブルロジックＩＣ３２に形成される回路の中には、フォーマット判定回路（切り換え回路）６４ａおよび６４ｂが含まれている。上記フォーマット判定回路６４ａ・６４ｂは、コントローラ部１４に入力される映像データの符号化方法を判定し、これまでの符号化方法と異なった符号化方法の映像データが入力される場合は、図４に示すプログラムセット選択回路４３へ指示して、当該符号化方法に対応付けて記憶されたプログラムセットに、各プログラマブルロジックＩＣ３１・３２のプログラムを切り換えさせることができる。
【０１１３】
また、本実施形態に係る上記フォーマット判定回路６４ａ・６４ｂは、ユーザの操作に基づいて、映像データの符号化方法の変更の有無、および、新たな符号化方法を判定するように構成されている。
【０１１４】
具体的には、入力受付回路６３ａ・６３ｂは、入力装置２４からの信号に基づいて、入力装置２４がユーザから、ユーザから、表示すべき映像の種類（テレビジョン放送か、デスクトップ画面か）の変更操作を受け付けたか否かを判定している。一方、フォーマット判定回路６４ａ（６４ｂ）には、ディスプレイ端末４が表示可能な映像の種類と、その種類の映像を表示する際に、コントローラ部１４へ入力される映像データの符号化方法との対応関係が、例えば、論理回路間の接続などの形態で記憶されており、フォーマット判定回路６４ａ（６４ｂ）は、入力受付回路６３ａ（６３ｂ）から、新たな種類の映像表示指示を受け付けたことが通知されると、当該種類に対応する符号化方法に変更されたことを、上記プログラムセット選択回路４３へ通知して、各プログラマブルロジックＩＣ３１・３２のプログラムを、当該符号化方法に対応するプログラムセットに切り換えるさせることができる。
【０１１５】
これにより、プログラマブルロジックＩＣ３１・３２の論理回路の接続を、現在の状態から、指示された種類の映像を表示するための状態へと変更することができる。なお、上記各入力受付回路６３ａ・６３ｂは、入力装置２４からの入力信号に基づいて、ディスプレイ端末４が表示する映像の種類（テレビジョン放送か、デスクトップ画面か）の変更指示を受け付けたか否かを判定している。
【０１１６】
例えば、テレビジョン放送を表示しているとき、プログラマブルロジックＩＣ３２ａには、入力受付回路６３ａ・フォーマット判定回路６４ａが形成されている。そして、ディスプレイ端末４の入力装置２４がデスクトップ画面の表示指示を受け付けたことを入力受付回路６３ａが検出すると、フォーマット判定回路６４ａは、プログラムセット選択回路４３へデスクトップ画面に対応するプログラムセットＰ１ｂ・Ｐ２ｂへの切り換えを示すフォーマット選択信号を出力する。さらに、プログラムセット選択回路４３が、ＲＯＭ４１・４２へ、プログラムセットＰ１ｂ・Ｐ２ｂを出力させると共に、プログラマブルロジックＩＣ３１・３２へプログラムの切り換えを指示すると、プログラマブルロジックＩＣ３１・３２は、当該プログラムセットＰ１ｂ・Ｐ２ｂに従って、自らの論理回路の接続を変更する。
【０１１７】
これにより、プログラマブルロジックＩＣ３１・３２の論理回路の接続は、プログラマブルロジックＩＣ３１ａ・３２ａの状態から、プログラマブルロジックＩＣ３１ｂ・３２ｂの状態へと変化し、ディスプレイ端末４は、コンピュータ３のデスクトップ画面を表示できるようになる。
【０１１８】
また、コンピュータ画面を表示する場合には、Ｉ／Ｐ変換やスケーリング処理が不要なので、プログラムセット選択回路４３は、当該プログラムセットＰ１ｂ・Ｐ２ｂをプログラマブルロジックＩＣ３１・３２へ読み込ませる場合には、解像度変換回路３３への電力供給を停止するように構成されている。したがって、プログラムセットＰ１ｂ・Ｐ２ｂによってプログラマブルロジックＩＣ３１・３２の論理回路が接続される場合、解像度変換回路３３への電力供給を停止し、解像度変換回路３３の動作を停止させることができる。
【０１１９】
なお、本実施形態では、上記無線通信用ＩＣ１２とプログラマブルロジックＩＣ３１とは、例えば、ＰＣＩ（Peripheral Component Interconnect）バス、ＩＳＡ（Industry Standard Architecture ）あるいは独自バスなどのバスによって接続されており、上記ＩＦ回路５１ａ〜５１ｃ（一部後述）には、バスを制御する回路も含まれている。また、本実施形態に係るディスプレイ１３の上記両駆動回路２２・２３は、ＬＤＶＳ（Low Voltage Differential Signaling）によって駆動されている。これに伴なって、プログラマブルロジックＩＣ３２を構成する論理回路のうち、少なくとも、ディスプレイ１３と接続される論理回路は、ＬＤＶＳ信号を出力できるように構成されており、上記ドライバ制御回路６２ａ〜６２ｄ（一部後述）は、上記制御信号および映像信号を、ＬＤＶＳ信号として、上記両駆動回路２２・２３へ出力している。
【０１２０】
また、本実施形態に係るディスプレイ端末４は、無線通信用ＩＣ１２の受信した映像信号を表示するだけではなく、他のインターフェース回路によって取得された映像信号も表示できるように構成されている。
【０１２１】
具体的には、本実施形態に係るディスプレイ端末４には、図４に示すように、他のインタフェース回路として、蓄積型の記録媒体としてのメモリカード１５へのインタフェース用ＩＣ１６が設けられている。当該ＩＦ用ＩＣ１６は、無線通信用ＩＣ１２と同様に、プログラマブルロジックＩＣ３１に接続されており、当該プログラマブルロジックＩＣ３１は、無線通信用ＩＣ１２からの映像の代わりに、ＩＦ用ＩＣ１６の取得した映像を表示するように、ディスプレイ１３を制御することができる。なお、当該メモリカード１５としては、例えば、コンパクトフラッシュ（登録商標）、スマートメディア（商標）あるいはMemory Stick（商標）などが挙げられる。
【０１２２】
また、コントローラ部１４のＲＯＭ４１・４２には、上記プログラムセットＰ１ａ・Ｐ２ａとＰ１ｂ・Ｐ２ｂとだけではなく、メモリカード１５に格納されていた映像データの示す映像を表示するために、静止画表示用のプログラムセットＰ１ｃ・Ｐ２ｃも格納されている。
【０１２３】
ディスプレイ１３へメモリカード１５の映像を表示する場合、上記プログラマブルロジックＩＣ３１・３２は、プログラムセットＰ１ｃ・Ｐ２ｃにそれぞれ従って自らの論理回路を接続する。これにより、プログラマブルロジックＩＣ３１・３２には、図１に示す各ブロック５１ｃ・５２ｃ・６１ｃ・６２ｃが形成され、プログラマブルロジックＩＣ３１ｃ・３２ｃとして動作できる。
【０１２４】
より詳細には、上記メモリカード１５には、予め定められた画像フォーマットの画像データが格納されている。当該画像フォーマットとしては、例えば、ＪＰＥＧ（Joint Photographic Experts Group）フォーマットが挙げられる。
【０１２５】
一方、プログラマブルロジックＩＣ３１ｃには、上記画像フォーマットの画像データを上記メモリカード１５から読み出すように、上記ＩＦ用ＩＣ１６を制御するＩＦ回路５１ｃと、上記ＩＦ用ＩＣ１６およびＩＦ回路５１ｃを介して、メモリカード１５から読み出した画像データを、上記画像フォーマットに従ったデータ列であるとして解析（デコード）して、上記画像を示す映像データを、図示しないＲＡＭへ書き込むデコーダ回路（第１の論理回路）５２ｃとが形成される。
【０１２６】
また、プログラマブルロジックＩＣ３２ｃには、プログラマブルロジックＩＣ３２ｂと略同様の階調変換処理回路６１ｃおよびホールド型のドライバ制御回路６２ｃとが形成される。ただし、この場合、階調変換処理回路６１ｃがコントラスト処理、ガンマ変換処理、エッジ強調処理等の階調変換処理を行う際のパラメータは、上記メモリカード１５に格納されていた静止画の表示に適したように予め定められている。また、ドライバ制御回路６２ｃは、ディスプレイ１３のバックライトの輝度を、静止画表示に適した輝度（より詳細には、上記テレビジョン放送表示時あるいは動画表示時よりも低い輝度）に設定できる。これにより、ディスプレイ端末４は、その消費電力を低減させると共に、視聴者の目への負担が少なく、より見やすい画面を表示できる。
【０１２７】
これにより、各プログラマブルロジックＩＣ３１・３２が静止画表示用のプログラムセットＰ１ｃ・Ｐ２ｃに従って自らの論理回路を接続している期間中、コントローラ部１４は、メモリカード１５に格納された画像を表示するように、ディスプレイ１３の上記両駆動回路２２・２３を制御できる。
【０１２８】
また、上記コンピュータ画面表示用のプログラムセットに従ってプログラムされる場合と同様に、プログラマブルロジックＩＣ３２ｃには、ディスプレイ１３の入力装置２４からの入力信号を受け付ける入力受付回路６３ｃと、表示すべき映像の種類の切り換え操作を入力受付回路６３ｃが受け付けたことを検出すると、当該種類に対応するプログラムセットへの切り換えを、プログラムセット選択回路４３へ指示するフォーマット判定回路６４ｃとが形成される。
【０１２９】
上記入力受付回路６３ｃは、入力信号を解析して、操作の有無と、操作があった場合、受け付けた操作が予め定められた操作であるか否かを判定できる。さらに、入力受付回路６３ｃは、当該予め定められた操作を受け付けた場合、当該操作に対応する処理を行うよう、プログラマブルロジックＩＣ３２ｃの他のブロック６１ｃ〜６２ｃ・６４ｃ、または、プログラマブルロジックＩＣ３２ｃに接続された外部回路（例えば、プログラマブルロジックＩＣ３１など）へ指示することができる。
【０１３０】
例えば、本実施形態に係る入力受付回路６３ｃは、上記予め定められた操作として、表示している画像の変更操作を受け付けることができる。当該操作を受け付けた場合、入力受付回路６３ｃは、プログラマブルロジックＩＣ３１ｃのＩＦ回路５１ｃへ指示してＩＦ用ＩＣ１６を制御させる。これにより、ＩＦ用ＩＣ１６は、指示された画像データをメモリカード１５から読み出すことができる。この結果、ディスプレイ端末４は、操作に応じて、現在表示中の画像を切り換えることができる。
【０１３１】
また、フォーマット判定回路６４ｃは、上述したフォーマット判定回路６４ａ・６４ｂと同様に、現在表示している種類以外の種類の映像の表示指示を受け付けると、プログラムセット選択回路４３へ指示して、プログラマブルロジックＩＣ３１・３２の論理回路の接続を切り換えさせることができる。
【０１３２】
さらに、本実施形態に係る受信機本体２は、上述したように、テレビジョン放送だけではなく、テレビジョン放送を録画した映像信号も予め定められたフォーマット（例えば、ＭＰＥＧ４）で送信しており、図４に示す上記ＲＯＭ４１・４２には、録画映像表示用のプログラムセットＰ１ｄ・Ｐ２ｄが格納されている。
【０１３３】
当該録画映像表示用のプログラムセットＰ１ｄ・Ｐ２ｄによって、プログラマブルロジックＩＣ３１・３２に形成される回路は、図１中、５１ｄ〜６４ｄに示すように、テレビジョン放送表示用のプログラムセットＰ１ｃ・Ｐ１ｄによって形成される回路５１ａ〜６４ａと略同様である。ただし、デコーダ回路（第１の論理回路）５３ｄは、上記フォーマットの映像信号をデコードできるように形成されている。また、階調変換処理回路６１は、例えば、階調変換処理回路６１ｄが階調変換する際のパラメータを録画映像の表示に適した値に設定するなどして、録画映像の表示に適した階調変換を行うように設定されている。同様に、インパルス型のドライバ制御回路６２ｄも、例えば、暗表示期間の長さを録画表示に適した値に設定するなどして、録画データの表示に適した駆動方法で、図４に示すディスプレイ１３の両駆動回路２２・２３を制御するように設定されている。さらに、ドライバ制御回路６２ｄは、ディスプレイ１３のバックライトの輝度も、録画データの表示に適した輝度（例えば、静止画表示時よりも高い輝度）に設定できる。
【０１３４】
上記構成では、ディスプレイ端末４の入力装置２４が、ユーザから、表示する映像の種類の変更指示を受け付けていない間（図５に示すＳ１にて、NOの間）、ディスプレイ端末４のプログラマブルロジックＩＣ３１・３２は、それぞれに対応するＲＯＭ４１・４２に格納されている複数のプログラムセット（Ｐ１ａ〜Ｐ１ｄおよびＰ２ａ〜Ｐ２ｄ）のうち、自らが表示可能な映像の種類のうち、現在表示している種類の映像を表示／操作するためのプログラムセットに従って、自らの論理回路を接続している。
【０１３５】
この状態では、図１に示すように、プログラマブルロジックＩＣ３１・３２には、プログラマブルロジックＩＣ３１・３２に形成可能なブロック群（５１ａ〜６４ａ）と、ブロック群（５１ｂ〜６４ｂ）と、ブロック群（５１ｃ〜６４ｃ）と、ブロック群（５１ｄ〜６４ｄ）とのうち、現在のプログラムセットに従ったブロック群のみが形成されている。
【０１３６】
当該ブロック群は、Ｓ２において、無線通信用ＩＣ１２またはＩＦ用ＩＣ１６からの信号によって表示が指示された映像を表示するように、ディスプレイ１３を制御している。また、この状態では、上記ブロック群は、入力装置２４からの入力信号に応じて無線通信用ＩＣ１２またはＩＦ用ＩＣ１６を制御している。例えば、図１は、受信機本体２からのテレビジョン放送を表示する場合を示しており、ブロック群５１ａ〜６４ａが形成されている。
【０１３７】
これにより、ディスプレイ端末４は、受信機本体２からのテレビジョン放送または録画映像、コンピュータ３からのデスクトップ画面、あるいはメモリカード１５からの画像をディスプレイ１３に表示できる。また、ディスプレイ端末４は、選局操作や、デスクトップ画面への操作、あるいは、画像の切り換え操作などの操作を受け付け、操作を示す操作データを受信機本体２またはコンピュータ３へ送信したり、操作に応じた画像データをメモリカード１５から読み出して表示したりできる。
【０１３８】
上記状態において、ディスプレイ端末４の入力装置２４が、ユーザから、表示すべき映像の種類の変更指示を受け付けると（Ｓ１にてYES の場合）、プログラムセット選択回路４３は、Ｓ３において、指示された種類の映像を表示するためのプログラムセットに従って、それぞれの論理回路を接続し直すように、プログラマブルロジックＩＣ３１・３２へ指示する。これにより、例えば、図６に示すように、デスクトップ画面を表示するためのブロック群（５１ｂ〜５７ｂ）が、プログラマブルロジックＩＣ３１・３２に形成される。なお、図６は、コンピュータ画面の表示への切り換え指示を受け付けた場合を例示している。また、本実施形態に係るプログラマブルロジックＩＣ３１・３２がＲＯＭ４１・４２からプログラムセットを読み込み、自らの論理回路の接続を切り換える時間は、例えば、１〔ｍｓ〕程度なので、ユーザを待たせることなく、切り換え指示に追従できる。
【０１３９】
このように、本実施形態に係るディスプレイ端末４には、ディスプレイ端末４へ入力可能な映像データの符号化方法のそれぞれに対応するプログラムセットＰ１ａ〜Ｐ１ｄ・Ｐ２ａ〜Ｐ２ｄが記憶されており、ディスプレイ端末４は、符号化方法に応じて、プログラマブルロジックＩＣ３１・３２をプログラムするプログラムセットを切り換えている。
【０１４０】
したがって、プログラマブルロジックＩＣ３１・３２に形成可能なブロック群のうち、現在入力されている映像データの符号化方法をデコードし、当該映像データの示す映像を表示するようにディスプレイ１３を駆動するために必要なブロック群のみが、プログラマブルロジックＩＣ３１・３２に形成され、残余のブロック群は、他の符号化方法でエンコードされた映像データが入力されるときまで形成されない。
【０１４１】
この結果、以下の構成、すなわち、汎用の高速なＣＰＵと主記憶装置とを備え、当該ＣＰＵに繰り返し処理をさせて、上記動作を行わせる構成と比較して、同様に回路規模、消費電力、発熱量、寸法および重量、さらにはコストを大幅に削減できる。
【０１４２】
また、ディスプレイ端末４へ入力可能な映像データの符号化方法毎に、それぞれを表示するためのＩＣを設ける構成と比較しても、ディスプレイ端末４を構成するチップ数を削減でき、ディスプレイ端末４の回路規模、消費電力、発熱量、寸法および重量、さらにはコストを大幅に削減できる。
【０１４３】
さらに、上記ディスプレイ端末４では、プログラマブルロジックＩＣ３１・３２がデコード処理およびディスプレイ１３の駆動処理を行っているので、一度、ディスプレイ端末４が設計されてからの仕様変更に対してもフレキシビリティを持たせることができる。例えば、最初に設計されたプログラマブルロジックＩＣの回路規模で収まり、Ｉ／Ｏピンの位置の変更が無く動作できるような回路プログラムであれば、上記プログラマブルロジックＩＣ３１・３２のプログラム可能な論理回路を、当該回路プログラムでプログラムすることによって、容易に機能を追加することができる。
【０１４４】
さらに、本実施形態に係るディスプレイ端末４では、ディスプレイ端末４へ入力される映像データの符号化方法に応じて、プログラマブルロジックＩＣ３２の論理回路を接続するためのプログラムセットを切り換えることによって、デコード方法だけではなく、ディスプレイ１３を駆動する際の駆動方法をも切り換えている。
【０１４５】
したがって、複数の符号化方法でエンコードされた映像データのいずれを表示する場合でも、固定の駆動方法でディスプレイ１３を駆動する構成とは異なって、映像データの符号化方法に応じた駆動方法で、ディスプレイ１３を駆動できる。この結果、より表示品質の高い映像表示を実現できる。
【０１４６】
特に、本実施形態に係るディスプレイ端末４では、上記駆動方法として、静止画用の駆動方法と、動画用の駆動方法とを切り換えている。また、上記ディスプレイ端末４では、暗表示期間を設けるか否か、あるいは、暗表示期間の長さ（あるいは通常表示期間に対する比率）もディスプレイ端末４へ入力される映像データの符号化方法に応じて切り換えられる。
【０１４７】
したがって、いずれの符号化方法でエンコードされた映像データを表示する場合であっても、動きボケの抑制とディスプレイ１３の画面の輝度向上との双方をバランスよく達成でき、より高品質な映像を表示可能なディスプレイ端末４を実現できる。
【０１４８】
加えて、本実施形態に係るディスプレイ端末４では、無線通信用ＩＣ１２からディスプレイ端末４までの映像信号の経路において、プログラマブルロジックＩＣ３１・３２とは別に、解像度変換回路３３を設けている。ここで、解像度変換回路３３は、例えば、Ｉ／Ｐ変換やスケーリング処理など、比較的複雑な処理を行う回路であって、しかも、他の装置でも広く使用されているために、当該装置用の回路を流用しやすい。したがって、余りチップ数を増加させることなく、当該解像度変換回路３３と同じ動作をプログラマブルロジックＩＣ３１・３２に実行させる構成よりも、プログラマブルロジックＩＣ３１・３２の回路規模を大幅に削減できる。
【０１４９】
さらに、上記ディスプレイ端末４では、ディスプレイ端末４へ入力される映像データの符号化方法に応じて、解像度変換回路３３への電力供給／供給停止が制御されている。したがって、上記解像度変換回路３３の処理が不要な符号化方法でエンコードされた映像データを表示する場合には、解像度変換回路３３への電力供給を停止することができ、常時、電力供給する場合よりも、ディスプレイ端末４の消費電力を削減できる。
【０１５０】
なお、本実施形態に係るディスプレイ端末４では、テレビジョン放送、録画映像およびメモリカード１５の画像を表示できるだけではなく、コンピュータのデスクトップ画面を表示できるにも拘わらず、コントローラ部１４の行う動作は、無線通信用ＩＣ１２またはＩＦ用ＩＣ１６からの信号の示す映像を表示するようにディスプレイ１３を制御する動作と、入力装置２４からの入力信号に基づいて、入力装置２４が受け付けた操作を示す操作データを送信するように無線通信用ＩＣ１２を制御する動作、または、入力装置２４からの入力信号に基づいて、入力装置２４が受け付けた操作に応じて、ＩＦ用ＩＣ１６が読み出す画像を変更する動作と、入力装置２４が受け付けた操作に応じて、プログラマブルロジックＩＣ３１・３２の動作を変更する動作とに制限されている。
【０１５１】
したがって、上記ＣＰＵのように逐次制御方式で制御される構成、すなわち、記憶装置に命令を記憶させ、そこから命令を１つずつ読み出して実行し、結果を返すという動作を繰り返す構成と異なり、プログラムのフローチャートの逐次ステートが論理回路として同時に存在するプログラマブルロジックＩＣ３１・３２を用いても、何ら支障なく、上記各動作を行わせることができる。また、プログラマブルロジックＩＣ３１・３２は、ＣＰＵを設けたシステムとは異なり、中央処理という考えがなく、処理が集中する部分が存在しない。また、命令と、データとがそれぞれ別の伝送経路で伝送されており、ＣＰＵのように、命令とデータとの双方を伝送するための共通のバスが存在していない。したがって、ＣＰＵで処理する場合と比較して、回路全体の動作周波数を大幅に削減できる。
【０１５２】
より詳細には、逐次ステートのロジック回路は専用処理回路であるため、所望の演算結果を得るのに低いクロック周波数で命令を実行できる。また、処理が集中するボトルネック部分が少ないために、ボトルネック部分のクロック周波数を上げる必要がない。したがって、消費電力を削減できる。さらに、処理動作中にプログラムを生成／処理する必要がないので、プログラム生成／処理する分の消費電力を削減できる。
【０１５３】
また、汎用性、拡張性を持たせるための各種制御（プログラム制御、ＤＭＡ制御、チャネル制御）、各種周辺装置の制御をする必要がないので、その制御するための部分のための消費電力と回路規模とを削減できる。
【０１５４】
これらの結果、ソフトウェアで処理していた処理を、低消費電力でハードウェア処理でき、ソフトウェアで処理していた処理を、プログラマブルロジックＩＣ３１・３２として、容易に１チップ化できる。例えば、ＣＰＵで処理した場合、１２〔Ｗ〕を消費していたのに対して、プログラマブルロジックＩＣ３１・３２で処理した場合、消費電力を１〔Ｗ〕以下にまで低減できる。
【０１５５】
また、図７に示すように、プログラマブルロジックＩＣ３１ａ〜３１ｄは、ＯＳ（Operating System）の処理を行っていない。例えば、テレビジョン放送を表示する場合（図中破線の場合）には、ＭＡＣ（ＬＬＣ）層の上に、デコード処理を行う層と、インターレース／プログレッシブ変換やスケーリング処理を行う層とが形成されており、デコード処理を行う層は、ＭＡＣ（ＬＬＣ）層から、ＯＳを介すことなく、ＭＡＣプロトコルで伝送されたデータ列を受け取っている。同様に、コンピュータ３からのデスクトップ画面を表示する場合（図中、実線の場合）には、ＴＣＰ／ＩＰ層の上に、アプリケーション層（ＶＮＣ層）が形成され、当該アプリケーション層は、ＯＳを介すことなく、ＴＣＰ／ＩＰ層へ、送信先へ送信するデータ列を渡すと共に、ＴＣＰ／ＩＰ層から、ＯＳを介すことなく、ＴＣＰプロトコルで伝送されたデータ列（リモートデスクトップシステム用のプロトコルのデータ列）を受け取っている。なお、上記ＭＡＣ（ＬＬＣ）層は、ＭＡＣ層処理回路５２ａ・５２ｂ・５２ｄによって実現されている。また、上記デコード処理を行う層は、デコーダ回路５３ａ・５２ｃ・５３ｄによって実現され、ＴＣＰ／ＩＰ層およびアプリケーション層は、ＴＣＰ／ＩＰ処理回路５３ｂおよびアプリケーション処理回路５４ｂによって、それぞれ実現されている。さらに、インターレース／プログレッシブ変換やスケーリング処理を行う層は、解像度変換回路３３によって実現されている。
【０１５６】
このように、上記各層が、ＯＳを介さずに、通信しているので、ロジック信号に変換された以降の画像データがディスプレイ１３へ転送されるまでの一連の動作を簡略化できる。この結果、当該動作を、プログラマブルロジックＩＣ３１・３２によって実行しているにも拘わらず、プログラマブルロジックＩＣ３１・３２の回路規模を大幅に削減できる。
【０１５７】
ところで、一般に、上記両駆動回路の動作タイミングは、画素アレイと、ディスプレイへ入力される画像データのフォーマットとの組み合わせ毎に異なっていることが多い。したがって、ディスプレイにおいて、上記両駆動回路の動作タイミングを制御するタイミングコントローラは、画素アレイと別個のチップに収められることが多い。この結果、ディスプレイにタイミングコントローラとして動作する回路を設けると、ディスプレイを構成する素子の数が増加して、ディスプレイの構成が複雑になりがちである。
【０１５８】
これに対して、本実施形態に係るディスプレイ端末４では、ディスプレイ１３にタイミングコントローラが設けられておらず、プログラマブルロジックＩＣ３２がディスプレイ１３のデータ信号線駆動回路２２および走査信号線駆動回路２３を直接制御している（プログラマブルロジックＩＣ３２の端子が両駆動回路２２・２３の端子に接続されている）。この結果、上記タイミングコントローラをディスプレイ１３に設け、プログラマブルロジックＩＣ３１が当該タイミングコントローラと通信する構成と比較して、ディスプレイ１３の構成を簡略化できる。
【０１５９】
また、上記プログラマブルロジックＩＣ３２は、読み込むプログラムセットを変更することによって、動作を変更できる。したがって、画素アレイと、ディスプレイへ入力される画像データのフォーマットとの組み合わせが変化したとしても、プログラムセットをそれぞれに合わせて変更するだけで、両駆動回路２２・２３の動作タイミングを、当該組み合わせに合うようにして制御できる。これにより、ハードウェアとしては、同じプログラマブルロジックＩＣ３２を使用できるので、ディスプレイ１３にタイミングコントローラとして動作する回路を設ける構成とは異なり、当該回路を別個のチップに分ける必要がない。したがって、当該回路を別個のチップに分ける場合と比較して、チップの外部と接続するための端子やインターフェース回路あるいは配線などを削減できる。これらの結果、ディスプレイ１３にタイミングコントローラを設ける構成と比較して、ディスプレイ端末４全体の回路構成を簡略化できる。
【０１６０】
〔第２の実施形態〕
ところで、上記第１の実施形態では、ディスプレイ端末４がユーザからの入力に基づいて、映像データの符号化方法を判定する場合について説明した。これに対して、本実施形態では、ディスプレイ端末４が、外部の装置（例えば、受信機本体２やコンピュータ３など）から受信したデータ列、あるいは、例えば、メモリカード１５などの記録媒体から読み出したデータ列に基づいて、映像データの符号化方法を判定する構成について説明する。なお、当該判定は、プログラマブルロジックＩＣ３１・３２の外部に設けた回路によって行ってもよいが、以下では、プログラマブルロジックＩＣ３１・３２が行う場合を例にして説明する。
【０１６１】
すなわち、本実施形態に係るディスプレイ端末４のＲＯＭ４１・４２には、上記プログラムセットＰ１ａ〜Ｐ１ｄ・Ｐ２ａ〜Ｐ２ｄに代えて、プログラムセットＰ１１ａ〜Ｐ１１ｄ・Ｐ１２ａ〜１２ｄが記憶されている。これらのうち、プログラムセットＰ１２ａ〜Ｐ１２ｄは、上記プログラムセットＰ２ａ〜Ｐ２ｄと略同様であるが、プログラマブルロジックＩＣ３２の論理回路に、フォーマット判定回路６４ａ〜６４ｄを形成させるためのプログラムが省略されている。また、プログラムセットＰ１１ａ〜Ｐ１１ｄは、上記プログラムセットＰ１ａ〜Ｐ１ｄと略同様であるが、プログラマブルロジックＩＣ３１の論理回路にフォーマット判定回路（切り換え回路）７１ａ〜７１ｄを構成させるためのプログラムが追加されている。
【０１６２】
プログラマブルロジックＩＣ３１・３２が、これらのプログラムセットＰ１１ａ〜Ｐ１１ｄ・Ｐ１２ａ〜Ｐ２ｄに従って自らの論理回路を接続した場合、図８に示すように、デコーダ回路５３ａ・５２ｃ・５３ｄ、あるいは、アプリケーション処理回路５４ｂよりも前（図の例では、各回路の直前）に、それぞれ、フォーマット判定回路７１ａ〜７１ｄが形成される。なお、図８は、プログラムセットＰ１１ａに従って接続されている場合を例示しており、上記各フォーマット判定回路７１ａ〜７１ｄのうち、フォーマット判定回路７１ａが形成されている状態を示している。
【０１６３】
上記各フォーマット判定回路７１ａ〜７１ｄは、外部の装置（例えば、受信機本体２やコンピュータ３など）から受信したデータ列、あるいは、例えば、メモリカード１５などの記録媒体から読み出したデータ列を解析して、入力された映像データのフォーマットを特定する。さらに、当該特定されたフォーマットが、これまでのフォーマットと異なっていれば、当該フォーマットを示すフォーマット選択信号をプログラムセット選択回路４３へ出力する。
【０１６４】
例えば、一般に、符号化された映像データを示すデータ列には、データのフォーマット（符号化方法）を示す情報（フォーマット情報）が含まれていることが多い。したがって、コントローラ部１４に入力される映像データが、このようなフォーマットを採用している場合には、上記各フォーマット判定回路７１ａ〜７１ｄ（一部後述）は、データ列から、フォーマット情報を抽出し、それに基づいて、映像データの符号化方法を判定すると共に、符号化方法に対応して予め記憶されているプログラムセットへの切り換えを指示できる。また、受信機本体２やコンピュータ３などの送信装置が、符号化された映像データを示すデータ列に、映像データの符号化方法を示すフォーマット情報をヘッダとして付加した上で送信する構成の場合は、上記各フォーマット判定回路７１ａ〜７１ｄは、ヘッダとして付加されたフォーマット情報に基づいて、映像データの符号化方法を判定できる。
【０１６５】
これにより、プログラマブルロジックＩＣ３１・３２は、上記プログラムセットＰ１１ａ〜Ｐ１１ｄ・Ｐ１２ａ〜Ｐ１２ｄのうち、上記特定されたフォーマットに対応するプログラムセットに従って、自らの論理回路を接続し直すことができ、ディスプレイ端末４は、何ら支障なく、入力される映像データを表示できる。
【０１６６】
ところで、上記第１および第２の実施形態では、２つのプログラマブルロジックＩＣ３１・３２と、それに対応するＲＯＭ４１・４２が設けられている場合について説明したが、チップ数の削減が強く求められる場合には、例えば、図９に示すように、図４に示す両プログラマブルロジックＩＣ３１・３２を１つのプログラマブルロジックＩＣ（プログラム可能な論理回路）３４によって実現してもよい。なお、図９の例では、ＲＯＭ４１・４２も１つのＲＯＭ（記憶回路）４４にまとめられている。
【０１６７】
当該変形例に係る構成では、図４の構成と比較して、チップ数を削減できる。また、これに伴なって、各チップ間の配線も不要になるので、基板面積（フットプリント）、基板のレイヤー数を縮小でき、製造コストを削減できる。
【０１６８】
ただし、上記各実施形態のように、プログラマブルロジックＩＣ３１・３２に分けた場合は、両プログラマブルロジックＩＣ３１・３２の一方のプログラムのみを書き換えることができる。したがって、例えば、駆動方法を変更せず、デコード方法のみを切り換える場合は、プログラマブルロジックＩＣ３１のみのプログラムを切り換えることができる。したがって、プログラムの切り換え時間を短縮できる。また、各プログラムの規模が小さくなるので、プログラム修正時のコンパイルの時間も短縮できる。加えて、現時点では、一般的なプログラマブルロジックＩＣ３１・３２の回路規模は、ブロック群全てを形成するには充分ではないことが多いので、複数のプログラマブルロジックＩＣ３１・３２に分割することによって、ディスプレイ端末４を製造する際に、プログラマブルロジックＩＣ３１・３２として使用可能なプログラマブルロジックＩＣの選択肢が多くなる。
【０１６９】
ところで、上記第１および第２の実施形態では、余りチップ数を増やすことなく、表示品質を大幅に向上させるために、プログラマブルロジックＩＣ３１・３２とは別に、解像度変換回路３３を設けているが、表示品質の向上よりも、回路規模およびチップ数の削減の方が強く求められる場合には、図１０に示すように、解像度変換回路３３と同様の処理を行う回路を、プログラマブルロジックＩＣ３１・３２によって実現してもよい。なお、図１０では、図４と同様に、プログラマブルロジックＩＣ３１・３２が設けられている場合を例示しているが、図９と同様に、これらのプログラマブルロジックＩＣ３１・３２をまとめてもよい。
【０１７０】
この場合であっても、手順でＩ／Ｐ変換処理やスケーリング処理の手順が比較的簡単であれば、回路規模を余り増大させることなく、Ｉ／Ｐ変換処理やスケーリング処理を行うことができる。このような処理としては、例えば、ある水平ラインを次の水平ラインへ複写することによるＩ／Ｐ変換処理やスケーリング処理などが挙げられる。また、ある画素へのデータを次の画素のデータとしても利用することによるスケーリング処理も挙げられる。
【０１７１】
ただし、上記各実施形態のように、解像度変換回路３３を別に設けた方が、動き適応型のＩ／Ｐ変換処理などの比較的複雑なＩ／Ｐ変換処理あるいはスケーリング処理を実施できるので、画質の向上と、チップ数および消費電力の削減とのバランスのとれたディスプレイ端末４を実現できる。
【０１７２】
また、上記各実施形態では、上述したように、ディスプレイ（１３）からタイミングコントローラが省略されており、コントローラ部（１４）が、両駆動回路（２２・２３）の動作タイミングをも直接（タイミングコントローラを介さず）制御している構成について説明したが、これに限るものではなく、コントローラ部がタイミングコントローラを介して、両駆動回路に接続されており、タイミングコントローラが両駆動回路の動作タイミングを制御してもよい。
【０１７３】
ただし、上記各実施形態のように、コントローラ部が、両駆動回路の動作タイミングをも直接制御している構成では、ディスプレイからタイミングコントローラを省略できるので、ディスプレイ端末（４）全体の回路規模を削減できる。
【０１７４】
より詳細に説明すると、上記両駆動回路の動作タイミングは、ディスプレイの画素アレイ（１２）とディスプレイへ入力される画像データとの組み合わせ毎に異なっていることが多い。したがって、ディスプレイにおいて、上記両駆動回路の動作タイミングを制御するタイミングコントローラは、画素アレイと別個のチップに収められることが多い。この結果、ディスプレイにタイミングコントローラとして動作する回路を設けると、ディスプレイの素子数が増加して、ディスプレイの構成が複雑になりがちである。
【０１７５】
これに対して、上記構成では、プログラマブルロジックＩＣ（３１・３２・３４）を含むコントローラ部が、上記ディスプレイの走査信号線およびデータ信号線を駆動する駆動回路の動作タイミングを制御する。この結果、上記タイミングコントローラをディスプレイに設け、コントローラ部が当該タイミングコントローラと通信する構成と比較して、ディスプレイの構成を簡略化できる。
【０１７６】
また、上記プログラマブルロジックＩＣは、読み込むプログラムセットを変更することによって、動作タイミングを変更できる。したがって、ディスプレイの画素アレイとディスプレイへ入力される画像データとの組み合わせ毎に、駆動回路の動作タイミングが異なっていたとしても、プログラムセットを、それぞれに対応して変更するだけで、ハードウェアとしては、同じプログラマブルロジックＩＣを使用できる。これにより、ディスプレイにタイミングコントローラとして動作する回路を設ける構成とは異なり、別個のチップに分ける必要がない。したがって、チップの外部と接続するための端子やインターフェース回路あるいは配線などを削減できる。これらの結果、ディスプレイ端末全体の回路規模を削減できる。
【０１７７】
さらに、上記では、プログラムセット選択回路４３をプログラマブルロジックＩＣ（３１・３２；３４）とは別体に設けると共に、当該プログラムセット選択回路（４３）がプログラマブルロジックＩＣ（３２；３４）に形成されるフォーマット判定回路（６４ａ〜６４ｄ；７１ａ〜７１ｄ）の指示に応じて、各プログラマブルロジックＩＣのプログラムを切り換える場合について説明したが、これに限るものではない。映像データの符号化方法に応じて、プログラマブルロジックＩＣのプログラムを切り換えることができれば、例えば、フォーマット判定回路を、プログラムセット選択回路と同様に、小規模のＰＬＤやマイクロコンピュータによって実現してもよい。この場合、プログラムセット選択回路とフォーマット判定回路とを１チップのＩＣに集積してもよい。また、これとは逆に、プログラムセット選択回路をフォーマット判定回路と同様にプログラマブルロジックＩＣによって実現してもよい。
【０１７８】
ただし、上記のように、プログラムセットを切り換えるタイミングおよび切り換えるべきプログラムセットを判定し、プログラマブルロジックＩＣへ切り換えを指示する回路のうち、切り換えるタイミングおよび切り換えるべきプログラムセットを判定するフォーマット判定回路が、プログラマブルロジックＩＣによって形成されていれば、プログラマブルロジックＩＣのプログラムを更新することによって、判定方法を変更できる。したがって、ディスプレイ端末４が表示可能な映像データの符号化方法が追加あるいは訂正された場合でも、何ら支障なく判定でき、よりフレキシビリティの高いディスプレイ端末４を実現できる。
【０１７９】
ところで、上記では、帯域保証型のＭＡＣプロトコルで通信する場合と、ベストエフォート型のＭＡＣプロトコルで通信する場合とで、物理層として動作する無線通信用ＩＣ１２が共用されており、プログラマブルロジックＩＣ３１内に、帯域保証型のＭＡＣ層処理回路５２ａ、または、ベストエフォート型のＭＡＣ層処理回路５２ｂが形成される場合を例にして説明したが、これに限るものではない。
【０１８０】
例えば、無線通信用ＩＣ１２が、双方のＭＡＣプロトコルでの処理が可能であれば、各ＭＡＣ層処理回路５２ａ・５２ｂをプログラマブルロジックＩＣ３１に形成せず、ＩＦ回路５１ａ・５１ｂが、無線通信用ＩＣ１２を制御して、それぞれのＭＡＣプロトコルでデータ列を伝送させてもよい。また、状況（本実施形態では、テレビジョン放送を表示するか、デスクトップ画面を表示するか）毎に、物理層（必要に応じてＭＡＣ層を含む）として動作する無線通信用ＩＣ１２を、別個に設け、プログラマブルロジックＩＣ３１のＩＦ回路５１ａ・５１ｂは、いずれかと通信してもよい。
【０１８１】
また、上記では、階調変換処理回路６１ａ〜６１ｄおよびドライバ制御回路６２ａ〜６２ｄの双方をプログラマブルロジックＩＣ３２に形成し、駆動方法として、以下の全て、すなわち、エッジ強調や階調遷移強調の程度または有無と、暗表示期間の長さと、バックライトの輝度との全てを、映像信号の符号化方法に応じて変更しているが、これに限るものではない。階調変換処理回路６１ａ〜６１ｄおよびドライバ制御回路６２ａ〜６２ｄの一方をプログラマブルロジックＩＣ３２に形成したり、各プログラムセット間で、エッジ強調や階調遷移強調の程度または有無と、暗表示期間の長さと、バックライトの輝度とのいずれか１つまたは複数を変更したりしてもよい。
【０１８２】
いずれの場合であっても、プログラムセットが、各符号化方法に対応して記憶されており、各プログラムセットが、入力された映像信号をデコードする処理を行う第１の論理回路および上記ディスプレイを駆動する処理を行う第２の論理回路を、上記プログラム可能な論理回路に形成させるプログラムセットであると共に、上記記憶回路に記憶された複数のプログラムセットのうちの第１のプログラムセットと、第２のプログラムセットとでは、それぞれによってプログラムされたプログラム可能な論理回路が上記ディスプレイを駆動する際の駆動方法が、互いに異なっていれば、略同様の効果が得られる。
【０１８３】
ただし、本実施形態のように、無線通信用ＩＣ１２が単数であり、プログラマブルロジックＩＣ３１内をＭＡＣ層処理回路５２ａ…を形成すれば、無線通信用ＩＣ１２が複数の構成、および、無線通信用ＩＣ１２が複数のＭＡＣプロトコルを処理する構成と比較して、ディスプレイ端末４の回路規模、消費電力、寸法および重量を削減できる。
【０１８４】
さらに、本実施形態のように、エッジ強調や階調遷移強調の程度または有無と、暗表示期間の長さと、バックライトの輝度との全てを、符号化方法に応じて切り換えれば、いずれかを切り換えない場合よりも、さらに、表示品質を向上できる。
【０１８５】
また、上記では、ディスプレイ端末４が携帯型である場合を例にして説明したが、これに限るものではない。受信機本体２またはコンピュータ３と有線の伝送経路を介して通信する据え置き型の装置であってもよい。
【０１８６】
この場合であっても、上記プログラムセットのうち、いずれを読み込ませるかによって、プログラマブルロジックＩＣ（３１〜３２・３４）の論理回路の接続を変更する構成によって、ディスプレイ端末４の回路規模、消費電力、寸法および重量を削減できる。
【０１８７】
ただし、バッテリによって駆動する携帯型のディスプレイ端末４は、消費電力の削減が稼動時間の増大に直結する。また、携帯する場合、寸法および重量はできる限り小さい方が望ましい。したがって、携帯型のディスプレイ端末４に特に好適に使用できる。
【０１８８】
さらに、本実施形態では、ＲＯＭ４１・４２（４４）に複数のプログラムセットが予め記憶されている場合を例にして説明したが、これに限るものではない。プログラマブルロジックＩＣ３１・３２（３４）が読み込むプログラムセットを切り換える前に、プログラムセットがプログラマブルロジックＩＣからアクセス可能な記憶装置に格納されていれば、上記ＲＯＭに代えて／加えて、当該記憶装置を設けた構成でも同様の効果が得られる。
【０１８９】
この場合、プログラムセットは、例えば、プログラムセットを記録媒体に格納し、当該記録媒体を配付したり、あるいは、有線または無線の通信路を介して伝送するための通信手段で送信したりして配付され、上記記憶装置へ書き込み可能な装置によって当該記憶装置へ書き込まれる。また、上記記録媒体を上記記憶装置として用いてもよい。いずれの場合であっても、当該プログラムセットが上記記憶装置に格納されると、当該記憶装置にアクセスするプログラマブルロジックＩＣは、上記と同様に動作できるので、同様の効果が得られる。
【０１９０】
なお、配付用の記録媒体にプログラムを格納する際の形式は、例えば、プログラマブルロジックＩＣ３１が読み取り可能な形式であってもよいし、ソースコードや、インタプリトまたはコンパイルの途中で生成される中間コードとして格納されていてもよい。いずれの場合であっても、符号化された情報の解凍、符号化された情報の復号、インタプリト、コンパイル、などの処理、あるいは、各処理の組み合わせによって、上記プログラマブルロジックＩＣ３１をプログラム可能な形式に変換可能であれば、プログラムを記録媒体に格納する際の形式に拘わらず、同様の効果を得ることができる。
【産業上の利用可能性】
【０１９１】
本発明によれば、入力された映像信号をデコードする処理を行う第１の論理回路と上記ディスプレイを駆動する処理を行う第２の論理回路とをプログラム可能な論理回路に形成させるプログラムセットを、ディスプレイの制御回路に入力される映像信号の符号化方法に応じて切り換えることができるので、各符号化方法で符号化された映像信号によって伝送される映像を高品質に表示できるように、ディスプレイを制御できるにも拘わらず、回路規模や消費電力等を削減できる。したがって、テレビジョン放送とコンピュータのデスクトップ画面とを切り換えて表示可能なディスプレイの制御回路をはじめとして、種々のディスプレイの制御回路として広く使用できる。
【図面の簡単な説明】
【０１９２】
【図１】本発明の実施形態を示すものであり、各プログラムセットによって、ディスプレイ端末に設けられたプログラマブルロジックＩＣに実現される機能ブロックを示すブロック図である。
【図２】上記ディスプレイ端末を含むネットワークシステムの要部構成を示すシステム構成図である。
【図３】上記ディスプレイ端末を組み立てる前の状態を模式的に示した図面である。
【図４】上記ディスプレイ端末の要部構成を示すブロック図である。
【図５】上記ディスプレイ端末の動作を示すフローチャートである。
【図６】上記プログラマブルロジックＩＣに実現される機能ブロックを示すものであり、ネットワークシステムに含まれるコンピュータからのデスクトップ画面を表示している状態を示すブロック図である。
【図７】上記プログラマブルロジックＩＣを含むコントローラ部の層構造を示す図面である。
【図８】本発明の他の実施形態を示すものであり、各プログラムセットによって、ディスプレイ端末に設けられたプログラマブルロジックＩＣに実現される機能ブロックを示すブロック図である。
【図９】変形例を示すものであり、ディスプレイ端末の要部構成を示すブロック図である。
【図１０】他の変形例を示すものであり、ディスプレイ端末の要部構成を示すブロック図である。
【符号の説明】
【０１９３】
４                  ディスプレイ端末（表示装置）
１３                  ディスプレイ
１４                  コントローラ部（ディスプレイの制御回路）
３１・３２・３４      プログラマブルロジックＩＣ（プログラム可能な論理回路）
３３                  解像度変換回路（変換回路）
４３                  プログラムセット選択回路（切り換え回路；電力供給制御回路）
４１・４２・４４      ＲＯＭ（記憶回路）
５３ａ・５２ｃ・５３ｄ          デコーダ回路（第１の論理回路）
５４ｂ                          アプリケーション処理部（第１の論理回路）
６１ａ〜６１ｄ                  階調変換処理回路（第２の論理回路）
６２ａ〜６２ｄ                  ドライバ制御回路（第２の論理回路）
６４ａ〜６４ｄ・７１ａ〜７１ｄ  フォーマット判定回路（切り換え回路）
【図１】
2007218932.tif 000003
【図２】
2007218932.tif 000004
【図３】
2007218932.tif 000005
【図４】
2007218932.tif 000006
【図５】
2007218932.tif 000007
【図６】
2007218932.tif 000008
【図７】
2007218932.tif 000009
【図８】
2007218932.tif 000010
【図９】
2007218932.tif 000011
【図１０】
2007218932.tif 000012