(57)【要約】【課題】  液晶装置等の電気光学装置において、領域毎にフレーム反転駆動を行うための複数の制御信号を安定して供給し、且つ、基板サイズを縮小可能とする。【解決手段】  電気光学装置は、基板上に、互いに交差して延びる複数のデータ線及び複数の走査線と、各々がデータ線及び走査線に接続され、画素領域を構成する複数の画素部と、画素領域を走査線に沿った分割線により分割されてなる複数の部分領域のうち第１の部分領域を構成する画素部を、第１の周期でフレーム反転駆動すると共に、複数の部分領域のうち第２の部分領域を構成する画素部を、第１の周期と位相が異なる第２の周期でフレーム反転駆動する駆動手段とを備える。更に、第１及び第２の周期を夫々規定するための第１及び第２のイネーブル信号を、外部から供給される１つの基準信号に基づいて生成して駆動手段に供給するイネーブル信号生成回路とを備える。【選択図】  図４
2007071943.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
互いに交差して延びる複数のデータ線及び複数の走査線と、
各々が前記データ線及び前記走査線に接続され、画素領域を構成する複数の画素部と、
前記画素領域を前記走査線に沿った分割線により分割されてなる複数の部分領域のうち第１の部分領域を構成する前記画素部を、第１の周期でフレーム反転駆動すると共に、前記複数の部分領域のうちの第２の部分領域を構成する前記画素部を、前記第１の周期と位相が異なる第２の周期でフレーム反転駆動する駆動手段と、
前記第１及び第２の周期を夫々規定するための第１及び第２のイネーブル信号を、外部から供給される１つの基準信号に基づいて生成して前記駆動手段に供給するイネーブル信号生成回路と
を備えることを特徴とする電気光学装置。
【請求項２】
前記駆動手段は、前記複数の走査線の各々に走査信号を供給する走査線駆動回路と、前記複数のデータ線に画像信号を供給するデータ線駆動回路とを含み、
前記走査線駆動回路及び前記データ線駆動回路は、前記第１の部分領域を構成する前記画素部を前記第１の周期でフレーム反転駆動すると共に前記第２の部分領域を構成する前記画素部を前記第２の周期でフレーム反転駆動するように、前記走査信号及び前記画像信号を供給し、
前記イネーブル信号生成回路は、前記第１及び第２のイネーブル信号を前記走査線駆動回路に供給することを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記イネーブル信号生成回路は、
前記基準信号を分周する分周回路と、
前記基準信号を遅延させる遅延回路と、
前記分周された基準信号と前記遅延された基準信号との論理積を出力する第１の論理回路と、
前記分周された基準信号の反転信号と前記遅延された基準信号との論理積を出力する第２の論理回路と
を含むことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記分周回路は、前記基準信号を１／（２のｎ乗）分周（ｎは自然数）することを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記分周回路は、少なくとも１つのフリップフロップを含むことを特徴とする請求項３又は４に記載の電気光学装置。
【請求項６】
前記遅延回路は、直列に電気的に接続された偶数個のインバータを含むことを特徴とする請求項３から５に記載の電気光学装置。
【請求項７】
前記走査線駆動回路は、転送信号を順次出力するシフトレジスタを備え、
前記分周回路は、前記転送信号に基づいて生成されたパルスのタイミングに合わせて、前記分周された基準信号を出力する
ことを特徴とする請求項３から６に記載の電気光学装置。
【請求項８】
請求項１から７のいずれか一項に記載の電気光学装置を具備してなる電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置には、例えば液晶装置がある。その駆動方式には、液晶の焼付きや劣化を防ぐため、ドット反転、ライン反転、フレーム反転等の反転駆動方式が採用されている。このような反転駆動方式の一つとして、例えば特許文献１では、領域毎に面反転駆動（以下、適宜「領域反転駆動」と呼ぶ）を行う駆動方式が本願出願人により開示されている。領域反転駆動方式によれば、クロストークを抑制できるとともに画面の表示の均一性を確保できるという利点があり、他の反転駆動方式に比べ有利であると考えられる。
【０００３】
【特許文献１】特開２００３−１９８６５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に開示された技術では、領域毎に面反転駆動するため、走査線の選択順序を制御するための複数の制御信号を外部回路から走査線駆動回路に供給する必要がある。このため、基板上に複数の外部回路接続端子を設けなければならず、基板サイズを小さくすることができないという技術的問題点がある。更に、複数の制御信号は相異なる外部回路接続端子を介して供給されるため、複数の制御信号間にタイミングのズレ等が生じて走査線の選択順序の制御が不安定になってしまう恐れがあるという技術的問題点もある。
【０００５】
本発明は、例えば上述した問題点に鑑みなされたものであり、領域毎にフレーム反転駆動を行うための複数の制御信号を安定して供給することができ、且つ、基板サイズを縮小できる電気光学装置、及びそのような電気光学装置を具備してなる各種電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の電気光学装置は、上記課題を解決するために、基板上に、互いに交差して延びる複数のデータ線及び複数の走査線と、各々が前記データ線及び前記走査線に接続され、画素領域を構成する複数の画素部と、前記画素領域を前記走査線に沿った分割線により分割されてなる複数の部分領域のうち第１の部分領域を構成する前記画素部を、第１の周期でフレーム反転駆動すると共に、前記複数の部分領域のうち第２の部分領域を構成する前記画素部を、前記第１の周期と位相が異なる第２の周期でフレーム反転駆動する駆動手段と、前記第１及び第２の周期を夫々規定するための第１及び第２のイネーブル信号を、外部から供給される１つの基準信号に基づいて生成して前記駆動手段に供給するイネーブル信号生成回路とを備える。
【０００７】
本発明の電気光学装置によれば、例えば、アクティブマトリクス駆動方式が採用され、その駆動時には、例えば駆動手段の一部を構成する走査線駆動回路が走査線に走査信号を供給した、即ち走査線を水平走査して選択した画素部列に、例えば駆動手段の他の一部を構成するデータ線駆動回路がデータ線を通じて画像信号を供給してデータの書き込みを行う。そして、これら走査線駆動回路及びデータ線駆動回路は、例えば、画素領域の上半分と画素領域の下半分となど、一つの画素領域が走査線に沿った分割線により分割されてなる複数の部分領域毎にフレーム反転駆動（即ち、面反転駆動）を行う。本発明に係る「画素領域」とは、基板上で平面的に見て複数の画素部が配列された領域、即ち、複数の画素部の駆動により画像を表示させるための領域を意味し、画素アレイ領域或いは画像表示領域とも呼ぶ。その際、第１の部分領域と第２の部分領域とが、好ましくは各フィールド期間において逆極性となるように駆動する。或いは、第１の部分領域と第２の部分領域とが、各フィールド期間において同一極性となるように駆動する。尚、ここでいう「部分領域」は、フレーム反転駆動するように少なくとも２ライン分以上の領域（即ち、２本以上の走査線を含む領域）を指す。また、「第１の部分領域」は、複数の部分領域の一部を構成する連続した部分領域或いは飛び飛びの部分領域を意味し、「第２の部分領域」は、複数の部分領域のうち第１の部分領域を除く部分領域を意味する。言い換えれば、第１の部分領域と第２の部分領域とは相補の関係にあることを意味する。単純な場合には、画素領域の上半分が第１の部分領域に相当し、画素領域の下半分が第２の部分領域に相当する。
【０００８】
本発明では、駆動手段によって、第１の部分領域は、第１の周期でフレーム反転駆動され、第２の部分領域は、第１の周期と位相が異なる第２の周期でフレーム反転駆動される。ここに「第１の周期と位相が異なる第２の周期でフレーム反転駆動される」とは、第１の部分領域に属する走査線に対して水平走査が行われた次に、第２の部分領域に属する走査線に対して水平走査が行われ、或いは、第２の部分領域に属する走査線に対して水平走査が行われた次に、第１の部分領域に属する走査線に対して水平走査が行われることを意味する。即ち、第１の部分領域に属する走査線と第２の部分領域に属する走査線とが同時に選択されることはなく、典型的には交互など、順番に或いは相前後して選択される意味である。言い換えれば、第２の部分領域は、第１の周期と相補の第２の周期でフレーム反転駆動される意味である。加えれば、画素領域が三つ以上の部分領域に分割されており、これら三つの部分領域の間で順番に走査線が選択されて、部分領域ごとにフィールド反転駆動が行われる場合についても、本発明から除外されるものではない。
【０００９】
本発明に係る「フレーム反転」とは、一画面が形成される度に（換言すると、１フィールド分の画像信号を供給する度に）、画像信号の極性を反転させる駆動方式であり、反転周期が１フィールドであるフレーム反転駆動方式（或いは面反転駆動方式）に相当する。但し、この場合の反転周期は、画像信号の長さに依拠したフィールド期間ではなく、あくまで一画面の表示期間である。例えば、倍速で書き込みを行い、通常の１フィールド期間に同じ画像を繰り返し書き込んで表示する場合には、供給されるのが同一信号であっても、やはり１フィールド分を供給する度に極性を反転させる。
【００１０】
本発明では特に、基板上に、第１及び第２の周期を夫々規定するための第１及び第２のイネーブル信号を、外部から供給される１つの基準信号に基づいて生成して、例えば走査線駆動回路等を含む駆動手段に供給するイネーブル信号生成回路を備える。即ち、第１及び第２のイネーブル信号は、外部から例えば基板上に設けられた外部回路接続端子或いはＰＡＤを介して供給される１つの基準信号に基づいて、基板に内蔵された或いは基板上に作り込まれたイネーブル信号生成回路によって生成される。よって、第１及び第２のイネーブル信号を外部回路から供給するための外部回路接続端子を設ける必要が無い。即ち、第１及び第２のイネーブル信号を外部回路から供給する場合と比較して、外部回路接続端子の数を削減することができる。従って、第１及び第２のイネーブル信号を供給するための外部回路接続端子を設ける必要が無い分だけ、基板サイズを小さくすることが可能となり、電気光学装置の小型化が可能となる。或いは、他の信号のために外部回路接続端子を利用することもできる。或いは、第１及び第２のイネーブル信号を供給するための外部回路接続端子を設ける必要が無い分だけ、基板上の領域を他の配線や回路の設置等のために利用することもできる。
【００１１】
更に、本発明では特に、イネーブル信号生成回路は、基板上に設けられている。よって、第１及び第２のイネーブル信号は、電気光学装置の内部で生成されるので、仮に第１及び第２のイネーブル信号が外部から相異なる外部回路接続端子を介して供給された場合に生じ得る第１及び第２のイネーブル信号間のタイミングのズレ、即ち、位相のずれ（例えば、相対的な遅延）や波形のずれ（例えば、波形のなまり具合の相異）などが発生することを低減或いは防止することができる。従って第１及び第２の周期を安定して規定することができ、高品位の画像表示が可能となる。
【００１２】
以上説明したように、本発明の電気光学装置によれば、複数の部分領域毎にフレーム反転駆動を行うための第１及び第２のイネーブル信号を安定して供給することができ、且つ、基板サイズを縮小できる。その結果、高品位の画像を表示可能であり、且つ、電気光学装置の小型化が可能である。
【００１３】
本発明の電気光学装置の一態様では、前記駆動手段は、前記複数の走査線の各々に走査信号を供給する走査線駆動回路と、前記複数のデータ線に画像信号を供給するデータ線駆動回路とを含み、前記走査線駆動回路及び前記データ線駆動回路は、前記第１の部分領域を構成する前記画素部を前記第１の周期でフレーム反転駆動すると共に前記第２の部分領域を構成する前記画素部を前記第２の周期でフレーム反転駆動するように、前記走査信号及び前記画像信号を供給し、前記イネーブル信号生成回路は、前記第１及び第２のイネーブル信号を前記走査線駆動回路に供給する。
【００１４】
この態様によれば、駆動手段を構成する走査線駆動回路及びデータ線駆動回路によって、上述と同様に、第１の部分領域を構成する画素部を第１の周期でフレーム反転駆動し、第２の部分領域を構成する画素部を、第２の周期でフレーム反転駆動することができる。ここで特に、第１及び第２のイネーブル信号が、イネーブル信号生成回路によって走査線駆動回路に供給されるので、第１及び第２の周期を安定して規定することができ、高品位の画像表示が可能となる。
【００１５】
本発明の電気光学装置の他の態様では、前記イネーブル信号生成回路は、前記基準信号を分周する分周回路と、前記基準信号を遅延させる遅延回路と、前記分周された基準信号と前記遅延された基準信号との論理積を出力する第１の論理回路と、前記分周された基準信号の反転信号と前記遅延された基準信号との論理積を出力する第２の論理回路とを含む。
【００１６】
この態様によれば、例えばフリップフロップを含む分周回路によって、基準信号が分周される。具体的には、分周回路には、基準信号が入力され、基準信号の周期の例えば２倍の周期の信号、言い換えれば１／２分周された信号が出力される。尚、分周された信号の周期は、基準信号の４倍、８倍、…の周期であってもよい。即ち、基準信号が１／４分周、１／８分周、…された信号が出力されるようにしてもよい。
【００１７】
他方、例えば偶数個のインバータが直列に電気的に接続された遅延回路によって、基準信号が遅延される。具体的には、遅延回路には、基準信号が入力され、基準信号が、基準信号の周期と比較して微小な時間だけ遅延された信号が出力される。
【００１８】
このように分周された基準信号と遅延された基準信号との論理積が、第１の論理回路（例えばＡＮＤ回路等）によって、例えば第１の周期を規定するイネーブル信号として出力される。更に、分周された基準信号の反転信号と遅延された基準信号との論理積が、第２の論理回路（例えばＡＮＤ回路等）によって、例えば第２の周期を規定するイネーブル信号として出力される。
【００１９】
以上のように、本態様によれば、イネーブル信号生成回路によって、第１及び第２の周期を夫々規定するための第１及び第２のイネーブル信号を簡易かつ確実に生成することができる。
【００２０】
上述したイネーブル信号生成回路が分周回路を含む態様では、前記分周回路は、前記基準信号を１／（２のｎ乗）分周（ｎは自然数）するように構成してもよい。
【００２１】
この場合には、例えば、複数個の１／２分周する回路を直列に電気的に接続することにより分周回路を構成することができる。よって、簡易な構成で分周回路を構成することが可能である。
【００２２】
上述したイネーブル信号生成回路が分周回路を含む態様では、前記分周回路は、少なくとも１つのフリップフロップを含んでもよい。
【００２３】
この場合には、分周回路は、フリップフロップによって基準信号を確実に分周することができる。
【００２４】
上述したイネーブル信号生成回路が遅延回路を含む態様では、前記遅延回路は、直列に電気的に接続された偶数個のインバータを含んでもよい。
【００２５】
この場合には、インバータを用いて遅延回路を簡易に構成することができる。このように構成された遅延回路によれば、基準信号を確実に遅延させることができる。
【００２６】
上述したイネーブル信号生成回路が分周回路を含む態様では、前記走査線駆動回路は、転送信号を順次出力するシフトレジスタを備え、前記分周回路は、前記転送信号に基づいて生成されたパルスのタイミングに合わせて、前記分周された基準信号を出力するように構成してもよい。
【００２７】
この場合には、走査線駆動回路が複数の走査線の各々に走査信号を供給すべきタイミングに合わせて、イネーブル信号生成回路は、第１及び第２の周期を夫々規定するための第１及び第２のイネーブル信号を生成することができる。
【００２８】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００２９】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field  Emission  Display及びConduction  Electron-Emitter  Display）、これら電気泳動装置、電子放出装置を用いた表示装置を実現することも可能である。
【００３０】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。
【発明を実施するための最良の形態】
【００３１】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図１６を参照して説明する。
【００３２】
先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図である。図２は、図１のＨ−Ｈ´線での断面図である。図３は、本実施形態に係る液晶装置の画素部の等価回路図である。図４は、本実施形態に係る液晶装置の駆動部を含むブロック図である。
【００３３】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３４】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３５】
ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００３６】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３７】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、後述するイネーブル信号生成回路が形成されている。これに加えて、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００３８】
図３に示すように、画像表示領域１０ａにおいては、複数の走査線１１ａ及び複数のデータ線６ａが相交差して配列しており、その線間に、走査線１１ａ及びデータ線６ａの各一により選択される画素部が設けられている。各画素部には、ＴＦＴ３０、画素電極９ａ及び蓄積容量７０が設けられている。ＴＦＴ３０は、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを選択画素に印加するために設けられ、ゲートが走査線１１ａに接続され、ソースがデータ線６ａに接続され、ドレインが画素電極９ａに接続されている。画素電極９ａは、対向電極２１との間で液晶容量を形成し、入力される画像信号Ｓ１、Ｓ２、…、Ｓｎを画素部に印加して一定期間保持するようになっている。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線４００に接続されている。
【００３９】
本実施形態に係る液晶装置は、ＴＦＴアクティブマトリクス駆動方式を採り、走査線駆動回路１０４（図１参照）から各走査線１１ａに走査信号Ｇ１、Ｇ２、…、Ｇ２ｍを後述する順序で印加すると共に、それによってＴＦＴ３０がオン状態となる水平方向の選択画素部列に対し、データ線駆動回路１０１（図１参照）からのデータ信号Ｓ１、Ｓ２、…、Ｓｎを、データ線６ａを通じて印加するようになっている。この際、データ信号Ｓ１、Ｓ２、…、Ｓｎを各データ線６ａに線順次に供給してゆくようにしてもよいし、複数のデータ線６ａ（例えばグループ毎）に同じタイミングで供給するものとしてもよい。これにより、画像信号が選択画素に対応する画素電極９ａに供給される。ＴＦＴアレイ基板１０は、液晶層５０を介して対向基板２０と対向配置されているので（図２参照）、以上のようにして区画配列された画素領域毎に液晶層５０に電界を印加することにより、両基板間の透過光量が画素領域毎に制御され、画像が階調表示される。また、このとき各画素領域に保持された画像信号は、蓄積容量７０によりリークが防止される。
【００４０】
図４に示すように、本実施形態に係る液晶装置の駆動部６０は、上述したデータ線駆動回路１０１、走査線駆動回路１０４の他、コントローラ６１、第１フレームメモリ６２、第２フレームメモリ６３の２画面分のフレームメモリ、ＤＡコンバータ６４、イネーブル信号生成回路２００等から構成されている。コントローラ６１には、垂直同期信号Ｖsync、水平同期信号Ｈsync、ドットクロック信号dotclk 及び画像信号DATA入力される。そして、コントローラ６１は、垂直同期信号Ｖsync、水平同期信号Ｈsync及びドットクロック信号dotclkに基づく各構成要素の動作タイミング制御、第１フレームメモリ６２、第２フレームメモリ６３の書き込み／読み出しの制御、及び、書き込む走査線１１ａに対応した画像信号DATAのフレームメモリからＤＡコンバータ６４への出力を行う。第１フレームメモリ６２及び第２フレームメモリ６３は、交互に、例えば１フレーム毎に、一方に外部入力された１フレーム分の画像信号DATAを一時的に蓄えると共に、他方からは蓄積した画像信号DATAを表示用に出力させるように利用される。ＤＡコンバータ６４は、フレームメモリから読み出された画像信号DATAをＤＡ変換し、データ線駆動回路１０１に出力するものである。データ線駆動回路１０１は、この入力信号に基づく出力として、データ信号Ｓｘを対応するデータ線６ａに印加する。
【００４１】
走査線駆動回路１０４は、コントローラ６１からクロック信号ＣＬＫ、反転クロック信号ＣＬＫ´及びゲート出力パルスＤＹが入力され、更に、後述するイネーブル信号生成回路２００からイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２が入力される構成となっている。また、走査線駆動回路１０４は、後述するように、シフトレジスタを有しており、シフトレジスタから出力される転送信号をイネーブル信号生成回路２００へ出力可能な構成となっている。
【００４２】
イネーブル信号生成回路２００は、後に詳述するように、外部回路から供給されるイネーブル基準信号ＥＮＢＹに基づいて、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を生成し、走査線駆動回路１０４へ出力する。
【００４３】
次に、図５及び図６を参照して、本実施形態に係る液晶装置の走査線駆動回路の構成について説明する。ここに図５は、走査線駆動回路の回路構成を示す回路図である。図６は、シフトレジスタの回路構成を示す回路図である。
【００４４】
図５及び図６において、走査駆動回路１０４は、シフトレジスタ６６と２ｍ個のＡＮＤ回路６７を備えて構成されている。
【００４５】
図５に示すように、シフトレジスタ６６には、コントローラ６１（図４参照）からゲート出力パルスＤＹ、クロック信号ＣＬＹ及び反転クロック信号ＣＬＹ´が夫々入力される。図６に示すように、シフトレジスタ６６は、複数のインバータ６６ａから構成されている。
【００４６】
図５において、２ｍ個のＡＮＤ回路６７の各々の出力には、２ｍ本の走査線１１ａの各々が電気的に接続されている。２ｍ本の走査線１１ａは、画像表示領域１０ａの中央部に位置するｍ本目とｍ＋１本目を境として２つのブロックに分かれており、ＡＮＤ回路６７にはシフトレジスタ６６からの各出力と２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２のいずれかが入力されるように構成されている。即ち、走査線Ｇ１〜Ｇｍに対応するＡＮＤ回路６７にはシフトレジスタ６６からの出力とイネーブル信号ＥＮＢＹ１が入力され、走査線Ｇｍ＋１〜Ｇ２ｍに対応するＡＮＤ回路６７にはシフトレジスタ６６からの出力とイネーブル信号ＥＮＢＹ２が入力される構成となっている。
【００４７】
次に、図７から図１１を参照して、本実施形態に係る液晶装置の駆動方法について説明する。図７は、本実施形態の駆動方法を概念的に説明するための図である。図８は、本実施形態に係る液晶装置の駆動方法を説明するためのタイミングチャートである。図９は、図８の符号Ａに相当する個所を拡大して示すタイミングチャートである。図１０は、画面のイメージを示す説明図である。図１１は、画面の動きを説明するための説明図である。
【００４８】
図７に示すように、本実施形態では、一画面が上下に略等しく分割されてなる２つの部分領域２０１及び２０２の各画素部を、互いに相補となる周期で、本発明に係る「フレーム反転駆動」の一例としてフィールド反転駆動させる。ここで、部分領域２０１は、本発明に係る「第１の部分領域」の一例であり、部分領域２０２は、本発明に係る「第２の部分領域」の一例である。ここでは、この周期を２分の１フィールドとする。即ち、走査線駆動回路１０４及びデータ線駆動回路１０１は倍速駆動され、部分領域２０１及び２０２に対するデータ信号Ｓｘの書き込みは１フィールド期間に２画面分行われる。具体的には、１つのフィールドデータを互いに極性の異なる第１、第２の２つのフィールドデータに分け、これらを１／２垂直期間だけシフトさせて重ね書きする。これは、フレームメモリ６２、６３を用いることで行うことができる。このとき、データ線駆動回路１０１は、１／２フィールド周期でデータ信号Ｓｘの極性を反転させると同時に、一画面においては部分領域２０１と部分領域２０２とでデータ信号Ｓｘの極性を異ならせるように駆動する。
【００４９】
図８に示すように、コントローラ６１は、１垂直期間中に２回のゲート出力パルスＤＹを走査線駆動回路１０４へ出力する。ゲート出力パルスＤＹは、１水平期間毎に１パルスが立ち上がるクロック信号ＣＬＹによって走査線駆動回路１０４のシフトレジスタ６６中をシフトしていく。図８の符号Ａに相当する個所を拡大して、図９に示すように、ゲート出力パルスＤＹが画面中央部の異なるイネーブル信号によって制御される領域（具体的にはＧｍ＋１本目の走査線）に差し掛かったとき、即ち、部分領域２０１から部分領域２０２へ切り替わる際に、イネーブル信号ＥＮＢＹ１とイネーブル信号ＥＮＢＹ２の位相が逆転する。以上の動作によって、走査信号Ｇ１、…、Ｇ２ｍは走査線１１ａのｍ本分離れた画面上の２個所に交互に出力される。即ち、所定の走査線１１ａからｍ本離れた走査線１１ａに飛び越しては前記所定の走査線１１ａの次段の走査線１１ａに戻り、その走査線１１ａからｍ本離れた走査線１１ａに飛び越してはまたその次段の走査線１１ａに戻るというように（即ち、走査線Ｇ１、走査線Ｇｍ＋１、走査線Ｇ２、走査線Ｇｍ＋２、Ｇ３、…という順序で）順次出力される。
【００５０】
一方、データ線駆動回路１０１からの出力であるデータ信号Ｓｘは、コモン電位ＬＣＣＯＭを中心として１水平期間毎に正極性電位と負極性電位とに極性が反転する。よって、データ信号Ｓｘ側が１水平期間毎に極性反転しつつ、走査信号Ｇ１、…、Ｇｍ側は上記の順番で走査線１１ａのｍ本分離れた画面の２個所に交互に出力されることになる。
【００５１】
この結果、図１０に示すように、ある１水平期間に着目すると、例えば走査線Ｇ３〜Ｇｍ＋２に走査される画素部は正極性電位のデータが書き込まれた領域となり、走査線Ｇ１〜Ｇ２及びＧｍ＋３〜Ｇ２ｍに走査される画素部は負極性電位のデータが書き込まれる領域となるというように、画面内が正極性領域と負極性領域に分割されたような状態となる。
【００５２】
図１１において、例えば第１水平期間では、第２ｍ番目の走査線１１ａが走査信号Ｇ２ｍにより走査され、負電位のデータ信号Ｓｘが書き込まれる。第２水平期間では第ｍ＋１番目の走査線１１ａが走査信号Ｇｍ＋1により走査され、第１水平期間では負電位であった画素部に正電位のデータ信号Ｓｘが書き込まれる。第３水平期間では第１番目の走査線３ａが走査信号Ｇ1により走査され、第１、第２水平期間では正電位であった画素部に負電位のデータ信号Ｓｘが書き込まれる。以降は、このような選択書き込み動作が繰り返される。画面の半分、つまり部分領域２０１及び２０２を走査し終えたときに、正極性領域と負極性領域とが完全に反転し、１画面分の書き換えが行われたことになる。この方法によると、全画面を走査すれば、書き換えは２度行われる事になり、結果的に入力画像信号に対して１垂直期間が１／２となる。
【００５３】
次に、図４、図１２から図１６を参照して、本実施形態に係る液晶装置のイネーブル信号生成回路について説明する。ここに図１２は、イネーブル信号生成回路の回路構成を示す回路図である。図１３は、分周回路を構成するフリップフロップの回路図である。図１４は、分周回路の回路特性を説明するための回路図である。図１５は、分周回路の回路特性を説明するためのタイミングチャートである。図１６は、イネーブル信号生成回路の動作を説明するためのタイミングチャートである。
【００５４】
本実施形態では、図７から図１１を参照して上述したように、部分領域２０１及び２０２の各画素部は、互いに相補となる周期でフィールド反転駆動される。そして、この互いに相補となる周期は、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２によって規定されている。
【００５５】
図４において、本実施形態では特に、ＴＦＴアレイ基板１０上に、イネーブル信号生成回路２００を備えている。
【００５６】
図１２に示すように、イネーブル信号生成回路２００は、分周回路２１０、遅延回路２３０、ＡＮＤ回路２２１及び２２２、並びに初期設定回路２５０を備えている。
【００５７】
分周回路２１０は、図１３に示す回路構成のフリップフロップであり、入力端子として、Ｄ端子及びＴ端子を備えており、出力端子としてＱ端子及びＱ´端子を備えている。分周回路２１０には、外部回路から外部回路接続端子１０２（図１参照）を介して、イネーブル基準信号ＥＮＢＹが供給される。
【００５８】
図１２及び図１６に示すように、分周回路２１０は、イネーブル基準信号ＥＮＢＹを１／２分周した信号ＱをＡＮＤ回路２２２へ出力し、その反転信号Ｑ´をＡＮＤ回路２２１へ出力する。即ち、イネーブル基準信号ＥＮＢＹの周期の２倍の周期の信号ＱをＡＮＤ回路２２２へ出力し、その反転信号Ｑ´をＡＮＤ回路２２１へ出力する。
【００５９】
ここで、図１４に示すように、分周回路２１０と同じ構成を有するフリップフロップ２１０ａ、２１０ｂ及び２１０ｃが直列に接続された場合には、入力信号Ｉｎは、フリップフロップ２１０ａ、２１０ｂ及び２１０ｃの夫々によって、分周されて、図１５に示すような出力信号Ｏｕｔ１（即ちフリップフロップ２１０ａの出力端子Ｑからの出力信号）、Ｏｕｔ２（即ちフリップフロップ２１０ｂの出力端子Ｑからの出力信号）及びＯｕｔ３（即ちフリップフロップ２１０ｃの出力端子Ｑからの出力信号）が出力される。具体的には、フリップフロップ２１０ａ、２１０ｂ及び２１０ｃは夫々入力される信号を１／２分周して出力する。即ち、入力された信号の周期の２倍の周期の信号を出力する。出力信号Ｏｕｔ１は、フリップフロップ２１０ａに入力された入力信号Ｉｎの２倍の周期となっている。出力信号Ｏｕｔ２は、フリップフロップ２１０ｂに入力された出力信号Ｏｕｔ１の２倍の周期となっている。即ち、入力信号Ｉｎの４倍の周期となっている。出力信号Ｏｕｔ３は、フリップフロップに入力された出力信号Ｏｕｔ２の２倍の周期となっている、即ち、入力信号Ｉｎの８倍の周期となっている。尚、図１５においては、フリップフロップ２１０ａ、２１０ｂ及び２１０ｃの夫々の入力端子Ｄの初期電位はＨｉｇｈとしてある。
【００６０】
再び図１２に示すように、遅延回路２３０は、４個のインバータが直列に接続されて構成されている。遅延回路２３０には、イネーブル基準信号ＥＮＢＹが入力される。
【００６１】
図１２及び図１６において、遅延回路２３０は、イネーブル基準信号ＥＮＢＹが、イネーブル基準信号ＥＮＢＹの周期と比較して微小な時間だけ遅延された信号を、遅延信号Ｃとして、ＡＮＤ回路２２１及び２２２へ出力する。尚、インバータの接続段数は４個に限らず、偶数個であれば、上述の遅延回路として機能することができる。
【００６２】
ＡＮＤ回路２２１は、分周回路２１０からの出力信号Ｑ´と遅延回路２３０からの遅延信号Ｃとの論理積、言い換えれば、１／２分周されたイネーブル基準信号ＥＮＢＹの反転信号と遅延されたイネーブル基準信号ＥＮＢＹとの論理積を、イネーブル信号ＥＮＢＹ１として出力する。
【００６３】
ＡＮＤ回路２２２は、分周回路２１０からの出力信号Ｑと遅延回路２３０からの遅延信号Ｃとの論理積、言い換えれば、１／２分周されたイネーブル基準信号ＥＮＢＹと遅延されたイネーブル基準信号ＥＮＢＹとの論理積を、イネーブル信号ＥＮＢＹ２として出力する。
【００６４】
初期設定回路２５０は、反転遅延回路２５１、ＡＮＤ回路２５２、インバータ２５３、ＴＦＴ２５４及び２５５を備えている。
【００６５】
初期設定回路２５０の入力端は、シフトレジスタ６６と電気的に接続されており、出力端は、分周回路２１０と電気的に接続されている。
【００６６】
反転遅延回路２５１は、３つのインバータ２５１が直列に接続されて構成されている。反転遅延回路２５１には、シフトレジスタ６６から転送信号Ｓｇｍが入力される。反転遅延回路２５１は、転送信号Ｓｇｍを反転させ、転送信号Ｓｇｍの周期と比較して微小な時間だけ遅延させた信号を、ＡＮＤ回路２５２へ出力する。
【００６７】
ＡＮＤ回路２５２は、転送信号Ｓｇｍと転送信号Ｓｇｍが反転され、転送信号Ｓｇｍの周期と比較して微小な時間だけ遅延された信号との論理積を、初期設定信号Ｓｇｍ´として出力する。このとき、初期設定信号Ｓｇｍ´は、図１６に示すような微小なパルス幅を有するパルスとなる。更に、インバータ２５３並びにＴＦＴ２５４及び２５５は、初期設定信号Ｓｇｍ´を正の電位の信号として分周回路２１０のＤ端子へ出力する。このため、走査線駆動回路１０４が複数の走査線１１ａの各々に走査信号Ｇｍを供給すべきタイミングに合わせて、イネーブル信号生成回路２００は、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を生成することができる。尚、図１６において、網掛け部は、分周回路２１０の入力Ｄ、出力Ｑ及びＱ´が、初期設定信号Ｓｇｍ´が入力されるまでは不定であることを示している。
【００６８】
以上のように、本実施形態では特に、ＴＦＴアレイ基板１０上に設けられたイネーブル信号生成回路２００は、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を、外部から供給される１つのイネーブル基準信号ＥＮＢＹに基づいて生成して、走査線駆動回路１０４に供給する。即ち、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２は、外部からＴＦＴアレイ基板１０上に設けられた外部回路接続端子１０２を介して供給される１つのイネーブル基準信号ＥＮＢＹに基づいて、ＴＦＴアレイ基板１０に内蔵された或いはＴＦＴアレイ基板１０上に作りこまれたイネーブル信号生成回路２００によって生成される。よって、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を外部回路から供給するための外部回路接続端子１０２を設ける必要が無い。即ち、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を外部回路から供給する場合と比較して、外部回路接続端子１０２の数を削減することができる。従って、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を供給するための外部回路接続端子１０２を設ける必要が無い分だけ、ＴＦＴアレイ基板１０のサイズを小さくすることが可能となり、液晶装置の小型化が可能となる。或いは、他の信号のために外部回路接続端子１０２を利用することもできる。或いは、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を供給するための外部回路接続端子１０２を設ける必要が無い分だけ、ＴＦＴアレイ基板１０上の領域を他の配線や回路の設置等のために利用することもできる。
【００６９】
更に、本実施形態では特に、イネーブル信号生成回路２００は、ＴＦＴアレイ基板１０上に設けられている。よって、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２は、液晶装置の内部で生成されるので、仮に２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２が外部から相異なる外部回路接続端子１０２を介して供給された場合に生じ得る２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２間のタイミングのズレ、即ち、位相のずれ（例えば、相対的な遅延）や波形のずれ（例えば、波形のなまり具合の相異）などが発生することを低減或いは好ましくは完全に無くすことができる。従って、上述した部分領域２０１及び２０２を夫々駆動するための互いに相補となる周期を安定して規定することができ、高品位の画像表示が可能となる。
【００７０】
以上説明したように、本実施形態の液晶装置によれば、部分領域２０１及び２０２毎にフレーム反転駆動を行うための２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を安定して供給することができ、且つ、ＴＦＴアレイ基板１０のサイズを縮小できる。その結果、高品位の画像を表示可能であり、且つ、液晶装置の小型化が可能である。
＜第２実施形態＞
第２実施形態に係る液晶装置について、図１７から図２２を参照して説明する。ここに図１７は、第２実施形態における図４と同趣旨のブロック図である。図１８は、第２実施形態における図５と同趣旨の回路図である。図１９は、第２実施形態における図６と同趣旨の回路図である。図２０は、第２実施形態における図９と同趣旨のタイミングチャートである。図２１は、第２実施形態における図１２と同趣旨の回路図である。図２２は、第２実施形態における図１６と同趣旨のタイミングチャートである。尚、図１７から図２２において、図１から図２１に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【００７１】
本実施形態に係る液晶装置の基本構成は、第１実施形態に係る液晶装置とほぼ同様であり、駆動部に備えられるメモリ、走査線駆動回路及びイネーブル信号生成回路のみ異なる。
【００７２】
図１７において、本実施形態に係る液晶装置の駆動部８０は、データ線駆動回路１０１、走査線駆動回路１０８の他、コントローラ８１、メモリ８２、ＤＡコンバータ６４、イネーブル信号生成回路４００等から構成されている。
【００７３】
メモリ８２は、外部から入力された１／２フレーム分の画像信号DATAを一時的に蓄えると共に、この記憶された画像信号DATAにより１／２垂直期間だけ遅延した画像データを作り出すためのものである。
【００７４】
コントローラ８１には、垂直同期信号Ｖsync、水平同期信号Ｈsync、ドットクロック信号dotclk 及び画像信号DATAが入力される。そしてコントローラ８１は、メモリ８２の制御、及び書き込む走査線１１ａに対応した画像データのメモリからの読み出しを行う。ＤＡコンバータ６４は、外部から入力された画像信号DATA及びこれと並行してメモリ８２から読み出された画像信号DATAをＤＡ変換し、データ線駆動回路１０１に出力するものである。尚、外部からの画像信号DATAとメモリ８２から読み出された画像信号DATAとは、ＤＡコンバータ６４に対して、書き込みに対する１水平期間毎に交番的に出力される。
【００７５】
図１８及び図１９において、走査駆動回路１０８は、シフトレジスタ６６と２ｍ個のＡＮＤ回路６７を備えて構成されている。
【００７６】
図１８に示すように、シフトレジスタ６６には、コントローラ６１（図１７参照）からゲート出力パルスＤＹ、クロック信号ＣＬＹ及び反転クロック信号ＣＬＹ´が夫々入力される。図１９に示すように、シフトレジスタ６６は、複数のインバータ６６ａから構成されている。
【００７７】
図１８において、２ｍ本の走査線１１ａは、画像表示領域１０ａの最上部から奇数本目に配置されたものと偶数本目に配置されたものとの２つのブロックに分かれており、シフトレジスタ６６からの各出力に２つのイネーブル信号のいずれかが接続されている。即ち、偶数本目の走査線Ｇ２、Ｇ４、…、Ｇｍ、Ｇｍ＋２、…、Ｇ２ｍに対応するＡＮＤ回路６７にはシフトレジスタ６６からの出力とイネーブル信号ＥＮＢＹ１が入力され、奇数本目の走査線Ｇ１、Ｇ３、…、Ｇｍ＋１、Ｇｍ＋３、…、Ｇ２ｍ−１に対応するＡＮＤ回路６７にはシフトレジスタ６６からの出力とイネーブル信号ＥＮＢＹ２が入力される構成となっている。
【００７８】
次に、図１０及び図２０を参照して、本実施形態に係る液晶装置の駆動方法について説明する。
【００７９】
図２０において、本実施形態では、第１実施形態と同様に、コントローラ８１は、画像信号の１垂直期間中に２回のゲート出力パルスＤＹを走査線駆動回路１０８へ出力する。ゲート出力パルスＤＹは、走査線１１ａの数で奇数本離れるタイミングで出力される。ゲート出力パルスＤＹは、１水平期間毎に１パルスが立ち上がるクロック信号ＣＬＹによって走査線駆動回路１０８のシフトレジスタ６６中をシフトしていく。一方、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２は、ＥＮＢＹ１、ＥＮＢＹ１、ＥＮＢＹ２、ＥＮＢＹ２、ＥＮＢＹ１、ＥＮＢＹ１、ＥＮＢＹ２、ＥＮＢＹ２、…の順で、書き込みの２水平期間毎に交番的に立ち上がり、これらのイネーブル信号の立ち上がり位置に対応する走査線１１ａに対して走査信号Ｇｘが出力される。ここで２つの走査線１１ａは、ゲート出力パルスＤＹの出力タイミングに従い、奇数本離れた場所にあるのでそれぞれは異なるイネーブル信号により出力が制御される。以上の動作によって、走査信号Ｇ１、…、Ｇ２ｍは、走査線１１ａのｍ本分離れた画面上の２個所に交互に出力される。即ち、所定の走査線１１ａからｍ本離れた走査線１１ａに飛び越しては前記所定の走査線１１ａの次段の走査線１１ａに戻り、その走査線１１ａからｍ本離れた走査線１１ａに飛び越してはまたその次段の走査線１１ａに戻るというように（即ち、走査線Ｇ１、走査線Ｇｍ＋１、走査線Ｇ２、走査線Ｇｍ＋２、Ｇ３、…という順序で）順次出力される。
【００８０】
一方、データ線駆動回路１０１からの出力であるデータ信号Ｓｘは、コモン電位ＬＣＣＯＭを中心として書き込みの１水平期間毎に正極性電位と負極性電位とに極性が反転する。よって、データ信号Ｓｘ側が書き込みの１水平期間毎に極性反転しつつ、走査信号Ｇ１、…、Ｇｍ側は上記の順番で走査線１１ａのｍ本分離れた画面の２個所に交互に出力されることになる。
【００８１】
この結果、図１０に示すように、ある１水平期間に着目すると、例えば走査線Ｇ３〜Ｇｍ＋２に走査される画素部は正極性電位のデータが書き込まれた領域となり、走査線Ｇ１〜Ｇ２及びＧｍ＋３〜Ｇ２ｍに走査される画素部は負極性電位のデータが書き込まれた領域となるというように、画面内が正極性領域と負極性領域に分割されたような状態となる。即ち、本実施形態では、イネーブル信号ＥＮＢＹ１及びＥＮＢＹ２の立て方は異なるものの、上述した第１実施形態と同様の走査が行なわれる。
【００８２】
次に、図１７、図２１及び図２２を参照して、本実施形態に係るイネーブル信号生成回路について説明する。
【００８３】
図１７において、本実施形態では特に、ＴＦＴアレイ基板１０上にイネーブル信号生成回路４００を備えている。
【００８４】
図２１に示すように、イネーブル信号生成回路４００は、分周回路４１０、遅延回路４３０、ＡＮＤ回路４２１及び４２２、並びに初期設定回路４５０を備えている。
【００８５】
分周回路４１０は、図１３に示した第１実施形態の同様の回路構成のフリップフロップ４１１及び４１２から構成されている。フリップフロップ４１１は、入力端子として、Ｄ１端子及びＴ１端子を備えており、出力端子としてＱ１端子及びＱ１´端子を備えている。フリップフロップ４１２は、入力端子として、Ｄ２端子及びＴ２端子を備えており、出力端子としてＱ２端子及びＱ２´端子を備えている。分周回路４１０には、外部回路から外部回路接続端子１０２（図１参照）を介して、イネーブル基準信号ＥＮＢＹが供給される。イネーブル基準信号ＥＮＢＹは、フリップフロップ４１１のＴ１端子に入力される。
【００８６】
図２１及び図２２に示すように、分周回路４１０は、イネーブル基準信号ＥＮＢＹを１／４分周した信号Ｑ２をＡＮＤ回路４２１へ出力し、その反転信号Ｑ２´をＡＮＤ回路４２２へ出力する。即ち、イネーブル基準信号ＥＮＢＹの周期の４倍の周期の信号Ｑ２をＡＮＤ回路４２１へ出力し、その反転信号Ｑ２´をＡＮＤ回路４２２へ出力する。ここで、分周回路４１０はフリップフロップ４１１及び４１２が直列に接続されているので、図１４及び図１５を参照して上述したのと同様に、イネーブル基準信号ＥＮＢＹは、フリップフロップ４１１によって、１／２分周され、更にフリップフロップ４１２によって１／２分周にされる。即ち、イネーブル基準信号ＥＮＢＹは、分周回路４１０によって１／４分周される。
【００８７】
図２１に示すように、遅延回路４３０は、第１実施形態と同様に、４個のインバータが直列に接続されて構成されている。遅延回路４３０には、イネーブル基準信号ＥＮＢＹが入力される。
【００８８】
図２１及び図２２において、遅延回路４３０は、イネーブル基準信号ＥＮＢＹが、イネーブル基準信号ＥＮＢＹの周期と比較して微小な時間だけ遅延された信号を、遅延信号Ｃとして、ＡＮＤ回路４２１及び４２２へ出力する。尚、インバータの接続段数は４個に限らず、偶数個であれば、上述の遅延回路として機能することができる。
【００８９】
ＡＮＤ回路４２１は、フリップフロップ４１２からの出力信号Ｑ２と遅延回路４３０からの遅延信号Ｃとの論理積、言い換えれば、１／４分周されたイネーブル基準信号ＥＮＢＹと、遅延されたイネーブル基準信号ＥＮＢＹとの論理積を、イネーブル信号ＥＮＢＹ１として出力する。
【００９０】
ＡＮＤ回路２２２は、フリップフロップ４１２からの出力信号Ｑ２´と遅延回路４３０からの遅延信号Ｃとの論理積、即ち１／４分周されたイネーブル基準信号ＥＮＢＹの反転信号と遅延されたイネーブル基準信号ＥＮＢＹとの論理積を、イネーブル信号ＥＮＢＹ２として出力する。
【００９１】
初期設定回路４５０は、反転遅延回路４５１、ＡＮＤ回路４５２、インバータ４５３ａ及び４５３ｂ、ＴＦＴ４５４ａ、４５４ｂ、４５５ａ及び４５５ｂを備えている。
【００９２】
初期設定回路４５０の入力端は、シフトレジスタ６６と電気的に接続されており、出力端はフリップフロップ４１１及び４１２の各々と電気的に接続されている。
【００９３】
反転遅延回路４５１は、３つのインバータ４５１が直列に接続されて構成されている。反転遅延回路４５１には、シフトレジスタ６６からゲート出力信号ＤＹが入力される。反転遅延回路４５１は、ゲート出力信号ＤＹを反転させ、ゲート出力信号ＤＹの周期と比較して微小な時間だけ遅延させた信号を、ＡＮＤ回路４５２へ出力する。
【００９４】
ＡＮＤ回路４５２は、ゲート出力信号ＤＹとゲート出力信号ＤＹが反転され、ゲート出力信号ＤＹの周期と比較して微小な時間だけ遅延された信号との論理積を、初期設定信号ＤＹ´として出力する。このとき、初期設定信号ＤＹ´は、図２２に示すような微小なパルス幅を有するパルスとなる。更に、インバータ４５３ａ並びにＴＦＴ４５４ａ及び４５５ａは、初期設定信号ＤＹ´を正の電位の信号としてフリップフロップ４１１のＤ１端子へ出力する。同様に、インバータ４５３ｂ並びにＴＦＴ４５４ｂ及び４５５ｂは、初期設定信号ＤＹ´を正の電位の信号としてフリップフロップ４１２のＤ２端子へ出力する。このため、走査線駆動回路１０４が複数の走査線１１ａの各々に走査信号Ｇｍを供給すべきタイミングに合わせて、イネーブル信号生成回路４００は、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を生成することができる。
【００９５】
以上のように、本実施形態では特に、ＴＦＴアレイ基板１０上に設けられたイネーブル信号生成回路４００は、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を、外部から供給される１つのイネーブル基準信号ＥＮＢＹに基づいて生成して、走査線駆動回路１０４に供給する。即ち、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２は、外部からＴＦＴアレイ基板１０上に設けられた外部回路接続端子１０２を介して供給される１つのイネーブル基準信号ＥＮＢＹに基づいて、イネーブル信号生成回路４００によって生成する。
【００９６】
その結果、本実施形態の液晶装置によれば、第１実施形態と同様に、２つのイネーブル信号ＥＮＢＹ１及びＥＮＢＹ２を安定して供給することができ、且つ、ＴＦＴアレイ基板１０のサイズを縮小できる。その結果、高品位の画像を表示可能であり、且つ、液晶装置の小型化が可能である。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【００９７】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図２３は、プロジェクタの構成例を示す平面図である。この図２３に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００９８】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００９９】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１００】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１０１】
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２４は、このパーソナルコンピュータの構成を示す斜視図である。図２４において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【０１０２】
さらに、液晶装置を、携帯電話に適用した例について説明する。図２５は、この携帯電話の構成を示す斜視図である。図２５において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１０３】
尚、図２３から図２５を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１０４】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１０５】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１０６】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ´の断面図である。
【図３】第１実施形態に係る液晶装置の画素部の等価回路図である。
【図４】第１実施形態に係る液晶装置の駆動部を含むブロック図である。
【図５】第１実施形態に係る液晶装置の走査線駆動回路の回路図である。
【図６】第１実施形態に係る液晶装置のシフトレジスタの回路図である。
【図７】第１実施形態に係る液晶装置の駆動方法を概念的に説明するための図である。
【図８】第１実施形態に係る液晶装置の駆動方法を説明するためのタイミングチャートである。
【図９】図８の符号Ａに相当する個所を拡大して示すタイミングチャートである。
【図１０】第１実施形態に係る液晶装置の画面のイメージを示す説明図である。
【図１１】第１実施形態に係る液晶装置の画面の動きを説明するための説明図である。
【図１２】第１実施形態に係る液晶装置のイネーブル信号生成回路の回路図である。
【図１３】第１実施形態に係る液晶装置の分周回路を構成するフリップフロップの回路図である。
【図１４】第１実施形態に係る液晶装置の分周回路の回路特性を説明するための回路図である。
【図１５】第１実施形態に係る液晶装置の分周回路の回路特性を説明するためのタイミングチャートである。
【図１６】第１実施形態に係る液晶装置のイネーブル信号生成回路の動作を説明するためのタイミングチャートである。
【図１７】第２実施形態における図４と同趣旨のブロック図である。
【図１８】第２実施形態における図５と同趣旨の回路図である。
【図１９】第２実施形態における図６と同趣旨の回路図である。
【図２０】第２実施形態における図９と同趣旨のタイミングチャートである。
【図２１】第２実施形態における図１２と同趣旨の回路図である。
【図２２】第２実施形態における図１６と同趣旨のタイミングチャートである。
【図２３】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図２４】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２５】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【０１０７】
６ａ…データ線、９ａ…画素電極、１１ａ…走査線、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、２０…対向基板、２１…対向電極、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４、１０８…走査線駆動回路、２０１、２０２…部分領域、２００、４００…イネーブル信号生成回路、ＥＮＢＹ…イネーブル基準信号、ＥＮＢＹ１、ＥＮＢＹ２…イネーブル基準信号
【図１】
2007071943.tif 000003
【図２】
2007071943.tif 000004
【図３】
2007071943.tif 000005
【図４】
2007071943.tif 000006
【図５】
2007071943.tif 000007
【図６】
2007071943.tif 000008
【図７】
2007071943.tif 000009
【図８】
2007071943.tif 000010
【図９】
2007071943.tif 000011
【図１０】
2007071943.tif 000012
【図１１】
2007071943.tif 000013
【図１２】
2007071943.tif 000014
【図１３】
2007071943.tif 000015
【図１４】
2007071943.tif 000016
【図１５】
2007071943.tif 000017
【図１６】
2007071943.tif 000018
【図１７】
2007071943.tif 000019
【図１８】
2007071943.tif 000020
【図１９】
2007071943.tif 000021
【図２０】
2007071943.tif 000022
【図２１】
2007071943.tif 000023
【図２２】
2007071943.tif 000024
【図２３】
2007071943.tif 000025
【図２４】
2007071943.tif 000026
【図２５】
2007071943.tif 000027