(57)【要約】      （修正有）【課題】各電子部品形成領域にそれぞれ電極を設けた大判基板に第１のダイシングを行ってバー状基板を形成し、このバー状基板に第２のダイシングを行って形成されたチップ型電子部品において、電極部分がダイシングされることによって形成されるバリの発生を防止したチップ型電子部品を提供する。【解決手段】第１のダイシングによって切削される大判基板１０の被ダイシング領域から所定の間隔だけ離隔させて電極１４を設け。特に、電極１４は、被ダイシング領域に対して第１のダイシングを行うことにより形成された切削端縁から離隔させる。【選択図】図１
2007042953.tif 000002
【特許請求の範囲】
【請求項１】
各電子部品形成領域にそれぞれ電極を設けた大判基板に第１のダイシングを行ってバー状基板を形成し、このバー状基板に第２のダイシングを行って形成されたチップ型電子部品において、
前記第１のダイシングによって切削される前記大判基板の被ダイシング領域から所定の間隔だけ離隔させて前記電極を設けたことを特徴とするチップ型電子部品。
【請求項２】
前記電極は、前記被ダイシング領域に対して前記第１のダイシングを行うことにより形成された切削端縁から離隔させたことを特徴とする請求項１記載のチップ型電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ型電子部品に関するものであり、特に大判状としたセラミックス基板に複数の電子部品を同時形成し、その後、セラミックス基板をダイシングにより切断して１つずつの電子部品に分離するチップ型電子部品に関するものである。
【背景技術】
【０００２】
従来、チップ型電子部品は、大判状としたセラミックス基板に複数の電子素子を同時に形成し、その後、この電子素子を個別に分離して形成している。電子素子としては、抵抗体、コンデンサ、若しくはインダクタ、あるいはこれらを組み合わせた複合電子素子などが知られている。
【０００３】
大判状としたセラミックス基板から個別の電子素子を切り出す方法としては、大判状のセラミックス基板にブレーク溝と呼ばれる切断分離用のスリットをあらかじめ格子状に設けて、このブレーク溝に沿ってセラミックス基板を分割することによって分離する方法が一般的に用いられていたが、昨今ではチップ型電子部品のさらなる小型化にともなってブレーク溝による分割では十分な寸法精度が得られなくなっていた。
【０００４】
そこで、最近では、半導体ウエーハから各半導体チップを切断分離する場合に用いられるダイシング装置と同様のダイシング装置で大判状のセラミックス基板の切断を行って各電子素子をチップ型電子部品として切り出すことが行われている（例えば、特許文献１参照。）。
【０００５】
具体的にチップ型電子部品が抵抗体である場合を例として説明すると、図６に示すように、チップ抵抗器が形成されるセラミックス製の大判状基板100には、あらかじめ所定位置に複数の互いに平行な第１仮想分割線110と、この第１仮想分割線110と直交する複数の互いに平行な第２仮想分割線120を想定し、この第１仮想分割線110と第２仮想分割線120とで囲まれた矩形状の領域をチップ抵抗器の形成領域130として、この形成領域130の１組の対向する辺に沿ってそれぞれ電極ペーストを塗布して焼成することにより電極140,140を形成している。ここでは、第１仮想分割線110に沿って電極部140を形成している。
【０００６】
このとき、第１仮想分割線110を挟んで隣り合った形成領域130の電極140は、第１仮想分割線110を跨いで一体に形成している。
【０００７】
次いで、図７に示すように、形成領域130の電極140,140間に抵抗体ペーストを塗布して焼成することにより抵抗体150を形成している。その後、抵抗体150の上面には、図示しないガラス被膜を形成して抵抗体150のトリミングを行うことにより抵抗値を調整し、次いで、図示しないガラス被膜を形成して抵抗体150を封止している。
【０００８】
次いで、第１仮想分割線110に沿って大判状セラミックス基板100をダイシングしてバー状基板とし、このバー状基板における各チップ抵抗器に側面電極を形成した後、第２仮想分割線120に沿ってバー状基板をダイシングして個々のチップ抵抗器に分離している。図７中、160は第１仮想分割線110に沿った第１被ダイシング領域を示し、170は第２仮想分割線120に沿った第２被ダイシング領域を示している。
【特許文献１】特開平０９−１２９４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記したように第１仮想分割線110に沿ってダイシングを行った場合には、第１仮想分割線110を跨いで設けた電極140をダイシングすることによって、金属的な延性を有する電極140に、図８に示すようにバリ200が形成されるという不具合があった。
【００１０】
特に、電極140には一般的に銀が用いられることにより延性が大きく、比較的大きいバリ200が形成されやすく、外観不良の原因となって歩留まりを低下させるだけでなく、実装不良を生じさせるおそれもあった。
【課題を解決するための手段】
【００１１】
そこで、本発明では、各電子部品形成領域にそれぞれ電極を設けた大判基板に第１のダイシングを行ってバー状基板を形成し、このバー状基板に第２のダイシングを行って形成されたチップ型電子部品において、第１のダイシングによって切削される大判基板の被ダイシング領域から所定の間隔だけ離隔させて電極を設けた。
【００１２】
さらに、電極は、被ダイシング領域に対して第１のダイシングを行うことにより形成された切削端縁から離隔させていることにも特徴を有するものである。
【発明の効果】
【００１３】
請求項１記載の本発明によれば、第１のダイシングによって切削される大判基板の被ダイシング領域から所定の間隔だけ離隔させて電極を設けたことによって、第１のダイシングにともなって電極にバリが形成されることを防止でき、製造歩留まりの向上を図ることができるとともに、実装不良などの不具合が生じるおそれを解消できる。
【００１４】
さらに、請求項２記載の本発明によれば、請求項1記載のチップ型電子部品において、被ダイシング領域に対して第１のダイシングを行うことにより形成された切削端縁から離隔させて電極を設けていることによって、電極の表面はダイシングの影響を受けることなく確実にポーラス状態のままとすることができ、切削端縁部分に電極ペーストを塗布して形成した側面電極と電極との接合強度を向上させて、品質の向上を図ることができる。
【発明を実施するための最良の形態】
【００１５】
本発明のチップ型電子部品では、多数のチップ型電子部品を同時形成するために用いている大判基板を格子状にダイシングして個々のチップ型電子部品に分離しており、大判基板をダイシングしてバー状基板とする際に切削される大判基板上の被ダイシング領域から離隔させてチップ型電子部品の電極を設けているものである。
【００１６】
このように、被ダイシング領域から離隔させてチップ型電子部品の電極を設けることにより、第１のダイシングにともなって電極が切削されることを防止でき、電極部分にバリが形成されることを防止できる。
【００１７】
以下において、図面に基づいて本発明の実施形態を詳説する。なお、以下においては、説明の便宜上、チップ型電子部品としてチップ抵抗器の場合を一例として説明するが、チップ抵抗器に限定されるものではなく、チップコンデンサ、チップコンダクタ、あるいはこれらを混載したネットワーク電子部品など、ダイシングによって大判基板から分割されるチップ型電子部品に対して適用することができるものである。
【００１８】
図１は、本実施形態のチップ型抵抗器を製造するために準備した大判のセラミックス板からなる大判基板10を示している。
【００１９】
この大判基板10には、最終的にダイシングによって切削される第１被ダイシング領域11と第２被ダイシング領域12とを格子状に想定することにより、この第１被ダイシング領域11と第２被ダイシング領域12とで囲まれた矩形状の領域をチップ抵抗器の形成領域13として、この形成領域13の１組の対向する辺に沿ってそれぞれ電極14,14を形成している。
【００２０】
各第１被ダイシング領域11は互いに平行とし、各第２被ダイシング領域12は第１被ダイシング領域11と略直交させながら互いに平行としている。
【００２１】
本実施形態では、電極14,14は第１被ダイシング領域11に沿ってもうけており、しかも、第１被ダイシング領域11から所定の間隔だけ離隔させている。したがって、第１被ダイシング領域11をダイシングしても電極14,14が切削されることを防止でき、電極14,14部分にバリが形成されることを防止できる。
【００２２】
電極14,14は、本実施形態では銀を主成分とした電極ペーストを塗布して焼成することにより形成している。特に、電極14,14は、大判基板10の表面だけでなく、裏面にも設けており、しかも、表面に形成した電極14,14のちょうど裏面部分に裏面側の電極14,14を設けている。
【００２３】
電極14,14の形成後、図２に示すように、チップ抵抗器の各形成領域13の電極14,14間に抵抗体ペーストを略矩形状に塗布して焼成することにより抵抗体15を形成している。
【００２４】
抵抗体15の形成後、この抵抗体15の上面には絶縁被膜としてのガラス被膜（図示せず）を形成し、抵抗体15のトリミングを行うことにより抵抗体15の抵抗値調整を行い、その後、抵抗体15を絶縁被膜としてのガラス層（図示せず）でさらに被覆している。
【００２５】
このようにして形成されたチップ抵抗器は、その後、第１被ダイシング領域11をダイシングすることにより、図３に示すようにそれぞれ帯状としたバー状基板20としている。
【００２６】
第１被ダイシング領域11のダイシングの際には、電極14を第１被ダイシング領域11から所定の間隔だけ離隔させていることにより、図４に切削端部の拡大模式図に示すように、電極14はダイシングにともなって切削されることはなく、バリが形成されることを確実に防止できる。
【００２７】
特に、電極14は、第１被ダイシング領域11のダイシングにともなって形成された切削端縁16から離隔しているので、ダイシングの影響をほとんど受けることがなく、ポーラス状となっている電極14の表面状態を維持することができる。
【００２８】
そして、バー状基板20の形成後に、ダイシング後にあらわれたバー状基板20の端面部分に電極ペーストを塗布して焼成することにより側面電極17を形成して、バー状基板20の表面と裏面の電極14,14を導通させた場合に、電極14と側面電極17を電極14の表面のポーラスな面を介して接合させることができるので、電極14と側面電極17とを強固に接合させることができる。
【００２９】
さらに、側面電極17となる電極ペーストの塗布前には、電極14と切削端縁16との間においてバー状基板20の基板面を露出させて、電極14よりも高さの低い領域を設けていることにより、側面電極17となる電極ペーストを塗布した際に、切削端縁16の近傍で電極ペーストが大きな盛り上がり状となることを防止しやすく、側面電極17の外観形状を向上させることができ、歩留まりの向上を図ることもできる。
【００３０】
このように側面電極17を形成したバー状基板20を第２被ダイシング領域12でダイシングすることにより、個々のチップ抵抗器としている。
【図面の簡単な説明】
【００３１】
【図１】本実施形態の電極の形成状態を示した大判基板の平面図である。
【図２】本実施形態の電極の形成状態を示した大判基板の平面模式図である。
【図３】本実施形態の電極の形成状態を示したバー状基板の平面模式図である。
【図４】バー状基板の端部部分の拡大模式図である。
【図５】バー状基板の端部部分の拡大模式図である。
【図６】従来の電極の形成状態を示した大判基板の平面図である。
【図７】従来の電極の形成状態を示した大判基板の平面模式図である。
【図８】バリの説明図である。
【符号の説明】
【００３２】
10  大判基板
11  第１被ダイシング領域
12  第２被ダイシング領域
13  形成領域
14  電極
15  抵抗体
17  側面電極
20  バー状基板
【図１】
2007042953.tif 000003
【図２】
2007042953.tif 000004
【図３】
2007042953.tif 000005
【図４】
2007042953.tif 000006
【図５】
2007042953.tif 000007
【図６】
2007042953.tif 000008
【図７】
2007042953.tif 000009
【図８】
2007042953.tif 000010