(57)【要約】【課題】画素データのビット配列変換処理を行うに際してプロセッサの負担を軽減させて画像処理の効率を改善した画像処理装置を提供する。【解決手段】多数の画素データにより構成される画像データが記憶される画像メモリ１０と、画像メモリ１０に記憶されている画素データを指定するためのアドレス信号を出力するプロセッサ１１と、アドレス信号に基づいて画像メモリ１０から読み出された画素データを受け取り、画素データのデータ変換処理を行い、変換後の画素データをプロセッサ１１へ送出するデータ変換処理部１２とを備え、アドレス信号を構成するアドレスビットの第１ビット部分を画像メモリ１０からの画素データ読み出し用に使用し、第２ビット部分をデータ変換処理部１２における変換処理の指定用に使用する。【選択図】図２
2007043467.tif 000002
【特許請求の範囲】
【請求項１】
多数の画素データにより構成される画像データが記憶される画像メモリと、
画像メモリに記憶されている画素データを指定するためのアドレス信号を出力するプロセッサと、
アドレス信号に基づいて画像メモリから読み出された画素データを受け取り、画素データのデータ変換処理を行い、変換後の画素データをプロセッサへ送出するデータ変換処理部とを備え、
前記アドレス信号を構成するアドレスビットの第１ビット部分を画像メモリからの画素データ読み出し用に使用し、第２ビット部分をデータ変換処理部における変換処理の指定用に使用することを特徴とする画像処理装置。
【請求項２】
前記データ変換処理部は、第２ビット部分の信号内容に基づいて、内部バスの経路をハードウェア的に切り替えることで、ビット配列の変換を行なうことを特徴とする請求項１に記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素データのビット配列の変換等の処理を行う画像処理装置に関するものである。
【背景技術】
【０００２】
カラー画像に対する画像処理をプロセッサで行なう画像処理装置においては、画素データのビットシフト処理やマスク処理（データ変換処理に相当）などの処理を膨大に行う必要がある。すなわち、１枚のカラー画像を構成する画像データは、多数の画素データの集合体であり、画像処理を行う場合には、これら多数の画素データに対して処理を繰り返す必要がある。ここで、画素データの構成例を図４により説明する。この例では、画素データは、３２ビット幅に割り当てられており、Ｒ（赤）Ｇ（緑）Ｂ（青）の色データ部分が夫々１０ビット階調で構成されている。図４に示すように、最上位の２ビットは画素データとは関係のない不定データであり、以下、Ｒ色データ（１０ビット）、Ｇ色データ（１０ビット）、Ｂ色データ（１０ビット）の順に色データが配列されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
画像処理を行う場合には、例えば、Ｒ色データのみを取り出して、Ｒ色データの処理のみを繰り返して行うということがある。その場合、プロセッサは、処理対象の画素データが格納されている画像メモリのアドレスを指定して、当該画素データを読み出し、データのビットシフト処理やマスク処理を実行する。図４のデータ構成でＲ色データを取り出すためには、プロセッサの演算部において、２０ビット分の右シフトを行った後、マスク処理（ビットシフト後の画素データと０ｘ０００３ＦＦの論理積を演算する）を行なう（図５参照）。画像データを構成する画素数は、数百万画素にも及ぶことがあり、上記の処理回数も膨大なものになる。従って、プロセッサにかかる負担も増大し、画像処理の能力を低下させる要因となる。
【０００４】
本発明は上記実情に鑑みてなされたものであり、その課題は、画素データのデータ変換処理を行うに際してプロセッサの負担を軽減させて画像処理の効率を改善した画像処理装置を提供することである。
【課題を解決するための手段】
【０００５】
上記課題を解決するため本発明に係る画像処理装置は、
多数の画素データにより構成される画像データが記憶される画像メモリと、
画像メモリに記憶されている画素データを指定するためのアドレス信号を出力するプロセッサと、
アドレス信号に基づいて画像メモリから読み出された画素データを受け取り、画素データのデータ変換処理を行い、変換後の画素データをプロセッサへ送出するデータ変換処理部とを備え、
前記アドレス信号を構成するアドレスビットの第１ビット部分を画像メモリからの画素データ読み出し用に使用し、第２ビット部分をデータ変換処理部における変換処理の指定用に使用することを特徴とするものである。
【０００６】
この構成による画像処理装置の作用・効果を説明する。画像メモリには、多数の画素データにより構成される画像データが記憶され、画素データを読み出す場合には、プロセッサからアドレス信号を出力する。画像メモリと、プロセッサの間に、データ変換処理部が介在し、画像メモリから読み出された画素データは、データ変換処理部に送信された後、データ変換処理が行われ、変換処理済みの画素データがプロセッサに送出される。ここで、アドレス信号を構成するアドレスビットのうち第１ビット部分（例えば、下位アドレス）により画像メモリにアクセスを行い、アドレスビットの第２ビット部分（例えば、上位アドレス）により、データ変換処理部における変換処理の内容を指定する。従って、例えば、第２ビット部分として４ビットを確保すれば、１６通りの変換処理をデータ変換処理部に対して指定することができる。このように、プロセッサが変換処理を行うのではなく、データ変換処理部により変換処理を行うように構成したので、プロセッサの負担を軽減することができる。また、プロセッサからは所定のアドレス信号を出力するのみで変換処理の内容を指定することができる。その結果、画素データのビット配列変換処理を行うに際してプロセッサの負担を軽減させて画像処理の効率を改善した画像処理装置を提供することができる。
【０００７】
本発明に係る前記データ変換処理部は、第２ビット部分の信号内容に基づいて、内部バスの経路をハードウェア的に切り替えることで、ビット配列の変換を行なうことが好ましい。
【０００８】
データ変換処理部は第２ビット部分の信号内容に基づいて、内部バスの経路を切り替えるので、この経路の切り替え方を種々変更することで、変換処理（ビット配列の変換）の内容を多様に設定することができる。また、ハードウェア的に経路を切り替えるので、データ変換処理を高速で行なうことができ、画像処理の効率を高めることができる。
【発明を実施するための最良の形態】
【０００９】
本発明に係る画像処理装置の好適な実施形態を図面を用いて説明する。図１は、画像処理装置が用いられる写真処理システムの構成を示す概念図である。画像入力部１は、デジタルの画像データを入力する機能を有する。例えば、デジタルカメラに使用される記録メディアに格納されている画像データを取得することができる。あるいは、現像済みのネガフィルムに形成されているコマ画像をスキャニングして、デジタルの画像データを取得することができる。画像保存部２には、入力した画像データが一時的に保存される。画像保存部２は、ハードディスクや適宜の大容量メモリにより構成される。
【００１０】
画像処理装置３は、画像データに対する画像処理を行う機能を有し、種々の機能を備えているが、本発明においては、データの変換処理の１つであるビット配列の変換処理を中心に説明する。その他の画像処理としては、色・濃度の補正処理などが例としてあげられる。
【００１１】
プリント作成装置４は、画像処理装置３により画像処理された画像データを用いて、写真感光材料に画像露光を行ない写真プリントを作成する。写真プリントを作成するためのプリントエンジンとして、レーザーエンジンなどが用いられる。
【００１２】
＜画像処理装置の構成＞
図２は、画像処理装置３の構成を示す概念図である。画像メモリ１０は、画像データを構成する多数の画素データが格納される。画素データは、図４に示すように、３２ビット（１ワード）幅に割り当てられており、各色データが１０ビット階調で表現されている。画像メモリ１０は、例えば、ＳＲＡＭにより構成され、プロセッサ１１（ＣＰＵ）から出力されるアドレス信号により、対応するアドレスに格納されている画素データが読み出される。画像メモリ１０は、例えば、２メガバイト程度の記憶容量を有している。プロセッサ１１から出力されるアドレス信号のうち、下位のアドレスビット（第１ビット部分に相当）のみが画像メモリ１０に対して出力される。また、上位のアドレスビット（第２ビット部分に相当）はデータ変換処理部１２へと出力される。従って、アドレスバスは、上記のごとくアドレスビットが送信されるように、プロセッサ１１から画像メモリ１０及びデータ変換処理部１２に対して接続されている。下位のアドレスビットはＡ18〜Ａ0の１９ビットで構成され、上位のアドレスビットはＡ22〜Ａ19の４ビットで構成される。もちろん、本発明の構成としてアドレスビットの構成は上記に限定されるものではない。
【００１３】
データ変換処理部１２は、画素データを構成するビット（１ワード=３２ビット）の配列を変換する処理を行う。例えば、図４に示すような画素データから、Ｒ色データのみを取り出す場合には、２０ビット分右シフトを行い、マスク処理を行なうことで、図５に示すようなビット配列に変換する必要がある。このような変換処理を行う機能を備えており、指定された上位のアドレスビットに従った変換処理を行なうことができる。本実施形態の場合、上位アドレスビットとして、４ビットを割り当てているので最大１６通りの変換処理を指定することができる。
【００１４】
プロセッサ１１からアドレス信号が出力されると、１ワード分の画素データ（Ｄ31〜Ｄ0の３２ビットにより構成されるデータ）が読み出されて、データ変換処理部１２へと送信される。データ変換処理部１２では、受信した上位アドレスビットに従った変換処理を行った後、同じく１ワード分の画素データ（変換処理済みのデータ）をプロセッサ１１に対して出力する。
【００１５】
データ変換処理部１２は、ハードウェアにより構成され上位アドレスビットの内容に従い、データバスの経路を切り替える機能を有する。すなわち、画像メモリ１０側のデータバス上のデータ配列と、プロセッサ１１側のデータバス上のデータ配列とを異なるものに変換することができる。これにより、データの配列を変換することができる。従来は、プロセッサ１１の演算部により、ビットシフトやマスク処理を行っていたが、本発明では、かかる変換処理をデータ変換処理部１２が行なうようにしているため、プロセッサ１１の負担を軽減することができる。これにより、画像処理の効率を高めることができる。また、データ変換処理部１２はハードウェアによる構成であるため、変換処理を高速で行うことができる。
【００１６】
＜変換処理の具体例＞
次に、画素データの変換処理の具体例について図３を用いて説明する。左側は、画像メモリ１０に格納されている状態の画素データのビット配列を概念的に示している。右側には、変換処理された状態の画素データのビット配列が概念的に示されている。上位アドレスビットとして（０，０，０，０）を指定すると、ビット配列の変換処理は行われず、画像メモリ１０から読み出された状態の画素データがそのままプロセッサ１１に送信される。上位アドレスビットとして（０，０，０，１）を指定すると、マスク処理によりＢ色データのみを取り出すことができる。（０，０，１，０）を指定すると、１０ビット分の右シフトとマスク処理により、Ｇ色データのみを取り出すことができる。そのほかに、ＢとＲの色データの配列を入れ替えるような変換処理や、１０ビットの色データを１６ビットに変換するような処理も行うことができる。
【００１７】
画像メモリ１０の物理的なメモリ空間は２メガバイトであるが、本発明のように上位アドレスビットを変えることにより、プロセッサ１１は、画素データをそのまま読み出したり、変換処理済みの画素データを読み出すことができる。プロセッサ１１は、単にアドレス信号を出力するのみであるから、プロセッサ１１から見たメモリ空間（論理的なメモリ空間）は、物理的メモリ空間の何倍にも広がることになる。
【００１８】
以上のように、プロセッサ１１で行う処理を減らすことができ、処理を高速で行うことができる。特に画像処理においては、同じような処理を繰り返して行うため、大きな効果を有する。また、物理的なメモリ空間を無駄なく有効活用することができ、コストダウンを図ることもできる。
【図面の簡単な説明】
【００１９】
【図１】写真処理システムの構成を示す概念図
【図２】画像処理装置の構成を示す概念図
【図３】ビット配列変換処理の具体例を示す図
【図４】画素データの構成例を示す図
【図５】画素データのビット配列の変換例を示す図
【符号の説明】
【００２０】
３        画像処理装置
１０      画像メモリ
１１      プロセッサ
１２      データ変換処理部
【図１】
2007043467.tif 000003
【図２】
2007043467.tif 000004
【図３】
2007043467.tif 000005
【図４】
2007043467.tif 000006
【図５】
2007043467.tif 000007