(57)【要約】【課題】本発明は発振回路部の発振出力をバッファするバッファアンプを有する発振回路に関し、安定した発振出力を高速に出力することが可能な発振回路を提供することを目的とする。【解決手段】本発明は、発振回路部と、発振回路部の発振出力を出力する出力アンプとを有する発振回路において、発振回路部の起動電圧と出力アンプの起動電圧との異なる電圧とし、発振回路部が起動した後に出力アンプが起動するようにしたことを特徴とする。【選択図】図１
2007104050.tif 000002
【特許請求の範囲】
【請求項１】
発振回路部と、該発振回路部の発振出力を出力する出力アンプとを有する発振回路において、
前記発振回路部の起動電圧と前記出力アンプの起動電圧との異なる電圧としたことを特徴とする発振回路。
【請求項２】
前記発振回路部の起動電圧及び前記出力アンプの起動電圧は、前記発振回路部が起動した後に前記出力アンプが起動するように設定されたことを特徴とする請求項１記載のより小さい電圧に設定されたことを特徴とする請求項１記載の発振回路。
【請求項３】
前記発振回路部は、ＭＯＳインバータ式の発振回路から構成され、
前記出力アンプは、少なくとも初段がＭＯＳインバータを有する構成とされており、
前記発振回路部のＭＯＳインバータと前記出力アンプの初段のＭＯＳインバータとの中点電位を異ならせたことを特徴とする請求項１又は２記載の発振回路。
【請求項４】
前記バッファアンプの起動後、前記発振回路部の起動電圧と前記出力アンプの起動電圧とが同じになるように切り替える切替手段を有することを特徴とする請求項１乃至３のいずれか一項記載の発振回路。
【請求項５】
発振回路部と、該発振回路部の発振出力を出力する出力アンプとを有する発振回路の起動方法において、
前記発振回路部が起動した後に、前記出力アンプを起動させることを特徴とする発振回路の起動方法。
【請求項６】
前記バッファアンプの起動後、前記発振回路部の起動電圧と前記出力アンプの起動電圧とが同じになるように切り替えることを特徴とする請求項５記載の発振回路の起動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発振回路に係り、特に、発振回路部の発振出力をバッファするバッファアンプを有する発振回路に関する。
【背景技術】
【０００２】
携帯電話などの携帯端末装置に搭載される発振回路としては、温度補償発振器が用いられている（特許文献１参照）。また、携帯電話に用いられる発振回路では、電池の消耗を低減するために高速で電源をオンオフすることによって、間欠的発振を行なっている。
【０００３】
発振回路には通常、発振回路の出力側にはバッファアンプを設けられており、発振回路の出力はバッファアンプを介して出力されている。このとき、発振回路の駆動電源とバッファアンプの駆動電源とは共通化されていた。
【特許文献１】特開２０００−３４９５５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
携帯電話などの携帯端末装置に搭載される発振回路には通信あるいは処理を高速で安定して行なうために発振回路を高速で安定して起動できることが望まれている。このとき、従来の発振回路では、発振回路の駆動電源とバッファアンプの駆動電源とは共通化されていたため、駆動電源がオンオフされて、発振回路とバッファアンプとが同時に駆動されると駆動電源を介して帰還ループが発生する。この帰還ループは、発振出力が安定している状態では問題にならないが、起動時などの発振出力が小さく、不安定な状態では発振回路が発振しなくなるなどの問題点があった。
【０００５】
本発明は上記の点に鑑みてなされたもので、起動時に確実に発振を行なうことができる発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、発振回路部（１２２、１１２）と、発振回路部（１２２、１１２）の発振出力を出力する出力アンプ（１２４）とを有する発振回路において、発振回路部（１２２、１１２）の起動電圧と出力アンプ（１２４）の起動電圧との異なる電圧としたことを特徴とする。
【０００７】
発振回路部（１２２、１１２）の起動電圧及び出力アンプ（１２４）の起動電圧は、発振回路部（１２２、１１２）が起動した後に出力アンプ（１２４）が起動するように設定されたことを特徴とする。
【０００８】
発振回路部（１２２、１１２）は、ＭＯＳインバータ式の発振回路（Ｍ11、Ｍ12）から構成され、出力アンプ（１２４）は、少なくとも初段がＭＯＳインバータ（Ｍ21、Ｍ22）を有する構成とされており、発振回路部（１２２、１１２）のＭＯＳインバータ（Ｍ11、Ｍ12）と出力アンプ（１２４）の初段のＭＯＳインバータ（Ｍ21、Ｍ22）との中点電位を異ならせたことを特徴とする。
【０００９】
出力アンプ（１２４）の起動後、発振回路部（１２２、１１２）の起動電圧と出力アンプ（１２４）の起動電圧とが同じになるように切り替える切替手段（２４２、２４２）を有することを特徴とする。
【００１０】
なお、上記参照符号はあくまでも参考であり、これによって特許請求の範囲の記載が限定されるものではない。
【発明の効果】
【００１１】
本発明によれば、発振回路部の起動電圧と出力アンプの起動電圧との異なる電圧とし、発振回路部が起動した後に出力アンプが起動するように設定することにより、発振回路部が安定して発振が行なわれるようになった後に、出力アンプが起動するので、電源などの変動によって、発振回路部の起動が阻害されることを防止でき、発振回路部の発振が安定して行なわれるようになった後に、出力アンプが動作して、発振出力が行なわれるため、確実に安定した発振を行なうことが可能となる。
【発明を実施するための最良の形態】
【００１２】
〔第１実施例〕
図１は本発明の第１実施例の回路構成図を示す。
【００１３】
本実施例の発振回路１００は、発振ＩＣ１１１、発振子１１２から構成されている。
【００１４】
発振ＩＣ１１１には、端子Ｔ１、Ｔ２間に外部電源１０１から電源が供給されており、端子Ｔ３、Ｔ４間に発振子１１２が接続され、端子Ｔ５から発振信号が出力される。
【００１５】
発振ＩＣ１１１は、内部電源１２１、発振回路部１２２、温度補償回路１２３、バッファアンプ１２４から構成されている。
【００１６】
内部電源１２１は、端子Ｔ１、Ｔ２に接続されており、端子Ｔ１、Ｔ２に外部電源１０１から供給される外部電圧から内部電圧を生成する。内部電源１２１で生成された内部電圧は、少なくとも発振回路部１２２、及び、バッファアンプ１２４に供給される。
【００１７】
発振回路部１２２は、ＭＯＳトランジスタＭ11、Ｍ12、可変容量ダイオードＣav1、Ｃav2、キャパシタＣ１、Ｃ２、抵抗Ｒ11、Ｒ12、Ｒ21、Ｒ22から構成され、発振子１１２とともにＣＭＯＳインバータ式発振回路を構成している。ＭＯＳトランジスタＭ11、Ｍ12は、互いに反対の極性のＭＯＳトランジスタから構成されており、ＣＭＯＳインバータを構成している。
【００１８】
ＭＯＳトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータは、入力端がキャパシタＣ１を介して端子Ｔ３に接続され、出力端が抵抗Ｒ22及びキャパシタＣ２を介して端子Ｔ４に接続されるとともに、抵抗Ｒ21を介して入力端に接続されている。ＣＭＯＳインバータを構成するトランジスタＭ11とトランジスタＭ12とはサイズが、例えば、３：１となるように設定されている。ＣＭＯＳインバータを構成するトランジスタＭ11とトランジスタＭ12のサイズを３：１に設定することにより、ＣＭＯＳインバータは内部電源１２１で生成される内部電圧Ｖrefの（１／２）の電圧（Ｖref／２）で起動するようになる。
【００１９】
可変容量ダイオードＣav1は、カソードが端子Ｔ３に接続され、アノードが端子Ｔ２に接続されており、カソードは抵抗Ｒ11を介して温度補償回路１２３に接続されている。可変容量ダイオードＣav2は、カソードが端子Ｔ４に接続され、アノードが端子Ｔ２に接続されており、カソードは抵抗Ｒ12を介して温度補償回路１２３に接続されている。可変容量ダイオードＣav1、Ｃav2は、温度補償回路１２３から供給される電圧に応じて容量が決定される。
【００２０】
温度補償回路１２３は、周囲温度を検出し、周囲温度によらず発振回路部１２２の出力周波数が変動しないように可変容量ダイオードＣav1、Ｃav2の容量を制御する。
【００２１】
ＭＯＳトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの出力端が発振出力として、バッファアンプ１２４に供給される。バッファアンプ１２４は、前段バッファアンプ１３１及び後段バッファアンプ１３２から構成されている。
【００２２】
前段バッファアンプ１３１は、トランジスタＭ21、Ｍ22、Ｍ31、Ｍ32、Ｍ41、Ｍ42からなる３段のＭＯＳインバータから構成されている。
【００２３】
トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータは、そのサイズが、例えば、４：１に設定されている。トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータのサイズを４：１に設定することにより、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの起動電圧を｛（Ｖref／２）＋α｝とすることができる。αは、例えば、３０ｍＶである。
【００２４】
トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの起動電圧を｛（Ｖref／２）＋α｝とすることにより、発振回路部１２２のＭＯＳトランジスタＭ11、Ｍ12によって構成されるＣＭＯＳインバータが起動し、発振回路部１２２の出力が十分に大きくなった後に、バッファアンプ１２４のトランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータが起動され、バッファアンプ１２４が起動される。すなわち、発振回路部１２２が安定して動作するまで、バッファアンプ１２４は停止した状態とされる。
【００２５】
このため、電源ラインの電圧が変動し、発振回路部１２２に帰還ループがかかることを防止できる。バッファアンプ１２４から発振回路部１２２への帰還ループがかかることが防止されることにより、発振回路部１２２の発振が抑制されることを防止できる。これによって、発振回路部１２２を確実に発振させることが可能となる。
【００２６】
図２はＣＭＯＳインバータのゲート電圧に対するドレイン電圧の変化を示す図である。図２（Ａ）は発振回路部１２２のＭＯＳトランジスタＭ11、Ｍ12によって構成されるＣＭＯＳインバータのゲート電圧に対するドレイン電圧の変化、図２（Ｂ）はバッファアンプ１２４のトランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータのゲート電圧に対するドレイン電圧の変化を示す図である。
【００２７】
図２（Ａ）に示すように発振回路部１２２のＭＯＳトランジスタＭ11、Ｍ12によって構成されるＣＭＯＳインバータは、トランジスタＭ11のサイズとトランジスタＭ12の比を３：１に設定することにより、ゲート電圧Ｖg1＝（Ｖref／２）でドレイン電圧が立ち上がる特性を示す。これに対してバッファアンプ１２４のトランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータは、トランジスタＭ21のサイズとトランジスタＭ22のサイズとの比を４：１に設定することにより、ゲート電圧Ｖg2＝｛（Ｖref／２）＋α｝でドレイン電圧が立ち上がる特性を示す。
【００２８】
これによって、発振回路部１２２の発振出力が安定した後にバッファアンプ１２４が動作するので、バッファアンプ１２４から発振回路部１２２への帰還ループがかかることを防止でき、よって、発振回路部１２２の発振が抑制されることを防止できるので、発振回路部１２２を確実に発振させることが可能となる。
【００２９】
図３は発振周波数に応じた負性抵抗を示す図である。図３（Ａ）は発振周波数に応じた負性抵抗、図３（Ｂ）は発振周波数に応じたリアクタンスの特性を示しており、破線がトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータ及びトランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの中点電位を共に（Ｖref／２）とした場合、実線はトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの中点電位を（Ｖref／２）とし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの中点電位を｛（Ｖref／２）＋α｝とした場合の特性を示している。
【００３０】
本実施例の発振回路によれば、実線で示すように発振子１１２の共振周波数付近で確実に負性抵抗とすることができる。このため、発振を確実に立ち上げることが可能となる。
【００３１】
〔効果〕
本実施例によれば、バッファアンプ１２４の初段のＣＭＯＳインバータを構成するトランジスタＭ21、Ｍ22のサイズを変えることにより、発振回路部１２２から発振出力が安定して出力された後にバッファアンプ１２４を起動することができ、発振回路部１２２を確実に、かつ、安定して発振させることができる。これによって、安定した発振出力を高速に出力することが可能となる。
【００３２】
〔第２実施例〕
図４は本発明の第２実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００３３】
本実施例の発振回路２００は、発振ＩＣ２１１の構成が第１実施例とは相違する。また、本実施例の発振ＩＣ２１１は、バッファアンプ２２１の構成が第１実施例とは相違している。さらに、本実施例のバッファアンプ２２１は、前段バッファアンプ２３１の構成が第１実施例とは相違している。
【００３４】
本実施例の前段バッファアンプ２３１は、初段ＣＭＯＳインバータがトランジスタＭ121、Ｍ122、Ｍ123から構成されている。トランジスタＭ121とトランジスタＭ123とは互いに並列に接続されている。
【００３５】
トランジスタＭ121〜Ｍ123のサイズは、例えば、３：１：１に設定されている。また、トランジスタＭ123のゲートには、スイッチ２４１から内部電源１２１からの内部電圧または発振回路部１２２の発振出力が供給される。スイッチ２４１は、切替制御回路２４２によって接続を切り替える。切替制御回路２４２は、出力端子Ｔ５の出力信号の平均値を検出し、平均値が閾値より小さいときには、出力をローレベルとし、出力端子Ｔ５から出力される発振出力が安定し、閾値以上となったときに出力をハイレベルとする。
【００３６】
スイッチ２４１は、切替制御回路２４２の出力がローレベルのときにはトランジスタＭ123ゲートに発振回路部１２２の発振出力を供給するように切り替えられ、切替制御回路２４２の出力がハイレベルのときにはトランジスタＭ123のゲートに内部電源１２１の内部電圧が印加されるように切り替えられる。
【００３７】
トランジスタＭ121、Ｍ122、Ｍ123から構成される初段ＣＭＯＳインバータは、トランジスタＭ123のゲートに発振回路部１２２の発振出力が供給されているときには、トランジスタＭ121及びトランジスタＭ122のサイズとトランジスタＭ123のサイズとが４：１となるように設定され、トランジスタＭ123のゲートに内部電源１２１の内部電圧が印加されているときには、トランジスタＭ123がオフし、トランジスタＭ121及びトランジスタＭ123のサイズとトランジスタＭ122のサイズとが３：１となる。
【００３８】
これによって、トランジスタＭ121、Ｍ122、Ｍ123から構成される初段ＣＭＯＳインバータは、起動後、発振出力が安定するまでの間の中点電位が｛（Ｖref／２）＋α｝となり、発振出力が安定した後は中点電位が発振回路部１２２のトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの中点電位と同じ（Ｖref／２）となる。
【００３９】
本実施例によれば、発振出力が安定した後にバッファアンプ２２１の初段ＣＭＯＳインバータの中点電位を発振回路部１２２のトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの中点電位と同じ（Ｖref／２）にすることができるため、発振安定後、発振出力のデューティーを改善することができる。
【００４０】
〔第３実施例〕
図５は本発明の第３実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００４１】
本実施例の発振回路３００は、発振ＩＣ３１１の構成が第１実施例とは相違する。また、本実施例の発振ＩＣ３１１は、バッファアンプ３２１の構成が第１実施例とは相違している。さらに、本実施例のバッファアンプ３２１は、前段バッファアンプ３３１の構成が第１実施例とは相違している。
【００４２】
本実施例の前段バッファアンプ３３１は、初段ＣＭＯＳインバータがトランジスタＭ211、Ｍ212、Ｍ213から構成されている。トランジスタＭ212とトランジスタＭ213とは互いに並列に接続されている。
【００４３】
トランジスタＭ211〜Ｍ213のサイズは、例えば、６：１：１に設定されている。また、トランジスタＭ213のゲートには、スイッチ３４１から内部電源１２１からの内部電圧または発振回路部１２２の発振出力が供給される。スイッチ３４１は、切替制御回路２４２によって接続を切り替える。
【００４４】
スイッチ３４１は、切替制御回路２４２の出力がローレベルのときにはトランジスタＭ223ゲートを接地し、切替制御回路２４２の出力がハイレベルのときにはトランジスタＭ223ゲートに発振回路部１２２の発振出力を供給するように切り替えられる。
【００４５】
これによって、トランジスタＭ211、Ｍ212、Ｍ213から構成される初段ＣＭＯＳインバータは、トランジスタＭ213のゲートが接地されているときには、トランジスタＭ213はオフし、トランジスタＭ211のサイズとトランジスタＭ212及びトランジスタＭ213のサイズとが６：１となるように設定され、トランジスタＭ213のゲートに発振回路部１２２の発振出力が供給されているときには、トランジスタＭ211のサイズとトランジスタＭ212及びトランジスタＭ213のサイズとが６：２＝３：１となり、これによって中点電位が（Ｖref／２）となる。
【００４６】
これによって、トランジスタＭ211、Ｍ212、Ｍ213から構成される初段ＣＭＯＳインバータは、起動後、発振出力が安定するまでの間は中点電位が｛（Ｖref／２）＋α｝となり、起動後、発振出力が安定した後は中点電位が発振回路部１２２のトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの中点電位と同じ（Ｖref／２）となる。
【００４７】
本実施例によれば、発振出力が安定した後、バッファアンプ２２１の初段ＣＭＯＳインバータの中点電位と発振回路部１２２のＣＭＯＳインバータの中点電位とを同じ（Ｖref／２）とすることができるため、発振安定後の発振出力のデューティーを改善することができる。
【００４８】
〔第４実施例〕
図６は本発明の第４実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００４９】
本実施例の発振回路４００は、発振ＩＣ４１１の構成が第１実施例とは相違する。また、本実施例の発振ＩＣ４１１は、発振回路部４２１の構成が第１実施例とは相違している。さらに、本実施例の発振回路部４２１は、内蔵されるＣＭＯＳインバータの構成が第１実施例とは相違している。
【００５０】
本実施例のＣＭＯＳインバータは、トランジスタＭ311、Ｍ312、Ｍ313から構成されている。トランジスタＭ311とトランジスタＭ313とは互いに並列に接続されている。
【００５１】
トランジスタＭ311〜Ｍ313のサイズは、例えば、２：１：１に設定されている。また、トランジスタＭ313のゲートには、スイッチ４３１から内部電源１２１からの内部電圧または発振回路部４２１の発振出力が供給される。スイッチ４３１は、切替制御回路２４２の出力によって接続を切り替える。
【００５２】
スイッチ３４１は、切替制御回路２４２の出力がローレベルのときにはトランジスタＭ313ゲートに内部電源１２１の内部電圧が印加されるように切り替えられ、切替制御回路２４２の出力がハイレベルのときにはトランジスタＭ313ゲートがＣＭＯＳインバータの入力端に接続されるように切り替えられる。
【００５３】
トランジスタＭ311、Ｍ312、Ｍ313から構成される初段ＣＭＯＳインバータは、端子Ｔ５の出力発振信号が十分に立ち上がっていない状態では、トランジスタＭ313がオフし、トランジスタＭ311及びトランジスタＭ313のサイズとトランジスタＭ312のサイズとが２：１となり、端子Ｔ５の出力発振信号が十分に立ち上がった状態ではトランジスタＭ313のゲートが発振回路部４２１のＣＭＯＳインバータの入力端に接続され、トランジスタＭ311及びトランジスタＭ313のサイズとトランジスタＭ312のサイズとが３：１となる。
【００５４】
これによって、トランジスタＭ311、Ｍ312、Ｍ313から構成されるＣＭＯＳインバータの中点電位とトランジスタＭ21、Ｍ22から構成されるバッファアンプ１２４の初段ＣＭＯＳインバータの中点電位とを発振出力が安定するまでの間異ならせることができる。
【００５５】
本実施例によれば、発振出力が安定した後、バッファアンプ２２１の初段ＣＭＯＳインバータの中点電位と発振回路部４２１のＣＭＯＳインバータの中点電位とを同じ（Ｖref／２）とすることができるため、発振安定後の発振出力のデューティーを改善することができる。
【００５６】
〔第５実施例〕
図７は本発明の第５実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００５７】
本実施例の発振回路５００は、発振ＩＣ５１１の構成が第１実施例とは相違する。また、本実施例の発振ＩＣ５１１は、発振回路部５２１の構成が第１実施例とは相違している。さらに、本実施例の発振回路部５２１は、内蔵されるＣＭＯＳインバータの構成が第１実施例とは相違している。
【００５８】
本実施例のＣＭＯＳインバータは、トランジスタＭ411、Ｍ412、Ｍ413から構成されている。トランジスタＭ412とトランジスタＭ413とは互いに並列に接続されている。
【００５９】
トランジスタＭ411〜Ｍ413のサイズは、例えば、３：１：１に設定されている。また、トランジスタＭ413のゲートには、スイッチ５３１から内部電源１２１からの内部電圧または発振回路部５２１の発振出力が供給される。スイッチ５３１は、切替制御回路２４２によって接続を切り替える。切替制御回路２４２は、内部電源１２１で生成される内部電圧の立ち上がりを遅延して出力する。
【００６０】
スイッチ５３１は、切替制御回路２４２の出力がローレベルの時にはトランジスタＭ413のゲートにＣＭＯＳインバータの入力端が接続されるように切り替えられ、切替制御回路３４２の出力がハイレベルのときにはトランジスタＭ413のゲートが接地電位とされるように切り替えられる。
【００６１】
トランジスタＭ411、Ｍ412、Ｍ413から構成されるＣＭＯＳインバータは、トランジスタＭ413に発振回路部５２１の発振出力が供給されているときには、トランジスタＭ411のサイズとトランジスタＭ412及びトランジスタＭ413のサイズとが３：２となるように設定され、トランジスタＭ413のゲートが接地されているときには、トランジスタＭ413がオフし、トランジスタＭ411のサイズとトランジスタＭ412及びトランジスタＭ413のサイズとが３：１となる。
【００６２】
これによって、トランジスタＭ411、Ｍ412、Ｍ413から構成されるＣＭＯＳインバータの中点電位とトランジスタＭ21、Ｍ22から構成されるバッファアンプ１２４の初段ＣＭＯＳインバータの中点電位とを発振出力が安定するまでの間異ならせることができる。
【００６３】
本実施例によれば、起動後、発振が安定した後にバッファアンプ２２１の初段ＣＭＯＳインバータの中点電位と発振回路部５２１のＣＭＯＳインバータの中点電位とが同じ（Ｖref／２）とすることができるため、発振回路部５２１の起動後のデューティーを改善することができる。
【００６４】
〔第６実施例〕
図８は本発明の第６実施例の回路構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。
【００６５】
本実施例の発振回路６００は、発振ＩＣ６１１の構成が第１実施例とは相違する。また、本実施例の発振ＩＣ６１１は、バッファアンプ６２１の構成が第１実施例とは相違している。さらに、本実施例のバッファアンプ６２１は、前段バッファアンプ６３１の構成が第１実施例とは相違している。
【００６６】
本実施例の前段バッファアンプ６３１は、トランジスタＭ21、Ｍ22、Ｍ31、Ｍ32、Ｍ41、Ｍ42に加えて、切替制御回路２４２及び電流源６４１を有する構成とされている。電流源６４１は、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの出力端に電流を供給する。
【００６７】
電流源６４１は、切替制御回路２４２の出力によって動作が制御されており、切替制御回路２４２の出力がローレベルのときに動作がオンし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの出力端に電流を供給し、切替制御回路２４２の出力がハイレベルのときに動作がオフし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの出力端への電流の供給を停止する。
【００６８】
トランジスタＭ21、Ｍ22から構成される初段ＣＭＯＳインバータは、起動後、発振が安定するまでの間中点電位が｛（Ｖref／２）＋α｝となり、発振出力が安定した後は中点電位が発振回路部１２２のトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの中点電位と同じ（Ｖref／２）となる。
【００６９】
本実施例によれば、発振出力が安定した後に、バッファアンプ６３１の初段ＣＭＯＳインバータの中点電位と発振回路部１２２のＣＭＯＳインバータの中点電位とを同じ（Ｖref／２）とすることができるため、発振出力が安定した後には発振出力のデューティーを改善することができる。
【００７０】
〔第７実施例〕
図９は本発明の第７実施例の回路構成図を示す。同図中、図４と同一構成部分には同一符号を付し、その説明は省略する。
【００７１】
本実施例の発振回路７００は、発振ＩＣ７１１の構成が第１実施例とは相違する。また、本実施例の発振ＩＣ７１１は、バッファアンプ７２１の構成が第１実施例とは相違している。さらに、本実施例のバッファアンプ７２１は、前段バッファアンプ７３１の構成が第２実施例とは相違している。
【００７２】
本実施例の前段バッファアンプ７３１は、トランジスタＭ21、Ｍ22、Ｍ31、Ｍ32、Ｍ41、Ｍ42に加えて、切替制御回路２４２及び電流源７４１を有する構成とされている。電流源７４１は、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの出力端から電流を引き込む。
【００７３】
電流源７４１は、切替制御回路２４２の出力によって動作が制御されており、切替制御回路２４２の出力がローレベルのときに動作がオンし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの出力端から電流を引き込み、切替制御回路２４２の出力がハイレベルのときに動作がオフし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの出力端への電流の引き込みを停止する。
【００７４】
トランジスタＭ21、Ｍ22から構成される初段ＣＭＯＳインバータは、起動後、発振が安定するまでの間中点電位が｛（Ｖref／２）−α｝となり、発振出力が安定した後は中点電位が発振回路部１２２のトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの中点電位と同じ（Ｖref／２）となる。
【００７５】
本実施例によれば、発振出力が安定した後に、バッファアンプ７２１の初段ＣＭＯＳインバータの中点電位と発振回路部１２２のＣＭＯＳインバータの中点電位とを同じ（Ｖref／２）とすることができるため、発振出力が安定した後には発振出力のデューティーを改善することができる。
【００７６】
〔第８実施例〕
図１０は本発明の第８実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００７７】
本実施例の発振回路８００は、発振ＩＣ８１１の構成が第１実施例とは相違する。また、本実施例の発振ＩＣ８１１は、発振回路部８２１の構成が第１実施例とは相違している。さらに、本実施例の発振回路部８２１は、発振回路部１２２に電流源８３１、切替制御回路２４２を追加した点で第１実施例とは相違している。
【００７８】
電流源８３１は、トランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの出力端に電流を供給する。電流源８３１は、切替制御回路２４２の出力によって動作が制御されており、切替制御回路２４２の出力がローレベルのときに動作がオンし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの出力端に電流を供給し、切替制御回路２４２の出力がハイレベルのときに動作がオフし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの出力端への電流の供給を停止する。
【００７９】
トランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータは、起動後、発振出力が安定するまでの間、中点電位が｛（Ｖref／２）−α｝となり、発振出力が安定した後は中点電位が発振回路部１２２のトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの中点電位と同じ（Ｖref／２）となる。
【００８０】
本実施例によれば、発振出力が安定した後に、バッファアンプ１２４の初段ＣＭＯＳインバータの中点電位と発振回路部８２１のＣＭＯＳインバータの中点電位とを同じ（Ｖref／２）とすることができるため、発振出力が安定した後には発振出力のデューティーを改善することができる。
【００８１】
〔第９実施例〕
図１１は本発明の第９実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００８２】
本実施例の発振回路９００は、発振ＩＣ９１１の構成が第１実施例とは相違する。また、本実施例の発振ＩＣ９１１は、発振回路部９２１の構成が第１実施例とは相違している。さらに、本実施例の発振回路部９２１は、発振回路部１２２に電流源９３１、切替制御回路２４２を追加した点で第１実施例とは相違している。
【００８３】
電流源９３１は、トランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの出力端から電流を引き込む。電流源９３１は、切替制御回路２４２の出力によって動作が制御されており、切替制御回路２４２の出力がローレベルのときに動作がオンし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの出力端に電流を引き込み、切替制御回路２４２の出力がハイレベルのときに動作がオフし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの出力端からの電流の引き込みを停止する。
【００８４】
トランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータは、起動後、発振出力が安定するまでの間、中点電位が｛（Ｖref／２）−α｝となり、発振出力が安定した後は中点電位が発振回路部９２１のトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの中点電位と同じ（Ｖref／２）となる。
【００８５】
本実施例によれば、発振出力が安定した後に、バッファアンプ１２４の初段ＣＭＯＳインバータの中点電位と発振回路部９２１のＣＭＯＳインバータの中点電位とを同じ（Ｖref／２）とすることができるため、発振出力が安定した後には発振出力のデューティーを改善することができる。
【００８６】
〔第１０実施例〕
図１２は本発明の第１０実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００８７】
本実施例の発振回路１０００は、発振ＩＣ１０１１の構成が第１実施例とは相違する。また、本実施例の発振ＩＣ１０２１は、発振回路部１０２１の構成が第１実施例とは相違している。さらに、本実施例の発振回路部１０２１は、発振回路部１２２に電流源１０３１、切替制御回路２４２を追加した点で第１実施例とは相違している。
【００８８】
電流源１０３１は、トランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの入力端に電流を供給する。電流源１０３１は、切替制御回路２４２の出力によって動作が制御されており、切替制御回路２４２の出力がローレベルのときに動作がオンし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの入力端に電流を供給し、切替制御回路２４２の出力がハイレベルのときに動作がオフし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの入力端への電流の供給を停止する。
【００８９】
トランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータは、起動後、発振出力が安定するまでの間、中点電位が｛（Ｖref／２）−α｝となり、発振出力が安定した後は中点電位が発振回路部１０２１のトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの中点電位と同じ（Ｖref／２）となる。
【００９０】
本実施例によれば、発振出力が安定した後に、バッファアンプ１２４の初段ＣＭＯＳインバータの中点電位と発振回路部１０２１のＣＭＯＳインバータの中点電位とを同じ（Ｖref／２）とすることができるため、発振出力が安定した後には発振出力のデューティーを改善することができる。
【００９１】
〔第１１実施例〕
図１３は本発明の第１１実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００９２】
本実施例の発振回路１１００は、発振ＩＣ１１１１の構成が第１実施例とは相違する。また、本実施例の発振ＩＣ１１１１は、発振回路部１１２１の構成が第１実施例とは相違している。さらに、本実施例の発振回路部１１２１は、発振回路部１２２に電流源１１３１、切替制御回路２４２を追加した点で第１実施例とは相違している。
【００９３】
電流源１１３１は、トランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの入力端から電流を引き込む。電流源１１３１は、切替制御回路２４２の出力によって動作が制御されており、切替制御回路２４２の出力がローレベルのときに動作がオンし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの入力端に電流を引き込み、切替制御回路２４２の出力がハイレベルのときに動作がオフし、トランジスタＭ21、Ｍ22から構成されるＣＭＯＳインバータの入力端からの電流の引き込みを停止する。
【００９４】
トランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータは、起動後、発振出力が安定するまでの間、中点電位が｛（Ｖref／２）−α｝となり、発振出力が安定した後は中点電位が発振回路部１１２１のトランジスタＭ11、Ｍ12から構成されるＣＭＯＳインバータの中点電位と同じ（Ｖref／２）となる。
【００９５】
本実施例によれば、発振出力が安定した後に、バッファアンプ１２４の初段ＣＭＯＳインバータの中点電位と発振回路部１１２１のＣＭＯＳインバータの中点電位とを同じ（Ｖref／２）とすることができるため、発振出力が安定した後には発振出力のデューティーを改善することができる。
【図面の簡単な説明】
【００９６】
【図１】本発明の第１実施例の回路構成図である。
【図２】ＣＭＯＳインバータのゲート電圧に対するドレイン電圧の変化を示す図である。
【図３】発振周波数に応じた負性抵抗を示す図である。
【図４】本発明の第２実施例の回路構成図である。
【図５】本発明の第３実施例の回路構成図である。
【図６】本発明の第４実施例の回路構成図である。
【図７】本発明の第５実施例の回路構成図である。
【図８】本発明の第６実施例の回路構成図である。
【図９】本発明の第７実施例の回路構成図である。
【図１０】本発明の第８実施例の回路構成図である。
【図１１】本発明の第９実施例の回路構成図である。
【図１２】本発明の第１０実施例の回路構成図である。
【図１３】本発明の第１１実施例の回路構成図である。
【符号の説明】
【００９７】
１００  発振回路
１０１  外部電源
１１１  発振ＩＣ、１１２  発振子
１２１  内部電源、１２２  発振回路部、１２３  温度補償回路
１２４  バッファアンプ
１３１  前段アンプ、１３２  後段アンプ
Ｍ11、Ｍ12、Ｍ21、Ｍ22、Ｍ31、Ｍ32、Ｍ41、Ｍ42  トランジスタ
Ｒ11、Ｒ12、Ｒ21、Ｒ22  抵抗、Ｃ１、Ｃ２  キャパシタ
Ｃav1、Ｃav2  可変容量ダイオード
【図１】
2007104050.tif 000003
【図２】
2007104050.tif 000004
【図３】
2007104050.tif 000005
【図４】
2007104050.tif 000006
【図５】
2007104050.tif 000007
【図６】
2007104050.tif 000008
【図７】
2007104050.tif 000009
【図８】
2007104050.tif 000010
【図９】
2007104050.tif 000011
【図１０】
2007104050.tif 000012
【図１１】
2007104050.tif 000013
【図１２】
2007104050.tif 000014
【図１３】
2007104050.tif 000015