(57)【要約】【課題】  電源電圧及びクロック周波数が互いに異なる複数の回路ブロック間のデータ転送時間の増大を抑制可能な半導体集積回路を提供する。【解決手段】  データ転送回路１は、第１の回路ブロックＢ１からの第１転送信号ｄ００を入力する第１の転送回路１１と、第１の回路ブロックＢ１からの第２転送信号ｄ０１を入力する第２の転送回路１２と、第１の転送回路１１からそれぞれ出力された第１転送信号ｄ１０及び第１転送信号ｄ１０の反転信号ｄ１０ｎを入力し、第２の回路ブロックＢ２からの応答信号ａ２に応じて第１転送信号ｄ２０を出力する第３の転送回路２１と、第２の転送回路１２からそれぞれ出力された第２転送信号ｄ１１及び第２転送信号ｄ１１の反転信号ｄ１１ｎを入力し、応答信号ａ２に応じて第２転送信号ｄ２１を出力する第４の転送回路２２とを備える。【選択図】      図１
2007104392.tif 000002
【特許請求の範囲】
【請求項１】
互いに電源電圧が異なる第１の回路ブロックと第２の回路ブロック間のデータ転送を行うデータ転送回路であって、
前記第１の回路ブロックからの第１転送信号を入力する第１の転送回路と、
前記第１の回路ブロックからの第２転送信号を入力する第２の転送回路と、
前記第１の転送回路からそれぞれ出力された前記第１転送信号及び前記第１転送信号の反転信号を入力し、前記第２の回路ブロックからの応答信号に応じて前記第１転送信号を出力する第３の転送回路と、
前記第２の転送回路からそれぞれ出力された前記第２転送信号及び前記第２転送信号の反転信号を入力し、前記応答信号に応じて前記第２転送信号を出力する第４の転送回路
とを備え、前記第１の転送回路は、前記第３及び前記第４の転送回路からそれぞれ出力される前記第１転送信号、前記第１転送信号の反転信号、前記第２転送信号及び前記第２転送信号の反転信号を用いて生成される転送制御信号に応じて前記第１転送信号及び前記第１転送信号の反転信号をそれぞれ出力し、前記第２の転送回路は、前記転送制御信号に応じて前記第２転送信号及び前記第２転送信号の反転信号をそれぞれ出力し、前記第１の転送回路から出力される前記第１転送信号の反転信号と前記第２の転送回路から出力される前記第２転送信号の反転信号を用いて、前記第１の回路ブロックに転送される応答信号を生成することを特徴とするデータ転送回路。
【請求項２】
前記第１乃至第４の転送回路のそれぞれが、
前記第１転送信号及び前記第２転送信号のいずれかが入力する第１入力トランジスタと、前記応答信号の反転信号及び前記転送制御信号の反転信号のいずれかが入力する第１反転入力トランジスタとがカスケード接続された第１入力回路と、
前記第１転送信号の反転信号及び前記第２転送信号の反転信号のいずれかが入力する第２反転入力トランジスタと、前記応答信号及び前記転送制御信号のいずれかが入力する第２入力トランジスタとがカスケード接続された第２入力回路と、
前記第１及び前記第２入力回路の導通状態に応じて出力信号のレベルを設定する出力設定回路
とを備え、前記第１入力トランジスタ、前記第２入力トランジスタ、前記第２反転入力トランジスタ及び前記第１反転入力トランジスタのチャネルはすべて同一の導電型であることを特徴とする請求項１に記載のデータ転送回路。
【請求項３】
前記出力設定回路が、
前記第１入力回路にドレイン電極が接続し、前記第２入力回路にゲート電極が接続する、チャネルが第１導電型の第１のトランジスタと、
前記第１入力回路にドレイン電極が接続し、前記第２入力回路にゲート電極が接続する、チャネルが第２導電型の第２のトランジスタと、
前記入力回路にゲート電極が接続し、前記第２入力回路にドレイン電極が接続する、チャネルが第１導電型の第３のトランジスタと、
前記入力回路にゲート電極が接続し、前記第２入力回路にドレイン電極が接続する、チャネルが第２導電型の第４のトランジスタ
とを備えることを特徴とする請求項２に記載のデータ転送回路。
【請求項４】
前記第１及び前記第２の転送回路に前記第１の回路ブロックと同一の電源電圧が印加され、前記第３及び前記第４の転送回路に前記第２の回路ブロックと同一の電源電圧が印加されることを特徴とする請求項１乃至３のいずれか１項に記載のデータ転送回路。
【請求項５】
前記第１及び前記第２の転送回路が前記第１の回路ブロックと同一のクロック周波数で動作し、前記第３及び前記第４の転送回路が前記第２の回路ブロックと同一のクロック周波数で動作し、前記第１の回路ブロックと前記第２の回路ブロックのクロック周波数が互いに異なることを特徴とする請求項１乃至４のいずれか１項に記載のデータ転送回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧及びクロック周波数が異なる回路ブロック間のデータ転送を行う半導体集積回路に関する。
【背景技術】
【０００２】
近年の半導体集積回路の設計において、高性能化とともに、低消費電力化は重要な課題である。低消費電力化の方法の一つとして、半導体集積回路を電源電圧及びクロック周波数が互いに異なる複数の回路ブロックに分割して、半導体集積回路の性能と消費電力を最適化する方法がある。上記方法には、クロック周波数が互いに異なる回路ブロック間のデータ転送を行う必要があるという問題がある。更に、クロック周波数が異なる回路ブロック間のクロックのタイミングのずれ（クロックスキュー）も問題になる。これらの問題を解決する方法として、クロック周波数が異なる回路ブロック間を非同期バスで接続する「グローバリィ・エイシンクロナス・ローカリィ・シンクロナス（Globally Asynchronous Locally Synchronous）方式（ＧＡＬＳ方式）」等が提案されている。（例えば、非特許文献１参照。）。
【０００３】
通常、クロック周波数が互いに異なる第１及び第２の回路ブロック間を接続する非同期バスは、第１及び第２の回路ブロック間のデータ転送を行うデータ転送回路を含む。具体的には、第１の回路ブロックに設定された第１のクロック周波数に同期して、第１の回路ブロックから転送されたデータ信号がデータ転送回路に転送される。データ転送回路に転送されたデータ信号は、第２の回路ブロックに設定された第２のクロック周波数に同期して、第２の回路ブロックに転送される。データ信号が第２の回路ブロックに転送されると、第２の回路ブロックは、データ転送回路を介して、データ信号が転送されたことを通知する応答信号を第１の回路ブロックに転送する。
【０００４】
第１の回路ブロックから第２の回路ブロックまでのデータ信号が伝搬する経路、及び第２の回路ブロックから第１の回路ブロックまでの応答信号が伝搬する経路からなるデータ伝搬経路を、以下において「伝搬ループ」という。
【０００５】
データ転送回路を介したデータ転送のスループットは、伝搬ループをデータ信号及び応答信号が伝搬する時間に依存する。つまり、伝搬ループが長ければ、データ転送回路を介したデータ転送時間が増大してスループットは低下する。一方、伝搬ループが短ければ、データ転送回路を介したデータ転送のスループットは向上する。したがって、伝搬ループを短くすることが、クロック周波数が異なる複数の回路ブロックを有する半導体集積回路の性能を向上させる上で重要である。
【０００６】
一般に、電源電圧が異なる回路ブロック間では、回路ブロック内部の信号レベルが互いに異なる。そのため、第１の回路ブロックと第２の回路ブロックの電源電圧が異なる場合は、データ信号のレベルを第１の回路ブロックの内部信号レベルから第２の回路ブロックの内部信号レベルに変換するレベル変換回路、及び応答信号のレベルを第２の回路ブロックの内部信号レベルから第１の回路ブロックの内部信号レベルに変換するレベル変換回路が、伝搬ループ内に必要である。その結果、伝搬ループが長くなり、データ転送のスループットが低下する。つまり、半導体集積回路の性能が低下する問題が生じる。
【非特許文献１】バインブリッジ・ジェイ（Bainbridge,J.）、他  著、「ディレイ・インセンシティブ・システム・オン・チップ・インターコネクト・ユージング・ワン・オブ・フォー・データ・エンコーディング（Delay Insensitive System-on-Chip Interconnect using 1-of-4 Data Encoding）」、米国電子通信技術者協会（IEEE）、セブンス・インターナショナル・シンポジウム・オン・エイシンクロナス・サーキッツ・アンド・システムズ（Seventh International Symposium on Asynchronous Circuits and Systems ）予稿集、２００１年４月、ｐ．１１８−１２６
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、電源電圧及びクロック周波数が互いに異なる複数の回路ブロック間のデータ転送時間の増大を抑制可能な半導体集積回路を提供する。
【課題を解決するための手段】
【０００８】
本願発明の一態様によれば、互いに電源電圧が異なる第１の回路ブロックと第２の回路ブロック間のデータ転送を行うデータ転送回路であって、（イ）第１の回路ブロックからの第１転送信号を入力する第１の転送回路と、（ロ）第１の回路ブロックからの第２転送信号を入力する第２の転送回路と、（ハ）第１の転送回路からそれぞれ出力された第１転送信号及び第１転送信号の反転信号を入力し、第２の回路ブロックからの応答信号に応じて第１転送信号を出力する第３の転送回路と、（ニ）第２の転送回路からそれぞれ出力された第２転送信号及び第２転送信号の反転信号を入力し、応答信号に応じて第２転送信号を出力する第４の転送回路とを備え、第１の転送回路は、第３及び第４の転送回路からそれぞれ出力される第１転送信号、第１転送信号の反転信号、第２転送信号及び第２転送信号の反転信号を用いて生成される転送制御信号に応じて第１転送信号及び第１転送信号の反転信号をそれぞれ出力し、第２の転送回路は、転送制御信号に応じて第２転送信号及び第２転送信号の反転信号をそれぞれ出力し、第１の転送回路から出力される第１転送信号の反転信号と第２の転送回路から出力される第２転送信号の反転信号を用いて、第１の回路ブロックに転送される応答信号を生成するデータ転送回路が提供される。
【発明の効果】
【０００９】
本発明によれば、電源電圧及びクロック周波数が互いに異なる複数の回路ブロック間のデータ転送時間の増大を抑制可能な半導体集積回路を提供できる。
【発明を実施するための最良の形態】
【００１０】
次に、図面を参照して、本発明の第１及び第２の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す第１及び第２の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１１】
（第１の実施の形態）
本発明の第１の実施の形態に係るデータ転送回路１は、図１に示す互いに電源電圧が異なる第１の回路ブロックＢ１と第２の回路ブロックＢ２間のデータ転送を行う。
【００１２】
データ転送回路１は、第１の回路ブロックＢ１からの第１転送信号ｄ００を入力する第１の転送回路１１と、第１の回路ブロックＢ１からの第２転送信号ｄ０１を入力する第２の転送回路１２と、第１の転送回路１１からそれぞれ出力された第１転送信号ｄ１０及び第１転送信号ｄ１０の反転信号ｄ１０ｎを入力し、第２の回路ブロックＢ２からの応答信号ａ２に応じて第１転送信号ｄ２０を出力する第３の転送回路２１と、第２の転送回路１２からそれぞれ出力された第２転送信号ｄ１１及び第２転送信号ｄ１１の反転信号ｄ１１ｎを入力し、応答信号ａ２に応じて第２転送信号ｄ２１を出力する第４の転送回路２２とを備える。
【００１３】
第１の転送回路１１は、第３の転送回路２１及び第４の転送回路２２からそれぞれ出力される第１転送信号ｄ２０、第１転送信号ｄ２０の反転信号ｄ２０ｎ、第２転送信号ｄ２１、及び第２転送信号ｄ２１の反転信号ｄ２１ｎを用いて生成される転送制御信号ａ１０に応じて、第１転送信号ｄ１０及び第１転送信号ｄ１０の反転信号ｄ１０ｎをそれぞれ出力する。第２の転送回路１２は、転送制御信号ａ１０に応じて、第２転送信号ｄ１１及び第２転送信号ｄ１１の反転信号ｄ１１ｎをそれぞれ出力する。データ転送回路１は、第１の転送回路１１から出力される第１転送信号ｄ１０の反転信号ｄ１０ｎと第２の転送回路１２から出力される第２転送信号ｄ１１の反転信号ｄ１１ｎを用いて、第１の回路ブロックＢ１に転送される応答信号ａ０を生成する。
【００１４】
第１の回路ブロックＢ１は、電位Ｖｄ１である第１の高電位電源線３０１及び電位Ｖｓｓである低電位電源線４００に接続する。第２の回路ブロックＢ２は、電位Ｖｄ２である第２の高電位電源線３０２及び低電位電源線４００に接続する。ここで、第１の回路ブロックＢ１の内部信号のハイレベルを電位Ｖｄ１、ローレベルを電位Ｖｓｓとする。そのため、第１の回路ブロックＢ１から出力される第１転送信号ｄ００及び第２転送信号ｄ０１のハイレベルは電位Ｖｄ１、ローレベルは電位Ｖｓｓである。又、第２の回路ブロックＢ２の内部信号のハイレベルを電位Ｖｄ２、ローレベルを電位Ｖｓｓとする。そのため、第２の回路ブロックＢ２に入力する第１転送信号ｄ２０及び第２転送信号ｄ２１のハイレベルは電位Ｖｄ２、ローレベルは電位Ｖｓｓである必要がある。
【００１５】
第１の回路ブロックＢ１と第２の回路ブロックＢ２が互いに異なるクロック周波数で動作する場合、又は第１の回路ブロックＢ１と第２の回路ブロックＢ２のいずれか或いは両方がクロック信号に同期して動作しない非同期回路の場合に、データ転送回路１は、電源電圧が互いに異なる第１の回路ブロックＢ１と第２の回路ブロックＢ２を接続する非同期バスの一部であり、第１の回路ブロックＢ１と第２の回路ブロックＢ２間を転送される信号のレベル変換を行う。
【００１６】
図１に示すように、データ転送回路１は、第１の転送回路１１、第２の転送回路１２を有する入力側回路１０と、第３の転送回路２１、第４の転送回路２２を有する出力側回路２０とを含む。
【００１７】
第１の転送回路１１は、待ち合わせ回路１００Ａ及びインバータ１１１を有する。配線２００を伝搬して第１の転送回路１１に転送された第１転送信号ｄ００は、待ち合わせ回路１００Ａとインバータ１１１に入力する。インバータ１１１が出力する第１転送信号ｄ００の反転信号ｄ００ｎが、待ち合わせ回路１００Ａに入力する。待ち合わせ回路１００Ａから、配線２１０及び配線２１０Ｎを介して、第１転送信号ｄ１０及び第１転送信号ｄ１０の反転信号ｄ１０ｎが、第３の転送回路２１にそれぞれ転送される。
【００１８】
第２の転送回路１２は、待ち合わせ回路１００Ｂ及びインバータ１２１を有する。配線２０１を伝搬して第２の転送回路１２に転送された第２転送信号ｄ０１は、待ち合わせ回路１００Ｂとインバータ１２１に入力する。インバータ１２１が出力する第２転送信号ｄ０１の反転信号ｄ０１ｎが、待ち合わせ回路１００Ｂに入力する。待ち合わせ回路１００Ｂから、配線２１１及び配線２１１Ｎを介して、第２転送信号ｄ１１及び第２転送信号ｄ１１の反転信号ｄ１１ｎが、第４の転送回路２２にそれぞれ転送される。
【００１９】
入力側回路１０は、更にＮＡＮＤ回路１３を有する。ＮＡＮＤ回路１３に、待ち合わせ回路１００Ａから反転信号ｄ１０ｎ、待ち合わせ回路１００Ｂから反転信号ｄ１１ｎがそれぞれ転送される。ＮＡＮＤ回路１３は、配線２０２を介して応答信号ａ０を第１の回路ブロックＢ１に転送する。
【００２０】
入力側回路１０は、第１の高電位電源線３０１及び低電位電源線４００に接続する。又、入力側回路１０は、第１の回路ブロックＢ１に同期して動作する。
【００２１】
一方、出力側回路２０は、第２の高電位電源線３０２及び低電位電源線４００に接続する。又、出力側回路２０は、第２の回路ブロックＢ２に同期して動作する。
【００２２】
出力側回路２０が含む第３の転送回路２１は、待ち合わせ回路１００Ｃを有する。第１の転送回路１１から転送された第１転送信号ｄ１０及び反転信号ｄ１０ｎが、待ち合わせ回路１００Ｃに入力する。待ち合わせ回路１００Ｃから、配線２２０を介して、第１転送信号ｄ２０が第２の回路ブロックＢ２に転送される。
【００２３】
第４の転送回路２２は、待ち合わせ回路１００Ｄを有する。第２の転送回路１２から転送された第２転送信号ｄ１１及び反転信号ｄ１１ｎが、待ち合わせ回路１００Ｄに入力する。待ち合わせ回路１００Ｄから、配線２２１を介して、第２転送信号ｄ２１が第２の回路ブロックＢ２に転送される。
【００２４】
出力側回路２０は、更にＮＡＮＤ回路２３、ＮＯＲ回路２４及びインバータ２５を有する。
【００２５】
ＮＡＮＤ回路２３に、待ち合わせ回路１００Ｃから第１転送信号ｄ２０の反転信号ｄ２０ｎ、待ち合わせ回路１００Ｄから第２転送信号ｄ２１の反転信号ｄ２１ｎがそれぞれ転送される。ＮＡＮＤ回路２３は、信号ａ１を入力側回路１０に転送する。
【００２６】
ＮＯＲ回路２４に、待ち合わせ回路１００Ｃから第１転送信号ｄ２０、待ち合わせ回路１００Ｄから第２転送信号ｄ２１がそれぞれ転送される。ＮＯＲ回路２４は、反転信号ａ１ｎを入力側回路１０に転送する。反転信号ａ１ｎは信号ａ１の反転信号であり、転送制御信号ａ１０は信号ａ１及び反転信号ａ１ｎを含む。
【００２７】
配線２２２を伝搬して第２の回路ブロックＢ２から出力側回路２０に転送された応答信号ａ２は、待ち合わせ回路１００Ｃ、待ち合わせ回路１００Ｄ及びインバータ２５に入力する。インバータ２５が出力する応答信号ａ２の反転信号ａ２ｎが、待ち合わせ回路１００Ｃ及び待ち合わせ回路１００Ｄに入力する。
【００２８】
第１の転送回路１１、第２の転送回路１２、第３の転送回路２１及び第４の転送回路２２がそれぞれ有する待ち合わせ回路１００Ａ〜１００Ｄは、図２に示す待ち合わせ回路１００が採用可能である。図１に示したデータ転送回路１の動作を説明する前に、図２に示した待ち合わせ回路１００について説明する。
【００２９】
図２に示したように、待ち合わせ回路１００は、第１入力回路１１０、第２入力回路１２０及び出力設定回路１３０とを備える。第１入力回路１１０は、入力信号Ａが入力する第１入力トランジスタＴａと、入力信号Ｂｎが入力する第１反転入力トランジスタＴｂｎがカスケード接続された回路である。第２入力回路１２０は、入力信号Ａの反転信号である入力信号Ａｎが入力する第２反転入力トランジスタＴａｎと、入力信号Ｂｎの反転信号である入力信号Ｂが入力する第２入力トランジスタＴｂがカスケード接続された回路である。出力設定回路１３０は、第１入力回路１１０及び第２入力回路１２０の導通状態に応じて出力信号のレベルを設定する回路である。ここで、第１入力トランジスタＴａ、第１反転入力トランジスタＴｂｎ、第２入力トランジスタＴｂ及び第２反転入力トランジスタＴａｎのチャネルはすべて同一の導電型である。図２は、第１入力トランジスタＴａ、第２入力トランジスタＴｂ、第２反転入力トランジスタＴａｎ及び第１反転入力トランジスタＴｂｎがｎ型チャネルＭＯＳトランジスタ（以下において、「ｎＭＯＳトランジスタ」という。）である例を示す。
【００３０】
図２に示すように、第１入力回路１１０は出力端子１０２と低電位電源線４００に接続する。具体的には、第１入力トランジスタＴａのソース電極に低電位電源線４００が接続し、ドレイン電極に第１反転入力トランジスタＴｂｎのドレイン電極が接続する。第１入力トランジスタＴａのゲート電極に入力信号Ａが入力する。第１反転入力トランジスタＴｂｎのゲート電極に入力信号Ｂｎが入力し、ソース電極に出力端子１０２が接続する。
【００３１】
第２入力回路１２０は出力端子１０３と低電位電源線４００に接続する。具体的には、第２反転入力トランジスタＴａｎのソース電極に低電位電源線４００が接続し、ドレイン電極に第２入力トランジスタＴｂのドレイン電極が接続する。第２反転入力トランジスタＴａｎのゲート電極に入力信号Ａｎが入力する。第２入力トランジスタＴｂのゲート電極に入力信号Ｂが入力し、ソース電極に出力端子１０３が接続する。
【００３２】
後述するように、入力信号Ａは、第１転送信号ｄ００、第１転送信号ｄ１０、第２転送信号ｄ０１及び第２転送信号ｄ１１のいずれかである。又、入力信号Ｂｎは、応答信号ａ２の反転信号ａ２ｎ及び信号ａ１の反転信号ａ１ｎのいずれかである。入力信号Ａｎは、反転信号ｄ００ｎ、反転信号ｄ１０ｎ、反転信号ｄ０１ｎ及び反転信号ｄ１１ｎのいずれかである。入力信号Ｂは、応答信号ａ２及び信号ａ１のいずれかである。
【００３３】
図２に示すように、出力設定回路１３０は、第１入力回路１１０にドレイン電極が接続し、第２入力回路１２０にゲート電極が接続するチャネルが第１導電型の第１のトランジスタＴ１と、第１入力回路１１０にドレイン電極が接続し、第２入力回路１２０にゲート電極が接続するチャネルが第２導電型の第２のトランジスタＴ２と、第１入力回路１１０にゲート電極が接続し、第２入力回路１２０にドレイン電極が接続するチャネルが第１導電型の第３のトランジスタＴ３と、第１入力回路１１０にゲート電極が接続し、第２入力回路１２０にドレイン電極が接続するチャネルが第２導電型の第４のトランジスタＴ４とを含む。
【００３４】
第１のトランジスタＴ１及び第２のトランジスタＴ２のソース電極に電源線３００が接続する。図２は、第１のトランジスタＴ１及び第３のトランジスタＴ３がｐ型チャネルＭＯＳトランジスタであり、第２のトランジスタＴ２及び第４のトランジスタＴ４がｎＭＯＳトランジスタである例を示す。図２に示すように、出力端子１０３から出力信号Ｑが出力され、出力端子１０２から、出力信号Ｑの反転信号である出力信号Ｑｎが出力される。
【００３５】
図２に示した待ち合わせ回路１００は、遮断回路１４０を更に備える。遮断回路１４０は、第５のトランジスタＴ５〜第８のトランジスタＴ８を含む。第５のトランジスタＴ５のチャネルは第１入力トランジスタＴａのチャネルと同一の導電型であり、図２は第５のトランジスタＴ５がｎＭＯＳトランジスタである例を示す。第５のトランジスタのドレイン電極に第２のトランジスタＴ２のソース電極が接続し、ソース電極に低電位電源線４００が接続する。第５のトランジスタのゲート電極に入力信号Ａが入力する。
【００３６】
第６のトランジスタＴ６のチャネルは第１反転入力トランジスタＴｂｎのチャネルと同一の導電型であり、図２は第６のトランジスタＴ６がｎＭＯＳトランジスタである例を示す。第６のトランジスタのドレイン電極に第２のトランジスタＴ２のソース電極が接続し、ソース電極に低電位電源線４００が接続する。第６のトランジスタのゲート電極に入力信号Ｂｎが入力する。
【００３７】
第７のトランジスタＴ７のチャネルは第２入力トランジスタＴｂのチャネルと同一の導電型であり、図２は第７のトランジスタＴ７がｎＭＯＳトランジスタである例を示す。第７のトランジスタのドレイン電極に第４のトランジスタＴ４のソース電極が接続し、ソース電極に低電位電源線４００が接続する。第７のトランジスタのゲート電極に入力信号Ｂが入力する。
【００３８】
第８のトランジスタＴ８のチャネルは第２反転入力トランジスタＴａｎのチャネルと同一の導電型であり、図２は第８のトランジスタＴ８がｎＭＯＳトランジスタである例を示す。第８のトランジスタのドレイン電極に第４のトランジスタＴ４のソース電極が接続し、ソース電極に低電位電源線４００が接続する。第８のトランジスタのゲート電極に入力信号Ａｎが入力する。
【００３９】
以下に、待ち合わせ回路１００の動作を図３のタイミングチャートを用いて説明する。以下の説明では、入力信号Ａ及び入力信号Ａｎのハイレベルが電位Ｖｄ１、ローレベルが電位Ｖｓｓとする。又、入力信号Ｂ及び入力信号Ｂｎのハイレベルが電位Ｖｄ２、ローレベルが電位Ｖｓｓとする。ここで、電位Ｖｄ１が電位Ｖｄ２より低電位であるとする。更に、電源線３００の電位が電位Ｖｄ２であるとする。
【００４０】
（イ）時刻ｔ０１において、入力信号Ａがローレベルからハイレベル、入力信号Ａｎがハイレベルからローレベルにそれぞれ変化する。
【００４１】
（ロ）時刻ｔ０２において、入力信号Ｂｎがローレベルからハイレベル、入力信号Ｂがハイレベルからローレベルにそれぞれ変化する。その結果、第１入力トランジスタＴａ及び第１反転入力トランジスタＴｂｎがオンし、第１入力回路１１０が通電状態となる。出力端子１０２から低電位電源線４００に電流が流れ、出力信号Ｑｎがハイレベルからローレベルに変化する。一方、第２反転入力トランジスタＴａｎ及び第２入力トランジスタＴｂがオフし、第２入力回路１２０が遮断状態となる。出力端子１０３から低電位電源線４００に電流が流れなくなり、出力信号Ｑがローレベルからハイレベルに変化する。その結果、時刻ｔ０３において、出力信号Ｑのレベルが電位Ｖｄ２になり、出力信号Ｑｎのレベルが電位Ｖｓｓになる。
【００４２】
（ハ）時刻ｔ０４において、入力信号Ａがハイレベルからローレベル、入力信号Ａｎがローレベルからハイレベルにそれぞれ変化する。
【００４３】
（ロ）時刻ｔ０５において、入力信号Ｂｎがハイレベルからローレベル、入力信号Ｂがローレベルからハイレベルにそれぞれ変化する。その結果、第１入力トランジスタＴａ及び第１反転入力トランジスタＴｂｎがオフし、第１入力回路１１０が遮断状態となる。出力端子１０２から低電位電源線４００に電流が流れなくなり、出力信号Ｑｎがローレベルからハイレベルに変化する。一方、第２反転入力トランジスタＴａｎ及び第２入力トランジスタＴｂがオンし、第２入力回路１２０が導通状態となる。出力端子１０３から低電位電源線４００に電流が流れ、出力信号Ｑがハイレベルからローレベルに変化する。その結果、時刻ｔ０６において、出力信号Ｑのレベルが電位Ｖｓｓになり、出力信号Ｑｎのレベルが電位Ｖｄ２になる。
【００４４】
以上に説明したように、待ち合わせ回路１００は、入力信号Ａ及び入力信号Ａｎのレベルが変化した後、入力信号Ｂ及び入力信号Ｂｎが変化したときに、出力信号Ｑ及び出力信号Ｑｎが変化する。入力信号Ａ及び入力信号Ｂｎが共にハイレベルのとき、つまり第１入力回路１１０が導通状態のときに出力信号Ｑがハイレベル、出力信号Ｑｎがローレベルになる。入力信号Ａ及び入力信号Ｂｎが共にローレベルのとき、つまり第２入力回路１２０が導通状態のときに出力信号Ｑがローレベル、出力信号Ｑｎがハイレベルになる。入力信号Ａ及び入力信号Ｂｎのレベルが異なるときは、出力信号Ｑ及び出力信号Ｑｎのレベルは変化しない。
【００４５】
以上の説明では、電源線３００の電位が第２の高電位電源線３０２の電位Ｖｄ２である例を説明した。そのため、出力信号Ｑ及び出力信号Ｑｎのハイレベルが電位Ｖｄ２である。電源線３００の電位が第１の高電位電源線３０１の電位Ｖｄ１である場合には、出力信号Ｑ及び出力信号Ｑｎのハイレベルは電位Ｖｄ１である。既に述べたように、第１入力トランジスタＴａ、第１反転入力トランジスタＴｂｎ、第２入力トランジスタＴｂ及び第２反転入力トランジスタＴａｎのチャネルはすべて同一の導電型である。図２に示した待ち合わせ回路１００では、第１入力トランジスタＴａ、第２入力トランジスタＴｂ、第２反転入力トランジスタＴａｎ及び第１反転入力トランジスタＴｂｎがｎＭＯＳトランジスタである。そのため、入力信号Ａ、Ａｎ、Ｂ、Ｂｎのハイレベルが、電源線３００の電位と等しい必要がない。つまり、入力信号Ａ、Ａｎ、Ｂ、Ｂｎのハイレベルの電位に関わらず、待ち合わせ回路１００の出力信号Ｑ及び出力信号Ｑｎのハイレベルは電源線３００の電位で決まる。
【００４６】
待ち合わせ回路１００が遮断回路１４０を有するため、出力端子１０３或いは出力端子１０２の電位がハイレベルのときに、出力端子１０３及び出力端子１０２から低電位電源線４００に流れるリーク電流が抑制される。例えば、入力信号Ａ及び入力信号Ｂｎが共にローレベルのとき、出力端子１０２の電位はハイレベルになる。このとき、第５のトランジスタＴ５及び第６のトランジスタＴ６がオフするため、第２のトランジスタＴ２を介して出力端子１０２から低電位電源線４００に流れるリーク電流が抑制される。又、入力信号Ａ及び入力信号Ｂｎが共にローレベルのとき、第７のトランジスタＴ７及び第８のトランジスタＴ８がオフする。そのため、第４のトランジスタＴ４を介して、出力端子１０３から低電位電源線４００に流れるリーク電流が抑制される。その結果、出力端子１０３或いは出力端子１０２がローレベルからハイレベルに変化するときの遷移時間が高速化される。
【００４７】
図２に示した待ち合わせ回路１００を図１に示した待ち合わせ回路１００Ａに適用した場合、入力信号Ａは第１転送信号ｄ００、入力信号Ａｎは反転信号ｄ００ｎ、入力信号Ｂは信号ａ１、入力信号Ｂｎは信号ａ１の反転信号ａ１ｎである。出力信号Ｑは第１転送信号ｄ１０、出力信号Ｑｎは反転信号ｄ１０ｎである。
【００４８】
待ち合わせ回路１００を待ち合わせ回路１００Ｂに適用した場合、入力信号Ａは第２転送信号ｄ０１、入力信号Ａｎは反転信号ｄ０１ｎ、入力信号Ｂは信号ａ１、入力信号Ｂｎは反転信号ａ１ｎである。出力信号Ｑは第２転送信号ｄ１１、出力信号Ｑｎは反転信号ｄ１１ｎである。
【００４９】
待ち合わせ回路１００を待ち合わせ回路１００Ｃに適用した場合、入力信号Ａは第１転送信号ｄ１０、入力信号Ａｎは反転信号ｄ１０ｎ、入力信号Ｂは応答信号ａ２、入力信号Ｂｎは反転信号ａ２ｎである。出力信号Ｑは第１転送信号ｄ２０、出力信号Ｑｎは反転信号ｄ２０ｎである。
【００５０】
待ち合わせ回路１００を待ち合わせ回路１００Ｄに適用した場合、入力信号Ａは第２転送信号ｄ１１、入力信号Ａｎは反転信号ｄ１１ｎ、入力信号Ｂは応答信号ａ２、入力信号Ｂｎは反転信号ａ２ｎである。出力信号Ｑは第２転送信号ｄ２１、出力信号Ｑｎは反転信号ｄ２１ｎである。
【００５１】
又、待ち合わせ回路１００を待ち合わせ回路１００Ａ又は待ち合わせ回路１００Ｂに適用した場合、図２に示した電源線３００は図１に示した第１の高電位電源線３０１に相当する。待ち合わせ回路１００を待ち合わせ回路１００Ｃ又は待ち合わせ回路１００Ｄに適用した場合、電源線３００は図１に示した第２の高電位電源線３０２に相当する。
【００５２】
次に、図１に示したデータ転送回路１の動作について説明する。データ転送回路１は、第１転送信号ｄ００及び第２転送信号ｄ０１により、第１の回路ブロックＢ１から第２の回路ブロックＢ２にデータ幅１ビットのデータを転送する。具体的には、第１転送信号ｄ００のレベルＬ００及び第２転送信号ｄ０１のレベルＬ０１の変化を使用して、第１の回路ブロックＢ１から第２の回路ブロックＢ２にデータが転送される。
【００５３】
レベルＬ００とレベルＬ０１の組み合わせをレベル［Ｌ００、Ｌ０１］で示すとき、第１の回路ブロックＢ１から第２の回路ブロックＢ２に転送されるデータは以下のように表される。即ち、レベル［１，０］、レベル［０，１］及びレベル［０，０］が、それぞれ「データ＝０」、「データ＝１」及び「データなし」を表す。ここで、Ｌ００＝１はレベルＬ００がハイレベル、Ｌ００＝０はレベルＬ００がローレベルであることを示す。「データなし」は、第１の回路ブロックＢ１から第２の回路ブロックＢ２にデータが転送されていない状態である。例えば、レベル［０，０］→レベル［１，０］→レベル［０，０］→レベル［０，１］と変化させることにより、「データなし」→「データ＝０」→「データなし」→「データ＝１」というデータ転送が実行される。
【００５４】
第１の回路ブロックＢ１から第２の回路ブロックＢ２にデータが転送されると、第２の回路ブロックＢ２にデータが転送されたことを知らせる応答信号ａ２が、第２の回路ブロックＢ２から第１の回路ブロックＢ１に転送される。応答信号ａ２は、第２の回路ブロックＢ２からデータ転送回路１に転送制御信号ａ１０として転送され、データ転送回路１から第１の回路ブロックＢ１に応答信号ａ０として転送される。
【００５５】
レベル［０，０］→レベル［１，０］→レベル［０，０］→レベル［０，１］と変化させた場合の、応答信号ａ２も含めたデータ転送は、以下のようになる：
「データ無し」且つ「ａ２＝０」→「データ＝０」且つ「ａ２＝０」→「データ＝０」且つ「ａ２＝１」→「データなし」且つ「ａ２＝１」→「データなし」且つ「ａ２＝０」。
【００５６】
図４に示すタイミングチャートを用いて、データ転送回路１によるデータ転送の例を説明する。図４は、第１の回路ブロックＢ１から第２の回路ブロックＢ２に「データ＝０」及び「データ＝１」が順次転送される場合のタイミングチャートである。尚、時刻ｔ０において、応答信号ａ２及び信号ａ１はローレベルであるとする。
【００５７】
（イ）時刻ｔ１において、第１転送信号ｄ００がハイレベル、第２転送信号ｄ０１がローレベルとなり、第１の回路ブロックＢ１から「データ＝０」が転送される。信号ａ１がローレベル、反転信号ａ１ｎがハイレベルの状態で、第１転送信号ｄ００がハイレベルになるため、待ち合わせ回路１００Ａの出力信号Ｑがハイレベル、出力信号Ｑｎがローレベルになる。つまり、時刻ｔ２において第１転送信号ｄ１０がハイレベル、反転信号ｄ１０ｎがローレベルになる。一方、第２転送信号ｄ０１はローレベルであるため、待ち合わせ回路１００Ｂの出力信号Ｑがローレベル、出力信号Ｑｎがハイレベルになる。つまり、第２転送信号ｄ１１はローレベル、反転信号ｄ１１ｎはハイレベルである。その結果、時刻ｔ２において応答信号ａ０がハイレベルになる。
【００５８】
（ロ）時刻ｔ２において応答信号ａ２がローレベルの状態で、第１転送信号ｄ１０がハイレベルになる。そのため、待ち合わせ回路１００Ｃの出力信号Ｑがハイレベル、出力信号Ｑｎがローレベルになる。つまり、時刻ｔ３において第１転送信号ｄ２０がハイレベルになる。一方、第２転送信号ｄ１１はローレベル、反転信号ｄ１１ｎはハイレベルであるため、待ち合わせ回路１００Ｄの出力信号Ｑがローレベル、出力信号Ｑｎがハイレベルになる。つまり、第２転送信号ｄ２１はローレベル、反転信号ｄ２１ｎはハイレベルである。その結果、時刻ｔ３において信号ａ１がハイレベル、反転信号ａ１ｎがローレベルになる。
【００５９】
（ハ）時刻ｔ４において、第１転送信号ｄ００がローレベルになる。つまり、時刻ｔ１〜ｔ４が、第１の回路ブロックＢ１から「データ＝０」が転送される期間である。信号ａ１がハイレベル、反転信号ａ１ｎがローレベルの状態で第１転送信号ｄ００がローレベルになるため、時刻ｔ５において、第１転送信号ｄ１０がローレベル、反転信号ｄ１０ｎがハイレベルになる。つまり、時刻ｔ２〜ｔ５が、入力側回路１０から「データ＝０」が転送される期間である。時刻ｔ５において、応答信号ａ０はローレベルになる。
【００６０】
（ニ）時刻ｔ６において、第１転送信号ｄ００がローレベルの状態で第２転送信号ｄ０１がハイレベルとなり、第１の回路ブロックＢ１から「データ＝１」が転送される。信号ａ１がハイレベル、反転信号ａ１ｎがローレベルの状態で、第２転送信号ｄ０１がローレベルになるため、待ち合わせ回路１００Ｃの出力信号Ｑはローレベル、出力信号Ｑｎはハイレベルを維持する。つまり、時刻ｔ６において第２転送信号ｄ１１はローレベル、反転信号ｄ１１ｎはハイレベルである。一方、第１転送信号ｄ１０はローレベル、反転信号ｄ１０ｎはハイレベルである。
【００６１】
（ホ）時刻ｔ７において、第２の回路ブロックＢ２に転送された「データ＝０」に対応する応答信号ａ２が、第２の回路ブロックＢ２からデータ転送回路１に転送される。応答信号ａ２がハイレベルになり、待ち合わせ回路１００Ｃの出力信号Ｑはローレベルになる。つまり、時刻ｔ８において、第１転送信号ｄ２０がローレベルになる。時刻ｔ３〜ｔ８が、出力側回路２０から「データ＝０」が転送される期間である。
【００６２】
（ヘ）時刻ｔ８において、第１転送信号ｄ２０及び第２転送信号ｄ２１はローレベルであるため、信号ａ１はローレベル、反転信号ａ１ｎはハイレベルになる。第２転送信号ｄ０１がハイレベルの状態で、信号ａ１がローレベル、反転信号ａ１ｎがハイレベルになるため、待ち合わせ回路１００Ｂの出力信号Ｑがハイレベル、出力信号Ｑｎがローレベルになる。その結果、第２転送信号ｄ１１がハイレベル、反転信号ｄ１１ｎがローレベルになる。その結果、応答信号ａ０はハイレベルになる。
【００６３】
（ト）時刻ｔ１０において、第２転送信号ｄ０１がローレベルになる。つまり、時刻ｔ６〜ｔ１０が、第１の回路ブロックＢ１から「データ＝１」が転送される期間である。信号ａ１がローレベル、反転信号ａ１ｎがハイレベルの状態で第２転送信号ｄ０１がローレベルになるため、第２転送信号ｄ１１はハイレベル、反転信号ｄ１１ｎはローレベルを維持する。
【００６４】
（チ）時刻ｔ１１において、応答信号ａ２がローレベルになる。つまり、時刻ｔ７〜ｔ１１が、「データ＝０」の転送に対応する応答信号ａ２を第２の回路ブロックＢ２が転送する期間である。
【００６５】
（リ）第２転送信号ｄ１１がハイレベル、反転信号ｄ１１ｎがローレベルの状態で応答信号ａ２がローレベルになるため、待ち合わせ回路１００Ｄの出力信号Ｑがハイレベルになり、出力信号Ｑｎはローレベルになる。つまり、時刻ｔ１２において、第２転送信号ｄ２１がハイレベルになる。その結果、信号ａ１がハイレベル、反転信号ａ１ｎがローレベルになる。
【００６６】
（ヌ）第２転送信号ｄ０１がローレベルの状態で、信号ａ１がハイレベル、反転信号ａ１ｎがローレベルになるため、待ち合わせ回路１００Ｂの出力信号Ｑがローレベルになり、出力信号Ｑｎがハイレベルになる。つまり、時刻ｔ１３において、第２転送信号ｄ１１がローレベル、反転信号ｄ１１ｎがハイレベルになる。その結果、応答信号ａ０がローレベルになる。時刻ｔ９〜ｔ１３が、入力側回路１０から「データ＝１」が転送される期間である。
【００６７】
（ル）時刻ｔ１４において、第２の回路ブロックＢ２に転送された「データ＝１」に対応する応答信号ａ２が、第２の回路ブロックＢ２からデータ転送回路１に転送される。応答信号ａ２がハイレベルになり、待ち合わせ回路１００Ｄの出力信号Ｑはローレベルになる。つまり、時刻ｔ１５において、第２転送信号ｄ２１がローレベルになる。時刻ｔ１２〜ｔ１５が、出力側回路２０から「データ＝１」が転送される期間である。
【００６８】
（ヲ）時刻ｔ１５において、第１転送信号ｄ２０及び第２転送信号ｄ２１はローレベルであるため、信号ａ１はローレベル、反転信号ａ１ｎはハイレベルになる。つまり、データ転送回路１は時刻ｔ０の状態に戻る。
【００６９】
時刻ｔ５〜ｔ６、及び時刻ｔ１３〜時刻ｔ１６は、第１転送信号ｄ００及び第２転送信号ｄ０１が共にローレベルであり、第１の回路ブロックＢ１から第２の回路ブロックＢ２にデータが転送されない期間である。
【００７０】
以上に説明したように、図１に示すデータ転送回路１では、第２の回路ブロックＢ２から転送される応答信号ａ２に応じて、第１の回路ブロックＢ１から第２の回路ブロックＢ２へのデータ転送が行われる。つまり、応答信号ａ２がローレベルになり、直前に転送されたデータが第２の回路ブロックＢ２に転送されたことが確認された後、次のデータが転送される。そのため、クロック周波数が異なる第１の回路ブロックＢ１と第２の回路ブロックＢ２間のデータ転送が可能である。データ転送回路１は、第１の回路ブロックＢ１から第２の回路ブロックＢ２にデータ幅１ビットのデータを転送する。そのため、複数データ幅のデータを転送するためには、データ転送回路１をデータ幅分用意すればよい。
【００７１】
又、既に述べたように、図１に示した待ち合わせ回路１００Ａ〜１００Ｄに、図２に示した待ち合わせ回路１００を適用した場合、入力される信号のハイレベルの値に関わらず、待ち合わせ回路１００Ａ〜１００Ｄに印加される電位Ｖｄ１又は電位Ｖｄ２をハイレベルとする信号が出力される。具体的には、ハイレベルが電位Ｖｄ１である第１転送信号ｄ１０、反転信号ｄ１０ｎ、第２転送信号ｄ１１及び反転信号ｄ１１ｎが、ハイレベルが電位Ｖｄ２である第１転送信号ｄ２０、反転信号ｄ２０ｎ、第２転送信号ｄ２１及び反転信号ｄ２１ｎとして、出力側回路２０から第２の回路ブロックＢ２にそれぞれ転送される。又、ハイレベルが電位Ｖｄ２である応答信号ａ２が、ハイレベルが電位Ｖｄ１である応答信号ａ０として第１の回路ブロックＢ１に転送される。
【００７２】
つまり、データ転送回路１は、信号のレベル変換機能を有する。そのため、第１の高電位電源線３０１の電位Ｖｄ１が第２の高電位電源線３０２の電位Ｖｄ２より小さい場合、或いは第１の高電位電源線３０１の電位Ｖｄ１が第２の高電位電源線３０２の電位Ｖｄ２より大きい場合に、第１の回路ブロックＢ１と第２の回路ブロックＢ２間のデータ転送が可能である。
【００７３】
本発明の第１の実施の形態に係るデータ転送回路１では、第１転送信号ｄ１０と第１転送信号ｄ１０の反転信号ｄ１０ｎ、第２転送信号ｄ１１と第２転送信号ｄ１１の反転信号ｄ１１ｎによって、入力側回路１０と出力側回路２０間でデータが転送される。第１転送信号ｄ１０と第１転送信号ｄ１０の反転信号ｄ１０ｎを使用するため、待ち合わせ回路１００Ａ及び待ち合わせ回路１００Ｃに図２に示した待ち合わせ回路１００が適用可能である。又、第２転送信号ｄ１１と第２転送信号ｄ１１の反転信号ｄ１１ｎを使用するため、待ち合わせ回路１００Ｂ及び待ち合わせ回路１００Ｄに待ち合わせ回路１００が適用可能である。待ち合わせ回路１００Ａ〜待ち合わせ回路１００Ｄに待ち合わせ回路１００を適用することにより、電源電圧及び周波数クロックが異なる第１の回路ブロックＢ１と第２の回路ブロックＢ２間のデータ転送を実現できる。更に、待ち合わせ回路１００は、入力信号の信号レベルを変換する機能を有する。そのため、待ち合わせ回路とレベル変換回路をそれぞれ使用する必要がない。その結果、図１に示したデータ転送回路１によれば、伝搬ループの増大を抑制でき、データ転送のスループットが向上する。
【００７４】
＜変形例＞
図５に本発明の第１の実施の形態の変形例に係る待ち合わせ回路１０１を示す。待ち合わせ回路１０１は、遮断回路１４０を含まない点が図２に示した待ち合わせ回路１００と異なる。図５に示すように、第２のトランジスタＴ２のソース電極、及び第４のトランジスタＴ４のソース電極が低電位電源線４００に接続する。待ち合わせ回路１０１は、遮断回路１４０を含まないため、出力端子１０３或いは出力端子１０２の電位がハイレベルのときに、出力端子１０３及び出力端子１０２から低電位電源線４００に流れるリーク電流を抑制できない。しかし、待ち合わせ回路１０１では、待ち合わせ回路１００に対して回路面積及び消費電力が削減される。つまり、待ち合わせ回路１０１を待ち合わせ回路１００Ａ〜１００Ｄに適用することにより、図１に示したデータ転送回路１の回路面積及び消費電力が削減される。
【００７５】
（第２の実施の形態）
本発明の第２の実施の形態に係るデータ転送回路１Ａは、図６に示すように、第１転送信号ｄ１０と第２転送信号ｄ１１が入力するＮＯＲ回路１４を備える点が図１と異なる。ＮＯＲ回路１４の出力は、信号線２１Ｎを伝搬して第３の転送回路２１及び第４の転送回路２２に転送される。又、図６に示すデータ転送回路１Ａは、図１に示したデータ転送回路１が含む第１の転送回路１１と第３の転送回路２１を接続する配線２１０Ｎ、及び第２の転送回路１２と第４の転送回路２２を接続する配線２１１Ｎを含まない。その他の構成については、図１に示す第１の実施の形態と同様である。
【００７６】
図６に示した信号線２１Ｎを介して、ＮＯＲ回路１４の出力信号である反転信号ｄ１Ｎが、待ち合わせ回路１００Ｃ及び待ち合わせ回路１００Ｄに転送される。つまり、反転信号ｄ１Ｎは、反転信号ｄ１０ｎと反転信号ｄ１１ｎを兼ねた信号である。図６に示したデータ転送回路１Ａの動作を示すタイミングチャートを、図７に示す。
【００７７】
図７に示すように、入力側回路１０から「データ＝０」が転送される期間である時刻ｔ２〜時刻ｔ５において、反転信号ｄ１Ｎは図４に示した第１転送信号ｄ１０の反転信号ｄ１０ｎと等価である。そのため、時刻ｔ２〜時刻ｔ５において、図６に示した待ち合わせ回路１００Ｃは、図１に示した待ち合わせ回路１００Ｃと同じ動作を行う。時刻ｔ２〜時刻ｔ５において、図６に示した待ち合わせ回路１００Ｄに転送される第２転送信号ｄ１１と反転信号ｄ１Ｎは共にローレベルである。つまり、時刻ｔ２〜時刻ｔ５において、反転信号ｄ１Ｎのレベルと反転信号ｄ１１ｎのレベルは異なる。しかし、「データ＝０」が転送される時刻ｔ２〜時刻ｔ５においては、反転信号ｄ１１ｎのレベルに関わらず待ち合わせ回路１００Ｄの状態は変化しない。つまり、待ち合わせ回路１００Ｄに転送される反転信号ｄ１１ｎが反転信号ｄ１Ｎに代わっても、図１に示したデータ転送回路１と図６に示したデータ転送回路１Ａの動作は同じである。
【００７８】
又、図７に示すように、入力側回路１０から「データ＝１」が転送される期間である時刻ｔ９〜時刻ｔ１３において、反転信号ｄ１Ｎは図４に示した第２転送信号ｄ１１の反転信号ｄ１１ｎと等価である。そのため、時刻ｔ９〜時刻ｔ１３において、図６に示した待ち合わせ回路１００Ｄは、図１に示した待ち合わせ回路１００Ｄと同じ動作を行う。時刻ｔ９〜時刻ｔ１３において、図６に示した待ち合わせ回路１００Ｃに転送される第１転送信号ｄ１０と反転信号ｄ１Ｎは共にローレベルである。つまり、時刻ｔ２〜時刻ｔ５において、反転信号ｄ１Ｎのレベルと反転信号ｄ１０ｎのレベルは異なる。しかし、「データ＝１」が転送される時刻ｔ９〜時刻ｔ１３においては、反転信号ｄ１０ｎのレベルに関わらず待ち合わせ回路１００Ｃの状態は変化しない。つまり、待ち合わせ回路１００Ｃに転送される反転信号ｄ１０ｎが反転信号ｄ１Ｎに代わっても、図１に示したデータ転送回路１と図６に示したデータ転送回路１Ａの動作は同じである。
【００７９】
以上に説明したように、反転信号ｄ１０ｎと反転信号ｄ１１ｎを兼ねた反転信号ｄ１Ｎを使用することによって、図６に示したデータ転送回路１Ａは図１に示したデータ転送回路１と同一のデータ転送を行うことができる。
【００８０】
本発明の第２の実施の形態に係るデータ転送回路１Ａによれば、入力側回路１０と出力側回路２０を接続する信号線の数を減らすことができる。他は、第１の実施の形態と実質的に同様であり、重複した記載を省略する。
【００８１】
上記のように、本発明は第１又は第２の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。つまり、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１の実施の形態に係るデータ転送回路の構成を示す模式図である。
【図２】本発明の第１の実施の形態に係るデータ転送回路に適用される待ち合わせ回路の構成を示す模式図である。
【図３】図２に示した待ち合わせ回路の動作を説明するためのタイミングチャートである。
【図４】本発明の第１の実施の形態に係るデータ転送回路の動作を説明するためのタイミングチャートである。
【図５】本発明の第１の実施の形態に係るデータ転送回路に適用される待ち合わせ回路の他の構成を示す模式図である。
【図６】本発明の第２の実施の形態に係るデータ転送回路の構成を示す模式図である。
【図７】本発明の第２の実施の形態に係るデータ転送回路の動作を説明するためのタイミングチャートである。
【符号の説明】
【００８３】
１、１Ａ…データ転送回路
１０…入力側回路
１１…第１の転送回路
１２…第２の転送回路
２０…出力側回路
２１…第３の転送回路
２２…第４の転送回路
１００、１０１、１００Ａ〜１００Ｄ…待ち合わせ回路
１１０…第１入力回路
１２０…第２入力回路
１３０…出力設定回路
１４０…遮断回路
３００…電源線
３０１…第１の高電位電源線
３０２…第２の高電位電源線
４００…低電位電源線
Ｔ１…第１のトランジスタ
Ｔ２…第２のトランジスタ
Ｔ３…第３のトランジスタ
Ｔ４…第４のトランジスタ
Ｔａ…第１入力トランジスタ
Ｔａｎ…第２反転入力トランジスタ
Ｔｂ…第２入力トランジスタ
Ｔｂｎ…第１反転入力トランジスタ
【図１】
2007104392.tif 000003
【図２】
2007104392.tif 000004
【図３】
2007104392.tif 000005
【図４】
2007104392.tif 000006
【図５】
2007104392.tif 000007
【図６】
2007104392.tif 000008
【図７】
2007104392.tif 000009