(57)【要約】【課題】ショット効率（１回の露光においてできるだけ大面積のショットがなされることが望ましいところ、その効率をショット効率という。）を高めることを可能とした露光方法を提供すること。【解決手段】半導体集積回路装置の中には高いＮＡが要求されるパターン２０７と低いＮＡでもかまわないパターン２０９があるため、露光の際の開口度の特性を利用して、前記のパターン毎に要求される開口度で露光できるように、露光の中心２１１を定める。【選択図】  図２
2007256406.tif 000002
【特許請求の範囲】
【請求項１】
複数のチップ領域の集合から構成され、前記チップ領域の各々は、所定開口度よりも高い開口度によって露光する第１のパターンと、前記所定開口度よりも低い開口度によって露光する第２のパターンとを有するフォトマスクであって、前記フォトマスク中の第１の領域内に前記第1のパターン若しくは前記第1のパターン及び前記第２のパターンを集め、前記第１の領域の周辺にある第２の領域内には前記第２のパターンを有するように配置したフォトマスクを用い、
前記フォトマスクの下に投影レンズを配置し、
前記投影レンズの下にレジストを塗布した半導体基板を載置し、
前記フォトマスクの前記第１の領域に露光の中心をおき、前記第２の領域に露光の中心をおいて前記レジストを塗布した半導体基板を露光することを特徴とする半導体集積回路装置の製造方法。
【請求項２】
前記第１のパターンはメモリセルを行列状に配置したメモリセルアレイ領域において用いられるパターンであり、前記第２のパターンは前記メモリセルアレイを駆動し制御する回路を含む回路ブロックにおいて用いられるパターンであることを特徴とする請求項１記載の半導体集積回路装置の製造方法。
【請求項３】
請求項１記載の半導体集積回路装置の製造方法において、
前記投影レンズと前記レジストを塗布した半導体基板の間に液体を供給することを特徴とする半導体集積回路装置の製造方法。
【請求項４】
複数のチップ領域の集合から構成され、前記チップ領域の各々は、所定開口度よりも高い開口度によって露光することが要求される第１のパターンと、前記所定開口度よりも低い開口度によって露光することが要求される第２のパターンとを有する半導体集積回路製造において用いられるフォトマスクを用いて露光する際に、前記第1のパターンを、前記露光ショット範囲内の中心部で露光することを特徴とする半導体集積回路装置の製造方法。
【請求項５】
半導体集積回路製造において用いられるフォトマスクにおいて、
前記フォトマスクは複数のチップ領域の集合から構成され、前記チップ領域の各々は、所定開口度よりも高い開口度によって露光する第１のパターンと、前記所定開口度よりも低い開口度によって露光する第２のパターンとを有し、
前記フォトマスク中の第１の領域内に前記第1のパターン若しくは前記第２のターンを集め、前記第１の領域の周辺にある第２の領域内には前記第２のパターンを有するように配置したことを特徴とするフォトマスク。
【請求項６】
前記第１のパターンはメモリセルを行列状に配置したメモリセルアレイ領域において用いられるパターンであり、前記第２のパターンは前記メモリセルアレイを駆動し制御する回路を含む回路ブロックにおいて用いられるパターンであることを特徴とする請求項５記載のフォトマスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。特に、露光する際の開口度（ＮＡ）の分布特性を利用して、ショット効率を高めることを可能としたフォトマスク及びこれを用いた半導体装置の製造方法に関する。さらに、露光光が通過する媒質の屈折率を高めることにより開口度を高めることができる液浸露光装置によって露光する際にも応用可能である、ショット効率を高めることを可能としたフォトマスク及びこれを用いた半導体集積回路装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置の製造においては、縮小投影型露光装置（ステッパー）が広く用いられてきた。ステッパーを用いた半導体集積回路装置の製造方法においては、技術進歩に伴って、微細なパターンを有する半導体集積回路装置が求められている一方で、半導体集積回路装置を如何に効率的に製造するかという課題は製造コストなどに大きく影響する重要なものであり、以下の特許文献１乃至３に詳しい。
【０００３】
縮小投影型露光装置においては、フォトマスクが用いられ、このフォトマスクには、複数のチップ領域がある。複数のチップ領域毎に、レジストを塗布した半導体基板への露光が繰り返される。
【特許文献１】特開２００４−１５７３２７号公報
【特許文献２】特開２００４−２９４９７７号公報
【特許文献３】特開平１１−１８６１４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、ショット効率（１回の露光においてできるだけ大面積のショットがなされることが望ましいところ、その効率をショット効率という。）を高めることを可能とした露光方法並びにフォトマスク及びこれを用いた半導体集積回路装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の実施形態においては、半導体集積回路製造において用いられるフォトマスクにおいて、前記フォトマスクは複数のチップ領域の集合から構成され、前記チップ領域の各々は、所定開口度よりも高い開口度によって露光する第１のパターンと、前記所定開口度よりも低い開口度によって露光する第２のパターンとを有するところ、前記フォトマスクを用いて露光する際に、開口度の特性、即ちショットの中心部は開口度が高く中心部の周辺は中心部に比べて開口度が低いことを利用し、前記フォトマスク中の第1のパターンは、ショットの中心部で露光することを特徴とする、露光方法を提供する。
【発明の効果】
【０００６】
本発明の一実施形態によれば、縮小投影露光においてショット効率を高めたフォトマスクを提供することができる。また、縮小投影露光においてショット効率を高めることにより生産性が向上した半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施形態に係るフォトマスク及び半導体装置の製造方法について、図面を参照しながら詳細に説明する。なお、実施例においては、本発明のフォトマスク及び半導体装置の製造方法の一例を示しており、本発明は、それら実施例に限定されるわけではない。
【０００８】
一般に、ステッパーの性能は、解像度ａにより評価され、解像度は以下の式１で表される。
【０００９】
ａ＝ｋ（プロセス係数）×λ（光源波長）／ＮＡ（開口度）・・（１）
【００１０】
式１から理解されるとおり、光源の波長が短く投影レンズのＮＡ（開口度、開口数ともいう。）が大きいほど高い解像度が得られる。ここで、ＮＡは、以下の式２で表される。
【００１１】
ＮＡ＝ｎ×ｓｉｎθ・・（２）
【００１２】
ここに、ｎは露光光が通過する媒質の屈折率であり、θは露光光が形成する角度である。空気中においてはｎ＝１なので、ＮＡは現在達成されている０．９前後の数値が物理的な限界とされている。
【００１３】
しかしながら、レンズとウェハ（露光用のレジストを塗布した半導体基板）との間を空気よりも屈折率の高い、例えば純水などの液体で満たすことによって、ＮＡを１以上に引き上げ、高い解像度を確保することがなされる。この方式を液浸露光方法という。
【００１４】
図１Ａ及びＢに液浸露光装置を用いた露光の一例を示す。なお、図１Ｂは、図１Ａの一部を拡大したものである。
【００１５】
液浸露光装置１００においては、図示しないフォトマスクを通過した投影光（例えば、ＡｒＦエキシマレーザ光など）は投影レンズ１０１を通過してウェハ１０３上に縮小投影される。ウェハ１０３は、ウェハステージ１０５の上に搭載されており、このウェハステージ１０５は、投影レンズ１０１との間に所定の間隔を保ちつつ、前後左右に移動することができるように構成されている。前後左右に移動する動作をスキャニング動作１０７という。
【００１６】
液浸露光装置１００においては、投影レンズ１０１とウェハ１０３との間には純水などの液体１０９が満たされており、この液体１０９中を投影光が通過する。液浸露光装置１００においては、この液体１０９を供給するための供給装置１１１と、この液体１０９を回収するための回収装置１１３とが備えられている。
【００１７】
純水を例に挙げると、純水の屈折率は約１．４４であるため、純水を投影レンズ１０１とウェハ１０３との間に満たすことによって、純水を用いない場合に比べて、解像度を１．４４倍に高めることができる。このようにして、液浸露光装置１００においては、より高い解像度が確保される。
【００１８】
しかしながら、一般的な露光装置（液浸露光装置も含む。）においては、露光の範囲によって、ＮＡが大きく異なる。具体的には、一般的な露光装置においては、レンズの中心とショットの中心であるパターンエリアを合致させると、中心部のＮＡを上げることが可能になる。一方で、レンズの中心のパターンエリアから離れるに従い（端になるに従い）、ＮＡを上げることができなくなる。したがって、露光エリアを広げると十分なＮＡを確保することができなくなる。
【００１９】
１つのチップの中には高いＮＡが要求されるパターンとそれほど高いＮＡが要求されないパターン（一定以上のＮＡがあれば露光可能なパターン）がある。半導体メモリー装置を例にとると、複数のメモリセルが行列状に配置されたメモリセルアレイ領域と、このメモリセルを制御する（そのデータを読み書きする。）周辺回路とから構成されるが、このメモリーアレイ領域は、周辺回路領域より高いＮＡが、即ちより高い解像度による露光が要求される。
【００２０】
このように、複数のＮＡが要求される場合は、通常は、チップ内で必要とされる一番高いＮＡをもってチップを露光するＮＡとしている。一般的なチップのウェハ上の配置として、同一チップを特定の方向に向けて配置するので、ショットの中心とパターンエリアの中心が合致する。
【００２１】
前述したように、一般的な露光装置（アライナーともいう。）においては、レンズの中心とパターンエリアの中心が合致し、ショットの中心部のＮＡは比較的高いが、ショットの周辺部のＮＡは比較的低い。ここで、要求されるＮＡ（チップ内で必要とされる一番高いＮＡ）に対して、露光装置で露光可能な範囲が十分に広い場合には、ショットの周辺部においてＮＡが低いことはそれほど問題にはならない。
【００２２】
しかしながら、高度な微細加工が要求されるような先端品の開発の場合には、要求されるＮＡが高くなり、露光装置の性能が満たされないことがある。すなわち、必要なＮＡが得られるショット範囲が不十分であることが生じる。
【００２３】
この場合には、ショット効率を犠牲にしても、要求されるＮＡ（チップ内で必要とされる一番高いＮＡ）が得られるショット範囲（露光エリア）のみで露光がなされる。
【００２４】
ここにおいて、通常の半導体集積回路装置の製造過程においては、露光エリアの大小は、一度に露光できるチップの個数と比例する。露光エリアが大きければ、多くのチップを同時に露光できるし、露光エリアが小さければ、わずかのチップしか同時に露光できない。
【００２５】
そこで、本発明においては、レンズの中心とパターンエリアの中心を合致させることに拘らず、高いＮＡが必要なパターンには高いＮＡで露光できるようにパターンエリア内におけるレンズの中心を合わせた。また、フォトマスク上のパターンを必要なＮＡに応じて適宜配置することによって、高いＮＡが必要なパターンを高いＮＡにて露光できる領域に集め、それ以外のパターンを高いＮＡにて露光することができない領域に配置した。
【００２６】
（実施形態１）
図２は本発明の第１の実施形態にかかるフォトマスクの平面図である。
【００２７】
フォトマスクは一般に、石英などの透明な基板上に、クローム（Ｃｒ）からなる配線パターンを形成することにより作成される。フォトマスクによっては、石英などの透明な基板の厚さを部分的に変えることにより、光の位相をシフトさせて特定のパターンを顕出させる位相シフトマスク、透過率の低い半遮光膜を用いるハーフトーンマスクなどが存在する。
【００２８】
図２によれば、フォトマスク２００中のひとつのショットには、９個のチップ領域２０２が形成されている。
【００２９】
このフォトマスク２００を露光装置１００で露光する際には、高いＮＡ、例えばＮＡ＝１．０６で露光できる領域（以下、「高ＮＡ範囲２０３」という。）と、相対的に低いＮＡ、例えばＮＡ＝１．０４で露光可能な領域（以下、「低ＮＡ範囲２０５」という。）とが生じる。図２に示すように、パターンエリア２０１は、９個のチップの外周を直線で結んだ範囲内である、例えば、１個のチップの縦が２ｍｍ、横が１．５ｍｍであり、各チップ間は０．２ｍｍのスペースがある場合の縦の長さは６．４ｍｍ、横の長さは４．９ｍｍとなる。高ＮＡ領域２０３は、ショットの中心２１１からｘ／２とｙ／２延ばした範囲である。低ＮＡ領域は、高ＮＡ領域の縦軸の外延に配置されている太線で囲まれた範囲である。
【００３０】
各チップ領域２０２には、高いＮＡ、例えばＮＡ＝１．０６で露光することが要求される領域、例えば、メモリセルアレイ領域２０７と、そこまでの高いＮＡは要求されず、たとえばＮＡ＝１．０４程度で足りる領域、例えば、周辺回路領域２０９（メモリセルアレイ領域２０７は行列状に配置した複数のメモリセルから構成されるところ、この周辺回路領域２０９に形成されるべき回路は、このメモリセルのデータを読み書きするのに必要な各種回路である。）が存在する。各チップにおけるメモリセルアレイ領域２０７は、仮に１つのチップの辺に対して垂直に交差するように１本の直線を引き、当該直線をその領域内を２分割する境界線とした場合、その一方の領域にのみ存在するように配置されている。
【００３１】
各チップ間には本体チップを作成するにあたり、マーク、品質管理に供するパターンが配置されている。一定以上のＮＡを必要とするパターンは高ＮＡ領域に配置する必要がある。そして、本発明の一実施形態にかかる半導体製造法においては、周辺回路領域２０９の一部を高ＮＡ領域２０３からはみ出させても、ショットの中心２１１を、フォトマスク２００に配置されたメモリセルアレイ領域２０７が、高ＮＡ領域２０３に必ず入るように定めている。このようにして、ショット効率を向上させることができる。
【００３２】
（実施形態２）
図３は本発明の第２の実施形態にかかるフォトマスクの平面図である。
【００３３】
図３によれば、フォトマスク３００中のひとつのショットには、９個のチップ領域３０２が形成されている。
【００３４】
このフォトマスク３００を露光装置１００で露光する際にも、高いＮＡ、例えばＮＡ＝１．０６で露光できる領域（以下、「高ＮＡ範囲３０３」という。）と、相対的に低いＮＡ、例えばＮＡ＝１．０４でしか露光できない領域（以下、「低ＮＡ範囲３０５」という。）とが生じる。
【００３５】
各チップ領域３０２には、高いＮＡ、例えばＮＡ＝１．０６で露光することが要求される領域、例えば、メモリセルアレイ領域３０７と、そこまでの高いＮＡは要求されず、たとえばＮＡ＝１．０４程度で足りる領域、例えば、周辺回路領域３０９（メモリセルアレイ領域３０７は行列状に配置した複数のメモリセルから構成されるところ、この周辺回路領域３０９に形成されるべき回路は、このメモリセルのデータを読み書きするのに必要な各種回路である。）が存在する。
【００３６】
本発明の一実施形態にかかるフォトマスク３００は、高ＮＡ領域３０３にメモリセルアレイ領域３０７若しくはメモリセルアレイ領域３０７及び周辺回路領域３０９を集め、さらに、周辺回路領域３０９のみ、その一部を、この高ＮＡ領域３０３からはみ出させて、低ＮＡ領域３０５に延在させている。高ＮＡ領域３０３にメモリセルアレイ領域３０７若しくはメモリセルアレイ領域３０７及び周辺回路領域３０９を集める方法の一つとしては、図３に示すように、各チップ領域は、縦３列、横３列に並べられているが、例えば、最も左側の列に位置する３つのチップ領域の配列を、その他の列にそれぞれ位置する３つのチップ領域を基準にすると、１８０度回転させた配列としている。
【００３７】
このようにすると、パターンエリア３０１外側に低ＮＡ領域が並ぶので、よりショット効率を向上させることができる。
【００３８】
比較例として、上記のように、ショットの中心をメモリセルアレイ２０３が高ＮＡ範囲２０３に必ず入るように定めるという作業、若しくは、高ＮＡ範囲３０３にメモリセルアレイ領域３０７を集めるという作業を施さない例を図３、図４に示す。
【００３９】
図３のフォトマスク４００の平面図はショットの中心をパターンエリアの中心で定めているため、９個のチップ領域４０２を高ＮＡ範囲４０３に収めようとしたが、高ＮＡ範囲４０３が十分に広くなく、すべてのチップ領域４０２（特に、高ＮＡが要求されるメモリセルアレイ４０７）がこの高ＮＡ範囲４０３に収まりきらなかった例の平面図である。このようなショットの取り方では、必要なＮＡを確保できていないため、歩留まりが極端に悪くなる。
【００４０】
図５のフォトマスク５００の平面図は、９個のチップ領域を確保することをあきらめ、高ＮＡ範囲５０３に収めるチップ領域５０５を６個のみにした例である。高ＮＡ範囲５０３は、６個のチップ領域５０５の集合に比較すると十分に広いが、一度に露光できるチップ領域の数が減っているため、生産性が悪くなる。
【００４１】
以上とおり、ショット範囲のうち、高ＮＡ領域と低ＮＡ領域とを適切に区画し、その区画に応じて、フォトマスクを露光する際のショットの中心を定める、若しくは、高ＮＡ領域と低ＮＡ領域とを適切に区画し、その区画に応じて、チップ領域を再配置することにより、必要なＮＡ（例えば、メモリセルアレイの露光に必要とされるＮＡ）を確保しつつ、生産性を低下させないで露光をすることが可能となる。
【００４２】
（実施形態３）
本発明の第３の実施形態は、図２における９個のチップ領域２０１が配置されているところ、その全部若しくは一部のチップ領域が、Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ（以下ＴＥＧという。）に全部若しくは一部置き換えられているフォトマスクである。例えば、図６によれば、左側の一列に配置されている各チップ領域の全部若しくは一部が、ＴＥＧ領域に置き換えられている。なお、全部若しくは一部がＴＥＧ領域に置き換えられたチップ領域（以下、ＴＥＧ領域を有するチップ領域という。）６１３は、パターンエリア内のどのチップ領域６０２に置き換えられてもよいし、置き換えられる数に制限はない。
【００４３】
ＴＥＧとは、新しい半導体の製造プロセスを開発し標準化する場合や、新しい回路設計を行う場合に作る、評価用の素子や回路を搭載したウェハまたはチップをいう。製品の信頼性を確保評価する目的に応じて、製造プロセス評価用、電気特性評価用、製造条件評価用、回路機能評価用など、それぞれの目的に添ったＴＥＧが設計、評価される。
【００４４】
ＴＥＧ領域は、周辺回路領域２０９と同様に、高いＮＡ、例えばＮＡ＝１．０６で露光することが要求される領域よりも低いＮＡ、例えばＮＡ＝１．０４程度で足りる場合がある（低ＮＡ
ＴＥＧ領域６０９）。この場合には、本発明の一実施形態にかかる半導体製造方法において、周辺回路領域２０９の全部若しくは一部をＴＥＧ領域に置き換えたフォトマスクを用いる。このようにして、領域の一部を高ＮＡ領域からはみ出させても、ショットの中心を、高ＮＡ、例えばＮＡ＝１．０６で露光することが要求される領域、例えば、メモリセルアレイ領域２０７が、高ＮＡ領域に必ず入るように定めていることによって、ショットの効率を向上させることができる。
【００４５】
一方で、ＴＥＧ領域が、高いＮＡ、例えばＮＡ＝１．０６で露光することが要求される場合（高ＮＡ ＴＥＧ領域６０７）には、本発明の一実施形態にかかる半導体製造方法において、メモリセルアレイ領域２０７の全部若しくは一部をＴＥＧに置き換えたフォトマスクを用いる。このようにして、領域の一部を高ＮＡ領域からはみ出させても、ショットの中心を、高いＮＡ、例えばＮＡ＝１．０６で露光することが要求される領域、例えば、ＴＥＧ領域及びメモリセルアレイ領域２０７が、高ＮＡ領域に必ず入るように定めていることによって、ショットの効率を向上させることができる。
【００４６】
なお、ＴＥＧ領域は、高いＮＡが要求される領域とそれより低いＮＡでも露光できる領域とに混在させて配置することもあり得る。
【００４７】
（実施形態４）
本発明の第４の実施形態は、図３における９個のチップ領域３０１が配置されているところ、その全部若しくは一部のチップ領域がＴＥＧに全部若しくは一部置き換えられているフォトマスクである。例えば、図７によれば、左側の一列に配置されている各チップ領域の全部若しくは一部が、ＴＥＧ領域に置き換えられている。なお、ＴＥＧ領域を有するチップ領域７１３は、パターンエリア内のどのチップ領域７０２に置き換えられてもよいし、置き換えられる数に制限はない。
【００４８】
ＴＥＧ領域は、周辺回路領域３０９と同様に、高いＮＡ、例えばＮＡ＝１．０６で露光することが要求される領域よりも低いＮＡ、例えばＮＡ＝１．０４程度で足りる場合がある。この場合には、本発明の一実施形態にかかる半導体製造方法において、周辺回路領域３０９の全部若しくは一部をＴＥＧ領域に置き換える。
【００４９】
一方で、ＴＥＧ領域が、高いＮＡ、例えばＮＡ＝１．０６で露光することが要求される場合には、本発明の一実施形態にかかる半導体製造方法において、メモリセルアレイ領域２０７の全部若しくは一部をＴＥＧに置き換える。
【００５０】
そして、本発明の一実施形態のフォトマスクは、高ＮＡ領域７０３にメモリセルアレイ領域７０７、高いＮＡ、例えばＮＡ＝１．０６で露光することが要求されるＴＥＧ領域、周辺回路領域７０９及び高いＮＡ、例えばＮＡ＝１．０６で露光することが要求される領域よりも低いＮＡ、例えばＮＡ＝１．０４程度で足りるＴＥＧ領域を集め、さらに、周辺回路領域３０９及び高いＮＡ、例えばＮＡ＝１．０６で露光することが要求される領域よりも低いＮＡ、例えばＮＡ＝１．０４程度で足りるＴＥＧ領域の全部若しくは一部を、高ＮＡ領域からはみ出させて、低ＮＡ領域に延在させている。
【００５１】
このようにして、よりショット効率を向上させることができる。
【図面の簡単な説明】
【００５２】
【図１Ａ】液浸露光装置を用いた露光の一例を示した図である。
【図１Ｂ】図１Ａの１部の拡大図である。
【図２】本発明の第１の実施形態にかかるフォトマスクの平面図である。
【図３】本発明の第２の実施形態にかかるフォトマスクの平面図である。
【図４】本発明との比較例のフォトマスクの平面図である。
【図５】本発明との比較例のフォトマスクの平面図である。
【図６】本発明の第３の実施形態にかかるフォトマスクの平面図である。
【図７】本発明の第４の実施形態にかかるフォトマスクの平面図である。
【符号の説明】
【００５３】
２００  フォトマスク  
２０１  パターンエリア
２０２  チップ領域
２０３  高ＮＡ領域（例えば、ＮＡ＝１．０６で露光できる領域。）  
２０５  低ＮＡ領域（例えば、ＮＡ＝１．０４で露光できる領域。）
２０７  高いＮＡ（例えば、ＮＡ＝１．０６で露光することが要求される領域。例えば、メモリセルアレイ領域。）
２０９  ２０７に示すＮＡよりも低いＮＡ（例えば、ＮＡ＝１．０４で露光することが要求される領域。例えば、周辺回路領域。）  
２１１  ショットの中心
２１３  一回のショットで露光する範囲
【図１Ａ】
2007256406.tif 000003
【図１Ｂ】
2007256406.tif 000004
【図２】
2007256406.tif 000005
【図３】
2007256406.tif 000006
【図４】
2007256406.tif 000007
【図５】
2007256406.tif 000008
【図６】
2007256406.tif 000009
【図７】
2007256406.tif 000010