(57)【要約】  【課題】  発光素子と保護素子との複合半導体装置の小型化を図ることが困難であった。【解決手段】  複合半導体装置はシリコン半導体基板（１）と主半導体領域（２）とを有する。主半導体領域（２）は溝（１１）によって発光素子部分（１２）と保護素子部分（１３）とに分離されている。保護素子部分（１３）に保護素子としてのショットキーバリアダイオードが形成されている。第１の電極（３）はボンディングパッドとして機能する第１の部分（１８）を有する。平面的に見て、保護素子部分（１３）は第１の部分（１８）の内側に配置されている。第１の電極（３）及び第２の電極（４）は発光素子と保護素子との両方の電極として機能する。【選択図】  図１
2007042682.tif 000002
【特許請求の範囲】
【請求項１】
一方の主面と他方の主面とを有し且つ少なくとも前記一方の主面を含む部分が導電性を有している基板と、
前記基板の前記一方の主面の上に配置された第１導電型を有する第１の半導体層と前記第１の半導体層の上に配置された第２導電型を有する第２の半導体層とを備え、且つ前記第２の半導体層の表面から前記第１の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離されている主半導体領域と、
前記主半導体領域の前記発光素子部分の前記第２の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第２の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第１の部分と、前記第１の部分と前記発光素子部分の前記第２の半導体層との間に配置され且つ前記発光素子部分の前記第２の半導体層に電気的に接続された第２の部分と、前記第１の部分と前記保護素子部分の前記第２の半導体層との間に配置され且つ前記保護素子部分の前記第２の半導体層に接触している第３の部分とを備えている第１の電極と、
前記主半導体領域の前記保護素子部分を使用して形成され且つ前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも１つのショットキーバリアダイオードから成る保護素子を含む過電圧保護手段と、
前記基板に接続された第２の電極と、
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置。
【請求項２】
前記溝は前記第２の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第２の半導体層に対する前記第１の電極の前記第３の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第２の半導体層と前記基板とを電気的に接続するための導電体層とから成ることを特徴とする請求項１記載の半導体発光素子と保護素子との複合半導体装置。
【請求項３】
前記溝は前記第２の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は、前記ショットキーバリアダイオードを形成するために前記主半導体領域の前記保護素子部分の前記第２の半導体層にショットキー接触している一端と前記基板に電気的に接続されている他端とを有する導電体層を備えていることを特徴とする請求項１記載の半導体発光素子と保護素子との複合半導体装置。
【請求項４】
前記溝は前記第２の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は第１のショットキーバリアダイオードと第２のショットキーバリアダイオードとを含み、前記第１のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第２の半導体層に対する前記第１の電極の前記第３の部分のショットキー接触によって形成され、前記第２のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第２の半導体層の前記第３の部分が接触している位置から離れた位置にショットキー接触している導電体層によって形成され、前記導電体層は前記基板に接続されていることを特徴とする請求項１記載の半導体発光素子と保護素子との複合半導体装置。
【請求項５】
前記基板は半導体基板であり、
前記溝は前記第２の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、
前記過電圧保護手段は第１のショットキーバリアダイオードと第２のショットキーバリアダイオードと前記第１及び第２のショットキーバリアダイオードを相互に接続するための導電体層を含み、前記第１のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第２の半導体層に対する前記第１の電極の前記第３の部分のショットキー接触によって形成され、前記導電体層は前記主半導体領域の前記保護素子部分の前記第２の半導体層の前記第３の部分が接触している位置から離れた位置に接触している一端部と前記第２のショットキーバリアダイオードを形成するために前記基板にショットキー接触している他端部とを有していることを特徴とする請求項１記載の半導体発光素子と保護素子との複合半導体装置。
【請求項６】
前記溝は前記基板に達しないで前記第１の半導体層の少なくとも一部を残存させる深さを有し、
前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第２の半導体層に対する前記第１の電極の前記第３の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第２の半導体層と前記保護素子部分の前記第１の半導体層とを電気的に接続するための導電体層とから成ることを特徴とする請求項１記載の半導体発光素子と保護素子との複合半導体装置。
【請求項７】
前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第２の半導体層における前記第３の部分が接触している位置から離れた位置に接触している一端部と前記主半導体領域の前記保護素子部分の前記第１の半導体層に接触している他端部とを有する導電体層から成り、前記保護素子としてのショットキーバリアダイオードを形成するために前記導電体層の前記一端部と前記他端部とのいずれか一方又は両方が前記主半導体領域の前記保護素子部分にショットキー接触していることを特徴とする請求項１記載の半導体発光素子と保護素子との複合半導体装置。
【請求項８】
前記過電圧保護手段の別の前記保護素子としてのショットキーバリアダイオードを形成するために前記第１の電極の前記第３の部分が前記主半導体領域の前記保護素子部分の前記第２の半導体層にショットキー接触していることを特徴とする請求項７記載の半導体発光素子と保護素子との複合半導体装置。
【請求項９】
前記主半導体領域は、更に、前記第１の半導体層と前記第２の半導体層との間に配置されたアンドープ半導体層を有していることを特徴とする請求項１乃至８のいずれか１つに記載の半導体発光素子と保護素子との複合半導体装置。
【請求項１０】
更に、前記主半導体領域の前記発光素子部分の前記第２の半導体層の表面に配置され且つ前記第１の電極の前記第２の部分に接続された光透過性導電膜を有していることを特徴とする請求項１乃至８のいずれか１つに記載の半導体発光素子と保護素子との複合半導体装置。
【請求項１１】
更に、前記主半導体領域の前記発光素子部分の前記第２の半導体層の表面に配置され且つ前記第１の電極の前記第２の部分に接続され且つ開口を有している補助導電体層を備えていることを特徴とする請求項１乃至８のいずれか１つに記載の半導体発光素子と保護素子との複合半導体装置。
【請求項１２】
前記主半導体領域の前記溝の壁面と前記第１の電極との間に絶縁膜が配置されていることを特徴とする請求項１乃至８のいずれか１つに記載の半導体発光素子と保護素子との複合半導体装置。
【請求項１３】
前記主半導体領域の前記保護素子部分の全部が第１の電極の前記第１の部分で覆われていることを特徴とする請求項１乃至８のいずれか１つに記載の半導体発光素子と保護素子との複合半導体装置。
【請求項１４】
更に、前記基板と前記主半導体領域との間に配置された導電体層を有し、前記導電体層によって前記基板と前記主半導体領域とが貼合されていることを特徴とする請求項１乃至８のいずれか１つに記載の半導体発光素子と保護素子との複合半導体装置。
【請求項１５】
一方の主面と他方の主面とを有し且つ導電性を有している基板を用意する工程と、
前記基板の上に第１導電型を有する第１の半導体層と第２の導電型を有する第２の半導体層とを含む主半導体領域を気相成長させる工程と、
前記第２の半導体層の表面から前記第１の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも１つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第２の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第２の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第１の部分と、前記第１の部分と前記発光素子部分の前記第２の半導体層との間に配置され且つ前記発光素子部分の前記第２の半導体層に電気的に接続された第２の部分と、前記第１の部分と前記保護素子部分の前記第２の半導体層との間に配置され且つ前記保護素子部分の前記第２の半導体層に接触している第３の部分とを備えている第１の電極を形成する工程と、
前記基板に接続された第２の電極を形成する工程と
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置の製造方法。
【請求項１６】
半導体を成長させるための成長用基板を用意する工程と、
前記成長用基板の上に第１導電型を有する第１の半導体層と第２導電型を有する第２の半導体層とを含む主半導体領域を気相成長させる工程と、
前記主半導体領域の前記第２の半導体層に導電性を有する支持基板を貼り合せる工程と、
前記成長用基板を除去する工程と、
前記第２の半導体層の表面から前記第１の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも１つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第２の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第２の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第１の部分と、前記第１の部分と前記発光素子部分の前記第２の半導体層との間に配置され且つ前記発光素子部分の前記第２の半導体層に電気的に接続された第２の部分と、前記第１の部分と前記保護素子部分の前記第２の半導体層との間に配置され且つ前記保護素子部分の前記第２の半導体層に接触している第３の部分とを備えている第１の電極を形成する工程と、
前記基板に接続された第２の電極を形成する工程と
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体発光素子とこれを過電圧から保護するための保護素子との複合半導体装置に関する。
【背景技術】
【０００２】
近年、半導体発光素子として、窒化物半導体材料を使用した発光素子が注目されている。この発光素子によれば、36５nm〜550nm程度の範囲内の波長の光を発光させることができる。
【０００３】
ところで、この種の窒化物半導体材料を使用した発光素子は、静電破壊耐量が比較的小さく、例えば100Vよりも高いサージ電圧が印加されると、破壊に到ることがある。静電保護の為、発光素子と共にダイオードやコンデンサ等の保護素子を同−パッケージ内に搭載することが考えられるが、部品点数が増大する。この問題を解決すために、単一の半導体基板内に発光素子と保護素子を集積化することが特許文献1（特開平10−200159号公報）及び特許文献２（特開平10−65215号公報）において提案されている。即ち、特許文献1には、サファイア基板上に発光素子と保護用ダイオードとを設け、保護用ダイオードを発光素子に並列接続することが開示されている。また、特許文献２には、サファイア基板上に形成された発光素子の隣りにショットキーダイオードを配置することが開示されている。
【０００４】
しかし、特許文献1及び２に記載の半導体発光装置では、保護素子を構成する領域が非発光領域となるため、半導体素子に占める有効発光面積が小さくなる。換言すれば、所望の発光強度を有する半導体発光装置を得るためには、素子の平面サイズが大きくなる。
また、発光素子と保護素子とを電気的に接続するための配線導体が必要であり、素子横造が複雑になる。
【特許文献１】特開平10−200159号公報
【特許文献２】特開平10−65215号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、保護素子を伴なった半導体発光装置の小型化を図ることが困難なことである。従って、本発明の目的は、半導体発光素子と保護素子との複合半導体装置の小型化を図ることである。
【課題を解決するための手段】
【０００６】
上記課題を解決するための本発明は、
一方の主面と他方の主面とを有し且つ少なくとも前記一方の主面を含む部分が導電性を有している基板と、
前記基板の前記一方の主面の上に配置された第１導電型を有する第１の半導体層と前記第１の半導体層の上に配置された第２導電型を有する第２の半導体層とを備え、且つ前記第２の半導体層の表面から前記第１の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離されている主半導体領域と、
前記主半導体領域の前記発光素子部分の前記第２の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第２の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第１の部分と、前記第１の部分と前記発光素子部分の前記第２の半導体層との間に配置され且つ前記発光素子部分の前記第２の半導体層に電気的に接続された第２の部分と、前記第１の部分と前記保護素子部分の前記第２の半導体層との間に配置され且つ前記保護素子部分の前記第２の半導体層に接触している第３の部分とを備えている第１の電極と、
前記主半導体領域の前記保護素子部分を使用して形成され且つ前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも１つのショットキーバリアダイオードから成る保護素子を含む過電圧保護手段と、
前記基板に接続された第２の電極と、
を備えていることを特徴とする半導体発光素子と保護素子との複合半導体装置に係わるものである。
【０００７】
なお、請求項２に示すように、前記溝は前記第２の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第２の半導体層に対する前記第１の電極の前記第３の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第２の半導体層と前記基板とを電気的に接続するための導電体層とから成ることが望ましい。
また、請求項３に示すように、前記溝は前記第２の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は、前記ショットキーバリアダイオードを形成するために前記主半導体領域の前記保護素子部分の前記第２の半導体層にショットキー接触している一端と前記基板に電気的に接続されている他端とを有する導電体層を備えていることが望ましい。
また、請求項４に示すように、前記溝は前記第２の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は第１のショットキーバリアダイオードと第２のショットキーバリアダイオードとを含み、前記第１のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第２の半導体層に対する前記第１の電極の前記第３の部分のショットキー接触によって形成され、前記第２のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第２の半導体層の前記第３の部分が接触している位置から離れた位置にショットキー接触している導電体層によって形成され、前記導電体層は前記基板に接続されていることが望ましい。
また、請求項５に示すように、前記基板は半導体基板であり、前記溝は前記第２の半導体層の表面から前記基板の前記一方の主面に達する深さを有し、前記過電圧保護手段は第１のショットキーバリアダイオードと第２のショットキーバリアダイオードと前記第１及び第２のショットキーバリアダイオードを相互に接続するための導電体層を含み、前記第１のショットキーバリアダイオードは前記主半導体領域の前記保護素子部分の前記第２の半導体層に対する前記第１の電極の前記第３の部分のショットキー接触によって形成され、前記導電体層は前記主半導体領域の前記保護素子部分の前記第２の半導体層の前記第３の部分が接触している位置から離れた位置に接触している一端部と前記第２のショットキーバリアダイオードを形成するために前記基板にショットキー接触している他端部とを有していることが望ましい。
また、請求項６に示すように、前記溝は前記基板に達しないで前記第１の半導体層の少なくとも一部を残存させる深さを有し、前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第２の半導体層に対する前記第１の電極の前記第３の部分のショットキー接触によって形成されたショットキーバリアダイオードと、前記保護素子部分の前記第２の半導体層と前記保護素子部分の前記第１の半導体層とを電気的に接続するための導電体層とから成ることが望ましい。
また、請求項７に示すように、前記過電圧保護手段は、前記主半導体領域の前記保護素子部分の前記第２の半導体層における前記第３の部分が接触している位置から離れた位置に接触している一端部と前記主半導体領域の前記保護素子部分の前記第１の半導体層に接触している他端部とを有する導電体層から成り、前記保護素子としてのショットキーバリアダイオードを形成するために前記導電体層の前記一端部と前記他端部とのいずれか一方又は両方が前記主半導体領域の前記保護素子部分にショットキー接触していることが望ましい。
また、請求項８に示すように、請求項７記載の半導体発光素子と保護素子との複合半導体装置において、前記過電圧保護手段の別の前記保護素子としてのショットキーバリアダイオードを形成するために前記第１の電極の前記第３の部分が前記主半導体領域の前記保護素子部分の前記第２の半導体層にショットキー接触していることが望ましい。
また、請求項９に示すように、前記主半導体領域は、更に、前記第１の半導体層と前記第２の半導体層との間に配置されたアンドープ半導体層を有していることが望ましい。
また、請求項１０に示すように、更に、前記主半導体領域の前記発光素子部分の前記第２の半導体層の表面に配置され且つ前記第１の電極の前記第２の部分に接続された光透過性導電膜を有していることが望ましい。
また、請求項１１に示すように、更に、前記主半導体領域の前記発光素子部分の前記第２の半導体層の表面に配置され且つ前記第１の電極の前記第２の部分に接続され且つ開口を有している補助導電体層を備えていることが望ましい。
また、請求項１２に示すように、前記主半導体領域の前記溝の壁面と前記第１の電極との間に絶縁膜が配置されていることが望ましい。
また、請求項１３に示すように、前記主半導体領域の前記保護素子部分の全部が第１の電極の前記第１の部分で覆われていることが望ましい。
また、請求項１４に示すように、更に、前記基板と前記主半導体領域との間に配置された導電体層を有し、前記導電体層によって前記基板と前記主半導体領域とが貼合されていることが望ましい。
また、請求項１５に示すように、半導体発光素子と保護素子との複合半導体装置を製造するために、
一方の主面と他方の主面とを有し且つ導電性を有している基板を用意する工程と、
前記基板の上に第１導電型を有する第１の半導体層と第２の導電型を有する第２の半導体層とを含む主半導体領域を気相成長させる工程と、
前記第２の半導体層の表面から前記第１の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも１つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第２の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第２の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第１の部分と、前記第１の部分と前記発光素子部分の前記第２の半導体層との間に配置され且つ前記発光素子部分の前記第２の半導体層に電気的に接続された第２の部分と、前記第１の部分と前記保護素子部分の前記第２の半導体層との間に配置され且つ前記保護素子部分の前記第２の半導体層に接触している第３の部分とを備えている第１の電極を形成する工程と、
前記基板に接続された第２の電極を形成する工程と
を備えていることが望ましい。
また、請求項１６に示すように、半導体発光素子と保護素子との複合半導体装置を製造するために、
半導体を成長させるための成長用基板を用意する工程と、
前記成長用基板の上に第１導電型を有する第１の半導体層と第２導電型を有する第２の半導体層とを含む主半導体領域を気相成長させる工程と、
前記主半導体領域の前記第２の半導体層に導電性を有する支持基板を貼り合せる工程と、
前記成長用基板を除去する工程と、
前記第２の半導体層の表面から前記第１の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって前記主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離する工程と、
前記主半導体領域の前記保護素子部分を使用して前記主半導体領域の前記発光素子部分に対して並列に接続された少なくとも１つの保護素子としてのショットキーバリアダイオードを形成する工程と、
前記主半導体領域の前記発光素子部分の前記第２の半導体層の表面の一部のみを覆い且つ前記主半導体領域の前記保護素子部分の前記第２の半導体層の表面の少なくとも一部を覆っており且つ導電体部材をボンデングすることができる寸法を有している第１の部分と、前記第１の部分と前記発光素子部分の前記第２の半導体層との間に配置され且つ前記発光素子部分の前記第２の半導体層に電気的に接続された第２の部分と、前記第１の部分と前記保護素子部分の前記第２の半導体層との間に配置され且つ前記保護素子部分の前記第２の半導体層に接触している第３の部分とを備えている第１の電極を形成する工程と、
前記基板に接続された第２の電極を形成する工程と
を備えていることが望ましい。
【発明の効果】
【０００８】
本発明は次の効果を有する。
（１）保護素子を形成すための少なくとも一部が、平面的に見て、即ち基板の一方の主面に対して垂直な方向から見て、第１の電極のパッド電極機能を有している第１の部分の下に配置されている。従って、半導体発光素子の光取り出し面積の低減を抑制して保護素子を形成することができ、半導体発光素子と保護素子との複合半導体装置の小型化を図ることができる。
（２）第１の電極のパッド電極機能を有している第１の部分は半導体発光素子の外部接続部分として機能する他に、半導体発光素子と保護素子との相互接続部分としても機能するので、半導体発光素子の一方の端と保護素子の一方の端との相互接続が容易に達成される。従って、半導体発光素子と保護素子との複合半導体装置の構成が単純化され、小型化及び低コスト化が達成せれる。
（３）基板の少なくとも一方の主面を含む部分が導電性を有しているので、基板によって半導体発光素子の他方の端と保護素子の他方の端との相互接続が容易に達成される。従って、半導体発光素子と保護素子との複合半導体装置の構成が単純化され、小型化及び低コスト化が達成せれる。
（４）第２の半導体層の表面から第１の半導体層の表面までの深さ又はこれよりも深い深さを有する溝によって主半導体領域を発光素子部分とこの発光素子部分を過電圧から保護するための保護素子部分とに分離し、主半導体領域の保護素子部分を使用してショットキーバリアダイオードを形成し、このショットキーバリアダイオードを保護素子として使用するので、保護素子を容易に形成することができる。
【発明を実施するための最良の形態】
【０００９】
次に、図１〜図１２を参照して本発明の実施形態を説明する。
【実施例１】
【００１０】
図１に示す本発明の実施例1に従う発光素子としての発光ダイオードと保護素子としてのショットキーバリアダイオードとの複合半導体装置は、基板１と、発光ダイオード及びショットキーバリアダイオードを構成するために基板１の上に配置された主半導体領域２と、主半導体領域２に接続された第1の電極３と、基板１に接続された第2の電極４と、光透過性導電膜１６と、ショットキーバリアダイオードを接続するための導電体層２２と、光透過性絶縁膜２３とを有している。次に図１の各部を詳しく説明する。
【００１１】
基板１は導電型決定用不純物としてボロン、インジウム等の３族元素を含むｐ型単結晶シリコンから成り、一方の主面５と他方の主面６とを有している。基板１のｐ型不純物濃度は、例えば5×1018〜5×1019 cm-3程度あり、抵抗率は0，0001Ω・ｃm〜0．01Ω・ｃm程度である。従って、基板１は導電性を有し、第１及び第２の電極３，４間の電流通路として機能する。更に、基板１は、主半導体領域２のエピタキシャル成長のための基板としての機能、及び発光素子部分及び保護素子部分の支持体としての機能を有する。基板１の好ましい厚みは比較的厚い200〜500μmである。
【００１２】
発光素子及び保護素子の主要部を構成するための主半導体領域２は、ｎ型バッファ層７とｎ型半導体層（第１の半導体層）８とアンドープ半導体層９とｐ型半導体層（第２の半導体層）１０とから成り、基板１の上に周知の気相成長法によって形成されている。
【００１３】
主半導体領域２は、溝１１によって外周側の発光素子部分１２と中央の保護素子部分１３とに分離されている。溝１１は主半導体領域２の一方の主面１４即ちｐ型半導体層１０の表面から基板１の一方の主面５に至るように形成され且つ中央の保護素子部分１３を囲むように配置されている。従って、図２に示すように、保護素子部分１３を囲むように発光素子部分１２が配置されている。
主半導体領域２の発光素子部分１２はダブルヘテロ接合構造の発光ダイオードを構成する部分であって、この発光素子部分１２のｎ型半導体層（第１の半導体層）８はｎ型クラッド層として機能し、導電型決定不純物が添加されていないアンドープ半導体層９は活性層として機能し、ｐ型半導体層（第２の半導体層）１０はｐ型クラッド層として機能する。
主半導体領域２の保護素子部分１３は発光ダイオードを保護するための保護素子としてのショットキーバリアダイオードを構成する部分であって、ｐ型半導体層（第２の半導体層）１０がショットキーバリアダイオードのための半導体層として使用されている。
【００１４】
主半導体領域２のｎ型バッファ層７は、図示を簡単にするために１つの層で示されているが、実際には複数の第1の層（例えばＡｌＮ層）と複数の第２の層（例えばＧａＮ層）とから成り、第1の層と第２の層とが交互に配置されている。なお、バッファ層７の最も下に第1の層が配置される。
バッファ層７の第1の層は、Ａｌ（アルミニウム）を含む窒化物半導体であることが望ましく、例えば、
化学式  ＡｌxＭyＧａ1-x-yＮ
ここで、前記Ｍは、Ｉｎ（インジウム）とＢ（ボロン）とから選択された少なくとも1種の元素、
前記ｘ及びｙは、  ０＜ｘ≦１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される材料に不純物を添加したものから成る。即ち、第１の層は、例えばＡｌＮ（窒化アルミニウム）、ＡｌＩｎＮ（窒化インジウム  アルミニウム）、ＡｌＧａＮ（窒化ガリウム  アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム  インジウム  アルミニウム）、ＡｌＢＮ（窒化ボロン  アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム  ボロン  アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム  インジウム  ボロン  アルミニウム）から選択された材料から成る。アルミニウムを含む第１の層の格子定数及び熱膨張係数は第２の層よりもシリコンから成る基板１に近い。
第２の層は、バッファ層１０の緩衝機能を更に高めるためのものであって、Ａｌを含まないか又はＡｌの割合が第１の層のＡｌの割合よりも小さいｎ型窒化物半導体から成る。この条件を満足させることができる第２の層は、例えば、
化学式  ＡｌaＭbＧａ1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、  ０≦ａ＜１、
０≦ｂ＜１、
ａ＋ｂ≦１、
ａ＜ｘ
を満足させる数値、
で示される材料にｎ型不純物を添加したものから成る。即ち、第２の層は、例えばＧａＮ（窒化ガリウム）、ＡｌＩｎＮ（窒化インジウム、アルミニウム）、ＡｌＧａＮ（窒化ガリウム  アルミニウム）、ＡｌＩｎＧａＮ（窒化ガリウム  インジウム  アルミニウム）、ＡｌＢＮ（窒化ボロン  アルミニウム）、ＡｌＢＧａＮ（窒化ガリウム  ボロン  アルミニウム）及びＡｌＢＩｎＧａＮ（窒化ガリウム  インジウム  ボロン  アルミニウム）から選択された材料から成る。第２の層におけるＡｌ（アルミニウム）の増大により発生する恐れのあるクラックを防ぐためにＡｌの割合を示すａの値を０≦ａ＜０．２、即ち０又は０よりも大きく且つ０．２よりも小さくすることが望ましい。
第１の層の好ましい厚みは、0.5ｎｍ〜５ｎｍである。第１の層の厚みが0.5ｎｍ未満の場合には上面に形成される主半導体領域２の平坦性が良好に保てなくなる。第１の層の厚みが５ｎｍを超えると、量子力学的トンネル効果が得られなくなる。第２の層の好ましい厚みは、0.5ｎｍ〜２００ｎｍである。第２の層の厚みが0.5ｎｍ未満の場合には上面に形成されるｎ型半導体層８とアンドープ半導体層９とｐ型半導体層１０の平坦性が良好に保てなくなる。第２の層の厚みが２００ｎｍを超えると、バッファ層７にクラックが発生する恐れがある。
なお、バッファ層７を例えばＡｌＮ層のみ又はｎ型ＧａＮ層のみで形成することもできる。また、バッファ層７を省いてｎ型半導体層８を基板１の上に直接に形成することもできる。
また、図１では、ｐ型シリコン半導体の基板１の上に窒化物半導体から成るｎ型バッファ層７が形成されているが、このヘテロ接合界面の電圧降下は比較的小さい。即ち、ｐ型シリコン半導体の基板１とｎ型バッファ層７との間に図示されていない合金化層が生じるため、複合半導体装置に順方向バイアス電圧を印加した時のヘテロ接合界面における電圧降下は比較的小さい。
【００１５】
バッファ層７の上に配置されたｎ型半導体層８は、
化学式  ＡｌaＭbＧａ1-a-bＮ
ここで、前記ＭはＩｎ（インジウム）とＢ（ボロン）とから選択された少なくとも１種の元素、
前記ａ及びｂは、  ０≦ａ≦１、
０≦ｂ＜１、
ａ＋ｂ≦１
ａ＜ｘ
を満足させる数値、
で示される窒化物半導体から成ることが望ましく、ＧａＮ等のｎ型窒化ガリウム系化合物半導体から成ることが更に望ましい。なお、発光素子部分１２におけるｎ型半導体層８はｎ型クラッド層としての機能を有する。
【００１６】
ダブルヘテロ構造を形成するためにｎ型半導体層８の上に配置されたアンドープ半導体層９は、
化学式  ＡｌxＩｎyＧａ1-x-yＮ、
ここでｘ及びｙは０≦ｘ＜１、
０≦ｙ＜１、を満足する数値、
で示される窒化物半導体から成ることが望ましい。なお、アンドープ半導体層９は、発光素子部分１２において活性層として機能するものである。図１ではアンドープ半導体層９が１つの層で概略的に示されているが、実際には周知の多重量子井戸構造を有している。勿論、アンドープ半導体層９を１つの層で構成することもできる。また、アンドープ半導体層９の代りにｎ型又はｐ型不純物がドーピングされた半導体層を設けることもできる。また、アンドープ半導体層９を省いてホモヘテロ構造にすることもできる。
【００１７】
アンドープ半導体層９の上に配置されたｐ型半導体層１０は、
化学式  ＡｌxＩｎyＧａ1-x-yＮ、
ここでｘ及びｙは０≦ｘ＜１、
０≦ｙ＜１、
ｘ＋ｙ≦１
を満足する数値、
で示される窒化物半導体にｐ型不純物をドーピングしたものから成ることが望ましい。この実施例では、ｐ型半導体層１０が厚さ５００ｎｍのｐ型ＧａＮで形成されている。このｐ型半導体層１０は、発光素子部分１２においてｐ型クラッド層として機能し、保護素子部分１３において第1の電極３とショットキーダイオードを形成する半導体層として機能する。
【００１８】
第1の電極３は、ボンディングパッド電極と呼ぶこともできるものであって、平坦な頂面１７を有し、ボンディングパッド部分とも呼ぶことができる第１の部分１８と、発光素子接続部分とも呼ぶことができる第２の部分１９と、保護素子接続部分とも呼ぶことができる第３の部分２０とを有している。
【００１９】
第1の電極３の第１の部分１８は、平面的に見て、即ち基板１の一方の主面に対して垂直な方向から見て、主半導体領域２の発光素子部分１２の表面の一部のみを覆い且つ主半導体領域２の保護素子部分１３の表面の全部を覆い且つ破線で示すＡｌ（アルミニウム）ワイヤ又はＡｕ（金）ワイヤ等の導電体部材２１をボンディングすることができる寸法（面積及び厚み）を有している。この第１の部分１８は発光素子部分１２から発生した光の透過を完全に又はほぼ完全に阻止する厚みを有する。主半導体領域２の発光素子部分１２の表面の大部分は第１の部分１８によって覆われていないので、主半導体領域２の発光素子部分１２から発生した光は発光素子部分１２の表面の第１の部分１８によって覆われていない部分から外部に取り出される。
【００２０】
第1の電極３の破線で区画して示す第２の部分１９は、溝１１の外周側に設けられた発光素子部分１２のｐ型半導体層１０上において、第１の部分１８と光透過性導電膜１６との間に配置され、発光素子部分１２のｐ型半導体層１０に対して光透過性導電膜１６を介して電気的に低抵抗（オーミック）接続されている。なお、図１では第1の電極３の第２の部分１９が光透過性導電膜１６を介して発光素子部分１２のｐ型半導体層１０に接続されているが、第２の部分１９を発光素子部分１２のｐ型半導体層１０に直接に接続することもできる。
【００２１】
第1の電極３の破線で区画して示す第３の部分２０は、第１の部分１８と保護素子部分１３のｐ型半導体層１０との間に配置され且つ保護素子部分１３のｐ型半導体層１０にショットキー接触している。従って、第1の電極３の第３の部分２０とｐ型半導体層１０とによって保護素子として機能するショットキーバリアダイオードが形成されている。
【００２２】
第１の電極３は、導電体部材２１によって発光素子部分１２をこの外部に接続するためのボンディングパッド電極としての機能の他に、保護素子として機能するショットキーバリアダイオードを形成する機能、更に、発光素子部分１２と保護素子部分１３とを接続する機能も有し、例えば、ＡＩ（アルミニウム）、Ｔｉ−ＡＩ（チタンーアルミニウム）等の仕事関数の小さい金属又は合金で形成されている。
なお、第１の電極３の第１の部分１８と第２の部分１９と第３の部分２０のいずれか１つ又は２つ又は全てを互いに異なる金属又は合金で形成することもできる。例えば、全てが異なる金属又は合金で形成される場合、第２の部分１９は光透過性導電膜１６を介してｐ型半導体層１０に対してオーミック接触する材料で形成され、第３の部分２０はｐ型半導体層１０に対してショットキー接触する材料で形成され、第１の部分１８は第２の部分１９と第３の部分２０との両方に接続可能な材料で形成される。第２の部分１９の好ましい材料は仕事関数の比較的大きい金属又は合金又は一般にＩＴＯと呼ばれている酸化インジゥムと酸化錫との混合物であり、第３の部分２０の好ましい材料は仕事関数の比較的小さいＡＩ（アルミニウム）、Ｔｉ−ＡＩ（チタンーアルミニウム）等の金属又は合金であり、第１の部分１８の好ましい材料は導電部材２１との密着性がよい金属又は合金である。ちなみに、第２の部分１９がｐ型半導体層１０にオーミック接触する材料である場合には、第２の部分１９を光透過性導電膜１６を介さずにｐ型半導体層１０に直接に接続することもできる。
この実施例では図2から明らかなように第１の電極３の平面形状は４角形であるが、これを円形又は多角形等の別の形状に変形することができる。また、半導体基板１の平面形状を円形等に変形することができる。
【００２３】
主半導体領域２の発光素子部分１２の主面即ちｐ型半導体層１０の表面のほぼ全部に配置され且つｐ型半導体層１０及び第1の電極３の第２の部分１９に対して低抵抗接触している光透過性導電膜１６は、第1の電極３の第２の部分１９を通る電流を発光素子部分１２の全体に広げる機能を有する。主半導体領域２の発光素子部分１２から発生した光の取り出しを可能にするために、光透過性導電膜１６を、例えば厚さ１００ｎｍ程度の酸化インジゥムと酸化錫との混合物（ＩＴＯ）の膜とすることが望ましい。しかし、光透過性導電膜１６をＮｉ、Ｐｔ、Ｐｄ，Ｒｈ，Ｒｕ，Ｏｓ，Ｉｒ，Ａｇ，Ａｕから選択された1種の金属膜、又はこれらの合金膜によって形成することもできる。
なお、光透過性導電膜１６は主半導体領域２の発光素子部分１２の全領域に電流を均一に流すために有効である。
【００２４】
過電圧保護素子としてのショットキーバリアダイオードを主半導体領域２の発光素子部分１２の発光ダイオードに並列接続するために、例えば仕事関数が比較的大きいＩＴＯ（酸化インジゥムと酸化錫との混合物）等から成る接続導電体層２２が主半導体領域２の保護素子部分１３の側面に沿って配置されている。この接続導電体層２２の一端部は保護素子部分１３のｐ型半導体層１０の第１の電極３の第３の部分２０が接触している位置から離れた位置にオーミック接触し、この他端部はｐ型の基板１にオーミック接触している。更に詳細に説明すると、接続導電体層２２は、保護素子部分１３のｐ型半導体層１０の上面の外周部分と側面との両方にオーミック接触し、更にアンドープ半導体層９とｎ型半導体層８とバッファ層７との側面にも配置され、更にｐ型の基板１の上にオーミック接触している。接続導電体層２２と第１の電極３の第３の部分２０との間は絶縁膜２３で電気的に分離されている。
なお、図１の主半導体領域２の保護素子部分１３のバッファ層７，ｎ型半導体層８及びアンドープ半導体層９は保護素子としてのショットキーバリアダイオードの構成に直接に関与していない。従って、これ等の側面が接続導電体層２２によって電気的に短絡されていても、ショットキーバリアダイオードは正常に動作する。
発光素子部分１２の発光ダイオードに所定値以上の逆方向電圧が印加された時に、保護素子部分１３のショットキーバリアダイオードが導通状態となり、主半導体領域２の保護素子部分１３が実質的に短絡状態になり、発光素子部分１２の発光ダイオードに印加される逆方向電圧が低減され、発光ダイオードが過電圧から保護される。
なお、この実施例では製造を容易にするために接続導電体層２２が光透過性導電膜１６と同一の材料で同一の工程で形成されている。
【００２５】
接続導電体層２２と第１の電極３との間を電気的に分離するために絶縁膜２３が両者の間に配置されている。また、絶縁膜２３は主半導体領域２の発光素子部分１２と第１の電極３との間を電気的に分離するために主半導体領域２の発光素子部分１２の側面及び光透過性導電膜１６の上にも配置されている。
この実施例では製造を容易にするために接続導電体層２２の上の絶縁膜と主半導体領域２の発光素子部分１２の側面及び光透過性導電膜１６上の絶縁膜との両方が光透過性を有する同一の材料で且つ同一の工程で形成されている。しかし、これ等を互いに異なる材料で形成することもできる。例えば、接続導電体層２２と第１の電極３との間に光透過性を有さない絶縁膜を形成し、発光素子部分１２の側面及び光透過性導電膜１６上に光透過性を有する絶縁膜を形成することができる。
【００２６】
第2の電極４は金属層からなり、導電性を有する基板１の他方の主面６の全面に形成されている。この第2の電極４は基板１とバッフア層７を介して主半導体領域２の発光素子部分１２のｎ型半導体層８に接続されていると共に、基板１と接続導電体層２２とを介して主半導体領域２の保護素子部分１３のｐ型半導体層１０にも接続されている。
なお、第2の電極４を図1で点線で示すように基板１の一方の主面５の外周側に配置することもできる。即ち、基板１の一方の主面５において、主半導体領域２の発光素子部分１２を囲むように第2の電極４を配置することもできる。
【００２７】
図３は図１の複合半導体装置の等価回路を示す。図１の主半導体領域２の発光素子部分１２によって図３の発光ダイオード３１が形成され、図１の主半導体領域２の保護素子部分１３によって図３のショットキーバリアダイオード３２が形成されている。発光ダイオード３１及びショットキーバリアダイオード３２は図１の第１及び第２の電極３，４に対応する第１及び第２の端子３３，３４間に接続されている。ショットキーバリアダイオード３２は発光ダイオード３１に対して逆の極性を有して並列に接続されている。ショットキーバリアダイオード３２の順方向の立ち上がり電圧（導通開始電圧）よりも高い逆方向電圧が発光ダイオード３１に印加されると、ショットキーバリアダイオード３２が導通して、発光ダイオード３１に印加される電圧がショットキーバリアダイオード３２の順方向の立ち上がり電圧（導通開始電圧）に制限される。これにより、発光ダイオード３１を逆方向の過電圧（例えばサージ電圧）から保護することができる。ショットキーバリアダイオード３２の順方向の導通開始電圧は発光ダイオード３１の許容最大逆方向電圧以下に設定される。即ち、ショットキーバリアダイオード３２の順方向の導通開始電圧は、発光ダイオード３１が破壊される恐れのある逆方向電圧よりも低い値に設定される。
発光ダイオード３１に対して順方向のサージ電圧が発生した時には、ショットキーバリアダイオード３２がその逆方向特性に従ってブレークダウンし、ショットキーバリアダイオード３２に逆方向電流が流れ、発光ダイオード３１は順方向のサージ電圧から保護される。
なお、ショットキーバリアダイオード３２のブレークダウン電圧は、発光ダイオード３１の正常時の順方向電圧よりも高く、且つ発光ダイオード３１に印加される恐れのある順方向電圧サージ電圧よりも低いことが望ましい。
【００２８】
次に図１の複合半導体装置の製造方法を説明する。
先ず図４（Ａ）に示すシリコンから成る導電性を有する基板１を用意する。
次に、基板１の上に例えばＭＯＣＶＤ法（有機金属化学気相成長法）によってＡｌＮとＧａＮとを繰り返して複数回成長させることによってｎ型バッファ層７を形成する。次に、ｎ型ＧａＮを成長させることによってｎ型半導体層８を形成する。次に、アンドープＩｎＧａＮを成長させることによってアンドープ半導体層９を形成する。次に、ｐ型ＧａＮを成長させることによってｐ型半導体層１０を形成する。これにより主半導体領域２が得られる。
【００２９】
次に、図４（Ｂ）に示すようにドライエッチングによって主半導体領域２の一方の主面から基板１の一方の主面５まで選択的に除去することによって平面形状において環状の溝１１を形成し、主半導体領域２を平面形状環状の発光素子部分１２と発光素子部分１２に囲まれた保護素子部分１３とに分離する。
【００３０】
次に、主半導体領域２の発光素子部分１２及び保護素子部分１３の主面及び側面及び基板１の一方の主面５上に光透過性導電材料を蒸着して光透過性導電膜を形成する。次に、ウエットエッチングにとって光透過性導電膜を選択的に除去することによって図１に示す発光素子部分１２の光透過性導電膜１６と保護素子部分１３の接続導電体層２２を形成する。接続導電体層２２は光透過性導電膜１６と同一の材料で同一工程で形成されるので、特別な工程が不要になる。
次に、絶縁物の選択的の堆積によって図１に示す絶縁膜２３を形成し、更に、第１及び第２の電極３，４を形成して複合半導体装置を完成させる。
【００３１】
実施例１は次の効果を有する。
（１）保護素子としてのショットキーバリアダイオード３２を形成するための保護素子部分１３がボンディングパッド電極としての機能を有する第１の電極３の下に配置されているので、保護素子を伴った発光ダイオード即ち複合半導体装置のサイズの増大を抑えることができる。
（２）主半導体領域２の保護素子部分１３は主半導体領域２の発光素子部分１２と同一の層構成であるので、特別な半導体層の形成工程が不要であり、製造コストの増大を抑えることができる。
（３）接続導電体層２２が光透過性導電膜１６と同一の材料で同一工程で形成されるので、特別な工程が不要になり、製造コストの増大を抑えることができる。
（４）第１の電極３及び第２の電極４は、発光ダイオード３１とショットキーバリアダイオード３２との相互接続部分として機能していると共に外部接続導体として機能しているので、複合半導体装置の構成が単純化され、小型化及び低コスト化を達成できる
（５）ショットキーバリアダイオード３２は発光ダイオード３１に対して逆方向並列に接続されており且つ逆方向サージ吸収特性を有するので、発光ダイオード３１を逆方向のサージ電圧と順方向のサージ電圧との両方から保護することができる。
（６）主半導体領域２の発光素子部分１２に順方向の正常電圧が印加された時に、主半導体領域２の保護素子部分１３には電流が流れない。従って、保護素子部分１３が周知の電流ブロック層と同様に機能し、主半導体領域２の不要な電流を低減することができる。換言すれば、主半導体領域２の発光素子部分１２から放射された光は第１の電極３で遮断されずに取り出され、発光効率が高くなる。
【００３２】
図１の実施例１の変形として接続導体層２２をｐ型半導体層１０にショットキー接触する金属（例えば仕事関数の比較的小さいＡｌ，Ｔｉ−Ａｌ等）で形成し、これにより図３で破線で示す第２のショットキーバリアダイオード３５’を設けることができる。第２のショットキーバリアダイオード３５’は発光ダイオード３１の逆方向のサージ電圧を吸収する特性を有するように形成される。この変形例においても、第１の電極３の第３の部分２０が保護素子部分１３のｐ型半導体層１０にショットキー接触して図３の第１のショットキーバリアダイオード３２が形成されるので、主半導体領域２の発光素子部分１２で構成される発光ダイオード３１を逆方向のサージ電圧と順方向のサージ電圧との両方から保護することができる。また、発光ダイオード３１の正常動作時に、発光ダイオード３１に順方向電圧と逆方向電圧との両方が印加される回路に発光ダイオード３１を使用することができる。
【実施例２】
【００３３】
次に、図５に示す実施例２に係わる複合半導体装置を説明する。但し、図５及び後述する図６〜図１２において、図１〜図４と実質的に同一の部分、及び図５〜図１２において相互に同一の部分には同一の符号を付してその説明を省略する。
【００３４】
図５の複合半導体装置は、図１の複合半導体装置から光透過性導電膜１６を省き、この他は図１と同一に構成したものである。従って、図５においては、第１の電極３の第２の部分１９が主半導体領域２の発光素子部分１２におけるｐ型半導体層１０に対して直接にオーミック接触する必要がある。
【００３５】
図５の複合半導体装置では、主半導体領域２の発光素子部分１２におけるｐ型半導体層１０に対して第１の電極３の第２の部分１９のみから電流が供給される。しかし、第２の電極４は第１の電極３の第２の部分１９よりも広い面積を有しているので電流の広がり（分散）が生じ、発光素子部分１２の大部分に電流を流すことができる。
【００３６】
図５の複合半導体装置において、電流の分散を良くするためにｐ型半導体層１０の上に周知のｐ型半導体から成る電流分散層を配置することもできる。
【００３７】
図５の実施例２は、図１の光透過性導電膜１６が無い分だけコストの低減を図ることができるという効果を有し、更に保護素子部分１３に基づいて実施例１と同一の効果も有する。
【実施例３】
【００３８】
図６の実施例３の複合半導体装置は、図１の光透過性導電膜１６を開口５０を有するメッシュ状導電膜１６ａに置き換え、この他は図１と実質的に同一に構成したものである。なお、図６では導電膜１６ａの開口５０を明確に示すために絶縁膜２３の一部の図示が省かれている。
【００３９】
多数の開口５０が分散配置された導電膜１６ａは、主半導体領域２の発光素子部分１２の表面上に配置され且つ第１の電極３に電気的に接続されている。導電膜１６ａは、発光素子部分１２から発生した光をある程度透過させる材料であっても良いし、光を全く透過させない材料であっても良い。発光素子部分１２の表面からの光の取り出し量を大きくするためにメッシュを構成する導電膜１６ａの幅は、要求される電流を流すことができる範囲においてできるだけ狭く形成される。導電膜１６ａの開口５０は絶縁膜２３によって充填されているが、絶縁膜２３は光透過性を有しているので、導電膜１６ａの開口５０を介して光を外部に取り出すことができる。なお、保護素子部分１３の接続導電体層２２はメッシュ状導電膜１６ａと同時に形成される。
【００４０】
メッシュ状導電膜１６ａは発光素子部分１２のｐ型半導体層１０の外周領域にも配置されているので、メッシュ状導電膜１６ａは図１の光透過性導電膜１６と同様に発光素子部分１２における電流の均一性即ち電流の横方向の分散性を高めるために寄与する。発光素子部分１２で発生した光は、導電膜１６ａの開口５０と光透過性絶縁膜２３とを介して外部に取り出される。
【００４１】
図６の実施例３の第１の電極３と発光素子部分１２及び保護素子部分１３との関係は、図１の実施例１と同一であるので、図６の実施例３によっても図１の実施例１と同一の効果を得ることができる。
なお、導電膜１６ａをメッシュ状にする代りに、第１の電極３から放射状に延びるパターンに形成することもできる。
【実施例４】
【００４２】
図７の実施例４に従う複合半導体装置は、図１の複合半導体装置における溝１１の深さを変え、接続導電体層２２の接続箇所を変えた他は、図１と同一に形成したものである。
【００４３】
図７の変形された溝１１´は、主半導体領域２の一方の主面１４即ちｐ型半導体層１０の表面からｎ型半導体層８に達するように形成されている。発光素子部分１２と保護素子部分１３との分離性を高めるために、ｎ型半導体層８の一部を除去して一方の主面１４からｎ型半導体層８の表面までの深さよりも少し深い溝１１´を形成することが望ましい。なお、ｎ型バッファ層７はｎ型半導体層８と同一導電型を有しているので、これ等を合せて１つのｎ型半導体層と考えることもできる。従って、溝１１´をバッファ層７に達するように形成することもできる。
【００４４】
図７において、接続導電体層２２の一端部は図１と同様に保護素子部分１３のｐ型半導体層１０に接触しているが、その他端部は基板１に直接に接続されずにｎ型半導体層８に低抵抗接触即ちオーミック接触している。接続導電体層２２は、ｎ型半導体層８とｎ型バッファ層７とを介して基板１に接続され、且つ保護素子部分１３のｎ型半導体層８と発光素子部分１２のｎ型半導体層８とが連続している。また、第１の電極３の第３の部分２０は図１と同様に保護素子部分１３のｐ型半導体層１０にショットキー接触している。従って、図７の複合半導体装置の等価回路は図３と同一になる。これにより、図７の実施例４は図１の実施例１と同一の効果を有する。
【００４５】
なお、図７の光透過性導電膜１６を図５と同様に省くこと、又は光透過性導導電膜１６を図６と同様に開口５０を有する導電体膜１６ａに置き換えることもできる。
【実施例５】
【００４６】
図８に示す実施例５に従う複合半導体装置は、図７の複合半導体装置の接続導電体層２２をｎ型半導体層８に対してショットキー接触し且つｐ型半導体層１０に対してオーミック接触する金属から成る接続導電体層２２ａに変形した他は図７と同一に構成したものである。
【００４７】
図８の接続導電体層２２ａは仕事関数が比較的大きい金属又は合金又は混合物（例えばＩＴＯ）で形成されている。この接続導電体層２２ａの一端部は保護素子部分１３のｐ型半導体層１０に低抵抗接触（オーミック接触）し、この他端部はｎ型半導体層８にショットキー接触している。接続導電体層２２ａの一端部のｐ型半導体層１０に対する接続位置は図１と同一であり、接続導電体層２２ａの一端部は第１の電極３の第３の部分２０から電気的に分離されている。接続導電体層２２ａは、ｎ型半導体層８とｎ型バッファ層７とを介して基板１に接続され、且つ保護素子部分１３のｎ型半導体層８と発光素子部分１２のｎ型半導体層８とが連続しているので、図８の複合半導体装置の等価回路は図９になる。
【００４８】
図９に示す図８の複合半導体装置の等価回路は、図３の等価回路に第２のショットキーバリアダイオード３５を付加したものに相当する。第１のショットキーバリアダイオード３２に直列に接続された第２のショットキーバリアダイオード３５は、図８の接続導電体層２２ａとｎ型半導体層８とで構成されている。この第２のショットキーバリアダイオード３５は、第１のショットキーバリアダイオード３２と逆向きの極性を有し、且つ発光ダイオード３１と同一の方向性を有する。従って、図９の第２のショットキーバリアダイオード３５は図３の第２のショットキーバリアダイオード３５´と同様に動作する。即ち、発光ダイオード３１の正常動作時の最大逆方向電圧よりも高い逆方向電圧（例えばサージ電圧）が第２のショットキーバリアダイオード３５に印加された時に、第２のショットキーバリアダイオード３５はブレークダウンして発光ダイオード３１を保護する。また、図９の第１のショットキーバリアダイオード３２は図３で同一の符号で示すものと同様に動作する。即ち、発光ダイオード３１の正常動作時の順方向電圧よりも高いサージ電圧が第１のショットキーバリアダイオード３２に印加された時に、第１のショットキーバリアダイオード３２はブレークダウンして発光ダイオード３１を保護する。従って、図９の第１及び第２のショットキーバリアダイオード３２，３５から成る過電圧保護手段によって発光ダイオード３１を順方向のサージ電圧と逆方向のサージ電圧との両方から保護することができる。
【００４９】
上述から明らかなように、図８の実施例５によれば図１の実施例１と同一の効果を得ることができる他に、第２のショットキーバリアダイオード３５による効果も得ることができる。
【００５０】
なお、図８の光透過性導電膜１６を図５と同様に省くこと、又は光透過性導導電膜１６を図６と同様に開口５０を有する導電体膜１６ａに置き換えることもできる。
【００５１】
図８の実施例５の変形として、接続導電体層２２ａを主半導体領域２の保護素子部分１３におけるｐ型半導体層１０にショットキー接触し、ｎ型半導体層８にオーミック接触する材料（例えばＡｌ又はＴｉ−Ａｌ等の比較的仕事関数の小さい金属又は合金）で形成することができる。この場合にも図９の等価回路が得られ、実施例５と同一の効果が得られる。
【００５２】
図８の変形として、接続導電体層２２ａをｐ型半導体層１０とｎ型半導体層８との両方にショットキー接触する金属（例えばＡｕ）で形成することができる。この場合には、図９の第１及び第２のショットキーバリアダイオード３２，３５の間に第２のショットキーバリアダイオード３５と同一の極性の第３のショットキーバリアダイオード３５´が図９で破線で示すように追加される。
【実施例６】
【００５３】
図１０に示す実施例６に従う複合半導体装置は、変形された主半導体領域２ａを設けた点、及び基板１と主半導体領域２ａとの間に導電体層４２，４３を介在させた点を除いて図１と実質的に同一に構成したものである。
【００５４】
図１０の主半導体領域２ａは、図１の主半導体領域２からｎ型バッファ層７を省き、ｎ型半導体層８とアンドープ半導体層９とｐ型半導体層１０との配列順番を図１と逆にした点を除き図１と同一に形成したものである。従って、図１０においては、ｐ型半導体層１０が本発明の第１の半導体層と成り、ｎ型半導体層８が本発明の第２の半導体層と成る。主半導体領域２ａの発光素子部分１２のｎ型半導体層８（第２の半導体層）は光透過性導電膜１６を介して第１の電極３に接続されている。従って、第１の電極３は発光ダイオードのカソードとして機能する。主半導体領域２ａの発光素子部分１２のｐ型半導体層１０（第１の半導体層）は導電体層４２，４３と基板１とを介して第２の電極４に接続されている。従って、第２の電極４は発光ダイオードのアノードとして機能する。第１の電極３の第３の部分２０は主半導体領域２ａの保護素子部分１３のｎ型半導体層８（第２の半導体層）にショットキー接触し、図３のショットキーバリアダイオード３２と同様な作用を有するショットキーバリアダイオードを形成している。図１０の接続導電体層２２はｎ型半導体層８（第２の半導体層）にオーミック接触し、且つ導電体層４２に電気的に接続されている。図１０の接続導電体層２２の材料として仕事関数が比較的小さい金属又は合金（例えばＡｌ又はＴｉーＡｌ）が使用される。
なお、図１０の変形として、接続導電体層２２をｎ型半導体層１０にショットキー接触する材料に変えることができる。この場合の接続導電体層２２の材料として仕事関数が比較的大きい金属又は合金又は混合物（例えばＩＴＯ）を使用する。この場合には、図８の実施例５と同様な効果が得られる。
【００５５】
導電体層４２，４３は、主半導体領域２ａと基板１との間に配置されており、両者の貼合せに使用されている。図１０では説明を容易にするために２つの導電体層４２，４３に分けて示されているが、これ等は相互に貼合された状態では実質的に一体化される。導電体層４２，４３は、基板１よりは高い熱伝導率を有するので、放熱体としての機能を有する。また、導電体層４２，４３は基板１よりも大きい光反射率を有するので、光反射層の機能も有する。
なお、基板１と導電体層４２，４３又は基板１と導電体層４３とを合わせて本発明の導電性を有する基板と呼ぶこともできる。
また、第２の電極４を基板１から露出している導電体層４２又は４３の一部で形成することもできる。
【００５６】
図１０の複合半導体装置を製造する時には、まず、図１１（Ａ）に示す成長用基板４０を用意する。成長用基板４０は、この上に主半導体領域２ａを気相成長させることができるものであればどのようなものでも良く、例えば、ＧａＡｓ等の３−５族半導体、又はシリコン、又はサファイア等から選択される。
【００５７】
次に、成長用基板４０の上にｎ型半導体層８とアンドープ半導体層９とｎ型半導体層１０とを順次に周知の気相成長法で形成して主半導体領域２ａを得る。なお、成長用基板４０とｎ型半導体層８との間にバッファ層を配置することもできる。
【００５８】
次に、図１１（Ｂ）に示す第１の導電体層４２を主半導体領域２ａの一方の主面上にＡｇ又はＡｇ合金又はＡｕ又はＡｕ合金等の金属を周知のスパッタリング方法で被着させることによって形成する。また、導電性を有するシリコンから成る支持基板１を用意し、この一方の主面上にＡｇ又はＡｇ合金又はＡｕ又はＡｕ合金等の金属を周知のスパッタリング方法で被着させることによって第２の導電体層４３を形成する。
【００５９】
次に、支持基板１上の第２の導電体層４３に対して主半導体領域２ａの上に形成された第１の導電体層４２を重ね合せ、且つ互いに加圧接触させ且つ熱処理を施して第１及び第２の導電体層４２，４３を貼合わせて一体化させる。
【００６０】
次に、成長用基板４０を切削又はエッチングで除去して図１１（Ｃ）に示す主半導体基板領域２ａを伴なった基板１を得る。なお、図１１（Ｂ）の貼付け工程前に成長用基板４０を除去し、第１及び第２の導電体層４２，４３を介して主半導体領域２ａのみを支持基板１に貼付けることもできる。
【００６１】
次に、主半導体領域２ａに図１０に示す溝１１を実施例１と同様な方法で形成し、その後、実施例１と同様な方法で図１０の複合半導体装置を完成させる。
【００６２】
図１０の実施例６は、図１の実施例１と同一の効果を得ることができる他に、発光素子部分１２から基板１の方向に放射された光を第１及び第２の導電体層４２，４３によって光反射させて一方の主面１４側に戻し、光の取り出し効果を高めるという効果、及び第１及び第２の導電体層４２，４３による放熱効果を得ることができる。
【００６３】
なお、図１０の第１及び第２の導電体層４２，４３を、図１，図５，図６，図７の基板１と主半導体領域２との間に配置することもできる。
【実施例７】
【００６４】
図１２の実施例７に従う複合半導体装置は、図１のｐ型半導体から成る基板１をｎ型半導体から成る基板１ａに変え、且つ接続導電体層２２をｎ型の基板１ａにショットキー接触する接続導電体層２２ｂに変えた他は、図１と同一に形成したものである。
【００６５】
図１２のｎ型の基板１ａは例えば砒素等の５族の元素が添加されたシリコンから成る。
図１２の接続導電体層２２ｂの一端部は図１と同様に保護素子部分１３のｐ型半導体層１０に低抵抗接触（オーミック接触）し、この他端部はｎ型半導体基板１ａにショットキー接触している。従って、接続導電体層２２ｂはｎ型半導体基板１ａにショットキー接触し、ｐ型半導体層１０にオーミック接触することができる比較的仕事関数の小さい金属又は合金（例えばＡｌ，Ｔｉ−Ａｌ等）で形成される。
これにより、接続導電体層２２ａとｎ型の基板１ａとの間に図３で点線で示す第２のショットキーバリアダイオード３５’と等価なショットキーバリアダイオードが形成される。図１２の第１の電極３の第３の部分２０は図１と同様に保護素子部分１３のｐ型半導体層１０にショットキー接触して第１のショットキーバリアダイオード３２を形成しているので、図１２の複合半導体装置の等価回路は図３の第１及び第２のショットキーバリアダイオード３２、３５’を含む等価回路と同一になる。従って、図１２の実施例７に従う複合半導体装置は、実施例１の変形で既に説明したように発光ダイオード３１を逆方向のサージ電圧と順方向のサージ電圧との両方から保護する効果を有する。
【００６６】
図１２の変形として接続導電体層２２ｂを半導体基板１ａのみでなく保護素子部分１３のｐ型半導体層１０にショットキー接触する材料で形成することもできる。この場合には、図３の第１及び第２のショットキーバリアダイオード３２、３５’に更に第３のショットキーバリアダイオードが追加された等価回路が得られる。第３のショットキーバリアダイオードは第２のショットキーバリアダイオード３５’と同一の方向性を有するので、第１、及び第２及び第３のショットキーバリアダイオードを有する場合には、発光ダイオード３１を逆方向のサージ電圧の吸収開始値が高くなる。
【００６７】
なお、図１２の光透過性導電膜１６を図５と同様に省くこと、又は光透過性導導電膜１６を図６と同様に開口５０を有する導電体膜１６ａに置き換えることもできる。
【００６８】
本発明は上述の実施例１〜７に限定されるものではなく、例えば次の変形が可能なものである。
（１）  基板１を単結晶シリコン以外の多結晶シリコン又はＳｉＣ等のシリコン化合物、又は３−５族化合物半導体とすることができる。また、図１０の実施例においては、基板１を金属基板とすることができる。基板１が金属基板の場合には第２の電極４を金属基板の一部で形成することができる。また基板１を、この一方の主面５を含む一部のみが導電性を有する基板に置き換えることができる。また、本発明に係わる基板を、導電体層と絶縁体層と積層体とすることもできる。この場合には、導電体層の上に主半導体領域２，２ａが配置される。
（２）  各実施例では主半導体領域２，２ａの保護素子部分１３が主半導体領域２，２ａの中央に配置され且つこの全部が第１の電極３で覆われているが、保護素子部分１３を主半導体領域２，２ａの中央以外の部分に配置し且つこの一部のみを第１の電極３で覆うようにすることもできる。
（３）  各実施例の基板１及び主半導体領域２又は２ａの各層の導電型を各実施例と逆にすることができる。
（４）各実施例において、第１の電極３の第３の部分２０と主半導体領域２又は２ａの保護素子部分１３との間にショットキーバリアダイオードを形成せずに、接続導電体層２２，２２ａ又は２２ｂと保護素子部分１３との間にのみショットキーバリアダイオードを形成することができる。
例えば、図１又は図１０において、第１の電極３の第３の部分２０と保護素子部分１３のｐ型半導体層１０との間をオーミック接触とし、接続導電体層２２とｐ型半導体層１０との間をショットキー接触とすることができる。
また、図８において、第１の電極３の第３の部分２０と保護素子部分１３のｐ型半導体層１０との間をオーミック接触とし、接続導電体層２２ａの一端部とｐ型半導体層１０との間、又は接続導電体層２２ａの他端部とｎ型半導体層８との間、又はこれ等の両方をショットキー接触とすることができる。
また、図１２において、第１の電極３の第３の部分２０と保護素子部分１３のｐ型半導体層１０との間をオーミック接触とし、接続導電体層２２ｂの一端部とｐ型半導体層１０との間、及び接続導電体層２２ｂの他端部とｎ型の基板１ａとの間の両方をショットキー接触とすることができる。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施例１に従う複合半導体装置を示す中央縦断面図である。
【図２】図１の複合半導体装置を縮小して示す平面図である。
【図３】図１の複合半導体装置の等価回路図である。
【図４】図１の複合半導体装置の製造工程中の状態を示す断面図である。
【図５】実施例２の複合半導体装置を示す中央縦断面図である。
【図６】実施例３の複合半導体装置を示す中央縦断面図である。
【図７】実施例４の複合半導体装置を示す中央縦断面図である。
【図８】実施例５の複合半導体装置を示す中央縦断面図である。
【図９】図８の複合半導体装置の電気回路図である。
【図１０】実施例６の複合半導体装置を示す中央縦断面図である。
【図１１】図１０の複合半導体装置の製造工程中の状態を示す断面図である。
【図１２】実施例７の複合半導体装置を示す中央縦断面図である。
【符号の説明】
【００７０】
１，１ａ      基板
２，２ａ、２ｂ  主半導体領域
３      第１の電極
４      第２の電極
１２    発光素子部分
１３    保護素子部分
【図１】
2007042682.tif 000003
【図２】
2007042682.tif 000004
【図３】
2007042682.tif 000005
【図４】
2007042682.tif 000006
【図５】
2007042682.tif 000007
【図６】
2007042682.tif 000008
【図７】
2007042682.tif 000009
【図８】
2007042682.tif 000010
【図９】
2007042682.tif 000011
【図１０】
2007042682.tif 000012
【図１１】
2007042682.tif 000013
【図１２】
2007042682.tif 000014