(57)【要約】【課題】表示画素毎に表示データを記憶する表示装置において、１表示画素を構成するトランジスタ数を削減する。【解決手段】複数の表示画素と、前記表示画素に映像データを印加する映像線と、前記表示画素に走査電圧を印加する走査線とを有する表示パネルを備える表示装置であって、前記表示画素は、前記映像データの値に応じた電圧を保持する容量素子と、画素電極と、第１電源線と前記画素電極との間に接続され、制御電極に前記容量素子に保持された電圧が印加される第１導電型の第１トランジスタと、第２電源線と前記画素電極との間に接続され、制御電極に前記容量素子に保持された電圧が印加される前記第１導電型とは導電型が異なる第２導電型の第２トランジスタとを有し、前記第１電源線には、第１の電圧が供給され、前記第２電源線には、第２の電圧が供給され、前記第２電圧は、前記第１の電圧を反転した電圧である。【選択図】図２
2007218974.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示画素と、
前記表示画素に映像データを印加する映像線と、
前記表示画素に走査電圧を印加する走査線とを有する表示パネルを備える表示装置であって、
前記表示画素は、前記映像データの値に応じた電圧を保持する容量素子と、
画素電極と、
第１電源線と前記画素電極との間に接続され、制御電極に前記容量素子に保持された電圧が印加される第１導電型の第１トランジスタと、
第２電源線と前記画素電極との間に接続され、制御電極に前記容量素子に保持された電圧が印加される前記第１導電型とは導電型が異なる第２導電型の第２トランジスタとを有し、
前記第１電源線には、第１の電圧が供給され、
前記第２電源線には、第２の電圧が供給され、
前記第２電圧は、前記第１の電圧を反転した電圧であること特徴とする表示装置。
【請求項２】
前記走査線に非選択走査電圧が印加された時にオフ、選択走査電圧が印加された時にオンとなるアクティブ素子を有し、
前記容量素子には、前記アクティブ素子を介して前記映像線から前記映像データの値に応じた電圧が印加されることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記映像データが「１」の時に、前記第１トランジスタがオン、前記第２トランジスタがオフとなり、前記映像データが「０」の時に、前記第１トランジスタがオフ、前記第２トランジスタがオンとなることを特徴とする請求項１または請求項２に記載の表示装置。
【請求項４】
前記画素電極と対向する共通電極を有し、
前記共通電極には、前記第１の電圧が印加されることを特徴とする請求項１ないし請求項３のいずれか１項に記載の表示装置。
【請求項５】
前記第１の電圧は、所定の反転周期で、電圧レベルがＨｉｇｈレベルからＬｏｗレベルへ、あるいは、前記Ｌｏｗレベルから前記Ｈｉｇｈレベルへ反転することを特徴とする請求項１ないし請求項４のいずれか１項に記載の表示装置。
【請求項６】
複数の表示画素と、
前記表示画素に映像データを印加する映像線と、
前記表示画素に走査電圧を印加する走査線とを有する表示パネルを備える表示装置であって、
前記表示画素は、画素電極と、
第１電源線と前記画素電極との間に接続され、制御電極に前記映像データの値に応じた電圧が印加される第１導電型の第１トランジスタと、
第２電源線と前記画素電極との間に接続され、制御電極に前記映像データの値に応じた電圧が印加される前記第１導電型とは導電型が異なる第２導電型の第２トランジスタとを有し、
前記第１電源線には、第１の電圧と第２の電圧とのうち一方が供給され、
前記第２電源線には、前記第１の電圧と前記第２の電圧とのうち他方が供給され、
前記第２電圧は、前記第１の電圧を反転した電圧であることを特徴とする表示装置。
【請求項７】
前記走査線に非選択走査電圧が印加された時にオフ、選択走査電圧が印加された時にオンとなるアクティブ素子を有し、
前記第１トランジスタおよび前記第２トランジスタの前記制御電極には、前記アクティブ素子を介して前記映像線から前記映像データの値に応じた電圧が印加されることを特徴とする請求項６に記載の表示装置。
【請求項８】
前記映像データが「１」の時に、前記第１トランジスタがオン、前記第２トランジスタがオフとなり、前記映像データが「０」の時に、前記第１トランジスタがオフ、前記第２トランジスタがオンとなることを特徴とする請求項６または請求項７に記載の表示装置。
【請求項９】
前記第１トランジスタは、オン状態となった後で前記制御電極に前記映像データの値に応じた電圧が印加されなくなったときに、前記第１トランジスタの第１電極と前記制御電極との間の第１の寄生容量に保持された電圧によりオン状態を維持し、
前記第２トランジスタは、オン状態となった後で前記制御電極に前記映像データの値に応じた電圧が印加されなくなったときに、前記第２トランジスタの第１電極と前記制御電極との間の第２の寄生容量に保持された電圧によりオン状態を維持することを特徴とする請求項６ないし請求項８のいずれか１項に記載の表示装置。
【請求項１０】
前記画素電極と対向する共通電極を有し、
前記共通電極には前記第１の電圧が印加されることを特徴とする請求項６ないし請求項９のいずれか１項に記載の表示装置。
【請求項１１】
前記第１の電圧は、所定の反転周期で、電圧レベルがＨｉｇｈレベルからＬｏｗレベルへ、あるいは、前記Ｌｏｗレベルから前記Ｈｉｇｈレベルへ反転することを特徴とする請求項６ないし請求項１０のいずれか１項に記載の表示装置。
【請求項１２】
前記第１の電圧の電圧レベルがＬｏｗレベルのときに、前記第１電源線に前記第１の電圧が供給されるとともに、前記第２電源線に前記第２の電圧が供給され、
前記第１の電圧の電圧レベルがＨｉｇｈレベルのときに、前記第１電源線に前記第２の電圧が供給されるとともに、前記第２電源線に前記第１の電圧が供給されることを特徴とする請求項６ないし請求項１１のいずれか１項に記載の表示装置。
【請求項１３】
前記第１の電圧の電圧レベルに応じて、前記第１電源線および前記第２電源線に供給する電圧として、前記第１の電圧、あるいは、前記第２の電圧を選択する選択回路を有することを特徴とする請求項１２に記載の表示装置。
【請求項１４】
前記第１の電圧の電圧レベルに応じて、前記映像データを反転するデータ反転回路を有することを特徴とする請求項６ないし請求項１３のいずれか１項に記載の表示装置。
【請求項１５】
前記データ反転回路は、前記第１の電圧の電圧レベルがＬｏｗレベルのときに、前記映像データを反転せず、前記第１の電圧の電圧レベルがＨｉｇｈレベルのときに、前記映像データを反転することを特徴とする請求項１４に記載の表示装置。
【請求項１６】
Ｍ個の前記表示画素で、１つのサブピクセルを構成することを特徴とする請求項１ないし請求項１５のいずれか１項に記載の表示装置。
【請求項１７】
前記１つのサブピクセルを構成する前記Ｍ個の前記表示画素のそれぞれの前記画素電極の面積が互いに異なることを特徴とする請求項１６に記載の表示装置。
【請求項１８】
前記映像データが、ｍ（ｍ≧２）ビットの映像データであり、
前記Ｍは、前記ｍであり、前記１つのサブピクセルを構成する前記Ｍ個の前記表示画素のそれぞれの前記画素電極の前記面積は、実質的に２０：２１：．．．：２（ｍ−１）の比率で重み付けされていることを特徴とする請求項１７に記載の表示装置。
【請求項１９】
前記表示装置は液晶表示装置であることを特徴とする請求項１から請求項１８のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置や、ＥＬ表示装置などの表示装置に係り、特に、各表示画素毎に表示データを記憶するようにした表示装置に関する。
【背景技術】
【０００２】
本願の発明者らは、液晶表示パネル内の各表示画素にメモリを配置し、当該メモリに表示データを記憶しておき、外部からの入力信号がない場合でも、液晶表示パネルに画像が表示可能な、低消費電力で高機能の液晶表示装置を提案している。（下記、特許文献１参照）
図８は、前述の特許文献１に記載された１表示画素構成を示す等価回路図である。
同図において、ｎ型トランジスタ（ＴＲ３）は、ノード（ｎｏｄｅ１）の電圧がＨレベルの時にオンとなり、画素電極（ＩＴＯ１）に、ＶＣＯＭの電圧を印加する。ｎ型トランジスタ（ＴＲ４）は、ノード（ｎｏｄｅ２）がＨレベルの時にオンとなり、画素電極（ＩＴＯ１）に、ＶＣＯＭの電圧を反転したバーＶＣＯＭの電圧を印加する。
走査線（Ｇ）に選択走査電圧（例えば、Ｈレベル）が印加されると、ｎ型トランジスタ（ＴＲ１）がオン、ｐ型トランジスタ（ＴＲ２）がオフとなり、ノード１（ｎｏｄｅ１）に映像線（Ｄ）に印加されるデータ（「１」か「０」）が書き込まれる。すなわち、書き込み動作が行われる。
また、走査線（Ｇ）に非選択走査電圧（例えば、Ｌレベル）が印加されると、ｎ型トランジスタ（ＴＲ１）がオフ、ｐ型トランジスタ（ＴＲ２）がオンとなり、ノード１（ｎｏｄｅ１）に書き込まれたデータ値が、インバータ回路（ＩＮＶ１，ＩＮＶ２）とから成るメモリ部に保持される。すなわち、保持動作が行われる。これにより、画像入力がない期間内にも表示部に画像が表示される。
例えば、ノーマリホワイトの液晶表示パネルの場合、ノード１（ｎｏｄｅ１）に「１」（ノード２（ｎｏｄｅ２）は「０」）が書き込まれたときに「白」、ノード１（ｎｏｄｅ１）に「０」（ノード２（ｎｏｄｅ２）は「１」）が書き込まれた時に「黒」となる。
【０００３】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特願２００５−１０８３２９号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、図８に示す構成では、１表示画素を構成するトランジスタとして８個のトランジスタが必要であり、１表示画素を構成するトランジスタの素子数が多く、液晶表示パネルの画素数をあまり多くすることができないという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、表示画素毎に表示データを記憶する表示装置において、１表示画素を構成するトランジスタ数を削減することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）複数の表示画素と、前記表示画素に映像データを印加する映像線と、前記表示画素に走査電圧を印加する走査線とを有する表示パネルを備える表示装置であって、前記表示画素は、前記映像データの値に応じた電圧を保持する容量素子と、画素電極と、第１電源線と前記画素電極との間に接続され、制御電極に前記容量素子に保持された電圧が印加される第１導電型の第１トランジスタと、第２電源線と前記画素電極との間に接続され、制御電極に前記容量素子に保持された電圧が印加される前記第１導電型とは導電型が異なる第２導電型の第２トランジスタとを有し、前記第１電源線には、第１の電圧が供給され、
前記第２電源線には、第２の電圧が供給され、前記第２電圧は、前記第１の電圧を反転した電圧であること特徴とする。
【０００６】
（２）（１）において、前記走査線に非選択走査電圧が印加された時にオフ、選択走査電圧が印加された時にオンとなるアクティブ素子を有し、前記容量素子には、前記アクティブ素子を介して前記映像線から前記映像データの値に応じた電圧が印加される。
（３）（１）または（２）において、前記映像データが「１」の時に、前記第１トランジスタがオン、前記第２トランジスタがオフとなり、前記映像データが「０」の時に、前記第１トランジスタがオフ、前記第２トランジスタがオンとなる。
（４）（１）ないし（３）の何れかにおいて、前記画素電極と対向する共通電極を有し、前記共通電極には、前記第１の電圧が印加される。
（５）（１）ないし（４）の何れかにおいて、前記第１の電圧は、所定の反転周期で、電圧レベルがＨｉｇｈレベルからＬｏｗレベルへ、あるいは、前記Ｌｏｗレベルから前記Ｈｉｇｈレベルへ反転する。
【０００７】
（６）複数の表示画素と、前記表示画素に映像データを印加する映像線と、前記表示画素に走査電圧を印加する走査線とを有する表示パネルを備える表示装置であって、前記表示画素は、画素電極と、第１電源線と前記画素電極との間に接続され、制御電極に前記映像データの値に応じた電圧が印加される第１導電型の第１トランジスタと、第２電源線と前記画素電極との間に接続され、制御電極に前記映像データの値に応じた電圧が印加される前記第１導電型とは導電型が異なる第２導電型の第２トランジスタとを有し、前記第１電源線には、第１の電圧と第２の電圧とのうち一方が供給され、前記第２電源線には、前記第１の電圧と前記第２の電圧とのうち他方が供給され、前記第２電圧は、前記第１の電圧を反転した電圧であることを特徴とする。
（７）（６）において、前記走査線に非選択走査電圧が印加された時にオフ、選択走査電圧が印加された時にオンとなるアクティブ素子を有し、前記第１トランジスタおよび前記第２トランジスタの前記制御電極には、前記アクティブ素子を介して前記映像線から前記映像データの値に応じた電圧が印加される。
（８）（６）または（７）において、前記映像データが「１」の時に、前記第１トランジスタがオン、前記第２トランジスタがオフとなり、前記映像データが「０」の時に、前記第１トランジスタがオフ、前記第２トランジスタがオンとなる。
【０００８】
（９）（６）ないし（８）の何れかにおいて、前記第１トランジスタは、オン状態となった後で前記制御電極に前記映像データの値に応じた電圧が印加されなくなったときに、前記第１トランジスタの第１電極と前記制御電極との間の第１の寄生容量に保持された電圧によりオン状態を維持し、前記第２トランジスタは、オン状態となった後で前記制御電極に前記映像データの値に応じた電圧が印加されなくなったときに、前記第２トランジスタの第１電極と前記制御電極との間の第２の寄生容量に保持された電圧によりオン状態を維持する。
（１０）（６）ないし（９）の何れかにおいて、前記画素電極と対向する共通電極を有し、前記共通電極には前記第１の電圧が印加される。
（１１）（６）ないし（１０）の何れかにおいて、前記第１の電圧は、所定の反転周期で、電圧レベルがＨｉｇｈレベルからＬｏｗレベルへ、あるいは、前記Ｌｏｗレベルから前記Ｈｉｇｈレベルへ反転する。
（１２）（６）ないし（１１）の何れかにおいて、前記第１の電圧の電圧レベルがＬｏｗレベルのときに、前記第１電源線に前記第１の電圧が供給されるとともに、前記第２電源線に前記第２の電圧が供給され、前記第１の電圧の電圧レベルがＨｉｇｈレベルのときに、前記第１電源線に前記第２の電圧が供給されるとともに、前記第２電源線に前記第１の電圧が供給される。
【０００９】
（１３）（１２）において、前記第１の電圧の電圧レベルに応じて、前記第１電源線および前記第２電源線に供給する電圧として、前記第１の電圧、あるいは、前記第２の電圧を選択する選択回路を有する。
（１４）（６）ないし（１３）の何れかにおいて、前記第１の電圧の電圧レベルに応じて、前記映像データを反転するデータ反転回路を有する。
（１５）（１４）において、前記データ反転回路は、前記第１の電圧の電圧レベルがＬｏｗレベルのときに、前記映像データを反転せず、前記第１の電圧の電圧レベルがＨｉｇｈレベルのときに、前記映像データを反転する。
（１６）（１）ないし（１５）の何れかにおいて、Ｍ個の前記表示画素で、１つのサブピクセルを構成する。
（１７）（１６）において、前記１つのサブピクセルを構成する前記Ｍ個の前記表示画素のそれぞれの前記画素電極の面積が互いに異なる。
（１８）（１７）において、前記映像データが、ｍ（ｍ≧２）ビットの映像データであり、前記Ｍは、前記ｍであり、前記１つのサブピクセルを構成する前記Ｍ個の前記表示画素のそれぞれの前記画素電極の前記面積は、実質的に２０：２１：．．．：２（ｍ−１）の比率で重み付けされている。
（１９）（１）ないし（１８）の何れかにおいて、前記表示装置は液晶表示装置である。
【発明の効果】
【００１０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、表示画素毎に表示データを記憶する表示装置において、１表示画素を構成するトランジスタ数を削減することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を液晶表示装置に適用した実施例図面を参照して詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施例１］
図１は、本発明の実施例１の液晶表示装置の概略構成を示すブロック図である。
図１において、１００は表示部、１１０は水平シフトレジスタ回路（映像線シフトレジスタ回路ともいう）、１２０は垂直シフトレジスタ回路（走査線シフトレジスタ回路ともいう）、１３０はインターフェイス回路、１４０はデータラッチ回路、１０は表示画素である。
表示部１００は、マトリクス状に配置される複数個の表示画素１０と、各表示画素１０に表示データを供給する映像線（ドレイン線ともいう）Ｄ（Ｄ１，Ｄ２，Ｄ３．．．）と、各表示画素１０に走査信号を供給する走査線（ゲート線ともいう）Ｇ（Ｇ１，Ｇ２，Ｇ３，．．．）とを有する。
インターフェイス回路１３０は、入力される水平同期信号（ＨＳＹＮＣ）と、垂直同期信号（ＶＳＹＮＣ）とに基づき、水平シフトレジスタ回路１１０を駆動するための駆動パルス、および、垂直シフトレジスタ回路１２０を駆動するための駆動パルスを生成する。
データラッチ回路１４０は、入力される表示データ（Ｄａｔａ）を、１表示ライン分蓄積する。
【００１２】
図２は、本実施例の表示画素１０の等価回路を示す図である。
同図において、ｎ型トランジスタ（ＴＲ１）は、アクティブ素子を構成するトランジスタである。ｎ型トランジスタ（ＴＲ１）のソースは映像線（Ｄ）に接続され、ｎ型トランジスタ（ＴＲ１）のゲートは走査線（Ｇ）に接続される。さらに、ｎ型トランジスタ（ＴＲ１）のドレインと、基準電位（ＧＮＤ）との間には、容量素子（Ｃ）が接続される。
また、ｎ型トランジスタ（ＴＲ１）のドレインは、ｎ型トランジスタ（ＴＲ１２）と、ｐ型トランジスタ（ＴＲ１３）のゲートに接続される。
ｎ型トランジスタ（ＴＲ１２）のソース（または、ドレイン）は、第１電源線（Ｖ１）に接続され、ｎ型トランジスタ（ＴＲ１２）のドレイン（または、ソース）は、画素電極（ＩＴＯ１）に接続される。
ｐ型トランジスタ（ＴＲ１３）のソース（または、ドレイン）は、第２電源線（Ｖ２）に接続され、ｐ型トランジスタ（ＴＲ１３）のドレイン（または、ソース）は、画素電極（ＩＴＯ１）に接続される。
ここで、第１電源線（Ｖ１）には、共通電極（コモン電極、対向電極ともいう）（ＩＴＯ２）に印加されるＶＣＯＭの電圧が印加され、第２電源線（Ｖ２）には、ＶＣＯＭの電圧を反転したＶＣＯＭＢの電圧が印加される。
画素電極（ＩＴＯ１）と、これに対向して配置される共通電極（ＩＴＯ２）との間に発生する電界によって、液晶（ＬＣ）が駆動され、表示部１００に画像が表示される。なお、共通電極（ＩＴＯ２）は、画素電極（ＩＴＯ１）が形成された基板と同じ基板に形成されていても良いし、異なる基板に形成されていても良い。
【００１３】
表示データ（Ｄａｔａ）は、データラッチ回路１４０に入力され、水平シフトレジスタ回路１１０により、１表示ライン分データラッチ回路１４０に蓄積され、蓄積された表示データ（Ｄａｔａ）は、それぞれの映像線（Ｄ１，Ｄ２...）に読み出される。
垂直シフトレジスタ回路１２０は、１Ｈ期間（走査期間）毎に、順次各走査線（Ｇ）に対して、走査線選択信号を出力し、これにより、各走査線（Ｇ）にゲートが接続されているトランジスタ（ＴＲ１）がオンとなる。
垂直シフトレジスタ１２０により選択された走査線（Ｇ）にゲートが接続されたｎ型トランジスタ（ＴＲ１）がオンとなると、映像線（Ｄ）から供給された表示データ（Ｄａｔａ）が、ｎ型トランジスタ（ＴＲ１２）と、ｐ型トランジスタ（ＴＲ１３）のゲートに、それぞれ印加されるとともに、容量素子（Ｃ）に保持される。
ここで、表示データ（Ｄａｔａ）は、「１」あるいは「０」であり、容量素子（Ｃ）には、「１」を表すＨｉｇｈレベル（以下、Ｈレベル）の電圧、あるいは、「０」を表すＬｏｗレベル（以下、Ｌレベル）の電圧が保持される。
【００１４】
図２において、表示データ（Ｄａｔａ）が「１」の場合、ｎ型トランジスタ（ＴＲ１２）がオン、ｐ型トランジスタ（ＴＲ１３）がオフとなるので、画素電極（ＩＴＯ１）と対向電極（ＩＴＯ２）とには、ともにＶＣＯＭの電圧が印加される。
即ち、表示データ（Ｄａｔａ）が「１」の場合、液晶（ＬＣ）の両端に印加される電圧は同一となり、液晶間の電位差がなくなるため、ノーマリホワイトの液晶表示パネルの場合は「白」表示となる。
また、表示データ（Ｄａｔａ）が「０」の場合、ｎ型トランジスタ（ＴＲ１２）がオフ、ｐ型トランジスタ（ＴＲ１３）がオンとなるので、画素電極（ＩＴＯ１）にはＶＣＯＭＢの電圧が印加され、対向電極（ＩＴＯ２）には、ＶＣＯＭの電圧が印加される。
即ち、表示データ（Ｄａｔａ）が「０」の場合、液晶（ＬＣ）の両端に、（｜ＶＣＯＭ−ＶＣＯＭＢ｜）の電圧が印加されるので、ノーマリホワイトの液晶表示パネルの場合は「黒」表示となる。
表示データ（Ｄａｔａ）のＨレベル、あるいは、Ｌレベルは、容量素子（Ｃ）に保持されるので、画像入力がない期間内にも表示部１００に画像が表示される。
そして、画像を書き換える必要がない場合には水平シフトレジスタ回路１１０や垂直シフトレジスタ回路１２０の動作を停止できるため、消費電力の低減が可能である。
【００１５】
本実施例においても、液晶表示パネルの交流駆動方法としてコモン反転駆動方法が採用されるが、本実施例では、図３に示すように、ＶＣＯＭの電圧と、ＶＣＯＭの電圧を反転したＶＣＯＭＢの電圧とを、コモン反転周期に応じて変化させるだけよい。
ＶＣＯＭの電圧は、コモン反転周期に応じてＬレベル（例えば、０Ｖ）とＨレベル（例えば、５Ｖ）との間で反転する。ＶＣＯＭＢの電圧は、ＶＣＯＭの電圧をインバータで反転して生成することができる。
ＶＣＯＭの電圧がＬレベルの時、ＶＣＯＭＢの電圧はＨレベルであり、ＶＣＯＭの電圧がＨレベルの時、ＶＣＯＭＢの電圧はＬレベルである。即ち、所定の周期でＶＣＯＭの電圧の電圧レベルと、ＶＣＯＭＢの電圧の電圧レベルとが互いに入れ替わる。
このように、前述の特許文献１に記載された液晶表示装置では、従来、１表示画素当たり８個のトランジスタが必要であったが、本実施例では、前述の特許文献１に記載された液晶表示装置のメモリ部分を削除することにより、３個のトランジスタで構成することができるので、液晶表示パネルの画素数を従来よりも多くすることが可能となる。
【００１６】
［実施例２］
前述の実施例１の表示画素１０では、表示データ（Ｄａｔａ）を保持する容量素子（Ｃ）が必要となる。本実施例では、図５に示すように、容量素子（Ｃ）に代えて、ｎ型トランジスタ（ＴＲ１２）と、ｐ型トランジスタ（ＴＲ１３）のゲート−ソース間の寄生容量（Ｃｎ，Ｃｐ）を使用するものである。
図４は、本発明の実施例２の液晶表示装置の概略構成を示すブロック図である。
本実施例では、表示部１００の表示画素１０として、図５に示す表示画素を使用する。
図４に示す液晶表示装置は、垂直シフトレジスタ回路１２０の後段に、ＶＣＯＭセレクタ回路１６０が挿入される点と、データラッチ回路１４０の前段に、コモン反転周期に同期したデータ反転回路１５０が挿入される点で、図１に示す液晶表示装置と異なっている。
ＶＣＯＭの電圧は、図３に示すように、例えば、フレーム毎に反転する電圧であり、図４に示すデータ反転回路１５０は、ＶＣＯＭの反転周期に同期してデータを反転させる回路である。
図６は、ＶＣＯＭセレクタ回路１６０の回路構成を示す図である。図６に示すように、ＶＣＯＭセレクタ回路１６０は、フリップ・フロップ回路（Ｄラッチ回路）１６１と、セレクタ回路１６２とで構成される。
図６に示すセレクタ回路１６２の真理値表を、下記表１に示す。
【００１７】
[表１]
2007218974.tif 000003
【００１８】
次に、本実施例の動作を説明する。
ＶＣＯＭの電圧がＬレベルのフレームでは、ある１表示ラインが選択された場合、図６に示すフリップ・フロップ回路１６１のＤ入力はＬレベルなので、フリップ・フロップ回路１６１の出力（Ｑ）はＬレベルとなる。
したがって、セレクタ回路１６２のＳ入力は「０」となるので、第１電源線（Ｖ１）にはＶＣＯＭの電圧が出力され、第２電源線（Ｖ２）には、ＶＣＯＭの電圧を反転したＶＣＯＭＢの電圧が出力される。
そのため、ＶＣＯＭの電圧がＬレベルのフレームでは、ｎ型トランジスタ（ＴＲ１２）のソースには、ＬレベルのＶＣＯＭの電圧が印加され、ｐ型トランジスタ（ＴＲ１３）のソースには、ＨレベルのＶＣＯＭＢの電圧が印加される。
この時、データ反転回路１５０は、入力されるデータを反転しないので、そのままの表示データ（Ｄａｔａ）がデータラッチ回路１４０に入力され、１表示ライン分データラッチ回路１４０に蓄積された後、映像線（Ｄ）に出力される。
【００１９】
図５に示す映像線（Ｄ）からｎ型トランジスタ（ＴＲ１）を介して、ｎ型トランジスタ（ＴＲ１２）のゲートと、ｐ型トランジスタ（ＴＲ１３）のゲートに、「１」の表示データが印加されると、ｎ型トランジスタ（ＴＲ１２）がオン、ｐ型トランジスタ（ＴＲ１３）がオフとなるので、画素電極（ＩＴＯ１）にはＶＣＯＭの電圧が印加される。
即ち、表示データ（Ｄａｔａ）が「１」の場合、液晶（ＬＣ）の両端に印加される電圧は同一となり、液晶間の電位差がなくなるため、ノーマリホワイトの液晶表示パネルの場合は「白」表示となる。
この時、ｎ型トランジスタ（ＴＲ１２）のゲート寄生容量（Ｃｎ）の両端には、（Ｈｄａｔａ−ＶＣＯＭ）の電位差が印加されるので、ゲート寄生容量（Ｃｎ）の両端には、（Ｈｄａｔａ−ＶＣＯＭ）の電位差がチャージされる。なお、Ｈｄａｔａは、表示データ（Ｄａｔａ）が「１」の時の電圧レベルである。
この状態で、コモン反転周期に応じて、ＶＣＯＭの電圧が、ＬレベルからＨレベルになると、ゲート−ソース間はその電位差を保ち、ｎ型トランジスタ（ＴＲ１２）のゲートは、Ｈレベルより高電圧となるので、ｎ型トランジスタ（ＴＲ１２）のオン状態は維持され、ｐ型トランジスタ（ＴＲ１３）のオフ状態も維持される。
【００２０】
また、図５に示す映像線（Ｄ）からｎ型トランジスタ（ＴＲ１）を介して、ｎ型トランジスタ（ＴＲ１２）のゲートと、ｐ型トランジスタ（ＴＲ１３）のゲートに、「０」の表示データが印加されると、ｎ型トランジスタ（ＴＲ１２）がオフ、ｐ型トランジスタ（ＴＲ１３）がオンとなるので、画素電極（ＩＴＯ１）にはＶＣＯＭＢの電圧が印加される。
即ち、表示データ（Ｄａｔａ）が「０」の場合、画素電極（ＩＴＯ１）にはＶＣＯＭＢの電圧が印加され、対向電極（ＩＴＯ２）には、ＶＣＯＭの電圧が印加されるので、表示データ（Ｄａｔａ）が「０」の場合、液晶（ＬＣ）の両端に、（｜ＶＣＯＭ−ＶＣＯＭＢ｜）の電圧が印加されるため、ノーマリホワイトの液晶表示パネルの場合は「黒」表示となる。
この時、ｐ型トランジスタ（ＴＲ１３）のゲート寄生容量（Ｃｐ）の両端には、（ＶＣＯＭＢ−Ｌｄａｔａ）の電位差が印加されるので、ゲート寄生容量（Ｃｐ）の両端には、（ＶＣＯＭＢ−Ｌｄａｔａ）の電位差がチャージされる。なお、Ｌｄａｔａは、表示データ（Ｄａｔａ）が「０」の時の電圧レベルである。
この状態で、コモン反転周期に応じて、ＶＣＯＭＢの電圧が、ＨレベルからＬレベルになると、ゲート−ソース間はその電位差を保ち、ｐ型トランジスタ（ＴＲ１３）のゲートは、Ｌレベルより低電圧となるので、ｐ型トランジスタ（ＴＲ１３）のオン状態は維持され、ｎ型トランジスタ（ＴＲ１２）のオフ状態も維持される。
【００２１】
ＶＣＯＭの電圧がＨレベルのフレームでは、ある１表示ラインが選択された場合、図６に示すフリップ・フロップ回路１６１のＤ入力はＨレベルなので、フリップ・フロップ回路１６１の出力（Ｑ）はＨレベルとなる。
したがって、セレクタ回路１６２のＳ入力は「１」となるので、第１電源線（Ｖ１）にはＶＣＯＭＢの電圧が出力され、第２電源線（Ｖ２）にはＶＣＯＭの電圧が印加される。
そのため、ＶＣＯＭの電圧がＨレベルのフレームでは、ｎ型トランジスタ（ＴＲ１２）のソースには、ＬレベルのＶＣＯＭＢの電圧が印加され、ｐ型トランジスタ（ＴＲ１３）のソースには、ＨレベルのＶＣＯＭの電圧が印加される。
この時、データ反転回路１５０は、入力されるデータを反転して出力するので、反転された表示データ（Ｄａｔａ）がデータラッチ回路１４０に入力され、１表示ライン分データラッチ回路１４０に蓄積された後、映像線（Ｄ）に出力される。
【００２２】
したがって、表示データ（Ｄａｔａ）が「１」の時には、図５に示す映像線（Ｄ）からｎ型トランジスタ（ＴＲ１）を介して、ｎ型トランジスタ（ＴＲ１２）のゲートと、ｐ型トランジスタ（ＴＲ１３）のゲートに、「０」の表示データが印加され、ｎ型トランジスタ（ＴＲ１２）がオフ、ｐ型トランジスタ（ＴＲ１３）がオンとなるので、画素電極（ＩＴＯ１）にはＶＣＯＭの電圧が印加される。
即ち、表示データ（Ｄａｔａ）が「１」の場合、液晶（ＬＣ）の両端に印加される電圧は同一となり、液晶間の電位差がなくなるため、ノーマリホワイトの液晶表示パネルの場合は「白」表示となる。
この時、ｐ型トランジスタ（ＴＲ１３）のゲート寄生容量（Ｃｐ）の両端には、（ＶＣＯＭ−Ｌｄａｔａ）の電位差が印加されるので、ゲート寄生容量（Ｃｐ）の両端には、（ＶＣＯＭ−Ｌｄａｔａ）の電位差がチャージされる。
この状態で、コモン反転周期に応じて、ＶＣＯＭの電圧が、ＨレベルからＬレベルになると、ゲート−ソース間はその電位差を保ち、ｐ型トランジスタ（ＴＲ１３）のゲートは、Ｌレベルより低電圧となるので、ｐ型トランジスタ（ＴＲ１３）のオン状態は維持され、ｎ型トランジスタ（ＴＲ１２）のオフ状態も維持される。
【００２３】
また、表示データ（Ｄａｔａ）が「０」の時には、図５に示す映像線（Ｄ）からｎ型トランジスタ（ＴＲ１）を介して、ｎ型トランジスタ（ＴＲ１２）のゲートと、ｐ型トランジスタ（ＴＲ１３）のゲートに、「１」の表示データが印加され、ｎ型トランジスタ（ＴＲ１２）がオン、ｐ型トランジスタ（ＴＲ１３）がオフとなるので、画素電極（ＩＴＯ１）にはＶＣＯＭＢの電圧が印加される。
即ち、表示データ（Ｄａｔａ）が「０」の場合、液晶（ＬＣ）の両端に、｜ＶＣＯＭ−ＶＣＯＭＢ｜）の電圧が印加され、液晶間に電位差ができるため、ノーマリホワイトの液晶表示パネルの場合は「黒」表示となる。
この時、ｎ型トランジスタ（ＴＲ１２）のゲート寄生容量（Ｃｎ）の両端には、（Ｈｄａｔａ−ＶＣＯＭＢ）の電位差が印加されるので、ゲート寄生容量（Ｃｎ）の両端には、（Ｈｄａｔａ−ＶＣＯＭＢ）の電位差がチャージされる。
この状態で、コモン反転周期に応じて、ＶＣＯＭＢの電圧が、ＬレベルからＨレベルになると、ゲート−ソース間はその電位差を保ち、ｎ型トランジスタ（ＴＲ１２）のゲートは、Ｈレベルより高電圧となるので、ｎ型トランジスタ（ＴＲ１２）のオン状態は維持され、ｐ型トランジスタ（ＴＲ１３）のオフ状態も維持される。
【００２４】
［実施例３］
図７は、本発明の実施例３の液晶表示装置の表示画素の構成を示す図である。
本実施例は、面積階調を採用した実施例であり、図７（ａ）に示すように、本実施例では、４つの表示画素（１１〜１４）で、１つのサブピクセル（Ｓｕｂｐｉｘ）を構成する。
ここで、図７（ｂ）に示すように、１つのサブピクセル（Ｓｕｂｐｉｘ）を構成する４つの表示画素（１１〜１４）では、画素電極（ＩＴＯ１）の面積に、所定の重み付けが成されている。
図７（ｂ）に示す例では、表示データは４ビットの表示データ（Ｄ０，Ｄ１，Ｄ２，Ｄ３）であり、４つの表示画素（１１〜１４）の画素電極（ＩＴＯ１）の面積は、実質的に１（＝２０）：２（＝２１）：４（＝２２）：８（＝２３）の比率とされる。
ここで、４ビットの表示データ（Ｄ０，Ｄ１，Ｄ２，Ｄ３）の中のＤ０のデータは表示画素１１に入力され、同様に、４ビットの表示データの中のＤ１のデータは表示画素１２に入力され、４ビットの表示データの中のＤ２のデータは表示画素１３に入力され、４ビットの表示データの中のＤ３のデータは表示画素１４に入力される。
図７に示す例では、４つの表示画素（１１〜１４）の等価回路は、図２、あるいは、図５に示す等価回路と同じであるので再度の説明は省略する。
【００２５】
なお、前述の説明では、表示データが４ビットの場合について説明したが、表示データがｍ（ｍ≧２）ビットの場合は、１つのサブピクセル（Ｓｕｂｐｉｘ）を構成する表示画素の数は、ｍ個となり、その場合の、画素電極の面積の重み付けは、実質的に２０：２１：，．．．，：２（ｍ−１）の比率とすればよい。
また、前述の各実施例では、周辺回路（例えばシフトレジスタなどを有する駆動回路）を、表示パネルに内蔵（表示パネルの基板上に一体に形成）した場合について説明しているが、本発明はこれに限定されるものではなく、周辺回路の一部の機能を半導体チップを用いて構成しても良い。
さらに、前述の各実施例では、アクティブ素子としてトランジスタを用い、トランジスタとして薄膜トランジスタを用い、薄膜トランジスタとしてＭＯＳトランジスタを用いた場合について説明しているが、ＭＯＳトランジスタよりも広い概念であるＭＩＳトランジスタを用いても良い。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施例１の液晶表示装置の概略構成を示すブロック図である。
【図２】本発明の実施例１の液晶表示装置の表示画素の等価回路を示す図である。
【図３】本発明の実施例１の液晶表示装置のＶＣＯＭの電圧と、ＶＣＯＭの電圧を反転したバーＶＣＯＭの電圧との関係を示す図である。
【図４】本発明の実施例２の液晶表示装置の概略構成を示すブロック図である。
【図５】本発明の実施例２の液晶表示装置の表示画素の等価回路を示す図である。
【図６】図４に示すＶＣＯＭセレクタ回路の回路構成を示す図である。
【図７】本発明の実施例３の液晶表示装置の表示画素の構成を示す図である。
【図８】本発明者らによって提案済みの液晶表示装置の１表示画素構成を示す等価回路図である。
【符号の説明】
【００２７】
１０〜１４  表示画素
１００  表示部
１１０  水平シフトレジスタ回路
１２０  垂直シフトレジスタ回路
１３０  インターフェース回路
１４０  データラッチ回路
１５０  データ反転回路
１６０  ＶＣＯＭセレクタ回路
１６１  フリップ・フロップ回路
１６２  セレクタ回路
Ｄ  映像線（ドレイン線）
Ｇ  走査線（ゲート線）
Ｖ１，Ｖ２  電源線
ＩＮＶ１，ＩＮＶ２  インバータ回路
ｎｏｄｅ１，ｎｏｄｅ２  ノード
ＴＲ１，ＴＲ３，ＴＲ４，ＴＲ１２  ｎ型ＭＯＳトランジスタ
ＴＲ２，ＴＲ１３  ｐ型ＭＯＳトランジスタ
ＩＴＯ１  画素電極
ＩＴＯ２  共通電極
ＬＣ  液晶
Ｃ  容量素子
Ｃｎ，Ｃｐ  ゲート寄生容量
Ｓｕｂｐｉｘ  サブピクセル
【図１】
2007218974.tif 000004
【図２】
2007218974.tif 000005
【図３】
2007218974.tif 000006
【図４】
2007218974.tif 000007
【図５】
2007218974.tif 000008
【図６】
2007218974.tif 000009
【図７】
2007218974.tif 000010
【図８】
2007218974.tif 000011