(57)【要約】【課題】固体撮像装置の可変（連続）電子シャッタ動作を実現する。【解決手段】画素となるフォトダイオードPDを有する単位セルが二次元的に配置された撮像領域と、各画素行の読み出しトランジスタTdを駆動するための複数本の読取り線４と、各画素行の垂直選択トランジスタTaを駆動するための複数本の垂直選択線６と、複数本の読取り線を選択的に駆動し、複数本の垂直選択線を選択的に駆動する垂直駆動回路24と、順次駆動された画素行の各単位セルから信号が出力する複数の垂直信号線VLINと、各画素行の読み出しトランジスタを所望の信号蓄積タイミングおよび信号読み出しタイミングで順次に２回駆動させ、信号読み出しタイミングで画素行の垂直選択トランジスタを駆動させるように垂直駆動回路を制御する行選択回路2,21,22 を具備する。【選択図】      図４
2007104728.tif 000002
【特許請求の範囲】
【請求項１】
画素に対する入射光を光電変換して電荷を蓄積する光電変換手段、蓄積した電荷を検出部に読み出す読み出し手段、読み出された電荷を増幅する増幅手段、前記検出部の電荷をリセットするためのリセット手段を有する単位セルが半導体基板上に二次元的に配置されてなり、複数の信号読み出し用の画素行および少なくとも２つのダミー画素行を有する撮像領域と、
前記撮像領域における各画素行に対応して水平方向に設けられ、それぞれ対応する画素行の単位セルの各読み出し手段を駆動するための読み出し駆動信号を伝送するための複数本の読取り線と、
前記複数本の読取り線に読み出し駆動信号を選択的に供給して前記読み出し手段を駆動する垂直駆動手段と、
前記撮像領域における各画素行の読み出し手段を所望の信号蓄積タイミングおよび信号読み出しタイミングで順次に２回駆動させるように前記垂直駆動手段を制御する行選択手段と、
前記撮像領域における各画素列に対応して設けられ、前記垂直駆動手段により順次駆動された画素行の各単位セルからそれぞれ出力される信号を垂直方向に伝送するための複数の垂直信号線とを具備し、
前記行選択手段は、
前記垂直駆動手段により前記複数の信号読み出し用の画素行の単位セルからの信号読み出しを制御した後、前記２つのダミー画素行のうちの第１のダミー画素行を駆動させるように選択制御し、前記垂直駆動手段により前記複数の信号読み出し用の画素行の単位セルにおける信号蓄積を制御した後、前記前記２つのダミー画素行のうちの第２のダミー画素行を駆動させるように選択制御することを特徴とする固体撮像装置。
【請求項２】
請求項１記載の固体撮像装置において、
前記行選択手段は、
前記単位セルにおける信号蓄積の開始期間を制御するための電子シャッタ用のシフトレジスタと、
前記単位セルからの信号読み出しの開始期間を制御するための読み出し用のシフトレジスタを有し、
前記第１のダミー画素行は、前記読み出し用のシフトレジスタにより選択制御され、前記第２のダミー画素行は、前記電子シャッタ用のシフトレジスタにより選択制御されることを特徴とする固体撮像装置。
【請求項３】
請求項１または２記載の固体撮像装置において、
前記行選択手段は、前記撮像領域における各画素行の読み出し手段を２回駆動させる際、前記光電変換手段の周辺で前記読取り線に隣接する他の配線の電圧を前記２回の駆動時とも実質的に同一にするように前記垂直駆動手段を制御することを特徴とする固体撮像装置。
【請求項４】
請求項１乃至３のいずれか１つに記載の固体撮像装置において、
前記単位セルは、
アノード側に接地電位が与えられる１個のフォトダイオードと、
前記１個のフォトダイオードのカソード側に一端側が接続され、ゲートに読取り線が接続された１個の読み出しトランジスタと、
前記読み出しトランジスタの他端側にゲートが接続され、一端側に垂直信号線が接続された１個の増幅トランジスタと、
前記増幅トランジスタのゲートと電源線との間に接続され、ゲートにリセット線が接続された１個のリセットトランジスタ
とを具備し、前記１個のフォトダイオードが１つの画素に対応することを特徴とする固体撮像装置。
【請求項５】
請求項１乃至３のいずれか１つに記載の固体撮像装置において、
前記単位セルは、
各アノード側に接地電位が与えられる２個のフォトダイオードと、
前記２個のフォトダイオードの各カソード側にそれぞれ対応して各一端側が接続され、各ゲートに２本の読取り線がそれぞれ対応して接続された２個の読み出しトランジスタと、
前記２個の読み出しトランジスタの各他端側に共通にゲートが接続され、一端側に垂直信号線が接続された１個の増幅トランジスタと、
前記増幅トランジスタのゲートと電源線との間に接続され、ゲートにリセット線が接続された１個のリセットトランジスタを具備し、
前記２個のフォトダイオードが２つの画素に対応することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に係り、特に固体撮像装置の可変電子シャッタ制御回路および画素信号読み出し制御回路に関するもので、例えばビデオカメラ、電子スティールカメラなどに使用される。
【背景技術】
【０００２】
図１２は、１画素毎に画素信号の読み出しが可能な読み出し回路を備えた従来例１のＣＭＯＳ固体撮像装置（増幅型ＣＭＯＳイメージセンサ）の等価回路を示している。
【０００３】
図１２において、セル領域（撮像領域）には１ピクセル（１画素）／１ユニットの単位セルが二次元の行列状に配置されて形成されている。
【０００４】
各単位セルは、例えば４個のトランジスタＴａ、Ｔｂ、Ｔｃ、Ｔｄと、１個のフォトダイオードＰＤから構成される。
【０００５】
即ち、アノード側に接地電位が与えられるフォトダイオードＰＤと、フォトダイオードＰＤのカソード側に一端側が接続されている読み出しトランジスタ（シャッタゲートトランジスタ）Ｔｄと、読み出しトランジスタＴｄの他端側にゲートが接続されている増幅トランジスタＴｂと、増幅トランジスタＴｂの一端側に一端側が接続されている垂直選択トランジスタ（行選択トランジスタ）Ｔａと、増幅トランジスタＴｂのゲートに一端側が接続されているリセットトランジスタＴｃとを具備する。
【０００６】
そして、前記セル領域には、各画素行に対応して、同一行の単位セルの各読み出しトランジスタＴｄのゲートに共通に接続された読取り線４と、同一行の単位セルの各垂直選択トランジスタＴａのゲートに共通に接続された垂直選択線６と、同一行の単位セルの各リセットトランジスタＴｃのゲートに共通に接続されたリセット線７が形成されている。
【０００７】
また、前記セル領域には、各画素列に対応して、同一列の単位セルの各増幅トランジスタＴｂの他端側に共通に接続された垂直信号線VLINと、同一列の単位セルの各リセットトランジスタＴｃの他端側および各垂直選択トランジスタＴａの他端側に共通に接続された電源線９が形成されている。
【０００８】
さらに、セル領域の一端側の外部には、前記垂直信号線VLINの各一端側と接地ノードとの間にそれぞれ接続された複数の負荷トランジスタＴＬが水平方向に配置されている。
【０００９】
また、セル領域の他端側の外部には、例えば２個のトランジスタＴSH、TCLPと２個のコンデンサＣｃ、Ｃｔから構成された複数のノイズキャンセラ回路が水平方向に配置されている。
【００１０】
そして、上記各ノイズキャンセラ回路を介して前記垂直信号線VLINの各他端側に接続された複数の水平選択トランジスタＴＨが水平方向に配置されている。
【００１１】
上記水平選択トランジスタＴＨの各他端に共通に水平信号線HLINが接続されており、この水平信号線HLINには水平リセットトランジスタ（図示せず）および出力増幅回路AMP が接続されている。
【００１２】
なお、前記各ノイズキャンセラ回路は、垂直信号線VLINの他端側に一端側が接続されたサンプルホールド用のトランジスタＴSHと、このサンプルホールド用のトランジスタＴSHの他端側に一端側が接続された結合コンデンサＣｃと、この結合コンデンサＣｃの他端側と接地ノードとの間に接続された電荷蓄積用のコンデンサＣｔと、前記コンデンサＣｃ、Ｃｔの接続ノードに接続された電位クランプ用のトランジスタTCLPとにより構成されており、前記コンデンサＣｃ、Ｃｔの接続ノードに前記水平選択トランジスタＴＨの一端側が接続されている。
【００１３】
さらに、セル領域の外部には、セル領域の複数の垂直選択線６を走査的に選択制御するための垂直シフトレジスタ２、前記水平選択トランジスタＴＨを走査的に駆動するための水平シフトレジスタ３、前記ノイズキャンセラ回路などに供給するための各種のタイミング信号を発生するタイミング発生回路１０と、前記ノイズキャンセラ回路の電位クランプ用のトランジスタTCLPの一端などに所定のバイアス電位を発生するためのバイアス発生回路１１と、上記垂直シフトレジスタ２の出力パルスを選択制御してセル領域の各行の垂直選択線６を走査的に駆動するためのパルスセレクタ２ａとがそれぞれ配置されている。
【００１４】
図１３は、図１２に示した固体イメージセンサの動作の一例を示すタイミング波形図である。
【００１５】
次に、図１３を参照しながら、図１２の固体イメージセンサの動作を説明する。
【００１６】
各フォトダイオードＰＤの入射光が光電変換されて生じた信号電荷はフォトダイオードＰＤ内に蓄積される。
【００１７】
水平帰線期間において、ある一行分の単位セルからフォトダイオードＰＤの信号電荷を読み出す際、まず、各垂直信号線VLINを選択するために、選択対象行の垂直選択線６の信号（φADRES パルス）をオンにすることにより一行分の行選択トランジスタＴａをオンにする。
【００１８】
これにより、前記一行分の単位セルにおいて、行選択トランジスタＴａを介して電源電位ＶDD（例えば３．３Ｖ）が供給される増幅トランジスタＴｂと負荷トランジスタＴＬからなるソースフォロワ回路を動作させる。
【００１９】
次に、前記一行分の単位セルにおいて、リセット線７の信号（φRESET パルス）をオンにし、増幅トランジスタＴｂのゲート電圧を基準電圧に一定期間リセットすることにより、垂直信号線VLINに基準電圧を出力する。
【００２０】
しかし、前記したようにリセットされた増幅トランジスタＴｂのゲート電位にはばらつきが存在し、その他端側の垂直信号線VLINのリセット電位にもばらつきが現われる。
【００２１】
そこで、各垂直信号線VLINのリセット電位のばらつきをリセットするために、予め（例えば前記φADRES パルスのオンと同時に）ノイズキャンセラ回路におけるサンプルホールド用トランジスタＴSHの駆動信号（φSHパルス）をオンにしておき、前記垂直信号線VLINに基準電圧が出力された後に電位クランプ用のトランジスタTCLPの駆動信号（φCLP パルス）を一定時間オンにすることにより、ノイズキャンセラ回路のコンデンサＣｃ、Ｃｔの接続ノードに基準電圧を設定する。
【００２２】
次に、前記φRESET パルスをオフした後、所定行の読取り線４を選択してその信号（φREADパルス）をオンすることにより、読み出しトランジスタＴｄをオンにし、フォトダイオードＰＤの蓄積電荷を増幅トランジスタＴｂのゲートに読み出すことによりゲート電位を変化させる。増幅トランジスタＴｂは、ゲート電位の変化量に応じた電圧信号を対応する垂直信号線VLINおよびノイズキャンセラ回路に出力する。
【００２３】
この後、ノイズキャンセラ回路におけるφSHパルスをオフすることにより、前記したように読み出された基準電圧と信号電圧の差分に相当する信号成分（ノイズが除去された信号電圧）を電荷蓄積用のコンデンサＣｔに水平有効走査期間中も蓄積することができる。
【００２４】
つまり、セル領域に起因する各垂直信号線VLINのリセット電位のばらつきなどのノイズキャンセラ回路より前段側に混入したノイズは除去される。
【００２５】
そして、φADRES パルスをオフにすることにより垂直選択トランジスタＴａがオフ状態に制御されて単位セルが非選択状態にされることにより、セル領域と各ノイズキャンセラ回路とが電気的に分離される。
【００２６】
この後の水平有効走査期間に水平選択トランジスタＴＨの駆動信号（φH パルス）を順次オンにすることにより、水平選択トランジスタＴＨが順次オンになり、前記コンデンサＣｃ、Ｃｔの接続ノード（信号保存ノード）の信号電圧が水平信号線HLINに順次読み出され、出力増幅回路AMP により増幅されて出力する。
【００２７】
上記動作において、垂直信号線VLINの電圧VVLIN は、水平帰線期間にはソースフォロワ回路の動作電圧Ｖｍ（約１．５Ｖ）になる
なお、前記したノイズ除去動作は１水平線毎の読み出し動作毎に行われる。
【００２８】
図１４は、図１３中のタイミング発生回路１０、垂直シフトレジスタ２およびパルスセレクタ２ａの動作例を示すタイミング波形図である。
【００２９】
ここでは、図１２の固体撮像装置が１フィールド＝１／３０Ｈｚ（１フィールドを１フレームとする３０フレーム／秒の画像）のシステムで使用される場合を示している。
【００３０】
タイミング発生回路１０は、外部入力パルス信号φVRとφHPをバッファ回路で整形し、フィールド周期のパルス信号φVRR と水平周期のパルス信号φHPV を前記垂直シフトレジスタ２へ入力する。
【００３１】
垂直シフトレジスタ２は、パルス信号φVRR 入力が“Ｌ”レベルの期間にレジスタ出力を全てクリアして“Ｌ”レベルにした後、パルス信号φHPV によりシフト動作を行って出力パルス信号ROi （i=…,n,n+1, …）を順次“Ｈ”レベルにし、前記パルスセレクタ２ａに入力する。
【００３２】
パルスセレクタ２ａは、各選択対象行に対して垂直選択線６の信号（φADRES パルス）、リセット線７の信号（φRESET パルス）、読取り線４の信号（φREADパルス）を図１３に示したように活性化し、選択対象行を走査する。
【００３３】
上記したように、図１２の固体撮像装置は、特定の選択対象行を選択制御するための垂直シフトレジスタ２の各出力パルス信号ROi を、１フィールド期間内に１回しか出力しない。即ち、フォトダイオードＰＤは、１フィールドに１回しか信号読み出しを行わないので、フォトダイオードＰＤの信号蓄積時間を制御することによって等価的に受光時間を制御する電子シャッタ動作は不可能である。
【００３４】
一方、図１５は、電子シャッタ動作が可能な従来例２のＣＭＯＳ固体撮像装置の構成を概略的に示している。
【００３５】
この固体撮像装置は、例えば図１２に示したように構成される画素セル１３が行列状に二次元的に配置された撮像領域（光電変換部）１４と、前記撮像領域１４の画素列方向に形成された複数の垂直信号線VLINと、前記撮像領域１４の画素行方向に形成され、画素行単位で各画素セル１３の光電変換信号を前記複数の垂直信号線VLINに読み出すように制御するための複数の読み出し制御用垂直選択線６と、前記複数の読み出し制御用垂直選択線６を読み出しのタイミングで走査的に選択制御するための第１の垂直選択回路（読み出し用垂直シフトレジスタ）２と、前記垂直信号線VLINを選択するための水平選択トランジスタＴＨと、前記水平選択トランジスタを選択制御するための水平選択回路（水平選択シフトレジスタ）３と、前記水平選択シフトレジスタ３により選択された前記垂直信号線VLINの信号を読み出すための水平信号線HLINと、前記水平信号線HLINに読み出された信号を出力するための出力増幅回路AMP とを具備している。
【００３６】
なお、特に図示していないが、図１２に示されるような負荷トランジスタやノイズキャンセラ回路などを撮像領域１４の周辺に備える点は、実施例１のＣＭＯＳ固体撮像装置と同様である。
【００３７】
さらに、前記複数の読み出し制御用垂直選択線６を信号蓄積のタイミングで走査的に選択制御するための第２の垂直選択回路（電子シャッタ用垂直シフトレジスタ）１５と、前記第１の垂直選択回路の出力および第２の垂直選択回路の出力に基づいて前記複数の読み出し制御用垂直選択線６を選択的に駆動するための駆動信号を生成する垂直駆動回路（図示せず）とを具備する。
【００３８】
即ち、読み出し用の垂直シフトレジスタ２とは別に電子シャッタ用の垂直シフトレジスタ１５が設けられており、この電子シャッタ用垂直シフトレジスタ１５も所定のタイミングで読み出し用垂直シフトレジスタ２と同様に選択対象行を走査するように構成されている。
【００３９】
これにより、読み出し用の垂直シフトレジスタ２および電子シャッタ用垂直シフトレジスタ１５により、１フィールド期間内に２回のタイミングで特定の選択対象行を選択制御することが可能になる。
【００４０】
したがって、読み出し用垂直シフトレジスタ２が選択対象行を選択制御して画素信号を垂直信号線VLINに読み出すより前に、電子シャッタ用垂直シフトレジスタ１５が選択対象行を選択制御して画素信号の蓄積を開始することにより、等価的に受光時間を制御する電子シャッタ動作が可能になる。
【００４１】
ところで、上記したような１個の読み出し用垂直シフトレジスタ２および１個の電子シャッタ用垂直シフトレジスタ１５を有する図１５のＣＭＯＳ固体撮像装置は、例えば受光センサの出力レベルに応じて自動的に信号蓄積時間を変化させることによって等価的に受光時間を変化させる可変電子シャッタ動作を行わせる場合に、信号蓄積時間の長短に応じて画素行間に信号蓄積時間の差が生じたり、２つの垂直シフトレジスタ２、１５の負荷が変動するという問題がある。
【００４２】
この問題について、以下に説明する。
【００４３】
図１６は、図１５中の２つの垂直シフトレジスタ２、１５の行選択タイミングが固定である場合の一例を示す。
【００４４】
図１６に示すように、電子シャッタ用垂直シフトレジスタ１５が読み出し用垂直シフトレジスタ２よりも先に行選択を行うタイミングが固定されている、つまり、上記２つの垂直シフトレジスタ２、１５が行選択を行う時間差は常に一定である。
【００４５】
このように２つの垂直シフトレジスタ２、１５の行選択タイミングが固定であった場合には、読み出し用垂直シフトレジスタ２および電子シャッタ用垂直シフトレジスタ１５は、あるフレームの選択を始めて初段から終段まで（つまり、固体撮像装置の垂直方向の画素数）のシフト動作が終わると再び初段に戻り、次のフレームの選択を始める。
【００４６】
したがって、図１５の固体撮像装置は、例えば受光センサの出力レベルに応じて自動的に信号蓄積時間を変化させることによって等価的に受光時間を変化させる可変電子シャッタ動作を行わせる場合に、信号蓄積時間の長短に応じて画素行間に信号蓄積時間の差が生じたり、２つの垂直シフトレジスタ２、１５の負荷が変動するという問題がある。
【００４７】
ここで、信号蓄積時間を変化させるための具体的な手法として、電子シャッタ用垂直シフトレジスタ１５が読み出し用垂直シフトレジスタ２よりも先に行選択を行うタイミング（電子シャッタのタイミング）を変化させて画素信号の蓄積を行う時間の長短を変化させる場合について、図１７を参照しながら前記問題について詳細に述べる。
【００４８】
図１７において、読み出し制御パルスは読み出し用垂直シフトレジスタ２のシフト動作を開始させる信号であり、可変電子シャッタ制御パルスは電子シャッタ用垂直シフトレジスタ１５のシフト動作を開始させる信号である。
【００４９】
（１）第１のフレームの選択に際して図１７中のタイミングt1で発生した電子シャッタの制御パルスにより電子シャッタ用垂直シフトレジスタ１５のシフト動作を開始した後、終段までのシフト動作が終わる前（全ての画素行を選択する前）に、図１７中のタイミングt3で第２のフレームを選択するために電子シャッタパルスが発生したとする。この場合、電子シャッタ用垂直シフトレジスタ１５は上記タイミングt3でリセットされ、再び初段からシフト動作（行選択）を開始する。
【００５０】
これにより、図１７中のタイミングt2で発生した読み出し制御パルスにより読み出し用垂直シフトレジスタ２のシフト動作が開始して前記第１のフレームの読み出しを行う際、前記タイミングt1でシフト動作が開始した電子シャッタ用垂直シフトレジスタ１５によって選択指定された画素行と選択指定されなかった画素行とでは信号蓄積時間の差が生じる。
【００５１】
このように信号蓄積時間の差が生じると、読み出し出力レベルが画素行の位置に依存して変動し、固体撮像装置の出力信号を画像表示装置の画面に表示した場合に横筋などの画像ノイズが発生する原因となる。
【００５２】
（２）図１７中のタイミングt4では、前記タイミングt3でシフト動作が開始した電子シャッタ用垂直シフトレジスタ１５の選択行と前記タイミングt2でシフト動作が開始した読み出し用垂直シフトレジスタ２の選択行の計２本の画素行が選択されるので、この２本の画素行が２つの垂直シフトレジスタ２、１５の負荷となる。
【００５３】
これに対して、図１７中のタイミングt6では、前記タイミングt3でシフト動作が開始した電子シャッタ用垂直シフトレジスタ１５による選択行は既に存在せず、図１７中のタイミングt5でシフト動作が開始した読み出し用垂直シフトレジスタ２により１本の画素行が選択されるので、この１本の画素行が２つの垂直シフトレジスタ２、１５の負荷となる。
【００５４】
このように２つの垂直シフトレジスタ２、１５の負荷が電子シャッタタイミングに依存して変動すると、固体撮像装置の電源ラインの電圧変動をまねき、固体撮像装置の出力信号を画像表示装置の画面に表示した場合に横筋が発生し、顕著に画質を悪くする原因となる。
【００５５】
なお、上記したような信号蓄積時間の長短に応じて画素行間に信号蓄積時間の差が生じたり、２つの垂直シフトレジスタ２、１５の負荷が変動するという問題は、ＣＭＯＳ型の固体撮像装置に限らず、ＣＣＤ型の固体撮像装置で可変電子シャッタ動作を行わせる場合にも生じる。
【発明の開示】
【発明が解決しようとする課題】
【００５６】
上記したように従来の固体撮像装置は、信号蓄積時間を変化させて可変電子シャッタ動作を行わせる場合に信号蓄積時間の長短に応じて画素行間に信号蓄積時間の差が生じたり、読み出し用垂直シフトレジスタと電子シャッタ用垂直シフトレジスタの負荷が変動し、出力信号の表示画面に横筋などの画像ノイズが発生する原因となるという問題があった。
【００５７】
本発明は上記の問題点を解決すべくなされたもので、電子シャッタ動作を行わせる場合に読み出し用垂直シフトレジスタと電子シャッタ用垂直シフトレジスタの負荷の変動を防止でき、出力信号の表示画面における横筋などの画像ノイズの発生を防止し得る固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００５８】
本願の第１の固体撮像装置は、画素に対する入射光を光電変換して電荷を蓄積する光電変換手段、蓄積した電荷を検出部に読み出す読み出し手段、読み出された電荷を増幅する増幅手段、前記検出部の電荷をリセットするためのリセット手段を有する単位セルが半導体基板上に二次元的に配置されてなり、複数の信号読み出し用の画素行および少なくとも２つのダミー画素行を有する撮像領域と、前記撮像領域における各画素行に対応して水平方向に設けられ、それぞれ対応する画素行の単位セルの各読み出し手段を駆動するための読み出し駆動信号を伝送するための複数本の読取り線と、前記複数本の読取り線に読み出し駆動信号を選択的に供給して前記読み出し手段を駆動する垂直駆動手段と、前記撮像領域における各画素行の読み出し手段を所望の信号蓄積タイミングおよび信号読み出しタイミングで順次に２回駆動させるように前記垂直駆動手段を制御する行選択手段と、前記撮像領域における各画素列に対応して設けられ、前記垂直駆動手段により順次駆動された画素行の各単位セルからそれぞれ出力される信号を垂直方向に伝送するための複数の垂直信号線とを具備し、前記行選択手段は、前記垂直駆動手段により前記複数の信号読み出し用の画素行の単位セルからの信号読み出しを制御した後、前記２つのダミー画素行のうちの第１のダミー画素行を駆動させるように選択制御し、前記垂直駆動手段により前記複数の信号読み出し用の画素行の単位セルにおける信号蓄積を制御した後、前記前記２つのダミー画素行のうちの第２のダミー画素行を駆動させるように選択制御することを特徴とする。
【００５９】
本願の第２の固体撮像装置は、前記第１の固体撮像装置において、前記行選択手段は、前記撮像領域における各画素行の読み出し手段を２回駆動させる際、前記光電変換手段の周辺で前記読取り線に隣接する他の配線の電圧を前記２回の駆動時とも実質的に同一にするように前記垂直駆動手段を制御することを特徴とする。
【発明の効果】
【００６０】
本願発明の固体撮像装置によれば、電子シャッタ動作を行わせる場合に読み出し用垂直シフトレジスタと電子シャッタ用垂直シフトレジスタの負荷の変動を防止でき、出力信号の表示画面に発生する横筋の画像ノイズを抑制でき、Ｓ／Ｎの高い鮮明な画像を得ることができる。
【発明を実施するための最良の形態】
【００６１】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００６２】
＜第１の実施の形態＞
図１は、第１の実施の形態の増幅型ＣＭＯＳ固体撮像装置の等価回路を示している。
【００６３】
図１のＣＭＯＳ固体撮像装置は、図１５を参照して前述した従来例２のＣＭＯＳ固体撮像装置と比べて、大部分は同様であるが、読み出し用の垂直シフトレジスタ２ａおよび電子シャッタ用の垂直シフトレジスタ１５ａなどが異なり、その他は同じであるので図１５中と同一符号を付している。
【００６４】
即ち、図１のＣＭＯＳ固体撮像装置は、例えば図１２の従来例１で示したように構成される画素セル１３が行列状に二次元的に配置された撮像領域（光電変換部）１４と、前記撮像領域１４の画素列方向に形成された複数の垂直信号線VLINと、前記撮像領域１４の画素行方向に形成され、画素行単位で各画素セル１３の光電変換信号を前記複数の垂直信号線VLINに読み出すように制御するための複数の読み出し制御用垂直選択線６と、前記複数の読み出し制御用垂直選択線６を読み出しのタイミングで走査的に選択制御するための第１の垂直選択回路（読み出し用垂直シフトレジスタ）２ａと、前記複数の読み出し制御用垂直選択線６を信号蓄積のタイミングで走査的に選択制御するための第２の垂直選択回路（電子シャッタ用垂直シフトレジスタ）１５ａと、前記第１の垂直選択回路２ａの出力および第２の垂直選択回路１５ａの出力に基づいて前記複数の読み出し制御用垂直選択線６を選択的に駆動するための駆動信号を生成する垂直駆動回路（パルスセレクタ）１６と、前記垂直信号線VLINを選択するための水平選択トランジスタＴＨと、前記水平選択トランジスタＴＨを選択制御するための水平選択回路（水平選択シフトレジスタ）３と、前記水平選択シフトレジスタ３により選択された前記垂直信号線VLINの信号を読み出すための水平信号線HLINと、前記水平信号線HLINに読み出された信号を出力するための出力増幅回路AMP とを具備している。
【００６５】
なお、図１５の従来例２のＣＭＯＳ固体撮像装置と同様に、ここでは特に図示されていないが、図１２に示されるような負荷トランジスタやノイズキャンセラ回路などを撮像領域１４の周辺に備えている。
【００６６】
そして、さらに、
（１）前記撮像領域１４に本来の画素行とは別に２本のダミー画素行（第１のダミー画素行１４１および第２のダミー画素行１４２）が付加されている。（２）前記読み出し用の垂直シフトレジスタ（第１の垂直シフトレジスタ）２ａは、撮像領域１４の本来の画素行数＋１のシフト段数を有し、前記電子シャッタ用の垂直シフトレジスタ（第２の垂直シフトレジスタ）１５ａも、撮像領域１４の本来の画素行数＋１のシフト段数を有する。（３）垂直駆動回路１６は、読み出し用の垂直シフトレジスタ２ａの最終段出力信号を選択して前記第１のダミー画素行１４１に供給し、電子シャッタ用の垂直シフトレジスタ１５ａの最終段出力信号を選択して前記第２のダミー画素行１４２に供給するように構成されている。
【００６７】
前記２本のダミー画素行１４１、１４２は、本来の画素行と同じ構成であるが、垂直駆動回路１６により選択された時に負荷として作用するために付加されたものである。
【００６８】
図１の固体撮像装置においては、電子シャッタ用の垂直シフトレジスタ１５ａおよび読み出し用の垂直シフトレジスタ２ａにより、同じ垂直選択線を１フィールド期間内に２回選択制御することが可能であり、画素（フォトダイオード）の信号蓄積時間を制御するシャッタ動作を行うことができる。
【００６９】
この場合、電子シャッタ用の垂直シフトレジスタ１５ａは、信号蓄積の開始タイミングを制御するシフトクロック信号に基づいてシフト動作を行い、シャッタ動作期間には各対応する画素行を選択制御して画素の信号蓄積を行わせる（読み出しは行わない）ように制御し、シャッタ動作期間以外（画素行の選択終了後から次回の選択開始までの期間）は第２のダミー画素行１４２を選択制御する。
【００７０】
また、読み出し用の垂直シフトレジスタ２ａは、信号読み出しの開始タイミングを制御するシフトクロック信号に基づいてシフト動作を行い、垂直期間内の垂直有効走査期間における各水平期間には各対応する画素行を選択制御し、垂直帰線期間には第１のダミー画素行１４１を選択制御する。
【００７１】
即ち、上記第１の実施の形態の固体撮像装置によれば、垂直駆動回路１６は、読み出し用の垂直シフトレジスタ２ａおよび電子シャッタ用の垂直シフトレジスタ１５ａの各出力にそれぞれ対応して１本ずつ（合計２本）の画素行を常に選択駆動しており、常に選択負荷が等しいので、選択負荷の大小による読み出しレベルの変動に起因する表示画面上の横縞の発生を防ぐことができる。
【００７２】
＜第２の実施の形態＞
図２は、第２の実施の形態の増幅型ＣＭＯＳ固体撮像装置の等価回路を示している。
【００７３】
図２のＣＭＯＳ固体撮像装置は、図１を参照して前述した第１の実施の形態のＣＭＯＳ固体撮像装置に対して、（１）前記撮像領域１４にさらに１本のダミー画素行（第３のダミー画素行１４３）が追加されている点、（２）さらに、電子シャッタ用の垂直シフトレジスタ１５ａと同じシフト段数を有する１個の電子シャッタ用の垂直シフトレジスタ１５ｂが追加され、その各段出力が前記電子シャッタ用の垂直シフトレジスタ１５ａの各段出力とフィールド単位で切り換え選択されて垂直駆動回路（パルスセレクタ）１６ａで使用される点、（３）垂直駆動回路１６ａは、３個の垂直シフトレジスタ２ａ、１５ａ、１５ｂの出力に基づいて前記複数の読み出し制御用垂直選択線６を選択的に駆動するための駆動信号を生成する点、（４）垂直駆動回路１６ａは、追加された電子シャッタ用の垂直シフトレジスタ１５ｂの最終段出力信号を選択して前記第３のダミー画素行１４３に供給する点が若干異なり、その他は同じであるので図１中と同一符号を付している。
【００７４】
図３は、図２の固体撮像装置において２個の電子シャッタ用垂直シフトレジスタ１５ａ、１５ｂがフィールド単位で交互に電子シャッタ動作を制御する様子を示すタイミング図である。
【００７５】
図３に示すタイミング図から分かるように、図２の固体撮像装置においては、電子シャッタ専用の２個の垂直シフトレジスタ１５ａ、１５ｂのシフト動作をフィールド単位で交互に開始させ、それぞれの出力をフィールド単位で交互に選択することにより、電子シャッタ動作をフィールド単位で交互に電子シャッタ専用の２個の垂直シフトレジスタ１５ａ、１５ｂに振り分けている。
【００７６】
この場合、選択された電子シャッタ専用の垂直シフトレジスタ１５ａ、１５ｂは、読み出し用垂直シフトレジスタ２ａよりも先に行選択を行うものであり、そのタイミングを変化させることにより画素信号の蓄積を行う時間の長短を変化させることが可能になる。
【００７７】
したがって、電子シャッタ用の垂直シフトレジスタ１５ａ、１５ｂおよび読み出し用の垂直シフトレジスタ２により同一垂直ラインを１フィールド期間に２回選択し、選択画素の信号蓄積時間を制御する可変電子シャッタ動作を行うことができる。
【００７８】
また、電子シャッタ制御信号がフィールド周期より短い時間間隔で入力されたとしても、既にシフト動作を開始している一方の電子シャッタ専用の垂直シフトレジスタ１５ａまたは１５ｂのシフト動作が最終段に達する前（読み出し用の全ての画素行の選択を終わらないうち）に途中でリセットされることなく、最後の画素行まで順次選択して選択画素の信号蓄積時間を制御する。
【００７９】
そして、読み出し用画素行の最終行の選択終了後から次々回のフィールド期間における１行目の読み出し用画素行の選択開始までの期間は第２のダミー画素行１４２あるいは第３のダミー画素行１４３を選択制御する。
【００８０】
また、読み出し用の垂直シフトレジスタ２ａは、垂直有効走査期間内の各水平期間には各対応する画素行を選択制御し、垂直帰線期間には第１のダミー画素行１４１を選択制御する。
【００８１】
つまり、各垂直シフトレジスタ２ａ、１５ａ、１５ｂは、それぞれ全ての読み出し用の画素行を選択した後もダミー画素行を選択し続け、後のフィールド期間における選択開始を待機する。
【００８２】
即ち、上記第２の実施の形態の固体撮像装置によれば、フィールド単位で交互に電子シャッタ専用の２個の垂直シフトレジスタに電子シャッタ動作を振り分けることにより、フィールド間で信号蓄積時間を変化させることが可能になる。
【００８３】
この場合、読み出しの走査時間は一定のままで、信号蓄積時間をフィールド単位で連続的に変化させる電子シャッタ機能を実現することが可能になる。なお、同一フィールド内では、どの選択画素行も信号蓄積時間は同じである。
【００８４】
このように信号蓄積時間を変化させて可変電子シャッタ動作を行わせる場合に、信号蓄積時間の長短に応じて画素行間に信号蓄積時間の差が生じることを防止でき、出力信号の表示画面における横筋などの画像ノイズの発生を防止することができる。
【００８５】
また、垂直駆動回路１６ａは、読み出し用の垂直シフトレジスタ２ａおよび２個の電子シャッタ用の垂直シフトレジスタ１５ａ、１５ｂの各出力にそれぞれ対応して１本ずつ（合計３本）の画素行を常に選択駆動しており、常に選択負荷が等しいので、選択負荷の大小による読み出しレベルの変動に起因する表示画面上の横縞の発生を防ぐことができる。
【００８６】
なお、図１および図２に示した固体撮像装置は、１画素毎に画素信号の読み出しが可能な読み出し回路を備えたＣＭＯＳ型の固体撮像装置に限らず、水平信号線単位で読み出しを行うＣＣＤ（電荷結合デバイス）型の固体撮像装置にも適用可能である。
【００８７】
＜第３の実施の形態＞
図４は、第３の実施の形態の増幅型ＣＭＯＳ固体撮像装置の等価回路を示している。
【００８８】
図４のＣＭＯＳ固体撮像装置は、図１２を参照して前述した従来例１のＣＭＯＳ固体撮像装置に対して、例えば受光センサの出力レベルに応じて自動的に信号蓄積時間を変化させることによって等価的に受光時間を変化させる可変電子シャッタ動作をフィールド単位で連続的に変化させることが可能になるように工夫がなされている。
【００８９】
即ち、図４のＣＭＯＳ固体撮像装置は、図１２を参照して前述した従来例１のＣＭＯＳ固体撮像装置と比べて、大部分は同様であるが、（１）読み出し用の垂直シフトレジスタ２とは別に２個の電子シャッタ用の垂直シフトレジスタ２１、２２が付加されている点、（３）２個の電子シャッタ用の垂直シフトレジスタ２１、２２の動作（信号蓄積時間の制御パルスの出力動作）をフィールド単位で交互に切り換え制御するためのレジスタ切換制御回路（ＳＥＬ）２３が付加されている点、（４）タイミング発生回路１０ａおよびパルスセレクタ回路２４の構成が異なり、その他は同じであるので図１２中と同一符号を付している。
【００９０】
即ち、図４において、セル領域（撮像領域）には、例えば４個のトランジスタＴａ、Ｔｂ、Ｔｃ、Ｔｄと、１個のフォトダイオードＰＤから構成される１ピクセル（１画素）／１ユニットの単位セルが二次元の行列状に配置されて形成されている。この場合、各単位セルは、アノード側に接地電位が与えられるフォトダイオードＰＤと、フォトダイオードＰＤのカソード側に一端側が接続されている読み出しトランジスタ（シャッタゲートトランジスタ）Ｔｄと、読み出しトランジスタＴｄの他端側にゲートが接続されている増幅トランジスタＴｂと、増幅トランジスタＴｂの一端側に一端側が接続されている垂直選択トランジスタ（行選択トランジスタ）Ｔａと、増幅トランジスタＴｂのゲートに一端側が接続されているリセットトランジスタＴｃとを具備する。
【００９１】
そして、前記セル領域には、各画素行に対応して、同一行の単位セルの各読み出しトランジスタＴｄのゲートに共通に接続された複数の読取り線４と、同一行の単位セルの各垂直選択トランジスタＴａのゲートに共通に接続された垂直選択線６と、同一行の単位セルの各リセットトランジスタＴｃのゲートに共通に接続されたリセット線７が形成されている。
【００９２】
また、前記セル領域には、各画素列に対応して、同一列の単位セルの各増幅トランジスタＴｂの他端側に共通に接続された垂直信号線VLINと、同一列の単位セルの各リセットトランジスタＴｃの他端側および各垂直選択トランジスタＴａの他端側に共通に接続された電源線９が形成されている。
【００９３】
さらに、セル領域の一端側の外部には、前記垂直信号線VLINの各一端側と接地ノードとの間にそれぞれ接続された複数の負荷トランジスタＴＬが水平方向に配置されている。
【００９４】
また、セル領域の他端側の外部には、例えば２個のトランジスタＴSH、TCLPと２個のコンデンサＣｃ、Ｃｔから構成された複数のノイズキャンセラ回路が水平方向に配置されている。
【００９５】
そして、上記各ノイズキャンセラ回路を介して前記垂直信号線VLINの各他端側に接続された複数の水平選択トランジスタＴＨが水平方向に配置されている。
【００９６】
上記水平選択トランジスタＴＨの各他端に共通に水平信号線HLINが接続されており、この水平信号線HLINには水平リセットトランジスタ（図示せず）および出力増幅回路AMP が接続されている。
【００９７】
なお、前記各ノイズキャンセラ回路は、垂直信号線VLINの他端側に一端側が接続されたサンプルホールド用のトランジスタＴSHと、このサンプルホールド用のトランジスタＴSHの他端側に一端側が接続された結合コンデンサＣｃと、この結合コンデンサＣｃの他端側と接地ノードとの間に接続された電荷蓄積用のコンデンサＣｔと、前記コンデンサＣｃ、Ｃｔの接続ノードに接続された電位クランプ用のトランジスタTCLPとにより構成されており、前記コンデンサＣｃ、Ｃｔの接続ノードに前記水平選択トランジスタＴＨの一端側が接続されている。
【００９８】
さらに、セル領域の外部には、セル領域の複数の垂直選択線６を走査的に選択制御するための読み出し用の垂直シフトレジスタ２と２個の電子シャッタ用の垂直シフトレジスタ（ＥＳ１）２１および（ＥＳ２）２２、上記３個の垂直シフトレジスタ２、２１、２２の出力パルスを選択制御してセル領域の各行の垂直選択線６を走査的に駆動するためのパルスセレクタ２４、前記複数の水平選択トランジスタＴＨを走査的に駆動するための水平シフトレジスタ３、前記２個の電子シャッタ用の垂直シフトレジスタ２１、２２の動作（信号蓄積時間の制御パルスの出力動作）をフィールド単位で交互に切り換え制御するためのレジスタ切換制御回路２３、各種のタイミング信号を発生するタイミング発生回路１０ａ、前記ノイズキャンセラ回路の電位クランプ用のトランジスタTCLPの一端などに所定のバイアス電位を発生するためのバイアス発生回路１１がそれぞれ配置されている。
【００９９】
前記タイミング発生回路１０ａは、フィールド周期のタイミング信号φＶＲ、フィールド周期で可変設定される蓄積時間制御用のタイミング信号φＥＳ、水平帰線期間に対応するパルス信号φＨＰ、クロックパルス信号φＣＫが入力する。
【０１００】
そして、前記タイミング信号φＶＲ入力をバッファ整形して読み出し用の垂直シフトレジスタに供給するためのタイミング信号φＶＲＲを生成し、前記パルス信号φＨＰ入力をバッファ整形して読み出し用の垂直シフトレジスタおよび２個の電子シャッタ用の垂直シフトレジスタ２１、２２に供給するためのタイミング信号φＨＰＶを生成する。
【０１０１】
また、前記パルスセレクタ２４に供給するためのタイミング信号φＲＯＲＥＡＤ、φＥＳＲＥＡＤ、φＲＥＳＥＴ、φＡＤＲＥＳを生成し、前記ノイズキャンセラ回路に供給するためのパルス信号φＣＬＰ、φＳＨを生成する。
【０１０２】
また、水平シフトレジスタ３に供給するためのパルス信号φＨを生成する。
【０１０３】
また、フィールド周期のタイミング信号φＶＲに基づいてフィールド切換制御用のパルス信号φＦＩを生成し、信号蓄積時間制御用のタイミング信号φＥＳＲとともに前記レジスタ切換制御回路２３に供給する。
【０１０４】
前記レジスタ切換制御回路２３は、フィールド切換制御用のパルス信号φＦＩ入力に基づいてフィールド単位毎に蓄積時間制御用のタイミング信号φＥＳＲの供給先を交互に切り換える。この場合、前記電子シャッタ用の垂直シフトレジスタ２１に供給する信号蓄積時間制御用のタイミング信号をφＥＳＲ１、前記電子シャッタ用の垂直シフトレジスタ２２に供給する信号蓄積時間制御用のタイミング信号をφＥＳＲ２で表わしている。
【０１０５】
図５は、図４中のパルスセレクタ２４の一例を示す回路図である。
【０１０６】
図５に示すパルスセレクタは、読み出し用の垂直シフトレジスタの出力信号ＲＯｎ、２個の電子シャッタ用の垂直シフトレジスタ２１、２２の各出力信号ＥＳ１ｎ、ＥＳ２ｎが入力するとともに、前記タイミング発生回路１０ａから供給されるタイミング信号φＲＯＲＥＡＤ、φＥＳＲＥＡＤ、φＲＥＳＥＴ、φＡＤＲＥＳが入力し、これらの入力信号の論理処理を行って各種の駆動信号φＲＥＡＤｎ、φＲＥＳＥＴ、φＡＤＲＥＳｎを出力し、セル領域に供給するように論理ゲートにより構成されている。
【０１０７】
即ち、読み出し用の垂直シフトレジスタの出力信号ＲＯｎが活性状態の時にはタイミング信号φＲＯＲＥＡＤを選択して読取り線駆動信号φＲＥＡＤｎとして出力し、２個の電子シャッタ用の垂直シフトレジスタ２１、２２の各出力信号ＥＳ１ｎ、ＥＳ２ｎのいずれかが活性状態の時にはタイミング信号φＥＳＲＥＡＤを選択して読取り線駆動信号φＲＥＡＤｎとして出力する。
【０１０８】
また、読み出し用の垂直シフトレジスタの出力信号ＲＯｎ、２個の電子シャッタ用の垂直シフトレジスタ２１、２２の各出力信号ＥＳ１ｎ、ＥＳ２ｎのいずれか１つが活性状態の時には、タイミング信号φＲＥＳＥＴを選択してリセット線駆動信号φＲＥＳＥＴｎとして出力する。
【０１０９】
また、読み出し用の垂直シフトレジスタの出力信号ＲＯｎが活性状態の時にはタイミング信号φＡＤＲＥＳを選択して垂直選択線駆動信号φＡＤＲＥＳｎとして出力する。
【０１１０】
図６は、図４の固体撮像装置におけるフィールド単位で連続的に変化させることが可能な可変電子シャッタ動作を説明するために、図４中のタイミング発生回路１０ａ、３個の垂直シフトレジスタ２、２１、２２およびパルスセレクタ２４の動作例を示すタイミング波形図である。
【０１１１】
ここでは、図４の固体撮像装置が１フィールド＝１／３０Ｈｚ（１フィールドを１フレームとする３０フレーム／秒の画像）の撮像システムで使用される場合を示している。
【０１１２】
図６において、φＶＲはフィールド周期のタイミング信号入力、φＥＳはフィールド周期で可変設定される蓄積時間制御用のタイミング信号入力、φＶＲＲは読み出し用の垂直シフトレジスタに供給されるフィールド周期のタイミング信号、φＦＩはフィールド切換制御用のパルス信号、φＥＳＲ１は一方の電子シャッタ用の垂直シフトレジスタ２１に１フィールドおきに供給される蓄積時間制御用のタイミング信号、φＥＳＲ２は他方の電子シャッタ用の垂直シフトレジスタ２２に１フィールド間隔で供給される蓄積時間制御用のタイミング信号、Ｒ０(i) は読み出し用の垂直シフトレジスタＲ０の出力、ＥＳ１(i) は一方の電子シャッタ用の垂直シフトレジスタ２１の出力、ＥＳ２(i) は他方の電子シャッタ用の垂直シフトレジスタ２２の出力である。
【０１１３】
図７は、図６中の１フィールド期間内の電子シャッタ動作の一例を示すタイミング波形図である。
【０１１４】
図７において、ＥＳｎは電子シャッタ用の垂直シフトレジスタ２１あるいは２２のｎ段目の出力信号、ＲＯｎは読み出し用の垂直シフトレジスタ２のｎ段目の出力信号である。
【０１１５】
ｔＨＥＳは、電子シャッタ用の垂直シフトレジスタ２１あるいは２２のｎ段目の出力信号ＥＳｎが活性状態（“Ｈ”レベル）になる１水平期間を示す。
【０１１６】
ｔＨＲＯは、読み出し用の垂直シフトレジスタ２のｎ段目の出力信号ＲＯｎが活性状態（“Ｈ”レベル）になる１水平期間を示す。
【０１１７】
ＨＢＬＫは、１水平期間を水平帰線期間と水平有効走査期間とに分けるための制御パルス信号である。
【０１１８】
φＣＬＰおよびφＳＨはノイズキャンセラ回路に供給されるパルス信号であり、それぞれ水平帰線期間毎に生成される。
【０１１９】
φＨは水平選択トランジスタＴＨに供給されるパルス信号であり、水平有効走査線期間内で水平方向に配置された水平選択トランジスタＴＨが順次オンになるように生成される。
【０１２０】
φＡＤＲＥＳ、φＲＥＳＥＴおよびφＲＥＡＤは、前記パルスセレクタ２４から選択画素行に供給されるパルス信号であり、そのうちのφＲＥＳＥＴ、φＲＥＡＤは、それぞれ信号蓄積動作および信号読み出し動作の際に水平帰線期間内に活性化されるが、φＡＤＲＥＳは、信号蓄積動作の際には生成されず、信号読み出し動作の際に水平帰線期間内に活性化される。
【０１２１】
この場合、上記パルス信号φＡＤＲＥＳは、後述するような理由により、信号読み出し動作の際の水平帰線期間内に同一行の垂直選択線６を２回選択制御するように、断続的に２回活性状態になるように生成される。
【０１２２】
次に、図６および図７を参照しながら、図４の固体撮像装置の動作を説明する。
【０１２３】
図４の固体撮像装置の動作は、前述した従来例１の固体撮像装置（図１２）の動作（図１３）と比べて、基本的には同じであるので同じ動作の説明は省略し、以下、主として異なる動作について説明する。
【０１２４】
即ち、図４の固体撮像装置は、電子シャッタ動作を行う際、レジスタ切換制御回路２３により２個の電子シャッタ用の垂直シフトレジスタ２１、２２のシフト動作をフィールド単位で交互に開始させ、それぞれの出力をフィールド単位で交互に選択することにより、電子シャッタ動作をフィールド単位で交互に電子シャッタ専用の２個の垂直シフトレジスタ２１、２２に振り分ける。
【０１２５】
これにより、図６中のフィールド期間ｔＦａ、ｔＦｂに示すように、信号蓄積時間制御用のタイミング信号φＥＳがフィールド周期より短い時間間隔で入力されたとしても、電子シャッタ専用の垂直シフトレジスタ２１および２２が同時に動作することが可能になる。
【０１２６】
この場合、最初に発生するタイミング信号φＥＳＲ１あるいはφＥＳＲ２により既にシフト動作を開始している一方の電子シャッタ専用の垂直シフトレジスタ２１あるいは２２のシフト動作が読み出し用の全ての画素行の選択制御を終わらないうちに途中でリセットされることなく、読み出し用の画素行の最後まで順次選択して選択画素の信号蓄積時間を制御することが可能になる。
【０１２７】
換言すれば、読み出しの走査時間は一定のままで、信号蓄積時間をフィールド単位で連続的に変化させる電子シャッタ機能（連続電子シャッター動作）を実現することが可能になる。なお、同一フィールド内では、どの選択画素行も信号蓄積時間は同じである。
【０１２８】
また、図７に示すように、前記水平期間ｔＨＥＳに電子シャッタ用の垂直シフトレジスタのｎ段目のシフト段の出力信号ＥＳｎにより選択制御したｎ行目の画素行にパルス信号φＲＥＳＥＴとφＲＥＡＤが供給され、このｎ行目の画素行のフォトダイオードＰＤでそれ以前に蓄積していた信号電荷を増幅用トランジスタのゲートに読み出すことによって、フォトダイオードの信号電荷を零にする。
【０１２９】
この場合、パルス信号φＡＤＲＥＳが“Ｌ”のままであり、垂直選択用トランジスタはオフのままであるので、前記増幅用トランジスタのゲートに読み出された信号電荷は垂直信号線VLINへは出力されない。
【０１３０】
この後、前記画素行からの信号読み出し動作の際に、前記水平期間ｔＨＲＯにおける水平帰線期間にφＲＥＳＥＴが一時的に活性化した後、φＡＤＲＥＳが活性化し、さらにφＲＥＡＤが一時的に活性化する。
【０１３１】
この場合、前記φＲＥＡＤが活性状態（“Ｈ”レベル）の時に、フォトダイオードとその周辺配線（本例では後述するφＡＤＲＥＳ配線）との間の容量結合の影響によるノイズの飛び込みが発生しないように、φＡＤＲＥＳパルスを信号蓄積動作時と同じ状態となるように一時的に非活性状態（“Ｌ”レベル）にし、このφＡＤＲＥＳが非活性状態の期間内に前記φＲＥＡＤを一時的に活性化している。
【０１３２】
このような前記水平期間ｔＨＲＯにおける水平帰線期間内における信号読み出し時の動作を詳しく説明すると、まず、φＲＥＳＥＴによって増幅トランジスタＴｂのゲート電極を基準電位にリセットした後、φＡＤＲＥＳを活性状態（１回目）にして前記ｎ行目の画素行の垂直選択トランジスタＴａをオン状態とし、この活性期間内にノイズキャンセラ回路に供給するパルス信号φＣＬＰを活性化し、黒レベルをクランプする。
【０１３３】
そして、φＡＤＲＥＳが非活性状態の期間内にφＲＥＡＤを活性化することによって前記フォトダイオードＰＤでそれ以前に蓄積していた信号電荷を増幅トランジスタＴｂのゲートに読み出す。
【０１３４】
そして、φＡＤＲＥＳを再び活性状態（２回目）にして前記ｎ行目の画素行の垂直選択トランジスタＴａを再びオン状態とし、前記増幅トランジスタＴｂのゲートに読み出されている信号電荷を垂直信号線VLINへ出力する。
【０１３５】
以上の動作により、前記水平期間ｔＨＥＳにおける読取り線駆動信号φＲＥＡＤの活性状態（“Ｈ”レベル）の終了時点から前記水平期間ｔＨＲＯにおける読取り線駆動信号φＲＥＡＤの活性化時点までが信号蓄積時間となる。
【０１３６】
図８（ａ）は、前記ノイズの飛び込みを説明するために、撮像領域の単位セルの一部を取り出して示す平面図である。
【０１３７】
図８（ｂ）は、同図（ａ）のａ−ａ´線に沿う断面図である。
【０１３８】
図８（ｃ）および（ｄ）は、それぞれ対応して同図（ａ）中のφＡＤＲＥＳが“Ｌ”レベルの時／“Ｈ”レベルの時にφＲＥＡＤが活性化して信号電荷を読み出す場合の基板内の電位ポテンシャルを示す。ここでは、電源電位が例えば３．３Ｖである場合を示している。
【０１３９】
図８（ａ）、（ｂ）において、８１はシリコン基板の表層部に形成されたＰ型ウエル領域、８２は基板表層部に選択的に形成された素子分離領域（例えばＬＯＣＯＳ領域）である。基板表層部の素子領域には、フォトダイオードのカソード領域および読み出しトランジスタＴｄのソース領域を兼ねるｎ型領域と、読み出しトランジスタＴｄのドレイン領域となるｎ型領域（検出ノードＤＮ）が選択的に形成されている。
【０１４０】
上記読み出しトランジスタＴｄのチャネル領域上には絶縁ゲート膜を介してポリシリコン配線からなるゲート電極（読取り線４の一部）が形成されており、フォトダイオードＰＤのｎ型領域の近傍の素子分離領域８２上にはポリシリコン配線からなる垂直選択線５およびリセット線７が略平行に形成されている。
【０１４１】
本実施の形態の読み出し動作に際しては、図８（ｃ）に示すように、フォトダイオードＰＤに隣接するφＡＤＲＥＳ配線が“Ｌ”レベルの時にφＲＥＡＤが活性化して信号電荷を読み出すので、フォトダイオードＰＤとφＡＤＲＥＳ配線との間に存在する結合容量ＣａによりフォトダイオードＰＤ下の基板内の電位ポテンシャルが−ＶＣａだけ引き下げられ、フォトダイオードＰＤの蓄積電荷ＱＣａが読み出される。
【０１４２】
これに対して、図８（ｄ）に示すように、フォトダイオードＰＤに隣接するφＡＤＲＥＳ配線が“Ｈ”レベルの時にφＲＥＡＤが活性化して信号電荷を読み出すと、フォトダイオードＰＤとφＡＤＲＥＳ配線との間に存在する結合容量ＣａによりフォトダイオードＰＤ下の基板内の電位ポテンシャルが＋ＶＣａだけ引き上げられる（ノイズの飛び込みとなる）ので、フォトダイオードＰＤの蓄積電荷ＱＣａ分が読み出されなくなり、固体撮像装置の出力信号を画像表示装置の画面に表示した場合に黒信号がつぶれて見苦しい画像になる。
【０１４３】
なお、上記第３の実施の形態の固体撮像装置においても、前記第２の実施の形態の固体撮像装置と同様に、（１）前記撮像領域に第１〜第３のダミー画素行を追加し、（２）３個の垂直選択回路２、２１、２２のシフト段数を本来の撮像用の画素行数＋１の段数とし、（３）垂直選択回路２、２１、２２の出力に基づいて複数の水平方向の制御線群（４、６、７）を選択的に駆動するための駆動信号をパルスセレクタ２４で生成する際、垂直選択回路２の最終段出力信号の活性化期間は第１のダミー画素行を選択して駆動し、第２の垂直選択回路２１の最終段出力信号の活性化期間は第２のダミー画素行を選択して駆動し、第３の垂直選択回路２２の最終段出力信号の活性化期間は第３のダミー画素行を選択して駆動するように構成してもよい。
【０１４４】
このような構成により、パルスセレクタ２４は、読み出し用の垂直シフトレジスタ２および２個の電子シャッタ用の垂直シフトレジスタ２１、２２の各出力にそれぞれ対応して１本ずつ（合計３本）の画素行を常に選択駆動するようになり、常に選択負荷が等しいので、選択負荷の大小による読み出しレベルの変動に起因する表示画面上の横縞の発生を防ぐことが可能になる。
【０１４５】
なお、前記第３の実施の形態では、フォトダイオードＰＤとの容量結合による黒つぶれの問題が生じる周辺配線としてφＡＤＲＥＳ配線が存在する場合を説明したが、上記周辺配線としてφＲＥＳＥＴ配線あるいはその他の配線が存在する場合にも、これらの配線とフォトダイオードＰＤとの容量結合による黒信号のつぶれ（黒つぶれ）の問題が生じるおそれがあるので、これらの配線に関しても前記第３実施の形態におけるφＡＤＲＥＳ配線と同様にレベルを制御すればよい。
【０１４６】
即ち、上記したようにフォトダイオードＰＤに隣接する読み出しゲート配線以外のフォトダイオードＰＤの周辺配線の印加電圧として、信号読み出し動作時の信号読み出しパルスφＲＥＡＤの活性化期間と電子シャッタ動作時の読み出しパルスφＲＥＡＤの活性化期間に同じ電圧を印加することにより、フォトダイオードＰＤと周辺配線との容量結合によってフォトダイオードＰＤから余分な電荷が読み出されないように制御することがででき、いわゆる黒つぶれのない再生像が得られる。
【０１４７】
なお、本発明は、以下の第４の実施の形態に述べるような２画素／１ユニットの単位セルのアレイを有する固体撮像装置にも前記各実施の形態に準じて適用可能である。
【０１４８】
＜第４の実施の形態＞
図９は、第４の実施の形態の増幅型ＣＭＯＳ固体撮像装置における２画素／１ユニットの単位セルの等価回路を示している。このＣＭＯＳ固体撮像装置は、単位セルの構成以外は前述した各実施の形態と同様に構成することができるので、以下、主として２画素／１ユニットの単位セルの構成について説明する。
【０１４９】
図９に示す単位セル３０は、２個のフォトダイオード３１ａ、３１ｂを有し、この２個のフォトダイオード３１ａ、３１ｂは、各アノード側に接地電位が与えられ、各カソード側はそれぞれ対応して読み出しトランジスタ（シャッタゲートトランジスタ）３２ａ、３２ｂを介して１個の増幅トランジスタ３３のゲートに共通に接続される。上記２個の読み出しトランジスタ３２ａ、３２ｂの各ゲートにはそれぞれ読取り線４ａ、４ｂが接続されている。
【０１５０】
前記増幅トランジスタ３３は、一端側が垂直信号線VLINに接続され、他端側が垂直選択トランジスタ３４を介して電源線９に接続（つまり、前記増幅トランジスタ３３はソースフォロア接続）されており、上記垂直選択トランジスタ３４のゲートには垂直選択線（アドレス線）６が接続されている。
【０１５１】
さらに、前記増幅トランジスタ３３のゲートと電源線９との間に１個のリセットトランジスタ３５が接続されており、このリセットトランジスタ３５のゲートにはリセット線７が接続されている。
【０１５２】
上記構成の２画素／１ユニットの単位セルは撮像領域に二次元の行列状に配置される。そして、前記２本の読取り線（第１の読取り線４ａおよび第２の読取り線４ｂ）、垂直選択線（アドレス線）６およびリセット線７は、撮像領域上に水平方向に形成されており、前記垂直信号線VLINおよび電源線９は、撮像領域上に垂直方向に形成されている。
【０１５３】
図１０（ａ）は、図９の２画素／１ユニットの単位セルの平面パターンの一例を示し、そのＢ−Ｂ線に沿う断面構造を図１０（ｂ）を概略的に示している。
【０１５４】
図１０（ａ）、（ｂ）において、９０はＮ型シリコン基板であり、その表層部にＰウエル９１が形成されている。このＰウエル９１の表層部には、素子分離領域（例えばＬＯＣＯＳ領域）９２、一方のフォトダイオード３１ａのカソード領域および一方の読み出しトランジスタ３２ａのソース領域となるＮ型不純物領域９３１、他方のフォトダイオード３１ｂのカソード領域および他方の読み出しトランジスタ３２ｂのソース領域となるＮ型不純物領域９３２およびＮＭＯＳトランジスタのＳＤＧ領域（図には読み出しトランジスタ３２ａ、３２ｂの共通ドレインとなるＮ型不純物領域９４のみ示す）が選択的に形成されている。
【０１５５】
そして、基板表面上にシリコン酸化膜（ゲート絶縁膜）９５が形成され、前記ＬＯＣＯＳ領域９２の底面下にはフィールドイオンインプラ領域９６が形成されている。
【０１５６】
９７は増幅トランジスタ３３のゲート電極を一部に含むポリシリコンゲート配線、９８は増幅トランジスタ３３のドレイン領域および垂直選択トランジスタ３４のソース領域となるＮ型不純物領域、９９はリセットトランジスタ３５のソース領域となるＮ型不純物領域である。
【０１５７】
１００はリセットトランジスタ３５のソース領域９９と増幅トランジスタ３３のゲート配線９７と２個の読み出しトランジスタ３２ａ、３２ｂの共通ドレイン領域とを接続する配線である。
【０１５８】
読取り線４ａは読み出しトランジスタ３２ａのゲート電極を一部に含むポリシリコンゲート配線、読取り線４ｂは読み出しトランジスタ３２ｂのゲート電極を一部に含むポリシリコンゲート配線からなる。
【０１５９】
垂直選択線（アドレス線）６は垂直選択トランジスタ３４のゲート電極を一部に含むポリシリコンゲート配線、リセット線７はリセットトランジスタ３５のゲート電極を一部に含むポリシリコンゲート配線からなる。
【０１６０】
３３ａは前記増幅トランジスタ３３のソース領域と垂直信号線VLINとのコンタクト部、３４ａは上記垂直選択トランジスタ３４のドレイン領域と電源線９とのコンタクト部である。９７ａは増幅トランジスタ３３のゲート配線９７と配線１００とのコンタクト部、９９ａはリセットトランジスタ３５のソース領域９９と配線１００とのコンタクト部、９９ｂはリセットトランジスタ３５のドレイン領域と電源線９とのコンタクト部、１００ａは上記配線１００と２個の読み出しトランジスタ３２ａ、３２ｂの共通ドレイン領域とのコンタクト部である。
【０１６１】
上記構成の２画素／１ユニットの単位セルの動作は、前記１画素／１ユニットの単位セルの動作と比べて、５個のトランジスタを所定の順序で動作させてフォトダイオードから信号電荷を読み出す基本動作は同じであるが、２個のフォトダイオード３１ａ、３１ｂから異なるタイミングで信号電荷を読み出す点が異なる。つまり、一方のフォトダイオード３１ａから信号電荷を読み出す時は第１の読取り線４ａに“Ｈ”レベルの読取り信号を与え，第２の読取り線４ｂに“Ｌ”レベルの読取り信号を与えたままとし、他方のフォトダイオード３１ｂから信号電荷を読み出す時は第２の読取り線４ｂに“Ｈ”レベルの読取り信号を与え、第１の読取り線４ａに“Ｌ”レベルの読取り信号を与えたままとする。
【０１６２】
＜第５の実施の形態＞
ところで、前記したような２画素／１ユニットの単位セルのアレイを有するＣＭＯＳ固体撮像装置においては、前記したような電子シャッタ機能を持たせない場合でも、２個のフォトダイオード３１ａ、３１ｂから異なるタイミングで信号電荷を読み出す際に前記したようにアドレス線駆動信号を断続的に２回駆動することにより、出力信号を画像表示装置の画面に表示した際の表示画面上の横縞の発生の問題を防止することが可能になる。
【０１６３】
図１１は、第５の実施の形態のＣＭＯＳ固体撮像装置における１フィールド期間の一部分の信号読み出し動作の一例を示すタイミング波形図である。
【０１６４】
図１１において、φＲＥＳＥＴ、φＡＤＲＥＳ、φＲＥＡＤ１あるいはφＲＥＡＤ２は、パルスセレクタから選択画素行に供給されるパルス信号であり、それぞれ信号読み出し動作の際に水平帰線期間内に活性化されるが、φＲＥＡＤ１、φＲＥＡＤ２は異なる水平帰線期間内に供給される。
【０１６５】
ここで、φＲＥＡＤ１が供給される第１の読取り線４ａとアドレス線６との距離よりも、φＲＥＡＤ２が供給される第２の読取り線４ｂとアドレス線６との距離が短く、第１の読取り線４ａとアドレス線６との結合容量よりも第２の読取り線４ｂとアドレス線６との結合容量が大きいので、２個のフォトダイオード３１ａ、３１ｂからそれぞれ読み出される信号電荷に対する影響が異なることに起因して、出力信号を画像表示装置の画面に表示した際の表示画面上の横縞が発生するおそれがある。
【０１６６】
しかし、φＡＤＲＥＳは、信号読み出し動作の際の水平帰線期間内に同一行のアドレス線６を２回選択制御するように、断続的に２回活性状態になるように生成され、２個のフォトダイオード３１ａ、３１ｂからそれぞれ信号電荷を読み出す時にφＡＤＲＥＳがそれぞれ“Ｌ”レベルになっているので、上記信号電荷読み出し時の影響がほぼ等しくなり、前記したような表示画面上の横縞の発生の問題を防止できる。
【０１６７】
また、本発明は、上記各実施の形態のタイプの固体撮像装置に限らず、光電変換部を積層した積層型の固体撮像装置にも適用可能である。
【図面の簡単な説明】
【０１６８】
【図１】本発明の第１の実施の形態のＣＭＯＳ固体撮像装置の等価回路を示す図。
【図２】本発明の第２の実施の形態のＣＭＯＳ固体撮像装置の等価回路を示す図。
【図３】図２の固体撮像装置において２個の電子シャッタ用垂直シフトレジスタがフィールド単位で交互に電子シャッタ動作を制御する様子を示すタイミング図。
【図４】本発明の第３の実施の形態のＣＭＯＳ固体撮像装置の等価回路を示す図。
【図５】図４中のパルスセレクタの一例を示す回路図。
【図６】図４中のタイミング発生回路、第１の垂直シフトレジスタ〜第３の垂直シフトレジスタおよびパルスセレクタの動作例を示すタイミング波形図。
【図７】図６中の１フィールド期間内の電子シャッタ動作の一例を示すタイミング波形図である。
【図８】図７に示す電子シャッタ動作においてノイズの飛び込みを抑制する動作を説明するために撮像領域の単位セルの一部について示す平面図、断面図および基板内の電位ポテンシャルを示す図。
【図９】本発明の第４の実施の形態の増幅型ＣＭＯＳ固体撮像装置における２画素／１ユニットの単位セルの等価回路を示す図。
【図１０】図９の２画素／１ユニットの単位セルの平面パターンの一例およびその断面構造の一例を概略的に示す図。
【図１１】本発明の第５の実施の形態のＣＭＯＳ固体撮像装置における１フィールド期間内の信号読み出し動作の一例を示すタイミング波形図。
【図１２】従来例１のＣＭＯＳ固体撮像装置の等価回路を示す図。
【図１３】図１２のＣＭＯＳ固体撮像装置の動作例を示すタイミング波形図。
【図１４】図１３中のタイミング発生回路、垂直シフトレジスタおよびパルスセレクタの動作例を示すタイミング波形図。
【図１５】従来例２のＣＭＯＳ固体撮像装置の等価回路を示す図。
【図１６】図１５中の２つの垂直シフトレジスタの行選択タイミングの一例を示す図。
【図１７】図１５の固体撮像装置において信号蓄積時間を変化させるために、電子シャッタ用垂直シフトレジスタが読み出し用垂直シフトレジスタよりも先に行選択を行うタイミングを変化させて画素信号の蓄積を行う時間の長短を変化させる場合の問題点を説明するために示すタイミング図。
【符号の説明】
【０１６９】
２…読み出し用の垂直シフトレジスタ、３…水平シフトレジスタ、４…読取り線、６…垂直選択線、７…リセット線、９…電源線、１０ａ…タイミング発生回路、２１、２２…電子シャッタ用の垂直シフトレジスタ、２３…切換制御回路、２４…垂直駆動回路（パルスセレクタ）、ＰＤ…フォトダイオード、Ｔａ…垂直選択トランジスタ（行選択トランジスタ）、Ｔｂ…増幅トランジスタ、Ｔｃ…リセットトランジスタ、Ｔｄ…読み出しトランジスタ、ＴＨ…水平選択トランジスタ、VLIN…垂直信号線、HLIN…水平信号線。
【図１】
2007104728.tif 000003
【図２】
2007104728.tif 000004
【図３】
2007104728.tif 000005
【図４】
2007104728.tif 000006
【図５】
2007104728.tif 000007
【図６】
2007104728.tif 000008
【図７】
2007104728.tif 000009
【図８】
2007104728.tif 000010
【図９】
2007104728.tif 000011
【図１０】
2007104728.tif 000012
【図１１】
2007104728.tif 000013
【図１２】
2007104728.tif 000014
【図１３】
2007104728.tif 000015
【図１４】
2007104728.tif 000016
【図１５】
2007104728.tif 000017
【図１６】
2007104728.tif 000018
【図１７】
2007104728.tif 000019