(57)【要約】【課題】  アンテナを小型化してもアンテナ利得、効率が良い無線通信用半導体回路を提供する。【解決手段】  ＣＭＯＳ無線通信用半導体チップ１は、紙面の上部側に示す活性面１０上に形成された高周波信号入出力用線路１１と、紙面の下部側に示す非活性面２０上に形成された上記アンテナのパターン２１と、上記活性面１０と上記非活性面２０を貫通するように、予めウェハー３０に穴を開け、この穴に金属導体を充填して形成されたビアホール（Via Hole）３１とを備え、上記非活性面２０上に形成された上記アンテナ２１の給電点２１ｂに、上記ビアホール３１を経由して上記活性面１０に形成した上記高周波信号入出力線路１１を接続してなる。【選択図】  図１
2007281305.tif 000002
【特許請求の範囲】
【請求項１】
アンテナを内蔵した無線通信用集積回路において、
活性面上に形成された高周波信号入出力用の線路と、
非活性面上に形成されたアンテナのパターンと、
上記活性面と上記非活性面を貫通するように、予めウェハーに穴を開け、穴に金属導体を充填して形成されたビアホールとを備え、
上記非活性面上に形成された上記アンテナの給電点に、上記ビアホールを経由して上記活性面に形成した上記高周波信号入出力用線路を接続したことを特徴とする無線通信用集積回路。
【請求項２】
上記非活性面上のアンテナ・パターンは、薄膜プロセスで形成することを特徴とする請求項１記載の無線通信用集積回路。
【請求項３】
上記活性面上の高周波入出力用線路と上記非活性面のアンテナ給電点の間に挿入する、インピーダンス整合回路パターンを、上記活性面又は上記非活性面に形成することを特徴とする請求項１記載の無線通信用集積回路。
【請求項４】
上記非活性面と上記アンテナ・パターンとの間に磁性体膜を形成することを特長とする請求項１記載の無線通信用集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は無線通信用集積回路に関し、特に無線自動識別（radio frequency identification：ＲＦ−ＩＤ）、ブルートゥース（Bluetooth；登録商標）のような短距離無線伝送技術、無線ＬＡＮ、ＵＷＢ等の小型の無線通信に適用できる無線通信用集積回路に関する。
【背景技術】
【０００２】
無線自動識別（radio frequency identification：ＲＦ−ＩＤ）、ブルートゥース（Bluetooth；登録商標）のような短距離無線伝送技術、無線ＬＡＮ、ＵＷＢ等での無線通信では、無線通信用半導体回路の小型化が進んでいるが、アンテナ部分を如何に小型化するかが技術課題になっている。
【０００３】
下記特許文献１には、装置の大型化を防ぎ、組み立て、調整が不要で小型のマイクロ波送受信を行うために、半絶縁性又は絶縁性基板上に平面アンテナを形成し、上記基板の一部に半導体層に増幅器が形成されてなる半導体集積回路が開示されている。
【０００４】
下記特許文献２には、大電力化しやすくしかも小型で、高周波の損失を小さく抑えるために、同一半導体基板上にトランジスタとアンテナを一体形成し、トランジスタの入力電極または出力電極とアンテナの電極とを、引き出し電極なしに直接接続、もしくはインピーダンス整合回路を介して相互に接続する高周波半導体装置が開示されている。
【０００５】
下記特許文献３には、自動車用レーザ等に使用される高周波送受信装置の小型、簡素化を図るために、高周波回路を実装した平面回路を構成する誘電体基板と平面アンテナを構成する誘電体基板とをベースプレートの表と裏に直接接続し両者の高周波信号線路を前記導体板を貫通する同軸線路により接続する構成が開示されている。
【０００６】
下記特許文献４には、ＩＣチップと、ＩＣチップの能動面上又は裏面上に形成され、該ＩＣチップの内部回路に接続された、非接触通信によってデータ通信を行うためのアンテナコイルとを具備する半導体装置が開示されている。また、ＩＣチップと、ＩＣチップの裏面上に形成され、該ＩＣチップに接続された、非接触通信によってデータ通信を行うためのアンテナコイルと、前記アンテナコイルの一端に接続され、前記ＩＣチップに形成された第１のスルーホールと、前記ＩＣチップの裏面上に形成され、前記アンテナコイルの他端に接続された接続手段の一端と、前記接続手段の他端に接続され、前記ＩＣチップに形成された第２のスルーホールとを具備し、前記アンテナコイルは、前記第１のスルーホール、前記接続手段及び前記第２のスルーホールを介して前記ＩＣチップの内部回路に接続されている半導体装置が開示されている。
【０００７】
【特許文献１】特開昭６１−１８２３０２号公報
【特許文献２】特開昭６３−２７９６２０号公報
【特許文献３】特開２０００−５９１４０号公報
【特許文献４】特開２００５−９３８６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、従来の技術では、以下のような問題があった。第１にアンテナ寸法は、λg/2あるいはλg/4に比例するため、小型化が困難であった。ここで、λgは管内波長で周囲の誘電体により波長短縮が起きλg＝λ／√εeffとなる。また、λは真空自由空間中での波長であり、またεeffは実効比誘電率である。
【０００９】
第２にアンテナを小型にすると、その分、アンテナ利得，効率が劣化する。アンテナは共振器の一種であるから、その寸法は、λg/2あるいはλg/4でなくてもλg/n（nは正の整数）であれば良いので、ｎを大きくしても原理的には機能し、小型化できることになるが、その場合、Ｑ値が低下するので、アンテナ利得，効率が著しく劣化する。また実効比誘電率εeffを著しく大きくしての小型化でも容量成分が大きくなり同様にＱ値が低下する。
【００１０】
第３にアンテナと無線通信用半導体回路の配線接続が、半導体回路が小さくなればなるほど困難でコストの高い工程になる。
【００１１】
本発明は、上記実情に鑑みてなされたものであり、アンテナ＋無線通信半導体の合計の占めるスペースの小型化を達成する無線通信用半導体回路の提供を目的とする。また、アンテナを小型化してもアンテナ利得、効率が良い無線通信用半導体回路の提供を目的とする。また、アンテナと無線通信半導体の接合が容易な無線通信用半導体回路の提供を目的とする。また、アンテナの温度特性が安定している無線通信用半導体回路の提供を目的とする。また、アンテナを小型化してもアンテナの放射磁束の半導体特性への影響を防ぐことのできる無線通信用半導体回路の提供を目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る無線通信用半導体回路は、上記課題を解決するために、アンテナを内蔵した無線通信用集積回路において、高周波信号入出力用の線路が形成された活性面と、上記アンテナのパターンが形成された非活性面と、上記活性面と上記非活性面を貫通するように、予めウェハーに穴を開け、穴に金属導体を充填して形成されたビアホールとを備え、上記非活性面上に形成された上記アンテナの給電点に、上記ビアホールを経由して上記活性面に形成した上記高周波信号入出力用線路を接続したことを特徴とする。
【００１３】
上記ビアホールは、レーザ、エッチング、あるいは、光励起電解研磨と呼ばれる特殊な放電加工等により、予め、ウェハーに穴を開け、その後、鍍金や、溶融金属吸引法といった金属埋め込み技術等で、穴に金属導体を充填して形成される。
【００１４】
上記アンテナ・パターンを蒸着・スパッタ方式等の薄膜プロセスで形成することにより、微細なライン形状（ループ・アンテナ，スパイラル・アンテナ，ミアンダ・アンテナ等）を可能とする。
【発明の効果】
【００１５】
本発明に係る無線通信用集積回路は、アンテナ＋無線通信半導体の合計の占めるスペースの小型化を達成できる。また、アンテナを小型化してもアンテナ利得、効率が良い。また、アンテナと無線通信半導体の接合が容易である。また、アンテナの温度特性が安定している。また、アンテナを小型化してもアンテナの放射磁束の半導体特性への影響を防ぐことができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態について図面を参照しながら説明する。この実施の形態は、ＣＭＯＳの無線通信モジュールにアンテナを内蔵した構成のＣＭＯＳ無線通信用半導体チップである。無線自動識別（radio frequency identification：ＲＦ−ＩＤ）、ブルートゥース（Bluetooth；登録商標）のような短距離無線伝送技術、無線ＬＡＮ、ＵＷＢ等での無線通信に適用される。
【００１７】
図１に断面を示すように、ＣＭＯＳ無線通信用半導体チップ１は、紙面の上部側に示す活性面１０上に形成された高周波信号入出力用線路１１と、紙面の下部側に示す非活性面２０上に形成された上記アンテナのパターン２１と、上記活性面１０と上記非活性面２０を貫通するように、予めウェハー３０に穴を開け、この穴に金属導体を充填して形成されたビアホール（Via Hole）３１とを備え、上記非活性面２０上に形成された上記アンテナ２１の給電点２１ｂに、上記ビアホール３１を経由して上記活性面１０に形成した上記高周波信号入出力線路１１を接続してなる。
【００１８】
具体的には、ＣＭＯＳ無線通信用半導体チップの非活性面２０にアンテナ・パターン２１が設けられており、半導体チップの活性面１０上にあるＣＭＯＳフロントエンド回路の高周波信号入出力（ＲＦ Ｉ／Ｏ）端子１１ａから、半導体チップ１を貫通して延びるビアホール３１のアンテナ給電線２２ａが、アンテナ・パターン２１に達して接続されている。このビアホール３１は、レーザ、エッチング、あるいは、光励起電解研磨と呼ばれる特殊な放電加工等により、予め、ウェハーに穴を開け、その後、鍍金や、溶融金属吸引法といった金属埋め込み技術等で、穴に金属導体を充填して形成される。ビア直径は約5〜50μmである。
【００１９】
高周波信号入出力（ＲＦ Ｉ／Ｏ）端子１１ａ、高周波信号入出力用線路１１は、たとえばポリシリコン金属を材料とする。この高周波信号入出力用線路１１やＲＦ Ｉ／Ｏ端子１１ａは、ＣＭＯＳフロントエンド回路を構成している。高周波信号入出力用線路１１やＲＦ Ｉ／Ｏ端子１１ａは、酸化シリコンＳｉＯ２からなる絶縁膜１２により必要に応じて絶縁されている。基板３０はｎ型基板でありシリコンＳｉからなる。ＲＦ Ｉ／Ｏ端子１１ａとしては、入力信号端子Ｖin、出力信号端子Ｖoutがある。また、電源電圧端子ＶDDも活性面側に設けられている。
【００２０】
図２は、ＣＭＯＳ無線通信用半導体チップ１の外観斜視図である。半導体非活性面２０を上側に、半導体活性面１０を下側にして示している。非活性面２０上のアンテナ・パターン２１はミアンダ・アンテナである。一端を自由端（開放）２１ａとし、他端を給電線と接続するための給電点２１ｂとしている。
【００２１】
アンテナ・パターン２１は、蒸着・スパッタ等により金属薄膜を生成し、フォトリスグラフィーでパターン形成し、導体厚みを得るため鍍金をかける。
【００２２】
図３及び図４には半導体非活性面２０上に形成されるスパイラル・アンテナ２３及びループ・アンテナ２４の形状を示す。図３のスパイラル・アンテナ２３は、最内周の給電点２３ａからスパイラル状にアンテナが形成され、最外周には自由端（開放）２３ｂが形成されている。また、図４のループ・アンテナ２４は、最内周の給電点２４ａからループ状にアンテナが形成され、最外周にはグランド端２４ｂが形成されている。
【００２３】
アンテナ・パターンは、必要があれば、ポリイミド等をスピンコータで塗布し焼付けして絶縁層を形成し多層のアンテナ・パターンにすることも可能である。
【００２４】
スパイラル・アンテナ２３、ミアンダ・アンテナ２１、ループ・アンテナ２４のようなライン形状、コイル形状について、前述の方法であれば、パターン・ライン幅、ライン間隔共に約10μm程度まで細くすることができる。これは、導体断面が小さくターン数の多いインダクタ、即ち、高インダクタンスで高Ｑ値のアンテナを、小さい面積のエリアに形成できることを意味する。
【００２５】
以下、図５を参照して薄膜スパイラル・インダクタ２３について説明する。方形スパイラル・インダクタンスＬｓ［Ｈ］は、パターン・ライン幅Ｗ＝ライン間隔Ｓの場合、以下の式のようになる。
Ｌｓ［Ｈ］＝8.5×10-10Ｄo×ｎ5/3
＝8.5×10-10Ａ・Ｗ-5/3
ここで、Ｄo［cm］は外周の辺長であり、Ｄi［cm］は内周の辺長である。また、ｎはターン数、W［cm］はライン幅、S［cm］はライン間隔、Ａ［cm２］はコイルの表面積を表している。
【００２６】
例えば、ライン幅W、ライン間隔Sが共に10μm のスパイラル・インダクタならば、6mm角のスペースに巻き数150ターンのインダクタンスを形成できる。すると、
Ｌｓ［Ｈ］＝8.5×10-10Ｄo×ｎ5/3＝8.5×10-10×0.6×1505/3となり、約２μHの高インダクタンスに相当し、かつ、そのライン長は約1.8mで、Ｓｉ（シリコン）単結晶の比誘電率が約12であるので仮にこのスパイラル・インダクタの実効比誘電率を10とすれば、次の（１）式となり、輸送関連等に使用するＲＦ−ＩＤに使用できるような13.56MHzのλg/4アンテナとして機能することになる。また、インダクタンスが高いため、Ｑ値約100程度と高くできる。
【００２７】
【数１】
2007281305.tif 000003
【００２８】
もちろん、アンテナの使用周波数を高くするのは、インダクタ長を短くするだけなので、容易に可能であるし、周波数を低くすることも、前述の多層化技術（ポリイミド等をスピンコータで塗布し焼付けして絶縁層を形成し多層のアンテナ・パターンとする）を使えば、アンテナ外形を変えることなく可能である。このように本発明の無線通信用集積回路の具体例である、アンテナ内蔵ICでは、小さい外形のままで、広く様々な周波数範囲の用途に対応できる。
【００２９】
また、アンテナ・パターンの形成もスパッタ、ファオトリスグラフィーといった半導体と同様の工程であるため、余分な設備投資も少なく、かつ、全工程の加工寸法精度が高くなる。
【００３０】
これは、図６を用いて説明する、従来のようなアンテナと半導体の接合位置精度といった問題を防ぐことになる。図６は従来のアンテナ基板１００と無線通信用半導体回路１１０との接続を説明するための図である。LTCC,ＦＲ-４のようなアンテナ基板１００上にミアンダ・アンテナパターン１０１が形成されている。ＩＣ上に形成した、金あるいはハンダのバンプを介してフリップチップ接続されるのが一般的であった。しかし、基板の寸法精度が低いので、位置合わせには、画像処理機能を持った実装設備が必須となる。それでも、位置合わせに限界があるため、ＩＣのパッドの小型化、狭ピッチ化の制約になる。また、接合強度の向上のため、アンダーフィルム等の補強が必要となる。
【００３１】
これらの接合位置精度の問題は、本発明の実施の形態により、全工程の加工寸法精度が高くなることにより防ぐことができる。
【００３２】
また、当然、半導体チップの回路の形成されていない非活性面（裏面）を使用することで、半導体チップ上のスペースの利用効率が高く、小型化に有利である。従来のアンテナ内蔵ＩＣでは、スペースの利用効率が低かった。たとえば、アンテナ内蔵のモノリシックマイクロ波集積回路（monolithic microwave integrated circuit：ＭＭＩＣ）では、回路と同じ半導体活性面にアンテナを設けた構成であり、ＩＣのスペースの利用効率が良くなかった。当然、混成マイクロ波集積回路（hybrid microwave integrated circuit：ＨＭＩＣ）ではさらに回路、アンテナとも大型になるのでスペースの利用効率が良くなかった。
【００３３】
更に、Ｓｉ単結晶は、比誘電率が約12で樹脂材料よりも高く、従来のように、半導体の活性面上にポリイミド層を塗布してその上にアンテナを形成するよりも、小型化に有利である。また、Ｓｉ単結晶の比誘電率は、温度依存性が非常に少ないので、アンテナ特性も広い温度範囲で安定している。なお、従来は、ＩＣ活性面上に樹脂絶縁膜（ポリイミド等）と薄膜導体でアンテナを構成する例があった。ポリイミドのような樹脂は、比誘電率が低く、波長短縮による小型化の効果が期待できず、また誘電正接が高く、高周波での伝送損失が大きく、さらに比誘電率などの特性の温度依存性が高く、特性の安定に欠ける。
【００３４】
また、本実施の形態のＣＭＯＳ無線通信用半導体チップ（アンテナ内蔵ＩＣ）１では、半導体の活性面１０側にアンテナが無いので、図７のようにフリップチップ実装で基板４０上に塔載することも可能である。図７では、マザーボード（モジュールにとってのホストにあたる部分）に通信モジュールとしてＣＭＯＳ無線通信用半導体チップ１を非活性面（アンテナ・パターンが形成されている）２０を上面にし、下面をバンプ接続した例を示している。
【００３５】
また、本発明では、ビアホール３１を用いることで無線通信用半導体回路のRF I/O端１１と、アンテナ給電点２１ｂの距離を短くできるので、その間に整合回路は不要であるが、必要であれば、アンテナと同様の薄膜工程にて、半導体の活性面１０あるいは非活性面２０にインダクタとコンデンサから成る整合回路を形成することも可能である。図８は、ＩＣ活性面１０側の整合回路５０を示す断面図である。整合回路５０を構成する素子は、銅ポリイミド・プロセスで形成できるインダクタＬとコンデンサＣである。具体的には、スパイラルインダクタ、ミアンダライン、インターディジタルキャパシタ、層間キャパシタ、ＭＩＭキャパシタ等である。図９は、ＩＣ非活性面１０側の整合回路５０を示す断面図である。整合回路５０を構成する素子は、銅ポリイミド・プロセスで形成できるインダクタＬとコンデンサＣである。また、アンテナ・パターン形成時の薄膜工程にて、インダクタを形成することもできる。
【００３６】
更に、半導体非活性面上のライン形状、コイル形状アンテナと半導体非活性面の間に、図１０のように磁性体膜６０を形成することで、アンテナのインダクタンスを高めて高Ｑ値にすることや、その磁束が半導体の特性に影響を与えるのを防ぐことができる。この図１０は、非活性面２０上にはスパイラル・アンテナが形成されている。磁性体膜は、ＰＩ中に形成され、磁束の流れが半導体部分に入るのを防いでいる。
【００３７】
通常、スパイラル形状等のコイルは、発生させる磁束が周辺回路や部品との間に誘導性の結合を発生させ、周辺回路への漏話等、雑音の原因となる。それ故、コイル形状のアンテナから周辺回路を離して配置することが必須で、ＲＦ ＩＤ等の小型化，薄型化の妨げになる（図１１参照）。図１０のように、磁性体膜６０を配置することで、磁束の通過経路から半導体回路部分を外すことで、小型化してもコイルアンテナの影響を受けにくいアンテナ内蔵IC、および、それを搭載した小型電子機器の形成が可能となる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態となるＣＭＯＳ無線通信用半導体チップの断面図である。
【図２】ＣＭＯＳ無線通信用半導体チップの外観斜視図である。
【図３】スパイラル・アンテナの形状を示す図である。
【図４】ループ・アンテナの形状を示す図である。
【図５】薄膜スパイラル・インダクタを説明するための図である。
【図６】従来のアンテナ基板と無線通信用半導体回路との接続を説明するための図である。
【図７】ＣＭＯＳ無線通信用半導体チップをフリップチップ実装で基板上に塔載した状態を示す図である。
【図８】ＩＣ活性面側の整合回路を示す断面図である。
【図９】ＩＣ非活性面側の整合回路を示す断面図である。
【図１０】ＣＭＯＳ無線通信用半導体チップの非活性面側に形成した磁性体膜の効果を説明するための図である。
【図１１】ＣＭＯＳ無線通信用半導体チップの非活性面側に磁性体膜を形成しない場合の状態を説明するための図である。
【符号の説明】
【００３９】
１  ＣＭＯＳ無線通信用半導体チップ、１０  活性面側、１１  高周波信号入出力用線路、１２  絶縁膜、２０  非活性面側、２１  アンテナパターン、３０  ｎ型基板、３１  ビアホール
【図１】
2007281305.tif 000004
【図２】
2007281305.tif 000005
【図３】
2007281305.tif 000006
【図４】
2007281305.tif 000007
【図５】
2007281305.tif 000008
【図６】
2007281305.tif 000009
【図７】
2007281305.tif 000010
【図８】
2007281305.tif 000011
【図９】
2007281305.tif 000012
【図１０】
2007281305.tif 000013
【図１１】
2007281305.tif 000014