(57)【要約】【課題】被試験デバイスの消費電流の変化に伴う電源電圧の変動量を効率的に計測する。【解決手段】被試験デバイスに供給される電源電圧の変動を試験する試験装置であって、  被試験デバイスの電源入力端子に電源電圧を供給する電源部と、被試験デバイスの電源入力端子に供給される電源電圧に応じた周波数のクロック信号を出力する発振器と、クロック信号の周波数を計測する計測部とを備える。例えば、発振器は、ループ状に接続された奇数個の否定論理素子のうち、いずれかの否定論理素子の出力信号をクロック信号として出力するものであり、否定論理素子は、被試験デバイスの電源入力端子に供給される電源電圧に応じた電圧を電圧源として動作する。【選択図】図１
2007071622.tif 000002
【特許請求の範囲】
【請求項１】
被試験デバイスに供給される電源電圧の変動を試験する試験装置であって、
前記被試験デバイスの電源入力端子に前記電源電圧を供給する電源部と、
前記被試験デバイスの前記電源入力端子に供給される前記電源電圧に応じた周波数のクロック信号を出力する発振器と、
前記クロック信号の周波数を計測する計測部と
を備える試験装置。
【請求項２】
前記発振器は、ループ状に接続された奇数個の否定論理素子のうち、いずれかの前記否定論理素子の出力信号を前記クロック信号として出力するものであり、
少なくとも１つの前記否定論理素子は、前記被試験デバイスの前記電源入力端子に供給される前記電源電圧に応じた電圧を電圧源として動作する
請求項１に記載の試験装置。
【請求項３】
前記電源電圧のＤＣ成分を除去するフィルタ部を更に備え、
前記発振器は、ＤＣ成分が除去された前記電源電圧に応じた周波数の前記クロック信号を出力する
請求項１に記載の試験装置。
【請求項４】
前記計測部は、予め定められた基準期間内における前記クロック信号のパルス数を計測することにより前記クロック信号の周波数を計測し、
当該試験装置は、前記基準期間ごとの前記クロック信号のパルス数を順次記憶する記憶部を更に備える
請求項１に記載の試験装置。
【請求項５】
前記計測部が計測した周波数に基づいて、前記電源電圧の変動量が許容範囲内であるか否かを判定する電源判定部を更に備える
請求項１に記載の試験装置。
【請求項６】
前記電源判定部は、前記計測部が計測した周波数が、予め設定された基準範囲外となったことを条件として、前記被試験デバイスが不良であると判定する
請求項５に記載の試験装置。
【請求項７】
前記被試験デバイスの信号端子に対して前記被試験デバイスを動作させる試験信号を供給する試験信号供給部を更に備え、
前記計測部は、前記被試験デバイスに前記試験信号を供給しない場合および供給する場合のそれぞれについて前記クロック信号の周波数を計測し、
前記電源判定部は、前記被試験デバイスに前記試験信号を供給しない場合および供給する場合の前記クロック信号の周波数の差に基づいて、前記電源電圧の変動量が許容範囲内であるか否かを判定する
請求項５に記載の試験装置。
【請求項８】
前記被試験デバイスの信号端子に対して前記被試験デバイスを動作させる試験信号を供給する試験信号供給部を更に備え、
前記試験信号供給部は、前記被試験デバイスをスタンバイ状態から動作状態に遷移させて、予め指定された試験信号を供給し、
前記電源判定部は、前記計測部が計測した周波数に基づいて、前記被試験デバイスが前記スタンバイ状態から前記動作状態に遷移して前記試験信号に応じて動作したことによる前記電源電圧の変動量が許容範囲内であるか否かを判定する
請求項５に記載の試験装置。
【請求項９】
当該試験装置は、
前記被試験デバイスの信号端子に対して前記被試験デバイスを動作させる試験信号を供給する試験信号供給部と、
前記試験信号に応じて前記被試験デバイスが出力する出力信号に基づいて、前記被試験デバイスの良否を判定する良否判定部と
を更に備え、
前記電源判定部は、前記良否判定部により前記被試験デバイスが不良と判定され、かつ、前記電源電圧の変動量が前記許容範囲内でないことを条件として、前記電源電圧の異常により前記被試験デバイスの動作不良が生じたと判定する
請求項５に記載の試験装置。
【請求項１０】
前記試験信号供給部は、前記電源電圧の異常により前記被試験デバイスの動作不良が生じたと判定されたことを条件として、前記被試験デバイスの動作周波数を低下させた状態で前記試験信号を再び供給する
請求項９に記載の試験装置。
【請求項１１】
前記試験信号供給部は、前記電源電圧の異常により前記被試験デバイスの動作不良が生じたと判定されたことを条件として、前記電源電圧の変動量に応じて前記被試験デバイスのバックゲート電圧を変更して前記試験信号を再び供給する
請求項９に記載の試験装置。
【請求項１２】
被試験デバイスに供給される電源電圧の変動を試験する試験方法であって、
前記被試験デバイスの電源入力端子に前記電源電圧を供給する電源段階と、
前記被試験デバイスの前記電源入力端子に供給される前記電源電圧に応じた周波数のクロック信号を出力する発振段階と、
前記クロック信号の周波数を計測する計測段階と
を備える試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置および試験方法に関する。特に本発明は、被試験デバイスに供給される電源電圧の変動を試験する試験装置および試験方法に関する。
【背景技術】
【０００２】
半導体デバイスの試験装置は、半導体デバイスが仕様を満たすか否かを試験する。試験装置により行われる試験の一つに電源電圧変動解析試験がある。試験装置は、電源電圧変動解析試験を行う場合、半導体デバイスをスタンバイ状態から最大動作状態に遷移させることにより消費電流を変化させ、電源電圧の変動を計測する。
従来、電源電圧変動解析試験においては、半導体デバイスの電源電圧の変動をアナログデジタルコンバータ（以下、ＡＤＣという。）により直接計測するのが一般的であった。
【０００３】
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＡＤＣを用いて電源電圧の変動を計測する場合、試験装置の回路規模が大きくなる。また、ＡＤＣを用いて電源電圧の変動を計測する場合、測定精度を高くすることも困難である。
そこで本発明は、上記の課題を解決することのできる試験装置および試験方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００５】
本発明の第１の形態によると、被試験デバイスに供給される電源電圧の変動を試験する試験装置であって、被試験デバイスの電源入力端子に電源電圧を供給する電源部と、被試験デバイスの電源入力端子に供給される電源電圧に応じた周波数のクロック信号を出力する発振器と、クロック信号の周波数を計測する計測部とを備える試験装置を提供する。
発振器は、ループ状に接続された奇数個の否定論理素子のうち、いずれかの否定論理素子の出力信号をクロック信号として出力するものであり、少なくとも１つの否定論理素子は、被試験デバイスの電源入力端子に供給される電源電圧に応じた電圧を電圧源として動作してもよい。
【０００６】
電源電圧のＤＣ成分を除去するフィルタ部を更に備え、発振器は、ＤＣ成分が除去された電源電圧に応じた周波数のクロック信号を出力してもよい。計測部は、予め定められた基準期間内におけるクロック信号のパルス数を計測することによりクロック信号の周波数を計測し、当該試験装置は、基準期間ごとのクロック信号のパルス数を順次記憶する記憶部を更に備えてもよい。計測部が計測した周波数に基づいて、電源電圧の変動量が許容範囲内であるか否かを判定する電源判定部を更に備えてもよい。電源判定部は、計測部が計測した周波数が、予め設定された基準範囲外となったことを条件として、被試験デバイスが不良であると判定してもよい。
【０００７】
被試験デバイスの信号端子に対して被試験デバイスを動作させる試験信号を供給する試験信号供給部を更に備え、計測部は、被試験デバイスに試験信号を供給しない場合および供給する場合のそれぞれについてクロック信号の周波数を計測し、電源判定部は、被試験デバイスに試験信号を供給しない場合および供給する場合のクロック信号の周波数の差に基づいて、電源電圧の変動量が許容範囲内であるか否かを判定してもよい。
被試験デバイスの信号端子に対して被試験デバイスを動作させる試験信号を供給する試験信号供給部を更に備え、試験信号供給部は、被試験デバイスをスタンバイ状態から動作状態に遷移させて、予め指定された試験信号を供給し、電源判定部は、計測部が計測した周波数に基づいて、被試験デバイスがスタンバイ状態から動作状態に遷移して試験信号に応じて動作したことによる電源電圧の変動量が許容範囲内であるか否かを判定してもよい。
【０００８】
当該試験装置は、被試験デバイスの信号端子に対して被試験デバイスを動作させる試験信号を供給する試験信号供給部と、試験信号に応じて被試験デバイスが出力する出力信号に基づいて、被試験デバイスの良否を判定する良否判定部とを更に備え、電源判定部は、良否判定部により被試験デバイスが不良と判定され、かつ、電源電圧の変動量が許容範囲内でないことを条件として、電源電圧の異常により被試験デバイスの動作不良が生じたと判定してもよい。
【０００９】
試験信号供給部は、電源電圧の異常により被試験デバイスの動作不良が生じたと判定されたことを条件として、被試験デバイスの動作周波数を低下させた状態で試験信号を再び供給してもよい。試験信号供給部は、電源電圧の異常により被試験デバイスの動作不良が生じたと判定されたことを条件として、電源電圧の変動量に応じて被試験デバイスのバックゲート電圧を変更して試験信号を再び供給してもよい。
【００１０】
本発明の第２の形態によると、被試験デバイスに供給される電源電圧の変動を試験する試験方法であって、被試験デバイスの電源入力端子に電源電圧を供給する電源段階と、被試験デバイスの電源入力端子に供給される電源電圧に応じた周波数のクロック信号を出力する発振段階と、クロック信号の周波数を計測する計測段階とを備える試験方法を提供する。
【００１１】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【００１２】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１３】
図１は、本実施形態にかかる試験装置１０の構成を示す。
本実施形態にかかる試験装置１０は、半導体デバイス等の被試験デバイス１（以下、ＤＵＴ１と称する。）を試験する。より具体的には、試験装置１０は、ＤＵＴ１の電源入力端子１ａに供給される電源電流を変動させる試験信号を供給し、ＤＵＴ１の消費電流の変化に伴う電源電圧Ｖｄｄの変動量を効率的に計測する。
【００１４】
試験装置１０は、試験信号供給部１１と、良否判定部１２と、電源部１３と、フィルタ部１４と、発振部１５と、計測部１６と、記憶部１７と、電源判定部１８と、試験制御部１９とを備える。
試験信号供給部１１は、ＤＵＴ１を動作させる試験信号をＤＵＴ１の信号端子１ｂに供給する。試験信号供給部１１は、タイミング発生部２１と、パターン発生部２２と、波形成形部２３とを有する。
【００１５】
タイミング発生部２１は、試験信号を供給する試験期間を定める基準クロック及び試験信号を変化させるタイミングを定めるタイミングエッジを生成する。パターン発生部２２は、試験パターンを記憶しており、記憶している試験パターンを基準クロックに応じて出力する。なお、試験パターンとは、ＤＵＴ１の信号端子１ｂに供給する試験信号の波形を定めるための情報である。波形成形部２３は、パターン発生部２２が出力する試験パターン及びタイミング発生部２１が発生するタイミングエッジに基づき、試験信号を成形する。波形成形部２３は、成形した試験信号をＤＵＴ１の各信号端子１ｂに供給する。
【００１６】
良否判定部１２は、試験信号供給部１１から供給される試験信号に応じてＤＵＴ１が出力する出力信号を期待値と比較することにより、ＤＵＴ１の良否を判定する。より具体的には、良否判定部１２は、出力信号が期待値と同一と判断すればＤＵＴ１は良品であると判定し、出力信号が期待値と同一ではないと判断すればＤＵＴ１は不良であると判定する。
【００１７】
電源部１３は、ＤＵＴ１の電源入力端子１ａに電源電圧Ｖｄｄを供給する。電源部１３は、当該試験装置１０の各部が動作するための電圧源とは別の独立した電圧源である。従って、電源電圧Ｖｄｄの変動は、試験信号供給部１１のタイミング発生部２１が発生する基準クロックの周波数に対してはなんら影響を与えない。もっとも、電源部１３は、当該試験装置１０の電圧源と同じであってもよい。
【００１８】
フィルタ部１４は、ＤＵＴ１の電源入力端子１ａに供給される電源電圧Ｖｄｄを入力する。そして、フィルタ部１４は、入力された電源電圧ＶｄｄのＤＣ成分を除去し、抽出したＡＣ成分を所定の電圧レベルに重畳して出力する。これにより、フィルタ部１４は、所定の電圧レベルを基準とし、電源電圧Ｖｄｄの変動量に応じて変動する電圧を出力する。
【００１９】
発振部１５は、フィルタ部１４から供給された電圧に応じた周波数のクロック信号を発生する。すなわち、発振部１５は、ＤＣ成分が除去された電源電圧Ｖｄｄに応じた周波数のクロック信号を出力する。本実施の形態においては、発振部１５は、電源電圧Ｖｄｄが高くなれば周波数が高くなり、電源電圧Ｖｄｄが小さくなれば周波数が低くなるクロック信号を発生する。
【００２０】
計測部１６は、発振部１５から出力されたクロック信号の周波数を計測する。より具体的には、計測部１６は、予め定められた基準期間内（例えば、基準クロックの所定周期の間）におけるクロック信号のパルス数を計測する。また、計測部１６は、これに代えて、例えば試験パターンに従って定められる期間内におけるクロック信号のパルス数を計測してもよく、さらに、その計測期間を適宜変更してもよい。
記憶部１７は、計測部１６により計測された基準期間毎のクロック信号のパルス数を順次記憶する。
【００２１】
電源判定部１８は、記憶部１７が記憶している各基準期間のクロック信号のパルス数を読み出して、電源電圧Ｖｄｄの変動量が許容範囲内であるか否かを判定する。より具体的には、電源判定部１８は、ＤＵＴ１に試験信号を供給しない場合および供給する場合のクロック信号の周波数の差に基づいて、電源電圧の変動量が許容範囲内であるか否かを判定する。また、試験信号供給部１１は、ＤＵＴ１をスタンバイ状態から動作状態に遷移させて予め指定された試験信号を供給する。そして、電源判定部１８は、計測部１６が計測した周波数に基づいて、ＤＵＴ１がスタンバイ状態から動作状態に遷移して試験信号に応じて動作したことによる電源電圧Ｖｄｄの変動量が許容範囲内であるか否かを判定する。
試験制御部１９は、当該試験信号供給部１１の全体を制御する。
【００２２】
図２は、フィルタ部１４の構成の一例を示す。
フィルタ部１４は、例えば、スイッチ２５と、コンデンサ２６と、プルダウン抵抗２７と、プルアップ抵抗２８とを有する。
スイッチ２５は、一方の端子２５ａがＤＵＴ１の電源入力端子１ａに接続され、他方の端子２５ｂがコンデンサ２６の一方の端子に接続される。スイッチ２５は、試験制御部１９からの制御信号に応じて端子２５ａ，２５ｂ間を接続又は開放する。プルダウン抵抗２７及びプルアップ抵抗２８は、第１の電位＋Ｖと第２の電位−Ｖとの間に直列接続されている。コンデンサ２６は、スイッチ２５が接続されていない側の端子がプルダウン抵抗２７及びプルアップ抵抗２８の接続点に接続されているとともに、発振部１５に接続されている。
【００２３】
このような構成のフィルタ部１４は、ハイパスフィルタとして機能する。従って、フィルタ部１４は、プルダウン抵抗２７及びプルアップ抵抗２８により抵抗分割された電位を中心に、電源電圧Ｖｄｄの変動量に応じて変動する電圧を発振部１５に供給する。
【００２４】
図３は、自己ループ発振回路で構成された発振部１５を示す。
自己ループ発振回路で構成された発振部１５は、例えば、ループ状に接続された奇数個（本例では３個）の否定論理素子３１（３１−１，３１−２，３１−３）を有し、いずれか一つの否定論理素子３１（３１−１，３１−２，３１−３）の出力信号をクロック信号として出力する。各否定論理素子３１は、フィルタ部１４から出力された電圧が駆動電圧源として与えられている。つまり、各否定論理素子３１は、ＤＵＴ１の電源入力端子１ａに供給される電源電圧Ｖｄｄに応じた電圧を電圧源として動作する。
【００２５】
このような発振部１５は、否定論理素子３１の電源電圧が低下した場合、否定論理素子３１の立ち上がり時間が長くなる結果、否定論理素子３１の電源電圧が上昇すれば周期が短くなるクロック信号を発生する。これにより発振部１５は、ＤＵＴ１の電源入力端子１ａに供給される電源電圧Ｖｄｄに応じた周波数のクロック信号を発生する。
【００２６】
なお、発振部１５は、電圧に応じた周波数のクロック信号を発生することができれば、自己ループ発振回路でなくてもよい。また、自己ループ発振回路で構成された発振部１５は、少なくとも１つの否定論理素子３１がＤＵＴ１の電源入力端子１ａに供給される電源電圧Ｖｄｄに応じた電圧を電圧源として動作すればよい。
【００２７】
図４は、電源電圧変動試験の試験手順を示したフローチャートである。また、図５は、図４のステップＳ１５からステップＳ１７まで測定装置１０の動作タイミングを示す。図５の（Ａ）はタイミング発生部２１から発生される基準クロック、（Ｂ）は試験制御部１９から発生される試験開始信号、（Ｃ）は試験期間中に論理Ｈとなるテストサイクル信号、（Ｄ）はある信号端子１ｂに供給される試験信号、（Ｅ）はＤＵＴ１の消費電流、（Ｆ）はＤＵＴ１の電源入力端子１ａに供給される電源電圧Ｖｄｄ、（Ｇ）は、発振部１５から出力されたクロック信号のパルス数の基準期間毎のカウント値、をそれぞれ示す。
【００２８】
まず、試験制御部１９は、基準期間の測定回数を設定する（ステップＳ１１）。より具体的には、試験装置１０は、何周期分の基準周期に亘ってクロック信号のパルス数を測定するかを設定する。
続いて、試験制御部１９は、試験開始信号をＨ論理とし、測定を開始する（ステップＳ１２）。試験が開始すると、計測部１６は、基準期間毎にクロック信号のパルス数を計測する。記憶部１７は、計測部１６が計測したパルス数を順次記憶する。このとき、試験制御部１９は、ＤＵＴ１に対して試験信号を供給せずにＤＵＴ１をスタンバイ状態とする。このため、計測部１６は、電源電圧Ｖｄｄが定常状態である時のクロック信号のカウント値を測定する。
続いて、試験制御部１９は、設定した測定回数分の基準期間が経過した場合、測定を終了する（ステップＳ１３）。
続いて、電源判定部１８は、記憶部１７に記憶されているデータを読み出す（ステップＳ１４）。
【００２９】
続いて、試験制御部１９は、試験開始信号をハイ論理とし、測定を開始する（ステップＳ１５，時刻ｔ１）。試験が開始すると、計測部１６は、クロック信号のパルス数の計測を開始する（時刻ｔ２）。記憶部１７は、計測部１６が計測したパルス数を順次記憶する。なお、このときはまだ、試験制御部１９がＤＵＴ１に対して試験信号を供給されておらず、ＤＵＴ１は、スタンバイ状態となっている。
続いて、試験制御部１９は、テストサイクル信号の論理をハイとするとともにＤＵＴ１に対して試験信号の供給を開始して、ＤＵＴ１をスタンバイ状態から動作状態に遷移させる（ステップＳ１６，時刻ｔ６）。
【００３０】
ここで、時刻ｔ６において、ＤＵＴ１がスタンバイ状態から動作状態に遷移すると、ＤＵＴ１の消費電流は、急激に増加する。ＤＵＴ１の電流の消費が急激に増加すると、電源電圧Ｖｄｄは、一時的に減少する。電源電圧Ｖｄｄのレベルが減少した場合、電源部１３は、フィードバック制御により電源電圧Ｖｄｄを上昇させて定常値に戻す（時刻ｔ７）。ここで、発振部１５から出力されるクロック信号は、電源電圧Ｖｄｄの変動に伴い周波数が変動する。この結果、計測部１６のカウント値は、スタンバイ状態から動作状態に遷移した時に減少し（時刻ｔ６）、その後に定常値に戻る（時刻ｔ７）。
【００３１】
続いて、試験制御部１９は、設定した測定回数分の基準期間が経過した場合、測定を終了する（ステップＳ１７）。
続いて、電源判定部１８は、記憶部１７に記憶されているデータを読み出す（ステップＳ１８）。
【００３２】
続いて、電源判定部１８は、スタンバイ状態と動作状態とのクロック信号のカウント値の差を算出し、その差に基づいて電源電圧Ｖｄｄの変動量が許容値内であるか否かを判定する（ステップＳ１９）。より具体的には、電源判定部１８は、カウント値の差が所定の閾値以上であるか否かを求め、所定の閾値以上であれば変動量が許容値外であると判定し、所定の閾値未満であれば変動量が許容範囲内であると判定する。
そして、判定が終了すると、試験装置１０は、試験を終了する。
【００３３】
以上のように試験装置１０は、ＤＵＴ１に対して供給する電源電圧Ｖｄｄの変動をクロック信号の周波数に変換し、その周波数をカウンタにより測定する。これにより、試験装置１０は、効率的にＤＵＴ１に対して供給する電源電圧Ｖｄｄの変動を測定できる。
【００３４】
また、試験装置１０は、基準期間毎に得られたクロック信号のパルス数をカウントしている。従って、試験装置１０は、ノイズによって各パルスの周期に誤差が発生したとしても、その誤差を平均化することができ、ノイズの影響を低減して測定精度を向上させることができる。
【００３５】
なお、以上のような測定に限らず、試験装置１０では、計測部１６が計測した周波数が、予め設定された基準範囲外となったことを条件として、前記被試験デバイスが不良であると判定してもよい。これにより、試験装置１０は、ＤＵＴ１に対して一般的な試験をしながら電源電圧の変動量の試験も同時に行えることとなり、測定時間を短縮することができる。
【００３６】
また、試験装置１０の電源判定部１８は、良否判定部１２によりＤＵＴ１が不良と判定され、かつ、電源電圧Ｖｄｄの変動量が許容範囲内でないことを条件として、電源電圧Ｖｄｄの異常によりＤＵＴ１の動作不良が生じたと判定してもよい。これにより試験装置１０は、電源電圧Ｖｄｄの異常によるＤＵＴ１の動作不良を効率的に判断できる。
【００３７】
また、ＤＵＴ１は、電源電圧Ｖｄｄの異常により動作不良が生じたと判定した場合であっても、動作クロック周波数を下げれば正常に動作する可能性がある。そのため、試験信号供給部１１は、電源電圧Ｖｄｄの異常によりＤＵＴ１の動作不良が生じたと判定されたことを条件として、ＤＵＴ１の動作周波数を低下させた状態で試験信号を再び供給して、ＤＵＴ１が動作状態における測定を再度行い（ステップＳ１５〜１８）、再測定結果を用いて再度の判定処理を行ってもよい（ステップＳ１９）。
【００３８】
また、ＤＵＴ１は、電源電圧Ｖｄｄの異常により動作不良が生じたと判定した場合であっても、半導体チップのサブストレートに印加するバックゲート電圧を調整することによって正常に動作する可能性がある。そのため、試験信号供給部１１は、電源電圧Ｖｄｄの異常によりＤＵＴ１の動作不良が生じたと判定されたことを条件として、ＤＵＴ１のバックゲート電圧を調整した状態で試験信号を再び供給し、ＤＵＴ１が動作状態における測定を再度行い（ステップＳ１５〜１８）、再測定結果を用いて再度の判定処理を行ってもよい（ステップＳ１９）。
【００３９】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００４０】
【図１】本実施形態にかかる試験装置１０の構成を示す。
【図２】本実施形態にかかるフィルタ部１４の構成の一例を示す。
【図３】本実施形態にかかる発振部１５の回路例を示す。
【図４】電源電圧変動試験の試験手順を示したフローチャートである。
【図５】試験装置の各信号のタイミングチャートを示す。
【符号の説明】
【００４１】
１  ＤＵＴ
１ａ  電源入力端子
１ｂ  信号端子
１０  試験装置
１１  試験信号供給部
１２  良否判定部
１３  電源部
１４  フィルタ部
１５  発振部
１６  計測部
１７  記憶部
１８  電源判定部
１９  試験制御部
２１  タイミング発生部
２２  パターン発生部
２３  波形成形部
２５  スイッチ
２６  コンデンサ
２７  プルダウン抵抗
２８  プルアップ抵抗
３１  否定論理素子
【図１】
2007071622.tif 000003
【図２】
2007071622.tif 000004
【図３】
2007071622.tif 000005
【図４】
2007071622.tif 000006
【図５】
2007071622.tif 000007