(57)【要約】【課題】  モードＳ応答データのエラー訂正率を向上する二次監視レーダ装置及びエラー訂正方法を提供する。【解決手段】  モードＳトランスポンダからの応答信号の波形に基づいてモードＳ応答データのビットごとにエラーの可能性があるかどうかを信頼性判断部１２５で判断して信頼性データを生成し、この信頼性データに基づいて、エラー訂正処理部１２８でモードＳ応答データのエラーの可能性があるビットを１ビットずつ訂正し、すべてのエラーが解消するまで繰り返しエラー訂正処理を実行する。【選択図】  図７
2007071623.tif 000002
【特許請求の範囲】
【請求項１】
モードＳトランスポンダを搭載する航空機に質問信号を送信する送信手段と、
この送信手段により送信された前記質問信号に対する前記モードＳトランスポンダからの応答信号を受信する受信手段と、
前記応答信号を２値化処理して応答データを生成する２値化処理手段と、
前記応答信号の波形に基づいて、前記応答データのビットごとにエラーの可能性があるかどうかを判断してビットごとの信頼性データを生成する信頼性判断手段と、
前記信頼性データに基づいて前記応答データのエラーの可能性があるビットを１ビットずつ訂正し、すべてのエラーを解消するまで繰り返しエラー訂正処理を実行するエラー訂正手段と
を有することを特徴とする二次監視レーダ装置。
【請求項２】
前記エラー訂正手段は、エラーの可能性があるビットの数が予め設定した訂正実行指定数以下の場合にエラー訂正処理を実行することを特徴とする請求項１に記載の二次監視レーダ装置。
【請求項３】
モードＳトランスポンダを搭載する航空機を監視する二次監視レーダ装置が送信する質問信号に対する応答データのエラーを訂正するエラー訂正方法であって、
前記モードＳトランスポンダからの応答信号の波形に基づいて、前記応答信号を２値化処理して生成される応答データのビットごとにエラーの可能性があるかどうかを判断してビットごとの信頼性データを生成する信頼性判断ステップと、
前記信頼性データに基づいて前記応答データのエラーの可能性があるビットを１ビットずつ訂正し、すべてのエラーを解消するまで繰り返しエラー訂正処理を実行するエラー訂正ステップと
を有することを特徴とするエラー訂正方法。
【請求項４】
エラーの可能性があるビットの数が予め設定した訂正実行指定数以下であるかどうかを判断する訂正実行数判断ステップを有し、
前記エラー訂正ステップは、エラーの可能性があるビットの数が前記訂正実行指定数以下の場合にエラー訂正を実行することを特徴とする請求項３に記載のエラー訂正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モードＳトランスポンダを搭載する航空機を監視する二次監視レーダ（Secondary Surveillance Radar：ＳＳＲ）装置、及びＳＳＲ装置の質問信号に対する応答データのエラーを訂正するエラー訂正方法に関する。
【背景技術】
【０００２】
ＳＳＲモードＳは、航空機に搭載されているトランスポンダに対して質問信号を送信し、その質問信号に対する様々な情報を応答信号として受信することにより航空管制のための監視に関わる情報を取得する装置である。トランスポンダには、従来から使用されているＡＴＣＲＢＳトランスポンダと、モードＳトランスポンダの２種類がある。
【０００３】
ＳＳＲモードＳでは、質問信号の送信期間をオールコール期間とロールコール期間とに分け、ビーム照射期間（ビームドエル）内で航空機の捕捉を行う。オールコール期間は、モードＳトランスポンダ及びＡＴＣＲＢＳトランスポンダを捕捉するための期間である。ロールコール期間は、モードＳトランスポンダに対する個別質問およびその応答のための期間である。
【０００４】
ところで、モードＳトランスポンダの応答データでは、モードＳトランスポンダ，ＡＴＣＲＢＳトランスポンダのフルーツや電波環境の悪化のためエラーが発生し、ＳＳＲモードＳが正常に応答を把握することができないことがある。このためＳＳＲモードＳでは、モードＳ応答データのエラーを訂正する処理が行われる。
【０００５】
なお、モードＳ応答データのエラー訂正処理に関する技術が非特許文献１に開示される。
【非特許文献１】ICAO(国際民間航空機関)、“MANUAL OF THE SECONDARY SURVEILLANCE RADAR (SSR) SYSTEMS(Doc 9684)”,SECOND EDITION-1998,Appendix1“MODE S CYCLIC POLYNOMIAL ERROR DETECTION AND CORRECTION”
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のエラー訂正処理方法では、モードＳ応答データにおいてエラー位置の間隔が２４bit以内の場合は訂正することができるが、２４bitより離れた位置のエラーパルスは訂正することができない場合がある。ところが実環境上では、エラーパルスが２４bitより離れて発生することも多く、モードＳ応答データのエラー訂正率が低下するという問題があった。
【０００７】
本発明は、上記の課題を解決するためになされたもので、モードＳ応答データのエラー訂正率を向上する二次監視レーダ装置及びエラー訂正方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するため、請求項１記載の発明は、モードＳトランスポンダを搭載する航空機に質問信号を送信する送信手段と、この送信手段により送信された前記質問信号に対する前記モードＳトランスポンダからの応答信号を受信する受信手段と、前記応答信号を２値化処理して応答データを生成する２値化処理手段と、前記応答信号の波形に基づいて、前記応答データのビットごとにエラーの可能性があるかどうかを判断してビットごとの信頼性データを生成する信頼性判断手段と、前記信頼性データに基づいて前記応答データのエラーの可能性があるビットを１ビットずつ訂正し、すべてのエラーを解消するまで繰り返しエラー訂正処理を実行するエラー訂正手段とを有することを特徴とする。
【０００９】
請求項２記載の発明は、前記エラー訂正手段は、エラーの可能性があるビットの数が予め設定した訂正実行指定数以下の場合にエラー訂正処理を実行することを特徴とする。
【００１０】
請求項３記載の発明は、モードＳトランスポンダを搭載する航空機を監視する二次監視レーダ装置が送信する質問信号に対する応答データのエラーを訂正するエラー訂正方法であって、前記モードＳトランスポンダからの応答信号の波形に基づいて、前記応答信号を２値化処理して生成される応答データのビットごとにエラーの可能性があるかどうかを判断してビットごとの信頼性データを生成する信頼性判断ステップと、前記信頼性データに基づいて前記応答データのエラーの可能性があるビットを１ビットずつ訂正し、すべてのエラーを解消するまで繰り返しエラー訂正処理を実行するエラー訂正ステップとを有することを特徴とする。
【００１１】
請求項４記載の発明は、エラーの可能性があるビットの数が予め設定した訂正実行指定数以下であるかどうかを判断する訂正実行数判断ステップを有し、前記エラー訂正ステップは、エラーの可能性があるビットの数が前記訂正実行指定数以下の場合にエラー訂正を実行することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、モードＳトランスポンダからの応答信号の波形に基づいて応答データのビットごとにエラーの可能性があるかどうかを判断して信頼性データを生成し、この信頼性データに基づいて応答データのエラーの可能性があるビットを１ビットずつ訂正し、すべてのエラーが解消するまで繰り返しエラー訂正処理を実行するので、モードＳ応答データのエラー訂正率を向上することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の二次監視レーダ装置及びエラー訂正方法を実施するための最良の形態について、図面を参照して説明する。
【００１４】
図１は本発明の実施の形態に係る二次監視レーダ装置と機上側装置を示す概略構成図である。
【００１５】
二次監視レーダ装置１００は、インタロゲータ１とアンテナ２とを備える。インタロゲータ１は、アンテナ２を介して監視空域に質問信号を送信し応答信号を受信する送受信機１ａと、質問信号を生成し応答信号から航空機ごとのターゲットレポートを取得して出力する信号処理部１ｂとを備える。二次監視レーダ装置１００は地上に設置され、機上側装置２００を搭載した航空機を捕捉する。
【００１６】
機上側装置２００は航空機に搭載され、トランスポンダ３とアンテナ４とを備える。トランスポンダ３はモードＳトランスポンダ又はＡＴＣＲＢＳトランスポンダである。トランスポンダ３は、二次監視レーダ装置１００からの質問信号を受信して応答信号を返信する送受信機３ａと、受信した質問信号に対する応答信号を生成する信号処理部３ｂとを備える。
【００１７】
図２は図１に示す二次監視レーダ装置の構成をより詳細に示すブロック図である。図２に示すように二次監視レーダ装置１００は、質問信号を送信し、応答信号を受信するアンテナ２と、質問信号を生成する送信制御部１６と、送信制御部１６で生成する質問信号の送信チャネルを管理するチャネル管理部１５と、送信制御部１６で生成された質問信号をサーキュレータ１１に出力する送信機１ａ１と、送信機１ａ１からの質問信号をアンテナ２に出力し、アンテナ２からの応答信号を受信機１ａ２に出力するサーキュレータ１１と、応答信号を受信し、モードＳ応答処理部１２又はＡＴＣＲＢＳ応答処理部１３のいずれかに出力する受信機１ａ２と、モードＳ応答信号に対するモードＳ応答データを生成するモードＳ応答処理部１２と、ＡＴＣＲＢＳ応答信号に対するモードＡ／Ｃ応答データを生成するＡＴＣＲＢＳ応答処理部１３と、チャネル管理部１５を制御する監視処理部１４とを備える。
【００１８】
監視処理部１４は、相関処理部１４ａを備える。相関処理部１４ａは、モードＳ応答データを取得し、これらのモードＳ応答データに対して既知の相関処理を施す。また相関処理部１４ａは、モードＡ／Ｃ応答データを取得し、これらのモードＡ／Ｃ応答データに対して既知の相関処理を施す。
【００１９】
ここで、図２に示す二次監視レーダ装置１００の動作を説明する。質問信号の送信期間はオールコール期間とロールコール期間とに分けられる。まずオールコール期間では、送信制御部１６は、インタロゲータ識別ＩＩを含む質問信号を生成して送信機１ａ１に出力する。インタロゲータ識別ＩＩは、二次監視レーダ装置１００のインタロゲータ１に付与されている識別番号であり、例えばＩＩ＝１５が質問信号にセットされる。送信機１ａ１は、サーキュレータ１１を介してアンテナ２に送信信号を出力する。
【００２０】
そして、アンテナ２は、監視空域に質問信号を送信して、この質問信号を受信した航空機のトランスポンダからの応答信号を受信し、サーキュレータ１１を介して受信機１ａ２に応答信号を出力する。
【００２１】
そして、受信機１ａ２は、モードＳトランスポンダからのモードＳ応答信号をモードＳ応答処理部１２に出力し、ＡＴＣＲＢＳトランスポンダからのモードＡ／Ｃ応答信号をＡＴＣＲＢＳ応答処理部１３に出力する。
【００２２】
モードＳ応答処理部１２は、オールコール期間では、モードＳ応答信号に対するモードＳオールコール応答データを生成して監視処理部１４に出力する。また、モードＳオールコール応答データに含まれるインタロゲータ識別ＩＩが、質問信号に含まれるインタロゲータ１自らのインタロゲータ識別ＩＩ＝１５と一致するかどうかを判断する。一致するモードＳオールコール応答データは次に行う相関処理の対象となり、一致しないモードＳオールコール応答データは処理対象外となる。また、モードＳ応答処理部１２は、モードＳアドレスをモードＳオールコール応答データから取得する。モードＳアドレスは、各航空機のトランスポンダに割り当てられた識別番号であり、例えばモードＳアドレス“８０１０１５”がモードＳオールコール応答データの中に含まれる。
【００２３】
ＡＴＣＲＢＳ応答処理部１３は、ＡＴＣＲＢＳ応答信号に対するモードＡ／Ｃ応答データを生成して監視処理部１４に出力する。
【００２４】
そして、相関処理部１４ａは、モードＳオールコール応答データを取得し、これらのモードＳオールコール応答データに対して既知の相関処理を施す。その結果に基づいて相関処理部１４ａは、同じ航空機から送出されたモードＳ応答信号を特定する。また相関処理部１４ａは、モードＡ／Ｃ応答データを取得し、これらのモードＡ／Ｃ応答データに対して既知の相関処理を施す。その結果に基づいて相関処理部１４ａは、同じ航空機から送出されたモードＡ／Ｃ応答信号を特定する。
【００２５】
その後、ロールコール期間に移り、監視処理部１４は、相関処理部１４ａでの相関処理結果に基づいて、航空機が存在する距離、方向を示す位置情報をチャネル管理部１５に出力する。そして、チャネル管理部１５は、位置情報に基づいて、送信制御部１６で生成する質問信号の送信チャネルを管理する。
【００２６】
そして、送信制御部１６は、オールコール期間のモードＳオールコール応答データから取得したモードＳアドレス“８０１０１５”を含む質問信号を生成して送信機１ａ１に出力する。送信機１ａ１は、サーキュレータ１１を介してアンテナ２に質問信号を出力する。
【００２７】
そして、アンテナ２は、監視空域に質問信号を送信して、この質問信号を受信した航空機のモードＳトランスポンダからの応答信号を受信し、サーキュレータ１１を介して受信機１ａ２に応答信号を出力する。受信機１ａ２は、モードＳトランスポンダからのモードＳ応答信号をモードＳ応答処理部１２に出力する。
【００２８】
モードＳ応答処理部１２は、モードＳ応答信号に対するモードＳロールコール応答データを生成して監視処理部１４に出力する。また、モードＳロールコール応答データに含まれるモードＳアドレスが、質問信号のモードＳアドレス“８０１０１５”と一致するかどうかを判断する。一致するモードＳロールコール応答データは次に行う相関処理の対象となり、一致しないモードＳロールコール応答データは処理対象外となる。
【００２９】
そして、相関処理部１４ａは、モードＳロールコール応答データを取得し、これらのモードＳロールコール応答データに対して既知の相関処理を施し、ターゲットレポートを出力する。
【００３０】
次に、モードＳ応答処理部１２について説明する。まず、従来のモードＳ応答処理部における処理について説明する。図３は従来の二次レーダ装置におけるモードＳ応答処理部の構成を示すブロック図である。
【００３１】
図３に示すように、従来の二次レーダ装置におけるモードＳ応答処理部１２Ａは、モードＳ応答信号のプリアンブルパルスを検出するプリアンブルパルス検出部１２１と、モードＳ応答信号を２値化処理してモードＳ応答データを生成する２値化処理部１２２と、モードＳ応答データのパルス列から“０”，“１”の判定を行い、パリティ部分（ＡＰ又はＰＩフィールド）をデコードする処理（以下デコード処理と記述）を行うデコード処理部１２３と、インタロゲータ識別ＩＩ又はモードＳアドレスの比較を行うエラー判定処理部１２４と、モードＳ応答データのビットごとにエラーの可能性があるかどうかを判断して信頼性データを生成する信頼性判断部１２５と、モードＳ応答データのエラー訂正を行うエラー訂正処理部１２６と、エラー訂正処理部１２６でエラー訂正されたモードＳ応答データに対してエラー判定処理部１２４と同様の処理を行うエラー判定処理部１２７とを備える。
【００３２】
まず、プリアンブルパルス検出部１２１は、モードＳ応答信号であることを示すプリアンブルパルスを検出し、モードＳ応答信号と検出ネーブルを２値化処理部１２２に出力し、モードＳ応答信号を信頼性判断部１２５に出力する。
【００３３】
２値化処理部１２２は、モードＳ応答信号を２値化処理してモードＳ応答データを生成し、デコード処理部１２３に出力する。デコード処理部１２３は、モードＳ応答データのデコード処理を行いデコードされたモードＳ応答データをエラー判定処理部１２４に出力する。
【００３４】
そして、エラー判定処理部１２４は、オールコール期間においては、モードＳ応答データに含まれるインタロゲータ識別ＩＩが、質問信号に含まれるインタロゲータ１自らのインタロゲータ識別ＩＩ＝１５と一致するかどうかを判断する。また、ロールコール期間においては、モードＳ応答データに含まれるモードＳアドレスが、質問信号のモードＳアドレス“８０１０１５”と一致するかどうかを判断する。一致する場合は、質問に対する正常な応答であるとして、モードＳ応答データを相関処理部１４ａに出力する。一方、一致しない場合は、エラー判定処理部１２４は、モードＳ応答データをエラー訂正処理部１２６に出力する。
【００３５】
信頼性判断部１２５は、モードＳ応答信号の波形に基づいて応答データのビットごとにエラーの可能性があるかどうかを判断して信頼性データを生成し、この信頼性データをエラー判定処理部１２４に出力する。
【００３６】
その後、エラー訂正処理部１２６は、信頼性データに基づいて、エラー判定処理部１２４から入力されたモードＳ応答データに対して既知のエラー訂正処理を行い、エラー訂正されたモードＳ応答データをエラー判定処理部１２７に出力する。
【００３７】
そして、エラー判定処理部１２７は、エラー判定処理部１２４と同様の処理を行い、一致する場合は、質問に対する正常な応答であるとして、モードＳ応答データを相関処理部１４ａに出力する。一致しない場合は、モードＳ応答データは相関処理部１４ａで処理対象外であるとして破棄される。
【００３８】
図４はモードＳ応答データを示す図、図５はモードＳ応答データのエラー訂正ができる例を示す図、図６はモードＳ応答データのエラー訂正ができない例を示す図である。
【００３９】
図４に示すように、モードＳ応答データは、モードＳ応答であることを示す８μｓのプリアンブルパルスと、３２bit又は８８bitのプロトコルフィールドと、２４bitのＡＰフィールド又はＰＩフィールドを表す部分とからなる。最後の２４bitの部分がＡＰフィールドとなるのは個別質問時の応答データであり、ＰＩフィールドとなるのはオールコール質問時の応答データである。
【００４０】
図５に示すモードＳ応答データは、１bit目と２bit目とに干渉波があり、１bit目は本来“１”であるのに“０”と判断され、２bit目は本来“０”であるのに“１”と判断される例を示す。また、図６に示すモードＳ応答データは、１bit目と５６bit目とに干渉波があり、１bit目は本来“１”であるのに“０”と判断され、５６bit目は本来“０”であるのに“１”と判断される例を示す。
【００４１】
図３に示す従来のモードＳ応答処理部１２Ａでは、エラー位置の間隔が２４bit以内の場合は訂正することができるが、２４bitより離れている場合はエラーを訂正することができなかった。つまり、図５に示すモードＳ応答データのエラーは訂正することができるが、図６に示すモードＳ応答データは、エラー位置の間隔が２４bitより離れているため訂正することができない。
【００４２】
ここで、本発明の実施の形態のモードＳ応答処理部１２について説明する。図７は本発明の実施の形態の二次レーダ装置におけるモードＳ応答処理部の構成を示すブロック図である。図７に示すモードＳ応答処理部１２の構成要素において、図３と同一の構成要素については、同一番号をつけることによりその説明は省略する。
【００４３】
図７において図３に示すモードＳ応答処理部１２Ａと異なる点は、エラー訂正処理部１２８が追加された点である。エラー訂正処理部１２８は、エラー訂正処理部１２６でエラー訂正処理された後、エラー判定処理部１２７で一致しないと判定されたモードＳ応答データについて、信頼性データに基づいてエラー訂正処理を行う。
【００４４】
ここで、エラー訂正処理部１２８でエラー訂正処理を行う手順を説明する。図８は本発明の実施の形態のエラー訂正処理の手順を示すフローチャートである。
【００４５】
まず、ステップＳ１０では、エラー訂正処理部１２８は、信頼性判断部１２５から入力される信頼性データに基づいて、エラー判定処理部１２７から入力されるモードＳ応答データの中に信頼性の低いビットがあるかどうかを判断する。信頼性の低いビットがある（ＹＥＳ）ときはステップＳ２０に進む。信頼性の低いビットがない（ＮＯ）ときはエラー訂正することができないため、モードＳ応答データは相関処理部１４ａで処理対象外であるとして破棄される。
【００４６】
次に、ステップＳ２０では、エラー訂正処理部１２８は、信頼性の低いビットの数ｎが訂正実行指定数以下であるかどうかを判断する。訂正実行指定数以下である（ＹＥＳ）ときはステップＳ３０に進み、訂正実行指定数以下でない（ＮＯ）ときはエラー訂正することが困難なため、モードＳ応答データは相関処理部１４ａで処理対象外であるとして破棄される。
【００４７】
エラー訂正処理部１２８のエラー訂正処理では、最大２ｎ−１回の計算を実施する。例えばｎ＝１０であると１０２３回の計算を実施する必要がある。しかし、信頼性の低いビットの数ｎが大きい場合は、エラー訂正処理を実施してもエラー訂正できる確率が低くなる。例えば、２機の航空機のモードＳ応答が重なっている場合はエラー訂正できる確率はほとんどない。このため、訂正実行指定数を予め設定し、信頼性の低いビットの数ｎが訂正実行指定数より多い場合は訂正処理を実行しないように制限を設けている。
【００４８】
次に、ステップＳ３０では、エラー訂正処理部１２８は、信頼性の低いビットを１bitずつ“０”から“１” 又は“１”から“０”に変更し、ＡＰフィールド又はＰＩフィールドをデコードする。
【００４９】
次に、ステップＳ４０では、エラー訂正処理部１２８は、オールコール期間においては、モードＳ応答データに含まれるインタロゲータ識別ＩＩが、質問信号に含まれるインタロゲータ１自らのインタロゲータ識別ＩＩと一致するかどうかを判断する。また、ロールコール期間においては、モードＳ応答データに含まれるモードＳアドレスが、質問信号のモードＳアドレスと一致するかどうかを判断する。一致する（ＹＥＳ）ときは、エラーが訂正された正常な応答であるとして、モードＳ応答データを相関処理部１４ａに出力する。一致しない（ＮＯ）ときは、ステップＳ５０に進む。
【００５０】
そして、ステップＳ５０では、エラー訂正処理部１２８は、信頼性の低いビットの変更処理を２ｎ−１回実行したかどうかを判断する。２ｎ−１回実行した（ＹＥＳ）ときは、エラー訂正することができないため、モードＳ応答データは相関処理部１４ａで処理対象外であるとして破棄される。２ｎ−１回実行していない（ＮＯ）ときは、ステップＳ３０に戻って以降の処理を繰り返す。
【００５１】
ここで、エラー訂正の手順を具体的に説明する。図９はモードＳ応答データと信頼性データの関係を示す図、図１０は１回目の変更処理を示す図、図１１は２回目の変更処理を示す図、図１２は３回目の変更処理を示す図である。図９において、信頼性データ“０”は、エラーである可能性が高く、信頼性が低いことを示し、信頼性データ“１”は、信頼性が高いことを示す。
【００５２】
図９では、１bit目と５６bit目とが信頼性データ“０”となっており、モードＳ応答データが誤って判定されている可能性を表している。この場合は、信頼性の低いビットの数ｎ＝２であるので、信頼性の低いビットの変更処理を２２−１＝３回実行する。
【００５３】
まず１回目は、エラー訂正処理部１２８は、図１０に示すように、モードＳ応答データの１bit目を“０”から“１”に変更し、ＡＰフィールド又はＰＩフィールドをデコードし、モードＳアドレス又はインタロゲータ識別ＩＩが一致するかどうかを判断する。一致すればこの１bit目が間違った値で判断されたものとし、この１bit目の値を変更し、エラー訂正できたものとする。一致しなければ、２回目の処理に移る。
【００５４】
２回目は、エラー訂正処理部１２８は、図１１に示すように、モードＳ応答データの１bit目と５６bit目とを“０”から“１”に変更し、ＡＰフィールド又はＰＩフィールドをデコードし、モードＳアドレス又はインタロゲータ識別ＩＩが一致するかどうかを判断する。一致すれば１bit目と５６bit目の値を変更し、エラー訂正できたものとする。一致しなければ、３回目の処理に移る。
【００５５】
３回目は、エラー訂正処理部１２８は、図１２に示すように、モードＳ応答データの５６bit目を“０”から“１”に変更し、ＡＰフィールド又はＰＩフィールドをデコードし、モードＳアドレス又はインタロゲータ識別ＩＩが一致するかどうかを判断する。一致すれば５６bit目の値を変更し、エラー訂正できたものとする。一致しなければ、エラー訂正することができないものと判断する。
【００５６】
このように、本発明の実施の形態に係る二次監視レーダ装置及びエラー訂正方法によれば、モードＳトランスポンダからの応答信号の波形に基づいてモードＳ応答データのビットごとにエラーの可能性があるかどうかを信頼性判断部１２５で判断して信頼性データを生成し、この信頼性データに基づいてエラー訂正処理部１２８でモードＳ応答データのエラーの可能性があるビットを１ビットずつ訂正し、すべてのエラーが解消するまで繰り返しエラー訂正処理を実行するので、２４bitより離れた位置のエラーを訂正することができる。また、２４bit以内の複数のエラーを訂正することができる。このため、モードＳ応答データのエラー訂正率を向上することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態に係る二次監視レーダ装置と機上側装置を示す概略構成図である。
【図２】図１に示す二次監視レーダ装置の構成をより詳細に示すブロック図である。
【図３】従来の二次レーダ装置におけるモードＳ応答処理部の構成を示すブロック図である。
【図４】モードＳ応答データを示す図である。
【図５】モードＳ応答データのエラー訂正ができる例を示す図である。
【図６】モードＳ応答データのエラー訂正ができない例を示す図である。
【図７】本発明の実施の形態の二次レーダ装置におけるモードＳ応答処理部の構成を示すブロック図である。
【図８】本発明の実施の形態のエラー訂正処理の手順を示すフローチャートである。
【図９】モードＳ応答データと信頼性データの関係を示す図である。
【図１０】１回目の変更処理を示す図である。
【図１１】２回目の変更処理を示す図である。
【図１２】３回目の変更処理を示す図である。
【符号の説明】
【００５８】
１    インタロゲータ
１ａ，３ａ    送受信機
１ｂ，３ｂ    信号処理部
２，４    アンテナ
３    トランスポンダ
１ａ１    送信機
１ａ２    受信機
１１    サーキュレータ
１２，１２Ａ    モードＳ応答処理部
１３    ＡＴＣＲＢＳ応答処理部
１４    監視処理部
１４ａ    相関処理部
１５    チャネル管理部
１６    送信制御部
１００    二次監視レーダ装置
１２１    プリアンブルパルス検出部
１２２    ２値化処理部
１２３    デコード処理部
１２４，１２７    エラー判定処理部
１２５    信頼性判断部
１２６，１２８    エラー訂正処理部
２００    機上側装置
【図１】
2007071623.tif 000003
【図２】
2007071623.tif 000004
【図３】
2007071623.tif 000005
【図４】
2007071623.tif 000006
【図５】
2007071623.tif 000007
【図６】
2007071623.tif 000008
【図７】
2007071623.tif 000009
【図８】
2007071623.tif 000010
【図９】
2007071623.tif 000011
【図１０】
2007071623.tif 000012
【図１１】
2007071623.tif 000013
【図１２】
2007071623.tif 000014