(57)【要約】【課題】庇部を有する電極の庇部下の空洞を絶縁膜で埋め込むことで、層間絶縁膜や配線の段切れ、配線の短絡等を防止することを可能とする。【解決手段】基板１０に形成された導電層（エミッタキャップ層１５）に接続されるもので庇部２０ａ有するコンタクト電極（エミッタ電極）２０と、エミッタ電極２０の庇部２０ａ下の空洞２８部分に埋め込まれた絶縁膜３１と、エミッタ電極２０および絶縁膜３１側部を被覆する層間絶縁膜２１と、層間絶縁膜２１に形成された接続孔２４を通じてエミッタ電極２０に接続されるとともに、層間絶縁膜２１上をエミッタ電極２０上より電極周辺部に配設されている配線２７とを備えたことを特徴とする。【選択図】図１
2007281273.tif 000002
【特許請求の範囲】
【請求項１】
基板に形成された導電層に接続されるもので庇部を有する電極と、
前記電極の庇部下の空洞部分に埋め込まれた絶縁膜と、
前記電極および前記絶縁膜側部を被覆する層間絶縁膜と、
前記層間絶縁膜に形成された接続孔を通じて前記電極に接続されるとともに、前記層間絶縁膜上を前記電極上より前記電極周辺部に配設されている配線と
を備えたことを特徴とする半導体装置。
【請求項２】
導電層を有する基板上に形成された第１レジスト膜に開口部を形成し、該第１レジスト膜をリフロー処理して該第１レジスト膜の開口部側に丸みを形成する工程と、
前記開口部を通じて前記導電層に接続され、前記第１レジスト膜上にかかるように電極を形成する工程と、
前記電極下部の前記第１レジスト膜を除去して、庇部を有するように該電極を形成する工程と、
前記電極の庇部下の空洞部分を少なくとも埋め込む絶縁膜を形成する工程と、
前記電極の庇部下の空洞部分を埋め込む絶縁膜のみを残す工程と、
前記電極および前記絶縁膜側部を被覆する層間絶縁膜を形成する工程と、
前記層間絶縁膜に接続孔を形成し、該接続孔を通じて前記電極に接続されるとともに、前記層間絶縁膜上を前記電極上より前記電極周辺部に配設される配線を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記絶縁膜は塗布法により形成する
ことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜は感光性樹脂膜からなり、
前記感光性樹脂膜を形成した後に露光、現像処理を行うことで、前記電極の庇部下の空洞部分を埋め込むように感光性樹脂膜を残す
ことを特徴とする請求項２記載の半導体装置の製造方法。
【請求項５】
前記絶縁膜を形成した後にエッチバック処理を行うことで、前記電極の庇部下の空洞部分を埋め込むように絶縁膜を残す
ことを特徴とする請求項２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
庇型金属電極が用いられる半導体装置の一例として、ヘテロ接合バイポーラトランジスタがある。このヘテロ接合バイポーラトランジスタは、基板上に複数の半導体層を積層して構成される。以下、その詳細を図４および図５によって説明する。
【０００３】
図４に示すように、ヘテロ接合バイポーラトランジスタ１０１は、インジウムリン（ＩｎＰ）基板１１０上に、インジウムガリウムヒ素（ＩｎＧａＡｓ）からなるサブコレクタ層１１１、インジウムリン（ＩｎＰ）からなるコレクタ層１１２、インジウムガリウムヒ素（ＩｎＧａＡｓ）からなるベース層１１３、インジウムリン（ＩｎＰ）からなるエミッタ層１１４、インジウムガリウムヒ素（ＩｎＧａＡｓ）からなるエミッタキャップ層１１５が順に積層され、サブコレクタ層１１１、ベース層１１２、エミッタキャップ層１１５にそれぞれコンタクト電極１１８、１１９、１２０を介して接続された配線１２５、１２６、１２７が層間絶縁膜１２１に形成された接続孔１２２、１２３、１２４を通じて接続されている構成となっている。
【０００４】
上記各層は、基板１１０上に、サブコレクタ層１１１、コレクタ層１１２、ベース層１１３、エミッタ層１１４、エミッタキャップ層１１５を順に積層して形成した後、エミッタキャップ層１１５とエミッタ層１１４、ベース層１１３とコレクタ層１１２、サブコレクタ層１１１の３段階に形成される。その形成方法はフォトリソグラフィー工程とエッチング（またはミリング）工程とを繰り返すことでメサ構造が形成される。
【０００５】
すなわち、第１段階では、エミッタキャップ層１１５の上面にマスクを形成し、周辺領域をベース層１１３の上面までエッチングし、エミッタメサ構造を形成する。第２段階では、ベース層１１３とコレクタメサ構造を形成するためにエミッタ層１１４上面および側面をマスクして、周辺領域をサブコレクタ層１１１までエッチングする。第３段階では、サブコレクタメサ構造を形成するためにエミッタキャップ１１５とエミッタ層１１４、ベース層１１３とコレクタ層１１２の上面と側面をマスクしてその周辺領域を基板１０までエッチングする。
【０００６】
上記コンタクト電極１１８、１１９、１２０の金属膜形成では、エミッタ面積の縮小やセルフアライン構造の構築などを目的として庇型金属電極が用いられることが多くなってきている。庇型金属電極の形成方法としては、レジスト膜を形成し、そのレジスト膜に形成した開口部を埋め込むように金属膜を形成し、さらに金属膜を電極形状にパターニングした後、レジスト膜を除去することで庇型金属電極を形成する方法がある（例えば、特許文献１参照）。
【０００７】
また、庇状金属電極を形成する方法として、レジストリフローを用いる方法がある。その方法を図５によって説明する。
【０００８】
図５（１）に示すように、エミッタキャップ層１１５上にレジスト膜を形成した後、リソグラフィー技術によってレジスト膜をパターニングし、エミッタ電極がエミッタキャップ層１１５に接続される開口部１５２を有するレジストパターン１５１を形成する。その後、金属電極の庇部のカバレッジを良好にすべく、レジストパターン１５１を１６０℃〜１８０℃でリフロー処理して、丸みが形成されたレジストパターン１５１にする。続いてエミッタ電極を形成するための金属膜１４０を、例えばスパッタリングもしくは蒸着法によって、チタン（Ｔｉ）層１４１上に金（Ａｕ）層１４２を積層させて成膜する。その後、エミッタ電極を形成するために用いるレジストマスク１４３を形成する。
【０００９】
次に、図５（２）に示すように、ＲＩＥ（リアクティブイオンエッチング）またはミリングにて上記金属膜１４０を加工して、金属膜１４０からなる庇型のエミッタ電極１２０を形成する。その後にドライアッシングとレジスト剥離液を用いて、レジストマスク１４３〔前記図５（１）参照〕とともにエミッタ電極１２０の庇部１２０ａ下のレジストパターン１５１を除去する。このようにして、庇型の金属電極からなるエミッタ電極１２０が形成される。
【００１０】
次に、図５（３）に示すように、化学的気相成長法（ＣＶＤ：Chemical Vapor Deposition）により、層間絶縁膜１２１を窒化膜で形成し、エミッタ電極１２０と上部配線とを接続するための接続孔１２４を、レジストマスク（図示せず）を用いた反応性イオンエッチング（ＲＩＥ）により形成する。
次に、図５（４）に示すように、上記エミッタ電極１２０に上記接続孔１２４を通じて接続する上部金属配線１２７を形成し、金属配線形成が完了する。
【００１１】
しかしながら、図５（４）に示すように、エミッタ電極１２０を庇型金属電極とした場合、庇部１２０ａ下が空洞１２８となっている部分は、ＣＶＤ法で成膜しても層間絶縁膜１２１で埋めることが難しく、その空洞１２８によって層間絶縁膜１２１の埋め込み不良や段切れを引き起こす。この原因は、化学的反応によって堆積させているＣＶＤ法であっても、庇部１２０ａ下部の空洞１２８などの陰となる部分への膜堆積が少ないためである。
【００１２】
その後、上部金属配線１２７を形成すると、エミッタ電極１２０の庇部１２０ａによる段差部にて、上部金属配線１２７の段切れや層間絶縁膜１２１の膜堆積が少ない部分へ金属配線材料の侵入による配線ショートの問題が生じる。
【００１３】
上記段切れおよび配線ショートを防止するために、層間絶縁膜１２１の厚膜化による対策が挙げられる。しかしながら、層間絶縁膜１２１の厚膜化では、エミッタ電極１２０の庇部１２０ａ以外の部分では、層間絶縁膜１２１が不必要に厚く形成されて、例えば孔の加工が困難となる等、加工上の問題など予期せぬ問題が起こりやすくなる。また、実際には庇部１２０ａ下部に層間絶縁膜１２１が埋め込まれず、空洞１２８が形成され、その空洞１２８の部分へはＣＶＤによって発生するガスが充満するため、後工程への影響が懸念される。
【００１４】
また減圧ＣＶＤ法を用いることで、庇部１２０ａ下部への堆積を多くし、埋め込める可能性があるが、減圧ＣＶＤ法では成膜温度が６００℃以上の高温成膜となるので、熱処理効果によるデバイス特性悪化が懸念されることから使用することが困難となっている。
【００１５】
【特許文献１】特開２００３−１００７７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
解決しようとする問題点は、庇型の電極では、庇下部の空洞部分に層間絶縁膜を埋め込むことが困難であるため、庇部で層間絶縁膜の段切れが生じ、その部分での金属配線の段切れや、庇下部に入り込んだ金属配線材料による短絡等が発生する点である。
【００１７】
本発明は、庇型の電極で庇部下に形成される空洞を埋め込むことで、配線の段切れや短絡を防止することを課題とする。
【課題を解決するための手段】
【００１８】
請求項１に係る本発明は、基板に形成された導電層に接続されるもので庇部有する電極と、前記電極の庇部下の空洞部分に埋め込まれた絶縁膜と、前記電極および前記絶縁膜側部を被覆する層間絶縁膜と、前記層間絶縁膜に形成された接続孔を通じて前記電極に接続されるとともに、前記層間絶縁膜上を前記電極上より前記電極周辺部に配設されている配線とを備えたことを特徴とする。
【００１９】
請求項１に係る本発明では、庇部有する電極の庇部下の空洞部分が絶縁膜によって埋め込まれているので、電極および絶縁膜側部を被覆する層間絶縁膜は庇部で段切れを生じることなく形成されている。これによって、層間絶縁膜上に形成される配線も庇部で段切れを生じることなく形成されている。また、空洞部分が絶縁膜で埋め込まれているので、配線を形成する材料が空洞部分に入り込むことは無い。したがって、配線の短絡が防止できる構造となっている。
【００２０】
請求項２に係る本発明は、導電層を有する基板上に形成された第１レジスト膜に開口部を形成し、該第１レジスト膜をリフロー処理して該第１レジスト膜の開口部側に丸みを形成する工程と、前記開口部を通じて前記導電層に接続され、前記第１レジスト膜上にかかるように電極を形成する工程と、前記電極下部の前記第１レジスト膜を除去して、庇部を有するように該電極を形成する工程と、前記電極の庇部下の空洞部分を少なくとも埋め込む絶縁膜を形成する工程と、前記電極の庇部下の空洞部分を埋め込む絶縁膜のみを残す工程と、前記電極および前記絶縁膜側部を被覆する層間絶縁膜を形成する工程と、前記層間絶縁膜に接続孔を形成し、該接続孔を通じて前記電極に接続されるとともに、前記層間絶縁膜上を前記電極上より前記電極周辺部に配設される配線を形成する工程とを備えたことを特徴とする。
【００２１】
請求項２に係る本発明では、庇部有する電極の庇部下の空洞部分を絶縁膜によって埋め込むので、電極および絶縁膜側部を被覆する層間絶縁膜は庇部で段切れを生じることなく形成される。これによって、層間絶縁膜上に形成される配線も庇部で段切れを生じることなく形成される。また、空洞部分が絶縁膜で埋め込まれているので、配線を形成する材料が空洞部分に入り込むことは無い。したがって、配線の短絡が防止できる構造が製造される。
【発明の効果】
【００２２】
請求項１に係る本発明によれば、庇部を有する電極の庇部下が絶縁膜で埋め込まれているため、庇部での配線の段切れや短絡を防止できるので、デバイス特性に優れた信頼性の高い半導体装置を提供できるという利点がある。
【００２３】
請求項２に係る本発明によれば、庇部有する電極の庇部下の空洞部分を絶縁膜によって埋め込むため、庇部で段切れや短絡を生じることなく配線を形成することができるので、デバイス特性に優れた信頼性の高い半導体装置を製造できるという利点がある。
【発明を実施するための最良の形態】
【００２４】
本発明の半導体装置に係る一実施の形態を、図１の概略構成断面図によって説明する。図１では、半導体装置の一例としてへテロ接合バイポーラトランジスタを示し、（１）図では半導体装置の本発明部分の拡大図を示し、（２）図では半導体装置の全体構成図を示す。
【００２５】
図１に示すように、基板１０上に、サブコレクタ層１１、コレクタ層１２、ベース層１３、エミッタ層１４、エミッタキャップ層１５が順に積層されている。また、サブコレクタ層１１に接続するコンタクト電極（コレクタ電極）１８、ベース層１２に接続するコンタクト電極（ベース電極）１９、エミッタキャップ層１５に接続するコンタクト電極（エミッタ電極）２０が形成されている。さらに、それらを被覆する層間絶縁膜２１が形成されていて、この層間絶縁膜２１に形成された接続孔２２、２３、２４を介して、コレクタ電極１８に接続する配線２５、ベース電極１９に接続する配線２６、エミッタ電極２０に接続する配線２７が形成されている。
【００２６】
上記基板１０は、例えば１３族−１５族半導体基板からなる。例えばｎ型あるいはｐ型のＧａＡｓ基板を用いる。もしくはインジウムリン（ＩｎＰ）基板を用いる。
【００２７】
上記サブコレクタ層１１は、例えばインジウムガリウムヒ素（ＩｎＧａＡｓ）層からなる。またコレクタ層１２は、例えばインジウムリン（ＩｎＰ）層からなり、ベース層１３は、例えばインジウムガリウムヒ素（ＩｎＧａＡｓ）層からなり、エミッタ層１４は、例えばインジウムリン（ＩｎＰ）層からなる。さらにエミッタキャップ層１５は、例えばインジウムガリウムヒ素（ＩｎＧａＡｓ）層からなる。このように、サブコレクタ層１１〜エミッタキャップ層１５の各化合物半導体層は、上記基板１０上に順次エピタキシャル成長させた活性層を含む複数の１３族−１５族化合物半導体からなる。
【００２８】
また、各コンタクト電極１８、１９、２０および各配線２５、２６、２７は、例えば下層より、チタン（Ｔｉ）層、金（Ａｕ）層を積層して構成されている。このコンタクト電極１８、１９、２０および配線２５、２６、２７は、上記２層構造に限定されるものではなく、電極・配線としての機能を成す構造であれば、如何なる構造であってもよい。例えば、チタン、チタン酸化物、チタン窒化物、白金、金、銅、アルミニウム合金のいずれかを積層して形成されたものを用いることができる。例えば３層構造の構成として、下層より、チタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層という構成をとることもできる。
【００２９】
上記各コンタクト電極１８、１９、２０は、例えば、チタン（Ｔｉ）層４１、金（Ａｕ）層４２とからなり、例えばコンタクト電極（エミッタ電極）２０であればエミッタキャップ層１５とのコンタクト部周囲が庇状に形成されている。
【００３０】
以下、各コンタクト電極１８、１９、２０を代表してエミッタ電極２０を主に説明する。したがって、エミッタ電極２０以外のコンタクト電極１８、１９も、エミッタ電極２０と同様の構成をとることができる。上記エミッタ電極２０の庇部２０ａ下の空洞２８には絶縁膜３１が埋め込まれている。この絶縁膜３１は、低誘電率膜で形成されることが好ましく、例えばポリイミドで形成されている。ここでいう低誘電率膜とは、一般に言われているように、酸化シリコンの誘電率よりも低い絶縁膜であり、誘電率が３．０以下、より好ましくは有機絶縁膜程度の誘電率、例えば２．７以下が好ましい。このような低誘電率膜で形成されることによって、エミッタ電極２０とその下部に形成されている導電層のエミッタキャップ層１５、エミッタ層１４等との間の寄生容量が低減されるので、へテロ接合バイポーラトランジスタの高周波特性が向上する。上記低誘電率誘電率膜としては、上記ポリイミドの他に、ベンゾシクロブテン（ＢＣＢ）、ポリベンズオキサゾール、フッ素樹脂、ポリアリールエーテル等が挙げられる。
【００３１】
また、上記半導体装置１では、庇部２０аを有する金属電極であるエミッタ電極２０の庇部２０а下の空洞２８部分が絶縁膜３１によって埋め込まれているので、エミッタ電極２０および絶縁膜３１側部を被覆する層間絶縁膜２１は庇部２０аで段切れを生じることなく形成されている。これによって、層間絶縁膜２１上に形成される配線２７も庇部２０аで段切れを生じることなく形成されている。また、空洞２８部分が絶縁膜３１で埋め込まれているので、配線２７を形成する材料が空洞２８部分に入り込むことは無い。したがって、配線２７の短絡が防止できる構造となっている。このように、庇部２０аを有するエミッタ電極２０の庇部２０а下が絶縁膜３１で埋め込まれているため、庇部２０аでの配線２７の段切れや短絡を防止できるので、デバイス特性に優れた信頼性の高い半導体装置１を提供できるという利点がある。
【００３２】
次に、本発明の半導体装置の製造方法に係る一実施の形態を、図２および図３の製造工程断面図によって説明する。図２および図３では、半導体装置の一例としてへテロ接合バイポーラトランジスタの製造方法のうち、エミッタ電極形成工程以降を示す。
【００３３】
ここでは図示はしないが、前記図１によって説明したように、基板１０上に、サブコレクタ層１１、コレクタ層１２、ベース層１３、エミッタ層１４、エミッタキャップ層１５が、順に積層されている。
【００３４】
上記基板１０は、例えば１３族−１５族半導体基板からなる。例えばｎ型あるいはｐ型のＧａＡｓ基板を用いる。もしくはインジウムリン（ＩｎＰ）基板を用いる。
【００３５】
上記サブコレクタ層１１は、例えばインジウムガリウムヒ素（ＩｎＧａＡｓ）層からなる。またコレクタ層１２は、例えばインジウムリン（ＩｎＰ）層からなり、ベース層１３は、例えばインジウムガリウムヒ素（ＩｎＧａＡｓ）層からなり、エミッタ層１４は、例えばインジウムリン（ＩｎＰ）層からなる。さらにエミッタキャップ層１５は、例えばインジウムガリウムヒ素（ＩｎＧａＡｓ）層からなる。このように、サブコレクタ層１１〜エミッタキャップ層１５の各化合物半導体層は、上記基板１０上に順次エピタキシャル成長させた活性層を含む複数の１３族−１５族化合物半導体で形成される。
【００３６】
そして、サブコレクタ層１１に接続するコンタクト電極（コレクタ電極）１８、ベース層１２に接続するコンタクト電極（ベース電極）１９、エミッタキャップ層１５に接続するコンタクト電極（エミッタ電極）２０を形成する。各コンタクト電極１８、１９、２０を形成する工程以降を、以下に説明する。以下の説明では、コンタクト電極１８、１９、２０を代表してエミッタ電極２０を主に説明する。
【００３７】
図２（１）に示すように、導電層であるエミッタキャップ層１５等を被覆する犠牲膜５１を形成する。この犠牲膜に上記エミッタキャップ層１５にエミッタ電極を接続させるための開口部５２を形成する。この犠牲膜５１は、後の工程でのリフロー処理がしやすいように、レジストで形成される。上記犠牲膜５１がレジストで形成された場合には、レジスト塗布、露光、現像処理によって上記開口部５２を形成する。そして、リフロー処理（熱処理）によって、上記開口部５２周囲の犠牲膜５１部分に丸みを形成する。これは、リフロー処理により流動化した犠牲膜５１の表面張力を利用して形成される。このように、丸みを形成することによって、庇型電極構造を形成する電極形成膜のカバレッジが良好になる。上記リフロー処理は、例えば１６０℃〜１８０℃の熱処理で行うことができる。
【００３８】
次いで、エミッタ電極を形成するための電極形成膜４０を、例えば下層より、チタン（Ｔｉ）層４１、金（Ａｕ）層４２を積層して形成する。この電極形成膜４０は、エミッタ電極とともに、例えば、サブコレクタ層に接続されるコンタクト電極、ベース層に接続されるコンタクト電極を同時に形成することができる。また、この電極形成膜４０は、上記２層構造に限定されるものではなく、電極としての機能を成す構造であれば、如何なる構造であってもよい。例えば、チタン、チタン酸化物、チタン窒化物、白金、金、銅、アルミニウム合金のいずれかを積層して形成されている。例えば３層構造の構成として、下層より、チタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層という構成をとることもできる。
【００３９】
さらに、電極形成膜４０をエミッタ電極等にエッチング（例えば反応性イオンエッチング等の異方性ドライエッチング）、ミリング（例えばイオンミリング）等によってパターニングする際のマスクとなるマスク層４３を、例えばレジストで形成する。
【００４０】
次に、図２（２）に示すように、上記レジストからなるマスク層４３をマスクに用いて、上記電極形成膜４０を加工(例えばエッチングもしくはミリング等)し、エミッタ電極２０を形成する。このとき、同時に、図示はしないが、例えばサブコレクタ層に接続されるコンタクト電極、ベース層に接続されるコンタクト電極も形成される。その後、上記マスク層４３を除去する。このとき、上記犠牲膜５１も同時に除去され、エミッタ電極２０の庇部２０а下に空洞２８が形成される。ここでいう庇部２０ａは、空洞２８上部のエミッタ電極２０部分、すなわち、下地のエミッタキャップ層１５から離間されているエミッタ電極２０部分をいう。なお、コレクタ電極、ベース電極は庇構造としても、しなくともよい。
【００４１】
次に、図２（３）に示すように、塗布法により、上記エミッタ電極２０の庇部２０ａ下の空洞２８を埋め込むように絶縁膜３１を形成する。この絶縁膜３１は、例えば感光性ポリイミドを用いることができる。ここでの絶縁膜３１の膜厚は、エミッタ電極２０等の段差にかかる部分すべてを覆う膜厚に設定することが好ましい。下地のエミッタキャップ層１５とエミッタ電極２０の高さの違いを例えば１．５μｍとすると、絶縁膜３１は１．６μｍ以上の膜厚に塗布すれば、膜ムラを発生させることなく成膜することができる。この膜厚は、塗布材料の粘性によって、適宜決定されるもので、上記値に限定はされない。
【００４２】
上記絶縁膜３１の材料としては、感光性ポリイミドの他に、通常の塗布法で用いる、感光性樹脂として、ベンゾシクロブテン（ＢＣＢ）、ポリベンズオキサゾール、フッ素樹脂等が挙げられる。これらの感光性樹脂は低誘電率有機絶縁膜でもある。また、感光性を有しないポリイミド、ポリアリールエーテル等の低誘電率有機絶縁膜、メチルシルセスキオキサン（ＭＳＱ：Metyl Silsesquioxane）、ハイドロシルセスキオキサン（ＨＳＱ：Hydrogen Silsesquioxane）、ＳＯＧ（Spin on ｇlass）等のシリコン系絶縁材料を用いることができる。
【００４３】
上記絶縁膜３１に誘電率の低い材料を用いることで、導電層であるエミッタキャップ層１５と庇部２０aとの間における寄生容量を低減することができるので、本発明の構造におけるヘテロ接合バイポーラトランジスタの高周波特性を向上させることができる。例えば、上記感光性の低誘電率有機絶縁膜、上記低誘電率有機絶縁膜、ＨＳＱ、ＭＳＱ等を用いることが好ましく、特には誘電率がより低い、その後の工程でかけられる熱で劣化しない耐熱性を有する感光性の低誘電率有機絶縁膜、低誘電率有機絶縁膜を用いることがより好ましい。
【００４４】
また、ここで塗布法を用いたのは、空洞２８部分に絶縁膜３１を隙間無く埋め込むためであり、このように空洞２８を隙間無く埋め込むように絶縁膜３１を成膜できるのであれば、塗布法以外の成膜方法を採用することもできる。
【００４５】
次に、図２（４）に示すように、エミッタ電極２０をマスクにして上記絶縁膜３１を除去し、庇部２０ａ下に絶縁膜３１を残す。したがって、空洞２８は絶縁膜３１によって埋め込まれた状態となる。上記絶縁膜３１の加工では、上記絶縁膜３１に感光性樹脂を用いた場合、露光マスクを用いず全面露光した後、現像、ベーキング処理を行えば、感光部分が現像により除去され、庇部２０ａ下に絶縁膜３１が残る。また、その他の上記材料を用いた場合には、エミッタ電極２０をエッチングマスクにして絶縁膜３１を異方性エッチングすることで、庇部２０ａ下に絶縁膜３１を残すことができる。
【００４６】
次に、図３（５）に示すように、エミッタ電極２０等を被覆する層間絶縁膜２１を形成する。上記層間絶縁膜２１は、例えば化学的気相成長（ＣＶＤ：Chemical Vapor Deposition）法により、例えば窒化膜で形成する。その際、エミッタ電極２０の庇部２０ａ下の空洞２８は絶縁膜３１で埋め込まれており、層間絶縁膜２１はカバレッジよく、段切れすることなく成膜される。その後、通常技術（例えばレジストマスクを用いた反応性イオンエッチング等）により層間絶縁膜２１に、エミッタ電極２０に通じる接続孔２４、図示はしないが他のコンタクト電極に通じる接続孔を開口する。
【００４７】
次に、図３（６）に示すように、上記接続孔２４等を埋め込むように上記層間絶縁膜２１上に配線材料膜を形成する。この配線材料膜は、チタン、チタン酸化物、チタン窒化物、白金、金、銅、アルミニウム合金のいずれかを積層して形成されている。例えば、下層より、チタン（Ｔｉ）層、金（Ａｕ）層を積層した２層構造、チタン（Ｔｉ）層、白金（Ｐｔ）層、金（Ａｕ）層を順に積層した三層構造等をとることができる。
【００４８】
その後、通常のレジストマスクを用いたエッチング技術により、配線材料膜を加工して、接続孔２４を通じてエミッタ電極２０に接続し、エミッタ電極２０の周辺部に向けて配設される配線２７を形成する。同時に、サブコレクタ層上に形成されたコンタクト電極に接続する配線、ベース層上に形成されたコンタクト電極に接続する配線を形成することができる。このようにして、ヘテロ接合バイポーラトランジスタである半導体装置１が完成する。
【００４９】
上記半導体装置の製造方法では、庇部２０ａ有するエミッタ電極２０の庇部２０ａ下の空洞２８部分を絶縁膜３１によって埋め込むので、エミッタ電極２０および絶縁膜３１側部を被覆する層間絶縁膜２１は庇部２０ａで段切れを生じることなく形成される。これによって、層間絶縁膜２１上に形成される配線２７も庇部２０ａで段切れを生じることなく形成される。また、空洞２８部分が絶縁膜３１で埋め込まれているので、配線２７を形成する材料が空洞２８部分に入り込むことは無い。したがって、配線２７の短絡が防止できる構造が製造される。これによって、デバイス特性に優れた信頼性の高い半導体装置１を提供できる。
【図面の簡単な説明】
【００５０】
【図１】本発明の半導体装置に係る一実施の形態を示した概略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る一実施の形態を示した製造工程断面図である。
【図３】本発明の半導体装置の製造方法に係る一実施の形態を示した製造工程断面図である。
【図４】従来の半導体装置に係る一例を示した概略構成断面図である。
【図５】従来の半導体装置の製造方法に係る一例を示した製造工程断面図である。
【符号の説明】
【００５１】
１…半導体装置、１０…基板、２０…コンタクト電極（エミッタ電極）、２０ａ…庇部、２１…層間絶縁膜、２４…接続孔、２７…配線、２８…空洞、３１…絶縁膜
【図１】
2007281273.tif 000003
【図２】
2007281273.tif 000004
【図３】
2007281273.tif 000005
【図４】
2007281273.tif 000006
【図５】
2007281273.tif 000007