(57)【要約】      （修正有）【課題】リードモディファイライトの制約を受けることなく、ソフトウエアから自由にアクセスすることが可能なレジスタを含む情報処理装置を得る。【解決手段】情報処理装置３０は、所定の演算を行う演算装置３０ａと、前記演算装置３０ａを介して、外部ハードウエア９１からの割り込み要求を記憶する外部ハードウエア割り込み要求用レジスタ６０ａ〜６０ｃと、外部記憶装置に記憶されたプログラムに基づいて決定された前記外部ハードウエアの割り込み要求の優先レベルを、前記演算装置を介して記憶する外部ハードウエア割り込み要求優先レベル用レジスタ５０ａ〜５０ｃと、を備える。【選択図】図７
2007264948.tif 000002
【特許請求の範囲】
【請求項１】
所定の演算を行う演算装置と、
前記演算装置を介して、外部ハードウエアからの割り込み要求を記憶する外部ハードウエア割り込み要求用レジスタと、
外部記憶装置に記憶されたプログラムに基づいて決定された前記外部ハードウエアの割り込み要求の優先レベルを、前記演算装置を介して記憶する外部ハードウエア割り込み要求優先レベル用レジスタと、を備える情報処理装置。
【請求項２】
請求項１に記載の情報処理装置と、
前記外部ハードウエア割り込み要求用レジスタに記憶された記憶情報と、前記ハードウエア割り込み要求の優先レベル用レジスタに記憶された記憶情報に基づいて、割り込み優先レベルを判定する割り込み優先レベル判定手段と、を備えたマイクロコンピュータ。
【請求項３】
請求項１に記載の情報処理装置または請求項２に記載のマイクロコンピュータにより電子制御を行う、電子制御装置。
【請求項４】
外部ハードウエア割り込み用レジスタに、演算装置を介して外部ハードウエアからの割り込み要求を記憶し、
外部ハードウエア割り込み要求優先レベル用レジスタに、外部記憶装置に記憶されたプログラムに基づいて決定された外部ハードウエア割り込み要求の優先レベルを、前記演算装置を介して記憶する、情報処理方法。
【請求項５】
前記割り込み要求用レジスタに記憶された記憶情報と前記優先レベル用レジスタに記憶された記憶情報に基づいて、割り込み優先レベルを判定する段階を更に含んで構成される、請求項４に記載の情報処理方法。
【請求項６】
請求項４または５に記載の情報処理方法により電子制御を行う、電子制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置およびこの情報処理装置を含むマイクロコンピュータ、電子制御装置および情報処理方法に関し、特に、新規なレジスタ構成を有する情報処理装置およびこの情報処理装置を含むマイクロコンピュータ、電子制御装置および情報処理方法に関する。
【背景技術】
【０００２】
マイクロコンピュータ（以下、マイコン）に内蔵される情報処理装置であるＣＰＵは、多数のレジスタを含んでいる。これらの内部レジスタは、計算結果を一時的に保持し、ＲＯＭ、ＲＡＭにアクセスする際のアドレスを保持する。マイコンは、また、ＣＰＵ、ＲＯＭ、ＲＡＭの他に、入出力ポートユニット、Ａ／Ｄ変換器ユニット、メモリ転送のためのＤＭＡ（ダイレクトメモリアクセス）ユニット、通信ユニットなどのハードウエアを含んでいる。そのため、ＣＰＵの内部レジスタは、これらのハードウエアの動作状態を保持し、変更するためにも使用される。
【０００３】
上述したように、ＣＰＵの内蔵レジスタは、マイコンのソフトウエアを内蔵するＲＯＭあるいは演算結果を一時的に保持するＲＡＭのみならず、マイコン内蔵の各種のハードウエアからもアクセスされる。したがって、１個のレジスタ内に、マイコンのソフトウエアからアクセスされるビットおよびマイコンのハードウエアからアクセスされるビットが混在し、そのため、マイコンを使った組込みソフトウエアを作成する際には、マイコンハードウエアから操作されるビットを含んだレジスタに対してソフトウエアからアクセスする場合に、リードモディファイライトの制約を受けて自由に読み書きができない不都合が発生する。
【０００４】
図１は、現在主流のマイコンレジスタの構成を示す図である。アドレス０のレジスタはＡ／Ｄ割り込み制御レジスタであって、ビットｂ０からｂ２に割り込みの優先度レベルが書き込まれ、ビットｂ３にマイコンハードウエアであるＡ／Ｄ変換器からの割り込み要求が書き込まれる。アドレス１のレジスタはＤＭＡ割り込み制御レジスタであって、アドレス０のレジスタと同様に、ビットｂ０からｂ２に割り込みの優先度レベルが書き込まれ、ビットｂ３にＤＭＡユニットからの割り込み要求が書き込まれる。
【０００５】
同様に、アドレス２のレジスタはＣＳＩ１割り込み制御レジスタ、アドレス３のレジスタはＣＳＩ２割り込み制御レジスタ、アドレス４のレジスタはＩＮＴ１割り込み制御レジスタ、アドレス５のレジスタはＩＮＴ２割り込み制御レジスタ、アドレス６のレジスタはＩＮＴ３割り込み制御レジスタ、アドレス７のレジスタはＩＮＴ３割り込み制御レジスタであり、これらの何れのレジスタも、ビットｂ０からｂ２に割り込みの優先度レベルが、ビットｂ３に割り込み要求が書き込まれる様に構成されている。
【０００６】
なお、ＣＳＩはクロック同時型シリアルインターフェースを示し、ＣＳＩ割り込みとしては、「受信完了割り込み」、「送信完了割り込み」等が想定される。また、ＩＮＴは外部入力割り込みを示し、例えば上述したＩＧオン要求などが想定される。これらの割り込みは、マイコンハードウエアに由来するものであり、ソフトウエアに由来して発生するソフトウエア割り込みに対してハードウエア割り込みと呼ばれている。
【０００７】
図１に示すように、従来のレジスタ構成では、１個のレジスタ内にハードウエア割り込み要求とその優先度レベルが書き込まれる。優先度レベルの制御はソフトウエアで行われるため、図１のレジスタでは、マイコンハードウエアから操作されるビットとソフトウエアから操作されるビットとが混在している。このようなレジスタに対して、マイコンソフトウエアのアイドルタスクで割り込みレベルのリフレッシュ処理などを行う場合、あるいは割り込みレベルの変更を行う場合、いわゆるリードモディファイライトの制約を受けて、自由にソフトウエアから読み書きができない不都合を有する。
【０００８】
図２は、上記不都合の発生を説明するための図である。レジスタＡにおいて、タイミングｔ０で、ビットｂ０、ｂ１、ｂ２には割り込みの優先度レベルがレベル４として設定されており、マイコンハードウエアから発生した割り込み要求はビットｂ３に書き込まれるように設定されている。図２のタイミングｔ０では、ハードウエアから割り込み要求が発生していないので、ビットｂ３には割り込み要求が書き込まれていない。ソフトウエアによるレジスタの書換えは、通常、１バイトごとに行われる。したがって、レジスタＡに書き込まれた優先度レベル４の書換えを、ＲＯＭに記録されたプログラムがＣＰＵを介して行う場合、タイミングｔ１においてレジスタＡの１バイトを読み出し（リード）、タイミングｔ２において優先度レベルを書き込んだビットｂ０、ｂ１、ｂ２の内容を、優先度レベルが１となるように１バイトごと変更（モディファイ）し、タイミングｔ３において、変更した内容をレジスタＡに書き込む（ライト）。この結果、タイミングｔ３では、レジスタＡの内容が優先度レベル１を示すように変更される。
【０００９】
ところが、例えばタイミングｔ２において、マイコンの外部からイグニッション（ＩＧ）スイッチオンの要求があった場合、ＣＰＵはレジスタＡのビットｂ３にその要求を書き込む。しかしながら、レジスタＡでは、この時点で、レジスタＡの１バイトを対象にソフトウエアによるリードモディファイライトが実行されており、したがって、タイミングｔ３でモディファイされた結果をレジスタＡに書き込む場合、ＩＧオン要求が書き込まれない状態のレジスタ内容が上書きされる。これによって、ＩＧオン要求はタイミングｔ３で無効とされ、ＩＧオン要求が発生しているにもかかわらず、その要求が実行されないという不都合が生じる。
【００１０】
なお、特許文献１には、一般のコンピュータシステムにおいて、割り込みテーブルをハードウエア割り込みによる書換えから保護するための方法および装置が記載されており、特許文献２には、ハードウエア割り込みレジスタとソフトウエア割り込みレジスタを設定する構成が開示されているが、これらは何れも、上記リードモディファイライトの問題を認識し解決手段を提供するものではない。
【００１１】
【特許文献１】特開平５−１４３３６５
【特許文献２】特開２００１−２２９０３１
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このように、演算装置および複数のレジスタを含む、例えばＣＰＵのような従来の情報処理装置では、ハードウエアから操作されるレジスタに対してソフトウエアからアクセスしようとする場合、リードモディファイライトによってハードウエアからの要求が無効とされる場合があり、自由な読み書きができない不都合を有する。
【００１３】
本発明は、従来の情報処理装置およびこの情報処理装置を含むマイクロコンピュータにおけるレジスタ構成の、上記のような問題点を解決するためになされたもので、情報処理装置内のレジスタに、リードモディファイライトの制約を受けることなく自由にアクセスすることが可能な、新規な構造の情報処理装置およびこの情報処理装置を含むマイクロコンピュータ、電子制御装置およびそのための情報処理方法を提供することを課題とする。
【課題を解決するための手段】
【００１４】
前記課題を解決するために、本発明の情報処理装置は、所定の演算を行う演算装置と、前記演算装置を介して、外部ハードウエアからの割り込み要求を記憶する外部ハードウエア割り込み要求用レジスタと、外部記憶装置に記憶されたプログラムに基づいて決定された前記外部ハードウエアの割り込み要求の優先レベルを、前記演算装置を介して記憶する外部ハードウエア割り込み要求優先レベル用レジスタと、を備えて構成される。
【００１５】
前記課題を解決するために、本発明のマイクロコンピュータは、前記本発明の情報処理装置と、前記外部ハードウエア割り込み要求用レジスタに記憶された記憶情報と、前記ハードウエア割り込み要求の優先レベル用レジスタに記憶された記憶情報に基づいて、割り込み優先レベルを判定する割り込み優先レベル判定手段と、を備えて構成される。
【００１６】
前記課題を解決するために、本発明の電子制御装置は、前記本発明の情報処理装置またはマイクロコンピュータにより電子制御を行う。
【００１７】
前記課題を解決するために、本発明の情報処理方法は、外部ハードウエア割り込み用レジスタに、演算装置を介して外部ハードウエアからの割り込み要求を記憶し、外部ハードウエア割り込み要求優先レベル用レジスタに、外部記憶装置に記憶されたプログラムに基づいて決定された外部ハードウエア割り込み要求の優先レベルを、前記演算装置を介して記憶する。
【発明の効果】
【００１８】
前記本発明の情報処理装置、マイクロコンピュータおよび電子制御装置、さらに情報処理方法によれば、外部ハードウエアからの割り込み要求を記憶する外部ハードウエア割り込み要求用レジスタと、外部ハードウエア割り込み要求優先レベル用レジスタとが別個に構成されているため、外部ハードウエア割り込み要求優先レベル用レジスタに対して外部から操作されることを気にすることなく、自由にソフトウエアから読み書きすることができる。
【発明を実施するための最良の形態】
【００１９】
図３は、本発明の一実施形態にかかるマイコンを組み込んだエンジン制御ＥＣＵ１の全体構成を示す図である。エンジンＥＣＵ１は電源ＩＣ２、メインマイコン３、サブマイコン４、入力回路５および出力回路６を含んでいる。電源ＩＣ２は、バッテリ１０およびメインリレー１１から電力の供給を受け、メインマイコン３、サブマイコン４、入出力回路５、６に所要の駆動電力を供給する。メインマイコン３は、ＣＰＵ３０、入出力ポート３１、電圧測定のためのＡ／Ｄ変換器３２、メモリ転送のためのＤＭＡ（ダイナミックメモリアクセス）ユニット３３、データ転送のためのシリアル通信ユニット３４、ＲＡＭ３５、ＲＯＭ３６および各種の割り込み要求の制御を行うための割り込みコントローラ３７を含んでいる。サブマイコン４は、ＣＰＵ４０、シリアル通信ユニット４１、ＤＭＡユニット４２、ＲＡＭ４３、ＲＯＭ４４および割り込みコントローラ４５を含んでいる。
【００２０】
メインマイコン３において、ＣＰＵ３０は、背景技術の項で説明したように多数のレジスタを含んでおり、ＲＡＭ３５およびＲＯＭ３６間のみならず、入出力ポート３１、Ａ／Ｄ変換器３２、ＤＭＡユニット３３、割り込みコントローラ３７間でレジスタの読み書きが行われる。サブマイコン４においても同様に、ＣＰＵ４０が多くのレジスタを含んでおり、ＲＡＭ４３、ＲＯＭ４４、ＤＭＡユニット４２および割り込みコントローラ４５間でレジスタの読み書きが行われる。
【００２１】
エンジンＥＣＵ１にはエンジン本体および周辺の種々のセンサから信号が供給され、その信号をメインマイコン３およびサブマイコン４によって演算処理して、エンジン制御のための必要な出力を得るようにしている。例えば、ＩＧスイッチ１２、スタータスイッチ１３、クランク角スイッチ１４、車速センサ１５、水温センサ１６、電流センサ１７およびその他のセンサ出力１８は、入力回路５を介してマイコン内の入出力ポート３１に、あるいはＡ／Ｄ変換器３２に導入される。
【００２２】
メインマイコン３およびサブマイコン４での演算結果は、入出力ポート３１から出力回路６を介して、エンジンの各部を制御するための信号として外部に出力される。図３の例では、エンジンのインジェクタ２０、ヒータ２１、スロットルモータ２２、点火出力回路２３、燃料噴射バルブの制御のためのソレノイド２４、メインリレー２５などに制御出力が供給されている。なお、図３の２６はその他の出力を包括して示している。また、メインマイコン３とサブマイコン４間は、シリアル通信によってデータ転送が行われている。
【００２３】
本発明では、メインマイコン３内のＣＰＵ３０およびサブマイコン４内のＣＰＵ４０におけるレジスタ構成において、「マイコンハードウエアから操作されるレジスタ」と「マイコンハードウエアから操作されないレジスタ」とを分離して設けたことを特徴とする。
【００２４】
図４は、ＣＰＵ３０あるいはＣＰＵ４０のレジスタ構成の一部を示す図である。アドレス０のレジスタ５０からアドレス７のレジスタ５７までは、割り込みレベル設定レジスタを示し、マイコンハードウエアによって操作されることのない割り込みレベル（０〜７）に関する情報のみが書き込まれている。
【００２５】
具体的には、レジスタ５０は、Ａ／Ｄ割り込みレベル設定レジスタ、レジスタ５１はＤＭＡ割り込みレベル設定レジスタ、レジスタ５２はＣＳＩ１割り込みレベル設定レジスタ、レジスタ５３はＣＳＩ２割り込みレベル設定レジスタ、レジスタ５４から５７はＩＮＴ１〜ＩＮＴ４割り込みレベル設定レジスタであり、それらのビットｂ０〜ｂ２に、対応する割り込み要求の優先度レベルに関する情報が書き込まれている。これらのレジスタ５０〜５７は異なるアドレス０〜７を有し、さらに何れのレジスタも、マイコンハードウエアから操作されるビットを含まない。
【００２６】
図５は、ＣＰＵ３０あるいはＣＰＵ４０のレジスタ構成の残りの部分を示す図である。レジスタ６０はＡ／Ｄ割り込み制御レジスタ、レジスタ６１はＤＭＡ割り込み制御レジスタ、レジスタ６２はＣＳＩ１割り込み制御レジスタ、レジスタ６３はＣＳＩ２割り込み制御レジスタ、レジスタ６４〜６７はＩＮＴ１〜ＩＮＴ４割り込み制御レジスタであり、それぞれのビットｂ０にそれぞれの割り込み要求が書き込まれ、その他のビットには何も書き込まれないように設計されている。したがって、レジスタ６０〜６７は、マイコンハードウエアから操作されるビットのみを備えている。なお、これらのレジスタ６０〜６７は、互いに異なるアドレス８、９、Ａ〜Ｆを有している。
【００２７】
以上のように、ＣＰＵ３０あるいはＣＰＵ４０のレジスタ構成では、マイコンハードウエアから操作されるビットを含まないレジスタと、マイコンハードウエアから操作されるビットのみを含むレジスタとに分離され、それぞれのレジスタには異なるアドレスが割り当てられている。そのため、レジスタ５０〜５７にソフトウエアからアクセスし、各レジスタに書き込まれている情報を書き換える場合に、マイコンハードウエアによってそのレジスタ内のビットが操作されることを気にすることなく、自由にレジスタの読み書きが行える。また、レジスタ６０〜６７に書き込まれたレジスタの割り込み要求、オーバーフローフラグ、Ａ／Ｄ変換完了フラグなどを誤ってソフトウエアから操作して無効としてしまう恐れがない。
【００２８】
図６は、図３のＣＰＵ３０あるいはＣＰＵ４０におけるレジスタ構成の他の実施形態を示す図である。レジスタ７０〜７３は割り込みレベル設定レジスタであって、レジスタ７０のビットｂ０〜ｂ２にはＡ／Ｄ割り込み要求の優先度レベルに関する情報が書き込まれ、ビットｂ３〜ビットｂ５にはＤＭＡ割り込み要求の優先度レベルに関する情報が書き込まれている。レジスタ７０はアドレス０を有している。レジスタ７１のビットｂ０〜ｂ２にはＣＳＩ１割り込み要求の優先度レベルに関する情報が書き込まれ、ビットｂ３〜ビットｂ５にはＣＳＩ２割り込み要求の優先度レベルに関する情報が書き込まれている。レジスタ７１はアドレス１を有している。
【００２９】
その他同様に、レジスタ７２のビットｂ０〜ｂ２にはＩＮＴ１割り込み要求の優先度レベルに関する情報が書き込まれ、ビットｂ３〜ビットｂ５にはＩＮＴ２割り込み要求の優先度レベルに関する情報が書き込まれている。レジスタ７２はアドレス２を有している。レジスタ７３のビットｂ０〜ｂ２にはＩＮＴ３割り込み要求の優先度レベルに関する情報が書き込まれ、ビットｂ３〜ビットｂ５にはＩＮＴ３割り込み要求の優先度レベルに関する情報が書き込まれている。レジスタ７３はアドレス３を有している。
【００３０】
一方、レジスタ８０は割り込み要求制御レジスタであって、アドレス４を有し、マイコンハードウエアから操作される複数の割り込み要求が書き込まれている。即ち、レジスタ８０のビットｂ０にはＡ／Ｄ割り込み要求が、ビットｂ１にはＤＭＡ割り込み要求が、ビットｂ２にはＣＳＩ１割り込み要求が、ビットｂ３にはＣＳＩ２割り込み要求が、ビットｂ４〜ビットｂ７にはＩＮＴ１〜ＩＮＴ４割り込み要求が書き込まれている。これらは、何れもマイコンハードウエアから操作される要求である。
【００３１】
図６に示すように、本実施形態のレジスタ構成では、マイコンハードウエアから操作されないビットのみを含むレジスタにおいて、割り込みの優先度を示すレベル情報を、２種類の割り込み要求に対して書き込むことによって、レジスタアドレス空間の節約を図っている。さらに、レジスタ８０にマイコンハードウエアから操作されるビットを集約して設けることにより、レジスタアドレス空間の更なる節約を図っている。
【００３２】
図７は、図４および５に示すレジスタを含むマイコン１００の構造を示す図である。マイコン１００は、Ａ／Ｄ変換器３２、ＤＭＡユニット３３などを含むマイコンハードウエア９１、ＲＡＭ３５、ＲＯＭ３６、割り込みコントローラ３７およびＣＰＵ３０を含んでいる。ＣＰＵ３０は、マイコンハードウエア９１から操作される第１のレジスタ群６０ａ、６０ｂおよび６０ｃと、マイコンハードウエア９１から操作されない第２のレジスタ群５０ａ、５０ｂ、５０ｃと、さらに演算装置３０ａを含んでいる。なお、図７において、点線Ａは、ＲＯＭ３６によって演算装置３０ａを介して行われるレジスタの読み出し／書き込みを示している。
【００３３】
割り込みコントローラ３７は、割り込み優先度レベル判定手段３７ａと割り込み禁止フラグレジスタ３７ｂを備えている。割り込み優先度レベル判定手段３７ａには、各種の割り込み要求の優先度レベルを書き込んだレジスタ５０ａ、５０ｂ、５０ｃから優先度レベルに関する情報が入力され、この情報に基づいて、割り込み要求を書き込んだレジスタ６０ａ、６０ｂ、６０ｃから発生する割り込み要求のうちの１個を選択し、その割り込み要求を受け付ける（３８）。割り込み禁止フラグレジスタ３７ｂは、割り込みの禁止／許可に関する情報を記憶する。
【００３４】
図７に示すマイコン１００の特徴は、マイコンハードウエア９１によってアクセスされるレジスタ６０ａ、６０ｂ、６０ｃがそれぞれのビットｂ０において異なるハードウエア割り込み要求を受け付けること、および、マイコンハードウエア９１によってアクセスされないレジスタ５０ａ、５０ｂ、５０ｃに、ハードウエア割り込み要求の優先度レベルが１個ずつ書き込まれていることである。
【００３５】
図８に示すマイコン１１０の特徴は、図６に示すレジスタ構造に対応して、マイコンハードウエア９１からの操作を受け付けるレジスタ８０ａのビットｂ０〜ｂ７に、全てのハードウエア割り込み要求を書き込み、マイコンハードウエア９１からの操作を受け付けないレジスタ７０ａおよび７０ｂ上に、レジスタ８０ａに割り当てられるハードウエア割り込み要求の優先度レベルを書き込み、これによってレジスタのアドレス空間の節約を図ったことである。
【００３６】
図９および１０に、マスカブル割り込みの処理手順の一例を示す。図９では、Ａ／Ｄ変換完了に伴う割り込み要求、ＤＭＡ転送完了に伴う割り込み要求などを処理する場合を示している。ＣＰＵ３０（図３参照）は、それぞれの割り込み発生を監視しており（ステップＳ１、Ｓ１’）、割り込み要求が発生すると（ステップＳ１、Ｓ１’のＹＥＳ）、割り込み要求を割り込み制御レジスタの所定のビットに書き込む（ステップＳ２、Ｓ２’）。
【００３７】
次に、図１０に示すステップＳ３において、割り込みコントローラは、書き込まれた割り込み要求と現在処理中の割り込み要求の優先度レベルを比較し、書き込まれた割り込み要求の優先度レベルが高い場合（ステップＳ３のＹＥＳ）、ステップＳ４において、これを保留中の割り込み要求の優先度レベルと比較する。ここで、書き込まれた割り込み要求の優先度が最も高いと判断されると（ステップＳ４のＹＥＳ）、その割り込み要求を受け付け（ステップＳ５）、受け付けた割り込み要求を割り込み制御レジスタから削除し（ステップＳ６）、受け付けた割り込み要求をソフトウエアによって処理する（ステップＳ７）。
【００３８】
その後、ステップＳ８で保留中の割り込み要求があるか否かを判定し、保留された割り込み要求が存在しない場合（ステップＳ８のＹＥＳ）、処理を終了する。ステップＳ８でＮＯの場合、即ち保留された割り込み要求が存在する場合は、ステップＳ３に戻って以下の各ステップを繰り返して実行する。なお、ステップＳ３およびステップＳ４において、書き込まれた割り込み要求の優先度レベルが現在処理中の割り込み要求あるいは保留中の割り込み要求の優先度レベルより低い場合（ステップＳ３、ステップＳ４のＮＯ）は、書き込まれた割り込み要求を保留し（ステップＳ９）、ステップＳ６以下を実行する。
【００３９】
マイコンハードウエアから操作されるレジスタに書き込まれた割り込み要求は、以上の経過を経てソフトウエアにより要求が実行される。この場合、マイコンハードウエアから操作が行われないレジスタである、優先度レベルを書き込んだレジスタの内容を読み出して修正しても、割り込み要求を書き込んだレジスタの内容に影響が生じないので、割り込み処理を高い信頼性で実行することができる。また、マイコンハードウエアから操作が行われるレジスタの内容をソフトウエアで読み出した後、レジスタの内容を書き換えても、マイコンハードウエアから操作が行われないレジスタの内容に影響を与えることがない。
【００４０】
以上のように、本発明の情報処理装置およびこの情報処理装置を備えるマイクロコンピュータでは、ソフトウエアから情報処理装置内のレジスタにアクセスする場合にリードモディファイライトの制約を受けることなく自由なアクセスが可能であるため、ソフトウエア設計の自由度が大幅に向上する。
【図面の簡単な説明】
【００４１】
【図１】従来のレジスタ構成を示す図。
【図２】従来のレジスタ構成におけるリードモディファイライト時の不都合を説明するための図。
【図３】本発明の一実施形態にかかるＣＰＵを含むエンジン制御ＥＣＵの構成を示す図。
【図４】本発明の一実施形態にかかるレジスタ構成の一部を示す図。
【図５】図４に示すレジスタ構成の他の部分を示す図。
【図６】本発明の他の実施形態にかかるレジスタ構成を示す図。
【図７】本発明の一実施形態にかかるマイクロコンピュータの構成を示す図。
【図８】本発明の他の実施形態にかかるマイクロコンピュータの構成を示す図。
【図９】本発明の一実施形態にかかるマイクロコンピュータにおける割り込み要求の処理手順を示すフローチャートであり、特にその前半部分を示す図。
【図１０】図９のフローチャートの後半部分を示す図。
【符号の説明】
【００４２】
１    エンジン制御ＥＣＵ
３    メインマイコン
４    サブマイコン
３０    ＣＰＵ
３０ａ    演算装置
３１    入出力ポート
３２    Ａ／Ｄ変換器
３３    ＤＭＡユニット
３４    シリアル通信ユニット
３５    ＲＡＭ
３６    ＲＯＭ
３７    割り込みコントローラ
５０ａ〜５０ｃ    割り込みレベル設定レジスタ
６０ａ〜６０ｃ    割り込み制御レジスタ
９１    マイコンハードウエア
【図１】
2007264948.tif 000003
【図２】
2007264948.tif 000004
【図３】
2007264948.tif 000005
【図４】
2007264948.tif 000006
【図５】
2007264948.tif 000007
【図６】
2007264948.tif 000008
【図７】
2007264948.tif 000009
【図８】
2007264948.tif 000010
【図９】
2007264948.tif 000011
【図１０】
2007264948.tif 000012