(57)【要約】【課題】電圧に応じて利得を可変できる可変利得回路に関し、利得の調整を容易に行なえる可変利得回路を提供することを目的とする。【解決手段】本発明は、電圧に応じて利得が制御される可変利得回路であって、複数の利得制御回路（Ｍ11、Ｍ21、Ｍ31；Ｒ21〜Ｒ23、Ｒ31〜Ｒ33、Ｒ41〜Ｒ43）と、電圧に応じて複数の利得制御回路（Ｍ11、Ｍ21、Ｍ31；Ｒ21〜Ｒ23、Ｒ31〜Ｒ33、Ｒ41〜Ｒ43）の接続を切り換えて利得を制御する制御回路（Ｍ12、Ｍ22、Ｍ32、１３１、１３２、１３３）とを有することを特徴とする。【選択図】図２
2007104141.tif 000002
【特許請求の範囲】
【請求項１】
電圧に応じて利得が制御される可変利得回路であって、
複数の利得制御回路と、
前記電圧に応じて前記複数の利得制御回路の接続を切り換えて利得を制御する制御回路とを有することを特徴とする可変利得回路。
【請求項２】
前記制御回路は、
前記電圧に応じて出力を反転させるインバータと、
前記インバータの出力に応じて前記利得制御回路の接続をスイッチングするスイッチング回路とを有することを特徴とする請求項１記載の可変利得回路。
【請求項３】
前記インバータは、ＣＭＯＳインバータから構成されていることを特徴とする請求項２記載の可変利得回路。
【請求項４】
前記複数の利得制御回路は、複数のアンプを並列に接続した構成とされていることを特徴とする請求項１乃至３のいずれか一項記載の可変利得回路。
【請求項５】
前記複数の利得制御回路は、直列又は並列に接続された抵抗から構成されたことを特徴とする請求項１乃至３のいずれか一項記載の可変利得回路。
【請求項６】
アンテナからの信号を出力するアンテナモジュールであって、
前記アンテナからの信号の利得を制御電圧により調整可能とされた可変利得回路を有し、
前記可変利得回路は、複数の利得制御回路と、
前記電圧に応じて前記複数の利得制御回路の接続を切り換えて利得を制御する制御回路とを有することを特徴とするアンテナモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は可変利得回路に係り、特に、電圧に応じて利得を可変できる可変利得回路に関する。
【背景技術】
【０００２】
近年、送信電力の大きな静止衛星を使ってＣＤ（コンパクトディスク）プレイヤー並の高音質で再生可能な音楽や音声により放送を行なうディジタル衛星ラジオ放送が実現されている。
【０００３】
図７は従来のアンテナモジュールの一例のブロック図を示す。
【０００４】
アンテナモジュール１は、アンテナ１１、アンプ１２、１３、１４、バンドパスフィルタ１５、可変抵抗１６から構成され、同軸ケーブルを介してチューナなどに接続される。
【０００５】
アンテナ１１で受信された信号は、アンプ１２で増幅された後、バンドパスフィルタ１５に供給される。バンドパスフィルタ１５は、受信した信号から不要周波数成分を除去する。バンドパスフィルタ１５の出力は、アンプ１３に供給され、増幅される。アンプ１３で増幅された信号は、可変抵抗１６、アンプ１４を介して同軸ケーブルを介してチューナなどに供給される。
【０００６】
このとき、チューナへの入力信号が最適になるように可変抵抗１６によって利得調整が行なわれていた。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかるに、従来のアンテナモジュールでは、可変抵抗を調整することにより、利得調整を行なっていたため、調整が容易に行なえなかった。また、アンプ１２、１３、１４、ローパスフィルタ１５、可変抵抗１６はディスクリートな電子部品で構成されていたため、部品のばらつきが大きく、例えば、温度特性による利得の変化が起きるとともに、コストも高くなり、また、小型化を困難にしていた。
【０００８】
本発明は上記の点に鑑みてなされたもので、利得の調整を容易に行なえる可変利得回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、電圧に応じて利得が制御される可変利得回路であって、複数の利得制御回路（Ｍ11、Ｍ21、Ｍ31；Ｒ21〜Ｒ23、Ｒ31〜Ｒ33、Ｒ41〜Ｒ43）と、電圧に応じて複数の利得制御回路（Ｍ11、Ｍ21、Ｍ31；Ｒ21〜Ｒ23、Ｒ31〜Ｒ33、Ｒ41〜Ｒ43）の接続を切り換えて利得を制御する制御回路（Ｍ12、Ｍ22、Ｍ32、１３１、１３２、１３３）とを有することを特徴とする。
【００１０】
制御回路（Ｍ12、Ｍ22、Ｍ32、１３１、１３２、１３３）は、電圧に応じて出力を反転させるインバータと、インバータの出力に応じて利得制御回路の接続をスイッチングするスイッチング回路とを有することを特徴とする。インバータは、ＣＭＯＳインバータから構成されていることを特徴とする。
【００１１】
複数の利得制御回路（Ｍ11、Ｍ21、Ｍ31）は、複数のアンプを並列に接続した構成とされていることを特徴とする。また、複数の利得制御回路（Ｒ21〜Ｒ23、Ｒ31〜Ｒ33、Ｒ41〜Ｒ43）は、直列又は並列に接続された抵抗から構成されたことを特徴とする。
【００１２】
また、本発明は、アンテナ（１１１）からの信号を出力するアンテナモジュール（１００）であって、アンテナ（１１１）からの信号の利得を電圧により調整可能とされた可変利得回路（１２３、２２３）を有し、可変利得回路（Ｍ11、Ｍ21、Ｍ31；Ｒ21〜Ｒ23、Ｒ31〜Ｒ33、Ｒ41〜Ｒ43）は、複数の利得制御回路（Ｍ11、Ｍ21、Ｍ31；Ｒ21〜Ｒ23、Ｒ31〜Ｒ33、Ｒ41〜Ｒ43）と、電圧に応じて複数の利得制御回路（Ｍ11、Ｍ21、Ｍ31；Ｒ21〜Ｒ23、Ｒ31〜Ｒ33、Ｒ41〜Ｒ43）の接続を切り換えて利得を制御する制御回路（Ｍ12、Ｍ22、Ｍ32、１３１、１３２、１３３）とを有することを特徴とする。
【００１３】
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。
【発明の効果】
【００１４】
本発明によれば、電圧に応じて複数の利得制御回路の接続を切り換えて利得を制御することにより、利得をディジタル的に調整することが可能であるので、利得調整を容易に行なえるなどの特長を有する。
【発明を実施するための最良の形態】
【００１５】
図１は本発明の一実施例のブロック構成図を示す。
【００１６】
本実施例では、可変利得回路をアンテナモジュールに搭載した実施例について説明する。
【００１７】
本実施例のアンテナモジュール１００は、アンテナ１１１、入力ＩＣ１１２、バンドパスフィルタ１１３、制御回路１１４、接続パターン１１６などから構成されている。
【００１８】
アンテナ１１１で受信された信号は、入力ＩＣ１１２の端子Ｐ１に供給される。入力ＩＣ１１２は、端子Ｐ１に供給された信号の利得を調整して、端子Ｐ２から出力する。
【００１９】
入力ＩＣ１１２は、アンプ１２１、１２２、可変利得回路１２３から構成されている。アンプ１２１には、端子Ｐ１からアンテナ１１１で受信された信号が供給される。アンプ１２１は、端子Ｐ１に供給された信号を増幅して端子Ｐ３に供給する。
【００２０】
端子Ｐ３と端子Ｐ４と間にローパスフィルタ１１３が接続されている。バンドバスフィルタ１１３は、アンプ１２１から端子Ｐ３に供給された信号のから不要周波数成分を除去する。バンドパスフィルタ１１３で不要周波数成分が除去された信号は、端子Ｐ４に供給される。
【００２１】
バンドパスフィルタ１１３から端子Ｐ４に供給された信号は、アンプ１２２に供給される。アンプ１２２は、端子Ｐ４からの信号を増幅して、可変利得回路１２３に供給する。
【００２２】
可変利得回路１２３は、アンプ１２２からの信号のレベルを調整して端子Ｐ２から出力する。
【００２３】
図２は可変利得回路１２３及び制御回路１１４の回路構成図を示す。
【００２４】
可変利得回路１２３は、トランジスタＭ11、Ｍ21、Ｍ31からなり、トランジスタＭ12、Ｍ22、Ｍ33及びインタフェース回路１３１〜１３３からなる制御回路１１４に接続されている。
【００２５】
トランジスタＭ11は、ゲートにアンプ１２３からの信号が供給され、ソースが接地され、ドレインがトランジスタＭ12のドレイン−ソースを介して端子Ｐ２に接続された構成とされている。トランジスタＭ12は、ゲートがインタフェース回路１３１に接続され、ソース−ドレインがトランジスタＭ11と端子Ｐ２との間に接続されており、インタフェース回路１３１の出力に応じてスイッチングされ、トランジスタＭ11の動作をオン／オフする。
【００２６】
トランジスタＭ21は、ゲートにアンプ１２３からの信号が供給され、ソースが接地され、ドレインがトランジスタＭ22のドレイン−ソースを介して端子Ｐ２に接続された構成とされている。トランジスタＭ22は、ゲートがインタフェース回路１３２に接続され、ソース−ドレインがトランジスタＭ21と端子Ｐ２との間に接続されており、インタフェース回路１３２の出力に応じてスイッチングされ、トランジスタＭ21の動作をオン／オフする。
【００２７】
トランジスタＭ31は、ゲートにアンプ１２３からの信号が供給され、ソースが接地され、ドレインがトランジスタＭ32を介して端子Ｐ２に接続されており、いわゆる、カスコードアンプを構成している。トランジスタＭ32は、ゲートがインタフェース回路１３３に接続され、ソース−ドレインがトランジスタＭ31と端子Ｐ２との間に接続されており、インタフェース回路１３３の出力に応じてスイッチングされ、トランジスタＭ31の動作をオン／オフする。
【００２８】
上記トランジスタＭ11、Ｍ21、Ｍ31のうち動作されているトランジスタの数によって利得が変化する。インタフェース回路１３１は、ポートＰ５に印加される電圧に応じて出力をハイ又はローレベルとする。
【００２９】
図３はインタフェース回路１３１の回路構成図を示す。
【００３０】
インタフェース回路１３１は、抵抗Ｒ11、Ｒ12、トランジスタＭ51、Ｍ52よりなるＣＭＯＳインバータから構成されている。インタフェース回路１３１は、端子Ｐ５に電源電圧Ｖdd（３．３Ｖ）の電位が印加されると出力がローレベルとなり、端子Ｐ５が開放状態にされると、出力がハイレベルとなる。ここで、抵抗Ｒ１１、Ｒ１２は、端子Ｐ５に電源電圧Ｖddを接続した際に、抵抗Ｒ11、Ｒ12、トランジスタＭ51、Ｍ52からなるインバータの入力との接続点の電圧Ｖ‘がトランジスタＭ51、Ｍ52からなるインバータのしきい値を越え、かつ、抵抗Ｒ１１，Ｒ１２を流れる電流が少なくなるように選ばれる。例えば、電源電圧Ｖdd＝３．３Ｖ、しきい値を２．５Ｖ、漏れ電流を０．１ｍＡとすると、Ｒ１１＝８ＫΩ、Ｒ１２＝２５ＫΩと設定される。
【００３１】
なお、インタフェース回路１３２は、インタフェース回路１３１と同じ構成であり、端子Ｐ６の状態に応じて出力がハイレベル又はローレベルとされる。また、インタフェース回路１３３は、インタフェース回路１３１と同じ構成であり、端子Ｐ７の状態に応じて出力がハイレベル又はローレベルとされる。
【００３２】
図４は入力ＩＣ１１２の端子Ｐ５〜Ｐ７の接続状態を説明するための図、図５は入力ＩＣ１１２の動作説明図を示す。
【００３３】
入力ＩＣ１１２の端子Ｐ５、Ｐ６、Ｐ７は、図４に示すように接続パターンＬａ、Ｌｂ、Ｌｃを介してＶdd（３．３Ｖ）が印加される接続パターン１１６に接続される。このとき、接続パターンＬａ、Ｌｂ、Ｌｃを切断することにより、利得の調整が可能となる。
【００３４】
図５に示すように接続パターンＬａを接続し、接続パターンＬｂ、Ｌｃを切断すると、端子Ｐ５がハイレベル、端子Ｐ６、Ｐ７がローレベルとなるので、インタフェース回路１３１の出力がローレベル、インタフェース回路１３２、１３３の出力がハイレベルになる。これによって、トランジスタＭ12がオン、トランジスタＭ22、Ｍ32がオフする。このため、信号はトランジスタＭ11によって増幅されるので、利得は、例えば、トランジスタＭ11のみの利得Ｇ0ｄＢとなる。
【００３５】
また、図５に示すように接続パターンＬａ、Ｌｂを接続し、接続パターンＬｃを切断すると、端子Ｐ５、Ｐ６がハイレベル、端子Ｐ７がローレベルとなるので、インタフェース回路１３１、１３２の出力がローレベル、インタフェース回路１３３の出力がハイレベルになる。これによって、トランジスタＭ12、Ｍ22がオン、トランジスタＭ32がオフする。このため、信号はトランジスタＭ11、Ｍ21によって増幅されるので、利得は、例えば、２×Ｇ0ｄＢとなる。
【００３６】
さらに、図５に示すように接続パターンＬａ、Ｌｂ、Ｌｃをすべて接続すると、端子Ｐ５、Ｐ６、Ｐ７がすべてハイレベルとなるので、インタフェース回路１３１、１３２、１３３の出力はすべてローレベルとなる。これによって、トランジスタＭ12、Ｍ22、Ｍ32がすべてオンする。このため、信号はトランジスタＭ11、Ｍ21、Ｍ31によって増幅されるので、利得は、例えば、３×Ｇ0ｄＢとなる。
【００３７】
このように、本実施例によれば、接続パターンＬａ、Ｌｂ、Ｌｃを選択的に接続又は切断することによりディジタル的に利得を調整することが可能であり、利得の調整を容易に行なえる。
【００３８】
〔変形例〕
図６は、入力ＩＣ１１２の変形例の回路構成図を示す。
【００３９】
本変形例の入力ＩＣ２１２は、可変利得回路２２３がπ型に抵抗が接続されたアッテネータを構成している。可変利得回路２２３は、抵抗Ｒ21〜Ｒ23、Ｒ31〜Ｒ33、Ｒ41〜Ｒ43、トランジスタＭ41〜Ｍ44、Ｍ51〜Ｍ54、Ｍ61〜Ｍ64から構成されている。
【００４０】
抵抗Ｒ21〜Ｒ23は、アンプ１２３と端子Ｐ２との間にトランジスタＭ41、Ｍ42を挟んで直列に接続されている。トランジスタＭ43は、抵抗Ｒ22、Ｒ23をバイパスするように配置されており、トランジスタＭ44は、抵抗Ｒ23をバイパスするように配置されている。
【００４１】
また、抵抗Ｒ31〜Ｒ33は、アンプ１２３と接地との間にトランジスタＭ51、Ｍ52を挟んで直列に接続されている。トランジスタＭ53は、抵抗Ｒ32、Ｒ33をバイパスするように配置されている。トランジスタＭ54は、抵抗Ｒ33をバイパスするように配置されている。
【００４２】
さらに、抵抗Ｒ41〜Ｒ43は、端子Ｐ２と接地との間にトランジスタＭ61、Ｍ62を挟んで直列に接続されている。トランジスタＭ63は、抵抗Ｒ42、Ｒ43をバイパスするように配置されている。トランジスタＭ64は、抵抗Ｒ43をバイパスするように配置されている。
【００４３】
トランジスタＭ41〜Ｍ44、Ｍ51〜Ｍ54、Ｍ61〜Ｍ64のゲートは、各々図３に示すようなインタフェース回路１３１を介して外部端子に接続されている。
【００４４】
本変形例によれば、図４で説明した方法と同様に外部端子に接続された接続パターンを切断又は接続することにより、トランジスタＭ41〜Ｍ44、Ｍ51〜Ｍ54、Ｍ61〜Ｍ64をオン又はオフさせることができ、これによって、抵抗Ｒ21〜Ｒ23、Ｒ31〜Ｒ33、Ｒ41〜Ｒ43のうち所望の抵抗をバイパスさせることできる。これによって、可変利得回路２２３の合成抵抗を調整でき、利得が調整可能となる。このとき、実施例と同様に接続パターンを切断又は接続するだけで利得の調整が可能であり、利得の容易に調整を行なうことができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施例のブロック構成図である。
【図２】可変利得回路１２３及び制御回路１１４の回路構成図である。
【図３】インタフェース回路１３１の回路構成図である。
【図４】入力ＩＣ１１２の端子Ｐ５〜Ｐ７の接続状態を説明するための図である。
【図５】入力ＩＣ１１２の動作説明図である。
【図６】入力ＩＣ１１２の変形例の回路構成図である。
【図７】従来のアンテナモジュールの一例のブロック構成図である。
【符号の説明】
【００４６】
１００  アンテナモジュール
１１１  アンテナ、１１２、２１２  入力ＩＣ、１１３  バンドパスフィルタ
１１４  制御回路
１１６  接続パターン
１２１、１２２  アンプ、１２３、２２３  可変利得回路
【図１】
2007104141.tif 000003
【図２】
2007104141.tif 000004
【図３】
2007104141.tif 000005
【図４】
2007104141.tif 000006
【図５】
2007104141.tif 000007
【図６】
2007104141.tif 000008
【図７】
2007104141.tif 000009