(57)【要約】【課題】複数の解像度の信号用として共通の液晶パネルを提供できるようにする。【解決手段】例えば１フィールド分の書き込みを行う場合、駆動電圧部１０１は、H shift register２４に対して２ライン相当分のパルス幅を有するパルス電圧を与え、V shift register２５に対して２ライン相当分のパルス幅を有するパルス電圧を与える。これにより、パルス電圧が与えられているブロック３１に含まれる４つのスイッチング素子２２により４つの画素２１にそれぞれ電圧が印加され、その結果、これらの４つの画素２１の同時書込みが行われる。本発明は、液晶パネルに適用可能である。【選択図】図１０
2007286381.tif 000002
【特許請求の範囲】
【請求項１】
画素としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子が画素毎に設けられた液晶パネルにおいて、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっており、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のうちの、α個（αは１以上Ｍ以下の整数値）のスイッチング素子のゲート線を同時にアクティブにする垂直アクティブ手段
を備える液晶パネル。
【請求項２】
１つの垂直ラインにおいて共通となっている前記ソース線を、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにする水平アクティブ手段
をさらに備える請求項１に記載の液晶パネル。
【請求項３】
画素としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子が画素毎に設けられた液晶パネルの駆動方法において、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっており、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のうちの、α個（αは１以上Ｍ以下の整数値）のスイッチング素子のゲート線を同時にアクティブにする
ステップを含む液晶パネルの駆動方法。
【請求項４】
１つの垂直ラインにおいて共通となっている前記ソース線を、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにする
ステップをさらに含む請求項３に記載の液晶パネルの駆動方法。
【請求項５】
画素としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子が画素毎に設けられた液晶パネルの駆動を制御するコンピュータに実行させるプログラムであって、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっている場合に、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のうちの、α個（αは１以上Ｍ以下の整数値）のスイッチング素子のゲート線を同時にアクティブにする
ステップを含むプログラム。
【請求項６】
１つの垂直ラインにおいて共通となっている前記ソース線を、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにする
ステップをさらに含む請求項５に記載のプログラム。
【請求項７】
画素としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子が画素毎に設けられた液晶パネルにおいて、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっており、
１つの垂直ラインにおいて共通となっている前記ソース線を、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにする水平アクティブ手段
を備える液晶パネル。
【請求項８】
画素としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子が画素毎に設けられた液晶パネルの駆動方法において、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっており、
１つの垂直ラインにおいて共通となっている前記ソース線を、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにする
ステップを含む液晶パネルの駆動方法。
【請求項９】
画素としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子が画素毎に設けられた液晶パネルの駆動を制御するコンピュータに実行させるプログラムであって、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっている場合に、
１つの垂直ラインにおいて共通となっている前記ソース線を、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにする
ステップを含むプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルおよび液晶パネルの駆動方法、並びにプログラムに関し、特に、複数の解像度の信号用として共通の液晶パネルを提供できるようになった、液晶パネルおよび液晶パネルの駆動方法、並びにプログラムに関する。
【背景技術】
【０００２】
近年、液晶パネル（例えば特許文献１）の高解像度化が進み、画素数にして２０４８×１０８０程度の解像度を有する映像信号（即ち、いわゆるHigh-Definition信号であるが、ここでは以下、2K信号と称する）に対応可能なものが普及してきている。さらに、デジタルシネマ等の分野で利用するために、画素数にして４０９６×２１６０程度の解像度を有する映像信号、即ち2K信号に対して約４倍の解像度を有する映像信号（以下、4K信号と称する）に対応可能な液晶パネルも登場してきている。
【特許文献１】特開2004-029220号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、現状、4K信号に対応可能な液晶パネルとはまさに4K信号専用であり、一方、2K信号に対応可能な液晶パネルとはまさに2K信号専用である。即ち、現状、2K信号用の液晶パネルと4K信号用の液晶パネルとについては、それぞれを独立して別個に開発や製造を行う必要があり、コスト等の点から得策でない。このため、2K信号と4K信号と共に対応可能な液晶パネルの実現、即ち、2K信号用と4K信号用との液晶パネルの共通化の実現が要求されている。
【０００４】
以上の2K信号と4K信号とは例示でありその他の解像度も含めて、複数の解像度の信号用として共通の液晶パネルが要求されているが、そのような液晶パネルが実現できていない状況である。
【０００５】
本発明は、このような状況に鑑みてなされたものであり、複数の解像度の信号用として共通の液晶パネルを提供できるようにするものである。
【課題を解決するための手段】
【０００６】
本発明の一側面の第１の液晶パネルは、画素としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子が画素毎に設けられた液晶パネルであって、１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっており、１つの垂直ラインに含まれるＭ個の前記スイッチング素子のうちの、α個（αは１以上Ｍ以下の整数値）のスイッチング素子のゲート線を同時にアクティブにする垂直アクティブ手段を備える。
【０００７】
１つの垂直ラインにおいて共通となっている前記ソース線を、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにする水平アクティブ手段をさらに備える。
【０００８】
本発明の一側面の第１の液晶パネルの駆動方法と第１のプログラムとのそれぞれは、上述した本発明の一側面の第１の液晶パネルに対応する方法とプログラムとのそれぞれである。
【０００９】
本発明の一側面の第１の液晶パネルおよびその駆動方法並びに第１のプログラムにおいては、画素としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子が画素毎に設けられた液晶パネルであって、１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっている液晶パネルが対象となる。かかる液晶パネルにおいて、１つの垂直ラインに含まれるＭ個の前記スイッチング素子のうちの、α個（αは１以上Ｍ以下の整数値）のスイッチング素子のゲート線が同時にアクティブにされる。
【００１０】
さらに、必要に応じて、１つの垂直ラインにおいて共通となっている前記ソース線が、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにされる。
【００１１】
本発明の一側面の第２の液晶パネルは、画素としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子が画素毎に設けられた液晶パネルであって、１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっており、１つの垂直ラインにおいて共通となっている前記ソース線を、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにする水平アクティブ手段を備える。
【００１２】
本発明の一側面の第２の液晶パネルの駆動方法と第２のプログラムとのそれぞれは、上述した本発明の一側面の第２の液晶パネルに対応する方法とプログラムとのそれぞれである。
【００１３】
本発明の一側面の第２の液晶パネルおよびその駆動方法並びに第２のプログラムにおいては、画素としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子が画素毎に設けられた液晶パネルであって、１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっている液晶パネルが対象となる。かかる液晶パネルにおいて、１つの垂直ラインにおいて共通となっている前記ソース線が、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにされる。
【発明の効果】
【００１４】
以上のごとく、本発明によれば、液晶パネルの提供が可能になる。特に、複数の解像度の信号用として共通の液晶パネルを提供できるようになる。
【発明を実施するための最良の形態】
【００１５】
以下に本発明の実施の形態を説明するが、請求項に記載の構成要件と、明細書または図面における具体例との対応関係を例示すると、次のようになる。この記載は、請求項に記載されている発明をサポートする具体例が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、構成要件に対応するものとして、ここには記載されていない具体例があったとしても、そのことは、その具体例が、その構成要件に対応するものではないことを意味するものではない。逆に、具体例が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その具体例が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００１６】
さらに、この記載は、明細書または図面に記載されている具体例に対応する発明が、請求項に全て記載されていることを意味するものではない。換言すれば、この記載は、明細書または図面に記載されている具体例に対応する発明であって、この出願の請求項には記載されていない発明の存在、すなわち、将来、分割出願されたり、補正により追加される発明の存在を否定するものではない。
【００１７】
本発明の一側面の第１の液晶パネル（例えば図１１の液晶パネル１５１）は、
画素（例えば図８の画素２１）としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子（例えば図８のスイッチング素子２２）が画素毎に設けられた液晶パネルにおいて、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっており（例えば図８のスイッチング素子２３を介して共通となっており）、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のうちの、α個（αは１以上Ｍ以下の整数値）のスイッチング素子のゲート線を同時にアクティブにする垂直アクティブ手段（例えば、図８のようにV shift register２５に対してパルス電圧を与える駆動電圧部１０１のうちの、特に図１１のアクティブ垂直画素数変更部１２１）
を備える。
【００１８】
１つの垂直ラインにおいて共通となっている前記ソース線を、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにする水平アクティブ手段（例えば、図１０のようにH shift register２４に対してパルス電圧を与える駆動電圧部１０１のうちの、特に図１１のアクティブ水平画素数変更部１２２）
をさらに備える。
【００１９】
本発明の一側面の第１の液晶パネル（例えば図１１の液晶パネル１５１）は、
画素（例えば図９の画素２１）としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子（例えば図９のスイッチング素子２２）が画素毎に設けられた液晶パネルにおいて、
１つの垂直ラインに含まれるＭ個の前記スイッチング素子のソース線が全て共通となっており（例えば図９のスイッチング素子２３を介して共通となっており）、
１つの垂直ラインにおいて共通となっている前記ソース線を、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにする水平アクティブ手段（例えば、図９のようにH shift register２４に対してパルス電圧を与える駆動電圧部１０１のうちの、特に図１１のアクティブ水平画素数変更部１２２）
を備える。
【００２０】
ここで、本発明の理解を容易なものとするために、本発明の説明の前に、［発明が解決しようとする課題］で上述した問題について、図１乃至図７を参照して、さらに詳しく説明する。
【００２１】
図１は、4K信号用の従来の液晶パネル１の構成例を示している。この4K信号用の従来の液晶パネル１には、駆動電圧部１１と4K画素群１２とが設けられている。
【００２２】
4K画素群１２には、図２にその一部が示されているように、４０９６×２１６０個分の液晶および保持キャパシタ２１がそれぞれ設けられている。なお、以下、１つの液晶および保持キャパシタ２１を、１つの画素２１と称する。4K画素群１２にはまた、４０９６×２１６０個分の画素２１毎に、駆動電圧を与えるスイッチング素子２２が１つずつ設けられている。
【００２３】
なお、以下、画素２１が配置される垂直方向の線、即ち、図２の例では２１６０個分の画素２１が配置される垂直方向の線を、垂直ラインと称する。これに対して、画素２１が配置される水平方向の線、即ち、図２の例では４０９６個分の画素２１が配置される水平方向の線を、水平ラインと称する。
【００２４】
この4K画素群１２において、１つの垂直ラインに並ぶ各画素２１に対して駆動電圧をそれぞれ与える各スイッチング素子２２のソース線は共通とされている。そして、この共通のソース線をアクティブにするためのスイッチング素子２３が各垂直ラインに１つずつ設けられている。即ち、所定の垂直ラインについてのスイッチング素子２３のゲート線に所定の電圧が印加されると、その所定の垂直ラインにおける各スイッチング素子２２のソース線が全てアクティブになる。この場合、スイッチング素子２３のゲート線に印加される電圧は、図２に示されるように、駆動電圧部１１からパルス電圧としてH shift register２４に与えられる。このH shift register２４は、そのパルス電圧を図２中右方向に、１つの垂直ラインを１単位として順次シフトさせていく。即ち、駆動電圧部１１からのパルス電圧は、H shift register２４内において垂直ライン毎に順次シフトしていく。このとき、H shift register２４内のパルス電圧が位置する垂直ライン、例えば図２の例では同図中一番左方の垂直ラインにおいては、各スイッチング素子２２のソース線が全てアクティブになる。
【００２５】
また、この4K画素群１２において、１つの水平ラインに並ぶ各画素２１に対して駆動電圧を与える各スイッチング素子２２のゲート線は共通とされている。この場合、スイッチング素子２２のゲート線に印加される電圧は、図２に示されるように、駆動電圧部１１からパルス電圧としてV shift register２５に与えられる。このV shift register２５は、そのパルス電圧を図２中下方向に、１つの水平ラインを１単位として順次シフトさせていく。即ち、駆動電圧部１１からのパルス電圧は、V shift register２５内において水平ライン毎に順次シフトしていく。このとき、V shift register２５内のパルス電圧が位置する水平ライン、例えば図２の例では同図中一番上方の水平ラインにおいては、各スイッチング素子２２のゲート線が全てアクティブになる。
【００２６】
以下、このような図２の構成を有する4K信号用の従来の液晶パネル１の動作について説明していく。
【００２７】
4K信号がフレームまたはフィールド単位（以下、説明の簡略上フィールド単位とする）の映像信号であるとすると、所定のフィールドについて、４０９６×２１６０個分の画素２１が所定の順番でひとつずつ書き込まれていき、全ての画素２１の書き込みが終了すると、必要に応じて所定時間待機後、次のフィールドについて、４０９６×２１６０個分の画素２１が所定の順番でひとつずつ書き込まれていく、といった動作がフィールド毎に順次繰り返されていく。
【００２８】
ここに、１つの画素２１の書き込みとは、対応するスイッチング素子２２がその画素２１に対して電圧を印加することを意味する。即ち、H shift register２４内のパルス電圧が左方からｊ番目（ｊは１乃至４０９６のうちの何れかの整数値）の垂直ライン（以下、第j垂直ラインと称する）の位置に存在し、かつ、V shift register２５のパルス電圧が上方からk番目（kは１乃至２１６０のうちの何れかの整数値）の水平ライン（以下、第k水平ラインと称する）の位置に存在する場合には、第j垂直ラインの第k水平ラインに位置するスイッチング素子２２のゲート線とソース線とが共にアクティブになり、その結果、そのスイッチング素子２２が、第j垂直ラインの第k水平ラインに位置する画素２１に対して電圧を印加する。これにより、第j垂直ラインの第k水平ラインに位置する画素２１の書き込みが行われることになる。
【００２９】
従って、所定のフィールドの書き込みを行う場合、駆動電圧部１１は、H shift register２４とV shift register２５とのそれぞれに対して、１ライン相当分のパルス幅を有するパルス電圧を与える。その後例えば、V shift register２５のパルス電圧については、第１水平ラインの位置で保持させておく。この間、H shift register２４については、１単位ずつ、即ち、１垂直ラインずつ、パルス電圧を順次シフトさせていく。すると、第１水平ラインの第１乃至４０９６垂直ラインの各画素２１は、その順番でひとつずつ書き込まれていくことになる。
【００３０】
第１水平ラインの全ての画素２１の書き込みが終了した段階で、V shift register２５はパルス電圧を１単位だけシフトさせ、即ち、第２水平ラインの位置にシフトさせ、かつ、駆動電圧部１１がH shift register２４に対してパルス電圧を再度与える。その後例えば、H shift register２４については、１単位ずつ、即ち、１垂直ラインずつ、パルス電圧を順次シフトさせていく。この間、V shift register２５のパルス電圧については第２水平ラインの位置で保持させておく。すると、第２水平ラインの第１乃至４０９６垂直ラインの各画素２１は、その順番でひとつずつ書き込まれていくことになる。
【００３１】
その後は以上の処理が繰り返される。即ち、第k-1水平ラインの全ての画素２１の書き込みが終了した段階で、V shift register２５のパルス電圧がひとつ下方の第k水平ラインの位置にシフトし、かつ、駆動電圧部１１からH shift register２４に対してパルス電圧が再度与えられる。その後例えば、H shift register２４においては、１単位ずつ、即ち、１垂直ラインずつ、パルス電圧が順次シフトしていく。この間、V shift register２５のパルス電圧は第k水平ラインの位置で保持している。すると、第k水平ラインの第１乃至４０９６垂直ラインの各画素２１は、その順番でひとつずつ書き込まれていくことになる。
【００３２】
このように、4K信号用の従来の液晶パネル１は、ライン順次に、４０９６×２１６０個分の画素２１を１つずつ書き込んでいくことで、１フィールド等の表示を行う。以下、このように画素２１を１つずつ書き込んでいく手法を、後述する本発明が適用される手法と区別するために、従来の１画素毎書込手法と称する。
【００３３】
なお、かかる従来の１画素毎書込手法は、4K信号用の従来の液晶パネル１に対してのみならず、他の解像度の信号用の従来の液晶パネルに対しても、例えば2K信号用の従来の液晶パネルに対しても適用されている。
【００３４】
ここで、4K信号用と2K信号用の液晶パネルの共通化について考える。
【００３５】
4K信号用と2K信号用の液晶パネルを共通化するためには、４０９６×２１６０個分の画素２１が必要となる。また、上述したように2K信号の解像度は4K信号の解像度の1/4であるので、2K信号にとっての１画素は、4K信号にとっての上下左右に隣接する４個の画素からなるブロックに相当する。従って、４０９６×２１６０個分の画素２１を有する液晶パネルに対して2K信号が与えられたときには、2K信号にとっての１つの画素の書き込みとは、対応する位置に存在するブロック内の４個の画素２１のそれぞれの書き込みとなる。
【００３６】
具体的には例えば、図２の例で言えば、2K信号にとっての第１垂直ラインの第１水平ラインの画素の書き込みを行うためには、同図中に点線で示されている一番左上のブロック３１に含まれる４個の画素２１のそれぞれの書き込みが必要になる。
【００３７】
このような４０９６×２１６０個分の画素２１に対して2K信号の書き込みを、従来の１画素毎書込手法をそのまま適用して実現しようとする場合、上述した図１と図２の4K信号用の従来の液晶パネル１を採用することは実質上不可能であり、結局、図３乃至図７に示される別の液晶パネル３１を採用する必要がある。即ち、従来の１画素毎書込手法をそのまま適用しただけでは、4K信号用と2K信号用の液晶パネルの共通化は実質上不可能である。
【００３８】
ここで、図３乃至図７に示される液晶パネル３１、即ち、４０９６×２１６０個分の画素２１に対する2K信号の書き込みを従来の１画素毎書込手法により実現させる場合に採用されるであろう液晶パネル３１について簡単に説明する。
【００３９】
即ち、上述したように、2K信号にとっての１画素とは、4K信号にとっての上下左右に隣接する４個の画素からなるブロックに相当する。このため、2K信号にとっての１画素の書き込みを行うためには、図３に示されるように、2K信号にとっての１画素に対応するブロックのうちの、左上画素の書込用のパルス電圧を与える左上画素用駆動電圧部４１−１、右上画素の書込用のパルス電圧を与える右上画素用駆動電圧部４１−２、左下画素の書込用のパルス電圧を与える左下画素用駆動電圧部４１−３、および、右下画素の書込用のパルス電圧を与える右下画素用駆動電圧部４１−４が、それぞれ液晶パネル３１に搭載される。
【００４０】
そして、４０９６×２１６０個分の画素２１を有し、かつ図４乃至図７に示される構成を有する4K画素群４２が、液晶パネル３１に搭載される。即ち、図４に示されるように、左上画素用駆動電圧部４１−１からのパルス電圧をシフトするためのH shift register５１−１とV shift register５２−１が液晶パネル３１に搭載される。図５に示されるように、右上画素用駆動電圧部４１−２からのパルス電圧をシフトするためのH shift register５１−２とV shift register５２−２が液晶パネル３１に搭載される。図６に示されるように、左下画素用駆動電圧部４１−３からのパルス電圧をシフトするためのH shift register５１−３とV shift register５２−３が液晶パネル３１に搭載される。図７に示されるように、右下画素用駆動電圧部４１−４からのパルス電圧をシフトするためのH shift register５１−４とV shift register５２−４が液晶パネル３１に搭載される。
【００４１】
即ち、図４の左上画素用駆動電圧部４１−１並びにH shift register５１−１およびV shift register５２−１の組（以下、左上画素用書込組と称する）、図５の右上画素用駆動電圧部４１−２並びにH shift register５１−２およびV shift register５２−２の組（以下、右上画素用書込組と称する）、図６の左下画素用駆動電圧部４１−３並びにH shift register５１−３およびV shift register５２−３の組（以下、左下画素用書込組と称する）、図７の右下画素用駆動電圧部４１−４並びにH shift register５１−４およびV shift register５２−４の組（以下、右下画素用書込組と称する）が、液晶パネル３１に搭載される。
【００４２】
このような液晶パネル３１の動作は、基本的に、左上画素用書込組、右上画素用書込組、左下画素用書込組、および、右下画素用書込組のそれぞれについて、上述した従来の１画素毎書込手法に対応する動作がそれぞれ個別に行われることになる。
【００４３】
ただし、H shift register５１−１乃至５１−４およびV shift register５２−１乃至５２−４は何れも、図４乃至図７の点線のパルス電圧で示されるように、パルス電圧のシフト単位が２ライン相当分となるように構成されている。即ち、H shift register５１−１乃至５１−４については、第j-2垂直ラインの位置に存在するパルス電圧は、ひとつ飛ばした第j垂直ラインの位置にシフトされる。また、V shift register５２−１乃至５２−４については、第k-2水平ラインの位置に存在するパルス電圧は、ひとつ飛ばした第k水平ラインの位置にシフトされる。
【００４４】
以上説明したように、従来の１画素毎書込手法を単に適用しただけでは、4K信号用の液晶パネル１（図１，図２）と2K信号用の液晶パネル（図３乃至図７）といったように別々の液晶パネルを採用する必要がある。即ち、従来の１画素毎書込手法を単に適用しただけでは、複数の解像度信号用に共通の液晶パネルをを提供することは非常に困難である。
【００４５】
そこで、本発明人は、4K信号や2K信号といった複数の解像度の信号用として共通の液晶パネルを提供することを目的のひとつとして、次のような手法を発明した。なお、ここに目的のひとつと記述したのは、例えば図１２乃至図１６を用いて後述するように、本発明は、その他の様々な目的を達成するために適用可能だからである。
【００４６】
画素としての液晶が水平ラインにＮ個（Ｎは1以上の整数値）配置され垂直ラインにＭ個（Ｍは1以上の整数値）配置され、１つの画素に対して駆動電圧を与えるスイッチング素子が画素毎に設けられた液晶パネルにおいて、１つの垂直ラインに含まれるＭ個のスイッチング素子のソース線が全て共通となっている場合に、１つの垂直ラインに含まれるＭ個のスイッチング素子のうちの、α個（αは１以上Ｍ以下の整数値）のスイッチング素子のゲート線を同時にアクティブにする、という第１の手法を本発明人は発明した。この場合、同一垂直ラインに含まれるα個の画素の同時書込みが可能になる。即ち、α＝２以上とすることで、同一垂直ラインに含まれる複数画素の同時書込みが可能になる。そこで、以下、第１の手法を、垂直画素同時書込手法と称する。
【００４７】
また、かかる液晶パネルにおいてかかる場合に、１つの垂直ラインにおいて共通となっているソース線を、β個（βは１以上Ｎ以下の整数値）の垂直ラインにまたがって同時にアクティブにする、という第２の手法を本発明人は発明した。この場合、同一水平ラインに含まれるβ個の画素の同時書込みが可能になる。即ち、β＝２以上とすることで、同一水平ラインに含まれる複数画素の同時書込みが可能になる。そこで、以下、第２の手法を、水平画素同時書込手法と称する。
【００４８】
図８は、従来の4K画素群１２（図１）をそのまま用いて、垂直画素同時書込手法を適用した場合の例を説明する図である。また、図９は、従来の4K画素群１２をそのまま用いて、水平画素同時書込手法を適用した場合の例を説明する図である。そこで、以下、図８と図９を参照して、垂直画素同時書込手法と水平画素同時書込手法とについてさらに詳しく説明する。
【００４９】
図８の例では、駆動電圧部１１（図１）の代わりに、垂直画素同時書込手法が適用された駆動電圧部１０１が用いられている。かかる駆動電圧部１０１は、V shift register２５に対して与えるパルス電圧のパルス幅を可変できる機能を有している。ただし、図８の例では、α＝２、即ち、同一垂直ラインに含まれる２つの画素２１の同時書込がなされるとしている。そこで、図８の例では、２ライン相当分のパルス幅を有するパルス電圧が、V shift register２５に対して与えられている。その結果、次のような動作が可能になる。
【００５０】
所定のフィールドの書き込みを行う場合、駆動電圧部１０１は、H shift register２４に対しては１ライン相当分のパルス幅を有するパルス電圧を与える一方、V shift register２５に対しては２ライン相当分のパルス幅を有するパルス電圧を与える。その後例えば、V shift register２５のパルス電圧については、第１水平ライン，第２水平ラインの位置を保持させておく。この間、H shift register２４については、１垂直ライン分を１単位としてパルス電圧を順次シフトさせていく。すると、第１水平ライン，第２水平ラインの各第１乃至４０９６垂直ラインの画素２１は、その順番で２つずつ同時に書き込まれていくことになる。即ち、第j垂直ラインについて、第１水平ラインの画素２１と第２水平ラインの画素２１との同時書込みが順次行われていく。
【００５１】
第１水平ライン，第２水平ラインの全ての画素２１の２画素同時書き込みが終了した段階で、V shift register２５は、パルス電圧を、２水平ラインを１単位としてシフトさせ、即ち、第３水平ライン，第４水平ラインの位置にシフトさせ、かつ、駆動電圧部１０１がH shift register２４に対して、１ライン分のパルス幅を有するパルス電圧を再度与える。その後例えば、H shift register２４については、１ライン分の幅を有するパルス電圧を１垂直ラインずつ順次シフトさせていく。この間、V shift register２５のパルス電圧については第３水平ライン，第４水平ラインの位置で保持させておく。すると、第３水平ライン，第４水平ラインの各第１乃至４０９６垂直ラインの画素２１は、その順番で２つずつ同時に書き込まれていくことになる。即ち、第j垂直ラインについて、第３水平ラインの画素２１と第４水平ラインの画素２１との同時書込みが順次行われていく。
【００５２】
その後は以上の処理が繰り返される。即ち、第k-2（ただし、kは奇数値）水平ライン，第k-1水平ラインの全ての画素２１の２画素同時書き込みが終了した段階で、V shift register２５のパルス電圧がふたつ下方の第k水平ライン，第k+1水平ラインの位置にシフトし、かつ、駆動電圧部１０１からH shift register２４に対して、１ライン分のパルス幅を有するパルス電圧が再度与えられる。その後例えば、H shift register２４においては、１ライン分のパルス電圧が１垂直ラインずつ順次シフトしていく。この間、V shift register２５のパルス電圧は第k水平ライン，第k+1水平ラインの位置で保持している。すると、第k水平ライン，第k+1水平ラインの各第１乃至４０９６垂直ラインの画素２１は、その順番で２つずつ同時に書き込まれていくことになる。即ち、第ｊ垂直ラインについて、第k水平ラインの画素２１と第k+1水平ラインの画素２１との同時書込みが順次行われていく。
【００５３】
図８の例ではα＝２とされたが、３以上のαを設定した場合には、駆動電圧部１０１がV shift register２５に与えるパルス電圧のパルス幅がαライン分となり、また、V shift register２５のシフト単位がαライン分となり、その結果、同一垂直ラインについては、垂直方向に隣接するα個の画素の同時書込みが行われる。
【００５４】
このような図８の例に対して、図９の例では、駆動電圧部１１（図１）の代わりに、水平画素同時書込手法が適用された駆動電圧部１０１が用いられている。かかる駆動電圧部１０１は、H shift register２４に対して与えるパルス電圧のパルス幅を可変できる機能を有している。ただし、図９の例では、β＝２、即ち、同一水平ラインに含まれる２個の画素２１の同時書込がなされるとしている。そこで、図９の例では、２ライン相当分のパルス幅を有するパルス電圧が、H shift register２５に対して与えられている。その結果、次のような動作が可能になる。
【００５５】
所定のフィールドの書き込みを行う場合、駆動電圧部１０１は、H shift register２４に対しては２ライン相当分のパルス幅を有するパルス電圧を与える一方、V shift register２５に対しては１ライン相当分のパルス幅を有するパルス電圧を与える。その後例えば、H shift register２４については、２水平ライン分を１単位としてパルス電圧を順次シフトさせていく。この間、V shift register２５のパルス電圧については第１水平ラインの位置で保持させておく。すると、第１水平ラインについて、水平方向に隣接する２つの画素２１は同時に、第１乃至４０９６垂直ラインの順番で順次書き込まれていくことになる。即ち、第１水平ラインについて、その順番で、第j（jは奇数値）垂直ラインの画素２１と第j+1垂直ラインの画素２１との同時書込みが行われていく。
【００５６】
第１水平ラインの全ての画素２１の２画素同時書き込みが終了した段階で、V shift register２５はパルス電圧を、１水平ラインを１単位としてシフトさせ、即ち、第２水平ラインの位置にシフトさせ、かつ、駆動電圧部１０１がH shift register２４に対して、２ライン分のパルス幅を有するパルス電圧を再度与える。その後例えば、H shift register２４については、２ライン分の幅を有するパルス電圧を２垂直ラインずつ順次シフトさせていく。この間、V shift register２５のパルス電圧については第２水平ラインの位置で保持させておく。すると、第２水平ラインについて、水平方向に隣接する２つの画素２１は同時に、第１乃至４０９６垂直ラインの順番で順次書き込まれていくことになる。即ち、第２水平ラインについて、その順番で、第j（jは奇数値）垂直ラインの画素２１と第j+1垂直ラインの画素２１との同時書込みが行われていく。
【００５７】
その後は以上の処理が繰り返される。即ち、第k-1水平ラインの全ての画素２１の２画素同時書き込みが終了した段階で、V shift register２５のパルス電圧がその下方の第k水平ラインの位置にシフトし、かつ、駆動電圧部１０１からH shift register２４に対して、２ライン分のパルス幅を有するパルス電圧が再度与えられる。その後例えば、H shift register２４においては、２ライン分のパルス電圧が２垂直ラインずつ順次シフトしていく。この間、V shift register２５のパルス電圧は第k水平ラインの位置で保持している。すると、第k水平ラインについて、水平方向に隣接する２つの画素２１は同時に、第１乃至４０９６垂直ラインの順番で順次書き込まれていくことになる。即ち、第k水平ラインについて、その順番で、第j（jは奇数値）垂直ラインの画素２１と第j+1垂直ラインの画素２１との同時書込みが行われていく。
【００５８】
図９の例ではβ＝２とされたが、３以上のβを設定した場合には、駆動電圧部１０１がH shift register２４に与えるパルス電圧のパルス幅はβライン分なり、H shift register２４のシフト単位がβライン分となり、その結果、同一水平ラインについては、水平方向に隣接するβ個の画素の同時書込みが行われる。
【００５９】
以上の垂直画素同時書込手法と水平画素同時書込手法とは組み合わせることが可能である。即ち、垂直画素同時書込手法と水平画素同時書込手法とがともに適用された駆動電圧部１０１の実現も可能である。この場合、β×α個の画素からなるブロックの同時書込みが可能になる。
【００６０】
具体的には例えば、α＝２，β＝２とすることで、上述した図８の例と図９の例とを組み合わせた動作、即ち、図１０の例のような動作が可能となり、２×２個の画素２１からなるブロック６１の同時書込みが可能になる。このことは、上述したように、４０９６×２１６０個分の画素２１を含む従来の4K画素群１２をそのまま使用して、2K信号の書き込みが可能となることを意味している。即ち、図１１に示されるように、垂直画素同時書込手法と水平画素同時書込手法とがともに適用された駆動電圧部１０１と、４０９６×２１６０個分の画素２１を含む従来の4K画素群１２とを含む液晶パネル１５１を採用することで、4K信号にも2K信号にも対応できるようになる。即ち、図１１の液晶パネル１５１とは、本発明が適用される液晶パネルの一実施の形態であって、2K信号や4K信号といった複数の解像度信号に対応可能な液晶パネルである。従って、図１１の液晶パネル１５１を採用すれば、例えば2K信号用と4K信号用のパネルの共通化が実現できることになる。
【００６１】
詳細には、駆動電圧部１０１において、アクティブ垂直画素数変更部１２１には垂直画素同時書込手法が適用されており、アクティブ水平画素数変更部１２２には水平画素同時書込手法が適用されている。即ち、駆動電圧発生部１２３が、H shift register２４とV shift register２５（図８乃至図１０）のそれぞれに対して、所定のパルス幅を有するパルス電圧を印加する。この場合、H shift register２４に印加されるパルス電圧のパルス幅、即ち、水平同時書込数βを変更するブロックが、アクティブ水平画素数変更部１２２である。一方、V shift register２５に印加されるパルス電圧のパルス幅、即ち、垂直同時書込数αを変更するブロックが、アクティブ垂直画素数変更部１２１である。
【００６２】
なお、液晶パネル１５１の動作自体は、上述した図８乃至図１０を用いて説明済みであるので、ここではその説明は省略する。
【００６３】
また、図１１の例では、垂直画素同時書込手法と水平画素同時書込手法とを組み合わせて適用できるように、アクティブ垂直画素数変更部１２１とアクティブ水平画素数変更部１２２とが駆動電圧部１０１に設けられている。しかしながら、上述したように、垂直画素同時書込手法と水平画素同時書込手法とは独立した一手法であって必ずしも組み合わせて適用する必要は無い。即ち、本発明が適用される液晶パネルとして、上述した液晶パネル１５１の他、垂直画素同時書込手法だけを適用した液晶パネルも実現可能であり、水平画素同時書込手法だけを適用した液晶パネルも実現可能である。この場合、前者の液晶パネルには、アクティブ垂直画素数変更部１２１と駆動電圧発生部１２３とからなる駆動電圧部が搭載される。一方、後者の液晶パネルには、アクティブ水平画素数変更部１２２と駆動電圧発生部１２３とからなる駆動電圧部が搭載される。
【００６４】
ところで、このような本発明が適用される液晶パネル、例えば図１１の液晶パネル１５１は、複数の解像度信号に対する共通化の用途の他にも様々な用途で利用可能である。
【００６５】
例えば、図１２に示されるような３Ｄ（３-Dimensional）映像システムに対して、液晶パネル１５１を適用することができる。
【００６６】
図１２の例では、３Ｄ映像システムは、例えば図１１の液晶パネル１５１を内蔵したプロジェクタ装置２０１、液晶シャッタ２０２、スクリーン２０３、および、偏向メガネ２０４から構成されている。偏向メガネ２０４は視聴者２０５の人数分だけ用意される。
【００６７】
３Ｄ映像に対応する映像信号は例えばフィールド単位でプロジェクタ装置２０１に提供され、また、その映像信号の少なくとも一部が、フィールド毎の同期切替を行うために液晶シャッタ２０２に提供される。
【００６８】
プロジェクタ装置２０１は、各フィールドに対応する光束をスクリーン２０３に順次投影することで、スクリーン２０３に各フィールド像を形成させる。その際、光束のスクリーン２０３に対する偏向方向は、偏向メガネ２０４をかけた視聴者２０５の片目にフィールド像が認識されるように、液晶シャッタ２０２によって偏向される。なお、以下、このような液晶シャッタ２０２による偏向動作を、片目の液晶シャッタ２０２を開けると称する。その際、片目の液晶シャッタ２０２の開閉動作は、上述したように映像信号の少なくとも一部に従って、フィールドに同期して行われる。
【００６９】
即ち、図１３に示されるように、プロジェクタ装置２０１は（図１３では液晶パネルと記述されている）、期間TDに、１フィールド分の画素の全書き込みを行う。この期間TDに対応する期間TCでは、液晶シャッタ２０２は閉じている。そして、この期間TC経過後の所定の期間TORだけ、片目（例えば右目）の液晶シャッタ２０２が開き、この期間TORに対応する期間TSにおいて、プロジェクタ２０１による１フィールド分の光束のスクリーン２０３への照射が保持されることになり、その結果、スクリーン２０３に形成されるフィールド像が片目像（例えば右目像）として視聴者２０５に認識される。
【００７０】
この期間TOR経過後の期間TCでは、液晶シャッタ２０２は再度閉じる。この期間TCに対応する期間TDに、プロジェクタ装置２０１は、反対側の片目像（例えば左目像）となる１フィールド分の画素の全書き込みを行う。この期間TDに対応する期間TCに、液晶シャッタ２０２は閉じている。そして、この期間TC経過後の所定の期間TOLだけ、反対側の片目（例えば左目）の液晶シャッタ２０２が開き、この期間TORに対応する期間TSにおいて、プロジェクタ２０１による１フィールド分の光束のスクリーン２０３への照射が保持されることになり、その結果、スクリーン２０３に形成されるフィールド像が片目像（例えば左目像）として視聴者２０５に認識される。
【００７１】
これにより、偏向メガネ２０４をかけている視聴者２０５は、スクリーン２０３に順次形成された２つのフィールド像を、３Ｄ画像として視認できるようになる。
【００７２】
その後、以上の一連の処理がフレーム毎に繰り返し実行され、その結果、偏向メガネ２０４をかけている視聴者２０５は、スクリーン２０３には３Ｄ映像が表示されていると視認できるようになる。
【００７３】
ただし、視聴者２０５が３Ｄ映像として視認するためには、一定以上の輝度が必要であり、この輝度を確保するためには、プロジェクタ装置２０１による１フィールド分の光束のスクリーン２０３への照射の保持時間に相当する期間TS（以下、保持期間TSと称する）が長いことが望ましい。なぜならば、輝度は、TS/2(TD+TS)で表され、TD+TSはフィールドの切替時間として一定であるからである。即ち、プロジェクタ装置２０１の１フィールド分の全画素の書込速度が速ければ、その分だけ書き込むのに要する期間TD（以下、書込期間TDと称する）が短くなり、その結果、保持期間TSが長時間確保されて輝度が高くなるからである。
【００７４】
この保持期間TSを長時間確保するために、即ち、書込期間TDを短縮するために、複数画素同時書込みが可能な本発明の液晶パネル、例えば液晶パネル１５１等を搭載したプロジェクタ装置２０１が採用されているのである。
【００７５】
換言すると、液晶パネル１５１等が搭載されたプロジェクタ装置２０１の代わりに、図１の液晶パネル１等の従来の液晶パネルが搭載されたプロジェクタ装置を１台だけを利用して、図１２のような３Ｄ映像システムを実現しようとした場合には、図１４に示されるように、保持期間TSの確保はほとんどできなくなる。これは、従来の液晶パネルでは、複数画素同時書込みができずに、画素をひとつずつ書き込んでいくため、１フィールド分の全画素の書込速度は、本発明が適用されたプロジェクタ装置２０１のそれに比較して当然ながら遅くなるからである。従って、従来の液晶パネルが搭載されたプロジェクタ装置によりスクリーン２０３に投影された映像は、その輝度が著しく低下してしまうことになり、視聴者２０４にとっては３Ｄ映像として視認できなくなってしまう。
【００７６】
以上の内容をまとめると、図１２のような３Ｄ映像システムを実現するためには、従来の液晶パネルを搭載したプロジェクタ装置を１台だけを採用しても実質上実現不可能であり、液晶パネル１５１等本発明が適用された液晶パネルを搭載したプロジェクタ装置２０１の採用が必要になる。
【００７７】
即ち、かかるプロジェクタ装置２０１が、例えば図１５に示されるように、水平方向または垂直方向の２画素同時書込みを行うことで、従来のプロジェクタ装置の１画素毎の書き込みに比較して、１フィールド分の全画素の書込速度は約２倍となる。この場合、図１４と図１５とを比較すると明らかなように、書込期間TDも約1/2となり、その分だけ保持期間TSも確保されることになる。その結果、その分だけ輝度も高くなることになる。
【００７８】
さらに、本発明のプロジェクタ装置２０１が、例えば図１６に示されるように、水平垂直方向の４画素同時書込みを行うことで、従来のプロジェクタ装置の１画素毎の書き込みに比較して、１フィールド分の全画素の書込速度は約４倍となる。この場合、図１４と図１６とを比較すると明らかなように、書込期間TDも約1/4となり、その分だけ保持期間TSも確保されることになる。その結果、その分だけ輝度も高くなることになる。即ち、本発明のプロジェクタ装置２０１が、水平垂直方向の４画素同時書込みを行うことで、水平方向または垂直方向の２画素同時書込みを行ったときよりもさらに高い輝度を得ることが可能になる。
【００７９】
上述した一覧表示処理も含む一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。
【００８０】
上述した一連の処理をソフトウエアにより実行させる場合、本発明が適用される液晶パネルは、例えば、図１７に示されるコンピュータを含むように構成することもできる。或いは、図１７のコンピュータによって、本発明が適用される液晶パネルの駆動が制御されてもよい。
【００８１】
図１７において、CPU（Central Processing Unit）３０１は、ROM（Read Only Memory）３０２に記録されているプログラム、または記憶部３０８からRAM（Random Access Memory）３０３にロードされたプログラムに従って各種の処理を実行する。RAM３０３にはまた、CPU３０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【００８２】
CPU３０１、ROM３０２、およびRAM３０３は、バス３０４を介して相互に接続されている。このバス３０４にはまた、入出力インタフェース３０５も接続されている。
【００８３】
入出力インタフェース３０５には、キーボード、マウスなどよりなる入力部３０６、ディスプレイなどよりなる出力部３０７、ハードディスクなどより構成される記憶部３０８、および、モデム、ターミナルアダプタなどより構成される通信部３０９が接続されている。通信部３０９は、インターネットを含むネットワークを介して他の装置（図示せず）との間で行う通信を制御する。
【００８４】
入出力インタフェース３０５にはまた、必要に応じてドライブ３１０が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどよりなるリムーバブル記録媒体３１１が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部３０８にインストールされる。
【００８５】
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、ネットワークや記録媒体からインストールされる。
【００８６】
このようなプログラムを含む記録媒体は、図１７に示されるように、装置本体とは別に、視聴者にプログラムを提供するために配布される、プログラムが記録されている磁気ディスク（フロッピディスクを含む）、光ディスク（CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む）、光磁気ディスク（ＭＤ（Mini-Disk）を含む）、もしくは半導体メモリなどよりなるリムーバブル記録媒体（パッケージメディア）３１１により構成されるだけでなく、装置本体に予め組み込まれた状態で視聴者に提供される、プログラムが記録されているROM３０２や、記憶部３０８に含まれるハードディスクなどで構成される。
【００８７】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、その順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００８８】
また、本明細書において、システムとは、複数の装置や処理部により構成される装置全体を表すものである。
【図面の簡単な説明】
【００８９】
【図１】4K信号用の従来の液晶パネルの構成例を示すブロック図である。
【図２】図１の液晶パネルの動作を説明する図である。
【図３】図１の液晶パネルと同解像度で、従来の１画素毎書込手法を適用して2K用信号に対応させた場合に実現される液晶パネルの構成例を示すブロック図である。
【図４】図３の液晶パネルの動作を説明する図である。
【図５】図３の液晶パネルの動作を説明する図である。
【図６】図３の液晶パネルの動作を説明する図である。
【図７】図１の液晶パネルの動作を説明する図である。
【図８】本発明が適用される垂直画素同時書込手法を説明する図である。
【図９】本発明が適用される水平画素同時書込手法を説明する図である。
【図１０】本発明が適用される垂直画素同時書込手法と水平画素同時書込手法との組み合わせ手法を説明する図である。
【図１１】図８乃至図１０の動作が可能な液晶パネル、即ち、本発明が適用される液晶パネルの構成例を示すブロック図である。
【図１２】図１１の液晶パネルが適用された３Ｄ映像システムの構成例を示す図である。
【図１３】図１２の３Ｄ映像システムの動作を説明する図である。
【図１４】図１１の液晶パネルの代わりに、従来の液晶パネルが適用された３Ｄ映像システムの動作を説明する図である。
【図１５】図１４と比較するための図であって、垂直画素同時書込手法と水平画素同時書込手法とのうちの何れか一方が採用されている場合の図１２の３Ｄ映像システムの動作を説明する図である。
【図１６】図１４や図１５と比較するための図であって、垂直画素同時書込手法と水平画素同時書込手法との組み合わせ手法が採用されている場合の図１２の３Ｄ映像システムの動作を説明する図である。
【図１７】本発明が適用される液晶パネルに含まれるまたはその駆動を制御するコンピュータの構成例を示すブロック図である。
【符号の説明】
【００９０】
１２  4K画素群，  ２１，２２  スイッチング素子，  ２３  画素，  ２４  H shift register，  ２５  V shift register，  １０１  駆動電圧部，  １２１  アクティブ垂直画素数変更部，  １２２  アクティブ水平画素数変更部，  １２３  駆動電圧発生部，  １５１  液晶パネル，  ２０１  プロジェクタ装置，  ２０２  液晶スイッチ，  ２０３  スクリーン，  ２０４  偏向メガネ，  ２０５  視聴者，  ３０１  CPU，  ３０２  ROM，  ３０３  RAM，  ３０５  記録部，  ３１１  リムーバブルメディア
【図１】
2007286381.tif 000003
【図２】
2007286381.tif 000004
【図３】
2007286381.tif 000005
【図４】
2007286381.tif 000006
【図５】
2007286381.tif 000007
【図６】
2007286381.tif 000008
【図７】
2007286381.tif 000009
【図８】
2007286381.tif 000010
【図９】
2007286381.tif 000011
【図１０】
2007286381.tif 000012
【図１１】
2007286381.tif 000013
【図１２】
2007286381.tif 000014
【図１３】
2007286381.tif 000015
【図１４】
2007286381.tif 000016
【図１５】
2007286381.tif 000017
【図１６】
2007286381.tif 000018
【図１７】
2007286381.tif 000019