(57)【要約】【課題】  従来は、シリアル通信の１セット転送の周期で駆動信号が同時に生成されて、駆動信号の変化タイミングが同じになり、その瞬間に大量の電流が流れる可能性があった。【解決手段】  主制御部と前記主制御部からの信号に応じて各部を制御する複数の従制御部とを有する画像形成装置において、主制御部１００と従制御部のそれぞれとの間でシリアル通信を行い、主制御部からシリアル通信で従制御部に送信する制御信号の数を予め設定した数に制限する信号監視部１２０を有する。【選択図】  図１
2007310248.tif 000002
【特許請求の範囲】
【請求項１】
主制御部と前記主制御部からの信号に応じて各部を制御する複数の従制御部とを有する画像形成装置であって、
前記主制御部と前記従制御部のそれぞれとの間でシリアル通信を行うシリアル通信手段と、
前記主制御部から前記シリアル通信手段を介して１セットのシリアルデータ転送で前記従制御部に送信する制御信号の数を予め設定した数以下に制限する制限手段と、
を有することを特徴とする画像形成装置。
【請求項２】
前記制限手段は、前記予め設定した数を超えた分の制御信号が所定回数以上先送りされないように転送する制御信号を決定することを特徴とする請求項１に記載の画像形成装置。
【請求項３】
前記制御信号の優先順位を設定する手段を更に有し、
前記制限手段は、前記優先順位に従って、前記シリアル通信手段により送信する制御信号を決定することを特徴とする請求項１又は２に記載の画像形成装置。
【請求項４】
前記主制御部から出力される制御信号の変化周期を記憶する記憶手段を更に有し、
前記制限手段は、前記記憶手段に記憶された前記変化周期に従って前記制御信号の優先順位を決定し、当該優先順位に従って前記シリアル通信手段により送信する制御信号を決定することを特徴とする請求項１乃至３のいずれか１項に記載の画像形成装置。
【請求項５】
主制御部と前記主制御部からの信号に応じて各部を制御する複数の従制御部とを有する画像形成装置における通信制御方法であって、
前記主制御部と前記従制御部のそれぞれとの間でシリアル通信を行うシリアル通信工程と、
前記主制御部から前記シリアル通信手段を介して１セットのシリアルデータ転送で前記従制御部に送信する制御信号の数を予め設定した数以下に制限する制限工程と、
を有することを特徴とする画像形成装置における通信制御方法。
【請求項６】
前記制限工程では、前記予め設定した数を超えた分の制御信号が所定回数以上先送りされないように制御信号を決定することを特徴とする請求項５に記載の画像形成装置における通信制御方法。
【請求項７】
前記制御信号の優先順位を設定する工程を更に有し、
前記制限工程では、前記優先順位に従って、前記シリアル通信手段により送信する制御信号を決定することを特徴とする請求項５又は６に記載の画像形成装置における通信制御方法。
【請求項８】
前記主制御部から出力される制御信号の変化周期をメモリに記憶する工程を更に有し、  前記制限工程では、前記メモリに記憶された前記変化周期に従って前記制御信号の優先順位を決定し、当該優先順位に従って、シリアル通信で送信する制御信号を決定することを特徴とする請求項５乃至７のいずれか１項に記載の画像形成装置における通信制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主制御部と前記主制御部からの信号に応じて各部を制御する複数の従制御部とを有し、これら主制御部と複数の従制御部との間でシリアル通信で駆動信号を送信する画像形成装置及びその装置における通信制御方法に関する。
【背景技術】
【０００２】
従来より、複写機等の画像形成装置では、装置の主制御部と、プリンタ機構部等の各部を制御するブロック制御部との間のデータのやり取りは、信号線の本数の少ないシリアル通信によって行われている。このシリアル通信により、主制御部からコマンドデータ或はタイミング信号が転送され、各ブロック制御部は、このシリアル通信で受信したデータや信号を基に、それぞれ対応する機構部や処理部の動作を制御する駆動信号を生成して制御している。また主制御部と各ブロックの制御部とをバス接続し、各ブロックの制御信号を主制御部から各ブロック制御部へシリアル通信で転送して装置全体を制御するものがある（特許文献１参照）。
【特許文献１】特開平１０−１９０９００
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このようなシリアル通信では、シリアル通信の送信開始タイミングで、その転送されるデータをサンプリングして全ての制御信号を転送していた。そして、受信側では受信タイミングで、ＤＣモータやステッピングモータの駆動信号を出力していた。このため、各ブロック制御部で出力される駆動信号の出力タイミングは、主制御部で生成された制御信号のタイミングとは異なってしまう。即ち、各ブロック制御部では、シリアル通信の１セット転送の周期で駆動信号が同時に生成されて制御されることになる。これにより複数の駆動信号の変化タイミングが同じになってしまい、その瞬間に大量の電流が流れてノイズの原因となったり、また電源に対して大きな負荷となる可能性があった。
【０００４】
本発明の目的は、上述した従来の問題点を解決することにある。
【０００５】
本願発明の特徴は、シリアル通信において、1セットのシリアルデータ転送で送信側から出力する制御信号の数を所定数以下に制限することにより、同じタイミングで変化する信号の数を少なくする技術を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するために本発明の一態様に係る画像形成装置は以下のような構成を備える。即ち、
主制御部と前記主制御部からの信号に応じて各部を制御する複数の従制御部とを有する画像形成装置であって、
前記主制御部と前記従制御部のそれぞれとの間でシリアル通信を行うシリアル通信手段と、
前記主制御部から前記シリアル通信手段を介して１セットのシリアルデータ転送で前記従制御部に送信する制御信号の数を予め設定した数以下に制限する制限手段と、
を有することを特徴とする。
【０００７】
上記目的を達成するために本発明の一態様に係る画像形成装置における通信制御方法は以下のような工程を備える。即ち、
主制御部と前記主制御部からの信号に応じて各部を制御する複数の従制御部とを有する画像形成装置における通信制御方法であって、
前記主制御部と前記従制御部のそれぞれとの間でシリアル通信を行うシリアル通信工程と、
前記主制御部から前記シリアル通信手段を介して１セットのシリアルデータ転送で前記従制御部に送信する制御信号の数を予め設定した数以下に制限する制限工程と、
を有することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、１セットのシリアルデータ転送で同時に変化する制御信号の数を、予め定めた数以下に制限できるため、瞬間的に流れる電流値を少なく抑えることができる。
【発明を実施するための最良の形態】
【０００９】
以下、添付図面を参照して本発明の好適な実施の形態を詳しく説明する。尚、以下の実施の形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施の形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
【００１０】
図１は、本実施の形態に係る画像形成装置の主制御部の構成及び各ブロック制御部との通信を説明するブロック図である。
【００１１】
図において、１００は、本実施の形態に係る画像形成装置全体の動作を制御する制御部である。この中のメイン制御部１０１は、この制御部１００による制御の中枢であり、ＣＰＵ１０１ａ，ＣＰＵ１０１ａにより実行されるプログラムやデータを記憶しているＲＯＭ１０１ｂを有している。またＣＰＵ１０１ａによる処理時にワークエリアとして使用されるＲＡＭ１０１ｃ、周辺ブロックを制御する周辺ブロック（タイマ、割込み等）１０１ｄを有している。
【００１２】
モータ制御部１０２は、ＤＣモータの回転を制御するＤＣモータ制御部１０２ａ、及びステッピングモータの回転を制御するやステッピングモータ制御部１０２ｂを有している。尚、これらＤＣモータやステッピングモータは、プリンタ機構部において、ドラムなどの回転や搬送ローラの回転駆動に用いられている。
【００１３】
シリアルＩＯ制御部１０３は、モータ制御部１０２から出力される信号をシリアルデータに変換して出力する。パラシリ変換部１０３ａは、制御部１０１から入力されるパラレル信号をシリアル信号に変換する。送信部１０３ｂは、パラシリ変換部１０３ａから出力されるシリアル信号をシリアル送信ライン１０４に出力して送信する。このシリアル送信ライン１０４は、データ線とクロック線で構成される。クロック線を伝送されるクロックは、データ線を伝送されるデータの同期クロックであり、受信側はこの同期クロックに同期してデータを受信する（図４参照）。シリアルＩＯ制御部１０７は、シリアルＩＯ制御部１０３と同じ構成である。
【００１４】
シリアル通信の受信側であるシリアル受信部１０５は、シリアル信号を受信する受信部１０５ａ、シリアルデータをパラレルデータに変換するシリパラ変換部１０５ｂを有している。シリアル受信部１０５は更に、シリパラ変換部１０５ｂで変換されたパラレルデータをモータの制御信号１０６として出力する信号出力部１０５ｃを備えている。またシリアル受信部１０９は、シリアル受信部１０５と同じ構成を有し、制御信号１１０を出力している。
【００１５】
信号監視部１２０は、モータ制御部１０２の出力信号を監視している。確認部１２１はモータ制御部１０２から出力される制御信号の数を確認する。このモータ制御部１０２から出力される制御信号の数は、シリアルＩＯ制御部１０３，１０７から１セットのシリアルデータが送信される間に変化する。セレクト指定部１２２は、シリアルＩＯ制御１０３，１０７に対して次の１セットのシリアルデータ転送で転送する制御信号を指定する。この時、予め指定された数以上の信号が確認部１２１で確認された場合は、その制御信号の送信を、次のシリアルデータの転送タイミングに先送りする。但し、所定回数(例えば２回)以上の先送り転送にならないように、各制御信号の転送とシリアルＩＯ制御部１０３，１０７への信号の割り振り、及び、シリアル転送クロック周波数が決められている。
【００１６】
例えば、複数のステッピングモータの相励磁信号を送信する場合は、より回転速度の速いモータの相励磁信号の優先順位を予め高く設定しておく。これによりシリアル転送の時間差による相励磁信号の周波数ジッタを抑制できる。この時、ステッピングモータの最高回転速度時に許容されるジッタ範囲内に制御信号の転送が完了するように、シリアル転送用のクロック及びモータ制御部１０２とシリアルＩＯ制御部１０３，１０７の接続がなされているものとする。
【００１７】
信号監視部１２０で制限されたシリアル送信データの数により、駆動信号１０６及び１１０の信号群の同時動作（変化）数が制限数以下になるように制御できる。そして制御信号により制御されるモータドライバ等の駆動開始タイミングが同じになる数を意図する値に指定することが可能になる。
【００１８】
図２は、実施の形態に係るＤＣモータ制御部１０２ａによるＤＣモータの駆動信号を説明するタイミング図である。
【００１９】
図２において、period_timeとlow_timeとを予めＣＰＵ１０１ａから設定しておき、ＣＰＵ１０１ａは、ＤＣモータを回転させたいタイミングでＯＮ信号をハイレベルにする。これによりＤＣモータ制御部１０２ａから図に示すような駆動パルスが出力され、ＤＣモータはそのperiod_timeとlow_timeに応じた回転数で回転駆動される。そして、このＯＮ信号をロウレベルにすることで駆動パルスの出力が停止されてＤＣモータの回転が停止する。
【００２０】
図３は、実施の形態に係るステッピングモータ制御部１０２ｂによるモータ駆動信号を説明する図である。
【００２１】
図３において、パルスパターンＡ，ＥＡ，Ｂ，ＥＢ、及び、パルス周期periodを予めＣＰＵ１０１ａから設定しておく。尚、この際、加速度や目標速度を設定して加減速制御を行うものや、パルス数を指定して移動距離制御を行うものもある。そして、ＣＰＵ１０２ａは、ＯＮ信号をハイレベルにして出力する。これにより、ステッピングモータ制御部１０２ｂから図３に示すような駆動パルスが出力される。
【００２２】
図４は、本実施の形態に係るシリアルＩＯ制御部１０３，１０７から送信されるシリアル信号を説明する図である。
【００２３】
図４は、送信ライン１０４上のシリアルデータの１セットのデータ通信フォーマットを示し、ＣＰＵ１０１ａから指定された時間間隔で１セットの通信を繰り返す。この１セットは、スタートビットとストップビットとの間に８ビットのデータが、最上位ビット（ａ7）から最下位ビット（ａ0）の順に配置されており、通信クロックに同期して伝送される。尚、これ以外にパリティビット等の誤り検出用ビットを設けても良い。
【００２４】
図５は、本発明の実施の形態１に係る信号監視部１２０における処理を説明するフローチャートである。
【００２５】
この処理は、シリアルＩＯ制御部１０３，１０７が１セットのシリアルデータを送信するタイミングで実行される。まずステップＳ１で、モータ制御部１０２から出力される制御信号の数を確認する。なお、前述したように、モータ制御部１０２から出力される制御信号の数はシリアルＩＯ制御部１０３，１０７から１セットのシリアルデータが送信される間に変化する。そしてステップＳ２で、その１セットのシリアルデータが送信される間に変化する制御信号の数が、予め指定された数以上かどうかを判定する。そうでないときはステップＳ３に進み、シリアルＩＯ制御１０３，１０７に対して次の１セットのデータ転送で転送する制御信号を指定する。このときステップＳ３で、先送りされた制御信号があるかどうかを調べ、その信号がある場合はステップＳ４に進み、その先送りされている制御信号とともに出力予定の制御信号を送信する。これにより、制御信号が２回以上先送り転送されないように制御できる。またステップＳ３で、先送りされた制御信号がないときはステップＳ５に進み、現セットで送信する予定の制御信号をシリアルＩＯ制御１０３，１０７から出力させる。尚、これらステップＳ４，Ｓ５においては、セレクト指定部１２２で指定された制限数の範囲内で、１セットのデータ転送で制御信号が転送される。
【００２６】
またステップＳ２で、１セットのシリアルデータが送信される間に変化する制御信号の数が、予め指定された数以上の場合はステップＳ６に進み、シリアルＩＯ制御１０３，１０７に対して次の１セットのデータ転送で転送する制御信号を指定する。このときステップＳ６で、先送りされた制御信号があるかどうかを調べ、その信号がある場合はステップＳ７に進み、その先送りされている制御信号を優先して制御信号を送信する。これにより、制御信号が２回以上先送り転送されないように制御できる。またステップＳ６で、先送りされた制御信号がないときはステップＳ８に進み、現セットで送信する予定の制御信号を次にセットで送信するように先送りさせる。尚、これらステップＳ７においては、セレクト指定部１２２で指定された、制限数の範囲内で、１セットのデータ転送で制御信号が転送されることは言うまでもない。
【００２７】
以上説明したように本実施の形態１によれば、同時に変化する制御信号の数を指定された数以下に制限できるため、瞬間最大電流を少なく抑えることが可能となる。
【００２８】
［実施の形態２］
図６は、本発明の実施の形態２に係る画像形成装置の主制御部の構成及び各ブロック制御部との通信を説明するブロック図で、前述の実施の形態１の図１と共通する部分は同じ記号で示し、それらの説明を省略する。
【００２９】
確認部１２１は、シリアルＩＯ制御部１０３，１０７から１セットのデータが送信される間に変化する、モータ制御部１０２から出力される制御信号の数を確認する。また、これと同時に各信号について、その変化周期を記憶部１２３に記憶する。セレクト指定部１２２は、シリアルＩＯ制御１０３，１０７に対して次の１セットのシリアルデータ転送で転送する制御信号を指定する。この時、セレクト指定部１２２は、記憶部１２３に格納されている各信号の変化周期を取り出して、周期の短い順に優先順位を決める。但し、この優先順位を決める処理は、シリアル転送の１セットの転送を数回行う度に実行するものとする。また、一番短い変化周期が、シリアルデータ転送の１セットの転送周期に対して２倍以上である場合は、シリアル転送用のクロック信号を２倍の周期に分周したクロック信号に切り替えて、転送速度を１／２に低下させる。逆に、シリアル転送用のクロック信号を分周クロックとしている状態で、一番短い変化周期がシリアルデータ転送の１セットの転送周期に対して短い場合は、シリアル転送用のクロック信号を通常のクロック信号に切り替えて転送速度を元に戻す。このシリアル転送用クロック信号の切替動作は、１セットの通信毎に行う。
【００３０】
これにより、信号監視部１２０で制限されたシリアル送信データの数に従って、駆動信号１０６及び１１０の信号群において、１セットのシリアルデータ転送で同時動作（変化）する信号の数を制限できる。そして応答性が要求される制御信号も動的に判別されるため、シリアル転送の効率が良くなり、無駄な転送動作を削減できる。更に、シリアル転送用のクロック信号も動的に変更できるため、定常的な動作電流の減少も可能となる。
【図面の簡単な説明】
【００３１】
【図１】本実施の形態１に係る画像形成装置の主制御部の構成及び各ブロック制御部との通信を説明するブロック図である。
【図２】実施の形態に係るＤＣモータ制御部によるＤＣモータの駆動信号を説明するタイミング図である。
【図３】実施の形態に係るステッピングモータ制御部によるモータ駆動信号を説明する図である。
【図４】本実施の形態に係るシリアルＩＯ制御部から送信されるシリアル信号を説明する図である。
【図５】本発明の実施の形態１に係る信号監視部における処理を説明するフローチャートである。
【図６】本発明の実施の形態２に係る画像形成装置の主制御部の構成及び各ブロック制御部との通信を説明するブロック図である。
【図１】
2007310248.tif 000003
【図２】
2007310248.tif 000004
【図３】
2007310248.tif 000005
【図４】
2007310248.tif 000006
【図５】
2007310248.tif 000007
【図６】
2007310248.tif 000008