(57)【要約】【課題】簡単かつ効率的に論理ライブラリを作成することにより、設計期間の短縮化を図ること。【解決手段】検証支援装置２００は論理ライブラリ作成部２０２を有する。論理ライブラリ作成部２０２では、レイアウト情報取得部７０１により作成対象セルのレイアウト情報を取得する。回路情報抽出部７０２により、作成対象セルのレイアウト情報からその回路情報を抽出する。特性情報抽出部７０３によりトランジスタや抵抗、容量の特性情報を抽出するとともに、接続情報抽出部７０４により接続情報を抽出する。そして、作成対象セルのライブラリ情報を生成する。これにより、論理ライブラリ２２０を作成することができる。論理ライブラリ作成部２０２によれば、ＬＳＩの製造プロセス変更やセルの追加などに柔軟に対応することができる論理ライブラリ２２０を自動生成することができる。【選択図】図７
2007264993.tif 000002
【特許請求の範囲】
【請求項１】
セルごとに、当該セルに関する回路情報を取得するセル回路情報取得手段と、
前記セル回路情報取得手段によって取得された回路情報から前記セルを構成するトランジスタを検出する検出手段と、
前記検出手段によって検出されたトランジスタに関する特性情報を算出する特性情報算出手段と、
前記特性情報算出手段によって算出された特性情報をトランジスタ種別ごとにデータベースに格納する格納手段と、
を備えることを特徴とする検証支援装置。
【請求項２】
作成対象セルのレイアウト情報を取得するレイアウト情報取得手段と、
前記レイアウト情報取得手段によって取得されたレイアウト情報から前記作成対象セルに関する回路情報を抽出する回路情報抽出手段と、
トランジスタ種別ごとに得られたトランジスタに関する特性情報の集合の中から、前記回路情報抽出手段によって抽出された回路情報（以下、「抽出回路情報」という）により特定されるトランジスタに関する特性情報を抽出する特性情報抽出手段と、
前記抽出回路情報と前記特性情報抽出手段によって抽出された特性情報とに基づいて、前記作成対象セルに関するライブラリ情報を生成する生成手段と、
を備えることを特徴とする検証支援装置。
【請求項３】
セルごとに、当該セルに関する回路情報を取得するセル回路情報取得工程と、
前記セル回路情報取得工程によって取得された回路情報から前記セルを構成するトランジスタを検出する検出工程と、
前記検出工程によって検出されたトランジスタに関する特性情報を算出する特性情報算出工程と、
前記特性情報算出工程によって算出された特性情報をトランジスタ種別ごとにデータベースに格納する格納工程と、
を含んだことを特徴とする検証支援方法。
【請求項４】
セルごとに、当該セルに関する回路情報を取得させるセル回路情報取得工程と、
前記セル回路情報取得工程によって取得された回路情報から前記セルを構成するトランジスタを検出させる検出工程と、
前記検出工程によって検出されたトランジスタに関する特性情報を算出させる特性情報算出工程と、
前記特性情報算出工程によって算出された特性情報をトランジスタ種別ごとにデータベースに格納させる格納工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
【請求項５】
請求項４に記載の検証支援プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＬＳＩの論理検証を支援する検証支援装置、検証支援方法、検証支援プログラム、および記録媒体に関する。
【背景技術】
【０００２】
ＬＳＩ設計では、ＬＳＩが正常に動作するか否かを検証する論理シミュレーションなどの論理検証作業により動作確認をおこなうことが必要不可欠であり、特に、大規模化、高機能化、高速化および低消費電力化が要求されているＬＳＩについては、高品質を維持するためにもこの論理検証作業は重要である一方、従来から設計期間の短縮による作業効率化が要求されている。
【０００３】
実機レベルの論理シミュレーションでは、セルにより記述されたネットリストと、物理レイアウトから求められた遅延情報（ＳＤＦ（Ｓｔａｎｄａｒｄ  Ｄｅｌｅｙ  Ｆｉｌｅ）ファイル）と、論理ライブラリとが用いられる。
【０００４】
論理ライブラリは、各セル内の寄生抵抗、寄生容量、トランジスタなどのレイアウト情報により求められた特性情報と、その動作記述とから構成されている。論理シミュレーションをおこなう場合、物理レイアウトから求めたセル間の配線抵抗・容量と、セルの特性情報からＬＳＩの遅延情報を動作条件ごとに求めている。
【０００５】
このため、論理ライブラリは想定される動作条件の特性情報を包括する必要があるため、論理ライブラリの元となるトランジスタモデルも同様でなければならない。トランジスタモデルを作成する際に、想定される動作条件毎にトランジスタ評価用チップ（Ｔｒ  ＴＥＧ）を作成し、トランジスタ評価用チップを用いて特性情報を取得することで、論理ライブラリの作成が可能となる。また、論理ライブラリの作成に関しては、たとえば、下記特許文献１の技術が挙げられる。
【０００６】
【特許文献１】特開２０００−１８１９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した従来の論理ライブラリの作成では、トランジスタモデルの作成工程と、セルライブラリの作成工程という２つの工程を経ねばならないため、論理ライブラリの作成に時間がかかるという問題があった。また、ＬＳＩ開発を容易にするためにセルの種類を増加すればするほど、さらに論理ライブラリの作成時間が長期化するという問題があった。したがって、特性改善や製造機器の変更などがあっても、短時間で論理ライブラリを再作成することは困難であるという問題があった。
【０００８】
この発明は、上述した従来技術による問題点を解消するため、簡単かつ効率的に論理ライブラリを作成することにより、設計期間の短縮化を図ることができる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決し、目的を達成するため、この発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体は、セルごとに、当該セルに関する回路情報を取得し、取得された回路情報から前記セルを構成するトランジスタを検出し、トランジスタに関する特性情報を算出し、算出された特性情報をトランジスタ種別ごとにデータベースに格納することを特徴とする。
【００１０】
この発明によれば、トランジスタ特性情報をそのトランジスタ種別ごとにまとめることができる。
【００１１】
また、上記発明において、作成対象セルのレイアウト情報を取得し、取得されたレイアウト情報から前記作成対象セルに関する回路情報を抽出し、抽出された回路情報により特定されるトランジスタに関する特性情報を前記データベースから抽出し、抽出されたトランジスタに関する特性情報に基づいて、前記作成対象セルに関するライブラリ情報を生成することとしてもよい。
【００１２】
この発明によれば、論理ライブラリの自動生成を効率的におこなうことができる。また、ＬＳＩの製造工程の変更により、セルを構成するトランジスタが変更されても、トランジスタ特性情報ＤＢから抽出するトランジスタ特性情報を変えるだけで、あらたなライブラリ情報を生成することができる。
【００１３】
また、上記発明において、前記抽出回路情報により特定されるトランジスタ以外の他の回路素子に関する特性情報を前記抽出回路情報から抽出し、抽出されたトランジスタおよび他の回路素子に関する特性情報に基づいて、前記作成対象セルに関するライブラリ情報を生成することとしてもよい。
【００１４】
この発明によれば、セルの遅延値の算出元となるセルを構成する他の回路素子（抵抗、容量）の特性情報のライブラリ化も自動でおこなうことができる。
【００１５】
また、上記発明において、前記抽出回路情報により特定されるトランジスタおよび他の回路素子の接続情報を前記抽出回路情報から抽出し、抽出された接続情報に基づいて、前記作成対象セルに関するライブラリ情報を生成することとしてもよい。
【００１６】
この発明によれば、セルの遅延値の算出元となる接続情報のライブラリ化も自動でおこなうことができる。
【００１７】
また、上記発明において、検証対象回路に関する回路情報を取得し、取得された回路情報の中から、遅延値算出対象となる任意のセルおよび当該セルに接続されている付加回路素子からなる回路情報（以下、「算出対象回路情報」という）を抽出し、生成されたライブラリ情報群の中から、算出された算出対象回路情報により特定されるセルに関するライブラリ情報を抽出し、抽出されたライブラリ情報に基づいて、前記算出対象回路情報により特定されるセルの遅延値を算出し、算出された算出結果を出力することとしてもよい。
【００１８】
この発明によれば、検証対象回路内のセルの遅延値算出を効率的におこなうことができる。
【００１９】
また、上記発明において、ライブラリ情報に基づいて、前記算出対象回路情報を、当該算出対象回路情報により特定されるセルを構成するトランジスタごとに分割し、ライブラリ情報に含まれているトランジスタに関する特性情報に基づいて、分割された算出対象回路情報ごとに遅延値を算出し、その算出結果を、前記算出対象回路情報により特定されるセルの遅延値として出力することとしてもよい。
【００２０】
この発明によれば、検証対象回路内のセルの算出遅延値の高精度化を図ることができる。
【発明の効果】
【００２１】
本発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体によれば、簡単かつ効率的に論理ライブラリを作成することにより、設計期間の短縮化を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
以下に添付図面を参照して、この発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体の好適な実施の形態を詳細に説明する。
【００２３】
（検証支援装置のハードウェア構成）
まず、この発明の実施の形態にかかる検証支援装置のハードウェア構成について説明する。図１は、この発明の実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。
【００２４】
図１において、検証支援装置は、ＣＰＵ１０１と、ＲＯＭ１０２と、ＲＡＭ１０３と、ＨＤＤ（ハードディスクドライブ）１０４と、ＨＤ（ハードディスク）１０５と、ＦＤＤ（フレキシブルディスクドライブ）１０６と、着脱可能な記録媒体の一例としてのＦＤ（フレキシブルディスク）１０７と、ディスプレイ１０８と、Ｉ／Ｆ（インターフェース）１０９と、キーボード１１０と、マウス１１１と、スキャナ１１２と、プリンタ１１３と、を備えている。また、各構成部はバス１００によってそれぞれ接続されている。
【００２５】
ここで、ＣＰＵ１０１は、検証支援装置の全体の制御を司る。ＲＯＭ１０２は、ブートプログラムなどのプログラムを記憶している。ＲＡＭ１０３は、ＣＰＵ１０１のワークエリアとして使用される。ＨＤＤ１０４は、ＣＰＵ１０１の制御にしたがってＨＤ１０５に対するデータのリード／ライトを制御する。ＨＤ１０５は、ＨＤＤ１０４の制御で書き込まれたデータを記憶する。
【００２６】
ＦＤＤ１０６は、ＣＰＵ１０１の制御にしたがってＦＤ１０７に対するデータのリード／ライトを制御する。ＦＤ１０７は、ＦＤＤ１０６の制御で書き込まれたデータを記憶したり、ＦＤ１０７に記憶されたデータを検証支援装置に読み取らせたりする。
【００２７】
また、着脱可能な記録媒体として、ＦＤ１０７のほか、ＣＤ−ＲＯＭ（ＣＤ−Ｒ、ＣＤ−ＲＷ）、ＭＯ、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｋ）、メモリーカードなどであってもよい。ディスプレイ１０８は、カーソル、アイコンあるいはツールボックスをはじめ、文書、画像、機能情報などのデータを表示する。このディスプレイ１０８は、たとえば、ＣＲＴ、ＴＦＴ液晶ディスプレイ、プラズマディスプレイなどを採用することができる。
【００２８】
Ｉ／Ｆ１０９は、通信回線を通じてインターネットなどのネットワーク１１４に接続され、このネットワーク１１４を介して他の装置に接続される。そして、Ｉ／Ｆ１０９は、ネットワーク１１４と内部のインターフェースを司り、外部装置からのデータの入出力を制御する。Ｉ／Ｆ１０９には、たとえばモデムやＬＡＮアダプタなどを採用することができる。
【００２９】
キーボード１１０は、文字、数字、各種指示などの入力のためのキーを備え、データの入力をおこなう。また、タッチパネル式の入力パッドやテンキーなどであってもよい。マウス１１１は、カーソルの移動や範囲選択、あるいはウィンドウの移動やサイズの変更などをおこなう。ポインティングデバイスとして同様に機能を備えるものであれば、トラックボールやジョイスティックなどであってもよい。
【００３０】
スキャナ１１２は、画像を光学的に読み取り、検証支援装置内に画像データを取り込む。なお、スキャナ１１２は、ＯＣＲ機能を持たせてもよい。また、プリンタ１１３は、画像データや文書データを印刷する。プリンタ１１３には、たとえば、レーザプリンタやインクジェットプリンタを採用することができる。
【００３１】
（検証支援装置の機能的構成）
つぎに、この発明の実施の形態にかかる検証支援装置の機能的構成について説明する。図２は、この発明の実施の形態にかかる検証支援装置の機能的構成を示すブロック図である。図２において、検証支援装置２００は、トランジスタ特性情報作成部２０１と、論理ライブラリ作成部２０２と、遅延値演算部２０３と、から構成されている。
【００３２】
トランジスタ特性情報作成部２０１は、トランジスタ種別ごとにトランジスタ特性情報を作成する。このトランジスタ特性情報の集合がトランジスタ特性情報ＤＢ２１０である。また、論理ライブラリ作成部２０２は、トランジスタ特性情報ＤＢ２１０に格納されているトランジスタ特性情報を用いてセルの論理ライブラリ２２０を作成する。また、遅延値演算部２０３は、論理ライブラリ２２０に格納されているセルのライブラリ情報を用いて、検証対象回路内のセルの遅延値を演算する。演算されたセルの遅延値は、論理シミュレーションに用いられる。
【００３３】
トランジスタ特性情報作成部２０１、論理ライブラリ作成部２０２、および遅延値演算部２０３の詳細な機能的構成については後述する。なお、トランジスタ特性情報作成部２０１、論理ライブラリ作成部２０２、および遅延値演算部２０３は、具体的には、たとえば、図１に示したＲＯＭ１０２，ＲＡＭ１０３，ＨＤ１０５などの記録媒体に記録されているプログラムを、ＣＰＵ１０１に実行させることによって、またはＩ／Ｆ１０９によって、その機能を実現する。
【００３４】
（トランジスタ特性情報ＤＢ２１０の記憶内容）
つぎに、図２に示したトランジスタ特性情報ＤＢ２１０の記憶内容について説明する。図３は、図２に示したトランジスタ特性情報ＤＢ２１０の記憶内容を示す説明図である。図３において、トランジスタ特性情報ＤＢ２１０は、トランジスタ種別Ｔｒｉ（ｉ＝１〜ｎ）ごとに、トランジスタ特性情報Ｆｉを格納している。
【００３５】
ここで、トランジスタ種別Ｔｒｉとは、トランジスタの分類をあらわしており、サイズ情報（Ｐｏｌｙ幅、Ｐｏｌｙ長など）Ｓｉや、Ｐ型／Ｎ型の種類、標準駆動電圧、動作温度など、各種動作条件をあらわしている。なお、サイズ情報Ｓｉは、論理ライブラリ作成部２０２において利用する。
【００３６】
また、トランジスタ特性情報Ｆｉとは、トランジスタ種別Ｔｒｉに該当するトランジスタの特徴をあらわす情報であり、具体的には、たとえば、トランジスタ種別Ｔｒｉによる分類、すなわち、動作条件が与えられたときの抵抗や容量を示す。図３に示したトランジスタ特性情報Ｆｉ，Ｆｊでは、ソース−ドレイン間の抵抗、ゲート−ドレイン間の抵抗や、入力容量、出力容量によりトランジスタ特性を示している。
【００３７】
このように、不特定多数（Ｘ個）のトランジスタではなく、トランジスタ種別Ｔｒｉごとに分類することにより、トランジスタ数（Ｘ個）よりも少ない個数（ｎ個）のトランジスタ特性情報Ｆｉによりトランジスタ特性情報ＤＢ２１０を構築することができる。したがって、従来のトランジスタモデルの作成工程よりも作成時間を短縮化することができる。なお、トランジスタ特性情報ＤＢ２１０は、具体的には、たとえば、図１に示したＲＯＭ１０２，ＲＡＭ１０３，ＨＤ１０５などの記録媒体によって、その機能を実現する。
【００３８】
（論理ライブラリ２２０の記憶内容）
つぎに、図２に示した論理ライブラリ２２０の記憶内容について説明する。図４は、図２に示した論理ライブラリ２２０の記憶内容を示す説明図である。図４において、論理ライブラリ２２０は、セルＣＥｋ（ｋ＝１〜ｍ）ごとに、セル動作記述Ａｋとセル内部情報Ｉｋを格納している。セル内部情報Ｉｋは、セルＣＥｋ内の回路素子種別ごとに、セルＣＥｋ内の接続情報と、その特性情報とを格納している。
【００３９】
たとえば、セルＣＥｋ内の回路素子にトランジスタ種別Ｔｒｉのトランジスタが含まれているとすると、トランジスタ種別Ｔｒｉの接続情報（ＰＣＨ（ＶＣＣ、ＮＥＴ１，ＮＥＴ２））とトランジスタ特性情報Ｆｉとが格納されている。
【００４０】
同様に、セルＣＥｋ内の回路素子に抵抗種別Ｒ１の抵抗が含まれているとすると、抵抗種別Ｒ１の接続情報（Ａ，ＮＥＴ１）と抵抗特性情報ｒ１とが格納されている。抵抗特性情報ｒ１は、抵抗の特徴をあらわす情報であり、たとえば、抵抗値である。
【００４１】
同様に、セルＣＥｋ内の回路素子に容量種別Ｃ１の抵抗が含まれているとすると、容量種別Ｃ１の接続情報（ＮＥＴ１，ＶＣＣ）と容量特性情報ｃ１とが格納されている。抵抗特性情報ｃ１は、容量の特徴をあらわす情報であり、たとえば、容量値である。なお、トランジスタ特性情報ＤＢ２１０は、具体的には、たとえば、図１に示したＲＯＭ１０２，ＲＡＭ１０３，ＨＤ１０５などの記録媒体によって、その機能を実現する。
【００４２】
（トランジスタ特性情報作成部２０１の機能的構成）
つぎに、図２に示したトランジスタ特性情報作成部２０１の機能的構成について説明する。図５は、図２に示したトランジスタ特性情報作成部２０１の機能的構成を示すブロック図である。図５において、トランジスタ特性情報作成部２０１は、セル回路情報取得部５０１と、トランジスタ検出部５０２と、特性情報算出部５０３と、格納部５０４と、から構成されている。
【００４３】
まず、セル回路情報取得部５０１は、セルごとに、当該セルに関する回路情報を取得する。ここで、セルとは、トランジスタを含む回路素子から構成され、特定の機能を有する回路である。
【００４４】
たとえば、バッファ、インバータ、ＡＮＤ回路、ＯＲ回路、ＮＡＮＤ回路、ＮＯＲ回路、ＸＯＲ回路などの論理ゲート回路、一致回路、比較回路、デコーダ、エンコーダ、マルチプレクサ、デマルチプレクサなどの組み合わせ論理回路、各種フリップフロップなどの順序論理回路、カウンタやシフトレジスタなど順序論理回路を組み合わせたディジタル演算回路などが挙げられる。
【００４５】
また、セルに関する回路情報とは、セルをトランジスタなどの回路素子であらわした等価回路データである。以降、セルに関する回路情報を、セル回路情報と称す。また、トランジスタ検出部５０２は、セル回路情報取得部５０１によって取得されたセル回路情報からセルを構成するトランジスタを検出する。たとえば、セルがインバータである場合、その等価回路データから１つのＰ型トランジスタと１つのＮ型トランジスタとが検出される。
【００４６】
また、特性情報算出部５０３は、トランジスタ検出部５０２によって検出されたトランジスタのトランジスタ特性情報Ｆｉを算出する。具体的には、上述したサイズ情報（Ｐｏｌｙ幅、Ｐｏｌｙ長など）Ｓｉや、Ｐ型／Ｎ型の種類、標準駆動電圧、動作温度など、各種動作条件にしたがってトランジスタ種別Ｔｒｉを絞り込み、トランジスタ特性情報Ｆｉを算出する。すでに同種のトランジスタ特性情報Ｆｉが算出されている場合には、算出する必要がない。
【００４７】
また、格納部５０４は、特性情報算出部５０３によって算出されたトランジスタ特性情報Ｆｉをトランジスタ種別Ｔｒｉごとにトランジスタ特性情報ＤＢ２１０に格納する。これにより、図３に示したトランジスタ特性情報ＤＢ２１０を構築することができる。
【００４８】
（トランジスタ特性情報作成部２０１の作成処理手順）
つぎに、上述したトランジスタ特性情報作成部２０１の作成処理手順について説明する。図６は、トランジスタ特性情報作成部２０１の作成処理手順を示すフローチャートである。図６において、まず、未処理のセルがあるか否かを判断し（ステップＳ６０１）、未処理のセルがある場合（ステップＳ６０１：Ｙｅｓ）、セル回路情報取得部５０１により未処理のセルのセル回路情報を取得する（ステップＳ６０２）。
【００４９】
そして、トランジスタ検出部５０２によりセル回路情報からトランジスタを検出する（ステップＳ６０３）。そして、特性情報算出部５０３によりトランジスタ特性情報を算出する（ステップＳ６０４）。このあと、ステップＳ６０１に戻る。
【００５０】
一方、ステップＳ６０１において、未処理のセルがないと判断された場合（ステップＳ６０１：Ｎｏ）、格納部５０４によりトランジスタ種別Ｔｒｉごとにトランジスタ特性情報ＤＢ２１０に格納する（ステップＳ６０５）。これにより、一連の処理を終了する。
【００５１】
このトランジスタ特性情報作成部２０１によれば、トランジスタをトランジスタ種別Ｔｒｉに絞り込むことができるため、多数のセル内のトランジスタのトランジスタ特性情報Ｆｉをまとめることができる。したがって、必要なトランジスタ種別Ｔｒｉのみライブラリ化すれば良く、工数の削減を図ることができる。また、すでに同種のトランジスタ特性情報Ｆｉが算出されている場合には、算出する必要がないため、算出効率の向上を図ることができる。
【００５２】
（論理ライブラリ作成部２０２の機能的構成）
つぎに、図２に示した論理ライブラリ作成部２０２の機能的構成について説明する。図７は、図２に示した論理ライブラリ作成部２０２の機能的構成を示すブロック図である。図７において、論理ライブラリ作成部２０２は、レイアウト情報取得部７０１と、回路情報抽出部７０２と、特性情報抽出部７０３と、接続情報抽出部７０４と、生成部７０５と、から構成されている。
【００５３】
レイアウト情報取得部７０１は、論理ライブラリ２２０の作成対象となるセル（作成対象セル）のレイアウト情報を取得する。具体的には、レイアウトツールにより作成された作成対象セルのレイアウト情報を取得する。図８は、インバータの展開例を示す説明図である。作成対象セルがインバータ８０１である場合、そのレイアウト情報８０２を読み込む。
【００５４】
回路情報抽出部７０２は、レイアウト情報取得部７０１によって取得されたレイアウト情報から作成対象セルに関する回路情報を抽出する。この抽出された回路情報を抽出回路情報と称す。また、この抽出ルールには、たとえば、パターン認識ルールとＲＣ抽出ルールなどがある。パターン認識ルールは、トランジスタ、メタル、ビアなどのパターンを認識するルールである。
【００５５】
また、ＲＣ抽出ルールは、パターン認識ルールにしたがって認識されたパターンの抵抗や容量を抽出する。そして認識されたパターンや抵抗、容量により、抽出回路情報を得る。図８に示したインバータ８０１では、レイアウト情報８０２からその等価回路を示す回路データ８０３を抽出することができる。
【００５６】
また、特性情報抽出部７０３は、抽出回路情報により特定されるトランジスタ特性情報Ｆｉをトランジスタ特性情報ＤＢ２１０から抽出する。たとえば、図８に示した回路データ８０３の場合、回路データ８０３内のトランジスタＴｒａ，Ｔｒｂのサイズと同等（一致または所定誤差内）のトランジスタ種別Ｔｒｉ，Ｔｒｊを特定する。そして、特定されたトランジスタ種別Ｔｒｉ，Ｔｒｊのトランジスタ特性情報Ｆｉ，Ｆｊを抽出する。
【００５７】
また、特性情報抽出部７０３は、抽出回路情報により特定されるトランジスタ以外の他の回路素子に関する特性情報も抽出回路情報から抽出する。すなわち、抽出回路情報に含まれているトランジスタ以外の他の回路素子（抵抗、容量）に関する特性情報を抽出する。たとえば、抵抗に関する特性情報とはその抵抗の抵抗値であり、容量に関する特性情報とはその容量の容量値である。
【００５８】
また、接続情報抽出部７０４は、抽出回路情報により特定されるトランジスタおよび他の回路素子の接続情報を抽出回路情報から抽出する。具体的には、トランジスタのゲート、ソース、ドレインや、電源ＶＣＣ、ＶＳＳ、抵抗、容量の接続関係をあらわす接続情報を抽出回路情報から抽出する。たとえば、図８に示した回路データ８０３については、図４に示した接続情報を得ることができる。
【００５９】
すなわち、トランジスタＴｒａの種別はトランジスタ種別Ｔｒｉであるため、接続情報（ＶＣＣ，ＮＥＴ１，ＮＥＴ２）を得ることができる。その他、トランジスタＴｒｂ、抵抗Ｒ１，Ｒ２、容量Ｃ１，Ｃ２についても図４に示したような接続情報を得ることができる。この接続情報と各種回路素子（トランジスタ、抵抗、容量）の特性情報Ｆｉ，Ｆｊ，ｒ１，ｒ２，ｃ１，ｃ２とを得る。
【００６０】
また、生成部７０５は、抽出回路情報と特性情報抽出部７０３によって抽出された特性情報とに基づいて、作成対象セルに関するライブラリ情報を生成する。具体的には、抽出回路情報を構成するセル内回路素子ごとに、接続情報および特性情報を関連付け、論理ライブラリ２２０に格納する。
【００６１】
たとえば、図８に示した回路データ８０３において、トランジスタＴｒａの種別はトランジスタ種別Ｔｒｉであるため、接続情報（ＶＣＣ，ＮＥＴ１，ＮＥＴ２）とトランジスタ特性情報Ｆｉとを関連付ける。他の回路素子（トランジスタＴｒｂ、抵抗Ｒ１，Ｒ２、容量Ｃ１，Ｃ２）についても同様に関連付け、図４に示したようなセル内部情報Ｉｋを生成する。このセル内部情報Ｉｋとセル動作記述Ａｋとからなる作成対象セルＣＥｋ（ここでは、図８に示したインバータ８０１）のライブラリ情報を得る。
【００６２】
（論理ライブラリ作成部２０２の作成処理手順）
つぎに、論理ライブラリ作成部２０２の作成処理手順について説明する。図９は、論理ライブラリ作成部２０２の作成処理手順を示すフローチャートである。まず、作成対象セルＣＥｋがあるか否かを判断し（ステップＳ９０１）、作成対象セルＣＥｋがある場合（ステップＳ９０１：Ｙｅｓ）、レイアウト情報取得部７０１によりレイアウト情報を取得する（ステップＳ９０２）。
【００６３】
つぎに、回路情報抽出部７０２により、作成対象セルＣＥｋのレイアウト情報からその回路情報を抽出する（ステップＳ９０３）。このあと、特性情報抽出部７０３によりトランジスタや抵抗、容量の特性情報を抽出するとともに、接続情報抽出部７０４により接続情報を抽出する（ステップＳ９０４）。そして、作成対象セルＣＥｋのライブラリ情報を生成する（ステップＳ９０５）。このあとステップＳ９０１に戻る。
【００６４】
なお、ステップＳ９０１において、作成対象セルＣＥｋがない場合（ステップＳ９０１：Ｎｏ）、一連の処理を終了する。これにより、図４に示した論理ライブラリ２２０を作成することができる。この論理ライブラリ作成部２０２によれば、ＬＳＩの製造プロセス変更やセルの追加などに柔軟に対応することができる論理ライブラリ２２０を自動生成することができる。
【００６５】
（遅延値演算部２０３の機能的構成）
つぎに、図２に示した遅延値演算部２０３の機能的構成について説明する。図１０は、図２に示した遅延値演算部２０３の機能的構成を示すブロック図である。図１０において、遅延値演算部２０３は、検証対象回路情報取得部１００１と、算出対象回路情報抽出部１００２と、ライブラリ情報抽出部１００３と、分割部１００４と、遅延値算出部１００５と、出力部１００６と、から構成されている。
【００６６】
検証対象回路情報取得部１００１は、検証対象回路に関する回路情報を取得する。ここで、検証対象回路とは、論理シミュレーションの対象となっている回路である。また、検証対象回路に関する回路情報（以下、「検証対象回路情報」という）１０００は、検証対象回路のネットリスト１０１０とレイアウト情報１０２０とからなる回路情報である。
【００６７】
算出対象回路情報抽出部１００２は、検証対象回路情報１０００の中から、遅延値算出対象となる任意のセルおよび当該セルに接続されている付加回路素子からなる回路情報（以下、「算出対象回路情報」という）を抽出する。ここで、付加回路素子とは、遅延値算出対象となるセルの入力端子や出力端子に接続されている抵抗や容量などの回路素子である。
【００６８】
ライブラリ情報抽出部１００３は、論理ライブラリ２２０の中から、算出対象回路情報抽出部１００２によって抽出された算出対象回路情報により特定されるセルに関するライブラリ情報を抽出する。たとえば、算出対象回路情報により特定されるセルがインバータであれば、論理ライブラリ２２０からインバータのライブラリ情報を抽出する。
【００６９】
また、分割部１００４は、ライブラリ情報抽出部１００３によって抽出されたライブラリ情報に基づいて、算出対象回路情報を、当該算出対象回路情報により特定されるセルを構成するトランジスタごとに分割する。具体的には、算出対象回路情報内のセルを構成するトランジスタが複数存在する場合、セルの等価回路をランジスタごとに分割する。
【００７０】
また、遅延値算出部１００５は、ライブラリ情報抽出部１００３によって抽出されたライブラリ情報に基づいて、算出対象回路情報により特定されるセルの遅延値を算出する。具体的には、ライブラリ情報抽出部１００３によって抽出されたライブラリ情報に含まれているトランジスタのトランジスタ特性情報Ｆｉに基づいて、分割部１００４によって分割された算出対象回路情報ごとに遅延値を算出する。たとえば、分割された算出対象回路情報のトランジスタに合致するトランジスタ特性情報を用いて、分割された算出対象回路情報の遅延値を算出する。
【００７１】
また、出力部１００６は、遅延値算出部１００５によって算出された算出結果を出力する。具体的には、遅延値算出部１００５によって算出された算出結果を、算出対象回路情報により特定されるセルの遅延値として出力する。遅延値算出部１００５では、分割された算出対象回路情報ごとに、すなわち、トランジスタごとに遅延値が算出される。したがって、セルの遅延値は、トランジスタごとの遅延値からなる情報である。
【００７２】
つぎに、遅延値演算部２０３の具体的な演算処理例について説明する。図１１は、遅延値演算部２０３の具体的な演算処理例を示す工程図である。図１１では、インバータを例に挙げて具体的に説明する。まず、工程（Ａ）において、検証対象回路情報１０００であるネットリスト１０１０およびレイアウト情報１０２０を用意する。
【００７３】
つぎに、工程（Ｂ）において、算出対象回路情報抽出部１００２により、任意のセルＣＥｋであるインバータおよびその付加回路素子となる抵抗Ｒａ，Ｒｘ，Ｃａ，Ｃｘを抽出する。つぎに、工程（Ｃ）において、ライブラリ情報抽出部１００３により、セルＣＥｋのライブラリ情報を論理ライブラリ２２０から抽出する。これにより、セルＣＥｋの等価回路１１００を得る。
【００７４】
つぎに、工程（Ｄ）において、分割部１００４により、トランジスタＴｒａ，ＴｒｂごとにセルＣＥｋの等価回路１１００を分割する。これにより、トランジスタＴｒａを有する等価回路１１０１と、トランジスタＴｒｂを有する等価回路１１０２を得る。等価回路１１０１は、インバータの０→１→０の状態遷移をあらわし、等価回路１１０２は、インバータの１→０→１の状態遷移をあらわしている。
【００７５】
等価回路１１０１，１１０２では、抵抗Ｒａ，Ｒ１をマージして抵抗Ｒａ１とし、抵抗Ｒ２，Ｒｘをマージして抵抗Ｒ２ｘとし、容量Ｃａ，Ｃ１をマージして容量Ｃａ１とし、容量Ｃ２，Ｃｘをマージして容量Ｃ２ｘとする。
【００７６】
つぎに、工程（Ｅ）において、遅延値算出部１００５により、等価回路１１０１，１１０２ごとに遅延値を算出する。これにより、セルＣＥｋを構成するトランジスタＴｒａ，Ｔｒｂの動作ごとに遅延値Ｄａ，Ｄｂを得ることができる。最後に、工程（Ｆ）において、出力部１００６により、等価回路１１０１，１１０２ごとの遅延値Ｄａ，ＤｂをセルＣＥｋの遅延値として出力する。
【００７７】
ここで、遅延値算出部１００５による遅延値算出処理について具体的に説明する。図１２は、等価回路１１０２およびその信号波形を示す説明図である。図１２において、Ｓｌｅｗ（ｉｎ）は入力信号波形１２０１のなまりであり、Ｓｌｅｗ（ｏｕｔ）は出力信号波形１２０２のなまりである。入力信号波形１２０１と出力信号波形１２０２との間の時間距離が遅延値Ｄｂとなる。
【００７８】
図１３は、ＳＰＩＣＥシミュレータの参照テーブルを示す図表である。図１３において、テーブル１３０１は、入力側のテーブルであり、テーブル１３０２は出力側のテーブルである。テーブル１３０１，１３０２は温度範囲ごとに用意されている。
【００７９】
遅延値Ｄｂは、Ｓｌｅｗ（ｉｎ）と入力付加ＲＣ（ｉｎ）との組み合わせによりテーブル１３０１から得られる遅延値と、Ｓｌｅｗ（ｉｎ）と出力付加ＲＣ（ｏｕｔ）との組み合わせによりテーブル１３０２から得られるＳｌｅｗ（ｏｕｔ）との総和である。
【００８０】
図１３においては、入力付加ＲＣ（ｉｎ）は、抵抗Ｒａ１と容量Ｃａ１とからなる入力側回路の付加である。同様に、出力付加ＲＣ（ｏｕｔ）は、抵抗Ｒ２ｘと容量Ｃ２ｘとからなる入力側回路の付加である。
【００８１】
たとえば、ある温度Ｔにおいて、Ｓｌｅｗ（ｉｎ）＝Ｓｌｅｗ（ｉｎ２）、入力付加ＲＣ（ｉｎ）＝ＲＣ（ｉｎ３）、出力付加ＲＣ（ｏｕｔ）＝ＲＣ（ｏｕｔ２）である場合、テーブル１３０１から遅延値Ｄｅｌｅｙ２３が読み出され、テーブル１３０２からＳｌｅｗ（ｏｕｔ２３）が読み出される。遅延値Ｄｂは、遅延値Ｄｅｌｅｙ２３とＳｌｅｗ（ｏｕｔ２２）との総和となる。
【００８２】
（遅延値演算部２０３の演算処理手順）
つぎに、遅延値演算部２０３の演算処理手順について説明する。図１４は、遅延値演算部２０３の演算処理手順を示すフローチャートである。図１４において、まず、検証対象回路情報取得部１００１により、検証対象回路情報１０００を取得し（ステップＳ１４０１）、未処理のセルがあるか否かを判断する（ステップＳ１４０２）。未処理のセルがある場合（ステップＳ１４０２：Ｙｅｓ）、算出対象回路情報抽出部１００２により、算出対象回路情報を検証対象回路情報１０００から抽出する（ステップＳ１４０３）。
【００８３】
つぎに、算出対象回路情報により特定されるセルのライブラリ情報を論理ライブラリ２２０から抽出する（ステップＳ１４０４）。このライブラリ情報の抽出によりセルの等価回路を得ることができる。
【００８４】
そして、分割部１００４により等価回路をトランジスタごとに分割し（ステップＳ１４０５）、遅延値算出部１００５によりトランジスタごとに遅延値を算出する（ステップＳ１４０６）。そして、算出結果を出力し（ステップＳ１４０７）、ステップＳ１４０２に戻る。このあと、ステップＳ１４０２において、未処理のセルがない場合（ステップＳ１４０２：Ｎｏ）、一連の処理を終了する。
【００８５】
この遅延値演算処理によれば、トランジスタごとにセルの遅延値を算出することができるため、遅延値の信頼性が向上し、論理シミュレーションの精度向上を図ることができる。
【００８６】
このように、この発明にかかる実施の形態によれば、ＬＳＩの論理シミュレーションに用いられる論理ライブラリ作成にかかる工数削減を図ることができる。また、製造プロセスに変更があった場合は、必要な種類のトランジスタ特性情報を再作成するだけでよい。また、セル物理情報が変更された場合は、トランジスタ種別Ｔｒｉなどを修正すれば、セル特性情報を算出する必要はない。
【００８７】
また、論理セルの追加をおこなう場合は、動作記述とトランジスタ種別Ｔｒｉ、抵抗、容量だけ求めればよい。換言すれば、これまで一括で行っていたセル特性算出の工数をＬＳＩチップ遅延計算にも分担させることができる。
【００８８】
したがって、プロセス変更やセルの追加などに柔軟な対応が可能な論理ライブラリ２２０が開発できるとともに、必要なトランジスタ種別Ｔｒｉのみライブラリ化すれば良く、論理ライブラリ作成工数の削減を図ることができる。
【００８９】
以上説明したように、検証支援装置、検証支援方法、検証支援プログラム、および記録媒体によれば、簡単かつ効率的に論理ライブラリ２２０を作成することにより、設計期間の短縮化を図ることができる。
【００９０】
なお、本実施の形態で説明した検証支援方法は、予め用意されたプログラムをパーソナル・コンピュータやワークステーション等のコンピュータで実行することにより実現することができる。このプログラムは、ハードディスク、フレキシブルディスク、ＣＤ−ＲＯＭ、ＭＯ、ＤＶＤ等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、インターネット等のネットワークを介して配布することが可能な伝送媒体であってもよい。
【００９１】
（付記１）セルごとに、当該セルに関する回路情報を取得するセル回路情報取得手段と、
前記セル回路情報取得手段によって取得された回路情報から前記セルを構成するトランジスタを検出する検出手段と、
前記検出手段によって検出されたトランジスタに関する特性情報を算出する特性情報算出手段と、
前記特性情報算出手段によって算出された特性情報をトランジスタ種別ごとにデータベースに格納する格納手段と、
を備えることを特徴とする検証支援装置。
【００９２】
（付記２）作成対象セルのレイアウト情報を取得するレイアウト情報取得手段と、
前記レイアウト情報取得手段によって取得されたレイアウト情報から前記作成対象セルに関する回路情報を抽出する回路情報抽出手段と、
前記回路情報抽出手段によって抽出された回路情報により特定されるトランジスタに関する特性情報を前記データベースから抽出する特性情報抽出手段と、
前記回路情報と前記特性情報抽出手段によって抽出されたトランジスタに関する特性情報とに基づいて、前記作成対象セルに関するライブラリ情報を生成する生成手段と、
を備えることを特徴とする付記１に記載の検証支援装置。
【００９３】
（付記３）作成対象セルのレイアウト情報を取得するレイアウト情報取得手段と、
前記レイアウト情報取得手段によって取得されたレイアウト情報から前記作成対象セルに関する回路情報を抽出する回路情報抽出手段と、
トランジスタ種別ごとに得られたトランジスタに関する特性情報の集合の中から、前記回路情報抽出手段によって抽出された回路情報（以下、「抽出回路情報」という）により特定されるトランジスタに関する特性情報を抽出する特性情報抽出手段と、
前記抽出回路情報と前記特性情報抽出手段によって抽出された特性情報とに基づいて、前記作成対象セルに関するライブラリ情報を生成する生成手段と、
を備えることを特徴とする検証支援装置。
【００９４】
（付記４）前記特性情報抽出手段は、
前記抽出回路情報により特定されるトランジスタ以外の他の回路素子に関する特性情報を前記抽出回路情報から抽出し、
前記生成手段は、
前記特性情報抽出手段によって抽出されたトランジスタおよび他の回路素子に関する特性情報に基づいて、前記作成対象セルに関するライブラリ情報を生成することを特徴とする付記２または３に記載の検証支援装置。
【００９５】
（付記５）前記抽出回路情報により特定されるトランジスタおよび他の回路素子の接続情報を前記抽出回路情報から抽出する接続情報抽出手段とを備え、
前記生成手段は、
前記接続情報抽出手段によって抽出された接続情報に基づいて、前記作成対象セルに関するライブラリ情報を生成することを特徴とする付記２〜４のいずれか一つに記載の検証支援装置。
【００９６】
（付記６）検証対象回路に関する回路情報を取得する検証対象回路情報取得手段と、
前記検証対象回路情報取得手段によって取得された回路情報の中から、遅延値算出対象となる任意のセルおよび当該セルに接続されている付加回路素子からなる回路情報（以下、「算出対象回路情報」という）を抽出する算出対象回路情報抽出手段と、
前記生成手段によって生成されたライブラリ情報群の中から、前記算出対象回路情報抽出手段によって検出された算出対象回路情報により特定されるセルに関するライブラリ情報を抽出するライブラリ情報抽出手段と、
前記ライブラリ情報抽出手段によって抽出されたライブラリ情報に基づいて、前記算出対象回路情報により特定されるセルの遅延値を算出する遅延値算出手段と、
前記遅延値算出手段によって算出された算出結果を出力する出力手段と、
を備えることを特徴とする検証支援装置。
【００９７】
（付記７）前記ライブラリ情報抽出手段によって抽出されたライブラリ情報に基づいて、前記算出対象回路情報を、当該算出対象回路情報により特定されるセルを構成するトランジスタごとに分割する分割手段を備え、
前記遅延値算出手段は、
前記ライブラリ情報抽出手段によって抽出されたライブラリ情報に含まれているトランジスタに関する特性情報に基づいて、前記分割手段によって分割された算出対象回路情報ごとに遅延値を算出し、
前記出力手段は、
前記遅延値算出手段によって算出された算出結果を、前記算出対象回路情報により特定されるセルの遅延値として出力することを特徴とする付記６に記載の検証支援装置。
【００９８】
（付記８）セルごとに、当該セルに関する回路情報を取得するセル回路情報取得工程と、
前記セル回路情報取得工程によって取得された回路情報から前記セルを構成するトランジスタを検出する検出工程と、
前記検出工程によって検出されたトランジスタに関する特性情報を算出する特性情報算出工程と、
前記特性情報算出工程によって算出された特性情報をトランジスタ種別ごとにデータベースに格納する格納工程と、
を含んだことを特徴とする検証支援方法。
【００９９】
（付記９）作成対象セルのレイアウト情報を取得するレイアウト情報取得工程と、
前記レイアウト情報取得工程によって取得されたレイアウト情報から前記作成対象セルに関する回路情報を抽出する回路情報抽出工程と、
トランジスタ種別ごとに得られたトランジスタに関する特性情報の集合の中から、前記回路情報抽出工程によって抽出された回路情報（以下、「抽出回路情報」という）により特定されるトランジスタに関する特性情報を抽出する特性情報抽出工程と、
前記抽出回路情報と前記特性情報抽出工程によって抽出された特性情報とに基づいて、前記作成対象セルに関するライブラリ情報を生成する生成工程と、
を含んだことを特徴とする検証支援方法。
【０１００】
（付記１０）セルごとに、当該セルに関する回路情報を取得させるセル回路情報取得工程と、
前記セル回路情報取得工程によって取得された回路情報から前記セルを構成するトランジスタを検出させる検出工程と、
前記検出工程によって検出されたトランジスタに関する特性情報を算出させる特性情報算出工程と、
前記特性情報算出工程によって算出された特性情報をトランジスタ種別ごとにデータベースに格納させる格納工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
【０１０１】
（付記１１）作成対象セルのレイアウト情報を取得させるレイアウト情報取得工程と、
前記レイアウト情報取得工程によって取得されたレイアウト情報から前記作成対象セルに関する回路情報を抽出させる回路情報抽出工程と、
トランジスタ種別ごとに得られたトランジスタに関する特性情報の集合の中から、前記回路情報抽出工程によって抽出された回路情報（以下、「抽出回路情報」という）により特定されるトランジスタに関する特性情報を抽出させる特性情報抽出工程と、
前記抽出回路情報と前記特性情報抽出工程によって抽出された特性情報とに基づいて、前記作成対象セルに関するライブラリ情報を生成させる生成工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
【０１０２】
（付記１２）付記１０または１１に記載の検証支援プログラムを記録した前記コンピュータに読み取り可能な記録媒体。
【産業上の利用可能性】
【０１０３】
以上のように、本発明にかかる検証支援装置、検証支援方法、検証支援プログラム、および記録媒体は、ＬＳＩの論理ライブラリの作成および論理シミュレーションに有用である。
【図面の簡単な説明】
【０１０４】
【図１】この発明の実施の形態にかかる検証支援装置のハードウェア構成を示すブロック図である。
【図２】この発明の実施の形態にかかる検証支援装置の機能的構成を示すブロック図である。
【図３】図２に示したトランジスタ特性情報ＤＢの記憶内容を示す説明図である。
【図４】図２に示した論理ライブラリの記憶内容を示す説明図である。
【図５】図２に示したトランジスタ特性情報作成部の機能的構成を示すブロック図である。
【図６】トランジスタ特性情報作成部の作成処理手順を示すフローチャートである。
【図７】図２に示した論理ライブラリ作成部の機能的構成を示すブロック図である。
【図８】インバータの展開例を示す説明図である。
【図９】論理ライブラリ作成部の作成処理手順を示すフローチャートである。
【図１０】図２に示した遅延値演算部の機能的構成を示すブロック図である。
【図１１】遅延値演算部の具体的な演算処理例を示す工程図である。
【図１２】等価回路およびその信号波形を示す説明図である。
【図１３】ＳＰＩＣＥシミュレータの参照テーブルを示す図表である。
【図１４】遅延値演算部の演算処理手順を示すフローチャートである。
【符号の説明】
【０１０５】
２００  検証支援装置
２０１  トランジスタ特性情報作成部
２０２  論理ライブラリ作成部
２０３  遅延値演算部
２１０  トランジスタ特性情報ＤＢ
２２０  論理ライブラリ
５０１  セル回路情報取得部
５０２  トランジスタ検出部
５０３  特性情報算出部
５０４  格納部
７０１  レイアウト情報取得部
７０２  回路情報抽出部
７０３  特性情報抽出部
７０４  接続情報抽出部
７０５  生成部
１００１  検証対象回路情報取得部
１００２  算出対象回路情報抽出部
１００３  ライブラリ情報抽出部
１００４  分割部
１００５  遅延値算出部
１００６  出力部
【図１】
2007264993.tif 000003
【図２】
2007264993.tif 000004
【図３】
2007264993.tif 000005
【図４】
2007264993.tif 000006
【図５】
2007264993.tif 000007
【図６】
2007264993.tif 000008
【図７】
2007264993.tif 000009
【図８】
2007264993.tif 000010
【図９】
2007264993.tif 000011
【図１０】
2007264993.tif 000012
【図１１】
2007264993.tif 000013
【図１２】
2007264993.tif 000014
【図１３】
2007264993.tif 000015
【図１４】
2007264993.tif 000016