(57)【要約】【課題】基準電圧生成回路後にトリミング回路を追加し、基準電圧信号の初期ばらつきを補正することができ、デバイスバラツキのないディジタル／アナログ変換回路を提供する。【解決手段】半導体集積回路に設けられるディジタル／アナログ変換回路の基準電圧信号供給回路であって、ディジタル／アナログ変換回路に電圧信号を供給する基準電圧生成回路と、電圧信号の変動幅を抑制してディジタル／アナログ変換器に基準電圧信号を供給するトリミング回路と、を具備することを特徴とするディジタル／アナログ変換回路の基準電圧信号供給回路である。【選択図】図１
2007281776.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路に設けられるディジタル／アナログ変換回路の基準電圧信号供給回路であって、
前記ディジタル／アナログ変換回路に電圧信号を供給する基準電圧生成回路と、
前記電圧信号の変動幅を抑制して前記ディジタル／アナログ変換器に基準電圧信号を供給するトリミング回路と、
を具備することを特徴とするディジタル／アナログ変換回路の基準電圧信号供給回路。
【請求項２】
前記トリミング回路は、前記電圧信号を増幅器のプラス入力端子に入力し、前記増幅器の出力と可変抵抗素子の一方を接続し前記ディジタル／アナログ変換回路の基準電圧信号端子に接続し、前記可変抵抗素子の他方と固定抵抗素子の一方と前記増幅器のマイナス入力端子を接続し、前記抵抗素子の他方を接地する、ことを特徴とする請求項１に記載のディジタル／アナログ変換回路の基準電圧信号供給回路。
【請求項３】
前記可変抵抗素子は、複数の抵抗素子を直列接続して前記抵抗素子ごとに前記抵抗素子を使用する経路とショートして使用しない経路を切替える切替器を備えることを特徴とする請求項２に記載のディジタル／アナログ変換回路の基準電圧信号供給回路。
【請求項４】
前記切替器は、制御部によって切替えられることを特徴とする請求項３に記載のディジタル／アナログ変換回路の基準電圧信号供給回路。
【請求項５】
前記切替器は、ＮチャネルトランジスタとＰチャネルトランジスタから構成され、
前記Ｎチャネルトランジスタのドレインと前記Ｐチャネルトランジスタのドレインを接続し、前記Ｎチャネルトランジスタのソースと前記Ｐチャネルトランジスタのソースを接続し、前記Ｎチャネルトランジスタのゲートと前記Ｐチャネルトランジスタのゲートにはそれぞれ制御部に接続されていることを特徴とする請求項４に記載のディジタル／アナログ変換回路の基準電圧信号供給回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に配置されるデジタル／アナログ変換回路へ供給する基準電圧信号を安定に制御する技術に関する。
【背景技術】
【０００２】
従来、ディジタル／アナログ変換回路には通常安定した基準電圧が供給され、基準電圧はディジタル／アナログ変換回路の変換精度の変動許容範囲を決めるのに重要なものである。つまり基準電圧が変動するとディジタル／アナログ変換回路の出力信号は、ディジタル／アナログ変換回路に入力されたディジタル信号の示す出力値にアナログ信号を正確に変換できなくなる。
【０００３】
図４（ａ）に示すように従来の回路構成では基準電圧生成回路４１（ＢＧＲ信号）から直接ディジタル／アナログ回路４２（ＤＡＣ）に基準電圧信号（ＲＥＦ信号）を供給している。この場合、同図４（ｂ）に示すように基準電圧信号が安定していればディジタル／アナログ回路４２の出力電圧（ＤＡＣ出力電圧）は安定する。しかし図４（ｃ）に示すように基準電圧信号が変動するとディジタル／アナログ回路４２の出力電圧も変動してしまう。
【０００４】
特許文献１によれば、ディジタル／アナログ変換回路とツェナーザップ等の論理設定手段とを用いて構成した調整回路で、ザッピング工程を行う前であっても、集積回路の特性を設計値の近傍、すなわち、プロセス分布のほぼ中心に合わせることができる集積回路調整装置を提案している。
【０００５】
特許文献２によれば、同一の集積回路上ではトランジスタ同士の抵抗比は比較的精度良く管理できることに着目し、精度を要する抵抗列をトランジスタに置き換えている。このことにより、チップ面積を増大することなく、分圧の精度を向上させる。また、回路設計にマージンをもたせ、さらには分圧回路の遮断を確実に行うことを可能としたディジタル／アナログ変換回路を提案している。
【特許文献１】特開２０００−７８００９号公報
【特許文献２】特開２００２−７６８９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図４に示すような基準電圧信号の変動は半導体集積回路の製造時のディジタル／アナログ回路４２のばらつきによっても出力が変動してしまう。従来のディジタル／アナログ変換回路４２の出力は、ディジタル／アナログ変換回路４２のばらつきによって変動する。さらに、基準電圧生成回路４１は変動のない回路の使用が前提であるが基準電圧生成回路４１の製造ばらつきでも変動してしまう。
【０００７】
そのため、上記説明した回路ばらつきによる基準電圧信号のばらつきに応じてディジタル／アナログ変換回路４２の設定値を個別に変えなければならないという問題がある。
特許文献１、２によれば、製造ばらつきを基準電圧生成回路の後段で調整して基準電圧信号を安定させるような構成ではない。
【０００８】
本発明は上記のような実情に鑑みてなされたものであり、基準電圧生成回路後にトリミング回路を追加し、基準電圧信号の初期ばらつきを補正することができ、デバイスばらつきの影響を抑制するディジタル／アナログ変換回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の態様のひとつである半導体集積回路に設けられるディジタル／アナログ変換回路の基準電圧信号供給回路であって、上記ディジタル／アナログ変換回路に電圧信号を供給する基準電圧生成回路と、上記電圧信号の変動幅を抑制して上記ディジタル／アナログ変換器に基準電圧信号を供給するトリミング回路と、を具備する構成とする。
【００１０】
好ましくは、上記トリミング回路は、上記電圧信号を増幅器のプラス入力端子に入力し、上記増幅器の出力と可変抵抗素子の一方を接続し上記ディジタル／アナログ変換回路の基準電圧信号端子に接続し、上記可変抵抗素子の他方と固定抵抗素子の一方と上記増幅器のマイナス入力端子を接続し、上記抵抗素子の他方を接地する構成とする。
【００１１】
好ましくは、上記可変抵抗素子は、複数の抵抗素子を直列接続して上記抵抗素子ごとに上記抵抗素子を使用する経路とショートして使用しない経路を切替える切替器を備える構成とする。
【００１２】
好ましくは、上記切替器は、制御部によって切替えられる構成とする。
好ましくは、上記切替器は、ＮチャネルトランジスタとＰチャネルトランジスタから構成され、上記Ｎチャネルトランジスタのドレインと上記Ｐチャネルトランジスタのドレインを接続し、上記Ｎチャネルトランジスタのソースと上記Ｐチャネルトランジスタのソースを接続し、上記Ｎチャネルトランジスタのゲートと上記Ｐチャネルトランジスタのゲートにはそれぞれ制御部に接続されている。
【００１３】
上記構成により、ディジタル／アナログ変換回路の出力が製造ばらつきによって変動しても基準信号を安定して供給することができる。
【発明の効果】
【００１４】
本発明によれば、半導体集積回路上に配設されたディジタル／アナログ変換回路への基準電圧信号を供給する基準電圧生成回路が、デバイスばらつきなどの影響によって基準電圧が変動しても基準電圧信号を調整することができ変動の少ない基準電圧信号を供給することが可能である。
【発明を実施するための最良の形態】
【００１５】
以下図面に基づいて、本発明の実施形態について詳細を説明する。
（実施例１）
図１（ａ）は本発明の原理を示す図である。基準電圧生成回路１、トリミング回路２、ディジタル／アナログ変換回路３から構成される。基準電圧生成回路１とトリミング回路２から構成される回路を基準電圧信号供給回路とする。
【００１６】
基準電圧生成回路１は基準電圧生成信号を生成する。トリミング回路２は、基準電圧生成回路１の出力電圧信号（ＢＧＲ信号）を補正し基準電圧信号（ＲＥＦ信号）を生成する。ディジタル／アナログ変換回路３は基準電圧信号を分圧しディジタル／アナログ変換回路値に応じたアナログ信号電圧を出力する。
【００１７】
図１（ｂ）は基準電圧生成回路１の製造ばらつきの変動を安定にする過程を示している。変動をトリミング回路２で抑制してディジタル／アナログ変換回路３に供給する。
図２（ａ）はトリミング回路２の構成を示す図である。トリミング回路２は、増幅器４と可変抵抗回路５と抵抗素子６から構成される。増幅器４は可変抵抗回路５と抵抗素子６によって出力電圧を変換するとともに変動を抑制する。
【００１８】
トリミング回路２の構成は、電圧信号（ＢＧＲ信号）を増幅器４のプラス入力端子に入力し、増幅器４の出力と可変抵抗素子５の一方を接続し上記ディジタル／アナログ変換回路３の基準電圧信号端子に接続する。また、可変抵抗素子５の他方と固定抵抗素子６の一方と増幅器４のマイナス入力端子を接続し、抵抗素子６の他方を接地する。
【００１９】
このように構成することで、基準電圧生成回路１の電圧出力が正極または負極に変動しても増幅器４と可変抵抗素子５、抵抗素子６によって調整できる。つまり、ディジタル／アナログ変換回路３に供給する基準電圧のずれを調整して安定した電圧値を供給できる。例えば、基準電圧生成回路１の出力が１Ｖずれていれば、１Ｖのずれを調整する。
【００２０】
なお、可変抵抗回路５は抵抗値が可変可能であれば特に限定するものではない。
図２（ｂ）に可変抵抗回路５の例を示す。図２（ｂ）は固定抵抗素子５ａ〜５ｇ（複数用意する）を直列接続し、各固定抵抗素子５ａ〜５ｇを切替器であるスイッチ７ａ〜７ｇを切替えることで抵抗値を可変させる可変抵抗回路の構成図である。
【００２１】
図３は、図２（ｂ）に記載の各スイッチ７ａ〜７ｇの構成を示した図である。抵抗素子８ａ〜８ｃは図２（ｂ）の５ａ〜５ｇに示した固定抵抗素子を示している（ただし回路構成は図２（ｂ）と異なる）。トランジスタスイッチ（切替器：トランスファゲートなど）９ａ〜９ａｂは図２（ｂ）のスイッチ７ａ〜７ｇを示している（ただし回路構成は図２（ｂ）と異なる）。
【００２２】
図３に示す構成は、抵抗素子８ａ〜８ｃと、Ｎチャネルトランジスタ（ＮチャネルＦＥＴなど）とＰチャネルトランジスタ（ＰチャネルＦＥＴなど）から構成されているトランジスタスイッチ９ａ〜９ａｂから構成されている。トランジスタスイッチ９ａ〜９ａｂは、ＮチャネルトランジスタのドレインとＰチャネルトランジスタのドレインを接続し、ＮチャネルトランジスタのソースとＰチャネルトランジスタのソースを接続し、ＮチャネルトランジスタのゲートとＰチャネルトランジスタのゲートにはそれぞれ制御部１０に接続されている。そして各トランジスタスイッチ９ａ〜９ａｂのゲートには、マイコンなどの制御部１０と接続され（同図（Ａ）と接続）、制御部１０は適切な電圧が出力されるようにトランジスタを切替えるオン／オフ信号を出力する。
【００２３】
制御部１０は抵抗素子８ａ、８ｂ、８ｃ〜を切替える制御信号を出力する。制御部１０はトランジスタスイッチ９ａ〜９ａｂを構成する各ゲートに接続され、制御部１０からの信号によりトランジスタスイッチを切り替え抵抗値を調整する。また、外部に設けた調整装置により入力値と出力値を測定しその結果により調整するデータを生成する。そのデータを制御部１０に転送しデコードするなどして各抵抗素子の抵抗値を可変する。
【００２４】
なお、抵抗は直列接続でも並列接続でもかまわない。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。
【図面の簡単な説明】
【００２５】
【図１】（ａ）実施例１の構成図である。（ｂ）電圧波形を示す図である。
【図２】（ａ）トリミング回路の詳細を示す図である。（ｂ）可変抵抗回路を示す図である。
【図３】可変抵抗回路の制御をする回路を示す図である。
【図４】従来のディジタル／アナログ変換回路への基準電圧信号供給を示す図である。（ａ）構成図である。（ｂ）安定時の電圧波形を示す図である。（ｃ）変動時の電圧波形を示す図である。
【符号の説明】
【００２６】
１…基準電圧生成回路、２…トリミング回路
３…ディジタル／アナログ変換回路
４…増幅器、５…可変抵抗回路、６…抵抗素子
５ａ〜５ｇ…固定抵抗素子、７…ａ〜７ｇスイッチ
８ａ〜８ｃ…抵抗素子、９ａ〜９ａｂ…トランジスタスイッチ
１０…制御部
【図１】
2007281776.tif 000003
【図２】
2007281776.tif 000004
【図３】
2007281776.tif 000005
【図４】
2007281776.tif 000006