(57)【要約】【課題】簡素な回路構成をもって、低照度領域から高照度領域にわたる、より広いダイナミックレンジ（動作範囲）を実現することのできる撮像装置、および同装置に採用して有益な撮像方法を提供する。【解決手段】転送トランジスタおよびリセットトランジスタを備えるリセット式の撮像装置において、出力信号ＶＢＬ（検出信号）の取出しに際して、リセットトランジスタのゲート電圧のレベル（信号Φｒ）を、サブスレッショルドレベルＬ１に設定する。こうすることで、該リセットトランジスタをサブスレッショルド状態で動作させるサブスレッショルド期間（期間ｔ２〜ｔ３）を設定する。さらに、リセットトランジスタのオフされた状態で、転送トランジスタをオン制御する（信号Φｔ）ことによって、リセット電圧（信号Φｒ）の未印加の状態でフォトダイオードの電荷信号がアンプに転送されるリセットオフ転送期間（期間ｔ１〜ｔ２）を設定する。【選択図】図１
2007104069.tif 000002
【特許請求の範囲】
【請求項１】
光電変換によって受光量に応じた電荷信号を出力する光電変換部と、該光電変換部から送られてくる前記電荷信号を電圧信号に変換する信号変換部と、該変換された電圧信号をゲートに受信してその増幅信号を出力する増幅トランジスタと、該増幅トランジスタのゲートに対するリセット電圧の印加を制御するリセットトランジスタと、前記増幅トランジスタによる増幅信号を検出信号として取り出すための出力線と、該出力線による検出信号の取出期間を設定するための制御線とを備え、前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲートを一旦リセット状態にしてから、前記取出期間に取り出される前記検出信号に基づき、前記光電変換部に対する受光量を検出する撮像装置において、
前記リセットトランジスタのゲート電圧のレベルをサブスレッショルドレベルに設定することによって、該リセットトランジスタをサブスレッショルド状態で動作させるサブスレッショルド期間を、前記検出信号の取出期間中に設定する
ことを特徴とする撮像装置。
【請求項２】
前記光電変換部と前記信号変換部との間に配設されて、前記光電変換部により出力される前記電荷信号の、前記信号変換部への転送を制御する転送トランジスタをさらに備え、
前記リセットトランジスタのオフされた状態で、前記転送トランジスタをオン制御することによって、前記リセット電圧の未印加の状態で前記光電変換部の電荷信号が前記信号変換部に転送されるリセットオフ転送期間を、前記検出信号の取出期間中に設定する
請求項１に記載の撮像装置。
【請求項３】
前記リセットオフ転送期間は前記取出期間の初期に、また前記サブスレッショルド期間は前記リセットオフ転送期間の後にそれぞれ設定され、前記サブスレッショルド期間の直後に、前記増幅トランジスタのゲートのリセットが行われる
請求項２に記載の撮像装置。
【請求項４】
前記増幅トランジスタのゲートをリセット状態にする際には、前記転送トランジスタおよび前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲート共々、前記光電変換部もリセット状態にする
請求項２または３に記載の撮像装置。
【請求項５】
前記光電変換部は、埋め込み型のフォトダイオードである
請求項１〜４のいずれか一項に記載の撮像装置。
【請求項６】
少なくとも前記光電変換部、前記信号変換部、前記転送トランジスタ、前記増幅トランジスタ、および前記リセットトランジスタの一式が、受光面にて行列をなす画素の各々に対して設けられて、前記出力線および前記制御線を、前記受光面の各画素のアドレスを定めるビット線およびワード線として、ＣＭＯＳイメージセンサを構成する
請求項２〜５のいずれか一項に記載の撮像装置。
【請求項７】
光電変換によって受光量に応じた電荷信号を出力する光電変換部と、該光電変換部から送られてくる前記電荷信号を電圧信号に変換する信号変換部と、該変換された電圧信号をゲートに受信してその増幅信号を出力する増幅トランジスタと、該増幅トランジスタのゲートに対するリセット電圧の印加を制御するリセットトランジスタと、前記増幅トランジスタによる増幅信号を検出信号として取り出すための出力線と、該出力線による検出信号の取出期間を設定するための制御線とを備える撮像装置を用いて、前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲートを一旦リセット状態にしてから、前記取出期間に取り出される前記検出信号に基づき、前記光電変換部に対する受光量を求める撮像方法において、
前記検出信号の取出期間中、前記光電変換部に電荷が飽和する前に、前記リセットトランジスタをサブスレッショルド状態で動作させるサブスレッショルド期間を挿入し、少なくともこのサブスレッショルド期間においては、前記リセットトランジスタの対数特性を利用して、前記受光量に係る対数データを、前記検出信号として得て、該得られた対数データに基づいて前記光電変換部に対する受光量を求める
ことを特徴とする撮像方法。
【請求項８】
前記撮像装置として、前記光電変換部と前記信号変換部との間に配設されて、前記光電変換部により出力される前記電荷信号の、前記信号変換部への転送を制御する転送トランジスタをさらに備えて構成されるものを用意し、
前記リセットトランジスタのオフされた状態で、前記転送トランジスタをオン制御することによって、前記リセット電圧の未印加の状態で前記光電変換部の電荷信号が前記信号変換部に転送されるリセットオフ転送期間を、前記検出信号の取出期間中に設定し、少なくともこのリセットオフ転送期間においては、前記受光量に係る線形データを、前記検出信号として得て、該得られた線形データに基づいて前記光電変換部に対する受光量を求める
請求項７に記載の撮像方法。
【請求項９】
前記リセットオフ転送期間を前記取出期間の初期に、そして前記サブスレッショルド期間を前記リセットオフ転送期間の後にそれぞれ設定し、前記サブスレッショルド期間の直後に、前記増幅トランジスタのゲートのリセットを行う
請求項８に記載の撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばカメラ等に採用されて、被写体の像を映像信号（電気信号）に変換する撮像装置および撮像方法に関し、特にＣＭＯＳイメージセンサに採用して好適な装置および方法に関する。
【背景技術】
【０００２】
従来、この種の撮像装置としては、例えば光電変換部（例えばフォトダイオード）で生成される電荷信号の転送を制御すべく、転送トランジスタを設けるようにした半導体撮像装置が知られている。以下、図３および図４、並びに図５を参照して、この撮像装置の構成、並びにこの種の装置に対して従来一般採用されている撮像方法について説明する。
【０００３】
はじめに、図３を参照して、この装置の概略構成について説明する。なお、図３は、この装置の画素構造を模式的に示す平面図である。
同図３に示されるように、この装置は、駆動回路として、水平走査回路（Ｌｏａｄ回路）Ｃ１ａおよび水平走査回路（センス回路）Ｃ１ｂ、並びに垂直走査回路Ｃ２を備えて構成される、いわゆるＣＭＯＳイメージセンサである。この装置においては、これらの回路を通じて、各画素ＰＸＬにて生成される電荷信号、すなわち受光量に対応する信号を読み込んで（取り込んで）、これを、被写体の像に対応する映像信号（電気信号）として、出力することができるようになっている。詳しくは、各画素ＰＸＬにて生成された電荷信号が、ワード線およびビット線（ここでは便宜上、ワード線ＷＬ１ｉ〜ＷＬ３ｉおよびＷＬ１ｉ＋１〜ＷＬ３ｉ＋１、ビット線ＢＬｉおよびＢＬｉ＋１のみ図示）により定められるアドレス（ＸＹアドレス）をもって、水平走査回路Ｃ１ｂに取り込まれ、必要に応じて、ここで適宜の信号処理が施される。そして、こうして得られた信号（列信号）が、水平走査回路Ｃ１ｂに設けられたマルチプレクサＭＵＸにより順次選択されることによって、装置外部の信号処理回路（例えばＡ−Ｄコンバータ（ＡＤＣ）等）へと出力されるようになっている。
【０００４】
次に、図４を参照して、この装置の詳細構成、すなわち画素内の回路構成について説明する。なお、図４は、この装置の受光面に配設された１つの画素を例にとり、画素内部の回路構成を簡略化して示す回路図である。
【０００５】
同図４に示されるように、この装置の画素ＰＸＬは、基本的に、光電変換部としてのフォトダイオードＰＤと、信号変換部としてのフローティングディフュージョンアンプＦＤと、信号変調も含む大きな意味での信号制御用のＭＯＳ型トランジスタＭ１〜Ｍ４とを有して構成される、いわゆる４Ｔｒ（トランジスタ）型の画素（ピクセル）である。なお、図中に示される電圧（電位）Ｖｄｄは、トランジスタＭ２およびＭ３のドレインに印加される電位（基準電位）である。この電位は、例えばこれらトランジスタＭ２およびＭ３の特性や、リセット対象のリセットに必要とされる電位レベル（リセット電圧）等に応じて、所望の電位に定められる。
【０００６】
すなわち、こうした画素ＰＸＬにおいて、所定周波数領域に属する光の入射があると、フォトダイオードＰＤは、光電変換により、受光量に応じた電荷信号を生成、出力する。そして、アンプＦＤは、フォトダイオードＰＤからトランジスタＭ１（転送トランジスタ）を介して送られてくる電荷信号を電圧信号に変換する。すなわち、この装置においては、フォトダイオードＰＤからアンプＦＤへの電荷信号の転送が、ワード線ＷＬ２を通じたトランジスタＭ１の制御により、所望に制御されるようになっている。
【０００７】
また、例えばソース−フォロワ回路（詳しい図示は省略）を構成するトランジスタＭ３（増幅トランジスタ）は、上記アンプＦＤにより変換された電圧信号をゲートに受信してその増幅信号を出力する。そして、この増幅信号は、トランジスタＭ４を介して、ビット線ＢＬ（出力線）によって取り出される。すなわち、このビット線ＢＬによる検出信号の取出期間は、ワード線ＷＬ３（制御線）を通じたトランジスタＭ４の制御により、所望に設定されるようになっている。
【０００８】
また、トランジスタＭ２（リセットトランジスタ）は、ワード線ＷＬ１を通じて制御され、トランジスタＭ３のゲートやフォトダイオードＰＤ（光電変換部）を、リセット状態（基準電位Ｖｄｄ）にするものである。
【０００９】
次に、図５を参照して、こうした装置に対して従来一般採用されている撮像方法について説明する。なお、図５は、この撮像方法における撮像装置の動作例を示すタイムチャートであり、（ａ）は図４中のワード線ＷＬ１の制御信号Φｒ、（ｂ）は図４中のワード線ＷＬ２の制御信号Φｔ、（ｃ）は図４中のワード線ＷＬ３の制御信号Φｗ、（ｄ）は図４中のビット線ＢＬの出力信号（電圧信号）ＶＢＬ、をそれぞれ示している。
【００１０】
同図５に示されるように、この方法において、ビット線ＢＬを通じて検出信号を取り出す（読み出す）際には、トランジスタＭ３のゲート、すなわちアンプＦＤの電圧信号がリセットされた状態で、タイミングｔ１にて、制御信号ΦｔによりトランジスタＭ１がオンされる。そして、これにやや遅れて、制御信号Φｗにより、トランジスタＭ４（選択トランジスタ）がオンされる。これにより、図５（ｄ）に示されるように、フォトダイオードＰＤにて生成され、アンプＦＤにて形を変え、トランジスタＭ３により増幅された、受光量に対応する電荷信号が、ビット線ＢＬに、出力信号ＶＢＬ（この図には受光量の相違に対応する複数の信号（電圧値が小さいほど光量は大きい）を図示）として出力されることになる。この装置においては、検出信号の取出期間（期間ｔ１〜ｔ２）にわたって、受光量に係る線形データを得て（リニア読み込み）、該得られた線形データ、すなわち出力信号ＶＢＬ（検出信号）に基づいて、フォトダイオードＰＤ（光電変換部）に対する受光量を求めるようにしている。
【００１１】
そして、こうしてビット線ＢＬから出力信号ＶＢＬを取り出した後、タイミングｔ２にて、トランジスタＭ１をオンしたままトランジスタＭ４をオフするとともに、制御信号ΦｒによりトランジスタＭ２をオンして、トランジスタＭ３のゲート共々、フォトダイオードＰＤにリセットをかける。これにより、トランジスタＭ３のゲート、ひいてはフォトダイオードＰＤがリセット状態になり、これに続くタイミングｔ３で、トランジスタＭ１およびＭ２をオフすることによって、次の検出信号の取出し準備が完了することになる（信号Φｒ、Φｔ、Φｗ、ＶＢＬはいずれもオフレベル（略「０」））。
【００１２】
この撮像方法においては、こうした処理を繰り返すことで、経時的に変化する光の入射量をとらえるようにしている。そして、受光面に配設された各画素（図３参照）において、同様の処理がなされることによって、被写体の像に対応した映像信号が得られることになる。
【００１３】
また、受光量を求める際の算出方法（演算方法）としては、従来、例えば特許文献１に記載されるように、サブスレッショルド状態とされたトランジスタの対数特性（ドレイン電流−ゲート・ソース間電圧）を利用して、受光量に係る対数データを得て、該得られた対数データに基づいて、光電変換部に対する受光量を求める方法が知られている。
【特許文献１】米国特許第５，６０８，２０４号
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、これらの撮像装置（撮像方法）によっても、低照度領域から高照度領域にわたる高感度な安定動作の実現、すなわち低照度領域から高照度領域にわたる広いダイナミックレンジ（動作範囲）の実現には、未だ至っていない。
【００１５】
具体的には、先の図４に例示した撮像装置では、例えばフォトダイオードＰＤとして、埋め込み型のフォトダイオードを用いることで、安定動作は実現される。しかし、強い光が入射される高照度領域にあっては、蓄積可能な許容量（飽和電荷）を超える電荷、いわば過剰な電荷がフォトダイオードに発生してしまうことがある。このため、高感度を得るためには、トランジスタＭ２（リセットトランジスタ）によるリセットの期間やタイミングを制御する複雑な制御回路を、例えば垂直走査回路Ｃ２として設けて、この電荷（光電変換による発生電荷）の余剰分を帰還させる必要があった。
【００１６】
また、上記特許文献１に記載の撮像装置は、光電流が小さい条件（低照度領域）での、対数変換部の応答が遅く、残像が発生するなど、低照度領域の撮像動作について未だ改善の余地が残されたものとなっている。
【００１７】
この発明は、こうした実情に鑑みてなされたものであり、簡素な回路構成をもって、低照度領域から高照度領域にわたる、より広いダイナミックレンジ（動作範囲）を実現することのできる撮像装置、および同装置に採用して有益な撮像方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
この発明による撮像装置は、光電変換によって受光量に応じた電荷信号を出力する光電変換部（例えばフォトダイオード）と、該光電変換部から送られてくる前記電荷信号を電圧信号に変換する信号変換部（例えばフローティングディフュージョンアンプ）と、該変換された電圧信号をゲートに受信してその増幅信号を出力する増幅トランジスタと、該増幅トランジスタのゲートに対するリセット電圧の印加を制御するリセットトランジスタと、前記増幅トランジスタによる増幅信号を検出信号として取り出すための出力線と、該出力線による検出信号の取出期間を設定するための制御線とを備え、前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲートを一旦リセット状態にしてから、前記取出期間に取り出される前記検出信号に基づき、前記光電変換部に対する受光量を検出する撮像装置において、前記リセットトランジスタのゲート電圧のレベルをサブスレッショルドレベルに設定することによって、該リセットトランジスタをサブスレッショルド状態で動作させるサブスレッショルド期間を、前記検出信号の取出期間中に設定することを特徴とするものである。
【００１９】
この発明によると、上記リセットトランジスタのゲート電圧のレベル設定を通じて、検出信号の取出期間中の、所望とされるタイミングに対して、自由に上記サブスレッショルド期間を設定することが可能となる。しかも、この期間においては、リセットトランジスタの対数特性（ドレイン電流−ゲート・ソース間電圧）により、上記検出信号として、受光量に係る対数データが得られることになる。このため、例えば上記光電変換部に電荷が飽和する前に、このサブスレッショルド期間を挿入することとすれば、取出期間の初期においては、前述した過剰な電荷の問題を解消しつつ、低照度領域に優れる線形センシング（リニア読み込み）によって受光量を求めることができるようになり、また、取出期間の後期においては、リセットトランジスタの対数特性により、前述の高照度領域にて高感度な安定動作が得られる対数変換（対数読み込み）によって受光量を求めることが可能となる。すなわち、この発明によれば、簡素な回路構成をもって、低照度領域から高照度領域にわたる、より広いダイナミックレンジ（動作範囲）を実現することができるようになる。
【００２０】
また、より具体的には、例えば残像防止を図るべく、こうした撮像装置に対して、前記光電変換部と前記信号変換部との間に配設され、前記光電変換部により出力される前記電荷信号の、前記信号変換部への転送を制御する転送トランジスタをさらに設けた場合には、この装置を、前記リセットトランジスタのオフされた状態で、前記転送トランジスタをオン制御することによって、前記リセット電圧の未印加の状態で前記光電変換部の電荷信号が前記信号変換部に転送されるリセットオフ転送期間を、前記検出信号の取出期間中に設定する構成とする。
【００２１】
これにより、前記サブスレッショルド期間においては、前記検出信号として、受光量に係る対数データが得られ、また上記リセットオフ転送期間においては、前記検出信号として、受光量に係る線形データが得られることになる。このため、これら期間の別に、その期間に対応する特性（対数特性または線形特性）を利用することで、これら期間の各々について高感度な安定動作が得られるようになり、ひいては、上述の広いダイナミックレンジ（動作範囲）が実現されることになる。
【００２２】
また、この発明の好ましい一実施態様においては、前記リセットオフ転送期間は前記取出期間の初期に、また前記サブスレッショルド期間は前記リセットオフ転送期間の後にそれぞれ設定され、前記サブスレッショルド期間の直後に、前記増幅トランジスタのゲートのリセットが行われるようにする。
【００２３】
通常、光電変換による発生電荷は時間の経過と共に増加するため、取出期間が終わりに近づくほど、電荷飽和（オーバーフロー）の起こり易い領域となる。このため、過剰な電荷が懸念される線形センシングの期間（リセットオフ転送期間）についてはこれを、取出期間の初期に設定し、このリセットオフ転送期間の後に、対数変換の期間（サブスレッショルド期間）を設定することが望ましい。そして、このサブスレッショルド期間の直後に、前記増幅トランジスタのゲートのリセットを行うようにすれば、該リセット時、同増幅トランジスタのゲートには、予め前記リセットトランジスタを通じて前記リセット電圧よりも低いレベルの電圧が印加されていることになり、前記リセット電圧の印加により、当該リセットがより速やかに完了する（リセット電圧の印加に対して応答よくリセットが行われる）ようになる。
【００２４】
また、より好ましい一実施態様においては、前記増幅トランジスタのゲートをリセット状態にする際に、前記転送トランジスタおよび前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲート共々、前記光電変換部もリセット状態にするようにする。
【００２５】
先の図４に例示した撮像装置もそうであるが、このように、転送トランジスタやリセットトランジスタを利用して、増幅トランジスタのゲート（ゲート電位）だけでなく、光電変換部（例えばフォトダイオード）についてもこれをリセット状態にすることとすれば、簡素な構成をもって、光電変換部のリセットを容易に行うことが可能になり、残像等のより好適な防止が図られるようになる。
【００２６】
また、前記光電変換部には、種々の形態がある。その１つが、埋め込み型のフォトダイオードである。前記光電変換部として、こうした埋め込み型のフォトダイオードを採用することとすれば、固定パターンノイズ（暗時白点・白傷・ザラツキ等）の原因となる光電変換部の暗電流についても、これが好適に低減されるようになる。また、前述した過剰な電荷についてもこれは、埋め込み型のフォトダイオードを用いた場合に特に顕著になるため、この発明はこうした構成に適用して特に有効である。
【００２７】
また、こうした撮像装置の画素構造にも、種々の形態がある。その１つが、先の図３に例示したような画素構造である。そして、この種の画素構造に対してこの発明を適用することとすれば、当該撮像装置は、少なくとも前記光電変換部、前記信号変換部、前記転送トランジスタ、前記増幅トランジスタ、および前記リセットトランジスタの一式が、受光面にて行列をなす画素の各々に対して設けられて、前記出力線および前記制御線を、前記受光面の各画素のアドレスを定めるビット線およびワード線として、ＣＭＯＳイメージセンサを構成するものとなる。
【００２８】
こうした装置では、信号変換（電圧変換）、増幅、取出期間の設定が、画素ごとに行われることにより、信号線におけるノイズの影響が低減し、ひいては外来ノイズに対する耐性が高められるようになる。しかも、全画素を同時にリセットして、露光後、この電荷信号（光電変換による発生電荷）を、全画素について同時に前記信号変換部に読み出す（転送する）ことで、いわゆるグローバルシャッタが可能となる。
【００２９】
また、この発明による撮像方法は、光電変換によって受光量に応じた電荷信号を出力する光電変換部と、該光電変換部から送られてくる前記電荷信号を電圧信号に変換する信号変換部と、該変換された電圧信号をゲートに受信してその増幅信号を出力する増幅トランジスタと、該増幅トランジスタのゲートに対するリセット電圧の印加を制御するリセットトランジスタと、前記増幅トランジスタによる増幅信号を検出信号として取り出すための出力線と、該出力線による検出信号の取出期間を設定するための制御線とを備える撮像装置を用いて、前記リセットトランジスタの制御のもと、前記増幅トランジスタのゲートを一旦リセット状態にしてから、前記取出期間に取り出される前記検出信号に基づき、前記光電変換部に対する受光量を求める撮像方法において、前記検出信号の取出期間中、前記光電変換部に電荷が飽和する前に、前記リセットトランジスタをサブスレッショルド状態で動作させるサブスレッショルド期間を挿入し、少なくともこのサブスレッショルド期間においては、前記リセットトランジスタの対数特性を利用して、前記受光量に係る対数データを、前記検出信号として得て、該得られた対数データに基づいて前記光電変換部に対する受光量を求めることを特徴とする方法である。
【００３０】
この発明によると、取出期間の初期においては、前述した過剰な電荷の問題を解消しつつ、低照度領域に優れる線形センシング（リニア読み込み）によって受光量を求めることができるようになり、また、取出期間の後期においては、リセットトランジスタの対数特性により、前述の高照度領域に優れる対数変換（対数読み込み）によって受光量を求めることが可能となる。すなわち、この発明によれば、簡素な回路構成をもって、低照度領域から高照度領域にわたる、より広いダイナミックレンジ（動作範囲）を実現することができるようになる。
【００３１】
また、より具体的には、例えば残像防止を図るべく、こうした撮像装置に対して、前記光電変換部と前記信号変換部との間に配設され、前記光電変換部により出力される前記電荷信号の、前記信号変換部への転送を制御する転送トランジスタをさらに設けた場合には、前記リセットトランジスタのオフされた状態で、前記転送トランジスタをオン制御することによって、前記リセット電圧の未印加の状態で前記光電変換部の電荷信号が前記信号変換部に転送されるリセットオフ転送期間を、前記検出信号の取出期間中に設定し、少なくともこのリセットオフ転送期間においては、前記受光量に係る線形データを、前記検出信号として得て、該得られた線形データに基づいて前記光電変換部に対する受光量を求めるようにする。
【００３２】
こうすることで、期間（サブスレッショルド期間およびリセットオフ転送期間）別に、その期間に対応する特性（対数特性または線形特性）を利用することにより、これら期間の各々について高感度な安定動作が得られるようになる。
【００３３】
また、この発明の好ましい一実施態様においては、前記リセットオフ転送期間を前記取出期間の初期に、そして前記サブスレッショルド期間を前記リセットオフ転送期間の後にそれぞれ設定し、前記サブスレッショルド期間の直後に、前記増幅トランジスタのゲートのリセットを行うようにする。
【００３４】
こうすることで、より好ましいかたちで、上述の広いダイナミックレンジ（動作範囲）が実現されるようになるとともに、リセット電圧の印加に対して、リセットがより速やかに完了する（リセット電圧の印加に対して応答よくリセットが行われる）ようになる。
【発明の効果】
【００３５】
簡素な回路構成をもって、低照度領域から高照度領域にわたる、より広いダイナミックレンジ（動作範囲）を実現することのできる撮像装置、および同装置に採用して有益な撮像方法を提供する。
【発明を実施するための最良の形態】
【００３６】
以下、図１および図２を参照して、この発明に係る撮像装置および撮像方法を具体化した一実施の形態について説明する。
この実施の形態に係る撮像装置としても、先の図３に示したような、フォトダイオード、フローティングディフュージョンアンプ、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、および選択トランジスタの一式が、受光面にて行列をなす画素の各々に対して設けられた、いわゆるＣＭＯＳイメージセンサを想定している。また、画素内部の回路構成も、図４に例示した構成に準じたものとなる。ただし、この実施の形態においては、図１に示されるような制御を行うことで、トランジスタＭ３（増幅トランジスタ、図４）をサブスレッショルド状態で動作させるサブスレッショルド期間を、検出信号の取出期間中に設定するようにしている。そして、こうすることで、従来の構成を基本的にそのまま利用して、基本的な画素構成およびその内部の回路構成を変えることなく、低照度領域から高照度領域にわたる、より広いダイナミックレンジ（動作範囲）を実現するようにしている。このため、ここでは、上記図３および図４中に示した要素と同一の要素には各々同一の符号を付し、既に説明した共通の部分、すなわち説明が重複する部分については、便宜上、その説明を割愛することとする。
【００３７】
図１は、こうした撮像装置の動作例（撮像方法）を示すタイムチャートであり、（ａ）は図１中のワード線ＷＬ１の制御信号Φｒ、（ｂ）は図１中のワード線ＷＬ２の制御信号Φｔ、（ｃ）は図１中のワード線ＷＬ３（制御線）の制御信号Φｗ、（ｄ）は図１中のビット線ＢＬ（出力線）の出力信号（電圧信号）ＶＢＬ、をそれぞれ示している。
【００３８】
同図１に示されるように、この方法において、ビット線ＢＬを通じて検出信号を取り出す（読み出す）際には、トランジスタＭ３のゲート、すなわちアンプＦＤの電圧信号がリセットされた状態で、タイミングｔ１にて、制御信号ΦｔによりトランジスタＭ１（転送トランジスタ）がオンされる。そして、これにやや遅れて、制御信号Φｗにより、トランジスタＭ４（選択トランジスタ）がオンされる。これにより、図１（ｄ）に示されるように、フォトダイオードＰＤ（光電変換部）にて生成され、アンプＦＤ（信号変換部）にて形を変え、トランジスタＭ３（増幅トランジスタ）により増幅された、受光量に対応する電荷信号が、ビット線ＢＬに、出力信号ＶＢＬ（この図には受光量の相違に対応する複数の信号（電圧値が小さいほど光量は大きい）を図示）として出力されることになる。
【００３９】
また、この装置においては、タイミングｔ１からタイミングｔ２までの期間（期間ｔ１〜ｔ２）、トランジスタＭ２（リセットトランジスタ）をオフ状態にしておく。そして、この期間においては、フォトダイオードＰＤの線形センシングにより、受光量に係る線形データを得て（リニア読み込み）、該得られた線形データ、すなわち出力信号ＶＢＬ（検出信号）に基づいて、フォトダイオードＰＤに対する受光量を求めることとする。すなわち、この装置においては、トランジスタＭ２のオフされた状態で、トランジスタＭ１がオン制御されることによって、リセット電圧の未印加の状態でフォトダイオードＰＤの電荷信号がアンプＦＤに転送される期間（リセットオフ転送期間）、すなわち期間ｔ１〜ｔ２が、検出信号の取出期間（期間ｔ１〜ｔ３）中に設定されることになる。
【００４０】
さらに、タイミングｔ２にて、トランジスタＭ１およびＭ４をオンしたまま、ワード線ＷＬ１へ、リセット信号（レベルＬ２）よりも低いサブスレッショルドレベルＬ１（例えば電圧Ｖｄｄと同等もしくはそれ以下）の制御信号Φｒを入力し、この期間ｔ２〜ｔ３においては、トランジスタＭ２がサブスレッショルド状態で動作するようにする。これにより、トランジスタＭ３のゲートのリセットに必要とされるリセット電圧（基準電位Ｖｄｄ）よりも低いレベルの電圧が、トランジスタＭ３のゲートに印加され、トランジスタＭ２の対数特性（ドレイン電流−ゲート・ソース間電圧）により、受光量に係る対数データが得られることになる（対数読み込み）。この装置においては、その得られた対数データ、すなわち出力信号ＶＢＬ（検出信号）に基づいて、フォトダイオードＰＤに対する受光量を求めることとする。
【００４１】
このように、この装置においては、トランジスタＭ２（リセットトランジスタ）をサブスレッショルド状態で動作させる期間（サブスレッショルド期間）、すなわち期間ｔ２〜ｔ３が、検出信号の取出期間（期間ｔ１〜ｔ３）中に挿入、設定されることになる。またこの際、このサブスレッショルド期間（期間ｔ２〜ｔ３）は、検出信号の取出期間（期間ｔ１〜ｔ３）において、フォトダイオードＰＤに電荷が飽和する前へ、挿入するようにする。こうすることで、先の取出期間の初期（期間ｔ１〜ｔ２）においては、前述した過剰な電荷が抑制、防止されつつ、線形センシング（リニア読み込み）によって、受光量が求められることになる。
【００４２】
こうして、検出信号の取出期間ｔ１〜ｔ３にわたり、ビット線ＢＬから出力信号ＶＢＬを取り出した後、タイミングｔ３にて、トランジスタＭ１をオンしたままトランジスタＭ４をオフするとともに、制御信号Φｒ（レベルＬ２）によりトランジスタＭ２を完全にオンして、トランジスタＭ３のゲート共々、フォトダイオードＰＤにリセットをかける。これにより、トランジスタＭ３のゲート、ひいてはフォトダイオードＰＤがリセット状態になり、これに続くタイミングｔ４で、トランジスタＭ１およびＭ２をオフすることによって、次の検出信号の取出し準備が完了することになる（信号Φｒ、Φｔ、Φｗ、ＶＢＬはいずれもオフレベル（略「０」））。
【００４３】
この撮像方法においては、こうした処理を繰り返すことで、経時的に変化する光の入射量をとらえるようにしている。そして、受光面に配設された各画素（図３参照）において、同様の処理がなされることによって、被写体の像に対応した映像信号が得られることになる。
【００４４】
また、この実施の形態においては、光電変換部となるフォトダイオードＰＤとして、埋め込み型のフォトダイオードを採用することを想定している。図２は、埋め込み型のフォトダイオードの構造の一例を、この実施の形態に係る装置の断面構造と共に示す断面図である。
【００４５】
すなわち同図２に示されるように、この装置は、例えばｐ型のシリコン（Ｓｉ）からなる半導体層１（シリコン基板）と、該半導体層１よりも低濃度のｐ型のシリコンからなるエピタキシャル層２と、例えば酸化シリコンからなる絶縁膜３および４とが、順次積層されて構成されている。そして、エピタキシャル層２に、ｎ型の拡散層２ａ、２ｂ、２ｃ、２ｄが形成されるとともに、同エピタキシャル層２上に絶縁膜３を介して、例えば多結晶シリコンからなるゲート電極Ｇ１およびＧ２が形成されることで、トランジスタＭ２およびＭ３、並びにフォトダイオードＰＤ（この図２中では隣のフォトダイオードＰＤｉ＋１と区別するため、符号ＰＤｉにて示す）が形成されている。なお、配線５ａおよび５ｂは、それぞれトランジスタＭ３および電源（基準電位Ｖｄｄ）に接続されるものである。また、ＬＯＣＯＳ膜３ａは、隣接する画素同士を分離（素子分離）する絶縁膜である。
【００４６】
ここで、フォトダイオードＰＤ（ＰＤｉ）は、エピタキシャル層２に形成されたｐ型の拡散層からなるシールド層ＳＤによって覆われている。そして、表面にこうしたシールド層ＳＤが形成されることで、このシールド層ＳＤにホールが蓄積され、表面に大きな電界が加わりにくくなり、またホールが表面を埋めることで、外来ノイズに対する耐性が高められることになる。すなわち、こうした埋め込み型のフォトダイオードは、固定パターンノイズ（暗時白点・白傷・ザラツキ等）の原因となる暗電流を抑えるためには、理想的な構造となっている。
【００４７】
以上説明したように、この実施の形態に係る撮像装置および撮像方法によれば、以下のような優れた効果が得られるようになる。
（１）出力信号ＶＢＬ（検出信号）の取出しに際して、トランジスタＭ２（リセットトランジスタ）のゲート電圧のレベルを、サブスレッショルドレベルＬ１（図１（ａ））に設定する。こうすることで、該トランジスタＭ２をサブスレッショルド状態で動作させるサブスレッショルド期間（期間ｔ２〜ｔ３）を、検出信号の取出期間（期間ｔ１〜ｔ３）中に設定するようにした。これにより、検出信号の取出期間（期間ｔ１〜ｔ３）中の、所望とされるタイミングに対して、自由に上記サブスレッショルド期間（ここでは期間ｔ２〜ｔ３）を設定することが可能となる。
【００４８】
（２）フォトダイオードＰＤとフローティングディフュージョンアンプＦＤとの間に、トランジスタＭ１（転送トランジスタ）を設ける。そうして、トランジスタＭ２（リセットトランジスタ）のオフされた状態で、該トランジスタＭ１をオン制御することによって、リセット電圧の未印加の状態でフォトダイオードＰＤの電荷信号がアンプＦＤに転送されるリセットオフ転送期間（期間ｔ１〜ｔ２）を、サブスレッショルド期間（期間ｔ２〜ｔ３）の前に設定することとした。こうすることで、残像防止が図られるようになるとともに、サブスレッショルド期間（期間ｔ２〜ｔ３）においては、出力信号ＶＢＬ（検出信号）として、受光量に係る対数データが得られ、また上記リセットオフ転送期間（期間ｔ１〜ｔ２）においては、出力信号ＶＢＬ（検出信号）として、受光量に係る線形データが得られることになる。このため、これら期間の別に、その期間に対応する特性（対数特性または線形特性）を利用することで、これら期間の各々について高感度な安定動作が得られるようになる。
【００４９】
（３）リセットオフ転送期間（期間ｔ１〜ｔ２）を、検出信号の取出期間（期間ｔ１〜ｔ３）の初期に、またサブスレッショルド期間（期間ｔ２〜ｔ３）を、リセットオフ転送期間の後にそれぞれ設定し、サブスレッショルド期間の直後（タイミングｔ３）に、トランジスタＭ３（増幅トランジスタ）のゲートのリセットを行うようにした。こうすることで、電荷信号（光電変換による発生電荷）の飽和（オーバーフロー）を遅らせるとともに、低照度領域（暗部撮影）においては、高感度な光検出が、また高照度領域（明部撮影）においては、高分解能な光検出が可能となる。すなわち、低照度領域から高照度領域にわたる、より広いダイナミックレンジ（動作範囲）を実現することが可能となる。
【００５０】
（４）しかも、従来の構成を基本的にそのまま利用したことで、基本的な画素構成およびその内部の回路構成を変えることなく（複雑化することなく）、低照度領域から高照度領域にわたる、より広いダイナミックレンジ（動作範囲）を実現することができるようになる。
【００５１】
（５）また、該トランジスタＭ３のゲートのリセット時（タイミングｔ３）、同トランジスタＭ３のゲートには、予めトランジスタＭ２を通じてリセット電圧よりも低いレベルの電圧が印加されていることになり、この状態で、同トランジスタＭ３のゲートにリセット電圧が印加されることになる。これにより、当該リセットがより速やかに完了する（リセット電圧の印加に対して応答よくリセットが行われる）ようになる（図１（ｄ）および図５（ｄ）参照）。
【００５２】
（６）トランジスタＭ３（増幅トランジスタ）のゲートをリセット状態にする際に、トランジスタＭ１（転送トランジスタ）およびトランジスタＭ２（リセットトランジスタ）の制御のもと、トランジスタＭ３のゲート共々、フォトダイオードＰＤもリセット状態にするようにした。こうすることで、簡素な構成をもって、フォトダイオードＰＤ（光電変換部）のリセットを容易に行うことが可能になり、残像等のより好適な防止が図られるようになる。
【００５３】
（７）また、フォトダイオードＰＤ（光電変換部）として、埋め込み型のフォトダイオードを採用したことで、固定パターンノイズ（暗時白点・白傷・ザラツキ等）の原因となるフォトダイオードＰＤ（光電変換部）の暗電流についても、これが好適に低減されるようになる。
【００５４】
（８）フォトダイオード、フローティングディフュージョンアンプ、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、および選択トランジスタの一式を、受光面にて行列をなす画素ＰＸＬ（図３）の各々に対して設ける。こうして、ワード線ＷＬ１〜ＷＬ３およびビット線ＢＬ（図４）によって、受光面の各画素（図３参照）のアドレス（ＸＹアドレス）の定められるＣＭＯＳイメージセンサ（撮像装置）を構成することとした。こうした装置では、信号変換（電圧変換）、増幅、取出期間の設定が、画素ＰＸＬ（図３）ごとに行われることにより、信号線におけるノイズの影響が低減し、ひいては外来ノイズに対する耐性が高められるようになる。しかも、全画素を同時にリセットして、露光（フォトダイオードＰＤによる受光）後、この電荷信号（光電変換による発生電荷）を、全画素について同時にフローティングディフュージョンアンプＦＤ（信号変換部）に読み出す（転送する）ことで、いわゆるグローバルシャッタが可能となる。
【００５５】
（９）また、こうした撮像装置によって撮像を行う際には、検出信号の取出期間（期間ｔ１〜ｔ３）中に上記リセットオフ転送期間（期間ｔ１〜ｔ２）を設定するとともに、同検出信号の取出期間中、フォトダイオードＰＤに電荷が飽和する前に、上記サブスレッショルド期間（期間ｔ２〜ｔ３）を挿入する。そうして、少なくともサブスレッショルド期間（期間ｔ２〜ｔ３）においては、トランジスタＭ２の対数特性を利用して、受光量に係る対数データを得て、該得られた対数データに基づいて受光量を求め、また、少なくともリセットオフ転送期間（期間ｔ１〜ｔ２）においては、受光量に係る線形データに基づいて受光量を求めるようにした。これにより、取出期間の初期（期間ｔ１〜ｔ２）においては、前述した過剰な電荷の問題を解消しつつ、線形センシング（リニア読み込み）によって受光量を求めることができるようになり、また、取出期間の後期（期間ｔ２〜ｔ３）においては、トランジスタＭ２の対数特性により、対数変換（対数読み込み）によって受光量を求めることが可能になる。すなわち、こうした方法によれば、簡素な回路構成をもって、低照度領域から高照度領域にわたる、より広いダイナミックレンジ（動作範囲）を実現することができるようになる。
【００５６】
なお、上記実施の形態は、以下のように変更して実施してもよい。
・上記実施の形態においては、光電変換を行う光電変換部として、埋め込み型のフォトダイオード（図２）を採用する場合について言及した。しかし、これに限定されることなく、任意の光電変換素子を用いることができる。すなわち、例えばｐｎ接合フォトダイオードや、ＭＯＳダイオードなども、この光電変換部として採用することができる。
【００５７】
・上記実施の形態においては、電荷信号（光電変換による発生電荷）の転送を制御するトランジスタＭ１（転送トランジスタ）を備えるリセット式の撮像装置について言及した。しかし、この転送トランジスタは必須の構成ではない。こうした転送トランジスタをもたない撮像装置に対しても、この発明を適用することはできる。
【００５８】
・上記実施の形態においては、トランジスタＭ３（増幅トランジスタ）のゲートをリセット状態にする際に、トランジスタＭ１（転送トランジスタ）およびトランジスタＭ２（リセットトランジスタ）の制御のもと、トランジスタＭ３のゲート共々、フォトダイオードＰＤもリセット状態にするようにした。しかし、これに限定されることはなく、フォトダイオードＰＤ（光電変換部）のリセット方法は任意である。また、必要がなければ、同光電変換部のリセット自体を割愛するようにしてもよい。
【００５９】
・図３および図４に例示した画素構成およびその内部の回路構成は、あくまで一例にすぎない。すなわち、この発明は、任意の構成のリセット式の撮像装置に対して同様に適用することができる。
【００６０】
・さらに、上述のリセットオフ転送期間の設定についても、これは必須の構成ではない。結局は、リセットトランジスタのゲート電圧のレベルをサブスレッショルドレベルに設定することによって、上述のサブスレッショルド期間を、検出信号の取出期間中に設定するものであればよく、こうした構成あるいは方法であれば、少なくとも前記（１）の効果と同様もしくはそれに準じた効果は得ることができる。
【図面の簡単な説明】
【００６１】
【図１】この発明に係る撮像装置および撮像方法の一実施の形態について、（ａ）〜（ｄ）は、同実施の形態に係る撮像装置の動作例を示すタイムチャート。
【図２】上記撮像装置に用いられている埋め込み型のフォトダイオードの構造の一例を、同撮像装置の断面構造と共に示す断面図。
【図３】撮像装置の画素構造の一例を示す平面図。
【図４】同撮像装置の詳細構成、特にその受光面に配設された１つの画素の内部構成を簡略化して示す回路図。
【図５】（ａ）〜（ｄ）は、従来の撮像装置による撮像方法の一例を示すタイムチャート。
【符号の説明】
【００６２】
１…半導体層、２…エピタキシャル層、２ａ、２ｂ、２ｃ、２ｄ…拡散層、３、４…絶縁膜、３ａ…ＬＯＣＯＳ膜、５ａ、５ｂ…配線、ＢＬ、ＢＬｉ、ＢＬｉ＋１…ビット線、Ｃ１ａ…水平走査回路（Ｌｏａｄ回路）、Ｃ１ｂ…水平走査回路（センス回路）、Ｃ２…垂直走査回路、ＦＤ…フローティングディフュージョンアンプ、Ｇ１、Ｇ２…ゲート電極、Ｍ１〜Ｍ４…トランジスタ、ＭＵＸ…マルチプレクサ、ＰＤ、ＰＤｉ、ＰＤｉ＋１…フォトダイオード、ＰＸＬ…画素、ＳＤ…シールド層、ＷＬ１〜ＷＬ３、ＷＬ１ｉ〜ＷＬ３ｉ、ＷＬ１ｉ＋１〜ＷＬ３ｉ＋１…ワード線。
【図１】
2007104069.tif 000003
【図２】
2007104069.tif 000004
【図３】
2007104069.tif 000005
【図４】
2007104069.tif 000006
【図５】
2007104069.tif 000007