(57)【要約】【課題】  出力電圧の微小な変化に応じたデューティを適切に設定することができるＤＣ−ＤＣコンバータの制御方法および制御プログラムを提供する。【解決手段】  ソフトスイッチング動作を行うＤＣ−ＤＣコンバータの制御方法は、指令デューティＤＣおよび第１デューティＤＴ１を比較し、指令デューティＤＣが第１デューティＤＴ１以上の場合には、スイッチング周波数ｆを、第１周波数ｆ１に決定し、指令デューティＤＣが第１デューティＤＴ１未満の場合には、スイッチング周波数ｆを、第１周波数ｆ１の整数分の１である第２周波数ｆｎに決定する。【選択図】  図１
2007043852.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング周波数を第１周波数とした場合にソフトスイッチング動作が許容されるデューティを第１デューティとするとき、
指令デューティと前記第１デューティとを比較し、
前記指令デューティが前記第１デューティ以上の場合には、前記スイッチング周波数を、前記第１周波数に決定し、
前記指令デューティが前記第１デューティ未満の場合には、前記スイッチング周波数を、前記第１周波数の整数分の１である第２周波数に決定する
ソフトスイッチング動作方式ＤＣ−ＤＣコンバータの制御方法。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータの制御方法であって、
前記スイッチング周波数を、前記第２周波数に決定する場合において、
前記第１周波数に対して整数分の１の関係にあり、互いに異なる周波数の群を第２周波数候補群とし、
前記指令デューティと、前記スイッチング周波数を前記第２周波数候補群の各々の周波数とした場合にソフトスイッチング動作が許容され各々の周波数に対応して定められる閾値デューティとをそれぞれ比較し、比較結果に基づき、前記第２周波数候補群のうちから第２周波数を決定する
ＤＣ−ＤＣコンバータの制御方法。
【請求項３】
スイッチング周波数を第１周波数とした場合にソフトスイッチング動作が許容されるデューティを第１デューティとするとき、
指令デューティと前記第１デューティとを比較し、
前記指令デューティが前記第１デューティ以上の場合には、前記スイッチング周波数を、前記第１周波数に決定し、
前記指令デューティが前記第１デューティ未満の場合には、前記スイッチング周波数を、前記第１周波数の整数分の１である第２周波数に決定する
ソフトスイッチング動作方式ＤＣ−ＤＣコンバータの制御プログラム。
【請求項４】
スイッチング周波数を第１周波数とした場合にソフトスイッチング動作が許容される最小のデューティを第１デューティとするとき、
指令デューティと前記第１デューティとを比較し、
前記指令デューティが前記第１デューティ以上の場合には、前記スイッチング周波数を、前記第１周波数に決定し、
前記指令デューティが前記第１デューティ未満の場合には、前記スイッチング周波数を、前記第１周波数の整数分の１である第２周波数に決定する周波数決定部と、
決定された前記スイッチング周波数における前記指令デューティで、スイッチング素子に対し導通制御するタイミング制御部と、
を備える
ソフトスイッチング動作方式ＤＣ−ＤＣコンバータの制御回路。
【請求項５】
互いに異なる複数の周波数に対して、
指令デューティと、スイッチング周波数を前記複数の周波数の各々の周波数とした場合にソフトスイッチング動作が許容され各々の周波数に対応して定められる閾値デューティとを比較し、
比較結果に基づき、スイッチング周波数を前記複数の周波数のうちの１つに決定するソフトスイッチング動作方式ＤＣ−ＤＣコンバータの制御方法。
【請求項６】
請求項５に記載のＤＣ−ＤＣコンバータの制御方法であって、
前記複数の周波数のうち最も高い周波数以外の周波数は最も高い周波数の整数分の１である
ソフトスイッチング動作方式ＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ方式で動作するＤＣ−ＤＣコンバータの制御方法および制御回路であり、特に、指令された主インダクタンスの導通時間のデューティが小さい場合でも適切に制御できる制御方法、制御プログラムおよび制御回路に関するものである。
【背景技術】
【０００２】
特許文献１に開示されているＤＣ−ＤＣコンバータは、昇圧動作および降圧動作において、第１、第２の主スイッチング素子について、共振回路を形成する緩衝用コンデンサと、主インダクタンスおよび共振用インダクタンスと、の間に流れる共振電流を利用して、ソフトスイッチング動作を実現し、ＤＣ−ＤＣコンバータのスイッチング損失の発生を防止している。
【０００３】
また、その他の関連技術として、特許文献２に開示されているＤＣ−ＤＣコンバータがある。
【特許文献１】特開２００３−３３０１３
【特許文献２】特開平９−２２４３６９
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１のＤＣ−ＤＣコンバータでは、出力電圧の調整は、昇圧動作および降圧動作いずれの場合も、主スイッチング素子における、制御周期に対する導通時間の割合、すなわち、導通時間のデューティを変化させることで行うことができる。すなわち、出力電圧を微小に変化させる場合には導通時間のデューティを小さくして調整することも可能ではある。
【０００５】
しかしながら、特許文献1のＤＣ−ＤＣコンバータでは、主スイッチング素子のソフトスイッチング動作を行っているため、導通時間の最小時間は、ソフトスイッチング動作する共振回路の時定数で決定されることとなる。この共振回路の時定数は、共振電流のピーク値を小さく抑え、共振回路の導通損失を抑えるため、このような不具合が生じない下限値に設定する必要がある。この時定数の下限値に応じる主インダクタンスの導通時間の下限値により、出力電圧の変化を微小に変化させるための適切な導通時間のデューティを設定できない虞が生じ問題である。
【０００６】
一方、特許文献２には、負荷電流が少なくなるとインダクタンスが増加するスイング型チョークコイルを主インダクタンスとし、負荷が軽くなる場合には、スイッチング周波数を高周波数側に連続でシフトするＤＣ−ＤＣコンバータの技術が開示されている。導通時間のデューティを小さくする場合に、特許文献２のスイング型チョークコイルを主インダクタンスとし、スイッチング周波数を連続でシフトする技術を利用することも可能ではある。
【０００７】
しかしながら、特許文献２のＤＣ−ＤＣコンバータでは、連続で周波数をシフトするため、スイッチング動作により生じるスイッチングノイズの周波数成分も連続でシフトすることとなる。このため、このＤＣ−ＤＣコンバータが発生するスイッチングノイズに対し、広い範囲の周波数帯域で対策する必要が生じる。これにより、スイッチングノイズに対する対策手段の複雑化を招来し、ひいては、システムのコストアップを招来することとなり問題である。
さらに、特許文献２のＤＣ−ＤＣコンバータでは、スイング型チョークコイルを利用している。特殊な素子であるスイング型チョークコイルは、通常のチョークコイルに比して高価であるため、ＤＣ−ＤＣコンバータのコストアップを招来し問題である。
また、連続で周波数をシフトする場合、デューティを小さくするとスイッチングノイズが可聴域に入ってしまう虞も生じる。
【０００８】
本発明は、前記背景技術の問題点に鑑みなされたものであり、出力電圧の微小な変化に応じたデューティを適切に設定することができ、しかも、スイング型チョークコイルなど特殊な素子を用いることなく安価なＤＣ−ＤＣコンバータを構成することができるＤＣ−ＤＣコンバータの制御方法、制御プログラムおよび制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
その解決手段は、スイッチング周波数を第１周波数とした場合にソフトスイッチング動作が許容されるデューティを第１デューティとするとき、指令デューティと前記第１デューティとを比較し、前記指令デューティが前記第１デューティ以上の場合には、前記スイッチング周波数を、前記第１周波数に決定し、前記指令デューティが前記第１デューティ未満の場合には、前記スイッチング周波数を、前記第１周波数の整数分の１である第２周波数に決定するソフトスイッチング動作方式ＤＣ−ＤＣコンバータの制御方法である。
【００１０】
また、スイッチング周波数を第１周波数とした場合にソフトスイッチング動作が許容されるデューティを第１デューティとするとき、指令デューティと前記第１デューティとを比較し、前記指令デューティが前記第１デューティ以上の場合には、前記スイッチング周波数を、前記第１周波数に決定し、前記指令デューティが前記第１デューティ未満の場合には、前記スイッチング周波数を、前記第１周波数の整数分の１である第２周波数に決定するソフトスイッチング動作方式ＤＣ−ＤＣコンバータの制御プログラムとするとよい。
【００１１】
またさらに、スイッチング周波数を第１周波数とした場合にソフトスイッチング動作が許容される最小のデューティを第１デューティとするとき、指令デューティと前記第１デューティとを比較し、前記指令デューティが前記第１デューティ以上の場合には、前記スイッチング周波数を、前記第１周波数に決定し、前記指令デューティが前記第１デューティ未満の場合には、前記スイッチング周波数を、前記第１周波数の整数分の１である第２周波数に決定する周波数決定部と、決定された前記スイッチング周波数における前記指令デューティで、スイッチング素子に対し導通制御するタイミング制御部と、を備えるソフトスイッチング動作方式ＤＣ−ＤＣコンバータの制御回路とするとよい。
【００１２】
本発明では、指令デューティが第１デューティ未満の場合には、スイッチング周波数を第１周波数より低周波数である第２周波数に設定する。このため、許容されるデューティの最小値が第１デューティよりも小さくなることになり、指令デューティに対し、より適切にデューティを設定することができる。
【００１３】
また、スイッチング周波数を、第１周波数の整数分の１の第２周波数にする場合には、出力されるノイズの高調波成分には第１周波数が必ず含まれ、この第１周波数およびその高調波成分はノイズの強さの多くの部分を占めることとなる。すなわち、ノイズ対策の対象とする周波数の種類を限定することができる。例えば、第１周波数およびその高調波成分をノイズ対策の対象周波数として対策すれば、ＤＣ−ＤＣコンバータから発生する多くの部分のノイズ成分を除去することができる。
【００１４】
特許文献２に例示される連続してスイッチング周波数をシフトする技術では、出力されるノイズの高調波成分も連続して変化する。これに対応するため、複数の周波数に対するノイズ対策を施す必要があり、ノイズ対策にかかるコストが大きくなりがちであった。
【００１５】
これに対して、本発明では、ノイズ対策の対象周波数を限定することができるため、ノイズ対策にかかるコストを抑えることができる。例えば、ノイズフィルタを使用する場合には、使用するフィルタの種類を少なくすることができるため、ノイズフィルタにかかるコストを抑えることができ、ひいては、ＤＣ−ＤＣコンバータのローコスト化を図ることができる。
【００１６】
さらに、スイング型チョークコイルなど特殊な部品を用いることなしにスイッチング周波数を切り替えて適切なデューティで主スイッチング素子の導通制御を行うことができる。
【００１７】
ソフトスイッチング動作方式のＤＣ−ＤＣコンバータでは、主スイッチング素子の最小導通期間が、共振回路の時定数により定まる。この最小導通期間により、許容される最小デューティもこの共振回路の時定数により一意に定まることとなる。
指令デューティは、主スイッチング素子における、導通期間およびスイッチング周期の時間の割合であり、ＤＣ−ＤＣコンバータにおける入出力電圧の関係を決定する。この指令デューティは、外部から与えられる指令値であってもよいし、入出力電圧などに基づき内部で生成された値であってもよい。
【００１８】
また、スイッチング周波数を決定するのに当り、指令デューティが第１デューティ未満であり、第２周波数を決定する場合において、指令デューティおよび第１デューティの比の演算を行い、その結果に基づき、第２周波数を決定してもよい。
【００１９】
また、請求項１に記載のＤＣ−ＤＣコンバータの制御方法であって、前記スイッチング周波数を、前記第２周波数に決定する場合において、前記第１周波数に対して整数分の１の関係にあり、互いに異なる周波数の群を第２周波数候補群とし、前記指令デューティと、前記スイッチング周波数を前記第２周波数候補群の各々の周波数とした場合にソフトスイッチング動作が許容され各々の周波数に対応して定められる閾値デューティとをそれぞれ比較し、比較結果に基づき、前記第２周波数候補群のうちから第２周波数を決定するＤＣ−ＤＣコンバータの制御方法とするとよい。
【００２０】
本発明では、指令デューティと、第２周波数候補郡の各々の周波数に対応して定められる最小デューティとを比較して、第２周波数候補群から第２周波数を決定するため、複雑な演算を行うことなく、簡単な比較処理により、指令デューティに対して適切な第２周波数を決定することができる。
【００２１】
また、互いに異なる複数の周波数に対して、指令デューティと、スイッチング周波数を前記複数の周波数の各々の周波数とした場合にソフトスイッチング動作が許容され各々の周波数に対応して定められる閾値デューティとを比較し、比較結果に基づき、スイッチング周波数を前記複数の周波数のうちの１つに決定するソフトスイッチング動作方式ＤＣ−ＤＣコンバータの制御方法とするとよい。
【００２２】
スイッチング周波数を切り替えて動作させるＤＣ−ＤＣコンバータにおいて、最適なスイッチング周波数の決定に当り、指令デューティに基づき演算し、その結果に応じてスイッチング周波数を決定する方法も考えられる。しかるに、このような方法では、スイッチング周波数を決定する際の演算において、乗除算など複雑な演算が必要な場合もある。この場合には、制御処理の複雑化や制御処理にかかる処理時間の増大を招来することとなり問題である。
【００２３】
これに対して、本発明のＤＣ−ＤＣコンバータの制御方法では、指令デューティと、複数の周波数に対応して定められる閾値デューティとを比較して、スイッチング周波数を複数の周波数のうちの１つに決定している。例えば、単純なデューティ値同士の比較で適切なスイッチング周波数を決定することも可能である。すなわち、指令デューティに基づき演算する方法に比して、簡単な制御処理にすることができるため、制御処理の複雑化や制御処理にかかる処理時間の増大を抑制することができる。
【００２４】
さらに、請求項５に記載のＤＣ−ＤＣコンバータの制御方法であって、前記複数の周波数のうち最も高い周波数以外の周波数は最も高い周波数の整数分の１であるソフトスイッチング動作方式ＤＣ−ＤＣコンバータの制御方法とするよい。
【００２５】
本発明のＤＣ−ＤＣコンバータの制御方法では、複数の周波数の関係が上述のようにされているため、スイッチング周波数をいずれの周波数に設定した場合でも、出力されるノイズの高調波成分に最も高い周波数が必ず含まれることとなる。すなわち、ノイズ対策の対象とする周波数の種類を限定することができることとなる。このため、ノイズ対策にかかるコストを抑えることができ、ＤＣ−ＤＣコンバータのローコスト化を図ることが出来る。
【発明の効果】
【００２６】
本発明によれば、出力電圧の微小な変化に応じたデューティを適切に設定することができ、しかも、スイング型チョークコイルなど特殊な素子を用いることなく安価なＤＣ−ＤＣコンバータを構成することができるＤＣ−ＤＣコンバータの制御方法、制御プログラムおよび制御回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の原理及び具体化した実施形態を図１〜図５を参照しつつ詳細に説明する。
【００２８】
図１は、本実施形態のＤＣ−ＤＣコンバータ１の回路図である。
ＤＣコンバータ１は、スイッチング周波数ｆで動作し、低圧電源端子Ｔ１に接続される電圧源Ｅ１の電圧Ｖ１を昇圧し、高圧電源端子Ｔ２に接続される負荷Ｒ２に供給すると共に、高圧電源端子Ｔ２に発生する電圧Ｖ２を降圧して低圧電源端子Ｔ１に接続される電圧源Ｅ１に供給する。例えば、高圧電源端子Ｔ２に負荷としてモータを接続する場合、電圧Ｖ１を電圧Ｖ２に昇圧し、モータへ駆動電圧として供給すると共に、モータによる回生エネルギを電圧源Ｅ１に再充電する等の用途においても使用することができる。
【００２９】
ＤＣコンバータ１は、電圧源Ｅ１および負荷Ｒ２の基準電圧端子ＴＳが共通に接続された、いわゆる非絶縁型の電流双方向コンバータである。トランジスタＱ１，Ｑ２は、トランジスタＱ１のエミッタ端子とトランジスタＱ２のコレクタ端子とが接続点Ｘで接続されると共に、トランジスタＱ１のコレクタ端子が高圧電源端子Ｔ２に、トランジスタＱ２のエミッタ端子が基準電圧端子ＴＳに接続され、高圧電源端子Ｔ２と基準電圧端子ＴＳとの間に直列に接続されている。なお、トランジスタＱ１，Ｑ２のベース端子は、後述の制御部１０により排他的に導通制御される。
【００３０】
また、トランジスタＱ１，Ｑ２には、エミッタ端子からコレクタ端子に向って順方向に逆並列ダイオードＤ１，Ｄ２が接続されている。接続点Ｘと低圧電源端子Ｔ１との間には、インダクタＬ１が接続されている。また、低圧電源端子Ｔ１および高圧電源端子Ｔ２と、基準電圧端子ＴＳとの間には、電圧源Ｅ１、負荷Ｒ２に並列にコンデンサＣ１１，Ｃ１２が接続されている。
【００３１】
ここで、高圧電源端子Ｔ２に接続される負荷Ｒ２とは、例えば、インバータ回路等を介して駆動されるインダクションモータ等が考えられる。ガソリンエンジンとモータ駆動との切り換えにより走行するハイブリッド自動車や、モータ駆動のみによって走行する電気自動車等に適用する場合が一例として挙げられる。この場合には、例えば、電圧Ｖ１に２００Ｖ、負荷Ｒ２に供給すべき電圧Ｖ２に５００Ｖが供給される。
【００３２】
ＤＣコンバータ１が電圧Ｖ１を電圧Ｖ２に昇圧する昇圧コンバータとして動作する場合では、トランジスタＱ２の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ１および逆並列ダイオードＤ１を介して高圧電源端子Ｔ２に供給することにより行われる。
また、電圧Ｖ２を電圧Ｖ１に降圧する降圧コンバータとして動作する場合では、トランジスタＱ１の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ２および逆並列ダイオードＤ２を介して低圧電源端子Ｔ１に供給することにより行われる。
【００３３】
ここで、コンデンサＣ１１，Ｃ１２は、平滑用のコンデンサである。また、トランジスタＱ１，Ｑ２は、ＩＧＢＴ、ＭＯＳ、バイポーラ等のトランジスタを使用することができる。この場合、逆並列ダイオードＤ１，Ｄ２は、各トランジスタＱ１，Ｑ２に内蔵されている場合のほか、別途ダイオード素子を接続することもできる。
【００３４】
また、トランジスタＱ１，Ｑ２の各々のコレクタ・エミッタ端子間には、コンデンサＣ１，Ｃ２が接続される。さらに、トランジスタＱ１，Ｑ２の接続点Ｘと、高圧電源端子Ｔ２および基準電圧端子ＴＳとの間には、上方および下方補助電流経路が構成される。接続点Ｘから、インダクタＬ２およびインダクタＬｒまでは、上方および下方補助電流経路において共通の経路となる。上方補助電流経路では、インダクタＬｒから、逆流防止用ダイオードＤ３およびトランジスタＱ３を介して高圧電源端子Ｔ２に至る経路が形成される。下方補助電流経路では、インダクタＬｒから、トランジスタＱ４および逆流防止用ダイオードＤ４を介して基準電圧端子ＴＳに至る経路が形成される。逆流防止用ダイオードＤ３は、上方補助電流経路での電流の逆流を防止する目的で備えられており、高圧電源端子Ｔ２から接続点Ｘに向う方向に電流を流すことにより、インダクタＬ１に流れる投入電流をバイパスする。逆流防止用ダイオードＤ４は、下方補助電流経路での電流の逆流を防止する目的で備えられており、接続点Ｘから基準電圧端子ＴＳに向う方向に電流を流すことにより、インダクタＬ１に流れる投入電流をバイパスする。
【００３５】
ここで、インダクタＬ２はインダクタＬ１と電磁的に結合されている。また、低圧電源端子Ｔ１に接続されているインダクタＬ１の第１端子と、接続点Ｘに接続されているインダクタＬ２の第１端子とは、同極性で起電力が誘起される。電磁的結合とは、例えば、インダクタＬ１とインダクタＬ２とでトランスを構成する場合が挙げられる。
【００３６】
トランジスタＱ１〜Ｑ４を導通制御する制御部１０は、指令デューティＤＣを決定する指令デューティ決定部１１と、トランジスタＱ１〜Ｑ４の導通制御のタイミングを制御するタイミング制御部１２と、タイミング制御部１２の出力に応じて、トランジスタＱ１〜Ｑ４のベース端子を駆動するドライバ１３と、スイッチング周波数ｆを決定する周波数決定部１４とを備えている。
【００３７】
指令デューティ決定部１１は、低圧電源端子Ｔ１の電圧Ｖ１および高圧電源端子Ｔ２の電圧Ｖ２を入力としている。昇圧動作の場合には、電圧Ｖ１と、予め設定される電圧Ｖ２の目標電圧値Ｖ２Ｍとに基づき、トランジスタＱ２の指令デューティＤＣを決定する。このとき、指令デューティＤＣは、ＤＣ＝（Ｖ２Ｍ−Ｖ１）／Ｖ２Ｍより決定される。
また、降圧動作の場合には、電圧Ｖ２と、予め設定されるＶ１の目標電圧値Ｖ１Ｍとに基づき、トランジスタＱ１の指令デューティＤＣを決定する。このとき、指令デューティＤＣは、ＤＣ＝（Ｖ２−Ｖ１Ｍ）／Ｖ２より決定される。
【００３８】
なお、ＤＣコンバータ１では、ソフトスイッチング動作について共振時間（後述の図２中（７）〜（９）の期間）を利用しているため、共振回路の時定数で最小導通期間ｔ２ｍｉｎが決定される。本実施形態では第１デューティを最小とするように設定する。従って、スイッチング周波数ｆが第１周波数ｆ１のときの周期を単位期間ｔ０とすると、第１デューティＤＴ１は、ＤＴ１＝ｔ２ｍｉｎ／ｔ０となる。この第１デューティＤＴ１よりも小さい指令デューティＤＣが指令されると、適切に昇圧動作もしくは降圧動作を行えなくなる虞が生じる。
【００３９】
本実施形態のＤＣコンバータ１では、周波数決定部１４において、指令デューティＤＣおよび第１デューティＤＴ１を比較し、指令デューティＤＣが第１デューティＤＴ１以上の場合には、スイッチング周波数ｆを第１周波数ｆ１に決定し、指令デューティＤＣが第１デューティＤＴ１未満の場合には、スイッチング周波数ｆを、第１周波数ｆ１の整数分の１倍の第２周波数ｆｎに決定する。さらに、この第２周波数ｆｎは、指令デューティＤＣおよびＤＴ１の関係に応じて、第１周波数ｆ１に対し、２分の１倍の周波数ｆ２、３分の１倍の周波数ｆ３、４分の１倍の周波数ｆ４のうちから１つ選択して決定される。
なお、本実施形態のＤＣコンバータ１では、周波数決定部１４に相当する部分をソフトウェアで実現している。この周波数決定部１４は、後述の制御手順を示すフローチャート図４中ステップＳ２、Ｓ４〜Ｓ８の部分に相当する。
【００４０】
タイミング制御部１２は、周波数決定部１４で決定されたスイッチング周波数ｆおよび指令デューティＤＣに応じて、トランジスタＱ１〜Ｑ４を導通制御するタイミングを発生する。本実施形態のＤＣコンバータ１では、タイミング制御部１２に相当する部分もソフトウェアで実現している。このタイミング制御部１２は、後述の制御手順を示すフローチャート図４中ステップＳ３、Ｓ９〜Ｓ１０の部分に相当する。
【００４１】
すなわち、スイッチング周波数ｆが第１周波数ｆ１に決定される場合には、単位期間ｔ０のトランジスタＱ２の導通制御サイクル（ステップＳ３）を１回実行する。これにより、スイッチング周波数ｆが第１周波数ｆ１に決定される場合には、トランジスタＱ２は、単位期間ｔ０の第１周波数ｆ１で導通制御されることになる。
一方、スイッチング周波数ｆが第２周波数ｆｎのうち周波数ｆ２〜ｆ４に決定される場合には、単位期間ｔ０のトランジスタＱ２の導通制御サイクル（ステップＳ９）を１回実行し、続けてトランジスタＱ２の非導通制御サイクルをＮ（１〜３）回実行する。これにより、スイッチング周波数ｆが第２周波数ｆｎのうち周波数ｆ２〜ｆ４にされる場合には、トランジスタＱ２は、単位期間ｔ０が２〜４倍の周波数ｆ２〜ｆ４で導通制御されることになる。
【００４２】
ドライバ１３は、タイミング制御部１２で発生した導通制御のタイミングでトランジスタＱ１〜Ｑ４のベース端子に対する電圧を出力する。
【００４３】
次いで、本実施形態にかかるＤＣコンバータ１の昇圧動作について、図２を参照して説明する。
図２は、ＤＣコンバータ１の昇圧動作を示すタイミングチャートである。図２において、ＶＧＱ１，ＶＧＱ２，ＶＧＱ４は、トランジスタＱ１，Ｑ２，Ｑ４のベース端子ＧＱ１，ＧＱ２，ＧＱ４に印加されるゲート電圧である。また、ＩＬｒは、電圧Ｖ１から接続点Ｘ、接続点ＸからインダクタＬｒに向う電流を正方向とするインダクタＬｒに流れる電流を示す。また、ＶＱ２は接続点Ｘの電圧を、ＶＬ１はインダクタＬ１の接続点Ｘ側の端子を基準とする場合の端子間電圧を、ＶＬｒはインダクタＬｒのトランジスタＱ３，Ｑ４側の端子を基準とする場合の端子間電圧を、それぞれ示す。
【００４４】
図２中（１）の期間では、トランジスタＱ２のゲート端子に印加されるゲート電圧ＶＧＱ２がハイレベルであり、トランジスタＱ２は導通している。このため、電圧Ｖ１から、インダクタＬ１およびトランジスタＱ２を介して基準電圧端子ＴＳに抜ける電流経路が確立される。インダクタＬ１の端子間には電圧Ｖ１が印加され、電圧源Ｅ１から接続点Ｘに向う方向（この方向を正方向とする。）に、所定の正の時間傾きを有するインダクタ電流ＩＬ１が流れる。インダクタＬ１にはインダクタ電流ＩＬ１に応じた電磁エネルギが蓄積される。
【００４５】
所定時間の経過後、図２中（２）に移行する。ゲート端子ＧＱ２に印加されるゲート電圧ＶＧＱ２がローレベルに遷移することにより、トランジスタＱ２が非導通となる。
【００４６】
図２中（３）、（４）はインダクタＬ１からの電磁エネルギの放出期間である。図２中（３）の期間では、トランジスタＱ１のベース端子ＧＱ１に印加されるゲート電圧ＶＧＱ１がハイレベルとなりトランジスタＱ１が導通する。導通したトランジスタＱ１は逆並列ダイオードＤ１と共に、インダクタＬ１から高圧電源端子Ｔ２に向ってインダクタ電流ＩＬ１を流す。これにより、インダクタ電流ＩＬ１に蓄積された電磁エネルギが高圧電源端子Ｔ２に向って放出され、高圧電源端子Ｔ２には昇圧された電圧Ｖ２が供給される。
【００４７】
図２中（３）、（４）の期間では、電圧Ｖ２と電圧Ｖ１との差電圧がインダクタＬ１の負方向に印加されて、インダクタ電流ＩＬ１は、蓄積された電磁エネルギに応じた電流値から所定の負の時間傾きを有して減少する。所定時間経過後、この状態からゲート電圧ＶＧＱ１をローレベルに反転して、トランジスタＱ１を非導通にする。その後、トランジスタＱ４を導通して、下方補助電流経路を形成する。これにより、インダクタＬ１，Ｌ２のインダクタンス値に比して小さなインダクタンス値を有するインダクタＬｒには、インダクタ電流ＩＬ１を下方補助電流経路にバイパスさせる方向（正方向）に急峻な正の時間傾きを有してインダクタ電流ＩＬｒを増大させる方向に端子間電圧ＶＬｒが印加される。時間の経過に伴い、インダクタ電流ＩＬｒは、インダクタ電流ＩＬ１のうちより多くの電流をバイパスすることとなり、最終的にはインダクタ電流ＩＬ１の全量がバイパスされる。
【００４８】
図２中（５）、（６）は、インダクタＬ１における電磁エネルギが、放出される状態から最蓄積される状態に移行する期間である。図２中（４）における下方補助電流経路によるインダクタ電流ＩＬ１のバイパス動作が進むと、インダクタ電流ＩＬｒのうちインダクタ電流ＩＬ１を超えて増大した電流は、トランジスタＱ１の非導通により電圧Ｖ２から供給されなくなるため、それ以前に放電状態にされたコンデンサＣ１および充電状態にされたコンデンサＣ２から賄われることとなる。これにより、コンデンサＣ１は充電され、コンデンサＣ２は放電されるため、接続点Ｘの電圧ＶＱ２の電圧値が立ち下がる。これに応じてインダクタＬ１の端子間電圧ＶＬ１も反転する（図２中（５））。
【００４９】
接続点Ｘの電圧ＶＱ２が基準電圧近くの電圧レベルまで降下した後は、下方補助電流経路へのインダクタ電流ＩＬｒの供給は、逆並列ダイオードＤ２を介して継続される。そのため、接続点Ｘの電圧ＶＱ２は、基準電圧あるいは基準電圧からダイオードの順方向電圧だけ降下した電圧に維持される。インダクタＬ２には正方向の端子間電圧ＶＬ２が誘起されることと相俟って、インダクタＬｒの端子間電圧ＶＬｒが反転してインダクタ電流ＩＬｒは負の時間傾きを有して減少する（図２中（６））。
【００５０】
図２中（６）は、トランジスタＱ１の非導通後に再度トランジスタＱ２を導通するタイミングを示している。前述のように、トランジスタＱ１が非導通となり、コンデンサＣ１，Ｃ２の充放電が完了すると、接続点Ｘの電圧ＶＱ２は基準電圧に略等しくなる。これにより、インダクタＬ１の端子間電圧ＶＬ１は正転し、インダクタＬ１への電磁エネルギの蓄積が開始される。このとき流れるインダクタ電流ＩＬ１は、初期段階では下方補助電流経路に流れるインダクタ電流ＩＬｒによりバイパスされるところ、このときのインダクタ電流ＩＬｒは負の時間傾きを有して減少する電流である。そこで、図２中（７）に示すように、インダクタ電流ＩＬｒがインダクタ電流ＩＬ１を下回る前にトランジスタＱ２を導通することで、インダクタ電流ＩＬ１はバイパス経路からトランジスタＱ２を流れる経路に順次移行し、図２中（１）の状態に戻ることになる。
【００５１】
図２中（７）では、逆並列ダイオードＤ２が導通しているので、トランジスタＱ２の導通遷移はコレクタ・エミッタ端子間に僅かな電圧が印加された状態で行われることとなる。すなわち、ソフトスイッチング動作であるゼロボルトスイッチング（ＺＶＳ）が行われ、トランジスタＱ２の導通状態へのスイッチング損失を低減することができる。
【００５２】
さらに、上述のとおりインダクタ電流ＩＬｒは、負の時間傾きを有して減少し、さらには流れなくなる。インダクタ電流ＩＬｒが流れなくなった時点で、図２中（８）に示すようにトランジスタＱ４を非導通にすることで、トランジスタＱ４の非導通遷移は、コレクタ・エミッタ間に電流が流れない状態で行われることとなる。すなわち、ゼロカレントスイッチング（ＺＣＳ）が行われ、トランジスタＱ４の非導通状態へのスイッチング損失を低減することができる。
【００５３】
またさらに、図２中（９）に示すように、トランジスタＱ２の非導通制御を行う。ただし、このトランジスタＱ２の非導通制御は、トランジスタＱ４が非導通状態になってからなされなければならない。トランジスタＱ４が導通状態にあるとき、トランジスタＱ２を非導通にすると、トランジスタＱ２を流れていたインダクタ電流ＩＬ１が、トランジスタＱ４を経路として流れ、トランジスタＱ４のＺＣＳを行うことができなくなるためである。
【００５４】
上述した一連の動作により、図２中（１）の状態に戻り、上記の動作が繰り返されることにより、ＤＣコンバータ１における昇圧動作が行われる。また、上述のほか、本実施形態のＤＣコンバータ１では降圧動作を行うこともできる。その場合には、主スイッチング素子をなすトランジスタＱ２に代わりトランジスタＱ１を、補助スイッチング素子をなすトランジスタＱ４に代わりトランジスタＱ３を、昇圧動作と同様に制御すればよい。
【００５５】
なお、電圧Ｖ１から電圧Ｖ２に昇圧される際の電圧制御は、トランジスタＱ２における非導通制御の期間と導通制御の期間のデューティを変化させることでなされる。このデューティＤは、図２に示すように、上述の一連の動作の制御の周期を単位期間ｔ０の長さを有する導通制御サイクルＴＡとし、トランジスタＱ２の導通期間を導通期間ｔ２とするとき、Ｄ＝ｔ２／ｔ０で得られる。ここで、導通期間ｔ２は、最小導通期間ｔ２ｍｉｎから最大導通期間ｔ２ｍａｘの範囲の値である。制御部１０は、指令デューティ決定部１１で指令デューティＤＣを決定し、タイミング制御部１２で指令デューティＤＣに基づき決定された導通期間ｔ２でトランジスタＱ２の導通制御信号を発生する。
【００５６】
さらに、指令デューティＤＣが、最小導通期間ｔ２ｍｉｎよりも小さい値である場合には、トランジスタＱ２を非導通制御に保持した状態の非導通制御サイクルＴＢを追加する。図３は、制御サイクル周期Ｔを説明するタイミングチャートである。図３中（Ａ）は、トランジスタＱ２の非導通制御サイクルＴＢを追加しない場合の制御周期Ｔ１〜Ｔ３を示し、図３中（Ｂ）は、導通制御サイクルＴＡに対して１つの非導通制御サイクルＴＢを追加した場合の制御周期Ｔ４の例を示している。
【００５７】
図３中（Ａ）の制御周期Ｔ１〜Ｔ３では、それぞれ単位期間ｔ０の長さの導通制御サイクルＴＡのみからなり、単位期間ｔ０ごとにトランジスタＱ２の導通制御がなされる。これに対して、図３中（Ｂ）における、制御周期Ｔ４では、導通制御サイクルＴＡおよび非導通制御サイクルＴＢからなり、単位期間ｔ０の２倍の長さの期間でトランジスタＱ２の導通制御がなされる。
これにより、制御周期Ｔ４では、制御周期Ｔ１〜Ｔ３に比して、トランジスタＱ２のデューティをより小さくすることができるため、特に小さいデューティが設定された場合において、より適切に昇圧する電圧Ｖ２の制御を行うことができる。
【００５８】
次いで、本実施形態にかかるＤＣコンバータ１の制御方法について説明する。図４は、制御部１０における制御の手順を示すフローチャートである。
【００５９】
まず、ステップＳ１において、指令デューティＤＣを決定する。この指令デューティＤＣは、昇圧動作の場合には、指令デューティ決定部１１に入力される電圧Ｖ１および電圧Ｖ２の目標値である目標電圧Ｖ２Ｍに基づき、指令デューティＤＣがＤＣ＝（Ｖ２Ｍ−Ｖ１）／Ｖ２Ｍの演算により決定される。
【００６０】
ステップＳ２において、指令デューティＤＣおよび第１デューティＤＴ１を比較する。比較の結果、指令デューティＤＣが第１デューティＤＴ１以上の場合には、スイッチング周波数ｆを第１周波数ｆ１とするため、ステップＳ３に移行し、指令デューティＤＣが第１デューティＤＴ１未満の場合には、スイッチング周波数ｆの切り換え周波数の判断をさらに行うため、ステップＳ４に移行する。
ここで、周期が単位期間ｔ０、導通期間ｔ２が最小導通期間ｔ２ｍｉｎにされる場合のデューティを示す第１デューティＤＴ１には、第１デューティＤＴ１＝ｔ２ｍｉｎ／ｔ０で演算された値が予め設定される。
【００６１】
ステップＳ３において、トランジスタＱ２の導通制御サイクルＴＡ（図２中の（１）〜（９））を実行する。これにより、低圧電源端子Ｔ１に印加される電圧Ｖ１が昇圧されて、高圧電源端子Ｔ２に供給されることになる。
【００６２】
ステップＳ４において、指令デューティＤＣおよび閾値デューティＤＴ２を比較する。比較の結果、指令デューティＤＣが閾値デューティＤＴ２以上の場合には、スイッチング周波数ｆを第２周波数ｆ２に切り替えるため、ステップＳ５に移行し、指令デューティＤＣが閾値デューティＤＴ２未満の場合には、スイッチング周波数ｆの切り換え周波数の判断をさらに行うため、ステップＳ６に移行する。
なお、周期が単位期間ｔ０の２倍、導通期間ｔ２が最小導通期間ｔ２ｍｉｎにされる場合のデューティを示す閾値デューティＤＴ２には、閾値デューティＤＴ２＝ｔ２ｍｉｎ／（２×ｔ０）で演算された値が予め設定されている。
ステップＳ５では、トランジスタＱ２の非導通制御サイクルＴＢの実行回数Ｎに１を設定し、ステップＳ９に移行する。これにより、後述のステップＳ１０において、トランジスタＱ２の非導通制御サイクルＴＢが１回実行されることになる。ここで、トランジスタＱ２の非導通制御サイクルＴＢとは、ゲート電圧ＶＧＱ１はハイレベルの状態、ゲート電圧ＶＧＱ２，ＶＧＱ４はローレベルの状態（図２中（３）の状態）で、単位期間ｔ０の期間保持するサイクルである。これにより、トランジスタＱ２の導通制御される周期は、単位期間ｔ０の２倍になるため、スイッチング周波数ｆの周波数ｆ２は第１周波数の２分の１の周波数となる。
【００６３】
ステップＳ６において、指令デューティＤＣおよび閾値デューティＤＴ３を比較する。比較の結果、指令デューティＤＣが閾値デューティＤＴ３以上の場合には、スイッチング周波数ｆを第３周波数ｆ３に切り替えるため、ステップＳ７に移行し、指令デューティＤＣが閾値デューティＤＴ３未満の場合には、スイッチング周波数ｆを第４周波数ｆ４に切り替えるため、ステップＳ８に移行する。
なお、周期が単位期間ｔ０の３倍、導通期間ｔ２が最小導通期間ｔ２ｍｉｎにされる場合のデューティを示す閾値デューティＤＴ３には、閾値デューティＤＴ３＝ｔ２ｍｉｎ／（３×ｔ０）で演算された値が予め設定されている。
ステップＳ７において、トランジスタＱ２の非導通制御サイクルＴＢの実行回数Ｎに２を設定し、ステップＳ９に移行する。これにより、後述のステップＳ１０において、トランジスタＱ２の非導通制御サイクルＴＢが２回実行されることになり、トランジスタＱ２の導通制御される周期は、単位期間ｔ０の３倍になるため、スイッチング周波数ｆの周波数ｆ３は第１周波数の３分の１の周波数となる。
また、ステップＳ８において、トランジスタＱ２の非導通制御サイクルＴＢの実行回数Ｎに３を設定し、ステップＳ９に移行する。これにより、後述のステップＳ１０において、トランジスタＱ２の非導通制御サイクルＴＢが３回実行されることになり、トランジスタＱ２の導通制御される周期は、単位期間ｔ０の４倍になるため、スイッチング周波数ｆの周波数ｆ４は第１周波数の４分の１の周波数となる。
【００６４】
なお、本実施形態では、ステップＳ２、ステップＳ４およびステップＳ６において、指令デューティＤＣについて比較値を変えて順次比較して処理を行う例を示したが、指令デューティＤＣに対して、一括して複数のデューティの範囲を比較する処理を行ってもよい。
【００６５】
また、本実施形態では、ステップＳ９において、トランジスタＱ２の導通制御を１回実行し、ステップＳ１０において、トランジスタＱ２の非導通制御をＮ回実行することで、スイッチング周波数ｆを第２周波数ｆｎに切り替えている。これに対して、ステップＳ９において、トランジスタＱ２の導通制御をＭ回制御し、ステップＳ１０において、トランジスタＱ２の非導通制御をＮ×Ｍ回実行しても、第２周波数ｆｎが第１周波数ｆ１の整数分の１となる条件を維持することができるため、このようにしてもよい。
【００６６】
また、本実施形態では、Ｎは整数の１〜３に限定されたが、ステップＳ９において、トランジスタＱ２の導通制御をＭ回制御し、ステップＳ１０において、トランジスタＱ２の非導通制御をＮ回実行することで、第１周波数ｆ１のＭ／（Ｍ＋Ｎ）倍の関係となる第２周波数ｆｎをスイッチング周波数ｆに設定することも可能となる。
【００６７】
また、本実施形態では、ステップＳ９において、導通制御サイクルを実行し、ステップＳ１０において、非導通サイクルを実行することで、ソフトウェア的にスイッチング周波数ｆの周波数を変更しているが、タイミング制御部１２における動作クロック周波数を変更して、ハードウェア的にスイッチング周波数ｆの周波数を変更しても良い。
【００６８】
ステップＳ９において、ステップＳ３と同様に、トランジスタＱ２の導通制御サイクルＴＡ（図２中の（１）〜（９））を実行する。これにより、低圧電源端子Ｔ１に印加される電圧Ｖ１が昇圧されて、高圧電源端子Ｔ２に供給されることになる。
【００６９】
ステップＳ１０において、ステップＳ５，ステップＳ７またはステップＳ８で設定された実行回数Ｎで、トランジスタＱ２の非導通制御サイクルＴＢを実行する。これにより、指令デューティＤＣに応じたスイッチング周波数ｆでトランジスタＱ２の導通制御がなされることとなる。図５に、指令デューティＤＣに応じて切り替えられる、スイッチング周波数ｆの関係を示す。すなわち、スイッチング周波数ｆは、指令デューティＤＣが第１デューティＤＴ１以上の場合には第１周波数ｆ１に設定され、指令デューティＤＣが第１デューティＤＴ１〜閾値デューティＤＴ２の場合には第１周波数ｆ１の２分の１倍の周波数ｆ２に設定され、指令デューティＤＣが閾値デューティＤＴ２〜閾値デューティＤＴ３の場合には第１周波数ｆ１の３分の１倍の周波数ｆ３に設定され、指令デューティＤＣが閾値デューティＤＴ３未満の場合には第１周波数ｆ１の４分の１倍の周波数ｆ４に設定されることとなる。
【００７０】
本実施形態にかかるＤＣコンバータ１では、指令デューティＤＣが第１デューティＤＴ１未満の場合には、スイッチング周波数ｆを第１周波数ｆ１より低周波数である第２周波数ｆｎに設定する。このため、許容されるデューティの最小値が第１デューティＤＴ１よりも小さくなることになり、指令デューティＤＣに対し、より適切にデューティを設定することができる。
【００７１】
また、第２周波数ｆｎは第１周波数ｆ１の整数分の１の周波数にされるため、スイッチング周波数を切り替えた場合であっても、出力されるノイズの高調波の種類が限定される。このため、ノイズ対策の対象とする周波数成分も少なくすることができ、ノイズ費用にかかるコストを抑えることができる。例えば、フィルタを使用してノイズ対策を行う場合には、使用するフィルタの種類も少なくて済み、低コスト化を図ることができる。
【００７２】
さらに、スイング型チョークコイルなど特殊な部品を用いることなしにスイッチング周波数を切り替えて適切なデューティで主スイッチング素子の導通制御を行うことができる。
【００７３】
本実施形態にかかるＤＣコンバータ１では、指令デューティＤＣと、予め設定され、第２周波数ｆｎの候補群である周波数ｆ２〜ｆ４に対応して定められる第１デューティＤＴ１および閾値デューティＤＴ２〜ＤＴ３とを比較して、第２周波数ｆｎの候補群である周波数ｆ２〜ｆ４から第２周波数ｆｎを決定している。このようにしているため、複雑な演算を行うことなく、簡単な比較処理により、指令デューティＤＣに対して適切な第２周波数ｆｎを決定することができる。
また、第１周波数ｆ１および第２周波数ｆｎ（第２周波数候補群のｆ２〜ｆ４）を可聴域から外れた周波数に設定すれば、第１周波数ｆ１および第２周波数候補群のｆ２〜ｆ４のそれぞれの間の周波数に可聴域があったとしても、その可聴域を通過することなく、適切なデューティで主スイッチング素子の導通制御を行うことができる。
【００７４】
なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、特許文献１や特許文献２などソフトウェアスイッチング動作を行う他のＤＣ−ＤＣコンバータに適用することも出来る。
また、本実施形態では第１デューティを共振回路の時定数で決まる最小導通期間ｔ２ｍｉｎを基に設定したが、最小でなくても最小導通期間ｔ２ｍｉｎに余裕を持った時間を基にして第１デューティを設定しても良い。同様に、閾値デューティを第２周波数の候補群であるｆ２〜ｆ４に対応して最小導通期間ｔ２ｍｉｎの整数倍の時間を基に設定したが、最小導通期間ｔ２ｍｉｎに余裕を持った時間の整数倍の時間を基に設定しても良い。
【図面の簡単な説明】
【００７５】
【図１】本実施形態にかかるＤＣ−ＤＣコンバータを示すブロック回路図である。
【図２】本実施形態にかかるＤＣ−ＤＣコンバータの動作を示すタイミングチャートである。
【図３】本実施形態にかかるＤＣ−ＤＣコンバータの制御方法を説明するためのタイミングチャートである。
【図４】本実施形態にかかるＤＣ−ＤＣコンバータの制御手順を示すフローチャートである。
【図５】指令デューティに対するスイッチング周波数の関係を示すグラフである。
【符号の説明】
【００７６】
１  ＤＣコンバータ
１０  制御部
１１  指令デューティ決定部
１２  タイミング制御部
１３  ドライバ
１４  周波数決定部
ＤＣ  指令デューティ
ＤＴ１  第１デューティ
ＤＴ２〜ＤＴ３  閾値デューティ
ｆ１  第１周波数
ｆｎ  第２周波数
ｆ２〜ｆ４  周波数（第２周波数候補群）
Ｑ１〜Ｑ２  トランジスタ（主スイッチング素子）
【図１】
2007043852.tif 000003
【図２】
2007043852.tif 000004
【図３】
2007043852.tif 000005
【図４】
2007043852.tif 000006
【図５】
2007043852.tif 000007