(57)【要約】【課題】ｎ導電性領域４およびｐ導電性領域５を有している半導体基体３を含んでいる放射放出半導体チップ１を、内部量子効率の、作動電流密度に対する低減された依存性を有していて簡単化されて実現可能であるようにする。【解決手段】ｎ導電性領域とｐ導電性領域との間に、放射生成に適している活性領域６が配置されており、該活性領域においてｎ導電性領域を介して活性領域に導かれる電子およびｐ導電性領域を介して活性領域に導かれる正孔が放射生成下で再結合し、活性領域の、ｐ導電性領域とは反対の側に正孔障壁層７が配置されており、該正孔障壁層はＩＩＩ−Ｖ半導体材料系ＩｎｙＧａ１−ｘ−ｙＡｌｘＮ、ただし０≦ｘ≦１，０≦ｙ≦１およびｘ＋ｙ≦１から成る材料を含んでおり、ここで該正孔障壁層は電子に対して透過性である。【選択図】図１
2007043151.tif 000002
【特許請求の範囲】
【請求項１】
ｎ導電性領域（４）およびｐ導電性領域（５）を有している半導体基体（３）を含んでいる放射放出半導体チップ（１）であって、
ｎ導電性領域とｐ導電性領域との間に、放射生成に適している活性領域（６）が配置されており、該活性領域においてｎ導電性領域を介して活性領域に導かれる電子およびｐ導電性領域を介して活性領域に導かれる正孔が放射生成下で再結合し、かつ
活性領域の、ｐ導電性領域とは反対の側に正孔障壁層（７）が配置されており、該正孔障壁層はＩＩＩ−Ｖ半導体材料系ＩｎｙＧａ１−ｘ−ｙＡｌｘＮ、ただし０≦ｘ≦１，０≦ｙ≦１およびｘ＋ｙ≦１から成る材料を含んでおり、ここで該正孔障壁層は電子に対して透過性である
放射放出半導体チップ。
【請求項２】
正孔障壁層（７）はｎ導電性領域（４）と活性領域（６）との間に配置されているかまたは正孔障壁層はｎ導電性領域においてｎ導電性領域の、活性領域の方の側に集積されている
請求項１記載の放射放出半導体チップ。
【請求項３】
正孔障壁層（７）は活性領域（６）に接しているまたは正孔障壁層は活性領域を形成している
請求項１または２記載の放射放出半導体チップ。
【請求項４】
ｘ＞０である
請求項１から３までのいずれか１項記載の放射放出半導体チップ。
【請求項５】
ｘ≧０．２である
請求項４記載の放射放出半導体チップ。
【請求項６】
ｘ≦０．４５である
請求項１から３までのいずれか１項記載の放射放出半導体チップ。
【請求項７】
ｙ＝０である
請求項１から６までのいずれか１項記載の放射放出半導体チップ。
【請求項８】
ｙ＞０である
請求項１から６までのいずれか１項記載の放射放出半導体チップ。
【請求項９】
ｙ＜ｘである
請求項８記載の放射放出半導体チップ。
【請求項１０】
正孔障壁層（７）はバッファ層、殊に活性領域（６）に対するバッファ層として実現されている
請求項１から９までのいずれか１項記載の放射放出半導体チップ。
【請求項１１】
活性領域（６）は材料系ＩｎｙＧａ１−ｙＮ、ただし０＜ｙ≦１をベースとしている
請求項１から１０までのいずれか１項記載の放射放出半導体チップ。
【請求項１２】
正孔障壁層（７）はトンネル障壁層であり、該トンネル障壁層は、電子の方が正孔よりもそこをより高い確率で通り抜けるように実現されている
請求項１から１１までのいずれか１項記載の放射放出半導体チップ。
【請求項１３】
トンネル障壁層（７）は８ｎｍまたはそれ以下、有利には４ｎｍまたはそれ以下の厚さを有している
請求項１２記載の放射放出半導体チップ。
【請求項１４】
トンネル障壁層（７）はｎ導電型ドーピングされてまたは真性に実現されている
請求項１２または１３記載の放射放出半導体チップ。
【請求項１５】
正孔障壁層（７）は、正孔の通り抜けを、殊に完全にブロックする純正孔障壁層として実現されている
請求項１から１１までのいずれか１項記載の放射放出半導体チップ。
【請求項１６】
純正孔障壁層は電子に対しては完全に透過性である
請求項１５記載の放射放出半導体チップ。
【請求項１７】
純正孔障壁層（７）は、該正孔障壁層の伝導帯端（７８）のエネルギーが正孔障壁層の、活性領域とは反対側において正孔障壁層に接している層の伝導帯端（４８）のエネルギーより低いかまたはそれに等しいようにｎ導電型にドーピングされている
請求項１５または１６記載の放射放出半導体チップ。
【請求項１８】
純正孔障壁層（７）は１１ｎｍまたはそれ以上の厚さを有している
請求項１５から１７までのいずれか１項記載の放射放出半導体チップ。
【請求項１９】
半導体チップ（１）は薄膜チップとして実現されている
請求項１から１１までのいずれか１項記載の放射放出半導体チップ。
【請求項２０】
半導体基体（３）は支持体（２）に配置されている
請求項１から１９までのいずれか１項記載の放射放出半導体チップ。
【請求項２１】
活性領域（６）と支持体（２）との間に、殊に金属性のミラー層（１５）が配置されている
請求項２０記載の放射放出半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放射生成に適している活性領域を備えている放射放出半導体チップに関する。
【背景技術】
【０００２】
この特許出願はドイツ連邦共和国特許出願ＤＥ１０２００５０３５７２１．０（２００５年７月２９日）およびＤＥ１０２００５０４８１９６．５（２００５年１０月７日）の優先権を主張するもので、これらの全体の開示内容はこれを以てここに参照により取り込まれる。
【０００３】
放射生成の際の半導体チップ、殊に窒化化合物半導体材料をベースとしているような半導体チップの内部量子効率は、半導体チップを作動させる作動電流密度に依存していることが非常に多い。この場合内部量子効率とは、活性領域に注入される、電子または正孔タイプのキャリアの数の、活性領域において生成される光子の数に対する比である。
【０００４】
作動電流密度が大きければ大きいほど、内部量子効率は低くなることが窒化物をベースとしている半導体チップの場合に殊に多い。電流密度が高い場合に半導体チップをより効率的に作動できれば、コスト面で有利に、活性面、すなわちチップの活性領域の面積を拡大することなく、この半導体チップによって高められた放射出力を生成することが容易にできるはずである。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の課題は、内部量子効率の、作動電流密度に対する低減された依存性を有していて簡単化されて実現可能である半導体チップを提供することである。
【課題を解決するための手段】
【０００６】
この課題は本発明によれば、請求項１に記載されている構成を有する半導体チップによって解決される。
【０００７】
本発明の有利な発展形態および実施形態は従属請求項の対象である。
【０００８】
本発明の放射放出半導体チップは、ｎ導電性領域およびｐ導電性領域を有している半導体基体を含んでおり、その際ｎ導電性領域とｐ導電性領域との間に、放射生成に適している活性領域が配置されており、該活性領域においてｎ導電性領域を介して活性領域に導かれる電子およびｐ導電性領域を介して活性領域に導かれる正孔が放射生成下で再結合する。本発明の半導体チップの活性領域の、ｐ導電性領域とは反対の側に正孔障壁層が配置されており、該正孔障壁層はＩＩＩ−Ｖ半導体材料系ＩｎｙＧａ１−ｘ−ｙＡｌｘＮ、ただし０≦ｘ≦１，０≦ｙ≦１およびｘ＋ｙ≦１から成る材料を含んでおり、ここで該正孔障壁層は電子に対して透過性である。この場合正孔障壁層は、それが正孔の、ｎ導電性の領域への侵入を抑えるかまたは完全にブロックするように半導体基体に配置されておりかつ実現されている。
【０００９】
すなわち正孔障壁層は、正孔の、ｎ導電性の領域への侵入を妨げ、ひいてはｎ導電性領域における正孔が電子と非放射再結合する確率を低減する。これに応じて活性領域における正孔が放射結合する確率は高められる。というのは、正孔は正孔障壁層を用いて、正孔障壁層の、活性領域を向いている方の側に増大されて保持されるからである。殊に正孔はこの手法で高い電流密度に対しても、正孔障壁層の、活性領域を向いている方の側に増大されて保持することができる。こうして内部量子効率は正孔障壁層を用いて有利にも高められるようにすることができる。内部量子効率の、作動電流密度に対する依存性は正孔障壁層を用いて有利にも低減される。このことは比較的高い電流密度において特別効果的に現れる。というのは、正孔がｎ導電領域に侵入する確率は作動電流密度が増大するに従って通例著しくかつ非線形に増加するからである。
【００１０】
正孔障壁層は有利には、電子が正孔障壁層を通り抜ける確率の方が正孔が正孔障壁層を通り抜ける確率より大きいように実現されている。このために、電子が正孔障壁層を通り抜けるためのバリヤは有利には、正孔が正孔障壁層を通り抜けるためのバリヤより小さい。
【００１１】
このことは正孔障壁層の適当な形成によって実現することができる。例えば正孔障壁層を用いて正孔に対するポテンシャルバリヤが形成される。このポテンシャルバリヤが高ければ高いほど、通例は、正孔が通り抜ける確率はますます僅かである。更に、通り抜け確率は通例、正孔障壁層の厚さが増大することでも低下する。ポテンシャルバリヤは正孔障壁層のバンドギャップを用いて調整設定することができる。場合によっては正孔に対するポテンシャルバリヤは適当なドーピングによって、殊に適当なｎ導電型ドーピングによって高めることができ、その際特別有利にも電子に対するポテンシャルバリヤが同時に低減される。
【００１２】
電子が正孔障壁層を通り抜ける確率の、正孔が正孔障壁層を通り抜ける確率に対する比は例えば１／１０またはそれ以下、有利には１／１００またはそれ以下、特別有利には１／１０００またはそれ以下であってよい。この比が小さければ小さいほど、正孔障壁層が電子のブロックにより活性領域に達する電子の数が低減されることに基づいて内部量子効率を低下させるおそれはますます僅かである。
【００１３】
有利には正孔障壁層はｎ導電性領域と活性領域との間に配置されている。正孔の、ｎ導電領域への侵入はこの形式の配置を用いて特別効果的に低減することができる。正孔障壁層は真性、すなわちドーピングされずに実現されていてよい。ドーピングされていない層はドーピングされている層に比べて場合によっては簡単に製造することができる。しかし択一的に、正孔障壁層はドーピングされて、殊にｎ導電型ドーピングされて実現されていてもよい。その場合有利には正孔障壁層はｎ導電性領域に集積されている。
【００１４】
正孔障壁層を、ｎ導電領域においてｎ導電領域の、活性領域の方の側に配置することは正孔障壁層に対して更に特別好適である。有利にはｎ導電領域は活性領域の側の正孔障壁層によって制限されている。
【００１５】
更に正孔障壁層は有利には活性領域に接しているまたは正孔障壁層が活性領域を制限、すなわち形成している。後者の場合正孔障壁層は例えば同時に活性領域に対する閉じ込め層として用いることができる。この閉じ込め層を用いてキャリアを活性領域に閉じ込めることができる（Confinement）。正孔障壁層を活性領域のできるだけ近傍に配置することは正孔障壁層にとって特別有利である。
【００１６】
有利な形態において正孔障壁層におけるアルミニウム含有量ｘは０より大きい。アルミニウム含有量を用いて正孔障壁層のバンドギャップを調整設定することができかつこれを介して正孔に対する結果生じるポテンシャルバリヤの高さを決定することができる。アルミニウム含有量が大きければ大きいほど、通例は正孔障壁層のバンドギャップはますます大きい。バンドギャップと共に通例はバリヤ高さも増大する。
【００１７】
有利にはアルミニウム含有量ｘは０．２より大きいかまたはそれに等しく、特別有利には０．５より大きいかまたはそれに等しく、例えば１までである。この形式のアルミニウム含有によって効果的な正孔ブロックは正孔障壁層を用いて、殊に窒化化合物半導体をベースとした半導体基体において実現することができる。
【００１８】
しかしアルミニウム含有量が増大するにつれて通例、正孔障壁層の格子定数も低減される。殊にこのことはｙ＝０を有するインジウムフリーな正孔障壁層に対して当てはまる。このことから結果的に半導体基体に引っ張り応力が生じる可能性がある。この形式の、半導体基体における、殊に活性領域における応力は今度は半導体チップの内部量子効率を低減することになる。殊にこのことは、０＜ｙ≦１を有するＩＩＩ−Ｖ半導体材料系ＩｎｙＧａ１−ｙＮから成る層を含んでいるかまたはこの材料系をベースとしている活性領域に対して当てはまる。この材料系から成る層はアルミニウムフリーである。それ故にこの形式の層の、アルミニウム含有層に対する格子不整合のために半導体基体、殊に活性領域に応力が生じる可能性は極めて高い。半導体基体における正孔障壁層に基づいて結果生じる応力を許容できる程度に僅かに抑えるために、ｘは有利には０．４５より小さいかまたは０．４５に等しい。正孔障壁層がインジウムフリー、ｙ＝０に実現されている場合、このことは特別重要である。
【００１９】
正孔障壁層がインジウム含有、ｙは０より大きく実現されている場合、有利にも正孔障壁層の格子定数およびバンドギャップはインジウム含有量ｙおよびアルミニウム含有量ｘの変化を介して実質的に相互に無関係に調整設定することができる。
【００２０】
従って正孔障壁層は緩衝層として実現されていてもよい。緩衝層を介して半導体基体の作製の際、例えばエピタキシャル成長を用いて、緩衝層に被着すべき別の半導体層に対する格子定数を最適化するようにすることができる。こうして応力を低減することができる。有利には正孔障壁層は、活性領域に対する単数または複数の層に対する緩衝層として実現されている。活性領域、殊にＩｎＧａＮをベースとした活性領域の効率低下をこうして防止することができる。この場合有利には０＜ｙ＜ｘ、特別有利には０＜ｙ＜ｘ≦１である。比較的高いアルミニウム含有量に基づいて容易に発生する可能性が高い引っ張り応力には有利には、アルミニウム含有層ｘに比べてインジウム含有量ｙを僅かに選択するだけで申し分なく対抗措置をとることができる。しかしインジウムフリー、アルミニウム含有正孔障壁層はインジウム、アルミニウム共に含有している正孔障壁層よりも簡単に製造可能である。
【００２１】
別の有利な形態において正孔障壁層はトンネル障壁層として実現されており、その際トンネル障壁層は電子の方が正孔よりもそこをより高い確率で通り抜けるように実現されている。トンネル障壁層を用いて電子に対しても正孔に対してもポテンシャルバリヤが実現され、その際それぞれのポテンシャルバリヤを正孔は活性領域に侵入する前に克服しなければならずかつ正孔はｎ導電領域に侵入する前に克服しなければならない。
【００２２】
トンネル障壁層の伝導帯端のエネルギーは有利には、ｎ導電領域の側でトンネル障壁層に接している層の伝導帯端のエネルギーより大きい。これらのエネルギーの差が、電子が活性領域に侵入する前に克服しなければならないポテンシャルバリヤの最大バリヤ高さを決定する。
【００２３】
トンネル障壁層の荷電子帯のエネルギーは有利には、トンネル障壁層の、ｎ導電領域とは反対側に配置されている、殊にトンネル障壁層に接している層、例えば活性領域の１つの層の荷電子帯のエネルギーより小さい。これらエネルギーの差が、正孔がｎ導電領域に侵入する前に克服しなければならないポテンシャルバリヤの最大バリヤ高さを決定する。
【００２４】
トンネル障壁層のバンドギャップは、更に有利には半導体基体においてｎ導電領域の側および／またはｎ導電領域とは反対の側でトンネル障壁層に接している層のバンドギャップより大きい。電子および正孔に対するバリヤの実現はこうして容易になる。
【００２５】
トンネル確率はバリヤの高さおよびバリヤの厚さに依存している。トンネル障壁層が厚ければ厚いほどもしくはポテンシャルバリヤが高ければ高いほど、通例はトンネル確率はますます僅かである。トンネル確率は更に、キャリアの有効質量によって決定され、その際トンネル確率は普通、有効質量の増大と共に低下する。正孔は通例、電子の有効質量より大きな有効質量を有しているので、正孔のトンネル確率は電子のトンネル確率より低い場合が多い。
【００２６】
有利には、トンネル障壁層は８ｎｍまたはそれ以下、有利には４ｎｍまたはそれ以下の厚さを有している。更に有利には、０．２≦ｘ≦０．４５である。この形式のトンネル障壁層を用いて、正孔がｎ導電領域に侵入するのを効果的に低減しかつ電子がｎ導電領域に侵入するのを適度に妨げるトンネル障壁層を実現することができる。更に、半導体基体における応力を、上述した領域におけるアルミニウム含有量の選択を介して比較的僅かに抑えることができる。特別有利には、トンネル障壁層に対するアルミニウム含有量は０．３より大きいかまたはそれに等しい。
【００２７】
トンネル障壁層はｎ導電型ドーピングされてまたは真性に実現されていてよい。例えばＳｉを用いたｎ導電性ドーピングを介して、電子に対するバリヤの高さを低下させることができる。ドーピングの際実質的に一定にとどまっているバンドギャップに基づいて、正孔に対するバリヤはこれを介して同時に高められる。ドーピングされていない層はドーピングされている層に比べて簡単に製造可能である。更にトンネル障壁層に、電子のトンネル抜けを助けかつ電子のトンネル確率を正孔のトンネル確率よりも高くする不純物を植え付けることができる。不純物原子として例えばＳｉが適している。
【００２８】
別の実施形態において正孔障壁層は、正孔の通り抜けを、殊に完全にブロックする純正孔障壁層として実現されている。有利にはこの純正孔障壁層は電子に対しては完全に透過性である。正孔障壁層は更に有利には、正孔に対するポテンシャルバリヤを形成し、一方トンネル障壁層とは異なって、電子は実質的にポテンシャルバリヤフリーに純正孔障壁層を通り抜けて行く。純正孔障壁層を妨げられずに通り抜ける電子に基づいて、半導体チップの内部量子効率がトンネル障壁層と比べて高められるようにすることができる。
【００２９】
有利には、純正孔障壁層は、該正孔障壁層の伝導帯端のエネルギーが純正孔障壁層の、活性領域とは反対側において純正孔障壁層に接している層の伝導帯端のエネルギーより低いかまたはそれに等しいように、ｎ導電型にドーピングされている。ドープ剤として例えばＳｉが適している。
【００３０】
純正孔障壁層は殊に、正孔障壁層を用いて電子バリヤも形成されることになる場合に、電子がこのバリヤを通り抜けないまたは１０−５またはそれ以下の確率でしか通り抜ける可能性がないような高さのポテンシャルバリヤおよび／または厚さを有していることができる。完全に透過な層に対して通り抜け確率は１に等しい。
【００３１】
有利には純正孔障壁層は１１ｎｍまたはそれ以上の厚さを有している。更に純正孔障壁層は有利には３０ｎｍまたはそれ以下の厚さを有している。この形式の厚さの純正孔障壁層はｎ導電領域への、正孔の侵入の効果的なブロックのために特別有利であるものと認められている。正孔障壁層は勿論、３０ｎｍより大きい厚さを持っているように実現することもでき、その際バリヤ作用はこの厚さの拡大によって大して高められることはない。
【００３２】
更に純正孔障壁層に対して０．２≦ｘ≦０．３を有するアルミニウム含有量が特別有利であることが分かっている。
【００３３】
別の有利な形態において半導体基体は支持体に配置されている。その場合半導体チップは支持体を含んでおり、支持体はその上に配置されている半導体基体を備えている。支持体は、有利には複数の半導体層を備えている半導体層列を有している半導体基体を機械的に安定化させることができる。
【００３４】
例えば支持体は、半導体基体がエピタキシャルに成長されているエピタキシー基板から形成することができる。しかし支持体はエピタキシー基板とは別のものであっても構わない。支持体がエピタキシー基板とは別のものである場合、半導体チップは薄膜チップとも称される。薄膜チップに対して半導体基体は有利にはまずエピタキシー基板に成長される。引き続いて半導体基体は、有利にはエピタキシー基板とは反対側において支持体に配置されかつ有利には固定される。これに続いて、エピタキシャー基板は例えばエッチングまたはレーザ分離法を介して解離される。半導体基体の機械的な支えは支持体によって保証される。
【００３５】
薄膜チップでは正孔障壁層は有利には活性領域の、支持体とは反対の側において配置され、一方正孔障壁層は非薄膜チップの場合有利には、活性領域と支持体との間に配置されている。まず最初に半導体基体のｎ導電領域がエピタキシー基板上に成長されるとき殊にこの形式の配置が生じる。それからｐ導電性領域が、活性領域の、エピタキシー基板とは反対の側に配置されかつ従って薄膜チップが実現すると、ｐ領域が支持体の側に配置され、その結果活性領域は正孔障壁層と支持体との間に配置されている。
【００３６】
薄膜チップに対して支持体はエピタキシー基板に比して比較的自由に選択することができる。というのは、薄膜チップに対する支持体に課せられる要求は通例、エピタキシー基板が例えばその結晶構造に関して受けざるを得ない影響よりも僅かだからである。支持体は例えば最適化された熱伝導率および／または導電率に関して選択することができる。
【００３７】
薄膜チップ、殊に薄膜発光ダイオードチップは更に、次の特徴の少なくとも１つによって特徴付けることができる：
−  有利にはエピタキシー層列を有している半導体基体の、支持体の方を向いている主要面に反射層が被着されているかまたは実現されており、この層は半導体基体において生成される電磁放射の少なくとも一部を該半導体基体に再反射し、
−  半導体基体、殊にエピタキシー層列は２０μｍまたはそれ以下の領域、殊に１０μｍまたはそれ以下の領域にある厚さを有しており、および／または
−  半導体基体、殊にエピタキシー層列は、理想の場合には半導体基体における、殊にエピタキシー層列における光の近似的にエルゴード的な分布を生じさせる混合構造を有しており、すなわち混合構造はできるだけエルゴード的確率の散乱特性を有している。
【００３８】
薄膜発光ダイオードチップの基本原理は例えば、I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18.October 1993, 2174 - 2176 に記載されており、この開示内容はこれを以てここに参照として取り込まれる。
【００３９】
有利には支持体と活性領域との間に、特別有利には半導体基体と支持体との間にミラー層が配置されている。ミラー層は、活性領域に生成された放射を反射し、こうしてミラー層の、活性領域とは反対の側に配置されている、例えば支持体のような構造中で放射が吸収されるのを低減することができる。特別有利には、ミラー層は金属性のミラー層として実現されている。金属を含んでいるミラー層は、通例有利にも僅かな方向依存性を有している反射性によって特徴付けられている。更にミラー層は有利には導電性に実現されておりかつ特別有利には活性領域と導電接続されている。従ってチップの電気的なコンタクト形成はこのミラー層および場合によっては導電性の支持体を介して行うことができる。
【００４０】
本発明のその他の特徴、利点および合目的性は各図と関連した実施例の以下の説明から明らかである。
【実施例】
【００４１】
次に本発明を図示の実施例に付き図面を用いて詳細に説明する。
【００４２】
同じ、同形式および同作用するエレメントには各図において同じ参照符号が付されている。
【００４３】
図１には、本発明の放射放出半導体チップの第１実施例が断面にて略示されている。
【００４４】
有利にはＬＥＤチップとして実現されている半導体チップ１は支持体２に配置されている半導体基体３を有している。半導体基体はｎ導電性領域４およびｐ導電性領域５を有しており、これらの間に放射生成に適している活性領域６が配置されている。ｎ導電性および／またはｐ導電性領域は多数の半導体層（図示されていない）を有していることができる。ｎ導電性領域４と活性領域６との間またはｎ導電性領域に正孔障壁層７が形成されている。有利には正孔障壁層７は活性領域６に接しているかまたは活性領域を形成している。正孔障壁層７は材料系ＩｎｙＧａ１−ｘ−ｙＡｌｘＮ、ただし０≦ｘ≦１，０≦ｙ≦１およびｘ＋ｙ≦１から成る窒化化合物半導体材料をベースとしておりかつ正孔障壁層はそれが半導体チップ１の作動中ｐ導電性領域５から活性ゾーンに導かれる正孔の侵入を低減するまたは完全にブロックするように形成されている。ｎ導電性領域４を介して活性領域６に導かれる電子に対して、正孔障壁層７は透過性に実現されている。電子−正孔対は放射生成下で活性領域において再結合されることができる。
【００４５】
半導体基体３は有利にはエピタキシー基板上にエピタキシャル成長されている。支持体２は殊にエピタキシー基板から成り立っていてよく、その上に半導体基体に対する半導体層列が成長されている。半導体基体は更に有利には窒化化合物半導体材料をベースとしている。この場合エピタキシー基板としてＳｉＣ基板またはサファイア基板が特別適している。
【００４６】
有利には半導体チップは紫外線または可視光線、殊に青色から緑色のスペクトル領域の放射を生成するように実現されている。このようなスペクトル領域への放射を生成するために窒化化合物半導体が特別適している。
【００４７】
活性領域６は有利には、伝導帯における電子に対して並びに価電子帯における正孔に対して活性領域６の周辺において、キャリアを活性領域に閉じ込める両面の障壁が実現されているように形成されている。こうして半導体チップの内部量子効率を高めることができる。有利にはこれら障壁の１つは正孔障壁層によって形成され、これは従って閉じ込め層として実現されていてよい。
【００４８】
有利な形態において活性領域６は単一または多重量子井戸構造を有している。この形式の構造は高い内部量子効率の活性領域の実現のために特別適している。
【００４９】
量子井戸構造とは本出願の枠内において、キャリアが閉じ込め（“confinement”）によりそのエネルギー状態の量子化が行われることになる構造のことである。殊に量子井戸構造とは量子化のディメンジョンに関しては何も言っていない。従ってそれはとりわけ、量子トラフ、量子細線および量子点およびこれらの構造のそれぞれの組み合わせを有している。
【００５０】
正孔障壁層７を用いて有利には、正孔に対するポテンシャル障壁が形成されている。このバリヤを介して、正孔の、ｎ導電性の領域への侵入が妨げられる。こうして、ｎ導電性領域において活性領域外での電子および正孔の非放射再結合の確率を低減することができる。これにより電流密度が高い場合でも半導体チップの内部量子効率を安定化させることができる。正孔障壁層を省いた場合電流密度が高まるにつれて、ｐ導電性領域を介して活性領域に導かれた正孔の、ｎ導電性領域４への侵入の確率は高められることになる。その場合内部量子効率は相応に低減されることになる。
【００５１】
従って半導体基体３に集積された正孔障壁層７に基づいて、正孔がｎ導電性領域４へ侵入するために克服しなければならないポテンシャル障壁は正孔障壁層のない半導体基体に比して有利にも高められている。
【００５２】
バリヤの高さは正孔障壁層７のバンドギャップを用いておよび／または正孔障壁層の適当なドーピングを介して調節することができる。バンドギャップは例えば、正孔障壁層のアルミニウム含有量ｘを介して調整設定することができ、その際アルミニウム含有量ｘが増えるとバンドギャップも増大する。０．２またはそれ以上のアルミニウム含有量ｘが正孔障壁層７に特別適している。
【００５３】
アルミニウム含有量が増大するに従って低下する、正孔障壁層の格子定数に基づいて生じる引っ張り応力、すなわちｙ＝０を有する正孔障壁層において殊に、例えばＩｎｙＧａ１−ｘ−ｙＡｌｘＮ、ただし０≦ｙ≦１をベースとしている活性領域においてアルミニウム含有量の増加と共にますます生じることになる引っ張り応力に対抗するために、正孔障壁層７のインジウム含有量ｙが有利には０より大きく選択される。正孔障壁層７がインジウムもアルミニウムも、場合によってはガリウムも含んでいれば、有利にはｙ＜ｘが成り立つ。殊にＩｎｙＧａ１−ｙＮをベースとしている活性領域に対して、格子定数の整合もしくはアルミニウムによって引き起こされる応力の補償のために、アルミニウム成分ｘより僅かであるインジウム成分ｙが特別適している。これによれば正孔障壁層は同時に、活性領域６に対する緩衝層としておよび正孔に対する障壁層として実現されていてよい。更に、殊にインジウムを含まない正孔障壁層に対して、０．４５より少ないまたはそれに等しいアルミニウム含有量が有利である。こうして応力を低く抑えることができる。
【００５４】
有利な実施形態において正孔障壁層７はトンネル障壁層として実現されている。トンネル障壁層に対する帯（バンド）状態図が１例として略示されている。図２には、有利には順方向に駆動されている半導体チップの半導体基体３における伝導帯端８および価電子帯端９の特性が経過として略示されている。
【００５５】
トンネル障壁層として実現されている正孔障壁層７の伝導帯端７８はｎ導電性領域４において正孔障壁層７に接している層の伝導帯端４８よりエネルギー的に見て上にある。トンネル障壁層の価電子帯端７９は活性領域６の価電子帯端６９より下方にかつ有利にはｐ導電性領域５の側において活性領域６に接している層の価電子帯端５９よりエネルギー的に見て下にある。ｎ導電性領域４から活性領域６に導かれる電子はｎ導電性領域への侵入に対する正孔と同様にポテンシャル障壁を克服しなければならない。電子にとって克服すべきポテンシャル障壁の高さは伝導帯端７８のエネルギーと伝導帯端４８のエネルギーとの差によって決められ、正孔に対するポテンシャル障壁の高さは価電子帯端６９のエネルギーと価電子帯端７９のエネルギーとの差によって決められる。
【００５６】
トンネル障壁層を介してキャリアを通過させるトンネル確率はそれぞれが克服すべき障壁高さおよびトンネル障壁層の厚さに依存している。近似的に（ＷＫＢ近似において）トンネル確率Ｔは次式：
【００５７】
【数１】
2007043151.tif 000003
に示すような比例関係を有しており、ここでＶ０は絶対障壁高さ、ｄは障壁厚さ、Ｅはキャリアのエネルギーおよびｍはそれぞれのキャリアの質量である。キャリアが克服すべき障壁高さは絶対絶対障壁高さＶ０−トンネル障壁層の伝導帯ないし価電子帯端のエネルギー−とそれぞれのキャリアのエネルギーＥとの差によって決定される。障壁高さはバンドギャップ、すなわち正孔障壁層７の価電子帯端および伝導帯端のエネルギーの差を介して調整設定することができる。上述したように、このことはアルミニウム含有量ｘを介して行うことができる。
【００５８】
図３には、Ａｌ０．５Ｇａ０．５Ｎトンネル障壁層に対して、電子に対するトンネル確率１０および正孔に対するトンネル確率１１の、トンネル障壁層の厚さｄ（ナノメートル）に対する依存性が示されている。トンネル確率は上に挙げた関係に基づいて求められる。正孔の有効質量は電子の有効質量より大きいので、トンネル確率１１はトンネル障壁層の厚さの増大に伴って、電子のトンネル確率より著しく強く低下する。正孔の有効質量は電子の有効質量のほぼ１０倍またはそれ以上である。このことから、電子および正孔に対して異なったトンネル確率が生じ、その結果キャリア非対称性トンネル（Carrier Asymmetric Tunneling）を介して正孔よりも電子の方がトンネル障壁層を著しく大きな割合で通り抜けることができる。正孔はトンネル障壁層を用いて大部分が活性領域６の側にとどまる。
【００５９】
トンネル障壁層を抜ける電子のトンネル確率はトンネル障壁層を抜ける正孔のトンネル確率の１０倍またはそれ以上、有利には１００倍またはそれ以上、特別有利には１０００倍またはそれ以上である。このことはトンネル障壁層の適当な形成によって実現することができる。
【００６０】
有利にはトンネル障壁層の厚さは８ｎｍまたはそれ以下、特別有利には４ｎｍまたはそれ以下である。１ｎｍより大きいまたは１ｎｍに等しい厚さは特別有利であることがわかっている。アルミニウム含有量ｘに対してそれぞれ含む０．２〜０．４５の間の値、有利には０．３より大きいまたは０．３に等しい値が特別適している。格子定数の整合が適当でない場合を考慮すること殊に、この形式のアルミニウム含有量を有するトンネル障壁層が特別適している。
【００６１】
電子のトンネル確率の、正孔のトンネル確率に対する比は場合に応じて更に目的を定めて低減することができる。このためにトンネル障壁層は例えばｎ導電性にドーピングされているようにするとよい。その場合トンネル障壁層の伝導帯端７８はトンネル障壁層の価電子帯端７９と同様に低下する。バンドギャップは実質的に一定にとどまり、その結果正孔に対する障壁高さは拡大され、一方電子に対する障壁高さは低減される。このために特別適しているのは、比較的低いドナーレベルを有しているドープ剤、例えばＳｉである。
【００６２】
択一的にまたは付加的に目的を持って、電子の通り抜けを正孔の通り抜けに比べてアシストし（trap assisted tunneling）かつこれにより電子に対するトンネル確率を正孔に対するトンネル確率に対して高める不純物がトンネル障壁層内に植え込まれるようにすることができる。不純物原子に対して例えばＳｉが適している。
【００６３】
電子に対するポテンシャルバリヤの所期の低下は図２では破線で示されている。トンネル障壁層を用いて、有利には、内部量子効率の電流密度依存性を低減することができる。というのは正孔は、電流密度が高い場合にも、活性領域６における放射度が増して再結合することができかつ正孔の、ｎ導電性領域への侵入はトンネル障壁層を用いて効果的にブロックされるからである。
【００６４】
図４には、シミュレーション計算において求められた帯状態線図に基づいて、ｘ＞０であるＡｌｘＧａ１−ｘＮトンネル障壁層の障壁高さに対するアルミニウム含有量の影響が示されている。半導体基体における価電子および伝導帯端は図１に図示の、異なったアルミニウム含有量を有する正孔障壁層７に対して示されているものと類似している。Ｗ方向は半導体基体の成長方向を示している。この方向に半導体基体に対する個別層がエピタキシー基板上に例えばエピタキシャルに順次成長されている。
【００６５】
伝導帯端１２８および価電子帯端１２９はアルミニウム含有トンネル障壁層なしの窒化化合物半導体をベースとした半導体基体に相応している。半導体基体を有する半導体チップは３．４Ｖで順方向に駆動されるものとした。
【００６６】
伝導帯端１３８および価電子帯端１３９の場合ｘ＝０．１５を有するトンネル障壁層７ａが設けられている。伝導帯端１４８および価電子帯端１４９に対してトンネル障壁層７ｂは０．３のアルミニウム含有量を有している。トンネル障壁層のポテンシャルバリヤのバリヤ高さは、電子に対して正孔に対する場合と同様に、成長するアルミニウム含有量に基づいて拡大される、トンネル障壁層のバンドギャップと共に増大する。矢印１２は電子の、活性領域への通り抜けをシンボライズしている。
【００６７】
別の有利な実施形態において正孔障壁層７は純正孔障壁層として実現されている。電子は純正孔障壁層の場合、トンネル障壁層と比べて、実質的に妨害されずに、すなわちポテンシャルバリヤフリーに、ｎ導電性領域４から活性領域６に達する。
【００６８】
図５には純正孔障壁層の帯状態図が略示されている。実質的に図５は図２に図示の状態図に対応している。図２とは異なって正孔障壁層７の伝導帯端のエネルギーは、ｎ導電性領域４の側で純正孔障壁層７に接している層の伝導帯端４８のエネルギーより低いかまたはそれに等しい。純正孔障壁層の価電子帯端７９は活性領域６の側で境を接している層の価電子帯端６９よりエネルギーが低いところにありかつ有利にはｐ導電性領域５の側において活性領域６に接している層の価電子帯端５９よりもエネルギー的に低い。こうして電子は半導体基体において実質的にｎ導電性領域４から活性領域６にポテンシャルバリヤフリーに侵入することができ、一方ｎ導電性領域４に達するために正孔が克服しなければならないポテンシャルバリヤがある。トンネル障壁層とは異なって、純正孔障壁層は比較的に厚く実現されていてよい。というのは、電子のトンネル通り抜けは考慮されなくてもいいからである。このようにｎ導電性領域への正孔の通り抜け確率は極めて僅かに抑えることができ、例えば１０−４より小さいまたはそれに等しい、または１０−５より小さいまたはそれに等しい。例えば純正孔障壁層は含む０．２〜含む０．３の間のアルミニウム含有量を有している。純正孔障壁層の厚さは含む１１ｎｍ〜含む３０ｎｍの間であってよい。場合により純正孔障壁層はより厚めに実現されていてもよい。更に純正孔障壁層は有利には、ｎ導電性領域の側に配置されている、殊に正孔障壁層に接している層より濃くドーピングされている（ｎ＋）。こうして、電子にバリヤフリーである、活性領域に対する接合の実現を容易にすることができる。更に、正孔障壁層の伝導帯端７８は伝導帯端４８よりエネルギー的に見て下方にあってもよい。このことは図５には破線で示されている。
【００６９】
全体として、上で説明した−純正孔障壁層またはトンネル障壁層の−正孔障壁層によって半導体チップ１の内部量子効率の電流密度依存性を簡単に低減することができる。
【００７０】
このことはシミュレーションの結果を示している図６の線図によって明らかにされる。図６には半導体チップ１の内部量子効率Ｑ（パーセンテージ）の、作動電流密度ｊ（単位平方センチメートル当たりのアンペア）に対する依存性が図示されている。電流密度ｊは対数表示されている。曲線１４はアルミニウム含有正孔障壁層のない、窒化化合物半導体をベースとした半導体基体を備えている半導体チップに対して求められかつ曲線１３はアルミニウム含有正孔障壁層を備えている相応の半導体基体に対して求められた。内部量子効率Ｑの、電流密度ｊに対する依存性は曲線１３では曲線１４に比べて著しく低減されている。内部量子効率は正孔障壁層を有する半導体チップに対して実質的に一定でありかつ作動電流密度に依存していない。
【００７１】
図７には本発明の半導体チップの第２実施例の断面が略示されている。
【００７２】
実質的に半導体チップ１は図１との関連において説明した半導体チップに相応している。図１とは異なって図７に図示の半導体チップ１は薄膜チップとして実現されている。これによれば支持体２は、半導体基体３に対する半導体層列がエピタキシャル成長されているエピタキシー基板とは異なるものである。半導体基体３はエピタキシー基板上に製造されかつ引き続いて、エピタキシー基板とは反対側が支持体２上に配置されかつ有利には固定されるようにすることができる。有利にも支持体２はエピタキシー基板に対する厳しい要求を充足している必要はない。引き続いてエピタキシー基板を除去することができるので、薄膜チップはエピタキシー基板を持ち合わせていない。このために例えば、エッチング、ウオータージェット切断またはレーザ分離法が適している。窒化化合物半導体ベースの半導体基体に対して例えばＳｉＣまたはエピタキシー基板に対する材料としてサファイアが適している。場合によっては支持体がこの形式の材料を含んでいることもできる。択一的に支持体は金属性またはセラミックとして実現されていてもよい。これにより導電性または熱伝導性はエピタキシー基板に対して大幅に改善することができる。
【００７３】
有利には支持体２と半導体基体３との間に殊に金属性のミラー層１５が配置されている。これは活性領域６において生成された放射が場合により吸収性の支持体において吸収されるのを放射をミラー層で反射させることを介して防止することができる。更に支持体とは反対側の主表面１６を介して半導体基体３から出射される放射成分はミラー層に基づいて高められるようにすることができる。ミラー層１５と支持体２との間に有利には、半導体基体３を支持体２に固定する結合層１７が配置されている。結合層１７は例えばはんだ層またはウェハボンディング法において形成される層として実現されていてよい。有利には、結合層１７、ミラー層１５および／または支持体２は導電性に実現されている。特別有利には、結合層１７、ミラー層１５および／または支持体２は活性領域６と導電接続されている。こうして活性領域６は、支持体の、半導体基体３とは反対側に配置されているコンタクト層（図示されていない）を用いて電気的にコンタクト形成されるようにすることができる。相応の対向コンタクト層（図示なし）は主表面１６に配置されていることができる。単数または複数のコンタクト層は有利には金属性に実現されている。
【００７４】
紫外線から緑のスペクトル領域までの放射生成に特別適している窒化化合物半導体をベースとしている活性領域に対して、ミラー層１５は有利にはＡｌ，Ａｇ，Ｐｔまたはこれら金属の少なくとも１つを有する合金を含んでいる。これらの材料は上に述べたスペクトル領域において有利には高い反射性を有していることができる。
【００７５】
正孔障壁層７は薄膜チップの場合活性領域６の、支持体２とは反対側に配置されている。というのは、半導体基体は成長の終了後、ｐ導電性領域５が支持体２に配置されたからである。正孔障壁層は上述の形態に相応して実現されていてよく、その際効率、殊に半導体チップの出力結合効率はミラー層および支持体の比較的自由な選択に基づいて有利にも高められるようにすることができる。
【００７６】
本発明は実施例に基づいた説明に制限されるものではない。むしろ本発明はいずれの新しい特徴も、これら特徴のいずれの組み合わせも含んでおり、この特徴またはこの組み合わせそのものが特許請求の範囲または実施例に明示的に記載されていなくとも、特許請求範囲におけるいずれの組み合わせの特徴も包含するものである。
【００７７】
殊に本発明の正孔障壁層はＬＥＤチップにおいてのみならず、端面発光レーザチップ、内部共振器を備えているＶＣＳＥＬ（Vertical Cavity Surface Emitting Laser）、外部共振器を備えているＶＥＣＳＥＬ（Vertical External Cavity Surface Emitting Laser）またはＲＣＬＥＤ（Resonant Cavity Light Emitting Diode）のような光学的な共振器を備えているレーザチップにも使用することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の放射放出半導体チップの第１実施例の断面略図
【図２】トンネル障壁層に対する価電子および伝導帯端の特性経過の略図
【図３】電子および正孔に対するトンネル確率の線図
【図４】異なって形成されている正孔障壁層に対する伝導および価電子帯端の特性経過をシミュレーション計算した結果を示す線図
【図５】純正孔障壁層に対する価電子および伝導帯端の特性経過の略図
【図６】正孔障壁層を備えている半導体チップおよび正孔障壁層を有していない半導体チップの内部量子効率の、半導体チップに対する作動電流密度に対する依存性の線図
【図７】本発明の放射放出半導体チップの第２実施例の断面略図
【符号の説明】
【００７９】
１  半導体チップ、  ２  支持体、  ３  半導体基体、  ４  ｎ導電性領域、  ５  ｐ導電性領域、  ６  活性領域、  ７  正孔障壁層、  ８，７８，１２８，１３８，１４８  伝導帯端、  ９，７９，１２９，１３９，１４９  価電子帯端、  １０  電子に対するトンネル確率、  １１  正孔に対するトンネル確率、  １２  矢印（電子の通り抜け）、  １５  ミラー層、  １７  結合層
【図１】
2007043151.tif 000004
【図２】
2007043151.tif 000005
【図３】
2007043151.tif 000006
【図４】
2007043151.tif 000007
【図５】
2007043151.tif 000008
【図６】
2007043151.tif 000009
【図７】
2007043151.tif 000010