(57)【要約】【課題】マクロ等の内側領域または外側領域を、物理配線パターンが不明であるブラックボックスとして扱う場合に、物理配線パターンの明らかな領域内の配線について、ブラックボックスから受けるクロストークの影響や配線間に生じる容量を考慮せずに、遅延値を正確に求めること。【解決手段】ブラックボックス１となるマクロ等２のシールド対象領域の境界上、境界の内側、境界の外側、または境界の内側と外側に、シールド対象領域を囲むようにシールド配線３を設け、このシールド配線３を、マクロ等２の電源端子７や電源配線、またはコンタクト部８を介して他の配線層の電源配線等に電気的に接続して、シールド配線３の電位を固定する。そして、物理配線パターンの明らかな領域内の配線とシールド配線３との間でクロストークの影響や配線間に生じる容量を見積もることにより、正確な遅延値を求める。【選択図】図１
2007043195.tif 000002
【特許請求の範囲】
【請求項１】
シールド配線を生成するシールド対象領域を認識する認識工程と、
前記認識工程によって認識されたシールド対象領域に対してシールド配線を配線する配線工程と、
前記配線工程によって配線されたシールド配線の電位を固定する電位固定工程と、
を含んだことを特徴とする半導体集積回路の設計方法。
【請求項２】
前記配線工程における前記シールド配線は、前記シールド対象領域の境界上に配線されることを特徴とする請求項１に記載の半導体集積回路の設計方法。
【請求項３】
前記配線工程における前記シールド配線は、前記シールド対象領域の内側に配線されることを特徴とする請求項１に記載の半導体集積回路の設計方法。
【請求項４】
前記配線工程における前記シールド配線は、前記シールド対象領域の外側に配線されることを特徴とする請求項１に記載の半導体集積回路の設計方法。
【請求項５】
前記配線工程における前記シールド配線は、前記シールド対象領域の内側および外側に配線されることを特徴とする請求項１に記載の半導体集積回路の設計方法。
【請求項６】
前記配線工程における前記シールド配線は、電源に接続されることを特徴とする請求項１〜５のいずれか一つにに記載の半導体集積回路の設計方法。
【請求項７】
前記配線工程における前記シールド配線は、コンタクト部を介して、前記シールド配線が設けられた層と異なる層の配線または端子に電気的に接続されることを特徴とする請求項１〜６のいずれか一つに記載の半導体集積回路の設計方法。
【請求項８】
前記シールド対象領域は、同シールド対象領域よりも上の配線層に設けられたシールド層により覆われている領域であることを特徴とする請求項１〜７のいずれか一つに記載の半導体集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の設計方法に関し、特に、機能ブロックであるマクロ、または階層レイアウトでレイアウトされる階層ブロック（以下、マクロ等とする）をシールド配線で囲むシールド構造の設計方法に関する。
【背景技術】
【０００２】
半導体集積回路の設計段階において、遅延シミュレーションを実行するために配線やゲートの遅延値を求める必要がある。そのためには、配線間の間隔からクロストークの影響や配線間に生じる容量を見積もる必要がある。特定の配線に関し、クロストークの影響や他の配線との間に生じる容量の影響を排除して配線間に生じる容量を正確に見積もる場合には、その特定の配線に沿ってシールド配線が設けられる。また、マクロ等の上にシールド層を設けることにより、マクロ等の内外の配線間でのクロストークの影響や配線間に生じる容量を考慮することなく、シールド層よりも上の層にマクロ等の外部の配線を設けることができる。
【０００３】
一般に、半導体集積回路の設計において、配線がレイアウトされる領域は複数の領域に分割されており、マクロ等の内側の領域のレイアウトと外側の領域のレイアウトは別々におこなわれる。マクロ等の内側領域に着目してクロストークの影響や配線間に生じる容量を見積もる際に、マクロ等の外側領域の物理配線パターンが不明である場合には、マクロ等の外側領域は、物理配線パターンを考慮しない、いわゆるブラックボックスとして扱われる。また、マクロ等の外側領域に着目した場合に、マクロ等の内側領域の物理配線パターンが不明であれば、マクロ等の内側領域は同様にブラックボックスとして扱われる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ブラックボックスの物理配線パターンが不明であるため、物理配線パターンの明らかな領域に着目してクロストークの影響や配線間に生じる容量を見積もる際に、着目している領域の近くにブラックボックスがあると、その着目している領域がブラックボックスから受けるクロストークの影響や配線間に生じる容量を、正確に見積もることができないという問題点があった。
【０００５】
本発明は、上記問題点に鑑みてなされたものであって、マクロ等の内側領域または外側領域を、物理配線パターンが不明であるブラックボックスとして扱う場合に、物理配線パターンの明らかな領域内の配線について、ブラックボックスから受けるクロストークの影響や配線間に生じる容量を考慮しなくても、遅延値を正確に求めることを可能とする半導体集積回路の設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明は、マクロ等のシールド対象領域の境界上、境界の内側、境界の外側、または境界の内側と外側に、シールド対象領域を囲むようにシールド配線を設ける。そして、このシールド配線を、マクロ等の電源端子や電源配線、またはコンタクト部を介して他の配線層の電源配線等に電気的に接続する。
【０００７】
この発明によれば、マクロ等の内側領域がブラックボックスであっても、マクロ等の外側領域の配線とシールド配線との間でクロストークの影響や配線間に生じる容量を見積もることにより、正確な遅延値が求められる。マクロ等の外側領域をブラックボックスとして、マクロ等の内側領域の配線についてクロストークの影響や配線間に生じる容量を見積もり、それに基づいて遅延値を求める場合も同様である。
【発明の効果】
【０００８】
本発明によれば、物理配線パターンが不明であるブラックボックスがあっても、物理配線パターンの明らかな領域内の配線とシールド配線との間でクロストークの影響や配線間に生じる容量を見積もることにより、ブラックボックス内の配線から受けるクロストークの影響や配線間に生じる容量を見積もらなくても、着目した配線についてクロストークの影響や配線間に生じる容量を正確に見積もることができる。したがって、遅延値を正確に求めることができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。実施の形態にかかるシールド構造は、マクロ等の内側領域または外側領域を、物理配線パターンが不明であるブラックボックスとして扱い、シールド対象領域とする場合に、ブラックボックス周辺の配線層にシールド配線を設けたレイアウト構造とするものである。図１〜図４に平面レイアウト構造の具体例を示し、図５にそれら平面レイアウト構造の配線層が積層された場合の縦断面構造の一例を示す。
【００１０】
図１は、第１の例として、ブラックボックスの境界上にシールド配線をレイアウトした構造を示す平面図である。図１において、符号１の破線で示す矩形の内側領域はマクロ等２よりなるブラックボックスである。シールド配線３は、ブラックボックス１の内側領域を囲むように、ブラックボックス１の破線で示す境界上に設けられている。
【００１１】
マクロ等２の外周近傍には、マクロ等２の内部に電気的に接続された外部接続端子４が設けられており、この外部接続端子４には配線５が接続される。この配線５は、マクロ等２の外部の図示しない回路等に電気的に接続される。外部接続端子４には、マクロ等２に外部から電源電圧を供給するための電源端子と、マクロ等２と外部の回路との間で信号を授受するための信号端子がある。
【００１２】
シールド配線３は電源端子に接続される。外部接続端子４が電源端子でない場合には、シールド配線３は、外部接続端子４のところで途切れており、外部接続端子４および配線５から絶縁されている。図１に示す例では、４個の外部接続端子４が電源端子でないため、シールド配線３は外部接続端子４から絶縁されている。そして、シールド配線３は、図示しない電源端子またはこれに接続された電源配線に電気的に接続されている。シールド配線３の幅は、特に限定しないが、たとえば配線が定義できる最小の幅であればよい。
【００１３】
図２は、第２の例として、ブラックボックスの境界の内側にシールド配線をレイアウトした構造を示す平面図である。第２の例でも、ブラックボックス１は、破線で示す矩形の内側領域のマクロ等２である。シールド配線３は、図示しない電源端子またはこれに接続された電源配線に電気的に接続されている。そして、シールド配線３は、電源端子でない外部接続端子４のところで途切れており、外部接続端子４および配線５から絶縁されている。
【００１４】
図３は、第３の例として、ブラックボックスの境界の外側にシールド配線をレイアウトした構造を示す平面図である。第３の例でも、ブラックボックス１は、破線で示す矩形の内側領域のマクロ等２である。シールド配線３は、電源端子でない外部接続端子４のところで途切れており、図示しない電源端子またはこれに接続された電源配線に電気的に接続されている。
【００１５】
また、第３の例では、ブラックボックス１は、シールド配線３よりも上位の配線層に形成されたたとえばストライプ状のシールド配線６により覆われている。このブラックボックス１の上を覆うシールド配線６は、特定の電位の配線や端子以外とは接続されていない。ブラックボックス１の上を覆うシールド配線６は、たとえば電源に接続されている。こうすることによって、物理配線パターンの明らかな領域内のすべての配線に関し、ブラックボックス１内の配線から受けるクロストークの影響や配線間に生じる容量を考慮する必要がなくなる。
【００１６】
図４は、第４の例として、ブラックボックスの境界の内側と外側にシールド配線をレイアウトした構造を示す平面図である。第４の例では、マクロ等２は、破線で示す矩形の内側領域であり、ブラックボックス１はマクロ等２の外側領域である。したがって、この場合には、ブラックボックス１の、マクロ等２との境界近傍に、ブラックボックス１の内部に電気的に接続された外部接続端子４が設けられており、この外部接続端子４に接続された配線５はマクロ等２の内部へ伸びている。シールド配線３は、電源端子でない外部接続端子４のところで途切れており、図示しない電源端子またはこれに接続された電源配線に電気的に接続されている。
【００１７】
図４に示す例では、ブラックボックス１の四辺のうち一辺については、マクロ等２とブラックボックス１との間でクロストークの影響や配線間に生じる容量の影響を考慮する必要がないと仮定している。そのため、この辺については、シールド配線が設けられていない。ただし、マクロ等２とブラックボックス１との間でクロストークの影響や配線間に生じる容量の影響を考慮する必要がない部分について、シールド配線を設けてもよいのは勿論である。
【００１８】
多層配線構造の半導体チップにおいて、図１〜図４に示すようなシールド配線構造を有する配線層は、図５に示すように積層される。シールド配線３は、マクロ等２の電源端子７、もしくは電源端子７に接続された配線に直接接続されるか、または、コンタクト部８を介して他の配線層の電源端子７、もしくは電源端子７に接続された配線に電気的に接続される。
【００１９】
それによって、たとえば上述したマクロ等２の信号端子９によって分離されたシールド配線３や、シールド配線が不要であるとして分離されたシールド配線３の電位が固定される。なお、図５においては、第一の配線層の一部にはシールド配線が不要であるとして設けられていない。また、図５において、符号１０は半導体基板である。
【００２０】
図６は、レイアウト設計処理の手順を示すフローチャートである。レイアウト設計処理では、まずマクロ・ＨＬＢレイアウトによるフロアプランをおこない（ステップＳ６１）、電源配線のレイアウトをおこなう（ステップＳ６２）。ついで、シールド配線を生成し（ステップＳ６３）、配置、配線処理をおこなう（ステップＳ６４）。
【００２１】
図７は、シールド配線生成処理を自動的におこなう手順を示すフローチャートである。シールド配線生成処理では、まずシールド配線を生成する領域の認識をおこなう（ステップＳ７１）。ついで、認識されたシールド対象領域に対して、上述したように信号端子等を避けてシールド配線を配線する（ステップＳ７２）。ついで、配線されたシールド配線を、そのシールド配線と同じ配線層の電源配線や電源端子に接続したり、異なる配線層の電源配線や電源端子にコンタクト部を介して接続することによって、シールド配線の電位を固定する（ステップＳ７３）。
【００２２】
上述した実施の形態によれば、ブラックボックス１があっても、物理配線パターンの明らかな領域内の配線とシールド配線３との間でクロストークの影響や配線間に生じる容量を見積もることにより、ブラックボックス１内の配線から受けるクロストークの影響や配線間に生じる容量を見積もらなくても、着目した配線についてクロストークの影響や配線間に生じる容量を正確に見積もることができる。また、物理配線パターンの明らかな領域にシールド配線が設けられていない場合には、ブラックボックス１内にシールド配線が設けられていると仮定することによって、同様にクロストークの影響や配線間に生じる容量を正確に見積もることができる。したがって、遅延値を正確に求めることができる。
【００２３】
ここで、従来のシールド構造は、特定の配線が同じ配線層の配線間で相互に与える影響を防ぐためのシールド、またはマクロで使用される最上位層の不特定多数の配線がそれよりも上位の層の配線間で相互に与える影響を防ぐためのシールドである。それに対して、上述した実施の形態の各シールド構造は、不特定多数の配線がブラックボックス１内の同じ配線層の配線から受ける影響を防ぐシールドである。
【００２４】
以上において、上述した実施の形態の各シールド構造は一例であり、本発明は、それらにより何ら制限されるものではなく、適宜変更可能である。
【００２５】
（付記１）半導体基板の一主面に設けられるシールド対象領域と、
前記シールド対象領域の境界近傍に設けられた、前記シールド対象領域の内外で信号の授受をおこなうための外部接続端子と、
前記外部接続端子、または前記外部接続端子に前記シールド対象領域の外部から電気的に接続される配線を避けて、前記シールド対象領域の境界上に配置されたシールド配線と、
を具備することを特徴とする半導体集積回路のシールド構造。
【００２６】
（付記２）半導体基板の一主面に設けられるシールド対象領域と、
前記シールド対象領域の境界近傍に設けられた、前記シールド対象領域の内外で信号の授受をおこなうための外部接続端子と、
前記外部接続端子、または前記外部接続端子に前記シールド対象領域の外部から電気的に接続される配線を避けて、前記シールド対象領域の境界の内側に配置されたシールド配線と、
を具備することを特徴とする半導体集積回路のシールド構造。
【００２７】
（付記３）半導体基板の一主面に設けられるシールド対象領域と、
前記シールド対象領域の境界近傍に設けられた、前記シールド対象領域の内外で信号の授受をおこなうための外部接続端子と、
前記外部接続端子、または前記外部接続端子に前記シールド対象領域の外部から電気的に接続される配線を避けて、前記シールド対象領域の境界の外側に配置されたシールド配線と、
を具備することを特徴とする半導体集積回路のシールド構造。
【００２８】
（付記４）半導体基板の一主面に設けられるシールド対象領域と、
前記シールド対象領域の境界近傍に設けられた、前記シールド対象領域の内外で信号の授受をおこなうための外部接続端子と、
前記外部接続端子、または前記外部接続端子に前記シールド対象領域の外部から電気的に接続される配線を避けて、前記シールド対象領域の境界の内側および外側に配置されたシールド配線と、
を具備することを特徴とする半導体集積回路のシールド構造。
【００２９】
（付記５）前記シールド配線は電源に接続されていることを特徴とする付記１〜４のいずれか一つに記載の半導体集積回路のシールド構造。
【００３０】
（付記６）前記シールド配線は、コンタクト部を介して、前記シールド配線が設けられた層と異なる層の配線または端子に電気的に接続されていることを特徴とする付記１〜５のいずれか一つに記載の半導体集積回路のシールド構造。
【００３１】
（付記７）前記シールド対象領域は、同シールド対象領域よりも上の配線層に設けられたシールド層により覆われていることを特徴とする付記１〜６のいずれか一つに記載の半導体集積回路のシールド構造。
【００３２】
（付記８）前記シールド対象領域は、機能ブロックであるマクロ、または階層レイアウトでレイアウトされる階層ブロックであることを特徴とする付記１〜７のいずれか一つに記載の半導体集積回路のシールド構造。
【００３３】
（付記９）半導体基板の一主面に設けられるマクロであって、
前記マクロの境界近傍に設けられた、前記マクロの内外で信号の授受をおこなうための外部接続端子と、
前記外部接続端子、または前記外部接続端子に前記マクロの外部から電気的に接続される配線を避けて、前記マクロの境界上に配置されたシールド配線と、
を具備することを特徴とするマクロ。
【００３４】
（付記１０）半導体基板の一主面に設けられるマクロであって、
前記マクロの境界近傍に設けられた、前記マクロの内外で信号の授受をおこなうための外部接続端子と、
前記外部接続端子、または前記外部接続端子に前記マクロの外部から電気的に接続される配線を避けて、前記マクロの境界の内側に配置されたシールド配線と、
を具備することを特徴とするマクロ。
【００３５】
（付記１１）半導体基板の一主面に設けられるマクロであって、
前記マクロの境界近傍に設けられた、前記マクロの内外で信号の授受をおこなうための外部接続端子と、
前記外部接続端子、または前記外部接続端子に前記マクロの外部から電気的に接続される配線を避けて、前記マクロの境界の外側に配置されたシールド配線と、
を具備することを特徴とするマクロ。
【００３６】
（付記１２）半導体基板の一主面に設けられるマクロであって、
前記マクロの境界近傍に設けられた、前記マクロの内外で信号の授受をおこなうための外部接続端子と、
前記外部接続端子、または前記外部接続端子に前記マクロの外部から電気的に接続される配線を避けて、前記マクロの境界の内側および外側に配置されたシールド配線と、
を具備することを特徴とするマクロ。
【００３７】
（付記１３）前記シールド配線は電源に接続されることを特徴とする付記９〜１２のいずれか一つに記載のマクロ。
【００３８】
（付記１４）半導体集積回路のシールド構造を設計する設計方法であって、  シールド配線を生成するシールド対象領域を認識する認識工程と、
前記認識工程によって認識されたシールド対象領域に対してシールド配線を配線する配線工程と、
前記配線工程によって配線されたシールド配線の電位を固定する電位固定工程と、
を含んだことを特徴とする半導体集積回路のシールド構造の設計方法。
【産業上の利用可能性】
【００３９】
以上のように、本発明は、パチンコ遊技機、スロット遊技機、その他各種遊技機に関し、特に、主基板の他に演出基板を備え、当該演出基板を用いて、不正行為の抑止を目的とするパチンコ遊技機に適している。
【図面の簡単な説明】
【００４０】
【図１】本発明にかかる半導体集積回路のシールド構造の第１のレイアウト例を示す平面図である。
【図２】本発明にかかる半導体集積回路のシールド構造の第２のレイアウト例を示す平面図である。
【図３】本発明にかかる半導体集積回路のシールド構造の第３のレイアウト例を示す平面図である。
【図４】本発明にかかる半導体集積回路のシールド構造の第４のレイアウト例を示す平面図である。
【図５】図１〜図４に示すような平面レイアウト構造の配線層が積層された場合の縦断面構造の一例を示す断面図である。
【図６】本発明にかかる半導体集積回路のシールド構造を設計するためのレイアウト設計処理の手順を示すフローチャートである。
【図７】本発明にかかる半導体集積回路のシールド構造を設計する際のシールド配線生成処理の手順を示すフローチャートである。
【符号の説明】
【００４１】
１  ブラックボックス
２  マクロ等
３，６  シールド配線
４  外部接続端子
５  配線
７  電源端子
８  コンタクト部
９  信号端子
１０  半導体基板
【図１】
2007043195.tif 000003
【図２】
2007043195.tif 000004
【図３】
2007043195.tif 000005
【図４】
2007043195.tif 000006
【図５】
2007043195.tif 000007
【図６】
2007043195.tif 000008
【図７】
2007043195.tif 000009