(57)【要約】  【課題】  電源電圧を昇圧して安定化することにより安定化電圧を生成する安定化電圧生成回路において、電源投入後における安定化電圧の過渡特性を改善する。  【解決手段】  この安定化電圧生成回路は、外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路１０と、第１の入力端子に印加される参照電圧と第２の入力端子に印加される帰還電圧とに基づいて差動増幅動作を行う差動増幅器２１を含み、昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路２０と、電圧安定化回路から出力される安定化電圧を差動増幅器の第２の入力端子に帰還させる負帰還ループＲ１及びＲ２と、昇圧回路から出力される昇圧電圧が所定の値を超えるまでは、差動増幅器の第２の入力端子に印加される帰還電圧を上昇させる制御手段４１〜４３及びＲ３とを具備する。【選択図】  図１
2007004420.tif 000002
【特許請求の範囲】
【請求項１】
外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路と、
第１の入力端子に印加される参照電圧と第２の入力端子に印加される帰還電圧とに基づいて差動増幅動作を行う差動増幅器を含み、前記昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路と、
前記電圧安定化回路から出力される安定化電圧を前記差動増幅器の前記第２の入力端子に帰還させる負帰還ループと、
前記昇圧回路から出力される昇圧電圧が所定の値を超えるまでは、前記差動増幅器の前記第２の入力端子に印加される帰還電圧を上昇させる制御手段と、
を具備する安定化電圧生成回路。
【請求項２】
前記制御手段が、
前記昇圧回路から出力される昇圧電圧をディジタル信号に変換するアナログ／ディジタル変換回路と、
前記アナログ／ディジタル変換回路から出力されるディジタル信号に基づいて制御電圧データを生成するＣＰＵと、
前記ＣＰＵから出力される制御電圧データをアナログの制御電圧に変換して前記負帰還ループに印加するディジタル／アナログ変換回路と、
を含む、請求項１記載の安定化電圧生成回路。
【請求項３】
前記制御手段が、
前記昇圧回路から出力される昇圧電圧をしきい電圧と比較して、昇圧電圧がしきい電圧よりも小さいときに第１のレベルの制御信号を出力し、昇圧電圧がしきい電圧よりも大きいときに第２のレベルの制御信号を出力する比較回路と、
前記比較回路から第１のレベルの制御信号が出力されたときに、前記負帰還ループに制御電圧を印加するスイッチ回路と、
を含む、請求項１記載の安定化電圧生成回路。
【請求項４】
外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路と、
第１の入力端子に印加される参照電圧と第２の入力端子に印加される帰還電圧とに基づいて差動増幅動作を行う差動増幅器を含み、前記昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路と、
前記電圧安定化回路から出力される安定化電圧を前記差動増幅器の前記第２の入力端子に帰還させる負帰還ループと、
前記昇圧回路が昇圧を開始してから所定の期間において、前記差動増幅器の前記第２の入力端子に印加される帰還電圧を上昇させる制御手段と、
を具備する安定化電圧生成回路。
【請求項５】
外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路と、
第１の入力端子に印加される参照電圧と第２の入力端子に印加される帰還電圧とに基づいて差動増幅動作を行う差動増幅器を含み、前記昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路と、
前記電圧安定化回路から出力される安定化電圧を前記差動増幅器の前記第２の入力端子に帰還させる負帰還ループと、
前記電圧安定化回路から出力される安定化電圧が所定の値を超えるまでは、前記差動増幅器の前記第２の入力端子に印加される帰還電圧を上昇させる制御手段と、
を具備する安定化電圧生成回路。
【請求項６】
前記制御手段が、
前記電圧安定化回路から出力される安定化電圧をディジタル信号に変換するアナログ／ディジタル変換回路と、
前記アナログ／ディジタル変換回路から出力されるディジタル信号に基づいて制御電圧データを生成するＣＰＵと、
前記ＣＰＵから出力される制御電圧データをアナログの制御電圧に変換して前記負帰還ループに印加するディジタル／アナログ変換回路と、
を含む、請求項５記載の安定化電圧生成回路。
【請求項７】
前記制御手段が、
前記電圧安定化回路から出力される安定化電圧をしきい電圧と比較して、安定化電圧がしきい電圧よりも小さいときに第１のレベルの制御信号を出力し、安定化電圧がしきい電圧よりも大きいときに第２のレベルの制御信号を出力する比較回路と、
前記比較回路から第１のレベルの制御信号が出力されたときに、前記負帰還ループに制御電圧を印加するスイッチ回路と、
を含む、請求項５記載の安定化電圧生成回路。
【請求項８】
外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路と、
第１の入力端子に印加される参照電圧と第２の入力端子に印加される帰還電圧とに基づいて差動増幅動作を行う差動増幅器を含み、前記昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路と、
前記電圧安定化回路から出力される安定化電圧を前記差動増幅器の前記第２の入力端子に帰還させる負帰還ループと、
前記電圧安定化回路が安定化電圧の出力を開始してから所定の期間において、前記差動増幅器の前記第２の入力端子に印加される帰還電圧を上昇させる制御手段と、
を具備する安定化電圧生成回路。
【請求項９】
請求項１〜８のいずれか１項記載の安定化電圧生成回路と、
前記安定化電圧生成回路から出力される安定化電圧に基づいて液晶パネルに画像を表示する液晶表示部と、
を具備する液晶表示装置。
【請求項１０】
外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路、及び、前記昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路を含む安定化電圧生成回路と、
安定化電圧に基づいて液晶パネルに画像を表示する液晶表示部と、
前記安定化電圧生成回路から出力される安定化電圧を液晶表示部に選択的に供給するスイッチ回路と、
前記昇圧回路から出力される昇圧電圧が所定の値を超えたときに、前記安定化電圧生成回路から出力される安定化電圧を液晶表示部に供給する制御手段と、
を具備する液晶表示装置。
【請求項１１】
外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路、及び、前記昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路を含む安定化電圧生成回路と、
安定化電圧に基づいて液晶パネルに画像を表示する液晶表示部と、
前記安定化電圧生成回路から出力される安定化電圧を液晶表示部に選択的に供給するスイッチ回路と、
前記昇圧回路が昇圧を開始してから所定の期間経過後に、前記安定化電圧生成回路から出力される安定化電圧を液晶表示部に供給する制御手段と、
を具備する液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧を昇圧して安定化することにより安定化電圧を生成する安定化電圧生成回路に関する。さらに、本発明は、安定化電圧生成回路を内蔵し、安定化電圧生成回路によって生成される安定化電圧に基づいて液晶パネルを駆動する液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置においては、液晶パネルを駆動するために比較的高い電圧が必要となるので、システムから供給される電源電圧を昇圧及び安定化して安定化電圧を生成する安定化電圧生成回路を設け、安定化電圧生成回路によって生成される安定化電圧を液晶表示部に供給することにより、液晶パネルの電極に印加される複数の駆動電圧を生成することが行われている。
【０００３】
図８は、従来の液晶表示装置の構成を示す図である。この液晶表示装置は、システムから供給される電源電圧を昇圧して昇圧電圧ＶＯＵＴを出力する昇圧回路１０と、昇圧電圧ＶＯＵＴを安定化して安定化電圧ＶＲＥＧを出力する電圧安定化回路２０と、安定化電圧ＶＲＥＧに基づいて液晶パネルに画像を表示する液晶表示部３０とを有している。
【０００４】
電圧安定化回路２０は、差動増幅器２１及びＰチャネルＭＯＳトランジスタ２２を内蔵する半導体集積回路（ＩＣ）によって構成され、外付け部品として抵抗Ｒ１及びＲ２が接続されている。差動増幅器２１は、非反転入力端子に印加される電圧と反転入力端子に印加される電圧との差分を増幅して出力信号を生成する。トランジスタ２２のソースには昇圧回路１０から出力される昇圧電圧ＶＯＵＴが供給され、ゲートには差動増幅器２１の出力信号が印加され、ドレインは抵抗Ｒ１の一端に接続されている。
【０００５】
トランジスタ２２のドレインから出力される電流が抵抗Ｒ１及びＲ２を流れることにより、抵抗Ｒ１の一端に安定化電圧ＶＲＥＧが発生する。また、安定化電圧ＶＲＥＧが抵抗Ｒ１及びＲ２によって分圧されることにより、抵抗Ｒ１及びＲ２の接続点において帰還電圧ＶＦＢが発生する。
【０００６】
帰還電圧ＶＦＢは、差動増幅器２１の非反転入力端子に印加され、一方、差動増幅器２１の反転入力端子には、参照電圧ＶＲＥＦが印加される。トランジスタ２２のゲートとドレインとにおいては信号の位相が反転するので、差動増幅器２１の入出力間に負帰還ループが形成されて、帰還電圧ＶＦＢが参照電圧ＶＲＥＦと等しくなるように制御される。
【０００７】
図９は、図８に示す従来の液晶表示装置における電圧変化を示す図である。昇圧回路１０から出力される昇圧電圧ＶＯＵＴは、電源投入後において、時間と共に上昇しながら一定値Ｖ１に漸近して安定する。一方、電圧安定化回路２０から出力される安定化電圧ＶＲＥＧは、電源投入後において、負帰還ループの過渡応答によって一旦上昇した後に下降しながら一定値Ｖ２に漸近して安定する。これにより、液晶表示部３０において、輝度が一旦明るくなってから暗くなるという不自然な変化を起こし、表示不良とされる問題があった。
【０００８】
関連する技術として、下記の特許文献１には、多数の表示素子からなる表示器の輝度を、同時に、かつ、広範囲に調整できるようにした輝度調整回路が開示されている。この輝度調整回路は、直流電源の出力に３端子レギュレータを接続し、３端子レギュレータの出力電圧を可変抵抗器で変化させることにより、その出力に並列に接続された表示素子の輝度を調整するように構成される。しかしながら、特許文献１には、電源投入後における出力電圧（安定化電圧）の過渡特性を改善することに関しては開示されていない。
【特許文献１】特開平５−３３３８０６号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、上記の点に鑑み、本発明は、電源電圧を昇圧して安定化することにより安定化電圧を生成する安定化電圧生成回路において、電源投入後における安定化電圧の過渡特性を改善することを目的とする。さらに、本発明は、電源投入後における輝度の不自然な変化を低減した液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
以上の課題を解決するため、本発明の第１の観点に係る安定化電圧生成回路は、外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路と、第１の入力端子に印加される参照電圧と第２の入力端子に印加される帰還電圧とに基づいて差動増幅動作を行う差動増幅器を含み、昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路と、電圧安定化回路から出力される安定化電圧を差動増幅器の第２の入力端子に帰還させる負帰還ループと、昇圧回路から出力される昇圧電圧が所定の値を超えるまでは、差動増幅器の第２の入力端子に印加される帰還電圧を上昇させる制御手段とを具備する。
【００１１】
ここで、制御手段が、昇圧回路から出力される昇圧電圧をディジタル信号に変換するアナログ／ディジタル変換回路と、アナログ／ディジタル変換回路から出力されるディジタル信号に基づいて制御電圧データを生成するＣＰＵと、ＣＰＵから出力される制御電圧データをアナログの制御電圧に変換して負帰還ループに印加するディジタル／アナログ変換回路とを含むようにしても良い。
【００１２】
あるいは、制御手段が、昇圧回路から出力される昇圧電圧をしきい電圧と比較して、昇圧電圧がしきい電圧よりも小さいときに第１のレベルの制御信号を出力し、昇圧電圧がしきい電圧よりも大きいときに第２のレベルの制御信号を出力する比較回路と、比較回路から第１のレベルの制御信号が出力されたときに、負帰還ループに制御電圧を印加するスイッチ回路とを含むようにしても良い。
【００１３】
本発明の第２の観点に係る安定化電圧生成回路は、外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路と、第１の入力端子に印加される参照電圧と第２の入力端子に印加される帰還電圧とに基づいて差動増幅動作を行う差動増幅器を含み、昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路と、電圧安定化回路から出力される安定化電圧を差動増幅器の第２の入力端子に帰還させる負帰還ループと、昇圧回路が昇圧を開始してから所定の期間において、差動増幅器の第２の入力端子に印加される帰還電圧を上昇させる制御手段とを具備する。
【００１４】
本発明の第３の観点に係る安定化電圧生成回路は、外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路と、第１の入力端子に印加される参照電圧と第２の入力端子に印加される帰還電圧とに基づいて差動増幅動作を行う差動増幅器を含み、昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路と、電圧安定化回路から出力される安定化電圧を差動増幅器の第２の入力端子に帰還させる負帰還ループと、電圧安定化回路から出力される安定化電圧が所定の値を超えるまでは、差動増幅器の第２の入力端子に印加される帰還電圧を上昇させる制御手段とを具備する。
【００１５】
ここで、制御手段が、電圧安定化回路から出力される安定化電圧をディジタル信号に変換するアナログ／ディジタル変換回路と、アナログ／ディジタル変換回路から出力されるディジタル信号に基づいて制御電圧データを生成するＣＰＵと、ＣＰＵから出力される制御電圧データをアナログの制御電圧に変換して負帰還ループに印加するディジタル／アナログ変換回路とを含むようにしても良い。
【００１６】
あるいは、制御手段が、電圧安定化回路から出力される安定化電圧をしきい電圧と比較して、安定化電圧がしきい電圧よりも小さいときに第１のレベルの制御信号を出力し、安定化電圧がしきい電圧よりも大きいときに第２のレベルの制御信号を出力する比較回路と、比較回路から第１のレベルの制御信号が出力されたときに、負帰還ループに制御電圧を印加するスイッチ回路とを含むようにしても良い。
【００１７】
本発明の第４の観点に係る安定化電圧生成回路は、外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路と、第１の入力端子に印加される参照電圧と第２の入力端子に印加される帰還電圧とに基づいて差動増幅動作を行う差動増幅器を含み、昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路と、電圧安定化回路から出力される安定化電圧を差動増幅器の第２の入力端子に帰還させる負帰還ループと、電圧安定化回路が安定化電圧の出力を開始してから所定の期間において、差動増幅器の第２の入力端子に印加される帰還電圧を上昇させる制御手段とを具備する。
【００１８】
本発明の第１の観点に係る液晶表示装置は、上記いずれかの安定化電圧生成回路と、安定化電圧生成回路から出力される安定化電圧に基づいて液晶パネルに画像を表示する液晶表示部とを具備する。
【００１９】
本発明の第２の観点に係る液晶表示装置は、外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路、及び、昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路を含む安定化電圧生成回路と、安定化電圧に基づいて液晶パネルに画像を表示する液晶表示部と、安定化電圧生成回路から出力される安定化電圧を液晶表示部に選択的に供給するスイッチ回路と、昇圧回路から出力される昇圧電圧が所定の値を超えたときに、安定化電圧生成回路から出力される安定化電圧を液晶表示部に供給する制御手段とを具備する。
【００２０】
本発明の第３の観点に係る液晶表示装置は、外部から供給される電源電圧を昇圧して昇圧電圧を出力する昇圧回路、及び、昇圧回路から出力される昇圧電圧が供給されて安定化電圧を出力する電圧安定化回路を含む安定化電圧生成回路と、安定化電圧に基づいて液晶パネルに画像を表示する液晶表示部と、安定化電圧生成回路から出力される安定化電圧を液晶表示部に選択的に供給するスイッチ回路と、昇圧回路が昇圧を開始してから所定の期間経過後に、安定化電圧生成回路から出力される安定化電圧を液晶表示部に供給する制御手段とを具備する。
【発明の効果】
【００２１】
本発明によれば、安定化電圧生成回路において、電源投入後における安定化電圧の過渡特性を改善することができる。さらに、電源投入後における輝度の不自然な変化を低減した液晶表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る液晶表示装置の構成を示す図である。図１に示すように、この液晶表示装置は、システム等の外部回路から供給される電源電圧を昇圧して昇圧電圧ＶＯＵＴを出力する昇圧回路１０と、反転入力端子に印加される参照電圧ＶＲＥＦと非反転入力端子に印加される帰還電圧ＶＦＢとに基づいて差動増幅動作を行う差動増幅器２１を含み、昇圧回路１０から出力される昇圧電圧ＶＯＵＴが供給されて安定化電圧ＶＲＥＧを出力する電圧安定化回路２０と、安定化電圧ＶＲＥＧを差動増幅器２１の非反転入力端子に帰還させる負帰還ループ（抵抗Ｒ１及びＲ２）と、安定化電圧ＶＲＥＧに基づいて液晶パネルに画像を表示する液晶表示部３０と、昇圧電圧ＶＯＵＴが所定の値を超えるまでは、差動増幅器２１の非反転入力端子に印加される帰還電圧ＶＦＢを上昇させる制御手段（Ａ／Ｄコンバータ４１、ＣＰＵ４２、Ｄ／Ａコンバータ４３、抵抗Ｒ３）とを有している。
【００２３】
昇圧回路１０は、チャージポンプ又はスイッチングレギュレータ等によって構成される。電圧安定化回路２０は、差動増幅器２１及びＰチャネルＭＯＳトランジスタ２２を内蔵する半導体集積回路（ＩＣ）によって構成され、外付け部品として抵抗Ｒ１及びＲ２が接続されている。
【００２４】
差動増幅器２１は、非反転入力端子に印加される電圧と反転入力端子に印加される電圧との差分を増幅して出力信号を生成する。トランジスタ２２のソースには昇圧回路１０から出力される昇圧電圧ＶＯＵＴが供給され、ゲートには差動増幅器２１の出力信号が印加され、ドレインは抵抗Ｒ１の一端に接続されている。
【００２５】
トランジスタ２２のドレインから出力される電流が抵抗Ｒ１及びＲ２を流れることにより、抵抗Ｒ１の一端に安定化電圧ＶＲＥＧが発生する。また、安定化電圧ＶＲＥＧが抵抗Ｒ１及びＲ２によって分圧されることにより、抵抗Ｒ１及びＲ２の接続点において帰還電圧ＶＦＢが発生する。
【００２６】
帰還電圧ＶＦＢは、差動増幅器２１の非反転入力端子に印加され、一方、差動増幅器２１の反転入力端子には、参照電圧ＶＲＥＦが印加される。トランジスタ２２のゲートとドレインとにおいては信号の位相が反転するので、差動増幅器２１の入出力間に負帰還ループが形成されて、帰還電圧ＶＦＢが参照電圧ＶＲＥＦと等しくなるように制御される。
【００２７】
Ａ／Ｄコンバータ４１は、昇圧回路１０から出力される昇圧電圧ＶＯＵＴをディジタル信号に変換する。ＣＰＵ４２は、液晶表示部３０を制御すると共に、Ａ／Ｄコンバータ４１から出力されるディジタル信号に基づいて制御電圧データを生成する。例えば、ＣＰＵ４２は、昇圧回路１０から出力される昇圧電圧ＶＯＵＴの値をしきい電圧ＶＴＨの値と比較して、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも小さいときに第１の制御電圧を表す制御電圧データを生成して出力し、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも大きいときに第２の制御電圧を表す制御電圧データを生成して出力する。以下においては、第２の制御電圧が参照電圧ＶＲＥＦに等しく、第１の制御電圧が第２の制御電圧よりも大きいものとする。
【００２８】
Ｄ／Ａコンバータ４３は、ＣＰＵ４２から出力される制御電圧データをアナログの制御電圧に変換して、負帰還ループを構成する抵抗Ｒ１及びＲ２の接続点に抵抗Ｒ３を介して印加する。これにより、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも小さいときには、帰還電圧ＶＦＢが上昇し、負帰還の作用により安定化電圧ＶＲＥＧの上昇が抑圧される。
【００２９】
図２は、図１に示す液晶表示装置における電圧変化を示す図である。昇圧回路１０から出力される昇圧電圧ＶＯＵＴは、電源投入後において、時間と共に上昇しながら一定値Ｖ１に漸近して安定する。その過程において、ＣＰＵ４２は、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも小さいときに、第１の制御電圧を表す制御電圧データを出力し、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも大きいときに、第２の制御電圧を表す制御電圧データを出力する。
【００３０】
従って、図２に示すように、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも小さくなっている期間Ｔにおいて、Ｄ／Ａコンバータ４３が、定常状態における第２の制御電圧（＝ＶＲＥＦ）よりも大きい第１の制御電圧を出力するので、帰還電圧ＶＦＢが上昇し、安定化電圧ＶＲＥＧの上昇が抑圧される。期間Ｔの経過後においては、Ｄ／Ａコンバータ４３が、定常状態における第２の制御電圧（＝ＶＲＥＦ）を出力するので、帰還電圧ＶＦＢは上昇せずに、安定化電圧ＶＲＥＧが一定値Ｖ２に漸近して安定する。その結果、液晶表示部３０において、輝度が一旦明るくなってから暗くなるという不自然な変化を防止することができる。
【００３１】
あるいは、ＣＰＵ４２が、Ａ／Ｄコンバータ４１から出力されるディジタル信号に基づいて、電源投入後に昇圧回路１０が昇圧を開始したことを検出し、昇圧回路１０が昇圧を開始してから所定の期間（＝Ｔ）において、第１の制御電圧を表す制御電圧データを生成して出力すると共に、所定の期間経過後に、第２の制御電圧を表す制御電圧データを生成して出力するようにしても良い。これによっても、所定の期間において帰還電圧ＶＦＢが上昇し、負帰還の作用により安定化電圧ＶＲＥＧの上昇が抑圧されるので、図２に示すのと同様の効果を奏することができる。
【００３２】
次に、本発明の第２の実施形態について説明する。
図３は、本発明の第２の実施形態に係る液晶表示装置の構成を示す図である。図３に示すように、この電源回路は、システム等の外部回路から供給される電源電圧を昇圧して昇圧電圧ＶＯＵＴを出力する昇圧回路１０と、反転入力端子に印加される参照電圧ＶＲＥＦと非反転入力端子に印加される帰還電圧ＶＦＢとに基づいて差動増幅動作を行う差動増幅器２１を含み、昇圧回路１０から出力される昇圧電圧ＶＯＵＴが供給されて安定化電圧ＶＲＥＧを出力する電圧安定化回路２０と、安定化電圧ＶＲＥＧを差動増幅器２１の非反転入力端子に帰還させる負帰還ループ（抵抗Ｒ１及びＲ２）と、安定化電圧ＶＲＥＧに基づいて液晶パネルに画像を表示する液晶表示部３０と、昇圧電圧ＶＯＵＴが所定の値を超えるまでは、差動増幅器２１の非反転入力端子に印加される帰還電圧ＶＦＢを上昇させる制御手段（コンパレータ５１、アナログスイッチ５２、抵抗Ｒ３）とを有している。
【００３３】
コンパレータ５１は、昇圧回路１０から出力される昇圧電圧ＶＯＵＴをしきい電圧ＶＴＨと比較して、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも小さいときに、第１のレベル（例えばハイレベル）の制御信号を出力し、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも大きいときに、第２のレベル（例えばローレベル）の制御信号を出力する。
【００３４】
コンパレータ５１が第１のレベルの制御信号を出力すると、アナログスイッチ５２は、コンパレータ５１から出力される制御信号に従ってオンすることにより、負帰還ループを構成する抵抗Ｒ１及びＲ２の接続点に抵抗Ｒ３を介して制御電圧ＶＣ（ＶＣ＞ＶＲＥＦ）を印加する。これにより、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも小さいときには、帰還電圧ＶＦＢが上昇し、負帰還の作用により安定化電圧ＶＲＥＧの上昇が抑圧されるので、図２に示すのと同様の効果を奏することができる。
【００３５】
次に、本発明の第３の実施形態について説明する。
図４は、本発明の第３の実施形態に係る液晶表示装置の構成を示す図である。図４に示すように、第３の実施形態においては、Ａ／Ｄコンバータ４１の入力端子が、昇圧回路１０の替わりに電圧安定化回路２０に接続されており、ＣＰＵ４２が、電圧安定化回路２０から出力される安定化電圧ＶＲＥＧの値を第２のしきい電圧ＶＴＨ２の値と比較する。その他の点に関しては、第１の実施形態と同様である。
【００３６】
Ａ／Ｄコンバータ４１は、電圧安定化回路２０から出力される安定化電圧ＶＲＥＧをディジタル信号に変換する。ＣＰＵ４２は、液晶表示部３０を制御すると共に、Ａ／Ｄコンバータ４１から出力されるディジタル信号に基づいて制御電圧データを生成する。例えば、ＣＰＵ４２は、電圧安定化回路２０から出力される安定化電圧ＶＲＥＧの値を第２のしきい電圧ＶＴＨ２の値と比較して、安定化電圧ＶＲＥＧが第２のしきい電圧ＶＴＨ２よりも小さいときに第１の制御電圧を表す制御電圧データを生成して出力し、安定化電圧ＶＲＥＧが第２のしきい電圧ＶＴＨ２よりも大きいときに第２の制御電圧を表す制御電圧データを生成して出力する。以下においては、第２の制御電圧が参照電圧ＶＲＥＦに等しいものとし、第１の制御電圧が第２の制御電圧よりも大きいものとする。
【００３７】
Ｄ／Ａコンバータ４３は、ＣＰＵ４２から出力される制御電圧データをアナログの制御電圧に変換して、負帰還ループを構成する抵抗Ｒ１及びＲ２の接続点に抵抗Ｒ３を介して印加する。これにより、昇圧電圧ＶＯＵＴが第２のしきい電圧ＶＴＨ２よりも小さいときには、帰還電圧ＶＦＢが上昇し、負帰還の作用により安定化電圧ＶＲＥＧの上昇が抑圧される。
【００３８】
昇圧回路１０から出力される昇圧電圧ＶＯＵＴは、電源投入後において、時間と共に上昇しながら一定値Ｖ１に漸近して安定する。これと共に、電圧安定化回路２０から出力される安定化電圧ＶＲＥＧも上昇する。その過程において、ＣＰＵ４２は、安定化電圧ＶＲＥＧが第２のしきい電圧ＶＴＨ２よりも小さいときに、第１の制御電圧を表す制御電圧データを出力し、安定化電圧ＶＲＥＧが第２のしきい電圧ＶＴＨ２よりも大きいときに、第２の制御電圧を表す制御電圧データを出力する。
【００３９】
安定化電圧ＶＲＥＧが第２のしきい電圧ＶＴＨ２よりも小さい期間Ｔ２において、Ｄ／Ａコンバータ４３が、定常状態における第２の制御電圧（＝ＶＲＥＦ）よりも大きい第１の制御電圧を出力するので、帰還電圧ＶＦＢが上昇し、安定化電圧ＶＲＥＧの上昇が抑圧される。期間Ｔ２の経過後においては、Ｄ／Ａコンバータ４３が、定常状態における第２の制御電圧（＝ＶＲＥＦ）を出力するので、帰還電圧ＶＦＢは上昇せずに、安定化電圧ＶＲＥＧが一定値Ｖ２に漸近して安定する。その結果、液晶表示部３０において、輝度が一旦明るくなってから暗くなるという不自然な変化を防止することができる。
【００４０】
あるいは、ＣＰＵ４２が、Ａ／Ｄコンバータ４１から出力されるディジタル信号に基づいて、電源投入後に電圧安定化回路２０が安定化電圧ＶＲＥＧの出力を開始したことを検出し、電圧安定化回路２０が安定化電圧ＶＲＥＧの出力を開始してから所定の期間（＝Ｔ２）において、第１の制御電圧を表す制御電圧データを生成して出力すると共に、所定の期間経過後に、第２の制御電圧を表す制御電圧データを生成して出力するようにしても良い。これによっても、所定の期間において帰還電圧ＶＦＢが上昇し、負帰還の作用により安定化電圧ＶＲＥＧの上昇が抑圧されるので、図２に示すのと同様の効果を奏することができる。
【００４１】
次に、本発明の第４の実施形態について説明する。
図５は、本発明の第４の実施形態に係る液晶表示装置の構成を示す図である。図５に示すように、第４の実施形態においては、コンパレータ５１の一方の入力端子が、昇圧回路１０の替わりに電圧安定化回路２０に接続されており、コンパレータ５１が、電圧安定化回路２０から出力される安定化電圧ＶＲＥＧの値を第２のしきい電圧ＶＴＨ２と比較する。その他の点に関しては、第２の実施形態と同様である。
【００４２】
コンパレータ５１は、電圧安定化回路２０から出力される安定化電圧ＶＲＥＧを第２のしきい電圧ＶＴＨ２と比較して、安定化電圧ＶＲＥＧが第２のしきい電圧ＶＴＨ２よりも小さいときに、第１のレベル（例えばハイレベル）の制御信号を出力し、安定化電圧ＶＲＥＧが第２のしきい電圧ＶＴＨ２よりも大きいときに、第２のレベル（例えばローレベル）の制御信号を出力する。
【００４３】
コンパレータ５１が第１のレベルの制御信号を出力すると、アナログスイッチ５２は、コンパレータ５１から出力される制御信号に従ってオンすることにより、負帰還ループを構成する抵抗Ｒ１及びＲ２の接続点に抵抗Ｒ３を介して制御電圧ＶＣ（ＶＣ＞ＶＲＥＦ）を印加する。これにより、安定化電圧ＶＲＥＧが第２のしきい電圧ＶＴＨ２よりも小さいときには、帰還電圧ＶＦＢが上昇し、負帰還の作用により安定化電圧ＶＲＥＧの上昇が抑圧されるので、図２に示すのと同様の効果を奏することができる。
【００４４】
次に、本発明の第５の実施形態について説明する。
図６は、本発明の第５の実施形態に係る液晶表示装置の構成を示す図である。図６に示すように、この電源回路は、システム等の外部回路から供給される電源電圧を昇圧して昇圧電圧ＶＯＵＴを出力する昇圧回路１０と、反転入力端子に印加される参照電圧ＶＲＥＦと非反転入力端子に印加される帰還電圧ＶＦＢとに基づいて差動増幅動作を行う差動増幅器２１を含み、昇圧回路１０から出力される昇圧電圧ＶＯＵＴが供給されて安定化電圧ＶＲＥＧを出力する電圧安定化回路２０と、安定化電圧ＶＲＥＧを差動増幅器２１の非反転入力端子に帰還させる負帰還ループ（抵抗Ｒ１及びＲ２）と、安定化電圧ＶＲＥＧに基づいて液晶パネルに画像を表示する液晶表示部３０と、昇圧電圧ＶＯＵＴが所定の値を超えたときに、安定化電圧生成回路２０から出力される安定化電圧ＶＲＥＧを液晶表示部３０に供給する制御手段（Ａ／Ｄコンバータ６１、ＣＰＵ６２、アナログスイッチ６３）とを有している。
【００４５】
Ａ／Ｄコンバータ６１は、昇圧回路１０から出力される昇圧電圧ＶＯＵＴをディジタル信号に変換する。ＣＰＵ６２は、液晶表示部３０を制御すると共に、Ａ／Ｄコンバータ６１から出力されるディジタル信号に基づいて制御信号を生成する。例えば、ＣＰＵ６２は、昇圧回路１０から出力される昇圧電圧ＶＯＵＴの値をしきい電圧ＶＴＨの値と比較して、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも小さいときに第１のレベル（例えばローレベル）を有する制御信号を生成して出力し、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも大きいときに第２のレベル（例えばハイレベル）を有する制御信号を生成して出力する。
【００４６】
ＣＰＵ６２が第２のレベルの制御信号を出力すると、アナログスイッチ６３は、ＣＰＵ６２から出力される制御信号に従ってオンすることにより、安定化電圧生成回路２０から出力される安定化電圧ＶＲＥＧを液晶表示部３０に供給する。
【００４７】
図７は、図６に示す液晶表示装置における電圧変化を示す図である。昇圧回路１０から出力される昇圧電圧ＶＯＵＴは、電源投入後において、時間と共に上昇しながら一定値Ｖ１に漸近して安定する。その過程において、ＣＰＵ６２は、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも小さいときに、第１のレベルを有する制御信号を出力し、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも大きいときに、第２のレベルを有する制御信号を出力する。
【００４８】
図７に示すように、昇圧電圧ＶＯＵＴがしきい電圧ＶＴＨよりも小さくなっている期間Ｔにおいて、ＣＰＵ６２が、第１のレベルを有する制御信号を出力するので、安定化電圧ＶＲＥＧが一時的に一定値Ｖ２より上昇しても、アナログスイッチ６３がオフし、液晶表示部３０には安定化電圧ＶＲＥＧが供給されない。期間Ｔの経過後においては、ＣＰＵ６２が、第２のレベルを有する制御信号を出力するので、アナログスイッチ６３がオンし、液晶表示部３０に、一定値Ｖ２に漸近した安定化電圧ＶＲＥＧが供給される。その結果、液晶表示部３０において、輝度が一旦明るくなってから暗くなるという不自然な変化を防止することができる。
【００４９】
あるいは、ＣＰＵ６２が、Ａ／Ｄコンバータ４１から出力されるディジタル信号に基づいて、電源投入後に昇圧回路１０が昇圧を開始したことを検出し、昇圧回路１０が昇圧を開始してから所定の期間（＝Ｔ）において、第１のレベルを有する制御信号を生成して出力すると共に、所定の期間経過後に、第２のレベルを有する制御信号を生成して出力するようにしても良い。これによっても、所定の期間において液晶表示部３０に安定化電圧ＶＲＥＧが供給されないので、図７に示すのと同様の効果を奏することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施形態に係る液晶表示装置の構成を示す図。
【図２】図１に示す液晶表示装置における電圧変化を示す図。
【図３】本発明の第２の実施形態に係る液晶表示装置の構成を示す図。
【図４】本発明の第３の実施形態に係る液晶表示装置の構成を示す図。
【図５】本発明の第４の実施形態に係る液晶表示装置の構成を示す図。
【図６】本発明の第５の実施形態に係る液晶表示装置の構成を示す図。
【図７】図６に示す液晶表示装置における電圧変化を示す図。
【図８】従来の液晶表示装置の構成を示す図。
【図９】図８に示す従来の液晶表示装置における電圧変化を示す図。
【符号の説明】
【００５１】
１０  昇圧回路、  ２０  電圧安定化回路、  ２１  差動増幅器、  ２２  ＰチャネルＭＯＳトランジスタ、  ３０  液晶表示部、  ４１、６１  Ａ／Ｄコンバータ、  ４２、６２  ＣＰＵ、  ４３  Ｄ／Ａコンバータ、  ５１  コンパレータ、  ５２、６３  アナログスイッチ、  Ｒ１〜Ｒ３  抵抗
【図１】
2007004420.tif 000003
【図２】
2007004420.tif 000004
【図３】
2007004420.tif 000005
【図４】
2007004420.tif 000006
【図５】
2007004420.tif 000007
【図６】
2007004420.tif 000008
【図７】
2007004420.tif 000009
【図８】
2007004420.tif 000010
【図９】
2007004420.tif 000011