(57)【要約】【課題】遮光だけでは抑制できない、入射してしまう光により生じる電子（ホール）による影響を抑制する。【解決手段】トランジスタのドレイン領域３４よりも、多数キャリアに対して、ドレイン領域における電圧とＱ（単位電荷量）との積の基準値よりも低いポテンシャルとされる領域３６を設けるか、もしくはドレイン領域の周りにポテンシャル障壁を設ける。かかる構成により、フローティングとなる反射電極３０と接続されたドレイン領域３４の回りのポテンシャル制御を行い、半導体基板内に発生した光キャリアがドレイン領域３４に導かれにくくする。【選択図】図２
2007310374.tif 000002
【特許請求の範囲】
【請求項１】
透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型の半導体基板と、を含む反射型液晶表示装置であって、
前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を有し、
前記第一及び第二半導体領域における第二導電型の多数キャリアの単位電荷量をＱとしたとき、前記第二半導体領域における電圧と前記Ｑとの積が、前記第一半導体領域における電圧の基準値と前記Ｑとの積よりも小さいことを特徴とする反射型液晶表示装置。
【請求項２】
前記第二導電型の多数キャリアが電子の場合、前記第二半導体領域の電圧は前記第一半導体領域の電圧の基準値よりも高いことを特徴とする請求項１に記載の反射型液晶表示装置。
【請求項３】
前記第二導電型の多数キャリアがホールの場合、前記第二半導体領域の電圧は前記第一半導体領域の電圧の基準値よりも低いことを特徴とする請求項１に記載の反射型液晶表示装置。
【請求項４】
前記第二導電型の多数キャリアに対して、前記第二半導体領域における電圧と前記Ｑとの積が、前記第一半導体領域における電圧と前記Ｑとの積よりも全ての駆動期間において小さいことを特徴とする請求項１に記載の反射型液晶表示装置。
【請求項５】
前記第二半導体領域の電圧は前記第一半導体領域の電圧よりも全ての駆動期間において高いことを特徴とする請求項２に記載の反射型液晶表示装置。
【請求項６】
前記第二半導体領域の電圧は前記第一半導体領域の電圧よりも全ての駆動期間において低いことを特徴とする請求項３に記載の反射型液晶表示装置。
【請求項７】
前記第二の半導体領域は、前記第一半導体領域の回りの少なくとも一部に設けられ、前記第一半導体領域の回りの少なくとも一部には、前記半導体基板の基板面上から見た前記第一半導体領域の周囲の一部を含んでいることを特徴とする請求項１〜６のいずれか１項に記載の反射型液晶表示装置。
【請求項８】
前記スイッチ素子は電界効果トランジスタであって、前記第一半導体領域はドレイン領域であり、
前記画素電極と接続される容量を有し、前記容量の一方の電極は、前記絶縁層を介して前記半導体基板上に形成され、且つ前記画素電極と接続され、前記容量の他方の電極は前記第二半導体領域により構成され、
前記第二半導体領域は、前記電界効果トランジスタのチャネル領域以外の、前記ドレイン領域の周囲の一部に設けられていることを特徴とする請求項１〜７のいずれか１項に記載の反射型液晶表示装置。
【請求項９】
透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型の半導体基板と、を含む反射型液晶表示装置であって、
前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を有し、
前記第二導電型の多数キャリアが電子の場合、前記第二半導体領域の電圧は前記第一半導体領域の電圧の基準値よりも高いことを特徴とする反射型液晶表示装置。
【請求項１０】
透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型の半導体基板と、を含む反射型液晶表示装置であって、
前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を有し、
前記第二導電型の多数キャリアがホールの場合、前記第二半導体領域の電圧は前記第一半導体領域の電圧の基準値よりも低いことを特徴とする反射型液晶表示装置。
【請求項１１】
透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型のウエルを有する第二導電型の半導体基板と、を含む反射型液晶表示装置であって、
前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を前記ウエル内に有し、
前記第一及び第二半導体領域における第二導電型の多数キャリアの単位電荷量をＱとしたとき、前記第二半導体領域における電圧と前記Ｑとの積が、前記第一半導体領域における電圧の基準値と前記Ｑとの積よりも小さいことを特徴とする反射型液晶表示装置。
【請求項１２】
透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型のウエルを有する第二導電型の半導体基板と、を含む反射型液晶表示装置であって、
前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を前記ウエル内に有し、
前記第二導電型の多数キャリアが電子の場合、前記第二半導体領域の電圧は前記第一半導体領域の電圧の基準値よりも高いことを特徴とする反射型液晶表示装置。
【請求項１３】
透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型のウエルを有する第二導電型の半導体基板と、を含む反射型液晶表示装置であって、
前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を前記ウエル内に有し、
前記第二導電型の多数キャリアがホールの場合、前記第二半導体領域の電圧は前記第一半導体領域の電圧の基準値よりも低いことを特徴とする反射型液晶表示装置。
【請求項１４】
透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型の半導体基板と、を含む反射型液晶表示装置であって、
前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第一半導体領域の回りの少なくとも一部に設けられた前記第一導電型の第二半導体領域とを有することを特徴とする反射型液晶表示装置。
【請求項１５】
透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型のウエルを有する第二導電型の半導体基板と、を含む反射型液晶表示装置であって、
前記ウエルは、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第一半導体領域の回りの少なくとも一部に設けられた前記第一導電型の第二半導体領域とを有することを特徴とする反射型液晶表示装置。
【請求項１６】
前記第一半導体領域の回りの少なくとも一部は、前記半導体基板の基板面上から見た前記第一半導体領域の周囲の一部、及び／又は前記第一半導体領域の下部の少なくとも一部を含んでいることを特徴とする請求項１４又は１５に記載の反射型液晶表示装置。
【請求項１７】
第二導電型の多数キャリアの単位電荷量をＱとしたとき、第二導電型の多数キャリアに対して、前記第一半導体領域における電圧の基準値と前記Ｑとの積よりも小さい、電圧と前記Ｑとの積を有する前記第二導電型の第三半導体領域を有し、
前記第二半導体領域は少なくとも前記第一半導体領域と前記第三半導体領域との間にあることを特徴とする請求項１４〜１６のいずれか１項に記載の反射型液晶表示装置。
【請求項１８】
請求項１〜１７のいずれか１項に記載の反射型液晶表示装置であって、
前記第一半導体領域の上に、第一導電層、第二導電層、前記画素電極がこの順にそれぞれ絶縁層を介して設けられ、前記液晶側から見たときに、前記第二導電層の開口部下に前記第一導電層が配置されるように、前記第一及び第二導電層が配されていることを特徴とする反射型液晶表示装置。
【請求項１９】
請求項１〜１８のいずれか１項に記載の反射型液晶表示装置を使用した液晶プロジェクターシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶を用いて画像、文字等を表示する反射型液晶表示装置及び液晶プロジェクターシステムに関する。
【背景技術】
【０００２】
今日、世の中はマルチメディア時代に入り、画像情報でコミュニケーションを図る機器の重要性がますます高まりつつある。なかでも、液晶表示装置は、薄型で消費電力が小さいため注目され、半導体にならぶ基幹産業にまで成長している。
【０００３】
液晶表示装置は、現在、画面サイズの大型化にともない、製造装置が高価になるばかりでなく、大画面を駆動するためには、電気的に厳しい特性が要求される。このため、小型の液晶表示パネルを用意し、光学的に像を拡大して表示するプロジェクション（投影）方式が注目されている。これは、半導体の微細化にともない性能やコストが良くなるスケーリング則と同様に、サイズを小さくして特性を向上させると同時に、低コスト化も図ることができるからである。しかしながら、小型の液晶表示パネルに光を照射し拡大するために、半導体回路への光の影響が無視できなくなってくる。そのため、例えば特許文献１において、ＴｉとＴｉＮの積層膜などの遮光層を使用し、半導体回路への光の進入を防御する液晶表示装置が開示されている。
【０００４】
しかしながら、プロジェクション方式の液晶表示装置においてもより明るい表示が求められており、液晶表示装置にはより強い光が照射される。そのため、遮光層だけでは半導体回路への光の進入をすべて防ぐことは難しく、一部の光が半導体回路へ進入してしまい、半導体回路において光キャリアを発生する恐れがある。発生された光キャリアが半導体回路のスイッチ素子に到達してしまうと、スイッチ素子の動作に悪影響を与え、正常な表示動作が行えなくなる可能性がある。このような光キャリアによるスイッチ素子の動作への悪影響を、光リークと称する。
【０００５】
そのため、特許文献２では、ｐ型Ｓｉ基板に設けられたスイッチ素子のドレイン領域の周囲に、ドレイン領域と同じＮ型の半導体領域をドレイン領域よりも大面積で設けることが開示されている。更にｐ型Ｓｉ基板をグランド電極によりグランド電位に固定し、ｎ型の半導体領域に正のバイアスを印加している。これにより、ｐ型Ｓｉ基板内で発生した光キャリアのうち、正孔はグランド電極に吸収され、電子はｎ型の半導体領域に吸収される。よって、ｐ型Ｓｉ基板に到達した光によって発生された光キャリアによるスイッチ素子の動作への悪影響を低減することが可能となる。
【特許文献１】米国特許第５７０６０６７号明細書
【特許文献２】特開平０８−１４６４５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、明るさを追求するために光の強度がより強く、そしてコストを下げ、コンパクト化を求めるためにパネルサイズは小さくなることが求められており、光の単位密度はどんどん増加する。したがって、より光に対して強い液晶パネルが必要となってきている。特許文献２で開示されているような、ドレイン領域と同じＮ型の半導体領域をドレイン領域よりも大面積で設けるだけでは、より強い光が入射した際に光キャリアによるスイッチ素子の動作への悪影響を十分低減できない可能性がある。
【０００７】
本発明の目的は、信頼性が高く、強い光入射に対しても動作劣化につながらないような反射型液晶表示装置を実現することにあり、この反射型液晶表示装置を用いることで、高輝度で信頼性が高く、コンパクトで低コストの液晶プロジェクターを提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するための本発明の反射型液晶表示装置は、透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型の半導体基板と、を含み、前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を有し、前記第一及び第二半導体型領域における第二導電型の多数キャリアの単位電荷量をＱとしたとき、前記第二半導体領域における電圧と前記Ｑとの積が、前記第一半導体領域における電圧の基準値と前記Ｑとの積よりも小さいことを特徴とする反射型液晶表示装置である。
【０００９】
また、本発明の反射型液晶表示装置は、透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型の半導体基板と、を含み、前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を有し、前記第二導電型の多数キャリアが電子の場合、前記第二半導体領域の電圧は前記第一半導体領域の電圧の基準値よりも高い。
【００１０】
また、本発明の反射型液晶表示装置は、透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型の半導体基板と、を含み、前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を有し、前記第二導電型の多数キャリアがホールの場合、前記第二半導体領域の電圧は前記第一半導体領域の電圧の基準値よりも低い。
【００１１】
また、本発明の反射型液晶表示装置は、透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型のウエルを有する第二導電型の半導体基板と、を含み、前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を前記ウエル内に有し、前記第一及び第二半導体型領域における第二導電型の多数キャリアの単位電荷量をＱとしたとき、前記第二半導体領域における電圧と前記Ｑとの積が、前記第一半導体領域における電圧の基準値と前記Ｑとの積よりも小さい。
【００１２】
また、本発明の反射型液晶表示装置は、透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型のウエルを有する第二導電型の半導体基板と、を含み、前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を前記ウエル内に有し、前記第二導電型の多数キャリアが電子の場合、前記第二半導体領域の電圧は前記第一半導体領域の電圧の基準値よりも高い。
【００１３】
また、本発明の反射型液晶表示装置は、透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型のウエルを有する第二導電型の半導体基板と、を含み、前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第二導電型の第二半導体領域とを含む画素を前記ウエル内に有し、前記第二導電型の多数キャリアがホールの場合、前記第二半導体領域の電圧は前記第一半導体領域の電圧の基準値よりも低い。
【００１４】
また本発明の本発明の反射型液晶表示装置は、透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型の半導体基板と、を含み、前記半導体基板は、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第一半導体領域の回りの少なくとも一部に設けられた前記第一導電型の第二半導体領域とを有する。
【００１５】
また、本発明の反射型液晶表示装置は、透明電極を有する光透過性基板と、液晶を挟んで前記光透過性基板と対向して配置され、画素電極がマトリクス状に複数個配された第一導電型のウエルを有する第二導電型の半導体基板と、を含み、前記ウエルは、前記画素電極と電気的に接続されるスイッチ素子の主電極領域となる、前記第一導電型とは反対の導電型である第二導電型の第一半導体領域と、該第一半導体領域の回りの少なくとも一部に設けられた前記第一導電型の第二半導体領域とを有する。
【発明の効果】
【００１６】
本発明により、光が半導体基板内に入射し、光キャリアを発生した場合でも、フローティングである第一半導体領域に移動することをさらに、抑制することが可能で、回路の誤動作を起こさせないようにすることができる。つまり本発明によれば、光リークに強く、高輝度、そして信頼性の高い反射型液晶表示装置を得ることができる。また、これらの反射型液晶表示装置を用いることで、高輝度で信頼性の高い液晶プロジェクターシステムを構成することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明の実施の形態について図面を用いて詳細に説明する。
【００１８】
［実施形態１］
本発明の第１実施形態を、図１を基に詳細に説明する。図１は本実施形態に係わる反射型液晶表示装置の構成を示す等価回路図の一例である。
【００１９】
図１において、１，２は信号線、３−６は画素部のスイッチ素子である電界効果トランジスタ（以下、トランジスタという）、７−１０は液晶、１１−１４は保持容量、１５，１６は駆動線（走査線）、１７は水平シフトレジスタ、１８は垂直シフトレジスタである。また、１９はビデオ線、２０，２１はサンプリングスイッチを表す。
【００２０】
次に、本実施形態に係わる反射型液晶表示装置の動作を簡単に説明する。図１では２画素は×２画素のマトリクスで説明しているが、本発明はこれに限定されるものではない。実際の反射型液晶表示装置では、Ｘ画素×Ｙ画素（例えば、１２８０画素×７２０画素、１９２０画素×１０８０画素）の画素が複数個配されたマトリクスが存在する。
【００２１】
まず、垂直シフトレジスタ１８から駆動線１５にトランジスタ３，４をオン状態にするべく駆動信号が入力される。このオン状態時に、水平シフトレジスタ１７によりサンプリングスイッチ２０，２１が順次動作し、ビデオ線１９から信号線１，２にビデオ信号を伝達する。すなわち、まず、サンプリングスイッチ２０が開いて、信号線１にビデオ線１９のビデオ信号が伝達される。すると画素スイッチ３を通して保持容量１１に電荷が蓄積され、液晶７に電圧が印加される。
【００２２】
次いで、サンプリングスイッチ２０が閉じた後に、サンプリングスイッチ２１が開いてビデオ線１９のビデオ信号が信号線２に伝達される。そして、そのビデオ信号が画素スイッチ４を通して保持容量１２に書き込まれる。このシーケンスでＸ方向（水平方向、図中トランジスタ３，４の並び方向）に順次信号が画素に書き込まれていく。
【００２３】
第１行分の全ての画素に信号が書き込まれた後に、垂直シフトレジスタ１８により駆動線１５に接続されるトランジスタ３，４がオフにされる。次に第２行目の画素に信号が書き込むべく、垂直シフトレジスタ１８から駆動線１６に、トランジスタ５，６をオン状態にするべく駆動信号が入力される。この後の動作は上記の第１行の画素の動作と同じである。全画素に信号を書き込んだ後、再びこの動作が繰り返される。
【００２４】
図２は、本実施形態の反射型液晶表示装置の画素構成を示す平面図と概略的断面図である。図２（Ａ）は本実施形態の画素レイアウトの平面図であり、図２（Ｂ）は図２（Ａ）のＡ−Ａ’における断面図である。なお、図２（Ｂ）において、各層間の絶縁層は絶縁膜３２を除き簡易化のために省略されている。
【００２５】
図２において、３０は画素電極となる反射電極、３１は反射電極３０下に設けられた遮光膜、３２は反射電極３０の間の絶縁膜、３３はポリシリコンのゲート電極である。スルーホール３８は反射電極３０と、下地配線３７及び下地層５１とを電気的に接続するプラグである。３４は、画素のスイッチ素子であるトランジスタの主電極領域となるドレイン領域で、本発明の第一半導体領域に相当する。６４はコンタクトホールで、下地層５１とドレイン領域３４とを接続する。ドレイン領域３４は、下地層５１、下地配線３７を介して、反射電極３０と電気的に接続されている。３５はトランジスタのソース領域で、信号線４０と電気的に接続されている。信号線４０からの電荷がゲート電極３３の制御によりドレイン領域３４に転送される。３６は、ドレイン領域３４やソース領域３５と同じ導電型の拡散領域であり、本発明の第二半導体領域に相当する。反射電極と同電位である一方の電極３９と、電極３９に対向して存在する他方の電極としての拡散領域３６とで容量（図１の保持容量１１−１４に対応する）が形成される。反射電極３０としてはＡｌ，ＡｌＳｉ，ＡｌＣｕ，Ｔｉ，Ｔａ，Ｗ，Ａｇ，Ｐｔ，Ｒｕ，Ｎｉ，Ａｕ，ＴｉＮ等の金属膜、或いはこれら金属の化合物膜を用いるのが好適である。しかしながら、反射電極３０は特にこれらの材料に限定されない。どの金属を用いる場合も研磨することにより反射率を向上させることができる。図２では、半導体基板内に容量の電極が設けられているが、容量の電極は別途半導体基板上に設けてもよい。７０は第一導電型の半導体基板であるｐ型Ｓｉ基板である。なお、本実施形態では、ｐ型Ｓｉ基板にｎＭＯＳトランジスタを使用している形態である。そのため、ドレイン領域３４、ソース領域３５、及び拡散領域３６は第二導電型であるｎ型の不純物半導体領域である。
【００２６】
ここで、半導体基板または半導体領域に到達する光は、主に反射電極間の絶縁膜３２から漏れてくる光であり、遮光膜３１などにより半導体基板又は半導体領域まで到達せずに減衰、吸収してしまえば問題ない。しかしながら、光源からの光が強い場合には、遮光膜３１などで減衰、吸収しきれずに半導体基板又は半導体領域内に入射してくる。光が入射すると、電子−ホールペアが発生し、光キャリアとなる。本実施形態ではｐ型Ｓｉ基板７０にｎＭＯＳトランジスタを形成しているため、ホールは最も電位の低い基板電位（グランド電位）であるコンタクト領域４２から電極４１へ抜ける。一方、電子の場合は最も高い電位に向けてドリフトし、たとえばソース領域３５から抜けていく。ここで、もし発生した電子がドレイン領域３４に捕られると、フローティング状態となっているこの部分の電圧を下げることになり、表示特性を好ましくないものにしてしまう。
【００２７】
図１及び図２に示されるように、画素は反射電極に接続されるスイッチ素子、そのスイッチ素子に接続される保持容量を少なくとも有するものである。本実施形態において、ｐ型Ｓｉ基板７０内における画素の領域は、ドレイン領域３４、ソース領域３５及び拡散領域３６を含むものである。コンタクト領域４２は画素ごとに設けることができ、画素の領域にコンタクト領域４２を含めることができるが、複数画素ごと、例えば４画素ごとに１つのコンタクト領域を設けることもできる。ここでは拡散領域３６が保持容量の一方の電極を構成しているが、光キャリアを吸い込む拡散領域とは別に保持容量の一方の電極を構成する他の拡散領域を設けることもできる。この場合は、ドレイン領域３４、ソース領域３５、光キャリアを吸い込む拡散領域及び他の拡散領域が画素の領域に含まれる。
【００２８】
本実施形態では、容量形成のための拡散領域３６の電位を、ドレイン領域３４に与えられる電圧の基準値よりも高く設定する。たとえば、垂直配向液晶を用いて電圧の基準値を７Vとした場合、交流駆動のためドレイン領域には７Ｖ±５Ｖの電圧が与えられる。この場合には例えば、拡散領域３６に与えられる電圧をドレイン領域３４に与えられる電圧の基準値よりも高い８Ｖに設定する。こう設定することで基板内に生じた光キャリアの電子はすみやかに拡散領域３６に集まり、ドレイン領域３４のフローティング部には集まりにくい構成となり、表示特性の劣化を抑制できる。なお、本発明において、電圧とはグランド電位を基準とした電位差である。
【００２９】
上記例を一般的な表記で示す。多数キャリアの単位電荷量をＱとした時、多数キャリアが電子の場合、単位電荷Ｑ＝−ｑであるので（ｑ＝１．６×１０−１９Ｃ）、ドレイン領域３４における単位電荷量と電圧の基準値の積は−７ｑとなる。拡散領域３６の電圧を８Ｖとすると、拡散領域３６における単位電荷量と電圧の積は−８ｑとなり、ドレイン領域３４における単位電荷量と電圧の基準値の積よりも小さくなる。このように、ドレイン領域３４における単位電荷量と電圧の基準値の積よりも拡散領域３４の単位電荷量と電圧の積を小さくすることで、拡散領域３６に電子が流れ込むような電位勾配が発生する。そのため、光キャリアである電子が拡散領域３６により吸い込まれる。
【００３０】
なお、本実施形態では、ｐ型Ｓｉ基板にｎＭＯＳトランジスタを使用している形態を用いて説明しているが、反対の導電型であるｎ型Ｓｉ基板でｐＭＯＳトランジスタを使用する形態でも問題はない。この場合、光キャリアはホールであるため、多数キャリアであるホールに対して、拡散領域３６に与えられる電圧をドレイン領域３４に与えられる電圧の基準値７Vより低くするために、例えば拡散領域３６に与えられる電圧を６Ｖとする。このとき多数キャリアの単位電荷はホールであるためＱ＝ｑとなり、ドレイン領域３４における単位電荷量と電圧の基準値の積は７ｑとなる。拡散領域３６の電圧を６Vとすると、拡散領域３６における単位電荷量と電圧の積は６ｑとなり、ドレイン領域３４における単位電荷量と電圧の基準値の積よりも小さくなる。このように、ドレイン領域３４における単位電荷量と電圧の基準値の積よりも拡散領域３４の単位電荷量と電圧の積を小さくすることで、拡散領域３６に正孔が流れ込むような電位勾配が発生する。そのため、光キャリアである正孔が拡散領域３６により吸い込まれる。
【００３１】
また、ｐ型Ｓｉ基板でｎＭＯＳトランジスタの場合において、より強く光キャリアを拡散領域３６で吸い込むために、拡散領域３６に与えられる電圧を駆動期間におけるドレイン領域に与えられる最高電圧である１２Ｖよりも高い電圧にすることが好ましい。この場合、全ての駆動期間において、拡散領域３６に与えられる電圧は、ドレイン領域に与えられる電圧よりも高くなる。そして、全ての駆動期間において、ドレイン領域３４における単位電荷量と電圧の基準値の積よりも拡散領域３４の単位電荷量と電圧の積が小さくなる。これにより、電位勾配をより急にすることが可能となり、拡散領域３６により電子が流れ込みやすくなる。ｎ型Ｓｉ基板でｐＭＯＳトランジスタを使用する場合には、より強く光キャリアを拡散領域３６で吸い込むために、拡散領域３６に与えられる電圧を駆動期間におけるドレイン領域に与えられる最低電圧である２Ｖよりも低い電圧にすることが好ましい。この場合、全ての駆動期間において、拡散領域３６に与えられる電圧は、ドレイン領域に与えられる電圧よりも低くなる。そして、全ての駆動期間において、ドレイン領域３４における単位電荷量と電圧の基準値の積よりも拡散領域３４の単位電荷量と電圧の積が小さくなる。
【００３２】
なお、本実施形態では画素のスイッチ素子として、ＭＯＳトランジスタを用いた場合について説明したが、特にスイッチ素子の構成に限定されるものではない。それは、本発明は、画素電極と接続されるスイッチ素子がオフ状態の時に、フローティング状態となっているスイッチ素子の一方の主電極領域となる半導体領域に電荷が集まると表示特性に影響を与える、という課題を解決するものであるからである。また本実施形態では、拡散領域３６は容量の他方の電極を構成しているが、容量を構成する拡散領域とは別個に設けても良い。
【００３３】
図３は本実施形態の液晶パネルの画素部の断面図である。４６は光透過性基板となるガラス基板、４７はＩＴＯなどの透明電極、４３はＩＴＯ側の斜方蒸着膜、４４は反射電極側の斜方蒸着膜、４５は透明電極４７と反射電極３０との間に挟まれて配向された液晶である。本実施形態では垂直配向液晶を用いたが特にかかる液晶に限定されない。また、ガラス側の背面には反射防止膜構造の膜を積層しているが、ここでは省略している。
【００３４】
次に、図４を用いて本発明の反射型液晶表示装置を用いた液晶プロジェクターシステムについて説明する。図４は、本発明の反射型液晶表示装置を用いた液晶プロジェクター用光学システムの一例である。１０１はランプ、１０２はリフレクター、１０３はロッドインテグレーター、１０４はコリメーターレンズ、１０５は偏光変換系、１０６はリレーレンズ、１０７はダイクロイックミラー、１０８は偏光ビームスプリッターである。また、１０９はクロスプリズム、１１０は本発明の反射型液晶表示装置、１１１は投影レンズ、１１２は全反射ミラーである。ランプ１０１から出た光束はリフレクター１０２で反射し、インテグレーター１０３の入り口に集光する。このリフレクター１０２は楕円リフレクターであり、発光部及びインテグレーター入り口にその焦点が存在する。インテグレーター１０３に入った光束はインテグレーター内部で０〜数回反射を繰り返し、インテグレーター出口で２次光源像を形成する。２次光源形成法としてはフライアイを用いた方法も有るが、ここでは省略する。２次光源からの光束はコリメーターレンズ１０４を通して、おおむね平行光とされ、偏光変換系の偏光ビームスプリッター１０５に入射する。Ｐ波は偏光ビームスプリッター１０５で反射し、λ／２板を通り全てがＳ波となり、リレーレンズ１０６に入射する。光束は、リレーレンズ１０６によりパネルに集光される。パネルに集光される間に、色分解ダイクロイックミラー１０７、偏光板（不図示）、偏光ビームスプリッター１０８、クロスプリズム１０９等で色分解系が構成され、Ｓ波がそれぞれ３枚準備された本発明の反射型液晶表示装置１１０に入射する。反射型液晶表示装置１１０では映像に合わせて画素ごとに電圧を制御する。液晶の作用によりＳ波を楕円偏光（もしくは直線偏光）に変調し、偏光ビームスプリッター１０８でＰ波成分を透過させ、クロスプリズム１０９で色合成した後、投影レンズ１１１から投影する。
【００３５】
次に、図２または図３を用いて本発明の反射型液晶表示装置の作製方法について述べる。
【００３６】
ｐ型Ｓｉ基板７０を部分熱酸化し、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）酸化膜等のフィールド酸化膜を形成する。さらにこの基板を再度熱酸化し、膜厚６００オングストロームのゲート酸化膜を形成する。ついで、パターニング後にリンをドーズ量１０15ｃｍ-2程度イオン注入し、不純物濃度１０18ｃｍ-3程度の拡散領域３６を形成する。ついでリンを１０20ｃｍ-3程度ドープしたｎ型ポリシリコンからなるゲート電極３３と電極３９を形成する。そして、リンをドーズ量１０12ｃｍ-2程度イオン注入し、不純物濃度１０16ｃｍ-3程度のｎ型不純物半導体領域であるｎ型低濃度ドレインを形成する。酸化膜をＣＶＤ法により堆積、エッチバック法によりポリシリコンの電極３９とゲート電極３３の側壁を残して酸化膜を除去する。その後パターニングされたフォトレジストをマスクとして、リンをドーズ量１０15ｃｍ-2程度イオン注入し、不純物濃度１０19ｃｍ-3程度のソース領域３５、ドレイン領域３４を形成し、ｎＭＯＳトランジスタを形成する。同様にｐＭＯＳトランジスタを形成する。
【００３７】
その後、基板全面に層間絶縁膜を形成する。層間絶縁膜はＰＳＧ（Ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）やＮＳＧ（Ｎｏｎｄｏｐｅ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）／ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−ＳｉｌｉｃａｔｅＧｌａｓｓ）や、ＴＥＯＳ（Ｔｅｔｒａｅｔｏｘｙ−ｓｉｌａｎｅ）等が適用可能である。ソース領域３５、ドレイン領域３４の直上にコンタクトホール６４をパターニングし、スパッタリング等によりＡｌを蒸着した後にパターニングし、信号線４０や電極４１や下地層５１などの第１金属導電層を形成する。この第１金属導電層と、ソース、ドレイン領域とのオーミックコンタクト特性を向上させるために、ＴｉとＴｉＮの積層膜等のバリアメタルを、第１金属導電層とソース領域３５、またはドレイン領域３４との間に形成するのが望ましい。その後、さらに層間絶縁膜と、下地配線３７等の第２金属導電層を積層して形成し、次いで遮光膜３１である金属膜を形成する。金属膜は例えばＴｉ、ＴｉＮ、Ａｌ等の金属もしくはそれらの積層膜であるが、特にこの材料に限定されない。この遮光膜３１で主な光を遮光する。パターニング後、さらに層間絶縁膜を形成した後、プラグを開ける。ついで、プラグにタングステンを堆積した後にＣＭＰ法により平坦化する。その後、反射電極層をスパッタ法によりおよそ２００nm堆積し、パターニングして反射電極３０を形成する。その後に、保護膜３２としてのシリコン酸化膜をプラズマＣＶＤ法により１００nm形成した。さらに、斜方蒸着装置により、液晶配向のためのシリコン酸化膜を斜方蒸着膜４４としておよそ１００nm形成した。
【００３８】
ガラス基板４６の透明電極４７上にも斜方蒸着装置により同様にシリコン酸化膜を斜方蒸着膜４３としておよそ１００nm形成し、その後ｐ型Ｓｉ基板７０と、ガラス基板４６を貼り合せた。貼り合せた基板間に垂直配向型の液晶を注入し、そしてワイアボンディングで電極を取り出して、反射型液晶表示装置を作製した。この反射型液晶表示装置を３枚用いて、液晶プロジェクターシステムを作製したところ、高輝度で、信頼性の高い液晶プロジェクターが作製できた。
【００３９】
［実施形態２］
本発明の実施形態２を図５に基づいて説明する。図５は実施形態２に係る反射型液晶表示装置の画素構成を示すための画素レイアウトの平面図である。なお、実施形態１と同様の構成要素は同じ番号を付与し、詳細な説明は割愛する。実施形態２において、実施形態１の拡散領域３６をｐ型Ｓｉ基板７０の基板面上から見て、「コ」の字状に配置したものである。実施形態２においては、光キャリアの吸い込み口であるｎ型の拡散領域３６が、ドレイン領域３４の回りを囲うようにコの字型に配置されている。このｎ型の拡散領域３６は、ゲート配線６２に接続されるゲート電極３３と、ソース領域３５とドレイン領域３４との間の領域とが重なる領域であるチャネル領域以外を囲うように設けることができる。なお、光キャリアの吸い込み口であるｎ型の拡散領域３６は、「コ」の字状に限定されるものではなく、例えばｐ型Ｓｉ基板７０の基板面上から見て、「Ｌ」字状としてドレイン領域３４の周囲を囲うように設けてもよい。
【００４０】
［実施形態３］
本発明の実施形態３を図６に基づいて詳細に説明する。
【００４１】
図６は、本発明の実施形態３の反射型液晶表示装置に用いられる画素部を示し、図６（Ａ）は画素部の平面図、図６（Ｂ）は画素部の断面図である。ここで、実施形態１と同様の構成要素は同じ番号を付与し、詳細な説明は割愛する。
【００４２】
実施形態３では、実施形態１に加えて、ｐ型領域５０がドレイン領域３４と拡散領域３６の間に形成されている。ｐ型領域５０は、ｐ型Ｓｉ基板７０の内部で生じた光キャリアである電子が、ドレイン領域３４に到達しにくいようにポテンシャルバリア層として機能する。図６（Ｂ）で示すようにｐ型Ｓｉ基板７０の表面から内部まで深くまでｐ型領域５０があれば好ましい。しかしながら本発明はそれに特に限定されず、ｐ型領域５０が表面のみであったり、深部のみであったりしても効果は有り、また、イオン注入により多段階に注入してこのバリア層を形成しても良い。
【００４３】
また、実施形態３においては実施形態１と同様に、拡散領域３６は電子の吸い込み口として機能させている。実施形態３において、実施形態１に比べてドレイン領域３４を小さく形成し、かつドレイン領域３４上に形成される下地層５１でドレイン領域３４を遮光し、ドレイン領域３４の直上からの入射を抑制している。ドレイン領域３４の外に入射した光による光キャリアは、ポテンシャル障壁となるｐ型領域５０によりドレイン領域３４への拡散が抑制される。そのため、光の入射による表示特性の劣化がさらに抑制される。本実施形態では、拡散領域３６の電圧を実施形態１と同様に調整している。しかしながら、本実施形態では、拡散領域３６は設けなくともよく、ポテンシャル障壁となるｐ型領域５０のみを設けてもドレイン領域３４への光キャリアの拡散は抑制され得る。すなわち、図６（Ｂ）では、ｐ型Ｓｉ基板７０内における画素の領域は、ドレイン領域３４、ソース領域３５、拡散領域３６及びｐ型領域５０を含むものであるが、ドレイン領域３４、ソース領域３５、及びｐ型領域５０を含むものを画素領域としてもよい。ただし、実施形態１と同様に電圧が調整された拡散領域３６を有する画素の方が、よりドレイン領域３４への光キャリアの拡散は抑制され得る。
【００４４】
本実施形態の作製方法について述べる。基本的な工程は、実施形態１と同様である。ｐ型領域５０は、例えばゲート酸化膜を形成しパターニングした後に、ボロンを加速電圧３０ＫｅＶ，７０ＫｅＶ，１４０ＫｅＶの３条件で不純物濃度５×１０17ｃｍ-3程度になるようにイオン注入を行うことにより形成され得る。ついで、パターニング後にリンをドーズ量１０15ｃｍ-2程度イオン注入し、不純物濃度１０18ｃｍ-3程度の拡散領域３６を形成する。その他の工程は実施形態１と同様である。なお、本実施形態ではｐ型基板の例であり、ｎＭＯＳトランジスタを画素スイッチに使用しているが、ｎ型基板でｐＭＯＳトランジスタを画素スイッチに使用しても問題はない。このとき光キャリアはホールとなるため、ポテンシャルバリア層となる領域５０はｎ型の領域となる。
【００４５】
その後、ガラス基板４６の透明電極４７上にも斜方蒸着装置により同様にシリコン酸化膜を斜方蒸着膜４３としておよそ１００nm形成し、その後ｐ型Ｓｉ基板７０と、ガラス基板４６を貼り合せた。貼り合せた基板間に垂直配向型の液晶を注入し、そしてワイアボンディングで電極を取り出して、反射型液晶表示装置を作製した。この反射型液晶表示装置を３枚用いて、液晶プロジェクターシステムを作製したところ、高輝度で、信頼性の高い液晶プロジェクターが作製できた。
【００４６】
［実施形態４］
図７に基づいて、本発明の実施形態４を詳細に説明する。
【００４７】
図７は、本発明の実施形態４の反射型液晶表示装置に用いられる画素部分の断面図である。本実施形態では、ポテンシャルバリアとして機能するｐ型領域５２が、ドレイン領域３４の下部に形成されている。本実施形態においても実施形態１及び実施形態３と同様に、電子の吸い込み口としては拡散領域３６が設けられている。実施形態４においても実施形態３と同様に、実施形態１に比べてドレイン領域３４を小さく形成し、かつドレイン領域３４上に形成される下地層５１でドレイン領域３４を遮光し、ドレイン領域３４の直上からの入射を抑制している。斜め入射や散乱によりドレイン領域３４の下部深くに入射した光による光キャリアは、ポテンシャル障壁となるｐ型領域５２によりドレイン領域３４への拡散を抑制することができる。したがって、光の入射による表示特性に劣化が大きく抑制される。ｐ型領域５２の深さは、ドレインに近く浅いほうが光キャリア抑制特性や容量を増加させることができるため好ましいが、耐圧の問題等設計的な事項等を考慮して適宜設定される。
【００４８】
また、本実施形態では、拡散領域３６の電圧を実施形態１と同様に調整している。しかしながら、本実施形態では、拡散領域３６は設けなくともよく、ｐ型領域５２のみを設けてもドレイン領域３４への光キャリアの拡散は抑制され得る。すなわち、図７では、ｐ型Ｓｉ基板７０内における画素の領域は、ドレイン領域３４、ソース領域３５、拡散領域３６及びｐ型領域５２を含むものであるが、ドレイン領域３４、ソース領域３５、及びｐ型領域５２を含むものを画素領域としてもよい。ただし、実施形態１と同様に電圧が調整された拡散領域３６を有する画素の方が、よりドレイン領域３４への光キャリアの拡散は抑制され得る。また図８のように、実施形態３のｐ型領域５０と組み合わせてｐ型領域５３を設けると、プロセス的には工程数が増加するが光キャリア抑制の面では好ましいことは言うまでもない。この反射型液晶表示装置を３枚用いて、液晶プロジェクターシステムを作製したところ、高輝度で、信頼性の高い液晶プロジェクターが作製できた。
【００４９】
［実施形態５］
実施形態３では、ｐ型基板７０の基板面上から見て、ドレイン領域３４の周囲の一部に線状にｐ型領域５０のポテンシャル障壁を設けた例について説明した。本実施形態では、実施形態３のｐ型領域と同様のポテンシャル障壁となるｐ型領域５４を、ｐ型基板７０の基板面上から見て、「Ｌ」字状や「コ」の字状としてドレイン領域３４の周囲を囲うように設けている。
【００５０】
図９は、本発明の実施形態５の反射型液晶表示装置に用いられる画素部分の平面図である。図９では、ポテンシャル障壁となるｐ型領域５４を「コ」の字状に配置したものである。図９においては、ポテンシャル障壁となるｐ型領域５４が、ドレイン領域３４の回りを囲うように「コ」の字型に配置されている。このｐ型領域５４は、ゲート配線６２に接続されるゲート電極３３と、ソース領域３５とドレイン領域３３との間の領域とが重なる部分、つまりチャネル領域以外を囲うように設けることができる。ｐ型領域５４は、図７に示すｐ型領域５２と組み合わせて、ドレイン領域３４の下部を含めてドレイン領域を囲うようにポテンシャル障壁を設けることもできる。なお、図９においてｐ型領域５４を「コ」の字状に配置したが、本実施形態はそれに限定されるものではなく、「Ｌ」字状に配置し、チャネル領域の周囲を一部囲うように設けてもよい。
【００５１】
［実施形態６］
図１０は、本発明の実施形態６の反射型液晶表示装置に用いられる画素部分の平面図である。
【００５２】
図１０に示すように、ゲート線８６はコンタクト領域８５を介してトランジスタのゲートに接続され、信号線８２から信号が、反射電極と接続されたドレイン領域８９へ伝播される。８１は信号線８２のコンタクト領域である。ドレイン領域８９と上の矩形状の第１金属導電層（第一導電層となる）８０はコンタクトで接続され、且つその上の矩形状の第２金属導電層（第二導電層となる）８４と接続している。なお、第１金属導電層８０、第２金属導電層８４は特に矩形状でなくてもよく、必要に応じてその形状が設定される。
【００５３】
本実施形態においては、どの方向においても第１金属導電層８０よりも第２金属配線層８４の方が小さい。すなわち、半導体基板側から見たときに、第１金属導電層８０は、第２金属導電層８４を覆うように、第１金属導電層８０の外周は第２金属導電層８４の外周よりも大きくなっている。
【００５４】
８３は最上部の反射電極（画素電極となる）と第２金属導電層８４とを接続しているプラグ部であり、反射電極の隙間から入射した光はこのプラグ部８３の周辺から光が漏れこむことになる。しかし第２金属導電層８４のほぼ重心（重心又は実質的に重心と判断される領域と含む）にプラグ部８３を配置することで半導体基板に入射する光を抑制できる。このように入射した光は第２金属導電層８４で反射される。第２金属導電層８４と、その周囲に設けられた第２金属導電層８４と同層の金属層８７との隙間から入射した光は、第１金属導電層８０で再び反射されることになる。つまり、液晶側からみたときに、同じ導電層である第２金属導電層８４と金属層８７の隙間の下（開口部下）には第１金属導電層８０が配置され、遮光効果が向上する。
【００５５】
このように、どの領域においても金属導電層が存在することから、光が半導体基板に入射するには複数回の反射を行うことになる。よって、本実施形態の配線レイアウトを実施形態１〜５に適用することにより、半導体基板に入射する光を抑制することができる。そして、さらに半導体基板の構造により、光キャリアによるスイッチ素子の動作への悪影響による特性の劣化を抑制することができる。また半導体領域を金属配線層８０より小さくすることで、半導体基板、特にドレイン領域近傍での半導体基板へ入射する光の絶対量は大きく抑制される。
【００５６】
この構成の画素で反射型液晶表示装置を作製した。この反射型液晶表示装置を３枚用いて、液晶プロジェクターシステムを作製したところ、高輝度の光でも光リークによる特性劣化は生じず、信頼性の高い液晶プロジェクターが作製できた。
【００５７】
［実施形態７］
本発明の実施形態７について、図１１を基に詳細に説明する。なお、実施形態１と同じ構成要素には同じ番号を付与し、説明は割愛する。
【００５８】
図１１は、本実施形態の反射型液晶表示装置の画素構成を示す平面図と概略的断面図である。図１１（Ａ）は本実施形態の画素レイアウトの平面図であり、図１１（Ｂ）は図１１（Ａ）のＡ−Ａ’における断面図である。なお、図１１（Ｂ）において、各層間の絶縁層は絶縁膜３２を除き簡易化のために省略されている。
【００５９】
図１１において、実施形態１を説明する図２と異なるところは、図２では半導体基板としてｐ型Ｓｉ基板７０を用いていたが、本実施形態の図１１では、半導体基板としてｐウエル７２を有するｎ型Ｓｉ基板７１を用いている。ｎ型Ｓｉ基板７１のｐウエル７２内における画素の領域は、ドレイン領域３４、ソース領域３５及び拡散領域３６を含むものである。
【００６０】
本実施形態では、容量形成のための拡散領域３６の電圧を、ドレイン領域３４に与えられる基準電圧よりも高く設定する。たとえば、垂直配向液晶を用いて基準値を７Vとした場合、交流駆動のためドレイン領域には７Ｖ±５Ｖの電圧が与えられる。この場合には例えば、拡散領域３６の固定電圧を８Ｖに設定する。こう設定することで基板内に生じた光キャリアの電子はすみやかに拡散領域３６に集まり、ドレイン領域３４のフローティング部には集まりにくい構成となり、表示特性の劣化を抑制できる。
【００６１】
上記例を一般的な表記で示す。多数キャリアの単位電荷量をＱとした時、多数キャリアが電子の場合、単位電荷Ｑ＝−ｑであるので（ｑ＝１．６×１０−１９Ｃ）、ドレイン領域３４における単位電荷量と電圧の基準値の積は−７ｑとなる。拡散領域３６の電圧を８Ｖとすると、拡散領域３６における単位電荷量と電圧の積は−８ｑとなり、ドレイン領域３４における単位電荷量と電圧の基準値の積よりも小さくなる。このように、ドレイン領域３４における単位電荷量と電圧の基準値の積よりも拡散領域３６の単位電荷量と電圧の積を小さくすることで、拡散領域３６に電子が流れ込むような電位勾配が発生する。そのため、光キャリアである電子が拡散領域３６により吸い込まれる。
【００６２】
なお、本実施形態ではｎ型Ｓｉ基板のｐウエルにｎＭＯＳトランジスタを使用している形態を用いて説明しているが、ｐ型Ｓｉ基板のｎウエルにｐＭＯＳトランジスタを使用する形態でも問題はない。この場合、光キャリアはホールであるため、多数キャリアであるホールに対して、拡散領域３６に与えられる電圧をドレイン領域３４に与えられる電圧の基準値７Ｖより低くするために、例えば拡散領域３６に与えられる電圧を６Ｖとする。このとき多数キャリアの単位電荷はホールであるためＱ＝ｑとなり、ドレイン領域３４における単位電荷量と電圧の基準値の積は７ｑとなる。拡散領域３６の電圧を６Vとすると、拡散領域３６における単位電荷量と電圧の積は６ｑとなり、ドレイン領域３４における単位電荷量と電圧の基準値の積よりも小さくなる。このように、ドレイン領域３４における単位電荷量と電圧の基準値の積よりも拡散領域３４の単位電荷量と電圧の積を小さくすることで、拡散領域３６に正孔が流れ込むような電位勾配が発生する。そのため、光キャリアである正孔が拡散領域３６により吸い込まれる。
【００６３】
また、ｎ型Ｓｉ基板でｐウエルのｎＭＯＳトランジスタの場合において、より強く光キャリアを拡散領域３６で吸い込むために、拡散領域３６の電圧を駆動期間におけるドレイン領域の最高電圧である１２Ｖよりも高い電圧にすることが好ましい。これにより、電位勾配をより急にすることが可能となり、拡散領域３６により電子が流れ込みやすくなる。なお、本実施形態では画素のスイッチ素子として、ＭＯＳトランジスタを用いた場合について説明したが、特にスイッチ素子の構成に限定されるものではない。それは、本発明は、画素電極と接続されるスイッチ素子がオフ状態の時に、フローティング状態となっているスイッチ素子の一方の主電極領域となる半導体領域に電荷が集まると表示特性に影響を与える、という課題を解決するものであるからである。また本実施形態では、拡散領域３６は容量の一方の電極を構成しているが、容量の一方を構成する拡散領域とは別個に設けても良い。
【００６４】
次に、図１１を用いて本発明の反射型液晶表示装置の作製方法について述べる。
【００６５】
ｎ型Ｓｉ基板７１を部分熱酸化し、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）酸化膜等のフィールド酸化膜を形成する。ついでＬＯＣＯＳをマスクとしてボロンをドーズ量１０12ｃｍ-2程度イオン注入し、ｐ形不純物領域であるＰウエル７２を形成する。この基板を再度熱酸化し、膜厚６００オングストロームのゲート酸化膜を形成する。ついで、パターニング後にリンをドーズ量１０15ｃｍ-2程度イオン注入し、不純物濃度１０18ｃｍ-3程度の拡散領域３６と電極３９を形成する。ついでリンを１０20ｃｍ-3程度ドープしたｎ型ポリシリコンからなるゲート電極３３を形成する。そして、リンをドーズ量１０12ｃｍ-2程度イオン注入し、不純物濃度１０16ｃｍ-3程度のｎ型不純物領域であるｎ型低濃度ドレインを形成する。酸化膜をＣＶＤ法により堆積、エッチバック法によりポリシリコンの電極３９とゲート電極３３の側壁を残して酸化膜を除去する。その後パターニングされたフォトレジストをマスクとして、リンをドーズ量１０15ｃｍ-2程度イオン注入し、不純物濃度１０19ｃｍ-3程度のソース領域３５、ドレイン領域３４を形成し、ｎＭＯＳトランジスタを形成する。同様にｐＭＯＳトランジスタを形成する。
【００６６】
その後、基板全面に層間絶縁膜を形成する。層間絶縁膜はＰＳＧ（Ｐｈｏｓｐｈｏ−ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）やＮＳＧ（Ｎｏｎｄｏｐｅ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）／ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）や、ＴＥＯＳ（Ｔｅｔｒａｅｔｏｘｙ−ｓｉｌａｎｅ）等が適用可能である。ソース領域３５、ドレイン領域３４の直上にコンタクトホールをパターニングし、スパッタリング等によりＡｌを蒸着した後にパターニングし、信号線４０や電極４１や下地層５１などの第１金属導電層を形成する。この第１金属導電層と、ソース、ドレイン領域とのオーミックコンタクト特性を向上させるために、ＴｉとＴｉＮの積層膜等のバリアメタルを、第１金属導電層とソース、ドレイン領域との間に形成するのが望ましい。その後、さらに層間絶縁膜と、下地配線３７などの第２金属導電層を積層して形成し、ついで遮光膜３１である金属膜を形成する。金属膜は例えばＴｉ、ＴｉＮ、Ａｌ等の金属もしくはそれらの積層膜であるが、特にこの材料に限定されない。この遮光膜３１で主な光を遮光する。パターニング後、さらに層間絶縁膜を形成した後、プラグを開ける。ついで、プラグにタングステンを堆積した後にＣＭＰ法により平坦化する。その後、反射電極層をスパッタ法によりおよそ２００nm堆積し、パターニングして反射電極層を形成する。その後に、保護膜３２としてのシリコン酸化膜をプラズマＣＶＤ法により１００nm形成した。さらに、斜方蒸着装置により、液晶配向のためのシリコン酸化膜を斜方蒸着膜４４としておよそ１００nm形成した。
【００６７】
ガラス基板４６の透明電極４７上にも斜方蒸着装置により同様にシリコン酸化膜を斜方蒸着膜４３としておよそ１００nm形成し、その後ｐ型Ｓｉ基板７０と、ガラス基板４６を貼り合せた。貼り合せた基板間に垂直配向型の液晶を注入し、そしてワイアボンディングで電極を取り出して、反射型液晶表示装置を作製した。この反射型液晶表示装置を３枚用いて、液晶プロジェクターシステムを作製したところ、高輝度で、信頼性の高い液晶プロジェクターが作製できた。
【００６８】
［実施形態８］
本発明の実施形態８を図１２に基づいて詳細に説明する。図１２は、本発明の実施形態３の反射型液晶表示装置に用いられる画素部を示し、図１２（Ａ）は画素部の平面図、図１２（Ｂ）は画素部の断面図である。ここで、実施形態３または実施形態７と同様の構成要素は同じ番号を付与し、詳細な説明は割愛する。
【００６９】
実施形態８では、実施形態７に加えて、ｐ型領域５０がドレイン領域３４と拡散領域３６の間に形成されている。ｐ型領域５０は、ｐウエル７２の内部で生じた光キャリアである電子が、ドレイン領域３４に到達しにくいようにポテンシャルバリア層として機能する。図１２（Ｂ）で示すようにｐウエル７２の表面から内部まで深くまでｐ型領域５０があれば好ましい。しかしながら本発明はそれに特に限定されず、ｐ型領域５０が表面のみであったり、深部のみであったりしても効果は有り、また、イオン注入により多段階に注入してこのバリア層を形成しても良い。また、実施形態８においては実施形態７と同様に、拡散領域３６は電子の吸い込み口として機能させている。実施形態８において、実施形態７に比べてドレイン領域３４を小さく形成し、かつドレイン領域３４上に形成される下地層５１でドレイン領域３４を遮光し、ドレイン領域３４の直上からの入射を抑制している。ドレイン領域３４の外に入射した光による光キャリアは、ポテンシャル障壁となるｐ型領域５０によりドレイン領域３４への拡散が抑制される。そのため、光の入射による表示特性の劣化がさらに抑制される。本実施形態では、拡散領域３６の電圧を実施形態７と同様に調整している。しかしながら、本実施形態では、拡散領域３６は設けなくともよく、ポテンシャル障壁となるｐ型領域５０のみを設けてもドレイン領域３４への光キャリアの拡散は抑制され得る。すなわち、図１２（Ｂ）では、ｐウエル７２内における画素の領域は、ドレイン領域３４、ソース領域３５、拡散領域３６及びｐ型領域５０を含むものであるが、ドレイン領域３４、ソース領域３５、及びｐ型領域５０を含むものを画素領域としてもよい。ただし、実施形態７と同様に電圧が調整された拡散領域３６を有する画素の方が、よりドレイン領域３４への光キャリアの拡散は抑制され得る。
【００７０】
本実施形態の作製方法について述べる。基本的な工程は、実施形態７と同様である。ｐ型領域５０は、例えばゲート酸化膜を形成しパターニングした後に、ボロンを加速電圧３０ＫｅＶ，７０ＫｅＶ，１４０ＫｅＶの３条件で不純物濃度５×１０17ｃｍ-3程度になるようにイオン注入を行うことにより形成され得る。ついで、パターニング後にリンをドーズ量１０15ｃｍ-2程度イオン注入し、不純物濃度１０18ｃｍ-3程度の拡散領域３６を形成する。その他の工程は実施形態７と同様である。なお、本実施形態ではｐウエルを有するｎ型Ｓｉ基板の例であり、ｎＭＯＳトランジスタを画素スイッチに使用しているが、ｎウエルを有するｐ型Ｓｉ基板でｐＭＯＳトランジスタを画素スイッチに使用しても問題はない。このとき光キャリアはホールとなるため、ポテンシャルバリア層となる領域５０はｎ型の領域となる。
【００７１】
その後、ガラス基板４６の透明電極４７上にも斜方蒸着装置により同様にシリコン酸化膜を斜方蒸着膜４３としておよそ１００nm形成し、その後ｎ型Ｓｉ基板７１と、ガラス基板４６を貼り合せた。貼り合せた基板間に垂直配向型の液晶を注入し、そしてワイアボンディングで電極を取り出して、反射型液晶表示装置を作製した。この反射型液晶表示装置を３枚用いて、液晶プロジェクターシステムを作製したところ、高輝度で、信頼性の高い液晶プロジェクターが作製できた。
［実施形態９］
図１３に基づいて、本発明の実施形態９を詳細に説明する。
【００７２】
図１３は、本発明の実施形態９の反射型液晶表示装置に用いられる画素部分の断面図である。本実施形態では、ポテンシャルバリアとして機能するｐ型領域５２が、ドレイン領域３４の下部に形成されている。本実施形態においても実施形態７及び実施形態８と同様に、電子の吸い込み口としては拡散領域３６が設けられている。実施形態９においても実施形態３と同様に、実施形態７に比べてドレイン領域３４を小さく形成し、かつドレイン領域３４上に形成される下地層５１でドレイン領域３４を遮光し、ドレイン領域３４の直上からの入射を抑制している。斜め入射や散乱によりドレイン領域３４の下部深くに入射した光による光キャリアは、ポテンシャル障壁となるｐ型領域５２によりドレイン領域３４への拡散を抑制することができる。したがって、光の入射による表示特性に劣化が大きく抑制される。ｐ型領域５２の深さは、ドレインに近く浅いほうが光キャリア抑制特性や容量を増加させることができるため好ましいが、耐圧の問題等設計的な事項等を考慮して適宜設定される。
【００７３】
また、本実施形態では、拡散領域３６の電圧を実施形態７と同様に調整している。しかしながら、本実施形態では、拡散領域３６は設けなくともよく、ｐ型領域５２のみを設けてもドレイン領域３４への光キャリアの拡散は抑制され得る。すなわち、図１３では、ｎ型Ｓｉ基板のｐウエル７２内における画素の領域は、ドレイン領域３４、ソース領域３５、拡散領域３６及びｐ型領域５２を含むものであるが、ドレイン領域３４、ソース領域３５、及びｐ型領域５２を含むものを画素領域としてもよい。ただし、実施形態７と同様に電圧が調整された拡散領域３６を有する画素の方が、よりドレイン領域３４への光キャリアの拡散は抑制され得る。また図１４のように、実施形態８のｐ型領域５０と組み合わせてｐ型領域５３を設けると、プロセス的には工程数が増加するが、光キャリア抑制の面では好ましいことは言うまでもない。この反射型液晶表示装置を３枚用いて、液晶プロジェクターシステムを作製したところ、高輝度で、信頼性の高い液晶プロジェクターが作製できた。
【産業上の利用可能性】
【００７４】
本発明は、液晶を用いて画像、文字を表示する反射型液晶表示装置及び液晶プロジェクターシステムに適用できる。
【図面の簡単な説明】
【００７５】
【図１】本発明の反射型液晶表示装置の等価回路図である。
【図２】本発明の実施形態１における反射型液晶表示装置の画素部の平面図と断面図である。
【図３】本発明による反射型液晶表示装置の断面図である。
【図４】本発明による反射型液晶表示装置を用いた液晶プロジェクターの説明図である。
【図５】本発明の実施形態２における反射型液晶表示装置の画素部の平面図である。
【図６】本発明の実施形態３における反射型液晶表示装置の画素部の平面図と断面図である。
【図７】本発明の実施形態４における反射型液晶表示装置の画素部の断面図である。
【図８】本発明の実施形態４における反射型液晶表示装置の画素部の断面図である。
【図９】本発明の実施形態５における反射型液晶表示装置の画素部の平面図である。
【図１０】本発明の実施形態６における反射型液晶表示装置の画素部の平面図である。
【図１１】本発明の実施形態７における反射型液晶表示装置の画素部の平面図と断面図である。
【図１２】本発明の実施形態８における反射型液晶表示装置の画素部の平面図と断面図である。
【図１３】本発明の実施形態９における反射型液晶表示装置の画素部の断面図である。
【図１４】本発明の実施形態９における反射型液晶表示装置の画素部の断面図である。
【符号の説明】
【００７６】
１，２，４０，６０  信号線
３−６  トランジスタ
７−１０，４５  液晶
１１−１４  保持容量
１５，１６，６２  駆動線（走査線）（ゲート線）
３０  反射電極
３１  遮光膜
３２  絶縁膜
３３  ゲート電極
３４，６３  ドレイン領域
３５，６１  ソース領域
３６  拡散領域
４２  コンタクト領域
４３，４４  斜方蒸着膜
４６  ガラス基板
４７  透明電極
５０，５２−５４  ｐ型領域
７０  ｐ型Ｓｉ基板
７１  ｎ型Ｓｉ基板
７２  ｐウエル
【図１】
2007310374.tif 000003
【図２】
2007310374.tif 000004
【図３】
2007310374.tif 000005
【図４】
2007310374.tif 000006
【図５】
2007310374.tif 000007
【図６】
2007310374.tif 000008
【図７】
2007310374.tif 000009
【図８】
2007310374.tif 000010
【図９】
2007310374.tif 000011
【図１０】
2007310374.tif 000012
【図１１】
2007310374.tif 000013
【図１２】
2007310374.tif 000014
【図１３】
2007310374.tif 000015
【図１４】
2007310374.tif 000016