(57)【要約】【課題】製品歩留まりを向上し、製品の信頼性を向上させる。【解決手段】位相シフタ２１が形成されたレベンソン位相シフトマスクが照明されることで生ずるシフタパターン像１２１と、トリムパターン３１が形成されたトリムマスクが照明されることで生ずるトリムパターン像１３１とが、ゲート電極１１ａから離れる方向へ延長する位置にて互いに重ならないように、その位相シフタ２１を延長する。【選択図】図２
2007286427.tif 000002
【特許請求の範囲】
【請求項１】
ウエハにおいて第１方向へ延在するアクティブ領域に、前記第１方向に対して直交する第２方向へ延在するように形成されるゲート電極を含む導電層を、フォトリソグラフィによってパターン加工する際において、前記導電層にパターン加工される被加工膜に形成されたフォトレジスト膜を露光する露光工程にて用いるレベンソン位相シフトマスクに形成するマスクパターンを生成するマスクパターン生成方法であって、
照明されることによってシフタパターン像を生ずる複数の位相シフタを、前記第１方向において前記ゲート電極を挟むように間隔を隔てて前記マスクパターンとして配置する位相シフタ配置工程と、
前記位相シフタ配置工程にて前記位相シフタが配置されたレベンソン位相シフトマスクを照明した際に前記フォトレジスト膜に転写されるシフタパターン像を得るシフタパターン像取得工程と、
前記導電層に対応するようにトリムパターンが配置されているトリムマスクを照明した際に前記フォトレジスト膜に転写されるトリムパターン像を得るトリムパターン像取得工程と、
前記位相シフタ配置工程によって配置された前記位相シフタを、前記第２方向において前記ゲート電極側から離れる方向へ延長する位相シフタ延長工程と
を有し、
前記位相シフタ延長工程は、前記第２方向において前記ゲート電極側から離れる方向へ延長する位置にて、前記シフタパターン像取得工程にて得られたシフタパターン像と、前記トリムマスク像取得工程にて得られたトリムパターン像とが互いに重ならないように、前記位相シフタ配置工程によって配置された前記位相シフタを延長する
マスクパターン生成方法。
【請求項２】
前記シフタパターン像取得工程にて得られたシフタパターン像と、前記位相シフタ配置工程にて配置された前記位相シフタのパターン形状とを、前記アクティブ領域に対応する領域において比較する比較工程
を有し、
前記位相シフタ延長工程では、前記比較工程の比較結果において、前記シフタパターン像取得工程にて得られたシフタパターン像と前記位相シフタ配置工程にて配置された前記位相シフタのパターン形状とが前記アクティブ領域に対応する領域において異なる場合には、前記位相シフタ配置工程によって配置された前記位相シフタを延長する
請求項１に記載のマスクパターン生成方法。
【請求項３】
前記トリムパターン像取得工程にて得られたトリムパターン像を、前記シフタパターン像取得工程にて得られたシフタパターン像へ、前記第１方向と前記第２方向とに移動させた際に、前記第１方向と前記第２方向とにおいて当該シフタパターン像と当該トリムパターンとの輪郭が接触する接触位置を算出した後に、当該算出した接触位置の結果に基づいて、前記位相シフタ配置工程にて配置された前記位相シフタにおいて、前記トリムパターンがオーバーラップ可能な領域をオーバーラップ可能領域として算出するオーバーラップ可能領域算出工程と、
前記オーバーラップ可能領域算出工程にて算出された前記オーバーラップ可能領域の前記第２方向における端部を、前記位相シフタ配置工程にて配置された前記位相シフタの前記第２方向における端部に対応するように配置するオーバーラップ可能領域配置工程と
を有し、
前記位相シフタ延長工程においては、前記オーバーラップ可能領域配置工程にて前記オーバーラップ可能領域が配置された前記位相シフタにおいて、前記トリムパターンが重複する領域が、前記オーバーラップ可能領域以外の領域を含まない場合に、前記位相シフタ配置工程によって配置された前記位相シフタを延長する
請求項２に記載のマスクパターン生成方法。
【請求項４】
前記位相シフタ延長工程にて延長された位相シフタにおいて、前記トリムパターンが重複する領域が前記オーバーラップ可能領域以外の領域を含む場合に、当該位相シフタ延長工程にて延長された前記位相シフタを前記ゲート電極側へ近づく方向へ短縮させる位相シフタ短縮工程
を有する
請求項３に記載のマスクパターン生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスクパターン生成方法に関する。特に、ゲート電極を有する導電層をフォトリソグラフィによってパターン加工する際にて使用するレベンソン位相シフトマスクについて、マスクパターンを生成するマスクパターン生成方法に関する。
【背景技術】
【０００２】
半導体装置を製造する際においては、フォトリソグラフィによってウエハに微細なパターンを加工している。
【０００３】
ここでは、まず、ウエハ上に形成された被加工膜の表面に、感光性材料からなるフォトレジスト膜を形成する。その後、マスクパターンが形成されたフォトマスクを照明することによって、その照明により生ずるマスクパターン像をフォトレジスト膜に転写し露光する。その後、そのマスクパターンが転写されたレジスト膜を現像し、ウエハの表面にフォトレジストマスクを形成する。そして、そのフォトレジストマスクを用いて、被加工膜をエッチング処理することによって、パターン加工する。
【０００４】
このリソグラフィ技術においては、半導体デバイスの高集積化や、動作速度の高速化の要求に対応するため、高い解像度であって、微細なパターンを加工することが求められている。
【０００５】
微細なパターンを作製する方法として、レベンソン位相シフトマスクをフォトマスクとして用いた多重露光法が採用されている（たとえば、特許文献１，２，３参照）。
【０００６】
レベンソン位相シフトマスクは、交互位相配置型と呼ばれており、透過する光の位相が交互に反転するように複数のライン状の位相シフタが順次配置されている。たとえば、石英からなるマスク基板を掘り込むことによって、この位相シフタがマスクパターンとして形成されている。
【０００７】
このレベンソン位相シフトマスクを用いた多重露光法においては、シフタパターン像転写工程と、トリムパターン像転写工程とを実施する。シフタパターン像転写工程においては、位相シフタがマスクパターンとして形成されたレベンソン位相シフトマスクに光を照射することによって生ずるシフタパターン像を、フォトレジスト膜に転写する。一方、トリムパターン像転写工程においては、レベンソン位相シフトマスク以外のフォトマスクであって、トリムパターンが形成されたトリムマスクに光を照射することによって生ずるトリムパターン像を、さらに、フォトレジスト膜に転写する。
【０００８】
この多重露光法は、ＵＬＳＩなどにてゲート電極を含むゲート配線層などの導電層を形成する場合に実用化されている。この導電層においては、ゲート電極として機能させる部分を、微細な幅でパターン加工する必要がある。このため、このゲート電極を形成する部分に対応するように、複数の位相シフタが配置されたレベンソン位相シフトマスクを用いている。
【０００９】
図１３は、ゲート電極を含む導電層と、その導電層を形成する際に用いるレベンソン位相シフトマスクと、トリムマスクとを示す平面図である。
【００１０】
図１３において、図１３（ａ）は、導電層２０３を示す平面図である。また、図１３（ｂ）は、図１３（ａ）の導電層２０３を形成する際に用いるレベンソン位相シフトマスクを示す平面図である。図１３（ｂ）において、斜線で示した領域は、レベンソン位相シフトマスクの遮光部２０４であり、斜線で示した領域以外の領域は、位相シフタ２０５ａ，２０５ｂであり、光が透過する。また、図１３（ｃ）は、図１３（ａ）の導電層２０３を形成する際に用いるトリムマスクを示す平面図である。図１３（ｃ）において、斜線で示した領域は、トリムマスクの遮光部３０１であり、斜線で示した領域以外の領域は、光透過部３０２である。
【００１１】
導電層２０３は、図１３（ａ）に示すように、アクティブ領域２０１が形成されたウエハに形成される。導電層２０３は、たとえば、ポリシリコンを用いて形成される。この導電層２０３において、アクティブ領域２０１に対応する部分は、ライン状に形成されており、ゲート電極２０３ｇとして機能する。そして、アクティブ領域２０１において、ゲート電極２０３ｇに対面する領域がチャネル領域として機能する。そして、導電層２０３において、アクティブ領域２０１以外の領域に形成された部分には、ゲートコンタクト（図示なし）が形成される。ここでは、配線抵抗を低減し、かつ、パターンを容易に形成するために、アクティブ領域２０１に対応する領域にライン状に形成された線幅よりも太い線幅になるように加工されている。なお、アクティブ領域２０１および導電層２０３以外の部分は素子分離領域として機能するように形成される。
【００１２】
レベンソン位相シフトマスクは、図１３（ｂ）に示すように、遮光部２０４と、位相シフタ２０５ａ，２０５ｂとを有しており、ゲート電極２０３ｇに対応するように、複数の位相シフタ２０５ａ，２０５ｂが配置されている。ここでは、ゲート電極２０３ｇを形成する領域を遮光部２０４とし、その遮光部２０４を挟むように、位相シフタ２０５ａ，２０５ｂが一対で配置されている。そして、ゲート電極２０３ｇの延在方向に沿うように、位相シフタ２０５ａ，２０５ｂが延在している。この一対の位相シフタ２０５ａ，２０５ｂは、透過する光の位相が互いに反転するように形成されている。このため、この一対の位相シフタ２０５ａ，２０５ｂの間では、光回折された光が互いに打ち消しあうため、光強度の絶対値が小さくなる。よって、位相シフタ２０５ａ，２０５ｂのそれぞれの間において、そのパターンを分離して露光することができる。
【００１３】
トリムマスクは、図１３（ｃ）に示すように、遮光部３０１と開口部３０２とを有しており、遮光部３０１が導電層２０３のパターン形状に対応するようにパターン加工されている。
【００１４】
図１３（ａ）に示す導電層２０３を形成する際には、図１３（ｂ）に示すようなレベンソン位相シフトマスクを用いてシフタパターン像を転写するシフタパターン像転写工程と、図１３（ｃ）に示すようなトリムマスクを用いてトリムパターン像を転写するトリムパターン像転写工程とを実施する。この場合には、レベンソン位相シフトマスクの遮光部２０４とトリムマスクの遮光部３０１とが重なる領域は、露光光が照射されない暗部となる。したがって、ポジ型のフォトレジスト膜を、上記のようなシフタパターン像転写工程とトリムパターン像転写工程とによって多重露光して現像する場合には、この暗部にフォトレジスト材料が残存したパターンでフォトレジスト膜がパターン加工されることになる。そして、このフォトレジストパターンをマスクとして、被加工膜をエッチング処理することで、図１３（ａ）に示すように、導電層２０３をパターン加工することができる。
【００１５】
【特許文献１】特開２００２−３５１０４７号公報
【特許文献２】特開２００５−２０１９６７号公報
【特許文献３】特開２００５−２２７６６６号公報
【特許文献４】特開２０００−２５８８９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記のようにパターン転写を実施する際には、所望な設計パターンに対応するように、フォトレジスト膜にパターンを転写することが困難な場合がある。
【００１７】
図１４は、レベンソン位相シフトマスクの位相シフタ２０５ａ，２０５ｂと、その位相シフタ２０５ａ，２０５ｂが照明されることによって生ずるシフタパターン像２１５ａ，２１５ｂと、このレベンソン位相シフトマスクを用いて多重露光されることによって形成されるゲート電極２０３ｇとを示す平面図である。図１４においては、レベンソン位相シフトマスクの位相シフタ２０５ａ，２０５ｂを点線で示している。また、その位相シフタ２０５ａ，２０５ｂが照明されることによって生ずるシフタパターン像２１５ａ，２１５ｂを一点鎖線で示している。そして、そのゲート電極２０３ｇの設計パターン２０３ｐを示すと共に、このレベンソン位相シフトマスクとトリムマスクとを用いて多重露光されることによって形成されるゲート電極２０３ｇ部分の転写パターン２０３ｔを示している。
【００１８】
図１４に示すように、導電層２０３の設計パターン２０３ｐにおいてアクティブ領域２０１に対応する領域では、レベンソン位相シフトマスクの位相シフタ２０５ａ，２０５ｂのコーナー部分において光が回折する近接効果が生ずるために、その位相シフタ２０５ａ，２０５ｂが照明されることで生ずるシフタパターン像２１５ａ，２１５ｂがコーナー部分にてラウンディングする場合がある。このため、アクティブ領域２０１において、設計パターン２０３ｐに対応するようにゲート電極２０３ｇが所望の線幅で形成されないことになる。たとえば、図１４に示すように、多重露光よって形成されるゲート電極２０３ｇについての転写パターン２０３ｔは、アクティブ領域２０１において設計パターン２０３ｐよりも長いゲート長の部分を含むように形成される。このため、所望のトランジスタ特性を得ることが容易でない場合がある。また、その他に、隣接する他の導電層（図示なし）との間において、短絡が発生する場合がある。
【００１９】
以上のように、半導体装置を製造する際においては、設計パターンに対応するように高い精度でパターン加工することが困難な場合があるために、製品歩留まりが低下すると共に、製品の信頼性が低下する場合がある。
【００２０】
したがって、本発明の目的は、製品歩留まりを向上し、製品の信頼性を向上可能なマスクパターン形成方法を提供することにある。
【課題を解決するための手段】
【００２１】
上記課題を達成するために、本発明のマスクパターン形成方法は、ウエハにおいて第１方向へ延在するアクティブ領域に、前記第１方向に対して直交する第２方向へ第１の幅で延在するように形成されるゲート電極と、前記第２方向へ前記第１の幅で延在するように、前記ゲート電極から延長される第１延長部と、前記第２方向に前記第１の幅より広い第２の幅で延在するように、前記第１延長部から延長される第２延長部とを有する導電層を、フォトリソグラフィによってパターン加工する際において、前記導電層にパターン加工される被加工膜に形成されたフォトレジスト膜を露光する露光工程にて用いるレベンソン位相シフトマスクに、マスクパターンを形成するマスクパターン形成方法であって、照明されることによってシフタパターン像を生ずる複数の位相シフタを、前記第１方向において前記ゲート電極を挟むように間隔を隔ててマスク基板に前記マスクパターンとして配置する位相シフタ配置工程と、前記位相シフタ配置工程にて前記マスク基板に前記位相シフタが配置されたレベンソン位相シフトマスクを照明した際に前記フォトレジスト膜に転写されるシフタパターン像を得るシフタパターン像取得工程と、前記導電層に対応するようにトリムパターンが配置されているトリムマスクを照明した際に前記フォトレジスト膜に転写されるトリムパターン像を得るトリムパターン像取得工程と、前記位相シフタ配置工程によって配置された前記位相シフタを、前記第２方向において前記ゲート電極側から離れる方向へ延長する位相シフタ延長工程とを有し、前記位相シフタ延長工程は、前記シフタパターン像取得工程にて得られたシフタパターン像と、前記トリムマスク像取得工程にて得られたトリムパターン像とが互いに重ならないように、前記位相シフタ配置工程によって配置された前記位相シフタを延長する。
【００２２】
上記課題を達成するために、本発明のパターン加工方法は、ウエハにおいて第１方向へ延在するアクティブ領域に、前記第１方向に対して直交する第２方向へ第１の幅で延在するゲート電極と、前記第２方向へ前記第１の幅で延在するように前記ゲート電極から延長されている第１延長部と、前記第２方向に前記第１の幅より広い第２の幅で延在するように前記第１延長部から延長されている第２延長部とを有する導電層を、フォトリソグラフィによってパターン加工するパターン加工方法であって、前記導電層にパターン加工される被加工膜に形成されたフォトレジスト膜を露光する露光工程を有し、前記露光工程は、複数の位相シフタが前記ゲート電極を挟むように間隔を隔てて前記第１方向に並んで配置されているレベンソン位相シフトマスクを照明することによって、当該照明により生ずるシフタパターン像を前記フォトレジスト膜に転写するシフタパターン像露光工程と、前記導電層に対応するようにトリムパターンが配置されているトリムマスクを照明することによって、当該照明により生ずるトリムパターン像を前記フォトレジスト膜に転写するトリムパターン像露光工程とを含み、前記レベンソン位相シフトマスクは、前記トリムパターン像露光工程にて前記フォトレジスト膜に転写される前記トリムパターン像に、前記シフタパターン像露光工程にて前記フォトレジスト膜に転写されるシフタパターン像が重ならない位置まで、前記位相シフタが前記第２方向において前記ゲート電極側から離れる方向へ延長されている。
【発明の効果】
【００２３】
本発明によれば、製品歩留まりを向上し、製品の信頼性を向上可能なマスクパターン形成方法を提供することができる。
【発明を実施するための最良の形態】
【００２４】
本発明にかかる実施形態について説明する。
【００２５】
図１は、本発明にかかる実施形態において、パターン加工される導電層の設計パターンを示す平面図である。
【００２６】
本実施形態においては、図１に示すように、第１導電層１１と、第２導電層１２と、第３導電層１３とを導電層１としてパターン加工する。
【００２７】
ここでは、図１に示すように、ゲート電極１１ｇ，１２ｇ，１３ｇと、第１延長部１１ａ，１２ａ，１３ａと、第２延長部１１ｂ，１１ｂ，１１ｂとのそれぞれを含むように、第１導電層１１と第２導電層１２と第３導電層１３とをパターン加工することによって形成する。
【００２８】
具体的には、図１に示すように、ゲート電極１１ｇ，１２ｇ，１３ｇについては、ウエハ表面においてｘ方向へ延在するアクティブ領域１０に、そのｘ方向に対して直交するｙ方向へ所定幅Ｄ１１，Ｄ１２，Ｄ１３で延在している。そして、第１延長部１１ａ，１２ａ，１３ａについては、その所定幅Ｄ１１，Ｄ１２，Ｄ１３でｙ方向へ延在するように、ゲート電極１１ｇ，１２ｇ，１３ｇから延長されている。そして、第２延長部１１ｂ，１１ｂ，１１ｂについては、ゲート電極１１ｇ，１２ｇ，１３ｇと第１延長部１１ａ，１２ａ，１３ａとがｙ方向に延在する幅より広い幅Ｄ２１，Ｄ２２，Ｄ２３でｙ方向へ延在するように、第１延長部１１ａ，１２ａ，１３ａから延長されている。つまり、第２延長部１１ｂ，１１ｂ，１１ｂが第１延長部１１ａ，１２ａ，１３ａを中心にしてｘ方向に延在しており、導電層１が庇形状になっている。
【００２９】
本実施形態では、光を透過する複数のライン状の位相シフタがゲート電極１１ｇ，１２ｇ，１３ｇと第１延長部１１ａ，１２ａ，１３ａとに対応するように間隔を隔ててマスク基板のｘ方向に並んで配置されているレベンソン位相シフトマスクを用いて、導電層１におけるゲート電極１１ｇ，１２ｇ，１３ｇと第１延長部１１ａ，１２ａ，１３ａとが微細な幅Ｄ１１，Ｄ１２，Ｄ１３にパターン加工される。そして、この導電層１に対応するようにトリムパターンが配置されているトリムマスクを用いて、第２延長部１１ｂ，１１ｂ，１１ｂがパターン加工される。具体的には、そのレベンソン位相シフトマスクを照明することによって、その導電層１に加工される被加工膜上に形成されたフォトレジスト膜へシフタパターン像を露光すると共に、そのトリムマスクを照明することによって、そのフォトレジスト膜へトリムパターン像を露光する。その後、その露光されたフォトレジスト膜を現像し、フォトレジストマスクを形成後、そのフォトレジストマスクを用いて、被加工膜をエッチング処理することによって、上記のように導電層１がパターン加工される。
【００３０】
図２は、本発明にかかる実施形態において、レベンソン位相シフトマスクにマスクパターンを形成するマスクパターン形成方法を説明するフロー図である。なお、本動作は、コンピュータと、そのコンピュータに各種動作を実施させるプログラム、および、そのプログラムの実行の際に用いられるルックアップテーブルなどのデータを記憶する記憶装置と、設計パターンデータなどの入力データを入力する入力装置とを含むマスクパターン形成装置によって実行される。
【００３１】
まず、図２に示すように、位相シフタ２１を配置する（Ｓ１１）。
【００３２】
図３は、本発明にかかる実施形態において、レベンソン位相マスクに配置する位相シフタ２１を、導電層１の設計パターンに関連付けて示す平面図である。
【００３３】
ここでは、導電層１に関して入力された設計パターンデータに基づいて、位相シフタ２１をコンピュータが自動生成する。たとえば、図３に示すように、照明されることによってシフタパターン像を生ずる複数のライン状の位相シフタ２１を、第１導電層１１と第２導電層１２と第３導電層１３とのそれぞれの間に対応するように、ｘ方向において複数並べて配置する。つまり、図３に示すように、第１位相シフタ２１ａと、第２位相シフタ２１ｂと、第３位相シフタ２１ｃと、第４位相シフタ２１ｄとを、位相シフタ２１として配置する。具体的には、第１位相シフタ２１ａと第２位相シフタ２１ｂとを、第１導電層１１を挟むように間隔を隔てて配置する。そして、第２位相シフタ２１ｂと第３位相シフタ２１ｃとを、第２導電層１２を挟むように間隔を隔てて配置する。そして、第３位相シフタ２１ｃと第４位相シフタ２１ｄとを、第３導電層１３を挟むように間隔を隔てて配置する。
【００３４】
つぎに、図２に示すように、その配置された複数の位相シフタ２１によって得られるシフタパターン像１２１においてｙ方向にてコーナーラウンディングする部分が、その配置された位相シフタ２１のパターン形状においてゲート電極１１ｇ，１２ｇ，１３ｇに対応する部分に含まれるか（Ｙｅｓ）、否か（Ｎｏ）を判断する（Ｓ１３）。
【００３５】
図４は、本発明にかかる実施形態において、配置された位相シフタ２１によって得られるシフタパターン像１２１においてｙ方向にラウンディングする部分が、その配置された位相シフタ２１のパターン形状においてゲート電極１１ｇ，１２ｇ，１３ｇに対応する部分に含まれるか（Ｙｅｓ）、否か（Ｎｏ）を判断する際の動作を示すフロー図である。
【００３６】
図４に示すように、まず、位相シフタ２１が配置されたレベンソン位相シフトマスクを照明した際に、フォトレジスト膜に転写されるシフタパターン像１２１を求める（Ｓ１３１）。
【００３７】
たとえば、事前にシミュレートされた複数のシフタパターン像のデータを含むルックアップテーブルを用いて、その配置された位相シフタ２１に対応して転写されるシフタパターン像１２１を求める。具体的には、位相シフタ２１の幅と、その位相シフタ２１に光を照射した際に生ずるシフタパターン像とを互いに関連付けてルックアップテーブルとして記憶装置に記憶させておき、その配置された位相シフタ２１の幅についてのデータから、その位相シフタ２１に対応するシフタパターン像をコンピュータがルックアップテーブルから抽出する。
【００３８】
つぎに、図４に示すように、その取得されたシフタパターン像１２１と、前述のようにして配置された位相シフタ２１のパターン形状とを、アクティブ領域１０に対応する領域において比較する（Ｓ１３２）。
【００３９】
図５は、本発明にかかる実施形態において、取得されたシフタパターン像１２１と、配置された位相シフタ２１のパターン形状とを、アクティブ領域１０に対応する領域において比較する様子を示す平面図である。
【００４０】
ここでは、図５に示すように、第１位相シフタ２１ａ，第２位相シフタ２１ｂ，第３位相シフタ２１ｃ，第４位相シフタ２１ｄのパターン形状と、それぞれの位相シフタ２１について得られた第１シフタパターン像１２１ｐａ，第２シフタパターン像１２１ｐｂ，第３シフタパターン像１２１ｐｃ，第４シフタパターン像１２１ｐｄとのそれぞれが、アクティブ領域１０に対応する領域において異なっている。つまり、第１位相シフタ２１ａ，第２位相シフタ２１ｂ，第３位相シフタ２１ｃ，第４位相シフタ２１ｄの全てにおいて取得される第１シフタパターン像１２１ｐａ，第２シフタパターン像１２１ｐｂ，第３シフタパターン像１２１ｐｃ，第４シフタパターン像１２１ｐｄとのそれぞれがアクティブ領域１０に対応する領域にて、コーナーラウンディングしている部分を含んでおり、各シフタパターン像１２１においてｙ方向にラウンディングしている長さが、各位相シフタ２１においてアクティブ領域１０からｙ方向へ延在する長さよりも長い。たとえば、第１位相シフタ２１ａにて生ずるシフタパターン像１２１ｐａにおいてｙ方向にラウンディングしている長さＲが、その第１位相シフタ２１ａにおいてアクティブ領域１０からｙ方向へ延在する長さＹよりも長い。
【００４１】
よって、この場合には、この配置された各位相シフタ２１によって得られる各シフタパターン像１２１においてｙ方向にラウンディングする部分が、その配置された位相シフタ２１のパターン形状においてゲート電極１１ｇ，１２ｇ，１３ｇに対応する部分に含まれているものと、コンピュータが判断する。そして、図２に示すように、次工程（Ｓ２１）へ処理を進める。なお、配置された位相シフタ２１によって得られる各シフタパターン像１２１においてｙ方向にラウンディングする部分が、その配置された位相シフタ２１のパターン形状においてゲート電極１１ｇ，１２ｇ，１３ｇに対応する部分に含まれないと判断される場合には、その部分に関しては、図２に示すように、処理を終了する。
【００４２】
つぎに、図２に示すように、配置された位相シフタ２１において、トリムパターン３１がオーバーラップ可能な領域をオーバーラップ可能領域ＯＡとして算出する（Ｓ２１）。
【００４３】
図６は、本発明にかかる実施形態において、オーバーラップ可能領域ＯＡを算出する動作を示すフロー図である。
【００４４】
この場合においては、図６に示すように、まず、導電層１に対応するようにトリムパターン３１が配置されているトリムマスクを照明した際にフォトレジスト膜に転写されるトリムパターン像１３１を求める（Ｓ２１１）。
【００４５】
たとえば、事前にシミュレートされた複数のトリムパターン像のデータを含むルックアップテーブルを用いて、そのトリムパターン３１に対応して転写されるトリムパターン像１３１をコンピュータが求める。本実施形態においては、トリムパターン像においてコーナーラウンディングが最も小さい部分を抽出する。
【００４６】
つぎに、そのトリムパターン像１３１を、前述のようにして取得したシフタパターン像１２１へｘ方向とｙ方向とに順次移動させた際に、ｘ方向とｙ方向とにおいてシフタパターン像１２１とトリムパターン像１３１との輪郭が接触する接触位置を算出する（Ｓ２１２）。
【００４７】
図７は、本発明にかかる実施形態において、シフタパターン像１２１とトリムパターン像１３１との輪郭が互いに接触する様子を示す平面図である。図７においては、（ａ），（ｂ），（ｃ）は、トリムパターン像１３１をシフタパターン像１２１へｘ方向とｙ方向とに順次移動させた際に、シフタパターン像１２１とトリムパターン像１３１との輪郭が接触したときの様子を示している。
【００４８】
ここでは、図７に示すように、トリムパターン像１３１をシフタパターン像１２１へｘ方向とｙ方向とに順次移動させ、ｘ方向とｙ方向とにおいてシフタパターン像１２１とトリムパターン像１３１との輪郭が接触する複数の接触位置Ｐ１１，Ｐ１２，Ｐ１３をコンピュータが求める。
【００４９】
つぎに、その算出した接触位置の結果に基づいて、位相シフタ２１において、トリムパターン３１がオーバーラップ可能な領域をオーバーラップ可能領域ＯＡとして算出する（Ｓ２１３）。つまり、位相シフタ２１とトリムパターン３１とをオーバーラップさせた際において、その位相シフタ２１のシフタパターン像１２１と、そのトリムパターン３１のトリムパターン像１３１とがオーバーラップしない領域を、オーバーラップ可能領域ＯＡとして算出する。
【００５０】
図８は、本発明にかかる実施形態において、オーバーラップ可能領域ＯＡを算出する様子を示す平面図である。
【００５１】
ここでは、図８に示すように、ｘ方向とｙ方向とにおいてシフタパターン像１２１とトリムパターン像１３１との輪郭が接触する接触位置Ｐ１１，Ｐ１２，Ｐ１３から、トリムパターン３１のコーナー部分の位置Ｐ２１，Ｐ２２，Ｐ２３を求める。そして、このトリムパターン３１のコーナー部分の位置Ｐ２１，Ｐ２２，Ｐ２３が位相シフタ２１のパターン内に含むように、ｘ方向の端部の辺とｙ方向の端部の辺との間を直線で結ぶことによって三角形の領域を区画し、その区画した三角形の領域をオーバーラップ可能領域ＯＡとしてコンピュータが算出する。
【００５２】
このようにして、本ステップ（Ｓ２１）においては、オーバーラップ可能領域ＯＡを算出する。
【００５３】
つぎに、オーバーラップ可能領域ＯＡを位相シフタ２１に配置する（Ｓ３１）。
【００５４】
図９は、本発明にかかる実施形態において、オーバーラップ可能領域ＯＡを位相シフタ２１に配置した様子を示す平面図である。
【００５５】
ここでは、図９に示すように、オーバーラップ可能領域ＯＡのｘ方向とｙ方向とのそれぞれの端部が、位相シフタ２１のｘ方向とｙ方向とのそれぞれの端部に対応するように、オーバーラップ可能領域ＯＡを位相シフタ２１にコンピュータが配置する。
【００５６】
つぎに、図２に示すように、オーバーラップ可能領域ＯＡが配置された位相シフタ２１において、トリムパターン３１が重複する領域が、そのオーバーラップ可能領域ＯＡ以外の領域を含む（Ｙｅｓ）か、否か（Ｎｏ）を判断する（Ｓ４１）。
【００５７】
ここでは、図９に示すように、複数の位相シフタ２１のうち、第２位相シフタ２１ｂについては、上端部分においてトリムパターン３１が重複する領域がオーバーラップ可能領域ＯＡ以外の領域ａを含んでいる。つまり、第２位相シフタ２１ｂの上端部分に配置されたオーバーラップ可能領域ＯＡから、第２位相シフタ２１ｂの内側に、トリムパターン３１が突き出ている。この場合には、オーバーラップ可能領域ＯＡが配置された位相シフタ２１において、トリムパターン３１が重複する領域が、そのオーバーラップ可能領域ＯＡ以外の領域を含む（Ｙｅｓ）と、コンピュータが判断する。そして、この場合には、図２に示すように、この部分に関して処理を終了する。
【００５８】
一方で、複数の位相シフタ２１のうち、第１位相シフタ２１ａ，第３位相シフタ２１ｃ，第４位相シフタ２１ｄについては、図９に示すように、トリムパターン３１が重複する領域がオーバーラップ可能領域ＯＡ以外の領域を含んでいない。また、第２位相シフタ２１ｂの下端部については、トリムパターン３１が重複する領域がオーバーラップ可能領域ＯＡ以外の領域を含んでいない。
【００５９】
この場合には、オーバーラップ可能領域ＯＡが配置された位相シフタ２１において、トリムパターン３１が重複する領域が、そのオーバーラップ可能領域ＯＡ以外の領域を含まない（Ｎｏ）と、コンピュータが判断する。
【００６０】
そして、図２に示すように、配置された位相シフタ２１を延長する（Ｓ５１）。
【００６１】
ここでは、配置された位相シフタ２１を、ｙ方向においてゲート電極１１ｇ，１２ｇ，１３ｇ側から離れる方向へ延長する。本実施形態においては、シフタパターン像１２１とトリムパターン像１３１とが互いに重ならないように、その配置された位相シフタ２１をコンピュータが延長する。
【００６２】
図１０は、本発明にかかる実施形態において、位相シフタ２１を延長した様子を示す平面図である。
【００６３】
前記のように複数の位相シフタ２１のうち、第１位相シフタ２１ａ，第３位相シフタ２１ｃ，第４位相シフタ２１ｄについては、上端部および下端部においてトリムパターン３１が重複する領域がオーバーラップ可能領域ＯＡ以外の領域を含んでいないため、上端部および下端部について、ｙ方向においてゲート電極１１ｇ，１２ｇ，１３ｇ側から離れる方向へ延長する。また、第２位相シフタ２１ｂの下端部についても同様に延長する。ここでは、たとえば、ｙ方向におけるコーナーラウンディングの長さＲよりも短い長さであって、予め設定した長さＹ０になるように、ｙ方向に延長する。
【００６４】
つぎに、図２に示すように、延長された位相シフタ２１において、トリムパターン３１が重複する領域が、そのオーバーラップ可能領域ＯＡ以外の領域を含む（Ｙｅｓ）か否（Ｎｏ）かを判断する。また、延長された位相シフタ２１が、隣接するトリムパターン３１との間において所定のスペースがあるか否かを判断する（Ｓ６１）。
【００６５】
ここでは、図１０に示すように、延長された位相シフタ２１のうち、第３位相シフタ２１ｃについては、上端部分においてトリムパターン３１が重複する領域がオーバーラップ可能領域ＯＡ以外の領域ｂを含んでいる。つまり、第３位相シフタ２１ｃの上端部分に配置されたオーバーラップ可能領域ＯＡから、第３位相シフタ２１ｃの内側に、トリムパターン３１が突き出ている。この場合には、オーバーラップ可能領域ＯＡが配置された位相シフタ２１において、トリムパターン３１が重複する領域が、そのオーバーラップ可能領域ＯＡ以外の領域を含む（Ｙｅｓ）と判断する。また、図１０に示すように、延長された位相シフタ２１のうち、第１位相シフタ２１ｃについては、下端部分において、延長方向にて隣接するトリムパターン３１との間において間隔の幅が所定の幅より小さいため、所定のスペースがないと判断する。
【００６６】
そして、この延長された位相シフタ２１においてトリムパターン３１が重複する領域がオーバーラップ可能領域ＯＡ以外の領域を含み、また、隣接するトリムパターン３１との間において所定のスペースがない場合には、図２に示すように、その延長された位相シフタ２１をゲート電極１１ｇ側へ近づく方向へ短縮させる（Ｓ６２）。
【００６７】
図１１は、本発明にかかる実施形態において、位相シフタ２１を短縮した様子を示す平面図である。
【００６８】
ここでは、図１１に示すように、複数の位相シフタ２１のうち、第３位相シフタ２１ｃについては、上端部においてトリムパターン３１が重複する領域がオーバーラップ可能領域ＯＡ以外の領域を含んでいるため、上端部については、ｙ方向においてゲート電極１２ｇ側の方向へ短縮する。ここでは、たとえば、前工程にて延長した長さＹ０を戻すようにコンピュータが短縮する。また、同様に、第１位相シフタ２１ｃの下端部分についてゲート電極１１ｇ側へ短縮する。そして、図２に示すように、この部分に関しては処理を終了する。
【００６９】
一方で、図１１に示すように、複数の位相シフタ２１のうち、第４位相シフタ２１ｄについては、トリムパターン３１が重複する領域がオーバーラップ可能領域ＯＡ以外の領域を含んでいない。また、第１位相シフタ２１ａの上端部と、第２位相シフタ２１ｂと第３位相シフタ２１ｃの下端部とについては、トリムパターン３１が重複する領域がオーバーラップ可能領域ＯＡ以外の領域を含んでいない。
【００７０】
この場合には、オーバーラップ可能領域ＯＡが配置された位相シフタ２１において、トリムパターン３１が重複する領域が、そのオーバーラップ可能領域ＯＡ以外の領域を含まない（Ｎｏ）と、コンピュータが判断する。
【００７１】
そして、図２に示すように、延長された位相シフタ２１によって得られるシフタパターン像においてｙ方向にラウンディングする部分が、その延長された位相シフタ２１のパターン形状においてゲート電極１１ｇ，１２ｇ，１３ｇに対応する部分に含まれる（Ｙｅｓ）か否（Ｎｏ）かを判断する（Ｓ７１）。
【００７２】
ここでは、前述の工程（Ｓ１３）と同様にして、この延長した位相シフタ２１にて取得されるシフタパターン像１２１においてｙ方向にラウンディングする長さＲが、その延長された位相シフタ２１においてアクティブ領域１０からｙ方向へ延在する長さＹ以上か否かを、コンピュータが判断する。
【００７３】
具体的には、その延長した位相シフタ２１にて取得されるシフタパターン像１２１においてｙ方向にラウンディングする長さＲが、その延長された位相シフタ２１においてアクティブ領域１０からｙ方向へ延在する長さＹよりも短い場合には、延長された位相シフタ２１によって得られるシフタパターン像においてｙ方向にラウンディングする部分が、その延長された位相シフタ２１のパターン形状においてゲート電極１１ｇ，１２ｇ，１３ｇに対応する部分に含まれる（Ｙｅｓ）と判断する。そして、図２に示すように、その位相シフタ２１を延長する（Ｓ５１）。そして、同様な工程を、順次、繰返し実施する。
【００７４】
一方で、その延長した位相シフタ２１にて取得されるシフタパターン像１２１においてｙ方向にラウンディングする長さＲが、その延長された位相シフタ２１においてアクティブ領域１０からｙ方向へ延在する長さＹ以上である場合には、図２に示すように、処理を終了する。
【００７５】
図１２は、本発明にかかる実施形態において形成された配置された位相シフト２１と、その位相シフトにおいて生ずるシフタパターン像１２１とを示す平面図である。
【００７６】
図１２に示すように、シフタパターン像１２１においてｙ方向にラウンディングしている長さＲが、位相シフタ２１においてアクティブ領域１０からｙ方向へ延在する長さＹ以上な部分を含むように、位相シフタ２１が生成される。
【００７７】
そして、この位相シフタ２１が配置されたレベンソン位相シフトマスクを形成する。つまり、導電層１の設計パターンにおいてゲート電極１１ｇ，１２ｇ，１３ｇに対応する部分から第２延長部１１ｂ，１２ｂ，１３ｂに向かう方向にて、トリムパターン像１３１にシフタパターン像１２１が重ならないように、位相シフタ２１をｙ方向においてゲート電極１１ｇ，１２ｇ，１３ｇから離れる方向へ延長して、レベンソン位相シフトマスクを形成する。ここでは、隣接する位相シフタ２１の間において透過光の位相が交互に反転して並ぶように、位相シフタ２１を形成する。
【００７８】
そして、このレベンソン位相シフトマスクを用いて、前述の導電層１をパターン加工する。ここでは、その導電層１にパターン加工される被加工膜を、ポリシリコンなどの導電材料を用いてウエハに成膜する。
【００７９】
その後、その成膜された被加工膜上に、たとえば、ポジ型のフォトレジスト膜を形成した後に、露光工程を実施する。
【００８０】
この露光工程では、前述したように、複数の位相シフタ２１がゲート電極１１を挟むように間隔を隔ててｘ方向に並んで配置されているレベンソン位相シフトマスクを照明することによって、当該照明により生ずるシフタパターン像をフォトレジスト膜に転写する。ここでは、ゲート電極１１に対応する部分が遮光部であって、その遮光部を挟むように複数の位相シフタ２１が間隔を隔ててｘ方向に並んで配置されているレベンソン位相シフトマスクを照明し、その照明により生ずるシフタパターン像をフォトレジスト膜に転写する。そして、さらに、その導電層１に対応するトリムパターンが光遮光部として配置されているトリムマスクを照明し、その照明により生ずるトリムパターン像をフォトレジスト膜に転写する。そして、そのシフタパターンとトリムパターンとが転写されたフォトレジスト膜を現像し、ウエハの表面にフォトレジストマスクを形成した後に、そのフォトレジストマスクを用いて、被加工膜をエッチング処理することによって、導電層１にパターン加工する。
【００８１】
以上のように、本実施形態は、レベンソン位相シフトマスクにおいてシフタパターン像１２１を生ずる位相シフタ２１を、多重露光にて生ずるシフタパターン像１２１とトリムパターン像１３１とがゲート電極１１ｇに対応する部分から外側に向かう方向にて互いに重ならないように、ゲート電極１１ｇに対応する部分から外側へ延長する。ここでは、その位相シフタ２１が照明されることにより生ずるシフタパターン像のコーナーラウンディング部分が、アクティブ領域１０において含まれないように、位相シフタ２１を延長する。そして、このゲート電極１１ｇを含む導電層１をパターン加工する際において、その導電層１に加工される被加工膜に形成されたフォトレジスト膜を露光する露光工程を実施する。この露光工程では、上記のように、複数の位相シフタ２１がゲート電極１１ｇを挟むように間隔を隔ててｘ方向に並んで配置されているレベンソン位相シフトマスクを照明することによって、その照明により生ずるシフタパターン像１２１をフォトレジスト膜に転写する。そして、さらに、その導電層１に対応するようにトリムパターンが配置されているトリムマスクを照明することによって、その照明により生ずるトリムパターン像１３１をフォトレジスト膜に転写する。ここでは、上記のように、レベンソン位相シフトマスクは、トリムパターン像１３１にシフタパターン像１２１が重ならない位置まで、位相シフタ２１がｙ方向においてゲート電極１１ｇ側から離れる方向へ延長されているために、シフタパターン像１２１におけるコーナーラウンディング部分が、アクティブ領域１０において重複することを抑制することができる。よって、アクティブ領域１０において、ゲート電極１１ｇを設計パターンに対応するように所望の線幅で形成することができるため、所望のトランジスタ特性を得ることが容易であって、隣接する他の導電層との間において、短絡が発生することを抑制することができる。したがって、本実施形態は、高い精度でパターン加工することが容易であって、製品歩留まりを向上し、製品の信頼性を向上することができる。
【００８２】
また、本実施形態は、その配置された位相シフタ２１のパターン形状と、その位相シフタ２１にて生ずるシフタパターン像１２１とを、アクティブ領域１０に対応する領域において比較し、その比較結果において、その配置された位相シフタ２１のパターン形状と、そのシフタパターン像１２１の形状とがアクティブ領域１０に対応する領域において異なっている場合に、その配置された位相シフタ２１を延長する。つまり、複数の位相シフタ２１において、そのシフタパターン像１２１がアクティブ領域１０に対応する領域にて、コーナーラウンディングしている部分を含んでいる位相シフタ２１について、ｙ方向への延長を実施する。したがって、本実施形態は、高精度にパターン加工することが可能なレベンソン位相シフトマスクについてのマスクパターンを、高い効率で生成することができる。
【００８３】
また、本実施形態は、トリムパターン像１３１をシフタパターン像１２１へｘ方向とｙ方向とに移動させた際に、そのｘ方向とｙ方向とにおいて当該シフタパターン像１２１と当該トリムパターン像１３１との輪郭が接触する接触位置を算出する。その後、その算出した接触位置の結果に基づいて、位相シフタ２１においてトリムパターン３１がオーバーラップ可能な領域をオーバーラップ可能領域ＯＡとして算出する。そして、そのオーバーラップ可能領域ＯＡのｙ方向における端部を、その配置された位相シフタ２１のｙ方向における端部に対応するように配置する。そして、オーバーラップ可能領域ＯＡが配置された位相シフタ２１において、トリムパターン３１が重複する領域が、そのオーバーラップ可能領域ＯＡ以外の領域を含まない場合に、その配置された位相シフタ２１を延長する。そして、その延長された位相シフタ２１において、トリムパターン３１が重複する領域がオーバーラップ可能領域ＯＡ以外の領域を含む場合には、その延長された位相シフタ２１をゲート電極１１側へ近づく方向へ短縮させる。このようにして、本実施形態においては、シフタパターン像１２１とトリムパターン像１３１とが互いに重ならないように、その配置された位相シフタ２１を延長している。したがって、本実施形態は、高い精度でパターン加工することが容易であって、製品歩留まりを向上し、製品の信頼性を向上することができる。
【図面の簡単な説明】
【００８４】
【図１】図１は、本発明にかかる実施形態において、パターン加工される導電層の設計パターンを示す平面図である。
【図２】図２は、本発明にかかる実施形態において、レベンソン位相シフトマスクにマスクパターンを形成するマスクパターン形成方法を説明するフロー図である。
【図３】図３は、本発明にかかる実施形態において、レベンソン位相マスクに配置する位相シフタ２１を示す図である。
【図４】図４は、本発明にかかる実施形態において、配置された位相シフタによって得られるシフタパターン像においてｙ方向にラウンディングする部分が、その配置された位相シフタのパターン形状においてゲート電極に対応する部分に含まれるか否かを判断する際の動作を示すフロー図である。
【図５】図５は、本発明にかかる実施形態において、取得されたシフタパターン像と、配置された位相シフタのパターン形状とを、アクティブ領域に対応する領域において比較する様子を示す平面図である。
【図６】図６は、本発明にかかる実施形態において、オーバーラップ可能領域を算出する動作を示すフロー図である。
【図７】図７は、本発明にかかる実施形態において、シフタパターン像とトリムパターン像との輪郭が接触する様子を示す平面図である。
【図８】図８は、本発明にかかる実施形態において、オーバーラップ可能領域を算出する様子を示す平面図である。
【図９】図９は、本発明にかかる実施形態において、オーバーラップ可能領域を位相シフタ２１に配置した様子を示す平面図である。
【図１０】図１０は、本発明にかかる実施形態において、位相シフタを延長した様子を示す平面図である。
【図１１】図１１は、本発明にかかる実施形態において、位相シフタを短縮した様子を示す平面図である。
【図１２】図１２は、本発明にかかる実施形態において形成された配置された位相シフトと、その位相シフトにおいて生ずるシフタパターン像とを示す平面図である。
【図１３】図１３は、ゲート電極を含む導電層と、その導電層を形成する際に用いるレベンソン位相シフトマスクと、トリムマスクとを示す平面図である。
【図１４】図１４は、ゲート電極を形成する領域において、レベンソン位相シフトマスクの位相シフタの形状と、フォトレジスト膜に転写されるパターンの形状とを示す平面図である。
【符号の説明】
【００８５】
１…導電層
１１ｇ，１２ｇ，１３ｇ…ゲート電極
１１ａ，１２ａ，１３ａ…第１延長部
１１ｂ，１１ｂ，１１ｂ…第２延長部
２１…位相シフタ
１２１…シフタパターン像
１０…アクティブ領域
３１…トリムパターン
１３１…トリムパターン像
【図１】
2007286427.tif 000003
【図２】
2007286427.tif 000004
【図３】
2007286427.tif 000005
【図４】
2007286427.tif 000006
【図５】
2007286427.tif 000007
【図６】
2007286427.tif 000008
【図７】
2007286427.tif 000009
【図８】
2007286427.tif 000010
【図９】
2007286427.tif 000011
【図１０】
2007286427.tif 000012
【図１１】
2007286427.tif 000013
【図１２】
2007286427.tif 000014
【図１３】
2007286427.tif 000015
【図１４】
2007286427.tif 000016