(57)【要約】【課題】複数のソースドライバＩＣを用いて駆動される液晶表示パネルの画質を向上することができる。【解決手段】本発明による階調電圧発生回路は、複数の画素Ｐを駆動するための複数のソースドライバＩＣ１０Ａの各々に設けられた階調電圧発生回路４Ａである。本発明による階調電圧発生回路４Ａは、ノードＮを介して直列接続された複数の抵抗Ｒを備える階調抵抗群と、出力端が階調抵抗群の一端に接続され、階調抵抗群に基準供給電圧を供給する電圧フォロワ４３とを具備する。ノード及び階調抵抗群の一端は、基準供給電圧に基づく階調電圧Ｖｇ１〜ＶｇｎをＤ／Ａコンバータ３に供給する。又、電圧フォロワ４３−１の正転入力端子４４−１と、他の電圧フォロワ４３−２の正転入力端子４４−２は、外部の定電圧源４００Ａに共通接続される。ノードＮ−１は、他の階調抵抗群におけるノードＮ−２に接続される。【選択図】図５
2007286525.tif 000002
【特許請求の範囲】
【請求項１】
データ線を駆動するドライバＩＣに設けられ、
ノードを介して直列に接続される複数の抵抗を備える階調抵抗回路と、
出力端が前記階調抵抗回路の一端に接続され、正転入力端子が電源に接続され、前記電源から供給される基準供給電圧に応じた基準電圧を前記階調抵抗回路の一端に供給する第１の電圧バッファとを具備し、
前記基準電圧に応じて、前記ノードから前記データ線を駆動するための階調電圧が供給され、
前記ドライバＩＣが複数提供される場合、
複数の前記第１の電圧バッファの正転入力端子は、前記電源に共通接続され、
同じ階調電圧を供給する前記ノードは、相互に接続される
階調電圧発生回路。
【請求項２】
請求項１に記載の階調電圧発生回路において、
前記階調抵抗回路の一端と前記第１の電圧バッファの出力端との間に設けられる抵抗を更に具備し、
前記ドライバＩＣが複数提供される場合、
複数の前記階調抵抗回路の一端は、相互に接続される
階調電圧発生回路。
【請求項３】
請求項２に記載の階調電圧発生回路において、
出力端が前記ノードに接続され、正転入力端子が電源に接続され、前記電源から供給される基準供給電圧に応じた基準電圧を前記ノードに供給する第２の電圧バッファと、
前記ノードと前記電圧バッファとの間に設けられる抵抗とを更に具備し、
前記ドライバＩＣが複数提供される場合、
複数の前記第２の電圧バッファの正転入力端子は、前記電源に共通接続される
階調電圧発生回路。
【請求項４】
請求項１から３いずれか１項に記載の階調電圧発生回路において、
前記階調抵抗回路は、複数のノードを介して直列接続された複数の抵抗を備え、
複数の前記第２の電圧バッファの出力端は前記複数のノードに接続され、正転入力端子は複数の電源に接続され、前記複数の電源からそれぞれ供給される所定の基準供給電圧に応じた基準電圧を接続するノードにし、
前記複数の第２の電圧バッファと前記複数のノードとの間に複数の抵抗が設けられ、
前記ドライバＩＣが複数提供される場合、
同じ階調電圧を供給する前記複数のノードは、相互に接続される
階調電圧発生回路。
【請求項５】
請求項１に記載の階調電圧発生回路において、
前記複数の第１の電圧バッファの出力端同士は開放される
階調電圧発生回路。
【請求項６】
請求項１から５いずれか１項に記載の階調電圧発生回路において、
前記階調抵抗回路の一端に接続され、第１の基準供給電圧が供給される電圧バッファと、
前記階調抵抗回路の他端に接続され、前記第１の基準供給電圧より低電圧の第２の基準供給電圧が供給される電圧バッファとを備える
階調電圧発生回路。
【請求項７】
請求項１から６いずれか１項に記載の階調電圧発生回路と、
前記階調電圧発生回路から供給される階調電圧を選択し、アナログ信号に変換するＤ／Ａコンバータと、
前記Ｄ／Ａコンバータで変換された階調電圧に基づきデータ線を駆動する出力アンプ部とを具備する
ドライバＩＣ。
【請求項８】
請求項７に記載のドライバＩＣを複数有するドライバと、
複数のデータ線と複数の走査線と、前記複数のデータ線と前記複数の走査線との交点領域に設けられた複数の画素とを有する液晶パネルと、
前記複数の走査線を駆動するゲートドライバとを具備し、
前記複数のドライバＩＣは前記ノードを介して並列に接続され、前記複数のデータ線を介して前記画素を駆動する
液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、階調電圧発生回路、ドライバＩＣ、及び液晶表示装置に関し、特に、複数のＬＣＤドライバＩＣが設けられたドライバによって、画素が駆動される液晶表示装置に関する。
【背景技術】
【０００２】
近年、カラー液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）は多階調化が進み、６ビットの２６万色から、８ビットの１６７０万色表示に移行している。更には１０ビットの１０億色の製品が開発されている。そうした中で、γ特性を決定する階調電源回路（階調電圧発生回路）は、液晶パネル毎の特性に合わせた電圧を発生させるために重要な基盤回路の一つである。従来は、液晶用ドライバ（以下、ＬＣＤドライバと称す）のγ特性を調整するため、ＬＣＤドライバ用ＩＣの外部に設けられた階調電源用ＩＣを使っていた。
【０００３】
しかし、昨今、価格低減のため、この外部に設けられていた階調電源回路は、液晶パネルを駆動する複数の液晶用ドライバＩＣのそれぞれに内蔵されて用いられている。この場合、階調電源回路を構成するアンプによるオフセット電圧により、各液晶ドライバＩＣから出力される階調電圧はそれぞれ異なる値を示す。このため、いわゆるブロックムラという不具合が発生するという問題があった。特に、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）にＬＣＤドライバを貼り付けて配線する場合はその配線抵抗は大きい。このため、γ特性を決定するγ抵抗に流れる電流によって、ＬＣＤドライバＩＣ毎にγ特性が変わってしまい、ブロックムラを引き起こす大きな要因となる。
【０００４】
階調電源回路用の演算増幅器は、一般的には６ビット品で正側５個、負側５個のアンプをもち、また８ビット品では正側９個、負側９個のアンプを持つ。そして、これらのアンプは、電源効率が考慮され、電源電位またはグランド電位（ＧＮＤ）近辺まで出力することが可能なアンプである。又、階調電源回路は、専用ＩＣとしてＬＣＤドライバＩＣの外部に設けられることも多いが、ＬＣＤドライバＩＣに内蔵される場合もある。この場合、ＣＭＯＳでアンプを構成しなければならないため、ドライバの駆動能力は制限される。
【０００５】
図１は、従来技術によるＬＣＤソースドライバ１１００Ａ及びＬＣＤパネル１３００の構成を示すブロック図である。図１を参照して、従来技術によるＬＣＤソースドライバ１１００Ａは、それぞれがディジタル表示信号Ｒ、Ｇ、Ｂ（例えば６ビットディジタル信号）を外部より取り込むデータレジスタ１１と、ストローブ信号ＳＴに同期してディジタル表示信号をラッチするラッチ回路１２と、並列ｎ段のディジタル／アナログ変換器よりなるＤ／Ａコンバータ１３と、液晶の特性に応じたガンマ変換特性をもつ階調電圧発生回路１４と、Ｄ／Ａコンバータ１３から出力される電圧をバッファする出力アンプ部１５とを備えている。ここで出力アンプ部１５は、ｎ個の電圧フォロワ１５１〜１５ｎを備えている。
【０００６】
ＬＣＤパネル１３００は、データ線と走査線との交差領域に設けられる薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）１６１〜１６ｎを備える。又、ＴＦＴ１６１〜１６ｎに接続される画素容量１７１〜１７ｎを備える。ここで、ＴＦＴ１６１〜１６ｎのゲートは走査線に接続され、ソースはデータ線に接続されている。又、画素１７１〜１７ｎの一端は、ＴＦＴ１６１〜１６ｎのドレインに接続され、他端はＣＯＭ端子に接続されている。図１では、走査線１本に接続されるＴＦＴ１６１〜１６ｎ及び画素容量１７１〜１７ｎが模式的に示されている。通常、ＬＣＤパネル１３００は複数本の走査線を有し、この走査線とデータ線に接続されたＴＦＴ１６１〜１６ｎ及び画素容量１７１〜１７ｎがアレイ状に設けられる。不図示のＬＣＤゲートドライバは、走査線に接続されたＴＦＴ１６１〜１６ｎのゲートを走査線毎に順次駆動していく。Ｄ／Ａコンバータ１３は、ラッチ回路１２の６ビットディジタル表示信号を、Ｄ／Ａ変換して、Ｎ個の電圧フォロワ１５１〜１５ｎに供給し、ＴＦＴ１６１〜１６ｎを介して画素容量１７１〜１７ｎとして動作する液晶素子（画素）にデータ信号を供給する。
【０００７】
ここで、階調電圧発生回路１４はデータ線を駆動するデータ信号の基準電圧となる階調電圧を発生する。Ｄ／Ａコンバータ１３では、不図示のＲＯＭスイッチ等によって構成されるデコーダによって階調電圧の選択が行われる。従来技術、例えば特許第２５９０４５６号に記載の階調電圧発生回路は、抵抗ラダー回路を備えている（特許文献１参照）。この抵抗ラダー回路は、各階調電圧の出力点におけるインピーダンスを下げるため、かつ階調電圧の電圧値を微調整するため電圧フォロワで駆動される。
【０００８】
図２は、従来技術による階調電圧発生回路１４の構成を示すブロック図である。図２を参照して、階調電圧発生回路１４は、ＬＣＤソースドライバ１１００Ａに内蔵される内蔵抵抗ラダー回路１１０２と、ＬＣＤソースドライバ１１００Ａの外部に設けられる外部抵抗ラダー回路１４０１と、電圧フォロワとして機能する複数のオペアンプ（オペレーショナルアンプ；演算増幅器）ＯＰ１〜ＯＰｎを備えるバッファアンプ１１０１と、基準供給電圧Ｖｒを出力する定電圧発生回路とを備えている。ここで、内蔵抵抗ラダー回路１１０２はオペアンプＯＰ１〜ＯＰｎの出力端に接続され、相互に直列接続している抵抗Ｒ１〜Ｒｎ−１を備えている。又、外部抵抗ラダー回路１４０１は、定電圧発生回路と直列接続された抵抗Ｒ０’〜Ｒｎ−１’を備える。抵抗Ｒ０’〜Ｒｎ−１’はオペアンプＯＰ１〜ＯＰｎの正転端子に接続されている。
【０００９】
オペアンプＯＰ１〜ＯＰｎは、外部抵抗ラダー回路１４０１内の抵抗Ｒ０’〜Ｒｎ−１’におけるタップ電圧に応答して階調電圧Ｖｇ１〜Ｖｇｎを出力する。ここで、外部抵抗ラダー回路１４０１内の抵抗Ｒ０’〜Ｒｎ−１’は可変抵抗であり、この抵抗値を変化させることでオペアンプＯＰ１〜ＯＰｎに与えるタップ電圧は調整される。この際、外部抵抗ラダー回路１４０１から出力される階調電圧Ｖｇ１〜ＶｇｎがＬＣＤパネル１３００の特性に対して最適な電圧となるように、オペアンプＯＰ１〜ＯＰｎに与える電圧は調整される。
【００１０】
階調電圧発生回路１４に供給される基準供給電圧Ｖｒは、グランド電位ＧＮＤと電源電位Ｖｒとの電位差である。基準供給電圧Ｖｒは、例えばバンドギャップリファレンス等の安定した外部の定電圧発生回路によって与えられる。階調電圧Ｖｇｎ、Ｖｇｎ−１、Ｖｇｎ−２、・・・、Ｖｇ２、Ｖｇ１はそれぞれ、ラダー抵抗Ｒ０’、Ｒ１’、Ｒ２’、・・・、Ｒｎ−２’、Ｒｎ−１’によって、最終的に決定される。すなわち、階調電圧Ｖｇｎ、Ｖｇｎ−１、Ｖｇｎ−２、・・・、Ｖｇ２、Ｖｇ１は、以下のように求められる。
Ｖｇｎ＝Ｖｒ
Ｖｇｎ−１＝Ｖｒ｛（Ｒｎ−２’＋Ｒｎ−３’＋・・・＋Ｒ０’）／（Ｒｎ−１’＋Ｒｎ−２’＋Ｒｎ−３’＋・・・＋Ｒ０’）｝
・・・
Ｖｇ１＝Ｖｒ｛Ｒ０’／（Ｒｎ−１’＋Ｒｎ−２’＋Ｒｎ−３’＋・・・＋Ｒ０’）｝
【００１１】
ここで、ＬＣＤソースドライバ１０内部で階調電圧Ｖｇ１〜Ｖｇｎを決定する抵抗Ｒ１〜Ｒｎ−１の各抵抗比と、外部において階調電圧Ｖｇ１〜Ｖｇｎを決定する抵抗Ｒ１’〜Ｒｎ−１’の各抵抗比とが同一であれば、オペアンプＯＰ２〜ＯＰｎ−１の出力電流は零となる。
【００１２】
しかしながら、ＧＮＤ側から数えてｎ番目のオペアンプＯＰｎ（最高電圧の階調電圧Ｖｇｎを出力するオペアンプ）の出力電流Ｉｎは吐き出し方向で、次式（１）で与えられる。
Ｉｎ＝（Ｖｇｎ―Ｖｇ１）／（Ｒ１＋Ｒ２＋・・・＋Ｒｎ−１）            （１）
又、ＧＮＤ側から数えて１番目のオペアンプＯＰ１（最低電圧の階調電圧Ｖｇ１を出力するオペアンプ）の出力電流Ｉ１は、吸い込み方向で、次式（２）で与えられる。
Ｉ１＝（Ｖｇｎ―Ｖｇ１）／（Ｒ１＋Ｒ２＋・・・＋Ｒｎ−１）            （２）
従って、オペアンプＯＰｎとオペアンプＯＰ１の各アンプは、出力電流Ｉｎ、Ｉ１をそれぞれ駆動できる出力段として設計しなければならない。特に、ＭＯＳトランジスタで設計する場合は、駆動能力を決めるトランジスタの相互コンダクタンスｇｍがバイポーラトランジスタと比較して小さいので、注意が必要である。
【００１３】
又、特開平１０−１４２５８２号公報に、液晶階調電圧発生回路におけるオペアンプの出力ダイナミックレンジの縮小を改善する技術が開示されている（特許文献２参照）。
【００１４】
一方、複数のＬＣＤドライバＩＣを並列接続して液晶に表示する階調を増加するＬＣＤドライバが特開平５−１１９７４４号に記載されている（特許文献３参照）。図３は、階調電圧発生回路が内蔵されたＬＣＤソースドライバＩＣを２個用いたＬＣＤソースドライバ１１００Ｂの構成を示すブロック図である。図３を参照して、ＬＣＤソースドライバ１１００Ｂは、第１ＬＣＤソースドライバＩＣ１１０−１と第２ＬＣＤソースドライバＩＣ１１０−２とを備える。第１ＬＣＤソースドライバＩＣ１１０−１は、階調電圧発生回路１４’−１、データレジスタ１１−１、ラッチ回路１２−１、Ｄ／Ａコンバータ１３−１、出力アンプ部１５−１とを具備する。階調電圧発生回路１４’−１は、ラダー抵抗Ｒ１−１〜Ｒ（ｎ／２）−１−１で構成される負側階調抵抗群１４２−１と、ラダー抵抗Ｒ（ｎ／２）＋１−１〜Ｒｎ−１−１で構成される正側階調抵抗群１４１−１と、負側階調抵抗群１４２−１に接続され、電圧フォロワとして機能するオペアンプ１４３１−１及び１４３２−１と、正側階調抵抗群１４１−１に接続され、電圧フォロワとして機能するオペアンプ１４３３−１及び１４３４−１とを備えている。第２ＬＣＤソースドライバＩＣ１１０−２の構成は、第１ＬＣＤソースドライバＩＣ１１０−１と同様な構成であり、各構成の符号は第１ＬＣＤソースドライバＩＣ１１０−１の構成に付された符号の追い番を２に換えた符号が付される。
【００１５】
ここで、オペアンプ１４３４−１及びオペアンプ１４３４−２の正転入力端子は、第１の定電圧源ＶＨ＋に接続され、オペアンプ１４３３−１及びオペアンプ１４３３−２の正転入力端子は、第１の定電圧源ＶＨ＋よりも低い電圧を供給する第２の定電圧源ＶＬ＋に接続されている。このため、オペアンプ１４３４−１は、正側階調抵抗群１４１−１における最も高い電圧を正側階調抵抗群１４１−１に供給する。同様に、オペアンプ１４３４−２は、正側階調抵抗群１４１−２における最も高い電圧を正側階調抵抗群１４１−２に供給する。又、オペアンプ１４３３−１は正側階調抵抗群１４１−１における最も低い電圧を正側階調抵抗群１４１−１に供給する。同様に、オペアンプ１４３３−２は、正側階調抵抗群１４１−２における最も低い電圧を正側階調抵抗群１４１−２に供給する。更に、オペアンプ１４３２−１及びオペアンプ１４３２−２の正転入力端子は、第３の定電圧源ＶＨ−に接続され、オペアンプ１４３１−１及びオペアンプ１４３１−２の正転入力端子は第３の定電圧源ＶＨ−よりも低い電圧を供給する第４の定電圧源ＶＬ−に接続されている。このため、オペアンプ１４３２−１は負側階調抵抗群１４２−１における最も高い電圧を負側階調抵抗群１４２−１に供給する。同様に、オペアンプ１４３２−２は、負側階調抵抗群１４２−２における最も高い電圧を負側階調抵抗群１４２−２に供給する。又、オペアンプ１４３１−１は負側階調抵抗群１４２−１における最も低い電圧を負側階調抵抗群１４２−１に供給する。同様に、オペアンプ１４３１−２は、負側階調抵抗群１４２−２における最も低い電圧を負側階調抵抗群１４２−２に供給する。又、２つ以上のＬＣＤソースドライバＩＣが用いられる時には、それぞれに設けられたオペアンプ１４３の正転入力端子は各々電源に共通接続されている。
【００１６】
第１〜第４の定電圧源ＶＨ＋、ＶＬ＋、ＶＨ−、ＶＬ−では通常、抵抗分割で構成されるためインピーダンスが高い。このためにバッファアンプが必要となる。ここでは、オペアンプ１４３１〜１４３４がバッファアンプの役割を果たす。ＬＣＤパネルは、このような構成によるＬＣＤソースドライバ１１００Ｂからの出力に応答して輝度を変更する。例えば、ノーマリーホワイトタイプのＬＣＤパネルにおいては、正側階調の高電圧側が黒レベルに、低電圧側が白レベルに相当し、負側階調の低電圧側が黒レベルに、高電圧側が白レベルに相当するように第１〜第４の電圧ＶＨ＋、ＶＬ＋、ＶＨ−、ＶＬ−の値が設定される。
【特許文献１】特許第２５９０４５６号
【特許文献２】特開平１０−１４２５８２号公報
【特許文献３】特開平５−１１９７４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上述のように従来技術では、ＬＣＤソースドライバが複数のＬＣＤソースドライバＩＣを備えることで、各ＬＣＤソースドライバＩＣ内のラダー抵抗のバラツキにより、各抵抗の精度にバラツキが生じる。このため各ドライバＩＣ間で階調特性が異なり、ブロックムラという表示異常が発生してしまう。更にはＬＣＤドライバに内蔵されている階調電源用演算増幅器のオフセット電圧の相違により、各ＬＣＤドライバＩＣ間で異なった階調電圧を発生し、これが原因でブロックムラの表示異常を起こす可能性がある。
【００１８】
詳細には、階調電圧は各ＬＣＤソースドライバＩＣに内蔵される抵抗分割で決定される。当然のことながらこの分割抵抗比はＬＣＤソースドライバＩＣ毎にばらつく。その結果、ＬＣＤソースドライバＩＣ毎に階調特性が異なる。このため、第１ＬＣＤソースドライバＩＣ１１０−１の階調特性と第２ＬＣＤドライバＩＣ１１０−２の階調特性が異なったものとなる。この場合、２つのドライバＩＣを並べて接続し、それぞれからの階調電圧に基づいたデータ信号によって液晶パネルを駆動すると、各ドライバＩＣが駆動するＬＣＤパネルの境目を人間の目で認識可能となってしまう。尚、人間の目は液晶の電圧で１０ｍＶ差があると異なった階調として認識すると言われている。
【００１９】
これらの問題を解決するために階調電源用演算増幅器の出力同士を共通接続することが求められている。しかしながら、従来技術では、階調電源用演算増幅器を構成する演算増幅器の各々におけるオフセット電圧は異なるため、出力がショートされると電源用演算増幅器は異常動作する。このため、階調電源用演算増幅器の出力同士を接続することは難しい。従って、従来技術では、階調電圧発生回路を内蔵したＬＣＤドライバＩＣ同士を共通接続することは困難となっている。
【課題を解決するための手段】
【００２０】
上記の課題を解決するために、本発明は、以下に述べられる手段を採用する。その手段を構成する技術的事項の記述には、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために、［発明を実施するための最良の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲を限定的に解釈するために用いてはならない。
【００２１】
本発明による第１の態様に係る階調電圧発生回路（４Ａ）は、ドライバＩＣ（１０Ａ）に設けられ、データ線（Ｘ）を駆動するための階調電圧（Ｖｇ１〜Ｖｇｎ）を供給する。階調電圧発生回路（４Ａ）は、ノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）を介して直列接続された複数の抵抗（Ｒ１〜Ｒｎ−１）を備える階調抵抗回路（４１、４２）と、出力端が階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）に接続され、正転入力端子（４４１〜４４４）が電源（４００Ａ）に接続される第１の電圧バッファ（４３１〜４３４）とを具備する。第１の電圧バッファ（４３１〜４３４）は、電源（４００Ａ）の基準供給電圧（ＶＨ＋、ＶＬ＋、ＶＨ−、ＶＬ）に応じた基準電圧を階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）に供給する。階調電圧発生回路（４Ａ）は、この基準電圧に応じて、ノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）からデータ線（Ｘ）を駆動するための階調電圧（Ｖｇ２〜Ｖｇ（ｎ／２）−１、Ｖｇ（ｎ／２）＋２〜Ｖｇｎ−１）を供給する。ここで、ドライバＩＣ（１０Ａ）が複数提供される場合、複数の第１の電圧バッファ（４３１〜４３４）の正転入力端子（４４１〜４４４）は、電源（４００Ａ）に共通接続される。例えば、第１ＬＣＤソースドライバＩＣ（１０Ａ−１）の正転入力端子（４４１−１〜４４４−１）と、第２ＬＣＤソースドライバＩＣ（１０Ａ−２）の正転入力端子（４４１−２〜４４４−２）とは電源（４００Ａ）に共通接続される。又、複数のドライバＩＣ（１０Ａ）において同じ階調電圧（Ｖｇ２〜Ｖｇ（ｎ／２）−１、Ｖｇ（ｎ／２）＋２〜Ｖｇｎ−１）を供給するノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）は、相互に接続される。例えば、第１ＬＣＤソースドライバＩＣ（１０Ａ−１）のノード（Ｎ２−１〜Ｎ（ｎ／２）−１−１、Ｎ（ｎ／２）＋２−１〜Ｎｎ−１−１）と、第２ＬＣＤソースドライバＩＣ（１０Ａ−２）のノード（Ｎ２−２〜Ｎ（ｎ／２）−１−２、Ｎ（ｎ／２）＋２−２〜Ｎｎ−１−２）とは相互に接続される。ノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）及び階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）は、Ｄ／Ａコンバータ（３）に接続され、基準供給電圧（ＶＨ＋、ＶＬ＋、ＶＨ−、ＶＬ−）に基づく階調電圧（Ｖｇ１〜Ｖｇｎ）をＤ／Ａコンバータ（３）に供給する。Ｄ／Ａコンバータ（３）は、入力される表示データに基づき階調電圧（Ｖｇ１〜Ｖｇｎ）を選択し、アナログ変換する。
【００２２】
又、第１の態様に係る階調電圧発生回路（４Ａ）は、階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）と第１の電圧バッファ（４３１〜４３４）の出力端との間に設けられる抵抗（Ｒａ１〜Ｒａ４）を更に具備する。又、ドライバＩＣ（１０Ａ）が複数提供される場合、複数の階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎｎ／２、Ｎ（ｎ／２）＋１、Ｎｎ）は、相互に接続される。例えば、第１ＬＣＤソースドライバＩＣ（１０Ａ−１）の階調抵抗回路（４１−１、４２−１）の一端（Ｎ１−１、Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋１−１、Ｎｎ−１）は、第２ＬＣＤソースドライバＩＣ（１０Ａ−２）の階調抵抗回路（４１−２、４２−２）の一端（Ｎ１−２、Ｎ（ｎ／２）−２、Ｎ（ｎ／２）＋１−２、Ｎｎ−２）と、相互に接続される。このように、階調電源（４００Ａ）用の電圧バッファ（４３）の出力端と階調電圧決定用の階調抵抗回路（４１、４２）との間に電流制限用の抵抗（Ｒａ）を挿入することで、電圧バッファ（４３）の出力端同士が短絡しないように各階調電圧（Ｖｇ１〜Ｖｇｎ）の供給ノード（Ｎ１〜Ｎｎ）を接続することができる。このため、電圧バッファ間の不要な電流の発生を防ぐことができる。又、各ドライバＩＣ（１０Ａ）間における階調電圧（Ｖｇ１〜Ｖｇｎ）のばらつきを抑制することができる。
【００２３】
本発明による第２の態様に係る階調電圧発生回路（４Ｂ）は、ドライバＩＣ（１０Ｂ）に設けられ、データ線（Ｘ）を駆動するための階調電圧（Ｖｇ１〜Ｖｇｎ）を供給する。階調電圧発生回路（４Ｂ）は、ノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）を介して直列接続された複数の抵抗（Ｒ１〜Ｒｎ−１）を備える階調抵抗回路（４１、４２）と、出力端が階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）に接続され、正転入力端子（４６１、４６（ｍ／２）、４６（ｍ／２）＋１、４６ｍ）が電源に接続される第１の電圧バッファ（４５１、４５（ｍ／２）、４５（ｍ／２）＋１、４５ｍ）とを具備する。第１の電圧バッファ（４５１、４５（ｍ／２）、４５（ｍ／２）＋１、４５ｍ）は、電源の基準供給電圧（Ｖ１、Ｖ（ｍ／２）、Ｖ（ｍ／２）＋１、Ｖｍ）に応じた基準電圧を階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）に供給する。階調電圧発生回路（４Ｂ）は、この基準電圧に応じて、ノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）からデータ線（Ｘ）を駆動するための階調電圧（Ｖｇ２〜Ｖｇ（ｎ／２）−１、Ｖｇ（ｎ／２）＋２〜Ｖｇｎ−１）を供給する。ここで、ドライバＩＣ（１０Ｂ）が複数提供される場合、複数の第１の電圧バッファ（４５１、４５（ｍ／２）、４５（ｍ／２）＋１、４５ｍ）の正転入力端子（４６１、４６（ｍ／２）、４６（ｍ／２）＋１、４６ｍ）は、電源（４００Ｂ）に共通接続される。例えば、第１ＬＣＤソースドライバＩＣ（１０Ｂ−１）の正転入力端子（４６１−１、４６（ｍ／２）−１、４６（ｍ／２）＋１−１、４６ｍ−１）と、第２ＬＣＤソースドライバＩＣ（１０Ｂ−２）の正転入力端子（４６１−２、４６（ｍ／２）−２、４６（ｍ／２）＋１−２、４６ｍ−２）とは電源に共通接続される。又、複数のドライバＩＣ（１０Ｂ）において同じ階調電圧（Ｖｇ２〜Ｖｇ（ｎ／２）−１、Ｖｇ（ｎ／２）＋２〜Ｖｇｎ−１）を供給するノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）は、相互に接続される。例えば、第１ＬＣＤソースドライバＩＣ（１０Ｂ−１）のノード（Ｎ２−１〜Ｎ（ｎ／２）−１−１、Ｎ（ｎ／２）＋２−１〜Ｎｎ−１−１）と、第２ＬＣＤソースドライバＩＣ（１０Ｂ−２）のノード（Ｎ２−２〜Ｎ（ｎ／２）−１−２、Ｎ（ｎ／２）＋２−２〜Ｎｎ−１−２）とは相互に接続される。ノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）及び階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）は、Ｄ／Ａコンバータ（３）に接続され、基準供給電圧（Ｖ１〜Ｖｍ）に基づく階調電圧（Ｖｇ１〜Ｖｇｎ）をＤ／Ａコンバータ（３）に供給する。Ｄ／Ａコンバータ（３）は、入力される表示データに基づき階調電圧（Ｖｇ１〜Ｖｇｎ）を選択しアナログ変換する。
【００２４】
又、第２の態様に係る階調電圧発生回路（４Ｂ）は、階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）と第１の電圧バッファ（４５１、４５（ｍ／２）、４５（ｍ／２）＋１、４５ｍ）との間に設けられる抵抗（Ｒａ１、Ｒａ（ｍ／２）、Ｒａ（ｍ／２）＋１、Ｒａｍ）を更に具備する。又、ドライバＩＣ（１０Ｂ）が複数提供される場合、複数の階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）は、相互に接続される。例えば、第１ＬＣＤソースドライバＩＣ（１０Ｂ−１）の階調抵抗回路（４１−１、４２−１）の一端（Ｎ１−１、Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋１−１、Ｎｎ−１）は、第２ＬＣＤソースドライバＩＣ（１０Ｂ−２）の階調抵抗回路（４１−２、４２−２）の一端（Ｎ１−２、Ｎ（ｎ／２）−２、Ｎ（ｎ／２）＋１−２、Ｎｎ−２）と相互に接続される。このように、階調電源用の電圧バッファ（４５）の出力端と階調電圧決定用の階調抵抗回路（４１、４２）との間に電流制限用の抵抗（Ｒａ）を挿入することで、電圧バッファ（４５）の出力端同士が短絡しないように各階調電圧（Ｖｇ１〜Ｖｇｎ）の供給ノード（Ｎ１〜Ｎｎ）を接続することができる。このため、電圧バッファ間の不要な電流の発生を防ぐことができる。又、各ドライバＩＣ（１０Ｂ）間における階調電圧（Ｖｇ１〜Ｖｇｎ）のばらつきを抑制することができる。
【００２５】
更に、第２の態様に係る階調電圧発生回路（１０Ｂ）は、出力端がノード（Ｎｉ〜Ｎ（ｎ／２）−ｉ＋１、Ｎ（ｎ／２）＋ｉ〜Ｎ（ｎ−ｉ）＋１）に接続され、正転入力端子（４６２〜４６（ｍ／２）−１、４６（ｍ／２）＋２〜４６ｍ−１）が電源（４００Ｂ）に接続され、電源（４００Ｂ）から供給される基準供給電圧（Ｖ２〜Ｖ（ｍ／２）−１、Ｖ（ｍ／２）＋２〜Ｖｍ−１）に応じた基準電圧をノード（Ｎｉ〜Ｎ（ｎ／２）−ｉ＋１、Ｎ（ｎ／２）＋ｉ〜Ｎ（ｎ−ｉ）＋１）に供給する第２の電圧バッファ（４５２〜４５（ｍ／２）−１、４５（ｍ／２）＋２〜４５ｍ−１）と、ノード（Ｎｉ〜Ｎ（ｎ／２）−ｉ＋１、Ｎ（ｎ／２）＋ｉ〜Ｎ（ｎ−ｉ）＋１）と第２の電圧バッファ（４５２〜４５（ｍ／２）−１、４５（ｍ／２）＋２〜４５ｍ−１）の出力端との間に設けられた抵抗（Ｒａ２〜Ｒａ（ｍ／２）−１、Ｒａ（ｍ／２）＋２〜Ｒａｍ−１）とを具備する。第２の態様に係るドライバＩＣ（１０Ｂ）が複数提供される場合、複数の第２の電圧バッファ（４５２〜４５（ｍ／２）−１、４５（ｍ／２）＋２〜４５ｍ−１）の正転入力端子（４６２〜４６（ｍ／２）−１、４６（ｍ／２）＋２〜４６ｍ−１）は、電源（４００Ｂ）に共通接続される。例えば、第１ＬＣＤソースドライバＩＣ（１０Ｂ−１）の第２の電圧バッファ（４５２−１〜４５（ｍ／２）−１−１、４５（ｍ／２）＋２−１〜４５ｍ−１−１）の正転入力端子（４６２−１〜４６（ｍ／２）−１−１、４６（ｍ／２）＋２−１〜４６ｍ−１−１）と、第２ＬＣＤソースドライバＩＣ（１０Ｂ−２）の第２の電圧バッファ（４５２−２〜４５（ｍ／２）−１−２、４５（ｍ／２）＋２−２〜４５ｍ−１−２）の正転入力端子（４６２−２〜４６（ｍ／２）−１−２、４６（ｍ／２）＋２−２〜４６ｍ−１−２）とは、電源（４００Ｂ）に共通接続される。
【００２６】
本発明による第３の態様に係る階調電圧発生回路（４Ｃ）は、ドライバＩＣ（１０Ｃ）に設けられ、データ線（Ｘ）を駆動するための階調電圧（Ｖｇ１〜Ｖｇｎ）を供給する。階調電圧発生回路（４Ｃ）は、ノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）を介して直列接続された複数の抵抗（Ｒ１〜Ｒｎ−１）を備える階調抵抗回路（４１、４２）と、出力端が階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）に接続され、正転入力端子（４４１、〜４４４）が電源（４００Ａ）に接続される第１の電圧バッファ（４３１〜４３４）とを具備する。第１の電圧バッファ（４３１〜４３４）は、電源（４００Ａ）の基準供給電圧（ＶＨ＋、ＶＬ＋、ＶＨ−、ＶＬ−）に応じた基準電圧を階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）に供給する。階調電圧発生回路（４Ｃ）は、この基準電圧に応じて、ノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）からデータ線（Ｘ）を駆動するための階調電圧（Ｖｇ２〜Ｖｇ（ｎ／２）−１、Ｖｇ（ｎ／２）＋２〜Ｖｇｎ−１）を供給する。ここで、ドライバＩＣ（１０Ｃ）が複数提供される場合、複数の第１の電圧バッファ（４３１〜４３４）の正転入力端子（４４１〜４４４）は、電源（４００Ａ）に共通接続される。例えば、第１ＬＣＤソースドライバＩＣ（１０Ｃ−１）の正転入力端子（４４１−１〜４４４−１）と、第２ＬＣＤソースドライバＩＣ（１０Ｃ−２）の正転入力端子（４４１−２〜４４４−２）とは電源に共通接続される。又、複数のドライバＩＣ（１０Ｃ）において同じ階調電圧（Ｖｇ２〜Ｖｇ（ｎ／２）−１、Ｖｇ（ｎ／２）＋２〜Ｖｇｎ−１）を供給するノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）は、相互に接続される。例えば、第１ＬＣＤソースドライバＩＣ（１０Ｃ−１）のノード（Ｎ２−１〜Ｎ（ｎ／２）−１−１、Ｎ（ｎ／２）＋２−１〜Ｎｎ−１−１）と、第２ＬＣＤソースドライバＩＣ（１０Ｃ−２）のノード（Ｎ２−２〜Ｎ（ｎ／２）−１−２、Ｎ（ｎ／２）＋２−２〜Ｎｎ−１−２）とは相互に接続される。ノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）及び階調抵抗回路（４１、４２）の一端（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）は、Ｄ／Ａコンバータ（３）に接続され、基準供給電圧（ＶＨ＋、ＶＬ＋、ＶＨ−、ＶＬ−）に基づく階調電圧（Ｖｇ１〜Ｖｇｎ）をＤ／Ａコンバータ（３）に供給する。Ｄ／Ａコンバータ（３）は、入力される表示データに基づき階調電圧（Ｖｇ１〜Ｖｇｎ）を選択しアナログ変換する。
【００２７】
又、複数のドライバＩＣ（１０Ｃ）が提供される場合、第３の態様の階調電圧発生回路（４Ｃ）の複数の第１の電圧バッファ（４３１〜４３４）の出力端同士は開放される。例えば、第１ソースドライバＩＣ（１０Ｃ−１）のノード（Ｎ１−１、Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋１−１、Ｎｎ−１）と第２ソースドライバＩＣ（１０Ｃ−２）のノード（Ｎ１−２、Ｎ（ｎ／２）−２、Ｎ（ｎ／２）＋１−２、Ｎｎ−２）は開放される。すなわち、第３の態様の階調電圧発生回路（４Ｃ）では、第１の態様の階調電圧発生回路（４Ａ）における抵抗Ｒａ１〜Ｒａ４を０Ωにした構成である。第３の態様の階調電圧発生回路（４Ｃ）では、電圧バッファ（４３）の出力端に抵抗を設ける事ができない場合に有効である。第３の態様の階調電圧発生回路（４Ｃ）では、電圧バッファ４３の出力同士がショート状態になって異常電流が流れることを防止する効果がある。
【００２８】
以上のように本発明による第１及び第２の態様の階調電圧発生回路（１０Ａ、１０Ｂ）、及びそれを用いた液晶表示装置は、階調抵抗回路（４１、４２）と電圧バッファ（４３、４５）の出力端との間に抵抗（Ｒａ）を設けて、複数個のドライバＩＣ（１０Ａ、１０Ｂ）間でこの抵抗（Ｒａ）と階調抵抗回路（４１、４２）とのノード（Ｎ１〜Ｎｎ）を含むすべてのノード同士を共通接続して異常電流の低減をすることができる。又、本発明による第３の態様の階調電圧発生回路（４Ｃ）、及びそれを用いた液晶表示装置では、階調抵抗回路（４１、４２）と電圧バッファ（４３）の出力端との間に抵抗を設けず、複数個のドライバＩＣ（１０Ｃ）間で電圧バッファ（４３）の出力端に接続されるノード（Ｎ１、Ｎ（ｎ／２）、Ｎ（ｎ／２）＋１、Ｎｎ）以外のノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）を共通接続することで電圧バッファ（４３）の出力端間における異常電流の発生を防止することができる。更に、複数個のドライバＩＣ間でノード（Ｎ２〜Ｎ（ｎ／２）−１、Ｎ（ｎ／２）＋２〜Ｎｎ−１）同士を共通接続することで、複数個のドライバＩＣでの階調電圧のばらつきが抑制されるという特徴を有する。
【発明の効果】
【００２９】
本発明によれば、複数のドライバＩＣを用いて駆動される液晶表示パネルの画質を向上することができる。又、液晶表示パネルにおける表示異常（ブロックムラ）を改善できる。
【発明を実施するための最良の形態】
【００３０】
以下、添付図面を参照しながら本発明の実施の形態を詳細に説明する。図面において同一、又は類似の参照符号は、同一、類似、又は等価な構成要素を示している。
【００３１】
（構成）
（液晶表示装置の全体構成）
図４は、本発明の実施形態に係る液晶表示装置の構成を示すブロック図である。図４を参照して、本発明による液晶表示装置は、ＬＣＤ（Ｌｉｑｕｉｄ  ｃｅｌｌ  Ｄｉｓｐｌａｙ）ソースドライバ１００、ＬＣＤゲートドライバ２００、ＬＣＤパネル３００、基準供給電圧発生回路４００とを具備している。ＬＣＤパネル３００上には、列方向に配列された複数のデータ線Ｘ１〜Ｘ２ｐ（ｐは２以上の自然数）、行方向に配列された複数の走査線Ｙ１〜Ｙｑ（ｑは２以上の自然数）、データ線Ｘ１〜Ｘ２ｐと走査線Ｙ１〜Ｙｑとの交差する領域に設けられた画素Ｐ１１〜Ｐ２ｐｑとを備えている。ここで、画素Ｐ１１〜Ｐ２ｐｑは、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）６１１〜６２ｐｑと画素容量７１１〜７２ｐｑとを備えている。ＴＦＴ６１１〜６２ｐｑのゲートは走査線Ｙ１〜Ｙｑに接続され、ソースはデータ線Ｘ１〜Ｘ２ｐに接続されている。又、画素７１１〜７２ｐｑの一端は、ＴＦＴ６１１〜６２ｐｑのドレインに接続され、他端はＣＯＭ端子を介してコモン電極に接続されている。以下において、例えば、データ線Ｘｐと走査線Ｙｑとが交差する位置に設けられた画素は、画素Ｐｐｑと記載される。
【００３２】
ＬＣＤソースドライバ１００は複数のＬＣＤソースドライバＩＣ１０を備え、ＬＣＤパネル３００におけるデータ線Ｘを駆動する。本実施の形態におけるＬＣＤソースドライバ１００は、一例として２つのＬＣＤソースドライバＩＣ１０−１、１０−２を備える。ＬＣＤソースドライバＩＣ１０−１は、データ信号を出力してデータ線Ｘ１〜Ｘｐを駆動し、ＬＣＤソースドライバＩＣ１０−２は、データ信号を出力してデータ線Ｘｐ＋１〜Ｘ２ｐを駆動する。以下、ＬＣＤソースドライバＩＣ１０−１、１０−２に設けられた構成等には、それぞれ追い番として“−１”、“−２”が付されて説明される。又、ＬＣＤソースドライバＩＣ１０−１とＬＣＤソースドライバＩＣ１０−２の区別をしない場合は、追い番が付されないで説明される。
【００３３】
各ＬＣＤソースドライバＩＣ１０は、ディジタル表示信号Ｒ、Ｇ、Ｂを外部より取り込むデータレジスタ１と、ストローブ信号ＳＴに同期してディジタル表示信号をラッチするラッチ回路２と、並列ｐ段のディジタル／アナログ変換器よりなるＤ／Ａコンバータ３と、液晶の特性に応じたガンマ変換特性をもつ階調電圧発生回路４と、Ｄ／Ａコンバータ３から出力される電圧をバッファする出力アンプ部５とを備えている。
【００３４】
階調電圧発生回路４は各画素Ｐの階調を指示するデータ信号の基準電圧となる階調電圧Ｖｇ１〜Ｖｇｎを発生する。階調電圧発生回路４は、ＬＣＤソースドライバ１００の外部に設けられた基準供給電圧発生回路４００から供給される基準供給電圧に基づいて階調電圧Ｖｇ１〜ＶｇｎをＤ／Ａコンバータ３に印加する。階調電圧Ｖｇ１〜Ｖｇｎの数ｎは任意であるが、６ビット製品の場合、例えばｎ＝１０の階調電圧Ｖｇ１〜Ｖｇ１０が出力される。ここでは省略されるが階調電圧Ｖｇは抵抗分割されてＤ／Ａコンバータ３に出力される。６ビット製品の場合、抵抗分割により６４階調分の階調電圧がＤ／Ａコンバータ３に印加される。Ｄ／Ａコンバータ３では、不図示のＲＯＭスイッチ等によって構成されるデコーダによって階調電圧の選択が行われる。又、選択した階調電圧をアナログ信号である表示信号に変換し、出力アンプ部５で増幅して各データ線Ｘに出力して各画素Ｐを駆動する。
【００３５】
後述するように、本発明による階調電圧回路４において階調電圧を発生するノードＮの一部又は全部は、他の階調電圧回路４の階調電圧を発生するノードＮの一部又は全部に共通接続され、同電位となる。このため、隣接するＬＣＤドライバＩＣ１０−１、１０−２から出力される同じ階調電圧に基づく表示信号の大きさを均等化し、ブロックムラを改善することができる。すなわち、本発明の特徴は、複数個のドライバＩＣ間で分割抵抗で定まる階調電圧のノード同士を共通接続し同電位とするところである。以下、本発明を第１〜第３の実施の形態で詳細に説明する。
【００３６】
（第１の実施の形態）
図４及び図５を参照して、本発明による液晶表示装置の第１の実施の形態が説明される。第１の実施の形態における液晶表示装置は、図４に示されるＬＣＤソースドライバ１００をＬＣＤソースドライバ１００Ａとし、基準供給電圧発生回路４００を基準供給電圧発生回路４００Ａとする構成である。
【００３７】
（第１の実施の形態におけるＬＣＤソースドライバ１００Ａの構成）
図５は、第１の実施の形態におけるＬＣＤソースドライバ１００Ａの構成を示すブロック図である。図５を参照して、ＬＣＤソースドライバ１００Ａは、第１ＬＣＤソースドライバＩＣ１０Ａ−１と第２ＬＣＤソースドライバＩＣ１０Ａ−２とを備える。ＬＣＤソースドライバＩＣ１０Ａは、階調電圧発生回路４Ａ、データレジスタ１、ラッチ回路２、Ｄ／Ａコンバータ３、出力アンプ部５を具備する。
【００３８】
階調電圧発生回路４Ａは、正側階調抵抗群４１、負側階調抵抗群４２、電圧フォロワを形成する演算増幅回路である４個のオペアンプ４３１〜４３４、及び４個の抵抗Ｒａ１〜Ｒａ４を備えている。負側階調抵抗群４２は、抵抗Ｒ１〜Ｒ（ｎ／２）−１で構成される。抵抗Ｒ１〜Ｒ（ｎ／２）−１は順にノードＮ２〜Ｎ（ｎ／２）−１を介して直列に接続される。又、抵抗Ｒ２に接続されていないＲ１の一端は、ノードＮ１を介して抵抗Ｒａ１に接続され、抵抗Ｒ（ｎ／２）−２に接続されていないＲ（ｎ／２）−１の一端は、ノードＮ（ｎ／２）を介して抵抗Ｒａ２に接続される。正側階調抵抗群４１は、抵抗Ｒ（ｎ／２）＋１〜Ｒｎ−１で構成される。抵抗Ｒ（ｎ／２）＋１〜Ｒｎ−１は順にノードＮ（ｎ／２）＋２〜Ｎｎ−１を介して直列に接続される。又、抵抗Ｒ（ｎ／２）＋２に接続されていないＲ（ｎ／２）＋１の一端は、ノードＮ（ｎ／２）＋１を介して抵抗Ｒａ３に接続され、抵抗Ｒｎ−２に接続されていないＲｎ−１の一端は、ノードＮｎを介して抵抗Ｒａ４に接続される。
【００３９】
オペアンプ４３１及び４３２の出力端は、それぞれ抵抗Ｒａ１及びＲａ２を介して負側階調抵抗群のノードＮ１及びＮ（ｎ／２）に接続される。又、オペアンプ４３３及び４３４の出力端は、それぞれ抵抗Ｒａ３及びＲａ４を介して正側階調抵抗群のノードＮ（ｎ／２）＋１及びＮｎに接続される。
【００４０】
ここで、基準供給電圧発生回路４００Ａは、定電圧源ＶＨ＋、ＶＬ＋、ＶＨ−、ＶＬ−を備えている。オペアンプ４３４の正転入力端子４４４は、定電圧源ＶＨ＋に接続され、オペアンプ４３３の正転入力端子４４３は、第１の定電圧源ＶＨ＋よりも低い電圧を供給する定電圧源ＶＬ＋に接続される。このため、オペアンプ４３４は、正側階調抵抗群４１において最も高い電圧をノードＮｎに供給する。同様にオペアンプ４３３は正側階調抵抗群４１において最も低い電圧をノードＮ（ｎ／２）＋１に供給する。更に、オペアンプ４３２の正転入力端子４４２は、第３の定電圧源ＶＨ−に接続され、オペアンプ４３１の正転入力端子４４１は第３の定電圧源ＶＨ−よりも低い電圧を供給する第４の定電圧源ＶＬ−に接続される。このため、オペアンプ４３３は負側階調抵抗群４２において最も高い電圧をノードＮ（ｎ／２）に供給する。同様に、オペアンプ４３１は負側階調抵抗群４２において最も低い電圧をノードＮ１に供給する。定電圧源ＶＨ＋、ＶＬ＋、ＶＨ−、ＶＬ−から供給される基準供給電圧の大きさは、例えば、ノーマリーホワイトタイプのＬＣＤパネルにおいては、正側階調抵抗群４１の高電圧側が白レベルに、低電圧側が黒レベルに相当し、負側階調抵抗群４２の低電圧側が黒レベルに、高電圧側が白レベルに相当するように第１〜第４の電圧ＶＨ＋、ＶＬ＋、ＶＨ−、ＶＬ−の値が設定される。
【００４１】
負側階調抵抗群４２及び正側階調抵抗群４１は、ノードＮ１〜Ｎｎを介してＤ／Ａコンバータ３に接続されている。各ノードＮ１〜Ｎｎは、オペアンプ４３１〜４３４から供給された電圧に基づく階調電圧Ｖｇ１〜ＶｇｎをＤ／Ａコンバータ３に供給する。一方、第１ＬＣＤソースドライバＩＣ１０Ａ−１におけるノードＮ１−１〜Ｎｎ−１と、対応する第２ＬＣＤソースドライバＩＣ１０Ａ−２におけるノードＮ１−２〜Ｎｎ−２とは共通接続されている。このため、第１ＬＣＤソースドライバＩＣ１０Ａ−１における階調電圧Ｖｇ１−１〜Ｖｇｎ−１と、下付番号が対応する第２ＬＣＤソースドライバＩＣ１０Ａ−２のＶｇ１−２〜Ｖｇｎ−２とはそれぞれ同電圧となる。
【００４２】
以上のように、本発明によるＬＣＤソースドライバ１００Ａでは、２つのＬＣＤソースドライバＩＣ１０Ａ−１、１０Ａ−２における各オペアンプ４３−１、４３−２の正転入力端子４４−１、４４−２は、基準供給電圧発生回路４００Ａに共通接続され、且つ、２つのＬＣＤソースドライバＩＣ１０Ａ−１、１０Ａ−２間は、階調電圧Ｖｇ１〜Ｖｇｎを供給するノードＮ１−１〜Ｎｎ−１とノードＮ１−２〜Ｎｎ−２で並列接続されている。又、各ＬＣＤソースドライバ１０Ａ内では、オペアンプ４３と正側階調抵抗群４１及び負側階調抵抗群４２との間に、オペアンプ４３−１とオペアンプ４３−２の出力端同士がショート状態になって異常電流が流れることを防止するための抵抗Ｒａが設けられている。
【００４３】
（第１の実施の形態におけるＬＣＤソースドライバ１００Ａの動作）
図５を参照して、抵抗Ｒａの抵抗値の設計例が示される。ここでは、ノードＮｎにおける階調電圧Ｖｇｎに注目して抵抗Ｒａの抵抗値の設計例が示される。ここで、階調電圧Ｖｇｎの電圧値をＶ＋１とする。すなわち、ＬＣＤソースドライバＩＣ１０の共通接続点であるノードＮｎ−１及びＮｎ−２における電圧値をＶ＋１とする。又、第１ＬＣＤソースドライバＩＣ１０Ａ−１におけるオペアンプ４３４−１のオフセット電圧をＶＩＯ１、第２ＬＣＤソースドライバＩＣ１０Ａ−２おけるオペアンプ４３４−２のオフセット電圧をＶＩＯ２、オペアンプ４３４の出力に付加された抵抗Ｒａ４の抵抗値をＲａ、正側階調抵抗群４１における全ての抵抗Ｒ（ｎ／２）＋１〜Ｒｎ−１の総抵抗値をＲ＋１とする。更に、オペアンプ４３３のオフセット電圧と、オペアンプ４３３の出力に接続されている付加抵抗Ｒａ３とによる影響を無視すると、ノードＮ（ｎ／２）＋１における電圧値はＶＬ＋となる。ここで、「重ねの理」の法則を用いるとＶ＋１は、以下のように計算される。
【数１】
2007286525.tif 000003
ここで、実際の設計ではＲａ＜＜Ｒ＋１／２なのでＲａ／／（Ｒ＋１／２）≒Ｒａとなり、上記のＶ＋１は近似的に、
【数２】
2007286525.tif 000004
となる。数２は、ノードＮｎからＤ／Ａコンバータ３に供給される階調電圧Ｖｇの値Ｖ＋１が、基準供給電圧ＶＨ＋に、２つのオペアンプ４３４−１、４３４−２におけるオフセット電圧の平均値（ＶＩＯ１＋ＶＩＯ２）／２を加えた値であることを示す。すなわち、ＬＣＤソースドライバＩＣ１０Ａ−１、１０Ａ−２の各々における階調電源用のオペアンプ４３のオフセット電圧は平均化され、共通の階調電圧で表示階調が決められる。このため、異なるＬＣＤソースドライバＩＣ１０Ａ−１、１０Ａ−２が、同じ基準供給電源に基づく階調電圧に応答してデータ線Ｘを駆動しても、ＬＣＤパネル３００にブロックムラが生じない。
【００４４】
次にオペアンプ４３に流れる電流値を検証する。オペアンプ４３に流れる出力電流値をＩＲａ１とすると、
【数３】
2007286525.tif 000005
となる。ここで、オペアンプ４３に流れる出力電流値ＩＲａ１は、オペアンプ４３の駆動電流範囲内である必要がある。例えば上式のＶＩＯ１−ＶＩＯ２が最大２０ｍＶと仮定しＲａを１００Ωとすると、ＩＲａ１は１００μＡとなる。
【００４５】
このようにしてオペアンプ４３におけるオフセット電圧に基づいて抵抗Ｒａの抵抗値Ｒａが決定される。このＲａは当然小さければ小さいほど所望の階調電圧Ｖｇに対する誤差は小さくなるが、逆に小さすぎるとオフセット電圧による不要な電流が大きくなる。すなわちこれらはトレードオフの関係になる。これらを勘案しながらＲａが最適設計されることが好ましい。
【００４６】
以上のように、階調電源用のオペアンプ４３の出力に抵抗Ｒａを挿入することで、上記の異常電流を防止するという効果に加え、オペアンプ４３における容量負荷に対する位相余裕を向上させるという効果もある。これはオペアンプ４３の帰還ループの外に抵抗を挿入することにより、耐負荷容量特性が向上することに起因する。
【００４７】
（第２の実施の形態）
（第２の実施の形態におけるＬＣＤソースドライバ１００Ｂの構成）
図６及び図７を参照して、本発明による液晶表示装置の第２の実施の形態が説明される。第２の実施の形態における液晶表示装置は、第１の実施の形態におけるＬＣＤソースドライバ１００Ａ、及び基準供給電圧発生回路４００Ａをそれぞれ、ＬＣＤソースドライバ１００Ｂ、及び基準供給電圧発生回路４００Ｂに替えた構成である。
【００４８】
図６は、第２の実施の形態におけるＬＣＤソースドライバ１００Ｂの構成を示すブロック図である。図７は、第２の実施の形態における階調電圧発生回路４Ｂの細部構成を示すブロック図である。図６を参照して、ＬＣＤソースドライバ１００Ｂは、第１ＬＣＤソースドライバＩＣ１０Ｂ−１と第２ＬＣＤソースドライバＩＣ１０Ｂ−２とを備える。ＬＣＤソースドライバＩＣ１０Ｂは、階調電圧発生回路４Ｂ、データレジスタ１、ラッチ回路２、Ｄ／Ａコンバータ３、出力アンプ部５を具備する。
【００４９】
階調電圧発生回路４Ｂは、正側階調抵抗群４１、負側階調抵抗群４２、電圧フォロワを形成する演算増幅回路であるオペアンプ４５１〜４５ｍ、及び抵抗Ｒａ１〜Ｒａｍを備えている。第２の実施の形態における階調電圧発生回路４Ｂは、第１の実施の形態における正側階調抵抗群４１及び負側階調抵抗群４２におけるノードＮ１〜Ｎｎの数ｎと同数又はそれ以下のｍ個のオペアンプ４５１〜４５ｍが設けられている。オペアンプ４５の数は、一般的には６ビット品で正側５個、負側５個の計１０個（ｍ＝１０）のオペアンプ４５が設けられる。あるいは、８ビット品では正側９個、負側９個の計１８個（ｍ＝１８）のオペアンプ４５が設けられる。又、オペアンプ４５１〜４５ｍの出力端は、抵抗Ｒａ１〜Ｒａｍを介してノードＮ１〜Ｎｎのいずれかと接続される。一方、基準供給電圧発生回路４００Ｂは、ｍ個の定電圧源Ｖ１〜Ｖｍを備えている。オペアンプ４５１〜４５ｍの正転入力端子４６１〜４６ｍは、定電圧源Ｖ１〜Ｖｍに接続される。ただし、同じ下付番号が付された抵抗Ｒａ、オペアンプ４５、正転入力端子４６、定電圧源Ｖの間で上記のように接続される。
【００５０】
負側階調抵抗群４２及び正側階調抵抗群４１は、ノードＮ１〜Ｎｎを介してＤ／Ａコンバータ３に接続されている。各ノードＮ１〜Ｎｎは、オペアンプ４５１〜４５ｎから供給された電圧に基づく階調電圧Ｖｇ１〜ＶｇｎをＤ／Ａコンバータ３に供給する。一方、第１ＬＣＤソースドライバＩＣ１０Ｂ−１におけるノードＮ１−１〜Ｎｎ−１と、第２ＬＣＤソースドライバＩＣ１０Ｂ−２におけるノードＮ１−２〜Ｎｎ−２とは共通接続されている。このため、第１ＬＣＤソースドライバＩＣ１０Ｂ−１における階調電圧Ｖｇ１−１〜Ｖｇｎ−１と、下付き番号が対応する第２ＬＣＤソースドライバＩＣ１０Ａ−２のＶｇ１−２〜Ｖｇｎ−２とはそれぞれ同電圧となる。
【００５１】
以上のように、本発明によるＬＣＤソースドライバ１００Ｂでは、第１ＬＣＤソースドライバＩＣ１０Ｂ−１内のオペアンプ４５−１の正転入力端子４６−１と、第２ＬＣＤソースドライバＩＣ１０Ｂ−２内のオペアンプ４５−２の正転入力端子４６−２とが、基準供給電圧発生回路４００Ｂの対応する電源Ｖ１〜Ｖｍに共通接続されている。又、２つのＬＣＤソースドライバＩＣ１０Ｂ−１、１０Ｂ−２間は、階調電圧Ｖｇ１〜Ｖｇｎを供給するノードＮ１−１〜Ｎｎ−１と、対応するノードＮ１−２〜Ｎｎ−２で並列接続されている。更に、オペアンプ４５の出力端に接続されるノードＮと、正側階調抵抗群４１及び負側階調抵抗群４２との間に、オペアンプ４５−１とオペアンプ４５−２同士がショート状態になって異常電流が流れることを防止するための抵抗Ｒａが設けられている。
【００５２】
図７を参照して、本発明による階調電圧発生回路４Ｂの構成の詳細が説明される。電圧フォロワであるオペアンプ４５の出力端は、通常、数個に１つの割合でノードＮに接続される。すなわち、ｍ個の基準供給電源によってｎ個の階調電圧を発生することができる。詳細には、オペアンプ４５１〜４５（ｍ／２）の出力端は、負側階調抵抗群４２の一端（ノードＮ１）から他端（ノードＮ（ｎ／２））まで数個（ｉ個）おきのノードＮに接続される。同様に、オペアンプ４５（ｍ／２）＋１〜４５ｍの出力端は、正側階調抵抗群４１の一端（ノードＮ（ｎ／２）＋１）から他端（ノードＮｎ）まで数個（ｉ個）おきのノードＮに接続される。例えば、オペアンプ４５１とオペアンプ４５２とよって、中間階調を含むｉ個の階調電圧Ｖｇ１〜ＶｇｉをノードＮ１〜Ｎｉから供給することができる。又、全てのノードＮ１〜Ｎｎは他のＬＣＤソースドライバ１０Ｂの対応するノードＮ１〜Ｎｎに接続されている。更に、上述のように、オペアンプ４５とオペアンプ４５に接続されたノードＮとの間は抵抗Ｒａが設けられている。
【００５３】
（第２の実施の形態におけるＬＣＤソースドライバ１００Ｂの動作）
第２の実施の形態におけるＬＣＤソースドライバ１００Ｂの動作は、基本的に第１の実施の形態と同じであるため詳細な説明は省略される。第２の実施の形態では、第１の実施の形態と同様に、異なるＬＣＤデータドライバＩＣ１０Ｂのオペアンプ４５の出力端同士を抵抗Ｒａを介して接続しているため、オペアンプ４５−１〜４５−２間で異常電流が発生することを防ぐことができる。このため、中間調レベルの階調信号Ｖｇを決定するｍ個のオペアンプ４５を備える構成であっても、複数のＬＣＤデータドライバＩＣ１０Ｂ間でオペアンプ４５の出力同士を接続することができる。更に、ＬＣＤソースドライバ１００Ｂ内で決められる階調特性を外部で設定可能な基準供給電圧Ｖ１〜Ｖｍで自由に決められる。又、第１の実施の形態で示されたように、第１ＬＣＤソースドライバＩＣ１０Ｂ−１と第２ＬＣＤソースドライバ１０Ｂ−２の各々の階調電源用のオペアンプ４５のオフセット電圧は平均化されるため、共通の階調電圧で表示階調が決められる。このため、異なるＬＣＤソースドライバＩＣ１０Ｂが、同じ基準供給電源に基づく階調電圧に応答してデータ線Ｘを駆動しても、ＬＣＤパネル３００にブロックムラが生じない。
【００５４】
（第３の実施の形態）
（第３の実施の形態におけるＬＣＤソースドライバ１００Ｃの構成）
図８を参照して、本発明による液晶表示装置の第３の実施の形態が説明される。第３の実施の形態における液晶表示装置は、第１の実施の形態におけるＬＣＤソースドライバ１００ＡをＬＣＤソースドライバ１００Ｃに替えた構成である。
【００５５】
図８は、第３の実施の形態におけるＬＣＤソースドライバ１００Ｃの構成を示すブロック図である。図８を参照して、ＬＣＤソースドライバ１００Ｃは、第１ＬＣＤソースドライバＩＣ１０Ｃ−１と第２ＬＣＤソースドライバＩＣ１０Ｃ−２とを備える。ＬＣＤソースドライバＩＣ１０Ｃは、階調電圧発生回路４Ｃ、データレジスタ１、ラッチ回路２、Ｄ／Ａコンバータ３、出力アンプ部５を具備する。
【００５６】
階調電圧発生回路４Ｃは、第１の実施の形態における階調電圧発生回路４Ａにおける抵抗Ｒａ１〜Ｒａ４を０Ωにし、ノードＮ１−１とノードＮ１−２、ノードＮ（ｎ／２）−１とノードＮ（ｎ／２）−２、ノードＮ（ｎ／２）＋１−１とノードＮ（ｎ／２）＋１−２、ノードＮｎ−１とノードＮｎ−２との間の接続のみを開放した構成である。第３の実施の形態では、オペアンプ４３の出力端に抵抗を設ける事ができない場合に有効である。この場合、オペアンプ４３の出力同士がショート状態になって異常電流が流れることを防止するために、第１の実施の形態においてオペアンプ４３が抵抗を介さずに他のＬＣＤソースドライバのオペアンプ４３の出力端に接続しているノードＮ間を解放し、それ以外のノードＮ間は共通接続されている。
【００５７】
（第３の実施の形態におけるＬＣＤソースドライバ１００Ｃの動作）
第３の実施の形態におけるＬＣＤソースドライバ１００Ｃの動作は、基本的に第１の実施の形態と同じであるため詳細な説明は省略される。第３の実施の形態では、階調電圧Ｖｇにおける最高電圧Ｖｇ（ｎ／２）又はＶｇｎと最低電圧Ｖｇ１又はＶｇ（ｎ／２）＋１を供給するノードＮ間でＬＣＤソースドライバＩＣ１０Ｃ−１とＬＣＤソースドライバ１０Ｃ−２とは開放されている。階調電圧における最高電圧Ｖｇ（ｎ／２）又はＶｇｎと最低電圧Ｖｇ１又はＶｇ（ｎ／２）＋１はＬＣＤモジュールの動作でいえば、白と黒表示に近いデータ線Ｘを駆動するための階調電圧である。この階調は感度が低く、ＬＣＤソースドライバ１０Ｃ間の多少の電圧誤差は階調誤差として認識しないので、ブロックムラとして認識されにくい。
【００５８】
以上のように、本発明によるＬＣＤソースドライバ１００によれば、複数のＬＣＤドライバＩＣ１０に内蔵する階調電源用オペアンプが異なるオフセット電圧を有していても、ＬＣＤパネル３００は表示異常（ブロックムラ）を生じない。又、オペアンプ４３における容量負荷に対する位相余裕を向上させるという効果が期待できる。
【００５９】
以上、本発明の実施の形態を詳述してきたが、具体的な構成は上記実施の形態に限られるものではなく、本発明の要旨を逸脱しない範囲の変更があっても本発明に含まれる。
【図面の簡単な説明】
【００６０】
【図１】図１は、従来技術による液晶表示装置の構成を示すブロック図である。
【図２】図２は、従来技術による階調電圧発生回路の構成を示すブロック図である。
【図３】図３は、複数のＬＣＤソースドライバＩＣを有する従来技術によるＬＣＤソースドライバの構成を示すブロック図である。
【図４】図４は、本発明による液晶表示装置の構成を示すブロック図である。
【図５】図５は、本発明によるＬＣＤソースドライバの第１の実施の形態における構成を示すブロック図である。
【図６】図６は、本発明によるＬＣＤソースドライバの第２の実施の形態における構成を示すブロック図である。
【図７】図７は、本発明による階調電圧発生回路の第２の実施の形態における構成を示すブロック図である。
【図８】図８は、本発明によるＬＣＤソースドライバの第３の実施の形態における構成を示すブロック図である。
【符号の説明】
【００６１】
１、１−１、１−２、１１、１１−１、１１−２：データレジスタ
２、２−１、２−２、１２、１２−１、１２−２：ラッチ回路
３、３−１、３−２、１３、１３−１、１３−２：Ｄ／Ａコンバータ
４、４Ａ、４Ｂ、４Ｃ、４−１、４−２、４Ａ−１、４Ａ−２、４Ｂ−１、４Ｂ−２、４Ｃ−１、４Ｃ−２、１４、１４−１、１４−２、１４’、１４’−１、１４’−２：階調電圧発生回路
５、５−１、５−２、１５、１５−１、１５−２：出力アンプ部
１５１〜１５ｎ：電圧フォロワ
６、６１１〜６２ｐｑ、１６１〜１６ｎ：ＴＦＴ
７、７１１〜７２ｐｑ、１７１〜１７ｎ：画素容量
Ｒ１〜Ｒａｍ：抵抗
４１−１、４１−２、１４１、１４１−１、１４１−２：正側階調抵抗群
４２−１、４２−２、１４２、１４２−１、１４２−２：負側階調抵抗群
４３１−１〜４３４−１、４３１−２〜４３４−２、４５１−１〜４５ｍ−１、４５１−２〜４５ｍ−２、ＯＰ１〜ＯＰｎ、１４３１−１〜１４３４−１、１４３１−２〜１４３４−２：オペアンプ
４４１−１〜４４４−１、４４１−２〜４４４−２、４６１−１〜４６ｍ−１、４６１−２〜４６ｍ−２：正転入力端子
１００、１００Ａ、１００Ｂ、１００Ｃ、１１００Ａ、１１００Ｂ：ＬＣＤソースドライバ
１０Ａ−１、１０Ａ−２、１０Ｂ−１、１０Ｂ−２、１０Ｃ−１、１０Ｃ−２、１１０−１、１１０−２：ＬＣＤソースドライバＩＣ
２００、１２００：ゲートドライバ
３００、１３００：ＬＣＤパネル
４００、４００Ａ、４００Ｂ、１４００：定電圧回路
Ｒ１〜Ｒｎ−１、Ｒ１−１〜Ｒｎ−１−１、Ｒ１−２〜Ｒｎ−１−２：内蔵階調抵抗
Ｒ０’〜Ｒｎ−１’：外部階調抵抗
ＶＨ＋、ＶＬ＋、ＶＨ−、ＶＬ−、Ｖ１〜Ｖｍ：定電圧源
Ｎ１−１〜Ｎｎ−１、Ｎ１−２〜Ｎｎ−２：ノード
Ｖｇ１〜Ｖｇｎ、Ｖｇ１−１〜Ｖｇｎ−１、Ｖｇ１−２〜Ｖｇｎ−２：階調電圧
Ｘ１〜Ｘ２ｐ：データ線
Ｙ１〜Ｙｑ：走査線
Ｐ、Ｐ１１〜Ｐ２ｐｑ
【図１】
2007286525.tif 000006
【図２】
2007286525.tif 000007
【図３】
2007286525.tif 000008
【図４】
2007286525.tif 000009
【図５】
2007286525.tif 000010
【図６】
2007286525.tif 000011
【図７】
2007286525.tif 000012
【図８】
2007286525.tif 000013