(57)【要約】【課題】  めっき用給電配線が基板表面パターン上に無く、基板配線設計自由度を向上させ、且つ高周波信号への影響の少ない半導体装置用多層基板を形成できる前記基板の部分めっき方法を提供することを目的とする。【解決手段】  絶縁基材３の表面に線状配線２とその端部に接続する配線用ビア１とが形成され、回路素子が形成された半導体チップを搭載する半導体装置用多層基板を製造する際に、基板表面上に形成された線状配線２を、半導体装置用多層基板の中央に配置される基準電位用ランドパターン４に、めっき用給電配線６により接続し、中間導体層９から基準電位用ビア５、基準電位用ランドパターン４を介して、線状配線２に給電を行うことにより、部分めっき処理を実行する。【選択図】      図２
2007042957.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基材の表面に線状配線が形成され、且つ内層にも導体層を備え、半導体チップが前記絶縁基材に搭載される半導体装置用多層基板の部分めっき方法であって、
前記内層の導体層と前記半導体装置用多層基板上のめっき部分を電気的に接続し、前記内層の導体層を給電経路として前記めっき部分に給電することにより、前記めっき部分にめっき処理を実行すること
を特徴とする半導体装置用多層基板の部分めっき方法。
【請求項２】
前記絶縁基材の表面に、前記内層の導体層と電気的に接続されたランドパターンを形成し、
前記ランドパターンと前記半導体装置用多層基板上のめっき部分を電気的に接続し、前記内層の導体層を給電経路として前記ランドパターンを介して前記めっき部分に給電することにより、前記めっき部分にめっき処理を実行し、めっき処理後、前記ランドパターンと前記めっき部分の電気的な接続を分離すること
を特徴とする請求項１の半導体装置用多層基板の部分めっき方法。
【請求項３】
前記ランドパターンと前記めっき部分を、導体配線により電気的に接続し、
めっき処理後、前記ランドパターンと前記めっき部分の電気的な接続を分離するとき、前記導体配線を機械的あるいは化学的に除去すること
を特徴とする請求項２の半導体装置用多層基板の部分めっき方法。
【請求項４】
前記絶縁基材の内層に、前記内層の導体層と前記半導体装置用多層基板上のめっき部分を電気的に接続する専用のめっき用ビアを形成し、
前記内層の導体層を給電経路として前記めっき用ビアを介して前記めっき部分に給電することにより、前記めっき部分にめっき処理を実行し、めっき処理後、前記めっき用ビアと前記めっき部分の電気的な接続を分離すること
を特徴とする請求項１の半導体装置用多層基板の部分めっき方法。
【請求項５】
めっき処理後、前記めっき用ビアと前記めっき部分の電気的な接続を分離するとき、前記めっき用ビアを機械的あるいは化学的に除去し、除去して形成された穴を穴埋め材により穴埋めすること
を特徴とする請求項４の半導体装置用多層基板の部分めっき方法。
【請求項６】
前記絶縁基材に、前記内層の導体層と電気的に接続されるビア周囲導体と、前記半導体装置用多層基板上のめっき部分に電気的に接続されるビア中心導体を有す二重構造ビアを設け、
前記二重構造ビアのビア周囲導体とビア中心導体を電気的に接続し、前記内層の導体層を給電経路として前記ビア周囲導体およびビア中心導体を介して前記めっき部分に給電することにより、前記めっき部分にめっき処理を実行し、めっき処理後、前記ビア周囲導体とビア中心導体の電気的な接続を分離すること
を特徴とする請求項１の半導体装置用多層基板の部分めっき方法。
【請求項７】
前記二重構造ビアのビア周囲導体とビア中心導体を、導体配線により電気的に接続し、
めっき処理後、前記ビア周囲導体とビア中心導体の電気的な接続を分離するとき、前記導体配線を機械的あるいは化学的に除去すること
を特徴とする請求項６の半導体装置用多層基板の部分めっき方法。
【請求項８】
前記絶縁基材に、前記内層の導体層と電気的に接続されるめっき用ビアと、前記半導体装置用多層基板上のめっき部分に電気的に接続される配線用ビアを短い間隔で並べて有す二重構造ビアを設け、
前記二重構造ビアのめっき用ビアと配線用ビアを電気的に接続し、前記内層の導体層を給電経路として前記めっき用ビアと配線用ビアを介して前記めっき部分に給電することにより、前記めっき部分にめっき処理を実行し、めっき処理後、前記めっき用ビアと配線用ビアの電気的な接続を分離すること
を特徴とする請求項１の半導体装置用多層基板の部分めっき方法。
【請求項９】
前記二重構造ビアのめっき用ビアと配線用ビアを導体配線により接続し、
前記めっき用ビアと配線用ビアの電気的な接続を分離するとき、前記導体配線を、機械的あるいは化学的に除去すること
を特徴とする請求項８の半導体装置用多層基板の部分めっき方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁基材の表面に線状配線とその端部に接続する実装端子とが形成され、且つ内層に導体層を備え、回路素子が形成された半導体チップを搭載する半導体装置用多層基板の部分めっき方法に関するものである。
【背景技術】
【０００２】
回路素子が形成された半導体チップを、導体パターンを備えた基板に搭載した半導体装置は周知である。半導体チップの搭載には、電気的な接続と機械的な固定とを同時に実現できる「はんだ付け」が広く用いられている。しかし、基板上の端子や配線などの接合対象部位がはんだ付けに適した材料で形成されているとは限らない。例えばタングステンやモリブデンなどの高融点金属で形成されている場合は、はんだ付けによる接合はできない。また、接合対象部位が酸化している場合も、はんだ付けによる安定した接合は得られない。
【０００３】
そこで半導体チップ搭載時の接合安定性のために、基板表面の導体パターンの露出部に金めっきを施すことが一般的である。
高密度配線基板については、高密度配線の形成後にめっき用給電配線を形成することはできないので、無電解金めっきを実施するか、あるいは高密度配線の形成と同時にめっき用給電配線を形成しておき、電解金めっきを実施することになる。一般的には、無電解金めっきは、めっき液や皮膜の形成が不安定であるため電解金めっきに比べて皮膜の品質が悪く、またコストが高いことから、電解金めっきを実施することが多い。
【０００４】
従来のパッケージ基板の平面図を図１４に示す。図１４に示すように、絶縁材料４３の表面に、線状配線４２とその端部に接続する配線用ビア４１が形成され、さらに配線用ビア４１に接続するめっき用給電配線４４が形成されている。
【０００５】
しかしながら、半導体装置の動作信号の高周波化が進むにつれて、半導体製品の電気特性に、めっき用給電配線４４が大きな影響を与えることが、めずらしくなくなってきている。
【０００６】
たとえば、めっき用給電配線４４が原因で、線状配線４２を通して入出力する信号に反射が生じたり、あるいはめっき用給電配線４４により不要に付加される静電容量が入出力信号に影響を与える可能性がある。そのため、金めっき実施後にめっき用給電配線４４を除去する必要があり、その方法としてエッチングが用いられている。（たとえば特許文献１参照。）
また、基板表面パターンにより周囲に引き出されためっき用給電配線４４が、基板表面の配線パターンに制限をかけることになることから、めっき用給電配線４４を内層に配置することも考えられている。（特許文献２参照。）
【特許文献１】特開２００３−１０１１９５号公報
【特許文献２】特開昭５２−４２２５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、高周波信号向け半導体装置の電気特性に大きな影響を与えるめっき用給電配線４４は、従来はエッチングによって除去しているが、エッチングの最適条件を設定するのは困難であり、エッチングの結果がパッケージ基板の出来映えに大きな影響を与えることがある。まためっき用給電配線４４を確実に除去しようとすると、その下の絶縁膜も削り取ることになり、パッケージ基板の平坦性が損なわれる。逆にめっき用給電配線４４の除去が不十分であると、エッチングしない場合と同様に、入力信号の反射など、半導体装置の電気的特性への影響が発生する。
【０００８】
さらに、基板表面の配線パターンの自由度を上げるために、内層にめっき用給電配線を配置すると、内層の配線パターンに制約がかかることになり、結果的にめっき専用給電配線を設けると、同様の問題が発生することになる。特に、高周波信号向け半導体装置用多層基板の場合、７０％から８０％程度の高い占有率の内層の導体を回路素子動作の基準電位の配線として用いることにより、電気的特性を確保するよう設計されるが、内層にめっき用給電配線を設けることにより、基準電位用の内層の導体面積を削ることになり、電気的特性へ影響を及ぼすことになる。
【０００９】
そこで、本発明は、めっき専用の給電配線を設けず、配線パターンの設計自由度を向上させ、且つ高周波信号への影響を低減できる半導体装置用多層基板を形成できる、半導体装置用多層基板の部分めっき方法を提供することを目的としたものである。
【課題を解決するための手段】
【００１０】
前述した目的を達成するために、本発明の請求項１記載の半導体装置用多層基板の部分めっき方法は、絶縁基材の表面に線状配線が形成され、且つ内層にも導体層を備え、半導体チップが前記絶縁基材に搭載される半導体装置用多層基板の部分めっき方法であって、前記内層の導体層と前記半導体装置用多層基板上のめっき部分を電気的に接続し、前記内層の導体層を給電経路として前記めっき部分に給電することにより、前記めっき部分にめっき処理を実行することを特徴とするものである。
【００１１】
また請求項２記載の半導体装置用多層基板の部分めっき方法は、前記絶縁基材の表面に、前記内層の導体層と電気的に接続されたランドパターンを形成し、前記ランドパターンと前記半導体装置用多層基板上のめっき部分を電気的に接続し、前記内層の導体層を給電経路として前記ランドパターンを介して前記めっき部分に給電することにより、前記めっき部分にめっき処理を実行し、めっき処理後、前記ランドパターンと前記めっき部分の電気的な接続を分離することを特徴とするものである。
【００１２】
さらに請求項３記載の半導体装置用多層基板の部分めっき方法は、前記ランドパターンと前記めっき部分を、導体配線により電気的に接続し、めっき処理後、前記ランドパターンと前記めっき部分の電気的な接続を分離するとき、前記導体配線を機械的あるいは化学的に除去することを特徴とするものである。
【００１３】
また請求項４記載の半導体装置用多層基板の部分めっき方法は、前記絶縁基材の内層に、前記内層の導体層と前記半導体装置用多層基板上のめっき部分を電気的に接続する専用のめっき用ビアを形成し、前記内層の導体層を給電経路として前記めっき用ビアを介して前記めっき部分に給電することにより、前記めっき部分にめっき処理を実行し、めっき処理後、前記めっき用ビアと前記めっき部分の電気的な接続を分離することを特徴とするものである。
【００１４】
さらに請求項５記載の半導体装置用多層基板の部分めっき方法は、めっき処理後、前記めっき用ビアと前記めっき部分の電気的な接続を分離するとき、前記めっき用ビアを機械的あるいは化学的に除去し、除去して形成された穴を穴埋め材により穴埋めすることを特徴とするものである。
【００１５】
また請求項６記載の半導体装置用多層基板の部分めっき方法は、前記絶縁基材に、前記内層の導体層と電気的に接続されるビア周囲導体と、前記半導体装置用多層基板上のめっき部分に電気的に接続されるビア中心導体を有す二重構造ビアを設け、前記二重構造ビアのビア周囲導体とビア中心導体を電気的に接続し、前記内層の導体層を給電経路として前記ビア周囲導体およびビア中心導体を介して前記めっき部分に給電することにより、前記めっき部分にめっき処理を実行し、めっき処理後、前記ビア周囲導体とビア中心導体の電気的な接続を分離することを特徴とするものである。
【００１６】
さらに請求項７記載の半導体装置用多層基板の部分めっき方法は、前記二重構造ビアのビア周囲導体とビア中心導体を、導体配線により電気的に接続し、めっき処理後、前記ビア周囲導体とビア中心導体の電気的な接続を分離するとき、前記導体配線を機械的あるいは化学的に除去することを特徴とするものである。
【００１７】
また請求項８記載の半導体装置用多層基板の部分めっき方法は、前記絶縁基材に、前記内層の導体層と電気的に接続されるめっき用ビアと、前記半導体装置用多層基板上のめっき部分に電気的に接続される配線用ビアを短い間隔で並べて有す二重構造ビアを設け、前記二重構造ビアのめっき用ビアと配線用ビアを電気的に接続し、前記内層の導体層を給電経路として前記めっき用ビアと配線用ビアを介して前記めっき部分に給電することにより、前記めっき部分にめっき処理を実行し、めっき処理後、前記めっき用ビアと配線用ビアの電気的な接続を分離することを特徴とするものである。
【００１８】
さらに請求項９記載の半導体装置用多層基板の部分めっき方法は、前記二重構造ビアのめっき用ビアと配線用ビアを導体配線により接続し、前記めっき用ビアと配線用ビアの電気的な接続を分離するとき、前記導体配線を、機械的あるいは化学的に除去することを特徴とするものである。
【発明の効果】
【００１９】
本発明の半導体装置用多層基板の部分めっき方法は、通常欠くことのできない半導体チップ上の回路素子の基準電位となる内層の導体層をめっきの給電配線として用いることにより、めっき専用の給電配線を設ける必要がなくすことができ、配線パターンの設計自由度を向上させ、且つ高周波信号への影響を低減できる半導体装置用多層基板を製造できる、という効果を有している。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態を、図面を参照しながら説明する。
［実施の形態１］
図１は本発明の実施の形態１における半導体装置用多層基板の部分めっき方法が実行される、半導体装置用多層基板（以下、パッケージ基板という）のめっき処理前の状態を示す平面図、図２は同パッケージ基板の図１におけるａ−ａ′断面図、図３は同パッケージ基板の製造工程を示す工程図である。前記パッケージ基板は、絶縁基材の表面に線状配線が形成され、且つ内層にも導体層（中間導体層）を備え、半導体チップが前記絶縁基材に搭載される基板であり、半導体パッケージの構成部品である。
【００２１】
図１および図２に示すパッケージ基板において、絶縁材料３の中央部が半導体チップの搭載領域であり、その中央部に放熱性の向上と半導体チップ上の回路素子の基準電位をとる基準電位用ランドパターン４が形成されている。この基準電位用ランドパターン４は、パッケージ基板の内部に配置され基準電位用配線として用いられる中間導電層（内層の導体層の一例）９と、基準電位用ビア５を介して、電気的に接続されている。
【００２２】
また、絶縁基材３の表面には、基準電位用ランドパターン４の周囲に、搭載される半導体チップと接続する線状配線２、ワイヤーボンディングパッド１１２および外部電極１１３が任意のパターンで形成される。線状配線２の基準電位用ランドパターン４側の端部に、前記ワイヤーボンディングパッド１１２が設けられ、他方の端部に配線用ビア１が設けられている。
【００２３】
また、めっき後に除去されるめっき用給電配線（導体配線）６により、前記基準電位用ランドパターン４と線状配線２は電気的に接続されている。
この状態において、前記中間導電層９を給電経路として基準電位用ランドパターン４、めっき用給電配線６を介して、めっき部分であるワイヤーボンディングパッド１１２、外部電極１１３、基準電位用ランドパターン４に給電することにより、前記めっき部分に電解めっき処理が実行される。
【００２４】
上記の実施の形態１の半導体装置用多層基板の部分めっき方法を用いたパッケージ基板の製造方法を、図３を参照しながら説明する。
図３（ａ）に示すように、矩形の絶縁基材８の上に導体を積層し、中間導体層９を形成する。絶縁基材８はエポキシ系樹脂、中間導体層９は、銅を主成分とした金属材料が一般に用いられる。
【００２５】
前記中間導体層９は、半導体チップ上の回路素子の基準電位をとることがあり、できるだけ全面を導体で覆うことが望ましいが、表層の配線の接続のため、配線用ビアを通す穴が多数設けられる。
【００２６】
次に、前記中間導体層９にパターニング処理を施した後、図３（ｂ）に示すように、絶縁材料３を積層する。絶縁材料３は、前記絶縁基材８と同様のエポキシ系樹脂が用いられる。
【００２７】
次に、図３（ｃ）に示すように、基準電位用ビア５をパッケージ基板の中央部に形成する。基準電位用ビア５の形成は、ドリルなどを用いた機械的な穴あけを行った後、無電解めっきにより穴の壁面に金属層を形成し、穴の中心部分に樹脂埋めを行う方法が一般的である。穴の壁面に形成する金属層は、銅を主成分とした金属材料、穴埋め樹脂はエポキシ系樹脂を用いることが一般的である。
【００２８】
基準電位用ビア５形成後、図３（ｄ）に示すように、前記絶縁材料３の上に、表面導体層１０を積層し、エッチングにより、図３（ｅ）に示すように、線状配線２、ワイヤーボンディングパッド１１２、外部電極１１３、基準電位用ランドパターン４及びめっき用給電配線６を任意のパターンで形成する。
【００２９】
線状配線２、ワイヤーボンディングパッド１１２、外部電極１１３、基準電位用ランドパターン４及びめっき用給電配線６をパターニングした後、図３（ｆ）に示すように、線状配線２、ワイヤーボンディングパッド１１２、外部電極１１３、基準電位用ランドパターン４及びめっき用給電配線６の上に、保護膜７を形成する。このとき、前記保護膜７は部分めっきを施すワイヤーボンディングパッド１１２、外部電極１１３、基準電位用ランドパターン４の上部を除いて、形成される。前記保護膜７の形成は、一旦前面に保護膜を形成し、部分めっき部の上部をエッチングにより、除去する方法がとられる。
【００３０】
この後、前記中間導電層９から給電して、電解めっき処理を実行することにより、図３（ｇ）に示すように、ワイヤーボンディングパッド１１２、外部電極１１３、および基準電位用ランドパターン４上にめっき層１１１を形成する。めっき層１１１は、金やパタジウムなどの金属を用いることが多い。
【００３１】
めっき終了後に、図３（ｈ）に示すように、前記基準電位用ランドパターン４と前記線状配線３を接続しているめっき用給電配線６をエッチングなどによる化学的な、あるいはレーザーなどによる機械的な方法により除去し、前記基準電位用ランドパターン４と前記めっき部分を電気的に分離し、除去された穴を穴埋め材料１１４にて、穴埋めをする。
【００３２】
以上のように実施の形態１によれば、ワイヤーボンディングパッド１１２、外部電極１１３、および基準電位用ランドパターン４上にめっき層１１１を形成するとき、中間導電層９から基準電位用ビア５を介して給電し、電解めっき処理が実行されることにより、めっき専用の給電配線を設ける必要をなくすことができ、配線パターンの設計自由度を向上させ、且つ高周波信号への影響を低減できる半導体装置用多層基板を製造することができる。
［実施の形態２］
図４は本発明の実施の形態２における半導体装置用多層基板の部分めっき方法が実行される、パッケージ基板のめっき処理前の状態を示す平面図、図５は同パッケージ基板の図４におけるｂ−ｂ′断面図、図４は同パッケージ基板の製造工程を示す工程図である。
【００３３】
図４に示すパッケージ基板において、絶縁材料１３の中央部が半導体チップの搭載領域である。絶縁基材１３の表面には、その周囲に、搭載される半導体チップと接続する線状配線１２、ワイヤーボンディングパッド１２１および外部電極１２２が任意のパターンで形成される。線状配線１２の半導体チップの搭載領域側の端部に、前記ワイヤーボンディングパッド１２１が設けられ、他方の端部に配線用ビア１１が設けられている。
【００３４】
また、絶縁基材１３の内層に、線状配線１２の任意の部分に接触し、内層の中間導体層（内層の導体層の一例）１７と半導体装置用多層基板上のめっき部分（ワイヤーボンディングパッド１２１及び外部電極１２２）を電気的に接続する専用のめっき用ビア１４が設けられている。なお、めっき用ビア１４は線状配線１２に直接接触せず、離れた位置に配置され、表面の配線により接続されても問題はない。また、めっき用ビア１４は、めっき実施における電力供給で能力的に問題がなければ、複数の線状配線１２と共用させてもよい。
【００３５】
この状態において、中間導電層１７を給電経路としてめっき用ビア１４と線状配線１２を介して、めっき部分であるワイヤーボンディングパッド１２１及び外部電極１２２に給電することにより、前記めっき部分に電解めっきを実行する。
【００３６】
上記の実施の形態１の半導体装置用多層基板の部分めっき方法を用いたパッケージ基板の製造方法を、図６および図７を参照しながら説明する。
図６（ａ）に示すように、矩形の絶縁基材１６の上に導体を積層し、中間導体層１７を形成する。絶縁基材１６はエポキシ系樹脂、中間導体層１７は、銅を主成分とした金属材料が一般に用いられる。
【００３７】
前記中間導体層１７は半導体チップ上の回路素子の基準電位をとることがあり、できるだけ全面が導体であることが望ましいが、表層の配線の接続のため、次に中間導体層１７にパターニング処理を施し、図６（ｂ）に示すように、配線用ビアを通す穴を多数設ける。
【００３８】
前記中間導体層１７にパターニング処理を施した後、図６（ｃ）に示すように、絶縁材料１３を積層する。絶縁材料１３は、前記絶縁基材１６と同様のエポキシ系樹脂が用いられる。
【００３９】
次に、図６（ｄ）に示すように、基板の表裏に形成された配線パターンをつなぐ配線用ビア１１を形成する。前記配線用ビア１１の形成は、ドリルなどを用いた機械的な穴あけを行った後、無電解めっきにより穴の壁面に金属層を形成し、穴の中心部分に樹脂埋めを行う方法が一般的である。穴の壁面に形成する金属層は、銅を主成分とした金属材料、穴埋め樹脂は、エポキシ系樹脂を用いることが一般的である。
【００４０】
前記配線用ビア１１形成後、図６（ｅ）に示すように、前記絶縁材料１３に線状配線１２と中間導体層１７をつなぐめっき用ビア１４を形成する。めっき用ビア１４の形成は、比較的浅いビアであることから、エッチングなどの化学的な穴あけを行った後、無電解めっきにより金属で穴埋めする方法が一般的である。
【００４１】
めっき用ビア１４形成後、図６（ｆ）に示すように、表面導体層１８を積層する。前記表面導体層１８は、前記中間導電層１７と同様の銅を主成分とした金属材料が一般に用いられる。
【００４２】
次に、図７（ａ）に示すように、前記表面導体層１８に、線状配線１２、ワイヤーボンディングパッド１２１および外部電極１２２の任意のパターンを形成する。表面のパターニングは、エッチングによる加工が一般的である。
【００４３】
線状配線１２、ワイヤーボンディングパッド１２１および外部電極１２２のパターニングの後、図７（ｂ）に示すように、表面パターンの上に、保護膜１５を形成する。このとき、前記保護膜１５は、部分めっきを施すワイヤーボンディングパッド１２１及び外部電極１２２の上部を除いて形成される。前記保護膜１５の形成は、一旦全面に保護膜を設け、不要部分をエッチングにより除去する方法を用いることが一般的である。
【００４４】
この後、前記中間導電層１７からめっき用ビア１４を介して給電して、電解めっき処理を実行することにより、図７（ｃ）に示すように、ワイヤーボンディングパッド１２１および外部電極１２２上にめっき層１９を形成する。めっき層１９は、金やパタジウムなどの金属を用いることが多い。
【００４５】
めっき終了後に、図７（ｄ）に示すように、前記中間導電層１７と前記線状配線１２を接続している前記めっき用ビア１４を、エッチングなどによる化学的な方法、あるいはレーザーなどによる機械的な方法により除去し、前記中間導電層１７と前記線状配線１２（めっき部分）を電気的に分離し、除去して形成された穴を穴埋め材料２０にて、穴埋めをする。また、前記めっき用ビア１４が前記線状配線１２に直接接触せず、配線パターンでつながれている場合は、前記めっき用ビア１４を除去せずに、配線パターンを除去しても問題はない。
【００４６】
以上のように実施の形態２によれば、ワイヤーボンディングパッド１２１および外部電極１２２上にめっき層１９を形成するとき、中間導電層９からめっき用ビア１４を介して給電し、電解めっき処理が実行されることにより、めっき専用の給電配線を設ける必要をなくすことができ、配線パターンの設計自由度を向上させ、且つ高周波信号への影響を低減できる半導体装置用多層基板を製造することができる。
［実施の形態３］
図８は本発明の実施の形態３における半導体装置用多層基板の部分めっき方法が実行される、パッケージ基板のめっき処理前の状態を示す平面図、図９は同パッケージ基板のビアの構造図、図１０は同パッケージ基板のビアの形成方法を示す工程図、図１１は同パッケージ基板のめっき前構造と最終構造のビアの斜視図である。
【００４７】
図８に示すパッケージ基板において、絶縁材料２３の中央部が半導体チップの搭載領域である。絶縁基材１３の表面には、その周囲に、搭載される半導体チップと接続する線状配線２２、ワイヤーボンディングパッド２２１および外部電極（図示せず）が任意のパターンで形成される。線状配線２２の半導体チップの搭載領域側の端部に、前記ワイヤーボンディングパッド２２１が設けられ、他方の端部に二重構造ビア２１が設けられている。
【００４８】
この二重構造ビア２１は、図９に示すように、ビアの周囲と中心に絶縁された２つの導体、すなわち、内層の中間導体層（内層の導体層の一例）２８と電気的に接続されるビア周囲導体２４と、半導体装置用多層基板上のめっき部分（ワイヤーボンディングパッド２２１および外部電極）に電気的に接続されるビア中心導体２５を有している。
【００４９】
本発明の方法により製造されるパッケージ基板の製造方法は、前述の実施の形態２とほぼ同様である。ここでは、図９および図１０を用いて、実施の形態２と異なる二重構造ビアの構造および形成方法について説明する。
【００５０】
図１０（ａ）に示すように、基板上の前記線状配線２２の端部にビア用穴２７をあけ、図１０（ｂ）に示すように、めっきにより、ビア周囲導体２４となる金属で穴埋めを行う。このとき、前記ビア用穴２７は、ドリルなどによる機械的な方法によりあけられる。また、前記ビア用穴２７をうめる金属は、銅を主成分とした金属が用いられることが一般的である。ところで、この時点では、前記ビア用穴２７は完全にふさがれなくても問題ない。
【００５１】
次に、図１０（ｃ）に示すように、線状配線２２の引き出し方向に中心位置をずらして、三日月状にめっき（金属）を残すように、前記ビア用穴２７の形成と同様の方法で穴をあけ、ビア周囲導体２４を形成する。このとき、前記ビア周囲導体２４は、図９に示すように、中間導体層２８と接続されているものとする。次に、穴を樹脂埋めし、ビア絶縁材料２６を形成する。
【００５２】
次に、図１０（ｄ）に示すように、前記ビア絶縁材料２６の中心付近に穴をあけ、めっきにより金属で穴埋めを行い、ビア中心導体２５を形成して、二重構造ビア２１を形成する。
【００５３】
次に、図１１（ａ）に示すように、二重構造ビア２５の端面の全面を、表面導体（導体配線）で覆い、中間導体層２８と前記線状配線２２を、前記ビア周囲導体２４、前記表面導体およびビア中心導体２５を介して電気的に接続し、中間導体層２８を給電経路としてビア周囲導体２４、前記表面導体およびビア中心導体２５を介して前記めっき部分に給電することにより、前記めっき部分に電解めっきを実行する。
【００５４】
めっき実行後、前記ビア周囲導体２４の上部の表面導体を、エッチングなどによる化学的な、あるいはレーザーなどによる機械的な方法により除去し、中間導体層２８と線状配線２２（めっき部分）を電気的に分離する。
【００５５】
以上のように実施の形態３によれば、ワイヤーボンディングパッド２２１および外部電極上にめっき層を形成するとき、中間導電層２８から二重構造ビア２５のビア周囲導体２４およびビア中心導体２５を介して給電し、電解めっき処理が実行されることにより、めっき専用の給電配線を設ける必要をなくすことができ、配線パターンの設計自由度を向上させ、且つ高周波信号への影響を低減できる半導体装置用多層基板を製造することができる。
［実施の形態４］
図１２は本発明の実施の形態４における半導体装置用多層基板の部分めっき方法が実行される、パッケージ基板のめっき処理前の状態を示す平面図、図１３は同パッケージ基板の図１２におけるｃ−ｃ’断面図である。
【００５６】
本発明の方法により製造されるパッケージ基板の製造方法は、前述の実施の形態２とほぼ同様である。ここでは、実施の形態２と異なる二連構造ビアについて記載する。
図１２に示すパッケージ基板において、絶縁材料３３の中央部が半導体チップの搭載領域である。絶縁材料３３の表面には、その周囲に、搭載される半導体チップと接続する線状配線３２、ワイヤーボンディングパッド３２１および外部電極３２２が任意のパターンで形成される。線状配線３２の半導体チップの搭載領域側の端部に、前記ワイヤーボンディングパッド３２１が設けられ、他方の端部に二重構造ビア３１が設けられている。
【００５７】
前記二連構造ビア３１は、図１３に示すように、中間導体層（内層の導体層の一例）３７と電気的に接続されるめっき用ビア３９と、半導体装置用多層基板上のめっき部分（ワイヤーボンディングパッド３２１および外部電極３２２）に電気的に接続される配線用ビアを短い間隔で並べて有し構成されており、めっき用ビア３９と配線用ビア３４は表面の導体配線３８により電気的に接続されている。
【００５８】
このとき、前記二連構造ビア３１を構成しているめっき用ビア３９と配線用ビア３４の間隔は最小であることが好ましいが、配線レイアウトの状況により、その間隔を広げても問題ない。
【００５９】
現在は、ビア径：１５０μｍΦ、ビア最小間隔：４００μｍが一般的な設計ルールとなっているが、今後、微細化が進むにつれて、ビア径が小さくなり、ビア最小間隔も狭くなることが予測される。
【００６０】
この構造により、前記中間導体層３７給電経路としてめっき用ビア３９、導体配線３８および配線用ビア３４を介して前記めっき部分に給電することにより、前記めっき部分に電解めっきを実行する。めっき後、表面の導体配線３８を、エッチングなどによる化学的な、あるいはレーザーなどによる機械的な方法により除去し、めっき用ビア３９と配線用ビア３４（めっき部分）を電気的に分離する。
【００６１】
以上のように実施の形態４によれば、ワイヤーボンディングパッド３２１および外部電極３２２上にめっき層を形成するとき、中間導電層３７から二重構造ビア３１のめっき用ビア３９と配線用ビア３４を介して給電し、電解めっき処理が実行されることにより、めっき専用の給電配線を設ける必要をなくすことができ、配線パターンの設計自由度を向上させ、且つ高周波信号への影響を低減できる半導体装置用多層基板を製造することができる。
【産業上の利用可能性】
【００６２】
本発明の半導体装置用多層基板の部分めっき方法は、部分的に電解めっきを必要とする基板に有効であり、特に、高周波信号の入出力がある半導体装置のパッケージ基板および実装基板に有用である。また、携帯電話など高速通信を必要とする電子機器全般にも有用である。なお、実装基板とは、半導体チップを内蔵した半導体装置を搭載する基板である。
【図面の簡単な説明】
【００６３】
【図１】本発明の実施の形態１における半導体装置用多層基板の部分めっき方法が実行される、パッケージ基板のめっき処理前の状態を示す平面図である。
【図２】同パッケージ基板の図１のａ−ａ’断面図である。
【図３】同パッケージ基板を製造する工程図である。
【図４】本発明の実施の形態２における半導体装置用多層基板の部分めっき方法が実行される、パッケージ基板のめっき処理前の状態を示す平面図である。
【図５】同パッケージ基板の図４のｂ−ｂ’断面図である。
【図６】同パッケージ基板を製造する工程図である。
【図７】同パッケージ基板を製造する工程図である。
【図８】本発明の実施の形態３における半導体装置用多層基板の部分めっき方法が実行される、パッケージ基板のめっき処理前の状態を示す平面図である。
【図９】同パッケージ基板の二重構造ビアの構造を示す断面図である。
【図１０】同パッケージ基板の二重構造ビアの形成方法を示す工程図である。
【図１１】同パッケージ基板の二重構造ビアのめっき実施前構造と最終構造を示す斜視図である。
【図１２】本発明の実施の形態４における半導体装置用多層基板の部分めっき方法が実行される、パッケージ基板のめっき処理前の状態を示す平面図である。
【図１３】同パッケージ基板の図１２のｃ−ｃ’断面図である。
【図１４】従来の方法で製造される、パッケージ基板のめっき処理前の状態を示す平面図である。
【符号の説明】
【００６４】
１，１１，３４    配線用ビア
２，１２，２２，３２    線状配線
３，１３，２３，３３    絶縁材料
４    基準電位用ランドパターン
５    基準電位用ビア
６    めっき供給用配線
７，１５，３５    保護膜
８，１６，３６    絶縁基材
９，１７，２８，３７    中間導電層
１０，１８  表面導体層
１１１，１９  めっき層
１１２，１２１，２２１，３２１  ワイヤーポンディングパッド
１１３，１２２，３２２  外部電極
１４  めっき用ビア
２０  穴埋め用絶縁材料
２１，３１  二重構造ビア
２４  ビア周囲導体
２５  ビア中心導体
２６  ビア絶縁材料
２７  ビア用穴
３８  導体配線
【図１】
2007042957.tif 000003
【図２】
2007042957.tif 000004
【図３】
2007042957.tif 000005
【図４】
2007042957.tif 000006
【図５】
2007042957.tif 000007
【図６】
2007042957.tif 000008
【図７】
2007042957.tif 000009
【図８】
2007042957.tif 000010
【図９】
2007042957.tif 000011
【図１０】
2007042957.tif 000012
【図１１】
2007042957.tif 000013
【図１２】
2007042957.tif 000014
【図１３】
2007042957.tif 000015
【図１４】
2007042957.tif 000016