(57)【要約】【課題】  トランス部品の実装面積を削減できる半導体装置およびその製造方法を提供する。【解決手段】  本発明に係る半導体装置１０においては、第１半導体素子１１上に、回路形成層１６と磁性コア１７とコイル体１８ａ，１８ｂとからなるトランス部１３が形成された構造を有している。この構成により、トランス部品の実装領域が不要となり、配線基板の小型化が図れるようになる。また、トランス部品の製作を半導体製造プロセスで実施できるので小型化にも十分に対応可能となる。【選択図】        図１
2007042665.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
この半導体素子の表面に積層された磁性コアと、
前記半導体素子の表面上で前記磁性コアに巻回されたコイル体とを備えた
ことを特徴とする半導体装置。
【請求項２】
前記磁性コアはリング状のシート体からなり、
前記コイル体は、前記リング状の磁性コアに各々巻回された１次コイルおよび２次コイルからなる
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記コイル体は、
前記半導体素子の表面に形成され複数組の導体ランドを備えた回路形成層と、
前記磁性コアを跨ぐようにして前記導体ランド間に接合されたボンディングワイヤとからなる
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体素子はリードフレームの一方の面に電気的に接続されているとともに、前記半導体素子全体がモールド樹脂で被覆されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記リードフレームの他方の面には、第２の半導体素子が電気的に接続されている
ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
半導体素子の表面に、導体ランドを複数組備えた回路形成層を形成する工程と、
前記回路形成層の上にシート状の磁性コアを積層する工程と、
前記磁性コアを跨ぐようにして前記導体ランド間にボンディングワイヤを接合する工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項７】
前記半導体素子をリードフレームの一方の面に搭載する工程を有し、
前記磁性コアを前記リードフレームと相対的に位置合わせした上で前記半導体素子の表面に積層する
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記半導体素子をリードフレームの一方の面に搭載する工程を有し、
前記ボンディングワイヤを接合する工程を、前記半導体素子と前記リードフレームとの電気的接合工程と同時に行う
ことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項９】
前記リードフレームの他方の面に、第２の半導体素子を搭載する工程を更に有する
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記半導体素子全体をモールド樹脂で被覆する工程を有する
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子とトランス等の磁気コイル部品とが一体構成された半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
従来、電子機器などに使用されるトランスは、フェライト、パーマロイ等の磁性体により閉磁路を形成した磁性コアに１次コイルおよび２次コイルを巻回し、これら１次，２次コイルの各々の両端部をトランス外部へ引き出して実装基板上に接続する態様が採用されていた。しかし、この構造ではトランスの実装高さが大きくなり、ＩＣ部品等の薄型化が進んでいる他の部品群に比べて厚くなるので、配線基板の薄型化が図れなくなる。
【０００３】
そこで、配線基板上に磁性コアを直接マウントし、更にその上からコイルを配線することで、トランス部品の実装領域の薄型化を図る構成が知られている（例えば下記特許文献１参照）。
【０００４】
図１８は、下記特許文献１に記載の従来のトランス部品の配線基板への実装形態を示す分解斜視図である。配線基板１の上には、リング状の磁性コア６が配置されるコア配置領域３を横切るように複数の配線パターン２が形成されている。これら配線パターン２の端部には端子挿入孔４がそれぞれ形成されており、磁性コア６の上から取り付けられる上側配線子８の各々の端部がこれらの端子挿入孔４に接続されるようになっている。
【０００５】
磁性コア６は、配線基板１上に接着剤７を介してコア配置領域３上に固定された後、各配線子８が磁性コア６を跨ぐようにしてそれぞれ所定の配線パターン２内の端子挿入孔４に接続される。配線パターン２および配線子８は、磁性コア６に巻回されるコイルを構成し、図示する磁性コア６の一方側のみだけでなく、他方側にも同様に構成される。以上のようにして、配線基板１上にトランス部品が実装される。
【０００６】
【特許文献１】特開平８−２０３７６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述した従来のトランス部品の実装構造においては、ＩＣあるいはＬＳＩ等の他の電子部品とは別にトランス部品の実装領域を必要とするため、配線基板の小型化を図ることができないという問題がある。
【０００８】
特に、従来のトランス部品の構成では、配線子８の微細化、狭ピッチ化に対応することが非常に困難であるため、トランス実装領域の配線パターンの更なる微細化、狭ピッチ化を図る上で大きな障害となっている。
【０００９】
本発明は上述の問題に鑑みてなされ、トランス部品の実装面積を削減できる半導体装置およびその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１０】
以上の課題を解決するに当たり、本発明の半導体装置は、半導体素子と、この半導体素子の表面に積層された磁性コアと、半導体素子の表面上で磁性コアに巻回されたコイル体とを備えている。
【００１１】
また、本発明の半導体装置の製造方法は、半導体素子の表面に、導体ランドを複数組備えた回路形成層を形成する工程と、この回路形成層の上にシート状の磁性コアを積層する工程と、この磁性コアを跨ぐようにして上記導体ランド間にボンディングワイヤを接合する工程とを有する。
【００１２】
上述のようにして構成され製造される本発明の半導体装置においては、半導体素子上にトランス部品が積層された構造を有しているので、事実上、トランス部品の実装領域が不要となり、配線基板の小型化が図れるようになる。また、トランス部品の製作を半導体製造プロセスで実施できるので小型化にも十分に対応可能となる。
【００１３】
なお、上述した構成は、トランス部品に限らず、例えばトロイダルコイルやチョークコイル、インダクタ素子等の他の磁気コイル部品にも適用可能である。
【発明の効果】
【００１４】
以上のように、本発明によれば、例えばトランス等の部品単独の実装領域を削減できるので配線基板の小型化、薄型化を図ることが可能となる。また、トランス部品の微細化にも十分に対応可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照して説明する。
【００１６】
図１Ａ，Ｂは本発明の実施の形態による半導体装置１０の構成を模式的に示しており、Ａは装置内部の素子平面図、Ｂは側断面図である。まず、この半導体装置１０の全体構成について説明する。
【００１７】
本実施の形態の半導体装置１０は、第１半導体素子１１と、この第１半導体素子１１の裏面側に配置された第２半導体素子１２と、第１半導体素子１１の表面に積層されたトランス部１３とからなる半導体モジュールＭを、モールド樹脂１４で封止した半導体パッケージ部品として構成されている。
【００１８】
第１半導体素子１１および第２半導体素子１２はともにＩＣあるいはＬＳＩ等の半導体ベアチップで構成されている。なお、第１，第２半導体素子１１，１２は、これ以外にも例えばＳＡＷ（弾性表面波）素子等のように半導体製造プロセスを経て製造される機能デバイスやＭＥＭＳ（Micro Electro Mechanical System）部品等であってもよい。また、第２半導体素子１２の設置は任意であり、必要に応じて省略可能である。
【００１９】
半導体装置１０の外周部には複数本のリード端子１５が突出形成されている。これらのリード端子１５は、金線等のボンディングワイヤＷ１，Ｗ２を介して第１，第２半導体素子１１，１２にそれぞれ接続されており、図示しない配線基板上に表面実装または挿入実装される外部接続端子として機能する。
【００２０】
次に、トランス部１３は、第１半導体素子１１の表面に形成された回路形成層１６の上に、磁性コア１７と、この磁性コア１７に巻回されたコイル体１８ａ，１８ｂとで構成されている。
【００２１】
磁性コア１７は、シート状の磁性体シートをリング状に打ち抜いて形成されている。磁性コア１７の材質は軟磁気特性を有する磁性材料であれば特に制限されず、例えば鉄片、あるいはフェライト、パーマロイ、センダスト等の磁性粉をバインダーとともに混合した複合材料、あるいはＦｅ−Ｓｉ−Ｂ系等のアモルファス薄帯などが適用可能である。
【００２２】
コイル体１８ａ，１８ｂは磁性コア１７に巻回される１次コイルおよび２次コイルにそれぞれ対応し、回路形成層１６上に磁性コア１７を横切るように形成された導体ランド１９ａ（１９ａ１，１９ａ２）および導体ランド１９ｂ（１９ｂ１，１９ｂ２）と、磁性コア１７を跨ぐようにして導体ランド１９ａ，１９ｂに各々結線された金線等のボンディングワイヤＷａ，Ｗｂとから構成されている。
【００２３】
ここで、導体ランド１９ａ，１９ｂの各々について、磁性コア１７を挟んで対向する導体ランド１９ａ１，１９ａ２同士および導体ランド１９ｂ１，１９ｂ２同士は、回路形成層１６内で互いに導通している。
【００２４】
ボンディングワイヤＷａは、隣接する導体ランド１９ａ，１９ａのうち一方側の導体ランド１９ａ１と他方側の導体ランド１９ａ２との間を連絡するように接続されている。ボンディングワイヤＷｂも同様に導体ランド１９ｂ１，１９ｂ２間に接続されるが、２次コイル側を１次コイル側よりも巻数を少なくするため、図示の例では、導体ランド１９ｂを１列ずつとばしてボンディングワイヤＷｂが接続されている。
【００２５】
回路形成層１６の表面周囲には、上述のコイル接続用の導体ランド１９ａ，１９ｂのほか、第１半導体素子１１と電気的に接続されている複数の電極パッド２０が設けられている。これらの電極パッド２０は、ボンディングワイヤＷ１１を介して、対応するリード端子１５に各々接続されている。第２半導体素子１２とリード端子１５との間は、ボンディングワイヤＷ２によって電気的に接続されている。
【００２６】
また、電極パッド２０の一部は、各導体ランド１９ａ，１９ｂへの入／出力部に割り当てられており、これらの間は金線等のボンディングワイヤＷｃを介して接続されている。なお、ボンディングワイヤＷｃに代えて、回路形成層１６内に形成した配線層で上記接続を図るようにしてもよい。
【００２７】
本実施の形態の半導体装置１０は、例えば図２に示す回路ブロック図のように構成されている。図２において、整流定電圧回路は第１半導体素子１１で構成され、ロジック回路は第２半導体素子１２で構成されている。整流定電圧回路（第１半導体素子１１）はトランス部１３の２次コイル１８ｂに接続されており、１次コイルとしてのコイル体１８ａは交流電源２０に接続されている。
【００２８】
トランス部１３は、交流電源２０の電源電圧を１次コイル１８ａと２次コイル１８ｂとの巻数比に応じた電圧に変圧（変成）して整流定電圧回路１１へ供給する。整流定電圧回路１１は、トランス部１３の出力電圧を整流および定電圧化してロジック回路１２へ供給する機能を果たす。
【００２９】
以上のように、本実施の形態の半導体装置１０は、トランス部１３によって必要な駆動電圧を起電する自己起電型の電子部品として構成される。これにより、外部交流電源から必要電圧を取り出して駆動することが可能となる。また、独自に電源回路を備えることになるので、大きな容量の電源を搭載する必要がなくなる。従って、例えばモバイル機器等の電子機器に適用した際に当該機器の小型化・軽量化を図れる点で非常に有利となる。
【００３０】
さらに、１次コイル１８ａをアンテナ状に形成することも可能であり、これにより電波で電源の供給を受けることが可能となるので、ワイヤレスキーボードやマウス等の機器のバッテリレス化を図ることができるようになる。また、非接触ＩＣカード等のＲＦＩＤ（Radio Frequency Identification）機能を備えた非接触通信媒体にも適用可能である。
【００３１】
一方、本実施の形態の半導体装置１０によれば、半導体素子１１の上にトランス部１３を積層形成したので、従来のようにトランス部品を独立して用意する必要がなくなる。これにより、部品点数および実装領域の大きな削減を図れるようになり、配線基板の小型化と薄型化、軽量化を図ることができる。
【００３２】
また、トランス部品を第１半導体素子１１の表面に、後述する半導体製造プロセスを経て製造することができるので、トランス部品の微細化を図ることが可能となる。これにより、配線基板の更なる小型化、薄型化が実現可能となる。さらに、磁性コア１７が放熱層としても機能する場合には、部品の放熱性が向上する。
【００３３】
次に、以上のように構成される本実施の形態の半導体装置１０の製造方法の一例につき図３〜図１６を参照して説明する。
【００３４】
（第１半導体素子１１の準備工程）
第１半導体素子１１を用意する。図３に示すように、第１半導体素子１１は、Ｓｉ基板２１上に配線やコンデンサ等の必要な素子層２２が形成されているとともに、所定の配線部位には後述する回路形成層１６との電気的接続を図るための開口２３がそれぞれ形成されている。なお、素子層２２は、上述のように整流定電圧回路としての機能を有する素子群で構成されている。
【００３５】
（回路形成層１６の形成工程）
まず、第１半導体素子１１の表面全域に、電界めっき用のシード層（給電層）２４として、Ｔｉ／Ｃｕ層をスパッタリング法によって形成する。開口２３はシード層２４で埋め尽くされる。
【００３６】
次に、図４に示すように、シード層２４の表面所定領域に、めっき用レジストパターン２５をフォトリソグラフィー技術を用いて形成する。めっき用レジストパターン２５は、開口２３の形成領域を含む所定の領域を開口するパターンに形成されている。
【００３７】
続いて図５に示すように、電界めっき法によって、シード層２４の表面にＣｕめっき層２６を形成する。これにより、めっき用レジストパターン２５の開口領域がＣｕめっき層２６で充填されて、所定形状のＣｕめっきパターンが形成される。その後、図６に示すようにめっき用レジスト２５およびその下のシード層２４を除去する。
【００３８】
次に、図７に示すように、素子表面の全域に感光性ポリイミドを塗布し、公知のフォトリソグラフィ技術を用いて所定形状のポリイミド層（絶縁層）２７を形成する。続いて図８に示すように、ポリイミド層２７の上からアルミニウムを蒸着させ、所定厚のＡｌ膜２８を成膜する。
【００３９】
次に、図９に示すように、形成したＡｌ膜２８の上にレジストを塗布し、フォトリソグラフィ技術を用いて所定形状のレジストパターン２９を形成する。そして、このレジストパターン２９をマスクとするＡｌ膜２８のエッチングを行った後、レジストパターン２９を除去する。
【００４０】
これにより、図１０に示すように、導体ランド１９ａ，１９ｂおよび電極パッド２０がそれぞれ形成される。導体ランド１９ａ，１９ｂはそれぞれ、各列が共通のＣｕめっき層２６上に形成されることで、対向する導体ランド間が電気的に接続される。その後、図１１に示すように、素子表面に所定形状の感光性ポリイミド層３０を形成することで、回路形成層１６の形成工程が完了する。
【００４１】
（トランス部１３の作製工程）
次に、図１２に示すように、半導体素子１１を支持するダイパッド部３４とリード端子１５が形成された第１リードフレーム３１と、磁性コア１７の外形形状が形成されたシート状の第２リードフレーム３２を準備する。これら第１，第２リードフレーム３１，３２には、周縁部に位置決め孔３１ａ，３２ａがそれぞれ形成されており、位置決めピン３３の挿入によって第１，第２リードフレーム３１，３２が相互に位置合わせされる。
【００４２】
半導体素子１１は、第１リードフレーム３１と第２リードフレーム３２との間に配置される。図１３に示すように、半導体素子１１は、第１リードフレーム３１のダイパッド部３４上に載置されるとともに、表面の導体ランド１９ａ（１９ａ１，１９ａ２）間および導体ランド１９ｂ（１９ｂ１，１９ｂ２）間には磁性コア１７が圧着により積層される。
【００４３】
このとき、回路形成層１６表面の導体ランド１９ａ間および１９ｂ間に位置するポリイミド層３０が磁性コア１７の形成幅に対応するように形成されることで、磁性コア１７との密着が図られる。また、ポリイミド層３０は導体ランド１９ａ，１９ｂおよび電極パッド２０の表面より高く形成されている。これにより、磁性コア１７の圧着時に当該ポリイミド層３０が逆テーパー状に変形して磁性コア１７の抜け止め層として機能する。なお、このポリイミド層３０の高さは後のワイヤボンディング工程においてボンディングツール（図示略）の移動の妨げとならない程度の高さに設定される（図１４）。
【００４４】
続いて、図１４に示したように、第１半導体素子１１の裏面側に、予め準備しておいた第２半導体素子１２を搭載する。この第２半導体素子１２は、ダイパッド部３４を介して第１半導体素子１１と裏面同士で対向配置される。
【００４５】
次に、図１５に示すように、回路形成層１６の周囲領域に形成された第１半導体素子１１の電極パッド２０および第２半導体素子１２の電極パッド３５がリード端子１５に対してそれぞれボンディングワイヤＷ１，Ｗ２が接続される。
【００４６】
また、この工程において、回路形成層１６上の導体ランド１９ａ１，１９ａ２間および導体ランド１９ｂ１，１９ｂ２間に、磁性コア１７を跨ぐようにしてボンディングワイヤＷａ，Ｗｂがそれぞれ接続されるとともに、入／出力部に対応する導体ランド部にあっては、所定の電極パッド２０に対してボンディングワイヤＷｃが接続される。以上のようにしてトランス部１３が製造されると同時に、半導体モジュールＭが完成する。
【００４７】
このように、第１，第２半導体素子１１，１２とリード端子１５との間のワイヤボンディング工程の際に、トランス部１３の結線工程を導入することで、ボンディング設備の共有化が図れると同時に、生産効率の向上を図ることができる。なお、上述の例に限らず、半導体素子１１，１２とリード端子１５との間の結線工程に先だって、磁性コア１７の積層後直ちにボンディングワイヤＷａ〜Ｗｃの接続を行うようにしてもよい（図１４）。
【００４８】
（最終工程）
続いて、図１６に示すように、製作した半導体モジュールＭをモールド樹脂１４で封止する工程と、第１，第２リードフレーム３１，３２の不要部を除去する工程と、リード端子１５のベンディング工程とを経て、本実施の形態の半導体装置１０が製造される。
【００４９】
以上のように、本実施の形態の半導体装置１０の製造方法においては、半導体製造プロセスにより、回路形成層１６およびトランス部１３を第１半導体素子１１の上に形成するようにしているので、トランス部１３の構成の微細かつ高精度に形成することが可能となり、トランス部品の微小化を容易に図ることができるようになる。
【００５０】
特に、回路形成層１６への磁性コア１７の積層工程を、第１リードフレーム３１と位置合わせした状態で半導体素子１１に一体化するようにしているので、トランス部１３の微細化に伴って要求される磁性コア１７の取付精度も確保でき、作業性の改善も図れる。
【００５１】
また、回路形成層１６上に予め複数組の導体ランド１９ａ，１９ｂの各パターンを形成しておき、後に必要箇所のみボンディングワイヤＷａ，Ｗｂで接続するようにしているので、トランスの仕様が異なる複数品種の部品の製造にも容易に対応可能である。
【００５２】
更に、トランス部１３の配線工程にワイヤボンディング法を採用しているので、従来のように配線子を１個ずつマウントする場合に比べて、作業が迅速、高精度、高効率であるとともに、配線ピッチの微細化も容易に図れるようになる。
【００５３】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００５４】
例えば以上の実施の形態では、整流定電圧用の第１半導体素子１１とロジック機能用の第２半導体素子１２とを備えたマルチチップタイプの半導体装置１０を例に挙げて説明したが、これに限らず、図１７に示すように第２半導体素子を省略し、第１半導体素子１１およびこれに積層したトランス部１３のみで本発明に係る半導体装置を構成してもよい。
【００５５】
また、以上の実施の形態では、半導体製造プロセスを用いて回路形成層１６を第１半導体素子１１の上に直接形成したが、配線基板等で上記回路形成層を別途作製しておき、これを半導体素子１１上に積層した構造としてもよい。
【００５６】
また、半導体素子と一体化される磁気コイル部品は、上述のトランス部品だけでなく、磁性コアに１次コイルのみ形成した単コイル型の磁気コイル部品、例えば、チョークコイルあるいはトロイダルコイル、インダクタ部品等も同様に適用可能である。
【００５７】
更に、半導体モジュールＭをモールド樹脂１４で封止したパッケージ部品に限らず、例えば回路形成層１６上にスタッドバンプを設けて、配線基板上にフリップチップ方式で実装する部品形態も採用可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態による半導体装置１０の構成を示す図であり、Ａは装置内部の素子平面図、Ｂは要部断面図である。
【図２】半導体装置１０の構成を示す等価回路ブロック図である。
【図３】半導体装置１０の製造方法を説明する図であり、第１半導体素子１１の要部断面図である。
【図４】半導体装置１０の製造方法を説明する図であり、めっき用レジストパターン２５の形成工程を示している。
【図５】半導体装置１０の製造方法を説明する図であり、Ｃｕめっき層２６の形成工程を示している。
【図６】半導体装置１０の製造方法を説明する図であり、めっき用レジスト２５およびシード層２４の除去工程を示している。
【図７】半導体装置１０の製造方法を説明する図であり、ポリイミド層２７の形成工程を示している。
【図８】半導体装置１０の製造方法を説明する図であり、Ａｌ膜２８の成膜工程を示している。
【図９】半導体装置１０の製造方法を説明する図であり、Ａｌ膜２８のパターニング用レジストパターン２９の形成工程を示している。
【図１０】半導体装置１０の製造方法を説明する図であり、Ａｌ膜２８をパターニングして導体ランド１９ａ，１９ｂおよび電極パッド２０を形成する工程を示す平面図および側断面図である。
【図１１】半導体装置１０の製造方法を説明する図であり、ポリイミド層３０の形成工程を示している。
【図１２】半導体装置１０の製造方法を説明する図であり、第１，第２リードフレーム３１，３２の積層工程を示す平面図および側断面図である。
【図１３】半導体装置１０の製造方法を説明する図であり、半導体素子１１に第１，第２リードフレーム３１，３２を積層した状態を示している。
【図１４】半導体装置１０の製造方法を説明する図であり、第２半導体素子１２の積層工程を示している。
【図１５】半導体装置１０の製造方法を説明する図であり、各部のワイヤボンディング工程を示している。
【図１６】半導体装置１０の製造方法を説明する図であり、モールド樹脂による封止工程を示している。
【図１７】本発明の実施の形態の半導体装置の構成の変形例を示す側断面図である。
【図１８】従来のトランス部品の実装工程を説明する斜視図である。
【符号の説明】
【００５９】
１０…半導体装置、１１…第１半導体素子、１２…第２半導体素子、１３…トランス部、１４…モールド樹脂、１５…リード端子、１６…回路形成層、１７…磁性コア、１８…コイル体、１８ａ…１次コイル、１８ｂ…２次コイル、１９ａ，１９ｂ…導体ランド、２０…電極パッド、３１…第１リードフレーム、３２…第２リードフレーム、３３…位置決めピン、Ｍ…半導体モジュール、Ｗ１，Ｗ２，Ｗａ，Ｗｂ，Ｗｃ…ボンディングワイヤ
【図１】
2007042665.tif 000003
【図２】
2007042665.tif 000004
【図３】
2007042665.tif 000005
【図４】
2007042665.tif 000006
【図５】
2007042665.tif 000007
【図６】
2007042665.tif 000008
【図７】
2007042665.tif 000009
【図８】
2007042665.tif 000010
【図９】
2007042665.tif 000011
【図１０】
2007042665.tif 000012
【図１１】
2007042665.tif 000013
【図１２】
2007042665.tif 000014
【図１３】
2007042665.tif 000015
【図１４】
2007042665.tif 000016
【図１５】
2007042665.tif 000017
【図１６】
2007042665.tif 000018
【図１７】
2007042665.tif 000019
【図１８】
2007042665.tif 000020