(57)【要約】【課題】デジタル放送を良好に受信することができる低コストな電圧制御発振器及び電圧制御発振器ユニットを提供する。【解決手段】本発明の電圧制御発振器１ａは、インダクタ３に対して互いに並列に設けた可変容量素子４・５を有し、インダクタ３のインダクタンスと可変容量素子４・５の容量値の合計とに基づく共振周波数で共振する共振回路２と、可変容量素子４・５のうちの少なくとも１つの容量値制御端子５の接続先を切り替える少なくとも１個のスイッチ６とを備える。【選択図】図１
2007104152.tif 000002
【特許請求の範囲】
【請求項１】
インダクタに対して互いに並列に設けた２個以上の可変容量素子を有し、前記インダクタのインダクタンスと前記可変容量素子の容量値の合計とに基づく共振周波数で共振する共振回路と、
前記２個以上の可変容量素子のうちの少なくとも１つの容量値制御端子の接続先を切り替える少なくとも１個のスイッチとを備えたことを特徴とする電圧制御発振器。
【請求項２】
前記可変容量素子は、ＭＯＳ型可変容量素子である請求項１記載の電圧制御発振器。
【請求項３】
前記スイッチは、前記可変容量素子の容量値制御端子の接続先を、周波数制御電圧入力端子、電源及びグランドのいずれかに切り替える請求項１記載の電圧制御発振器。
【請求項４】
前記共振回路は、差動型共振回路であり、
前記インダクタは、１個以上のインダクタである請求項１記載の電圧制御発振器。
【請求項５】
前記インダクタは、１個の対称型インダクタである請求項１記載の電圧制御発振器。
【請求項６】
前記スイッチは、ＭＯＳ型ＦＥＴによって構成される請求項１記載の電圧制御発振器。
【請求項７】
前記スイッチは、１個設けられている請求項１記載の電圧制御発振器。
【請求項８】
前記少なくとも１個のスイッチは、２個のスイッチであり、
前記２個のスイッチのうちの一方は、前記２個以上の可変容量素子のうちの１つの容量値制御端子の接続先を切り替え、
前記２個のスイッチのうちの他方は、前記２個以上の可変容量素子のうちの他の１つの容量値制御端子の接続先を切り替える請求項１記載の電圧制御発振器。
【請求項９】
前記少なくとも１個のスイッチは、３個のスイッチであり、
前記２個以上の可変容量素子は、３個以上の可変容量素子であり、
前記３個のスイッチのうちの１つは、前記３個以上の可変容量素子のうちの１つの容量値制御端子の接続先を切り替え、
前記３個のスイッチのうちの他の１つは、前記３個以上の可変容量素子のうちの他の１つの容量値制御端子の接続先を切り替え、
前記３個のスイッチのうちのさらに他の１つは、前記３個以上の可変容量素子のうちのさらに他の１つの容量値制御端子の接続先を切り替える請求項１記載の電圧制御発振器。
【請求項１０】
請求項１に記載の電圧制御発振器を複数個設け、
前記複数個の電圧制御発振器からの出力信号のうちの１つを選択して出力するためのスイッチユニットを備えることを特徴とする電圧制御発振器ユニット。
【請求項１１】
発振周波数が高い電圧制御発振器ほど、発振周波数可変比を小さくした請求項１０記載の電圧制御発振器ユニット。
【請求項１２】
前記スイッチの選択動作を制御する制御回路をさらに備え、
前記制御回路は、前記スイッチにより選択されていない電圧制御発振器の動作を停止させる請求項１０記載の電圧制御発振器ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタに対して互いに並列に設けた２個以上の可変容量素子を有し、インダクタのインダクタンスと可変容量素子の容量値の合計とに基づく共振周波数で共振する共振回路を備えた電圧制御発振器及び電圧制御発振器ユニットに関する。
【背景技術】
【０００２】
一般に、放送受信チューナでは局部発振装置に広い周波数範囲が要求される。例えば、衛星放送受信用チューナの入力周波数は９５０ＭＨｚから２１５０ＭＨｚであり、ダイレクトコンバージョン方式のチューナでは９５０ＭＨｚから２１５０ＭＨｚまでの入力周波数と同じ周波数で発振する局部発振装置が必要となる。
【０００３】
このような放送受信に必要な広帯域の周波数範囲で発振する電圧制御発振器（以下「ＶＣＯ」ともいう）を半導体集積回路上に搭載する場合、１個のＶＣＯでは必要な発振周波数範囲が得られないため、発振周波数範囲が互いに異なる複数個のＶＣＯを集積回路に形成することにより、必要な周波数範囲をカバーする方法がとられる（例えば、特許文献１を参照）。
【０００４】
図１１（ａ）は従来の電圧制御発振器ユニット９８０の構成を示す回路図であり、電圧制御発振器ユニット９８０は、複数のＶＣＯを使用する。図１１（ｂ）は従来の電圧制御発振器ユニット９８０の周波数制御電圧Ｖ＿ｃｔｒｌと発振周波数ｆ＿ｖｃｏとの関係（ｆ−Ｖ特性）を説明するためのグラフであり、図１１（ｃ）は従来の電圧制御発振器ユニット９８０に設けられた従来のＶＣＯ９０の構成を示す回路図である。
【０００５】
図１１(a)を参照すると、電圧制御発振器ユニット９８０は、ｎ個のＶＣＯ９０−１〜９０−ｎを備えている。ＶＣＯの個数ｎは、必要な発振周波数範囲と個々のＶＣＯで実現可能な発振周波数範囲とに基づいて決定される。
【０００６】
ＶＣＯユニット９８０には、スイッチユニット９８１が設けられている。このスイッチユニット９８１は、外部信号に応じて制御回路９８２により生成された制御信号に基づいて、ミキサ９８３に供給する発振周波数信号を生成するＶＣＯをＶＣＯ９０−１〜９０−ｎの中から選択する。また、バッファ回路を介してＶＣＯの出力信号をミキサ８３に供給してもよい。ＶＣＯ９０−１〜９０−ｎはＰＬＬ９８４と接続され、外部からの信号に応じた周波数でＰＬＬがロックする構成となっている。
【０００７】
図１１（ｂ）に示す各ＶＣＯ９０−１〜９０−ｎの周波数カバー範囲は、集積回路のばらつきがあっても常に連続して所要の全周波数範囲がカバーされるように、隣り合うＶＣＯがそれぞれカバーする周波数カバー範囲の間で、ある程度のオーバーラップが得られるように各ＶＣＯ９０−１〜９０−ｎを構成することが一般的である。
【０００８】
図１１（ｃ）を参照すると、ＶＣＯ９０は、ＶＣＯ９０−１〜９０−ｎと同一の構成を有するものとし、電源電圧端子９１９に互いに並列に接続された２個のインダクタ９０３を備えている。各インダクタ９０３の電源電圧端子９１９と反対側には、可変容量素子９０４がそれぞれ接続されている。各可変容量素子９０４のインダクタ９０３と反対側の容量値制御端子には、周波数制御電圧入力端子９２１が接続されている。インダクタ９０３と可変容量素子９０４とによって共振回路が構成されており、この共振回路の発振周波数は、インダクタ５のインダクタンスと、可変容量素子６の容量と寄生容量とを含んだ共振回路に含まれる全容量値との積の逆数によって決定される。
【０００９】
ＶＣＯ９０には、一対のトランジスタ９０９が設けられている。各トランジスタ９０９のコレクタは、インダクタ９０３と可変容量素子９０４とに接続されている。ＶＣＯ９０は、各トランジスタ９０９のベースバイアスをコレクタとは別に与えるためにＤＣを分離する一対のコンデンサ９１５を備えている。各トランジスタ９０９のエミッタには、抵抗９１３の一端が接続され、抵抗９１３の他端はグランド９１４に接続される。各トランジスタ９０９のベースには、ベースバイアスを発生するバイアス回路９１６が接続されている。図１１（ｃ）では一対のトランジスタ９０９のエミッタには抵抗９１３を接続しているが、抵抗９１３は定電流源に置き換えてもよい。また、図１１（ｃ）では共振回路はインダクタ９０３と可変容量素子９０４とから成っているが、発振周波数の微調整等の都合により、さらに容量を接続してもよい。
【００１０】
このように構成されたＶＣＯ９０−１〜９０−ｎを電圧制御発振器ユニット９８０に複数個設け、隣り合うＶＣＯがそれぞれカバーする周波数カバー範囲の間で、ある程度のオーバーラップが得られるように各ＶＣＯ９０−１〜９０−ｎを構成することによって、図１１（ｂ）に示すように幅広い発振周波数範囲をカバーすることができる
【特許文献１】特開２００４−１２０２１５号公報（平成１６年４月１５日（２００４．４．１５）公開）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら上述した構成では、ＶＣＯを多数個使用しなければならないので、集積回路のチップサイズが増大して、コストが増加してしまうという問題がある。特に、ＶＣＯを集積回路上で実現するために必要なオンチップインダクタは、その構造上、非常に大きな面積を必要とするからである。したがって、コストアップを避けるためには、個々のＶＣＯの発振周波数可変範囲をできるだけ広くして、集積回路に搭載するＶＣＯの数をできるだけ少なくする必要がある。
【００１２】
一方、デジタル放送を受信する場合には、位相雑音の良好な局部発振信号が必要となる。個々のＶＣＯの発振周波数可変範囲を広くすると、ＶＣＯゲインＫｖ（制御電圧に対する発振周波数の変化率）が増大するが、ＶＣＯゲインＫｖが増大すると位相雑音が悪化するという問題が生じる。これは、ＶＣＯゲインＫｖが増大すると制御電圧に雑音が加わった場合に雑音が周波数に変換される際の変換率が高くなるためである。
【００１３】
上述したように、デジタル放送を良好に受信可能な広帯域、低位相雑音の局部発振源を集積回路に搭載し、かつコストを抑えるためには、できるだけ少ない数のインダクタを使用し、またできるだけＶＣＯゲインＫｖを小さく抑える必要がある。
【００１４】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、デジタル放送を良好に受信することができる低コストな電圧制御発振器及び電圧制御発振器ユニットを提供することにある。
【課題を解決するための手段】
【００１５】
本発明の電圧制御発振器は、インダクタに対して互いに並列に設けた２個以上の可変容量素子を有し、前記インダクタのインダクタンスと前記可変容量素子の容量値の合計とに基づく共振周波数で共振する共振回路と、前記２個以上の可変容量素子のうちの少なくとも１つの容量値制御端子の接続先を切り替える少なくとも１個のスイッチとを備えたことを特徴とする。
【００１６】
上記特徴により、インダクタに対して互いに並列に設けた２個以上の可変容量素子のうちの少なくとも１つの容量値制御端子の接続先を切り替えることができる。このため、切り替えた接続先に応じて異なる発振周波数範囲をカバーして、周波数制御電圧に対する発振周波数の変化率を示すＶＣＯゲインＫｖを小さく抑えた複数種類の発振周波数−周波数制御電圧特性を得ることができる。従って、カバーすることのできる発振周波数可変範囲を広くして使用するインダクタの数を少なくしながらＶＣＯゲインＫｖを小さく抑えることができる。その結果、衛星放送を受信するために必要な広帯域の周波数範囲で発振することができ、しかも位相雑音が低く、且つ集積回路上の比較的小さな面積の領域に形成することができ、従って、衛星デジタル放送を良好に受信することができる低コストな電圧制御発振器を提供することができる。
【００１７】
本発明の電圧制御発振器では、前記可変容量素子は、ＭＯＳ型可変容量素子であることが好ましい。
【００１８】
上記構成によれば、ＭＯＳ型可変容量素子は、ＰＮ接合型可変容量素子よりも容量可変比が大きく、容量可変比が大きいほど、ＶＣＯの発振周波数可変比（発振周波数可変幅と中心周波数の比）が大きくなるからである。
【００１９】
本発明の電圧制御発振器では、前記スイッチは、前記可変容量素子の容量値制御端子の接続先を、周波数制御電圧入力端子、電源及びグランドのいずれかに切り替えることが好ましい。
【００２０】
上記構成によれば、周波数制御電圧入力端子、電源及びグランドという接続先に応じて、異なる発振周波数範囲をカバーして、ＶＣＯゲインＫｖを小さく抑えた複数種類の発振周波数−周波数制御電圧特性を得ることができる。
【００２１】
本発明の電圧制御発振器では、前記共振回路は、差動型共振回路であり、前記インダクタは、１個以上のインダクタであることが好ましい。
【００２２】
上記構成によれば、共振回路が差動型なので、発振した周波数信号を安定して供給することができる。
【００２３】
本発明の電圧制御発振器では、前記インダクタは、１個の対称型インダクタであることが好ましい。
【００２４】
上記構成によれば、２個のインダクタを１個のインダクタセルによって集積回路上に形成することができるので、２個のインダクタセルによって２個のインダクタを形成するよりも、集積回路上でのインダクタの占有面積を小さくすることができる。
【００２５】
本発明の電圧制御発振器では、前記スイッチは、ＭＯＳ型ＦＥＴによって構成されることが好ましい。
【００２６】
上記構成によれば、例えばＢｉＣＭＯＳプロセスやＣＭＯＳプロセスによってスイッチを形成する場合、ＮＭＯＳＦＥＴ、ＰＭＯＳＦＥＴを使用することによって非常に簡単に、かつ小さな占有面積でスイッチを形成することができる。
【００２７】
本発明の電圧制御発振器では、前記スイッチは、１個設けられていることが好ましい。
【００２８】
上記構成によれば、簡単な構成によって、電圧制御発振器の発振周波数範囲を広くしながらＶＣＯゲインＫｖを小さく抑えることができる。
【００２９】
本発明の電圧制御発振器では、前記少なくとも１個のスイッチは、２個のスイッチであり、前記２個のスイッチのうちの一方は、前記２個以上の可変容量素子のうちの１つの容量値制御端子の接続先を切り替え、前記２個のスイッチのうちの他方は、前記２個以上の可変容量素子のうちの他の１つの容量値制御端子の接続先を切り替えることが好ましい。
【００３０】
上記構成によれば、発振周波数範囲をより広くしながらＶＣＯゲインＫｖをより小さく抑えることができる。
【００３１】
本発明の電圧制御発振器では、前記少なくとも１個のスイッチは、３個のスイッチであり、前記２個以上の可変容量素子は、３個以上の可変容量素子であり、前記３個のスイッチのうちの１つは、前記３個以上の可変容量素子のうちの１つの容量値制御端子の接続先を切り替え、前記３個のスイッチのうちの他の１つは、前記３個以上の可変容量素子のうちの他の１つの容量値制御端子の接続先を切り替え、前記３個のスイッチのうちのさらに他の１つは、前記３個以上の可変容量素子のうちのさらに他の１つの容量値制御端子の接続先を切り替えることが好ましい。
【００３２】
上記構成によれば、電圧制御発振器の発振周波数範囲をより一層広くしながらＶＣＯゲインＫｖをより一層小さく抑えることができる。
【００３３】
本発明の電圧制御発振器ユニットは、本発明の電圧制御発振器を複数個設け、前記複数個の電圧制御発振器からの出力信号のうちの１つを選択して出力するためのスイッチユニットを備えることを特徴とする。
【００３４】
上記特徴により、発振周波数を互いにシフトさせた本発明の電圧制御発振器を複数個設けることができ、広範囲の発振周波数範囲をカバーして使用するインダクタの数を少なくしながらＶＣＯゲインＫｖを小さく抑えた電圧制御発振器ユニットを得ることができる。
【００３５】
本発明の電圧制御発振器ユニットでは、発振周波数が高い電圧制御発振器ほど、発振周波数可変比を小さくすることが好ましい。
【００３６】
上記特徴により、ＶＣＯゲインＫｖをより小さくすることができ、従って、位相雑音がより小さい電圧制御発振器ユニットを得ることができる。
【００３７】
本発明の電圧制御発振器ユニットでは、前記スイッチの選択動作を制御する制御回路をさらに備え、前記制御回路は、前記スイッチにより選択されていない電圧制御発振器の動作を停止させることが好ましい。
【００３８】
上記特徴により、電圧制御発振器ユニットの消費電力を削減することができる。
【発明の効果】
【００３９】
以上のように本発明の電圧制御発振器は、インダクタに対して互いに並列に設けた２個以上の可変容量素子を有し、前記インダクタのインダクタンスと前記可変容量素子の容量値の合計とに基づく共振周波数で共振する共振回路と、前記２個以上の可変容量素子のうちの少なくとも１つの容量値制御端子の接続先を切り替える少なくとも１個のスイッチとを備えていることを特徴とする。
【００４０】
上記特徴により、インダクタに対して互いに並列に設けた２個以上の可変容量素子のうちの少なくとも１つの容量値制御端子の接続先を切り替えることができる。このため、切り替えた接続先に応じて異なる発振周波数範囲をカバーして、周波数制御電圧に対する発振周波数の変化率を示すＶＣＯゲインＫｖを小さく抑えた複数種類の発振周波数−周波数制御電圧特性を得ることができる。
【００４１】
従って、カバーすることのできる発振周波数可変範囲を広くして使用するインダクタの数を少なくしながらＶＣＯゲインＫｖを小さく抑えることができる。その結果、衛星デジタル放送を良好に受信することができる低コストな電圧制御発振器を提供することができる。
【発明を実施するための最良の形態】
【００４２】
本発明の一実施形態について図１ないし図１０に基づいて説明すると以下の通りである。
【００４３】
（実施の形態１）
図１は、本発明の実施形態１を示すものであり、電圧制御発振器１ａの構成を示す回路図である。ＶＣＯ１ａは、電源電圧端子１９に互いに並列に接続された２個のインダクタ３を備えている。各インダクタ３の電源電圧１９と反対側には、可変容量素子４がそれぞれ接続されている。各可変容量素子４のインダクタ３と反対側の容量値制御端子４ａには、周波数制御電圧入力端子２１が接続されている。
【００４４】
各インダクタ３の電源電圧１９と反対側には、さらに可変容量素子５がそれぞれ可変容量素子４と並列に接続されている。各可変容量素子５のインダクタ３と反対側の容量値制御端子５ａには、スイッチ６が接続されている。このスイッチ６は、所定の電圧が供給される電圧端子７と別の所定の電圧が供給される電圧端子８との一方に２つの容量値制御端子５ａを切り替え可能に接続する。
【００４５】
インダクタ３と可変容量素子４・５によって共振回路２が構成されており、この共振回路２の発振周波数は、インダクタ３のインダクタンスと、可変容量素子４・５の容量と寄生容量とを含んだ共振回路２に含まれる全容量値との積の逆数によって決定される。
【００４６】
ＶＣＯ１ａには、一対のトランジスタ９が設けられている。各トランジスタ９のコレクタ１０は、インダクタ３と可変容量素子４・５とに接続されている。ＶＣＯ１ａは、各トランジスタ９へのベースバイアス電圧をコレクタ１０とは別に与えるためにＤＣを分離する一対のコンデンサ１５を備えている。各トランジスタ９のエミッタ１２には、抵抗１３の一端が接続され、抵抗１３の他端はグランド１４に接続される。抵抗１３は定電流源に置き換えてもよい。また、図１では共振回路はインダクタ３と可変容量素子４・５とから成っているが、発振周波数を微調整等するために、可変容量素子をさらに接続してもよい。各トランジスタ９のベース１１には、ベースバイアス電圧を発生するバイアス回路１６が接続されている。バイアス回路１６は、電圧源１７と、各トランジスタ９のベース１１と電圧源１７との間に設けられた抵抗１８とから構成される。
【００４７】
ＶＣＯ１ａの出力信号は、例えばトランジスタ９のベース１１からバッファ２０を通して取り出される。なお、例えばトランジスタ９のコレクタから同様に取り出すことも可能である。
【００４８】
インダクタ３の電圧降下が無視される程度に小さいとすると、可変容量素子４の一方の端子に加えられるＤＣ電圧は電源電圧ＶＣＣであり、他方の容量値制御端子４ａには周波数制御電圧入力端子２１へ入力される周波数制御電圧が印加される。これにより、周波数制御電圧入力端子２１に加えられる周波数制御電圧に応じて可変容量素子４の容量値が変化する。このため、図１に示すＶＣＯ１ａの発振周波数を、周波数制御電圧入力端子２１に加えられる周波数制御電圧によって制御できる。
【００４９】
また、図１において、可変容量素子５の容量値制御端子５ａはスイッチ６に接続され、スイッチ６によって所定電圧が印加される電圧端子７または別の所定電圧が印加される電圧端子８に切り替え可能に接続されるようになっている。
【００５０】
共振回路２によって発生した発振信号を増幅するトランジスタ９は、コレクタ１０がインダクタ３、可変容量素子４・５からなる共振回路２に接続され、ベース１１はコンデンサ１５によって他方のコレクタ１０とＤＣ分離、ＡＣ結合され、ＤＣ電圧は別に構成されるバイアス回路１６から供給される。差動型構成の２つのトランジスタ９のエミッタ１２は互いに接続されており、エミッタ１２は抵抗１３を通してグランド１４に接続される。
【００５１】
図１ではＶＣＯ１ａの電源電圧を電源電圧ＶＣＣとしているが、この電源電圧ＶＣＣは必ずしもこのＶＣＯ１ａが搭載される集積回路全体の電源電圧でなくてもよい。また、トランジスタ９はバイポーラＮＰＮトランジスタを使用しているが、これはＮＰＮトランジスタでなくともよく、ＮＭＯＳトランジスタによって構成することも可能である。また、ＰＮＰトランジスタやＰＭＯＳトランジスタを使用して同様の特性を実現することも可能である。
【００５２】
図２（ａ）、図２（ｂ）は電圧制御発振器１ａのＣ−Ｖ特性を説明するためのグラフであり、図２（ｃ）は電圧制御発振器１ａのｆ−Ｖ特性を説明するためのグラフであり、図２（ｄ）は電圧制御発振器１ａのＣ−Ｖ特性を説明するためのグラフであり、図２（ｅ）は電圧制御発振器１ａのｆ−Ｖ特性を説明するためのグラフである。
【００５３】
図２（ａ）〜図２(ｅ)を用いて、図１に示すＶＣＯ１ａの発振周波数が、周波数制御電圧入力端子２１に加わる周波数制御電圧、及びスイッチ４の接続状態に応じてどのように変化するかを説明する。図２（ａ）〜図２(ｅ)において、横軸Ｖ＿ｃｔｒｌは可変容量素子４ａの一端に加わる周波数制御電圧を示しており、図２（ａ）、図２（ｂ）及び図２（ｄ）の縦軸Ｃは、可変容量素子の容量値を示しており、図２（ｃ）及び図２（ｅ）の縦軸ｆ＿ｖｃｏはＶＣＯ１ａの発振周波数を示している。
【００５４】
図２（ａ）において、曲線２２は１つの可変容量素子５のＣ−Ｖ特性であり、曲線２３は２つの可変容量素子４・５を並列に接続したときのＣ−Ｖ特性である。図２（ｂ）において、曲線２４は２つの可変容量素子４・５のうち、１つの可変容量素子５を最小容量値に固定したときの全体の容量値のＣ−Ｖ特性を表し、曲線２５は２つの可変容量素子４・５のうち１つの可変容量素子５を最大容量値に固定したときの全体のＣ−Ｖ特性を表している。図２（ｂ）における曲線２３・２４・２５のＣ−Ｖ特性を用いたＶＣＯ１ａのｆ−Ｖ特性を考えると、それぞれ図２（ｃ）における２６・２７・２８のようになる。図２（ｃ）より、可変容量素子５の容量値を最大容量値または最小容量値に固定することにより、ＶＣＯゲインＫｖが高い１つの曲線２６のｆ−Ｖ特性と同じ周波数可変範囲をカバーするＶＣＯゲインＫｖが低い曲線２７・２８の２つのｆ−Ｖ特性が得られることがわかる。これは図１におけるスイッチ６の切り替えによって実現できる。
【００５５】
また、図２（ｄ）の曲線２９・３０に示すようなＣ−Ｖ特性を持つ可変容量素子によって曲線３１のようなＣ−Ｖ特性の可変容量が実現されている場合を考えると、容量可変幅が狭い方の曲線３０の可変容量素子を最大容量値または最小容量値に固定し、容量可変幅が広い方の曲線２９の可変容量素子を変化させることにより、曲線３２または曲線３３に示すような可変容量特性を得ることができる。その結果、図２（ｅ）の曲線３４・３５に示すｆ−Ｖ特性のような発振周波数が得られ、量産時に発生しうる発振周波数のばらつきが起こった場合にも連続した発振周波数を得ることができるオーバーラップ３６を確保することができる。
【００５６】
以上のように、図１に示す構成のＶＣＯ１ａを用いると、複数種類のｆ−Ｖ特性を得ることができ、１組のインダクタ３を用いるＶＣＯにて発振周波数可変範囲を広くカバーしながら、ＶＣＯゲインＫｖを小さく抑え、良好な位相雑音を得ることができる。
【００５７】
（実施の形態２）
図３は、実施の形態２の電圧制御発振器１ｂの構成を示す回路図である。前述した構成要素と同一の構成要素には同一の参照符号を付し、その詳細な説明は省略する。後述する図面においても同様である。
【００５８】
電圧制御発振器１ｂには、可変容量素子４・５の代わりにＭＯＳ型可変容量素子３７・３８が設けられている。ＶＣＯの発振周波数可変比（発振周波数可変幅と中心周波数の比）は、可変容量素子の容量可変比が大きいほど大きくなるが、この可変容量素子の容量可変比は、プロセス上、使用可能なデバイスで決定される。本発明の実施の形態では、可変容量素子の一部の容量を固定して使用することでＶＣＯゲインＫｖを抑えているため、大きな容量可変比を有する可変容量素子を使用すると、本発明は特に効果的である。一般的に、ＰＮ接合型可変容量素子はＭＯＳ型可変容量素子に比べて容量可変比が小さく、またＰＮ接合型の場合はＰＮ接合が順方向にならないように、ＤＣ成分を容量等によって分離する必要があり、実効的な容量可変比はさらに小さくなってしまう。したがって、ＰＮ接合型可変容量素子よりも容量可変比が大きいＭＯＳ型可変容量素子３７・３８を電圧制御発振器１ｂに設けると、発振周波数可変比を大きくすることができるので、ＭＯＳ型可変容量素子は特に本発明に好適な可変容量素子であると言える。図３に示す可変容量素子としてＭＯＳ型可変容量素子３７・３８を用いたＶＣＯ１ｂにより、図２（ｃ）に示される曲線２７・２８のｆ−Ｖ特性、及び図２（ｅ）に示される曲線３４・３５のｆ−Ｖ特性を実現することができる。
【００５９】
（実施の形態３）
図４は、実施の形態３の電圧制御発振器１ｃの構成を示す回路図である。スイッチ６は、電源電圧ＶＣＣが供給される電源電圧端子３９とグランド４０との一方に容量値制御端子５ａを切り替え可能に接続する。
【００６０】
図２（ａ）に示す可変容量素子のＣ−Ｖ特性が、周波数制御電圧が０Ｖのときに最大容量値をとり、周波数制御電圧が電源電圧のときに最小容量値をとるような場合には、図４に示すように、可変容量素子５の容量制御端子５ａを電源電圧端子３９またはグランド４０にスイッチ６によって切り替えて使用するようにすれば、図２（ｃ）に示す曲線２７・２８のｆ−Ｖ特性、及び図２（ｅ）に示す曲線３４・３５のｆ−Ｖ特性が実現できる。また、後述する実施の形態で説明するように、可変容量素子の容量制御端子を周波数制御電圧にも接続できるように構成すると、発振周波数可変範囲とＶＣＯゲインＫｖとの設定の自由度が大幅に大きくなり、最適な特性で使用されるようにすることができる。
【００６１】
図５（ａ）は実施の形態３の電圧制御発振器１ｃに設けられたインダクタの構成を示す図であり、図５（ｂ）は上記インダクタの他の構成を示す図である。図５（ａ）はインダクタ３のレイアウト例であり、図５（ｂ）は対称型インダクタ３ａのレイアウト例である。図１、図３及び図４に示した２個のインダクタ３は、集積回路上では図５（ａ）に示すようなレイアウトパターンにより構成できる。図５（ａ）のレイアウトパターンのインダクタ３を使用する場合には、端子４１・４２がインダクタの両端にあたり、ＶＣＯ回路１つにつき２個のインダクタを２個のインダクタセルによって形成する必要がある。ここで、図５（ｂ）のようなレイアウトパターンのインダクタ３ａについて考える。図５（ｂ）のようなレイアウトパターンのインダクタ３ａの場合は図１、図３及び図４に示す２個のインダクタ３を１個のインダクタセルによって形成することができる。これは、図５（ｂ）において端子４４から端子４３までの経路が１個のインダクタを形成し、また端子４５から端子４３までの経路がもう１個のインダクタを形成するためである。図５（ｂ）に示すインダクタ３ａは、２つのインダクタをまとめて形成するパターンとなっているため、図５（ａ）に示すインダクタ３を２個形成するよりもチップ上での占有面積を小さくすることができる。
【００６２】
図６（ａ）は実施の形態３の電圧制御発振器１ｃに設けられたスイッチの構成を示す回路図であり、図６（ｂ）は上記スイッチの他の構成を示す回路図である。図６（ａ）において、スイッチ６は、一対のアナログスイッチ５０を備えている。各アナログスイッチ５０は、ＮＭＯＳトランジスタ５１とＰＭＯＳトランジスタ５２とによって構成されている。各アナログスイッチ５０のオン、オフは、制御信号入力端子４９から入力される制御信号及びその制御信号をインバータ５３により反転した制御信号によって制御される。
【００６３】
図６（ａ）のスイッチ６の場合、制御信号入力端子４９の制御信号によって、２つのアナログスイッチ３５は一方がオンしているときは他方がオフし、一方がオフしているときは他方がオンする。これにより、制御信号入力端子４９に入力される制御信号に応じて、端子４６を端子４７・４８のいずれに接続するかを制御することができる。図６（ａ）に示すスイッチ６では、制御信号入力端子４９がＨＩＧＨであれば端子４６は端子４７に接続され、ＬＯＷであれば端子４６は端子４８に接続される。
【００６４】
また、図６（ｂ）に示すスイッチ６ａでは、端子４６を端子４７・４８・５４のいずれに接続するかを個別に制御できる。後述する実施の形態で示すように、可変容量素子の容量値制御端子を、電源電圧、グランド及び周波数制御電圧の３つのうちから選択された１つに接続する場合には、図６（ｂ）に示すスイッチ６ａを使用すればよい。図６（ｂ）のスイッチ６ａでは、３個のアナログスイッチ５０のうち、制御端子信号入力端子４９に入力される制御信号がＨＩＧＨとなっているアナログスイッチ５０が導通する。本発明での使用を考えると、端子４６には可変容量素子の容量値制御端子が接続され、端子４７・４８・５４にはそれぞれ電源電圧、グランド、周波数制御電圧のいずれかが接続されるため、３つの制御信号入力端子４９のうち、ＨＩＧＨとなるのは常にどれか１つでなければならない。
【００６５】
（実施の形態４）
図７は、実施の形態４の電圧制御発振器１ｄの構成を示す回路図である。図７のＶＣＯ１ｄでは、可変容量素子４は常に可変容量として使用される。これに対して、可変容量素子５・５５は、容量値制御端子の接続先をスイッチ５４・５５によってそれぞれ切り替えられ、電源電圧端子３９またはグランド４０に接続される場合と周波数制御電圧入力端子２１に接続される場合とがある。
【００６６】
本実施の形態の効果を図８（ａ）・（ｂ）・（ｃ）を用いて説明する。図８（ａ）・（ｂ）は電圧制御発振器１ｄのＣ−Ｖ特性を説明するためのグラフであり、図８（ｃ）は電圧制御発振器１ｄのｆ−Ｖ特性を説明するためのグラフである。
【００６７】
可変容量素子のＣ−Ｖ特性として図８（ａ）に示すようなＣ−Ｖ特性を考える。ここで、図８（ａ）中の曲線５８を図７中の可変容量素子４のＣ−Ｖ特性とし、曲線５７を可変容量素子５のＣ−Ｖ特性とし、曲線５６を可変容量素子５５の特性とする。すなわち、可変容量素子５の可変容量値は可変容量素子５５の可変容量値よりも大きく、可変容量素子４の可変容量値は可変容量素子５の可変容量値よりも大きい。
【００６８】
このときスイッチ５４・５５を下記の表１に示すように接続すると、接続１では可変容量素子４・５・５５の全体の特性は図８（ｂ）の曲線６０によって表されるＣ−Ｖ特性になり、接続２では曲線５９のＣ−Ｖ特性になる。
【００６９】
【表１】
2007104152.tif 000003
【００７０】
このとき図７のＶＣＯ１ｄの発振周波数は、図８（ｃ）に示すように、曲線６０のＣ−Ｖ特性のときは曲線６３のｆ−Ｖ特性に従って変化し、曲線５９のＣ−Ｖ特性のときは曲線６４のｆ−Ｖ特性に従って変化する。
【００７１】
ここで、表１では容量値制御端子をグランド４０、電源電圧端子３９に接続する可変容量素子を接続１と接続２とで変えているが、これを変えない場合について考える。まず、可変容量素子５のみをグランド４０、電源電圧端子３９と接続を切り替え、可変容量素子５５を常に周波数制御電圧入力端子２１に接続した場合を考える。このとき、可変容量全体のうち、周波数制御電圧によって変化する部分のＣ−Ｖ特性は、図８（ａ）における曲線５８と曲線５６との和によって表される。可変容量素子５の容量値制御端子をグランド４０に接続している場合は、これに曲線５７のＣ−Ｖ特性におけるＶ＿ｃｔｒｌ＝０Ｖ時の容量値が加えられる。可変容量素子５の容量値制御端子を電源電圧端子３９に接続している場合には、Ｖ＿ｃｔｒｌ＝電源電圧ＶＣＣ時の容量値が加えられる。このとき、各接続におけるＣ−Ｖ特性は図８（ｂ）の曲線６１のＣ−Ｖ特性と曲線５９のＣ−Ｖ特性のようになっている。
【００７２】
逆に、可変容量素子５５のみをグランド４０、電源電圧端子３９と接続を切り替え、可変容量素子５を常に周波数制御電圧入力端子２１に接続した場合には、可変容量全体のうち周波数制御電圧によって変化する部分のＣ−Ｖ特性は図８（ａ）中の曲線５８と曲線５７との和になり、接続状態に応じて曲線５７のＣ−Ｖ特性の容量値が加えられる。このときは、各接続におけるＣ−Ｖ特性は図８（ｂ）の曲線６０のＣ−Ｖ特性と曲線６２のＣ−Ｖ特性のようになる。
【００７３】
これらの状態を比較すると、可変容量素子５５のみを切り替える場合の曲線６０及び曲線６２の２つのＣ−Ｖ特性の傾きが、可変容量素子５のみを切り替える場合の曲線６１及び曲線５９の２つのＣ−Ｖ特性の傾きに比べて急峻であることがわかる。図８（ａ）に示すように、可変容量素子５のＣ−Ｖ特性を表す曲線５７の傾きが、可変容量素子５５のＣ−Ｖ特性を表す曲線５６の傾きよりも急峻だからである。
【００７４】
同じＣ−Ｖ特性の可変容量素子を使用してＶＣＯを構成する場合、容量可変比を一定とすると、発振周波数が高いほどＶＣＯとしてのＶＣＯゲインＫｖは大きくなってしまう。また、位相雑音も発振周波数が高いほど悪化するため、容量可変比を一定にしてＶＣＯを構成すると、低周波数での発振時に比べて高周波数での発振時には位相雑音が悪化する。これらのことから、低い周波数での発振時に容量可変比を大きくし、高い周波数での発振時には容量可変比を小さく抑える方が全体としての特性が良くなることがわかる。従って、本実施の形態を使用することにより、図８（ｂ）においては、曲線６０のＣ−Ｖ特性と曲線５９のＣ−Ｖ特性とを実現でき、位相雑音が良好で、かつ必要な発振周波数可変範囲を得ることができる。
【００７５】
（実施の形態５）
図９は、実施の形態５の電圧制御発振器１ｅの構成を示す回路図である。図９の電圧制御発振器１ｅは、実施の形態４に対してさらにスイッチ７３を設け、可変容量素子４の容量値制御端子の接続先を電源電圧端子３９、グランド４０及び周波数制御電圧端子２１のいずれかに切り替えられるようにしたものである。図９において、可変容量素子４・５・５５のＣ−Ｖ特性をそれぞれ図８（ａ）の曲線５８・５７・５６によってそれぞれ表されるＣ−Ｖ特性とすると、スイッチ７３・５４・５５を下記の表２に例示する接続１・２・３・４のように切り替えることにより、図８（ｄ）に示すような４つのＣ−Ｖ特性を実現できる。
【００７６】
【表２】
2007104152.tif 000004
【００７７】
ここで、可変容量素子４・５・５５の全体のＣ−Ｖ特性は、表２における接続１の場合は図８（ｄ）における曲線６５によって表され、接続２の場合は曲線６６によって表され、接続３の場合は曲線６７によって表され、接続４の場合は曲線６８によって表される。このとき、図９に示すＶＣＯ１ｅのｆ−Ｖ特性は図８（ｅ）のようになる。ここで、曲線６５のＣ−Ｖ特性であれば曲線６９のｆ−Ｖ特性になり、曲線６６のＣ−Ｖ特性であれば曲線７０のｆ−Ｖ特性になる。曲線６７のＣ−Ｖ特性であれば曲線７１のｆ−Ｖ特性になり、曲線６８のＣ−Ｖ特性であれば曲線７２のｆ−Ｖ特性となる。実施の形態４と同様にＣ−Ｖ特性の傾きや可変幅について考えると、実施の形態５でも発振周波数が高い場合ほど容量可変比が小さく、周波数可変比も小さく抑えられていることがわかる。しかも、図８（ｅ）に示される各ｆ−Ｖ特性の傾きは実施の形態４の場合を表す図８（ｃ）に比べてさらに小さくなっている。したがって、本実施の形態を用いることにより、さらにＶＣＯゲインＫｖを小さく抑え、位相雑音の良好なＶＣＯが得られる。
【００７８】
（実施の形態６）
図１０（ａ）は実施の形態６の電圧制御発振器ユニット８０の構成を示す回路図であり、図１０（ｂ）は電圧制御発振器ユニット８０のｆ−Ｖ特性を説明するためのグラフである。電圧制御発振器ユニット８０は、ｎ個のＶＣＯ１ｅ−１〜ＶＣＯ１ｅ−ｎを備えている。ＶＣＯ１ｅ−１〜ＶＣＯ１ｅ−ｎは、可変容量素子の容量値制御端子の接続先の切り替えによってｆ−Ｖ特性を図８（ｅ）のように設定できる実施の形態５で前述したＶＣＯ１ｅと同一の構成を有している。ＶＣＯの個数ｎは、必要な発振周波数範囲と個々のＶＣＯで実現可能な発振周波数範囲とに基づいて決定される。
【００７９】
ＶＣＯユニット８０には、スイッチユニット８１が設けられている。このスイッチユニット８１は、外部信号に応じて制御回路８２により生成された制御信号に基づいて、ミキサ８３に発振周波数信号を供給するＶＣＯをＶＣＯ１ｅ−１〜１ｅ−ｎの中から選択する。また、バッファ回路を介してＶＣＯの出力信号をミキサ８３に供給してもよい。制御回路８２は、各ＶＣＯのｆ−Ｖ特性を決定する。ＶＣＯ１ｅ−１〜ＶＣＯ１ｅ−ｎはＰＬＬ８４と接続され、外部からの信号に応じた周波数でＰＬＬがロックする構成となっている。
【００８０】
図１０（ｂ）に図１０（ａ）のような構成の各ＶＣＯに与えられる周波数制御電圧と各ＶＣＯの発振周波数との関係を示す。ここで、各ＶＣＯ１ｅ−１〜ＶＣＯ１ｅ−ｎは本発明の実施の形態５のような構成となっているため、図１０（ｂ）のように各ＶＣＯのｆ−Ｖ特性８５−１〜８５−ｎはそれぞれ複数のｆ−Ｖ特性によって表される。ＶＣＯ１ｅ−１〜ＶＣＯ１ｅ−ｎを図１０（ａ）のように構成し、図１０（ｂ）のようなｆ−Ｖ特性８５−１〜８５−ｎを得ることにより、広範囲の発振周波数範囲をカバーしながら位相雑音の良好なＶＣＯユニットを得ることができる。
【００８１】
また、複数のＶＣＯについて、ＶＣＯの発振周波数可変比を発振周波数が高いものほど小さくなるように設計すれば、より位相雑音が良好なＶＣＯユニットを得ることができる。
【００８２】
また、複数のＶＣＯのうち、制御回路８２によって選択されていないＶＣＯの動作を停止させることによって、消費電流を削減し、低消費電力化を図ることができる。
【００８３】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８４】
本発明は、連続した広い周波数範囲で発振する電圧制御発振器または電圧制御発振器ユニットを内蔵する集積回路、及びそれを用いた受信装置、特に衛星放送受信機のような放送受信機として用いる受信装置の用途に適用することができる。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施形態１を示すものであり、電圧制御発振器の構成を示す回路図である。
【図２】（ａ）、（ｂ）は上記電圧制御発振器のＣ−Ｖ特性を説明するためのグラフであり、（ｃ）は上記電圧制御発振器のｆ−Ｖ特性を説明するためのグラフであり、（ｄ）は上記電圧制御発振器のＣ−Ｖ特性を説明するためのグラフであり、（ｅ）は上記電圧制御発振器のｆ−Ｖ特性を説明するためのグラフである。
【図３】実施の形態２の電圧制御発振器の構成を示す回路図である。
【図４】実施の形態３の電圧制御発振器の構成を示す回路図である。
【図５】（ａ）は実施の形態３の電圧制御発振器に設けられたインダクタの構成を示す図であり、（ｂ）は上記インダクタの他の構成を示す図である。
【図６】（ａ）は実施の形態３の電圧制御発振器に設けられたスイッチの構成を示す回路図であり、（ｂ）は上記スイッチの他の構成を示す回路図である。
【図７】実施の形態４の電圧制御発振器の構成を示す回路図である。
【図８】（ａ）、（ｂ）は上記電圧制御発振器のＣ−Ｖ特性を説明するためのグラフであり、（ｃ）は上記電圧制御発振器のｆ−Ｖ特性を説明するためのグラフであり、（ｄ）は実施の形態５の電圧制御発振器のＣ−Ｖ特性を説明するためのグラフであり、（ｅ）は上記電圧制御発振器のｆ−Ｖ特性を説明するためのグラフである。
【図９】実施の形態５の電圧制御発振器の構成を示す回路図である。
【図１０】（ａ）は実施の形態６の電圧制御発振器ユニットの構成を示す回路図であり、（ｂ）は上記電圧制御発振器ユニットのｆ−Ｖ特性を説明するためのグラフである。
【図１１】従来技術を示すものであり、（ａ）は従来の電圧制御発振器ユニットの構成を示す回路図であり、（ｂ）は上記従来の電圧制御発振器ユニットのｆ−Ｖ特性を説明するためのグラフであり、（ｃ）は上記従来の電圧制御発振器ユニットに設けられた従来の電圧制御発振器の構成を示す回路図である。
【符号の説明】
【００８６】
１ａ、１ｂ、１ｃ、１ｄ、１ｅ    電圧制御発振器
２    共振回路
３    インダクタ
４、５  可変容量素子
４ａ、５ａ  容量値制御端子
６、６ａ  スイッチ
２１    周波数制御電圧入力端子
３９    電源電圧端子
４０    グランド
８０    電圧制御発振器ユニット
８１    スイッチユニット
８２    制御回路
【図１】
2007104152.tif 000005
【図２】
2007104152.tif 000006
【図３】
2007104152.tif 000007
【図４】
2007104152.tif 000008
【図５】
2007104152.tif 000009
【図６】
2007104152.tif 000010
【図７】
2007104152.tif 000011
【図８】
2007104152.tif 000012
【図９】
2007104152.tif 000013
【図１０】
2007104152.tif 000014
【図１１】
2007104152.tif 000015