(57)【要約】      【目的】配線面積が少ない、ノイズ耐量が高い、放射雑音を小さくすることができるといった特徴を有するとともに、停止状態もしくはスタンバイ状態における消費電力を抑制することのできる信号伝送方法を提供する。      【構成】この発明の信号伝送方法は、原信号に拡散符号を重畳し、その合成されたデータに基づきスイッチング電源のスイッチング周期を変更させることによりスイッチング電源の出力線を介して複数の半導体装置に第１の信号を伝送するとともに、出力線の直流出力電圧レベルを変更することにより子機に対し第２の信号を伝送することができる。第２の信号を子機に対する制御・指示などに用いることにより、例えば子機を停止状態もしくはスタンバイモードから通常動作モードに移行させて、第１の信号を受信できるようにさせることができる。出力線の電圧レベルは静的な手段で監視するので、停止状態もしくはスタンバイ状態における子機の消費電力を抑制することができる。【選択図】        図１
2007043565.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を有するスイッチング電源において、前記スイッチング素子のスイッチング周波数を第１の信号により変調させることにより前記スイッチング電源の出力線に前記第１の信号を重畳し、前記スイッチング電源の出力線の電圧レベルを変更することにより前記出力線を介して第２の信号を伝送することを特徴とする信号伝送方法。
【請求項２】
前記出力線の電圧レベルが所定値もしくは所定の範囲にあるときは、前記スイッチング電源の出力線に前記第１の信号を重畳しないことを特徴とする請求項１に記載の信号伝送方法。
【請求項３】
原信号に拡散符号を重畳させて前記第１の信号を生成することを特徴とする請求項１または２に記載の信号伝送方法。
【請求項４】
前記スイッチング周波数を決定する発振回路が定電流により容量を所定電圧値の間で充放電するものであり、前記伝送すべき信号に拡散符号を重畳させた信号中の連続したｍビット（ｍは自然数）のデータにより前記定電流の値を変化させることを特徴とする請求項３に記載の信号伝送方法。
【請求項５】
前記スイッチング電源がＤＣ−ＤＣコンバータであることを特徴とする請求項１ないし４のいずれかに記載の信号伝送方法。
【請求項６】
前記スイッチング電源の出力線に第２のＤＣ−ＤＣコンバータが接続されていて、前記第１および第２の信号を前記第２のＤＣ−ＤＣコンバータへの制御信号とすることにより前記第２のＤＣ−ＤＣコンバータの制御を行うことを特徴とする請求項５に記載の信号伝送方法。
【請求項７】
前記スイッチング電源の出力線に重畳された第２の信号の同期をとるための信号線を前記スイッチング電源の出力線とは別に設けることを特徴とする請求項１ないし６のいずれかに記載の信号伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体装置に対し情報を伝送し、制御を行うための信号伝送方法に関するものである。
【背景技術】
【０００２】
ホストＣＰＵが複数の半導体装置の制御を行うシステムの例を図８に示す。図８においてホストＣＰＵ５０がスイッチ５１を制御してバッテリー５２の出力を電源線５３に供給する。ホストＣＰＵは信号線５４により他のホストＣＰＵ５５やサブＣＰＵ５６などと通信するとともに、信号線５４によりＤＣ／ＤＣコンバータ制御ＩＣ５７，液晶ドライバ制御ＩＣ５８，ＲＡＭ５９，ディスプレイ制御ＩＣ６０などといった半導体装置に制御情報を送りその動きをコントロールする。
また、図９はパワーマネージメントコントローラ６１が複数のＤＣ／ＤＣコンバータを制御するシステムである。図８と共通する部分は同一符号を付して説明を省略し、異なる部分について説明する。複数のＤＣ／ＤＣコンバータ６２〜６７はそれぞれ異なる電圧を出力して、それを他の半導体装置に供給するものであり、パワーマネージメントコントローラ６１は信号線５４を介して制御情報を送りその動きをコントロールする。
【０００３】
図８，１１における信号線５４に関するインターフェース規格としてはＩＩＣ，ＳＰＩ，マイクロＬＡＮなどが提案されているが、いずれもＣＬＫ，Ｄ，ＣＥ，Ｗ／Ｒといった複数の信号の配線を必要としている。一方、ますます多くの半導体装置が使われる携帯電話などでは、上記配線のためにプリント基板上に多くの配線面積を必要とするという課題がある。また、単一の周波数を用いるために雑音に弱い、信号の振幅が電源電圧であるため放射雑音も多く小型化を阻む原因となっている、といった課題もある。
雑音に弱いというノイズ耐量の課題に対しては、拡散符号系列によるスペクトル拡散通信が提案されている（例えば、非特許文献１，２）。この方式について、簡単に説明する。拡散符号系列とは擬似的な乱数（ＰＮ：Ｐｓｅｕｄｏ−Ｎｏｉｓｅ）符号系列で拡散符号長の周期で繰り返すものであり、他の拡散符号との相関が非常に低いという特徴をもっている。すなわち、拡散符号長をｎビットとし、２つの拡散符号ＰＮ１，ＰＮ２を構成するｎビットのデータをそれぞれｂ１１，ｂ１２，・・・，ｂ１ｎおよびｂ２１，ｂ２２，・・・，ｂ２ｎ（ｂ１ｉ，ｂ２ｉは０または１）とし、２つの拡散符号ＰＮ１，ＰＮ２の相関値をｂ１ｉ，ｂ２ｉの排他的論理和（Ｅｘｃｌｕｓｉｂｅ−ＯＲ：ｂ１ｉとｂ２ｉが等しいと０、等しくないと１となる関数）をｉ＝１〜ｎについて総和をとったものと定義すると、ＰＮ１＝ＰＮ２の場合は相関値は０となり、ＰＮ１＝−ＰＮ２（−ＰＮ２はＰＮ２を構成する各ビットｂ２ｉの０／１を反転させたもの）の場合はその相関値はｎとなり、ＰＮ１とＰＮ２が異なる拡散符号であるとその相関値はｎ／２もしくはｎ／２に近い値となる。相関値が０またはｎとなる場合は相関が高く、相関値がｎ／２もしくはｎ／２に近い値となる場合は相関が低い。拡散符号系列にはＭ系列、Ｇｏｌｄ信号系列などがあり、Ｍ系列を発生させる回路はシフトレジスタを用いることにより簡単に実現できる。
【０００４】
拡散符号による通信の原理を図１０により説明する。ＤＡＴＡ１が送信すべきデータであり、ＰＮ１が拡散符号である。拡散符号ＰＮ１はデータＤＡＴＡ１よりはるかに高速な信号である。データＤＡＴＡ１は拡散符号ＰＮ１により変調されて変調器６８から送信される。実際は、データＤＡＴＡ１と拡散符号ＰＮ１の排他的論理和をとってＤＡＴＡ２として変調器６８から出力される。実際の送信データＤＡＴＡ２において、元のデータＤＡＴＡ１がＨだった部分は−ＰＮ１となっており、またＬだった部分はＰＮ１となっている。受信側は復調器６９において送信データＤＡＴＡ２を拡散符号ＰＮ１により復調を行う。実際はＤＡＴＡ２と拡散符号の各ビットの排他的論理和の総和を計算し、それが第1の所定値以上であればデータとしてＨが送信されたと判断し、総和が第２の所定値以下であればデータとしてＬが送信されたと判断する。総和が第1の所定値と第２の所定値の中間の値である場合、そのデータは当該受信器に送られたものではないと判断する。上述の相関に関する説明から分かるように、送信側と受信側で同じ拡散符号ＰＮ１を用いる場合は送信データＤＡＴＡ１が受信側で再現でき、異なる拡散符号を用いる場合は再現できない。受信側は拡散符号により送信データが自分宛にものか否かを判断することができる。すなわち、受信側固有の拡散符号で送信データＤＡＴＡ２の復調動作を行ない、データが再現できた場合は自分宛のデータであると判断し、再現できない場合は他者宛のデータと判断すればよい。また、本方式は復調の際に拡散符号長分の総和をとるため、送信データＤＡＴＡ２において部分的にエラーが生じてもデータＤＡＴＡ1の再現が可能であり、ノイズ耐量が高いという特徴がある。
【０００５】
しかしながら、非特許文献１などに示されるＣＤＭＡ方式を用いた有線通信インターフェースでも通信線としてはデータ線２本とクロック線１本の計３本を必要とし、配線面積に関する課題は解決されない。
そこで、本出願人は拡散符号を送信情報に重畳した信号を作成し、さらにその信号を電源線に重畳させて伝送する信号伝送方法を特許文献１で提案した。以下、その概略について説明する。
図１１は、特許文献１に開示されている発明の実施形態（全体構成）を示す回路ブロック図である。なお、後述のように、図１１は本発明の実施形態を示すものでもある。図１１において１は、バッテリー２の出力を受けて電源バス（出力線）３へ信号を重畳した電源Ｖｒｅｇを供給する周波数拡散ＰＷＭ型ＤＣ／ＤＣコンバータおよびバスコントローラを内蔵する制御回路である。また、制御回路１はホストＣＰＵとの通信も行っている。電源バス３には２．５Ｖ電源を作るための第２のＤＣ／ＤＣコンバータ用制御ＩＣ４，液晶ドライバ制御ＩＣ５，ディスプレイ制御ＩＣ６，ＲＡＭ７などが接続されている。これらの半導体装置には制御回路１から同期用信号線８も接続されている。同期用信号線８により、受信側の各半導体装置に制御回路１から電源バス３に重畳されるデータとの同期をとる信号（例えばデータの送信開始を示す信号など）が送信される。
【０００６】
図１２は、特許文献１に係る発明の別の実施形態を示す回路ブロック図である。なお、図１１と同様に、図１２も本発明の実施形態を示すものでもある。図１２に示す回路は制御回路１Ａがバスコントローラではなくパワーマネージメントコントローラを内蔵するものであり、図１１の液晶ドライバ制御ＩＣ５，ディスプレイ制御ＩＣ６，ＲＡＭ７の部分を第３，４，５のＤＣ／ＤＣコンバータ用制御ＩＣ１３，１４，１５に置き換えたものになっている。図１２に示す回路は、制御回路中のパワーマネージメントコントローラが、電源バス３に重畳させた制御信号により複数のＤＣ／ＤＣコンバータ用制御ＩＣを制御するものである。
図１３に、図１１，１２の周波数拡散ＰＷＭ型ＤＣ／ＤＣコンバータの構成例を示す。図１３においてＰ型ＭＯＳトランジスタＰＭＯＳ１、Ｎ型ＭＯＳトランジスタＮＭＯＳ１、インダクタＬ、容量Ｃ０、抵抗Ｒ１，Ｒ２、コンパレータＣＭＰ１，ＣＭＰ２、基準電圧Ｖｒｅｆ、発振回路ＯＳＣおよび駆動回路１０は通常の同期整流方式の降圧型ＤＣ／ＤＣコンバータを構成している。Ｐ型ＭＯＳトランジスタＰＭＯＳ１のソースは電源ＶＤＤ（バッテリー２の出力に相当）に接続され、ドレインはＮ型ＭＯＳトランジスタＮＭＯＳ１のドレインおよびインダクタＬの一端に接続されている。Ｎ型ＭＯＳトランジスタＮＭＯＳ１のソースは接地電位（ＧＮＤ）に接続されている。インダクタＬの他端は容量Ｃ０の一端および直列接続された抵抗Ｒ１，Ｒ２の一端に接続されるとともに、電源バス３に制御された電源電圧Ｖｒｅｇを供給する出力部となっている。抵抗Ｒ１，Ｒ２の接続点は出力電源Ｖｒｅｇをフィードバックする信号Ｖｆｂを与えるものとしてコンパレータＣＭＰ１の反転入力端子に接続される。コンパレータＣＭＰ１の非反転入力端子には基準電圧Ｖｒｅｆが接続されていて、ＶｆｂとＶｒｅｆの比較結果に基づきコンパレータＣＭＰ１からエラー信号Ｖｅｒｒが出力されてコンパレータＣＭＰ２の非反転入力端子に接続される。コンパレータＣＭＰ２の反転入力端子には発振回路ＯＳＣの出力である三角波Ｖｏｓｃが接続されている。ＶｅｒｒとＶｏｓｃの比較結果に基づきコンパレータＣＭＰ２から駆動信号Ｖｄｒｖが出力され、駆動回路１０に接続される。駆動回路１０は駆動信号Ｖｄｒｖに基づきＰ型ＭＯＳトランジスタＰＭＯＳ１,Ｎ型ＭＯＳトランジスタＮＭＯＳ１をオン・オフさせることにより、Ｖｆｂ＝Ｖｒｅｆとなるように出力電圧Ｖｒｅｇを安定させる。ここで、図１０においてＤＡＴＡ１とＰＮ１からＤＡＴＡ２を生成したように、送信データを拡散符号で変調したデータを生成し、生成した変調データに基づき発振回路ＯＳＣの発振周波数（発振周期）を制御すれば、ＤＣ／ＤＣコンバータのスイッチング周波数（周期）によりデータを送信することができる。スイッチング周波数は電源バス３上のリップルとして観察することができるから、受信側半導体装置本体１１は図１４に示すようにＤＣカットのための容量Ｃ１により電源バス３のリップル成分を取り出して増幅器ＡＭＰ１で増幅した後、復調回路１２により拡散符号ＰＮを用いて復調することにより、自分宛の送信データを再現できるか、もしくは相関が低く他の半導体装置宛の信号と判断することができる。復調結果は半導体装置本体１１に伝えられ、それが半導体装置本体１１への制御信号である場合、半導体装置本体１１はその制御信号により指示された動作を行う。
【０００７】
次に、図１３の発振回路ＯＳＣの構成について、図１５により説明を行う。図１５は定電流回路２０，２１，３０，３１、Ｐ型ＭＯＳトランジスタＰＭＯＳ２、Ｎ型ＭＯＳトランジスタＮＭＯＳ２、スイッチＳＷ１，ＳＷ２、容量ＣＴ、コンパレータＣＭＰ３，ＣＭＰ４、基準電圧Ｖｏｕ，ＶｏｌおよびフリップフロップＦＦ１から構成されている。Ｐ型ＭＯＳトランジスタＰＭＯＳ２のソースは定電流回路２０に接続されるととともにスイッチＳＷ１を介して定電流回路２１にも接続されている。Ｎ型ＭＯＳトランジスタＮＭＯＳ２のソースは定電流回路３０に接続されるととともにスイッチＳＷ２を介して定電流回路３１にも接続されている。Ｐ型ＭＯＳトランジスタＰＭＯＳ２とＮ型ＭＯＳトランジスタＮＭＯＳ２のドレインは互いに接続されるとともに、容量ＣＴの一端とコンパレータＣＭＰ３の非反転入力端子およびコンパレータＣＭＰ４の反転入力端子に接続されている。Ｐ型ＭＯＳトランジスタＰＭＯＳ２とＮ型ＭＯＳトランジスタＮＭＯＳ２のゲートにはフリップフロップＦＦ１の出力Ｑが共通に接続されているため、２つのＭＯＳトランジスタＰＭＯＳ２，ＮＭＯＳ２は相補的な動作をする。コンパレータＣＭＰ３の反転入力端子とコンパレータＣＭＰ４の非反転入力端子にはそれぞれ基準電圧Ｖｏｕ，Ｖｏｌ（Ｖｏｕ＞Ｖｏｌ）が接続され、コンパレータＣＭＰ３，ＣＭＰ４の出力はそれぞれフリップフロップＦＦ１のセット入力端子Ｓおよびリセット入力端子Ｒに接続される。２つのＭＯＳトランジスタＰＭＯＳ２，ＮＭＯＳ２は相補的な動作をするため、Ｐ型ＭＯＳトランジスタＰＭＯＳ２がオン（導通）しているときは容量ＣＴは定電流回路２０単独または定電流回路２０，２１により充電され、容量ＣＴの積分値、すなわち発振回路の三角波出力Ｖｏｓｃは上昇していく。Ｎ型ＭＯＳトランジスタＮＭＯＳ２がオンしているときは容量ＣＴは定電流回路３０単独または定電流回路３０，３１により放電され、容量ＣＴの積分値、すなわち発振回路の三角波出力Ｖｏｓｃは下降していく。Ｖｏｓｃが上昇しているときにその値が基準電圧Ｖｏｕを超えるとコンパレータＣＭＰ３の出力がＨとなって、フリップフロップＦＦ１はセットされてその出力ＱがＨとなり、今度はＮ型ＭＯＳトランジスタＮＭＯＳ２がオンしてＶｏｓｃは下降を始める。次に基準電圧Ｖｏｌを下回るとコンパレータＣＭＰ４の出力がＨとなって、フリップフロップＦＦ１はリセットされてその出力ＱがＬになり、Ｐ型ＭＯＳトランジスタＰＭＯＳ２がオンして再度Ｖｏｓｃは上昇を開始する。このように、ＶｏｓｃはＶｏｕとＶｏｌの間で発振する信号する三角波となる。その発振周期は容量ＣＴを充放電する定電流の値による。すなわち、スイッチＳＷ１，ＳＷ２をオフさせた標準状態に比べ、スイッチＳＷ１，ＳＷ２をオンさせて容量ＣＴを充放電する電流値を大きくすると発振周期は短くなる。なお、定電流回路２０，２１，３１，３１に流れる定電流値をそれぞれｉ２０，ｉ２１，ｉ３０，ｉ３１とするとｉ２０＞＞ｉ２１、ｉ３０＞＞ｉ３１として、ｉ２０およびｉ３０により基本周波数が定まり、ｉ２１やｉ３１を付加しても発振周波数が基本周波数から大きくずれないうようにしておくとよい。
【０００８】
上述の送信データを拡散符号で変調した送信データの各ビットデータを信号ＳＥＬとしてＳＷ１，ＳＷ２の制御に適用し、そのＬ／ＨによりスイッチＳＷ１，ＳＷ２のオン・オフ制御を行えば、発振周期を送信データのＬ／Ｈに合わせて変更することができる。例えば送信データのビットがＬのときスイッチＳＷ１，ＳＷ２をオンし、Ｈのときオフすると、ビットのＬ／Ｈは発振周期の短／長に対応し、これが電源ラインに重畳されることになる。この様子を図１６のタイミングチャートに示す。なお、Ｌのときにオンではなく、Ｈのときにオンとしてもよい。
図１６は発振回路ＯＳＣの出力Ｖｏｓｃ約３周期分の信号を示す。実線はＶｏｓｃの３周期ともＳＷ１，ＳＷ２がオフで長周期である場合に関する信号を、破線はＶｏｓｃの２周期目（２つ目の山）のみＳＷ１，ＳＷ２がオンとなって短周期となった場合の信号を示す。ＶｏｓｃはコンパレータＣＭＰ２によりＣＭＰ１からのエラー信号出力Ｖｅｒｒと比較され、Ｖｅｒｒ＞ＶｏｓｃのときにＨとなる駆動信号Ｖｄｒｖが出力される。実線で示されるようにＶｏｓｃが３周期とも長周期、すなわち送信データの対応するビットが３ビットともＨの場合は、Ｖｄｒｖの周期も長周期ｔ０のままであるが、破線で示す送信データの２ビット目がＬの場合は、ｔ０より短い周期ｔ１やt２といった周期となる。駆動信号ＶｄｒｖがＨだと図１３のＰ型ＭＯＳトランジスタＰＭＯＳ１がオンして容量Ｃ０に対する充電電流ｉＬが増大し、駆動信号ＶｄｒｖがＬだと図１３のＮ型ＭＯＳトランジスタＮＭＯＳ１がオンして容量Ｃ０に対する充電電流ｉＬが減少し、図１６に示すｉＬの波形となる。図１３には図示しない負荷へ供給される平均の負荷電流値をｉｏａｖｅとすれば、ｉＬ＞ｉｏａｖｅのときは図１３の容量Ｃ０を充電してその積分電圧値は上昇し、ｉＬ＜ｉｏａｖｅのときは図１３の容量Ｃ０を放電してその積分電圧値は下降するから、Ｖｒｅｇの波形は図１６に示すものになり、これが観察されるリップル波形となる。なお、厳密にはＶｒｅｇの波形は直線ではないが簡単化のために直線で示してある。実線のＶｏｓｃが３周期とも長周期の場合は、Ｖｒｅｇのリップル周期もｔ０であるが、破線のようにＶｏｓｃの２周期目が短周期であると、Ｖｒｅｇのリップル周期もｔ３，ｔ４と短くなる。図１４において、復調回路１２は容量Ｃ１および増幅器ＡＭＰ１により得られたリップル信号の周期をチェックすることにより伝送されたデータの０／１判定を行ない、その結果に対し拡散符合ＰＮを適用すれば、上述のように伝送された信号が自分宛かの判別および自分宛のデータの復調を実現できる。
【０００９】
上述のように電源に重畳させた信号自体で自分宛のデータかどうかが判断できるので、従来技術で必要だったデータ線およびＣＥ（Ｃｈｉｐ  Ｅｎａｂｌｅ）信号線は不要となり、配線面積を削減できる。また、情報がリップルの形で伝えられ、リップル自体の振幅は大きくはないので、情報を伝送することにより発生する放射雑音を小さくすることができる。さらに、復調データを送信データの複数ビットと拡散符号を形成する複数ビットの相関で決めることから、ノイズ耐量も高いものが得られる。
上記のように、特許文献１に係る発明は、伝送すべき信号に拡散符号を重畳し、そのデータに基づきスイッチング電源のスイッチング周期を変更させることにより電源バスを介して複数の半導体装置に信号を伝送するようにしたことから、データおよび送付先の半導体装置を選択するための配線を省略できるという特徴を有している。また、通信が電源バスのリップルの形で伝送され、かつその周期が変動して一定周波数に集中することを防ぐことから、ＥＭＩを削減する効果も大きく、さらに、拡散符号を適用していることから、ノイズに強い信号伝送を実現することができるという特徴も有している。
【００１０】
また、電源の出力ラインの出力電圧レベルを高低２つ設け、高低のレベルを１００μｓ程度の時間単位で変化させることにより、出力回線を介して信号系列を伝送する通信方法（例えば時間単位を１００μｓとすると、最初の３００μｓを高レベル、次の２００μｓを低レベルとすると、１１１００という２進データが送信されたことになる）が特許文献２に開示されている。
【非特許文献１】吉村隆治、外３名，「ＣＤＭＡ方式を用いた有線通信インタフェース」，電子情報通信学会論文誌，社団法人電子情報通信学会，１９９９年１１月，Ｖｏｌ．Ｊ８２−ＣII，Ｎｏ．１１，ｐ．６３１−６３６
【非特許文献２】杉浦彰彦，「スペクトル拡散技術とＣＤＭＡ通信技術の基礎」，雑誌インターフェース，ＣＱ出版社，２０００年２月号，ｐ．５９−７４
【特許文献１】特開２００５−３３５３４号公報
【特許文献２】特開平４−２８７５９８号公報（段落００２６、図２）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１に開示されている発明は、上述のように様々な特徴を持つが、消費電流に着目すると課題が残るものになっている。図１１，１２に示すシステムにおいて、親機（制御回路１，１Ａ）の指示により停止状態もしくはスタンバイ状態から動作状態に移行する場合を考えると、子機（図１１の第２のＤＣ／ＤＣコンバータ用制御ＩＣ４，液晶ドライバ制御ＩＣ５，ディスプレイ制御ＩＣ６，ＲＡＭ７や、図１２の第２，３，４，５のＤＣ／ＤＣコンバータ用制御ＩＣ４，１３，１４，１５）は親機から送られてくる信号をいつでも受信できるように、復調回路１２を常時動作させておく必要がある。復調回路１２の動作にはクロック信号が必要であるから、クロック信号を発生する発振器（図示せず）を常時動作させておく必要がある。これにより、停止状態もしくはスタンバイ状態であるにも関わらず、子機の発振回路および復調回路１２による消費電流を抑制することができない。
【００１２】
特許文献２に開示されている発明は、出力電圧レベルの変更を電源自体の応答によっているため、高速の通信はできないという課題がある。また、高低レベルの差が小さければノイズに弱く、高低レベルを大きくすればＥＭＩが大きくなってしまう。さらに、子機がデータを受信するためには特許文献１に開示されている発明と同様に発振器が必要で、特許文献２に開示されている発明も子機の発振回路および復調回路１２による消費電流を抑制することができない。
そこで、本発明は上記課題を解決するためになされたものであり、その目的は上述の特許文献１に開示されている発明の特徴（長所）をそのまま保持するとともに、停止状態もしくはスタンバイ状態における消費電力を抑制することのできる信号伝送方法を提供することにある。
【課題を解決するための手段】
【００１３】
そこで上記課題を解決するために、請求項１に係る発明は、スイッチング素子を有するスイッチング電源において、前記スイッチング素子のスイッチング周波数を第１の信号により変調させることにより前記スイッチング電源の出力線に前記第１の信号を重畳し、前記スイッチング電源の出力線の電圧レベルを変更することにより前記出力線を介して第２の信号を伝送する信号伝送方法であることを特徴とする。
請求項２に係る発明は、請求項１に係る発明において、前記出力線の電圧レベルが所定値もしくは所定の範囲にあるときは、前記スイッチング電源の出力線に前記第１の信号を重畳しないことを特徴とする。
請求項３に係る発明は、請求項１または２に係る発明において、原信号に拡散符号を重畳させて前記第１の信号を生成することを特徴とする。
【００１４】
請求項４に係る発明は、請求項３に係る発明において、前記スイッチング周波数を決定する発振回路が定電流により容量を所定電圧値の間で充放電するものであり、前記伝送すべき信号に拡散符号を重畳させた信号中の連続したｍビット（ｍは自然数）のデータにより前記定電流の値を変化させることを特徴とする。
請求項５に係る発明は、請求項１ないし４のいずれかに係る発明において、前記スイッチング電源がＤＣ−ＤＣコンバータであることを特徴とする。
請求項６に係る発明は、請求項５に係る発明において、前記スイッチング電源の出力線に第２のＤＣ−ＤＣコンバータが接続されていて、前記第１および第２の信号を前記第２のＤＣ−ＤＣコンバータへの制御信号とすることにより前記第２のＤＣ−ＤＣコンバータの制御を行うことを特徴とする。
【００１５】
請求項７に係る発明は、請求項１ないし６のいずれかに係る発明において、前記スイッチング電源の出力線に重畳された第２の信号の同期をとるための信号線を前記スイッチング電源の出力線とは別に設けることを特徴とする。
【発明の効果】
【００１６】
この発明の信号伝送方法は、原信号に拡散符号を重畳し、その合成データに基づきスイッチング電源のスイッチング周期を変更させることによりスイッチング電源の出力線を介して複数の半導体装置に第１の信号を伝送するとともに、出力線の直流出力電圧レベルを変更することにより子機に対し第２の信号を伝送することができる。第２の信号を子機に対する制御・指示などに用いることにより、例えば子機を停止状態もしくはスタンバイモードから通常動作モードに移行させて、第１の信号を受信できるようにさせることができる。出力線の電圧レベルはクロック信号を用いることのない静的な手段で監視できるので、停止状態もしくはスタンバイ状態における子機の消費電力を抑制することができる。また、特許文献１に係る発明と同様に、データおよび送付先の子機（半導体装置）を選択するための配線を省略できる、通信が電源バスのリップルの形で伝送され、かつその周期が変動して一定周波数に集中することを防ぐことからＥＭＩを削減する効果が大きい、拡散符号を適用していることからノイズに強い信号伝送を実現することができる、などの効果を実現することができる。
【発明の実施するための最良の形態】
【００１７】
以下、図に沿って本発明の実施形態を説明する。
【実施例１】
【００１８】
本発明の実施の形態に関する全体システムの構成を示すブロック図は前述のように図１１，１２と同じであるが、親機と子機の構成が背景技術のものとは異なっている。
図１に、図１１，１２の周波数拡散ＰＷＭ型ＤＣ／ＤＣコンバータに関する本発明の実施の形態を示す。なお、図１３と同じ部位には同じ符号を付して詳細な説明は省略する。図１はコンパレータＣＭＰ１の非反転入力端子がスイッチＳＷ１，ＳＷ２を介して２つの基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２に接続されている点が、図１３と異なっている。スイッチＳＷ１，ＳＷ２は互いに排他的にオン・オフ（一方がオンなら他方はオフ）し、例えばホストＣＰＵによりそのオン・オフが制御される。ＤＣ／ＤＣコンバータはコンパレータＣＭＰ１の非反転入力端子と反転入力端子が仮想短絡するよう動作するから、コンパレータＣＭＰ１の非反転入力端子に接続される基準電圧がＶｒｅｆ１かＶｒｅｆ２かによって、出力電圧ＶｒｅｇはＶｒｅｆ１・（Ｒ１＋Ｒ２）／Ｒ２またはＶｒｅｆ２・（Ｒ１＋Ｒ２）／Ｒ２のいずれかの値となる。本実施の形態では、基準電圧Ｖｒｅｆ１，Ｖｒｅｆ２の値は、それぞれ出力電圧Ｖｒｅｇが２．２Ｖ，２．５Ｖとなる値とする。親機は子機に通常動作をさせたい場合は基準電圧としてＶｒｅｆ１を選択し、停止状態もしくはスタンバイモードにさせたい場合はＶｒｅｆ２を選択する。子機は出力電圧Ｖｒｅｇを監視して、出力電圧Ｖｒｅｇが２．５Ｖとなったら発振器の動作を停止させ、２．２Ｖとなったら発振器を動作させるようにする。
【００１９】
図２は子機における出力電圧Ｖｒｅｇ判定回路の基本構成を示す図である。図２において、抵抗Ｒ３，Ｒ４は出力電圧Ｖｒｅｇを分圧して信号Ｖｉｎを発生する分圧抵抗であり、信号ＶｉｎはコンパレータＣＭＰ５の反転入力端子に入力されている。定電流源１６とダイオード接続されたＮ型ＭＯＳトランジスタＮＭＯＳ３は基準電圧発生回路を構成している。ダイオード接続されたＮ型ＭＯＳトランジスタＮＭＯＳ３の電圧・電流特性は二乗特性を示し、定電流源１６が供給する定電流ｉ０をＮ型ＭＯＳトランジスタＮＭＯＳ３に流す電圧が基準電圧Ｖｒｅｆ３となる。基準電圧Ｖｒｅｆは定電流源１６とＮ型ＭＯＳトランジスタＮＭＯＳ３のドレインおよびゲートとの接続部に発生し、コンパレータＣＭＰ５の非反転入力端子に接続される。コンパレータＣＭＰ５は信号Ｖｉｎと基準電圧Ｖｅｆ３とを比較して、子機に通常動作を指示する信号ｅｎａｂｌｅを発生させる。Ｖｉｎ＞Ｖｒｅｆ３の場合はｅｎａｂｌｅ＝Ｌ（ロー）となり、子機はこれを受けて出力電圧Ｖｒｅｇが２．５Ｖと判断して停止状態もしくはスタンバイモードとなる。Ｖｉｎ＜Ｖｒｅｆ３の場合はｅｎａｂｌｅ＝Ｈ（ハイ）となり、子機はこれを受けて出力電圧Ｖｒｅｇが２．２Ｖと判断して通常動作モードとなる。
【００２０】
実際には、出力電圧Ｖｒｅｇ判定回路に図３に示すようなヒステリシス特性を持たせたほうがよく、図４にヒステリシス特性を持たせた判定回路の例を示す。図４において図２と同じ部位には同じ符号を付して説明は省略する。図２に示す判定回路の基準電圧は１つのＶｒｅｆ３だけであるのに対し、図４に示す判定回路は２つの基準電圧ＶｒｅｆＬとＶｒｅｆ（ＶｒｅｆＬ＜ＶｒｅｆＨ）を２つのトランスミッションゲート１７，１８で切り替えるようになっている。２つのトランスミッションゲート１７，１８はコンパレータＣＭＰ５の出力およびそれをインバータ１９で反転させた信号で制御されている。ｅｎａｂｌｅ＝Ｌの場合はトランスミッションゲート１７がオン、トランスミッションゲート１８がオフであるため、判定回路の基準電圧はＶｒｅｆＬとなる。その後、出力電圧Ｖｒｅｇが下がってＶｉｎ＜ＶｒｅｆＬとなるとｅｎａｂｌｅ＝Ｈになり、トランスミッションゲート１７がオフ、トランスミッションゲート１８がオンとなって、判定回路の基準電圧がＶｒｅｆＨに変化する。この状態で出力電圧Ｖｒｅｇが上がってＶｉｎ＞ＶｒｅｆＨとなるとｅｎａｂｌｅ＝Ｌになり、トランスミッションゲート１７がオン、トランスミッションゲート１８がオフとなって、判定回路の基準電圧が再度ＶｒｅｆＬになる。
【００２１】
ＶｒｅｆＬ，ＶｒｅｆＨは図２のＶｒｅｆ３と同様に定電流源とＮ型ＭＯＳトランジスタを組み合わせて生成してもよいし、バンドギャップリファレンス回路などによるものでもよく、その生成方法を限定するものではない。また、ＶｒｅｆＬ，ＶｒｅｆＨの値は、図３に示す特性に合わせて、それぞれ２．２×Ｒ３／（Ｒ３＋Ｒ４），２．４×Ｒ３／（Ｒ３＋Ｒ４）とすればよい。
上述のように、本実施の形態では、子機は出力電圧Ｖｒｅｇを監視し、その結果によって通常動作であるか、停止状態もしくはスタンバイモードであるかを判断し、停止状態もしくはスタンバイモードと判断される場合は発振器を停止することができるので消費電流を抑制することができる。停止状態もしくはスタンバイモードの子機において動作しているのは出力電圧Ｖｒｅｇ判定回路のみである。動作中の発振回路は数百μＡ程度の電流を消費するのに対し、出力電圧Ｖｒｅｇ判定回路は高速動作を必要とはしないので、その消費電流を数μＡ以下とすることができ、本実施の形態により停止状態もしくはスタンバイモードの消費電流を大幅に抑制することができる。
【００２２】
また、通常動作か否かの指令およびデータの伝送を全てスイッチング電源の出力線を介して行うため、これらの信号のための配線が不要である、
なお、上記の説明では出力電圧Ｖｒｅｇが高いと停止状態もしくはスタンバイモード、低いと通常動作モードとしたが、逆でもよい。また、出力電圧Ｖｒｅｇの値を２．２Ｖと２．５Ｖとしたが、これに限定するものではなく、子機が２つの出力電圧Ｖｒｅｇを容易に判別できるようにするためには、子機が動作可能な範囲で２つの出力電圧Ｖｒｅｇの値の差を大きくすることが好ましい。
【実施例２】
【００２３】
上述の実施例１に示す実施の形態は図１５に示す発振回路を前提としているため、発振回路ＯＳＣの発振１周期にデータを１ビットしか送信できない。本発明に係る第２の実施形態として、発振１周期毎に１ビットではなくｍビット送る方法について説明する。そのためには、送信すべきデータをｍビットずつのデータに分割し、各ｍビットのデータにより発振回路ＯＳＣの発振周期を決めてやればよい。ｍビットのデータにより発振回路ＯＳＣの発振周期を決める回路を図５に示す。図５に示す回路は、図１５の破線で囲った回路ブロック４０を置き換えるものである。図１５と共通する部分は同一符号を付して説明を省略し、異なる部分について説明する。図５は図１５の回路ブロックに対し、定電流２２〜２ｍおよび３２〜３ｍとスイッチＳＷ１２〜ＳＷ１ｍおよびＳＷ２２〜ＳＷ２ｍを付加したものである。なお、スイッチＳＷ１１およびＳＷ２１はそれぞれ図１５のスイッチＳＷ１およびＳＷ２に対応する。定電流２j，３j（j＝２〜ｍ）に流れる電流の大きさｉ２ｊ，ｉ３ｊをそれぞれ、ｉ２ｊ＝ｉ２１×（１／２）ｊ−１，ｉ３ｊ＝ｉ３１×（１／２）ｊ−１、上述のｍビットのデータうちk番目のビットをｂｋ（ｋ＝１〜ｍ）とし、ｂｋのＬ／ＨでＳＷ１kおよびＳＷ２kのオン・オフを決めれば（例えばＬで双方オン，Ｈで双方オフ、この逆でもよい）、上述のｍビットのデータにより容量ＣＴを充放電する電流がそれぞれ２ｍとおりに変化する。これにより、図１５のｔ０，ｔ３，ｔ４といったデータもより細かい動きをするようになる。これを検出するため、図１４に示す復調器１２の構成はより複雑なものになる。すなわち、送信するデータ量と復調器の複雑さはトレードオフの関係にあるが、どちらを選択するかは本発明を適用する個々の状況に応じて判断すればよい。
【実施例３】
【００２４】
図６は、本発明に係る第３の実施形態を示す回路図である。図６に示す回路は図１１に示す回路から同期用信号線８を取り去ったものとなっている。本実施例では同期用信号線がないため、受信側でそれぞれ同期補足回路（例えば、非特許文献２を参照）を設けておく必要がある。これにより、同期用信号線８の配線面積を削減できる。但し、この場合は同期補足回路追加による回路規模増大、すなわち回路のレイアウト面積の増大とのトレードオフとなるが、どちらを選択するかは本発明を適用する個々の状況に応じて判断すればよい。
【実施例４】
【００２５】
図７は、本発明に係る第４の実施形態を示す回路図である。図７に示す回路は図１２に示す回路から同期用信号線８を取り去り、その配線面積を削減したものとなっている。本実施の形態においても同期補足回路追加による回路規模増大、すなわち回路のレイアウト面積の増大とのトレードオフとなっているが、どちらを選択するかは本発明を適用する個々の状況に応じて判断すればよい。
【図面の簡単な説明】
【００２６】
【図１】第１の実施形態における周波数拡散ＰＷＭ型ＤＣ／ＤＣコンバータの回路図である。
【図２】出力電圧Ｖｒｅｇ判定回路の基本構成を示す図である。
【図３】ヒステリシス特性を示す図である。
【図４】ヒステリシス特性を有する出力電圧Ｖｒｅｇ判定回路の構成を示す図である。
【図５】本発明に係る第２の実施形態を示す回路図である。
【図６】本発明に係る第３の実施形態を示す回路図である。
【図７】本発明に係る第４の実施形態を示す回路図である。
【図８】第1の従来技術について説明するための回路図である。
【図９】第２の従来技術について説明するための回路図である。
【図１０】拡散符号による通信の原理を説明するための図である。
【図１１】本発明に係る実施の形態と共通する従来技術の全体構成を説明するための図である。
【図１２】本発明に係る実施の形態と共通する他の従来技術の全体構成を説明するための図である。
【図１３】特許文献１に開示されている周波数拡散ＰＷＭ型ＤＣ／ＤＣコンバータの構成を示す回路図である。
【図１４】特許文献１に開示されている受信側の構成を示す回路図である。
【図１５】特許文献１に開示されている発振回路ＯＳＣの構成を示す回路図である。
【図１６】特許文献１に開示されている発振回路ＯＳＣの動作を説明するためのタイミングチャートである。
【符号の説明】
【００２７】
１，１Ａ                制御回路
２                      バッテリー
３                      電源バス
４，５，７              半導体装置
６，１３，１４，１５    ＤＣ／ＤＣコンバータ
８                      同期用信号線
９                      重畳回路
１０                    駆動回路
１１                    受信側半導体装置本体
１２                    復調回路
２０〜２ｍ              定電流回路
３０〜３ｍ              定電流回路
ＡＭＰ１                増幅器
ＣＭＰ１〜ＣＭＰ５      コンパレータ
Ｃ０，Ｃ１，ＣＴ        容量
Ｌ                      インダクタ
Ｒ１，Ｒ２              抵抗
ＯＳＣ                  発振回路
ＰＮ                    拡散符号
ＦＦ１                  フリップフロップ
ＰＭＯＳ１，ＰＭＯＳ２          Ｐ型ＭＯＳトランジスタ
ＮＭＯＳ１〜ＮＭＯＳ３          Ｎ型ＭＯＳトランジスタ
ＳＷ１１〜ＳＷ１ｍ，ＳＷ２１〜ＳＷ２ｍ  スイッチ
Ｖｒｅｆ１〜Ｖｒｅｆ３，ＶｒｅｆＬ，ＶｒｅｆＨ  基準電圧
【図１】
2007043565.tif 000003
【図２】
2007043565.tif 000004
【図３】
2007043565.tif 000005
【図４】
2007043565.tif 000006
【図５】
2007043565.tif 000007
【図６】
2007043565.tif 000008
【図７】
2007043565.tif 000009
【図８】
2007043565.tif 000010
【図９】
2007043565.tif 000011
【図１０】
2007043565.tif 000012
【図１１】
2007043565.tif 000013
【図１２】
2007043565.tif 000014
【図１３】
2007043565.tif 000015
【図１４】
2007043565.tif 000016
【図１５】
2007043565.tif 000017
【図１６】
2007043565.tif 000018