(57)【要約】      （修正有）【課題】ＦＰＧＡの再コンパイル、コンフィギュレーションデータの書き換えを行わずに内部信号をモニタ可能とする方法の提供。【解決手段】複数の機能ブロックと、前記複数の機能ブロック間をそれぞれ接続する複数組の内部信号を備えたＦＰＧＡの内部信号のモニタ方法であって、（Ａ）複数組の内部信号を入力とし、入力される制御信号により、複数組の内部信号のうち、選択された内部信号を外部出力端子に出力するモニタ制御部を内蔵する構成にてコンパイルし、コンフィギュレーションデータの書き込みを行う工程と、（Ｂ）ＦＰＧＡに接続するコンソール端末より、観測したい内部信号を指定した制御信号を、前記モニタ制御部に入力する工程と、（Ｃ）前記観測対象の内部信号が外部出力端子より出力される工程と、からなり、再コンパイルとコンフィギュレーションデータの書き換えを行うことなく、観測対象の内部信号を選択自在としている。【選択図】図２
2007042876.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能ブロックと、
前記複数の機能ブロック間をそれぞれ接続する複数組の内部信号と、
前記複数組の内部信号を入力とし、前記複数組の内部信号のうち、入力される制御信号により選択された内部信号を、外部出力端子に出力するモニタ制御部と、
を備え、前記モニタ制御部には、外部入力端子より、選択制御信号が入力され、前記複数組の内部信号のうちから観測対象の内部信号を選択自在としてなる、ことを特徴とする半導体集積回路。
【請求項２】
前記半導体集積回路が、論理構成がプログラム可能なデバイスよりなり、
再コンパイルとコンフィギュレーションデータの書き換えを行うことなく、観測対象の内部信号を変更自在としてなる、ことを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記外部出力端子は空き端子が用いられる、ことを特徴とする請求項１記載の半導体集積回路。
【請求項４】
複数の機能ブロックと、前記複数の機能ブロック間をそれぞれ接続する複数組の内部信号を備え、再コンパイルとコンフィギュレーションデータの書き換えを行うことで、論理・接続構成の変更自在な半導体集積回路の内部信号のモニタ方法であって、
（Ａ）前記複数組の内部信号を入力とし、前記複数組の内部信号のうち、入力される制御信号により選択された内部信号を外部出力端子に出力するモニタ制御部を、内部回路として備えた構成にてコンパイルし、コンフィギュレーションデータの前記半導体集積回路への書き込みを行う工程と、
（Ｂ）前記半導体集積回路に接続するコンソール端末より、観測したい内部信号を指定した前記制御信号を、前記モニタ制御部に入力する工程と、
（Ｃ）前記複数組の内部信号のうち観測対象の内部信号が前記モニタ制御部から外部出力端子より出力されモニタされる工程と、
（Ｄ）前記外部出力端子に出力させて観測する内部信号を変える場合には、前記工程（Ｂ）において、前記半導体集積回路に接続するコンソール端末より、観測したい別の内部信号を指定した制御信号を前記モニタ制御部に入力し、前記工程（Ｃ）において前記別の内部信号が前記外部出力端子より出力される工程と、
を含み、再コンパイルとコンフィギュレーションの書き換えを行うことなく、観測対象の内部信号を変更自在としてなる、ことを特徴とする半導体集積回路の内部信号モニタ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、論理がプログラム可能な半導体装置のモニタ方法に関する。
【背景技術】
【０００２】
論理構成がプログラム可能な半導体集積回路であるＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）において、その内部回路の動作を確認する場合、一般に、内部回路の確認したい信号を外部出力端子から出力し、テスタや、ロジックアナライザ等の測定器を用いて該信号をモニタすることで、動作確認が行われている。内部回路の確認したい信号は、例えばＦＰＧＡの未使用端子（空き端子）をテスト端子として出力させるようにしている（特許文献１参照）。
【０００３】
従来のＦＰＧＡ内部信号をモニタする方法について、図３を参照して説明する。図３には、内部信号を外部からモニタする機能を備えたＦＰＧＡとその典型的なテスト手法が模式的に示されている。図４は、図３のＦＰＧＡのモニタ方法を説明するための流れ図である。
【０００４】
図３において、ＦＰＧＡ１０１は、機能ブロックＡ２０１〜Ｃ２０３を備えている。
【０００５】
機能ブロック間を接続する内部信号、例えば機能ブロックＢ２０２と機能ブロックＣ２０３間の内部信号２１２をモニタする場合には、内部信号２１２を未使用端子４０１に出力するようにＦＰＧＡ１０１の構成を定義してコンパイルし（ステップＳ２１、Ｓ２２）、ＦＰＧＡ１０１にコンフィギュレーション（configuratiion）データを書き込む。
【０００６】
次に、端子４０１に、測定器６０１を接続し、ＦＰＧＡ１０１に電源を投入し、クロックの供給、制御信号、データの供給等を行い、端子４０１に出力される内部信号２１２を測定する（ステップＳ２３）。
【０００７】
他の内部信号をモニタする場合には（ステップＳ２４のＹｅｓ）、再度、他の内部信号、例えば機能ブロックＡ２０１と機能ブロックＢ２０２間の信号２１１を、端子４０１に出力する構成としてＦＰＧＡ１０１を再コンパイルし（ステップＳ２１、Ｓ２２）、ＦＰＧＡ１０１のコンフィギュレーションデータを書き換えることで、別の内部信号２１１を観測することができる。
【０００８】
なお、特許文献１には、ＦＰＧＡの内部信号をテスト端子に出力して観測する場合、観測したい信号の数が多ければ、数多くのテスト端子が必要となるが、ＦＰＧＡでは外部端子数は制限されているため、観測したい信号を取り出すことができないという課題に対して、ＦＰＧＡ内部回路のマルチプレクサ回路の入力に制御回路からの任意の信号を接続し、マルチプレクサ回路の出力であるテスト出力信号を出力端子に接続し、マルチプレクサ回路は、入力端子に入力される制御信号により制御される構成とすることで、ＦＰＧＡ内部回路の任意の信号がテスト端子に入力されるようにしたテスト端子共有化方法、方式が開示されている。特許文献１においては、ＦＰＧＡを装置に実装した状態で、ＦＰＧＡのマルチプレクサ回路に入力される制御信号は、テスタより入力され、ＦＰＧＡのマルチプレクサ回路からのテスト出力信号はテスタに入力され、期待値等と比較される。また特許文献２には、複数のチップを１チップ化したことにより、内部信号となった信号は、空き端子に割り当て、空き端子がないか、もしくは空き端子が足りないときは、被テスト部分以外の外部端子と共用させ、テストモード制御信号により端子の切り替えを行うようにした半導体集積回路が開示されている。さらに特許文献３には、ターゲットＦＰＧＡ内部回路の内部信号群（観測した内部信号群）を入力とするマルチプレクサ回路と、マルチプレクサ回路の出力をラッチするＤ型フリップフロップ（レジスタ）と、マルチプレクサ回路の選択を制御する信号を、セレクト信号又はラッチした信号を選択するセレクタを備えたトレースマクロ部（このトレースマクロ部は、例えばターゲットＦＰＧＡに不具合発生後に挿入される）を備えた論理集積回路の内部信号モニタ装置が開示されている。
【０００９】
【特許文献１】特開２００１−０４７１４号公報
【特許文献２】特開平０７−１０５１７２号公報
【特許文献３】特開２００３−２７１４１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
近年、ＦＰＧＡは大規模化が進み、これに伴い、コンパイル時間やコンフィギュレーションデータ量も増加している。図３及び図４を参照して説明した従来のＦＰＧＡ内部信号をモニタする方法は、次のような課題がある。
【００１１】
すなわち、モニタする内部信号を変更する場合、ＦＰＧＡを、再コンパイルし、コンフィギュレーションデータの書き換えを行うことが必要とされる。ＦＰＧＡ等の半導体集積回路においては、内部信号に比べ空き端子数は少ない。このため、モニタする内部信号を変更するたびに、再コンパイル・コンフィギュレーションデータの書き換えを行う必要があり、その結果、不具合解析にかかる工数が増加する。
【００１２】
したがって、本発明の目的は、ＦＰＧＡの再コンパイル、コンフィギュレーションデータの書き換えを行わずに内部信号をモニタ可能とする装置、及び方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の１つのアスペクトに係る装置は、複数の機能ブロックと、前記複数の機能ブロック間をそれぞれ接続する複数組の内部信号と、前記複数組の内部信号を入力とし、入力される制御信号により、前記複数組の内部信号のうち、選択された内部信号を外部出力端子に出力する制御部と、を備え、前記制御部には外部入力端子より選択制御信号が入力され、前記複数組の内部信号のうちから観測対象の内部信号を選択自在としている。
【００１４】
本発明において、前記半導体集積回路が、ＦＰＧＡよりなり、再コンパイルとコンフィギュレーションデータの書き換えを行うことなく、観測対象の内部信号を選択自在としている。
【００１５】
本発明の他のアスペクトに係る方法は、
複数の機能ブロックと、前記複数の機能ブロック間をそれぞれ接続する複数組の内部信号を備え、再コンパイルとコンフィギュレーションデータの書き換えを行うことで再構成可能な半導体集積回路の内部信号のモニタ方法であって、
（Ａ）前記複数組の内部信号を入力とし、入力される制御信号により、前記複数組の内部信号のうち、選択された内部信号を外部出力端子に出力するモニタ制御部を内蔵する構成の半導体集積回路としてコンパイルしコンフィギュレーションデータの書き込みを行う工程と、
（Ｂ）前記半導体集積回路に接続するコンソール端末より観測したい内部信号を指定した制御信号を前記モニタ制御部に入力する工程と、
（Ｃ）前記複数組の内部信号のうちから観測対象の内部信号が外部出力端子より出力される工程と、
（Ｄ）前記外部出力端子に出力させて観測する内部信号を変える場合、前記工程（Ｂ）において、前記半導体集積回路に接続するコンソール端末より、観測したい内部信号を指定した制御信号を前記モニタ制御部に入力することで、再コンパイルとコンフィギュレーションデータの書き換えを行うことなく、観測対象の内部信号を選択自在としている。
【発明の効果】
【００１６】
本発明によれば、ＦＰＧＡの再コンパイルやコンフィギュレーションデータの書き換えを行うことなく、任意の内部信号をモニタすることが可能となり、不具合解析工数の短縮が可能となる。
【発明を実施するための最良の形態】
【００１７】
上記した本発明についてさらに詳細に説述すべく、本発明の実施の形態を説明する。本発明に係る方法は、複数の機能ブロックと前記複数の機能ブロック間をそれぞれ接続する複数組の内部信号とを備え、再コンパイルとコンフィギュレーションデータの書き換えを行うことで再構成可能なＦＰＧＡの内部信号のモニタ方法であって、以下のステップを含む。
【００１８】
（Ａ）複数組の内部信号を入力とし、入力される制御信号により、複数組の内部信号のうち、選択された内部信号を外部出力端子に出力するモニタ制御部を、ＦＰＧＡが内蔵する構成にてコンパイルしコンパイル結果のコンフィギュレーションデータの書き込みをＦＰＧＡに行う。
【００１９】
（Ｂ）ＦＰＧＡに接続するコンソール端末より、観測したい内部信号を指定した制御信号を、前記モニタ制御部に入力する。
【００２０】
（Ｃ）前記複数組の内部信号のうちから、前記モニタ制御部で選択された観測対象の内部信号が、外部出力端子より出力され、測定器等で観測する。
【００２１】
（Ｄ）外部出力端子に出力させて観測する内部信号を変える場合には、前記工程（Ｂ）において、ＦＰＧＡに接続するコンソール端末より、観測したい別の内部信号を指定した制御信号をモニタ制御部に入力し、前記工程（Ｃ）で別の内部信号がモニタ制御部から外部出力端子より出力される。これにより、再コンパイルとコンフィギュレーションデータの書き換えを行うことなく、観測対象の内部信号を選択自在としている。
【００２２】
図１を参照すると、検査対象のＦＰＧＡ１０１と、測定器６０１と、コンソール端末７０１を備えている。ＦＰＧＡ１０１は、機能ブロックＡ２０１、機能ブロックＢ２０２、機能ブロックＣ２０３を備え、さらに、モニタ制御部３０１を備えている。入力端子５０１からデータ（制御信号）が入力され、機能ブロックＡ２０１、機能ブロックＢ２０２、機能ブロックＣ２０３で処理が行われ、出力端子５０２からデータ（制御信号）が出力される。
【００２３】
機能ブロックＡと機能ブロックＢ間、機能ブロックＢと機能ブロックＣ間をそれぞれ接続する内部信号２１１及び２１２をすべてモニタ制御部３０１に接続する。
【００２４】
内部信号２１１、２１２をモニタする場合には、モニタ制御部３０１に、モニタ対象の内部信号（例えば、機能ブロックＡ２０１と機能ブロックＢ２０２間の内部信号２１１）を指定すると、指定された内部信号２１１が、未使用端子である端子４０１に出力される。
【００２５】
端子４０１に測定器６０１を接続することで、モニタ制御部３０１に指定した内部信号２１１のモニタが可能となる。
【００２６】
また、別の内部信号（例えば、機能ブロックＢ２０２と機能ブロックＣ２０３間の内部信号２１２）をモニタ制御部３０１へ指定することで、ＦＰＧＡの再コンパイルを行うことなく、すべての内部信号をモニタすることができる。
【００２７】
このため、ＦＰＧＡの再コンパイルやコンフィギュレーションデータの書き換えにかかる工数の削減が可能となる。
【００２８】
モニタ対象の内部信号を選択・切替制御して外部出力端子に出力するモニタ制御部３０１を備えたことにより、モニタＦＰＧＡの再コンパイルの必要無く、任意のＦＰＧＡ内部信号をモニタすることができる。このため、不良解析等の工数が短縮できる。
【００２９】
図１に示した実施例をさらに詳細に説明する。なお、図１には、単に、説明のため３つの機能ブロックＡ、Ｂ、Ｃが示されているが、本発明はかかる構成に制限されるものでないことは勿論である。
【００３０】
ＦＰＧＡ１０１は入力端子５０１からデータ（あるいはデータのほかに制御信号等であってもよい）が入力され、データは、機能ブロックＡ２０１−機能ブロックＢ２０２−機能ブロックＣ２０３を経て、出力端子５０２から出力される。機能ブロックＡ〜Ｃ（２０１〜２０３）は、ＦＰＧＡ１０１が持つ機能を、処理毎に細分化したものであり、それぞれが論理回路で構成され、入力された信号に、予め定められた処理（論理演算）を行った後、次ブロック（ブロックＡ→ブロックＢ→ブロックＣ）へデータを送出する。機能ブロック間のすべての内部信号は、モニタ制御部３０１に入力される。端子４０１は、ＦＰＧＡ１０１の機能を実現する上では使用されない空き端子（未使用端子）である。モニタ制御部３０１には、測定者が、パーソナルコンピュータなどのコンソール端末７０１を用い、制御信号８０１を介して、モニタ対象の内部信号が設定される。モニタ制御部３０１は、選択された内部信号を端子４０１に出力する。端子４０１に、測定器６０１を接続することで、出力された内部信号を観測することができる。
【００３１】
図２は、図１に示した本発明の一実施例の動作を説明する流れ図である。図１のモニタ制御部３０１を持つ構成にてＦＰＧＡ１０１のコンパイル（コンフィギュレーションデータの作成）を行い、ＦＰＧＡ１０１に、コンフィギュレーションデータを書き込む（ステップＳ１０）。コンフィギュレーションデータを書き込んだＦＰＧＡ１０１を、図示されないテスト治具等にセットし電源、クロック等を供給する。
【００３２】
測定者は、モニタ対象の内部信号をコンソール端末７０１を用いて、制御信号８０１を介して、ＦＰＧＡ１０１のモニタ制御部３０１に指定する（ステップＳ１１）。
【００３３】
モニタ制御部３０１は、指定された内部信号を端子４０１に出力する（ステップＳ１２）。
【００３４】
測定器６０１を、端子４０１に接続し、内部信号を観測する（ステップＳ１３）。
【００３５】
他の内部信号をモニタする場合には（ステップＳ１４のＹｅｓ）、再度、モニタ制御部３０１に、モニタ対象の内部信号を設定することで、異なる内部信号を観測することができる。
【００３６】
本実施例によれば、観測対象の内部信号を変更する場合、ＦＰＧＡの再コンパイルやコンフィギュレーションデータの書き換えが必要とされない。本実施例によれば、ＦＰＧＡの再コンパイルを行うことなく、モニタ制御部３０１に接続されるすべての内部信号をモニタすることができる。またＦＰＧＡの再コンパイルやコンフィギュレーションデータの書き換え時間が不必要となるので、不具合の解析工数が短縮できる。
【００３７】
以上、本発明を上記実施例に即して説明したが、本発明はかかる構成に限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例の動作を説明するための流れ図である。
【図３】従来のＦＰＧＡの内部信号をモニタするテストセットアップを示す図である。
【図４】従来のモニタ動作を説明するための流れ図である。
【符号の説明】
【００３９】
１０１  ＦＰＧＡ
２０１  機能ブロックＡ
２０２  機能ブロックＢ
２０３  機能ブロックＣ
２１１  内部信号
２１２  内部信号
３０１  モニタ制御部
４０１  端子
５０１  入力端子
５０２  出力端子
６０１  測定器
７０１  コンソール端末
８０１  制御信号
【図１】
2007042876.tif 000003
【図２】
2007042876.tif 000004
【図３】
2007042876.tif 000005
【図４】
2007042876.tif 000006