(57)【要約】【課題】  交流電源から所定の電源電圧を生成するスイッチング電源装置において、出力負荷が小さいときでも電力効率の向上を図ることのできる電源装置を提供する。【解決手段】  交流又は脈流の入力電圧（Ｖ１）からスイッチング駆動により出力電圧を生成するスイッチング電源回路（１２）と、該スイッチング電源回路（１２）の動作期間を入力電圧が低くなる範囲の位相期間に制御する動作制御手段（１３）とを備えている。【選択図】        図１
2007195276.tif 000002
【特許請求の範囲】
【請求項１】
交流又は脈流の第１電圧を入力してスイッチング駆動により出力電圧を生成するスイッチング電源回路と、
該スイッチング電源回路の動作期間を前記第１電圧の位相に基づいて制御する動作制御手段とを備えたことを特徴とする電源装置。
【請求項２】
前記動作制御手段は、
前記スイッチング電源回路の動作期間を、前記第１電圧がピーク電圧より低い電圧となる位相期間内に制御することを特徴とする請求項１記載の電源装置。
【請求項３】
前記動作制御手段は、
前記スイッチング電源回路の動作期間を、前記第１電圧がピーク電圧の２／３以下となる位相期間内に制御することを特徴とする請求項１記載の電源装置。
【請求項４】
前記動作制御手段は、
前記第１電圧の位相に基づいて前記スイッチング電源回路のスイッチング駆動を実行又は停止させることを特徴とする請求項１〜３の何れかに記載の電源装置。
【請求項５】
前記動作制御手段は、
前記第１電圧を前記スイッチング電源回路へ入力／遮断するスイッチ回路と、
前記第１電圧の位相に基づいて前記スイッチ回路をオン・オフさせる手段と、
から構成されることを特徴とする請求項１〜３の何れかに記載の電源装置。
【請求項６】
前記動作制御手段は、
出力電力の大きさに応じて前記スイッチング電源回路の動作期間を変化させることを特徴とする請求項１〜５の何れかに記載の電源装置。
【請求項７】
前記動作制御手段は、
前記第１電圧のピーク電圧の大きさに応じて前記スイッチング電源回路の動作期間を変化させることを特徴とする請求項１〜６の何れかに記載の電源装置。
【請求項８】
出力電圧又は出力電流を検出する検出回路を備え、
前記スイッチング電源回路は、
前記検出回路の検出信号に基づいて前記スイッチング電源回路のスイッチング周波数或いはスイッチング駆動のオン・デューティを制御することを特徴とする請求項１〜７の何れかに記載の電源装置。
【請求項９】
前記スイッチング電源回路の動作によって充電を行うキャパシタを備え、
前記第１電圧が０Ｖとなる時点を含む期間に、前記キャパシタから前記スイッチング電源回路の入力端子に電圧が供給されるように構成されていることを特徴とする請求項１〜８の何れかに記載の電源装置。
【請求項１０】
前記スイッチング電源回路の動作期間中で少なくとも前記第１電圧が０Ｖとなる時点を含む期間に、前記スイッチング電源回路のスイッチング駆動を停止させるスイッチング制限回路を備えたことを特徴とする請求項１〜８の何れかに記載の電源装置。
【請求項１１】
前記スイッチング制限回路は、
前記スイッチング電源回路のスイッチング周波数或いはスイッチング駆動のオン・デューティを検出する検出手段と、
該検出手段によりスイッチング周波数或いはオン・デューティが所定値を超えたことが検出された場合に前記スイッチング電源回路のスイッチング駆動を停止させる手段と、
から構成されることを特徴とする請求項１０に記載の電源装置。
【請求項１２】
前記動作制御手段は、
前記第１電圧の全周期のうち幾つかの周期を間引いた残りの周期に前記スイッチング電源回路の動作制御を行うことを特徴とする請求項１〜１１の何れかに記載の電源装置。
【請求項１３】
前記スイッチング電源回路は、
前記出力電圧を生成するためにスイッチング駆動されるスイッチング素子と、
該スイッチング素子と一次巻線が直列に接続されたトランスとを有し、
前記トランスの二次巻線が接続される側に前記出力電圧を生成する構成であることを特徴とする請求項１〜１２の何れかに記載の電源装置。
【請求項１４】
交流電圧を脈流電圧に変換する整流回路を備え、
該整流回路の出力が前記スイッチング電源回路に入力されることを特徴とする請求項１３に記載の電源装置。
【請求項１５】
前記スイッチング電源回路は、
前記第１電圧が入力される入力端子と、スイッチング駆動されるスイッチング素子との間に、平滑回路を有さない構成であることを特徴とする請求項１〜１４の何れかに記載の電源装置。
【請求項１６】
前記スイッチング電源回路は、
発振器の信号に基づいてスイッチング駆動を行う構成であることを特徴とする請求項１〜１５の何れかに記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源装置に関し、例えば交流電源から所定の直流電圧を生成する電源装置に関する。
【背景技術】
【０００２】
以前より、ＡＣ１００ＶやＡＣ２００Ｖの交流電源を入力して所定の直流電圧を生成するスイッチング電源装置がある。このような電源装置は、交流電源を整流する整流回路、整流された電圧を平滑する平滑回路、平滑された電圧を間歇的にトランスの一次側に印加させて電流を流させるスイッチング素子等を備え、スイッチング素子を高速にオン・オフ駆動することによりトランスの二次側に電圧を発生させ、それを平滑して所定の出力電圧を生成するのが一般的である。
【０００３】
また、出力電圧や出力電流を検出してスイッチング素子をＰＷＭ（パルス幅変調）制御やＰＦＭ（パルス周波数変調）制御により駆動することで、負荷の変動に対して出力電圧や出力電流を安定化させることが出来る。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のようなスイッチング電源装置では、一般に、出力負荷が小さいときに電力効率が悪くなるという課題があった。これはトランスの一次側やスイッチング素子に比較的大きな電圧が印加されることに起因すると考えられる。
【０００５】
この発明の目的は、交流電源から所定の電源電圧を生成するスイッチング電源装置において、出力負荷が小さいときに電力効率が向上される電源装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、上記目的を達成するため、交流又は脈流の第１電圧（Ｖｉｎ又はＶ１）を入力してスイッチング駆動により出力電圧を生成するスイッチング電源回路（１２）と、該スイッチング電源回路の動作期間を前記第１電圧の位相に基づいて制御する動作制御手段とを備えた構成とした。
【０００７】
また、前記動作制御手段が、前記スイッチング電源回路の動作期間を、前記第１電圧がピーク電圧より低い電圧となる位相期間内や、ピーク電圧の２／３以下となる位相期間内に制御する構成とした。
【０００８】
このような手段によれば、入力電圧の低い部分のみ用いてスイッチング電源回路を動作させることが出来るため、それにより、低負荷時の電力効率を向上させることが出来る。また、位相に基づく制御と並行して、スイッチング電源回路において高速なスイッチング駆動が行われて出力電圧が生成されるため、スイッチング電源回路で電気エネルギーを蓄積するフライバックトランスやリアクトルの容量を小さくすることが出来る。また、高速なスイッチング駆動により出力電圧が生成されるため、スイッチング電源回路の各部に流れる電流量が小さくなって、損失を低減を図ることも出来る。
【０００９】
ここで具体的には、前記動作制御手段は、前記第１電圧の位相に基づいて前記スイッチング電源回路のスイッチング駆動を実行又は停止させる手段（１３：図１，図４）から構成することが出来る。
【００１０】
或いは、前記スイッチング電源回路へ前記第１電圧を入力／遮断するスイッチ回路（２０：図１２，図１５）と、前記第１電圧の位相に基づいて前記スイッチ回路をオン・オフさせる手段（１３：図１２，図１５）とから構成することが出来る。
【００１１】
上記のスイッチ回路を設ける構成によれば、スイッチング電源回路に高電圧が印加されないように出来るため、スイッチング電源回路側のスイッチング素子の耐圧を低くしてスイッチング損失の低減を図ることが出来る。
【００１２】
望ましくは、前記動作制御手段は、出力電力の大きさに応じて前記スイッチング電源回路の動作期間を変化させるように構成すると良い。また、前記動作制御手段は、第１電圧のピーク電圧の大きさに応じて前記スイッチング電源回路の動作期間を変化させるように構成すると良い。さらに、出力電圧又は出力電流を検出する検出回路（１６：図６）を備え、前記スイッチング電源回路は、前記検出回路の検出信号に基づいて前記スイッチング電源回路のスイッチング周波数或いはスイッチング駆動のオン・デューティを制御するように構成しても良い。
これらにより、負荷の変動や入力電圧の変化に対して出力を安定させることが出来る。
【００１３】
さらに望ましくは、前記スイッチング電源回路の動作によって充電を行うキャパシタ（Ｃ２）を備え、前記第１電圧が０Ｖとなる時点を含む期間（０Ｖ近傍の期間）に前記キャパシタから前記スイッチング電源回路の入力端子に電圧が供給される構成とすると良い。また、前記スイッチング電源回路の動作期間中で少なくとも前記第１電圧が０Ｖとなる時点を含む期間に、前記スイッチング電源回路のスイッチング駆動を停止させるスイッチング制限回路を設けると良い。
【００１４】
ここで、前記スイッチング制限回路は、前記スイッチング電源回路のスイッチング周波数或いはスイッチング駆動のオン・デューティを検出する検出手段（１５３：図１０）と、該検出手段によりスイッチング周波数或いはオン・デューティが所定値を超えたことが検出された場合に前記スイッチング電源回路のスイッチング駆動を停止させる手段（１５４：図１０）とから構成することが出来る。
【００１５】
入力電圧が０Ｖの近傍でスイッチング電源回路をスイッチング駆動させると、出力側から入力側に電力が逆流したり、スイッチング素子をＰＷＭ制御やＰＦＭ制御をしていた場合にスイッチング周波数やオン・デューティが過大になって制御動作に無理が生じるという問題が生じる。そこで、上記のような構成とすることで、このような問題を回避することが出来る。
【００１６】
なお、この項目において、実施形態との対応関係を表わす符号を括弧書きで記したが、本発明はこれに制限されるものではない。
【発明の効果】
【００１７】
以上説明したように、本発明に従うと、例えばＡＣ１００ＶやＡＣ２００Ｖ等の交流電源から所定電圧を生成するような電源装置において、出力負荷の小さなときでも電力効率を向上することが出来るという効果がある。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１９】
［第１の実施の形態］
図１は、本発明の第１実施形態の電源装置の構成を示すブロック図、図２は、その具体例を示す回路図、図３は、この電源装置の動作を説明するタイムチャートである。
【００２０】
この第１実施形態の電源装置１０は、交流の入力電圧Ｖｉｎから所定の出力電圧Ｖｏｕｔを生成して負荷３０に出力するものである。この電源装置１０は、入力電圧Ｖｉｎを整流する整流回路１１と、整流された脈流電圧Ｖ１を入力して他励方式のスイッチング駆動により直流の出力電圧Ｖｏｕｔを生成するスイッチング電源回路１２と、スイッチング電源回路１２の動作期間を決定するタイミングパルスＳ１を生成する波形整形＆パルス発生回路１３と、整流回路１１からの脈流電圧Ｖ１の位相を検出するための検出回路１４と、スイッチング電源回路１２のスイッチング素子ＳＷ１を高速にオン・オフ駆動させる制御回路１５等を備えている。
【００２１】
図２の具体例に示すように、整流回路１１は例えば全波整流を行うダイオードブリッジＤ１などから構成される。なお、整流回路１１は半波整流型とすることも出来る。
【００２２】
スイッチング電源回路１２は、例えば、フライバックトランスＴ１、トランスＴ１の一次側と二次側に流れる電流の向きを制限するためのダイオードＤ２，Ｄ３、トランスＴ１の一次巻線と直列に接続されたスイッチング素子ＳＷ１、フライバックトランスＴ１の二次側に発生した電圧を平滑する平滑コンデンサＣ１等から構成され、入力電圧によりスイッチング素子ＳＷ１に間歇的に電流を流すことで出力電圧を生成する。なお、スイッチング電源回路１２としては、このようなフライバック型のスイッチング電源回路のほかに、フォワード型のスイッチング電源回路や、トランスを設けない非絶縁型のスイッチング電源回路を適用することも出来る。
【００２３】
検出回路１４は、例えば、整流回路１１の出力端子間に設けた抵抗分割回路Ｒ１，Ｒ２から構成され、脈流電圧Ｖ１の電圧を検出出力することで脈流電圧Ｖ１が所定位相になったタイミングをパルス発生回路１３に検出させる。
【００２４】
波形整形＆パルス発生回路１３は、例えば、図３（ａ），（ｂ）に示すように、例えば交流の入力電圧Ｖｉｎや脈流電圧Ｖ１の検出電圧Ｖｄを波形整形して、脈流電圧Ｖ１が低い電圧となる位相で"Ｈ"となるタイミングパルスＳ１を発生させる。タイミングパルスＳ１は、スイッチング電源回路１２の動作期間（すなわち、スイッチング素子ＳＷ１に間歇的に電流が流される期間）を制御するもので、"Ｈ"となる期間がスイッチング電源回路１２の動作期間となる。なお、このようなパルスは、波形整形して生成するのでなく、検出回路１４の出力に基づき脈流電圧Ｖ１の位相を検出して次のように生成することも出来る。すなわち、例えば、検出電圧Ｖｄから脈流電圧Ｖ１が０Ｖとなるタイミングを検出するとともに、そのタイミングから所定時間の計時を行って脈流電圧Ｖ１が低くなる位相で"Ｈ"となるパルスを生成することが出来る。また、入力電圧Ｖｉｎが安定していれば検出電圧Ｖｄと所定の基準電圧とを比較することで所定の位相期間を検出することも出来る。
【００２５】
制御回路１５は、例えば１ｋＨｚ〜１００ｋＨｚ程度のスイッチング周波数で発振する発振器を有し、上記のタイミングパルスＳ１が"Ｈ"の期間のみ、発振器の信号に基づきスイッチング素子ＳＷ１に駆動パルスを出力して、スイッチング素子ＳＷ１をオン・オフ駆動する。その他の期間はスイッチング素子１をオフに制御する。
【００２６】
このような構成の電源装置１０によれば、脈流電圧Ｖ１の低い部分のみを用いてスイッチング電源回路１２を動作させ、脈流電圧Ｖ１の低い部分のみでトランスＴ１の一次巻線およびスイッチング素子ＳＷ１に電流を流すので、低負荷時の電力効率を向上させることが出来る。また、このような位相制御に併せて、スイッチング電源回路１２で高速なスイッチング素駆動が行われて出力電圧Ｖｏｕｔが生成される構成なので、トランスＴ１の容量を小さくできるなどの効果が得られる。
【００２７】
［第２の実施の形態］
図４には、第２実施形態の電源装置の構成を示すブロック図を、図５には、その動作例を説明するタイムチャートを示す。
【００２８】
第２実施形態の電源装置１０Ａは、図１の電源装置１０の構成に、出力電圧Ｖｏｕｔや入力電圧Ｖｉｎの大きさに応じてスイッチング電源回路１２の動作期間を伸ばしたり縮めたりする構成を付加したものである。
【００２９】
すなわち、この電源装置１０Ａには、図１の電源装置１０の構成に加えて、出力電圧Ｖｏｕｔを検出する第１検出回路１６と、この検出出力に応じてタイミングパルスＳ２のパルス幅を変化させる第２制御回路１８とが設けられている。
【００３０】
また、入力電圧Ｖｉｎのばらつきに対して出力を安定させる場合には、第１検出回路１６の代わりに、脈流電圧Ｖ１を検出する第２検出回路１７を設けて、この検出出力を第２制御回路１８に供給して入力電圧Ｖｉｎのピーク電圧の変化を検出させる。
【００３１】
上記の第１検出回路１６は、例えば、出力電圧Ｖｏｕｔを抵抗分割し、その電圧をフォトカプラ等の絶縁型の信号伝送回路によりフィードバックさせる回路から構成することが出来る。
【００３２】
また、第２検出回路１７は、例えば抵抗分割回路などから構成することが出来る。入力電圧Ｖｉｎのみを検出してスイッチング電源回路１２の動作期間を制御する構成であれば絶縁型の信号伝送回路が不要となる分、有利である。
【００３３】
第２制御回路１８は、出力電圧Ｖｏｕｔと基準電圧とを比較して出力電圧Ｖｏｕｔが低ければパルス発生回路１３ｂのパルス幅を広く、出力電圧Ｖｏｕｔが高ければこのパルス幅を狭くするように制御を行う。具体的には、パルス幅を変化させる信号をパルス発生回路１３ｂに出力することで、タイミングパルスＳ２を、例えば、脈流電圧Ｖ１の０Ｖ点を中心に広げたり狭めたりする。
【００３４】
他方、入力電圧Ｖｉｎの検出に基づきスイッチング電源回路１２の動作期間を制御する場合には、第２制御回路１８は、図５（ａ），（ｃ）に示すように検出電圧Ｖｄと基準電圧Ｖｒｅｆとを比較して、検出電圧Ｖｄが基準電圧Ｖｒｅｆを下回る期間のみタイミングパルスＳ２が"Ｈ"となるようにパルス発生回路１３ｂの制御を行う。
【００３５】
図５（ａ）〜（ｄ）に示すように、上記構成により、入力電圧Ｖｉｎのピーク電圧が低下しているときにはタイミングパルスＳ２の"Ｈ"の期間が長く、図５（ｃ），（ｄ）のように入力電圧Ｖｉｎのピーク電圧が高いときにはタイミングパルスＳ２の"Ｈ"の期間が短くされる。
【００３６】
そして、このように制御されたタイミングパルスＳ２が第１制御回路１５に送られることで、該タイミングパルスＳ２の"Ｈ"の期間のみスイッチング電源回路１２のスイッチング素子ＳＷ１が高周波でオン・オフ駆動されて、出力電圧Ｖｏｕｔが生成される。
【００３７】
この第２実施形態の電源装置１０Ａによれば、低負荷時の電力効率が向上するという効果に加えて、負荷変動や入力電圧Ｖｉｎのバラツキに対して出力電圧Ｖｏｕｔを安定化できるという効果が得られる。
【００３８】
［第３の実施の形態］
図６は、第３実施形態の電源装置１０Ｂの構成を示すブロック図である。
第３実施形態の電源装置１０Ｂは、図４の電源装置１０Ａの構成に加えて、第１制御回路１５Ａに出力電圧Ｖｏｕｔの検出出力をフィードバックさせて、この検出出力に基づき第１制御回路１５ＡにＰＷＭ制御を行わせるようにしたものである。
【００３９】
したがって、図示は省略するが、制御回路１５Ａには、出力電圧Ｖｏｕｔと基準電圧を比較する誤差増幅回路や、スイッチング周波数で三角波信号を出力する発振器、並びに、誤差増幅器と発振器との出力を比較することでＰＷＭ信号を出力する出力回路等が設けられている。但し、出力回路からは、パルス発生回路１３ｂのタイミングパルスＳ２が"Ｈ"の期間のみＰＷＭ信号が出力され、それ以外の期間にはスイッチング素子ＳＷ１をオフさせる信号が出力されるように構成する。
【００４０】
この第３実施形態の電源装置１０Ｂによれば、スイッチング電源回路１２のスイッチング素子ＳＷ１を、出力電圧Ｖｏｕｔに応じてＰＷＭ制御等によりオン・オフ駆動するため、出力電圧Ｖｏｕｔをより安定化することが出来る。
【００４１】
なお、制御回路１５Ａによるスイッチング素子ＳＷ１の制御は、ＰＷＭ制御に制限されず、ＰＦＭ制御や、ＰＷＭ制御とＰＦＭ制御を複合した制御など、公知の種々の制御方式を適用することが出来る。
【００４２】
また、図６の電源装置１０Ｂには、入力電圧Ｖｉｎのバラツキに応じてスイッチング電源回路１２の動作期間を変化させる第２検出回路１７や第２制御回路１８を備えているが、これらの構成は省略しても良い。また、第２実施形態で説明したように、出力電圧Ｖｏｕｔの検出出力を第２制御回路１８に供給して、この検出出力に応じてスイッチング電源回路１２の動作期間を変化させる構成を併用することも出来る。
【００４３】
［第４の実施の形態］
図７には、第４実施形態の電源装置１０Ｃの構成を示すブロック図を、図８には、その具体的な回路図を示す。
【００４４】
第４実施形態の電源装置１０Ｃは、図１の電源装置１０にキャパシタＣ２と充電回路１９とを付加したものである。
【００４５】
スイッチング電源回路１２の構成が、トランスを介して出力電圧Ｖｏｕｔを生成する絶縁型のものだったり、スイッチング制御にＰＷＭ制御やＰＦＭ制御を行っている場合、スイッチング電源回路の入力電圧が出力電圧Ｖｏｕｔを大きく下回るときにスイッチング動作が行われると、電流が逆流したり、スイッチング周波数やスイッチング駆動のオン・デューティが過大になってスイッチング動作に無理が生じる等の問題が生じる。
【００４６】
そのため、この実施の形態では、キャパシタＣ２と充電回路１９により、整流回路１１から出力される脈流電圧Ｖ１が０Ｖの近傍となるときに、キャパシタＣ２に充電した電圧を還流させて、スイッチング電源回路１２の入力電圧が０Ｖ近傍まで低くならないようにしたものである。
【００４７】
充電回路１９は、例えば図８に示すように、トランスＴ１に三次巻線Ｎ３を設け、スイッチング電源回路１２の動作時に、この三次巻線Ｎ３から電力の一部を取り出してキャパシタＣ２に充電を行うように構成することが出来る。そして、整流回路１１（ダイオードブリッジＤ１）の出力が低くなったときには、キャパシタＣ２に充電された電圧がダイオードＤ５を介してトランスＴ１の一次巻線Ｎ１側に出力される。
【００４８】
この第４実施形態の電源装置１０Ｃによれば、スイッチング電源回路１２の動作時にその入力電圧が０Ｖ近傍まで低くなって動作に無理が生じるのを回避することが出来る。
【００４９】
［第５の実施の形態］
図９には、第５実施形態の電源装置の構成を示すブロック図を、図１０には、図９の第１制御回路１５Ｂの内部構成を示すブロック図を、図１１には、この電源装置の動作を説明するタイムチャートを示す。
【００５０】
第５実施形態の電源装置１０Ｄは、上述した整流回路１１の出力が０Ｖ近傍となるときの不具合を、脈流電圧Ｖ１が０Ｖ近傍となるタイミングを検出し、この検出に基づきスイッチング電源回路１２の動作を休止させるように構成したものである。
【００５１】
この実施の形態の電源装置１０Ｄは、ＰＷＭ制御によりスイッチング電源回路１２を動作させる図６の電源装置１０Ｂをベースとして、ＰＷＭパルスを出力する第１制御回路１５Ｂに上記の動作休止の機能を追加したものである。
【００５２】
第１制御回路１５Ｂは、図１０に示すように、三角波の発振信号を出力する発振器１５１と、出力電圧Ｖｏｕｔの検出信号と発振信号とを比較してパルス信号をＰＷＭ変調させるＰＷＭ変調回路１５２と、ＰＷＭ変調されたパルス信号のオン・デューティを監視するデューティ検出回路１５３と、ＰＷＭ変調回路１５２の出力に基づきスイッチング素子ＳＷ１を駆動するＰＷＭパルスを出力するとともにこのＰＷＭパルスの出力を停止させる機能を有した出力回路１５４を備えている。
【００５３】
出力回路１５４は、パルス発生回路１３ｂから入力されたタイミングパルスＳ２が"Ｈ"の期間以外にＰＷＭパルスの出力を停止させるとともに、デューティ検出回路１５３から出力ＯＦＦの信号が入力される期間にもＰＷＭパルスの出力を停止するようになっている。
【００５４】
デューティ検出回路１５３は、ＰＷＭ変調のオン・デューティが一定値を上回ったときに出力ＯＦＦの信号を出力回路１５４に出力する。
【００５５】
この第５実施形態の電源装置１０Ｄによれば、図１１に示すように、脈流電圧Ｖ１が低くなってくると、スイッチング電源回路１２のスイッチング駆動により出力電圧Ｖｏｕｔがなかなか上昇しないので、ＰＷＭパルスのオン・デューティはどんどん大きくなる。そして、脈流電圧Ｖ１が０Ｖ近傍になるとオン・デューティが一定値を上回るので、それをデューティ検出回路１５３が検出して、ＰＷＭパルスの出力を停止させる。したがって、脈流電圧Ｖ１が０Ｖ近傍でスイッチング電源回路１２のスイッチング駆動が休止され、脈流電圧Ｖ１が０Ｖ近傍のときにスイッチング駆動の動作に無理が生じるのを回避することが出来る。
【００５６】
［第６の実施の形態］
図１２には、第６実施形態の電源装置の構成を示すブロック図を、図１３には、その具体的な回路図を、図１４にはその動作を説明する波形図を示す。
【００５７】
第６実施形態の電源装置１０Ｅは、スイッチング電源回路１２を動作させる期間を入力電圧Ｖｉｎの位相により制御する方式を異ならせたものである。第１実施形態では、この制御をスイッチング素子ＳＷ１の駆動期間を制限することで行っていたが、この第６実施形態では、整流回路１１とスイッチング電源回路１２との間にスイッチ回路２０（第２スイッチング素子ＳＷ２）を設け、スイッチ回路２０のオン・オフによりスイッチング電源回路１２への電源供給の期間を制限することで、上記の制御を行うようにしたものである。
【００５８】
スイッチング素子ＳＷ２は、例えばサイリスタ等の四層素子を用いることが出来る。そして、スイッチング電源回路１２の動作期間を決定するタイミングパルスＳ１がスイッチング素子ＳＷ２の制御端子に入力されるように構成する。
【００５９】
上記のような方式を採用ているため、この実施の形態においては、スイッチング電源回路１２の制御回路１５Ｃは、常時、一定のスイッチング周波数でパルス出力を行い、スイッチング素子ＳＷ１をオン・オフ駆動させるように構成している。なお、スイッチング電源回路１２への電源供給が断たれている期間はスイッチング素子ＳＷ１の駆動を停止させるように構成しても良い。
【００６０】
このような電源装置１０Ｅによれば、図１４の示すように、タイミングパルスＳ１の"Ｈ"の期間のみスイッチング電源回路１２に脈流電圧Ｖ１が流入されて動作電圧Ｖ２とされるので、第１実施形態と同様の動作作用を得ることが出来る。また、スイッチング素子ＳＷ２がオンの期間のみにスイッチング素子ＳＷ１に電圧が印加されるので、スイッチング素子ＳＷ１は低い耐圧の素子を使用することが出来る。
【００６１】
［第７の実施の形態］
図１５には、第７実施形態の電源装置の構成を示すブロック図を、図１６には、その具体的な構成図を、図１７には、その動作を説明する波形図を示す。
【００６２】
第７実施形態の電源装置１０Ｆは、スイッチング電源回路１２の動作期間をスイッチ回路２０のオン・オフにより制御する構成に加えて、入力電圧Ｖｉｎのバラツキに応じてスイッチング電源回路１２の動作期間を広げたり狭めたりする構成を設けたものである。この動作期間の変動制御の内容は、第２実施形態で示したものと同様である。
【００６３】
すなわち、第２制御回路１８が入力電圧Ｖｉｎのピーク電圧の変化に応じた制御信号をパルス発生回路１３ｂに出力するなどして、入力電圧Ｖｉｎのバラツキに応じてタイミングパルスＳ２のパルス幅を変化させる。それにより、スイッチング電源回路１２に動作電圧Ｖ２が供給される期間が長くなったり短くなったり変化して（図１７（ｂ）参照）、出力電圧Ｖｏｕｔを安定化させることが出来る。
【００６４】
また、この第７実施の形態においては、図１５，図１６に点線で示したように、検出回路１６により出力電圧Ｖｏｕｔを検出してこの検出出力に基づきスイッチング電源回路１２の動作期間を変動制御したり、或いは、出力電圧Ｖｏｕｔの検出に基づきスイッチング電源回路１２をＰＷＭ制御する構成を付加するようにしても良い。
【００６５】
これらの構成についても、スイッチ回路２０のオン・オフによりスイッチング電源回路１２の動作期間の制御を行う点以外は、第２実施形態や第３実施形態で説明したものと同様である。
【００６６】
［変形例その１］
図１８には、スイッチング電源回路を動作させる位相期間の変形例を説明する波形図を示す。
【００６７】
上述した第１〜第７の実施の形態では、図３や図５に示したように、タイミングパルスＳ２は、脈流電圧Ｖ１やその検出電圧Ｖｄの０Ｖ点を中心とした位相範囲でハイレベルになって、スイッチング電源回路１２を動作させると説明した。また、この期間の長さを変更する場合には、脈流電圧Ｖ１の０Ｖ点を中心としたままタイミングパルスＳ２のパルス幅を変化させて対応すると説明した。しかしながら、本発明に係る電源装置においては、スイッチング電源回路１２を動作させる期間は、上記のような位相期間に制限されるものではない。
【００６８】
例えば、図１８（Ａ）に示すように、脈流電圧Ｖ１の０Ｖ点より前側の位相期間でタイミングパルスＳ２をハイレベルにするようにしても良い。また、このパルス幅を変更する際には、パルスの立上りタイミングをずらすことで対応するようにしても良い。
【００６９】
また、図示は省略するが、脈流電圧Ｖ１の０Ｖ点より後ろ側の位相期間でタイミングパルスＳ２をハイレベルにしたり、パルスの立下りタイミングをずらすことでパルス幅を変更するするようにしても良い。
【００７０】
また、図１８（Ｂ）に示すように、脈流電圧Ｖ１の値が低くなる位相期間（例えばピーク電圧以外となる期間やピーク電圧の２／３以下や１／２以下となる期間など）中で任意の期間に、タイミングパルスＳ２をハイレベルにしたり、この期間内でパルス幅を変更するようにしても良い。
【００７１】
［変形例その２］
図１９は、スイッチング電源回路を動作させる周期について幾つかの変形例を示した波形図である。
【００７２】
上述した第１〜第７の実施の形態では、図３や図５に示したように、脈流電圧Ｖ１や検出電圧Ｖｄの各周期ごと（交流電源"Ｖｉｎ"の１／２周期ごと）にタイミングパルスＳ２をハイレベルにしてスイッチング電源回路１２を動作させるように説明した。しかしながら、本発明に係る電源装置においては、このように各周期ごとにスイッチング電源回路１２を動作させる構成に限られるものではない。
【００７３】
例えば、図１９（Ａ），（Ｂ）に示すように、２周期や３周期ごとにタイミングパルスＳ２をハイレベルにしてスイッチング電源回路１２を動作させるようにしても良い。その他、この周期を入力電圧や出力電圧の変化に応じて変化させるようにしても良い。
【産業上の利用可能性】
【００７４】
この発明は、様々な電気機器の電源装置に利用することが出来る。また、低負荷時の効率を向上できることから、特に電気機器の待機モード時の電源供給を専用に行う待機時対応用電源として有効に利用することが出来る。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１実施形態の電源装置の構成を示すブロック図である。
【図２】第１実施形態の電源装置の具体例を示す回路図である。
【図３】第１実施形態の電源装置の動作を説明するタイムチャートである。
【図４】本発明の第２実施形態の電源装置の構成を示すブロック図である。
【図５】第２実施形態の電源装置の動作例を説明するタイムチャートである。
【図６】本発明の第３実施形態の電源装置の構成を示すブロック図である。
【図７】本発明の第４実施形態の電源装置の構成を示すブロック図である。
【図８】第４実施形態の電源装置の具体例を示す回路図である。
【図９】本発明の第５実施形態の電源装置の構成を示すブロック図である。
【図１０】図９の第１制御回路の内部構成の一例を示すブロック図である。
【図１１】第５実施形態の電源装置の動作を説明するタイムチャートである。
【図１２】本発明の第６実施形態の電源装置の構成を示すブロック図である。
【図１３】第６実施形態の電源装置の具体例を示す回路図である。
【図１４】第６実施形態の電源装置の動作を説明する波形図である。
【図１５】本発明の第７実施形態の電源装置の構成を示すブロック図である。
【図１６】第７実施形態の電源装置の具体例を示す回路図である。
【図１７】第７実施形態の電源装置の動作を説明する波形図である。
【図１８】スイッチング電源回路を動作させる位相期間について幾つかの変形例を示す波形図である。
【図１９】スイッチング電源回路を動作させる周期について幾つかの変形例を示す波形図である。
【符号の説明】
【００７６】
１０，１０Ａ〜１０Ｆ  電源装置
１１    整流回路
１２    スイッチング電源回路
１３    波形整形パルス発生回路
１３ａ  波形整形回路
１３ｂ  パルス発生回路
１４    検出回路
１５，１５Ａ〜１５Ｃ    第１制御回路
１６    第１検出回路
１７    第２検出回路
１８    第１制御回路
１９    充電回路
Ｃ２    充電用のキャパシタ
２０    スイッチ回路
１５２  ＰＷＭ変調回路
１５３  デューティ検出回路
１５４  出力回路
３０    負荷
Ｓ１，Ｓ２  スイッチング電源回路の動作期間を決定するタイミングパルス
ＳＷ１  スイッチング素子
ＳＷ２  スイッチング素子
Ｔ１    トランス
【図１】
2007195276.tif 000003
【図２】
2007195276.tif 000004
【図３】
2007195276.tif 000005
【図４】
2007195276.tif 000006
【図５】
2007195276.tif 000007
【図６】
2007195276.tif 000008
【図７】
2007195276.tif 000009
【図８】
2007195276.tif 000010
【図９】
2007195276.tif 000011
【図１０】
2007195276.tif 000012
【図１１】
2007195276.tif 000013
【図１２】
2007195276.tif 000014
【図１３】
2007195276.tif 000015
【図１４】
2007195276.tif 000016
【図１５】
2007195276.tif 000017
【図１６】
2007195276.tif 000018
【図１７】
2007195276.tif 000019
【図１８】
2007195276.tif 000020
【図１９】
2007195276.tif 000021