(57)【要約】【課題】  駆動開始時の吐出手段に流れる瞬時の電流を低減する。【解決手段】  圧電素子３０には、ＰＭＯＳ５２ＡとＮＭＯＳ５２Ｂとが直列接続された充放電駆動回路５０が接続されている。この充放電駆動回路５０は、制御信号が入力されると印加電圧ＨＶ１を圧電素子３０に印加する。レベルシフタ４８は、圧電素子を駆動させる際に、制御信号として、最大電位が印加電圧ＨＶ１と同じで、振幅が、印加電圧の振幅より小さい信号をＰＭＯＳ５２Ａのゲートに出力する。これにより、ＰＭＯＳ５２Ａのインピーダンスを増加させることができ、駆動開始時に瞬時に圧電素子に流れる電流の値を小さくすることができる。【選択図】        図３
2007055080.tif 000002
【特許請求の範囲】
【請求項１】
液滴を吐出する、充放電特性を有する吐出手段と、
制御信号が入力されると印加電圧を前記吐出手段に印加する、トランジスタを備えた印加手段と、
前記トランジスタのインピーダンスを増加させる増加手段と、
を備えた液滴吐出装置。
【請求項２】
前記増加手段は、前記吐出手段を駆動させる際に前記トランジスタのインピーダンスを増加させることを特徴とする請求項１記載の液滴吐出装置。
【請求項３】
前記増加手段は、前記印加電圧の振幅より小さい振幅の前記制御信号を前記印加手段に入力することを特徴とする請求項１又は請求項２記載の液滴吐出装置。
【請求項４】
前記制御信号の最大電位は前記印加電圧の最大電位以上であり、前記制御信号の最小電位は前記印加電圧の最小電位より大きいことを特徴とする請求項３記載の液滴吐出装置。
【請求項５】
前記増加手段は、
前記吐出手段を駆動させる駆動指示信号が入力されると、該駆動指示信号の最大電位を前記印加電圧の最大電位以上に変換させる第１の電位変換手段と、
前記第１の電位変換手段により最大電位が変換された前記駆動指示信号の最小電位を、前記印加電圧の最小電位より大きい電位に変換させる第２の電位変換手段と、
を備えていることを特徴とする請求項４記載の液滴吐出装置。
【請求項６】
前記増加手段は、前記吐出手段を駆動させる前から前記トランジスタのインピーダンスを増加させることを特徴とする請求項１記載の液滴吐出装置。
【請求項７】
前記増加手段は、前記トランジスタの基準電位を予め前記印加電圧範囲外の電位に設定することを特徴とする請求項６記載の液滴吐出装置。
【請求項８】
前記増加手段は、前記トランジスタの出力にかかる電圧を実質的に減少させることを特徴とする請求項６記載の液滴吐出装置。
【請求項９】
請求項１記載の液滴吐出装置の駆動開始時の吐出手段に流れる電流を制御する電流制御方法であって、
前記増加手段により、前記吐出手段を駆動させる際又は駆動する前から前記トランジスタのインピーダンスを増加させることを特徴とする電流制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液滴吐出装置及び電流制御方法にかかり、より詳細には、吐出手段から液滴を吐出させる液滴吐出装置及び電流制御方法に関する。
【背景技術】
【０００２】
従来、圧電素子等によるアクチュエータを用いて、インクが充填された圧力発生室を体積変化（膨張・収縮）させ、これによる内部の圧力変化によって前記圧力発生室に連通して形成されたノズルの先端からインク滴を吐出させるインクジェット記録ヘッドを備えたインクジェット記録装置（所謂インクジェットプリンタ）が知られている。
【０００３】
また、近年、インクジェット記録装置は印刷速度の高速化の傾向が強まっている。このためインクジェット記録ヘッドを長尺化し、インクジェット記録ヘッド１つ当たりのノズル数を増やしてマトリックス状に行列配置することで、より短時間で広い領域に画像形成することが可能なインクジェット記録ヘッドが用いられるようになってきている。
【０００４】
このようにインクジェット記録ヘッドを、記録用紙幅以上に長尺化すると、上記圧力発生室やノズル等からなるイジェクタを多数備えることになる。
【０００５】
ところで、上記圧電素子をパルス駆動する場合、駆動開始時の瞬時の電流が非常に大きい。上記インクジェット記録ヘッドでは、圧電素子を同時に駆動させたいので、駆動開始時の電流が大きいと、総電流が過大となる。
【０００６】
例えば、静電容量６００ｐＦの圧電素子を、電源電圧２０Ｖで立ち上がり１μＳのパルスで駆動する場合を考えてみる。この場合の瞬時最大電流が約３０ｍＡ、イジェクタ数１０２４個の記録ヘッドとすると、総電流は約３０Ａとなり、瞬時ながら最大約６００ＶＡの電源容量が必要となる。
【０００７】
以上のように、従来のインクジェット記録ヘッドでは、圧電素子の駆動開始時の圧電素子に流れる瞬時の電流を低減することが課題であった。
【０００８】
なお、この点について従来、駆動開始時に圧電素子に印加される電圧が所定の電圧になるまでの立ち上がり時間を長くすることが行われている（特許文献１参照）。しかし、小径の液滴生成（放電：生成開始→充電：尾引き部切断）を考慮すると、上記立ち上がり時間をあまり長くすることはできない。特に、充電にて圧力室が収縮するイジェクタにとっては立ち上がり時間が長いと、所望の液滴が生成できない。
【０００９】
また、駆動回路の出力インピーダンスを段階的に減少させながら充放電することも考えられている（特許文献２参照）。しかし、切り換え時にスパイク状の電流が発生し、圧電素子に瞬時流れる電流の最大電流が逆に増える可能性がある。
【特許文献１】特許第３１０４３０４号公報
【特許文献２】特開２００２−０９４３６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上記事実に鑑み成されたもので、駆動開始時の吐出手段に流れる瞬時の電流を低減することが可能な液滴吐出装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために請求項１に記載の発明の液滴吐出装置は、液滴を吐出する、充放電特性を有する吐出手段と、制御信号が入力されると印加電圧を前記吐出手段に印加する、トランジスタを備えた印加手段と、前記トランジスタのインピーダンスを増加させる増加手段と、を備えている。
【００１２】
吐出手段は、充放電特性を有すると共に、液滴を吐出する手段である。印加手段は、トランジスタを備え、制御信号が入力されると印加電圧を吐出手段に印加する。増加手段は、トランジスタのインピーダンスを増加させる。
【００１３】
ここで、「トランジスタのインピーダンスを増加させる」とは、トランジスタのインピーダンス自身を増加させる場合や、トランジスタの入力電圧振幅を減少させることにより、結果的にトランジスタのインピーダンスを増加させる場合を含むものである。
【００１４】
このように印加手段におけるトランジスタのインピーダンスを増加させると、吐出手段を駆動させる際にトランジスタを介して吐出手段に流れる瞬時の電流を低減することができる。
【００１５】
請求項２記載の増加手段は、吐出手段を駆動させる際にトランジスタのインピーダンスを増加させるものである。
【００１６】
より詳細には、請求項３のように、増加手段は、印加電圧の振幅より小さい振幅の制御信号を印加手段に入力する。この制御信号は、請求項４のように、その最大電位が印加電圧の最大電位以上で、その最小電位が印加電圧の最小電位より大きいものである。これを形成するため、請求項５記載の発明の増加手段は、吐出手段を駆動させる駆動指示信号が入力されると、該駆動指示信号の最大電位を印加電圧の最大電位以上に変換させる第１の電位変換手段と、第１の電位変換手段により最大電位が変換された駆動指示信号の最小電位を、印加電圧の最小電位より大きい電位に変換させる第２の電位変換手段と、を備えている。
【００１７】
以上説明した請求項２〜請求項５記載の発明は、吐出手段を駆動させる際にトランジスタのインピーダンスを増加させるのに対し、請求項６〜８は、吐出手段を駆動させる前からトランジスタのインピーダンスを増加させる点で相違する。
【００１８】
吐出手段を駆動させる前からトランジスタのインピーダンスを増加させる具体的内容としては、請求項７のように、前記増加手段は、前記トランジスタの基準電位を予め前記印加電圧範囲外の電位に設定したり、請求項８のように、前記増加手段は、トランジスタの出力にかかる電圧を実質的に減少させたりして、トランジスタのインピーダンスを増加させることができる。
【００１９】
なお、請求項９における液滴吐出装置の駆動開始時の吐出手段に流れる電流を制御する電流制御方法は、上記発明と同様の作用・効果を奏するので、その説明を省略する。
【発明の効果】
【００２０】
以上説明したように本発明は、印加手段におけるトランジスタのインピーダンスを増加させているので、吐出手段を駆動させる際にトランジスタを介して吐出手段に流れる瞬時の電流を低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
【００２２】
図１は、本発明の第１の実施の形態に係る液滴吐出装置としてのインクジェット記録装置１０の要部構成を示す図であり、ここでは記録用紙の搬送系を除き、主としてインクジェット記録ヘッド周辺部の構成を示している。
【００２３】
同図に示すように、本実施の形態に係るインクジェット記録装置１０は、インクジェット記録装置１０全体の動作を司る制御手段としてのコントローラ１２と、供給された印刷データに基づいてインク滴を吐出するインクジェット記録ヘッド１４と、を備えている。また、インクジェット記録ヘッド１４は、各々個別に設けられた吐出手段としての圧電素子（ピエゾ素子）３０の変形によってインク滴を吐出する複数のイジェクタ３２が２次元配置されて構成された複数のイジェクタ群３４と、イジェクタ群３４の各々に対応して設けられた駆動回路としての駆動ＩＣ１６と、を備えている。
【００２４】
なお、本実施の形態に係るインクジェット記録ヘッド１４は、記録用紙の幅にほぼ等しい幅を有する長尺状のものとされている。すなわち、本インクジェット記録装置１０は、当該インクジェット記録ヘッド１４を固定したまま記録用紙のみを搬送しながら記録を行う、いわゆるＦＷＡ方式のインクジェット記録装置として構成されている。
【００２５】
また、本実施の形態に係るイジェクタ３２は、インクが充填される圧力発生室と、当該圧力発生室と連通し、インクを吐出可能なインク吐出口と、前記圧力発生室の壁面の一部を構成し、振動することによって前記圧力発生室を膨張又は収縮させる振動板、及び記録すべき画像を示す画像データに応じて印加された電圧によって変形することにより前記振動板を振動させる圧電素子３０を備えたアクチュエータと、を含んで構成されている。
【００２６】
コントローラ１２にはインクジェット記録ヘッド１４に設けられた全ての駆動ＩＣ１６が接続されており、駆動ＩＣ１６の作動の制御は、クロック信号、印刷データ及びラッチ信号と、各々一対の信号とされた波形信号Ａ、波形信号Ｂ及び波形信号Ｃ等が用いられてコントローラ１２によって行われる。
【００２７】
図２には、本実施の形態に係るインクジェット記録ヘッド１４の概略構成を示す平面図が示されている。
【００２８】
同図に示すように、本実施の形態に係るインクジェット記録ヘッド１４は、複数のイジェクタ３２が２次元配置されて構成されたイジェクタ群（ブロック）３４Ａ１、３４Ｂ１、３４Ａ２、３４Ｂ２・・・の各々を単位構造として、複数の単位構造が、所定の一方向（インクジェット記録ヘッド１４の長手方向（長尺方向））に対して、隣接する単位構造に配置されているイジェクタ群の端部の一部領域が互いに重なり合うように配置されている。
【００２９】
そして、各イジェクタ群３４Ａ１、３４Ｂ１、３４Ａ２、３４Ｂ２・・・には、駆動ＩＣ１６Ａ１、１６Ｂ１、１６Ａ２、１６Ｂ２・・・が１対１で個別に設けられており、イジェクタ群と、対応する駆動ＩＣとの間は、各々接続線１８によって電気的に接続されている。なお、以下では、特定のものを示したい場合を除き、イジェクタ群３４Ａ１、３４Ｂ１、３４Ａ２、３４Ｂ２・・・を「イジェクタ群３４」と略して表記する場合がある。また、以下では、特定のものを示したい場合を除き、駆動ＩＣ１６Ａ１、１６Ｂ１、１６Ａ２、１６Ｂ２・・・を「駆動ＩＣ１６」と略して表記する場合がある。なお、各駆動ＩＣ１６には後述する可変電源から電圧が印加される。
【００３０】
本実施の形態に係るイジェクタ群３４は、配置領域の形状が、上底と下底とを結ぶ２つの斜辺の角度が互いに異なる台形形状とされている。そして、本実施の形態に係るインクジェット記録ヘッド１４では、一対のイジェクタ群３４が、各々の上底同士がインクジェット記録ヘッド１４の長手方向中心線に向かって互いに対向するように配設されると共に、各々に対応する駆動ＩＣ１６も一体的に配設されることにより、単体部品としてヘッドユニット１５を構成している。そして、インクジェット記録ヘッド１４は、複数の当該ヘッドユニット１５が長手方向に配列された状態で構成されている。
【００３１】
一方、図３には、本実施の形態に係る駆動ＩＣ１６の構成が示されている。
【００３２】
同図に示すように、本実施の形態に係る駆動ＩＣ１６は、シフトレジスタ４２と、ラッチ回路４４と、シフトレジスタ４５Ａ〜４５Ｃ、セレクタ４６と、レベルシフタ４８と、充放電駆動回路５０と、低電圧バッファ５４と、を備えている。
【００３３】
コントローラ１２から出力されたクロック信号及び印刷データはシフトレジスタ４２に入力され、ラッチ信号はラッチ回路４４に入力される。
【００３４】
印刷データは、波形信号Ａ、波形信号Ｂ、及び波形信号Ｃの何れか１つ（一対の信号）を選択する２ビットシリアルデータである。例えば、波形信号Ａを選択する場合には「１１」、波形信号Ｂを選択する場合には「１０」、波形信号Ｃを選択する場合には「０１」、いずれの波形も選択しない場合には「００」である。
【００３５】
なお、以下では、１つの圧電素子３０に駆動波形を供給する場合について説明するが、他の圧電素子３０についても同様であるので、説明は省略する。
【００３６】
シフトレジスタ４２は、入力された２ビットシリアルデータである印刷データを２ビットのパラレルデータに変換してラッチ回路４４へ出力する。
【００３７】
ラッチ回路４４は、シフトレジスタ４２から出力されたパラレルデータをラッチ信号の入力に応じてラッチ（自己保持）する。
【００３８】
コントローラ１２からの波形信号Ａ、波形信号Ｂ、及び波形信号Ｃは、大滴、中滴、小滴用に予め形成されている。波形信号Ａ、波形信号Ｂ、及び波形信号Ｃはそれぞれ、シフトレジスタ４５Ａ、４５Ｂ、４５Ｃに入力される。
【００３９】
シフトレジスタ４５Ａ、４５Ｂ、４５Ｃは、駆動タイミングをずらすため用いられる。即ち、本実施の形態では、圧電素子群をブロック分割する。例えば、台形状のイジェクタ群（１群についてイジェクタが５１２個）について、イジェクタ１６個ずつ３２ブロックに分割する。そして、シフトレジスタ４５Ａ、４５Ｂ、４５Ｃ各々の段数をブロック数（３２）としている。各ブロックの駆動タイミングは第２クロック分ずつずれる。周波数１０ＭHｚについてずれ時間＝０.１μＳ、総ずれ時間＝３.２μＳ（駆動時間≧２０μＳ）となる。
【００４０】
セレクタ４６は、ラッチされたシフトレジスタ４２の出力に応じて、シフトレジスタ４５Ａ、４５Ｂ、４５Ｃの所定段出力のうちの１つを選択して、選択された信号（駆動指示信号）をレベルシフタ４８に入力する。
【００４１】
レベルシフタ４８には、第１電源から電圧ＨＶ１と第２電源から電圧ＨＶ２とが印加され、上記入力した信号を、所定の振幅の制御信号に変換して、充放電駆動回路５０に入力する。
【００４２】
なお、電圧ＨＶ１、電圧ＨＶ２はその値は固定的としてもよいが、温度など環境条件に応じて可変にしてよい。両者の電位差を固定する必要もない。
【００４３】
レベルシフタ４８は、図４及び図５に示すように、セレクタ４６からの信号（駆動指示信号）が入力されると、該信号の最大電位ＶＤＤをＨＶ１以上（本実施の形態ではＨＶ１）に変換させる第１の電位変換手段としての第１レベルシフタ４８Ａと、第１レベルシフタ４８Ａにより最大電位が変換された信号（中間出力）の最小電位ＧＮＤを、ＨＶ１の最小電位ＧＮＤより大きい電位ＨＶ２に変換させる第２の電位変換手段としての第２レベルシフタ４８Ｂと、を備えている。
【００４４】
次に、第１レベルシフタ４８Ａ、第２レベルシフタ４８Ｂを、図６を参照して更に詳細に説明する。
【００４５】
図６に示されるように、第１レベルシフタ４８Ａ及び第２レベルシフタ４８Ｂはそれぞれ、ＰチャネルＭＯＳ  ＦＥＴ（以下、「ＰＭＯＳ」という。）のソース側とＮチャネルＭＯＳ  ＦＥＴ（以下、「ＮＭＯＳ」という。）のドレイン側とが接続された直列回路が２組用いられた回路構成のものが適用されている。
【００４６】
第１レベルシフタ４８Ａにおいては、ＰＭＯＳのドレイン側は第１電源に接続され、ＮＭＯＳのソース側はＧＮＤに接続されている。２組の直列回路各々のＰＭＯＳのゲートは他方のＰＭＯＳのソース側に接続され、２組の直列回路各々のＰＭＯＳのソースは、第２レベルシフタ４８ＢのＰＭＯＳのゲートに接続されている（Ａ、Ｂ参照）。
【００４７】
第２レベルシフタ４８Ｂにおいては、ＰＭＯＳのドレイン側は第１電源に接続され、ＮＭＯＳのソース側は第２電源に接続されている。２組の直列回路各々のＮＭＯＳのゲートは他方のＮＭＯＳのドレイン側に接続され、２組の直列回路の一方のＰＭＯＳのソースが充放電駆動回路５０に接続されている。
【００４８】
上記のように、セレクタ４６からの信号（駆動指示信号）が入力されると、第１レベルシフタ４８Ａは、ＧＮＤを基準に、該信号の最大電位ＶＤＤをＨＶ１に変換させる。この信号（中間出力）が第２のレベルシフタ４８ＢのＰＭＯＳのゲートに入力される。第２のレベルシフタ４８Ｂでは、ＨＶ１を基準に、信号（中間出力）の最小電位ＧＮＤを電位ＨＶ２に変換させて、制御信号を形成して、充放電駆動回路５０に出力する。
【００４９】
このように制御信号は、第１電源の電圧ＨＶ１の振幅より小さい振幅となる。即ち、最大電位が電圧ＨＶ１であり、最小電位がＨＶ１の最小電位ＧＮＤより大きいＨＶ２となる。
【００５０】
充放電駆動回路５０は、図３に示すように、ＰＭＯＳのソース側とＮＭＯＳのドレイン側とが接続された直列回路により構成されている。レベルシフタ４８はＰＭＯＳのゲートに接続され、ＮＭＯＳのゲートには、一端がセレクタ４６に接続された低電圧バッファ５４の他端が接続されている。ＰＭＯＳのソースは、圧電素子３０に接続されている。
【００５１】
充放電駆動回路５０は、制御信号が入力されると、印加電圧（ＨＶ１）を圧電素子３０に印加するものである。
【００５２】
ここで、充放電駆動回路５０に用いられるＰＭＯＳをオンするには、通常、制御信号の振幅は、最大電位が印加電圧ＨＶ１以上である必要があるため、印加電圧ＨＶ１の振幅と同じにしている。
【００５３】
この結果、圧電素子には、図７においてＫで示すように、傾きが急な充電電圧が印加される。これにより、立ち上がり時間を０．９μＳにすることができる。しかし、圧電素子に流れる充電電流は、充電電圧の傾きに比例するので、図８においてＫで示すように、充電開始時の瞬時の電流値が大きな充電電流が流れ、種々の弊害が生ずる。
【００５４】
充電開始時の瞬時の電流値を抑えるため、充電電圧の増加率を小さくすると、図８においてＬで示すように、充電開始時の瞬時の電流値を抑えられるが、図７においてＬで示すように、立ち上がり時間が０．９μＳよりも大きい１．４μＳになる。
【００５５】
これに対し、本実施の形態では、上記のように、最大電位が印加電圧ＨＶ１であり、振幅が印加電圧ＨＶ１の振幅より小さい制御信号をＰＭＯＳのゲートに出力している。これにより圧電素子３０には、図７においてＭで示すように、傾きが小さい充電電圧が印加される。これにより、立ち上がり時間を０．９μＳにすることができる。更に、図８においてＭで示すように、充電電流の充電開始時の瞬時の電流値を小さく抑えることができた。
【００５６】
このように、振幅が印加電圧ＨＶ１の振幅より小さい制御信号をＰＭＯＳのゲートに出力することにより、立ち上がり時間を０．９μＳにすると共に、充電電流の充電開始時の瞬時の電流値を小さく抑えることができる原理は次の通りである。
【００５７】
図９には、ＰＭＯＳを含むトランジスタの一般的な特性が示されている。図９に示すように、トランジスタのゲートに、振幅が印加電圧ＨＶ１の振幅ｋと等しい制御信号が入力されると、トランジスタのインピーダンスが比較的小さく、その結果、制御信号の入力時に大きなドレイン電流が流れ、圧電素子が充電（印加電圧ＨＶ１になるまで）されるまで、ドレイン電流が徐々に小さくなる。
【００５８】
しかしながら、振幅が振幅ｋより小さな振幅Ｍの制御信号が入力されると、トランジスタの一般的特性から、トランジスタのインピーダンスを比較的大きくすることができ、この結果、ドレイン電流は小さくなる。特に、図９に示すように、ドレイン電圧（圧電素子３０の充電電圧）が一定値になるまで、ドレイン電流は一定値となる。
【００５９】
なお、上記のように圧電素子３０を充電した後、放電する場合には、低電圧バッファ５４から制御信号をＮＭＯＳ５２Ｂに出力して、圧電素子３０からＮＭＯＳ５２Ｂを介してＧＮＤに放電させる。なお、低電圧バッファ５４からＮＭＯＳ５２Ｂに出力する制御信号も上記のようにその振幅を小さくすることにより同様に動作させるようにしてもよい。
【００６０】
以上説明したように本実施の形態では、トランジスタのゲートに、振幅が印加電圧の振幅より小さい制御信号を入力しているので、トランジスタのインピーダンスを増加させることができ、圧電素子を充電させる際にトランジスタを介して流れる瞬時の電流を低減することができる。
【００６１】
次に、本実施の形態の変形例を説明する。
【００６２】
第１の変形例は、図１０に示すように、上記第１の実施の形態における低電圧バッファ５４（図３参照）を省略し、図１１に示すように、ＮＭＯＳ５２Ｂは印加電圧ＨＶ１と同じ振幅の制御信号を出力するものである。
【００６３】
第２の変形例は、図１２に示すように、上記第１の実施の形態における低電圧バッファ５４（図３参照）に代えて第１レベルシフタ４８Ａを用いて、図１３に示すように、ＮＭＯＳ５２Ｂに、印加電圧ＨＶ１より小さい電圧ＨＶ２振幅の制御信号を出力するものである。
【００６４】
次に、本発明の第２の実施の形態及び第３の実施の形態を説明する。詳細には後述するが、第２の実施の形態及び第３の実施の形態は、前述した第１の実施の形態と略同様の構成であるので、主として異なる部分のみを説明する。
【００６５】
前述した第１の実施の形態は、圧電素子を駆動させる際にＰＭＯＳ５２Ａのインピーダンスを増加させるのに対し、第２の実施の形態及び第３の実施の形態は、圧電素子を駆動させる前からＰＭＯＳ５２Ａのインピーダンスを増加させる点で相違する。
【００６６】
まず、第２の実施の形態は、図１４に示すように、第３の電源（電圧ＨＶ１よりも大きな電圧ＨＶ３を印加する）を用いて、ＰＭＯＳ５２Ａの基準電位を増加させることにより、ＰＭＯＳ５２Ａのインピーダンスを増加させるものである。
【００６７】
また、第３の実施の形態は、図１５に示すように、第１電源と駆動ＩＣ１６との間に安定化抵抗６０を介在することにより、電源電圧ＨＶ１を分圧させてＰＭＯＳ５２Ａに印加するものである。即ち、ＰＭＯＳ５２Ａのドレイン・ソース間電圧を印加電圧ＨＶ１よりも小さくさせることにより、結果として等価的にＰＭＯＳ５２Ａのインピーダンスを増加させるものである。
【００６８】
ここで、本実施の形態の上記構成で、等価的にＰＭＯＳ５２Ａのインピーダンスを増加させることができるとする原理を説明する。本実施の形態における圧電素子（コンデンサＣ）、ＰＭＯＳ５２Ａ、及び安定化抵抗６０は、ＣＲ直列回路となる。このＲの部分が「安定化抵抗＋ＰＭＯＳ５２Ａのオン抵抗」の合成抵抗になっている。圧電素子を０ボルトからＨＶ１に充電を開始する場合、最初は圧電素子の電位が０ボルトであるから、合成抵抗ＲにＨＶ１の電圧がそのままかかる。しかしながら、合成抵抗Ｒは安定化抵抗とＰＭＯＳ５２Ａのオン抵抗との直列抵抗であるから、ＰＭＯＳ５２Ａのドレイン・ソース間にかかる電圧はＨＶ１よりも小さく、それぞれの抵抗値に基づく分圧比で決まる。そして、充電が進むにつれ圧電素子の電位が増加するため、合成抵抗にかかる電圧は減少するが、ＰＭＯＳ５２Ａのドレイン・ソース間にかかる電圧はそれよりも小さく、その時点での分圧比で決まる。このように、安定化抵抗によって分圧される分、ＰＭＯＳ５２Ａのドレイン・ソース間にかかる電圧が小さくなるため、結果的にＰＭＯＳ５２Ａのインピーダンスを増加させることと等価と見なせることができる。
【００６９】
前述した実施の形態では、液滴としてインクを用いる場合を例にとり説明したが、本発明はこれに限定されるものではなく、インクに代えて、例えば、反応液を用いることもできる。詳細には、反応液の塗布量により濃度が変わる現象があり、反応液の濃度ばらつきを制御する際に、本発明を上記と同様に適用することができる。その他、インクジェット方法により、液晶表示素子の配向膜形成材料の塗布、フラックスの塗布、接着剤の塗布などにも本発明を上記と同様に適用することができる。
【図面の簡単な説明】
【００７０】
【図１】第１の実施の形態に係るインクジェット記録装置の要部構成を示す概略図である。
【図２】第１の実施の形態に係るインクジェット記録ヘッドの概略構成を示す平面図である。
【図３】第１の実施の形態に係る駆動ＩＣの要部構成を示すブロック図（一部回路図）である。
【図４】レベルシフタのブロック図である。
【図５】レベルシフタにより信号の振幅が変化する様子を示す図である。
【図６】レベルシフタの回路図である。
【図７】圧電素子の充電電圧の立ち上がり時間を含む初期の段階の変化の様子を示す図である。
【図８】圧電素子の充電電圧の立ち上がり時間を含む初期の段階の充電電流の変化の様子を示す図である。
【図９】本実施の形態の原理を説明する説明図である。
【図１０】第１の変形例の部分ブロック図である。
【図１１】第１の変形例における信号の変化の様子を示す図である。
【図１２】第２の変形例の部分ブロック図である。
【図１３】第２の変形例における信号の変化の様子を示す図である。
【図１４】第２の実施の形態の部分ブロック図である。
【図１５】第３の実施の形態の部分ブロック図である。
【符号の説明】
【００７１】
３０  圧電素子（吐出手段）
４８  レベルシフタ（増加手段）
５０  充放電駆動回路（印加手段）
【図１】
2007055080.tif 000003
【図２】
2007055080.tif 000004
【図３】
2007055080.tif 000005
【図４】
2007055080.tif 000006
【図５】
2007055080.tif 000007
【図６】
2007055080.tif 000008
【図７】
2007055080.tif 000009
【図８】
2007055080.tif 000010
【図９】
2007055080.tif 000011
【図１０】
2007055080.tif 000012
【図１１】
2007055080.tif 000013
【図１２】
2007055080.tif 000014
【図１３】
2007055080.tif 000015
【図１４】
2007055080.tif 000016
【図１５】
2007055080.tif 000017