(57)【要約】【課題】低電源で動作するのに有効な電圧を、複数個の抵抗で分圧する回路を提供する。【解決手段】ノード１を有し、高電位端子及び低電位端子間の任意の電圧をノード２に出力する電圧出力回路を備えた半導体集積回路であって、一端が高電位端子に他端がノード３に接続された抵抗Ｒ１と、一端がノード３に他端がノード２に接続された抵抗Ｒ２と、一端がノード２に他端がノード４に接続された抵抗Ｒ３と、一端がノード４に他端が低電位端子に接続された抵抗Ｒ４と、ゲート端子がノード１にソース端子が高電位端子にドレイン端子がノード３に接続されたＰ型トランジスタＭｐ１と、ゲート端子がノード１にソース端子が低電位端子にドレイン端子がノード４に接続されたＮ型トランジスタＭｎ１とを備えた半導体集積回路において、電圧を複数個の抵抗で分圧する回路の出力電圧を変化させて、低電圧下における動作をも安定なものとする。【選択図】図１
2007281202.tif 000002
【特許請求の範囲】
【請求項１】
第１の入力ノードを有し、高電位端子と低電位端子間の任意の電圧を、第２のノードに出力する電圧出力回路を備えた半導体集積回路において、
一端が高電位端子に、他端が第３のノードに接続された第１の抵抗と、
一端が第３のノードに、他端が第２のノードに接続された第２の抵抗と、
一端が第２のノードに、他端が第４のノードに接続された第３の抵抗と、
一端が第４のノードに、他端が低電位端子に接続された第４の抵抗と、
ゲート端子が第１のノードに、ソース端子が高電位端子に、ドレイン端子が第３のノードに、それぞれ接続された第１のＰ型トランジスタと、
ゲート端子が第１のノードに、ソース端子が低電位端子に、ドレイン端子が第４のノードに、それぞれ接続された第１のＮ型トランジスタと、を備え、
前記第１のノードに、電源電圧、あるいはグランド電圧を印加したとき、前記第２のノードに出力される電圧を出力とする、
ことを特徴とする半導体集積回路。
【請求項２】
請求項１に記載の半導体集積回路において、
前記第１の抵抗が、可変抵抗である、
ことを特徴とする半導体集積回路。
【請求項３】
請求項１記載の半導体集積回路において、
前記第４の抵抗が、可変抵抗である、
ことを特徴とする半導体集積回路。
【請求項４】
請求項２記載の半導体集積回路において、
前記第１の抵抗は、
一端が高電位端子に他端が高電位側中間ノードに接続された高電位側第１抵抗と、
一端が高電位側中間ノードに他端が第３のノードに接続された高電位側第２抵抗と、
ゲート端子は第５のノードに、ソース端子は高電位端子に、ドレイン端子は高電位側中間ノードに接続された第１の補助用Ｐ型トランジスタと、
ゲート端子は第１のノードに、ソース端子は高電位端子に、ドレイン端子は第３のノードに接続された第１のＰ型トランジスタと、よりなる、
ことを特徴とする半導体集積回路。
【請求項５】
請求項３記載の半導体集積回路において、
前記第４の抵抗は、
一端が低電位端子に、他端が低電位側中間ノードに接続された低電位側第１抵抗と、
一端が低電位側中間ノードに他端が第４のノードに接続された低電位側第２抵抗と、
ゲート端子は第５のノードに、ソース端子は低電位端子に、ドレイン端子は低電位側中間ノードに接続された第１の補助用Ｎ型トランジスタと、
ゲート端子は第１のノードに、ソース端子は低電位端子に、ドレイン端子は第４のノードに接続された第１のＮ型トランジスタと、よりなる、
ことを特徴とする半導体集積回路。
【請求項６】
請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の半導体集積回路を有し、
前記第２のノードの信号と、該半導体集積回路内の第６のノードの信号とが入力され、第７のノードに、前記両信号の比較結果を出力する電圧比較回路を、備えた、
ことを特徴とする半導体集積回路。
【請求項７】
請求項６記載の半導体集積回路を有し、
前記第７のノードと、前記第１の入力ノードとが接続されており、前記第７のノードの比較結果を、前記第１の入力ノードに入力する、
ことを特徴とする半導体集積回路。
【請求項８】
請求項６記載の半導体集積回路において、
前記高電位端子に、温度依存のない電圧が入力され、前記第６のノードに、温度依存のある電圧が入力される、
ことを特徴とする半導体集積回路。
【請求項９】
請求項６記載の半導体集積回路において、
前記高電位端子に、温度依存のある電圧が入力され、前記第６のノードに、温度依存のない電圧が入力される、
ことを特徴とする半導体集積回路。
【請求項１０】
請求項６記載の半導体集積回路において、
前記高電位端子に、温度依存のある電圧が入力され、前記第６のノードに、温度依存のある電圧が入力される、
ことを特徴とする半導体集積回路。
【請求項１１】
請求項６記載の半導体集積回路において、
前記高電位端子に、電源依存のない電圧が入力され、前記第６のノードに、電源依存のある電圧が入力される、
ことを特徴とする半導体集積回路。
【請求項１２】
請求項６記載の半導体集積回路において、
前記高電位端子に、電源依存のある電圧が入力され、前記第６のノードに、電源依存のない電圧が入力される、
ことを特徴とする半導体集積回路。
【請求項１３】
請求項６記載の半導体集積回路において、
前記高電位端子に、電源依存のある電圧が入力され、前記第６のノードに、電源依存のある電圧が入力される、
ことを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に関し、特に、半導体集積回路内で使用する電圧を複数個の抵抗で分圧する回路に関するものである。
【背景技術】
【０００２】
従来、半導体集積回路内にて電圧を複数個の抵抗で分圧する回路を含む半導体回路において、この複数の分圧点から、一つ、あるいは複数の出力電圧を選択する際、分圧点と、出力端子に、Ｎ型トランジスタ、あるいはＰ型トランジスタのソース、及びドレインを、それぞれ接続し、ゲートに電源電圧、あるいはグランド電圧を印加し、選択しないときは開放し、また選択するときは短絡するスイッチとして用いていた。
【０００３】
図１０は、従来の、電圧を複数個の抵抗で分圧する回路の構成図であり、スイッチとして、Ｎ型トランジスタを用いた場合の例である。
図１０において、Ｖｒｅｆ端子に印加される電圧を、Ｒ１、Ｒ２、Ｒ３で分圧し、一端がノード１、ノード２にそれぞれ接続され、他端がともにノード３に接続された２つの各Ｎ型トランジスタをスイッチとし、ＳＥＬ０、及びＳＥＬ１に、電源電圧、あるいはグランド電圧をそれぞれ印加し、ノード３に出力させる電圧を選択する。
【０００４】
図１１は、従来の他の、電圧を複数個の抵抗で分圧する回路の構成図で、スイッチとして、Ｐ型トランジスタを用いた場合の例である。
図１１において、Ｖｒｅｆ端子に印加される電圧を、Ｒ１、Ｒ２、Ｒ３で分圧し、一端がノード１、ノード２にそれぞれ接続され、他端がノード３に接続されたＰ型トランジスタをスイッチとし、ＳＥＬ０、及びＳＥＬ１に、電源電圧、あるいはグランド電圧をそれぞれ印加し、ノード３に出力させる電圧を選択する。
【０００５】
また、図１４は、例えば特許文献１に開示された電源探知回路を示す図であり、この電源探知回路では電圧を複数個の抵抗（Ｒ２１，Ｒ２２，Ｒ２３）で分圧する回路を用いている。
【特許文献１】特開平１０−９９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来、半導体集積回路内にて電圧を複数個の抵抗で分圧する回路を使用する際、電源が低電圧の条件下では、従来、スイッチとしていたＮ型トランジスタが遮断状態のままで、スイッチとしての機能を果たさず、所望の電圧が出力されないという問題があった。
【０００７】
また、電圧を複数個の抵抗で分圧する回路を使用する際、選択する出力電圧が、スイッチとして用いているＰ型トランジスタの閾値電圧（Ｖｔ）以下の時には、Ｐ型トランジスタが遮断状態のままで、スイッチとしての機能を果たさず、所望の電圧が出力されないという問題があった。
【０００８】
即ち、例えば、図１０に示す従来の、電圧を複数個の抵抗で分圧する回路を含む半導体集積回路１０１０において、ＳＥＬ０、あるいはＳＥＬ１に印加する電源電圧が低電圧になると、選択したい分圧点の電位と電位差が小さくなり、スイッチであるＮ型トランジスタのゲート・ソース間の電位差が、閾値電圧（Ｖｔ）より小さくなり、Ｎ型トランジスタをスイッチとして動作させることができなくなり、所望の電圧が得られなくなることとなった。
【０００９】
また、図１１に示す従来の、電圧を複数個の抵抗で分圧する回路を含む半導体集積回路１０２０において、選択したい分圧点の電位が低い場合、スイッチであるＰ型トランジスタのゲート・ソース間の電位差が閾値電圧（Ｖｔ）より小さく、Ｐ型トランジスタをスイッチとして動作させることができなくなり、所望の電圧が得られなくなることとなった。
【００１０】
また図１２に示す従来の、可変抵抗とすることのできる抵抗Ｒ１、Ｒ４を含む複数個の抵抗で、電圧を分圧する回路を含む半導体集積回路１０３０において、上記抵抗Ｒ１あるいはＲ４が可変抵抗であった場合、もしくは上記抵抗Ｒ１及びＲ４が可変抵抗であった場合、ノード３に任意の電圧を発生させることができるが、電源が低下した場合、あるいは所望の分圧点の電位が低い値である場合、ソース・ゲート電圧間の電位差が閾値電圧（Ｖｔ）より小さくなり、Ｎ型トランジスタ、もしくはＰ型トランジスタがスイッチとしての機能を果たさないこととなった。
【００１１】
また、図１３に示すような従来の、複数個の抵抗（Ｒ１１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５）で電圧を分圧する回路を用いた温度検知回路１０４０（例えば、特許文献２）においては、電源が低電圧になると、Ｎ型トランジスタ３０４は、そのゲート・ソース間の電位差が閾値電圧（Ｖｔ）より小さくなるため、スイッチとしての機能を果たさなくなり、所望の電圧が得られなくなることとなった。
【００１２】
また、図１４に示すような従来の、電圧を複数個の抵抗（Ｒ２１，Ｒ２２，Ｒ２３）で分圧する回路を用いた電源検知回路１０５０においては、電源電圧が低電圧になると、Ｎ型トランジスタは、そのゲート・ソース間の電位差が閾値電圧（Ｖｔ）より小さくなるため、スイッチとしての機能を果たさなくなり、所望の電圧が得られなくなることとなった。
【００１３】
また、図１４に示すような従来の、電圧比較回路を用いる場合、電圧比較回路１０１の入力端子に、ノイズが混入した場合、比較結果が安定しないという問題があった。
【００１４】
この発明は、電圧を複数個の抵抗で分圧しそのいずれかを選択出力する半導体集積回路において、トランジスタをスイッチとして用いた回路では低電源下ではスイッチが動作しない場合があるという問題点に鑑み、低電源で動作するのに有効な電圧を複数個の抵抗で分圧し出力することのできる半導体集積回路を提供することを目的としている。
【課題を解決するための手段】
【００１５】
上記の課題を解決するため、本発明の請求項１にかかる半導体集積回路は、第１の入力ノードを有し、高電位端子と低電位端子間の任意の電圧を、第２のノードに出力する電圧出力回路を備えた半導体集積回路において、一端が高電位端子に、他端が第３のノードに接続された第１の抵抗と、一端が第３のノードに、他端が第２のノードに接続された第２の抵抗と、一端が第２のノードに、他端が第４のノードに接続された第３の抵抗と、一端が第４のノードに、他端が低電位端子に接続された第４の抵抗と、ゲート端子が第１のノードに、ソース端子が高電位端子に、ドレイン端子が第３のノードに、それぞれ接続された第１のＰ型トランジスタと、ゲート端子が第１のノードに、ソース端子が低電位端子に、ドレイン端子が第４のノードに、それぞれ接続された第１のＮ型トランジスタと、を備え、前記第１のノードに、電源電圧、あるいはグランド電圧を印加したとき、前記第２のノードに出力される電圧を出力とすることを特徴とする。
【００１６】
また、発明の請求項２にかかる半導体集積回路は、請求項１に記載の半導体集積回路において、前記第１の抵抗が、可変抵抗であることを特徴とする。
【００１７】
また、発明の請求項３にかかる半導体集積回路は、請求項１記載の半導体集積回路において、前記第４の抵抗が、可変抵抗であることを特徴とする。
【００１８】
また、発明の請求項４にかかる半導体集積回路は、請求項２記載の半導体集積回路において、前記第１の抵抗は、一端が高電位端子に他端が高電位側中間ノードに接続された高電位側第１抵抗と、一端が高電位側中間ノードに他端が第３のノードに接続された高電位側第２抵抗と、ゲート端子は第５のノードに、ソース端子は高電位端子に、ドレイン端子は高電位側中間ノードに接続された第１の補助用Ｐ型トランジスタと、ゲート端子は第１のノードに、ソース端子は高電位端子に、ドレイン端子は第３のノードに接続された第１のＰ型トランジスタと、よりなることを特徴とする。
【００１９】
また、発明の請求項５にかかる半導体集積回路は、請求項３記載の半導体集積回路において、前記第４の抵抗は、一端が低電位端子に、他端が低電位側中間ノードに接続された低電位側第１抵抗と、一端が低電位中間ノードに他端が第４のノードに接続された低電位側第２抵抗と、ゲート端子は第５のノードに、ソース端子は低電位端子に、ドレイン端子は低電位側中間ノードに接続された第１の補助用Ｎ型トランジスタと、ゲート端子は第１のノードに、ソース端子は低電位端子に、ドレイン端子は第４のノードに接続された第１のＮ型トランジスタと、よりなることを特徴とする。
【００２０】
また、発明の請求項６にかかる半導体集積回路は、請求項１または請求項２または請求項３または請求項４または請求項５のいずれかに記載の半導体集積回路を有し、前記第２のノードの信号と、該半導体集積回路内の第６のノードの信号とが入力され、第７のノードに、前記両信号の比較結果を出力する電圧比較回路を、備えたことを特徴とする。
【００２１】
また、発明の請求項７にかかる半導体集積回路は、請求項６記載の半導体集積回路を有し、前記第７のノードと、前記第１の入力ノードとが接続されており、前記第７のノードの比較結果を、前記第１の入力ノードに入力することを特徴とする。
【００２２】
また、発明の請求項８にかかる半導体集積回路は、請求項６記載の半導体集積回路において、前記高電位端子に、温度依存のない電圧が入力され、前記第６のノードに、温度依存のある電圧が入力されることを特徴とする。
【００２３】
また、発明の請求項９にかかる半導体集積回路は、請求項６記載の半導体集積回路において、前記高電位端子に、温度依存のある電圧が入力され、前記第６のノードに、温度依存のない電圧が入力されることを特徴とする。
【００２４】
また、発明の請求項１０にかかる半導体集積回路は、請求項６記載の半導体集積回路において、前記高電位端子に、温度依存のある電圧が入力され、前記第６のノードに、温度依存のある電圧が入力されることを特徴とする。
【００２５】
また、発明の請求項１１にかかる半導体集積回路は、請求項６記載の半導体集積回路において、前記高電位端子に、電源依存のない電圧が入力され、前記第６のノードに、電源依存のある電圧が入力されることを特徴とする。
【００２６】
また、発明の請求項１２にかかる半導体集積回路は、請求項６記載の半導体集積回路において、前記高電位端子に、電源依存のある電圧が入力され、前記第６のノードに、電源依存のない電圧が入力されることを特徴とする。
【００２７】
また、発明の請求項１３にかかる半導体集積回路は、請求項６記載の半導体集積回路において、前記高電位端子に、電源依存のある電圧が入力され、前記第６のノードに、電源依存のある電圧が入力されることを特徴とする。
【発明の効果】
【００２８】
請求項１にかかる半導体集積回路は、第１の入力ノードを有し、高電位端子と低電位端子間の任意の電圧を、第２のノードに出力する電圧出力回路を備えた半導体集積回路において、一端が高電位端子に、他端が第３のノードに接続された第１の抵抗と、一端が第３のノードに、他端が第２のノードに接続された第２の抵抗と、一端が第２のノードに、他端が第４のノードに接続された第３の抵抗と、一端が第４のノードに、他端が低電位端子に接続された第４の抵抗と、ゲート端子が第１のノードに、ソース端子が高電位端子に、ドレイン端子が第３のノードに、それぞれ接続された第１のＰ型トランジスタと、ゲート端子が第１のノードに、ソース端子が低電位端子に、ドレイン端子が第４のノードに、それぞれ接続された第１のＮ型トランジスタと、を備え、前記第１のノードに、電源電圧、あるいはグランド電圧を印加したとき、前記第２のノードに出力される電圧を出力とする、ものとしたので、低電源の条件下でも、任意の電圧をノード２に出力することができる。
【００２９】
請求項２にかかる半導体集積回路は、請求項１に記載の半導体集積回路において、前記のうちの第１の抵抗を可変抵抗とすることにより、任意の電圧を第２のノードより得ることができ、請求項１の半導体集積回路と同様の効果をもつ。
【００３０】
請求項３にかかる半導体集積回路は、請求項１記載の半導体集積回路において、前記のうちの第４の抵抗を可変抵抗とすることにより、任意の電圧を第２のノードより得ることができ、請求項１の半導体集積回路と同様の効果をもつ。
【００３１】
請求項４にかかる半導体集積回路は、請求項２記載の半導体集積回路において、前記第１の抵抗を可変抵抗にするための手段を提供するものであり、請求項１の半導体集積回路と同様の効果をもつ。
【００３２】
請求項５にかかる半導体集積回路は、請求項３記載の半導体集積回路において、前記第４の抵抗を可変抵抗とするための手段を提供するものであり、請求項１の半導体集積回路と同様の効果をもつ。
【００３３】
請求項６にかかる半導体集積回路は、請求項１〜請求項５のいずれかに記載の半導体集積回路を有し、この半導体集積回路より任意の電圧を選択し、他のノードとの電圧を比較する電圧比較回路を、構成するものであり、請求項１の半導体集積回路と同様の効果をもつ。
【００３４】
請求項７にかかる半導体集積回路は、請求項６に記載の半導体集積回路を有し、電圧比較回路の入力にノイズなどが混入等した場合でも比較結果を第１のノードに入力することで、請求項１〜５に示す半導体集積回路の出力を変化させ、電圧比較回路の比較結果が安定するようヒステリシスをもたせることができ、請求項１の半導体集積回路と同様の効果をもつ。
【００３５】
請求項８〜請求項１０にかかる半導体集積回路は、請求項６の電圧比較回路を有し、電圧比較回路のいずれか一つの入力に、温度依存特性を有する電圧を与えることで、あるいは、電圧比較回路の両方の入力に、温度依存特性を有する電圧を与えることで、温度検知回路を実現するものであり、請求項１の半導体集積回路と同様の効果をもつ。
【００３６】
請求項１１〜請求項１３にかかる半導体集積回路は、請求項６の電圧比較回路を有し、電圧比較回路のいずれか一つの入力に、電源依存特性を有する電圧を与えることで、あるいは電圧比較回路の両方の入力に、電源依存特性を有する電圧を与えることで、電源検知回路を実現するものであり、請求項１の半導体集積回路と同様の効果をもつ。
【発明を実施するための最良の形態】
【００３７】
以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１による半導体集積回路１０００の回路構成を示す。
図１に示される半導体集積回路１０００において、抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４は、高電位端子Ｖａ、低電位端子Ｖｂ間の電圧を分圧するものである。
【００３８】
Ｍｐ１は、ゲート入力をノード１にもち、ソース入力を高電位端子Ｖaに、ドレイン端子にノード３をもつＰ型トランジスタであり、Ｍｎ１は、ゲート入力をノード１にもち、ソース入力を低電位端子Ｖｂに、ドレイン端子にノード４をもつＮ型トランジスタであり、ノード１の入力により、ノード２の電圧は変化するものであり、このことを利用して、ノード２の出力（電圧値）を選択することができる。
【００３９】
次に、図１に示される本実施の形態１の半導体集積回路１０００の動作について説明する。
図１において、第１のノード１に電源電圧を印加した場合、高電位端子とノード３とが短絡される。したがって、高電位端子にＶａが、低電位端子にＶｂが印加されており、ノード２の電位がＶｃであるとすると、
【００４０】
【数１】
2007281202.tif 000003
【００４１】
となる。また、ノード１にグランド電圧を印加した場合、低電位端子とノード４とが短絡される。したがって、高電位端子にＶａが、低電位端子にＶｂが印加されており、ノード２の電位がＶｃであるとすると、
【００４２】
【数２】
2007281202.tif 000004
【００４３】
となる。したがって、ノード１に電源電圧を印加するか、グランド電圧を印加するかによって、これら２つの式によって示される２つの電位のうちのいずれかを選択することができる。
【００４４】
また、電源電圧が低下しても、トランジスタＭｐ１のゲート・ソース間の電位差は、電源電圧、あるいはグランド電圧となり、閾値（Ｖｔ）以上の電圧を取ることができ、該トランジスタＭｐ１を短絡、あるいは開放させる動作を行うことが可能である。
【００４５】
また、ノード４の電圧が低い場合でも、トランジスタＭｎ１のゲート・ソース間の電位差は、閾値（Ｖｔ）以上の電圧をとることができ、該トランジスタＭｎ１を短絡、あるいは開放させる動作を行うことが可能である。
【００４６】
このような本実施の形態１による半導体集積回路１０００によれば、入力ノードである第１のノード１を有し、高電位端子と低電位端子間の任意の電圧を、上記入力ノードの電圧に応じて第２のノード２に出力する電圧出力回路を構成する半導体集積回路であって、一端が高電位端子に、他端がノード３に接続された抵抗Ｒ１と、一端がノード３に、他端がノード２に接続された抵抗Ｒ２と、一端がノード２に他端がノード４に接続された抵抗Ｒ３と、一端がノード４に、他端が低電位端子に接続された抵抗Ｒ４と、ゲート端子はノード１に、ソース端子は高電位端子に、ドレイン端子はノード３に接続されたＰ型トランジスタＭｐ１と、ゲート端子はノード１に、ソース端子は低電位端子に、ドレイン端子はノード４に接続されたＮ型トランジスタＭｎ１とを備えることにより、ノード１に電源電圧、あるいはグランド電圧を印加することにより、ノード２に出力される電圧を前述の式１で与えられる電位あるいは式２で与えられる電位に選択する構成の回路を得ることができ、所要の動作を行う電圧出力回路を得ることができる効果がある。
【００４７】
（実施の形態２）
図２は、本発明の実施の形態２による半導体集積回路２０００の回路構成を示し、本実施の形態２の回路は、図１の実施の形態１の半導体集積回路１０００において、抵抗Ｒ１と、抵抗Ｒ４を、可変抵抗としたものである。
【００４８】
図２に示される本実施の形態２の半導体集積回路２０００は、抵抗Ｒ１を、一端が高電位端子に他端がノードｒａ１に接続された抵抗ｒａ１と、一端がノードｒａ１に、他端がノード３に接続された抵抗ｒａ２と、ゲート端子はノードｓ１に、ソース端子は高電位端子に、ドレイン端子はノードｒａ１に接続されたＰ型トランジスタＭｐａ１とからなる可変抵抗とし、また、抵抗Ｒ４を、一端がノード４に、他端がノードｒｂ１に接続された抵抗ｒｂ２と、一端がノードｒｂ１に、他端が低電位端子に接続された抵抗ｒｂ１と、ゲート端子はノードｓ１に、ソース端子は低電位端子に、ドレイン端子はノードｒｂ１に接続されたＮ型トランジスタＭｎｂ１とからなる可変抵抗としたものであり、ノードｓ１、及びノード１により、可変抵抗とした抵抗Ｒ１、及び抵抗Ｒ４を制御することにより、ノード２の電圧を任意の電圧にすることができることを利用し、ノード２の出力（電圧値）を、任意に選択できるようにしたものである。
【００４９】
なお、本実施の形態２では、抵抗Ｒ１、及び抵抗Ｒ４をともに可変抵抗とした場合を説明したが、これは抵抗Ｒ１のみを可変抵抗にすることも可能であり、また抵抗Ｒ４のみを可変抵抗にすることも可能である。
【００５０】
このような本実施の形態２による半導体集積回路２０００によれば、電圧を複数個の抵抗で分圧する回路を構成する抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４のうちの抵抗Ｒ１、および抵抗Ｒ４を可変抵抗とすることにより、第１のノード１への入力信号によって任意の電圧をノード２より得ることができる電圧出力回路を得ることができる。
【００５１】
（実施の形態３）
図３は、本発明の実施の形態３による半導体集積回路３０００の回路構成を示す図である。
図３に示される本実施の形態３の半導体集積回路３０００において、１００３は、図１の実施の形態１の半導体集積回路１０００をそのまま用いたものである。また、ノード５は該半導体集積回路１００３内の任意の電圧が現れる第５のノードである。１０１３は、第２のノード２の電圧と、第５のノード５の電圧との電圧比較結果を得て、それを第６のノード６に出力する電圧比較回路である。
【００５２】
図４（ａ）は、本実施の形態３の半導体集積回路３０００における、各ノードの電圧の関係を示した図であり、ａは高電位電位、ｂは第１のノード１がグランド電位時のノード２の電位、ｃはノード１が電源電位時のノード２の電位、ｄはノード５の電位を示している。
【００５３】
図４（ａ）の関係図より、ノード１の電位を変化させることにより、ノード５の電位と比較するノード２の電位を変化させることができる。
【００５４】
このような本実施の形態３による半導体集積回路３０００によれば、前記実施の形態１の電圧出力回路を構成する半導体集積回路１０００において、該集積回路内の任意の電圧のノード５の信号と、上記出力ノード２の信号とを比較する電圧比較回路１０１３とを設けたので、前記電圧出力回路のノード２の電圧と、該集積回路内の任意のノード５の電圧との比較結果をノード６に出力する電圧比較回路を、得ることができる。
【００５５】
なお、本実施の形態３では、半導体集積回路１００３には、図１の実施の形態１の半導体集積回路１０００を用いたが、この半導体集積回路１００３には、図２の実施の形態２の半導体集積回路２０００を用いることも可能である。
【００５６】
（実施の形態４）
図５は、本発明の実施の形態４による半導体集積回路４０００の回路図である。
図５に示される本実施の形態４の半導体集積回路４０００において、１００４は、図１の実施の形態１の半導体集積回路１０００をそのまま用いたものである。また、ノード５は該半導体集積回路１００４内の任意の電圧が現れる第５のノードである。１０１４は、第２のノード２の電圧と、第５のノード５の電圧との電圧比較結果を得て、それを第６のノード６に出力する電圧比較回路である。１０２４は第６のノード６の出力を反転させる反転回路である。
【００５７】
本実施の形態４の半導体集積回路４０００は、前記電圧比較回路１０１４の出力を、反転回路１０２４を経て第１のノード１に入力することにより、第６のノード６の電位にヒステリシスを持たせることができるものである。
【００５８】
すなわち、図４（ａ）及び（ｂ）は、本実施の形態４の半導体集積回路４０００における、各ノードの電圧の関係を示した図であり、ａは高電位電位、ｂは第１のノード１が電源電位時の第２のノード２の電位、ｃは第１のノード１がグラウンド電位時の第２のノード２の電位、ｄは第５のノード５の電位、ｅは第６のノード６の電位を示している。
【００５９】
今、第１のノード１が電源電位で、電圧比較回路１０１４において、図４（ｂ）中のｂとｄとを比較するとき、例えば、ｂがｄより低い値から高い値に変化したときは、電圧比較回路１０１４の出力ノード６は反転し、ノード１は、電源電位からグランド電位へ変化すると、ノード２は、ｂからｃへ変化する。ｂとｃとは、ノイズによる影響を受けない程度の電位差があるので、ノード２、もしくはノード５にノイズが混入しても、電源電位に変化したノード６の電位ｅは、グランド電位になることなく安定する。
【００６０】
このような本実施の形態４による半導体集積回路４０００によれば、実施の形態３におけるような電圧比較回路を構成する半導体集積回路３０００において、前記電圧比較回路１０１３の出力である第６のノード６の電位を、第１のノード１に入力するようにしたので、第６のノード６の電位に、すなわち、該電圧比較回路の出力に、ヒステリシスを持たせることができる。
【００６１】
なお、図５に示す本実施の形態４では、半導体集積回路１００４を、図１の実施の形態１の半導体集積回路１０００をそのまま用い、電圧比較回路１０１４の出力はノード１と接続したものとしたが、上記半導体集積回路１００４は、図２の実施の形態２の半導体集積回路２０００をそのまま用い、電圧比較回路１０１４の出力を、ノードｓ１に接続し、該電圧比較回路の出力に、ヒステリシスを持たせるようにすることも可能である。
【００６２】
（実施の形態５）
図６は、本発明の実施の形態５による半導体集積回路５０００の回路構成を示す図である。
図６に示される本実施の形態５の半導体集積回路５０００において、１００５は、例えば図１の半導体集積回路であり、１０２５は、例えば基準電圧回路で、高電位端子は基準電圧で、低電位端子はグランド電位である。第５のノード５は、上記基準電圧回路１０２５により生成される温度特性を持つ信号の電圧であり、１０１５は上記実施の形態３における電圧比較回路１０１３、実施の形態４における電圧比較回路１０１４と同様の電圧比較回路であり、図６の本実施の形態５においては、ノード２から出力される上記基準電圧を抵抗で分圧された電圧と、ノード５に入力される温度特性を持つ電圧とを比較し、その比較結果電圧を、第６のノード６に出力するものである。
【００６３】
図７は、図６の本実施の形態５の半導体集積回路５０００における、各ノードの電圧と、回路の温度との関係を示した図であり、ａは高電位電位、ｂは第１のノード１がグランド電位時のノード２の電位、ｃはノード１が電源電位時のノード２の電位、ｄはノード５の電位、ｅは第６のノード６の電位を示している。
【００６４】
今、第１のノード１がグランド電位で、回路温度がＡ［℃］より低いとき、電圧比較回路１０１５において、図７中のｂとｄとを比較すると、第６のノード６がグランド電位を示したとする。
【００６５】
その後、回路温度が上昇していき、Ａ［℃］を超えると、図７中のｂとｄの電位は逆転するため、比較回路１０１６の出力結果である第６のノード６の電位ｅは、電源電位となる。これにより、温度はＡ［℃］と検知される。また、第６のノード６は、第１のノード１と接続されているため、比較回路１０１６に入力されるｂは、ｃとなり、前記実施の形態４におけると同様に、第６のノード６の電位はグランド電位になることなく安定する。
【００６６】
このような本実施の形態５による半導体集積回路５０００によれば、上記実施の形態４の半導体集積回路の構成において、電圧比較回路に入力されるノード５の電圧を温度特性を持つものとしたので、上記実施の形態４と同様の効果を奏するとともに、回路温度を検知することができる。
【００６７】
なお、本実施の形態５では、電圧出力回路を構成する半導体集積回路１００５は、図１の実施の形態１の半導体集積回路１０００をそのまま用い、電圧比較回路１０１５に入力される第５のノード５は温度依存性がある電位であり、第２のノード２から出力される電圧は、高電位端子が温度依存性がない電位でこれが分圧されて温度依存性がない電圧であり、また基準電圧回路１０２５が設けられて、これより上記ノード５の温度依存性のある電圧を出力し、さらに第６のノード６と第１のノード１が接続されて全体の電圧比較回路の出力がヒステリシスを持つものであったが、電圧出力回路を構成する半導体集積回路１００５は、図２の実施の形態２の半導体集積回路２０００をそのまま用い、また、電圧比較回路１０１５に入力される第５のノード５の信号は、温度依存性がない電圧であり、出力ノードである第２のノード２は、高電位端子に温度特性をもつ電位を入力して得られる温度特性をもつ分圧電位であっても実現可能であり、また、第５のノード５は、温度特性を持つ電位であって、第２のノード２は、高電位端子に温度特性をもつ電位を入力して得られる温度特性をもつ分圧電位であっても実現可能であり、さらには、ノード６とノード１が接続されることにより得られるヒステリシスをもたない形態のものであってもよく、いずれにおいても、温度検知回路を実現可能である。
【００６８】
（実施の形態６）
図８は、本発明の実施の形態６による半導体集積回路６０００の回路構成を示す図である。
この図８において、１００６は、図１の実施の形態１の半導体集積回路１０００をそのまま用いたものであり、１０２６は、例えば基準電圧回路であり、高電位端子は基準電圧で、低電位端子はグランド電位であり、第５のノード５は、電源依存特性を持つ電圧（ここでは電源電圧とする）であり、１０１６は、電圧比較回路であり、これには、第２のノード２の信号、すなわち、基準電圧を抵抗で分圧された電圧と、第５のノード５の信号、すなわち、電源依存特性を持つ電圧と、が入力されるものである。
【００６９】
図９は、図８の本実施の形態６の半導体集積回路６０００における、各ノードの電圧と、回路の各電源電圧との関係を示した図であり、図９において、ａは高電位電位、ｂはノード１がグランド電位時のノード２の電位、ｃはノード１が電源電位時のノード２の電位、ｄはノード５の電位、ｅはノード６の電位、である。
【００７０】
今、第１のノード１がグランド電位で、回路電源電圧がＣ［Ｖ］のとき、比較回路１０１６において、図９中のｂとｄとを比較すると、ノード６がグランド電位を示したとする。その後、回路電源電圧が下降していき、Ｂ［Ｖ］を下回ると、図９中のｂの電位とｄの電位は逆転するため、比較回路１０１６の出力結果ノード６の電位ｅは、電源電位となる。これにより、電源電圧は、Ｂ［Ｖ］と検知される。
【００７１】
また、ノード６はノード１と接続されているため、比較回路１０１６に入力されるｂの電位は、ｃの電位となり、前記実施の形態４におけると同様に、ノード６の電位ｅはグランド電位になることなく、安定する。
【００７２】
このような本実施の形態６による半導体集積回路６０００によれば、上記実施の形態４の半導体集積回路の構成において、電圧比較回路に入力されるノード５の電圧を電源電位に依存するものとしたので、上記実施の形態４と同様の効果を奏するとともに、回路電源電圧を検知することができる。
【００７３】
なお、本実施の形態６では、半導体集積回路１００６は、図１の実施の形態１の半導体集積回路１０００をそのまま用い、１０２６は、基準電圧回路であり、比較回路１０１６に入力されるノード５は、電源依存性を持つ電位であり、出力ノードであるノード２は、高電位端子に電源依存性を持たない電位を入力して得られる分圧された電位であり、ノード６とノード１が接続されて全体回路がヒステリシスを持つものとしたが、前記半導体集積回路１００６は、図２の実施の形態２の半導体集積回路２０００をそのまま用い、また、電圧比較回路１０１６に入力されるノード５の電位は、電源依存性を持つ電位であり、ノード２は、高電位端子が電源依存性を持つ電位を入力して得られる電源依存性を持つ分圧電位であっても実現可能であり、また、第５のノード５は、電源依存性を持たない電位であり、ノード２は、高電位端子が電源依存性を持つ電位を入力して得られる電源依存性を持つ分圧電位であっても実現可能であり、さらに、ノード６とノード１とが接続されたヒステリシスをもたない形態のものでもよく、いずれにおいても電源検知回路を実現可能である。
【産業上の利用可能性】
【００７４】
本発明にかかる半導体集積回路は、低電源下での抵抗分圧による任意の電圧を選択することが可能であり、半導体集積回路内で使用する半導体集積回路として有用である。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施の形態１による半導体集積回路１０００を示す回路図である。
【図２】本発明の実施の形態２による半導体集積回路２０００を示す回路図である。
【図３】本発明の実施の形態３による、前記図１の実施の形態１の半導体集積回路１０００を用いた電圧比較回路３０００を示す回路図である。
【図４】本発明の実施の形態３による電圧比較回路３０００、および、本発明の実施の形態４による電圧比較回路４０００、の各々における電圧関係を示す図である。
【図５】本発明の実施の形態４による、前記図１の実施の形態１の半導体集積回路１０００を用いた電圧比較回路４０００を示す回路図である。
【図６】本発明の実施の形態５による、図１の実施の形態１の半導体集積回路１０００を用いた温度検知回路５０００を示す回路図である。
【図７】本発明の実施の形態５による図６に示す温度検知回路５０００における電圧関係を示す図である。
【図８】本発明の実施の形態６による、図１の実施の形態１の半導体集積回路１０００を用いた温度検知回路６０００を示す回路図である。
【図９】本発明の実施の形態６による図８に示す温度検知回路６０００における電圧関係を示す図である。
【図１０】従来例の半導体集積回路１０１０を示す回路図である。
【図１１】従来例の他の半導体集積回路１０２０を示す回路図である。
【図１２】従来例のさらに他の半導体集積回路１０３０を示す回路図である。
【図１３】従来例のさらに他の半導体集積回路を用いた温度検知回路１０４０の回路図である。
【図１４】従来例のさらに他の半導体集積回路を用いた電源検知回路１０５０の回路図である。
【符号の説明】
【００７６】
抵抗Ｒ１  抵抗素子
抵抗Ｒ２  抵抗素子
抵抗Ｒ３  抵抗素子
抵抗Ｒ４  抵抗素子
Ｍｐ１    Ｐ型トランジスタ素子
Ｍｎ１    Ｎ型トランジスタ素子
抵抗ｒａ１  抵抗素子
抵抗ｒａ２  抵抗素子
抵抗ｒｂ１  抵抗素子
抵抗ｒｂ２  抵抗素子
Ｍｐａ１    Ｐ型トランジスタ素子
Ｍｎｂ１    Ｎ型トランジスタ素子
１０００    半導体集積回路
２０００    半導体集積回路
３０００    半導体集積回路
４０００    半導体集積回路
５０００    半導体集積回路
６０００    半導体集積回路
１００３    半導体集積回路
１００４    半導体集積回路
１００５    半導体集積回路
１００６    半導体集積回路
１０１０    半導体集積回路
１０２０    半導体集積回路
１０３０    半導体集積回路
１０４０    温度検知回路
１０５０    温度検知回路
１０１３    電圧比較回路
１０１４    電圧比較回路
１０１５    電圧比較回路
１０１６    電圧比較回路
１０２５    基準電圧回路
１０２４    反転回路
１０２６    基準電圧回路
１０４０    温度検知回路
１０１    電圧比較回路
３０４    Ｎ型トランジスタ素子
【図１】
2007281202.tif 000005
【図２】
2007281202.tif 000006
【図３】
2007281202.tif 000007
【図４】
2007281202.tif 000008
【図５】
2007281202.tif 000009
【図６】
2007281202.tif 000010
【図７】
2007281202.tif 000011
【図８】
2007281202.tif 000012
【図９】
2007281202.tif 000013
【図１０】
2007281202.tif 000014
【図１１】
2007281202.tif 000015
【図１２】
2007281202.tif 000016
【図１３】
2007281202.tif 000017
【図１４】
2007281202.tif 000018