(57)【要約】【課題】  二つの出力クロック間の位相関係を一定とし、二つの出力クロック間の位相ズレの発生を防ぐことが可能なクロック同期装置を提供する。【解決手段】  初期状態がデフォルトで基準クロック信号ＲＥＦｎをリファレンスクロックとする場合、同期マスタ制御部１１はＲＥＦ選択回路（ｎ）１２の選択信号ＳＥＬｎの出力制御として基準クロック信号ＲＥＦｎを選択し、ＲＥＦ選択回路（ｅ）１３の選択信号ＳＥＬｅの出力制御として同期回路（Ａ）１４の出力信号ｎ１を選択する。出力切替制御部１６によって切替制御が行われ、クロック出力は出力ｎ１から出力ｅ１への選択に切替わる時、同期マスタ制御部１１はＲＥＦ選択回路（ｎ）１２の選択信号ＳＥＬｎの出力制御として基準クロック信号ＲＥＦｎの選択を保持し、ＲＥＦ選択回路（ｅ）１３の選択信号ＳＥＬｅの出力制御として同期回路（Ａ）１４の出力信号ｎ１の選択を保持する。【選択図】      図１
2007043436.tif 000002
【特許請求の範囲】
【請求項１】
現用及び予備の冗長構成をなす２つのクロック出力回路間のクロック同期を行うクロック同期装置であって、
前記クロック同期回路同士を同期させる場合の同期基準を一方のリファレンスに固定することを特徴とするクロック同期装置。
【請求項２】
前記クロック出力回路内のＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を持つ第１及び第２の同期回路と、前記第１及び第２の同期回路のリファレンスクロックとしてそれぞれ第１及び第２の選択信号を出力する第１及び第２の選択回路とを含み、
前記第１及び第２の同期回路各々は、前記第１及び第２の選択回路各々からの前記第１及び第２の選択信号に同期したクロックを生成することを特徴とする請求項１記載のクロック同期装置。
【請求項３】
前記第１の選択回路は、第１の基準クロック信号と前記第２の同期回路の出力とのうちのいずれかを選択して前記第１の選択信号として出力し、
前記第２の選択回路は、第２の基準クロック信号と前記第１の同期回路の出力とのうちのいずれかを選択して前記第２の選択信号として出力することを特徴とする請求項２記載のクロック同期装置。
【請求項４】
前記第１及び第２の選択信号の切替え制御として前記第１及び第２の選択回路のうちのどちらか一方をマスタとして前記リファレンスクロックを選択する制御を行う同期マスタ制御回路を含むことを特徴とする請求項３記載のクロック同期装置。
【請求項５】
前記同期マスタ制御回路は、初期状態がデフォルトで前記第１の基準クロック信号を前記リファレンスクロックとする場合と、前記初期状態がデフォルトで前記第２の基準クロック信号を前記リファレンスクロックとする場合とのいずれかを固定で設定することを特徴とする請求項４記載のクロック同期装置。
【請求項６】
前記同期マスタ制御回路は、前記マスタの制御状態を保持しておくことを特徴とする請求項４記載のクロック同期装置。
【請求項７】
現用及び予備の冗長構成をなす２つのクロック出力回路間のクロック同期を行うクロック同期装置に用いるクロック同期方法であって、
前記クロック同期装置において、前記クロック同期回路同士を同期させる場合の同期基準を一方のリファレンスに固定することを特徴とするクロック同期方法。
【請求項８】
前記クロック同期装置に、前記クロック出力回路内のＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を持つ第１及び第２の同期回路と、前記第１及び第２の同期回路のリファレンスクロックとしてそれぞれ第１及び第２の選択信号を出力する第１及び第２の選択回路とを設け、
前記第１及び第２の同期回路各々が、前記第１及び第２の選択回路各々からの前記第１及び第２の選択信号に同期したクロックを生成することを特徴とする請求項７記載のクロック同期方法。
【請求項９】
前記第１の選択回路が、第１の基準クロック信号と前記第２の同期回路の出力とのうちのいずれかを選択して前記第１の選択信号として出力し、
前記第２の選択回路が、第２の基準クロック信号と前記第１の同期回路の出力とのうちのいずれかを選択して前記第２の選択信号として出力することを特徴とする請求項８記載のクロック同期方法。
【請求項１０】
前記クロック同期装置に、前記第１及び第２の選択信号の切替え制御として前記第１及び第２の選択回路のうちのどちらか一方をマスタとして前記リファレンスクロックを選択する制御を行う同期マスタ制御回路を設けたことを特徴とする請求項９記載のクロック同期方法。
【請求項１１】
前記同期マスタ制御回路が、初期状態がデフォルトで前記第１の基準クロック信号を前記リファレンスクロックとする場合と、前記初期状態がデフォルトで前記第２の基準クロック信号を前記リファレンスクロックとする場合とのいずれかを固定で設定することを特徴とする請求項１０記載のクロック同期方法。
【請求項１２】
前記同期マスタ制御回路が、前記マスタの制御状態を保持しておくことを特徴とする請求項１０記載のクロック同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はクロック同期装置及びそれに用いるクロック同期方法に関し、特に現用、予備の冗長構成を持つ２つのクロック出力回路間のクロック同期方法に関する。
【背景技術】
【０００２】
従来、この種のクロック同期方法においては、図５及び図６に示すように、出力切替制御部２１のクロック出力制御と同期してＲＥＦ（ｒｅｆｅｒｅｎｃｅ）選択回路（ｎ）２２，（ｅ）２３の切替えを行っている。尚、図５はこのクロック同期方法を用いるクロック同期装置の構成を示し、図６は出力切替制御を行う際の信号の組合せを示している。
【０００３】
例えば、クロック出力回路Ｎがクロック出力として現用の場合、基準クロック信号ＲＥＦｎがＲＥＦ選択回路（ｎ）２２でリファレンスクロックとして選択されるので、同期回路（Ａ）２４は基準クロック信号ＲＥＦｎに同期したクロック（出力ｎ２）を生成し、同期回路（Ｂ）２５は同期回路（Ａ）２４の出力ｎ２をリファレンスとして同期をとっている。
【０００４】
また、出力切替制御部２６の制御によってアクティブＮからアクティブＥへの切替えを行った場合、基準クロック信号ＲＥＦｅがＲＥＦ選択回路（ｅ）２３でリファレンスとして選択されるので、同期回路（Ｂ）２５は基準クロック信号ＲＥＦｅに同期したクロック（出力ｅ２）を生成し、同期回路（Ａ）２４は同期回路（Ｂ）２５の出力ｅ２をリファレンスとして同期をとっている（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開２００３−１９８４３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来のクロック同期方法では、出力クロック切替えの制御と同時に、同期回路（Ａ）２４及び同期回路（Ｂ）２５のＲＥＦ選択回路（ｎ）２２，（ｅ）２３を切替えているため、基準クロック信号ＲＥＦｎと基準クロック信号ＲＥＦｅとが同一リファレンスを使用していない場合、クロック出力回路Ｎとクロック出力回路Ｅとを連続的に切替えると、非同期のリファレンス切替えと同様の切替えとなるため、二つの出力クロック間に位相ズレが発生してしまう。
【０００７】
そこで、本発明の目的は上記の問題点を解消し、二つの出力クロック間の位相関係を一定とすることができ、二つの出力クロック間の位相ズレの発生を防ぐことができるクロック同期装置及びそれに用いるクロック同期方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明によるクロック同期装置は、現用及び予備の冗長構成をなす２つのクロック出力回路間のクロック同期を行うクロック同期装置であって、
前記クロック同期回路同士を同期させる場合の同期基準を一方のリファレンスに固定している。
【０００９】
本発明によるクロック同期方法は、現用及び予備の冗長構成をなす２つのクロック出力回路間のクロック同期を行うクロック同期装置に用いるクロック同期方法であって、
前記クロック同期装置において、前記クロック同期回路同士を同期させる場合の同期基準を一方のリファレンスに固定している。
【００１０】
すなわち、本発明のクロック同期装置は、現用、予備の冗長構成を持つ２つのクロック出力回路間のクロック同期方法において、この二つのクロック同期回路同士を同期させる場合の同期基準を一方のリファレンスに固定することで、長期間の現用、予備のクロック出力切替制御においても、互いの同期状態に影響を与えなくすることで、切替え時の出力クロックの位相ズレを少なくすることを特徴としている。
【００１１】
より具体的に説明すると、本発明のクロック同期装置では、第１及び第２のクロック出力回路において、出力切替制御部によってどちらか一方を出力制御しているが、これら第１及び第２のクロック出力回路内のＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を持つ第１及び第２の同期回路が、リファレンスクロックとしてそれぞれ第１及び第２の選択信号を入力し、そのリファレンスクロックに同期したクロックを生成している。
【００１２】
第１の選択信号は同期マスタ制御部により第１の基準クロック信号ＲＥＦ（ｒｅｆｅｒｅｎｃｅ）ｎか、第２の同期回路の出力ｅ１かのどちらかを選択した信号である。また、第２の選択信号は同期マスタ制御部によって第２の基準クロック信号ＲＥＦｅか、第１の同期回路の出力ｎ１かのどちらかを選択した信号である。通常、第１の基準クロック信号ＲＥＦｎと第２の基準クロック信号ＲＥＦｅとは同一リファレンスとして使用するが、ここでは、同一リファレンスが入力できず、第１及び第２のクロック出力回路それぞれで独立したリファレンスを使用した場合についての２つのクロック出力回路間のクロック同期方法について述べる。
【００１３】
本発明のクロック同期装置では、これら第１及び第２の選択信号の切替え制御として、常に、どちらか一方の回路をマスタとしてリファレンスクロックを選択する制御を行うことによって、第１及び第２の同期回路でそれぞれ生成する出力クロックの出力制御状態によらず、一定のクロック位相を保って出力することが可能となる。
【００１４】
第１及び第２のリファレンス選択回路の制御として、第１及び第２のクロック出力回路のどちらか一方の出力をリファレンスとする制御に変更することによって、第１の同期回路の出力クロックと第２の同期回路の出力クロックとの位相は、切替え制御によらず、一定になるため、出力クロック間の位相ズレの発生が抑制可能となる。
【発明の効果】
【００１５】
本発明は、以下に述べるような構成及び動作とすることで、二つの出力クロック間の位相関係を一定とすることができ、二つの出力クロック間の位相ズレの発生を防ぐことができるという効果が得られる。
【発明を実施するための最良の形態】
【００１６】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の一実施例によるクロック同期装置の構成を示すブロック図である。図１において、本発明の一実施例によるクロック同期装置は、クロック出力回路Ｎとクロック出力回路Ｅとの２種類のクロック出力回路間のクロック同期回路構成として、同期マスタ制御部１１と、ＲＥＦ（ｒｅｆｅｒｅｎｃｅ）選択回路（ｎ）１２，（ｅ）１３と、同期回路（Ａ）１４，（Ｂ）１５と、出力切替制御部１６と、クロック出力回路Ｎ，Ｅとから構成されている。
【００１７】
ＲＥＦ選択回路（ｎ）１２はクロック出力回路Ｎにおいて基準クロック信号ＲＥＦｎと同期回路（Ｂ）１５の出力信号ｅ１とを入力として、同期マスタ制御部１１による制御によってどちらか一方を選択し、選択信号ＳＥＬｎとして出力する。同期回路（Ａ）１４はＲＥＦ選択回路（ｎ）１２の出力である選択信号ＳＥＬｎを入力するとともに、自回路の出力信号ｎ１をフィードバック入力し、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路を構成する。
【００１８】
ＲＥＦ選択回路（ｅ）１３はクロック出力回路Ｅにおいて基準クロック信号ＲＥＦｅと同期回路（Ａ）１４の出力信号ｎ１とを入力として、同期マスタ制御部１１による制御によってどちらか一方を選択し、選択信号ＳＥＬｅとして出力する。同期回路（Ｂ）１５はＲＥＦ選択回路（ｅ）１３の出力である選択信号ＳＥＬｅを入力するとともに、自回路の出力信号ｅ１をフィードバック入力し、ＰＬＬ回路を構成する。
【００１９】
出力切替制御部１６はクロック出力回路Ｎへの出力ｎ１とクロック出力回路Ｅへの出力ｅ１の切替え制御を行う。同期マスタ制御部１１はＲＥＦ選択回路（ｎ）１２及びＲＥＦ選択回路（ｅ）１３の切替え制御を行う。また、基準クロック信号ＲＥＦｎ，ＲＥＦｅはクロック出力回路Ｎとクロック出力回路Ｅとにて互いに独立に生成するリファレンスクロックとする。
【００２０】
図２は本発明の一実施例による同期マスタ制御部１１の同期マスタ選択状態表を示す図であり、図３は本発明の一実施例によるＮアクティブの場合のＲＥＦ選択処理を示すシーケンスチャートであり、図４は本発明の一実施例によるＥアクティブの場合のＲＥＦ選択処理を示すシーケンスチャートである。これら図２〜図４を参照して、同期マスタ制御部１１の動作の説明及びそれを用いた本実施例によるクロック同期方法の動作について説明する。
【００２１】
ここで、Ｎアクティブとは初期状態がデフォルトで基準クロック信号ＲＥＦｎをリファレンスクロックとする場合を示し、Ｅアクティブとは初期状態がデフォルトで基準クロック信号ＲＥＦｅをリファレンスクロックとする場合を示している。図２（ａ）は初期状態がデフォルトでＮアクティブの場合の同期マスタ選択状態表を示し、図２（ｂ）は初期状態がデフォルトでＥアクティブの場合の同期マスタ選択状態表を示している。
【００２２】
同期マスタ制御部１１の制御手順を説明すると、初期状態がデフォルトで基準クロック信号ＲＥＦｎをリファレンスクロックとする場合（Ｎアクティブの場合）、同期マスタ制御部１１はＲＥＦ選択回路（ｎ）１２の選択信号ＳＥＬｎの出力制御として基準クロック信号ＲＥＦｎを選択し、ＲＥＦ選択回路（ｅ）１３の選択信号ＳＥＬｅの出力制御として同期回路（Ａ）１４の出力信号ｎ１を選択する。また、この時、出力切替制御部１６によるクロック出力は出力ｎ１を選択する（図３のａ１，ａ１１）。
【００２３】
出力切替制御部１６によって切替制御が行われると、クロック出力は出力ｎ１から出力ｅ１への選択に切替わる（図３のａ２，ａ１２）。この時、同期マスタ制御部１１はＲＥＦ選択回路（ｎ）１２の選択信号ＳＥＬｎの出力制御として基準クロック信号ＲＥＦｎの選択を保持し、ＲＥＦ選択回路（ｅ）１３の選択信号ＳＥＬｅの出力制御として同期回路（Ａ）１４の出力信号ｎ１の選択を保持する。つまり、出力ｎ１と出力ｅ１との切替えによる同期マスタの切替えは行わない。
【００２４】
次に、再度、出力切替制御部１６によってクロック出力が出力ｅ１から出力ｎ１に切替えた場合も（図３のａ３，ａ１３）、同期マスタ制御部１１は、上記と同様にして、同期マスタの切替えを行わない。以上の処理によって、初期状態がＮアクティブの場合、クロック出力の切替えによる同期マスタは、基準クロック信号ＲＥＦｎ／出力信号ｎ１の固定となる。
【００２５】
これによって、同期回路（Ａ）１４はクロック出力切替によらず、基準クロック信号ＲＥＦｎをリファレンスとしたクロック（出力ｎ１）を生成し、同期回路（Ｂ）１５は同期回路（Ａ）１４の出力信号ｎ１をリファレンスとしたクロック（出力ｅ１）を生成する動作となる［図２（ａ）参照］。
【００２６】
次に、初期状態がデフォルトで基準クロック信号ＲＥＦｅをリファレンスクロックとする場合（Ｅアクティブの場合）、同期マスタ制御部１１はＲＥＦ選択回路（ｎ）１２の選択信号ＳＥＬｎの出力制御として同期回路（Ｂ）１５の出力信号ｅ１を選択し、ＲＥＦ選択回路（ｅ）１３の選択信号ＳＥＬｅの出力制御として基準クロック信号ＲＥＦｅを選択する。また、この時、出力切替制御部１６によるクロック出力は出力ｅ１を選択する（図４のｂ１，ｂ１１）。
【００２７】
出力切替制御部１６によって切替制御が行われると、クロック出力は出力ｅ１から出力ｎ１への選択に切替わる（図４のｂ２，ｂ１２）。この時、同期マスタ制御部１１はＲＥＦ選択回路（ｎ）１２の選択信号ＳＥＬｎの出力制御として同期回路（Ｂ）１５の出力信号ｅ１の選択を保持し、ＲＥＦ選択回路（ｅ）１３の選択信号ＳＥＬｅの出力制御として基準クロック信号ＲＥＦｅの選択を保持する。つまり、出力ｅ１と出力ｎ１との切替えによる同期マスタの切替えは行わない。
【００２８】
次に、再度、出力切替制御部１６によってクロック出力が出力ｎ１から出力ｅ１に切替えた場合も（図４のｂ３，ｂ１３）、同期マスタ制御部１１は、上記と同様にして、同期マスタの切替えを行わない。以上の処理によって、初期状態がＥアクティブの場合、クロック出力の切替えによる同期マスタは、出力信号ｅ１／基準クロック信号ＲＥＦｅの固定となる。
【００２９】
これによって、同期回路（Ｂ）１５はクロック出力切替によらず、基準クロック信号ＲＥＦｅをリファレンスとしたクロック（出力ｅ１）を生成し、同期回路（Ａ）１４は同期回路（Ｂ）１５の出力信号ｅ１をリファレンスとしたクロック（出力ｎ１）を生成する動作となる［図２（ｂ）参照］。
【００３０】
上記のように、本実施例では、クロック出力の切替えを複数回実施した場合でも、初期状態で決めた同期マスタの制御が一定であることから、クロック出力回路Ｎの出力ｎ１とクロック出力回路Ｅの出力ｅ１との位相関係も一定となる。
【００３１】
このように、本実施例では、同期回路（Ａ）１４，（Ｂ）１５のリファレンスクロックとして一定のリファレンスを選択する制御を行っているため、クロック出力回路Ｎの出力ｎ１とクロック出力回路Ｅの出力ｅ１との位相関係も一定となる。また、本実施例では、クロック出力回路Ｎの出力ｎ１とクロック出力回路Ｅの出力ｅ１との位相関係が一定となることによって、出力切替制御を複数回繰り返しても、出力クロックの位相ズレの発生を防ぐことができる。
【００３２】
尚、本発明は、上記の実施例において、同期マスタ制御部１１の初期条件についてＮアクティブとＥアクティブとを固定で設定する方法をとっているが、以前のマスタ制御状態を保持しておく方法とすることも可能である。この場合、本発明は、同期マスタの初期状態（デフォルト状態）によらず、どちらかのリファレンスに同期することができるため、完全に出力切替制御部と独立した回路構成にすることができるという効果が得られる。
【図面の簡単な説明】
【００３３】
【図１】本発明の一実施例によるクロック同期装置の構成を示すブロック図である。
【図２】本発明の一実施例による同期マスタ制御部の同期マスタ選択状態表を示す図である。
【図３】本発明の一実施例によるＮアクティブの場合のＲＥＦ選択処理を示すシーケンスチャートである。
【図４】本発明の一実施例によるＥアクティブの場合のＲＥＦ選択処理を示すシーケンスチャートである。
【図５】従来例によるクロック同期装置の構成を示すブロック図である。
【図６】従来例による出力切替制御を行う際の信号の組合せを示す図である。
【符号の説明】
【００３４】
１１  同期マスタ制御部
１２  ＲＥＦ選択回路（ｎ）
１３  ＲＥＦ選択回路（ｅ）
１４  同期回路（Ａ）
１５  同期回路（Ｂ）
１６  出力切替制御部
Ｎ，Ｅ  クロック出力回路
【図１】
2007043436.tif 000003
【図２】
2007043436.tif 000004
【図３】
2007043436.tif 000005
【図４】
2007043436.tif 000006
【図５】
2007043436.tif 000007
【図６】
2007043436.tif 000008