(57)【要約】【課題】  半導体チップの実装基板への実装時の影響を精度良く検査できる半導体装置を提供することにある。【解決手段】  半導体装置は、半導体基板１と、前記半導体基板１に形成されたチップ領域１０と、前記チップ領域１０に形成された電極１２と、前記半導体基板１に形成され、前記チップ領域１０と離間して形成されたチップ検査領域２０と、前記チップ検査領域２０に形成され、前記電極１２と電気的に接続された検査用電極２２と、を有する。【選択図】      図１
2007042865.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に形成されたチップ領域と、
前記チップ領域に形成された電極と、
前記半導体基板に形成され、前記チップ領域と離間して形成されたチップ検査領域と、
前記チップ検査領域に形成され、前記電極と電気的に接続された検査用電極と、を有する、半導体装置。
【請求項２】
請求項１において、
前記電極および前記検査用電極は、パッドと該パッド上に形成されたバンプとを有する、半導体装置。
【請求項３】
請求項１および２のいずれかにおいて、
前記電極と前記検査用電極とは、前記パッドと同じ層にある導電層によって電気的に接続されている、半導体装置。
【請求項４】
チップ領域と該チップ領域と離間して形成されたチップ検査領域とを有する半導体装置の検査方法であって、
半導体基板の前記チップ領域に電極を形成する工程と、
前記半導体基板の前記チップ検査領域に、前記電極と電気的に接続された検査用電極を形成する工程と、
前記半導体装置の前記チップ領域に実装基板を実装する工程と、
前記検査用電極を用いて、前記チップ領域の検査を行う工程と、
を含む、半導体装置の検査方法。
【請求項５】
請求項４において、
前記チップ領域に実装基板を実装する工程は、ＣＯＧ実装である、半導体装置の検査方法。
【請求項６】
請求項４および５のいずれかにおいて、
前記電極を形成する工程と前記検査用電極を形成する工程とは、同一工程で行われる、半導体装置の検査方法。
【請求項７】
半導体基板と、
前記半導体基板に形成されたチップ領域及びスクライブ領域と、
前記チップ領域に形成された電極と、
前記スクライブ領域に形成されチップ検査領域と、
前記チップ検査領域に形成され、前記電極と電気的に接続された検査用電極と、を有する、半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップの検査を行うことができる半導体装置、半導体装置の検査方法および半導体ウェハに関する。
【背景技術】
【０００２】
例えば、半導体チップをＣＯＧ（Chip  On  Glass）実装した際に、ＣＯＧ実装による当該半導体チップへの影響を知るための電気的検査を必要とすることがある。このような場合、半導体チップをガラス基板上にＣＯＧ実装した後に検査を行うと、ガラス基板上に形成された配線の抵抗が大きいなどの理由によって精度の高い検査ができないことがある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、半導体チップの実装基板への実装時の影響を精度良く検査できる半導体装置を提供することにある。
【０００４】
また、本発明の目的は、上記半導体装置を用いた半導体装置の検査方法を提供することにある。
【０００５】
さらに、本発明の目的は、半導体チップの実装基板への実装時の影響を精度良く検査できる半導体ウェハを提供することにある。
【課題を解決するための手段】
【０００６】
本発明にかかる半導体装置は、
半導体基板と、
前記半導体基板に形成されたチップ領域と、
前記チップ領域に形成された電極と、
前記半導体基板に形成され、前記チップ領域と離間して形成されたチップ検査領域と、
前記チップ検査領域に形成され、前記電極と電気的に接続された検査用電極と、を有する。
【０００７】
本発明にかかる半導体装置によれば、例えば、チップ領域に実際に実装基板を実装し、チップ検査領域の検査用電極を介して所定の検査することによって、実装基板の実装時のチップ領域への影響を高い精度で検査することができる。その結果、ＩＣチップを実装基板に実装した際の当該ＩＣチップに与える特性への影響を正確に知ることができる。
【０００８】
本発明の半導体装置において、
前記電極および前記検査用電極は、パッドと該パッド上に形成されたバンプとを有することができる。
【０００９】
本発明の半導体装置において、
前記電極と前記検査用電極とは、前記パッドと同じ層にある導電層によって電気的に接続されていることができる。
【００１０】
本発明にかかる半導体装置の検査方法は、
チップ領域と該チップ領域と離間して形成されたチップ検査領域とを有する半導体装置の検査方法であって、
半導体基板の前記チップ領域に電極を形成する工程と、
前記半導体基板の前記チップ検査領域に、前記電極と電気的に接続された検査用電極を形成する工程と、
前記半導体装置の前記チップ領域に実装基板を実装する工程と、
前記検査用電極を用いて、前記チップ領域の検査を行う工程と、
を含む。
【００１１】
本発明にかかる半導体装置の検査方法によれば、チップ検査領域の検査用電極を用いて検査することによって、実装基板の実装時のストレスによるチップ領域への影響を間接的ではあるが高い精度で検査することができる。その結果、ＩＣチップを実装基板に実装した際の当該ＩＣチップに与える特性への影響を正確に知ることができる。
【００１２】
本発明にかかる半導体装置の検査方法において、
前記チップ領域に実装基板を実装する工程は、ＣＯＧ実装であることができる。
【００１３】
本発明の半導体装置の検査方法において、
前記電極を形成する工程と前記検査用電極を形成する工程とは、同一工程で行われることができる。
【００１４】
本発明にかかる半導体ウェハは、
半導体基板と、
前記半導体基板に形成されたチップ領域及びスクライブ領域と、
前記チップ領域に形成された電極と、
前記スクライブ領域に形成されチップ検査領域と、
前記チップ検査領域に形成され、前記電極と電気的に接続された検査用電極と、を有する。
【００１５】
本発明にかかる半導体ウェハによれば、チップ領域に実際に実装基板を実装し、チップ検査領域の電極を介して検査することによって、実装基板の実装時のチップ領域への影響を正確に知ることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施形態について図面を参照しながら詳細に説明する。
【００１７】
１．半導体装置
図１は、本実施形態の半導体装置１００を模式的に示す平面図であり、図２は、半導体装置１００の一部を模式的に示す平面図であり、図３は、図２のＡ−Ａ線に沿った断面図である。
【００１８】
本実施形態にかかる半導体装置１００は、図１に示すように、半導体基板１に形成された、チップ形成領域１０Ａと、検査領域１０Ｂとを含む。チップ形成領域１０Ａには、チップ領域１０が複数形成されている。検査領域１０Ｂには、各チップ領域１０を検査するためのチップ検査領域２０が複数形成されている。チップ形成領域１０Ａと、検査領域２０Ａとは、隣り合って配置されている。また、チップ領域１０と、チップ検査領域２０とは、離間して配置されている。
【００１９】
チップ領域１０は、検査の目的によって各種の構成をとることができる。例えば、チップ領域１０は、いわゆるＴＥＧ（Test  Element  Group）あるいはテスト構造（Test  Structure）といわれる、評価用単体素子群であることができる。また、チップ領域１０は、実デバイスのＩＣチップと同じ集積回路を有するものでもよい。
【００２０】
チップ領域１０は、電極１２を有する。電極１２は、図３に示すように、バッド１４と、該パッド１４上に形成されたバンプ１６とを有する。パッド１４は、チップ形成領域１０Ａの最上層の配線層によって形成されることができる。バッド１４およびバンプ１６の構成は特に限定されず、公知の態様をとることができる。また、電極１２は、バンプ１６を有さないこともできる。さらに、チップ領域１０は、検査に必要でない電極（図示せず）を有することもできる。バンプとしては、例えば、金バンプ、ニッケルバンプに金メッキがなされたもの、樹脂製の突起表面に導電層が形成されたいわゆる樹脂コアバンプなどを用いることができる。なお、図３においては、最上層の配線層の一部のみを示し、それ以外の配線層や素子は図示していない。
【００２１】
チップ検査領域２０は、検査用電極２２を有する。検査用電極２２は、図３に示すように、電極１２と同様に、バッド１４と、該パッド１４上に形成されたバンプ１６とを有する。パッド１４は、チップ形成領域１０Ａの最上層と同じ層にある配線層によって形成されることができる。バッド１４およびバンプ１６の構成は特に限定されず、公知の態様をとることができる。また、検査用電極２２は、バンプ１６を有さないこともできる。なお、電極１２と検査用電極２２とは、同一工程で形成することもできる。
【００２２】
検査用電極２２は、図２に示すように、少なくともチップ領域１０の検査に必要な電極１２と検査配線部２４によって電気的に接続されている。検査配線部２４は、図示の例では、バッド１４と同じ層にある配線層（導電層）を用いて形成されることができる。
【００２３】
図示の例では、チップ形成領域１０Ａに複数のチップ領域１０を形成した例を示したが、その個数や配置は検査の目的に応じて適宜設定される。それに応じて、検査領域２０Ａのチップ検査領域２０も同様に、その個数や配置が設定される。
【００２４】
本実施形態の半導体装置１００によれば、チップ形成領域１０Ａと検査領域２０Ａとを別々に設けることにより、チップ領域１０の検査を実質的にチップ検査領域２０にて行うことができる。そして、チップ形成領域１０Ａに実際に実装基板２００を実装した状態で検査をすることによって、実際にＩＣチップを実装基板に実装したときと同様の条件で、チップ領域１０での特性への影響を正確に検査することができる。
【００２５】
２．半導体装置の検査方法
次に、図１ないし図３を参照して、本実施形態の半導体装置の検査方法について述べる。本実施形態では、半導体装置をＣＯＧ実装した際の影響を検査する例について述べる。
【００２６】
まず、半導体装置１００のチップ形成領域１０Ａに、例えばガラス基板からなる実装基板２００を実装する。このとき、実装基板２００は、検査領域２０Ａのチップ検査領域２０に影響を与えないように、少なくともチップ検査領域２０を露出した状態で実装される。図示の例では、図３に示すように、実装基板２００に形成された配線部３０とチップ領域１０のバンプ１６とを異方性導電層４０によって電気的に接続する。異方性導電層４０は、例えば異方性導電フィルムを半導体装置１００と実装基板２００との間の所定箇所に介在させ、加熱させながら実装基板２００を半導体装置１００に押圧することによって形成される。
【００２７】
ついで、検査領域２０Ａのチップ検査領域２０を所定の検査手段を用いて検査する。かかる検査としては、例えばプローブ検査を用いることができる。このように検査領域２０Ａの各チップ検査領域２０を検査することにより、該チップ検査領域２０と接続されたチップ領域１０を検査することができる。
【００２８】
実装基板２００としては、ＣＯＧ実装で用いられるガラス基板に限定されず、各種の実装基板を用いることができる。実装基板としては、ガラス基板、半導体基板などの柔軟性のない基板のみならず、プラスチック基板などの柔軟性を有する基板でもよい。
【００２９】
本実施形態では、ＣＯＧ実装などの実装によるチップ領域１０への影響を精度良く測定できる。すなわち、実際に実装基板２００への実装が行われるチップ形成領域１０Ａと検査領域２０Ａとは同じ半導体基板に形成され、また、両者は隣接しているため、検査領域２０Ａのチップ検査領域２０を検査することによって、実装のストレスなどによるチップ領域１０への影響を間接的ではあるが高い精度で検査できる。そして、チップ形成領域１０Ａへの実装基板２００の実装は、実際のＩＣチップの実装をほぼ忠実に再現できるので、ＩＣチップの実装を検査すると同等の結果が期待できる。
【００３０】
３．半導体ウェハ
本実施形態にかかる半導体ウェハを図４および図５を参照して説明する。本実施形態の半導体ウェハにおいて、前述した半導体装置と実質的に同じ部材には同一符合を付して、その詳細な説明を省略する。図４は、本実施形態の半導体ウェハ３００の一部を模式的に示す平面図であり、図５は、図４におけるＡ−Ａ線に沿った断面図である。
【００３１】
本実施形態にかかる半導体ウェハ３００は、図４に示すように、半導体基板１に形成された、チップ領域１０と、チップ検査領域１０とを含む。チップ領域１０は、後にスクライブ領域で分離されてＩＣチップとなる。また、チップ領域１０と、チップ検査領域２０とは、離間して配置されている。
【００３２】
本実施形態では、チップ検査領域２０は、チップ領域１０の相互間に設けられるスクライブ領域に形成されている。このように、チップ検査領域２０をスクライブ領域に形成することにより、チップ形成領域をより大きい面積とすることができ、半導体ウェハ３００を有効に利用することができる。
【００３３】
チップ領域１０には、ＩＣチップの集積回路が形成されている。また、チップ領域１０は、半導体装置１００で述べたと同様に、電極１２を有する。図４では、チップ領域１０の一部の電極１２が模式的に図示されている。電極１２は、図５に示すように、バッド１４と、該パッド１４上に形成されたバンプ１６とを有する。パッド１４は、ウェハ３００の最上層の配線層によって形成されることができる。バッド１４およびバンプ１６の構成は特に限定されず、公知の態様をとることができる。また、電極１２は、バンプ１６を有さないこともできる。
【００３４】
チップ検査領域２０は、検査用電極２２を有する。検査用電極２２は、図５に示すように、バッド１４と、該パッド１４上に形成されたバンプ１６とを有する。パッド１４は、ウェハ３００の最上層の配線層によって形成されることができる。バッド１４およびバンプ１６の構成は特に限定されず、公知の態様をとることができる。また、電極１２は、バンプ１６を有さないこともできる。
【００３５】
検査用電極２２は、少なくともチップ領域１０の検査に必要な電極１２と検査配線部２４によって電気的に接続されている。検査配線部２４は、図示の例では、バッド１４と同じ層の配線層を用いて形成されている。
【００３６】
半導体ウェハ３００は、最上層に図示しないパッシベーション層を有することができる。バンプ１６は、パッシベーション層の開口部に形成されている。
【００３７】
本実施形態の半導体ウェハ３００によれば、チップ領域１０とチップ検査領域２０とを別々に設けることにより、チップ領域１０の検査を実質的にチップ検査領域２０にて行うことができる。そして、図５に示すように、チップ領域１０に実装基板２００を実装した状態で検査をすることによって、実際にＩＣチップを実装基板に実装したときと同様の条件で、チップ領域１０での特性への影響を正確に検査することができる。
【００３８】
本実施形態の半導体ウェハ３００を検査する場合には、上述した項目２．の検査方法と同様に行うことができる。例えば、本実施形態の半導体ウェハ３００においてＣＯＧ実装した際の影響を検査する例について述べる。
【００３９】
まず、半導体ウェハ３００のチップ領域１０に、例えばガラス基板からなる実装基板２００を実装する。このとき、実装基板２００は、チップ検査領域２０に影響を与えないように、チップ検査領域２０を露出した状態で実装される。図示の例では、図５に示すように、実装基板２００に形成された配線部３０とチップ領域１０のバンプ１６とを異方性導電層４０によって電気的に接続する。
【００４０】
ついで、チップ検査領域２０を所定の検査手段を用いて検査する。かかる検査としては、例えばプローブ検査を用いることができる。このようにチップ検査領域２０を検査することにより、該チップ検査領域２０に接続されたチップ領域１０について所望の検査することができる。
【００４１】
実装基板２００としては、ＣＯＧ実装で用いられるガラス基板に限定されず、各種の実装基板を用いることができる。実装基板としては、ガラス基板、半導体基板などの柔軟性のない基板のみならず、プラスチック基板などの柔軟性を有する基板でもよい。
【００４２】
本実施形態では、ＣＯＧ実装などの実装によるチップ領域１０への影響を精度良く測定できる。すなわち、実際に実装基板２００への実装が行われるチップ領域１０とチップ検査領域２０とは同じ半導体基板に形成され、また、両者は隣接しているため、チップ検査領域２０を検査することによって、実装のストレスなどによるチップ領域１０への影響を間接的ではあるが高い精度で検査できる。そして、チップ領域１０への実装基板２００の実装は、実際のＩＣチップの実装をほぼ忠実に再現できるので、ＩＣチップの実装を検査すると同等の結果が期待できる。
【００４３】
なお、本発明は、上述した実施形態に限定されるものではなく、種々の変形が可能である。たとえば、本発明は、実施形態で説明した構成と実質的に同一の構成（たとえば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態にかかる半導体装置および半導体装置の検査方法を示す平面図。
【図２】本発明の実施形態にかかる半導体装置の一部および半導体装置の検査方法を示す平面図。
【図３】本発明の実施形態にかかる半導体装置の一部および半導体装置の検査方法を示す断面図。
【図４】本発明の実施形態にかかる半導体ウェハの一部および半導体装置の検査方法を示す平面図。
【図５】本発明の実施形態にかかる半導体ウェハの一部および半導体装置の検査方法を示す断面図。
【符号の説明】
【００４５】
１０  チップ領域、１０Ａ  チップ形成領域、１２  電極、１４  パッド、１６  バンプ、２０  チップ検査領域、２０Ａ  検査領域、２２  検査用電極、２４  検査配線部、４０  異方性導電層、１００  半導体装置、２００  実装基板、３００  半導体ウェハ
【図１】
2007042865.tif 000003
【図２】
2007042865.tif 000004
【図３】
2007042865.tif 000005
【図４】
2007042865.tif 000006
【図５】
2007042865.tif 000007