(57)【要約】【課題】  広範囲の測定レンジと容易な測定操作を実現した高精度の電流計測回路を提供する。【解決手段】  負荷電流が流れる第１ＦＥＴと、そのソース電位を印加され、そのゲート電位を制御するための第１制御電位を出力する第１フィードバック手段と、計測用電流が流れる第２ＦＥＴと、そのソース電位を印加され、そのゲート電位を制御するための第２制御電位を出力する第２フィードバック手段と、第１制御電位及び第２制御電位を、互いに逆相の２つの入力に印加され、第１制御電位を基準として第２制御電位を同電位とするように第２フィードバック手段の入力電位を制御する第３制御電位を出力する第３フィードバック手段とを有する。【選択図】  図１
2007071750.tif 000002
【特許請求の範囲】
【請求項１】
負荷電流を計測する電流計測回路において、
ソースからドレインへまたはドレインからソースへ負荷電流が流れる第１ＦＥＴと、
前記負荷電流により前記第１ＦＥＴのソースまたはドレインに生じる電位を第１入力として印加され、該第１ＦＥＴのゲート電位を制御するための第１制御電位を出力する第１フィードバック手段と、
ソースからドレインへまたはドレインからソースへ前記負荷電流に対応して計測用電流が流れる第２ＦＥＴと、
前記計測用電流により前記第２ＦＥＴのソースまたはドレインに生じる電位を第２入力として印加され、該第２ＦＥＴのゲート電位を制御するための第２制御電位を出力する第２フィードバック手段と、
互いに逆相の第３入力と第４入力とを具備し前記第１制御電位を該第３入力として印加されると共に前記第２制御電位を該第４入力として印加され、かつ該第３入力の電位を基準として該第４入力の電位を該第３入力の電位と同電位とするように、前記第２フィードバック手段の前記第２入力の電位を制御するための第３制御電位を出力する第３フィードバック手段とを有し、
前記第３制御電位を用いて計測を行うことを特徴とする電流計測回路。
【請求項２】
前記第１ＦＥＴと前記第２ＦＥＴとは、ソース電流またはドレイン電流の変化及びゲート電位の変化に対するソース・ドレイン間またはドレイン・ソース間のオン抵抗の変化特性が同一であることを特徴とする請求項１に記載の電流計測回路。
【請求項３】
前記第１ＦＥＴと前記第２ＦＥＴとは、温度変化に対するソース・ドレイン間またはドレイン・ソース間のオン抵抗の変化特性が同一であることを特徴とする請求項１または２に記載の電流計測回路。
【請求項４】
前記第３制御電位が印加されて前記計測用電流が流れ、該計測用電流による計測用抵抗の両端電圧降下により計測を行うことを特徴とする請求項１〜３のいずれかに記載の電流計測回路。
【請求項５】
前記計測用抵抗の値を変化させることにより、前記負荷電流の計測レンジを変化させることを特徴とする請求項４に記載の電流計測回路。
【請求項６】
前記第１ＦＥＴ及び前記第２ＦＥＴのドレインを接地することを特徴とする請求項１〜５のいずれかに記載の電流計測回路。
【請求項７】
請求項１〜６のいずれかの電流計測回路を内蔵したことを特徴とする集積回路素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力回路や電子機器等の電気回路に流れる電流を計測する電流計測回路に関し、高精度かつ広い測定レンジでの電流計測を実現する電流計測回路に関する。
【背景技術】
【０００２】
電気回路に流れる電流の計測方法として、シャント抵抗器の両端の電圧降下を測定する方法が知られている。シャント抵抗器を用いる場合は、負荷電流Ｉと抵抗Ｒの積である電圧Ｖを検出することで負荷電流Ｉを測定する。この方式によるマルチテスタ等では、例えば、異なる値の抵抗Ｒをスイッチで切り替えることにより負荷電流の大小に対応する。
【０００３】
また、カレントトランスを利用する方法、ホール素子を利用する方法等もある。
【０００４】
さらに、特許文献１及び２では、負荷電流をＦＥＴ(Field Effect Transisor)のドレイン・ソース間に流し、ＦＥＴのドレイン・ソース間電圧Ｖdsを測定することにより負荷電流を測定する方法を開示している。これは、ＦＥＴのドレイン・ソース間のオン抵抗Ｒdsがドレイン電流Ｉdsに対してほぼ一定であるという特性を利用したものである。この原理は、次式(1)の通りである。
Ｉd＝Ｖds／Ｒds       ・・・(1)
Ｉd：ドレイン・ソース間電流（負荷電流）
Ｖds：ドレイン・ソース間電圧
Ｒds：ドレイン・ソース間オン抵抗
【０００５】
上記のＦＥＴ方式では、ゲート電圧によりオン抵抗Ｒdを所定値に設定する。従って、負荷電流の大きさに応じて測定に適した出力電圧が得られるオン抵抗Ｒdsとするためにゲート電圧を設定する。よって、ゲート電圧により負荷電流の大小に対応できる。
【特許文献１】特開平６−２０１７３８号公報
【特許文献２】特開平７−１９８７５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来の電流計測方法はいずれも測定レンジに制限があり、例えば１μＡ〜１００Ａといった広範囲の電流を１つの回路で測定可能なものは実現されていない。
【０００７】
シャント抵抗器において一定の抵抗値を用いる場合は、その抵抗値に対して十分大きな電流であれば高い精度で電流Ｉを測定することができるが、微小電流の測定時には電圧Ｖが小さくなり、高精度の電流測定は困難となる。また、一定の抵抗値(例えば１Ω)の測定レンジ(例えば１〜１０Ａ)において、シャント抵抗器で発生する電力損失Ｉ２Ｒの変化(例えば１〜１００Ｗ)は非常に大きく、特に大電流では大きな電力損失となる。さらに、測定レンジ切り替えのために複数の抵抗値を切り替えるとき、電流路が遮断される。またさらに、マルチテスタ等では、大電流を測定する場合はスイッチ接点の電流容量の制限や接触抵抗の影響があるため、大電流測定用にスイッチ接点のない専用の端子を備えている。従って、大電流測定の場合には専用の端子に接続し替える操作が必要となり煩雑である。
【０００８】
カレントトランスやホール素子を利用する方法は、電流が発生する磁界の強さに基づいて電流計測するため、大きな電流領域では出力電圧の飽和により、また小さな電流領域では測定精度によって測定レンジが制限されることとなる。
【０００９】
ＦＥＴのドレイン・ソース間電圧Ｖdsによって電流を測定する方法では、ＦＥＴの特性により大電流領域でオン抵抗Ｒdsが一定領域ではなくなることにより測定レンジが制限され、小さな電流領域では測定精度によって測定レンジが制限されることとなる。
【００１０】
また、ＦＥＴ方式では、測定精度を高めるためには、ドレイン・ソース間のオン抵抗Ｒdsを高精度に設定しなければならないが、オン抵抗Ｒdsを決定するゲート電圧をどのように高精度に設定しても、オン抵抗Ｒdsは一意に決定されない。これは、個々のＦＥＴの特性にばらつきがあることに起因しており、ゲート電圧の精度を高めることによってはオン抵抗Ｒdsの高精度化は達成できない。
【００１１】
さらに、ＦＥＴ個体の特性上、ゲート電圧をパラメータとしたドレイン・ソース間電圧Ｖdsとドレイン電流Ｉdとの関係は非線形である。これは、ゲート電圧及びドレイン電流Ｉdのいずれの変動に対しても、オン抵抗Ｒdsが非線形に変動することを意味する。従って、一個体のみでこの本質的な非線形性を解消することは不可能である。
【００１２】
またさらに、ドレイン・ソース間のオン抵抗Ｒdsの温度特性は正特性を有するため、同一ゲート電圧であっても温度によりオン抵抗Ｒdsは変化する。これらの要因から、ＦＥＴのドレイン・ソース間電圧Ｖdsによる電流計測方法の高精度化は困難であった。
【００１３】
斯かる現状に鑑み本発明は、簡易な構成によって広範囲の測定レンジと容易な測定操作を実現した高精度の電流計測回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の目的を達成するべく本発明は以下の構成を提供する。
（１）請求項１に係る発明は、負荷電流を計測する電流計測回路において、
ソースからドレインへまたはドレインからソースへ負荷電流が流れる第１ＦＥＴと、
前記負荷電流により前記第１ＦＥＴのソースまたはドレインに生じる電位を第１入力として印加され、該第１ＦＥＴのゲート電位を制御するための第１制御電位を出力する第１フィードバック手段と、
ソースからドレインへまたはドレインからソースへ前記負荷電流に対応して計測用電流が流れる第２ＦＥＴと、
前記計測用電流により前記第２ＦＥＴのソースまたはドレインに生じる電位を第２入力として印加され、該第２ＦＥＴのゲート電位を制御するための第２制御電位を出力する第２フィードバック手段と、
互いに逆相の第３入力と第４入力とを具備し前記第１制御電位を該第３入力として印加されると共に前記第２制御電位を該第４入力として印加され、かつ該第３入力の電位を基準として該第４入力の電位を該第３入力の電位と同電位とするように、前記第２フィードバック手段の前記第２入力の電位を制御するための第３制御電位を出力する第３フィードバック手段とを有し、
前記第３制御電位を用いて計測を行うことを特徴とする。
【００１５】
（２）請求項２に係る発明は、請求項１の電流計測回路において、前記第１ＦＥＴと前記第２ＦＥＴとは、ソース電流またはドレイン電流の変化及びゲート電位の変化に対するソース・ドレイン間またはドレイン・ソース間のオン抵抗の変化特性が同一であることを特徴とする。
【００１６】
（３）請求項３に係る発明は、請求項１または２の電流計測回路において、前記第１ＦＥＴと前記第２ＦＥＴとは、温度変化に対するソース・ドレイン間またはドレイン・ソース間のオン抵抗の変化特性が同一であることを特徴とする。
【００１７】
（４）請求項４に係る発明は、請求項１〜３のいずれかの電流計測回路において、前記第３制御電位が印加されて前記計測用電流が流れ、該計測用電流による計測用抵抗の両端電圧降下により計測を行うことを特徴とする。
【００１８】
（５）請求項５に係る発明は、請求項４の電流計測回路において、前記計測用抵抗の値を変化させることにより、前記負荷電流の計測レンジを変化させることを特徴とする。
【００１９】
（６）請求項６に係る発明は、請求項１〜５のいずれかの電流計測回路において、前記第１ＦＥＴ及び前記第２ＦＥＴのドレインを接地することを特徴とする。
【００２０】
（７）請求項７に係る発明は、請求項１〜６のいずれかの電流計測回路を内蔵したことを特徴とする集積回路素子である。
【発明の効果】
【００２１】
・請求項１に係る電流計測回路では、第１及び第２の２つのＦＥＴを用い、第１ＦＥＴのソースとドレインの間に負荷電流が流れる一方、第２ＦＥＴのソースとドレインの間に負荷電流に対応して計測用電流が流れる。この負荷電流と計測用電流との比例関係を実現し、かつ第１ＦＥＴの非線形特性による測定精度への影響を解消するように第１〜第３の３つのフィードバック手段が組み合わされている。この結果、第３フィードバック手段の出力電位である第３制御電位を用いて負荷電流の値を計測することができる。
【００２２】
本発明の原理は、負荷電流が第１ＦＥＴのソースからドレインへ流れるように接続した場合も、その逆に流れるように接続した場合も同様である。従って、ソースからドレインへ負荷電流が流れる場合を例として説明する。先ず、第１のフィードバック手段は、負荷電流が流れる第１ＦＥＴのソース・ドレイン間のオン抵抗による電圧降下に相当する第１ＦＥＴのソース電位を第１入力として入力される。そして第１ＦＥＴのソース電位を均衡状態とするように、第１ＦＥＴのゲート電位を制御するための第１制御電位を出力する。この第１制御電位によりゲート電位が変化したときの第１ＦＥＴのソース・ドレイン間抵抗によりソース電位が変化し、再び第１フィードバック手段に入力され、第１制御電位が再び出力され、第１ＦＥＴのゲート電位を制御するために印加される。このフィードバックが一連の動作として実行されることにより、一定の負荷電流において第１ＦＥＴのソース電位、ゲート電位及びソース・ドレイン間抵抗がある一定の値をとり均衡状態となる。
【００２３】
第２フィードバック手段は、第１フィードバック手段と同様のフィードバック動作を行うと同時に第３フィードバック手段によっても制御されるように構成されている。第１フィードバック手段と同様のフィードバック手段については、次の通りである。第２ＦＥＴのソースからドレインへ流れる電流（これを「計測用電流」と称する）により第２ＦＥＴのソース電位が生じ、第２フィードバック手段は、第２ＦＥＴのソース電位を第２入力として入力され、第２ＦＥＴのゲート電位を制御するための第２制御電位を出力する。第１フィードバック手段と同様に、一定の計測用電流において第２ＦＥＴのソース電位、ゲート電位及びソース・ドレイン間抵抗がある一定の値をとり均衡状態となる。
第１ＦＥＴと第２ＦＥＴは、計測用電流が負荷電流に対応して流れるように選択されている。「対応して」とは、計測用電流が負荷電流の変動に追随して変動し、かつ本発明の各フィードバック手段が働いて均衡状態となったときの計測用電流が負荷電流に比例するという意味である。
【００２４】
第３フィードバック手段は、第１フィードバック手段及び第２フィードバック手段と連係しており、かつ第２フィードバック手段の出力である上記の第２制御電位を制御するフィードバック動作を行う。上記の第１フィードバック手段の出力である第１制御電位、及び第２フィードバック手段の出力である第２制御電位が、第３フィードバック手段の互いに逆相である第３入力及び第４入力としてそれぞれ印加される。つまり、第３入力及び第４入力のうち、一方に印加される入力電位は同極性の出力電位として反映され、他方に印加される入力電位は逆極性の出力電位として反映される。すなわち、これら第３入力と第４入力にそれぞれ印加される２つの入力電位は、第３フィードバック手段の出力電位において互いに逆極性で重ね合わされることとなる。
【００２５】
そして、第３フィードバック手段は、第３入力（第１制御電位）を基準として第４入力（第２制御電位）の電位をこれと同電位とするように、第２フィードバック手段の第２入力の電位を制御するための第３制御電位を出力する。第３フィードバック手段のフィードバック動作により均衡状態となったとき、第１ＦＥＴと第２ＦＥＴのゲート電位は同電位となり、第１ＦＥＴと第２ＦＥＴのソース電位も同電位で一定に定まる。このときの第３制御電位を用いて計測を行うことができる。
【００２６】
上記第１〜第３のフィードバック手段のフィードバック動作により均衡状態が達成されたときの負荷電流と計測用電流の比は、負荷電流が変化しても一定に保持される。第１ＦＥＴと第２ＦＥＴは、この関係を保持する特性をもつように選択されている。一対の第１ＦＥＴと第２ＦＥＴの組合せがこの関係を保持する限りにおいて、第１ＦＥＴ（または第２ＦＥＴ）自体の個体特性のばらつきを考慮する必要はなくなる。
【００２７】
また、負荷電流が変化すると、第１ＦＥＴのゲート電位が大きく変化し、ソース・ドレイン間抵抗も大きく変化するが、例えば、負荷電流が大きくなればゲート電位が上がりソース・ドレイン間抵抗が小さくなる傾向で変化する。このことは、負荷電流が大きくなってもソース・ドレイン間抵抗が小さくなることで第１ＦＥＴにおける電力消費が大きく増大しない、つまり電力消費の自己制御機構を有することを意味する（第２ＦＥＴについても同様）。この点で、一定の抵抗値の両端電圧降下を測定する従来方式に対して大きな利点がある。
【００２８】
・請求項２に係る電流計測回路では、第１ＦＥＴと第２ＦＥＴとが、ソース電流（またはドレイン電流）の変化及びゲート電位の変化に対するソース・ドレイン間（またはドレイン・ソース間）のオン抵抗の変化特性すなわち非線形性が同一である。
均衡状態にある負荷電流の値が変化したとき、上記フィードバック手段が働いて、第１ＦＥＴと第２ＦＥＴのそれぞれのソース電位及びゲート電位は、再び均衡状態となる（両ＦＥＴのソース電位同士、ゲート電位同士はやはり同電位である）。このときの両ＦＥＴのソース・ドレイン間抵抗は別の値に変化している。ここで、第１ＦＥＴのソース電位は負荷電流とそのソース・ドレイン間抵抗の積であり、一方、第２ＦＥＴのソース電位は計測用電流とそのソース・ドレイン間抵抗の積である。従って、負荷電流が変化したときの両ＦＥＴのソース・ドレイン間抵抗の変化特性が同一であれば、負荷電流と計測用電流の比は不変に保持される。
【００２９】
つまり、本回路では、第３フィードバック手段により、第１ＦＥＴのもつ個体特性の非線形性と、第２ＦＥＴのもつそれとが完全に相殺されるため、負荷電流と計測用電流の比には影響を及ぼさない。これにより、ＦＥＴの個体特性の非線形性、特にソース電流及びゲート電位に対するソース・ドレイン間抵抗の非線形性による誤差を全く含まない、高精度の電流計測回路が実現される。
【００３０】
・請求項３に係る電流計測回路では、第１ＦＥＴと第２ＦＥＴとは、温度変化に対するソース・ドレイン間（またはドレイン・ソース間）のオン抵抗の変化特性が同一である。これにより、両ＦＥＴの温度環境を共通とすれば、各ＦＥＴの温度変化に対するソース・ドレイン間抵抗の変化を完全に相殺することができ、高精度の電流計測回路が実現される。
【００３１】
・請求項４に係る電流計測回路では、計測用電流を所定の計測用抵抗に流せば、均衡状態におけるその両端電圧降下を計測することにより負荷電流を計測することができる。
【００３２】
・請求項５に係る電流計測回路では、請求項４における計測用抵抗の値を変化させることにより、負荷電流の計測レンジを変化させる。これにより広範囲の電流計測が可能となる。従来のシャント抵抗方式では、負荷電流の電流路であるシャント抵抗を変更して計測レンジの切り替えを行うため、切り替え時に負荷電流の遮断が生じるが、本回路では、負荷電流の電流路（第１ＦＥＴのソース・ドレイン間またはドレイン・ソース間）を遮断することなく計測レンジの切り替えができる。
【００３３】
・請求項６に係る電流計測回路では、第１ＦＥＴ及び第２ＦＥＴのドレインを接地する。両ＦＥＴのドレイン同士を強固に温度結合させることができ、両ＦＥＴのソース・ドレイン間抵抗をよりいっそう安定化させることができ、より高精度の電流測定を実現できる。
【００３４】
・請求項７に係る集積回路素子は、請求項１〜６のいずれかの電流計測回路を内蔵したものである。これにより、コンパクト化、製造コストの低減、省電力消費等を図ることができる。
【発明を実施するための最良の形態】
【００３５】
（１）回路構成
図１は、本発明による電流計測回路の基本構成回路図である。本回路は、Ｑ１及びＱ２で示す２つのＮチャネル型ＦＥＴ並びにＯＰ１〜ＯＰ３で示す３つの演算増幅器を主たる構成要素とする。本回路は、被測定電流路から流れ込む（矢印の方向）負荷電流ｉd1を計測するためのものであり、負荷電流ｉd1の大きさに対応する計測出力電圧は、計測用電流ｉd2が流れる計測用抵抗Ｒxの両端間電圧Ｖoutとして得られる。
【００３６】
第１のＦＥＴＱ１のソースは負荷電流ｉd1の入力端子へ接続され、ドレインは接地される。よって負荷電流ｉd1は、ＦＥＴＱ１のソースからドレインへと流れる(ＦＥＴＱ１のソース電流)。図示の回路では、この方向へ流れる電流のみ（すなわち直流のみ）を計測できる。さらに、ＦＥＴＱ１のソースは、適宜の入力抵抗を介して演算増幅器ＯＰ１の非反転入力ＩＮ１に接続されている。すなわち、ＦＥＴＱ１のソース電位Ｖs1が演算増幅器ＯＰ１の非反転入力ＩＮ１（第１入力）に入力される。ＦＥＴＱ１のゲートは、演算増幅器ＯＰ１の出力に接続されている。
【００３７】
尚、図１の回路において、ＦＥＴＱ１のソースとドレインを入れ替えて接続してもよい。その場合、ドレインからソースへ負荷電流ｉd1が流れ（ＦＥＴＱ１のドレイン電流）、ドレイン電位が演算増幅器ＯＰ１の非反転入力ＩＮ１に入力される。
【００３８】
演算増幅器ＯＰ１は、反転入力と出力との間にフィードバック抵抗Ｒ２が接続されかつ反転入力と接地点との間に抵抗Ｒ１が接続されている。これにより、演算増幅器ＯＰ１は、増幅率１＋Ｒ２／Ｒ１の非反転増幅器を構成する。そして演算増幅器ＯＰ１の出力は、ＦＥＴＱ１のゲートへ接続されると同時に、適宜の入力抵抗を介して演算増幅器ＯＰ３の非反転入力ＩＮ３（第３入力）に接続される。
【００３９】
第２のＦＥＴＱ２のソースは、適宜の入力抵抗を介して演算増幅器ＯＰ２の非反転入力ＩＮ２（第２入力）に接続されている。すなわち、ＦＥＴＱ２のソース電位Ｖs2が演算増幅器ＯＰ２の非反転入力ＩＮ２に入力される。ＦＥＴＱ２のドレインは接地される。ＦＥＴＱ２のゲートは演算増幅器ＯＰ２の出力に接続されている。
【００４０】
演算増幅器ＯＰ２は、反転入力と出力との間にフィードバック抵抗Ｒ２が接続されかつ反転入力と接地点との間に抵抗Ｒ１が接続されている。これにより、演算増幅器ＯＰ２は、演算増幅器ＯＰ１と同じく増幅率１＋Ｒ２／Ｒ１の非反転増幅器を構成する。そして演算増幅器ＯＰ２の出力は、ＦＥＴＱ２のゲートへ接続されると同時に、適宜の入力抵抗を介して演算増幅器ＯＰ３の反転入力ＩＮ４（第４入力）に接続される。
【００４１】
上記の通り、演算増幅器ＯＰ３の非反転入力ＩＮ３へは演算増幅器ＯＰ１の出力電位Ｖop1が印加され、反転入力ＩＮ４へは演算増幅器ＯＰ２の出力電位Ｖop2が印加される。演算増幅器ＯＰ３の出力は、計測用抵抗Ｒx及び適宜の入力抵抗を介して演算増幅器ＯＰ２の非反転入力ＩＮ２に接続される。さらに計測用抵抗Ｒxの一端は、ＦＥＴＱ２のソースと接続される。すなわち、計測用抵抗Ｒxと、ＦＥＴＱ２のソース・ドレイン間抵抗とは直列となり、演算増幅器ＯＰ３の出力電位Ｖop3がこの直列接続要素に印加されることにより計測用電流ｉd2が流れることとなる（ＦＥＴＱ２のソース電流）。
【００４２】
また、ＦＥＴＱ１のソースとドレインを入れ替えて接続する場合は、ＦＥＴＱ２についてもソースとドレインを入れ替えて接続する。その場合、ドレインからソースへ計測用電流ｉd2が流れ（ＦＥＴＱ２のドレイン電流）、ドレイン電位が演算増幅器ＯＰ２の非反転入力ＩＮ２に入力される。
【００４３】
尚、ＦＥＴＱ１は、負荷電流ｉd1が流れる測定用電流路であるから、大電流計測を行う場合は大電流容量のものが必要であるのに対し、ＦＥＴＱ２はＦＥＴＱ１の非線形特性相殺用、かつ電流計測用であるから大電流用である必要はなく、また、測定電力損を回避すべく小電流用とする。
【００４４】
さらに、ＦＥＴＱ１とＦＥＴＱ２とは、ソース電流（またはドレイン電流）及びゲート電位の変化に対するソース・ドレイン間（またはドレイン・ソース間）のオン抵抗の変化特性が同一であるように選択される。これは、後述する本回路の動作により高精度の電流計測を実現するための要件である。同様の理由から、ＦＥＴＱ１とＦＥＴＱ２とは、温度変化に対するソース・ドレイン間（またはドレイン・ソース間）のオン抵抗の変化特性が同一であることが好適である。
【００４５】
（２）回路動作
本回路は、負荷電流ｉd1に対して常に同じ比率で計測用電流ｉd2が流れるように動作する３つの演算増幅器によるフィードバック手段を有している。よって、初期状態から負荷電流ｉd1が流れ始めたとき、あるいは、負荷電流ｉd1が一定の値から別の値に変化したときは、これらのフィードバック手段が動作し、過渡状態を経て均衡状態へと移行する。実際には、均衡状態への移行に要する時間は、実時間電流計測に支障がない程度に短時間である。この均衡状態において電流計測が行われる。
【００４６】
（２−１）初期状態から均衡状態へのＦＥＴＱ１、演算増幅器ＯＰ１の過渡動作
初期状態では、ＦＥＴＱ１はオフ状態である。すなわち、ＦＥＴＱ１のソース・ドレイン間の電流路は遮断されている（ソース・ドレイン間抵抗Ｒds1は無限大）。被測定電流路がＦＥＴＱ１のソースに接続された瞬間は、ＦＥＴＱ１のソース電位Ｖs1は、負荷の電位と同電位である。このソース電位Ｖs1は、演算増幅器ＯＰ１の非反転入力ＩＮ１に入力され、演算増幅器ＯＰ１の所定の増幅率１＋Ｒ２／Ｒ１で増幅される。この増幅された出力電位Ｖop1が、ＦＥＴＱ１のゲート電位Ｖg1を制御するために印加される。増幅率１＋Ｒ２／Ｒ１を十分大きく設定すれば、演算増幅器ＯＰ１の当初の出力電位Ｖop1は自己に供給される電源電圧の最大電位付近まで上昇しようとし、この電位がゲートに供給されるＦＥＴＱ１は直ちに、あるソース・ドレイン間抵抗Ｒds1をもって導通する。尚、後述するフィードバック動作により、演算増幅器ＯＰ１の出力電位Ｖop1は瞬時に均衡状態の電位となるため、実際に必ず最大電位まで上昇するわけではない。
【００４７】
ＦＥＴＱ１のソース電位Ｖs1は、負荷電流ｉd1とソース・ドレイン間抵抗Ｒds1の積であるから、ソース・ドレイン間抵抗Ｒds1が無限大からオン抵抗の値となると、ＦＥＴＱ１のソース電位Ｖs1は下がり、演算増幅器ＯＰ１の非反転入力ＩＮ１の入力が下がり、出力電位Ｖop1が下がりゲート電位Ｖg1も下がる。これにより、ソース・ドレイン間抵抗Ｒds1は大きくなる。ソース・ドレイン間抵抗Ｒds1が大きくなるとＦＥＴＱ１のソース電位Ｖs1は上がり、演算増幅器ＯＰ１の非反転入力ＩＮ１の入力が上がり、出力電位Ｖop1が上がりゲート電位Ｖg1も上がる。尚、このフィードバックの過渡動作の説明におけるソース電位Ｖs1の変動の様子は、説明の便宜上のものであり、実際にはフィードバックの働きによりソース電位は瞬時に所定の値に定まる。
【００４８】
このように本回路では、ゲート電位Ｖg1が印加されることによりＦＥＴＱ１のソース・ドレイン間抵抗Ｒds1が決定し、負荷電流ｉd1によりソース・ドレイン間抵抗Ｒds1に応じたソース電位Ｖs1が現れ、このソース電位Ｖs1が演算増幅器ＯＰ１により再びゲート電位Ｖg1を制御するためにフィードバックされ、瞬時に均衡状態に達する。均衡状態となったとき、ＦＥＴＱ１のソース電位Ｖs1、ゲート電位Ｖg1及びソース・ドレイン間抵抗Ｒds1はそれぞれ一定値に定まる。
【００４９】
このフィードバック動作は、均衡状態において負荷電流ｉd1の値が変化し、均衡が破れたときも同様に実行され、再び均衡状態が実現される。その際は、ＦＥＴＱ１のソース電位Ｖs1、ゲート電位Ｖg1及びソース・ドレイン間抵抗Ｒds1もまたそれぞれ変化し、別の値に定まる。尚、均衡が破れてから再び均衡状態となるまでのフィードバック動作も、瞬時に行われる。
【００５０】
尚、均衡状態において演算増幅器ＯＰ１により増幅されてフィードバックされる成分は、ソース電位変化分ΔＶs1である。ソース電位変化分ΔＶs1がＡ倍増幅されてΔＶop1として出力され、これがゲート電位変化分ΔＶg1としてゲート電位に加算されゲート電位Ｖg1となる。但し、この場合の増幅度Ａは、演算増幅器ＯＰ１とＦＥＴＱ１回路系全体の増幅度である。
【００５１】
（２−２）初期状態から均衡状態へのＦＥＴＱ２、演算増幅器ＯＰ２、ＯＰ３の過渡動作
上記のように初期状態で負荷電流ｉd1が流れ始め、演算増幅器ＯＰ１の出力電位Ｖop1が上昇すると、この電位が演算増幅器ＯＰ３の非反転入力ＩＮ３に印加される。そして演算増幅器ＯＰ３により理論的に無限大増幅され、演算増幅器ＯＰ３の出力電位Ｖop3は自己に供給される電源電圧の最大電位付近まで上昇しようとし、これが演算増幅器ＯＰ２の非反転入力ＩＮ２に印加される。
【００５２】
さらに、演算増幅器ＯＰ２の所定の増幅率１＋Ｒ２／Ｒ１で増幅され、増幅率が十分に大きければ演算増幅器ＯＰ２の出力電位Ｖop2は自己に供給される電源電圧の最大電位付近まで上昇しようとする。この増幅された出力電位Ｖop2は、ＦＥＴＱ２のゲート電位Ｖg2を制御するために印加される。これにより、ＦＥＴＱ２のソース・ドレイン間抵抗Ｒsd2が当初の無限大から、直ちに、あるソース・ドレイン間抵抗Ｒds2をもって導通する。ＦＥＴＱ２もＦＥＴＱ１と同様に、ソース電位Ｖs2が演算増幅器ＯＰ２の非反転入力ＩＮ２に入力され、増幅されて、ゲート電位Ｖg2を制御するためにフィードバックされる。こうして、ＦＥＴＱ２のソース電位Ｖs2、ゲート電位Ｖg2及びソース・ドレイン間抵抗Ｒsd2が均衡状態となるように演算増幅器ＯＰ２によるフィードバック動作が行われる。
【００５３】
尚、均衡状態において演算増幅器ＯＰ２により増幅されてフィードバックされる成分は、ソース電位変化分ΔＶs2である。ソース電位変化分ΔＶs2がＡ倍増幅されてΔＶop2として出力され、これがゲート電位変化分ΔＶg2としてゲート電位に加算されゲート電位Ｖg2となる。但し、この場合の増幅度Ａは、演算増幅器ＯＰ２とＦＥＴＱ２回路系全体の増幅度である。
【００５４】
これと同時に、演算増幅器ＯＰ３の非反転入力ＩＮ３に入力されている演算増幅器ＯＰ１の出力電位Ｖop1を基準電位とし、反転入力ＩＮ４に入力される演算増幅器ＯＰ２の出力電位Ｖop2が基準電位と同電位となるように、演算増幅器ＯＰ３の出力電位Ｖop3により演算増幅器Ｖop2の非反転入力ＩＮ２が制御される。
【００５５】
尚、演算増幅器ＯＰ３の出力電位Ｖop3により、計測用抵抗Ｒxと、ＦＥＴＱ２のソース・ドレイン間抵抗Ｒds2との直列接続回路に計測用電流ｉd2が流れる。ＦＥＴＱ２のソース電位Ｖs2は、計測用電流ｉd2とソース・ドレイン間抵抗Ｒds2の積となる。
【００５６】
上記の演算増幅器ＯＰ２及びＯＰ３によるフィードバック動作により、瞬時に均衡状態に達する。均衡状態となったとき、ＦＥＴＱ２のソース電位Ｖs2、ゲート電位Ｖg2及びソース・ドレイン間抵抗Ｒds2は一定値に定まる。また、演算増幅器ＯＰ３の出力電位Ｖop3及び計測用電流ｉd2も一定値に定まる。
【００５７】
このフィードバック動作は、均衡状態において負荷電流ｉd1の値が変化し、演算増幅器ＯＰ１の出力電位Ｖop1を基準電位が変化して均衡が破れたときも同様に実行され、再び均衡状態が瞬時に実現される。その際は、ＦＥＴＱ２のソース電位Ｖs2、ゲート電位Ｖg2及びソース・ドレイン間抵抗Ｒds2もまたそれぞれ変化し、別の値に定まる。同じく、演算増幅器ＯＰ３の出力電位Ｖop3及び計測用電流ｉd2も別の値に定まる。
【００５８】
(２−３)実測値による説明
以下、表１の実測値を用いて本回路の動作をさらに具体的に説明する。
【００５９】
【表１】
2007071750.tif 000003
【００６０】
表１の上表は、ＦＥＴＱ１の測定結果である。負荷電流ｉd1、ソース電位Ｖs1、ゲート電位Ｖg1（Ｖop1）は実測値である。ソース・ドレイン間抵抗Ｒds1、増幅度Ａは計算により求めた値である。
Ｒds1＝Ｖs1／ｉd1、増幅度Ａ＝［Ｖg1／Ｖs1（ｍＶ）］×1000である。表１中のΔＲds1、ΔＶs1、ΔＶg1は、ｉd1＝１.01(A)時の値を基準としての差分である。すなわち、ｉd1の各電流値におけるＶs1、Ｖg1の値からｉd1＝１.01(A)時のＶs1、Ｖg1のそれぞれの値を減じたものであり、ΔＲds1については、ｉd1＝１.01(A)時のＲds1の値から各ｉd1時のＲds1の値を減じたものである。
【００６１】
但し、ｉd1＝0.10(Ａ)時については、ΔＲds1＝Ｒds1（ｉd1＝0.10(A)時）−Ｒds1（ｉd1＝１.01(A)時）、ΔＶs1＝Ｖs1（ｉd1＝１.01(A)時）−Ｖs1（ｉd1＝0.10(A)時）とする。ΔＶg1もΔＶs1の場合と同様である。これは、ｉd1＝１.01(A)を基準としているので、ｉd1の0.10(A)〜10.00(A)間の幾何平均である１.01(A)を中心としたためである。
【００６２】
増幅度Ａは、演算増幅器ＯＰ１とＦＥＴＱ１のフィードバック回路系全体の増幅度であり、したがって、ｉd1の値によりＦＥＴＱ１のゲートにフィードバックされる電位が異なり、このゲート電位がＦＥＴＱ１のソース・ドレイン間抵抗を変化させ、これによりＦＥＴＱ１のソース電位が変化するため、演算増幅器ＯＰ１自体の増幅率が一定であっても増幅度Ａは変動する。
【００６３】
表１の下表は、ＦＥＴＱ２の測定結果である。各電圧、電流の測定方法、ソース・ドレイン間抵抗、増幅度Ａの考え方及び計算方法はＦＥＴＱ１の場合と同一である。
【００６４】
表１の上表におけるＦＥＴＱ１のソース・ドレイン間抵抗Ｒds1は、負荷電流用であるから大きな電流も流せるようソース・ドレイン間抵抗の小さいものを使用しているためｍΩ単位のものを使用している。
表１の下表のＦＥＴＱ２のソース・ドレイン間抵抗Ｒds2は、計測用電流路であるから微少電圧を検出できるようソース・ドレイン間抵抗の大きいものを使用しているためkΩ単位のものを使用している。
【００６５】
表１の上表と下表の各ｉd1（単位：A）、各ｉd2（単位：μA）の電流計測において、各対応する列のソース電流値は、ＦＥＴＱ１の負荷電流ｉd1の百万分の１の値がＦＥＴＱ２の計測用電流ｉd2となっていることが判る。例えば、負荷電流ｉd1が4.00(A)であるのに対し、計測用電流ｉd2はその百万分の１の4.00(μA)となっている。
【００６６】
このように、負荷電流ｉd1の値に依らず、均衡状態における負荷電流ｉd1と計測用電流ｉd2との比率が常に同じであれば、計測用電流ｉd2は、負荷電流ｉd1を正確に反映したものとなる。このためには、負荷電流ｉd1が一定の値から別の値に変化したとき、ＦＥＴＱ１とＦＥＴＱ２のそれぞれのソース・ドレイン間抵抗Ｒds1とＲds2の変化の割合が同じであればよい。言い換えれば、ＦＥＴＱ１とＦＥＴＱ２のそれぞれのソース・ドレイン間抵抗Ｒds1とＲds2の変化分の比率が常に同じであればよい。
【００６７】
これは、ＦＥＴＱ１とＦＥＴＱ２の個体特性の非線形性を同一とすることにより実現できる。両ＦＥＴの非線形特性は、それぞれのソース電位が演算増幅器ＯＰ１、ＯＰ２によりゲート電位にフィードバックされることと、演算増幅器ＯＰ３の互いに逆相の入力ＩＮ３、ＩＮ４に対し電圧の形態で同相同電位で印加されることにより、演算増幅器ＯＰ３の出力電位において相殺される。
【００６８】
上記のように本回路では、ＦＥＴＱ１のソース電位Ｖs1、ゲート電位Ｖg1は、演算増幅器ＯＰ１のフィードバック動作により変動するが、ＦＥＴＱ１と演算増幅器ＯＰ１の回路系において独立変数である。そしてＦＥＴＱ２がＦＥＴＱ１のこの変動に従属して変動することにより、ＦＥＴＱ１の個体特性の非線形性を相殺して、高精度の電流計測を可能とする。
【００６９】
さらに、ＦＥＴＱ１とＦＥＴＱ２とは、温度変化に対するソース・ドレイン間のオン抵抗の変化特性が同一であることにより、両ＦＥＴの温度環境を共通とすれば、各ＦＥＴの温度変化に対するソース・ドレイン間抵抗の変化を完全に相殺することができ、より高精度の電流計測回路が実現される。両ＦＥＴのドレイン同士を強固に温度結合させることができるという点で、図１のようにＦＥＴＱ１とＦＥＴＱ２のドレインを接地することが好適である。両ＦＥＴのドレインを接地する場合、ドレインを共通基盤としてＩＣ化することができ、容易に温度特性を一致させ、温度特性から生じる誤差を相殺できる。
以上により、本測定回路系全体として誤差率０％を達成できる。
【００７０】
（３）計測レンジの設定及びレンジ切り替え
表１を参照して、本回路における計測レンジの設定方法及びレンジ切り替え方法について説明する。
表１では、負荷電流ｉd1が10.00(A)のとき、計測用電流ｉd2は10.00(μA)となっている。従って、このとき図１の計測用抵抗Ｒxの両端電圧Ｖoutを10Vとするには、Ｒxを1MΩに設定すればよい。
【００７１】
Ｒxを１MΩに設定すれば、負荷電流ｉd1が1(A)のとき、計測用電流ｉd2は1(μA)となるからその両端電圧Ｖoutは1Vとなる。こうして10(A)〜1(A)の負荷電流に対し、10V〜1Vの線形出力電圧を得ることができる。
【００７２】
このように計測用抵抗Ｒxの値を設定することにより、計測しやすいようにフルレンジを設定できる。
【００７３】
尚、実際に計測を行う場合には、Ｖoutの替わりにＶop3を用いてもよい。Ｖop3は接地点からの電位であるので計測し易く、また、表１からも明らかなように計測用抵抗ＲxがＦＥＴＱ２のオン抵抗Ｒds2より十分大きい場合には、Ｖop3をＶoutの近似値とみなすことができるからである。
【００７４】
本回路の計測レンジの切り替えは、計測用抵抗Ｒxの値を変更することで行うことができる。計測用抵抗Ｒxを1MΩに設定したとき、1(A)の負荷電流ｉd1に対して1Vの出力電圧Ｖoutが得られる回路構成において、計測用抵抗Ｒxを1MΩから10MΩに変更すると、1(A)の負荷電流ｉd1に対して10Ｖの出力電圧Ｖoutが得られるようになる。これは、計測用電流ｉd2が負荷電流にｉd1によって決まるものであり、計測用抵抗Ｒxの変更とは無関係だからである。
【００７５】
このように計測用抵抗Ｒxの値を変更することにより、広範囲の計測レンジを実現することができる。
【００７６】
また、従来のシャント抵抗方式では、負荷電流の電流路であるシャント抵抗を変更して計測レンジの切り替えを行うため、切り替え時に負荷電流の遮断が生じるが、本回路では、負荷電流の電流路（ＦＥＴＱ１のソース・ドレイン間）を遮断することなく計測レンジの切り替えができる。
【００７７】
またさらに、負荷電流が増大するとその電流路の抵抗が減少する傾向があるので、電流路における電力消費が負荷電流に比例して増大することがない。この点に関して表１を参照すると、表１のｉd1が1.01Ａから10.00Ａに変化したとき、Ｖs1は9.80mVから61.90mVに変化している。すなわち、電流値が１０倍に変化したとき、ソース電位は６.３２倍しか変化しない。
一方、シャント抵抗を使用した同一レンジ計測では、電流が１０倍に変化すると、抵抗端子間電圧は１０倍に変化する。
これを電流計測に伴う計測器の消費電力ベースで比較すると、本発明の電力増加指数は、６．３２の二乗で３９．９４倍であるのに対し、シャント抵抗の場合の電力増加指数は、１０の二乗で１００倍となる。すなわち、本発明ではシャント抵抗の場合の２．５分の１の電力増加率で済む。
本発明では、ΔＶs1を検出し、これを増幅してΔＶg1として、この電圧をゲートにフィードバックしてソース・ドレイン間抵抗Ｒds1を小さくするため、上記のように電力増加指数を小さくできる。
【００７８】
以上の本発明の回路動作説明におけるソース電位Ｖs1の変動は、演算増幅器ＯＰ１の増幅率が有限であることにより生じる。仮にソース電位Ｖs1が無限大の増幅率でゲート電位Ｖg1にフィードバックされればＶs1は全く変動しないが、有限増幅率であるために増幅率に応じた変動が生じる。表１は有限増幅率の例であるので、ｉd1が大きくなりＶs1が上昇すると、この上昇分が増幅されゲート電位Ｖg1の上昇分として印加され、フィードバックによる均衡時には、ソース電位Ｖs1の上昇によるゲート電位の上昇という状態が維持される。このソース電位Ｖs1の変動は、理論上は負荷電流に影響を与えることとなるが、実際の測定上、精度に影響を与えるというようなものではない。なお、表１によれば、増幅度Ａがソース電流により変化しているが、増幅度Ａはソース電位の変化をどこまで押え込むかによるものであり、電流計測における測定精度とは無関係である。
【００７９】
（４）交流への対応
図１の回路では、負荷電流ｉd1が被測定電流路から流れ込む方向の場合にのみ計測可能である。負荷電流ｉd1が被測定電流路へ流れ出す方向の場合は、演算増幅器ＯＰ１の出力電位Ｖop1が負電位となり、また演算増幅器ＯＰ３の非反転入力ＩＮ３もまた負電位となるため、ＦＥＴＱ１もＦＥＴＱ２もオン状態とならず、回路が動作しないからである。
【００８０】
そこで、双方向の負荷電流を計測可能とするには、例えば、図１のＭ点（演算増幅器ＯＰ１の出力の後段）に全波整流回路を挿入する。負荷電流ｉd1が被測定電流路から流れ込む方向の場合には、演算増幅器ＯＰ１の出力電位Ｖop1は正電位であるから、全波整流回路はそのままの極性で出力する。一方、負荷電流ｉd1が被測定電流路へ流れ出す方向の場合は、演算増幅器ＯＰ１の出力電位Ｖop1は負電位であるから、全波整流回路は正電位へ反転させて出力する。このような全波整流回路の動作により、負荷電流ｉd1がいずれの向きであってもＦＥＴＱ１のゲート及び演算増幅器ＯＰ３の非反転入力ＩＮ３に正電位を印加することができる。よって、負荷電流が交流の場合も計測可能となる。全波整流回路の具体的構成は、周知慣用の技術であるので省略する。
【図面の簡単な説明】
【００８１】
【図１】本発明による電流計測回路の基本構成回路図である。
【符号の説明】
【００８２】
Ｑ１  第１のＦＥＴ
Ｑ２  第２のＦＥＴ
ＯＰ１  第１の演算増幅器
ＯＰ２  第２の演算増幅器
ＯＰ３  第３の演算増幅器
Ｒｘ  計測用抵抗
【図１】
2007071750.tif 000004