(57)【要約】【課題】  効率のよいマスクパタンデータの検証方法を提供する。【解決手段】  所望の設計回路の情報である設計回路データが用意される。設計回路を半導体基板上で実現する設計回路パタンが用意される。設計回路パタンを作製するために半導体基板の上方に形成された膜を処理する際に用いられるマスクパタンデータが用意される。膜をマスクパタンデータを用いて処理することにより得られるべき回路パタンが取得される。回路パタンの少なくとも一部である第１検証対象パタンが実現する回路の情報である回路データが作製される。回路データと設計回路データの第１検証対象パタンの位置に対応する部分との間での回路不一致部が検出される。【選択図】      図２
2007004585.tif 000002
【特許請求の範囲】
【請求項１】
所望の設計回路の情報である設計回路データを用意する工程と、
前記設計回路を半導体基板上で実現する設計回路パタンを用意する工程と、
前記設計回路パタンを作製するために半導体基板の上方に形成された膜を処理する際に用いられるマスクパタンデータを用意する工程と、
前記膜を前記マスクパタンデータを用いて処理することにより得られるべき回路パタンを取得する工程と、
前記回路パタンの少なくとも一部である第１検証対象パタンが実現する回路の情報である回路データを作製する工程と、
前記回路データと前記設計回路データの前記第１検証対象パタンの位置に対応する部分との間での回路不一致部を検出する工程と、
を具備することを特徴とするマスクパタンデータの検証方法。
【請求項２】
前記回路パタンの形状と前記設計回路パタンの形状との間での形状不一致部を検出する工程をさらに具備し、
前記第１検証対象パタンが、前記形状不一致部の前記回路パタンに含まれる、
ことを特徴とする請求項１に記載のマスクパタンデータの検証方法。
【請求項３】
前記回路パタンの少なくとも一部である第２検証対象パタンの形状と前記設計回路パタンの前記第２検証対象パタンの位置に対応する部分の形状との間での形状不一致部を検出する工程をさらに具備し、
前記回路パタンの一部が前記設計回路データにおいて担う位置または機能に応じて、前記回路パタンの一部が前記第１検証対象パタンまたは前記第２検証対象パタンに設定される、
ことを特徴とする請求項１に記載のマスクパタンデータの検証方法。
【請求項４】
請求項１に記載の前記マスクパタンデータに従って、マスクを作製する工程を具備することを特徴とするマスクの製造方法。
【請求項５】
設計回路データが示す回路を半導体基板上で実現する設計回路パタンを用意するために膜を処理する際に用いられるマスクパタンデータを用意させる手順と、
前記膜を前記マスクパタンデータを用いて処理することにより得られるべき回路パタンを取得させる手順と、
前記回路パタンの少なくとも一部である第１検証対象パタンが実現する回路の情報である回路データを作製させる手順と、
前記回路データと前記設計回路データの前記第１検証対象パタンの位置に対応する部分との間での回路不一致部を検出させる手順と、
をコンピュータに実行させることを特徴とするマスクパタンデータの検証プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスクパタンデータの検証方法、マスクの製造方法、マスクパタンデータの検証プログラムに関する。
【背景技術】
【０００２】
近年の半導体装置の製造技術の進歩は非常に目覚しく、最小加工寸法７０ｎｍサイズの半導体装置が量産されている。このような微細化は、マスクプロセス技術、光リソグラフィ技術、およびエッチング技術等の微細パタン形成技術の飛躍的な進歩により実現されている。半導体基板上での回路パタンサイズが十分大きい時代には、半導体基板上に形成したい回路パタンの平面形状をそのまま設計回路パタンとして描き、その設計回路パタンに忠実なマスクパタンを作製し、そのマスクパタンを投影光学系によって基板上に転写し、下地をエッチングすることによって、ほぼ設計回路パタン通りの回路パタンが基板上に形成できた。しかし、回路パタンの微細化が進むにつれて、各プロセスで回路パタンを忠実に形成することが困難になってきており、回路パタンの最終的な仕上り寸法が設計回路パタン通りにならない問題が生じてきた。
【０００３】
特にリソグラフィおよびエッチングプロセスにおいては、形成したい回路パタンの周辺に配置された他の回路パタンが、その回路パタンの寸法精度に大きく影響する。リソグラフィおよびエッチングプロセスは、微細加工を達成するために最も重要であり、これらの工程での回路パタン寸法の精度を上げることが重要である。
【０００４】
そこで、これらの影響を回避するために開発されたのが、いわゆる光近接効果補正（OPC : Optical Proximity Correction）やプロセス近接効果補正（PPC : Process Proximity Correction ）という技術である。これは加工後の回路パタンの寸法が設計回路パタン（所望値）になるように、あらかじめマスクパタンに補助パタンを付加したり、マスクパタンの幅を太めたり細めたりするというものである。
【０００５】
光近接効果補正およびプロセス近接効果補正に関する技術は、特開平09-319067号公報（特許文献１）、特開2003-107664号公報（特許文献２）、SPIE Vol.2322 (1994) 374 Large Area Optical Proximity Correction using Pattern Based Correction, D. M. Newmark et.al （非特許文献１）で報告されている。この技術を用いることにより、設計回路パタン通りの回路パタンを半導体基板上に形成することができる。
【０００６】
光近接効果補正やプロセス近接効果補正を経て作製されたマスクパタンは、このマスクパタンによって、設計パタン通りの回路パタンを形成できるか否かの検証の対象となる。近年さらに微細加工に対する要求が加速し、設計回路パタン通りに回路パタンを仕上げることが難しくなってきており、従来の検証方法に問題が生じてきている。
【０００７】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【特許文献１】特開平9-319067号公報
【特許文献２】特開2003-107664号公報
【非特許文献１】D. M. Newmark et.al、Large Area Optical Proximity Correction using Pattern Based Correction、「SPIE」、1994、Vol. 2322、p.374
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、効率のよいマスクパタンデータの検証方法、マスクの製造方法、マスクパタンデータの検証プログラムを提供しようとするものである。
【課題を解決するための手段】
【０００９】
本発明の第１の視点によるマスクパタンデータの検証方法は、所望の設計回路の情報である設計回路データを用意する工程と、前記設計回路を半導体基板上で実現する設計回路パタンを用意する工程と、前記設計回路パタンを作製するために半導体基板の上方に形成された膜を処理する際に用いられるマスクパタンデータを用意する工程と、前記膜を前記マスクパタンデータを用いて処理することにより得られるべき回路パタンを取得する工程と、前記回路パタンの少なくとも一部である第１検証対象パタンが実現する回路の情報である回路データを作製する工程と、前記回路データと前記設計回路データの前記第１検証対象パタンの位置に対応する部分との間での回路不一致部を検出する工程と、を具備することを特徴とする。
【００１０】
本発明の第２の視点によるマスクパタンデータの検証プログラムは、設計回路データが示す回路を半導体基板上で実現する設計回路パタンを用意するために膜を処理する際に用いられるマスクパタンデータを用意させる手順と、前記膜を前記マスクパタンデータを用いて処理することにより得られるべき回路パタンを取得させる手順と、前記回路パタンの少なくとも一部である第１検証対象パタンが実現する回路の情報である回路データを作製させる手順と、前記回路データと前記設計回路データの前記第１検証対象パタンの位置に対応する部分との間での回路不一致部を検出させる手順と、をコンピュータに実行させることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、効率のよいマスクパタンデータの検証方法、マスクの製造方法、マスクパタンデータの検証プログラムを提供できる。
【発明を実施するための最良の形態】
【００１２】
本発明者等は、本発明の開発の過程において、以下に述べるような知見を得た。
【００１３】
上記のように、近年さらに微細加工に対する要求が加速している。このため、ＯＰＣおよび（または）ＰＰＣ（以下、単に近接効果補正と称する）を用いたとしても、設計回路パタン通りに回路パタンを仕上げることが難しくなってきている。
【００１４】
現在広く使われている近接効果補正の手法は、あくまで、設計回路パタン通りに回路パタンを仕上げることを目的としている。すなわち、近接効果補正で補正されたマスクパタンを用いて形成された回路パタンが「設計回路パタンと一致する」ことが、マスクパタンの形状の検証の際の判断基準となっている。
【００１５】
このため、近接効果補正を用いて形成されたマスクパタンの検証の際に問題が生じている。この問題を、図１を参照して説明する。
【００１６】
マスクパタンの検証は、近接効果補正を経て形成されたマスクパタンを用いて基板上に形成される回路パタンと、設計回路パタンと、を比較することにより行われる。回路パタンは、マスクパタンのデータを用いたシミュレーションによって得られたり、または実際に製造されたマスクによって実際に作製されることにより得られたりする。
【００１７】
図１は、設計回路パタンとシミュレーションの結果得られた回路パタンとを示している。図１において、１０１は設計回路パタンを示している。１０２は、設計回路パタンに対して近接効果補正を実施することにより得られたマスクパタンのデータを用いたシミュレーションの結果を示している。このシミュレーションの結果は、マスクパタンを用いたリソグラフィ工程を再現することにより、基板上で得られるであろう回路パタンの形状に対応する。なお、このシミュレーションでは、露光光波長１９３ｎｍ、ＮＡ＝０．６８、σ＝０．７５、σin＝０．５の条件下で行われた。なお、１０３は、アクティブ領域である。
【００１８】
以上のシミュレーションの結果得られた回路パタンと設計回路パタンとが比較されることにより、マスクパタンの形状が検証される。回路パタンの形状と設計回路パタンの形状とが一致している場合、問題ないと判断される。一方、回路パタンの形状と設計回路パタンの形状とが乖離している場合、問題があると判断される。問題があると判断された場合、近接効果補正の見直しや、設計回路パタンの修正が行われる。
【００１９】
図１の例では、点線矢印先の部分（アクティブ領域１０３の上方の部分）では、回路パタン１０２の形状と設計回路パタン１０１の形状とは一致している、すなわち「設計回路パタン通り」に仕上がっているため、問題ないと判断される。これに対して、破線により囲まれた部分（設計回路パタン１０１がコの字形状に屈曲している部分）では、回路パタンの形状が設計回路パタンから乖離している、すなわち、回路パタン相互間の距離と設計回路パタン相互間の距離とが異なる。このため、この部分は問題があると判断される。
【００２０】
しかしながら、実線矢印先の部分の回路パタンは、パタンの幅が太くなったとしても、
回路動作上は問題とならない部分である。よって、このような個所は、回路パタンの形状と設計回路パタンの形状とが異なっていても、本来であれば、「問題あり」と判定される必要がない。このように、回路動作上問題ない部分で「問題あり」と判定されると、このように判定された部分のうちで回路動作に影響を与える部分を選別する等、余分な労力が要求される。現在の自動化された検証方法では、回路パタンの形状と設計回路パタンの形状とが異なっていても回路動作上問題ない部分を「問題なし」と判定することは不可能である。
【００２１】
以下に、このような知見に基づいて構成された本発明の実施形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２２】
（第１実施形態）
図２を用いて、第１実施形態に係るマスクパタンデータの検証方法（作製方法）およびマスクの製造方法について説明する。図２は、本発明の第１実施形態に係るマスクパタンデータの検証方法およびマスクの製造方法を示すフローチャートである。
【００２３】
図２に示されるように、まず、所望の動作を実現すべき設計回路図（設計回路データ）が作製される。（ステップＳ１）。設計回路データは、データベースに格納される。図３は、設計回路データの一部の一例を示している。図３には、トランジスタが例示されている。
【００２４】
次に、図２において、設計回路データを元に、設計回路を処理基板上で実現する設計回路パタンが作製される（ステップＳ２）。設計回路パタンは、設計回路データに応じた、トランジスタを形成する拡散層の形状、位置、導電膜および絶縁膜の平面形状、幅、位置、コンタクトプラグの配置、を形成するための形状を有する。
【００２５】
ここで、処理基板とは、リソグラフィ工程の対象となる基板であり、半導体基板、およびリソグラフィ工程が行われる段階に応じて半導体基板上に絶縁膜、導電膜が形成された状態を含む。以下、このような処理基板を単に基板または半導体基板と称する。
【００２６】
次に、設計回路パタンを元に、マスクパタン（マスクパタンデータ）が作製される（ステップＳ３）。マスクパタンは、設計回路パタンを基板上で実現するためのパタンを有する。設計回路データから、マスクパタンデータを作製するには、例えば、GDSIIと呼ばれるフォーマットが多く用いられ、EDA vendorが用いられてもよい。マスクパタンデータは、データベースに格納される。
【００２７】
次に、微細加工が要求されるようなレイヤーでのマスクパタンデータに対して近接効果補正が行われる（ステップＳ４）。近接効果補正には、露光装置の光近接効果や基板上の影響を考慮した補正処理対象のマスクパタンに対する変形処理（光近接効果補正および（または）近接効果補正）が含まれる。ステップＳ４の処理の結果、近接効果補正後のマスクパタンデータが作製される。以下、補正後のマスクパタンデータも含めてマスクパタンデータと称する。
【００２８】
次に、マスクパタンデータにより実現されるマスクを用いて処理することにより基板上に得られるであろう回路パタンの形状が取得される（ステップＳ５）。
【００２９】
回路パタンの形状は、例えば、マスクパタンデータを用いたリソグラフィ工程をシミュレーションによって再現することにより得られる。または、実際に作製されたマスクを用いた基板の処理により得ることができる。
【００３０】
シミュレーションは、露光条件、露光装置の光近接効果、基盤上の各パタン相互間の影響、プロセス近接効果、等を考慮して行われる。実際のマスクを用いる場合、マスクを用いてマスク材に回路パタンが転写され、マスク材を用いて基板がエッチングされることにより得られた回路パタンを電子顕微鏡で観察することにより回路パタンの形状が取得される。
【００３１】
図４は、ステップＳ５において、シミュレーションまたは実際の処理によって得られた回路パタンを例示している。図４は、図３に示される設計回路データに関して得られた結果に対応する。図４には、また、回路パタンに重なるように配置された設計回路パタンも示されている。
【００３２】
図４において、１は設計回路パタンのゲート配線層を示している。ゲート配線層１は、アクティブ領域２の上方を亘り、コの字状に屈曲している。屈曲した部分の先端には、コンタクトプラグ（ビアプラグ）３が設けられる。また、アクティブ領域２上にもコンタクトプラグ３が設けられる。４は回路パタンの導電層を示している。
【００３３】
図４に示すように、回路パタン４のアクティブ領域の上方を亘る部分においては、設計回路パタン２の形状と回路パタン４の形状とは、ほぼ一致している。一方、コの字状の部分（破線により囲まれた部分）５においては、回路パタン４の相互に対向する２つの部分が接続されて一体となっている。これは、デザインルールが小さくなるに連れて、近接効果補正が行われたとしても、十分な解像度によって導電膜をエッチングできないことに起因する。
【００３４】
次に、ステップＳ６乃至ステップＳ８によって、マスクパタンデータの検証が行われる。より詳しくは、まず、回路パタンの形状から、この回路パタン形状が実現する、回路および回路接続状態のデータ（回路データ）が取得される（ステップＳ６）。回路データの取得は、例えば、公知のＬＳＶ（Layout Versus Schematics）と呼ばれる手法を用いて行うことができる。
【００３５】
図４に示すように、ゲート配線層１のコの字形状の部分５は、設計回路パタンと異なり、一体化している。しかしながら、この一体化は、図４に示す回路パタン４が実現する回路および回路接続状態に影響を与えない。よって、この回路パタン４の回路データが取得された場合、図３に示すのと同じ設計回路図が得られる。
【００３６】
この回路データの取得の際、例えば、回路パタンの相互に距離をおいて隣接する２つの部分の距離がある閾値より小さい場合に、この２つの部分が一体化されていると判定することができる。この閾値として、例えば、デザインルールの最小値の半分等に設定することができる。
【００３７】
また、回路パタンの線状の部分の線幅が、ある閾値より小さい場合、この線状部分により接続されるべき部分が非接続となっていると判定することができる。
【００３８】
次に、取得された回路データと設計回路データとが比較されることにより、回路データと設計回路データとの間での不一致の部分（回路不一致部）が検出される（ステップＳ７）。
【００３９】
回路パタンの一部が図４に示される形状の場合、この回路パタンの回路データは、設計回路パタンのこの部分に対応する部分と同じであると判定される。なお、ステップＳ６での回路データの取得、およびステップＳ７での回路データと設計回路データとの比較の一連の処理は、ＬＳＶを用いて、一括して行うことができる。
【００４０】
回路データの一致の検証の他の例について説明する。図５は、設計回路パタンの他の例を示す図である。図６は、図５の設計回路パタンに従って得られた回路パタンを示している。近時、いわゆるダブルビア（double via）という技術が用いられている。これは、ある下層配線と上層配線とを接続するビアプラグを、複数個設けるという技術である。図５に示されるように、配線層１１と、その上層の配線層１２とは、隣接する２つのビアプラグ３によって接続される。そして、配線層１２は、２つのビアプラグ３の上面を亘る。
【００４１】
一方、図６では、一方のビアプラグ３の上面に達していない。このため、この部分の形状の一致を用いて回路パタンを判定した場合、この部分は不可と判定される。しかしながら、図６の回路パタンから回路データを取得し、回路データを設計回路データと比較すると、両者は一致する。
【００４２】
回路不一致部の検出は、回路パタンの全ての部分を検出の対象として、検出がされなくなるまで続けられる。すなわち、ステップ７での判定がＮＯであった場合、処理は、ステップＳ２またはステップＳ４に移行する。ステップＳ２またはＳ４において、作製中のマスクパタンによって設計回路が実現できるように、設計回路パタンの変更（ステップＳ２）、条件を見直した上での近接効果補正の再実行（ステップＳ４）が行われる。
【００４３】
また、再度、ステップＳ５での回路パタンの取得、ステップＳ６での回路データの作製が行われる。そして、ステップＳ２乃至ステップＳ６の処理が、検出がされなくなるまで繰り返される。
【００４４】
全ての部分で回路データと設計回路データとが一致すると、処理はステップＳ８に移行する。ステップＳ８において、ここまでの処理によって得られたマスクパタンのデータに従って、マスクが作製される。
【００４５】
なお、上記の説明では、回路不一致部が一致するようにマスクパタンデータを補正している。しかしながら、回路不一致部を補正せずにマスクを作製し、このマスクを用いたリソグラフィおよびエッチングの際に、回路不一致部の情報に基づいてリソグラフィおよびエッチングの条件を調整するようにしてもよい。
【００４６】
この後、図７に示されるように、図２の工程により作製されたマスクを用いて、半導体装置が製造されてもよい。すなわち、半導体装置の製造途中において、半導体基板上に被処理膜（例：配線層へと加工される導電膜）が形成され、被処理膜上に被加工膜（例：フォトレジスト）が形成される。次に、露光装置において、被加工膜と露光光源との間にマスクが配置される。そして、このマスクを介して、被加工膜が露光装置によって露光されることにより、被加工膜にパタンが転写される（ステップＳ１１）。次に、この被加工膜をマスクとしてエッチングを行うことにより、半導体基板上の被処理膜にパタンが形成される（ステップＳ１２）。
【００４７】
また、コンピュータ等の情報処理装置と、情報処理装置にステップＳ１乃至ステップＳ８まで手順を実行させるプログラムと、によりステップＳ１乃至ステップＳ８までの処理を行うことも可能である。
【００４８】
図８は、第１実施形態に係るマスクパタンデータの検証方法（製造方法）を情報処理装置に実行させるための構成を例示している。図８に示されるように、情報処理装置１１は、少なくとも、ＣＰＵ（Central Processing Unit）１２、記憶部１３、入力部１４、出力部１５を有する。
【００４９】
記憶部１３は、例えば、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等を含んでいる。記憶部１３には、後述の記録媒体１６が格納する、上記の、マスクパタンデータの検証（作製）方法を情報処理装置１１に実行させるための実行プログラムを、一時的に記録する。
【００５０】
ＲＯＭは、ＣＰＵ１２により使用される制御プログラムなどを格納する。ＲＡＭは、揮発性メモリであり、ＣＰＵ１２の作業エリアとして使用され、制御プログラム等の各種のプログラムを記憶する。
【００５１】
ＣＰＵ１２は、情報処理装置１１全体の動作を司る。ＣＰＵ１２は、例えば、情報処理装置１１が電源供給を受けた際に、ＲＯＭの中に格納されているファームウェア（制御プログラム）をＲＡＭ上にロードし、所定の処理を実行する。そして、ＣＰＵ１２は、制御プログラムおよび記録媒体から読み出された実行プログラムに従って、上記のマスクパタンデータの検証方法の処理を実行する。
【００５２】
入力部１４は、例えば所定の処理に必要な条件および数値等を入力するインタフェースの機能を含んでいる。出力部１５は、例えば処理の経過および結果等を含む種々の情報を出力し、また、これらの情報を表示するディスプレイ等を含んでいてもよい。
【００５３】
実行プログラムは、記録媒体１６に収められている。または、記憶部１３の一部としての磁気ディスク（ハードディスク）等に格納されていても良い。記録媒体１６としては、フロッピー（登録商標）ディスク等の磁気ディスク、ＣＤ、ＤＶＤ等の光ディスク、半導体メモリ等を用いることができる。または、実行プログラムは、通信媒体によって情報処理装置に伝送されてもよい。
【００５４】
なお、本実施形態は、露光の際のフォトマスクを例に取り説明しているが、本実施形態および以下の各実施形態を、ＥＢ直接描画方式で用いる描画データでの検証にも適用できる。
【００５５】
第１実施形態に係るマスクパタンデータの検証方法によれば、マスクパタンデータが、これを用いて得られた回路パタンの回路データと、設計回路データとの比較を通じて検証される。このため、回路パタンの形状と設計回路パタンの形状とが不一致であっても、形状不一致部によって実現される回路が設計回路と同じであれば、形状不一致部が補正の対象から外される。よって、マスクパタンデータの検証（作製）に要する時間を削減することにより、効率のよいマスクパタンデータの検証（作製）方法を提供できる。
【００５６】
（第２実施形態）
第２実施形態では、第１実施形態の工程に、設計回路パタンの形状と回路パタンの形状とを比較する工程が追加される。
【００５７】
図９を用いて、第２実施形態に係るマスクパタンデータの検証方法（作製方法）およびマスクの製造方法について説明する。図９は、本発明の第２実施形態に係るマスクパタンデータの検証方法およびマスクの製造方法を示すフローチャートである。
【００５８】
図９に示すように、ステップＳ１乃至ステップＳ５までの処理は、第１実施形態と同じである。ステップＳ５の後、回路パタンの形状と設計回路パタンの形状とが比較される（ステップＳ２１）ことにより、回路パタンの形状と設計回路パタンの形状とが異なる部分（形状不一致部）が検出される。
【００５９】
ステップＳ２１での形状の比較の際、例えば、回路パタンの線幅が設計パタンの線幅よりも所定の閾値以上小さい、および（または）回路パタンのスペースの幅が所定の閾値以下である場合に、形状が不一致であると判定するようにすることができる。また、エッジの位置のずれを用いることもできる。
【００６０】
各閾値は、回路パタンの検証対象の部分に応じて個別に設定することができる。例えば、トランジスタのゲート電極となる部分、容量の変化が問題となる部分は、線幅の制御が厳密に行われることが必要である。一方、それほど厳密な大きさが要求されない場合は、閾値を厳しく設定しなくてもよい。
【００６１】
図４の例の場合、閾値に応じて結果は異なるが、回路パタンは、コの字形状の部分５が、形状不一致部であると判定される。
【００６２】
ステップＳ２１において、形状不一致部が検出されなかった場合、処理はステップＳ８に移行する。
【００６３】
一方、形状不一致部が検出された場合、この部分の回路データが取得される（ステップＳ２２）。ステップＳ２２での処理は、対象が、形状不一致部に限られているのみで、ステップＳ６の説明として記載した処理と同じである。
【００６４】
次に、形状不一致部の回路データと、設計回路データの形状不一致部に対応する部分とが比較されることにより、形状不一致部のうちで回路データと設計回路データとの回路不一致部が検出される（ステップＳ７）。
【００６５】
形状不一致部のうち回路データと設計回路データとが一致していない部分の検出は、回路パタンの全ての部分を検出の対象として、検出がされなくなるまで続けられる。すなわち、ステップ７での判定がＮＯであった場合、ステップＳ２またはＳ４において、作製中のマスクパタンによって設計回路が実現できるように、設計回路パタンの変更（ステップＳ２）、条件を見直した上での近接効果補正の再実行（ステップＳ４）が行われる。
【００６６】
また、再度、ステップＳ５での回路パタンの取得、ステップＳ２２での回路データの作製が行われる。そして、ステップＳ２乃至ステップＳ５、次いでステップＳ２１、Ｓ２２、Ｓ７の処理が、検出がされなくなるまで繰り返される。
【００６７】
なお、図４の例の場合、上記のように、部分５は形状不一致であると判定される。しかしながら、この部分の回路データは、図３と同じ、すなわち、設計回路データと同じである。このため、部分５での回路パタンの形状と設計回路パタンの形状との不一致は、設計回路通りの回路動作の実現を妨げないことが分かる。
【００６８】
全ての形状不一致部での回路データと設計回路データとが一致すると、処理はステップＳ８に移行する。この後、図７と同様に、図９のステップＳ８において作製されたマスクを用いて、半導体装置が製造される。
【００６９】
なお、上記説明では、近接効果補正を経たマスクパタンデータが検証の対象となっている。しかしながら、近接効果補正が施される前のマスクパタンデータが検査の対象とされてもよい。いずれの場合でも、検証後に、形状不一致部はステップＳ４において近接効果補正の対象となる。このため、この段階で近接効果補正が考慮されれば、必ずしも、最初の検証の時点で、マスクパタンデータに対して近接効果補正が施されることは必須ではない。
【００７０】
第２実施形態においても、第１実施形態と同様に、ステップ１乃至ステップＳ５、ステップＳ２１、Ｓ２２、Ｓ７の工程を、情報処理装置１１とこれらの処理を情報処理装置１１に行わせるための実行プログラムにより実現することもできる。
【００７１】
第２実施形態に係るマスクパタンデータの検証方法によれば、まず回路パタンの形状と設計回路パタンの形状との間での形状不一致部が検出され、次に、形状不一致部において、回路データと設計回路データとの間での回路不一致部が検出される。このため、回路パタンのある部分の形状が、設計回路パタンと不一致部であると判定されても、この部分で実現される回路に問題が無ければ、補正の対象とはならない。よって、マスクパタンデータの検証（作製）に要する時間を削減することにより、効率のよいマスクパタンデータの検証（作製）方法を提供できる。
【００７２】
（第３実施形態）
第３実施形態では、回路パタンの部分に応じて検証方法が異なる。
【００７３】
図１０を参照して、本発明の第３実施形態に係るマスクパタンデータの検証（作製）方法およびマスクの製造方法について説明する。図１０は、本発明の第３実施形態に係るマスクパタンデータの検証方法およびマスクの製造方法を示すフローチャートである。
【００７４】
図１０に示すように、ステップＳ１乃至ステップＳ５までの処理は、第１実施形態と同じである。ステップＳ５の後、回路パタンの各部分ごとに、形状の一致によって検証されるべきか、回路データの一致によって検証されるべきかの判定が行われる（ステップＳ３１）。この判定は、例えば、以下の基準を用いて行われる。
【００７５】
上記のように、例えばゲート電極の幅等の特定の部分は、この部分が設計回路通りの動作を行うだけでは足りず、その大きさを厳密に制御される必要がある。これは、ゲート電極の幅がトランジスタの性能の変動に大きく寄与するためである。また、配線の容量が回路の動作に大きな影響を与える部分も、配線幅が適切に制御されなければならない。そこで、検証の対象の部分が、回路パタンの形状を厳密に制御されるべき個所と、回路動作上問題なければ十分である個所とに選り分けられる。
【００７６】
少なくともゲート電極の形状および容量の変動が問題となる導電層の形状は厳密に制御されることが望まれるので、これ以外の場所は、回路データの一致による検証の対象とすることができる。
【００７７】
回路パタンの検証対象の部分（検証対象部）が、回路データの一致によって検証されるべきである場合、処理は、ステップＳ３２に移行する。ステップＳ３２において、ステップ５と同じ処理により、検証対象部の回路データが取得される。
【００７８】
次に、ステップＳ７と同じ処理により、検証対象部の回路データと、この部分の設計回路データとの間での回路不一致部が検出される（ステップＳ３３）。回路不一致部が検出された場合、処理はステップＳ２またはステップＳ４に移行し、回路不一致部のマスクパタンデータの変更（補正）、または近接効果補正の再実行が行われる。
【００７９】
仮に、従来のように、ゲート配線１の部分５が形状の一致により検証された場合、この部分５は、設計回路パタンの変更、または条件を見直した上での近接効果補正の再実行の対象となる。例えば、設計回路パタンの変更が行われるとすると、図１１のように、設計回路パタンの幅を矢印の方向に沿って狭める処理が行われる。しかし、この補正が、他の部分の回路パタンの形状に影響を与える結果を招く。すると、再度、回路パタンの検証および設計回路パタンの変更が必要となる。
【００８０】
しかしながら、この部分５における設計回路パタンの形状の不備は実現される回路に影響を与えず、また部分５の形状は厳密な制御を要求される場所でもない。よって、この部分５の設計回路パタンの形状の補正は、そもそも不要である。このため、回路パタンの形状が厳密に制御される必要のない部分は、回路データの一致を用いた検証の対象のみとされる。この結果、本来不要な補正処理を行う労力および時間を削除できる。
【００８１】
ステップＳ３１の判定の結果、検証対象部の回路データが、形状の一致によって検証されるべきである場合、処理は、ステップＳ３４に移行する。ステップＳ３４において、ステップＳ２１と同じ処理により、検証対象部での、回路パタンの形状と設計回路パタンの形状との間での形状不一致部が検出される。形状不一致部が検出された場合、処理はステップＳ２またはステップＳ４に移行し、形状不一致部のマスクパタンデータに対して、変更、または近接効果の再実行が行われる。
【００８２】
一方、ステップＳ３３において回路不一致部が検出されなかった場合、およびステップＳ３４において形状不一致部が検出されなかった場合、処理はステップＳ８に移行する。ステップＳ８において、回路パタンの全ての部分において、回路データと設計回路データとの一致、または回路パタンの形状と設計回路パタンの形状との一致、が確認されるまで、ステップＳ２（またはステップＳ４）からステップＳ３１乃至Ｓ３４までの処理が繰り返される。
【００８３】
回路パタンの全ての部分において、場所に応じて回路不一致部または形状不一致部の検出が行われなくなると、処理はステップＳ８に移行する。この後、図７と同様に、図１０の工程により作製されたマスクを用いて、半導体装置が製造される。
【００８４】
なお、第２実施形態と同じく、最初の近接効果補正が、最初の検証の後に行われてもよい。
【００８５】
第３実施形態においても、第１実施形態と同様に、ステップ１乃至ステップＳ５、ステップＳ３１乃至Ｓ３５の工程を、情報処理装置１１とこれらの処理を情報処理装置１１に行わせるための実行プログラムにより実現することもできる。
【００８６】
第３実施形態に係るマスクパタンデータの検証方法およびマスクの製造方法によれば、回路パタンの部分に応じて形状の一致または回路の一致を判断することによって、マスクパタンデータが検証される。このため、回路パタンの形状が厳密に制御される必要がない部分は、回路データに問題がなければ、マスクパタンデータの補正の対象とはならない。よって、マスクパタンデータの検証（作製）に要する時間を削減することにより、効率のよいマスクパタンデータの検証（作製）方法を提供できる。
【００８７】
また、この発明は以下の実施態様を取りうる。  
（１）所望の設計回路の情報である設計回路データを用意する工程と、前記設計回路を半導体基板上で実現する設計回路パタンを用意する工程と、前記設計回路パタンを作製するために半導体基板の上方に形成された膜を処理する際に用いられるマスクパタンデータを用意する工程と、前記膜を前記マスクパタンデータを用いて処理することにより得られるべき回路パタンを取得する工程と、前記回路パタンの少なくとも一部である第１検証対象パタンが実現する回路の情報である回路データを作製する工程と、前記回路データと前記設計回路データの前記第１検証対象パタンの位置に対応する部分との間での回路不一致部を検出する工程と、を具備することを特徴とするマスクパタンデータの検証方法。
【００８８】
（２）前記回路不一致部は、前記回路データと前記設計回路データの前記第１検証対象パタンの位置に対応する部分との間で、素子の種類が異なること、および素子の接続状態が異なること、の少なくとも一方に該当する部分であることを特徴とする（１）に記載のマスクパタンデータの検証方法。
【００８９】
（３）前記回路データを作製する工程が、前記第１検証対象パタンに含まれる隣接する２つの部分の相互間の距離が閾値より小さい場合、前記２つの部分が接続されているとして前記回路データを作製する工程を含むことを特徴とする（１）に記載のマスクパタンデータの検証方法。
【００９０】
（４）前記回路パタンの全体において前記回路不一致部が検出されなくなるまで、前記回路不一致部が検出されないように前記設計回路パタンを用意する工程および前記マスクパタンデータを用意する工程の少なくとも一方と、前記回路パタンを取得する工程と、前記回路データを用意する工程と、前記回路不一致部を検出する工程と、を繰り返すことを特徴とする（１）に記載のマスクパタンデータの検証方法。
【００９１】
（５）前記回路パタンの形状と前記設計回路パタンの形状との間での形状不一致部を検出する工程をさらに具備し、前記第１検証対象パタンが、前記形状不一致部の前記回路パタンに含まれる、ことを特徴とする（１）に記載のマスクパタンデータの検証方法。
【００９２】
（６）前記回路パタンの全体において前記回路不一致部が検出されなくなるまで、前記回路不一致部が検出されないように前記設計回路パタンを用意する工程および前記マスクパタンデータを用意する工程の少なくとも一方と、前記回路パタンを取得する工程と、前記形状不一致部を検出する工程と、前記回路データを作製する工程と、前記回路不一致部を検出する工程と、を繰り返すことを特徴とする（５）に記載のマスクパタンデータの検証方法。
【００９３】
（７）前記回路パタンの少なくとも一部である第２検証対象パタンの形状と前記設計回路パタンの前記第２検証対象パタンの位置に対応する部分の形状との間での形状不一致部を検出する工程をさらに具備し、前記回路パタンの一部が前記設計回路データにおいて担う位置または機能に応じて、前記回路パタンの一部が前記第１検証対象パタンまたは前記第２検証対象パタンに設定される、ことを特徴とする（１）に記載のマスクパタンデータの検証方法。
【００９４】
（８）前記第１検証対象パタンがトランジスタのゲート電極のパタンであることを特徴とする（７）に記載のマスクパタンデータの検証方法。
【００９５】
（９）前記回路パタンの全体において前記回路不一致部および前記形状不一致部が検出されなくなるまで、前記回路不一致部および前記形状不一致部が検出されないように前記設計回路パタンを用意する工程および前記マスクパタンデータを用意する工程の少なくとも一方と、前記回路パタンを取得する工程と、前記回路データを作製する工程と、前記回路不一致部を検出する工程と、前記形状不一致部を検出する工程と、を繰り返すことを特徴とする（７）に記載のマスクパタンデータの検証方法。
【００９６】
（１０）前記回路パタンを取得する工程が、前記膜を前記マスクを用いて処理する条件を再現するシミュレーションによって、前記回路パタンのデータを取得する工程を含むことを特徴とする（１）に記載のマスクパタンデータの検証方法。
【００９７】
（１１）前記マスクパタンデータを用意する工程が、光近接効果補正およびプロセス近接効果補正の少なくとも一方を施す工程を含むことを特徴とする（１）に記載のマスクパタンデータの検証方法。
【００９８】
（１２）（１）に記載の前記マスクパタンデータに従って、マスクを作製する工程を具備することを特徴とするマスクの製造方法。
【００９９】
（１３）前記回路パタンの全体において前記回路不一致部が検出されなくなった時点での（４）に記載の前記マスクパタンデータに従って、マスクを作製する工程を具備することを特徴とするマスクの製造方法。
【０１００】
（１４）前記回路パタンの全体において前記回路不一致部が検出されなくなった時点での（６）に記載の前記マスクパタンデータに従って、マスクを作製する工程を具備することを特徴とするマスクの製造方法。
【０１０１】
（１５）前記回路パタンの全体において前記回路不一致部および前記形状不一致部が検出されなくなった時点での（９）に記載の前記マスクパタンデータに従って、マスクを作製する工程を具備することを特徴とするマスクの製造方法。
【０１０２】
（１６）設計回路データが示す回路を半導体基板上で実現する設計回路パタンを用意するために膜を処理する際に用いられるマスクパタンデータを用意させる手順と、前記膜を前記マスクパタンデータを用いて処理することにより得られるべき回路パタンを取得させる手順と、前記回路パタンの少なくとも一部である第１検証対象パタンが実現する回路の情報である回路データを作製させる手順と、前記回路データと前記設計回路データの前記第１検証対象パタンの位置に対応する部分との間での回路不一致部を検出させる手順と、をコンピュータに実行させることを特徴とするマスクパタンデータの検証プログラム。
【０１０３】
（１７）前記回路パタンの全体において前記回路不一致部が検出されなくなるまで、前記回路不一致部が検出されないように前記設計回路パタンを用意させる手順および前記マスクパタンデータを用意させる手順の少なくとも一方と、前記回路パタンを取得させる手順と、前記回路データを作製させる手順と、前記回路不一致部を検出させる手順と、をコンピュータに繰り返させることを特徴とする（１６）に記載のマスクパタンデータの検証プログラム。
【０１０４】
（１８）前記回路パタンの形状と前記設計回路パタンの形状との間での形状不一致部をコンピュータに検出させる手順をさらに具備し、前記第１検証対象パタンが、前記形状不一致部の前記回路パタンに含まれる、ことを特徴とする（１６）に記載のマスクパタンデータの検証プログラム。
【０１０５】
（１９）前記回路パタンの少なくとも一部である第２検証対象パタンの形状と前記設計回路パタンの前記第２検証対象パタンの位置に対応する部分の形状との間での形状不一致部をコンピュータに検出させる手順をさらに具備し、前記回路パタンの一部が前記設計回路データにおいて担う位置または機能に応じて、前記回路パタンの一部が前記第１検証対象パタンまたは前記第２検証対象パタンに設定される、ことを特徴とする（１６）に記載のマスクパタンデータの検証プログラム。
【０１０６】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【図面の簡単な説明】
【０１０７】
【図１】設計パタンとシミュレーションの結果得られた回路パタンとを示す図。
【図２】第１実施形態に係るマスクパタンデータの検証方法およびマスクの製造方法を示すフローチャート。
【図３】設計回路図データの一部の一例を示す図。
【図４】シミュレーションまたは実際の処理によって得られた回路パタンを示す図。
【図５】設計回路パタンの他の例を示す図。
【図６】図５の設計回路パタンに従って得られた回路パタンを示す図。
【図７】マスクを用いた処理を示すフローチャート。
【図８】第１実施形態に係るマスクパタンデータの検証方法を情報処理装置に実行させるための構成を例示する図。
【図９】第２実施形態に係るマスクパタンデータの検証方法およびマスクの製造方法を示すフローチャート。
【図１０】第３実施形態に係るマスクパタンデータの検証方法およびマスクの製造方法を示すフローチャート。
【図１１】設計回路パタンの補正の例を示す図。
【符号の説明】
【０１０８】
１、１１、１２…設計回路パタン、２…アクティブ領域、３…コンタクトプラグ、４、１３…回路パタン。
【図１】
2007004585.tif 000003
【図２】
2007004585.tif 000004
【図３】
2007004585.tif 000005
【図４】
2007004585.tif 000006
【図５】
2007004585.tif 000007
【図６】
2007004585.tif 000008
【図７】
2007004585.tif 000009
【図８】
2007004585.tif 000010
【図９】
2007004585.tif 000011
【図１０】
2007004585.tif 000012
【図１１】
2007004585.tif 000013
【手続補正書】
【提出日】平成18年7月6日(2006.7.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
次に、ステップＳ６乃至ステップＳ８によって、マスクパタンデータの検証が行われる。より詳しくは、まず、回路パタンの形状から、この回路パタン形状が実現する、回路および回路接続状態のデータ（回路データ）が取得される（ステップＳ６）。回路データの取得は、例えば、公知のＬＶＳ（Layout Versus Schematics）と呼ばれる手法を用いて行うことができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
回路パタンの一部が図４に示される形状の場合、この回路パタンの回路データは、設計回路パタンのこの部分に対応する部分と同じであると判定される。なお、ステップＳ６での回路データの取得、およびステップＳ７での回路データと設計回路データとの比較の一連の処理は、ＬＶＳを用いて、一括して行うことができる。