(57)【要約】【課題】製造工数を削減できる圧電薄膜共振器及びその製造方法を提供する。【解決手段】基板２上に凹部２ｂ、２ｃを形成する凹部形成工程と、凹部２ｂ、２ｃの側壁２ｄ、２ｅに第１電極３、１３を成膜する第１電極成膜工程と、第１電極３、１３上に圧電薄膜４、１４を積層する圧電薄膜成膜工程と、圧電薄膜４、１５上に第２電極５、１５を積層する第２電極成膜工程と、第１電極３、１３、第２電極５、１５及び圧電薄膜４、１４の下方の基板２と第１電極３、１３に隣接した側方の基板２とを除去する除去工程とを備え、基板２の開口部２ａ内に配される振動部６、１６を形成した。【選択図】図１３
2007281670.tif 000002
【特許請求の範囲】
【請求項１】
対向する第１、第２電極間に圧電薄膜を配した振動部を備え、第１、第２電極間に電圧を印加して前記圧電薄膜を振動させる圧電薄膜共振器において、基板に形成した開口部内に第１、第２電極及び前記圧電薄膜を前記基板の表面に平行な方向に積層したことを特徴とする圧電薄膜共振器。
【請求項２】
前記圧電薄膜の厚みが異なる複数の前記振動部を設けたことを特徴とする請求項１に記載の圧電薄膜共振器。
【請求項３】
第１、第２電極に接続される高周波回路を前記基板上に設けたことを特徴とする請求項１または請求項２に記載の圧電薄膜共振器。
【請求項４】
基板上に凹部を形成する凹部形成工程と、前記凹部の側壁に第１電極を成膜する第１電極成膜工程と、第１電極上に圧電薄膜を積層する圧電薄膜成膜工程と、前記圧電薄膜上に第２電極を積層する第２電極成膜工程と、第１、第２電極及び前記圧電薄膜の下方の前記基板と第１電極に隣接した側方の前記基板とを除去する除去工程とを備えたことを特徴とする圧電薄膜共振器の製造方法。
【請求項５】
第１、第２電極成膜工程及び前記圧電薄膜成膜工程は斜めスパッタにより成膜を行うとともに、前記凹部形成工程及び前記除去工程は前記基板をエッチングすることを特徴とする請求項４に記載の圧電薄膜共振器の製造方法。
【請求項６】
前記凹部の対向する側壁にそれぞれ第１、第２電極及び前記圧電薄膜を積層したことを特徴とする請求項４または請求項５に記載の圧電薄膜共振器の製造方法。
【請求項７】
前記凹部を複数設け、各前記凹部の側壁にそれぞれ第１、第２電極及び前記圧電薄膜を積層したことを特徴とする請求項４または請求項５に記載の圧電薄膜共振器の製造方法。
【請求項８】
隣接する前記凹部の互いに近い側の側壁に第１、第２電極及び前記圧電薄膜を積層したことを特徴とする請求項６に記載の圧電薄膜共振器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、対向する電極間に圧電薄膜を有する圧電薄膜共振器及びその製造方法に関する。
【背景技術】
【０００２】
携帯電話や無線ＬＡＮ等の高周波を扱う通信機器は小型化、高性能化及び低コスト化が求められている。また、これらの通信機器では使用する周波数帯域が決められており、余分な周波数を遮断する必要がある。このため、より小型で低コストのフィルタの開発が必要になっている。
【０００３】
近年、マイクロマシニング技術を用いた高周波デバイスとして、ＲＦ−ＭＥＭＳ(Radio Frequency Micro-Electro-Mechanical-Systems)デバイスが注目されている。このＲＦ−ＭＥＭＳを使ったフィルタの一種が圧電薄膜共振器である。従来の圧電薄膜共振器は特許文献１、２に開示される。
【０００４】
これらの圧電薄膜共振器は２つの電極間に圧電薄膜を配した振動部が基板上に積層して形成される。電極間に電圧を印加すると圧電薄膜中にバルク縦音波が伝わって振動部が振動する。これにより、圧電薄膜の共振周波数を境に高周波側または低周波側の信号を遮断するバンドパスフィルタが構成される。
【０００５】
基板には振動部が振動できるように振動部の背面側に空洞が設けられる。特許文献１の圧電薄膜共振器は基板の裏面からエッチングを行って空洞が形成される。特許文献２の圧電薄膜共振器は基板上に開口部を形成し、開口部にガラスが充填される。振動部は開口部の周縁の対向する２箇所に橋架するようにガラス上に形成される。そして、ガラスをエッチングにより除去して開口部により空洞が形成される。
【特許文献１】特開２００２−３５９５３９号公報（第３頁−第４頁、第１図）
【特許文献２】特開２００２−３７４１４５号公報（第４頁−第５頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１の圧電薄膜共振器によると、空洞を形成するために基板の厚み分だけエッチングを行うためエッチング時間がかかる。このため、圧電薄膜共振器の製造工数が大きくなる問題があった。また、上記特許文献２の圧電薄膜共振器によると、空洞を形成するために開口部にガラスを充填する必要があり、製造工程が複雑で製造工数が大きくなる問題があった。
【０００７】
また、従来の圧電膜共振器は基板に垂直な方向に電極、圧電膜及び電極が積層され、チップサイズが約１ｍｍ×１ｍｍと大きくなるため小型化が求められる。
【０００８】
本発明は、製造工数を削減し、小型化を図ることのできる圧電薄膜共振器及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために本発明の圧電薄膜共振器は、対向する第１、第２電極間に圧電薄膜を配した振動部を備え、第１、第２電極間に電圧を印加して前記圧電薄膜を振動させる圧電薄膜共振器において、基板に形成した開口部内に第１、第２電極及び前記圧電薄膜を前記基板の表面に平行な方向に積層したことを特徴としている。
【００１０】
この構成によると、基板の表面に平行な方向に第１電極、圧電薄膜、第２電極を積層した振動部が開口部に橋架される。第１、第２電極間に電圧を印加すると振動部が基板の表面に平行な方向に振動する。
【００１１】
また本発明は、上記構成の圧電薄膜共振器において、前記圧電薄膜の厚みが異なる複数の前記振動部を設けたことを特徴としている。この構成によると、一の振動部と他の振動部とが異なる共振周波数を有する。
【００１２】
また本発明は、上記構成の圧電薄膜共振器において、第１、第２電極に接続される高周波回路を前記基板上に設けたことを特徴としている。この構成によると、高周波回路により第１、第２電極間に電圧を印加して振動部が振動する。
【００１３】
また本発明の圧電薄膜共振器の製造方法は、基板上に凹部を形成する凹部形成工程と、前記凹部の側壁に第１電極を成膜する第１電極成膜工程と、第１電極上に圧電薄膜を積層する圧電薄膜成膜工程と、前記圧電薄膜上に第２電極を積層する第２電極成膜工程と、第１、第２電極及び前記圧電薄膜の下方の前記基板と第１電極に隣接した側方の前記基板とを除去する除去工程とを備えたことを特徴としている。
【００１４】
この構成によると、凹部形成工程でエッチング等により基板上に凹部が形成される。第１電極成膜工程では斜めスパッタ等により凹部の側壁に第１電極が成膜される。圧電薄膜成膜工程では斜めスパッタ等により第１電極上に圧電薄膜が積層される。第２電極成膜工程では斜めスパッタ等により圧電薄膜上に第２電極が積層される。これにより、第１、第２電極間に圧電薄膜が配された積層膜が形成される。除去工程では積層膜に接する下方と側方の基板がエッチング等により除去される。これにより、凹部を含む開口部が基板に形成され、開口部内に積層膜から成る振動部が橋架される。各成膜工程で基板表面や凹部の底面等に付着した薄膜を除去するエッチング工程を設けてもよい。
【００１５】
また本発明は、上記構成の圧電薄膜共振器の製造方法において、第１、第２電極成膜工程及び前記圧電薄膜成膜工程は斜めスパッタにより成膜を行うとともに、前記凹部形成工程及び前記除去工程は前記基板をエッチングすることを特徴としている。
【００１６】
また本発明は、上記構成の圧電薄膜共振器の製造方法において、前記凹部の対向する側壁にそれぞれ第１、第２電極及び前記圧電薄膜を積層したことを特徴としている。この構成によると、斜めスパッタ等により凹部の一の側壁に第１の振動部が形成される。基板の向きを基板の垂線を軸に１８０゜回転して斜めスパッタ等により該側壁に対向した側壁に第２の振動部が形成される。
【００１７】
また本発明は、上記構成の圧電薄膜共振器の製造方法において、前記凹部を複数設け、各前記凹部の側壁にそれぞれ第１、第２電極及び前記圧電薄膜を積層したことを特徴としている。この構成によると、複数の凹部の側壁に振動部が形成される。振動部は凹部の同じ側の側壁に形成してもよく、異なる側の側壁に形成してもよい。
【００１８】
また本発明は、上記構成の圧電薄膜共振器の製造方法において、隣接する前記凹部の互いに近い側の側壁に第１、第２電極及び前記圧電薄膜を積層したことを特徴としている。
【発明の効果】
【００１９】
本発明の圧電薄膜共振器によると、第１、第２電極及び圧電薄膜を基板の表面に平行な方向に積層した振動部を基板の開口部内に備えるので、振動部の振動方向に空洞を簡単に形成することができる。従って、圧電薄膜共振器の製造工数を削減することができる。また、第１、第２電極及び圧電薄膜は数μｍオーダーで形成されるため、圧電薄膜の厚み方向の圧電薄膜共振器の幅が狭くなる。これにより、従来よりも圧電薄膜共振器の平面方向の小型化を図ることができる。
【００２０】
また本発明の圧電薄膜共振器によると、圧電薄膜の厚みが異なる複数の振動部を設けたので、複数の周波数帯を遮断できる圧電薄膜共振器を簡単に形成することができる。
【００２１】
また本発明の圧電薄膜共振器によると、高周波回路を基板上に設けたので圧電薄膜共振器を搭載する装置の小型化を図ることができる。
【００２２】
また本発明の圧電薄膜共振器の製造方法によると、基板に設けた凹部の側壁に成膜される第１電極上に圧電薄膜及び第２電極を積層し、除去工程で第１、第２電極及び圧電薄膜の下方の基板と第１電極に隣接した側方の基板とを除去するので、第１、第２電極間に圧電薄膜を配した振動部の振動方向に空洞を簡単に短時間で形成することができる。従って、圧電薄膜共振器の製造工数を削減することができる。
【００２３】
また、振動部を構成する積層膜の成膜前に凹部を形成するため、積層膜の浸食防止を考慮することなく基板の加工速度の早い条件で凹部を形成することができる。これにより、凹部を短時間で形成して空洞を形成する時間を更に短縮することができ、圧電薄膜共振器の製造工数をより削減することができる。
【００２４】
また本発明の圧電薄膜共振器の製造方法によると、第１、第２電極成膜工程及び圧電薄膜成膜工程は斜めスパッタにより成膜を行うので、凹部の側壁に簡単に成膜することができる。また、凹部形成工程及び除去工程は基板をエッチングするので、簡単に開口部を形成することができる。
【００２５】
また本発明の圧電薄膜共振器の製造方法によると、凹部の対向する側壁にそれぞれ第１、第２電極及び圧電薄膜を積層したので、複数の振動部を簡単に形成することができる。
【００２６】
また本発明の圧電薄膜共振器の製造方法によると、凹部を複数設け、各凹部の側壁にそれぞれ第１、第２電極及び圧電薄膜を積層したので、複数の振動部を簡単に形成することができる。
【００２７】
また本発明の圧電薄膜共振器の製造方法によると、隣接する凹部の互いに近い側の側壁に第１、第２電極及び圧電薄膜を積層したので、複数の振動部間の距離を近くすることができる。従って、複数の振動部を備えた圧電薄膜共振器を更に小型化することができる。
【発明を実施するための最良の形態】
【００２８】
以下に本発明の実施形態を図面を参照して説明する。図１は第１実施形態の圧電薄膜共振器を示す斜視図である。圧電薄膜共振器１はシリコンから成る基板２の表面に有底の開口部２ａが形成されている。開口部２ａ内には開口部２ａの内周面に橋架される振動部６が設けられる。
【００２９】
振動部６は第１電極３、圧電薄膜４、第２電極５が基板２の表面に平行な方向に積層されている。第１、第２電極３、５はモリブデン等の金属から成り、圧電薄膜４は窒化アルミニウム等の圧電材料から成っている。第１電極３の両端の基板２表面には第１電極３に導通する端子３ａ、３ｂが設けられる。第２電極５の両端の基板２表面には第２電極５に導通する端子５ａ、５ｂが設けられる。
【００３０】
上記構成の圧電薄膜共振器１において、端子３ａ、３ｂ、５ａ、５ｂに接続される高周波ＩＣ回路（不図示）により高周波電圧が第１、第２電極３、５に印加される。これにより、圧電薄膜４中にバルク縦音波が伝わって振動部６が振動する。その結果、圧電薄膜４の共振周波数を境に高周波側または低周波側の信号を遮断するバンドパスフィルタが構成される。
【００３１】
図２〜図１２は圧電薄膜共振器１の製造工程を示している。図２、図３は凹部形成工程を示す平面図及び側面断面図である。凹部形成工程はシリコンから成る基板２上にレジストをパターニングし、エッチングによって凹部２ｂ、２ｃを隣接して形成する。レジストは凹部２ｂ、２ｃ形成後に除去される。エッチング液として水酸化カリウムの水溶液等が使用される。エッチングにより凹部２ｂ、２ｃには基板２の表面に対して垂直な側壁が形成される。
【００３２】
イオンミリング等によるドライエッチングにより凹部２ｂ、２ｃを形成してもよい。また、エッチングによる凹部２ｂ、２ｃの深さＤは、後述する斜めスパッタによって電極材料や圧電材料が凹部２ｂ、２ｃの底面に付着しないような最適な値が選択される。
【００３３】
図４、図５は第１電極形成工程を示す平面図及び側面断面図である。第１電極形成工程はモリブデン等の電極材料のターゲットに対向する位置に対して傾斜角αだけ基板２を傾斜して配置し、矢印Ａの方向から電極材料を斜めスパッタする。これにより、凹部２ｂの側壁２ｄに第１電極３が形成される。
【００３４】
この時、矢印Ａの方向から電極材料が飛来するため側壁２ｄに対向する側壁２ｇには電極材料が付着しない。また、凹部２ｂ、２ｃの深さＤを適切に選択することにより、斜めスパッタをしても側壁２ｇが陰となって凹部２ｂ、２ｃの底面に電極材料が付着しないようになっている。凹部２ｃをマスク（不図示）で覆って凹部２ｃ内に電極材料が形成されないようにしてもよい。後述する圧電薄膜４や第２電極５の成膜時においても同様である。尚、本実施形態では凹部２ｃ内に使用可能な振動部を形成しないため、凹部２ｃ内に電極材料や圧電材料が付着したままでもよい。
【００３５】
図６は第１電極端子形成工程を示す平面図である。第１電極端子形成工程は基板２の表面をパターニングし、エッチングにより第１電極３の端子３ａ、３ｂを形成する。エッチング液として硝酸と硫酸とを混合した水溶液等が用いられる。イオンミリングによるドライエッチングを行ってもよい。
【００３６】
凹部２ｂの幅Ｗが狭く、前述の図４、図５に示す第１電極形成工程で傾斜角αが小さい場合は、基板２の表面に付着する電極材料の膜厚が大きくなる。この時、基板２表面の電極材料のエッチングと同時に第１電極３がエッチングされないように凹部２ｂ内にはレジストが充填される。これによって凹部２ｂ内はエッチングされないため、凹部２ｂの底面２ｆに電極材料が付着しないように傾斜角α、深さＤが選択されている。
【００３７】
第１電極形成工程で基板２の傾斜角αが大きい場合は、基板２の表面に付着する電極材料の膜厚が小さい。これにより、凹部２ｂ内にレジストを充填しなくても端子３ａ、３ｂを形成する際に第１電極３のエッチング量が少ないため所定の膜厚を保持することができる。例えば、傾斜角αを７５゜以上にすると、基板２の表面の膜厚が側壁２ｄの膜厚の約１／４以下に形成される。これにより、第１電極端子形成工程で凹部２ｂ内にレジストを充填しなくてもよい。また、凹部２ｂ内にレジストを充填しないので、凹部２ｂの底面に電極材料が付着しても、第１電極形成工程で凹部２ｂの底面の電極材料を除去することができる。
【００３８】
図７、図８は圧電薄膜形成工程を示す平面図及び側面断面図である。圧電薄膜形成工程は第１電極形成工程と同様に、窒化アルミニウム等の圧電材料のターゲットに対向する位
置に対して基板２を傾斜して配置し、圧電材料を斜めスパッタする。これにより、第１電極３上に圧電薄膜４が積層される。基板２の表面に付着した圧電材料は第１電極端子形成工程と同様にエッチングにより除去される。エッチング液としてフッ化水素の水溶液等が用いられる。
【００３９】
図９は第２電極形成工程を示す側面断面図である。第２電極形成工程は第１電極形成工程と同様に、モリブデン等の電極材料のターゲットに対向する位置に対して基板２を傾斜して配置し、電極材料を斜めスパッタする。これにより、圧電薄膜４上に第２電極５が積層される。
【００４０】
図１０は第２電極端子形成工程を示す平面図である。第２電極端子形成工程は第１電極端子形成工程と同様に基板２の表面をパターニングし、エッチングにより第２電極５の端子５ａ、５ｂを形成する。エッチング液として硝酸と硫酸を混合した水溶液等が用いられる。イオンミリングによるドライエッチングを行ってもよい。
【００４１】
図１１、図１２は除去工程を示す平面図及び側面断面図である。除去工程は凹部２ｂ、２ｃ間を露出して凹部２ｂ、２ｃの周囲をレジスト７で覆い、基板２をエッチングする。これにより、第１、第２電極３、５及び圧電薄膜４に接した下方の基板２と、第１電極３に隣接した側方の基板２とが除去される。その結果、第１、第２電極３、５及び圧電薄膜４の積層膜から成る振動部６の周囲に振動部６が振動可能な開口部２ａが形成される。そして、レジスト７を除去して前述の図１に示す圧電薄膜共振器１が得られる。
【００４２】
本実施形態によると、第１、第２電極３、５及び圧電薄膜４を基板２の表面に平行な方向に積層した振動部６を基板２の開口部２ａ内に備えるので、振動部６の振動方向に空洞を簡単に形成することができる。従って、圧電薄膜共振器１の製造工数を削減することができる。また、第１、第２電極３、５及び圧電薄膜４は数μｍオーダーで形成されるため、圧電薄膜４の厚み方向の圧電薄膜共振器１の幅が狭くなる。これにより、従来よりも圧電薄膜共振器１の平面方向の小型化を図ることができる。
【００４３】
また、基板２に設けた凹部２ｂの側壁２ｄに成膜される第１電極３上に圧電薄膜４及び第２電極５を積層し、除去工程で第１、第２電極３、５及び圧電薄膜４の下方の基板２と第１電極３に隣接した側方の基板２とを除去するので、第１、第２電極３、５間に圧電薄膜４を配した振動部６の振動方向に空洞を簡単に短時間で形成することができる。従って、圧電薄膜共振器１の製造工数を削減することができる。
【００４４】
また、振動部６を構成する積層膜（３、４、５）の成膜前に凹部２ｂを形成するため、積層膜の浸食防止を考慮することなく基板２の加工速度の早い条件のエッチング液や温度を使用して凹部２ｂを形成することができる。これにより、凹部２ｂを短時間で形成して空洞を形成する時間を更に短縮することができ、圧電薄膜共振器１の製造工数をより削減することができる。
【００４５】
尚、本実施形態において、凹部２ｃを設けなくてもよい。この時、除去工程で凹部２ｂの側壁２ｄから所定距離離れた部分を露出してパターニングし、エッチングにより基板２が除去される。
【００４６】
次に、図１３は第２実施形態の圧電薄膜共振器を示す斜視図である。説明の便宜上、前述の図１〜図１２に示す第１実施形態と同様の部分は同一の符号を付している。本実施形態の圧電薄膜共振器１０は基板２に設けた有底の開口部２ａの内周面に橋架される複数の振動部６、１６が並設されている。その他の部分は第１実施形態と同様である。
【００４７】
振動部６は第１実施形態と同様であり、第１電極３、圧電薄膜４、第２電極５が基板２の表面に平行な方向に積層されている。第１電極３の両端の基板２表面には第１電極３に導通する端子３ａ、３ｂが設けられる。第２電極５の両端の基板２表面には第２電極５に導通する端子５ａ、５ｂが設けられる。
【００４８】
振動部１６は第１電極１３、圧電薄膜１４、第２電極１５が基板２の表面に平行な方向に積層されている。第１電極１３の両端の基板２表面には第１電極１３に導通する端子１３ａ、１３ｂが設けられる。第２電極１５の両端の基板２表面には第２電極１５に導通する端子１５ａ、１５ｂが設けられる。圧電薄膜１４は圧電薄膜４よりも膜厚が厚くなっている。振動部１６の各薄膜の材質は振動部６と同一である。
【００４９】
上記構成の圧電薄膜共振器１０において、端子３ａ、３ｂ、５ａ、５ｂに接続される高周波ＩＣ回路（不図示）により高周波電圧が振動部６の第１、第２電極３、５に印加される。また、高周波ＩＣ回路（不図示）により端子１３ａ、１３ｂ、１５ａ、１５ｂを介して高周波電圧が振動部１６の第１、第２電極１３、１５に印加される。
【００５０】
これにより、圧電薄膜４、１４中にバルク縦音波が伝わって振動部６、１６が振動する。その結果、振動部６は圧電薄膜４の共振周波数を境に高周波側または低周波側の信号を遮断するバンドパスフィルタを構成する。振動部１６は圧電薄膜１４の共振周波数を境に高周波側または低周波側の信号を遮断するバンドパスフィルタを構成する。圧電薄膜４、１４は膜厚が異なるため共振周波数が異なる。従って、圧電薄膜共振器１０は複数の周波数帯を遮断できる。
【００５１】
図１４〜図２４は圧電薄膜共振器１０の製造工程を示している。基板２には前述の図２、図３に示す凹部形成工程により凹部２ｂ、２ｃが形成される。図１４、図１５は第１電極形成工程を示す平面図及び側面断面図である。第１電極形成工程はターゲットに対向する位置に対して傾斜角αだけ基板２を傾斜して配置し、矢印Ａの方向からモリブデン等の電極材料を斜めスパッタする。これにより、凹部２ｂの側壁２ｄに第１電極３が形成される。
【００５２】
次に、基板２の垂線を軸に１８０゜基板２を回転し、矢印Ｂの方向から電極材料を斜めスパッタする。これにより、凹部２ｃの側壁２ｅに第１電極１３が形成される。尚、第１電極３の成膜時には凹部２ｃをマスク（不図示）で覆い、第１電極１３の成膜時には凹部２ｂがマスク（不図示）で覆われる。後述する圧電薄膜４、１４、第２電極５、１５の成膜時においても同様である。これにより、凹部２ｂ、２ｃの側壁２ｇ、２ｈへの電極材料や圧電材料の付着が防止される。
【００５３】
尚、凹部２ｂ、２ｃの側壁２ｇ、２ｈに形成される電極材料や圧電材料によって使用可能な振動部を形成しない。このため、側壁２ｇ、２ｈに電極材料や圧電材料が付着したままでもよい。
【００５４】
図１６は第１電極端子形成工程を示す平面図である。第１電極端子形成工程は基板２の表面をパターニングし、エッチングにより第１電極３の端子３ａ、３ｂ及び第１電極１３の端子１３ａ、１３ｂを形成する。また、凹部２ｃ、２ｃの底面に電極材料が付着している場合は、基板２の表面と同時にエッチングして除去される。
【００５５】
図１７〜図２０は圧電薄膜形成工程を示す平面図及び側面断面図である。圧電薄膜形成工程は第１電極形成工程と同様に、ターゲットに対向する位置に対して基板２を傾斜して配置し、窒化アルミニウム等の圧電材料を斜めスパッタする。これにより、図１７、図１８に示すように第１電極１３上に圧電薄膜１４が積層される。
【００５６】
また、基板２の垂線を軸ぶ基板２を１８０゜回転して圧電材料を斜めスパッタし、第１電極３上に圧電薄膜４が積層される。圧電薄膜４と圧電薄膜１４とはスパッタ時間を可変することにより簡単に大きな厚み差を設け、共振周波数の差を大きくすることができる。従って、振動部６、１６（図１３参照）により数ＧＨｚ異なる周波数帯を遮断することができる。基板２の表面に付着した圧電材料は第１電極端子形成工程と同様にエッチングにより除去される。
【００５７】
図２１は第２電極形成工程を示す側面断面図である。第２電極形成工程は第１電極形成工程と同様に、ターゲットに対向する位置に対して基板２を傾斜して配置し、モリブデン等の電極材料を斜めスパッタする。これにより、圧電薄膜４上に第２電極５が積層される。また、基板２の垂線を軸に基板２を１８０゜回転して電極材料を斜めスパッタし、圧電薄膜１４上に第２電極１５が積層される。
【００５８】
図２２は第２電極端子形成工程を示す平面図である。第２電極端子形成工程は基板２の表面をパターニングし、エッチングにより第２電極５、１５の端子５ａ、５ｂ、１５ａ、１５ｂを形成する。
【００５９】
図２３、図２４は除去工程を示す平面図及び側面断面図である。除去工程は凹部２ｂ、２ｃ間を露出して凹部２ｂ、２ｃの周囲をレジスト７で覆い、基板２をエッチングする。これにより、第１、第２電極３、５及び圧電薄膜４の下方の基板２と、第１、第２電極１３、１５及び圧電薄膜１４の下方の基板２と、第１電極３、１３に隣接した側方の基板２とが除去される。その結果、凹部２ｂ、２ｃ内にそれぞれ形成された積層膜の周囲に開口部２ａが形成される。そして、レジスト７を除去して前述の図１３に示す圧電薄膜共振器１０が得られる。
【００６０】
尚、第１電極３、１３に隣接する所定幅の基板２を除去し、空隙を介して第１電極３、１３に隣接する基板２を凹部２ｂ、２ｃ間に残してもよい。これにより、基板２には複数の開口部が形成される。
【００６１】
本実施形態によると、第１実施形態と同様の効果を得ることができる。加えて、複数の凹部２ｂ、２ｃを設け、各凹部２ｂ、２ｃの側壁２ｄ、２ｅにそれぞれ第１電極３、１３、圧電薄膜４、１４及び第２電極５、１５を積層したので、複数の振動部６、１６を簡単に形成することができる。
【００６２】
尚、本実施形態と同様の製造方法によって１つの凹部２ｂの対向する側壁２ｄ、２ｇ（図２１参照）に振動部６、１６を形成してもよい。また、振動部６、１６を隣接する凹部２ｂ、２ｃの互いに近い側の側壁２ｄ、２ｅに形成しているが、互いに離れた側２ｇ、２ｈ（図２１参照）に形成してもよく、同じ側の側壁２ｄ、２ｈに形成してもよい。
【００６３】
本実施形態のように隣接する凹部２ｂ、２ｃの互いに近い側の側壁２ｄ、２ｅに第１、電極３、１３、圧電薄膜４、１４及び第２電極５、１５を積層すると、複数の振動部６、１６間の距離を近くすることができる。従って、複数の振動部６、１６を備えた圧電薄膜共振器１０を更に小型化することができる。
【００６４】
次に、図２５は第３実施形態の圧電薄膜共振器１０を示す平面図である。説明の便宜上、前述の図１３〜図２４に示す第２実施形態と同様の部分には同一の符号を付している。本実施形態の圧電薄膜共振器２０は基板２に設けた開口部２ａに第２実施形態と同様の振動部６、１６を備えている。開口部２ａの側方には高周波ＩＣ回路８が基板２上に形成されている。振動部６の端子３ａ、３ｂ、５ａ、５ｂ及び振動部１６の端子１３ａ、１３ｂ、１５ａ、１５ｂはそれぞれ配線９により高周波ＩＣ回路８に接続される。
【００６５】
高周波ＩＣ回路８により端子３ａ、３ｂ、５ａ、５ｂを介して高周波電圧が振動部６の第１、第２電極３、５に印加される。また、高周波ＩＣ回路８により端子１３ａ、１３ｂ、１５ａ、１５ｂを介して高周波電圧が振動部１６の第１、第２電極１３、１５に印加される。これにより、圧電薄膜共振器２０は複数の周波数帯を遮断できる。
【００６６】
本実施形態によると、第１、第２実施形態と同様の効果を得ることができる。加えて、高周波ＩＣ回路８を基板２上に設けたので圧電薄膜共振器２０を搭載する装置の小型化を図ることができる。
【産業上の利用可能性】
【００６７】
本発明によると、対向する電極間に圧電薄膜を有する圧電薄膜共振器及びその製造方法に利用することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の第１実施形態の圧電薄膜共振器を示す斜視図
【図２】本発明の第１実施形態の圧電薄膜共振器の凹部形成工程を示す平面図
【図３】本発明の第１実施形態の圧電薄膜共振器の凹部形成工程を示す側面断面図
【図４】本発明の第１実施形態の圧電薄膜共振器の第１電極形成工程を示す平面図
【図５】本発明の第１実施形態の圧電薄膜共振器の第１電極形成工程を示す側面断面図
【図６】本発明の第１実施形態の圧電薄膜共振器の第１電極端子形成工程を示す平面図
【図７】本発明の第１実施形態の圧電薄膜共振器の圧電薄膜形成工程を示す平面図
【図８】本発明の第１実施形態の圧電薄膜共振器の圧電薄膜形成工程を示す側面断面図
【図９】本発明の第１実施形態の圧電薄膜共振器の第２電極形成工程を示す側面断面図
【図１０】本発明の第１実施形態の圧電薄膜共振器の第２電極端子形成工程を示す平面図
【図１１】本発明の第１実施形態の圧電薄膜共振器の除去工程を示す平面図
【図１２】本発明の第１実施形態の圧電薄膜共振器の除去工程を示す側面断面図
【図１３】本発明の第２実施形態の圧電薄膜共振器を示す斜視図
【図１４】本発明の第２実施形態の圧電薄膜共振器の第１電極形成工程を示す平面図
【図１５】本発明の第２実施形態の圧電薄膜共振器の第１電極形成工程を示す側面断面図
【図１６】本発明の第２実施形態の圧電薄膜共振器の第１電極端子形成工程を示す平面図
【図１７】本発明の第２実施形態の圧電薄膜共振器の圧電薄膜形成工程を示す平面図
【図１８】本発明の第２実施形態の圧電薄膜共振器の圧電薄膜形成工程を示す側面断面図
【図１９】本発明の第２実施形態の圧電薄膜共振器の圧電薄膜形成工程を示す平面図
【図２０】本発明の第２実施形態の圧電薄膜共振器の圧電薄膜形成工程を示す側面断面図
【図２１】本発明の第２実施形態の圧電薄膜共振器の第２電極形成工程を示す側面断面図
【図２２】本発明の第２実施形態の圧電薄膜共振器の第２電極端子形成工程を示す平面図
【図２３】本発明の第２実施形態の圧電薄膜共振器の除去工程を示す平面図
【図２４】本発明の第２実施形態の圧電薄膜共振器の除去工程を示す側面断面図
【図２５】本発明の第３実施形態の圧電薄膜共振器を示す平面図
【符号の説明】
【００６９】
１、１０、２０  圧電薄膜共振器
２    基板
２ａ  開口部
２ｂ、２ｃ  凹部
２ｄ、２ｅ、２ｇ、２ｈ  側壁
３、１３  第１電極
３ａ、３ｂ、５ａ、５ｂ、１３ａ、１３ｂ、１５ａ、１５ｂ  端子
４    圧電薄膜
５、１５  第２電極
８    高周波ＩＣ回路
【図１】
2007281670.tif 000003
【図２】
2007281670.tif 000004
【図３】
2007281670.tif 000005
【図４】
2007281670.tif 000006
【図５】
2007281670.tif 000007
【図６】
2007281670.tif 000008
【図７】
2007281670.tif 000009
【図８】
2007281670.tif 000010
【図９】
2007281670.tif 000011
【図１０】
2007281670.tif 000012
【図１１】
2007281670.tif 000013
【図１２】
2007281670.tif 000014
【図１３】
2007281670.tif 000015
【図１４】
2007281670.tif 000016
【図１５】
2007281670.tif 000017
【図１６】
2007281670.tif 000018
【図１７】
2007281670.tif 000019
【図１８】
2007281670.tif 000020
【図１９】
2007281670.tif 000021
【図２０】
2007281670.tif 000022
【図２１】
2007281670.tif 000023
【図２２】
2007281670.tif 000024
【図２３】
2007281670.tif 000025
【図２４】
2007281670.tif 000026
【図２５】
2007281670.tif 000027