(57)【要約】【課題】駆動回路を有する電極基板上に新たなトランジスタを付加することなく簡単な構成で、電源オフ時に全段のシフトレジスタの出力信号を確実にアクティブ状態にする。【解決手段】表示駆動装置２０Ａにおいて、入力信号が入力される入力端子、第１電源電圧が入力される第１電圧電極、第１クロック信号が入力される第１クロック端子及び出力信号が出力される出力端子をそれぞれ有する複数段のシフトレジスタ１２、１３と、電源オフに応じて、第１段のシフトレジスタの入力端子、全段のシフトレジスタの第１電圧電極及び第１クロック端子に対し、出力信号をアクティブ状態にするための電圧を供給する供給回路２０とを備える。【選択図】図２
2007286266.tif 000002
【特許請求の範囲】
【請求項１】
出力信号が出力される出力端子と第１電圧が入力される第１電圧電極とを電気的に接続する導電パスに設けられ、制御電極を有する第１のトランジスタと、前記出力端子と第１クロック信号が入力される第１クロック端子とを電気的に接続する導電パスに設けられ、入力信号が入力される入力端子への導通パス又は第２電圧が入力される第２電圧電極への導通パスに電気的に接続された制御電極を有する第２のトランジスタと、前記第２のトランジスタの前記制御電極と前記入力端子との間の導通パス又は前記第２のトランジスタの前記制御電極と前記第２電圧電極との間の導通パスに設けられ、前記入力端子への導通パスに電気的に接続された制御電極を有する第３のトランジスタと、前記第１のトランジスタの前記制御電極と前記第１電圧電極とを電気的に接続する導通パスに設けられ、前記入力端子への導通パスに電気的に接続された制御電極を有する第４のトランジスタとをそれぞれ有する複数段のシフトレジスタと、
電源オフに応じて、第１段の前記シフトレジスタの前記入力端子、全段の前記シフトレジスタの前記第１電圧電極及び前記第１クロック端子に対し、前記出力信号をアクティブ状態にするための電圧を供給する供給回路と、
を備えることを特徴とする表示駆動装置。
【請求項２】
前記複数のシフトレジスタは、
前記第１のトランジスタの前記制御電極と第２クロック信号が入力される第２クロック端子とを電気的に接続する導電パス又は前記第１のトランジスタの前記制御電極と前記第２電圧電極との間の導通パスに設けられ、前記第２クロック端子への導通パスに電気的に接続された制御電極を有する第５のトランジスタと、
前記第２のトランジスタの前記制御電極と前記第１電圧電極とを電気的に接続する導通パスに設けられ、前記第１のトランジスタの前記制御電極への導通パスに電気的に接続された制御電極を有する第６のトランジスタと、
をそれぞれ具備しており、
前記供給回路は、電源オフに応じて、前記第２クロック端子に対し、前記出力信号をアクティブ状態にするための電圧を供給することを特徴とする請求項１に記載の表示駆動装置。
【請求項３】
前記複数のシフトレジスタは、
前記第２のトランジスタの前記制御電極と前記第１電圧電極とを電気的に接続する導通パスに設けられ、前記第１のトランジスタの前記制御電極への導通パスに電気的に接続された制御電極を有する第６のトランジスタと、
前記第１のトランジスタの前記制御電極と前記第１電圧電極とを電気的に接続する導通パスに設けられ、前記第２のトランジスタの前記制御電極への導通パスに電気的に接続された制御電極を有する第７のトランジスタと、
前記第１のトランジスタの前記制御電極と前記第２電圧電極とを電気的に接続する導電パスに設けられ、前記第２電圧電極への導通パスに電気的に接続された制御電極を有する第８のトランジスタと、
をそれぞれ具備しており、
前記供給回路は、電源オフに応じて、前記第２クロック端子に対し、前記出力信号をアクティブ状態にするための電圧を供給することを特徴とする請求項１に記載の表示駆動装置。
【請求項４】
請求項１乃至３のいずれか一に記載の表示駆動装置と、
前記表示駆動装置により駆動される表示部と、
を備えることを特徴とする平面表示装置。
【請求項５】
出力信号が出力される出力端子と第１電圧が入力される第１電圧電極とを電気的に接続する導電パスに設けられ、前記第１電極との導電パスに電気的に接続された制御電極を有する第１のトランジスタと、前記出力端子と第１クロック信号が入力される第１クロック端子とを電気的に接続する導電パスに設けられ、入力信号が入力される入力端子への導通パス又は第２電圧が入力される第２電圧電極への導通パスに電気的に接続された制御電極を有する第２のトランジスタと、前記第２のトランジスタの前記制御電極と前記入力端子との間の導通パス又は前記第２のトランジスタの前記制御電極と前記第２電圧電極との間の導通パスに設けられ、前記入力端子への導通パスに電気的に接続された制御電極を有する第３のトランジスタと、前記第１のトランジスタの前記制御電極と前記第１電圧電極とを電気的に接続する導通パスに設けられ、前記入力端子への導通パスに電気的に接続された制御電極を有する第４のトランジスタとをそれぞれ有する複数段のシフトレジスタの第１段の前記シフトレジスタの前記入力端子、全段の前記シフトレジスタの前記第１電圧電極及び前記第１クロック端子に対し、電源オフに応じて、前記トランジスタをオン状態にするための電圧を供給することを特徴とする表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示駆動装置、この表示駆動装置を備える平面表示装置及び表示駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置に代表される平面表示装置は、薄型、軽量かつ低消費電力であることから、各種機器の表示装置として用いられている。中でも、画素毎にトランジスタを配置したアクティブマトリクス型液晶表示装置は、ノート型パソコンや携帯型情報端末の表示装置として普及している。また、従来の液晶表示装置に用いられていたアモルファスシリコンを材料とするトランジスタに比べ、電子移動度が高いポリシリコンによる薄膜トランジスタを比較的低温のプロセスで形成する技術が確立されており、液晶表示装置に用いるトランジスタの小型化が可能になっている。これにより、複数の走査線と複数の信号線が交差する部分に画素トランジスタを配置した画素部と、各画素トランジスタを各走査線及び信号線を介して駆動する駆動回路とを同一の製造プロセスによって電極基板上に一体的に形成することができる。また、それらの駆動回路に各種の信号を供給する供給回路は、走査線駆動回路及び信号線駆動回路が設けられた電極基板の外部に設けられており、外部回路として機能する。
【０００３】
平面表示装置の駆動回路としては、複数の走査線にパルスを出力する走査線駆動回路と、複数の信号線にパルスを出力する信号線駆動回路とが挙げられる。各駆動回路は電気的に縦列に接続された複数のシフトレジスタをそれぞれ備えている。各シフトレジスタは、入力回路、出力回路及びリセット回路を有しており、入力回路に入力されたパルスの位相をシフトさせ、そのパルスを出力回路から出力する（例えば、特許文献１又は特許文献２参照）。また、シフトレジスタは、製造工程を短縮し低コスト化を実現するために、ｐＭＯＳ又はｎＭＯＳのいずれか一方のトランジスタだけを用いて構成されることが多い。
【０００４】
例えば、図１２に示すように、走査線駆動回路を構成するシフトレジスタＳＲ１０１（ｎ）は、出力回路１０１、入力回路１０２、リセット回路１０３及び全ての走査線を強制的にオンさせるＧＯＮ回路１０４により構成されている。このシフトレジスタＳＲ１０１（ｎ）は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３が入力されるクロック端子１１１、１１２、入力信号ＩＮが入力される入力端子１１３及び出力信号ＯＵＴが出力される出力端子１１４を備えている。
【０００５】
出力回路１０１は、トランジスタＴ１０１及びトランジスタＴ１０２により構成されている。トランジスタＴ１０１のソースは、第１電圧電極１１５に電気的に接続されており、そのドレインは出力端子１１４に電気的に接続されている。また、トランジスタＴ１０２のソースは、出力端子１１４に電気的に接続されており、そのドレインはクロック端子１１１に電気的に接続されている。第１電圧電極１１５には、ハイレベルの電源電圧ＶＤＤが供給される。
【０００６】
入力回路１０２は、トランジスタＴ１０３及びトランジスタＴ１０４により構成されている。トランジスタＴ１０３のソースは、トランジスタＴ１０２の制御電極（ゲート）に電気的に接続されており、そのドレイン及び制御電極（ゲート）は入力端子１１３に電気的に接続されている。また、トランジスタＴ１０４のソースは、第１電圧電極１１５に電気的に接続されており、そのドレインはトランジスタＴ１０１の制御電極（ゲート）に電気的に接続されており、その制御電極（ゲート）は、入力端子１１３に電気的に接続されている。ここでは、トランジスタＴ１０１の制御電極への導通パス（導通経路）をノードｎ１と表し、トランジスタＴ１０２の制御電極への導通パスをノードｎ２と表す。
【０００７】
リセット回路１０３は、トランジスタＴ１０５及びトランジスタＴ１０６により構成されている。トランジスタＴ１０５のソースは、トランジスタＴ１０１の制御電極に電気的に接続されており、そのドレイン及び制御電極（ゲート）はクロック端子１１２に電気的に接続されている。また、トランジスタＴ１０６のソースは、第１電圧電極１１５に電気的に接続されており、そのドレインは、トランジスタＴ１０２の制御電極に電気的に接続されており、その制御電極（ゲート）は、トランジスタＴ１０１の制御電極に電気的に接続されている。
【０００８】
ＧＯＮ回路１０４はトランジスタＴ１０７及びトランジスタＴ１０８により構成されている。トランジスタＴ１０７のソースは、第１電圧電極１１５に電気的に接続されており、そのドレインはトランジスタＴ１０１の制御電極に電気的に接続されており、その制御電極（ゲート）は、制御信号として強制オン信号ＧＯＮが入力される制御信号線１１６に電気的に接続されている。また、トランジスタＴ１０８のソースは、トランジスタＴ１０２の制御電極に電気的に接続されており、そのドレインは第２電圧電極１１７に電気的に接続されており、その制御電極（ゲート）は、制御信号線１１６に電気的に接続されている。
【０００９】
ここで、ＧＯＮ回路１０４を備えていない構成の走査線駆動回路においては、平面表示装置の電源がオフ（ＯＦＦ）されると、その出力はハイインピーダンスとなる。走査線は、電源ＯＦＦ時の選択段を除いて全てＶＤＤ電位（ＶＤＤレベル）を保持するが、保持した電圧ＶＤＤが徐々に走査線駆動回路及び供給回路のリーク電流により放電されていくため、最終的にＧＮＤ電位となる。ところが、走査線駆動回路の出力がＧＮＤ電位とほぼ同電位となるまでには、かなりの時間（数秒程度）を要するため、画素トランジスタはＯＦＦ状態を保ち続け、各画素は直前の電位を保持したままとなる。その後、画素電位は、画素トランジスタ、信号線駆動回路及び供給回路のリーク電流により徐々に放電され、最終的にＧＮＤ電位となる。
【００１０】
同様に、対向電極Ｖｃｏｍも供給回路のリーク電流により徐々に放電されて、最終的にＧＮＤ電位となるが、画素電位が対向電極Ｖｃｏｍとほぼ同電位になるまでには、かなりの時間（数秒程度）を要するため、直前の表示画面が徐々に消えていくという挙動をとる。この時間は人間の目にとって比較的長い時間であるため、言い換えると、十分に視認可能な時間であるため、電源ＯＦＦ時、直前の表示画面がホールドされて徐々に消えていくように見えるという問題がある。
【００１１】
このようにして発生する電源ＯＦＦ時の表示画面の残像を速やかに消去するためには、図１３に示すように、電源ＯＦＦとほぼ同時に、走査線駆動回路の各出力信号ＯＵＴを全てローレベルとし、画素トランジスタを全てオン状態にすると同時に、信号線駆動回路の各出力信号ＯＵＴ、すなわちアナログスイッチ制御信号（ＡＳＷ制御信号）も全てローレベルとし、信号線駆動回路から信号線にＶｃｏｍ信号を入力する。このような対策を行えば、電源ＯＦＦと同時にＶｃｏｍ電位と同じ電位（ノーマリーホワイトの場合、白電位）が各画素に書き込まれるため、ＯＦＦ残像は発生しなくなる。これを実現するため、ＧＯＮ回路１０４が設けられている。ＧＯＮ回路１０４は、電源ＯＦＦ時にシフトレジスタＳＲ１０１（ｎ）の出力信号ＯＵＴを全てローレベルにする回路である。
【００１２】
ここで、走査線駆動回路の各出力信号ＯＵＴを全てローレベルにするための走査線駆動回路の動作について説明する。信号線駆動回路も基本的に同様な動作を行う。
【００１３】
図１４に示すように、通常、液晶表示装置の電源（電源スイッチ）がＯＮである状態（電源ＯＮ時）では、走査線駆動回路の電源電圧ＶＤＤはハイレベルであり、電源電圧ＶＳＳはローレベルであり、クロック信号ＣＫ１〜ＣＫ３及びスタート信号ＳＴＰはハイレベル及びローレベルを繰り返し、強制オン信号ＧＯＮはハイレベルである。これらの信号は、供給回路から走査線駆動回路に入力されている。
【００１４】
時刻ｔ１において、液晶表示装置の電源がＯＦＦされると（電源ＯＦＦ時）、強制オン信号ＧＯＮはローレベルになり、クロック信号ＣＫ１〜ＣＫ３及びスタート信号ＳＴＰはハイレベルになる。強制オン信号ＧＯＮがローレベルになると、全てのシフトレジスタＳＲ１０１（ｎ）のステージ（段）において、トランジスタＴ１０７及びトランジスタＴ１０８がオンになり（図１２参照）、ノードｎ１はハイレベルになり、ノードｎ２はローレベルになり、出力端子１１４にクロック端子１１１からハイレベルのクロック信号ＣＫ１〜ＣＫ３（図１２では、クロック信号ＣＫ１）が供給されるため、出力信号ＯＵＴはハイレベルになる。これにより、全ての走査線はハイレベルになる。
【００１５】
時刻ｔ２において、ノードｎ２が十分ローレベルになった後に、クロック信号ＣＫ１〜ＣＫ３がローレベルになる。クロック信号ＣＫ１〜ＣＫ３がローレベルになると、全てのシフトレジスタＳＲ１０１（ｎ）において、ブートストラップが働き、ノードｎ２はＬＬレベル（ローレベルよりさらに低い電圧レベル）になり、出力信号ＯＵＴはローレベル（アクティブ状態）になる。これにより、全ての走査線がローレベルになる。
【００１６】
このようにして、走査線駆動回路の各出力信号ＯＵＴが全てローレベルになり、全ての画素トランジスタがオン状態になる。同様にして、信号線駆動回路の各出力信号ＯＵＴ、すなわち、各アナログスイッチ制御信号を全てローレベルとし、各信号線にそれぞれ接続されている各アナログスイッチをＯＮし、各アナログスイッチに接続されている映像信号線（ＤＡＴＡ線）にＶｃｏｍ信号を供給することによって、画素電位がＶｃｏｍ電位と同じになり、各画素に白電位（ノーマリーホワイトの場合）が書き込まれるため、ＯＦＦ残像は発生しなくなる。
【特許文献１】特開２００３−３４６４９２号公報
【特許文献２】特開２００２−３１３０９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、前述したような動作は、時刻ｔ１において強制オン信号ＧＯＮをローレベルにしてから、時刻ｔ２においてクロック信号ＣＫ１〜ＣＫ３及びスタート信号ＳＴＰをローレベルにするという２段階の作業を必要とする。これは、ノードｎ２にローレベルを書き込む時間が十分にないと、ブートストラップが機能せず、出力信号ＯＵＴが十分なローレベルにならないためである。さらに、時刻ｔ１〜ｔ２の間では、クロック信号ＣＫ１〜ＣＫ３をハイレベルにしておく必要がある。これらの動作を電源ＯＦＦ後に行わなければならないため、供給回路の構成は複雑になってしまう。また、電極基板上（パネル内部）にＧＯＮ回路１０４、すなわちトランジスタＴ１０７及びＴ１０８を設けなければならないため、電極基板上の駆動回路の構成も複雑になり、歩留りの悪化や消費電力の増加等を招いてしまう。
【００１８】
本発明は、上記に鑑みてなされたものであり、その目的は、駆動回路を有する電極基板上に新たなトランジスタを付加することなく簡単な構成で、電源オフ時に全段のシフトレジスタの出力信号を確実にアクティブ状態にすることができる表示駆動装置、平面表示装置及び表示駆動方法を提供することである。
【課題を解決するための手段】
【００１９】
本発明の実施の形態に係る第１の特徴は、表示駆動装置において、出力信号が出力される出力端子と第１電圧が入力される第１電圧電極とを電気的に接続する導電パスに設けられ、制御電極を有する第１のトランジスタと、出力端子と第１クロック信号が入力される第１クロック端子とを電気的に接続する導電パスに設けられ、入力信号が入力される入力端子への導通パス又は第２電圧が入力される第２電圧電極への導通パスに電気的に接続された制御電極を有する第２のトランジスタと、第２のトランジスタの制御電極と入力端子との間の導通パス又は第２のトランジスタの制御電極と第２電圧電極との間の導通パスに設けられ、入力端子への導通パスに電気的に接続された制御電極を有する第３のトランジスタと、第１のトランジスタの制御電極と第１電圧電極とを電気的に接続する導通パスに設けられ、入力端子への導通パスに電気的に接続された制御電極を有する第４のトランジスタとをそれぞれ有する複数段のシフトレジスタと、電源オフに応じて、第１段のシフトレジスタの入力端子、全段のシフトレジスタの第１電圧電極及び第１クロック端子に対し、出力信号をアクティブ状態にするための電圧を供給する供給回路とを備えることである。
【００２０】
本発明の実施の形態に係る第１の特徴では、全段のシフトレジスタにおいて、電源オフ時に第１のトランジスタ及び第２のトランジスタが安定してオン状態になるので、全段のシフトレジスタの出力信号が確実にアクティブ状態になる。
【００２１】
本発明の実施の形態に係る第２の特徴は、平面表示装置において、前述の第１の特徴に係る表示駆動装置と、表示駆動装置により駆動される表示部とを備えることである。
【００２２】
本発明の実施の形態に係る第２の特徴では、前述の第１の特徴と同様の作用を奏する。
【００２３】
本発明の実施の形態に係る第３の特徴は、表示駆動方法において、出力信号が出力される出力端子と第１電圧が入力される第１電圧電極とを電気的に接続する導電パスに設けられ、第１電極との導電パスに電気的に接続された制御電極を有する第１のトランジスタと、出力端子と第１クロック信号が入力される第１クロック端子とを電気的に接続する導電パスに設けられ、入力信号が入力される入力端子への導通パス又は第２電圧が入力される第２電圧電極への導通パスに電気的に接続された制御電極を有する第２のトランジスタと、第２のトランジスタの制御電極と入力端子との間の導通パス又は第２のトランジスタの制御電極と第２電圧電極との間の導通パスに設けられ、入力端子への導通パスに電気的に接続された制御電極を有する第３のトランジスタと、第１のトランジスタの制御電極と第１電圧電極とを電気的に接続する導通パスに設けられ、入力端子への導通パスに電気的に接続された制御電極を有する第４のトランジスタとをそれぞれ有する複数段のシフトレジスタの第１段のシフトレジスタの入力端子、全段のシフトレジスタの第１電圧電極及び第１クロック端子に対し、電源オフに応じて、トランジスタをオン状態にするための電圧を供給することである。
【００２４】
本発明の実施の形態に係る第３の特徴では、前述の第１の特徴と同様の作用を奏する。
【発明の効果】
【００２５】
本発明によれば、電極基板上の内部回路に新たなトランジスタを付加することなく簡単な構成で、電源オフ時に全段のシフトレジスタの出力信号を確実にアクティブ状態にすることができる。
【発明を実施するための最良の形態】
【００２６】
本発明を実施するための最良の一形態について図１乃至図８を参照して説明する。本発明の実施の形態に係る平面表示装置は、例えばアクティブマトリックス型の液晶表示装置である。
【００２７】
図１に示すように、本発明の実施の形態に係る平面表示装置１は、複数の画素電極２を有する表示部３が設けられた第１電極基板４、表示部３に対向し画素電極２に対して電気的に相対する対向電極５が設けられた第２電極基板６、及び第１電極基板４と第２電極基板６との間にシール材７により設けられた表示層８等を備えている。ここで、平面表示装置１が液晶表示装置であるため、表示層８は、液晶材料により構成されている液晶層である。
【００２８】
図２に示すように、表示部３には、複数本の走査線Ｇ１、Ｇ２〜Ｇｎ（総称してＧｎとする）と複数本の信号線Ｓ１、Ｓ２〜Ｓｍ（総称してＳｍとする）が互いに交差するように設けられている。これらの各走査線Ｇｎと各信号線Ｓｍの各交差部には、画素トランジスタ９及び画素電極２が配置されている。ここで、画素トランジスタ９としては、例えばポリシリコン薄膜トランジスタを用いる。画素トランジスタ９のゲートは走査線Ｇｎに接続され、そのソースは信号線Ｓｍに接続され、そのドレインは画素電極２及び補助容量（図示せず）に接続されている。
【００２９】
第１電極基板４上には、表示部３を駆動する駆動回路として、走査線駆動回路１０及び信号線駆動回路１１が設けられている。表示部３、走査線駆動回路１０及び信号線駆動回路１１は、第１電極基板４上に同一の製造プロセスにより一体的に形成されている。
【００３０】
走査線駆動回路１０は垂直シフトレジスタ１２により構成されている。この垂直シフトレジスタ１２は、垂直クロック信号ＣＫＶに同期した垂直スタート信号ＳＴＶの位相を走査線Ｇｎに対して１段ずつシフトさせ、シフトさせた信号を垂直走査パルスとして出力する。垂直走査パルスの出力は、対応する走査線Ｇｎに供給される。
【００３１】
信号線駆動回路１１は、水平シフトレジスタ１３、映像信号ＤＡＴＡが入力される映像信号線１４、及び各信号線Ｓｍにそれぞれ接続された複数のアナログスイッチ１５により構成されている。水平シフトレジスタ１３は、水平クロック信号ＣＫＨに同期した水平スタート信号ＳＴＨの位相を信号線Ｓｍに対して１段ずつシフトさせ、シフトさせた信号を水平走査パルス、すなわちアナログスイッチ制御信号として各アナログスイッチ１５に出力する。各アナログスイッチ１５は、水平走査パルスに従って映像信号線１４に供給された映像信号ＤＡＴＡをサンプリングして信号線Ｓｍに出力する。
【００３２】
このような走査線駆動回路１０及び信号線駆動回路１１には、それらに各種の信号を供給する供給回路２０が接続されている。この供給回路２０は、第１電極基板４や第２電極基板６ではなく、それらの外部基板であるプリント基板（ＰＣＢ基板）等に設けられている。この供給回路２０は外部回路として機能し、走査線駆動回路１０及び信号線駆動回路１１と共に表示駆動装置２０Ａを構成する。
【００３３】
図３に示すように、供給回路２０は、ＤＣ／ＤＣコンバータ回路２１、電源切替回路２２、タイミングコントローラ２３及びレベルシフタ２４等を備えている。
【００３４】
ＤＣ／ＤＣコンバータ回路２１は、駆動用の電源として電源電圧ＶＤＤ（第１電圧）を生成するＶＤＤ生成回路２１ａ及び駆動用の電源として電源電圧ＶＳＳ（第２電圧）を生成するＶＳＳ生成回路２１ｂを備えている。このＤＣ／ＤＣコンバータ回路２１は、例えば、３Ｖの入力電圧からＶＤＤ生成回路２１ａにより１１．５Ｖの電源電圧ＶＤＤを生成し、さらにＶＳＳ生成回路２１ｂにより−５．５Ｖの電源電圧ＶＳＳを生成し、それらの電源電圧ＶＤＤ及び電源電圧ＶＳＳを垂直シフトレジスタ１２及び水平シフトレジスタ１３に供給する。
【００３５】
電源切替回路２２は、入力電圧を監視する入力電圧監視回路２２ａ、及びトランジスタ等により構成されている２つのスイッチＳＷ１、ＳＷ２を備えている。この電源切替回路２２は、入力電圧監視回路２２ａにより入力電圧を監視し、入力電圧に応じて２つのスイッチＳＷ１、ＳＷ２をオン／オフ制御する回路である。例えば、電源切替回路２２は、入力電圧が入力されている場合（電源ＯＮの場合）、電源電圧ＶＤＤをそのまま垂直シフトレジスタ１２及び水平シフトレジスタ１３に供給し、入力電圧が遮断された場合（電源ＯＦＦの場合）、電源電圧ＶＤＤに代えて電源電圧ＶＳＳを垂直シフトレジスタ１２及び水平シフトレジスタ１３に供給する。
【００３６】
タイミングコントローラ２３は、クロック信号ＣＫ１、ＣＫ２、ＣＫ３（図２中のＣＫＶ又はＣＫＨに相当する）及びスタート信号ＳＴＰ（図２中のＳＴＶ又はＳＴＨに相当する）を生成する回路である。このタイミングコントローラ２３は、入力電圧を監視する入力電圧監視回路２３ａを備えており、入力電圧監視回路２３ａにより入力電圧を監視し、入力電圧に応じてクロック信号ＣＫ１〜ＣＫ３及びスタート信号ＳＴＰの供給を制御する回路である。例えば、タイミングコントローラ２３は、入力電圧が入力されている場合（電源ＯＮの場合）、クロック信号ＣＫ１〜ＣＫ３及びスタート信号ＳＴＰをレベルシフタ２４に供給し、入力電圧が遮断された場合（電源ＯＦＦの場合）、グランド信号（ＧＮＤ信号）をレベルシフタ２４に供給する。
【００３７】
レベルシフタ２４は、タイミングコントローラ２３から供給されたクロック信号ＣＫ１〜ＣＫ３及びスタート信号ＳＴＰの各レベルをシフトする回路である。例えば、レベルシフタ２４は、入力電圧が入力されている場合（電源ＯＮの場合）、クロック信号ＣＫ１〜ＣＫ３及びスタート信号ＳＴＰを３Ｖから１１．５Ｖに昇圧し、垂直シフトレジスタ１２及び水平シフトレジスタ１３に供給する。また、レベルシフタ２４は、入力電圧が遮断された場合（電源ＯＦＦの場合）、タイミングコントローラ２３からのグランド信号に応じて、ＶＳＳ生成回路２１ｂからの−５．５Ｖの電圧をクロック信号ＣＫ１〜ＣＫ３及びスタート信号ＳＴＰとして垂直シフトレジスタ１２及び水平シフトレジスタ１３に供給する。
【００３８】
次に、垂直シフトレジスタ１２及び水平シフトレジスタ１３の構成について説明する。垂直シフトレジスタ１２及び水平シフトレジスタ１３としては、例えば３位相シフトレジスタを用いる。
【００３９】
図４に示すように、垂直シフトレジスタ１２及び水平シフトレジスタ１３は、電気的に縦列に接続された複数段のシフトレジスタＳＲ１、ＳＲ２〜ＳＲｎ（総称してＳＲｎとする）によりそれぞれ構成されている。ここで、各シフトレジスタＳＲ１、ＳＲ２〜ＳＲｎは、それぞれ第１段（第１ステージ）、第２段（第２ステージ）〜第ｎ段（第ｎステージ）に対応する。
【００４０】
シフトレジスタＳＲｎには、スタート信号ＳＴＰ又は前段のシフトレジスタＳＲｎからの出力信号ＯＵＴが入力信号ＩＮとして入力される入力線２５、クロック信号ＣＫ１〜ＣＫ３が入力されるクロック線２６及び出力信号ＯＵＴが出力される出力線２７が接続されている。なお、クロック信号ＣＫ１〜ＣＫ３は、垂直シフトレジスタ１２において垂直クロック信号ＣＫＶであり、水平シフトレジスタ１３において水平クロック信号ＣＫＨである。
【００４１】
図５に示すように、シフトレジスタＳＲｎは、出力回路３１、入力回路３２及びリセット回路３３により構成されている。このシフトレジスタＳＲｎは、クロック信号ＣＫ１〜ＣＫ３が入力される第１クロック端子４１及び第２クロック端子４２、入力信号ＩＮが入力される入力端子４３及び出力信号ＯＵＴが出力される出力端子４４を備えている。
【００４２】
ここで、第１クロック端子４１及び第２クロック端子４２はクロック線２６にそれぞれ電気的に接続されており、入力端子４３も入力線２５に電気的に接続されており、出力端子４４も出力線２７に電気的に接続されている（図４参照）。また、出力回路３１、入力回路３２及びリセット回路３３は、電源電圧ＶＤＤ（第１電圧）が入力される第１電圧電極５１に電気的に接続されている。
【００４３】
出力回路３１、入力回路３２及びリセット回路３３は、それぞれトランジスタＴ１〜Ｔ６により構成されている。ここで、トランジスタとしては、一例として全てｐＭＯＳトランジスタを用いる。なお、各シフトレジスタＳＲｎの構成は全て同じである。ここで、トランジスタＴ１〜Ｔ６は、端子や電極等の２つの要素を電気的に接続する導電パス（導電経路）に設けられており、制御電極（ゲート）の電位に基づいて導電パスを通電又は遮断するスイッチ素子である。
【００４４】
出力回路３１は、出力端子４４と第１電圧電極５１との間の導電パスに設けられ制御電極（ゲート）を有する第１のトランジスタＴ１と、出力端子４４と第１クロック端子４１との間の導電パスに設けられ制御電極（ゲート）を有する第２のトランジスタＴ２とにより構成されている。
【００４５】
トランジスタＴ１のソースは第１電圧電極５１に電気的に接続されており、そのドレインは出力端子４４に電気的に接続されている。また、トランジスタＴ２のソースは出力端子４４に電気的に接続されており、そのドレインは第１クロック端子４１に電気的に接続されている。ここで、ｎ段の第１クロック端子４１には、例えば第１クロック信号としてクロック信号ＣＫ１が入力され、第１電圧電極５１には、ハイレベルの電源電圧ＶＤＤが供給される。
【００４６】
このような出力回路３１は、出力端子４４を通じて出力信号ＯＵＴを出力する。トランジスタＴ１がオンであり、トランジスタＴ２がオフである場合には、電源電圧ＶＤＤが出力信号ＯＵＴとして出力端子４４から出力され、トランジスタＴ１がオフであり、トランジスタＴ２がオンである場合には、第１クロック信号（例えばクロック信号ＣＫ１）が出力信号ＯＵＴとして出力端子４４から出力される。
【００４７】
入力回路３２は、トランジスタＴ２の制御電極と入力端子４３との間の導通パスに設けられ制御電極（ゲート）を有する第３のトランジスタＴ３と、トランジスタＴ１の制御電極と第１電圧電極５１との間の導通パスに設けられ制御電極（ゲート）を有する第４のトランジスタＴ４とにより構成されている。
【００４８】
トランジスタＴ３のソースはトランジスタＴ２の制御電極に電気的に接続されており、そのドレイン及び制御電極は入力端子４３に電気的に接続されている。また、トランジスタＴ４のソースは第１電圧電極５１に電気的に接続されており、そのドレインはトランジスタＴ１の制御電極に電気的に接続されており、その制御電極は入力端子４３に電気的に接続されている。
【００４９】
このような入力回路３２は、入力端子４３を通じて入力信号ＩＮを受け付ける。入力信号ＩＮがハイレベルである場合には、トランジスタＴ３及びトランジスタＴ４はオフであり、入力信号ＩＮがローレベルである場合には、トランジスタＴ３及びトランジスタＴ４はオンし、電源電圧ＶＤＤが第１電圧電極５１からノードｎ１に入力され、入力信号ＩＮが入力端子４３からノードｎ２に入力される。なお、トランジスタＴ１の制御電極への導電パスのことをノードｎ１、トランジスタＴ２の制御電極への導電パスのことをノードｎ２と表す。
【００５０】
リセット回路３３は、トランジスタＴ１の制御電極と第２クロック端子４２との間の導電パスに設けられ制御電極（ゲート）を有する第５のトランジスタＴ５と、トランジスタＴ２の制御電極と第１電圧電極５１との間の導電パスに設けられ制御電極（ゲート）を有する第６のトランジスタＴ６とにより構成されている。
【００５１】
トランジスタＴ５のソースはトランジスタＴ１の制御電極に電気的に接続されており、そのドレイン及び制御電極は第２クロック端子４２に電気的に接続されている。また、トランジスタＴ６のソースは第１電圧電極５１に電気的に接続されており、そのドレインはトランジスタＴ２の制御電極に電気的に接続されており、その制御電極はトランジスタＴ１の制御電極に電気的に接続されている。ここで、ｎ段の第２クロック端子４２には、第２クロック信号として、例えば、クロック信号ＣＫ２が入力される。
【００５２】
このようなリセット回路３３は、第２クロック信号（例えばクロック信号ＣＫ２）に応じて、トランジスタＴ１及びトランジスタＴ２のいずれか一方をオンし、他方をオフする。第２クロック信号がハイレベルである場合には、トランジスタＴ５はオフであり、第２クロック信号がローレベルである場合には、トランジスタＴ５はオンし、第２クロック信号がクロック端子４２からノードｎ１に入力され、トランジスタＴ６もオンし、電源電圧ＶＤＤが第１電圧電極５１からノードｎ２に入力される。
【００５３】
各シフトレジスタＳＲｎは、入力された入力信号ＩＮの位相を２つのクロック信号（第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２）に同期させてシフトさせ、そのシフトさせた出力信号ＯＵＴを順次出力する。垂直シフトレジスタ１２は、各シフトレジスタＳＲｎからの出力信号ＯＵＴを垂直走査パルスとして各走査線Ｇｎに出力する。一方、水平シフトレジスタ１３は、各シフトレジスタＳＲｎからの出力信号ＯＵＴを水平走査パルス、すなわちアナログスイッチ制御信号として各アナログスイッチ１５に出力する。
【００５４】
ここで、第１段のシフトレジスタＳＲ１には、スタート信号ＳＴＰ（図１中のＳＴＶ又はＳＴＨに相当する）が入力信号ＩＮとして入力され、第２段〜第ｎ段の各シフトレジスタＳＲ２〜ＳＲｎには、前段のシフトレジスタＳＲからの出力信号ＯＵＴが入力信号ＩＮとして入力される。
【００５５】
詳しくは、第１段のシフトレジスタＳＲ１には、スタート信号ＳＴＰが入力信号ＩＮとして入力される。また、第１段のシフトレジスタＳＲ１では、クロック信号ＣＫ１が第１クロック信号として第１クロック端子４１に入力され、クロック信号ＣＫ２が第２クロック信号として第２クロック端子４２に入力される。
【００５６】
第２段のシフトレジスタＳＲ２には、シフトレジスタＳＲ１の出力信号ＯＵＴが入力信号ＩＮとして入力される。また、第２段のシフトレジスタＳＲ２では、クロック信号ＣＫ２が第１クロック信号として第１クロック端子４１に入力され、クロック信号ＣＫ３が第２クロック信号として第２クロック端子４２に入力される。
【００５７】
第３段のシフトレジスタＳＲ３には、シフトレジスタＳＲ２の出力信号ＯＵＴが入力信号ＩＮとして入力される。また、第３段のシフトレジスタＳＲ３では、クロック信号ＣＫ３が第１クロック信号として第１クロック端子４１に入力され、クロック信号ＣＫ１が第２クロック信号として第２クロック端子４２に入力される。
【００５８】
第４段以降のシフトレジスタＳＲの第１クロック端子４１及び第２クロック端子４２には、クロック信号ＣＫ１〜ＣＫ３が第１段〜第３段のシフトレジスタＳＲと同様に繰り返されて入力される。
【００５９】
次いで、シフトレジスタＳＲｎの動作（電源ＯＮ状態の動作及び電源ＯＦＦ時の動作）について説明する。まず、シフトレジスタＳＲｎの電源ＯＮ状態の動作について説明する。
【００６０】
図６に示すように、平面表示装置１の電源ＯＮ状態（平面表示装置１の電源がＯＮである状態）では、電源電圧ＶＤＤはハイレベルとなり、電源電圧ＶＳＳはローレベルとなり、クロック信号ＣＫ１〜ＣＫ３及びスタート信号ＳＴＰはハイレベル及びローレベルを繰り返しており、各シフトレジスタＳＲｎは伝搬動作を行っている。
【００６１】
時刻Ｔ１において、ローレベルの入力信号ＩＮが入力端子４３に入力されると、トランジスタＴ３及びトランジスタＴ４がオンする。第２クロック信号ＣＫ２はハイレベルなので、トランジスタＴ５はオフ状態にある。ノードｎ１は、トランジスタＴ４から電源電圧ＶＤＤが供給されてハイレベルとなり、トランジスタＴ１及びトランジスタＴ６がオフする。トランジスタＴ３から供給されるローレベルの入力信号ＩＮによりノードｎ２はフローティング状態で、かつローレベルとなる。これにより、トランジスタＴ２がオンし、ハイレベルの第１クロック信号ＣＫ１がトランジスタＴ２を通じて出力端子４４に供給されるので、出力信号ＯＵＴはハイレベルを維持する。
【００６２】
時刻Ｔ２において、入力信号ＩＮの電位がローレベルからハイレベルになると、トランジスタＴ３及びトランジスタＴ４がオフする。トランジスタＴ４がオフすることによってノードｎ１はフローティング状態となるが、トランジスタＴ５がオフであるため、ノードｎ１のハイレベルの電位がトランジスタＴ２の寄生容量によって保持される。ノードｎ１の電位がハイレベルを維持することで、トランジスタＴ１及びトランジスタＴ６はオフ状態のままである。
【００６３】
さらに、時刻Ｔ２において、入力信号ＩＮの電位がローレベルからハイレベルになると同時に、第１クロック信号ＣＫ１の電位がハイレベルからローレベルに反転する。ノードｎ２はトランジスタＴ３及びトランジスタＴ６がオフであり、フローティング状態にあるため、ローレベルよりもさらに低い電位（ＬＬレベル）になる。これは、トランジスタＴ２のゲート・ソース間あるいはゲート・ドレイン間に寄生容量があるので、ゲートすなわちノードｎ２がフローティング状態にあると、トランジスタＴ２のドレイン・ソース間の電位変動に伴ってノードｎ２の電位が変動するためである。
【００６４】
このように、接続先のトランジスタにおける電位変動の影響を受けてフローティング状態にあるノードの電位が変動する現象のことをブートストラップといい、このときのノードのことをブートストラップノードという。この結果、トランジスタＴ２からローレベルの第１クロック信号ＣＫ１が出力端子４４に供給されるので、出力信号ＯＵＴはローレベルになる。ブートストラップによりノードｎ２がＬＬレベルになることによって、出力端子４４には、完全なローレベル電圧が供給される。ブートストラップを確実に機能させるためにトランジスタＴ２のチャネル幅Ｗは、トランジスタＴ３及びトランジスタＴ６のチャネル幅より十分大きく設定しておくとよい。
【００６５】
時刻Ｔ３において、第１クロック信号ＣＫ１がハイレベルになり、第２クロック信号ＣＫ２の電位がローレベルになると、トランジスタＴ５がオンする。このとき、トランジスタＴ４はオフ状態にあるので、ノードｎ１はローレベルになる。この結果、トランジスタＴ１及びトランジスタＴ６がオンし、ノードｎ２はハイレベルとなり、トランジスタＴ２はオフになる。これにより、電源電圧ＶＤＤがトランジスタＴ１を通じて出力端子４４に供給されるので、出力信号ＯＵＴの電位はハイレベル（非アクティブ状態）になる。
【００６６】
時刻Ｔ３以降は、入力信号ＩＮはハイレベルに固定されるので、ノードｎ１はローレベルに、またノードｎ２はハイレベルに、出力信号ＯＵＴは第１クロック信号ＣＫ１の電位に係らずハイレベルにそれぞれ固定される。このように出力信号ＯＵＴは、入力信号ＩＮの位相をシフトさせたものとなる。ここで、トランジスタＴ１のチャネル幅ＷをトランジスタＴ５のチャネル幅より十分大きく設定しておくことで、トランジスタＴ５のゲート・ドレイン間のカップリングの影響を少なくし、ノードｎ１をローレベルに保持することができる。
【００６７】
次に、シフトレジスタＳＲｎの電源ＯＦＦ時の動作について説明する。
【００６８】
図７に示すように、平面表示装置１の電源ＯＮ状態（電源ＯＮ時）では、前述したように、電源電圧ＶＤＤはハイレベルとなり、電源電圧ＶＳＳはローレベルとなり、クロック信号ＣＫ１〜ＣＫ３及びスタート信号ＳＴＰはハイレベル及びローレベルを繰り返しており、各シフトレジスタＳＲｎは伝搬動作を行っている。
【００６９】
図７及び図８に示すように、時刻ｔ１において、液晶表示装置の電源スイッチがオフすると（電源ＯＦＦ時）、クロック信号ＣＫ１〜ＣＫ３、スタート信号ＳＴＰ及び電源電圧ＶＤＤを同時にローレベル電圧（電源電圧ＶＳＳ）にする。
【００７０】
このとき、電源ＯＦＦ直前の非選択段（非スキャン段、例えばｍ段とする）においては、電源電圧ＶＤＤ及び第２クロック信号ＣＫ２がローレベルになるため、トランジスタＴ４及びトランジスタＴ５がオフになり、トランジスタＴ１のブートストラップ効果により、ノードｎ１はＬＬレベルになる。ノードｎ１がＬＬレベルになることから、トランジスタＴ１がオンし、出力信号ＯＵＴは完全なローレベルになる。また、トランジスタＴ６がオンすることから、ノードｎ２はローレベルになり、トランジスタＴ２は、そのソース、ドレイン及びゲートが全てローレベルになるので、オフ状態になる。
【００７１】
また、このとき、電源ＯＦＦ直前の選択段（スキャン段、例えばｎ段とする）においては、トランジスタＴ４及びトランジスタＴ５がオンになるため、ノードｎ１はローレベルになる。トランジスタＴ３及びトランジスタＴ６はオフであるため、ノードｎ２は電源ＯＦＦ直前のＬＬレベルを維持し、出力信号ＯＵＴの電位はローレベル（アクティブ状態）を維持する。
【００７２】
さらに、このとき、電源ＯＦＦ直前の選択段の１つ後段（スキャン段の１つ後段、例えばｎ＋１段とする）においては、トランジスタＴ４及びトランジスタＴ５がオンになるため、ノードｎ１はローレベルになる。トランジスタＴ３及びトランジスタＴ６はオフのため、クロック信号ＣＫ３がハイレベルからローレベルに変化するに伴って、トランジスタＴ２のブートストラップ効果により、ノードｎ２はＬＬレベルになる。これにより、トランジスタＴ２がオンし、ローレベルの第１クロック信号ＣＫ１がトランジスタＴ２を通じて出力端子４４に供給されるので、出力信号ＯＵＴの電位はローレベル（アクティブ状態）になる。
【００７３】
このようにして、全てのシフトレジスタＳＲｎのステージ（段）において、出力信号ＯＵＴはローレベルになることから、全ての走査線Ｇｎがローレベルになる。これにより、全ての画素トランジスタ９がオン状態になる。同様にして、信号線駆動回路の各出力信号ＯＵＴ、すなわちアナログスイッチ制御信号を全てローレベルとし、映像信号線１４にＶｃｏｍ信号を供給することによって、各画素に白電位が書き込まれるため、ＯＦＦ残像は生じなくなる。
【００７４】
以上説明したように、本発明の実施の形態によれば、電源オフに応じて、第１段のシフトレジスタＳＲ１の入力端子４３、全段のシフトレジスタＳＲｎの第１電圧電極５１及び第１クロック端子４１に対し、出力信号ＯＵＴをアクティブ状態にするための電圧を供給することによって、全段のシフトレジスタＳＲｎにおいて、電源オフ時にノードｎ２及びノードｎ１がそれぞれ安定してＬＬレベルになるので、トランジスタＴ１及びトランジスタＴ２が安定してオン状態になり、全段のシフトレジスタＳＲｎの出力信号ＯＵＴが確実にローレベル（アクティブ状態）になる。これにより、走査線駆動回路１０及び信号線駆動回路１１を有する第１電極基板４上に新たなトランジスタを付加することなく簡単な構成で、電源オフ時に全段のシフトレジスタＳＲｎの出力信号を確実にローレベルにすることができる。その結果として、電源ＯＦＦ時の表示画面の残像を速やかに消去することができる。
【００７５】
さらに、電源電圧ＶＤＤ、クロック信号ＣＫ１〜ＣＫ３及びスタート信号ＳＴＰを同時にローレベルにするという１段階の作業だけを行えばよいので、供給回路２０の構成を簡単にすることができる。加えて、走査線駆動回路１０及び信号線駆動回路１１にＧＯＮ回路を付加する必要もないので、走査線駆動回路１０及び信号線駆動回路１１の構成が複雑にならず、製造時の歩留りの悪化や消費電力の増加等を招くことを防止することができる。
【００７６】
（他の実施の形態）
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。
【００７７】
例えば、前述の実施の形態においては、トランジスタＴ３をトランジスタＴ２の制御電極と入力端子４３との間の導通パスに設けているが、これに限るものではなく、例えば、図９に示すように、トランジスタＴ２の制御電極と第２電圧電極５２との間の導通パスに設けるようにしてもよい。この場合には、トランジスタＴ３のソースはトランジスタＴ２の制御電極に電気的に接続されており、そのドレインは第２電圧電極５２に電気的に接続されており、その制御電極は入力端子４３に電気的に接続されている。
【００７８】
また、図１０に示すように、トランジスタＴ５をトランジスタＴ１の制御電極と第２電圧電極５２との間の導電パスに設けるようにしてもよい。この場合には、トランジスタＴ５のソースはトランジスタＴ１の制御電極に電気的に接続されており、そのドレインは第２電圧電極５２に電気的に接続されており、その制御電極は第２クロック端子４２に電気的に接続されている。
【００７９】
加えて、前述の実施の形態においては、シフトレジスタＳＲｎを３位相のクロック信号ＣＫ１〜ＣＫ３及び６個のトランジスタＴ１〜Ｔ６を使用する構成としているが、これに限るものではない。
【００８０】
図１１に示すようなシフトレジスタＳＲｎでは、リセット回路３３が、トランジスタＴ６と、トランジスタＴ２の制御電極と第１電圧電極５１との間の導電パスに設けられ第２クロック端子４２への導通パスに電気的に接続された制御電極を有する第９のトランジスタＴ９とにより構成されている。
【００８１】
このシフトレジスタＳＲｎには、ノードｎ１にノードｎ２の反転電位を供給するインバータ回路３４が設けられている。インバータ回路３４は、トランジスタＴ１の制御電極と第１電圧電極５１との間の導通パスに設けられトランジスタＴ２の制御電極への導通パスに電気的に接続された制御電極を有する第７のトランジスタＴ７と、トランジスタＴ１の制御電極と第２電圧電極５２との間の導電パスに設けられ第２電圧電極５２への導通パスに電気的に接続された制御電極を有する第８のトランジスタＴ８とにより構成されている。
【００８２】
このようなシフトレジスタＳＲｎは、非選択時にインバータ回路３４から、ノードｎ１に常にローレベル電圧を供給することが特徴であり、非選択時に、ノードｎ１がフローティングになる期間が無くなることから、シフトレジスタＳＲｎの動作をより安定させることができる。図１１に示すようなシフトレジスタＳＲｎにおいても、電源ＯＦＦ直後に、電源電圧ＶＤＤ、クロック信号ＣＫ１〜３及びスタート信号ＳＴＰを同時にローレベルにすることにより、出力信号ＯＵＴを安定してローレベルにすることでき、前述の実施の形態と同様の効果を得ることができる。
【００８３】
また、前述の実施の形態においては、複数のシフトレジスタＳＲｎを走査線駆動回路１０の垂直シフトレジスタ１２及び信号線駆動回路１１の水平シフトレジスタ１３の両方に実装する構成としているが、これに限るものではなく、例えば走査線駆動回路１０の垂直シフトレジスタ１２及び信号線駆動回路１１の水平シフトレジスタ１３のうち少なくとも一方に実装する構成にしてもよい。
【００８４】
また、前述の実施の形態においては、ｐＭＯＳトランジスタだけを用いてシフトレジスタＳＲｎを構成しているが、これに限るものではなく、例えばｐＭＯＳトランジスタに代えてｎＭＯＳトランジスタだけを用いてシフトレジスタＳＲｎを構成してもよい。この場合には、ｐＭＯＳトランジスタを用いた場合の各信号の電位を反転させる必要がある。
【００８５】
また、前述の実施の形態においては、シフトレジスタＳＲｎの平面表示装置１への適用例として、対向配置された第１電極基板４と第２電極基板６の間に表示層８に相当する液晶層を保持した構造の平面表示装置１において、複数のシフトレジスタＳＲｎが縦列に接続されて構成された駆動回路１０、１１を第１電極基板４上に配置した構成としているが、これに限るものではない。例えば、対向配置された第１電極基板４と第２電極基板６の間に表示層８に相当する有機ＥＬを保持した構造の平面表示装置１においても同様に、駆動回路１０、１１に本実施の形態のシフトレジスタＳＲｎを用いることができる。
【図面の簡単な説明】
【００８６】
【図１】本発明の実施の一形態に係る平面表示装置の概略構成を示す断面図である。
【図２】図１に示す平面表示装置の概略構成を示す平面図である。
【図３】図１及び図２に示す平面表示装置が備える供給回路の概略構成を示すブロック図である。
【図４】図１及び図２に示す平面表示装置が備える駆動回路の概略構成を示すブロック図である。
【図５】図４に示す駆動回路が備えるシフトレジスタの概略構成を示す回路図である。
【図６】図４に示すシフトレジスタの電源ＯＮ状態のタイミングチャートである。
【図７】図４に示すシフトレジスタの電源ＯＦＦ時のタイミングチャートである。
【図８】図４に示すシフトレジスタの電源ＯＦＦ時の各電圧を示す模式図である。
【図９】図４に示すシフトレジスタの第１の変形例を示す回路図である。
【図１０】図４に示すシフトレジスタの第２の変形例を示す回路図である。
【図１１】図４に示すシフトレジスタの第３の変形例を示す回路図である。
【図１２】従来のシフトレジスタの概略構成を示す回路図である。
【図１３】図１２に示すシフトレジスタの電源ＯＦＦ時の各電圧を示す模式図である。
【図１４】図１２に示すシフトレジスタの電源ＯＦＦ時のタイミングチャートである。
【符号の説明】
【００８７】
１              平面表示装置
３              表示部
１０、１１      駆動回路（走査線駆動回路、信号線駆動回路）
２０            供給回路
２０Ａ          表示駆動装置
４１、４２      クロック端子
４３            入力端子
４４            出力端子
５１            第１電圧電極
５２            第２電圧電極
ＣＫ１〜ＣＫ３  クロック信号
ＩＮ            入力信号
ＯＵＴ          出力信号
ＳＲｎ          シフトレジスタ
Ｔ１            第１のトランジスタ
Ｔ２            第２のトランジスタ
Ｔ３            第３のトランジスタ
Ｔ４            第４のトランジスタ
Ｔ５            第５のトランジスタ
Ｔ６            第６のトランジスタ
Ｔ７            第７のトランジスタ
Ｔ８            第８のトランジスタ
Ｔ９            第９のトランジスタ
ＶＤＤ          第１電圧（電源電圧）
ＶＳＳ          第２電圧（電源電圧）
【図１】
2007286266.tif 000003
【図２】
2007286266.tif 000004
【図３】
2007286266.tif 000005
【図４】
2007286266.tif 000006
【図５】
2007286266.tif 000007
【図６】
2007286266.tif 000008
【図７】
2007286266.tif 000009
【図８】
2007286266.tif 000010
【図９】
2007286266.tif 000011
【図１０】
2007286266.tif 000012
【図１１】
2007286266.tif 000013
【図１２】
2007286266.tif 000014
【図１３】
2007286266.tif 000015
【図１４】
2007286266.tif 000016