(57)【要約】【課題】従来の電圧検出回路においては、製造後に検出電圧を変更および調整ができず、製造ばらつきや仕様変更に対応できなかった。【解決手段】本発明の電圧検出回路は、第１の可変抵抗器を内蔵する基準電圧発生器と第２の可変抵抗器を内蔵する比較電圧発生器とを有し、記憶素子内の情報を基準電圧発生器と比較電圧発生器とにそれぞれ内蔵している可変抵抗器を有する抵抗回路のスイッチ素子に入力することによって、基準電圧値および比較電圧値を変更することができる。このため、電子回路の製造後においても検出電圧の変更および調整が可能となり、複数の検出電圧を設定することができる。【選択図】図１
2007256160.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧を発生する基準電圧発生器と、比較電圧を発生する比較電圧発生器と、前記基準電圧と前記比較電圧とを比較するコンパレータと、を有する電圧検出回路であって、制御手段と書き換え可能な記憶素子とを有し、
前記憶素子は、前記制御手段の命令に基づいて第１の情報と第２の情報とを記憶し、
前記基準電圧発生器は、第１の可変抵抗器を有し、
前記比較電圧発生器は、第２の可変抵抗器を有し、
前記基準電圧発生器は、前記制御手段の命令に基づいて前記第１の情報を入力して前記第１の可変抵抗器の抵抗値を変更することにより前記基準電圧を変更し、
前記比較電圧発生器は、前記制御手段の命令に基づいて前記第２の情報を入力して前記第２の可変抵抗器の抵抗値を変更することにより前記比較電圧を変更することを特徴とする電圧検出回路。
【請求項２】
前記第１の可変抵抗器または前記第２の可変抵抗器は、少なくとも１つの抵抗とスイッチ素子とを直列に接続する抵抗回路を少なくとも１つ有してなり、
前記第１の情報または前記第２の情報を前記スイッチ手段に入力することで前記スイッチ手段が開閉し、前記抵抗回路の抵抗値を可変することを特徴とする請求項１に記載の電圧検出回路。
【請求項３】
前記記憶素子は、電気的に書き換え可能な不揮発性半導体記憶素子であることを特徴とする請求項１または２に記載の電圧検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路の電源電圧または駆動電圧を検出する電圧検出回路に関し、特に製造後においても検出電圧の変更が可能な電圧検出回路に関する。
【背景技術】
【０００２】
電子回路は、所定の電源電圧または駆動電圧で動作する。電子回路は安定して動作する必要があるため、この所定の電圧は、ある範囲において電圧変動などがなく安定している必要がある。
ところが、駆動電圧を電源装置から供給する場合はよいが、電池などの蓄電装置から供給する場合は、その蓄電電圧が時間とともに低下してしまうため、駆動電圧も低下してしまう。駆動電圧の低下は、電子回路の停止や誤動作といった問題を発生させてしまう。
【０００３】
電圧検出回路とは、電源電圧や駆動電圧の低下を検出する回路であるが、このような事情から、蓄電装置で駆動する電子回路で使用される場合が多い。
電圧検出回路は、電圧の低下を検出し、信号を出力するものであって、多くの提案を見るものである。
【０００４】
従来知られている電圧検出回路は、その内部に基準電圧発生器と比較電圧発生器と比較器とを搭載している。
基準電圧発生器は、電源電圧や駆動電圧が低下しても影響がないような回路構成となっており、比較電圧発生器は、逆に電源電圧や駆動電圧の変化に対して影響を受けるような回路構成となっている。これらを比較器で比較することで電源電圧や駆動電圧の低下を検出するのである。
具体的には、基準電圧発生器は、その内部に定電圧源を有しており、電源電圧や駆動電圧の変化があってもある電圧範囲においては一定の出力電圧を発生する。一方、比較電圧発生器は、例えば、基準電圧発生器の出力電圧と駆動電圧とを抵抗分割した出力電圧を発生する。
【０００５】
図３は、特許文献１に示した従来技術の基準電圧発生器を説明する図である。３００は基準電圧発生器、３０１はＶＤＤ電源、３０６はＶＳＳ電源である。３０２は電圧発生器、３０３はレギュレータ、３０４は抵抗回路、３０５は出力端子、３０７は発振防止用コンデンサである。
【０００６】
電圧発生器３０２は、ＰチャネルＭＯＳトランジスタＭＰ１，ＭＰ２とＮチャネルＭＯＳトランジスタＭＮ１，ＭＮ２とで差動増幅回路を形成している。
【０００７】
電圧発生器３０２で発生した電圧を後段のレギュレータ３０３で安定させる。レギュレータ３０３は、前段の差動増幅回路を安定させるために、差動増幅回路を形成するＰチャネルＭＯＳトランジスタＭＰ２のゲートにＰチャネルＭＯＳトランジスタＭＰ１のスレッショルド電圧とＰチャネルＭＯＳトランジスタＭＰ２のスレッショルド電圧との差分だけ電圧をフィードバックしている。
【０００８】
ＮチャネルＭＯＳトランジスタＭＮ３のゲート電圧は、駆動電圧の変化に連動して変化し、ゲート電圧に応じて、ＮチャネルＭＯＳトランジスタＭＮ３のオン抵抗値が変化する。また、発振防止用コンデンサ３０７は、ＮチャネルＭＯＳトランジスタＭＮ３のゲート電圧が小刻みに変動して発振してしまわないように挿入してある。
【０００９】
出力端子３０５に出力される電圧は、このフィードバックした電圧を抵抗回路３０４を構成する抵抗Ｒａ，Ｒｂとので抵抗分割された値となり、安定した電圧信号が出力される。もちろん、その電圧信号は、ＶＤＤ電源３０１とＶＳＳ電源３０６との間で任意に選ぶことができる。
【００１０】
【特許文献１】特開平１１−６７９３１号公報（第６−７頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
特許文献１に示した従来技術は、差動増幅器の入力端子を構成する２つのＭＯＳトランジスタのゲートの仕事関数の差に等しい程度の電圧を基準電圧として安定して出力できるという優れた特徴がある。
しかしながら、その差動増幅器が出力する電圧を抵抗回路３０４で倍率調整して出力端子３０５から出力する点は、従来知られている基準電圧発生器と変わらない。
図３に示した基準電圧発生器は、抵抗回路３０４を構成している抵抗Ｒａ，Ｒｂが固定抵抗であるから、一定の決められた電圧しか発生できず、製造後にその電圧値の変更および調整ができない。
したがって、特許文献１に示した従来技術の基準電圧発生器は、電圧検出回路に用いると、基準電圧値の変更ができないため、一定の決められた電圧値しか検出できない状態になる。
【００１２】
ところで、電子回路は、実際に製造しても電気特性がばらつく場合がある。このような電気特性のばらつきは、製造ばらつきによるものがほとんどである。例えば、電子回路を半導体素子で構成する場合においては、半導体基板の抵抗値のばらつきなどの半導体ウェハ状態から内在しているもの、導入する不純物の導入量のばらつきやマスクや膜の重ね合わせずれなどの加工精度によるものなどが関係する。もちろん、これら各要素や製造工程中の微小なばらつきが複雑に関係している。
【００１３】
このようなばらつきは、大きければもちろん不良品となるが、さほど大きくなくそれが許容範囲に入っていれば良品となる。つまり、電子回路は、良品であっても許容範囲内の電気特性のばらつきを持っている。
【００１４】
特許文献１に示した従来技術は、基準電圧を安定して出力できるという優れた特徴があるが、これを応用して電圧検出回路に用いようとすると、電気特性がばらつく電子回路に対しては、基準電圧値の変更ができず、一定の決められた電圧値しか検出できないから、目標値を大きく外れたものは不良品となり、製造コストの増加につながる。
【００１５】
また、電子回路は仕様変更がよくある。例えば、製品を出荷後に出荷先の都合やその電子回路を組み込むシステムの都合によって、仕様変更を要求される場合がある。このような仕様変更がある場合には、特許文献１に示した従来技術を応用すると、一定の電圧値しか検出できないため、仕様変更に合うように再設計が必要になった。これでは、あらたな開発費と人件費がかかりコスト増加につながってしまい、好ましくない。
【００１６】
本発明の目的は、上記課題を解決し、電子回路のばらつきに対応して、再設計をすることなく検出電圧を可変できる電圧検出回路を提供することにある。
【課題を解決するための手段】
【００１７】
前述した課題を解決するために本発明の電圧検出回路は、下記の構成を採用する。
【００１８】
基準電圧を発生する基準電圧発生器と、比較電圧を発生する比較電圧発生器と、基準電
圧と比較電圧とを比較するコンパレータとを有する電圧検出回路であって、
制御手段と書き換え可能な記憶素子とを有し、
記憶素子は、制御手段の命令に基づいて第１の情報と第２の情報とを記憶し、
基準電圧発生器は、第１の可変抵抗器を有し、
比較電圧発生器は、第２の可変抵抗器を有し、
基準電圧発生器は、制御手段の命令に基づいて第１の情報を入力して第１の可変抵抗器の抵抗値を変更することにより基準電圧を変更し、
比較電圧発生器は、制御手段の命令に基づいて第２の情報を入力して第２の可変抵抗器の抵抗値を変更することにより比較電圧を変更することを特徴とする。
【００１９】
第１の可変抵抗器または第２の可変抵抗器は、少なくとも１つの抵抗とスイッチ素子とを直列に接続する抵抗回路を少なくとも１つ有してなり、
第１の情報または第２の情報をスイッチ手段に入力することでスイッチ手段が開閉し、抵抗回路の抵抗値を可変することを特徴とする。
【００２０】
記憶素子は、電気的に書き換え可能な不揮発性半導体記憶素子であることを特徴とする。
【発明の効果】
【００２１】
本発明の電圧検出回路は、第１の可変抵抗器を内蔵する基準電圧発生器と第２の可変抵抗器を内蔵する比較電圧発生器とを有し、記憶素子内の情報を基準電圧発生器と比較電圧発生器とにそれぞれ内蔵している可変抵抗器を有する抵抗回路のスイッチ素子に入力することによって、基準電圧値および比較電圧値を変更することができる。
このため、電子回路の製造後においても検出電圧の変更および調整が可能となり、複数の検出電圧を設定することで電子回路の特性がばらついても再設計や再製造をすることなく対処することができる。
【発明を実施するための最良の形態】
【００２２】
本発明の電圧検出回路は、基準電圧発生器でつくられる基準電圧と比較電圧発生器でつくられる比較電圧とをコンパレータで比較することによって電圧の低下を検出するが、この２つの電圧発生器の出力電圧は、可変抵抗器で抵抗分割して出力するため製造後においても基準電圧と比較電圧とを変更できる。
【００２３】
この可変抵抗器は、少なくとも１つの抵抗と後述するスイッチ素子とを直列に接続している。また、このスイッチ素子の入力には、後述する記憶素子の出力が直接接続されている。スイッチ素子は、ある電圧より高いか低いかによって開閉するので記憶素子から出力されるデータの値によってスイッチ素子の開閉を制御できる。
【００２４】
記憶素子は、アドレスの数だけ複数のデータをもっており、また、それぞれのデータはビット幅に応じた大きさの数だけ「１」と「０」とのいずれかの値が並べられたものである。このアドレス数とビット幅は記憶素子によって違う。例えば、アドレス数４でビット幅２の記憶素子では、４つのデータをもっていて、それぞれのデータは、「００」，「０１」，「１０」，「１１」のいずれかである。ビット幅２の記憶素子では出力が２ビットバスになっている。
【００２５】
第１の情報と第２の情報とは、これら記憶素子に記憶している情報のうち、任意の情報を割り当てることができる。例えば、第１の情報として「０」、第２の情報として「１」とすることができる。もちろん、記憶素子によりアドレス数とビット幅が違うため、上述の例では、第１の情報として「００」、第２の情報として「１１」とすることもできるし、第１の情報として「０１」、第２の情報として「１０」とすることもできる。
【００２６】
制御手段が記憶素子にアドレスを指定すると、そのアドレス内にあるデータが記憶素子から出力され、データの値によって、スイッチ素子は閉じたりして可変抵抗器の抵抗値が変更可能となる。
例えば、データの値に「１」が含まれているとすると、それを入力されたスイッチ素子は開いたり、また「０」が含まれているとすると、それを入力されたスイッチ素子は閉じたりする。
【００２７】
したがって、製造後においても、制御手段が記憶素子内のどのデータを選ぶかによって、基準電圧の変更および比較電圧の調整が可能となり、検出電圧が変更可能となる。
【実施例】
【００２８】
［電圧検出回路の全体説明：図１］
以下、図面を用いて本発明の電圧検出回路を実施するための最適な形態を説明する。図１は、本発明の電圧検出回路の構成を示すブロック図である。１は電圧検出回路、２は情報の書き換えが可能な記憶素子、３は基準電圧発生器、４は比較電圧発生器、５はコンパレータ、６は制御手段、７は第１の可変抵抗器、８は第２の可変抵抗器である。
【００２９】
記憶素子２は、アドレスの数だけ複数のデータを格納することができる。例えば、電気的に書き換えの可能な不揮発性半導体記憶素子を用いることができる。特に限定しないが、ＭＮＯＳ型メモリやＭＯＮＯＳ型メモリを用いると、本発明の電圧検出回路を低消費電力化することができるので好ましい。
【００３０】
コンパレータ５は、基準電圧発生器３からの電圧信号と比較電圧発生器４からの電圧信号とを比較し、比較電圧が基準電圧より高ければ「０」の信号を出力し、比較電圧が基準電圧より低ければ「１」の信号を出力する。電圧検出回路を搭載したシステムでは、この信号をトリガにして駆動電圧が低下した場合の動作を実行する。
【００３１】
制御手段６は、特に限定しないが、ＣＰＵなどを用いることができる。その際は、制御手段は、ＣＰＵに組み込まれるＲＯＭの中に動作および制御プログラムとして格納され、このプログラムに基づいて制御にかかわる動作を実行する。
【００３２】
記憶素子２は第１の情報と第２の情報とをそれぞれのアドレスに記憶している。制御手段６は、記憶素子２に命令を送り、指定するアドレスに記憶している第１の情報または第２の情報を読み出す。
読み出された情報は、第１の可変抵抗器７と第２の可変抵抗器８との内のスイッチ素子に送られる。スイッチ素子は、入力された第１の情報または第２の情報に基づいてオンまたはオフされる。このスイッチ素子の開閉によって後述する抵抗回路の抵抗値を変更する。その結果、基準電圧発生器３と比較電圧発生器４との電圧出力が変更および調整されるのである。
【００３３】
［抵抗回路の説明：図２］
次に、第１の可変抵抗器７および第２の可変抵抗器８を構成する抵抗回路を図２を用いて説明する。図２において、２０１〜２０３は抵抗、２０４は第１のスイッチ素子、２０５は第２のスイッチ素子、２０７は第１のスイッチ素子２０４の制御信号入力端子、２０６は第２のスイッチ素子２０５の制御信号入力端子である。２０８は第２信号線、２０９は第１信号線である。２１０は第１の抵抗回路、２１１は第２の抵抗回路である。
【００３４】
第１の抵抗回路２１０は、第１信号線２０９と第２信号線２０８との間に接続しており、抵抗２０１，２０２と第１のスイッチ素子２０４とを直列に接続している。
同様に第２の抵抗回路２１１は、第１信号線２０９と第２信号線２０８との間に接続しており、抵抗２０３と第２のスイッチ素子２０５とを直列に接続している。
【００３５】
基準電圧発生器３は、第１の可変抵抗器７を有し、比較電圧発生器４は、第２の可変抵抗器８を有しており、第１の可変抵抗器７と第２の可変抵抗器８は、図２に示すような第１の抵抗回路２１０や第２の抵抗回路２１１で構成する抵抗回路をそれぞれ有している。
【００３６】
もちろん、図２に示す抵抗回路は一例を示すものであり、図示する構成に限定はされない。少なくとも１つの抵抗とスイッチ素子とを直列に接続した抵抗回路を少なくとも１つ有している。
また、図２に示す例では、抵抗回路を第１の抵抗回路２１０と第２の抵抗回路２１１との２つの回路を例示しているが、もちろん、第１信号線２０９と第２信号線２０８との間に接続する抵抗回路をさらに多くしてもかまわない。
【００３７】
制御手段６は、記憶素子２に対してアドレスを指定して、そのアドレス場所に格納されている、例えば、２ビット幅の第１の情報または第２の情報のいずれかを第１のスイッチ素子２０４の制御信号入力端子２０７と第２のスイッチ素子２０５の制御信号入力端子２０６とに入力する。
第１の情報と第２の情報とは２ビット幅なので、例えば、第１の情報を「１０」，第２の情報を「０１」として、２ビットバスの１ビット目を第１のスイッチ素子２０４の制御信号入力端子２０７に接続し、２ビットバスの２ビット目を第２のスイッチ素子２０５の制御信号入力端子２０６に入力しておく。これにより、第１の情報を選べば、第１のスイッチ素子２０４は開いて第２のスイッチ素子２０５は閉じ、また第２の情報を選べば、第１のスイッチ素子２０４は閉じて第２のスイッチ素子２０５は開く。
【００３８】
例えば、第１のスイッチ素子２０４を開いて第２のスイッチ素子２０５を閉じれば、この可変抵抗器の抵抗値は、抵抗２０３の抵抗値となる。その逆に、第１のスイッチ素子２０４を閉じて第２のスイッチ素子２０５を開ければ、この可変抵抗器の抵抗値は、抵抗２０１，２０２の直列抵抗値となる。
【００３９】
第１のスイッチ素子２０４と第２のスイッチ素子２０５とは特に限定しないが、ＭＯＳ型のトランジスタスイッチを用いることができる。このＭＯＳ型のトランジスタスイッチは、スイッチが閉じたときの接点抵抗となる所謂オン抵抗が小さいために、抵抗２０１〜２０３の設計値に影響しないため、好ましいスイッチ素子である。
【００４０】
第１の抵抗回路２１０や第２の抵抗回路２１１は、第１信号線２０９と第２信号線２０８との間に設けているから、第１のスイッチ素子２０４と第２のスイッチ素子２０５との開閉によって、第１信号線２０９と第２信号線２０８との間の抵抗値が変わる。すなわち、第１の可変抵抗器７や第２の可変抵抗器８の電圧信号値を変更することができる。
【００４１】
この可変抵抗器は、第１の可変抵抗器７として基準電圧発生器３に搭載され、第２の可変抵抗器８として比較電圧発生器４に搭載されている。これにより、それぞれの電圧発生器において、それぞれの発生電圧信号値の変更および調整が可能となる。
したがって、本発明の電圧検出回路は、検出電圧の変更および調整が可能となる。
【産業上の利用可能性】
【００４２】
本発明の電圧検出回路は、製造後においても検出電圧を変更および調整ができるため、製造ばらつきや仕様変更に対応できる。このため、高精度な電圧検出を要求される電子回路に用いることができ、さらに、コストダウンを要求される電子回路に好適である。
【図面の簡単な説明】
【００４３】
【図１】本発明の電圧検出回路を説明する構成図である。
【図２】基準電圧発生器および比較電圧発生器に搭載される可変抵抗器を説明する図である。
【図３】特許文献１に示した従来技術の基準電圧発生器を説明する図である。
【符号の説明】
【００４４】
１  電圧検出回路
２  記憶素子
３  基準電圧発生器
４  比較電圧発生器
５  コンパレータ
６  制御手段
７  第１の可変抵抗器
８  第２の可変抵抗器
【図１】
2007256160.tif 000003
【図２】
2007256160.tif 000004
【図３】
2007256160.tif 000005