(57)【要約】【課題】本発明は、試料を短冊状に切り出すことなく、チップ上に形成された多くのデバイスのピエゾ抵抗係数を測定することが可能なピエゾ抵抗係数の測定方法を提供する。【解決手段】本発明は、基板上に形成されたデバイスのピエゾ抵抗係数を測定する方法である。本発明は、少なくともチップサイズ以上の試料を切り出し、試料に対し四点曲げを行った際、試料の表面の応力を測定し、抵抗値の変化率を測定し、測定した応力と、測定した抵抗値の変化率とに基づいて、所定の関係より素子のピエゾ抵抗係数を求める。【選択図】図５
2007218713.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された素子のピエゾ抵抗係数を測定する方法であって、
前記素子が形成された基板から少なくともチップサイズ以上の試料を切り出す切り出しステップと、
前記試料に対し四点曲げを行った際、前記素子が形成されている前記試料の表面の応力を測定する応力測定ステップと、
前記試料に対し四点曲げを行った際、前記素子の抵抗値の変化率を測定する変化率測定ステップと、
前記応力測定ステップで測定した前記応力と、前記変化率測定ステップで測定した前記抵抗値の変化率とに基づいて、所定の関係より前記素子のピエゾ抵抗係数を求める演算ステップとを備えるピエゾ抵抗係数の測定方法。
【請求項２】
請求項１に記載のピエゾ抵抗係数の測定方法であって、
前記応力測定ステップでは、前記試料に貼り付けた抵抗線ひずみゲージを用いて前記試料の表面の応力を測定することを特徴とするピエゾ抵抗係数の測定方法。
【請求項３】
請求項２に記載のピエゾ抵抗係数の測定方法であって、
前記抵抗線ひずみゲージは、前記試料の裏面に貼り付けられた一軸タイプであり、他の試料において事前に求めておいた、前記他の試料の表面に貼り付けられた二軸タイプの抵抗線ひずみゲージと前記他の試料の裏面に貼り付けられた一軸タイプの抵抗線ひずみゲージとの関係に基づき、前記試料の表面の応力を間接的に測定することを特徴とするピエゾ抵抗係数の測定方法。
【請求項４】
請求項１乃至請求項３のいずれかに記載のピエゾ抵抗係数の測定方法であって、
前記素子は、応力センサ及びＭＯＳトランジスタであることを特徴とするピエゾ抵抗係数の測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾ抵抗係数の測定方法に係る発明であって、特に、四点曲げによるピエゾ抵抗係数の測定方法に関するものである。
【背景技術】
【０００２】
ＬＳＩ等のチップをプラスチックパッケージに封入する際、パッケージ材料が収縮することによって内部のチップに圧縮応力が発生する。チップに圧縮応力がかかるとチップ上に形成されたＭＯＳトランジスタの電気特性が変化することが知られている。
【０００３】
パッケージ材料の収縮によって発生する応力の大きさは、チップ上の拡散層で形成した応力センサを用いて測定することができる。この種の応力センサでは、パッケージ前後の抵抗値の変化を測定し、当該抵抗値の変化から応力値を算出する。但し、測定された抵抗値の変化から応力値を算出するためには、ピエゾ抵抗係数を用いて換算する必要があるため、ピエゾ抵抗係数を外部から印加された既知の応力の下で予め決定しておかなければならない。ピエゾ抵抗係数の測定方法としては、一般的に四点曲げで既知の応力を短冊状の試料に印加して決定する方法が用いられる。詳しくは、非特許文献１に記載されている。
【０００４】
応力センサにおけるピエゾ抵抗係数は、半導体バルク中のキャリヤ（電子及び正孔）による電気伝導が寄与する係数である。一方、チップ上には応力センサ以外にＭＯＳトランジスタも形成され、ＭＯＳトランジスタに対してもピエゾ抵抗係数が求められる。このＭＯＳトランジスタにおけるピエゾ抵抗係数は、反転層中のキャリヤによる電気伝導が寄与する係数である。そのため、ＭＯＳトランジスタのピエゾ抵抗係数は、バルク伝導である応力センサのピエゾ抵抗係数とは別のピエゾ抵抗係数を持つ。
【０００５】
従って、ＭＯＳトランジスタのピエゾ抵抗係数を求めるには、応力センサを構成する拡散層抵抗の測定とは別にＭＯＳトランジスタの抵抗値の変化率を測定をする必要がある。ＭＯＳトランジスタのピエゾ抵抗係数が予め求められていれば、応力センサによって測定した応力値と組み合わせることによってパッケージングによるＭＯＳトランジスタの電気特性の変化を予測することができる。これは、ＭＯＳトランジスタのピエゾ抵抗係数がゲート長、ドーピング及びバイアス条件に依存することが知られているためである。そのため、個別のデバイス毎に、ＭＯＳトランジスタのピエゾ抵抗係数を測定する必要がある。
【０００６】
【非特許文献１】R.E.Beaty,R.C.Jaeger,J.C.Suhling,R.W.Jonhoson and R.D.Butler,"Piezoresistive coefficient variation in silicon stress sensors using a foru-point bend test fixture"IEEE Trans.Comp.,Hybrids,Manufact.,Technol.,15,pp.905-914,1992.
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、四点曲げを用いるピエゾ抵抗係数の測定方法では、一軸応力状態を実現するために試料を短冊状に成形する必要があった。短冊状に成形した試料では、四点曲げを行った場合、試料の長辺方向にたわむのと同時に、短辺方向に対して試料表面側で縮み、裏面側で伸びる。このように試料が変形することで、短辺方向の応力を解放して一軸応力状態を実現している。従って、一軸応力状態を実現するためには、試料の短辺方向及び厚さが長辺方向（詳しくは、内側の支点間隔）に比べて小さくなるように短冊状に成形する必要があった。
【０００８】
このように、試料を短冊状に切り出した場合、チップ上に形成される多くの素子（デバイスともいう）のうち、短冊の狭い幅の間に入る素子しか測定できず、全ての素子についてピエゾ抵抗係数を求めることができない。また、ウェハから短冊状の試料を切り出す場合、複数のチップに切り出した部分がまたがるので、ウェハ上の全てのチップについてピエゾ抵抗係数を求めることができない。さらに、ピエゾ抵抗係数を求めるためだけに試料を短冊状に形成する必要があり、機械の設定変更等の手間がかかる。
【０００９】
ＭＯＳトランジスタの場合、ゲート長が異なるとピエゾ抵抗係数も異なるため、ゲート長が異なる多くのＭＯＳトランジスタが形成されたチップに対しては、ゲート長が異なるそれぞれのＭＯＳトランジスタに対しピエゾ抵抗係数を測定する必要がある。また、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとで、ピエゾ抵抗係数をそれぞれ求める必要もあるため、測定できる領域が狭い範囲に限られていることは実用上不便である。
【００１０】
さらに、複数のチップをまたいで試料を切り出さなければならないため、ウェハ上の全てのチップについてピエゾ抵抗係数を測定することができず、ウェハ上でのピエゾ抵抗係数の変動幅を完全には調べることができない。
【００１１】
そこで、本発明は、試料を短冊状に切り出すことなく、チップ上に形成された多くの素子のピエゾ抵抗係数を測定することが可能なピエゾ抵抗係数の測定方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る解決手段は、基板上に形成された素子のピエゾ抵抗係数を測定する方法であって、素子が形成された基板から少なくともチップサイズ以上の試料を切り出す切り出しステップと、試料に対し四点曲げを行った際、素子が形成されている試料の表面の応力を測定する応力測定ステップと、試料に対し四点曲げを行った際、素子の抵抗値の変化率を測定する変化率測定ステップと、応力測定ステップで測定した応力と、変化率測定ステップで測定した抵抗値の変化率とに基づいて、所定の関係より素子のピエゾ抵抗係数を求める演算ステップとを備える。
【発明の効果】
【００１３】
本発明に記載のピエゾ抵抗係数の測定方法は、少なくともチップサイズ以上の試料を切り出し、四点曲げを行った際に測定した応力と抵抗値の変化率とに基づいて、所定の関係よりピエゾ抵抗係数を求めるので、一軸応力状態を実現する必要がなく、チップ全体を切り出した試料を用いてピエゾ抵抗係数を求めることができる効果がある。
【発明を実施するための最良の形態】
【００１４】
まず、本発明の前提となる、従来技術における四点曲げを用いたピエゾ抵抗係数の測定方法について説明する。図１に、四点曲げを説明するための図を示す。図１に示す試料３は、図２に示すウェハ６から短冊状に切り出した試料である。ウェハ６には、通常複数のチップ（図２の場合は２６枚のチップ）が作られ、それぞれのチップを切り出しパッケージング等施すことで半導体装置となる。
【００１５】
しかし、四点曲げに用いる試料３の場合、図２に示すＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’、Ｄ−Ｄ’の断面で切り出されるため、試料３の幅（ＡＢ間）は１枚のチップ幅より短く、試料３の長さ（ＣＤ間）は３枚のチップにまたがる長さとなる。試料３のサイズは、例えば幅が５ｍｍ、長さが７０ｍｍである。
【００１６】
試料３の表面（図１では上側の面）にあるデバイス作成領域１には、ピエゾ抵抗係数を測定するための素子として拡散層抵抗１０及びＭＯＳトランジスタ１１が形成されている。拡散層抵抗１０及びＭＯＳトランジスタ１１には、ｘ軸方向に電流が流れるパターンとｙ軸方向に電流が流れるパターンの二種類がそれぞれ形成される。なお、図１において、試料３の長辺方向をｘ軸、試料３の短辺方向をｙ軸、試料３の厚み方向をｚ軸とする。
【００１７】
図１では、試料３を曲げるための支点５が四箇所設けられており、内側の２つの支点５に矢印方向（下向き）の加重を印加すると、外側の２つの支点に反作用が働くので試料３がたわむ。
【００１８】
図３に、試料３の各部の寸法を示す。図３では、試料３の幅をｈ、試料３の厚みをｔとする。さらに、図３では、内側の２つの支点５間の距離をｄ、外側の２つの支点５間の距離をＬとしている。また、内側の支点５に印加する荷重の大きさをＦとすると、外側の２つの支点５には内側の２つの支点５に加えたものと同じ大きさで逆方向の反作用（−Ｆ）が働く。試料３に荷重Ｆが印加された場合、試料３は図４のようにたわむ。図４では、Ｌ＝２ｄとなるように支点５を配置した特別な場合であり、当該場合には図４に示すようにたわみ量がＺｄｉｓｐとなる。
【００１９】
試料３に図１のような荷重が印加された場合、内側の２つの支点間の曲げモーメントは一定となり、試料３にはせん断力が働かない。また、試料３の幅ｈ及び厚さｔが内側の支点５間の距離ｄに比べて小さい場合には、ｘ軸方向の垂直応力σｘだけが働き、σｙ＝σｚ＝０となる一軸応力状態が実現される。
【００２０】
四点曲げを行った場合の試料３の断面は、図１に示すように試料３の表面側で縮み、裏面側で伸びる。このように試料３が変形することで、ｙ軸方向の応力を解放して一軸応力状態を実現している。従って、一軸応力状態を実現するためには、試料３の幅ｈ及び厚さｔが内側の支点５間の距離ｄに比べて小さくなるように、試料３を短冊状に成形する必要がある。
【００２１】
デバイス作成領域１に働く応力の大きさσｘの値は、荷重Ｆの値、又はたわみ量Ｚｄｉｓｐの値のいずれか一方が既知の場合に求めることができる。具体的に、荷重Ｆの値が既知の場合、数１から応力σｘの値が求められる。
【００２２】
【数１】
2007218713.tif 000003
【００２３】
一方、たわみ量Ｚｄｉｓｐの値が既知の場合、数２から応力σｘの値が求められる。
【００２４】
【数２】
2007218713.tif 000004
【００２５】
ここで、数２に含まれる係数Ｅは試料３のｘ軸方向の引っ張りに対するヤング率である。
【００２６】
次に、デバイス作成領域１中に作成された拡散層抵抗１０には、ｘ軸方向に電流が流れるパターンと、ｙ軸方向に電流が流れるパターンの二種類あり、それぞれの抵抗をＲｘ及びＲｙとする。また、既知の応力σｘを試料３に印加する場合における、それぞれの抵抗値の変化量をΔＲｘ及びΔＲｙとする。
【００２７】
拡散層抵抗１０を用いた応力センサについてピエゾ抵抗係数を求める場合、ｘ軸方向が試料３の材料であるシリコン結晶の［１１０］方向、ｙ軸が［−１１０］方向、ｚ軸が［００１］方向とすると、数３及び数４の関係式が得られる。
【００２８】
【数３】
2007218713.tif 000005
【００２９】
【数４】
2007218713.tif 000006
【００３０】
数３は、拡散層抵抗１０の抵抗値の変化率ΔＲｘ／Ｒｘと応力σｘとの関係をピエゾ抵抗係数π１１，π１２，π４４を用いて示し、数４は、拡散層抵抗１０の抵抗値の変化率ΔＲｙ／Ｒｙと応力σｘとの関係をピエゾ抵抗係数π１１，π１２，π４４を用いて示している。
【００３１】
そのため、四点曲げ測定において既知の応力σｘを試料３に印加した場合、抵抗値の変化率ΔＲｘ／Ｒｘ及びΔＲｙ／Ｒｙを測定し、数３及び数４を用いることでピエゾ抵抗係数のπ１１+π１２及びπ４４の値を求めることができる。
【００３２】
一方、ＭＯＳトランジスタのピエゾ抵抗係数を求める場合にも、デバイス作成領域１中に作成されたｘ軸方向に電流が流れるＭＯＳトランジスタ１１と、ｙ軸方向に電流が流れるＭＯＳトランジスタ１１とが用いられる。それぞれのＭＯＳトランジスタ１１のオン抵抗をＲｏｎ．ｘ及びＲｏｎ．ｙとする。また、既知の応力σｘが印加された際の抵抗値の変化量をΔＲｏｎ．ｘ及びΔＲｏｎ．ｙとする。
【００３３】
ＭＯＳトランジスタ１１のピエゾ抵抗係数を求める場合、ｘ軸が試料３の材料であるシリコン結晶の［１１０］方向のときと、ｘ軸が［１００］方向のときの二種類ある。
【００３４】
まず、ｘ軸方向が試料３の材料であるシリコン結晶の［１１０］方向、ｙ軸が［−１１０］方向、ｚ軸が［００１］方向とすると、数５及び数６の関係式が得られる。
【００３５】
【数５】
2007218713.tif 000007
【００３６】
【数６】
2007218713.tif 000008
【００３７】
数５は、ＭＯＳトランジスタ１１のオン抵抗値の変化率ΔＲｏｎ．ｘ／Ｒｏｎ．ｘと応力σｘとの関係をピエゾ抵抗係数πｍｏｓ．１１，πｍｏｓ．１２，πｍｏｓ．４４を用いて示し、数６は、ＭＯＳトランジスタ１１のオン抵抗値の変化率ΔＲｏｎ．ｙ／Ｒｏｎ．ｙと応力σｘとの関係をピエゾ抵抗係数πｍｏｓ．１１，πｍｏｓ．１２，πｍｏｓ．４４を用いて示している。
【００３８】
そのため、四点曲げ測定において既知の応力σｘを試料３に印加した場合におけるオン抵抗値の変化率ΔＲｏｎ．ｘ／Ｒｏｎ．ｘ及びΔＲｏｎ．ｙ／Ｒｏｎ．ｙを測定し、数５及び数６を用いることでピエゾ抵抗係数のπｍｏｓ．１１+πｍｏｓ．１２及びπｍｏｓ．４４の値を求めることができる。
【００３９】
また、ｘ軸方向が試料３の材料であるシリコン結晶の［１００］方向、ｙ軸が［０１０］方向、ｚ軸が［００１］方向とすると、数７及び数８の関係式が得られる。
【００４０】
【数７】
2007218713.tif 000009
【００４１】
【数８】
2007218713.tif 000010
【００４２】
数７は、ＭＯＳトランジスタ１１のオン抵抗値の変化率ΔＲｏｎ．ｘ／Ｒｏｎ．ｘと応力σｘとの関係をピエゾ抵抗係数πｍｏｓ．１１を用いて示し、数８は、ＭＯＳトランジスタ１１のオン抵抗値の変化率ΔＲｏｎ．ｙ／Ｒｏｎ．ｙと応力σｘとの関係をピエゾ抵抗係数πｍｏｓ．１２を用いて示している。
【００４３】
そのため、四点曲げ測定において既知の応力σｘを試料３に印加した場合、オン抵抗値の変化率ΔＲｏｎ．ｘ／Ｒｏｎ．ｘ及びΔＲｏｎ．ｙ／Ｒｏｎ．ｙを測定し、数７及び数８を用いることでピエゾ抵抗係数のπｍｏｓ．１１及びπｍｏｓ．１２の値を求めることができる。
【００４４】
上述した四点曲げを用いたピエゾ抵抗係数の測定方法では、一軸応力状態を実現するために試料３を短冊状に切り出す必要があり、様々な問題点があった。そこで、本発明に係る四点曲げを用いたピエゾ抵抗係数の測定方法では、試料３を少なくとチップサイズ以上に切り出し、試料３の応力測定（例えば裏面に抵抗線ひずみゲージを用いる）してピエゾ抵抗係数を測定する。以下に、本発明に係る四点曲げを用いたピエゾ抵抗係数の測定方法の実施の形態について説明する。
【００４５】
（本実施の形態）
図５に、本実施の形態に係るピエゾ抵抗係数の測定方法を説明するための図を示す。図５において使用される試料４は、図６に示すウェハ６からチップサイズに切り出されている。ウェハ６に形成されたチップ（図６の場合は２６枚のチップ）は、切り出してパッケージング等施すことで半導体装置となる。本実施の形態では、チップが試料４として利用されることになる。
【００４６】
そのため、四点曲げに用いる試料４は、図６に示すＥ−Ｅ’、Ｆ−Ｆ’、Ｇ−Ｇ’、Ｈ−Ｈ’の断面で切り出される。なお、本実施の形態では、ピエゾ抵抗係数の測定方法に用いる試料のサイズをチップサイズとしたが、本発明はこれに限られず、複数のチップをまとめたサイズ等でも良い。つまり、本発明に用いられる試料のサイズは、一軸応力状態を実現できない短冊状以外のサイズであれば良い。
【００４７】
また、図５では、試料４の表面にはデバイス作成領域１が設けられ、当該デバイス作成領域１には、ピエゾ抵抗係数を測定するための素子として拡散層抵抗１０及びＭＯＳトランジスタ１１が形成されている。さらに、図５では、試料４の裏面に一軸タイプの抵抗線ひずみゲージ２が貼り付けられ、また、試料４を曲げるための支点５が設けられている。
【００４８】
次に、本実施の形態に係るピエゾ抵抗の測定方法では、ピエゾ抵抗係数の測定に先立ち、まず、ピエゾ抵抗係数を測定する試料４の表面ひずみと抵抗線ひずみゲージ２との関係を求めておく。図７に、試料４の表面ひずみと裏面に貼った抵抗線ひずみゲージ２との関係を求めるために、ピエゾ抵抗係数の測定に用いる試料４とは別の試料４を用意する。そして、図７では、試料４の裏面にｘ軸方向のひずみを測定するための一軸タイプの抵抗線ひずみゲージ２１を貼り付け、表面にはｘ軸方向及びｙ軸方向のひずみを測定するための二軸タイプの抵抗線ひずみゲージ２２を貼り付けている。なお、抵抗線ひずみゲージ２１は、抵抗線ひずみゲージ２と同じタイプのゲージである。
【００４９】
図７に示す試料４に対して四点曲げを行い、荷重Ｆを変えながら各抵抗線ひずみゲージ２１，２２で測定されるひずみ量を記録する。記録したひずみ量に基づき、試料４の表面のｘ軸方向のひずみεｘ及びｙ軸方向のひずみεｙを、試料４の裏面におけるｘ軸方向のひずみεｂｘの関数として図８のようにプロットする。四点曲げ測定を行う範囲では、試料４のひずみ量は荷重Ｆに比例すると考えられるから、ひずみεｘ及びひずみεｙとひずみεｂｘとの間に数９及び数１０の比例関係が成り立つ。
【００５０】
【数９】
2007218713.tif 000011
【００５１】
【数１０】
2007218713.tif 000012
【００５２】
ここで、α及びβは比例定数である。
【００５３】
次に、試料４の表面の応力を測定する。まず、図５に示した構成を有する試料４に対して四点曲げを行い、曲げた状態で拡散層抵抗１０の抵抗及びＭＯＳトランジスタ１１のオン抵抗を測定する。当該測定と同時に、抵抗線ひずみゲージ２を用いて試料４の裏面のｘ軸方向のひずみεｂｘを測定する。
【００５４】
そして、図８及び数９、数１０で求めた比例関係を用いて、抵抗線ひずみゲージ２で測定したひずみεｂｘから、試料４の表面のｘ軸方向のひずみεｘ及びｙ軸方向のひずみεｙを求める。
【００５５】
一方、ｘ軸方向が試料４の材料であるシリコン結晶の［１１０］方向、ｙ軸が［−１１０］方向、ｚ軸が［００１］方向の場合、６×６のコンプライアンス・マトリクスを用いて、試料４のひずみεｘ，εｙと垂直応力σｘ，σｙとの関係を表すと、数１１及び数１２、数１３となる。
【００５６】
【数１１】
2007218713.tif 000013
【００５７】
【数１２】
2007218713.tif 000014
【００５８】
【数１３】
2007218713.tif 000015
【００５９】
なお、ウェハ６の垂直方向には拘束がないことから応力はゼロであり、σｚ＝０であることから、数１１及び数１２、数１３は、最終的に数１４及び数１５となる。
【００６０】
【数１４】
2007218713.tif 000016
【００６１】
【数１５】
2007218713.tif 000017
【００６２】
従って、抵抗線ひずみゲージ２の測定によってひずみεｘ及びひずみεｙが既知の場合には、数１４及び数１５より垂直応力σｘ，σｙを求めることができる。
【００６３】
また、ｘ軸方向が試料４の材料であるシリコン結晶の［１００］方向、ｙ軸が［０１０］方向、ｚ軸が［００１］方向の場合、６×６のコンプライアンス・マトリクスを用いて、試料４のひずみεｘ，εｙと垂直応力σｘ，σｙとの関係を表すと、数１６及び数１７、数１８となる。
【００６４】
【数１６】
2007218713.tif 000018
【００６５】
【数１７】
2007218713.tif 000019
【００６６】
【数１８】
2007218713.tif 000020
【００６７】
なお、ウェハ６の垂直方向には拘束がないことから応力はゼロであり、σｚ＝０であることから、数１６及び数１７、数１８は、最終的に数１９及び数２０となる。
【００６８】
【数１９】
2007218713.tif 000021
【００６９】
【数２０】
2007218713.tif 000022
【００７０】
従って、抵抗線ひずみゲージ２の測定によってひずみεｘ及びひずみεｙが既知の場合には、数１９及び数２０より垂直応力σｘ，σｙを求めることができる。
【００７１】
次に、求めた垂直応力σｘ，σｙから、拡散層抵抗１０を用いた応力センサのピエゾ抵抗係数を測定する。まず、ｘ軸方向が試料４の材料であるシリコン結晶の［１１０］方向、ｙ軸が［−１１０］方向、ｚ軸が［００１］方向の場合、垂直応力σｘ，σｙと抵抗値の変化率ΔＲｘ／Ｒｘ及びΔＲｙ／Ｒｙとは、数２１及び数２２の関係式が成立する。
【００７２】
【数２１】
2007218713.tif 000023
【００７３】
【数２２】
2007218713.tif 000024
【００７４】
従って、数１４及び数１５から垂直応力σｘ，σｙが既知で、抵抗値の変化率ΔＲｘ／Ｒｘ及びΔＲｙ／Ｒｙを測定できれば、数２１及び数２２を解いてピエゾ抵抗係数のπ１１+π１２及びπ４４の値を求めることができる。
【００７５】
さらに、求めた垂直応力σｘ，σｙから、ＭＯＳトランジスタ１１のピエゾ抵抗係数を測定する。まず、ｘ軸方向が試料４の材料であるシリコン結晶の［１１０］方向、ｙ軸が［−１１０］方向、ｚ軸が［００１］方向の場合、垂直応力σｘ，σｙとオン抵抗値の変化率ΔＲｏｎ．ｘ／Ｒｏｎ．ｘ及びΔＲｏｎ．ｙ／Ｒｏｎ．ｙとは、数２３及び数２４の関係式が成立する。
【００７６】
【数２３】
2007218713.tif 000025
【００７７】
【数２４】
2007218713.tif 000026
【００７８】
従って、数１４及び数１５から垂直応力σｘ，σｙが既知で、オン抵抗値の変化率ΔＲｏｎ．ｘ／Ｒｏｎ．ｘ及びΔＲｏｎ．ｙ／Ｒｏｎ．ｙを測定できれば、数２３及び数２４を解いてピエゾ抵抗係数のπｍｏｓ．１１+πｍｏｓ．１２及びπｍｏｓ．４４の値を求めることができる。
【００７９】
一方、ｘ軸方向が試料４の材料であるシリコン結晶の［１００］方向、ｙ軸が［０１０］方向、ｚ軸が［００１］方向の場合、垂直応力σｘ，σｙとオン抵抗値の変化率ΔＲｏｎ．ｘ／Ｒｏｎ．ｘ及びΔＲｏｎ．ｙ／Ｒｏｎ．ｙとは、数２５及び数２６の関係式が成立する。
【００８０】
【数２５】
2007218713.tif 000027
【００８１】
【数２６】
2007218713.tif 000028
【００８２】
従って、数１９及び数２０から垂直応力σｘ，σｙが既知で、オン抵抗値の変化率ΔＲｏｎ．ｘ／Ｒｏｎ．ｘ及びΔＲｏｎ．ｙ／Ｒｏｎ．ｙを測定できれば、数２５及び数２６を解いてピエゾ抵抗係数のπｍｏｓ．１１及びπｍｏｓ．１２の値を求めることができる。
【００８３】
以上のように、本実施の形態に係るピエゾ抵抗係数を測定方法では、少なくともチップサイズ以上の試料を切り出す切り出しステップと、四点曲げを行った際、試料４の表面の応力を抵抗線ひずみゲージ２を用いて測定する応力測定ステップと、抵抗値の変化率を測定する変化率測定ステップと、測定した応力と、測定した抵抗値の変化率とに基づいて、所定の関係よりピエゾ抵抗係数を演算する。そのため、本実施の形態に係るピエゾ抵抗係数を測定方法では、試料４の一軸応力状態を実現することなしにピエゾ抵抗係数を測定できるので、チップ上に形成された様々なＭＯＳトランジスタ１１に対しピエゾ抵抗係数を測定することができる。また、本実施の形態に係るピエゾ抵抗係数を測定方法では、試料４が複数のチップをまたぐことなしに形成されるので、ウェハ６上の全てのチップについてピエゾ抵抗係数を測定することができる。
【００８４】
なお、図５に示したデバイス作成領域１では、１種類のＭＯＳトランジスタ１１のみ記載されているが、本発明では、ゲート長等が異なる様々なＭＯＳトランジスタ１１に対しピエゾ抵抗係数を測定するため、デバイス作成領域１には様々な種類のＭＯＳトランジスタ１１が形成され、それぞれの種類毎に抵抗値の変化率を測定し、ピエゾ抵抗係数を測定する。
【００８５】
また、本実施の形態では、図７及び図８に示すように他の試料４の表面の抵抗線ひずみゲージ２２と裏面の抵抗線ひずみゲージ２１との関係を事前に求め、ピエゾ抵抗係数を測定する試料４については、裏面の抵抗線ひずみゲージ２のみから試料４の表面の応力を求める構成であった。しかし、本発明ではこれに限られず、試料４の表面と裏面とで応力の対称性が担保できれば、図８の関係を事前に求めることなく、裏面に設けた二軸の抵抗線ひずみゲージの値を表面の応力として用いることもできる。
【００８６】
また、ひずみゲージについても、ロゼットゲージ等様々な種類のひずみゲージを用いることができる。さらに、試料４の表面の応力測定は、抵抗線ひずみゲージに限られず、光弾性等を用いた他の応力測定方法を用いても良い。
【００８７】
上述したコンプライアンス・マトリクスについて一般的な説明を以下に行う。まず、応力σを数２７のように表し、ひずみεを数２８のように表すと、両者の関係は６×６のコンプライアンス・マトリクスＳを用いて数２９のように表すことができる。
【００８８】
【数２７】
2007218713.tif 000029
【００８９】
【数２８】
2007218713.tif 000030
【００９０】
【数２９】
2007218713.tif 000031
【００９１】
そして、シリコンウェハ面が（００１）の場合に、ｘ軸をシリコン結晶の［１００］方向、ｙ軸が［０１０］方向、ｚ軸が［００１］方向とすると、コンプライアンス・マトリクスＳは、数３０のように表すことができる。なお、マトリクスの各成分であるコンプライアンス係数は、表１に示す値を取る。
【００９２】
【数３０】
2007218713.tif 000032
【００９３】
【表１】
2007218713.tif 000033
【００９４】
また、シリコンウェハ面が（００１）の場合に、ｘ軸をシリコン結晶の［１１０］方向、ｙ軸が［−１１０］方向、ｚ軸が［００１］方向とすると、コンプライアンス・マトリクスＳは、数３１のように表すことができる。なお、マトリクスの各成分であるコンプライアンス係数は、表１に示す値を取る。
【００９５】
【数３１】
2007218713.tif 000034
【図面の簡単な説明】
【００９６】
【図１】本発明の前提となるピエゾ抵抗係数の測定方法を説明するための図である。
【図２】本発明の前提となる試料を切り出すウェハの平面図である。
【図３】本発明の前提となるピエゾ抵抗係数の測定方法を説明するための図である。
【図４】本発明の前提となるピエゾ抵抗係数の測定方法を説明するための図である。
【図５】本発明の実施の形態に係るピエゾ抵抗係数の測定方法を説明するための図である。
【図６】本発明の実施の形態に係る試料を切り出すウェハの平面図である。
【図７】本発明の実施の形態に係るピエゾ抵抗係数の測定方法を説明するための図である。
【図８】本発明の実施の形態に係る試料の表面と裏面とのひずみの関係を説明するための図である。
【符号の説明】
【００９７】
１  デバイス作成領域、２，２１，２２  抵抗線ひずみゲージ、３，４  試料、５  支点、６  ウェハ、１０  拡散層抵抗、１１  ＭＯＳトランジスタ。
【図１】
2007218713.tif 000035
【図２】
2007218713.tif 000036
【図３】
2007218713.tif 000037
【図４】
2007218713.tif 000038
【図５】
2007218713.tif 000039
【図６】
2007218713.tif 000040
【図７】
2007218713.tif 000041
【図８】
2007218713.tif 000042