(57)【要約】【課題】  ゲート絶縁膜に損傷を与えることなく、容易にデュアルゲート構造を形成することができる半導体装置の製造方法を提供する。【解決手段】  ポリシリコン膜１３のｎ型ポリシリコン領域１４を、ｎ型不純物濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上である上部領域１７とｎ型不純物濃度が１×１０19ａｔｏｍｓ／ｃｍ3未満である下部領域１８とで構成する。上部領域１７のエッチングは、ｎ型ポリシリコン領域１４とそれ以外の領域１５、１６とでエッチング速度に差が生じないフッ素元素を含有するエッチングガスを使用し、下部領域１８をゲート絶縁膜１２に対して高い選択比を有するエッチング条件によりエッチングを行う。このため、ゲート絶縁膜１２の損傷を防止することができるとともに、エッチング条件を切替える時点を容易に検出することができる。【選択図】  図１
2007042979.tif 000002
【特許請求の範囲】
【請求項１】
デュアルゲート構造を有する半導体装置の製造方法において、
半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、ポリシリコンまたはアモルファスシリコンからなるシリコン膜を形成する工程と、
前記シリコン膜の一部にｎ型の不純物を導入し、ｎ型不純物の濃度が特定濃度以上である上部領域と、ｎ型不純物の濃度が前記特定濃度未満である下部領域とからなるｎ型領域を形成する工程と、
前記シリコン膜上に、少なくとも前記ｎ型領域のゲート形成領域を被覆するパターンと、前記ｎ型領域以外の領域のゲート形成領域を被覆するパターンとを有するマスクパターンを形成する工程と、
前記マスクパターンをエッチングマスクとして、前記上部領域を前記ｎ型領域以外の領域とともにフッ素元素を含むエッチング種によりドライエッチングする工程と、
前記マスクパターンをエッチングマスクとして、前記シリコン膜の残部を前記ドライエッチングと異なるエッチング種によりドライエッチングする工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記シリコン膜残部のドライエッチングが、フッ素元素を含まないエッチング種により行われる請求項１記載の半導体装置の製造方法。
【請求項３】
前記特定濃度が１×１０19ａｔｏｍｓ／ｃｍ3である請求項１記載の半導体装置の製造方法。
【請求項４】
前記上部領域と下部領域とが６００℃〜７００℃の熱処理により形成される請求項１から３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記マスクパターンがレジストパターンである請求項１記載の半導体装置の製造方法。
【請求項６】
前記マスクパターンが絶縁膜のパターンである請求項１記載の半導体装置の製造方法。
【請求項７】
前記絶縁膜がテトラエトキシオキソシランを原料とした膜である請求項６記載の半導体装置の製造方法。
【請求項８】
前記絶縁膜が６００〜７００℃の温度で成膜される請求項６または７記載の半導体装置の製造方法。
【請求項９】
前記上部領域のドライエッチングが、フッ素元素を含むエッチングガスを用いて行われる請求項１から８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記エッチングガスが、ＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ8、ＮＦ3、及びＳＦ6の中から選択された１または２以上のガスを含む請求項９記載の半導体装置の製造方法。
【請求項１１】
前記絶縁膜がフッ素元素を含有する膜である請求項６記載の半導体装置の製造方法。
【請求項１２】
前記エッチング種のフッ素元素が、前記絶縁膜から生じたフッ素元素である請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記上部領域のドライエッチングが、塩素元素と臭素元素との少なくとも一方を含むエッチングガスを用いて行われる請求項１１または１２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、ｎ型ゲート電極を有するｎチャネルトランジスタとｐ型ゲート電極を有するｐチャネルトランジスタとが同一の基板に形成されたデュアルゲート構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＭＯＳ（Metal Oxide Semiconductor）構造素子を用いた半導体装置では、ｎチャネルトランジスタとｐチャネルトランジスタのいずれにも、ｎ型のポリシリコンがゲート電極材料として使用されている（いわゆる、シングルゲート構造）。しかしながら、近年の半導体素子の微細化に伴い、０．３μｍ以下のゲート長のゲート電極を備えたトランジスタでは、ｐチャネルトランジスタにおいて生じる短チャネル効果を抑制する目的で、ｐチャンネルトランジスタのゲート材料にｐ型のポリシリコンが使用され、ｎチャンネルトランジスタのゲート電極にｎ型のポリシリコンが使用されるデュアルゲート構造が採用されている。
【０００３】
図７は、上記デュアルゲート構造を有する半導体装置のゲート電極の形成工程を示す工程断面図である。なお、図７では、ｎ型ポリシリコンゲートとｐ型ポリシリコンゲートとに加え、不純物が注入されていないポリシリコンのパターン（以下、当該パターンもゲートという。）を同時に形成している。
【０００４】
図７（ａ）に示すように、まず、半導体基板１１上に熱酸化法等によりシリコン酸化膜等からなる膜厚３ｎｍ程度のゲート絶縁膜１２が形成され、当該ゲート絶縁膜１２上に２００ｎｍ程度の膜厚のポリシリコン膜１３がＣＶＤ（Chemical Vapor Deposition）法により堆積される。
【０００５】
次に、ポリシリコン膜１３上に、ｎ型ポリシリコンゲートの形成領域を含む領域に開口を有するレジストパターン２１がフォトリソグラフィにより形成される。当該レジストパターン２１をマスクとして、リン（Ｐ）等のｎ型の不純物が、例えば、注入エネルギーが５ｋｅＶ、注入ドーズ量が５×１０15ａｔｏｍｓ／ｃｍ2の条件でポリシリコン膜１３に注入され、図７（ｂ）に示すように、ｎ型ポリシリコン領域１４が形成される。
【０００６】
レジストパターン２１がアッシング処理等により除去された後、図７（ｃ）に示すように、ポリシリコン膜１３上に、ｐ型ポリシリコンゲートの形成領域を含む領域に開口を有するレジストパターン２２がフォトリソグラフィにより形成される。そして、当該レジストパターン２２をマスクとして、ホウ素（Ｂ）等のｐ型の不純物が、例えば、注入エネルギーが５ｋｅＶ、注入ドーズ量が５×１０15ａｔｏｍｓ／ｃｍ2の条件でポリシリコン膜１３に注入され、ｐ型ポリシリコン領域１５が形成される。
【０００７】
以上の工程により、ポリシリコン膜１３は、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、及び、非注入領域１６に区分される。
【０００８】
続いて、図７（ｄ）に示すように、フォトリソグラフィにより、上記各領域１４、１５、１６上にそれぞれ、ゲート電極パターン形成領域を被覆するレジストパターン２３が形成され、当該レジストパターン２３をマスクとしてポリシリコン膜１３のエッチングが行われる。
【０００９】
一般に、ｎ型不純物が導入されたｎ型ポリシリコン領域１４は、ｐ型不純物が導入されたｐ型ポリシリコン領域１５に比べてエッチング速度が大きい。このため、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、及び非注入領域１８が混在したポリシリコン膜１３を、同時にかつ均一にエッチングすることは困難となっている。すなわち、図８（ａ）に示すように、ｎ型ポリシリコン領域１４のエッチングが完了した状態では、ｐ型ポリシリコン領域１５ではエッチングが未完了の状態であり、図８（ｂ）に示すように、ｐ型ポリシリコン領域１５のエッチングが完了した状態では、ｎ型ポリシリコン領域１４はオーバエッチングされてしまい、当該領域１４下のゲート絶縁膜１２にマイクロトレンチ等の欠陥８０が生じてしまう。
【００１０】
この対策として、図７（ｅ）に示すように、上記ポリシリコン膜１３のエッチング工程では、まず、Ｃｌ2ガスとＨＢｒガスとＯ2ガスとの混合ガスをエッチングガスとして、ポリシリコン膜１３とゲート絶縁膜１２との選択比が比較的小さいエッチング条件で、ｎ型ポリシリコン領域１４のエッチングが完了するまでプラズマエッチングが行われる。この後、ＨＢｒガスとＯ2ガスとの混合ガスをエッチングガスとして、ポリシリコン膜１３とゲート絶縁膜１２との選択比が比較的大きいエッチング条件でのプラズマエッチングが行われる。これにより、図７（ｆ）に示すように、ｎ型ポリシリコン領域１４のゲート絶縁膜１２にダメージを与えることなくｐ型ポリシリコン領域１５、非注入領域１６のポリシリコン膜の残部が除去される。この結果、各領域１４、１５、１６において良好な形状を有するゲート電極が形成される（例えば、特許文献１参照。）。
【００１１】
また、上記の製造工程では、ｎ型ポリシリコン領域１４のエッチングが完了した時点でエッチングガスを切替える必要があるため、ｎ型ポリシリコン領域１４のエッチング終点の検出が行われている。このような、エッチング終点の検出は、エッチング処理中にプラズマから放射される特定波長の光の強度を計測しておき、ゲート絶縁膜１２が露出した際に当該光強度が変動することを利用して行われている（例えば、特許文献２参照。）。
【特許文献１】特許第２８２２９５２号公報
【特許文献２】特表２００３−５２１１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、半導体基板１１上でｎ型ポリシリコン領域１４が占める面積が小さい場合、ｎ型ポリシリコン領域１４のポリシリコン膜がエッチング除去された際に露出するゲート絶縁膜１２の面積が小さくなる。このため、上記特定波長の光強度は小さく、当該光強度の変動を検知することは困難である。したがって、上記従来のエッチング終点の検出手法では、半導体基板１１上において、ｐ型ポリシリコン領域１５や非注入領域１６の占める面積が大きい場合に、エッチング終点を正確に検出することができないという問題がある。
【００１３】
このため、上記従来技術を適用するためには、ｎ型ポリシリコン領域１４の面積は、ｐ型ポリシリコン領域１５及び非注入領域１６が半導体基板上で占める面積よりも大きくなければならないというレイアウト上の制約があった。このような、レイアウト上の制約は、半導体装置の設計自由度を低下させるため好ましくない。
【００１４】
本発明は、上記従来の事情を鑑みて提案されたものであって、ゲート絶縁膜に損傷を与えることなく、容易にデュアルゲート構造を形成することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上述の課題を解決するために、本発明は、以下の技術的手段を採用している。すなわち、本発明に係る半導体装置の製造方法は、まず、半導体層上にゲート絶縁膜を形成し、当該ゲート絶縁膜上にポリシリコンまたはアモルファスシリコンからなるシリコン膜を形成する。次いで、シリコン膜の一部にｎ型の不純物を導入し、ｎ型不純物の濃度が特定濃度以上である上部領域と、ｎ型不純物の濃度が前記特定濃度未満である下部領域とからなるｎ型領域を形成する。続いて、シリコン膜上に、少なくとも前記ｎ型領域のゲート形成領域を被覆するパターンと、前記ｎ型領域以外の領域のゲート形成領域を被覆するパターンとを含むマスクパターンを形成する。この後、マスクパターンをエッチングマスクとして、上部領域を前記ｎ型領域以外の領域とともにフッ素元素を含むエッチング種によりドライエッチングする。そして、前記マスクパターンをエッチングマスクとして、シリコン膜の残部を前記ドライエッチングと異なるエッチング種によりドライエッチングする。
【００１６】
シリコン膜残部のドライエッチングは、フッ素元素を含まないエッチング種により行うことができる。また、上記特定濃度は、例えば１×１０19ａｔｏｍｓ／ｃｍ3であり、このような濃度分布は、６００℃〜７００℃の熱処理により形成することができる。
【００１７】
上記マスクパターンは、レジストや絶縁膜のパターンとして形成することができる。絶縁膜としては、例えば、テトラエトキシオキソシランを原料とした膜を使用することができる。このとき、６００〜７００℃の温度で絶縁膜を成膜することで、上記熱処理を成膜と同時に行うことができる。
【００１８】
また、上記上部領域のドライエッチングは、フッ素元素を含むエッチングガスにより行うことができる。当該エッチングガスには、例えば、ＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ8、ＮＦ3、及びＳＦ6の中から選択されたガス、あるいはこれらの混合ガスを使用することができる。
【００１９】
さらに、マスクパターンとして使用される絶縁膜がフッ素元素を含む膜であってもよい。この場合、上記上部領域のドライエッチングに用いられるエッチング種のフッ素元素は、絶縁膜から生じる。このようなドライエッチングを行うときは、塩素元素と臭素元素との少なくとも一方を含むエッチングガスを用いて上部領域のドライエッチングを行えばよい。
【発明の効果】
【００２０】
本発明によれば、ｎ型不純物濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上である上部領域のエッチングに、ｎ型ポリシリコン領域とそれ以外の領域とでエッチング速度に差が生じないフッ素元素を含有するエッチングガスを使用し、ｎ型不純物濃度が１×１０19ａｔｏｍｓ／ｃｍ3未満である下部領域を、ゲート絶縁膜に対して高い選択比を有するエッチング条件によりエッチングする。このため、ゲート絶縁膜の損傷を防止することができるとともに、エッチング条件を切替える時点を容易に検出することができる。
【発明を実施するための最良の形態】
【００２１】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置の製造方法を、図面を参照しながら詳細に説明する。図１は、本実施形態に係る半導体装置の製造方法示す工程断面図である。なお、以下では、上記従来の半導体装置と同一である部位には同一の符号を付し、ゲート電極の形成工程のみを説明する。
【００２２】
まず、図１（ａ）に示すように、シリコンからなる半導体基板１１上にゲート絶縁膜１２が形成される。ゲート絶縁膜１２には、例えば、熱酸化法により成膜したシリコン酸化膜を採用することができる。ここでは、８５０℃で３ｎｍのシリコン酸化膜を成膜している。続いて、ゲート絶縁膜１２上にＣＶＤ法等によりポリシリコン膜１３が形成される。本実施形態では、６００℃の成膜温度で２００ｎｍの膜厚を有するポリシリコン膜１３をＣＶＤ法により成膜している。
【００２３】
次に、図１（ｂ）に示すように、ポリシリコン膜１３上に、ｎ型不純物の注入領域に開口を有するレジストパターン２１がフォトリソグラフィにより形成される。そして、レジストパターン２１を注入マスクとして、ｎ型の不純物がポリシリコン膜１３に注入され、ポリシリコン膜１３にｎ型ポリシリコン領域１５が形成される。本実施形態では、ｎ型不純物であるリンを、注入エネルギーが１５ｋｅＶ、注入ドーズ量が５×１０15ａｔｏｍｓ／ｃｍ2の条件でポリシリコン膜１３に注入している。
【００２４】
続いて、レジストパターン２１がアッシング処理等により除去された後、ポリシリコン膜１３上に、ｐ型不純物の注入領域に開口を有するレジストパターン２２がフォトリソグラフィにより形成され、当該レジストパターン２２を注入マスクとして、ｐ型の不純物がポリシリコン膜１３に導入される。本実施形態では、ｐ型不純物であるホウ素が、注入エネルギー１０ｋｅＶ、注入ドーズ量５×１０15ａｔｏｍｓ／ｃｍ2の条件でポリシリコン膜１３に注入され、ｐ型ポリシリコン領域１５が形成される。
【００２５】
さて、本実施形態では、次に、図１（ｄ）に示すように、ｎ型ポリシリコン領域１４に、ｎ型不純物（ここでは、リン）の濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上である上部領域１７と、１×１０19ａｔｏｍｓ／ｃｍ3未満である下部領域１８とを形成する熱処理が行われる。当該熱処理は、例えば、基板温度を７００℃に昇温し、当該温度を、例えば、１０秒程度維持することで実施される。本実施形態では、当該熱処理により、図２に示すような、リンの濃度分布が実現される。なお、図２において、横軸は、ポリシリコン膜１３の上面を原点とした深さに対応し、縦軸がリンの濃度に対応する。図２では、ポリシリコン膜１３の上面から１５０ｎｍまでの領域が１×１０19ａｔｏｍｓ／ｃｍ3以上のリン濃度を有する上部領域１７であり、上部領域１７の下端からポリシリコン膜１３の底面までの領域が、リン濃度が１×１０19ａｔｏｍｓ／ｃｍ3未満である下部領域１８となる。また、当該熱処理は、上部領域と下部領域を形成可能であればいかなる条件で行ってもよく、例えば、６００℃〜７００℃程度の基板温度で実施可能である。
【００２６】
ｎ型ポリシリコン領域１４に上部領域１７と下部領域１８とを形成する熱処理が完了すると、図１（ｅ）に示すように、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、非注入領域１６上に、ゲート電極パターン形成領域を被覆するレジストパターン２３がフォトリソグラフィによりそれぞれ形成される。
【００２７】
次に、図１（ｆ）及び図１（ｇ）に示すように、レジストパターン２３をエッチングマスクとしたポリシリコン膜１３のエッチングが行われる。当該エッチング工程では、まず、ｎ型ポリシリコン領域１４の上部領域１７と、ｎ型ポリシリコン領域以外の領域（ｐ型ポリシリコン領域１５及び非注入領域１６）の上部領域１７に対応する領域のエッチングを行う第１のエッチング処理（図１（ｅ））が行われる。そして、当該第１のエッチング処理に続いて、ｎ型ポリシリコン領域１４の下部領域１８と、ｎ型ポリシリコン領域以外の領域の下部領域１８に対応する領域のエッチングを行う第２のエッチング処理（図１（ｆ））が行われる。
【００２８】
これらのエッチング処理には、例えば、ＩＣＰ（Inductive Coupling Plasma）方式のプラズマエッチング装置を使用することができる。図３に示すように、ＩＣＰ方式のプラズマエッチング装置６０は、内壁がセラミック、アルミナ、石英等の絶縁膜で被覆されたチャンバ６１を有し、当該チャンバ６１内に被処理基板７０が載置される試料台となる下部電極６２を備えている。下部電極６２と対向するチャンバ壁は、石英等の誘電体壁６７により構成され、誘電体壁６７上に、コイル状の上部電極６３が配設されている。上部電極６３には、整合器６４を介して高周波電源６５が接続され、下部電極６２には、整合器６９を介して高周波電源６８が接続されている。
【００２９】
また、チャンバ６１の側壁上部には、マスフローコントローラを介してエッチングガスが導入されるガス導入口７１が連通されており、チャンバ６１の下壁には、チャンバ内のガスを排気するガス排気口７２が連通されている。ガス排気口７２には、図示しないターボポンプが介在されており、チャンバ６１の内部圧力が、０．１Ｐａから１０Ｐａ程度の一定圧力に維持される構成になっている。また、下部電極６２の内部には、電極を一定温度に保持する温度制御機構が内蔵されている。
【００３０】
このようなプラズマエッチング装置６０において、まず、上部領域１７をエッチングする第１のエッチング処理が行われる。当該エッチング処理では、チャンバ６１内に、フッ素元素を含有するガス、例えば、ＣＦ4ガスが３０ｍｌ／ｍｉｎ、Ｃｌ2ガスが２０ｍｌ／ｍｉｎ、ＨＢｒガスが３０ｍｌ／ｍｉｎ、Ｏ2ガスが６ｍｌ／ｍｉｎの流量（１℃、１気圧での流量）で導入される。このとき、チャンバ６１の内部圧力は０．７Ｐａに維持される。当該状態で、高周波電源６５により上部電極６３に４００Ｗの高周波電力が印加され、高周波電源６８により下部電極６２に５０Ｗの高周波電力が印加される。そして、上部電極６２に印加された高周波電力により、チャンバ６１内に上記エッチングガスのプラズマが生成される。当該プラズマ中のイオンは、下部電極６２に印加された高周波電力がバイアスとなって下部電極６２上の被処理基板７０の入射し、エッチングが行われる。なお、本実施形態では、下部電極６２の温度は２０℃に維持されている。
【００３１】
ここで、ポリシリコン膜のエッチングについて説明する。図４は、ｎ型ポリシリコン膜に対するｐ型ポリシリコン膜のエッチングレートの比のｎ型不純物濃度依存性を示す図である。なお、エッチングレート比は、（ｐ型ポリシリコンのエッチング速度）／（ｎ型ポリシリコンのエッチング速度）により算出される値である。また、図４において、実線Ａは、エッチングに寄与するフッ素元素が存在しない状態でのエッチングレート比を示しており、破線Ｂはエッチングに寄与するフッ素元素が存在する状態でのエッチングレート比を示している。
【００３２】
図４に示すように、フッ素元素が存在しない状況下（実線Ａ）では、ｎ型ポリシリコン膜中の不純物濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上になると、エッチングレート比は徐々に低下し、「０．８」以下の値になっている。これは、上述したように、ｎ型不純物濃度が高くなると、ｎ型ポリシリコン膜のエッチング速度が、ｐ型ポリシリコン膜のエッチング速度よりも２０％程度速くなることを示している。
【００３３】
一方、フッ素元素が存在する状況下（破線Ｂ）では、エッチングレート比は、ｎ型ポリシリコン膜に導入された不純物濃度に依存せず、ほぼ「１．０」の一定値となっている。これは、フッ素元素が存在する状況下では、ｎ型ポリシリコン膜とｐ型ポリシリコン膜とは、同一のエッチング速度でエッチングされることを示している。
【００３４】
すなわち、上述の第１のエッチング処理のエッチング条件は、チャンバ６１内にＣＦ4ガスを導入しているため、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、及び非注入領域１６の各領域においてエッチング速度に差は発生せず、同一のエッチング速度でエッチングを行うことができる。このため、エッチング速度に応じた一定時間のエッチングを行うことで、図１（ｆ）に示すように、各領域１４、１５、１６においてポリシリコン膜１３の上面から所定深さまでの、均等なエッチングを行うことができる。本実施形態では、当該第１のエッチング処理により、ｎ型ポリシリコン領域１４の上部領域１７に対応する１５０ｎｍのエッチングが行われる（５０ｎｍ厚のポリシリコン膜が残留する）。なお、第１のエッチング処理では、各領域１４、１５、１６においてエッチング速度に差が生じないので、公知の反射光を利用した膜厚検知型のＥＰＤ（End Point Detector）を用いてポリシリコン膜１３の残厚を測定し、エッチング終点を検出することも可能である。
【００３５】
第１のエッチング処理に続いて、上記第２のエッチング処理が行われる。当該エッチング処理では、エッチング領域に残留しているポリシリコン膜１３（ここでは，５０ｎｍ厚のポリシリコン膜）がエッチングされる。図２に示したように、第２のエッチング処理によりエッチングされるｎ型ポリシリコン膜中の不純物濃度は１×１０19ａｔｏｍｓ／ｃｍ3未満であるので、図４に示したように、フッ素元素が存在しない状況下でも、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、及び非注入領域１６の各領域においてエッチング速度に差は発生せず、同一のエッチング速度でエッチングを行うことができる。
【００３６】
本実施形態では、第２のエッチング処理を、プラズマエッチング装置６０のチャンバ６１に、エッチングガスとして、ＨＢｒガスを１５０ｍｌ／ｍｉｎ、Ｏ2ガスを１０ｍｌ／ｍｉｎの流量で導入するとともに、内部圧力を１．３Ｐａに維持する。この状態で、上部電極６３に３００Ｗ、下部電極６２に３０Ｗの高周波電力を印加することによりエッチングを行っている。当該エッチング条件は、第１のエッチング処理のエッチング条件に比べて、ゲート絶縁膜１２に対して高い選択比を得ることができるエッチング条件である。
【００３７】
したがって、第２のエッチング処理は、第１のエッチング処理と同様に、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、及び非注入領域１６の各領域において、同一のエッチング速度でエッチングを行うことができるとともに、ゲート絶縁膜１２に損傷を与えることなくエッチングを行うことができる。また、各領域１４、１５、１６においてエッチング速度に差が生じないため、第２のエッチング処理のエッチング終点は、エッチング処理中のプラズマ放射光のうち、ゲート絶縁膜１２が露出した際に光強度が変化する特定波長の光を常時計測し、当該光強度変化を検出することで精度良く検出することが可能である。
【００３８】
この後、レジストパターン２３が除去され、図１（ｈ）に示すように、ゲート電極パターンが完成する。
【００３９】
以上説明したように、本実施形態によれば、ｎ型ポリシリコン領域、ｐ型ポリシリコン領域、及び非注入領域が混在するポリシリコン膜を同時にエッチングする場合でも、各領域を同一のエッチング速度でエッチングすることができる。このため、エッチング時間、あるいは、ポリシリコン膜の残厚を計測することにより、エッチングガスを切替える時点や完全にエッチングが完了した時点を容易に検出することができる。したがって、ｎ型ポリシリコン領域、ｐ型ポリシリコン領域、及び非注入領域が混在するポリシリコン膜のエッチングを、ゲート絶縁膜に損傷を与えることなく容易に行うことができる。
【００４０】
なお、上記説明では、第１のエッチング処理のエッチングガスとしてＣＦ4を含有するガスを使用したが、ポリシリコン膜のエッチングに作用可能なフッ素元素を含有するガスであれば任意のガスを使用することができる。当該エッチングガスは、例えば、ＣＨＦ3、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ8、ＮＦ3、あるいは、ＳＦ6等を含有するガスであってもよい。
【００４１】
（第２の実施形態）
続いて、本発明の第２の実施形態に係る半導体装置の製造方法を、図面を参照しながら詳細に説明する。図５は、本実施形態に係る半導体装置の製造方法示す工程断面図である。
本実施形態は、第１の実施形態と異なり、ゲート電極のエッチングマスクが絶縁膜により構成される。なお、ポリシリコン膜１３にｎ型ポリシリコン領域１４及びｐ型ポリシリコン領域１５を形成するまでの工程は、第１の実施形態と同一である。
【００４２】
図５（ａ）に示すように、図１（ａ）〜（ｃ）に示した工程により、半導体基板１１上に、ゲート絶縁膜１２を介して、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、及び非注入領域１６に区分されたポリシリコン膜１３が形成される。
【００４３】
次に、図５（ｂ）に示すように、ポリシリコン膜１３上に、絶縁膜３１が形成される。当該絶縁膜３１は、例えば、テトラエトキシオキソシラン（ＴＥＯＳ）とＯ2ガスとを原料としたＬＰ−ＣＶＤ（Low Pressure-CVD）法により成膜したＴＥＯＳ膜を使用することができる。ここでは、６００℃の成膜温度で膜厚１００ｎｍのＴＥＯＳ膜を成膜している。また、本実施形態では、絶縁膜３１を成膜する際の昇温を利用して、ｎ型ポリシリコン領域１４に、ｎ型不純物（ここでは、リン）の濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上である上部領域１７と、１×１０19ａｔｏｍｓ／ｃｍ3未満である下部領域１８とを形成している。
【００４４】
続いて、図５（ｃ）に示すように、公知のフォトリソグラフィ及びエッチング技術を使用して、絶縁膜３１が、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、非注入領域１６のゲート電極パターン形成領域を被覆するパターンに加工される。
【００４５】
そして、図５（ｄ）に示すように、絶縁膜３１のパターンをエッチングマスクとして、ｎ型ポリシリコン領域１４の上部領域１７と、ｎ型ポリシリコン領域以外の領域（ｐ型ポリシリコン領域１５及び非注入領域１６）の上部領域１７に対応する領域のエッチングを行う第１のエッチング処理が行われる。当該第１のエッチング処理は、上記第１の実施形態と同様の条件で行うことが可能である。
【００４６】
第１のエッチング処理に続いて、図５（ｅ）に示すように、ｎ型ポリシリコン領域１４の下部領域１８と、ｎ型ポリシリコン領域以外の領域の下部領域１８に対応する領域のエッチングを行う第２のエッチング処理が行われる。当該第２のエッチング処理も、上記第１の実施形態と同様に行えばよい。この後、絶縁膜３１のパターンが除去され、図５（ｆ）に示すように、ゲート電極パターンの形成が完了する。
【００４７】
本実施形態においても、第１の実施形態と同様に、ｎ型ポリシリコン領域、ｐ型ポリシリコン領域、及び非注入領域が混在するポリシリコン膜を同時にエッチングする場合でも、各領域を同一のエッチング速度でエッチングすることができる。このため、ｎ型ポリシリコン領域、ｐ型ポリシリコン領域、及び非注入領域が混在するポリシリコン膜のエッチングを、ゲート絶縁膜に損傷を与えることなく容易に行うことができる。
【００４８】
加えて、本実施形態では、エッチングマスクがＴＥＯＳ膜等の絶縁膜により構成されている。絶縁体からなるマスクは、レジストにより構成されたエッチングマスクに比べて、高いエッチング耐性を有するため、上記第１の実施形態に比べてエッチングマスクの膜厚を小さくすることができる。したがって、エッチングマスクのアスペクト比を小さくすることができ、エッチング処理時に、基板に入射するイオンがエッチングマスクの側壁に衝突して散乱される確率を低下させることができる。この結果、エッチングマスク側壁に散乱されたイオンがゲート絶縁膜に入射して、ゲート絶縁膜が損傷を受けることを抑制することができる。
【００４９】
（第３の実施形態）
次いで、本発明の第３の実施形態に係る半導体装置の製造方法を、図面を参照しながら詳細に説明する。図６は、本実施形態に係る半導体装置の製造方法示す工程断面図である。
本実施形態は、第２の実施形態と異なり、ゲート電極のエッチングマスクがフッ素元素を含有する絶縁膜により構成される。なお、本実施形態において、ポリシリコン膜１３にｎ型ポリシリコン領域１４及びｐ型ポリシリコン領域１５を形成し、上部領域１７と下部領域１８とを形成するまでの工程は、第１の実施形態と同一である。
【００５０】
図６（ａ）に示すように、図１（ａ）〜（ｄ）に示した工程により、半導体基板１１上に、ゲート絶縁膜１２を介して、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、及び非注入領域１６に区分されたポリシリコン膜１３が形成される。ここで、ｎ型ポリシリコン領域１４には、第１の実施形態で説明した熱処理により、ｎ型不純物の濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上である上部領域１７と、１×１０19ａｔｏｍｓ／ｃｍ3未満である下部領域１８とが形成されている。
【００５１】
次に、図６（ｂ）に示すように、ポリシリコン膜１３上に、フッ素元素を含有する絶縁膜３２が形成される。当該絶縁膜３２は、例えば、ＳｉＨ4ガス、ＳｉＦ4ガス、及びＯ2ガスを原料としたＨＤＰ−ＣＶＤ（High Density Plasma-CVD）法により成膜したＦＳＧ（Fluorosilicate Glass）膜を使用することができる。ここでは、２００℃の成膜温度で膜厚１００ｎｍのＦＳＧ膜を成膜している。
【００５２】
続いて、図６（ｃ）に示すように、公知のフォトリソグラフィ及びエッチング技術を使用して、絶縁膜３２が、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、非注入領域１６のゲート電極パターン形成領域を被覆するパターンに加工される。
【００５３】
そして、図６（ｄ）に示すように、絶縁膜３２のパターンをエッチングマスクとして、ｎ型ポリシリコン領域１４の上部領域１７と、ｎ型ポリシリコン領域以外の領域（ｐ型ポリシリコン領域１５及び非注入領域１６）の上部領域１７に対応する領域のエッチングを行う第１のエッチング処理が行われる。
【００５４】
本実施形態では、当該第１のエッチング処理は、第１の実施形態で説明したプラズマエッチング装置６０のチャンバ６１に、例えば、Ｃｌ2ガスが３０ｍｌ／ｍｉｎ、ＨＢｒガスが２０ｍｌ／ｍｉｎ、Ｏ2ガスが６ｍｌ／ｍｉｎの流量（１℃、１気圧での流量）で導入される。このとき、チャンバ６１の内部圧力は０．７Ｐａに維持される。当該状態で、高周波電源６５により上部電極６３に４００Ｗの高周波電力が印加され、高周波電源６８により下部電極６２に５０Ｗの高周波電力が印加される。そして、上部電極６２に印加された高周波電力により、チャンバ６１内に上記エッチングガスのプラズマが生成され、エッチングが行われる。このとき、下部電極６２の温度は２０℃に維持されている。
【００５５】
当該エッチング条件は、低圧力かつ高電圧であるため異方性の強いエッチング条件であり、基板１１に入射するイオンが、フッ素元素を含有する絶縁膜３２のパターンに激しく衝突する。このとき、絶縁膜３２のパターン表面では、ハロゲンイオンと絶縁膜３２（ここでは、ＦＳＧ膜）とが反応し、フッ素が生成される。このため、当該エッチング条件によれば、上記各実施形態と同様に、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、及び非注入領域１６の各領域においてエッチング速度に差は発生せず、同一のエッチング速度でエッチングを行うことができる。
【００５６】
第１のエッチング処理に続いて、図６（ｅ）に示すように、ｎ型ポリシリコン領域１４の下部領域１８と、ｎ型ポリシリコン領域以外の領域の下部領域１８に対応する領域のエッチングを行う第２のエッチング処理が行われる。
【００５７】
本実施形態では、当該第２のエッチング処理は、上記第１の実施形態と同様のエッチング条件で行われる。当該エッチング条件は、高圧力かつ低電圧であるため等方性のエッチングとなる。このため、絶縁膜３２表面で、ハロゲンイオンとフッ素元素を含有する絶縁膜３２との反応が発生せず、絶縁膜３２のパターンからフッ素は発生しない。このため、上記各実施形態と同様、ｎ型ポリシリコン領域１４、ｐ型ポリシリコン領域１５、及び非注入領域１６の各領域において、同一のエッチング速度でエッチングを行うことができるとともに、ゲート絶縁膜１２に損傷を与えることなくエッチングを行うことができる。
【００５８】
この後、絶縁膜３２のパターンが除去され、図６（ｆ）に示すように、ゲート電極パターンの形成が完了する。
【００５９】
本実施形態においても、上記各実施形態と同様に、ｎ型ポリシリコン領域、ｐ型ポリシリコン領域、及び非注入領域が混在するポリシリコン膜を同時にエッチングする場合でも、各領域を同一のエッチング速度でエッチングすることができる。このため、ｎ型ポリシリコン領域、ｐ型ポリシリコン領域、及び非注入領域が混在するポリシリコン膜のエッチングを、ゲート絶縁膜に損傷を与えることなく容易に行うことができる。
【００６０】
加えて、本実施形態では、ＦＳＧ膜等のフッ素を含有する絶縁膜によりエッチングマスクを構成し、当該絶縁膜から上記第１のエッチング処理の際に必要となるフッ素を発生させている。このため、プラズマエッチング装置のチャンバ内に、フッ素元素を含有するガスを直接導入必要がない。フッ素元素を含有するガスは、腐食性が高いため、当該ガスが導入されたチャンバの内壁は少なからず腐食される。このようなチャンバ内壁の腐食は、半導体装置の製造歩留まりを低下させるパーティクルの発生要因となるため、本実施形態ではこのようなパーティクルの発生をも抑制することが可能となる。
【００６１】
以上説明したように、本発明によれば、ｎ型不純物濃度が１×１０19ａｔｏｍｓ／ｃｍ3以上である上部領域のエッチングに、ｎ型ポリシリコン領域とそれ以外の領域とでエッチング速度に差が生じないフッ素元素を含有するエッチングガスを使用し、ｎ型不純物濃度が１×１０19ａｔｏｍｓ／ｃｍ3未満である下部領域を、ゲート絶縁膜に対して高い選択比を有するエッチング条件によりエッチングを行うため、エッチング条件を切替える時点やエッチング終了点を容易に検出することができ、ゲート絶縁膜の損傷を確実に防止することができる。この結果、デュアルゲート構造を有する半導体装置を容易に、かつ、
歩留まりよく製造することができる。
【００６２】
本発明は、以上で説明した各実施形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形及び応用が可能である。例えば、上記では、本発明をゲート電極がポリシリコンにより構成される半導体装置に適用した事例に基づいて説明を行ったが、ゲート電極がポリシリコンに代えてアモルファスシリコンにより構成された場合であっても同様の効果を得ることができる。また、本発明の技術的思想を逸脱しない範囲において、上記半導体装置を製造する各工程に採用したプロセスは、他の等価なプロセスに置換することが可能である。
【産業上の利用可能性】
【００６３】
本発明は、デュアルゲート構造を容易に、かつ歩留まりよく形成することができ、半導体装置の製造方法として有用である。
【図面の簡単な説明】
【００６４】
【図１】本発明の第１の実施形態に係る半導体装置の製造工程を示す断面図
【図２】ポリシリコン膜中のｎ型不純物の濃度分布を示す図
【図３】プラズマエッチング装置の断面図
【図４】ｎ型ポリシリコンに対するｐ型ポリシリコンのエッチングレート比のｎ型不純物濃度依存性を示す図
【図５】本発明の第２の実施形態に係る半導体装置の製造工程を示す断面図
【図６】本発明の第３の実施形態に係る半導体装置の製造工程を示す断面図
【図７】従来法の半導体装置の製造工程を示す工程断面図
【図８】従来法の半導体装置を示す断面図
【符号の説明】
【００６５】
１１  基板
１２  ゲート絶縁膜
１３  ポロシリコン膜
１４  ｎ型ポリシリコン領域
１５  ｐ型ポリシリコン領域
１６  非注入領域
１７  上部領域
１８  下部領域
３１  ＴＥＯＳ膜
３２  ＦＳＧ膜
６０  ドライエッチング装置
【図１】
2007042979.tif 000003
【図２】
2007042979.tif 000004
【図３】
2007042979.tif 000005
【図４】
2007042979.tif 000006
【図５】
2007042979.tif 000007
【図６】
2007042979.tif 000008
【図７】
2007042979.tif 000009
【図８】
2007042979.tif 000010