(57)【要約】【課題】ショート及び層構成バランスの悪化を抑制しながらクラックの発生を防止することができる積層電子部品を提供すること。【解決手段】積層セラミックコンデンサ１は、内層部分９及び上下一対の外層部分１１、１３を有するセラミック基体３と、その左右に設けられた一対の外部電極５、７とを備える。内層部分には、互い違いに外部電極に接続され静電容量を確保する複数の内部電極１５が埋設されており、外層部分には、それぞれ外部電極に接続される２層以上のダミー電極１９、２１が埋設されている。最内側の前記ダミー電極１９ａは最外側の内部電極１５ａと同極に設けられており、且つ、ダミー電極には異極として隣り合う少なくとも一対が含まれる。【選択図】      図１
2007042743.tif 000002
【特許請求の範囲】
【請求項１】
内層部分及びその上下に設けられた一対の外層部分を有するセラミック基体と、
前記セラミック基体の左右に設けられた一対の外部電極とを備え、
前記内層部分には、互い違いに前記外部電極に接続される複数の内部電極が埋設されており、
少なくとも一方の前記外層部分には、それぞれ前記外部電極に接続される２層以上のダミー電極が埋設されており、
最内側の前記ダミー電極は最外側の前記内部電極と同極に設けられており、且つ、前記ダミー電極には異極として隣り合う少なくとも一対が含まれる、
積層電子部品。
【請求項２】
前記ダミー電極は、３層以上設けられており、一層毎に極が入れ替わるように互い違いに前記外部電極に接続されている
請求項１に記載の積層電子部品。
【請求項３】
前記ダミー電極は、３層以上設けられており、同極として隣り合う少なくとも一対が含まれる、
請求項１に記載の積層電子部品。
【請求項４】
前記ダミー電極の間隔は、前記内層部分に遠い位置の間隔が近い位置の間隔よりも広い関係を含む
請求項１乃至３の何れか一項に記載の積層電子部品。
【請求項５】
前記ダミー電極は、前記内部電極と同じ材料で構成されている
請求項１乃至４の何れか一項に記載の積層電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層電子部品に関するものである。
【背景技術】
【０００２】
積層セラミック電子部品の一つである積層セラミックコンデンサは、セラミック基体と、その側面に設けられた外部電極とを備える。セラミック基体は、複数の内部電極が埋設された内層部分と、その内層部分の上下に設けられる一対の外層部分とを有している。内層部分の内部電極はそれぞれ外部電極に接続される。
【０００３】
従来の積層セラミックコンデンサとして、特許文献１には、外層部分にダミー電極を設け、それにより、メッキ工程時のメッキ液の浸透を抑制防止し、特性の悪化を防ぐ積層セラミックコンデンサが開示されている。
【０００４】
また、特許文献２には、内層部分のなかでも外側の内部電極の間隔を中央の内部電極の間隔よりも広げた積層セラミックコンデンサが開示されている。
【特許文献１】特開平７−３３５４７３号公報
【特許文献２】特開平１０−１２４７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、積層セラミックコンデンサにおいては、焼成時に、内部電極を有する内層部分と内部電極を有しない外層部分とで構成材料の差異に起因した縮率の相違が現れ、クラックが発生する恐れがあった。
【０００６】
これに対処すべく、本出願人は、外層部分に、外部電極と接続する複数の縮率調整を図るダミー電極を設けることを検討したところ、ショートや、セラミック以外の層の埋設による層構成バランスの悪化などが懸念された。
【０００７】
なお、特許文献１に開示の技術は、上述したようにメッキ液の浸透抑制のためのものであり、縮率調整は期待できない。また、特許文献２に開示の技術では、もともと静電容量に寄与するよう交互に設けられた内層部分の内部構成に関するものであり、外層部分の縮率に作用する効果は望めない。
【０００８】
本発明は、このような問題に鑑みてなされたものであり、ショート及び層構成バランスの悪化を抑制しながらクラックの発生を防止することができる、積層電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した課題を解決するため、本発明の積層電子部品は、内層部分及びその上下に設けられた一対の外層部分を有するセラミック基体と、前記セラミック基体の左右に設けられた一対の外部電極とを備え、前記内層部分には、互い違いに前記外部電極に接続され静電容量を確保する複数の内部電極が埋設されており、少なくとも一方の前記外層部分には、それぞれ前記外部電極に接続される２層以上のダミー電極が埋設されており、最内側の前記ダミー電極は最外側の前記内部電極と同極に設けられており、且つ、前記ダミー電極には異極として隣り合う少なくとも一対が含まれることを特徴とする。
【００１０】
好適には、前記ダミー電極は、３層以上設けられており、一層毎に極が入れ替わるように互い違いに前記外部電極に接続されていてもよく、あるいは、同極として隣り合う少なくとも一対が含まれていてもよい。
【００１１】
また、前記ダミー電極の間隔は、前記内層部分に遠い位置の間隔が近い位置の間隔よりも広い関係を含むと好適である。
【００１２】
さらに、前記ダミー電極は、前記内部電極と同じ材料で構成されていると好適である。
【発明の効果】
【００１３】
本発明によれば、ショート及び層構成バランスの悪化を抑制しながらクラックの発生を防止することができる。
【００１４】
また、ダミー電極が３層以上設けられており一層毎に極が入れ替わる場合には、層構成のバランスが非常に好適に確保され、より高いバランス悪化防止効果が得られている。
【００１５】
また、ダミー電極が３層以上設けられており同極として隣り合う少なくとも一対を含む場合には、異極として隣り合うダミー電極の対を極力少なくすることができ、より高いショート防止効果が得られる。
【００１６】
ダミー電極の間隔として内層部分に遠い位置の間隔が近い位置の間隔よりも広い関係を含む場合には、縮率変化に対する緩和効果が急激に生じることなく、より高いクラック防止効果を奏することができる。
【００１７】
さらに、ダミー電極が内部電極と同じ材料で構成されている場合には、縮率変化を解消する効果を容易且つ確実に確保することができる。
【００１８】
なお、本発明の他の特徴及びそれによる作用効果は、添付図面を参照し、実施の形態によって更に詳しく説明する。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を添付図面に基づいて説明する。なお、図中、同一符号は同一又は対応部分を示すものとする。また、方向の記載については、積層方向を上下方向とし、積層方向と直交し後述する一対の外部電極が対向する方向を左右方向とする。
【００２０】
図１は、本発明の実施の形態１に係る積層セラミックコンデンサを示す縦断面図である。積層セラミックコンデンサ１は、セラミック基体３と、外部電極５、７とを備えている。セラミック基体３は、内層部分９と、その上下に設けられた上下一対の外層部分１１、１３とを有する。外部電極５、７は、セラミック基体３の左右に設けられている。
【００２１】
内層部分９は、複数の内部電極１５及び誘電体層１７を備える。また、外層部分１１、１３はそれぞれ、複数のダミー電極１９、２１及び誘電体層２３を備える。内部電極１５は、導電部材から構成されていればよく、一例として主にＮｉから構成されている。誘電体層１７、２３は、誘電体材料から構成されていればよく、一例として主にセラミックから構成されている。また、本実施の形態では、ダミー電極１９、２１は、内部電極１５と同じ材料によって構成されている。
【００２２】
次に、このような構成の内層部分９の製造プロセスについて説明する。まず、図２に示されるように、可撓性のあるＰＥＴフィルム３１の上面に、セラミック粉末、バインダ及び溶剤などを少なくとも含むセラミックペースト（誘電体ペースト）３３を塗布し、いわゆるグリーンシート３５を作る。セラミックペースト３３の塗布は、ドクターブレード又は押出ヘッド等を用い、塗布後に乾燥処理を行う。
【００２３】
続いて、グリーンシート３５を乾燥させた後、その上面に、内部電極１５を構成するための導電体ペースト３７を複数、分離させて配置する。導電体ペースト３７は、例えばスクリーン印刷法やグラビア印刷法によって形成することができる。このようにして、内層部分９を構成するためのシートとして、複数の内部電極１５が印刷されたシートを製造する。
【００２４】
また、外層部分１１、１３を構成するためのシートを製造すべく、同様に、乾燥させたグリーンシートの上面に、複数のダミー電極１９、２１となる導電体ペーストを複数、分離させて印刷配置したシートを製造する。
【００２５】
そして、内部電極１５が印刷され内層部分９を構成するシートを複数枚積層し、さらにそれらの上下の位置に、ダミー電極１９、２１が印刷され外層部分１１、１３を構成するシートを複数枚積層した積層体３９を作り、所定圧力でプレスする。次に、積層体３９を、図２に二点鎖線で示されるようにコンデンサ一個分の大きさに裁断して、複数の積層チップ体に分断する。さらに、各積層チップ体から有機バインダ等をバーンアウトする脱バインダ処理を行った後、焼成を行って、最後に、積層チップ体の対向する側面に、外部電極５、７を焼付し、図１に示した積層セラミックコンデンサ１を得る。
【００２６】
次に、図１に戻り、本実施の形態に係る積層セラミックコンデンサ１の電極構成について説明する。内層部分９に埋設されている複数の内部電極１５は、左右方向に互い違いとなる態様で、外部電極５、７の対応する一方にのみ接続されている。また、各内部電極１５は、内層部分９の最外側に配置されているもの（電極１５ａ）を除いて、上下に誘電体層１７を挟んで他の内部電極１５と対向している。これにより、相互に異なる外部電極５、７に接続され異極となる内部電極１５の間に容量層が得られる。
【００２７】
本実施の形態では、内層部分９の複数の内部電極１５の間隔Ｔは均一となっている。換言するならば、一定間隔Ｔを有して対向する最外側の内部電極１５ａの外側近傍位置が、内層部分９と上下一対の外層部分１１、１３との境界部になっているといえる。複数の内部電極１５の積層数は、要求される静電容量に応じて決定されるところであるが、本実施の形態では一例として、４００層前後に設定されている。なお、図面は、図の明瞭性や構成の理解容易性を優先して適当な層数に間引いて図示している。
【００２８】
外層部分１１、１３のそれぞれには、本実施の形態では、４層のダミー電極１９、２１が埋設されている。また、各ダミー電極１９、２１は、誘電体層２３を挟んで他のダミー電極１９、２１と対向している。
【００２９】
ダミー電極１９、２１は、左右方向に互い違いとなる態様で、外部電極５、７の対応する一方にのみ接続されている。すなわち、ダミー電極１９、２１は、１層毎に極が入れ替わるように配列されている。よって、外層部分１１、１３のそれぞれには、異極として隣り合うダミー電極１９、２１が一部重複関係を含め三対存在している。各外層部分１１、１３における最内側のダミー電極１９ａ、２１ａは、それぞれ対向する最外側の内部電極１５ａと同極となる関係で、対応する外部電極５、７に接続されている。
【００３０】
以上のように構成された積層セラミックコンデンサにおいては、外層部分１１、１３に、ダミー電極１９、２１が埋設されているため、内層部分９と外層部分１１、１３との間の縮率の急激な変化を回避し、クラックの発生を防止することができる。しかも、そのようにクラック発生防止のためにダミー電極１９、２１を設けてもショートを誘発することもない。すなわち、最内側のダミー電極と最外側の内部電極とが異極となる関係では、予期しないショートを発生しかねないが、本実施の形態では、最内側のダミー電極１９ａ、２１ａが最外側の内部電極１５ａに対して同極となるためショートの発生を防止することができる。
【００３１】
また、ダミー電極１９、２１は外部電極５、７に接続されているため、外部電極５、７の接続強度向上に貢献することができる。加えて、各ダミー電極１９、２１が左右方向に長く延び、すなわち、層のより広い範囲にダミー電極１９、２１を延在させることができるので、縮率緩衝効果をより高め、クラック防止をより確実することができる。なお、最内側のダミー電極１９ａ、２１ａが最外側の内部電極１５ａと同極である点は、このように外部電極５、７に接続する程度までダミー電極１９、２１を広範に延在させてもショートの発生を抑制することができるため非常に有益である。
【００３２】
また、各外層部分においてダミー電極が一層しか設けられていない態様であると、クラック防止効果が得られるのは左右何れか一方側のみであり、且つ、層構成のバランスも良好ではない問題が生じうるが、本発明では、ダミー電極１９、２１は、異極として隣り合うものが少なくとも一対は設けられているため、層構成の左右のバランス上、非常に好適であり、且つ、縮率緩衝効果を左右にバランスよく振り分けることができる。さらに、このような好適な効果は、特に本実施の形態では、１層毎に極が入れ替わり異極として隣り合うダミー電極１９、２１が三対設けられているため、より顕著に得られる。
【００３３】
また、各ダミー電極１９、２１は内部電極１５と同じ材料で構成されているため、縮率変化に対する高い緩和効果を容易且つ確実に確保することができる。
【００３４】
次に、本発明の実施の形態２に係る積層セラミックコンデンサについて説明する。図３は、本実施の形態２に係る積層セラミックコンデンサに関する図１と同態様の図である。積層セラミックコンデンサ１０１は、上下一対の外層部分１１１、１１３のダミー電極の配置・構成が上記実施の形態１と異なり、他の構成は上記実施の形態１と同様である。
【００３５】
外層部分１１１、１１３のそれぞれには、４層のダミー電極１９、２１が埋設されており、各ダミー電極１９、２１は、誘電体層２３を挟んで他のダミー電極１９、２１と対向している。
【００３６】
外層部分１１１には、一部重複関係を含め、異極として隣り合うダミー電極が一対（「１９ｂ」と「１９ｃ」）、同極として隣り合うダミー電極が二対（「１９ａ」と「１９ｂ」，「１９ｃ」と「１９ｄ」）、設けられている。同様に、外層部分１１３にも、一部重複関係を含め、異極として隣り合うダミー電極が一対（「２１ｂ」と「２１ｃ」）、同極として隣り合うダミー電極が二対（「２１ａ」と「２１ｂ」，「２１ｃ」と「２１ｄ」）、設けられている。
【００３７】
また、ダミー電極１９、２１は、一方の極に接続されるものが複数層まとめて積層され、他方の極に接続されるものも複数層まとめて積層されている。さらに、図３においては、上記の構成において、一方の極に接続されるダミー電極１９、２１の層数と、他方の極に接続されるダミー電極１９、２１の層数とが同数に設定されている。
【００３８】
以上のように構成された本実施の形態２に係る積層セラミックコンデンサ１０１においては、実施の形態１の積層セラミックコンデンサ１で奏する好適な作用効果に加えて、さらに、次のような利点を有する。
【００３９】
すなわち、ダミー電極１９、２１は、一方の極に接続されるものが複数層まとめて積層され、他方の極に接続されるものも複数層まとめて積層されているので、異極として隣り合うダミー電極１９、２１が一対で済み、各外層部分１１、１３におけるダミー電極１９、２１同士のショートの発生をより抑制することができる。かかる利点は、各外層部分においてダミー電極が３層以上設けられており、それらのダミー電極に同極として隣り合うダミー電極が少なくとも一対設けられていれば、程度の差こそあれ必ず得られる利点である。よって、このような思想のもとに、本実施の形態２をダミー電極が３層又は５層以上の態様で改変することも可能である（例えば、後述する図８、図９、図１０参照）。
【００４０】
次に、本発明の実施の形態３に係る積層セラミックコンデンサについて説明する。図４は、本実施の形態３に係る積層セラミックコンデンサに関する図１と同態様の図である。積層セラミックコンデンサ２０１は、上下一対の外層部分２１１、２１３のダミー電極の配置・構成が上記実施の形態１と異なり、他の構成は上記実施の形態１と同様である。
【００４１】
外層部分２１１、２１３のそれぞれには、４層のダミー電極１９、２１が埋設されており、各ダミー電極１９、２１は、誘電体層２３を挟んで他のダミー電極１９、２１と対向している。
【００４２】
ダミー電極１９（２１）の間隔は、内層部分９に遠い位置の間隔が近い位置の間隔よりも順次広くなるように設定されている。すなわち、最内側のダミー電極１９ａ（２１ａ）とその外側のダミー電極１９ｂ（２１ｂ）との間隔よりも、ダミー電極１９ｂ（２１ｂ）とその外側のダミー電極１９ｃ（２１ｃ）との間隔の方が広く設定されている。さらに、ダミー電極１９ｂ（２１ｂ）とその外側のダミー電極１９ｃ（２１ｃ）との間隔よりも、ダミー電極１９ｃ（２１ｃ）とその外側のダミー電極１９ｄ（２１ｄ）との間隔の方が広く設定されている。
【００４３】
以上のように構成された本実施の形態３に係る積層セラミックコンデンサ２０１においては、実施の形態１の積層セラミックコンデンサ１で奏する好適な作用効果に加えて、さらに、次のような利点を有する。
【００４４】
すなわち、ダミー電極１９、２１の間隔は、内層部分９に遠い位置の間隔が近い位置の間隔よりも順次広くなるように設定されているため、ダミー電極１９、２１を埋設した効果も内層部分９に近い部分から遠い部分へと滑らかに変化する。よって、縮率変化に対する緩和効果が急激に生じることなく、より高いクラック防止効果を奏することができる。
【００４５】
次に、本発明の実施の形態４に係る積層セラミックコンデンサについて説明する。図５は、本実施の形態４に係る積層セラミックコンデンサに関する図３と同態様の図である。積層セラミックコンデンサ３０１は、上下一対の外層部分３１１、３１３のダミー電極の配置・構成が上記実施の形態２と異なり、他の構成は上記実施の形態２と同様である。
【００４６】
すなわち、この実施の形態４におけるダミー電極１９、２１は、同極・異極の配置関係については実施の形態２に従い、間隔については実施の形態３に従うものである。よって、本実施の形態４によれば、実施の形態２で述べて利点に加えて、実施の形態３で述べて利点をも得ることができる。
【００４７】
以上、好ましい実施の形態を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の改変態様を採り得ることは自明である。
【００４８】
例えば、まず、ダミー電極は、前述したように各外層部分において４層設けられていることには限定されず、少なくとも２層以上設けられていればよい。図６〜図１０に、ダミー電極が２層、３層、５層及び６層設けられている構成の外層部分を例示する。なお、上部の外層部分についてのみ図示するが、下部の外層部分及びダミー電極２１についても同様に構成され得る。
【００４９】
すなわち、各外層部分においてダミー電極を４層未満設け、且つ、実施の形態１のように１層毎に極を入れ替える態様として実施するならば図６及び図７のように例示できる。かかる構成でも、最内側のダミー電極１９ａは最外側の内部電極と同極に設けられており、且つ、ダミー電極１９には異極として隣り合う少なくとも一対が含まれている。
【００５０】
各外層部分においてダミー電極を４層未満設け、且つ、実施の形態２のように一方の極に接続されるダミー電極を複数層まとめて積層する態様として実施するならば図８のように例示できる。さらに、この態様を、ダミー電極を５層以上設けて実施するならば図９及び図１０のように例示できる。かかる構成でも、最内側のダミー電極１９ａは最外側の内部電極と同極に設けられており、且つ、ダミー電極１９には異極として隣り合う少なくとも一対と、同極として隣り合う少なくとも一対とが含まれている。
【００５１】
また、図１１に示されるように、ダミー電極１９のうちの少なくとも１層（図示は２層）を、左右一対の外部電極５、７の双方に接続され且つ途中に絶縁作用を奏する分断部５１を備えたダミー電極１１９として構成することもできる。かかるダミー電極１１９は、分断部５１を含むことでショートを発生させずに左右一対の外部電極５、７の双方に接続されることが可能であり、外部電極の接続強度向上に貢献することに加え、層のより広い範囲にダミー電極を延在させることができるので、縮率緩衝効果をより高め、クラック防止をより確実することができる。
【００５２】
さらに、図示は省略するが、図６〜図１１に例示された思想の改変実施の形態においても、実施の形態３及び４において説明したように、ダミー電極の間隔を、内層部分に遠い位置の間隔が近い位置の間隔よりも広い関係を含むように設定することが可能である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施の形態１に係る積層セラミックコンデンサを示す縦断面図である。
【図２】積層セラミックコンデンサの製造方法を説明する図である。
【図３】本発明の実施の形態２に係る積層セラミックコンデンサを示す縦断面図である。
【図４】本発明の実施の形態３に係る積層セラミックコンデンサを示す縦断面図である。
【図５】本発明の実施の形態４に係る積層セラミックコンデンサを示す縦断面図である。
【図６】本発明の他の実施の形態に係る積層セラミックコンデンサの外層部分を示す縦断面図である。
【図７】本発明の他の実施の形態に係る積層セラミックコンデンサの外層部分を示す縦断面図である。
【図８】本発明の他の実施の形態に係る積層セラミックコンデンサの外層部分を示す縦断面図である。
【図９】本発明の他の実施の形態に係る積層セラミックコンデンサの外層部分を示す縦断面図である。
【図１０】本発明の他の実施の形態に係る積層セラミックコンデンサの外層部分を示す縦断面図である。
【図１１】本発明の他の実施の形態に係る積層セラミックコンデンサの外層部分を示す縦断面図である。
【符号の説明】
【００５４】
１                      積層セラミックコンデンサ（積層電子部品）
３                      セラミック基体
５、７                  外部電極
９                      内層部分
１１、１３              外層部分
１５                    内部電極
１５ａ                  最外側の内部電極
１９、２１              ダミー電極
１９ａ、２１ａ          最内側のダミー電極
【図１】
2007042743.tif 000003
【図２】
2007042743.tif 000004
【図３】
2007042743.tif 000005
【図４】
2007042743.tif 000006
【図５】
2007042743.tif 000007
【図６】
2007042743.tif 000008
【図７】
2007042743.tif 000009
【図８】
2007042743.tif 000010
【図９】
2007042743.tif 000011
【図１０】
2007042743.tif 000012
【図１１】
2007042743.tif 000013