(57)【要約】【課題】ポリシリコンエミッタ電極構造の縦型ＮＰＮバイポーラトランジスタの電流増幅率を、何らの工程を付加することなく制御し、低コスト化とバイポーラトランジスタの高周波数応答特性とを両立させる。【解決手段】低温による（４００℃）のエミッタポリシリコン１９０の形成時に、真性ベース１４０とポリシリコンエミッタ１９０間に界面酸化膜（自然酸化膜）が成長する。その後、エミッタ１５０を形成するための熱処理温度を、８２０℃〜９１０℃の範囲で調整することによって、界面酸化膜の状態と電子のパイルアップ状態を制御し、これによって、電流増幅率を微調整する。【選択図】図１
2007281096.tif 000002
【特許請求の範囲】
【請求項１】
エミッタポリシリコン電極構造をもつバイポーラトランジスタを備えた半導体装置の製造方法であって、
ベース領域上にエミッタポリシリコンを形成する第１の工程と、
エミッタ拡散用の熱処理を行い、前記エミッタポリシリコンから前記ベース領域に不純物を拡散させてエミッタ領域を形成すると共に、このとき、前記第１の工程で前記ベース領域と前記エミッタポリシリコンとの界面に生成される界面酸化膜の状態が熱処理の温度に依存することを利用して、前記エミッタ拡散用の熱処理の温度を制御し、これによって、前記バイポーラトランジスタの電流増幅率（ｈＦＥ）を調整する第２の工程と、
を含む半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法であって、
前記第１の工程における前記エミッタポリシリコンの形成は、４００℃近辺の低温度下で行われ、また、前記第２の工程におけるエミッタ拡散のための熱処理は、８２０℃〜９１０℃の範囲内で、前記界面酸化膜が所望の厚さとなるように温度を調整することによって実施される半導体装置の製造方法。
【請求項３】
請求項２記載の半導体装置の製造方法であって、
前記第２の工程におけるエミッタ拡散のための熱処理の温度は、前記界面酸化膜が消化してアモルファス薄膜化するように設定される半導体装置の製造方法。
【請求項４】
請求項２記載の半導体装置の製造方法であって、
前記第２の工程におけるエミッタ拡散のための熱処理は、正孔に対するバリア性が低下して正孔のトンネル確率が増大するように設定される半導体装置の製造方法。
【請求項５】
請求項２記載の半導体装置の製造方法であって、
前記第２の工程におけるエミッタ拡散のための熱処理は、前記エミッタポリシリコン中の結晶欠陥が活性化されて電子が界面にパイルアップする確率を高め、これによって、前記バイポーラトランジスタの電流増幅率が低下するように設定される半導体装置の製造方法。
【請求項６】
請求項２記載の半導体装置の製造方法であって、
前記第２の工程におけるエミッタ拡散のための熱処理は、８７５℃〜９１０℃の高温側に設定される半導体装置の製造方法。
【請求項７】
請求項２記載の半導体装置の製造方法であって、
前記第２の工程におけるエミッタ拡散のための熱処理の温度は、前記界面酸化膜を残存させるように設定される半導体装置の製造方法。
【請求項８】
請求項２記載の半導体装置の製造方法であって、
前記第２の工程におけるエミッタ拡散のための熱処理は、正孔に対するバリア性によって正孔を阻止し正孔のトンネル確率を低下させ、前記バイポーラトランジスタの電流増幅率を上昇させるように設定される半導体装置の製造方法。
【請求項９】
請求項２記載の半導体装置の製造方法であって、
前記第２の工程におけるエミッタ拡散のための熱処理は、８２０℃〜８７５℃の低温側に設定される半導体装置の製造方法。
【請求項１０】
請求項２記載の半導体装置の製造方法であって、
前記第２のステップにおけるエミッタ拡散の熱処理温度の調整によって、電子が界面にパイルアップする確率を制御して電子の走行時間を短縮し、低雑音かつ高速応答のバイポーラトランジスタを得ることを特徴とする半導体装置の製造方法。
【請求項１１】
エミッタポリシリコン電極構造をもつバイポーラトランジスタの電流増幅率の調整方法であって、
ベース領域が形成された半導体基板を、４００℃付近の低温下でUHV-CVD（Ultra High Vacuum Chemical Vapor Deposition）装置に投入して前記ベース領域上にエミッタポリシリコンを形成し、このとき、１ｎｍ〜５ｎｍの範囲の界面酸化膜が前記ベース領域とエミッタポリシリコンとの界面に成長する第１のステップと、
前記エミッタポリシリコンに、エミッタ形成用の不純物をイオン打ち込みした後、８２０℃〜９１０℃の範囲内で温度を調整した上で熱処理を実施し、前記不純物を前記エミッタポリシリコンからベース領域に拡散させ、この際、前記界面酸化膜の状態が熱処理温度に依存することを利用して、正孔に対するバリアと電子の界面へのパイルアップ確率を制御し、これによって、バイポーラトランジスタの電流増幅率を微調整する第２のステップと、
を含むことを特徴とする、エミッタポリシリコン電極構造をもつバイポーラトランジスタの電流増幅率の調整方法。
【請求項１２】
請求項１乃至請求項１１のいずれかに記載の半導体装置の製造方法によって製造された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、および、エミッタポリシリコン電極構造をもつバイポーラトランジスタの電流増幅率の調整方法に関する。
【背景技術】
【０００２】
例えば、光伝送用半導体デバイスとして、低雑音かつ高速応答のバイポーラトランジスタを備えた超高周波デバイスが用いられる。
【０００３】
超高周波デバイスでは、バイポーラトランジスタの電流増幅率（ｈＦＥ）を、他の緒特性に影響を与えることなく高精度に制御することが望まれる。従来、この要求に応えるために、特許文献２に記載される技術が提案されている。
【０００４】
すなわち、特許文献２の技術では、エミッタ領域上に形成されるＮ型のエミッタポリシリコン電極を、第１層目ポリシリコン層−酸化物層−第２層目ポリシリコン層からなる構造とし、第１層目ポリシリコン層の厚みと酸化物層の厚みを調整することにより、エミッタ，ベース，コレクタといったバイポーラトランジスタの諸特性を決定する拡散層の不純物を再分布させることなく、電流増幅率を広範囲に制御している。
【特許文献１】特開２００５−３３０８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術では、エミッタポリシリコン電極内に積極的に酸化膜を介在させる構造を採っているため、その分、製造プロセスが複雑化するのは否めない。
【０００６】
一方、本発明の発明者の検討によれば、エミッタポリシリコンの形成時に、下地のベース領域との界面に、数ｎｍ程度の自然酸化膜（界面酸化膜）が成長することがわかった。また、その自然酸化膜（界面酸化膜）の状態は温度依存性を有し、したがって、エミッタ拡散時の熱処理温度によって、その自然酸化膜（界面酸化膜）の状態を制御し得ることがわかった。
【０００７】
本発明は、前記実情に鑑みてなされたものであり、その目的は、バイポーラトランジスタの諸特性を決定する拡散層の不純物を再分布させることなく、かつ、製造プロセスを複雑化させることなく、エミッタポリシリコン電極構造をもつバイポーラトランジスタの電流増幅率を調整することを可能とすることにある。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の製造方法は、エミッタポリシリコン電極構造をもつバイポーラトランジスタを備えた半導体装置の製造方法であって、ベース領域上にエミッタポリシリコンを形成する第１の工程と、エミッタ拡散用の熱処理を行い、前記エミッタポリシリコンから前記ベース領域に不純物を拡散させてエミッタ領域を形成すると共に、このとき、前記ベース領域と前記エミッタポリシリコンの界面に生成される界面酸化膜の状態が熱処理の温度に依存することを利用して、前記エミッタ拡散用の熱処理の温度を制御し、これによって、前記バイポーラトランジスタの電流増幅率を調整する第２の工程と、を含む。
【０００９】
エミッタポリシリコン形成時において、ベース領域とエミッタポリシリコン界面に自然酸化膜（界面酸化膜）が成長する点、ならびに、その自然酸化膜（界面酸化膜）の状態が、後のエミッタ拡散時の温度に依存して変化する点に着目し、ベース・エミッタ間に成長する自然酸化膜（界面酸化膜）の状態をエミッタ拡散の熱処理の温度によって制御し、これによって、特別な工程を一切、付加することなく、バイポーラトランジスタの電流増幅率を微調整することを可能とするものである。
【００１０】
本発明は、上記半導体装置の製造方法において、前記第１の工程における前記エミッタポリシリコンの形成は、４００℃近辺の低温度下で行われ、また、前記第２の工程におけるエミッタ拡散のための熱処理は、８２０℃〜９１０℃の範囲内で温度を調整することによって実施される。
【００１１】
エミッタポリシリコンを４００℃近辺の低温度化で行うのは、空気の巻き込みによって生成される自然酸化膜（界面酸化膜）の成長を極めてわずかに抑える（例えば、その膜厚を１ｎｍ〜５ｎｍ程度に抑制する）ためである。また、本発明の発明者の検討によれば、自然酸化膜（界面酸化膜）の状態は、その後のエミッタ拡散の熱処理温度に関して８２０℃〜９１０℃の範囲で依存性を有し、高温の場合には電流増幅率が低下し、低温の場合には電流増幅率が増大することがわかっている。したがって、８２０℃〜９１０℃の範囲内において、エミッタ拡散のための熱処理の温度を積極的に調整することによって、バイポーラトランジスタの電流増幅率を微調整する（増減させる）ことが可能となる。
【００１２】
本発明は、前記の半導体装置の製造方法において、前記第２の工程におけるエミッタ拡散のための熱処理の温度は、前記界面酸化膜が消化してアモルファス薄膜化するように設定される。
【００１３】
本発明は、前記の半導体装置の製造方法において、前記第２の工程におけるエミッタ拡散のための熱処理は、正孔に対するバリア性が低下して正孔のトンネル確率が増大するように設定される。
【００１４】
本発明は、前記の半導体装置の製造方法において、前記第２の工程におけるエミッタ拡散のための熱処理は、前記エミッタポリシリコン中の結晶欠陥が活性化されて電子が界面にパイルアップする確率を高め、これによって、前記バイポーラトランジスタの電流増幅率が低下するように設定される。
【００１５】
本発明は、前記の半導体装置の製造方法において、前記第２の工程におけるエミッタ拡散のための熱処理は、８７５℃〜９１０℃の高温側に設定される。
【００１６】
バイポーラトランジスタにおける電流増幅率ｈＦＥは、ｈＦＥ＝ＩＣ／ＩＢ（ＩＣ：コレクタ電流、ＩＢ：ベース電流）で表される。ベース電流ＩＢは主にエミッタ領域からベース領域に注入された少数キャリアの再結合による電流成分と、ベース−エミッタ接合領域における再結合電流成分と、エミッタ領域に拡散した少数キャリアの再結合による電流成分の３成分からなるが、最近のバイポーラトランジスタにおいては、高速化および高集積化のため、諸領域は全て浅く形成されており、その結果として、エミッタ領域に拡散した少数キャリアの再結合による電流成分が支配的になっている。このため、電流増幅率ｈＦＥの制御を考える場合には、ベース電流の主成分である拡散電流成分（ベースからエミッタに拡散する少数キャリアである正孔の再結合による電流成分）を如何にして制御するかにかかっているといえる。ここで、ベースからエミッタへ拡散する正孔の拡散長は約２００〜５００ｎｍ程度と予想され、浅化されたバイポーラトランジスタにおいては、多くの正孔はエミッタ拡散層で再結合されることなく、エミッタポリシリコン内に拡散したのち再結合されるものと考えられる。ここで、ベース層内に形成されたエミッタ拡散層とエミッタポリシリコンとの界面に自然酸化膜（界面酸化膜）が存在すると、電子と正孔は、この自然酸化膜（界面酸化膜）をトンネル効果によって通過して移動するようになるが、電子と正孔のトンネル確率を比較すると、電子に比べて正孔のトンネル確率ははるかに小さいことが知られており、したがって、その自然酸化膜（界面酸化膜）が極薄い場合には、その極薄い酸化膜をトンネルする確率が、電子と正孔で大きく異なることになり、電子は通過するが正孔は阻止されるという現象を生じさせる。正孔の移動が阻止されれば、当然にその分の再結合電流が減ってベース電流（ＩＢ）が減少し、したがって、ｈＦＥ（＝ＩＣ／ＩＢ）の分母が小さくなることから、見かけ上のエミッタ注入効率が増大して、電流増幅率が増大することになる。しかしながら、上記のとおり、その自然酸化膜（界面酸化膜）は、エミッタ拡散を高温にて行うと消化してアモルファス薄膜化するため、正孔に対するバリアが低くなり、それだけベースからエミッタに拡散される正孔が増大する。一方、電子に関しては、結晶欠陥が活性化されることによって界面にパイルアップ（山積み：集積）される確率が高まり、これにより、自然酸化膜（界面酸化膜）をトンネルして拡散してくる多くの正孔と、パイルアップした電子との再結合が促進されることになり、ベース電流（ＩＢ）が増大する。したがって、電流増幅率ｈＦＥ（＝ＩＣ／ＩＢ）の分母が増大することから、見かけ上のエミッタ注入効率が減少して、電流増幅率ｈＦＥが低下することになる。このように、エミッタ拡散の温度を高温側で行うことによって、自然酸化膜（界面酸化膜）を消化すると共に、電子の界面へのパイルアップ確率が高まり、拡散された正孔の再結合が促進されてベース電流が増大し、これによって、電流増幅率を低下させる方向に調整することが可能である。
【００１７】
本発明は、上記半導体装置の製造方法において、前記第２の工程におけるエミッタ拡散のための熱処理の温度は、前記界面酸化膜を残存させるように設定される。
【００１８】
本発明は、上記半導体装置の製造方法において、前記第２の工程におけるエミッタ拡散のための熱処理は、正孔に対するバリア性荷よって正孔を阻止し正孔のトンネル確率を低下させ、前記バイポーラトランジスタの電流増幅率を上昇させるように設定される。
【００１９】
本発明は、上記半導体装置の製造方法において、前記第２の工程におけるエミッタ拡散のための熱処理は、８２０℃〜８７５℃の低温側に設定される。
【００２０】
エミッタ拡散を低温側で行うと、自然酸化膜（界面酸化膜）が消化せずに残存し、正孔に対するバリアはそれほど低下しない。すなわち、電子はトンネルするが正孔は阻止されるという現象が生じ、これによって、エミッタポリシリコンに拡散した正孔と電子との再結合が減少してベース電流が小さくなり、結果的にエミッタ注入効率が増大して、電流増幅率が増大する。このように、エミッタ拡散の温度を低温側で行うことによって、自然酸化膜（界面酸化膜）を消化させずに残存させ、正孔に対するバリアを維持することによってベース電流が減少し、これによって、電流増幅率を増大させる方向に調整することが可能である。
【００２１】
また、本発明は、上記半導体装置の製造方法において、前記第２のステップにおけるエミッタ拡散の熱処理温度の調整によって、電子が界面にパイルアップする確率を制御して電子の走行時間を短縮し、低雑音かつ高速応答のバイポーラトランジスタを得る。
【００２２】
上記のとおり、エミッタ拡散の熱処理温度の調整によって、電子の界面へのパイルアップの程度が変化し、これによって、実効的な電子の走行時間を短縮して、応答速度を高速化させることができる。
【００２３】
また、本発明の、エミッタポリシリコン電極構造をもつバイポーラトランジスタの電流増幅率の調整方法は、ベース領域が形成された半導体基板を、４００℃付近の低温下でUHV-CVD（Ultra High Vacuum Chemical Vapor Deposition）装置に投入して前記ベース領域上にエミッタポリシリコンを形成し、このとき、１ｎｍ〜５ｎｍの範囲の界面酸化膜が前記ベース領域とエミッタポリシリコンとの界面に成長する第１のステップと、
【００２４】
前記エミッタポリシリコンに、エミッタ形成用の不純物をイオン打ち込みした後、  
８２０℃〜９１０℃の範囲内で温度を調整した上で熱処理を実施し、前記不純物を前記エミッタポリシリコンからベース領域に拡散させ、この際、前記界面酸化膜の状態が熱処理温度に依存することを利用して、正孔に対するバリアと電子の界面へのパイルアップ確率を制御し、これによって、バイポーラトランジスタの電流増幅率を微調整する第２のステップと、含む。
【００２５】
半導体ウエハを、UHV-CVD装置に低温で投入してエミッタポリシリコンを形成し、このとき、極薄い（１ｎｍ〜５ｎｍ）の界面酸化膜（自然酸化膜）が形成され、エミッタポリシリコンにリン等の不純物をドープした後、８２０℃〜９１０℃の範囲内で温度調整されたエミッタ拡散用の熱処理（アニール）を実施し、これによって、工程の追加を伴うことなく、バイポーラトランジスタの電流増幅率を微調整（増減）させるものである。なお、上記の一連の説明において、「エミッタ拡散」という用語を使用しているが、実際には、リン等の不純物の拡散はわずかであり、この意味で、「エミッタポリシリコンの活性化アニール」ともいうこともできる。本明細書で、「エミッタ拡散」というときも、熱処理がなされる事実が重要であり、その目的が、拡散かアニールか、ということは問わない。
【００２６】
また、本発明の半導体装置は、本発明の半導体装置の製造方法によって製造された半導体装置である。
【００２７】
これにより、電流増幅率が適正に制御された、低雑音性と高速応答性を備える高周波デバイスとしての、エミッタポリシリコン電極構造の縦型バイポーラトランジスタが得られる。エミッタポリシリコン電極構造のバイポーラトランジスタとしては、半導体基板内にベースおよびエミッタが形成される、従来構造を踏襲したシリコン系のバイポーラトランジスタの他、半導体基板上に選択的にＳｉの単結晶を積層形成してこれを真性ベースとし、その上にエミッタポリシリコンを形成する超微細な構造をもつシリコン系バイポーラトランジスタ、あるいは、半導体基板上に選択的にＳｉＧｅ混晶とＳｉの単結晶を積層形成して真性ベースとし、その上にエミッタポリシリコンを形成するＳｉＧｅ系のヘテロバイポーラトランジスタ（ＨＢＴ）のいずれも使用可能である。
【発明の効果】
【００２８】
本発明では、ベース領域とエミッタポリシリコン界面に自然酸化膜（界面酸化膜）が成長する点、ならびに、その自然酸化膜（界面酸化膜）の状態が、後のエミッタ拡散時の温度に依存して変化する点に着目し、ベース・エミッタ間に成長する自然酸化膜（界面酸化膜）の状態をエミッタ拡散の熱処理の温度によって制御し、これによって、特別な工程を一切、付加することなく、バイポーラトランジスタの電流増幅率を微調整することができる。
【００２９】
したがって、エミッタポリシリコン電極構造をもつバイポ−ラトランジスタの低コスト化と、高い高周波性能とを両立させることができる。
【００３０】
また、エミッタ、ベース、コレクタの不純物濃度プロファイル等に影響を与えないため、優れた諸特性も併せて実現することが可能である。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施形態について図面を参照して説明する。
【００３２】
（第１の実施形態）
図１は、本発明の、エミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置の一例の要部の断面構造を示す図である。
【００３３】
図１のエミッタポリシリコン電極構造をもつバイポ−ラトランジスタは、半導体基板上に真性ベース（Ｓｉのみ，ＳｉＧｅ混晶とＳｉの積層形成，ＳｉＧｅＣ混晶とＳｉの積層形成のいずれでもよいが、ここでは、一応、Ｓｉのみの場合について説明する）を形成し、その上に、エミッタポリシリコンを形成してなる超微細な構造をもつ、シリコン系の、縦型ＮＰＮバイポーラトランジスタである。
【００３４】
図１に示されるように、主面が（１００）面であるＮ＋型のＳｉ基板１００上に、エピタキシャル成長法あるいはイオン注入法によって形成されたリンなどのＮ型不純物を含む深さ１μｍ程度のＮ型領域（レトログレードウエル１１０，１３０）が形成されており、上側のＮ型領域１３０は、バイポーラトランジスタのコレクタ層として機能する。このコレクタ層のＮ型不純物の濃度は、例えば、１×１０１７／ｃｍ３ 程度に調整されている。
【００３５】
また、素子分離領域は、ノンドープポリシリコン１２０と酸化シリコン１２１を埋め込んでなるディープトレンチアイソレーション１２２と、酸化シリコンを埋め込んで形成されたシャロートレンチアイソレーション（１３９：ＳＴＩ）と、により構成されている。シャロートレンチアイソレーション１３９の深さは、例えば、約０．３５μｍであり、ディープトレンチアイソレーション１２２の深さは、例えば、約２μｍである。なお、ディープトレンチアイソレーション１２２の下方に位置する領域には、チャネルストッパ用の不純物領域が形成されるのが通常である。
【００３６】
半導体基板上には、真性ベース（内部ベース）１４０として、Ｐ型にドープされた厚さ約７０ｎｍのＳｉ層が形成されている。（ちなみに、ＨＢＴ（ヘテロバイポーラトランジスタ）構造を形成する場合には、例えば、Ｐ型にドープされた６０ｎｍのＳｉ1-xＧｅx層と、ノンドープの厚さ１０ｎｍのＳｉ層とが連続して積層すればよい。
【００３７】
真性ベース（内部ベース）１４０の中央の表面には、高濃度のＮ型不純物（たとえばリン（Ｐ））がドープされたポリシリコンからなるエミッタポリシリコン層１９０が形成されている。
【００３８】
また、エミッタポリシリコン層１９０を側面を取り囲むように、高濃度のＰ型不純物（たとえばボロン（Ｂ））がドープされたポリシリコンからなる外部ベース１６０ａ，１６０ｂが形成されている。
【００３９】
エミッタポリシリコン層１９０と真性ベース（内部ベース）１４０との界面近傍には、エミッタポリシリコン層１９０から供給される不純物によって形成されたエミッタ層１５０が形成されている。なお、実際には、このエミッタ層１５０は極めて薄く、図示するのは適当ではないが、図１では、理解の容易のために、敢えて積極的に記載してある。
【００４０】
また、エミッタポリシリコン層１９０と、外部ベース層１６０ａ，１６０ｂとは、絶縁体からなるサイドウォール１７０ａ，１７０ｂによって電気的に絶縁されている。また、外部ベース１６０ａ，１６０ｂの表面は、絶縁膜１８０により覆われている。
【００４１】
エミッタポリシリコン層１９０ならびに外部ベース１６０ａ，１６０ｂ上には、層間絶縁膜２１０が形成されており、選択的に設けられたコンタクトホール内にタングステンプラグ２００が埋め込まれている。各タングステンプラグ２００には、層間絶縁膜２１０上に設けられたエミッタ電極２３０とベース電極２２０が接続される。エミッタ電極２３０とベース電極２２０上には層間絶縁膜２４０が形成されており、この層間絶縁膜２４０には、選択的に形成されたコンタクトホール内に埋め込まれたタングステンプラグ２４１が形成され、このタングステンプラグ２４１は、層間絶縁膜２４０上に設けられたエミッタ配線層２６０に接続されている。このエミッタ配線層２６０上には、ファイナルパッシベーション膜２５０が形成されている。
【００４２】
本発明では、エミッタポリシリコン１９０の形成時において、真性ベース（内部ベース）１４０とエミッタポリシリコン１９０の界面に自然酸化膜（界面酸化膜）が成長する点、ならびに、その自然酸化膜（界面酸化膜）の状態が、後のエミッタ拡散（エミッタアニール時）の温度に依存して変化する点に着目し、ベース・エミッタ間に介在する界面酸化膜の状態をエミッタ拡散の熱処理の温度によって制御し、これによって、特別な工程を一切、付加することなく、バイポーラトランジスタの電流増幅率を微調整する。
【００４３】
以下、この点について、主要な製造工程の断面図を参照しつつ説明する。
【００４４】
図２〜図５の各々は、図１のエミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置の主要な製造工程を示す要部断面図である。また、図６〜図８は、エミッタポリシリコンと真性ベース（内部ベース）との界面近傍の状態を説明するための図である。
【００４５】
図２の工程では、図１で説明した構造をもつ半導体基板上に、真性ベース（内部ベース）層１４０が選択的に形成され、その真性ベース（内部ベース）層１４０の表面には酸化膜１４１が形成されており、その上にボロンが高濃度にドープされたポリシリコン層１６０（後に加工されて外部ベース１６０ａ，１６０ｂとなる）が形成され、そのポリシリコン層１６０上には、酸化膜１８０が形成されている。
【００４６】
図３の工程では、ボロンが高濃度にドープされたポリシリコン層１６０の中央に、エミッタポリシリコンを接続するための開口部が設けられると共に、その開口部の側壁に、酸化膜１４２とポリシリコン１４３からなるサイドウォールが形成される。
【００４７】
図４の工程では、真性ベース（内部ベース）１４０上の酸化膜１４１の中央部のみが選択的に除去される。
【００４８】
次に、図５に示されるように、真性ベース１４０が形成された状態の半導体基板を、UHV-CVD（Ultra High Vacuum Chemical Vapor Deposition）装置に投入し、４００℃付近の低温下で、真性ベース１４０上にエミッタポリシリコン１９０を形成し、続いて、例えば、砒素イオンを、加速度エネルギー４０ｋｅｖ，ドーズ量８．０×１０１５／ｃｍ２の条件でイオン注入した後、フォトリソグラフィーにより加工する。
【００４９】
エミッタポリシリコン１９０を４００℃近辺の低温度化で行うのは、空気の巻き込みによって生成される自然酸化膜（界面酸化膜）の成長を極めてわずかに抑える（例えば、その膜厚を１ｎｍ〜５ｎｍ程度に抑制する）ためである。
【００５０】
図６は、エミッタポリシリコン１９０の形成直後に、エミッタポリシリコン１９０と真性ベース（内部ベース）１４０との間に極薄い自然酸化膜（界面酸化膜）１５１が成長した状態を示している。実際の自然酸化膜（界面酸化膜）１５１は、例えば、２ｎｍ程度であり、図示するのは適当ではないが、図６では、理解の容易のために、敢えて積極的に図面化している。
【００５１】
そして、本発明の発明者の検討によれば、図６の自然酸化膜（界面酸化膜）１５１の状態は、その後のエミッタ拡散の熱処理温度に関して８２０℃〜９１０℃の範囲で依存性を有し、８７５℃を境界として、高温側の熱処理を行う場合には電流増幅率が低下し、低温の場合には電流増幅率が増大することがわかっている。したがって、８２０℃〜９１０℃の範囲内において、エミッタ拡散のための熱処理の温度を積極的に調整することによって、バイポーラトランジスタの電流増幅率を微調整する（増減させる）ことが可能である。
【００５２】
以下、具体的に説明する。
【００５３】
バイポーラトランジスタにおける電流増幅率ｈＦＥは、ｈＦＥ＝ＩＣ／ＩＢ（ＩＣ：コレクタ電流、ＩＢ：ベース電流）で表される。ベース電流ＩＢは主にエミッタ領域からベース領域に注入された少数キャリアの再結合による電流成分と、ベース−エミッタ接合領域における再結合電流成分と、エミッタ領域に拡散した少数キャリアの再結合による電流成分の３成分からなるが、最近のバイポーラトランジスタにおいては、高速化および高集積化のため、諸領域は全て浅く形成されており、その結果として、エミッタ領域に拡散した少数キャリアの再結合による電流成分が支配的になっている。このため、電流増幅率ｈＦＥの制御を考える場合には、ベース電流の主成分である拡散電流成分（ベースからエミッタに拡散する少数キャリアである正孔の再結合による電流成分）を如何にして制御するかにかかっているといえる。
【００５４】
ここで、ベースからエミッタへ拡散する正孔の拡散長は約２００〜５００ｎｍ程度と予想され、浅化されたバイポーラトランジスタにおいては、多くの正孔はエミッタ拡散層で再結合されることなく、エミッタポリシリコン内に拡散したのち再結合されるものと考えられる。ここで、ベース層内に形成されたエミッタ拡散層とエミッタポリシリコンとの界面に自然酸化膜（界面酸化膜）が存在すると、電子と正孔は、この自然酸化膜（界面酸化膜）をトンネル効果によって通過して移動するようになるが、電子と正孔のトンネル確率を比較すると、電子に比べて正孔のトンネル確率ははるかに小さいことが知られており、したがって、その自然酸化膜（界面酸化膜）が極薄い場合には、その極薄い酸化膜をトンネルする確率が、電子と正孔で大きく異なることになり、電子は通過するが正孔は阻止されるという現象を生じさせる。正孔の移動が阻止されれば、当然にその分の再結合電流が減ってベース電流（ＩＢ）が減少し、したがって、ｈＦＥ（＝ＩＣ／ＩＢ）の分母が小さくなることから、見かけ上のエミッタ注入効率が増大して、電流増幅率が増大することになる。
【００５５】
しかしながら、エミッタ拡散を高温側にて行うと、図６の自然酸化膜（界面酸化膜）１５１は消化してアモルファス薄膜化するため、正孔に対するバリアが低くなり、それだけベースからエミッタに拡散される正孔が増大する。図７は、図６の自然酸化膜（界面酸化膜）１５１が消化してアモルファス薄膜１５３に変化した様子を誇張的に示している。
【００５６】
一方、電子に関しては、結晶欠陥が活性化されることによって界面にパイルアップ（山積み：集積）される確率が高まり、これにより、自然酸化膜（界面酸化膜）をトンネルして拡散してくる多くの正孔と、パイルアップした電子との再結合が促進されることになり、ベース電流（ＩＢ）が増大する。したがって、電流増幅率ｈＦＥ（＝ＩＣ／ＩＢ）の分母が増大することから、見かけ上のエミッタ注入効率が減少して、電流増幅率ｈＦＥが低下することになる。
【００５７】
このように、エミッタ拡散の温度を高温側で行うことによって、自然酸化膜（界面酸化膜）を消化すると共に、電子の界面へのパイルアップ確率が高まり、拡散された正孔の再結合が促進されてベース電流が増大し、これによって、電流増幅率を低下させる方向に調整することが可能である。
【００５８】
また、エミッタ拡散を低温側で行うと、図６の自然酸化膜（界面酸化膜）１５１が消化せずに残存し、正孔に対するバリアはそれほど低下しない。図８は、エミッタ拡散後にも、自然酸化膜（界面酸化膜）１５１が消化せずに残存している様子を、誇張的に示している。これによって、電子はトンネルするが正孔は阻止されるという現象が生じ、エミッタポリシリコンに拡散した正孔と電子との再結合が減少してベース電流が小さくなり、結果的にエミッタ注入効率が増大して、電流増幅率が増大する。
【００５９】
このように、エミッタ拡散の温度を低温側で行うことによって、自然酸化膜（界面酸化膜）を消化させずに残存させ、正孔に対するバリアを維持することによってベース電流が減少し、これによって、電流増幅率を増大させ方向に調整することが可能である。
【００６０】
また、エミッタ拡散の熱処理温度の調整によって、電子の界面へのパイルアップの程度が変化し、これによって、実効的な電子の走行時間を短縮して、応答速度を高速化させることも可能である。
【００６１】
図５の工程の後、層間絶縁膜や保護膜の形成、タングステンプラグや配線層の形成を経て、図１のエミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置が完成する。
【００６２】
なお、上記の一連の説明において、「エミッタ拡散」という用語を使用しているが、実際には、リン等の不純物の拡散はほんのわずかであり、この意味で、「エミッタポリシリコンのアニール」と呼ぶこともできる。本明細書で、「エミッタ拡散」というときも、熱処理がなされる事実が重要であり、その目的が、拡散かアニールか、ということは問わない。
【００６３】
本発明の半導体装置の製造方法によって、電流増幅率が適正に制御された、低雑音性と高速応答性を備える高周波デバイスとしての、エミッタポリシリコン電極構造の縦型バイポーラトランジスタが得られる。
【００６４】
先に述べたように、エミッタポリシリコン電極構造のバイポーラトランジスタとしては、半導体基板内にベースおよびエミッタが形成される、従来構造を踏襲したシリコン系のバイポーラトランジスタの他、半導体基板上に選択的にＳｉの単結晶を積層形成してこれを真性ベースとし、その上にエミッタポリシリコンを形成する超微細な構造をもつシリコン系バイポーラトランジスタ、あるいは、半導体基板上に選択的にＳｉＧｅ混晶とＳｉの単結晶を積層形成して真性ベースとし、その上にエミッタポリシリコンを形成するＳｉＧｅ系のヘテロバイポーラトランジスタ（ＨＢＴ）のいずれも使用可能である。
【００６５】
（第２の実施形態）
図９（ａ），（ｂ）は、エミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置（半導体基板内にベースとエミッタ形成される構造をもつもの）の製造方法の特徴を説明するための断面構造を示す図である。
【００６６】
図９（ａ）において、Ｎ型エピタキシャル層４の表面に、真性ベース領域９と外部ベース領域５が形成されている。表面酸化膜７の中央に開口部が設けられ、不純物（リン）がドープされたエミッタポリシリコン１３が形成される。
【００６７】
続いて、図９（ｂ）に示すように、熱処理（アニール）を行って、エミッタポリシリコン９から真性ベース１０にリンを拡散させてエミッタ１０を形成する。
【００６８】
図９（ａ）の工程においては、半導体ウエハを、UHV-CVD装置に低温で投入してエミッタポリシリコンを形成する際、極薄い（１ｎｍ〜５ｎｍ）の界面酸化膜（自然酸化膜）が形成される。図９（ｂ）において、８２０℃〜９１０℃の範囲内で温度調整されたエミッタ拡散用の熱処理（アニール）を実施し、これによって、界面酸化膜（自然酸化膜）の状態と電子のパイルアップの状態を制御して、何らの工程の追加を伴うことなく、バイポーラトランジスタの電流増幅率を微調整（増減）する点は、前掲の実施形態と同様である。
なお図１０にエミッタ処理温度を変化させたときの電流増幅率の関係を示す。８２０℃から９１０℃にいくに従い電流増幅率がほぼ一次元的に変化していることがわかる。
【００６９】
以上説明したように、本発明によれば、ベース領域とエミッタポリシリコン界面に自然酸化膜（界面酸化膜）が成長する点、ならびに、その自然酸化膜（界面酸化膜）の状態が、後のエミッタ拡散時の温度に依存して変化する点に着目し、ベース・エミッタ間に成長する自然酸化膜（界面酸化膜）の状態をエミッタ拡散の熱処理の温度によって制御し、これによって、特別な工程を一切、付加することなく、バイポーラトランジスタの電流増幅率を微調整することができる。
【００７０】
したがって、エミッタポリシリコン電極構造をもつバイポ−ラトランジスタの低コスト化と、高い高周波性能とを両立させることができる。
【００７１】
また、エミッタ、ベース、コレクタの不純物濃度プロファイル等に影響を与えないため、優れた特性も併せて実現することが可能である。
【産業上の利用可能性】
【００７２】
本発明は、エミッタポリシリコン電極構造をもつバイポ−ラトランジスタの低コスト化と、高い高周波性能とを両立させることを可能とするという効果を奏し、したがって、エミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置、その製造方法ならびにバイポーラトランジスタの電流増幅率調整方法として有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明の、エミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置の一例の要部の断面構造を示す図
【図２】図１のエミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置の第１の製造工程を示す要部断面図
【図３】図１のエミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置の第２の製造工程を示す要部断面図
【図４】図１のエミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置の第３の製造工程を示す要部断面図
【図５】図１のエミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置の第４の製造工程を示す要部断面図
【図６】エミッタポリシリコンの形成直後に、エミッタポリシリコンと真性ベースとの間に極薄い自然酸化膜（界面酸化膜）が成長した状態を示す図
【図７】高温によるエミッタ拡散によって、エミッタポリシリコンと真性ベースとの間の自然酸化膜（界面酸化膜）が消化してアモルファス薄膜化した様子を示す図
【図８】低温によるエミッタ拡散によって、エミッタポリシリコンと真性ベースとの間の自然酸化膜（界面酸化膜）が消化せずに残存した様子を示す図
【図９】（ａ），（ｂ）は、エミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置（半導体基板内にベースとエミッタ形成される構造をもつもの）の製造方法の特徴を説明するための断面構造を示す図
【図１０】エミッタポリシリコン電極構造をもつバイポ−ラトランジスタを備える半導体装置における電流増幅率と処理温度との関係を示す図
【符号の説明】
【００７４】
１００  Ｎ＋型のＳｉ基板
１１０、１３０  Ｎ型領域
１２０  ノンドープポリシリコン
１２１  酸化シリコン１２１
１２２  ディープトレンチアイソレーション
１３９  シャロートレンチアイソレーション（ＳＴＩ）
１４０  真性ベース（内部ベース）層
１５０  エミッタ層
１６０ａ、１６０ｂ  外部ベース層
１９０  エミッタポリシリコン層
１７０ａ、１７０ｂ  サイドウォール
１８０  外部ベース表面を覆う絶縁膜
２１０、２４０  層間絶縁膜
２２０、２３０、２４１  タングステンプラグ
２５０  ファイナルパッシベーション膜
【図１】
2007281096.tif 000003
【図２】
2007281096.tif 000004
【図３】
2007281096.tif 000005
【図４】
2007281096.tif 000006
【図５】
2007281096.tif 000007
【図６】
2007281096.tif 000008
【図７】
2007281096.tif 000009
【図８】
2007281096.tif 000010
【図９】
2007281096.tif 000011
【図１０】
2007281096.tif 000012