(57)【要約】【課題】本発明は、回路規模を小型化することができると共に、消費電力を低減することができる送受信装置を提供することを目的とする。【解決手段】入力されるアナログ信号のチャンネル数に対応して設けられ、アナログ信号に対してシグマデルタ・アナログデジタル変換を行うことにより、バイナリ・デジタル信号を生成する複数のシグマデルタ・アナログデジタル変換部４０、５０と、複数のシグマデルタ・アナログデジタル変換部４０、５０から出力されるバイナリ・デジタル信号に応じたパルス幅を有するパルス幅信号を生成するパルス幅変調エンコーダ７０と、パルス幅信号に基づいて発光素子を発光することにより、光信号を生成して伝送する発光素子駆動部８０とを備える。【選択図】図１
2007104106.tif 000002
【特許請求の範囲】
【請求項１】
入力されるアナログ信号のチャンネル数に対応して設けられ、前記アナログ信号に対してシグマデルタ・アナログデジタル変換を行うことにより、バイナリ・デジタル信号を生成する複数のシグマデルタ・アナログデジタル変換部と、
前記複数のシグマデルタ・アナログデジタル変換部から出力される前記バイナリ・デジタル信号に応じたパルス幅を有するパルス幅信号を生成するパルス幅変調エンコーダと、
前記パルス幅信号に基づいて発光素子を発光することにより、光信号を生成して伝送する発光素子駆動部と
を有する送信装置と、
前記光信号を受光素子によって受光することにより得られた電流信号を前記パルス幅信号に変換する光受信部と、
前記パルス幅信号を基に、複数チャンネルの前記バイナリ・デジタル信号を復元するパルス幅復調デコーダと、
前記バイナリ・デジタル信号のチャンネル数に対応して設けられ、入力された前記バイナリ・デジタル信号に対して１ビットのデジタルアナログ変換を行うことにより、前記アナログ信号を復元する複数の１ビットデジタルアナログ変換部と
を有する受信装置と
を備えることを特徴とする送受信装置。
【請求項２】
前記パルス幅変調エンコーダは、
直列接続された２Ｎ＋１（但し、Ｎはチャンネル数）段のフリップフロップと、
１段目の前記フリップフロップの出力と、２段目乃至最終段目の前記フリップフロップの反転出力との論理積をそれぞれ演算することにより、それぞれパルス幅が異なる２Ｎ種類の前記パルス幅信号を生成する２Ｎ個のＡＮＤ回路と
を有するパルス幅信号発生器と、
前記複数のシグマデルタ・アナログデジタル変換部から出力される前記バイナリ・デジタル信号に応じて、前記２Ｎ種類のパルス幅信号のうち、所望のパルス幅信号を選択して出力する選択回路と
を備えることを特徴とする請求項１記載の送受信装置。
【請求項３】
前記発光素子駆動部は、
前記発光素子に直列接続され、前記発光素子に電流を供給する電流供給部と、
前記電流供給部による前記発光素子への電流の供給状態を切り替えるスイッチング部と
を備え、
前記スイッチング部は、
前記発光素子のアノードからカソードに向かう方向が順方向になるように、前記発光素子のアノードに接続されたダイオードと、
前記ダイオードに直列接続され、前記パルス幅信号に基づいてその接続状態を切り替えるスイッチング素子と
を有し、前記ダイオード及び前記スイッチング素子によって形成される電流路の電圧降下は、前記スイッチング素子が導通状態にされた場合には、前記発光素子の発光時における順方向電圧より小さくなるように選定されていることを特徴とする請求項１記載の送受信装置。
【請求項４】
前記発光素子駆動部は、
前記スイッチング素子が非導通状態にされる場合には、前記発光素子の順方向にピーキング電流を流し、前記スイッチング素子が導通状態にされる場合には、前記発光素子の順方向と逆方向にピーキング電流を流すピーキング部をさらに備えることを特徴とする請求項３記載の送受信装置。
【請求項５】
前記光受信部は、
前記受光素子によって得られた電流信号を基に、正相電圧信号及び逆相電圧信号を生成し出力する増幅器と、
前記正相電圧信号のピーク電圧を検出及び保持することにより、ピーク電圧信号を生成するピークホールド回路と、
前記正相電圧信号、前記逆相電圧信号及びピーク電圧信号を基に、振幅が等しく、かつ互いに振幅の中央付近で交差する第１及び第２の電圧信号を生成する抵抗素子群と、
前記第１及び第２の電圧信号を比較することにより、前記パルス幅信号を生成するコンパレータと
を備えることを特徴とする請求項１記載の送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送受信装置に関する。
【背景技術】
【０００２】
入力されるアナログ信号に応じた光信号を生成して伝送する送信装置と、当該送信装置から伝送されてくる光信号を受信して元のアナログ信号を復元する受信装置とを有するリニア伝送フォトカプラがある。
【０００３】
かかるリニア伝送フォトカプラを用いて、複数のアナログ信号を伝送しようとすると、伝送対象のアナログ信号の数だけリニア伝送フォトカプラを用意しなければならず、この場合、回路規模が大きくなり、さらに消費電力が増大するという問題が生じる。
【０００４】
以下、リニア伝送フォトカプラに関する文献名を記載する。
【特許文献１】米国特許５,２８７,１０７号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、回路規模を小型化することができると共に、消費電力を低減することができる送受信装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様による送受信装置によれば、
入力されるアナログ信号のチャンネル数に対応して設けられ、前記アナログ信号に対してシグマデルタ・アナログデジタル変換を行うことにより、バイナリ・デジタル信号を生成する複数のシグマデルタ・アナログデジタル変換部と、
前記複数のシグマデルタ・アナログデジタル変換部から出力される前記バイナリ・デジタル信号に応じたパルス幅を有するパルス幅信号を生成するパルス幅変調エンコーダと、
前記パルス幅信号に基づいて発光素子を発光することにより、光信号を生成して伝送する発光素子駆動部と
を有する送信装置と、
前記光信号を受光素子によって受光することにより得られた電流信号を前記パルス幅信号に変換する光受信部と、
前記パルス幅信号を基に、複数チャンネルの前記バイナリ・デジタル信号を復元するパルス幅復調デコーダと、
前記バイナリ・デジタル信号のチャンネル数に対応して設けられ、入力された前記バイナリ・デジタル信号に対して１ビットのデジタルアナログ変換を行うことにより、前記アナログ信号を復元する複数の１ビットデジタルアナログ変換部と
を有する受信装置と
を備える。
【発明の効果】
【０００７】
本発明の送受信装置によれば、回路規模を小型化することができると共に、消費電力を低減することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について図面を参照して説明する。
【０００９】
図１に、本発明の実施の形態による送受信装置としてのリニア伝送フォトカプラ１０の構成を示す。このリニア伝送フォトカプラ１０は、外部から入力されるアナログ信号に応じた光信号を生成して伝送する送信装置２０と、当該送信装置２０から伝送されてくる光信号を受信して元のアナログ信号を復元する受信装置３０とを有する。
【００１０】
送信装置２０は、外部から供給される２チャンネルのアナログ信号のうち、チャンネルＣｈ１のアナログ信号を、入力端子ＩＮ１Ａを介してシグマデルタＡＤコンバータ４０に入力すると共に、チャンネルＣｈ２のアナログ信号を、入力端子ＩＮ２Ａを介してシグマデルタＡＤコンバータ５０に入力する。なお、入力端子ＩＮ１Ｂ及びＩＮ２Ｂは、例えばグランドに接続され、これによりシグマデルタＡＤコンバータ４０及び５０に基準電位が供給される。また、入力端子ＩＮ１Ｂ及びＩＮ２Ｂをグランドに接続するのではなく、入力端子ＩＮ１Ａ及びＩＮ１Ｂと、入力端子ＩＮ２Ａ及びＩＮ２Ｂとのそれぞれに差動信号を加えることも可能である。
【００１１】
シグマデルタ（ΣΔ）ＡＤコンバータ４０は、クロック発生回路６０から供給されるクロック信号に基づいて、チャンネルＣｈ１のアナログ信号に対して、シグマデルタＡＤ変換と呼ばれる、１ビットのＡＤ変換を行うことにより、当該アナログ信号に応じたバイナリ（２値）・デジタル信号を生成し、これをＰＷＭエンコーダ７０に出力する。
【００１２】
例えば、入力されたアナログ信号が正弦波である場合、アナログ信号の電圧レベルが、最大値と最小値の中間値付近に位置する時刻のときには、データ“１”（“Ｈ”レベル）が５０％程度の割合で発生し、その電圧レベルが増加することに応じてデータ“１”が発生する割合が高くなり、最大値付近では、データ“１”が１００％程度の割合で発生する。これに対して、アナログ信号の電圧レベルが減少していく場合には、データ“０”が発生する割合が徐々に高くなり、最小値付近では、データ“０”が１００％程度の割合で発生する。
【００１３】
このように、アナログ信号の電圧レベルが最大値付近に位置する時刻のときには、パルス密度が高く、最小値付近に位置する時刻のときには、パルス密度が低くなるようなバイナリ・デジタル信号が生成される。
【００１４】
同様に、シグマデルタＡＤコンバータ５０は、クロック信号に基づいて、チャンネルＣｈ２のアナログ信号に対して、シグマデルタＡＤ変換を行うことにより、当該アナログ信号に応じたバイナリ・デジタル信号を生成し、これをＰＷＭエンコーダ７０に出力する。
【００１５】
因みに、入力されるアナログ信号の電圧レベルが、最大値と最小値の中間値付近に位置する時刻のときには、データ“１”が５０％の割合で発生する必要がある。しかし、シグマデルタＡＤコンバータ４０及び５０に含まれる積分器（図示せず）にオフセットが存在する場合には、データ“１”が５０％の割合で発生しない。
【００１６】
そこで、積分器としてオートゼロ型積分器を使用すれば、オフセットを低減することができ、これにより、アナログ信号の電圧レベルが、最大値と最小値の中間値付近に位置する時刻のときには、データ“１”を５０％程度の割合で発生させることができる。
【００１７】
ＰＷＭ（パルス幅変調）エンコーダ７０は、クロック発生回路６０から供給されるクロック信号に同期して、シグマデルタＡＤコンバータ４０及び５０から与えられるバイナリ・デジタル信号の組み合わせに応じたパルス幅を有するパルス幅信号を生成し、当該パルス幅信号の立ち上がりエッジにクロック情報をのせた形で発光素子駆動回路８０に出力する。
【００１８】
すなわち、図２に示すように、ＰＷＭエンコーダ７０は、チャンネルＣｈ１のバイナリ・デジタル信号とチャンネルＣｈ２のバイナリ・デジタル信号との組み合わせに応じて、異なる４（＝２２）種類のパルス幅を有するパルス幅信号のうち、所望のパルス幅信号を選択して出力する。
【００１９】
具体的には、チャンネルＣｈ１及びＣｈ２のバイナリ・デジタル信号の組み合わせが、（０、０）である場合には、クロック信号の１周期分に相当するパルス幅を有するパルス幅信号を出力し、（１、０）である場合には、クロック信号の２周期分に相当するパルス幅を有するパルス幅信号を出力し、（０、１）である場合には、クロック信号の３周期分に相当するパルス幅を有するパルス幅信号を出力し、（１、１）である場合には、クロック信号の４周期分に相当するパルス幅を有するパルス幅信号を出力する。
【００２０】
ここで図３に、ＰＷＭエンコーダ７０の具体的な構成を示す。ＰＷＭエンコーダ７０は、それぞれパルス幅が異なる４種類のパルス幅信号を生成するパルス幅信号発生器２００と、セレクタ回路２１０とを有し、当該セレクタ回路２１０は、チャンネルＣｈ１及びＣｈ２のバイナリ・デジタル信号の組み合わせに応じて、パルス幅信号発生器２００から与えられる４種類のパルス幅信号のうち、所望のパルス幅信号を選択して出力する。
【００２１】
パルス幅信号発生器２００は、５（＝２２＋１）段のＤ型フリップフロップＦＦ１０〜ＦＦ５０を直列接続した構成を有する。
【００２２】
１段目のＤ型フリップフロップＦＦ１０の入力端子Ｄには、“Ｈ”レベル（電位ＶＤＤ）が入力され、Ｄ型フリップフロップＦＦ１０〜ＦＦ５０の出力端子Ｑから出力される信号は、クリア端子ＣＬＲにリセット信号が入力されるタイミングで、“Ｈ”レベルから“Ｌ”レベルに変化した後、供給されるクロック信号ＣＬＫに基づいて、クロック単位で順次遅延された異なるタイミングで、“Ｌ”レベルから“Ｈ”レベルに変化する。
【００２３】
Ｄ型フリップフロップＦＦ２０〜ＦＦ５０の反転出力端子Ｑ−から出力される信号は、出力端子Ｑから出力される信号を反転させることにより生成される。
【００２４】
ＡＮＤ回路Ａ１０〜Ａ４０は、１段目のＤ型フリップフロップＦＦ１０の出力端子Ｑから出力される信号と、２〜５段目のＤ型フリップフロップＦＦ２０〜ＦＦ５０の反転出力端子Ｑ−から出力される信号との論理積をそれぞれ演算することにより、それぞれ異なるパルス幅を有するパルス幅信号を生成する。
【００２５】
リセット回路として動作するＡＮＤ回路Ａ５０は、クロック信号ＣＬＫと５段目のフリップフロップＦＦ５０の出力端子Ｑから出力される信号との論理積を演算することにより、リセット信号を生成する。ＡＮＤ回路Ａ５０は、このリセット信号をＤ型フリップフロップＦＦ１０〜ＦＦ５０に与えることにより、クロック信号の５周期分を１周期とするパルス幅信号を生成させる。
【００２６】
発光素子駆動回路８０は、ＰＷＭエンコーダ７０から供給されたパルス幅信号に基づいて、例えばＬＥＤなどの発光素子９０を駆動することにより、光信号を生成して伝送する。すなわち、発光素子駆動回路８０は、パルス幅信号が“Ｌ”レベルである場合には、発光素子９０を発光させ、“Ｈ”レベルである場合には、発光素子９０を消光させる。
【００２７】
ここで図４に、発光素子駆動回路８０の具体的な構成を示す。発光素子駆動回路８０は、発光素子９０に直列接続された電流供給部としての定電流源２２０を有し、当該定電流源２２０は、発光素子９０に電流を供給する。
【００２８】
また、発光素子駆動回路８０は、定電流源２２０による発光素子９０への電流の供給状態を切り替えるためのスイッチング回路２３０を有し、当該スイッチング回路２３０は、発光素子９０のアノードに接続され、ダイオード２５０とＮＭＯＳトランジスタ２６０との直列回路からなる。なお、ダイオード２５０は、発光素子９０のアノードからカソードに向かう方向が順方向になるように接続される。
【００２９】
このように、スイッチング回路２３０は、ダイオード２５０及びＮＭＯＳトランジスタ２６０によって形成される電流路を有し、ＮＭＯＳトランジスタ２６０が導通状態（オン状態）にされた場合における、当該電流路の電圧降下は、発光素子９０の発光時における順方向電圧よりも小さくなるように設定されている。
【００３０】
ＰＷＭエンコーダ７０から供給されるパルス幅信号が“Ｈ”レベルから“Ｌ”レベルに変化し、ＮＭＯＳトランジスタ２６０が非導通状態にされると、定電流源２２０からの電流は、発光素子９０に向かって流れ、これにより発光素子９０が発光する。
【００３１】
この状態において、パルス幅信号が“Ｌ”レベルから“Ｈ”レベルに変化し、ＮＭＯＳトランジスタ２６０が導通状態にされると、スイッチング回路３０によって形成される電流路の電圧降下が、発光素子９０の発光時における順方向電圧よりも小さいことにより、定電流源２２０からの電流は、ダイオード２５０に向かって流れ、これにより発光素子９０が消光する。
【００３２】
さらに、発光素子駆動回路８０は、入力端子ＩＮと発光素子９０のアノードとの間に、インバータ２７０、コンデンサ２８０及び抵抗２９０の直列回路からなるピーキング回路２４０を有する。
【００３３】
ピーキング回路２４０では、供給されるパルス幅信号が“Ｈ”レベルから“Ｌ”レベルに変化し、ＮＭＯＳトランジスタ２６０が非導通状態にされると、当該“Ｌ”レベルがインバータ２７０によって“Ｈ”レベルに反転されることにより、コンデンサ２８０の充電電荷が、発光素子９０のアノードに向けて放電される。
【００３４】
これにより、ピーキング電流が、所定期間だけ発光素子９０の順方向に流れ、定電流２２０からの電流に重畳される。
【００３５】
一方、ピーキング回路２４０では、供給されるパルス幅信号が“Ｌ”レベルから“Ｈ”レベルに変化し、ＮＭＯＳトランジスタ２６０が導通状態にされると、当該“Ｈ”レベルがインバータ２７０によって“Ｌ”レベルに反転されることにより、発光素子９０の容量に蓄積された内部電荷と定電流源２２０からの電流とが、コンデンサ２８０に吸い込まれる。
【００３６】
これにより、ピーキング電流が、所定期間だけ発光素子９０の順方向と逆方向に流れ、電流の吸い込み時間が速くなる。
【００３７】
このように、発光素子９０における消光状態から発光状態への切換えと、発光状態から消光状態への切換えを高速に行って、発光素子９０によって生成される光信号の信号波形を矩形波にすることにより、パルス幅歪みを低減することができ、従ってリニア伝送フォトカプラ１０において正確な信号伝送を行うことができる。
【００３８】
因みに、ピーキング回路２４０の抵抗２９０は、インバータ２７０の駆動能力、又は発光素子９０の特性によっては不要である。さらに、発光素子９０が高速に動作することにより、パルス幅歪みが生じない場合には、ピーキング回路２４０を設けないことも可能である。
【００３９】
また、ＰＷＭエンコーダ７０と発光素子駆動回路８０との間にインバータを挿入し、ＰＷＭエンコーダ７０から供給されるパルス幅信号が“Ｈ”レベルである場合に、発光素子９０を発光させるようにしても良い。その際、後述する光受信器１１０から出力されるパルス幅信号も反転させる必要がある。
【００４０】
図１に戻って、受信装置３０は、送信装置２０から伝送されてくる光信号を受光素子１００によって受光する。受光素子１００は、光信号に応じた電流信号を生成し、これを光受信器１１０に出力する。光受信器１１０は、この電流信号をパルス幅信号に変換することにより、ＰＷＭエンコーダ７０から出力される信号を復元し、これをＰＷＭデコーダ１２０及びクロック再生回路１３０に出力する。
【００４１】
ここで図５に、光受信器１１０の具体的な構成を示し、図６に、当該光受信器１１０において得られる各信号の信号波形を示す。この光受信器１１０は、受光素子１００によって得られた電流信号を増幅器３００の第１の入力端にＩＮ１０に入力すると共に、光信号を受光しないように遮光部３５０が配置されたダミー受光素子３４０によって得られた電流信号を増幅器３００の第２の入力端ＩＮ２０に入力する。
【００４２】
増幅器３００は、第１の入力端ＩＮ１０から入力される電流信号に応じた電圧と第２の入力端ＩＮ２０から入力される電流信号に応じた電圧との電圧差を増幅し、得られた正相電圧信号（図６（ａ））を第１の出力端ＯＵＴ１０から出力すると共に、逆相電圧信号（図６（ｂ））を第２の出力端ＯＵＴ２０から出力する。
【００４３】
ピークホールド回路３０５は、ピーク検出器３１０、ダイオード３５０及びコンデンサＣ１０を有し、増幅器３００の第１の出力端ＯＵＴ１０から出力される正相電圧信号（図６（ａ））のピーク電圧を検出及び保持することにより、ピークホールド回路３０５の出力側であるダイオード３５０のカソードと抵抗Ｒ１０の接続点Ｐ１０に、正相電圧信号（図６（ａ））のピーク電圧からなるピーク電圧信号（図６（ｃ））を発生させる。
【００４４】
ピークホールド回路３０５の出力側と増幅器３００の第２の出力端ＯＵＴ２０との間には、抵抗Ｒ１０及びＲ２０の直列回路が接続され、抵抗Ｒ１０及びＲ２０の抵抗値は、１：１の関係が成立するように選定されている。この場合、抵抗Ｒ１０と抵抗Ｒ２０の接続点Ｐ２０には、ピーク電圧信号（図６（ｃ））と逆相電圧信号（図６（ｂ））を１／２で分圧した電圧信号（図６（ｅ））が発生し、当該電圧信号（図６（ｅ））がコンパレータ３２０の第２の入力端ＩＮ４０に入力される。
【００４５】
一方、増幅器３００の第１の出力端ＯＵＴ１０と第２の出力端ＯＵＴ２０との間には、抵抗Ｒ３０及びＲ４０の直列回路が接続され、抵抗Ｒ３０及びＲ４０の抵抗値は、１：３の関係が成立するように選定されている。この場合、抵抗Ｒ３０抵抗Ｒ４０の接続点Ｐ３０には、正相電圧信号（図６（ａ））と逆相電圧信号（図６（ｂ））を３／４で分圧した電圧信号（図６（ｄ））が発生し、当該電圧信号（図６（ｄ））がコンパレータ３２０の第１の入力端ＩＮ３０に入力される。
【００４６】
コンパレータ３２０は、第１の入力端ＩＮ３０から入力される電圧信号（図６（ｄ））と、第２の入力端ＩＮ４０から入力される電圧信号（図６（ｅ））とを比較することにより、ＰＷＭエンコーダ７０から出力される信号に相当するパルス幅信号を復元し、これをＰＷＭデコーダ１２０及びクロック再生回路１３０に出力する。
【００４７】
この場合、第１の入力端ＩＮ３０から入力される電圧信号（図６（ｄ））と、第２の入力端ＩＮ４０から入力される電圧信号（図６（ｅ））とは、振幅が等しく、かつ互いに振幅の中央付近で交差する。これにより、伝送されてくる光信号の大きさがばらついても、正確なパルス幅を有するパルス幅信号を生成することができ、従ってリニア伝送フォトカプラ１０において正確な信号伝送を行うことができる。
【００４８】
クロック再生回路１３０は、ディレイ・ロックト・ループやフェーズ・ロックト・ループなどからなり、入力されるパルス幅信号を基にクロック信号を再生し、これをＰＷＭデコーダ１２０に出力する。
【００４９】
ＰＷＭデコーダ１２０は、供給されたクロック信号とパルス幅信号に基づいて、チャンネルＣｈ１及びＣｈ２のバイナリ・デジタル信号を復元し、チャンネルＣｈ１のバイナリ・デジタル信号を１ビットＤＡコンバータ１４０に出力すると共に、チャンネルＣｈ２のバイナリ・デジタル信号を１ビットＤＡコンバータ１５０に出力する。
【００５０】
１ビットＤＡコンバータ１４０は、チャンネルＣｈ１のバイナリ・デジタル信号に対して、１ビットのＤＡ変換を行うことにより、チャンネルＣｈ１のアナログ信号を生成し、これをローパスフィルタ（ＬＰＦ）１６０に出力する。
【００５１】
ローパスフィルタ１６０は、このチャンネルＣｈ１のアナログ信号からノイズを除去することにより、元のチャンネルＣｈ１のアナログ信号を復元し、これを出力端子ＯＵＴ１Ａから出力する。
【００５２】
同様に、チャンネルＣｈ２のバイナリ・デジタル信号は、１ビットＤＡコンバータ１５０及びローパスフィルタ１７０によって、元のチャンネルＣｈ２のアナログ信号に復元された後、出力端子ＯＵＴ２Ａから出力される。
【００５３】
なお、ローパスフィルタ１６０及び１７０は、アクティブフィルタを含み、当該アクティブフィルタが有する増幅器として、再生されたクロック信号によって動作するチョッパ型増幅器を使用すれば、オフセットを低減することができる。
【００５４】
このように、本実施の形態によれば、２チャンネルのアナログ信号を１つの伝送手段（すなわち１組の発光素子９０と受光素子１００）によって伝送することができ、これにより回路規模を小型化することができると共に、消費電力を低減することができる。
【００５５】
なお、上述の実施の形態は一例であって、本発明を限定するものではない。例えば、３チャンネル以上の複数のチャンネルのアナログ信号を、１つの伝送手段によって伝送することも可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施の形態による送受信装置の構成を示すブロック図である。
【図２】バイナリ・デジタル信号とパルス幅信号の関係を示す説明図である。
【図３】ＰＷＭエンコーダの構成を示す回路図である。
【図４】発光素子駆動回路の構成を示す回路図である。
【図５】光受信器の構成を示す回路図である。
【図６】同光受信器において得られる各信号の信号波形である。
【符号の説明】
【００５７】
１０  送受信装置
２０  送信装置
３０  受信装置
４０、５０  シグマデルタＡＤコンバータ
７０  ＰＷＭエンコーダ
８０  発光素子駆動回路
９０  発光素子
１００  受光素子
１１０  光受信器
１２０  ＰＷＭデコーダ
１４０、１５０  １ビットＤＡコンバータ
２１０  セレクタ回路
２３０  スイッチング回路
２４０  ピーキング回路
３００  増幅器
３０５  ピークホールド回路
３２０  コンパレータ
【図１】
2007104106.tif 000003
【図２】
2007104106.tif 000004
【図３】
2007104106.tif 000005
【図４】
2007104106.tif 000006
【図５】
2007104106.tif 000007
【図６】
2007104106.tif 000008