(57)【要約】      （修正有）【課題】ピーク検出装置において、ピーク値を予測してサンプリングの回数を減少させ、ハードウェアへの負荷を軽減すること。【解決手段】ピーク検出装置１０の制御部５は、カウンタ３でカウントしたサンプルクロック信号の周期ΔｆｓでＡ／Ｄコンバータ４のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値ＶＰ１、ＶＰ２を検出する第１ピーク検出手段５ａと、第１ピーク検出手段５ａにより検出された複数のアナログ信号のピーク値に基づいてアナログ信号の周期Δｆａを検出するアナログ周期検出手段５ｂと、アナログ信号の周期ΔｆａでＡ／Ｄコンバータ４のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値を検出する第２ピーク検出手段５ｃと、を備えている。【選択図】図２Ａ
2007232557.tif 000002
【特許請求の範囲】
【請求項１】
検出対象のアナログ信号を出力するアナログ信号発振器と、
サンプルクロック信号を出力するサンプルクロック信号発振器と、
前記サンプルクロック信号発振器から出力されたサンプルクロック信号をカウントしてカウント信号を出力するカウンタと、
前記サンプルクロック信号に基づいて前記アナログ信号の信号レベルをデジタルデータに変換して出力するＡ／Ｄコンバータと、
前記デジタルデータに基づいて前記アナログ信号のピーク値を検出する制御部と、を備えたピーク検出装置において、
前記制御部は、
前記カウンタでカウントした前記サンプルクロック信号の周期で前記Ａ／Ｄコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出する第１ピーク検出手段と、
前記第１ピーク検出手段により検出された複数のアナログ信号のピーク値に基づいて前記アナログ信号の周期を検出するアナログ周期検出手段と、
前記アナログ信号の周期で前記Ａ／Ｄコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出する第２ピーク検出手段と、を備えたこと、
を特徴とするピーク検出装置。
【請求項２】
請求項１において、前記制御部は、前記第１ピーク検出手段で検出したピーク値と前記第２ピーク検出手段で検出したピーク値との総和を、そのピーク数で除した平均値をピーク値とするピーク平均算出手段を備えたこと、を特徴とするピーク検出装置。
【請求項３】
請求項１において、前記制御部は、前記第１ピーク検出手段によるピーク値検出と前記第２ピーク検出手段によるピーク値検出とを組として、この組による検出を繰返するように制御する切替手段を備えたこと、を特徴とするピーク検出装置。
【請求項４】
請求項３において、前記切替手段は前記カウンタによるカウントをリセットするように制御するものであることを特徴とするピーク検出装置。
【請求項５】
請求項１において、前記第２ピーク検出手段は、前記アナログ周期検出手段で検出したアナログ信号の周期の近辺で、前記サンプルクロック信号の周期による前記Ａ／Ｄコンバータから出力された複数のデジタルデータに基づいてアナログ信号のピーク値を検出するものであること、を特徴とするピーク検出装置。
【請求項６】
サンプルクロック信号発振器によりサンプルクロック信号を出力するステップと、
前記サンプルクロック信号発振器から出力されたサンプルクロック信号をカウンタによりカウントするステップと、
アナログ信号発振器により検出対象のアナログ信号を出力するステップと、
Ａ／Ｄコンバータにより前記サンプルクロック信号に基づいて前記アナログ信号の信号レベルをデジタルデータに変換して出力するステップと、
前記カウンタでカウントした前記サンプルクロック信号の周期で前記Ａ／Ｄコンバータのデジタルデータを出力し、このデジタルデータに基づいて前記アナログ信号のピーク値を検出するステップと、
前記検出された複数のアナログ信号のピーク値に基づいて前記アナログ信号の周期を検出するステップと、
前記アナログ信号の周期で前記Ａ／Ｄコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出するステップと、を含むこと、
を特徴とするピーク検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はピーク検出装置及びピーク検出方法に関する。
【背景技術】
【０００２】
従来のピーク検出装置としては、特開２０００−２８４００２号公報（特許文献１）に示されたものがある。このピーク検出装置は、クロック信号を出力するクロック信号出力手段と、アナログ信号の信号レベルを検知する検知手段と、アナログ信号の信号レベルが検知されるタイミングをシフトさせるタイミングシフト手段とを備える。前記クロック信号出力手段は、外部から入力される基準クロック信号を所定の分周比で分周することにより、所定の周波数のクロック信号を出力するものである。前記検知手段は、このクロック信号出力手段から出力されたクロックタイミングで、外部から入力されたアナログ信号の信号レベルを検知するものである。前記タイミングシフト手段は、分周手段における分周比を変化させることにより、アナログ信号の信号レベルが検知されるものである。
【０００３】
【特許文献１】特開２０００−２８４００２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来のピーク検出装置は、アナログ信号の信号レベルが検知されるタイミングをシフトさせているものの、アナログ信号の全区間にわたってクロック信号手段から出力されたクロックタイミングでアナログ信号の信号レベルを検知するものである。このため、従来のピーク検出装置では、サンプリングの回数が多くなり、サンプリングされたデジタルデータの量が多大になる。これによって、得られたデジタルデータをもとにピーク値を検出する場合に、多量のデータを保持可能な大容量のサンプリングデータメモリが必要となると共に、検出時間を短縮するために高速な演算処理を行うハードウェアを用いる必要があり、コストの増加を招いていた。
【０００５】
本発明の目的は、ピーク値を予測してサンプリングの回数を減少させることができ、ハードウェアへの負荷を軽減できるピーク検出装置及びピーク検出方法を提供することにある。
【課題を解決するための手段】
【０００６】
前述の目的を達成するための本発明の第１の態様は、検出対象のアナログ信号を出力するアナログ信号発振器と、サンプルクロック信号を出力するサンプルクロック信号発振器と、前記サンプルクロック信号発振器から出力されたサンプルクロック信号をカウントしてカウント信号を出力するカウンタと、前記サンプルクロック信号に基づいて前記アナログ信号の信号レベルをデジタルデータに変換して出力するＡ／Ｄコンバータと、前記デジタルデータに基づいて前記アナログ信号のピーク値を検出する制御部と、を備えたピーク検出装置において、前記制御部は、前記カウンタでカウントした前記サンプルクロック信号の周期で前記Ａ／Ｄコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出する第１ピーク検出手段と、前記第１ピーク検出手段により検出された複数のアナログ信号のピーク値に基づいて前記アナログ信号の周期を検出するアナログ周期検出手段と、前記アナログ信号の周期で前記Ａ／Ｄコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出する第２ピーク検出手段と、を備えたことにある。
【０００７】
係る本発明の第１の態様におけるより好ましい具体的構成例は次の通りである。
（１）前記制御部は、前記第１ピーク検出手段で検出したピーク値と前記第２ピーク検出手段で検出したピーク値との総和を、そのピーク数で除した平均値をピーク値とするピーク平均算出手段を備えたこと。
（２）前記制御部は、前記第１ピーク検出手段によるピーク値検出と前記第２ピーク検出手段によるピーク値検出とを組として、この組による検出を繰返するように制御する切替手段を備えたこと。
（３）前記（２）において、前記切替手段は前記カウンタによるカウントをリセットするように制御するものであること。
（４）前記第２ピーク検出手段は、前記アナログ周期検出手段で検出したアナログ信号の周期の近辺で、前記サンプルクロック信号の周期による前記Ａ／Ｄコンバータから出力された複数のデジタルデータに基づいてアナログ信号のピーク値を検出するものであること。
【０００８】
また、本発明の第２の態様は、サンプルクロック信号発振器によりサンプルクロック信号を出力するステップと、前記サンプルクロック信号発振器から出力されたサンプルクロック信号をカウンタによりカウントするステップと、アナログ信号発振器により検出対象のアナログ信号を出力するステップと、Ａ／Ｄコンバータにより前記サンプルクロック信号に基づいて前記アナログ信号の信号レベルをデジタルデータに変換して出力するステップと、前記カウンタでカウントした前記サンプルクロック信号の周期で前記Ａ／Ｄコンバータのデジタルデータを出力し、このデジタルデータに基づいて前記アナログ信号のピーク値を検出するステップと、前記第１ピーク検出手段により検出された複数のアナログ信号のピーク値に基づいて前記アナログ信号の周期を検出するステップと、前記アナログ信号の周期で前記Ａ／Ｄコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出するステップと、を含むことにある。
【発明の効果】
【０００９】
本発明のピーク検出装置及びピーク検出方法によれば、ピーク値を予測してサンプリングの回数を減少させることができ、ハードウェアへの負荷を軽減できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施形態のピーク検出装置及びピーク検出方法について図１から図３を用いて説明する。
【００１１】
まず、本実施形態のピーク検出装置について、図１を参照しながら説明する。図１は本実施形態のピーク検出装置の全体構成を示すブロック図である。
【００１２】
ピーク検出装置１０は、アナログ信号発振器１と、サンプルクロック信号発振器２と、カウンタ３と、Ａ／Ｄコンバータ４と、制御部５と、を備える。このピーク検出装置１０は、例えばコイルのインダクタンス測定のために用いる正弦波のアナログ電圧のピーク値の検出に適用される。
【００１３】
アナログ信号発振器１は検出対象のアナログ信号を生成してＡ／Ｄコンバータ４に出力するものである。このアナログ信号は所定の周波数の正弦波として生成される。なお、環境の変化、例えば周囲温度の変化などにより、そのアナログ信号周波数が若干変化することがある。
【００１４】
サンプルクロック信号発振器２は所定の周期のサンプルクロック信号を生成してカウンタ３及びＡ／Ｄコンバータ４に出力するものである。本実施形態では、サンプリングクロック信号発振器２からサンプルクロック信号をカウンタ３及びＡ／Ｄコンバータ４に直接出力するようになっているが、サンプリングクロック信号発振器２から出力されたサンプルクロック信号を分周するなどしてカウンタ３及びＡ／Ｄコンバータ４に出力するようにしてもよい。
【００１５】
カウンタ３は、サンプルクロック信号発振器２から出力されたサンプルクロック信号をカウントして、そのカウント信号を制御部５に出力するものである。また、カウンタ３は制御部５によりリセット制御されるように構成されている。
【００１６】
Ａ／Ｄコンバータ４は、サンプルクロック信号に基づいてアナログ信号の信号レベルをデジタルデータに変換して、カウンタ３に出力するものである。また、Ａ／Ｄコンバータ４は、デジタルデータへの変換動作のスタート及びストップを制御部５により制御されるように構成されている。
【００１７】
制御部５は、マイコンで構成され、Ａ／Ｄコンバータ４から出力されたデジタルデータに基づいてアナログ信号のピーク値を検出するものである。この制御部５は、第１ピーク検出手段５ａと、アナログ周期検出手段５ｂと、第２ピーク検出手段５ｃと、ピーク平均算出手段５ｄと、切替手段５ｅとを備える。
【００１８】
第１ピーク検出手段５ａは、カウンタ３でカウントしたサンプルクロック信号の周期Δｆｓ（図３参照）でＡ／Ｄコンバータ４のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値を検出するものである。
【００１９】
アナログ周期検出手段５ｂは、第１ピーク検出手段５ａにより検出された複数のアナログ信号のピーク値に基づいて、アナログ信号の周期Δｆａ（図３参照）を検出するものである。
【００２０】
第２ピーク検出手段５ｃは、アナログ信号の周期でＡ／Ｄコンバータ４のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値を検出するものである。第２ピーク検出手段５ｃは、アナログ周期検出手段５ｂで検出したアナログ信号の周期の近辺で、サンプルクロック信号の周期によるＡ／Ｄコンバータから出力された複数のデジタルデータに基づいてアナログ信号のピーク値を検出するように構成されている。
【００２１】
ピーク平均算出手段５ｄは、第１ピーク検出手段５ａで検出したピーク値と第２ピーク検出手段５ｃで検出したピーク値との総和を、そのピーク数で除した平均値をピーク値とするものである。
【００２２】
切替手段５ｅは、第１ピーク検出手段５ａによるピーク値検出と第２ピーク検出手段５ｃによるピーク値検出とを組として、この組による検出を繰返するように制御するものである。この切替手段５ｅは、カウンタ３によるカウントをリセットし、カウンタのカウントを再開するように制御する。
【００２３】
次に、本実施形態のピーク検出方法について、図２Ａ〜図２Ｃ及び図３を参照しながら説明する。図２Ａ〜図２Ｃは図１のピーク検出装置の動作フローチャート、図３は本実施形態のピーク検出方法におけるアナログ信号とサンプリング周期の関係を説明するである。
【００２４】
アナログ信号発振器１は検出対象のアナログ信号を生成してＡ／Ｄコンバータ４に出力する（ステップＳ１）。このアナログ信号の出力はピーク検出動作が終了するまで継続される。このアナログ信号は前述したように所定の周波数の正弦波として生成される。
【００２５】
また、サンプルクロック信号発振器２により所定の周期のサンプルクロック信号を生成してカウンタ３及びＡ／Ｄコンバータ４に出力する（ステップＳ２）。このサンプルクロック信号の出力はピーク検出動作が終了するまで継続される。
【００２６】
カウンタ３は、サンプルクロック信号発振器２から出力されたサンプルクロック信号を受信すると、そのサンプルクロック信号をカウントしてそのカウント信号を制御部５に出力する（ステップＳ３）。
【００２７】
制御部５は、カウント信号を受信すると、そのカウンタ値を記憶部に記憶し（ステップＳ４）、Ａ／Ｄコンバータ４のスタート信号を生成してＡ／Ｄコンバータ４に出力する（ステップＳ５）。カウンタ３からのカウント信号の出力及び制御部５によるカウンタ値の記憶はカウンタ３がリセットされるまで継続して行われる。
【００２８】
Ａ／Ｄコンバータ４は、ピーク検出動作が開始されると、デジタルデータの生成が要かを判定する（ステップＳ６）。この判定は、アナログ信号の受信及びスタート信号有の状態で、サンプルクロック信号の受信有の際にデジタルデータの生成が要とされる。
【００２９】
ステップＳ６でデジタルデータの生成が要と判定されると、Ａ／Ｄコンバータ４は、サンプルクロック信号に基づいてアナログ信号の信号レベルをデジタルデータに変換して、制御部５に出力する（ステップＳ６）。このデジタルデータの出力は、図３に示すサンプリングクロック信号発振器２のサンプリング周期Δｆｓで行われる。
【００３０】
制御部５は、Ａ／Ｄコンバータ４から出力されたデジタルデータを受信すると、このデジタル信号を記憶部に記憶し（ステップＳ８）、サンプリング周期Δｆｓで出力されたデジタルデータに基づいてアナログ信号のピーク値を検出し（ステップＳ９）、記憶部に記憶する（ステップＳ１０）。具体的には、サンプリング周期Δｆｓで出力されたデジタルデータをその直前に出力されデジタルデータと大小を比較してそれを記憶部に記憶し、小から大に変化しその大から小に変化した場合に、その大におけるデジタルデータをピーク値ＶＰ１（図３参照）として検出する。
【００３１】
次いで、制御部５は、ピーク値の検出が予め定められた第１所定回数（例えば２回）に達したか判定し（ステップＳ１１）、第１所定回数に達していない場合には、第１所定回数に達するまでステップＳ６〜１３を繰返す。
【００３２】
ステップＳ１１の判定で第１所定回数に達すると、本実施形態では図３に示す次のピーク値ＶＰ２を検出すると、制御部５は、検出された複数のアナログ信号のピーク値ＶＰ１、ＶＰ２に基づいて、アナログ信号周期Δｆａを検出する（ステップＳ２１）。このアナログ信号周期Δｆａは、例えば、ピーク間のカウント数（２回目のピーク値ＶＰ２のカウンタ値Ｃｎから最初のピーク値ＶＰ１のカウント値Ｃｍを引いたカウント数）にサンプリング周期Δｆｓを乗じた値で決定される。
【００３３】
次いで、制御部５は、Ａ／Ｄコンバータ４のストップ信号を生成し、Ａ／Ｄコンバータ４に出力する（ステップＳ２２）。Ａ／Ｄコンバータ４は、このストップ信号を受信すると、デジタルデータの生成を中断し、制御部５へのデジタルデータの出力を中断する（ステップＳ２３）。
【００３４】
次いで、制御部５は、アナログ信号のピーク値の検出が必要かを判定する（ステップＳ２４）。この判定は、基本的には、前のピーク値ＶＰ２からアナログ信号周期Δｆａが経過したかで行われる。具体的には、前のピーク値ＶＰ２のカウント値からアナログ信号周期Δｆａに相当するカウント数に達したかで判定する。なお、本実施形態では、アナログ信号周期Δｆａに達する近辺（アナログ信号周期Δｆａに達する少し前）でピーク値の検出が必要と判断するようにしている。ピーク値の検出が必要と判断されるまでこの判定が繰返される。
【００３５】
ステップＳ２４の判定でピーク値の検出が必要と判断された場合には、制御部５はＡ／Ｄコンバータ４のスタート信号を生成してＡ／Ｄコンバータ４に出力する（ステップＳ２５）。Ａ／Ｄコンバータ４は、Ａ／Ｄコンバータ４のスタート信号に基づいてデジタルデータの生成が要かを判定する（ステップＳ２６）。この判定は、アナログ信号の受信及びスタート信号有の状態で、サンプルクロック信号の受信有の際にデジタルデータの生成が要とされる。
【００３６】
ステップＳ２６でデジタルデータの生成が要と判定されると、Ａ／Ｄコンバータ４は、サンプルクロック信号に基づいてアナログ信号の信号レベルをデジタルデータに変換して、制御部５に出力する（ステップＳ２７）。このデジタルデータの出力はサンプリングクロック信号発振器２のサンプリング周期Δｆｓで行われる。
【００３７】
制御部５は、Ａ／Ｄコンバータ４から出力されたデジタルデータを受信すると、このデジタル信号を記憶部に記憶し（ステップＳ２８）、サンプリング周期Δｆｓで出力されたデジタルデータに基づいてアナログ信号のピーク値を検出し（ステップＳ２９）、記憶部に記憶する（ステップＳ３０）。具体的には、サンプリング周期Δｆｓで出力されたデジタルデータをその直前に出力されデジタルデータと大小を比較してそれを記憶部に記憶し、小から大に変化しその大から小に変化した場合に、その大におけるデジタルデータをピーク値ＶＰ３として検出する。
【００３８】
次いで、制御部５は、ピーク値の検出が予め定められた第２所定回数（例えば２０回）に達したか判定し（ステップＳ３１）、第２所定回数に達していない場合には、第２所定回数に達するまでステップＳ２２〜Ｓ３０を繰返す。
【００３９】
ステップＳ３１の判定で第２所定回数に達すると、制御部５は、ピーク値の検出が予め定められた第３所定回数（例えば１００回）に達したか判定する（ステップＳ３２）。この判定で、第３所定回数に達していない場合には、制御部５は、カウンタ３のリセット信号を生成し、カウンタ３に出力する（ステップＳ３３）。カウンタ３は、このリセット信号を受信すると、カウント値をリセットし、ステップＳ３に戻る（ステップＳ３４）。以下、ピーク値の検出が第３所定回数に達するまでステップＳ３〜Ｓ３４を繰返す。
【００４０】
ステップＳ３２の判定で、ピーク値の検出が第３所定回数に達したと判定された場合には、平均ピーク値を検出して終了する（ステップＳ３５）。平均ピーク値は、検出したピーク値との総和を、そのピーク数で除した平均値をピーク値としている。
【００４１】
本実施形態によれば、制御部５は、カウンタ３でカウントしたサンプルクロック信号の周期ΔｆｓでＡ／Ｄコンバータ４のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値ＶＰ１、ＶＰ２を検出する第１ピーク検出手段５ａと、第１ピーク検出手段５ａにより検出された複数のアナログ信号のピーク値に基づいてアナログ信号の周期Δｆａを検出するアナログ周期検出手段５ｂと、アナログ信号の周期ΔｆａでＡ／Ｄコンバータ４のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値を検出する第２ピーク検出手段５ｃと、を備えているので、ピーク値を予測してサンプリングの回数を減少させることができ、ハードウェアへの負荷を軽減できる。
【００４２】
また、制御部５は、第１ピーク検出手段５ａで検出したピーク値と第２ピーク検出手段５ｃで検出したピーク値との総和を、そのピーク数で除した平均値をピーク値とするピーク平均算出手段５ｄを備えているので、低コストで高周波ノイズによる誤検出や低周波ノイズによるゆらぎの影響を減らすことができる
また、制御部５は、第１ピーク検出手段５ａによるピーク値検出と第２ピーク検出手段５ｃによるピーク値検出とを組として、この組による検出を繰返するように制御する切替手段５ｅを備えているので、環境の変化、例えば周囲温度の変化などにより、そのアナログ信号周波数が変化しても、その変化に追随してピーク値を検出することができる。なお、切替手段はカウンタによるカウントをリセットするように制御するものであるので、極めて簡単な構成で上記切替を実現できる。
【００４３】
また、第２ピーク検出手段５ｃは、アナログ周期検出手段５ｂで検出したアナログ信号の周期の近辺で、サンプルクロック信号の周期によるＡ／Ｄコンバータ４から出力された複数のデジタルデータに基づいてアナログ信号のピーク値を検出するものであるので、精度良くピーク値を検出することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施形態のピーク検出装置の全体構成を示すブロック図である。
【図２Ａ】図１のピーク検出装置の動作フローチャートである。
【図２Ｂ】図１のピーク検出装置の動作フローチャート（続き）である。
【図２Ｃ】図１のピーク検出装置の動作フローチャート（続き）である。
【図３】本実施形態のピーク検出方法におけるアナログ信号とサンプリング周期の関係を説明するである。
【符号の説明】
【００４５】
１…アナログ信号発振器、２…サンプリングクロック信号発振器、３…カウンタ、４…Ａ／Ｄコンバータ、５…制御部（マイコン）、５ａ…第１ピーク検出手段、５ｂ…アナログ周期検出手段、５ｃ…第２ピーク検出手段、５ｄ…ピーク平均算出手段、５ｅ…切替手段。
【図１】
2007232557.tif 000003
【図２Ａ】
2007232557.tif 000004
【図２Ｂ】
2007232557.tif 000005
【図２Ｃ】
2007232557.tif 000006
【図３】
2007232557.tif 000007