(57)【要約】【課題】液晶駆動素子の画素部の欠陥を単体で検査できるようにするにあたり、精度の良い検査信号を外部に取り出せると共に、そのための追加回路を少なくしてコストアップを抑えた液晶表示装置を提供する【解決手段】水平方向の画素を選択するための複数のデータ線に供給される水平選択パルスをシフト動作で作成するためのシリアル接続された複数のシフトレジスタ１０は、夫々にパラレル入力端子を有し、画素欠陥検査時には、画素内の信号保持容量の電荷量から検出した検査信号をデータ線を介して前記パラレル入力端子に供給し、この供給された検査信号を順次シフトしてシリアル信号として出力できる構成の液晶駆動素子とする。【選択図】図１
2007264376.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に水平方向に配置されたデータ信号が供給される複数のデータ線と、前記複数のデータ線に直交するように配置された複数のゲート線と、前記複数のデータ線とゲート線との交差部に配列された複数の画素とが形成され、各画素は、ソースが各データ線に、ゲートが各ゲート線に接続された画素選択トランジスタと前記画素選択トランジスタのドレインに接続された一方の端子及び他の信号保持容量部の端子と共通接続された他方の端子を有する前記データ信号を蓄積する信号保持容量部と、前記信号保持容量部の他方の端子に接続された反射電極と、前記反射電極に対向配置された共通電極と、前記反射電極と前記共通電極との間に挿入された液晶とからなる液晶表示装置において、
外部から供給される水平選択パルスを順次シフトさせて前記複数のデータ線に前記データ信号を供給する一方、前記信号保持容量部に蓄積されたデータ信号を前記画素選択トランジスタ及び各データ線を介して読み出し、シリアル信号として順次シフトして出力するシフトレジスタを有することを特徴とする液晶表示装置。
【請求項２】
半導体基板上に水平方向に配置されたデータ信号が供給される複数のデータ線と、前記複数のデータ線に直交するように配置された複数のゲート線と、前記複数のデータ線とゲート線との交差部に配列された複数の画素とが形成され、各画素は、ソースが各データ線に、ゲートが各ゲート線に接続された画素選択トランジスタと前記画素選択トランジスタのドレインに接続された一方の端子及び他の信号保持容量部の端子と共通接続された他方の端子を有する前記データ信号を蓄積する信号保持容量部と、前記信号保持容量部の他方の端子に接続された反射電極と、前記反射電極に対向配置された共通電極と、前記反射電極と前記共通電極との間に挿入された液晶とからなる液晶表示装置において、
外部から供給される水平選択パルスを順次シフトさせて前記複数のデータ線に前記データ信号を供給する一方、前記信号保持容量部に蓄積されたデータ信号を前記画素選択トランジスタ及び各データ線を介して読み出し、シリアル信号として順次シフトして出力するシフトレジスト部が多相化され、前記複数の画素の列と所定間隔を有し、かつ重ならないように接続された複数系列のシフトレジスタと、
前記複数系列のシフトレジスタのシフトレジスト部に供給される前記水平選択パルスと前記シリアル信号のシフトする方向を切り替える選択スイッチと、
を備えたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反射型液晶プロジェクタ装置等に用いる液晶表示装置に係り、特に単体での検査が容易な構造を有する液晶表示装置に関する。
【背景技術】
【０００２】
近年、プロジェクタ装置やプロジェクションテレビには画像を投影するための中心部品としてLCOS（Liquid Crystal on Silicon）型の液晶表示装置が多く用いられている。
このLCOS型の液晶表示装置は、透明な共通電極、液晶層、マトリクス状に配置された反射電極、およびシリコン基板上に液晶駆動回路が形成された液晶駆動素子などが重なった構造を有しており、共通電極と反射電極間に電圧を印加することによって、間に挟まれた液晶層の配向を制御して液晶層の透過率を変化させ、画素毎に液晶層の透過率が変化することによって画像を表示するものである。この中で特に本発明に係わる液晶駆動素子の構造について図５を用いて説明する。
【０００３】
同図において、従来の液晶表示装置に用いられる液晶駆動素子の構造は、水平方向駆動回路１０と垂直方向駆動回路２０および複数の切り換えスイッチ（１−１，１−２，・・）からなる画素選択駆動部７５と、画素部３０、コントローラ６０、複数のデータ線（６−１，６−２，・・）、ゲート線（８−１，８−２，・・）、および水平信号線５とで構成されている。なお、図中で、各符号のハイフン後のサフィックス番号は、同一種類の構成要素で異なった位置にあることを示している。また、図では構成要素全体の一部を示している。
【０００４】
画素部３０は、各データ線（６−１，６−２，・・）と各ゲート線（８−１，８−２，・・）の交差部にマトリックス状に配置された画素群（１１〜１３，２１〜２３，３１〜３３：一部の画素のみ図示）からなり、各画素は、同図の拡大図Ａに示す様に夫々画素選択トランジスタ２、信号保持容量３、および反射電極４を備えている。
【０００５】
コントローラ６０は、映像信号から生成した各種クロック信号を水平方向駆動回路１０と垂直方向駆動回路２０に供給し（経路は図示せず）、映像信号と同期した形でデータ線（６−１，６−２，・・）、ゲート線（８−１，８−２，・・）を夫々駆動することで水平垂直の走査を伴った画素選択を行う。
こうしてデータ線（６−１，６−２，・・）とゲート線（８−１，８−２，・・）の交差部の画素が選択されると、映像信号入力部７１から入力された映像信号は、水平方向の画素を選択する切り換えスイッチ（１−１，１−２，・・）と各画素内にある垂直方向の画素選択トランジスタ２を経由して信号保持容量３に書き込まれる。そして信号保持容量３に接続されている反射電極４を介してこれに対向する共通電極との間に挿入された液晶（図示せず）が駆動される。
【０００６】
通常、上記画素部３０の画素数は１００万画素以上と非常に多いので、液晶駆動素子を製造する過程で欠陥が発生することがある。このため、液晶駆動素子を液晶表示装置に組み込む前に単体で画素の欠陥などの検査ができることが要望されている。
欠陥の１つとして、映像信号伝送経路のどこかで、電源やアース部あるいは他の信号線とショートするような場合には、水平信号線５に本来流れないはずの直流電流の流入や流出が起きるので、この水平信号線の端子で電流を検査することでこのような欠陥の有無を検出できる。このような欠陥の場合は特別な検査回路を必要とせず、一般のＬＳＩテスタ等でも比較的容易に検査できる。
【０００７】
しかしながら、他の欠陥として、映像信号伝送経路のどこかに断線があって、信号保持容量３に対して映像信号が書き込めない場合には、この欠陥を電気的に検査するための出力信号が存在しないため、このままでは液晶駆動素子単体で検査することが極めて難しい問題がある。
【０００８】
そこで、各データ線毎にセンスアンプを設けて、各画素の保持容量に蓄積された電荷を外部に読み出せるようにすることで、上記断線の検査が可能になる方法が考えられるが、画素数が多いためにかなりコストアップとなる問題がある。
この問題に対して、コストアップを少なくするためにセンスアンプの代わりに簡便なバッファ回路をデータ線ごとに備え、バッファ回路により読み出し線容量の影響を排除して信号保持容量に蓄積された電荷を電位変化として取り出し検査する方法が開示されている（例えば、下記特許文献１参照）。
【特許文献１】特開２００３−１１４６５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１の方法では、バッファ回路だけで微弱なアナログ信号を液晶駆動素子の外部に取り出すので検査精度が悪く、別途外部にアナログ増幅器を備えた検出回路が必要となる。このため、一般のＬＳＩテスタだけで検査することができないなどの欠点を持つものである。
また、バッファ回路の代りにセンスアンプでデジタル化（２値化）して読み出せば、外部に特別な検出回路は不要になるのであるが、この場合でも、センスアンプのほかに各センスアンプの出力を選択して読み出すための切り換え回路と出力線が必要であるため、素子の構成が複雑になり、これらもコストアップの要因となる問題を有している。
【００１０】
本発明は、このような従来の問題点に鑑みなされたものであり、液晶駆動素子の画素部の欠陥を単体で検査できるようにするにあたり、精度の良い検査信号を外部に取り出せると共に、そのための追加回路を少なくしてコストアップを抑えた液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、上記課題を解決する手段として以下の（１）（２）に記載の構成からなる。すなわち、
（１）半導体基板上に水平方向に配置されたデータ信号が供給される複数のデータ線と、前記複数のデータ線に直交するように配置された複数のゲート線と、前記複数のデータ線とゲート線との交差部に配列された複数の画素とが形成され、各画素は、ソースが各データ線に、ゲートが各ゲート線に接続された画素選択トランジスタと前記画素選択トランジスタのドレインに接続された一方の端子及び他の信号保持容量部の端子と共通接続された他方の端子を有する前記データ信号を蓄積する信号保持容量部と、前記信号保持容量部の他方の端子に接続された反射電極と、前記反射電極に対向配置された共通電極と、前記反射電極と前記共通電極との間に挿入された液晶とからなる液晶表示装置において、
外部から供給される水平選択パルスを順次シフトさせて前記複数のデータ線に前記データ信号を供給する一方、前記信号保持容量部に蓄積されたデータ信号を前記画素選択トランジスタ及び各データ線を介して読み出し、シリアル信号として順次シフトして出力するシフトレジスタを有することを特徴とする液晶表示装置を提供する。
（２）半導体基板上に水平方向に配置されたデータ信号が供給される複数のデータ線と、前記複数のデータ線に直交するように配置された複数のゲート線と、前記複数のデータ線とゲート線との交差部に配列された複数の画素とが形成され、各画素は、ソースが各データ線に、ゲートが各ゲート線に接続された画素選択トランジスタと前記画素選択トランジスタのドレインに接続された一方の端子及び他の信号保持容量部の端子と共通接続された他方の端子を有する前記データ信号を蓄積する信号保持容量部と、前記信号保持容量部の他方の端子に接続された反射電極と、前記反射電極に対向配置された共通電極と、前記反射電極と前記共通電極との間に挿入された液晶とからなる液晶表示装置において、
外部から供給される水平選択パルスを順次シフトさせて前記複数のデータ線に前記データ信号を供給する一方、前記信号保持容量部に蓄積されたデータ信号を前記画素選択トランジスタ及び各データ線を介して読み出し、シリアル信号として順次シフトして出力するシフトレジスト部が多相化され、前記複数の画素の列と所定間隔を有し、かつ重ならないように接続された複数系列のシフトレジスタと、
前記複数系列のシフトレジスタのシフトレジスト部に供給される前記水平選択パルスと前記シリアル信号のシフトする方向を切り替える選択スイッチと、
を備えたことを特徴とする液晶表示装置を提供する。
【発明の効果】
【００１２】
本発明によれば、従来の液晶駆動素子の構成に対して少ない追加回路で表示駆動時の性能に影響を及ぼすことなく画素部の欠陥を単体で検査できるように精度の良い検査信号を外部に取り出すことが可能になる。これにより、素子のコストアップを抑えられると共に、一般のＬＳＩテスタで検査できるので画素欠陥のない液晶表示装置の提供が可能となる。
また、請求項２の構成により、高性能化により画素数が増大し画素を並列駆動する液晶駆動素子の使用においても、スイッチ回路により１系統に接続替えが行えるので、全画素の欠陥を検査できる検査信号が外部に出力できるようになり、画素欠陥のない液晶表示装置の提供が可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の各実施形態に係る液晶表示装置について、図面を参照して説明する。
本実施例における液晶表示装置は、シリコン基板に液晶駆動回路が形成された液晶駆動素子上にマトリクス状に配置された複数の反射電極４と、液晶層（不図示）と、光透過性の共通電極（不図示）とが順次積層され、複数の反射電極４と共通電極との間に電圧を印加することによって、液晶層の配向を制御してこの液晶層の透過率を変化させた状態で、読み出し光を照射して複数の反射電極４からの反射光を画像光として取り出しスクリーン上に投射するものである。本発明の実施形態は上記液晶駆動素子の構成が異なる３例について説明する。
【００１４】
図１は、本発明に係る液晶表示装置における液晶駆動素子の第１の実施例を示すブロック図、図２は、同じく第２の実施例を示すブロック図、図３は、同じく第３の実施例を示すブロック図である。また、図４は、各実施例で使用されるシフトレジスタの構成例を示す回路図である。
【実施例１】
【００１５】
まず、図１を用いて、本発明に係る液晶表示装置における液晶駆動素子の実施例１の構成を説明する。
実施例１における液晶駆動素子は、水平方向駆動パルスの生成を行うシフトレジスタ１０と、多数の表示用画素を有する画素部３０と、画素部３０に映像信号を供給する複数のデータ線（６−１，６−２，・・）と、垂直方向駆動パルスが接続される複数のゲート線（８−１，８−２，・・）と、前記複数のデータ線とシフトレジスタ１０との間に配列されている映像信号の供給を制御する複数の切換えスイッチ（１−１，１−２，・・）と、シフトレジスタ１０からの水平方向駆動パルスを成形して切換えスイッチ（１−１，１−２，・・）に供給する複数のレベルシフト回路（Ｇ１，Ｇ２，・・）と、データ線上の検査信号を増幅する複数のセンスアンプ（Ｃ１，Ｃ２，・・）および、検査信号の接続を制御する複数のパラレルインスイッチ回路（Ｌ１，Ｌ２，・・）とで構成されている。
【００１６】
また、前記複数の切換えスイッチ（１−１，１−２，・・）の入力端子の一方には映像信号入力７１に接続された映像信号を供給する水平信号線５が、複数のレベルシフト回路（Ｇ１，Ｇ２，・・）の入力端子の一方にはイネーブル制御信号線７５が、複数のパラレルインスイッチ回路（Ｌ１，Ｌ２，・・）の入力端子の一方にはパラレルイン制御信号線７４が夫々接続されている。
【００１７】
更に、画素部３０の内部は、各データ線（６−１，６−２，・・）と各ゲート線（８−１，８−２，・・）の交差部にマトリックス状に配置された画素群（１１〜１３，２１〜２３，３１〜３３：一部の画素のみ図示）からなり、各画素は、同図の拡大図Ａに示す様に、ソースが各データ線に、ゲートが各ゲート線に接続された画素選択トランジスタ２と、画素選択トランジスタ２のドレインに接続された一方の端子および、他の信号保持容量部の端子と共通接続された他方の端子を有するデータ信号を蓄積する信号保持容量部３と、画素選択トランジスタ２のドレインに共通接続された反射電極４と、反射電極４に対向配置された共通電極と、反射電極４と共通電極間に挿入された液晶とからなる。
なお、この図では液晶駆動素子の構成要素全体の一部を示している。
【００１８】
次に表示駆動時（映像信号の書き込み時）における液晶駆動素子の動作を説明する。
同図において、シフトレジスタ１０は、入力されたスタートパルス７３をクロック線７８，７９から供給されるクロック信号により順次右方向へシフトする動作を行う。
シフトレジスタ１０内の個々のシフトレジスタ（Ｌ２Ｒ１，Ｌ２Ｒ２，・・）間の接続点からは、スタートパルス７３のシフトされた出力がパラレルに取り出され、夫々レベルシフト回路（Ｇ１，Ｇ２，・・）に供給される。この段階でのシフトレジスタ１０は、シリアルイン・パラレルアウト動作を基本とした右方向への走査駆動パルスの生成を行うものである。
【００１９】
シフト出力が供給されたレベルシフト回路（Ｇ１，Ｇ２，・・）では、イネーブル制御信号線７５の信号によりシフト出力のイネーブル（有効）制御が行われると共に、シフト出力を増幅して切換えスイッチ（１−１，１−２，・・）の一方の入力端子に供給してスイッチ動作を制御する。
切換えスイッチ（１−１，１−２，・・）のもう一方の入力端子には、水平信号線５に供給された映像信号入力７１が接続されており、前記シフト出力に応じたスイッチ動作でこの映像信号入力７１をデータ線（６−１，６−２，・・）に出力する。
データ線（６−１，６−２，・・）は画素部３０に入り、前記従来例と同様のマトリクス状に配列されている画素群（１１〜１３，２１〜２３，３１〜３３：一部の画素のみ図示）に夫々接続されている。画素群の各画素ではデータ線（６−１，６−２，・・）を経由して供給された映像信号のレベルが電荷となって信号保持容量３に書き込まれ、信号保持容量３に接続されている反射電極４を介してこれに対向する共通電極との間に挿入された液晶（図示せず）が駆動される。このようにして、入力映像信号は各画素に書き込まれ液晶が駆動される。
【００２０】
次に、画素群の欠陥の有無を検査するときの動作を説明する（検査信号の読み出し時）。
液晶駆動素子を検査するときは、まず全画素の信号保持容量３に映像信号若しくは検査信号を書き込み、電荷をもたせる。信号保持容量３に書き込まれている電荷は、画素選択トランジスタ２をオンすることでデータ線（６−１，６−２，・・）に信号として読み出すことができる。各データ線に読み出された信号は、次いでセンスアンプ（Ｃ１，Ｃ２，・・）に供給され、ここで検査精度を高めるために増幅し２値化される。２値化された信号は、パラレルインスイッチ回路（Ｌ１，Ｌ２，・・）の一方の入力端子に供給され、他方の入力端子に供給されたパラレルイン制御信号線７４からのラッチ信号によりオンオフ制御されて、シフトレジスタ１０内の個々のシフトレジスタに設けられたパラレルイン端子（Ｐ１，Ｐ２，・・）を通してシフトレジスタの各段に入力される。
【００２１】
こうして、各画素から読み出された検査信号はシフトレジスタ１０に入力され、クロック線７８、７９から供給されるクロック信号により順次右方向へシフトし、シフトレジスタの最終段からシフト出力７２として外部に取り出すことができる。
この段階でのシフトレジスタ１０は、パラレルイン・シリアルアウト動作として用いていることになる。なお、このとき、前記切り換えスイッチ（１−１，１−２，・・）は、常時オフ動作になるように制御される。
【００２２】
ここで、図４を用いてシフトレジスタ１０内の個々のシフトレジスタの動作を簡単に説明する。
同図に示すように、個々のシフトレジスタはスイッチとバッファで構成されている。左端の７３より入力されたスタートパルスは、クロック信号でオンオフするスイッチ７８がオンのときにバッファａに入力され保持される。次に別のクロックでオンオフするスイッチ７９がオンすると、スタートパルスはバッファｂに入力される。こうして２つのクロックによる交互のスイッチ動作で、入力されたスタートパルスは順次右方向にシフトして行く。なお、スタートパルスのシフト出力はＧ１を経由して、また、検査信号はＬ１を経由して夫々図の位置に接続されている。
【００２３】
この実施例１では、検査のために追加される回路は、センスアンプ（Ｃ１，Ｃ２，・・）とシフトレジスタの各段に設けたパラレルインスイッチ回路（Ｌ１，Ｌ２，・・）であり、シフトレジスタを検査時にも有効に利用することで、少ない回路構成で精度の良い検査信号が得られるようになる。
【実施例２】
【００２４】
次に、図２を用いて、本発明に係る液晶表示装置における液晶駆動素子の実施例２の構成および動作を説明する。
まず、実施例２における液晶駆動素子の構成で実施例１と大きく異なる点を説明する。実施例２の構成は、水平信号線５が映像信号入力７１−１と７１−２の２系統になっており、２つの映像信号入力は複数の切換えスイッチ（１−１，１−２，・・）の交互に入力するように接続される。また、シフトレジスタ１０の内部では、右方向への水平方向走査パルスを生成するシフトレジスタＬ２Ｒ１，Ｌ２Ｒ２，・・と、左方向への水平方向走査パルスを生成するシフトレジスタＲ２Ｌ１，Ｒ２Ｌ２，・・の２系統のシフトレジスタ群に分かれており、各個々のシフトレジスタのパルス入力端子には選択スイッチ（ＳＥＬ１，ＳＥＬ２，・・）が、出力端子にもスイッチ回路（ＲＬ１，ＲＬ２，・・）が追加され同図に示すように接続されている。シフトレジスタ１０内の破線で示した接続は、追加した選択スイッチ（ＳＥＬ１，ＳＥＬ２，・・）のもう一方の入力端子への接続を示したものである。上記した以外は、実施例１と同様である。
【００２５】
次に、実施例２における表示駆動時の動作を説明する。
図２において、シフトレジスタ１０内の右方向走査パルスを生成するシフトレジスタＬ２Ｒ１，Ｌ２Ｒ２，・・系統、または左方向走査パルスを生成するシフトレジスタＲ２Ｌ１，Ｒ２Ｌ２，・・系統内部のシフトレジスタ各段の接続点におけるスタートパルスのシフト出力が、スイッチ回路（ＲＬ１，ＲＬ２，・・）により、どちらかのシフト出力が選択されてレベルシフト回路（Ｇ１，Ｇ２，・・）に供給され、前記実施例１の場合と同様に画素の選択駆動が行われる。
同図では、レベルシフト回路Ｇ１の出力が切換えスイッチ１−１と同１−２とを同時に駆動し、映像信号入力７１−１をデータ線６−１に、映像信号入力７１−２をデータ線６−２に供給している。レベルシフト回路Ｇ２以降も同様に動作する。
このように、本実施例２は、表示駆動時には映像信号入力を２相化して駆動する構成の液晶駆動素子である。
【００２６】
次に、画素群の欠陥の有無を検査するための動作を説明する。
各画素から検査信号を読み出してシフトレジスタ１０に供給する段階までは前記実施例１と同様であるが、データ線６−１に読み出された信号はシフトレジスタＬ２Ｒ１に、データ線６−２に読み出された信号はシフトレジスタＲ２Ｌ２に供給するようにする。以降データ線６−３，６−４も同様に図示したように接続される。
【００２７】
次に、並列に動作していたシフトレジスタ１０は直列に接続替えを行う。この接続替えは、シフトレジスタ１０中に破線で示した接続が追加されて行われる。すなわち、検査信号は、シフトレジスタＬ２Ｒ１----＞選択スイッチＳＥＬ２----＞シフトレジスタＲ２Ｌ２----＞選択スイッチＳＥＬ１----＞シフトレジスタＬ２Ｒ２----＞選択スイッチＳＥＬ４----＞シフトレジスタＲ２Ｌ１----＞選択スイッチＳＥＬ３・・の順にシフトされて外部に出力されるようになる。
このとき、選択スイッチＳＥＬ１〜４は、制御信号線７５−１により制御されるスイッチで、表示駆動時は実線側が選択され、検査信号の読出し時は破線側が選択される。
【００２８】
この構成で、検査信号を読み出すための追加回路は実施例１に比較して、左右方向に走査する２系統のシフトレジスタを１系統に接続替えする選択スイッチ（ＳＥＬ１，ＳＥＬ２，・・）の増加だけで実現できる。
このように実施例２では、液晶駆動素子の画素数が増大したために画素を複数系列に分けて駆動する液晶駆動素子に関するもので、表示駆動時には並列に動作している２系統のシフトレジスタを検査信号の読み出し時には１系統に接続替えし、シフトレジスタの段数を２倍にした上で一度に読み出せるようにしたものである。
【実施例３】
【００２９】
次に、図３を用いて、本発明に係る液晶表示装置における液晶駆動素子の実施例３の構成を説明する。この実施例は、表示駆動時に入力映像信号を４相化して駆動する場合の構成例である。
基本的な構成と動作は実施例２と同じであるが、本実施例では図３に示すように、切換えスイッチのインピーダンス低減を図る目的で画素部３０に接続される各データ線（６−１，６−２，・・）は画素部３０が配置されている基板の上下方向から同時に駆動する構成になっている。また、４相化に対応してレベルシフト回路Ｇ１の出力は、４個の切換えスイッチ（１−１，１−２，１−３，１−４）を同時に駆動して各データ線への並列入力を行っている。上記した以外は、実施例２と同様である。
【００３０】
このように、表示駆動時には４相化した分だけシフトレジスタの段数を減らしているが、この場合においても、検査信号の読出し時は、前記上下のシフトレジスタを活用することで全画素の検査信号の読み出しが可能である。
すなわち、図３のおいて、検査信号の読み出し時は、奇数番のデータ線（６−１，６−３，・・）の信号は上部のシフトレジスタ１０ａに供給し、偶数番のデータ線（６−２，６−４，・・）の信号は下部のシフトレジスタ１０ｂに供給し、２系統の検査信号として夫々外部に取り出すようにしている。このときの上部と下部のシフトレジスタの接続替えは、前記実施例２と同様に行い、検査信号の流れも同様である。
【００３１】
さらに多画素化が進み、並列に入力される映像信号数が増えても、検査信号の読出し手段は同様に行うことができる。すなわち、１ライン分の検査信号が同時に読み出されたデータ線の信号を、センスアンプで２値化し、それを保持するためのラッチ回路を各センスアンプごとに設け、さらに、その出力を選択するためのスイッチを設けて必要数に分けてシフトレジスタに取り込んでシフトして外部に出力するという動作を繰り返せば良い。
【００３２】
このように、本発明では、水平方向駆動回路のシフトレジスタにパラレルイン端子を設け、またシフトレジスタが左右方向駆動に分れている場合には、１系統に接続替えをして使用することで、全画素の信号保持容量に書き込まれている電荷を検査に好適な２値化信号として外部への取り出しが可能となる。
なお、本実施例では反射型液晶表示装置を例にとって説明したが、これに限ることなく透過型液晶表示装置にも適用可能である。
【図面の簡単な説明】
【００３３】
【図１】本発明に係る液晶表示装置における液晶駆動素子の第１の実施例を示すブロック図である。
【図２】本発明に係る液晶表示装置における液晶駆動素子の第２の実施例を示すブロック図である。
【図３】本発明に係る液晶表示装置における液晶駆動素子の第３の実施例を示すブロック図である。
【図４】各実施例で使用されるシフトレジスタの構成例を示す回路図である。
【図５】従来の液晶表示装置における液晶駆動素子の構成を示すブロック図である。
【符号の説明】
【００３４】
１−１，１−２，・・…切り換えスイッチ
２…画素選択トランジスタ
３…信号保持容量
４…反射電極
５…水平信号線
６−１，６−２，・・…データ線
８−１，８−２，・・…ゲート線
１０…シフトレジスタ
３０…画素部
７１…映像信号入力部
７２…シフト出力部
７３…スタートパルス入力部
７４…パラレルイン制御信号線
７５…イネーブル制御信号線
７８，７９…クロック信号線
Ｃ１，Ｃ２、・・…センスアンプ
Ｇ１、Ｇ２，・・…レベルシフト回路
Ｌ１，Ｌ２，・・…パラレルインスイッチ回路
Ｌ２Ｒ１，Ｌ２Ｒ２，・・…各段のシフトレジスタ
Ｒ２Ｌ１，Ｒ２Ｌ２，・・…各段のシフトレジスタ
ＲＬ１，ＲＬ２，・・…スイッチ回路
ＳＥＬ１，ＳＥＬ２，・・…選択スイッチ
【図１】
2007264376.tif 000003
【図２】
2007264376.tif 000004
【図３】
2007264376.tif 000005
【図４】
2007264376.tif 000006
【図５】
2007264376.tif 000007