(57)【要約】【課題】インクジェット記録装置が、より高速で印刷することができるインクジェット記録装置を提供することを目的とする。【解決手段】キャリッジの移動速度を検出するキャリッジ移動速度検出手段と、上記検出されたキャリッジ移動速度が、予め設定された速度以上である場合に、メモリアクセス優先順位制御信号を発生するメモリアクセス優先順位制御信号発生手段とを有する。また、上記インクジェットヘッドから吐出されるインクの吐出状態に対応するデータであるヘッドデータを作成するヘッドデータ作成回路と、複数のメモリ要求に対して、アクセスを調停するためのメモリコントローラとを有する。さらに、上記メモリコントローラによってアクセス制御されるメモリと、上記メモリアクセス優先順位制御信号に応じて、上記ヘッドデータ制御回路のメモリアクセス優先順位を高く設定する制御手段とを有する。【選択図】図１０
2007301840.tif 000002
【特許請求の範囲】
【請求項１】
プリント媒体搬送手段を具備し、インクジェットヘッドがプリント媒体上を走査移動することによって画像を形成し、上記インクジェットヘッドは、１カラム分の多ノズルを吐出するデータを受け取り、データ受信後に、ヒートパルスによってヒートエネルギーが印加され、インクを吐出するインクジェット記録装置において、
上記インクジェットヘッドを走査移動させるキャリッジと；
上記キャリッジを駆動するモータと；
上記キャリッジの移動速度を検出するキャリッジ移動速度検出手段と；
上記検出されたキャリッジ移動速度が、予め設定された速度以上である場合に、メモリアクセス優先順位制御信号を発生するメモリアクセス優先順位制御信号発生手段と；
上記インクジェットヘッドから吐出されるインクの吐出状態に対応するデータであるヘッドデータを作成するヘッドデータ作成回路と；
複数のメモリ要求に対して、アクセスを調停するためのメモリコントローラと；
上記メモリコントローラによってアクセス制御されるメモリと；
上記メモリアクセス優先順位制御信号に応じて、上記ヘッドデータ制御回路のメモリアクセス優先順位を高く設定する制御手段と；
を有することを特徴とするインクジェット記録装置。
【請求項２】
記録ヘッドをプリント媒体に対して走査させて記録を行うインクジェット記録装置であって、
上記記録ヘッドの移動速度を検出する速度検出手段と；
プリントデータを格納するプリントバッファと；
上記プリントバッファを含む複数の回路ブロックに対して、優先順位に従ってＤＭＡ処理を実行して読出し／書き込み処理を制御するＤＭＡ制御手段と；
上記ＤＭＡ転送にて読み出したデータを用いて１カラム単位の吐出データを生成し、記録ヘッドへ転送する吐出データ制御手段と；
を備え、
上記ＤＭＡ制御手段は、上記速度検出手段により検出された速度に基づき、ＤＭＡ処理を実行する上記優先順位を変更することを特徴とするインクジェット記録装置。
【請求項３】
上記複数の回路ブロックは、上記インクジェット記録装置の制御を行うＣＰＵを含むことを特徴とする請求項２に記載のインクジェット記録装置。
【請求項４】
プリント媒体搬送手段を具備し、インクジェットヘッドがプリント媒体上を走査移動することによって画像を形成し、上記インクジェットヘッドは、１カラム分の多ノズルを吐出するデータを受け取り、データ受信後に、ヒートパルスによってヒートエネルギーが印加され、インクを吐出するインクジェット記録装置の制御方法において、
上記インクジェットヘッドを走査移動させるキャリッジの移動速度を検出するキャリッジ移動速度検出工程と；
上記検出されたキャリッジ移動速度が、予め設定された速度以上である場合に、メモリアクセス優先順位制御信号を発生するメモリアクセス優先順位制御信号発生工程と；
上記インクジェットヘッドから吐出されるインクの吐出状態に対応するデータであるヘッドデータを作成するヘッドデータ作成工程と；
複数のメモリ要求に対して、メモリコントローラがアクセスを調停する段階と；
上記メモリアクセス優先順位制御信号に応じて、上記ヘッドデータ制御回路のメモリアクセス優先順位を高く設定する制御工程と；
を有することを特徴とすることを特徴とするインクジェット記録装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多ノズルのヘッドを具備するインクジェット記録装置において、より高速に印刷するインクジェット記録装置に関する。
【背景技術】
【０００２】
従来のメモリ制御に関して、複数のＤＭＡチャネルを制御するＤＭＡコントローラにおいて、ＤＭＡコントローラの動作モードに応じて、ＤＭＡの優先順位を変更する装置が知られている（たとえば、特許文献１参照）。
【０００３】
また、複数の異なるテーブルを持つことによって、上記ＤＭＡの優先順位を変更することができる装置が知られている（たとえば、特許文献２参照）。
【特許文献１】特開平９−３０５５２７号公報
【特許文献２】特開２０００−２６７９９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年、プリンタの高速化が求められ、インクジェット記録装置においても、プリンタの高速化が求められている。今までは、まず、キャリッジを加速し、その後に、キャリッジ移動速度を一定にし、インクを吐出し、印刷後に減速するように制御する。
【０００５】
プリンタの速度を限界まで高速化をするためには、キャリッジの速度を加速しながら印刷する。これによって、キャリッジの速度が一定になる期間が短くなり、また、印刷しながら減速する。
【０００６】
この場合、インクジェットヘッドからのインク吐出量は、キャリッジ移動速度に比例するので、キャリッジが高速になればなる程、インクジェットヘッドへ送信するデータが増え、メモリアクセスの頻度が増大し、アクセスが間に合わないという問題がある。
【０００７】
本発明は、インクジェット記録装置が、より高速で印刷することができるインクジェット記録装置およびインクジェット記録装置の制御方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本発明は、キャリッジの速度に応じて、ＤＭＡコントローラの優先順位を高くするインクジェット記録装置である。具体的には、キャリッジの移動速度を検出するキャリッジ移動速度検出手段と、上記検出されたキャリッジ移動速度が、予め設定された速度以上である場合に、メモリアクセス優先順位制御信号を発生するメモリアクセス優先順位制御信号発生手段とを有する。また、上記インクジェットヘッドから吐出されるインクの吐出状態に対応するデータであるヘッドデータを作成するヘッドデータ作成回路と、複数のメモリ要求に対して、アクセスを調停するためのメモリコントローラとを有する。さらに、上記メモリコントローラによってアクセス制御されるメモリと、上記メモリアクセス優先順位制御信号に応じて、上記ヘッドデータ制御回路のメモリアクセス優先順位を高く設定する制御手段とを有する。
【発明の効果】
【０００９】
本発明によれば、キャリッジの速度に応じて、ＤＭＡコントローラの優先順位を高くするので、インクジェット記録装置が最高速印刷することができる加減速領域を増やすことができ、キャリッジ移動速度を上げることができる。したがって、インクジェット記録装置が、より高速で印刷することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１０】
発明を実施するための最良の形態は、次の実施例である。
【実施例１】
【００１１】
図１は、本発明の実施例１であるインクジェット記録装置１００の主要部分を示す構成図である。
【００１２】
インクジェット記録装置１００は、インクジェットプリンタコントローラ１０１と、プリントバッファ１０２と、インクジェットヘッド１０７とを有する。
【００１３】
インクジェットプリンタコントローラ１０１は、本発明の回路が内蔵されているカスタムＩＣによって構成されている。つまり、プリントバッファコントローラ１０３と、ヘッド吐出データ用ＳＲＡＭコントローラ１０４と、ヘッド吐出データ用ＳＲＡＭ１０５と、ヘッド吐出波形生成コントローラ１０６と、ＤＭＡコントローラ１０９とを有する。
【００１４】
プリントデータを格納している外部ＳＤＲＡＭのプリントバッファ１０２から、ＤＭＡコントローラ１０９を介して、プリントバッファコントローラ１０３が、必要なデータを読み出し、データ処理を行う。その後に、プリントバッファコントローラ１０３が、処理したデータを、ヘッド吐出データ用ＳＲＡＭコントローラ１０４へ転送する。
【００１５】
ヘッド吐出データ用ＳＲＡＭコントローラ１０４は、ヘッド吐出データ用ＳＲＡＭにデータを、一度格納し、必要なタイミングに合わせてデータを、再度読み出し、ヘッド吐出波形生成コントローラ１０６へデータを送付する。
【００１６】
ヘッド吐出波形生成コントローラ１０６は、インクジェットヘッド１０７の仕様に合わせて、ヘッドデータ転送波形とヘッド駆動波形とを生成する。
【００１７】
図２は、インクジェット記録装置１００の主要部分を示すブロック図である。
【００１８】
インクジェットプリンタコントローラ１０１は、エンコーダセンサ２０１から受け取った３００ｄｐｉ相当のエンコーダパルスを入力する。インクジェットプリンタコントローラ１０１は、エンコーダ信号逓倍回路２０２を用いて、６００ｄｐｉ、１２００ｄｐｉ、２４００ｄｐｉ相当のエンコーダパルスを生成し、エンコーダシーケンスコントローラ２０３へ入力する。
【００１９】
エンコーダシーケンスコントローラ２０３は、モードレジスタ２０４に設定されているプリンタの動作モードに従って、プリントバッファコントローラ１０３とヘッド吐出データ用ＳＲＡＭコントローラ１０４とを制御する。エンコーダシーケンスコントローラ２０３は、予め設定されている印刷開始位置情報に基づいて、プリントバッファシーケンスコントローラ２０５に、データアクセスを要求する。
【００２０】
要求を受けたプリントバッファシーケンスコントローラ２０５は、プリントバッファアドレス生成回路２０６を介して、メモリアドレスを生成する。そして、ＤＭＡＣインタフェース回路２０９において、ＤＭＡコントローラ１０９に対するＤＭＡリクエスト、ＤＭＡアック、ＤＭＡアドレス、ＤＭＡデータ送受信信号のＤＭＡＣインタフェース信号を作成する。
【００２１】
ＤＭＡコントローラ１０９は、データ制御回路１（２４０）、データ制御回路２（２４１）、ＣＰＵ２４２からのＤＭＡ要求に対して、バスを調停し、プリントバッファ１０２へのメモリアクセスを実行し、アック信号を、ＤＭＡ要求元に返却する。
【００２２】
プリントバッファコントローラ１０３のＤＭＡ要求は、プリントバッファ１０２に対するバーストリード動作である。バーストリードされたリードデータは、ＤＭＡコントローラ１０９によって、バス幅変換され、２５６ビットバスに拡張され、プリントバッファコントローラ１０３の内部のデータ生成回路２０８へ送られる。
【００２３】
データ生成回路２０８は、上記２５６ビットデータアクセスを３回行い、必要なデータを抽出し、６４０ビットデータを作成し、ヘッド吐出データ用ＳＲＡＭコントローラ１０４へ転送する。
【００２４】
ヘッド吐出データ用ＳＲＡＭコントローラ１０４の内部のシーケンスコントローラ２１０は、エンコーダシーケンスコントローラ２０３とプリントバッファシーケンスコントローラ２０５とによって決定されたタイミングによって動作する。そして、ライトコントロール回路２１１を介して、データ生成回路２０８から受け取ったデータを、バスコントローラ２１２を介して、ヘッド吐出データ用ＳＲＡＭ１０５のフォーマットにしたがって格納する。また、リードコントロール回路２１３は、シーケンスコントローラ２１０によって起動をかけられ、バスコントローラ２１２を介して、ヘッド吐出データ用ＳＲＡＭ１０５からデータを読み出す。
【００２５】
バスコントローラ２１２は、ライトコントロール回路２１１とリードコントロール回路２１３とのヘッド吐出データ用ＳＲＡＭ１０５に対するバスアービトレーションを行う。
【００２６】
リードコントロール回路２１３が読み出したデータは、ヘッド吐出波形生成コントローラ２２０によって、各インクジェットヘッド１０７の仕様に合わせたシリアル送信波形に変換され、送信される。
【００２７】
インクジェットヘッド１０７は、イエローヘッド２３２と、マゼンタヘッド２３３と、シアンヘッド２３４と、ブラックヘッド２３５との４つのヘッドによって構成され、それぞれのヘッドへ、駆動波形が供給される。
【００２８】
図３は、インクジェット記録装置１００で使用される、プリンタユニット３００を上から見た概観図である。
【００２９】
プリンタユニット３００は、インクジェットヘッド１０７と、オートフィーダユニット３０１と、シャーシ３０３と、ＬＦギア３０４と、ＬＦモータ３０５と、シャフト３０６と、キャリッジ３０７と、ヘッド着脱レバー３０８とを有する。また、プリンタユニット３００は、回復ユニット３０９と，キャリッジ駆動モータ３１０と、ベルト３１１と、エンコーダスケール３１２とを有する。
【００３０】
オートフィーダユニット３０１は、積載されている用紙を１枚ずつ分離し、ＬＦモータ３０５、ＬＦギア３０４等の給紙機構によって、給紙する。
【００３１】
用紙が給紙されている状態で、キャリッジ駆動モータ３１０が、キャリッジ３０７に接続されているベルト３１１を動かすことによって、キャリッジ３０７は、給紙方向と垂直の方向に走査移動する。
【００３２】
キャリッジ３０７に、インクジェットヘッド１０７が搭載され、ヘッド着脱レバー３０８によって装着されている。また、図示しない軸受けを介して、シャーシ３０３に固定されているシャフト３０６に、キャリッジ３０７が接続されている。エンコーダスケール３１２と、キャリッジ３０７内に設けられている図示しないエンコーダセンサ２０１とが、キャリッジ３０７が走査移動した場合における位置を検出する。
【００３３】
回復ユニット３０９は、インクジェットヘッド１０７を回復動作する。
【００３４】
図４は、インクジェット記録装置１００を構成する電気部品を示すブロック図である。
【００３５】
エンコーダセンサ２０１は、ＣＲボードユニット４１９に搭載され、エンコーダセンサ２０１がエンコーダスケール３１２を読み取ることによって、キャリッジの移動量を検出する。エンコーダセンサ２０１から出力されたエンコーダ信号４１６は、メインボードユニット４０１へ出力される。インクジェットヘッド１０７は、ＣＲボードユニット４１９を介して、メインボードユニット４０１から出力されるヘッド駆動信号４１７によって吐出制御されている。
【００３６】
電源ユニット４０２は、メインボードを介して、プリンタに使用されている電源を供給する。ＰＥセンサ４１３は、プリント用紙の有無を検出することによって、プリンタの給排紙を制御する。
【００３７】
ＰＧセンサ４１４は、回復ユニット３０９の内部のカム位置を検出することによって、回復動作制御を行うためのセンサである。操作パネル４１５は、スイッチとＬＣＤパネルとによって構成され、ユーザとのインタフェースを行っている。
【００３８】
メインボードユニット４０１は、プリンタ制御の主要な電気部品が実装されているＰＣＢユニットである。
【００３９】
プリンタ制御のロジック回路の主要部品であるインクジェットプリンタコントローラ１０１は、インクジェットヘッドコンロトールをはじめ、多様な機能を１チップで実現する。また、インクジェットプリンタコントローラ１０１は、エンコーダセンサ２０１の信号を取り込み、キャリッジ位置を検出し、ヘッド駆動信号４１７を生成する。
【００４０】
ＰＥセンサ４１３、ＰＧセンサ４１４、操作パネル４１５も、インクジェットプリンタコントローラ１０１に接続され、制御されている。インクジェットプリンタコントローラ１０１は、モータ制御回路４０３をコントロールしている。
【００４１】
インクジェットプリンタコントローラ１０１は、内部バス４０６によって、ＣＰＵ４０５と、Ｉ／Ｆ制御回路４０８と、プログラムＲＯＭ４０９と、ＲＡＭ４１０との間で、バス接続されている。Ｉ／Ｆ制御回路４０８は、パラレルインタフェース４１１とシリアルインタフェース回路４１２とを制御する。
【００４２】
ＣＰＵ４０５は、プログラムＲＯＭ４０９と、ＲＡＭ４１０とを使用して、インクジェットプリンタコントローラ１０１を制御し、これによって、プリンタを制御する。
【００４３】
モータ制御回路４０３は、インクジェットプリンタコントローラ１０１がロジック処理した信号を、ＰＧモータ４０４、ＣＲモータ３１０、ＬＦモータ３０５、給紙モータ４１８の駆動信号に変換する。
【００４４】
ＰＧモータ４０４は、回復ユニット３０９を駆動するモータである。ＣＲモータ３１０は、キャリッジ３０７を駆動するモータである。ＬＦモータ３０５は、用紙を搬送するためのモータである。給紙モータ４１８は、オートシートフィーダユニット３０１から、１枚ずつ用紙を分離し、用紙搬送手段へ渡すためのモータである。
【００４５】
図５は、ヘッド吐出データ用ＳＲＡＭコントローラ１０４が、ヘッド吐出データ用ＳＲＡＭ１０５をＦＩＦＯ制御する方法の説明図である。
【００４６】
ヘッド吐出データ用ＳＲＡＭ１０５が格納するメモリエリアは、３つに分割され、ヘッド３カラム分のデータが格納されている。この制御状態は、典型的な形として３つある。
【００４７】
５０１は、状態１を示している。領域５０２には、状態１におけるｎカラム目のデータが格納され、リードコントロール回路２１３によって、リード中またはリード可能状態になっている。領域５０３には、状態１におけるｎ＋１カラム目のデータが格納されている。領域５０４には、状態１におけるｎ＋２カラム目のデータが、ライトコントロール回路２１１によって、ライト中またはライト可能、ライト終了状態である。
【００４８】
５１１は、状態２を示している。領域５１２には、状態２におけるｎ＋３カラム目のデータが格納され、ライトコントロール回路２１１によって、ライト中またはライト可能、ライト終了状態である。
【００４９】
領域５１３には、状態２におけるｎ＋１カラム目のデータが格納され、リードコントロール回路２１３によって、リード中またはリード可能状態である。領域５１４には、状態２におけるｎ＋２カラム目のデータが格納されている。
【００５０】
５２１は、状態３を示している。領域５２２には、状態３におけるｎ＋３カラム目のデータが格納されている。領域５２３には、状態３におけるｎ＋４カラム目のデータが格納され、ライトコントロール回路２１１によって、ライト中またはライト可能、ライト終了状態である。領域５２４には、状態３におけるｎ＋２カラム目のデータが格納され、リードコントロール回路２１３によって、リード中またはリード可能状態である。
【００５１】
上記動作を繰り返し実行することによって、ヘッド吐出データ用ＳＲＡＭ１０５を、ＦＩＦＯとして使用し、アクセスタイミングを満たすことができる。
【００５２】
図６は、２４ブロック分割駆動時のヘッド吐出データ用ＳＲＡＭ１０５の内部のデータ構成を説明する図である。
【００５３】
ヘッド吐出データ用ＳＲＡＭ１０５が格納しているメモリエリアは、ｎカラムのデータ６０１と、ｎ＋１カラムのデータ６０５と、ｎ＋２カラムのデータ６０９との合計３つに分割され、ヘッド３カラム分のデータを格納している。
【００５４】
ｎカラムのデータ６０１の中は、２４ブロックのデータに細分化されている。図６において、データ６０２は、ｎカラムの１ブロック目のデータであり、データ６０３は、ｎカラムの２ブロック目のデータであり、データ６０４は、ｎカラムの２４ブロック目のデータである。
【００５５】
これと同様に、データ６０６は、ｎ＋１カラムの１ブロック目のデータであり、データ６０７は、ｎ＋１カラムの２ブロック目のデータであり、データ６０８は、ｎ＋１カラムの２４ブロック目のデータである。また、データ６１０は、ｎ＋２カラムの１ブロック目のデータであり、データ６１１は、ｎ＋２カラムの２ブロック目のデータであり、データ６１２は、ｎ＋２カラムの２４ブロック目のデータである。
【００５６】
図７は、ヘッド吐出データ用ＳＲＡＭ１０５の内部におけるデータ構成の詳細を示す図である。
【００５７】
ヘッド吐出データ用ＳＲＡＭ１０５が格納するメモリエリアは。ｎカラムのデータ７３０、ｎ＋１カラムのデータ７４０、ｎ＋２カラムのデータ７５０の合計３つに分割され、各カラムのデータには、インクジェットヘッド１０７の４ヘッド分のデータがまとまって格納されている。
【００５８】
実施例１において、４ヘッドのそれぞれが、奇数ノズル用のヘッドと偶数ノズル用のヘッドとの２本を持ち、ずらしてノズル配置することによって、解像度を倍にしている。各ヘッドの１ブロックに属するデータは、２７ビットで、メモリ構成の簡素化から、３２ビットをアサインしている。メモリのバス幅は、４ヘッドそれぞれが２系列（奇数、偶数ノズル用ヘッド）、また各ヘッド系列に対して、３２ビットのトータル３２０ビット構成である。
【００５９】
詳細を説明すると、２５６ビットのデータ７２０のうちで、データ７００は、Ｙ（イエロー）ｅｖｅｎの３２ビットデータであり、データ７０１は、Ｙ  ｏｄｄの３２ビットデータである。また、データ７０２は、Ｍ（マゼンタ）ｅｖｅｎの３２ビットデータであり、データ７０３は、Ｍ  ｏｄｄの３２ビットデータである。データ７０４は、Ｃ  ｅｖｅｎの３２ビットデータであり、データ７０５は、Ｃ  ｏｄｄの３２ビットデータである。データ７０６は、ＢＫ  ｅｖｅｎの３２ビットデータであり、データ７０７は、ＢＫ  ｏｄｄの３２ビットデータである。
【００６０】
また、ｎカラムのデータ７３０において、データ７３１は、ｎカラム目ｂｌｏｃｋ０のデータであり、データ７３２は、ｎカラム目ｂｌｏｃｋ１のデータである。データ７３３は、ｎカラム目ｂｌｏｃｋ２のデータであり、データ７３４は、ｎカラム目ｂｌｏｃｋ２３のデータである。
【００６１】
ｎ＋１カラムのデータ７４０において、データ７４１は、ｎ＋１カラム目ｂｌｏｃｋ０のデータであり、データ７４２は、ｎ＋１カラム目ｂｌｏｃｋ１のデータである。データ７４３は、ｎ＋１カラム目ｂｌｏｃｋ２のデータであり、データ７４４は、ｎ＋１カラム目ｂｌｏｃｋ２３のデータである。
【００６２】
ｎ＋２カラムのデータ７５０において、データ７５１は、ｎ＋２カラム目ｂｌｏｃｋ０のデータであり、データ７５２は、ｎ＋２カラム目ｂｌｏｃｋ１のデータである。データ７５３は、ｎ＋２カラム目ｂｌｏｃｋ２のデータであり、データ７５４は、ｎ＋２カラム目ｂｌｏｃｋ３のデータである。
【００６３】
図８は、２４ブロック分割駆動における波形を示す図である。
【００６４】
図８において、電圧軸８４０、時間軸８４１が設けられている。
【００６５】
エンコーダパルス８０１は、エンコーダセンサ２０１から入力した３００ｄｐｉのＡ相のエンコーダパルスである。エンコーダパルス８０２は、エンコーダセンサ２０１から入力した３００ｄｐｉのＢ相のエンコーダパルスである。
【００６６】
パルス幅８０３は、３００ｄｐｉの距離を、キャリッジが移動するのにかかったパルス幅である。キャリッジが、２５ｉｎｃｈ／ｓｅｃ．の速度で移動する場合、１３３ｕｓの時間を要する。トリガ波形８０４は、エンコーダＡ相８０１の波形から作成した３００ｄｐｉ毎のトリガ波形である。トリガ波形８０５は、エンコーダ信号逓倍回路２０２によって作成された６００ｄｐｉ周期のトリガ波形である。８０６は、６００ｄｐｉ周期のトリガ波形８０５の拡大図であり、パルス幅８０７は、６００ｄｐｉ相当のパルス幅である。
【００６７】
ブロックトリガ波形８０８は、６００ｄｐｉ相当のパルス幅を２４分割駆動するためのブロックトリガ波形、ヒートパルス波形８０９、ブロック１のヒートパルス８１０、ブロック２のヒートパルス８１１が設けられている。
【００６８】
ラッチパルス波形８２０は、シリアル転送されたデータをラッチするためのラッチパルス波形であり、ブロック１のラッチパルス８２１、ブロック２のラッチパルス８２２が設けられている。
【００６９】
８３０は、シリアルクロック波形、８３４は、シリアルデータ波形１であり、８３５は、シリアルデータ波形２であり、ブロック２におけるデータ８３２、ブロック３におけるデータ８３３が設けられている。
【００７０】
図７において、各色の各ブロックの属するデータは、３２ビットである。そのうちで、２７ビットが、印刷データ用であり、残りの５ビットが、ブロック指示用のデータであり、シリアルクロック速度制限波形８３０から、２つのデータ線８３４、８３５に分割して、出力する。
【００７１】
図９は、２４分割駆動時の印刷イメージを示す図である。
【００７２】
インクジェットヘッド１０７を上から透視してみた場合のノズル位置は、図９に示すようになっている。一番上のノズル９０５は、ブロック２３に属し、一番下のノズル９０６は、ブロック０に属している。インクジェットヘッド１０７の内部は、２４個のノズル毎に、同一ブロックに属するノズル配置である。９０４は、キャリッジ移動方向であり、インクジェットヘッド１０７は、印刷用紙９０１上を、左から右へ移動する。
【００７３】
ノズル位置がブロックごとにずれて配置されているので、ブロック０のノズルを吐出した後に、インクジェットヘッド１０７を右に移動し、ブロック１のノズルを吐出し、時間差を与えて、順次、２４ブロックを駆動する。これによって、その印刷結果は、１カラム目の印刷データ９０２のように、直線に印刷される。
【００７４】
２カラム目の印刷データ９０３は、１／６００インチ９１８を移動した２カラム目の印刷結果である。１カラム目の印刷データ９０２については、Ｙ  ｅｖｅｎヘッド９１０の上部２４ドットを、全て吐出した結果である。Ｙ  ｅｖｅｎヘッド９１０のノズル配置解像度６００ｄｐｉが、そのまま印刷結果となり、ドット間の距離は、１／６００インチ９１６である。
【００７５】
２カラム目の印刷データ９０３については、Ｙ  ｅｖｅｎヘッド９１０の上部２４ドットとＹ  ｏｄｄヘッド９１１の上部２４ドットとを、全て吐出した結果を重ね合わせたものである。Ｙ  ｅｖｅｎヘッド９１０、Ｙ  ｏｄｄヘッド９１１のノズル配置解像度６００ｄｐｉが、１／１２００インチずれているので、ドット間の距離は、１／１２００インチ９１７である。
【００７６】
インクジェットヘッド１０７において、Ｙ  ｅｖｅｎヘッド９１０と、Ｙ  ｏｄｄヘッド９１１と、Ｍ  ｅｖｅｎヘッド９１２と、Ｍ  ｏｄｄヘッド９１３と、ＢＫ  ｏｄｄヘッド９１４とが設けられている。距離９１５は、Ｙ  ｅｖｅｎヘッドとＭ  ｅｖｅｎヘッドとの距離であり、６／６００インチである。すなわち、６００ｄｐｉの印刷時の６カラム分の距離である。これは、Ｍ  ｅｖｅｎヘッド９１２が吐出し、６カラム分のキャリッジ動作後に、Ｙ  ｅｖｅｎヘッド９１０から吐出することによって、印刷が重なる。この動作を、１０ヘッドの全てについて、オーバラップすることによって、カラー印刷を実現する。
【００７７】
図１０は、図２に示すＤＭＡ制御回路を詳細に示す図である。
【００７８】
エンコーダセンサ２０１から受け取った３００ｄｐｉ相当のエンコーダパルスに基づいて、エンコーダ信号逓倍回路２０２を用い、６００ｄｐｉ、１２００ｄｐｉ、２４００ｄｐｉ相当のエンコーダパルスを生成する。この生成されたエンコーダパルスを、エンコーダシーケンスコントローラ２０３へ入力する。
【００７９】
エンコーダシーケンスコントローラ２０３は、モードレジスタ２０４に設定されているプリンタの動作モードに従って、プリントバッファコントローラ１０３を制御する。
【００８０】
予め設定された印刷開始位置情報に基づいて、エンコーダシーケンスコントローラ２０３は、プリントバッファコントローラ１０３に、データアクセス要求を行う。コントローラ１０３は、ＤＭＡコントローラ１０９のアービター回路１００１のチャネル１（１００２）に対して、ＤＭＡリクエスト信号１０４０と、ＤＭＡアック信号、ＤＭＡアドレス信号１０４１と、ＤＭＡリードデータ信号１０４３とをインタフェースする。
【００８１】
これと同様に、チャネル２（１００３）には、ＣＰＵ２４２から１０４５のＤＭＡリクエスト信号、ＤＭＡアック信号、ＤＭＡアドレス信号１０４６、ＤＭＡライトデータ１０４７、ＤＭＡリードデータ信号１０４８を、インタフェースしている。
【００８２】
チャネル３（１００４）には、データ制御回路１（２４０）から、ＤＭＡリクエスト信号１０５０、ＤＭＡアック信号、ＤＭＡアドレス信号１０５１、ＤＭＡライトデータ１０５２、ＤＭＡリードデータ信号１０５３をインタフェースしている。
【００８３】
チャネル４（１００５）には、データ制御回路２（２４１）から、ＤＭＡリクエスト信号１０５５、ＤＭＡアック信号、ＤＭＡアドレス信号１０５６、ＤＭＡライトデータ１０５７、ＤＭＡリードデータ信号１０５８をインタフェースしている。
【００８４】
アービター回路１００１は、上記チャネル１〜４からのＤＭＡリクエスト信号に対して、決められた優先順位に基づいて、ＤＭＡ処理を行う。
【００８５】
予め設定された速度以上になったときに、アクティブとなるＰＢＵＦ＿ＨＩＧＨ信号１０６０と、決められたより早い速度以上になったときにアクティブとなるＰＢＵＦ＿ＡＬＬ信号１０６１とが、エンコーダシーケンスコントローラ２０３から入力されている。
【００８６】
信号１０６０、１０６１に基づいて、アービター回路１００１は、動的にＤＭＡ優先順位付けをした制御を行う。その後に、ＳＤＲＡＭ波形生成回路１０２０に対して、メモリアクセストリガー１００６と、リードアクセス、ライトアクセス、バーストアクセス等のメモリアクセスの種類を選択するので、メモリアクセスモード１０１０を出力する。
【００８７】
これと同時に、決められた優先順位に基づいて決定したチャネルの受信信号を元に、選択アドレス１００７、選択ライトデータ１００８を、ＳＤＲＡＭ波形生成回路１０２０に送信する。リードアクセスの場合、選択ライトデータ１００８の代わりにメモリアクセス結果のメモリリードデータ１００９を、ＳＤＲＡＭ波形生成回路１０２０からアービター回路１００１へデータ送信する。そして、最終的には、選択されたチャネルからリードデータをＤＭＡリクエスト元へ送信する。
【００８８】
ＳＤＲＡＭ波形生成回路１０２０は、ＳＤＲＡＭ１０２であるプリントバッファに、ＣＫＥ、ＣＬＫ信号１０３０、ＲＡＳ、ＣＡＳ、ＣＳ、ＷＥ信号１０３１、アドレス信号１０３２、データマスク信号１０３３、データ信号１０３４を接続する。そして、メモリ仕様に基づいたアクセスを行う。
【００８９】
図１１は、図１０におけるアービター回路１００１のラウンドロビンＤＭＡ優先順位状態遷移を示す図である。
【００９０】
１１０５は、アイドル状態である。各チャネルから、ＤＭＡリクエスト信号が来ると、リクエストに応じて、各チャネルのＤＭＡ処理を行う。各チャネルから同時にＤＭＡリクエスト信号が来た場合、ラウンドロビンの優先順位決定方式を採用し、遷移矢印上に書いてある数字の低いものを、優先順位を高い要因と判断して処理する。
【００９１】
たとえば、アイドル状態１１０５にて、チャネル１〜４のリクエストが同時に来た場合、チャネル１（１１０１）のＤＭＡ処理状態に遷移する。１１０１の状態で、仮に１〜４のリクエストが同時に来た場合、チャネル２（１１０２）のＤＭＡ処理状態に遷移する。
【００９２】
これと同様に、１１０２の状態で、仮に１〜４のリクエストが同時に来た場合、チャネル３（１１０３）のＤＭＡ処理状態に遷移する。また、１１０３の状態で、仮に１〜４のリクエストが同時に来た場合、チャネル４（１１０４）のＤＭＡ処理状態に遷移する。１１０４の状態で、仮に１〜４のリクエストが同時に来た場合、再びチャネル１（１１０１）のＤＭＡ処理状態に遷移する。１１０１の状態で、チャネル１、３、４のリクエストが来た場合、その中で最も優先順位の高いチャネル３（１１０３）のＤＭＡ処理状態に遷移する。全てのリクエストがない場合、図示しないがアイドル状態１１０５に戻る。
【００９３】
図１２は、チャネル１のＤＭＡ優先順位を最優先としたＤＭＡ優先順位状態遷移を示す図である。
【００９４】
１２０５は、アイドル状態である。各チャネルからＤＭＡリクエスト信号が来ると、リクエストに応じて、各チャネルのＤＭＡ処理を行う。各チャネルから同時にＤＭＡリクエスト信号が来た場合、チャネル１が最優先となる優先順位決定方式を採用し、遷移矢印上に書いてある数字の少ないものが、優先順位が高い要因であると判断して処理する。
【００９５】
たとえば、アイドル状態１２０５において、チャネル１〜４のリクエストが同時に来た場合、チャネル１（１２０１）のＤＭＡ処理状態に遷移する。１２０１の状態で、仮に１〜４のリクエストが同時に来た場合、チャネル１（１２０１）のＤＭＡ処理状態に戻って再度処理する。
【００９６】
これと同様に、１２０２の状態で、仮に１〜４のリクエストが同時に来た場合、チャネル１（１２０１）のＤＭＡ処理状態に遷移する。また、１２０３の状態で、仮に１〜４のリクエストが同時に来た場合も、チャネル１（１２０１）のＤＭＡ処理状態に遷移する。１２０４の状態で、仮に１〜４のリクエストが同時に来た場合も、チャネル１（１２０１）のＤＭＡ処理状態に遷移する。１２０１の状態で、チャネル２、３、４のリクエストが来た場合、その中で最も優先順位の高いチャネル２（１２０２）のＤＭＡ処理状態に遷移する。全てのリクエストがない場合、図示しないがアイドル状態１２０５に戻る。
【００９７】
図１３は、チャネル１のＤＭＡ以外を禁止したＤＭＡ優先順位状態遷移を示す図である。
【００９８】
１３０５は、アイドル状態である。各チャネルから同時に、ＤＭＡリクエスト信号が来た場合でも、チャネル１以外を禁止するＤＭＡ優先順位決定方式を採用し、処理する。たとえば、アイドル状態１３０５において、チャネル１〜４のリクエストが同時に来た場合、チャネル１（１３０１）のＤＭＡ処理状態に遷移する。１３０１の状態で、仮に１〜４のリクエストが同時に来た場合、チャネル１（１３０１）のＤＭＡ処理状態に戻って再度処理する。
【００９９】
１３０１の状態で、チャネル２、３、４のリクエストが来た場合、図示しないが、全てのリクエストを無視し、アイドル状態１３０５に戻る。全てのリクエストがない場合も同様に、図示しないがアイドル状態１３０５に戻る。
【０１００】
図１４は、本発明の運用であるＤＭＡコントローラを対応した場合におけるプリンタ制御を実行する動作を示すフローチャートである。
【０１０１】
まず、ユーザが、Ｓ１０１で、印刷制御を開始する。Ｓ１０２では、何回のスキャンで印刷が完成するのかを示す印刷パス数や、早いモード、きれいモード等のプリンタの基本印刷モードを設定する。
【０１０２】
Ｓ１０３で、プリントバッファコントローラのＤＭＡを最優先に設定する場合におけるキャリッジスピードを設定し、Ｓ１０４で、プリントバッファコントローラのＤＭＡ以外を禁止する場合におけるキャリッジスピードを設定する。
【０１０３】
次に、Ｓ１１２で、その他のコントローラプリントパラメータを設定する。
【０１０４】
Ｓ１３１で、ＩＦからデータを受信し、Ｓ１３２で、印刷データを作成し、Ｓ１３３で、給紙動作を行う。Ｓ１５１で、キャリッジスキャン動作を開始し、キャリッジを印刷速度に加速し、Ｓ１５２では、Ｓ１０２で設定された駆動ブロック数によって印刷動作を行い、Ｓ１５３で、１スキャン印刷を終了し、キャリッジが減速し、停止する。これによって、Ｓ１５４のキャリッジスキャン動作を終了する。
【０１０５】
１スキャン印刷後に、Ｓ１５５で印刷終了判断されなければ、Ｓ１５６で、紙送り動作を行い、Ｓ１５１で、再度１スキャン印刷を行う。Ｓ１５５で印刷終了が判断された場合、Ｓ１６０で、排紙動作を行い、Ｓ１６１で印刷終了する。
【０１０６】
図１５は、低速駆動時のキャリッジ（記録ヘッド）の速度であって、１スキャン分の速度を示す図である。
【０１０７】
グラフは、ｙ軸１５０１は、ＣＲスピードを示し、ｘ軸１５０２は、時間を示す。０〜１００ｍｓまで、キャリッジは加速運動を行い、２０インチ／ｓに達した時点で、１００ｍｓ〜５００ｍｓの間、等速運動する。この等速運動領域において、印刷が行なわれる。５００ｍｓ〜６００ｍｓの間、減速運動を行い、停止する。
【０１０８】
波形１５１０は、図１０に示すＰＢＵＦ＿ＨＩＧＨ信号１０６０の波形であり、本実施例において、アクティブとなるキャリッジ移動速度を３５インチ／ｓに設定してあるので、非アクティブ状態が継続している。
【０１０９】
また、波形１５１１は、図１０に示すＰＢＵＦ＿ＡＬＬ信号１０６１の波形であり、５０インチ／ｓ以上で、アクティブになるように設定されているので、こちらも、非アクティブ状態が継続している。
【０１１０】
図１６は、高速駆動時のキャリッジ（記録ヘッド）の速度であって、１スキャン分の速度を示す図である。
【０１１１】
グラフにおいて、ｙ軸１５０１は、ＣＲスピードを示し、ｘ軸１５０２は、時間を示す。０〜２２５ｍｓの間、キャリッジは、加速運動し、４５インチ／ｓに達した時点で、２２５ｍｓ〜２７５ｍｓの間、等速運動する。この等速運動領域を含めた周辺の加減速領域において、印刷が行なわれる。
【０１１２】
２７５ｍｓ〜５００ｍｓの間、減速運動を行い、停止する。波形１６１０は、図１０に示すＰＢＵＦ＿ＨＩＧＨ信号１０６０の波形であり、実施例１では、アクティブとなるキャリッジ移動速度を、３５インチ／ｓに設定してあるので、３５インチ／ｓ以上のスピードの領域において、アクティブ状態となる。また、波形１６１１は、図１０に示すＰＢＵＦ＿ＡＬＬ信号１０６１の波形であり、５０インチ／ｓ以上では、アクティブになるように設定されているので、非アクティブ状態が継続している。
【０１１３】
図１７は、プリントバッファコントローラ１０３のＤＭＡリクエストを受けて、１カラムデータを読み出すためのＤＭＡコントローラ１０９のＤＭＡ所要時間を示す図である。
【０１１４】
期間１７０１は、４色トータルのプリントバッファ用ＤＭＡ期間であり、２０ｕｓを要する。そのうちで、期間１７０２が、イエローヘッド用期間であり、期間１７０３が、マゼンタヘッド用期間であり、期間１７０４が、シアンヘッド用期間であり、期間１７０５が、ブラックヘッド用期間であり、それぞれ５μｓ必要である。
【０１１５】
図１８は、各キャリッジスピードにおける各ＤＭＡ設定時のメモリアクセス状態を示す図である。
【０１１６】
図１８において、電圧軸１８４０、時間軸１８４１が設けられている。
【０１１７】
エンコーダパルス１８０１は、エンコーダセンサ２０１から入力した３００ｄｐｉのＡ相のエンコーダパルスである。エンコーダパルス１８０２は、同様に、エンコーダセンサ２０１から入力した３００ｄｐｉのＢ相のエンコーダパルスである。パルス幅１８０３は、３００ｄｐｉの距離をキャリッジが移動する場合に必要なパルス幅である。トリガ波形１８０４は、エンコーダＡ相８０１の波形から作成した３００ｄｐｉ毎のトリガ波形である。トリガ波形１８０５は、エンコーダ信号逓倍回路２０２が作成した６００ｄｐｉ周期のトリガ波形である。
【０１１８】
メモリアクセス状況１８０６は、２０インチ／ｓで印刷しているときに、ラウンドロビンの優先順位でのＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１１９】
６００ｄｐｉの移動時間は、１８２５の８３．３μｓである。図１８では、ラウンドロビンにて、最後に、プリントバッファコントローラ用ＤＭＡ期間が来る場合を示す。ＣＰＵ用のＤＭＡ期間１８２０、データ制御回路１用ＤＭＡ期間１８２１、データ制御回路２用ＤＭＡ期間１８２２の後に、プリントバッファコントローラ用ＤＭＡ期間１８２３が来ている。期間１８２４には、メモリアクセスがない。時間１８２６は、メモリアクセスの余裕時間であるとみなすことができる。
【０１２０】
１８０７は、３５インチ／ｓで印刷しているときのラウンドロビンの優先順位でのＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１２１】
６００ｄｐｉの移動時間は、１８２７の４７．６μｓである。図１８では、ラウンドロビンにて、最後に、プリントバッファコントローラ用ＤＭＡ期間が来る場合を示す。
【０１２２】
ＣＰＵ用のＤＭＡ期間１８２０、データ制御回路１用ＤＭＡ期間１８２１、データ制御回路２用ＤＭＡ期間１８２２の後に、プリントバッファコントローラ用ＤＭＡ期間１８２３が来ている。メモリアクセスの余裕時間は、全くなく、これ以上のスピードでは、ＤＭＡが間に合わないことを示す。
【０１２３】
１８０８は、４５インチ／ｓで印刷しているときのラウンドロビンの優先順位でのＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１２４】
６００ｄｐｉの移動時間は、１８２８の３７．０μｓである。本図では、ラウンドロビンにて、最後に、プリントバッファコントローラ用ＤＭＡ期間が来る場合を示す。
【０１２５】
ＣＰＵ用のＤＭＡ期間１８２０、データ制御回路１用ＤＭＡ期間１８２１、データ制御回路２用ＤＭＡ期間１８２２の後に、プリントバッファコントローラ用ＤＭＡ期間１８２３が来ている。時間１８２９は、メモリアクセスの不足時間であるとみなすことができ、アクセスが間に合っていない。
【０１２６】
１８０９は、４５インチ／ｓで印刷しているときのプリントバッファを第１優先順位でのＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１２７】
６００ｄｐｉの移動時間は、１８２８の３７．０μｓである。ＤＭＡタイミングが最も厳しい条件を示すので、プリントバッファコントローラが、ＤＭＡリクエストを出力する直前に、ＣＰＵＤＭＡが選択され、その後に、プリントバッファコントローラ用ＤＭＡが動作している。時間１８３０は、メモリアクセスの余裕時間であるとみなすことができ、アクセスが間に合っている。
【０１２８】
１８１０は、５５インチ／ｓで印刷しているときに、プリントバッファを第１優先順位でのＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１２９】
６００ｄｐｉの移動時間は、１８３１の３０．０μｓである。ＤＭＡタイミングが最も厳しい条件を示すので、プリントバッファコントローラが、ＤＭＡリクエストを出力する直前に、ＣＰＵＤＭＡが選択され、その後に、プリントバッファコントローラ用ＤＭＡが動作している。時間１８３２は、メモリアクセスの不足時間であるとみなすことができ、アクセスが間に合っていない。
【０１３０】
以上から、図１６に示すＰＢＵＦ＿ＨＩＧＨ信号１６１０を、３５インチ／ｓでアクティブとなるように設定し、ＰＢＵＦ＿ＨＩＧＨがアクティブのときに、プリントバッファコントローラの優先順位を第１優先とする制御を、ＤＭＡコントローラが行う。これによって、プリントバッファコントローラが印刷データを準備できるので、高速印字が可能になる。
【実施例２】
【０１３１】
次に、本発明の実施例２について説明する。
【０１３２】
図１９は、高品位高速駆動時のキャリッジの速度であって、１スキャン分の速度を示す図である。
【０１３３】
グラフは、ｙ軸１５０１がＣＲスピードを示し、ｘ軸１５０２が時間を示す。０〜２２５ｍｓの間、キャリッジが加速運動し、４５インチ／ｓに達した時点で、２２５ｍｓ〜２７５ｍｓの間、等速運動する。この等速運動領域を含めた周辺の加減速領域において、印刷が行われる。２７５ｍｓ〜５００ｍｓの間、減速運動し、停止する。
【０１３４】
波形１９１０は、図１０に示すＰＢＵＦ＿ＨＩＧＨ信号１０６０の波形であり、本実施例では、アクティブとなるキャリッジ移動速度を、２５インチ／ｓに設定してあるので、２５インチ／ｓ以上のスピードの領域においてアクティブ状態である。
【０１３５】
また、波形１９１１は、図１０に示すＰＢＵＦ＿ＡＬＬ信号１０６１の波形であり、３５インチ／ｓ以上でアクティブになるように設定されているので、３５インチ／ｓ以上のスピードの領域においてアクティブ状態である。
【０１３６】
図２０は、プリントバッファコントローラ１０３のＤＭＡリクエストを受けて、１カラムデータを読み出すためのＤＭＡコントローラ１０９のＤＭＡ所要時間を示す図である。
【０１３７】
図１７に示すものに対して、高品位印刷を実現するので、印刷データを複数パス印字にランダムマスクパターンによって分解して印刷するので、ランダムマスク読み出しが追加され、これによって、メモリアクセス量が増えている。
【０１３８】
期間２００１は、４色トータルのプリントバッファ用ＤＭＡ期間であり、３２ｕｓを要する。そのうちで、期間２００２が、イエローヘッド用期間であり、期間２００３が、マゼンタヘッド用期間であり、期間２００４は、シアンヘッド用期間であり、期間２００５が、ブラックヘッド用期間であり、それぞれ８μｓ必要である。
【０１３９】
図２１は、各キャリッジスピードにおける各ＤＭＡ設定時のメモリアクセス状態を示す図である。
【０１４０】
図２１において、電圧軸１８４０と、時間軸１８４１とが設けられている。
【０１４１】
エンコーダパルス２１０１は、エンコーダセンサ２０１から入力した３００ｄｐｉのＡ相のエンコーダパルスである。エンコーダパルス２１０２は、同様に、エンコーダセンサ２０１から入力した３００ｄｐｉのＢ相のエンコーダパルスである。
【０１４２】
パルス幅２１０３は、３００ｄｐｉの距離をキャリッジが移動するのにかかったパルス幅である。トリガ波形２１０４は、エンコーダＡ相８０１の波形から作成した３００ｄｐｉ毎のトリガ波形である。トリガ波形２１０５は、エンコーダ信号逓倍回路２０２によって作成された６００ｄｐｉ周期のトリガ波形である。
【０１４３】
２１０６は、２０インチ／ｓで印刷しているときに、ラウンドロビンの優先順位でのＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１４４】
６００ｄｐｉの移動時間は、２１２５の８３．３μｓである。本図では、ラウンドロビンにて、最後に、プリントバッファコントローラ用ＤＭＡ期間が来る場合を示す。ＣＰＵ用のＤＭＡ期間２１２０、データ制御回路１用ＤＭＡ期間２１２１、データ制御回路２用ＤＭＡ期間２１２２の後に、プリントバッファコントローラ用ＤＭＡ期間２１２３が来ている。２１２４の期間には、メモリアクセスがない。時間２１２６は、メモリアクセスの余裕時間であるとみなすことができる。
【０１４５】
２１０７は、２５インチ／ｓで印刷しているときのラウンドロビンの優先順位でのＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１４６】
６００ｄｐｉの移動時間は、２１２７の６１．７μｓである。本図では、ラウンドロビンにて、最後に、プリントバッファコントローラ用ＤＭＡ期間が来る場合を示す。ＣＰＵ用のＤＭＡ期間２１２０、データ制御回路１用ＤＭＡ期間２１２１、データ制御回路２用ＤＭＡ期間２１２２の後に、プリントバッファコントローラ用ＤＭＡ期間２１２３が来ている。メモリアクセスの余裕時間は、全くなく、これ以上のスピードでは、ＤＭＡが間に合わないことを示している。
【０１４７】
２１０８は、３５インチ／ｓで印刷しているときのラウンドロビンの優先順位でのＤＭＡコントローラのメモリアクセス状況の一例を示した図である。
【０１４８】
６００ｄｐｉの移動時間は、２１２８の４７．６μｓである。図２１では、ラウンドロビンにて、最後に、プリントバッファコントローラ用ＤＭＡ期間が来る場合を示す。ＣＰＵ用のＤＭＡ期間２１２０、データ制御回路１用ＤＭＡ期間２１２１、データ制御回路２用ＤＭＡ期間２１２２の後に、プリントバッファコントローラ用ＤＭＡ期間２１２３が来ている。時間２１２９は、メモリアクセスの不足時間であるとみなすことができ、アクセスが間に合わない。
【０１４９】
２１０９は、３５インチ／ｓで印刷しているときのプリントバッファを第１優先順位でのＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１５０】
６００ｄｐｉの移動時間は、２１２８の４７．６μｓである。ＤＭＡタイミングが最も厳しい条件を示すので、プリントバッファコントローラが、ＤＭＡリクエストを出力する直前に、ＣＰＵＤＭＡが選択され、その後に、プリントバッファコントローラ用ＤＭＡが動作している。時間２１３０は、メモリアクセスの余裕時間であるとみなすことができ、アクセスが間に合っている。
【０１５１】
２１１０は、４０インチ／ｓで印刷しているときのプリントバッファを第１優先順位でのＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１５２】
６００ｄｐｉの移動時間は、２１３１の４１．６μｓである。ＤＭＡタイミングが最も厳しい条件を示すので、プリントバッファコントローラが、ＤＭＡリクエストを出力する直前に、ＣＰＵＤＭＡが選択され、その後に、プリントバッファコントローラ用ＤＭＡが動作している。時間２１３２は、メモリアクセスの不足時間であるとみなすことができ、アクセスが間に合わない。
【０１５３】
２１１１は、４０インチ／ｓで印刷しているときのプリントバッファアクセス以外を禁止する場合のＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１５４】
６００ｄｐｉの移動時間は、２１３１の４１．６μｓである。他のＤＭＡが存在しないので、プリントバッファコントローラ用ＤＭＡが最初から動作している。時間２１３３は、メモリアクセスの余裕時間であるとみなすことができ、アクセスが間に合っている。
【０１５５】
２１１２は、４５インチ／ｓで印刷しているときのプリントバッファアクセス以外を禁止する場合のＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１５６】
６００ｄｐｉの移動時間は、２１３４の３７．０μｓである。他のＤＭＡが存在しないので、プリントバッファコントローラ用ＤＭＡが最初から動作している。時間２１３５は、メモリアクセスの余裕時間であるとみなすことができ、アクセスが間に合っている。
【０１５７】
２１１３は、５５インチ／ｓで印刷しているときのプリントバッファアクセス以外を禁止する場合のＤＭＡコントローラのメモリアクセス状況の一例を示す図である。
【０１５８】
６００ｄｐｉの移動時間は、２１３６の３０．０μｓである。他のＤＭＡが存在しないので、プリントバッファコントローラ用ＤＭＡが最初から動作している。時間２１３７は、メモリアクセスの不足時間であるとみなすことができ、アクセスが間に合わない。
【０１５９】
以上から、図１９に示すＰＢＵＦ＿ＨＩＧＨ信号１９１０を、２５インチ／ｓでアクティブとなるように設定し、ＰＢＵＦ＿ＨＩＧＨのみがアクティブであるときに、プリントバッファコントローラの優先順位を第１優先とする。また、ＰＢＵＦ＿ＡＬＬ信号１９１１を３５インチ／ｓでアクティブとなるように設定し、ＰＢＵＦ＿ＡＬＬ信号がアクティブであるときに、プリントバッファコントローラ以外のアクセスを禁止する制御を、ＤＭＡコントローラが実行する。したがって、プリントバッファコントローラが、印刷データを準備でき、これによって、高速印字が可能になる。
【０１６０】
上記実施例は、インクジェット記録装置に内蔵されているメモリコントローラが、ヘッドへのデータを作成するプリントバッファコントローラからのＤＭＡ要求に対して、その優先順位を、高位に設定にする。つまり、キャリッジのスピードに応じて出力される信号に基づいて、高位に設定にするので、メモリアクセスが間に合わなくなることを避けることができる。
【図面の簡単な説明】
【０１６１】
【図１】本発明の実施例１であるインクジェット記録装置１００の主要部分を示す構成図である。
【図２】インクジェット記録装置１００の主要部分を示すブロック図である。
【図３】インクジェット記録１００で使用される、プリンタユニット３００を上から見た概観図である。
【図４】インクジェット記録装置１００を構成する電気部品を示すブロック図である。
【図５】ヘッド吐出データ用ＳＲＡＭコントローラ１０４が、ヘッド吐出データ用ＳＲＡＭ１０５をＦＩＦＯ制御する方法の説明図である。
【図６】ヘッド吐出データ用ＳＲＡＭ１０５に格納されている状態を説明する図である。
【図７】ヘッド吐出データ用ＳＲＡＭ１０５の内部におけるデータ構成の詳細を示す図である。
【図８】２４ブロック分割駆動における波形を示す図である。
【図９】２４分割駆動時の印刷イメージを示す図である。
【図１０】図２に示すＤＭＡ制御回路を詳細に示す図である。
【図１１】図１０におけるアービター回路１００１のラウンドロビンＤＭＡ優先順位状態遷移を示す図である。
【図１２】チャネル１のＤＭＡ優先順位を最優先としたＤＭＡ優先順位状態遷移を示す図である。
【図１３】チャネル１のＤＭＡ以外を禁止したＤＭＡ優先順位状態遷移を示す図である。
【図１４】本発明の運用であるＤＭＡコントローラを対応した場合におけるプリンタ制御を実行する動作を示すフローチャートである。
【図１５】記録ヘッドが低速で１走査分移動する場合を示す図である。
【図１６】記録ヘッドが高速で１走査分移動する場合を示す図である。
【図１７】１カラムデータを読み出すためのＤＭＡ所要時間を示す図である。
【図１８】各キャリッジスピードにおける各ＤＭＡ設定時のメモリアクセス状態を示す図である。
【図１９】高品位高速駆動時のキャリッジの速度を１スキャン分、示す図である。
【図２０】１カラムデータを読み出すためのＤＭＡ所要時間を示す図である。
【図２１】速度によるプリントバッファへのアクセス状態を示す図である。
【符号の説明】
【０１６２】
１００…インクジェット記録装置、
１０１…インクジェットプリンタコントローラ、
１０２…プリントバッファ、
１０３…プリントバッファコントローラ、
１０４…ヘッド吐出データ用ＳＲＡＭコントローラ、
１０５…ヘッド吐出データ用ＳＲＡＭ、
１０６…ヘッド吐出波形生成コントローラ、
１０７…インクジェットヘッド、
２０１…エンコーダセンサ、
２０２…エンコーダ信号逓倍回路、
２０３…エンコーダシーケンスコントローラ、
２０４…モードレジスタ、
２２０…ヘッド吐出波形生成コントローラ、
２４０…データ制御回路１、
２４１…データ制御回路２、
２４２…ＣＰＵ。
【図１】
2007301840.tif 000003
【図２】
2007301840.tif 000004
【図３】
2007301840.tif 000005
【図４】
2007301840.tif 000006
【図５】
2007301840.tif 000007
【図６】
2007301840.tif 000008
【図７】
2007301840.tif 000009
【図８】
2007301840.tif 000010
【図９】
2007301840.tif 000011
【図１０】
2007301840.tif 000012
【図１１】
2007301840.tif 000013
【図１２】
2007301840.tif 000014
【図１３】
2007301840.tif 000015
【図１４】
2007301840.tif 000016
【図１５】
2007301840.tif 000017
【図１６】
2007301840.tif 000018
【図１７】
2007301840.tif 000019
【図１８】
2007301840.tif 000020
【図１９】
2007301840.tif 000021
【図２０】
2007301840.tif 000022
【図２１】
2007301840.tif 000023