(57)【要約】【課題】  テスト費用を小さく抑えたまま精度よくテストを行なうことができる電圧レギュレータを提供する。【解決手段】  所定の出力電流時における出力電圧ＯＵＴが規格内にあるか否かのテストを行なうテストモードにおいて、内部回路１の動作を停止するとともにスイッチ１５，１７をオフ状態，オン状態に設定し、電流供給回路１３のＰＭＯＳトランジスタ１３＿１，１３＿２，１３＿３に流れる電流のみ抵抗素子１６に供給する。【選択図】  図１
2007286967.tif 000002
【特許請求の範囲】
【請求項１】
電圧入力端子から入力された電圧を調整し所定の電圧を生成して電圧出力端子から出力する電圧レギュレータにおいて、
前記電圧入力端子と前記電圧出力端子との間に複数の電流パスを有する電流供給回路と、所定の出力電圧が維持されるように前記電流供給回路に流れる電流を制御するコントローラと、テスト用の負荷回路とを備え、
テストモードにおいては、前記複数の電流パスのうちの一部の電流パスを流れる電流のみ前記負荷回路に供給されるように前記電流供給回路を制御するものであることを特徴とする電圧レギュレータ。
【請求項２】
電圧入力端子から入力された電圧を調整し所定の電圧を生成して電圧出力端子から出力する電圧レギュレータにおいて、
前記電圧入力端子と前記電圧出力端子との間に複数の電流パスを有する電流供給回路と、所定の出力電圧が維持されるように前記電流供給回路を流れる電流を制御するコントローラと、テスト用負荷回路と、前記電圧入力端子と前記電流供給回路との間にバイパス自在に配置された電圧降下回路とを備え、
テストモードにおいては、前記電圧入力端子から入力された電圧が前記電圧降下回路を経由して前記電流供給回路に供給され、該電流供給回路を経由した電圧が前記負荷回路に供給されるように、電流経路を制御するものであることを特徴とする電圧レギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧入力端子から入力された電圧を調整し所定の電圧を生成して電圧出力端子から出力する電圧レギュレータに関する。
【背景技術】
【０００２】
従来より、上述した電圧レギュレータの出荷テストの一環として、電圧出力端子の出力電圧が所定の電圧範囲内にあるか否かを判定するテストが行なわれている。
【０００３】
図３は、従来の電圧レギュレータにおいて、電圧出力端子の出力電圧が所定の電圧範囲内にあるか否かを判定するテストを説明するための図である。
【０００４】
図３に示す電圧レギュレータ１００は、半導体装置に備えられた半導体チップ上に内部回路１とともに形成されており、この電圧レギュレータ１００には、電圧入力端子１０１と、電流供給回路１０２と、コントローラ１０３と、電圧出力端子１０４とが備えられている。ここで、電圧出力端子１０４は、半導体装置のパッケージピンの１つであり、この図３には、その電圧出力端子１０４に到るまでの経路上に存在する、半導体チップ上に形成された配線パターンやボンディングワイヤ等に起因する寄生抵抗１０５も示されている。
【０００５】
電圧入力端子１０１には、所定の電圧ＶＩＮ（例えば３．３Ｖの電圧）が入力される。
【０００６】
電流供給回路１０２は、ｎ個の電流パスを構成するｎ個のＰＭＯＳトランジスタ１０２＿１，１０２＿２，１０２＿３，…，１０２＿ｎを有する。
【０００７】
コントローラ１０３は、所定の出力電圧ＶＯＵＴ（例えば２．５Ｖの出力電圧）が維持されるように電流供給回路１０２のＰＭＯＳトランジスタ１０２＿１，１０２＿２，１０２＿３，…，１０２＿ｎに流れる電流を制御する。
【０００８】
電圧出力端子１０４からは、電圧入力端子１０１に入力された電圧ＶＩＮが電流供給回路１０２およびコントローラ１０３で調整されて生成された電圧ＶＯＵＴが出力される。
【０００９】
ここで、電圧レギュレータ１００の出荷テストの一環として、電圧出力端子１０４から出力される電圧ＶＯＵＴが所定の電圧範囲内にあるか否かを判定するためのテストにあたり、その電圧レギュレータ１００の電圧出力端子１０４に、テスト用の負荷回路２０１が接続される。また、この電圧出力端子１０４には、この電圧出力端子１０４から出力される電圧ＶＯＵＴを測定するための測定用プローブ（図示せず）も接続される。尚、この図３には、寄生抵抗２０２も示されている。寄生抵抗２０２としては、上記測定用プローブと上記電圧出力端子１０４との間で発生する接触抵抗や、この電圧レギュレータ１００が備えられた半導体装置をＩＣソケットに実装してテストする場合に電圧出力端子１０４とＩＣソケットとの間で発生する接触抵抗等がある。ここで、半導体装置がテストモードに設定されて内部回路１の動作が停止され、電圧レギュレータ１００に対して、以下の２項目のテスト（１），（２）が行なわれる。
【００１０】
テスト（１）では、電圧レギュレータ１００の規格で定められた電流値を越える条件でのテストが行なわれる。具体的には、電流供給回路１０２に流れる電流値が規格値を超えた場合であっても、電圧出力端子１０４からの出力電圧ＶＯＵＴが所定の電圧範囲内に収まっていることを確認するためのテストが行なわれる。即ち、電流供給回路１０２に流れる電流値が規格値を超えた場合であっても、電圧出力端子１０４からの出力電圧ＶＯＵＴが急激に低下して所定の電圧範囲からはみだしてしまわないことを確認するためのテストが行なわれる。
【００１１】
テスト（２）では、電流値０の条件でのテストが行なわれる。具体的には、電流供給回路１０２に流れる電流値が０であっても、電圧出力端子１０４からの出力電圧ＶＯＵＴが所定の電圧範囲内に収まっているか否かのテストが行なわれる。即ち、電流供給回路１０２に流れる電流値が０であっても、製造ばらつきに起因して電圧出力端子１０４からの出力電圧ＶＯＵＴが所定の電圧範囲からはみだしてしまわないことを確認するためのテストが行なわれる。
【００１２】
ここで、上述したような電圧レギュレータを複数備えた安定化電源装置において、複数の電圧レギュレータに対応する複数の切替スイッチを備え、テストモード時に、複数の電圧レギュレータの複数の電圧出力端子を上記切替スイッチで順次に切り替えて１つの負荷回路に接続して、複数の電圧レギュレータにおける複数の出力電圧を順次に測定する技術が提案されている（特許文献１参照）。
【特許文献１】特開２００２−１６８９１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、電圧レギュレータのテストにあたり、その電圧レギュレータから負荷回路に向けて供給されるテスト電流の経路には、上述したように、半導体チップ上に形成された配線パターンやボンディングワイヤ等に起因する寄生抵抗や、出力電圧測定用のプローブと電圧出力端子との間で発生する接触抵抗、あるいは電圧出力端子とＩＣソケットとの間で発生する接触抵抗等がある。また、テストボード上での寄生抵抗もある。これら寄生抵抗や接触抵抗の中には抵抗値自体が変動するものもある。ここで、テスト電流の値、即ち負荷回路に流れる負荷電流の値が大きくなると（例えば数百ｍＡ程度）、上記寄生抵抗や接触抵抗の抵抗値による電圧降下も大きくなるとともに変動幅も大きくなる場合がある。このため、電圧レギュレータの出力電圧を正確にテストすることが困難になるという問題がある。
【００１４】
この問題を解決するためには、厳しいテスト規格（例えば数％程度のテストマージンを含むテスト規格）での運用や補足的なテスト項目の追加、あるいは再テスト等を行なう必要がある。すると、テスト効率が低下し、出荷テストにあたり歩留まりの低下やテスト費用がアップという問題が発生する。
【００１５】
本発明は、上記事情に鑑み、テスト費用を小さく抑えたまま精度よくテストを行なうことができる電圧レギュレータを提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成する本発明の電圧レギュレータのうちの第１の電圧レギュレータは、電圧入力端子から入力された電圧を調整し所定の電圧を生成して電圧出力端子から出力する電圧レギュレータにおいて、
上記電圧入力端子と上記電圧出力端子との間に複数の電流パスを有する電流供給回路と、所定の出力電圧が維持されるように上記電流供給回路に流れる電流を制御するコントローラと、テスト用の負荷回路とを備え、
テストモードにおいては、上記複数の電流パスのうちの一部の電流パスを流れる電流のみ上記負荷回路に供給されるように上記電流供給回路を制御するものであることを特徴とする。
【００１７】
本発明の第１の電圧レギュレータは、テストモードにおいては、電圧入力端子と電圧出力端子との間に備えられた電流供給回路が有する複数の電流パスのうちの一部の電流パスを流れる電流のみテスト用の負荷回路に供給されるように、その電流供給回路を制御するものである。このようにすることにより、テストモードにおいて、電流供給回路における限界供給電流能力が厳しくなる条件に設定することができるとともにテスト用の負荷回路には大電流を流さないような状態にすることができる。このため、従来の、電圧レギュレータの電圧出力端子に負荷回路を接続してテストする技術と比較し、半導体チップ上に形成された配線パターンやボンディングワイヤ等に起因する寄生抵抗、出力電圧測定用のプローブと電圧出力端子との間で発生する接触抵抗、あるいは電圧出力端子とＩＣソケットとの間で発生する接触抵抗等に起因する電圧降下の影響を小さく抑えたまま、出力電圧を正確にテストすることができる。従って、厳しいテスト規格での運用や補足的なテスト項目の追加、あるいは再テスト等を行なう必要もなく、テスト費用を小さく抑えたまま精度よくテストを行なうことができる。
【００１８】
また、上記目的を達成する本発明の電圧レギュレータのうちの第２の電圧レギュレータは、電圧入力端子から入力された電圧を調整し所定の電圧を生成して電圧出力端子から出力する電圧レギュレータにおいて、
上記電圧入力端子と上記電圧出力端子との間に複数の電流パスを有する電流供給回路と、所定の出力電圧が維持されるように上記電流供給回路を流れる電流を制御するコントローラと、テスト用負荷回路と、上記電圧入力端子と上記電流供給回路との間にバイパス自在に配置された電圧降下回路とを備え、
テストモードにおいては、上記電圧入力端子から入力された電圧が上記電圧降下回路を経由して上記電流供給回路に供給され、その電流供給回路を経由した電圧が上記負荷回路に供給されるように、電流経路を制御するものであることを特徴とする。
【００１９】
本発明の第２の電圧レギュレータは、テストモードにおいては、電圧入力端子から入力された電圧が電圧降下回路を経由して電流供給回路に供給され、その電流供給回路を経由した電圧が、テスト用の負荷回路に供給されるように、電流経路を制御するものである。このようにすることにより、テストモードにおいて、電流供給回路に流れる電流を小さく抑えてテスト用の負荷回路に大電流を流さないような状態にすることができる。このため、従来の、電圧レギュレータの電圧出力端子に負荷回路を接続してテストする技術と比較し、半導体チップ上に形成された配線パターンやボンディングワイヤ等に起因する寄生抵抗、出力電圧測定用のプローブと電圧出力端子との間で発生する接触抵抗、あるいは電圧出力端子とＩＣソケットとの間で発生する接触抵抗等に起因する電圧降下の影響を小さく抑えたまま、出力電圧を正確にテストすることができる。従って、厳しいテスト規格での運用や補足的なテスト項目の追加、あるいは再テスト等を行なう必要もなく、テスト費用を小さく抑えたまま精度よくテストを行なうことができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照して本発明の実施の形態を説明する。
【００２１】
図１は、本発明の第１の電圧レギュレータの一実施形態の回路構成を示す図である。
【００２２】
図１に示す電圧レギュレータ１０は、半導体装置に備えられた半導体チップ上に内部回路１とともに形成されている。
【００２３】
この電圧レギュレータ１０には、所定の電圧ＶＩＮ（例えば３．３Ｖの電圧）が入力される電圧入力端子１１が備えられている。
【００２４】
また、この電圧レギュレータ１０には、半導体装置のパッケージピンの１つである電圧出力端子１２が備えられている。
【００２５】
さらに、この電圧レギュレータ１０には、電圧入力端子１１と電圧出力端子１２との間にｎ個の電流パスを構成するｎ個のＰＭＯＳトランジスタ１３＿１，１３＿２，１３＿３，１３＿４，１３＿５，…，１３＿ｎを有する電流供給回路１３が備えられている。
【００２６】
また、この電圧レギュレータ１０には、所定の出力電圧ＶＯＵＴ（例えば２．５Ｖの出力電圧）が維持されるように電流供給回路１３のＰＭＯＳトランジスタ１３＿１，１３＿２，１３＿３，１３＿４，１３＿５，…，１３＿ｎに流れる電流を制御するコントローラ１４が備えられている。
【００２７】
さらに、この電圧レギュレータ１０には、ＰＭＯＳトランジスタ１３＿３とＰＭＯＳトランジスタ１３＿４との間に備えられたスイッチ１５と、電圧出力端子１２とグラウンドＧＮＤとの間に直列接続された抵抗素子１６およびスイッチ１７とが備えられている。ここで、抵抗素子１６が、本発明にいうテスト用の負荷回路の一例に相当する。
【００２８】
このように構成された電圧レギュレータ１０では、通常のユーザ使用時においては、スイッチ１５，１７がオン状態，オフ状態に設定され、コントローラ１４により所定の出力電圧ＶＯＵＴが維持されるように電流供給回路１３のＰＭＯＳトランジスタ１３＿１，１３＿２，１３＿３，１３＿４，１３＿５，…，１３＿ｎに流れる電流が制御される。
【００２９】
一方、所定の出力電流時における出力電圧ＯＵＴが規格内にあるか否かのテストを行なうテストモードにおいては、複数の電流パスのうちの一部の電流パスを流れる電流のみ抵抗素子１６に供給されるように電流供給回路１３が制御される。具体的には、内部回路１の動作が停止されるとともにスイッチ１５，１７がオフ状態，オン状態に設定される。これにより、電流供給回路１３のＰＭＯＳトランジスタ１３＿１，１３＿２，１３＿３に流れる電流のみ抵抗素子１６に供給されて電流供給回路１３が制御される。
【００３０】
本発明の第１の電圧レギュレータの一実施形態である電圧レギュレータ１０では、レイアウト面積へのインパクトを与えない程度の小面積の負荷回路（抵抗素子１６）を備え、テストモードにおいては、この負荷回路が動作するようにスイッチ１５，１７をオフ状態，オン状態に設定する。このようにすることにより、テストモードにおいて、電流供給回路１３における限界供給電流能力が厳しくなる条件に設定するとともに負荷回路には大電流を流さないような状態（実仕様の負荷電流値の一部、例えば１０ｍＡ未満レベルの負荷電流）にすることができる。実仕様並みに設定すると、負荷回路の規模や負荷回路を経由する電流経路の配線幅を大きくする必要があるからである。このため、従来の、電圧レギュレータの電圧出力端子に負荷回路を接続してテストする技術と比較し、半導体チップ上に形成された配線パターンやボンディングワイヤ等に起因する寄生抵抗、出力電圧測定用のプローブと電圧出力端子との間で発生する接触抵抗、あるいは電圧出力端子とＩＣソケットとの間で発生する接触抵抗等に起因する電圧降下の影響を小さく抑えたまま、出力電圧ＯＵＴを正確にテストすることができる。従って、厳しいテスト規格での運用や補足的なテスト項目の追加、あるいは再テスト等を行なう必要もなく、テスト費用を小さく抑えたまま精度よくテストを行なうことができる。
【００３１】
図２は、本発明の第２の電圧レギュレータの一実施形態の回路構成を示す図である。
【００３２】
尚、上述した図１に示す電圧レギュレータ１０の構成要素と同じ構成要素には同一の符号を付し、異なる点について説明する。
【００３３】
図２に示す電圧レギュレータ２０は、図１に示す電圧レギュレータ１０と比較し、スイッチ１５が削除されている点と、スイッチ２１および抵抗素子２２が追加されている点と、コントローラ１４に代わるコントローラ２４が備えられている点とが異なっている。
【００３４】
スイッチ２１は、通常のユーザ使用時においては接点２１ａ側に設定され、テストモードにおいては接点２１ｂ側に設定される。
【００３５】
抵抗素子２２は、本発明にいう電圧降下回路の一例に相当し、この抵抗素子２２は、電圧入力端子１１と電流供給回路１３との間にバイパス自在に配置されている。
【００３６】
テストモードにおいては、電圧入力端子１１から入力された電圧が抵抗素子２２を経由して電流供給回路１３に供給され、その電流供給回路１３を経由した電圧が負荷回路である抵抗素子１６に供給されるように設定される。
【００３７】
このように構成された電圧レギュレータ２０では、通常のユーザ使用時においては、スイッチ２１が接点２１ａ側に設定されるとともにスイッチ１７がオフ状態に設定され、コントローラ２４により所定の出力電圧ＶＯＵＴが維持されるように電流供給回路１３のＰＭＯＳトランジスタ１３＿１，１３＿２，１３＿３，１３＿４，１３＿５，…，１３＿ｎに流れる電流が制御される。
【００３８】
一方、この電圧レギュレータ２０では、テストモードにおいては、スイッチ２１が接点２１ｂ側に設定されるとともにスイッチ１７がオン状態に設定される。これにより、電圧入力端子１１から入力された電圧が抵抗素子２２を経由して電流供給回路１３に供給され、その電流供給回路１３を経由した電圧が抵抗素子１６に供給されるように設定される。
【００３９】
本発明の第２の電圧レギュレータの一実施形態である電圧レギュレータ２０では、レイアウト面積へのインパクトを与えない程度の小面積の負荷回路（抵抗素子１６）および入力電圧ＶＩＮを降下させるための電圧降下回路（抵抗素子２２）を備え、テストモードにおいては、これら電圧降下回路および負荷回路が動作するようにスイッチ２１を接点２１ｂ側に設定するとともにスイッチ１７をオン状態に設定する。このようにすることにより、テストモードにおいて、電流供給回路１３のＰＭＯＳトランジスタ１３＿１，１３＿２，１３＿３，１３＿４，１３＿５，…，１３＿ｎに流れる電流を小さく抑えて負荷回路に大電流を流さないような状態にすることができる。このため、従来の、電圧レギュレータの電圧出力端子に負荷回路を接続してテストする技術と比較し、半導体チップ上に形成された配線パターンやボンディングワイヤ等に起因する寄生抵抗、出力電圧測定用のプローブと電圧出力端子との間で発生する接触抵抗、あるいは電圧出力端子とＩＣソケットとの間で発生する接触抵抗等に起因する電圧降下の影響を小さく抑えたまま、出力電圧ＶＯＵＴを正確にテストすることができる。従って、厳しいテスト規格での運用や補足的なテスト項目の追加、あるいは再テスト等を行なう必要もなく、テスト費用を小さく抑えたまま精度よくテストを行なうことができる。
【００４０】
上述した本実施形態の電圧レギュレータ１０，２０では、セル面積等に殆ど影響を与えることなく、負荷電流仕様が大きく（例えば数百ｍＡ程度）なっても、出力電圧を正確にテストすることができる。このため、無駄なテストマージン（例えば数％程度のテストマージン）によるテストや余分なテスト項目の追加は不要である。また、テストを考慮した配線幅の大きい配線パターン等の冗長な配線レイアウト仕様も不要であるため、ダイサイズの縮小化が図られる。さらに、従来の出荷テストにおいて、出荷テスト用のボード等に搭載される素子等の一部が不要になるとともに、再テスト等を行なう必要もなく、安定したテスト操業を行なうことができる。従って、テスト費用を小さく抑えたまま出荷テストを精度よく行なうことができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の電圧レギュレータの一実施形態の回路構成を示す図である。
【図２】本発明の第２の電圧レギュレータの一実施形態の回路構成を示す図である。
【図３】従来の電圧レギュレータにおいて、電圧出力端子の出力電圧が所定の電圧範囲内にあるか否かを判定するテストを説明するための図である。
【符号の説明】
【００４２】
１  内部回路
１０，２０  電圧レギュレータ
１１  電圧入力端子
１２  電圧出力端子
１３  電流供給回路
１３＿１，１３＿２，１３＿３，１３＿４，１３＿５，…，１３＿ｎ  ＰＭＯＳトランジスタ
１４，２４  コントローラ
１５，１７，２１  スイッチ
１６，２２  抵抗素子
２１ａ，２１ｂ  接点
【図１】
2007286967.tif 000003
【図２】
2007286967.tif 000004
【図３】
2007286967.tif 000005