(57)【要約】 【課題】  相対出力の経時的低下、及び逆方向電圧（Ｖｒ）の経時的低下を防止し、高輝度でかつ高信頼性の半導体発光素子を提供する。【解決手段】  第１導電型の半導体基板１上に、第１導電型のクラッド層４、アンドープ活性層５、第２導電型のクラッド層６、第２導電型の介在層７及び第２導電型の電流分散層８が形成された半導体発光素子において、第２導電型のクラッド層６の一部であって活性層５と介在層７に接していない部分に、ドーパント抑制層６ａを備えることを特徴とする。【選択図】    図１
2007042751.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に、少なくとも第１導電型のクラッド層、アンドープ活性層、第２導電型のクラッド層、及び第２導電型の電流分散層が形成された半導体発光素子において、
前記第２導電型のクラッド層は、その一部であって前記活性層に接していない部分に、ドーパント濃度がその部分の周囲より低い第１のドーパント抑制層を備えることを特徴とする半導体発光素子。
【請求項２】
前記第１のドーパント抑制層は、前記第２導電型のクラッド層の上に形成された層にも接していないことを特徴とする請求項１記載の半導体発光素子。
【請求項３】
前記第１のドーパント抑制層は、前記活性層から２００ｎｍ以上離れた位置に形成されていることを特徴とする請求項１記載の半導体発光素子。
【請求項４】
前記第１のドーパント抑制層は、２箇所以上に形成されていることを特徴とする請求項１記載の半導体発光素子。
【請求項５】
前記第１のドーパント抑制層は、ドーパントが添加されていないことを特徴とする請求項１記載の半導体発光素子。
【請求項６】
前記第１のドーパント抑制層は、その膜厚が５０〜３００ｎｍであることを特徴とする請求項５記載の半導体発光素子。
【請求項７】
前記第１のドーパント抑制層は、当該第１のドーパント抑制層以外の前記第２導電型のクラッド層と格子整合するIII−Ｖ族半導体結晶からなることを特徴とする請求項１記載の半導体発光素子。
【請求項８】
前記第１のドーパント抑制層は、前記第２導電型のクラッド層、前記活性層、前記第１導電型のクラッド層からなる発光層で発光した光に対して透明であることを特徴とする請求項７記載の半導体発光素子。
【請求項９】
前記第１のドーパント抑制層は、複数の層からなる多層構造であることを特徴とする請求項７記載の半導体発光素子。
【請求項１０】
前記第１のドーパント抑制層は、その膜厚が２０〜２００ｎｍであることを特徴とする請求項７記載の半導体発光素子。
【請求項１１】
前記第１のドーパント抑制層は、その各層の膜厚が２〜３０ｎｍであることを特徴とする請求項７記載の半導体発光素子。
【請求項１２】
前記第２導電型のクラッド層と前記電流分散層の間に、前記第２導電型のクラッド層と前記電流分散層の間のバンドギャップエネルギーを持つ介在層を設けたことを特徴とする請求項１記載の半導体発光素子。
【請求項１３】
前記介在層は、ＧａＸＩｎ１-ＸＰ（但し、０.６≦Ｘ≦１）で構成されることを特徴とする請求項１２記載の半導体発光素子。
【請求項１４】
前記第１導電型の半導体基板と前記第１導電型のクラッド層の間に、光反射層を設けたことを特徴とする請求項１記載の半導体発光素子。
【請求項１５】
前記光反射層は、（ＡｌＸＧａ１-Ｘ）ＹＩｎ１-ＹＰ（但し、０≦Ｘ≦１、０.４≦Ｙ≦０.６）とＡｌＸＧａ１-ＸＡｓ（但し、０≦Ｘ≦１）の組み合わせで構成されていることを特徴とする請求項１４記載の半導体発光素子。
【請求項１６】
前記第１導電型のクラッド層は、その一部であって前記活性層に接していない部分に、ドーパント濃度がその部分の周囲より低い第２のドーパント抑制層を備えることを特徴とする請求項１記載の半導体発光素子。
【請求項１７】
前記第２のドーパント抑制層は、前記第１導電型のクラッド層の下に形成された層にも接していないことを特徴とする請求項１６記載の半導体発光素子。
【請求項１８】
前記第２のドーパント抑制層は、ドーパントが添加されていないことを特徴とする請求項１６記載の半導体発光素子。
【請求項１９】
前記第２のドーパント抑制層は、当該第２のドーパント抑制層以外の前記第１導電型のクラッド層と格子整合するIII−Ｖ族半導体結晶からなることを特徴とする請求項１６記載の半導体発光素子。
【請求項２０】
前記活性層は、（ＡｌＸＧａ１-Ｘ）ＹＩｎ１-ＹＰ（但し、０≦Ｘ≦１、０.４≦Ｙ≦０.６）で構成されることを特徴とする請求項１記載の半導体発光素子。
【請求項２１】
前記活性層は、多重量子井戸構造を有することを特徴とする請求項１記載の半導体発光素子。
【請求項２２】
前記第２導電型のクラッド層は、そのドーパントがＭｇ若しくはＺｎであり、前記第２導電型のクラッド層及び前記第１導電型のクラッド層は、それぞれ（ＡｌＸＧａ１-Ｘ）ＹＩｎ１-ＹＰ（但し、０≦Ｘ≦１、０.４≦Ｙ≦０.６）で構成されることを特徴とする請求項１記載の半導体発光素子。
【請求項２３】
前記半導体基板上にｎ型で前記半導体基板と同じ材料で構成された半導体層を設けることを特徴とする請求項１記載の半導体発光素子。
【請求項２４】
前記電流分散層は、ＧａＸＩｎ１-ＸＰ（但し、０.８≦Ｘ≦１）で構成されることを特徴とする請求項１記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子に関し、特に、高輝度で、かつ高い信頼性を備えた半導体発光素子に関するものである。
【背景技術】
【０００２】
従来、半導体発光素子である発光ダイオード（以下、「ＬＥＤ」とする）は、ＧａＰの緑色、ＡｌＧａＡｓの赤色がほとんどであった。しかし、近年、ＧａＮ系やＡｌＧａＩｎＰ系の高品質結晶を、ＭＯＶＰＥ法（Metalorganic Vapor Phase Epitaxy：有機金属気相成長法）を用いて成長できるようになったため、青色、緑色、橙色、黄色、及び赤色の高輝度ＬＥＤが製作できるようになった。
【０００３】
しかし、従来のＡｌＧａＩｎＰ系のＬＥＤにおいては、素子の信頼性に問題があり、特に、素子の相対出力（通電前発光出力を１００％としたときの連続通電試験後の発光出力）及び逆方向電圧（Ｖｒ）の信頼性を確保することが重要な課題となっていた。
【０００４】
そこで、ＬＥＤの相対出力を高める手段として、第１導電型の半導体基板上に、第１導電型のクラッド層、アンドープ活性層、第２導電型のクラッド層、更に第２導電型の電流拡散層を積層した半導体発光素子において、第２導電型クラッド層とアンドープ活性層の間にアンドープクラッド層を挿入した半導体発光素子用エピタキシャルウェハが提案されている（特許文献１参照）。
【０００５】
図８は、特許文献１に記載された従来の半導体発光素子の素子構造を示す断面図である。ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバッファ層２、ｎ型ＡｌＧａＩｎＰクラッド層４、ＡｌＧａＩｎＰ活性層５、ｐ型ＡｌＧａＩｎＰクラッド層６、更にｐ型ＡｌＧａＡｓ電流分散層８’を順次積層し、ＡｌＧａＩｎＰ活性層５とｐ型ＡｌＧａＩｎＰクラッド層６の間にアンドープＡｌＧａＩｎＰ層１１を形成している。次に、ｐ型ＡｌＧａＡｓ電流分散層８’上に表面電極９を形成し、ｎ型ＧａＡｓ基板１の裏面に裏面電極１０を形成している。
【０００６】
通電試験の結果、ＡｌＧａＩｎＰ活性層５とｐ型ＡｌＧａＩｎＰクラッド層６の間にアンドープＡｌＧａＩｎＰ層１１を挿入することにより、素子の相対出力が高くなることが確認されている。
【特許文献１】特許第３１９５１９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ＡｌＧａＩｎＰ活性層５とｐ型ＡｌＧａＩｎＰクラッド層６の間にアンドープＡｌＧａＩｎＰ層１１を挿入した場合、発光素子の相対出力を高くすることはできるが、逆方向電圧（Ｖｒ）の経時的な低下を抑えることはできなかった。すなわち、特許文献１に記載された半導体発光素子には、逆方向電圧（Ｖｒ）の信頼性が低いという問題がある。
【０００８】
この問題を解決するために、本発明者は、第２導電型のクラッド層（特許文献１のｐ型ＡｌＧａＩｎＰクラッド層）のドーパント（ＭｇもしくはＺｎ）の拡散に着目した。
【０００９】
特許文献１に記載された半導体発光素子では、第２導電型クラッド層と活性層の間にアンドープ層を設けることにより、活性層へのドーパントの拡散を抑え、結果として相対出力を向上させている。しかし、この構造によれば、活性層へのドーパントの拡散は抑えることができるが、アンドープ層中へのドーパントの拡散は抑えることができない。従って、第２導電型クラッド層のドーパントがアンドープ層に徐々に拡散するに連れて、アンドープ層内のドーパントが拡散した領域は第２導電型になる。結果として、第２導電型層と第１導電型層の間の距離が経時的に変化し、短くなり、逆方向電圧（Ｖｒ）が経時的に低下する。
【００１０】
そこで、本発明の目的は、相対出力の経時的低下、及び逆方向電圧（Ｖｒ）の経時的低下を防止し、高輝度でかつ高信頼性の半導体発光素子を提供する事にある。
【課題を解決するための手段】
【００１１】
本発明は、上記目的を達成するため、第１導電型の半導体基板上に、少なくとも第１導電型のクラッド層、アンドープ活性層、第２導電型のクラッド層、及び第２導電型の電流分散層が形成された半導体発光素子において、前記第２導電型のクラッド層は、その一部であって前記活性層に接していない部分に、ドーパント濃度がその部分の周囲より低い第１のドーパント抑制層を備えることを特徴とする半導体発光素子を提供する。
【００１２】
前記第１のドーパント抑制層は、前記第２導電型のクラッド層の上に形成された層にも接しないように構成することができる。また、前記第１のドーパント抑制層は、前記活性層から２００ｎｍ以上離れた位置に形成されてもよい。さらに、前記第１のドーパント抑制層は、２箇所以上に形成されてもよい。また、前記第１のドーパント抑制層には、ドーパントが添加されないことが好ましい。前記第１のドーパント抑制層は、その膜厚を５０〜３００ｎｍとしてもよい。
【００１３】
前記第１のドーパント抑制層は、当該第１のドーパント抑制層以外の前記第２導電型のクラッド層と格子整合するIII−Ｖ族半導体結晶からなるように構成することができる。更に、前記第１のドーパント抑制層は、前記第２導電型のクラッド層、前記活性層、前記第１導電型のクラッド層からなる発光層で発光した光に対して透明であってもよい。また、前記第１のドーパント抑制層は、複数の層からなる多層構造となるように構成することができる。また、前記第１のドーパント抑制層は、その膜厚が２０〜２００ｎｍであってもよい。更に、前記第１のドーパント抑制層は、その各層の膜厚を２〜３０ｎｍとするように構成することができる。
【００１４】
また、前記第２導電型のクラッド層と前記電流分散層の間に、前記第２導電型のクラッド層と前記電流分散層の間のバンドギャップエネルギーを持つ介在層を設ける構成とすることができる。前記介在層は、ＧａＸＩｎ１-ＸＰ（但し、０.６≦Ｘ≦１）で構成してもよい。
【００１５】
更に、前記第１導電型の半導体基板と前記第１導電型のクラッド層の間に、光反射層を設ける構成とすることができる。前記光反射層は、（ＡｌＸＧａ１-Ｘ）ＹＩｎ１-ＹＰ（但し、０≦Ｘ≦１、０.４≦Ｙ≦０.６）とＡｌＸＧａ１-ＸＡｓ（但し、０≦Ｘ≦１）の組み合わせで構成してもよい。
【００１６】
前記第１導電型のクラッド層は、その一部であって前記活性層に接していない部分に、ドーパント濃度がその部分の周囲より低い第２のドーパント抑制層を備える構成とすることができる。前記第２のドーパント抑制層は、前記第１導電型のクラッド層の下に形成された層にも接しないようにしてもよい。また、前記第２のドーパント抑制層は、ドーパントが添加されないことが好ましい。前記第２のドーパント抑制層は、当該第２のドーパント抑制層以外の前記第１導電型のクラッド層と格子整合するIII−Ｖ族半導体結晶からなるように構成してもよい。
【００１７】
前記活性層は、（ＡｌＸＧａ１-Ｘ）ＹＩｎ１-ＹＰ（但し、０≦Ｘ≦１、０.４≦Ｙ≦０.６）で構成することができる。前記活性層は、多重量子井戸構造を有してもよい。
【００１８】
前記第２導電型のクラッド層は、そのドーパントがＭｇ若しくはＺｎであり、前記第２導電型のクラッド層及び前記第１導電型のクラッド層は、それぞれ（ＡｌＸＧａ１-Ｘ）ＹＩｎ１-ＹＰ（但し、０≦Ｘ≦１、０.４≦Ｙ≦０.６）で構成することができる。
【００１９】
また、前記半導体基板上にｎ型で前記半導体基板と同じ材料で構成された半導体層を設ける構成とすることができる。
【００２０】
更に、前記電流分散層は、ＧａＸＩｎ１-ＸＰ（但し、０.８≦Ｘ≦１）で構成してもよい。
【００２１】
鋭意研究の結果、本発明者は、第２導電型層のドーパントとして、例えば、ＭｇもしくはＺｎを用いた半導体発光素子、及び半導体発光素子用エピタキシャルウェハにおいては、第２導電型クラッド層中の一部であって、介在層と活性層に接しない部分にドーパントを添加しない領域を設けることにより活性層へのドーパント拡散を抑制し、相対出力を改善することができることを発見した。
【００２２】
また、第２導電型クラッド層中の介在層と活性層に接しない部分にドーパントを添加しない多層構造層を設けることにより、同様の効果が得られることを発見した。
【００２３】
更に、第２導電型クラッド層と活性層の間にアンドープ層を設けないことにより、第２導電型層と第１導電型層の間の距離を保ち、逆方向電圧を改善することができることを発見した。
【発明の効果】
【００２４】
本発明によれば、半導体発光素子において、高輝度を実現しつつ相対出力及び逆方向電圧（Ｖｒ）の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を説明する。
【００２６】
（第１の実施の形態）
〔半導体発光素子用エピタキシャルウェハの構造〕
図１は、本発明の第１の実施の形態に係る半導体発光素子用エピタキシャルウェハの構造を示す断面図である。
【００２７】
ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバッファ層２、ｎ型光反射層３、ｎ型ＡｌＧａＩｎＰクラッド層４、アンドープＡｌＧａＩｎＰ活性層５、ｐ型ＡｌＧａＩｎＰクラッド層６、ｐ型ＧａＩｎＰ介在層７、及びｐ型ＧａＰ電流分散層８が、ＭＯＶＰＥ法により順次形成されている。更に、ｐ型ＧａＰ電流分散層８上に表面電極９が形成され、ｎ型ＧａＡｓ基板１の裏面に裏面電極１０が形成されている。
【００２８】
ｐ型ＡｌＧａＩｎＰクラッド層６は、その一部であってアンドープＡｌＧａＩｎＰ活性層５及びｐ型ＧａＩｎＰ介在層７に接していない部分に、ドーパントが添加されていないドーパント抑制層６ａを有し、アンドープＡｌＧａＩｎＰ活性層に接した部分にドーパント添加層６ｂを有し、ｐ型ＧａＩｎＰ介在層７に接した部分にドーパント添加層６ｃを有する。
【００２９】
〔エピタキシャルウェハの積層構造〕
上記ｎ型光反射層３は、（ＡｌＸＧａ１-Ｘ）ＹＩｎ１-ＹＰ（但し、０≦Ｘ≦１、０.４≦Ｙ≦０.６）層とＡｌＸＧａ１-ＸＡｓ（但し、０≦Ｘ≦１）層の組み合わせで構成される。
【００３０】
上記ｎ型クラッド層４、活性層５、ｐ型クラッド層６は、（ＡｌＸＧａ１-Ｘ）ＹＩｎ１-ＹＰ（但し、０≦Ｘ≦１、０.４≦Ｙ≦０.６）で構成される。
【００３１】
上記ｐ型電流分散層８は、ＧａＸＩｎ１-ＸＰ（但し、０.８≦Ｘ≦１）で構成される。
【００３２】
上記ｐ型クラッド層６とｐ型電流分散層８の間に設けられたｐ型介在層７は、ＧａＸＩｎ１-ＸＰ（但し、０.６≦Ｘ≦１）で構成される。
【００３３】
また、ｐ型介在層７は、ｐ型クラッド層６とｐ型電流分散層８の間のバンドギャップエネルギーを有することが好ましい。これにより、ＬＥＤの順方向電圧（Ｖｆ）を低下させることができる。
【００３４】
また、上記ｐ型介在層７を設けず、上記ｐ型クラッド層６上に上記ｐ型電流分散層８を直接形成することもできるが、ＬＥＤの順方向電圧（Ｖｆ）抑制効果は低下する。
【００３５】
なお、ｐ型ドーパントの添加量あるいはキャリア濃度は、ｐ型クラッド層６、ｐ型電流分散層８、ｐ型介在層７の順に高くなることが好ましい（ｐ型クラッド層６のドーパント添加量＜ｐ型電流分散層８のドーパント添加量＜ｐ型介在層７のドーパント添加量）。
【００３６】
〔ドーパント抑制層の構成〕
図２は、図１に示す第１の実施の形態のエピタキシャルウェハの活性層５、ｐ型クラッド層６及びｐ型介在層７の積層構造の拡大断面図である。また、図３は、図２に示すｐ型クラッド層６の各部分とドーパント抑制量の関係を示す模式図である。ドーパント抑制層６ａでは、ドーパントを無添加とした。
【００３７】
なお、本発明において使用される「アンドープ」及び「無添加」等の表現は、積極的又は意図的な添加（ドーピング）をしないことを意味し、結晶に自然にあるいは不可避的に混入する不純物までも排除するものではない。従って、不可避的不純物が混入した状態は、「アンドープ」あるいは「無添加」の範疇に含まれるものとする。
【００３８】
図２に示すように、上記ドーパント抑制層６ａは、上記活性層５から２００ｎｍの位置に、膜厚３００ｎｍで形成される。
【００３９】
ここで、図２及び図３に示すように、ドーパント抑制層６ａを、第２導電型クラッド層６中でｐ型介在層７と活性層５に接しない部分に設けた理由は、以下のとおりである。
【００４０】
ドーパント抑制層６ａが介在層７に接すると、介在層７のドーパント濃度とｐ型クラッド層６のドーパント濃度の差が大きいため、介在層７中のドーパントが拡散しやすくなり、順方向電圧が高くなる。また、ドーパント抑制層６ａが活性層５に接すると、逆方向電圧（Ｖｒ）の信頼性が低下する。従って、ドーパント抑制層６ａは、ｐ型クラッド層６の一部であり、かつ介在層７及び活性層５に直接接しない領域に設けることが好ましい。
【００４１】
また、ドーパント抑制層６ａを活性層５から２００ｎｍ離れた位置に設けた理由は、第１導電型から注入されたキャリアを閉じ込める効果を高めることにより発光出力を高め、かつキャリア不足による発光出力の低下を抑止するためである。
【００４２】
ｎ側のキャリアのオーバーフローを防ぐ意味では、活性層５に接している部分のキャリア濃度は高いほうがよく、接している部分の膜厚（活性層５からの距離）は厚いほうがよい。ドーパント抑制層６ａの活性層５からの距離は２００ｎｍ以上あることが好ましいが、この距離が４００ｎｍより大きいと、活性層５中にドーパントが拡散する。逆に、この距離が２００ｎｍより小さいと、キャリア供給が不足し発光出力が低下する。従って、ドーパント抑制層６ａと活性層５の距離は、より好ましくは２００〜４００ｎｍである。本実施の形態においては、ｐ型クラッド層６のキャリア閉じ込め効果を維持するため、ドーパント抑制層６ａの活性層５からの距離を２００ｎｍとした。
【００４３】
また、ドーパント抑制層６ａの膜厚については、膜厚が厚すぎると直列抵抗成分が多くなり、順方向電圧の上昇を招く。一方、膜厚が薄すぎるとドーパント拡散を抑制する効果が薄れる。よって、膜厚は、３０〜５００ｎｍが望ましく、より好ましくは、５０〜３００ｎｍである。
【００４４】
〔第１の実施の形態に係る半導体発光素子用エピタキシャルウェハの効果〕
本実施の形態に係る半導体発光素子用エピタキシャルウェハによれば、第２導電型クラッド層中にドーパント抑制層を設けることで、ＬＥＤ素子の第２導電型クラッド層側からのドーパント拡散を効果的に抑制し、相対出力（発光出力）の低下及び逆方向電圧（Ｖｒ）の低下を抑止する事ができる。
【００４５】
（第２の実施の形態）
〔半導体発光素子用エピタキシャルウェハの構造〕
図４は、本発明の第２の実施の形態に係る半導体発光素子用エピタキシャルウェハの構造を示す断面図である。また、図５は、図４に示す活性層５、ｐ型クラッド層６とｐ型介在層７の積層構造の拡大断面図である。
【００４６】
本実施の形態では、第２導電型クラッド層６中のドーパント抑制部分を、ｐ型クラッド層６と格子整合する結晶からなり、かつドーパントが添加されていないIII−Ｖ族半導体で構成された無添加へテロ多層構造層１２としている。
【００４７】
無添加へテロ多層構造層１２は、それぞれ組成の異なる、アンドープ（ＡｌＸＧａ１-Ｘ）ＹＩｎ１-ＹＰ（但し、０≦Ｘ≦１、０.４≦Ｙ≦０.６）層１２ａとアンドープ（ＡｌＸＧａ１-Ｘ）ＹＩｎ１-ＹＰ（但し、０≦Ｘ≦１、０.４≦Ｙ≦０.６）層１２ｂから構成される。
【００４８】
第１の実施の形態において、ドーパント抑制層６ａに関して述べたのと同様に、無添加ヘテロ多層構造層１２は、ｐ型クラッド層６中の介在層７及び活性層５に直接接しない領域に設けることが好ましい。
【００４９】
無添加へテロ多層構造層１２の材料は、活性層５で発光した光（発光波長）に対して透明な材料で構成される事が望ましく、且つそのバンドギャップの違いが大きければ大きいほど、ドーパントの拡散を抑制できる。つまり発光した光に対して透明な材料であり、且つバンドギャップ差の大きい材料の組み合わせにする事が好ましい。
【００５０】
また、無添加へテロ多層構造層１２の膜厚は、ドーパント抑制層６ａに関して述べたのと略同様であるが、ヘテロ部分でのドーパント拡散抑止効果が大きいことから、ドーパント抑制層６ａの膜厚より薄くすることができる。一方、ヘテロ障壁により抵抗が大きくなるため、ドーパント抑制層６ａの膜厚よりも厚くすることは難しい。従って、無添加へテロ多層構造層１２全体の膜厚は２０〜４００ｎｍが好ましく、より好ましくは、２０〜２００ｎｍである。
【００５１】
無添加へテロ多層構造層１２のアンドープ層１２ａ，１２ｂの各膜厚（１層の膜厚）については、膜厚が薄すぎると、多層構造にした効果、すなわちドーパントの拡散抑止効果が薄れる。一方、膜厚が厚すぎると、介在層７側に接するｐ型クラッド層６からのキャリアの進行を妨げ、キャリア不足による発光出力の低下を招くと同時に、順方向電圧の上昇を招く。従って、無添加へテロ多層構造層の各層１２ａ，１２ｂの膜厚は、２〜３０ｎｍが好ましい。また、順方向電圧が若干上昇するが、各層の膜厚の上限を４０ｎｍとしてもＬＥＤとしては使用可能であるため、２〜４０ｎｍであってもよい。
【００５２】
〔第２の実施の形態に係る半導体発光素子用エピタキシャルウェハの効果〕
本実施の形態に係る半導体発光素子用エピタキシャルウェハによれば、無添加へテロ多層構造層を介在させることで、ＬＥＤ素子の第２導電型クラッド層側からのドーパント拡散を効果的に抑制し、相対出力（発光出力）の低下及び逆方向電圧（Ｖｒ）の低下を抑止する事ができる。
【００５３】
〔実施例及び比較例に係るＬＥＤ素子の特性測定結果〕
本発明の効果を確認するために、以下の実施例１，２及び比較例１，２を試作した。
【実施例１】
【００５４】
〔実施例１：第２導電型クラッド層の一部をドーパント抑制層としたエピタキシャルウェハ〕
図１に示す構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウェハを実施例１として作製した。
【００５５】
（エピタキシャルウェハの積層構造）
ＭＯＶＰＥ法により、ｎ型ＧａＡｓ基板１上に、Ｓｉドープのn型ＧａＡｓバッファ層２（膜厚２００ｎｍ、キャリア濃度１×１０１８／ｃｍ３）、ＡｌＩｎＰ層とＡｌ０.５Ｇａ０.５Ａｓ層をそれぞれ２０層ずつ交互に設けた２０対の光反射層からなるｎ型光反射層３（膜厚：発光ピーク波長（λ）４ｎ（ｎ：屈折率）、キャリア濃度約１×１０１８／ｃｍ３）、Ｓｉドープのｎ型（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層４（膜厚４００ｎｍ、キャリア濃度４×１０１７／ｃｍ３）、アンドープ（Ａｌ０.１Ｇａ０.９）０.５Ｉｎ０.５Ｐ活性層５（膜厚６００ｎｍ）、Ｍｇドープのｐ型（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層６（膜厚６００ｎｍ、キャリア濃度２×１０１７／ｃｍ３）、Ｍｇドープのｐ型Ｇａ０.７Ｉｎ０.３Ｐ介在層７（膜厚３０ｎｍ、キャリア濃度６×１０１８／ｃｍ３）、Ｍｇドープのｐ型ＧａＰ電流分散層８（膜厚１０，０００ｎｍ、キャリア濃度４×１０１８／ｃｍ３）を、順次積層成長させている。更に、（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層６の一部の領域にはドーパントを添加せず、ドーパント抑制層６ａとしている。
【００５６】
（半導体発光素子の製造方法）
ｐ型ＭＯＶＰＥ成長での成長温度は、ｎ型ＧａＡｓバッファ層２からｐ型介在層７までを６５０℃とし、ｐ型電流分散層８は６７５℃とする。その他の成長条件は、成長圧力５０Ｔｏｒｒ、各層の成長速度は０．３〜１．５ｎｍｓｅｃ、V／III比は約１５０で行う。但し、ｐ型電流分散層８のV／III比は２５とする。ここでいうV／III比とは、分母をＧａ、ＴＭＡｌ等のIII族原料のモル数とし、分子をＡｓＨ３、ＰＨ３等のV族原料のモル数とした場合の比率（商）である。
【００５７】
ＭＯＶＰＥ成長に用いる原料としては、例えばトリメチルガリウム（ＴＭＧａ）、又はトリエチルガリウム（ＴＥＧａ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）等の有機金属や、アルシン（ＡｓＨ３）、ホスフィン（ＰＨ３）等の水素化物ガスを用いる。
【００５８】
ｎ型バッファ層２等のｎ型層の導電型を決定するドーパントの原料としては、ジシラン（Ｓｉ２Ｈ６）を用いる。また、ｎ型ドーパントの原料としては、セレン化水素（Ｈ２Ｓｅ）、モノシラン（ＳｉＨ４）、ジエチルテルル（ＤＥＴｅ）、ジメチルテルル（ＤＭＴｅ）を用いることもできる。
【００５９】
ｐ型クラッド層６等のｐ型層の導電型を決定するドーパントの原料としては、ビスシクロペンタジエニルマグネシウム（ＣＰ２Ｍｇ）を用いた。また、ｐ型ドーパントの原料としては、ジメチルジンク （ＤＭＺｎ）、ジエチルジンク（ＤＥＺｎ）を用いることもできる。
【００６０】
上記のようにして積層したエピタキシャルウェハをＭＯＣＶＤ装置から搬出した後、エピタキシャルウェハの表面（上面）に、直径１１０μｍの円形の表面電極９をマトリックス状に形成する。表面電極９は、ＡｕＢｅ（金・ベリリウム合金）、Ｎｉ（ニッケル）、Ａｕ（金）を、それぞれ４００ｎｍ、１０ｎｍ、５００ｎｍの順に蒸着したものからなる。蒸着は、レジスト、マスクアライナ等の一般的なフォトリソグラフィプロセスに用いられる装置及び工程を用いて、真空蒸着法により行われ、蒸着後の電極形成は、リフトオフ法が用いられる。
【００６１】
更に、エピタキシャルウェハの底面の全面に、裏面電極１０を表面電極９と同様に真空蒸着法によって形成する。裏面電極１０は、ＡｕＧｅ（金・ゲルマニウム合金）、Ｎｉ（ニッケル）、Ａｕ（金）を、それぞれ６０ｎｍ、１０ｎｍ、５００ｎｍの順に蒸着したものからなる。
【００６２】
その後、エピタキシャルウェハを、窒素ガス雰囲気中にて４００℃に加熱し、５分間熱処理して、電極の合金化（アロイ工程）を行う。
【００６３】
上記のように作製された電極付きＬＥＤ用エピタキシャルウェハを、円形の表面電極９が中心になる様にダイシング装置を用いて切断し、チップサイズが３００μｍ×３００μｍのＬＥＤベアチップを作製する。
【００６４】
更に、ＬＥＤベアチップをＴＯ−１８ステム上にマウント（ダイボンディング）し、マウントされたＬＥＤベアチップに、ワイヤボンディングを行ってＬＥＤ素子を作製した。
【００６５】
また、ドーパント抑制層６ａの膜厚を１００ｎｍとしたもの（実施例１−１）と３００ｎｍ（実施例１−２）の２種類を作製した。
【実施例２】
【００６６】
〔実施例２:ｐ型クラッド層中に無添加へテロ多層構造層を形成したエピタキシャルウェハ〕
図４及び図５に示す構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウェハを実施例２として作製した。
【００６７】
実施例２では、第２導電型クラッド層６中のドーパント抑制部分を、アンドープＡｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐ層１２ａ（膜厚１０ｎｍ）とアンドープ（Ａｌ０.５Ｇａ０.５）０.５Ｉｎ０.５Ｐ層１２ｂ（膜厚１０ｎｍ）からなるヘテロ多層構造層１２としている。ヘテロ多層構造層１２には、これらの組成の異なるアンドープ層１２ａ，１２ｂを１対とし、活性層５側に近い方からアンドープ（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐ層１２ａ、アンドープ（Ａｌ０.５Ｇａ０.５）０.５Ｉｎ０.５Ｐ層１２ｂとして、それぞれ６層及び５層を交互に設け、全体で５.５対の層としている。
エピタキシャル成長方法、電極形成方法及びＬＥＤ素子の製造方法は、実施例１と同様である。
【００６８】
〔比較例１：ｐ型クラッド層と活性層の間に無添加層を設けないエピタキシャルウェハ〕
図６に示す構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウェハを比較例１として作製した。エピタキシャルウェハの積層構造は以下の通りであり、エピタキシャル成長方法、電極形成方法及びＬＥＤ素子の製造方法は、実施例１と同様である。
【００６９】
ＭＯＶＰＥ法により、ｎ型ＧａＡｓ基板１上に、Ｓｉドープのn型ＧａＡｓバッファ層２（膜厚２００ｎｍ、キャリア濃度１×１０１８／ｃｍ３）、ＡｌＩｎＰ層とＡｌ０.５Ｇａ０.５Ａｓ層を各々２０層ずつ交互に設けた２０対の光反射層からなるｎ型光反射層３（膜厚：発光ピーク波長（λ）４ｎ（ｎ：屈折率）、キャリア濃度約１×１０１８／ｃｍ３）、Ｓｉドープのｎ型（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層４（膜厚４００ｎｍ、キャリア濃度４×１０１７／ｃｍ３）、アンドープ（Ａｌ０.１Ｇａ０.９）０.５Ｉｎ０.５Ｐ活性層５（膜厚６００ｎｍ）、Ｍｇドープのｐ型（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層６（膜厚６００ｎｍ、キャリア濃度２×１０１７／ｃｍ３）、Ｍｇドープのｐ型Ｇａ０.７Ｉｎ０.３Ｐ介在層７（膜厚３０ｎｍ、キャリア濃度６×１０１８／ｃｍ３）、Ｍｇドープのｐ型ＧａＰ電流分散層８（膜厚１０，０００ｎｍ、キャリア濃度４×１０１８／ｃｍ３）を、順次積層成長させた。
【００７０】
〔比較例２：ｐ型クラッド層と活性層の間に無添加層を設けたエピタキシャルウェハ〕
図７に示す構造の発光波長６３０ｎｍ付近の赤色ＬＥＤ用エピタキシャルウェハを比較例２として作製した。エピタキシャル成長方法、電極形成方法及びＬＥＤ素子の製造方法は、比較例１と同様である。
【００７１】
エピタキシャルウェハの積層構造は基本的に比較例１と同じであるが、比較例２では、アンドープ（Ａｌ０.１Ｇａ０.９）０.５Ｉｎ０.５Ｐ活性層５（膜厚６００ｎｍ）とｐ型（Ｍｇドープ）（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐクラッド層６（膜厚４００ｎｍ、キャリア濃度２×１０１７／ｃｍ３）の間に、アンドープ（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐ層１１を設けた。
【００７２】
また、アンドープ（Ａｌ０.７Ｇａ０.３）０.５Ｉｎ０.５Ｐ層１１の膜厚を１００ｎｍとしたもの（比較例２−１）と、３００ｎｍとしたもの（比較例２−２）の２種類を製作した。その他は全て上記した比較例１と同じである。
【００７３】
表１は、比較例１，２及び実施例１，２により作製されたＬＥＤ素子の発光特性及び逆方向電圧特性を比較したものである。
【００７４】
【表１】
2007042751.tif 000003
【００７５】
（実施例１の測定結果）
実施例１−１及び１−２のＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力は、それぞれ１．９８ｍＷ（１００ｎｍ時）と１．９５ｍＷ（３００ｎｍ時）であり、逆方向電圧（Ｖｒ）は、それぞれ−５８Ｖであった。従って、発光出力及び逆方向電圧（Ｖｒ）に関して優れた初期特性を有するＬＥＤ素子を得ることができた。
【００７６】
次に、当該ＬＥＤ素子を常温、常湿の環境下にて５０ｍＡで駆動させ、１６８時間（１週間）の連続通電試験を行った結果、相対出力はどちらも１０２％であり良好であった。逆方向電圧（Ｖｒ）も−５３Ｖ及び−５５Ｖであった。
【００７７】
また、ＬＥＤ素子作製直後と連続通電試験後のＬＥＤ素子について、それぞれＳＩＭＳ分析を行ったところ、連続通電試験後も活性層内にｐ型ドーパントであるＭｇが混入する様子は無く、ほとんど拡散していないことが確認された。
【００７８】
従って、実施例１のＬＥＤ素子では、第２導電型クラッド層の一部をドーパント抑制層とすることにより、ＬＥＤ素子のドーパント拡散による相対出力及び逆方向電圧（Ｖｒ）の低下及び発光出力の低下を抑止できることが確認された。
【００７９】
（実施例２の測定結果）
実施例２のＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力は、２．０５ｍＷであり、逆方向電圧（Ｖｒ）は、それぞれ−５８Ｖであった。従って、発光出力及び逆方向電圧（Ｖｒ）に関して優れた初期特性を有するＬＥＤ素子を得ることができた。
【００８０】
次に、実施例１と同様の連続通電試験を行った結果、相対出力は１０２％であり、逆方向電圧（Ｖｒ）も−６０Ｖと非常に良好であった。
【００８１】
また、ＬＥＤ素子作製直後と連続通電試験後のＬＥＤ素子について、それぞれＳＩＭＳ分析を行ったところ、連続通電試験後は活性層内にｐ型ドーパントであるＭｇが混入する様子は無く、ほとんど拡散していないことが確認された。
【００８２】
従って、実施例２のＬＥＤ素子では、第２導電型クラッド層中の一部に無添加へテロ多層構造層を設けることにより、ＬＥＤ素子のドーパント拡散による相対出力及び逆方向電圧（Ｖｒ）の低下及び発光出力の低下を抑止できることが確認された。
【００８３】
（比較例１の測定結果）
比較例１のＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力は、１．５０ｍＷであり、逆方向電圧（Ｖｒ）は、−４８Ｖであった。
【００８４】
次に、実施例１と同様の連続通電試験を行った結果、相対出力は６８％であり、逆方向電圧（Ｖｒ）は−３２Ｖであって、実施例１及び２に比べ極端に低下していることが確認された。
【００８５】
また、ＬＥＤ素子作製直後と連続通電試験後のＬＥＤ素子について、それぞれＳＩＭＳ分析を行ったところ、連続通電試験後も活性層内にｐ型ドーパントであるＭｇが拡散して混入する様子が確認された。また、ドーパントをＺｎにしたところ、Ｍｇよりも拡散度合いが激しいことが確認され、ＬＥＤ素子の発光出力、相対出力は更に悪化した。
【００８６】
（比較例２の測定結果）
比較例２−１，２−２のＬＥＤ素子の初期特性を評価した結果、２０ｍＡ通電時（評価時）の発光出力は、それぞれ１．７５ｍＷ（１００ｎｍ時）及び１．７０ｍＷ（３００ｎｍ時）であり、逆方向電圧（Ｖｒ）は、それぞれ−５８Ｖ及び−６５Ｖであった。
【００８７】
次に、実施例１と同様の連続通電試験を行った結果、相対出力はそれぞれ９３％及び９８％であり、相対出力は比較的良いことが確認された。一方、逆方向電圧（Ｖｒ）は−４１Ｖ及び−５２Ｖであって、実施例１及び２に比べ低いことが確認された。従って、相対出力の低下は抑止できるが、逆方向電圧の低下は抑止できないことがわかった。
【００８８】
また、ＬＥＤ素子作製直後と連続通電試験後のＬＥＤ素子について、それぞれＳＩＭＳ分析を行ったところ、連続通電試験後も活性層内にｐ型ドーパントであるＭｇが拡散して混入する様子が確認された。
【００８９】
以上、本発明の半導体発光素子を上記の実施の形態に基づいて説明したが、本発明は上記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の態様において実施することが可能であり、例えば次に示すような変形も可能である。
【００９０】
（変形例）
本発明の実施の形態においては、発光波長６３０ｎｍの赤色ＬＥＤ素子を作製例とした。しかし、同じＡｌＧａＩｎＰ系の材料を用いて製作される他のＬＥＤ素子、例えば、発光波長５６０ｎｍ〜６６０ｎｍのＬＥＤ素子を作製する場合でも、各層（特に電流分散層）の材料及びキャリア濃度は同一でよい。即ち、ＬＥＤ素子の発光波長を本発明の実施の形態と異なる波長帯域としても、同様の効果を得ることができる。
【００９１】
本発明の実施の形態においては、ＧａＡｓ基板上に第１導電型のバッファ層を設け、かつ光反射層を設ける構造とした。しかし、第１導電型のバッファ層を設けず、ＧａＡｓ基板上に第１導電型クラッド層を直接積層する構造としてもよく、また、光反射層を設けない構造としてもよい。
【００９２】
本発明の実施の形態においては、半導体基板にＧａＡｓを用いたが、Ｇｅを出発基板とするＬＥＤ用エピタキシャルウェハを用いることができる。出発基板をＧａＡｓ又はＧｅとして、これを後に除去し、代替の自立基板としてＳｉ又はＳｉ以上の熱伝導率を有する金属基板を用いたＬＥＤ用エピタキシャルウェハを用いることもできる。
【００９３】
本発明の実施の形態においては、第２導電型のクラッド層にドーパント抑制層として、ドーパント無添加層を設ける構造、あるいは無添加ヘテロ多層構造層を挿入する構造としている。しかし、第１導電型、第２導電型のいずれのドーパントにおいても拡散が生じるため、第２導電型クラッド層及び第１導電型クラッド層にドーパント抑制層として、ドーパント無添加層あるいは無添加へテロ多層構造層を設ける構造、あるいは第１導電型クラッド層のみにドーパント抑制層として、ドーパント無添加層あるいは無添加へテロ多層構造層を設ける構造としても、本発明の意図する効果を得ることができる。
【００９４】
また、第２導電型クラッド層において、ドーパント無添加層あるいは無添加ヘテロ多層構造層を設ける構造とする代わりに、ドーパントがその周辺部よりも低濃度の層あるいはドーパントがその周辺部よりも低濃度のヘテロ多層構造層を設ける構造としても、本発明の意図する効果を得ることができる。この場合、ドーパント無添加ではないため、ドーパント無添加層あるいは無添加ヘテロ多層構造層を備える構造と比較すると、ドーパントの拡散抑止効果は薄れる。しかし、ドーパント低濃度層の膜厚を厚くすることにより、ドーパント拡散抑止層としての効果を得ることができる。また、膜厚を厚くしても、ドーパントが低濃度であるため、順方向電圧の上昇を抑えることができる。従って、ドーパント低濃度層あるいはドーパント低濃度へテロ多層構造層を設ける場合には、ドーパント無添加層あるいは無添加へテロ多層構造層よりも膜厚を厚くすることが望ましい。
【００９５】
本発明の実施の形態においては、第２導電型クラッド層及びヘテロ多層構造の材料としてＡｌＧａＩｎＰを用いたが、発光波長に対して透明な材料であれば上記以外の組み合わせであっても、本発明の意図する効果を得ることができる。
【００９６】
本発明の実施の形態においては、ドーパントとしてＭｇを用いたが、Ｚｎを用いてもよい。
【００９７】
本発明の実施の形態においては、活性層として単層膜を用いたが、多重量子井戸（Multiple Quantum Well：ＭＱＷ）を用いてもよい。
【００９８】
本発明の実施の形態においては、表面電極の形状は円形としたが、異なる形状、例えば四角形、菱形、多角形等であってもよい。
【図面の簡単な説明】
【００９９】
【図１】図１は、第１の実施の形態に係る半導体発光素子用エピタキシャルウェハの構造を示す断面図である。
【図２】図２は、図１に示す第１の実施の形態のエピタキシャルウェハの活性層、ｐ型クラッド層及びｐ型介在層の積層構造の拡大断面図である。
【図３】図３は、図２に示すｐ型クラッド層とドーパント抑制量の関係を示す模式図である。
【図４】図４は、本発明の第２の実施の形態に係る半導体発光素子用エピタキシャルウェハの構造を示す断面図である。
【図５】図５は、図４に示す活性層５、ｐ型クラッド層６とｐ型介在層７の積層構造の拡大断面図である。
【図６】図６は、比較例１の半導体発光素子用エピタキシャルウェハの構造を示す断面図である。
【図７】図７は、比較例２の半導体発光素子用エピタキシャルウェハの構造を示す断面図である。
【図８】図８は、従来技術の半導体発光素子用エピタキシャルウェハの構造を示す断面図である。
【符号の説明】
【０１００】
１  ｎ型ＧａＡｓ基板
２  ｎ型ＧａＡｓバッファ層
３  ｎ型光反射層
４  ｎ型ＡｌＧａＩｎＰクラッド層
５  アンドープＡｌＧａＩｎＰ活性層
６  ｐ型ＡｌＧａＩｎＰクラッド層
６ａ  ドーパント抑制ＡｌＧａＩｎＰ層  
６ｂ，６ｃ  ドーパント添加ＡｌＧａＩｎＰ層
７  ｐ型ＧａＩｎＰ介在層
８  ｐ型ＧａＰ電流分散層
８’ｐ型ＡｌＧａＡｓ電流分散層
９  表面電極
１０  裏面電極
１１  アンドープＡｌＧａＩｎＰ層
１２  無添加へテロ多層構造層
【図１】
2007042751.tif 000004
【図２】
2007042751.tif 000005
【図３】
2007042751.tif 000006
【図４】
2007042751.tif 000007
【図５】
2007042751.tif 000008
【図６】
2007042751.tif 000009
【図７】
2007042751.tif 000010
【図８】
2007042751.tif 000011