(57)【要約】【課題】反射領域と透過領域とを備えた液晶表示装置において、反射電極と透過電極とを工程数の増加を抑えて製造する。【解決手段】透過領域と反射領域とを有する画素に対し、反射電極を形成する金属層と、透過電極を形成する透明導電膜とを連続して積層する。レジスト膜を露光現像して、第１のパターンを形成して金属層と透明導電膜とを同時にエッチングする。その後アッシングによりレジスト膜に第２のパターンを形成し、金属層をエッチングする。また、有機樹脂層をコンタクトホールを形成するマスクとして利用する。【選択図】図１
2007218999.tif 000002
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に配置された画素を有する表示装置の製造方法であって、
上記画素にソース電極を形成する工程と、
上記ソース電極の上に第１の絶縁膜と第２の絶縁膜とを積層する工程と、
上記第１の絶縁膜と第２の絶縁膜とにコンタクトホールを形成する工程と、
上記第１の絶縁膜と第２の絶縁膜の上に第１の導電膜と第２の導電膜とを積層し上記コンタクトホールを介して上記ソース電極と上記第１の導電膜とを接続する工程と、
レジスト膜の第１のパターンを用いて第１の導電膜と第２の導電膜をエッチングする工程と、
上記レジスト膜の一部を除去し第２のパターンを形成する工程と、
上記第２のパターンを用いて上記第２の導電膜をエッチングする工程とからなることを特徴とする表示装置の製造方法。
【請求項２】
基板上にマトリクス状に配置された画素を有する表示装置の製造方法であって、
上記画素にソース電極を形成する工程と、
上記ソース電極の上に第１の絶縁膜と第２の絶縁膜とを積層する工程と、
上記第２の絶縁膜にコンタクトホールを形成する工程と、
上記第２の絶縁膜に形成されたコンタクトホールを用いて上記ソース電極上の第１の絶縁膜を除去する工程と、
上記第１の絶縁膜と第２の絶縁膜の上に第１の導電膜と第２の導電膜とを積層し上記コンタクトホールを介して上記ソース電極と上記第１の導電膜とを接続する工程と、
レジスト膜の第１のパターンを用いて第１の導電膜と第２の導電膜をエッチングする工程と、
上記レジスト膜の一部を除去し第２のパターンを形成する工程と、
上記第２のパターンを用いて上記第２の導電膜をエッチングする工程とからなることを特徴とする表示装置の製造方法。
【請求項３】
基板上にマトリクス状に配置された画素を有する表示装置の製造方法であって、
上記画素にソース電極を形成する工程と、
上記ソース電極の上に第１の絶縁膜を形成する工程と、
上記第１の絶縁膜の上に樹脂からなる第２の絶縁膜を積層する工程と、
上記第２の絶縁膜を露光現像して、第２の絶縁膜に第１のコンタクトホールを有するパターンを形成する工程と、
上記第１のコンタクトホールを有するパターンを用いて上記第２の絶縁膜に第２のコンタクトホールを形成する工程と、
上記第１の絶縁膜と第２の絶縁膜の上に第１の導電膜と第２の導電膜とを積層し上記第１及び第２のコンタクトホールを介して上記ソース電極と上記第１の導電膜とを接続する工程と、
上記第１及び第２の導電膜上にレジスト膜を塗布する工程と、
上記レジスト膜を露光現像して第１のパターンを形成する工程と、
上記レジスト膜の第１のパターンを用いて第１の導電膜と第２の導電膜をエッチングする工程と、
上記レジスト膜の一部をアッシングにより除去し第２のパターンを形成する工程と、
上記第２のパターンを用いて上記第２の導電膜をエッチングする工程とからなることを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の製造方法に関し、特に樹脂絶縁膜の上に２層の導電膜を備える半透過反射型の液晶表示装置の製造方法に関する。
【背景技術】
【０００２】
近年、反射表示と透過表示の２つの表示方式を兼ね備えた、いわゆる半透過反射型液晶表示装置が、例えば携帯用機器の表示部として多用されている。半透過反射型の液晶表示装置は、１画素内に透過領域と反射領域とを備えている。半透過反射型の表示では、透過モードと反射モードとが混在する。透過モードでは画素に設けられた透過領域を光が通過し観察者の目に到達する。また反射モードでは、光が反射領域で反射されて観察者の目に至る。
【０００３】
この半透過反射型液晶表示装置は、屋外での使用の際など、周囲が明るい環境での使用において、透過モードに加えて反射モードの表示を行い、外光を表示に利用しようとするものである。
【０００４】
透過型の液晶表示装置は、外光が非常に明るい場合、例えば晴天の屋外などでの視認性が低下してしまうという問題点を有している。他方、反射型の液晶表示装置は、外光が暗い場合には視認性が極端に低下するという問題点を有している。
【０００５】
半透過反射型液晶表示装置は、これらの問題点を解決するための手段として、反射型と透過型との両方の機能を合わせ持ったものである。
【０００６】
半透過反射型液晶表示装置では、画素電極に選択的に映像信号を供給するためのスイッチング素子として薄膜トランジスタ（Thin Film Transistor  以下ＴＦＴと呼ぶ）を用いたアクティブマトリクス方式が広く用いられている。
【０００７】
このＴＦＴを用いたアクティブマトリクス方式の液晶表示装置は、ＴＦＴや画素電極が形成されたＴＦＴ基板とカラー表示を行うためのカラーフィルタが設けられたカラーフィルタ基板が対向配置され、これら基板間に液晶組成物が封入されて構成されている。ＴＦＴ基板上には、複数の映像信号線と複数の走査線とが交差して設けられ、これら映像信号線および走査線によって区画された複数の領域がマトリクス状に配置されている。そして、各領域にＴＦＴと画素電極とが設けられている。
【０００８】
液晶表示装置では、画素電極に対向するように対向電極が設けられており、画素電極と対向電極との間に電界を発生させ、この電界によって液晶分子の配向方向を変化させ、それに伴い液晶層の光に対する特性が変化することを利用し表示が行われる。
【０００９】
一般にカラーフィルタ基板に対向電極を設けた縦電界方式と、ＴＦＴ基板に対向電極を設けたＩＰＳ（In-plan Switching）方式とが知られている。
【００１０】
半透過反射型の液晶表示装置では、有機樹脂膜を絶縁膜として用いる場合がある。半透過反射型の液晶表示装置は、反射領域では透過領域に対して液晶層の厚さを半分とする必要がある。そのため、有機樹脂膜は、液晶層を薄くする目的で反射領域下の厚い層間絶縁膜として設けられる。
【００１１】
また、半透過反射型の液晶表示装置は、反射領域には金属膜等の光を反射する導電膜が用いられ、透過領域には透明導電膜等の光を透過する導電膜が用いられる。そのため、画素部に２層の導電膜を備えており、それぞれの導電膜をパターニングするにあたり、工程数が増加するといった問題を生じていた。
【００１２】
半透過反射型の液晶表示装置の製造方法は、例えば下記「特許文献１」などにより提案されている。
【特許文献１】特開２００５−２５９３７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
半透過反射型液晶表示装置では、１画素内に透過領域と反射領域が形成されており、透過領域に透明導電膜をパターニングし、反射領域に金属膜をパターニングする必要があることから工程数が増加するといった問題を有している。
【００１４】
本発明は、このような事情に基づいてなされたもので、その目的は、工程の増化を抑えて、半透過反射型液晶表示装置において、２層の導電膜を所定の形状にパターンニングする製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
画素に透明導電膜と反射膜とを有する表示装置の製造方法であって、画素部のトランジスタに設けられたソース電極の上に第１の絶縁膜と第２の絶縁膜とを積層する工程と、第１の絶縁膜と第２の絶縁膜とにコンタクトホールを形成する工程と、
第１の絶縁膜と第２の絶縁膜の上に透明導電膜と反射膜とを積層しコンタクトホールを介してソース電極と透明導電膜と反射膜とを接続する工程と、レジスト膜の第１のパターンを用いて透明導電膜と反射膜とをエッチングする工程と、レジスト膜の一部を除去し第２のパターンを形成する工程と、第２のパターンを用いて第２の反射膜をエッチングして、透過領域から反射膜を除去する工程とからなることを特徴とする表示装置の製造方法。
【００１６】
本願発明は、半透過反射型液晶表示装置において、工程数を考慮して、塗布露光現像したレジスト膜を複数のパターンに形状を変化させることで、工程数の増加を抑えたことを特徴とする。
【発明の効果】
【００１７】
本願発明によれば、反射領域と透過領域とを備えた液晶表示装置において、工程数の増加を抑えることが可能となる。
【発明を実施するための最良の形態】
【００１８】
画素部に反射領域と透過領域とを有する半透過反射型の液晶表示装置の製造方法であって、上記画素部のトランジスタにソース電極を形成する工程と、ソース電極の上に第１の絶縁膜を形成する工程と、第１の絶縁膜の上に樹脂からなる第２の絶縁膜を積層する工程と、第２の絶縁膜を露光現像して、第２の絶縁膜に第１のコンタクトホールを有するパターンを形成する工程と、第１のコンタクトホールを有するパターンを用いて第２の絶縁膜に第２のコンタクトホールを形成する工程と、
第１の絶縁膜と第２の絶縁膜の上に第１の導電膜と第２の導電膜とを積層し第１及び第２のコンタクトホールを介してソース電極と第１の導電膜とを接続する工程と、第１及び第２の導電膜上にレジスト膜を塗布する工程と、レジスト膜を露光現像して第１のパターンを形成する工程と、レジスト膜の第１のパターンを用いて第１の導電膜と第２の導電膜をエッチングする工程と、レジスト膜の一部をアッシングにより除去し第２のパターンを形成する工程と、第２のパターンを用いて第２の導電膜をエッチングする工程により液晶表示装置を製造する。
【実施例１】
【００１９】
図１は、本発明による液晶表示装置１００を示す平面図である。液晶表示装置１００は液晶パネル１と制御回路８０とで構成される。制御回路８０からは液晶パネル１の表示に必要な信号が供給される。制御回路８０はフレキシブル基板7０に搭載されており、配線7１、端子7５を介して信号が液晶パネル１に伝達される。
【００２０】
液晶パネル１の画素部８には反射領域１１と透過領域１２とが設けられている。なお、液晶パネル１は多数の画素部８をマトリクス状に備えているが、解り易くするため、図１では画素部を１つだけ図示している。マトリクス状に配置された画素部８は表示領域９を形成し、各画素部８が表示画像の画素の役割をはたし、表示領域９に画像を表示する。
【００２１】
図１においては、図中ｘ方向に延在しｙ方向に並設されるゲート信号線（走査線とも呼ぶ）２１と、ｙ方向に延在しｘ方向に並設されるドレイン信号線（映像信号線とも呼ぶ）２２とが設けられており、ゲート信号線２１とドレイン信号線２２とで囲まれる領域に画素部８が形成されている。
【００２２】
画素部８にはスイッチング素子１０が設けられている。ゲート信号線２１からは制御信号が供給され、スイッチング素子１０のオン・オフが制御される。スイッチング素子１０がオン状態となることで、ドレイン信号線２２を介して伝送された映像信号が反射領域１１と透過領域１２とに供給される。
【００２３】
ゲート信号線２１とドレイン信号線２２とは駆動回路５に接続されており、駆動回路５から制御信号及び映像信号が出力する。なお、ゲート信号線２１、ドレイン信号線２２及び、駆動回路５とは同じＴＦＴ基板２上に形成されている。
【００２４】
次に、図２に画素部８の平面図を示す。また図２のＡ−Ａ線で示す断面図を図３に示す。図２、図３では、縦電界方式の液晶パネルの画素部８を示している。反射領域１１（以後反射電極とも呼ぶ）と透過領域１２（以後透過電極とも呼ぶ）に対向してカラーフィルタ基板３に対向電極１５が形成されている。
【００２５】
カラーフィルタ基板３には赤（Ｒ）、緑（Ｇ）、青（Ｂ）毎にカラーフィルタ１５０が形成されており、各カラーフィルタ１５０の境界には遮光のためにブラックマトリクス１６２が形成されている
図２ではゲート信号線２１と並列に容量線２５が形成されており、反射領域１１の端部はゲート信号線２１を越えて、容量線２５と重なっている。また、反射領域１１の端部はゲート信号線２１およびドレイン信号線２２とそれぞれ平行となっている。
【００２６】
反射領域１１は透過領域１２を取り囲むような形状をしている。反射領域１１は一般に光を透過しないアルミ等の金属で形成されるので、反射領域１１は透過領域１２に対して遮光膜の機能を有することとなる。
【００２７】
なお、図２では画素部８の構成をわかり易くするため、反射領域１１を点線で示している。
【００２８】
ゲート信号線２１とドレイン信号線２２の交差部近傍にスイッチング素子（以後、薄膜トランジスタ、ＴＦＴとも呼ぶ）１０が形成される。ＴＦＴ１０はゲート信号線２１を介して供給されるゲート信号によりオン状態となり、ドレイン信号線２２を介して供給される映像信号を透過領域１２を形成する透過電極及び、反射領域１１を形成する反射電極に書き込む。
【００２９】
次に、図３は図２のＡ−Ａ線で示す断面図である。液晶パネル１は、ＴＦＴ基板２とカラーフィルタ基板３とが対向して配置されている。ＴＦＴ基板２とカラーフィルタ基板３との間には、液晶組成物４が保持されている。なお、ＴＦＴ基板２とカラーフィルタ基板３との周辺部には、シール材（図示せず）が設けられており、ＴＦＴ基板２とカラーフィルタ基板３とシール材とは、狭い隙間を有する容器を形成しており、液晶組成物４はＴＦＴ基板２とカラーフィルタ基板３との間に封止される。また、符号１４と符号１８は液晶分子の配向を制御する配向膜である。
【００３０】
ＴＦＴ基板２は、少なくとも一部が透明なガラス、樹脂、半導体等からなる。ＴＦＴ基板２上には前述したようにゲート信号線２１が形成されており、ゲート信号線２１は、クロム（Ｃｒ）または、ジルコニウム（Zirconium）を主体とする層とアルミ（Ａｌ）を主体とする層の多層膜から形成される。また、上面からＴＦＴ基板側の下面に向けて線幅が広がるように側面が傾斜している。ゲート信号線２１の一部はゲート電極３１を形成している。ゲート電極３１を覆うようにゲート絶縁膜３６が形成され、ゲート絶縁膜３６の上にアモルファスシリコン膜からなる半導体層３４が形成される。半導体層３４の上部には不純物が添加されてｎ＋層３５が形成される。ｎ＋層３５はオーミックコンタクト層であり、半導体層３４が電気的に良好に接続されるように形成されている。半導体ｎ＋層３５の上には、ドレイン電極３２とソース電極３３とが離間して形成されている。なお、ドレインとソースの呼び方は電位によって変化するが、本明細書ではドレイン信号線２２と接続する方をドレインと呼ぶ。
【００３１】
ドレイン信号線２２、ドレイン電極３２、ソース電極３３は、モリブデン（Mo）とクロム（Cr）の合金や、モリブデン（Mo）又はタングステン（Ｗ）を主体とする２つの層で、アルミを主体とする層を挟んだ多層膜から形成されている。ソース電極３３は透過領域１２及び反射領域１１と電気的に接続されている。また、ＴＦＴ３０を覆うように無機絶縁膜４３と有機絶縁膜４４が形成されている。ソース電極３３は無機絶縁膜４３と有機絶縁膜４４とに形成されたスルーホール４６を介して反射領域１１および透過領域１２と接続されている。なお、無機絶縁膜４３は窒化シリコンや酸化シリコンを用いて形成可能であり、有機絶縁膜４４は有機樹脂膜を用いることができ、その表面は比較的平坦に形成することが可能なものであるが、凹凸を形成すように加工することも可能である。
【００３２】
反射領域１１は、反射電極により構成され、アルミ等の光反射率の高い金属等の導電膜を出射側表面に有し、タングステンまたはクロムを主体とする層とアルミを主体とする層の多層膜から形成される。また、透過領域１２は、透明導電膜により構成されている。以下反射電極に符号１１を付加し、透明電極に符号１２を付加して説明する場合もある。
【００３３】
なお、透明導電膜は、ＩＴＯ（indium tin oxide）、ＩＴＺＯ(Indium Tin Zinc Oxide)、ＩＺＯ (Indium Zinc Oxide)、ＺｎＯ (Zinc Oxide)、ＳｎＯ（酸化スズ）、Ｉｎ2Ｏ3（酸化インジウム）等の透光性の導電層から構成されている。
【００３４】
また、クロムを主体とする層は、クロム単体でもクロムとモリブデン（Ｍｏ）等の合金でもよく、ジルコニウムを主体とする層は、ジルコニウム単体でもジルコニウムとモリブデン等の合金でもよく、タングステンを主体とする層は、タングステン単体でもタングステンとモリブデン等の合金でもよく、アルミを主体とする層は、アルミ単体でもアルミとネオジウム（Neodymium）等の合金でもよい。
【００３５】
有機絶縁膜４４の上面にはフォトリソ等により凹凸が形成されている。そのため、有機絶縁膜４４の上に形成された反射電極１１も凹凸を有する。反射電極１１に凹凸が備わることで、反射光が散乱される割合が増加する。
【００３６】
透過電極１２の上の有機絶縁膜４４、無機絶縁膜４３は除去され、開口が形成されている。反射電極１１はこの開口の外周を囲むように形成されるが、開口の透過電極１２側の側面には傾斜が形成されており、この傾斜上に反射電極１１が形成され透明電極１２の外周近傍と電気的に接続されている。
【００３７】
容量線２５には、保持容量部１３が接続している。また無機絶縁膜４３を挟んで対向して保持容量部１３と保持容量を形成する保持容量電極２６が設けられている。保持容量電極２６と反射電極１１とは、有機絶縁膜４４に設けられたスルーホール４７を介して接続される。
【００３８】
なお、保持容量部１３は容量線２５と同様に、ゲート信号線２１と同じ工程で、同じ材料にて形成することが可能である。また、保持容量電極２６はドレイン信号線２２と同じ工程で、同じ材料にて形成することが可能である。保持容量電極２６は反射電極１１以外に透明電極１２と接続しても保持容量の電極としての機能を満足することができる。
【００３９】
次に図４に図２においてＢ−Ｂ線の断面図を示す。透明電極１２は２本のドレイン信号線２２の間に設けられており、ドレイン信号線２２を覆うように有機絶縁膜４４が形成され、有機絶縁膜４４の上には反射電極１１が形成されている。反射電極１１は有機絶縁膜４４の側面に設けられた傾斜上にも形成され、透明電極１２上まで到達し電気的に接続される。
【００４０】
図４に示すように、反射電極１１はドレイン信号線２２の上の狭い領域に形成されているが、画素の中央部に設けられる透明電極１２に対して取り囲むように形成して遮光膜の役目を果している。
【００４１】
反射電極１１は、反射膜としての表面にはアルミを主体とした導電膜が用いられるが、透明導電膜と電気的に接続する面には、接触部の電気的抵抗を下げる目的で、クロムとモリブデンの合金やタングステンとモリブデンの合金等が用いられる。
【００４２】
また、反射電極１１は透明電極１２に対して取り囲むように形成され、透明電極１２を挟んで両側に設けられたスルーホール４６と４７とを電気的に接続する目的にも用いられている。なお、透明電極１２に対して取り囲むように反射電極１１を形成し、抵抗値の低い反射電極１１を用いて透明電極１２の周囲から映像信号を供給することで、透明電極１２を短時間で均一な電位とすることができ表示品質を向上することができる。
【００４３】
次に、図５−Ａ〜図５−Ｊを用いて反射電極１１と透明電極１２を形成する工程について説明する。図５−Aに示した工程では、ＴＦＴ基板２にトランジスタを構成するゲート電極３１、ゲート絶縁膜３６、半導体層３４、ソース電極３３、ドレイン電極３２、ｎ＋層３５、保護容量線２５、保護容量電極２６、無機保護膜４３を形成している。
【００４４】
図５−Ｂに示す工程では、窒化シリコン（ＳｉＮ）や酸化シリコン（ＳｉＯ2）からなる無機保護膜４３をフォトリソグラフィー工程により、パターンニングしてソース電極３３上にコンタクトホール４６aと、保持容量電極２６の上にコンタクトホール４７aを形成した。
【００４５】
図５−Ｃに示す工程では、コンタクトホール４６ａ、４７ｂを形成したＴＦＴ基板２上に有機樹脂膜４４をスピンコート法等により塗布した。
【００４６】
図５−Ｄに示す工程ではコンタクトホール４６ａに重なるように、有機樹脂膜４４にコンタクトホール４６ｂを形成し、コンタクトホール４７ａに重なるようにコンタクトホール４７ｂを形成している。有機樹脂膜４４は感光性の有機樹脂膜を用いることができ、フォトマスクを用いて露光し、現像液を用いて所定のパターンとすることができる。
【００４７】
前述したように、透過領域１２に対して反射領域１１の液晶層の厚さが半分となるように、透過領域１２は有機樹脂膜４４が除去され、反射領域１１には有機樹脂膜４４が残される。
【００４８】
また、反射領域１１ではハーフ露光により、凹凸部４８が形成されている。有機樹脂膜４４にフォトマスクの形状により露光量が多い部分と少ない部分（ハーフトーン露光とも呼ぶ）を設けることにより、有機樹脂膜４４がネガ型の場合には露光量が少ない部分で現像液により除去され易く凹部が形成される。
【００４９】
図５−Ｅに示す工程では、有機樹脂膜４４の上に第１の導電膜３７と第２の導電膜３８とを連続して形成している。第１の導電膜３７は、スパッタリング等の方法により透明導電膜で成膜され、第２の導電膜はスパッタリング等の方法によりアルミ等の金属からなる反射膜が成膜される。
【００５０】
次に、図５−Ｆに示す工程では、第１の導電膜３７と第２の導電膜３８とをパターニングするために、感光性のレジスト膜５０がスピンコート法等により塗布され、フォトマスクを用いて露光・現像されている。
【００５１】
レジスト膜５０には、ハーフ露光により、膜厚が厚い部分５１と膜厚が薄い部分５２とが設けられている。現像液によりレジスト膜が除去された部分５３で膜が除去された後に、膜厚が薄い部分５２ではレジスト膜が残っているが、膜厚が厚い部分に比べてその膜厚が薄くなっている。
【００５２】
図５−Ｇに示す工程では、レジスト膜が除去された部分５３で第１の導電膜３７と第２の導電膜３８とがエッチングにより除去されている。このとき、第１の導電膜３７を除去するエッチング方法と第２の導電膜３８を除去するエッチング方法を異ならせてもよく、または、同じエッチング方法により第１の導電膜３７と第２の導電膜３８とを除去してもよい。
【００５３】
図５−Ｈに示す工程では、アッシング等により膜厚が薄い部分５２のレジスト膜が除去される。なお、アッシング等により膜厚が厚い部分５１でも膜厚が減少している。
【００５４】
図５−Ｉに示す工程では、膜厚が薄い部分５２が除去されたレジスト膜をマスクに用いて第２の導電膜３８がエッチングされ、第１の導電膜３７が露出して透過領域１２が形成される。
【００５５】
図５−Ｊに示す工程では、反射領域１１と透過領域１２とが形成されたＴＦＴ基板２に配向膜１４が形成される。
【００５６】
次に、図６−Ａ〜図６−Ｆを用いて、有機樹脂膜４４を無機保護膜４３にコンタクトホールを形成するマスクとして併用する工程を示す。
【００５７】
図６−Ａに示す工程では、ＴＦＴ基板２にトランジスタを構成するゲート電極３１、ゲート絶縁膜３６、半導体層３４、ソース電極３３、ドレイン電極３２、ｎ＋層３５、保持容量線２５、保持容量電極２６、無機保護膜４３を形成した上に、有機樹脂膜４４をスピンコート法等により塗布している。図６−Ａに示す工程では、コンタクトホールを形成されていない無機保護膜４３上に有機樹脂膜４４が塗布されている。
【００５８】
図６−Ｂに示す工程では、露光現像により有機樹脂膜４４にコンタクトホール４６と４７が形成され、その後、有機樹脂膜４４をマスクとして無機保護膜４３がエッチングされて、ソース電極３３の上にコンタクトホール４６と保持容量電極２６の上にコンタクトホール４７とが形成される。
【００５９】
このとき、透過領域１２に示すように、有機樹脂膜４４によりマスクされていない部分は、エッチングにより無機保護膜４３が除去されることになる。
【００６０】
図６−Ｃに示す工程では、パターニングされた有機樹脂膜４４の上に第１の導電膜３７と第２の導電膜３８とが連続して成膜される。図５−Ｅで示す工程で説明したように、第１の導電膜３７は透明導電膜で、第２の導電膜３８は金属膜で形成することが可能である。
【００６１】
図６−Ｄで示す工程では、ハーフ露光により厚さが異なるレジスト膜を第１の導電膜３７と第２の導電膜３８の上に形成する。図５−Ｆで示す工程で説明したように、レジスト膜５０には、ハーフ露光により、膜厚が厚い部分５１と膜厚が薄い部分５２とが設けられている。
【００６２】
図６−Ｆで示す工程では、レジスト膜５０を用いて第１の導電膜３７と第２の導電膜３８とをエッチングしその後、膜厚が薄いレジスト膜をアッシング等により除去した。
【００６３】
図６−Ｇに示す工程では、アッシング等により厚さが薄い部分５２を除去して、第２の導電膜３８用のマスクを形成して、第２の導電膜３８をエッチングにより除去し、その後配向膜１４を形成している。
【００６４】
次に、図７−Ａ〜図７−Ｅを用いて、図２のＢ−Ｂ線で示すＴＦＴ基板２側の断面部分について製造工程を示す。図７−Ａで示す工程では、ＴＦＴ基板２にゲート絶縁膜３６、ドレイン信号線２２、無機保護膜４３を形成した上に、有機樹脂膜４４をスピンコート法等により塗布している。
【００６５】
図７−Ｂで示す工程では、有機樹脂膜４４を露光現像し、透過領域１２側に凹部と、反射領域１１側に凸部とを形成する。その後、有機樹脂膜４４をマスクとして無機保護膜４３を除去する。この工程において、有機樹脂膜４４が設けられていない透過領域１２にはマスクが無いため、無機保護膜４３が除去される。
【００６６】
図７−Ｃで示す工程では、パターニングされた有機樹脂膜４４の上に第１の導電膜３７と第２の導電膜３８とが成膜される。
【００６７】
図７−Ｄで示す工程では、レジスト膜５５に膜厚が厚い部分５１と膜厚が薄い部分５２とレジスト膜を除去する部分５３とが形成される。膜厚が厚い部分５１は、透過領域１２の周囲に形成されるため、ドレイン線２２に重なるように反射領域１１とが形成されることになる。
【００６８】
図７−Ｅで示す工程では、膜厚の薄い部分５２がアッシング等により除去され、第２の導電膜３８用のマスクが形成され、透明領域１２の第２の導電膜３８が除去される。その後、レジスト膜５０が除去されＴＦＴ基板２が形成される。
【００６９】
次に、図８−Ａ〜図８−Ｈを用いて外部信号入力端子の製造工程を説明する。図８の左側に示した符号６１はゲート信号線２１に電気的に接続するゲート端子である。図８の右側に示した符号６２はドレイン信号線２２に電気的に接続するドレイン端子である。図８−Ａに示す工程では各端子の上に保護膜４３が形成されている。
【００７０】
図８−Bに示す工程では、保護膜４３が形成された各端子の上にスピンコート法等によって有機樹脂膜４４が形成されている。
【００７１】
図８−Cに示す工程では、有機樹脂膜４４が露光現像され各端子上にコンタクトホール６３が形成されている。
【００７２】
図８−Dに示す工程では、有機樹脂膜４４をマスクに使用して、保護膜４３がエッチングされて各端子上の保護膜４３にコンタクトホール６３が形成されている。
【００７３】
図８−Eに示す工程では、有機樹脂膜４４の上からスパッタ法等により、第１の導電膜３７と、第２の導電膜３８が連続して積層される。
【００７４】
図８−Fに示す工程では、各端子上に第１の導電膜３７を残すように、薄いレジスト膜５２が形成される。
【００７５】
図８−Gに示す工程では、第１の導電膜３７と第２の導電膜３８とがエッチングされ、レジスト膜５２で被われた部分を除いて、第１の導電膜３７と第２の導電膜３８とが除去される。
【００７６】
図８−Hに示す工程では、アッシング等により薄いレジスト膜５２が除去され、その後、第２の導電膜３８をエッチングして各端子上に第１の導電膜３７が残るようにしてゲート端子６１とドレイン端子６２とを形成する。
【００７７】
次に、図９−Ａ〜図９−Ｆを用いて、ドレイン端子６２をゲート信号線２１と同じ工程で形成した場合について説明する。図９−Ａにゲート信号線２１と同じ工程で形成した場合のドレイン端子６２を示す。
【００７８】
ドレイン端子６２はゲート絶縁膜３６に周囲を被われており、ドレイン信号線２２とはゲート絶縁膜３６に形成されたスルーホール４９を介して電気的に接続されている。
【００７９】
図９−Bに示す工程では、ドレイン端子６２の上から保護膜４３と有機樹脂膜４４とが積層され、その後、ドレイン端子上の保護膜４３と有機樹脂膜４４とは除去される。
【００８０】
図９−Cに示す工程では、有機樹脂膜４４の上から第１の導電膜３７と第２の導電膜３８とが積層される。ドレイン端子６２の上面はゲート絶縁膜３６が除去されており、ドレイン端子６２と
図９−Cに示す工程では、有機樹脂膜４４の上から第１の導電膜３７と第２の導電膜３８とは電気的に接続される。
【００８１】
図９−Dに示す工程では、ドレイン端子６２の上に薄いレジスト膜５２が形成されている。
【００８２】
図９−Eに示す工程では、エッチングによりレジスト膜５０が形成されていない部分の第１の導電膜３７と第２の導電膜３８とが除去されている。
【００８３】
図９−Fに示す工程では、薄いレジスト膜５２がアッシングにより除去され、その後、第２の導電膜３８が除去され、第１の導電膜３７が残されて、ドレイン端子６２が形成される。
【００８４】
次に、図１０−Ａに示すように、レジスト膜５０に第２の導電膜５２を除去する目的のパターンを形成し、第２の導電膜５２を除去した後に、第３の導電膜３９を積層したＴＦＴ基板２の構成を示す。図１０に示すＴＦＴ基板２では、反射領域１１、透過領域１２共に画素電極として第３の導電膜３９が形成されており、反射領域１１、透過領域１２で画素電極の材質が均一なものとすることができる。
【００８５】
また、図１０−Ｂに示すように、第２の導電膜３８の周囲を第３の導電膜３９で覆うことが可能であり、第２の導電膜３８が腐食しやすい材質の場合には、第３の導電膜３９を腐食しにくい材質とすることで、信頼性を向上することができる。
【００８６】
次に、図１１−Ａ〜図１１−Ｉを用いて、半導体層にポリシリコンを用いた液晶表示装置の製造方法について説明する。図１１−Ａに示した工程では、ＴＦＴ基板２に第１下地膜４１と第２下地膜４２が形成された上に、半導体層３４を形成し、その後、半導体層３４に熱アニール等によりエネルギーを加えて結晶を成長させ、不純物をドーピングしたいわゆるポリシリコンを用いたトランジスタが形成されている。半導体層３４の上には、ゲート電極３１、ゲート絶縁膜３６、ソース電極３３、ドレイン電極３２、層間絶縁膜４５が形成されている。また、導電性を持たせた半導体層の一部を保持容量電極２６とし、ゲート電極３１と同層で保持容量線２５を形成している。
【００８７】
図１１−Bに示す工程では上記ポリシリコントランジスタの構成の上に、保護膜４３を形成し、有機樹脂膜４４をスピンコート法等により塗布している。
【００８８】
図１１−Cに示す工程では、露光現像により有機樹脂膜４４にコンタクトホール４６と、透過領域１２には液晶層の厚みのために開口が形成さている。
【００８９】
図１１−Dに示す工程では、有機樹脂膜４４をマスクとして、無機保護膜４３をエッチングしている。このとき、透過領域１２に示すようにコンタクトホール４６以外でも、有機樹脂膜４４によりマスクされていない部分は、エッチングにより無機保護膜４３が除去されることになる。
【００９０】
図１１−Eに示す工程では、パターニングされた有機樹脂膜４４の上に第１の導電膜３７と第２の導電膜３８とが連続して成膜される。第１の導電膜３７は透明導電膜で、第２の導電膜３８はアルミ等の金属膜で形成することが可能である。
【００９１】
図１１−Fで示す工程では、ハーフ露光により厚さが異なるレジスト膜を第１の導電膜３７と第２の導電膜３８の上に形成する。レジスト膜５０は露光量の強弱により、膜厚が厚い部分５１と膜厚が薄い部分５２とが設けられている。
【００９２】
図１１−Gで示す工程では、レジスト膜５０を用いて第１の導電膜３７と第２の導電膜３８とをエッチングしその後、膜厚が薄いレジスト膜をアッシング等により除去している。
【００９３】
図１１−Hに示す工程では、アッシング等により厚さが薄い部分５２を除去して、第２の導電膜３８用のマスクを形成して、第２の導電膜３８をエッチングにより除去している。
【００９４】
図１１−Iに示す工程では、透過領域１２から第２の導電膜３８を除去した後、レジスト膜５０を除去し、配向膜１４を塗布してＴＦＴ基板２を形成している。
【００９５】
次に、図１２にＩＰＳ方式の液晶表示装置の画素部の概略平面図を示す。図１２に示す画素部は、櫛歯電極１９の下に面上に対向電極が形成されたもので、透過領域１２には透明導電膜で対向電極５５が形成され、反射領域１１には金属膜で反射膜５６が形成されている。
【００９６】
図１３−Ａ〜図１３−Ｅを用いて、ポリシリコンを用いたＩＰＳ方式のＴＦＴ基板の製造方法について説明する。図１３では、透過領域１２に形成される透明導電膜を第１の導電膜３７とし、反射領域１１に形成せれる反射膜５６を第２の導電膜３８とする。
【００９７】
図１３−Ａに示した工程では、ＴＦＴ基板２に層間絶縁膜４５が形成され、層間絶縁膜４５の上に第１の導電膜３７と第２の導電膜３８とが積層されている。
【００９８】
図１３−Ｂに示す工程では、ハーフ露光により厚さが異なるレジスト膜を第１の導電膜３７と第２の導電膜３８の上に形成し、エッチングによりレジスト膜５０が形成されていない部分５３の第１の導電膜３７と第２の導電膜３８を除去している。
【００９９】
図１３−Ｃに示す工程では、アッシング等により厚さが薄い部分５２を除去して、第２の導電膜３８用のマスクを形成して、第２の導電膜３８をエッチングにより除去している。
【０１００】
図１３−Ｄに示す工程では、第１の導電膜３７と第２の導電膜３８とをパターニングした上に、無機保護膜４３とレジスト膜５４とを形成し、レジスト膜５４を露光現像し、レジスト膜５４をマスクとして無機保護膜４３をエッチングしてコンタクトホール４６を形成している。
【０１０１】
図１３−Ｅに示す工程では、櫛歯電極１９を無機保護膜４３の上に成膜後、エッチングによりパターニングしている。
【０１０２】
以上、本願発明によれば、反射領域１１と透過領域１２とを備えた液晶表示装置において、透明電極を形成する第１の導電膜３７と反射電極を形成する第２の導電膜とを形成し、レジスト膜５０に厚い膜厚の部分５１と、薄い膜厚の部分５２とを形成し、薄い膜厚の部分５２をアッシングにより除去することで、第２の導電膜３８をエッチングするマスクを形成することで、工程数の増加を抑えることが可能である。また、本願発明によれば、有機樹脂膜４４を無機保護膜４３にコンタクトホールを形成するマスクとして用いることで工程数の省略が可能となる。
【図面の簡単な説明】
【０１０３】
【図１】本発明の実施の形態である液晶表示装置の概略構成を示す平面図である。
【図２】本発明の実施の形態である液晶表示装置の画素部を示す概略平面図である。
【図３】本発明の実施の形態である液晶表示装置の画素部を示す概略断面図である。
【図４】本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線を示す概略断面図である。
【図５−Ａ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す概略断面図である。
【図５−Ｂ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図５‐Ａに続く概略断面図である。
【図５−Ｃ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図５‐Ｂに続く概略断面図である。
【図５−Ｄ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図５‐Ｃに続く概略断面図である。
【図５−Ｅ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図５‐Ｄに続く概略断面図である。
【図５−Ｆ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図５‐Ｅに続く概略断面図である。
【図５−Ｇ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図５‐Ｆに続く概略断面図である。
【図５−Ｈ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図５‐Ｇに続く概略断面図である。
【図５−Ｉ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図５‐Ｈに続く概略断面図である。
【図５−Ｊ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図５‐Ｉに続く概略断面図である。
【図６−Ａ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す概略断面図である。
【図６−Ｂ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図６‐Ａに続く概略断面図である。
【図６−Ｃ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図６‐Ｂに続く概略断面図である。
【図６−Ｄ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図６‐Ｃに続く概略断面図である。
【図６−Ｅ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図６‐Ｄに続く概略断面図である。
【図６−Ｆ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図６‐Ｅに続く概略断面図である。
【図７−Ａ】本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線の製造工程を示す概略断面図である。
【図７−Ｂ】本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線の製造工程を示す７‐Ａに続く概略断面図である。
【図７−Ｃ】本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線の製造工程を示す７‐Ｂに続く概略断面図である。
【図７−Ｄ】本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線の製造工程を示す７‐Ｃに続く概略断面図である。
【図７−Ｅ】本発明の実施の形態である液晶表示装置の画素部及びドレイン信号線の製造工程を示す７‐Ｄに続く概略断面図である。
【図８−Ａ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す概略断面図である。
【図８−Ｂ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図８−Ａに続く概略断面図である。
【図８−Ｃ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図８−Ｂに続く概略断面図である。
【図８−Ｄ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図８−Ｃに続く概略断面図である。
【図８−Ｅ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図８−Ｄに続く概略断面図である。
【図８−Ｆ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図８−Ｅに続く概略断面図である。
【図８−Ｇ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図８−Ｆに続く概略断面図である。
【図８−Ｈ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す図８−Ｇに続く概略断面図である。
【図９−Ａ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す概略断面図である。
【図９−Ｂ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す９‐Ａに続く概略断面図である。
【図９−Ｃ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す９‐Ｂに続く概略断面図である。
【図９−Ｄ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す９‐Ｃに続く概略断面図である。
【図９−Ｅ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す９‐Ｄに続く概略断面図である。
【図９−Ｆ】本発明の実施の形態である液晶表示装置の接続端子部の製造工程を示す９‐Ｅに続く概略断面図である。
【図１０−Ａ】本発明の実施の形態である液晶表示装置の画素部及び接続端子部の概略構成を示す断面図である。
【図１０−Ｂ】本発明の実施の形態である液晶表示装置の画素部及び接続端子部の概略構成を示す図１０‐Ａに続く断面図である。
【図１１−Ａ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す概略断面図である。
【図１１−Ｂ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す１１‐Ａに続く概略断面図である。
【図１１−Ｃ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す１１‐Ｂに続く概略断面図である。
【図１１−Ｄ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す１１‐Ｃに続く概略断面図である。
【図１１−Ｅ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す１１‐Ｄに続く概略断面図である。
【図１１−Ｆ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す１１‐Ｅに続く概略断面図である。
【図１１−Ｇ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す１１‐Ｆに続く概略断面図である。
【図１１−Ｈ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す１１‐Ｇに続く概略断面図である。
【図１１−Ｉ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す１１‐Ｈに続く概略断面図である。
【図１２】本発明の実施の形態である液晶表示装置の画素部の構成示す概略平面図である。
【図１３−Ａ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す概略断面図である。
【図１３−Ｂ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図１３‐Ａに続く概略断面図である。
【図１３−Ｃ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図１３‐Ｂに続く概略断面図である。
【図１３−Ｄ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図１３‐Ｃに続く概略断面図である。
【図１３−Ｅ】本発明の実施の形態である液晶表示装置の画素部の製造工程を示す図１３‐Ｄに続く概略断面図である。
【符号の説明】
【０１０４】
１…液晶パネル、２…ＴＦＴ基板、３…ＣＦ基板、４…液晶層、５…駆動回路、８…画素部、９…表示領域、１１…反射領域、１２…透過領域、１３…保持容量部、１４…配向膜、１５…対向電極、１８…配向膜、１９…櫛歯電極、２１…ゲート配線（走査信号線）、２２…映像信号線、２５…保持容量線、２６…保持容量電極、３１…ゲート電極、３２…ドレイン電極、３３…ソース電極、３４…半導体層、３５…ｎ＋層、３６…ゲート絶縁膜、３７…第１の導電膜（透明導電膜）、３８…第２の導電膜（金属膜）、３９…第３の導電膜、４１…第１下地膜、４２…第２下地膜、４３…無機保護膜、４４…有機樹脂膜、４５…層間絶縁膜、４６…コンタクトホール、４７…コンタクトホール、４８…凹凸部、４９…コンタクトホール、５０…レジスト膜、５１…レジスト膜の膜厚が厚い部分、５２…レジスト膜の膜厚が薄い部分、５３…レジスト膜が除去された部分、６１…ゲート端子、６２…ドレイン端子、６３…スルーホール、１５０…カラーフィルタ、
【図１】
2007218999.tif 000003
【図２】
2007218999.tif 000004
【図３】
2007218999.tif 000005
【図４】
2007218999.tif 000006
【図５−Ａ】
2007218999.tif 000007
【図５−Ｂ】
2007218999.tif 000008
【図５−Ｃ】
2007218999.tif 000009
【図５−Ｄ】
2007218999.tif 000010
【図５−Ｅ】
2007218999.tif 000011
【図５−Ｆ】
2007218999.tif 000012
【図５−Ｇ】
2007218999.tif 000013
【図５−Ｈ】
2007218999.tif 000014
【図５−Ｉ】
2007218999.tif 000015
【図５−Ｊ】
2007218999.tif 000016
【図６−Ａ】
2007218999.tif 000017
【図６−Ｂ】
2007218999.tif 000018
【図６−Ｃ】
2007218999.tif 000019
【図６−Ｄ】
2007218999.tif 000020
【図６−Ｅ】
2007218999.tif 000021
【図６−Ｆ】
2007218999.tif 000022
【図７−Ａ】
2007218999.tif 000023
【図７−Ｂ】
2007218999.tif 000024
【図７−Ｃ】
2007218999.tif 000025
【図７−Ｄ】
2007218999.tif 000026
【図７−Ｅ】
2007218999.tif 000027
【図８−Ａ】
2007218999.tif 000028
【図８−Ｂ】
2007218999.tif 000029
【図８−Ｃ】
2007218999.tif 000030
【図８−Ｄ】
2007218999.tif 000031
【図８−Ｅ】
2007218999.tif 000032
【図８−Ｆ】
2007218999.tif 000033
【図８−Ｇ】
2007218999.tif 000034
【図８−Ｈ】
2007218999.tif 000035
【図９−Ａ】
2007218999.tif 000036
【図９−Ｂ】
2007218999.tif 000037
【図９−Ｃ】
2007218999.tif 000038
【図９−Ｄ】
2007218999.tif 000039
【図９−Ｅ】
2007218999.tif 000040
【図９−Ｆ】
2007218999.tif 000041
【図１０−Ａ】
2007218999.tif 000042
【図１０−Ｂ】
2007218999.tif 000043
【図１１−Ａ】
2007218999.tif 000044
【図１１−Ｂ】
2007218999.tif 000045
【図１１−Ｃ】
2007218999.tif 000046
【図１１−Ｄ】
2007218999.tif 000047
【図１１−Ｅ】
2007218999.tif 000048
【図１１−Ｆ】
2007218999.tif 000049
【図１１−Ｇ】
2007218999.tif 000050
【図１１−Ｈ】
2007218999.tif 000051
【図１１−Ｉ】
2007218999.tif 000052
【図１２】
2007218999.tif 000053
【図１３−Ａ】
2007218999.tif 000054
【図１３−Ｂ】
2007218999.tif 000055
【図１３−Ｃ】
2007218999.tif 000056
【図１３−Ｄ】
2007218999.tif 000057
【図１３−Ｅ】
2007218999.tif 000058