(57)【要約】【課題】耐高電圧特性及び良好な歪み特性を有するスイッチ回路を提供する。【解決手段】入力端子１に一端が接続された不平衡線路の他端と出力端子２ａ、２ｂとの間に接続された平衡線路と、不平衡線路の他端と出力端子３ａ、３ｂとの間に接続された平衡線路とを備え、各平衡線路は、複数の４分の１波長伝送線路が縦続接続され、かつインピーダンスを制御可能な複数のＦＥＴが伝送線路の相互接続点毎に平衡線路を構成する１組の伝送線路対間に接続されるようにして、各平衡線路において信号の電力が１対の伝送線路の双方に分配され入力される電力が半分になることで、大電力の高周波信号が入力されてもＦＥＴがオフ状態であるときに直流的に電流が流れることを防止できるようにする。【選択図】図１
2007104021.tif 000002
【特許請求の範囲】
【請求項１】
一端が入力端子に接続された不平衡線路と、
上記不平衡線路の他端と第１の出力端子との間に接続された第１の平衡線路と、
上記不平衡線路の上記他端と第２の出力端子との間に接続された第２の平衡線路とを備え、
上記第１及び第２の平衡線路のそれぞれは、
縦続接続された複数の４分の１波長伝送線路と、
上記縦続接続された４分の１波長伝送線路の相互接続点毎に上記平衡線路を構成する１組の伝送線路対間に接続され、外部よりインピーダンスを制御可能な複数の被制御回路とを有することを特徴とするスイッチ回路。
【請求項２】
上記被制御回路は、制御電極に供給される制御電圧によりインピーダンス制御されるトランジスタ素子であることを特徴とする請求項１記載のスイッチ回路。
【請求項３】
上記被制御回路は、ゲート電極に制御電圧が供給され、上記１組の伝送線路対の一方の伝送線路にドレイン電極が接続されるとともに他方の伝送線路にソース電極が接続された電界効果トランジスタであることを特徴とする請求項１記載のスイッチ回路。
【請求項４】
上記トランジスタ素子は、ＨＥＭＴ（high electron mobility transistor）であることを特徴とする請求項２記載のスイッチ回路。
【請求項５】
上記トランジスタ素子は、ＨＢＴ（hetero-junction bipolar transistor）であることを特徴とする請求項２記載のスイッチ回路。
【請求項６】
上記被制御回路は、２端子のダイオードと容量とを有し、
上記ダイオードは、上記１組の伝送線路対の一方の伝送線路にカソードが接続され、他方の伝送線路にアノードが上記容量を介して接続されるとともに、上記アノードに制御電圧が供給されることを特徴とする請求項１記載のスイッチ回路。
【請求項７】
上記第１の平衡線路と上記第１の出力端子との間、及び上記第２の平衡線路と上記第２の出力端子との間の少なくとも一方に、平衡・不平衡変換を行う変換回路をさらに備えたことを特徴とする請求項１記載のスイッチ回路。
【請求項８】
中間周波数信号を高周波数信号に変換して増幅しアンテナに対して出力する送信信号処理回路と、
上記アンテナで受信した高周波信号が供給され、当該高周波信号を増幅して中間周波数信号に変換する受信信号処理回路と、
上記送信信号処理回路又は上記受信信号処理回路を選択的に上記アンテナに対して信号を伝送可能なように接続するスイッチ回路とを備え、
上記スイッチ回路は、一端が上記アンテナに接続された不平衡線路と、
上記不平衡線路の他端と上記送信信号処理回路との間に接続された第１の平衡線路と、
上記不平衡線路の上記他端と上記受信信号処理回路との間に接続された第２の平衡線路とを備え、
上記第１及び第２の平衡線路のそれぞれは、
縦続接続された複数の４分の１波長伝送線路と、
上記縦続接続された４分の１波長伝送線路の相互接続点毎に上記平衡線路を構成する１組の伝送線路対間に接続され、外部よりインピーダンスを制御可能な複数の被制御回路とを有することを特徴とする集積回路。
【請求項９】
請求項２記載のスイッチ回路の上記トランジスタ素子を集積した半導体チップと、当該スイッチ回路の上記伝送線路を集積した誘電体基板とを備えることを特徴とする集積回路。
【請求項１０】
請求項２記載のスイッチ回路の上記トランジスタ素子と上記伝送線路を同一の半導体基板上に集積したことを特徴とする集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ回路及び集積回路に関し、特に、高周波帯域で用いられる高周波スイッチ回路に用いて好適なものである。
【背景技術】
【０００２】
近年、高度情報化社会の到来に伴って、高周波無線通信技術を用いた無線ＬＡＮ、携帯電話などの通信システムが実用化されるに至っている。そのような通信システムを構成するにあたって高性能なマイクロ波コンポーネンツに対する需要が高まっている。例えば、無線ＬＡＮによる通信システムを低コストで実現するために送信器と受信器とを一体化したモジュールの開発が進められているが、大きな電力を取り扱うことができるＳＰＤＴ（Single Pole Dual Throw：単極双投）スイッチの実現が待たれている。また、第３世代携帯電話の基地局に用いられるＤＵＰＬＥＸＥＲ（送受共用器）にような極めて大きな出力を持つ高周波信号を取り扱う装置については、高耐圧かつ低損失なスイッチ素子が求められている。
【０００３】
従来、そのようなスイッチにはＭＥＭＳ（Micro Electro Mechanical Systems）などの機械的なスイッチが使用されてきた。しかし、機械的なスイッチは磨耗するため、信頼性やコスト等を考慮すると、機械的なスイッチから高い耐圧を有する半導体素子を用いたスイッチ回路に移行していくものと考えられる。近年、これらアプリケーションの要求に応えるため、ＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）を用いたＨＥＭＴ（high electron mobility transistor：高電子移動度トランジスタ）などの耐高電圧特性に優れた半導体素子の開発が進められている。また、同時にマイクロ波帯などの高い周波数で動作し、無線ＬＡＮ、携帯電話などの無線通信システムで使用できるような低歪みの半導体素子を用いた高周波スイッチ回路の開発も進められている。
【０００４】
例えば、高い周波数帯で使用されるスイッチ回路としては、４分の１波長の伝送線路を縦続接続し、それらの接点にＦＥＴ（field effect transistor：電界効果トランジスタ）を並列接続する構成を各経路に使用したインピーダンス変成型スイッチ回路が知られている（例えば、非特許文献１参照。）。また、平衡・不平衡変換機能を有するスイッチ回路が提案されている（例えば、特許文献１、２参照。）。
【０００５】
高周波スイッチ回路は、無線ＬＡＮ、携帯電話などのアプリケーションの要求に応えるために良好な歪み特性が要求される。しかし、従来の高周波スイッチ回路において、十分低い歪み特性を得ることは困難であった。
【０００６】
図１０は、従来の高周波スイッチ回路の回路構成を示す図である。高周波スイッチ回路１００は、入力端子（ＩＮ）１から２つの経路に分岐し、送信側出力端子（ＴＸＯＵＴ）２及び受信側出力端子（ＲＸＯＵＴ）３に接続される。送信側経路（入力端子１−送信側出力端子２間の経路）においては、４分の１波長（λ／４）の線路長を有する伝送線路４ａ、４ｂが入力端子１と送信側出力端子２の間に縦続接続（直列に接続）され、それらの接点にＦＥＴ５ａ、５ｂが並列接続されている。同様に、受信側経路（入力端子１−受信側出力端子３間の経路）においては、４分の１波長の線路長を有する伝送線路４ｃ、４ｄが入力端子１と受信側出力端子３の間に縦続接続され、それらの接点にＦＥＴ５ｃ、５ｄが並列接続されている。
【０００７】
ＦＥＴ５ａ〜５ｄは、スイッチとして機能し、高周波スイッチ回路１００において経路の切替制御を行うために設けられている。ＦＥＴ５ａ、５ｂのドレイン端子は、伝送線路４ａと４ｂの相互接続点、伝送線路４ｂと送信側出力端子２の相互接続点にそれぞれ接続されている。ＦＥＴ５ｃ、５ｄのドレイン端子は、伝送線路４ｃと４ｄの相互接続点、伝送線路４ｄと受信側出力端子３の相互接続点にそれぞれ接続されている。また、ＦＥＴ５ａ〜５ｄのソース端子はそれぞれ接地され、ＦＥＴ５ａ〜５ｄのゲート端子はそれぞれ制御端子（ＣＯＮＴ）６ａ〜６ｄに接続されている。制御端子６ａ〜６ｄから制御電圧をＦＥＴ５ａ〜５ｄのゲート端子に印加することで、ＦＥＴ５ａ〜５ｄのインピーダンスをそれぞれ変化させ、高周波スイッチ回路１００での経路切替を行う。
【０００８】
図１１は、図１０に示した従来の高周波スイッチ回路１００の送信切替時の等価回路を示す図である。送信切替時には、制御端子６ａ〜６ｄを介して供給される制御電圧によりＦＥＴ５ａ、５ｂがオフされ、ＦＥＴ５ｃ、５ｄがオンされる（使用されているＦＥＴのオフ容量値をＣoffとし、オン抵抗値をＲONとする。）。
【０００９】
このとき、図１１に示したように、受信側経路においては、オン抵抗ＲONは十分小さい値になるように選ばれるため、ノードＮ２１からノードＮ２２を見たときのインピーダンスは大きくなり、高周波信号は受信側出力端子３に到達することができない。一方、送信側経路においては、オフ容量Ｃoffは十分小さい値になるように選ばれるため、ノードＮ１１からグランドを見たときのインピーダンスは大きくなり、高周波信号は損失なく送信側出力端子２に到達する。
【００１０】
図１２は、従来技術において一般的に使用されるＦＥＴの模式的な断面図を示す図である。図１２において、１２０は基板（例えばＩｎＰ）、１２１はバッファ層、１２２は（高純度）チャネル層、１２３はキャリア供給層である。また、Ｓはソース電極、Ｇはゲート電極、Ｄはドレイン電極である。ここで、マイクロ波以上の高い周波数でトランジスタを使用するためには、オン抵抗ＲONを小さくするため、ソース電極Ｓとゲート電極Ｇとの間の距離Ｌsg、及びゲート電極Ｇとドレイン電極Ｄとの間の距離Ｌgdを十分短くする必要がある。
【００１１】
しかし、距離Ｌsg及びＬgdをそれぞれ短くすると、トランジスタのブレークダウン電圧が小さくなり、以下のような問題が生じる。図１３は、図１０に示した高周波スイッチ回路１００において、ＦＥＴ５ａがオフ状態であるときに大電力の高周波信号が送信側出力端子２から供給されてきた場合のＦＥＴ５ａのゲート−ドレイン（ＧＤ）間電圧Ｖｇｄの変動と、それに伴うＦＥＴ５ａよりノードＮ１１に流れる電流ＩN11との関係を示す図である。
【００１２】
距離Ｌsg及びＬgdがそれぞれ短いとＦＥＴのブレークダウン電圧Ｖｂｒが小さいために、制御端子を介してゲート端子に供給する制御電圧ＶCONTを大きくすることができない。そのため、図１３に示したように、大電力の高周波信号入力時には、ＦＥＴ５ａのＧＤ間電圧Ｖｇｄが正側にふれてしまい（図１３に示す破線部１３０）、ＦＥＴ５ａのドレイン−ソース（ＤＳ）間に電流が流れてしまう。
【００１３】
すなわち、図１０に示したような高周波スイッチ回路１００において、ＦＥＴはオフ状態にしているときには直流的には電流が流れないことが望ましいが、大電力の高周波信号入力時には直流的な電流が流れてしまう。これは高周波スイッチ回路の歪み特性を大幅に悪化させるため、従来の高周波スイッチ回路においては良好な歪み特性を得ることができなかった。
【００１４】
【特許文献１】特開２００３−１４３０３３号公報
【特許文献２】特開２００３−１４２９３１号公報
【非特許文献１】Y.Ayasli, R.A.Pucel, J.L.Vorhaus, and W.Fabian, "A monolithic X-band single-pole, double-throw bi-directional GaAs FET switch", Proc.IEEE GaAs IC Symp., paper no.21,1980
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、耐高電圧特性及び良好な歪み特性を有するスイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明のスイッチ回路は、入力端子に一端が接続された不平衡線路の他端と第１の出力端子との間に接続された第１の平衡線路と、上記不平衡線路の他端と第２の出力端子との間に接続された第２の平衡線路とを備える。各平衡線路は、複数の４分の１波長伝送線路が縦続接続され、かつインピーダンスを制御可能な複数の被制御回路が伝送線路の相互接続点毎に平衡線路を構成する１組の伝送線路対間に接続される。
上記構成によれば、各平衡線路では、従来のように不平衡線路を用いた場合と比較して、信号の電力が１対の伝送線路の双方に分配され、入力される電力が正味半分になる。
【発明の効果】
【００１７】
本発明によれば、各平衡線路においては従来のように不平衡線路を用いた場合と比較して入力される電力が半分になるので、大電力の高周波信号が入力されても、スイッチ回路のＦＥＴがオフ状態であるときに直流的に電流が流れることを防止し、良好な歪み特性を得ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態を図面に基づいて説明する。
図１は、本発明の実施形態によるスイッチ回路の一例である高周波スイッチ回路の回路構成例を示す図である。本実施形態における高周波スイッチ回路１０は、高周波領域で動作可能なスイッチ回路であり、図１に示すように、平衡伝送線路４ａ、４ａ’、４ｂ、４ｂ’、４ｃ、４ｃ’、４ｄ、及び４ｄ’と電界効果トランジスタ（ＦＥＴ）５ａ、５ｂ、５ｃ、及び５ｄとを有する。
【００１９】
また、高周波スイッチ回路１０は、入力端子（ＩＮ）１と、送信側出力端子（ＴＸＯＵＴ、／ＴＸＯＵＴ）２ａ、２ｂ及び受信側出力端子（ＲＸＯＵＴ、／ＲＸＯＵＴ）３ａ、３ｂとを有する。入力端子１は、不平衡線路を経て、分岐された２つの経路（２つの平衡線路）を介して送信側出力端子２ａ、２ｂ及び受信側出力端子３ａ、３ｂに接続される。一方の経路では、入力端子１は、不平衡線路及び平衡伝送線路４ａ、４ａ’、４ｂ、４ｂ’を介して送信側出力端子２ａ、２ｂに接続される。また、他方の経路では、入力端子１は、不平衡線路及び平衡伝送線路４ｃ、４ｃ’、４ｄ、４ｄ’を介して受信側出力端子３ａ、３ｂに接続される。
【００２０】
具体的には、一方の経路においては、４分の１波長（λ／４）の電気長（線路長）を有する伝送線路４ａ、４ｂが入力端子１（より詳細には入力端子１に一端が接続された不平衡線路）と送信側出力端子２ａの間に縦続接続（直列に接続）され、（λ／４）の電気長を有する伝送線路４ａ’、４ｂ’が送信側出力端子２ｂに対して縦続接続される。伝送線路４ａ、４ａ’、４ｂ、４ｂ’により構成される平衡伝送線路の線路対間にＦＥＴ５ａ、５ｂが接続される。詳細には、ＦＥＴ５ａのドレイン電極は平衡線路対の一方の線路を構成する伝送線路４ａと４ｂの相互接続点に接続され、ＦＥＴ５ｂのドレイン電極は平衡線路の一方の伝送線路４ｂと送信側出力端子２ａとの相互接続点に接続される。ＦＥＴ５ａのソース電極は平衡線路対の他方の線路を構成する伝送線路４ａ’と４ｂ’の相互接続点に接続され、ＦＥＴ５ｂのソース電極は平衡線路の他方の伝送線路４ｂ’と送信側出力端子２ｂとの相互接続点に接続される。また、ＦＥＴ５ａ、５ｂのゲート電極は、制御電圧が供給される制御端子（ＣＯＮＴ）６ａ、６ｂにそれぞれ接続される。
【００２１】
また、他方の経路においては、（λ／４）の電気長を有する伝送線路４ｃ、４ｄが受信側出力端子３ａに対して縦続接続され、（λ／４）の電気長を有する伝送線路４ｃ’、４ｄ’が入力端子１（より詳細には入力端子１に一端が接続された不平衡線路）と受信側出力端子３ｂの間に縦続接続される。伝送線路４ｃ、４ｃ’、４ｄ、４ｄ’により構成される平衡伝送線路の線路対間にＦＥＴ５ｃ、５ｄが接続される。ＦＥＴ５ｃ、５ｄのドレイン電極は、平衡線路対の一方の線路に係る伝送線路４ｃと４ｄの相互接続点、伝送線路４ｄと受信側出力端子３ａとの相互接続点にそれぞれ接続される。ＦＥＴ５ｃ、５ｄのソース電極は、平衡線路対の他方の線路に係る伝送線路４ｃ’と４ｄ’の相互接続点、伝送線路４ｄ’と受信側出力端子３ｂとの相互接続点に接続される。また、ＦＥＴ５ｃ、５ｄのゲート電極は、制御電圧が供給される制御端子（ＣＯＮＴ）６ｃ、６ｄにそれぞれ接続される。
【００２２】
ＦＥＴ５ａ〜５ｄは、高周波スイッチ回路１０において経路の切替制御を行うためスイッチとして機能する。図１に示した高周波スイッチ回路１０は、制御端子６ａ〜６ｄよりＦＥＴ５ａ〜５ｄのゲート電極に印加する制御電圧を制御して、ＦＥＴ５ａ〜５ｄにおけるゲート電圧を基にＦＥＴ５ａ〜５ｄのインピーダンスを切り替えることで、高周波スイッチ回路１０での経路切替を選択することができる。
【００２３】
例えば、図１に示した高周波スイッチ回路１０において送信側経路に切り替えた場合、高周波スイッチ回路１０の等価回路は図２に示される。
すなわち、ＦＥＴ５ａ、５ｂは制御端子６ａ、６ｂを介して供給される制御電圧によりともにオフされ、容量素子（オフ容量値Ｃoff）とみなすことができる。この場合、容量値Ｃoffが十分小さければ、高周波領域においてもノードＮ１１からノードＮ１１’を見たときのインピーダンスは十分大きくなり送信側経路を通過する高周波信号は損失なく入力端子１まで到達する。
【００２４】
また、ＦＥＴ５ｃ、５ｄは制御端子６ｃ、６ｄを介して供給される制御電圧によりともにオンされ、抵抗素子（オン抵抗値ＲON）とみなすことができる。この場合、抵抗値ＲONが十分小さければ、高周波領域においてもノードＮ２１からノードＮ２１’を見たときのインピーダンスは十分小さくなる。ここで、伝送線路４ｃ、４ｃ’の電気長はそれぞれ４分の１波長である。したがって、入力端子１に入力された信号は受信側経路に入る前に反射される。以上のようにして、図１に示した高周波スイッチ回路１０において送信側経路に切り替えた場合には、不平衡・平衡の伝送モードの切替が行われるとともに、すべての信号は送信側回路に送られ伝送される。
なお、同様に図１に示した高周波スイッチ回路１０において送信側経路に切り替えた場合には、ＦＥＴ５ａ、５ｂはオンされて抵抗素子とみなし、ＦＥＴ５ｃ、５ｄはオフされて容量素子とみなすことができるので、不平衡・平衡での伝送モードの切替が行われるとともに、すべての信号は受信側回路により伝送される。
【００２５】
ここで、図１に示した高周波スイッチ回路１０において送信側経路に切り替え、送信側経路を大電力の高周波信号が通過する場合について考える。図１に示した高周波スイッチ回路１０は、図１０に示したような従来の高周波スイッチ回路とは異なり、平衡線路を構成する１対の伝送線路の両側に電力が分配される。したがって、ノードＮ１１における高周波信号による電圧振幅の大きさは、従来と比較して正味半分の大きさになる。
【００２６】
図３は、図１に示した高周波スイッチ回路１０において、ＦＥＴ５ａがオフ状態であるときに大電力の高周波信号が送信側出力端子２ａ、２ｂから供給されてきた場合のＦＥＴ５ａのゲート−ドレイン（ＧＤ）間電圧Ｖｇｄの変動と、それに伴うＦＥＴ５ａよりノードＮ１１に流れる電流ＩN11との関係を示す図である。図３において横軸は電流ＩN11であり、縦軸はＦＥＴ５ａのＧＤ間電圧Ｖｇｄである。
【００２７】
上述したように、本実施形態における高周波スイッチ回路１０では、従来の高周波スイッチ回路とは異なり、ノードＮ１１における電圧振幅の大きさは半分の大きさとなる。そのため、大電力の高周波信号が入力されても、ＦＥＴ５ａのＧＤ間電圧Ｖｇｄが正側にふれてしまうことを抑制することができ、オフ状態にしているときに直流的な電流が流れることを防止することができる。したがって、本実施形態の高周波スイッチ回路１０によれば、高周波スイッチ回路の歪み特性が悪化することを防止し、良好な歪み特性を得ることができる。
【００２８】
本実施形態の高周波スイッチ回路１０によれば、高い周波数帯で使用するために高周波スイッチ回路に使用するＦＥＴのソース電極Ｓとゲート電極Ｇとの間の距離Ｌsg、及びゲート電極Ｇとドレイン電極Ｄとの間の距離Ｌgdをたとえ短くしても、ＦＥＴのＧＤ間電圧Ｖｇｄが正側にふれてしまうことを抑制して良好な歪み特性を得ることができる。
【００２９】
次に、図１に示した本実施形態における高周波スイッチ回路１０の各特性について説明する。
まず、ミリ波帯における通過特性（損失特性）とアイソレーション特性について、図４を参照して説明する。図４においては、本実施形態における高周波スイッチ回路１０の特性と、比較参照するために図１０に示した従来の高周波スイッチ回路１００の特性とを示している。
【００３０】
図４において、横軸は信号の周波数であり、縦軸は損失及びアイソレーションである。また、Ｓ１１及びＳ２１は、本実施形態における高周波スイッチ回路１０の損失特性及びアイソレーション特性をそれぞれ示しており、Ｓ１２及びＳ２２は、従来の高周波スイッチ回路１００の損失特性及びアイソレーション特性をそれぞれ示している。
【００３１】
図４に示されるように、本実施形態における高周波スイッチ回路１０の通過特性（損失特性）及びアイソレーション特性は、従来技術とほぼ同等の性能を有していることが分かる。
【００３２】
次に、大電力の信号を入力した場合の特性について、図５（Ａ）を参照して説明する。図５（Ａ）においても、本実施形態における高周波スイッチ回路１０の特性と、比較参照するために従来の高周波スイッチ回路１００の特性とをそれぞれ示している。
【００３３】
図５（Ａ）において、横軸は信号の入力パワー（入力電力）であり、縦軸は信号の出力パワー（出力電力）及び損失量（出力パワーと入力パワーとの差分）である。また、図５（Ａ）において、ＯＰ１１及びＬ１１は本実施形態における高周波スイッチ回路１０の特性を示しており、ＯＰ１１は入力パワーに応じた出力パワーを示し、Ｌ１１は入力パワーに応じた損失量を示している。同様にＯＰ１２及びＬ１２は従来の高周波スイッチ回路１００の特性を示しており、ＯＰ１２は入力パワーに応じた出力パワーを示し、Ｌ１２は入力パワーに応じた損失量を示している。
【００３４】
図５（Ａ）から分かるように、入力される電力が小さいときには、本実施形態と従来技術との間で通過特性（損失特性）について違いは見つけられないが、電力が大きくなっていくにつれてその違いは顕著になる。大電力の信号が入力された時の利得コンプレッションは、本実施形態の高周波スイッチ回路よりも従来技術の方が大きいことが確認できる。歪み特性を表す指標の１つであるＰｉ１ｄＢ（低電力の信号入力時の損失よりも１ｄＢだけ損失が増える入力パワー）でいえば、本実施形態では従来技術と比較して３ｄＢ改善している。
【００３５】
次に、大電力を入力した場合の高調波特性について、図５（Ｂ）を参照して説明する。図５（Ｂ）においても、本実施形態における高周波スイッチ回路１０の高調波特性と、比較参照するために従来の高周波スイッチ回路１００の高調波特性とをそれぞれ示している。
【００３６】
図５（Ｂ）において、横軸は信号の入力パワー（入力電力）であり、縦軸は信号の出力パワー（出力電力）である。また、図５（Ｂ）において、ＯＰ１１、ＯＰ２１、ＯＰ３１は本実施形態における高周波スイッチ回路１０の高調波特性（それぞれ基本波、２倍高調波、３倍高調波）を示しており、ＯＰ１２、ＯＰ２２、ＯＰ３２は従来の高周波スイッチ回路１００の高調波特性（基本波、２倍高調波、３倍高調波）を示している。なお、基本波の周波数は、６０ＧＨｚである。
図５（Ｂ）から明らかなように、本実施形態における高周波スイッチ回路１０は、２倍高調波、３倍高調波ともに従来と比較して小さくなっていることが確認できる。
【００３７】
図５（Ａ）及び（Ｂ）に示したように、本実施形態における高周波スイッチ回路１０は、大電力の信号入力時の歪み特性が従来技術に比べて改善していることが分かる。
【００３８】
次に、本実施形態における高周波スイッチ回路の他の構成例について説明する。
図６は、本実施形態における高周波スイッチ回路の他の回路構成例を示す図である。この図６において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
【００３９】
図６に示す高周波スイッチ回路２０は、ＦＥＴ５ａ、５ｂ、５ｃ、５ｄに換えてダイオード１１ａ、１１ｂ、１１ｃ、１１ｄを用いた点が図１に示した高周波スイッチ回路１０とは異なる。
【００４０】
具体的には、高周波スイッチ回路２０において、ダイオード１１ａのカソードは平衡線路対の一方の線路に係る伝送線路４ａと４ｂの相互接続点に接続され、アノードは容量１２ａの一方の電極に接続される。容量１２ａの他方の電極は、平衡線路対の他方の線路に係る伝送線路４ａ’と４ｂ’の相互接続点に接続される。また、ダイオード１１ａのアノードと容量１２ａの一方の電極との相互接続点が、抵抗１３ａを介して、制御電圧が供給される制御端子（ＣＯＮＴ）１４ａに接続される。
【００４１】
なお、高周波スイッチ回路２０において、高周波スイッチ回路１０のＦＥＴ５ｂ、５ｃ、５ｄに対応するダイオード１１ｂ、１１ｃ、１１ｄが用いられる部分も、それぞれ１組のダイオード、容量、及び抵抗がダイオード１１ａに係る部分と同様に接続されて構成されるので詳細な説明は省略する。また、動作原理等については、図１に示した高周波スイッチ回路１０と同様であるので説明は省略する。
【００４２】
図７は、本実施形態における高周波スイッチ回路のその他の構成例を示す図である。この図７において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。
【００４３】
図７に示す高周波スイッチ回路３０は、出力側端子をＢＡＬＵＮ（バルン）回路に接続していることが図１に示した高周波スイッチ回路１０とは異なる。図７に示す高周波スイッチ回路３０は、平衡・不平衡変換を行う変換回路であるバルン回路を接続したことで出力側において不平衡の信号を得ることができる。
【００４４】
高周波スイッチ回路３０の送信側経路においては、伝送線路４ｂとＦＥＴ５ｂのドレインとの相互接続点と、伝送線路４ｂ’とＦＥＴ５ｂのソースとの相互接続点との間に（λ／４）の電気長を有する伝送線路２１ａ、２１ｂが直列に接続（縦続接続）される。また、伝送線路４ｂ’と２１ｂの相互接続点が送信側出力端子（ＴＸＯＵＴ）２に接続される。ここで、伝送線路２１ａ、２１ｂの電気長は足し合わせると半波長になるため、平衡伝送線路４ａ、４ａ’、４ｂ、４ｂ’を伝送されてきた信号（平衡信号）は不平衡信号に変換される。
【００４５】
一方、受信側経路においては、伝送線路４ｄ’とＦＥＴ５ｄのソースとの相互接続点と、伝送線路４ｄとＦＥＴ５ｄのドレインとの相互接続点との間に（λ／４）の電気長を有する伝送線路２２ａ、２２ｂが直列に接続される。また、伝送線路４ｄと２２ｂの相互接続点が受信側出力端子（ＲＸＯＵＴ）３に接続される。伝送線路２２ａ、２２ｂの電気長は足し合わせると半波長になるため、平衡伝送線路４ｃ、４ｃ’、４ｄ、４ｄ’を伝送されてきた信号（平衡信号）は不平衡信号に変換される。
【００４６】
なお、高周波スイッチ回路３０の動作原理等については、図１に示した高周波スイッチ回路１０と同様であるのでここでは説明は省略する。
【００４７】
図１、図７に示した本実施形態における高周波スイッチ回路１０、３０に用いるＦＥＴ５ａ〜５ｄとして適用可能なトランジスタの一覧を図８に示している。図８において、例示したトランジスタに付してある記号は、丸、三角、バツの順に適性が低くなるものとする。図８に示すように本実施形態におけるスイッチ回路においては、トランジスタ素子として、ＨＥＭＴ（high electron mobility transistor：高電子移動度トランジスタ）やＨＢＴ（hetero-junction bipolar transistor：ヘテロ接合バイポーラトランジスタ）など適用可能である。
【００４８】
図９は、上述した本実施形態における高周波スイッチ回路を用いて構成したＲＦ（高周波信号）トランシーバー装置の構成例を示す図である。
図９において、８１は高出力電圧制御発振器（ＶＣＯ）、８２はミキサ（アップコンバータ）、８３はドライバ、８４はバンドパスフィルタ（ＢＰＦ）、８５は可変アッテネータ、８６は高出力増幅器（ＡＭＰ）、８７は送受信用アンテナである。また、８８は低雑音増幅器（ＬＮＡ）、８９はバンドパスフィルタ（ＢＰＦ）、９０は可変アッテネータ、９１はミキサ（ダウンコンバータ）、ＳＷ１及びＳＷ２はＳＰＤＴスイッチである。
【００４９】
送信信号入力端子ＳＳより入力される送信ＩＦ信号（中間周波信号）は、スイッチＳＷ１（ＳＰＤＴ１）を介して供給される高出力ＶＣＯ８１の発振信号を基に、アップコンバータ８２にて送信ＲＦ信号（高周波信号）に変換される。アップコンバータ８２から出力された送信ＲＦ信号は、ドライバ８３を介してＢＰＦ８４にてフィルタ処理が施され不要な周波数成分がカットされる。
【００５０】
そして、ＢＰＦ８４から出力された送信ＲＦ信号は、可変減衰器８５にて所定の減衰量で減衰されて出力レベル調整され、さらに高出力増幅器８６にて増幅される。高出力増幅器８６で増幅された送信ＲＦ信号は、スイッチＳＷ２（ＳＰＤＴ２）を介して送受信用アンテナ８７に供給され、送受信用アンテナ８７より送信される。
【００５１】
ここで、送信信号には大きな電力と小さな歪みとが要求されるため、本実施形態における高周波スイッチ回路は、送受信用アンテナ８７の直近に配置されるスイッチＳＷ２（ＳＰＤＴ２）に適用される。なお、さらに本実施形態における高周波スイッチ回路をスイッチＳＷ１（ＳＰＤＴ１）に適用しても良い。
【００５２】
また、送受信用アンテナ８７で受信された受信ＲＦ信号は、スイッチＳＷ２（ＳＰＤＴ２）を介して低雑音増幅器８８に供給され、低雑音増幅器８８にて増幅される。低雑音増幅器８８で増幅された受信ＲＦ信号は、ＢＰＦ８４にてフィルタ処理が施された後、ダウンコンバータ９１に供給される。
ダウンコンバータ９１に供給された受信ＲＦ信号は、高出力ＶＣＯ８１の発振信号に基づくローカル発振信号を基に、ダウンコンバータ９１にて受信ＩＦ信号に変換され、受信信号出力端子ＲＳより出力される。
【００５３】
なお、上述した本実施形態におけるスイッチ回路は、それを構成するＦＥＴ（トランジスタ）と（λ／４）の伝送線路とを同一の半導体基板上にモノリシックに集積したモノリシック集積回路として構成可能である。また、スイッチ回路におけるＦＥＴなどの能動素子を半導体基板上に集積し、伝送線路などの受動素子を誘電体基板上に集積し、能動素子を集積した半導体基板と受動素子を集積した誘電体基板とを実装したハイブリッド集積回路としても構成可能である。
【００５４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００５５】
（付記１）一端が入力端子に接続された不平衡線路と、
上記不平衡線路の他端と第１の出力端子との間に接続された第１の平衡線路と、
上記不平衡線路の上記他端と第２の出力端子との間に接続された第２の平衡線路とを備え、
上記第１及び第２の平衡線路のそれぞれは、
縦続接続された複数の４分の１波長伝送線路と、
上記縦続接続された４分の１波長伝送線路の相互接続点毎に上記平衡線路を構成する１組の伝送線路対間に接続され、外部よりインピーダンスを制御可能な複数の被制御回路とを有することを特徴とするスイッチ回路。
（付記２）上記被制御回路は、制御電極に供給される制御電圧によりインピーダンス制御されるトランジスタ素子であることを特徴とする付記１記載のスイッチ回路。
（付記３）上記被制御回路は、ゲート電極に制御電圧が供給され、上記１組の伝送線路対の一方の伝送線路にドレイン電極が接続されるとともに他方の伝送線路にソース電極が接続された電界効果トランジスタであることを特徴とする付記１記載のスイッチ回路。
（付記４）上記トランジスタ素子は、ＨＥＭＴ（high electron mobility transistor）であることを特徴とする付記２記載のスイッチ回路。
（付記５）上記トランジスタ素子は、ＨＢＴ（hetero-junction bipolar transistor）であることを特徴とする付記２記載のスイッチ回路。
（付記６）上記被制御回路は、上記１組の伝送線路対間に接続された２端子のダイオードを有することを特徴とする付記１記載のスイッチ回路。
（付記７）上記被制御回路は、２端子のダイオードと容量とを有し、
上記ダイオードは、上記１組の伝送線路対の一方の伝送線路にカソードが接続され、他方の伝送線路にアノードが上記容量を介して接続されるとともに、上記アノードに制御電圧が供給されることを特徴とする付記１記載のスイッチ回路。
（付記８）上記第１の平衡線路と上記第１の出力端子との間、及び上記第２の平衡線路と上記第２の出力端子との間の少なくとも一方に、平衡・不平衡変換を行う変換回路をさらに備えたことを特徴とする付記１記載のスイッチ回路。
（付記９）中間周波数信号を高周波数信号に変換して増幅しアンテナに対して出力する送信信号処理回路と、
上記アンテナで受信した高周波信号が供給され、当該高周波信号を増幅して中間周波数信号に変換する受信信号処理回路と、
上記送信信号処理回路又は上記受信信号処理回路を選択的に上記アンテナに対して信号を伝送可能なように接続するスイッチ回路とを備え、
上記スイッチ回路は、一端が上記アンテナに接続された不平衡線路と、
上記不平衡線路の他端と上記送信信号処理回路との間に接続された第１の平衡線路と、
上記不平衡線路の上記他端と上記受信信号処理回路との間に接続された第２の平衡線路とを備え、
上記第１及び第２の平衡線路のそれぞれは、
縦続接続された複数の４分の１波長伝送線路と、
上記縦続接続された４分の１波長伝送線路の相互接続点毎に上記平衡線路を構成する１組の伝送線路対間に接続され、外部よりインピーダンスを制御可能な複数の被制御回路とを有することを特徴とする集積回路。
（付記１０）付記２記載のスイッチ回路の上記トランジスタ素子を集積した半導体チップと、当該スイッチ回路の上記伝送線路を集積した誘電体基板とを備えることを特徴とする集積回路。
（付記１１）付記２記載のスイッチ回路の上記トランジスタ素子と上記伝送線路を同一の半導体基板上に集積したことを特徴とする集積回路。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施形態における高周波スイッチ回路の回路構成例を示す図である。
【図２】図１に示す高周波スイッチ回路の送信切替時における等価回路を示す図である。
【図３】図１に示す高周波スイッチ回路で使用されるトランジスタに与えられる電圧とトランジスタに流れる電流との関係を示す図である。
【図４】本実施形態における高周波スイッチ回路の特性（アイソレーション及び損失）を示す図である。
【図５】本実施形態における高周波スイッチ回路の大電力信号入力時の特性を示す図である。
【図６】本実施形態における高周波スイッチ回路の他の回路構成例を示す図である。
【図７】本実施形態における高周波スイッチ回路の他の回路構成例を示す図である。
【図８】本実施形態における高周波スイッチ回路に適用可能なトランジスタの一例を示す図である。
【図９】本実施形態における高周波スイッチ回路を用いたトランシーバー装置の構成例を示す図である。
【図１０】従来の高周波スイッチ回路の回路構成を示す図である。
【図１１】図１０に示す高周波スイッチ回路の送信切替時における等価回路を示す図である。
【図１２】高周波スイッチ回路で使用されるトランジスタを模式的に示す断面図である。
【図１３】図１０に示す高周波スイッチ回路で使用されるトランジスタに与えられる電圧とトランジスタに流れる電流との関係を示す図である。
【符号の説明】
【００５７】
１０、２０、３０  高周波スイッチ回路
１  入力端子
２ａ、２ｂ  送信側出力端子
３ａ、３ｂ  受信側出力端子
４ａ、４ａ’、４ｂ、４ｂ’、４ｃ、４ｃ’、４ｄ、４ｄ’  伝送線路
５ａ、５ｂ、５ｃ、５ｄ  トランジスタ（ＦＥＴ）
６ａ、６ｂ、６ｃ、６ｄ  制御端子
【図１】
2007104021.tif 000003
【図２】
2007104021.tif 000004
【図３】
2007104021.tif 000005
【図４】
2007104021.tif 000006
【図５】
2007104021.tif 000007
【図６】
2007104021.tif 000008
【図７】
2007104021.tif 000009
【図８】
2007104021.tif 000010
【図９】
2007104021.tif 000011
【図１０】
2007104021.tif 000012
【図１１】
2007104021.tif 000013
【図１２】
2007104021.tif 000014
【図１３】
2007104021.tif 000015