(57)【要約】【課題】ロックアップタイムが短縮でき、かつ回路規模も小さくて済むＰＬＬ周波数シンセサイザを提供する。【解決手段】ＰＬＬ周波数シンセサイザにおいて、ループフィルタ７をノッチ周波数がリファレンス周波数に設定されたツインＴ型ノッチフィルタ７１とツインＴ型ノッチフィルタ７１の後ろに直列接続されたローパスフィルタ７２とで構成すると共に、ツインＴ型ノッチフィルタ７１の一部を構成する抵抗Ｒ２とローパスフィルタ７２の一部を構成する抵抗Ｒ２とを共用にした。【選択図】        図１
2007104145.tif 000002
【特許請求の範囲】
【請求項１】
ＰＬＬ周波数シンセサイザにおいて、ループフィルタをノッチ周波数がリファレンス周波数に設定されたツインＴ型ノッチフィルタと該ツインＴ型ノッチフィルタの後ろに直列接続されたローパスフィルタとで構成すると共に、ツインＴ型ノッチフィルタを構成する一部の抵抗とローパスフィルタを構成する一部の抵抗とを共用することを特徴とするＰＬＬ周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はノッチフィルタを備えたＰＬＬ周波数シンセサイザに関する。
【背景技術】
【０００２】
例えば無線通信機などに使用されるＰＬＬ周波数シンセサイザ１０は、図２に示すように、基準発振器としての温度補償水晶発振器（ＶＣＴＣＸＯ）１から基準周波数（ｆｏｓｃ）の発振出力をリファレンスカウンタ２に供給し、リファレンスカウンタ２にて基準周波数を分周数Ｒ（＝ｆｏｓｃ／ＰＬＬｓｔｅｐ）にて分周してリファレンス周波数ＰＬＬｓｔｅｐを得る。（例えば、特許文献１参照）。
【特許文献１】特開２００２−１５１９６０号公報
【０００３】
リファレンスカウンタ２から出力されるリファレンス出力（周波数ＰＬＬｓｔｅｐ）と後記する分周器４から出力される分周出力（リファレンス周波数ＰＬＬｓｔｅｐ）とは位相周波数検出器３に供給し、位相周波数検出器３にて両入力の位相を比較し、位相周波数検出器３から出力される位相比較出力をループフィルタ７０に供給して、位相比較出力におけるパルス状のリップルを含む出力を平均化して交流成分の少ない直流信号に変換し、ループフィルタ７０の出力を周波数制御電圧として電圧制御発振器８に供給し、電圧制御発振器８からの発振出力（周波数ｆｖｃｏ）を図示しない２逓倍器に供給して２逓倍（２ｆｖｃｏ）し、分周器４に供給して分周数Ｂにて分周することにより比較周波数ＰＬＬｓｔｅｐを得て、位相周波数比較器３に供給する。
【０００４】
一方、ループフィルタ７０は、図３に示すように、抵抗Ｒ１１からＲ１４およびコンデンサＣ１１からＣ１３にて構成したＲＣ回路であるラグ・フィルタおよびラグ・リード・フィルタの組み合わせによるローパスフィルタ７４を含んでおり、位相周波数比較器３の出力に含まれているリファレンス・リークを抑制する役目を担っている。さらに、比較周波数でのリファレンス・リークを抑制するために、抵抗Ｒ１５からＲ１７およびコンデンサＣ１４からＣ１６にて構成したツインＴ型ノッチノッチフィルタ７５をローパスフィルタ７４の後ろに直列接続して、ローパスフィルタ７４とツインＴ型ノッチノッチフィルタ７５とによりループフィルタ７０を構成している。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記した従来のループフィルタを用いたＰＬＬ周波数シンセサイザでは、ツインＴ型ノッチフィルタをローパスフィルタの後ろに接続しているために、リファレンス・リークを抑制しても、ロックアップタイムが長くなるという問題点があった。さらにローパスフィルタとツインＴ型ノッチフィルタとは、別のブロックとして構成しているために、回路規模も大きくなるという問題点もあった。
【０００６】
本発明は、ロックアップタイムが短縮でき、かつ回路規模も小さくて済むＰＬＬ周波数シンセサイザを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明にかかるＰＬＬ周波数シンセサイザは、ＰＬＬ周波数シンセサイザにおいて、ループフィルタをノッチ周波数がリファレンス周波数に設定されたツインＴ型ノッチフィルタと該ツインＴ型ノッチフィルタの後ろに直列接続されたローパスフィルタとで構成すると共に、ツインＴ型ノッチフィルタを構成する一部の抵抗とローパスフィルタを構成する一部の抵抗とを共用することを特徴とする。
【発明の効果】
【０００８】
本発明にかかるＰＬＬ周波数シンセサイザによれば、ループフィルタをノッチ周波数がリファレンス周波数に設定されたツインＴ型ノッチフィルタと該ツインＴ型ノッチフィルタの後ろに直列接続したローパスフィルタとでループフィルタを構成したために、ローパスフィルタの前に接続されたツインＴ型ノッチフィルタによってリファレンス・リークが抑制され、かつツインＴ型ノッチフィルタの後ろに直列接続されたローパスフィルタによってロックアップタイムが短縮される。さらに、ツインＴ型ノッチフィルタを構成する一部の抵抗とローパスフィルタを構成する一部の抵抗とが共用されているために、１ブロックとして構成できて、回路規模が大きくならなくて済む。
【発明を実施するための最良の形態】
【０００９】
以下、本発明にかかるＰＬＬ周波数シンセサイザを実施の一形態によって説明する。
【００１０】
図１はＰＬＬ周波数シンセサイザにおける本発明の実施の一形態にかかるループフィルタの構成を示す回路図であり、図２はＰＬＬ周波数シンセサイザの構成を示すブロック図であって、ループフィルタの構成が従来の場合と異なっている。
【００１１】
本発明の実施の一形態にかかるＰＬＬ周波数シンセサイザにおけるループフィルタ７は、図１に示す如く、抵抗Ｒ１から抵抗Ｒ３およびコンデンサＣ１からＣ３にて構成されてノッチ周波数がリファレンス周波数に設定されたツインＴ型ノッチフィルタ７１と、ツインＴ型ノッチ周波数の後ろに直列接続された、抵抗Ｒ２、抵抗Ｒ４からＲ６およびコンデンサＣ４からＣ６にて構成されたローパスフィルタ７２とからなり、位相周波数検出器３からの出力をツインＴ型ノッチフィルタ７１に供給し、ローパスフィルタ７２の出力を電圧制御発振器８に周波数制御電圧として供給する。
【００１２】
ここで、上記からも明らかなように抵抗Ｒ２はツインＴ型ノッチフィルタ７１の一部の抵抗を構成すると共に、ローパスフィルタ７２の一部の抵抗を構成して、両フィルタに対して共通に用いられている。したがって、ループフィルタ７を構成する抵抗はループフィルタ７０に比較して１本少なくなり、かつ抵抗Ｒ２が共通とされたため、ループフィルタ７は１ブロックとして構成できて、回路規模が大きくならなくて済む。
【００１３】
さらに、位相周波数検出器３の出力におけるリファレンス・リークの抑制はループフィルタ７を構成するツインＴ型ノッチフィルタ７１によって従来の場合と同一に維持され、かつツインＴ型ノッチフィルタの後ろにローパスフィルタ７２が直列接続されているため、ＰＬＬ周波数シンセサイザ１０のロックアップタイムは短縮される。
【００１４】
本発明の実施の一形態によるループフィルタ７を用いたときにおけるＰＬＬ周波数シンセサイザ１０において、例えば比較周波数が１２．５ｋＨｚのときリファレンス・リークはー７３ｄＢｃ以下であり、ロックアップタイムは１９．８ｍｓであった。ちなみに、ＰＬＬ周波数シンセサイザ１０において、図３に示した従来例のループフィルタ７０を用いたときは、比較周波数が１２．５ｋＨｚの時ときリファレンス・リークはー７３ｄＢｃ以下であり、ロックアップタイムは２２．８ｍｓであった。これからも明らかなように、本発明の実施の一形態によるループフィルタ７を用いたときにおけるＰＬＬ周波数シンセサイザ１０おいて、リファレンス・リークの抑制は維持され、かつロックアップタイムが改善される。
【図面の簡単な説明】
【００１５】
【図１】ＰＬＬ周波数シンセサイザにおける本発明の実施の一形態にかかるループフィルタの構成を示す回路図である。
【図２】ＰＬＬ周波数シンセサイザの構成を示すブロック図である。
【図３】ＰＬＬ周波数シンセサイザにおける従来のループフィルタの構成を示す回路図である。
【符号の説明】
【００１６】
１  温度補償水晶発振器
２  リファレンスカウンタ
３  位相周波数検出器
４  分周器
７および７０  ループフィルタ
８  電圧制御発振器
１０  ＰＬＬ周波数シンセサイザ
７１および７５  ツインＴ型ノッチフィルタ
７２および７５  ローパスフィルタ
Ｒ１からＲ６  抵抗
Ｃ１からＣ６  コンデンサ
【図１】
2007104145.tif 000003
【図２】
2007104145.tif 000004
【図３】
2007104145.tif 000005