(57)【要約】【課題】  入力電圧の変動に対する応答性に優れたインバータ回路を提供する。【解決手段】  入力電圧源１に接続されたフルブリッジ回路２にデューティー制御回路３０を設ける。フルブリッジ回路２は、直列に配置された一対のスイッチ２１Ａ，２１Ｂを有する第１のスイッチ回路と、同じく直列に配置された一対のスイッチ２２Ａ，２２Ｂを有する第２のスイッチ回路とを備えている。デューティー制御回路３０に、各スイッチの駆動回路３１Ａ〜３２Ｂ、入力電圧源１の電圧を監視する電圧検出部３３、入力電圧に応じてデューティー比を算出する演算部３４を設ける。このフルブリッジ回路２からの出力をローパスフィルタ５を介して圧電トランス６に出力する。圧電トランス６からの出力電流を電流検出部８で検出し、これを周波数制御部９を介してフルブリッジ回路２にフィードバックすることで、フルブリッジ回路２の動作周波数を制御する。【選択図】図１
2007043866.tif 000002
【特許請求の範囲】
【請求項１】
正電圧と負電圧及び０電圧とからなる矩形波を出力するフルブリッジ回路の入力電圧源にデューティー制御回路を設け、このデューティー制御回路によって入力電圧源の電圧を監視し、入力電圧源の電圧の変動に従って出力されるデューティー制御回路からの制御信号によってフルブリッジ回路からの出力電圧波形のデューティー比を可変とするインバータ回路であって、
前記フルブリッジ回路が、一対のオン・オフ動作するスイッチを有する第１のスイッチ回路と、同じくオン・オフ動作する一対のスイッチを有する第２のスイッチ回路を有し、前記第１のスイッチ回路における一対のスイッチのオン期間がオーバーラップする時間領域で正電圧を出力し、前記第２スイッチ回路における一対のスイッチのオン期間がオーバーラップする時間領域で負電圧を出力し、その他オーバーラップ時間以外の領域で０電圧を出力し、これら第１のスイッチ回路と第２のスイッチ回路のスイッチイング動作を交互に実行すると共に、前記第１と第２のスイッチ回路における一対のスイッチのオン・オフ動作を同じタイミングで実行することにより、出力する矩形波のデューティー比を可変とするものであって、
前記デューティー制御回路が、前記入力電圧源の電圧変動に応じて前記フルブリッジ回路における各スイッチのオーバーラップ時間であるデューティー比を算出する演算部と、この演算部の算出結果に従って各スイッチ回路における一対のスイッチのオン・オフ制御を行う駆動回路を有するものであることを特徴とするインバータ回路。
【請求項２】
前記演算部が、フルブリッジ回路に対する入力電圧の変動にもかかわらず、フルブリッジ回路から出力される矩形波の基本波成分が常に一定となるように、入力電圧の相対値に対するデューティー比を決定するものであることを特徴とする請求項１に記載のインバータ回路。
【請求項３】
前記スイッチ駆動回路が、前記第１と第２のスイッチ回路の１動作周期中において、一対のスイッチのオン期間がオーバーラップする時間を複数回に分割することにより、前記フルブリッジ回路の出力電圧を示す矩形波のデューティーを、複数個に分割された矩形波のデューティーの集合として出力するように各スイッチ回路における一対のスイッチのオン・オフを制御するものであることを特徴とする請求項１に記載のインバータ回路。
【請求項４】
前記スイッチ駆動回路が、フルブリッジ回路の出力波形に含まれる基本波の成分がデューティーと近似して変化するように、前記複数個に分割された各矩形波の分割個数並びに分割された個々の矩形波のデューティーを制御することを特徴とする請求項３に記載のインバータ回路。
【請求項５】
前記演算部が、フルブリッジ回路に対する入力電圧の変動にもかかわらず、フルブリッジ回路から出力される矩形波の基本波成分の変動が一定の範囲内に収まるように、入力電圧の相対値に対するデューティー比を直線的な関係に固定するものであることを特徴とする請求項３または請求項４に記載のインバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パソコンのディスプレイや液晶テレビのバックライト用に適したインバータに関するものであって、特に、入力電圧の変化を吸収して圧電トランスの効率を低下することなく、広範囲の入力電圧に対応可能としたインバータに係る。
【背景技術】
【０００２】
ノートパソコン用などのバックライトインバータは、入力電源がアダプタとバッテリの２系統に対応する必要があるため、その入力電圧の範囲は２倍から３倍程度に変化する。一方、この種のバックライトインバータとして使用されている圧電インバータは、圧電トランスの周波数特性(共振特性)を利用して、駆動周波数を可変とすることにより、その出力電流を制御することができる。従って、入力電圧が変化した場合も、駆動周波数を可変とすることにより、入力変動を吸収して、出力電流を一定に保つことが可能である。
【０００３】
しかしながら、圧電トランスの変換効率は、共振点近傍の特定の領域で効率最大となり、その領域から外れると徐々に変換効率が低下するため、入力電圧が変化すると、それに伴い周波数も変化し、圧電トランスの最高効率を得る周波数範囲から外れてしまい、ひいてはインバータの効率が低下する。従って、圧電トランスを使用したバックライトインバータにおいては、入力電圧の変化を圧電トランスの前段で制御し、一定の電圧を圧電トランスに入力することが必要となる。
【０００４】
このような要請に伴い、特許文献１に示すようなインバータ回路が提案されている。この従来技術は、一対のスイッチを有するフルブリッジ回路(全波ブリッジ回路)のデューティーを制御することでその出力電圧を可変とし、入力電圧が変化しても圧電トランスに印加される電圧を一定に保つものである。この場合、デューティーの制御は、フルブリッジ回路の出力電圧をフィードバックし、基準電圧と比較することにより行っていた。
【特許文献１】特開２００２−２３３１５８号公報
【０００５】
すなわち、図９は、特許文献１の回路の基本的構成を示すブロック図であって、入力電圧源１に接続されたフルブリッジ回路２にデューティー制御回路３を設け、このデューティー制御回路３をフルブリッジ回路２の出力側に設けられた平均値検出部４によって駆動することにより、フルブリッジ回路２からの出力電圧の平均値に応じて出力されるデューティー制御回路３からの制御信号によって、フルブリッジ回路２からの出力電圧を可変とするものである。なお、このフルブリッジ回路２からの出力は、ローパスフィルタ５を介して圧電トランス６に出力され、この圧電トランス６の出力がバックライトなどの負荷７に供給される。また、圧電トランス６からの出力電流を電流検出部８で検出し、これを周波数制御部９を介してフルブリッジ回路２にフィードバックすることで、フルブリッジ回路２の動作周波数を制御している。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、図９のような従来技術においては、出力電圧の平均値をデューティー制御回路３にフィードバックしているため、次のような問題があった。すなわち、フィードバックしている信号が圧電トランスに印加する電圧波形の平均値であるため、一定出力を出すため圧電トランス６の駆動周波数が多少変化することになる。しかし、圧電トランス６は基本波のみを出力するため、理想的には、フィードバックする信号は、圧電トランスに印加する電圧波形の基本波成分の実効値または平均値を制御する必要があるが、従来技術では回路のコスト等から電圧波形そのものの平均値としているためこのような問題が生じる。
【０００７】
また、出力電圧の平均値を検出してフィードバックをかけるため、制御に時間を要する問題もある。特に、最近のノートパソコン用のバックライトインバータにおいては、パソコンを構成するＣＰＵの消費電流の増加に伴い、パソコンの状態によってはその消費電流が急変し、インバータの入力電圧がステップ的に変化し、制御の速度が遅いと、液晶画面にちらつきが発生する問題が発生する。
【０００８】
本発明は前記のような従来技術の問題点を解決するために提案されたものであって、その目的は、フルブリッジ回路からの出力電圧波形そのもののに起因する圧電トランスの駆動周波数の変動と、フィードバックに伴う制御時間の遅れを解消したインバータ回路を提供することである。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、本発明のインバータ回路は、正電圧と負電圧及び０電圧とからなる矩形波を出力するフルブリッジ回路の入力電圧源にデューティー制御回路を設け、このデューティー制御回路によって入力電圧源の電圧を監視し、入力電圧源の出力電圧の変動に従って出力されるデューティー制御回路からの制御信号によってフルブリッジ回路からの出力電圧波形のデューティー比を可変とするインバータ回路であって、前記フルブリッジ回路が、一対のオン・オフ動作するスイッチを有する第１のスイッチ回路と、同じくオン・オフ動作する一対のスイッチを有する第２のスイッチ回路を有し、前記第１のスイッチ回路における一対のスイッチのオン期間がオーバーラップする時間領域で正電圧を出力し、前記第２スイッチ回路における一対のスイッチのオン期間がオーバーラップする時間領域で負電圧を出力し、その他オーバーラップ時間以外の領域で０電圧を出力し、これら第１のスイッチ回路と第２のスイッチ回路のスイッチイング動作を交互に実行すると共に、前記第１と第２のスイッチ回路における一対のスイッチのオン・オフ動作を同じタイミングで実行することにより、出力する矩形波のデューティー比を可変とするものであって、前記デューティー制御回路が、前記入力電圧源の電圧変動に応じて前記フルブリッジ回路における各スイッチのオーバーラップ時間であるデューティー比を算出する演算部と、この演算部の算出結果に従って各スイッチ回路における一対のスイッチのオン・オフ制御を行う駆動回路を有するものであることを特徴とする。
【００１０】
本発明の他の態様は、前記演算部が、フルブリッジ回路に対する入力電圧の変動にもかかわらず、フルブリッジ回路から出力される矩形波の基本波成分が常に一定となるように、入力電圧の相対値に対するデューティー比を決定するものであることを特徴とする。
【００１１】
本発明の他の態様は、前記スイッチ駆動回路が、前記第１と第２のスイッチ回路の１動作周期中において、一対のスイッチのオン期間がオーバーラップする時間を複数回に分割することにより、前記フルブリッジ回路の出力電圧を示す矩形波のデューティーを、複数個に分割された矩形波のデューティーの集合として出力するように各スイッチ回路における一対のスイッチのオン・オフを制御するものであることを特徴とする。
【００１２】
本発明の他の態様は、前記スイッチ駆動回路が、フルブリッジ回路の出力波形に含まれる基本波の成分がデューティーと近似して変化するように、前記複数個に分割された各矩形波の分割個数並びに分割された個々の矩形波のデューティーを制御することを特徴とする。
【００１３】
本発明の他の態様は、前記演算部が、フルブリッジ回路に対する入力電圧の変動にもかかわらず、フルブリッジ回路から出力される矩形波の基本波成分の変動が一定の範囲内に収まるように、入力電圧の相対値に対するデューティー比を直線的な関係に固定するものであることを特徴とする。
【発明の効果】
【００１４】
本発明のインバータ回路では、フルブリッジ回路をその入力電圧により決まるデューティーに基づいて駆動するので、従来技術のようにフルブリッジ回路をその出力電圧波形の平均値によって制御する必要がなくなり、圧電トランスに印加する電圧の実効値を一定にすることが可能になる。また、本発明のインバータ回路では、フルブリッジ回路の出力電圧の平均値に基づいて制御する従来技術のようなフィードバックのための時間が不要となり、制御速度が向上する。
【発明を実施するための最良の形態】
【００１５】
（１）第１実施形態
図１は、本発明の第１実施形態を示すブロック図であって、前記図９に示す従来技術と同一の部分については、同一の符号を付し、説明は省略する。
【００１６】
この第１実施形態においては、フルブリッジ回路２の入力電圧源１にデューティー制御回路３０を設け、このデューティー制御回路３０によって入力電圧源１の電圧を監視し、入力電圧源１の出力電圧の変動に従ったデューティー制御回路３０からの制御信号によってフルブリッジ回路２からの出力電圧を可変とする。
【００１７】
前記フルブリッジ回路２は、直列に配置された一対のスイッチ２１Ａ，２１Ｂを有する第１のスイッチ回路と、同じく直列に配置された一対のスイッチ２２Ａ，２２Ｂを有する第２のスイッチ回路とを備えており、第１と第２のスイッチ回路が前記入力電圧源１に対して交互に導通するように並列に接続され、第１のスイッチ回路の導通時には正電圧を出力し、第２のスイッチ回路の導通時には負電圧を負荷７側に出力し、第１のスイッチの２１Ａ（２１Ｂでもよい）と第２のスイッチの２２Ａ（第１のスイッチの２１Ｂがオンしているときは、２２Ｂ）がオンする前記オーバーラップ時間以外の領域で０電圧を出力するように構成されている。
【００１８】
前記デューティー制御回路３０には、前記各スイッチ回路における一対のスイッチ２１Ａ，２１Ｂまたは２２Ａ，２２Ｂのオン・オフ状態を制御する駆動回路３１Ａ，３１Ｂまたは３２Ａ，３２Ｂと、前記デューティー制御回路３０に設けられた入力電圧源１の出力電圧検出部３３及びこの電圧検出部３３によって検出された出力電圧値に基づいてデューティー比を算出する演算部３４が設けられている。
【００１９】
前記駆動回路３１Ａ，３１Ｂまたは３２Ａ，３２Ｂは、前記演算部３４からの指令に従い、前記各スイッチ回路における一対のスイッチ２１Ａと２１Ｂまたは２２Ａと２２Ｂのオン状態がオーバーラップする期間を調整する。この場合、各駆動回路３１Ａ〜３２Ｂは、単に第１と第２のスイッチ回路におけるデューティー比が等しくなるだけでなく、各スイッチ回路の導通期間内におけるオン・オフ動作が同じタイミングで実行されるように、各スイッチを制御する。
【００２０】
前記演算部３４においては、図２に示す通り、フルブリッジ回路２から出力される矩形波の基本波成分が一定となるように、入力電圧の相対値に対するデューティー比を決定する。すなわち、本実施形態のインバータ回路において駆動する圧電トランス６の駆動周波数はフルブリッジ回路２の出力電圧波形の基本波成分によって左右されるため、前記演算部３４において、出力電圧波形の基本波成分をどのデューティー比においても一定とするように、電圧検出部３３から得られた入力電圧値に基づいてデューティー比を算出することで、フルブリッジ回路３０から出力される電圧値が変動しても圧電トランス６の駆動周波数を一定値に保つようにする。
【００２１】
この演算部３４の動作を、入力電圧が10vから20vに変化する回路を例にとって説明する。図３は、入力電圧Eを10v、フルブリッジ回路からの出力波形の周期をＴ（２πラジアン）、周期Ｔにおける一対のスイッチのオン状態がオーバーラップしない期間（非オーバーラップ時間）をφ＝０ラジアン（デューティー１００％）とした場合のフルブリッジ回路の出力波形である。この出力波形の基本波の成分ＬｖＦ１の値は、フーリエ展開の通常の計算から、９．０１ｖとなる。
【００２２】
このとき、基本周波数F1は、
F1=1/T、
基本波の成分LvF1は、
LvF1=(E/√2)×(4/π)×COSφ
=(10/√2)×(4/π)
=9.01ｖ
矩形波のdutyは、
duty=100%
一対のスイッチの非オーバーラップ時間φは、
φ=0
である。
【００２３】
図３のような出力波形を有するフルブリッジ回路において、入力電圧が20vになった状態においても、10vの場合と同様な基本波の成分LvF1の値を9.01vに維持しようとすると、図４に示すようにそのon-dutyは、約33%となる。
【００２４】
すなわち、前記の式において、LvF1=9.01、E=20として、スイッチの投入時間φを求めると、
LvF1=(E/√2)×(4/π)×cosφ
=(20/√2)×(4/π)×cos(1.047)
=9.01ｖ
より、φ=1.05が得られ、これから矩形波のdutyは、duty=約33%であることが分かる。
【００２５】
従って、一対のスイッチを交互にオン・オフする本実施形態のフルブリッジ回路２にあっては、入力電圧が10vから20vまで変化する場合に、出力の基本波成分を一定に保つためには、入力10vのとき、100%dutyとすると、入力20vのときは、33%までdutyを絞る必要がある。そこで、前記演算部３４は入力電圧の変動に応じてこのような演算を行い、フルブリッジ回路２からの出力電圧の基本波成分が一定となるように、各スイッチ回路におけるデューティー比を演算し、その演算結果に従って、駆動回路３１Ａ，３１Ｂまたは３２Ａ，３２Ｂが各スイッチ回路の一対のスイッチ２１Ａと２１Ｂまたは２２Ａと２２Ｂのオン・オフ制御を行う。
【００２６】
このような構成を有する本実施形態によれば、入力電圧源１からフルブリッジ回路２に入力される電圧値に基づいて、フルブリッジ回路２を構成する第１と第２のスイッチ回路のデューティー比が決定されることになる。その結果、フルブリッジ回路からの出力電圧の平均値をフィードバックしてデューティー比を制御していた従来技術に比較して、平均値の検出やフィードバックに要する時間が不要となり、入力電圧の変動に即応した急速なデューティー比の制御が可能となる。
【００２７】
また、前記のように、本実施形態では、入力電圧の変動にもかかわらずフルブリッジ回路３０から出力される矩形波の基本波成分が常に一定となるように、入力電圧の相対値に対するデューティー比を決定しているので、圧電トランスの駆動周波数を一定の範囲内に抑えることができる。
【００２８】
（２）第２実施形態
前記のような第１実施形態によれば、出力電圧の平均値などをフィードバックする従来技術に比較して入力電圧の変動に対して迅速に対応できるという利点を有する反面、デューティー制御回路３の構成を単純化しようとすると、別の問題が生じる。すなわち、第１実施形態においては、図２に示すような曲線的なグラフに表されるような関係で、入力電圧に対するデューティー比を決定しているが、このような演算を行うためには演算部３４の回路構成が複雑化する。そのため、単純な構成の回路で入力電圧に対するデューティー比の関係を固定するには、図５のように入力電圧とデューティーとの関係を直線で結ぶのが一般的である。しかし、第１実施形態のように、フルブリッジ回路２として、その一周期内に一つのオーバーラップ期間を有するように一対のスイッチをオン・オフするタイプの回路では、入力電圧の変化領域全域にわたって適正な出力電圧を得ることができない。
【００２９】
そこで、図５のように入力電圧とデューティーとの関係を直線で結ぶ回路を構成して、入力電圧を圧縮し、基本波成分LvF1の値を安定化しようと試みたと仮定すると、入力10vのときは、LvF1=9.01v、また入力20vのときも、LvF1=9.01vとなり、所定の効果を発揮することができる。しかし、入力11vのときのLvF1の値は、次の計算から分かるように、9.01vから外れてしまう。
【００３０】
すなわち、入力11vのとき、図５からduty=93.4％位になり、このdutyから得られるスイッチ非オーバーラップ時間φ=0.1036となるが、このときの基本波成分LvF1の値を計算すると、
LvF1=(E/√2)×(4/π)×cosφ
=(11/√2)×(4/π)×cos(0.1036)
=9.86ｖ
となり、入力電圧が10%upに対して、LvF1の値は9.86vとなり、9.01vに対して9.4%上昇してしまい、入力電圧の圧縮回路がほとんど効果を現さない。
【００３１】
以上のように、前記第１実施形態のフルブリッジ回路において、duty対入力電圧の関係を直線的に結んだ構成にすると、入力電圧の変動に対して適切な出力電圧を得ることができなくなる。第２実施形態は、duty対入力電圧の関係を直線的に結んだ構成のフルブリッジ回路においても、入力電圧の変動に対しても出力電圧の変動を圧縮することができるインバータ回路を提供するものである。
【００３２】
すなわち、第２実施形態のインバータ回路は、前記フルブリッジ回路２から出力される矩形波が、そのスイッチの１動作周期内において複数個に分割された矩形波の集合として出力されるように、前記駆動回路３１Ａ，３１Ｂまたは３２Ａ，３２Ｂが各スイッチ２１Ａと２１Ｂまたは２２Ａと２２Ｂをオン・オフ制御するものである。また、前記演算部３４が、フルブリッジ回路に対する入力電圧の変動にもかかわらず、フルブリッジ回路から出力される矩形波の基本波成分の変動が一定の範囲内に収まるように、入力電圧の相対値に対するデューティー比を直線的な関係に固定するものである。
【００３３】
すなわち、前記駆動回路３１Ａ，３１Ｂまたは３２Ａ，３２Ｂは、図６に示すように、各スイッチ回路において、一対のスイッチスイッチ２１Ａと２１Ｂまたは２２Ａと２２Ｂを、その動作時間の始点よりφ時間経過後にそのオン期間をオーバーラップさせ、(π-4φ)/2時間経過後にオーバーラップを解除し、その2φ時間経過後に再びオーバーラップさせ、さらに(π-4φ)/2時間経過後にオーバーラップを解除させ、さらにφ時間オーバーラップを解除することによって、複数のデューティーによって矩形波の１周期内に入力電圧の変動に対応したデューティー比を得るように構成されている。
【００３４】
この場合、本実施形態では、一対のスイッチの非オーバーラップ時間φは、次のようにして決定されている。入力電圧Eが20vになった場合で基本波の成分LvF1の値を9.01vに維持し、入力電圧11vの時の基本波の成分LvF1の値も9.01vに近づけるため、まず、入力電圧E=20における基本波成分LvF1=9.01から前記図６におけるφの値を逆算し、得られたφの値からデューティーを計算する。
【００３５】
LvF1={(4・E)/π}・sin(π/4−φ)
=(80/π)・sin(π/4−φ)
=9.010896v
∴  φ=0.4235
duty=(π−4φ)/π
=(π−(4・0.4235)/π
=46.1%
【００３６】
本実施形態において、演算部３４により入力電圧の変動に伴い各スイッチ回路における一対のスイッチのデューティー比並びにそのオン・オフ動作時期を制御する場合に、極力単純な回路構成とするために、前記のようにして得られた入力電圧20vのデューティー46.1%に従って、入力電圧とデューティー比との関係を直線的に固定すると、図７のようになる。そこで、前記第１実施形態と比較のため、入力電圧11vの場合の基本波成分LvF1がどのようになるかを検証する。図７のグラフから、入力電圧11vのデューティーは94.6%位になるが、このときの基本波成分LvF1の値を計算すると、次の通りである。
【００３７】
duty=0.946=(π−4φ)/π
∴  φ=0.4239
E=11
LvF1={(4・E)/π}・sin(π/4−φ)
=(44/π)・sin(π/4−φ)
=9.475596v
【００３８】
この検証結果から分かるように、入力電圧Eが10vから11vに10%アップしたのに対して、基本波成分LvF1は9.48vととなり、入力電圧10vの9.01vに対して5%上昇するが、前記図５の直線的な固定の場合の9.4%上昇に比較して、その変動量を半減させることができる。このように、第２実施形態によれば、入力電圧に対するデューティー比を直線的な関係に固定して演算部３４の回路構成を単純化しつつ、フルブリッジ回路２から出力される矩形波の基本波成分を一定の範囲に収めることが可能になる。
【００３９】
なお、本発明は、前記各実施形態に限定されるものではなく、フルブリッジ回路２０から出力する矩形波としては、図６のように、１周期内に２つの矩形波を含むもの以外に、３つ以上の矩形波を含むような形状とすることも可能である。また、図８のように、入力電圧の相対値を1.0とした時のデューティー比67%程度とし、入力電圧の相対値を2.0のデューティー比を32%程度とした基本波成分を一定とするデューティー比のグラフを作成し、このグラフに近似した直線によって、入力電圧に対するデューティー比との関係を直線的に固定することも可能である。この場合、基本波成分を一定とする入力電圧に対するデューティー比の関係を示すグラフが前記図２の場合に比較して直線に近い形状であるため、このグラフに近似させた直線に固定した場合の誤差が少なくなる利点がある。
【図面の簡単な説明】
【００４０】
【図１】本発明のインバータ回路の第１実施形態を示すブロック回路図。
【図２】本発明のインバータ回路における演算部の動作を示すグラフであって、フルブリッジ回路に対する入力電圧と各スイッチ回路のデューティー比との関係を示す。
【図３】本発明の第１実施形態における100%デューティーの場合のフルブリッジ回路からの出力波形を示す図。
【図４】本発明の第１実施形態における33%デューティーの場合のフルブリッジ回路からの出力波形を示す図。
【図５】本発明の第１実施形態において、フルブリッジ回路に対する入力電圧と各スイッチ回路のデューティー比との関係を直線的に固定した場合を示すグラフ。
【図６】本発明の第２実施形態における46.1%デューティーの場合のフルブリッジ回路からの出力波形を示す図。
【図７】本発明の第２実施形態において、フルブリッジ回路に対する入力電圧と各スイッチ回路のデューティー比との関係を直線的に固定した場合を示すグラフ。
【図８】本発明の他の実施形態におけるフルブリッジ回路に対する入力電圧と各スイッチ回路のデューティー比との関係を示すグラフ。
【図９】従来のインバータ回路の一例を示すブロック回路図。
【符号の説明】
【００４１】
１…入力電圧源
２…フルブリッジ回路
３，３０…デューティー制御回路
４…ローパスフィルタ
５…圧電トランス
６…負荷
７…電流検出部
８…周波数制御部
２１Ａ，２１Ｂ，２２Ａ，２２Ｂ…スイッチ
３１Ａ，３１Ｂ，３２Ａ，３２Ｂ…スイッチ駆動回路
３３…電圧検出部
３４…演算部
【図１】
2007043866.tif 000003
【図２】
2007043866.tif 000004
【図３】
2007043866.tif 000005
【図４】
2007043866.tif 000006
【図５】
2007043866.tif 000007
【図６】
2007043866.tif 000008
【図７】
2007043866.tif 000009
【図８】
2007043866.tif 000010
【図９】
2007043866.tif 000011