(57)【要約】【課題】  パッケージ内における消費電力を増大させることなく、高周波特性の向上を実現すること。【解決手段】  この光送信サブアセンブリ３は、ＬＤ２とＬＤ２を収容する送信パッケージＰＫＧとを備え、送信パッケージＰＫＧの外部からの駆動信号Ｓ１に応じて光信号を生成する光送信サブアセンブリ３において、送信パッケージＰＫＧ内においてＬＤ２のアノード電極２ａに接続されており、ＬＤ２に入力される駆動信号Ｓ１のレベルの立ち上がり、及び立ち下がりの少なくともいずれか一方のタイミングに同期して、アノード電極２ａとの接続点Ｃ１においてパルス電流を生成する補助回路６を備える。【選択図】図１
2007042955.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と該発光素子を収容するパッケージとを備え、前記パッケージの外部からの駆動信号に応じて光信号を生成する光送信サブアセンブリにおいて、
前記パッケージ内において前記発光素子の電極に接続されており、前記発光素子に入力される前記駆動信号のレベルの立ち上がり、及び立ち下がりの少なくともいずれか一方のタイミングに同期して、前記電極との接続点においてパルス電流を生成するパルス電流生成回路を備えることを特徴とする光送信サブアセンブリ。
【請求項２】
前記パルス電流生成回路は、
前記駆動信号に同期する入力信号が入力され、前記入力信号のレベルの遷移に同期して、前記入力信号の周期よりも小さい時間幅の初期パルス信号を生成するハイパスフィルタと、
前記電極に接続され、前記初期パルス信号の入力に応じて、前記パルス電流を発生させるトランジスタと
を有することを特徴とする請求項１記載の光送信サブアセンブリ。
【請求項３】
前記トランジスタは、前記駆動信号のレベルの立ち上がりのタイミングに同期して、前記電極との接続点においてパルス電流を生成する第１のトランジスタ、及び前記駆動信号のレベルの立ち下がりのタイミングに同期して、前記電極との接続点においてパルス電流を生成する第２のトランジスタの少なくともいずれか一方を含む、
ことを特徴とする請求項２記載の光送信サブアセンブリ。
【請求項４】
前記パルス電流生成回路の入力端子は、前記駆動信号が入力される前記発光素子の入力端子と接続されている、
ことを特徴とする請求項１〜３のいずれか一項に記載の光送信サブアセンブリ。
【請求項５】
前記パッケージ内に収容され、前記発光素子から発せられる光をモニタする受光素子を更に備え、
前記受光素子は、前記パルス電流生成回路の入力端子と接続されている、
ことを特徴とする請求項１〜４のいずれか一項に記載の光送信サブアセンブリ。
【請求項６】
請求項１〜５のいずれか一項に記載の光送信サブアセンブリと、
前記光送信サブアセンブリの前記発光素子に前記駆動信号を出力する第１の駆動回路と、
前記光送信サブアセンブリの前記パルス電流生成回路に前記駆動信号に同期する前記入力信号を出力する第２の駆動回路と、
を備えることを特徴とする光送信モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信において用いられる光送信サブアセンブリ及びそれを備える光送信モジュールに関するものである。
【背景技術】
【０００２】
一般に、光通信に用いられる光送信モジュールなどの光データリンクには、発光素子や受光素子等が一つのパッケージに格納された光サブアセンブリが、回路部とともに更に大きなパッケージに格納された構成のものが多い。このような光データリンクにおいて発光素子を動作させる際には、下記非特許文献１に記載のように、駆動回路、ＡＰＣ（Auto Power Control）回路、ＡＴＣ（Automatic Temperature Control）回路が必要とされるが、これらのうち駆動回路については従来から様々な種類のものが知られている。
【０００３】
図１７には、従来の駆動回路の構成を示す。駆動回路における駆動方法は大きく分けると、入力信号に応じた電流を出力する電流源が発光素子に対して直列に挿入されたシリーズ駆動（図１７（ａ））、入力信号に応じた電流を出力する電流源が発光素子に対して並列に挿入されたシャント駆動（図１７（ｂ））、及びシリーズ駆動及びシャント駆動の両方を組み合わせたコンプリメンタリ駆動（図１７（ｃ））に代表される電流信号源駆動型と、インダクタ又は抵抗で発光素子の端子の一つをバイアスし、その端子に電圧信号を入力する電圧信号源駆動型（図１７（ｄ））とに分類される。なお、図１７にはＮＰＮ型バイポーラトランジスタ（以下、ＢＪＴという）を利用した回路例が示されているが、ＰＮＰ型バイポーラトランジスタであってもよく、また、Ｎ型電界効果トランジスタ（以下、ＦＥＴという）や、Ｐ型ＦＥＴであってもよい。さらに、図１７では、コレクタ出力の回路が示されているが、波形が乱れやすいという欠点はあるもののエミッタ出力の回路であってもよい。
【０００４】
これらの各種駆動回路には一長一短があり、使えるトランジスタの特性や発光素子の性能によって優劣はさまざまである。シリーズ駆動を基準にすると、シャント駆動は素子数が少なく、高速動作可能という利点がある一方、変調度を大きく取りにくく、電流の制御性が悪いという欠点がある。コンプリメンタリ駆動は、高速動作可能で変調度が大きく取れ、かつ、電流の制御性も良いという利点がある一方、図１７（ｄ）の例では、ＮＰＮ型ＢＪＴと極性が逆で同じ絶対値の特性値を持つＰＮＰ型ＢＪＴが必要なため集積化が困難という欠点がある。なお、コンプリメンタリ駆動は、他のトランジスタの組合せでも同様でトランジスタの性能バラツキに弱い。さらに、電圧信号源駆動は、消費電力が大きいという欠点がある一方、ノイズ放射が少ないという利点がある。なお、下記特許文献１及び２には、シリーズ駆動回路の例が開示されている。
【０００５】
光通信において用いられる光データリンクには、高速に動作することと、低コスト性とが要求される。この高速性の要求に応えるために、10Gbps以上の高速領域では駆動用ＩＣや駆動用トランジスタをその遮断周波数に近い領域（１／１０倍〜１／２倍）で動作させることも珍しくない。また、発光素子と駆動回路との間の配線、特に光素子が収容された光送信サブアセンブリのリードピンのインダクタンスの影響で波形が乱れたり、信号の立ち上がり及び立ち下がりが遅くなったりするため、この配線も問題となる。
【０００６】
そこで、この発光素子と駆動回路との間の配線におけるインダクタンスに対応するため、光素子を収容する光送信サブアセンブリのパッケージとして、配線のインピーダンス制御性の良い下記特許文献３に開示されたバタフライ型パッケージがよく用いられる。しかしながら、バタフライ型パッケージの欠点として、パッケージが極めて高価であるという点がある。これは、後述するＣＡＮ型パッケージに比して、バタフライ型パッケージがセラミックとメタルとの複合部品であるためである。セラミックを用いないメタルだけのバタフライライクなパッケージも存在するが、リードピンがガラス封止であるため、配線のインピーダンス制御性が悪くなり、高周波特性の改善というバタフライ型パッケージの主目的が阻害される。
【０００７】
また、バタフライ型パッケージのもうひとつの欠点として、直接変調方式の発光素子ではそれほど高速にならないという点がある。バタフライ型パッケージの配線としては、駆動を容易にするために通常50Ω系の信号線がよく使用される。変調方式としてＬＮＯ変調器、ＭＺ（マッハツェンダ）型変調器、ＥＡ変調器など間接変調するものを使用した場合には信号ラインは50Ω終端とできる。高速に信号を印加するには信号ラインがインピーダンス制御できている必要があるが、バタフライ型パッケージではインピーダンスマッチングが容易であるため、上記の間接変調方式では高速動作が実現できる。しかしながら、間接変調方式は変調素子が高価なものとなってしまう。一方、レーザダイオード（以下、ＬＤという）を直接変調する場合にはＬＤ自身のインピーダンスが3〜30Ω程度であることが多いので、マッチングのためＬＤに直列に10〜40Ω程度の抵抗を入れる必要がある。そのため、直列に入れた抵抗の抵抗値と発光素子の容量とを掛け合わせた程度の時定数が発生するため、高速動作が困難となる。
【０００８】
このような高速動作に関する問題に対しては、下記特許文献４に記載されているように、バタフライ型パッケージに駆動回路も収容することで対処可能である。しかしながら、この場合でもコストの問題を解決することはできない。また、下記特許文献５に記載されているように光素子のパッケージとしてＣＡＮ型パッケージを用いることもできる。このＣＡＮ型パッケージは低コストであるが、リードピンのインダクタの影響で高速変調が困難という欠点がある。そこで、下記特許文献６に記載のように、ＣＡＮ型パッケージに駆動ＩＣを実装することが行われている。
【特許文献１】特開２００１−１５８５４号公報
【特許文献２】特開２００１−３２０１２１号公報
【特許文献３】特開平５−２１８５７２号公報
【特許文献４】特開平９−１９７１５８号公報
【特許文献５】特開平５−８２９０４号公報
【特許文献６】特開平５−８２８９６号公報
【非特許文献１】羽鳥  他、“光通信光学（１）”、コロナ社、ｐｐ．１７〜２１（１９９８）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述したようにＣＡＮ型パッケージに駆動回路を実装すれば比較的廉価で、かつ高速動作が可能である一方で、発熱の問題が発生する。これは、光送信サブアセンブリ内の発熱源として発光素子に駆動回路も加わり、光送信サブアセンブリ内の消費電力が大きくなってしまうためである。光送信サブアセンブリ内の消費電力が大きいと結果的にＬＤのジャンクション温度が跳ね上がり特性や信頼性を損なうこととなる。例えば、信号オン時にＬＤに流す電流を70mA、印加電圧を1.4V、信号オフ時の電流を10mA、印加電圧を1.1V、信号のデューティー比が50％とすると、ＬＤへ供給されるエネルギーは、0.5×（1.4×70+1.1×10）≒55mWとなる。このうち数mW程度は光エネルギーに変換されるので、発熱量は50mW程度である。一方、駆動回路としてシャント駆動や差動型シリーズ駆動のものを使用すると、消費電流は常時100mA程度で、電源電圧は3.3Vとなるため、発熱量が330mW程度と６倍以上に跳ね上がる。仮に、低い電源電圧で駆動する駆動回路を作製し、ＣＡＮ型パッケージ外部に電源のレギュレート回路を設けたとしても、高速動作性を損なわずに発熱量を２倍以下にすることは難しい。さらには、直方体型のバタフライパッケージと異なり、通常ＣＡＮ型パッケージは円柱形状であることが多く、機構的に外部への良好な放熱パスを作りにくいことが発熱によるＬＤ温度の上昇に拍車をかけてしまう。
【００１０】
そこで、本発明は、パッケージ内における消費電力を増大させることなく、高周波特性の向上を実現することが可能な光送信サブアセンブリ及びそれを備える光送信モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明の光送信サブアセンブリは、発光素子と該発光素子を収容するパッケージとを備え、パッケージの外部からの駆動信号に応じて光信号を生成する光送信サブアセンブリにおいて、パッケージ内において発光素子の電極に接続されており、発光素子に入力される駆動信号のレベルの立ち上がり、及び立ち下がりの少なくともいずれか一方のタイミングに同期して、電極との接続点においてパルス電流を生成するパルス電流生成回路を備えることを特徴とする。
【００１２】
このような光送信サブアセンブリにおいては、パッケージ外の信号源からの駆動信号がパッケージに収容された発光素子に入力されて光信号が生成され、この発光素子の電極に接続されたパルス電流生成回路において、駆動信号のレベルの立ち上がり又は立ち下がりに同期したパルス電流が生成され、発光素子との接続点に流される。これにより、駆動回路とパッケージ内とを接続する配線により発光素子を流れる電流の立ち上がり又は立ち下がりが遅くなった場合であっても、パルス電流の発生により、その立ち上がり又は立ち下がりを急峻にすることができる。その結果、光送信サブアセンブリにおける高周波特性を改善することができると共に、パッケージ内に駆動回路を実装して立ち上がり又は立ち下がりを高速化した場合に比してパッケージ内の消費電力を低減することができる。
【００１３】
また、パルス電流生成回路は、駆動信号に同期する入力信号が入力され、入力信号のレベルの遷移に同期して、入力信号の周期よりも小さい時間幅の初期パルス信号を生成するハイパスフィルタと、発光素子の電極に接続され、初期パルス信号の入力に応じて、パルス電流を発生させるトランジスタとを有することが好ましい。
【００１４】
さらに、トランジスタは、駆動信号のレベルの立ち上がりのタイミングに同期して、電極との接続点においてパルス電流を生成する第１のトランジスタ、及び駆動信号のレベルの立ち下がりのタイミングに同期して、電極との接続点においてパルス電流を生成する第２のトランジスタの少なくともいずれか一方を含むことも好ましい。
【００１５】
かかるパルス電流生成回路の構成とすれば、簡易な回路構成により発光素子を流れる電流を駆動信号に応じて急峻にすることができる。
【００１６】
また、パルス電流生成回路の入力端子は、駆動信号が入力される発光素子の入力端子と接続されていることも好ましい。かかる構成とすれば、パルス電流生成回路と発光素子とに接続される端子を共用することができるので、光送信サブアセンブリ全体の端子数を削減することができる。
【００１７】
また、パッケージ内に収容され、発光素子から発せられる光をモニタする受光素子を更に備え、受光素子は、パルス電流生成回路の入力端子と接続されていることも好ましい。この場合、パルス電流生成回路の入力端子と受光素子のモニタ信号用の端子とを共用することができ、光送信サブアセンブリ全体の端子数が削減される。
【００１８】
本発明の光送信モジュールは、上述した光送信サブアセンブリと、光送信サブアセンブリの発光素子に駆動信号を出力する第１の駆動回路と、光送信サブアセンブリのパルス電流生成回路に駆動信号に同期する入力信号を出力する第２の駆動回路とを備えることを特徴とする。
【００１９】
このような光送信モジュールでは、駆動信号に対する高周波特性を改善することができると共に、発光素子を収容するパッケージ内に駆動回路を実装して立ち上がり又は立ち下がりを高速化した場合に比してパッケージ内の消費電力を低減することができる。
【発明の効果】
【００２０】
本発明の光送信サブアセンブリによれば、パッケージ内における消費電力を増大させることなく、高周波特性の向上を実現することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照しつつ本発明に係る光送信サブアセンブリの好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００２２】
［第１実施形態］
図１は、本発明の第１実施形態である光送信サブアセンブリ３の構成を示す図である。同図には光送信サブアセンブリ３が搭載され、外部から入力された高周波駆動信号を光信号に変換して出力するデバイスである光送信モジュール１も併せて示されている。
【００２３】
光送信サブアセンブリ３は、ＬＤ（発光素子）２、該ＬＤ２を収容する送信パッケージＰＫＧ、及びＬＤ２とともに送信パッケージＰＫＧに収容されるとともに、Ｎ型ＦＥＴ５を含む補助回路（パルス電流生成回路）６とを備えて構成されている。光送信モジュール１は、この光送信サブアセンブリ３と、該送信パッケージＰＫＧの外部に接続される第１駆動回路４ａ及び第２駆動回路４ｂとを備えている。なお、送信パッケージＰＫＧの形状としては、バタフライ型パッケージであってもよいし、ＣＡＮ型パッケージであってもよい。
【００２４】
第１駆動回路４ａは、外部から入力されたパルス状の信号ＳＩＮを受けて、ＬＤ２を駆動する駆動信号Ｓ１を生成して出力する回路である。この第１駆動回路４ａは、電流信号源駆動型の駆動回路である。また、第２駆動回路４ｂは、電圧信号源駆動型の回路であり、信号ＳＩＮと逆相の所定の電圧レベルの入力信号、つまり、駆動信号Ｓ１と同期する入力信号Ｓ２を生成して出力する。ここで、第１駆動回路４ａは、リードピンＰ１を介して送信パッケージＰＫＧ内のＬＤ２のカソード電極（入力端子）２ｃと接続されている。また、第２駆動回路４ｂは、リードピンＰ２を介して補助回路６と接続されている。
【００２５】
補助回路６において、Ｎ型ＦＥＴ５のゲート端子（入力端子）５ｇとリードピンＰ２との間には、終端抵抗７（例えば、抵抗値20Ω）とコンデンサ８（例えば、容量1pF）とからなるハイパスフィルタ９が接続され、ハイパスフィルタ９からＮ型ＦＥＴ５のゲート端子５ｇに、入力信号Ｓ２の電位レベルの遷移のタイミングに同期した初期パルス信号Ｓ３（詳細は、後述する。）が入力されている。また、Ｎ型ＦＥＴ５は、そのドレイン端子５ｄがＬＤ２のアノード電極２ａに、接続点Ｃ１において接続されている。さらに、Ｎ型ＦＥＴ５のソース端子５ｓはダイオード１０を介してグラウンドに接続されている。ここで、補助回路６に含まれるＮ型ＦＥＴ５は、ＮＰＮトランジスタであってもよい。
【００２６】
ここで、第１駆動回路４ａ及び第２駆動回路４ｂは、別の回路構成を取ることもできる。例えば、差動型シリーズ駆動であれば、図２に示すように、エミッタ端子１５ｅ，１６ｅが共に電流源１７を介してグラウンドに接続されているＮＰＮトランジスタ１５，１６を備えて、ＮＰＮトランジスタ１５，１６のベース端子１５ｂ，１６ｂに、それぞれ、信号ＳＩＮの反転信号ＳＩＮ−及び信号ＳＩＮが入力されるとともに、ＮＰＮトランジスタ１５，１６のコレクタ端子１５ｃ，１６ｃに、それぞれ、リードピンＰ２及びリードピンＰ１を接続してもよい。この場合、駆動回路を２つ設けなくてもよいという利点がある。
【００２７】
以上説明した光送信モジュール１の動作について、図３を参照しつつ説明する。
【００２８】
第１駆動回路４ａ及び第２駆動回路４ｂに信号ＳＩＮが入力されると（図３（ａ））、第１駆動回路４ａにおいて信号ＳＩＮのパルス波形に同期した電流信号である駆動信号Ｓ１が生成されると同時に（図３（ｂ））、第２駆動回路４ｂにおいて信号ＳＩＮのパルス波形と逆相の電圧信号である入力信号Ｓ２が生成される（図３（ｃ））。ここで、補助回路６が存在しなければ、駆動信号Ｓ１によってＬＤ２の接合部を流れる電流は、ＬＤ２と駆動回路４ａとの間の配線の影響で立ち上がり及び立ち下がりが遅くなる（図３（ｆ））。特に、リードピンのインダクタンスとＬＤ容量の影響で、ＬＤ２の接合部電流は、立ち上がりに比較して、立ち下がりが遅くなる。
【００２９】
これに対して、光送信モジュール１においては、補助回路６に入力信号Ｓ２が入力されると、ハイパスフィルタ９により低周波成分が遮断され、入力信号Ｓ２のレベルの遷移に同期した初期パルス信号Ｓ３、具体的には、入力信号Ｓ２の立ち下がり直後に負のパルス、入力信号Ｓ２の立ち上がり直後（時刻ｔ＝ｔ１）に正のパルスを有する電圧信号が生成される（図３（ｄ））。この場合、初期パルス信号Ｓ３のパルスの時間幅Δｔが入力信号Ｓ２の周期より小さくなるように、ハイパスフィルタ９における時定数が定められている。このような初期パルス信号Ｓ３がＮ型ＦＥＴ５のゲート端子５ｇに入力される。このとき、Ｎ型ＦＥＴ５は、ノーマリオンでありゲート電位とソース電位が等しいときに電流が流れるが、ソース端子５ｓにダイオード１０が接続されているので、ゲート端子５ｇが０Ｖのときには電流が流れない。そのため、Ｎ型ＦＥＴ５のドレイン電流においては、駆動信号Ｓ１の立ち下がり時（ｔ＝ｔ１）に同期した正のパルス電流が発生することとなる（図３（ｅ））。このパルス電流の時間幅Δｔは、ハイパスフィルタ９の時定数により、ＬＤ電流の立ち下がりの時間に同期した状態にされる。
【００３０】
このようなＮ型ＦＥＴ５のドレイン電流の発生により、駆動信号Ｓ１の立ち下がり時（ｔ＝ｔ１）にリードピンのインダクタンスのためにＬＤ２に流れるはずの電流が、接続点Ｃ１からＮ型ＦＥＴ５側に流されるため、ＬＤ２の接合部電流の立ち下がりが高速化される（図３（ｇ））。
【００３１】
以上説明した光送信サブアセンブリ３及び光送信モジュール１によれば、駆動回路とパッケージ内とを接続する配線の影響、特に、ＬＤ２のアノード電極２ａ側のリードピンにおけるインダクタンス成分やＬＤ容量の影響によりＬＤを流れる電流の立ち下がりが遅くなった場合であっても、Ｎ型ＦＥＴ５におけるパルス電流の発生により立ち下がりを急峻にすることができる。その結果、光送信モジュール１における高周波特性を改善することができると共に、高周波特性改善のために駆動回路をパッケージ内に収める必要が無いので送信パッケージＰＫＧ内の消費電力を低減することができる。
【００３２】
特に、補助回路６においては、駆動信号Ｓ１の立ち下がり時のみＮ型ＦＥＴ５に電流が流れるため、補助回路６によって送信パッケージＰＫＧにおける消費電力がそれほど増加しない。コンデンサ８も高々数ｐＦでサイズが小さく、ＬＤ電流が６０ｍＡ程度のスイッチングであればＮ型ＦＥＴ５のドレイン電流が２０〜５０ｍＡでよいため、Ｎ型ＦＥＴ５の素子サイズが小さくて済み、その結果、補助回路６の集積化が容易である。さらには、補助回路６における寄生容量も小さいので、ハイパスフィルタ９の効率も向上し、寄生容量の影響による駆動信号Ｓ１の立ち上がり時のジッタも低減される。また、補助回路６が基本的に電源を必要としないため、送信パッケージＰＫＧにおけるリードピンの数を削減することができる。
【００３３】
ここで、光送信モジュール１において駆動信号Ｓ１の立ち下がり時のみＬＤ電流を高速化して、立ち上がり時に高速化していないのは以下の理由による。第一に、従来の駆動回路では、ＬＤ電流を流すとき（立ち上がり時）は駆動回路が能動的に（強制的に）ＬＤ電流を流すために立ち上がりが早い。一方、駆動信号の立ち下がり時は駆動回路が能動的にＬＤ電流を減らさないため、立ち下がり時間は、ＬＤ容量、ＬＤ周辺の配線やリードピンの寄生素子によって定まる時定数によって決まるので、ＬＤ電流の立ち下がりが遅くなることが多い。第二に、ＬＤの周波数特性にピーキングをもたせてＬＤ電流の立ち上がりを高速化するのは容易であるが、立ち下がりを高速化するのは難しい。例えば、駆動回路が差動型シリーズ駆動であれば、図４に示すように、駆動回路内の２つのトランジスタのエミッタ端子（又はソース端子）にコンデンサを挿入することにより、容易にＬＤ電流の立ち上がりを高速化することができる。第三に、ＬＤに入力する電流が立ち上がり時及び立ち下がり時において対称な波形を有するものであっても、ＬＤの容量のため接合部に流れる電流は立ち下がりのほうが遅くなる傾向にある。加えて、ＬＤの接合部電流が立ち上がり時及び立ち下がり時において対称であっても、ＬＤの光電変換特性により光出力波形は立ち下がり時において遅くなることが多い。第四に、長距離伝送において直接変調方式のＬＤを使用した場合は、ＬＤのチャーピング及び伝送路におけるファイバの分散のために、立ち上がり時の光出力波形は伝送されている間に急峻になるが、立ち下がり時はますます遅くなってしまう。以上の４つの理由により、立ち下がり時のみＬＤ電流を高速化する必要性が高いのである。
【００３４】
［第２実施形態］
次に、本発明の第２実施形態について説明する。図５は、本発明の第２実施形態である光送信サブアセンブリ２３を含む光送信モジュール２１の構成を示す図である。本実施形態にかかる光送信モジュール２１では、ＬＤを駆動する駆動回路が電圧信号源駆動型である点が第１実施形態のものと異なる。
【００３５】
同図に示す第１駆動回路２４ａは、信号ＳＩＮを受けて、信号ＳＩＮに同期した電圧信号Ｓ２１をＬＤ２を駆動する駆動信号として生成する回路である。この第１駆動回路２４ａは、カップリングコンデンサ３８を介して送信パッケージＰＫＧのリードピンＰ２１に接続され、リードピンＰ２１には、送信パッケージＰＫＧ内の接続点Ｃ２１において、Ｎ型ＦＥＴ５のドレイン端子５ｄ及びＬＤ２のアノード電極（入力端子）２ａが同時に接続されている。さらに、リードピンＰ２１には、送信パッケージＰＫＧの外側において、ＬＤ２にバイアス電流を供給する電流源３７が接続されている。一方、送信パッケージＰＫＧのリードピンＰ２２には、送信パッケージＰＫＧの外側において第２駆動回路４ｂが接続されるとともに、送信パッケージＰＫＧ内においてハイパスフィルタ９を介してゲート端子（入力端子）５ｇが接続されている。
【００３６】
ここで、第１駆動回路２４ａ及び第２駆動回路４ｂは、第１実施形態と同様に、駆動方式によって１つ回路にまとめられた別の構成を取ることもできる。また、図６に示すように、電流源３７とＬＤ２とを別の信号線及びリードピンＰ２３を介して接続してもよいが、この場合は、電流源３７などの外部回路の寄生素子の高周波信号への影響を防止するために、送信パッケージＰＫＧ内のリードピンＰ２３からＬＤ２に繋がる配線上にインダクタンス３９を挿入ことが好ましい。
【００３７】
次に、図７を参照して、送信パッケージＰＫＧによりパッケージングされる光送信サブアセンブリ２３の構造について詳細に説明する。同図に示すように、ＣＡＮ型パッケージである送信パッケージＰＫＧの内部には、ヒートシンク４２上に搭載されたＬＤ２と、絶縁用基板４３上に搭載された補助回路６を含むＩＣ４４と、ＬＤ２からの光出力をモニタするモニタ用フォトダイオード（以下、ＰＤという）４０とが配置されている。送信パッケージＰＫＧには、内部から外部に貫通するリードピンＰ２１，Ｐ２２，Ｐ２４，Ｐ２５が設けられている。ＬＤ２は配線を介してリードピンＰ２１に、ＩＣ４４は配線を介してリードピンＰ２２に、モニタ用ＰＤ４０は配線を介してリードピンＰ２５に、それぞれ接続されている。また、リードピンＰ２４は、グラウンド接続用の接続端子である。
【００３８】
ＩＣ４４における補助回路６においては、図８に示すように、ハイパスフィルタ９は、その終端抵抗に直列に所定容量（例えば、0.5pF）のコンデンサ４６が挿入されて交流的な終端となっている。また、ハイパスフィルタ９のコンデンサには、交流的な動作には影響を及ぼさない程度の抵抗値（例えば、10kΩ）のバイアス抵抗４５が並列に接続されており、Ｎ型ＦＥＴ５への入力電圧を外部から制御できるようになっている。つまり、リードピンＰ２２は、交流的にはＮ型ＦＥＴ５に高速化制御のためのパルス信号を伝え、直流的にはＮ型ＦＥＴ５のゲート電位を制御している。
【００３９】
以上説明した光送信モジュール２１の動作について、図９を参照して、上述した第１実施形態にかかる光送信モジュール１の動作との相違点を中心に説明する。
【００４０】
第１駆動回路２４ａ及び第２駆動回路４ｂに信号ＳＩＮが入力されると（図９（ａ））、第１駆動回路２４ａにおいて信号ＳＩＮのパルス波形に同期した電圧信号である駆動信号Ｓ２１が生成されると同時に（図９（ｂ））、第２駆動回路４ｂにおいて逆相の電圧信号である入力信号Ｓ２が生成される（図９（ｃ））。そして、補助回路６に入力信号Ｓ２が入力されると、初期パルス信号Ｓ３が生成され（図９（ｄ））、この初期パルス信号Ｓ３がＮ型ＦＥＴ５のゲート端子５ｇに入力される。その結果、Ｎ型ＦＥＴ５のドレイン電流においては、駆動信号Ｓ２１の立ち下がり時（ｔ＝ｔ１）に同期した正のパルス電流が発生し（図９（ｅ））、ＬＤ２の接合部電流の立ち下がりが高速化される（図９（ｇ））。
【００４１】
以上説明した光送信サブアセンブリ２３及び光送信モジュール２１によれば、ＬＤの容量に蓄えられた電荷が効率的にディスチャージされるので、ＬＤ電流の立ち下がりを急峻にすることができる。
【００４２】
なお、本発明は、前述した実施形態に限定されるものではない。例えば、第１実施形態における光送信モジュール１においては、Ｎ型ＦＥＴのゲート電位とＬＤのカソード電位の振幅が一致しているならば、図１０のように、第１駆動回路４ａ及び第２駆動回路４ｂを１つの駆動回路５４で構成し、１つのリードピンＰ３１を介してＬＤ２のカソード電極２ｃと補助回路６と接続してもよい。この場合は、回路の小規模化、及びリードピンの削減が実現できる。
【００４３】
同様に、第２実施形態における光送信モジュール２１においても、Ｎ型ＦＥＴのゲート電位とＬＤのアノード電位の振幅が一致しているならば、図１１のように、第１駆動回路２４ａ及び第２駆動回路４ｂを１つの駆動回路６４で構成し、１つのリードピンＰ４１を介してＬＤ２及び補助回路６６と駆動回路６４とを接続してもよい。ただし、この場合の補助回路６４内のＦＥＴ６５は、Ｐ型ＦＥＴあるいはＰＮＰ型トランジスタにしておく必要がある。
【００４４】
また、光送信モジュール２１の駆動回路としては、差動型駆動回路を用いてもよい（図１２参照）。すなわち、駆動回路７４の正相出力をリードピンＰ５１を介してＬＤ２のアノード電極と、駆動回路７４の逆相出力をリードピンＰ５２を介してＮ型ＦＥＴ５及びＬＤ２のカソード電極と、それぞれ接続する。このような構成にすれば、駆動回路７４の正相出力と逆相出力との間の電圧振幅に差を設けられるので、Ｎ型ＦＥＴのゲート電圧の振幅とＬＤのアノードの電圧振幅とが一致していなくてもよい。なぜならば、ＬＤが必要とする電圧振幅をＶＬＤ、Ｎ型ＦＥＴが必要とする電圧振幅をＶＦＥＴとし、駆動回路７４の正相出力をＶＰ、逆相出力をＶＮとすれば、下記式；
ＶＬＤ＝ＶＰ−ＶＮ，  ＶＦＥＴ＝ＶＮ
に基づいて、正相出力ＶＰ、及び逆相出力ＶＮを求めればよいからである。ここで、ＬＤの必要とする電圧振幅ＶＬＤに比べてＮ型ＦＥＴが必要とする電圧振幅ＶＦＥＴが大きい場合は、駆動回路７４は差動出力ではなく、２つの同相出力をもつ回路ということになる。
【００４５】
また、光送信モジュール２１では、ＬＤのアノードに駆動信号を印加していたが、図１３（ａ）及び（ｂ）に示すように、ＬＤのカソード電極２ｃに駆動信号を入力する駆動回路８４ａ，９４を用いても良いし、図１４（ａ）、（ｂ）、及び（ｃ）に示すように、電流信号源駆動型の駆動回路１０４ａ，１１４，１２４ａを用いても良い。さらには、図１５に示すようなシャント駆動型の駆動回路１３４ａであっても良いし、シリーズ駆動とシャント駆動とを組み合わせたコンプリメンタリ駆動であってもよい。ただし、シャント駆動の場合は、電流源３７の寄生容量の影響を避けるために、送信パッケージＰＫＧ内の電流源３７と繋がる配線上にインダクタ１３９を挿入することが好ましい。また、シャント駆動の場合は、ＬＤの電圧振幅とＦＥＴのゲート電圧の振幅が一致していれば、駆動回路１３４ａの出力を補助回路６に入力してもよい。なお、補助回路内のトランジスタがＦＥＴで、そのソース端子をＬＤと接続する場合には、トランジスタとＬＤとをダイレクトに接続しても問題ないが、トランジスタがバイポーラで、そのエミッタ端子をＬＤと接続する場合には、波形の乱れを防止するために抵抗を介して接続することが好ましい。
【００４６】
また、ハイパスフィルタ９を送信パッケージＰＫＧの外部に設けてＮ型ＦＥＴ５に初期パルス信号Ｓ３を入力させることも可能である。ただし、ＬＤ２の容量によるパルス信号の乱れを防止するため、駆動信号Ｓ１よりも高速な初期パルス信号Ｓ３を信号の乱れを生じさせずに送り込むため、又はコンデンサを外付けにすることで生じるパッケージでの寄生容量によるパルス波形の歪みを防止するためには、光送信モジュール１，２１のように、ハイパスフィルタ９を送信パッケージＰＫＧ内に設ける方がより好ましい。
【００４７】
また、補助回路６には、Ｎ型ＦＥＴ５のように初期パルス信号Ｓ３の入力に応じて駆動信号Ｓ１の立ち下がり時に同期したパルス電流を発生させるトランジスタに替えて、又はこのようなトランジスタに加えて、駆動信号Ｓ１の立ち上がり時に同期したパルス電流を発生させるトランジスタを備えていてもよい。この場合、光送信サブアセンブリのＬＤを流れる電流の立ち上がりも急峻にする必要がある場合に対応することができる。
【００４８】
また、光送信パッケージＰＫＧ内には、ＬＤ２から発せられる光の強度をモニタするＰＤ（受光素子）を備えていても良い。図１６（ａ）は、図１４（ｃ）に示す光送信モジュールにおいてＰＤを内蔵した場合の構成を示す図である。同図に示すように、補助回路１４６内のＮＰＮトランジスタ１４５のゲート端子（入力端子）１４５ｇに繋がる配線１４７には、ＰＤ１４８のアノード端子が接続され、この配線１４７とパッケージ外部の第２駆動回路１４４ｂとは、大容量コンデンサ１４９を介して接続される。また、配線１４７には、送信パッケージＰＫＧ外部においてＰＤ１４８から出力されるモニタ電流を検出するＡＰＣ回路１５０が接続される。このように構成すれば、配線１４７の電位はＰＤ１４８に十分な逆バイアスが印加されるならばある程度自由な電位が設定可能であるため、配線１４７が、ＰＤ１４８からのモニタ電流の出力用、ＮＰＮトランジスタ１４５のベース端子のバイアス用、及びハイパスフィルタ９に対する信号印加用の３つの用途に同時に使用可能となり、モジュール全体の端子数が削減される。通常、光送信サブアセンブリ内に実装されるモニタ用ＰＤ１４８はＡＰＣ回路用であり、動作速度が伝送信号の速度に比して充分遅いので、伝送信号と干渉することなく端子数を削減することができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の第１実施形態である光送信サブアセンブリ及び光送信モジュールを示す概略構成図である。
【図２】図１の駆動回路の別の回路構成を示す図である。
【図３】図１の光送信モジュールにおける動作を示すグラフであり、（ａ）は、入力信号の時間変化、（ｂ）は、駆動信号の時間変化、（ｃ）は、補助回路の入力信号の時間変化、（ｄ）は、初期パルス信号の時間変化、（ｅ）は、ＦＥＴのドレイン電流の時間変化、（ｆ）は、補助回路を備えない場合のＬＤの接合部電流の時間変化、（ｇ）は、本実施形態におけるＬＤの接合部電流の時間変化を示すグラフである。
【図４】ＬＤ電流の立ち上がりを高速化する場合の駆動回路の構成を示す図である。
【図５】本発明の第２実施形態である光送信サブアセンブリ及び光送信モジュールを示す概略構成図である。
【図６】図５の駆動回路の別の回路構成を示す図である。
【図７】図５の光送信サブアセンブリにおいて、各種素子の搭載状態を示す一部破断斜視図である。
【図８】図５における補助回路の構成をより詳細に示す図である。
【図９】図５の光送信モジュールにおける動作を示すグラフであり、（ａ）は、入力信号の時間変化、（ｂ）は、駆動信号の時間変化、（ｃ）は、補助回路の入力信号の時間変化、（ｄ）は、初期パルス信号の時間変化、（ｅ）は、ＦＥＴのドレイン電流の時間変化、（ｆ）は、補助回路を備えない場合のＬＤの接合部電流の時間変化、（ｇ）は、本実施形態におけるＬＤの接合部電流の時間変化を示すグラフである。
【図１０】本発明の第１実施形態である光送信サブセンブリ及び光送信モジュールの変形例を示す概略構成図である。
【図１１】本発明の第２実施形態である光送信サブセンブリ及び光送信モジュールの変形例を示す概略構成図である。
【図１２】本発明の第２実施形態である光送信サブセンブリ及び光送信モジュールの別の変形例を示す概略構成図である。
【図１３】本発明の第２実施形態である光送信サブセンブリ及び光送信モジュールの別の変形例を示す概略構成図である。
【図１４】本発明の第２実施形態である光送信サブセンブリ及び光送信モジュールの別の変形例を示す概略構成図である。
【図１５】本発明の第２実施形態である光送信サブセンブリ及び光送信モジュールの別の変形例を示す概略構成図である。
【図１６】本発明の第２実施形態である光送信サブセンブリ及び光送信モジュールの別の変形例を示す概略構成図である。
【図１７】従来のＬＤ用駆動回路の構成を示す図であり、（ａ）は、シリーズ駆動型、（ｂ）は、シャント駆動型、（ｃ）は、コンプリメンタリ駆動型、（ｄ）は、電圧信号源駆動型の構成を示す図である。
【符号の説明】
【００５０】
１，２１…光送信モジュール、３，２３…光送信サブアセンブリ、２…ＬＤ（発光素子）、２ａ…アノード電極、２ｃ…カソード電極、ＰＫＧ…送信パッケージ、４ａ，２４ａ，５４，６４，７４，８４ａ，９４，１０４ａ，１１４，１２４ａ，１３４ａ，１４４ａ…駆動回路、５…ＦＥＴ（トランジスタ）、１４５…ＮＰＮトランジスタ、５ｇ，１４５ｇ…ゲート端子（入力端子）、６，６６，１４６…補助回路（パルス電流生成回路）、９…ハイパスフィルタ、４０…ＰＤ（受光素子）。
【図１】
2007042955.tif 000003
【図２】
2007042955.tif 000004
【図３】
2007042955.tif 000005
【図４】
2007042955.tif 000006
【図５】
2007042955.tif 000007
【図６】
2007042955.tif 000008
【図７】
2007042955.tif 000009
【図８】
2007042955.tif 000010
【図９】
2007042955.tif 000011
【図１０】
2007042955.tif 000012
【図１１】
2007042955.tif 000013
【図１２】
2007042955.tif 000014
【図１３】
2007042955.tif 000015
【図１４】
2007042955.tif 000016
【図１５】
2007042955.tif 000017
【図１６】
2007042955.tif 000018
【図１７】
2007042955.tif 000019