(57)【要約】【課題】複数の発振周波数帯域から１つの周波数帯域を選択可能な集積化されたＶＣＯを構成する素子に製造ばらつきがあっても、最適な周波数帯域で所望の周波数に位相ロックすることができ、しかもＶＣＯの消費電流を低減できる周波数シンセサイザを提供する。【解決手段】分周比格納部９ａの分周比が更新されたらＰＬＬを開ループ状態にして可変分周器２、３の出力信号と基準分周器５の出力信号の位相を比較し、その結果に応じて、電圧制御発振器１ｂの共振回路の共振周波数を変化させながら、所望の周波数の周波数帯域を選択し決定する。その後、可変分周器の出力信号と基準分周器５の出力信号の位相を比較し、その結果に応じて、電圧制御発振器１ｂの電流を変化させながら、最適電流値を決定する。その後、位相同期系を閉ループ状態にして位相ロックさせる。【選択図】図１
2007281895.tif 000002
【特許請求の範囲】
【請求項１】
基準信号を分周する基準分周器と、
周波数制御電圧端子に印加される制御電圧に応じた周波数で発振する電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する可変分周器と、
前記可変分周器より得られた信号と前記基準分周器より得られた信号とを位相比較して位相差信号を出力する位相比較器と、
前記位相比較器の出力信号に基づき充放電出力が制御されるチャージポンプと、
前記チャージポンプの出力信号を平均化して前記電圧制御発振器に前記制御電圧として供給する低域通過フィルタとを備えた周波数シンセサイザにおいて、
前記電圧制御発振器は、電流値可変部を有することを特徴とする周波数シンセサイザ。
【請求項２】
前記電圧制御発振器は、複数の異なる発振周波数帯域の中から選択された周波数帯域で発振可能であり、
前記電圧制御発振器に前記複数の発振周波数帯域の中から一つの発振周波数帯域を選択して発振させる手段を有する請求項１に記載の周波数シンセサイザ。
【請求項３】
当該周波数シンセサイザを開ループ状態または閉ループ状態に切り替えるループ状態切替部と、
前記ループ状態切替部によって当該周波数シンセサイザを開ループ状態に切り替えた後、前記基準分周器の出力信号に対する前記可変分周器の出力信号の位相の進みまたは遅れを判定する位相判定部と、
前記位相判定部による判定結果に基づいて前記電圧制御発振器の発振周波数帯域を段階的に変更し、前記位相判定部の判定結果に位相状態の変化があったときはそのときの発振周波数帯域で保持するよう前記電圧制御発振器を制御する発振器制御部とを備え、
前記発振器制御部によって前記発振周波数帯域が保持された後、前記ループ状態切替部によって前記周波数シンセサイザを閉ループ状態に切り替えて、前記発振器制御部によって保持された発振周波数帯域中の所望の周波数に位相ロックする請求項２に記載の周波数シンセサイザ。
【請求項４】
前記電流値可変部は、前記電圧制御発振器の抵抗値を変更することによって前記電圧制御発振器の電流値を変更する請求項１〜３のいずれか１項に記載の周波数シンセサイザ。
【請求項５】
前記電流値可変部は、前記電圧制御発振器のカレントミラー回路のミラー比を変更することによって前記電圧制御発振器の電流値を変更する請求項１〜３のいずれか１項に記載の周波数シンセサイザ。
【請求項６】
前記電圧制御発振器が正常に発振していることを検出する発振検出手段を有する請求項１〜３のいずれか１項に記載の周波数シンセサイザ。
【請求項７】
前記発振検出手段は、前記基準分周器の出力信号と前記可変分周器の出力信号の位相差に基づいて、正常に発振しているか否かを判定する請求項６に記載の周波数シンセサイザ。
【請求項８】
前記発振検出手段は、前記基準分周器の出力信号と前記可変分周器の出力信号の周波数誤差を検出し、その結果に基づいて、正常に発振しているか否かを判定する請求項６に記載の周波数シンセサイザ。
【請求項９】
前記電圧制御発振器は、共振回路と、前記前記発振器制御部からの制御に基づいて前記共振回路の容量値を変更することによって共振周波数を切り替える共振周波数切替部と、制御電圧によって容量が変化する可変容量部とを有し、
前記発振周波数帯域は、前記共振周波数切替部によって切り替えられた共振周波数を含む、前記制御電圧によって調整可能な周波数帯域である請求項３に記載の周波数シンセサイザ。
【請求項１０】
前記電圧制御発振器は、共振回路と、前記前記発振器制御部からの制御に基づいて前記共振回路のインダクタ値を変更することによって共振周波数を切り替える共振周波数切替部と、制御電圧によって容量が変化する可変容量部とを有し、
前記発振周波数帯域は、前記共振周波数切替部によって切り替えられた共振周波数を含む、前記制御電圧によって調整可能な周波数帯域である請求項３に記載の周波数シンセサイザ。
【請求項１１】
前記発振器制御部は、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定が得られたときには、前記電圧制御発振器の発振周波数帯域を１つ上の帯域に変更し、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるときの判定が得られたときには、前記電圧制御発振器の発振帯域を下の帯域に変更するように前記電圧制御発振器を制御し、前記電圧制御発振器の帯域に応じて、前記電圧制御発振器の電流値を変更する請求項３、９または１０記載の周波数シンセサイザ。
【請求項１２】
前記発振器制御部によって前記電圧制御発振機器の発振周波数帯域が最上位の周波数帯域に設定された状態で、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定が得られたとき、前記ループ状態切替部は、そのときの発振周波数帯域で、当該周波数シンセサイザを前記閉ループ状態に切り替える請求項１１記載の周波数シンセサイザ。
【請求項１３】
前記発振器制御部によって前記電圧制御発振機器の発振周波数帯域が最下位の周波数帯域に設定された状態で、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるとの判定が得られたとき、前記ループ状態切替部は、そのときの発振周波数帯域で、当該周波数シンセサイザを前記閉ループ状態に切り替える請求項１１記載の周波数シンセサイザ。
【請求項１４】
前記電圧制御発振器の発振周波数帯域を変更した後に前記基準分周器および前記可変分周器をリセットするためのリセット信号を出力するリセット手段を備えた請求項３、および９〜１３のいずれか１項に記載の周波数シンセサイザ。
【請求項１５】
前記リセット手段は、前記基準分周器の出力信号に同期して前記リセット信号を出力する請求項１４に記載の周波数シンセサイザ。
【請求項１６】
当該周波数シンセサイザが閉ループ状態のとき、前記ループ状態切替部、前記位相判定部、前記発振器手段および前記リセット手段の動作を停止する請求項３、および９〜１５のいずれか１項に記載の周波数シンセサイザ。
【請求項１７】
前記基準分周器から出力されて前記位相判定部に入力される出力信号を遅延させる遅延手段を備えた請求項１４〜１６のいずれか１項に記載の周波数シンセサイザ。
【請求項１８】
前記ループ状態切替部は、
前記チャージポンプの出力信号をハイインピーダンス状態にするインピーダンス調整部と、
前記インピーダンス調整部によって前記チャージポンプの出力信号のインピーダンスがハイインピーダンスとされたとき、前記電圧制御発振器を前記経路から分離して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える第１の経路切替部とを有する請求項３〜１７のいずれか１項に記載の周波数シンセサイザ。
【請求項１９】
前記ループ状態切替部は、
前記チャージポンプの出力信号をハイインピーダンス状態にするインピーダンス調整部と、
前記インピーダンス調整部によって前記チャージポンプの出力信号のインピーダンスがハイインピーダンスとされたとき、前記低域通過フィルタを介して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える第２の経路切替部と、
前記低域通過フィルタの時定数を制御するフィルタ時定数制御部とを有し、
前記第２の経路切替手段によって前記電圧制御発振器に所定電圧を印加する経路に切り替えられている間、前記フィルタ時定数制御部は、前記低域通過フィルタの時定数を小さくする請求項３〜１７のいずれか１項に記載の周波数シンセサイザ。
【請求項２０】
前記電流値可変部は、前記電圧制御発振器の発振周波数帯域ごとに電流値を変更できる請求項２または３記載の周波数シンセサイザ。
【請求項２１】
請求項１〜２０のいずれか１項に記載の周波数シンセサイザを備えた移動無線機。
【請求項２２】
請求項１〜２０のいずれか１項に記載の周波数シンセサイザを備えた無線基地局装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動無線機等で使用され、広帯域の電圧制御発信器の低消費化を図ることができる周波数シンセサイザに関する。
【背景技術】
【０００２】
無線・有線選局装置は、送受信の周波数を選択するために周波数シンセサイザを使用している。携帯電話のような移動無線機の場合、周波数シンセサイザは基準信号から任意の局部発振周波数を作り出すために使用される。
【０００３】
従来の携帯電話等の移動無線機で使用される周波数シンセサイザの一例を、図８に示す。この周波数シンセサイザは、周波数制御電圧端子に印加される電圧（Ｖｔ）に応じた周波数の信号を発振する電圧制御発信器（以下「ＶＣＯ」と略記する）１と、ＶＣＯ１の出力信号ｆｖｃｏの周波数を分周するプリスケーラ２と、プリスケーラ２の出力信号をカウントするカウンタ３（プリスケーラ２とカウンタ３とでパルススワロウの可変分周器を構成している）と、ＣＬＯＣＫ信号、ＤＡＴＡ信号、ＳＴＲＯＢＥ信号により設定された分周比をカウンタ３および基準分周器５に出力する分周比格納部９と、基準信号源４の出力信号ｆｏｓｃの周波数を分周する基準分周器５と、カウンタ３出力信号ｆｄｉｖと基準分周器５の出力信号ｆｒｅｆの位相を比較して位相差を出力する位相比較器６と、位相比較器６の出力信号を電圧に変換するチャージポンプ７と、チャージポンプ７の出力信号を平均化するループフィルタ８を備えている。
【０００４】
図９は、特許文献１に開示されているＶＣＯの構成例を示す回路図である。同図に示されたＶＣＯは、並列接続されたコンデンサＣ０と負性抵抗部−ＲとインダクタＬと、縦続接続されたコンデンサＣ１と可変容量ダイオードＣｖとを備えている。コンデンサＣ１と可変容量ダイオードＣｖの縦続接続は、コンデンサＣ０と並列に接続されている。以下、このＶＣＯの動作について説明する。
【０００５】
負性抵抗部−Ｒ、コンデンサＣ０、インダクタＬの並列接続部分は、電源電圧が供給されたトランジスタ等の電力生成する能動素子を有した並列共振回路であり、負性抵抗部−Ｒは電力を生成するという意味で通常の抵抗とは異なる。このＶＣＯの発振周波数ｆｖｃｏは（数１）で表される。説明を簡単にするため、信号名と周波数を同じ名称で表す。
【０００６】
【数１】
2007281895.tif 000003
【０００７】
このＶＣＯを図８に示した従来の周波数シンセサイザに用いた場合、可変容量ダイオードＣｖに制御電圧Ｖｔが印加され、これにより可変容量ダイオードＣｖの容量値が変化し、その結果、発振周波数ｆｖｃｏが変化する。
【０００８】
このような周波数シンセサイザは、カウンタ３の分周比が変更されると、それに伴い出力信号ｆｄｉｖの周波数が変化し、これにより位相比較器６は位相誤差を出力する。ここで、位相比較器６は、非特許文献１に記載されているような一般的に知られている構成とする。出力信号ｆｒｅｆに対し、出力信号ｆｄｉｖの位相が遅れているときは、位相比較器６はＵ信号を出力し、チャージポンプ７を介してループフィルタ８に電荷を充電し、出力信号ｆｄｉｖの位相（または周波数）を早めるように動作する。反対に、出力信号ｆｒｅｆに対し出力信号ｆｄｉｖの位相が進んでいる時は、位相比較器６はＤ信号を出力し、チャージポンプ７を介してループフィルタ８の電荷を放電し、出力信号ｆｄｉｖの位相（周波数）を遅らせるように動作する。これにより、ＶＣＯ１の制御端子電圧が変化し、ｆｖｃｏが変化する。
【０００９】
以上のように、周波数シンセサイザは負帰還ループを構成しており、最終的に、出力信号ｆｒｅｆとｆｄｉｖの位相が一致したところで位相ロックし、ＶＣＯ１の出力周波数は安定する。
【００１０】
従来の周波数シンセサイザの構成の他の例を図１０に示す（特許文献１参照）。同図に於いて、図８、図９と重複する構成要素は同一符号を付して説明する。同図の周波数シンセサイザは、図８と同様の、プリスケーラ２、カウンタ３、基準分周器５、位相比較器６、チャージポンプ７およびループフィルタ８を有する。また、図８に示したＶＣＯ１に類似した機能を持つＶＣＯ１ａ、図８に示した分周比格納部９に類似した機能を持つ分周比格納部９ａを有する。更に、インピーダンス調整機能を有するバイアス制御部１０、経路切替手段であるスイッチ１１、リセット信号生成部１２、位相判定部１３、およびＶＣＯ制御データ生成部１４を有する。以下、図１０に示した周波数シンセサイザについて、より詳細に説明する。
【００１１】
まず、ＶＣＯ１ａは、周波数制御電圧端子に印加される電圧（Ｖｔ）に応じた周波数の信号を発振するものであり、集積化されている。ＶＣＯ１ａに関する詳しい構造および動作については、図１２を参照して後述する。プリスケーラ２は、ＶＣＯ１ａの出力信号ｆｖｃｏの周波数を分周する。カウンタ３は、プリスケーラ２の出力信号をカウントする。プリスケーラ２とカウンタ３により、パルススワロの可変分周器が構成される。分周比格納部９ａは、ＣＬＯＣＫ信号、ＤＡＴＡ信号、ＳＴＲＯＢＥ信号により設定された分周比をカウンタ３および基準分周器５に出力し、バイアス制御部１０、リセット信号生成部１２および位相判定部１３に起動信号を出力し、ＶＣＯ制御データ生成部１４に初期化信号を出力する。
【００１２】
基準分周器５は、基準信号源４の出力信号ｆｏｓｃの周波数を分周する。位相比較器６は、カウンタ３の出力信号ｆｄｉｖと基準分周器５の出力信号ｆｒｅｆの位相を比較して、位相差を出力する。チャージポンプ７は、位相比較器６の出力信号を電圧に変換する。ループフィルタ８は、チャージポンプ７の出力信号を平均化する。
【００１３】
バイアス制御部１０は、チャージポンプ７およびスイッチ１１を制御する信号を出力する。スイッチ１１は、バイアス制御部１０の出力に応じて、ＶＣＯ１ａの制御電圧端子をループフィルタ８の出力側または電圧源１５に接続する。リセット信号生成部１２は、基準信号源４の出力信号ｆｏｓｃに基づき、プリスケーラ２とカウンタ３と基準分周器５をリセットするリセット信号を生成して出力する。
【００１４】
位相判定部１３は、基準分周器５の出力信号ｆｒｅｆに対するカウンタ３の出力信号ｆｄｉｖの位相の進みまたは遅れを判定した結果をＶＣＯ制御データ生成部１４およびリセット信号生成部１２に出力し、バイアス制御を停止する信号をバイアス制御部１０に出力し、かつリセット信号の生成を停止する信号をリセット信号生成部１２に出力する。ＶＣＯ制御データ生成部１４は、分周比格納部９ａからの初期化信号と、位相判定部１３の判定結果に関する出力信号とに基づいて、ＶＣＯ１ａの発振周波数帯域を制御する制御信号ＶＣＮＴを生成して出力する。
【００１５】
図１１は、図１０に示した従来の周波数シンセサイザが有するＶＣＯ１ａの原理を示す回路図である。同図において、ＶＣＯ制御データ生成部１４から出力された制御信号ＶＣＮＴは、ＶＣＮＴ[１]〜ＶＣＮＴ[４]を束ねたバス線から入力される。図１１に示したＶＣＯ１ａの構成は、図９に示した従来例のＶＣＯ１の構成と比べると、ＶＣＮＴ[１]〜ＶＣＮＴ[４]で制御されるスイッチＳＷ１〜ＳＷ４と、スイッチＳＷ１〜ＳＷ４に直列に接続されたコンデンサＣ２〜Ｃ５から成る共振回路を備えている点が、図９に示した従来例と異なっている。
【００１６】
図１２は、図１１に示したＶＣＯ１ａの制御電圧に対する発振周波数特性を示すグラフである。以下、図１２に示した制御電圧−発振周波数特性のグラフを参照して、従来の周波数シンセサイザが有するＶＣＯ１ａの動作について説明する。
【００１７】
制御電圧端子Ｖｔに電圧Ｖ１、Ｖ２が印加されているときの可変容量ダイオードＣｖの容量値を各々、Ｃｖ１、Ｃｖ２とする。Ｖｔ＝Ｖ１でスイッチＳＷ１〜ＳＷ４が全てオフの時は、図１２のバンド５で動作し、ＶＣＯ１ａの発振周波数ｆｖｃｏは（数２）によって表される。
【００１８】
【数２】
2007281895.tif 000004
【００１９】
ここで、Ｖｔ＝Ｖ２であり、スイッチＳＷ１がオン（図１２のバンド４）とすると、ＶＣＯ１ａの発振周波数ｆｖｃｏは（数３）によって表される。
【００２０】
【数３】
2007281895.tif 000005
【００２１】
（数２）および（数３）において発振周波数ｆｖｃｏを等しくするために、コンデンサＣ２の容量値を（数４）を満たすように設定する。
【００２２】
【数４】
2007281895.tif 000006
【００２３】
他のコンデンサＣ３〜Ｃ５の各容量もコンデンサＣ２と同様の容量値に設定すると、図１２に示したように、スイッチＳＷ１，ＳＷ２がオンのときはバンド３、スイッチＳＷ１〜ＳＷ３がオンのときはバンド２、スイッチＳＷ１〜ＳＷ４がオンのときはバンド１で動作する。このように、制御電圧端子に印加された電圧Ｖｔと信号ＶＣＮＴ［１］〜ＶＣＮＴ［４］とによる制御により、発振周波数ｆｖｃｏは、図１２に示すように、Ｖｔ＝０の時のｆＬからＶｔ＝ＶＨの時のｆＨまで変化する。但し、ＶＣＯ１ａを構成する素子のばらつきがあっても、発振周波数ｆＬ〜ｆＨの範囲の中に所望の周波数があるようにＶＣＯ１ａは設計されているものとする。
【００２４】
図１３は、図１０に示した従来例の周波数シンセサイザの動作について説明するタイミングチャートである。同図は、特に図１２に丸印で示した点を目標周波数とした場合の動作について表している。以下、図１２および図１３を参照して、図１０に示した周波数シンセサイザの動作について説明する。
【００２５】
ＣＬＯＣＫ信号、ＤＡＴＡ信号、ＳＴＲＯＢＥ信号によって新しい分周比が分周比格納部９ａに格納され、カウンタ３のカウント値が変更されると、分周比格納部９ａはバイアス制御部１０、リセット信号生成部１２および位相判定部１３に起動信号を出力し、ＶＣＯ制御データ生成部１４に初期信号を出力する。
【００２６】
バイアス制御部１０は、チャージポンプ７の出力をハイインピーダンス状態にし、スイッチ１１に対してＶＣＯ１ａと電圧源１５を接続するための制御信号を出力する。ここで、電圧源１５の出力電圧は図１２で示したＶ１である。これにより、周波数シンセサイザは開ループ状態になる。このとき、ループフィルタ８の入出力はハイインピーダンス状態であるため、充電されている電荷は保持される。
【００２７】
ＶＣＯ制御データ生成部１４は、分周比格納部９ａから出力された初期化信号によって、図１２に示されているバンド１を選択する制御信号ＶＣＮＴ（スイッチＳＷ１〜ＳＷ４はオン）を出力する。これにより、ＶＣＯ１ａは周波数ｆ１で発振する。
【００２８】
リセット信号生成部１２は、基準信号源４の出力信号ｆｏｓｃに同期したリセット信号を生成し、基準分周器５、プリスケーラ２およびカウンタ３をリセットする。このリセットが解除される時刻（図１３に示す分周開始点）から、基準分周器５と、プリスケーラ２およびカウンタ３で構成されるパルススワロ可変分周器の分周動作は、同時に開始される。この例では目標周波数がバンド２上のｆｔａｒｇｅｔであるため、発振周波数ｆｖｃｏ＝ｆ１の場合は、出力信号ｆｒｅｆに対し出力信号ｆｄｉｖの位相は遅れて出力される。
【００２９】
位相判定部１３は、出力信号ｆｒｅｆと出力信号ｆｄｉｖの位相を比較し、どちらかの位相が遅れているかを判定して、ＶＣＯ制御生成部１４とリセット信号生成部１２に、判定結果を示す信号（図１０で「判定」として示された信号）を出力する。
【００３０】
ＶＣＯ制御データ生成部１４は、出力信号ｆｄｉｖの位相が遅れている場合はＶＣＯ１ａのバンドを１つ上のバンドに変更する制御信号をＶＣＯ１ａに出力し、出力信号ｆｄｉｖの位相が進んでいる場合はＶＣＯ１ａのバンドを１つ下のバンドに変更する制御信号をＶＣＯ１ａに出力する。この例では、１つ上のバンドであるバンド２を選択する制御信号ＶＣＮＴ（スイッチＳＷ１〜ＳＷ３はオン）を出力する。これにより、ＶＣＯ１ａは周波数ｆ２で発振する。
【００３１】
リセット信号生成部１２は、位相判定部１３から判定結果が入力されるとリセット信号を生成し、基準分周器５、プリスケーラ２、およびカウンタ３を再びリセットする。この時点では発振周波数ｆｖｃｏ＝ｆ２＜ｆｔａｒｇｅｔであるため、次も、出力信号ｆｒｅｆに対して出力信号ｆｄｉｖの位相は遅れて出力される。同様の動作を繰り返し、バンド３を選択する制御信号ＶＣＮＴ（スイッチＳＷ１、ＳＷ２はオン）がＶＣＯ１ａに入力される。これによりＶＣＯ１ａは周波数ｆ３で発振する。しかし、今度は、発振周波数ｆｖｃｏ＝ｆ３＞ｆｔａｒｇｅｔとなるため、次の出力信号ｆｄｉｖは出力信号ｆｒｅｆよりも位相が進んだ状態となる。出力信号ｆｄｉｖの位相が進んでいる場合はＶＣＯ１ａのバンドを１つ下のバンドに変更する制御信号をＶＣＯ１ａに出力するため、ＶＣＯ１ａのバンドは再びバンド２に戻る。
【００３２】
位相判定部１３は、位相状態の変化、すなわち位相の遅れから進みへの変化または位相の進みから遅れへの変化が起きた時、バイアス制御部１０に停止信号を出力し、チャージポンプ７のハイインピーダンス状態を解除すると共に、スイッチ１１の制御により、制御電圧端子Ｖｔをループフィルタ８の出力端子と接続させる。これにより、周波数シンセサイザは閉ループ状態となる。
【００３３】
さらに、位相判定部１３は、位相状態の変化が起きた、すなわち上記例では位相が遅れた状態から進んだ状態へと変化したと判定（第２の判定結果）した時、ＶＣＯ制御データ生成部１４から出力される制御信号ＶＣＮＴを保持する信号（図１０で「保持」と示された信号）をＶＣＯ制御データ生成部１４に出力すると共に、リセット信号の生成を停止する信号（図１０で「停止」と示された信号）をリセット信号生成部１２に出力し、位相判定部１３自体の動作も停止する。その後、従来の周波数シンセサイザと同様の動作により、出力信号ｆｒｅｆと出力信号ｆｄｉｖの位相が一致したところで位相ロックする。
【特許文献１】特開２００４−８０６２４号公報
【非特許文献１】「ＰＬＬ周波数シンセサイザ・回路設計法（総合電子出版社）」、第１２６ページ
【発明の開示】
【発明が解決しようとする課題】
【００３４】
上記従来の周波数シンセサイザ、特に、携帯電話等で用いられる一般的な周波数シンセサイザにあたっては、周波数の切替時間が短いこと、ノイズ特性が良いこと、回路規模が小さいこと、低コストであること、消費電力が小さいこと等が要望されている。図１０に示した従来の周波数シンセサイザは、複数の異なる発振周波数帯域から１つの周波数帯域を選択可能な集積化されたＶＣＯを構成する素子に製造ばらつきがあっても、最適な周波数帯域で所望の周波数に位相ロックすることのできる周波数シンセサイザである。しかし、図８に示した従来の周波数シンセサイザを構成するＶＣＯに比べると、複数の異なる発振周波数帯域を持ち、広帯域化であるために、寄生素子が多いため製造ばらつきを考慮すると、ＶＣＯ１ａの消費電流は多くなってしまう。
【００３５】
本発明は、上記従来の問題点に鑑みてなされたものであって、複数の発振周波数帯域から１つの周波数帯域を選択可能な集積化されたＶＣＯを構成する素子に製造ばらつきがあっても、最適な周波数帯域で所望の周波数に位相ロックすることができ、しかもＶＣＯの消費電流を低減できる周波数シンセサイザを提供することを目的とする。
【課題を解決するための手段】
【００３６】
上記目的を達成するために、本発明に係る周波数シンセサイザは、基準信号を分周する基準分周器と、周波数制御電圧端子に印加される制御電圧に応じた周波数で発振する電圧制御発振器と、前記電圧制御発振器の出力信号を分周する可変分周器と、前記可変分周器より得られた信号と前記基準分周器より得られた信号とを位相比較して位相差信号を出力する位相比較器と、前記位相比較器の出力信号に基づき充放電出力が制御されるチャージポンプと、前記チャージポンプの出力信号を平均化して前記電圧制御発振器に前記制御電圧として供給する低域通過フィルタとを備え、前記電圧制御発振器は、電流値可変部を有することを特徴とする。
【発明の効果】
【００３７】
上記構成の本発明の周波数シンセサイザによれば、電圧制御発振器を構成する素子に製造ばらつきがあっても、電圧制御発振器の電流値を可変でき最適な電流値を設定できるため、周波数シンセサイザを低消費化することができる。
【発明を実施するための最良の形態】
【００３８】
上記構成の本発明の周波数シンセサイザにおいて、前記電圧制御発振器は、複数の異なる発振周波数帯域の中から選択された周波数帯域で発振可能であり、前記電圧制御発振器に前記複数の発振周波数帯域の中から一つの発振周波数帯域を選択して発振させる手段を有することが好ましい。
【００３９】
また、当該周波数シンセサイザを開ループ状態または閉ループ状態に切り替えるループ状態切替部と、前記ループ状態切替部によって当該周波数シンセサイザを開ループ状態に切り替えた後、前記基準分周器の出力信号に対する前記可変分周器の出力信号の位相の進みまたは遅れを判定する位相判定部と、前記位相判定部による判定結果に基づいて前記電圧制御発振器の発振周波数帯域を段階的に変更し、前記位相判定部の判定結果に位相状態の変化があったときはそのときの発振周波数帯域で保持するよう前記電圧制御発振器を制御する発振器制御部とを備え、前記発振器制御部によって前記発振周波数帯域が保持された後、前記ループ状態切替部によって前記周波数シンセサイザを閉ループ状態に切り替えて、前記発振器制御部によって保持された発振周波数帯域中の所望の周波数に位相ロックする構成とすることが好ましい。
【００４０】
それにより、複数の発振周波数帯域から１つの周波数帯域を選択可能な集積化されたＶＣＯを構成する素子に製造ばらつきがあっても、ＶＣＯの実際の出力周波数に応じて発振周波数を変化させるため、最適な周波数帯域で所望の周波数に位相ロックすることができる。
【００４１】
また、前記電流値可変部は、前記電圧制御発振器の抵抗値を変更することによって前記電圧制御発振器の電流値を変更する構成とすることができる。
【００４２】
あるいは、前記電流値可変部は、前記電圧制御発振器のカレントミラー回路のミラー比を変更することによって前記電圧制御発振器の電流値を変更する構成とすることができる。
【００４３】
また、前記電圧制御発振器が正常に発振していることを検出する発振検出手段を有する構成とすることができる。
【００４４】
前記発振検出手段は、前記基準分周器の出力信号と前記可変分周器の出力信号の位相差に基づいて、正常に発振しているか否かを判定する構成とすることができる。
【００４５】
あるいは、前記発振検出手段は、前記基準分周器の出力信号と前記可変分周器の出力信号の周波数誤差を検出し、その結果に基づいて、正常に発振しているか否かを判定する構成とすることができる。
【００４６】
また、前記電圧制御発振器は、共振回路と、前記前記発振器制御部からの制御に基づいて前記共振回路の容量値を変更することによって共振周波数を切り替える共振周波数切替部と、制御電圧によって容量が変化する可変容量部とを有し、前記発振周波数帯域は、前記共振周波数切替部によって切り替えられた共振周波数を含む、前記制御電圧によって調整可能な周波数帯域である構成とすることができる。
【００４７】
あるいは、前記電圧制御発振器は、共振回路と、前記前記発振器制御部からの制御に基づいて前記共振回路のインダクタ値を変更することによって共振周波数を切り替える共振周波数切替部と、制御電圧によって容量が変化する可変容量部とを有し、前記発振周波数帯域は、前記共振周波数切替部によって切り替えられた共振周波数を含む、前記制御電圧によって調整可能な周波数帯域である構成とすることができる。
【００４８】
また、前記発振器制御部は、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定が得られたときには、前記電圧制御発振器の発振周波数帯域を１つ上の帯域に変更し、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるときの判定が得られたときには、前記電圧制御発振器の発振帯域を下の帯域に変更するように前記電圧制御発振器を制御し、前記電圧制御発振器の帯域に応じて、前記電圧制御発振器の電流値を変更する構成とすることが好ましい。
【００４９】
それにより、基準分周器の出力信号と可変分周器の出力信号の位相を１周期ごとに比較して周波数帯域を決定することができるため、カウンタ等を用いて周波数差を積分して比較する方法と比べて回路規模を小さくすることができる。
【００５０】
また、上記構成の周波数シンセサイザにおいて、前記発振器制御部によって前記電圧制御発振機器の発振周波数帯域が最上位の周波数帯域に設定された状態で、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が遅れているとの判定が得られたとき、前記ループ状態切替部は、そのときの発振周波数帯域で、当該周波数シンセサイザを前記閉ループ状態に切り替える構成とすることが好ましい。
【００５１】
また、前記発振器制御部によって前記電圧制御発振機器の発振周波数帯域が最下位の周波数帯域に設定された状態で、前記位相判定部によって、前記基準分周器の出力信号に対して前記可変分周器の出力信号の位相が進んでいるとの判定が得られたとき、前記ループ状態切替部は、そのときの発振周波数帯域で、当該周波数シンセサイザを前記閉ループ状態に切り替える構成とすることが好ましい。
【００５２】
また、前記電圧制御発振器の発振周波数帯域を変更した後に前記基準分周器および前記可変分周器をリセットするためのリセット信号を出力するリセット手段を備えることが好ましい。それにより、電圧制御発振器の発振周波数帯域を変更してから基準分周器および可変分周器をリセット解除するまでにリセット信号の出力時間が設けられるため、この間にＶＣＯの出力周波数を安定させることができる。その結果、位相判定部による位相判定の誤差が小さくなるため、最適な発振周波数帯域で所望の周波数に位相ロックすることができる。
【００５３】
前記リセット手段は、前記基準分周器の出力信号に同期して前記リセット信号を出力する構成とすることが好ましい。それにより、基準分周器の分周開始時刻がリセット解除される時刻と一致するため、位相判定部の判定精度が向上する。その結果、最適な発振周波数帯域で所望の周波数に位相ロックすることができる。
【００５４】
また、当該周波数シンセサイザが閉ループ状態のとき、前記ループ状態切替部、前記位相判定部、前記発振器手段および前記リセット手段の動作を停止することが好ましい。それにより、消費電力を小さくすることができる。
【００５５】
また、前記基準分周器から出力されて前記位相判定部に入力される出力信号を遅延させる遅延手段を備えることが好ましい。それにより、リセット信号の伝播遅延時間誤差を補正することができるため、位相判定部の判定精度を向上することができる。
【００５６】
また、上記構成の周波数シンセサイザにおいて、前記ループ状態切替部は、前記チャージポンプの出力信号をハイインピーダンス状態にするインピーダンス調整部と、前記インピーダンス調整部によって前記チャージポンプの出力信号のインピーダンスがハイインピーダンスとされたとき、前記電圧制御発振器を前記経路から分離して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える第１の経路切替部とを有する構成とすることができる。それにより、周波数シンセサイザを閉ループ状態と開ループ状態とに切り替えて、開ループ状態の際はＶＣＯに所定の電圧を印加することができる。
【００５７】
あるいは、前記ループ状態切替部は、前記チャージポンプの出力信号をハイインピーダンス状態にするインピーダンス調整部と、前記インピーダンス調整部によって前記チャージポンプの出力信号のインピーダンスがハイインピーダンスとされたとき、前記低域通過フィルタを介して所定電圧を印加するよう前記電圧制御発振器の入力経路を切り替える第２の経路切替部と、前記低域通過フィルタの時定数を制御するフィルタ時定数制御部とを有し、前記第２の経路切替手段によって前記電圧制御発振器に所定電圧を印加する経路に切り替えられている間、前記フィルタ時定数制御部は、前記低域通過フィルタの時定数を小さくする構成とすることができる。
【００５８】
それにより、低域通過フィルタと電圧制御発振器との間に周波数シンセサイザを開ループ状態に切り替えるためのスイッチ等の手段を挿入する必要がないため、当該手段によるノイズ等の影響を受けることなく開ループ状態を保つことができる。また、低域通過フィルタの時定数が小さくされるため、電圧制御発振器は所定電圧が印加されてから実際の出力周波数が安定するまでの時間を短くすることができる。したがって、発振周波数の切換時間を短縮できる。
【００５９】
また、前記電流値可変部は、前記電圧制御発振器の発振周波数帯域ごとに電流値を変更できる構成とすることが好ましい。
【００６０】
本発明の移動無線機および無線基地局装置は、上記いずれかの構成を有する周波数シンセサイザを備えた構成とすることができる。それにより、小型化された消費電流の小さい周波数シンセサイザを備え、通信品質の良い移動無線機を提供することができる。
【００６１】
以下、本発明の実施の形態における周波数シンセサイザについて、図面を参照して詳細に説明する。なお、以下の説明で、信号名を数式中の変数として使用する場合は、その信号名の信号の電圧値、あるいは電流値を示すものとする。
【００６２】
（第１の実施形態）
図１は、本発明の第１の実施形態における周波数シンセサイザの構成を示すブロック図である。同図において、図８〜図１３に示した従来例と同様の構成要素については、同一の符号を付して説明する。
【００６３】
図１に示す第１の実施形態の周波数シンセサイザにおいて、プリスケーラ２、カウンタ３、基準分周器５、位相比較器６、チャージポンプ７、ループフィルタ８、分周比格納部９ａ、バイアス制御部１０、第１のスイッチ１１、リセット信号生成部１２、および位相判定部１３は、図１０に示した従来例の周波数シンセサイザの構成要素と同様である。ＶＣＯ１ｂ、およびＶＣＯ制御データ生成部１４ａは、図１０に示した従来例の周波数シンセサイザの構成と類似するが、従来例の周波数シンセサイザとは異なる機能も有する。
【００６４】
以下、本実施形態の周波数シンセサイザが有する各構成要素について説明する。
【００６５】
まず、ＶＣＯ１ｂは、周波数制御電圧端子に印加される電圧（Ｖｔ）に応じた周波数の信号を発振するものであり、集積化されている。ＶＣＯ１ｂに関する詳しい構造、および動作については、図２を参照して後述する。プリスケーラ２は、ＶＣＯ１ｂの出力信号ｆｖｃｏの周波数を分周する。カウンタ３は、プリスケーラ２の出力信号をカウントし、プリスケーラ２とカウンタ３とでパルススワロの可変分周器を構成している。分周比格納部９ａは、ＣＬＯＣＫ信号、ＤＡＴＡ信号、ＳＴＲＯＢＥ信号により設定された分周比をカウンタ３および基準分周器５に出力し、バイアス制御部１０、リセット信号生成部１２および位相判定部１３に起動信号を出力し、ＶＣＯ制御データ生成部１４ａに初期化信号（図中に示されるＶＣＮＴ，ＩＣＮＴの初期値を意味する）を出力する。
【００６６】
基準分周器５は、基準信号源４の出力信号ｆｏｓｃの周波数を分周する。位相比較器６は、カウンタ３の出力信号ｆｄｉｖと基準分周器５の出力信号ｆｒｅｆの位相を比較して、位相差を出力する。チャージポンプ７は、位相比較器６の出力信号を電圧または電流に変換する。ループフィルタ８は、低域通過フィルタにより構成され、チャージポンプ７の出力信号を平均化する。
【００６７】
バイアス制御部１０は、チャージポンプ７およびスイッチ１１を制御する信号を出力する。第１のスイッチ１１は、第１の経路切替部を構成し、バイアス制御部１０の出力に応じて、ＶＣＯ１ｂの制御電圧端子をループフィルタ８の出力側または電圧源１５に選択的に接続する。リセット信号生成部１２は、基準信号源４の出力信号ｆｏｓｃに基づき、プリスケーラ２、カウンタ３、および基準分周器５をリセットするリセット信号を生成して出力する。
【００６８】
位相判定部１３は、基準分周器５の出力信号ｆｒｅｆに対するカウンタ３の出力信号ｆｄｉｖの位相の進みまたは遅れを判定し、その結果をＶＣＯ制御データ生成部１４およびリセット信号生成部１２に出力し、バイアス制御を停止する信号をバイアス制御部１０に出力し、かつリセット信号の生成を停止する信号をリセット信号生成部１２に出力する。ＶＣＯ制御データ生成部１４ａは、分周比格納部９ａからの初期化信号と位相判定部１３からの位相判定結果に関する出力信号に基づいて、ＶＣＯ１ｂの発振周波数を制御する制御信号ＶＣＮＴ、およびＶＣＯ１ｂの最適電流値を制御する制御信号ＩＣＮＴを出力する。したがって、ＶＣＯ制御データ生成部１４ａは、ＶＣＯ１ｂの動作を制御する。
【００６９】
図２は、第１の実施形態の周波数シンセサイザを構成するＶＣＯ１ｂの構成および原理を示す回路図である。同図において、ＶＣＯ制御データ生成部１４ａから出力された制御信号ＶＣＮＴおよび制御信号ＩＣＮＴは各々、ＶＣＮＴ［１］〜ＶＣＮＴ［３］を束ねたバス線およびＩＣＮＴ［１］〜ＩＣＮＴ［３］を束ねたバス線から入力される。図２に示したＶＣＯ１ｂの構成を図１１に示したＶＣＯ１ａの構成と比べると、制御信号ＩＣＮＴ［１］〜ＩＣＮＴ［３］で制御されるスイッチＳＷ１１〜ＳＷ１３と、スイッチＳＷ１１〜ＳＷ１３に直列に接続された抵抗Ｒ１〜Ｒ４からなる電流源を備えている点が、図１１に示した従来のＶＣＯ１ａと異なっている。
【００７０】
図３は，図２に示したＶＣＯ１ｂの制御電圧に対する発振周波数特性の関係を示すグラフである。以下、図３に示した制御電圧対周波数特性のグラフを参照して、本実施形態の周波数シンセサイザが有するＶＣＯ１ｂの動作について説明する。
【００７１】
ＶＣＯ１ｂの制御電圧端子Ｖｔに電圧Ｖ１，Ｖ２が印加されたときの可変容量ダイオードＣｖの容量値を、それぞれＣｖ１，Ｃｖ２とする。Ｖｔ＝Ｖ１で、スイッチＳＷ１〜ＳＷ３が全てオンの時は（図３のバンド１）、ＶＣＯ１ｂの発振周波数ｆｖｃｏは（数５）によって表される。
【００７２】
【数５】
2007281895.tif 000007
【００７３】
また、Ｖｔ＝Ｖ２で、スイッチＳＷ１〜ＳＷ３が全てオフの時は（図３のバンド８）、ＶＣＯ１ｂの発振周波数ｆｖｃｏは（数６）によって表される。
【００７４】
【数６】
2007281895.tif 000008
【００７５】
このように、制御電圧端子に印加された電圧Ｖｔと信号ＶＣＮＴ［１］〜ＶＣＮＴ［３］による制御に応じて、発振周波数ｆｖｃｏは、図３に示すようにＶｔ＝０の時のｆＬからＶｔ＝ＶＨの時のｆＨまで変化する。但し、ＶＣＯ１ｂを構成する素子の製造ばらつきがあっても、発振周波数ｆＬ〜ｆＨの範囲の中に所望の周波数が得られるようにＶＣＯ１ｂは設計されているものとする。また、プリスケーラ２のフリーラン周波数（プリスケーラ２に無入力時に出力される周波数）は、ｆＨよりも高い周波数に設計されているものとする。
【００７６】
図４は、図２に示した第１の実施形態におけるＶＣＯ１ｂの電流値特性を示す表である。初期状態では、スイッチＳＷ１１〜ＳＷ１３が全てオンの時が、ＶＣＯ１ｂの消費電流が多く、スイッチＳＷ１１〜ＳＷ１３が全てオフの時が、ＶＣＯ１ｂの消費電流が少なくなる。同図に示す表のようにスイッチＳＷ１１〜ＳＷ１３を変化させることで、ＶＣＯ１ｂの消費電流を変化させることができる。
【００７７】
図５は、第１の実施形態の周波数シンセサイザの動作について説明するタイミングチャートである。同図では、図３に丸印で示した点を目標周波数（ｆｔａｒｇｅｔ）とした場合の動作について表している。以下、図３〜図５を参照して、図１に示した第１の実施形態の周波数シンセサイザの動作について説明する。
【００７８】
ＣＬＯＣＫ信号、ＤＡＴＡ信号、ＳＴＲＯＢＥ信号によって新しい分周比が分周比格納部９ａに格納され、カウンタ３のカウント値が変更されると、分周比格納部９ａは、バイアス制御部１０、リセット信号生成部１２および位相判定部１３に起動信号を出力し、ＶＣＯ制御データ生成部１４ａに初期化信号を出力する。
【００７９】
バイアス制御部１０は、チャージポンプ７の出力をハイインピーダンス状態にし、第１のスイッチ１１によってＶＣＯ１ｂと電圧源１５を接続するために制御信号を出力する。ここで、電圧源１５の出力電圧は図３に示したＶ１であるものとする。これにより、周波数シンセサイザは閉ループ状態になる。このとき、ループフィルタ８の入出力はハイインピーダンス状態になるため、充電されている電荷は保持される。
【００８０】
ＶＣＯ制御データ生成部１４ａは、分周比格納部９ａから出力された初期化信号によって、図３に示されているバンド４を選択する制御信号ＶＣＮＴ（ＳＷ１：オン、ＳＷ２：オフ、ＳＷ３：オフ）およびＶＣＯ１ｂの消費電流を決定する制御信号ＩＣＮＴ（ＳＷ１１：オン、ＳＷ１２：オン、ＳＷ１３：オン）を出力する。これによりＶＣＯ１ｂは周波数ｆ４で発振する。消費電流は、図４に示す表における状態１（ＳＷ１１：オン、ＳＷ１２：オン、ＳＷ３：オン）である。
【００８１】
リセット信号生成部１２は、基準信号源４の出力信号ｆｏｓｃに同期したリセット信号を生成し、基準分周器５、プリスケーラ２およびカウンタ３をリセットする。このリセットが解除される時刻（図５に示す分周開始点）から、基準分周器５と、プリスケーラ２およびカウンタ３で構成されているパルススワロ可変分周器の分周動作は同時に開始される。この例では、目標周波数がバンド５上のｆｔａｒｇｅｔであるため、発振周波数ｆｖｃｏ＝ｆ４の場合は、出力信号ｆｒｅｆに対して出力信号ｆｄｉｖの位相は遅れて出力される。位相判定部１３は、出力信号ｆｒｅｆと出力信号ｆｄｉｖの位相を比較し、どちらかの位相が遅れているかを判定して、ＶＣＯ制御データ生成部１４ａとリセット信号生成部１２に、判定結果（第１の位相判定結果）を示す信号（図１で「判定」と示した信号）として出力する。
【００８２】
ＶＣＯ制御データ生成部１４ａは、出力信号ｆｄｉｖの位相が遅れている場合はＶＣＯ１ｂのバンドを１つ上のバンドに変更する制御信号をＶＣＯ１ｂに出力し、出力信号ｆｄｉｖの位相が進んでいる場合はＶＣＯ１ｂのバンドを１つ下のバンドに変更する制御信号をＶＣＯ１ｂに出力する。この例では、１つ上のバンドであるバンド５を選択する制御信号ＶＣＮＴ（ＳＷ１：オフ、ＳＷ：オン、ＳＷ３：オン）を出力する。これによりＶＣＯ１ｂは周波数ｆ５で発振する。
【００８３】
リセット信号生成部１２は、位相判定部１３から判定結果が入力されるとリセット信号を生成し、基準分周器５、プリスケーラ２およびカウンタ３を再びリセットする。この時点では発振周波数ｆｖｃｏ＝ｆ５＜ｆｔａｒｇｅｔであるために、次も、出力信号ｆｒｅｆに対して出力信号ｆｄｉｖの位相は遅れて出力される。同様の動作を繰り返し、バンド６を選択する制御信号ＶＣＮＴ（ＳＷ１：オフ、ＳＷ２：オン、ＳＷ３：オフ）がＶＣＯ１ｂに入力される。これによりＶＣＯ１ｂは周波数ｆ６で発振する。しかし、今度は、発振周波数ｆｖｃ０＝ｆ６＞ｆｔａｒｇｅｔとなるために、次の出力信号ｆｄｉｖは出力信号ｆｒｅｆよりも位相が進んだ状態となる。出力信号ｆｄｉｖの位相が進んでいる場合は、ＶＣＯ１ａのバンドを１つ下のバンドに変更する制御信号がＶＣＯ１ａに出力されるため、ＶＣＯ１ｂは再びバンド５に戻る。最終的には、出力信号ｆｒｅｆに対して出力信号ｆｄｉｖの位相が遅れた状態で制御信号ＶＣＮＴを保持する信号（図１で「ＶＣＮＴ保持」と示された信号）が出力される。
【００８４】
なお、状態１で出力信号ｆｄｉｖが出力信号ｆｒｅｆよりも位相が進んだ状態である時、または、状態４で出力信号ｆｄｉｖが出力信号ｆｒｅｆよりも位相が遅れた状態である時は、いづれも、そのときの発振周波数帯域で、周波数シンセサイザは閉ループ状態になるように制御される。
【００８５】
次に、図４に示す表における状態２（ＳＷ１１：オフ、ＳＷ１２：オン、ＳＷ１３：オン）に制御信号ＩＣＮＴを変化させる。ＶＣＯ１ｂのバンドの決定方法と同様に、位相判定器１３が出力信号ｆｒｅｆと出力信号ｆｄｉｖの位相を比較する。その判定結果に基づき、出力信号ｆｄｉｖが出力信号ｆｒｅｆよりも位相が進んだ状態になるまで、ＶＣＯ１ｂの電流の状態を変化させる。仮に状態２で、出力信号ｆｄｉｖが出力信号ｆｒｅｆよりも位相が進んだ状態になると、ＶＣＯ１ｂは発振停止となり、プリスケーラ２のフリーラン周波数が出力信号ｆｄｉｖとなる。そして、ＶＣＯ１ｂの電流の状態は再び状態１に戻る。最終的には、出力信号ｆｒｅｆに対して出力信号ｆｄｉｖの位相が遅れた状態で制御信号ＩＣＮＴを保持する信号（図１で「ＩＣＮＴ保持」と示された信号）が出力される。仮に、状態４まで出力信号ｆｄｉｖが出力信号ｆｒｅｆよりも位相が遅れた状態である時は、状態４の制御信号ＩＣＮＴを保持する信号が出力される。
【００８６】
次に、バイアス制御部１０に停止信号が出力され、チャージポンプ７のハイインピーダンス状態を解除すると共に、第１のスイッチ１１の制御により、制御電圧端子Ｖｔがループフィルタ８の出力端子に接続される。これにより、周波数シンセサイザは閉ループ状態になる。
【００８７】
さらに、制御信号ＩＣＮＴを保持する信号（図１で「ＩＣＮＴ保持」と示された信号）が出力されると、リセット信号の生成を停止する信号（図１で「停止」と示された信号）がリセット信号生成部１２に出力され、位相判定部１３自体の動作も停止する。その後、従来の周波数シンセサイザと同様の動作により、出力信号ｆｒｅｆと出力信号ｆｄｉｖの位相が一致したところで位相ロックする。
【００８８】
以上説明したように、本実施形態の周波数シンセサイザによれば、集積化されたＶＣＯ１ｂを構成する素子に製造ばらつきがあっても、実際のＶＣＯ１ｂの出力周波数に応じてＶＣＯ１ｂの発振周波数を変化させるため、最適な周波数帯域で所望の周波数に位相ロックすることができる。また、ＶＣＯ１ｂの実際の出力周波数に応じて電流値も変化させるため、周波数シンセサイザの消費電流を低減することができる。
【００８９】
また、出力信号ｆｒｅｆと出力信号ｆｄｉｖの位相を１周期ごとに比較し周波数帯域を決定するため、カウンタ等を用いて周波数差を積分して比較する方法と比べて回路規模を小さくすることができる。
【００９０】
なお電圧制御発振器１ｂの電流値を小さくすることで、電圧制御発信器１ｂのループゲインが低下し、電圧制御発信器１ｂが発振停止する。電圧制御発信器１ｂが発振停止すると、基準分周器５の出力信号と可変分周器の出力信号の位相差が大きくなる。この位相差の変化を検知し、正常に発振しているか否かを判定することができる。電圧制御発信器１ｂが発振停止すると、また、基準分周器５の出力信号と可変分周器の出力信号の周波数差が大きくなる。この周波数差の変化を検知し、正常に発振しているか否かを判定することもできる。
【００９１】
また、図２に示した構成では、ＶＣＯ１ｂの周波数帯域切り換え用のスイッチＳＷおよびコンデンサＣで構成されている共振回路切換部は３つであるが、当該切換部の数はこれ以上でも以下でも良い。また、ＶＣＯ１ｂの電流可変用のスイッチＳＷおよび抵抗Ｒで構成されている電流源は３つであるが、当該切換部の数はこれ以上でも以下でも良い。
【００９２】
また、図２に示した構成では、ＶＣＯ１ｂの電流源は、スイッチＳＷと抵抗Ｒで構成されているが、スイッチＳＷとＭＯＳトランジスタからなるカレントミラー回路で構成してもよい。もしくは、スイッチＳＷとＢｉｐトランジスタからなるカレントミラー回路で構成してもよい。
【００９３】
また、上記説明では、ＶＣＯ１ｂは、スイッチＳＷとコンデンサＣとによる共振切替部で発振周波数を切り換える構成としたが、他の構成により容量値を可変としても同様の効果を得ることができる。また、インダクタ値を変化させて発振周波数を変化させても良い。
【００９４】
また、開ループ状態のときだけ出力信号ｆｒｅｆ、ｆｄｉｖの周波数を同じ比率だけ高くしても良い。この方法によれば、位相判定時間を短縮することができるため、ＶＣＯ１ｂのバンド選択時間および電流可変時間を短くすることができる。
【００９５】
また、上記説明では、ＶＣＯ制御データ生成部１４ａに入力する初期値を中間バンドとしているが、初期値を他のバンドとしても実現可能である。
【００９６】
（第２の実施形態）
図６は、本発明の第２の実施形態における周波数シンセサイザの構成を示すブロック図である。同図において、図１〜図５（第１の実施形態）と同様の構成要素には同一の符号を付して説明を省略する。図６に示す第２の実施形態の周波数シンセサイザは、図１に示した第１の実施形態の周波数シンセサイザが有する構成要素に加えて、基準分周器５の出力信号ｆｒｅｆを遅延し、位相判定部１３に出力する遅延部２１をさらに加えている。
【００９７】
本実施形態の周波数シンセサイザの動作は、第１の実施形態の構成による動作とは、以下のとおり相違する。
【００９８】
すなわち、図１に示した第１の実施形態の周波数シンセサイザは、厳密には、リセット解除の時刻（すなわち分周開始時刻）が、プリスケーラ２と基準分周器５とで異なる。通常、プリスケーラ２は高周波で動作するためバイポーラトランジスタで構成されているのに対し、基準分周器５やリセット信号生成部１２はＭＯＳトランジスタで構成されるためである。そこで、第２の実施形態の周波数シンセサイザでは、プリスケーラ２に入力されるリセット信号の伝播遅延時間分だけ、遅延部２１により出力信号ｆｒｅｆを遅らせている。
【００９９】
本実施形態の周波数シンセサイザでは、上述のように、出力信号ｆｒｅｆを遅延させることによりリセット信号の伝播遅延時間誤差を補正しているため、プリスケーラ２と基準分周器５とでリセット解除の時刻が異なる場合であっても、位相判定部１３における判定精度の低下を防止することができる。
【０１００】
（第３の実施形態）
図７は、本発明の第３の実施形態における周波数シンセサイザの構成を示すブロック図である。同図において、図６（第２の実施形態）と同様の構成要素には同一の符号を付して説明を省略する。
【０１０１】
図７に示す周波数シンセサイザは、図６に示した第２の実施形態の周波数シンセサイザに対して、以下の構成が相違する。まず、第１のスイッチ１１に代えて、チャージポンプ７の出力側と電圧源１５との間に接続された第２のスイッチ３１（第２の経路切替手段）が設けられている。したがって、ループフィルタ８とＶＣＯ１ｂの制御電圧端子Ｖｔとが直接接続されている。また、バイアス制御部１０からの制御信号に応じてループフィルタ８の時定数を制御するフィルタ時定数制御部３２がさらに設けられている。第２のスイッチ３１は、バイアス制御部１０の出力に応じてオンとなり、電圧源１５の電圧Ｖ１がループフィルタ８の入力に印加される。
【０１０２】
本実施形態の周波数シンセサイザの構成による動作は、以下のとおりである。
【０１０３】
バイアス制御部１０が分周比格納部９ａから起動信号を受けると、バイアス制御部１０によってチャージポンプ７はハイインピーダンス状態とされ、かつスイッチ３１がオンされる。スイッチ３１がオンすると電圧源１５の電圧Ｖ１がループフィルタ８の入力に印加される。また、バイアス制御部１０はフィルタ制御部３２にも制御信号を出力し、当該制御信号に応じてフィルタ時定数制御部３２は、ループフィルタ８の時定数を小さくする。これにより、ＶＣＯ１ｂの制御電圧端子Ｖｔは高速に電位Ｖ１となる。以後、第１または第２の実施形態と同様に動作し、バイアス制御部１０に停止信号が入力されると、スイッチ３１がオフされ、チャージポンプ７の出力が通常動作に切り換えられる。すなわち、ループフィルタ８の時定数が大きくされる。
【０１０４】
以上のとおり、本実施形態の周波数シンセサイザでは、ループフィルタ８の入力に電位Ｖ１を印加することによって、ループフィルタ８とＶＣＯ１ｂを直結する構成になっている。したがって、第１の実施形態のスイッチ１１で発生するノイズを排除することができ、ＶＣＯ１ａの出力信号におけるノイズ特性を良くすることができる。また、開ループ時にループフィルタ８の時定数を小さくすることで、制御電圧端子Ｖｔを高速にＶ１にすることができるため、ＶＣＯ１ｂの出力周波数が安定するまでの時間を短縮し、周波数切替時間を短くすることができる。
【産業上の利用可能性】
【０１０５】
本発明に係る周波数シンセサイザは、複数の発振周波数帯域から１つの周波数帯域選択可能な集積化された電圧制御発振器を構成する素子に製造ばらつきがあっても、最適な周波数帯域で所望の周波数に位相ロックでき、また消費電流を低減できるので、携帯電話等の移動無線機で使用される周波数シンセサイザとして好適である。
【図面の簡単な説明】
【０１０６】
【図１】本発明の第１の実施形態における周波数シンセサイザの構成を示すブロック図
【図２】同周波数シンセサイザに含まれるＶＣＯの構成を示す回路図
【図３】図２に示したＶＣＯの制御電圧に対する発振周波数特性の関係を示すグラフ
【図４】図２に示したＶＣＯの電流特性を示す表
【図５】第１の実施形態の周波数シンセサイザの動作について説明するタイミングチャート
【図６】本発明の第２の実施形態における周波数シンセサイザの構成を示すブロック図
【図７】本発明の第３の実施形態における周波数シンセサイザの構成を示すブロック図
【図８】従来例の周波数シンセサイザの構成を示すブロック図
【図９】従来例のＶＣＯの原理を示す回路図
【図１０】他の従来例のシンセサイザの構成を示すブロック図
【図１１】同シンセサイザに用いられるＶＣＯの原理を表す回路図
【図１２】図１１に示した従来例のＶＣＯの制御電圧に対する発振周波数の関係を示すグラフ
【図１３】図１０に示した従来例のシンセサイザの動作について説明するタイミングチャート
【符号の説明】
【０１０７】
１、１ａ、１ｂ  電圧制御発振器（ＶＣＯ）
２  プリスケーラ
３  カウンタ
４  基準信号源
５  基準分周器
６  位相比較器
７  チャージポンプ
８  ループフィルタ
９、９ａ  分周比格納部
１０  バイアス制御部
１１  第１のスイッチ
１２  リセット信号生成部
１３  位相判定部
１４、１４ａ  ＶＣＯ制御データ生成部
１５  電圧源
２１  遅延部
３１  第２のスイッチ
３２  フィルタ時定数制御部
【図１】
2007281895.tif 000009
【図２】
2007281895.tif 000010
【図３】
2007281895.tif 000011
【図４】
2007281895.tif 000012
【図５】
2007281895.tif 000013
【図６】
2007281895.tif 000014
【図７】
2007281895.tif 000015
【図８】
2007281895.tif 000016
【図９】
2007281895.tif 000017
【図１０】
2007281895.tif 000018
【図１１】
2007281895.tif 000019
【図１２】
2007281895.tif 000020
【図１３】
2007281895.tif 000021