(57)【要約】【課題】  集積回路チップを、静電放電（ＥＳＤ）又は損傷を与える可能性がある他の電圧変動から保護する構造体、及びこうした構造体を製造する方法を提供すること。【解決手段】  本発明は、１つ又はそれ以上の直接的なチップ間信号伝送経路を含む、高速、及び高周波数デバイスのための、チップ間の静電放電（ＥＳＤ）保護構造体に関する。具体的には、本発明は、（１）第１の回路を含む第１のチップと、（２）第２の回路を含む第２のチップと、（３）第１のチップと第２のチップとの間に配置された中間絶縁体層とを含む構造体に関し、第１の回路及び第２の回路が、中間絶縁体層を通して信号を伝送する信号伝送経路を形成する。静電放電（ＥＳＤ）保護経路が、中間絶縁体層を通して第１のチップと第２のチップとの間の構造体内に形成され、信号伝送経路をＥＳＤ損傷から保護する。【選択図】      図４
2007043172.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路を含む第１のチップと、
第２の回路を含む第２のチップと、
前記第１のチップと前記第２のチップとの間に配置された中間絶縁体層と
を備え、
前記第１の回路及び前記第２の回路が中間絶縁体層を通して信号を伝送する信号伝送経路を形成しており、
前記第１のチップと前記第２のチップとの間に前記中間絶縁体層を通して静電放電（ＥＳＤ）保護経路が形成された構造体。
【請求項２】
前記信号が、デジタル信号、無線周波数（ＲＦ）信号、マイクロ波信号、振動信号、及びこれらの組み合わせからなる群から選択される、請求項１に記載の構造体。
【請求項３】
前記ＥＳＤ保護経路は、前記信号伝送経路のものより低い電気インピーダンスを有する、請求項１に記載の構造体。
【請求項４】
前記ＥＳＤ保護経路は、抵抗結合、容量結合、誘導結合、又はこれらの組み合わせを含む、請求項１に記載の構造体。
【請求項５】
前記ＥＳＤ保護経路は、
前記第１のチップ内に配置された第１の導体と、
前記第２のチップ内に配置された第２の導体と、
前記第１の導体を前記第２の導体に電気的に接続するための、前記中間絶縁体層内に配置された相互接続部と
を備える、請求項１に記載の構造体。
【請求項６】
前記相互接続部は、金属、金属合金、半導体、導電性ポリマー、及びこれらの組み合わせからなる群から選択され、該相互接続部は、前記中間絶縁体層のものより低い電気抵抗を有する、請求項５に記載の構造体。
【請求項７】
前記ＥＳＤ保護経路は、前記信号伝送経路から絶縁され、該信号伝送経路に平行である、請求項１に記載の構造体。
【請求項８】
前記ＥＳＤ保護経路は、抵抗結合、容量結合、誘導結合、又はこれらの組み合わせによって前記信号伝送経路に結合された、請求項１に記載の構造体。
【請求項９】
前記第１の回路及び前記第２の回路が容量結合を形成する、請求項１に記載の構造体。
【請求項１０】
前記第１の回路はＲＦ送信機回路を備え、前記第２の回路はＲＦ受信機回路を備え、前記ＲＦ送信機回路及び前記ＲＦ受信機回路は、前記中間絶縁体層を通してＲＦ信号を伝送するように配置、構成された、請求項１に記載の構造体。
【請求項１１】
前記ＲＦ送信機回路及び前記ＲＦ受信機回路が互いに位置整合された、請求項１０に記載の構造体。
【請求項１２】
前記ＥＳＤ保護経路は、前記第１のチップ内に配置された第１の導体、前記第２のチップ内に配置された第２の導体、及び前記第１の導体と前記第２の導体との間の相互接続部を備える、請求項１１に記載の構造体。
【請求項１３】
前記第１の導体及び前記第２の導体が互いに位置整合された、請求項１２に記載の構造体。
【請求項１４】
前記ＥＳＤ保護経路の少なくとも一部は、前記第１のチップ及び前記第２のチップの少なくとも１つからＥＳＤ耐性領域まで電荷を転写するためのＥＳＤ耐性領域を含むか、又は前記ＥＳＤ耐性領域に電気的に結合されている、請求項１に記載の構造体。
【請求項１５】
前記ＥＳＤ耐性領域は、接地端子を備える、請求項１４に記載の構造体。
【請求項１６】
前記ＥＳＤ耐性領域は、少なくとも１つのＥＳＤ保護回路を備える、請求項１４に記載の構造体。
【請求項１７】
前記少なくとも１つのＥＳＤ保護回路は、放電間隙、電界放出装置、ダイオード、及びゲート制御ダイオードからなる群から選択される部品を備える、請求項１６に記載の構造体。
【請求項１８】
前記第１のチップ及び前記第２のチップの各々が前面及び後面を備え、前記第１の回路及び前記第２の回路はそれぞれ該第１のチップ及び該第２のチップの前面に配置され、該第１のチップの前記前面は前記中間絶縁体層の第１の面に接触し、該第２のチップの前記前面は該中間絶縁体層の反対側にある第２の面に接触する、請求項１に記載の構造体。
【請求項１９】
第１の基板を含む第１のチップと、
第２の基板を含む第２のチップと、
前記第１のチップ及び前記第２のチップを通信結合させるための信号経路と、
前記信号経路に静電放電（ＥＳＤ）保護を提供するための、前記第１のチップ内に形成された第１の部分と前記第２のチップ内に形成された第２の部分とを有する別の経路と
を備える構造体。
【請求項２０】
構造体を形成する方法であって、
第１の回路及び第１の導体が内部に配置された第１のチップを形成するステップと、
第２の回路及び第２の導体が内部に配置された第２のチップを形成するステップと、
前記第１のチップ及び前記第２のチップの少なくとも１つの上に中間絶縁体層を形成するステップと、
前記中間絶縁体層の一部を選択的に除去し、前記第１の導体及び前記第２の導体の少なくとも１つを露出させるステップと、
前記中間絶縁体層の前記除去された部分内に相互接続部を形成するステップと、
前記第１のチップを前記第２のチップに取り付けて前記第１の回路及び前記第２の回路が、前記中間絶縁体層を通して信号を伝送する信号伝送経路を形成し、前記第１の導体、前記第２の導体、及び前記相互接続部が、前記第１のチップと前記第２のチップとの間に該中間絶縁体層を通して静電放電（ＥＳＤ）保護経路を形成するようにしたステップと
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、高速・高周波数用途のためのマルチチップ構造体における集積回路チップの保護に関する。より具体的には、本発明は、集積回路チップを、静電放電（ＥＳＤ）又は損傷を与える可能性がある他の電圧変動から保護する構造体、及びこうした構造体を製造する方法に関する。
【背景技術】
【０００２】
システム性能という目的を達成するためには、半導体チップ間の信号の伝送が重要である。有線通信においては、信号は、オフチップ・ドライバ（ＯＣＤ）又は回路によって、カード、ボード、又は基板に伝送される。一般的な半導体設計において、信号は、信号パッド、ワイヤ・ボンディング（又は、はんだボール）、及び金属の相互接続部を通して、カード、ボード、又は基板に伝送される。次に、信号は、金属の相互接続部、ワイヤ・ボンディング、及び信号パッドを通して、受信機網によって受信される。システム設計においては、伝送時間、容量負荷、及び抵抗が、システム性能に影響を与えることがある。技術性能が上がるにつれて、これらの相互接続部の容量負荷の影響が、性能に影響を与えるようになる。
【０００３】
敏感な回路を保護するために、全ての外部ピン（例えば、信号伝送ピン、受信機ピン、電力ピン）上に、静電放電（ＥＳＤ）網が配置される。ＥＳＤは、個々の電子部品を劣化又は破壊することで知られる現象である。特に、絶えず改善しているプロセス技術により回路形態のサイズが減少された場合には、静電気が、今日の集積回路の多くを破壊又は実質的に害する可能性がある。２つの表面が分離されるときはいつでも摩擦帯電が生じ、表面の１つ又はそれ以上が非導電体である場合には、静電荷が生じる。これは自然現象であり、静電荷により集積回路内に向けて放電が生じるか又は集積回路内に電荷が生じるようになる場合には、問題を引き起こすだけである。こうしたＥＳＤ事象が数千ボルトの点まで達することは、非常に確信をもって言えることである。放電は非常に急速に生じ、通常の損傷又は劣化は、デバイス又は半導体材料内の金属のガス化によって引き起こされる。
【０００４】
各々の静電放電事象に続く損傷は、一瞬にして壊滅的なものになることがある。しかしながら、多くの場合、集積回路は完全に故障せず、寧ろ、潜在的に欠陥をもったままで動作可能な状態になり、究極的には早期の故障をもたらす。こうした事象は、集積回路の動作特性を変えることもあり、これにより不十分で、多くの場合予測できない動作がもたらされる。半導体デバイス・チップの入力／出力接続部間の静電放電は、例えば、人為的取り扱い、自動回路試験、又は個々の集積回路チップのパッケージングの際に生じることがある。処理のリスクを減らすために、ＥＳＤ保護回路が、半導体チップの信号ピン上に配置される。
【０００５】
しかしながら、従来の有線信号伝送システムは、直接的なチップ間無線信号伝送を可能にするものでない。むしろ、チップ間信号は、表面配線又は縁配線を通して電気的に伝送しなければならず、このために、相対的に高い容量負荷を生じ、高価な半導体処理を必要とするものとなり、高速、高帯域、又は高周波数の用途には適さないものとなる。
【０００６】
さらに、従来の有線信号伝送システムに用いられるＥＳＤ構造体は、一般に、著しく大きいフットプリントを有するＥＳＤ保護回路又は部品を含む。さらに、オフチップ・ドライバ（ＯＣＤ）上のＥＳＤ保護回路及び受信機網は、付加的な容量負荷をもたらし、このことは、システム性能に悪影響を与える。したがって、従来の有線信号伝送システムにおけるＥＳＤ構造体は、スケーリングをさらに進めることに対して問題を課し、システムのさらなる改善を妨げる。
【０００７】
【特許文献１】米国特許第６，４２９，０４５号明細書
【特許文献２】米国特許第５，９３０，０９８号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
表面配線又は縁配線を用いない直接的なチップ間無線信号伝送を可能にし、高速、高帯域、及び／又は高周波数の用途に用いるのに適した改善された半導体構造体に対する継続的な必要性がある。
【課題を解決するための手段】
【０００９】
一態様において、本発明は、
第１の回路を含む第１のチップと、
第２の回路を含む第２のチップと、
第１のチップと第２のチップとの間に配置された中間絶縁体層と
を含み、
第１の回路及び前記第２の回路が中間絶縁体層を通して信号を伝送する信号伝送経路を形成しており、
第１のチップと第２のチップとの間に中間絶縁体層を通して静電放電（ＥＳＤ）保護経路が形成された構造体に関する。
【００１０】
第１の回路と第２の回路との間で伝送される信号は、例えば、デジタル信号、無線周波数（ＲＦ）信号、マイクロ波信号、振動信号等である。
【００１１】
ＥＳＤ保護経路は、信号伝送経路のものより低い電気インピーダンスによって特徴付けられることが好ましい。このように、ＥＳＤ保護経路は、電荷が、信号伝送経路内の中間絶縁体層を通してではなく、ＥＳＤ経路を通して第１のチップと第２のチップとの間で転送されることを可能にすることによって、信号伝送経路をＥＳＤによる損傷から保護する。
【００１２】
ＥＳＤ保護経路は、これらに限られるものではないが、抵抗結合、容量結合、誘導結合、及びこれらの組み合わせを含む、いずれかのタイプの電気結合を含むことができる。ＥＳＤ保護経路は、第１のチップと第２のチップとの間に抵抗結合を含むことが好ましい。
【００１３】
本発明の、必須ではないが好ましい実施形態において、ＥＳＤ保護経路は、第１のチップ内に配置された第１の導体と、第２のチップ内に配置された第２の導体と、第１の導体と第２の導体を電気的に接続するための、中間絶縁層内に配置された相互接続部とを含む。相互接続部は、金属、金属合金、導電性ポリマー、及びこれらの組み合わせのような、いずれかの適切な材料を含むことができる。こうした相互接続部の電気抵抗は、中間絶縁層のものより小さいことが好ましい。
【００１４】
ＥＳＤ保護経路は、信号伝送経路から絶縁させることができ、好ましくは該信号伝送経路に平行である。代替的に、第１の回路及び／又は第２の回路の負荷にほとんど影響がないか、又は影響がないいずれかのタイプの結合によって、ＥＳＤ保護経路を信号伝送経路に結合させることができる。例えば、抵抗結合、容量結合、誘導結合、又はこれらの組み合わせによって、ＥＳＤ保護経路を信号伝送経路に結合させることができる。
【００１５】
必ずしもというわけではないが、好ましくは、信号伝送経路の第１の回路及び第２の回路が、第１のチップと第２のチップとの間にチップ間容量結合を形成する（すなわち、第１の回路がキャパシタの第１の電極を形成し、第２の回路が該キャパシタの反対側に第２の電極を形成する）。こうしたチップ間の容量結合が、本発明の固有の特徴である。本発明は、ワイヤ・ボンディング、はんだボール、ビア、及びワイヤ相互接続部に対する必要性をなくし、第１のチップ上の送信機回路と第２のチップ上の受信機回路との間の負荷容量を減少させる能力を提供する。本発明はさらに、「正味」容量を下げ、より小さい回路を感知するのに必要とする電圧を低くすることによって、システム性能を改善する。
【００１６】
本発明の、必須ではないが好ましい実施形態（以下により詳細に示されることになる）において、第１のチップ内の第１の回路は、無線周波数（ＲＦ）送信機回路を含み、第２の回路は、ＲＦ受信機回路を含み、これらの回路は、中間絶縁体層を通してＲＦ信号を伝送するように配置、構成される。より好ましくは、中間絶縁体層の厚さによって定められるような比較的短い長さのＲＦ伝送経路を提供するように、ＲＦ送信機回路及び受信機回路が互いに位置整合される。こうしたＲＦ信号伝送経路は、それぞれ第１のチップ及び第２のチップ内に配置された、位置整合された導体を含むＥＳＤ保護経路によって保護されることが好ましい。
【００１７】
本発明のＥＳＤ保護経路だけを用い、電荷を第１のチップと第２のチップとの間で転送し、これらの間の電荷平衡を達成し、これによりチップ間にＥＳＤが生じるのを防ぐことができる。代替的に、ＥＳＤ保護経路は、ＥＳＤ耐性領域を含むことができ、又はＥＳＤ耐性領域に電気的に接続することができ、電荷を、第１のチップ及び／又は第２のチップからＥＳＤ耐性領域に転送することもできる。ＥＳＤ耐性領域は、例えば、接地端子又はＥＳＤ保護回路を含むことができる。
【００１８】
別の態様において、本発明は、
第１の基板を含む第１のチップと
第２の基板を含む第２のチップと、
第１のチップ及び第２のチップを通信結合させるための信号経路と、
信号経路に静電放電（ＥＳＤ）保護を提供するための、第１のチップ内に形成された第１の部分と第２のチップ内に形成された第２の部分とを有する別の経路と、
を含む構造体に関する。
【００１９】
更に別の態様において、本発明は、
第１の回路及び第１の導体が内部に配置された第１のチップを形成するステップと、
第２の回路及び第２の導体が内部に配置された第２のチップを形成するステップと、
第１のチップ及び第２のチップの少なくとも１つの上に中間絶縁体層を形成するステップと、
中間絶縁体層の部分を選択的に除去し、第１の導体及び第２の導体の少なくとも１つを露出させるステップと、
中間絶縁体層の除去された部分内に相互接続部を形成するステップと、
第１のチップを第２のチップに取り付けて第１の回路及び第２の回路が、中間絶縁体層を通して信号を伝送するための信号伝送経路を形成し、第１の導体、第２の導体、及び相互接続部が、中間絶縁体層を通して第１のチップと第２のチップとの間に静電放電（ＥＳＤ）保護経路を形成するようにしたステップとを含む、構造体を形成する方法に関する。
【００２０】
本発明の他の態様、特徴、及び利点は、次の開示及び上の添付の特許請求の範囲からより完全に明らかになるであろう。
【発明を実施するための最良の形態】
【００２１】
本発明は、ＲＦ信号伝送又はデジタル信号伝送のような、高速、高帯域、及び／又は高周波数の用途に適した半導体構造体を提供するものである。本発明の半導体構造体は、直接的なチップ間無線信号結合を提供する。より重要なことに、半導体構造体は、著しくフットプリントが減少した簡単化されたＥＳＤ保護構造体を含む。こうしたＥＳＤ保護構造体は、チップ間の信号伝送網における帯電問題を解決し、特定の用途要件に従って容易にスケーリングを進めることができる。
【００２２】
次の説明において、本発明の完全な理解を提供するために、特定の構造体、部品、材料、寸法、処理ステップ、及び技術などの多数の特定の詳細が述べられる。しかしながら、当業者であれば、これらの特定の詳細なしで本発明を実施できることを理解するであろう。他の例においては、本発明が分かりにくくなることを回避するために、公知の構造体又は処理ステップを詳細に説明しなかった。
【００２３】
層、領域、又は基板のような要素が別の要素の「上に」あると言われるとき、これは、他の要素上に直接ある場合もあり、或いは、介在要素が存在し得ることも理解されるであろう。対照的に、要素が別の要素の「すぐ上に」あると言われるとき、介在要素は存在しない。要素が別の要素に「接続される」又は「結合される」と言われるとき、これは、他の要素に直接接続又は結合される場合もあり、或いは、介在要素が存在し得ることも理解されるであろう。対照的に、要素が別の要素に「直接接続される」又は「直接結合される」と言われるとき、介在要素は存在しない。
【００２４】
図１は、受信機回路１４が、第１の集積回路（以下、「チップ」）１の基板１０の表面（すなわち、前面）に設けられ、送信機回路２４が、第２のチップ２の基板２０の表面（すなわち、前面）に設けられた、チップ間受信機／送信機網を示す。それぞれの回路が含む前面の反対側にある、基板１０及び２０の他の面は、ここでは、基板１０及び２０の後面と呼ばれる。公知のフロント・エンド・オブ・ライン（ＦＥＯＬ）プロセスを介して、基板１０及び２０の前面に種々の付加的な電気部品（図示せず）を製造することができ、公知のバック・エンド・オブ・ライン（ＢＥＯＬ）プロセスを介して、基板１０及び２０の前面の上に、金属相互接続部の１つ又はそれ以上の中間層及び層間誘電体（図示せず）を形成することができる。第１のチップ１の基板１０の前面の上に形成された最終の層間誘電体（ＩＬＤ）層が、ＩＬＤ層１２として図１に示され、第２のチップ２の基板２０の前面の上に形成された最終ＩＬＤ層が、ＩＬＤ層２２として図１に示される。受信機回路１４は、金属ビア１６によって、第１のチップ１のＩＬＤ層１２上の露出した金属パッド又はコンタクト１８に接続され、送信機回路２４は、金属ビア２６によって、第２のチップ２のＩＬＤ層２２上の露出した金属パッド又はコンタクト２８に接続される。簡単にするために、図１の各回路について１つの金属パッドだけが示されるが、各回路は、一般に、チップの後面上にある多数の金属パッド又はコンタクトに接続されることが理解される。
【００２５】
露出した金属パッド１８及び２８の一方又は両方を覆うように、ＩＬＤ層１２及び２２の一方又は両方の上に、酸化シリコン、窒化シリコン、又は他の何らかの適切な誘電体材料、或いはこれらの組み合わせを形成することができる。ここでは１つの絶縁膜１３だけが図１に示されるが、ＩＬＤ層１２及び２２の一方又は両方の上に、２つ又はそれ以上の絶縁膜を設け得ることが理解される。
【００２６】
次に、図１に示されるように、基板１０及び２０の回路を有する前面が互いに面するように、第１のチップ１及び第２のチップ２が共に積み重ねられ、マルチチップ構造体を形成する。このように、基板１０及び２０の前面に含まれる受信機回路１４及び送信機回路２４が、それぞれの金属パッド１８及び２８を通して容量結合を形成し、こうした金属パッド１８と２８との間の中間絶縁膜１３が、キャパシタ誘電体層１３Ａを形成する。
【００２７】
チップ１及び２のこうした構成は、中間絶縁膜１３又は１３Ａを通して、受信機回路１４と送信機回路２４との間の直接的なチップ間無線信号伝送を可能にし、特に、高速、高帯域、及び／又は高周波数の用途に適したものである。さらに、チップ１とチップ２との間の容量負荷を著しく減少させる表面配線又は縁配線を必要としない。
【００２８】
対照的に、２００２年８月６日に発行された特許文献１は、共通のシリコン支持基板に取り付けられた、多数の同一平面上の集積回路を含む半導体デバイスについて説明する。集積回路チップは、チップの前面の上に形成された高密度配線によって、互いに電気的に結合され、ＥＳＤ損傷からチップを保護するために、チップの後面に導電性経路がさらに設けられる。１９９９年７月２７日に発行された特許文献２は、「一列に並んだ（ｈｅａｄ−ｔｏ−ｔａｉｌ）」方法で、すなわち、あるチップの前面が隣接するチップの後面に面するように共に積み重ねられた多数の半導体デバイス・チップを含む半導体構造体について説明する。こうしたチップを結合し、電気的に絶縁するために、チップ間に絶縁膜が設けられる。半導体構造体の１つ又はそれ以上の縁面上に金属化パターンが与えられ、この金属化パターンは、チップを互いに及び外部回路に電気的に接続するための縁配線を提供する。チップ間のＥＳＤ事象を抑制するためのチップ間ＥＳＤ抑制網も、縁配線を通して設けられる。
【００２９】
特許文献１又は特許文献２で説明されるデバイス又は構造体は、チップ間の中間絶縁層を通して、チップ間信号を直接伝送するものではない。代わりに、特許文献１又は特許文献２で説明されるデバイス又は構造体における信号伝送は、表面配線又は縁配線を流れる電流によって達成され、相対的に高い容量負荷を生じ、高価な半導体処理を必要とするものとなり、高速、高帯域、又は高周波数の用途には適さないものとなる。
【００３０】
さらに、図１に示されるように、第１のチップ１及び第２のチップ２は、位置整合された方法で、又は間に重なり領域をもつオフセットした方法で積み重ねることができる。
【００３１】
図３は、重なる受信機パッド１８及び送信機パッド２８、並びに、チップ１及び２の両方のそれぞれの基板接地（Ｖｓｓ）供給１９又は電力（Ｖｄｄ）供給２９を示す、図１の構造体の別の図である。
【００３２】
図１に示されるチップ間容量結合は、ＥＳＤ損傷に対する脆弱性によって著しく制限されることがある。例えば、電荷は、製造中にも製造後にも、２つのチップ１及び２のいずれかの上に蓄積することがあり、２つのチップ１と２の間に電荷の差をもたらす。電荷の差がしきい値に達すると、薄膜１３又は１３Ａによってもたされた絶縁が破壊され、図２に矢印で示されるような、２つのチップ１と２との間のＥＳＤ事象がもたらされ、絶縁体のひび割れ及びチップ間容量結合の破壊が生じる。
【００３３】
したがって、本発明は、中間絶縁膜１３又は１３Ａを通るチップ間ＥＳＤ保護経路を形成することによって、チップ間の直接通信又は結合と関連したＥＳＤ問題の解決法を提供するものである。電荷は、チップ１とチップ２との間でこうしたＥＳＤ保護経路を通して伝達され、電荷平衡を達成することができ、或いは、電荷を、チップ１及び／又はチップ２から、接地端子又はＥＳＤ回路のようなＥＳＤ損傷に対してあまり脆弱でない領域に伝達することもできる。
【００３４】
具体的には、図４は、間に薄い絶縁膜３３を有した状態で互いに当接された第１のチップ３及び第２のチップ５を含むマルチチップ構造体を示す。第１のチップ３は、前面に配置された受信機回路３４を有する基板３０を含み、金属ビア３６を通してＩＬＤ層３２上の露出した金属パッド３８に接続される。第２のチップ５は、前面に配置された送信機回路５４を有する基板５０を含み、金属ビア５６を通してＩＬＤ層５２上の露出された金属パッド５８に接続される。受信機回路３４／送信機回路５４、金属ビア３６及び５６、並びに金属パッド３８及び５８が位置整合され、金属パッド３８と５８との間の絶縁膜３３の一部３３Ａを通して直接的なチップ間信号伝送のための信号伝送経路を形成する。
【００３５】
さらに、チップ３においては、第１の導体４２が基板３０の前面に設けられ、金属ビア４４を通してＩＬＤ層３２上の露出した金属パッド４６に接続される。同様に、チップ５においては、第２の導体６２が基板５０の前面に設けられ、金属ビア６４を通してＩＬＤ層５２上の露出した金属パッド６６に接続される。金属パッド４６及び６６は、絶縁膜３３内の金属相互接続部４３によって電気的に結合される。このように、受信機回路３４／送信機回路５４、金属ビア３６及び５６、並びに金属パッド３８及び５８によって形成される信号伝送経路に加えて、導体４２及び６２、金属ビア４４及び６４、金属パッド４６及び６６、並びに相互接続部４３が位置整合され、チップ３とチップ５との間に第２の経路を形成する。
【００３６】
こうした第２の経路は、チップ３とチップ５との間に導電性又は電気結合を与えることによって、信号伝送経路をＥＳＤ損傷から保護し、これにより、電荷がチップ３とチップ５との間を通ることが可能になる。
【００３７】
図４に示されるように、金属接続部４３によって金属パッド４６及び６６を結合させることができ、代替的に、相互接続部が絶縁膜３３のものより低い電気抵抗を有する場合には、導電性ポリマー又は半導体のような何らかの適切な材料で形成された相互接続部によって、金属パッド４６及び６６を結合させることができる。例えば、図５において、金属パッド４６及び６６を結合させるために、導電性ポリマーで形成された相互接続部５３が設けられる。
【００３８】
図４及び図５に示されるＥＳＤ保護経路は、チップ３とチップ５との間の電荷平衡を達成するように働き、チップ３とチップ５がほぼ同じ電圧で維持されるときに用いるのに適している。同じ電圧のチップ間ＥＳＤ保護経路が、抵抗器、ダイオード等といった部品をさらに含むことができる。代替的に、チップ３及びチップ５が、異なる電圧で維持されるように設計されたとき、ＥＳＤ保護経路が信号伝送経路の電気インピーダンスより低い電気インピーダンスを有する限り、該ＥＳＤ保護経路は、トランジスタ、キャパシタ、インダクタ等のような部品を含むことができ、このことにより、信号伝送経路を通してではなく、ＥＳＤ保護経路を通して、電荷が放出されることが可能になる。
【００３９】
さらに、本発明のＥＳＤ保護経路は、ＥＳＤ耐性領域を含むか、又は該ＥＳＤ耐性領域に接続することができるので、チップ３及び／又はチップ５上に蓄積された帯電を、こうしたＥＳＤ耐性領域に容易に放出することができる。例えば、ＥＳＤ耐性領域は、帯電を放出できる接地端子を含むことができる。別の例の場合、ＥＳＤ耐性領域は、放電間隙、電界放出装置、ダイオード、及びゲート制御ダイオードのような１つ又はそれ以上の部品を含むＥＳＤ保護回路を含むことができる。放電間隙は、一般に、エアギャップにわたって静電エネルギーを放電し、電界放出装置は、エアギャップにわたるだけではなく、他のガス又はさらに絶縁体のような固形材料で充填されたギャップにわたっても放電することができる。図６は、第１のチップ３の基板３０の前面に配置されたＥＳＤ保護回路４３を含み、このＥＳＤ保護回路４３は、導体６２、金属ビア６４及び４４、金属パッド６６及び４６、並びに導電性ポリマー相互接続部５３を通して、チップ３から直接生じるか、又はチップ５から生じる静電エネルギーを放電できるＥＳＤ保護経路を例証として示す。当業者によって、上述の本発明の原理と一致するようにＥＳＤ保護回路４３の位置を容易に修正できることに留意すべきである。例えば、ＥＳＤ保護回路４３は、チップ５内に、又はチップ３とチップ５との間に、或いはチップ３及びチップ５の外部に配置することができる。
【００４０】
図４−図６に示されるように、本発明のＥＳＤ保護経路は、間に何らかの直接接続を有さずに、信号伝送経路と並列配置することができ、或いは、信号伝送経路のものより低い電気インピーダンスによって特徴付けられる限り、抵抗器、キャパシタ、トランジスタ、インダクタ等を介して該信号伝送経路に結合させることができる。例えば、図７及び図８は、金属パッド４６及び６２、金属ビア６４、及び導電性ポリマー又は金属或いは金属合金で形成された相互接続部５３又は４３から形成されたＥＳＤ保護経路を示す。金属パッド４６は、チップ３のＩＬＤ層３２内に配置され、インダクタ４５によって受信機の金属パッド３８に誘導結合される。
【００４１】
本発明のＥＳＤ保護経路は、チップ間の直接的な通信又は信号伝送と関連したＥＳＤ問題を解決し、マルチチップ半導体構造体のＥＳＤ抵抗を高め、高速、高帯域、及び／又はこのように高周波数の用途においてマルチチップ構造体を使用することを可能にするものである。さらに、本発明のチップ間ＥＳＤ保護経路は、従来のＥＳＤ回路と比較すると、フットプリントが著しく減少されており、特定の用途要件に従ってスケーリングを進めるように容易に適合させることができる。
【００４２】
本発明のＥＳＤ保護経路は、集積回路の製造に通常用いられる既存の処理ステップによって製造することができる。例えば、ＥＳＤ保護経路内の導体、金蔵ビア、及び金属パッドを、受信機／送信機網の受信機回路／送信機回路、金属ビア、及び金属パッドと同時に製造することができる。一方のチップ又は両方のチップの前面上の露出した金属パッドの上に１つ又はそれ以上の絶縁膜を形成した後、ＥＳＤ保護経路内の金属パッドの上の絶縁膜の一部を選択的に除去し、ＥＳＤ保護経路内の金属パッドを露出させることができる。次に、ＥＳＤ保護経路内の露出した金属パッドの上に、金属、金属合金、半導体、又は導電性ポリマーを堆積させ、平坦化し、絶縁膜内に、ＥＳＤ保護経路内の露出した金属パッドを接続するための相互接続部を形成することができる。
【００４３】
当業者によって、図１−図８に示されるような構造体を、上述の本発明の原理と一致するように容易に修正できること、及び、こうした修正は、本発明の精神及び範囲内にあるとみなすべきであることに留意することが重要である。
【００４４】
例えば、説明のために、図１−図８の構造体の各々は、１つの信号伝送経路及び２つのチップにわたる１つのＥＳＤ保護経路だけを含むが、ＥＳＤに耐性があるチップ間の直接通信のために、上に与えられた説明と一致する、如何なる数の信号伝送経路、及び如何なる数のチップにわたる如何なる数の多数のＥＳＤ保護経路も提供できることが理解される。
【００４５】
本発明が、特定の実施形態、特徴、及び態様に関してここに説明されたが、本発明は、これらに制限されるものでなく、寧ろ、他の修正、変形、用途、及び実施形態への使用にも適用され、したがって、こうした他の修正、変形、用途、及び実施形態の全てを、本発明の精神及び範囲内にあるとみなすべきであることが理解されるであろう。
【図面の簡単な説明】
【００４６】
【図１】チップ間のＲＦ信号伝送のために構成された、ＲＦ送信機回路を有する第１のチップと、ＲＦ受信機回路を有する第２のチップとを含む、チップ間のＥＳＤに脆弱である、例示的な半導体構造体を示す。
【図２】チップ間のＲＦ信号伝送のために構成された、ＲＦ送信機回路を有する第１のチップと、ＲＦ受信機回路を有する第２のチップとを含む、チップ間のＥＳＤに脆弱である、例示的な半導体構造体を示す。
【図３】チップ間のＲＦ信号伝送のために構成された、ＲＦ送信機回路を有する第１のチップと、ＲＦ受信機回路を有する第２のチップとを含む、チップ間のＥＳＤに脆弱である、例示的な半導体構造体を示す。
【図４】本発明の一実施形態による、ＥＳＤ保護経路を有する例示的な半導体構造体の断面図を示す。
【図５】本発明の一実施形態による、導電性ポリマーで形成された相互接続部を有するＥＳＤ保護経路を含む、例示的な半導体構造体の断面図を示す。
【図６】本発明の一実施形態による、ＥＳＤ保護回路を有するＥＳＤ保護経路を含む、例示的な半導体構造体の断面図を示す。
【図７】本発明の一実施形態による、ＲＦ信号伝送経路と誘電結合されたＥＳＤ保護経路を含む、例示的な半導体構造体の断面図を示す。
【図８】本発明の一実施形態による、導電性ポリマーで形成された相互接続部を有し、ＲＦ信号伝送経路と誘電結合されたＥＳＤ保護経路を含む、例示的な半導体構造体の断面図を示す。
【符号の説明】
【００４７】
１、２、３、５：チップ
１０、２０、３０、５０：基板
１２、２２、３２、５２：層間誘電体
１３、１３Ａ、３３：絶縁膜
１４、３４：受信機回路
１６、２６、３６、４４、５６、６４：金属ビア
１８、２８、３８、４６、５８、６６：金属パッド
２４、５４：送信機回路
４２、６２：導体
４３、５３：相互接続部
【図１】
2007043172.tif 000003
【図２】
2007043172.tif 000004
【図３】
2007043172.tif 000005
【図４】
2007043172.tif 000006
【図５】
2007043172.tif 000007
【図６】
2007043172.tif 000008
【図７】
2007043172.tif 000009
【図８】
2007043172.tif 000010