(57)【要約】      （修正有）【課題】銅配線を覆って設けられるバリアメタル膜のバリア性能が向上されており、低比誘電率層間絶縁膜から放出されるガスによりバリアメタル膜が酸化されても、銅配線の信頼性や性能、および品質等が低下するおそれの殆ど無い半導体装置を提供する。【解決手段】比誘電率が３以下である絶縁膜３が基板１上に少なくとも１層設けられている。少なくとも一部がこの絶縁膜３内に形成されている凹部１０の内面を覆って第１のバリアメタル膜６が設けられている。この第１のバリアメタル膜６の表面を覆って凹部１０内に第２のバリアメタル膜７が設けられている。この第２のバリアメタル膜７の表面を覆って凹部１０内に第３のバリアメタル膜８が設けられている。この第３のバリアメタル膜８の表面を覆って凹部１０内にＣｕ膜１１が埋め込まれて設けられている。【選択図】図８
2007043018.tif 000002
【特許請求の範囲】
【請求項１】
基板上に少なくとも１層設けられている比誘電率が３以下である絶縁膜と、
この絶縁膜に非接触で成膜される状態に対する前記絶縁膜に接触して成膜される状態の体積変化率が２倍以下である材料からなるとともに、少なくとも一部が前記絶縁膜内に形成されている凹部の内面を覆って設けられている第１のバリアメタル膜と、
この第１のバリアメタル膜が前記絶縁膜に接触して成膜される際に前記第１のバリアメタル膜に生じる化学変化の伝播を抑制可能な材料からなるとともに、前記第１のバリアメタル膜の表面を覆って前記凹部内に設けられている第２のバリアメタル膜と、
この第２のバリアメタル膜の表面を覆って前記凹部内に設けられている第３のバリアメタル膜と、
この第３のバリアメタル膜の表面を覆って前記凹部内に埋め込まれて設けられているＣｕ膜と、
を具備することを特徴とする半導体装置。
【請求項２】
前記第１のバリアメタル膜は、酸化されていない状態に対する酸化された状態の体積変化率が２倍以下である材料からなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１のバリアメタル膜は、II−Ａ族、IV−Ａ族、VI−Ａ族、VIII族、I−Ｂ族、III−Ｂ族、およびIV−Ｂ族のいずれかの族に属する金属元素のうち１種類の前記金属元素からなる金属単体、少なくとも２種類の前記金属元素からなる合金、ならびに前記金属単体または前記合金の窒化物、酸化物、および炭化物のうちの少なくとも１つからなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第３のバリアメタル膜は、II−Ａ族、IＶ−Ａ族、Ｖ−Ａ族、ＶI−Ａ族、ＶIII族、I−Ｂ族、III−Ｂ族、およびIＶ−Ｂ族のいずれかの族に属する金属元素のうち１種類の前記金属元素からなる金属単体、ならびに少なくとも２種類の前記金属元素からなる合金のうちの少なくとも１つからなることを特徴とする請求項１〜３のうちのいずれかに記載の半導体装置。
【請求項５】
前記第２のバリアメタル膜は、金属の窒化物、酸化物、および炭化物のうちの少なくとも１つからなることを特徴とする請求項１〜４のうちのいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バリアメタル膜により覆われた銅配線を備える半導体装置に係り、特にいわゆる低比誘電率絶縁膜を用いて形成された層間絶縁膜内に銅配線がバリアメタル膜に覆われて設けられている配線構造を備える半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の高性能化および高速化等の要求に応えるべく、配線の材料として銅（Ｃｕ）が用いられつつある。それとともに、比誘電率ｋが約３以下であるいわゆる低比誘電率絶縁膜（Low−ｋ膜）が層間絶縁膜として用いられつつある。しかしながら、この低比誘電率層間絶縁膜は一般的に吸湿性が高く、また半導体装置の製造プロセス中にダメージを受け易い。このため、低比誘電率層間絶縁膜はその膜内にＨ2Ｏ等の水分を含んだガスを容易に吸着してしまう。通常、低比誘電率層間絶縁膜の膜内に吸着されたＨ2Ｏ等のガスは、低比誘電率層間絶縁膜の膜内に銅配線を設ける銅配線形成プロセス中に低比誘電率層間絶縁膜の膜外に放出される。特に、低比誘電率層間絶縁膜の膜内に銅配線を覆うバリアメタル膜を成膜する際にＨ2Ｏ等のガスが低比誘電率層間絶縁膜の膜外に放出されると、この放出ガスによりバリアメタル膜が酸化されてしまう。具体的には、バリアメタル膜に含まれている金属系の材料（元素）が酸化されて酸化金属に変質する。すると、バリアメタル膜が体積膨張を起こし、バリアメタル膜の配線と接する側の表面に表面荒れ（モフォロジー荒れ）が生じる。
【０００３】
バリアメタル膜の表面荒れが激しくなると、配線を形成しているＣｕ膜とバリアメタル膜との密着性が低下する。また、バリアメタル膜の表面荒れが激しくなると、Ｃｕ膜の埋め込み性が低下してＣｕ配線中に空洞（ボイド）等の欠陥が生じ易くなる。すると、Ｃｕ配線付近におけるストレスマイグレーション（ Stress Migration：ＳＭ）やエレクトロマイグレーション（ Electro Migration：ＥＭ）に対する耐性が低下する。すなわち、Ｃｕ配線の信頼性や性能、および品質等が低下する。ひいては、半導体装置全体の信頼性や性能、および品質等の低下を引き起こす。このような現象は、配線本体よりも微細な構造からなるヴィアプラグ付近において特に顕著である。
【０００４】
このようなＣｕ膜とバリアメタル膜との密着性の低下や、Ｃｕ配線のストレスマイグレーションやエレクトロマイグレーションに対する耐性の低下等に代表される配線劣化の問題を回避するために、様々な解決策が提案されている（例えば特許文献１参照）。例えば、低比誘電率層間絶縁膜内からの放出ガスによる配線劣化の問題を回避するために、スパッタリングによりバリアメタル膜を成膜するのに先立って低比誘電率層間絶縁膜に高温かつ長時間の加熱処理を施して、低比誘電率層間絶縁膜中からＨ2Ｏ等のガスを予め抜いてしまうデガス処理が試みられている。ところが、ヴィアプラグを介して上層Ｃｕ配線と下層Ｃｕ配線とを電気的に接続する配線構造を形成する場合に、そのようなデガス処理を行うと、ヴィアホールにより露出された下層Ｃｕ配線の表面がデガス処理中に隆起するという問題が生じる。この下層Ｃｕ配線の表面の隆起は、前述したバリアメタル膜の表面荒れと同様に、Ｃｕ配線付近においてストレスマイグレーション不良が発生する原因となる。すなわち、下層Ｃｕ配線の表面の隆起は、Ｃｕ配線、ひいては半導体装置全体の信頼性や性能、および品質等の低下を引き起こす。
【特許文献１】特開２００３−３３２４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明では、いわゆる低比誘電率絶縁膜を含む層間絶縁膜内において銅配線を覆って設けられるバリアメタル膜のバリア性能が向上されており、層間絶縁膜から放出されるガスによりバリアメタル膜が酸化されても、銅配線の信頼性や性能、および品質等が低下するおそれの殆ど無い半導体装置を提供する。
【課題を解決するための手段】
【０００６】
前記課題を解決するために、本発明の一態様に係る半導体装置は、基板上に少なくとも１層設けられている比誘電率が３以下である絶縁膜と、この絶縁膜に非接触で成膜される状態に対する前記絶縁膜に接触して成膜される状態の体積変化率が２倍以下である材料からなるとともに、少なくとも一部が前記絶縁膜内に形成されている凹部の内面を覆って設けられている第１のバリアメタル膜と、この第１のバリアメタル膜が前記絶縁膜に接触して成膜される際に前記第１のバリアメタル膜に生じる化学変化の伝播を抑制可能な材料からなるとともに、前記第１のバリアメタル膜の表面を覆って前記凹部内に設けられている第２のバリアメタル膜と、この第２のバリアメタル膜の表面を覆って前記凹部内に設けられている第３のバリアメタル膜と、この第３のバリアメタル膜の表面を覆って前記凹部内に埋め込まれて設けられているＣｕ膜と、を具備することを特徴とするものである。
【発明の効果】
【０００７】
本発明によれば、いわゆる低比誘電率絶縁膜を含む層間絶縁膜内において銅配線を覆って設けられるバリアメタル膜のバリア性能が向上されており、層間絶縁膜から放出されるガスによりバリアメタル膜が酸化されても、銅配線の信頼性や性能、および品質等が低下するおそれの殆ど無い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明に係る各実施形態を図面を参照しつつ説明する。
【０００９】
（第１の実施の形態）
先ず、本発明に係る第１実施形態を図１〜図８を参照しつつ説明する。図１〜図８は、本実施形態に係る半導体装置の製造工程を示す工程断面図である。
【００１０】
本実施形態においては、いわゆる低比誘電率絶縁膜からなる層間絶縁膜から放出される酸化作用を有するガスによりバリアメタル膜が酸化された場合でも、銅により形成されている配線やヴィアプラグ等の信頼性や性能、および品質等が低下するおそれが殆ど無いバリアメタル膜について説明する。それとともに、バリアメタル膜が酸化された場合でも、配線やヴィアプラグ等となる銅の膜の埋め込み性が劣化するおそれが殆ど無いバリアメタル膜について説明する。すなわち、本実施形態においては、半導体装置の信頼性や性能、および品質等の不良がバリアメタル膜の酸化に起因して発生するおそれが殆ど無い膜構造からなるバリアメタル膜を備える半導体装置およびその製造方法について説明する。以下、図１〜図８を参照しつつ、本実施形態に係る半導体装置およびその製造方法について具体的かつ詳細に説明する。
【００１１】
先ず、図１に示すように、シリコンウェーハ等の半導体基板１の上に、層間絶縁膜（ Inter Level Dielectric：ＩＬＤ）２を設ける。具体的には、層間絶縁膜２を第１層目〜第ｎ層目にかけて複数層に積層して半導体基板１の一方の主面上に設ける。ここで、ｎは２以上の整数とする。例えば、ｎが２の場合には、図１中破断線の直ぐ下側の層間絶縁膜２は図１中破断線の直ぐ上側の層間絶縁膜２と同一の第ｎ−１層目の層間絶縁膜２ａとなる。具体的には、ｎが２の場合には、図１中破断線の直ぐ下側の後述する下層側層間絶縁膜３は図１中破断線の直ぐ上側の下層側層間絶縁膜３と同じ層となり、後述する上層側層間絶縁膜４とともに第ｎ−１層目の層間絶縁膜２ａを構成する。この場合、第ｎ−１層目の層間絶縁膜２ａは第１層目の層間絶縁膜となる。また、ｎが３以上の整数の場合には、図１中破断線の直ぐ下側の層間絶縁膜２は図１中破断線の直ぐ上側の層間絶縁膜２とは異なる層の層間絶縁膜となる。具体的には、ｎが３以上の整数の場合には、図１中破断線の直ぐ下側の下層側層間絶縁膜３は第１層目の層間絶縁膜２の一部となり、図１中破断線の直ぐ上側の下層側層間絶縁膜３は第２層目以上の層間絶縁膜２ａの一部となる。また、図示は省略するが、半導体基板１の各層間絶縁膜２が設けられる側の表層部には、トランジスタ等の能動素子（能動領域）やキャパシタ等の受動素子（受動領域）等の各種の半導体素子や電子回路、および基板配線等の導電層（導電体）が予め設けられている。
【００１２】
本実施形態においては、各層間絶縁膜２を、互いに膜質が異なる２種類の絶縁膜３，４を積層してなる２層構造に形成する。具体的には、各層間絶縁膜２を、下層側がいわゆる低比誘電率絶縁膜（ Low−ｋ膜）３からなるとともに、上層側が低比誘電率絶縁膜３よりも緻密な膜組織を有する絶縁膜４からなる、２層構造に形成する。先ず、下層側層間絶縁膜としての低比誘電率絶縁膜（低比誘電率層間絶縁膜）３を所定の膜厚になるまで成膜する。この低比誘電率層間絶縁膜３は、比誘電率が約３以下である絶縁膜材料を用いて形成される。そのような絶縁膜材料は、主に２種類に大別される。一方は無機系の絶縁膜材料であり、他方は有機系の絶縁膜材料である。
【００１３】
比誘電率が約３以下である代表的な無機系の絶縁膜材料としては、例えばＳｉＯ2 中にＳｉ−Ｈ結合を含有するいわゆるＨＳＱ（ hydrogensilsesquioxane ）と称されるＨ含有ポリシロキサンや、ＳｉＯ2 中にカーボンを含有するＳｉＯＣ、あるいはＳｉＯ2 中にＳｉ−ＣＨ3 結合を含有するいわゆる多孔質シリカ（ポーラスシリカ）と称されるメチル基含有ポリシロキサン等が挙げられる。ＨＳＱや多孔質シリカからなる低比誘電率絶縁膜を成膜する場合には、塗布法が用いられる。また、ＳｉＯＣ（カーボン含有ＳｉＯ2 ）からなる低比誘電率絶縁膜を成膜する場合には、プラズマＣＶＤ法等のＣＶＤ法が用いられる。
【００１４】
他方、比誘電率が約３以下である代表的な有機系の絶縁膜材料としては、例えばＳｉＯ2 中にメチル基（−ＣＨ3 ）を含有するいわゆるＭＳＱ（ methylsilsesquioxane ）と称されるＳｉＯＣ組成のメチル基含有ポリシロキサンや、ベンゼン環を有する芳香族ポリイミド（ aromatic ＰＩ）にフッ素を導入したフッ素化ポリイミド（ aromatic ＦＰＩ）、芳香族エーテルの一種であるポリアリーレンエーテル（ poly-arylene ether：ＰＡＥ）およびポリフロロアリーレンエーテル（ poly-fluoroarylene ether：ＰＦＡＥ）、フッ素樹脂（fluoropolymer：ＦＰ）の一種であるポリテトラフロロエチレン（ poly-tetrafluoroethylene：ＰＴＦＥ）、あるいはフッ素がドープされたアモルファスフロロカーボン（ａ−Ｃ：Ｆ：amorphous fluorocarbon ）等が挙げられる。これら各有機系絶縁膜材料のうち、特にＦＰＩ、ＰＡＥ、ＰＦＡＥ、およびＰＴＦＥは高分子系の有機系絶縁膜材料である。ＭＳＱ、ＦＰＩ、ＰＡＥ、あるいはＰＦＡＥからなる低比誘電率絶縁膜３を成膜する場合には、塗布法が用いられる。また、ＰＴＦＥやフッ素がドープされたアモルファスフロロカーボンからなる低比誘電率絶縁膜３を成膜する場合には、プラズマＣＶＤ法等のＣＶＤ法が用いられる。
【００１５】
本実施形態においては、前述した各材料のうち多孔質シリカ（ポーラスシリカ）を用いて、塗布法により下層側層間絶縁膜としての低比誘電率層間絶縁膜３を成膜することとする。したがって、本実施形態の低比誘電率層間絶縁膜３は、ポーラスＩＬＤ（ porous-ＩＬＤ）とも称することができる。
【００１６】
低比誘電率層間絶縁膜３を所定の膜厚になるまで成膜した後、その上に上層側層間絶縁膜としての緻密絶縁膜４を所定の膜厚になるまで成膜する。この緻密絶縁膜４は、低比誘電率層間絶縁膜３とは異なり、比誘電率が通常の大きさである一般的なシリコン系の酸化膜材料を用いて形成される。具体的には、緻密絶縁膜４はＳｉＯ2、ＳＯＧ（ spin on glass ）、あるいはｄ−ＴＥＯＳ等を用いて形成される。ＳｉＯ2 やＳＯＧからなる緻密絶縁膜４を成膜する場合には、塗布法が用いられる。また、ｄ−ＴＥＯＳからなる緻密絶縁膜４を成膜する場合には、プラズマＣＶＤ法等のＣＶＤ法が用いられる。本実施形態においては、前述した各材料のうちＳｉＯ2 を用いて、塗布法により上層側層間絶縁膜としての緻密絶縁膜４を成膜することとする。この緻密絶縁膜（ＳｉＯ2 膜）４は、その下側の低比誘電率層間絶縁膜（ポーラスＩＬＤ）３を保護するための保護膜として機能する。
【００１７】
また、本実施形態においては、図１に示すように、第ｎ−１層目の層間絶縁膜２ａの上に第ｎ層目の層間絶縁膜２ｂを成膜するのに先立って、第ｎ−１層目の層間絶縁膜２ａ内に少なくとも１本の下層配線５を予め設ける。ここでは、第ｎ−１層目の層間絶縁膜２ａ内に２本の下層配線５を設ける。これら各下層配線５は、第ｎ層目の層間絶縁膜２ｂ内に設けられる後述する２本の配線（上層配線）１４にそれぞれ独立に電気的に接続される。また、図示は省略するが、それら各下層配線５は、他の層間接続配線やコンタクトプラグ等を介して、半導体基板１の表層部に設けられている各種半導体素子や能動領域、あるいは基板配線等の導電層に電気的に接続されている。各下層配線５は、後述する各上層配線１４の形成方法と同様の方法により、銅（Ｃｕ）を用いて形成される。それとともに、各下層配線５の周囲は、各上層配線（上層Ｃｕ配線）１４と同様に、後述する下層６、中層７、および上層８の３層構造からなるバリアメタル膜９により覆われる。
【００１８】
２本の下層Ｃｕ配線５をそれぞれバリアメタル膜９により覆って第ｎ−１層目の層間絶縁膜２ａ内に設けた後、各下層Ｃｕ配線５の表面および第ｎ−１層目の層間絶縁膜２ａの表面等を覆って第ｎ層目の層間絶縁膜２ｂを設ける。すなわち、各下層Ｃｕ配線５および各バリアメタル膜９が設けられた第ｎ−１層目の層間絶縁膜２ａの表面等を覆って、第ｎ層目の層間絶縁膜２ｂとなる第ｎ層目のポーラスＩＬＤ３およびＳｉＯ2 膜４を順次積層して設ける。
【００１９】
次に、図２に示すように、第ｎ層目の層間絶縁膜２ｂ内の所定の２箇所に凹部（溝、穴）１０を形成する。これら各凹部１０の内部には、各下層Ｃｕ配線５に接続される上層配線１４の本体１２やプラグ１３、およびバリアメタル膜９が設けられる。以下の説明においては、凹部１０を上層配線用凹部と称することとする。各上層配線用凹部１０は、各下層Ｃｕ配線５の上方において第ｎ層目の層間絶縁膜２ｂをその膜厚方向に沿って貫通して形成される。また、後述するように、上層配線１４は、その配線本体１２とプラグ部（ヴィアプラグ）１３とが一体の、いわゆるデュアルダマシン配線として形成される。したがって、上層配線用凹部１０は、その上側が上層配線１４の本体１２を設けるための配線本体用凹部（配線本体用溝、配線本体用穴）１０ａからなるとともに、その下側がヴィアプラグ１３を設けるためのプラグ用凹部（プラグ用溝、プラグ用穴、ヴィアホール）１０ｂからなる２段構造に形成される。また、プラグ用凹部１０ｂは配線本体用凹部１０ａの下部（底部）に連通されて一体に形成される。この際、配線本体用凹部１０ａとプラグ用凹部１０ｂとは、どちらを先に形成しても構わない。本実施形態では、プラグ用凹部１０ｂを配線本体用凹部１０ａよりも先に形成する設定とする。以下、具体的に説明する。
【００２０】
先ず、図示は省略するが、通常のリソグラフィ工程により、第ｎ層目の層間絶縁膜２ｂ（ＳｉＯ2 膜４）の上にヴィアホール（プラグ用凹部）形成用のレジストマスクを設ける。続けて、予め定められているヴィアホール形成用のレジストパターン（ヴィアホールパターン）を各下層Ｃｕ配線５の上方においてレジストマスクの表面にパターニングする。続けて、例えば反応性イオンエッチング（ Reactive Ion Etching：ＲＩＥ）法等のドライエッチングにより、レジストマスクの表面に形成（転写）されたヴィアホールパターンに沿って、第ｎ層目の層間絶縁膜２ｂを構成するポーラスＩＬＤ３およびＳｉＯ2 膜４をエッチングする。この際、ポーラスＩＬＤ３およびＳｉＯ2 膜４を、下層Ｃｕ配線５の表面が露出するまで主にそれらの膜厚方向に沿って異方的にエッチングする。これにより、図２に示すように、所定のパターンからなるヴィアホール１０ｂが、各下層Ｃｕ配線５の上方において第ｎ層目の層間絶縁膜２ｂをその厚さ方向に沿って貫通して層間絶縁膜２ｂ内の２箇所に形成される。この後、ヴィアホール形成用のレジストマスクをＳｉＯ2 膜４上から剥離させて除去する。
【００２１】
次に、図示は省略するが、ヴィアホール１０ｂが形成された第ｎ層目の層間絶縁膜２ｂ（ＳｉＯ2 膜４）上に配線本体用凹部形成用のレジストマスクを設ける。続けて、予め定められている配線本体用凹部形成用のレジストパターン（配線本体用凹部パターン）を各ヴィアホール１０ｂの上方においてレジストマスクの表面にパターニングする。続けて、ＲＩＥ法により、レジストマスクの表面に形成（転写）された配線本体用凹部パターンに沿って第ｎ層目の層間絶縁膜２ｂをその膜厚方向の中間部までエッチングする。具体的には、先ず、層間絶縁膜２ｂの上層膜であるＳｉＯ2 膜４を主にその膜厚方向に沿って貫通するまで異方的にエッチングする。続けて、層間絶縁膜２ｂの下層膜であるポーラスＩＬＤ３を主にその膜厚方向に沿って中間部に達する深さまで異方的にエッチングする。これにより、図２に示すように、ヴィアホール１０ｂよりも幅広の所定のパターンからなる配線本体用凹部１０ａが、各下層Ｃｕ配線５の上方において各ヴィアホール１０ｂの上部（開口部）に連通して層間絶縁膜２ｂ内の２箇所に形成される。この後、上層配線用凹部形成用のレジストマスクをＳｉＯ2 膜４上から剥離させて除去する。
【００２２】
これまでの工程により、図２に示すように、上層配線を形成するための上層配線用凹部１０が、各下層Ｃｕ配線５の上方において第ｎ層目の層間絶縁膜２ｂをその膜厚方向に貫通して層間絶縁膜２ｂ内の２箇所に形成される。すなわち、ヴィアホール１０ｂが配線本体用凹部１０ａの下部（底部）に連通して一体化された上層配線用凹部１０が、各下層Ｃｕ配線５の上方において第ｎ層目の層間絶縁膜２ｂをその膜厚方向に貫通して層間絶縁膜２ｂ内の２箇所に形成される。
【００２３】
次に、図３に示すように、上層配線用凹部１０の内面を覆って第１のバリアメタル膜６を設ける。具体的には、上層配線用凹部１０が形成された第ｎ層目の層間絶縁膜２ｂの表面および上層配線用凹部１０により露出された下層Ｃｕ配線５の表面を覆って、第１のバリアメタル膜６を設ける。この第１のバリアメタル膜６は、後述する３層構造からなるバリアメタル膜９の下層バリアメタル膜となる。また、第１のバリアメタル膜６は、例えばＰＶＤ法の一種であるスパッタリング法により所定の膜厚になるまで成膜される。なお、本実施形態においては、第１のバリアメタル膜６としてチタン（Ｔｉ）単体からなるＴｉ膜を成膜することとする。この理由については、後に図９〜図１６および表１を参照しつつ詳しく説明する。
【００２４】
次に、図４に示すように、第１のバリアメタル膜としてのＴｉ膜６の表面を覆って、第２のバリアメタル膜７を設ける。この第２のバリアメタル膜７は、後述する３層構造からなるバリアメタル膜９の中層バリアメタル膜となる。また、第２のバリアメタル膜７は、例えばスパッタリング法（ＰＶＤ法）やＣＶＤ法、あるいはＡＬＤ（ Atomic Layer Deposit ）法により所定の膜厚になるまで成膜される。なお、本実施形態においては、第２のバリアメタル膜７としてチタン（Ｔｉ）の窒化物からなるＴｉＮ膜を成膜することとする。この理由についても、後に図９〜図１６および表１を参照しつつ詳しく説明する。
【００２５】
次に、図５に示すように、第２のバリアメタル膜としてのＴｉＮ膜７の表面を覆って、第３のバリアメタル膜８を設ける。この第３のバリアメタル膜８は、後述する３層構造からなるバリアメタル膜９の上層バリアメタル膜となる。また、第３のバリアメタル膜７は、第１のバリアメタル膜６と同様に、例えばスパッタリング法（ＰＶＤ法）により所定の膜厚になるまで成膜される。なお、本実施形態においては、第１のバリアメタル膜６と同様に、第３のバリアメタル膜８としてチタン（Ｔｉ）単体からなるＴｉ膜を成膜することとする。この理由についても、後に図９〜図１６および表１を参照しつつ詳しく説明する。
【００２６】
これまでの工程により、図５に示すように、第ｎ層目の層間絶縁膜２ｂ内に形成された２個の上層配線用凹部１０内にＴｉ膜６、ＴｉＮ膜７、およびＴｉ膜８の３層構造からなるバリアメタル膜９が設けられる。本実施形態においては、Ｔｉ膜６、ＴｉＮ膜７、およびＴｉ膜８のそれぞれの膜厚を、バリアメタル膜９全体の膜厚がおおよそ１５〜２０ｎｍになる大きさで成膜する。また、前述した構造によれば、バリアメタル膜９を構成する各膜６，７，８のうち下層バリアメタル膜としてのＴｉ膜６だけが、比誘電率が３以下である低比誘電率層間絶縁膜からなる下層側層間絶縁膜としてのポーラスＩＬＤ３、一般的な絶縁膜からなる上層側層間絶縁膜としてのＳｉＯ2 膜４、および下層Ｃｕ配線５のそれぞれの表面に接触している。すなわち、中層バリアメタル膜としてのＴｉＮ膜７および上層バリアメタル膜としてのＴｉ膜８は、ポーラスＩＬＤ３、ＳｉＯ2 膜４、および下層Ｃｕ配線５にはともに非接触である。
【００２７】
次に、図６に示すように、バリアメタル膜９の表面を覆って、上層配線１４の本体１２やヴィアプラグ１３となるＣｕ膜１１を設ける。具体的には、先ず、Ｃｕ膜１１の下層側の膜となる第１のＣｕ膜１１ａを、上層バリアメタル膜（Ｔｉ膜）８の表面を覆って設ける。この第１のＣｕ膜１１ａは、後述する第２のＣｕ膜１１ｂを設ける際のシード層（下地層）となる。第１のＣｕ膜（シードＣｕ膜、Ｃｕ下地膜）１１ａは、例えばスパッタリング法等のＰＶＤ法により所定の膜厚になるまで成膜される。
【００２８】
次に、図７に示すように、第１のＣｕ膜１１ａの表面を覆って、Ｃｕ膜１１の上層側の膜となる第２のＣｕ膜１１ｂを設ける。この第２のＣｕ膜１１ｂは、その下地層である第１のＣｕ膜１１ａをシード層（ seed layer ）として、その表面上に電解めっき法や無電解めっき法等のめっき法により成膜される。この際、めっき層（めっき膜）である第２のＣｕ膜１１ｂは、シードＣｕ膜１１ａとともに２個の上層配線用凹部１０の内部を完全に満たすまで、シードＣｕ膜１１ａに一体化されつつめっき成長される。
【００２９】
次に、図８に示すように、第ｎ層目の層間絶縁膜２ｂの表面上に設けられているバリアメタル膜９およびＣｕ膜１１を、例えばＣＭＰ法により研磨して除去する。これにより、不要なバリアメタル膜９およびＣｕ膜１１が除去されて、各上層配線用凹部１０の内部にのみバリアメタル膜９およびＣｕ膜１１が残される。すなわち、各上層配線用凹部１０の内部がバリアメタル膜９およびＣｕ膜１１により埋め込まれる。
【００３０】
この後、予め定められている所定の工程を経ることにより、図８に示す所望の配線構造を有する本実施形態に係る半導体装置１５を得る。すなわち、配線本体１２とヴィアプラグ１３とが一体に形成されたデュアルダマシン配線としての上層配線１４が、その表面をＴｉ膜６、ＴｉＮ膜７、およびＴｉ膜８の３層構造からなるバリアメタル膜９により覆われて、ポーラスＩＬＤ３およびＳｉＯ2 膜４からなる第ｎ層目の層間絶縁膜２ｂ内に設けられている配線構造を有する半導体装置１５を得る。
【００３１】
（第１実施形態に対する比較例）
次に、主に図９〜図１６および表１を参照しつつ、本実施形態と本実施形態に対する背景技術に係る第１〜第４の各比較例との相違点について説明する。特に、前述したように、本実施形態に係る半導体装置１５において、下層バリアメタル膜としてＴｉ膜６を、中層バリアメタル膜としてＴｉＮ膜７を、そして上層バリアメタル膜としてＴｉ膜８を、それぞれ採用した理由について詳しくかつ具体的に説明する。
【００３２】
（第１の比較例）
先ず、図９（ａ）および（ｂ）を参照しつつ、本実施形態に係る半導体装置１５と、これに対する第１の比較例としての背景技術に係る半導体装置１０１との相違点について説明する。図９（ａ）は、第１の比較例に係る半導体装置１０１のヴィアプラグ１０２付近を拡大して示す断面図であり、図９（ｂ）は図９（ａ）に示すヴィアプラグ１０２付近を示すＴＥＭ写真である。
【００３３】
図９（ａ）に示すように、第１の比較例に係る半導体装置１０１においては、本実施形態に係る半導体装置１５と同様に、Ｃｕからなる上層配線やヴィアプラグ１０２がバリアメタル膜１０３に覆われて層間絶縁膜１０４の内部に設けられている。ただし、図９（ａ）においては、ヴィアプラグ１０２のみを図示し、上層配線の図示を省略する。また、半導体装置１０１のバリアメタル膜１０３は、半導体装置１５のバリアメタル膜９と異なり、Ｔｉ膜６、ＴｉＮ膜７、およびＴｉ膜８からなる３層構造ではなく、タンタル膜（Ｔａ膜）のみからなる単層構造に形成されている。さらに、半導体装置１０１の層間絶縁膜１０４は、半導体装置１５の層間絶縁膜２と異なり、ポーラスＩＬＤ（低比誘電率絶縁膜）３およびＳｉＯ2 膜４からなる２層構造ではなく、ＳｉＯ2 膜等の通常の絶縁膜のみからなる単層構造に形成されている。
【００３４】
一般的に、ＳｉＯ2 膜等の通常の絶縁膜は低比誘電率絶縁膜に比べて吸湿量が少なく、また半導体装置の製造プロセス中にダメージを受け難い。このため、通常の絶縁膜はその膜内にＨ2Ｏ等の水分を含んだガスを吸着し難い。通常、絶縁膜内に吸着されたＨ2Ｏ等のガスは、絶縁膜内に銅配線を設ける銅配線形成プロセス等において絶縁膜の外に放出される。特に、銅配線を覆うバリアメタル膜を通常の絶縁膜からなる層間絶縁膜内に成膜する際にＨ2Ｏ等のガスが絶縁膜の外に放出されると、この放出ガスによりバリアメタル膜が酸化されてしまう。具体的には、バリアメタル膜に含まれている金属系の材料（元素）が酸化されて酸化金属に変質する。すると、バリアメタル膜が体積膨張を起こし、バリアメタル膜の配線と接する側の表面に表面荒れ（モフォロジー荒れ）が生じる。
【００３５】
第１の比較例に係る半導体装置１０１においては、前述したように層間絶縁膜１０４がＳｉＯ2 膜等の通常の絶縁膜のみから形成されているので、Ｈ2Ｏ等の水分を含んだガスを吸着し難い。このため、半導体装置１０１では、その銅配線形成プロセス等において図９（ａ）中白抜き矢印で示す層間絶縁膜１０４からバリアメタル膜１０３に向かうＨ2Ｏ等の水分を含んだガスの流れは殆ど発生しない。したがって、半導体装置１０１では、バリアメタル膜１０３の酸化に起因するバリアメタル膜１０３の体積膨張や表面荒れは殆ど生じない。
【００３６】
図９（ｂ）に示すように、半導体装置１０１では、Ｃｕからなる上層配線１０５およびヴィアプラグ１０２を覆っているバリアメタル膜（Ｔａ膜）１０３は、略均一な膜厚で設けられており、体積膨張は殆ど見られない。また、バリアメタル膜１０３は、上層配線１０５、Ｃｕヴィアプラグ１０２、あるいは同じくＣｕからなる下層配線１０６、さらには層間絶縁膜（ＳｉＯ2 膜）１０４等との界面において、その表面が滑らかであり、表面荒れは殆ど見られない。しかし、背景技術において説明したように、層間絶縁膜１０４がＳｉＯ2 膜等の通常の絶縁膜により形成されている半導体装置１０１では、今後の半導体装置の高性能化および高速化等の要求に応えるのは困難である。
【００３７】
（第２の比較例）
次に、図１０〜図１２を参照しつつ、本実施形態に係る半導体装置１５と、これに対する第２の比較例としての背景技術に係る半導体装置１１１との相違点について説明する。図１０および図１１は、本実施形態に対する第２の比較例としての背景技術に係る半導体装置１１１の製造工程を示す工程断面図である。図１２（ａ）は、図１１に示す第２の比較例としての半導体装置１１１のヴィアプラグ１１２付近を拡大して示す断面図であり、図１２（ｂ）は図１２（ａ）に示すヴィアプラグ１１２付近を示すＴＥＭ写真である。
【００３８】
先ず、図１０に示すように、第２の比較例においては、本実施形態に係る半導体装置１５と同様に、半導体基板１１２の上に、ポーラスＩＬＤ１１３およびＳｉＯ2 膜１１４の２層構造からなる層間絶縁膜１１５を第１層目〜第ｎ層目まで積層して設ける。第ｎ−１層目の層間絶縁膜１１５ａ内には、Ｃｕからなる下層配線１１６をバリアメタル膜１１７により覆って設ける。ただし、第２の比較例のバリアメタル膜１１７は、半導体装置１５のバリアメタル膜９とは異なり、Ｔｉ膜６、ＴｉＮ膜７、およびＴｉ膜８からなる３層構造ではなく、タンタル膜（Ｔａ膜）のみからなる単層構造に形成する。すなわち、第２の比較例のバリアメタル膜１１７は、第１の比較例に係る半導体装置１０１のバリアメタル膜１０３と同じである。また、第ｎ層目の層間絶縁膜１１５ｂ内には、本実施形態に係る半導体装置１５と同様に、各下層配線１１６の上方において配線本体用凹部１１８ａにヴィアホール１１８ｂが連通して一体になった上層配線用凹部１１８を形成する。
【００３９】
このような構造からなる各上層配線用凹部１１８の内部に、例えばスパッタリング法によりバリアメタル膜となるＴａ膜１１７を設ける。すると、背景技術において説明したように、Ｔａ膜１１７と接する第ｎ層目の層間絶縁膜１１５ｂのうち、低比誘電率絶縁膜であるポーラスＩＬＤ１１３からＴａ膜１１７に向けて、図１０中白抜き矢印で示すように、Ｈ2Ｏ等の水分を含んだガスが放出される。この結果、図１０に示すように、Ｔａ膜１１７のうち、主にポーラスＩＬＤ１１３と接触する部分１１７ａが酸化されて体積膨張を起こす。それとともに、Ｔａ膜１１７のポーラスＩＬＤ１１３と接触する部分１１７ａのうち、主に後述する上層Ｃｕ配線１２２と接する側の表面に表面荒れ（モフォロジー荒れ）が生じる。
【００４０】
次に、図１１に示すように、Ｔａ膜１１７の上にＣｕ膜１１９を設けて各上層配線用凹部１１８の内部を満たす。続けて、ＣＭＰ処理を行い、各上層配線用凹部１１８の内部にＴａ膜１１７およびＣｕ膜１１９を埋め込む。これにより、配線本体１２０とヴィアプラグ１２１とが一体となったデュアルダマシン配線としての上層Ｃｕ配線１２２がＴａ膜１１７に覆われて各上層配線用凹部１１８の内部に設けられる。この後、予め定められている所定の工程を経ることにより、図１１に示す配線構造を有する第２比較例に係る半導体装置１１１を得る。
【００４１】
ところが、前述したように、バリアメタル膜（Ｔａ膜）１１７のポーラスＩＬＤ１１３と接触する部分１１７ａは、上層Ｃｕ配線１２２の形成プロセスにおいて、図１１中白抜き矢印で示すポーラスＩＬＤ１１３からＴａ膜１１７に向けて放出されるＨ2Ｏ等の水分を含んだガスにより酸化されている。そして、Ｔａ膜１１７のポーラスＩＬＤ１１３と接触する部分１１７ａは酸化されることにより体積膨張を起こし、その上層Ｃｕ配線１２２と接する側の表面に表面荒れが生じた状態となっている。
【００４２】
背景技術において説明したように、バリアメタル膜１１７に表面荒れが生じると、上層Ｃｕ配線１２２を形成しているＣｕ膜１１９とバリアメタル膜１１７とは、それらの界面における密着性が低下する。また、図１１に示すように、バリアメタル膜１１７に表面荒れが生じると、Ｃｕ膜１１９による各上層配線用凹部１１８の埋め込み性が低下して各上層Ｃｕ配線１２２（各上層配線用凹部１１８）中に空洞（ボイド）１２３等の欠陥が生じる。すると、各上層Ｃｕ配線１２２付近におけるストレスマイグレーション（ Stress Migration：ＳＭ）やエレクトロマイグレーション（ Electro Migration：ＥＭ）に対する耐性が低下する。すなわち、各上層Ｃｕ配線１２２の信頼性や性能、および品質等が低下する。ひいては、半導体装置１１１全体の信頼性や性能、および品質等の低下を引き起こす。このような現象は、配線本体１２０よりも微細な構造からなるヴィアプラグ１２１付近において特に顕著である。
【００４３】
図１２（ａ）に示すように、第２の比較例に係る半導体装置１１１においては、第１の比較例に係る半導体装置１０１と異なり、各層間絶縁膜１１５の下層部は低比誘電率絶縁膜であるポーラスＩＬＤ１１３により形成されている。すなわち、Ｃｕ膜１１９からなるヴィアプラグ１２１は、その周囲をポーラスＩＬＤ１１３により囲まれている。背景技術において説明したように、低比誘電率絶縁膜は、通常の絶縁膜に比べて一般的に吸湿量が多く、また半導体装置の製造プロセス中にダメージを受け易い。すなわち、低比誘電率絶縁膜はその膜内にＨ2Ｏ等の水分を含んだガスを吸着し易い。低比誘電率絶縁膜内に吸着されたＨ2Ｏ等のガスは、低比誘電率絶縁膜内に銅配線を設ける銅配線形成プロセス等において低比誘電率絶縁膜の外に放出される。このため、半導体装置１１１では、図１２（ａ）中白抜き矢印で示すように、ポーラスＩＬＤ１１３内に吸着されたＨ2Ｏ等の水分を含んだガスが、上層Ｃｕ配線１２２の形成プロセス等においてポーラスＩＬＤ１１３からバリアメタル膜１１７に向かって大量に放出される。この結果、前述したように、バリアメタル膜１１７のうち、主にポーラスＩＬＤ１１３と接触する部分１１７ａが酸化されて体積膨張を起こし、その上層Ｃｕ配線１２２と接する側の表面に表面荒れが生じる。
【００４４】
第２の比較例に係る半導体装置１１１においては、前述したようにバリアメタル膜１１７をＴａ膜のみで形成している。このＴａ膜は、後述するように、一般にバリアメタル膜として採用される各種金属膜の中でも、酸化されて金属酸化膜となる際の体積膨張率が大きい部類に入る。例えば、Ｔａ膜が酸化されてＴａ2Ｏ3 膜になると、その体積は酸化される前に比べて約２．３倍になる。通常、バリアメタル膜は、配線やヴィアプラグとなるＣｕ膜に比べて極めて薄い薄膜形状に成膜される。そのような薄膜形状のバリアメタル膜が、その体積が約２．３倍になるまで膨張すると、その表面は激しく荒れる。すると、図１２（ａ）に示すように、酸化されたバリアメタル膜１１７であるＴａ2Ｏ3 膜１１７ａとヴィアプラグ１２１であるＣｕ膜１１９とは、それらの界面において密着性が低下し、Ｃｕ膜１１９（Ｃｕヴィアプラグ１２１）によるヴィアホール１１８ｂの埋め込み性が悪くなる。この結果、ヴィアプラグ１２１と酸化されたバリアメタル膜１１７ａとの間に空洞（ボイド）１２３が生じる。
【００４５】
図１２（ｂ）に示すように、半導体装置１１１では、Ｃｕ膜１１９からなる上層配線１２０およびヴィアプラグ１２１を覆っているバリアメタル膜（Ｔａ膜）１１７のうち、ポーラスＩＬＤ１１３とヴィアプラグ１２１の側部との間に設けられている部分は、酸化されてバリアメタル膜としての形跡が殆ど無くなっている。当然、これらの酸化されたバリアメタル膜１１７ａは、それらの表面が非常に激しく荒れている。さらに、ヴィアプラグ１２１の下端部の角部とこれに対向する酸化されたバリアメタル膜１１７ａとの間には、空洞（ボイド）１２３が生じている。これらの結果、ヴィアプラグ１２１と酸化されたバリアメタル膜１１７ａとは、それらの界面における密着性が大幅に低下している。また、バリアメタル膜１１７のうち、下層Ｃｕ配線１１６とヴィアプラグ１２１の下端部との間に設けられている部分が酸化されて体積膨張を起こしており、他の部分よりも膜厚になっている。この場合、ヴィアプラグ１２１とバリアメタル膜１１７との界面のみならず、下層Ｃｕ配線１１６とバリアメタル膜１１７との界面においても、それらの間の密着性が大幅に低下しているおそれが高い。
【００４６】
このように、第２の比較例に係る半導体装置１１１では、各上層Ｃｕ配線１２２やヴィアプラグ１２１およびそれらの付近の構造が劣化しており、各上層Ｃｕ配線１２２やヴィアプラグ１２１付近におけるストレスマイグレーションやエレクトロマイグレーションに対する耐性が低下している。すなわち、各上層Ｃｕ配線１２２の信頼性や性能、および品質等が低下している。ひいては、半導体装置１１１全体の信頼性や性能、および品質等が低下している。
【００４７】
（第３の比較例）
次に、図１３〜図１５および表１を参照しつつ、本実施形態に係る半導体装置１５と、これに対する第３の比較例としての背景技術に係る半導体装置１３１との相違点について説明する。図１３（ａ），（ｂ）は、それぞれ第１実施形態に対する第３の比較例としての背景技術に係る半導体装置１３１のヴィアプラグ１３２付近を拡大して示す断面図である。図１４（ａ）は、本実施形態に係るヴィアホール付近を拡大して示すＴＥＭ写真であり、図１４（ｂ）は、本実施形態に対する第３の比較例としての背景技術に係るヴィアホール付近を拡大して示すＴＥＭ写真である。図１５は、本実施形態に係るＣｕ配線および第３の比較例としての背景技術に係るＣｕ配線のそれぞれのエレクトロマイグレーション耐性試験における配線寿命のＴＴＦ依存性をプロットして示す図である。また、表１は、バリアメタル膜に用いられる主な金属元素の単体の密度およびその酸化物の分子密度、ならびにそれら各金属元素および各酸化物の体積膨張率を示す表である。
【００４８】
図１３（ａ）に示すように、第３の比較例に係る半導体装置１３１においては、本実施形態に係る半導体装置１５と同様に、Ｃｕからなる上層配線やヴィアプラグ１３２がバリアメタル膜１３３に覆われて層間絶縁膜１３４の内部に設けられている。ただし、図１３（ａ），（ｂ）においては、層間絶縁膜１３４に形成されたヴィアホール１３５内に設けられているヴィアプラグ１３２の下端部みを図示し、上層配線の図示を省略する。上層配線は、ヴィアプラグ１３２およびバリアメタル膜１３３を介して、Ｃｕからなる下層配線１３６に電気的に接続されている。
【００４９】
半導体装置１３１のバリアメタル膜１３３は、半導体装置１５のバリアメタル膜９と同様に、下層バリアメタル膜１３７、中層バリアメタル膜１３８、および上層バリアメタル膜１３９からなる３層構造に形成されている。ただし、これら各バリアメタル膜１３７，１３８，１３９は、本実施形態の下層バリアメタル膜６、中層バリアメタル膜７、および上層バリアメタル膜８とは異なり、チタン（Ｔｉ）ではなくタンタル（Ｔａ）を用いて成膜されている。具体的には、下層バリアメタル膜１３７および上層バリアメタル膜１３９は、Ｔａ単体からなるＴａ膜を用いて形成されている。また、中層バリアメタル膜１３８は、Ｔａの窒化物であるＴａＮ膜を用いて形成されている。さらに、半導体装置１３１の層間絶縁膜１３４も、半導体装置１５の層間絶縁膜２と同様に、ポーラスＩＬＤ（低比誘電率絶縁膜）およびＳｉＯ2 膜からなる２層構造に形成されている。ただし、図１３（ａ），（ｂ）においては、層間絶縁膜１３４のうち下層側の層間絶縁膜であるポーラスＩＬＤ１４０のみを図示し、上層側の層間絶縁膜であるＳｉＯ2 膜の図示を省略する。
【００５０】
このような構造からなる半導体装置１３１においては、第２の比較例に係る半導体装置１１１で起きた現象と同様の現象が起きる。すなわち、図１３（ａ），（ｂ）中白抜き矢印で示すように、ポーラスＩＬＤ１４０から下層バリアメタル膜であるＴａ膜１３７に向けてＨ2Ｏ等の水分を含んだガスが放出される。すると、Ｔａ膜１３７のうち、先ず、図１３（ａ）中一点鎖線より左側のポーラスＩＬＤ１４０と接する側の部分が酸化されて金属酸化膜に変質する。例えば、Ｔａ膜１３７は酸化されてＴａ2Ｏ3 膜１３７ａに変質する。以後、Ｔａ膜１３７の酸化が進行すると、図１３（ｂ）に示すように、Ｔａ膜１３７全体がＴａ2Ｏ3 膜１３７ａに変質して体積膨張を起こす。
【００５１】
図１３（ｂ）に示すように、体積膨張を起こしたＴａ2Ｏ3 膜１３７ａのヴィアプラグ１３２と接する側の表面には表面荒れ（モフォロジー荒れ）が生じる。第２の比較例において説明したように、Ｔａ膜１３７は、一般にバリアメタル膜として採用される各種金属膜の中でも、酸化されて金属酸化膜となる際の体積膨張率が大きい部類に入る。ここで、一般にバリアメタル膜に用いられる主な金属元素の単体の密度およびその金属酸化物（金属酸化膜）の分子密度、ならびにそれら各金属元素および各金属酸化物の体積膨張率を表１に示す。
【表１】
2007043018.tif 000003
【００５２】
表１から明らかなように、一般にバリアメタル膜に用いられる主な金属元素のうち、Ｔａ（タンタル）およびＮｂ（ニオブ）は、単体から酸化されて金属酸化物であるＴａ2Ｏ5 やＮｂ2Ｏ5 になった際の体積膨張率が２倍を越えている。これに対して、本実施形態に係る半導体装置１５においてバリアメタル膜９の主成分として採用しているＴｉ（チタン）は、単体から酸化されて金属酸化物であるＴｉＯ，Ｔｉ3Ｏ5 ，あるいはＴｉＯ2 になった際の体積膨張率が２倍を下回っている。特に、ＴｉＯおよびＴｉ3Ｏ5 は、Ｔｉ単体に対する体積膨張率がＭｇ（マグネシウム）を除く他のいずれの金属酸化物よりも小さい。なお、Ｍｇだけは、単体から酸化されて金属酸化物であるＭｇＯになった際の体積膨張率が１倍を下回っている。すなわち、Ｍｇは、酸化されて金属酸化物であるＭｇＯになると、膨張ではなく収縮することが分かる。
【００５３】
前述したように、第３の比較例に係る半導体装置１３１においては、第２の比較例に係る半導体装置１１１と同様に、ポーラスＩＬＤ１４０に接する下層バリアメタル膜１３７にＴａ膜を採用する。このため、図１３（ｂ）に示すように、下層バリアメタル膜１３７は、ヴィアプラグ１３２を形成する際に約２．３倍の体積膨張を起こす。すると、下層バリアメタル膜１３７の表面が激しく荒れて、下層バリアメタル膜１３７と中層バリアメタル膜であるＴａＮ膜１３８とは、それらの界面における密着性が低下する。ひいては、中層バリアメタル膜１３８および上層バリアメタル膜（Ｔａ膜）１３９を介した下層バリアメタル膜１３７とヴィアプラグ１３２との界面における密着性が低下し、Ｃｕ膜（Ｃｕヴィアプラグ）１３２によるヴィアホール１３５の埋め込み性が悪くなる。この結果、第２の比較例に係る半導体装置１１１と同様に、第３の比較例に係る半導体装置１３１においても、中層バリアメタル膜（ＴａＮ膜）１３８と酸化された下層バリアメタル膜（Ｔａ2Ｏ3 膜）１３７ａとの間に図１３（ｂ）に示すように空洞（ボイド）１４１が生じる。また、ヴィアプラグ１３２と下層バリアメタル膜１３７との界面のみならず、下層Ｃｕ配線１３６と下層バリアメタル膜１３７との界面においても、それらの間の密着性が大幅に低下しているおそれが高い。
【００５４】
また、図１４（ａ）に示すように、本実施形態においてはポーラスＩＬＤ（低比誘電率層間絶縁膜）３内に形成されたヴィアホール１０ｂの内面に、Ｔｉ膜からなる下層バリアメタル膜６を直接接触させて設けている。この場合、図１４（ａ）から明らかなように、Ｔｉ膜６は全体的に略均一な膜厚で設けられており、体積膨張は殆ど見られない。それとともに、Ｔｉ膜６の内側表面は滑らかであり、表面荒れは殆ど見られない。これに対して、図１４（ｂ）に示すように、第３の比較例においては、ポーラスＩＬＤ（低比誘電率層間絶縁膜）１４０内に形成されたヴィアホール１３５の内面に、Ｔａ膜からなる下層バリアメタル膜１３７を直接接触させて設けている。この場合、図１４（ｂ）から明らかなように、Ｔａ膜１３７は全体的に酸化されてＴａ2Ｏ3 膜１３７ａに変質し、体積膨張を起こしている。当然、Ｔａ2Ｏ3 膜１３７ａは、その内側表面が非常に激しく荒れているとともに、膜厚が極めて不均一である
さらに、図１５から明らかなように、本実施形態に係るＣｕ配線１４のエレクトロマイグレーション耐性試験における配線寿命のＴＴＦ依存性は、第３の比較例に係るＣｕ配線のエレクトロマイグレーション耐性試験における配線寿命のＴＴＦ依存性に比べて極めて良好である。具体的に説明すると、Ｔｉを主成分とするバリアメタル膜９により覆われてポーラスＩＬＤ（低比誘電率層間絶縁膜）３内に設けられた本実施形態に係るＣｕ配線１４のエレクトロマイグレーション耐性試験の結果は、図１５中黒丸でプロットされている。また、Ｔａを主成分とするバリアメタル膜１３３により覆われてポーラスＩＬＤ（低比誘電率層間絶縁膜）１４０内に設けられた第３の比較例に係るＣｕ配線のエレクトロマイグレーション耐性試験の結果は、図１５中白丸でプロットされている。それら各プロットされた点のうち、同じ累積確率の黒丸の点と白丸の点とを比較すると、故障するまでの時間が黒丸の点は白丸の点に比べて約１０倍以上長い。すなわち、エレクトロマイグレーション耐性試験においては、本実施形態に係るＣｕ配線１４は、第３の比較例に係るＣｕ配線に比べて配線寿命が約１０倍以上長持ちすることが分かる。
【００５５】
このように、第３の比較例に係る半導体装置１３１では、第２の比較例に係る半導体装置１１１と同様に、ヴィアプラグ１３２付近の構造が劣化しており、ヴィアプラグ１３２や図示しない上層Ｃｕ配線の付近におけるストレスマイグレーションやエレクトロマイグレーションに対する耐性が低下している。すなわち、ヴィアプラグ１３２や上層Ｃｕ配線の信頼性や性能、および品質等が低下している。ひいては、半導体装置１３１全体の信頼性や性能、および品質等が低下している。
【００５６】
また、図示は省略するが、本発明者らが行った他の実験によれば、層間絶縁膜を低比誘電率絶縁膜により形成した場合、この低比誘電率層間絶縁膜に直接接触するバリアメタル膜をＴａやＮｂの単体あるいはＴａやＮｂを主成分とする化合物で形成すると、実際の製品としての半導体装置の製造現場において後から修正不可能な様々な不良が生じることが分かった。具体的には、ＴａやＮｂ等の酸化された際の体積膨張率が２倍を越える物質を用いて低比誘電率層間絶縁膜に直接接触するバリアメタル膜を成膜すると、バリアメタル膜の激しい体積膨張や表面荒れ、バリアメタル膜とＣｕヴィアプラグとの密着性の低下、あるいはＣｕヴィアプラグによるヴィアホールの埋め込み性の低下等の深刻な不良が、実際の製品としての半導体装置において許容できる範囲を大幅に超える程度および頻度で発生することが分かった。すなわち、低比誘電率層間絶縁膜に直接接触するバリアメタル膜を、ＴａやＮｂ等の酸化された際の体積膨張率が２倍を越える物質を用いて成膜することは好ましくないことが分かった。
【００５７】
同様に、低比誘電率層間絶縁膜に直接接触するバリアメタル膜を、酸化された際の体積収縮率が２倍を越える物質、すなわち体積膨張率が０．５倍を下回る物質を用いて成膜することも好ましくないことが分かった。このように、本発明者らが行った実験によれば、低比誘電率層間絶縁膜に直接接触するバリアメタル膜として、酸化等の化学変化を起こした際の体積変化率が２倍を越える物質を主成分とする膜を採用することは、実際の製品としての半導体装置の製造現場においては実質的に殆ど不可能であることが分かった。
【００５８】
なお、この第３の比較例ならびに第１および第２の各比較例において説明した上層Ｃｕ配線１０５，１２０やＣｕヴィアプラグ１０２，１２１，１３２を覆っているＴａ膜１０３，１１７，１３７に生じる各種の不良は、下層Ｃｕ配線１０６，１１６を覆っているＴａ膜１１７にも生じ得るのはもちろんである。ただし、第１〜第３の各比較例の説明においては、説明を簡潔にするために、敢えてそれらの話しを省略した。
【００５９】
（第４の比較例）
次に、図１６を参照しつつ、本実施形態に係る半導体装置１５と、これに対する第４の比較例としての背景技術に係る半導体装置との相違点について説明する。図１６は、本実施形態に対する第４の比較例としての背景技術に係る半導体装置の製造工程を示す工程断面図である。
【００６０】
図１６に示すように、第４の比較例においては、本実施形態に係る半導体装置１５と同様に、半導体基板１５１の上に、ポーラスＩＬＤ１５２およびＳｉＯ2 膜１５３の２層構造からなる層間絶縁膜１５４を第１層目〜第ｎ層目まで積層して設ける。第ｎ−１層目の層間絶縁膜１５４ａ内には、Ｃｕからなる下層配線１５５をバリアメタル膜１５６により覆って設ける。ただし、第４の比較例のバリアメタル膜１５６は、半導体装置１５のバリアメタル膜９とは異なり、Ｔｉ膜６、ＴｉＮ膜７、およびＴｉ膜８からなる３層構造ではなく、タンタル膜（Ｔａ膜）のみからなる単層構造に形成する。すなわち、第４の比較例のバリアメタル膜１５６は、第１の比較例に係る半導体装置１０１のバリアメタル膜１０３や、第２の比較例に係る半導体装置１１１のバリアメタル膜１１７と同じである。また、第ｎ層目の層間絶縁膜１５４ｂ内には、本実施形態に係る半導体装置１５と同様に、各下層配線１５５の上方において配線本体用凹部１５７ａにヴィアホール１５７ｂが連通して一体になった上層配線用凹部１５７を形成する。
【００６１】
このような構造からなる各上層配線用凹部１５７の内部に、第２の比較例や第３の比較例と同様にバリアメタル膜となるＴａ膜１５６を設けると、第２の比較例や第３の比較例において説明した様々な不良が発生する。すなわち、ポーラスＩＬＤ１５２に直接接触するバリアメタル膜１５６をＴａ膜により形成すると、バリアメタル膜１５６の激しい体積膨張や表面荒れ、バリアメタル膜１５６と図示しないＣｕヴィアプラグとの密着性の低下、あるいはＣｕヴィアプラグによるヴィアホール１５７ｂの埋め込み性の低下等の深刻な不良が発生する。これらの無視し得ない不良を回避するために、この第４の比較例においては、背景技術で説明したデガス処理を行う。具体的には、Ｔａ膜１５６を成膜するのに先立ってポーラスＩＬＤ１５２に高温かつ長時間の加熱処理を施して、図１６中白抜き矢印で示すように、ポーラスＩＬＤ１５２中からＨ2Ｏ等の水分を含んだガスを予め抜いてしまう。
【００６２】
ところが、そのようなデガス処理を行うと、図１６に示すように、ヴィアホール１５７ｂにより露出された下層Ｃｕ配線１５５の表面がデガス処理中に隆起するという別の問題が生じる。この下層Ｃｕ配線１５５の表面の隆起は、前述したバリアメタル膜（Ｔａ膜）の表面荒れ等と同様に、図示しない上層Ｃｕ配線付近においてストレスマイグレーション不良等が発生する原因となる。すなわち、下層Ｃｕ配線１５５の表面の隆起は、バリアメタル膜１５６の激しい体積膨張や表面荒れ、バリアメタル膜１５６と図示しないＣｕヴィアプラグとの密着性の低下、あるいはＣｕヴィアプラグによるヴィアホール１５７ｂの埋め込み性の低下等の不良と同様に、上層Ｃｕ配線やＣｕヴィアプラグ、ひいては半導体装置全体の信頼性や性能、および品質等の低下を引き起こす。
【００６３】
（第１実施形態と比較例との相違点）
これら第１〜第４の各比較例に対して、本実施形態に係る半導体装置１５においては、前述したように、上層Ｃｕ配線１４の本体１２やＣｕヴィアプラグ１３を覆うバリアメタル膜９を、第１（下層）、第２（中層）、および第３（上層）の各バリアメタル膜６，７，８からなる３層構造に形成している。それとともに、それら各バリアメタル膜６，７，８の主成分として、酸化による体積膨張率（体積変化率）が２倍未満と比較的小さいＴｉを採用している。具体的には、低比誘電率層間絶縁膜であるポーラスＩＬＤ３や下層Ｃｕ配線５との密着層となる下層バリアメタル膜６を、Ｔｉ単体からなる金属層（導電層）であるＴｉ膜を用いて形成している。また、この下層バリアメタル膜６と同様に、上層Ｃｕ配線１４の本体１２やＣｕヴィアプラグ１３との密着層となる上層バリアメタル膜８を、Ｔｉ膜を用いて形成している。さらに、これら下層バリアメタル膜６と上層バリアメタル膜８との間に設けられる中層バリアメタル膜７を、Ｔｉの窒化物であるＴｉＮ膜を用いて形成している。
【００６４】
このようなバリアメタル膜構造を有する本実施形態の半導体装置１５によれば、前述した第１〜第３の各比較例と異なり、下層バリアメタル膜６が酸化された際の体積変化率を２倍以下に抑えて、下層バリアメタル膜６の体積変化に伴う表面荒れを抑制することができる。すなわち、下層バリアメタル膜６において激しい体積膨張や表面荒れ等の不良が生じ難くなっている。
【００６５】
また、半導体装置１５においては、ともに金属単体の膜からなる下層バリアメタル膜６と上層バリアメタル膜８との間に金属化合物の膜からなる中層バリアメタル膜７が設けられている。これにより、低比誘電率層間絶縁膜（ポーラスＩＬＤ）３に接触する下層バリアメタル膜６に好ましくない化学反応が生じた場合でも、この化学反応が上層Ｃｕ配線１４に接触する上層バリアメタル膜８に伝播するおそれを抑制することができる。具体的に説明すると、本実施形態に係るＴｉ膜からなる下層バリアメタル膜６は、前述した第１〜第３の各比較例に係るＴａ膜からなるバリアメタル膜１０３，１１７，１３７に比べて酸化され難い。しかし、たとえＴｉ膜６であっても、Ｔａ膜１０３，１１７，１３７と同様に、水分が付着すると酸化されることに変わりはない。すなわち、半導体装置１５の下層バリアメタル膜６は、少なくともその低比誘電率層間絶縁膜３と接触する側が部分的に酸化されている。ところが、半導体装置１５においては、下層バリアメタル膜６と上層バリアメタル膜８との間の中層バリアメタル膜７としてＴｉＮ膜を採用している。このＴｉＮ膜７は、Ｔｉ膜６，８に比べて膜構造が緻密であり、水分等の不純物が内部に侵入し難い。
【００６６】
したがって、半導体装置１５では、下層バリアメタル膜６が低比誘電率層間絶縁膜３内から放出された水分により酸化された場合でも、その水分の上層バリアメタル膜８への浸透を中層バリアメタル膜７で略止めることができる。この結果、低比誘電率層間絶縁膜３内から放出された水分が下層バリアメタル膜６を経て同じくＴｉ膜からなる上層バリアメタル膜８に達するおそれを抑制して、上層バリアメタル膜８が酸化されるおそれを殆ど無くすことができる。このように、ＴｉＮ膜からなる中層バリアメタル膜７は、低比誘電率層間絶縁膜３側から上層Ｃｕ配線１４側への水分の浸透や酸化反応（化学反応）の伝播を抑制して上層バリアメタル膜８の酸化（変質）を防ぐ防御材、抑制材、ブロック材、保護膜、あるいはバリア膜として機能する。
【００６７】
また、本発明者らが行った他の実験によれば、ＴｉＮ膜からなる中層バリアメタル膜７は、Ｔｉ膜からなる下層バリアメタル膜６が酸化されて体積膨張を起こし、表面荒れが生じた場合でも、その表面の凹凸を吸収させつつ成膜できることが分かった。具体的には、表面荒れが生じた下層バリアメタル膜６の上に中層バリアメタル膜７を一般的な成膜方法により成膜しても、中層バリアメタル膜７の表面状態は下層バリアメタル膜６の表面荒れに殆ど影響されないことが分かった。すなわち、表面荒れが生じた下層バリアメタル膜６の上に中層バリアメタル膜７をＣＶＤ法等により成膜しても、中層バリアメタル膜７の表面を殆ど凹凸のない滑らかな状態に仕上げることができることが分かった。このように、ＴｉＮ膜からなる中層バリアメタル膜７は、低比誘電率層間絶縁膜３側から上層Ｃｕ配線１４側への水分の浸透や好ましくない化学反応の伝播のみならず、その下地となる下層バリアメタル膜６の好ましくない表面状態の伝播を抑制したり、あるいは表面の凹凸を吸収したりする緩衝材や吸収材としても機能する。
【００６８】
さらに、半導体装置１５においては、上層Ｃｕ配線１４や下層Ｃｕ配線５と直接接触するＣｕ密着層である下層バリアメタル膜６および上層バリアメタル膜８が、Ｔｉ単体からなる金属層（純金属層）により形成されている。一般的に、金属は非金属よりも金属同士の方が密着性が高い。したがって、半導体装置１５においては、上層Ｃｕ配線１４や下層Ｃｕ配線５とバリアメタル膜９との密着性が向上されている。ひいては、Ｃｕヴィアプラグ１３によるヴィアホール１０ｂの埋め込み性が向上（改善）されている。
【００６９】
このように、半導体装置１５においては、Ｃｕ密着層であるとともに低比誘電率層間絶縁膜３と直接接触する Low−ｋ膜密着層でもある下層バリアメタル膜６と上層バリアメタル膜８とを、互いに分離して形成する。それとともに、下層バリアメタル膜６と上層バリアメタル膜８との間に、金属化合物膜（金属窒化膜）である中層バリアメタル膜７を介在させる。これにより半導体装置１５では、上層Ｃｕ配線１４の本体１２やＣｕヴィアプラグ１３、あるいは下層Ｃｕ配線５付近における配線信頼性が向上されている。なお、第１〜第３の各バリアメタル膜６，７，８の主成分であるＴｉは、化学変化を起こして各種の化合物となった場合でも、その導電性が完全に失われるおそれが殆どない材料であることはもちろんである。本実施形態に即して言えば、Ｔｉは、酸化されて酸化物になった場合でも、その導電性が完全に失われるおそれは殆どない。
【００７０】
なお、以上説明した本実施形態に係る半導体装置１５の上層Ｃｕ配線１４の本体１２やＣｕヴィアプラグ１３を覆っているＴｉ膜６、ＴｉＮ膜７、およびＴｉ膜８が有するそれぞれの作用および効果は、下層Ｃｕ配線５を覆っているＴｉ膜６、ＴｉＮ膜７、およびＴｉ膜８についても同様に有しているのはもちろんである。ただし、これまでの本実施形態の説明においては、説明を簡潔にするために、敢えてそれらの話しを省略した。
【００７１】
以上説明したように、この第１実施形態によれば、低比誘電率絶縁膜３を含む層間絶縁膜２内において銅配線１４を覆って設けられるバリアメタル膜９のバリア性能が向上されており、層間絶縁膜２から放出されるガスによりバリアメタル膜９が酸化されても、銅配線１４の信頼性や性能、および品質等が低下するおそれの殆ど無い半導体装置１５を提供することができる。ひいては、装置全体の信頼性や性能、および品質等が向上されており、より高速で動作可能な半導体装置１５を提供することができる。当然、本実施形態に係る半導体装置１５として、ロジックＬＳＩ( Logical Large Scale Integrated Circuit )、ＤＲＡＭ( Dynamic Random Access Memory )、あるいはＳＲＡＭ( Static Random Access Memory )等に代表されるメモリＬＳＩや、バイポーラ・トランジスタ( Bipolar Transistor )等の各種半導体装置を製造することにより、それらの信頼性や性能、および品質等を向上させることができるとともに、それらをより高速で動作させることができる。
【００７２】
（第２の実施の形態）
次に、本発明に係る第２実施形態を図１７を参照しつつ説明する。図１７は、本実施形態に係る半導体装置を示す断面図である。なお、前述した第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００７３】
本実施形態においては、第１実施形態と異なり、上層Ｃｕ配線の本体やＣｕヴィアプラグ、および上層Ｃｕ配線を覆っているバリアメタル膜を、３層構造ではなく２層構造に形成する。以下、簡潔に説明する。
【００７４】
図１７に示すように、第１実施形態に係る半導体装置１５と同様に、半導体基板１の上に、ポーラスＩＬＤ３およびＳｉＯ2 膜４の２層構造からなる層間絶縁膜２を第１層目〜第ｎ層目まで積層して設ける。第ｎ−１層目の層間絶縁膜２ａ内には、Ｃｕからなる下層配線５をバリアメタル膜２１により覆って設ける。ただし、本実施形態のバリアメタル膜２１は、第１実施形態のバリアメタル膜９とは異なり、Ｔｉ膜６、ＴｉＮ膜７、およびＴｉ膜８からなる３層構造ではなく、ＴｉＮ膜２２およびＴｉ膜２３からなる２層構造に形成する。すなわち、本実施形態のバリアメタル膜２１は、第１実施形態のバリアメタル膜９から下層バリアメタル膜としてのＴｉ膜６を省略した構造となっている。したがって、本実施形態においては、ＴｉＮ膜２２が第１のバリアメタル膜としての下層バリアメタル膜となるとともにＴｉ膜２３が第２のバリアメタル膜としての上層バリアメタル膜となり、中層バリアメタル膜は存在しない。また、第ｎ層目の層間絶縁膜２ｂ内には、第１実施形態に係る半導体装置１５と同様に、各下層Ｃｕ配線５の上方において配線本体用凹部１０ａにヴィアホール１０ｂが連通して一体になった上層配線用凹部１０を形成する。
【００７５】
続けて、そのような構造からなる各上層配線用凹部１０の内部に、第１実施形態と同様の工程により、バリアメタル膜となるＴｉＮ膜２２およびＴｉ膜２３を順次積層して設ける。続けて、第１実施形態と同様の工程により、Ｔｉ膜２３の上にＣｕ膜１１を設けて各上層配線用凹部１０の内部を満たす。続けて、ＣＭＰ処理を行い、各上層配線用凹部１０の内部にＴｉＮ膜２２、Ｔｉ膜２３、およびＣｕ膜１１を埋め込む。これにより、配線本体１２とヴィアプラグ１３とが一体となったデュアルダマシン配線としての上層Ｃｕ配線１４が、ＴｉＮ膜２２およびＴｉ膜２３に覆われて各上層配線用凹部１０の内部に設けられる。
【００７６】
この後、予め定められている所定の工程を経ることにより、図１７に示す配線構造を有する本実施形態に係る半導体装置２４を得る。すなわち、配線本体１２とヴィアプラグ１３とが一体に形成されたデュアルダマシン配線としての上層配線１４が、その表面をＴｉＮ膜２２およびＴｉ膜２３の２層構造からなるバリアメタル膜２１により覆われて、ポーラスＩＬＤ３およびＳｉＯ2 膜４からなる第ｎ層目の層間絶縁膜２ｂ内に設けられている配線構造を有する半導体装置２４を得る。
【００７７】
以上説明したように、この第２実施形態においては、低比誘電率層間絶縁膜（ポーラスＩＬＤ）３に直接接触する下層バリアメタル膜２２が、第１実施形態の中層バリアメタル膜７と同様にＴｉＮ膜により形成されているので、前述した第１実施形態と同様の効果を得ることができる。また、本実施形態のバリアメタル膜２１は、３層構造からなる第１実施形態のバリアメタル膜９よりも１層少ない２層構造に形成すればよいので、半導体装置２４の製造工程に掛かる工程数を減らして生産効率を向上させることができる。ひいては、半導体装置２４の製造コストを低減させることができる。
【００７８】
なお、本発明に係る半導体装置は、前述した第１および第２の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは製造工程等の一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【００７９】
例えば、第１実施形態において低比誘電率層間絶縁膜（ポーラスＩＬＤ）３に直接接触して設けられる第１のバリアメタル膜（下層バリアメタル膜）６は、前述したＴｉ膜には限定されない。下層バリアメタル膜６は、低比誘電率絶縁膜３に非接触で成膜される状態に対する、低比誘電率絶縁膜３に接触して成膜される状態の体積変化率が２倍以下である材料を用いて形成されればよい。具体的には、下層バリアメタル膜６は、酸化されていない状態に対する酸化された状態の体積膨張率や体積縮小率が２倍以下である材料を用いて形成されればよい。このような材料としては、例えばII−Ａ族、IＶ−Ａ族、ＶI−Ａ族、ＶIII族、I−Ｂ族、III−Ｂ族、およびIＶ−Ｂ族のいずれかの族に属する金属元素のうち１種類の金属元素からなる金属単体、少なくとも２種類のそれら各金属元素からなる合金、ならびにそれら各金属単体または各合金の窒化物、酸化物、および炭化物等が挙げられる。下層バリアメタル膜６は、それらかく材料のうちの少なくとも１つを用いて形成されればよい。より具体的には、下層バリアメタル膜６は、例えばチタン（Ｔｉ）、銀（Ａｇ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）等からなる金属単体、少なくとも２種類のそれら各金属元素からなる合金、ならびにそれら各金属単体または各合金の窒化物、酸化物、および炭化物等のうちの少なくとも１つを用いて形成されればよい。
【００８０】
また、第１実施形態において下層バリアメタル膜６と上層バリアメタル膜８との間に設けられる中層バリアメタル膜（第２のバリアメタル膜）７も、前述したＴｉＮ膜には限定されない。例えば、Ｔｉを主成分とする材料により中層バリアメタル膜７を形成する場合、Ｔｉの窒化物であるＴｉＮ膜に限らず、Ｔｉの酸化物であるＴｉ3Ｏ5 膜やＴｉの炭化物であるＴｉＣ膜を用いて中層バリアメタル膜７を形成しても構わない。すなわち、中層バリアメタル膜７は、所定の金属の窒化物、酸化物、および炭化物等のうち少なくとも１つを用いて形成されればよい。具体的には、中層バリアメタル膜７は、前述したＴｉＮ膜が有する各種の作用および効果と同様の作用および効果を有する材料を用いて形成されればよい。例えば、中層バリアメタル膜７は、少なくとも下層バリアメタル膜６が低比誘電率絶縁膜３に接触して成膜される際に、下層バリアメタル膜６に生じる酸化等の好ましくない化学変化の伝播を抑制可能な材料により形成されればよい。好ましくは、中層バリアメタル膜７は、低比誘電率絶縁膜３側から上層Ｃｕ配線１４側への水分の浸透や酸化等の好ましくない化学反応の伝播のみならず、その下地となる下層バリアメタル膜６の好ましくない表面状態の伝播を抑制したり、あるいは表面の凹凸を吸収したりすることができる材料を用いて形成されればよい。
【００８１】
また、第１実施形態において上層Ｃｕ配線１４の本体１２やＣｕヴィアプラグ１３に直接接触して設けられる第３のバリアメタル膜（上層バリアメタル膜）８も、前述したＴｉ膜には限定されない。上層バリアメタル膜８は、上層Ｃｕ配線１４を形成しているＣｕ膜１１等、配線やヴィアプラグとなる導電層（金属層）との密着性が高い材料を用いて形成されればよい。具体的には、II−Ａ族、IＶ−Ａ族、Ｖ−Ａ族、ＶI−Ａ族、ＶIII族、I−Ｂ族、III−Ｂ族、およびIＶ−Ｂ族のいずれかの族に属する金属元素のうち１種類の金属元素からなる金属単体、ならびにそれら各金属元素のうち少なくとも２種類の金属元素からなる合金のうちの少なくとも１つを用いて形成されればよい。より具体的には、上層バリアメタル膜８は、例えばチタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、銀（Ａｇ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）、シリコン（Ｓｉ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）等のうち１種類の金属元素からなる金属単体、ならびにそれら各金属元素のうち少なくとも２種類の金属元素からなる合金のうちの少なくとも１つを用いて形成されればよい。
【００８２】
第１実施形態において説明したように、上層バリアメタル膜８はその構造上、低比誘電率絶縁膜（ポーラスＩＬＤ）３に直接接触するおそれがない。このため、上層バリアメタル膜８では、低比誘電率絶縁膜３に直接接触して設けられる下層バリアメタル膜６とは異なり、下層バリアメタル膜６では用いることが実質的に不可能であるＴａやＮｂ等のＶ−Ａ族に属する金属元素を主成分として用いることができる。
【００８３】
また、前述したように、第２実施形態においては、下層バリアメタル膜が第１のバリアメタル膜２２となるとともに上層バリアメタル膜が第２のバリアメタル膜２３となる。したがって、第２実施形態における下層バリアメタル膜２２は、第１実施形態における下層バリアメタル膜６と同様の材料により形成されればよい。それとともに、第２実施形態における上層バリアメタル膜２３は、第１実施形態における上層バリアメタル膜８と同様の材料により形成されればよい。
【００８４】
また、第１実施形態においては、下層バリアメタル膜６、中層バリアメタル膜７、および上層バリアメタル膜８を、すべてＴｉを主成分とする膜により形成した。同様に、第２実施形態においては、下層バリアメタル膜２２および上層バリアメタル膜２３を、ともにＴｉを主成分とする膜により形成した。このように、バリアメタル膜９，２１を構成する膜の層数に拘らず、各膜６，７，８，２２，２３を全て同じ材料を主成分として成膜することにより、バリアメタル膜９，２１の成膜工程に掛かる手間やコストを低減することができる。ひいては、半導体装置１５，２４の生産効率を向上させることができるとともに、製造コストを低減することができる。ただし、バリアメタル膜９，２１を構成する各膜６，７，８，２２，２３を、必ずしも全て同じ材料を主成分として成膜する必要はない。例えば、第１実施形態において、下層バリアメタル膜６はＴｉ膜を用いて形成するとともに中層バリアメタル膜７はＴｉＮ膜を用いて形成し、かつ、上層バリアメタル膜８はＴａ膜を用いて形成しても構わない。同様に、第２実施形態において、下層バリアメタル膜２２はＴｉＮ膜を用いて形成するとともに上層バリアメタル膜２３はＴａ膜を用いて形成しても構わない。このように、バリアメタル膜９，２１を構成する各膜６，７，８，２２，２３は、前述した条件を満たす限り、各膜６，７，８，２２，２３ごとに適宜、適正な材料を用いて形成することができる。
【００８５】
さらに、第１および第２の各実施形態ともに、バリアメタル膜９，２１の層数は前述した３層または２層には限定されない。第１実施形態に係るバリアメタル膜９の層数は、前述した第１のバリアメタル膜６、第２のバリアメタル膜７、および第３のバリアメタル膜８の３つの膜さえ含んでいればよい。すなわち、第１実施形態に係るバリアメタル膜９の層数は、３層以上であれば、４層でも５層でも構わない。同様に、第２実施形態に係るバリアメタル膜２１の層数は、前述した第１のバリアメタル膜２２および第２のバリアメタル膜２３の２つの膜さえ含んでいればよい。すなわち、第２実施形態に係るバリアメタル膜２１の層数は、２層以上であれば、３層でも４層でも構わない。
【図面の簡単な説明】
【００８６】
【図１】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図２】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図３】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図４】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図５】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図６】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図７】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図８】第１実施形態に係る半導体装置の製造工程を示す工程断面図。
【図９】（ａ）は第１実施形態に対する第１の比較例としての背景技術に係る半導体装置のヴィアプラグ付近を拡大して示す断面図、（ｂ）は（ａ）に示すヴィアプラグ付近を示すＴＥＭ写真。
【図１０】第１実施形態に対する第２の比較例としての背景技術に係る半導体装置の製造工程を示す工程断面図。
【図１１】第１実施形態に対する第２の比較例としての背景技術に係る半導体装置の製造工程を示す工程断面図。
【図１２】（ａ）は図１１に示す第２の比較例としての半導体装置のヴィアプラグ付近を拡大して示す断面図、（ｂ）は（ａ）に示すヴィアプラグ付近を示すＴＥＭ写真。
【図１３】（ａ）および（ｂ）はそれぞれ第１実施形態に対する第３の比較例としての背景技術に係る半導体装置のヴィアプラグ付近を拡大して示す断面図。
【図１４】（ａ）は第１実施形態に係るヴィアホール付近を拡大して示すＴＥＭ写真、（ｂ）は第１実施形態に対する第３の比較例としての背景技術に係るヴィアホール付近を拡大して示すＴＥＭ写真。
【図１５】第１実施形態に係るＣｕ配線および第３の比較例としての背景技術に係るＣｕ配線のそれぞれのエレクトロマイグレーション耐性試験における配線寿命のＴＴＦ依存性をプロットして示す図。
【図１６】第１実施形態に対する第４の比較例としての背景技術に係る半導体装置の製造工程を示す工程断面図。
【図１７】第２実施形態に係る半導体装置を示す断面図。
【符号の説明】
【００８７】
１…半導体基板（シリコンウェーハ、基板）、２…層間絶縁膜、２ａ…第ｎ−１層目の層間絶縁膜、２ｂ…第ｎ−１層目の層間絶縁膜、３…ポーラスＩＬＤ（低比誘電率層間絶縁膜、低比誘電率絶縁膜、比誘電率が３以下である絶縁膜）、４…ＳｉＯ2 膜（通常の層間絶縁膜、通常の絶縁膜）、５…下層Ｃｕ配線（下層配線）、６…Ｔｉ膜（第１のバリアメタル膜、下層バリアメタル膜）、７…ＴｉＮ膜（第２のバリアメタル膜、中層バリアメタル膜）、８…Ｔｉ膜（第３のバリアメタル膜、上層バリアメタル膜）、９，２１…バリアメタル膜、１０…上層配線用凹部（凹部）、１０ａ…上層配線本体用凹部（凹部）、１０ｂ…ヴィアホール（ヴィアプラグ用凹部、プラグ用凹部、凹部）、１１…Ｃｕ膜、１１ａ…下層Ｃｕ膜（Ｃｕシード膜、Ｃｕシード層）、１１ｂ…上層Ｃｕ膜、１２…上層配線本体、１３…Ｃｕヴィアプラグ（プラグ）、１４…上層Ｃｕ配線（上層配線）、１５，２４…半導体装置、２２…ＴｉＮ膜（第１のバリアメタル膜、下層バリアメタル膜）、２３…Ｔｉ膜（第２のバリアメタル膜、上層バリアメタル膜）
【図１】
2007043018.tif 000004
【図２】
2007043018.tif 000005
【図３】
2007043018.tif 000006
【図４】
2007043018.tif 000007
【図５】
2007043018.tif 000008
【図６】
2007043018.tif 000009
【図７】
2007043018.tif 000010
【図８】
2007043018.tif 000011
【図９】
2007043018.tif 000012
【図１０】
2007043018.tif 000013
【図１１】
2007043018.tif 000014
【図１２】
2007043018.tif 000015
【図１３】
2007043018.tif 000016
【図１４】
2007043018.tif 000017
【図１５】
2007043018.tif 000018
【図１６】
2007043018.tif 000019
【図１７】
2007043018.tif 000020