(57)【要約】【課題】  低誘電率の絶縁材料を用いても、コンタクトホール内を再現性良く導電性プラグで埋め込むことが可能な半導体装置の製造方法を提供する【解決手段】  半導体基板の表面上に層間絶縁膜を形成する。層間絶縁膜の表面上に、層間絶縁膜とはエッチング耐性の異なる材料からなるエッチング停止層を形成する。エッチング停止層の表面上に、開口を有するレジスト膜を形成する。レジスト膜をマスクとし、レジスト膜の開口下のエッチング停止層をエッチングする。エッチング停止層のエッチング速度よりもレジスト膜及び層間絶縁膜のエッチング速度の方が速い条件で、レジスト膜及びレジスト膜の開口下の層間絶縁膜をエッチングし、層間絶縁膜を貫通するコンタクトホールを形成するとともにレジスト膜を除去する。コンタクトホール内を導電性プラグで埋め込む。層間絶縁膜の上に、導電性プラグに接続された配線を形成する。【選択図】  図４
2007281507.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の表面上に、該層間絶縁膜とはエッチング耐性の異なる材料からなるエッチング停止層を形成する工程と、
前記エッチング停止層の表面上に、開口を有するレジスト膜を形成する工程と、
前記レジスト膜をマスクとし、該レジスト膜の開口下の前記エッチング停止層をエッチングする工程と、
前記エッチング停止層のエッチング速度よりも前記レジスト膜及び前記層間絶縁膜のエッチング速度の方が速い条件で、前記レジスト膜及び該レジスト膜の前記開口下の前記層間絶縁膜をエッチングし、該層間絶縁膜を貫通するコンタクトホールを形成するとともに前記レジスト膜を除去する工程と、
前記コンタクトホール内を導電性プラグで埋め込む工程と、
前記層間絶縁膜の上に、前記導電性プラグに接続された配線を形成する工程とを有する半導体装置の製造方法。
【請求項２】
前記レジスト膜を除去した後、前記コンタクトホール内を前記導電性プラグで埋め込む前に、前記エッチング停止層を除去する工程を含む請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特にコンタクトホール内を埋め込む導電性プラグを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の導電性プラグの形成は、通常、下記の方法で行われていた。
【０００３】
まず、層間絶縁膜上に、開口を有するレジスト膜を形成する。このレジスト膜をマスクとして層間絶縁膜をエッチングし、コンタクトホールを形成する。その後、レジスト膜を除去する。レジスト膜の除去は、酸素プラズマ中でアッシングすることにより行う。
【０００４】
コンタクトホールの内面及びレジスト膜の表面上に、ＴｉＮ等からなる接着層を形成する。接着層の表面上にタングステン膜を堆積するとともに、コンタクトホール内をタングステンで埋め込む。タングステン膜と接着層とを化学機械研磨（ＣＭＰ）により除去し、コンタクトホール内にのみ接着層とタングステン膜を残す。このようにして、接着層とタングステン部分からなる導電性プラグが形成される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年、半導体集積回路装置の高速化を図るために、層間絶縁膜の材料として誘電率の小さな絶縁材料が注目されている。例えば、フッ素ドープの酸化シリコン（ＳｉＯＦ）、水素シルセスキオキサン（ＨＳＱ）等が注目されている。本願発明者は、このような低誘電率の絶縁材料を用い、従来の方法により導電性プラグを形成すると、再現性良くコンタクトホール内を埋め込むことが困難であることを見出した。
【０００６】
本発明の目的は、低誘電率の絶縁材料を用いても、コンタクトホール内を再現性良く導電性プラグで埋め込むことが可能な半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によると、半導体基板の表面上に層間絶縁膜を形成する工程と、前記層間絶縁膜の表面上に、該層間絶縁膜とはエッチング耐性の異なる材料からなるエッチング停止層を形成する工程と、前記エッチング停止層の表面上に、開口を有するレジスト膜を形成する工程と、前記レジスト膜をマスクとし、該レジスト膜の開口下の前記エッチング停止層をエッチングする工程と、前記エッチング停止層のエッチング速度よりも前記レジスト膜及び前記層間絶縁膜のエッチング速度の方が速い条件で、前記レジスト膜及び該レジスト膜の前記開口下の前記層間絶縁膜をエッチングし、該層間絶縁膜を貫通するコンタクトホールを形成するとともに前記レジスト膜を除去する工程と、前記コンタクトホール内を導電性プラグで埋め込む工程と、前記層間絶縁膜の上に、前記導電性プラグに接続された配線を形成する工程とを有する半導体装置の製造方法が提供される。
【０００８】
コンタクトホールの形成とレジスト膜の除去とを同時に行う。レジスト膜を酸素プラズマでアッシングしないため、コンタクトホールの内周面に露出した層間絶縁膜の変質を防止できる。このため、コンタクトホール内を導電性プラグで再現性良く埋め込むことができる。
【発明の効果】
【０００９】
以上説明したように、本発明によれば、層間絶縁膜が、レジスト膜のアッシング時の酸素プラズマに晒されない。このため、層間絶縁膜の変質を防止することができ、この層間絶縁膜に形成したコンタクトホール内を導電性プラグで再現性良く埋め込むことができる。
【発明を実施するための最良の形態】
【００１０】
【００１１】
本発明の実施例を説明する前に、低誘電率の絶縁材料を用いた場合に、再現性良く導電性プラグを形成することができない原因について説明する。本願発明者の行った実験によると、層間絶縁膜としてＳｉＯＦやＨＳＱを用いると、コンタクトホール内面にＴｉＮからなる接着層を形成する時やコンタクトホール内をタングステンで埋め込む時に、これらの膜が異常成長することがわかった。レジスト膜のアッシング時に層間絶縁膜が酸素プラズマに晒されることにより、変質しまたは吸湿し易くなっているためと考えられる。以下に説明する実施例においては、層間絶縁膜が酸素プラズマに晒されることを防止することができる。
【００１２】
図１及び図２を参照して、本発明の第１の参考例による半導体装置の製造方法について説明する。図１及び図２の各図は、コンタクトホール部分の断面図である。
【００１３】
図１（Ａ）に示すように、シリコン基板１の表面上にフィールド酸化膜２が形成され、フィールド酸化膜２によって活性領域が画定されている。この活性領域内の基板表面層に、不純物拡散領域３が形成されている。不純物拡散領域３は、例えばＭＩＳＦＥＴのソース領域またはドレイン領域である。
【００１４】
フィールド酸化膜２及び不純物拡散領域３の表面上に、ＳｉＯ2膜４Ａ、ＳｉＯＦ膜４Ｂ、及びＳｉＯ2膜４Ｃがこの順番に積層され、これら３層からなる層間絶縁膜４が形成されている。ＳｉＯ2膜４Ａ及び４Ｃは、例えば原料ガスとしてＳｉＨ4とＯ2を用い、プラズマ励起型化学気相成長（ＣＶＤ）により形成される。ＳｉＯＦ膜４Ｂは、例えば誘導結合型プラズマＣＶＤ装置による高密度プラズマを用い、原料ガスとしてＳｉＦ4とＳｉＨ4とＯ2を用いて形成される。
【００１５】
図１（Ｂ）に示すように、層間絶縁膜４の上に、フォトレジスト膜５を形成する。レジスト膜５の、不純物拡散領域３に対応する位置に、開口６を形成する。レジスト膜５をマスクとし、層間絶縁膜４をエッチングする。層間絶縁膜４のエッチングは、例えばＣＨＦ3、ＣＦ4、Ａｒ及びＮ2の混合ガスを用いた反応性イオンエッチング（ＲＩＥ）により行う。エッチング条件は、圧力５００ｍＴｏｒｒ、印加ＲＦ電力８００Ｗ、ＣＨＦ3ガス流量１３ｓｃｃｍ、ＣＦ4ガス流量２０ｓｃｃｍ、Ａｒガス流量４２６ｓｃｃｍ、Ｎ2ガス流量１０ｓｃｃｍである。開口６に対応する位置にコンタクトホール７が形成され、その底面に不純物拡散領域３が露出する。
【００１６】
コンタクトホール７を形成した後、温度１８０〜２５０℃で熱処理を行うことにより、レジスト膜５を焼結する。
【００１７】
図１（Ｂ）は、レジスト膜５を焼結した後の状態を示す。焼結されることによりレジスト膜５が変形するが、既にコンタクトホール７を形成した後であるため、コンタクトホール７の形状に影響を及ぼすことはない。
【００１８】
図１（Ｃ）に示すように、コンタクトホール７及び開口６の内面、及びレジスト膜５の表面を覆うように、ＴｉＮからなる接着層１０を形成する。接着層１０の形成は、例えばＴｉターゲット及びＡｒとＮ2との混合ガスを用いた反応性スパッタリングにより行う。接着層１０の表面上に、タングステン（Ｗ）膜１１を形成する。Ｗ膜１１は、コンタクトホール７及び開口６内を埋め込む。Ｗ膜１１の形成は、ＷＦ6を用い、基板温度４００〜４６０℃の条件で、ＣＶＤにより行う。接着層１０は、Ｗ膜１１の剥離を防止する。
【００１９】
図２（Ａ）までの工程について説明する。コンタクトホール７内にのみ接着層１０とＷ膜１１が残るように、層間絶縁膜４の上のＷ膜１１、接着層１０、及びレジスト膜５をＣＭＰにより除去する。レジスト膜５が焼結されて固くなっているため、研磨布の目詰まりを起こすことなく研磨を行うことができる。コンタクトホール７の内部に、接着層１０とＷ膜１１からなる導電性プラグ１５が残る。
【００２０】
層間絶縁膜４の上に、導電性プラグ１５に接続された配線１６を形成する。配線１６は、下層から順番にＴｉＮ層、Ｃｕ含有Ａｌ層、Ｔｉ層、及びＴｉＮ層を積層した後、この積層構造をパターニングすることにより形成される。最も下のＴｉＮ層はバリアメタル層であり、最も上のＴｉＮ層は反射防止膜である。Ｔｉ層は、Ｃｕ含有Ａｌ層とＴｉＮ層との接触抵抗を低減する。
【００２１】
図２（Ｂ）に示すように、層間絶縁膜４の上に、配線１６と同時に他の配線１７を形成する。配線１６及び１７を覆うように、層間絶縁膜４の上に層間絶縁膜２０を形成する。層間絶縁膜２０は、層間絶縁膜４と同様に、ＳｉＯ2膜２０Ａ、ＳｉＯＦ膜２０Ｂ、及びＳｉＯ2膜２０Ｃの３層構造を有する。
【００２２】
層間絶縁膜２０に、配線１７の上面の一部を露出させるコンタクトホール２１を形成する。コンタクトホール２１内を導電性プラグ２２で埋め込む。層間絶縁膜２０の上に、導電性プラグ２２に接続された配線２３を形成する。コンタクトホール２１、導電性プラグ２２、及び配線２３の形成は、それぞれコンタクトホール７、導電性プラグ１５、及び配線１６の形成と同様の方法で行われる。
【００２３】
上記第１の参考例では、図１（Ｂ）においてコンタクトホール７が形成された後、レジスト膜５をアッシング除去することなく、接着層１０を形成する。このため、コンタクトホール７の内面が、レジスト膜のアッシング雰囲気に晒されない。これにより、コンタクトホール７の内面を画定するＳｉＯＦ膜４Ｂの変質を防止することができる。ＳｉＯＦ膜４Ｂの変質防止により、接着層１０及びＷ膜１１の異常成長を防止することができ、再現性良くコンタクトホール７内を導電性プラグ１５で埋め込むことができる。同様に、コンタクトホール２１内を、再現性良く導電性プラグ２２で埋め込むことができる。
【００２４】
上記第１の参考例では、図１（Ｂ）の工程においてコンタクトホール７を形成した後、レジスト膜５を焼結させたが、焼結の代わりに、紫外線照射によるキュアまたは真空中でのキュア等を行ってもよい。紫外線キュアまたは真空キュアによっても、レジスト膜５を固くすることができ、ＣＭＰ時の研磨布の目詰まりを防止することができる。なお、接着層１０及びＷ膜１１の成長温度が、レジスト膜５を焼結させるのに十分高い温度である場合には、接着層１０の成膜前にレジスト膜５の焼結を行わなくてもよい。また、ＣＭＰ時の研磨布及びスラリ−等を適切に選択すれば、レジスト膜５の焼結を行わない場合であっても、研磨布の目詰まりを生じさせることなくＣＭＰを行うことができる。
【００２５】
上記第１の参考例では、層間絶縁膜４の中層をＳｉＯＦ膜４Ｂで形成する場合を説明した。ＳｉＯＦ膜４Ｂの代わりに、他の低誘電率材料、例えばＨＳＱを使用する場合にも、第１の参考例の場合と同様の効果が得られるであろう。
【００２６】
また、上記第１の参考例では、層間絶縁膜４を、ＳｉＯ2膜４Ａ、ＳｉＯＦ膜４Ｂ及びＳｉＯ2膜４Ｃの３層構造とした場合について説明したが、層間絶縁膜４をＳｉＯＦ膜のみで構成してもよい。この場合、レジスト膜を除去した後の図２（Ａ）に示す状態のとき、ＳｉＯＦ膜の上面が露出する。しかし、既にコンタクトホール７内が導電性プラグ１５で埋め込まれているため、ＳｉＯＦ膜の露出は、コンタクトホール７内の埋め込みの再現性低下の要因にはならない。
【００２７】
次に、図３を参照して、第２の参考例による半導体装置の製造方法について説明する。
【００２８】
図３（Ａ）の状態までの工程について説明する。第１の参考例の図１（Ｂ）に示す状態までと同様の工程を経て、コンタクトホール７を形成する。開口６とコンタクトホール７の内面、及びレジスト膜５の表面を覆うように、ＳｉＯ2からなる被覆膜２５を形成する。被覆膜２５の形成は、例えば、ＳｉＨ4とＯ2を用いたプラズマ励起型ＣＶＤにより、基板温度が室温から４００℃の範囲となる条件で行う。
【００２９】
図３（Ｂ）に示すように、被覆膜２５を異方性エッチングし、コンタクトホール７及び開口６の内周面上にのみ被覆膜２５を残す。Ａｒイオンを用いたミリングにより、コンタクトホール７の底面に露出している不純物拡散領域３の表面を薄く削る。その後、第１の参考例の図１（Ｃ）から図２（Ｂ）までの工程と同様の工程を経て、導電性プラグ１５及び配線１６を形成する。
【００３０】
図３（Ｃ）は、配線１６を形成した後の状態を示す。コンタクトホール７の内周面と導電性プラグ１５との間に、被覆膜２５の一部が残っている。その他の構成は、図２（Ａ）に示す第１の参考例の場合と同様である。
【００３１】
第２の参考例では、図３（Ｂ）に示す工程で、開口６の内周面を被覆膜２５で覆い、レジスト膜５からの脱ガスを抑制しつつ不純物拡散領域３の表面を削っている。これにより、導電性プラグ１５と不純物拡散領域３との接触抵抗を低減することができる。
【００３２】
次に、図４を参照して、本願の実施例について説明する。実施例では、下層配線と上層配線との接続を行う導電性プラグの形成を例にとって説明するが、図２（Ｂ）に示す導電性プラグ１５と同様に、シリコン基板表面の不純物拡散領域とその上の配線とを接続する導電性プラグの形成にも適用可能である。
【００３３】
図４（Ａ）に示すように、層間絶縁膜３０の上に下層配線３１が形成されている。下層配線３１は、ＴｉＮ膜、Ｃｕ含有Ａｌ膜、Ｔｉ膜、及びＴｉＮ膜からなる４層構造を有する。下層配線３１を覆うように、層間絶縁膜３０の上に層間絶縁膜３２を形成する。層間絶縁膜３２は、例えばＳｉＯＦ、ＨＳＱ等の低誘電率絶縁材料により形成される。
【００３４】
層間絶縁膜３２の上に、ＳｉＮからなるエッチング停止層３３を形成する。エッチング停止層３３は、例えばプラズマ励起型ＣＶＤにより形成される。エッチング停止層３３の上に、フォトレジスト膜３４を形成する。レジスト膜３４に、開口３５を形成する。開口３５は、下層は緯線３１の上方に位置する。
【００３５】
レジスト膜３４をマスクとしてエッチング停止層３３をエッチングし、開口３６を形成する。
【００３６】
図４（Ｂ）に示すように、レジスト膜３４及び層間絶縁膜３２を、ＣＨＦ3、ＣＦ4、Ａｒ、及びＮ2を用いたＲＩＥによりエッチングする。エッチング条件は、例えば圧力１０００ｍＴｏｒｒ、印加ＲＦ電力９００Ｗ、ＣＨＦ3ガス流量１３ｓｃｃｍ、ＣＦ4ガス流量２０ｓｃｃｍ、Ａｒガス流量４２６ｓｃｃｍ、及びＮ2ガス流量１０ｓｃｃｍである。この条件では、レジスト膜に対するＳｉＯＦ膜のエッチング速度の比が約２〜３である。
【００３７】
このようにエッチング選択比が小さいため、レジスト膜３４と層間絶縁膜３２とを、同時にエッチングすることができる。なお、このエッチング条件では、ＳｉＮ膜はほとんどエッチングされないため、エッチング停止層３３が層間絶縁膜３２のエッチングマスクとして働く。従って、開口３６に対応してコンタクトホール３７が形成される。
【００３８】
図４（Ｃ）に示すように、コンタクトホール３７内に導電性プラグ３８を埋め込む。導電性プラグ３８の形成は、第１の参考例の図１（Ｃ）及び図２（Ａ）の工程で行った導電性プラグ１５の形成と同様の方法で行う。
【００３９】
エッチング停止層３３の上に、導電性プラグ３８に接続された上層配線３９を形成する。上層配線３９の形成は、第１の参考例の図２（Ａ）に示す配線１６の形成と同様の方法で行う。
【００４０】
実施例では、図４（Ａ）の状態の後、レジスト膜３４をアッシングにより除去するのではなく、層間絶縁膜３２のエッチングと同時に除去している。このため、層間絶縁膜３２が、アッシング時の酸素プラズマに晒されることがない。コンタクトホール３７の内周面に露出した層間絶縁膜３２の変質が防止され、コンタクトホール３７内を再現性良く導電性プラグ３８で埋め込むことができる。また、コンタクトホール３７の形成とレジスト膜３４の除去を同時に行うため、工程数を削減することができ、生産コストの低減を図ることが可能になる。
【００４１】
上記実施例では、エッチング停止層３３をＳｉＮで形成した場合を説明したが、層間絶縁膜３２とエッチング耐性の異なる他の材料で形成してもよい。例えばＳｉＯＮ等で形成してもよい。図４（Ｂ）に示すコンタクトホール３７を形成した後、導電性プラグ３８の形成前に、Ａｒイオンを用いたミリングを行ってもよい。このミリングにより、コンタクトホール３７の底面に露出した下層配線３１の表面が薄く削られ、下層配線３１と導電性プラグ３８との接触抵抗を低減することができる。さらに、このミリングによりエッチング停止層３３を除去してもよい。エッチング停止層３３を除去することにより、配線間の寄生容量を低減することができる。
【００４２】
上記参考例及び実施例では、層間絶縁膜としてＳｉＯＦ、またはＨＳＱを用いた場合を説明したが、その他の有機系、無機系のスピンオングラス（ＳＯＧ）材料を用いる場合にも、同様の効果が期待できる。また、フルオロカーボン、フッ素アモルファスカーボン、フッ素樹脂を用いる場合にも効果が期待できる。
【００４３】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【図面の簡単な説明】
【００４４】
【図１】第１の参考例よる半導体装置の製造方法を説明するための導電性プラグ部分の断面図（その１）である。
【図２】第１の参考例による半導体装置の製造方法を説明するための導電性プラグ部分の断面図（その２）である。
【図３】第２の参考例による半導体装置の製造方法を説明するための導電性プラグ部分の断面図である。
【図４】実施例による半導体装置の製造方法を説明するための導電性プラグ部分の断面図である。
【符号の説明】
【００４５】
１  シリコン基板
２  フィールド酸化膜
３  不純物拡散領域
４、２０、３０、３２  層間絶縁膜
５、３４  レジスト膜
６、３５、３６  開口
７、２１、３７  コンタクトホール
１０  接着層
１１  Ｗ膜
１５、２２、３８  導電性プラグ
１６、２３  配線
２５  被覆膜
３１  下層配線
３３  エッチング停止層
３９  上層配線
【図１】
2007281507.tif 000003
【図２】
2007281507.tif 000004
【図３】
2007281507.tif 000005
【図４】
2007281507.tif 000006