(57)【要約】【課題】暗電流の発生を抑制することが可能な固体撮像装置を提供する。【解決手段】この固体撮像装置は、ｎ型シリコン基板２の主表面に形成され、電荷の転送チャネルを含むｎ型不純物領域４と、ｎ型不純物領域４に対応するｎ型シリコン基板２の主表面上に電荷の転送方向に沿って所定の間隔を隔てて設けられた、電荷を転送するための２つの転送ゲート電極８ａおよび８ｂと、２つの転送ゲート電極８ａおよび８ｂ間のｎ型シリコン基板２の主表面上に突出するように設けられたｐ型高濃度不純物層５とを含む画素１を備えている。また、２つの転送ゲート電極８ａおよび８ｂとｐ型高濃度不純物層５とは、ＳｉＯ２膜６およびＳｉＮ膜７を介して互いにオーバーラップするように配置されている。【選択図】図１
2007043053.tif 000002
【特許請求の範囲】
【請求項１】
基板の主表面に形成され、電荷の転送チャネルを含む第１導電型の第１不純物領域と、前記第１不純物領域に対応する前記基板の主表面上に前記電荷の転送方向に沿って所定の間隔を隔てて設けられた、前記電荷を転送するための２つの転送ゲート電極と、前記２つの転送ゲート電極間の前記基板の主表面上に突出するように設けられた第２導電型の第２不純物領域とを含む画素を備え、
前記２つの転送ゲート電極の少なくとも一方と前記第２不純物領域とは、絶縁膜を介して互いにオーバーラップするように配置されている、固体撮像装置。
【請求項２】
前記第２不純物領域の前記転送ゲート電極とオーバーラップする部分は、前記第２不純物領域の前記転送ゲート電極とオーバーラップしていない部分の厚みよりも小さい厚みを有する、請求項１に記載の固体撮像装置。
【請求項３】
前記第２不純物領域の前記転送ゲート電極とオーバーラップする部分の上面は、前記第２不純物領域の前記転送ゲート電極とオーバーラップしていない部分の上面よりも低い高さ位置に形成されている、請求項２に記載の固体撮像装置。
【請求項４】
前記転送ゲート電極の前記第２不純物領域とオーバーラップする部分は、前記転送ゲート電極の前記第２不純物領域とオーバーラップしていない部分の厚みよりも小さい厚みを有する、請求項１〜３のいずれか１項に記載の固体撮像装置。
【請求項５】
前記第２不純物領域の前記転送ゲート電極とオーバーラップする部分の上面と、前記転送ゲート電極の前記第２不純物領域とオーバーラップする部分の下面とは、互いに対向するように配置されており、
前記第２不純物領域の前記転送ゲート電極とオーバーラップする部分の上面、および、前記転送ゲート電極の前記第２不純物領域とオーバーラップする部分の下面の少なくとも一方は、傾斜した形状に形成されている、請求項２に記載の固体撮像装置。
【請求項６】
前記第２不純物領域下の前記基板の主表面には、第２導電型の第３不純物領域が形成されている、請求項１〜５のいずれか１項に記載の固体撮像装置。
【請求項７】
前記第２不純物領域は、前記第２不純物領域下の前記第１不純物領域に位置する前記転送チャネルと前記転送ゲート電極下の前記第１不純物領域に位置する前記転送チャネルとが平坦化されるように、前記基板の主表面上に突出するように形成されている、請求項１〜６のいずれか１項に記載の固体撮像装置。
【請求項８】
前記第２不純物領域は、前記画素内の前記転送ゲート電極間に、前記基板の主表面上に突出するように設けられた第４不純物領域を少なくとも含む、請求項１〜７のいずれか１項に記載の固体撮像装置。
【請求項９】
前記第２不純物領域は、前記第４不純物領域に加えて、隣接する画素の前記転送ゲート間に、前記基板の主表面上に突出するように設けられた第５不純物領域をさらに含む、請求項８に記載の固体撮像装置。
【請求項１０】
前記第４不純物領域の突出した部分は、前記第５不純物領域の突出した部分よりも大きい厚みを有している、請求項９に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置に関し、特に、電荷を転送するための複数の転送ゲート電極を備えた固体撮像装置に関する。
【背景技術】
【０００２】
従来、電荷を転送するための複数の転送ゲート電極を備えた固体撮像装置が知られている（たとえば、非特許文献１参照）。
【０００３】
上記非特許文献１に開示された従来の一例による固体撮像装置では、基板上にゲート絶縁膜を介して複数の転送ゲート電極が所定の間隔を隔てて設けられている。また、この非特許文献１に開示された従来の固体撮像装置では、撮像時に全ての転送ゲート電極に負電圧を印加することにより、転送ゲート電極下に位置する基板とゲート絶縁膜との界面にホール（正孔）を誘起することによって、基板とゲート絶縁膜との界面に形成される界面準位を介して意図しない電荷（電子）が伝導帯に励起されるのを抑制している。これにより、暗電流の発生を抑制している。
【０００４】
【非特許文献１】“Ａｎ  Ｓ−ＶＨＳ  Ｃｏｍｐａｔｉｂｌｅ  １／３  Ｃｏｌｏｒ  ＦＴ−ＣＣＤ  Ｉｍａｇｅｒ  ｗｉｔｈ  Ｌｏｗ  Ｄａｒｋ  Ｃｕｒｒｅｎｔ  ｂｙ  Ｓｕｒｆａｃｅ  Ｐｉｎｎｉｎｇ”ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥＳ，ＶＯＬ．４２，ＮＯ．８．ＡＵＧＵＳＴ  １９９５
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記非特許文献１に開示された固体撮像装置では、複数の転送ゲート電極が所定の間隔を隔てて形成されているため、隣接する転送ゲート電極間に位置する転送ゲート電極が形成されていない部分では、転送ゲート電極の負電圧の影響が及びにくい。このため、隣接する転送ゲート電極間に位置する基板とゲート絶縁膜との界面にホールを誘起するのが困難であるという不都合がある。これにより、隣接する転送ゲート電極間に位置する基板とゲート絶縁膜との界面に形成される界面準位を介して意図しない電荷が伝導帯へ励起されるので、暗電流が発生するという問題点がある。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、暗電流の発生を抑制することが可能な固体撮像装置を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
上記目的を達成するために、この発明の一の局面における固体撮像装置は、基板の主表面に形成され、電荷の転送チャネルを含む第１導電型の第１不純物領域と、第１不純物領域に対応する基板の主表面上に電荷の転送方向に沿って所定の間隔を隔てて設けられた、電荷を転送するための２つの転送ゲート電極と、２つの転送ゲート電極間の基板の主表面上に突出するように設けられた第２導電型の第２不純物領域とを含む画素を備えている。また、２つの転送ゲート電極の少なくとも一方と第２不純物領域とは、絶縁膜を介して互いにオーバーラップするように配置されている。なお、本願発明において、「オーバーラップする」とは、基板の主表面に対して垂直な方向においてオーバーラップするという意味である。
【０００８】
この一の局面による固体撮像装置では、上記のように、２つの転送ゲート電極の少なくとも一方と第２導電型の第２不純物領域とが互いにオーバーラップするように配置することによって、第２不純物領域中に存在するホール（正孔）と転送ゲート電極に負電圧を印加することにより誘起されるホール（正孔）とによって、転送ゲート電極と第２不純物領域とがオーバーラップする領域に位置する基板の主表面、および、第２不純物領域と絶縁膜との界面にホール（正孔）を充満させることができる。これにより、その充満させたホールによって、転送ゲート電極と第２不純物領域とがオーバーラップする領域に位置する基板の主表面および第２不純物領域と絶縁膜との界面に形成される準位を消滅させることができる。このため、転送ゲート電極と第２不純物領域とをオーバーラップしないように所定の間隔を隔てて設ける場合と異なり、隣接する転送ゲート電極と第２不純物領域との間に位置する基板と絶縁膜との界面に形成される界面準位を介して意図しない電荷（電子）が伝導帯へ励起されるのを抑制することができる。その結果、その伝導帯へ励起される意図しない電荷（電子）に起因して発生する暗電流を抑制することができる。
【０００９】
上記一の局面による固体撮像装置において、好ましくは、第２不純物領域の転送ゲート電極とオーバーラップする部分は、第２不純物領域の転送ゲート電極とオーバーラップしていない部分の厚みよりも小さい厚みを有する。このように構成すれば、転送ゲート電極と第２不純物領域とを互いにオーバーラップするように配置した場合にも、固体撮像装置の高さ方向の寸法が増大するのを抑制することができる。
【００１０】
この場合において、好ましくは、第２不純物領域の転送ゲート電極とオーバーラップする部分の上面は、第２不純物領域の転送ゲート電極とオーバーラップしていない部分の上面よりも低い高さ位置に形成されている。このように構成すれば、容易に、第２不純物領域の転送ゲート電極とオーバーラップする部分が第２不純物領域の転送ゲート電極とオーバーラップしていない部分の厚みよりも小さい厚みを有するように構成することができる。
【００１１】
上記一の局面による固体撮像装置において、好ましくは、転送ゲート電極の第２不純物領域とオーバーラップする部分は、転送ゲート電極の第２不純物領域とオーバーラップしていない部分の厚みよりも小さい厚みを有する。このように構成すれば、転送ゲート電極と第２不純物領域とが互いにオーバーラップするように配置しても、固体撮像装置の高さ方向の寸法が増大するのを抑制することができる。
【００１２】
上記第２不純物領域の転送ゲート電極とオーバーラップする部分が、第２不純物領域の転送ゲート電極とオーバーラップしていない部分の厚みよりも小さい厚みを有する構成において、好ましくは、第２不純物領域の転送ゲート電極とオーバーラップする部分の上面と、転送ゲート電極の第２不純物領域とオーバーラップする部分の下面とは、互いに対向するように配置されており、第２不純物領域の転送ゲート電極とオーバーラップする部分の上面、および、転送ゲート電極の第２不純物領域とオーバーラップする部分の下面の少なくとも一方は、傾斜した形状に形成されている。このように構成すれば、第２不純物領域の転送ゲート電極とオーバーラップする部分の上面を、第２不純物領域の転送ゲート電極とオーバーラップする部分の厚みがオーバーラップする側に向かって小さくなる方向に傾斜した形状に形成する場合には、容易に、第２不純物領域の転送ゲート電極とオーバーラップする部分が、第２不純物領域の転送ゲート電極とオーバーラップしていない部分の厚みよりも小さい厚みを有するように構成することができる。また、転送ゲート電極の第２不純物領域とオーバーラップする部分の下面を、転送ゲート電極の第２不純物領域とオーバーラップする部分の厚みがオーバーラップする側に向かって小さくなる方向に傾斜した形状に形成する場合には、転送ゲート電極の第２不純物領域とオーバーラップする部分が転送ゲート電極の第２不純物領域とオーバーラップしていない部分の厚みよりも小さい厚みを有するように構成することができる。
【００１３】
上記一の局面による固体撮像装置において、好ましくは、第２不純物領域下の基板の主表面には、第２導電型の第３不純物領域が形成されている。このように構成すれば、基板の主表面に設けた第３不純物領域中に存在するホールにより、基板の主表面上に形成された第２不純物領域と基板との界面にホールを充満させることができる。これにより、その充満させたホールによって、基板の主表面上に形成された第２不純物領域と基板との界面に形成される界面準位を消滅させることができるので、暗電流をより抑制することができる。
【００１４】
上記一の局面による固体撮像装置において、好ましくは、第２不純物領域は、第２不純物領域下の第１不純物領域に位置する転送チャネルと転送ゲート電極下の第１不純物領域に位置する転送チャネルとが平坦化されるように、基板の主表面上に突出するように形成されている。このように構成すれば、電荷の転送チャネルが蛇行しないので、電荷の転送効率を向上させることができる。
【００１５】
上記一の局面による固体撮像装置において、好ましくは、第２不純物領域は、画素内の転送ゲート電極間に、基板の主表面上に突出するように設けられた第４不純物領域を少なくとも含む。このように構成すれば、画素内の転送電極間に位置する第４不純物領域中に存在するホール（正孔）と画素内の転送ゲート電極に負電圧を印加することにより誘起されるホール（正孔）とによって、画素内の転送ゲート電極と画素内の転送電極間に位置する第４不純物領域とがオーバーラップする領域に位置する基板の主表面、および、第４不純物領域と絶縁膜との界面にホール（正孔）を充満させることができる。これにより、その充満されたホールによって、画素内の転送ゲート電極と画素内の転送電極間に位置する第４不純物領域とがオーバーラップする領域に位置する基板の主表面に形成される準位および第４不純物領域と絶縁膜との界面に形成される準位を消滅させることができる。このため、画素内の転送ゲート電極と画素内の転送電極間に位置する第４不純物領域とがオーバーラップする領域に位置する基板の主表面および第４不純物領域と絶縁膜との界面に形成される界面準位を介して意図しない電荷（電子）が伝導帯へ励起されるのを抑制することができるので、その伝導帯へ励起される意図しない電荷（電子）に起因して画素内に暗電流が発生するのを抑制することができる。また、画素内の転送ゲート電極間に位置する第４不純物領域を、基板の主表面上に突出するように構成すれば、第４不純物領域下の第１不純物領域に位置する転送チャネルと転送ゲート電極下の第１不純物領域に位置する転送チャネルとを平坦化することができるので、電荷の転送チャネルが蛇行しないように構成することができる。その結果、電荷の転送効率を向上させることができる。
【００１６】
この場合において、好ましくは、第２不純物領域は、第４不純物領域に加えて、隣接する画素の転送ゲート電極間に、基板の主表面上に突出するように設けられた第５不純物領域をさらに含む。このように構成すれば、隣接する画素間に位置する第５不純物領域中に存在するホール（正孔）と、隣接する画素の転送ゲート電極に負電圧を印加することにより誘起されるホール（正孔）とによって、隣接する画素の転送ゲート電極と第５不純物領域とがオーバーラップする領域に位置する基板の主表面、および、第５不純物領域と絶縁膜との界面にホール（正孔）を充満させることができる。これにより、その充満されたホールによって、隣接する画素の転送ゲート電極と、第５不純物領域とがオーバーラップする領域に位置する基板の主表面、および、第５不純物領域と絶縁膜との界面に形成される準位を消滅させることができる。このため、その準位を介して意図しない電荷（電子）が伝導帯へ励起されるのを抑制することができるので、その伝導帯へ励起される意図しない電荷（電子）に起因して画素間に暗電流が発生するのを抑制することができる。また、第４不純物領域および第５不純物領域を、基板の主表面上に突出するように構成すれば、第４不純物領域下の第１不純物領域に位置する転送チャネルと、画素内の転送ゲート電極下の第１不純物領域に位置する転送チャネルとを平坦化することができるとともに、第５不純物領域下の第１不純物領域に位置する転送チャネルと、隣接する画素の転送ゲート電極下の第１不純物領域に位置する転送チャネルとを平坦化することができる。このため、画素内および画素間の電荷の転送チャネルが蛇行しないように構成することができるので、画素内および画素間の電荷の転送効率を向上させることができる。
【００１７】
上記第４不純物領域と第５不純物領域とを含む構成において、第４不純物領域の突出した部分は、第５不純物領域の突出した部分よりも大きい厚みを有していてもよい。
【００１８】
なお、上記第４不純物領域と第５不純物領域とを含む構成において、第４不純物領域の突出した部分と第５不純物領域の突出した部分とは、実質的に同じ厚みを有するように構成してもよい。このように構成すれば、第４不純物領域の突出した部分の高さと、第５不純物領域の突出した部分の高さとを、実質的に同じ高さにすることができるので、第４不純物領域と第５不純物領域とを同じプロセスで形成することができる。これにより、第４不純物領域の突出した部分の高さと第５不純物領域の突出した部分の高さとが異なる高さである場合に比べて、製造プロセスを簡略化することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を図面に基づいて説明する。
【００２０】
（第１実施形態）
図１は、本発明の第１実施形態による固体撮像装置の構造を説明するための断面図である。図２は、図１に示した第１実施形態による固体撮像装置の領域Ａを拡大して示した断面図である。まず、図１および図２を参照して、本発明の第１実施形態による固体撮像装置の構造について説明する。
【００２１】
この第１実施形態による固体撮像装置では、図１に示すように、複数の画素１が所定の間隔を隔てて隣接して配置されている。また、第１実施形態による固体撮像装置は、ｎ型シリコン基板２を備えている。なお、このｎ型シリコン基板２は、本発明の「基板」の一例である。ｎ型シリコン基板２の上面から所定の深さの領域には、ｐ型ウェル領域３が形成されている。また、ｐ型ウェル領域３の表面には、ｎ型不純物領域４が形成されている。なお、このｎ型不純物領域４は、本発明の「第１不純物領域」の一例である。ｎ型不純物領域４には、光電変換により生成された電荷が転送される転送チャネルが形成される。
【００２２】
また、第１実施形態では、図１に示すように、ｎ型シリコン基板２のｎ型不純物領域４の表面上に、約１０１８ｃｍ−３の不純物濃度を有するシリコン層からなるｐ型高濃度不純物層５が約６０ｎｍ〜約１００ｎｍ突出するように形成されている。これにより、第１実施形態では、ｐ型高濃度不純物層５がｎ型シリコン基板２の表面下に形成される場合と異なり、ｐ型高濃度不純物層５下のｎ型不純物領域４に位置する転送チャネルとｐ型高濃度不純物層５の両側に配置された後述する転送ゲート電極８ａおよび８ｂ下のｎ型不純物領域４に位置する転送チャネルとが平坦化されている。なお、ｐ型高濃度不純物層５は、本発明の「第２不純物領域」の一例である。また、ｐ型高濃度不純物層５を構成するシリコン層は、ｎ型シリコン基板２の表面上にエピタキシャル成長させたシリコン層である。また、ｐ型高濃度不純物層５下のｎ型不純物領域４では、ポテンシャルが実質的に所定の値に固定されている。
【００２３】
また、ｎ型シリコン基板２の表面上およびｐ型高濃度不純物層５の表面および側面上を覆うように、約１５ｎｍ〜約２５ｎｍの厚みを有するＳｉＯ２膜６が形成されている。また、後述する転送ゲート電極８ａおよび８ｂ下のＳｉＯ２膜６上およびｐ型高濃度不純物層５の側面上に位置するＳｉＯ２膜６上には、約２０ｎｍ〜約３０ｎｍの厚みを有するＳｉＮ膜７が形成されている。なお、ＳｉＯ２膜６およびＳｉＮ膜７は、本発明の「絶縁膜」の一例である。また、ｐ型高濃度不純物層５の両側に位置するＳｉＮ膜７上には、それぞれ、転送チャネル内の電荷を転送するための転送ゲート電極８ａおよび８ｂが形成されている。この２つの転送ゲート電極８ａおよび８ｂは、それぞれ、約５０ｎｍ〜約６５ｎｍの厚みと約４００ｎｍ〜約７２０ｎｍの幅とを有するポリシリコン層によって形成されている。また、転送ゲート電極８ａおよび８ｂは、１つの画素１内に電荷の転送方向に沿って約４６０ｎｍ〜約７８０ｎｍの間隔を隔てて設けられている。そして、この転送ゲート電極８ａおよび８ｂ間の領域に、ｐ型高濃度不純物層５が転送ゲート電極８ａおよび８ｂとの間に約２０ｎｍ〜約３０ｎｍの間隔を隔てて配置されている。
【００２４】
また、第１実施形態では、図１に示すように、転送ゲート電極８ａおよび８ｂとｐ型高濃度不純物層５とは、ＳｉＯ２膜６およびＳｉＮ膜７を介して互いにｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップするように配置されている。この転送ゲート８ａおよび８ｂとｐ型高濃度不純物層５とのオーバーラップ量Ｗ１（図２参照）は、約３０ｎｍ〜約８０ｎｍに設定されている。また、ｐ型高濃度不純物層５の転送ゲート電極８ａおよび８ｂとオーバーラップする部分の上面は、ｐ型高濃度不純物層５の転送ゲート電極８ａおよび８ｂとオーバーラップしていない部分の上面よりも低い高さ位置に形成されている。これにより、ｐ型高濃度不純物層５の転送ゲート電極８ａおよび８ｂとオーバーラップする部分の厚み（約２０ｎｍ〜約８０ｎｍ）は、ｐ型高濃度不純物層５の転送ゲート電極８ａおよび８ｂとオーバーラップしていない部分の厚み（約６０ｎｍ〜約１００ｎｍ）よりも小さくなるように構成されている。また、ｐ型高濃度不純物層５の上部は、約４００ｎｍ〜約７２０ｎｍの幅を有している。また、ｐ型高濃度不純物層５の下部に位置する転送ゲート電極８ａおよび８ｂとオーバーラップする部分は、ｐ型高濃度不純物層５の側面から約６０ｎｍ〜約１００ｎｍだけ突出するように形成されている。また、転送ゲート電極８ａおよび８ｂ上とｐ型高濃度不純物層５上に位置するＳｉＯ２膜６上とを覆うように、約３０ｎｍ〜約８０ｎｍの厚みを有するＳｉＮ膜９が形成されている。
【００２５】
また、第１実施形態では、図２に示すように、ｐ型高濃度不純物層５中に存在するホールによって、ｐ型高濃度不純物層５とＳｉＯ２膜６との界面およびｐ型高濃度不純物層５とｎ型シリコン基板２との界面にホール（正孔）が充満されている。また、光電変換時には、転送ゲート電極８ａおよび８ｂに負電圧が印加されることにより、転送ゲート電極８ａおよび８ｂ下に位置するｎ型シリコン基板２とＳｉＯ２膜６との界面にホールが誘起される。したがって、ｐ型高濃度不純物層５と転送ゲート電極８ａおよび８ｂとがｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップする領域では、ｐ型高濃度不純物層５中のホールと転送ゲート電極８ａおよび８ｂに負電圧が印加されることにより誘起されるホールとによって、ｐ型高濃度不純物層５とＳｉＯ２膜６との界面およびｐ型高濃度不純物層５とｎ型シリコン基板２との界面にホールが充満される。
【００２６】
また、第１実施形態では、転送ゲート電極８ａおよび８ｂには、それぞれ、所定の正電圧と負電圧とに変化する２相のクロックパルス信号が印加されるように構成されている。そして、光電変換時には、ゲート電極８ａおよび８ｂに共に負電圧が印加されることにより、ゲート電極８ａおよび８ｂ下のｎ型不純物領域４のポテンシャルがｐ型高濃度不純物層５下のｎ型不純物領域４の実質的に固定されたポテンシャルよりも高くなるように構成されている。これにより、光電変換時には、ｐ型高濃度不純物層５下のｎ型不純物領域４にポテンシャル井戸が形成されるとともに、そのポテンシャル井戸に光電変換により生成された電荷が蓄積されるように構成されている。また、電荷の転送時には、２相のクロックパルス信号により、転送ゲート電極８ａおよび８ｂ下のｎ型不純物領域４のポテンシャルをｐ型高濃度不純物層５下のｎ型不純物領域４の実質的に固定されたポテンシャルに対して上昇または低下させることによって、ｐ型高濃度不純物層５下のｎ型不純物領域４のポテンシャル井戸に蓄積された電荷を順次隣接する画素１のｎ型不純物領域４へ転送するように構成されている。
【００２７】
第１実施形態では、上記のように、転送ゲート電極８ａおよび８ｂとｐ型高濃度不純物層５とを互いにｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップするように配置することによって、ｐ型高濃度不純物層５中に存在するホール（正孔）と転送ゲート電極８ａおよび８ｂに負電圧を印加することにより誘起されるホール（正孔）とによって、転送ゲート電極８ａおよび８ｂとｐ型高濃度不純物層とがオーバーラップする領域に位置するｎ型シリコン基板２とＳｉＯ２膜６との界面、および、ｐ型高濃度不純物層５とＳｉＯ２膜６との界面にホール（正孔）を充満させることができる。これにより、その充満させたホールによって、転送ゲート電極８ａおよび８ｂとｐ型高濃度不純物層５とがオーバーラップする領域に位置するｎ型シリコン基板２とＳｉＯ２膜６との界面およびｐ型高濃度不純物層５とＳｉＯ２膜６との界面に形成される界面準位を消滅させることができる。このため、転送ゲート電極とｐ型高濃度不純物層とをオーバーラップしないように所定の間隔を隔てて設ける場合と異なり、隣接する転送ゲート電極とｐ型高濃度不純物層との間に位置する基板と絶縁膜との界面に形成される界面準位を介して意図しない電荷（電子）が伝導帯へ励起されるのを抑制することができる。その結果、その伝導帯へ励起される意図しない電荷（電子）に起因して発生する暗電流を抑制することができる。
【００２８】
また、第１実施形態では、ｐ型高濃度不純物層５の転送ゲート電極８ａおよび８ｂとオーバーラップする部分の上面を、ｐ型高濃度不純物層５の転送ゲート電極８ａおよび８ｂとオーバーラップしていない部分の上面よりも低い高さ位置に形成することによって、ｐ型高濃度不純物層５の転送ゲート電極８ａおよび８ｂとオーバーラップする部分を、ｐ型高濃度不純物層５の転送ゲート電極８ａおよび８ｂとオーバーラップしていない部分の厚みよりも小さい厚みに形成することができるので、転送ゲート電極８ａおよび８ｂとｐ型高濃度不純物層５とを互いにオーバーラップするように配置した場合にも、固体撮像装置の高さ方向の寸法が増大するのを抑制することができる。
【００２９】
また、第１実施形態では、ｐ型高濃度不純物層５を、ｐ型高濃度不純物層５下のｎ型不純物領域４に位置する転送チャネルと転送ゲート電極８ａおよび８ｂ下のｎ型不純物領域４に位置する転送チャネルとが平坦化されるように、ｎ型シリコン基板２の表面上に突出するように形成することによって、電荷の転送チャネルが蛇行しないので、電荷の転送効率を向上させることができる。
【００３０】
図３〜図１１は、本発明の第１実施形態による固体撮像装置の製造プロセスを説明するための断面図である。次に、図１および図３〜図１１を参照して、本発明の第１実施形態による固体撮像装置の製造プロセスについて説明する。
【００３１】
第１実施形態では、まず、図３に示すように、ｎ型シリコン基板２にｐ型不純物をイオン注入することによって、ｎ型シリコン基板２の上面から所定の深さまでｐ型ウェル領域３を形成する。その後、ｎ型不純物をイオン注入することによって、ｐ型ウェル領域３内の所定領域にｎ型不純物領域４を形成する。そして、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ｎ型シリコン基板２上を覆うようにＳｉＯ２膜１１を形成する。その後、ＣＶＤ法を用いて、ＳｉＯ２膜１１上にポリシリコン層１２を形成する。
【００３２】
次に、図４に示すように、ポリシリコン層１２のｐ型高濃度不純物層５（図１参照）の形成領域に対応する部分以外の領域上を覆うようにレジスト層１３を形成する。そして、形成したレジスト層１３をマスクとしてドライエッチングを行うことによりポリシリコン層１２のｐ型高濃度不純物層５（図１参照）の形成領域に対応する部分を除去する。また、レジスト層１３を除去した後、ウェットエッチングによりＳｉＯ２膜１１のｐ型高濃度不純物層５の形成領域に対応する部分を除去する。このようにＳｉＯ２膜１１をドライエッチングではなくウェットエッチングにより除去することによって、エッチング時にｎ型シリコン基板２に対してダメージが与えられるのを抑制する。なお、これ以降のプロセスにおいて行うウェットエッチングも同様に、ｎ型シリコン基板２に対するダメージを抑制することを考慮している。
【００３３】
次に、図５に示すように、約７００℃で、２０分間程度、塩化水素ガスおよびジクロロシランガス（ＳｉＨ２Ｃｌ２）雰囲気中に曝すことによって、ｐ型高濃度不純物層５（図１参照）の形成領域に位置するｎ型シリコン基板２上にシリコン層をエピタキシャル成長させる。なお、このシリコン層をエピタキシャル成長させる際に、ホウ素（Ｂ）を導入するとともに電気的に活性化させることによりシリコン層をｐ型化する。これにより、ｎ型シリコン基板２の表面のｎ型不純物領域４上に、約６０ｎｍ〜約１００ｎｍの厚みを有するシリコンのエピタキシャル成長層からなるｐ型高濃度不純物層１５ａを形成する。なお、このようにｎ型シリコン基板２上にエピタキシャル成長層を成長させる際、ポリシリコン層１２上には、ポリシリコンが成長する。これにより、隣接するｐ型高濃度不純物層１５ａ間に位置するポリシリコン層１２上に約７０ｎｍ〜約１２０ｎｍの厚みを有するポリシリコン層１５ｂが形成される。
【００３４】
次に、図６に示すように、ｐ型高濃度不純物層１５ａ上のみを覆うようにレジスト層１６を形成する。そして、形成したレジスト層１６をマスクとして、隣接するｐ型高濃度不純物層１５ａ間のポリシリコン層１５ｂを所定の厚みになるまでドライエッチングする。その後、レジスト層１６を除去する。次に、図７に示すように、ｐ型高濃度不純物層１５ａの端から約６０ｎｍ〜約１００ｎｍの領域以外の領域上を覆うようにレジスト層１７を形成する。そして、形成したレジスト層１７をマスクとしてドライエッチングを行う。これにより、隣接するｐ型高濃度不純物層１５ａ間のポリシリコン層１５ｂおよび１２が除去されるとともに、ｐ型高濃度不純物層１５ａの両側の端部がＳｉＯ２膜１１と同じ厚みになるまで除去される。このようにして、ｎ型シリコン基板２のｎ型不純物領域４の表面上に約６０ｎｍ〜約１００ｎｍ突出するｐ型高濃度不純物層５が形成される。この後、レジスト層１７を除去するとともに、ウェットエッチングによりＳｉＯ２膜１１を除去する。
【００３５】
次に、図８に示すように、熱酸化法またはＣＶＤ法を用いて、全面を覆うように約１５ｎｍ〜約２５ｎｍの厚みを有するＳｉＯ２膜６を形成する。そして、図９に示すように、ＣＶＤ法を用いて、全面を覆うように約２０ｎｍ〜約３０ｎｍの厚みを有するＳｉＮ膜７を形成する。その後、ＣＶＤ法を用いて、ＳｉＮ膜７上に約５０ｎｍ〜約６５ｎｍの厚みを有するポリシリコン層１８を形成する。そして、ＣＶＤ法を用いて、ポリシリコン層１８上にリン（Ｐ）層（図示せず）を堆積した後、加熱することによりポリシリコン層１８中にリン（Ｐ）を熱拡散させる。その後、図１０に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法により、ポリシリコン層１８をｐ型高濃度不純物層５上のＳｉＮ膜７の上面が現れるまで研磨することによって、ポリシリコン層１８のｐ型高濃度不純物層５上に位置する部分を除去する。これにより、ポリシリコン層１８がｐ型高濃度不純物層５に対応する領域で分割される。その後、ＣＶＤ法を用いて、全面上を覆うようにＳｉＮ膜９を形成する。
【００３６】
そして、図１１に示すように、ＳｉＮ膜９の各画素１間を分離する領域以外の領域上を覆うようにレジスト層１９を形成する。そして、形成したレジスト層１９をマスクにするとともに、ＳｉＯ２膜６をエッチングストッパとしてドライエッチングを行うことにより、ＳｉＮ膜１９、ポリシリコン層１８およびＳｉＮ膜７の各画素１間を分離する領域に対応する部分を除去する。これにより、ポリシリコン層１８が分割されて転送ゲート電極８ａおよび８ｂが形成される。その後、レジスト層１９を除去した後、ウェットエッチングを行うことにより、ＳｉＯ２膜６の各画素１間を分離する領域に対応する部分を除去する。上記のようにして、図１に示した第１実施形態による固体撮像装置が形成される。
【００３７】
図１２〜図１４は、本発明の第１実施形態の第１変形例による固体撮像装置の製造プロセスを示した断面図である。次に、図１および図１２〜図１４を参照して、本発明の第１実施形態の第１変形例による固体撮像装置の製造プロセスについて説明する。
【００３８】
この第１実施形態の第１変形例では、上記第１実施形態と異なり、ｐ型高濃度不純物層５をエピタキシャル成長層を用いずに、ｎ型シリコン基板２をエッチングすることによって形成する。具体的には、まず、図１２に示すように、ｐ型ウェル領域３およびｎ型不純物領域４が形成されたｎ型シリコン基板２にホウ素（Ｂ）をイオン注入することにより、ｎ型シリコン基板２の表面から約６０ｎｍ〜約１００ｎｍの深さまでの領域にｐ型高濃度不純物領域２５を形成する。その後、図１３に示すように、ｐ型高濃度不純物領域２５のｐ型高濃度不純物層５（図１参照）の形成領域上を覆うように幅Ｗ２を有するレジスト層２６を形成する。そして、形成したレジスト層２６をマスクとしてドライエッチングを行う。これにより、ｐ型高濃度不純物領域２５のｐ型高濃度不純物層５（図１参照）の形成領域以外の領域が所定の深さまで除去される。その後、レジスト層２６を除去する。
【００３９】
次に、図１４に示すように、上記のレジスト層２６の幅Ｗ２よりも小さい幅Ｗ３を有するレジスト層２７をｐ型高濃度不純物層５の形成領域の両端部よりも内側の所定領域上に形成する。そして、形成したレジスト層２７をマスクとしてドライエッチングを行うことにより、ｐ型高濃度不純物領域２５の隣接するｐ型高濃度不純物層５の形成領域間の部分を除去することによって、複数のｐ型高濃度不純物層５を所定の間隔を隔てて形成する。また、このドライエッチングの際、同時に、ｐ型高濃度不純物層５の両端部を約２０ｎｍ〜約８０ｎｍの厚みに形成する。この後、図８〜図１１に示した上記第１実施形態と同様のプロセスにより、図１に示した上記第１実施形態と同様の構成を有する第１変形例による固体撮像装置を形成する。
【００４０】
図１５は、本発明の第１実施形態の第２変形例による固体撮像装置の構造を説明するための断面図である。次に、図１５を参照して、本発明の第１実施形態の第２変形例による固体撮像装置の構造について説明する。
【００４１】
この第１実施形態の第２変形例による固体撮像装置では、図１５に示すように、上記第１実施形態と異なり、ｐ型高濃度不純物層３５が約４０ｎｍ〜約８０ｎｍの厚みおよび約４００ｎｍ〜約７２０ｎｍの幅を有する上部ｐ型高濃度不純物層３５ａと、約２０ｎｍ〜約６０ｎｍの厚みおよび上部ｐ型高濃度不純物層３５ａよりも大きい幅（約５２０ｎｍ〜約９２０ｎｍ）を有する下部ｐ型高濃度不純物層３５ｂとによって構成されている。なお、このｐ型高濃度不純物層３５は、本発明の「第２不純物領域」の一例である。また、上部ｐ型高濃度不純物層３５ａは、エピタキシャル成長層を用いて形成されているとともに、下部ｐ型高濃度不純物層３５ｂは、ｎ型シリコン基板２にｐ型の不純物をイオン注入することにより形成されている。また、この第２変形例では、下部ｐ型高濃度不純物層３５ｂの両端部がそれぞれ転送ゲート電極８ａおよび８ｂとＳｉＯ２膜６およびＳｉＮ膜７を介してｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップするように配置されている。第１実施形態の第２変形例による固体撮像装置の上記以外の構造は、上記第１実施形態による固体撮像装置の構造と同様である。
【００４２】
この第１実施形態の第２変形例による固体撮像装置では、上記のように、下部ｐ型高濃度不純物層３５ｂの両端部と転送ゲート電極８ａおよび８ｂとがｎ型シリコン基板２の上面に対して垂直な方向において互いにオーバーラップするように配置することによって、下部ｐ型高濃度不純物層３５ｂと転送ゲート電極８ａおよび８ｂとがオーバーラップする領域に位置する下部ｐ型高濃度不純物層３５ｂとＳｉＯ２膜６との界面に形成される界面準位に起因して暗電流が発生するのを抑制することができるなどの上記第１実施形態と同様の効果を得ることができる。
【００４３】
図１６〜図１９は、本発明の第１実施形態の第２変形例による固体撮像装置の製造プロセスを説明するための断面図である。次に、図１５〜図１９を参照して、本発明の第１実施形態の第２変形例による固体撮像装置の製造プロセスについて説明する。
【００４４】
この第１実施形態の第２変形例では、まず、図１６に示すように、ｐ型ウェル領域３およびｎ型不純物領域４を形成したｎ型シリコン基板２の所定領域にｐ型の不純物をイオン注入することにより、複数の下部ｐ型高濃度不純物層３５ｂを所定の間隔を隔てて形成する。この際、下部ｐ型高濃度不純物層３５ｂは、ｎ型シリコン基板２の表面から約２０ｎｍ〜約６０ｎｍの深さまでの領域に、約５２０ｎｍ〜約９２０ｎｍの幅に渡って形成する。そして、ＣＶＤ法を用いて、ｎ型シリコン基板２の表面全体を覆うようにＳｉＯ２膜１１を形成する。その後、ＣＶＤ法を用いて、ＳｉＯ２膜１１上にポリシリコン層１２を形成する。
【００４５】
次に、図１７に示すように、ポリシリコン層１２の上部ｐ型高濃度不純物層３５ａ（図１５参照）の形成領域以外の領域上を覆うようにレジスト層３６を形成する。この際、レジスト層３６の開口部３６ａは、下部ｐ型高濃度不純物層３５ｂの幅（約５２０ｎｍ〜約９２０ｎｍ）よりも小さい幅（約４００ｎｍ〜約７２０ｎｍ）を有するように形成する。そして、形成したレジスト層３６をマスクとして、ポリシリコン層１２をドライエッチングすることにより、ポリシリコン層１２の上部ｐ型高濃度不純物層３５ａ（図１５参照）の形成領域に対応する部分を除去する。その後、レジスト層３６を除去した後、ウェットエッチングにより、ＳｉＯ２膜１１の上部ｐ型高濃度不純物層３５ａ（図１５参照）の形成領域に対応する部分を除去する。
【００４６】
次に、図１８に示すように、ｎ型シリコン基板２の下部ｐ型高濃度不純物層３５ｂのポリシリコン層１２およびＳｉＯ２膜１１によって覆われていない領域上に、図５に示した上記第１実施形態と同様のプロセスによりシリコン層をエピタキシャル成長させる。これにより、下部ｐ型高濃度不純物層３５ｂ上に、約４０ｎｍ〜約８０ｎｍの厚みおよび下部ｐ型高濃度不純物層３５ｂの幅（約５２０ｎｍ〜約９２０ｎｍ）よりも小さい幅（約４００ｎｍ〜約７２０ｎｍ）を有するシリコンのエピタキシャル成長層からなる上部ｐ型高濃度不純物層３５ａを形成する。なお、この際、ポリシリコン層１２上には、上記第１実施形態と同様、ポリシリコンが成長することにより約４８ｎｍ〜約９６ｎｍの厚みを有するポリシリコン層４５が形成される。
【００４７】
次に、図１９に示すように、上部ｐ型高濃度不純物層３５ａ上を覆うようにレジスト層３７を形成する。そして、形成したレジスト層３７をマスクとしてポリシリコン層４５および１２をドライエッチングにより除去するとともに、レジスト層３７を除去した後、ＳｉＯ２膜１１をウェットエッチングにより除去する。この後、図８〜図１１に示した上記第１実施形態と同様のプロセスにより、図１５に示した第１実施形態の第２変形例による固体撮像装置が形成される。
【００４８】
（第２実施形態）
図２０は、本発明の第２実施形態による固体撮像装置の構造を説明するための断面図である。図２１は、図２０に示した第２実施形態による固体撮像装置の領域Ｂを拡大して示した断面図である。次に、図２０および図２１を参照して、本発明の第２実施形態による固体撮像装置の構造について説明する。
【００４９】
この第２実施形態による固体撮像装置では、図２０および図２１に示すように、上記第１実施形態と異なり、ｐ型高濃度不純物層５５の転送ゲート電極５８ａおよび５８ｂとｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップする部分の上面、および、転送ゲート電極５８ａおよび５８ｂのｐ型高濃度不純物層５５とｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップする部分の下面が傾斜した形状に形成されている。また、ｐ型高濃度不純物層５５と転送ゲート電極５８ａ（５８ｂ）とのオーバーラップ量Ｗ４（図２１参照）は、約３０ｎｍ〜約８０ｎｍに設定されている。なお、ｐ型高濃度不純物層５５は、本発明の「第２不純物領域」の一例である。そして、ｐ型高濃度不純物層５５の転送ゲート電極５８ａ（５８ｂ）とオーバーラップする部分の上面と、転送ゲート電極５８ａ（５８ｂ）のｐ型高濃度不純物層５５とオーバーラップする部分の下面とは、ＳｉＯ２膜５６およびＳｉＮ膜５７を介して所定の間隔を隔てて対向するように形成されている。なお、このＳｉＯ２膜５６およびＳｉＮ膜５７は、本発明の「絶縁膜」の一例である。
【００５０】
また、ｐ型高濃度不純物層５５の転送ゲート電極５８ａおよび５８ｂとオーバーラップする部分の上面は、ｐ型高濃度不純物層５５の厚みがオーバーラップする側に向かって小さくなる方向に傾斜している。一方、転送ゲート電極５８ａ（５８ｂ）のｐ型高濃度不純物層５５とオーバーラップする部分の下面は、転送ゲート電極５８ａ（５８ｂ）の厚みがオーバーラップする側に向かって小さくなる方向に傾斜している。そして、図２１に示すように、ｐ型高濃度不純物層５５中に存在するホールによって、ｐ型高濃度不純物層５５とＳｉＯ２膜５６との界面およびｐ型高濃度不純物層５５とｎ型シリコン基板２との界面にはホールが充満されている。また、光電変換時には、転送ゲート電極５８ａおよび５８ｂに負電圧が印加されることにより、転送ゲート電極５８ａおよび５８ｂ下に位置するｎ型シリコン基板２とＳｉＯ２膜５６との界面にホールが誘起される。したがって、ｐ型高濃度不純物層５５と転送ゲート電極５８ａおよび５８ｂとがオーバーラップする領域では、ｐ型高濃度不純物層５５中のホールと転送ゲート電極５８ａおよび５８ｂに負電圧が印加されることにより誘起されるホールとによって、ｐ型高濃度不純物層５５とＳｉＯ２膜５６との界面およびｐ型高濃度不純物層５５とｎ型シリコン基板２との界面にホールが充満される。第２実施形態による固体撮像装置の上記以外の構造は、上記第１実施形態による固体撮像装置の構造と同様である。
【００５１】
第２実施形態では、上記のように、ｐ型高濃度不純物層５５の転送ゲート電極５８ａ（５８ｂ）とｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップする部分の上面をｐ型高濃度不純物層５５の厚みが小さくなる方向に傾斜した形状に形成するとともに、転送ゲート電極５８ａ（５８ｂ）のｐ型高濃度不純物層５５とｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップする部分の下面を転送ゲート電極５８ａ（５８ｂ）の厚みが小さくなる方向に傾斜した形状に形成することによって、ｐ型高濃度不純物層５５の転送ゲート電極５８ａ（５８ｂ）とオーバーラップする部分の厚みと、転送ゲート電極５８ａ（５８ｂ）のｐ型高濃度不純物層５５とオーバーラップする部分の厚みとを両方とも小さくすることができるので、ｐ型高濃度不純物層５５と転送ゲート電極５８ａ（５８ｂ）とを互いにｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップするように配置した場合にも、固体撮像装置の高さ方向の寸法が増大するのを抑制することができる。
【００５２】
また、第２実施形態では、上記の効果に加えて、ｐ型高濃度不純物層５５と転送ゲート電極５８ａおよび５８ｂとがオーバーラップする領域に位置するｐ型高濃度不純物層５５とＳｉＯ２膜６との界面およびｐ型高濃度不純物層５５とｎ型シリコン基板２との界面に形成される界面準位に起因して発生する暗電流を抑制することができるなどの上記第１実施形態と同様の効果を得ることができる。
【００５３】
図２２〜図２８は、本発明の第２実施形態による固体撮像装置の製造プロセスを説明するための断面図である。次に、図２０および図２２〜図２８を参照して、本発明の第２実施形態による固体撮像装置の製造プロセスについて説明する。
【００５４】
この第２実施形態では、図２２に示すように、図３〜図５に示した上記第１実施形態と同様のプロセスにより、ｎ型シリコン基板２にｐ型ウェル領域３およびｎ型不純物領域４を形成するとともに、ｎ型シリコン基板２のｐ型高濃度不純物層５５（図２０参照）の形成領域以外の領域上を覆うようにＳｉＯ２膜１１およびポリシリコン層１２を形成する。そして、ｎ型シリコン基板２のｐ型高濃度不純物層５５（図２０参照）の形成領域上にエピタキシャル成長層からなるｐ型高濃度不純物層６５ａを形成するとともに、ポリシリコン層１２上にポリシリコン層６５ｂを形成する。その後、図２２に示すように、ｐ型高濃度不純物層６５ａ上に両端部が傾斜した形状（台形形状）を有するレジスト層６６を形成する。そして、形成したレジスト層６６をマスクとしてドライエッチングを行うことにより、ポリシリコン層６５ｂおよび１２を除去するとともに、ｐ型高濃度不純物層６５ａを両端部が傾斜した形状（台形形状）に形成する。なお、このドライエッチングの工程では、レジスト層６６の両端部が除去されてレジスト層６６の幅が徐々に小さくなるとともに、ｐ型高濃度不純物層６５ａがレジスト層６６の台形形状を反映した台形形状に形成される。このようにして、図２３に示すように、両端部が傾斜した台形形状を有するエピタキシャル成長層からなるｐ型高濃度不純物層５５が形成される。この後、レジスト層６６を除去する。そして、ウェットエッチングにより、ＳｉＯ２膜１１を除去する。これにより、ドライエッチングによりＳｉＯ２膜１１を除去する場合と異なり、ｎ型シリコン基板２の表面にダメージが与えられるのが抑制される。
【００５５】
次に、図２４に示すように、熱酸化法またはＣＶＤ法を用いて、全面を覆うように約１５ｎｍ〜約２５ｎｍの厚みを有するＳｉＯ２膜５６を形成する。そして、図２５に示すように、ＣＶＤ法を用いて、ＳｉＯ２膜５６上に約２０ｎｍ〜約３０ｎｍの厚みを有するＳｉＮ膜５７を形成する。その後、ＣＶＤ法を用いて、ＳｉＮ膜５７上にポリシリコン層６８を形成する。この際、ポリシリコン層６８には、リン（Ｐ）を導入する。次に、図２６に示すように、ＣＭＰ法により、ｐ型高濃度不純物層５５上に位置するＳｉＮ膜５７が露出するまでポリシリコン層６８を研磨する。これにより、ポリシリコン層６８がｐ型高濃度不純物層５５に対応する領域で分割される。その後、ポリシリコン層６８を約５０ｎｍ〜約６５ｎｍの厚みになるまでエッチバックする。これにより、約５０ｎｍ〜約６５ｎｍの厚みを有する複数のポリシリコン層６８が形成される。その後、図２７に示すように、ＣＶＤ法を用いて、全面を覆うように約５０ｎｍ〜約８０ｎｍの厚みを有するＳｉＮ膜９を形成する。
【００５６】
最後に、図２８に示すように、図１１に示した上記第１実施形態と同様のプロセスにより、各画素１を分離させる。上記のようにして、図２０に示した第２実施形態による固体撮像装置が形成される。
【００５７】
（第３実施形態）
図２９は、本発明の第３実施形態による固体撮像装置の構造を説明するための断面図である。図３０は、図２９に示した第３実施形態による固体撮像装置の領域Ｃを拡大して示した断面図である。まず、図２９および図３０を参照して、本発明の第３実施形態による固体撮像装置の構造について説明する。
【００５８】
この第３実施形態による固体撮像装置では、図２９に示すように、上記第１および第２実施形態と異なり、画素１内の転送ゲート電極２０８ａおよび２０８ｂ間に、ｎ型シリコン基板２の表面上に突出するようにｐ型高濃度不純物層２０５が設けられていることに加えて、隣接する画素１の転送ゲート電極２０８ｂおよび２０８ａ間にも、ｎ型シリコン基板２の表面上に突出するようにｐ型高濃度不純物層２１０が設けられている。このｐ型高濃度不純物層２０５および２１０は、約１０１８ｃｍ−３の不純物濃度を有するシリコン層から形成されている。また、画素１内のｐ型高濃度不純物層２０５は、ｎ型シリコン基板２の表面から約６０ｎｍ〜約１００ｎｍ突出するように形成されている。また、画素１間のｐ型高濃度不純物層２１０は、ｎ型シリコン基板２の表面から約２０ｎｍ〜約８０ｎｍ突出するように形成されているとともに、約１５０ｎｍ〜約３００ｎｍの幅を有するように形成されている。これにより、第３実施形態では、ｐ型高濃度不純物層２０５および２１０下のｎ型不純物領域４に位置する転送チャネルと、ｐ型高濃度不純物層２０５および２１０の両側に配置された後述する転送ゲート電極２０８ａおよび２０８ｂ下のｎ型不純物領域４に位置する転送チャネルとが平坦化されている。また、第３実施形態では、画素１間のｐ型高濃度不純物層２１０の突出した部分の厚みは、画素１内のｐ型高濃度不純物層２０５の突出した部分の厚みよりも小さくなるように形成されている。なお、ｐ型高濃度不純物層２０５および２１０は、それぞれ、本発明の「第４不純物領域」および「第５不純物領域」の一例である。また、ｐ型高濃度不純物層２０５および２１０を構成するシリコン層は、ｎ型シリコン基板２の表面上にエピタキシャル成長させたシリコン層である。また、ｐ型高濃度不純物層２０５および２１０下のｎ型不純物領域４では、ポテンシャルが実質的に所定の値に固定されている。
【００５９】
また、ｎ型シリコン基板２の表面上およびｐ型高濃度不純物層２０５および２１０の表面および側面上を覆うように、約１５ｎｍ〜約２５ｎｍの厚みを有するＳｉＯ２膜２０６が形成されている。また、後述する転送ゲート電極２０８ａおよび２０８ｂ下のＳｉＯ２膜２０６上およびｐ型高濃度不純物層２０５および２１０の側面上に位置するＳｉＯ２膜２０６上には、約２０ｎｍ〜約３０ｎｍの厚みを有するＳｉＮ膜２０７が形成されている。なお、ＳｉＯ２膜２０６およびＳｉＮ膜２０７は、本発明の「絶縁膜」の一例である。また、画素１間のｐ型高濃度不純物層２１０の両側に位置するＳｉＮ膜２０７上には、それぞれ、転送チャネル内の電荷を転送するための転送ゲート電極２０８ａおよび２０８ｂが形成されている。この２つの転送ゲート電極２０８ａおよび２０８ｂは、それぞれ、約５０ｎｍ〜約６５ｎｍの厚みと約４００ｎｍ〜約７２０ｎｍの幅とを有するポリシリコン層によって形成されている。また、転送ゲート電極２０８ａおよび２０８ｂは、１つの画素１内においては、電荷の転送方向に沿って約４６０ｎｍ〜約７８０ｎｍの間隔を隔てて設けられているとともに、隣接する画素１間においては、電荷の転送方向に沿って約１３０ｎｍ〜約２５０ｎｍの間隔を隔てて設けられている。
【００６０】
また、図２９に示すように、画素１内の転送ゲート電極２０８ａおよび２０８ｂとｐ型高濃度不純物層２０５とは、ＳｉＯ２膜２０６およびＳｉＮ膜２０７を介して互いにｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップするように配置されている。この転送ゲート電極２０８ａおよび２０８ｂとｐ型高濃度不純物層２０５とのオーバーラップ量は、上記第１実施形態と同様に、約３０ｎｍ〜約８０ｎｍに設定されている。また、ｐ型高濃度不純物層２０５の転送ゲート電極２０８ａおよび２０８ｂとオーバーラップしている部分の厚みは、約２０ｎｍ〜約８０ｎｍになるように構成されている。これにより、ｐ型高濃度不純物層２０５の転送ゲート電極２０８ａおよび２０８ｂとオーバーラップしている部分の高さは、画素１間のｐ型高濃度不純物層２１０と同じ高さとなっている。
【００６１】
また、第３実施形態では、図２９および図３０に示すように、画素１間の転送ゲート電極２０８ａおよび２０８ｂとｐ型高濃度不純物層２１０とは、ＳｉＯ２膜２０６およびＳｉＮ膜２０７を介して互いにｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップするように配置されている。この転送ゲート８ａおよび８ｂとｐ型高濃度不純物層２１０とのオーバーラップ量Ｗ５（図３０参照）は、約１０ｎｍ〜約１００ｎｍに設定されている。また、転送ゲート電極２０８ａおよび２０８ｂ上とｐ型高濃度不純物層２０５上に位置するＳｉＯ２膜２０６上とを覆うように、約３０ｎｍ〜約８０ｎｍの厚みを有するＳｉＮ膜２０９が形成されている。
【００６２】
また、第３実施形態では、図３０に示すように、画素１間のｐ型高濃度不純物層２１０中に存在するホールによって、ｐ型高濃度不純物層２１０とＳｉＯ２膜２０６との界面およびｐ型高濃度不純物層２１０とｎ型シリコン基板２との界面にホール（正孔）が充満されている。また、光電変換時には、転送ゲート電極２０８ａおよび２０８ｂに負電圧が印加されることにより、転送ゲート電極２０８ａおよび２０８ｂ下に位置するｎ型シリコン基板２とＳｉＯ２膜２０６との界面にホールが誘起される。したがって、画素１間のｐ型高濃度不純物層２１０が設けられた領域、および、ｐ型高濃度不純物層２１０と転送ゲート電極２０８ａおよび２０８ｂとがｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップする領域では、ｐ型高濃度不純物層２１０中のホールと転送ゲート電極２０８ａおよび２０８ｂに負電圧が印加されることにより誘起されるホールとによって、画素１間のｐ型高濃度不純物層２１０とＳｉＯ２膜２０６との界面およびｐ型高濃度不純物層２１０とｎ型シリコン基板２との界面にホールが充満される。
【００６３】
また、第３実施形態では、転送ゲート電極２０８ａおよび２０８ｂには、それぞれ、所定の正電圧と負電圧とに変化する２相のクロックパルス信号が印加されるように構成されている。そして、光電変換時には、転送ゲート電極２０８ａおよび２０８ｂに共に負電圧が印加されることにより、転送ゲート電極２０８ａおよび２０８ｂ下のｎ型不純物領域４のポテンシャルがｐ型高濃度不純物層２０５および２１０下のｎ型不純物領域４の実質的に固定されたポテンシャルよりも高くなるように構成されている。これにより、光電変換時には、ｐ型高濃度不純物層２０５および２１０下のｎ型不純物領域４にポテンシャル井戸が形成されるとともに、そのポテンシャル井戸に光電変換により生成された電荷が蓄積されるように構成されている。また、電荷の転送時には、２相のクロックパルス信号により、転送ゲート電極２０８ａおよび２０８ｂ下のｎ型不純物領域４のポテンシャルをｐ型高濃度不純物層２０５および２１０下のｎ型不純物領域４の実質的に固定されたポテンシャルに対して上昇または低下させることによって、ｐ型高濃度不純物層２０５および２１０下のｎ型不純物領域４のポテンシャル井戸に蓄積された電荷を順次隣接する画素１のｎ型不純物領域４へ転送するように構成されている。
【００６４】
なお、第３実施形態の上記以外の構造は、上記第１実施形態による固体撮像装置の構造と同様である。
【００６５】
第３実施形態では、上記のように、画素１内の転送ゲート電極２０８ａおよび２０８ｂ間に形成したｐ型高濃度不純物層２０５に加えて、隣接する画素１の転送ゲート電極２０８ｂおよび転送ゲート電極２０８ａ間に、ｎ型シリコン基板２の表面上に突出するようにｐ型高濃度不純物層２１０を設けることによって、隣接する画素１間に位置するｐ型高濃度不純物層２１０中に存在するホール（正孔）と、隣接する画素１の転送ゲート電極２０８ｂおよび２０８ａに負電圧を印加することにより誘起されるホール（正孔）とによって、隣接する画素１の転送ゲート電極２０８ｂおよび２０８ａと、ｐ型高濃度不純物層２１０とがオーバーラップする領域に位置するｎ型シリコン基板２の表面、および、ｐ型高濃度不純物層２１０とＳｉＯ２膜２０６との界面にホール（正孔）を充満させることができる。これにより、その充満されたホールによって、隣接する画素１の転送ゲート電極２０８ｂおよび２０８ａと、ｐ型高濃度不純物層２１０とがオーバーラップする領域に位置するｎ型シリコン基板２の表面、および、ｐ型高濃度不純物層２１０とＳｉＯ２膜２０６との界面に形成される準位を消滅させることができる。このため、その準位を介して意図しない電荷（電子）が伝導帯へ励起されるのを抑制することができるので、その伝導帯へ励起される意図しない電荷（電子）に起因して画素１間に暗電流が発生するのを抑制することができる。
【００６６】
また、第３実施形態では、ｐ型高濃度不純物層２０５および２１０を、ｎ型シリコン基板２の表面上に突出するように構成することによって、ｐ型高濃度不純物層２０５下のｎ型不純物領域４に位置する転送チャネルと、画素１内の転送ゲート電極２０８ａおよび２０８ｂ下のｎ型不純物領域４に位置する転送チャネルとを平坦化することができるとともに、ｐ型高濃度不純物層２１０下のｎ型不純物領域４に位置する転送チャネルと、隣接する画素１の転送ゲート電極２０８ｂおよび２０８ａ下のｎ型不純物領域４に位置する転送チャネルとを平坦化することができる。このため、画素１内および画素１間の電荷の転送チャネルが蛇行しないように構成することができるので、画素１内および画素１間の電荷の転送効率を向上させることができる。
【００６７】
なお、第３実施形態のその他の効果は、上記第１および第２実施形態の効果と同様である。
【００６８】
図３１〜図４１は、本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。次に、図２９および図３１〜図４１を参照して、本発明の第３実施形態による固体撮像装置の製造プロセスについて説明する。
【００６９】
第３実施形態では、まず、図３１に示すように、ｎ型シリコン基板２にｐ型不純物をイオン注入することによって、ｎ型シリコン基板２の上面から所定の深さまでｐ型ウェル領域３を形成する。その後、ｎ型不純物をイオン注入することによって、ｐ型ウェル領域３内の所定領域にｎ型不純物領域４を形成する。そして、ＣＶＤ法を用いて、ｎ型シリコン基板２上を覆うようにＳｉＯ２膜２１１を形成する。その後、ＣＶＤ法を用いて、ＳｉＯ２膜２１１上にポリシリコン層２１２を形成する。
【００７０】
次に、図３２に示すように、ポリシリコン層２１２のｐ型高濃度不純物層２０５および２１０（図２９参照）の形成領域に対応する部分以外の領域上を覆うようにレジスト層２１３を形成する。そして、形成したレジスト層２１３をマスクとしてドライエッチングを行うことによりポリシリコン層２１２のｐ型高濃度不純物層２０５および２１０（図２９参照）の形成領域に対応する部分を除去する。また、レジスト層２１３を除去した後、ウェットエッチングによりＳｉＯ２膜２１１のｐ型高濃度不純物層２０５および２１０の形成領域に対応する部分を除去する。このようにＳｉＯ２膜２１１をドライエッチングではなくウェットエッチングにより除去することによって、エッチング時にｎ型シリコン基板２に対してダメージが与えられるのを抑制する。なお、これ以降のプロセスにおいて行うウェットエッチングも同様に、ｎ型シリコン基板２に対するダメージを抑制することを考慮している。
【００７１】
次に、図３３に示すように、約７００℃で、２０分間程度、塩化水素ガスおよびジクロロシランガス（ＳｉＨ２Ｃｌ２）雰囲気中に曝すことによって、ｐ型高濃度不純物層２０５および２１０（図２９参照）の形成領域に位置するｎ型シリコン基板２上にシリコン層をエピタキシャル成長させる。なお、このシリコン層をエピタキシャル成長させる際に、ホウ素（Ｂ）を導入するとともに電気的に活性化させることによりシリコン層をｐ型化する。これにより、ｎ型シリコン基板２の表面のｎ型不純物領域４上に、約６０ｎｍ〜約１００ｎｍの厚みを有するシリコンのエピタキシャル成長層からなるｐ型高濃度不純物層２１５ａおよび２１５ｂを形成する。なお、このようにｎ型シリコン基板２上にエピタキシャル成長層を成長させる際、ポリシリコン層２１２上には、ポリシリコンが成長する。これにより、隣接するｐ型高濃度不純物層２１５ａおよび２１５ｂ間に位置するポリシリコン層２１２上に約７０ｎｍ〜約１２０ｎｍの厚みを有するポリシリコン層２１５ｃが形成される。
【００７２】
次に、図３４に示すように、ｐ型高濃度不純物層２１５ａ上のみを覆うようにレジスト層２１６を形成する。そして、形成したレジスト層２１６をマスクとして、隣接するｐ型高濃度不純物層２１５ａ間のｐ型高濃度不純物層２１５ｂおよびポリシリコン層２１５ｃを所定の厚みになるまでドライエッチングする。その後、レジスト層２１６を除去する。次に、図３５に示すように、ｐ型高濃度不純物層２１５ａの端から約６０ｎｍ〜約１００ｎｍの領域以外の領域上を覆うようにレジスト層２１７を形成する。そして、形成したレジスト層２１７をマスクとしてドライエッチングを行う。これにより、ポリシリコン層２１５ｃおよび２１２が除去されるとともに、隣接するｐ型高濃度不純物層２１５ａ間のｐ型高濃度不純物層２１５ｂおよびｐ型高濃度不純物層２１５ａの両側の端部がＳｉＯ２膜２１１と同じ厚みになるまで除去される。この後、レジスト層２１７を除去する。次に、図３６に示すように、ｐ型高濃度不純物層２１５ｂ上、および、ｐ型高濃度不純物層２１５ａの上面上および側面上を覆うように、レジスト層２１８および２１９をそれぞれ形成する。そして、レジスト層２１８および２１９をマスクとしてウェットエッチングを行い、ＳｉＯ２膜１１を除去する。このようにして、ｎ型シリコン基板２のｎ型不純物領域４の表面上に約６０ｎｍ〜約１００ｎｍ突出するｐ型高濃度不純物層２０５が形成されるとともに、約２０ｎｍ〜約８０ｎｍ突出するｐ型高濃度不純物層２１０が形成される。この後、レジスト層２１８および２１９を除去する。
【００７３】
次に、図３７に示すように、熱酸化法またはＣＶＤ法を用いて、全面を覆うように約１５ｎｍ〜約２５ｎｍの厚みを有するＳｉＯ２膜２０６を形成する。そして、図３８に示すように、ＣＶＤ法を用いて、全面を覆うように約２０ｎｍ〜約３０ｎｍの厚みを有するＳｉＮ膜２０７を形成する。その後、ＣＶＤ法を用いて、ＳｉＮ膜２０７上に約５０ｎｍ〜約６５ｎｍの厚みを有するポリシリコン層２２０を形成する。そして、ＣＶＤ法を用いて、ポリシリコン層２２０上にリン（Ｐ）層（図示せず）を堆積した後、加熱することによりポリシリコン層２２０中にリン（Ｐ）を熱拡散させる。その後、ＣＭＰ法により、ポリシリコン層２２０をｐ型高濃度不純物層２０５上のＳｉＮ膜２０７の上面が現れるまで研磨することによって、ポリシリコン層２２０のｐ型高濃度不純物層２０５および２１０上に位置する部分を除去する。これにより、図３９に示すように、ポリシリコン層２２０がｐ型高濃度不純物層２０５に対応する領域で分割される。その後、図４０に示すように、ＣＶＤ法を用いて、全面上を覆うようにＳｉＮ膜２２１を形成する。
【００７４】
そして、図４１に示すように、ＳｉＮ膜２２１の各画素１間を分離する領域以外の領域上を覆うようにレジスト層２２２を形成する。そして、形成したレジスト層２２２をマスクにするとともに、ＳｉＯ２膜２０６をエッチングストッパとしてドライエッチングを行うことにより、ＳｉＮ膜２０９、ポリシリコン層２２０およびＳｉＮ膜２０７の各画素１間を分離する領域に対応する部分を除去する。これにより、ポリシリコン層２２０が分割されて転送ゲート電極２０８ａおよび２０８ｂが形成される。その後、レジスト層２２２を除去する。上記のようにして、図２９に示した第３実施形態による固体撮像装置が形成される。
【００７５】
図４２〜図４４は、本発明の第３実施形態の第１変形例による固体撮像装置の製造プロセスを示した断面図である。次に、図２９および図４２〜図４４を参照して、本発明の第３実施形態の第１変形例による固体撮像装置の製造プロセスについて説明する。
【００７６】
この第３実施形態の第１変形例では、上記第３実施形態と異なり、ｐ型高濃度不純物層２０５および２１０をエピタキシャル成長層を用いずに、ｎ型シリコン基板２をエッチングすることによって形成する。具体的には、まず、図４２に示すように、ｐ型ウェル領域３およびｎ型不純物領域４が形成されたｎ型シリコン基板２にホウ素（Ｂ）をイオン注入することにより、ｎ型シリコン基板２の表面から約６０ｎｍ〜約１００ｎｍの深さまでの領域にｐ型高濃度不純物領域２２３を形成する。その後、図４３に示すように、ｐ型高濃度不純物領域２２３のｐ型高濃度不純物層２０５および２１０（図２９参照）の形成領域上を覆うように幅Ｗ６を有するレジスト層２２４および幅Ｗ７を有するレジスト２２５をそれぞれ形成する。そして、形成したレジスト層２２４および２２５をマスクとしてドライエッチングを行う。これにより、ｐ型高濃度不純物領域２２３のｐ型高濃度不純物層２０５および２１０（図２９参照）の形成領域以外の領域が所定の深さまで除去される。その後、レジスト層２２４および２２５を除去する。
【００７７】
次に、図４４に示すように、上記のレジスト層２２４の幅Ｗ６よりも小さい幅Ｗ８を有するレジスト層２２６をｐ型高濃度不純物層２０５の形成領域の両端部よりも内側の所定領域上に形成する。そして、形成したレジスト層２２６をマスクとしてドライエッチングを行うことにより、ｐ型高濃度不純物領域２２３の隣接するｐ型高濃度不純物層２０５の形成領域間の部分およびｐ型高濃度不純物層２１０を除去することによって、複数のｐ型高濃度不純物層２０５および２１０を形成する。また、このドライエッチングの際、同時に、ｐ型高濃度不純物層２０５の両端部およびｐ型高濃度不純物層２１０を約２０ｎｍ〜約８０ｎｍの厚みに形成する。この後、レジスト層２２６を除去する。そして、図３７〜図４１に示した上記第３実施形態と同様のプロセスにより、図２９に示した上記第３実施形態と同様の構造を有する第１変形例による固体撮像装置を形成する。
【００７８】
図４５は、本発明の第３実施形態の第２変形例による固体撮像装置の構造を説明するための断面図である。次に、図４５を参照して、本発明の第３実施形態の第２変形例による固体撮像装置の構造について説明する。
【００７９】
この第３実施形態の第２変形例による固体撮像装置では、図４５に示すように、上記第３実施形態と異なり、ｐ型高濃度不純物層２３５が約４０ｎｍ〜約８０ｎｍの厚みおよび約４００ｎｍ〜約７２０ｎｍの幅を有する上部ｐ型高濃度不純物層２３５ａと、約２０ｎｍ〜約８０ｎｍの厚みおよび上部ｐ型高濃度不純物層２３５ａよりも大きい幅（約５２０ｎｍ〜約９２０ｎｍ）を有する下部ｐ型高濃度不純物層２３５ｂとによって構成されている。また、第２変形例では、上記第３実施形態と異なり、ｎ型シリコン基板２のｎ型不純物領域４との間に境界を有することなく突出するようにｐ型高濃度不純物層２３５および２４０が設けられている。なお、このｐ型高濃度不純物層２３５は、本発明の「第４不純物領域」の一例である。また、上部ｐ型高濃度不純物層２３５ａは、エピタキシャル成長層を用いて形成されている。また、下部ｐ型高濃度不純物層２３５ｂおよびｐ型高濃度不純物層２４０は、ｎ型シリコン基板２にｐ型の不純物をイオン注入することにより形成されている。また、この第２変形例では、下部ｐ型高濃度不純物層２３５ｂおよびｐ型高濃度不純物層２４０の両端部がそれぞれ転送ゲート電極２０８ａおよび２０８ｂとＳｉＯ２膜２０６およびＳｉＮ膜２０７を介してｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップするように配置されている。なお、第３実施形態の第２変形例による固体撮像装置の上記以外の構造は、上記第３実施形態による固体撮像装置の構造と同様である。
【００８０】
この第３実施形態の第２変形例による固体撮像装置では、上記のように、画素１間の転送ゲート電極２０８ｂおよび２０８ａと、ｐ型高濃度不純物層２４０の両端部とがｎ型シリコン基板２の上面に対して垂直な方向において互いにオーバーラップするように配置することによって、隣接する画素１間に設けられたｐ型高濃度不純物層２４０とＳｉＯ２膜２０６との界面に形成される界面準位、および、隣接する画素１間の転送ゲート電極２０８ｂおよび２０８ａとｐ型高濃度不純物層２４０の両端部とがオーバーラップする領域に位置するｐ型高濃度不純物層２４０とＳｉＯ２膜６との界面に形成される界面準位に起因して暗電流が発生するのを抑制することができるなどの上記第３実施形態と同様の効果を得ることができる。
【００８１】
図４６〜図５０は、本発明の第３実施形態の第２変形例による固体撮像装置の製造プロセスを説明するための断面図である。次に、図４５〜図５０を参照して、本発明の第３実施形態の第２変形例による固体撮像装置の製造プロセスについて説明する。
【００８２】
この第３実施形態の第２変形例では、まず、図４６に示すように、ｐ型ウェル領域３およびｎ型不純物領域４を形成したｎ型シリコン基板２のｎ型不純物領域４の表面の所定領域にｐ型の不純物をイオン注入することにより、複数の下部ｐ型高濃度不純物層２３５ｂとｐ型高濃度不純物層２４０とを所定の間隔を隔てて形成する。この際、下部ｐ型高濃度不純物層２３５ｂおよびｐ型高濃度不純物層２４０は、ｎ型シリコン基板２の表面から約２０ｎｍ〜約８０ｎｍの深さまでの領域に、それぞれ、約５２０ｎｍ〜約９２０ｎｍ、および、約１５０ｎｍ〜約３００ｎｍの幅に渡って形成する。そして、ＣＶＤ法を用いて、ｎ型シリコン基板２の表面全体を覆うようにＳｉＯ２膜２１１を形成する。その後、ＣＶＤ法を用いて、ＳｉＯ２膜２１１上にポリシリコン層２１２を形成する。
【００８３】
次に、図４７に示すように、ポリシリコン層２１２の上部ｐ型高濃度不純物層２３５ａ（図４５参照）の形成領域以外の領域上を覆うようにレジスト層２３６を形成する。この際、レジスト層２３６の開口部２３６ａは、下部ｐ型高濃度不純物層２３５ｂの幅（約５２０ｎｍ〜約９２０ｎｍ）よりも小さい幅（約４００ｎｍ〜約７２０ｎｍ）を有するように形成する。そして、形成したレジスト層２３６をマスクとして、ポリシリコン層２１２をドライエッチングすることにより、ポリシリコン層２１２の上部ｐ型高濃度不純物層２３５ａ（図４５参照）の形成領域に対応する部分を除去する。その後、レジスト層２３６をマスクとして、ウェットエッチングにより、ＳｉＯ２膜２１１の上部ｐ型高濃度不純物層２３５ａ（図４５参照）の形成領域に対応する部分を除去する。そして、レジスト層２３６を除去する。
【００８４】
次に、図４８に示すように、ｎ型シリコン基板２の下部ｐ型高濃度不純物層２３５ｂのポリシリコン層２１２およびＳｉＯ２膜２１１によって覆われていない領域上に、図３３に示した上記第３実施形態と同様のプロセスによりシリコン層をエピタキシャル成長させる。これにより、下部ｐ型高濃度不純物層２３５ｂ上に、約４０ｎｍ〜約８０ｎｍの厚みおよび下部ｐ型高濃度不純物層２３５ｂの幅（約５２０ｎｍ〜約９２０ｎｍ）よりも小さい幅（約４００ｎｍ〜約７２０ｎｍ）を有するシリコンのエピタキシャル成長層からなる上部ｐ型高濃度不純物層２３５ａを形成する。なお、この際、ポリシリコン層２１２上には、ポリシリコンが成長することにより約４８ｎｍ〜約９６ｎｍの厚みを有するポリシリコン層２４５が形成される。
【００８５】
次に、図４９に示すように、上部ｐ型高濃度不純物層２３５ａ上を覆うようにレジスト層２３７を形成する。そして、形成したレジスト層２３７をマスクとしてポリシリコン層２４５および２１２をドライエッチングにより除去するとともに、レジスト層２３７を除去した後、ＳｉＯ２膜２１１をウェットエッチングにより除去する。その後、図５０に示すように、下部ｐ型高濃度不純物層２３５ｂの両端部の上面上と上部ｐ型高濃度不純物層２３５ａの側面上および上面上とを覆うようにレジスト層２３８を形成するとともに、ｐ型高濃度不純物層２４０上にレジスト層２３９を形成する。そして、レジスト層２３８および２３９をマスクとして、ドライエッチングにより、ｎ型不純物領域４（ｎ型シリコン基板２の表面）を深さ方向に約２０ｎｍ〜約８０ｎｍ除去する。これにより、ｎ型不純物領域４の表面近傍に形成された下部ｐ型高濃度不純物層２３５ｂおよびｐ型高濃度不純物層２４０が、ｎ型不純物領域４の表面から約２０ｎｍ〜約８０ｎｍの高さに突出するように形成される。この後、図３７〜図４１に示した上記第３実施形態と同様のプロセスにより、図４５に示した第３実施形態の第２変形例による固体撮像装置が形成される。
【００８６】
（第４実施形態）
図５１は、本発明の第４実施形態による固体撮像装置の構造を説明するための断面図である。図５２は、図５１に示した第４実施形態による固体撮像装置の領域Ｄを拡大して示した断面図である。まず、図５１および図５２を参照して、本発明の第４実施形態による固体撮像装置の構造について説明する。
【００８７】
この第４実施形態による固体撮像装置では、図５１に示すように、上記第１〜第３実施形態と異なり、１画素３００内に３つの転送ゲート電極３０１を有するとともに、画素３００内の隣接する転送ゲート電極３０１間、および、画素３００間の隣接する転送ゲート電極３０１間に、ｎ型シリコン基板２の表面上に突出するように、ｐ型高濃度不純物層３０２および３０３がそれぞれ設けられている。また、第４実施形態では、ｐ型高濃度不純物層３０２および３０３は、同じ高さになるように、ｎ型シリコン基板２のｎ型不純物領域４の表面上に突出するように形成されている。すなわち、このｐ型高濃度不純物層３０２および３０３は、ｎ型シリコン基板２のｎ型不純物領域４の表面から約１０ｎｍ〜約１００ｎｍの同じ高さで突出するとともに、約１５０ｎｍ〜約３００ｎｍの幅を有するように形成されている。これにより、第４実施形態では、ｐ型高濃度不純物層３０２および３０３下のｎ型不純物領域４に位置する転送チャネルとｐ型高濃度不純物層３０２および３０３の両側に配置された後述する転送ゲート電極３０１下のｎ型不純物領域４に位置する転送チャネルとが平坦化されている。なお、ｐ型高濃度不純物層３０２および３０３は、それぞれ、本発明の「第４不純物領域」および「第５不純物領域」の一例である。また、ｐ型高濃度不純物層３０２および３０３を構成するシリコン層は、ｎ型シリコン基板２の表面上にエピタキシャル成長させたシリコン層である。
【００８８】
また、ｎ型シリコン基板２の表面上およびｐ型高濃度不純物層３０２および３０３の表面および側面上を覆うように、約１５ｎｍ〜約５０ｎｍの厚みを有するＳｉＯ２膜３０４が形成されている。また、転送ゲート電極３０１下のＳｉＯ２膜３０４上およびｐ型高濃度不純物層３０２および３０３の側面上に位置するＳｉＯ２膜３０４上には、約１５ｎｍ〜約１００ｎｍの厚みを有するＳｉＮ膜３０５が形成されている。なお、ＳｉＯ２膜３０４およびＳｉＮ膜３０５は、本発明の「絶縁膜」の一例である。また、ｐ型高濃度不純物層３０２および３０３の両側に位置するＳｉＮ膜３０５上には、それぞれ、転送チャネル内の電荷を転送するための転送ゲート電極３０１が形成されている。この転送ゲート電極３０１は、それぞれ、約４０ｎｍ〜約８０ｎｍの厚みと約３００ｎｍ〜約７２０ｎｍの幅とを有するポリシリコン層によって形成されている。また、転送ゲート電極３０１は、電荷の転送方向に沿って約１３０ｎｍ〜約２５０ｎｍの間隔を隔てて設けられている。また、転送ゲート電極３０１上には、約３０ｎｍ〜約８０ｎｍの厚みを有するＳｉＮ膜３０６が形成されている。
【００８９】
また、第４実施形態では、図５１および図５２に示すように、隣接する画素３００間の転送ゲート電極３０１と隣接する画素３００間のｐ型高濃度不純物層３０３とは、ＳｉＯ２膜３０４およびＳｉＮ膜３０５を介して互いにｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップするように配置されている。この転送ゲート電極３０１とｐ型高濃度不純物層３０３とのオーバーラップ量Ｗ９は、約１０ｎｍ〜約１００ｎｍに設定されている。なお、画素３００内のｐ型高濃度不純物層３０２も、上記隣接する画素３００間のｐ型高濃度不純物層３０３と同様に、画素３００内の転送ゲート電極３０１とＳｉＯ２膜３０４およびＳｉＮ膜３０５を介して互いにｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップするように配置されている。また、この画素３００内の転送ゲート電極３０１とｐ型高濃度不純物層３０２とのオーバーラップ量は、隣接する画素３００間のｐ型高濃度不純物層３０３のオーバーラップ量Ｗ９（約１０ｎｍ〜約１００ｎｍ）と同じに設定されている。
【００９０】
また、第４実施形態では、図５２に示すように、ｐ型高濃度不純物層３０２および３０３中に存在するホールによって、ｐ型高濃度不純物層３０２および３０３とＳｉＯ２膜３０４との界面およびｐ型高濃度不純物層３０２および３０３とｎ型シリコン基板２との界面にホール（正孔）が充満されている。また、光電変換時には、転送ゲート電極３０１に負電圧が印加されることにより、転送ゲート電極３０１下に位置するｎ型シリコン基板２とＳｉＯ２膜３０４との界面にホールが誘起される。したがって、ｐ型高濃度不純物層３０２および３０３が設けられた領域、および、ｐ型高濃度不純物層３０２および３０３と転送ゲート電極３０１とがｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップする領域では、ｐ型高濃度不純物層３０２および３０３中のホールと転送ゲート電極３０１に負電圧が印加されることにより誘起されるホールとによって、ｐ型高濃度不純物層３０２および３０３とＳｉＯ２膜３０４との界面およびｐ型高濃度不純物層３０２および３０３とｎ型シリコン基板２との界面にホールが充満される。
【００９１】
第４実施形態では、上記のように、画素３００内のｐ型高濃度不純物層３０２の突出した部分と隣接する画素３００間のｐ型高濃度不純物層３０３の突出した部分とを、実質的に同じ厚み（厚み）を有するように構成することによって、画素３００内のｐ型高濃度不純物層３０２の突出した部分の高さと、隣接する画素３００間のｐ型高濃度不純物層３０３の突出した部分の高さとを、実質的に同じ高さにすることができるので、ｐ型高濃度不純物層３０２とｐ型高濃度不純物層３０３とを同じプロセスで形成することができる。これにより、画素３００内のｐ型高濃度不純物層３０２の突出した部分の高さと隣接する画素３００間のｐ型高濃度不純物層３０３の突出した部分の高さとが異なる高さである場合に比べて、後述するように、製造プロセスを簡略化することができる。
【００９２】
なお、第４実施形態のその他の効果は、上記第１〜第３実施形態の効果と同様である。
【００９３】
図５３〜図５７は、本発明の第４実施形態による固体撮像装置の製造プロセスを説明するための断面図である。次に、図５１および図５３〜図５７を参照して、本発明の第４実施形態による固体撮像装置の製造プロセスについて説明する。
【００９４】
第４実施形態では、まず、図５３に示すように、ｎ型シリコン基板２にｐ型不純物をイオン注入することによって、ｎ型シリコン基板２の上面から所定の深さまでｐ型ウェル領域３を形成する。その後、ｎ型不純物をイオン注入することによって、ｐ型ウェル領域３内の所定領域にｎ型不純物領域４を形成する。そして、約７００℃で、２０分間程度、塩化水素ガスおよびジクロロシランガス（ＳｉＨ２Ｃｌ２）雰囲気中に曝すことによって、ｎ型不純物領域４上に、約１０ｎｍ〜約１００ｎｍの厚みを有するシリコン層３０７をエピタキシャル成長させる。なお、このシリコン層３０７をエピタキシャル成長させる際に、ホウ素（Ｂ）を導入するとともに電気的に活性化させることによりシリコン層３０７をｐ型化する。
【００９５】
次に、図５４に示すように、シリコン層３０７のｐ型高濃度不純物層３０２および３０３（図５１参照）の形成領域に対応する部分の領域上にレジスト層３０８を形成する。そして、形成したレジスト層３０８をマスクとしてドライエッチングを行うことによりシリコン層３０７のｐ型高濃度不純物層３０２および３０３（図５１参照）の形成領域に対応する部分以外を除去する。これにより、シリコンからなるｐ型高濃度不純物層３０２および３０３が形成される。その後、レジスト層３０８を除去する。
【００９６】
次に、図５５に示すように、熱酸化法またはＣＶＤ法を用いて、全面を覆うように約１５ｎｍ〜約５０ｎｍの厚みを有するＳｉＯ２膜３０４を形成する。そして、図５６に示すように、ＣＶＤ法を用いて、ＳｉＯ２膜３０４上の全面を覆うように約１５ｎｍ〜約１００ｎｍの厚みを有するＳｉＮ膜３０５を形成する。その後、ＣＶＤ法を用いて、ＳｉＮ膜３０５上に約４０ｎｍ〜約８０ｎｍの厚みを有するポリシリコン層３０８を形成する。そして、ＣＶＤ法を用いて、ポリシリコン層３０８上にリン（Ｐ）層（図示せず）を堆積した後、加熱することによりポリシリコン層３０８中にリン（Ｐ）を熱拡散させる。その後、ＣＶＤ法を用いて、ポリシリコン層３０８上に、約３０ｎｍ〜約８０ｎｍの厚みを有するＳｉＮ膜３０６を形成する。
【００９７】
そして、図５７に示すように、ＳｉＮ膜３０６の転送ゲート電極３０１を分離する領域以外の領域上にレジスト層３０９を形成する。そして、形成したレジスト層３０９をマスクにするとともに、ＳｉＯ２膜３０４をエッチングストッパとしてドライエッチングを行うことにより、ＳｉＮ膜３０６、ポリシリコン層３０８およびＳｉＮ膜３０５の転送ゲート電極３０１を分離する領域に対応する部分を除去する。これによって、ポリシリコン層からなる転送ゲート電極３０１が形成される。その後、レジスト層３０９を除去する。上記のようにして、図５１に示した第３実施形態による固体撮像装置が形成される。
【００９８】
図５８〜図６２は、本発明の第４実施形態の第１変形例による固体撮像装置の製造プロセスを示した断面図である。次に、図５１および図５８〜図６２を参照して、本発明の第４実施形態の第１変形例による固体撮像装置の製造プロセスについて説明する。
【００９９】
この第４実施形態の第１変形例では、上記第４実施形態と異なり、ｎ型シリコン基板２の所定領域のみに、ｐ型高濃度不純物層３０２および３０３をエピタキシャル成長させて形成する。具体的には、まず、図５８に示すように、ｎ型シリコン基板２にｐ型ウェル領域３およびｎ型不純物領域４を形成した後、熱酸化法またはＣＶＤ法を用いて、ｎ型シリコン基板２上にＳｉＯ２膜３１０を形成する。その後、ＣＶＤ法を用いて、ＳｉＯ２膜３１０上に、ポリシリコン層３１１を形成する。
【０１００】
次に、図５９に示すように、ポリシリコン層３１１のｐ型高濃度不純物層３０２および３０３（図５１参照）の形成領域に対応する部分以外の領域上にレジスト層３１２を形成する。そして、形成したレジスト層３１２をマスクとしてドライエッチングを行うことにより、ｐ型高濃度不純物層３０２および３０３（図５１参照）の形成領域に対応する部分を除去する。次に、レジスト層３１２をマスクとしてウェットエッチングを行うことによりＳｉＯ２膜３１０、ｐ型高濃度不純物層３０２および３０３（図５１参照）の形成領域に対応する部分を除去する。その後、レジスト層３１２を除去する。
【０１０１】
次に、図６０に示すように、約７００℃で、２０分間程度、塩化水素ガスおよびジクロロシランガス（ＳｉＨ２Ｃｌ２）雰囲気中に曝すことによって、ｎ型不純物領域４上に約１０ｎｍ〜約１００ｎｍの厚みを有するシリコン層３１３をエピタキシャル成長させる。なお、このシリコン層３１３をエピタキシャル成長させる際に、ホウ素（Ｂ）を導入するとともに電気的に活性化させることによりシリコン層３１３をｐ型化する。この際、ポリシリコン層３１１上には、ポリシリコンが成長することにより約４８ｎｍ〜約９６ｎｍの厚みを有するポリシリコン層３１４が形成される。
【０１０２】
次に、図６１に示すように、シリコン層３１３上にレジスト層３１５を形成する。そして、形成したレジスト層３１５をマスクとしてドライエッチングを行うことによりｐ型高濃度不純物層３０２および３０３（図５１参照）の形成領域に対応する部分以外のポリシリコン層３１１および３１４（図６０参照）を除去する。その後、レジスト層３１５をマスクとしてウェットエッチングを行うことによりｐ型高濃度不純物層３０２および３０３（図５１参照）の形成領域に対応する部分以外のＳｉＯ２膜３１０を除去する。その後、レジスト層３１５を除去することによって、図６１に示すような状態となる。この後、図５５〜図５７に示した上記第４実施形態と同様のプロセスにより、図５１に示した上記第４実施形態と同様の構造を有する第１変形例による固体撮像装置が形成される。
【０１０３】
なお、今回開示された実施形態および変形例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および変形例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１０４】
たとえば、上記第２実施形態では、ｐ型高濃度不純物層を台形形状に形成する際、ｐ型高濃度不純物層上に台形形状のレジスト層を形成した後、ドライエッチングすることにより、レジスト層の台形形状をｐ型高濃度不純物層に反映させることによって、ｐ型高濃度不純物層を台形形状に形成したが、本発明はこれに限らず、上記以外の方法を用いて、ｐ型高濃度不純物層を台形形状に形成することも可能である。たとえば、ｐ型高濃度不純物層上に矩形状のレジスト層を形成した後、Ａｒを添加したエッチングガス（Ｃｌ２：約５０ｓｃｃｍ、Ｏ２：約１０ｓｃｃｍ、Ａｒ：約５０ｓｃｃｃｍ）を用いてドライエッチングを行うことにより、矩形状のレジスト層の上部の両端に位置する角部を除去しながらｐ型高濃度不純物層をエッチングする。これにより、レジスト層が矩形状から台形形状に変形されるとともに、レジスト層下に位置するｐ型高濃度不純物層が台形形状に形成される。なお、第２実施形態のようにｐ型高濃度不純物層上に台形形状のレジスト層を形成するとともに、上記のＡｒを添加したエッチングガスを用いてドライエッチングすることによって、ｐ型高濃度不純物層を台形形状に形成してもよい。
【０１０５】
また、上記第１実施形態では、ｐ型高濃度不純物層の転送ゲート電極とオーバーラップする部分の上面をオーバーラップしていない部分の上面から１段低い高さ位置に形成するとともに、上記第２実施形態では、ｐ型高濃度不純物層の転送ゲート電極と対向する領域上面と転送ゲート電極のｐ型高濃度不純物層と対向する領域の下面とを共に傾斜した形状に形成したが、本発明はこれに限らず、ｐ型高濃度不純物層および転送ゲート電極を上記以外の形状に形成してもよい。たとえば、図６３〜図７２に示すような形状にｐ型高濃度不純物層および転送ゲート電極を形成してもよい。
【０１０６】
具体的には、図６３に示すように、転送ゲート電極７８のｐ型高濃度不純物層５側の端部の上部に上方に突出する凸部を形成するとともに、その端部の下部に上方へ凹む凹部を形成してもよい。また、図６４に示すように、転送ゲート電極８８のｐ型高濃度不純物層５側の端部領域において、上部に凸部を形成することなく、下部のみに上方へ凹む凹部を形成してもよい。このように構成すれば、転送ゲート電極８８の端部のｐ型高濃度不純物導５とオーバーラップする部分の厚みを小さくすることができるので、転送ゲート電極８８とｐ型高濃度不純物層５とが互いにｎ型シリコン基板２の上面に対して垂直な方向においてオーバーラップするように配置しても、固体撮像装置の高さ方向の寸法が増大するのを抑制することができる。
【０１０７】
また、図６５に示すように、図６３に示した転送ゲート電極７８の端部の上部に形成した凸部上にｐ型高濃度不純物層５側へ延びる部分をさらに形成することにより、転送ゲート電極９８を形成してもよい。また、図６６に示す転送ゲート電極１０８のように、図６３に示した転送ゲート電極７８と同様の形状に形成するとともに、転送ゲート電極１０８の上面の高さ位置がｐ型高濃度不純物層５の上端面の高さ位置よりも低くなるように構成してもよい。
【０１０８】
また、図６７に示すように、図６３に示した形状と同様の形状に転送ゲート電極７８を形成するとともに、ｐ型高濃度不純物層１１５の全体をｐ型高濃度不純物層１１５の転送ゲート電極７８とオーバーラップする厚みの小さい部分と同じ厚みに形成してもよい。なお、このｐ型高濃度不純物層１１５は、本発明の「第２不純物領域」の一例である。また、図６８に示すように、図６７に示した形状と同様の形状にｐ型高濃度不純物層１１５を形成するとともに、図６４に示した形状と同様の形状に転送ゲート電極８８を形成してもよい。
【０１０９】
また、図６９に示すように、ｐ型高濃度不純物層１２５の端部の上面をｐ型高濃度不純物層１２５の上端面の高さ位置よりも１段低い高さ位置に形成するととともに、そのｐ型高濃度不純物層１２５の端部の転送ゲート電極１２８とオーバーラップする部分の上面を傾斜した形状に形成してもよい。なお、このｐ型高濃度不純物層１２５は、本発明の「第２不純物領域」の一例である。また、この場合、転送ゲート電極１２８のｐ型高濃度不純物層１２５側の端部の下部に上方に凹む凹部を形成するとともに、その凹部のｐ型高濃度不純物層１２５の傾斜した上面と対向する側面を傾斜した形状に形成してもよい。また、図６９に示した転送ゲート電極１２８の端部の上部に設けられたｐ型高濃度不純物層１２５側へ延びる部分の側面を傾斜した形状に形成することにより、図７０に示すような形状を有する転送ゲート電極１３８を形成してもよい。また、この場合、図７０に示すように、ｐ型高濃度不純物層１３５の転送ゲート電極１３８の上部の傾斜した側面に対向する側面を傾斜した形状に形成してもよい。なお、このｐ型高濃度不純物層１３５は、本発明の「第２不純物領域」の一例である。
【０１１０】
また、図７１に示すように、ｐ型高濃度不純物層５下に位置するｎ型シリコン基板２の表面にｐ型不純物領域５ａを形成してもよい。なお、このｐ型不純物領域５ａは、本発明の「第３不純物領域」の一例である。このように、ｐ型高濃度不純物層５下に位置するｎ型シリコン基板２の表面にｐ型不純物領域５ａを形成することにより、エピタキシャル成長層からなるｐ型高濃度不純物層５とｎ型シリコン基板２との界面に形成される界面準位をｐ型不純物領域５ａ中に存在するホールによって消滅させることができる。これにより、図７１に示した固体撮像装置では、暗電流の発生をより抑制することができる。なお、ｐ型不純物領域５ａは、ｎ型シリコン基板２の表面にｐ型不純物をイオン注入することにより形成するか、または、ｐ型高濃度不純物層５中のｐ型不純物をｎ型シリコン基板２の表面へ熱拡散させることによって形成する。
【０１１１】
また、上記第１実施形態、第２実施形態および変形例では、ｐ型高濃度不純物層および転送ゲート電極の断面形状において、側面部を直線的に構成するとともに、角部を丸みを有しないように構成したが、本発明はこれに限らず、図７２に示すように、ｐ型高濃度不純物層１４５および転送ゲート電極１４８の側面部から角部にかけての領域を曲線的に形成してもよい。なお、ｐ型高濃度不純物層１４５は、本発明の「第２不純物領域」の一例である。
【図面の簡単な説明】
【０１１２】
【図１】本発明の第１実施形態による固体撮像装置の構造を説明するための断面図である。
【図２】図１に示した第１実施形態による固体撮像装置の領域Ａを拡大して示した断面図である。
【図３】本発明の第１実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図４】本発明の第１実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図５】本発明の第１実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図６】本発明の第１実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図７】本発明の第１実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図８】本発明の第１実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図９】本発明の第１実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図１０】本発明の第１実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図１１】本発明の第１実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図１２】本発明の第１実施形態の第１変形例による固体撮像装置の製造プロセスについて説明するための断面図である。
【図１３】本発明の第１実施形態の第１変形例による固体撮像装置の製造プロセスについて説明するための断面図である。
【図１４】本発明の第１実施形態の第１変形例による固体撮像装置の製造プロセスについて説明するための断面図である。
【図１５】本発明の第１実施形態の第２変形例による固体撮像装置の構造を説明するための断面図である。
【図１６】本発明の第１実施形態の第２変形例による固体撮像装置の製造プロセスについて説明するための断面図である。
【図１７】本発明の第１実施形態の第２変形例による固体撮像装置の製造プロセスについて説明するための断面図である。
【図１８】本発明の第１実施形態の第２変形例による固体撮像装置の製造プロセスについて説明するための断面図である。
【図１９】本発明の第１実施形態の第２変形例による固体撮像装置の製造プロセスについて説明するための断面図である。
【図２０】本発明の第２実施形態による固体撮像装置の構造を説明するための断面図である。
【図２１】図２０に示した第２実施形態による固体撮像装置の領域Ｂを拡大して示した断面図である。
【図２２】本発明の第２実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図２３】本発明の第２実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図２４】本発明の第２実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図２５】本発明の第２実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図２６】本発明の第２実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図２７】本発明の第２実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図２８】本発明の第２実施形態による固体撮像装置の製造プロセスについて説明するための断面図である。
【図２９】本発明の第３実施形態による固体撮像装置の構造を説明するための断面図である。
【図３０】図２９に示した第３実施形態による固体撮像装置の領域Ｃを拡大して示した断面図である。
【図３１】本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図３２】本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図３３】本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図３４】本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図３５】本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図３６】本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図３７】本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図３８】本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図３９】本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図４０】本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図４１】本発明の第３実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図４２】本発明の第３実施形態の第１変形例による固体撮像装置の製造プロセスを示した断面図である。
【図４３】本発明の第３実施形態の第１変形例による固体撮像装置の製造プロセスを示した断面図である。
【図４４】本発明の第３実施形態の第１変形例による固体撮像装置の製造プロセスを示した断面図である。
【図４５】本発明の第３実施形態の第２変形例による固体撮像装置の構造を説明するための断面図である。
【図４６】本発明の第３実施形態の第２変形例による固体撮像装置の製造プロセスを説明するための断面図である。
【図４７】本発明の第３実施形態の第２変形例による固体撮像装置の製造プロセスを説明するための断面図である。
【図４８】本発明の第３実施形態の第２変形例による固体撮像装置の製造プロセスを説明するための断面図である。
【図４９】本発明の第３実施形態の第２変形例による固体撮像装置の製造プロセスを説明するための断面図である。
【図５０】本発明の第３実施形態の第２変形例による固体撮像装置の製造プロセスを説明するための断面図である。
【図５１】本発明の第４実施形態による固体撮像装置の構造を説明するための断面図である。
【図５２】図５０に示した第４実施形態による固体撮像装置の領域Ｄを拡大して示した断面図である。
【図５３】本発明の第４実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図５４】本発明の第４実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図５５】本発明の第４実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図５６】本発明の第４実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図５７】本発明の第４実施形態による固体撮像装置の製造プロセスを説明するための断面図である。
【図５８】本発明の第４実施形態の第１変形例による固体撮像装置の製造プロセスを示した断面図である。
【図５９】本発明の第４実施形態の第１変形例による固体撮像装置の製造プロセスを示した断面図である。
【図６０】本発明の第４実施形態の第１変形例による固体撮像装置の製造プロセスを示した断面図である。
【図６１】本発明の第４実施形態の第１変形例による固体撮像装置の製造プロセスを示した断面図である。
【図６２】本発明の第４実施形態の第１変形例による固体撮像装置の製造プロセスを示した断面図である。
【図６３】本発明の変形例による固体撮像装置の転送ゲート電極とｐ型高濃度不純物層とのオーバーラップ領域近傍の構造を示した断面図である。
【図６４】本発明の変形例による固体撮像装置の転送ゲート電極とｐ型高濃度不純物層とのオーバーラップ領域近傍の構造を示した断面図である。
【図６５】本発明の変形例による固体撮像装置の転送ゲート電極とｐ型高濃度不純物層とのオーバーラップ領域近傍の構造を示した断面図である。
【図６６】本発明の変形例による固体撮像装置の転送ゲート電極とｐ型高濃度不純物層とのオーバーラップ領域近傍の構造を示した断面図である。
【図６７】本発明の変形例による固体撮像装置の転送ゲート電極とｐ型高濃度不純物層とのオーバーラップ領域近傍の構造を示した断面図である。
【図６８】本発明の変形例による固体撮像装置の転送ゲート電極とｐ型高濃度不純物層とのオーバーラップ領域近傍の構造を示した断面図である。
【図６９】本発明の変形例による固体撮像装置の転送ゲート電極とｐ型高濃度不純物層とのオーバーラップ領域近傍の構造を示した断面図である。
【図７０】本発明の変形例による固体撮像装置の転送ゲート電極とｐ型高濃度不純物層とのオーバーラップ領域近傍の構造を示した断面図である。
【図７１】本発明の変形例による固体撮像装置の転送ゲート電極とｐ型高濃度不純物層とのオーバーラップ領域近傍の構造を示した断面図である。
【図７２】本発明の変形例による固体撮像装置の１画素分の構造を示した断面図である。
【符号の説明】
【０１１３】
１、３００  画素
２          ｎ型シリコン基板（基板）
４          ｎ型不純物領域（第１不純物領域）
５、３５、５５、１１５、１２５、１３５、１４５  ｐ型高濃度不純物層（第２不純物領域）
５ａ        ｐ型不純物領域（第３不純物領域）
６、５６、２０６、３０４    ＳｉＯ２膜（絶縁膜）
７、５７、２０７、３０５    ＳｉＮ膜（絶縁膜）
８ａ、８ｂ、５８ａ、５８ｂ、７８、８８、９８、１０８、１２８、１３８、１４８、
２０８ａ、２０８ｂ、３０１    転送ゲート電極
２０５      ｐ型高濃度不純物領域（第２不純物領域、第４不純物領域）
２１０      ｐ型高濃度不純物層（第２不純物領域、第５不純物領域）
【図１】
2007043053.tif 000003
【図２】
2007043053.tif 000004
【図３】
2007043053.tif 000005
【図４】
2007043053.tif 000006
【図５】
2007043053.tif 000007
【図６】
2007043053.tif 000008
【図７】
2007043053.tif 000009
【図８】
2007043053.tif 000010
【図９】
2007043053.tif 000011
【図１０】
2007043053.tif 000012
【図１１】
2007043053.tif 000013
【図１２】
2007043053.tif 000014
【図１３】
2007043053.tif 000015
【図１４】
2007043053.tif 000016
【図１５】
2007043053.tif 000017
【図１６】
2007043053.tif 000018
【図１７】
2007043053.tif 000019
【図１８】
2007043053.tif 000020
【図１９】
2007043053.tif 000021
【図２０】
2007043053.tif 000022
【図２１】
2007043053.tif 000023
【図２２】
2007043053.tif 000024
【図２３】
2007043053.tif 000025
【図２４】
2007043053.tif 000026
【図２５】
2007043053.tif 000027
【図２６】
2007043053.tif 000028
【図２７】
2007043053.tif 000029
【図２８】
2007043053.tif 000030
【図２９】
2007043053.tif 000031
【図３０】
2007043053.tif 000032
【図３１】
2007043053.tif 000033
【図３２】
2007043053.tif 000034
【図３３】
2007043053.tif 000035
【図３４】
2007043053.tif 000036
【図３５】
2007043053.tif 000037
【図３６】
2007043053.tif 000038
【図３７】
2007043053.tif 000039
【図３８】
2007043053.tif 000040
【図３９】
2007043053.tif 000041
【図４０】
2007043053.tif 000042
【図４１】
2007043053.tif 000043
【図４２】
2007043053.tif 000044
【図４３】
2007043053.tif 000045
【図４４】
2007043053.tif 000046
【図４５】
2007043053.tif 000047
【図４６】
2007043053.tif 000048
【図４７】
2007043053.tif 000049
【図４８】
2007043053.tif 000050
【図４９】
2007043053.tif 000051
【図５０】
2007043053.tif 000052
【図５１】
2007043053.tif 000053
【図５２】
2007043053.tif 000054
【図５３】
2007043053.tif 000055
【図５４】
2007043053.tif 000056
【図５５】
2007043053.tif 000057
【図５６】
2007043053.tif 000058
【図５７】
2007043053.tif 000059
【図５８】
2007043053.tif 000060
【図５９】
2007043053.tif 000061
【図６０】
2007043053.tif 000062
【図６１】
2007043053.tif 000063
【図６２】
2007043053.tif 000064
【図６３】
2007043053.tif 000065
【図６４】
2007043053.tif 000066
【図６５】
2007043053.tif 000067
【図６６】
2007043053.tif 000068
【図６７】
2007043053.tif 000069
【図６８】
2007043053.tif 000070
【図６９】
2007043053.tif 000071
【図７０】
2007043053.tif 000072
【図７１】
2007043053.tif 000073
【図７２】
2007043053.tif 000074