(57)【要約】【課題】  ＦｉｎＦＥＴのシリコンフィンをエッチングするために用いられる最終ハードマスクを構築すること。【解決手段】  シリコンフィンをエッチングするために用いられる最終ハードマスク、ＦｉｎＦＥＴのソース／ドレインのシリコン領域、及びレジスタ、ダイオード、及びコンデンサといった非ＦｉｎＦＥＴデバイスのシリコンメサを構築するための３つのマスクによる方法が提供される。より詳細には、第１のマスクがマンドレルを生成するために用いられ、第２のマスクがマンドレルの側壁スペーサをパターン形成するために用いられ、第３のマスクが該側壁スペーサの１つにより連結されたボックス形状構造体をパターン形成するために用いられる。ボックス形状構造体に対するゲート導体の位置合わせがもたらされる。【選択図】      図１１
2007042790.tif 000002
【特許請求の範囲】
【請求項１】
フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を製造する方法であって、
修正Ｈ字形状構造体をシリコン層構造体の上に形成するステップであって、前記修正Ｈ字形状構造体とは別に位置合わせマークを前記シリコン層構造体に形成することを含むステップと、
前記修正Ｈ字形状構造体のパターンを前記シリコン層構造体のシリコン層に転写して、前記シリコン層の一部が、フィンにより連結された２つの対向するボックス形状構造体を含む修正Ｈ字形状構造体を有するようにするステップと、
前記フィンと交差するゲート導体を前記シリコン層の前記ボックス形状構造体の間に形成するステップであって、前記位置合わせマークを用いて前記ゲート導体を前記修正Ｈ字形状構造体に対して位置合わせするステップと、
前記ゲート導体上にのみ存在し、前記シリコン層の前記修正Ｈ字形状構造体上に存在しないゲート側壁スペーサを、前記ゲート導体上に形成するステップと、
付加的なシリコンを前記シリコン層の前記修正Ｈ字形状構造体上に成長させるステップと、
を含む方法。
【請求項２】
前記修正Ｈ字形状構造体を形成する工程が、
マンドレルを前記シリコン層構造体上に形成するステップと、
側壁スペーサを前記マンドレルの周りに形成するステップと、
前記マンドレルを除去して、前記側壁スペーサを所定の位置に残すステップと、
前記側壁スペーサの部分を除去するステップと、
前記側壁スペーサの部分の上にマスクを形成して、残りの側壁スペーサが前記マスクを連結し、前記修正Ｈ字形状構造体を生成するようにするステップと、
を含む請求項１に記載の方法。
【請求項３】
前記残りのスペーサが前記対向する側壁スペーサに対して直角である請求項２に記載の方法。
【請求項４】
前記付加的なシリコンを成長させる工程の後に、不純物を前記シリコン層の前記修正Ｈ字形状構造体に注入する工程をさらに含む請求項１に記載の方法。
【請求項５】
前記ゲート導体を形成する前に、
犠牲酸化物を前記シリコン層の前記修正Ｈ字形状構造体上に成長させるステップと、
不純物を前記シリコン層の前記フィン及び前記ボックス形状構造体に注入するステップと、
前記犠牲酸化物を除去するするステップと、
をさらに含む請求項１に記載の方法。
【請求項６】
前記ゲート導体を形成する前に、ゲート絶縁体を前記シリコン層の前記フィンの上に形成する工程をさらに含む請求項１に記載の方法。
【請求項７】
前記修正Ｈ字形状構造体において、前記フィンが、前記対向するボックス形状構造体の長さ方向中央位置にない請求項１に記載の方法。
【請求項８】
フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を製造する方法であって、
基板と、前記基板の上のシリコン層と、前記シリコン層の上のハードマスクとを含む積層構造体の上に、修正Ｈ字形状構造体を形成するステップであって、前記修正Ｈ字形状構造体とは別に位置合わせマークを該積層構造体に形成することを含むステップと、
前記修正Ｈ字形状構造体のパターンを、前記ハードマスクに転写するステップと、
前記修正Ｈ字形状構造体を除去するステップと、
前記ハードマスクを用いて前記修正Ｈ字形状構造体のパターンを前記シリコン層に転写して、該シリコン層の一部が、フィンにより連結された２つの対向するボックス形状構造体を含む修正Ｈ字形状構造体を有するようにするステップと、
前記フィンと交差するゲート導体を前記シリコン層の前記ボックス形状構造体の間に形成するステップであって、前記位置合わせマークを用いて前記ゲート導体を前記修正Ｈ字形状構造体に対して位置合わせするステップと、
前記ゲート導体上にのみ存在し、前記シリコン層の前記修正Ｈ字形状構造体上に存在しないゲート側壁スペーサを、前記ゲート導体上に形成するステップと、
付加的なシリコンを前記シリコン層の前記修正Ｈ字形状構造体上に成長させるステップと、
を含む方法。
【請求項９】
前記修正Ｈ字形状構造体を形成する工程が、
マンドレルを前記ハードマスク上に形成するステップと、
側壁スペーサを前記マンドレルの周りに形成するステップと、
前記マンドレルを除去して、前記側壁スペーサを所定の位置に残すステップと、
前記側壁スペーサの１つのセグメントを除去するステップと、
ボックス形状構造体を、前記側壁スペーサの前記１つのセグメントを除去した後の残りの対向する側壁スペーサの上に形成して、残りの側壁スペーサが前記ボックス形状構造体を連結し、前記修正Ｈ字形状構造体を生成するようにするステップと、
を含む請求項８に記載の方法。
【請求項１０】
前記残りのスペーサが、前記対向する側壁スペーサに対して直角である請求項９に記載の方法。
【請求項１１】
前記付加的なシリコンを成長させる工程の後に、不純物を前記シリコン層の前記修正Ｈ字形状構造体に注入する工程をさらに含む請求項８に記載の方法。
【請求項１２】
前記ゲート導体を形成する前に、
犠牲酸化物を前記シリコン層の前記修正Ｈ字形状構造体上に成長させるステップと、
不純物を前記シリコン層の前記フィン及び前記ボックス形状構造体に注入するステップと、
前記犠牲酸化物を除去するステップと、
をさらに含む請求項８に記載の方法。
【請求項１３】
前記ゲート導体を形成する前に、ゲート酸化物を前記シリコン層の前記フィンの上に形成する工程をさらに含む請求項８に記載の方法。
【請求項１４】
前記修正Ｈ字形状構造体において、前記フィンが、前記対向するボックス形状構造体の長さ方向中央位置にない請求項８に記載の方法。
【請求項１５】
フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を製造する方法であって、
基板と、前記基板の上のシリコン層と、前記シリコン層の上のハードマスクとを含む積層構造体の上にマンドレルを形成するステップと、
側壁スペーサを前記マンドレルの周りに形成するステップと、
前記マンドレルを除去して、前記側壁スペーサを所定の位置に残すステップと、
前記側壁スペーサの１つのセグメントを除去するステップと、
ボックス形状構造体を、前記側壁スペーサの前記１つのセグメントを除去した後の残りの対向する側壁スペーサの上に形成して、残りの側壁スペーサが前記ボックス形状構造体を連結し、修正Ｈ字形状構造体を前記ハードマスクの上に生成するようにするステップであって、前記修正Ｈ字形状構造体とは別に、位置合わせマークを前記積層構造体に形成することを含むステップと、
前記修正Ｈ字形状構造体のパターンを前記ハードマスクに転写するステップと、
前記修正Ｈ字形状構造体を除去するステップと、
前記ハードマスクを用いて、前記修正Ｈ字形状構造体のパターンを前記シリコン層に転写して、該シリコン層の一部が、フィンにより連結された２つの対向するボックス形状構造体を含む修正Ｈ字形状構造体を有するようにするステップと、
前記フィンと交差するゲート導体を前記シリコン層の前記ボックス形状構造体の間に形成するステップであって、前記位置合わせマークを用いて前記ゲート導体を前記修正Ｈ字形状構造体に対して位置合わせするステップと、
前記ゲート導体上にのみ存在し、前記シリコン層の前記修正Ｈ字形状構造体上に存在しないゲート側壁スペーサを、前記ゲート導体上に形成するステップと、
付加的なシリコンを前記シリコン層の前記修正Ｈ字形状構造体上に成長させるステップと、
を含む方法。
【請求項１６】
前記付加的なシリコンを成長させる工程の後に、不純物を前記シリコン層の前記修正Ｈ字形状構造体に注入する工程をさらに含む請求項１５に記載の方法。
【請求項１７】
前記ゲート導体を形成する前に、
犠牲酸化物を前記シリコン層の前記修正Ｈ字形状構造体上に成長させるステップと、
不純物を前記シリコン層の前記フィン及び前記ボックス形状構造体に注入するステップと、
前記犠牲酸化物を除去するステップと、
をさらに含む請求項１５に記載の方法。
【請求項１８】
前記ゲート導体を形成する前に、ゲート酸化物を前記シリコン層の前記フィンの上に形成する工程をさらに含む請求項１５に記載の方法。
【請求項１９】
前記残りのスペーサが、前記対向する側壁スペーサに対して直角である請求項１５に記載の方法。
【請求項２０】
前記修正Ｈ字形状構造体において、前記フィンが、前記対向するボックス形状構造体の長さに方向中央位置にない請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、シリコンフィンをエッチングするために用いられる最終ハードマスク、ソース／ドレインのシリコン領域、及びレジスタ、ダイオード、及びコンデンサといった非ＦｉｎＦＥＴデバイスのシリコンメサを構築するための３つのマスクによる方法を用いる、フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を製造する方法を提示する。
【背景技術】
【０００２】
トランジスタのサイズを小さくする必要性が継続しているため、新規な小さい種類のトランジスタが創生されている。トランジスタ技術における１つの最近の進歩は、ＦｉｎＦＥＴとして知られるフィン型電界効果トランジスタの導入である。引用によりここに組み入れられる（Ｈｕｅ他に付与された特許文献１）（以下「Ｈｕ」）は、中心に沿ってチャネルを有する中心フィンを含み、ソース及びドレインをフィン構造体の端部に有するＦｉｎＦＥＴ構造体を開示する。ゲート導体がチャネル部分をカバーする。
【０００３】
【特許文献１】米国特許第６，４１３，８０２号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ＦｉｎＦＥＴ構造体は、トランジスタをベースとするデバイスのサイズを減少させるが、継続して、ＦｉｎＦＥＴ、及び該ＦｉｎＦＥＴを製造する方法を改善することは重要である。以下に述べられる本発明は、シリコンフィンをエッチングするために用いられる最終ハードマスク、ＦｉｎＦＥＴのソース／ドレインのシリコン領域、及びレジスタ、ダイオード、及びコンデンサといった非ＦｉｎＦＥＴのシリコンメサを構築するための３つのマスクによる方法を用いる。
【課題を解決するための手段】
【０００５】
本開示は、マンドレルを積層構造体の上に形成することにより開始される、フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を製造するための方法を提示する。積層構造体は、基板と、該基板の上のシリコン層と、該シリコン層の上のハードマスクとを含む。次に、本発明は、マンドレルの周囲に側壁スペーサを形成し、次いで該マンドレルを除去して、自立型の側壁スペーサを所定の位置に残す。次いで本発明は、幾つかのパターン形成されたマスクを使用して、側壁スペーサの選択されたセグメントのすべてを除去する。
【０００６】
次に、本発明は、フォトマスクを用いて、残りの側壁スペーサ部分の上にボックス形状構造体を形成し、残りの側壁スペーサのセグメントが該ボックス形状構造体を連結して、修正Ｈ字形状構造体がハードマスクの上に生成されるようにする。ボックス形状構造体を形成するこの工程は、修正Ｈ字形状構造体とは別に、位置合わせマークを積層構造体に形成することを含む。
【０００７】
次いで、本発明は、修正Ｈ字形状構造体のパターンをハードマスクに転写し、後で該修正Ｈ字形状構造体を除去する。これに続いて、本発明は、ハードマスクを用いて、修正Ｈ字形状構造体のパターンをシリコン層に転写し、該シリコン層の一部が、フィンにより連結された２つの対向するボックス形状構造体を含む修正Ｈ字形状構造体を得るようにする。
【０００８】
次に、本発明は、犠牲酸化物を、シリコン層の修正Ｈ字形状構造体上に成長させ、不純物を該シリコン層のフィンに注入して、チャネル領域におけるしきい電圧値を調整する。次いで、犠牲酸化物が除去されて、ゲート酸化物がシリコン層のフィンの上に形成／成長される。
【０００９】
その後で、本発明は、ゲート導体をシリコン層のボックス形状構造体の間に形成する。ゲート導体はフィンと交差する。ゲート導体を形成するこの工程は、ボックス形状構造体を生成するために用いられたものと同じフォトマスクにより生成された位置合わせマークを用いて、該ゲート導体を修正Ｈ字形状構造体に対して位置合わせする。次に、本発明はゲート側壁スペーサをゲート導体上に形成する。ゲート側壁スペーサは、ゲート導体上にのみ存在し、シリコン層の修正Ｈ字形状構造体上に存在することはない。次いで、本発明の方法は、付加的なシリコンをシリコン層の修正Ｈ字形状構造体上に成長させる。付加的なシリコンを成長させる工程の後で、本発明は、不純物をシリコン層の修正Ｈ字形状構造体に注入して、ソース／ドレイン及び延長部並びにハロを形成する。次いで、周知の加工技術を用いて構造体を完成させ、種々のアイソレータ／絶縁体、コンタクトなどを形成する。
【００１０】
本発明のこれら及びその他の態様及び目的は、以下の説明及び添付の図面と併せて考慮された場合により良く認識され理解されるであろう。しかし、以下の説明は、本発明の好ましい実施形態及びその幾多の特定の詳細を示すが、例示目的に過ぎず、限定的なものではないことを理解すべきである。本発明の精神から離れることなく、多数の変更及び修正を本発明の範囲内で行うことができ、本発明は、そのようなすべての修正を含むものである。
【発明を実施するための最良の形態】
【００１１】
本発明は、図面を参照することにより、以下の詳細な説明からより良く理解されるであろう。
【００１２】
本発明、及びその種々の特徴並びに利点の詳細は、添付の図面に示され、以下の説明に詳述される非限定的な実施形態を参照することによって、より完全に説明される。図面に示される特徴は、必ずしも縮尺通りのものではない。周知の部品及び加工技術は、本発明を不必要に曖昧なものにしない程度に省かれている。ここで用いられる例は、本発明を実施することができる方法の理解を助けるため、及び当業者が本発明を実施することをさらに可能にするためのものに過ぎないことが意図されている。したがって、これらの例は、本発明の範囲を制限するものとして解釈されるべきではない。
【００１３】
本発明は、シリコンフィンをエッチングするために用いられる最終ハードマスク、ＦｉｎＦＥＴのソース／ドレインのシリコン領域、及びレジスタ、ダイオード、及びコンデンサといった非ＦｉｎＦＥＴデバイスのシリコンメサを構築するための３つのマスクによる方法を提供する。通常のＣＭＯＳ工程に見出される配置構成を大部分は保持している位置合わせツリー及び工程が、以下に述べられる。
【００１４】
本開示は、マンドレル１００を積層構造体の上に形成することにより開始される、フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）を製造する方法を提示する（図１Ａ、図１Ｂ）。このマンドレル１００は、フォトレジスト、窒化ケイ素、二酸化ケイ素、ポリシリコンのようなパターン形成された材料のいずれかにより構成することができる。図において、「Ａ」図は、構造体の平面図又は水平断面図を表わし、「Ｂ」図は、「Ａ」図に示される構造体の線Ｉ−Ｉ’又はＩＩ−ＩＩ’のいずれかに沿った断面図である。積層構造体は、基板１０８と、該基板１０８の上のシリコン層１０６と、該シリコン層１０６の上のハードマスク１０４（例えば、二酸化ケイ素、窒化ケイ素）とを含む。
【００１５】
次いで、本発明は、マンドレル１００の側部の周りに側壁スペーサ１０２を形成し、次いで該マンドレルを除去して、自立型の側壁スペーサ１０２を所定の位置に残す（図２Ａ、図２Ｂ）。側壁スペーサは、二酸化ケイ素、窒化ケイ素、ポリシリコンのような形成されたスペーサ材料のいずれかにより構成することができる。図３Ａ及び３Ｂに示すように、本発明は、次いで、パターン形成されたマスク３００を使用して、側壁スペーサ１１０、１１２、１１６の選択されたセグメントのすべてを除去する。要素３００はマスクを表わし、要素３０２は該マスクの開口部を表わしており、エッチング工程ではこの開口部を通してスペーサ１１０を除去する。マスク３００は、フォトレジスト、窒化ケイ素、二酸化ケイ素のようなパターン形成された材料のいずれかにより構成することができる。これにより、（マスク３００が除去された後の構造体を示す）図４Ａ及び図４Ｂに示すように、（上から見た場合に）Ｕ字形状又はＣ字形状の自立型構造体がハードマスク１０４上に形成される。
【００１６】
次に、図５Ａ及び図５Ｂに示すように、本発明は、第１の側壁スペーサ１１０を除去した後の残りの対向する側壁スペーサ１１２、１１６の上にボックス形状構造体５００を形成して、残りの側壁スペーサ１１４が該ボックス形状構造体５００を連結し、修正Ｈ字形状構造体５０４がハードマスク１０４上に生成されるようにする。マスク５００は、フォトレジスト、窒化ケイ素、二酸化ケイ素のようなパターン形成された材料のいずれかにより構成することができる。この構造体は、残りのフィン１１４が、対向するボックス形状構造体５００の長さ方向中央位置にないため、「修正」Ｈ字形状構造体５０４と呼ばれる。ボックス形状構造体５００を形成するこの工程は、修正Ｈ字形状構造体５０４とは別に、位置合わせマーク５０２を積層構造体に形成することを含む。位置合わせマーク５０２は、ボックス形状構造体５００を定めるために用いられたマスクによって定められる形状である。これらのマーク５０２は、ハードマスク材料１０４に転写されて、後で、シリコンの領域１０６をパターン形成するために用いられる。これらのマーク５０２は、後続の工程において、ゲート導体をパターン形成するための光学的露光工具を位置合わせするために用いられ、これによって、ボックス形状構造体に対するゲートの最適な重ね合わせ（最小の重ね合わせ誤差）が達成されることを確実にする。マーク５０２は、Ｈ字形状構造体５００から非常に遠いため、「Ｂ」図には示されていない。
【００１７】
次いで、図６Ａ及び図６Ｂに示すように、本発明は、修正Ｈ字形状構造体のパターン５０４をハードマスク１０４に転写する（エッチング又は同様な周知の材料除去工程により）。ハードマスク１０４における修正Ｈ字形状構造体は、図において要素６０４として表示される。この修正Ｈ字形状構造体６０４は、さらに、対向するボックス形状構造体６００と、連結フィン６０２とを含む。その後で、本発明は、修正Ｈ字形状構造体５０４を除去する。
【００１８】
したがって、上に示したように、本発明は、シリコンフィンをエッチングするために用いられる最終ハードマスク６０４、ＦｉｎＦＥＴのソース／ドレインのシリコン領域、及びレジスタ、ダイオード、及びコンデンサといった非ＦｉｎＦＥＴデバイスのシリコンメサを構築するための３つのマスクによる方法を提供する。より詳細には、第１のマスクがマンドレル１００を生成するために用いられ、第２のマスク３００が側壁スペーサ１０２をパターン形成するために用いられ、第３のマスク５００がボックス形状構造体６００をパターン形成するために用いられる。この方法から引き出される利点は、非常に狭幅のフィンの正確な形成、及びボックス形状構造体に対するゲート導体の間隔を最小にすることを含み、これによって、外因性抵抗が低く、高速で、非常に短いゲート長のＦｉｎＦＥＴを製造することが可能性になる。
【００１９】
これに続いて、本発明は、パターン形成されたハードマスク１０４を用いて（この場合にもエッチング又は同様な選択的材料除去方法を用いて）、修正Ｈ字形状構造体のパターン６０４を該シリコン層１０６に転写して、図７Ａ及び図７Ｂに示すように、シリコン層１０６の一部が修正Ｈ字形状構造体のパターン６０４を得るようにする。シリコン層１０６における修正Ｈ字形状構造体は、同様に、図７Ｂに示すように、フィン７０２により連結された２つの対向するボックス形状構造体７００を含む。次いで、本発明は、犠牲酸化物（図示せず）をシリコン層１０６の修正Ｈ字形状構造体上に成長させ、不純物（ホウ素、ヒ素、リン、インジウムなど）を、該シリコン層１０６のフィン７０２及びボックス形状構造体７００に注入して、チャネル領域のしきい電圧を調整する。マスク（図示せず）を用いて、異なる不純物により、ｐ型ＦＥＴ及びｎ型ＦＥＴを別々にイオン注入して、様々なしきい電圧値を生成することができる。次いで、犠牲酸化物が除去されて、ゲート酸化物がシリコン層１０６のフィン７０２の上に形成／成長される。
【００２０】
次いで、本発明は、図８Ａ及び図８Ｂに示すように、ゲート導体８００をシリコン層１０６のボックス形状構造体の間に形成する。ゲート導体８００は、例えば、通常のマスキング工程（図示せず）を用いてパターン形成されるポリシリコン、金属、金属合金などから構成することができる。ゲート導体８００はフィン７０２と交差し、いわゆる高ｋ材料（例えば、ハフニウムケイ酸塩又は二酸化ハフニウム）のようなゲート酸化物その他のゲート絶縁体によって該フィン７０２から分離される。ゲート導体８００を形成するこの工程は、ボックス形状構造体を生成するために用いられたものと同じフォトマスクにより生成された位置合わせマーク５０２を用いて、該ゲート導体８００を修正Ｈ字形状構造体と位置合わせする。ボックス形状構造体６００、７００及びゲート導体８００をパターン形成するために同じ位置合わせマーク５０２を使用することにより、本発明は、実質的に、ゲート導体８００とボックス形状構造体７００との間の位置合わせ及び間隔の精度を高める。通常はプレーナＦＥＴにおいて好ましいものとされる能動シリコンチャネル、すなわちフィンに対する位置合わせが、ここでは、ソース及びドレイン領域（ボックス形状構造体６００、７００）を定める形状に対する位置合わせに置き換えられる。プレーナの場合には、チャネルに対する厳密な重ね合わせが、チャネルに対する位置合わせを決定するが、本発明のＦｉｎＦＥＴの場合には、フィンの狭幅の性質により、チャネルに対する付加的な重ね合わせ空間が与えられ、さらに、ボックス形状構造体に対するゲート導体の位置合わせは、プレーナＦＥＴの場合とは異なり、外因性抵抗の減少及びより高速のＦＥＴをもたらす。
【００２１】
次に、図９Ａ及び図９Ｂに示すように、本発明は、ゲート側壁スペーサ９００をゲート導体８００上に形成する。ゲート側壁スペーサ９００は、二酸化ケイ素、窒化ケイ素などを含むあらゆる成長された又は形成された材料を含むことができる。ゲート側壁スペーサ９００は、ゲート導体８００上においてのみ存在し、シリコン層１０６の修正Ｈ字形状構造体上に存在することはない。ゲート側壁スペーサ９００は、窒化ケイ素の化学蒸着（ＣＶＤ）のような材料のコンフォーマル成層の次に、方向性エッチング（例えば、反応性イオンエッチング）を行うことにより形成することができる。方向性エッチングは、垂直方向表面しかエッチングするものではなく、したがって、スペーサ材料のすべてがフィンの側壁から除去されるまで継続することができる。ゲート導体は、フィンより高さがあり、したがって、スペーサ９００は、依然として、ゲート導体８００の下方部分に残ることになる。
【００２２】
次いで、図１０Ａ及び図１０Ｂに示すように、本発明の方法は、付加的なシリコン９０２をシリコン層１０６の修正Ｈ字形状構造体上に成長させる。この選択的なシリコンの成長は、ゲート導体及びスペーサを超えて露光されたフィンの厚さを拡張させ、これによってソース及びドレインにおける外因性抵抗の減少を可能にする。付加的なシリコン９０２を成長させる工程の後に、本発明は、不純物をシリコン層１０６の修正Ｈ字形状構造体に注入して、ソース／ドレインの延長部を形成する。さらに、この時点でハロ注入を行い、ＦｉｎＦＥＴにおける短チャネル効果をさらに減少させることができる。次いで、周知の加工技術を用いて構造体を完成させ、種々のアイソレータ／絶縁体、コンタクトなどを形成する。
【００２３】
図１１は、本発明をフローチャート形態で示す。より詳細には、本発明の方法は、マンドレルを積層構造体の上に形成することにより開始される１１００。積層構造体は、基板と、該基板の上のシリコン層と、該シリコン層の上のハードマスクとを含む。次に、本発明は、マンドレルの周りに側壁スペーサを形成し１１０２、次いで、該マンドレルを除去して１１０４、自立型の側壁スペーサを所定の位置に残す。本発明は、次いで、幾つかのパターン形成されたマスクを使用して、側壁スペーサのセグメントを除去する１１０６。これにより、横方向にＵ字形態の又は後向きにＣ字形態の（上から見た場合に）自立型構造体がハードマスク上に形成される。次に、本発明は、ボックス形状構造体を、第１の側壁スペーサを除去した後の残りの対向する側壁スペーサの上に形成して１１０８、該側壁スペーサが該ボックス形状構造体を連結し、修正Ｈ字形状構造体がハードマスクの上に生成される。ボックス形状構造体１１０８を形成するこの工程は、該ボックス形状構造体１１０８を定めるのにも用いられたフォトマスクを用いて、修正Ｈ字形状構造体１１０８とは別に、位置合わせマークを積層構造体に形成することを含む。
【００２４】
次いで、本発明は、修正Ｈ字形状構造体のパターンをハードマスクに転写し１１１０、その後で、該修正Ｈ字形状構造体を除去する１１１２。これに続いて、本発明は、ハードマスクを用いて、修正Ｈ字形状構造体のパターンをシリコン層に転写し１１１４、該シリコン層の一部が、フィンにより連結された２つの対向するボックス形状構造体を含む修正Ｈ字形状構造体を得るようにする。
【００２５】
次に、本発明は、犠牲酸化物をシリコン層の修正Ｈ字形状構造体上に成長させ１１１６、不純物を該シリコン層のフィン及びボックス形状構造体に注入して１１１８、チャネル領域及びソース／ドレイン領域を形成する。次いで、犠牲酸化物が除去され１１２０、ゲート酸化物がシリコン層のフィンの上に形成される／成長される１１２２。
【００２６】
その後で、本発明は、ゲート導体をシリコン層１１２４のボックス形状構造体の間に形成する。ゲート導体は、フィンと交差する。ゲート導体を形成するこの工程１１２４は、ボックス形状構造体を生成するために用いられたものと同じフォトマスクにより形成された位置合わせマークを用いて、該ゲート導体を修正Ｈ字形状構造体に位置合わせする。次に、本発明は、ゲート側壁スペーサをゲート導体上に形成する１１２６。ゲート側壁スペーサは、ゲート導体上においてのみ存在し、シリコン層の修正Ｈ字形状構造体上に存在することはない。次いで、本発明の方法は、付加的なシリコンをシリコン層の修正Ｈ字形状構造体上に成長させる１１２８。付加的なシリコンを成長させる工程の後で、本発明は、不純物をシリコン層の修正Ｈ字形状構造体に注入して、ソース／ドレイン及び延長部並びにハロを形成する１１３０。次いで、周知の加工技術を用いて構造体を完成させ１１３２、様々なアイソレータ／絶縁体、コンタクトなどを形成する。
【００２７】
したがって、上に示したように、本発明は、シリコンフィンをエッチングするために用いられる最終ハードマスク６０４、ＦｉｎＦＥＴのソース／ドレインのシリコン領域、及びレジスタ、ダイオード、及びコンデンサといった非ＦｉｎＦＥＴデバイスのシリコンメサを構築するための３つのマスクによる方法を提供する。より詳細には、第１のマスクがマンドレル１００を生成するために用いられ、第２のマスク３００が側壁スペーサ１０２をパターン形成するために用いられ、第３のマスク５００がボックス形状構造体６００をパターン形成するために用いられる。この方法から引き出される利点は、非常に狭幅のフィンの正確な形成、及びボックス形状構造体に対するゲート導体の間隔を最小にすることを含み、これによって、外因性抵抗が低く、高速で、非常に短いゲート長のＦｉｎＦＥＴを製造することが可能になる。
【００２８】
本発明は、低ゲート対ドレイン容量で、低外因性抵抗ＦｉｎＦＥＴという利点をもたらす。さらに、本発明により形成されるＦｉｎＦＥＴは、これらの利点の結果として、非常に高速で切り換えることができる。回路密度の増加及び電力消費の減少もまた、ここで提供される要素の組み合わせによりもたらされる。したがって、マイクロプロセッサ、メモリ、デジタル信号プロセッサ、及びアナログの用途における高速の及び／又は低電力のＣＭＯＳ回路及び製品は、電力効率の増大、低コスト、及びより高速という利点をもたらすことができる。
【００２９】
本発明は、好ましい実施形態により述べられたが、当業者であれば、本発明は特許請求の精神及び範囲内の修正により実施できることが分かるであろう。
【図面の簡単な説明】
【００３０】
【図１Ａ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図１Ｂ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図２Ａ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図２Ｂ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図３Ａ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図３Ｂ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図４Ａ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図４Ｂ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図５Ａ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図５Ｂ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図６Ａ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図６Ｂ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図７Ａ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図７Ｂ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図８Ａ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図８Ｂ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図９Ａ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図９Ｂ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図１０Ａ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図１０Ｂ】部分的に完成されたｆｉｎＦＥＴ構造体の概略図である。
【図１１】本発明の好ましい方法を示すフロー図である。
【符号の説明】
【００３１】
１００：マンドレル
１０２：側壁スペーサ
１０４：ハードマスク
１０６：シリコン層
１０８：基板
８００：ゲート導体
９００：ゲート側壁スペーサ
９０２：付加的なシリコン
【図１Ａ】
2007042790.tif 000003
【図１Ｂ】
2007042790.tif 000004
【図２Ａ】
2007042790.tif 000005
【図２Ｂ】
2007042790.tif 000006
【図３Ａ】
2007042790.tif 000007
【図３Ｂ】
2007042790.tif 000008
【図４Ａ】
2007042790.tif 000009
【図４Ｂ】
2007042790.tif 000010
【図５Ａ】
2007042790.tif 000011
【図５Ｂ】
2007042790.tif 000012
【図６Ａ】
2007042790.tif 000013
【図６Ｂ】
2007042790.tif 000014
【図７Ａ】
2007042790.tif 000015
【図７Ｂ】
2007042790.tif 000016
【図８Ａ】
2007042790.tif 000017
【図８Ｂ】
2007042790.tif 000018
【図９Ａ】
2007042790.tif 000019
【図９Ｂ】
2007042790.tif 000020
【図１０Ａ】
2007042790.tif 000021
【図１０Ｂ】
2007042790.tif 000022
【図１１】
2007042790.tif 000023