(57)【要約】【課題】SOS・FET等の微細トランジスタに対する高精度なライフタイム予測と、ドレイン電流の増加に関する保証を可能にする。【解決手段】信頼性評価方法では、先ず、第１のステップにおいて、SOS・FETに対してストレスドレイン電圧（この電圧としては、FETを駆動する電源電圧より大きく、且つFETのブレークダウン電圧よりも小さい電圧をゲートに与える。）を印加したときのドレイン電流Idsを各ストレス時間毎に測定する。第２のステップにおいて、測定したドレイン電流Idsとストレス時間からドレイン電流最大値Idsmaxを見積もり、第３のステップにおいて、ドレイン電流最大値Idsmaxを基準として、ドレイン電流Idsの変化量ΔIdsとストレス時間との関係を両対数グラフにプロットする。その後、第４のステップにおいて、プロットしたグラフに近似直線２４−２を引くことで、ホットキャリア寿命を見もる。【選択図】図１
2007071636.tif 000002
【特許請求の範囲】
【請求項１】
絶縁体上の半導体層に形成された電界効果トランジスタに対してストレスドレイン電圧を印加したときのドレイン電流を各ストレス時間毎に測定するステップと、
測定した前記ドレイン電流と前記ストレス時間からドレイン電流最大値を見積もるステップと、
前記ドレイン電流最大値を基準として、前記ドレイン電流の変化量と前記ストレス時間との関係を両対数グラフにプロットするステップと、
プロットした前記グラフに近似直線を引くことで、ホットキャリア寿命を見もるステップと、
を有することを特徴とする半導体素子の信頼性評価方法。
【請求項２】
前記ストレスドレイン電圧は、前記電界効果トランジスタを駆動する電源電圧より大きく、且つ前記電界効果トランジスタのブレークダウン電圧よりも小さいことを特徴とする請求項１記載の半導体素子の信頼性評価方法。
【請求項３】
前記電界効果トランジスタは、シリコン・オン・サファイアの電界効果トランジスタ、又はフル・ディプレッションの電界効果トランジスタであることを特徴とする請求項１又は２記載の半導体素子の信頼性評価方法。
【請求項４】
前記絶縁体は、サファイアを含み、
前記半導体層は、シリコンを含むことを特徴とする請求項１又は２記載の半導体素子の信頼性評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコン・オン・サファイア（Silicon on Sapphire、以下「SOS」という。）等の電界効果トランジスタ（以下「FET」という。）において、ホットキャリアに対する信頼性の評価を行う半導体素子の信頼性評価方法に関するものである。
【背景技術】
【０００２】
従来、半導体素子の１つであるFET（例えば、MOSトランジスタ）の信頼性評価方法に関する技術として、例えば、次のような文献等に記載されるものがあった。
【０００３】
【特許文献１】特開平７−２０１９３９号公報
【０００４】
MOSトランジスタの微細化の進行に伴い、MOSトランジスタに対するホットキャリア劣化が問題になっている。ホットキャリア劣化とは、MOSトランジスタ内部に生じる高電界によって発生した高エネルギーを持ったキャリアがゲート酸化膜に注入され、トランジスタ特性が変動(劣化)するものである。このように、トランジスタ特性が変動することで、回路動作しなくなるという問題が発生する。
【０００５】
このため、回路動作に影響を与えるトランジスタ特性が、マージン範囲を超えないことを保証する必要がある。このようにマージンを超える時間をライフタイム（寿命）としてホットキャリア寿命を予測するのだが、動作電圧では劣化が小さいため、これよりも大きいバイアスを印加して加速試験を行う必要がある。
【０００６】
図９〜図１１は、特許文献１等に記載された従来のMOSトランジスタに対する加速試験の例を示す図である。
【０００７】
ここで、図９は、従来の評価装置例を示す図である。図１０（a)、（b)は、通常のドレイン電流のホットキャリア劣化の様子を示す図であり、同図（a）はドレイン電流Ids(μA/μm)−ストレス時間(sec)に関する測定例を示す図、及び同図（b)はドレイン電流劣化量ΔIds−ストレス時間(sec)に関する測定例を示す図である。図１０（b）の曲線は、（１）式のドレイン電流劣化量ΔIdsを表している。図１１は、ドレイン電流劣化量ΔIds−ストレス時間(sec)の関係からライフタイムの求め方の例を示す図である。
【０００８】
評価を行う場合、図９に示すように、被評価用のMOSトランジスタとして、例えば、Nチャネル型MOSトランジスタ（以下「NMOS」という。）１を用い、ゲート電圧源２によってゲートに所定のゲート電圧Vgを印加すると共に、ドレイン電圧源３によってドレインに所定のドレイン電圧Vdを印加し、NMOS１のドレイン・ソース間に流れるドレイン電流Idsを電流計４によって測定する。
【０００９】
一般的なホットキャリア寿命の予測では、ドレイン電流Idsの変動量で評価することが多く、ドレイン電流Idsが１０％劣化する時間をライフタイムと定義している。通常のホットキャリア劣化は、ドレイン電圧源３により、動作電圧よりも高いストレスドレイン電圧をNMOS１のドレインに印加すると、図１０（a)、（b)に示すように、ストレス時間に対してドレイン電流Idsは単調減少するため、ドレイン電流劣化量ΔIdsは、（１）式のように単調増加する。
ΔIds=|Ids-Ids(0)|/Ids(0)・・・（１）
【００１０】
図１１に示すように、ドレイン電流劣化量ΔIds−ストレス時間(sec)を両対数グラフで表記すると、直線上に乗るため、近似線を求めることにより、このとき印加したストレスドレイン電圧でのライフタイムを求めることができる。このライフタイムの電圧依存から、動作電圧でのライフタイムを予測する。
【００１１】
特許文献１の段落００２２には、NMOS１において、ホットキャリアストレス時間とドレイン電流Idsの変化率ΔIとの関係を両対数グラフ上にプロットし、プロットされた点を内挿或いは外挿することで、キャリア寿命を予測する（見積もる）ことが開示されている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来の半導体素子の信頼性評価方法は、サイズの大きい（Bulk）トランジスタには用いられているが、評価精度が低い等の理由から、微細なSOSトランジスタ等には用いられておらず、微細トランジスタに対する適切な信頼性評価方法が強く望まれていた。
【課題を解決するための手段】
【００１３】
従来のMOSトランジスタの信頼性評価方法では、ホットキャリア寿命を予測する場合、ストレス時間と、電流の変化率である（１）式のドレイン電流劣化量ΔIdsとの関係を、両対数グラフ上にプロットし、プロットされた点を内挿或いは外挿することで、ホットキャリア寿命を見積もっている。
【００１４】
このような方法を利用して、本発明者は、微細トランジスタであるSOSトランジスタのホットキャリア寿命を見積もるべく、従来の信頼性評価方法を行ったところ、キャリア寿命を精度良く見積もることができないことを発見した。
【００１５】
そこで、本発明者は、種々の試験、研究を重ねた結果、従来のような、初期値であるIds(0)を基準（（１）式のIds(0)の意）とするのではなく、ドレイン電流Idsの最大値Idsmaxを基準として信頼性評価を行えば、顕著な効果が得られることを見出した。
【００１６】
本発明における半導体素子の信頼性評価方法では、絶縁体上の半導体層に形成されたFETに対してストレスドレイン電圧を印加したときのドレイン電流を各ストレス時間毎に測定するステップと、測定した前記ドレイン電流と前記ストレス時間からドレイン電流最大値を見積もるステップと、前記ドレイン電流最大値を基準として、前記ドレイン電流の変化量と前記ストレス時間との関係を両対数グラフにプロットするステップと、プロットした前記グラフに近似直線を引くことで、ホットキャリア寿命を見もるステップと、を有することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、ドレイン電流の最大値を基準として信頼性評価を行うので、微細トランジスタに対する高精度なライフタイム予測と、ドレイン電流の増加に関する保証が可能となる。
【発明を実施するための最良の形態】
【００１８】
本発明の最良の実施形態では、先ず、第１のステップにおいて、SOS・FETに対してストレスドレイン電圧を印加したときのドレイン電流を各ストレス時間毎に測定する。ここで、ストレスドレイン電圧としては、FETを駆動する電源電圧より大きく、且つFETのブレークダウン電圧よりも小さい電圧をゲートに与える。次に、第２のステップにおいて、測定したドレイン電流とストレス時間からドレイン電流最大値を見積もり、第３のステップにおいて、ドレイン電流最大値を基準として、ドレイン電流の変化量とストレス時間との関係を両対数グラフにプロットする。その後、第４のステップにおいて、プロットしたグラフに近似直線を引くことで、ホットキャリア寿命を見もる。
【実施例１】
【００１９】
（実施例１の信頼性評価方法）
図２は、本発明の実施例１における半導体素子の信頼性評価方法に使用する評価装置の例を示す図である。
【００２０】
本実施例１では、被評価用のトランジスタとして、例えば、FD(Full Depletion)SOSのNMOS１１を用い、従来と同様に、ゲート電圧源１２によってNMOS１１のゲートに所定のゲート電圧Vgを印加すると共に、ドレイン電圧源１３によってドレインに所定のドレイン電圧Vdを印加し、NMOS１１のドレイン・ソース間に流れるドレイン電流Idsを電流計１４によって測定する。
【００２１】
図３（a) 、（b)は、SOS・NMOS１１におけるドレイン電流Idsのホットキャリア劣化の様子を示す図であり、同図（ａ）はドレイン電流Ids(μA/μm)−ストレス時間(sec)の関係を示す図、及び同図（ｂ）はドレイン電流劣化量ΔIds−ストレス時間(sec)の関係を示す図である。図３（a）中の符号１５は、ドレイン電流Idsの最大値Idsmaxの範囲を示し、本発明の効果が得られるのは、I(0)＝I(S)＜Imax(m)、ストレス時間が0＜m＜S(sec)  であるときのドレイン電流Idsを表している。又、図３（b）の曲線は、（１）式のドレイン電流劣化量ΔIdsを表している。
【００２２】
図３（ａ）に示すように、加速試験のために、動作電圧よりも高いストレスドレイン電圧をNMOS１１のドレインに印加して、ストレス時間に対するドレイン電流Idsをプロットした結果、従来の図１０のような単調減少とはならず、ストレス時間に対してドレイン電流Idsが一度増加して減少に転じる、というSOS・NMOS１１特有の振る舞いを発見した。このような特有の振る舞いのため、そのドレイン電流Idsの結果を両対数グラフにプロットした場合、ストレス時間に対して（１）式で示されるドレイン電流劣化量の絶対値|ΔIds|が、図３（b)に示すように、初めに減少し、増加に転じるという挙動を示す。このような挙動のドレイン電流劣化量ΔIdsにおいては、近似線を求めることができないため、従来の方法ではライフタイムの予測ができない。
【００２３】
そこで、本発明者は、このような劣化が起こる振る舞いを示す原因を解析するために、図４〜図６のような測定を行った。
【００２４】
ここで、図４は、ホットキャリア劣化の様子を示すSOS・NMOS１１の模式的な断面図である。図５は、ストレス時間(sec)に対する閾値電圧Vt(V)の測定値における変動を示す図であり、閾値電圧Vtの減少によってドレイン電流Idsが増加することが分かる。図６は、SOS・NMOS１１のホットキャリア劣化によるストレス時間に対するドレイン電流Idsの挙動を示す図である。図６中の符号２１は、測定値である閾値電圧Vtの減少によるドレイン電流Isの増加成分を示す曲線、符号２２は、電子の注入（DAHC注入）による劣化成分を示す曲線線、符号２３は、曲線２１と曲線２２の和であって観測されるドレン電流Idsの成分を示す曲線であり、これは測定値である閾値電圧Vtから見積もられる。
【００２５】
SOS・NMOS１１の構造は、図４に示すように、サファイア（Sapphire）基板８上にシリコン（Si)層９が形成され、このシリコン層９中に、NMOS１１のソース１１s及びドレイン１１dが形成され、このソース１１sとドレイン１１d間上に、ゲート酸化膜１０を介してNMOS１１のゲート１１gが形成されている。
【００２６】
図２のドレイン電圧源１３により、ストレスドレイン電圧を図４のNMOS１１dのドレインに印加した場合、ドレイン電流Idsが増加する。このドレイン電流Idsの増加は、シリコン層９／サファイア基板８の界面であるシリコン／サファイア界面にホール（hole、正電荷）１６が発生することにより、図５のように閾値電圧Vtが減少するために起こることを突き止めた。
【００２７】
しかし、シリコン／サファイア界面におけるホール１６の発生は有限であるため、閾値電圧Vtの減少(即ち、ドレイン電流Idsの増加)は飽和する。又、ドレイン電流Idsの減少は、通常のホットキャリアと同様、ゲート酸化膜１０への電子１７の注入(DAHC注入)によるものである。
【００２８】
このように、NMOS１１でのストレス印加によるドレイン電流Idsの挙動は、図６に示すように、シリコン／サファイア界面でのホール１６によるドレイン電流Idsの増加と、DAHCによるゲート酸化膜１０への電子１７の注入によるドレン電流Idsの減少の和となる。つまり、図３（ａ）の振る舞いは、図６に示すように、シリコン／サファイア界面にホール１６が発生することによるドレイン電流Idsの増加とゲート酸化膜１０への電子１７の注入によるドレイン電流Idsの減少の和となる。
【００２９】
通常なら、図６の曲線２３から曲線２１を引くことで曲線２２を算出できる。しかし、曲線２３上のドレイン電流Idsの最大値Imaxが初期電流値I(0)よりも大きくなったり、小さくなったりするので、例えば、Imax＞I(0) なら、図３（ｂ）のようになり、巧く見積もれないので、曲線２２を正確に見積もることができない。この原因は不明である。このように、シリコン／サファイア界面にホール１６が発生することで引き起こされる閾値電圧Vtの変動分（測定値）を、ドレイン電流Idsの測定値から引くことで、ゲート酸化膜１０の電子１７の注入によるドレイン電流Idsの減少分のみを算出しようと試みたが、正確に見積もれなかった。
【００３０】
そこで、これを解決するために、本発明者は、ドレイン電流Idsの最大値Idsmaxに着目し、図１（ａ）〜（ｄ）に示すように、ライフタイムの求め方を以下の（１）〜（３）の３点に変更している。
【００３１】
ここで、図１（ａ）〜（ｄ）は、本発明の実施例１における半導体素子の信頼性評価方法を説明するための図であり、同図（ａ）はストレス時間(sec)に対するドレイン電流劣化量ΔIdsの測定値を示す図、同図（ｂ）はストレス時間(sec)に対するドレイン電流劣化量ΔIdsの測定値から近似線の求め方を示す図、同図（ｃ）はストレス時間(sec)に対するドレイン電流劣化量ΔIdsの測定値（印加のドレイン電圧Vdは３．６Ｖ、３．８Ｖ、４．０Ｖ、４．２Ｖ）からストレス条件の求め方を示す図、同図（ｄ）はストレス時間(sec)に対するドレイン電流劣化量ΔIdsの測定値（印加のドレイン電圧Vdは４．０Ｖ、４．１Ｖ、４．２Ｖ、４．３Ｖ）からストレス条件の求め方を示す図である。
【００３２】
図１（a)中の符号２４は、ドレイン電流Idsの最大値Idsmaxからの劣化量を示すプロットされた点である。図１（b)中の符号２４−１，２４−２は、プロットされた点２４から求めた近似線であり、近似線２４−２は、劣化初期の近似線２４−１を除いて求めたものである。図１（c)中の符号２５は、各ストレス条件で傾きがほぼ一定となる領域まで劣化しない箇所（最大電流値Imax)を示し、図１（ｄ）中の符号２６は、傾きがほぼ一定となる領域まで劣化するストレス条件の箇所を示す。
【００３３】
（１）  第１の変更点
本実施例１の信頼性評価方法において、ドレイン電流劣化量ΔIdsは、（２）式のように、ドレイン電流Idsの最大値Idsmaxからの劣化量とする。
ΔIds=|Ids-Idsmax|/Idsmax・・・（２）
こうすることで、図１（ａ）のプロットされた点２４に示すように、ドレイン電流最大値Idsmaxからのドレイン電流劣化量ΔIdsは、単調増加となる。
【００３４】
（２）  第２の変更点
前記（１）のような方法でドレイン電流劣化量ΔIdsを求めると、図１（ｂ）の近似線２４−１に示すように、劣化初期は傾きが大きくなる。この傾きは、ドレイン電流Idsの初期電流値I(0)から最大値Idsmaxに、基準となる電流値を変更したことによる。近似線２４−２のように、ストレス時間が大きくなると、傾きにほとんど影響がない。そこで、正確な近似線を求めるために、劣化初期の傾きが大きい近似線２４−１を除き、傾きが安定する領域(各ストレス条件で傾きがほぼ一定となる領域)で近似線２４−２を求め、ライフタイムを計算する。
【００３５】
このように、初期電流値Ids(0)ではなく、最大値Idsmaxを基準としたため、劣化初期は所定の近似直線２４−１でフィッティングできないが、ストレス時間が経過するにつれて近似直線２４−２でフィッティングできることになる。この原理を図７を参照して数式で説明する。
【００３６】
図７は、ストレス時間に対するドレイン電流Idsを示す図である。
【００３７】
【数１】
2007071636.tif 000003
【００３８】
（５）式において、ストレス時間が長くなると、劣化(Ids(0)-Ids(t))は大きくなる。（６）式において、劣化量が大きくなると、Ids(0)-Ids(t)≫Δi  となり、ΔIdsmax(t)の傾きは、通常の劣化成分の傾きと等しくなる。（６）式の分母のΔi（但し、Δi＜Δi1＜Δi2）において、基準とする測定値Idsに対応するストレス時間tが、最大値のストレス時間tsatよりも大きく、且つ、より小さければ、よりΔiが小さくなる。従って、最大値Idsmaxが最適値であることが分かる。
【００３９】
（３）  第３の変更点
前記（２）のように、各ストレス条件で傾きがほぼ一定となる領域で近似線２４−２を求めるが、ストレスドレイン電圧が小さいと傾きがほぼ一定となる領域までの劣化に非常に時間が掛かる。これは劣化量ΔIdsが小さく、ドレイン電流Idsが最大となる時間が遅くなるためである。よって、各ストレス条件で傾きがほぼ一定となる領域まで劣化しない図１（ｃ）の箇所２５から、各ストレス条件で傾きがほぼ一定となる領域まで劣化する図１（ｄ）の箇所２６のストレス条件を選択して予測を行う。
【００４０】
以上のように、ライフタイムの求め方を前記（１）〜（３）の３点のように変更することで、NMOS１１のライフタイムの予測を可能とする。
【００４１】
このような方法によりライフタイムを予測するのだが、これはドレイン電流Idsの減少に対する評価である。NMOS１１では、ドレイン電流Idsが一度増加するため、ドレイン電流Idsの増加量が10%以下であることの保証も必要となる。これに関しては、下記のような方法で保証する。
【００４２】
図８は、本実施例１の方法におけるドレイン電流Idsの増加量の保証を示す図である。
本発明者による測定結果によれば、図８に示すように、ドレイン電流Idsの最大増加量が10%以下であることと、ストレス条件にほとんど依存しないことを確認し、実使用電圧でのドレイン電流Idsの最大増加量が10%以下であることを保証する。
【００４３】
（実施例１の効果）
本実施例１によれば、次のような効果がある。
MOSFET１１においては、ドレイン電流Idsの最大値Idsmaxからの劣化を考慮することでドレイン電流劣化量ΔIdsは単調増加となり、ドレイン電流Idsの減少におけるライフタイムの予測が可能となる。この方法は、ドレイン電流Idsの初期値I(0)からの劣化よりも過小評価となることはない。
【００４４】
このライフタイムの予測において、傾きが安定する領域(各ストレス条件でほぼ一定となる領域)で近似線２４−２を求めることと、この領域まで劣化する時間、ストレス条件で予測することが必要となる。この理由は、NMOS１１におけるドレイン電流Idsの減少は、DAHCによるゲート酸化膜１０への電子１７の注入が引き起こしており、各ストレス条件で傾きがほぼ一定となる領域で近似線２４−２を求めなければ、正確なライフタイムの予測はできないためである。
【００４５】
又、ドレイン電流Idsの増加量が10%以下であることの保証も必要となる。シリコン／サファイア界面にホール１６が発生することでドレイン電流Idsの増加が起こるが、この界面のホール発生数は有限であるため、実際にはドレイン電流Idsの増加はストレス条件にほとんど依存しない。しかし、界面のホール発生数によりドレイン電流Idsの増加量が異なるため、ドレイン電流Idsの増加量に関しても保証する必要がある。よって、本実施例１の方法のように、ドレイン電流Idsの最大増加量がストレス条件に依存しないことと、ドレイン電流Idsの最大増加量の値を確認することで、動作電圧でのドレイン電流Idsの増加量に関しても保証することができる。
【００４６】
以上のように、通常のライフタイム予測方法を本実施例１の方法のように変更することで、NMOS１１のライフタイム予測と、ドレイン電流Idsの増加量に関する保証が可能となる。
【００４７】
なお、本発明は、上記実施例１に限定されず、種々の変更や利用形態が可能である。この変形や利用形態としては、例えば、次の（Ａ）、（Ｂ）のようなものがある。
【００４８】
（Ａ）  実施例１では、NMOS１１におけるホットキャリアのライフタイム予測を行うために、ドレイン電流劣化量を最大値から劣化量として予測する方法、ライフタイムを予測するための近似線を求める領域の選択方法、及び、各ストレス条件で傾きがほぼ一定となるストレス条件の選択方法について説明したが、これらの各方法を図示以外の方法に、適宜変更することも可能である。
【００４９】
（Ｂ）  実施例１の信頼性評価方法では、NMOS１１におけるホットキャリアのライフタイム予測を行う方法について説明したが、被評価用のトランジスタとして、絶縁体にサファイアを含み、この絶縁体上に形成される半導体層としてシリコンを含むものを用い、その半導体層に形成されたFETに対して寿命予測を行ったり、或いは、FD・SOSのMOSFETと同様のホットキャリア劣化を示すFD・MOSFET (SiGe on Insulator, Strained Si on Insulator, Ge on Insulator)における寿命予測についても適用が可能である。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施例１における半導体素子の信頼性評価方法を説明するための図である。
【図２】本発明の実施例１における半導体素子の信頼性評価方法に使用する評価装置の例を示す図である。
【図３】SOS・NMOS１１におけるドレイン電流Idsのホットキャリア劣化の様子を示す図である。
【図４】ホットキャリア劣化の様子を示すSOS・NMOS１１の模式的な断面図である。
【図５】ストレス時間(sec)に対する閾値電圧Vt(V)の測定値における変動を示す図である。
【図６】SOS・NMOS１１のホットキャリア劣化によるストレス時間に対するドレイン電流Idsの挙動を示す図である。
【図７】ストレス時間に対するドレイン電流Idsを示す図である。
【図８】本実施例１の方法におけるドレイン電流Idsの増加量の保証を示す図である。
【図９】従来の評価装置例を示す図である。
【図１０】通常のドレイン電流のホットキャリア劣化の様子を示す図である。
【図１１】ドレイン電流劣化量ΔIds−ストレス時間(sec)の関係からライフタイムの求め方の例を示す図である。
【符号の説明】
【００５１】
８      サファイア基板
９      シリコン層
１０      ゲート酸化膜
１１      NMOS
１６      ホール
１７      電子
【図１】
2007071636.tif 000004
【図２】
2007071636.tif 000005
【図３】
2007071636.tif 000006
【図４】
2007071636.tif 000007
【図５】
2007071636.tif 000008
【図６】
2007071636.tif 000009
【図７】
2007071636.tif 000010
【図８】
2007071636.tif 000011
【図９】
2007071636.tif 000012
【図１０】
2007071636.tif 000013
【図１１】
2007071636.tif 000014