(57)【要約】【課題】  ＧａＩｎＰあるいはＡｌＧａＩｎＰにコンタクト抵抗の低いオーミック電極を形成することができる半導体装置の製造方法を提供する。  【解決手段】  ｎ型又はｐ型のＧａＡｓ層上に、ＧａＩｎＰ層又はＡｌＧａＩｎＰ層を積層した半導体基板を用意し、少なくともＴｉと、Ｇｅ又はＺｎを含むオーミック金属を、ＧａＩｎＰ層又はＡｌＧａＩｎＰ層上に積層形成する。その後、熱処理を行い、ＴｉとＧａＩｎＰ層又はＡｌＧａＩｎＰ層とが固相反応して形成したオーミック合金層内で、Ｇｅ又はＺｎが不純物として作用し、ＧａＡｓ層にオーミック接触を形成する。【選択図】  図１
2007042853.tif 000002
【特許請求の範囲】
【請求項１】
一導電型の第１の半導体層と、該第１の半導体層上に積層したＧａＩｎＰ又はＡｌＧａＩｎＰからなる第２の半導体層とを備えた半導体基板を用意する工程と、
少なくとも前記第２の半導体層と固相反応する第１の金属と、前記第１の半導体層の一導電型の不純物となる第２の金属とを含む金属膜を、前記第２の半導体層上に積層形成する工程と、
前記第２の金属が、前記第１の金属と前記第２の半導体層とが固相反応して形成した固相反応層内で、前記第１の半導体層の不純物として作用し、前記第１の半導体層及び前記第２の半導体層にオーミック接触するように、熱処理を行う工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、前記第１の半導体層がｎ型ＧａＡｓあるいはｎ型ＡｌＧａＡｓ、前記第１の金属がチタン、前記第２の金属がゲルマニウムであることを、又は前記第１の半導体層がｐ型ＧａＡｓあるいはｐ型ＡｌＧａＡｓ、前記第１の金属がチタン、前記第２の金属が亜鉛であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に半導体装置にオーミック電極を形成する製造方法に関する。
【背景技術】
【０００２】
ガリウムヒ素（ＧａＡｓ）系のＨＥＭＴ（High Electron Mobility Transistor）技術において、しきい値電圧（ピンチオフ電圧）を均一にするため、ゲート電極が接触する半導体層（ショットキーバリア層）にガリウムインジウムリン（ＧａＩｎＰ）を用いる場合がある。ＧａＩｎＰは、ＧａＡｓに比べてバンドギャップが大きく、ショットキーバリアハイトを高くできるため用いられる。また高耐圧のトランジスタができる等優れた点があり、さらに低コンタクト抵抗のオーミック接触を形成する半導体層（キャップ層）として用いられるＧａＡｓを選択エッチングできるため用いられる。選択エッチングを行う場合、具体的には、リン酸系エッチング液を用いると、ＧａＩｎＰに比べてＧａＡｓの方が６０００倍程度、エッチング速度が速く、ＧａＡｓのみをエッチング除去することができる。同様に、ＧａＩｎＰの代わりにアルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）が用いられる場合もある。
【０００３】
図４に、ＧａＩｎＰをショットキーバリア層として用いたＨＥＭＴの製造工程の説明図を示す。図４に示すように、半絶縁性ＧａＡｓ基板１上に、ＭＯＣＶＤ法等により、ＧａＡｓバッファ層７、ＩｎＧａＡｓチャネル層８、ＧａＡｓスペーサ層９、ＧａＡｓデルタドープ層１０、ＧａＩｎＰショットキーバリア層１１、ｎ型ＧａＡｓキャップ層１５を順次成長させる（図４Ａ）。その後、通常のフォトリソグラフィにより、例えばクエン酸系エッチング液を用いたウエットエッチングを行い、オーミック電極形成予定領域を除くｎ型ＧａＡｓキャップ層１５を選択的にエッチング除去する（図４Ｂ）。
【０００４】
次に、オーミック電極形成予定領域のｎ型ＧａＡｓキャップ層１５上に、金（Ａｕ）／ゲルマニウム（Ｇｅ）／ニッケル（Ｎｉ）／金（Ａｕ）を真空蒸着し、加熱処理を行うことで、ｎ型ＧａＡｓキャップ層１５にオーミック接触するソース電極１２、ドレイン電極１３を形成する（図４Ｃ）。
【０００５】
その後、露出するＧａＩｎＰショットキーバリア層１１上に、チタン（Ｔｉ）／白金（Ｐｔ）／金（Ａｕ）からなるゲート電極１４を真空蒸着法により形成し、ＨＥＭＴを完成する（図４Ｄ）。
【０００６】
このように形成したＨＥＭＴは、ｎ型ＧａＡｓキャップ層１５とＧａＩｎＰショットキーバリア層１１との選択エッチング比が大きいため、ＧａＩｎＰショットキーバリア層１１はほとんどエッチングされない。その結果、ゲート電極１５直下のＧａＩｎＰショットキーバリア層１１の厚さがばらつかず、しきい値電圧（ピンチオフ電圧）のばらつきが非常に小さくなる。
【０００７】
この種の半導体装置は、上記構造の他、例えば特許文献１に記載の構造が知られている。
【特許文献１】特開２００３−１７５０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記構造の半導体装置では、オーミック電極（ソース電極及びドレイン電極）のコンタクト抵抗を下げるためｎ型ＧａＡｓキャップ層１５が必要であり、ゲート電極１４を形成するためには、ｎ型ＧａＡｓキャップ層１５を除去するプロセスが必要となる。ｎ型ＧａＡｓキャップ層１５のエッチングは、エッチングのばらつきを考慮し、エッチング時間を若干長く設定するのが通常である。その場合、選択エッチング比が大きいため、深さ方向のエッチングの進行はほぼ停止するものの、横方向のエッチングは進行することになる。その結果、エッチング除去されるｎ型ＧａＡｓキャップ層１５の開口寸法がばらついてしまい、電流特性のばらつきが発生してしまうという問題があった。本発明はこのような問題を解決するため、ｎ型ＧａＡｓキャップ層１５を用いずに、ＧａＩｎＰあるいはＡｌＧａＩｎＰにコンタクト抵抗の低いオーミック電極を形成することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本願請求項１に係る発明は、一導電型の第１の半導体層と、該第１の半導体層上に積層したＧａＩｎＰ又はＡｌＧａＩｎＰからなる第２の半導体層とを備えた半導体基板を用意する工程と、少なくとも前記第２の半導体層と固相反応する第１の金属と、前記第１の半導体層の一導電型の不純物となる第２の金属とを含む金属膜を、前記第２の半導体層上に積層形成する工程と、前記第２の金属が、前記第１の金属と前記第２の半導体層とが固相反応して形成した固相反応層内で、前記第１の半導体層の不純物として作用し、前記第１の半導体層及び前記第２の半導体層にオーミック接触するように、熱処理を行う工程とを含むことを特徴とするものである。
【００１０】
また本願請求項２に係る発明は、請求項１記載の半導体装置の製造方法において、前記第１の半導体層がｎ型ＧａＡｓあるいはｎ型ＡｌＧａＡｓ、前記第１の金属がチタン、前記第２の金属がゲルマニウムであることを、又は前記第１の半導体層がｐ型ＧａＡｓあるいはｐ型ＡｌＧａＡｓ、前記第１の金属がチタン、前記第２の金属が亜鉛であることを特徴とするものである。
【発明の効果】
【００１１】
本発明の製造方法によれば、第２の半導体層（ＧａＩｎＰ又はＡｌＧａＩｎＰ）と第１の金属が固相反応層を形成し、固相反応層内で第１の半導体層と第２の金属が反応して、第１の半導体層と同一導電型を示す不純物として作用するように熱処理を行うだけで、第２の半導体層上にキャップ層を備えることなく、コンタクト抵抗の低いオーミック接触を形成することができる。
【００１２】
本発明の製造方法によれば、例えばＨＥＭＴのようにソース−ドレイン電極間にゲート電極が形成される構造の半導体装置において、ゲート電極を形成する際、キャップ層をエッチング除去する必要がないので、エッチング工程に起因する特性のばらつきがなくなるという利点がある。
【００１３】
本発明の製造方法は、オーミック接触を形成する金属を形成する際、第２の半導体層上に所望の金属を積層形成し、熱処理を行うだけで良く、簡便な製造方法である。
【発明を実施するための最良の形態】
【００１４】
本発明は、ＧａＩｎＰ又はＡｌＧａＩｎＰからなる第２の半導体層に固相反応層を形成する第１の金属と、固相反応層の形成と同時に、あるいは固相反応層が形成された後、固相反応層を通り、下層の一導電型の第１の半導体層に到達し、一導電型を示す不純物として作用する第２の金属とを、第２の半導体層上に形成した後、固相反応層を形成し、さらに固相反応層内で第１の半導体層に対して一導電型の不純物として作用するような熱処理を行うことで、コンタクト抵抗の低いオーミック電極を形成するものである。以下、本発明の実施例について詳細に説明する。
【実施例１】
【００１５】
まず、図１（Ａ）に示すように、半絶縁性ＧａＡｓ基板１上に、ＭＯＣＶＤ法等により、厚さ５００ｎｍのＧａＡｓバッファ層７、キャリア濃度が２×１０18ｃｍ-3、厚さ４０ｎｍのｎ型ＧａＡｓ層２、ノンドープで厚さ１０ｎｍのＧａＩｎＰショットキーバリア層３を順次積層形成する。
【００１６】
次に図１（Ｂ）に示すように、オーミック電極形成予定領域に、Ｔｉ／Ｇｅ／Ｎｉ／Ａｕ膜からなるオーミック電極４を蒸着形成する。その後、４００℃２時間の熱処理により、図１（Ｃ）に斜線で示すように、オーミック電極４の一部がＧａＩｎＰショットキーバリア層３と固相反応して固相反応層を形成し、オーミック接触が形成される。このとき、ＴｉはＩｎＧａＰショットキーバリア層３と固相反応して沈み込み、ｎ型ＧａＡｓ層２に到達する固相反応層が形成される。それと同時に固相反応層では、ＧａＡｓに対し、Ｇｅがドーパントとして作用し、オーミック合金層５が形成され、オーミック接触が形成される。
【００１７】
次に図１（Ｄ）に示すように、ＧａＩｎＰショットキーバリア層３上に、ショットキー接合を形成するＴｉ／Ｐｔ／Ａｕからなるショットキー電極６を形成することで、ショットキバリアダイオードを完成させることができる。
【００１８】
このように形成したオーミック電極について、ＴＬＭ（Transmission Line model）による解析を用いて、オーミックコンタクト抵抗率を評価した。図３にＴＬＭによる解析を用いた２つのオーミック電極間隔と抵抗値の関係を示している。図３より、電極間隔に対して、抵抗値がリニアに変化していることがわかる。この特性より算出したコンタクト抵抗値は、１〜２×１０-5Ω・ｃｍ2であった。この値は、前述の従来例で示したｎ型ＧａＡｓキャップ層１５上に形成するオーミック電極（ソース電極、ドレイン電極）のコンタクト抵抗値とほぼ同等の値となっており、本発明によれば、ｎ型ＧａＡｓキャップ層なしで、オーミック接触の形成に問題がないことが確認できた。
【００１９】
なお本実施例において、４００℃、１時間の熱処理では、オーミック接触（オーム性接触）の形成は確認できず、２時間の熱処理によって、オーミック接触の形成が確認できた。これらの結果から、固相反応層の形成工程及びオーミック合金層の形成工程には、温度及び時間を適宜設定した熱処理が必要であることがわかる。
【実施例２】
【００２０】
図２は本発明の第２の実施の形態で、ＨＥＭＴの形成方法の説明図である。図２（Ａ）に示すように半絶縁性ＧａＡｓ基板１上に、ＭＯＣＶＤ法等により、厚さ５００ｎｍのＧａＡｓバッファ層７、ノンドープで厚さ１４ｎｍのＩｎＧａＡｓチャネル層８、厚さ５ｎｍのＧａＡｓスペーサ層９、シートキャリア濃度が２×１０12ｃｍ-2のＳｉドープのＧａＡｓデルタドープ層１０、ノンドープで厚さ１０ｎｍのＧａＩｎＰショットキーバリア層１１を順次積層形成する。
【００２１】
次に、フォトレジストを塗布してソース電極およびドレイン電極予定領域を開口するようにパターニングし、Ｔｉ／Ｇｅ／Ｎｉ／Ａｕからなるオーミック金属を蒸着し、リフトオフによりソース電極１２及びドレイン電極１３を形成する（図２Ｂ）。その後、４００℃、２時間の熱処理によりオーミック接触を形成する。このとき、第１の実施例と同様、オーミック合金層５が形成される（図２Ｃ）。
【００２２】
次に、ソース電極１２及びドレイン電極１３間のＧａＩｎＰショットキーバリア層１１上に、ゲート電極形成予定領域を開口するようにフォトレジストをパターニングし、Ｔｉ／Ｐｔ／Ａｕからなる金属薄膜を順次蒸着し、リフトオフ法によりゲート電極１４を形成し、ＨＥＭＴが完成する（図２Ｄ）。
【００２３】
このようにして形成したＨＥＭＴは、ＧａＩｎＰショットキーバリア層１１上に直接ゲート形成を行うため、ゲート直下のＧａＩｎＰ膜厚のばらつきは、ＭＯＣＶＤ法等のエピタキシャル法のばらつきのみとなり、半導体基板面内で、しきい値電圧（ピンチオフ電圧）のばらつきが極めて小さい。また従来例のように、エッチングにより形成される開口寸法のばらつきに起因するゲート−ソース間、ゲート−ドレイン間の寄生抵抗の変動もなく、しきい値電圧のみならずＤＣ電流特性についても、ばらつきが少ないＨＥＭＴを形成することができる。
【００２４】
以上本発明の実施例について説明したが、ＧａＩｎＰショットキーバリア層３又はＧａＩｎＰショットキーバリア層１１に、オーミック電極４又はソース電極１２及びドレイン電極１３を形成する場合について説明したが、ＧａＩｎＰの代わりにＡｌＧａＩｎＰを用いることができる。
【００２５】
また、ｎ型ＧａＡｓ層２又はＧａＡｓデルタドープ層１０の代わりにｐ型ＧａＡｓ層にオーミック接触を形成する場合には、Ｇｅの代わりにＺｎを用いることができる。
【００２６】
さらに本発明は、第１の半導体層がインジウムリン（ＩｎＰ）とすることも可能である。ＩｎＰ上にＧａＩｎＰ又はＡｌＧａＩｎＰからなる第２の半導体層を積層して半導体装置を形成する場合、ＧａＩｎＰ又はＡｌＧａＩｎＰの衝突イオン化係数は、ＩｎＰより小さいため、ＩｎＰで形成する場合と比較して、高耐圧のデバイスを実現でき、またバンドギャップもＩｎＰより大きいため、より大きなショットキー障壁が期待できる。なお、ＩｎＰを用いた場合においても、導電型がｎ型の場合には、第１の金属がＴｉ、第２の金属がＧｅとなり、導電型がｐ型の場合には、第１の金属がＴｉ、第２の金属がＺｎとなる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施例を説明する図である。
【図２】本発明の第２の実施例を説明する図である。
【図３】本発明の第１の実施例と同一構造のオーミック電極について、ＴＬＭによる解析を用いたオーミック電極間隔と抵抗値の関係を説明する図である。
【図４】従来のＨＥＭＴの製造工程を説明する図である。
【符号の説明】
【００２８】
１；半絶縁性ＧａＡｓ基板、２；ｎ型ＧａＡｓ層、３；ＧａＩｎＰショットキーバリア層、
４；オーミック電極、５；オーミック合金層、６；ショットキー電極、７；ＧａＡｓバッファ層、
８；ＩｎＧａＡｓチャネル層、９；ＧａＡｓスペーサ層、１０；ＧａＡｓデルタドープ層、
１１；ＧａＩｎＰショットキーバリア層、１２；ソース電極、１３；ドレイン電極、
１４；ゲート電極、１５；ｎ型ＧａＡｓキャップ層
【図１】
2007042853.tif 000003
【図２】
2007042853.tif 000004
【図３】
2007042853.tif 000005
【図４】
2007042853.tif 000006