(57)【要約】【課題】本発明は、ディスプレイ装置に関し、例えば有機ＥＬ表示装置等の電流駆動による自発光のディスプレイ装置に適用して、各画素における輝度レベルのばらつきを防止する。【解決手段】本発明は、信号レベル保持用コンデンサの一端に接続されるダブルゲートトランジスタの直上に、発光素子の駆動側端より低電圧の配線層３６を設ける。【選択図】        図１
2007256881.tif 000002
【特許請求の範囲】
【請求項１】
画素をマトリックス状に配置した画素部と、前記画素部を駆動する駆動回路とを有するディスプレイ装置において、
前記画素が、
発光素子と、
信号レベル保持用コンデンサと、
前記駆動回路から出力される制御信号によりオンオフ動作して、前記信号レベル保持用コンデンサの一端の端子電圧を信号線の信号レベルに設定する信号レベル設定用トランジスタと、
前記信号レベル保持用コンデンサの端子電圧に応じて、前記発光素子を駆動する駆動用トランジスタとを少なくとも有し、
前記信号レベル保持用コンデンサの一端に接続されるトランジスタがダブルゲートトランジスタであり、
前記信号レベル保持用コンデンサの一端に接続されるトランジスタの直上に、前記発光素子の前記駆動用トランジスタ側端より低電圧の配線層が設けられた
ことを特徴とするディスプレイ装置。
【請求項２】
前記低電圧の配線層が、
前記発光素子のカソード電極の配線層である
ことを特徴とする請求項１に記載のディスプレイ装置。
【請求項３】
前記低電圧の配線層が、
前記信号レベル保持用コンデンサの端子間電圧を補正するための、定電圧の配線層である
ことを特徴とする請求項１に記載のディスプレイ装置。
【請求項４】
前記ダブルゲートトランジスタが、前記信号レベル設定用トランジスタである
ことを特徴とする請求項１に記載のディスプレイ装置。
【請求項５】
前記ダブルゲートトランジスタが、前記信号レベル保持用コンデンサの端子間電圧を補正する補正回路のトランジスタである
ことを特徴とする請求項１に記載のディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ装置に関し、例えば有機ＥＬ（Electro Luminescence）表示装置等の電流駆動による自発光のディスプレイ装置に適用することができる。本発明は、信号レベル保持用コンデンサの一端に接続されるダブルゲートトランジスタの直上に、発光素子の駆動側端より低電圧の配線層を設けることにより、各画素における輝度レベルのばらつきを防止する。
【背景技術】
【０００２】
従来、有機ＥＬ素子を用いたディスプレイ装置に関して、例えばＵＳＰ５，６８４，３６５、特開平８−２３４６８３号公報等に種々の工夫が提案されている。
【０００３】
ここで図１１は、従来の有機ＥＬ素子を用いたいわゆるアクティブマトリックス型のディスプレイ装置を示すブロック図である。ディスプレイ装置１において、画素部２は、マトリックス状に画素（ＰＸ）３が配置されて形成される。また画素部２は、このマトリックス状に配置した画素３に対して、１対の走査線ＳＣＮ１、ＳＣＮ２がライン単位で水平方向に設けられ、またこの１対の走査線ＳＣＮ１、ＳＣＮ２と直交するように信号線ＳＩＧが各列毎に設けられる。
【０００４】
ここで図１２は、各画素３の構成を示す接続図である。有機ＥＬ素子を用いたディスプレイ装置１は、各画素３が、電流駆動による自発光型の発光素子である有機ＥＬ素子８と、この有機ＥＬ素子８を駆動する各画素の駆動回路（以下、画素回路と呼ぶ）とで形成される。
【０００５】
ここで画素回路は、信号レベル保持用コンデンサＣ１の一端が一定電位に保持され、書き込み信号ＷＳによりオンオフ動作するトランジスタＴＲ１を介して、この信号レベル保持用コンデンサＣ１の他端が信号線ＳＩＧに接続される。これにより画素回路は、書き込み信号ＷＳの立ち上がりによってトランジスタＴＲ１がオン動作し、信号レベル保持用コンデンサＣ１の他端が信号線ＳＩＧの信号レベルに設定される。
【０００６】
画素回路は、ソースを電源ＶＣＣに接続したトランジスタＴＲ２のゲートに、この信号レベル保持用コンデンサＣ１の他端が接続され、駆動パルス信号ＤＳによりオンオフ動作するトランジスタＴＲ３を介して、このトランジスタＴＲ２のドレインが有機ＥＬ素子８のアノードに接続される。ここで画素回路は、このトランジスタＴＲ２が常に飽和領域で動作するように設定され、その結果、トランジスタＴＲ２は、（１／２）×μ×（Ｗ／Ｌ）×Ｃｏｘ×（Ｖｇｓ−Ｖｔｈ）2で表されるドレイン電流Ｉｄｓによる定電流回路を構成する。なおここでＶｇｓは、トランジスタＴＲ２のゲートソース間電圧であり、μは移動度である。またＷはチャンネル幅、Ｌはチャンネル長、Ｃｏｘはゲート容量、ＶｔｈはトランジスタＴＲ２のしきい値電圧である。これにより画素回路は、駆動パルス信号ＤＳの立ち上がりによってトランジスタＴＲ３がオン動作し、信号レベル保持用コンデンサＣ１の他端に設定された信号線ＳＩＧの電位に応じた駆動電流Ｉｄｓにより有機ＥＬ素子８を駆動する。
【０００７】
この画素部２に対して、図１３に示すように、ディスプレイ装置１は、垂直駆動回路４で走査線ＳＣＮ１、ＳＣＮ２を駆動して順次ライン単位で画素部２の画素３を選択すると共に、この画素３の選択に対応するように水平駆動回路５で信号線ＳＩＧを駆動して各画素３の階調を設定する。
【０００８】
すなわち垂直駆動回路４は、各画素３への書き込みをライン単位で順次指示する書き込み信号ＷＳをライトスキャン回路（ＷＳＣＮ）４Ａで生成し、この書き込み信号ＷＳを走査線ＳＣＮ１に出力して各画素３の階調を設定する。また垂直駆動回路４は、各画素３の発光期間を制御する駆動パルス信号ＤＳをドライブスキャン回路（ＤＳＣＮ）４Ｂで生成し、この駆動パルス信号ＤＳを走査線ＳＣＮ２に出力する。また水平駆動回路５は、各画素３の階調を指示する階調データＤ１に応じて駆動信号を生成し、この駆動信号を水平セレクタ（ＨＳＥＬ）５Ａで各信号線ＳＩＧに振り分けて出力する。なおこの図１３においては、垂直方向に連続するラインを括弧書により示す。従って図１３（Ａ１）及び図１３（Ａ２）は、表示画面において最も上側のライン及び続くラインに出力される書き込み信号ＷＳである。
【０００９】
ここで有機ＥＬ素子８は、図１４に示すように、使用により電流が流れ難くなる方向に電流電圧特性が経時変化する。なおこの図１４において、符号Ｌ１が初期の特性を示し、符号Ｌ２が経時変化による特性を示すものである。従って図１２との対比により図１５に示すように、全てのトランジスタＴＲ１〜ＴＲ３にＮチャンネル型を適用した場合、この図１４に示す電流電圧特性の変化によって、有機ＥＬ素子８に流れる電流が徐々に減少し、各画素の輝度が徐々に低下することになる。なお図１６は、図１３との対比により、この図１５に示すディスプレイ装置のタイミングチャートである。しかしながら図１２に示す回路構成により有機ＥＬ素子８を駆動する場合には、電流電圧特性の経時変化による各画素の輝度変化を防止することができる。
【００１０】
このような有機ＥＬ素子を用いたアクティブマトリックス型のディスプレイ装置については、例えば図１７に示すように、発光素子の電流電圧特性の経時変化による各画素の輝度変化を防止しつつ、構成部品のばらつきを防止する工夫も提案されている。
【００１１】
ここでこの図１７に示すディスプレイ装置１１において、画素部１２は、画素１３をマトリックス状に配置して形成される。ここで画素１３は、信号レベル保持用コンデンサＣ１の一端が有機ＥＬ素子８のアノードに接続され、書き込み信号ＷＳに応じてオンオフ動作するトランジスタＴＲ１を介して、この信号レベル保持用コンデンサＣ１の他端が信号線ＳＩＧに接続される。これにより画素１３は、書き込み信号ＷＳに応じて信号レベル保持用コンデンサＣ１の他端の電圧が、信号線ＳＩＧの信号レベルＶｓｉｇに設定される。
【００１２】
画素１３は、この信号レベル保持用コンデンサＣ１の両端がトランジスタＴＲ２のソース及びゲートに接続され、駆動パルス信号ＤＳによりオンオフ動作するトランジスタＴＲ３を介して、このトランジスタＴＲ２のドレインが電源Ｖｃｃに接続される。これにより画素１３は、ゲート電位が信号線ＳＩＧの信号レベルＶＳＩＧに設定されたソースフォロワ回路構成のトランジスタＴＲ２により有機ＥＬ素子８を駆動して発光させる。
【００１３】
また画素１３は、それぞれ制御信号ＡＺ２、ＡＺ１によりオンオフ動作するトランジスタＴＲ４、ＴＲ５を介して、信号レベル保持用コンデンサＣ１の両端が所定の固定電位Ｖｏｆｓ、Ｖｉｎｉに接続される。ここでこれら制御信号ＡＺ２、ＡＺ１は、それぞれ垂直駆動回路１４に設けられた制御信号生成回路（ＡＺ２、ＡＺ１）１４Ｃ、１４Ｄで生成される。なおここでＣ２は、有機ＥＬ素子８の容量である。
【００１４】
図１８において時点ｔ１で示すように、これら制御信号ＡＺ２、ＡＺ１は、書き込み信号ＷＳにより信号レベル保持用コンデンサＣ１の端子電圧を信号線ＳＩＧの信号レベルＶｓｉｇに設定する前に立ち上がる。これにより画素１３は、制御信号ＡＺ２、ＡＺ１によりトランジスタＴＲ４、ＴＲ５がオン動作し、信号レベル保持用コンデンサＣ１の両端電位が、固定電位Ｖｏｆｓ、Ｖｉｎｉで決まる電位に設定される。なおここで信号レベル保持用コンデンサＣ１の両端電位は、この図１８において、それぞれトランジスタＴＲ２のゲート及びソースの電位である。
【００１５】
この画素１３では、続いて制御信号ＡＺ１によりトランジスタＴＲ５がオフ動作する。また駆動パルス信号ＤＳが一旦立ち下がった後（時点ｔ２）、立ち上がる（時点ｔ３）。これにより画素１３は、有機ＥＬ素子８を介した信号レベル保持用コンデンサＣ１の蓄積電荷の放電により、又はトランジスタＴＲ４を介した信号レベル保持用コンデンサＣ１への電荷の流入により、トランジスタＴＲ５のオン動作により設定された信号レベル保持用コンデンサＣ１の他端の電位が変化し、信号レベル保持用コンデンサＣ１の両端電位差がトランジスタＴＲ２のしきい値電圧Ｖｔｈに設定される。
【００１６】
その後、制御信号ＡＺ１の立ち下がりによりトランジスタＴＲ４がオフ動作した後、時点ｔ４で書き込み信号ＷＳが立ち上がり、信号レベル保持用コンデンサＣ１の他端の電位が信号線ＳＩＧの信号レベルＶｓｉｇに立ち上がり、信号レベル保持用コンデンサＣ１の両端電位差が、トランジスタＴＲ２のしきい値電圧Ｖｔｈに信号線ＳＩＧの信号レベルＶｓｉｇを加算した電圧Ｖｓｉｇ＋Ｖｔｈに設定される。なおこのとき信号レベル保持用コンデンサＣ１の容量が十分に大きいことから、駆動用トランジスタＴＲ２のソース電位は変化しない。
【００１７】
その後、画素１３は、書き込み信号ＷＳが立ち下がってトランジスタＴＲ１がオフ動作した後、時点ｔ５で駆動パルス信号ＤＳが立ち下がってトランジスタＴＲ２がオン動作し、信号レベル保持用コンデンサＣ１の両端電位差に応じた駆動電流Ｉにより有機ＥＬ素子８が発光する。この図１８の構成によれば、事前に、有機ＥＬ素子８を駆動する駆動用トランジスタＴＲ２のしきい値電圧Ｖｔｈに、信号レベル保持用コンデンサＣ１の端子電圧を設定した後、この信号レベル保持用コンデンサＣ１の端子電圧を信号線の信号レベルに設定することにより、トランジスタＴＲ２のしきい値電圧Ｖｔｈのばらつきを補正し、このしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止すことができる。
【００１８】
これによりこの図１７に示す画素部１２において、トランジスタＴＲ４、ＴＲ５は、信号レベル保持用コンデンサの端子電圧を補正して、トランジスタＴＲ２のしきい値電圧Ｖｔｈのばらつきを補正する補正回路を構成する。なおトランジスタＴＲ１をオフ状態に設定した後、トランジスタＴＲ３を時点ｔ５でオン状態に切り換えるまでの期間の設定によって、トランジスタＴＲ２の移動度のばらつきを補正することもできる。
【００１９】
ところでこの種のディスプレイ装置では、レイアウトの自由度を向上する等の目的から、画素回路を構成するトランジスタをダブルゲートトランジスタで構成することが考えられる。しかしながら画素回路を構成するトランジスタをダブルゲートトランジスタで構成すると、リーク電流が発生して信号レベル保持用コンデンサＣ１の端子電圧がばらつき、各画素で輝度レベルがばらつくことが判った。
【特許文献１】ＵＳＰ５，６８４，３６５
【特許文献２】特開平８−２３４６８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は以上の点を考慮してなされたもので、画素回路を構成するトランジスタをダブルゲートトランジスタで構成する場合の輝度レベルのばらつきを防止することができるディスプレイ装置を提案しようとするものである。
【課題を解決するための手段】
【００２１】
上記の課題を解決するため請求項１の発明は、画素をマトリックス状に配置した画素部と、前記画素部を駆動回路とを有するディスプレイ装置に適用して、前記画素が、発光素子と、信号レベル保持用コンデンサと、前記駆動回路から出力される制御信号によりオンオフ動作して、前記信号レベル保持用コンデンサの一端の端子電圧を信号線の信号レベルに設定する信号レベル設定用トランジスタと、前記信号レベル保持用コンデンサの端子電圧に応じて、前記発光素子を駆動する駆動用トランジスタとを少なくとも有し、前記信号レベル保持用コンデンサの一端に接続されるトランジスタがダブルゲートトランジスタであり、前記信号レベル保持用コンデンサの一端に接続されるトランジスタの直上に、前記発光素子の前記駆動用トランジスタ側端より低電圧の配線層が設けられる。
【００２２】
請求項１の構成により、信号レベル保持用コンデンサの一端に接続されるトランジスタがダブルゲートトランジスタである場合に、この信号レベル保持用コンデンサの一端に接続されるトランジスタの直上に、発光素子の駆動用トランジスタ側端より低電圧の配線層を設けるようにすれば、このトランジスタがオフ動作した場合に、十分にリーク電流を低減することができるように、ダブルゲートトランジスタの中間点の電位を設定することができ、リーク電流に起因する輝度レベルのばらつきを防止することができる。
【発明の効果】
【００２３】
本発明によれば、画素回路を構成するトランジスタをダブルゲートトランジスタで構成する場合の輝度レベルのばらつきを防止することができる。
【発明を実施するための最良の形態】
【００２４】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００２５】
（１）実施例の構成
図２は、図１１との対比により本発明の実施例１に係るディスプレイ装置の構成を示す接続図である。このディスプレイ装置２１において、画素部２２は、画素２３をマトリックス状に配置して形成される。また画素２３は、信号レベル保持用コンデンサＣ１の端子電圧を信号線ＳＩＧの信号レベルＶｓｉｇに設定するトランジスタＴＲ１がダブルゲートトランジスタで形成される。このディスプレイ装置２１は、この画素部２２におけるトランジスタＴＲ１に関する構成が異なる点を除いて、図１１について上述したディスプレイ装置１と同一に構成される。
【００２６】
ここで図１（Ａ）及び（Ｂ）に示すように、画素部２２は、例えばガラス基板による絶縁基板Ｂ上に、ＴＦＴ（Thin Film Transistor）等を積層して形成される。すなわち画素部２２は、モリブデン等により画素回路を構成するトランジスタＴＲ１〜ＴＲ３のゲート電極が絶縁基板Ｂ上に作成された後、シリコン酸化膜等によりゲート酸化膜Ｍ１が形成される。またさらにこのゲート酸化膜Ｍ１上に、不純物をドープしたアモルファスシリコン膜等を順次堆積した後、トランジスタＴＲ１〜ＴＲ３のソース電極Ｓ、ドレイン電極Ｄが形成される。なおダブルゲートトランジスタであるトランジスタＴＲ１は、さらに所定のシリコン酸化膜を堆積した後、図示しないゲート電極が作成される。画素部２２は、このようにして作成されたトランジスタＴＲ１〜ＴＲ３が、シリコン酸化膜による絶縁層Ｍ２で保護され、図示しない配線層で図１に示す回路構成により配線され、また信号線ＳＩＧ、ゲート線ＳＣＮ１、ＳＣＮ２が作成される。また画素部２２は、さらに絶縁層Ｍ２の表側面に、有機ＥＬ素子８のアノード電極３４が形成された後、有機ＥＬ素子材料３５を間に挟むようにしてカソード電極３６が形成される。なおここで符号３７は、シリコン酸化膜等による絶縁層である。画素部２２は、隣接する画素２３間で、アノード電極３４が絶縁されて、画素２３毎に有機ＥＬ素子材料３５が配置され、画素２３毎に有機ＥＬ素子８が設けられる。これに対してカソード電極３６は、隣接する画素２３で共通に形成される。なおここで図１（Ｂ）は、図１（Ａ）をＡ−Ａ線で切り取って示す断面図である。
【００２７】
このディスプレイ装置２１では、有機ＥＬ素子材料３５が配置された部位の下層に、有機ＥＬ素子８を駆動するトランジスタＴＲ２、このトランジスタＴＲ２を制御するトランジスタＴＲ３が配置される。これに対して信号線ＳＩＧの信号レベルを信号レベル保持用コンデンサＣ１に設定するダブルゲートトランジスタＴＲ１は、有機ＥＬ素子材料３５の下層を避けて配置される。
【００２８】
このディスプレイ装置２１は、この有機ＥＬ素子材料３５の下層を避けて配置したダブルゲートのトランジスタＴＲ１の直上が、少なくとも有機ＥＬ素子８の駆動側端電圧より低電圧の配線層となるように設定される。より具体的に、この実施例では、有機ＥＬ素子８のアノード側をトランジスタＴＲ３で駆動していることから、この有機ＥＬ素子８のアノード側端より低電圧の配線層がダブルゲートのトランジスタＴＲ１の直上となるように設定される。このディスプレイ装置２１では、この配線層に、カソード電極３６が割り当てられる。なおここで直上とは、当然のことながら、絶縁層を間に挟んで、直近、真上にの意味である。
【００２９】
このため各画素２３は、画素部２２の全面をカソード電極３６が覆うようにして、このカソード電極３６に対向するアノード電極３４が、少なくともダブルゲートのトランジスタＴＲ３の直上を避けて設けられる。この配線層の設定により、このディスプレイ装置２１は、ダブルゲートのトランジスタＴＲ１のリーク電流ＩＲ（図２）を防止し、画素回路を構成するトランジスタをダブルゲートトランジスタで構成する場合の輝度レベルのばらつきを防止する。
【００３０】
すなわち図３に示すように、信号レベル保持用コンデンサＣ１の端子電圧を信号線ＳＩＧの電位に設定するトランジスタＴＲ１は、直上に配置されている配線層の電位が有機ＥＬ素子８のアノード電極３４の電位の場合、このアノード電極３４の電位による基板バイアス効果で中間点にカップリングコンデンサＣＡ〜ＣＣが形成される。このためこの実施例では、図４に示すように、アノード電極３４の電位−２．４〔Ｖ〕に対して中間点の電位が−２〔Ｖ〕に保持されることになり、図５に示すように、ダブルゲートトランジスタがデプレッション型トランジスタの特性を示すことになる。その結果、この場合、書き込み信号ＷＳによりこのトランジスタＴＲ１がオフ状態に設定されても、このトランジスタＴＲ１を介して信号線ＳＩＧにリーク電流ＩＲが流れるようになり、信号レベル保持用コンデンサＣ１の端子電圧が正規の電圧から変化し、各画素２３で輝度レベルのばらつきが発生する。なおこの図５に示す特性は、ドレインソース間電圧Ｖｄｓを１０〔Ｖ〕に設定し、アノード電極３４の電位を０〔Ｖ〕、５〔Ｖ〕、１０〔Ｖ〕、１５〔Ｖ〕に設定した場合の特性であり、Ｖｇｓは、ゲートソース間電圧、Ｉｄｓはソース電流である。
【００３１】
しかしながらこの実施例のように、有機ＥＬ素子８のアノード側端より低電圧の配線層がダブルゲートのトランジスタＴＲ１の直上となるように、より具体的に、ダブルゲートのトランジスタＴＲ１の直上にカソード電極３６を配置すれば、このトランジスタＴＲ１のリーク電流ＩＲを防止することができ、その結果、各画素の輝度レベルのばらつきを防止することができる。
【００３２】
（２）実施例の動作
以上の構成において、このディスプレイ装置２１では（図２）、垂直駆動回路４による走査線ＳＣＮ１、ＳＣＮ２の駆動により順次ライン単位で画素部２２の画素２３に水平駆動回路５により駆動される信号線ＳＩＧの信号レベルが設定されると共に、この設定された信号レベルにより各画素２３が発光し、所望の画像が画素部２２で表示される。
【００３３】
各画素２３では、走査線ＳＣＮ１に出力される書き込み信号ＷＳによりトランジスタＴＲ１がオン動作し、信号レベル保持用コンデンサＣ１の端子電圧が信号線ＳＩＧの信号レベルに設定される。また走査線ＳＣＮ１の駆動によりトランジスタＴＲ３がオン動作し、信号レベル保持用コンデンサＣ１の端子電圧に応じた駆動電流によりトランジスタＴＲ２で有機ＥＬ素子８が駆動され、信号線ＳＩＧによって設定された階調で発光する（図１３参照）。
【００３４】
しかしながら単に信号レベル保持用コンデンサＣ１の端子に接続されたトランジスタＴＲ１をダブルゲートトランジスタにより構成すると、このトランジスタＴＲ１のリーク電流ＩＲにより、信号線ＳＩＧの電位に設定されている信号レベル保持用コンデンサＣ１の端子電圧が変化することになる。このリーク電流ＩＲは、各画素２３に設けられるトランジスタＴＲ１のばらつきによって変化し、その結果、画素部２２で輝度レベルのばらつきが発生することになる。
【００３５】
このためこのディスプレイ装置２１では、有機ＥＬ素子８のアノード側端より低電圧の配線層がダブルゲートのトランジスタＴＲ１の直上となるように設定され、より具体的に、ダブルゲートのトランジスタＴＲ１の直上にカソード電極３６が配置され、トランジスタＴＲ１がオフ動作した場合の中間点の電位が十分に低電圧となるように設定される。これによりこのディスプレイ装置２１では、トランジスタＴＲ１のリーク電流ＩＲが防止され、各画素２３における輝度レベルのばらつきが防止される。
【００３６】
なおこのようにアノード電極下を避けて、トランジスタＴＲ１をカソード電極下に配置すれば、画素回路の占有面積を小さくすることもでき、高精細化することもできる。
【００３７】
（３）実施例の効果
以上の構成によれば、信号レベル保持用コンデンサの一端に接続されて、この信号レベル保持用コンデンサ端子電圧を設定するダブルゲートトランジスタの直上に、有機ＥＬ素子の駆動側端より低電圧の配線層を設けることにより、各画素における輝度レベルのばらつきを防止することができる。
【００３８】
より具体的に、このダブルゲートトランジスタの直上に、有機ＥＬ素子のカソード電極を配置することにより、各画素における輝度レベルのばらつきを防止することができる。
【実施例２】
【００３９】
図６は、図２との対比により本発明の実施例２のディスプレイ装置を示す接続図である。このディスプレイ装置３１は、画素部３２の構成が異なる点を除いて、実施例１のディスプレイ装置２１と同一に構成される。またこの画素部３２は、画素３３の構成が異なる点を除いて、実施例１について上述したディスプレイ装置２１の画素部２２と同一に構成される。
【００４０】
ここで各画素３３は、ソースフォロワ回路構成のトランジスタＴＲ２に直接有機ＥＬ素子８が接続され、このトランジスタＴＲ２のゲートソース間に信号レベル保持用コンデンサＣ１が配置される。またこのトランジスタＴＲ２のソース側端を、トランジスタＴＲ３によりオンオフ制御して、有機ＥＬ素子８の発光、非発光を制御する。また各画素３３は、このトランジスタＴＲ２のゲートに接続された信号レベル保持用コンデンサＣ１の端子電圧をトランジスタＴＲ１のオンオフ制御により信号線ＳＩＧの信号レベルに設定し、有機ＥＬ素子８の階調を設定する。なお図７は、この図６に示す各画素３３の動作を示すタイミングチャートである。
【００４１】
この実施例では、この画素３３において、信号レベル保持用コンデンサＣ１の両端にそれぞれ接続されるトランジスタＴＲ１、ＴＲ３がダブルゲートトランジスタで構成される。またこれらのトランジスタＴＲ１、ＴＲ３のうちトランジスタＴＲ１は、信号レベル保持用コンデンサＣ１の端子電圧を設定するトランジスタであることから、実施例１のトランジスタＴＲ１と同様に、直上に、有機ＥＬ素子８のアノード側端より低電圧の配線層が配置され、より具体的に、直上に有機ＥＬ素子のカソード電極３６が配置される。
【００４２】
これによりこの実施例では、トランジスタＴＲ１によるリーク電流が防止されて信号レベル保持用コンデンサＣ１の端子電圧の変動が防止され、輝度レベルのばらつきが防止される。
【００４３】
この実施例のように、ソースフォロワ回路構成のトランジスタで有機ＥＬ素子を駆動する構成においても、信号レベル保持用コンデンサの端子電圧を設定するトランジスタの直上に、有機ＥＬ素子のアノード側端より低電圧の配線層を配置することにより、より具体的に、直上に有機ＥＬ素子のカソード電極を配置することにより、輝度レベルのばらつきを防止することができる。
【実施例３】
【００４４】
図８は、図１７との対比により本発明の実施例３のディスプレイ装置を示す接続図である。このディスプレイ装置４１は、画素部４２において、トランジスタＴＲ１、ＴＲ４、ＴＲ５がダブルゲートトランジスタで構成され、このトランジスタＴＲ１、ＴＲ４、ＴＲ５に関する構成が異なる点を除いて、図１７のディスプレイ装置と同一に構成される。
【００４５】
ここでこのディスプレイ装置４１の各画素４３では、これらダブルゲートトランジスタＴＲ１、ＴＲ４、ＴＲ５のうち、トランジスタＴＲ１、ＴＲ４が、信号レベル保持用コンデンサＣ１の端子電圧を設定するトランジスタであることから、実施例１のトランジスタＴＲ１と同様に、これらのトランジスタＴＲ１、ＴＲ４の直上に、有機ＥＬ素子８のアノード側端より低電圧の配線層が配置され、より具体的に、有機ＥＬ素子のカソード電極３６が配置される。
【００４６】
これによりこの実施例では、トランジスタＴＲ１、ＴＲ４によるリーク電流が防止されて信号レベル保持用コンデンサＣ１の端子電圧の変動が防止され、輝度レベルのばらつきが防止される。
【００４７】
この実施例のように、信号線ＳＩＧの信号レベルを設定する信号レベル保持用コンデンサＣ１の一端に、別途、トランジスタを接続して信号レベル保持用コンデンサＣ１の端子電圧を補正する場合でも、これらのトランジスタの直上に、有機ＥＬ素子のアノード側端より低電圧の配線層を配置することにより、より具体的に、直上に有機ＥＬ素子のカソード電極を配置することにより、輝度レベルのばらつきを防止することができる。
【実施例４】
【００４８】
図９は、図８との対比により本発明の実施例４のディスプレイ装置を示す接続図である。このディスプレイ装置５１は、図１との対比により図１０に示すように、画素部５２の各画素５３において、ダブルゲートトランジスタＴＲ１、ＴＲ４の直上に配置する有機ＥＬ素子のアノード側端より低電圧の配線層に、トランジスタＴＲ５のソース側に供給する定電圧Ｖｉｎｉの配線パターン５６が適用される。なおここでこの定電圧Ｖｉｎｉは、この実施例では−３．３〔Ｖ〕である。この実施例のディスプレイ装置５１は、この配線層の構成が異なる点を除いて、実施例３と同一に構成される。なおこの図１０では、この定電圧Ｖｉｎｉの配線パターン５６の上層には、実施例１の場合と同一に、カソード電極等を配置するように図示されてはいるものの、この上層側のレイアウトについては、種々に設定することができる。
【００４９】
この実施例のように、ダブルゲートトランジスタの直上に配置する有機ＥＬ素子のアノード側端より低電圧の配線層に、他の定電圧の配線パターンを適用するようにしても、実施例３と同一の効果を得ることができる。
【実施例５】
【００５０】
なお上述の実施例４においては、トランジスタＴＲ４、ＴＲ５による補正回路を用いて、有機ＥＬ素子を駆動する駆動用トランジスタのしきい値電圧で信号レベル保持用コンデンサの端子間電圧を補正し、駆動用トランジスタのしきい値電圧のばらつきを補正する場合について述べたが、本発明はこれに限らず、信号レベル保持用コンデンサの端子間電圧を補正する種々の補正回路を使用したディスプレイ装置に広く適用することができる。
【００５１】
また上述の実施例においては、特定の回路構成で各画素の画素回路を構成する場合において、信号レベル保持用コンデンサに接続されたダクルゲートトランジスタのリーク電流を防止して輝度レベルのばらつきを防止する場合について述べたが、本発明はこれに限らず、種々の回路構成により画素回路を構成する場合に、広く適用することができる。
【００５２】
また上述の実施例においては、有機ＥＬ素子による発光素子を電流駆動する場合について述べたが、本発明はこれに限らず、電流駆動に係る種々の発光素子によるディスプレイ装置に広く適用することができる。
【産業上の利用可能性】
【００５３】
本発明は、ディスプレイ装置に関し、例えば有機ＥＬ表示装置等の電流駆動による自発光のディスプレイ装置に適用することができる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施例１のディスプレイ装置における画素のレイアウトを示す平面図及び断面図である。
【図２】本発明の実施例１のディスプレイ装置を示す接続図である。
【図３】ダブルゲートトランジスタの動作の説明に供する接続図である。
【図４】図３との対比により実施例１のダブルゲートトランジスタの動作の説明に供する接続図である。
【図５】ダブルゲートトランジスタの特性曲線図である。
【図６】本発明の実施例２のディスプレイ装置を示す接続図である。
【図７】図６のディスプレイ装置の動作の説明に供するタイミングチャートである。
【図８】本発明の実施例３のディスプレイ装置を示す接続図である。
【図９】本発明の実施例４のディスプレイ装置を示す接続図である。
【図１０】図９のディスプレイ装置における画素のレイアウトを示す断面図である。
【図１１】従来の有機ＥＬ素子を用いたアクティブマトリックス型のディスプレイ装置を示すブロック図である。
【図１２】図１１のディスプレイ装置における画素の構成を示す接続図である。
【図１３】図１１のディスプレイ装置の動作の説明に供するタイミングチャートである。
【図１４】有機ＥＬ素子の経時変化を示す特性曲線図である。
【図１５】従来のディスプレイ装置の他の例を示す接続図である。
【図１６】図１５のディスプレイ装置の動作の説明に供するタイミングチャートである。
【図１７】図１５の例とは異なる従来のディスプレイ装置の他の例を示す接続図である。
【図１８】図１７のディスプレイ装置の動作の説明に供するタイミングチャートである。
【符号の説明】
【００５５】
１、１１、２１、３１、４１、５１……ディスプレイ装置、２、１２、２２、３２、４２、５２……画素部、３、１３、２３、３３、４３、５３……画素、４、１４……垂直駆動回路、５……水平駆動回路、８……有機ＥＬ素子、Ｃ１……信号レベル保持用コンデンサ、ＴＲ１〜ＴＲ５……トランジスタ、３４……アノード電極、３５……有機ＥＬ材料、３６……カソード電極
【図１】
2007256881.tif 000003
【図２】
2007256881.tif 000004
【図３】
2007256881.tif 000005
【図４】
2007256881.tif 000006
【図５】
2007256881.tif 000007
【図６】
2007256881.tif 000008
【図７】
2007256881.tif 000009
【図８】
2007256881.tif 000010
【図９】
2007256881.tif 000011
【図１０】
2007256881.tif 000012
【図１１】
2007256881.tif 000013
【図１２】
2007256881.tif 000014
【図１３】
2007256881.tif 000015
【図１４】
2007256881.tif 000016
【図１５】
2007256881.tif 000017
【図１６】
2007256881.tif 000018
【図１７】
2007256881.tif 000019
【図１８】
2007256881.tif 000020