(57)【要約】【課題】良好な表示品位を有する液晶表示装置、及びその製造方法を提供すること。【解決手段】本発明の一態様にかかる液晶表示装置は、対向配置されたアレイ基板１１０と対向基板２０１との間に挟持された液晶層２０３とを備え、１画素内に反射部と、透過部とが設けられている液晶表示装置であって、アレイ基板１１０が、反射部Ｓに設けられた反射画素電極６５と、反射部Ｓに設けられ、反射画素電極６５との間で斜め方向電界を生じさせる反射共通電極６６と、透過部Ｔに設けられた透過共通電極９２と、透過部Ｔに設けられ、透過共通電極９２との間で横方向電界を生じさせる透過画素電極９１と、を備えているものである。【選択図】図２
2007310273.tif 000002
【特許請求の範囲】
【請求項１】
対向配置された第１基板と前記第２基板との間に挟持された液晶層とを備え、
１画素内に反射部と、透過部とを備える液晶表示装置であって、
前記第１基板が、
前記透過部に設けられた櫛型の透過共通電極と、
前記透過部において前記透過共通電極と平行に対向配置され、前記透過共通電極との間で横方向電界を生じさせる櫛型の透過画素電極と、
前記反射部に設けられ、反射共通電極と、
前記反射部に設けられ、前記反射共通電極と絶縁膜を介して対向するよう配置された反射画素電極と、を備え、
前記反射共通電極、及び前記反射画素電極のうち、上層側に設けられた電極にスリットが形成され、
前記スリットによって、前記反射共通電極と前記反射画素電極との間に、斜め方向電界が生じる液晶表示装置。
【請求項２】
前記反射共通電極が前記反射画素電極の上層に形成され、
前記反射共通電極のスリットが設けられている方向のラビング方向に対する角度と、前記櫛型の透過画素電極の櫛歯が設けられている方向の前記ラビング方向に対する角度とが異なっている請求項１に記載の液晶表示装置。
【請求項３】
前記反射共通電極が透明導電膜によって形成され、
前記反射画素電極が前記絶縁膜を介して前記反射共通電極の下層に配置され、
前記反射画素電極の表面が金属膜によって形成されている請求項１又は２に記載の液晶表示装置。
【請求項４】
前記反射画素電極が、前記画素に設けられたスイッチング素子の電極から延在されている請求項１乃至３のいずれかに記載の液晶表示装置。
【請求項５】
前記透過画素電極が前記反射画素電極を介して前記スイッチング素子に接続されている請求項４に記載の液晶表示装置。
【請求項６】
前記透過共通電極と前記反射共通電極とが同じ材料によって形成されている請求項１乃至５のいずれかに記載の液晶表示装置。
【請求項７】
前記透過共通電極と前記反射共通電極とが、同じ透明導電膜によって形成されている請求項６に記載の液晶表示装置。
【請求項８】
前記透過画素電極が前記透過共通電極、及び前記反射共通電極と同じ材料によって形成されている６又は７に記載の液晶表示装置。
【請求項９】
前記画素内に設けられたコンタクトホールを介して、前記透過共通電極と前記反射共通電極とが補助容量電極に接続されている請求項１乃至８のいずれかに記載の液晶表示装置。
【請求項１０】
前記反射部において、
前記反射共通電極が、前記画素の両側に設けられた配線と絶縁膜を介して重複するよう、延在されている請求項１乃至９のいずれかに記載の液晶表示装置。
【請求項１１】
前記透過部において、
前記透過共通電極が、前記画素の両側に設けられた配線と絶縁膜を介して重複するよう、延在されている請求項１乃至１０のいずれかに記載の液晶表示装置。
【請求項１２】
前記反射画素電極が、少なくとも上層と下層とを有する積層構造であり、
前記反射画素電極と前記透過画素電極とを接続するコンタクトホールにおいて、前記反射画素電極の前記上層が除去され、前記下層が露出している請求項１乃至１１のいずれかに記載の液晶表示装置。
【請求項１３】
前記反射部、及び前記透過部の少なくとも一方がマルチドメイン化されていることを特徴とする請求項１乃至１２に液晶表示装置。
【請求項１４】
前記反射画素電極の下地膜に凹凸形状が形成されていることを特徴とする請求項１乃至１３のいずれかに記載の液晶表示装置。
【請求項１５】
前記凹凸形状が半導体膜、又は金属膜によって形成されていることを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
対向配置された第１基板と前記第２基板との間に挟持された液晶層とを備え、
１画素内に反射部と、透過部とを備える液晶表示装置であって、
前記第１基板上に設けた第１の導電膜によって、第１の配線を形成する工程と、
前記第１の配線の上に、第１の絶縁膜、及び半導体膜を形成する工程と、
前記第１の絶縁膜、及び前記半導体膜の上に設けた第２の導電膜によって、前記第１の絶縁膜を介して前記第１の配線と交差する第２の配線と、前記反射部に配置されるスリットを有する反射画素電極とを形成する工程と、
前記第２の配線、及び前記反射画素電極の上に、第２の絶縁膜を形成する工程と、
前記第２の絶縁膜の上に設けた第３の導電膜によって、前記透過部に設けられた櫛型の透過共通電極と、前記反射部に設けられた反射共通電極とを形成する工程とを備え、
前記透過部では、前記第２の導電膜、又は前記第３の導電膜によって形成された櫛型の透過画素電極が、前記透過共通電極と平行に対向配置され、当該透過画素電極と当該透過共通電極との間で、横方向電界が生じるよう、前記透過共通電極をパターニングし、
前記反射部では、前記反射画素電極に設けられたスリットによって前記反射画素電極と前記反射共通電極との間で、斜め方向電界が生じるよう、前記反射共通電極をパターニングしている液晶表示装置の製造方法。
【請求項１７】
前記透過画素電極が前記第３の導電膜によって形成され、
前記第２の絶縁膜を形成する工程では、前記画素内に、前記透過画素電極までのコンタクトホールが形成され、
前記コンタクトホールを介して、前記透過画素電極と前記反射画素電極が接続されている請求項１６に記載の液晶表示装置の製造方法。
【請求項１８】
前記櫛型の透過画素電極の櫛歯の方向と前記反射画素電極のスリットの方向が異なる方向になるようパターニングされている請求項１６又は１７に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に関し、特に詳しくは、１画素内に反射部と透過部とを備える液晶表示装置とその製造方法に関する。
【背景技術】
【０００２】
現在、１画素内に、反射部と、透過部とを有する半透過型の液晶表示装置が提案されている。この半透過型液晶表示装置は、明所では、その周囲の外光を光源として使用する。具体的には、画素内に設けた反射部で周囲の外光を視認側へと反射させて表示を行なう。また、半透過型液晶表示装置は、暗所では、主に背面に設けられたバックライト等を光源として使用している。具体的には、画素内に設けられた透過部において、バックライトからの光が視認側に通過する。このように、半透過型液晶表示装置では、背面光源からの光、また外部からの周辺光の双方を用いて表示を行なうことができる。これにより、どのような周囲光下でも視認性の高い表示を行なうことができる。従って、半透過型液晶表示装置は、主として、屋内のみならず屋外でも使用される携帯電話の表示ディスプレイとして実用化されている。
【０００３】
ところで、現在実用化されている半透過型液晶表示装置の多くは、ホモジニアス配向の液晶セルを縦方向電界によって駆動するＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モードを採用している。一方、透過型の液晶表示パネルでは、視野角に広いＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）やＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）を始めとする視野角の広いモードを採用している。従って、液晶モニタや液晶テレビ用の透過型液晶表示パネルとして広く普及しているＩＰＳやＶＡと比べて、半透過型液晶表示装置では、視野角が狭いという問題点を有している。
【０００４】
そこで、半透過型の液晶表示装置において、広視野角を実現できる技術が開示されている（特許文献１、特許文献２）。これらの文献では、広視野角を実現できる横電界駆動方式の表示モードの一つであるＩＰＳを用いている。さらに、ＩＰＳ方式と異なる駆動方式として、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）を用いた液晶表示装置も開示されている。
【特許文献１】特開２００３−３４４８３７号公報
【特許文献２】特開２００５−１０６９６７号公報
【非特許文献１】ＩＤＷ／ＡＤ'０５  ＬＣＴｐ１−３、ｐ１０３−１０６
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１では、液晶を横電界駆動するように、交互に配置された櫛歯状の画素電極、及び共通電極を形成している。そして、画素電極、共通電極の下層には絶縁膜を介して一部に反射板を配置している。この反射板を配置した領域を反射部とし、反射板を形成しない領域を透過部としている。従って、反射部では、横方向電界で駆動された液晶で制御される光が、反射板で反射され、視認側に出射する。一方、透過部では、バックライトからの光が横方向電界で駆動された液晶で制御されて、視認側に出射する。
【０００６】
特許文献２では、液晶を横電界駆動するように、交互に配置された櫛歯状の画素電極、及び共通電極を形成している。そして、画素電極、及び共通電極を光を反射する金属材料で形成している。従って、反射表示では、画素電極上の液晶分子で制御された光を利用している。また、透過表示では、従来と同様に、櫛歯電極間の横電界で制御された光を利用している。
【０００７】
非特許文献１で用いられているＦＦＳモードの動作原理を簡単に説明する。一般的な、ＦＦＳモードでは、共通電極の上層に、画素電極を配置している。共通電極と画素電極との間には、絶縁膜が配置されている。そして、画素電極がスリット状に加工されている。画素電極のスリット側の端部と共通電極との間には斜め方向のフリンジ電界が発生する。このフリンジ電界を利用して液晶分子を駆動して、表示を行なっている。そして、非特許文献１では、共通電極の一部を透明導電膜で形成し、残りの一部を反射導電膜で形成している。これにより、一画素内に反射部と透過部とが形成された半透過型液晶表示装置を実現している。
【０００８】
しかしながら、上記の文献で示されている半透過型液晶表示装置では、下記の問題点が生じてしまう。例えば、特許文献１の構成において、反射板は一般的に、反射率の高いＡｌ合金などで形成される。従って、櫛歯状の画素電極、及び共通電極の間では、反射板が悪影響を及ぼしてしまうという問題点がある。すなわち、櫛歯電極間の液晶駆動電界が、下層に配置される反射板によって影響を受けてしまう。そのため、反射部における液晶分子の制御が困難となり、良好な表示品位を得る事が困難となってしまう。
【０００９】
また、特許文献２の構成では、櫛歯電極上を反射部として利用している。櫛歯電極上では、櫛歯電極間の電界によって液晶分子が動きにくい。従って、良好な反射特性を得るためには、櫛歯電極を３次元的に加工する必要がある。そのため、工程を追加しなければならず、技術的な困難度が高くなってしまう。また、製造に有する工程数が増加してしまうため、生産性が低下してしまう。
【００１０】
また、非特許文献１の構成では、画素に透過部を形成するため、共通電極と画素電極の２層を透明導電膜で形成する必要が生じてしまう。さらに、画素に反射部を形成するため、共通電極の一部に反射板を追加する必要が生じてしまう。従って、通常の半透過型液晶表示装置のアレイ工程に比べて、製造工程数が増加してしまう。よって、生産性が低下してしまう。このように、従来の液晶表示装置では、良好な表示品位を有する液晶表示装置を得ることが困難であるという問題点が生じてしまう。
【００１１】
本発明は、上記のような事情を背景としてなされたものであり、本発明の目的は、良好な表示品位を有する液晶表示装置、及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の態様にかかる液晶表示装置は、対向配置された第１基板と前記第２基板との間に挟持された液晶層とを備え、１画素内に反射部と、透過部とを備える液晶表示装置であって、前記第１基板が、前記透過部に設けられた櫛型の透過共通電極と、前記透過部において前記透過共通電極と平行に対向配置され、前記透過共通電極との間で横方向電界を生じさせる櫛型の透過画素電極と、前記反射部に設けられ、反射共通電極と、前記反射部に設けられ、前記反射共通電極と絶縁膜を介して対向するよう配置された反射画素電極と、を備え、前記反射共通電極、及び前記反射画素電極のうち、上層側に設けられた電極にスリットが形成され、前記スリットによって、前記反射共通電極と前記反射画素電極との間に、斜め方向電界が生じるものである。
【発明の効果】
【００１３】
本発明によれば、本発明の目的は、良好な表示品位を有する液晶表示装置、及びその製造方法を提供することである。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明を適用可能な実施の形態の説明をする。以下の説明は、本発明の実施形態についてのものであり、本発明は以下の実施形態に限定されるものではない。
【００１５】
実施の形態１．
本発明の実施の形態１にかかる液晶表示装置について図１を参照して説明する。図１は、本実施の形態にかかる液晶表示装置に用いられるアレイ基板１１０の構成を示す正面図である。本実施の形態にかかる液晶表示装置は、反射部及び透過部とを有する液晶表示パネルを備える半透過型液晶表示装置である。
【００１６】
本実施の形態にかかる液晶表示装置は、アレイ基板１１０を有している。アレイ基板１１０は、例えば、薄膜トランジスタアレイ基板（以下、ＴＦＴアレイ基板）などのアレイ基板である。アレイ基板１１０には、表示領域１１１と表示領域１１１を囲むように設けられた額縁領域１１２とが設けられている。この表示領域１１１には、複数のゲート配線（走査信号線）２２と複数のソース配線（表示信号線）６３とが形成されている。複数のゲート配線２２は平行に設けられている。同様に、複数のソース配線６３は平行に設けられている。ゲート配線２２と、ソース配線６３とは、互いに交差するように形成されている。ゲート配線２２とソース配線６３とは直交している。そして、隣接するゲート配線２２とソース配線６３とで囲まれた領域が画素１１７となる。従って、アレイ基板１１０では、画素１１７がマトリクス状に配列される。
【００１７】
さらに、アレイ基板１１０の額縁領域１１２には、走査信号駆動回路１１５と表示信号駆動回路１１６とが設けられている。ゲート配線２２は、表示領域１１１から額縁領域１１２まで延設されている。そして、ゲート配線２２は、アレイ基板１１０の端部で、走査信号駆動回路１１５に接続される。ソース配線６３も同様に表示領域１１１から額縁領域１１２まで延設されている。そして、ソース配線６３は、アレイ基板１１０の端部で、表示信号駆動回路１１６と接続される。走査信号駆動回路１１５の近傍には、外部配線１１８が接続されている。また、表示信号駆動回路１１６の近傍には、外部配線１１９が接続されている。外部配線１１８、１１９は、例えば、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）などの配線基板である。
【００１８】
外部配線１１８、１１９を介して走査信号駆動回路１１５、及び表示信号駆動回路１１６に外部からの各種信号が供給される。走査信号駆動回路１１５は外部からの制御信号に基づいて、ゲート信号（走査信号）をゲート配線２２に供給する。このゲート信号によって、ゲート配線２２が順次選択されていく。表示信号駆動回路１１６は外部からの制御信号や、表示データに基づいて表示信号をソース配線６３に供給する。これにより、表示データに応じた表示電圧を各画素１１７に供給することができる。なお、走査信号駆動回路１１５と表示信号駆動回路１１６は、アレイ基板１１０上に配置される構成に限られるものではない。例えば、ＴＣＰ（Ｔａｐｅ  Ｃａｒｅｅｒ  Ｐａｃｋａｇｅ）により駆動回路を接続してもよい。
【００１９】
液晶表示装置の場合、ゲート配線２２及びソース配線６３の他に、補助容量を形成するための補助容量配線が形成される。補助容量配線もゲート配線２２やソース配線６３と同様に表示領域１１１から額縁領域１１２まで延設されている。これによって、外部から共通電位を画素１１７に供給することができる。
【００２０】
画素１１７内には、少なくとも１つの薄膜トランジスタ（ＴＦＴ）が形成されている。ＴＦＴはソース配線６３とゲート配線２２の交差点近傍に配置される。例えば、このＴＦＴが画素電極に表示電圧を供給する。すなわち、ゲート配線２２からのゲート信号によって、スイッチング素子であるＴＦＴがオンする。これにより、ソース配線６３から、ＴＦＴのドレイン電極に接続された画素電極に表示電圧が印加される。そして、画素電極と、共通電極との間に、表示電圧に応じた電界が生じる。この画素電極及び共通電極の構成については後述する。なお、アレイ基板１１０の表面には、配向膜（図示せず）が形成されている。
【００２１】
さらに、ＴＦＴアレイ基板には、対向基板が対向して配置されている。対向基板は、例えば、カラーフィルタ基板であり、視認側に配置される。対向基板には、カラーフィルタ、ブラックマトリクス（ＢＭ）、及び配向膜等が形成されている。そして、アレイ基板１１０と対向基板との間に液晶層が挟持される。すなわち、アレイ基板１１０と対向基板との間には液晶が注入されている。さらに、アレイ基板１１０と対向基板との外側の面には、偏光板、及び位相差板等などが設けられる。また、液晶表示パネルの反視認側には、バックライトユニット等が配設される。
【００２２】
画素電極と共通電極との間の電界によって、液晶が駆動され、基板間の液晶の配向方向が変化する。これにより、液晶層を通過する光の偏光状態が変化する。すなわち、偏光板を通過して直線偏光となった光は、位相差板、及び液晶層とによって、偏光状態が変化する。具体的には、透過部では、ＴＦＴアレイ基板側に設けられた偏光板によって、バックライトユニットからの光が直線偏光になる。そして、この直線偏光がＴＦＴアレイ基板側の位相差板、液晶層、及び対向基板側の位相差板を通過することによって、偏光状態が変化する。一方、反射部では、液晶表示パネルの視認側から入射した外光が、対向基板側の偏光板によって直線偏光になる。そして、この光が、対向基板側の位相差板、及び液晶層を往復することによって、偏光状態が変化する。
【００２３】
そして、偏光状態によって、対向基板側の偏光板を通過する光量が変化する。すなわち、バックライトユニットから液晶表示パネルを透過する透過光、及び液晶表示パネルで反射される反射光のうち、視認側の偏光板を通過する光の光量が変化する。液晶の配向方向は、印加される表示電圧によって変化する。従って、表示電圧を制御することによって、視認側の偏光板を通過する光量を変化させることができる。すなわち、画素毎に表示電圧を変えることによって、所望の画像を表示することができる。
【００２４】
具体的には、黒表示をする場合、位相差板と液晶層とによって、光を視認側の偏光板の吸収軸と略同じ振動方向（偏光面）を有する直線偏光にする。これにより、ほとんどの光が視認側の偏光板で遮光され、黒表示を行なうことができる。一方、白表示をする場合は、位相差板と液晶層とによって、視認側の偏光板の吸収軸と略直交する方向の直線偏光、あるいは、円偏光等にする。これにより、光が視認側の偏光板を通過するため、白表示を行なうことができる。このように、ゲート信号、及びソース信号によって、画素毎に印加される表示電圧を制御する。これにより、液晶層の配向が変化して、偏光状態が表示電圧に応じてされる。よって、所望の画像を表示することができる。
【００２５】
次に、本実施の形態にかかる液晶表示装置の画素構造について図２、及び図３を用いて説明する。図２は、液晶表示装置のアレイ基板１１０に設けられた画素構成を示す平面図である。図３は、図２のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線での構成を示す断面図である。ここで、Ａ−Ａ線は、ソース配線部の構成を示しており、Ｂ−Ｂ線は、反射部Ｓから透過部Ｔまでの構成を示しており、Ｃ−Ｃ線はＴＦＴ部の構成を示している。なお、図３では、左から順に、ソース配線部、反射部Ｓ、透過部Ｔ、及びＴＦＴ部の構成を示している。
【００２６】
図２に示すように、画素は、ゲート配線２２及びソース配線６３に囲まれるように配置されている。この画素をマトリクス状に配列することによって、表示領域１１１が構成される。各画素は、透過部Ｔと、反射部Ｓとを備えている。すなわち、本実施の形態にかかる液晶表示装置は、１画素内に反射部Ｓと透過部Ｔとを備える半透過型液晶表示装置である。
【００２７】
基板１は、例えば、透明なガラス基板である。基板１上には、ゲート電極２１を備えたゲート配線２２が設けられている。さらに、基板１上には、補助容量電極２３を備えた補助容量配線２４が形成されている。補助容量配線２４とゲート配線２２とは略平行に設けられている。図１では、補助容量配線２４とゲート配線２２とは、同じ横方向に形成されている。また、補助容量電極２３は、補助容量配線２４から延在されている。この補助容量電極２３によって、一定期間電圧を保持することができる。すなわち、補助容量電極２３によって保持容量が形成される。
【００２８】
そして、補助容量配線２４は、隣接する２本のゲート配線２２の間に配置される。すなわち、ゲート配線２２と補助容量配線２４とが同じ本数だけ設けられ、交互に配置されている。ゲート電極２１、ゲート配線２２、補助容量電極２３、補助容量配線２４は、第１の導電膜によって形成されている。ゲート電極２１、ゲート配線２２、補助容量電極２３、補助容量配線２４は、同じ導電膜によって形成されているため、実質的に、同じ材料、同じ膜厚を有している。そして、第１の導電膜をパターニングすることによって、ゲート電極２１、ゲート配線２２、補助容量電極２３、補助容量配線２４が形成される。
【００２９】
さらに、ゲート電極２１、ゲート配線２２、補助容量電極２３、補助容量配線２４の上には、第１の絶縁膜３が形成されている。第１の絶縁膜３は、ゲート電極２１、ゲート配線２２、補助容量電極２３、及び補助容量配線２４を覆うように形成される。ＴＦＴ部において、この第１の絶縁膜３がゲート絶縁膜となる。さらに、第１の絶縁膜３の上には、半導体能動膜４、及びオーミックコンタクト膜５が形成されている。半導体能動膜４、及びオーミックコンタクト膜５は、ＴＦＴ部に配置される。すなわち、半導体能動膜４、及びオーミックコンタクト膜５はゲート電極２１の上に配置される。半導体能動膜４の上にオーミックコンタクト膜５が形成される。
【００３０】
ここで、ＴＦＴ部において、オーミックコンタクト膜５の中央部が除去されている。従って、オーミックコンタクト膜５は、２つの領域に分割されている。この２つの領域の一方がＴＦＴのソース領域となり、他方がドレイン領域となる。従って、２つの領域の一方の上には、ソース電極６１が形成され、他方の上には、ドレイン電極６２が形成されている。すなわち、半導体能動膜４のソース領域、及びドレイン領域の上に、オーミックコンタクト膜５が形成される。なお、ソース電極６１とドレイン電極６２は、第２の導電膜より形成されている。そして、第２の導電膜は、例えば、２層の金属膜を積層することによって形成される。従って、ソース電極６１、ソース配線６３、及びドレイン電極６２は、図３に示すように、第１層６ａと第２層６ｂの２層から構成される。
【００３１】
基板１上には、さらにソース電極６１を有するソース配線６３が形成されている。ソース配線６３は、ゲート配線２２と第１の絶縁膜３を介して直交するように配置されている。そして、隣接するゲート配線２２、及び隣接するソース配線６３とで囲まれた領域が画素となる。ソース電極６１は、ソース配線６３から延在されている。配線の交差部、及びソース配線６３の一部分には、静電耐圧を向上させる目的で、半導体能動膜４、及びオーミックコンタクト膜５が残存している。ソース電極６１、ドレイン電極６２、及びソース配線６３の上には、第２の絶縁膜７が形成されている。第２の絶縁膜７は、ソース電極６１、ドレイン電極６２、及びソース配線６３を覆うように配置されている。
【００３２】
次に反射部Ｓについて説明する。反射部Ｓでは、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モードで表示を行なっている。反射部Ｓは、透過部ＴよりもＴＦＴ側に形成される。すなわち、反射部Ｓは、その画素のＴＦＴと透過部Ｔとの間に、配置される。反射部Ｓには、反射画素電極６５が形成されている。反射画素電極６５はドレイン電極６２から延在されている。すなわち、反射画素電極６５は、第２の導電膜によって形成されている。従って、反射画素電極６５も第１層６ａと第２層６ｂの第２層から構成される。反射画素電極６５は、補助容量電極２３の上に形成される。すなわち、反射画素電極６５と、補助容量電極２３とは、第１の絶縁膜３を介して、少なくとも一部が重複するように配置される。換言すると、反射画素電極６５と補助容量電極２３とは。第１の絶縁膜３を挟んで対向配置される。そして、反射画素電極６５と補助容量電極２３との重複部分が、一定期間電圧を保持するための保持容量となる。なお、反射画素電極６５は、少なくともその表面に、反射率の高い金属膜を有している。従って、第２の導電膜の表面層としては、Ａｌなどの金属薄膜を用いることができる。従って、第２層６ｂには、Ａｌを含む金属薄膜が使用される。
【００３３】
反射画素電極６５は、隣接するソース配線６３間に配置される。ここで、反射画素電極６５は、ソース配線６３から所定の距離を隔てて配置される。例えば、反射画素電極６５とソース配線６３との隙間を３μｍ〜１０μｍとすることができる。従って、反射画素電極６５は、反射部Ｓのうちソース配線６３との隙間を除いた略全面に配置される。
【００３４】
反射画素電極６５は、反射画素電極６５の上には、第２の絶縁膜７が形成されている。第２の絶縁膜７は反射画素電極６５を覆うように、配置されている。そして、第２の絶縁膜７の上には、反射共通電極６６が形成されている。すなわち、反射共通電極６６は、第２の絶縁膜７を挟んで、反射画素電極６５と対向配置される。反射共通電極６６は第３の導電膜を用いて形成される。
【００３５】
さらに、反射共通電極６６は、反射画素電極６５との間で斜め方向電界を生じさせるため、スリット状に加工されている。すなわち、反射共通電極６６には、ストライプ状の開口部が一定間隔で複数形成されている。これらの複数の開口部がスリットとなる。このスリットによって、反射共通電極６６と、その下方の反射画素電極６５との間で、基板１面に対して斜め方向の電界が生じる。ここで、スリットの幅、すなわち開口部の幅は、例えば、３μｍ〜６μｍとすることができる。また、各スリットの方向は互いに平行であり、配線方向から傾いている。図１では、６つのスリットが形成されている。反射共通電極６６は、反射画素電極６５よりも大きい外形で形成されている。従って、反射共通電極６６の大部分は、第２の絶縁膜７とを介して反射画素電極６５と重複している。換言すると、反射共通電極６６と反射画素電極６５とは、第２の絶縁膜７を介して対向配置されている。
【００３６】
さらに、反射共通電極６６は、第２の絶縁膜７を介してソース配線６３の大部分に重ねられている。すなわち、反射共通電極６６が、画素の両側に設けられたソース配線６３と第２の絶縁膜７を介して重複するよう、画素の外側まで延在されている。これにより、ソース配線６３からの電界を有効に遮蔽することができる。このように、反射部Ｓでは、異なる導電層から構成される反射画素電極６５と反射共通電極６６とによって、液晶駆動用の電界を発生させている。スリットを設けているため、基板１面に対して斜め方向の電界が液晶を駆動する。よって、透過部Ｔでは、ＦＦＳモードで表示を行なうことができる。
【００３７】
ここで、それぞれのスリットの方向は、ゲート配線２２及びソース配線６３から傾いている。すなわち、スリットは、ゲート配線２２の方向とソース配線６３の方向の間の方向となる。スリットの方向とラビング方向との成す角度はθ１である。また、それぞれのスリットは同じ方向に設けられている。このスリットの下には、反射画素電極６５が形成されている。このように反射共通電極６６にスリットを形成することによって、容易に斜め電界を発生させることができる。このように、反射画素電極６５と反射共通電極６６とが異なる層で形成されているため、膜厚方向に対して斜めの電界が発生する。すなわち、反射部で生じる電界は、基板１面に対して斜め方向となる。この斜め方向電界に応じて液晶が駆動される。
【００３８】
次に、透過部Ｔについて説明する。ここで、透過部Ｔでは、ＩＰＳ（Ｉｎ  Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードによって表示を行なっている。透過部Ｔには、透過画素電極９１が形成されている。透過画素電極９１は、第３の導電膜によって形成されている。透過画素電極９１は、第１の絶縁膜３、及び第２の絶縁膜７の上に形成されている。そして、透過画素電極９１は、第２の絶縁膜７に設けられたコンタクトホール８１を介して、反射画素電極６５と接続されている。すなわち、第２の導電膜からなる反射画素電極６５と第３の導電膜からなる透過画素電極９１は、一部が重複するように設けられている。具体的には、反射画素電極６５の一部が、透過部Ｔまで延設されている。そして、この延設部分において、第２の絶縁膜７の一部を除去している。よって重複部分には、コンタクトホール８１が形成される。このコンタクトホール８１の上には、透過画素電極９１が形成されている。従って、コンタクトホール８１を介して、透過画素電極９１と反射画素電極６５が接続される。よって、透過画素電極９１と反射画素電極６５と表示電圧によって等電位となる。このように、透過画素電極９１は、反射画素電極６５を介して、ＴＦＴと接続されている。
【００３９】
さらに、透過部Ｔには、第３の導電膜を用いて形成された透過共通電極９２が形成されている。透過共通電極９２は、反射共通電極６６から延在されている。すなわち、透過共通電極９２と反射共通電極６６とが一体的に形成されている。透過画素電極９１と透過共通電極９２とは、それぞれ櫛型に形成されている。すなわち、透過画素電極９１、及び透過共通電極９２は、複数の櫛歯電極を有している。そして、透過画素電極９１の櫛歯電極と、透過共通電極９２の櫛歯電極とが所定の間隔を隔てて配置されている。透過画素電極９１の櫛歯電極と、透過共通電極９２の櫛歯電極とは交互に配置されている。すなわち、透過画素電極９１の櫛歯電極と、透過共通電極９２とに設けられた櫛歯電極が基板１面と平行な方向に対向配置されている。これにより、透過画素電極９１と透過共通電極９２との間に、基板１と平行方向の電界が発生する。
【００４０】
ここで、透過共通電極９２、及び反射共通電極６６から構成される共通電極は、透過部に対応した開口部が設けれている。すなわち、透過共通電極９２は、透過部Ｔを囲むように枠状に形成される。換言すると、共通電極の開口部が透過部Ｔとなる。そして、その透過部Ｔには、枠状の透過共通電極９２からソース配線６３の方向に櫛歯電極が延在されている。
【００４１】
このように、透過部Ｔでは、同じ第３の導電層によって形成された透過画素電極９１と透過共通電極９２とによって液晶駆動用の電界が生成される。これによって、液晶には、基板１面に対して平行方向の電界によって液晶が駆動する。すなわち、ＩＰＳモードでの表示を行なうことができる。また、透過共通電極９２は、第２の絶縁膜７を介してソース配線６３の大部分に重ねられている。すなわち、透過共通電極９２が、画素の両側に設けられたソース配線６３と第２の絶縁膜７を介して重複するよう、画素からはみ出すまで延在されている。これにより、ソース配線６３からの電界を有効に遮蔽することができる。
【００４２】
図２では、透過画素電極９１は２つの櫛歯電極から構成されている。そして、ゲート配線２２の方向に２つの櫛歯電極が並んで配置されている。さらに、透過画素電極９１を構成する２つの櫛歯電極の間には、透過共通電極９２を構成する櫛歯電極が設けられている。それぞれの櫛歯電極は、ソース配線６３と平行に設けられている。透過画素電極９１を構成する２つの櫛歯電極を外側を囲むように透過共通電極９２がパターニングされている。透過画素電極９１と透過共通電極９２とは、ゲート配線２２の方向において、一定の間隔を隔てて配置されている。このように、櫛歯状の透過画素電極９１と櫛歯状の透過共通電極９２とを平行に対向配置することによって、ゲート配線２２の方向に横方向電界を生じさせる。なお、櫛歯電極の方向と、ラビング方向との成す角度はθ２である。
【００４３】
ここで、透過共通電極９２と反射共通電極６６は、画素内において、補助容量電極２３、又は補助容量配線２４と接続されている。すなわち、反射共通電極６６又は透過共通電極９２は、補助容量電極２３の一部と重複して設けられている。そして、この重複部分において、第１の絶縁膜３、及び第２の絶縁膜７を除去している。これにより、重複部分にコンタクトホール８２が形成される。さらに、コンタクトホール８２を形成する部分では、第２の導電膜からなる反射画素電極６５が設けられていない。ここでは、コンタクトホール８２を形成する部分では、反射画素電極６５を除去している。すなわち、反射画素電極６５に角部にコンタクトホールを形成するための切欠を形成している。このため、６つのスリットのうち、切欠部分に設けられている１つのスリットが他のスリットよりも短くなっている。
【００４４】
第２の絶縁膜７の上の第３の導電膜によって形成された透過共通電極９２及び反射共通電極６６がコンタクトホール８２を介して、補助容量電極２３と接続される。よって、透過共通電極９２、及び反射共通電極６６には、補助容量配線２４を介して共通電位が供給される。したがって、反射共通電極６６、及び透過共通電極９２に対して、安定して、共通電位を供給することができる。なお、第３の導電膜には、ＩＴＯなどの透明導電膜を用いることができる。これにより、光利用効率を向上することができる。もちろん、透明導電膜以外の金属膜等を用いてもよい。
【００４５】
このように、１画素内に反射画素電極６５と透過画素電極９１とからなる画素電極、及び反射共通電極６６と透過共通電極９２とからなる共通電極を形成する。そして、透過部Ｔにおいて、透過画素電極９１と透過共通電極９２とを同一の導電層で形成する。また、反射部Ｓにおいて、反射画素電極６５と反射共通電極６６とを異なる導電層で形成する。ここで、透過共通電極９２と反射共通電極６６とは同じ導電層で形成されている。すなわち、反射共通電極６６を透過部Ｔまで延在させることによって、透過共通電極９２が構成される。この時、透過共通電極９２は、櫛型形状とする。また、ゲート配線２２と同じ導電層の補助容量電極２３から透過共通電極９２と反射共通電極６６とに共通電位を供給する。このとき、絶縁膜に設けられたコンタクトホール８２を介して、補助容量電極２３から透過共通電極９２と反射共通電極６６に共通電位が供給される。すなわち、コンタクトホール８２を介して、補助容量配線２４からの共通電位が反射共通電極６６に供給される。
【００４６】
透過画素電極９１と反射画素電極６５とは、異なる導電層で形成されている。透過共通電極９２は、櫛型形状とする。そして、反射画素電極６５と透過画素電極９１とを絶縁膜に設けられたコンタクトホール８１を介して電気的に接続させる。また、透過画素電極９１は反射画素電極６５を介して、スイッチング素子であるＴＦＴに電気的に接続されている。このような、構成によって、液晶駆動用の電界が、透過部Ｔでは横方向に発生し、反射部Ｓでは斜め方向に発生する。よって、反射部Ｓと透過部Ｔとを異なる動作モードにすることができる。よって、視野角を向上することができ、表示品質を向上することができる。
【００４７】
次に、図４、及び図５を用いて、本実施の形態にかかる液晶表示装置の製造方法について説明する。図４は、本実施の形態にかかる液晶表示装置に用いられるＴＦＴアレイ基板の製造工程を示す工程断面図である。図５は、製造工程を示す平面図である。
【００４８】
まず、透明な絶縁性の基板１を用意する。そして、基板１を洗浄して、表面を浄化する。そして、基板１上に第１の導電膜を成膜する。第１の導電膜は、例えば、スパッタリングによって形成することができる。第１の導電膜の材料としては、例えば、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、又はアルミニウム（Ａｌ）を用いることができる。また、これらを主成分とする合金を用いてもよい。さらには、これらの積層膜を用いてもよい。本実施の形態では、第１の導電膜として、膜厚４００ｎｍのＣｒ膜を成膜する。
【００４９】
なお、第１の導電膜の上には、後述の工程で、コンタクトホール８１が形成される。コンタクトホール８１内には、電気的接続を得るための導電性薄膜が形成される。そのため、第１の導電膜としては、表面酸化が生じにくい金属薄膜や表面が酸化されても導電性を有する金属薄膜を用いることが望ましい。また、第１の導電膜として、Ａｌ系の材料を用いる場合、表面に窒化Ａｌ膜を形成してもよい。あるいは、Ｃｒ、Ｍｏ、Ｔａ、Ｔｉなどの薄膜を上層に形成してもよい。これにより、表面酸化による導電性の劣化を防止することができる。
【００５０】
次に、第１の写真製版工程によって、第１の導電層のパターニングを行なう。これにより、図４（ａ）、及び図５（ａ）に示すように、ゲート電極２１、ゲート配線２２、補助容量電極２３、及び補助容量配線２４を形成することができる。補助容量電極２３は、後述する反射画素電極６５と一部重なり合うよう、反射部Ｓに形成する。写真製版工程では、例えば、第１の導電膜を成膜した基板１を洗浄する。洗浄後、感光性レジストを塗布、乾燥させる。そして、所定のパターンが形成されたフォトマスクを通して露光し、現像する。これにより、マスクパターンが転写した感光性レジストを基板１の第１の導電膜上に形成することができる。そして、感光性レジストを硬化させた後、にエッチングを行なう。すなわち、パターンが転写された感光性レジストを介してエッチングを行なう。これにより、マスクパターンに応じて、第１の導電層がエッチングされる。エッチング後に、レジストを除去することによって、図４（ａ）、及び図５（ａ）となる。
【００５１】
なお、第１の導電膜のエッチングは、例えば、ウェットエッチングにより行なうことができる。エッチャントとしては、公知のエッチャントを用いることができる。例えば、第１の導電膜がＣｒの場合、第二硝酸セリウムアンモニウム、及び硝酸が混合された水溶液を用いることができる。また、第１の導電膜のエッチングにおいては、パターンエッジ断面が台形状のテーパ形状となるよう、テーパエッチングすることが望ましい。これにより、パターンエッジの段差部における絶縁膜のカバレッジを向上させることができる。よって、他の配線や導電膜との段差部での短絡を防止することができる。
【００５２】
次に、ＣＶＤ法によって、ゲート絶縁膜となる第１の絶縁膜３と、半導体能動膜４及びオーミックコンタクト膜５となるシリコン膜を連続成膜する。そして、第２の写真製版工程によって、シリコン膜をパターニングする。これにより、図４（ｂ）、及び図５（ｂ）に示す構成となる。半導体能動膜４、及びオーミックコンタクト膜５は、少なくともＴＦＴ部には残存するようにパターニングされる。さらに、半導体能動膜４、及びオーミックコンタクト膜５は、ゲート配線２２とソース配線６３とが交差する部分、及びソース配線６３が形成される部分にも残存させている。これにより、静電耐圧を大きくすることができる。なお、半導体能動膜４、及びオーミックコンタクト膜５は公知のガス組成を用いたドライエッチングによって、エッチングされる。例えば、エッチングガスとして、ＳＦ６とＯ２との混合ガス、又はＣＦ４とＯ２との混合ガスを用いることができる。
【００５３】
なお、本実施の形態では、第１の絶縁膜３としては、ＳｉＮｘ、ＳｉＯｙ、ＳｉＯｚＮｗのいずれかの単層膜、またはこれらの積層膜を用いることができる（なお、ｘ、ｙ、ｚ、ｗは化学量論組成を示す正数である）。ピンホール等の発生による層間ショートを防止するため、第１の絶縁膜３を複数回に分けて成膜することが望ましい。この第１の絶縁膜３はＴＦＴ部においては、ゲート絶縁膜となる。本実施の形態では、膜厚３００ｎｍのＳｉＮ膜を成膜した後、さらに１００ｎｍのＳｉＮ膜を成膜することによって、第１の絶縁膜３を形成する。従って、第１の絶縁膜３は、膜厚４００ｎｍのＳｉＮ膜となる。
【００５４】
半導体能動膜４としては、アモルファスシリコン（ａ−Ｓｉ）膜、あるいはポリシリコン（ｐ−Ｓｉ）膜等を用いることができる。ここで、半導体能動膜４の膜厚を薄くしすぎると、後述するオーミックコンタクト膜５のドライエッチング時に膜の消失が発生してしまう。また、半導体能動膜４を厚くしすぎると、ＴＦＴのＯＮ電流が小さくなってしまう。従って、半導体能動膜４の膜厚は、オーミックコンタクト膜５のドライエッチング時における制御性と、必要とするＴＦＴのＯＮ電流値を考慮して選択することができる。本実施の形態では、半導体能動膜４として、膜厚１５０ｎｍのａ−Ｓｉ膜を成膜する。
【００５５】
オーミックコンタクト膜５としては、ａ−Ｓｉ膜にリン（Ｐ）をドープしたｎ型ａ−Ｓｉ膜を用いることができる。あるいは、ｐ−Ｓｉ膜にリン（Ｐ）をドープした、ｎ型ｐ−Ｓｉ膜をオーミックコンタクト膜５として用いることも可能である。本実施の形態では、オーミックコンタクト膜５として、膜厚３０ｎｍのｎ型ａ−Ｓｉ膜を成膜する。
【００５６】
次に、スパッタリング法等によって、第２の導電膜を成膜する。ここで第２の導電膜は第１層６ａと第２層６ｂとの積層構造となっている。第２の導電膜のうち第１層６ａとしては、Ｃｒ，Ｍｏ，Ｔａ、又はＴｉ、並びにこれらの主成分とする合金を用いることができる。また、第２層６ｂとしては、Ａｌ、又は銀（Ａｇ）、並びにこれらを主成分とする合金を用いることができる。第１層６ａは、オーミックコンタクト膜５の上に、直接接触するように成膜される。第２層６ｂは、第１層６ａの上に、直接接触するように重ねて成膜される。第２の導電膜は、ソース配線６３として用いられるため、配線抵抗を考慮して、低抵抗な薄膜を用いることが望ましい。さらに、第２の導電膜は、反射画素電極６５として用いられるため、表面層の反射特性が高い薄膜を用いることが望ましい。本実施の形態では、第１層６ａとして、膜厚１００ｎｍのＣｒ膜、第２層６ｂとして、膜厚３００ｎｍのＡｌＣｕ膜を成膜する。
【００５７】
次に、第３の写真製版工程によって、第２の導電膜をパターニングする。これにより、ソース電極６１を備えたソース配線６３、及び、ドレイン電極６２を備えた反射画素電極６５が形成される。ドレイン電極６２と反射画素電極６５とは同じ第２の導電層で形成されるため、同一層内で電気的に接続されている。すなわち、ドレイン電極６２と反射画素電極６５とは、一体的に形成される。従って、ドレイン電極６２と反射画素電極６５とは、実質的に同じ膜厚、同じ材料から形成されている。
【００５８】
ここで、第３の写真製版工程では、第１層６ａを露出させるため、ハーフトーン露光等を用いることができる。ここで、ハーフトーン露光のプロセスについて、説明する。ハーフトーン露光では、例えば、フォトマスクのクロム膜に濃淡を持たせたハーフトーンマスクを用いている。このハーフトーンマスクを介して、露光することによって、露光強度を調整することができる。これにより、現像後のレジスト膜の残存膜厚を制御することができる。例えば、ハーフトーン露光では、第１層６ａを露出させる部分のレジスト膜が薄くなるような、ハーフトーンマスクを用いて露光する。そして、現像後に、レジスト膜が完全に除去されている部分の膜をエッチングする。これにより、第２の導電層をエッチングすることができ、上述のように、ソース電極６１、ドレイン電極６２、ソース配線６３、及び反射画素電極６５が形成される。
【００５９】
次に、第２の導電膜のエッチング後、酸素プラズマなどを用いてレジスト膜を減膜処理する。これにより、現像後において残存膜厚の少なかった部分のレジスト膜が除去される。そして、減膜処理によって除去された部分の膜をエッチングする。ここで、現像後の残存膜厚が多かった部分では、レジスト膜がまだ残存しているので、膜が除去されない。これにより、第２層６ｂのみが除去され、第１層６ａが露出する。具体的には、減膜処理がされたレジスト膜を介して、第２層６ｂのみをウェットエッチングで除去する。これにより、反射画素電極６５と透過画素電極９１とを接続するコンタクトホール８１に対応する位置において、第１層６ａが露出する。ここで、第２層６ｂを残存させる部分では、減膜処理後でもレジスト膜が薄くなって残存している。一方、第１層６ａを露出させる部分では、レジスト膜が除去されている。従って、１回の写真製版工程で、２工程分のパターニングが可能となる。
【００６０】
これにより、第１層６ａが露出する。従って、透明導電膜からなる第３の導電膜とのコンタクト抵抗を良好なものとすることができる。すなわち、コンタクトエリアでは、Ｃｒからなる第１層６ａが露出した状態となる。よって、良好な導電率を持つコンタクトを得ることができる。さらに、この後、チャネル部分のオーミックコンタクト膜５をドライエッチングする。これにより、チャネル部分の半導体能動膜４が露出する。
【００６１】
なお、第２の導電膜の表面に窒化Ａｌ合金（ＡｌＣｕＮ）等を形成した場合、反射率は若干低下するが、透明導電膜からなる第３の導電膜と良好なコンタクトを得ることができる。この場合、コンタクトエリアを形成する工程は省略することができる。
【００６２】
なお、第１層６ａを露出させるための露光工程は、ハーフトーン露光に限るものではなく、レジスト膜の一部が薄くなるような２段階露光であればよい。すなわち、現像直後に、レジスト膜が除去される部分、レジスト膜が残存する部分、及びレジスト膜の膜厚が薄くなる部分が形成されればよい。よって、現像後に残存するレジスト膜の膜厚が２段階となる２段階露光であればよい。例えば、グレートーン露光を用いることもできる。
【００６３】
次に、プラズマＣＶＤ法などによって、第２の絶縁膜７を成膜する。第２の絶縁膜７としては、第１の絶縁膜３と同様の材質を用いることができる。また、第２の絶縁膜７の膜厚は、下層パターンのカバレッジを考慮して決定する事が好ましい。本実施の形態では、第２の絶縁膜７として、膜厚３００ｎｍのＳｉＮ膜を成膜する。
【００６４】
次に、第４の写真製版工程によって、第２の絶縁膜７をパターニングする。これによって、図４（ｃ）、及び図５（ｃ）に示す構成となる。この工程で、反射画素電極６５の上にコンタクトホール８１が形成がされる。また、補助容量電極２３の上にコンタクトホール８２が形成される。第２の絶縁膜７は、公知のエッチャントを用いたウェットエッチング法、又は、公知のガス組成を用いたドライエッチング法でエッチングすることができる。
【００６５】
そして、スパッタリング法によって、第３の導電膜を成膜する。よって、第３の導電膜は、コンタクトホール８１、８２が形成された第２の絶縁膜７の上に形成される。第３の導電膜には、例えば、ＩＴＯ、ＩＺＯ、ＩＴＺＯ、ＳｎＯ２などの透明導電膜を用いることができる。本実施の形態では、８０ｎｍのＩＴＯを第３の導電膜として用いている。
【００６６】
次に、第５の写真製版工程によって、第３の導電膜をパターニングする。これにより、図４（ｄ）、及び図５（ｄ）に示す構成となる。この工程で、透過部Ｔには、透過画素電極９１、及び透過共通電極９２が形成される。また、反射部Ｓには、反射共通電極６６が形成される。ここで、透過画素電極９１の一部は、コンタクトホール８１に埋設されている。従って、透過画素電極９１が、コンタクトホール８１を介して反射画素電極６５と接続される。また、透過共通電極９２又は、反射共通電極６６の一部は、コンタクトホール８２に埋設される。従って、透過共通電極９２、及び反射共通電極６６が、コンタクトホール８２を介して補助容量電極２３と接続される。
【００６７】
このように、５回の写真製版工程でアレイ基板１１０を形成することができる。よって、画素内に反射画素電極６５と透過画素電極９１が形成された基板１１０を簡便に製造することができる。
【００６８】
このように、ＴＦＴアレイが形成された基板１１０は、後のセル化工程において、配向膜が塗布される。さらに、配向膜は、一定の方向にラビング処理される。ここでは、図２に示す矢印方向にラビング処理されている。同様に、基板１１０と対向する対向基板には、透明絶縁性基板上にカラーフィルタ、ＢＭなどが形成されている。そして、さらにＣＦ、ＢＭの上層には、保護膜が形成される。その保護膜の上に、配向膜を塗布、ラビングする。
【００６９】
アレイ基板１１０又は対向基板に、枠状のシール材を塗布する。シール材は、例えばディスペンサを用いて、額縁領域１１２に形成される。シール材を塗布後、アレイ基板１１０と対向基板とを、スペーサを介して重ね合わせる。ここでは、アレイ基板１１０の配向膜と、対向基板の配向膜とが互いに向き合うように重ね合わせる。重ねあわされた一対の基板に液晶を注入し、封止する。このようにして形成された液晶セルの両外面に偏光板、位相差板などを貼り付ける。その後、バックライトユニットを背面側に取り付ける。これにより、半透過型液晶表示装置が完成する。
【００７０】
また、透過部Ｔと反射部Ｓとのセルギャップを制御するためのギャップ制御層を設けてもよい。ギャップ制御層は、例えば、対向基板に形成することができる。アレイ基板１１０の反射部Ｓと対向する領域に、ギャップ制御層を形成することができる。ギャップ制御層としては、有機透明膜を用いることができる。なお、ギャップ制御層は、アレイ基板１１０に設けても良く、両基板に設けても良い。ギャップ制御層を形成することによって、反射部Ｓにおける液晶層の厚みが、透過部Ｔにおける液晶層の厚みよりも薄くすることができる。従って、透過部と、反射部Ｓとの電気光学特性を合わせ易くすることができる。
【００７１】
次に、図６、及び図７を用いて、液晶等の動作について説明する。図６は、反射部Ｓの構成を示す断面図であり、図７は透過部Ｔにおける構成を示す断面図である。なお、図６、図７では、配向膜、及びカラーフィルタ等の構成について、省略して図示している。ここで、２０１は対向基板、２０２はバックライトユニット、２０３は液晶層である。ここで、図６、７では対向基板２０１側は視認側としている。
【００７２】
まず、図６を用いて反射部Ｓに動作について説明する。図６に示すように、ＴＦＴのドレイン電極６２を延在した反射画素電極６５の上層に、反射共通電極６６が形成されている。反射画素電極６５と反射共通電極６６との間には、第２の絶縁膜７が配置されている。従って、スリット状に加工された反射共通電極６６が、反射画素電極６５と重複する構成となる。反射画素電極６５は、上記のように、反射率の高い金属膜で形成されている。また、反射共通電極６６は光透過率の高い透明導電膜で形成されている。従って、視認側から反射部Ｓに入射する外光は、反射共通電極６６等を透過して、反射画素電極６５に入射する。そして、反射画素電極６５に入射した外光は、反射画素電極６５の表面で反射されて、視認側へと出射する。反射画素電極６５は、反射部Ｓの略全面に形成されている。従って、反射部Ｓに入射した外光のほとんど全てを反射することができる。なお、補助容量電極２３と反射画素電極６５とは、第１の絶縁膜３を介して重複している。
【００７３】
次に、反射部Ｓにおける液晶の駆動について説明する。反射画素電極６５と反射共通電極６６に電位が与えられると、両者の間の電位差によって、電界が発生する。この電界は、スリット部において、斜め方向のフリンジ電界Ｅｒを発生する。すなわち、反射共通電極６６を開口することによって設けられたスリット部では、基板１面に対して斜め方向のフリンジ電界Ｅｒが生じる。このフリンジ電界Ｅｒによって、液晶が駆動される。ここで、第２の絶縁膜７は、数百ｎｍ（本実施の形態では３００ｎｍ）であるため、発生するフリンジ電界Ｅｒは非常に強いものとなる。
【００７４】
スリット状に加工された反射共通電極６６の電極幅と電極間隔を例えば、３μｍ〜６μｍ程度の比較的に小さい値に設定することができる。これにより、電極上、及び電極間の液晶分子に電界がかかる。すなわち、反射画素電極上の略全面において、液晶分子の配向方向を制御することができる。よって、ＩＰＳ方式で課題のあった、電極上の液晶分子に電界がかかりにくいと問題を改善することができる。すなわち、反射画素電極上の略全面において、液晶を駆動することが可能となる。これにより、反射輝度を向上することができ、表示品質を向上することができる。
【００７５】
このように、本実施の形態にかかる液晶表示装置では、反射部Ｓの略全面で光を反射することができる。さらに、反射部Ｓの略全面の液晶を制御することができる。すなわち、反射部Ｓの略全面において、液晶の配向方向を変化させることができる。よって、反射輝度を向上することができる。さらに、反射部Ｓにおける動作原理は、ＦＦＳ方式と略同様であるため、反射表示において、視野角を広くすることができる。よって、反射表示において、良好な表示品位を得ることができ、表示品質を向上することができる。
【００７６】
なお、図２に示したように、反射共通電極６６のスリットの方向は、ラビング方向から傾いている。ここで、反射共通電極６６のスリットの方向は、ラビング方向の成す角度をθ１とする。すなわち、ラビング方向は、スリットの方向からθ１だけ傾いた方向に設定されている。θ１の値は、液晶駆動電圧に影響を与えるパラメータである。従って、使用する液晶や、偏光板及び位相差板の光学軸などの設計パラメータとの関係を考慮して、θ１の値を設定する。これにより、透過部Ｔとの電圧透過率特性が近くなるように設定することができる。よって、表示品位を向上することができる。
【００７７】
次に、図７を用いて、透過部Ｔでの動作について説明する。透過部Ｔでは、透過画素電極９１と透過共通電極９２とが同一層で交互に配置されている。そして、透過画素電極９１と透過共通電極９２との間に発生する横電界Ｅｔによって、液晶を駆動する。すなわち、ＩＰＳ方式の動作と同一である。透過部Ｔでは、バックライトユニット２０２からの光は、液晶層２０３、及び対向基板２０１を通過する。これにより、視認側へと光が出射される。よって、透過表示において、視野角の広い良好な表示品位を得ることができる。なお、図２に示すように、透過共通電極９２と透過画素電極９１の長辺方向は、ラビング方向に対して所定の角度θ２だけ傾いて設定されている。すなわち、個々の櫛歯電極が設けられている方向とラビング方向との成す角度がθ２となっている。
【００７８】
θ２の値は、液晶駆動電圧に影響を与えるパラメータである。従って、使用する液晶や、偏光板及び位相差板の光学軸などの設計パラメータとの関係を考慮して、θ２の値を設定する。これにより、反射部Ｓとの電圧透過率特性が近くなるように設定することができる。ここで、θ１とθ２との値を異なる値に設定している。よって、表示品位を向上することができる。すなわち、透過画素電極９１の櫛歯電極の方向と、反射共通電極６６のスリットの方向が所定の角度だけ傾いて設定されている。もちろん、θ１とθ２の値は、同じ値もよい。すなわち、透過画素電極９１の櫛歯電極の方向と、反射共通電極６６のスリットの方向を平行にしてもよい。
【００７９】
さらに、上述のように、反射画素電極６５は、ドレイン電極６２を延在させたものである。すなわち、ドレイン電極６２と反射画素電極６５とは、同じ第２の導電層で形成され、一括したパターニングされる。また、反射共通電極６６、透過画素電極９１、及び透過共通電極９２は、同じ第３の導電層を用いて形成される。従って、従来の半透過型液晶表示装置に比べて、同じ製造工程数で製造することができる。よって、半透過型液晶表示装置のアレイ工程において、製造プロセスを新たに追加することがない。よって、製造工程の複雑化を防ぐことができ、生産性を向上することができる。
【００８０】
以上説明したように、本実施の形態にかかる半透過型液晶表示装置では、反射部Ｓにおいては、基板上で生じる斜め電界を用いて液晶を駆動することができる。また、透過部Ｔにおいては、基板上で生じる横方向電界を用いて液晶を駆動することができる。従って、透過、反射の両方の表示特性において、視野角を広くすることができる。よって、良好な表示特性を実現することができる。
【００８１】
また、反射画素電極６５は、ドレイン電極６２を延在させている。さらに、反射共通電極６６、透過画素電極９１、及び透過共通電極９２は、同じ第３の導電層を用いて形成している。よって、従来の半透過型液晶表示装置の製造工程と比較して、特別な製造工程を付加する必要が無い。よって、生産性を向上することができる。また、ソース配線６３間の大部分を反射共通電極６６、及び透過共通電極９２で覆う構造であるため。ソース配線６３の電界遮断を有効に行なうことができる。よって、光利用効率を向上することができ、輝度の高い液晶表示装置を得ることができる。さらに、上記の画素構造とすることによって、製造工程の増加を防ぐことができる。よって、生産性を向上することができる。
【００８２】
このように、本実施の形態にかかる液晶表示装置によれば、透過、反射共にも高い表示品位を得ることができる。また、製造工程数を増加させることがないため、高歩留まりで、低コストでの生産が可能となる。これにより、簡便な構成で視野角の広い液晶表示パネルを製造することができる。よって、低コストで、量産性に優れた液晶表示装置を得ることができる。
【００８３】
実施の形態２．
本実施の形態にかかる液晶表示装置の構成について図８を用いて説明する。図８は、本実施の形態にかかる液晶表示装置に用いられるＴＦＴアレイ基板の画素構成を示す平面図である。本実施の形態では、実施の形態１の構成の電極形状を変えて、マルチドメイン化している。従って、基本的な構成、製造方法及び動作方法については、実施の形態１と同様である。
【００８４】
具体的には、反射部Ｓにおいて、反射画素電極６５のスリットを２列にしている。そして、列毎にスリットの方向を変えている。すなわち、隣接するソース配線６３の間には、２列のスリットが並んで配置されている。そして、各列には、ゲート配線２２の方向に並んだ７個のスリットが設けられている。また、スリット列は、ソース配線６３の方向に並んで形成されている。ここでは、２列のスリットは、その間におけるゲート配線２２と平行な直線に対して反転させた配置となっている。
【００８５】
ここで、２列のスリットのうち、ドレイン電極６２側の列では、ラビング方向とスリットの方向との成す角度が１８０−θ１となる。もう一方の列では、ラビング方向とスリットの方向との成す角度がθ１となる。このように、スリットの方向は、ラビング方向に対して異なる２つの角度になる。これにより、反射部Ｓをマルチドメイン化することができる。ここで、θ１の値は、設計パラメータを考慮して決定すればよい。上記のようなスリットを形成するため、反射共通電極６６に開口部を形成する。これにより、実施の形態１と同様に、斜め電界が生じる。ここで、本実施の形態では、ゲート配線２２と直交する方向をラビング方向としている。
【００８６】
さらに、透過部Ｔにおいて、透過共通電極９２、及び透過画素電極９１のそれぞれの櫛歯電極に屈曲部を設けている。すなわち、透過共通電極９２、及び透過画素電極９１のそれぞれの櫛歯電極がくの字型に屈曲している。従って、透過画素電極９１、及び透過共通電極９２はその中央近傍において、ゲート配線２２と平行な直線に対して反転している。
【００８７】
このように、透過共通電極９２、及び透過画素電極９１の櫛歯電極の方向は、ラビング方向に対して異なる２つの角度になる。これにより、透過部Ｔをマルチドメイン化することができる。透過画素電極９１、及び透過共通電極９２のうち、補助容量配線２４側の部分と、ラビング方向との成す角度は、１８０°―θ２となっている。一方、透過画素電極９１、及び透過共通電極９２のうち、隣のゲート配線２２側の部分と、ラビング方向との成す角度は、θ２となっている。また、ここでは、透過共通電極９２、及び透過画素電極９１の櫛歯電極も形状に合わせて、ソース配線６３の一部もくの字型に屈曲させている。
【００８８】
ここで、液晶分子の初期配向方向は、ラビング方向で決定される。従って、上記の構成とすることで、１つの画素内において、反射部Ｓ、及び透過部Ｔともに、液晶の初期配向方向に対する電界の方向が２方向となる。すなわち、反射部Ｓ、及び透過部Ｔともに、横電解の方向を２種類にすることができる。これにより、液晶の回転方向の異なる領域が形成される。従って、液晶分子の屈折率異方性に起因する視野角特性の非対称性を補償することができる。
【００８９】
なお、透過部Ｔのみをマルチドメイン化してもよく、反射部Ｓのみをマルチドメイン化してもよい。これにより、透過部Ｔ又は反射部Ｓの表示品位を向上することができる。
【００９０】
実施の形態３．
本実施の形態にかかる液晶表示装置について、図９、及び図１０を用いて説明する。図９、及び図１０は、本実施の形態にかかる液晶表示装置に用いられるＴＦＴアレイ基板の画素構成を示す平面図である。図１０は、図９のＤ−Ｄ断面図である。本実施の形態では、実施の形態１の構成に対して、反射部Ｓの光散乱特性を向上させたものである。従って、基本的な構成、製造方法及び動作方法については、実施の形態１と同様である。
【００９１】
図９、及び図１０に示すように、反射部Ｓにおいて、散乱用パターン２９を形成している。この散乱用パターン２９が実施の形態１との差異である。ここで、散乱用パターン２９は、反射画素電極６５の下層に形成している。具体的には、散乱用パターン２９は半導体能動膜４、及びオーミックコンタクト膜５によって構成されている。そして、反射画素電極６５の一部に散乱用パターン２９を設ける。すなわち、反射部Ｓにおいて、第１の絶縁膜３の上に、半導体能動膜４、及びオーミックコンタクト膜５の一部が残存するようにパターニングする。これにより、反射画素電極６５の下には、島状の散乱用パターン２９が複数形成される。
【００９２】
従って、反射画素電極６５の下地に凹凸が形成される。すなわち、反射画素電極６５が凹凸形状の上に形成される。換言すると、散乱用パターン２９の有無によって、反射画素電極６５の下地の高さが変わる。これにより、反射画素電極６５の表面の平坦性が低下する。これにより、反射画素電極６５の表面で反射される光が散乱される。よって、散乱特性を向上することができ、表示品位を向上できる。この散乱用パターン２９は、第２の写真製版工程で形成される。よって、製造工程の増加を防ぐことができる。よって、生産性を低下させることなく、表示品質を向上できる。
【００９３】
ここで、散乱用パターン２９は、反射画素電極６５の表面を凹凸形状にするために形成されるものである。従って、散乱用パターン２９には、半導体能動膜４、及びオーミックコンタクト膜５以外の薄膜を用いることが可能である。すなわち、他の金属膜や、無機絶縁膜や、有機絶縁膜を用いて散乱用パターン２９を形成することができる。例えば、図１１に示すように補助容量電極２３を用いても、同様の効果を得ることができる。従って、反射画素電極６５の下地膜に対して凹凸形状を設ければ、散乱特性を向上することができる。すなわち、下地に凹凸を形成すればよい。もちろん、下地膜のうち膜厚方向の一部のみを除去して、凹凸形状を形成してもよい。また、下地膜が微細な島状パターンとなるようにパターニングすることによって、凹凸形状を形成してもよい。これにより、光散乱特性を向上することができる。よって、反射部Ｓの表示品位を向上できる。なお、本実施の形態は、実施の形態２と組み合わせてもよい。
【００９４】
実施の形態４．
本実施の形態にかかる液晶表示装置について、図１２を用いて説明する。図１２は、本実施の形態にかかる液晶表示装置に用いられるＴＦＴアレイ基板の画素構成を示す平面図である。本実施の形態では、反射画素電極６５を延在させて透過画素電極９１を形成している。すなわち、反射画素電極６５と透過画素電極９１とが第２の導電層で、一体的に形成されている。従って、基本的な構成、製造方法及び動作方法については、実施の形態１と同様である。
【００９５】
ここで、反射画素電極６５と透過画素電極９１とは、第２の導電層で形成される。これにより、反射画素電極６５と透過画素電極９１とを接続するためのコンタクトホール８１が不要となり、開口率を向上することができる。すなわち、実施の形態１でコンタクトホール８１が形成されていた領域を、透過表示に利用することができる。もちろん、この領域を反射表示に利用してもよい。これにより、表示品位を向上できる。特に、本実施の形態は、画素サイズの小さな場合において、開口率向上の点から有用である。反射画素電極６５と透過画素電極９１とが一体的に形成されている。そのため、コンタクトホールにおけるコンタクト抵抗によって生じる電圧低下を低減することができる。なお、本実施の形態は、実施の形態２、３と組み合わせてもよい。
【図面の簡単な説明】
【００９６】
【図１】実施の形態１にかかる液晶表示装置のＴＦＴアレイ基板の構成を模式的に示す平面図である。
【図２】実施の形態１にかかるＴＦＴの画素構成を模式的に示す平面図である。
【図３】図２の断面図である。
【図４】実施の形態１にかかるＴＦＴアレイ基板の製造工程を示す工程断面図である。
【図５】実施の形態１にかかるＴＦＴアレイ基板の製造工程を示す平面図である。
【図６】実施の形態１にかかる液晶表示装置の反射部の動作を示す断面図である。
【図７】実施の形態１にかかる液晶表示装置の透過部の動作を示す断面図である。
【図８】実施の形態２にかかるＴＦＴの画素構成を模式的に示す平面図である。
【図９】実施の形態３にかかるＴＦＴの画素構成を模式的に示す平面図である。
【図１０】実施の形態３にかかるＴＦＴの画素構成を模式的に示す断面図である。
【図１１】実施の形態３にかかるＴＦＴの別の画素構成を模式的に示す平面図である。
【図１２】実施の形態４にかかるＴＦＴの画素構成を模式的に示す平面図である。
【００９７】
１  基板、３  第１の絶縁膜、４  半導体能動膜、５  オーミックコンタクト膜、
６ａ  第１層、６ｂ  第２層、７  第２の絶縁膜、
２１  ゲート電極、２２  ゲート配線、２３  補助容量電極、２４  補助容量配線
２９  散乱用パターン、６１  ソース電極、６２  ドレイン電極、６３  ソース配線、
６５  反射画素電極、６６  反射共通電極、８１コンタクトホール、
８２  コンタクトホール、９１  透過画素電極、９２  透過共通電極、
１１０  基板、１１１  表示領域、１１２  額縁領域、
１１５  走査信号駆動回路、１１６  表示信号駆動回路、１１７  画素、
１１８  外部配線、１１９  外部配線
【図１】
2007310273.tif 000003
【図２】
2007310273.tif 000004
【図３】
2007310273.tif 000005
【図４】
2007310273.tif 000006
【図５】
2007310273.tif 000007
【図６】
2007310273.tif 000008
【図７】
2007310273.tif 000009
【図８】
2007310273.tif 000010
【図９】
2007310273.tif 000011
【図１０】
2007310273.tif 000012
【図１１】
2007310273.tif 000013
【図１２】
2007310273.tif 000014