(57)【要約】【構成】トランスＴ１は、インダクタＮｐおよびＮｓ１を有する。トランジスタＱ１は、インダクタＮｐの導通量を周期的に切り換える。この切り換え動作によってインダクタＮｓ１で発生した交流電圧は、整流回路２６によって整流される。インバータ１８は、整流回路２６から出力された直流電圧に基づいて、負荷を駆動する。トランジスタＱ５は、負荷の減少／増大に応答してオン／オフされる。抵抗素子Ｒ９，Ｒ１０，Ｒ１７，Ｒ２１およびＲ２２に基づく合成抵抗値は、負荷の減少に応じて低下する。集積回路ＩＣ２は、整流回路２６から出力された直流電圧に基づくフォトダイオードＰＤ１の導通量を、合成抵抗値の低下に応じて減少させる。集積回路ＩＣ１は、集積回路ＩＣ２によって規定された電流量の減少に応じて、トランジスタＱ１の切り換え周期を延長する。【効果】トランジスタＱ１の切り換え周期の急激な変動を防止することができる。【選択図】図１
2007104836.tif 000002
【特許請求の範囲】
【請求項１】
１次側インダクタおよび２次側インダクタを有するトランス、
前記１次側インダクタを導通する第１直流電流の電流量を周期的に切り換える切り換え手段、
前記切り換え手段の切換動作によって前記２次側インダクタで発生した交流電圧を整流する整流手段、
前記整流手段によって生成された直流電圧に基づいて負荷を駆動する駆動手段、
前記駆動手段によって駆動される負荷量の減少に応じて特定パラメータ値を低下させるパラメータ値制御手段、
前記整流手段によって生成された直流電圧に基づく第２直流電流の電流量を前記特定パラメータ値の低下に応じて減少させる電流制御手段、および
前記電流制御手段によって規定された電流量の減少に応じて前記切り換え手段の切り換え周期を延長する周期制御手段を備える、電源回路。
【請求項２】
前記駆動手段は前記負荷量を周期的に変更する、請求項１記載の電源回路。
【請求項３】
前記切り換え手段はＭＯＳ型のトランジスタを含み、
前記周期制御手段は前記トランジスタのゲートに印加されるパルス電圧の周期を制御する、請求項１または２記載の電源回路。
【請求項４】
特定パラメータ値は複数の抵抗素子に基づく合成抵抗値であり、
前記パラメータ値制御手段は前記複数の抵抗素子の各々の有効／無効を切り換える、請求項１ないし３のいずれかに記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源回路に関し、特にたとえば負荷量が繰り返し変動する負荷に電源を供給する、電源回路に関する。
【背景技術】
【０００２】
従来のこの種の電源回路の一例が、特許文献１に開示されている。この従来技術によれば、トランスの２次側で整流された直流電圧が所定範囲を上回ると、トランスの２次側に設けられたフォトダイオードが発光する。これによってフォトトランジスタが導通状態となり、ＭＯＳＦＥＴのスイッチング動作が停止する。トランスの２次側で整流された直流電圧は、スイッチング動作の停止によって降下する。
【０００３】
フォトダイオードは、直流電圧が所定範囲を下回ったときに発光を停止し、フォトトランジスタも非導通状態となる。ＭＯＳＦＥＴはスイッチング動作を再開し、これによってトランスの２次側の直流電圧が上昇する。直流電圧は、こうして所定範囲に収められる。
【特許文献１】特開２０００−１１６０２７号公報［H02J 9/00, 1/00, H02M 3/28］
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、従来技術では、負荷への電力の供給を間欠的にオン／オフすると、これに同期して２次側の直流電圧がパルス状に変化する。ＭＯＳＦＥＴのスイッチング動作は、このような直流電圧の変動を抑制するべく、停止状態および起動状態の間で急激に切り換えられる。このため、ＭＯＳＦＥＴは、切り換え精度や耐久性の面で高度の信頼性を求められる。
【０００５】
それゆえに、この発明の主たる目的は、切り換え周期の急激な変動を防止することができる、電源回路を提供することである。
【課題を解決するための手段】
【０００６】
請求項１の発明に従う電源回路(10)は、１次側インダクタ(Np)および２次側インダクタ(Ns1)を有するトランス(T1)、１次側インダクタを導通する第１直流電流の電流量を周期的に切り換える切り換え手段(Q1)、切り換え手段の切り換え動作によって２次側インダクタで発生した交流電圧を整流する整流手段(C3, D3)、整流手段によって生成された直流電圧に基づいて負荷を駆動する駆動手段(18)、駆動手段によって駆動される負荷量の減少に応じて特定パラメータ値を低下させるパラメータ値制御手段(Q5)、整流手段によって生成された直流電圧に基づく第２直流電流の電流量を特定パラメータ値の低下に応じて減少させる電流制御手段(IC2)、および電流制御手段によって規定された電流量の減少に応じて第１切り換え手段の切り換え周期を延長する周期制御手段(PC1, IC1)を備える。
【０００７】
トランスは、１次側インダクタおよび２次側インダクタを有する。切り換え手段は、１次側インダクタを導通する第１直流電流の電流量を周期的に切り換える。この切り換え動作によって２次側インダクタで発生した交流電圧は、整流手段によって整流される。駆動手段は、整流手段によって生成された直流電圧に基づいて負荷を駆動する。
【０００８】
パラメータ制御手段は、駆動手段によって駆動される負荷量の減少に応じて特定パラメータ値を低下させる。電流制御手段は、整流手段によって生成された直流電圧に基づく第２直流電流の電流量を、特定パラメータ値の低下に応じて減少させる。周期制御手段は、電流制御手段によって規定された電流量の減少に応じて、切り換え手段の切り換え周期を延長する。
【０００９】
負荷量が変動すると、整流手段によって生成された直流電圧もまた変動する。直流電圧は、負荷の減少に伴って上昇し、負荷の増大に伴って下降する。特定パラメータ値が固定であれば、第２直流電流の電流量は直流電圧の変動に応じて変化する。第２直流電流の電流量は、直流電圧の上昇に応じて増大し、直流電圧の下降に応じて減少する。
【００１０】
切り換え手段の切り換え周期は、第２直流電流の電流量の増大に応じて短縮され、第２直流電流の電流量の減少に応じて延長される。切り換え周期が短縮されると、整流手段によって整流される直流電圧が下降する。一方、切り換え周期が延長されると、整流手段によって整流される直流電圧が上昇する。
【００１１】
つまり、切り換え手段の切り換え周期は、負荷量の変動に起因する直流電圧の変動が補償されるように短縮／延長される。
【００１２】
ただし、負荷量が急激に変化すると、切り換え周期も急激に変動する。このような変動は、切り換え精度や耐久性の面で切り換え手段に高度の信頼性を要求することとなり、ひいては実現性が困難となる。
【００１３】
そこで、請求項１の発明では、負荷量の減少に応じて特定パラメータ値を低下させ、これによって第２直流電流の電流量の増大を抑制するようにしている。負荷量が急激に減少すると、直流電圧が急激に上昇する一方、特定パラメータ値が急激に低下する。直流電圧の急激な上昇に起因する第２直流電流の電流量の急激な増大は、特定パラメータ値の急激な低下によって抑制される。
【００１４】
第２直流電流の電流量の急激な増大が抑制された結果、切り換え手段の切り換え周期の急激な変動も抑制される。この結果、切り換え手段に高度の信頼性を要求する必要がなくなり、電源回路の実現性が向上する。なお、切り換え周期の急激な変動の抑制は、整流手段によって生成される直流電圧の変動を助長する。上述の技術的意義は、この直流電圧の変動を許容することで、導き出されるものである。
【００１５】
請求項２の発明に従う電源回路は、請求項１に従属し、駆動手段は負荷量を周期的に変更する。これによって、消費電力の削減および負荷の的確な駆動が可能となる。
【００１６】
請求項３の発明に従う電源回路は、請求項１または２に従属し、切り換え手段はＭＯＳ型のトランジスタを含み、周期制御手段はトランジスタのゲートに印加されるパルス電圧の周期を制御する。
【００１７】
請求項４の発明に従う電源回路は、請求項１ないし３のいずれかに従属し、特定パラメータ値は複数の抵抗素子(R9, R10, R17, R21, R22)に基づく合成抵抗値であり、パラメータ値制御手段は複数の抵抗素子の各々の有効／無効を切り換える。
【発明の効果】
【００１８】
この発明によれば、負荷量の減少に応じて特定パラメータ値を低下させ、これによって第２直流電流の電流量を減少させるようにしたため、負荷量が急激に減少すると、直流電圧が急激に上昇する一方、特定パラメータ値が急激に低下する。直流電圧の急激な上昇に起因する第２直流電流の電流量の急激な増大は、特定パラメータ値の急激な低下によって抑制される。第２直流電流の電流量の急激な増大が抑制された結果、切り換え手段の切り換え周期の急激な変動も抑制される。
【００１９】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【発明を実施するための最良の形態】
【００２０】
図１を参照して、この実施例の電源回路１０は、直流電圧が印加される入力端子Ｓ１と、ＧＮＤ電圧が印加される入力端子Ｓ２とを含む。入力端子Ｓ１は、トランスＴ１を形成する１次側インダクタＮｐの一方端と、スイッチング制御回路１２を形成する抵抗素子Ｒ１の一方端とに接続される。１次側インダクタＮｐの他方端は、ダイオードＤ１のアノードと接続される。ダイオードＤ１のカソードは、互いに並列接続された抵抗素子Ｒ２およびキャパシタＣ１を介して、１次側インダクタＮｐの一方端と接続される。なお、ダイオードＤ１，抵抗素子Ｒ２およびキャパシタＣ１によって、スナバ回路２２が形成される。
【００２１】
１次側インダクタＮｐの他方端はまた、ＭＯＳ型のトランジスタＱ１のドレインと接続される。トランジスタＱ１のゲートは、抵抗素子Ｒ３を介して集積回路ＩＣ１のドライブ端子と接続され、トランジスタＱ１のソースは、抵抗素子Ｒ５を介して集積回路ＩＣ１の電流検出端子と接続される。トランジスタＱ１のソースはまた、抵抗素子Ｒ４を介して、入力端子Ｓ２と接続される。
【００２２】
入力端子Ｓ２はまた、トランスＴ１を形成する１次側インダクタンスＮｄの一方端と接続される。１次側インダクタＮｄの他方端は、抵抗素子Ｒ６を介してダイオードＤ２のアノードと接続され、ダイオードＤ２のカソードはＩＣ１の電源端子および抵抗素子Ｒ１の他方端と接続される。ダイオードＤ２のカソードはまた、キャパシタＣ２を介して１次側インダクタＮｄの一方端と接続される。フォトカプラＰＣ１を形成するフォトトランジスタＰＴ１のコレクタおよびエミッタはそれぞれ、集積回路ＩＣ１の電圧制御端子および１次側インダクタＮｄの一方端に接続される。フォトトランジスタＰＴ１のエミッタはまた、集積回路ＩＣ１の基準電圧端子に接続される。なお、抵抗素子Ｒ６，ダイオードＤ２およびキャパシタＣ２によって、整流回路２４が形成される。
【００２３】
トランスＴ１を形成する２次側インダクタＮｓ２の一方端および他方端はそれぞれ、ダイオードＤ４のアノードおよびアースと接続される。ダイオードＤ４のカソードは、キャパシタＣ６を介してアースと接続され、ダイードＤ４のアノードおよびカソードはキャパシタＣ５を介して互いに接続される。ダイードＤ４のカソードはまた、出力端子Ｓ３と接続される。なお、ダイオードＤ４，キャパシタＣ５およびＣ６によって、整流回路２８が形成される。
【００２４】
トランスＴ１を形成する２次側インダクタＮｓ１の一方端および他方端はそれぞれ、アダイオードＤ３のアノードおよびアースと接続される。ダイオードＤ３のカソードは、キャパシタＣ４を介してアースと接続され、ダイードＤ３のアノードおよびカソードはキャパシタＣ３を介して互いに接続される。なお、ダイオードＤ３，キャパシタＣ３およびＣ４によって、整流回路２６が形成される。
【００２５】
ダイードＤ３のカソードはまた、電圧制御回路１４を形成する抵抗素子Ｒ７，Ｒ８およびＲ９の各々の一方端と接続される。抵抗素子Ｒ７の他方端はフォトカプラＰＣ１を形成するフォトダイオードＰＤ１のアノードと接続され、フォトダイオードＰＤ１のカソードは抵抗素子Ｒ８の他方端と接続される。抵抗素子Ｒ９の他方端は、互いに直列接続された抵抗素子Ｒ１１，キャパシタＣ８およびＣ７を介してアースと接続され、キャパシタＣ７およびＣ８の接続点は、フォトダイオードＰＤ１のカソードと接続される。
【００２６】
集積回路ＩＣ２の一方端および他方端はそれぞれ、フォトダイオードＰＤ１のカソードおよびアースと接続され、集積回路ＩＣ２の制御端は、抵抗素子Ｒ９の他方端および抵抗素子Ｒ１０の一方端の各々と接続される。
【００２７】
抵抗素子Ｒ１０の他方端は、電流制御回路１６を形成する抵抗素子Ｒ１７およびＲ２１の各々の一方端と接続される。抵抗素子Ｒ１７の他方端は、エミッタがアースと接続されたトランジスタＱ５のコレクタと接続され、抵抗素子Ｒ２１の他方端は、抵抗Ｒ２２を介してアースと接続されるとともに、エミッタがアースと接続されたトランジスタＱ７のコレクタと接続される。
【００２８】
トランジスタＱ５のベースは、抵抗素子Ｒ１９を介してアースと接続されるとともに、抵抗素子Ｒ１８を介してトランジスタＱ４のコレクタと接続される。トランジスタＱ４のエミッタはアースと接続され、トランジスタＱ４のベースは互いに直列接続された抵抗素子Ｒ２０およびＲ１５を介してアースと接続される。トランジスタＱ４のコレクタはまた、抵抗素子Ｒ１６を介してダイオードＤ３のカソードと接続される。
【００２９】
トランジスタＱ７のベースは、キャパシタＣ９を介してアースと接続されるとともに、抵抗Ｒ２５を介してアースと接続される。トランジスタＱ７のベースはまた、互いに直列接続された抵抗素子Ｒ２４およびＲ２３を介して、抵抗素子Ｒ２０およびＲ１５の接続点と接続される。
【００３０】
ダイオードＤ５のアノードはトランジスタＱ７のベースと接続され、ダイオードＤ５のカソードは抵抗素子Ｒ２３およびＲ２４の接続点と接続される。ダイオードＤ５のカソードはまた、エミッタがアースと接続されたトランジスタＱ６のコレクタと接続される。トランジスタＱ６のベースは、抵抗素子Ｒ２７を介してアースと接続され、抵抗素子Ｒ２６を介してトランジスタＱ４のコレクタと接続される。
【００３１】
抵抗素子Ｒ１４の一方端は抵抗素子Ｒ２０およびＲ１５の接続点と接続され、抵抗素子Ｒ１４の他方端はトランジスタＱ３のコレクタと接続される。トランジスタＱ３のベースは、互いに直列接続された抵抗素子Ｒ１３およびＲ１２を介してトランジスタＱ３のエミッタと接続される。トランジスタＱ３のエミッタはまた、ダイオードＤ３のカソードと接続される。インバータ１８の入力端は抵抗Ｒ１２およびＲ１３の接続点と接続され、インバータ１８の出力端はＬＣＤモニタ用のバックライト２０と接続される。
【００３２】
インバータ１８がバックライト２０を常にオンするときの動作を、図２（Ａ）〜図２（Ｅ）を参照して説明する。整流回路２６で生成された直流電圧に基づく負荷電流は、継続的にインバータ１８に供給される。負荷電流の電流量は図２（Ａ）に示すように所定値を維持し、これによってトランジスタＱ３がオン状態となる。
【００３３】
トランジスタＱ３を導通した直流電流は、抵抗素子Ｒ１４およびＲ２０を経てトランジスタＱ４のベースに供給され、抵抗素子Ｒ１４，Ｒ２３およびＲ２４を経てトランジスタＱ７に供給される。この結果、トランジスタＱ４およびＱ７がオン状態となる。ただし、キャパシタＣ９がトランジスタＱ７のベースとアースとの間に介挿されているため、トランジスタＱ７は、キャパシタＣ９の端子電圧がトランジスタＱ７のベース・エミッタ間閾値電圧Ｖｂｅｔｈ（図２（Ｂ）参照）を上回ったときにオンされる。つまり、トランジスタＱ７がオン状態に移行するタイミングは、トランジスタＱ４がオン状態に移行するタイミングよりも遅い。
【００３４】
抵抗素子Ｒ１６を導通する直流電流は、オン状態にあるトランジスタＱ４のコレクタおよびベースを経てアースに流れ込む。このとき抵抗素子Ｒ１６の導通電流はトランジスタＱ５のベースに供給されず、トランジスタＱ５はオフ状態を維持する。
【００３５】
この結果、抵抗素子Ｒ１７，Ｒ２１およびＲ２２のうち、抵抗素子Ｒ２１のみが有効化される。集積回路ＩＣ２の制御端に印加される電圧は、整流回路２６によって生成された直流電圧と抵抗素子Ｒ９，Ｒ１０およびＲ２１の合成抵抗値とによって規定される（図２（Ｃ）参照）。
【００３６】
集積回路ＩＣ２の一方端から他方端に向けて流れる直流電流量、つまりフォトダイオードＰＤ１の導通電流量は、集積回路ＩＣ２の制御端の印加電圧によって規定される。フォトダイオードＰＤ１は導通電流量に応じた明るさで発光し、フォトトランジスタＰＴ１の導通電流量は、フォトダイオードＰＤ１の明るさによって規定される。
【００３７】
集積回路ＩＣ１は、フォトトランジスタＰＴ１の導通量に応じた周期を有するパルス電圧をドライブ端子から出力する。具体的には、集積回路ＩＣ１は、フォトトランジスタＰＴ１の導通量が増大するほどパルス電圧の周期を短縮し、フォトトランジスタＰＴ１の導通量が減少するほどパルス電圧の周期を延長する。
【００３８】
トランジスタＱ１はこのようなパルス電圧に応答してオン／オフされる。したがって、トランジスタＱ１のオン／オフ周期は、フォトトランジスタＰＴ１の導通量が増大するほど短縮され、フォトトランジスタＰＴ１の導通量が減少するほど延長される。
【００３９】
図２（Ｃ）に示す電圧が集積回路ＩＣ２の制御端に印加される場合、トランジスタＱ１は一定の周期でオン／オフされ、トランジスタＱ１のドレイン電流つまり１次側インダクタＮｐの導通電流は、図２（Ｄ）に示す要領でパルス状に変化する。
【００４０】
１次側インダクタＮｐの導通電流が変化すると、交流電圧が２次側インダクタＮｓ１に発生する。この交流電圧に基づいて整流回路２６から出力される直流電圧は、トランジスタＱ１のオン／オフ周期が短縮されるほど下降し、トランジスタＱ１のオン／オフ周期が延長されるほど上昇する。したがって、フォトトランジスタＰＴ１の導通量の増大つまりフォトダイオードＰＤ１の導通量の増大に応じてトランジスタＱ１のオン／オフ周期を短縮し、フォトトランジスタＰＴ１の導通量の減少つまりフォトダイオードＰＤ１の導通量の減少に応じてトランジスタＱ１のオン／オフ周期を延長することで、整流回路２６から出力される直流電圧の変動が抑えられる（図２（Ｅ）参照）。
【００４１】
インバータ１８が調光のためにバックライト２０を周期的にオン／オフするときの動作を、図３（Ａ）〜図３（Ｅ）を参照して説明する。整流回路２６で生成された直流電圧に基づく負荷電流は、図３（Ａ）に示すように間欠的にインバータ１８に供給される。トランジスタＱ３は、負荷電流量が“０”のときオフ状態となり、負荷電流量が所定値を示すときオン状態となる。
【００４２】
トランジスタＱ３がオフ状態となると、トランジスタＱ４のベースに電流が供給されず、トランジスタＱ４もまたオフ状態となる。抵抗素子Ｒ１６を導通した直流電流は、抵抗素子Ｒ１８を介してトランジスタＱ５のベースに供給されるとともに、抵抗素子Ｒ２６を介してトランジスタＱ６のベースに供給される。トランジスタＱ５およびＱ６の各々は、オフ状態からオン状態に移行する。キャパシタＣ９に蓄積された電荷は、ダイオードＤ５およびトランジスタＱ６を介してアースに急速に流れ込み、キャパシタＣ９の端子電圧は図３（Ｂ）に示すように立ち下がる。トランジスタＱ７は、オン状態からオフ状態に移行する。
【００４３】
この結果、抵抗素子Ｒ１７，Ｒ２１およびＲ２２の全てが有効化される。集積回路ＩＣ２の制御端に印加される電圧は、整流回路２６によって生成された直流電圧と抵抗素子Ｒ９，Ｒ１０，Ｒ１７，Ｒ２１およびＲ２２の合成抵抗値とによって規定される（図３（Ｃ）参照）。
【００４４】
集積回路ＩＣ２の制御端に印加される電圧は、負荷電流量の立ち下がりに起因する合成抵抗値の低下によって下降する一方、整流回路２６から出力される直流電圧は、負荷電流量の立ち下がりに応答して上昇する。フォトダイオードＰＤ１の導通電流量は、結果として増大する。ただし、増大幅は、合成抵抗値が不変である場合、つまり抵抗素子Ｒ９，Ｒ１０およびＲ２１によって合成抵抗値を規定した場合に比べて、縮小する。
【００４５】
フォトダイオードＰＤ１の導通電流量が増大した結果、フォトダイオードＰＤ１の発光量が増大し、フォトトランジスタＰＴ１の導通量もまた増大する。集積回路ＩＣ１のドライブ端子から出力されるパルス電圧の周期は、フォトトランジスタＰＴ１の導通量の増大に応じて短縮される。
【００４６】
このときのパルス電圧周期の短縮幅は、上述の増大幅の縮小に応じて縮小する。時定数が存在することから、短縮幅の縮小によってパルス電圧周期の急激な短縮が抑制される。トランジスタＱ１がこのようなパルス電圧に応答してオン／オフされる結果、トランジスタＱ１のドレイン電流は図３（Ｄ）に示すように徐々に低下し、整流回路２６から出力される直流電圧は、図３（Ｅ）に示すように緩やかに上昇する。つまり、バックライト２０のオフ動作に起因する直流電圧の急激な上昇が、トランジスタＱ１のオン／オフ周期の短縮によって抑制される。
【００４７】
トランジスタＱ３が再度オン状態となると、トランジスタＱ４がオンされ、トランジスタＱ５およびＱ６がオフされる。キャパシタＣ９はトランジスタＱ３の導通電流によって充電され、キャパシタＣ９の端子電圧は図３（Ｂ）に示すように徐々に上昇する。ただし、キャパシタＣ９の端子電圧がトランジスタＱ７のベース・エミッタ間閾値電圧Ｖｂｅｔｈを上回ることはなく、トランジスタＱ７はオフ状態を維持する。
【００４８】
したがって、トランジスタＱ３が再度オン状態となったとき、集積回路ＩＣ２の制御端に印加される電圧は、整流回路２６から出力された直流電圧と抵抗素子Ｒ９，Ｒ１０，Ｒ２１およびＲ２２の合成抵抗値とによって規定される（図３（Ｃ）参照）。
【００４９】
集積回路ＩＣ２の制御端に印加される電圧は、負荷電流量の立ち上がりに起因する合成抵抗値の増加によって上昇する一方、整流回路２６から出力される直流電圧は、負荷電流量の立ち上がりに応答して下降する。フォトダイオードＰＤ１の導通電流量は、結果として減少する。ただし、減少幅は、合成抵抗値が不変である場合、つまり抵抗素子Ｒ９，Ｒ１０およびＲ２１によって合成抵抗値を規定した場合に比べて、縮小する。
【００５０】
フォトダイオードＰＤ１の導通電流量が減少した結果、フォトダイオードＰＤ１の発光量が減少し、フォトトランジスタＰＴ１の導通量もまた減少する。集積回路ＩＣ１のドライブ端子から出力されるパルス電圧の周期は、フォトトランジスタＰＴ１の導通量の減少に応じて延長される。
【００５１】
このときのパルス電圧周期の延長幅は、上述の減少幅の縮小に応じて縮小する。時定数が存在するため、延長幅の縮小によってパルス電圧周期の急激な延長が抑制される。トランジスタＱ１がこのようなパルス電圧に応答してオン／オフされる結果、トランジスタＱ１のドレイン電流は図３（Ｄ）に示すように徐々に増加し、整流回路２６から出力される直流電圧は、図３（Ｅ）に示すように緩やかに下降する。つまり、バックライト２０のオフ動作に起因する直流電圧の急激な下降が、トランジスタＱ１のオン／オフ周期の延長によって抑制される。
【００５２】
なお、１次側インダクタＮｄの導通電流もまたトランジスタＱ１のオン／オフに応答して周期的に変化し、これによって２次側インダクタＮｓ２に交流電圧が発生する。発生した交流電圧は整流回路２８で整流され、整流電圧が出力端子Ｓ３から出力される。
【００５３】
以上の説明から分かるように、トランスＴ１は、１次側インダクタＮｐおよび２次側インダクタＮｓ１を有する。トランジスタＱ１は、１次側インダクタＮｐを導通する直流電流の電流量を周期的に切り換える。この切り換え動作によって２次側インダクタＮｓ１で発生した交流電圧は、整流回路２６によって整流される。インバータ１８は、整流回路２６によって生成された直流電圧に基づいて、負荷であるバックライト２０を駆動する。
【００５４】
トランジスタＱ５は、負荷量の減少／増大に応答してオン／オフされる。抵抗素子Ｒ９，Ｒ１０，Ｒ１７，Ｒ２１およびＲ２２に基づく合成抵抗値は、負荷量の減少に応じて低下する。集積回路ＩＣ２は、整流回路２６によって生成された直流電圧に基づいてフォトダイオードＰＤ１を導通する直流電流の電流量を、合成抵抗値の低下に応じて減少させる。集積回路ＩＣ１は、集積回路ＩＣ２によって規定された電流量の減少に応じて、トランジスタＱ１の切り換え周期を延長する。
【００５５】
負荷が変動すると、整流回路２２によって生成された直流電圧もまた変動する。直流電圧は、負荷の減少に伴って上昇し、負荷の増大に伴って下降する。合成抵抗値が固定であれば、フォトダイオードＰＤ１の導通量は直流電圧の変動に応じて変化する。つまり、この導通量は、直流電圧の上昇に応じて増大し、直流電圧の下降に応じて減少する。
【００５６】
トランジスタＱ１の切り換え周期は、フォトダイオードＰＤ１の導通量の増大／減少に応じて短縮／延長される。切り換え周期が短縮されると、整流回路２２によって整流される直流電圧が下降する。一方、切り換え周期が延長されると、整流回路２２によって整流される直流電圧が上昇する。
【００５７】
つまり、トランジスタＱ１の切り換え周期は、負荷の変動に起因する直流電圧の変動が補償されるように短縮／延長される。
【００５８】
ただし、切り換え周期の急激な変動は、切り換え精度や耐久性の面でトランジスタＱ１に高度の信頼性を要求することとなり、ひいては実現性が困難となる。
【００５９】
そこで、この実施例では、負荷量の減少に応じて合成抵抗値を低下させる一方、負荷量の増大に応じて合成抵抗値を増大させ、これによってフォトダイオードＰＤ１の導通量の急激な変動を抑えるようにしている。負荷が減少すると、直流電圧が上昇するものの、合成抵抗値が低下する。直流電圧の上昇に起因するフォトダイオードＰＤ１の導通量の増大は、合成抵抗値の低下によって抑制される。また、負荷が増大すると、直流電圧が下降するものの、合成抵抗値が増加する。直流電圧の下降に起因するフォトダイオードＰＤ１の導通量の増大は、合成抵抗値の増加によって抑制される。
【００６０】
フォトダイオードＰＤ１の導通量の急激な変動が抑制された結果、トランジスタＱ１の切り換え周期の急激な変動が抑制される。この結果、トランジスタＱ１に高度の信頼性を要求する必要がなくなり、電源回路１０の実現性が向上する。なお、切り換え周期の急激な変動の抑制は、整流回路２６から出力される直流電圧の変動を助長する。上述の技術的意義は、この直流電圧の変動を許容することで導き出される。
【図面の簡単な説明】
【００６１】
【図１】この発明の一実施例の構成を示す回路図である。
【図２】（Ａ）は負荷電流の変化の一例を示す波形図であり、（Ｂ）はキャパシタＣ９の端子電圧の変化の一例を示す波形図であり、（Ｃ）はＩＣ２の制御電圧の変化の一例を示す波形図であり、（Ｄ）はトランジスタＱ１のドレイン電流の変化の一例を示す波形図であり、そして（Ｅ）は整流回路２６から出力される整流電圧の変化の一例を示す波形図である。
【図３】（Ａ）は負荷電流の変化の他の一例を示す波形図であり、（Ｂ）はキャパシタＣ９の端子電圧の変化の他の一例を示す波形図であり、（Ｃ）はＩＣ２の制御電圧の変化の他の一例を示す波形図であり、（Ｄ）はトランジスタＱ１のドレイン電流の変化の他の一例を示す波形図であり、そして（Ｅ）は整流回路２６から出力される整流電圧の変化の他の一例を示す波形図である。
【符号の説明】
【００６２】
１０  …電源回路
１２  …スイッチング制御回路
１４  …電圧制御回路
１６  …電流制御回路
１８  …インバータ
２２  …スナバ回路
２４，２６，２８  …整流回路
【図１】
2007104836.tif 000003
【図２】
2007104836.tif 000004
【図３】
2007104836.tif 000005