(57)【要約】【課題】  平坦化するべく異なる材質の膜を同時に研磨したとしても、研磨速度の速い材質に合わせて研磨を行うことができるとともに、異なる材質の膜の研磨を同時に終了することができる、半導体装置の製造方法を提供する。【解決手段】  半導体装置１１の製造方法は、半導体基板１２上のシリコン窒化膜１４ａの中に、素子分離領域１３の中に埋める第２酸化膜１６の研磨速度と略同一にすべく、不純物２１を注入する工程と、シリコン窒化膜１４ａからマスク１４ｃを形成する工程と、マスク１４ｃを用いて半導体基板１２に素子分離溝１３ａを形成する工程と、熱処理によりマスク１４ｃに注入された不純物２１を拡散させる工程と、素子分離溝の中に第２酸化膜１６を埋める工程と、マスク１４と第２酸化膜１６とを同時に研磨することにより、マスク１４及び素子分離領域１３を所定の膜厚に形成する工程と、を有する。【選択図】      図２
2007042712.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上における第１領域に第１膜を形成する第１膜形成工程と、
前記半導体基板における第２領域に、前記第１膜と異なる材質で構成された第２膜を形成する第２膜形成工程と、
前記第１膜と前記第２膜との研磨速度を実質的に同一にするべく、研磨速度が遅い前記第１膜又は前記第２膜に不純物を注入及び拡散する注入拡散工程と、
前記第１膜の上面及び前記第２膜の上面を同時に研磨することにより前記第１膜及び前記第２膜を所定の厚みに研磨する研磨工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に素子分離領域を形成すべくマスクの元になる第１膜を形成する第１膜形成工程と、
前記第１膜と、前記素子分離領域を構成する、前記第１膜と異なる材質の第２膜との研磨速度を実質的に同一にすべく、研磨速度が遅い前記第１膜に不純物を注入及び拡散する注入拡散工程と、
前記不純物が拡散された前記第１膜から前記マスクを形成するマスク形成工程と、
前記マスクを基にして前記半導体基板にエッチング処理を施して素子分離溝を形成する素子分離溝形成工程と、
前記素子分離溝及び前記マスク上に前記第２膜を形成する第２膜形成工程と、
前記第２膜と前記マスクとを同時に研磨して、前記素子分離領域及び前記マスクを所定の厚みに形成する研磨工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載の半導体装置の製造方法であって、
前記研磨工程は、ＣＭＰ法によって前記第１膜及び前記第２膜を同時に研磨することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１〜３のいずれか一項に記載の半導体装置の製造方法であって、
前記不純物は、フッ素であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置の製造方法であって、
前記第１膜は、シリコン窒化膜であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１〜５のいずれか一項に記載の半導体装置の製造方法であって、
前記第２膜は、シリコン酸化膜であることを特徴とする半導体装置の製造方法。
【請求項７】
請求項２〜６のいずれか一項に記載の半導体装置の製造方法であって、
前記注入拡散工程における前記拡散は、前記半導体基板に熱処理を施すことにより前記第１膜に注入された前記不純物を拡散させることを特徴とする半導体装置の製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法であって、
前記注入拡散工程は、前記熱処理により、前記素子分離溝の表面に前記素子分離溝の一部分にかかるストレスを緩和すべく酸化膜を形成することを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、異なる材質の膜を同時に研磨して膜の平坦化を行う半導体装置の製造方法に関する。
【背景技術】
【０００２】
上記した半導体装置の製造方法は、図５に示すように、まず工程１０１では、半導体基板５１上に素子分離溝５２ａ（工程１０３参照）を形成すべくマスク５３（工程１０２参照）の元であるシリコン窒化膜（ＳｉＮ）５４を形成する。
工程１０２では、シリコン窒化膜５４にエッチング処理を施して、半導体基板５１上にマスク５３を形成する。
工程１０３では、マスク５３を元に半導体基板５１にエッチング処理を施して、素子分離溝５２ａを形成する。このとき、素子分離溝５２ａの底端部５２ｂが、エッチング処理によって鋭角状になっていることから、ストレスが集中しやすい状態になっている。
工程１０４では、底端部５２ｂに集中するストレスを緩和すべく、半導体基板５１に熱処理を施して素子分離溝５２ａの表面に第１酸化膜５５を形成する。これにより、鋭角状だった底端部５２ｂを円弧状５５ａにすることができ、底端部５２ｂにストレスが集中することを抑えることができる。
【０００３】
次に、図６に示すように、工程１０５では、素子分離溝５２ａの中にシリコン酸化膜（ＳｉＯ2）からなる第２酸化膜５６を埋めるべく、半導体基板５１上全体に第２酸化膜５６を堆積させる。第２酸化膜５６は、素子分離溝５２ａの形状が反映されて、表面が凸状の部分５６ａを含む凸凹状になっている。
工程１０６では、第２酸化膜５６の上部を平坦化するときの研磨量を軽減すべく、第２酸化膜５６における凸状の部分５６ａの一部をエッチング処理によって除去する。これにより、第２酸化膜５６の上部には、細長い柱状の凸状の部分５６ｂが形成される。
工程１０７では、第２酸化膜５６をマスク５３の上面ラインまで研磨する。研磨は、例えば、特許文献１に記載のように、ＣＭＰ（Chemical Mechanical Polishing）法が用いられる。
【０００４】
次に、図７に示すように、工程１０８では、シリコン窒化膜からなるマスク５３と、第２酸化膜５６とを、所定の膜厚になるまで同時に研磨する。なお、素子分離領域５２の膜厚（深さ）は、マスク５３の厚みを所定の厚みにすることによって管理される。素子分離領域５２は、例えば、ＳＴＩ（Shallow Trench Isolation）である。以上により、半導体基板５１上に、上面が平坦化された素子分離領域５２とマスク５３とが形成される。
【０００５】
【特許文献１】特許第３１４７０８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、異なる材質である第２酸化膜５６とマスク５３とは、それぞれ研磨速度が異なることから（例えば、研磨速度選択比は、シリコン酸化膜（３）：シリコン窒化膜（１）である。）、例えば、シリコン酸化膜より研磨速度の遅いシリコン窒化膜に合わせて研磨速度が低下してしまい、平坦化するための研磨時間がかかってしまうという問題があった。
加えて、マスク５３を所定の膜厚に研磨したとしても、マスク５３より研磨速度の速い素子分離領域５２を削りすぎてしまい、これにより、素子分離領域５２の上面に窪み（「Recess」という。）Ａが発生するという問題があった。
【０００７】
本発明は、平坦化するべく異なる材質の膜を同時に研磨したとしても、研磨速度の速い材質に合わせて研磨を行うことができるとともに、異なる材質の膜の研磨を同時に終了することができる、半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上における第１領域に第１膜を形成する第１膜形成工程と、前記半導体基板における第２領域に、前記第１膜と異なる材質で構成された第２膜を形成する第２膜形成工程と、前記第１膜と前記第２膜との研磨速度を実質的に同一にするべく、研磨速度が遅い前記第１膜又は前記第２膜に不純物を注入及び拡散する注入拡散工程と、前記第１膜の上面及び前記第２膜の上面を同時に研磨することにより前記第１膜及び前記第２膜を所定の厚みに研磨する研磨工程と、を有する。
【０００９】
この方法によれば、注入拡散工程によって、第１膜形成工程で形成された第１膜と第２膜形成工程で形成された第２膜との研磨速度を実質的に同一にするべく、研磨速度が遅い側の膜に不純物の注入及び拡散を行うので、膜を構成する物質の結合力を弱めることが可能となり、研磨速度が遅い側の第１膜又は第２膜を、研磨速度が早い側の膜に近づけることができる。よって、研磨工程によって、第１膜の上面と第２膜の上面とを同時に研磨したとき、研磨速度の速い側に合わせて研磨をすることができる。よって、第１膜及び第２膜を研磨する研磨時間を短縮することができる。
加えて、研磨速度が遅い側の第１膜又は第２膜を、研磨速度が早い側の膜に近づけることができるので、互いの膜の研磨を略同時に終了することができる。その結果、研磨速度が異なり、膜の上面を余計に削ることからできる第１膜又は第２膜の窪みの発生を抑えることができ、第１膜及び第２膜を所定の厚みに形成することができる。
【００１０】
本発明に係る半導体装置の製造方法は、半導体基板上に素子分離領域を形成すべくマスクの元になる第１膜を形成する第１膜形成工程と、前記第１膜と、前記素子分離領域を構成する、前記第１膜と異なる材質の第２膜との研磨速度を実質的に同一にすべく、研磨速度が遅い前記第１膜に不純物を注入及び拡散する注入拡散工程と、前記不純物が拡散された前記第１膜から前記マスクを形成するマスク形成工程と、前記マスクを基にして前記半導体基板にエッチング処理を施して素子分離溝を形成する素子分離溝形成工程と、前記素子分離溝及び前記マスク上に前記第２膜を形成する第２膜形成工程と、前記第２膜と前記マスクとを同時に研磨して、前記素子分離領域及び前記マスクを所定の厚みに形成する研磨工程と、を有する。
【００１１】
この方法によれば、注入拡散工程によって、第１膜形成工程及びマスク形成工程で形成された第１膜からなるマスクと、素子分離溝工程及び第２膜形成工程で形成される第２膜との研磨速度を実質的に同一にするべく、研磨速度が遅い側の第１膜に不純物の注入及び拡散を行うので、第１膜を構成する物質の結合力を弱めることが可能となり、研磨速度が遅い側の第１膜を、研磨速度が早い側の第２膜に近づけることができる。よって、研磨工程によって、第１膜の上面と第２膜の上面とを同時に研磨したとき、研磨速度の速い第２膜の研磨速度に合わせて研磨をすることができる。よって、第１膜及び第２膜を研磨する研磨時間を短縮することができる。
加えて、研磨速度が遅い側の第１膜を、研磨速度が早い側の第２膜に近づけることができるので、互いの膜の研磨を略同時に終了することができる。その結果、研磨速度が異なり、膜の上面を余計に削ることからできる第２膜の窪みの発生を抑えることができ、第１膜及び第２膜を所定の厚みに形成することができる。
【００１２】
本発明に係る半導体装置の製造方法は、前記研磨工程は、ＣＭＰ法によって前記第１膜及び前記第２膜を同時に研磨することが望ましい。
【００１３】
この方法によれば、ＣＭＰ法による機械的な研磨のため、膜に不純物の注入及び拡散を行うことによって、第１膜又は第２膜を構成する物質の結合力を弱めることが可能となり、これにより、研磨速度を速めることが可能となる。これにより、異なる材質の膜を同時に研磨したとしても、不純物の注入及び拡散条件によって、研磨速度の速い側に近づけてＣＭＰ研磨を行うことができ、第１膜及び第２膜を研磨する研磨時間を短縮することができる。
【００１４】
本発明に係る半導体装置の製造方法は、前記不純物は、フッ素であることが望ましい。
【００１５】
この方法によれば、不純物がフッ素であることから、フッ素の注入及び拡散によって、第１膜を構成する物質（原子）同士の結合力を弱めることが可能となり、第１膜を軟らかくすることができる。これにより、不純物の注入及び拡散条件によって、第２膜の研磨速度に近づけることができる。
【００１６】
本発明に係る半導体装置の製造方法は、前記第１膜は、シリコン窒化膜であることが望ましい。
【００１７】
この方法によれば、第１膜がシリコン窒化膜であることから、マスクとして利用することができる。加えて、第２膜（シリコン酸化膜）と比較して研磨速度が遅いものの、不純物の注入及び拡散をすることにより、第２膜の研磨速度に近づけることができる。
【００１８】
本発明に係る半導体装置の製造方法は、前記第２膜は、シリコン酸化膜であることが望ましい。
【００１９】
この方法によれば、第２膜がシリコン酸化膜であることから、電気的に絶縁することができるとともに、比較的に研磨しやすいことから速い研磨速度で研磨することができる。
【００２０】
本発明に係る半導体装置の製造方法は、前記注入拡散工程における前記拡散は、前記半導体基板に熱処理を施すことにより前記第１膜に注入された前記不純物を拡散させることが望ましい。
【００２１】
この方法によれば、熱を利用した熱拡散処理によって不純物を拡散させているので、比較的拡散させやすい方法で行うことができる。
【００２２】
本発明に係る半導体装置の製造方法は、前記注入拡散工程は、前記熱処理により、前記素子分離溝の表面に前記素子分離溝の一部分にかかるストレスを緩和すべく酸化膜を形成することを含むことが望ましい。
【００２３】
この方法によれば、注入拡散工程の熱処理によって、素子分離溝表面の酸化膜の形成と、不純物の拡散とを行うので、別の処理工程を新たに設けることなく行うことができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に係る半導体装置の製造方法の実施形態について、図面を参照しながら説明する。
【００２５】
図１は、半導体装置の構造を示す模式断面図である。以下、半導体装置の構造を、図１を参照しながら説明する。
【００２６】
図１に示すように、半導体装置１１は、半導体基板１２と、第２領域である素子分離領域１３と、マスク１４とを有する。半導体基板１２は、例えば、シリコン基板である。
【００２７】
素子分離領域１３は、半導体基板１２に形成されており、図示しない半導体素子と半導体素子とを電気的に絶縁するために用いられる。素子分離領域１３は、例えば、ＳＴＩ（Shallow Trench Isolation）であり、酸化膜である第１酸化膜１５と、第２膜である第２酸化膜１６とを有する。
【００２８】
第１酸化膜１５は、例えば、シリコン酸化膜（ＳｉＯ2）であり、素子分離溝１３ａの表面に形成されている。第１酸化膜１５は、素子分離溝１３ａを、例えば、エッチング処理によって形成したとき、素子分離溝１３ａの一部分である底端部１３ｂが鋭角状になっていることから、底端部１３ｂにストレスが集中することを緩和するために形成される。第１酸化膜１５は、例えば、熱酸化法によって、半導体基板１２に含まれるシリコン（Ｓｉ）と、雰囲気中の酸素（Ｏ2）とを反応させることにより、素子分離溝１３ａの表面に形成される。以上のように、第１酸化膜１５を形成して、鋭角状の底端部１３ｂを円弧状１５ａにすることにより、底端部１３ｂにストレスが集中することを抑えることができる。
【００２９】
第２酸化膜１６は、例えば、シリコン酸化膜（ＳｉＯ2）であり、素子分離溝１３ａ内及びマスク１４の開口部１４ｅ内に形成されている。第２酸化膜１６は、例えば、プラズマＣＶＤ（Chemical Vepor Deposition：化学気相成長）法によって、半導体基板１２上にシリコン酸化膜を堆積することにより形成される。
【００３０】
マスク１４は、半導体基板１２における図示しない素子形成領域上（第１領域）に形成されており、エッチング処理により、半導体基板１２に素子分離溝１３ａを形成するために用いられる。マスク１４は、例えば、第１膜であるシリコン窒化膜（ＳｉＮ）からなる。
また、マスク１４には、第２酸化膜１６の研磨速度と実質的に同一になるような条件で不純物２１（工程１２参考）が拡散されていることから、マスク１４を構成するシリコン窒化膜のシリコン（Ｓｉ）と窒素（Ｎ）との結合力が弱められており、その結果、マスク１４の研磨速度と第２酸化膜の研磨速度とが略同一の状態になっている。
【００３１】
なお、第２酸化膜１６の上面とマスク１４の上面とは、例えば、ＣＭＰ（科学的機械研磨）法による研磨によって平坦化されている。ＣＭＰ法は、例えば、スラリーと呼ばれる研磨剤と、研磨パッドと呼ばれる研磨布で主に構成されており、半導体装置１１上にスラリーを塗布しつつ、半導体装置１１と研磨パッドとを回転させて、例えば、第２酸化膜１６上とマスク１４上とを研磨するものである。
【００３２】
図２〜図４は、半導体装置の製造方法を工程順に示す模式断面図である。以下、半導体装置の製造方法を、図２〜図４を参照しながら説明する。
【００３３】
図２に示すように、まず工程１１（第１膜形成工程）では、半導体基板１２上に、マスク１４ｃ（工程１３参照）の元であるシリコン窒化膜（ＳｉＮ）１４ａを形成する（成膜工程）。シリコン窒化膜１４ａの厚みは、例えば、１１００Å〜１２００Åである。
【００３４】
工程１２（注入拡散工程の一つ）では、シリコン窒化膜１４ａに、不純物２１を注入する。不純物２１は、例えば、フッ素（Ｆ）である。不純物２１の注入条件は、不純物２１を拡散させたとき、シリコン窒化膜１４ａの研磨速度とシリコン酸化膜の研磨速度とが実質的に同一になるような条件であり、例えば、エネルギー：１０（ｋｅｖ）、ドープ量：４×１０15（ｉｏｎｓ／ｃｍ2）、注入角度：１０（°）、時間：４（ｓｅｃ）である。不純物２１を注入する場所は、例えば、シリコン窒化膜１４ａの厚みに対して略中央である。略中央に不純物２１を注入することによって、不純物２１を拡散させたとき、シリコン窒化膜１４ａの全体に拡散させることが可能となる。以上により、半導体基板１２上に、不純物２１（フッ素）が注入されたシリコン窒化膜１４ｂが形成される。
【００３５】
工程１３（マスク形成工程）では、例えば、フォトリソグラフィ法を用いて、シリコン窒化膜１４ｂからマスク１４ｃを形成する。まず、シリコン窒化膜１４ｂ上に、図示しないレジスト膜を形成する。次に、レジスト膜をエッチングすることにより、図示しないレジストパターンを形成する。そのあと、レジストパターンを基に、シリコン窒化膜１４ｂにエッチング処理を施し、シリコン窒化膜１４ｂの不要な部分を除去する。以上により、半導体基板１２上に、マスク１４ｃが形成される。
【００３６】
工程１４（素子分離溝形成工程）では、半導体基板１２に素子分離溝１３ａを形成する。まず、工程１３によって形成されたマスク１４ｃを基に、半導体基板１２にエッチング処理を施し、半導体基板１２の不要な部分を除去する。以上により、半導体基板１２に素子分離溝１３ａが形成される。なお、エッチング処理により、底端部１３ｂが鋭角状になることから、底端部１３ｂにストレスが集中しやすい状態となっている。
【００３７】
図３に示すように、工程１５（注入拡散工程の一つ）では、熱処理を行い、素子分離溝１３ａの表面に第１酸化膜１５を形成する（トレンチ側壁酸化工程）とともに、マスク１４ｃに注入された不純物２１を拡散する。
【００３８】
第１酸化膜１５は、半導体基板１２に含まれるシリコン（Ｓｉ）と雰囲気中の酸素（Ｏ2）とが反応することにより形成される。第１酸化膜１５が形成されたことにより、鋭角状だった素子分離溝１３ａの底端部１３ｂを円弧状１５ａにすることができ、底端部１３ｂにストレスが集中することを抑えることができる。
一方、マスク１４は、シリコン酸化膜からなる第２酸化膜１６の研磨速度と実質的に同一になるような条件（工程１２参考）で不純物２１が拡散されていることから、マスク１４を構成するシリコン窒化膜のシリコン（Ｓｉ）と窒素（Ｎ）との結合力が弱められ、その結果、第２酸化膜１６の研磨速度と略同一となる。
【００３９】
工程１６（第２膜形成工程）では、素子分離領域１３を形成すべく、例えばプラズマＣＶＤ法を用いて、半導体基板１２上全体にシリコン酸化膜からなる第２酸化膜１６を堆積する。素子分離溝１３ａ及びマスク１４上に堆積した第２酸化膜１６は、素子分離溝１３ａの形状が反映されて、表面が凸状の部分１６ａを含む凸凹状になっている。
【００４０】
工程１７では、第２酸化膜１６を研磨するときの生産性を向上させるため、第２酸化膜１６における凸状の部分１６ａの一部を除去する。除去する方法は、例えば、エッチング処理である。第２酸化膜１６は、エッチング処理によって、除去する位置のバラツキを考慮し余裕をとったことから、例えば、凸状の部分１６ｂが残った状態となる。これにより、凸状の部分１６ａの体積が減り、ＣＭＰ研磨によって、研磨をし易くすることができる。その結果、第２酸化膜１６上を平坦化するのに、研磨時間を少なくすることができるとともに、第２酸化膜１６上をより平坦化することができる。
【００４１】
図４に示すように、工程１８では、ＣＭＰ研磨によって、第２酸化膜１６のうち、マスク１４の上面ラインまで除去する（ＳＴＩ−ＣＭＰ工程）。ＣＭＰ研磨を行うときの研磨条件は、例えば、ウエハへの押圧力：２０６８５Ｐａ（３．０ｐｓｉ）、研磨パッドの回転数：１２３ｒｐｍ、ウエハの回転数：１４７ｒｐｍである。
【００４２】
工程１９（研磨工程）では、第２酸化膜１６とマスク１４とを同時に研磨することにより、所定の厚み（深さ）の素子分離領域１３を形成する（ＳＴＩ−ＣＭＰ工程）。なお、ＣＭＰ研磨の研磨条件は、上記したような、工程１８の条件と同様である。ＣＭＰ研磨によって形成される素子分離領域１３の深さは、マスク１４の厚みを所定の厚みに研磨することにより管理している。また、ＣＭＰ研磨によるマスク１４の研磨量は、例えば、４００Å〜５００Åである。
【００４３】
まず、工程１８に引き続き、第２酸化膜１６及びマスク１４の研磨を行う。従来のシリコン窒化膜からなるマスク１４は、シリコン酸化膜からなる第２酸化膜１６に比べて、研磨速度が遅くなっている。しかしながら、上記したように、マスク１４に不純物２１が拡散されており、第２酸化膜１６の研磨速度と略同一（例えば、研磨速度選択比は、シリコン酸化膜（３）：シリコン窒化膜（３）である。）になっていることから、研磨速度の速い第２酸化膜１６に合わせて研磨することができる。これにより、第２酸化膜１６及びマスク１４を同時に研磨する研磨時間を短縮することができる。
以上のようなＣＭＰ研磨を行うことにより、マスク１４ｄの厚みは、１１００Å〜１２００Åあったものから、７００Åとなる。素子分離領域１３の深さは、例えば、半導体基板１２の上面から３０００Åである。
【００４４】
更に、第２酸化膜１６とマスク１４との研磨速度を略同一にしたことにより、それぞれの膜１６，１４を所定の膜厚に研磨するのに、同じタイミングで終了させることができる。これにより、研磨速度が異なり、余計に削りすぎることによる、素子分離領域１３の上面に窪みができることを抑えることができる。
【００４５】
以上詳述したように、本実施形態の半導体装置の製造方法によれば、以下に示す効果が得られる。
（１）本実施形態の半導体装置の製造方法によれば、注入拡散工程（工程１２、工程１５）及びマスク形成工程（工程１３）によって、シリコン酸化膜からなる第２酸化膜１６の研磨速度と実質的に同一にするべくシリコン窒化膜１４ａに不純物２１を注入及び拡散してマスク１４を形成するので、シリコン窒化膜１４ａ中のシリコン（Ｓｉ）と窒素（Ｎ）との結合力を弱めることが可能となり、マスク１４ｃの硬さを軟らかくすることができる。これにより、マスク１４を研磨するときの研磨速度を速くすることができる。よって、研磨工程（工程１９）により、上記したマスク１４と、第２膜形成工程（工程１６）によって素子分離溝形成工程（工程１４）で形成した素子分離溝１３ａの中の第２酸化膜１６とを、同時に研磨するとき、マスク１４の研磨速度を研磨速度が速い第２酸化膜１６に近づけて研磨することができる。その結果、マスク１４及び素子分離領域１３を研磨する研磨時間を速く（短縮）することができる。
【００４６】
（２）研磨速度が遅いシリコン窒化膜からなるマスク１４を、研磨速度が早いシリコン酸化膜からなる第２酸化膜１６に近づけることができるので、互いの膜１４，１６の研磨を略同時に終了することができる。その結果、研磨速度が異なり、素子分離領域１３の上面を余計に削ることからできる、素子分離領域１３の窪みの発生を抑えることができ、マスク１４及び素子分離領域１３を所定の厚み（膜厚）に形成することができる。
加えて、設計段階において、素子分離領域１３上の窪み量を考慮しなくとも、正規の厚みの膜厚になるように設計することができる。
【００４７】
（変形例１）上記したように、素子分離溝１３ａを形成するためのマスク１４ｃを、シリコン窒化膜１４ａから形成していたことに限定されず、例えば、半導体基板１２をエッチングすることが可能な材料によってマスク１４ｃを形成するようにしてもよい。
【００４８】
（変形例２）上記したように、不純物２１であるフッ素（Ｆ）を注入するタイミングは、半導体基板１２上にシリコン窒化膜１４ａを形成したあとに行っていたことに代えて、例えば、素子分離領域１３の表面を酸化する熱処理（工程１５）の直前に行うようにしてもよい。これによれば、熱処理によって不純物２１を拡散する前に、マスク１４ｃに不純物２１を注入するので、熱処理によってマスク１４ｃ全体に不純物２１を拡散させることができる。これにより、上記した効果と同様に、マスク１４ｃの硬さを軟らかくすることができ、その結果、マスク１４ｃを研磨するときの研磨速度を速くすることができる。
【００４９】
（変形例３）上記したように、素子分離領域１３の形成に先立ち半導体基板１２上に第２酸化膜１６を堆積させたあと、第２酸化膜１６における凸状の部分１６ａの一部を除去していたことに代えて、凸状の部分１６ａの一部を除去せずに、凸状の部分１６ａを含む第２酸化膜１６をそのままＣＭＰ研磨によって平坦化していくようにしてもよい。
【００５０】
（変形例４）上記したように、工程１７において、凸状の部分１６ａの一部を除去するときエッチング処理によるバラツキを考慮して、凸状の部分１６ａから余裕量を考慮して凸状の部分１６ｂを残していたことに代えて、例えば、凸状の部分１６ａを全て除去するようにしてもよい。これによれば、更に研磨時間を短縮することができる。
【図面の簡単な説明】
【００５１】
【図１】一実施形態における、半導体装置の構造を示す模式断面図。
【図２】半導体装置の製造方法を工程順に示す模式断面図。
【図３】半導体装置の製造方法を工程順に示す模式断面図。
【図４】半導体装置の製造方法を工程順に示す模式断面図。
【図５】従来の半導体装置の製造方法を工程順に示す模式断面図。
【図６】従来の半導体装置の製造方法を工程順に示す模式断面図。
【図７】従来の半導体装置の製造方法を工程順に示す模式断面図。
【符号の説明】
【００５２】
１１…半導体装置、１２…半導体基板、１３…第２領域である素子分離領域、１３ａ…素子分離溝、１３ｂ…底端部、１４，１４ｃ，１４ｄ…マスク、１４ａ，１４ｂ…シリコン窒化膜、１５…酸化膜である第１酸化膜、１６…第２膜である第２酸化膜、１６ａ，１６ｂ…凸状の部分、２１…不純物、５１…半導体基板、５２…素子分離領域、５２ａ…素子分離溝、５２ｂ…底端部、５３…マスク、５４…シリコン窒化膜、５５…第１酸化膜、５６…第２酸化膜、５６ａ…凸状の部分。
【図１】
2007042712.tif 000003
【図２】
2007042712.tif 000004
【図３】
2007042712.tif 000005
【図４】
2007042712.tif 000006
【図５】
2007042712.tif 000007
【図６】
2007042712.tif 000008
【図７】
2007042712.tif 000009