(57)【要約】【課題】  ウェハ周縁部の断面形状を工夫することにより、急激な温度変化が与えられてもウェハ面内にスリップが発生し難い化合物半導体ウェハを提供すること。【解決手段】  半導体ウェハ１の径方向に対して垂直な断面におけるウェハ面２と面取り部３との境界部４を、半径ｒが３００μｍ≦ｒ≦２ｍｍの円弧となるように丸く加工する。また境界部４の表面粗さはＲａ≦１μｍとする。【選択図】        図１
2007042748.tif 000002
【特許請求の範囲】
【請求項１】
外周縁部に面取り加工を施した円盤状の化合物半導体ウェハにおいて、
半導体ウェハの径方向に対して垂直な断面におけるウェハ面と面取り部との境界部を丸く加工したことを特徴とする化合物半導体ウェハ。
【請求項２】
外周縁部に面取り加工を施した円盤状の化合物半導体ウェハにおいて、
半導体ウェハの径方向に対して垂直な断面におけるウェハ面と面取り部との境界部を、半径ｒが３００μｍ≦ｒ≦２ｍｍの円弧となるように丸く加工したことを特徴とする化合物半導体ウェハ。
【請求項３】
外周縁部に面取り加工を施した円盤状の化合物半導体ウェハにおいて、
半導体ウェハの径方向に対して垂直な断面におけるウェハ面と面取り部との境界部を、半径ｒが１ｍｍ≦ｒ≦２ｍｍの円弧となるように丸く加工したことを特徴とする化合物半導体ウェハ。
【請求項４】
請求項１、２又は３により丸く加工したウェハ面と面取り部との境界部における表面粗さがＲａ≦１μｍであることを特徴とする化合物半導体ウェハ。
【請求項５】
請求項１〜４のいずれかに記載の化合物半導体ウェハにおいて、
上記半導体ウェハが、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓあるいはＧａＰのいずれかの材料からなることを特徴とする化合物半導体ウェハ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は化合物半導体ウェハに関するものである。
【背景技術】
【０００２】
ＧａＡｓ等の化合物半導体は、電子の移動度が高いこと、発光特性があること等の優れた特性を有するため、電子デバイスや受発光デバイス等に広く使用されている。これらデバイスは、化合物半導体ウェハに、エピタキシャル成長による薄膜形成や、イオン打ち込みによる電気的活性層の形成を行い、フォトリソグラフィーおよびエッチング等の技術を駆使して作製される。
【０００３】
このような製造プロセス中において、化合物半導体ウェハは、何度か高温に晒される。例えば、エピタキシャル成長後、イオン打ち込み後に行われるウェハアニール処理は、一般的に、半導体ウェハを加熱炉に収容して、昇温し、一定時間加熱後、降温する工程であり、半導体ウェハは高温に晒されることになる。
【０００４】
しかし、化合物半導体ウェハは、内部に、結晶成長やインゴットアニール処理、または加工の際に生じた歪みを有しているため、ウェハアニール処理を施すと、図６に示すように、半導体ウェハ上に、ウェハ外周縁部から結晶方向に向かう直線状のすじ、つまりスリップ８が発生する。
【０００５】
半導体ウェハに急激な温度変化を与えると、上記内部の歪みを開放するために結晶が一部移動し、それが結晶面の高さにずれを生じさせて、ウェハ表面に段差が生じる。これがスリップであり、結晶の開放端であるウェハ外周縁部から発生し、その段差は結晶方向に伝搬され、外周縁から中心に向かう直線状のすじとなって現れる。
【０００６】
ウェハの中央付近にはデバイス形成領域が位置しているため、スリップがデバイス領域に伝搬されると、デバイスに、断線等の不良が生じるといった問題があった。
【０００７】
一方、化合物半導体ウェハの周縁部の断面形状については、２枚のシリコンウェハを貼り合わせる技術に関し、ベースウェハの形状を変更することなく未結合部分の除去をなすように３度の面取り加工をするもの（例えば、特許文献１参照）や、素子形成面側及び裏面側の面取り寸法を厚さ中心線に対して均等となるようにして、塵埃付着量を低減するもの（例えば、特許文献２参照）等が提案されている。
【特許文献１】特開２００１−３４５４３５号公報
【特許文献２】特開平１１−２１９９２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１、２を含め、従来技術においては、化合物半導体ウェハの周縁部の断面形状から、デバイス形成領域にスリップラインが発生するのを防止する技術は皆無である。
【０００９】
スリップの発生を抑制するには、ウェハアニール処理時の昇温速度および降温速度を小さくすること等が効果的であるが、デバイスの特性を制御したり、安定させる上では昇温速度および降温速度が大きい方が有利である場合が多いため、昇温速度および降温速度を小さくすることは難しい。
【００１０】
本発明はかかる点に立って為されたものであって、その目的とするところは、前記した従来技術の欠点を解消し、ウェハ周縁部の断面形状を工夫することにより、急激な温度変化が与えられてもウェハ面内にスリップが発生し難い化合物半導体ウェハを提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１２】
請求項１の発明に係る化合物半導体ウェハは、外周縁部に面取り加工を施した円盤状の化合物半導体ウェハにおいて、半導体ウェハの径方向に対して垂直な断面におけるウェハ面と面取り部との境界部を丸く加工したことを特徴とする。
【００１３】
請求項２の発明に係る化合物半導体ウェハは、外周縁部に面取り加工を施した円盤状の化合物半導体ウェハにおいて、半導体ウェハの径方向に対して垂直な断面におけるウェハ面と面取り部との境界部を、半径ｒが３００μｍ≦ｒ≦２ｍｍの円弧となるように丸く加工したことを特徴とする。
【００１４】
請求項３の発明に係る化合物半導体ウェハは、外周縁部に面取り加工を施した円盤状の化合物半導体ウェハにおいて、半導体ウェハの径方向に対して垂直な断面におけるウェハ面と面取り部との境界部を、半径ｒが１ｍｍ≦ｒ≦２ｍｍの円弧となるように丸く加工したことを特徴とする。
【００１５】
請求項４の発明は、請求項１、２又は３により丸く加工したウェハ面と面取り部との境界部における表面粗さがＲａ≦１μｍであることを特徴とする。
【００１６】
請求項５の発明は、請求項１〜４のいずれかに記載の化合物半導体ウェハにおいて、上記半導体ウェハが、ＧａＡｓ、ＩｎＰ、ＩｎＳｂ、ＩｎＡｓあるいはＧａＰのいずれかの材料からなることを特徴とする。
【００１７】
＜発明の要点＞
本発明の要点とするところは、スリップの発生端である、ウェハ面と面取り部との境界部を３００μｍ≦ｒ≦２ｍｍに丸く面取りすることにより、研磨後も上記の形状を維持することが可能となり、ウェハアニール処理等による急激な温度変化を与えてもスリップの発生を抑止することができるという点にあり、さらに上記境界部の表面粗さがＲａ≦１μｍであれば、面取り部を起点にスリップが発生することも効果的に抑止できるという点にある。
【００１８】
ここで、ウェハ面と面取り部の境界部における丸みがｒ＜３００μｍであると、面取り後の研磨により、丸く面取りした部分が研磨されてしまう。さらにウェハ面と面取り部との境界部を丸みがＲ＞２ｍｍであると、所定の規格に則した面取り幅やウェハ径が満たされなくなる。そこで本発明では、ウェハ面と面取り部との境界部を３００μｍ≦ｒ≦２ｍｍと規定している。
また、ｒの値が大きいほどスリップの抑止効果は大きくなるため、ウエハ面と面取り部の境界部における丸みは１ｍｍ≦ｒ≦２ｍｍであることが特に好ましい。
【００１９】
なお、通常の研磨において、特に柔らかい研磨布を用いて両面研磨を行うと、ウェハ面と面取り部との境界部まで研磨することができる場合がある。また、表面を鏡面仕上げ面にするための片面研磨においては、基本的に柔らかい研磨布を用いているため、ウェハ面と面取り部との境界部まで研磨することができるといえる。
【００２０】
しかし、そのような柔らかい研磨布を用いて、ウェハ面と面取り部との境界部を３００μｍ≦ｒ≦２ｍｍとなるように丸く加工する方法では、研磨量と平坦度を変えずに３００μｍ≦ｒ≦２ｍｍを制御することになり、非常に難しい制御となるため好ましくない。また、片面研磨において、ウェハ面と面取り部との境界部を３００μｍ≦ｒ≦２ｍｍとなるように丸く加工するには、ウェハ面の研磨量もかなりの量を要するため、外周ダレを引き起こしてしまい、平坦度の悪化を招いてしまうため、好ましくない。さらに、ウェハの裏面にスリップが発生すると、それがウェハのオモテ面に伝播してしまう可能性がある。
【発明の効果】
【００２１】
本発明によれば、半導体ウェハの径方向に対して垂直な断面におけるウェハ面と面取り部との境界部が丸く加工され、例えば半径ｒが３００μｍ≦ｒ≦２ｍｍの円弧に加工されているので、ウェハアニール処理を実施しても、本発明の半導体ウェハではスリップが発生し難い。
【００２２】
また、上記境界部の表面粗さがＲａ≦１μｍであれば、面取り部を起点にスリップが発生することも効果的に抑止される。
【発明を実施するための最良の形態】
【００２３】
以下、本発明による化合物半導体ウェハの実施の形態を説明する。
【００２４】
図１に、本実施形態に係る化合物半導体ウェハの外周縁部の厚さ方向の断面を示す。この実施形態の化合物半導体ウェハ１は、半導体ウェハの径方向に対して垂直な断面におけるウェハ面２と面取り部３との境界部４が、半径ｒが３００μｍ≦ｒ≦２ｍｍの円弧となるように丸く加工されている。ここでは、ウェハ面２と面取り部３との境界部４はｒ＝１ｍｍの丸い面取り部として形成されている。
【００２５】
ここで、通常のＧａＡｓ等の化合物半導体ウェハの作製手順を以下に説明する。
【００２６】
まず、成長した半導体結晶の外面を研削して円筒状のインゴットに加工し、スライサ、ワイヤソー等で所定の厚さのウェハに切り分ける。次いで、ウェハ端面研削機（面取り機）による砥石等を用いて外周縁部を面取り加工する。このとき、一般的には、ウェハサイズが５インチ以下の場合はオリエンテーションフラット（ＯＦ）とインデックスフラット（ＩＦ）を含む外周縁部に、また６インチ以上の場合はノッチを含む外周縁部に、面取り加工する。
【００２７】
その後、ラッピングまたは平面研削で平坦性を高め、その後、加工変質層の除去及び清浄化のためにエッチングを行う。
【００２８】
次に、ウェハ両面を高平坦性を有する鏡面にするために、両面研磨を行う。この両面研磨では通常不織布タイプの研磨布を用いて研磨を行う。その後、表面を鏡面仕上げ面にするために発泡ポリウレタンタイプの柔らかい研磨布を用いた片面研磨を行い、次いで洗浄を行い、最後に半導体ウェハを乾燥する。
【００２９】
本実施形態の場合、上記面取り機にて外周縁部を面取りする際、ウェハ面２と面取り部３との境界部４を丸く面取りするため、図３に示すような砥石５を使用し、３００μｍ≦ｒ≦２ｍｍに丸く面取りする。
【００３０】
この面取り砥石５には、側面に研削溝６０が形成されている。この研削溝６０は、半導体ウェハ１の外周部（面取り部３）を所定断面のテーパ状に研削する上側研削面６１及び下側研削面６２と、半導体ウェハにおけるウェハ面２と面取り部３の境界部４を所定の曲率で研削するｒ（アール）部６３とで構成されている。この面取り砥石５の研削溝６０におけるｒ（アール）部６３は、本発明に従い３００μｍ≦ｒ≦２ｍｍの曲面で丸面取りする砥石部となっており、この実施形態の例ではｒ＝１ｍｍの曲面に対応している。
【００３１】
また、ウェハ面２と面取り部３の境界部４を丸く面取りするｒ（アール）部６３の砥石の粗さは、＃８００以上の比較的細かい番手の砥石を用いて研削を行い、Ｒａ≦１μｍの表面粗さを持たせるようにする。
【００３２】
上記ウェハ面２と面取り部３の境界部４を所定の曲率で研削する面取り方法は、上記の他、ゴム砥石等の特殊な砥石を用いた面取り方法でも構わない。
【００３３】
＜実施例＞
実施例として、厚さ７５０μｍ、直径１５２ｍｍの（１００）ＧａＡｓウェハを２０枚準備し、これらの半導体ウェハに対する面取り機の砥石として図３に示すように、ウェハ面２と面取り部３との境界部４に対応するｒ（アール）部６３の曲率半径ｒをｒ＝１ｍｍになるようにしたものを用い、面取りを行った。面取りした後のウェハ外周縁部の拡大断面を図１に示す。
【００３４】
この半導体ウェハを研磨し、その後半導体ウェハをウェハアニール炉内に配置し、水素ガス雰囲気で室温から８５０℃まで昇温速度６００℃／時間で昇温し、続いて８５０℃から室温まで降温速度６００℃／時間で降温した。ウェハアニール処理を実施したＧａＡｓウェハを目視にてスリップの発生有無を観察した。この結果、図５に示すようにスリップの発生は認められなかった。
【００３５】
＜比較例＞
比較例として、厚さ７５０μｍ、直径１５２ｍｍの（１００）ＧａＡｓウェハを２０枚準備し、これらの半導体ウェハに対する面取り機の砥石として、図４に示す通常の研削溝６（ｒ（アール）部６３なし）のものを用い、面取りを行った。面取り後のウェハ外周縁部の拡大断面図を図２に示す。この半導体ウェハには、ウェハ面２と面取り部３との境界部４ａが顕著に現れる。
【００３６】
この半導体ウェハを研磨し、実施例１と同じ条件でウェハアニール処理を実施した。ウェハアニール処理後のＧａＡｓウェハを目視にてスリップの発生有無を観察した。この結果、２０枚中６枚に図６に示すようにスリップ８が多発していた。
【００３７】
上記した実施例と比較例との結果の比較から、本発明の化合物半導体ウェハを用いてウェハアニール処理を実施しても、本発明の半導体ウェハではスリップが発生し難いことがわかる。
【００３８】
＜最適条件について＞
ウエハ面と面取り部との境界部の表面粗さはＲａ≦１μｍとするのが好ましい。Ｒａ＞１μｍの場合、その面粗さだけでスリップの発生原因になってしまい、３００μｍ≦ｒ≦２ｍｍにした効果がなくなってしまうためである。従って、３００≦ｒ≦２ｍｍで、且つＲａ≦１μｍとすることで最も効果的にスリップの発生を抑止することができる。
【００３９】
ちなみに、実施例と同条件で面取り砥石５の粗さを＃４００等とし、加工したところ、ウェハ面と面取り部との境界部の表面粗さはＲａ＝１．２３μｍであった。このウェハを用いて実施例１と同様に実験（ウェハアニール）したところ２０枚中１１枚に図６と同様のスリップが多発した。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例に係る図３の砥石で面取り加工した半導体ウェハのウェハ外周縁部の拡大断面図である。
【図２】比較例に係る半導体ウェハのウェハ外周縁部の拡大断面図である。
【図３】本発明の実施例でウェハ外周縁部を面取り加工する際に用いた砥石の部分拡大断面図である。
【図４】比較例でウェハ外周縁部を面取り加工する際に用いた砥石の部分拡大断面図である。
【図５】本発明の実施例に係る半導体ウェハのウェハアニール処理後のスリップの発生していない状態を示した上面図である。
【図６】比較例に係る半導体ウェハのウェハアニール処理後のスリップの発生した状態を示した上面図である。
【符号の説明】
【００４１】
１  半導体ウェハ
２  ウェハ面
３  面取り部
４  境界部
４ａ  境界部
５  砥石
６  研削溝
７  ウェハアニール処理後の半導体ウェハ
８  スリップ
６０  研削溝
６１  上側研削面
６２  下側研削面
６３  ｒ（アール）部
【図１】
2007042748.tif 000003
【図２】
2007042748.tif 000004
【図３】
2007042748.tif 000005
【図４】
2007042748.tif 000006
【図５】
2007042748.tif 000007
【図６】
2007042748.tif 000008