(57)【要約】【課題】  チップ内での複雑な配線を不要としチップ面積を小さく構成することの可能な固体撮像素子チップ及び該チップを実装した固体撮像装置を提供する。【解決手段】  光電変換領域101 の周辺に周辺回路ブロック102 ，110 ，111 を配置し、パッド電極103a，103dをチップ内配線103b，103cを介して周辺回路ブロック102 に接続し、パッド電極104a，104dをチップ内配線104b，104cを介して周辺回路ブロック110 ，111 に接続し、パッド電極103a，103dには同一入力信号が伝達され、同様にパッド電極104a，104dには同一入力信号が伝達されるようにした固体撮像素子チップにおいて、パッド電極103a，103d及び104a，104dをチップ表面、側面及び裏面に連続的に配設した接続線103 及び104 でそれぞれ相互接続して構成する。【選択図】        図  １
2007042916.tif 000002
【特許請求の範囲】
【請求項１】
光信号を電気信号に変換する第１の面に形成された光電変換部及び前記光電変換部を機能させるための周辺回路群と、前記第１の面に形成され前記光電変換部及び周辺回路群に接続された複数の電極と、前記複数の電極の内、同一の信号に係る複数の電極間を接続する、前記第１の面とは異なる第２の面を横断して配設される接続線とを有する固体撮像素子チップ。
【請求項２】
前記接続線は、信号の特性に応じた配線の形状を有することを特徴とする請求項１に係る固体撮像素子チップ。
【請求項３】
前記接続線は、多層状に形成されていることを特徴とする請求項１又は２に係る固体撮像素子チップ。
【請求項４】
前記第１の面と前記第２の面とを貫通する配線を有し、該貫通配線は前記接続線に接続されていることを特徴とする請求項１〜３のいずれか１項に係る固体撮像素子チップ。
【請求項５】
請求項１〜４のいずれか１項に係る固体撮像素子チップと、外部信号源と接続される信号配線が形成され、前記固体撮像素子チップが実装される平面部材と、前記固体撮像素子チップの第１の面上に延在させた前記接続線と前記平面部材の信号配線とを接続する接続手段とを有することを特徴とする固体撮像装置。
【請求項６】
請求項１〜４のいずれか１項に係る固体撮像素子チップと、外部信号源と接続される信号配線が形成され、前記固体撮像素子チップが実装される平面部材と、前記固体撮像素子チップの第２の面上に配設された前記接続線と前記平面部材の信号配線とを接続する接続手段とを有することを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像素子チップ及び、これを実装してなる固体撮像装置に関する。
【背景技術】
【０００２】
従来、固体撮像素子チップの小型実装を図る手法としては、例えば特開平９−１７９８６号公報に示されるように、配線領域を形成したガラス基板上に固体撮像素子チップの有効領域を対向して実装し、薄型に構成するといった手法が提案されている。かかる小型実装を適用した固体撮像装置の概要平面図及びそのＡ−Ａ′線に沿った断面図を図８の（Ａ），（Ｂ）に示す。この構成の固体撮像装置１は、光学ガラス板７上に配線パターン８を形成してなる光学ガラス配線基板３に対し、前記パターン形成面の略中央に撮像素子チップ２を接合し、この状態で前記配線パターン８の一端を撮像素子チップ側の突起電極６に電気的に接続し、且つ配線パターン８の他端側を外部接続用電極とした構成を採用している。すなわち、光学ガラス配線基板３と撮像素子チップ２とを面接合した構造となっているため、装置全体の厚みを格段に薄くすることができる。更に、パッケージやボンディングワイヤ等の部品点数の削減や、それに伴う組立工程の簡略化によって、装置全体のトータルコストを大幅に低減させることができる。なお、図８の（Ａ），（Ｂ）において、４は有効撮像領域、５は有効撮像領域４の周囲に形成された突起電極６を備えた電極パッド、９は撮像素子チップ２と光学ガラス配線基板３とを接合するための接合材料である。
【特許文献１】特開平９−１７９８６号公報
【特許文献２】特開平６−３３９０７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特開平９−１７９８６号公報開示の実装手法にも以下の課題が挙げられる。すなわち、実装する固体撮像素子チップの端子数が増えると、ガラス配線基板上の配線領域（配線パターン）が増大する。また、固体撮像素子チップの有効撮像領域を、ガラス配線基板上に対向するように、固体撮像素子チップを実装しているため、ガラス配線基板の固体撮像素子チップの有効撮像領域上には配線領域を形成できない。このため配線パターンをガラス配線基板内にて引き回す必要があり、更に配線領域が増える。特に、固体撮像素子チップに同一の共通信号がある場合、前記同一信号に対する配線パターンを各々配設する必要があり、これによってもガラス配線基板上の配線領域が増大する。
【０００４】
ガラス配線基板上の配線領域を削減するための手法として、同一の共通信号を固体撮像素子チップの電極パッドまで単線にて配線し、固体撮像素子チップ内の電極パッド以降の配線経路にて配線を分岐して、固体撮像素子チップ内の回路に信号を分配する手法が挙げられる。例えば、特開平６−３３９０７２号公報には、単一の電極パッドから固体撮像素子チップ内配線を経由して、複数の走査回路に入力されるようにした構成が提案されている。
【０００５】
上記特開平６−３３９０７２号公報では、例えば水平走査回路や垂直走査回路が、画素領域を挟んで両側に設けられている固体撮像素子チップにおいて、両側に設けられた走査回路には同一の共通信号が入力される構成を示している。この公報開示の固体撮像素子の概要図を図９に示す。図９に示すように、この固体撮像素子は、ＣＭＤ画素10−11，10−12，・・・・・10−34をマトリクス状に配列した受光部と、垂直走査回路12と、受光部の上下に対称的に配置された第１及び第２の水平走査回路16−１，16−２と、該第１及び第２の水平走査回路16−１，16−２への共通の入力パルス信号が入力される、入力用パッド17とを備え、該入力用パッド17に隣接して配列された第１のバッファ18と、第１及び第２の水平走査回路16−１，16−２の入力部に接続され且つ隣接して配置した第２のバッファ19−１，19−２を介して、入力パルス信号が第１及び第２の水平走査回路16−１及び16−２に供給されるように構成されている。この構成により、同一の共通信号（入力パルス信号）を複数の回路ユニット（第１及び第２の水平走査回路）に入力する際、パッド数の増加を抑え、固体撮像素子チップ外形が大きくなるのを防いでいる。なお、図９において、11−１，11−２，11−３は水平選択線、12は垂直走査回路、13−１，13−２，13−３は垂直選択線、14−１，・・14−４は読み出し用ＭＯＳスイッチ、15−１，15−２は出力ラインである。
【０００６】
しかしながら、上記特開平６−３３９０７２号公報開示の固体撮像素子においても、以下の課題が挙げられる。すなわち、同一の共通信号が増えると、固体撮像素子チップ内配線が複雑になったり、固体撮像素子チップ内で配線に用いられる領域が増大し、固体撮像素子チップのチップサイズが大きくなる。
【０００７】
本発明は、従来の固体撮像素子チップ及び固体撮像装置における上記課題に鑑みなされたもので、請求項１に係る発明は、固体撮像素子チップ内での複雑な配線を不要とし、固体撮像素子チップの面積を小さく構成することの可能な固体撮像素子チップを提供することを目的とする。請求項２に係る発明は、固体撮像素子チップ内での複雑な配線を不要とし、固体撮像素子チップの面積を小さく構成し、更に、入出力信号の特性に応じた入出力信号の伝送が可能な固体撮像素子チップを提供することを目的とする。請求項３に係る発明は、固体撮像素子チップ内での複雑な配線を不要とし、固体撮像素子チップの面積を小さく構成し、加えて配線のレイアウトの自由度を高めることの可能な固体撮像素子チップを提供することを目的とする。請求項４に係る発明は、固体撮像素子チップ内での複雑な配線を不要とし、固体撮像素子チップの側面を配線領域として使用することなく、更に固体撮像素子チップの面積を小さく構成することの可能な固体撮像素子チップを提供することを目的とする。請求項５に係る発明は、固体撮像素子チップの実装時に、実装基板となる平面部材の配線領域を削減して、平面部材の実装投影面積の小型化を計ることの可能な固体撮像装置を提供することを目的とする。請求項６に係る発明は、固体撮像素子チップの実装時に、平面部材の配線領域を削減して、平面部材の実装投影面積の小型化を計り、更には多層基板を用いることなしに実装基板のコストを下げることの可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、請求項１に係る発明は、光信号を電気信号に変換する第１の面に形成された光電変換部及び前記光電変換部を機能させるための周辺回路群と、前記第１の面に形成され前記光電変換部及び周辺回路群に接続された複数の電極と、前記複数の電極の内、同一の信号に係る複数の電極間を接続する、前記第１の面とは異なる第２の面を横断して配設される接続線とを備えて固体撮像素子チップを構成するものである。
【０００９】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記接続線は、信号の特性に応じた配線の形状を有することを特徴とするものである。
【００１０】
請求項３に係る発明は、請求項１又は２に係る固体撮像素子チップにおいて、前記接続線は、多層状に形成されていることを特徴とするものである。
【００１１】
請求項４に係る発明は、請求項１〜３のいずれか1 項に係る固体撮像素子チップにおいて、前記第１の面と前記第２の面とを貫通する配線を有し、該貫通配線は前記接続線に接続されていることを特徴とするものである。
【００１２】
請求項５に係る発明は、請求項１〜４のいずれか１項に係る固体撮像素子チップと、外部信号源と接続される信号配線が形成され、前記固体撮像素子チップが実装される平面部材と、前記固体撮像素子チップの第１の面上に延在させた前記接続線と前記平面部材の信号配線とを接続する接続手段とを備えて固体撮像装置を構成するものである。
【００１３】
請求項６に係る発明は、請求項１〜４のいずれか１項に係る固体撮像素子チップと、外部信号源と接続される信号配線が形成され、前記固体撮像素子チップが実装される平面部材と、前記固体撮像素子チップの第２の面上に配設された前記接続線と前記平面部材の信号配線とを接続する接続手段とを備えて固体撮像装置を構成するものである。
【発明の効果】
【００１４】
請求項１に係る発明によれば、固体撮像素子チップの第１の面上に並びに第２の面を横断して接続線を設けているので、固体撮像素子チップ内での複雑な配線を不要とし、固体撮像素子チップの面積を小さく構成することが可能な固体撮像素子チップを実現できる。請求項２に係る発明によれば、固体撮像素子チップ内での複雑な配線を不要とし、固体撮像素子チップの面積を小さく構成し、更に、固体撮像素子チップの第２の面において入出力信号の特性に応じた入出力信号の伝送が可能となる。請求項３に係る発明によれば、固体撮像素子チップ内での複雑な配線を不要とし、固体撮像素子チップの面積を小さく構成でき、加えて固体撮像素子チップの第２の面に形成した配線におけるレイアウトの自由度を高めることが可能となる。請求項４に係る発明によれば、固体撮像素子チップ内での複雑な配線を不要とし、固体撮像素子チップの側面を配線領域として使用することなく、更に固体撮像素子チップの小型化を図ることが可能となる。請求項５に係る発明によれば、固体撮像素子チップ実装時に、実装基板となる平面部材の配線領域を削減して、平面部材の実装投影面積の小型化を計ることが可能な固体撮像装置を実現できる。請求項６に係る発明によれば、固体撮像素子チップ実装時に、実装基板となる平面部材の配線領域を削減して、平面部材の実装投影面積の小型化を計ることが実現でき、更には多層基板を用いることなしに実装基板のコストを下げることが可能な固体撮像装置を実現できる。
【発明を実施するための最良の形態】
【００１５】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００１６】
まず、本発明に係る固体撮像素子チップの実施例１について説明する。図１の（Ａ）は、実施例１に係る固体撮像素子チップの光電変換領域すなわち表面側から見た平面概要図、図１の（Ｂ）は断面図（図１の（Ｃ）のＡ−Ａ′線における断面図）、図１の（Ｃ）は裏面概要図である。図１の（Ａ）〜（Ｃ）において、100 は固体撮像素子チップ、101 は光電変換領域を示し、102 ，110 ，111 はそれぞれ光電変換領域101 の周辺に配置されている周辺回路ブロックを示している。また、固体撮像素子チップ100 上には、パッド電極103a，103d，104a，104dが配設されている。
【００１７】
パッド電極103aは、固体撮像素子チップ内配線103bを介して周辺回路ブロック102 に接続され、パッド電極103dは、固体撮像素子チップ内配線103cを介して同じく周辺回路ブロック102 に接続されている。本実施例において、前記パッド電極103a，103dには、同一の入力信号が伝達されるものとする。そして、同一信号が入力されるパッド電極103a，103dは、固体撮像素子チップ100 の表面、側面及び裏面に連続的に配設された接続線103 により相互に接続されている。これにより、パッド電極103a，103dに同一信号を与えるための配線経路を確保することが可能になる。
【００１８】
同様に、パッド電極104aは、固体撮像素子チップ内配線104bを介して周辺回路ブロック110 に接続され、パッド電極104dは、固体撮像素子チップ内配線104cを介して回路ブロック111 に接続されている。本実施例において、前記パッド電極104a，104dには、同一の入力信号が伝達されるものとする。そして、更に、同一信号が入力されるパッド電極104a，104dは、固体撮像素子チップ100 の表面、側面及び裏面に連続的に配設された接続線104 により相互に接続されている。これにより、パッド電極104a，104dに同一信号を与えるための配線経路を確保することが可能になる。
【００１９】
なお、接続線103 ，104 と固体撮像素子チップ100 の間には、通常電気的絶縁を図る目的で絶縁層が形成されているが、本実施例においては図示を省略している。また、本実施例においては、同一の入力信号が伝達される入出力用電極として、パッド電極103a，103d，104a，104dを用いたものを示して説明を行っているが、これに限られるものでなく、接続線103 ，104 と接続される前記入出力用電極は、パッド電極から固体撮像素子チップの周辺回路ブロックまでのチップ内配線における任意の位置に、別個に配置してもよい。
【００２０】
以上のように構成することにより、固体撮像素子チップ内の複数のパッド電極に同一の入力信号又は同一の出力信号を伝達する場合において、固体撮像素子チップ内の光電変換領域が配設されている面において、入出力信号配線を分岐して引き回す必要がなくなるため、固体撮像素子チップの面積を小さくすることができる。
【００２１】
次に、本発明に係る固体撮像素子チップの実施例２について説明する。図２の（Ａ）に実施例２に係る固体撮像素子チップの光電変換領域すなわち表面側から見た平面概要図、図２の（Ｂ）に断面図（図２の（Ｃ）のＢ−Ｂ′線における断面図）、図２の（Ｃ）に裏面概要図、図２の（Ｄ）に側面図（図２の（Ｃ）のＣ方向からの側面図）をそれぞれ示しており、図１の（Ａ）〜（Ｃ）に示した実施例１と同一の構成要素に同一の符号を付して示している。図２の（Ａ）〜（Ｄ）において、100 は固体撮像素子チップ、101 は光電変換領域を示し、102 ，110 ，111 はそれぞれ光電変換領域101 の周辺に配置されている周辺回路ブロックを示している。また、固体撮像素子チップ100 上には、パッド電極105a，105dが配設されている。
【００２２】
ここで、パッド電極105aは固体撮像素子チップ内配線105bを介して、周辺回路ブロック110 に接続され、パッド電極105dは、固体撮像素子チップ内配線105cを介して周辺回路ブロック111 に接続されている。ここでは、前記パッド電極105a，105dには、同一の入力信号が伝達されるものとする。そして、更に、パッド電極105a、105dは、固体撮像素子チップ100 の表面、側面及び裏面に連続的に配設された接続線105 により相互に接続されている。これにより、パッド電極105a，105dに同一信号を与えるための配線経路を確保することが可能になる。
【００２３】
本実施例においては、固体撮像素子チップのパッド電極間を接続する接続線105 の配線形状に関して、図２の（Ｃ）から分かるように、配線幅を一部広げた形態を備えている。接続線105 にこのような形態をもたせることにより、接続線のもつインピーダンスを下げることができ、電源やグラウンドなどの信号にも対応することが可能となり、固体撮像素子チップを駆動する上で最適な信号を入力できる。
【００２４】
また、本実施例においては、接続線を１本のみ配設した例を示しているが、固体撮像素子チップに形成する接続線の本数は問わない上、複数本配設した場合、各接続線を伝達する信号の特性に応じて、各々配線形状を異ならせて配設しても勿論構わない。例えば、図３の（Ａ）に示す変形例では、固体撮像素子チップ裏面に３本の接続線を形成した場合の、接続線のレイアウトの一例を示している。図３の（Ａ）において接続線105-１，105-２にはグラウンドを割り当て、接続線105-３には交流信号を割り当てるようにしている。このように構成した場合には、交流信信号を割り当てた接続線105-３を、隣接するグラウンド接続した接続線105-１，105-２によってガードすることが可能となり、交流信号への外来ノイズの影響を小さく抑えることが可能となる。
【００２５】
また、例えば、図３の（Ｂ）に示す変形例では、接続線105 を、信号の遅延時間を制御するために、ミアンダパターンに形成した例を示している。これにより伝達される信号の遅延時間を制御することも可能となる。更に、図３の（Ｃ）に示す変形例では、接続線105 において、配線のパターンを一部細くして、配線の抵抗値を大きくした例を示している。このように、接続線のＬ，Ｃ，Ｒの寄生パラメータを考慮して、伝達される信号に対して最適な配線形状を設定することが可能であることは、言うまでもない。
【００２６】
なお、接続線105 と固体撮像素子チップ100 の間には、通常電気的絶縁を図る目的で絶縁層が形成されているが、本実施例並びにその変形例においては図示を省略している。また、本実施例においては、同一の入力信号が伝達される入出力用電極として、パッド電極を用いたものを示して説明を行っているが、これに限られるものでなく、接続線105 と接続される前記入出力用電極は、パッド電極105a，105dから固体撮像素子チップ100 の周辺回路ブロック110 ，111 までのチップ内配線105b，105cにおける任意の位置に、別個に配置してもよい。
【００２７】
このように構成することにより、パッド電極間を接続する接続線に関して、該接続線を伝達する信号の特性に応じた配線形状とし、例えば、前記接続線を電源やグラウンドの配線に適用することも可能となる。
【００２８】
次に、本発明に係る固体撮像素子チップの実施例３について説明する。図４の（Ａ）に実施例３に係る固体撮像素子チップの光電変換領域すなわち表面側から見た平面概要図、図４の（Ｂ）に断面図（図４の（Ｃ）のＤ−Ｄ′線における断面図）、図４の（Ｃ）に裏面概要図、図４の（Ｄ）に側面図（図４の（Ｃ）のＣ方向からの側面図）、図４の（Ｅ）に断面図（図４の（Ｃ）のＥ−Ｅ′線における断面図）をそれぞれ示しており、図１の（Ａ）〜（Ｃ）に示した実施例１と同一又は対応する構成要素には同一の符号を付して示している。図４の（Ａ）〜（Ｅ）において、100 は固体撮像素子チップ、101 は光電変換領域を示し、102 ，110 ，111 はそれぞれ光電変換領域101 の周辺に配置される周辺回路ブロックを示している。また、固体撮像素子チップ100 上には、パッド電極103a，104a，104d，106dが配設されている。
【００２９】
パッド電極103aはチップ内配線103bを介して、回路ブロック110 に接続され、パッド電極104aはチップ内配線104bを介して同じく回路ブロック110 に接続されている。更にパッド電極104dはチップ内配線104cを介して、回路ブロック111 に接続され、パッド電極106dはチップ内配線106cを介して同じく回路ブロック111 に接続されている。本実施例においては、前記パッド電極103a，106dには、同一の入力信号が伝達されるものとする。更に、前記パッド電極104a，104dには、同一の入力信号が伝達されるものとする。
【００３０】
パッド電極104a，104dは、固体撮像素子チップ100 の表面、側面及び裏面に連続的に配設された接続線104 により相互に接続されている。また、パッド電極103a，106dには、固体撮像素子チップ100 の表面、側面及び裏面に亘って配設された接続線103 ，106 がそれぞれ接続されており、これによりチップ内配線103b，106cが固体撮像素子チップ裏面まで引き出されている。この構成において、接続線103 と106 に同一信号を伝達するためには、両接続線103 ，106 を相互に接続する必要があるが、本実施例では、両接続線103 ，106 は接続線104 の両側に配設されており、両接続線103 ，106 を接続するためには、接続線104 をまたぐ必要がある。このため、図４の（Ｃ）〜（Ｅ）に示すように、まず層間絶縁層200 を接続線103 ，104 ，106 を覆うように形成した後、接続線103 から層間接続手段120 を介して、層間絶縁層200 上に形成した接続線接続用の相互接続線107 の一端に接続を行い、更に前記相互接続線107 の他端は層間接続手段121 を介して、接続線106 に接続することで、パッド電極103a及び106dに同一信号を与えるための配線経路を確保することが可能となる。
【００３１】
なお、接続線103 ，104 ，106 と固体撮像素子チップ100 の間には、通常電気的絶縁を図る目的で絶縁層が形成されているが、本実施例においては図示を省略している。また、本実施例においては、同一の入力信号が伝達される入出力用電極として、パッド電極を用いたものを示して説明を行っているが、これに限られるものでなく、接続線と接続される前記入出力用電極は、パッド電極から固体撮像素子チップの周辺回路ブロックまでのチップ内配線における任意の位置に、別個に配置してもよい。
【００３２】
このように接続線を多層に配設形成する構成とすることにより、同一の入力信号又は同一の出力信号を伝達する場合において、固体撮像素子チップ裏面における接続線のレイアウトを自由に行うことが可能となる上、例えば、信号線とグラウンド及び電源線を異なる層に配設形成することも可能となる。
【００３３】
次に、本発明に係る固体撮像素子チップの実施例４について説明する。図５の（Ａ）に実施例４に係る固体撮像素子チップの光電変換領域すなわち表面側から見た平面概要図、図５の（Ｂ）に断面図（図５の（Ｃ）のＦ−Ｆ′線における断面図）、図５の（Ｃ）に裏面概要図をそれぞれ示しており、図１の（Ａ）〜（Ｃ）に示した実施例１と同一又は対応する構成要素には同一の符号を付して示している。本実施例の特徴は、図１の（Ａ）〜（Ｃ）に示した実施例１において、固体撮像素子チップ100 の一部に貫通孔を設けて、これに配線を形成して接続線の接続に適用するように構成したものである。
【００３４】
すなわち、本実施例においては、パッド電極103a，103d下にそれぞれ固体撮像素子チップ100 のチップ基板を貫通する貫通孔を形成し、その貫通孔内に接続用配線103-１，103-２を配設し、それらの接続用配線103-１，103-２を固体撮像素子チップ裏面に形成した接続線103 に接続することで、パッド電極103a及び103dに同一信号を与えるための配線経路を確保することが可能となるように構成している。また、パッド電極104a，104d下にそれぞれ同様にチップ基板を貫通する貫通孔を形成し、その貫通孔内に接続用配線104-１，104-２を配設し、それらの接続用配線104-１，104-２を固体撮像素子チップ裏面に形成した接続線104 に接続することで、パッド電極104a及び104dに同一信号を与えるための配線経路を確保することが可能となるように構成している。なお、本実施例においては、固体撮像素子チップ100 の表面及び側面に亘って接続線を形成する必要はなくなるが、チップ表面にパッド電極に接続した接続線を設け、その表面接続線とチップ裏面に形成した接続線とを、チップ基板の貫通孔内の接続用配線で接続するように構成することも可能である。この場合は、当然のことながらチップ側面への接続線の形成は不要となる。
【００３５】
本実施例においては、同一の入力信号が伝達される入出力用電極として、パッド電極を用いたものを示して説明を行っているが、これに限られるものでなく、接続線103 ，104 と接続される前記入出力用電極は、パッド電極から固体撮像素子チップの周辺回路ブロックまでのチップ内配線における任意の位置に、別個に配置してもよい。また、図２の（Ａ）〜（Ｃ）及び図３の（Ａ）〜（Ｃ）に示した実施例２及びその変形例で述べたように、接続線103 ，104 の配線形状を変えてもよいし、図４の（Ｃ）〜（Ｅ）に示した実施例３で述べたように、接続線を多層化して対応するように構成してもよいことは言うまでもない。
【００３６】
このように構成することにより、固体撮像素子チップの側面を配線領域として使用することなく、固体撮像素子チップの更なる小型化を図ることが可能になる。
【００３７】
次に、本発明に係る固体撮像装置の実施例を実施例５として説明する。図６の（Ａ）に本実施例に係る固体撮像装置を、その実装基板に実装された固体撮像素子チップの光電変換領域すなわち表面側から透視して見た平面概要図、図６の（Ｂ）に断面図（図６の（Ｃ）のＧ−Ｇ′線における断面図）、図６の（Ｃ）に裏面概要図をそれぞれ示す。本実施例は、実施例１〜４に示した固体撮像素子チップの光電変換領域側が、実装基板となる平面部材上に形成した配線上に対向して実装された構成に関するものである。ここでは、実装される固体撮像素子チップとして、図１の（Ａ）〜（Ｃ）に示した実施例１にて説明されている固体撮像素子チップを用いて説明を行う。図６の（Ａ）〜（Ｃ）において、100 は図１の（Ａ）〜（Ｃ）に示した実施例１の固体撮像素子チップを示す。300 は実装基板となる平面部材を示し、該平面部材300 の表面には、固体撮像素子チップ100 を実装する際に、該固体撮像素子チップ100 の表面に形成された接続線103 ，104 に対応する位置に、信号配線103e，103g及び104e，104gが形成されている。なお、信号配線103e，104eは、固体撮像素子チップ100 の接続線103 ，104 に対応する位置から、更に平面部材300 の任意の位置まで延長形成されるが、図示例では、信号配線103e，104eは平面部材300 の端面まで延長形成されている例を示している。
【００３８】
そして、本実施例では、固体撮像素子チップ100 に形成されたパッド電極103a上に形成されている接続線103 は、接続手段103fを介して、平面部材300 上に形成されている前記信号配線103eに接続される。更に、パッド電極103d上に形成されている接続線103 は、接続手段103hを介して、同じく平面部材300 上に形成されている前記信号配線103gに接続される。ここで、パッド電極103aと103dはチップ表面、側面及び裏面に連続的に配設した接続線103 にて接続されているので、平面部材300 上に形成される信号配線103gと103eを該平面部材上で引き回して接続する必要がないため、配線領域を少なくできる。ここで、信号配線103gは必ずしも必要ではないが、接続強度の向上を図る上で、配置されているのが好ましい。
【００３９】
同様にして、固体撮像素子チップ100 に形成されたパッド電極104a上に形成されている接続線104 は、接続手段104fを介して、平面部材300 上に形成されている前記信号配線104eに接続される。更に、パッド電極104d上に形成されている接続線104 は、接続手段104hを介して、同じく平面部材300 上に形成されている前記信号配線104gに接続される。ここで、パッド電極104aと104dはチップ表面、側面及び裏面に連続的に配設した接続線104 にて接続されているので、平面部材300 上に形成される信号配線104gと104eを該平面部材上で引き回して接続する必要がないため、配線領域を少なくできる。
【００４０】
ここで、平面部材300 上に形成される信号配線104gは必ずしも必要ではないが、接続強度の向上を図る上で、配置されているのが好ましい。ここで、平面部材300 の構成材料としては、ガラス等の透明部材であってもよいし、実装する固体撮像素子チップの光電変換領域上に開口部を設けた、リジッド基板やフレキシブル基板で構成してもよい。
【００４１】
このように構成することで、従来のように固体撮像素子チップを実装する平面部材上に全ての信号配線を配設する必要がなくなり、平面部材上の信号配線領域を削減できる。
【００４２】
次に、本発明に係る固体撮像装置の他の実施例を実施例６として説明する。図７の（Ａ）に本実施例に係る固体撮像装置を、その実装基板に実装された固体撮像素子チップの光電変換領域すなわち表面側から見た平面概要図、図７の（Ｂ）に断面図（図７の（Ａ）のＨ−Ｈ′線における断面図）、図７の（Ｃ）に側面概要図をそれぞれ示す。本実施例は、実施例１〜４に示した固体撮像素子チップの光電変換領域側の裏面にて、平面部材上に実装されてなる構成に関するものである。ここでも実装される固体撮像素子チップとして、図１の（Ａ）〜（Ｃ）に示した実施例１で説明されている固体撮像素子チップを用いて説明を行う。図７の（Ａ）〜（Ｃ）において、100 は実施例１で示した固体撮像素子チップを示す。300 は平面部材を示し、該平面部材300 の表面には、固体撮像素子チップ100 を実装する際に、該固体撮像素子チップ100 の裏面に形成された接続線103 ，104 の両端部に対応する位置に、信号配線103e，103g及び104e，104gが形成されている。なお、信号配線103e，104eは、固体撮像素子チップ100 の裏面に形成された接続線103 ，104 の端部に対応する位置から、更に平面部材300 の任意の位置まで延長形成されるが、図示例では、信号配線103e，104eは平面部材300 の端面まで延長形成されている例を示している。
【００４３】
そして、本実施例では、固体撮像素子チップ100 に形成されたパッド電極103a，103dを接続する接続線103 は、チップ裏面で、接続手段103f，103hを介して平面部材300 上に形成されている信号配線103e，103gに接続される。ここで、パッド電極103aと103dはチップ表面、側面及び裏面に連続的に配設した接続線103 にて接続されているので、信号配線103gと103eを平面部材上で引き回して接続する必要がないため、配線領域を少なくできる。ここで、平面部材300 上に形成される信号配線103gは必ずしも必要ではないが、接続強度の向上を図る上で、配置されているのが好ましい。
【００４４】
同様にして、固体撮像素子チップ100 に形成されたパッド電極104a，104d上に形成されている接続線104 は、チップ裏面で、接続手段104f，104hを介して平面部材300 上に形成されている信号配線104e，104gに接続される。ここで、パッド電極104a，104dはチップ表面、側面及び裏面に連続的に配設した接続線104 にて接続されているので、信号配線104gと104eを平面部材上で引き回して接続する必要がないため、配線領域を少なくできる。ここで、平面部材300 上に形成される信号配線104gは必ずしも必要ではないが、接続強度の向上を図る上で、配置されているのが好ましい。
【００４５】
ここで、平面部材300 は、その表面又は内部、もしくはその両方に信号配線を形成可能であれば、その種類は問わない。また、従来、平面部材として内部に多層配線を備えたものを用いなければ、配線が困難だった場合でも、配線の一部を接続線として固体撮像素子チップ裏面に配設することで、平面部材の配線層を少なく形成できる。
【００４６】
このように構成することで、従来のように固体撮像素子チップを実装する平面部材上に全ての信号配線を配設する必要がなくなり、平面部材上の信号配線領域を削減できる。また、平面部材に形成した配線層を削減することにより、基板となる平面部材の製造コストを抑えることが可能となる。なお、本発明に係る固体撮像素子チップ及び該チップを実装して構成する固体撮像装置の構成は、以上述べた各実施例のみに限定されるものではなく、発明の要旨を逸脱しない範囲で種々変形実施可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明に係る固体撮像素子チップの実施例１の構成を示す図である。
【図２】本発明に係る固体撮像素子チップの実施例２の構成を示す図である。
【図３】図２に示した固体撮像素子チップの実施例２の変形例を示す図である。
【図４】本発明に係る固体撮像素子チップの実施例３の構成を示す図である。
【図５】本発明に係る固体撮像素子チップの実施例４の構成を示す図である。
【図６】本発明に係る固体撮像装置の実施例を示す図である。
【図７】本発明に係る固体撮像装置の他の実施例を示す図である。
【図８】従来の固体撮像装置の構成例を示す図である。
【図９】従来の固体撮像素子チップの構成例を示す回路構成図である。
【符号の説明】
【００４８】
100   固体撮像素子チップ
101   光電変換領域
102 ，110 ，111   周辺回路ブロック
103 ，104 ，105 ，105-１，105-２，105-２，106   接続線
103-１，103-２，104-１，104-２  接続用配線
103a，103d，104a，104d，105a，105d，106d  パッド電極
103b，103c，104b，104c，105b，105c，106c  固体撮像素子チップ内配線
103e，104e，103g，104g  信号配線
103f，104f，103h，104h  接続手段
107   相互接続線
120 ，121   層間接続手段
200   層間絶縁層
300   平面部材
【図１】
2007042916.tif 000003
【図２】
2007042916.tif 000004
【図３】
2007042916.tif 000005
【図４】
2007042916.tif 000006
【図５】
2007042916.tif 000007
【図６】
2007042916.tif 000008
【図７】
2007042916.tif 000009
【図８】
2007042916.tif 000010
【図９】
2007042916.tif 000011