(57)【要約】【課題】複数のフラッシュメモリが搭載された不揮発性記憶装置において、フラッシュメモリ間でのデータのコピー処理に必要な時間を短縮する。【解決手段】不揮発性記憶装置は、コントローラ１２０と不揮発性メモリ１１０Ａ間のコマンド／データバス１３０および、コントローラ１２０と不揮発性メモリ１１０Ｂ間のコマンド／データバス１３０を共有している。コントローラ１２０は、不揮発性メモリ１１０Ａからデータを読み出して不揮発性メモリ１１０Ｂにデータを書き込むコピー処理の際、不揮発性メモリ１１０Ａから読み出したデータを、コントローラ１２０に転送することなく、コマンド／データバス１３０を介して不揮発性メモリ１１０Ｂに直接転送する。【選択図】図３
2007310680.tif 000002
【特許請求の範囲】
【請求項１】
データを記憶する第１および第２の不揮発性メモリと、
前記第１および第２の不揮発性メモリへのデータ書き込みならびに、前記第１および第２の不揮発性メモリからのデータ読み出しを制御するコントローラと、
前記コントローラと前記第１不揮発性メモリまたは前記第２の不揮発性メモリとの間でコマンド、アドレスまたはデータを転送するバスとを備え、
前記コントローラと前記第１の不揮発性メモリ間のバスおよび、前記コントローラと前記第２の不揮発性メモリ間のバスを共有し、
かつ前記コントローラは、前記第１の不揮発性メモリからデータを読み出して前記第２の不揮発性メモリにデータを書き込むコピー処理の際、前記第１の不揮発性メモリから読み出したデータを、前記バスを介して前記第２の不揮発性メモリに転送することを特徴とする不揮発性記憶装置。
【請求項２】
前記コントローラは、コピー処理の際、前記第１の不揮発性メモリに対してデータを読み出す制御と、前記第２の不揮発性メモリに対してデータを書き込む制御とを同時に行うことを特徴とする請求項１に記載の不揮発性記憶装置。
【請求項３】
前記コントローラは、コピー処理の際、前記バスで転送されるデータを取得して前記第１の不揮発性メモリから読み出されるデータのＥＣＣ演算を行うことを特徴とする請求項１または２に記載の不揮発性記憶装置。
【請求項４】
前記コントローラは、さらにＥＣＣ演算結果を基に、前記第２の不揮発性メモリに対する書き込みデータの訂正を行うことを特徴とする請求項３に記載の不揮発性記憶装置。
【請求項５】
前記第１の不揮発性メモリと前記第２の不揮発性メモリが同一のパッケージ内に封止されていることを特徴とする請求項１〜４のいずれかに記載の不揮発性記憶装置。
【請求項６】
前記第１の不揮発性メモリおよび前記第２の不揮発性メモリにおける書き込みの制御線および読み出しの制御線が、個別に前記パッケージの外部に出力されて前記コントローラと接続されていることを特徴とする請求項５に記載の不揮発性記憶装置。
【請求項７】
前記第１の不揮発性メモリと前記第２の不揮発性メモリが異なるパッケージに封止されていることを特徴とする請求項１〜４のいずれかに記載の不揮発性記憶装置。
【請求項８】
データを記憶する第１および第２の不揮発性メモリと、
前記第１および第２の不揮発性メモリへのデータ書き込みならびに、前記第１および第２の不揮発性メモリからのデータ読み出しを制御するコントローラと、
前記コントローラと前記第１不揮発性メモリまたは前記第２の不揮発性メモリとの間でコマンド、アドレスまたはデータを転送するバスと、
前記第１および第２の不揮発性メモリ間で直接データを転送する内部Ｉ／Ｆとを備え、
前記第１の不揮発性メモリからデータを読み出して前記第２の不揮発性メモリにデータを書き込むコピー処理の際、前記第１の不揮発性メモリから読み出したデータを前記内部Ｉ／Ｆを介して前記第２の不揮発性メモリに転送することを特徴とする不揮発性記憶装置。
【請求項９】
前記内部Ｉ／Ｆは、前記第１の不揮発性メモリおよび前記第２の不揮発性メモリのいずれからも制御可能なことを特徴とする請求項８に記載の不揮発性記憶装置。
【請求項１０】
前記内部Ｉ／Ｆを介しての前記第１の不揮発性メモリから前記第２の不揮発性メモリへのデータの転送と、前記バスを介しての前記第１の不揮発性メモリから前記コントローラへのデータの読み出しを同時に行うことを特徴とする請求項８または９に記載の不揮発性記憶装置。
【請求項１１】
前記内部Ｉ／Ｆを介しての前記第１の不揮発性メモリから前記第２の不揮発性メモリへのデータの転送と、前記バスを介しての前記コントローラから前記第２の不揮発性メモリへのデータの書き込みを同時に行うことを特徴とする請求項８または９に記載の不揮発性記憶装置。
【請求項１２】
前記第１の不揮発性メモリと前記第２の不揮発性メモリとが同一のパッケージ内に封止されていることを特徴とする請求項８〜１１のいずれかに記載の不揮発性記憶装置。
【請求項１３】
前記コントローラによる前記第１の不揮発性メモリと前記第２の不揮発性メモリの選択はアドレスを指定することで行うことを特徴とする請求項１２に記載の不揮発性記憶装置。
【請求項１４】
前記内部Ｉ／Ｆが前記パッケージ内だけで接続され、前記パッケージの外部には出力されないことを特徴とする請求項１２に記載の不揮発性記憶装置。
【請求項１５】
前記第１の不揮発性メモリと前記第２の不揮発性メモリが異なるパッケージに封止されていることを特徴とする請求項８〜１１のいずれかに記載の不揮発性記憶装置。
【請求項１６】
データを記憶する第１および第２の不揮発性メモリと、前記第１および第２の不揮発性メモリへのデータ書き込みならびに、前記第１および第２の不揮発性メモリからのデータ読み出しを制御するコントローラとを備え、前記コントローラと前記第１不揮発性メモリ間のバスおよび、前記コントローラと前記第２の不揮発性メモリ間のバスを共有する不揮発性記憶装置のデータ転送方法であって、
前記コントローラは、前記第１の不揮発性メモリからデータを読み出して前記第２の不揮発性メモリにデータを書き込むコピー処理の際、前記第１の不揮発性メモリから読み出したデータを、前記バスを介して前記第２の不揮発性メモリに転送することを特徴とする不揮発性記憶装置のデータ転送方法。
【請求項１７】
コピー処理の際、前記コントローラは、前記第１の不揮発性メモリに対してデータを読み出す制御と、前記第２の不揮発性メモリに対してデータを書き込む制御とを  同時に行うことを特徴とする請求項１６に記載の不揮発性記憶装置のデータ転送方法。
【請求項１８】
コピー処理の際、前記コントローラは、前記バスで転送されるデータを取得して前記第１の不揮発性メモリから読み出されるデータのＥＣＣ演算を行うことを特徴とする請求項１６または１７に記載の不揮発性記憶装置のデータ転送方法。
【請求項１９】
前記コントローラは、さらにＥＣＣ演算結果を基に、前記第２の不揮発性メモリに対する書き込みデータの訂正を行うことを特徴とする請求項１８に記載の不揮発性記憶装置のデータ転送方法。
【請求項２０】
データを記憶する第１および第２の不揮発性メモリと、前記第１および第２の不揮発性メモリへのデータ書き込みならびに、前記第１および第２の不揮発性メモリからのデータ読み出しを行うコントローラと、前記第１および第２の不揮発性メモリ間で直接データを転送する内部Ｉ／Ｆとを備えた不揮発性記憶装置のデータ転送方法であって、
前記第１の不揮発性メモリからデータを読み出して前記第２の不揮発性メモリにデータを書き込むコピー処理の際、前記第１の不揮発性メモリから読み出したデータを前記内部Ｉ／Ｆを介して前記第２の不揮発性メモリに転送することを特徴とする不揮発性記憶装置のデータ転送方法。
【請求項２１】
前記内部Ｉ／Ｆを介して前記第１の不揮発性メモリから前記第２の不揮発性メモリにデータを転送するとともに、バスを介して前記第１の不揮発性メモリから前記コントローラへデータの読み出しを行い、前記コントローラでＥＣＣ演算を行うことを特徴とする請求項２０に記載の不揮発性記憶装置のデータ転送方法。
【請求項２２】
前記コントローラは、ＥＣＣ演算結果を基に誤り訂正を行ったデータを、前記バスを介して前記第２の不揮発性メモリへ転送し書き込みを行うことを特徴とする請求項２１に記載の不揮発性記憶装置のデータ転送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体メモリチップを集積して一つのパッケージに収めた、いわゆるマルチチップパッケージを記憶媒体として用いた不揮発性記憶装置およびそのデータ転送方法に関し、更に詳しくは、半導体メモリチップ間のデータの転送を高速で行うことによって、コピー処理を高速で行えるようにした不揮発性記憶装置に関する。
【背景技術】
【０００２】
近年、不揮発性メモリを搭載したメモリーカードは、デジタルカメラや携帯電話のメモリーカードとして市場を拡大している。デジタルカメラでは、より高画質化・高速記録が市場の要望としてあり、それに対応するために、より大容量のメモリーカードや、より高速で動作するメモリーカードが望まれている。
【０００３】
小さなメモリーカードの中にできるだけ大容量の不揮発性メモリを実装するために、複数のチップを一つのパッケージに封入するＭＣＰ（マルチチップパッケージ）等の方法がある。一方、メモリーカードを高速で動作させるため、代表的な不揮発性メモリであるＮＡＮＤタイプのフラッシュメモリには、フラッシュメモリチップ内でデータをコピーする機能を備えたものがある。
【０００４】
以下、図１１〜図１６を用いて、フラッシュメモリを用いたメモリーカードの内部構成および基本的な動作について説明する。
【０００５】
図１１は一般的なメモリーカードの構成を示すブロック図である。図１１において、１００はメモリーカード、２００はメモリーカード１００に対してデータの書き込みや読み出しを行うホストである。メモリーカード１００は、ホスト２００から送られてきたデータを記憶する、不揮発性メモリの一種であるフラッシュメモリ１１０と、ホスト２００とのＩ／Ｆを行い、フラッシュメモリ１１０へのデータ書き込みおよび、フラッシュメモリ１１０からのデータ読み出しを制御するコントローラ１２０から構成されている。
【０００６】
図１２は、メモリーカード１００内部における、フラッシュメモリ１１０とコントローラ１２０の間の信号線の詳細を示した図である。コントローラ１２０からフラッシュメモリ１１０への信号としては、フラッシュメモリ１１０の選択・非選択状態を示すチップイネーブル信号、コマンド入力サイクルであることを示すコマンドラッチイネーブル信号、アドレス入力サイクルであることを示すアドレスラッチイネーブル信号、コマンド入力時のコマンド、アドレス入力時のアドレス、更にデータの書き込み・読み出し時のデータの転送を行うバスであるコマンド／データバス、コマンド入力、アドレス入力および書き込みのデータ転送を行う際のクロックであるライトイネーブル信号、読み出しのデータ転送を行う際のクロックであるリードイネーブル信号、更にフラッシュメモリ１１０に対し書き込みや消去の動作を禁止するライトプロテクト信号がある。一方、フラッシュメモリ１１０からコントローラ１２０への信号としては、書き込みや消去等の動作中であることを示すレディ／ビジー信号がある。
【０００７】
図１３はコマンド入力サイクルのタイミングチャートを示した図である。コントローラ１２０は、チップイネーブル信号を”Ｌ”（アクティブ）にするとともにコマンドラッチイネーブル信号を”Ｈ”(アクティブ)にし、コマンド／データバスに有効なコマンドを出力した状態で、コマンド入力のクロックであるライトイネーブル信号を”Ｈ”→”Ｌ”→”Ｈ”とトグルし、フラッシュメモリ１１０にライトイネーブル信号の立ち上がりエッジを印加することでコマンドを入力する。
【０００８】
図１４はアドレス入力サイクルのタイミングチャートを示した図である。コントローラ１２０は、チップイネーブル信号を”Ｌ”（アクティブ）にするとともにアドレスラッチイネーブル信号を”Ｈ”(アクティブ)にし、コマンド／データバスに有効なアドレスを出力した状態で、アドレス入力のクロックであるライトイネーブル信号を”Ｈ”→”Ｌ”→”Ｈ”とトグルし、フラッシュメモリ１１０にライトイネーブル信号の立ち上がりエッジを印加することでアドレスを入力する。
【０００９】
一方、図１５は書き込みデータの転送のタイミングチャートを示した図である。コントローラ１２０はチップイネーブル信号を”Ｌ”（アクティブ）にし、コマンド／データバスに有効なデータを出力した状態で、書き込みデータ転送のクロックであるライトイネーブル信号を”Ｈ”→”Ｌ”→”Ｈ”とトグルし、フラッシュメモリ１１０にライトイネーブル信号の立ち上がりエッジを印加することでフラッシュメモリ１１０にデータを転送する。なおタイミングチャートには表記していないが、コマンドラッチイネーブル信号およびアドレスラッチイネーブル信号はともに”Ｌ”（インアクティブ）である。
【００１０】
図１６は読み出しデータの転送のタイミングチャートを示した図である。コントローラ１２０はチップイネーブル信号を”Ｌ”（アクティブ）にし、コマンド／データバスに有効なデータを出力した状態で、読み出しデータ転送のクロックであるリードイネーブル信号を”Ｈ”→”Ｌ”→”Ｈ”とトグルし、フラッシュメモリ１１０にリードイネーブル信号の”Ｌ”状態を印加することでフラッシュメモリ１１０からデータの出力を要求する。フラッシュメモリ１１０はリードイネーブル信号の”Ｌ”状態をうけて一定の遅延の後に読み出しデータをコマンド／データバスに出力する。タイミングチャートには表記していないが、ここでもコマンドラッチイネーブル信号およびアドレスラッチイネーブル信号はともに”Ｌ”（インアクティブ）である。
【００１１】
次に、図１７（Ａ）はフラッシュメモリ１１０の内部構成を簡単に示した図である。図中１１１はメモリセルアレイであり、複数の物理ブロック１１４から構成されている。物理ブロック１１４はフラッシュメモリ１１０におけるデータの消去単位である。１１２は書き込みデータや読み出しデータを一時的に保持するためのページバッファ、１１３はフラッシュメモリ１１０全体を制御する制御回路である。
【００１２】
一方、図１７（Ｂ）は物理ブロック１１４の内部構成を示した図である。物理ブロック１１４は複数の物理ページ１１５からなる。物理ページ１１５はフラッシュメモリ１１０におけるデータの書き込み単位である。物理ページ１１５の容量はフラッシュメモリの種類によって異なるが、ここではデータ領域の２ＫＢと管理領域の６４Ｂの合計２１１２Ｂの容量値を使用する。
【００１３】
図１８はフラッシュメモリチップ内においてデータのコピー処理を行う状況を説明した図である。物理ブロック＃ａの全ての物理ページにデータが書き込み済みの状態において、ホスト２００から物理ページ１ページ分のデータが書き込みされるとき、フラッシュメモリ１１０においてはデータの上書きは出来ない。このため、消去済みの物理ブロック、ここでは物理ブロック＃ｂの（矢印で示す）先頭の物理ページ＃０にホスト２００からのデータを書き込む。ホスト２００からの書き込みデータが１ページだけの場合には、この後、物理ブロック＃ａの物理ページ＃１から物理ページ＃Ｍまでの（Ｍ−１）ページ分のデータを、物理ブロック＃ｂの物理ページ＃１から物理ページ＃Ｍにコピーする必要がある。
【００１４】
フラッシュメモリ１１０内データをコピーする際、基本的には、一旦フラッシュメモリ１１０からコントローラ１２０にデータを読み出し、その後、コントローラ１２０のデータをフラッシュメモリ１１０に書き込みを行う。
【００１５】
図１９（Ａ）、（Ｂ）は、それぞれフラッシュメモリ１１０からのデータの読み出しと、フラッシュメモリ１１０へのデータの書き込みを示したタイミングチャートである。図中、制御信号線群は、チップイネーブル信号、コマンドラッチイネーブル信号、アドレスラッチイネーブル信号、コマンド／データバス、ライトイネーブル信号、リードイネーブル信号からなる。
【００１６】
図１９（Ａ）に示すデータ読み出しにおいては、ホスト２００はフラッシュメモリ１１０に読み出しのコマンド（リードコマンド）と読み出し対象のアドレス（リードアドレス）を転送する。それを受けてフラッシュメモリ１１０はデータ読み出しに必要な一定時間のビジー状態をレディ／ビジー信号に出力する。その後、フラッシュメモリ１１０がレディ状態になってから、フラッシュメモリ１１０からデータを読み出す（リードデータ）。
【００１７】
この処理に要する時間は約１５２μｓである。内訳は、フラッシュメモリ１１０のビジー期間が２５μｓ、データの読み出しに要する時間が約１２７μｓである。ここでデータは（２ＫＢ＋６４Ｂ）でサイクルタイムを６０ｎｓとして算出している。なお読み出しのコマンド（リードコマンド）と読み出し対象のアドレス（リードアドレス）の処理時間は無視できる程度の時間である。
【００１８】
次に、図１９（Ｂ）に示すデータ書き込みにおいては、ホスト２００はフラッシュメモリ１１０に書き込みを開始するコマンド（ライト開始コマンド）と書き込み対象のアドレス（ライトアドレス）を転送する。その後、フラッシュメモリ１１０に書き込みデータを転送し（ライトデータ）、最後に書き込みを実行するコマンド（ライト実行コマンド）を転送する。それを受けてフラッシュメモリ１１０はデータ書き込みに必要な一定時間のビジー状態をレディ／ビジー信号に出力する。
【００１９】
この処理に要する時間は約３２７μｓである。内訳は、フラッシュメモリ１１０のビジー期間が２００μｓ、書き込みデータの転送に要する時間が約１２７μｓである。ここでデータは（２ＫＢ＋６４Ｂ）でサイクルタイムを６０ｎｓとして算出している。なお書き込みを開始するコマンド（ライト開始コマンド）と書き込み対象のアドレス（ライトアドレス）と書き込みを実行するコマンド（ライト実行コマンド）の処理時間は無視できる程度の時間である。
【００２０】
その結果、フラッシュメモリ１１０からコントローラ１２０にデータを読み出し、その後、コントローラ１２０のデータをフラッシュメモリ１１０に書き込むのに要する時間は約４７９μｓ（＝１５２μｓ＋３２７μｓ）である。
【００２１】
この処理をフラッシュメモリチップ内で行うため、データのコピー機能がある。フラッシュメモリチップ内のデータのコピーは、ページバッファ１１２に読み出したデータをホスト２００に読み出した後もそのまま保持しておき、それを書き込み用のデータとして使用することで実現する。データのコピー機能を用いたときのタイミングチャートを図２０に示す。
【００２２】
まず読み出しで、コントローラ１２０は、フラッシュメモリ１１０にコピー元データの読み出しのコマンド（コピーリードコマンド）とコピー元データの対象アドレス（コピーリードアドレス）を転送する。それを受けてフラッシュメモリ１１０にデータ読み出しに必要な一定時間のビジー状態をレディ／ビジー信号に出力する。このときに読み出し対象のデータはページバッファ１１２に格納される。その後フラッシュメモリ１１０がレディ状態になってからフラッシュメモリ１１０からデータを読み出す（コピーリードデータ）。この読み出しは、読み出したデータの中にビット誤り等が発生している場合に、それを検出するために行う。この処理後もページバッファ１１２に格納されているデータはそのまま保持されている。
【００２３】
次に書き込みにおいては、コントローラ１２０は、フラッシュメモリ１１０にコピー書き込みを開始するコマンド（コピーライト開始コマンド）とコピー先の書き込み対象アドレス（コピーライトアドレス）を転送する。その後フラッシュメモリ１１０に書き込みデータを転送する（ライトデータ）。このデータは管理領域部のデータや、先に読み出したデータに誤りが発生していた場合の誤り訂正データであり、ページバッファ１１２の一部のみを更新する。最後にコピー書き込みを実行するコマンド（コピーライト実行コマンド）を転送する。それを受けてフラッシュメモリ１１０はデータ書き込みに必要な一定時間のビジー状態をレディ／ビジー信号に出力して、データのコピー処理を終了する。
【００２４】
この処理に有する時間は約３５２μｓである。内訳は、フラッシュメモリ１１０の読み出しのビジー期間が２５μｓ、データの読み出しに要する時間が約１２７μｓ、フラッシュメモリ１１０の書き込みのビジー期間が２００μｓである。ここでデータは（２ＫＢ＋６４Ｂ）でサイクルタイムを６０ｎｓとして算出している。コマンド入力とアドレス入力の処理時間は無視できる程度の時間である。
【００２５】
つまり、フラッシュメモリ１１０のデータのコピー機能を使用すると処理時間は約約３５２μｓになり、一旦データをコントローラ１２０に転送した後、フラッシュメモリ１１０に書き込む場合の処理時間約４７９μｓに比べ、３０％近く高速に処理できる。
【００２６】
上述したデータのコピー処理はフラッシュメモリチップ内部でのみ行える処理であり、複数のフラッシュメモリチップを制御する場合には使用できない。例えば図２１に示すように、１つのコントローラ１２０でフラッシュメモリ１１０Ａとフラッシュメモリ１１０Ｂの２つのフラッシュメモリ１１０Ａを制御する場合には、コントローラ１２０はチップイネーブル信号をチップイネーブル１とチップイネーブル２の２本設けることで個別に制御する。チップイネーブル信号以外の制御信号はフラッシュメモリ１１０Ａとフラッシュメモリ２で共有して使用する。
【００２７】
図２２は図２１に示した構成におけるフラッシュメモリ１１０Ａからフラッシュメモリ１１０Ｂへのデータのコピー処理を示したタイミングチャートである。まずチップイネーブル１を”Ｌ”（アクティブ）にした状態で図１９（Ａ）と同様の読み出しの処理を行い、その後チップイネーブル１を”Ｈ”（インアクティブ）にチップイネーブル２を”Ｌ”（アクティブ）にして図１９（Ｂ）と同様の書き込みの処理を行う。
【特許文献１】特開２００４−３０７８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
メモリーカード１００を大容量化するために、メモリーカード１００に搭載するフラッシュメモリ１１０の数を増やすことが有効である。フラッシュメモリの数を増やすため１つのパッケージに複数のフラッシュメモリチップを封止したマルチチップパッケージ（ＭＣＰ）がある。図２３（Ａ）および（Ｂ）はその一例である。
【００２９】
図２３（Ａ）はフラッシュメモリチップ１１０を同じ向きに複数重ねたパッケージの断面図であり、図２３（Ｂ）は２つのフラッシュメモリチップ１１０を背中合わせにして封じるパッケージの断面図である。なお、図中、１４０はフラッシュメモリチップ１１０を固定する基板、１５０は絶縁性の接着剤、１６０は封止樹脂、１７０はリード線である。
【００３０】
図２３（Ａ）、（Ｂ）のいずれの場合においても、パッケージ外部に出すチップイネーブル信号の本数により分類でき、図２４（Ａ）に示すようにパッケージ１８０の内部に存在するフラッシュメモリチップ１１０Ａ、１１０Ｂのそれぞれに対応するチップイネーブル信号を個別にパッケージ外部に出しているタイプと、図２４（Ｂ）に示すようにパッケージ１８０の内部に存在するフラッシュメモリチップのチップイネーブル信号を共有して１本だけ外部に出しておき、パッケージ１８０の内部では、コントローラ１２０が指定するアドレスによって２つのフラッシュメモリ１１０Ａ、１１０Ｂの動作を切り替えるように設定されているタイプがある。
【００３１】
図２４（Ｂ）のタイプでは、チップイネーブルを２つのフラッシュメモリチップで共有していることを示す端子設定であるマルチチップ端子に”Ｈ”を、さらにどのアドレス領域について対応するかを示すバンク端子には、それぞれ別の極性となる”Ｈ”と”Ｌ”を印加している。
【００３２】
図２４（Ａ）の構成におけるデータのコピー処理は、図２２のタイミングチャートと同様に行われる。また図２４（Ｂ）の構成におけるデータのコピー処理は図２５のタイミングチャートで行われる。図２５のタイミングチャートは、チップイネーブル信号を除き図２２のタイミングチャートと同様であるため、説明は省略する。
【００３３】
図２４（Ａ）、（Ｂ）のいずれの構成においても、複数のフラッシュメモリチップを制御するコントローラ１２０は、データのコピー処理を行う際に、一旦フラッシュメモリ１１０Ａからデータを読み出してコントローラ１２０に転送し、その後、改めてコントローラ１２０からデータを転送してフラッシュメモリ１１０Ｂに書き込む必要がある。
【００３４】
このように、大容量のメモリーカードを実現するＭＣＰにおいては、複数の不揮発性メモリを制御する必要があるために、高速書込みのためのデータのコピー機能を有効に活用することができず、データのコピー処理が必要なときには、一旦不揮発性メモリからデータを読み出してコントローラに転送した後に、改めて不揮発性メモリにデータを転送して書き込む必要があり、処理に余分な時間がかかるという課題があった。
【００３５】
本発明は上記課題を解決し、データのコピー処理が高速で行える不揮発性記憶装置を提供することを目的とする。
【課題を解決するための手段】
【００３６】
上記課題を解決するために、本発明の第１の不揮発性記憶装置は、
データを記憶する第１および第２の不揮発性メモリと、
前記第１および第２の不揮発性メモリへのデータ書き込みならびに、前記第１および第２の不揮発性メモリからのデータ読み出しを制御するコントローラと、
前記コントローラと前記第１不揮発性メモリまたは前記第２の不揮発性メモリとの間でコマンド、アドレスまたはデータを転送するバスとを備え、
前記コントローラと前記第１の不揮発性メモリ間のバスおよび、前記コントローラと前記第２の不揮発性メモリ間のバスを共有し、
かつ前記コントローラは、前記第１の不揮発性メモリからデータを読み出して前記第２の不揮発性メモリにデータを書き込むコピー処理の際、前記第１の不揮発性メモリから読み出したデータを、前記バスを介して前記第２の不揮発性メモリに転送することを特徴とする。
【００３７】
本発明の第１の不揮発性記憶装置において、前記コントローラは、コピー処理の際、前記第１の不揮発性メモリに対してデータを読み出す制御と、前記第２の不揮発性メモリに対してデータを書き込む制御とを同時に行うことが好ましい。
【００３８】
また本発明の不揮発性記憶装置において、前記コントローラは、コピー処理の際、前記バスで転送されるデータを取得して前記第１の不揮発性メモリから読み出されるデータのＥＣＣ演算を行うことが好ましい。同様に、前記コントローラは、さらにＥＣＣ演算結果を基に、前記第２の不揮発性メモリに対する書き込みデータの訂正を行うことが好ましい。
【００３９】
また本発明の第１の不揮発性記憶装置において、前記第１の不揮発性メモリと前記第２の不揮発性メモリが同一のパッケージ内に封止されていてもよい。この場合、前記第１の不揮発性メモリおよび前記第２の不揮発性メモリにおける書き込みの制御線および読み出しの制御線が、個別に前記パッケージの外部に出力されて前記コントローラと接続される。
【００４０】
もしくは、前記第１の不揮発性メモリと前記第２の不揮発性メモリが異なるパッケージに封止されていてもよい。
【００４１】
次に本発明の第２の不揮発性記憶装置は、
データを記憶する第１および第２の不揮発性メモリと、
前記第１および第２の不揮発性メモリへのデータ書き込みならびに、前記第１および第２の不揮発性メモリからのデータ読み出しを制御するコントローラと、
前記コントローラと前記第１不揮発性メモリまたは前記第２の不揮発性メモリとの間でコマンド、アドレスまたはデータを転送するバスと、
前記第１および第２の不揮発性メモリ間で直接データを転送する内部Ｉ／Ｆとを備え、
前記第１の不揮発性メモリからデータを読み出して前記第２の不揮発性メモリにデータを書き込むコピー処理の際、前記第１の不揮発性メモリから読み出したデータを前記内部Ｉ／Ｆを介して前記第２の不揮発性メモリに転送することを特徴とする。
【００４２】
本発明の第２の不揮発性記憶装置において、前記内部Ｉ／Ｆは、前記第１の不揮発性メモリおよび前記第２の不揮発性メモリのいずれからも制御可能なことが好ましい。
また本発明の第２の不揮発性記憶装置において、前記内部Ｉ／Ｆを介しての前記第１の不揮発性メモリから前記第２の不揮発性メモリへのデータの転送と、前記バスを介しての前記第１の不揮発性メモリから前記コントローラへのデータの読み出しを同時に行うことが好ましい。同様に、前記内部Ｉ／Ｆを介しての前記第１の不揮発性メモリから前記第２の不揮発性メモリへのデータの転送と、前記バスを介しての前記コントローラから前記第２の不揮発性メモリへのデータの書き込みを同時に行うことが好ましい。
【００４３】
更に、本発明の第２の不揮発性記憶装置において、前記第１の不揮発性メモリと前記第２の不揮発性メモリとが同一のパッケージ内に封止されていてもよい。この場合、  前記コントローラによる前記第１の不揮発性メモリと前記第２の不揮発性メモリの選択はアドレスを指定する。ことで行うことを特徴とする請求項１２に記載の不揮発性記憶装置。同様に、前記内部Ｉ／Ｆが前記パッケージ内だけで接続され、前記パッケージの外部には出力されないようにする。
【００４４】
もしくは、前記第１の不揮発性メモリと前記第２の不揮発性メモリが異なるパッケージに封止されていてもよい。
【００４５】
次に、本発明の第１の不揮発性記憶装置のデータ転送方法は、
データを記憶する第１および第２の不揮発性メモリと、前記第１および第２の不揮発性メモリへのデータ書き込みならびに、前記第１および第２の不揮発性メモリからのデータ読み出しを制御するコントローラとを備え、前記コントローラと前記第１不揮発性メモリ間のバスおよび、前記コントローラと前記第２の不揮発性メモリ間のバスを共有する不揮発性記憶装置のデータ転送方法であって、
前記コントローラは、前記第１の不揮発性メモリからデータを読み出して前記第２の不揮発性メモリにデータを書き込むコピー処理の際、前記第１の不揮発性メモリから読み出したデータを、前記バスを介して前記第２の不揮発性メモリに転送することを特徴とする。
【００４６】
また本発明の第２の不揮発性記憶装置のデータ転送方法は、
データを記憶する第１および第２の不揮発性メモリと、前記第１および第２の不揮発性メモリへのデータ書き込みならびに、前記第１および第２の不揮発性メモリからのデータ読み出しを行うコントローラと、前記第１および第２の不揮発性メモリ間で直接データを転送する内部Ｉ／Ｆとを備えた不揮発性記憶装置のデータ転送方法であって、
前記第１の不揮発性メモリからデータを読み出して前記第２の不揮発性メモリにデータを書き込むコピー処理の際、前記第１の不揮発性メモリから読み出したデータを前記内部Ｉ／Ｆを介して前記第２の不揮発性メモリに転送することを特徴とする。
【発明の効果】
【００４７】
本発明の不揮発性記憶装置によれば、データのコピー処理において、装置内部に搭載されている複数の不揮発性メモリチップ間におけるデータの転送が、同一チップ内におけるデータの転送と同等レベルで行えることから、高速でデータの書き込みが行える不揮発性記憶装置を提供することができる。
【発明を実施するための最良の形態】
【００４８】
以下、本発明の実施の形態について、図面を参照して説明する。
【００４９】
（実施の形態１）
図１は本発明の実施の形態１における不揮発性記憶装置の内部構成を示した図である。２つの不揮発性メモリであるフラッシュメモリ１１０Ａ、１１０Ｂを制御するために、チップイネーブル信号とライトイネーブル信号とリードイネーブル信号とをそれぞれチップ別に出力する。それ以外のコマンド／データバスを始めとする信号線は２つのフラッシュメモリで共有する。このような構成をとることで、データバスを共有したまま、フラッシュメモリからの読み出しとフラッシュメモリへの書き込みを同時に行うことが可能となる。
【００５０】
図２は図１の構成において、一方のフラッシュメモリからもう一方のフラッシュメモリにデータを転送する際の１サイクル分のタイミングチャートである。図２はあくまでもデータ転送に関する部分だけを取り出している。実際には、データを読み出すフラッシュメモリに対しては、この前に読み出しコマンドと読み出し対象アドレスを入力する必要があり、データを書き込むフラッシュメモリに対しては、この前に書き込み開始コマンドと書き込み対象アドレスを入力し、更にその後に書き込み実行コマンドを入力する必要がある。
【００５１】
ここでは、フラッシュメモリ１１０Ａからフラッシュメモリ１１０Ｂにデータを転送する場合について示している。データ転送において、コントローラ１２０は、まずチップイネーブル１とチップイネーブル２をともに”Ｌ”（アクティブ）にする。そしてリードイネーブル１を”Ｌ”（アクティブ）にすることで、フラッシュメモリ１１０Ａからの読み出しデータの出力を要求する。フラッシュメモリ１１０Ａは、リードイネーブル１の”Ｌ”（アクティブ）を受けてコマンド／データバス１３０に有効データを出力する。コントローラ１２０は、フラッシュメモリ１１０Ａからデータが出力されている期間にライトイネーブル信号２を”Ｈ”→”Ｌ”→”Ｈ”とトグルすることで、フラッシュメモリ１１０Ｂに対して、コマンド／データバス１３０を介してフラッシュメモリ１１０Ａが出力している有効なデータを書き込みデータとして入力する。コントローラ１２０はリードイネーブル信号１を”Ｈ”（インアクティブ）にすることで、フラッシュメモリ１１０Ａからコマンド／データバス１３０へのデータの出力を終える。
【００５２】
以上のようにして、コントローラ１２０はフラッシュメモリ１１０Ａからフラッシュメモリ１１０Ｂにデータを転送する。
【００５３】
図３は図１の構成において、図２のタイミングチャートに示した期間における制御信号の印加状態やデータの流れを示した図である。太い矢印で示すように、コントローラ１２０は、データの転送元であるフラッシュメモリ１１０Ａとデータの転送先であるフラッシュメモリ１１０Ｂの両方のチップイネーブル信号（チップイネーブル１とチップイネーブル２）をアクティブな状態とし、コピー元であるフラッシュメモリ１１０Ａのリードイネーブル１をアクティブにすることで、フラッシュメモリ１１０Ａからデータを読み出してコマンド／データバス１３０に出力させる。その状態で、コピー先であるフラッシュメモリ１１０Ｂのライトイネーブル信号をトグルすることで、フラッシュメモリ１１０Ａから読み出したデータをフラッシュメモリ１１０Ｂに書き込み転送する。
【００５４】
図４は図２のデータ転送を利用してフラッシュメモリ１１０Ａからフラッシュメモリ１１０Ｂへデータをコピーする際のタイミングチャートである。まず、コントローラ１２０は、コピー元のフラッシュメモリであるフラッシュメモリ１１０Ａのチップイネーブル１だけを”Ｌ”（アクティブ）にし、チップイネーブル２は”Ｈ”（インアクティブ）の状態で、読み出しのコマンド（リードコマンド）とコピー元データの対象アドレス（リードアドレス）を転送する。それを受けてフラッシュメモリ１１０Ａは、データ読み出しに必要な一定時間のビジー状態をレディ／ビジー信号に出力する。
【００５５】
次に、コントローラ１２０はフラッシュメモリ１１０Ａのチップイネーブル１を”Ｈ”（インアクティブ）にし、コピー先のフラッシュメモリ１１０Ｂのチップイネーブル２を”Ｌ”（アクティブ）の状態で、書き込み開始のコマンド（ライト開始コマンド）とコピー先データの対象アドレス（ライトアドレス）を転送する。
【００５６】
コントローラ１２０は、フラッシュメモリのレディ／ビジー信号が”Ｈ”（レディ状態）になるのを待ってチップイネーブル１を”Ｌ”（アクティブ）にして、つまりフラッシュメモリ１１０Ａもフラッシュメモリ１１０Ｂもともに選択状態として、フラッシュメモリ１１０Ａからフラッシュメモリ１１０Ｂへのデータ転送（リードデータ／ライトデータ）を行う。これは図２で示したタイミングチャートに基づいて必要サイクル数だけ行われる。フラッシュメモリ１１０Ａに対してはリードイネーブル１をトグルすることで、またフラッシュメモリ１１０Ｂに対してはライトイネーブル信号２をトグルすることで実行する。
【００５７】
この際に、コントローラ１２０は、コマンド／データバス１３０を通じてフラッシュメモリ１１０Ａから読み出したデータのＥＣＣ演算を併せて行う。つまり、この期間にフラッシュメモリ１１０Ａから出力されるデータは、フラッシュメモリ１１０Ｂに対して書き込みデータとして転送されるとともに、ＥＣＣ演算のためにコントローラ１２０に送られる。
【００５８】
この後、コントローラ１２０は、フラッシュメモリ１１０Ｂだけにデータを転送するためにチップイネーブル１を”Ｈ”（インアクティブ）にして、フラッシュメモリ１１０Ｂだけを選択した状態で、管理情報等の書き込みデータの転送とＥＣＣの訂正を行う（ライトデータ）。つまり、フラッシュメモリ１１０Ａから読み出したデータのＥＣＣ演算の結果をフラッシュメモリ１１０Ｂへの書き込みデータに反映させることになる。なおＥＣＣの訂正に要する書き込みデータの転送は訂正能力分なので数バイト程度である。最後に、フラッシュメモリ１１０Ｂに対して書き込みの実行のコマンドを発行して処理を終える。
【００５９】
この処理に有する時間は約３５２μｓである。内訳は、フラッシュメモリの読み出しのビジー期間が２５μｓ、データの読み出しに要する時間が約１２７μｓ、フラッシュメモリの書き込みのビジー期間が２００μｓである。ここでデータは（２ＫＢ＋６４Ｂ）でサイクルタイムを６０ｎｓとして算出している。コマンド入力とアドレス入力の処理時間は無視できる程度の時間である。
【００６０】
この時間は、単一のフラッシュメモリチップにおいてコピー機能を使用してデータをコピーする際に要する時間と同等である。つまり、チップイネーブル信号だけでなく、制御する複数のフラッシュメモリの読み出しと書き込みを独立に制御することにより、コマンド／データバス１３０を共有した状態でフラッシュメモリ間のデータのコピーを高速で行うことができる。
【００６１】
なお、図５に示すように１つのフラッシュメモリパッケージ１８０に２つのフラッシュメモリ１１０Ａ、１１０Ｂを封止してコマンド／データバス１３０を共有した構成においても、チップイネーブル、ライトイネーブル、リードイネーブルを独立に制御することで、複数のフラッシュメモリチップ間でデータを高速でコピーすることが可能である。
【００６２】
（実施の形態２）
図６は、本発明の実施の形態２における不揮発性記憶装置の内部構成を示した図である。不揮発性記憶装置であるメモリーカード１００の内部にはコントローラ１２０とフラッシュメモリパッケージ１８０がそれぞれ１つづつあり、パッケージ１８０内部には２つの不揮発性メモリであるフラッシュメモリ１１０Ａ、１１０Ｂが封止されている。従来のメモリーカードを示した図２４（Ｂ）と構成が異なる箇所は、パッケージ１８０に封止された２つのフラッシュメモリ間にまたがる内部Ｉ／Ｆ１９０を有するところである。内部Ｉ／Ｆ１９０はフラッシュメモリパッケージの外部には出力されていない。
【００６３】
図７は図６の内部Ｉ／Ｆ１９０の詳細図である。フラッシュメモリ１１０Ａ、１１０Ｂは内部Ｉ／Ｆ用の信号として、出力である送信クロックと開始パルス、入力である受信クロックとカウンタリセット、また入出力としてデータの転送を行う内部バスを備えている。
【００６４】
フラッシュメモリ１１０Ａとフラッシュメモリ１１０Ｂを内部Ｉ／Ｆ１９０で接続する場合、フラッシュメモリ１１０Ａの送信クロック出力はフラッシュメモリ１１０Ｂの受信クロックに、フラッシュメモリ１１０Ａの開始パルス出力はフラッシュメモリ１１０Ｂのカウンタリセット入力に、フラッシュメモリ１１０Ｂの送信クロック出力はフラッシュメモリ１１０Ａの受信クロックに、フラッシュメモリ１１０Ｂの開始パルス出力はフラッシュメモリ１１０Ａのカウンタリセット入力にそれぞれ接続され、フラッシュメモリ１１０Ａの内部バスはフラッシュメモリ１１０Ｂの内部バスに接続される。
【００６５】
フラッシュメモリ１１０Ａからフラッシュメモリ１１０Ｂにデータを転送する場合、フラッシュメモリ１１０Ａはフラッシュメモリ１１０Ｂに対して開始パルスを出力する。開始パルスを出力したフラッシュメモリ１１０Ａは内部バスを駆動する出力状態とし、フラッシュメモリ１１０Ａの開始パルスによりカウンタリセットを受け取ったフラッシュメモリ１１０Ｂは内部バスを入力状態とする。この状態で、フラッシュメモリ１１０Ａは内部バスにデータを出力しながら送信クロックをトグルしていく。このときのタイミングチャートを図８に示す。転送データが有効なデータである期間に転送クロック出力の立ち上がりエッジを出力する。
【００６６】
内部Ｉ／Ｆ１９０を使用したデータ転送では、転送元のフラッシュメモリ１１０Ａのページバッファ１１２から転送先のフラッシュメモリ１１０Ｂのページバッファ１１２へとデータの転送が行われる。フラッシュメモリのメモリアレイからのデータの読み出しや、フラッシュメモリのメモリアレイへのデータの書き込みは行われない。
【００６７】
このように内部バス構成をパッケージ内部に設けることにより、コントローラ１２０からのコマンド／データバス１３０の制御とは独立に複数のフラッシュメモリ間でのデータ転送が可能になる。
【００６８】
図９は図６の構成において、図８のタイミングチャートに示した期間における制御信号の印加状態やデータの流れを示した図である。太い矢印で示すように、フラッシュメモリ１１０Ａをデータの転送元、フラッシュメモリ１１０Ｂをデータの転送先としてパッケージ１８０の内部だけでデータの転送が行われる。
【００６９】
図１０は、内部Ｉ／Ｆ１９０を利用してフラッシュメモリ１１０Ａからフラッシュメモリ１１０Ｂへデータをコピーする際のタイミングチャートである。まず、コントローラ１２０は、チップイネーブルを”Ｌ”（アクティブ）にして読み出しのコマンド（コピーリードコマンド）とフラッシュメモリ１１０Ａに対応するアドレスであるコピー元データの対象アドレス（コピーリードアドレス）を転送する。それを受けてフラッシュメモリ１１０Ａは、データ読み出しに必要な一定時間のビジー状態をレディ／ビジー信号に出力する。このときフラッシュメモリ１１０Ｂはアドレスが対象外であるので動作しない。
【００７０】
フラッシュメモリ１１０Ａは、内部のページバッファ１１２に読み出しデータを転送した後にレディ／ビジー信号を”Ｈ”（レディ）にするとともに、内部Ｉ／Ｆ１９０を使用してフラッシュメモリ１１０Ａからフラッシュメモリ１１０Ｂへのデータ転送（データ転送）を開始する。このデータ転送は通常の読み出しコマンドでは実行されないが、コピーリードコマンドが発行されていることを受けて、フラッシュメモリ１１０Ａがコントローラ１２０の制御とは独立してフラッシュメモリ１１０Ｂへとデータ転送する。
【００７１】
同時にコントローラ１２０は、フラッシュメモリのレディ／ビジー信号が”Ｈ”（レディ状態）になるのを待って読み出しデータの転送を開始する（コピーリードデータ）。
【００７２】
この際に、コントローラ１２０は、ＥＣＣ演算を行うためにデータを読み出す。つまりコントローラ１２０は、この期間にフラッシュメモリ１１０Ａからフラッシュメモリ１１０Ｂへ転送されているデータのＥＣＣ演算を行う。ただし、ＥＣＣ演算に使用されるデータは、フラッシュメモリ１１０Ａから内部Ｉ／Ｆ１９０を介してフラッシュメモリ１１０Ｂへ転送されたデータではなく、別の経路であるフラッシュメモリ１１０Ａからコマンド／データバス１３０を介してコントローラ１２０へ読み出されたデータである。
【００７３】
コントローラ１２０はデータの読み出しを追えた後、コピー先への書き込み開始のコマンド（コピーライト開始コマンド）とフラッシュメモリ１１０Ｂに対応するアドレスであるコピー先の対象アドレス（コピーライトアドレス）を転送する。それを受けてフラッシュメモリ１１０Ｂはコントローラ１２０からのデータを受け付けられる状態となる。フラッシュメモリ１１０Ａはアドレスが対象外であるので動作しない。
【００７４】
そうして管理情報等の書き込みデータの転送とＥＣＣの訂正を行う（コピーライトデータ）。つまり、フラッシュメモリ１１０Ａから読み出したデータのＥＣＣ演算の結果をフラッシュメモリ１１０Ｂへの書き込みデータに反映させることになる、なお、ＥＣＣの訂正に要する書き込みデータの転送は訂正能力分なので数バイト程度である。最後に、書き込みの実行のコマンドを発行して処理を終える。書き込み実行のコマンドを受けてフラッシュメモリ１１０Ｂでは、ページバッファ１１２のデータをメモリアレイの対象のアドレスに書き込む。
【００７５】
この処理に有する時間は約３５２μｓである。内訳は、フラッシュメモリの読み出しのビジー期間が２５μｓ、データの読み出しに要する時間が約１２７μｓ、フラッシュメモリの書き込みのビジー期間が２００μｓである。ここでデータは（２ＫＢ＋６４Ｂ）でサイクルタイムを６０ｎｓとして算出している。コマンド入力とアドレス入力の処理時間は無視できる程度の時間である。
【００７６】
この時間は単一のフラッシュメモリチップにおいてコピー機能を使用してデータをコピーする際に要する時間と同等である。つまりコントローラ１２０を介した信号ではなく、フラッシュメモリ１１０Ａ、１１０Ｂ間に内部Ｉ／Ｆ１９０を設けることで、フラッシュメモリ間のデータのコピーを高速で行うことができる。
【産業上の利用可能性】
【００７７】
以上のように、本発明の不揮発性記憶装置は、装置内部に複数の半導体チップを実装しているにもかかわらず、単一の半導体チップで構成されているものと同様に取り扱うことができるため、大容量を要望されるメモリーカードに適している。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施の形態１における不揮発性記憶装置のブロック図
【図２】同実施の形態１における不揮発性メモリ間のデータ転送のタイミングチャート
【図３】同実施の形態１におけるデータの流れを示した図
【図４】同実施の形態１におけるフラッシュメモリ間のデータコピーのタイミングチャート
【図５】同実施の形態１における不揮発性記憶装置の他の構成を示すブロック図
【図６】本発明の実施の形態２における不揮発性記憶装置のブロック図
【図７】同実施の形態２におけるフラッシュメモリ間のＩ／Ｆを示す図
【図８】同実施の形態２におけるフラッシュメモリ間のデータ転送のタイミングチャート
【図９】同実施の形態２におけるデータの流れを示す図
【図１０】同実施の形態２におけるフラッシュメモリ間のデータコピーのタイミングチャート
【図１１】一般的なメモリーカードの構成を示すブロック図
【図１２】メモリーカード内部の信号線の詳細を示した図
【図１３】フラッシュメモリへのコマンド入力のタイミングチャート
【図１４】フラッシュメモリへのアドレス入力のタイミングチャート
【図１５】フラッシュメモリの書き込みデータ転送のタイミングチャート
【図１６】フラッシュメモリの読み出しデータ転送のタイミングチャート
【図１７】フラッシュメモリの内部構成を示すブロック図
【図１８】フラッシュメモリ内部におけるデータコピーの説明図
【図１９】フラッシュメモリのデータ読み出しおよび書き込みのタイミングチャート
【図２０】フラッシュメモリのデータコピーのタイミングチャート
【図２１】従来の不揮発性記憶装置のブロック図
【図２２】図２１の記憶装置におけるフラッシュメモリ間のデータコピーのタイミングチャート
【図２３】複数のフラッシュメモリをパッケージしたＭＣＰの断面図
【図２４】ＭＣＰを用いた従来の不揮発性記憶装置のブロック図
【図２５】図２４（Ｂ）の記憶装置におけるフラッシュメモリ間のデータコピーのタイミングチャート
【符号の説明】
【００７９】
１００  メモリーカード
１１０  フラッシュメモリ
１１２  ページバッファ
１１３  制御回路
１１４  物理ブロック
１１５  物理ページ
１２０  コントローラ
１３０  コマンド／データバス
１９０  内部Ｉ／Ｆ
２００  ホスト
【図１】
2007310680.tif 000003
【図２】
2007310680.tif 000004
【図３】
2007310680.tif 000005
【図４】
2007310680.tif 000006
【図５】
2007310680.tif 000007
【図６】
2007310680.tif 000008
【図７】
2007310680.tif 000009
【図８】
2007310680.tif 000010
【図９】
2007310680.tif 000011
【図１０】
2007310680.tif 000012
【図１１】
2007310680.tif 000013
【図１２】
2007310680.tif 000014
【図１３】
2007310680.tif 000015
【図１４】
2007310680.tif 000016
【図１５】
2007310680.tif 000017
【図１６】
2007310680.tif 000018
【図１７】
2007310680.tif 000019
【図１８】
2007310680.tif 000020
【図１９】
2007310680.tif 000021
【図２０】
2007310680.tif 000022
【図２１】
2007310680.tif 000023
【図２２】
2007310680.tif 000024
【図２３】
2007310680.tif 000025
【図２４】
2007310680.tif 000026
【図２５】
2007310680.tif 000027