(57)【要約】【課題】垂直配向方式の液晶装置において、画素容量と素子容量の容量比を最適な値に規定することにより、シミやムラなどの表示不良を低減して歩留まりの向上を図る。【解決手段】この液晶装置は、第１金属膜、素子容量が形成される絶縁膜、第２金属膜の順に積層されてなるＴＦＤ素子と、そのＴＦＤ素子に電気的に接続された画素電極と、を有する垂直配向方式の液晶装置である。この液晶装置では、画素電極に係る液晶に形成される画素容量とＴＦＤ素子の素子容量との容量比（＝画素容量／素子容量）は５〜７、より好ましくは６〜７に規定されている。ここで容量比は一般的な静電容量の式に基づき調整される。これにより、有効表示領域内において画素電極の大きさのバラツキに起因して生じる黒シミや、有効表示領域の周辺のセル厚の不均一に起因して生じる周辺ムラなどの表示不良が生じるのを抑制でき、少なくとも８０％以上の歩留まりの向上が図れる。【選択図】図９
2007264252.tif 000002
【特許請求の範囲】
【請求項１】
電気信号が供給される配線と、該配線に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記スイッチング素子上を覆う絶縁膜と、を備えたアレイ基板と、該アレイ基板と対向する対向基板とで、負の誘電率異方性を有する液晶層を挟持した液晶装置であって、
下記式１による前記画素電極に対応する前記液晶に形成される液晶容量（ＣＬＣ）と、下記式２による前記スイッチング素子の素子容量（ＣＳＷ）の比で規定される容量比（ＣＬＣ／ＣＳＷ）の値が５〜７の範囲に設定されていることを特徴とする液晶装置。
ＣＬＣ＝（ε０×εＬＣ×ＳＬＣ）／ｄＬＣ      （式１）
ＣＳＷ＝（ε０×εＳＷ×ＳＳＷ）／ｄＳＷ          （式２）
但し、ε０は真空の誘電率、εＬＣは前記液晶層の誘電率、ＳＬＣは前記画素電極の面積、ｄＬＣは前記液晶層の厚さ、εＳＷは前記スイッチング素子の誘電率、ＳＳＷは前記スイッチング素子の面積、ｄＳＷは前記スイッチング素子上の前記絶縁膜の厚さであるものとする。
【請求項２】
前記スイッチング素子は、第１導電層、前記絶縁膜、第２導電層の順に積層されてなる二端子型非線形素子であることを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記画素電極は、多角形又は円形をなした複数の島状電極部と該島状電極部を接続する接続部とを有して構成されていることを特徴とする請求項１又は２に記載の液晶装置。
【請求項４】
前記画素電極に対応する表示領域は、透過型表示を行う透過領域と反射型表示を行う反射領域を有して構成され、前記複数の島状電極部は前記透過領域及び前記反射領域にそれぞれ対応して配置されており、前記アレイ基板及び前記対向基板のうち少なくともいずれか一方の基板には、前記反射領域における液晶層の層厚を前記透過領域における液晶層の層厚よりも小さくする絶縁性の液晶層厚調整層が、少なくとも前記反射領域に対応する領域に設けられていることを特徴とする請求項３に記載の液晶装置。
【請求項５】
前記対向基板は前記画素電極と平面的に重なる位置に走査信号又は画像信号が供給される複数の表示電極を有し、前記表示電極には前記島状電極部の略中央に対応した位置に前記液晶層の分子を放射状に傾倒させる配向規制手段を有することを特徴とする請求項１乃至４のいずれか一項に記載の液晶装置。
【請求項６】
請求項１乃至５のいずれか一項に記載の液晶装置を表示部として備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種情報の表示に用いて好適な液晶装置等に関する。
【背景技術】
【０００２】
従来より、液晶の挙動を制御するためにＴＦＤ(Thin Film Diode)素子などの二端子型非線形素子を利用したアクティブマトリクス型の液晶装置が提案されている。
【０００３】
この種の液晶装置においては、電極間に液晶層を介在してなる容量（以下、画素容量）と呼ぶ）と二端子型非線形素子とが走査線とデータ線との間に直列に接続されるのが一般的である。この構成の下、走査線とデータ線とに印加された電圧に応じて二端子型非線形素子の抵抗値が変化し、この抵抗値に応じた電荷が画素容量に蓄積されることによって液晶の光学的な特性（例えば透過率）が制御される。
【０００４】
このような構成においては、走査線とデータ線とに印加された電圧が、二端子型非線形素子に付随する容量と画素容量とによって容量分割される。したがって、二端子型非線形素子の容量が画素容量に比較して充分に小さければ（すなわち画素容量とニ端子型非線形素子の容量との比が充分に大きければ）、走査線とデータ線との電圧の大部分が二端子型非線形素子に印加されるから、二端子型非線形素子の抵抗値を迅速かつ確実に低下させて画素容量に充分な電荷を蓄積することができる。
【０００５】
なお、層間絶縁膜を設けて画素電極とソース配線の容量と、中間調表示時の液晶容量との比である所定の式で表される容量比を１０％以下とした、ＴＦＴ素子を用いた液晶装置が提案されている（例えば、特許文献１を参照）。これにより、各配線と画素電極との間の容量成分が表示に与えるクロストークなどの影響を低減して良好な表示が得られるとされている。
【０００６】
【特許文献１】特開２００１−２９０１７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ここで、一般に、ＴＮ（Twist Nematic）型等の液晶を有する水平配向モードの液晶装置の場合には、画素電極を略矩形状に形成する場合が多く、その画素電極の面積は大きくなっている。このため、二端子型非線形素子の素子容量に対して十分に大きな画素容量を確保しやすい。これに対し、垂直配向モードを有する液晶装置の場合には、画素電極に各種形状のスリットを設けたり、或いは画素電極を、いわゆるＣＰＡ（Continuous Pinwheel Alignment）構造にする場合が多い。このため、このような垂直配向モードの液晶装置は、水平配向モードの液晶装置に比べて画素電極の面積が小さくなり、これにより画素容量が低下し易い。そのため、かかる垂直配向モードの液晶装置では、表示に寄与する有効表示領域内に黒いシミのような表示不良が発生したり、或いは有効表示領域の周辺で表示ムラなどの表示不良が発生したりして、歩留まりが低下してしまうという問題がある。また、その逆に、かかる垂直配向モードの液晶装置では、素子容量と画素容量の容量比を大きく規定し過ぎても、黒いシミのような表示不良が発生し、再び歩留まりが低下してしまうという問題がある。
【０００８】
本発明は、以上の点に鑑みてなされたものであり、画素容量と素子容量の容量比を最適な値に規定することにより、シミや表示ムラなどの表示不良を低減して歩留まりの向上を図ることが可能な垂直配向方式の液晶装置及び電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の１つの観点では、液晶装置は、電気信号が供給される配線と、該配線に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記スイッチング素子上を覆う絶縁膜と、を備えたアレイ基板と、該アレイ基板と対向する対向基板とで、負の誘電率異方性を有する液晶層を挟持した液晶装置であって、下記式１による前記画素電極に対応する前記液晶に形成される液晶容量（ＣＬＣ）と、下記式２による前記スイッチング素子の素子容量（ＣＳＷ）の比で規定される容量比（ＣＬＣ／ＣＳＷ）の値が５〜７の範囲に設定されている。
ＣＬＣ＝（ε０×εＬＣ×ＳＬＣ）／ｄＬＣ      （式１）
ＣＳＷ＝（ε０×εＳＷ×ＳＳＷ）／ｄＳＷ          （式２）
但し、ε０は真空の誘電率、εＬＣは前記液晶層の誘電率、ＳＬＣは前記画素電極の面積、ｄＬＣは前記液晶層の厚さ、εＳＷは前記スイッチング素子の誘電率、ＳＳＷは前記スイッチング素子の面積、ｄＳＷは前記スイッチング素子上の前記絶縁膜の厚さであるものとする。
【００１０】
上記の液晶装置は、電気信号が供給される配線（データ線又は走査線）と、該配線に接続されたスイッチング素子と、該スイッチング素子と電気的に接続された画素電極と、該スイッチング素子上を覆う絶縁膜と、を備えたアレイ基板と、該アレイ基板と対向する対向基板とで、負の誘電率異方性を有する液晶層を挟持してなる。このため、この液晶装置は垂直配向方式の液晶装置を構成している。また、かかる構成により、スイッチング素子を介して配線側から画素電極へ液晶を駆動するための電気信号を供給することができる。
【００１１】
好適な例では、前記スイッチング素子は、例えば、タンタルタングステンなどを主成分として形成される第１導電層、例えば酸化タンタルなどの陽極酸化膜よりなる前記絶縁膜、例えばクロムよりなる第２導電層の順に積層されてなる二端子型非線形素子であるのが好ましい。なお、これに代えて、スイッチング素子としては、Ｐ−Ｓｉ型のＴＦＴ素子若しくはα−Ｓｉ型のＴＦＴ素子などに代表される三端子型素子であっても構わない。また、前記画素電極は、多角形又は円形をなした複数の島状電極部と該島状電極部を接続する接続部とを有して構成されているのが好ましい。これは、上記のように垂直配向方式を適用した液晶装置では、液晶分子を各島状電極部上で略放射状に配向させる必要があり、このことから各島状電極部は多角形又は円形など、電極の外縁が中心点から略等距離にある形状に形成されているのが好ましい。
【００１２】
ここで、一般的に、垂直配向方式を適用した液晶装置では、例えば、画素電極は上記のように多角形又は円形などの形状を有する複数の島状電極部を有して構成されるため、画素電極の面積は極めて小さく設定される。このため、画素電極の面積に対する、スイッチング素子の相対的な面積が大きくなり、これに伴って、液晶容量（画素容量）とスイッチング素子の素子容量の容量比（＝画素容量／素子容量）が小さくなる。また、このように、画素電極の面積が小さくなることで、製造上の理由により、表示に寄与する有効表示領域内において、形成される画素電極の面積にバラツキが生じ、画素容量の変動も生じ易くなる。さらに、このような液晶装置では、有効表示領域の周辺にスペーサが設けられないこともあり、そのような場合には当該有効表示領域の周辺でセル厚（液晶層の厚さ）が不均一となる。
【００１３】
その結果、このような垂直配向方式の液晶装置では、有効表示領域内において画素電極の面積が小さくなり、又はその面積のバラツキ等に起因して黒シミや、有効表示領域の周辺のセル厚の不均一に起因して表示ムラ（以下、「周辺ムラ」と称する）などの表示不良が発生して歩留まりが低下してしまうという問題がある。実験的には、容量比が５より小さいとそのような問題が生じて歩留まりが約６０％程度まで低下してしまうことが確認されている。但し、そのような液晶装置では、容量比の値を７より大きく規定し過ぎても黒シミなどの表示不良が発生し、再び歩留まりが低下してしまうという問題がある。
【００１４】
ここで、「黒シミ」とは、黒いシミ状の表示模様であり、それは有効表示領域内に生じる。一方、「周辺ムラ」とは、表示ムラのことであり有効表示領域の周辺に生じる。
【００１５】
そこで、この液晶装置では、下記式１による画素電極に対応する液晶に形成される液晶容量（ＣＬＣ）と、下記式２によるスイッチング素子の素子容量（ＣＳＷ）の比で規定される容量比（ＣＬＣ／ＣＳＷ）の値が５〜７の範囲に設定されている。
ＣＬＣ＝（ε０×εＬＣ×ＳＬＣ）／ｄＬＣ      （式１）
ＣＳＷ＝（ε０×εＳＷ×ＳＳＷ）／ｄＳＷ          （式２）
但し、ε０は真空の誘電率、εＬＣは液晶層の誘電率、ＳＬＣは画素電極の面積、ｄＬＣは液晶層の厚さ、εＳＷはスイッチング素子の誘電率、ＳＳＷはスイッチング素子の面積、ｄＳＷはスイッチング素子上の絶縁膜の厚さであるものとする。
【００１６】
ここで、容量比を大きくする方法としては、一般的な静電容量の式に基づき、「画素容量を大きくする」、「素子容量を小さくする」、或いは「その双方を実施する」などの方法が挙げられる。
【００１７】
これにより、黒シミや周辺ムラなどの表示不良の発生を低減することができ、歩留まりの向上を図ることができる。実際に、この液晶装置において、容量比の値を５〜７に規定することにより、歩留まり８０％以上を確保できることが実験的に確認され、容量比の値を６〜７に規定することにより、歩留まり９０％以上を確保できることが実験的に確認されている。
【００１８】
上記の液晶装置の一つの態様では、前記画素電極に対応する表示領域は、透過型表示を行う透過領域と反射型表示を行う反射領域を有して構成され、前記複数の島状電極部は前記透過領域及び前記反射領域にそれぞれ対応して配置されており、前記アレイ基板及び前記対向基板のうち少なくともいずれか一方の基板には、前記反射領域における液晶層の層厚を前記透過領域における液晶層の層厚よりも小さくする絶縁性の液晶層厚調整層が、少なくとも前記反射領域に対応する領域に設けられている。
【００１９】
この態様では、画素電極に対応する表示領域は、透過型表示を行う透過領域と反射型表示を行う反射領域を有して構成され、半透過反射型の液晶装置を構成している。また、複数の島状電極部は透過領域及び反射領域にそれぞれ対応して配置されており、アレイ基板及び対向基板のうち少なくともいずれか一方の基板には、反射領域における液晶層の層厚を透過領域における液晶層の層厚よりも小さくする絶縁性の液晶層厚調整層が、少なくとも反射領域に対応する領域に設けられている。このため、この態様の液晶装置は、いわゆるマルチギャップ構造をなしている。よって、透過領域と反射領域とでリタデーションの値が適切な関係に設定され、良好な表示品位を得ることができる。
【００２０】
上記の液晶装置の他の態様では、前記対向基板は前記画素電極と平面的に重なる位置に走査信号又は画像信号が供給される複数の表示電極を有し、前記表示電極には前記島状電極部の略中央に対応した位置に前記液晶層の分子を放射状に傾倒させる配向規制手段を有する。
【００２１】
この態様では、対向基板は、画素電極と平面的に重なる位置に走査信号又は画像信号が供給される複数の表示電極を有する。そして、表示電極には、島状電極部の略中央に対応した位置に液晶層の分子（液晶分子）を放射状に傾倒させる、例えば開口や突起などの配向規制手段を有する。これにより、液晶分子は各島状電極部の略中央を中心として放射状に配向状態が制御される。よって、視野角依存性が抑制され、広視野角化が可能となる。
【００２２】
なお、スイッチング素子としてＴＦＤ素子を用いた場合には、当該ＴＦＤ素子に接続されるアレイ基板に形成された配線と、対向基板に形成される表示電極のうち、一方に走査信号、他方に画像信号を供給されていればどちらであってもの駆動及び表示がされる。
【００２３】
本発明の他の観点では、上記の液晶装置を表示部として備える電子機器を構成することができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
【００２５】
[液晶装置の構成]
まず、図１乃至図３を参照して、本発明の実施形態に係る液晶装置の構成について説明する。
【００２６】
図１は、本発明の液晶装置１００の概略構成を模式的に示す平面図である。図１では、主として、液晶装置１００の電極及び配線の構成を平面図として示している。図２は、図１に係る素子基板９１の電極及び配線の構成を示す平面図である。図３は、図１に係るカラーフィルタ基板９２の電極及び配線の構成を示す平面図である。なお、図１乃至図３では、紙面縦方向（列方向）をＹ方向と、また、紙面横方向（行方向）をＸ方向と規定する。また、図１において、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色に対応する領域は１つのサブ画素領域ＳＧを示していると共に、Ｒ、Ｇ、Ｂの各色のサブ画素領域ＳＧにより構成される１行３列の画素配列は、１つの画素領域Ｇを示している。以下では、１つのサブ画素領域ＳＧ内に存在する１つの表示領域を「サブ画素ＳＰ」と称し、また、１つの画素領域Ｇ内に対応する表示領域を「単位画素Ｐ」と称することもある。
【００２７】
ここに、本実施形態の液晶装置１００は、二端子型非線形素子の一例としてのＴＦＤ（Thin Film Diode）素子を用いたアクティブマトリクス駆動方式であって、透過型表示モード及び反射型表示モードの双方の表示モードを有する半透過反射型の液晶装置である。また、本実施形態の液晶装置１００は、いわゆる垂直配向方式の液晶装置であると共に、ノーマリーブラックの表示モードを有する液晶装置である。
【００２８】
図１において、液晶装置１００は、観察側としての紙面手前側に配置された素子基板９１と、その素子基板（アレイ基板）９１に対向して配置されるカラーフィルタ基板（対向基板）９２とが枠状のシール部材３を介して貼り合わされ、その枠状のシール部材３で区画される領域に負の誘電率異方性を有する液晶が封入されて液晶層４が形成されてなる。この枠状のシール部材３には、複数の金属粒子などの導通部材７、及び複数のスペーサ８１が混入されている。複数のスペーサ８１は、液晶装置１００の外周周辺の基板間隔を均一に保持する機能を有する。
【００２９】
まず、図１及び図２を参照して、素子基板９１の構成について説明する。
【００３０】
素子基板９１は、ＴＦＤ素子２１、画素電極１０、複数の配線３１、複数のデータ線３２、複数のＹドライバＩＣ３３、ＸドライバＩＣ３４、及び複数の外部接続用端子３５を備えている。
【００３１】
素子基板９１は、カラーフィルタ基板９２の一辺側から外側へ張り出してなる張り出し領域３６を有し、その張り出し領域３６上には、各ＹドライバＩＣ３３及びＸドライバＩＣ３４が例えばＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して、それぞれ実装されている。なお、図２において、素子基板９１の張り出し領域３６側の辺９１ａから反対側の辺９１ｃへ向かう方向をＹ方向とし、辺９１ｄから辺９１ｂへ向かう方向をＸ方向と規定する。
【００３２】
張り出し領域３６上には、複数の外部接続用端子３５が形成されている。各ＹドライバＩＣ３３及びＸドライバＩＣ３４の各入力端子（図示略）は、導電性を有するバンプを介して、その複数の外部用接続端子３５にそれぞれ接続されている。外部接続用端子３５は、ＡＣＦや半田などを介して、図示しない配線基板、例えばフレキシブルプリント基板に接続されている。これにより、例えば携帯電話や情報端末などの電子機器から液晶装置１００へ信号や電力が供給される。
【００３３】
ＸドライバＩＣ３４の出力端子（図示略）は、導電性を有するバンプを介して、複数のデータ線３２に接続されている。一方、各ＹドライバＩＣ３３の出力端子（図示略）は、導電性を有するバンプを介して、複数の配線３１に接続されている。これにより、各ＹドライバＩＣ３３は複数の配線３１に走査信号を、ＸドライバＩＣ３４は複数のデータ線３２にデータ信号をそれぞれ出力する。
【００３４】
各データ線３２は、Ｘ方向に適宜の間隔をおいて、Ｙ方向に延在するように形成されている。また、各データ線３２は、適宜の間隔をおいて複数のＴＦＤ素子２１に接続されている。
【００３５】
各画素電極１０は、ＩＴＯ（Indium-Tin-Oxide）などの透明導電材料にて形成され、対応する各ＴＦＤ素子２１に接続されている。
【００３６】
各配線３１は、Ｙ方向に延在するように設けられた本線部分３１ａと、その本線部分３１ａに対してシール部材３側へ略直角に折れ曲がる折れ曲がり部分３１ｂとを含んで構成されている。各折れ曲がり部分３１ｂの終端部は、紙面左右側のシール部材３内に位置しており、そのシール部材３内に混入された導通部材７と電気的に接続されている。
【００３７】
次に、図１及び図３を参照して、カラーフィルタ基板９２の構成について説明する。
【００３８】
カラーフィルタ基板９２は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色に対応する着色層６、及び走査線（走査電極）８などを有する。赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色に対応する着色層６の各々は、単位画素Ｐ内の各サブ画素ＳＰに対応して設けられている。走査線８は、ＩＴＯなどの透明導電材料より形成され、Ｙ方向に適宜の間隔をおいて、Ｘ方向に延在するようにストライプ状に形成されている。各走査線８の左端部或いは右端部は、図１及び図３に示すように、シール部材３内に位置しており、そのシール部材３内に混入された導通部材７に電気的に接続されている。
【００３９】
以上に述べた、カラーフィルタ基板９２と素子基板９１とが枠状のシール部材３を介して貼り合わせられた状態が図１に示されている。図示のように、カラーフィルタ基板９２の各走査線８は、素子基板９１の各データ線３２に対して直交しており、且つ、行方向（Ｘ方向）に列をなす各画素電極１０と平面的に重なり合っている。このように、走査線８と画素電極１０とが平面的に重なり合う表示領域が表示の最小単位であるサブ画素ＳＰを構成する。そして、このサブ画素ＳＰが１行３列に配置されて構成される単位画素Ｐが紙面縦方向及び紙面横方向に複数個、マトリクス状に並べられた領域が有効表示領域Ｖ（２点鎖線により囲まれる領域）である。この有効表示領域Ｖに、文字、数字、図形等の画像が表示される。なお、図１等において、液晶装置１００の外周と、有効表示領域Ｖとによって区画された領域は、画像表示に寄与しない額縁領域３８となっている。
【００４０】
また、カラーフィルタ基板９２の走査線８と、素子基板９１の配線３１とは、図示のように、その両基板の、左辺側と右辺側との間で交互に重なり合っており、その走査線８と配線３１とは、シール部材３内の導通部材７を介して上下導通している。つまり、カラーフィルタ基板９２の各走査線８と、素子基板９１の各配線３１との導通は、図示のようにその両基板の、左辺側と右辺側との間で交互に実現されている。これにより、カラーフィルタ基板９２の走査線８は、素子基板９１の配線３１を介して、紙面左右に夫々位置する各ＹドライバＩＣ３３に電気的に接続されている。
【００４１】
（画素構成）
次に、図４乃至図７を参照して、本実施形態に係る画素構成について説明する。
【００４２】
図４は、２画素分に対応する液晶装置の構成を示す平面図である。なお、図４では、素子基板９１及びカラーフィルタ基板９２の各要素については主要な要素のみ示す。図５（ａ）は、図４における切断線Ｘ１−Ｘ２に沿った液晶装置１００の要部断面図であり、特に単位画素Ｐ内におけるサブ画素ＳＰ内の反射型表示が行われる反射領域Ｅｒを通る位置で切断した要部断面図である。図５（ｂ）は、図４における切断線Ｘ３−Ｘ４に沿った液晶装置１００の要部断面図であり、特に単位画素Ｐ内におけるサブ画素ＳＰ内の透過型表示が行われる透過領域Ｅｔを通る位置で切断した要部断面図である。図６は、図４における切断線Ｘ５−Ｘ６に沿った液晶装置１００の要部断面図であり、特に複数の透過領域Ｅｔ及び反射領域Ｅｒを含む１つのサブ画素ＳＰを通る位置で切断した要部断面図である。図７（ａ）は、図４の破線領域Ｅ１の部分を拡大した要部平面図であり、ＴＦＤ素子２１と画素電極１０とのコンタクト（接続）構造を示す。図７（ｂ）は、図７（ａ）の切断線Ｘ７−Ｘ８に沿った要部断面図であり、ＴＦＤ素子２１と画素電極１０とのコンタクト（接続）構造を示す。
【００４３】
単位画素Ｐは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色に対応する着色層６を有し、１行３列に配置された複数のサブ画素ＳＰにより構成されている。各サブ画素ＳＰは、反射型表示が行われる反射領域Ｅｒと、その反射領域Ｅｒと隣接する位置に、透過型表示が行われる複数の透過領域Ｅｔと、を有して構成される。
【００４４】
まず、素子基板９１の構成は次の通りである。
【００４５】
ガラス等よりなる第１基板１の内面上であって、Ｘ方向に相隣接するサブ画素領域ＳＧの間にはデータ線３２が形成されている。第１基板１の内面上であって、各サブ画素領域ＳＧ内の複数の反射領域Ｅｒのうち、いずれか一方の反射領域Ｅｒに対応する位置にはＴＦＤ素子２１が設けられている。
【００４６】
ＴＦＤ素子２１は、図７（ａ）及び（ｂ）に示すように、第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂを含んで構成される。第１のＴＦＤ素子２１ａ及び第２のＴＦＤ素子２１ｂは、島状に形成され、タンタルタングステンなどを主成分とする第１金属膜３２２と、この第１金属膜３２２の表面を陽極酸化することによって形成され、酸化タンタル等の陽極酸化膜たる絶縁膜３２３と、この表面に形成されて相互に離間した第２金属膜３１６、３３６とを有する。このうち、第２金属膜３１６、３３６は、クロム等の同一導電膜をパターニングしたものであり、前者の第２金属膜３１６は、各サブ画素領域ＳＧ内において複数の反射領域Ｅｒのうち一方の反射領域Ｅｒに位置する島状電極部１０ｕと電気的に接続するために用いられると共に、後者の第２金属膜３３６は、データ線３２からＴ字状に分岐したパターン形状とされている。
【００４７】
ここで、ＴＦＤ素子２１のうち、第１のＴＦＤ素子２１ａは、データ線３２の側からみると順番に、第２金属膜３３６／絶縁膜３２３／第１金属膜３２２となって、金属／絶縁体／金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。一方、第２のＴＦＤ素子２１ｂは、データ線３２の側からみると順番に、第１金属膜３２２／絶縁膜３２３／第２金属膜３１６となって、第１のＴＦＤ素子２１ａとは逆向きの構造を採る。このため、第２のＴＦＤ素子２１ｂの電流−電圧特性は、第１のＴＦＤ素子２１ａの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、ＴＦＤ素子２１は、２つのＴＦＤ素子を互いに逆向きに直列接続した形態となるため、１つのＴＦＤ素子を用いる場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
【００４８】
第１基板１、ＴＦＤ素子２１及びデータ線３２の内面上には、アクリル樹脂などの透光性を有する材料からなるオーバーレイヤー層１６が略べた状に形成されている。各サブ画素領域ＳＧに対応するオーバーレイヤー層１６の内面上には、画素電極１０が形成されている。オーバーレイヤー層１６は、図７に示すように、サブ画素領域ＳＧ内における複数の反射領域Ｅｒのうち一方の反射領域Ｅｒに対応して設けられた島状電極部１０ｕの略中央に対応する位置にコンタクトホール１６ａを有する。
【００４９】
各画素電極１０は、多角形の平面形状を有する島状電極部１０ｕと、くびれ形状をなし島状電極部１０ｕの各々を繋ぐ（島状電極部に隣接した他の島状電極部とを電気的に接続する）複数の接続電極（接続部）１０ｃと、を有し、所定方向に複数の島状電極部が配列して電気的に接続された三串団子状の平面形状を有する。なお、本発明では、島状１０ｕは、円形状の平面形状を有するように形成されていても構わない。ここで、垂直配向方式では、液晶分子を各島状電極部１０ｕ上で略放射状に配向させるため、各島状電極部１０ｕは多角形又は円形など、電極の外縁が中心点から略等距離にある形状が好適である。このため、本実施形態では、その一例として島状電極部１０ｕの形状を多角形の平面形状に形成することとしている。１つのサブ画素領域ＳＧ内に複数個の島状電極部１０ｕを形成する理由は、個々の島状電極部１０ｕがある程度小さい方が、液晶分子の配向制御がし易いからである。即ち、１つの画素電極を１つの大きな島状電極部により構成した場合と比較して、液晶分子の配向を正確に制御し易いからである。また、各サブ画素領域ＳＧ内における複数の反射領域Ｅｒのうち一方の反射領域Ｅｒに設けられた島状電極部１０ｕの一部は、オーバーレイヤー層１６のコンタクトホール１６ａ内まで入り込むように形成され、当該島状電極部１０ｕはコンタクトホール１６ａを通じてＴＦＤ素子２１の要素である第２金属膜３１６と電気的に接続されている。オーバーレイヤー層１６の一部内面上及び各画素電極１０等の内面上には、ポリイミド樹脂等からなる、図示しない垂直配向膜が形成されている。一方、第１基板１の外面上には、位相差板（１／４波長板）１１及び偏光板１３が配置されている。
【００５０】
次に、カラーフィルタ基板９２の構成は次の通りである。
【００５１】
ガラス等よりなる第２基板２の内面上には、アクリル樹脂などの透光性を有する材料からなる樹脂散乱層２０が設けられている。図示を省略するが、樹脂散乱層２０の表面上には微小な凹凸が形成されている。各サブ画素領域ＳＧ内の反射領域Ｅｒに対応する樹脂散乱層２０の内面上には、アルミニウム等の反射性を有する反射膜５が形成されている。サブ画素領域ＳＧ毎に、且つ反射領域Ｅｒに設けられた反射層５、及び、透過領域Ｅｔに対応する樹脂散乱層２０の内面上には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の着色層６Ｒ、６Ｇ、６Ｂのうち、いずれか１つからなる着色層６が設けられている。なお、本発明では、各サブ画素ＳＰに対応して設けられる着色層６の色は上記の各色に限定されず任意の色を適用することができ、また、各色の着色層６の配列順序にも限定はない。なお、本明細書中では、各色の着色層６を特に区別する場合には例えば「着色層６Ｒ」と、また、各色の着色層６を区別しない場合には、単に着色層６と表記する。
【００５２】
各着色層６等の内面上には、アクリル樹脂などの透光性を有する材料からなるオーバーコート層２２が略べた状に設けられている。このオーバーコート層２２は、カラーフィルタ基板の製造工程中に使用される薬剤等による腐食や汚染から、着色層６を保護する機能を有する。反射領域Ｅｒに対応するオーバーコート層２２の内面上には、アクリル樹脂などの透光性を有する材料からなるマルチギャップ層（液晶層厚調整層）２４が形成されている。このマルチギャップ層２４は、透過領域Ｅｔに対応する液晶層４の厚さと、反射領域Ｅｒに対応する液晶層４の厚さとの関係を適切な厚さの関係に設定する機能を有する。マルチギャップ層２４は、透過領域Ｅｔに対応する位置には設けられていない。
【００５３】
反射領域Ｅｒに選択的に設けられたマルチギャップ層２４の内面上、及び、各透過領域Ｅｔに対応するオーバーコート層２２の内面上であって、且つ、同一の行方向（Ｘ方向）に配列された複数のサブ画素ＳＰに対応する位置には、Ｘ方向にストライプ状の形状を有する走査線８が形成されている。カラーフィルタ基板９２に形成された表示電極とされる走査線８には、各島状電極部１０ｕの略中央に対応する位置に図示しない液晶層４の分子（液晶分子）を放射状に傾倒させる配向規制手段たる開口８ａが設けられている。少なくとも走査線８の内面上には、ポリイミド樹脂等からなる、図示しない垂直配向膜が形成されている。一方、第２基板２の外面上には、位相差板（１／４波長板）１２及び偏光板１４が配置されている。また、偏光板１４の外面側には、照明装置としてのバックライト１５が配置されている。バックライト１５は、例えば、ＬＥＤ（Light Emitting Diode）等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。
【００５４】
以上の構成を有する素子基板９１とカラーフィルタ基板９２は枠状のシール部材３を介して貼り合わされ、その枠状のシール部材３で区画される領域に液晶が封入されて液晶層４が形成されてなる。ここで、図６に示す１つのサブ画素ＳＰに対応する液晶装置１００に着目すると、反射領域Ｅｒに対応する位置にはマルチギャップ層２４が設けられているのに対して、透過領域Ｅｔに対応する位置にはマルチギャップ層２４が設けられていない。このため、この液晶装置１００では、反射領域Ｅｒに対応する液晶層４の厚さがｄ１（例えばｄ２の約二分の一）に設定されていると共に、透過領域Ｅｔに対応する液晶層４の厚さがｄ２（＞ｄ１）に設定され、いわゆるマルチギャップ構造をなしている。これにより、複数の透過領域Ｅｔと反射領域Ｅｒとでリタデーションの値が適切な関係に設定され、良好な表示品位を得ることができる。
【００５５】
かかる構成を有する、素子基板９１とカラーフィルタ基板９２との間に電圧を印加すると、それらの両基板間の液晶層４には電圧に応じた電界が形成されるが、各島状電極部１０ｕが多角形に形成されており、かつ、それと対向するカラーフィルタ基板９２側の走査線８には開口８ａが形成されているため、液晶分子は各島状電極部１０ｕの略中央を中心として放射状に配向状態が制御される。これにより、本実施形態に係る液晶装置１００では、視野角依存性が抑制され、広視野角化が可能となっている。
【００５６】
さて、本実施形態の液晶装置１００において反射型表示がなされる場合、観察側から液晶装置１００内に入射した外光は、図５（ａ）に示す経路Ｒに沿って進行し、着色層６等が形成されている領域を通過して、その着色層６の下方に位置する反射膜５により反射され、再び着色層６等を通過して表示画面上に出射する。これにより、所定の色相及び明るさを呈する表示画像が観察者により視認される。一方、かかる液晶装置１００において透過型表示がなされる場合、バックライト１５から出射した照明光は、図５（ｂ）に示す経路Ｔに沿って進行し、画素電極１０及び着色層６等を通過して観察者に至る。この場合、その照明光は、着色層６を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
【００５７】
（電気的等価回路の構成）
次に、図８を参照して、本実施形態に係る液晶装置１００等の電気的等価回路の構成について説明する。図８（ａ）は、本実施形態に係る液晶装置１００の電気的等価回路の構成を示すブロック図である。図８（ｂ）は、単位画素Ｐの電気的等価回路の構成を示すブロック図である。
【００５８】
この液晶装置１００は、液晶に印加される電圧を制御するための二端子型非線形素子としてＴＦＤ素子２１を用いたアクティブマトリクス駆動方式の液晶装置であり、同図に示されるように、ＹドライバＩＣ３３の各々に交互に接続され、Ｘ方向に延在する複数の走査線（図１等に示す、各配線３１と、対応する各走査線８とにより構成される配線であり、以下、「走査線７１」と称する）と、Ｘ方向と直交するＹ方向に延在してＸドライバＩＣ３４に接続された複数のデータ線１３とを有する。複数の走査線７１のうち図８（ａ）における上方から数えて偶数行目の走査線７１は、複数のＹドライバＩＣ３３のうち、一方のＹドライバＩＣ３３に接続される一方、図８（ａ）における上方から数えて奇数行目の走査線７１は、他方のＹドライバＩＣ３３に接続されている。
【００５９】
各走査線７１と各データ線１３との交差位置には、サブ画素ＳＰが設けられている。なお、図８（ａ）では、図示を省略するが、単位画素Ｐは１行３列に配置された複数のサブ画素ＳＰにより構成される。各サブ画素ＳＰは、Ｘ方向（行方向）およびＹ方向（列方向）にマトリクス状に配列され、有効表示領域Ｖ（二点鎖線にて囲まれる領域）を構成している。各サブ画素ＳＰは、ＴＦＤ素子２１と、そのＴＦＤ素子２１に接続された画素容量ＣＬＣとを含む。このうちＴＦＤ素子２１は、その両端に印加された電圧に応じて抵抗値が変化する素子であり、その一端側はデータ線３２に電気的に接続されている一方、その他端側は画素容量ＣＬＣに電気的に接続されている。画素容量ＣＬＣは、ＴＦＤ素子２１に対して直列に接続された容量であり、サブ画素ＳＰ毎に形成された画素電極１０と走査線７１との間に液晶層４を介在させた構成となっている。
【００６０】
各サブ画素ＳＰは、図８（ｂ）に示すように、素子容量ＣＴＦＤおよび可変抵抗ＲＴＦＤを並列に接続してなるＴＦＤ素子２１と、画素容量（液晶容量）ＣＬＣおよび抵抗ＲＬＣを並列に接続してなる画素電極１０とがデータ線３２と走査線７１の間に直列に接続された回路として把握される。
【００６１】
このうち、画素容量ＣＬＣは、一般的な静電容量の式より、
ＣＬＣ＝（ε０×εＬＣ×ＳＬＣ）／ｄＬＣ      （式１）
で与えられる。尚、本実施形態では、当該画素容量ＣＬＣは、サブ画素ＳＰ内における、「複数の透過領域Ｅｔに対応する画素容量（図示略）」と「反射領域Ｅｒに対応する画素容量（図示略）」とを加算した容量である。ここで、「ε０」は真空の誘電率であり、「εＬＣ」は液晶層４の誘電率を、また、「ＳＬＣ」はサブ画素ＳＰに係る画素電極１０の面積を、また、「ｄＬＣ」は液晶層４の厚さ（セル厚）を夫々示す。但し、本実施形態では、半透過反射方式を採用しているので、液晶層４の厚さ「ｄＬＣ」は、図６に示すように、透過領域Ｅｔに対応する液晶層４の厚さｄ２と、反射領域Ｅｒに対応する液晶層の厚さｄ１（＜ｄ２）とで異なる点に留意されたい。
【００６２】
一方、素子容量ＣＴＦＤは、一般的な静電容量の式より、
ＣＴＦＤ＝（ε０×εＴＦＤ×ＳＴＦＤ）／ｄＴＦＤ      （式２）
で与えられる。尚、本実施形態では、図７に示すように、ＣＴＦＤ＝「第１のＴＦＤ素子２１ａの素子容量ＣＴＦＤ１」と「第２のＴＦＤ素子２１ｂの素子容量ＣＴＦＤ２」とを加算した容量である。ここで、「ε０」は真空の誘電率であり、「εＴＦＤ」は図７において陽極酸化膜たる絶縁膜３２３の誘電率を、また、「ＳＴＦＤ」は図７に示す第１のＴＦＤ素子２１ａの面積ＳＴＦＤ１と第２のＴＦＤ素子２１ｂの面積ＳＴＦＤ２との総和を、また、「ｄＴＦＤ」は図７（ｂ）に示す絶縁膜３２３の厚さを夫々示す。なお、図７（ａ）に示すように、第１のＴＦＤ素子２１ａの面積ＳＴＦＤ１は、｛「第２金属膜３３６の幅ｄ３」×「第１金属膜３２３の幅ｄ４」｝により算出されると共に、第２のＴＦＤ素子２１ｂの面積ＳＴＦＤ２は、｛「第２金属膜３１６の幅ｄ３」×「第１金属膜３２３の幅ｄ４」｝により算出される。
【００６３】
この構成においては、走査線７１とデータ線３２との間に印加される電圧ＶＩＮが素子容量ＣＴＦＤと画素容量ＣＬＣとによって容量分割される。なお、「電圧ＶＴＦＤ」は、ＶＴＦＤ＝ＣＬＣ／（ＣＬＣ＋ＣＴＦＤ）×ＶＩＮで与えられる。
【００６４】
（画素容量と素子容量の容量比の規定方法）
一般的に、垂直配向方式を採用している液晶装置では、液晶分子を各島状電極部１０ｕ上で略放射状に配向させる必要があり、このことから各島状電極部１０ｕは多角形又は円形など、電極の外縁が中心点から略等距離にある形状に形成され、サブ画素ＳＰに係る画素電極１０の面積ＳＬＣは極めて小さく設定されている。このため、サブ画素ＳＰに係る画素電極１０の面積ＳＬＣに対する、ＴＦＤ素子２１の相対的な面積ＳＴＦＤが大きくなり、これに伴って、画素容量ＣＬＣとＴＦＤ素子の素子容量ＣＴＦＤの容量比Ｋ（＝ＣＬＣ／ＣＴＦＤ）が小さくなる。また、このように、画素電極１０の面積ＳＬＣが小さくなることで、製造上の理由により有効表示領域Ｖ内において、形成される画素電極１０の面積ＳＬＣにバラツキが生じ、画素容量ＣＬＣの変動も生じ易くなる。さらに、かかる液晶装置１００では、図１０に示すように、有効表示領域Ｖの周辺、即ち額縁領域３８にスペーサが設けられていないので、後述するように有効表示領域Ｖの周辺でセル厚（液晶層の厚さ）が不均一となる。
【００６５】
その結果、このような垂直配向方式の液晶装置では、黒シミや周辺ムラなどの表示不良が発生して歩留まりが低下してしまうという問題がある。但し、かかる液晶装置では、容量比Ｋの値を大きく規定し過ぎても、後述するように黒シミなどの表示不良が発生し、再び歩留まりが低下してしまうという問題がある。
【００６６】
ここで、「黒シミ」とは、黒いシミ状の表示模様であり、それは有効表示領域Ｖ内に生じる。これは、所期の設計値に対して、製造上の理由により画素電極１０の面積ＳＬＣが小さくなることにより、又はその面積ＳＬＣがバラツクことにより、容量比Ｋに変動が生じて発生するものである。一方、「周辺ムラ」とは、有効表示領域Ｖの周辺に生じる表示ムラである。この点について、図１０を参照して説明する。図１０は、図１における切断線Ａ−Ａ’に沿った有効表示領域Ｖの境界付近における液晶装置１００の要部断面図を示す。
【００６７】
図１０において、直線Ｌ１を基準として紙面左側は表示に寄与する有効表示領域Ｖに対応している一方、紙面右側は表示に寄与しない額縁領域３８を含む非有効表示領域ＮＶに対応している。液晶装置１００では、有効表示領域Ｖ内において、例えば画素電極１０の角部付近に且つデータ線３２に対応する位置等にフォトスペーサ８０が配置されていると共に、シール部材３内には複数の導通部材７と共に、素子基板９１とカラーフィルタ基板９２との基板間隔を規定する複数のスペーサ８１が混入されている。これにより、素子基板９１とカラーフィルタ基板９２の基板間隔をその両基板の全体に亘って均一に保持することが可能となる。しかしながら、この液晶装置１００において、額縁領域３８に対応する位置にはフォトスペーサ８０又はスペーサ８１が設けられていないため、僅かではあるが有効表示領域Ｖと額縁領域３８との境界付近の領域Ｅ２（矩形状の破線部分）において、素子基板９１とカラーフィルタ基板９２の基板間隔が不均一となり、これに起因して有効表示領域Ｖの周辺において周辺ムラが生じる。
【００６８】
そこで、このような問題を改善するためには、容量比Ｋの値を適切な範囲に規定することが必要となる。特に、歩留まりは、少なくとも８０％以上を確保できることが望まれる。この点について図９（ａ）〜（ｃ）を参照して説明する。
【００６９】
図９（ａ）〜（ｃ）は、それぞれ、本実施形態の液晶装置１００の構成において、容量比Ｋを変えた場合の、当該容量比Ｋと、歩留まり（％）、黒シミの発生率（％）及び周辺ムラの発生率（％）との関係を夫々示すグラフである。図９（ａ）〜（ｃ）において、ダイヤ形状の点は、透過領域Ｅｔのセル厚ｄ２を約４μｍに設定し、反射領域Ｅｒに対応するセル厚ｄ１を約２μｍに設定した実施例１に係る液晶装置を示すと共に、矩形の点は、透過領域Ｅｔのセル厚ｄ２を約３.６μｍに設定し、反射領域Ｅｒに対応するセル厚ｄ１を約１.８μｍに設定した実施例２に係る液晶装置を示す。
【００７０】
図９（ａ）に示すように、容量比Ｋの値が５より小さい場合、例えば約４に規定した場合は、実施例１及び２とも歩留まりは約６０％程度と低くなっている。また、かかる場合の黒シミの発生率は、実施例１では約２４％と、また、実施例２では約２９％と、いずれも高くなっている。さらに、かかる場合の周辺ムラの発生率は、実施例１では約１０％と、また、実施例２では約９％と、いずれも高くなっている。この実験結果より、容量比Ｋの値を５より小さくするのは望ましくなく、例えば約４に規定するのは望ましくないことが分かる。
【００７１】
そして、図９のグラフより、容量比Ｋの値が約４より大きくなるに従い歩留まりは向上すると共に、黒シミの発生率及び周辺ムラの発生率は夫々低下することが分かる。ここで、容量比Ｋの値を約５に規定した場合は、歩留まり約８０％程度を確保できている。また、図９（ｂ）に示すように、容量比Ｋの値が７より大きい場合、例えば容量比Ｋの値を約７.８に規定した場合は、黒シミの発生率が高くなってしまい、再び歩留まりが低下してしまうことが分かる。
【００７２】
以上の実験結果より、黒シミの発生率及び周辺ムラの発生率を低減できて歩留まりを少なくとも８０％以上確保するためには、画素容量ＣＬＣと素子容量ＣＴＦＤの容量比Ｋは約５〜約７に規定するのが好ましく、さらに歩留まり９０％以上を確保するためには当該容量比Ｋは約６〜約７に規定するのが好ましいことが分かる。
【００７３】
かかる目的を実現するために、容量比Ｋを大きくする方法としては、「画素容量ＣＬＣを大きくする」、「素子容量ＣＴＦＤを小さくする」、或いは「その双方を実施する」などの方法が挙げられる。このうち、画素容量ＣＬＣを大きくする方法としては、上記の式１において、「画素電極１０の面積ＳＬＣを大きくする」、「セル厚ｄＬＣを小さくする」、「液晶層４を構成する液晶の材料を変え、液晶の誘電率εＬＣを大きくする」といった方法が挙げられる。このうち、画素電極１０の面積ＳＬＣを大きくする方法は、高精細化の要求に反する結果となり兼ねないので現実的にはその方法を適用するのは困難である。
【００７４】
一方、素子容量ＣＴＦＤを小さくする方法としては、上記の式２において、「ＴＦＤ素子２１の面積（寸法）ＳＴＦＤを小さくする、具体的には、第１のＴＦＤ素子２１ａの面積ＳＴＦＤ１及び第２のＴＦＤ素子の面積ＳＴＦＤ２を小さくする」、「ＴＦＤ素子２１の要素である陽極酸化膜たる第３絶縁膜３２３の厚さｄＴＦＤを大きくする」、「ＴＦＤ素子２１の要素である第３絶縁膜３２３の材料を変え、その誘電率εＴＦＤを小さくする」といった方法が挙げられる。このうち、ＴＦＤ素子２１の面積（寸法）ＳＴＦＤを小さくする方法を採用した場合、製造上の理由から、当該ＴＦＤ素子２１の面積ＳＴＦＤにバラツキが生じる可能性がある。この場合、以下のような問題が現象として生じる。
【００７５】
即ち、この場合に製造上の理由からＴＦＤ素子２１の面積ＳＴＦＤにバラツキが生じた場合には、ＴＦＤ素子２１の素子容量ＣＴＦＤの変化と素子抵抗たる可変抵抗ＲＴＦＤの変化とが同時に引き起こされるが、それらは互いに逆の効果として作用する。但し、以下の現象はノーマリーブラックの表示モードの場合であり、ノーマリーホワイトの表示モードの場合には以下の作用はノーマリーブラックの表示モードの場合と逆の関係となる。
【００７６】
例えば、ＴＦＤ素子２１の面積ＳＴＦＤが所期の設定値より小さい場合は、「素子抵抗たる可変抵抗ＲＴＦＤが大きくなって輝度が低下する」という作用と、「素子容量ＣＴＦＤが大きくなって輝度が増大する」という作用の両方が発生し、そのようなトレードオフの関係において、それらの作用のうち寄与の大きい方の作用が現象として現れる。その逆に、ＴＦＤ素子２１の面積ＳＴＦＤが所期の設定値より大きい場合は、「素子抵抗たる可変抵抗ＲＴＦＤが小さくなって輝度が増大する」という作用と、「素子容量ＣＴＦＤが小さくなって輝度が低下する」という作用の両方が発生し、そのようなトレードオフの関係において、それらの作用のうち寄与の大きい方の作用が現象として現れる。
【００７７】
このことから歩留まりの良い、即ち黒シミや周辺ムラが発生し難い最適な容量比Ｋ（以下、「最適容量比」と称する）とは、上記の各作用においてトレードオフの関係が完全にキャンセルされて、ＴＦＤ素子２１の面積ＳＴＦＤに多少のバラツキがあった場合でも、輝度のバラツキが殆ど生じない状態が得られる容量比である。有効表示領域Ｖ内において、容量比Ｋが低すぎる領域は容量比の変動効果が支配的な領域であり、その逆に、容量比Ｋが高すぎる領域は素子抵抗たる可変抵抗ＲＴＦＤの変動が支配的な領域となるため、最適容量比は、その両者の間の領域に位置することになる。
【００７８】
したがって、以上の点も踏まえると、本実施形態の液晶装置１００では、画素容量ＣＬＣと素子容量ＣＴＦＤの最適な容量比Ｋは、少なくとも８０％以上の歩留まりを確保するべく、約５〜約７に規定するのが好ましく、より好ましくは、約９０％以上の歩留まりを確保するべく、当該容量比Ｋは約６〜約７に規定するのが好ましい。これにより、黒シミや周辺ムラなどの表示不良が生じるのを低減でき、歩留まりの向上を図ることができる。
【００７９】
［変形例］
上記の実施形態では、各サブ画素ＳＰ内に反射型表示が行われる反射領域Ｅｒと、その反射領域Ｅｒを挟む位置に且つ隣接する位置に複数の透過領域Ｅｔとを設けるように構成していた。しかし、本発明では、各サブ画素ＳＰ内に設けられる、透過領域Ｅｔと反射領域Ｅｒとの位置関係及びそれらの各領域の設定数については、上記の構成に限定されない。
【００８０】
また、上記の実施形態等では、本発明を、二端子型非線形素子の一例としてのＴＦＤ素子２１を有する液晶装置に適用した。これに限らず、本発明では、Ｐ−Ｓｉ型のＴＦＴ素子若しくはα−Ｓｉ型のＴＦＴ素子などに代表される三端子型素子に本発明を適用しても構わない。
【００８１】
また、上記の実施形態では、各走査線８には、各島状電極部１０ｕの略中央に対応する位置に液晶分子を放射状に傾倒させる配向規制手段たる開口８ａを形成するようにした。これに限らず、本発明では、各走査線８には、各島状電極部１０ｕの略中央に対応する位置に液晶分子を放射状に傾倒させる配向規制手段たる突起を形成するようにしても構わない。なお、上記のようなＴＦＤ素子２１では、当該ＴＦＤ素子２１に接続されるアレイ基板に形成された配線と、対向基板に形成される表示電極のうち、一方に走査信号、他方に画像信号を供給されていればどちらであってもの駆動及び表示がされる。
【００８２】
また、上記の実施形態では、透過領域Ｅｔに対応する液晶層４の厚さと、反射領域Ｅｒに対応する液晶層４の厚さとの関係を適切な厚さの関係に設定する機能を有するマルチギャップ層２４を、反射領域Ｅｒに対応するカラーフィルタ基板９２側に設けるように構成したが、これに限らず、本発明では、そのような機能を有するマルチギャップ層２４を、反射領域Ｅｒに対応する素子基板９１側に設けるように構成しても構わない。
【００８３】
また、上記の各種実施形態では、半透過反射型の液晶装置に本発明を適用することにしたが、これに限らず、反射型又は透過型の液晶装置に本発明を適用しても構わない。
【００８４】
その他、本発明では、その趣旨を逸脱しない範囲において種々の変形をすることができる。
【００８５】
［電子機器］
次に、本発明の実施形態に係る液晶装置１００を適用可能な電子機器の具体例について図１１を参照して説明する。
【００８６】
まず、本発明の実施形態に係る液晶装置１００を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図１１（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶装置１００をパネルとして適用した表示部７１３とを備えている。
【００８７】
続いて、本発明の実施形態に係る液晶装置１００を、携帯電話機の表示部に適用した例について説明する。図１１（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明の実施形態に係る液晶装置１００を適用した表示部７２４を備える。
【００８８】
なお、本発明の実施形態に係る液晶装置１００を適用可能な電子機器としては、図１１（ａ）に示したパーソナルコンピュータや図１１（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。
【図面の簡単な説明】
【００８９】
【図１】本発明の実施形態に係る液晶装置の配線及び電極構成を模式的に示す平面図。
【図２】本発明の実施形態に係る素子基板の配線及び電極構成を示す平面図。
【図３】本発明の実施形態に係るカラーフィルタ基板の電極構成を示す平面図。
【図４】本実施形態に係る液晶装置の単位画素の構成を示す部分平面図。
【図５】サブ画素内の反射領域又は透過領域を通る位置で切断した部分断面図。
【図６】サブ画素内の反射領域及び透過領域を含む位置で切断した部分断面図。
【図７】ＴＦＤ素子と画素電極とのコンタクト構造を示す要部平面図及び要部断面図。
【図８】本実施形態に係る液晶装置又は単位画素の電気的等価回路を示すブロック図。
【図９】容量比と歩留まり、黒シミ発生率又は周辺ムラとの関係を示すグラフ。
【図１０】周辺ムラの発生原理を説明する液晶装置の有効表示領域の周辺の断面図。
【図１１】本発明の液晶装置を適用した電子機器の例を示す。
【符号の説明】
【００９０】
４  液晶層、  ６  着色層、  ８  走査線、  １０  画素電極、  ２１  ＴＦＤ素子、  ３２  データ線、  ８０  フォトスペーサ、  ８１  スペーサ、  ＳＰ  サブ画素、  Ｐ  単位画素、  Ｖ  有効表示領域、  ＳＧ  サブ画素領域、  Ｇ  画素領域、  Ｅｒ  反射領域、  Ｅｔ  透過領域、  ９１  素子基板、  ９２  カラーフィルタ基板、  １００  液晶装置
【図１】
2007264252.tif 000003
【図２】
2007264252.tif 000004
【図３】
2007264252.tif 000005
【図４】
2007264252.tif 000006
【図５】
2007264252.tif 000007
【図６】
2007264252.tif 000008
【図７】
2007264252.tif 000009
【図８】
2007264252.tif 000010
【図９】
2007264252.tif 000011
【図１０】
2007264252.tif 000012
【図１１】
2007264252.tif 000013