(57)【要約】【課題】  良好な電界緩和効果を有するとともに、高周波領域においても良好な耐圧特性及び利得特性を有する半導体装置を得る。【解決手段】  ゲート電極とドレイン電極との間に、ゲート電極から所定の距離をおいてフィールドプレート電極を形成し、これらフィールドプレート電極を、２層に積層されたＭＩＭキャパシタ、及びこのＭＩＭキャパシタにより発生する遅延時間を補償するインダクタを経由してドレイン電極に接続することによって、ゲート電極側への帰還容量になるような浮遊容量を減らすとともに、フィールドプレート電極に、ゲート電極の励振電圧よりも大きな振幅を有するドレイン電極からの反転電圧波形を印加して、良好な電界緩和効果を得る。【選択図】  図１
2007042813.tif 000002
【特許請求の範囲】
【請求項１】
表面に活性領域面と不活性領域面とが隣接する半導体基板と、
この半導体基板の活性領域面上に形成されたソース電極及びドレイン電極と、
これらソース電極及びドレイン電極との間の前記半導体基板の活性領域面上に積層された開口部を有する第１の絶縁膜と、
前記第１の絶縁膜の開口部に形成されたゲート電極と、
このゲート電極と前記ドレイン電極間の前記第１の絶縁膜上に形成されたフィールドプレート電極と、
前記半導体基板の不活性領域面上に設けられ前記フィールドプレート電極と引出し線により接続された第１の電極と、この第１の電極上に積層された第２の絶縁膜と、この第２の絶縁膜上に形成され前記半導体基板の不活性領域面上に設けられた接地用電極と抵抗体を挟んで引出し線により接続された第２の電極とで構成される第１のＭＩＭキャパシタと、
前記第２の電極と、この第２の電極上に積層された第３の絶縁膜と、この第３の絶縁膜上に形成された第３の電極とで構成される第２のＭＩＭキャパシタと、
一端が前記第３の電極に接続され他端が前記ドレイン電極に接続されたインダクタと
を有することを特徴とする半導体装置。
【請求項２】
前記インダクタは、前記ドレイン電極の電圧波形が前記第１のＭＩＭキャパシタ及び第２のＭＩＭキャパシタを経由して前記フィールドプレート電極に印加される際にこれらＭＩＭキャパシタによって発生する遅延時間を補償するインダクタンスを有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
表面に活性領域面と不活性領域面とが隣接する半導体基板と、
この半導体基板の活性領域面上に形成されたソース電極及びドレイン電極と、
これらソース電極及びドレイン電極との間の前記半導体基板の活性領域面上に積層された開口部を有する絶縁膜と、
前記絶縁膜の開口部に形成されたゲート電極と、
このゲート電極と前記ドレイン電極間の前記絶縁膜上に形成されたフィールドプレート電極と、
前記半導体基板の不活性領域面上に設けられ前記フィールドプレート電極と引出し線により接続された第１の電極と、この第１の電極上にＮ型半導体層及びＰ型半導体層を順次積層して形成されたＰＮ接合層と、このＰＮ接合層上に形成された第２の電極とで構成されるキャパシタと、
一端が前記第２の電極に接続され他端が前記ドレイン電極に接続されたインダクタと
を有することを特徴とする半導体装置。
【請求項４】
前記インダクタは、前記ドレイン電極の電圧波形が前記キャパシタを経由して前記フィールドプレート電極に印加される際にこのキャパシタによって発生する遅延時間を補償するインダクタンスを有することを特徴とする請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特にフィールドプレート電極を有する半導体装置に関する。
【背景技術】
【０００２】
電界効果トランジスタ等の半導体装置にフィールドプレート電極を設け、これをゲート電極と接続したフィールドプレート構造が知られている。図８は、このフィールドプレート構造を有する従来の電界効果トランジスタの一例をモデル化して示す断面図である。
【０００３】
この図８に例示した電界効果トランジスタ８０では、表面に活性層が形成された半導体基板８１上にソース電極８２及びドレイン電極８３が離間して形成されている。これら２つの電極間の幅広の窪み部であるワイドリセス部には、半導体基板８１の表面の活性層を覆って絶縁膜８４が形成されている。この絶縁膜８４には開口部が設けられ、この開口部には活性層にショットキ接合したゲート電極８５が形成されている。さらに、ドレイン電極８３とゲート電極８５との間の絶縁膜８４上には、フィールドプレート電極８６が形成されている。
【０００４】
フィールドプレート電極８６は、絶縁膜８４を挟んで対面する半導体基板８１の活性層に発生する電界集中を緩和する。特に、ゲート電極８５のエッジ周辺の電界集中を緩和するため、アバランシェ現象が抑制される。この結果、上述のようなフィールドプレート構造においては、ドレイン耐圧が向上し、高電圧での動作を可能にしている。
【０００５】
この種のフィールドプレート電極を有する電界効果トランジスタ等の半導体装置において、ゲート電極とフィールドプレート電極との接続の方法については、次のような事例がある。例えば、絶縁膜８４上に接続用パターンを形成し、ゲート電極８５とフィールドプレート電極８６のそれぞれの所定部位間を接続する方法がある（図８には図示せず。）。
【０００６】
また、半導体装置の外部で接続した事例も開示されている（例えば、特許文献１参照。）。この特許文献１に開示された事例は、ゲート電極とフィールドプレート電極とが距離をおいて形成された単位ＦＥＴを並列にならべ、高出力化したものであり、それぞれのＦＥＴのゲート電極及びフィールドプレート電極は、外部に設けた連結部で接続されている。
【０００７】
さらに、前述の事例のようにゲート電極とフィールドプレート電極を分離した構造とせず、ゲート電極とフィールドプレート電極とを一体化した事例も開示されている（例えば、特許文献２参照。）。この特許文献２に開示された事例では、ゲート電極からドレイン電極側に向かって庇状にフィールドプレート部を形成し、このフィールドプレート部と活性層との間に高誘電体材料を配置している。
【特許文献１】特開２０００−３１５８０４号公報（第４ページ、図１）
【特許文献２】特開２００１−２３０２６３号公報（第１０ページ、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、フィールドプレート電極８６を設けた場合には、フィールドプレート電極８６と半導体基板８１の活性層との間に浮遊容量が発生する。特に、ゲート電極とフィールドプレート電極とを一体化した構造の場合には、その値は大きなものとなる。そして、この浮遊容量が信号入力側としてのゲート電極８５への帰還容量となってそのインピーダンスを低下させ、半導体装置の高周波領域における入出力特性を劣化させて適応可能な周波数を限定してしまうなど、高周波特性に重大な影響をおよぼしていた。
【０００９】
また、高周波特性を維持するために浮遊容量を減らすには、例えば、フィールドプレート電極を短く小型に形成することが必要となるが、この場合には十分な電界緩和効果を得ることは困難であった。
【００１０】
本発明は、上述の事情を考慮してなされたものであり、良好な電界緩和効果を有するとともに、高周波領域においても良好な耐圧特性及び利得特性を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、第１の発明の半導体装置は、表面に活性領域面と不活性領域面とが隣接する半導体基板と、この半導体基板の活性領域面上に形成されたソース電極及びドレイン電極と、これらソース電極及びドレイン電極との間の前記半導体基板の活性領域面上に積層された開口部を有する第１の絶縁膜と、前記第１の絶縁膜の開口部に形成されたゲート電極と、このゲート電極と前記ドレイン電極間の前記第１の絶縁膜上に形成されたフィールドプレート電極と、前記半導体基板の不活性領域面上に設けられ前記フィールドプレート電極と引出し線により接続された第１の電極と、この第１の電極上に積層された第２の絶縁膜と、この第２の絶縁膜上に形成され前記半導体基板の不活性領域面上に設けられた接地用電極と抵抗体を挟んで引出し線により接続された第２の電極とで構成される第１のＭＩＭキャパシタと、前記第２の電極と、この第２の電極上に積層された第３の絶縁膜と、この第３の絶縁膜上に形成された第３の電極とで構成される第２のＭＩＭキャパシタと、一端が前記第３の電極に接続され他端が前記ドレイン電極に接続されたインダクタとを有することを特徴とする。
【００１２】
また、第２の発明の半導体装置は、表面に活性領域面と不活性領域面とが隣接する半導体基板と、この半導体基板の活性領域面上に形成されたソース電極及びドレイン電極と、これらソース電極及びドレイン電極との間の前記半導体基板の活性領域面上に積層された開口部を有する絶縁膜と、前記絶縁膜の開口部に形成されたゲート電極と、このゲート電極と前記ドレイン電極間の前記絶縁膜上に形成されたフィールドプレート電極と、前記半導体基板の不活性領域面上に設けられ前記フィールドプレート電極と引出し線により接続された第１の電極と、この第１の電極上にＮ型半導体層及びＰ型半導体層を順次積層して形成されたＰＮ接合層と、このＰＮ接合層上に形成された第２の電極とで構成されるキャパシタと、一端が前記第２の電極に接続され他端が前記ドレイン電極に接続されたインダクタとを有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、良好な電界緩和効果を有するとともに、高周波領域においても良好な耐圧特性及び利得特性を有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明に係る半導体装置を実施するための最良の形態について、図１乃至図７を参照して説明する。
【実施例１】
【００１５】
図１は、本発明に係る半導体装置の第１の実施例をモデル化して示す平面図である。本実施例においては、２つの電界効果トランジスタが、並列に接続された事例、すなわちドレイン電極を共通にして左右対称に配置された事例を取り上げている。また、図２は、図１におけるＡ−Ａ面に沿った、片側の電界効果トランジスタ部分の断面図であり、図３は、図１におけるＢ−Ｂ面に沿った、ＭＩＭキャパシタ部分の断面図である。
【００１６】
図１の平面図及び図２の断面図に示すように、この半導体装置１は、表面に活性領域と不活性領域とが隣接する半導体基板１１の活性領域面上に、ソース電極１２ａ及び１２ｂ、ならびにドレイン電極１３が形成されている。ソース電極１２ａとドレイン電極１３との間、及びソース電極１２ｂとドレイン電極１３との間のそれぞれの半導体基板１１上には、例えば酸化シリコン（ＳｉＯ２）等の絶縁膜１４が堆積されている。
【００１７】
絶縁膜１４には開口部が設けられており、この開口部には、半導体基板１１にショットキ接合されたゲート電極１５ａ及び１５ｂが形成されている。これらの２つのゲート電極は、それぞれ外部接続用のゲート端子１６ａ及び１６ｂに接続されている。また、ゲート電極１５ａとドレイン電極１３との間、及びゲート電極１５ｂとドレイン電極１３との間のそれぞれの絶縁膜１４上には、それぞれのゲート電極から所定の距離にフィールドプレート電極１７ａ及び１７ｂが形成されている。
【００１８】
一方、半導体基板１１の不活性領域面上には、２層に積層されたＭＩＭキャパシタ１８ａ及び１８ｂ、ならびに接地用電極１９が形成されている。２層に積層されたＭＩＭキャパシタ１８ａ及び１８ｂのそれぞれは、図３の断面図に示すように、半導体基板１１上に３つの電極と２つの絶縁膜とが交互に積層された構造をなしている。
【００１９】
すなわち、最下層の電極１８１と、この上に積層された、誘電体としての例えば酸化シリコン（ＳｉＯ２）等の絶縁膜１８２と、さらにこの絶縁膜１８２の上に形成された中間層の電極１８３とにより、第１層目のＭＩＭキャパシタが構成されている。また中間層の電極１８３と、この上に積層された誘電体としての、例えば酸化シリコン（ＳｉＯ２）等の絶縁膜１８４と、さらにこの絶縁膜１８４の上に形成された最上層の電極１８５とにより、第２層目のＭＩＭキャパシタが構成されている。
【００２０】
これらＭＩＭキャパシタ１８ａ及び１８ｂのそれぞれの最下層の電極１８１ａ及び１８１ｂは、引出し線１７１ａまたは１７１ｂによりフィールドプレート電極１７ａまたは１７ｂに、中間層の電極１８３ａ及び１８３ｂは、それぞれに抵抗体２１ａまたは２１ｂを挟んで引出し線１９１ａ及び１９１ｂにより接地用電極１９に、それぞれ接続されている。
【００２１】
また、最上層の電極１８５ａ及び１８５ｂは、それぞれインダクタ２０を経由してドレイン電極１３に接続されている。このインダクタ２０は、ドレイン電極１３の電圧波形が２層に積層されたＭＩＭキャパシタ１８を経由してフィールドプレート電極１７に印加される際に、このＭＩＭキャパシタ１８によって発生する遅延時間を補償するインダクタンスを有している。
【００２２】
上述のように構成された本実施例の半導体装置１においては、ゲート電極１５ａ及び１５ｂとドレイン電極１３との間に、これらゲート電極から所定の距離をおいて、電界緩和効果を有するフィールドプレート電極１７ａ及び１７ｂが形成されており、耐圧特性を向上させている。
【００２３】
また、これらフィールドプレート電極１７ａ及び１７ｂは、それぞれ２層に積層されたＭＩＭキャパシタ１８ａまたは１８ｂならびにインダクタ２０を経由してドレイン電極１３に接続されている。ここに、２層に積層されたＭＩＭキャパシタ１８ａ及び１８ｂの中間層の電極１８３ａ及び１８３ｂは、それぞれに抵抗体２１ａまたは２１ｂを挟んで接地電極１９に接続されているので、増幅され位相反転してドレイン電極１３に現れた電圧波形が、これらＭＩＭキャパシタ１８ａ及び１８ｂで再び反転されてフィールドプレート電極１７ａ及び１７ｂに印加される。
【００２４】
さらに、インダクタンス２０によって、このときにＭＩＭキャパシタ１８を通過する際に発生する遅延時間も補償される。すなわち、この電圧波形は、増幅前のゲート電極１５ａ及び１５ｂの励振電圧と位相差がなく、かつ振幅がより大きいものとなっている。従って、フィールドプレート電極をゲート電極に接続した場合よりも高い電界緩和効果を得ることができるとともに、印加される電圧波形の遅延時間を補償してその効果をより高めており、高電圧による高出力動作が可能となる。
【００２５】
このような高電圧での動作を図４の説明図を参照して説明する。図４は、この半導体装置１の静特性及び所定の負荷を接続した場合の負荷線をモデル化して示す説明図である。横軸はドレイン電圧、縦軸はドレイン電流を表す。
【００２６】
この図４において、増幅されてドレイン電極側に現れた信号は、バイアス点Ｏを中心として負荷線上のＡ点及びＢ点の間を等振幅で振れる。ドレイン電圧も、バイアス点におけるドレイン電圧Ｖｏを中心にして最小値となるＡ点でのドレイン電圧Ｖａから、最大値となるＢ点でのドレイン電圧Ｖｂまで変化する。この最大値Ｖｂが最大定格を超えた場合には、出力低下現象を招き、最悪の場合には素子の破損に至る。この最大定格を上げるとともに、良好な静特性を維持することができれば、バイアス点Ｏをさらに高電圧側に移動させることができ、より高出力が得られることになる。
【００２７】
フィールドプレート電極に印加される電圧の違いによる電界緩和効果の差異をモデル化して図５に例示する。この図５に示すように、フィールドプレート電極に印加される電位が高いほうが、より大きな電界緩和効果を得ることができるが、負荷線上で増幅された信号の電流が最大となるＡ点では、活性層を抑圧して抵抗成分を大きくしてしまうので、信号の振幅に従いフィールドプレート電極に印加される電圧は、低く推移させる方が効果的になる。
【００２８】
ここで、フィールドプレート電極に印加される電圧を、ゲート電極の励振電圧と同じにした場合と、本実施例のようにドレイン電極からの反転電圧波形にした場合とを比較してみると、どちらの場合も、フィールドプレート電極に印加される電圧は、負荷線上での信号振幅が電流最小かつ電圧最大となる点で最大となり、電流最大かつ電圧最小となる点で最小となる。しかし、本実施例の場合には、ゲート電極の励振電圧よりも大きな振幅を有するドレイン電極からの反転電圧波形を活用することによって、より大きな電界緩和効果を得ることができ、高電圧での動作を可能にしている。
【００２９】
この効果は、相互コンダクタンス（ｇｍ）の大きな電界効果トランジスタ等の半導体装置において顕著となる。例えば、ディプレーション特性を持つデバイスにおいて、Ｖｇｓｏｆｆ（電流最小となるゲート電圧）＝−３Ｖ、Ｖｄｓｂ（バイアスポイントにおけるドレインソース間電圧）＝１０Ｖ、Ｖｇｓｂ（バイアスポイントにおけるゲートソース間電圧）＝−１．５Ｖとしたときに、フィールドプレート電極に印加される電圧を比較すると、ゲート電極の励振電圧と同じにした場合の振幅は−３Ｖ〜０Ｖであるのに対し、本実施例の場合には０Ｖ〜２０Ｖとなって７倍近い効果を持つことに加え、印加される電圧波形の遅延時間を補償してその効果を一層高めており、より高電圧での動作を可能にしている。
【００３０】
以上説明したように、本実施例においては、ゲート電極１５ａ及び１５ｂとドレイン電極１３との間に、ゲート電極１５ａ及び１５ｂのそれぞれから所定の距離をおいて、電界緩和効果を有するフィールドプレート電極１７ａ及び１７ｂが形成されており、耐圧特性を向上させている。
【００３１】
また、これらフィールドプレート電極１７ａ及び１７ｂは、２層に積層されたＭＩＭキャパシタ１８ａ及び１８ｂならびにインダクタ２０を経由してドレイン電極１３に接続されている。このため、フィールドプレート電極１７ａ及び１７ｂには、ゲート電極１５ａ及び１５ｂの励振電圧よりも大きな振幅を有するドレイン電極１３からの反転電圧波形が、遅延時間を補償された上で印加されるので、より大きな電界緩和効果を得ることができるとともに、高電圧で動作させることができる。
【００３２】
さらに、ゲート電極１５ａ及び１５ｂ側への帰還容量になるような浮遊容量を減らすことができ、高周波領域においても良好な利得特性を得ることができる。
【００３３】
これに加えて、ＭＩＭキャパシタ１８ａ及び１８ｂは高周波特性も良好であり、適用周波数に合わせて精度良く作り込めるので、安定した特性を有する半導体装置を得ることができる。
【実施例２】
【００３４】
図６は、本発明に係る半導体装置の第２の実施例をモデル化して示す平面図である。また、図７は、図６におけるＣ−Ｃ面に沿った断面図である。この第２の実施例の各部について、図１に示す第１の実施例の各部と同一の部分は同一の符号で示し、その説明は省略する。第２の実施例が第１の実施例と異なる点は、第１の実施例での２層に積層されたＭＩＭキャパシタに替えて、ＰＮ接合層を用いたキャパシタを設けた点である。以下、図６及び図７を参照して、その相違点のみを説明する。
【００３５】
図６の平面図に示すように、この半導体装置２は、半導体基板１１の活性領域面上に、ソース電極１２ａ及び１２ｂ、ならびにドレイン電極１３が形成されている。ソース電極１２ａとドレイン電極１３との間、及びソース電極１２ｂとドレイン電極１３との間のそれぞれの半導体基板１１上には、例えば酸化シリコン（ＳｉＯ２）等の絶縁膜１４が堆積されている。
【００３６】
絶縁膜１４には開口部が設けられており、この開口部には、半導体基板１１にショットキ接合されたゲート電極１５ａ及び１５ｂが形成されている。これらの２つのゲート電極は、それぞれ外部接続用のゲート端子１６ａ及び１６ｂに接続されている。また、ゲート電極１５ａとドレイン電極１３との間、及びゲート電極１５ｂとドレイン電極１３との間のそれぞれの絶縁膜１４上には、それぞれのゲート電極から所定の距離にフィールドプレート電極１７ａ及び１７ｂが形成されている。
【００３７】
一方、半導体基板１１の不活性領域面上には、ＰＮ接合層を用いたキャパシタ２２ａ及び２２ｂが形成されている。ＰＮ接合層を用いたキャパシタ２２ａ及び２２ｂのそれぞれは、図７の断面図に示すように、半導体基板１１上に設けられた下側電極２２１上にＮ型半導体層２２２及びＰ型半導体層２２３を順次積層したＰＮ接合層が形成され、さらにその上面に接続用の上側電極２２４が形成された構造をなしている。
【００３８】
そして、これらＰＮ接合層を用いたキャパシタ２２ａ及び２２ｂの下側電極２２１ａ及び２２１ｂは、引出し線１７１ａまたは１７１ｂによりフィールドプレート電極１７ａまたは１７ｂに、上側電極２２４ａ及び２２４ｂは、それぞれインダクタ２０を経由してドレイン電極１３に接続されている。
【００３９】
上述のように構成された本実施例の半導体装置２においては、ゲート電極１５ａ及び１５ｂとドレイン電極１３との間に、これらゲート電極から所定の距離をおいて、電界緩和効果を有するフィールドプレート電極１７ａ及び１７ｂが形成されており、耐圧特性を向上させている。
【００４０】
また、これらフィールドプレート電極１７ａ及び１７ｂは、それぞれＰＮ接合層を用いたキャパシタ２２ａまたは２２ｂ、ならびにインダクタ２０を経由してドレイン電極１３に接続されている。このため、フィールドプレート電極１７ａ及び１７ｂには、これらのＰＮ接合層を用いたキャパシタ２２ａまたは２２ｂを通して、ゲート電極の励振電圧よりも大きな振幅を有するドレイン電極からの反転電圧波形が、遅延時間を補償された上で印加されるので、より大きな電界緩和効果を得ることができるとともに、高電圧で動作させることができる。
【００４１】
さらに、ゲート電極１５ａ及び１５ｂ側への帰還容量になるような浮遊容量を減らすことができ、高周波領域においても良好な利得特性を得ることができる。
【００４２】
加えて、ＰＮ接合層を用いたキャパシタの場合には、実施例１に例示したＭＩＭキャパシタよりも簡単な構造であり、少ない工程数で製造することができるとともに、半導体装置を小型化することができ、比較的小電力を取扱う場合に好適な半導体装置を得ることができる。
【図面の簡単な説明】
【００４３】
【図１】本発明に係る半導体装置の第１の実施例をモデル化して示す平面図。
【図２】図１における片側の電界効果トランジスタ部分であるＡ−Ａ面に沿った断面図。
【図３】図１におけるＭＩＭキャパシタ部分であるＢ−Ｂ面に沿った断面図。
【図４】本発明に係る半導体装置の静特性及び所定の負荷を接続した場合の負荷線をモデル化して示す説明図。
【図５】フィールドプレート電極に印加される電圧と電界緩和効果との関係をモデル化して示す図。
【図６】本発明に係る半導体装置の第２の実施例をモデル化して示す平面図。
【図７】図６におけるＰＮ接合層を用いたキャパシタ部分であるＣ−Ｃ面に沿った断面図。
【図８】フィールドプレート構造を有する従来の電界効果トランジスタの一例をモデル化して示す断面図。
【符号の説明】
【００４４】
１、２  半導体装置
１１  半導体基板
１２  ソース電極
１３  ドレイン電極
１４  絶縁膜
１５  ゲート電極
１６  ゲート端子
１７  フィールドプレート電極
１８  ２層に積層されたＭＩＭキャパシタ
１９  接地用電極
２０  インダクタ
２１  抵抗体
２２  ＰＮ接合層を用いたキャパシタ
【図１】
2007042813.tif 000003
【図２】
2007042813.tif 000004
【図３】
2007042813.tif 000005
【図４】
2007042813.tif 000006
【図５】
2007042813.tif 000007
【図６】
2007042813.tif 000008
【図７】
2007042813.tif 000009
【図８】
2007042813.tif 000010