(57)【要約】【課題】ＩＣや基板から放射されるノイズを効果的に抑制することができる、クアッドリードフラットパッケージＩＣ実装基板を提供する。【解決手段】クアッドリードフラットパッケージＩＣ２をウエーブソルダリング法により基板に半田付けした、クアッドリードフラットパッケージＩＣ実装基板であって、クアッドリードフラットパッケージＩＣは、パッケージの４つの角部のうちの１つの角部が、ウエーブソルダリング法の半田付け時の基板進行方向での該４つの角部における先頭になるように配置し、クアッドリードフラットパッケージＩＣの電源ＧＮＤ間に配置されたバイパスコンデンサ６〜２２は、その電極が、クアッドリードフラットパッケージＩＣのリードに対して平行もしくは垂直になるように配置したクアッドリードフラットパッケージＩＣ実装基板により前記課題を解決する。【選択図】図１
2007281282.tif 000002
【特許請求の範囲】
【請求項１】
クアッドリードフラットパッケージＩＣをウエーブソルダリング法により基板に半田付けした、クアッドリードフラットパッケージＩＣ実装基板であって、
前記クアッドリードフラットパッケージＩＣは、該パッケージの４つの角部のうちの１つの角部が、ウエーブソルダリング法の半田付け時の基板進行方向での該４つの角部における先頭になるように配置し、
前記クアッドリードフラットパッケージＩＣの電源とＧＮＤとの間に配置されたバイパスコンデンサは、その電極が、該クアッドリードフラットパッケージＩＣのリードに対して平行もしくは垂直になるように配置したことを特徴とするクアッドリードフラットパッケージＩＣ実装基板。
【請求項２】
請求項１に記載のクアッドリードフラットパッケージＩＣ実装基板において、
前記パッケージの前記１つの角部を除く他の角部に近接して、余剰半田を引き寄せる余剰半田吸収ランドを設けたことを特徴とするクアッドリードフラットパッケージＩＣ実装基板。
【請求項３】
請求項２に記載のクアッドリードフラットパッケージＩＣ実装基板において、
前記余剰半田吸収ランドはＧＮＤパターンの一部に設けられることを特徴とするクアッドリードフラットパッケージＩＣ実装基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クアッドリード（４方向リード）フラットパッケージＩＣとそれのバイパスコンデンサをウエーブソルダリング法を用いてプリント基板に実装する実装基板に関し、特にＩＣや基板から放射されるノイズの抑制に関するものである。
【背景技術】
【０００２】
クアッドリードフラットパッケージは、ウエーブソルダリング可能な多ピンＩＣ用パッケージとして頻繁に利用されている。
【０００３】
マスプロダクションにおいてプリント基板に電子部品を半田付けする手法としては、ウエーブソルダリング法とリフローソルダリング法に大別される。
【０００４】
ウエーブソルダリング法は、リフローソルダリング法に比べて面実装部品とリード挿入部品を一度に半田付けできる、半田そのものの価格が安価という利点がある。
【０００５】
しかしながら、ウエーブソルダリング法は、溶融した半田に浸すようにするため、リード間の半田ブリッジ（半田ショート）が起き易いという問題がある。
【０００６】
この問題を解消するため、特許文献１では、クアッドリードフラットパッケージＩＣをウエーブソルダリング時の基板進行方向に対して４５度傾けて配置する（１つの角部が先頭になるように配置する）ことが提案されている。
【０００７】
また、チップセラミックコンデンサやチップ抵抗をウエーブソルダリング法で半田付けする場合、それらの電極の向きをウエーブソルダリング時の基板進行方向に対して垂直の向きに配置していた。これは、電極の向きをウエーブソルダリング時の基板進行方向に対して平行にすると基板進行方向下流側の電極まで半田が廻りにくくなり未半田が発生する恐れがあるためである。
【特許文献１】特許第２６３５３２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、近年の半導体プロセスの進歩により、回路の動作速度が高速化されるに伴い、ＩＣや基板から放射されるノイズが増加している。この問題を解決するためには、多層基板を用いる、ＩＣのバイパスコンデンサ、特に電源とＧＮＤとの間のバイパスコンデンサの配置をＩＣに近づけ、かつ数量を増やすという手法がある。
【０００９】
しかし、多層基板は高価であり、また、ウエーブソルダリング法の場合、チップセラミックコンデンサの配置の方向に制約があったため効果的にバイパスコンデンサを配置できない場合があった。
【００１０】
本発明は、このような状況のもとでなされたもので、ＩＣや基板から放射されるノイズを効果的に抑制することができる、クアッドリードフラットパッケージＩＣ実装基板を提供することを課題とするものである。
【課題を解決するための手段】
【００１１】
前記課題を解決するため、本発明では、クアッドリードフラットパッケージＩＣ実装基板を次の（１）のとおりに構成する。
【００１２】
（１）クアッドリードフラットパッケージＩＣをウエーブソルダリング法により基板に半田付けした、クアッドリードフラットパッケージＩＣ実装基板であって、
前記クアッドリードフラットパッケージＩＣは、該パッケージの４つの角部のうちの１つの角部が、ウエーブソルダリング法の半田付け時の基板進行方向での該４つの角部における先頭になるように配置し、
前記クアッドリードフラットパッケージＩＣの電源ＧＮＤ間に配置されたバイパスコンデンサは、その電極が、該クアッドリードフラットパッケージＩＣのリードに対して平行もしくは垂直になるように配置したクアッドリードフラットパッケージＩＣ実装基板。
【発明の効果】
【００１３】
本発明によれば、バイパスコンデンサの配置の自由度が増し、電源とＧＮＤとの間のバイパスコンデンサの配置をクアッドリードフラットパッケージＩＣに近づけ、かつ数量を増やすことができるようになる。これにより、ＩＣや基板から放射されるノイズを効果的に抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための最良の形態を、実施例により詳しく説明する。
【実施例１】
【００１５】
図１は、実施例１である“クアッドリードフラットパッケージＩＣ実装基板”におけるＩＣ近傍の構成を示す平面図である。本基板は片面プリント基板である。また、図の煩雑さを防ぐため、本実施例の説明に関係のない箇所の部品配置は記載していない。
【００１６】
図１において、図中の矢印の方向がウエーブソルダリング時のプリント基板進行方向である。２は８０ピンのクアッドリードフラットパッケージＩＣである。
【００１７】
３〜５はウエーブソルダリング時にクアッドリードフラットパッケージＩＣのリード部に余剰な半田が留置して半田ブリッジが発生しないように下流側で余剰半田を引き寄せる余剰半田吸収ランドである。６〜２２は電源ＧＮＤ間のバイパスコンデンサである。２３〜２６はＧＮＤパターンであり、クアッドリードフラットパッケージＩＣ外部のＧＮＤに接続されている。また、３〜５の余剰半田吸収ランドはＧＮＤパターン２３〜２５の一部である。２７〜３５もＧＮＤパターンである。
【００１８】
クアッドリードフラットパッケージＩＣ外部から接続されるＧＮＤパターン２３〜２６は、クアッドリードフラットパッケージＩＣ下部を通して２７〜３５のＧＮＤパターンに接続される。３６〜４８は電源パターンである。他、特に数字を記載していないパターンは信号線である。
【００１９】
クアッドリードフラットパッケージＩＣ２は、パッケージ角部の１つがウエーブソルダリング法の半田付け時の基板進行先頭になるように配置、すなわち４５度傾けて配置されている。これは前記特許文献１で提案されている手法であり、余剰半田吸収ランド３〜５も備えているため、ウエーブソルダリング法の半田付け時にクアッドリードフラットパッケージＩＣ２のリード間の半田ブリッジを抑えることができる。
【００２０】
また、バイパスコンデンサ６〜２２の電極は、クアッドリードフラットパッケージＩＣ２のリードに対して平行、もしくは垂直に配置、すなわち４５度傾けて配置されている。このため、ウエーブソルダリング時の基板進行方向下流側の電極がバイパスコンデンサそれ自身の影にならず、半田が電極まで廻りこむため半田付けを確実に行うことができる。
【００２１】
また、リードに対して平行、もしくは垂直になるように配置すると、図示のように、バイパスコンデンサと基板のプリントパターンとの干渉が比較的少なくなる。つまり、クアッドリードフラットパッケージＩＣ周辺のスペースを有効に利用しながらバイパスコンデンサの配置の自由度が増すことになり、、電源とＧＮＤとの間のバイパスコンデンサの配置をＩＣに近づけ、かつ数量を増やすことができる。
【００２２】
従来の構成では、クアッドリードフラットパッケージＩＣのリード間距離が短くなればなるほどウエーブソルダリング時にリード間の半田ブリッジが発生しやすくなる。それを防ぐため、余剰半田吸収ランドは大きくしなければならず、クアッドリードフラットパッケージＩＣ近傍のスペースに制約が発生する。
【００２３】
本実施例のように、電源ＧＮＤ間のバイパスコンデンサ６〜２２をウエーブソルダリング時のプリント基板進行方向に対して４５度斜めに配置することにより、クアッドリードフラットパッケージＩＣ近傍に電源ＧＮＤ間のバイパスコンデンサを配置できる。これにより、ウエーブソルダリング時に発生するリード間の半田ブリッジが低減されることになり、効果的にノイズを抑えることができる。
【００２４】
以上説明したように、本実施例によれば、クアッドリードフラットパッケージＩＣ近傍におけるバイパスコンデンサの配置の自由度が増し、電源とＧＮＤとの間のバイパスコンデンサの配置をＩＣに近づけ、かつ数量を増やすことができるようになる。これにより、ＩＣや基板から放射されるノイズを効果的に抑制することができる。
【図面の簡単な説明】
【００２５】
【図１】実施例１の構成を示す平面図
【符号の説明】
【００２６】
２        クアッドリードフラットパッケージＩＣ
３〜５    余剰半田吸収ランド
６〜２２  バイパスコンデンサ
２３〜３５  ＧＮＤパターン
３６〜４８  電源パターン
【図１】
2007281282.tif 000003