(57)【要約】【課題】部品点数を増加することなく、維持期間を減少させることなく輝点対策ができ、高精細パネルの駆動時においても維持期間の減少を抑制できるプラズマディスプレイ駆動装置およびプラズマディスプレイ装置を実現する。【解決手段】プラズマディスプレイパネルの駆動装置は、初期化期間において放電セルを初期化するための初期化パルスを印加する駆動部を備える。初期化パルスは少なくとも２つの傾斜期間（0-Va, Va-Vx, Vx-Vb）を有する。駆動部は、１つの傾斜発生回路（５０）により、初期化パルスにおける少なくとも２つの傾斜期間における傾斜電圧を発生させる。【選択図】図４
2007286612.tif 000002
【特許請求の範囲】
【請求項１】
表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルの駆動装置であって、
初期化期間において放電セルを初期化するための初期化パルスを印加する駆動部を備え、
前記初期化パルスは少なくとも２つの傾斜期間を有し、
前記駆動部は、１つの傾斜発生回路により、前記初期化パルスにおける少なくとも２つの傾斜期間における傾斜電圧を発生させる、ことを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項２】
前記初期化パルスは、第１の傾斜期間と、前記第１の傾斜期間より緩やかな傾斜を有する第２の傾斜期間と、前記第２の傾斜期間より緩やかな傾斜を有する第３の傾斜期間とを経由して立ち上がり、
前記１つの傾斜発生回路により、前記第１、第２および第３の傾斜期間のうち少なくとも２つ以上の傾斜期間における傾斜電圧を発生させる、ことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
【請求項３】
前記１つの傾斜発生回路は、前記第１の傾斜期間における傾斜電圧を発生させる回路部と、前記第２の傾斜期間における傾斜電圧を発生させる回路部と、前記第３の傾斜期間における傾斜電圧を発生させる回路部とを含み、
前記回路部を切り替えることにより、各傾斜期間における傾斜電圧の平均変化速度を発生させる、ことを特徴とする請求項２記載のプラズマディスプレイパネルの駆動装置。
【請求項４】
前記回路部の少なくとも１つはツェナーダイオードを含むことを特徴とする請求項３記載のプラズマディスプレイパネルの駆動装置。
【請求項５】
表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルの駆動装置であって、
初期化期間において放電セルを初期化するための初期化パルスを印加する駆動部を備え、
前記駆動部は、直列接続されたスイッチ素子を含み、該スイッチ素子のオン・オフにより前記走査電極に電圧を供給する走査用ＩＣを含み、
前記初期化パルスは少なくとも２つの傾斜期間を有し、前記初期化パルスの前記第２の傾斜期間の傾斜電圧を前記走査用ＩＣにより発生させることを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項６】
表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルと、
請求項１ないし５のいずれかに記載のプラズマディスプレイパネル駆動装置と
を備えたプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動装置およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
図８にプラズマディスプレイパネル（以下パネルという）の一部斜視図を示す。図８に示すように、第１のガラス基板１上には誘電体層２及び保護膜３で覆われた走査電極４と維持電極５とが対を成して互いに平行に設けられている。第２のガラス基板６上には絶縁体層７で覆われたデータ電極８が設けられ、データ電極８の間の絶縁体層７上にデータ電極８と平行して隔壁９が設けられている。また、絶縁体層７の表面からと隔壁９の側面にかけて蛍光体１０が設けられ、走査電極４及び維持電極５とデータ電極８とが直交するように第１のガラス基板１と第２のガラス基板６とが放電空間１１を挟んで対向して配置されている。また、隣接する２つの隔壁９に挟まれ、データ電極８と対向する走査電極４と維持電極５との交差部の放電空間には放電セル１２が構成されている。
【０００３】
次に、このパネルの電極配列図を図９に示す。図９に示すように、このパネル１００の電極配列はＭ×Ｎのマトリックス構成であり、列方向にはＭ列のデータ電極Ｄ１〜ＤＭが配列されており、行方向にはＮ行の走査電極ＳＣＮ１〜ＳＣＮＮ及び維持電極ＳＵＳ１〜ＳＵＳＮが配列されている。
【０００４】
このパネルを駆動するための従来の駆動方法における時間割構成図を図１０に、動作タイミング図を図１１にそれぞれ示す。この駆動方法は１フィールドを複数のサブフィールドで構成し、これらのサブフィールドはそれぞれ書き込み期間及び維持期間及び消去初期化期間で構成され、１フィールドは最初にある初期化期間、それに続く複数のサブフィールド及びフィールドの最後にある消去期間から構成されている。
【０００５】
１フィールドの最初にある初期化期間について図１１を用いて以下に説明する。図１１に示すように初期化期間の初期化動作において、全てのデータ電極Ｄ１〜ＤＭ及び全ての維持電極ＳＵＳ１〜ＳＵＳＮを０Ｖに保持し、全ての走査電極ＳＣＮ１〜ＳＣＮＮには全ての維持電極ＳＵＳ１〜ＳＵＳＮに対して放電開始電圧以下の電圧Ｖａ（Ｖ）から、放電開始電圧を超える電圧Ｖｂ（Ｖ）に向かって緩やかに上昇する傾斜電圧を印加する。この傾斜電圧が上昇する間に全ての放電セル１２において、全ての走査電極ＳＣＮ１〜ＳＣＮＮから全てのデータ電極Ｄ１〜ＤＭ及び全ての維持電極ＳＵＳ１〜ＳＵＳＮにそれぞれ１回目の微弱な放電が起こり、全ての走査電極ＳＣＮ１〜ＳＣＮＮ上の保護膜３の表面に負の壁電圧が蓄積されるとともに、全てのデータ電極Ｄ１〜ＤＭ上の絶縁体層７の表面及び全ての維持電極ＳＵＳ１〜ＳＵＳＮ上の保護膜３の表面には正の壁電圧が蓄積される。
【０００６】
その後全ての維持電極ＳＵＳ１〜ＳＵＳＮを正の電圧Ｖｈ（Ｖ）に保持し、全ての走査電極ＳＣＮ１〜ＳＣＮＮには全ての維持電極ＳＵＳ１〜ＳＵＳＮに対して放電開始電圧以下の電圧Ｖｃ（Ｖ）から放電開始電圧を超える電圧Ｖｄ（Ｖ）に向かって緩やかに下降する傾斜電圧を印加する。この傾斜電圧が下降する間に再び全ての放電セル１２において、全ての維持電極ＳＵＳ１〜ＳＵＳＮから全ての走査電極ＳＣＮ１〜ＳＣＮＮにそれぞれ２回目の微弱な放電が起こり、全ての走査電極ＳＣＮ１〜ＳＣＮＮ上の保護膜３の表面に蓄積されている負の壁電圧及び全ての維持電極ＳＵＳ１〜ＳＵＳＮ上の保護膜３の表面に蓄積されている正の壁電圧がそれぞれ弱められる。また全てのデータ電極Ｄ１〜ＤＭと全ての走査電極ＳＣＮ１〜ＳＣＮＮとの間にも微弱な放電が起こり、全てのデータ電極Ｄ１〜ＤＭ上の絶縁体層７の表面に蓄積されている正の壁電圧は後続の書き込み期間における書
き込み動作に有効に作用する値に調整される。以上により１フィールドの最初にある初期化期間の初期化動作が終了する。
【０００７】
次に書き込み期間の書き込み動作において、全ての走査電極ＳＣＮ１〜ＳＣＮＮをＶｇ（Ｖ）に保持し、全てのデータ電極Ｄ１〜ＤＭのうち、１行目に表示すべき放電セル１２に対応する所定のデータ電極Ｄｉ（ｉは１〜ｍの整数を表す）に正の書き込みパルス電圧Ｖｗ（Ｖ）を１行目の走査電極ＳＣＮ１に走査パルス電圧０Ｖをそれぞれ印加する。このとき所定のデータ電極Ｄｉと走査電極ＳＣＮ１との交差部における絶縁体層７の表面と走査電極ＳＣＮ１上の保護膜３の表面との間の電圧は、書き込みパルス電圧Ｖｗ（Ｖ）に全てのデータ電極Ｄ１〜ＤＭ上の絶縁体層７の表面に蓄積された正の壁電圧が加算されたものとなるため、この交差部において所定のデータ電極Ｄｉと走査電極ＳＣＮ１との間及び維持電極ＳＵＳ１と走査電極ＳＣＮ１との間にそれぞれ書き込み放電が起こり、この交差部の走査電極ＳＣＮ１上の保護膜３の表面に正の壁電圧が、維持電極ＳＵＳ１上の保護膜３の表面に負の壁電圧が、データ電極Ｄｉ上の絶縁体層７の表面に負の壁電圧がそれぞれ蓄積される。また全てのデータ電極Ｄ１〜ＤＭに対し同様な動作が引き続いて行われ、以上により書き込み期間における書き込み動作が終了する。
【０００８】
次に維持期間での維持動作及びそれに続く消去初期化期間の動作について図１２に示し、以下に説明する。維持期間の維持動作において全ての走査電極ＳＣＮ１〜ＳＣＮＮ及び全ての維持電極ＳＵＳ１〜ＳＵＳＮに、維持パルス電圧Ｖｍ（Ｖ）を交互に印加している。そして、維持期間における最後の維持パルスのパルス幅を他の維持パルスのパルス幅よりも短くし、その後走査電極ＳＣＮ１〜ＳＣＮＮ及び維持電極ＳＵＳ１〜ＳＵＳＮの電圧を一定の電圧Ｖｈ（Ｖ）とする。
【０００９】
書き込み動作に続く維持期間の維持動作において、まず全ての走査電極ＳＣＮ１〜ＳＣＮＮ及び維持電極ＳＵＳ１〜ＳＵＳＮを０Ｖに保持した後、全ての走査電極ＳＣＮ１〜ＳＣＮＮに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、書き込み放電を起こした放電セル１２における走査電極４上の保護膜３の表面と維持電極５上の保護膜３の表面との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、書き込み期間において蓄積された走査電極４上の保護膜３の正の壁電圧及び維持電極５上の保護膜３の表面に蓄積された負の壁電圧が加算されたものになり、これは放電開始電圧を超える。このため、書き込み放電を起こした放電セル１２において、走査電極４と維持電極５との間に維持放電が起こり、この維持放電を起こした放電セル１２における走査電極４上の保護膜３の表面には負の壁電圧が蓄積され、維持電極５上の保護膜３の表面には正の壁電圧が蓄積される。その後、維持パルス電圧は０Ｖに戻る。続いて、全ての維持電極ＳＵＳ１〜ＳＵＳＮに正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２における走査電極４上の保護膜３の表面と維持電極５上の保護膜３の表面との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、直前の維持放電によって蓄積された走査電極４上の保護膜３の表面の負の壁電圧及び維持電極５上の保護膜３の表面に蓄積された正の壁電圧が加算されたものになる。このため、直前に維持放電を起こした放電セル１２において、走査電極４と維持電極５との間に維持放電が起こり、この維持放電を起こした放電セル１２における走査電極４上の保護膜３の表面には正の壁電圧が蓄積され、維持電極５上の保護膜３の表面には負の壁電圧が蓄積される。その後、維持パルス電圧は０Ｖに戻る。以降同様に、全ての走査電極ＳＣＮ１〜ＳＣＮＮと全ての維持電極ＳＵＳ１〜ＳＵＳＮとに正の維持パルス電圧Ｖｍ（Ｖ）を交互に印加することにより、維持放電が継続して行われる。
【００１０】
そして、消去初期化期間の前半且つ維持期間の最後に印加される維持パルス電圧のパルス幅は、放電が壁電圧を形成して安定に終了する時間より短く設定されており、その維持パルス電圧の印加後、走査電極ＳＣＮ１〜ＳＣＮＮ及び維持電極ＳＵＳ１〜ＳＵＳＮの電圧は一定の電圧Ｖｈ（Ｖ）に設定されている。このため、走査電極ＳＣＮ１〜ＳＣＮＮ上
の保護膜３の表面の壁電圧と維持電極ＳＵＳ１〜ＳＵＳＮ上の保護膜３の表面の壁電圧とはほぼ等しくなり、消去動作が行われることになる。また、書き込み放電が起こらなかった放電セル１２についてはこのような維持放電は起こらない。
【００１１】
次に消去初期化期間の後半について以下に説明する。消去初期化期間の後半における消去初期化動作では、まず全ての維持電極ＳＵＳ１〜ＳＵＳＮ及び全ての走査電極ＳＣＮ1
〜ＳＣＮＮに正電圧Ｖｈ（Ｖ）をそれぞれ印加する。また全ての走査電極ＳＣＮ１〜ＳＣＮＮには全ての維持電極ＳＵＳ１〜ＳＵＳＮに対して放電開始電圧以下となる電圧Ｖｈ（Ｖ）から放電開始電圧を超える電圧Ｖｅ（Ｖ）に向かって緩やかに下降する傾斜電圧を印加する。この傾斜電圧が下降する間に維持動作を行った放電セル１２では、維持電極５から走査電極４に初期化放電が起こる。これは維持動作を行った放電セル１２における維持電極５上の保護膜３の表面と走査電極４上の保護膜３の表面との間の電圧が、維持電極５に印加されている正電圧Ｖｈ（Ｖ）と維持放電中に維持電極５上の保護膜３の表面に蓄積された正の壁電圧及び走査電極４上の保護膜３の表面に蓄積された負の壁電圧とが加算されたものに、下降する傾斜電圧が加算されたものとなり、これが放電開始電圧を超えるからである。この初期化放電は微弱であり、走査電極４上の保護膜３の表面に正の壁電圧が、維持電極５上の保護膜３の表面に負の壁電圧がそれぞれわずかに蓄積する。また、データ電極８と走査電極４との間にも微弱な放電が起こり、データ電極８上の絶縁体層７の表面に蓄積された正の壁電圧は書き込み動作に適した値に調整される。書き込み放電及び維持放電が行われなかった放電セル１２では、前のサブフィールドにおいてすでに書き込み動作に適した値に調整されているため、消去初期化期間において初期化放電は起こらない。以上で維持動作及び消去初期化動作は終了する。
【００１２】
しかし、以上に説明した従来の駆動方法における各サブフィールドの維持動作後の消去初期化動作では、維持電極５とデータ電極８との間に放電を起こすことによる初期化動作及び消去動作を行わないため維持動作を行った場合にデータ電極８の絶縁体層７の維持電極５寄りの表面に正の壁電荷が、維持電極５の保護膜３のデータ電極８寄りで且つ走査電極４に対し反対側の表面に負の壁電荷が過剰に蓄積された状態のまま次のフィールドの最初にある初期化期間に移行することがあり、この場合初期化期間に走査電極４に印加する初期化電圧パルスＶａ（Ｖ）及びＶｂ（Ｖ）により走査電極４と維持電極５との間で誤放電が発生する場合があり、またこの場合初期化電圧パルスの後半で書き込み動作と同様の誤放電が起こることがある。これにより実際に書き込みパルスが印加されなくても維持放電を行い、それが輝点となり画質を劣化させるという問題がある。
【００１３】
この課題を改善するため、特許文献１では維持期間を除く少なくとも１つ以上の期間に壁電荷調整期間を設け、維持電極にデータ電極に対し放電開始電圧を超え、且つ走査電極に対し放電開始電圧以下である第１の電圧パルスを印加している。これにより、維持電極に過剰に蓄積した負の壁電荷をデータ電極との間に放電を起こすことによって適当な値に調整し、後続の初期化期間での誤放電及び誤書き込みを防止し、それが原因で発生する輝点を低減することによって画質の劣化を防止することができる駆動方法を提案している。
【００１４】
また近年、非特許文献１に記載されるようにパネル発光時の輝度をあげパネルに供給する電力を低減させるために、封入されているネオン（Ｎｅ）とキセノン（Ｘｅ）の混合ガスのうちキセノン（Ｘｅ）ガスの混合比率を上昇させパネル発光輝度をアップさせる論文が発表されている。
【００１５】
しかし一方で、非特許文献２の図５（ａ）に記載されるようにキセノン（Ｘｅ）ガスの混合比率を上昇させることで、放電開始電圧が上昇するとともにセル印加電圧に対する壁電荷移動量が大きくなるという論文も発表されている。
また、プラズマディスプレイパネルの駆動方法として特許文献２に開示のものが提案されている。
【特許文献１】特開２００２−３５１３８３号公報（全頁、第１図〜第１０図）
【特許文献２】特許第３５２８６６４号
【非特許文献１】ＩＤＷ’０３  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  Ｔｈｅ  １０ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｄｉｓｐｌａｙ  Ｗｏｒｋｓｈｏｐｓ（２００３．１２．３〜５開催資料  ＰＤＰｐ２−７  Ｐ１０１７〜１０２０）
【非特許文献２】ＳＩＤ’０２  ＤＩＧＥＳＴ  （２００２  Ｐ−６０  Ｐ４３０ｆｉｇ．５（ａ））
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかし前述の特許文献１に提案されている駆動方法においては、維持動作後の消去初期化のあと壁電荷調整期間を設け、維持電極に過剰に蓄積した負の壁電荷をデータ電極との間に放電を起こすことによって適当な値に調整しているため、新たに１フィールド内に少なくとも一つの壁電荷調整期間が追加となる。
【００１７】
そのため前述の特許文献１に提案されている駆動方法においては、誤放電及び誤書き込みを防止し、それが原因で発生する輝点を低減することには効果があるが、一方で従来の駆動方法に比べて１フィールドに追加される壁電荷調整期間分、１フィールド内で利用できる時間が短くなるため維持期間に割り当てられる時間が減少し維持パルス数が減少しパネル最大輝度が低下する場合がある。
【００１８】
また近年、パネルの大型化とともに高精細化が強く求められており、さらに書き込み期間が増大する方向にあるが、この高精細化パネルの駆動時にはさらに維持期間の減少が問題となる。
【００１９】
また非特許文献１に発表されているようにキセノン（Ｘｅ）ガスの混合比率を上昇させパネル発光輝度をアップさせることができるが、この場合、非特許文献２に発表されるように放電開始電圧が上昇するとともにセル印加電圧に対する壁電荷移動量が大きくなる。
【００２０】
そのためキセノン（Ｘｅ）ガスの混合比率を上昇させた場合、従来のキセノン（Ｘｅ）ガスの混合比率での駆動方法における初期化期間の初期化動作時の傾斜電圧の傾斜のままでは微放電とならず強放電となり輝点発生の要因となる。
【００２１】
この対策としてキセノン（Ｘｅ）ガスの混合比率を上昇させた場合の初期化動作時の傾斜電圧は、従来のキセノン（Ｘｅ）ガスの混合比率での傾斜電圧の傾斜に対して緩やかにする必要がある。
【００２２】
この初期化期間における傾斜時間の増大は、従来のキセノン（Ｘｅ）ガスの混合比率時に比較して１フィールドに追加される傾斜時間の増大分、１フィールド内で利用できる時間が短くなるため維持期間に割り当てられる時間が減少し維持パルス数が減少しパネル最大輝度が低下する場合がある。
【００２３】
また近年、パネルの大型化とともに高精細化が強く求められており、さらに書き込み期間が増大する方向にあるが、この高精細化パネルの駆動時にはさらに維持期間の減少が問題となる。また、製造コストの点から部品点数の削減が要望されている。
【００２４】
本発明は上記の課題を解決するものであり、部品点数を増加することなく、新たな壁電荷調整期間の追加やキセノン（Ｘｅ）ガスの混合比率の上昇に際しての初期化期間における傾斜時間の増大を必要とすることなく、初期化期間での誤放電及び誤書き込みを防止し、それが原因で発生する輝点を低減することによって画質の劣化を防止することができる駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００２５】
このような目的を達成するために、本発明では、表示電極対を構成する複数の走査電極および維持電極を有し、初期化パルスを印加する初期化期間を有する交流放電型プラズマディスプレイパネルに対して、第１の急峻な傾斜期間および第１の急峻な傾斜期間より緩やかな第２の傾斜期間および第２の傾斜期間より緩やかな第３の傾斜期間を経由して立ち上がる初期化パルスを印加する。
【００２６】
このような方法によれば、新たな壁電荷調整期間の追加やキセノン（Ｘｅ）ガスの混合比率の上昇に際しての初期化期間における傾斜時間の増大を必要とすることなく、初期化期間での誤放電及び誤書き込みを防止し、それが原因で発生する輝点を低減することによって画質の劣化を防止することができる。
【００２７】
本発明に係る、第１のプラズマディスプレイパネルの駆動装置は、表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルの駆動装置である。駆動装置は、初期化期間において放電セルを初期化するための初期化パルスを印加する駆動部を備える。初期化パルスは少なくとも２つの傾斜期間を有する。駆動部は、１つの傾斜発生回路により、初期化パルスにおける少なくとも２つの傾斜期間における傾斜電圧を発生させる。
【００２８】
上記駆動装置において、初期化パルスは、第１の傾斜期間と、前記第１の傾斜期間より緩やかな傾斜を有する第２の傾斜期間と、前記第２の傾斜期間より緩やかな傾斜を有する第３の傾斜期間とを経由して立ち上がってもよい。そして、１つの傾斜発生回路により、第１、第２および第３の傾斜期間のうち少なくとも２つ以上の傾斜期間における傾斜電圧を発生させてもよい。
【００２９】
１つの傾斜発生回路は、第１の傾斜期間における傾斜電圧を発生させる回路部と、第２の傾斜期間における傾斜電圧を発生させる回路部と、第３の傾斜期間における傾斜電圧を発生させる回路部とを含んでもよく、回路部を切り替えることにより、各傾斜期間における傾斜電圧の平均変化速度を発生させてもよい。回路部の少なくとも１つはツェナーダイオードで構成できる。
【００３０】
本発明に係る、第１のプラズマディスプレイパネルの駆動装置は、表示電極対を構成する複数の走査電極および維持電極を有するプラズマディスプレイパネルの駆動装置であって、初期化期間において放電セルを初期化するための初期化パルスを印加する駆動部を備える。その駆動部は、直列接続されたスイッチ素子を含み、スイッチ素子のオン・オフにより走査電極に電圧を供給する走査用ＩＣを含む。初期化パルスは少なくとも２つの傾斜期間を有し、初期化パルスの第２の傾斜期間の傾斜電圧を走査用ＩＣにより発生させる。
【００３１】
上記の駆動装置によれば、初期化期間での誤放電及び誤書き込みを防止し、それが原因で発生する輝点を低減することによって画質の劣化を防止することができる。また１つの傾斜発生回路にて少なくとも２つ以上の傾斜期間の傾斜平均変化速度を発生させることができ、部品点数の削減が可能である。
【発明の効果】
【００３２】
本発明によれば、新たな壁電荷調整期間の追加やキセノン（Ｘｅ）ガスの混合比率の上昇に際しての初期化期間における傾斜時間の増大を必要とすることなく、初期化期間での誤放電及び誤書き込みを防止し、それが原因で発生する輝点を低減することによって画質の劣化を防止することができる駆動方法を提供することができる。またその際１つの傾斜発生回路にて少なくとも２つ以上の傾斜期間の傾斜平均変化速度を発生させることができ、部品点数の削減が可能である。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００３４】
（実施の形態１）
１．プラズマディスプレイ装置の構成
図７に本発明の実施の形態１によるプラズマディスプレイ装置の構成図を示し、以下に本発明のプラズマディスプレイの駆動方法について説明する。図７に示すプラズマディスプレイ装置はプラズマディスプレイパネル１００、データドライバ２００、走査ドライバ
３００及び維持ドライバ４００を備えている。
【００３５】
プラズマディスプレイパネル１００は複数のデータ電極８、複数の走査電極４及び複数の維持電極５を含む。複数のデータ電極８は画面の垂直方向に配列され、複数の走査電極４及び複数の維持電極５は画面の水平方向に配列されている。また複数の維持電極５は共通に接続されている。データ電極８、走査電極４及び維持電極５の各交差点には、放電セル１２が掲載され、各放電セル１２が画面上の画素を構成する。なおプラズマディスプレイの電極配列の詳細は図９に示す従来のプラズマディスプレイの電極配列と同様である。
【００３６】
データドライバ２００は、プラズマディスプレイパネル１００の複数のデータ電極８に接続されている。走査ドライバ３００は、プラズマディスプレイパネル１００の複数の走査電極４に接続されている。また、維持ドライバ４００は、プラズマディスプレイパネル１００の複数の維持電極５に接続されている。走査ドライバ３００は全放電セル１２において安定した維持放電、初期化放電及び書き込み放電を行うことができるように、各サブフィールドの維持期間を含む初期化期間及び書き込み期間において複数の走査電極４にそれぞれ維持動作用、初期化動作用及び書き込み動作用パルスを印加する。また、維持ドライバ４００は全放電セル１２において安定した維持放電、初期化放電及び書き込み放電を行うことができるように、各サブフィールドの維持期間を含む初期化期間及び書き込み期間において複数の維持電極５にそれぞれ維持動作用、初期化動作用及び書き込み動作用パルスを印加する。またデータドライバ２００は全放電セル１２において安定した書き込み放電を行うことができるように、各サブフィールドの書き込み期間に複数のデータ電極８に入力される映像信号に応じてオンまたはオフする書き込み電圧パルスを印加する。これにより、所定の放電セル１２において維持動作、初期化動作及び書き込み動作が行われる。
【００３７】
２．  プラズマディスプレイパネルの駆動
図１に、図９のプラズマディスプレイパネル１００の駆動における維持動作、消去初期化動作及び初期化動作における走査電極４及び維持電極５及びデータ電極８の駆動電圧の印加タイミングの例を示す。このパネルを駆動するための本発明による駆動方法における時間割構成図は図１０に示した従来例と同じである。
【００３８】
各サブフィールドの書き込み期間の動作は、従来例で説明した動作と同じであり、従って各期間の動作によって各電極に蓄積される壁電圧も同様である。また、各サブフィールドの維持期間の動作も同様である。
【００３９】
最終サブフィールドにおいて、維持期間の終了間際の維持動作及び後続の消去初期化動作について図１を用いて以下に説明する。図１に示すように、維持期間において全ての走査電極４及び全ての維持電極５に維持パルス電圧Ｖｍ（Ｖ）を交互に印加している。これにより書き込み放電を起こした放電セル１２における走査電極４上の保護膜３の表面と維持電極５上の保護膜３の表面との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、書き込み期間において蓄積された走査電極４上の保護膜３の正の壁電圧及び維持電極５上の保護膜３の表面に蓄積された負の壁電圧が加算されたものになり、これは放電開始電圧を超える。このため、書き込み放電を起こした放電セル１２において、走査電極４と維持電極５との間に維持放電が起こり、この維持放電を起こした放電セル１２における走査電極４上の保護膜３の表面には負の壁電圧が蓄積され、維持電極５上の保護膜３の表面には正の壁電圧が蓄積される。その後、維持パルス電圧は０Ｖに戻る。続いて、全ての維持電極５に正の維持パルス電圧Ｖｍ（Ｖ）を印加すると、維持放電を起こした放電セル１２における走査電極４上の保護膜３の表面と維持電極５上の保護膜３の表面との間の電圧は、維持パルス電圧Ｖｍ（Ｖ）に、直前の維持放電によって蓄積された走査電極４上の保護膜３の表面の負の壁電圧及び維持電極５上の保護膜３の表面に蓄積された正の壁電圧が加算されたものになる。このため、直前に維持放電を起こした放電セル１２において、走査電極４と維持
電極５との間に維持放電が起こり、この維持放電を起こした放電セル１２における走査電極４上の保護膜３の表面には正の壁電圧が蓄積され、維持電極５上の保護膜３の表面には負の壁電圧が蓄積される。その後、維持パルス電圧は０Ｖに戻る。以降同様に、全ての走査電極４と全ての維持電極５とに正の維持パルス電圧Ｖｍ（Ｖ）を交互に印加することにより、維持放電が継続して行われる。
【００４０】
そして、消去初期化期間の前半且つ維持期間の最後に走査電極４に最後に印加される維持パルス電圧のパルス幅は、放電が壁電圧を形成して安定に終了する時間より短く設定されており、その維持パルス電圧の印加後、走査電極４及び維持電極５の電圧は一定の電圧Ｖｈ（Ｖ）に設定されている。このため、走査電極４上の保護膜３の表面の壁電圧と維持電極５上の保護膜３の表面の壁電圧とはほぼ等しくなり、消去動作が行われることになる。また、書き込み放電が起こらなかった放電セル１２についてはこのような維持放電は起こらない。
【００４１】
また、消去初期化期間の後半における消去初期化動作では、まず維持電極５及び走査電極４に正電圧Ｖｈ（Ｖ）をそれぞれ印加する。また走査電極４には維持電極５に対して放電開始電圧以下となる電圧Ｖｈ（Ｖ）から放電開始電圧を超える電圧Ｖｅ（Ｖ）に向かって緩やかに下降する傾斜電圧を印加する。この傾斜電圧が下降する間に維持動作を行った放電セル１２では、維持電極５から走査電極４に初期化放電が起こる。これは維持動作を行った放電セル１２における維持電極５上の保護膜３の表面と走査電極４上の保護膜３の表面との間の電圧が、維持電極５に印加されている正電圧Ｖｈ（Ｖ）と維持放電中に維持電極５上の保護膜３の表面に蓄積された正の壁電圧及び走査電極４上の保護膜３の表面に蓄積された負の壁電圧とが加算されたものに、下降する傾斜電圧が加算されたものとなり、これが放電開始電圧を超えるからである。この放電は微弱であり、走査電極４上の保護膜３の表面に正の壁電圧が、維持電極５上の保護膜３の表面に負の壁電圧がそれぞれわずかに蓄積する。また、データ電極８と走査電極４との間にも微弱な放電が起こり、データ電極８上の絶縁体層７の表面に蓄積された正の壁電圧は書き込み動作に適した値に調整される。書き込み放電及び維持放電が行われなかった放電セル１２では、前のサブフィールドにおいてすでに書き込み動作に適した値に調整されているため、初期化期間において初期化放電は起こらない。以上で維持動作及び消去初期化動作は終了する。
【００４２】
２．１  初期化期間の動作
初期化期間の動作について説明する。維持電極５およびデータ電極８に印加される電圧を０Ｖに保持し、その後走査電極４には維持電極５に対して放電開始電圧以下であるＶａ（Ｖ）まで第１の傾斜電圧にて上昇させる。その後、第１の傾斜電圧より緩やかな第２の傾斜電圧にて放電開始電圧をわずかに超える電圧Ｖｘ（Ｖ）まで上昇させる。これにより維持動作を行った放電セル１２は、消去初期化期間の後半における消去初期化動作で走査電極４上の保護膜３の表面にわずかに蓄積された正の壁電圧および維持電極５上の保護膜３の表面にわずかに蓄積された負の壁電圧に走査電極４に印加された電圧Ｖｘ（Ｖ）が加算され、放電開始電圧を少し上回った電圧となり放電する。そのため維持動作を行った放電セル１２の走査電極４上の保護膜３の表面に負の壁電圧がわずかに蓄積されるとともに、維持電極５上の保護膜３の表面には正の壁電圧がわずかに蓄積される。なおこの放電は、微放電を発生させる後続の第３の傾斜電圧ほど緩やかでないので後続の微放電より強いが放電開始電圧を少し上回った程度の電圧のため強放電とはなりえない。また維持動作を行わなかった放電セル１２についても、放電開始電圧を上回るため維持動作を行った放電セル１２より弱い放電が発生する。これにより消去初期化期間の後半における消去初期化動作で走査電極４上の保護膜３の表面に蓄積された正の壁電圧および維持電極５上の保護膜３の表面に蓄積された負の壁電圧が消されるため、その後の初期化電圧パルスによる走査電極４と維持電極５との間での誤放電は発生せず、初期化電圧パルスの後半で書き込み動作と同様の誤放電も発生することはない。その後第２の傾斜電圧よりさらに緩やかな第３の傾斜電圧により放電開始電圧を超える電圧Ｖｂ（Ｖ）に向かって緩やかに
上昇させる。これにより全ての放電セル１２において、走査電極４からデータ電極８及び維持電極５に微弱な放電が起こり、走査電極４上の保護膜３の表面に負の壁電圧が蓄積されるとともに、データ電極８上の絶縁体層７の表面及び維持電極５上の保護膜３の表面には正の壁電圧が蓄積される。
【００４３】
そののち従来例と同様に維持電極５を正の電圧Ｖｈ（Ｖ）に保持し、走査電極４には全ての維持電極５に対して放電開始電圧以下の電圧Ｖｃ（Ｖ）から放電開始電圧を超える電圧Ｖｄ（Ｖ）に向かって緩やかに下降する傾斜電圧を印加する。この傾斜電圧が下降する間に再び全ての放電セル１２において、維持電極５から走査電極４に微弱な放電が起こり、走査電極４上の保護膜３の表面に蓄積されている負の壁電圧及び維持電極５上の保護膜３の表面に蓄積されている正の壁電圧がそれぞれ弱められる。またデータ電極８と走査電極４との間にも微弱な放電が起こりデータ電極８上の絶縁体層７の表面に蓄積されている正の壁電圧は後続の書き込み期間における書き込み動作に有効に作用する値に調整される。
【００４４】
このように第２の傾斜電圧期間内にて放電開始電圧をわずかに超える電圧により放電させることでその後の初期化電圧Ｖｂ（Ｖ）が印加された場合でも、維持電極５上の保護膜３の表面には走査電極４と維持電極５との間で放電を起こすだけの負の壁電圧が存在しないため、走査電極４と維持電極５との間には誤放電は起こらない。またこれにより初期化動作中に走査電極４に印加される電圧Ｖｃ（Ｖ）からＶｄ（Ｖ）に変化する傾斜電圧による誤放電を防止できるため、その誤放電による誤書き込み動作によって起こる輝点の発生を防止できる。
【００４５】
そのため特許文献１に提案されているような壁電荷調整期間を設ける必要がないため、維持パルス数が減少しパネル最大輝度が低下することもない。
【００４６】
また、図２に示すように第２の傾斜電圧は第３の傾斜電圧よりも急な傾斜電圧であるため、第３の傾斜電圧が従来例と同じ傾斜電圧の場合には従来例に比較して傾斜時間差Δｔ時間、初期化期間が短縮できる。そのため高精細化パネルの駆動時に、さらに書き込み期間が増大しても特許文献１に提案されているような駆動方法に対してだけでなく、従来例に対しても維持期間の減少が大きく抑制される。
【００４７】
またパネル発光輝度をアップさせるためキセノン（Ｘｅ）ガスの混合比率を上昇させ初期化動作時の傾斜電圧を従来のキセノン（Ｘｅ）ガスの混合比率での傾斜電圧の傾斜に対して緩やかにした場合、図３に示すように従来例に対しての傾斜時間差はΔｔ２となりさらに従来例に対して初期化期間が短縮できる。
【００４８】
したがってキセノン（Ｘｅ）ガスの混合比率を上昇させた場合でも、初期化時間の増加が少なく、そのため高精細化パネルの駆動時に、さらに書き込み期間が増大しても従来例に対して維持期間の減少が大きく抑制される。
【００４９】
なお、図１に示した印加タイミングの例では、第１および第２および第３の傾斜電圧は直線にて上昇する場合を示しているが、前記説明した条件を満たす傾斜電圧であればどのような上昇波形でも問題ない。
【００５０】
また、図１においては第１から第２および第２から第３の傾斜電圧が連続した波形例を示しているが前記説明した放電条件に影響が無い状態で各々の間に移行期間が存在しても問題ない。
【００５１】
なお、図１においては初期化期間後半の放電開始電圧以下の電圧Ｖｃ（Ｖ）から放電開
始電圧を超える電圧Ｖｄ（Ｖ）に向かって緩やかに下降する傾斜電圧を一つの傾斜電圧にて構成しているが、立ち上がり時と同様に放電開始電圧をわずかに超えるより急峻な傾斜電圧期間を追加すればさらに初期化期間が短縮される。
【００５２】
２．２  傾斜発生回路
２．２．１  回路例１
図４（ａ）に、初期化パルス立ち上がり時の第１の急峻な傾斜電圧、第１の急峻な傾斜電圧より緩やかな第２の傾斜電圧、および第２の傾斜電圧より緩やかな第３の傾斜電圧を発生させる傾斜発生回路の構成例を示す。傾斜発生回路５０は走査ドライバ３００に含まれる。図４（ｂ）に、図４（ａ）の回路の動作波形を示す。
【００５３】
図４（ａ）において、ＦＥＴで構成されるスイッチＳＷ１０１のソースが図７の走査ドライバ３００内の最終端に備えられ走査電極４に接続される走査用ＩＣ（図７に図示せず）入力に接続され、スイッチＳＷ１０１のドレインには電源電圧Ｖｂと一端をスイッチＳＷ１０１のゲートに接続された抵抗Ｒ１０１とコンデンサＣ１０１との直列回路の他端が接続されている。この直列回路の中点に、信号Ｓ１、Ｓ２、Ｓ３によって各々動作する定電流回路Ｉ１０１、Ｉ１０２、Ｉ１０３が接続されている。
【００５４】
最初に各信号Ｓ１、Ｓ２、Ｓ３がともにローのとき、コンデンサＣ１０１は、定電流回路Ｉ１０１に逆並列のダイオードＤ１０１経由にて電圧Ｖｂに充電される。このときスイッチＳＷ１０１のドレイン〜ゲート間の寄生容量（図示せず）も抵抗Ｒ１０１経由にて電圧Ｖｂに充電される。信号Ｓ１がオンになり定電流回路Ｉ１０１によってコンデンサＣ１０１およびスイッチＳＷ１０１のドレイン〜ゲート間の寄生容量が逆充電（放電）されると共に、電源電圧ＶｂがスイッチＳＷ１０１、走査用ＩＣを経由して走査電極４に印加され、走査電極４の容量を定電流充電する。この充電により、走査電極４は電位Ｖａに達する（第１の傾斜期間）。次に信号Ｓ１がオフし信号Ｓ２がオンすることで定電流回路Ｉ１０２により同様にコンデンサＣ１０１およびスイッチＳＷ１０１のドレイン〜ゲート間の寄生容量が逆充電されると共に、電源電圧Ｖｂから走査電極４の容量を定電流充電し走査電極４は電位Ｖｘに達する（第２の傾斜期間）。そして、信号Ｓ２がオフし信号Ｓ３がオンすることで定電流回路Ｉ１０３により同様にコンデンサＣ１０１およびスイッチＳＷ１０１のドレイン〜ゲート間の寄生容量が逆充電されると共に、電源電圧Ｖｂから走査電極４の容量を定電流充電し走査電極４は電位Ｖｂに達する（第３の傾斜期間）。このときコンデンサＣ１０１およびスイッチＳＷ１０１のドレイン〜ゲート間の寄生容量の電圧は完全に０Ｖとなると共に、スイッチＳＷ１０１が完全にオンとなり電源電圧Ｖｂが常時走査電極４に印加される。定電流回路の電流値を
Ｉ１０１＞Ｉ１０２＞Ｉ１０３
とすることで信号Ｓ１による傾斜電圧＞信号Ｓ２による傾斜電圧＞信号Ｓ３による傾斜電圧となる。
【００５５】
なお、図４（ａ）の回路例においては各傾斜期間に対応した各々の定電流回路Ｉ１０１〜Ｉ１０３を設け、傾斜期間毎に使用する定電流回路を切り替えているが、一つの定電流回路を使用し、その出力電流値を変更するようにしても同様に、３種類の傾斜電圧を生成できる。また、各傾斜期間に1つ以上の定電流回路が動作するように構成しても同様である。また、図４（ａ）の回路例においてはすべて定電流回路による構成としたが、信号Ｓ１による定電流回路にての第１の急峻な傾斜電圧の発生を維持波形回路や回収回路等の他の電圧を利用してもよい。なお、本実施の形態においては、初期化期間内の傾斜期間についてのみの切り替えについて記載しているが、他の期間での傾斜波形との切り替えについても可能である。このように、１つの傾斜発生回路にて３つの傾斜期間の傾斜平均変化速度を発生させることができ、部品点数の削減が可能となる。
【００５６】
２．２．２  回路例２
図５（ａ）に傾斜発生回路の別の例を示す。図５（ｂ）に、図５（ａ）の回路の動作波形を示す。
【００５７】
図５（ａ）の回路５１においては、第２および第３の傾斜電圧を発生させるための構成を示している。本例では、第１の急峻な傾斜電圧は維持波形回路または回収回路により発生させる。図５（ａ）の構成は図４（ａ）のものとは、コンデンサＣ１０１と直列にツェナーダイオードＺＤ１０１が接続されている点のみが異なる。動作は図４（ａ）の場合と基本的に同一のため、異なる部分についてのみ説明する。
【００５８】
まず信号Ｓ３がローのとき、電源電圧ＶｂによりコンデンサＣ１０１が電圧Ｖｂに充電される。ツェナーダイオードＺＤ１０１にはこのとき順方向に電流が流れるため、コンデンサＣ１０１の充電電圧にはほとんど影響しない。信号Ｓ３がオンになると定電流回路Ｉ１０３が動作し始めるが、ツェナーダイオードＺＤ１０１を逆方向に充電するため安定ツェナー電位Ｖｚに達しブレークダウン状態になるまではツェナーダイオードの逆方向電圧―電流特性に従う微小電流しか流れない。このためコンデンサＣ１０１は逆充電（放電）されず、スイッチＳＷ１０１のソース電位は、電源電圧ＶｂとコンデンサＣ１０１の充電電圧Ｖｂとがキャンセルされるため、ツェナーダイオードＺＤ１０１の電圧となる。走査電極４はこのツェナーダイオードの逆方向電圧−電流特性にしたがって上昇する。これが第２の傾斜電圧となる。安定ツェナー電位Ｖｚに達すると定電流回路Ｉ１０３で設定された電流によりＣ１０１が逆充電され、図４（ａ）と同様にＶｂに達する。この構成の場合は、信号は一つでよい。
【００５９】
２．２．３  回路例３
図６（ａ）にさらに他の傾斜発生回路の例を示す。図６（ｂ）に、図６（ａ）の回路の動作波形を示す。
【００６０】
図６（ａ）の回路５２は、第２の傾斜電圧を走査電極に接続される走査用ＩＣの動作開始電圧を利用して発生させる構成を示している。同図に示すように、信号Ｓ５、ダイオードＤ１０１、コンデンサＣ１０１、定電流回路Ｉ１０３、抵抗Ｒ１０１、スイッチＳＷ１０１、電源電圧Ｖｂにて構成される傾斜発生回路５２の出力は、走査用ＩＣ（ＩＣ１）の電源入力端に接続される。走査用ＩＣ（ＩＣ１）において、ハイサイドスイッチＳＷ３とローサイドスイッチＳＷ４が直列に接続され、その中点は走査電極４に接続される。ハイサイドスイッチＳＷ３の他端は走査用ＩＣ（ＩＣ１）の電源入力端に、ローサイドスイッチＳＷ４の他端は走査用ＩＣ（ＩＣ１）のＧＮＤ端にそれぞれ接続される。ハイサイドスイッチＳＷ３とローサイドスイッチＳＷ４には、各々逆並列ダイオードＤｓ３、Ｄｓ４が、走査用ＩＣ（ＩＣ１）の電源入力端側をカソードとして接続されている。なお、走査用ＩＣ（ＩＣ１）において、ハイサイドスイッチＳＷ３とローサイドスイッチＳＷ４の対は走査電極の数だけ設けられている。また電源Ｖｓｃｎの両端にはスイッチＳＷ１とスイッチＳＷ２の直列回路が接続され、その直列回路の中点は走査用ＩＣ（ＩＣ１）の電源入力端に接続されている。電源Ｖｓｃｎの負電位とスイッチＳＷ２の他端は走査用ＩＣ、ＩＣ１のＧＮＤに接続されるとともに電源Ｖｓにも接続される。またスイッチＳＷ１、スイッチＳＷ２には各々逆並列ダイオードＤｓ１、Ｄｓ２が接続されている。スイッチＳＷ１、ＳＷ２は、アドレス期間において走査電極を選択するための電圧を供給するためのスイッチである。
【００６１】
最初に走査用ＩＣ（ＩＣ１）のローサイドスイッチＳＷ４のみがオンし、電源Ｖｓが走査電極４に印加される（実際にはダイオードＤｓ４経由にて印加される。）。このとき電源Ｖｓは、０Ｖである。次に信号Ｓ５がオンし、傾斜電圧を発生させる充電電流が走査用ＩＣ（ＩＣ１）の電源端に印加されるが、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３がオフのため走査電極４には出力されない。この充電電流はスイッチＳＷ２およびスイッチＳＷ３の寄生容量（いずれも図示せず）を充電するため、スイッチＳＷ２の両端電圧すなわち走査用ＩＣ（ＩＣ１）の電源電圧Ｖｉｃは傾斜電圧となり上昇する。ここで、電源Ｖｓを電圧Ｖａへ急傾斜にて上昇させながら、走査電極４に印加する。次に走査用ＩＣ（ＩＣ１）のハイサイドスイッチＳＷ３がオンし、ローサイドスイッチＳＷ４はオフする。しかし走査用ＩＣ（ＩＣ１）の電源電圧Ｖｉｃはまだ走査用ＩＣの動作開始電圧まで達していないため、実際には走査用ＩＣ（ＩＣ１）が動作せず電源電圧Ｖｉｃは走査電極４に印加されないため、走査電極４は電位Ｖａを保持する。しかし、電源電圧Ｖｉｃは上昇し続けているので、走査用ＩＣの動作開始電圧に到達した時点でハイサイドスイッチＳＷ３がオンし始め、電源電圧Ｖｉｃを走査電極に印加する。しかし走査用ＩＣ（ＩＣ１）の電源電圧ＶｉｃはまだハイサイドスイッチＳＷ３を完全にオンさせるまで上昇していないので、走査電極４に出力される電圧はわずかである。走査用ＩＣ（ＩＣ１）の電源電圧Ｖｉｃはその後も上昇しつづけるため、ハイサイドスイッチＳＷ３は徐々に完全オンに近づき走査電極４の電位も走査用ＩＣ（ＩＣ１）の電源電圧Ｖｉｃに近づいて行く。
【００６２】
走査用ＩＣ（ＩＣ１）の電源電圧ＶｉｃがハイサイドスイッチＳＷ３を完全にオンする電源電圧以上になると、走査電極４に印加される電圧は、走査用ＩＣ（ＩＣ１）の電源電圧Ｖｉｃと同じ傾斜電圧が印加されるようになる。ＩＣ１の電源電圧Ｖｉｃは、Ｖｓｃｎに達するとスイッチＳＷ１に逆並列されたダイオードＤｓ１が導通するため、Ｖｓｃｎにクランプされ、それ以上上昇しない。しかし走査電極４は充電され続け、傾斜電圧が電源電圧Ｖｂまで到達したあと、信号Ｓ５がオフするまで電位Ｖｂを保持する。信号Ｓ５がオフし、スイッチＳＷ１がオンすることで、走査電極４の電位はスイッチＳＷ３およびスイッチＳＷ１を経由し電源Ｖｓｃｎ、電源Ｖｓ（電位Ｖａ）に流れ込みＶａ＋Ｖｓｃｎにクランプされる。その後スイッチＳＷ１、スイッチＳＷ３がオフし、スイッチＳＷ２、スイッチＳＷ４がオンすることで、走査用ＩＣ（ＩＣ１）の電源電圧Ｖｉｃは０Ｖに低下し、走査電極４の電位は電源Ｖｓにクランプされる。
【００６３】
このように走査用ＩＣ（ＩＣ１）の電源電圧Ｖｉｃに傾斜電圧を印加させることで、走査用ＩＣ（ＩＣ１）の動作開始電圧までは出力されず、その後、完全動作する電源電圧まで入力された傾斜電圧より急峻な傾斜電圧を出力させることが可能である。
【００６４】
なお、図４〜６に示した回路例は傾斜電圧を発生させる一例でありこの限りではない。
【産業上の利用可能性】
【００６５】
本発明に係るプラズマディスプレイ駆動方法およびプラズマディスプレイ装置によれば、新たな壁電荷調整期間の追加をすることなく、またキセノン（Ｘｅ）ガスの混合比率の上昇に際しても初期化期間における傾斜時間の増大を必要とすることなく、初期化期間での誤放電及び誤書き込みを防止し、それが原因で発生する輝点を低減することによって画質の劣化を防止することができ、また高精細化パネルの駆動時にも維持期間の減少が大きく抑制されるので壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置等として有用である。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施の形態１における走査電極及び維持電極及びデータ電極に印加される駆動電圧及び動作タイミング図
【図２】本発明の実施の形態１における初期化期間波形と従来例における初期化期間波形との上り傾斜時間比較図
【図３】本発明の実施の形態１における初期化期間波形と従来例における初期化期間波形とのキセノン（Ｘｅ）ガス混合比率変化時の上り傾斜時間比較図
【図４】（ａ）初期化パルス立ち上がり時の第１の急峻な傾斜電圧および第１の急峻な傾斜電圧より緩やかな第２の傾斜電圧および第２の傾斜電圧より緩やかな第３の傾斜電圧を発生させる傾斜発生回路例を示す図（ｂ）（ａ）における信号Ｓ１、信号Ｓ２、信号Ｓ３およびＡ点の波形を示した図
【図５】（ａ）他の傾斜発生回路例を示す図（ｂ）（ａ）における信号Ｓ３およびＡ点の波形を示した図
【図６】（ａ）さらに他の傾斜発生回路例を示す図（ｂ）（ａ）における電源Ｖｓ、スイッチＳＷ１、スイッチＳＷ２、スイッチＳＷ３、スイッチＳＷ４、信号Ｓ５、ＩＣ１の電源電圧Ｖｉｃ、ＩＣ１出力−ＶｓおよびＩＣ１出力の波形を示した図
【図７】プラズマディスプレイ装置の概略図
【図８】プラズマディスプレイパネルの一部斜視図
【図９】プラズマディスプレイパネルの電極配列図
【図１０】従来のプラズマディスプレイの駆動時間割構成図
【図１１】従来のプラズマディスプレイにおける走査電極及び維持電極及びデータ電極に印加される駆動電圧及び動作タイミング図
【図１２】従来のプラズマディスプレイにおける維持期間及び消去初期化期間における走査電極及び維持電極及びデータ電極に印加される駆動電圧及び動作タイミング図
【符号の説明】
【００６７】
４    走査電極
５    維持電極
８    データ電極
１２    放電セル
５０，５１，５２  傾斜発生回路
１００    プラズマディスプレイパネル
２００    データドライバ
３００    走査ドライバ
４００    維持ドライバ
Ｃ１０１    コンデンサ
Ｄ１０１，Ｄｓ１，Ｄｓ２，Ｄｓ３，Ｄｓ４    ダイオード
Ｉ１０１，Ｉ１０２，Ｉ１０３    定電流回路
ＩＣ１    走査用ＩＣ
Ｒ１０１    抵抗
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４    スイッチ
ＳＷ１０１    ＦＥＴで構成されたスイッチ
Ｖｓｃｎ    電源
ＺＤ１０１    ツェナーダイオード
【図１】
2007286612.tif 000003
【図２】
2007286612.tif 000004
【図３】
2007286612.tif 000005
【図４】
2007286612.tif 000006
【図５】
2007286612.tif 000007
【図６】
2007286612.tif 000008
【図７】
2007286612.tif 000009
【図８】
2007286612.tif 000010
【図９】
2007286612.tif 000011
【図１０】
2007286612.tif 000012
【図１１】
2007286612.tif 000013
【図１２】
2007286612.tif 000014