(57)【要約】【課題】大画面のプラズマディスプレイは、駆動回路の維持電圧出力端から各電極までの電流経路長が異なるために、画面の上下と中央部とで表示特性が不均一になる。【解決手段】本発明のプラズマディスプレイは、左右に配置する維持放電を行う駆動回路のねじ端子位置をパネルの長手方向を基準として異なる位置に配置する。または、ハイサイド側の維持スイッチ素子とローサイド側の維持スイッチ素子の配置を上下に分離し、左側回路と右側回路とで位置を線対称にする。その結果、各電極毎の電流経路長の差が小さくなるので、発光特性が均一となり、表示品質が高まる。【選択図】図１
2007286155.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルと、
前記プラズマディスプレイパネルに含まれ、前記プラズマディスプレイパネルの横辺方向に延設され一端の縦辺に引き出される第一の電極と、
前記プラズマディスプレイパネルに含まれ、前記プラズマディスプレイパネルの横辺方向に延設され前記第一の電極の引き出される縦辺と異なる他端の縦辺に引き出される第二の電極と、
前記プラズマディスプレイパネルを支持する導電性を有する板と、
前記第一の電極と接続され接地電位と電気的に接続された締結用の穴を有する第一の駆動回路基板と、
前記第二の電極と接続され接地電位と電気的に接続された締結用の穴を有する第二の駆動回路基板とを有し、
前記第一の駆動回路基板の穴と前記第二の駆動回路基板の穴が前記プラズマディスプレイパネルの縦辺方向の位置が異なるように前記板に第一の駆動回路基板および第二の駆動回路基板を導電性接続物質にて前記板に締結することを特徴とするプラズマディスプレイ。
【請求項２】
前記第一の駆動回路基板と前記第二の駆動回路基板のそれぞれの前記穴の位置が前記プラズマディスプレイパネルの横辺方向の中央を基準として線対称に配置したことを特徴とする請求項１記載のプラズマディスプレイ。
【請求項３】
少なくとも前記第一の駆動回路基板または前記第二の駆動回路基板のいずれかは、
電圧源と、
前記電圧源の電圧を前記第一の電極に供給あるいは遮断するように接続される第一のスイッチ素子と、
前記第一のスイッチ素子に接続され前記第一の電極を接地電位に接続あるいは遮断するように接続される第二のスイッチ素子とを含み、
前記穴は少なくとも２つ以上であり、少なくとも１つの前記穴は前記電圧源と近接して配置し、少なくとも１つの前記穴は前記第二のスイッチ素子に近接して配置することを特徴とする請求項１または２記載のプラズマディスプレイ。
【請求項４】
少なくとも前記第一の駆動回路基板または前記第二の駆動回路基板のいずれかは、
前記第一のスイッチ素子を基板中央に配置し、前記第二のスイッチ素子を基板上下に分割配置したことを特徴とする請求項１から３のいずれかに記載のプラズマディスプレイ。
【請求項５】
少なくとも前記第一の駆動回路基板または前記第二の駆動回路基板のいずれかは、
前記第一のスイッチ素子を基板上部に配置し、前記第二のスイッチ素子を基板下部に配置したことを特徴とする請求項１から３のいずれかに記載のプラズマディスプレイ。
【請求項６】
少なくとも前記第一のスイッチ素子または前記第二のスイッチ素子のいずれかは、
複数のトランジスタを並列に接続して構成する請求項１から５のいずれかに記載のプラズマディスプレイ。
【請求項７】
前記プラズマディスプレイパネルは対角線の長さが６０インチ以上である請求項１から６のいずれかに記載のプラズマディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイに関する。
【背景技術】
【０００２】
ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリット等の封着材によって封着することにより構成されている。そして、前面板と背面板との両基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起して発光させることによりカラー表示を行っている。
【０００３】
図１１は、ＰＤＰ１０の構造を示す斜視図である。第１の基板であるガラス製の前面板２０上には、ストライプ状の走査電極２２とストライプ状の維持電極２３とで対をなす表示電極が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。
【０００４】
第２の基板である背面板３０上には、走査電極２２および維持電極２３と立体交差するように、誘電体層３３で覆われた複数のストライプ状のデータ電極３２が形成されている。誘電体層３３上にはデータ電極３２と平行に複数の隔壁３４が配置され、この隔壁３４間の誘電体層３３上に蛍光体層３５が設けられている。また、データ電極３２は隣り合う隔壁３４の間の位置に配置されている。
【０００５】
これら前面板２０と背面板３０とは、走査電極２２および維持電極２３とデータ電極３２とが直交するように、微小な放電空間を挟んで対向配置されるとともに、その外周部をガラスフリット等の封着材によって封着している。そして放電空間には、例えばネオン（Ｎｅ）とキセノン（Ｘｅ）の混合ガスが放電ガスとして封入されている。放電空間は、隔壁３４によって複数の区画に仕切られており、各区画には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が順次配置されている。そして、走査電極２２および維持電極２３とデータ電極３２とが交差する部分に放電セルが形成され、各色に発光する蛍光体層３５が形成された隣接する３つの放電セルにより１つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように画像表示が行われない非表示領域となる。
【０００６】
図１２は、ＰＤＰ１０の電極配列図である。行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１１の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１１の維持電極２３）とが交互に配列され、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍ（図１１のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣｉ、維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む放電セルＣｉ，ｊが放電空間内に形成され、放電セルＣの総数は（ｍ×ｎ）個になる。
【０００７】
このような構成のＰＤＰ１０においては、ガス放電により紫外線を発生させ、その紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている。また、ＰＤＰ１０は、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動されることにより階調表示を行う。各サブフィールドは初期化期間、書込み期間および維持期間からなり、画像データを表示するために、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。
【０００８】
図１３は、ＰＤＰ１０の各電極に印加する各駆動電圧波形を示す図である。図１３に示すように、各サブフィールドは初期化期間、書込み期間、維持期間を有している。また、それぞれのサブフィールドは発光期間の重みを変えるため維持期間における維持パルスの数を異ならせている以外はほぼ同様の動作を行い、各サブフィールドにおける動作原理もほぼ同様であるので、ここでは１つのサブフィールドについてのみ動作を説明する。
【０００９】
まず、初期化期間では、例えば、正のパルス電圧を全ての走査電極ＳＣ１〜ＳＣｎに印加し、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎを覆う誘電体層２４上の保護層２５および蛍光体層３５上に必要な壁電荷を蓄積する。加えて、放電遅れを小さくして書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きを持つ。
【００１０】
具体的には、初期化期間前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ１〜ＳＣｎには、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ１回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。
【００１１】
初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎを正電圧Ｖｅに保ち、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ２回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により初期化動作が終了する（以下、初期化期間に各電極に印加される駆動電圧波形を「初期化波形」と略記する）。
【００１２】
次に、書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次負の走査パルスを印加することによって走査を行う。そして、走査電極ＳＣ１〜ＳＣｎを走査している間に、表示データにもとづきデータ電極Ｄ１〜Ｄｍに正の書込みパルス電圧を印加する。こうして走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間に書込み放電が発生し、走査電極ＳＣ１〜ＳＣｎ上の保護層２５の表面に壁電荷が形成される。
【００１３】
具体的には、書込み期間では、走査電極ＳＣ１〜ＳＣｎを一旦電圧Ｖｓｃｎに保持する。次に、放電セルＣｐ，１〜Ｃｐ，ｍ（ｐは１〜ｎの整数）の書込み動作では、走査電極ＳＣｐに走査パルス電圧−Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうちｐ行目に表示すべき映像信号に対応するデータ電極Ｄｑ（ＤｑはＤ１〜Ｄｍのうち映像信号にもとづき選択されるデータ電極）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧が印加されたデータ電極Ｄｑと走査パルス電圧が印加された走査電極ＳＣＰとの交差部に対応する放電セルＣｐ，ｑで書込み放電が発生する。この書込み放電により放電セルＣｐ，ｑの走査電極ＳＣｐ上部に正電圧が蓄積され、維持電極ＳＵｐ上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をｎ行目の放電セルＣｎ，ｑに至るまで行い、書込み動作が終了する。
【００１４】
続く維持期間では、一定の期間、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電を維持するのに充分な電圧を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。このとき、書込み期間において書込みパルス電圧が印加されなかった放電空間では、放電は発生せず蛍光体層３５の励起発光は起こらない。
【００１５】
具体的には、維持期間では、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に一旦戻した後、維持電極ＳＵ１〜ＳＵｎを０（Ｖ）に戻す。その後、走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓｕｓを印加する。このとき、書込み放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、書込み期間において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなり、１回目の維持放電が発生する。そして、維持放電を起こした放電セルＣｐ，ｑでは、維持放電発生時における走査電極ＳＣＰと維持電極ＳＵｐとの電位差を打ち消すように走査電極ＳＣｐ上部に負電圧が蓄積され、維持電極ＳＵｐ上部に正電圧が蓄積される。こうして、１回目の維持放電が終了する。１回目の維持放電の後、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に戻し、その後、維持電極ＳＵ１〜ＳＵｎにＶｓｕｓを印加する。このとき、１回目の維持放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、１回目の維持放電において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて放電開始電圧より大きくなり、２回目の維持放電が発生する。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣｐ，ｑに対して維持パルスの回数だけ維持放電が継続して行われる。
【００１６】
図１４は、ＰＤＰ１０を組み込んだプラズマディスプレイの電気的構成を示すブロック図である。図１４に示すプラズマディスプレイは、ＡＤコンバータ１、映像信号処理回路２、サブフィールド処理回路３、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６、ＰＤＰ１０を備えている。
【００１７】
ＡＤコンバータ１は、入力されたアナログの映像信号をデジタルの映像信号に変換する。映像信号処理回路２は、入力されたデジタルの映像信号を発光期間の重みの異なる複数のサブフィールドの組み合わせによってＰＤＰ１０に発光表示するため、１フィールドの映像信号から各サブフィールドの制御を行うサブフィールドデータに変換する。
【００１８】
サブフィールド処理回路３は、映像信号処理回路２で作成されたサブフィールドデータからデータ電極駆動回路用制御信号、走査電極駆動回路用制御信号および維持電極駆動回路用制御信号を生成し、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６へそれぞれ出力する。
【００１９】
ＰＤＰ１０は、上述したとおり、行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１１の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１１の維持電極２３）とが交互に配列され、列方向にｍ列のデータ電極Ｄ１〜Ｄｍ（図１１のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣｉ、維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む放電セルＣｉ，ｊが放電空間内に（ｍ×ｎ）個形成され、赤色、緑色および青色の各色に発光する３つの放電セルにより１つの画素が構成される。
【００２０】
データ電極駆動回路４は、データ電極駆動回路用制御信号にもとづいて各データ電極Ｄｊを独立して駆動する。
【００２１】
走査電極駆動回路５は、各走査電極ＳＣ１〜ＳＣｎをそれぞれ独立して駆動することができる。そして、走査電極駆動回路用制御信号にもとづいて各走査電極ＳＣ１〜ＳＣｎを独立して駆動する。
【００２２】
維持電極駆動回路６は、ＰＤＰ１０の全ての維持電極ＳＵ１〜ＳＵｎをまとめて駆動することができる。そして、維持電極駆動回路用制御信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。
【００２３】
このような駆動電圧を印加するためのプラズマディスプレイパネル駆動回路の具体的な回路構成を図１５に示す。走査電極駆動回路５は、維持回路５１、初期化回路５２、書込み回路５３、および回収回路５４を備えている。
【００２４】
維持回路５１は、第一のハイサイド維持スイッチ素子Ｓ５、第一のローサイド維持スイッチ素子Ｓ６と電圧値Ｖｓｕｓの電圧源Ｖ１とを有する。回収回路５４は、第一のインダクタＬ１と第一の回収コンデンサＣ１と第一のハイサイド回収スイッチ素子Ｓ１、第一のローサイド回収スイッチ素子Ｓ２と第一のハイサイド回収ダイオードＤ１、第一のローサイド回収ダイオードＤ２とを有する。回収回路５４はＰＤＰ１０の容量性負荷（走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷）と第一のインダクタＬ１とをＬＣ共振させて、電力の回収および供給を行う。電力の回収時には、走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷に蓄えられた電力を、第一のローサイド回収ダイオードＤ２および第一のローサイド回収スイッチ素子Ｓ２を介して第一の回収コンデンサＣ１に移動させる。電力の供給時には、第一の回収コンデンサＣ１に蓄えられた電力を、第一のハイサイド回収スイッチ素子Ｓ１および第一のハイサイド回収ダイオードＤ１を介してＰＤＰ１０（走査電極ＳＣ１〜ＳＣｎ）に移動する。こうして維持期間における走査電極ＳＣ１〜ＳＣｎの駆動を行う。したがって回収回路５４では、維持期間において、電源から電力を供給されることなく、ＬＣ共振によって走査電極ＳＣ１〜ＳＣｎの駆動を行うため、理論的には消費電力は０となる。
【００２５】
一方、維持回路５１は、電圧値Ｖｓｕｓの電圧源Ｖ１から第一のハイサイド維持スイッチ素子Ｓ５を介して走査電極ＳＣ１〜ＳＣｎに電力を供給して走査電極ＳＣ１〜ＳＣｎを電圧値Ｖｓｕｓにクランプし、また、走査電極ＳＣ１〜ＳＣｎを第一のローサイド維持スイッチ素子Ｓ６を介して接地電位にクランプすることによって、走査電極ＳＣ１〜ＳＣｎの駆動を行う。したがって、維持回路５１による走査電極ＳＣ１〜ＳＣｎの駆動時においては、電力供給のインピーダンスが非常に小さく維持パルスの立ち上がり立ち下がりは急峻になるが、電源から電力が供給されることによる消費電力が発生する。
【００２６】
こうして維持回路５１および回収回路５４は、各スイッチ素子Ｓ１、Ｓ２、Ｓ５、Ｓ６の切替えによって、電力回収と電圧クランプとの動作を切替え、走査電極ＳＣ１〜ＳＣｎに印加するための維持パルスを発生する。このとき、ＬＣ共振を利用した回収回路５４では、維持パルスの電圧が極大値になるまで電力供給を行い、その後維持回路５１の電圧クランプ動作に切替えることで、電力回収を最大限に利用した駆動を行うことができ、走査電極駆動回路５の消費電力を低減することができる。
【００２７】
なお、各スイッチ素子Ｓ１、Ｓ２、Ｓ５、Ｓ６は、ＭＯＳＦＥＴ等のスイッチ動作を行う一般に知られた素子からなる。ＭＯＳＦＥＴは、一般にボディダイオードと呼ばれる寄生ダイオード（ＭＯＳＦＥＴの構造に寄生して発生するダイオード）が、スイッチ動作を行う部分に対して並列に、かつスイッチ動作を行う部分に対してアノード、カソードが逆向きに生成される（以下、このような構成を「逆並列」と記す）。そのため、スイッチ素子は、スイッチ動作が遮断状態であってもボディダイオードに対して順方向となる電流を流すことができる。これらのスイッチ素子は、ＭＯＳＦＥＴではなくＩＧＢＴ等のスイッチ動作を行う素子を用いて、逆並列ダイオードを別途備えたものであってもよい。
【００２８】
初期化回路５２は、ＭＯＳＦＥＴあるいはＩＧＢＴ等のスイッチ動作を行う一般に知られた素子からなる。ハイサイド初期化スイッチ素子Ｓ１１、ローサイド初期化スイッチ素子Ｓ１２、第一の分離スイッチ素子Ｓ９、第二の分離スイッチ素子Ｓ１０と電圧値Ｖｓｅｔの電圧源Ｖ３と負の電圧値−Ｖａｄの電圧源Ｖ２とを有している。そして、電圧源Ｖ３からハイサイド初期化スイッチ素子Ｓ１１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給し、また、電圧源Ｖ２からローサイド初期化スイッチ素子Ｓ１２を介して走査電極ＳＣ１〜ＳＣｎに負の電位となる電力を供給して、初期化波形を発生する。また、第二の分離スイッチ素子Ｓ１０は、ハイサイド初期化スイッチ素子Ｓ１１が導通（以下、スイッチ素子を導通させることを「オン」と略記する）しているときに、電圧源Ｖ３から主放電経路（維持回路５１、初期化回路５２、書込み回路５３、回収回路５４、書込み電圧発生回路５５が共通して接続され、走査電極ＳＣ１〜ＳＣｎへ供給する電力および走査電極ＳＣ１〜ＳＣｎからの回収電力が流れる経路）を通じて第一の維持スイッチ素子Ｓ５のボディダイオード（ＩＧＢＴの場合は逆並列に接続したダイオード）を通って電圧源Ｖ１に電流が流れ込むのを防ぐ。すなわち、第二の分離スイッチ素子Ｓ１０は上記のような電流を遮断（以下、スイッチ素子を遮断させることを「オフ」と略記する）するべく配置され、ハイサイド初期化スイッチ素子Ｓ１１が導通している期間は第二の分離スイッチ素子Ｓ１０はオフする。同様に、第一の分離スイッチ素子Ｓ９は、ローサイド初期化スイッチ素子Ｓ１２がオンしている時に、第一のローサイド維持スイッチ素子Ｓ６のボディダイオードを通って、接地電位から放電経路を通じて電圧源Ｖ２に電流が流れ込むのを防ぐ。すなわち、第一の分離スイッチ素子Ｓ９は上記のような電流をオフするべく配置され、ローサイド初期化スイッチ素子Ｓ１２が導通している期間は第一の分離スイッチ素子Ｓ９はオフする。
【００２９】
こうして初期化回路５２は図１３に示すような初期化波形を発生させる。初期化期間前半部では、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形を発生させ、初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４、すなわち−Ｖａｄに向かって緩やかに下降する傾斜波形を発生させる。
【００３０】
書込み回路５３は、２つの入力口を有しスイッチ動作により２つの入力口に入力される電力のいずれか一方を出力して走査パルス波形を生成するスキャンドライバであるＩＣ１と、電圧値Ｖｓｃｎの電圧源Ｖ４とを有し、電圧源Ｖ４はスキャンドライバＩＣ１の入力の一端に接続している。書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次負の走査パルスを印加することによって走査を行う。そのために、初期化回路５２のローサイド初期化スイッチ素子Ｓ１２をオンにして、電圧源Ｖ２から負の電圧値−Ｖａｄの電力をスキャンドライバＩＣ１の他方の入力口に入力する。そして、電圧源Ｖ４から供給される電力と電圧源Ｖ２から供給される電力とのいずれか一方の電力がスキャンドライバＩＣ１で選択され、走査電極ＳＣ１〜ＳＣｎに供給される構成としている。すなわち、スキャンドライバＩＣ１は、負の走査パルスを印加するタイミングでは電圧源Ｖ２からの電力を、それ以外の時には電圧源Ｖ４からの電力を走査電極ＳＣ１〜ＳＣｎに供給するようにスイッチ動作する。
【００３１】
なお、上述したように維持回路５１を初期化回路５２から電気的に分離するために、維持回路５１と初期化回路５２との間には、第一の分離スイッチ素子Ｓ９および第二の分離スイッチ素子Ｓ１０が直列に、かつそれぞれのボディダイオードが互いに逆方向となるようにして挿入されている（以下、このようなダイオード同士を互いに逆方向にしての接続を「バックトゥバック接続」と記す）。このような構成とすることにより、第一の分離スイッチＳ９および第二の分離スイッチＳ１０を同時にオフにすれば、維持回路５１から初期化回路５２のハイサイド初期化スイッチ素子Ｓ１１やローサイド初期化スイッチ素子Ｓ１２へ流れる電流と、初期化回路５２のハイサイド初期化スイッチ素子Ｓ１１やローサイド初期化スイッチ素子Ｓ１２から維持回路５１へ流れる電流とのいずれの電流も遮断することができる。
【００３２】
これは、初期化回路５２の電圧源Ｖ３からの電力供給時に、それよりも電位の低い維持回路５１の電圧源Ｖ１の影響を受けないようにするためであり、また、初期化回路５２における負の電位の電圧源Ｖ２からの電力供給時に、それよりも高い電位、すなわち維持回路５１のクランプ部の接地電位（以下、「ＧＮＤ」と略記する）の影響を受けないようにするためである。
【００３３】
電圧源Ｖ３による電力供給時には、電圧値Ｖｓｅｔの電圧源Ｖ３からそれよりも電位の低い電圧源Ｖ１へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には主放電経路の電位が電圧源Ｖ３の電位Ｖｓｅｔよりも低下してしまい本来の駆動電圧波形を生成することが困難となる。また、負の電圧値−Ｖａｄの電圧源Ｖ２による電力供給時には、電圧源Ｖ２よりも電位の高いクランプ部のＧＮＤから電圧源Ｖ２へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には、主放電経路の電位が電圧源Ｖ２の負の電圧値−Ｖａｄよりも上昇してしまい本来の駆動電圧波形を生成することが困難となる。
【００３４】
しかし、初期化回路５２によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる初期化期間において、第一の分離スイッチＳ９、第二の分離スイッチＳ１０をオフにすることで、維持回路５１を初期化回路５２の電圧源Ｖ２および電圧源Ｖ３から電気的に分離することができ、そのような電流の流れ込みを遮断することができる。したがって、第一の分離スイッチ素子Ｓ９および第二の分離スイッチＳ１０は、維持回路５１によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる期間のみオンにし、それ以外の初期化期間等ではオフにする。
【００３５】
なお、維持回路５１によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる期間は、ハイサイド初期化スイッチ素子Ｓ１１、ローサイド初期化スイッチ素子Ｓ１２をオフにすることにより電圧源Ｖ２および電圧源Ｖ３を主放電経路から電気的に分離することができる。これは、電圧源Ｖ３が電圧源Ｖ１よりも電位が高く、かつボディダイオードが電圧源Ｖ３から主放電経路へ流れる電流を遮断するようにハイサイド初期化スイッチ素子Ｓ１１が配置されているからであり、また、電圧源Ｖ２がＧＮＤよりも電位が低く、かつボディダイオードが主放電経路から電圧源Ｖ２へ流れる電流を遮断するようにローサイド初期化スイッチ素子Ｓ１２が配置されているからである。
【００３６】
なお、維持電極駆動回路６にも走査電極駆動回路５と同様の維持回路ならびに回収回路を有する。すなわち、第二の回収インダクタＬ２と第二の回収コンデンサＣ２と第二のハイサイド回収スイッチ素子Ｓ３、第二のローサイド回収スイッチ素子Ｓ４と第二のハイサイド回収ダイオードＤ３、第二のローサイド回収ダイオードＤ４とを有する回収回路と、第二のハイサイド維持スイッチ素子、第二のローサイド維持スイッチ素子Ｓ８と電圧値Ｖｓｕｓの電圧源Ｖ１とを有する維持回路とからなり、ＰＤＰ１０の容量性負荷（維持電極ＳＵ１〜ＳＵｎに生じた容量性負荷）と第二のインダクタＬ２とのインダクタンスを共振させて、第二の回収コンデンサＣ２に電力の回収を行う構成であるが、その動作は維持回路５１ならびに回収回路５４と同様であるので説明を省略する。
【００３７】
このような各回路の配置を図１６を用いて説明する。図１６は、従来のプラズマディスプレイを背面側から見た配置の一例を示す平面図である。
【００３８】
ＰＤＰ１０の両側縁部には、走査電極２２および維持電極２３の電極引出部に接続された表示電極用配線部材としてのフレキシブル配線板２１が設けられ、シャーシ部材２６の外周部を通して背面側に引き回される。走査電極２２に接続されたフレキシブル配線板２１は走査電極駆動回路５の書込み回路５３に接続され、維持電極２３に接続されたフレキシブル配線板２１は維持電極駆動回路６に接続されている。
【００３９】
一方、ＰＤＰ１０の下部および上部縁部には、データ電極３２の電極引出部に接続されたデータ電極用配線部材としてのフレキシブル配線板３１が設けられ、そしてそのフレキシブル配線板３１は、データ電極駆動回路４の複数のデータドライバ（図示せず）に電気的に接続されるとともに、シャーシ部材２６の外周部を通して背面側に引き回され、前記シャーシ部材２６の背面側の下部および上部位置に配置されたデータ電極駆動回路４に接続されている。
【００４０】
サブフィールド処理回路３は、図１３に示すように、データ電極駆動回路４、走査電極駆動回路５および維持電極駆動回路６に信号を供給するため、それぞれの駆動回路と電気的に接続されている。なお、それぞれの駆動回路を駆動するための電源回路やＡＤコンバータ１、映像信号処理回路２については、図１６の平面図には図示しない。ＡＤコンバータ１および映像信号処理回路２は、サブフィールド処理回路３の回路基板に含まれる場合もある。
【００４１】
上述のプラズマディスプレイにおける走査電極駆動回路５ならびに維持電極駆動回路６はそれぞれの回路の接地電位がねじ穴に電気的に接続されている。そして、それぞれの回路はシャーシ部材２６に導電性のねじでねじ穴を通じて締結されている。したがって、維持期間において流れる放電電流は、それぞれの回路のねじとシャーシ部材２６の間を流れる。すなわち、走査電極駆動回路５の第一のハイサイド維持スイッチ素子Ｓ５をオンして走査電極２２に維持電圧Ｖｓｕｓを、また維持電極駆動回路６の第二のローサイド維持スイッチ素子Ｓ８をオンして維持電極２３に接地電位をそれぞれ供給して放電電流を流す場合、走査電極駆動回路５の仮想的な維持電圧Ｖｓｕｓを供給する電圧源Ｖ１から各スイッチ素子Ｓ５、Ｓ９、Ｓ１０、ＩＣ１を経由して走査電極２２に電流が流れ、放電によって維持電極２３に電流が流れ、その後、維持電極駆動回路６のスイッチ素子Ｓ８を通って維持電極駆動回路６のねじからシャーシ部材２６に流れる。その後、シャーシ部材２６から走査電極駆動回路５のねじを経由して電圧源Ｖ１に流れるという閉路を形成する。ゆえに、放電電流はシャーシ部材や各回路を締結するねじを流れる。
【００４２】
そのため、シャーシ部材や放電経路のインダクタンスが大きいと、走査電極２２ならびに維持電極２３に印加する電圧が、インダクタンスの影響によって歪むことがある。特に放電電流は電流が大きく、数メガヘルツ程度の周波数を主に含んだパルス状の電流であるために、放電経路に存在するわずかなインダクタンスによっても電圧降下が発生する。したがって、このインダクタンスによる影響がリンギングとなって印加電圧に重畳するため、走査電極ならびに維持電極に印加する電圧が意に反して高くなるという現象が発生する。また、印加電圧が上下に振動し、それぞれの電極に一定電圧が印加されないという現象が発生する。このように、意に反して電圧が高くなったり、印加電圧が上下に振動する現象は、表示品質を著しく低下させる。すなわち、所望の電圧よりも高い電圧が電極に印加されると、放電セルに印加される電界強度が大きくなるため、強い放電が起こり、意に反して輝度の大きな点灯となる。また、放電後において、電極に印加される電圧が振動すると、次の放電に必要な壁電荷が放電セルに均一に形成できなくなり、次の放電強度が不均一となる。さらには、走査電極駆動回路５ならびに維持電極駆動回路６の配置場所は、ＰＤＰ１０の縦辺方向の中央部に配置されるため、画面サイズの大きなＰＤＰの場合、各回路の出力端子から各電極までの距離が、画面の上部や下部については長く、中央部では短くなる。そのため、画面の上部や下部と中央部とでは、放電経路におけるインダクタンスも異なってくる。その結果、上述のような理由により輝度に差が生じ、画面の上部や下部では明るく、画面の中央部では暗く発光するという、不均一な表示になってしまう。そこで、放電経路長のインダクタンスそのものを低減するための技術が開示されている。あるいは、画面の上下の放電経路長と中央部の放電経路長との経路の差を小さくするための技術が開示されている。
【００４３】
第一の従来技術は、ＰＤＰの電極の接続構造を変更し、走査電極から維持電極に電流を流すものと、維持電極から走査電極に流すものの２通りの流し方を同時に実施することで、接地電位側に流れる電流、すなわちシャーシ部材に流れる電流を相殺する。その結果、シャーシ部材に流れる電流が打ち消しあって小さくなるため、シャーシ部材のインダクタンスによる電圧降下を低減することができるものである（例えば特許文献１）。
【００４４】
第二の従来技術は、走査電極駆動回路のスイッチ素子と維持電極駆動回路のスイッチ素子をＰＤＰの縦辺方向の位置を異ならせるものである（例えば特許文献２参照）。ＰＤＰに配置されている電極の上部や下部と、中央部との輝度の不均一の課題を解決するため、スイッチ素子の配置を工夫して、上部や下部への放電経路長と、中央部への放電経路長との差を小さくする。その結果、ＰＤＰの各電極へのインダクタンスの差が小さくなるので、ＰＤＰの面内での輝度差が小さくなるというものである。
【特許文献１】特開平１１−８５０９８号公報
【特許文献２】特開２００５−３１６１３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００４５】
第一の従来技術では、走査電極から維持電極に電流を流すための駆動回路と、維持電極から走査電極に電流を流すための駆動回路をそれぞれ独立に設けなければ、両方向の電流を同時に供給することはできない。したがって、駆動回路の構成が一般的なプラズマディスプレイパネル駆動回路の約２倍となるため、回路を搭載するために大型化したり、重量が大きくなったり、コストが高くなったりするという課題があった。
【００４６】
第二の従来技術では、スイッチ素子をシャーシ部材に直接接続することが前提となっている。シャーシ部材にスイッチ素子を接続すると、スイッチ素子の接続部分のシャーシ部材温度が上昇し、その熱によって局部的にＰＤＰの温度が上昇する。その結果、ＰＤＰの発光状態が変化し、画質に悪影響を及ぼす。また、スイッチ素子は１個であることを特徴としている。しかしながら、スイッチ素子１個でＰＤＰの放電電流を導通もしくは遮断する動作を実現するには、ＰＤＰの放電電流は大きすぎるため、困難である。また、１個のスイッチ素子で放電電流を賄えるとしても、１個のスイッチ素子に電流を集約すると、スイッチ素子の端子部分に電流が集中するため、端子部分でのインダクタンスによる電圧降下が大きくなり、結果的に放電経路長のインダクタンスを増大させていることになる。
【００４７】
本発明は上記の課題に鑑み、ＰＤＰの各電極毎の放電経路長の差を小さくすることによって、各電極毎の放電経路に存在するインダクタンスの差を減少させ、その結果として印加電圧に重畳するリンギングなどの差を小さくして表示品質を向上させたプラズマディスプレイを提供することを目的とする。また、ＰＤＰの温度を局部的に上昇させることなく、表示品質の高いプラズマディスプレイを提供することを目的とする。また、このような手法で表示品質を向上させる手段を小型、軽量、かつ安価に実現するプラズマディスプレイを提供することを目的とする。
【課題を解決するための手段】
【００４８】
本発明によるプラズマディスプレイは、プラズマディスプレイパネルの横辺方向に延設され一端の縦辺に引き出される第一の電極と、第一の電極の引き出される縦辺と異なる他端の縦辺に引き出される第二の電極とを有するプラズマディスプレイパネルと、前記プラズマディスプレイパネルを支持する導電性を有する板と、前記第一の電極と接続され接地電位と電気的に接続された締結用の穴を有する第一の駆動回路基板と、前記第二の電極と接続され接地電位と電気的に接続された締結用の穴を有する第二の駆動回路基板とを有し、前記第一の駆動回路基板の穴と前記第二の駆動回路基板の穴が前記プラズマディスプレイパネルの縦辺方向の位置が異なるように前記板に第一の駆動回路基板および第二の駆動回路基板を導電性接続物質にて前記板に締結することを特徴とする。
【００４９】
本発明によれば、維持期間において放電電流を流す電流経路長の行方向に配列された各電極毎の差が小さくなるため、ＰＤＰの上下部と中央部とでの電圧の歪が減少する。その結果、輝度の差が減少するので、均一な輝度特性となり、表示品質を高くすることができる。
【００５０】
また、本発明のプラズマディスプレイは、少なくとも第一の駆動回路基板または第二の駆動回路基板のいずれかは、電圧源と、電圧源の電圧を第一の電極に供給あるいは遮断するように接続される第一のスイッチ素子と、第一のスイッチ素子に接続され第一の電極を接地電位に接続あるいは遮断するように接続される第二のスイッチ素子とを含み、第二のスイッチ素子と第一の駆動回路基板または第二の駆動回路基板に含まれる穴とを近接したことを特徴とする。
【００５１】
本発明によれば、第二のスイッチ素子から穴に放電電流が流れるので、スイッチ素子から穴までの放電経路長を短くすることができるので、放電経路長のインダクタンスが小さくなる。したがって、電圧の波形歪の大きさそのものを小さくすることができるので、より好ましい駆動波形にてＰＤＰを駆動することができる。その結果、リンギングなどの大きさが減少し、回路損失を低減することができる。
【００５２】
また、本発明のプラズマディスプレイは、少なくとも第一の駆動回路基板または第二の駆動回路基板のいずれかは、第一のスイッチ素子を基板中央に配置し、第二のスイッチ素子を基板上下に分割配置したことを特徴とする。または、第一の駆動回路基板または第二の駆動回路基板は、第二のスイッチ素子を基板中央に配置し、第一のスイッチ素子を基板上下に分割配置したことを特徴とする。または、第一の駆動回路基板または第二の駆動回路基板は、第一のスイッチ素子を基板上部に配置し、第二のスイッチ素子を基板下部に配置したことを特徴とする。
【００５３】
また、本発明のプラズマディスプレイは、第一の駆動回路基板と第二の駆動回路基板のそれぞれの穴の位置がプラズマディスプレイパネルの横辺方向の中央を基準として線対称に配置している。
【００５４】
本発明によれば、維持期間において放電電流を流す電流経路長の行方向に配列された各電極毎の差が小さくなるため、ＰＤＰの上下部と中央部とでの電圧の歪が減少する。その結果、輝度の差が減少するので、均一な輝度特性となり、表示品質を高くすることができる。
【発明の効果】
【００５５】
本発明によるプラズマディスプレイは上記の通り、駆動回路基板の穴の位置や、各回路の各スイッチの実装位置を変えることによって、ＰＤＰの行方向に配設されたそれぞれの電極を通る放電経路長の差を少なくすることができる。その結果、ＰＤＰの上下部と中央部との輝度の差を小さくすることができるため、画面全体にわたって均一に点灯する表示品質の高いプラズマディスプレイを提供することができる。また、本発明によるプラズマディスプレイは、従来の駆動回路とほぼ同様の部品点数で実現することができるので、重量が大きくなることもなく、回路コストが上昇することもないので、軽量かつ安価なプラズマディスプレイを提供することができる。また、本発明によるプラズマディスプレイは、各スイッチの電気的な導通損失によって発生する熱をシャーシ部材に放熱させることがないので、ＰＤＰを局部的に温度上昇させることがない。したがって、表示品質の高いプラズマディスプレイを提供することができる。
【発明を実施するための最良の形態】
【００５６】
以下、本発明の最良の実施の形態について、図面を参照しつつ説明する。
【００５７】
（実施の形態１）
図１は本発明の実施の形態１であるプラズマディスプレイを背面側から見た配置を示す平面図である。走査電極駆動回路５は、大別して維持回路５１、初期化回路５２、書込み回路５３、回収回路５４から構成されている。書込み回路５３は、フレキシブル配線板２１に接続しており、フレキシブル配線板２１はＰＤＰ１０の走査電極２２と接続している。すなわち、書込み回路５３はＰＤＰ１０の走査電極２２全体に接続するため、画面サイズの縦辺方向と同程度の長さの回路基板（以下、書込み回路５３を実装する回路基板をＡＤ基板と呼ぶ）に実装される。ＡＤ基板の枚数は、回路基板の製造上の大きさの制約があるために、画面の縦辺方向の長さに応じて、少ない場合は１枚、多い場合は４枚程度使われる。
【００５８】
回路基板の製造上のサイズは、回路基板に回路部品を実装するための部品実装機の扱える基板サイズや、回路部品が正しく実装されているかどうかを検査する部品検査機の扱える基板サイズの限界で決まることが多い。いずれの場合も、基板サイズが大きくなると、熱応力によって発生する反りや基板にかかる応力が大きくなるため、基板そのものに補強材を混入したりする必要がある。また、基板が反ってしまうと、部品の実装が正しく行われなくなるなどの不良率が高まる。また、サイズの大きな基板を扱うにはこれらの設備を大型化しなければならず、消費電力等も増大する。しかしながら、これらの設備は稼働率を高めるために、通常は小型基板の製造も行う。一般的には小型基板の生産量の方が大型基板の生産量よりも圧倒的に多いため、大型基板用の設備で小型基板を製造すると、多くの電力消費を必要とするなどの理由により、小型基板の生産効率が低下する。これらの理由により、部品実装機や部品検査機といった回路基板製造設備は、その扱える回路基板の大きさに制約が生じている。その結果、プラズマディスプレイの画面サイズの縦辺方向の長さによっては、ＡＤ基板が、上述のように、１枚で構成可能な場合もあれば複数枚を必要とする場合もある。
【００５９】
維持回路５１は少なくとも２つのスイッチ素子を含む。これらのスイッチ素子は、維持期間においてＰＤＰ１０に維持電圧Ｖｓｕｓを供給するための第一のハイサイド維持スイッチ素子Ｓ５と、接地電位を供給するための第一のローサイド維持スイッチ素子Ｓ６である。これらスイッチ素子の接続方法ならびにオンオフ動作は、従来技術である、図１５と同様のため、説明を省略する。維持回路５１、初期化回路５２ならびに回収回路５４は、書込み回路５３の場合と異なり、必要な部品の数の観点から１枚の回路基板に実装可能な場合が多いので、多くは１枚に実装される（以下、走査電極駆動回路５に含まれる維持回路５１、初期化回路５２および回収回路５４が実装される回路基板をＳＣ基板と呼ぶ）。したがって、ＳＣ基板は概ね図１に示すようにＰＤＰ１０の縦辺方向から見て中央部になるように配置され、ＡＤ基板との接続は、ＡＤ基板が単数であるか複数であるかによって異なるものの、縦辺方向の中央部を中心として上下方向に延ばした出力端子にて接続される。従来技術である図１５を例にとれば、ＳＣ基板上に実装される回路部品であって、かつ放電電流経路を考慮した時に最もＰＤＰ１０の近くに配置される部品は第二の分離スイッチ素子Ｓ１０であることから、第二の分離スイッチ素子Ｓ１０がＳＣ基板上で最も左辺に、かつ、縦辺方向に延ばして配置される。ＳＣ基板とＡＤ基板の接続は、コネクタやねじなどで接続すればよい。なお、第二の分離スイッチ素子Ｓ１０は複数個のスイッチ素子を並列接続したものを上下に並べて配置してもよいし、１個のスイッチ素子の出力端子を上下に延ばしたものでもよい。
【００６０】
一方、維持電極駆動回路６は、第二のハイサイド維持スイッチ素子Ｓ７と第二のローサイド維持スイッチ素子Ｓ８を含み、１枚の基板上に実装される（以下、維持電極駆動回路６が実装される基板をＳＵ基板と呼ぶ）。維持電極駆動回路６は従来技術と同様の回路構成および駆動方法でもよい。維持電極駆動回路６の出力端子と維持電極２３との接続は、走査電極駆動回路の書込み回路５３と同様に、縦辺方向に延ばした後、フレキシブル配線板２１にて接続される。ＳＵ基板にも上述したのと同様に基板サイズの制約があるので、図１に示すように、ＳＵ基板そのものは縦辺方向の中央部に配置し、出力端子を縦辺方向に延長する別の回路基板６Ｙや６Ｚを設けてもよい。
【００６１】
維持期間中にＰＤＰ１０に放電電流を流す時の電流経路を図２を用いて説明する。まず、放電電流を流す経路として、走査電極２２の最上部であるＳＣ１と維持電極ＳＵ１を通る場合について説明する。ＳＣ基板上の維持電圧Ｖｓｕｓを発生する電圧源Ｖ１から、第一のハイサイド維持スイッチ素子Ｓ５を介して維持電圧が走査電極２２に印加される。放電電流は、第一のハイサイド維持スイッチ素子Ｓ５から第一の分離スイッチ素子Ｓ９、第二の分離スイッチ素子Ｓ１０、スキャンドライバＩＣ１を通過してＰＤＰ１０の走査電極２２に到達する。ここまでの放電経路の長さはＸ１である。続いてＰＤＰ１０の走査電極２２を流れ、アドレス期間中に選択された放電セルにて放電が行われた後、維持電極２３から維持電極駆動回路６に到達する。この放電経路長はＸ２である。続いて、維持電極駆動回路６の端子から第二のローサイド維持スイッチ素子Ｓ８を介して接地電位に流れる。この放電経路長はＸ３である。続いて、接地電位からはシャーシ部材２６と維持電極駆動回路６が実装される回路基板（以下、維持電極駆動回路６が実装される回路基板をＳＵ基板と呼ぶ）とを締結しているねじ８を介してシャーシ部材２６に放電電流が流れる。この放電経路長はＸ４である。シャーシ部材２６を経由した後、ＳＣ基板とシャーシ部材を締結しているねじ７を介して走査電極駆動回路５の接地電位を通過する。この放電経路長はＸ５である。そして、最後に電圧源Ｖ１の接地電位に到達する。この放電経路長はＸ６である。このように放電電流を最上列の走査電極ならびに維持電極に流す場合、放電経路長はＸ１＋Ｘ２＋Ｘ３＋Ｘ４＋Ｘ５＋Ｘ６である。一方、中央部の走査電極ＳＣｉから維持電極ＳＵｉに放電電流を流す場合の放電経路長は、同様にして、Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＋Ｉ５＋Ｉ６である。なお、これらの放電経路長のうち、Ｘ２＝Ｉ２、Ｘ４＝Ｉ４、Ｘ５＝Ｉ５、Ｘ６＝Ｉ６となるため、放電経路長が電極の最上列と中央部とで異なるのは、Ｘ１、Ｘ３の２箇所のみである。この長さの差である（Ｘ１−Ｉ１）ならびに（Ｘ３−Ｉ３）が大きい場合には、放電経路長のインダクタンスに差が発生し、リンギングの大きさが異なったり、輝度に差が発生したりする。特に画面サイズが大きい場合は、（Ｘ１−Ｉ１）や（Ｘ３−Ｉ３）の値そのものが大きくなるため、インダクタンスの差も大きくなり、顕著に発生する。
【００６２】
一方、放電経路長のインダクタンスは、すべての放電経路の長さで決まる。すなわち、最上列の場合はＸ１からＸ６までの和であり、中央部の場合はＩ１からＩ６までの和である。ここで、本発明の実施の形態１は、このＳＣ基板のねじ７の縦辺方向の位置とＳＵ基板のねじ８の縦辺方向の位置が異なるものである。したがって、放電経路Ｘ５（Ｉ５に等しい）が従来よりも長くなる。従来は、ねじの縦辺方向の位置が同じであるため、Ｘ５の放電経路は図２のように斜めにはならずに横辺方向である。しかし、本発明ではそれぞれのねじの縦辺方向の位置が異なるために斜めになり、放電経路長が従来よりも長くなる。その結果、放電経路全体の長さが長くなることから、相対的に（Ｘ１−Ｉ１）と（Ｘ３−Ｉ３）が放電経路全体の長さに占める割合は小さくなる。したがって、画面上部と中央部とでインダクタンスの差が小さくなり、輝度の差も小さくなる。図３は、従来のプラズマディスプレイの維持期間における上部と中央部の走査電極の電圧波形図である。ΔＶｘｏは、画面上部の走査電極の電圧波形におけるリンギングの振幅であり、ΔＶｉｏは画面中央部の走査電極の電圧波形におけるリンギングの振幅である。一方、図４は本発明の実施の形態１におけるプラズマディスプレイの維持期間における上部と中央部の走査電極の電圧波形図である。ΔＶｘｎは、画面上部の走査電極の電圧波形におけるリンギングの振幅であり、ΔＶｉｎは画面中央部の走査電極の電圧波形におけるリンギングの振幅である。図３の従来の場合に比べて、図４のように今回の発明の実施の形態１では、リンギングの差が小さくなっている。また、図５は、従来および本発明の実施の形態１におけるプラズマディスプレイの上部と中央部の表示画面の輝度の相対比率を比較したグラフである。本結果からも分かるように、従来のプラズマディスプレイの画面の上部の輝度を１とした時、従来は上部と中央部とで、９％もの輝度差が生じていた。本発明の実施の形態１では、それが７％まで輝度差が改善している。このように、上部と中央部とで放電経路のインダクタンスの差が小さくなったことによって、リンギングの差も小さくなり、その結果輝度の差が小さくなっている。以上のことから、本発明は画面の輝度差を小さくすることができるので、表示品質の高いプラズマディスプレイを提供することができる。
【００６３】
なお、この輝度差は理想的には０であることが望ましいが、輝度の差が視認できないレベルまで低下すればよく、本発明の実施の形態１で示す程度まで輝度の差が減少していればよい。
【００６４】
また、放電電流が走査電極駆動回路５から維持電極駆動回路６に流れる場合と、維持電極駆動回路６から走査電極駆動回路５に流れる場合との両方であるので、ねじ７およびねじ８の位置は、画面中央部の横辺方向を中心とする線対称の位置になるように配置することが好ましい。また、ねじ７およびねじ８は１個である必要はなく、複数個用いてもよい。
【００６５】
（実施の形態２）
図６は本発明の実施の形態２であるプラズマディスプレイを背面側から見た配置を示す平面図である。本発明の実施の形態２における走査電極駆動回路５Ａは、ＡＤ基板上に第一のローサイド維持スイッチ素子Ｓ６が実装されている点が実施の形態１と異なる。すなわち、第一のローサイド維持スイッチ素子Ｓ６は複数個を電気的に並列接続したものであり、一部は上部のＡＤ基板に実装され、残りは下部のＡＤ基板に実装される。
【００６６】
維持電極駆動回路６Ａは、第二のローサイド維持スイッチ素子Ｓ８が走査電極駆動回路５Ａと同様に複数個を電気的に並列接続したものであり、上下に分割して実装する点が実施の形態１と異なる。すなわち、ＳＵ基板上の縦辺方向の上部あるいは下部に第二のローサイド維持スイッチ素子Ｓ８を実装する。図６は第一のローサイド維持スイッチ素子Ｓ６ならびに第二のローサイド維持スイッチ素子Ｓ８がそれぞれ上部と下部の両方に実装するる場合の好適な例を示している。
【００６７】
本発明の実施の形態２における放電経路長を図７（ａ）および（ｂ）を用いて説明する。発明の実施の形態１における図２と同様に、走査電極側に維持電圧Ｖｓｕｓを印加して、維持電極側に接地電位を印加する場合の放電経路長を図７（ａ）に、維持電極側に維持電圧Ｖｓｕｓを印加して、走査電極側に接地電位を印加する場合の放電経路長を図７（ｂ）に示す。最初に、走査電極側に維持電圧Ｖｓｕｓを印加し、走査電極側から維持電極側に放電電流を流す場合を図７（ａ）に基づいて説明する。上部の走査電極を放電電流が流れる場合の経路は、実施の形態１の図２と同様に、Ｘ１からＸ４までの和で表される。ここでは、図２とは異なり、一部の放電経路を省略して記載している。すなわち、実施の形態１におけるＸ３とＸ４の和を実施の形態２のＸ３とし、実施の形態１におけるＸ５とＸ６の和を実施の形態２のＸ４としている。一方、中央部の走査電極を放電電流が流れる場合の経路は、Ｉ１からＩ４までの和で表される。図７（ａ）から明らかなように、放電電流経路において、上部を流れる経路と中央部を流れる経路でＸ２およびＩ２の長さは同じである。同様に、Ｘ４およびＩ４の長さは同じである。したがって、上部を流れる経路と中央部を流れる経路で放電経路長が異なるのは（Ｘ１−Ｉ１）および（Ｘ３−Ｉ３）である。従来技術であれば、第二の維持スイッチ素子Ｓ８はＳＵ基板内の中央部付近にあるため、Ｘ３＞Ｉ３の関係にある。したがって、（Ｘ１−Ｉ１）および（Ｘ３−Ｉ３）は両方とも正の値となり、インダクタンスは放電経路が上部であるＸの経路の方が大きくなっていた。本発明の実施の形態２によれば、第二の維持スイッチ素子Ｓ８がＳＵ基板の上部にあるため、Ｘ３＜Ｉ３の関係となる。したがって、Ｘ１−Ｉ１＞０であるが、Ｘ３−Ｉ３＜０となり、放電経路Ｘと放電経路Ｉとの放電経路の長さの差は、従来技術よりも小さくなる。その結果、発明の実施の形態１と同様の効果を有する。すなわち、放電経路の差によって発生するインダクタンスの差が小さくなるので、輝度の差が小さくなり、表示品質の高いプラズマディスプレイを提供することができる。
【００６８】
次に、維持電極側に維持電圧Ｖｓｕｓを印加し、維持電極側から走査電極側に放電電流を流す場合を図７（ｂ）に基づいて説明する。上部の維持電極を放電電流が流れる場合の経路は、図７（ａ）と同様に、Ｘ１からＸ４までの和で表される。一方、中央部の維持電極を放電電流が流れる場合の経路は、Ｉ１からＩ４までの和で表される。図７（ｂ）から明らかなように、放電電流経路において、上部を流れる経路と中央部を流れる経路で異なるのは（Ｘ１−Ｉ１）および（Ｘ３−Ｉ３）である。この電流経路も上述の走査電極から維持電極に電流を流す場合と同様であり、本発明の実施の形態２では、Ｘ１−Ｉ１＞０であるが、Ｘ３−Ｉ３＜０となる。その結果、放電経路Ｘと放電経路Ｉとの放電経路の長さの差は、従来技術よりも小さくなるので、発明の実施の形態１と同様の効果を有する。すなわち、放電経路の差によって発生するインダクタンスの差が小さくなるので、輝度の差が小さくなり、表示品質の高いプラズマディスプレイを提供することができる。
【００６９】
上記は、放電電流が、縦辺方向の上部に配置されている第一のローサイド維持スイッチ素子Ｓ６ならびに第二のローサイド維持スイッチ素子Ｓ８を通過する場合を例にとって説明したが、ＰＤＰ１０の上部に配置されている電極に流れる放電電流が通る経路として、縦辺方向の下部に配置されているローサイド維持スイッチ素子を通る量は、インピーダンスが大きいのでわずかであるため、無視してもよい。逆に、ＰＤＰ１０の下部に配置されている電極に流れる放電電流は、縦辺方向の下部に配置されている第一のローサイド維持スイッチ素子並びに第二のローサイド維持スイッチ素子を通ることはいうまでもない。この場合は上述した放電経路をＰＤＰ１０の横辺方向の軸を線対称に考えれば同様のことがいえる。したがって、ＰＤＰ１０の下部に配置される電極を通る放電経路長は、上述した上部の電極に流れる放電経路長と同様である。よって、本発明の実施の形態２によれば、ＰＤＰ１０の全体にわたって輝度差を小さくすることができるので、表示品質の高いプラズマディスプレイを提供することができる。
【００７０】
また、実施の形態２においては、第一のハイサイド維持スイッチ素子Ｓ５の付近に、電圧源Ｖ１ならびに、回路の接地電位と電気的に接続されたねじ端子を有し、導電性を有するねじ７Ａにてシャーシ部材２６に接続される方が好ましい。また、第一のローサイド維持スイッチ素子Ｓ６の付近には、同様に電気的に回路の接地電位に接続され、シャーシ部材と導電するねじ７Ｂおよび導電するねじ７Ｃを有する方が好ましい。同様に、第二のハイサイド維持スイッチ素子Ｓ７の付近には電圧源Ｖ１ならびに導電するねじ８Ａを有する方が好ましい。また、第二のローサイド維持スイッチ素子Ｓ８の付近には、導電するねじ７Ｂおよび導電するねじ７Ｃを有する方が好ましい。ＳＣ基板、ＡＤ基板あるいはＳＵ基板上でねじと電圧源や各スイッチ素子との距離を大きくすることによってインダクタンスを増大させる方法は、回路基板の単位長さあたりのインダクタンス増大量が大きいため、好ましくない。回路基板によるインダクタンスはできるだけ小さくし、シャーシ部材２６によるインダクタンスの増大を行う方が容易であるため、上述するように、ねじ端子は電圧源あるいは各スイッチ素子の近くに配置することが好ましい。
【００７１】
なお、本実施例では、第一のハイサイド維持スイッチ素子Ｓ５ならびに第二のハイサイド維持スイッチ素子Ｓ７を中央部に配置し、第一のローサイド維持スイッチ素子Ｓ６ならびに第二のローサイド維持スイッチ素子Ｓ８を上部および下部に分割配置するとしたが、スイッチ素子を入れ替えても同様の効果が成り立つ。すなわち、第一のローサイド維持スイッチ素子Ｓ６をＳＣ基板の中央部に配置し、第一のハイサイド維持スイッチ素子Ｓ５を上部ならびに下部に分割して配置し、第二のローサイド維持スイッチ素子Ｓ８をＳＵ基板の中央部に配置し、第二のハイサイド維持スイッチ素子Ｓ７をＳＵ基板の上部ならびに下部に分割して配置してもよい。
【００７２】
（実施の形態３）
図８は本発明の実施の形態３であるプラズマディスプレイを背面側から見た配置を示す平面図である。本発明の実施の形態３における走査電極駆動回路５Ｂは、ＡＤ基板上に第一のハイサイド維持スイッチ素子Ｓ５ならびに第一のローサイド維持スイッチ素子Ｓ６が実装されている点が実施の形態１および２と異なる。すなわち、第一のハイサイド維持スイッチ素子Ｓ５は上部のＡＤ基板に実装され、第一のローサイド維持スイッチ素子Ｓ６は下部のＡＤ基板に実装される。また、本発明の実施の形態３における維持電極駆動回路６Ｂは、ＳＵ基板上の上部に第二のハイサイド維持スイッチ素子Ｓ７が実装され、下部に第二のローサイド維持スイッチ素子Ｓ８が実装される。また、実施の形態２にて説明したように、各スイッチ素子の近くには各回路の接地電位と電気的に接続されたねじ端子を有し、シャーシ部材と導電性を有するねじ７Ｄ、７Ｅおよび８Ｄ、８Ｅにて接続される。
【００７３】
このように各維持スイッチ素子を実装した場合の放電経路を図９に示す。図９は走査電極側に維持電圧Ｖｓｕｓを印加して、維持電極側に接地電位を印加する場合の放電経路を示している。この放電経路は実施の形態２と同様に、ＰＤＰ１０の上部の電極への放電経路長はＸ１からＸ４までの和であり、ＰＤＰ１０の中央部の電極への放電経路長はＩ１からＩ４までの和である。図９から（Ｘ１＋Ｘ３）は（Ｉ１＋Ｉ３）に近いことが分かる。したがって、放電経路Ｘの放電経路長と放電経路Ｉの放電経路長はほぼ等しくなるので、ＰＤＰ１０の上部と中央部のインダクタンスの差は小さくなり、輝度の差も小さくなる。その結果、表示品質の高いプラズマディスプレイを提供することができる。なお、維持電極側に印加電圧Ｖｓｕｓを印加し、走査電極側に接地電位を印加する場合についても同様のため、説明を省略する。このように、ハイサイド維持スイッチ素子ならびにローサイド維持スイッチ素子をＰＤＰ１０の縦辺方向に異なるように配置することで、ＰＤＰ１０の上部と中央部の輝度差を低減し、表示品質の高いプラズマディスプレイを提供することができる。なお、本実施例では、それぞれのハイサイド維持スイッチ素子をＰＤＰ１０の上側に配置し、ローサイド維持スイッチ素子をＰＤＰ１０の下側に配置したが、逆の配置を行ってもよい。すなわち、それぞれのハイサイド維持スイッチ素子をＰＤＰ１０の下側に配置し、ローサイド維持スイッチ素子をＰＤＰ１０の上側に配置しても同様の効果を有する。
【００７４】
なお、実施の形態１から実施の形態３の中で説明した電圧源Ｖ１はコンデンサなどの容量素子であってもよい。または、高い周波数の電流を低インピーダンスで供給することが可能なその他の素子であってもよい。また、各スイッチ素子はＭＯＳＦＥＴを主眼として説明しているが、ＩＧＢＴと逆並列ダイオードを接続したスイッチ素子でもよい。
【００７５】
以上の実施の形態１から実施の形態３で説明したように、本発明によれば、放電経路におけるインダクタンスを低減する具体的な回路構成を提供することができるため、輝度差を低減することができ、消費電力も小さく表示品質の高いプラズマディスプレイを提供することができる。
【００７６】
図１０は従来のプラズマディスプレイにおいて、上部の輝度と中央部の輝度との差を測定し、差を絶対輝度で除したものを相対値として、各画面サイズ毎に示したグラフである。本発明の実施の形態１における図５に示したように、本発明は輝度差が数％改善されるという効果を有する。したがって、図１０からわかるように、大画面になればなるほど、輝度差が顕著になるため、大画面のほうが、本発明の効果が顕著になる。したがって、上述した実施の形態１から３の発明は、特に画面サイズの大きなプラズマディスプレイに適用することが有効である。特に６０インチを超える場合は従来技術での輝度差が大きいため、本発明の効果も顕著になる。
【産業上の利用可能性】
【００７７】
本発明はプラズマディスプレイパネルに関し、上記の通り、画質が向上するという効果を奏するので、産業上有用である。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施の形態１におけるプラズマディスプレイの背面側から見た配置を示す平面図
【図２】本発明の実施の形態１におけるプラズマディスプレイの放電電流の経路を示す平面図
【図３】従来のプラズマディスプレイの維持期間における上部と中央部の走査電極の電圧波形図
【図４】本発明の実施の形態１におけるプラズマディスプレイの維持期間における上部と中央部の走査電極の電圧波形図
【図５】従来および本発明の実施の形態１におけるプラズマディスプレイの上部と中央部の表示画面の輝度の相対比率を比較したグラフ
【図６】本発明の実施の形態２におけるプラズマディスプレイの背面側から見た配置を示す平面図
【図７】本発明の実施の形態２におけるプラズマディスプレイの放電電流の経路を示す平面図
【図８】本発明の実施の形態３におけるプラズマディスプレイの背面側から見た配置を示す平面図
【図９】本発明の実施の形態３におけるプラズマディスプレイの放電電流の経路を示す平面図
【図１０】従来技術におけるプラズマディスプレイの画面サイズと画面の上部ならびに中央部の輝度の差の相対値を表すグラフ
【図１１】従来のプラズマディスプレイパネルの構成を示す斜視図
【図１２】従来のプラズマディスプレイパネルの電極配列を示す図
【図１３】従来のプラズマディスプレイパネルの各電極に、１サブフィールド期間中に印加する電圧波形図
【図１４】従来のプラズマディスプレイを機能ブロック毎に示したブロック構成図
【図１５】従来のプラズマディスプレイパネル駆動回路における走査電極駆動回路と維持電極駆動回路の具体的な回路図
【図１６】従来のプラズマディスプレイを背面側から見た配置の一例を示す平面図
【符号の説明】
【００７９】
１    Ａ／Ｄコンバータ
２    映像信号処理回路
３    サブフィールド処理回路
４    データ電極駆動回路
５，５Ａ，５Ｂ    走査電極駆動回路
６，６Ａ，６Ｂ    維持電極駆動回路
７，７Ａ，７Ｂ，７Ｃ，７Ｄ，７Ｅ    ねじ
８，８Ａ，８Ｂ，８Ｃ，８Ｄ，８Ｅ    ねじ
１０    ＰＤＰ
２０    前面板
２１    フレキシブル配線板
２２    走査電極
２３    維持電極
２４    誘電体層
２５    保護層
２６    シャーシ部材
３０    背面板
３１    フレキシブル配線板
３２    データ電極
３３    誘電体層
３４    隔壁
３５    蛍光体層
５１    維持回路
５２    初期化回路
５３    書込み回路
５４    回収回路
Ｃ１    第一の回収コンデンサ
Ｃ２    第二の回収コンデンサ
Ｄ１    第一のハイサイド回収ダイオード
Ｄ２    第一のローサイド回収ダイオード
Ｄ３    第二のハイサイド回収ダイオード
Ｄ４    第二のローサイド回収ダイオード
ＩＣ１    スキャンドライバ
Ｌ１    第一のインダクタ
Ｌ２    第二のインダクタ
Ｓ１    第一のハイサイド回収スイッチ素子
Ｓ２    第一のローサイド回収スイッチ素子
Ｓ３    第二のハイサイド回収スイッチ素子
Ｓ４    第二のローサイド回収スイッチ素子
Ｓ５    第一のハイサイド維持スイッチ素子
Ｓ６    第一のローサイド維持スイッチ素子
Ｓ７    第二のハイサイド維持スイッチ素子
Ｓ８    第二のローサイド維持スイッチ素子
Ｓ９    第一の分離スイッチ素子
Ｓ１０    第二の分離スイッチ素子
Ｓ１１    ハイサイド初期化スイッチ素子
Ｓ１２    ローサイド初期化スイッチ素子
【図１】
2007286155.tif 000003
【図２】
2007286155.tif 000004
【図３】
2007286155.tif 000005
【図４】
2007286155.tif 000006
【図５】
2007286155.tif 000007
【図６】
2007286155.tif 000008
【図７】
2007286155.tif 000009
【図８】
2007286155.tif 000010
【図９】
2007286155.tif 000011
【図１０】
2007286155.tif 000012
【図１１】
2007286155.tif 000013
【図１２】
2007286155.tif 000014
【図１３】
2007286155.tif 000015
【図１４】
2007286155.tif 000016
【図１５】
2007286155.tif 000017
【図１６】
2007286155.tif 000018