(57)【要約】【課題】各メモリへのデータの転送を簡素化させることができるメモリ装置を提供すること。【解決手段】複数のメモリユニットとしてのＩＣ００〜ＩＣ０３が具備され、前記各ＩＣに対して複数の単位データを順次転送するバースト転送モードが実行されるように構成されている。前記各ＩＣには、転送開始信号を受ける転送開始信号線ｆｓと、当該転送開始信号線に供給される前記転送開始信号を受けて、前記ＩＣに転送される単位データ量をカウントするカウンタと、前記カウンタが前記単位データ量をカウントした場合に転送終了信号を出力する転送終了信号線ｆｅとがそれぞれ具備されている。【選択図】図５
2007286805.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリユニットが具備され、前記各メモリユニットに対して複数の単位データを順次転送するバースト転送モードが実行されるように構成されたメモリ装置であって、
前記各メモリユニットには、転送開始信号を受ける転送開始信号線と、当該転送開始信号線に供給される前記転送開始信号を受けて、メモリユニットに転送される前記単位データ量をカウントするカウンタと、前記カウンタが前記単位データ量をカウントした場合に転送終了信号を出力する転送終了信号線とがそれぞれ具備されていることを特徴とするメモリ装置。
【請求項２】
前記各メモリユニットは、前記転送開始信号線に転送開始信号を受けると同時に、前記転送終了信号線に対して転送終了信号を出力する動作モードが選択できるように構成されていることを特徴とする請求項１に記載されたメモリ装置。
【請求項３】
複数のメモリユニットによりメモリ装置が構成され、前記各メモリユニットに対して複数の単位データを順次転送するバースト転送モードが実行されるようになされたメモリ装置ヘのデータ転送方法であって、
前記１つのメモリユニットが転送開始信号を受けた場合に、当該メモリユニットに転送される前記単位データのデータ量のカウントを開始すると共に、前記単位データ量をカウントした場合に転送終了信号を出力し、当該転送終了信号を他の１つのメモリユニットに対して転送開始信号として供給するように動作させることを特徴とするデータ転送方法。
【請求項４】
前記メモリユニットの少なくともいずれか１つは、前記転送開始信号を受けると同時に、転送終了信号を出力し、当該転送終了信号を他の１つのメモリユニットに対して転送開始信号として供給する動作モードが選択されることを特徴とする請求項３に記載されたデータ転送方法。
【請求項５】
請求項１または請求項２に記載のメモリ装置が用いられ、前記複数の単位データがそれぞれ映像データであり、前記各メモリユニットに転送されて書き込まれた映像データに基づいて、映像表示が行なわれる表示パネルを備えたことを特徴とする表示駆動装置。
【請求項６】
請求項３または請求項４に記載のデータ転送方法が用いられ、前記複数の単位データがそれぞれ映像データであり、前記各メモリユニットに転送されて書き込まれた映像データに基づいて、表示パネルを表示駆動することを特徴とする表示パネルの表示駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数のメモリ間にまたがって、バーストモードでのデータ転送（書き込み／読み出し）を行うメモリ装置とデータ転送方法およびこれを用いた表示駆動装置と表示駆動方法に関する。
【背景技術】
【０００２】
多数の発光素子を画素として、これをマトリクス状に配列した表示パネルの開発が広く進められている。このような表示パネルの一つとして、有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子を画素とした表示パネルがすでに商品化されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を単にマトリクス状に配列したパッシブマトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、例えばＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）による画素の点灯制御用素子を加えたアクティブマトリクス型表示パネルが提案されている。
【０００４】
前者の表示パネルは構成が比較的単純であり安価に製造することができる特質を有しており、これに対して後者の表示パネルは、低消費電力化を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度の表示パネルを実現させることができる。
【０００５】
前記したいずれの形態の表示パネルであっても、これを点灯制御する制御装置においては、少なくとも一画面分の映像データを格納することができる映像メモリ（フレームメモリ）が備えられる。そして、一画面分の映像データを前記メモリに書き込むと共に、当該メモリより映像データを順次読み出して、前記表示パネルの表示制御が行われるように動作する。
【０００６】
ところで、前記したＥＬ素子に代表される表示画素を用いる表示装置においては、表示パネルのサイズに応じて画素数が設定され、この画素数に応じて前記映像メモリの容量も決定される。したがって、同一仕様のディスプレイを多量に生産する場合においては、前記したパネルのサイズ（画素数）に応じたメモリ容量が設定されることになる。しかしながらこれを少量多品種に対応させようとした場合には、汎用性を持たせるために最大サイズのメモリ容量を備えたドライブ回路を用意することになり、そのほとんどにおいては前記メモリの最大容量を利用することのない状態が発生する。
【０００７】
前記したメモリの利用効率を上げるためには、最大サイズの画素数に応じた一画面分のメモリを用意することなく、表示画素数に応じてそれぞれメモリユニットの数を増減させることが考えられる。すなわち、表示画素数が大きな場合にはメモリユニットを増加させる設定になされ、また表示画素数が小さな場合には同ユニットをそれに応じて減少させることで映像メモリの利用効率を上げることが可能となる。
【０００８】
前記した手段に対応するために、それぞれに映像メモリを備えた複数のコントローラＩＣを用意し、これらのコントローラＩＣをチップセレクト、あるいはアドレス指定により動作させることで、比較的画素数の大きな表示パネルを駆動させることができる。また画素数が少ない表示パネルを駆動させる場合には、前記コントローラＩＣの数を少なく設定することで回路の利用効率、換言すればコストパフォーマンスを向上させることが可能となる。
【０００９】
図１は、それぞれに映像メモリを備えた複数のコントローラＩＣ、すなわち前記したメモリユニットを備え、これらコントローラＩＣをチップセレクトさせる基本構成を説明するものである。この図１に示す例においては一例としてパッシブマトリクス型表示パネルの駆動装置を示しており、陽極ドライバとして機能する４つのコントローラＩＣとしてのＩＣ００〜ＩＣ０３が具備されている。なお、これらの各ＩＣ００〜ＩＣ０３には、後述する図２に示すように、それぞれ映像メモリａ〜ｄが具備されている。
【００１０】
前記各ＩＣ００〜ＩＣ０３に対しては、ＣＰＵ（中央演算ユニット）より、バスライン（Ｄａｔａ  Ｂｕｓ）を介して表示すべき映像データが送出されるように構成されている。また、前記ＣＰＵからは、前記各ＩＣ００〜ＩＣ０３に対して、チップセレクト信号ＸＣＳ０〜ＸＣＳ３が供給されるように構成されている。そして、この構成においては前記コントローラＩＣ００より同期信号を受けて陰極ドライバは、走査タイミング信号を生成するように動作する。
【００１１】
一方、図１に示した構成においては、表示パネルとしての画面はＡ〜Ｄで示す４つの表示領域に分割されており、各表示領域Ａ〜Ｄは、前記した各ＩＣ００〜ＩＣ０３による陽極ドライバおよび前記陰極ドライバにより駆動されるように構成されている。なお、前記表示パネルには、図には示していないが複数の陽極ドライブ線および複数の陰極走査線が交差するように配列され、前記ドライブ線と走査線の各交差位置において前記ＥＬ素子のアノード（陽極）およびカソード（陰極）がそれぞれ接続された構成にされている。
【００１２】
図２は、図１に示した構成による動作を説明するタイミングチャートであり、前記ＣＰＵから供給されるインバート状態のチップセレクト信号ＸＣＳ０〜ＸＣＳ３をそれぞれ受けて、各ＩＣ００〜ＩＣ０３における映像メモリａ〜ｄには、ＣＰＵからバスライン（Ｄａｔａ  Ｂｕｓ）を介して供給される映像データ（Ｄａｔａ）が書き込まれるように動作する。
【００１３】
この場合、ＣＰＵからはチップセレクト信号が各ＩＣ００〜ＩＣ０３に順次供給され、これによりセレクト状態にされた各ＩＣ００〜ＩＣ０３に対して、ＣＰＵより予め定められた単位の映像データが連続して送られるバースト転送が実行される。すなわち、例えばＩＣ００がセレクト状態になされた場合には、表示領域Ａを受け持つＩＣ００内の映像メモリａに対して予め定められた単位の映像データ（Ｄａｔａ）がバースト転送される。前記ＩＣ００は、映像メモリａ内のアドレスを自動的にインクリメントし、連続して送られる映像データ（Ｄａｔａ）を順次メモリａに書き込むように動作する。
【００１４】
前記メモリａへの映像データの転送終了後においては、次にＩＣ０１がセレクト状態になされ、同様に表示領域Ｂを受け持つＩＣ０１内の映像メモリｂに対して映像データ（Ｄａｔａ）がバースト転送される。そしてＩＣ０１は、映像メモリｂのアドレスを自動的にインクリメントし、連続して送られる映像データ（Ｄａｔａ）をメモリｂに書き込むように動作する。さらに、表示領域Ｃ，Ｄを受け持つＩＣ０２，ＩＣ０３に対しても同様のバースト転送が実行され、Ａ，Ｂ，Ｃ，Ｄからなる表示画面全体の映像データが各メモリａ〜ｄに書き込まれる。
【００１５】
これにより、各コントローラＩＣとしての４つの陽極ドライバと前記陰極ドライバが動作し、Ａ〜Ｄよりなる表示パネルの走査に同期して、各メモリａ〜ｄに書き込まれた映像データに基づく画素の選択的な点灯動作が実行され、一画面分の表示が行われる。そして、次のフレームにおいても同様の動作が繰り返され、Ａ〜Ｄよりなる表示パネルにおいて、連続した動画を表示させることができる。
【００１６】
図３および図４は、それぞれに映像メモリを備えた複数のコントローラＩＣを備え、これらコントローラＩＣをアドレス指定することで、各ＩＣごとの映像メモリａ〜ｄに対して映像データをバースト転送する例を示している。なお、図３に示す構成は図１に示した構成と基本的には同一であり、したがって以下においてはその相違点について説明する。
【００１７】
前記したアドレス指定による映像データのバースト転送を実現させるために、図３に示す例においては、各ＩＣ００〜ＩＣ０３には、アドレス（Ａｄｄｒｅｓｓ＝００ｂ，＝０１ｂ，＝１０ｂ，＝１１ｂ）が設定されている。そして、ＣＰＵから各ＩＣ００〜ＩＣ０３に対してアドレス設定ラインＡＤＤが接続されている。
【００１８】
図４に示すようにチップセレクト信号がインバート状態（ＸＣＳ）になされた場合において、各映像メモリａ〜ｄに対して映像データ（Ｄａｔａ）がバースト転送される。なお、図３および図４においては、チップセレクト信号を利用するようにしているが、これは図３に示された以外に同様のブロックが存在する場合において、チップセレクト機能が生かせるように構成されているものであり、したがって図に示す範囲においては、チップセレクトラインＸＣＳは必ず必要とするものではない。
【００１９】
図３に示す構成においては、図４に示すようにＣＰＵからアドレスが指定された各ＩＣにおける映像メモリａ〜ｄに対して、順次映像データ（Ｄａｔａ）がバースト転送される。これを受けた各映像メモリａ〜ｄは、１バースト単位で映像データを順次書き込む動作を実行する。そして、すでに説明した図１および図２に示す例と同様に、各メモリａ〜ｄに書き込まれた映像データに基づいて、Ａ〜Ｄよりなる表示画面（表示パネル）において、連続した動画を表示させるように動作する。
【００２０】
なお、前記したようにチップセレクトされた各ＩＣのメモリに対して、それぞれデータをバースト転送する例は、特許文献１に開示されており、またアドレス指定された各ＩＣのメモリに対して、それぞれデータをバースト転送する例は、特許文献２に開示されている。
【特許文献１】特開平９−９１９５５号公報
【特許文献２】特開平５−３２４４６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
ところで、前記したバースト転送によるメモリへのデータの書き込み動作においては、ＩＣごとにチップセレクトまたはアドレス指定を行う必要があり、このために信号線が増えるという技術的な課題を有している。またデータの転送側は、映像データをＩＣごとに分割して管理する必要があり、データ管理が複雑となる。さらに、例えば映像データをまとめて管理するには、ＩＣの一行ごとにアドレスを指定するなど、データ転送に冗長部分が増えて、データの転送速度が低下するなどの技術的な問題点を抱えている。
【００２２】
この発明は、前記したような技術的な問題点に着目してなされたものであり、前記したバースト転送によるメモリへのデータの書き込み動作を踏襲しつつ、さらに各メモリへのデータの転送を簡素化させることができるメモリ装置とデータ転送方法およびこれを用いた表示駆動装置と表示駆動方法を提供することを課題とするものである。
【課題を解決するための手段】
【００２３】
前記した課題を解決するためになされたこの発明にかかるメモリ装置は、請求項１に記載のとおり、複数のメモリユニットが具備され、前記各メモリユニットに対して複数の単位データを順次転送するバースト転送モードが実行されるように構成されたメモリ装置であって、前記各メモリユニットには、転送開始信号を受ける転送開始信号線と、当該転送開始信号線に供給される前記転送開始信号を受けて、メモリユニットに転送される前記単位データ量をカウントするカウンタと、前記カウンタが前記単位データ量をカウントした場合に転送終了信号を出力する転送終了信号線とがそれぞれ具備されている点に特徴を有する。
【００２４】
この場合、請求項２に記載のとおり、前記各メモリユニットは、前記転送開始信号線に転送開始信号を受けると同時に、前記転送終了信号線に対して転送終了信号を出力する動作モードが選択できるように構成されていることとが望ましい。
【００２５】
また、前記した課題を解決するためになされたこの発明にかかるデータ転送方法は、請求項３に記載のとおり、複数のメモリユニットによりメモリ装置が構成され、前記各メモリユニットに対して複数の単位データを順次転送するバースト転送モードが実行されるようになされたメモリ装置へのデータ転送方法であって、前記１つのメモリユニットが転送開始信号を受けた場合に、当該メモリユニットに転送される前記単位データのデータ量のカウントを開始すると共に、前記単位データ量をカウントした場合に転送終了信号を出力し、当該転送終了信号を他の１つのメモリユニットに対して転送開始信号として供給するように動作させる点に特徴を有する。
【００２６】
この場合、一つの好ましい形態として請求項４に記載のとおり、前記メモリユニットの少なくともいずれか１つは、前記転送開始信号を受けると同時に、転送終了信号を出力し、当該転送終了信号を他の１つのメモリユニットに対して転送開始信号として供給する動作モードが選択されるように制御される。
【００２７】
また、前記した課題を解決するためになされたこの発明にかかる表示駆動装置は、前記請求項１または請求項２に記載のメモリ装置が用いられ、前記複数の単位データがそれぞれ映像データであり、前記各メモリユニットに転送されて書き込まれた映像データに基づいて、映像表示が行なわれる表示パネルを備えた点に特徴を有する。
【００２８】
さらに、前記した課題を解決するためになされたこの発明にかかる表示駆動方法は、前記請求項３または請求項４に記載のデータ転送方法が用いられ、前記複数の単位データがそれぞれ映像データであり、前記各メモリユニットに転送されて書き込まれた映像データに基づいて、表示パネルを表示駆動する点に特徴を有する。
【発明を実施するための最良の形態】
【００２９】
以下、この発明にかかるメモリ装置を発光表示パネルの駆動装置（パッシブマトリクス型表示パネルの駆動装置）に適用した例に基づいて説明する。なお、以下に説明する各実施の形態においては、すでに説明した図１または図３に示す構成と同一機能を果たす部分を同一符号で示しており、したがってその詳細な説明は適宜省略する。
【００３０】
図５に示す第１の実施の形態において各ＩＣ００〜ＩＣ０３は、すでに説明した図１および図３に示された各ＩＣと同様に陽極ドライバとして機能するものであり、これらの各ＩＣ００〜ＩＣ０３には、図に示すようにそれぞれ映像メモリ（Ｍｅｍｏｒｙ：ａ〜ｄ）が具備されている。したがって、前記各ＩＣ００〜ＩＣ０３は、メモリユニットと称呼することができる。
【００３１】
そして、図に示す例においては、各ＩＣ００〜ＩＣ０３には、アドレス（Ａｄｄｒｅｓｓ＝００ｂ，＝０１ｂ，＝１０ｂ，＝１１ｂ）が設定されており、ＣＰＵから各ＩＣ００〜ＩＣ０３に対してアドレス設定ラインＡＤＤが接続されている。
【００３２】
なお、図５に示す例においては、ＣＰＵより各ＩＣに対してチップセレクトラインＸＣＳが接続されているが、これは図５に示された以外に同様のブロックが存在する場合において、チップセレクト機能が生かせるように構成されているものであり、したがって図に示す範囲においては、チップセレクトラインＸＣＳは必ず必要とするものではない。
【００３３】
前記各ＩＣには、カウンタ（Ｃｏｕｎｔｅｒ）がそれぞれ具備されており、これはＣＰＵより映像データのバースト転送がなされる場合において、各ＩＣに転送される単位データ量（１バースト単位）をカウントアップするものである。これはすでに説明したように映像データがバースト転送された場合に、映像メモリ内のアドレスを自動的にインクリメントするカウンタをそのまま利用することができ、例えば１ラインのシフトレジスタにより構成することができる。
【００３４】
そして、前記カウンタは各ＩＣに備えられた転送開始信号線（ＩＣ００に符号ｆｓで示す）に転送開始信号を受けた時に、ＣＰＵより転送される映像データ量のカウントを開始し、前記カウンタが１バースト単位をカウントした時に転送終了信号線（ＩＣ００に符号ｆｅで示す）に転送終了信号を出力するように機能する。
【００３５】
すなわち、図５に示す構成においては、符号ＸＣＳＧＤ０はＩＣ００から出力される転送終了信号であると共に、ＩＣ０１に供給される転送開始信号である。また符号ＸＣＳＧＤ１はＩＣ０１から出力される転送終了信号であると共に、ＩＣ０２に供給される転送開始信号である。同様に符号ＸＣＳＧＤ２はＩＣ０２から出力される転送終了信号であると共に、ＩＣ０３に供給される転送開始信号であり、符号ＸＣＳＧＤ３はＩＣ０３から出力される転送終了信号であると共に、ＩＣ００に供給される転送開始信号である。
【００３６】
前記した各ＩＣには、さらに前記カウンタのカウントアップ機能を停止させて、入力される転送開始信号をバイパスさせて転送終了信号として出力させる動作モードを選択することができるバイパススイッチ（ＩＣ００に符号ＳＷで示す）と、このバイパススイッチをオンまたはオフに制御するロジック回路（Ｌｏｇｉｃ）が具備されている。なお、図５に示す実施の形態においては、前記バイパススイッチＳＷは全てオフ状態に設定されている。
【００３７】
図６は、図５に示した構成による動作を説明するタイミングチャートである。まずＸＣＳ信号とＡＤＤ信号により、データ転送開始のＩＣ、すなわちこの例ではアドレスが００ｂであるＩＣ００が指定され、映像データをバースト転送する。指定されたＩＣ００における映像メモリ内では、メモリアドレス第０行の第０列から順次データが転送される。そして、データがその行の最終まで転送された時、前記カウンタは１バースト単位をカウントアップし、ＩＣ００は転送終了信号ＸＣＳＧＤ０を出力する。なお、図６に示す符号Ｄａは、この時に転送される１バースト単位の映像データを示している。
【００３８】
前記転送終了信号ＸＣＳＧＤ０は、ＩＣ０１における転送開始信号として入力され、ＩＣ０１は、メモリ内のアドレス第０行の第０列から、次のデータを順次転送する。この時、前記したようにカウンタは、転送されるデータ量をカウントアップし、１バースト単位をカウントアップした時、ＩＣ０１は転送終了信号ＸＣＳＧＤ１を出力する。なお、図６に示す符号Ｄｂは、この時に転送される１バースト単位の映像データを示している。
【００３９】
前記した動作が繰り返され、ＩＣ００はＩＣ０３の転送終了信号ＸＣＳＧＤ３を受けると、転送終了した第０行の次の行である第１行の０列から次のデータを順次転送する。この様にして、Ａ〜Ｄからなる表示画面全体の映像データが各メモリａ〜ｄに書き込まれる。なお、図７は前記したデータの転送動作のイメージを説明するものである。
【００４０】
そして、一画面分のデータがメモリａ〜ｄに書き込まれると、各コントローラＩＣとしての４つの陽極ドライバと前記陰極ドライバが動作し、Ａ〜Ｄよりなる表示パネルの走査に同期して、各メモリａ〜ｄに書き込まれた映像データに基づく画素の選択的な点灯動作が実行され、一画面分の表示が行われる。そして、次のフレームにおいても同様の動作が繰り返され、Ａ〜Ｄよりなる表示パネルにおいて、連続した動画を表示させることができる。
【００４１】
図８は、この発明にかかるメモリ装置の第２の実施の形態を示すものである。なお、図８においてはすでに説明した図５に示す各部と同一の機能を果たす部分を同一符号で示しており、したがってその説明は適宜省略する。この図８に示す実施の形態は、特定のＩＣに対してデータをバースト転送させる例を示したものであり、この例においては４つのＩＣの内の中央の２つのＩＣ、すなわちＩＣ０１，ＩＣ０２に対してデータをバースト転送させる例を示している。
【００４２】
前記したバースト転送を実現させるために図８に示す構成においては、ＩＣ００とＩＣ０３のバイパススイッチがオン状態になされ、ＩＣ０１とＩＣ０２のバイパススイッチはオフ状態に設定される。
【００４３】
前記したバイパススイッチの設定状態において、図９に示すようにＸＣＳ信号とＡＤＤ信号により、データ転送開始のＩＣ、すなわちこの例ではアドレスが０１ｂであるＩＣ０１が指定され、映像データをバースト転送する。指定されたＩＣ０１における映像メモリ内では、メモリアドレス第０行の第０列から順次データが転送される。そして、データがその行の最終まで転送された時、前記カウンタは１バースト単位をカウントアップし、ＩＣ０１は転送終了信号ＸＣＳＧＤ１を出力する。なお、図９に示す符号Ｄａは、この時に転送される１バースト単位の映像データを示している。
【００４４】
そして、ＩＣ０２は前記ＸＣＳＧＤ１を転送開始信号として受け、ＩＣ０１と同様に映像データをバースト転送する。一方、この実施の形態においては、ＩＣ０３はＩＣ０２の転送終了信号ＸＣＳＧＤ２を受け取った場合、これと同時に転送終了信号ＸＣＳＧＤ３を出力する。前記転送終了信号ＸＣＳＧＤ３を受け取ったＩＣ００は、これと同時に転送終了信号ＸＣＳＧＤ０を出力する。続いて、前記転送終了信号ＸＣＳＧＤ０を受け取ったＩＣ０１は、転送終了した次の行の第０列から次のデータを順次転送する。なお、図１０は前記したデータの転送動作のイメージを説明するものである。
【００４５】
図１０に示されたように、この実施の形態においては、ＩＣ０１とＩＣ０２に対してのみデータが転送される。したがって、これによると図８に示したように、表示パネルにおけるＢおよびＣの領域に映像の表示範囲が設定される。
【００４６】
次に図１１は、この発明にかかるメモリ装置の第３の実施の形態を示すものである。なお、図１１においてはすでに説明した図５に示す各部と同一の機能を果たす部分を同一符号で示しており、したがってその説明は適宜省略する。
【００４７】
この図１１に示す実施の形態においては、ＣＰＵから供給される転送開始信号ＸＣＳＧＤによって、転送開始するＩＣが指定されるように構成されている。すなわち図５および図８に示した実施の形態においては、ＸＣＳ信号とＡＤＤ信号により、転送が開始されるＩＣが決定されるように動作するのに対して、この図１１に示す構成においては、図１２に示したように外部信号ＸＣＳＧＤによって転送が開始されるＩＣが決定されるように動作する。
【００４８】
なお、図１１に示した構成における基本動作は、すでに説明した図５および図８に示すものと同様であり、転送が開始されるＩＣが決定された後は、各ＩＣに対して１行分ずつのデータがバースト転送されて各メモリに当該データが書き込まれるように動作する。すなわち、データ転送（書き込み）動作のイメージは図７に示した例と同様となる。この図１１に示す構成によると、ＸＣＳ信号線とＡＤＤ信号線を削減させることができる。
【００４９】
図１３は、この発明にかかるメモリ装置の第４の実施の形態を示すものである。なお、図１３においてはすでに説明した図５に示す各部と同一の機能を果たす部分を同一符号で示しており、したがってその説明は適宜省略する。
【００５０】
この図１３に示す実施の形態においても、図１１に示した例と同様に最初にデータの転送を開始するＩＣが指定されるように動作する。この図１３に示した実施の形態においては、ＣＰＵより書き込み指令信号ＸＷＲが各ＩＣに供給されるように構成されている。そして図１４に示すように、ＸＣＳ＝“Ｌ”に変移後のＤａｔａ線上のデータをＩＣアドレスとして処理することにより、最初にデータの転送を開始するＩＣを指定する。この例においては、ＩＣ００から転送を開始させるために、ＡＤＤ＝００となっている。
【００５１】
図１３に示した構成における基本動作は、すでに説明した図５および図８に示すものと同様であり、転送が開始されるＩＣが決定された後は、各ＩＣに対して１行分ずつのデータがバースト転送されて各メモリに当該データが書き込まれるように動作する。すなわち、データ転送（書き込み）動作のイメージは図７に示した例と同様となる。
【００５２】
前記した形態によると、図１４に鎖線の囲みで示したようにＸＣＳ＝“Ｌ”に変移後の書き込みデータはアドレス情報として処理が行われる。これにより、ＡＤＤ線を削除することができる。
【００５３】
以上説明した各実施の形態によると、メモリユニットとして機能する各ＩＣには、転送開始信号を受ける転送開始信号線と、当該転送開始信号線に供給される転送開始信号を受けて、前記ＩＣに転送される単位データ量をカウントするカウンタと、前記カウンタが前記単位データ量をカウントした場合に転送終了信号を出力する転送終了信号線とがそれぞれ具備されているので、各ＩＣは１バースト単位で映像データを順次書き込む動作を実行することができる。したがって、データ管理およびデータ転送の簡素化、データ転送の高速化、また信号線の削減等を実現させることができる。
【図面の簡単な説明】
【００５４】
【図１】従来のチップセレクト機能によりデータ転送を行う基本構成を示したブロック図である。
【図２】図１に示す構成の作用を説明するタイミング図である。
【図３】従来のアドレス指定機能によりデータ転送を行う基本構成を示したブロック図である。
【図４】図３に示す構成の作用を説明するタイミング図である。
【図５】この発明の第１の実施の形態を示したブロック図である。
【図６】図５に示す構成の作用を説明するタイミング図である。
【図７】図５に示す構成によってなされるデータの転送動作のイメージを説明する模式図である。
【図８】この発明の第２の実施の形態を示したブロック図である。
【図９】図８に示す構成の作用を説明するタイミング図である。
【図１０】図８に示す構成によってなされるデータの転送動作のイメージを説明する模式図である。
【図１１】この発明の第３の実施の形態を示したブロック図である。
【図１２】図１１に示す構成の作用を説明するタイミング図である。
【図１３】この発明の第４の実施の形態を示したブロック図である。
【図１４】図１３に示す構成の作用を説明するタイミング図である。
【符号の説明】
【００５５】
Ａ〜Ｄ              表示パネル（表示領域）
Ｃｏｕｎｔｅｒ      カウンタ
ＩＣ００〜ＩＣ０３  メモリユニット
ＳＷ                バイパススイッチ
ａ〜ｄ              メモリ
ｆｓ                転送開始信号線
ｆｅ                転送終了信号線
【図１】
2007286805.tif 000003
【図２】
2007286805.tif 000004
【図３】
2007286805.tif 000005
【図４】
2007286805.tif 000006
【図５】
2007286805.tif 000007
【図６】
2007286805.tif 000008
【図７】
2007286805.tif 000009
【図８】
2007286805.tif 000010
【図９】
2007286805.tif 000011
【図１０】
2007286805.tif 000012
【図１１】
2007286805.tif 000013
【図１２】
2007286805.tif 000014
【図１３】
2007286805.tif 000015
【図１４】
2007286805.tif 000016