(57)【要約】【課題】給電経路に挿入される半導体スイッチの特性が全体の動作に及ぼす影響とのバランスを図りながら、リーク電流を効果的に削減できる半導体装置を提供する。【解決手段】回路ブロック１の動作状態に応じて、その給電経路に挿入される半導体スイッチＳＷ１，ＳＷ２のリーク電流に係わる特性が制御される。例えば、スリープモードにおいて半導体スイッチＳＷ１，ＳＷ２のリーク電流が小さくなり、アクティブモードにおいて半導体スイッチＳＷ１，ＳＷ２の導通抵抗が低くなるように基板バイアス電圧Ｖｎ＿ｗｅｌｌ，Ｖｐ＿ｗｅｌｌを制御する。これにより、半導体スイッチＳＷ１，ＳＷ２の導通抵抗に起因するアクティブモード時の電源電圧変動を抑制しつつ、スリープモード時のリーク電流を効果的に低減することができる。【選択図】図１
2007104572.tif 000002
【特許請求の範囲】
【請求項１】
給電経路を通じて電力が供給される回路ブロックと、
前記給電経路に挿入される半導体スイッチと、
前記回路ブロックの動作状態に応じて前記半導体スイッチのリーク電流に係わる特性を制御する制御部と
を有する半導体装置。
【請求項２】
前記制御部は、前記回路ブロックの動作状態に応じて前記半導体スイッチの基板バイアス電圧を制御する、
請求項１に記載の半導体装置。
【請求項３】
前記制御部は、前記半導体スイッチがオフのときに前記半導体スイッチのリーク電流が小さくなり、前記半導体スイッチがオンのときに前記半導体スイッチの導通抵抗が低くなるように前記半導体スイッチの基板バイアス電圧を制御する、
請求項２に記載の半導体装置。
【請求項４】
前記制御部は、前記半導体スイッチがオフのときに前記半導体スイッチのリーク電流が小さくなり、前記半導体スイッチがスイッチングするときにスイッチング速度が速くなるように前記半導体スイッチの基板バイアス電圧を制御する、
請求項２に記載の半導体装置。
【請求項５】
前記制御部は、前記回路ブロックに供給される電源電圧を示す信号に応じて前記半導体スイッチの基板バイアス電圧を制御する、
請求項２に記載の半導体装置。
【請求項６】
前記制御部は、前記回路ブロックの動作スピードを示す信号に応じて前記半導体スイッチの基板バイアス電圧を制御する、
請求項２に記載の半導体装置。
【請求項７】
前記回路ブロック及び／又は前記半導体スイッチの特性を測定する測定部を有し、
前記制御部は、前記測定部の測定結果に応じて前記半導体スイッチのリーク電流に係わる特性を制御する、
請求項１に記載の半導体装置。
【請求項８】
前記測定部は、前記回路ブロックの消費電流、前記回路ブロックに供給される電源電圧、前記回路ブロックに含まれる所定の回路素子の特性、前記回路ブロックの温度、前記半導体スイッチの導通抵抗、前記半導体スイッチのリーク電流、及び前記半導体スイッチのスイッチング速度の少なくとも１つを測定する、
請求項７に記載の半導体装置。
【請求項９】
前記半導体スイッチ及び前記回路ブロックは、各々の基板バイアス電圧を独立に制御可能であり、
前記回路ブロックの動作状態に応じて前記回路ブロックの基板バイアス電圧を制御する第２の制御部を更に有する、
請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路素子のリーク電流に起因する消費電力の低減を図った半導体装置に関するものである。
【背景技術】
【０００２】
半導体製造技術の進展に伴って回路が微細化すると、半導体装置の電源電圧はスケーリング則に応じて低下させる必要がある。また、携帯機器において電池の寿命を延ばすために半導体装置の低消費電力化が必要であり、そのためには電源電圧を下げることが好ましい。
【０００３】
電源電圧の低下により信号振幅が小さくなると、トランジスタのしきい値が信号振幅に対して相対的に高くなるため、トランジスタのオン電流が減少し、遅延が増大する。そのため、トランジスタのしきい値も電源電圧に応じて低下させる必要がある。しかしながら、トランジスタのしきい値を低下させると、オフ状態におけるリーク電流が増えるため、低消費電力化が阻害されるという不利益が生じる。
【０００４】
上述のようなリーク電流の増大に対処するため、従来の半導体装置では、一般に、未使用回路の電源をスイッチによってオフする方法が採用されている（例えば特許文献１を参照）。すなわち、特定の機能を果たす回路ブロックごとに、その給電経路に高しきい値のトランジスタがスイッチとして挿入される。ある機能が未使用になると、その機能を担う回路ブロックの給電経路に挿入されたトランジスタがオフに設定され、回路ブロックへの給電が停止される。給電を停止された回路ブロックは、高しきい値のトランジスタによって給電経路が遮断されるため、リーク電流がほとんど流れなくなる。
【特許文献１】特開２００５−８６８０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、電源スイッチとして用いるトランジスタ等の半導体スイッチは理想的なスイッチでないため、その特性は半導体装置の動作に影響を与える。
例えば、半導体スイッチのスイッチング速度が遅いと、回路ブロックの復帰時間が長くなるため、特に回路ブロックの使用頻度が高い場合には、復帰時間による無駄な遅延が発生し、半導体装置の処理が滞ってしまう。
また、電源スイッチのオン抵抗があまり高いと、回路ブロックに供給される電源電圧の降下が顕著になるため、特に電源電圧が低い場合には、電源電圧の降下による半導体装置の動作の不安定化が深刻になる。
他方、上述したスイッチング速度とオン抵抗の特性を改善するために、例えば電源スイッチのトランジスタのしきい値を低くすると、トランジスタ自体のリーク電流が大きくなってしまうため、リーク電流削減の観点で望ましくない。
【０００６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、給電経路に挿入される半導体スイッチの特性が全体の動作に及ぼす影響とのバランスを図りながら、リーク電流を効果的に削減できる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記の目的を達成するため、本発明の半導体装置は、給電経路を通じて電力が供給される回路ブロックと、前記給電経路に挿入される半導体スイッチと、前記回路ブロックの動作状態に応じて前記半導体スイッチのリーク電流に係わる特性を制御する制御部とを有する。
好適には、前記制御部は、前記回路ブロックの動作状態に応じて前記半導体スイッチの基板バイアス電圧を制御する。
【０００８】
前記制御部は、前記半導体スイッチがオフのときに前記半導体スイッチのリーク電流が小さくなり、前記半導体スイッチがオンのときに前記半導体スイッチの導通抵抗が低くなるように前記半導体スイッチの基板バイアス電圧を制御しても良い。
また、前記制御部は、前記半導体スイッチがオフのときに前記半導体スイッチのリーク電流が小さくなり、前記半導体スイッチがスイッチングするときにスイッチング速度が速くなるように前記半導体スイッチの基板バイアス電圧を制御しても良い。
また、前記制御部は、前記回路ブロックに供給される電源電圧や動作スピードを示す信号に応じて、前記半導体スイッチの基板バイアス電圧を制御しても良い。
【０００９】
また、前記半導体装置は、前記回路ブロック及び／又は前記半導体スイッチの特性を測定する測定部を有しても良い。この場合、前記制御部は、前記測定部の測定結果に応じて前記半導体スイッチのリーク電流に係わる特性を制御しても良い。前記測定部は、例えば、前記回路ブロックの消費電流、前記回路ブロックに供給される電源電圧、前記回路ブロックに含まれる所定の回路素子の特性、前記回路ブロックの温度、前記半導体スイッチの導通抵抗、前記半導体スイッチのリーク電流、及び前記半導体スイッチのスイッチング速度の少なくとも１つを測定する。
【００１０】
また、前記半導体装置は、前記半導体スイッチ及び前記回路ブロックは、各々の基板バイアス電圧を独立に制御可能であっても良く、前記回路ブロックの動作状態に応じて前記回路ブロックの基板バイアス電圧を制御する第２の制御部を更に有しても良い。
【発明の効果】
【００１１】
本発明によると、回路ブロックの給電経路に挿入される半導体スイッチのリーク電流に係わる特性が、当該回路ブロックの動作状態に応じて制御されるため、半導体スイッチの当該特性が全体の動作に及ぼす影響とのバランスを図りながら、リーク電流を効果的に削減することができる。
【発明を実施するための最良の形態】
【００１２】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置の構成の一例を示す図である。
図１に示す半導体装置は、回路ブロック１と、基板バイアス制御部２と、スイッチ制御部３と、半導体スイッチＳＷ１及びＳＷ２とを有する。
なお、回路ブロック１は、本発明の回路ブロックの一実施形態である。
半導体スイッチＳＷ１及びＳＷ２は、それぞれ本発明の半導体スイッチの一実施形態である。
基板バイアス制御部２は、本発明の制御部の一実施形態である。
【００１３】
回路ブロック１は、電源電圧ＶＤＤの電源線（以下、ＶＤＤ線と呼ぶ）及び基準電位ＶＳＳの電源線（以下、ＶＳＳ線と呼ぶ）から供給される電力に基づいて動作する。本実施形態において回路ブロック１の機能や構成は任意であり、例えば所定の機能を有するロジック回路や、ＳＲＡＭ（static random access memory）等のメモリ、入出力回路、アナログ回路などが含まれる。
【００１４】
回路ブロック１の給電経路には、半導体スイッチＳＷ１及びＳＷ２が挿入される。
【００１５】
半導体スイッチＳＷ１は、ＶＤＤ線と回路ブロック１とを接続する経路に挿入されており、スイッチ制御部３の制御に従ってオン又はオフする。スイッチＳＷ１は、例えば図１に示すように、ｐ型ＭＯＳトランジスタＱ１によって構成される。
【００１６】
半導体スイッチＳＷ２は、ＶＳＳ線と回路ブロック１とを接続する経路に挿入されており、スイッチ制御部３の制御に従ってオン又はオフする。スイッチＳＷ２は、例えば図１に示すように、ｎ型ＭＯＳトランジスタＱ２によって構成される。
【００１７】
半導体スイッチＳＷ１及びＳＷ２は、回路ブロック１と独立に基板バイアス電圧（body bias）を制御することが可能となるように、各々の素子形成領域が回路ブロック１から電気的に分離されている。
【００１８】
図２は、半導体基板に形成されるトランジスタＱ１及びＱ２の構造例を示す図であり、半導体基板の平面に対して垂直な断面を示している。
図２の例において、ｐ型の半導体基板ＢＳ１上にはｎ型ウェルＷｎ１及びＷｎ２が形成され、ｎ型ウェルＷｎ２上には更にＰ型ウェルＷｐ２が形成される。半導体スイッチＳＷ１のｐ型ＭＯＳトランジスタＱ１は、ｎ型ウェルＷｎ１に形成される。半導体スイッチＳＷ２のｎ型ＭＯＳトランジスタは、ｐ型ウェルＷｎ２に形成される。
【００１９】
ｎ型ウェルＷｎ１は、回路ブロック１のｐ型ＭＯＳトランジスタが形成されるｎ型ウェル（不図示）から電気的に分離されている。そのため、ｐ型ＭＯＳトランジスタＱ１の基板バイアス電圧Ｖｎ＿ｗｅｌｌは、回路ブロック１のｐ型ＭＯＳトランジスタの基板バイアス電圧に対して独立に制御可能である。
また、ｐ型ウェルＷｐは、ｎ型ウェルＷｎ２上に形成されており、回路ブロック１のｎ型ＭＯＳトランジスタが形成されるｐ型ウェル（図２の‘Ｗｐ３’）から電気的に分離されている。そのため、ｎ型ＭＯＳトランジスタＱ２の基板バイアス電圧Ｖｐ＿ｗｅｌｌは、回路ブロック１のｎ型ＭＯＳトランジスタの基板バイアス電圧に対して独立に制御可能である。
【００２０】
基板バイアス制御部２は、回路ブロック１の動作状態に応じて、半導体スイッチＳＷ１，ＳＷ２の基板バイアス電圧Ｖｎ＿ｗｅｌｌ，Ｖｐ＿ｗｅｌｌを制御する。
すなわち、半導体スイッチＳＷ１，ＳＷ２をオフする動作モード（以下、スリープモードと呼ぶ）において各半導体スイッチのリーク電流が小さくなり、半導体スイッチＳＷ１，ＳＷ２をオンする動作モード（以下、アクティブモードと呼ぶ）において各半導体スイッチの導通抵抗が低くなるように、基板バイアス電圧Ｖｎ＿ｗｅｌｌ，Ｖｐ＿ｗｅｌｌを制御する。
【００２１】
ｐ型ＭＯＳトランジスタは、基板バイアス電圧を高くするとしきい値が高くなる。また、ｎ型ＭＯＳトランジスタは、基板バイアス電圧を低くするとしきい値が高くなる。
しきい値が高くなるとリーク電流は小さくなるが、導通抵抗が高くなり、スイッチング速度が遅くなるといった不利益も生じる。したがって、スリープモードにおけるリーク電流を減らすためにしきい値を高くした場合、そのままのしきい値でアクティブモードに移行してしまうと、導通抵抗やスイッチング速度などの特性が劣化し、半導体装置の動作に好ましくない影響を与える。
そこで、基板バイアス制御部２は、リーク電流を抑える必要があるスリープモードにおいてｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２のしきい値が高くなり、導通抵抗を抑える必要があるアクティブモードにおいてこれらのしきい値が低くなるように、基板バイアス電圧Ｖｎ＿ｗｅｌｌ，Ｖｐ＿ｗｅｌｌを制御する。具体的には、基板バイアス電圧Ｖｎ＿ｗｅｌｌをスリープモードにおいて高くし、アクティブモードにおいて低くする。また、基板バイアス電圧Ｖｐ＿ｗｅｌｌをスリープモードにおいて低くし、アクティブモードにおいて高くする。
【００２２】
また、基板バイアス制御部２は、回路ブロック１の動作モードが切り替わるとき（すなわち、半導体スイッチＳＷ１，ＳＷ２のオンとオフが切り替わるとき）に、これらの半導体スイッチのスイッチング速度が高速化するように、基板バイアス電圧Ｖｎ＿ｗｅｌｌ，Ｖｐ＿ｗｅｌｌを制御する。
すなわち、スリープモードからアクティブモードに切り替わる場合は、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２のオフからオンへの切り替えが行われる前に、基板バイアス電圧Ｖｎ＿ｗｅｌｌを低くし、基板バイアス電圧Ｖｐ＿ｗｅｌｌを高くする。アクティブモードからスリープモードに切り替わる場合は、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２のオンからオフへの切り替えが行われた後に、基板バイアス電圧Ｖｎ＿ｗｅｌｌを高くし、基板バイアス電圧Ｖｐ＿ｗｅｌｌを低くする。
【００２３】
基板バイアス制御部２は、例えば図１に示すように、回路ブロック１の動作モードの切り替えタイミングを示す信号Ｐｃｎｔ２に基づいて、基板バイアス電圧の上述した制御タイミングを決定する。
信号Ｐｃｎｔ２は、半導体装置の内部や外部に設けられた図示しないコントローラにおいて動作モードの切り替え制御用に生成される信号である。信号Ｐｃｎｔ２は、例えば、スリープモードからアクティブモードへの切り替えタイミングに対して所定時間だけ前のタイミング、並びに、アクティブモードからスリープモードへの切り替えタイミングに対して所定時間だけ後のタイミングを基板バイアス制御部２に通知する。
基板バイアス制御部２は、信号Ｐｃｎｔ２によって通知されるタイミングにおいて基板バイアス電圧Ｖｎ＿ｗｅｌｌ，Ｖｐ＿ｗｅｌｌを変更する。
【００２４】
スイッチ制御部３は、回路ブロック１の動作モードの切り替えタイミングを示す信号Ｐｃｎｔ１に基づいて、半導体スイッチＳＷ１，ＳＷ２のオンとオフを制御する。すなわちアクティブモードにおいて、ｐ型ＭＯＳトランジスタＱ１のゲートにローレベル（基準電位ＶＳＳ）、ｎ型ＭＯＳトランジスタＱ２のゲートにハイレベル（電源電圧ＶＤＤ）の電圧を印加し、スリープモードにおいてｐ型ＭＯＳトランジスタＱ１のゲートにハイレベル、ｎ型ＭＯＳトランジスタＱ２のゲートにローレベル電圧を印加する。
信号Ｐｃｎｔ１は、半導体装置の内部や外部に設けられた図示しないコントローラにおいて動作モードの切り替え制御用に生成される信号である。信号Ｐｃｎｔ１は、例えば、スリープモードからアクティブモードへの切り替えタイミング、並びに、アクティブモードからスリープモードへの切り替えタイミングを基板バイアス制御部２に通知する。スイッチ制御部３は、信号Ｐｃｎｔ１によって通知されたタイミングにおいて、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２のゲート電圧を反転する。
【００２５】
ここで、図１に示す半導体装置において回路ブロック１の動作モードが切り替わる場合の動作について、図３のフローチャートを参照しながら説明する。
【００２６】
スリープモードからアクティブモードへの動作モードの変更が発生すると（ステップＳＴ１００，ＳＴ１０１）、先ず基板バイアス制御部２が、ｎ型ウェルＷｎ１に印加する基板バイアス電圧Ｖｎ＿ｗｅｌｌを低下させるとともに、ｐ型ウェルＷｐ１に印加する基板バイアス電圧Ｖｐ＿ｗｅｌｌを上昇させる（ステップＳＴ１０２）。
例えば、基板バイアス制御部２は、図２（Ａ）に示すように基板バイアス電圧Ｖｎ＿ｗｅｌｌを基準値の１．２Ｖより０．３Ｖだけ低い０．９Ｖに設定し、基板バイアス電圧Ｖｐ＿ｗｅｌｌを基準値の０Ｖより０．３Ｖだけ高い０．３Ｖに設定する。
【００２７】
基板バイアス制御部２によって基板バイアス電圧が変更されると、次にスイッチ制御部３は、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２をそれぞれオフからオンへ切り替える（ステップＳＴ１０３）。このとき、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２のしきい値は、ステップＳＴ１０２における基板バイアス電圧の制御によって低くなっている。そのため、これらのトランジスタのスイッチング速度は、基板バイアス電圧の制御を行わない場合に比べて高速化する。
【００２８】
スイッチ制御部３によってｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２がオンに設定されると、これらのトランジスタを介して回路ブロック１に電力が供給され、動作モードがアクティブモードに移行する。
【００２９】
上述したステップＳＴ１０２の基板バイアス電圧の制御によって、アクティブモードにおけるｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２のしきい値は低くなっている。そのため、これらのトランジスタの導通抵抗は、基板バイアス電圧の制御を行わない場合に比べて低くなる。導通抵抗が低いと、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２に発生する電圧降下が小さくなるため、回路ブロック１の電源電圧の変動が小さくなる。
【００３０】
次に、アクティブモードからスリープモードへの動作モードの変更が発生すると（ステップＳＴ１００，ＳＴ１０１）、先ずスイッチ制御部３は、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２をそれぞれオンからオフへ切り替える（ステップＳＴ１０４）。このとき、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２のしきい値は、ステップＳＴ１０２における基板バイアス電圧の制御によって低くなっている。そのため、これらのトランジスタのスイッチング速度は、ステップＳＴ１０２の基板バイアス制御を行わない場合に比べて高速化する。
【００３１】
スイッチ制御部３によってｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２がオフに設定されると、これらのトランジスタを介した回路ブロック１への給電が停止され、動作モードがスリープモードに移行する。
【００３２】
動作モードがスリープモードに移行すると、基板バイアス制御部２は、ｎ型ウェルＷｎ１に印加する基板バイアス電圧Ｖｎ＿ｗｅｌｌを上昇させるとともに、ｐ型ウェルＷｐ１に印加する基板バイアス電圧Ｖｐ＿ｗｅｌｌを低下させる（ステップＳＴ１０５）。
例えば、基板バイアス制御部２は、図２（Ｂ）に示すように基板バイアス電圧Ｖｎ＿ｗｅｌｌを基準値の１．２Ｖより０．３Ｖだけ高い１．５Ｖに設定し、基板バイアス電圧Ｖｐ＿ｗｅｌｌを基準値の０Ｖより０．３Ｖだけ低い−０．３Ｖに設定する。
上述のような基板バイアス電圧の制御によって、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２のしきい値は高くなる。そのため、これらのトランジスタに流れるリーク電流が減少し、スリープモード時の消費電力が小さくなる。
【００３３】
以上説明したように、本実施形態に係る半導体装置によれば、回路ブロック１の動作状態に応じて、その給電経路に挿入される半導体スイッチＳＷ１，ＳＷ２のリーク電流に係わる特性が制御される。これにより、導通抵抗やスイッチング速度など、リーク電流特性とトレードオフの関係にある半導体スイッチＳＷ１，ＳＷ２の特性が半導体装置の全体の動作に及ぼす影響とのバランスを図りながら、リーク電流を効果的に削減することができる。
例えば、スリープモードにおいて半導体スイッチＳＷ１，ＳＷ２のリーク電流が小さくなり、アクティブモードにおいて半導体スイッチＳＷ１，ＳＷ２の導通抵抗が低くなるように基板バイアス電圧Ｖｎ＿ｗｅｌｌ，Ｖｐ＿ｗｅｌｌを制御することにより、半導体スイッチＳＷ１，ＳＷ２の導通抵抗に起因するアクティブモード時の電源電圧変動を抑制しつつ、スリープモード時のリーク電流を効果的に低減することができる。
また、例えば、スリープモードとアクティブモードとの間で動作モードが切り替わるときに、半導体スイッチＳＷ１，ＳＷ２のスイッチング速度が速くなるように基板バイアス電圧Ｖｎ＿ｗｅｌｌ，Ｖｐ＿ｗｅｌｌを制御することにより、動作モードの切り替えに伴う遅延時間を短縮できる。すなわち、切り替えに伴う無駄な待ち時間が短くなる。これにより、半導体装置の全体の処理を円滑にすることができる。また、動作モードの切り替え時間が短くなると、僅かな休止期間でも動作モードをスリープモードに切り替えることが可能になるため、リーク電流をより効果的に削減することができる。
【００３４】
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
第２の実施形態に係る半導体装置では、回路ブロックに供給される電源電圧や回路ブロックの動作スピードに応じて、回路ブロックの給電経路に挿入される半導体スイッチの基板バイアス電圧が制御される。
【００３５】
図４は、本発明の第２の実施形態に係る半導体装置の構成の一例を示す図であり、図１と図４の同一符号は同一の構成要素を示す。
図４に示す半導体装置は、図１に示す半導体装置における基板バイアス制御部２を次に述べる基板バイアス制御部２Ａに置き換えたものであり、他の構成要素は図１に示す半導体装置と同じである。
【００３６】
基板バイアス制御部２Ａは、回路ブロック１の動作モードを示す信号Ｐｃｎｔ２に応じて半導体スイッチＳＷ１，ＳＷ２の基板バイアス電圧を制御するとともに、回路ブロック１の電源電圧や動作スピードを示す信号に応じて基板バイアス電圧を制御する。
【００３７】
すなわち、基板バイアス制御部２Ａは、回路ブロック１に供給される電源電圧を示す信号Ｖｍｏｄに応じて、電源電圧が低くなると半導体スイッチＳＷ１，ＳＷ２の導通抵抗が低くなり、電源電圧が高くなるとこの導通抵抗が高くなるように、基板バイアス電圧Ｖｎ＿ｗｅｌｌ，Ｗｐ＿ｗｅｌｌを制御する。すなわち、電源電圧が低くなることによって電源電圧変動のマージンが相対的に小さくなったとき、半導体スイッチＳＷ１，ＳＷ２の導通抵抗を下げることによって、この導通抵抗に生じる電圧降下を小さくする。逆に、電源電圧が高くなることによって電源電圧変動のマージンが相対的に大きくなったときは、半導体スイッチＳＷ１，ＳＷ２の導通抵抗を上げ、リーク電流を小さくする。
【００３８】
また、基板バイアス制御部２Ａは、回路ブロック１の動作スピードを示す信号Ｓｍｏｄに応じて、動作スピードが速くなると半導体スイッチＳＷ１，ＳＷ２の導通抵抗が低くなり、動作スピードが遅くなるとこの導通抵抗が高くなるように、基板バイアス電圧Ｖｎ＿ｗｅｌｌ，Ｗｐ＿ｗｅｌｌを制御する。すなわち、回路ブロック１の動作が高速化して消費電流が増大したとき、半導体スイッチＳＷ１，ＳＷ２の導通抵抗を下げることによって、この導通抵抗に生じる電圧降下の増大を抑制する。逆に、回路ブロック１の動作が低速化して消費電流が減少したときは、半導体スイッチＳＷ１，ＳＷ２の導通抵抗を上げ、リーク電流を小さくする。
【００３９】
ここで、図４に示す半導体装置において回路ブロック１の動作モードが切り替わる場合の動作について、図５のフローチャートを参照しながら説明する。
【００４０】
スリープモードからアクティブモードへの動作モードの変更が発生すると（ステップＳＴ１００，ＳＴ１０１）、基板バイアス制御部２Ａは、電源電圧を示す信号Ｖｍｏｄ及び動作スピードを示す信号Ｓｍｏｄに応じて、基板バイアス電圧Ｖｎ＿ｗｅｌｌ，Ｗｐ＿ｗｅｌｌの設定値を決定する。
【００４１】
ここでは例として、電源電圧を２段階（低電圧／高電圧）、動作スピードを２段階（高速／低速）にそれぞれ設定できるものとする。信号Ｖｍｏｄ及びＳｍｏｄは、半導体装置の内部や外部に設けられた図示しないコントローラにおいて電源電圧や動作スピードの制御用に生成される信号であり、電源電圧及び動作スピードの各々が上記の２段階のどちらに設定されているかを基板バイアス制御部２Ａに通知する。
【００４２】
電源電圧が‘低電圧’、動作スピードが‘高速’の場合（ステップＳＴ１１０，ＳＴ１１１）、回路ブロック１の電源電圧変動のマージンが最も小さくなり、かつ、回路ブロック１の消費電流が最も大きくなる。この場合、基板バイアス制御部２Ａは、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２の導通抵抗が最も低くなるように（すなわちしきい値が最も低くなるように）、基板バイアス電圧Ｖｎ＿ｗｅｌｌ及びＶｐ＿ｗｅｌｌを設定する。
図５の例では、基板バイアス電圧Ｖｎ＿ｗｅｌｌを基準値（例えば１．２Ｖ）より０．３Ｖだけ低く設定し、基板バイアス電圧Ｖｐ＿ｗｅｌｌを基準値（例えば０Ｖ）より０．３Ｖだけ高く設定する。
【００４３】
電源電圧が‘低電圧’、動作スピードが‘低速’の場合（ステップＳＴ１１０，ＳＴ１１１）、回路ブロック１の電源電圧変動のマージンは最も小さくなる一方で、回路ブロック１の消費電流は‘高速’の場合より小さくなる。この場合、基板バイアス制御部２Ａは、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２の導通抵抗が３番目に低くなるように（すなわちしきい値が３番目に低くなるように）、基板バイアス電圧Ｖｎ＿ｗｅｌｌ及びＶｐ＿ｗｅｌｌを設定する。
図５の例では、基板バイアス電圧Ｖｎ＿ｗｅｌｌを基準値より０．１５Ｖだけ高く設定し、基板バイアス電圧Ｖｐ＿ｗｅｌｌを基準値より０．１５Ｖだけ低く設定する。
【００４４】
電源電圧が‘高電圧’、動作スピードが‘高速’の場合（ステップＳＴ１１０，ＳＴ１１２）、回路ブロック１の電源電圧変動のマージンは‘低電圧’の場合より大きくなる一方で、回路ブロック１の消費電流は最も大きくなる。この場合、基板バイアス制御部２Ａは、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２の導通抵抗が２番目に低くなるように（すなわちしきい値が２番目に低くなるように）、基板バイアス電圧Ｖｎ＿ｗｅｌｌ及びＶｐ＿ｗｅｌｌを設定する。
図５の例では、基板バイアス電圧Ｖｎ＿ｗｅｌｌを基準値より０．１５Ｖだけ低く設定し、基板バイアス電圧Ｖｐ＿ｗｅｌｌを基準値より０．１５Ｖだけ高く設定する。
【００４５】
電源電圧が‘高電圧’、動作スピードが‘低速’の場合（ステップＳＴ１１０，ＳＴ１１２）、回路ブロック１の電源電圧変動のマージンは最も大きくなり、かつ、回路ブロック１の消費電流は最も小さくなる。この場合、基板バイアス制御部２Ａは、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２の導通抵抗が最も高くなるように（すなわちしきい値が最も高くなるように）、基板バイアス電圧Ｖｎ＿ｗｅｌｌ及びＶｐ＿ｗｅｌｌを設定する。
図５の例では、基板バイアス電圧Ｖｎ＿ｗｅｌｌを基準値より０．３Ｖだけ高く設定し、基板バイアス電圧Ｖｐ＿ｗｅｌｌを基準値より０．３Ｖだけ低く設定する。
【００４６】
基板バイアス制御部２Ａによって上記のように基板バイアス電圧が設定されると、次にスイッチ制御部３は、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２をそれぞれオフからオンへ切り替える（ステップＳＴ１０３）。スイッチ制御部３によってｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２がオンに設定されると、これらのトランジスタを介して回路ブロック１に電力が供給され、動作モードがアクティブモードに移行する。
アクティブモードでは、上述の基板バイアス電圧の設定に応じた導通抵抗を持つトランジスタ（Ｑ１，Ｑ２）を通じて、回路ブロック１に電力が供給される。
【００４７】
アクティブモードからスリープモードへの動作モードの変更が発生した場合、その動作は、先に説明した図３に示すフローチャートと同じである。すなわち、先ずスイッチ制御部３が、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２をそれぞれオンからオフへ切り替える（ステップＳＴ１０４）。次いで基板バイアス制御部２が、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２のしきい値が高くなるように、基板バイアス電圧Ｖｎ＿ｗｅｌｌを上昇させ、基板バイアス電圧Ｖｐ＿ｗｅｌｌを低下させる（ステップＳＴ１０５）。例えば、基板バイアス電圧Ｖｎ＿ｗｅｌｌを基準値より０．３Ｖだけ高く設定し、基板バイアス電圧Ｖｐ＿ｗｅｌｌを基準値より０．３Ｖだけ低く設定する。
上述のような基板バイアス電圧の制御によって、ｐ型ＭＯＳトランジスタＱ１及びｎ型ＭＯＳトランジスタＱ２のしきい値は高くなる。そのため、これらのトランジスタに流れるリーク電流が減少し、スリープモード時の消費電力が小さくなる。
【００４８】
以上説明したように、本実施形態に係る半導体装置によれば、回路ブロック１に供給される電源電圧に応じて、半導体スイッチＳＷ１，ＳＷ２の基板バイアス電圧が制御される。すなわち、電源電圧が低い場合には導通抵抗が低くなり、電源電圧が高い場合には導通抵抗が高くなるように、基板バイアス電圧が制御される。これにより、電源電圧変動のマージンが相対的に小さくなる低電源電圧時において、半導体スイッチＳＷ１，ＳＷ２の電圧降下に起因する電源電圧の変動成分を抑制できるとともに、電源電圧変動のマージンが相対的に大きくなる高電源電圧時には、半導体スイッチＳＷ１，ＳＷ２のリーク電流を削減することができる。すなわち、回路ブロック１に供給される電源電圧が変更される場合でも、電源電圧変動を適正な範囲に収めつつ、半導体スイッチＳＷ１，ＳＷ２のリーク電流を効果的に削減することができる。
【００４９】
また、本実施形態に係る半導体装置によれば、回路ブロック１の動作スピードに応じて、半導体スイッチＳＷ１，ＳＷ２の基板バイアス電圧が制御される。すなわち、動作スピードが速い場合には導通抵抗が低くなり、動作スピードが遅い場合には導通抵抗が高くなるように、基板バイアス電圧が制御される。これにより、消費電流が相対的に大きくなる回路ブロック１の高速動作時において、半導体スイッチＳＷ１，ＳＷ２の導通抵抗を低くすることにより電源電圧変動の増大を抑制できるとともに、消費電流が相対的に小さくなる低速動作時においては、リーク電流を削減することができる。すなわち、回路ブロック１の動作スピードが変更される場合でも、電源電圧変動を許容範囲内に収めつつ、半導体スイッチＳＷ１，ＳＷ２のリーク電流を効果的に削減することができる。
【００５０】
＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。
第３の実施形態に係る半導体装置では、回路ブロックの動作状態を測定した結果に応じて、回路ブロックの給電経路に挿入される半導体スイッチの基板バイアス電圧が制御される。
【００５１】
図６は、本発明の第３の実施形態に係る半導体装置の構成の一例を示す図であり、図４と図６の同一符号は同一の構成要素を示す。
図６に示す半導体装置は、図４に示す半導体装置において測定部４を設け、かつ、基板バイアス制御部２Ａを次に述べる基板バイアス制御部２Ｂに置き換えたものであり、他の構成要素は図４に示す半導体装置と同じである。
【００５２】
測定部４は、回路ブロック１及び／又は半導体スイッチＳＷ１，ＳＷ２の特性を測定する。
例えば測定部４は、回路ブロック１の特性として、回路ブロック１の消費電流や、回路ブロック１に供給される電源電圧、回路ブロック１に含まれる回路素子の特性（遅延特性、抵抗値など）、回路ブロック１の温度を測定する。また半導体スイッチＳＷ１の特性として、アクティブモードにおける導通抵抗や、スリープモードにおけるリーク電流、スイッチング速度などの特性を測定しても良い。
回路ブロック１がメモリの場合は、回路ブロック１のメモリセルに含まれるトランジスタ（例えばＳＲＡＭセルの駆動トランジスタなど）の特性を測定しても良い。
【００５３】
基板バイアス制御部２Ｂは、先に説明した基板バイアス制御部２Ａと同様に、回路ブロック１の動作状態を示す信号（Ｐｃｎｔ２，Ｖｍｏｄ，Ｓｍｏｄ）に応じて半導体スイッチＳＷ１，ＳＷ２の基板バイアス電圧を制御するとともに、更に測定部４の測定結果に応じて基板バイアス電圧を制御する。
【００５４】
半導体スイッチＳＷ１，ＳＷ２や回路ブロック１の特性は、製造プロセス、印加電圧、温度などの要因でばらつきを生じる。このばらつきがあまり大きくなると、基板バイアスの制御を行った際に電源電圧変動が許容限度を超えてしまうなどの不都合を生じる。ばらつきに対するマージンを予想して基板バイアスの制御範囲を制限することも考えられるが、そうするとリーク電流の削減効果が小さくなってしまう。
そこで、本実施形態に係る半導体装置では、例えばスリープモード時のリーク電流やアクティブモード時の電源電圧など、回路ブロック１や半導体スイッチＳＷ１，ＳＷ２の特性を測定し、その測定結果が所定の許容範囲に収まるように半導体スイッチＳＷ１，ＳＷ２の基板バイアス電圧を制御する。
これにより、回路ブロック１や半導体スイッチＳＷ１，ＳＷ２の特性にばらつきが生じても、装置の動作特性や性能を所定の許容範囲に保ちつつ、リーク電流を効果的に削減することができる。
【００５５】
＜第４の実施形態＞
次に、本発明の第４の実施形態について説明する。
【００５６】
図７は、本発明の第４の実施形態に係る半導体装置の構成の一例を示す図であり、図６と図７の同一符号は同一の構成要素を示す。
図７に示す半導体装置は、図６に示す半導体装置と同様の構成を有するとともに、基板バイアス制御部５を更に有する。
【００５７】
基板バイアス制御部５は、回路ブロック１の動作状態に応じて回路ブロック１の基板バイアス電圧を制御する。
例えば、測定部４において測定された回路ブロック１のリーク電流と動作スピード（回路素子の遅延時間など）に応じて、動作スピードを所定の範囲に保ちつつリーク電流が最小となるように、基板バイアス電圧を制御しても良い。あるいは、リーク電流を所定の範囲に保ちつつ動作速度が最も速くなるように、基板バイアス電圧を制御しても良い。
【００５８】
このように、回路ブロック１の基板バイアス電圧と半導体スイッチＳＷ１，ＳＷ２の基板バイアス電圧を各々独立に制御することによって、両方を共通に制御する場合に比べて、リーク電流や動作スピードなどの特性を最適化し易くすることができる。
【００５９】
以上、本発明の幾つかの実施形態について説明したが、本発明は上記の形態にのみ限定されるものではなく、種々のバリエーションを含んでいる。
【００６０】
例えば、上述の実施形態ではトランジスタ等の半導体スイッチの基板バイアス電圧を制御することによって給電経路の半導体スイッチのリーク電流に係わる特性を制御しているが、本発明はこれに限定されない。例えば、半導体スイッチとして用いられるトランジスタのゲートに印加する電圧を制御することによって、そのリーク電流特性を制御することも可能である。
例えば、スイッチ用トランジスタに流れるリーク電流を測定し、その測定値が所定の範囲内に収まるように、スイッチ用トランジスタのオフ時のゲート電圧を制御しても良い。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施形態に係る半導体装置の構成の一例を示す図である。
【図２】半導体基板に形成される給電経路のスイッチ用トランジスタの構造例を示す図である。
【図３】図１に示す半導体装置において回路ブロックの動作モードが切り替わる場合の動作の一例を示すフローチャートである。
【図４】本発明の第２の実施形態に係る半導体装置の構成の一例を示す図である。
【図５】図４に示す半導体装置において回路ブロックの動作モードが切り替わる場合の動作の一例を示すフローチャートである。
【図６】本発明の第３の実施形態に係る半導体装置の構成の一例を示す図である。
【図７】本発明の第４の実施形態に係る半導体装置の構成の一例を示す図である。
【符号の説明】
【００６２】
１…回路ブロック、２，２Ａ，２Ｂ，５…基板バイアス制御部、４…測定部、ＳＷ１，ＳＷ２…半導体スイッチ、Ｑ１…ｐ型ＭＯＳトランジスタ、Ｑ２…ｎ型ＭＯＳトランジスタ
【図１】
2007104572.tif 000003
【図２】
2007104572.tif 000004
【図３】
2007104572.tif 000005
【図４】
2007104572.tif 000006
【図５】
2007104572.tif 000007
【図６】
2007104572.tif 000008
【図７】
2007104572.tif 000009