(57)【要約】【課題】ＤＣ−ＤＣコンバータの受動部品、特にコイルのインダクタンスやコンデンサの容量を小さくすることなく、さらに効率を悪化させることなく高速で過渡応答することが可能なＤＣ−ＤＣコンバータを提供する。【解決手段】過渡応答時制御回路は時点t=0sでオン時比率をD1からD2にステップ変化させる。すると出力電圧VOUTが目標出力電圧VOUT2に向けて変化する。VOUT=VOUT2となる時点t=t1で主スイッチを過渡応答時制御回路の制御によりオフする。すると出力電圧VOUT、出力電流IOUTの変化が抑えられ、コイル電流ILは急激に減少する。過渡応答時制御回路はコイル電流ILが目標出力電流IOUTと等しくなる時点t=t2を検出し、その時点で再度主スイッチをオン時比率D2でスイッチング動作すると、VOUT=VOUT2、IOUT=IOUT2で定常動作に切り替わる。【選択図】図６
2007195363.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、
前記スイッチのオン／オフを制御する制御回路を備え、該制御回路は、定常動作時の前記スイッチのオン時比率を制御する定常時制御回路と、過渡動作時の前記スイッチのオン時比率を制御する過渡応答時制御回路を有し、
前記過渡応答時制御回路は、前記スイッチのオン時比率をステップ変化させ、該ステップ変化に伴う出力電圧が目標出力電圧に到達した時点を検出して該時点から前記スイッチをオフし、前記リアクトルに流れる電流が前記スイッチをオフした後に出力電流に一致する時点を検出して該時点から前記スイッチを再度ステップ変化後のオン時比率にてオンして定常動作に切り替えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記過渡応答時制御回路は、出力電圧を検出する検出回路と、三角波または鋸歯のキャリア信号を出力する発振回路と、前記スイッチング電源への入力電圧および基準信号を用いて目標オン時比率を生成する目標時比率生成回路と、第２の基準信号と検出された出力電圧とを比較する電圧比較回路と、リアクトル電流と出力電流を比較する電流比較回路を備え、前記検出回路および前記発振回路を前記定常時制御回路と共用にしたことを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記目標時比率生成回路は、定常動作時のオン時比率から生成された目標オン時比率にステップ変化させることを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記電圧比較回路は、基準信号と検出された出力電圧との電圧比較から出力電圧が目標出力電圧に到達した時点を検出することを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記電流比較回路は、リアクトル電流と目標出力電流との電流比較から前記リアクトルに流れる電流が目標出力電流に一致する時点を検出することを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。
【請求項６】
スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、
前記スイッチとして主スイッチ及び従スイッチを有し、前記主スイッチ及び従スイッチのオン／オフを制御する制御回路を備え、該制御回路は、定常動作時の前記主スイッチ及び前記従スイッチの時比率を制御する定常時制御回路と、過渡動作時の前記主スイッチ及び前記従スイッチの時比率を制御する過渡応答時制御回路を有し、
前記過渡応答時制御回路は、前記主スイッチのオン時比率をステップ変化させ、該ステップ変化に伴う出力電圧が目標出力電圧に到達した時点を検出して該時点から前記主スイッチをオフすると共に前記従スイッチをオンし、前記リアクトルに流れる電流が前記従スイッチをオンした後に出力電流に一致する時点を検出して該時点から前記主スイッチおよび従スイッチを再度ステップ変化後のオン時比率にてオンして定常動作に切り替えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項７】
前記従スイッチが同期整流用スイッチであることを特徴とする請求項６記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、特に、過渡応答動作時の応答時間を短縮し、応答性を改善するＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
図１０は、入力電圧ＶＩＮが入力され出力電圧ＶＯＵＴを目標値に制御する従来の一般的なＤＣ−ＤＣコンバータの構成を示すブロック図である。図１０に示した制御回路200を含んで成る従来のＤＣ−ＤＣコンバータ100は、スイッチング電源により構成され、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るものであって、図１０中のＤＣ−ＤＣコンバータの具体例としては、一般に図１２〜図１５に示されるような各種コンバータが知られている。すなわち、図１２は降圧型コンバータの具体例、図１３は昇圧型コンバータの具体例、図１４は昇降圧型コンバータの具体例、図１５はフライバック型コンバータの具体例、をおのおの示すものであり、また一般的なコンバータ制御回路の具体例を図１１に示す。
【０００３】
従来のコンバータ制御回路は、図１０及び図１１に示すように検出回路210、誤差増幅回路220、基準電圧源230、発振回路240および比較回路250で構成されており、検出回路210は、ＤＣ−ＤＣコンバータの出力電圧VOUTを検出し検出回路210の出力電圧Voを誤差増幅回路220に伝達する。誤差増幅回路220は、検出回路210の出力電圧Voと基準電圧VREF(230)との誤差を増幅してエラー信号ＶＥとして出力する。発振回路240は、三角波または鋸歯のキャリア信号を出力する。比較回路250は、誤差増幅回路220の出力電圧VEと三角波または鋸歯のキャリア信号VOSC(240の出力)とを比較し、制御信号VCONTを出力する。ＤＣ−ＤＣコンバータでは、制御信号VCONTに基づいて半導体等のスイッチのオン，オフ比率（オン時比率もしくは単に時比率）が制御され、制御されたオン時比率にしたがって半導体等のスイッチをオン/オフする。このようにコンバータ制御回路はＤＣ−ＤＣコンバータの出力電圧VOUTをフィードバックし、目標値との誤差に応じて半導体等のスイッチのオン，オフ比率（オン時比率）を制御する。
【０００４】
図１２〜図１５に示した従来のＤＣ−ＤＣコンバータは、このようなコンバータ制御回路200を含んでおり、基準電圧VREFを変化させて、出力電圧を変化させる場合には、オーバーシュート等が生じ、応答性を損なうという問題が指摘されている（特許文献１参照）。この問題に対して特許文献１に開示された従来のＤＣ−ＤＣコンバータでは、基準電圧VREFを変化させて出力電圧を変化させる場合の応答性の向上、特にオーバーシュートを低減し、高速で整定するための制御回路、特に誤差増幅回路の回路構成について開示している。
【０００５】
ところで一般的なＤＣ−ＤＣコンバータおよび制御回路の周波数特性は図１６に示すような特性となっている。ＤＣ−ＤＣコンバータは、主な部品としてコイルおよび／またはコンデンサによって構成されるローパスフィルタの特性を示す。制御回路部の周波数帯域（図２１の利得Ａが０dB以上の領域）は、ＤＣ−ＤＣコンバータおよび制御回路を含む全体のループ利得が安定となるように、周波数特性を調節して、一般にＤＣ−ＤＣコンバータよりも低い帯域（具体的には図１６の利得Ｋが０dＢ以上の領域内）に設定し、その帯域は数kHz以下である。よって、一般のＤＣ−ＤＣコンバータおよび制御回路を含む全体のループの周波数帯域も数kHz以下である。この帯域をｆとすると、ＤＣ−ＤＣコンバータを過渡動作させる場合の時定数Ｔは、Ｔ=１/(２πｆ)>10数μsとなる。
【特許文献１】特開２００２−７８３２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示された従来のＤＣ−ＤＣコンバータにあっては、オーバーシュートを抑制することにより整定時間を短縮化し、応答波形および応答時間の改善を図るようにしているが、上述したようにＤＣ−ＤＣコンバータおよび制御回路の周波数帯域により応答時間が制限されるため、それ以上の応答時間の短縮化を望むことはできない。
【０００７】
制御回路の周波数帯域の影響による制限を回避するためには、出力電圧の目標値の変化と同時に図１２〜図１５中のスイッチのオン時比率を強制的にステップ状に変化させる方法がある。この場合、制御回路の応答に関わらず出力電圧を強制的に変化することができる。しかしこの場合の応答は、ＤＣ−ＤＣコンバータの周波数特性、すなわち、図１２〜図１５中のスイッチの損失抵抗、コイルのインダクタンスと損失抵抗、コンデンサの容量と損失抵抗、負荷により定まる減衰定数および位相定数により決定される。
【０００８】
ＤＣ−ＤＣコンバータの周波数特性を高周波化するには、コイル(リアクトル)のインダクタンス、コンデンサの容量を小さくすることが求められる。しかしコイルのインダクタンスやコンデンサの容量を小さくすると出力電圧にリプル増加、コイルを流れる交流電流の増加を伴う交流損失の増加およびコンバータの効率の悪化を招くという問題が生じる。さらにＤＣ−ＤＣコンバータをステップ動作させる場合、オーバーシュートを抑制するには、過渡振動の抑制のため、制動のために損失抵抗を大きくしてＤＣ−ＤＣコンバータの損失を大きくする必要があり、そのためコンバータの効率が悪化するという問題点もある。
【０００９】
そこで本発明は、上記した問題点を解決するため、ＤＣ−ＤＣコンバータの受動部品、特にコイルのインダクタンスやコンデンサの容量を小さくすることなく、さらに効率を悪化させることなく高速で過渡応答することが可能なＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、前記スイッチのオン／オフを制御する制御回路を備え、該制御回路は、定常動作時の前記スイッチのオン時比率を制御する定常時制御回路と、過渡動作時の前記スイッチのオン時比率を制御する過渡応答時制御回路を有し、前記過渡応答時制御回路は、前記スイッチのオン時比率をステップ変化させ、該ステップ変化に伴う出力電圧が目標出力電圧に到達した時点を検出して該時点から前記スイッチをオフし、前記リアクトルに流れる電流が前記スイッチをオフした後に目標出力電流に一致する時点を検出して該時点から前記スイッチを再度ステップ変化後のオン時比率にてオンして定常動作に切り替えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ＤＣ−ＤＣコンバータにおいて、ＤＣ−ＤＣコンバータの受動部品、特にコイル(リアクトル)のインダクタンスやコンデンサの容量を小さくすることなく、さらに効率を悪化させることなく高速で過渡応答することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を、図面を参照しながら説明する。
図１ないし図４は、本発明の実施形態に係るＤＣ−ＤＣコンバータの概略構成を示すブロック図である。因みに図１は降圧型コンバータ、図２は昇圧型コンバータ、図３は昇降圧型コンバータ、および、図４はフライバック型コンバータ、の例を示している。また図５は、図１ないし図４に示した本発明の実施形態に係るＤＣ−ＤＣコンバータにおいては単にブロックで示した本発明の実施形態に係る制御回路の詳細構成を示すブロック図である。さらに図６は、本発明の実施形態に係るＤＣ−ＤＣコンバータ（図１、図２、図３、図４）の過渡時の動作波形の概念図を示し、これと比較するため図７は、従来のＤＣ−ＤＣコンバータ（図１２、図１３、図１４、図１５）の過渡時の動作波形の概念図を示す。
【００１３】
本発明の実施形態に係るＤＣ−ＤＣコンバータの動作をＤＣ−ＤＣコンバータの典型である図１に示した降圧型コンバータを例に説明する。図２ないし図４に示した他のコンバータであっても同様である。本発明の実施形態に係る図１の降圧型コンバータが図１２に示した従来の降圧型コンバータと異なるところは、図１に示した制御回路30がコイル電流IL及び出力電流IOUT、並びに出力電圧VOUTをそれぞれ検出し、それらに基づいてオン時比率を制御する点にある。
【００１４】
図５は本発明の実施形態に係る制御回路の詳細構成を示すブロック図である。図５において本発明の実施形態に係る制御回路30は、過渡動作時のスイッチのオン時比率を制御する過渡応答時制御回路20と、定常時のスイッチのオン時比率を制御する定常時制御回路200を含んで構成される。ここで定常時制御回路200は図１０及び図１１に示した従来の制御回路200と同じなのでその構成及び動作の説明を省く。ただ、定常時制御回路200の構成として記述されている検出回路210および発振回路240は定常時制御回路200と過渡応答時制御回路20で共用され、また電圧基準源VREFは基準信号（制御信号）として定常時制御回路200及び過渡応答時制御回路20に共通して加えられている。
【００１５】
図５の過渡応答時制御回路20は、制御信号(基準信号)とＤＣ−ＤＣコンバータへの入力電圧から目標時比率D2を生成して定常時制御回路200の発振回路240から出力された三角波または鋸歯のキャリア信号に同期して出力する目標時比率生成回路21と、制御信号(基準信号)と定常時制御回路200の検出回路210による出力電圧VOUTの検出結果とを比較し出力電圧VOUTが目標出力電圧VOUT2と一致する時点(t=t1)を検出する電圧比較回路22と、コイル電流ILと出力電流IOUTを比較しコイル電流ILが出力値IOUT2と一致する時点(t=t2)を検出する電流比較回路23を備えて構成されている。なお、過渡応答時制御回路20において、目標時比率D2は基準信号およびＤＣ−ＤＣコンバータへの入力電圧VINから四則演算のみで求められるので、オペアンプ等を利用した四則演算回路により目標時比率D2を求める回路を構成することができる。もしくは、基準電圧と入力電圧から目標時比率D2を求めるテーブル（表）を用意するようにしてもよい。求めた目標時比率D2を基にタイマーをキャリア信号に同期させて動作させることによりオン・オフ信号を生成することができる。もしくは、目標時比率D2を目標エラー信号に変換してからキャリア信号と比較するようにしてもよい。また、場合によっては過渡応答時におけるオン・オフ信号とキャリア信号との同期を不要としてもよい。
【００１６】
本発明の実施形態に係るＤＣ−ＤＣコンバータの動作を図６に示した過渡動作時の動作波形の概念図と図７に示した従来のＤＣ−ＤＣコンバータの動作に係る過渡動作時の動作波形の概念図により説明する。図６および図７では、降圧型コンバータを例にして（ａ）コイル電流波形、（ｂ）出力電流波形、（ｃ）出力電圧波形をそれぞれ示している。図２ないし図４に示した他のコンバータであっても同様である。図６および図７において、ともに時点t=0sで出力電圧をVOUT=VOUT1からVOUT=VOUT2に変更するためにオン時比率をステップ状に変化させる場合を考える。降圧型コンバータにおいてオン時比率がD1の時、定常時の出力電圧をVOUT=VOUT1、出力電流をIOUT=IOUT1、また降圧型コンバータにおいてオン時比率D2の時、定常時の出力電圧をVOUT=VOUT2、出力電流をIOUT=IOUT2とする。また図６および図７では出力電圧をVOUT1<VOUT2としているが、VOUT1とVOUT2の大小関係は逆でも良い。さらに出力電流をIOUT1<IOUT2としているが、IOUT1とIOUT2の大小関係を逆にしても良い。
【００１７】
まず、過渡応答時制御回路20の目標時比率生成回路21により時点t=0sでオン時比率をD1からD2にロジック260を通じてステップ変化させる。つまり定常のオン時比率D1から、生成された目標のオン時比率D2にステップ変化させる。すると図７に示す従来例と同様に出力電圧VOUTが目標出力電圧VOUT2に向けて変化する。本発明のＤＣ−ＤＣコンバータでは、図１ないし図４に示すように、出力電圧VOUT、並びに、出力電流IOUT及びコイル電流ILを過渡応答時制御回路20の電圧比較回路22及び電流比較回路23で監視しているため、出力電圧が目標出力電圧と一致した時点で、すなわちVOUT=VOUT2となる時点t=t1で主スイッチS1(４)を過渡応答時制御回路20によりロジック260を通じてオフする。すると出力電圧VOUT、出力電流IOUTの変化が抑えられ、コイル電流ILは急激に減少する。このコイル電流ILの変化は出力コンデンサＣ(10)により吸収される。さらに過渡応答時制御回路20の電流比較回路23は電流を監視しておりコイル電流ILが出力電流IOUTと等しくなる時点t=t2（図６からも分かるように、時刻t1以降の出力電圧VOUTがVOUT2で一定となるので、t2では出力電流IOUTもIOUT2で一定となっている）で過渡応答時制御回路20の目標時比率生成回路21、ロジック260を通じて再度主スイッチS1(４)をオン時比率D2でスイッチング動作すると、VOUT=VOUT2、IOUT=IOUT2で定常動作に切り替わる。以上により本発明のＤＣ−ＤＣコンバータは従来のＤＣ−ＤＣコンバータと同様のコイル、コンデンサ、スイッチを用いても、オーバーシュートを生じることなく高速にステップ応答することができる。なお、上記説明では、従スイッチS2(６)の動作について触れていないが、図１ないし図４に示したＤＣ−ＤＣコンバータでは主スイッチS1(４)と従スイッチS2(６)とではスイッチのオン／オフが反転関係（一方がオンなら他方がオフ）にある、すなわち主スイッチS1(４)がスイッチング素子であり、従スイッチS2(６)が同期整流素子となっているので説明を省略している。さらに従スイッチS2(６)に代えて転流ダイオードを用いることも実行されていることを考慮して説明を省略している。また本発明の実施形態に係る図４に示したフライバック型コンバータの場合には、トランス12の１次側で検出されるコイル電流IL1と２次側で検出されるコイル電流IL2との（重み付けした）和が本発明の実施形態に係る図１ないし図３に示した各コンバータのコイル電流ILと等価になると考えてよい。
【００１８】
一方、図７に示す従来のＤＣ−ＤＣコンバータでは、時点t=0sで図６に示した本発明のＤＣ−ＤＣコンバータと同様に制御回路200によりオン時比率をD1からD2にロジック260を通じてステップ状に変化させた場合、出力電圧VOUTは出力電圧VOUT1から目標値の出力電圧VOUT2に向けて動作しオーバーシュートを生じながら過渡振動してやがて目標値の出力電圧VOUT2で整定する。
【００１９】
図８、図９に出力電圧VOUTの過渡応答時の本発明と従来例の比較（シミュレーション結果）を示す。ここでは降圧型コンバータを例に本発明と従来例を比較した。図８は図１に示した本発明の降圧型コンバータの応答波形であり、図９は図１２に示した従来の降圧型コンバータの応答波形である。図８、図９のいずれも、入力電圧VIN=3.6Ｖで、目標出力電圧VOUTの１Ｖから２Ｖへの変化に合わせてオン時比率をステップ応答させた場合の波形である。また図８、図９ともコイルのインダクタンスＬ=２μＨ、出力コンデンサの容量Ｃ=4.7μＦ、スイッチング周波数５MHzとしている。図９に示した従来の降圧型コンバータの応答波形ではオーバーシュートを生じ、30μs経っても整定しないが、図８に示した本発明の降圧型コンバータの応答波形ではオーバーシュートを生じることなく約５μsで整定していることがわかる。したがって、図８及び図９から本発明により応答時間が短縮化されることがわかる。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施形態に係る降圧型コンバータの概略構成を示すブロック図である。
【図２】本発明の実施形態に係る昇圧型コンバータの概略構成を示すブロック図である。
【図３】本発明の実施形態に係る昇降圧型コンバータの概略構成を示すブロック図である。
【図４】本発明の実施形態に係るフライバック型コンバータの概略構成を示すブロック図である。
【図５】本発明の実施形態に係る制御回路の詳細構成を示すブロック図である。
【図６】本発明のＤＣ−ＤＣコンバータの動作に係る過渡動作時の動作波形の概念図である。
【図７】従来のＤＣ−ＤＣコンバータの動作に係る過渡動作時の動作波形の概念図である。
【図８】図１に示した本発明の降圧型コンバータの応答波形を示す図である。
【図９】図１２に示す従来の降圧型コンバータの応答波形を示す図である。
【図１０】従来の一般的なＤＣ−ＤＣコンバータの構成を示すブロック図である。
【図１１】従来の一般的なコンバータ制御回路の具体例を示す図である。
【図１２】従来の降圧型コンバータの具体例を示す図である。
【図１３】従来の昇圧型コンバータの具体例を示す図である。
【図１４】従来の昇降圧型コンバータの具体例を示す図である。
【図１５】従来のフライバック型コンバータの具体例を示す図である。
【図１６】従来の一般的なＤＣ−ＤＣコンバータおよび制御回路の周波数特性を示す図である。
【符号の説明】
【００２１】
２  駆動回路
４  主スイッチ
６  従スイッチ
８  コイル(リアクトル)
10  出力コンデンサ
12  トランス(リアクトル)
20  過渡応答時制御回路
21  目標時比率生成回路
22  電圧比較回路
23  電流比較回路
30  制御回路
100  DC-DCコンバータ
200  （定常時）制御回路
210  検出回路
220  誤差増幅回路
230  基準電圧
240  発振回路
250  比較回路
260  ロジック
【図１】
2007195363.tif 000003
【図２】
2007195363.tif 000004
【図３】
2007195363.tif 000005
【図４】
2007195363.tif 000006
【図５】
2007195363.tif 000007
【図１０】
2007195363.tif 000008
【図１１】
2007195363.tif 000009
【図１２】
2007195363.tif 000010
【図１３】
2007195363.tif 000011
【図１４】
2007195363.tif 000012
【図１５】
2007195363.tif 000013
【図６】
2007195363.tif 000014
【図７】
2007195363.tif 000015
【図８】
2007195363.tif 000016
【図９】
2007195363.tif 000017
【図１６】
2007195363.tif 000018