(57)【要約】【課題】MEMSデバイスではウエハ接合等の特別な空洞形成及び封止工程が必要なため、歩留まりが低下、コストが増大する。又、LSIプロセスを用いて空洞を形成する場合、蓋となる封止膜の残留応力により大面積の空洞形成が困難だった。MEMSと高性能のLSIを混載した集積化MEMSを実現するのが困難だった。【解決手段】空洞を覆う蓋（又はダイアフラム）にスリット又は梁を設け、空洞形成時にこれを変形させて薄膜内部応力を吸収、緩和する。その後、空洞内部と外部を通じる開口部を埋めることにより空洞を封止する。上記空間は、LSI多層配線の層間膜の一部を除去することにより形成、蓋はLSIプロセス薄膜で構成する。【選択図】図１
2007210083.tif 000002
【特許請求の範囲】
【請求項１】
空洞、または空洞とその内部に配置された可動体を基板上に有するMEMS素子であって、
上記基板上に形成された犠牲層と、
上記犠牲層に形成された上記空洞上を覆うように設けられた薄膜からなる蓋と、
上記蓋に形成された上記空洞の内部と外部とを通じる開口部を含む領域を埋める封止膜とを有し、
上記蓋には、上記薄膜が有する内部応力を開放するスリット、および梁もしくはバネが設置されていることを特徴とするMEMS素子。
【請求項２】
請求項１において、
上記蓋は、少なくとも一部を上記空洞の周囲に固定された梁もしくはバネを介して上記空洞上に懸架され、上記封止膜により、上記蓋と上記空洞周辺の隙間が埋められていることを特徴とするMEMS素子。
【請求項３】
請求項１において、
上記スリットは、第１の辺と該第１の辺より長い第２の辺を少なくとも有し、周囲が閉曲線により囲まれた所定の幅を有する第１のスリットと、上記第１のスリットの少なくとも上記第２の辺とほぼ平行に所定の間隔を置いて配置された第２のスリットからなることを特徴とするMEMS素子。
【請求項４】
請求項１において、
上記スリットの幅が、上記空洞を形成する過程において、上記薄膜が有する応力が開放されることにより変位を受ける上記スリットの輪郭上の位置座標の相対変位量の絶対値の最大値より大きくなるように設定されていることを特徴とするMEMS素子。
【請求項５】
請求項１において、
上記スリットが上記蓋の周辺領域に配置されていることを特徴とするMEMS素子。
【請求項６】
請求項１において、
上記スリットが上記蓋の中央領域に配置されていることを特徴とするMEMS素子。
【請求項７】
請求項１において、
上記スリットが上記蓋の中央領域に配置され、上記封止膜が上記空洞の底部に達して形成されることにより上記蓋を支える柱を構成し、上記柱は可動体の動きを妨げない位置に配置されていることを特徴とするMEMS素子。
【請求項８】
請求項７において、
上記柱は、上記犠牲層の一部により構成されることを特徴とするMEMS素子。
【請求項９】
請求項１において、
上記スリットを埋める封止膜は、上記空洞の底部に達しないことを特徴とするMEMS素子。
【請求項１０】
請求項３において、
上記第１のスリットと上記第２のスリットに挟まれた梁の幅が、１０μｍ以下であることを特徴とするMEMS素子。
【請求項１１】
空洞、または空洞とその内部に配置された可動体を有するMEMS素子の製造方法において、
基板上に形成された第１の薄膜の上に第２の薄膜を積層する工程と、
上記第２の薄膜に複数のスリットと、上記スリットにより形成される梁とを形成する工程と、
上記スリットを介して上記第１の薄膜の一部を除去して、上記第２の薄膜の下の第１の薄膜に空洞を形成する工程とを有し、
上記空洞の形成時に上記スリット、または上記梁の変形により、上記空洞上の上記第２の薄膜の残留膜応力を開放させることを特徴とするMEMS素子の製造方法。
【請求項１２】
請求項１１において、
上記第２の薄膜に複数のスリットおよび上記スリットにより形成される梁に加えて、複数の微細孔を形成する工程と、
上記微細孔と上記スリットを介して上記第１の薄膜の一部を除去して、上記第２の薄膜の下の第１の薄膜に空洞を形成する工程とを有することを特徴とするMEMS素子の製造方法。
【請求項１３】
請求項１１において、
上記第１の薄膜はＳｉＯ2、ＳｉＮ等の絶縁膜であり、上記第２の薄膜はＷ、ＷＳi、ポリＳｉ等の金属膜または半導体薄膜であることを特徴とするMEMS素子の製造方法。
【請求項１４】
請求項１において、
上記微細孔と上記スリットは封止膜により封止されることを特徴とするMEMS素子の製造方法。
【請求項１５】
請求項１１において、
上記空洞中の一部に上記第１の薄膜を残して、上記第２の薄膜を支柱とすることを特徴とするMEMS素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロエレクトロメカニカルシステムズ（MEMS）素子およびその製造方法に関し、特に半導体集積回路とMEMSの集積化デバイス、プロセス技術、及びこれを適用したセンサ、スイッチ等に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体集積回路の高性能化及び高集積化を実現してきた微細加工技術を用いて、圧力、加速度等の機械的センサや微小スイッチ、振動子等の微細な機械部品、機械システムを形成するマイクロエレクトロメカニカルシステムズ（MEMS）技術が開発されている。MEMSはSi基板自体を加工するバルクMEMSと、Si基板表面に薄膜を堆積、パターニングを繰り返すことにより形成する表面MEMSに大別される。MEMSのセンサ応用においては、外力等による機構の機械的変形が、ピエゾ抵抗変化や容量変化として電気的信号に変換され出力される。さらに、通常上記出力は、半導体集積回路（LSI）によって信号処理される。又、MEMSの振動子応用においては、これら振動子の入出力は高周波回路に接続される。
【０００３】
このように、上記MEMSはLSIと組み合わせて利用されることが多い。このようにMEMSを信号処理用LSIと組み合わせて使用する場合、各々が別チップとなるため、システム全体の小型化が困難となる。MEMSとLSIは通常どちらもSi基板上に形成されるので、両者を同一基板上でモノリシックに集積しようという方向は自然であり、既に一部製品に適用されている。
【０００４】
MEMSは通常、可動部分を有するので、その周囲には自由空間が必要である。可動部が、加速度センサや振動子、スイッチ等の構造体の場合、実際の使用時に可動部分を外界から保護するためのカバー（蓋）が必要となる。又、圧力センサや超音波トランスデューサ、ＭＥＭＳマイクロフォン等の場合、空洞がダイアフラムを介して外界と接する（特許文献３）。上記カバーで覆われた（可動部を内部に有する）自由空間（以下、空洞と呼ぶ）は、構造体材料の劣化防止のため、外界からの水分等の混入を防ぐため機密性が要求されることが多い。又、可動部が振動する場合、高いＱ値の振動を得るため、空洞を低圧に保つ必要がある。このための封止・実装は、通常、他の基板と張り合せ（接合）により行なわれることが多い。
【０００５】
このようなＭＥＭＳをＬＳＩと集積化して、封止した素子としては、以下述べるような幾つかの例がある。例えば、厚さ２ミクロンから４ミクロン程度のポリシリコン（ポリSi）膜からなる錘を用いた加速度センサや振動ジャイロが容量電圧変換、オペアンプ等のアナログ回路と集積されている。センサ機構部（Si基板上に一部空隙を介して配置される）とアナログ回路部は基板平面の異なる（隣接する）領域に配置される。センサ機構はその全体をカバーにより覆われ、封止される。
また、表面を反射面とする可動の金属膜をマトリクス状に配置し、その各々の向きを静電気的に制御して光のオンオフを行うことにより画像デバイスを実現するデジタルミラーデバイス（DMD）が製品化されている。このデバイスは上部を光を透過する透明板により封止される。
【０００６】
また、いわゆるCuダマシン配線プロセスによりLSIの上部にRF-MEMS（スイッチ、フィルタ）を形成する技術が報告されている。可動部と空洞の両方をダマシン法で形成する。可動部形成後、封止を行なう方法についても記載されている。（特許文献１）
又、接合技術によらず封止を行なった例が特許文献２に記載されている。又、いわゆる厚膜プロセスによる０レベルパッケージングとして、形成した構造体を覆うように厚膜のＰＳＧ膜又はホトレジストのパターンを形成し、その上を窒化シリコン膜または金属膜のカバーを堆積し、上記カバーの一部に形成した開口を介して内部のＰＳＧ膜又はホトレジストを除去して空洞を形成する方法が報告されている。
又、発明者等は、ＬＳＩの配線プロセスにより形成した構造体をＬＳＩプロセスを用いて空洞封止する方法を出願している。すなわち、多層配線プロセスで層間絶縁膜内に配線層で可動部兼電極を形成し、その上部を微小孔を有する金属層でカバーした後、微小孔を介して上記可動部周辺の層間絶縁膜を除去した後、微小孔を封止する。この際、構造体の形状を、その機械特性が空洞の寸法形状に依存しないようにすることにより、高精度のMEMSを簡単なプロセスにより実現できる。
これらMEMS及びその封止技術については例えば、非特許文献１に論じられている。
【０００７】
一方、封止膜の強度を高めるため、空洞中に支柱を設け、可動部は支柱を避けるように配置することが提案されている。支柱を犠牲層エッチによりエッチングされない材料で構成し、犠牲層エッチの横方向ストッパを兼用することが記載されている。又、可動部を避けて、封止膜により支柱を設けることが報告されている。
さらに、上記空洞の蓋、又は封止膜に、支柱を設けることが提案されている（特許文献４）。例えば、超音波トランスデューサにおける空洞部において、犠牲層からなる支柱を設けることが記載されている（特許文献５）。
【０００８】
【特許文献１】米国特許第６，６３５、５０６Ｂ２号明細書
【特許文献２】米国特許出願公開第２００４／０１８３２１４Ａ１号明細書
【特許文献３】米国特許第５，５９６，２１９号明細書
【特許文献４】米国特許第５，７６０、４５５号明細書
【特許文献５】米国特許第６，２６２、９４６Ｂ１号明細書
【非特許文献１】「応用物理」、応用物理学会、２００４年９月、第７３巻、第９号、p.１１５８−１１６５
【発明の開示】
【発明が解決しようとする課題】
【０００９】
解決しようとする問題点は、第1に従来MEMSデバイスでは特殊な空洞形成及び封止工程が必要となる点である。
上記、ウエハ張り合せ（接合）による封止は、蓋となるウエハとして、溝や貫通孔を加工したガラス等のウエハを準備し、さらにこれを陽極接合や特殊な接着剤を用いてMEMSを形成したウエハと接合するための特殊なプロセスが必要となる。このため、プロセスが複雑化し、特性バラツキ、変動、歩留まり低下、コスト上昇等の課題がある。（又、張り合せによる封止において、支柱部を設け、ここにコンタクトを形成する構造が提案されているが、方法が上記課題は共通である。）
又、LSIプロセスを用いて封止を行なう方法では、蓋となる封止膜の残留応力により大面積の空洞封止が難しいという課題がある。即ち、大面積の封止膜を形成すると残留応力により膜が破壊したり、凹凸が発生してしまう。残留応力の小さな膜として高温で応力緩和を行なったポリＳｉが知られているが、高温熱処理が必要なため、金属配線等を含むMEMS又はLSI集積化MEMSには適用できない。蓋の機会強度を上げるため膜厚を厚くすると、同時に応力の影響も増大する。一方、積層膜で膜を構成する場合、異種材料界面でのはがれ等の問題が生じる。また、積層膜を構成する各薄膜の応力の間に大きな差が存在すると、蓋（ダイアフラム）に凹凸形状が出現するという問題がある。又、封止膜に要求される性能としては応力以外にも、機械強度、耐湿性、密閉性、耐薬品性等、様々な要素があるが、これらは必ずしも低応力に対する要求とは相容れない。このため、材料選択肢が限定され、全ての要求を満たす材料が使用できないという課題がある。
又、上記空洞をダマシン工程で作製する例では、層間膜中への犠牲層の埋め込み等の特殊な工程が必要である。
【００１０】
さらにまた、残留応力が引っ張り応力の場合、空洞面積を膜の破壊が発生しない範囲に抑えたとしても、チップ全体に（凹型の）たわみが生じる恐れがある。このため、MEMSの正常動作が阻害されるという課題がある。
又、上記厚膜プロセスを用いて封止を行なう方法では、特殊な形状のPSG膜のパターニングや厚膜のレジストプロセス等の特殊プロセスが必要、SiNの堆積に高温プロセスが必要なためMEMSにAl配線が使えない等の課題がある。
一方、封止膜の強度を高めるため、空洞中に支柱を設け、可動部は支柱を避けるように配置することが提案されているが、犠牲層エッチの横方向ストッパを兼用する支柱は犠牲層と異なる材料で形成するため、プロセスが複雑であるという問題がある。
又、超音波トランスデューサにおける空洞部において、犠牲層からなる支柱を設ける場合、空洞内部には可動構造体は存在できない。
【００１１】
本発明の第１の目的は、簡便な方法で形成可能な、大面積のMEMS構造体用薄膜、または、MEMS構造体を設置するための大面積（大体積）でかつ気密性の高い空洞を有するマイクロエレクトロメカニカルシステムを提供することである。
【００１２】
本発明の第２の目的は、標準的なCMOSLSIの製造工程、又は上記工程の一部である標準的な配線工程を用いて、上記大面積のMEMS構造体用薄膜、または、MEMS構造体を設置するための大面積（大体積）の空洞を形成可能なマイクロエレクトロメカニカルシステムの製造方法を提供することである。
【課題を解決するための手段】
【００１３】
上記第1の目的は、空洞（とその内部に配置された可動体）を有するMEMSにおいて、空洞上を覆うように薄膜状の蓋（又はダイアフラム）を設置し、上記蓋（又はダイアフラム）には、上記薄膜の内部応力を開放するスリット又は梁又はバネを設け、さらに、上記蓋（又はダイアフラム）の中心領域または周辺領域において、空洞内部と外部を通じる開口部を埋める封止膜を設置することにより達成される。上記スリット又は梁又はバネは空洞形成と同時に弾性変形することにより、薄膜の応力を吸収、緩和する。スリット又は梁又はバネは、応力が特定箇所に集中することのない形状、配置とすることが好ましく、例えば、伸縮が生じないような梁を構成するように配置することが望ましい。空洞とその内部に配置された可動構造体を有するMEMSにおいて、上記薄膜は空洞の蓋として用いることができる。又、ダイアフラムと空洞を有するMEMSにおいて、上記薄膜はダイアフラム用薄膜として用いることができる。ここに、蓋又はダイアフラムは上記薄膜の空洞上の部分をいい、必ずしも空洞上部の全面を覆っている必要はない。
【００１４】
例えば、一部を空洞周囲に固定された梁又はバネを介して空洞上に蓋（又はダイアフラム）を懸架し、上記蓋（又はダイアフラム）と空洞周辺の隙間を上記封止膜で埋めることができる。上記薄膜の応力は、上記梁又はバネの弾性変形により緩和される。
また、上記蓋（又はダイアフラム）に、Ｌ字、Ｔ字、または十字状の第1のスリットと、上記Ｌ字、Ｔ字、または十字状スリットの少なくとも1辺とほぼ並行に配置された第２のスリットを設け、上記２つのスリットに挟まれた梁の弾性変形により上記薄膜の応力を緩和し、上記封止膜により上記スリットを封止することができる。
スリットの幅は、空洞形成により薄膜状の蓋の応力が開放されときのスリット輪郭上位置座標の相対位置変位量の最大値より大きいことが好ましい。また、梁の幅は、応力開放に十分な弾性変形を生じるよう十分に小さくすることが好ましい。
上記スリットは蓋の周辺に配置することが好ましいが、同時に内部領域に適当に分散して配置してもよい。
【００１５】
スリットを蓋の中心部領域に配置した場合、スリットを埋める封止膜が空洞の底部に達して蓋を支える柱を構成することができる。この場合、上記柱は可動体の動きを妨げないように配置することが望ましい。なお、上記柱は犠牲層の一部により構成してもよい。
また、スリットを埋める封止膜は、必ずしも空洞の底部に達する必要はない。この場合、スリット幅は封止膜厚の2倍より小さいことが好ましい。
また、上記第1の目的は、上記薄膜を支える複数の柱を設けることにより達成される。内部に可動構造体含む空洞の蓋に上記薄膜を適用した場合、柱は可動構造体の可動範囲を避けて配置することが好ましい。上記柱は犠牲層の少なくとも一部を含むことができる。又、柱は上記封止用材料により形成してもよい。
【００１６】
図１から図３を用いて、スリットの効果を模式的に説明する。図１は基板１上に犠牲層２を積層し、さらにその上にスリット３及び微細エッチ孔４を有する蓋５を形成した構造で、(a)は蓋５の平面図、(b)はその断面図である。
ここで、スリット３及び微細エッチ孔４を介して犠牲層２をエッチング除去して空洞６を形成すると、蓋５を構成する薄膜が引っ張り応力を有する場合には図２に示すように、一方、薄膜が圧縮応力を有する場合には図３に示すように、上記スリット３とその作る梁７が変形する。これにより蓋の残留応力は低減され、膜の破壊や凹凸形状発生が抑制される。
【００１７】
以下に示す図１５〜１７は、シミュレーション結果を示す。膜の初期残留応力は約３MPaとした。
図１５に、空洞の周囲各辺のエッジに平行に１本ずつスリットを設けた場合の膜の残留応力分布のシミュレーション結果を示す。空洞領域の膜の残留応力が低減されているが、スリットの付け根部分に応力が集中していることがわかる。これはスリット付け根部分が変形できないため応力が開放されないためである。
【００１８】
図１６に、スリット形状を改善した場合のシミュレーション結果を示す。空洞領域の膜の残留応力が低減されるとともに、応力集中も抑制されている。スリットの配置は他にも様々に変更可能である。例えば、図１６では梁自体にかかる引っ張り応力は開放されないが、梁の両端を自由端とすることにより梁自体の応力を開放してもよい。
【００１９】
図１７は、スリットを蓋の周辺部だけでなく内部領域に分散配置した例である。これによりスリット一個あたりの変形量が小さくなるので、大面積の空洞であってもスリット幅の変化を抑えることができる。スリット幅が大きくなりすぎると封止が困難になるという問題があり、一方、スリット幅の減少量がスリット幅を超えるとこれ以上の応力緩和が困難になるという問題がある。
【００２０】
なお、空洞の形成方法は必ずしも図１から３に示した方法には限らない。例えば、空洞を形成したい領域に犠牲層パターンを形成した後、これを覆うように蓋となる薄膜を形成し、次に、上記薄膜のうち一部に開口を形成して、上記開口を介して上記蓋に覆われた犠牲層をエッチング除去する等してもよい。この場合にも空洞となる領域の上部に例えば図１に示したようなスリットを形成することにより蓋となる薄膜の残留応力を開放して、上に示したのとほぼ同様の効果が得られる。
【００２１】
また、上記第２の目的は、以下の製造方法を用いることにより達成される。第１の薄膜（犠牲層を兼ねる）の上に第２の薄膜を積層し、空洞を設ける領域上の第２の薄膜の所定の位置にスリット又は梁又はバネ及び微細孔を形成する。次に、上記スリット、梁又はバネ周囲の開口部、微細孔を介して第１の薄膜の一部を除去して、第２の薄膜の下の第１の薄膜に空洞を形成する。次に、封止材料を堆積することにより、上記スリット、梁又はバネ周囲の開口部、微細孔を封止する。
【００２２】
空洞を形成すると、スリット又は梁又はバネを含む領域の第２の薄膜は、空洞周囲部の固定端で固定された状態で空間内で自由に変形可能となる。従って、膜の残留応力によりスリット又は梁又はバネが弾性変形し、応力が緩和される。
空洞は微細孔の存在領域の下部に形成されるので、微細孔の配置により空洞形状を設定できる。そこで、微細孔の存在領域の一部に微細孔の非存在領域を設けることにより空洞中の一部に第１の薄膜を残して柱とすることができる。上記柱上の第２の薄膜は水平方向に位置が固定されるため、柱の周囲に応力吸収用のスリットを設けることが好ましい。又は、柱を蓋に応力歪のほぼ対称中心（犠牲層除去に伴う変形の不動点）に設置することが好ましい。
【００２３】
さらに、封止膜を堆積することにより、上記スリット、梁又はバネ周囲の開口部、微細孔を封止する際、スリット、梁又はバネ周囲の開口部、微細孔のうち、比較的大きな寸法を有する開口パターンを設けることにより、上記封止膜を空洞内部に堆積し、これをもって蓋を支える柱とすることができる。この場合、開口パターンは残留応力により移動した位置で固定されるため、膜は応力開放された状態で固定されることになる。
【００２４】
上記薄膜の具体的な材料として、第１薄膜はSiO2等の絶縁膜、第２薄膜はW、Wsi、ポリSi等の金属または半導体薄膜を用いることができる。この場合、犠牲層（第１薄膜）エッチングにはＨＦ水溶液によるウエットエッチング、ベーパーＨＦによる気相エッチング等を用いることができる。又、上記微細孔と微細スリットの封止には、コンフォーマルな堆積特性を有する薄膜（例えば熱CVDによるＳｉ酸化膜）等を用いることができる。これらの材料プロセスはLSI工程において広く使用されている。従って、本発明は、標準的なCMOS LSIの製造工程、又は上記工程の一部である標準的な配線工程を用いて、MEMS構造体を設置するための大面積（大体積）の空洞MEMSダイアフラムを形成するのに適している。また、第１薄膜にポリSi等の金属（半導体）膜、第２薄膜にSiO2等の絶縁膜を用い、犠牲層（第１薄膜）エッチングにXeF2による気相エッチング等を用いてもよい。一般に気相エッチングを用いると、毛細管力による蓋と基板間の付着が抑制されるというメリットがある。本発明による応力開放用スリットを有する蓋は、上下方向にも変形しやすいため毛細管力の影響を比較的受けやすい。従って、必要に応じて、気相エッチング、又はウエットエッチングを用いた場合には公知の超臨界乾燥法等を併用することが好ましい。
【００２５】
具体的には、まずLSIプロセス（多層配線プロセス）を用いて層間絶縁膜内にMEMS構造体たる可動部兼電極等を形成し、その上部に微小孔を有する（金属）薄膜層を形成した後、上記微小孔を介して上記可動部周辺の層間絶縁膜をエッチング除去し、最終的に上記微小孔を封止する。上記薄膜層下のLSI多層配線の層間膜の一部を除去することにより形成された空洞内にMEMSが設置される。上記薄膜層は、層間膜除去エッチングに対するエッチング速度が十分に小さい材料（例えば上層配線層）を用いる。上記エッチングの後、上記薄膜に形成されたエッチング用微細孔は、上記薄膜上に比較的等方的な堆積特性を有するの薄膜（CVD絶縁膜等）を堆積することにより封止される。これらの薄膜形成と層間膜除去エッチングは通常のCMOSプロセス工程内で行なわれる。上記空洞に形成された可動体構造体は、配線層、Si基板上のポリSi、SiGe層、またはSOI層のいずれか、又はこれらの任意の組み合わせにより形成される。
【００２６】
これらの構造体は、上記空洞内に形成され、かつ（弾性）変形可能なLSI材料又は金属配線により空洞を囲む層間膜に固定される。上記構造体は、その機械的特性が構造体自体の寸法により決定され、空洞形状には依存しないように設計する。具体的には、（１）空洞周囲の層間膜に固定されかつ実質的に弾性変形しないとみなすことのできるだけの大きさを有する部分、（２）可動部、（３）上記（１）と（２）を接続する弾性変形部を設けることにより、空洞の寸法精度はMEMSの機械的特性に殆ど影響しない。構造体の寸法精度は通常のLSIの配線パターン精度で規定される。上記精度は、一般的に従来バルクMEMS等の加工精度より格段に高いため、高精度の機械特性が保証される。
【００２７】
上記構造体は配線層を用いて形成されるので、錘としての機械的機能に加え、それ自体が電極および配線等の電気的機能を兼ねる。層間膜に固定された電気的に独立した電極と可動部の間の静電力、容量により駆動、センシングを行なう。上記一体構造を錘とすることにより、例えば、加速度センサや振動ジャイロ（角速度センサ）が実現される。可動部とこれを囲む周囲部との機械的接続（梁）と電気的接続（配線、駆動（アクチュエータ）用および検出用容量等））は、各々LSIを構成する別層でおこなってもよい。可動部をはさむ上限多層配線層で上記可動部をはさみ、可動部の可動範囲を制限する等することにより、信頼性を向上することができる。
【００２８】
また、本発明は、上記構造で形成した振動センサ、加速度センサ、ジャイロセンサ、スイッチ、振動子をLSIと混載し、上記可動部をLSIの配線（もしくはパッド）層と兼用して形成することを特徴とする。または、LSI配線上部に（平面的に重なる領域に）形成することを特徴とする。
【００２９】
これらMEMS素子は、LSIと集積化することが可能である。集積化方法としては、Si基板上にLSIのトランジスタを作製した後、トランジスタ上部に多層配線を形成するのと同時に、同一基板上の上記多層配線層間絶縁膜内にセンサ・MEMS構造体を形成し、その後、空洞形成、封止することができる。又は、Si基板上にセンサ・MEMS構造体を形成した後、同一基板上にLSIを作製し、その後、空洞形成、封止することもできる。
【発明の効果】
【００３０】
本発明によれば、簡便な方法で形成可能な、大面積のMEMS構造体用薄膜、または、MEMS構造体を設置するための大面積でかつ気密性の高い空洞を有するＭＥＭＳ素子が提供できる。
【００３１】
さらに、標準的なCMOSLSIの製造工程、又は上記工程の一部である標準的な配線工程を用いて、上記大面積のMEMS構造体用薄膜、または、MEMS構造体を設置するための大面積の空洞を形成可能なＭＥＭＳ素子が提供できる。
【発明を実施するための最良の形態】
【００３２】
以下に、図面を用いて実施の形態を詳細に説明する。
【実施例１】
【００３３】
本発明の１実施例による２軸加速度（もしくは振動）センサについて説明する。
図４及び図５は本実施例によるセンサの製造プロセスを説明する断面模式図、図６は主要プロセスステップの各層における平面パターンの模式図である。
【００３４】
まず、通常のCMOS集積回路プロセスに従い、Si基板101上にセンサの信号処理用集積回路トランジスタ102、コンタクト103及び多層配線104を形成する。第４層配線105上にプラズマCVD法によりＳｉ酸化膜による層間膜106を形成、CMP（化学的機械的研磨）を用いて平坦化を行なった後、第１センサビア107を形成する（図４（a））。第１センサビア107は第４配線層105の所定配線と、次に述べるセンサ第１層を接続する。次に、センサ第１層108として膜厚１ミクロンのWSi膜をスパッタにより形成し、所定のリソグラフィ及びドライエッチングプロセスによりパターニングしてセンサ部可動錘、梁、およびセンサ用配線パターンを形成する（図４（ｂ））。センサ第１層、可動錘には、エッチング孔109を設ける。上記エッチング孔は犠牲層エッチング時に、例えば上記可動錘下の層間膜を除去するためのものである。
【００３５】
次に、プラズマCVD法によりＳｉ酸化膜110を堆積し、CMPを用いて平坦化を行なう（図４（ｃ））。ここで、必要に応じて第２センサビア（図示せず）を形成する。第２センサビアはセンサ第１層のセンサ用配線パターンと、次に述べるセンサ第２層を接続する。
次に、センサ第２層として膜厚１ミクロンのWSi膜をスパッタにより形成。空洞エッチング用の微細孔112と応力緩和用スリット開口パターンを形成する（図５（a））。微細孔の直径及びスリットの幅はほぼ300nmとした。次に、センサ第２層に形成した上記微細孔とスリット開口パターン及びセンサ第１層に形成したエッチング孔を介して、層間膜（犠牲層）をエッチング除去し、微細孔とスリット開口パターンの存在領域の下部に空洞114を形成する。
【００３６】
上記空洞エッチング用の微細孔と応力緩和用スリット開口パターンは、通常のi線露光により形成したレジストパターンにいわゆる公知のホール縮小プロセスを適用して形成した。WSi膜は上記レジストパターンをマスクとした通常のドライエッチングにより加工するが、必要に応じていわゆる酸化膜ハードマスクプロセスを用いてもよい。
又、上記層間膜（犠牲層）のエッチングは、エッチング後乾燥時の空洞内残存液体の毛管力による封止膜の張り付き、破壊を防止するため、ここではベイパーフッ酸による気相エッチングを用いた。但し、ギャップ量によっては通常の液相によるフッ酸エッチングを用いてもよい。
【００３７】
WSi膜のエッチング速度は非常に小さいため、可動錘および梁パターンは空洞内に残る。又、空洞領域下部は最上層にTiNを有する第４層配線層が一面に形成されており、TiN膜のエッチング速度も非常に小さいため、空洞の下面が規定される。
センサ第１層の可動錘および梁パターン上下の層間膜はほぼ同時に除去されるため、可動錘は空洞側面に固定された梁パターンにより空洞中に懸架された状態となる。梁は弾性変形するため、可動錘および梁パターンの残留応力を吸収して変形し、可動錘および梁パターンの応力は極めて低く、膜が上下に変形するようなことはない。又、空洞上のセンサ第２層に形成されたスリットで構成された梁も、センサ第２層の残留応力を吸収して変形し、センサ第２層の膜内残留応力が低減される。このため、膜が破壊したり上下に変形するようなことがない。
【００３８】
又、空洞領域のほぼ中心位置に相当するセンサ第２層に微細孔を配置しない領域を設け、かつ、センサ第１層の可動錘は上記領域とその周辺を避けるように配置した。微細孔を配置しない領域の下は犠牲層がエッチング除去されないため、犠牲層の柱が空洞中に形成され、センサ第２層を空洞中心で支える。センサ第２層のスリットは空洞領域上でほぼ対称に配置するので、残留応力による膜の変位は空洞中心では非常に小さい。このため、上記支柱によりセンサ第２層を空洞中心で固定しても膜応力に与える影響が極小さい。
【００３９】
次に、熱CVDによりセンサ第２層上にＳｉ酸化膜115を堆積することにより、上記微細孔とスリット開口パターンの封止を行なった（図５（ｂ））。さらに、Ｓｉ窒化膜によるパッシベーション膜を堆積した（図示せず）。スリットの幅は、第４層配線層とセンサ第１層間ギャップ、及びセンサ第１層とセンサ第２層間ギャップより小さいので、熱ＣＶＤによる酸化膜は、センサ第１層表面及び、第２層の微小孔及び微小スリットの側壁を含む表面にほぼ均一に堆積し、上記微小孔及び微小スリットが塞がった後は、センサ第２層の表面のみに堆積する。さらに、必要に応じて、第４配線層で形成した配線パッド上に、パッド用開口116を形成する（図５（ｃ））。
【００４０】
上記説明では、センサ第１層上の層間膜の平坦化をCMPを用いて行なったが、例えば、プラズマCVD法によりＳｉ酸化膜をコンフォーマルに堆積し、全面をエッチングすることにより可動錘および梁の周囲にいわゆるサイドウォールを形成し、さらにＳｉ酸化膜を堆積することにより可動錘および梁の輪郭部における段差を緩和してもよい。センサ第１層、第２層材料としては他の材料、例えばW（タングステン）を用いてもよい。又は、センサ第１層パターンの主要部における最大スリット幅を、センサ第１層、第２層間の層間膜110の膜厚に比べて十分に小さくする（少なくとも同程度以下とする）ことにより、層間膜110の表面の凹凸を抑制してもよい。
【００４１】
センサ第１層、第２層材料としては他の材料、例えばW（タングステン）を用いてもよい。W、WSiの利点は、フッ酸による空洞形成用エッチング時の層間絶縁膜とのエッチング選択比を十分に確保できる点である。これらの膜厚は上記説明の値に限定しない。
【００４２】
また、空洞形成時の絶縁膜エッチングにベーパーＨＦを用いる場合には、センサ第１層、第２層材料としてアルミニウムを用いてもよい。これらの膜形成はスパッタのみならず、ＣＶＤを用いて形成してもよい。ＣＶＤを用いた場合、しばしば膜残留応力が大きいため膜破壊が生じるという問題があるが、本発明によれば、スリットにより応力開放されるためＣＶＤも使用可能となる。
【００４３】
W、WSiの利点は、空洞形成用エッチング時の層間絶縁膜とのエッチング選択比を十分に確保できる点である。膜厚は上記説明の値に限定しない。
空洞下部全面に設けた最上層（第４）配線層パターンは、センサと最上層配線層下のLSI間の電気的シールドとして機能する。センサ配置領域下に回路を配置しない場合には、上記シールドは必ずしも必要なく、空洞形成時エッチングストッパとしては、例えばＳｉ基板そのものを用いてもよい。センサ第２層についても、接地接続することによりセンサを外界から電気的磁気的保護するためのシールドとして機能する。
【００４４】
次に、上記センサの動作について説明する。図６は完成したセンサのセンサ第１層117と空洞114の平面配置を示す模式図である。空洞114内で、錘はこれと同一層で形成された梁118を介して層間膜に固定される。錘に図中ｘ（又はｙ）方向の加速度が加わると梁が弾性変形して錘の位置が空洞内でｘ（又はｙ）方向に変位する。この変位量は、錘の一部に形成した櫛歯電極119と、層間膜に固定され空洞に突き出した櫛歯電極120の間の容量変化として検出される。１個の錘側電極をはさむ１対の固定電極は各々電気的に独立し、各固定電極と錘の間の容量は、別個に検出される。（可動プレートが１方向へ動くと左右容量の一方は増加し、もう片方は減少する。）これらの電極は、同一基板上に集積された信号処理用集積回路に電気的に接続され、容量電圧変換等の信号処理を行なって加速度信号として出力される。図７に上記信号検出回路の回路ブロック図を示す。容量電極の出力は、容量電圧変換（ＣＶ変換）回路、アンプ、AD変換回路を経てデジタル化され、しかる後にMCUにて温度、アンプ特性等各種の補正が施され、加速度として出力される。
【００４５】
センサ第２層で形成する空洞蓋のパターンは、図６（ｂ）に示したものに限らず、様々な形状とすることができる。例えば、図８（ｂ）のような形としてもよい。図８では加速度センサの錘及びこれを支える梁を含む空洞上の蓋は、同じくセンサ第２層に形成された梁で基板に固定される。空洞形成時、膜残留応力により上記梁が変形して蓋の残留応力を吸収緩和する。梁の周囲の開口は必ずしも熱CVDで封止する必要はなく、プラズマCVDによるSi酸化膜等の厚膜絶縁膜を堆積して、梁周囲の開口部の空洞を埋め込むことにより、変形状態を保ちながら梁の固定と空洞封止を同時に行ってもよい。図８（a）は、図８（ｂ）の蓋を用いる場合のセンサ第１層の模式平面図である。
【００４６】
なお、上記錘を支える梁の形状は空洞の付根部分においては十分に太く、錘に加速度が加えられても弾性変形しにくいように設計されている。一方、梁の中央部は付根部分にくらべて幅が狭く、所定の加速度が加わることにより所望の弾性変形を生じるように設計されている。従って、機械特性はセンサ第１層の平面パターン形状と膜厚のみで決まり、空洞部の寸法形状には依存しない。即ち、空洞の寸法形状はいわゆる犠牲層エッチングで決まり、その精度は低いが、本センサの機械特性に影響することはない。振動体及び梁の平面的形状は図の形に限定しない。例えば、中心の錘を支える梁の剛性を１方向のみに弱くすることにより、１軸加速度センサとしてもよい。また、センサ第１層と可動錘上のセンサ第２層または可動錘下の第４層配線との間の容量変化により可動錘のチップ表面に垂直な方向の変位を計測することにより、3軸加速度センサに拡張できる。
【実施例２】
【００４７】
本発明の別の実施例による角速度センサ（振動ジャイロ）について説明する。
本実施例では、SOI（Silicon On Insulator）プロセスにより振動体を形成し、これをLSI配線プロセスにより封止した。
【００４８】
図９、１０および１８は、振動ジャイロを構成する各層における構造体パターンの平面配置を示す模式図、図１１は本実施例による振動ジャイロの製造プロセスを説明する模式図である。
図９は、振動体を構成するSOI層の平面図で、実施例１のセンサ第１層に対応して、ここでもセンサ第１層と呼ぶ。センサ第１層パターンは、いわゆる公知の振動ジャイロセンサであり、駆動（ｘ）方向、検出（ｙ）方向に振動分離された２組の振動体が、メカニカルカップリングで結合された音叉構造をもつ。
【００４９】
図１０は、上記振動体を設置する空洞の蓋となる層の平面図で、実施例１のセンサ第２層に対応して、ここでもセンサ第２層と呼ぶ。センサ第２層に配置した十字状のスリット233,235の細い部分の幅は、実施例１同様、熱CVDで封止可能な程度に微細としたが、十字の中央には比較的大きな開口234が設けられている。センサ第１層の上記開口を囲む領域には基板に固定されたアンカーを配置し、一方、振動体（可動構造体）は、上記開口を囲む領域を避けるように設計した。
【００５０】
図１１は、本実施例による角速度センサの製造プロセスを示す模式図である。
まず、SOI基板に振動体を形成するため、振動体（錘および梁）とすべきパターン周囲のSOI層に基板表面から埋め込み絶縁膜202に達するまでの開口部203を形成し、さらに上記開口部をCVD酸化膜（HLD）で埋め込みを行う（図１１（a））。次に、通常のCMOS集積回路プロセスに従い、SOI基板上にジャイロの駆動及び信号処理用集積回路トランジスタ204及びコンタクト205を形成する（図１１（b））。次に、上記集積回路領域上に通常のCMOS集積回路プロセスで多層配線206を形成する（図１１（ｃ））。このとき必要に応じて、Wで形成するコンタクト及び第１配線層（M1層）により、センサ部中心のアンカー部に配線接続する。上記接続配線を除き、上記振動体パターンとその周囲領域上には層間絶縁膜のみが堆積される。最上層配線形成後、さらに層間膜を堆積し、必要に応じて化学的機械的研磨（CMP）等を用いて平坦化を行い、その上に空洞形成用の微細エッチ孔と上記十字型スリットを有する空洞カバー膜212を形成する（図１１（ｄ））。しかる後に、上記微細エッチ孔を介してジャイロ上部の層間膜、上記開口部に埋め込んだCVD酸化膜、及び振動体（錘および梁）下部SOI基板の埋め込み絶縁膜を、エッチング除去して振動体の周囲に空洞213を形成する（図１１（e））。
【００５１】
空洞形成と同時に２つの十字型スリットに挟まれた梁は弾性変形してセンサ第２層の残留応力を吸収緩和することは、第１実施例と同様である。上記エッチングは深さ方向には埋め込み絶縁膜下の基板Siで停止する。また、Wで形成した接続配線はエッチングされることなく空洞中に残り、LSI部とセンサ部中のアンカーを電気的に接続する空中配線となる。
【００５２】
最後に上記エッチング用微細孔を絶縁膜214で塞いで空洞213を封止する（図１１（f））。空洞封止は、次の２段階で行なった。すなわち、まず、ほぼ大気圧下の熱ＣＶＤにより第１の封止膜を堆積して微細エッチ孔を封止し、次に、低圧下のプラズマＣＶＤにより、第２の封止膜を堆積して十字型スリット中央の開口を封止する。アンカー上に堆積した第２の封止膜は、空洞を封止すると同時に、センサ第２層とアンカーを機械的に接続して、センサ第２層を基板に固定する支柱215となる。センサ第２層が変形して膜内部応力が開放された後に固定されるので、上記固定位置により膜の応力状態が変化することは殆どない。なお、第１の封止膜により封止される微細エッチ孔は、空洞全体の形状を規定する。空洞は、第２の封止膜の堆積条件、低圧で封止されるため、ほぼ真空封止可能である。本実施例のように、構造体の振動特性を用いる応用においては、構造体周辺の気体抵抗の影響が無視できない。このため、上記空洞内はできるだけ真空に近い状態とすることが望ましい。
【００５３】
センサ第２層に設けるスリットパターンは様々に変更可能である。図１８は、センサ第２層に、図１０と異なる形状のスリットを設けた例である。各Ｔの字状のスリット236の幅は、上記スリット233の細い部分の幅と同様である。蓋の上記アンカー230の上部に対応する領域には空洞形成のためのエッチング用微細孔を設けていない。このため、アンカー230領域には空洞は形成されず、層間膜（犠牲層）が残って蓋の支柱となる。このため、空洞形成エッチング時の毛管力によりセンサ第２層がセンサ第１層に付着することを抑制できる。各アンカー位置で蓋は固定されるが、蓋の内部応力は各アンカー位置の間に存在するスリットの作る梁の変形により吸収される。
【００５４】
次に、本角速度センサの動作原理について、図９を用いて簡単に説明する。以下、駆動軸と検出軸は空洞形状に固定された座標系と考える。検出軸（ｙ）方向の剛性が駆動軸（ｘ）方向の剛性と比べて非常に大きな梁を介して上記空洞周囲の層間膜に固定された振動素子が、駆動電極により駆動軸方向に振動運動する。振動素子は駆動軸（ｘ）方向に容易に振動するが、このとき検出軸方向にはほとんど動かない。上記振動素子の内側には、コリオリ素子が、駆動軸（ｘ）方向の剛性が検出軸（ｙ）方向の剛性と比べて非常に大きな梁を介して上記振動素子に接続される。センサが基板に垂直な軸の周りに回転するとコリオリ素子は検出軸（ｙ）方向に角速度に比例するコリオリの力を得て、楕円運動を始める。コリオリ素子の内側には、検出素子が、検出軸（ｙ）方向の剛性が駆動軸（ｘ）方向の剛性と比べて非常に大きな梁を介して上記コリオリ素子に接続される。同時に、検出素子は、駆動軸（ｘ）方向の剛性が検出軸（ｙ）方向の剛性と比べて非常に大きな梁を介して基板（アンカー）に接続される。このため、検出素子はコリオリ素子の楕円運動の検出（ｙ）方向成分のみの振動運動を行う。検出素子の検出方向振動振幅を、検出電極の容量変化の振幅を計測することにより測定し、角速度を求める。メカニカルカップリングで接続された図面左右２つの振動体は、駆動方向に正確に逆位相で振動を行う。
駆動電極は、空洞周囲の層間膜に固定され、所定のLSI配線に接続された櫛歯状の第１駆動電極と、駆動素子に固定された櫛歯状の第２駆動電極からなり、上記第１及び第２駆動電極間には交流電圧が印加される。検出電極は、アンカーに固定され、上記空中配線を介して所定のLSI配線に接続された櫛歯状の第１検出電極と、検出素子に固定された櫛歯状の第２検出電極からなり、上記第１及び第２検出電極間の容量変化は、駆動素子の駆動方向振動位相と動機検波されて、計測される。その他、駆動方向の振動モニタや各種サーボ用電極等、設けてもよい。
【００５５】
本実施例では錘をSOI層のみで形成したが、錘の質量をさらに増大するために、錘部分のSOI層上に、コンタクト層、多層配線層を積層してもよい。この場合、検出電極は多層配線内の適当な層を用いて構成すればよい。また、上記ＳＯＩ層の代わりに厚膜ポリＳｉで可動体を形成してもよい。この場合、上記SOI基板の代わりに、Si基板上に所定の膜厚の酸化膜及びポリSi膜を順次積層した基板を用いれば、本実施例をほぼそのまま適用できる。上記SOI層や厚膜ポリSi振動体のパターニング、すなわちエッチングによる振動子及びその周辺部の平面形状の規定とエッチングされた部分への酸化膜（犠牲膜）の埋め込みは、上記集積回路部のトランジスタ形成前に行っても、形成後に行ってもよい。
【００５６】
本実施例の趣旨は、公知のSOI技術により作製した慣性センサを、応力緩和した空洞蓋を有する空洞内に封止することにあり、慣性センサの設計上の特徴を規定するものではない。従って、上記平面形状や配置はあくまで模式的なものであり、適宜変更、設計最適化可能である。
【実施例３】
【００５７】
次に、本発明を大面積のダイアフラム形成に適用した例として、超音波トランスデューサに適用した例について述べる。
【００５８】
図１２は、本実施例による超音波トランスデューサのダイアフラムを構成する層のパターンの平面配置を示す模式図であり、図１３、１４は本実施例による超音波トランスデューサの製造プロセスを説明する模式図である。
図１２は、（犠牲層エッチング時）超音波トランスデューサの空洞の蓋となる層の平面図で、実施例２のセンサ第２層に対応して、ここでもセンサ第２層と呼ぶ。実施例２のセンサ第２層との相違点として、本実施例では、微細エッチ孔を設けていない。十字状のスリットに関しては、実施例２とほぼ同様、細い部分の幅は熱CVDで封止可能な程度に微細とし、十字の中央には比較的大きな開口を設けた。蓋の下部、十字状のスリットの周辺に存在する酸化膜が除去されて空洞を形成する。空洞は幅200ミクロン、縦方向5000ミクロンとしたが、縦方向には適宜分割してよい。蓋は、幅200ミクロン、縦方向5000ミクロンの上記空洞に対応する一個の上部電極として作用する。
【００５９】
図１３、１４は、本実施例による超音波トランスデューサの製造プロセスを示す模式図で、図１２の２つの断面D-D'及びE-E'に各々対応する断面図である。以下、製造プロセスについて簡単に説明する。基板301上に、下部電極302を設け、絶縁膜303を堆積、上部電極304を製膜して図１２のパターンを形成する。ここでは、下部電極はTiN、Al、TiNの積層膜、絶縁膜はプラズマTEOSによるSi酸化膜、上部電極はスパッタによるWSiとした（図１３（a））。スリットを介して絶縁膜（Si酸化膜）の一部をエッチング除去し、空洞306を形成する（図１３（ｂ））。空洞形成と同時に２つの十字型スリットに挟まれた梁が弾性変形してセンサ第２層の残留応力を吸収緩和することは、第１実施例と同様である。上記エッチングは深さ方向には下部電極上面で停止する。空洞封止は、次の２段階で行なった。すなわち、まず、ほぼ大気圧下の熱ＣＶＤにより第１の封止膜307を堆積して微細エッチ孔を封止する（図１３（ｃ））。
【００６０】
次に、低圧下のプラズマＣＶＤにより、第２の封止膜を堆積して十字型スリット中央の開口を封止する（図１４（a））。アンカー上に堆積した第２の封止膜は、空洞を封止すると同時に、センサ第２層とアンカーを機械的に接続して、センサ第２層を基板に固定する支柱とした。センサ第２層が変形して膜内部応力が開放された後に固定されるので、上記固定位置により膜の応力状態が変化することは殆どない。さらに、上部電極を短冊状にパターニングする（図１４（ｂ））。以上により、極めて大面積のダイアフラムを安定に形成することができた。
【００６１】
本実施例においても、センサ第２層のスリットパターンを他の形状、例えば図１８に示した形状に変更することができる。これにより、空洞形成用エッチングにウエットエッチングを用いた場合にも、センサ第２層の基板への張り付きを抑制することが可能である。
【００６２】
本発明によるMEMSの利用分野は、自動車、携帯用機器、アミューズメント機器、無線機器、情報家電、コンピューター等、極めて多岐にわたる。具体的には、加速度センサ、振動ジャイロ、圧力センサ等の各種物理センサ、振動子、フィルター、スイッチ、等のRF-MEMS、その他、空洞封止を必要とするMEMS（超音波探触子、Siマイクロフォン等）である。
【図面の簡単な説明】
【００６３】
【図１】本発明の原理を説明するための模式図である。
【図２】本発明の原理を説明するための模式図である。
【図３】本発明の原理を説明するための模式図である。
【図４】本発明の１実施例による２軸加速度センサの製造プロセスを模式的に示す断面図である。
【図５】本発明の１実施例による２軸加速度センサの製造プロセスを模式的に示す断面図である。
【図６】本発明の１実施例による２軸加速度センサの主要層の平面構成を示す模式図である。
【図７】本発明の１実施例による２軸加速度センサの信号検出回路の回路ブロック図である。
【図８】本発明の１実施例による２軸加速度センサの主要層の平面構成の変更例を示す模式図である。
【図９】本発明の別の実施例による角速度センサ（振動ジャイロ）の主要層の平面構成を示す模式図である。
【図１０】本発明の別の実施例による角速度センサ（振動ジャイロ）の主要層の平面構成を示す模式図である。
【図１１】本発明の別の実施例による角速度センサ（振動ジャイロ）の製造プロセスを模式的に示す断面図である。
【図１２】本発明の別の実施例による超音波トランスデューサの主要層の平面構成を示す模式図である。
【図１３】本発明の別の実施例による超音波トランスデューサの製造プロセスを模式的に示す断面図である。
【図１４】本発明の別の実施例による超音波トランスデューサの製造プロセスを模式的に示す断面図である。
【図１５】（ａ）は、本発明の効果を示すためのシミュレーション結果である応力分布を示す特性図であり、（ｂ）はその計算に用いたパターンを説明する補助図である。
【図１６】（ａ）は、本発明の効果を示すためのシミュレーション結果である応力分布を示す特性図であり、（ｂ）はその計算に用いたパターンを説明する補助図である。
【図１７】（ａ）は、本発明の効果を示すためのシミュレーション結果である応力分布を示す特性図であり、（ｂ）はその計算に用いたパターンを説明する補助図である。
【図１８】本発明の別の実施例による角速度センサ（振動ジャイロ）の主要層の平面構成を示す模式図である。
【符号の説明】
【００６４】
１…基板、２…犠牲層、３…スリット、４…微細エッチ孔、５…蓋、６…空洞、７…梁、１０１…基板、１０２…トランジスタ、１０３…コンタクト、１０４…多層配線、１０５…配線層（第４）、１０６…層間膜、１０７…センサビア、１０８…第１層センサ、１０９…微細孔、１１０,１１５…層間膜（Ｓｉ酸化膜）、１１２,１１３…微細孔、１１４…空洞、１１６…パッド用開口、２３０…アンカー、２３３,２３６…スリット、２３４…開口部。
【図１】
2007210083.tif 000003
【図２】
2007210083.tif 000004
【図３】
2007210083.tif 000005
【図４】
2007210083.tif 000006
【図５】
2007210083.tif 000007
【図６】
2007210083.tif 000008
【図７】
2007210083.tif 000009
【図８】
2007210083.tif 000010
【図９】
2007210083.tif 000011
【図１０】
2007210083.tif 000012
【図１１】
2007210083.tif 000013
【図１２】
2007210083.tif 000014
【図１３】
2007210083.tif 000015
【図１４】
2007210083.tif 000016
【図１５】
2007210083.tif 000017
【図１６】
2007210083.tif 000018
【図１７】
2007210083.tif 000019
【図１８】
2007210083.tif 000020