(57)【要約】【課題】ソレノイド形状のインダクタを備えた半導体装置において、該インダクタのインダクタンスを増大させ、特性の優れたインダクタを有する半導体装置を提供すること。【解決手段】本発明の半導体装置は、少なくとも一面に電極を備えた半導体基板と、該半導体基板の一面を覆うように順に配された第一の磁性層および第一の絶縁樹脂層と、前記第一の絶縁樹脂層上に配され、前記電極と電気的に接続された第一の導電層と、前記第一の導電層上に順に配された第二の絶縁樹脂層、第二の磁性層、第三の絶縁樹脂層、第二の導電層、第四の絶縁樹脂層および第三の磁性層と、を備え、前記第一の導電層と前記第二の導電層とは電気的に接続されソレノイド形状の誘導素子を構成しており、前記第一の磁性層と第二の磁性層と第三の磁性層は接触し、閉磁路を構成していることを特徴とする。【選択図】図１
2007281230.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一面に電極を備えた半導体基板と、該半導体基板の一面を覆うように順に配された第一の磁性層および第一の絶縁樹脂層と、前記第一の絶縁樹脂層上に配され、前記電極と電気的に接続された第一の導電層と、前記第一の導電層上に順に配された第二の絶縁樹脂層、第二の磁性層、第三の絶縁樹脂層、第二の導電層、第四の絶縁樹脂層および第三の磁性層と、を備えた半導体装置であって、
前記第一の導電層と前記第二の導電層とは電気的に接続され、この２つの導電層中を流れる電流により形成される磁界が前記半導体基板面に沿うように配されたソレノイド形状の誘導素子を構成しており、
前記第一の磁性層と第二の磁性層とは接触し、閉磁路を構成していることを特徴とする半導体装置。
【請求項２】
さらに前記第三の磁性層は、第二の磁性層と接触し、閉磁路を構成していることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第一の導電層および前記第二の導電層は、銅めっきからなることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第一の絶縁樹脂層から第四の絶縁樹脂層は、感光性樹脂からなることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
少なくとも一面に電極を備えた半導体基板と、該半導体基板の一面を覆うように順に配された第一の磁性層および第一の絶縁樹脂層と、前記第一の絶縁樹脂層上に配され、前記電極と電気的に接続された第一の導電層と、前記第一の導電層上に順に配された第二の絶縁樹脂層、第二の磁性層、第三の絶縁樹脂層、第二の導電層、第四の絶縁樹脂層および第三の磁性層と、を備え、前記第一の導電層と前記第二の導電層とは電気的に接続され、この２つの導電層中を流れる電流により形成される磁界が前記半導体基板面に沿うように配されたソレノイド形状の誘導素子を構成しており、前記第一の磁性層と第二の磁性層とは接触し、閉磁路を構成している半導体装置の製造方法であって、
前記第一の磁性層と接触するように前記第二の磁性層を形成することを特徴とする半導体装置の製造方法。
【請求項６】
前記第二の磁性層と接触するように、前記第三の磁性層を形成することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記第一の導電層および前記第二の導電層を、銅めっきにより形成することを特徴とする請求項５または６に記載の半導体装置の製造方法。
【請求項８】
前記第一の絶縁樹脂層から第四の絶縁樹脂を、感光性樹脂により形成することを特徴とする請求項５乃至７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリコンウエハ等の半導体基材上にインダクタを備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、コスト低減やチップ部品の削減を目的に、インダクタ等の誘導素子を半導体基板に集積化する傾向がある。
シリコン基板表面にスパイラルインダクタを形成する場合、このインダクタによって作り出される電磁エネルギーの一部は、配線と下側の基板との間の寄生キャパシタンスによってシリコン基板やインダクタを形成する配線において失われる。
【０００３】
電磁エネルギーが失われる原因のひとつは、シリコン基板とスパイラルインダクタとの距離が近いことである。そこで、ウエハレベルＣＳＰ（chip scale package）の銅めっき再配線プロセスと、厚膜樹脂を絶縁層として利用することで、インダクタと基板間の距離を大きくとり、かつ配線抵抗を小さくすることにより、高いＱ値を実現したインダクタが開発されている。
【０００４】
図５はスパイラルインダクタを有する従来の半導体装置の一例を示す図面であり、図１２（ａ）は部分切り欠き斜視図、図１２（ｂ）は断面図である。
この半導体装置４０においては、集積回路４が形成された半導体基板１の一面に集積回路（ＩＣ）の電極２およびパッシベーション膜３（絶縁層）が形成されている。さらに、半導体基板１のパッシベーション膜３の上には、第一の絶縁樹脂層４１が設けられ、この第一の絶縁樹脂層４１の上には、電極２と電気的に接続された下部配線層４２が形成されている。さらに半導体基板１および下部配線層４２の上を覆うように第二の絶縁樹脂層４３が形成されており、この第二の絶縁樹脂層４３の上に、誘導素子としてスパイラルインダクタ４５を有する上部配線層４４が設けられている。スパイラルインダクタ４５は、下部配線層４３を介して集積回路４の電極２と電気的に接続されている。
【０００５】
しかしながら、このような半導体装置においては、絶縁樹脂層によってインダクタが半導体基板から離れているとはいえ、まだ半導体基板内を通過する磁束が存在し、インダクタ真下には、デバイスを設置することができないことがある。
【０００６】
上記の問題を解決するために、メアンダタイプのインダクタも使用されているが、インダクタンス値が小さく、所望の値を満たせないことがある。また、大きなインダクタンス値を得ようとすると、インダクタのサイズが大きくなってしまう。
例えば、ソレノイドタイプのインダクタに磁性体を適用する提案もなされているが（特許文献１参照）、強磁性体の体積が少なく、かつ閉磁路を構成していないため十分な効果が得られていない。
【特許文献１】特開２００３−２０３９８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記実情に鑑みて考案されたものであり、ソレノイド形状の誘導素子を備えた半導体装置において、大きなインダクタンス値を備えるとともに、誘導素子の小型化も図れる半導体装置を提供することを第一の目的とする。また、本発明は、ソレノイド形状の誘導素子に対して、インダクタンス値の増大を促すように磁気回路を形成する半導体装置の製造方法を提供することを第二の目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１に記載の半導体装置は、少なくとも一面に電極を備えた半導体基板と、該半導体基板の一面を覆うように順に配された第一の磁性層および第一の絶縁樹脂層と、前記第一の絶縁樹脂層上に配され、前記電極と電気的に接続された第一の導電層と、前記第一の導電層上に順に配された第二の絶縁樹脂層、第二の磁性層、第三の絶縁樹脂層、第二の導電層、第四の絶縁樹脂層および第三の磁性層と、を備え、前記第一の導電層と前記第二の導電層とは電気的に接続され、この２つの導電層中を流れる電流により形成される磁界が前記半導体基板面に沿うように配されたソレノイド形状の誘導素子を構成しており、前記第一の磁性層と第二の磁性層とは接触し、閉磁路を構成していることを特徴とする。
本発明の請求項２に記載の半導体装置は、請求項１において、さらに第三の磁性層は、第二の磁性層と接触し、閉磁路を構成していることを特徴とする。
本発明の請求項３に記載の半導体装置は、請求項１または２において、前記第一の導電層および前記第二の導電層は、銅めっきからなることを特徴とする。
本発明の請求項４に記載の半導体装置は、請求項１乃至３のいずれかにおいて、前記第一の絶縁樹脂層から第四の絶縁樹脂層は、感光性樹脂からなることを特徴とする。
本発明の請求項５に記載の半導体装置の製造方法は、少なくとも一面に電極を備えた半導体基板と、該半導体基板の一面を覆うように順に配された第一の磁性層および第一の絶縁樹脂層と、前記第一の絶縁樹脂層上に配され、前記電極と電気的に接続された第一の導電層と、前記第一の導電層上に順に配された第二の絶縁樹脂層、第二の磁性層、第三の絶縁樹脂層、第二の導電層、第四の絶縁樹脂層および第三の磁性層と、を備え、前記第一の導電層と前記第二の導電層とは電気的に接続され、この２つの導電層中を流れる電流により形成される磁界が前記半導体基板面に沿うように配されたソレノイド形状の誘導素子を構成しており、前記第一の磁性層と第二の磁性層とは接触し、閉磁路を構成している半導体装置の製造方法であって、前記第一の磁性層と接触するように前記第二の磁性層を形成することを特徴とする。
本発明の請求項６に記載の半導体装置の製造方法は、請求項５において、前記第二の磁性層と接触するように、前記第三の磁性層を形成することを特徴とする。
本発明の請求項７に記載の半導体装置の製造方法は、請求項５または６において、前記第一の導電層および前記第二の導電層を、銅めっきにより形成することを特徴とする。
本発明の請求項８に記載の半導体装置の製造方法は、請求項５乃至７のいずれかにおいて、前記第一の絶縁樹脂層から第四の絶縁樹脂を、感光性樹脂により形成することを特徴とする。
【発明の効果】
【０００９】
本発明では、ソレノイド形状の誘導素子を第一の磁性層ないし第三の磁性層で被覆するとともに、第一の磁性層ないし第三の磁性層を接触させることで閉磁路を構成することができる。これにより、インダクタンス値の増加と誘導素子の小型化とを両立可能な半導体装置が得られる。また、本発明では、ソレノイド形状の誘導素子を第一の磁性層ないし第三の磁性層で被覆するとともに、第一の磁性層ないし第三の磁性層を接触するように形成している。これにより、上記第二の目的を解決することができ、インダクタンス値の増加と誘導素子の小型化とを両立可能な半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。
【００１１】
図１は、本発明の半導体装置の一例を示す断面図であり、図２〜図１１は、本発明に係る半導体装置の製造方法の一例を工程順に示す断面図および平面図である。
この半導体装置１０においては、集積回路（図示略）が形成された半導体基板１の表面に集積回路（ＩＣ、図示略）の電極２およびパッシベーション膜３が形成されている。
【００１２】
さらにこの半導体装置１０は、半導体基板１のパッシベーション膜３上に順に配された第一の磁性層１１および第一の絶縁樹脂層１２と、前記第一の絶縁樹脂層１２上に配され、前記電極３と電気的に接続された第一の導電層１３と、前記第一の導電層１３上に順に配された第二の絶縁樹脂層１４、第二の磁性層１５、第三の絶縁樹脂層１６、第二の導電層１７、第四の絶縁樹脂層１８および第三の磁性層１９と、を備える。
【００１３】
この半導体装置１０では、前記第一の導電層１３と前記第二の導電層１７とは電気的に接続されており、この２つの導電層が前記半導体基板面に沿うように配されたソレノイド形状の誘導素子（インダクタ）を構成している。
【００１４】
そして本発明の半導体装置１０では、前記第一の磁性層１１と第二の磁性層１５と第三の磁性層１９とは接触し、閉磁路を構成していることを特徴とする。ソレノイド形状のインダクタを磁性層で挟み込むことで閉磁路を構成することができる。これにより、磁性層が無い場合に比べ、インダクタンス値の増加とインダクタの小型化の両立が可能となる。
【００１５】
一般に、磁性材料は非磁性材料に比べて透磁率が大きく、しかも磁性層に覆われたインダクタのインダクタンスはこの透磁率に比例する。このため、インダクタを磁性層で被覆することで、大きなインダクタンスを得ることができる。
【００１６】
インダクタが有するインダクタンスをこの磁性層の透磁率に比例して大きくすることが可能である。したがって、比透磁率が数百程度の磁性部材（例えば、フェライトの透磁率が数百程度）を用いることによりインダクタンスを数十倍（磁性層材料の透磁率によってはそれ以上）に上げることができる。
【００１７】
さらに、第三の磁性層１９は、第二の磁性層１５と接触し、閉磁路を構成していることが好ましい。これにより第一の磁性層１１と第二の磁性層１５、第二の磁性層１５と第三の磁性層１９で個々に閉磁路を構成するため、よりインダクタンス値を向上することができる。
【００１８】
半導体基板１は、基材１ａの一面上に、例えば電極２としてＡｌパッドを設け、さらにその上にＳｉＮまたはＳｉＯ２等のパッシベーション膜３（不動態化による絶縁膜）を形成してなるものである。このパッシベーション膜３には、電極２と整合する位置に開口部３ａが設けられており、この開口部３ａを通して電極２が露出されている。パッシベーション膜３は、例えばＬＰ−ＣＶＤ法等により形成することができ、その膜厚は例えば０．１〜１μｍである。
ここでは、第一の導電層１３および第二の導電層１７およびを、集積回路と電気的に接続するための電極２が、半導体基板１の表面の２箇所（図では１箇所のみ表示）に設けられている。
【００１９】
半導体基板１は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断（ダイシング）した半導体チップであってもよい。半導体基板１が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やＩＣ、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
【００２０】
第一の磁性層１１は、各電極２と整合する位置に形成された開口部１１ａを有する。また、第一の磁性層１１は、閉磁路を構成するため、インダクタサイズから少なくとも５０μｍ以上大きくするとよい。
【００２１】
第一の磁性層１１の材料としては、例えばＮｉ，Ｆｅ，Ｚｎを主成分とするフェライトや、ＣｏＮｂＺｒ等のアモルファス金属、Ｎｉ−Ｆｅ（パーマロイ）等の強磁性体金属等の各種磁性部材を用いることができ、その厚さは、例えば１〜１０μｍである。第一の磁性層１１は、例えばめっき法やスパッタリング法により形成することができる。また開口部１１ａは、例えばフォトリソグラフィ技術を利用したパターニングやリフトオフ法などにより形成することができる。
【００２２】
第一の絶縁樹脂層１２は、電極２と整合する位置に形成された開口部１２ａを有する。第一の絶縁樹脂層１２は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなるが、感光性樹脂からなることが好ましい。これにより、絶縁樹脂層を容易に形成することができる。その厚さは例えば１〜３０μｍである。
【００２３】
第一の絶縁樹脂層１２は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部１２ａないし１２ｃは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
【００２４】
第一の導電層１３の一端部は、開口部１２ａを介して第一の絶縁樹脂層１２を貫通し、電極２と電気的に接続されている。
【００２５】
第一の導電層１３の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。第一の導電層１３は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができるが、めっき法によることが好ましい。これにより、導電層を容易に形成することができる。
【００２６】
第二の絶縁樹脂層１４は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなるが、感光性樹脂からなることが好ましい。これにより、絶縁樹脂層を容易に形成することができる。その厚さは例えば１〜３０μｍである。
【００２７】
第二の絶縁樹脂層１４は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。
【００２８】
第二の磁性層１５は、第一の絶縁樹脂層１２および第二の絶縁樹脂層１４の端部において第一の磁性層１１と接触するように形成される。第二の磁性層１５は、例えばＮｉＺｎ系のフェライトや、ＣｏＮｂＺｒ等のアモルファス金属、ＮｉＦｅ（パーマロイ）等の強磁性金属等からなり、その厚さは例えば１〜１０μｍである。
【００２９】
第二の磁性層１５は、例えばめっき法、スパッタ法などにより形成することができる。また開口部１５ａは、例えばフォトリソグラフィ技術を利用したパターニングやリフトオフ法などにより形成することができる。
【００３０】
第三の絶縁樹脂層１６は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、感光性樹脂からなることが好ましい。これにより、絶縁樹脂層を容易に形成することができる。その厚さは例えば１〜３０μｍである。こうした第三の絶縁樹脂層１６は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。
【００３１】
第二の導電層１７の材料としては、例えばＣｕ等が用いられ、その厚さは例えば１〜２０μｍである。これにより十分な導電性が得られる。第二の導電層１７は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または２つ以上の方法の組み合わせにより形成することができるが、めっき法によることが好ましい。これにより、導電層を容易に形成することができる。
【００３２】
第四の絶縁樹脂層１８は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなるが、感光性樹脂からなることが好ましい。これにより、絶縁樹脂層を容易に形成することができる。その厚さは例えば１〜３０μｍである。こうした第四の絶縁樹脂層１８は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。
【００３３】
第三の磁性層１９は第二の磁性層１５と接触するように形成される。第三の磁性層１９は、例えばＮｉＺｎ系のフェライトや、ＣｏＮｂＺｒ等のアモルファス金属、ＮｉＦｅ（パーマロイ）等の強磁性金属等からなり、その厚さは例えば１〜１０μｍである。
【００３４】
なお、第三の磁性層１９上に、封止樹脂層（図示略）が設けられていてもよい。封止樹脂層は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば１０〜１５μｍである。封止樹脂層には、外部への端子を出力するための開口部が設けられる。また、封止樹脂層の上に、必要に応じて、バンプ等の外部への出力端子等の構造物を付加することができる。
【００３５】
次に、図１に示す半導体装置の製造方法について、図２〜図１１を参照して説明する。なお、図２〜図１１の（ｂ）にそれぞれ示す図は、半導体装置の積層方向において上から見た時の平面図であり、図２〜図１１の（ａ）にそれぞれ示す図は、これら図２〜図１１の（ｂ）にそれぞれ示すアルファベットを附した鎖線に沿って切断した時の断面図である。
まず、図２（ａ）、（ｂ）に示すように、集積回路（図示略）、電極２およびパッシベーション膜３を有する半導体基板１を用意する。この半導体基板１は、上述したように、基材１ａの一面上に電極２とパッシベーション膜３が形成されており、パッシベーション膜３には、電極２と整合する位置に電極２の少なくとも一部を露呈させる開口部３ａが２箇所に設けられた半導体ウエハである。パッシベーション膜３は例えばＬＰ−ＣＶＤ等により形成され、その膜厚は例えば０．１〜１μｍである。
【００３６】
次に、図３（ａ）、（ｂ）に示すように、半導体基板１のパッシベーション膜３の上に、開口部１１ａを有する第一の磁性層１１を形成する。その厚さは、例えば、１〜１０μｍである。このとき、閉磁路を構成するため、第一の磁性層１１は、インダクタサイズから少なくとも５０μｍ以上大きくするとよい。
【００３７】
第一の磁性層１１は、例えば上述したような磁性材料を、めっき法やスパッタリング法により成膜することによって形成することができる。このとき、Ａｌパッドやチップのスクライブラインを露出させる。さらに、開口部１１ａは、例えばイオンミリングやＩＣＰ−ＲＩＥによるエッチング、またはフォトリソグラフィー法やリフトオフ法によるパターニングなどにより形成される。
【００３８】
次いで、図４（ａ）、（ｂ）に示すように、開口部１２ａを有する第一の絶縁樹脂層１２を形成する。開口部１２ａは、開口部１１ａと略同じ位置に形成され、電極２の少なくとも一部を露呈させるものであればよい。
このような第一の絶縁樹脂層１２は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって第一の磁性層１１上の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより、開口部１２ａを形成することによって形成することができる。
【００３９】
次に、図５（ａ）、（ｂ）に示すように、第一の絶縁樹脂層１２の上に第一の導電層１３を形成する。その厚さは、例えば０．１〜３０μｍである。この第一の導電層１３を所定の領域に形成する方法は、特に限定されるものではない。
【００４０】
ここで、第一の導電層１３を形成する好適な方法の一例について説明する。
まず、スパッタリング法等により、電解めっき用の薄いシード層（図示略）を第一の磁性層上の全面または必要な領域に形成する。シード層は、例えばスパッタリング法により形成されたＣｕ層およびＣｒ層からなる積層体、またはＣｕ層およびＴｉ層からなる積層体である。また、無電解Ｃｕめっき層でもよいし、蒸着法、塗布法または化学気相成長法（ＣＶＤ）等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。
【００４１】
次に、シード層の上に、電解めっき用のレジスト膜（図示略）を形成する。このレジスト膜には第一の導電層１３の形成すべき領域に開口部を設け、該開口部において、前記シード層を露出させておく。レジスト膜は、例えば、フォトリソグラフィ技術によるパターニング、フィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。
【００４２】
そして、前記レジスト膜をマスクとして露出したシード層上に、電解めっき法等により、Ｃｕ等から構成された導電層を形成する。このように、所望の領域に第一の導電層１３が形成された後、不要なレジスト膜およびシード層はエッチングにより除去し、第一の導電層１３が形成された領域以外の部分では第一の絶縁樹脂層１２が露出されるようにする［図５（ａ）、（ｂ）参照］。
【００４３】
次いで、図６（ａ）、（ｂ）に示すように、第二の絶縁樹脂層１４を形成する。第二の絶縁樹脂層１４には、それぞれの第一の導電層１３の端部付近を露呈させる開口部１４ｃが形成される。こうした開口部１４ｃを介して、第一の導電層１３は後述する第二の導電層１７と電気的に接続される。
このような第二の絶縁樹脂層１４は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって基板の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより開口部１４ｃを形成することによって形成することができる。
【００４４】
次に、図７（ａ）、（ｂ）に示すように、第二の磁性層１５を形成する。その厚さは、例えば、１〜１０μｍである。このとき、閉磁路を構成するため、第一の絶縁樹脂層１２および第二の絶縁樹脂層１４を貫通して第一の磁性層１１と接触するように形成する。この工程により第一の磁性層１１と第二の磁性層１５を接続することで、第一の導電層１３を覆うように接続された閉磁路が形成されるので、外部への磁場の漏洩を抑制できる。
【００４５】
第二の磁性層１５は、上述したような磁性材料を例えばめっき法やスパッタリング法により成膜することによって形成することができる。さらに、例えば、フォトリソグラフィー法やリフトオフ法によるパターニングなどにより、所定の形状にパターニングする。
【００４６】
次いで、図８（ａ）、（ｂ）に示すように、開口部１６ｃを有する第三の絶縁樹脂層１６を形成する。開口部１６ｃは、図６（ａ）、（ｂ）に示す工程において形成した開口部１４ｃと重なる位置に形成された、第一の導電層１３の端部付近を露呈させる開口部であればよい。
このような第三の絶縁樹脂層１６は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって第二の磁性層１５上の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより開口部１６ｃを形成すればよい。
【００４７】
次いで、図９（ａ）、（ｂ）に示すように、第三の絶縁樹脂層１６の上に、第二の導電層１７を形成する。その厚さは、例えば１〜２０μｍである。第二の導電層１７は、第二の絶縁樹脂層１４を貫通する開口部１４ｃや第三の絶縁樹脂層１６を貫通する開口部１６ｃを埋めて、両端部で隣接する第一の導電層１３に１列づつズレて接続され、こうした第一の導電層１３と第二の導電層１７によって、図１３に示すように、全体として断面略矩形のコイルを形成する。
こうした第二の導電層１７を所定の領域に設ける方法は、第一の導電層１３を設ける方法とほぼ同様に行うことができるので、詳しい説明は省略する。
【００４８】
次いで、図１０（ａ）、（ｂ）に示すように第四の絶縁樹脂層１８を形成する。このような第四の絶縁樹脂層１８は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって第二の導電層１７上に成膜して形成することができる。
【００４９】
次に、図１１（ａ）、（ｂ）に示すように、第三の磁性層１９を形成する。その厚さは、例えば、１〜１０μｍである。このとき、閉磁路を構成するため、第二の磁性層１５と接触するように形成する。この工程により第二の磁性層１５と第三の磁性層１９を接続することで、第一の導電層１３および第二の導電層１７をそれぞれ覆うように構成された閉磁路が形成されるので、外部への磁場の漏洩を抑制できる。
【００５０】
第三の磁性層１９は、上述したような磁性材料を例えばめっき法やスパッタリング法により成膜することによって形成することができる。さらに、例えば、フォトリソグラフィー法やリフトオフ法によるパターニングなどにより、所定の形状にパターニングする。
【００５１】
第三の磁性層１９の形成後、前記アンテナ回路などの各種構造物が形成された半導体ウエハを所定の寸法にダイシングすることにより、前記アンテナ回路がパッケージ化された半導体チップを得ることができる。
【００５２】
なお、第三の磁性層１９上に封止樹脂層（図示略）を形成する場合、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって、所望の位置に開口部を有する封止樹脂層を形成することができる。その厚さは、例えば１〜３０μｍである。なお、封止樹脂層の形成方法は、この方法に限定されるものではない。
【００５３】
以上のようにして得られる半導体装置１０では、ソレノイド形状を有するインダクタが第一の磁性層１１ないし第三の磁性層１９で被覆されているので、閉磁路を構成することができる。また、インダクタの近傍に磁性層が配置されることで効率的に磁束密度が増加するので、インダクタンス値の増加とインダクタの小型化とを両立することができる。
【００５４】
以上、本発明の半導体装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。
【００５５】
例えば、図では、半導体基板上のインダクタ１つに対応する部分のみを図示したが、本発明は、複数のインダクタを備えた半導体装置に適用することもできる。
【実施例】
【００５６】
（実施例１）
図１に示すように、シリコン基板である半導体基板１上に、第一の磁性層１１と、第一の絶縁樹脂層１２と、第一の導電層１３と、第二の絶縁樹脂層１４と、第二の磁性層１５と、第三の絶縁樹脂層１６と、第二の導電層１７と、第四の絶縁樹脂層１８と第三の磁性層１９と、を備える半導体装置１０を作製した。
【００５７】
第一ないし第三の絶縁樹脂層は、ポリイミド系の絶縁樹脂をスピンコートにより１０μｍの厚さに成膜することにより形成した。
第一ないし第三の磁性層は、Ｎｉ−Ｚｎ系のフェライト（透磁率１００）をスパッタリング法により１μｍの厚さに成膜することにより形成した。
第一の導電層は、電解銅めっきにより５μｍの厚さに成膜することにより形成した。第二の導電層は、電解銅めっきにより１０μｍの厚さに成膜することにより形成した。第一の導電層と第二の導電層は電気的接続され、ソレノイド形状のインダクタを構成する。その巻き数は５巻きであった。
【００５８】
（比較例１）
第一ないし第三の磁性層を配さなかったこと以外は実施例と同様に半導体装置を作製した。
【００５９】
（比較例２）
第一および第三の磁性層を配さなかった（第二の磁性層のみ配した）こと以外は実施例と同様に半導体装置を作製した。
【００６０】
以上のようにして作製された半導体装置におけるインダクタンス値を測定した。
磁性層を配さなかった比較例１ではインダクタンス値が２．２ｎＨであり、インダクタのコア部分にのみ磁性層を配した比較例２では２２ｎＨであったのに対し、インダクタを第一ないし第三の磁性層で被覆するとともに閉磁路を構成した実施例ではインダクタンス値が６４ｎＨであり、比較例１のインダクタよりも約３０倍程度インダクタンス値が上昇することがわかった。
【産業上の利用可能性】
【００６１】
本発明は、例えば誘導素子がアンテナコイルとして機能する非接触ＩＣタグ用半導体装置など、誘導素子を有する各種半導体装置に適用できる。
【図面の簡単な説明】
【００６２】
【図１】本発明に係る半導体装置の一例を示す断面図である。
【図２】本発明に係る半導体装置の製造方法の一例を示す断面図（ａ）および平面図（ｂ）である。
【図３】図２に続く工程を示す断面図（ａ）および平面図（ｂ）である。
【図４】図３に続く工程を示す断面図（ａ）および平面図（ｂ）である。
【図５】図４に続く工程を示す断面図（ａ）および平面図（ｂ）である。
【図６】図５に続く工程を示す断面図（ａ）および平面図（ｂ）である。
【図７】図６に続く工程を示す断面図（ａ）および平面図（ｂ）である。
【図８】図７に続く工程を示す断面図（ａ）および平面図（ｂ）である。
【図９】図８に続く工程を示す断面図（ａ）および平面図（ｂ）である。
【図１０】図９に続く工程を示す断面図（ａ）および平面図（ｂ）である。
【図１１】図１０に続く工程を示す断面図（ａ）および平面図（ｂ）である。
【図１２】従来の半導体装置の一例を示す部分切欠斜視図（ａ）と、その要部を示す断面図（ｂ）である。
【図１３】第一の導電層と第二の導電層との接続状態を示す斜視図である。
【符号の説明】
【００６３】
１  半導体基板、２  電極、３  パッシベーション膜、１０  半導体装置、１１  第一の磁性層、１２  第一の絶縁樹脂層、１３  第一の導電層、１４  第二の絶縁樹脂層、１５  第二の磁性層、１６  第三の絶縁樹脂層、１７  第二の導電層、１８  第四の絶縁樹脂層、１９  第三の磁性層。
【図１】
2007281230.tif 000003
【図２】
2007281230.tif 000004
【図３】
2007281230.tif 000005
【図４】
2007281230.tif 000006
【図５】
2007281230.tif 000007
【図６】
2007281230.tif 000008
【図７】
2007281230.tif 000009
【図８】
2007281230.tif 000010
【図９】
2007281230.tif 000011
【図１０】
2007281230.tif 000012
【図１１】
2007281230.tif 000013
【図１２】
2007281230.tif 000014
【図１３】
2007281230.tif 000015