(57)【要約】【課題】より小型化された半導体チップパッケージ及びその製造方法を提供する。【解決手段】半導体チップパッケージ１は、可動部を含む可動構造体、複数の第１電極パッド１８、フレーム部の上面に可動構造体を囲んで設けられている閉環状の第１封止部２０、及び可動構造体を封止する薄板状部材３０を有する第１半導体チップ１０と、複数の第２電極パッド５２を有する第２半導体チップ５０と、第３電極パッド４２を有し、前記第１半導体チップ１０及び前記第２半導体チップ５０が搭載されている基板４０と、第２電極パッド５２及び第３電極パッド４２を接続する第１ボンディングワイヤ６２ａと、第１電極パッド１８及び第２電極パッド５２を接続する第２ボンディングワイヤ６２ｂとを具えている。【選択図】図１
2007043134.tif 000002
【特許請求の範囲】
【請求項１】
上面及び該上面と対向する下面を有するフレーム部、該フレーム部内に設けられている可動部を含む可動構造体、前記フレーム部の前記上面側に配列されている複数の第１電極パッド、前記フレーム部の上面に、前記可動構造体を囲んで設けられている閉環状の第１封止部、及び当該第１封止部上に設けられていて、前記可動構造体を封止する薄板状部材を有する第１半導体チップと、
第１表面及び該第１表面と対向する第２表面、及び前記第１表面側に配列されている複数の第２半導体チップと、
半導体チップ搭載領域が設けられている第１主表面、該第１主表面と対向する第２主表面、及び前記半導体チップ搭載領域外である当該第１主表面の端縁に沿って設けられている第３電源パッドを有する基板であって、前記第１半導体チップ及び前記第２半導体チップが前記半導体チップ搭載領域上に搭載されている当該基板と、
前記第１電極パッド及び前記第２電極パッドを接続する第１ボンディングワイヤと、
前記第２電極パッド及び前記第３電極パッドを接続する第２ボンディングワイヤと
を具えていることを特徴とする半導体チップパッケージ。
【請求項２】
前記チップ搭載領域上には、前記第２半導体チップが搭載され、前記第２半導体チップの前記第１表面上には、前記第２半導体チップの前記第２電極パッドを露出させて、前記第１半導体チップが搭載されていることを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項３】
前記チップ搭載領域上には、前記第１半導体チップが搭載され、前記第１半導体チップの前記上面上には、前記第１半導体チップの前記第１電極パッドを露出させて、前記第２半導体チップが搭載されていることを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項４】
前記基板は、凹部を有する容器状のセラミックヘッダであり、及び前記半導体チップ搭載領域は当該凹部内に設けられていることを特徴とする請求項１乃至３のいずれか１つに記載の半導体チップパッケージ。
【請求項５】
前記基板は、金属基板及び樹脂基板を含む群から選択される基板であり、及び前記第１半導体チップ、前記第２半導体チップ、前記第１封止部、前記第１ボンディング及び前記第２ボンディングワイヤを覆って封止している第２封止部をさらに具えていることを特長とする請求項１乃至３のいずれか１つに記載の半導体チップパッケージ。
【請求項６】
上面及び該上面と対向する下面を有するフレーム部、該フレーム部内に設けられている可動部を含む可動構造体、前記フレーム部の前記上面側に配列されている複数の第１電極パッド、前記フレーム部の上面に、前記可動構造体を囲んで設けられている閉環状の第１封止部、及び当該第１封止部上に設けられていて、前記可動構造体を封止する薄板状部材を有する第１半導体チップと、
第１表面、該第１表面に対向する第２表面、及び前記第１表面側に配列されている複数の第２電極パッドを有する第２半導体チップと、
表面及び該表面と対向する裏面を有するチップ搭載部及び該チップ搭載部の端縁から離間して配設されている複数のリードを有していて、前記第１半導体チップ及び前記第２半導体チップが前記チップ搭載部の前記表面上に搭載されているリードフレームと、
前記第１電極パッド及び前記第２電極パッドを接続する第１ボンディングワイヤと、
前記第２電極パッド及び前記リードを接続する第２ボンディングワイヤと、
前記第１半導体チップ、前記第２半導体チップ、前記第１封止部、前記チップ搭載部、前記第１ボンディングワイヤ及び前記第２ボンディングワイヤを覆っていて、前記リードの一部分を露出して封止している第２封止部と
を具えていることを特徴とする半導体チップパッケージ。
【請求項７】
前記第１封止部は、樹脂により形成されていることを特徴とする請求項１乃至６のいずれか１つに記載の半導体チップパッケージ。
【請求項８】
前記第１封止部は、シート状部材により形成されていることを特徴とする請求項１乃至６のいずれか１つに記載の半導体チップパッケージ。
【請求項９】
上面及び該上面と対向する下面を有するフレーム部、該フレーム部内に設けられている可動部を含む可動構造体、前記フレーム部の前記上面側に配列されている複数の第１電極パッドを有する第１半導体チップであって、前記フレーム部の前記上面に、前記可動構造体を囲んで設けられている閉環状の第１封止部と、当該第１封止部上に設けられていて、前記可動構造体を封止する薄板状部材とを形成して前記第１半導体チップを準備する工程と、
複数の辺からなる第１表面、該第１表面と対向する第２表面、及び前記第１表面側に配列されている複数の第２電極パッドを有する第２半導体チップをそれぞれ準備する工程と、
半導体チップ搭載領域が設けられている第１主表面、該第１主表面と対向する第２主表面、及び前記半導体チップ搭載領域外である当該第１主表面の端縁に沿って設けられている第３電極パッドを有する基板を準備する工程と、
前記基板の前記チップ搭載領域上に、前記第１半導体チップ及び前記第２半導体チップを搭載する工程と、
前記第１電極パッド及び前記第２電極パッドを接続する第１ボンディングワイヤ、並びに前記第２電極パッド及び前記第３電極パッドを接続する第２ボンディングワイヤを設ける工程と
を含むことを特徴とする半導体チップパッケージの製造方法。
【請求項１０】
前記第１半導体チップ及び前記第２半導体チップを搭載する工程は、前記チップ搭載領域上に前記第２半導体チップを搭載し、前記第２半導体チップの前記第１表面上に前記第２半導体チップの前記第２電極パッドを露出させて前記第１半導体チップを搭載する工程であることを特徴とする請求項９に記載の半導体チップパッケージの製造方法。
【請求項１１】
前記第１半導体チップ及び前記第２半導体チップを搭載する工程は、前記チップ搭載領域上に前記第１半導体チップを搭載し、前記第１半導体チップの前記上面上に前記第１半導体チップの前記第１電極パッドを露出させて前記第２半導体チップを搭載する工程であることを特徴とする請求項９に記載の半導体チップパッケージの製造方法。
【請求項１２】
前記基板を準備する工程は、凹部を有する容器状のセラミックヘッダを準備する工程であり、
前記第１半導体チップ及び前記第２半導体チップを搭載する工程は、前記凹部内に設けられている半導体チップ搭載領域に搭載する工程であることを特徴とする請求項９乃至１１のいずれか１つに記載の半導体チップパッケージの製造方法。
【請求項１３】
前記基板を準備する工程は、金属基板及び樹脂基板を含む群から選択される基板を準備する工程であり、
前記第２ボンディングワイヤを設ける工程の後に、前記第１半導体チップ、前記第２半導体チップ、前記第１封止部、前記第１ボンディングワイヤ、前記第２ボンディングワイヤを覆って封止している第２封止部を形成する工程をさらに含むことを特徴とする請求項９乃至１２のいずれか１つに記載の半導体チップパッケージの製造方法。
【請求項１４】
上面及び該上面と対向する下面を有するフレーム部、該フレーム部内に設けられている可動部を含む可動構造体、前記フレーム部の前記上面側に配列されている複数の第１電極パッド、前記フレーム部の上面に、前記可動構造体を囲んで設けられている閉環状の第１封止部、当該第１封止部上に設けられていて、前記可動構造体を封止する薄板状部材を有する第１半導体チップを準備する工程と、
第１表面及び該第１表面と対向する第２表面を有しており、前記第１表面側に配列されている複数の第２電極パッドを有する第２半導体チップを準備する工程と、
表面及び該表面と対向する裏面を有するチップ搭載部及び該チップ搭載部の端縁から離間して配列されている複数のリードを有しているリードフレームを準備する工程と、
前記チップ搭載部の前記表面上に、前記第１半導体チップ及び前記第２半導体チップを搭載する工程と、
前記第１電極パッド及び前記第２電極パッドを接続する第１ボンディングワイヤを設ける工程と、
前記第２電極パッド及び前記リードを接続する第２ボンディングワイヤを設ける工程と、
前記第１半導体チップ、前記第２半導体チップ、前記第１封止部、前記チップ搭載部、前記第１ボンディングワイヤ及び前記第２ボンディングワイヤを覆っており、前記リードの一部分を露出して封止している第２封止部を形成する工程と
を含むことを特徴とする半導体チップパッケージの製造方法。
【請求項１５】
前記第１半導体チップを準備する工程において、前記第１半導体チップは、半導体基板に作り込まれた複数の前記可動構造体毎に、前記フレーム部の上面に、前記可動構造体を囲んで液状樹脂を閉環状の形状に注入して前記第１封止部を形成し、薄板状部材を複数の前記第１封止部毎に上面全面に接合した後に個片化することにより形成されることを特徴とする請求項９乃至１４のいずれか１つに記載の半導体チップパッケージの製造方法。
【請求項１６】
前記第１半導体チップを準備する工程において、前記第１半導体チップは、半導体基板に作り込まれた複数の前記可動構造体毎に、前記フレーム部の上面に、前記可動構造体を囲んで枠状のシート状部材を接着して前記第１封止部を形成し、薄板状部材を複数の前記第１封止部毎に上面全面に接合した後に個片化することにより形成されることを特徴とする請求項９乃至１５のいずれか１つに記載の半導体チップパッケージの製造方法。
【請求項１７】
上面及び該上面と対向する下面を有するフレーム部、該フレーム部内に設けられている可動部を含む可動構造体、前記フレーム部の前記上面側に配列されている複数の第１電極パッド、前記フレーム部の上面に、前記可動構造体を囲んで設けられている閉環状の第１封止部、及び当該第１封止部上に設けられていて、前記可動構造体を封止する薄板状部材を有する第１半導体チップと、
前記複数の第１電極パッドを露出するように前記第１半導体チップの上面に搭載される第２半導体チップであって、第１表面、該第１表面に対向する第２表面、及び前記第１表面側に配列されている複数の第２電極パッドを有する該第２半導体チップと、
表面及び該表面と対向する裏面を有するチップ搭載部及び該チップ搭載部の端縁から離間して配設されている複数のリードを有していて、前記第１半導体チップ及び前記第２半導体チップが前記チップ搭載部の前記表面上に搭載されているリードフレームと、
前記第１電極パッド及び前記第２電極パッドを接続する第１ボンディングワイヤと、
前記第２電極パッド及び前記リードを接続する第２ボンディングワイヤと、
前記第１半導体チップ、前記第２半導体チップ、前記第１封止部、前記チップ搭載部、前記第１ボンディングワイヤ及び前記第２ボンディングワイヤを覆っていて、前記リードの一部分を露出して封止している第２封止部と
を具えていることを特徴とする半導体チップパッケージ。
【請求項１８】
上面及び該上面と対向する下面を有するフレーム部、該フレーム部内に設けられている可動部を含む可動構造体、前記フレーム部の前記上面側に配列されている複数の第１電極パッド、及び前記フレーム部の上面に、前記可動構造体を囲んで設けられている閉環状の第１封止部を有する第１半導体チップと、
前記第１封止部を覆うとともに、前記第１電極パッドを露出するように搭載される第２半導体チップであって、第１表面、該第１表面に対向する第２表面、及び前記第１表面側に配列されている複数の第２電極パッドを有する該第２半導体チップと、
表面及び該表面と対向する裏面を有するチップ搭載部及び該チップ搭載部の端縁から離間して配設されている複数のリードを有していて、前記第１半導体チップ及び前記第２半導体チップが前記チップ搭載部の前記表面上に搭載されているリードフレームと、
前記第１電極パッド及び前記第２電極パッドを接続する第１ボンディングワイヤと、
前記第２電極パッド及び前記リードを接続する第２ボンディングワイヤと、
前記第１半導体チップ、前記第２半導体チップ、前記第１封止部、前記チップ搭載部、前記第１ボンディングワイヤ及び前記第２ボンディングワイヤを覆っていて、前記リードの一部分を露出して封止している第２封止部と
を具えていることを特徴とする半導体チップパッケージ。
【請求項１９】
上面及び該上面と対向する下面を有するフレーム部、該フレーム部内に設けられている可動部を含む可動構造体、前記フレーム部の前記上面側に配列されている複数の第１電極パッド、前記フレーム部の上面に、前記可動構造体を囲んで設けられている閉環状の第１封止部を有する第１半導体チップを準備する工程と、
第１表面及び該第１表面と対向する第２表面を有しており、前記第１表面側に配列されている複数の第２電極パッドを有する第２半導体チップを準備する工程と、
表面及び該表面と対向する裏面を有するチップ搭載部及び該チップ搭載部の端縁から離間して配列されている複数のリードを有しているリードフレームを準備する工程と、
前記チップ搭載部の前記表面上に、前記第１半導体チップを搭載する工程と、
前記第１半導体チップの前記上面上に、前記第２半導体チップの前記第２表面と該第１半導体チップの第１封止部とを接着するとともに該第１半導体チップの前記第１電極パッドを露出させて該第２半導体チップを搭載する工程と、
前記第１電極パッド及び前記第２電極パッドを接続する第１ボンディングワイヤを設ける工程と、
前記第２電極パッド及び前記リードを接続する第２ボンディングワイヤを設ける工程と、
前記第１半導体チップ、前記第２半導体チップ、前記第１封止部、前記チップ搭載部、前記第１ボンディングワイヤ及び前記第２ボンディングワイヤを覆っており、前記リードの一部分を露出して封止している第２封止部を形成する工程と
を含むことを特徴とする半導体チップパッケージの製造方法。
【請求項２０】
前記第１ボンディングワイヤを設ける工程の後に、前記第１半導体チップ、前記チップ搭載部、及び該第１ボンディングワイヤの一部を覆うコート材を形成する工程をさらに含むことを特徴とする請求項１９記載の半導体チップパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップパッケージ及びその製造方法に関する
【背景技術】
【０００２】
半導体微細加工技術を応用したマイクロマシニング技術を用いて、数百μｍ程度の微小構造体を製造する技術が発展してきている。例えば、各種のセンサ、光通信分野における光スイッチ、高周波（ＲＦ）部品等への応用が始まっている。
【０００３】
このような微小構造体は、従来の半導体製造プロセスにより製造することが出来るため、単一のチップに集積できる。
【０００４】
上述した微小構造体を含む、特定の機能を有するシステムが構築されているチップは、Ｍｉｃｒｏ−Ｅｌｅｃｔｒｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ−Ｓｙｓｔｅｍｓ：ＭＥＭＳ、又はＭｉｃｒｏ−Ｓｙｓｔｅｍ−Ｔｅｃｈｎｏｌｏｇｙ：ＭＩＳＴと称されている（以下、ＭＥＭＳデバイスと称する。）。このようなＭＥＭＳデバイスとしては、いわゆる加速度センサが知られている（例えば、特許文献１参照。）。
【０００５】
この文献に開示されているピエゾ型加速度センサチップによれば、枠状のフレームを備えている。このフレームは、中央部及び梁部を含んでいる。この梁部はフレームの内周側面の少なくとも一部分と中央部との間で延在している。重り(可動)部は、この中央部に揺動自在に支持されている。支持部材は、フレームの下面側を支持して、重り部の外周縁の切り込み部を解して包囲している。
【０００６】
この可動部は、外力（応力）を受けて運動する構成部分であるので、可動部とも称せられ、可動部と梁部とは、一体的な微小構造体として作り込まれている。この梁部は肉薄で、しかも細幅で形成されている。
【０００７】
このような構成を有するセンサチップは、一般的にパッケージ化されたデバイスとされる。
【０００８】
以下、図１１を参照して、従来の加速度センサチップパッケージの構成例につき、説明する。
【０００９】
図１１（Ａ）は、従来の加速度センサチップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。なお、内部の構成を示すため、保護カバー（後述する）の上面側の図示を省略して、透過的な図としてある。
【００１０】
図１１（Ｂ）は、図１１（Ａ）のＡ―Ａ´で示した一点鎖線で切断した切り口を示す模式的な図である。
【００１１】
この加速度センサチップパッケージ１００は、加速度センサチップ１１０を具えている。加速度センサチップ１１０は、電極パッド１１２を有している。電極パッド１１２は、加速度センサチップ１１０から信号を出力するか、又は加速度センサチップ１１０に信号を入力するためのパッドである。また、加速度センサチップ１１０には、機械的に動作する可動構造体１１４が作り込まれている。
【００１２】
さらに、加速度センサチップ１１０は、可動構造体１１４を封止して、その動作を規制する封止基板１１６を有している。この封止基板１１６は、接着剤１２２により、基板１２０に接合されている。
【００１３】
基板１２０には、保護カバー１３０の開放口の端縁が接着されている。保護カバー１３０は、加速度センサチップ１１０を封止する閉空間１４０を画成する。
【００１４】
また、基板１２０の端縁には、外部端子１５０が設けられている。外部端子１５０は、保護カバー１３０と相俟って形成される閉空間１４０内部から、その外部へ導出される。閉空間１４０内では、センサチップ１１０の電極パッド１１２と外部端子１５０とがボンディングワイヤ１６０により、電気的に接続されている。
【００１５】
さらに、加速度センサの検知部の動作を妨げることなく全体をモールド樹脂により封止することを目的として、当該検知部の外周域に、例えば枠状のモールド樹脂阻止部を設ける構成が知られている（特許文献２参照。）。
【特許文献１】特開平１１−１３５８０４号公報
【特許文献２】特開平０７−２２５２４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述した従来の加速度センサチップパッケージによれば、加速度センサチップと外部端子とがボンディングワイヤにより電気的に接続されている。そして、このボンディングワイヤを収めつつ、加速度センサチップを封止するために、保護カバーを用いている。したがって、トランスファーモールドや、液状樹脂を用いたポッティングによる封止が行えず、パッケージが占める体積が大きくなってしまっている。
【００１７】
また、従来の加速度センサチップパッケージの製造方法においては、加速度センサチップをダイシングしてから、パッケージ化していたため、ダイシング時の切削屑が、可動（錘）部の周辺に付着して、可動部が作動しなくなってしまう虞があった。
【００１８】
さらに、例えば特許文献２が開示するように、加速度センサチップに特殊な部材を付加するものとすれば、製造工程がより煩雑になってしまうことから、加速度センサチップのみならず最終製品である加速度センサチップパッケージのスループットが悪化してしまう虞がある。
【００１９】
このように、加速度センサチップパッケージのより一層の小型化を図るための技術、また、加速度センサチップパッケージを製造するにあたり、特に可動部の破損を防止して、歩留まり向上させることができ、かつ生産性を向上したより簡易な製造方法を実現するための技術が嘱望されている
【課題を解決するための手段】
【００２０】
この発明は、上記課題に鑑みてなされたものである。上述した課題を解決するにあたり、この発明の半導体チップパッケージは、主として下記のような構成を備えている。
【００２１】
本発明の半導体チップパッケージは、上面及び上面と対向する下面を有するフレーム部、フレーム部内に設けられている可動部を含む可動構造体、フレーム部の上面側に配列されている複数の第１電極パッド、フレーム部の上面に、可動構造体を囲んで設けられている閉環状の第１封止部、及び第１封止部上に設けられていて、可動構造体を封止する薄板状部材を有する、ＭＥＭＳチップである第１半導体チップと、第１表面及び第１表面と対向する第２表面、及び第１表面側に配列されている複数の第２半導体チップと、半導体チップ搭載領域が設けられている第１主表面、第１主表面と対向する第２主表面、及び半導体チップ搭載領域外である第１主表面の端縁に沿って設けられている第３電源パッドを有する基板であって、第１及び第２半導体チップが半導体チップ搭載領域上に搭載されている基板と、第１電極パッド及び第２電極パッドを接続する第１ボンディングワイヤと、第２電極パッド及び第３電極パッドを接続する第２ボンディングワイヤとを有している。
【００２２】
本発明の半導体チップパッケージの製造方法は、上面及び上面と対向する下面を有するフレーム部、フレーム部内に設けられている可動部を含む可動構造体、フレーム部の上面側に配列されている複数の第１電極パッドを有する第１半導体チップであって、フレーム部の上面に、可動構造体を囲んで設けられている閉環状の第１封止部と、第１封止部上に設けられていて、可動構造体を封止する薄板状部材とを形成して、ＭＥＭＳチップである第１半導体チップを準備する工程と、複数の辺からなる第１表面、第１表面と対向する第２表面、及び第１表面側に配列されている複数の第２電極パッドを有する第２半導体チップをそれぞれ準備する工程と、半導体チップ搭載領域が設けられている第１主表面、第１主表面と対向する第２主表面、及び半導体チップ搭載領域外である第１主表面の端縁に沿って設けられている第３電極パッドを有する基板を準備する工程と、基板の前記チップ搭載領域上に、第１及び第２半導体チップを搭載する工程と、第１電極パッド及び第２電極パッドを接続する第1ボンディングワイヤ、並びに第２電極パッド及び第３電極パッドを接続する第２ボンディングワイヤを設ける工程とを有している。
【発明の効果】
【００２３】
本発明の半導体チップパッケージの構成によれば、必須の空間のみを確保することができるので、パッケージの顕著な小型化が実現されるとともに、様々なパッケージ形状に適用することができる。
【００２４】
また、この発明の半導体チップパッケージの製造方法によれば、簡易な工程で製造される加速度センサチップパッケージの歩留まりを顕著に向上させることができる。
【００２５】
さらに、この発明の半導体チップパッケージの製造方法によれば、パッケージを構成するＭＥＭＳチップ（第１半導体チップ）は、ウェハレベルでチップ毎に第１封止部を形成した後に個片化されるので、半導体基板の位置を決めてさえすれば、チップ毎の位置を決めることなく第１封止部を形成することができる。すなわち、チップ毎の位置決めが不要となるため、位置精度、すなわち繰り返し精度を向上させることができ、結果として、第１封止部の形成を精度良く行うことができる。従って、ＭＥＭＳチップ、ひいてはこれを含むパッケージの歩留まり及び生産性を向上させることができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係が概略的に示されているに過ぎず、従って、この発明は、特に図示例にのみ限定されるものではない。
【００２７】
また、以下の説明において、特定の材料、条件及び数値限定条件等を用いることがあるが、これらは好適例の１つに過ぎず、従って、この発明は、何らこれら好適例に限定されるものではない。
【００２８】
さらに、以下の説明に用いる各図において、同様の構成成分については、その重複する説明を省略する場合もあることを理解されたい。
【００２９】
＜第１の実施の形態＞
（半導体チップの構成）
まず、図１を参照して、この発明の半導体チップの構成例につき説明する。ここでは機能素子として、いわゆるピエゾ抵抗素子を具えたピエゾ型加速度センサチップを例にとって説明する。
【００３０】
ここでいう加速度センサチップとは、所定の加速度を計測することができるチップ（以下、単にチップとも称する。）であり、また、加速度センサチップパッケージとは、かかる加速度センサチップを含む、パッケージ化されたデバイスである。
【００３１】
図１（Ａ）及び（Ｂ）に示すように、第１半導体チップ１０は、チップ１１を含んでいる。チップ１１は、上面１３ａ及びこの上面１３ａと対向する下面１３ｂを有するフレーム部１３を含んでいる。フレーム部１３は、チップ１１の外形（輪郭）を画成する四角枠状の外枠である。
【００３２】
チップ１１には、開口部１６が設けられている。この例では、開口部１６は、フレーム部１３が囲む貫通孔として設けられている。
【００３３】
チップ１１は、可動構造体１５を具えている。この可動構造体１５は、梁部１４ａと可動（錘）部１４ｂとを有している。可動部１４ｂは、梁部１４ａと一体的につながって可動に設けられている。
【００３４】
フレーム部１３からは、梁部１４ａが、開口部１６内に突出延在している。この梁部１４ａは肉薄で、しかも細幅にされている。梁部１４ａは、可動部１４ｂの運動時に撓む可撓部である。
【００３５】
梁部１４ａの開口部１６内に突出する先端側には、上述した可動部１４ｂが設けられている。可動部１４ｂは、梁部１４ａにより開口部１６内に吊り下げられていて、かつ開口部１６内に収められている。
【００３６】
この可動部１４ｂの上面１４ｂａの高さは、フレーム部１３及び梁部１４ａの高さとほぼ同一としてあり、また、可動部１４ｂの厚さＡは、フレーム部１３の厚さＢよりも小さくしてある。すなわち、可動部１４ｂは、梁部１４ａにより、開口部１６の中空に支持されている。
【００３７】
可動構造体１５は、例えば、シリコンウェハに作り込まれている。フレーム部１３と梁部１４ａとは、一体的につながっている。このつながっている部分により、フレーム部１３は、梁部１４ａを支持し、かつ、梁部１４ａは可動部１４ｂを支持している。
【００３８】
可動部１４ｂは、加速度の計測のため、平面方向の他に図１（Ｂ）に示す白抜き矢印ａ及びｂ方向に運動できるように構成する必要がある。従って、可動部１４ｂがフレーム部１３と直接的に接触しないようにするために、及び梁部１４ａによって当該運動が抑制されないようにするために、可動部１４ｂとフレーム部１３との間、およびフレーム部１３と可動部１４ｂとの間のつながり部分を除いた梁部１４ａの側縁と可動部との間は、間隙１６ａを以って切り離してある。
【００３９】
この例では、可動構造体１５を、４つの部分からなる梁部１４ａと、この梁部１４ａの４つの部分により４方向から支持される可動部１４ｂとを含む構成として説明した。しかしながら、この発明の半導体チップの構成は、上述の構成例に限定されえず、従来公知のＭＥＭＳチップが具えるあらゆる可動構造体の構成例に適用することができる。半導体チップが、加速度センサチップである場合には、例えば、梁部１４ａが一方向のみから可動部１４ｂを支持する構成の加速度センサチップであっても適用が可能である。
【００４０】
この第１半導体チップ１０は、チップ１１の上面（又は下面）方向から見た平面的な外形寸法と同一サイズとされている。その形状は、この例では直方体状として記載してあるが、これに限定されるものではない。
【００４１】
図１（Ａ）及び（Ｂ）に示す構成例では、四角枠状のフレーム部１３の上面側の各片の中心から開口部１６内に直角に突出した４つの部分からなる梁部１４ａが設けられている。
【００４２】
可動部１４ｂは、梁部１４ａの突出した４つの部分の先端側で支持されている。可動部１４ｂは、この例では立方体状としてある。すなわち、可動部１４ｂの平面的形状は四角形であって、梁部１４ａは、立方体の上面に相当する四角形の４辺の中央部分でそれぞれつながっている。
【００４３】
図示例では、可動部１４ｂの形状を立方体とした。しかしながら、これに限定されず、想定される加速度、測定条件等に応じた、任意好適な所望の形状とすることができる。
【００４４】
梁部１４ａには、検出素子１９が設けられている。この検出素子１９は、この例ではピエゾ抵抗素子としてある。
【００４５】
この検出素子１９は、測定目的とする加速度が測定できる、設計に応じた適当な個数で、好適な位置に設けておけば良い。これら検出素子１９は、この可動構造体１５の変位量（加速度）を検出するための素子である。
【００４６】
検出素子１９は、例示したピエゾ抵抗素子に限定されない。例えば静電容量型等の任意のタイプの加速度センサに適用される、任意好適な検出素子を選択して適宜適用することができる。
【００４７】
さらにピエゾ抵抗素子１９のそれぞれには、信号を外部に出力するか、又はピエゾ抵抗素子１９に信号を入力するための配線が接続されている（図示せず。）。この配線には、例えば、従来公知の配線構造を適用できる。また、配線材料としては、アルミニウム（Ａｌ）等の一般的な材料を適用することができる。
【００４８】
フレーム部１３上には、第１封止部２０が、開口部１６、すなわち間隙１６ａを囲んで、かつフレーム部１３が開口部１６を画成する端縁から離間して設けられている。
【００４９】
図１（Ｂ）に示すように、第１封止部２０は、この例では等幅の閉じた線状、すなわち、閉環状としてある。その輪郭、すなわち、外郭及び内郭の形状は、矩形状としてある。
【００５０】
第１封止部２０は、好ましくは、例えば、従来公知の液状樹脂、又は任意好適な接着手段を有するボンディングシートといったシート状部材を用いるのが良い。
【００５１】
このフレーム部１３上に設けられている第１封止部２０より外側のフレーム部１３の部分領域を外側領域１３ｃとも称する。
【００５２】
第１封止部２０の上面２０ａには、薄板状部材３０が、この例では第１封止部２０自体が有する接着力により接合されている。
【００５３】
薄板状部材３０は、上述した梁部１４ａ及び可動部１４ｂからは離間して接合されている。すなわち、薄板状部材３０は、可動構造体１５を開口部１６（間隙１６ａ）の上面側から離間して、梁部１４ａの可撓及び可動部の可動を妨げないように封止する。この薄板状部材３０は、樹脂、シリコン（Ｓｉ）、ガラス、銅等の金属を材料とするものを適用することができる。また、シリコンを適用する場合は、シリコンにチップ１１から出力される信号を処理するための回路が形成された制御チップのように機能を持たせたものであっても良い。
【００５４】
薄板状部材３０は、上述した可動構造体１５を封止して、可動部１４ｂの上面１４ｂａ方向への動作を規制する機能を果たす。従って、薄板状部材３０と可動部１４ｂの上面１４ｂａとの間隙の高さＣは、加速度センサとしての所定の加速度が測定できる範囲で、可動部１４ｂの矢印ａ方向（図１（Ｂ）参照）への変位を妨げない程度であって、梁部１４ａが過剰な変位によって破壊される限界変位量よりも小さい程度に設定される。すなわち、上述した第１封止部２０の厚さは、この所定の加速度が測定できる高さと梁部１４ａの変位の限界の高さとを勘案して設定すれば良い。また、可動部１４ｂの下面１４ｂｂと半導体チップ１０の搭載面（図示せず）との間隙Ｄもまた、Ｃと同様に所定の加速度が測定できる高さと、梁部１４ａの変位の限界の高さとを勘案して設定すれば良い。例えば２ｍｍ角程度の加速度センサを形成する場合には、Ｃ及びＤをそれぞれ１０〜３０μｍ程度の間隙とすれば良い。
【００５５】
薄板状部材３０の外形サイズは、第１封止部２０の外郭を端縁とするできる限り小さい大きさが好ましい。なお、薄板状部材３０の外形サイズは、第１封止部２０の外郭よりも大きいサイズであっても問題ないが、後述する第１電極パッドに対するワイヤボンディングに支障をきたさない範囲で任意好適なサイズであれば良い。また、薄板状部材３０の厚みは任意好適なものとできるが、半導体チップ１０の厚みを全体として薄型化するためにも、ＭＥＭＳチップとしての機能を損なわない範囲で、可能な限り薄型とするのが良い。
【００５６】
上述のように、この発明の第１半導体チップ１０は、可能な限り薄厚の薄板状部材３０を用いる。従って、可動構造体１５の効果的な封止を行いつつ、パッケージの厚さを、より薄型化することができる。
【００５７】
フレーム部１３上に設けられている第１封止部２０よりも外側に位置するフレーム部１３の外側領域１３ｃには、複数の第１電極パッド１８が設けられている。第１電極パッド１８は、この絶縁膜から露出して設けられている。
【００５８】
一般に、加速度センサチップの表面には、いわゆるパッシベーション膜等の絶縁膜が設けられている。すなわち、この第１電極パッド１８は、この絶縁膜から露出して設けられている。
【００５９】
第１電極パッド１８は、梁部１４ａの検出素子１９に、上述した図示しない配線を経て電気的に接続される。
【００６０】
この例では、４つの辺を有する矩形の１つの辺に沿って、５つの第１電極パッドがワイヤボンディングが可能なように、互い違いに２列に配列されている。
【００６１】
次に、この半導体チップ１０の動作について簡単に説明する。
【００６２】
半導体チップ１０に加速度がかかると、可動部１４ｂが変位する。すなわち、可動部１４ｂを支持する梁部１４ａには、可動部１４ｂの変位量に応じた大きさの撓みが発生する。この撓みの大きさを、梁部１４ａに設けられている検出素子１９の電気的な抵抗値の変化量として計測する。計測された抵抗値の変化量は、検出素子１９と電気的に接続されている第１電極パッド１８を介して出力される。このようにして、半導体チップ１０に加わる加速度が定量的に検出される。
【００６３】
この発明の半導体チップの構成によれば、衝撃等の応力に対して脆弱な可動部を最小の面積、かつ最小の高さで封止することができるので、この半導体チップのさらなる薄型化が実現される。
【００６４】
（半導体チップの製造方法）
次に、図２から図５を参照して、上述した第１半導体チップ１０の製造方法について説明する。
【００６５】
この発明の半導体チップの製造方法は、ウェハレベルで可動構造体を作り込み、第１封止部及び薄板状部材を設けて、可動構造体を封止し、最後に個片化する点に特色を有している。
【００６６】
以下、具体的な製造方法につき、説明する。なお、この発明の製造方法例の説明では、ウェハレベルでの処理では半導体チップが形成されるチップ領域が格子状に多数配列された状態で同時に形成されていくものであるところ、説明を容易にするために、チップ領域のうち隣接する２つのチップ領域にて半導体チップが形成される工程を図示して説明する。
【００６７】
図２（Ａ）は、ウェハレベルでの製造途中の半導体チップの概略的な平面図であり、図２（Ｂ）は、図２（Ａ）のＡ−Ａ´で示した一点鎖線で切断した切り口を示す概略的な図である。
【００６８】
図３（Ａ）及び図３（Ｂ）は、図２から続く模式的な説明図である。図４（Ａ）及び図４（Ｂ）は、図３から続く模式的な説明図である。図５（Ａ）及び図５（Ｂ）は、図４から続く模式的な説明図である。
【００６９】
はじめに、図２（Ａ）及び図２（Ｂ）に示すように、半導体基板であるシリコンウェハ８０を準備する。シリコンウェハ８０は、第１の面８０ａと、この第１の面８０ａに対向する第２の面８０ｂとを有している。
【００７０】
シリコンウェハ８０には、予め複数のチップ領域８０ｃを区画して設定しておく。このチップ領域８０ｃは、後述する個片化工程により、最終的に半導体チップ１１となる領域である。なお、図中、このチップ領域８０ｃを画成する点線Ｌ１は、スクライブライン（ダイシングライン）となる。
【００７１】
次いで、図３（Ａ）及び図３（Ｂ）に示すように、可動構造体１５を、従来公知のホトリソグラフィ工程、エッチング工程等により、シリコンウェハ８０を加工することにより、一体的に形成する。すなわち、チップ領域８０ｃ内に、加速度センサの本質的な機能を担う可動構造体１５を作り込む。この可動構造体１５は、上述したように、可動部１４ｂと、この可動部１４ｂを支持する梁部１４ａとを含む構造を有している。
【００７２】
かかる可動構造体１５を含む加速度センサチップ１１の具体的な構成要素の形成工程は、任意好適な従来公知のプロセスを用いることができる。
【００７３】
梁部１４ａの所定の位置には、通常のウェハプロセスにより、加速度を検出するための素子である機能素子１９、すなわち、この例ではピエゾ抵抗素子１９を作り込む。
【００７４】
また、ピエゾ抵抗素子１９には、例えばアルミニウム（Ａｌ）を材料とし、常法に従って、その一端が電気的に接続される配線を作り込む（図示せず。）。この配線の他端は、チップ領域８０ｃ内であって、可動構造体１５よりも外側の領域、すなわち、後述するフレーム部１３の任意好適な位置にまで延在するように導出しておく。この配線は、上述したように絶縁膜により覆われる。
【００７５】
この図示しない配線の他端には、フレーム部１３の表面から露出する第１電極パッド１８が電気的に接続されるように形成される。この第１電極パッド１８は、例えば、加速度センサチップ１１のフレーム部１３の最表面に設けられた絶縁膜から、配線の一部を露出させて形成しても良い。
【００７６】
次に、図４（Ａ）及び図４（Ｂ）に示すように、第１封止部２０を形成する。第１封止部２０は、マトリクス上に複数存在するチップ領域８０ｃそれぞれに１つずつ形成される。例えば、第１封止部２０をシート状部材により形成する場合には、上述したシート部材を予め形成しておき、チップ領域８０ｃ毎に載置していけば良い。また、第１封止部２０を、例えば液状樹脂を以って形成する場合には、従来公知のディスペンサを用いたディスペンス方式、すなわち注入工程により形成すれば良い。第１封止部２０は、シリコンウェハ８０の第１の面（表面）８０ａ上に隙間なく密着させて接合される。
【００７７】
このように、ウェハレベルで、チップ領域８０ｃ毎に第１封止部２０を形成すれば、シリコンウェハ８０の位置を基準に位置合わせを行うため、個片化されたチップ毎、あるいは個々のチップ領域８０ｃ毎に位置合わせをする必要が無くなり、位置精度、特に繰り返し精度を向上させることができる。結果として、第１封止部２０の形成を、各チップ領域８０ｃにおいて精度良く行うことができる。従って、歩留まりの向上が期待される。
【００７８】
次に、図５（Ａ）及び図５（Ｂ）に示すように、薄板状部材３０を第１封止部２０の上面２０ａ前面に隙間なく接合する。この薄板状部材３０は、可動構造体１５からは離間して接合される。すなわち、この薄板状部材３０は可動構造体１５を、第１封止部２０と相俟ってその上側から封止する。
【００７９】
この工程は、第１封止部２０をシート状部材により形成する場合には、選択されたシート状部材に適切な処理を行うことによって第１封止部２０と薄板状部材３０とを密着させて接着すれば良い。例えば、第１封止部２０が熱圧着シートである場合には、第１封止部２０の上面２０ａ上に薄板状部材３０を載置して、所定の条件で隙間なく熱圧着すれば良い。
【００８０】
また、第１封止部２０が例えば液状樹脂である場合には、第１封止部２０の上面２０ａに薄板状部材３０を載置して、所定の条件で液状樹脂の硬化処理を行えば良い。
【００８１】
次いで、図５（Ａ）及び図５（Ｂ）中、隣接するチップ領域８０ｃ間の領域に対して、すなわち、上述したスクライブラインＬ１に沿って、従来公知のダイシング装置を用いてダイシングを行う。
【００８２】
このようにして、図１を用いて説明した、同一構造を有する複数個の半導体チップ１０を１枚のウェハから製造することができる。
【００８３】
この発明の半導体チップの製造方法によれば、ウェハレベルで第１封止部２０の形成を行うので、第１封止部２０のチップ領域８０ｃ内での位置精度、すなわち繰り返し精度を向上させることができる。結果として、第１封止部２０の形成を、各チップ領域８０ｃにおいて精度良く行うことができる。従って、製造される半導体チップ１０の歩留まりの向上が期待される。さらに、薄板状部材３０を配置した後にダイシングを行うことによって、ダイシング時の切削屑が可動部の周辺及び内部に付着して、可動部が作動しなくなる不具合を解消することができる。
【００８４】
（第２の実施の形態）
図６を参照して、この発明の第２の実施の形態の構成例につき説明する。第２の実施の形態は、既に説明した構成を有する半導体チップを含むパッケージ化された半導体装置に関する。
【００８５】
図６（Ａ）は、第２の実施の形態の半導体チップパッケージを上面側から見た、構成要素を説明するための概略的な平面図である。図６（Ｂ）は、図６（Ａ）のＡ−Ａ´で示した一点鎖線で切断した切り口を示す模式的な図である。
【００８６】
この実施の形態の半導体チップパッケージは、半導体チップが搭載される基板として、いわゆるセラミックヘッダを適用することを特徴としている。
【００８７】
ここでいうセラミックヘッダとは、半導体チップを納めて搭載する凹部を有するセラミック基板、すなわち容器状のセラミック基板である。
【００８８】
図６（Ａ）及び図６（Ｂ）に示すように、半導体チップパッケージ１は、セラミックヘッダ４０を含んでいる。
【００８９】
セラミックヘッダ４０は、第１主表面４０ａ及びこの第１主表面４０ａと対向する第２主表面４０ｂを有している。また、セラミックヘッダ４０は、第１主表面４０ａから露出する複数の第３電極パッド４２を有している。これら複数の第３電極パッド４２の配置位置及び個数は、第３電極パッド４２に接続される第２半導体チップ５０の第２電極パッド５２の個数及び配置位置を勘案し、搭載される第２半導体チップ５０から露出する領域に設ければ良い。
【００９０】
セラミックヘッダ４０は、複数の外部端子４４を有している。外部端子４４は、第２主表面４０ｂから露出させて設けられている。外部端子４４は、半導体チップパッケージ１を実装基板等に電気的に接続するための電極として機能する。
【００９１】
この例では、セラミックヘッダ４０は、単層構造の基材４０Ｘを有している。セラミックヘッダ４０は、第１主表面４０ａ側である基材４０Ｘの表面４０Ｘａ上に、複数の配線部を含む第１配線層４１を有している。この第１配線層４１上には、第１配線層４１を覆って、第１絶縁膜４３が設けられている。この第１絶縁膜４３の表面４３ａがセラミックヘッダ４０の第１主表面４０ａとなっている。この第１絶縁膜４３には、開口部が設けられていて、第１配線層４１の配線部の一部分を露出させている。この露出部分は第３電極パッド４２とされている。
【００９２】
セラミックヘッダ４０は、第２主表面４０ｂ側である基材４０Ｘの裏面４０Ｘｂ上に複数の配線部を含む第２配線層４５を有している。第２配線層４５上には、この第２配線層を覆って、第２絶縁膜４６が設けられている。この第２絶縁膜４６の表面４６ｂがセラミックヘッダ４０の第２主表面４０ｂに相当する。
【００９３】
第２絶縁膜４６には、開口部が設けられていて、第２配線層４５の配線部の一部分を露出させている。この露出部分は、外部端子４４とされている。外部端子４４はこの例では平面的なパッドとしてある。
【００９４】
セラミックヘッダ４０は、凹部４９ａを画成する側壁部４９を有している。すなわち側壁部４９は、第１主表面４０ａの端縁領域４０ａａに設けられている。
【００９５】
ここでいう端縁領域４０ａａとは、半導体チップが搭載される領域と側壁部４９とにはさまれた枠状の領域である。また、端縁領域４０ａａより内側の半導体チップが搭載される容器の内底面に相当する領域は内側領域４０ａｂとも称される。この例では、第１半導体チップ１０及び第２半導体チップ５０は内側領域４０ａｂに設けられ、第３電極パッド４２は、内側領域４０ａｂに設けられている。
【００９６】
第３電極パッド４２は、矩形状の内側領域４０ａｂの矩形の１辺に沿って５つが直線状に配列されている。
【００９７】
側壁部４９は、端縁領域４０ａａに、第１主表面４０ａに対して垂直方向に直立して設けられている。図６（Ａ）に示すように、側壁部４９は、内側領域４０ａｂを一続きに囲む閉環の枠状に設けられている。
【００９８】
第１半導体チップ１０及び第２半導体チップ５０は、内側領域４０ａｂに搭載されている。
【００９９】
第１半導体チップ１０の構成については、図１から図５を参照にして既に説明したとおりであるので、その詳細な説明は省略する。
【０１００】
以下、第２半導体チップ５０の構成につき説明する。第２半導体チップ５０は、例えばＭＥＭＳチップの動作を制御する、電気的な動作を行う半導体チップである。制御チップは、一般的に、アンプ機能、角度校正機能、ＡＤ変換機能、ＤＡ変換機能、メモリ機能等の機能を有している。
【０１０１】
第２半導体チップ５０は、矩形状の第１表面５０ａ及びこの第１表面５０ａと対向する第２表面５０ｂを有している直方体状の形状を有している。第２半導体チップ５０は、第２電極パッド５２を有している。第２電極パッド５２は、第１表面５０ａから露出して設けられている。第２電極パッド５２は、矩形の１辺に沿って、この例では２列に１０個が配列されている。
【０１０２】
第２電極パッド５２は、第１半導体チップ接続用パッド５２ｂ及び基板接続用パッド５２ａを含んでいる。２列の第２電極パッド５２のうち、端縁側の１列は、基板接続用パッド５２ａとも称する。基板接続用パッド５２ａは、セラミックヘッダ４０の第３電極パッド４２と接続するための電極パッドである。第２半導体チップ中央側の１列は、第１半導体チップ接続用パッド５２ｂとも称される。第１半導体チップ接続用パッド５２ｂは、第１半導体チップ１０の第１電極パッド１８と接続するための電極パッドである。
【０１０３】
第２半導体チップ５０は、その第２表面５０ｂを第１主表面４０ａと対向させ、かつ第３電極パッド４２が露出するように、セラミックヘッダ４０に搭載されている。このとき、第２半導体チップ５０は、第２電極パッド５２の配列と第３電極パッド４２との配列が互いにワイヤボンディングできるように配置される。図６（Ａ）に示すように、この例では、第２半導体チップ５０は、第２電極パッド５２の配列と第３電極パッド４２の配列が互いに平行になるように配列されている。
【０１０４】
第１半導体チップ１０は、フレーム部１３の下面１３ｂを、第２半導体チップ５０の第１表面５０ａと対向させ、かつ第２電極パッド５２が露出するように、第２半導体チップ５０上に搭載されている。このとき、第１半導体チップ１０は、第１電極パッド１８の配列と第２電極パッド５２の配列とが、互いにワイヤボンディングできるように配置される。この例では、第１半導体チップ１０は、第１電極パッド１８の配列と第２電極パッド５２の配列とが互いに平行になるように搭載されている。
【０１０５】
第１半導体チップ１０及び第２半導体チップ５０並びにセラミックヘッダ４０は、ボンディングワイヤ６２により、互いに電気的に接続されている。ボンディングワイヤ６２は、金（Ａｕ）等の金属細線を用いて常法に従ってボンディングを行えば良い。
【０１０６】
第１電極パッド１８と第１半導体チップ接続用パッド５２ｂとは、第１ボンディングワイヤ６２ａにより、１対１の対応関係で接続されている。
【０１０７】
基板接続用パッド５２ａと第３電極パッド４２とは、第２ボンディングワイヤ６２ｂにより、１対１の対応関係で接続されている。
【０１０８】
このようなパッケージ形態とすれば、可動部のみを動作可能に封止し、ＭＥＭＳチップ全体、ボンディングワイヤ等を閉空間内に封止する必要がなくなるので、半導体チップパッケージのさらなる薄型化及び小型化が可能となる。
【０１０９】
また、セラミックヘッダは、剛性が極めて高いので、パッケージの外力に対する剛性をより高めることができる。
【０１１０】
ここで、図６を参照して、この発明の半導体チップパッケージの動作について簡単に説明する。加速度センサチップである第１半導体チップ１０が加速度を検出したとする。検出された加速度にかかる信号は、第１電極パッド１８から第１ボンディングワイヤ６２ａ、第１半導体チップ接続用パッド５２ｂを経て、制御チップである第２半導体チップ５０に入力される。第２半導体チップ５０で処理された信号は、基板接続用パッド５２ａ、第２ボンディングワイヤ６２ｂ、第３電極パッド４２、セラミックヘッダ４０の外部端子４４を経て、図示しない外部装置に出力される。第１半導体チップ１０又は第２半導体チップ５０に信号を入力する場合には、信号は逆の経路を辿ることとなる。
【０１１１】
（半導体チップパッケージの製造方法）
図６を参照して、半導体チップパッケージの製造方法につき説明する。
【０１１２】
まず、既に説明した構成を有するＭＥＭＳチップである第１半導体チップ、セラミックヘッダ４０、及び第２半導体チップ５０を準備する。
【０１１３】
セラミックヘッダ４０のチップ搭載領域、すなわち内側領域４０ａｂに、第１半導体チップ１０及び第２半導体チップ５０を搭載する。この例では、第１半導体チップ１０及び第２半導体チップ５０は互いに積層されているので、これらを予め積層体として準備し、この積層体をセラミックヘッダ４０に搭載しても良い。
【０１１４】
第１半導体チップ１０及び第２半導体チップ５０は、互いに積層せずに、内側領域４０ａｂ内に、別個に、或いは並べて搭載しても良い。
【０１１５】
最後に、第１半導体チップ１０の第１電極パッド１８及び第２半導体チップ５０の第２電極パッド５２を接続する第１ボンディングワイヤ６２ａ、並びに第２半導体チップ５０の第２電極パッド５２及びセラミックヘッダ４０の第３電極パッド４２を接続する第２ボンディングワイヤ６２ｂを、従来公知のボンディング装置を用いて、常法に従って設ける。以上の工程により、半導体チップパッケージ１が製造される。
【０１１６】
このような工程によれば、セラミックヘッダ４０全体を封止する必要がないので、より簡易な方法で半導体チップパッケージ１を製造することができる。
【０１１７】
（第３の実施の形態）
（半導体チップパッケージの構成例）
図７を参照して、この発明の第３の実施の形態の半導体装置の構成例につき説明する。第３の実施の形態は、第２の実施例のいわゆるセラミックヘッダの代わりに、金属、樹脂等の基板を具えるパッケージ化された半導体装置に関する。
【０１１８】
図７（Ａ）は、第３の実施の形態の半導体チップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。図７（Ｂ）は、図７(Ａ)のＡ−Ａ´で示した一点鎖線で切断した切り口を示す模式的な図である。なお図７（Ａ）において、図７（Ｂ）に示した第２封止部は、内部の構成をわかりやすくするために省略してある。
【０１１９】
この実施の形態の半導体装置１を説明するにあたり、上述の第２の実施の形態の半導体装置における構成要素と同一の構成要素については、その詳細な説明を省略する。
【０１２０】
半導体チップパッケージ１は、基板４０を含んでいる。基板４０の主たる構成要素である基材４０Ｘとしては、耐熱性ガラス基板、エポキシ樹脂、ＢＴレジンといった耐熱性高分子材料等が適用されて好適である。また、基板４０として、銅（Ｃｕ）、銅合金といった材料を基材とする金属基板を適用することもできる。
【０１２１】
基板４０が具える具体的な構成要素については、すでに説明したセラミックヘッダの構成と同様であるため、その詳細な説明を省略する。なお、図示例では、基板４０は平板状の形状を有するものを示したが、すでに説明した、いわゆるセラミックヘッダと同様にチップを納める凹部を有する容器状の形状を有するいわゆる封止キャップを用いることもできる。
【０１２２】
半導体装置１は、第１半導体チップ１０と、第２半導体チップ５０と、及び第１半導体チップ１０の第１電極パッド１８、第２半導体チップの第２電極パッド５２及び基板４０の第３電極パッド４２をそれぞれ接続するボンディングワイヤ６２を封止する第２封止部７０を具えている。第２封止部７０は、例えば、エポキシ系のモールド樹脂や液状封止材といった封止樹脂を用い、従来公知の例えばトランスファーモールド法によって行うことができる。
【０１２３】
このような構成にすれば、高価なセラミックヘッダの代わりに、より安価な基板を使用することができるので、顕著なコストダウンが可能となる。
【０１２４】
なお、第２封止部７０は、図６を参照して説明したセラミックヘッダ４０を有する構成例に適用することもできる。すなわち、所望により、第２の実施の形態のセラミックヘッダ４０の凹部４９ａ内に設けられている第１半導体チップ１０、第２半導体チップ５０、及びボンディングワイヤ６２を、封止樹脂にて封止する構成例としても良い。
【０１２５】
（第４の実施の形態）
図８を参照して、この発明の第４の実施の形態の半導体装置の構成例につき説明する。第４の実施の形態は、第２の実施の形態のセラミックヘッダ及び第３の実施の形態の基板の代わりに、リードフレームを具えるパッケージ化された半導体装置に関する。
【０１２６】
図８（Ａ）は、第４の実施の形態の半導体チップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。図８（Ｂ）は、図８（Ａ）のＡ−Ａ´で示した一点鎖線で切断した切り口を示す模式的な図である。なお、図８（Ａ）において、図８（Ｂ）に示した第２封止部７０は、内部構成をわかりやすくするために省略し、点線で輪郭のみを示してある。
【０１２７】
この実施の形態の半導体装置１を説明するにあたり、上述の第２の実施の形態の半導体装置及び第３の実施の形態の半導体装置における構成要素と同一の構成要素については、その詳細な説明を省略する。
【０１２８】
半導体チップパッケージ１は、リードフレーム９０を含んでいる。リードフレーム９０としては、銅（Ｃｕ）等の材料により形成されている従来公知のリードフレームを適用することができる。すなわち、リードフレーム９０は、第１半導体装置１０及び第２半導体装置５０が搭載されるチップ搭載部９２及びこのチップ搭載部９２とは離間する複数のリード９４を有している。
【０１２９】
チップ搭載部９２は、第１の面９２ａ及びこの第１の面９２ａに対向する第２の面９２ｂを有する。この例ではチップ搭載部９２は矩形状であって、第１の面９２ａ上に第２半導体チップ５０が搭載できる大きさとされている。
【０１３０】
リード９４は、細長の薄板状の形状を有している。リード９４は、チップ搭載部９２の矩形の端縁を構成する１辺から離間して、第２半導体チップ５０の基板接続用パッド５２ａと同数である５つが互いに等間隔に離間するように設けられている。
【０１３１】
第１ボンディングワイヤ６２ａは、第１半導体チップ１０の第１電極パッド１８と第２半導体チップ５０の第１半導体チップ接続用パッド５２ｂとを１対１の関係で接続している。第２ボンディングワイヤ６２ｂは、複数のリード９４及び基板接続用パッド５２ａを１対１の対応関係で接続している。すなわち、リード９４は、基板接続用パッド５２ａと同数が設けられている。
【０１３２】
半導体装置１は、リードフレーム９０のチップ搭載部９２、複数のリード９４の一部分、第１半導体チップ１０、第２半導体チップ５０、及びボンディングワイヤ６２を封止する第２封止部７０を具えている。
【０１３３】
第２封止部７０は、例えば、エポキシ系のモールド樹脂や液状封止材といった封止樹脂を用い、従来公知の金型を有する半導体封止装置を用いて、常法に従って行うことができる。このとき、リード９４の一部分は露出部９４ａとして第２封止部７０の外に露出させる。この露出部９４ａは、外部端子として機能する。
【０１３４】
リードフレームは、一般的に、金属の薄板により構成されるため、半導体装置をより薄型化することが可能となる。
【０１３５】
この実施の形態の半導体装置１は、常法に従って製造することができる。すなわち、リードフレーム９０のチップ搭載部９２上に第１半導体チップ１０及び第２半導体装置５０を搭載する。第１半導体チップ１０の第１電極パッド１８及び第２半導体チップ５０の第２電極パッド５２を第１ボンディングワイヤ６２ａによりボンディングする。第２半導体チップ５０の第２電極パッド５２及びリードフレーム９０のリード９４を第２ボンディングワイヤ６２ｂにより接続する。金型を用いた封止工程により、露出部９４ａを露出させつつ第２封止部７０を形成する。リードフレーム本体からチップ搭載部９２及び露出部９４ａより外側に位置するリード９４を切り離して個片化する。以上の工程により、すでに説明した構成を有する半導体装置１が完成する。
【０１３６】
（第４の実施の形態の他の適用例）
図９を参照して、この発明の第４の実施の形態の他の適用例につき説明する。他の適用例の半導体装置は、第１半導体チップ上に第２半導体チップを搭載した半導体装置に関する。
【０１３７】
図９（Ａ）は、第４の実施の形態の他の適用例の半導体チップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。図９（Ｂ）は、図９（Ａ）のＡ−Ａ´で示した一点鎖線で切断した切り口を示す模式的な図である。なお、図９（Ａ）において、図９（Ｂ）に示した第２封止部７０は、内部構成を判りやすくするために省略し、点線で輪郭のみを示してある。
【０１３８】
この適用例の半導体装置１を説明するにあたり、上述の第４の実施の形態の半導体装置における構成要素と同一の構成要素については、その詳細な説明を省略する。
【０１３９】
半導体チップパッケージ１は、リードフレーム９０を含んでいる。リードフレーム９０は、第１半導体装置１０が搭載されるチップ搭載部９２と、チップ搭載部９２の周囲に離間して配置されるリード９４とを有している。リードフレーム９０の材料としては、銅（Ｃｕ）等の材料が用いられ、従来公知のリードフレームの形成方法によって形成される。
【０１４０】
チップ搭載部９２は、第１の面９２ａ及びこの第１の面９２ａに対向する第２の面９２ｂを有する。この例では、チップ搭載部９２は矩形状であって、第１の面９２ａ上に第１半導体チップ１０が搭載できる大きさとされている。また、リード９４は、細長の薄板状の形状を有している。
【０１４１】
第１半導体チップ１０は、チップ搭載部９２上に配置される。第２半導体チップ５０は、第１半導体チップ１０上に配置される。このとき第２半導体チップ５０は、第１半導体チップの第１電極パッド１８を露出させるように搭載される。このため、第１半導体チップ１０の第１電極パッド１８は、第１半導体チップ１０の１辺の近傍に配置され、第２半導体チップ５０は、第１半導体チップ１０の第１電極パッド１８が配置されている１辺近傍を露出させて搭載される。
【０１４２】
第１半導体チップ１０のチップ搭載部９２上の配置位置は、チップ搭載部９２の中央であっても、いずれかの辺の近傍であってもよい。本適用例では、第２半導体チップ５０の上面側からみた平面的な面積が第１半導体チップ１０よりも大きいため、第１半導体チップ１０はチップ搭載部９２の１辺の近傍に配置されている。
【０１４３】
これは、第１半導体チップ１０、第２半導体チップ５０、及びチップ搭載部９２が重なり合ったときに、上面側から平面的にみた場合に面積が可能な限り小さくなるようにするためである。さらに、第２半導体チップ５０とチップ搭載部９２とが重なり合う面積が少ない場合には、金型による封止時に第２半導体チップ５０の第２表面５０ｂからの樹脂の応力が大きく、第２半導体チップ５０が第１半導体チップ１０から剥離してしまう虞が大きくなる。このため、本適用例では、チップ搭載部９２は第２半導体チップ５０とも完全に重なり合う大きさに設定される。
【０１４４】
第２半導体チップ５０には、第２電極パッド５２が形成されている。第２電極パッドは、本適用例では、第２半導体チップ５０の第１電極パッド１８近傍の辺とその辺に対向する辺とに沿って配列されている。第２電極パッド５２は、前述のように基板接続用パッド５２ａと第１半導体チップ接続用パッド５２ｂとからなり、第１電極パッド１８近傍の辺に沿って基板接続用パッド５２ａと第１半導体チップ接続用パッド５２ｂとが混在して配列されており、第１電極パッド１８近傍の辺に対向する辺に沿って基板接続用電極パッド５２ａが配列されている。
【０１４５】
第１ボンディングワイヤ６２ａは、第１半導体チップ１０の第１電極パッド１８と第２半導体チップ５０の第１半導体チップ接続用パッド５２ｂとを１対１の対応関係で接続している。
【０１４６】
第２ボンディングワイヤ６２ｂは、第２半導体チップ５０の基板接続用パッド５２ａとリードフレーム９０のリード９４とを１対１の対応関係で接続している。
【０１４７】
半導体装置１は、リードフレーム９０のチップ搭載部９２、複数のリード９４の一部分、第１半導体チップ１０、第２半導体チップ５０、及びボンディングワイヤ６２を封止する第２封止部７０を具えている。第２封止部７０の材料、形状等に関しては、第４の実施の形態での説明を参照することで選択、適用が可能であるので、ここではその詳細な説明を省略する。
【０１４８】
このとき、チップ搭載部９２及び第１半導体チップ１０、第１ボンディングワイヤ６２ａの一部分を覆うコート材７５を設けた後に第２封止材７０を設けても良い。
【０１４９】
コート材７５は、第２封止部７０よりも弾性率の低い液状樹脂からなり、第１半導体チップ１０を衝撃から保護するものである。従って、コート材７５を設けた場合は、さらに半導体装置１の耐衝撃性を向上させることができる。
【０１５０】
この適用例の半導体装置１は、常法に従って製造することができる。すなわち、リードフレーム９０のチップ搭載部９２上に第１半導体チップ１０を搭載し、第１半導体チップ１０上に第２半導体チップ５０を搭載する。第１半導体チップ１０の第１電極パッド１８及び第２半導体チップ５０の第２電極パッド５２を第１ボンディングワイヤ６２ａにより接続する。第２半導体チップ５０の第２電極パッド及びリードフレーム９０のリード９４を第２ボンディングワイヤ６２ｂにより接続する。金型を用いた封止工程により、リード９４の一部分を露出させて第２封止部７０を形成する。金型を用いた封止工程を行う前に第１半導体チップ１０とチップ搭載部９２と第１ボンディングワイヤ６２ａの一部分をディスペンス方式等により封止してコート材７５を形成しても良い。その後、リードフレーム本体からリード９４の露出した部分を切り離して個片化する。以上の工程により、すでに説明した構成を有する半導体装置１が完成する。
【０１５１】
（第５の実施の形態）
図１０を参照して、この発明の第５の実施の形態の半導体装置の構成例につき説明する。第５の実施の形態は、第４の実施の形態の薄板状部材を省略し、直接第２半導体チップを搭載した半導体装置に関する。
【０１５２】
図１０（Ａ）は、第５の実施の形態の半導体チップパッケージを上面側からみた、構成要素を説明するための概略的な平面図である。図１０（Ｂ）は、図１０（Ａ）のＡ−Ａ´で示した一点鎖線で切断した切り口を示す模式的な図である。なお、図１０（Ａ）において、図１０（Ｂ）に示した第２封止部７０は、内部構成を判りやすくするために省略し、点線で輪郭のみを示してある。
【０１５３】
この実施の形態の半導体装置１を説明するにあたり、上述の第４の実施の形態の半導体装置における構成要素と同一の構成要素については、その詳細な説明を省略する。
【０１５４】
半導体チップパッケージ１は、リードフレーム９０と第１半導体チップ１０と第２半導体チップ５０と第１ボンディングワイヤ６２ａと第２ボンディングワイヤ６２ｂと第２封止部７０とからなる。
【０１５５】
リードフレーム９０は、第１半導体チップ１０が搭載されるチップ搭載部９２と、チップ搭載部９２の周囲に離間して配置されるリード９４とを有している。リードフレーム９０の材料としては、銅（Ｃｕ）等の材料が用いられ、従来公知のリードフレームの形成方法によって形成される。
【０１５６】
第１半導体チップ１０は、可動構造体１５と、可動構造体１５を囲むフレーム部１３と第１封止部２０と、第１電極パッド１８とを有している。可動構造体１５は、梁部１４ａと可動部１４ｂとからなり、フレーム部１３と梁部１４ａと可動部１４ｂとは一体的に形成されている。
【０１５７】
梁部１４ａは、フレーム部１３及び可動部１４ｂと比較して肉薄に形成され、かつ細幅に形成されている。梁部１４ａは、フレーム部１３と可動部１４ｂを可撓的に接続し、可動部１４ｂは、フレーム部１３の内側にフレーム部１３と離間して納められている。
【０１５８】
第１封止部２０は、この例ではフレーム部１３上に可撓構造体を囲むように閉環状に形成される。第１封止部２０は、例えば従来公知の液状樹脂、または任意好適な接着手段を有するボンディングシートといったシート状部材により形成される。
【０１５９】
第１電極パッド１８は、フレーム部１３上であって、閉環状に形成された第１封止部２０の外側に配置される。この例では、フレーム部１３が有する一つの辺に沿って配置されている。
【０１６０】
第１半導体チップ１０は、リードフレーム９０のチップ搭載領域９２上に配置される。第２半導体チップ５０は、第１半導体チップ１０上に配置される。このときの第１半導体チップ１０をチップ搭載部９２に搭載するときの位置関係、及び第２半導体チップ５０を第１半導体チップ１０に搭載するときの配置位置に関しては、図１０及び第４の実施の形態の他の適用例を参考に設定することができる。
【０１６１】
第１半導体チップ１０の第１電極パッド１８は、第４の実施の形態の他の適用例で述べたように、第１半導体チップ１０の１辺の近傍に配置されている。
【０１６２】
第２半導体チップ５０の第２電極パッド５２は、第２半導体チップ５０の第１電極パッド１８近傍の辺とその辺に対向する辺とに沿って配列されている。第２電極パッド５２は、前述のように基板接続用パッド５２ａと第１半導体チップ接続用パッド５２ｂとからなり、これらの配列もまた、前述の第４の実施の形態の他の適用例で述べた配列と同様に配列される。
【０１６３】
第１ボンディングワイヤ６２ａは、第１半導体チップ１０の第１電極パッド１８と第２半導体チップ５０の第１半導体チップ接続用パッド５２ａとを１対１の対応関係で接続している。また、第２ボンディングワイヤ６２ｂは、第２半導体チップ５０の基板接続用パッド５２ｂとリードフレーム９０のリード９４とを１対１の対応関係で接続している。
【０１６４】
第２封止部７０は、リードフレーム９０のチップ搭載部９２、複数のリード９４の一部分、第１半導体チップ１０、第２半導体チップ５０、及びワイヤボンディング６２を封止するように形成される。第２封止部７０の材料、形状等に関しては、第４の実施の形態での説明を参照することで選択、適用が可能であるので、ここではその詳細な説明を省略する。また、このとき第４の実施の形態の他の適用例で説明したコート材７５を設けた後に第２封止材７０を設けても良い。
【０１６５】
これら構成を有することで、第５の実施の形態の半導体装置１は、薄板状部材を用いずに第１半導体チップ１０の可撓構造体１５の動作を妨げることなく封止できるため、前述の実施の形態が有する効果に加えてさらなる薄型化することができる。
【０１６６】
この実施の形態の半導体装置１は、常法に従って製造することができる。すなわち、上述の第４の実施の形態の他の適用例に記載の方法に従って製造することができる。
【０１６７】
なお、この実施の形態の第１半導体チップ１０の製造方法に関しては、第１の実施の形態で説明した製造方法によって形成され、薄板状部材３０を搭載する工程を行わずに個片化工程を行うことによって形成できる。
【０１６８】
この場合、第１の実施の形態で説明した薄板状部材３０を搭載することによって個片化時にダイシング屑等が可動構造体１５に入り込まずにダイシング可能であるとの効果は損なわれるものの、薄板状部材３０を必要としないため、コストを削減できるとともに、１工程少なく形成できるため時間を短縮でき、製造効率を向上させる効果を有する。
【図面の簡単な説明】
【０１６９】
【図１】本発明の第１の実施の形態の半導体チップにおける上面図、及び上面図のＡ−Ａ´での断面図。
【図２】本発明の第１の実施の形態の半導体チップの製造方法を説明する上面図、及び上面図のＡ−Ａ´での断面図。
【図３】図２から続く本発明の第１の実施の形態の半導体チップの製造方法を説明する上面図、及び上面図のＡ−Ａ'での断面図。
【図４】図３から続く本発明の第１の実施の形態の半導体チップの製造方法を説明する上面図、及び上面図のＡ−Ａ'での断面図。
【図５】図４から続く本発明の第１の実施の形態の半導体チップの製造方法を説明する上面図、及び上面図のＡ−Ａ'での断面図。
【図６】本発明の第２の実施の形態の半導体装置における上面図、及び上面図のＡ−Ａ´での断面図。
【図７】本発明の第３の実施の形態の半導体装置における上面図、及び上面図のＡ−Ａ´での断面図。
【図８】本発明の第４の実施の形態の半導体装置における上面図、及び上面図のＡ−Ａ´での断面図。
【図９】本発明の第４の実施の形態の他の適用例の半導体装置における上面図、及び上面図のＡ−Ａ´での断面図。
【図１０】本発明の第５の実施の形態の半導体装置における上面図、及び上面図のＡ−Ａ´での断面図。
【図１１】従来技術の説明図である。
【符号の説明】
【０１７０】
１  …  半導体チップパッケージ（半導体装置）
１０  …  第１半導体チップ
１１，１１０  …  加速度センサチップ（チップ）
１３  …  フレーム部
１３ａ  …  上面
１３ｂ  …  下面
１３ｃ  …  外側領域
１４ａ  …  梁部
１４ｂ  …  可動部
１５  …  可動構造体
１６  …  開口部
１６ａ  …  間隙
１８  …  第１電極パッド
１９  …  検出素子（ピエゾ抵抗素子）
２０  …  第１封止部
２０ａ  …  上面
３０  …  薄板状部材
４０  …  基板（セラミックヘッダ）
４２  …  第３電極パッド
４４  …  外部端子
４９  …  側壁部
５０  …  第２半導体チップ
５２  …  第２電極パッド
５２ａ  …  基板接続用パッド
５２ｂ  …  第１半導体チップ接続用パッド
６２、１１６  …  ボンディングワイヤ
６２ａ  …  第１ボンディングワイヤ
６２ｂ  …  第２ボンディングワイヤ
７０  …  第２封止部
８０  …  シリコンウェハ
９０  …  リードフレーム
９２  …  チップ搭載部
９４  …  リード
１００  …  加速度センサチップパッケージ
１１２  …  電極パッド
１２２  …  接着剤
１３０  …  保護カバー
１４０  …  閉空間
１５０  …  外部端子
【図１】
2007043134.tif 000003
【図２】
2007043134.tif 000004
【図３】
2007043134.tif 000005
【図４】
2007043134.tif 000006
【図５】
2007043134.tif 000007
【図６】
2007043134.tif 000008
【図７】
2007043134.tif 000009
【図８】
2007043134.tif 000010
【図９】
2007043134.tif 000011
【図１０】
2007043134.tif 000012
【図１１】
2007043134.tif 000013