(57)【要約】【課題】電源配線の本数を削減した画像表示装置を提供する。【解決手段】画像表示装置は、画素アレイ部１とスキャナ部と信号部とを含む。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＡＺ１、第３走査線ＡＺ２及び第４走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線及び信号線に接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１、第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源線とからなる。第１走査線ＷＳ、第２走査線ＡＺ１、第３走査線ＡＺ２及び第４走査線ＤＳの内いずれか一の走査線が、画素回路２の動作に必要な第１電位Ｖｓｓ１、第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源線の内一の電源線と兼用されている。【選択図】図５
2007286452.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とスキャナ部と信号部とを含み、
前記画素アレイ部は、行状に配された第１走査線、第２走査線、第３走査線及び第４走査線と、列状に配された信号線と、これらの走査線及び信号線に接続した行列状の画素回路と、各画素回路の動作に必要な第１電位、第２電位及び第３電位を供給する複数の電源線とからなり、
前記信号部は、該信号線に映像信号を供給し、
前記スキャナ部は、第１走査線、第２走査線、第３走査線及び第４走査線に制御信号を供給して順次行ごとに画素回路を走査し、
各画素回路は、サンプリングトランジスタと、ドライブトランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、画素容量と、発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に第１走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、
前記発光素子は、所定の発光期間中該ドライブトランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光し、
前記第１スイッチングトランジスタは、該サンプリング期間に先立ち第２走査線から供給される制御信号に応じ導通して該ドライブトランジスタのゲートを第１電位に設定し、
前記第２スイッチングトランジスタは、該サンプリング期間に先立ち第３走査線から供給される制御信号に応じ導通して該ドライブトランジスタのソースを第２電位に設定し、
前記第３スイッチングトランジスタは、該サンプリング期間に先立ち第４走査線から供給される制御信号に応じ導通して該ドライブトランジスタを第３電位に接続し、以って該ドライブトランジスタの閾電圧に相当する電圧を該画素容量に保持させて閾電圧の影響を補正するとともに、該発光期間に再び第４走査線から供給される制御信号に応じ導通して該ドライブトランジスタを第３電位に接続して該出力電流を該発光素子に流す画像表示装置において、
前記第１走査線、第２走査線、第３走査線及び第４走査線の内いずれか一の走査線が、画素回路の動作に必要な第１電位、第２電位及び第３電位を供給する前記複数の電源線の内一の電源線と兼用されていることを特徴とする画像表示装置。
【請求項２】
前記電源線に兼用する前記走査線は、該スキャナ部から対応する制御信号が供給されたときハイレベルになり、その他の期間ではローレベルになって画素回路の動作に必要な電位を供給することを特徴とする請求項１記載の画像表示装置。
【請求項３】
前記第１走査線、第２走査線及び第４走査線の内いずれか一の走査線が、第２電位を供給する電源線と兼用されていることを特徴とする請求項１記載の画像表示装置。
【請求項４】
前記第１走査線が、第２電位を供給する電源線と兼用されていることを特徴とする請求項３記載の画像表示装置。
【請求項５】
前記第２走査線が、第２電位を供給する電源線と兼用されていることを特徴とする請求項３記載の画像表示装置。
【請求項６】
前記第４走査線が、第２電位を供給する電源線と兼用されていることを特徴とする請求項３記載の画像表示装置。
【請求項７】
前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に対して依存性を有し、
前記第３スイッチングトランジスタは、該サンプリング期間に導通して該ドライブトランジスタを第３電位に接続し、該信号電位がサンプリングされている間に該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正し、該出力電流のキャリア移動度に対する依存性を打ち消すことを特徴とする請求項１記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を電流駆動して表示を行なう画像表示装置に関する。詳しくは、各画素回路内に設けた絶縁ゲート型電界効果トランジスタによって有機ＥＬなどの発光素子に通電する電流量を制御する、いわゆるアクティブマトリクス型の画像表示装置に関する。更に詳しくは、画素回路に形成する複数の走査線及び電源線の配線簡素化技術に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００８】
しかしながら、閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を組み込んだ従来の画像表示装置は、画素回路構成が複雑となりドライブトランジスタやサンプリングトランジスタに加え複数のスイッチングトランジスタを備えている。これらのトランジスタを駆動するため複数の走査線や電源線が配されている。電源線や走査線などの配線が増えると、多層配線にせざるを得ず、配線間のクロスオーバーラップにより、浮遊容量や寄生容量が増え、表示動作に悪影響を与えていた。また配線が増えるとその分短絡欠陥の確率が増加し、画像表示装置の歩留りの悪化を招いていた。
【課題を解決するための手段】
【０００９】
上述した従来の技術の課題に鑑み、本発明は電源配線の本数を削減した画像表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とスキャナ部と信号部とを含み、前記画素アレイ部は、行状に配された第１走査線、第２走査線、第３走査線及び第４走査線と、列状に配された信号線と、これらの走査線及び信号線に接続した行列状の画素回路と、各画素回路の動作に必要な第１電位、第２電位及び第３電位を供給する複数の電源線とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、第１走査線、第２走査線、第３走査線及び第４走査線に制御信号を供給して順次行ごとに画素回路を走査し、各画素回路は、サンプリングトランジスタと、ドライブトランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、画素容量と、発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に第１走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、前記発光素子は、所定の発光期間中該ドライブトランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光し、前記第１スイッチングトランジスタは、該サンプリング期間に先立ち第２走査線から供給される制御信号に応じ導通して該ドライブトランジスタのゲートを第１電位に設定し、前記第２スイッチングトランジスタは、該サンプリング期間に先立ち第３走査線から供給される制御信号に応じ導通して該ドライブトランジスタのソースを第２電位に設定し、前記第３スイッチングトランジスタは、該サンプリング期間に先立ち第４走査線から供給される制御信号に応じ導通して該ドライブトランジスタを第３電位に接続し、以って該ドライブトランジスタの閾電圧に相当する電圧を該画素容量に保持させて閾電圧の影響を補正するとともに、該発光期間に再び第４走査線から供給される制御信号に応じ導通して該ドライブトランジスタを第３電位に接続して該出力電流を該発光素子に流す画像表示装置において、前記第１走査線、第２走査線、第３走査線及び第４走査線の内いずれか一の走査線が、画素回路の動作に必要な第１電位、第２電位及び第３電位を供給する前記複数の電源線の内一の電源線と兼用されていることを特徴とする。
【００１０】
好ましくは、前記電源線に兼用する前記走査線は、該スキャナ部から対応する制御信号が供給されたときハイレベルになり、その他の期間ではローレベルになって画素回路の動作に必要な電位を供給する。又前記第１走査線、第２走査線及び第４走査線の内いずれか一の走査線が、第２電位を供給する電源線と兼用されている。例えば前記第１走査線が、第２電位を供給する電源線と兼用されている。或いは前記第２走査線が、第２電位を供給する電源線と兼用されている。或いは、前記第４走査線が、第２電位を供給する電源線と兼用されている。好ましくは、前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に対して依存性を有し、前記第３スイッチングトランジスタは、該サンプリング期間に導通して該ドライブトランジスタを第３電位に接続し、該信号電位がサンプリングされている間に該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正し、該出力電流のキャリア移動度に対する依存性を打ち消す。
【発明の効果】
【００１１】
本発明によれば各画素の動作制御を行う第１走査線、第２走査線、第３走査線及び第４走査線のうちいずれか一の走査線（ゲートライン）が、同じく画素の動作に必要な第１電位、第２電位及び第３電位を供給する複数の電源線のうち一の電源線（電源ライン）と兼用されている。具体的には、この兼用するゲートラインは、スキャナから対応する制御信号が供給されたときハイレベルとなって画素回路に含まれるスイッチングトランジスタを制御し、その他の期間ではローレベルとなって画素回路の動作に必要な電位を供給している。このようにしてゲートラインを画素回路の電源ラインとして使用することが出来る。その分電源ライン数を削減できるので、配線を簡略化可能である。配線間のクロスオーバーを少なくし、更に配線間の短絡欠陥を少なくすることで、画像表示装置の歩留りを改善することが出来る。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明にかかる画像表示装置の全体構成を示すブロック図である。図示する様に、本画像表示装置は基本的に画素アレイ部１とスキャナ部と信号部とで構成されている。画素アレイ部１は、行状に配された第１走査線ＷＳ、第２走査線ＡＺ１、第３走査線ＡＺ２及び第４走査線ＤＳと、列状に配された信号線ＳＬと、これらの走査線ＷＳ，ＡＺ１，ＡＺ２，ＤＳ及び信号線ＳＬに接続した行列状の画素回路２と、各画素回路２の動作に必要な第１電位Ｖｓｓ１，第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源線とからなる。信号部は水平セレクタ３からなり、信号線ＳＬに映像信号を供給する。スキャナ部は、ライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１及び第二補正用スキャナ７２からなり、それぞれ第１走査線ＷＳ、第４走査線ＤＳ、第２走査線ＡＺ１及び第３走査線ＡＺ２に制御信号を供給して順次行毎に画素回路を走査する。
【００１３】
図２は、図１に示した画像表示装置に組み込まれる画素回路の構成例を示す回路図である。この画素回路は本発明の元になった先行開発にかかるものであり、本発明の一部として詳細に説明する。図示する様に画素回路２は、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に第１走査線ＷＳから供給される制御信号に応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００１４】
第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ち第２走査線ＡＺ１から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、サンプリング期間に先立ち第３走査線ＡＺ２から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのソースＳを第２電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に先立ち第４走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正する。さらにこの第３スイッチングトランジスタＴｒ４は、発光期間に再び第４走査線ＤＳから供給される制御信号に応じ導通してドライブトランジスタＴｒｄを第３電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００１５】
以上の説明から明らかな様に、本画素回路２は、５個のトランジスタＴｒ１ないしＴｒ４及びＴｒｄと１個の画素容量Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。但し本発明はこれに限られるものではなく、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させることが出来る。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬデバイスである。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００１６】
この先行開発にかかる画素回路２は、４本の走査線ＷＳ，ＡＺ１，ＡＺ２，ＤＳと３本の電源線Ｖｓｓ１，Ｖｓｓ２，Ｖｃｃを含んでいる。このため、画素回路２上で配線が交差し、比較的複雑なレイアウトとなっている。
【００１７】
図３は、図２に示した画像表示装置から画素回路２の部分のみを取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、先行開発にかかる画素回路２の動作を説明する。
【００１８】
図４は、図３に示した画素回路のタイミングチャートである。図４を参照して、図３に示した先行開発にかかる画素回路の動作を具体的に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００１９】
図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００２０】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００２１】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００２２】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００２３】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００２４】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。
【００２５】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本先行開発例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００２６】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００２７】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００２８】
しかしながらこの先行開発にかかる画素回路では、５種類のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒｄと、３種類の電源線Ｖｓｓ１，Ｖｓｓ２，Ｖｃｃ、４種類の走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２を形成する必要があり、配線のクロスオーバーが増加してしまう。これは歩留りを低下させる原因になる。さらにレイアウト的に高精細化が困難になる。高精細パネルにおいては、歩留りを上げるために、配線数を削減する必要がある。
【００２９】
図５は、本発明にかかる画像表示装置の第１実施形態を示す回路図である。理解を容易にするため、図２に示した先行開発例と対応する部分には対応する参照番号を付してある。本実施形態は、第１走査線ＷＳ、第２走査線ＡＺ１、第３走査線ＡＺ２及び第４走査線ＤＳの内いずれか一の走査線が、画素回路２の動作に必要な第１電位Ｖｓｓ１、第２電位Ｖｓｓ２及び第３電位Ｖｃｃを供給する複数の電源線のうち一の電源線と兼用されている。具体的には、第１走査線ＷＳ、第２走査線ＡＺ１及び第４走査線ＤＳの内いずれか一の走査線が、第２電位Ｖｓｓ２を供給する電源線と兼用されている。さらに具体的には第１走査線ＷＳが第２電位Ｖｓｓ２を供給する電源線と兼用されている。この場合電源線Ｖｓｓ２と兼用する走査線ＷＳは、ライトスキャナ４から対応する制御信号が供給されたときハイレベル（Ｈ）になり、その他の期間ではローレベル（Ｌ）になって画素回路２の動作に必要な電位を供給する。換言すると走査線ＷＳのローレベル電位（以下、ＷＳのＬと表記する場合がある）が第２電位Ｖｓｓ２に相当している。
【００３０】
図６は、図５に示した第１実施形態の動作説明に供するタイミングチャートである。理解を容易にするため、図４に示した先行開発例のタイミングチャートと同様の表記を採用している。図示する様に、制御信号ＷＳはサンプリング期間Ｔ５‐Ｔ７でハイレベルになる一方、その他の期間ではローレベルとなっている。即ち制御信号ＡＺ２がハイレベルになる期間Ｔ２‐Ｔ３でも、制御信号ＷＳはローレベルのままである。この制御信号ＷＳのローレベル（ＷＳのＬ）をＶｓｓ２の代わりに用い、ドライブトランジスタのソース電位（Ｓ）に書き込んでいる。
【００３１】
図６のタイミングチャートから明らかなように、制御信号ＡＺ２がオンしている間、制御信号ＷＳはローレベルに設定されている。このためドライブトランジスタのソースＳにはＷＳのＬ電圧が書き込まれる。ここでＶｓｓ１−ＷＳのＬ電圧＞Ｖｔｈを満たすように、ＷＳの出力電圧を設定することで、Ｖｇｓ＞Ｖｔｈとなりその後のＶｔｈ補正の準備をすることが出来る。また発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞ＷＳのＬ電圧に設定することで発光素子ＥＬにマイナスバイアスを印加する。これにより先行開発例と同様に閾電圧Ｖｔｈ補正や移動度μ補正を行うとことが出来る。
【００３２】
図７は、本発明にかかる画像表示装置の第２実施形態を示す模式的な回路図である。理解を容易にするため、図５に示した第１実施形態と対応する部分には対応する参照番号を付してある。本実施形態は第４走査線ＤＳが、第２電位Ｖｓｓ２を供給する電源線と兼用されている。この関係で第３スイッチングトランジスタＴｒ４はＮチャネル型を用いている。
【００３３】
図８は、図７に示した第２実施形態の動作説明に供するタイミングチャートである。理解を容易にするため第１実施形態のタイミングチャートを示す図６と同様の表記を採用している。タイミングチャートから明らかなように、制御信号ＡＺ２がハイレベルになるタイミングＴ２‐Ｔ３で、制御信号ＤＳはローレベルである。このためドライブトランジスタのソースＳにはＤＳのＬ電圧が書き込まれる。ここで、Ｖｓｓ１−ＤＳのＬ電圧＞Ｖｔｈを満たすように、ＤＳの出力電圧を設定することで、Ｖｇｓ＞Ｖｔｈとなりその後行われるＶｔｈ補正の準備が出来る。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞ＤＳのＬ電圧に設定することで発光素子ＥＬにマイナスバイアスを印加する。これにより閾電圧Ｖｔｈ補正と移動度μ補正を行うことが出来る。
【００３４】
図９は、本発明にかかる画像表示装置の第３実施形態を示す模式的な回路図である。理解を容易にするため、図５に示した第１実施形態と対応する部分には対応する参照番号を付してある。本実施形態は第２走査線ＡＺ１が第２電位Ｖｓｓ２を供給する電源線と兼用されている。即ち第２走査線ＡＺ１から分岐した配線が第２スイッチングトランジスタＴｒ３のソースに接続されている。これにより、第２スイッチングトランジスタＴｒ３のソースに第２電源電位を供給するとき電源線を省くことが出来る。
【００３５】
図１０は、図９に示した第３実施形態の動作説明に供するタイミングチャートである。理解を容易にするため第１実施形態のタイミングチャートである図６と同様の表記を採用している。タイミングチャートから明らかなように、制御信号ＡＺ１とＡＺ２はノンオーバーラップとなっている。したがって制御信号ＡＺ２がハイレベルとなって第２スイッチングトランジスタＴｒ３がオンしたとき、制御信号ＡＺ１はローレベルのままである。ＡＺ１のＬ電圧をドライブトランジスタＴｒｄのソースＳに書き込むことが出来る。ここでＶｓｓ１−ＡＺ１のＬ電圧＞Ｖｔｈを満たすようにＡＺ１のＬ電圧を設定することで、Ｖｇｓ＞ＶｔｈとなりＶｔｈ補正の準備を済ますことが出来る。また発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞ＡＺ１のＬ電圧に設定することで、発光素子ＥＬにマイナスバイアスを印加する。これによりＶｔｈ補正とμ補正を行うことが出来る。この様に本実施形態は走査線ＡＺ１で電源線Ｖｓｓ２を代用している。
【００３６】
最後に図１１は、移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓＬ−Ｖｔｈである。このソース電位Ｓは発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓＬ−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。
【００３７】
図１２は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図１２のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。
【００３８】
そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図１２のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
【００３９】
以下参考の為図１３を参照して、上述した移動度補正の数値解析を行う。図１３に示すように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。
【数１】
2007286452.tif 000003
【００４０】
またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。
【数２】
2007286452.tif 000004
【００４１】
式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。
【数３】
2007286452.tif 000005
【００４２】
図１４は、式５をグラフ化した図であり、縦軸に出力電流Ｉｄｓを取り、横軸に映像信号Ｖｓｉｇを取ってある。パレメータとして移動度補正期間ｔ＝０ｕｓ、２．５ｕｓ及び５ｕｓの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合１．２μと比較的小さい場合０．８μをパラメータにとってある。ｔ＝０ｕｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝２．５ｕｓでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではＩｄｓに４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられる。但しｔ＝５ｕｓとして補正期間を長くすると逆に移動度μの違いによる出力電流Ｉｄｓのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、ｔは最適な値に設定する必要がある。図１４に示したグラフの場合、最適値はｔ＝２．５ｕｓの近辺である。
【図面の簡単な説明】
【００４３】
【図１】本発明にかかる画像表示装置の全体構成を示すブロック図である。
【図２】先行開発にかかる画像表示装置を示す回路図である。
【図３】図２に示した画像表示装置の動作説明に供する模式図である。
【図４】図２及び図３に示した画像表示装置の動作説明に供するタイミングチャートである。
【図５】本発明にかかる画像表示装置の第１実施形態を示す回路図である。
【図６】第１実施形態の動作説明に供するタイミングチャートである。
【図７】本発明にかかる画像表示装置の第２実施形態を示す回路図である。
【図８】第２実施形態の動作説明に供するタイミングチャートである。
【図９】本発明にかかる画像表示装置の第３実施形態を示す回路図である。
【図１０】第３実施形態の動作説明に供するタイミングチャートである。
【図１１】本発明にかかる画像表示装置の移動度補正動作を示す回路図である。
【図１２】同じく移動度補正動作を示すグラフである。
【図１３】同じく移動度補正動作を示す回路図である。
【図１４】同じく移動度補正動作説明に供するグラフである。
【符号の説明】
【００４４】
１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７１・・・第一補正用スキャナ、７２・・・第二補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・第１スイッチングトランジスタ、Ｔｒ３・・・第２スイッチングトランジスタ、Ｔｒ４・・・第３スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・画素容量、ＥＬ・・・発光素子、Ｖｓｓ１・・・第１電源電位、Ｖｓｓ２・・・第２電源電位、Ｖｃｃ・・・第３電源電位、ＷＳ・・・第１走査線、ＡＺ１・・・第２走査線、ＡＺ２・・・第３走査線、ＤＳ・・・第４走査線
【図１】
2007286452.tif 000006
【図２】
2007286452.tif 000007
【図３】
2007286452.tif 000008
【図４】
2007286452.tif 000009
【図５】
2007286452.tif 000010
【図６】
2007286452.tif 000011
【図７】
2007286452.tif 000012
【図８】
2007286452.tif 000013
【図９】
2007286452.tif 000014
【図１０】
2007286452.tif 000015
【図１１】
2007286452.tif 000016
【図１２】
2007286452.tif 000017
【図１３】
2007286452.tif 000018
【図１４】
2007286452.tif 000019