(57)【要約】【課題】駆動回路と接続するための接続端子同士のピッチを狭く形成しても検査を実施可能なマトリックス表示パネルを提供すること。【解決手段】信号線駆動回路と接続するためのバンプ接合用端子６を持った複数の信号線３と走査線駆動回路と接続するためのバンプ接合用端子を持った複数の走査線４とをマトリックス状に配置し、信号線と走査線の各交点に画素５が配置されるマトリックス表示パネルに、３×ｎ本の信号線３のそれぞれのバンプ接合用端子６に１個ずつ接続された３×ｎ個のスイッチング素子７と、隣接する信号線３を、各スイッチング素子７を介して、３本ずつ短絡させるように配置されたｎ個の検査用データ入力端子８−１，８−２，…，８−ｎと、スイッチング素子７をｎ個ずつ共通にスイッチングさせる３個のスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂと、を設ける。【選択図】      図１
2007256814.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ駆動回路と接続するための接続端子を持った複数の信号線とそれぞれ駆動回路と接続するための接続端子を持った複数の走査線とをマトリックス状に配置し、前記信号線と前記走査線の各交点に画素が配置されるマトリックス表示パネルであって、
前記信号線又は前記走査線は、ｍ×ｎ本（但し、ｍは２以上の整数、ｎは１以上の整数）で構成され、
前記ｍ×ｎ本の信号線又は走査線の各線の前記接続端子に１個ずつ接続されたｍ×ｎ個のスイッチング素子と、
隣接する前記信号線又は前記走査線を、前記各スイッチング素子を介して、ｍ本ずつ短絡させるように配置されたｎ個の検査用データ入力端子と、
前記スイッチング素子をｎ個ずつ共通にスイッチングさせるｍ個の検査用制御信号入力端子と、
を備えることを特徴とするマトリックス表示パネル。
【請求項２】
前記ｎ個の検査用データ入力端子は、同一ピッチで隣接配置されていることを特徴とする請求項１に記載のマトリックス表示パネル。
【請求項３】
前記ｎ個の検査用データ入力端子及び前記ｍ個の検査用制御信号入力端子の合計ｎ＋ｍ個の端子は、同一ピッチで隣接配置されていることを特徴とする請求項２に記載のマトリックス表示パネル。
【請求項４】
前記同一ピッチの隣接配置とは、各端子を一直線上に配列した配置であることを特徴とする請求項２又は３に記載のマトリックス表示パネル。
【請求項５】
前記同一ピッチの隣接配置とは、各端子を千鳥状に配列した配置であることを特徴とする請求項２又は３に記載のマトリックス表示パネル。
【請求項６】
前記ｎ個の検査用データ入力端子及び前記ｍ個の検査用制御信号入力端子は、前記信号線側に設けられることを特徴とする請求項１乃至５の何れかに記載のマトリックス表示パネル。
【請求項７】
前記マトリックス表示パネルはＲＧＢの画素からなるカラーパネルで、前記ｍは３であり、
ＲＧＢの各色に対応する入力データを独立に制御可能としていることを特徴とする請求項６に記載のマトリックス表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の信号線と複数の走査線とをマトリックス状に配置し、前記信号線と前記走査線の各交点に画素が配置されるマトリックス表示パネルに関する。
【背景技術】
【０００２】
近年、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリックス方式の液晶表示装置や有機ＥＬ表示装置などのマトリックス表示装置が開発されている。
【０００３】
そのようなマトリックス表示装置は、複数の信号線と複数の走査線とをマトリックス状に配置し、前記信号線と前記走査線の各交点に画素が配置されるマトリックス表示パネルと、該マトリックス表示パネルの前記走査線に走査信号を供給したり、表示すべき映像データに応じた信号を前記信号線に供給したりする駆動回路と、から構成される。
【０００４】
マトリックス表示装置の製造工程においては、駆動回路と接続する前に、マトリックス表示パネルの検査を行い、良品のみを実際に駆動回路と接続することが行われる。このマトリックス表示パネルの検査工程では、各信号線及び各走査線に対して設けられた駆動回路と接続するための接続端子のうち出力側の各接続端子に、検査装置のプローブピンを接触させて電気的に接続し、適宜検査信号を入力することによって各種検査を実施する。
【０００５】
近年、マトリックス表示パネルの高精細化が進み、それに伴って接続端子数が増加して、単位面積当たり端子数も増大してきた。そのため、出力側の各接続端子の配置ピッチが狭くなっていかざるをえない。すると、そのピッチに対応したプローブピンを持った検査装置を作成することが難しく、全ての接続端子にプローブピンを接触させることができなくなり、マトリックス表示パネルの（全ての端子（画素）の）検査ができなくなってしまう。
【０００６】
そこで、例えば特許文献１では、プローブピンを千鳥型に配設する方法を工夫することで、プローブピン同士の間隔を所定の距離以上に確保して、各プローブピンを全ての接続端子に接触させる技術を提案している。
【特許文献１】特開平９−２１１０２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に開示の技術を採用しても限界があり、端子配置の更なる狭ピッチ化には対応できない。
【０００８】
本発明は、上記の点に鑑みてなされたもので、駆動回路と接続するための接続端子同士のピッチを狭く形成しても検査を実施可能なマトリックス表示パネルを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明のマトリックス表示パネルの一態様は、
それぞれ駆動回路と接続するための接続端子を持った複数の信号線とそれぞれ駆動回路と接続するための接続端子を持った複数の走査線とをマトリックス状に配置し、前記信号線と前記走査線の各交点に画素が配置されるマトリックス表示パネルであって、
前記信号線又は前記走査線は、ｍ×ｎ本（但し、ｍは２以上の整数、ｎは１以上の整数）で構成され、
前記ｍ×ｎ本の信号線又は走査線の各線の前記接続端子に１個ずつ接続されたｍ×ｎ個のスイッチング素子と、
隣接する前記信号線又は前記走査線を、前記各スイッチング素子を介して、ｍ本ずつ短絡させるように配置されたｎ個の検査用データ入力端子と、
前記スイッチング素子をｎ個ずつ共通にスイッチングさせるｍ個の検査用制御信号入力端子と、
を備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、信号線又は走査線の狭ピッチで配置されるｍ×ｎ個の接続端子それぞれにスイッチング素子を接続し、それらスイッチング素子をｎ個の検査用データ入力端子とｍ個の検査用制御信号入力端子に接続しているので、検査用の端子としてはｍ＋ｎ個のみを設ければ良くなり、十分なピッチ間隔でそれら検査用の端子を配置できるので、プローブピンを容易に接触させることができる。従って、接続端子同士のピッチ間隔を狭く形成しても検査を実施可能なマトリックス表示パネルを提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための最良の形態を、図面を参照して説明する。
【００１２】
図１は、本発明の一実施形態に係るマトリックス表示パネル１の全体構成例を示す概略構成図である。
【００１３】
本実施形態に係るマトリックス表示パネル１においては、表示部２に、複数の信号線３と複数の走査線４とをマトリックス状に配置し、信号線３と走査線４の各交点に、発光素子（例えば液晶）やスイッチング素子（例えばＴＦＴ）等を含む画素５が配置されている。ここで、マトリックスの各列の信号線３は接続端子であるバンプ接合用端子６に接続され（例えば、信号線３の端部にバンプ接合用端子６が形成され）ている。該バンプ接合用端子６は、ＣＯＧ（Chip on Grass）実装される図示しない信号線駆動回路（ソースドライバ）の出力バンプと接合される。また、マトリックスの各行の走査線４は不図示バンプ接合用端子に接続され（例えば、走査線４の端部にバンプ接合用端子が形成され）、該バンプ接合用端子がＣＯＧ実装される不図示の走査線駆動回路（ゲートドライバ）の出力バンプと接合される構成となっている。さらに、不図示の対向電極基板にも不図示の対向電極が配設されており、対向電極駆動信号Ｖｃｏｍが入力できる構成となっている。（一般的には不図示の両基板を接続するクロス材により、上記、信号線３、走査線４が配設されている基板側から上記対向電極駆動信号が入力できるようになっている。）
なお、信号線３に対応するバンプ接合用端子６は表示部２の上側又は下側、走査線４に対応するバンプ接合用端子は表示部２の左側又は右側というように、表示部２のそれぞれ片側に配置するだけでなく、それぞれ両側に分割配置するような構成も知られている。本実施形態では、片側配置を例に説明するが、そのような両側配置にも対応可能なことは勿論である。また、本発明は、信号線３、走査線４の何れに対しても適用可能なものであるが、本実施形態は、信号線３に適用した場合を例に説明する。
【００１４】
上記信号線３は、ｍ×ｎ本（但し、ｍは２以上の整数、ｎは１以上の整数）、本実施形態では３×ｎ本で構成される。即ち、カラーフィルタを用いたマトリックス表示パネルは、通常、信号線３に沿って赤（Ｒ），緑（Ｇ），青（Ｂ）のストライプ状の色配列となっており、表示データ１画素分に３個の画素５を使用してカラー画像を表示する。そこで、本実施形態もそれに対応させて、ＲＧＢの３色×ｎ本としているものである。なお、このように表示データの１画素分につき、走査線４は１本、信号線３は３本と、信号線３は走査線４の３倍の本数が必要であるので、信号線３についてのバンプ接合用端子６は、走査線４についてのそれよりも一般的に高密度な配置となる。従って、本実施形態のように、信号線３側に本発明を適用することが、より好ましい。
【００１５】
各バンプ接合用端子６に１個ずつスイッチング素子７が接続されている。ここで、スイッチング素子７は、例えば、ＴＦＴであり、そのソース又はドレインが上記バンプ接合用端子６に接続形成されている。これら３×ｎ個のスイッチング素子７は、隣接する３個ずつ即ちＲＧＢが一つに纏められて、検査用データ信号入力端子である検査用データ入力端子８−１，８−２，…，８−ｎに接続されている。即ち、スイッチング素子７であるＴＦＴのドレイン又はソースが３個ずつ、検査用データ入力端子８−１，８−２，…，８−ｎに接続されている。つまり、検査用データ入力端子８−１，８−２，…，８−ｎは、隣接する信号線３を、各スイッチング素子７を介して、３本ずつ短絡させるように、ｎ個配置されている。なお、これらの検査用データ入力端子８−１，８−２，…，８−ｎは、一直線上に、同一ピッチで配置形成されている。
【００１６】
また、上記検査用データ入力端子８−１，８−２，…，８−ｎと同一ピッチで、それら検査用データ入力端子８−１，８−２，…，８−ｎと同一直線上に、３個の検査用制御信号入力端子であるスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂが配置形成されている。ここで、Ｒスイッチング素子制御信号入力端子９Ｒは、Ｒ用の信号線３に対応するＲ用のバンプ接合用端子６に接続されたｎ個のスイッチング素子７、この場合はＴＦＴのゲートの全てに共通に接続されている。同様に、Ｇスイッチング素子制御信号入力端子９Ｇは、Ｇ用のバンプ接合用端子６に接続されたｎ個のスイッチング素子７に、Ｂスイッチング素子制御信号入力端子９Ｂは、Ｂ用のバンプ接合用端子６に接続されたｎ個のスイッチング素子７に、それぞれ接続されている。従って、これら３個のスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂは、それに与えられる制御信号に応じて、スイッチング素子７をｎ個ずつ共通にスイッチングさせることができる。
【００１７】
次に、このような構成のマトリックス表示パネル１の検査方法を、図２及び図３を参照して説明する。なお、図２は、上記、スイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂに入力される信号、検査用データ入力端子８−１，８−２，…，８−ｎ等に入力される信号の関係を示すタイミングチャートであり、図３は、点灯パターン例を説明するための図である。
【００１８】
即ち、本実施形態においては、図示しない検査装置の等ピッチで配設されたプローブピンを上記検査用データ入力端子８−１，８−２，…，８−ｎ及びスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂに接触させて電気的に接続する。また、図示はしないが、走査線４側のバンプ接合用端子にも、不図示検査装置のプローブピンを接触させて電気的に接続する。
【００１９】
さらに、不図示の共通電極駆動信号Ｖｃｏｍの入力端子にも不図示検査装置のプローブピンを接触させて電気的に接続し、以下、適切な共通電極駆動信号Ｖｃｏｍが与えられているものとして説明する。
【００２０】
そして、走査線４側の任意のバンプ接合用端子（走査信号入力端子）にハイレベルの選択走査信号を入力して当該走査線４を選択し、図２に示すように、書き込みたい色に対応するスイッチング素子制御信号入力端子９Ｒ，９Ｇ又は９Ｂにスイッチング素子７がオンになるハイレベル（選択レベル）の信号を入力すると共に、そのタイミングで色別に検査用データ入力端子８−１，８−２，…，８−ｎの全てに所望の表示状態とする書き込みデータ信号を入力する。これにより、検査用データ入力端子８−１，８−２，…，８−ｎから入力された書き込みデータ信号は、スイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂにより色別に時分割に選択され、スイッチング素子７を通して各信号線３に伝えられて、上記選択された走査線４との交点に配された画素５に書き込まれ、所望の表示状態となる。
【００２１】
上記ＴＦＴパネルが電圧を印加した際に暗くなるノーマリーホワイトモードのパネルの場合、検査用データ入力端子８−１，８−２，…，８−ｎの全てにローレベルのデータ信号を入力すると、全ての色に対応する画素が点灯状態となり、表示は白色の横線となる。また、検査用データ入力端子８−１，８−２，…，８−ｎの全てにハイレベルのデータ信号を入力すると、全ての色に対応する画素が非点灯状態となり、表示は黒色の横線となる。
【００２２】
例えば、図３の点灯パターン１として示すように、検査用データ入力端子８−１，８−２，…，８−ｎの全てに、Ｒスイッチング素子制御信号入力端子９Ｒがハイになるタイミングでローレベル、その他のタイミング（Ｇスイッチング素子制御信号入力端子９Ｇがハイになるタイミング、Ｂスイッチング素子制御信号入力端子９Ｂがハイになるタイミング）でハイレベルのデータ信号を入力すると、赤色の横線が１本、表示されることになる。全ての走査線４に走査信号としてハイレベル選択走査信号を入力し、全ての画素５に同様のデータを書き込むようにすれば、マトリックス表示パネルは全面赤色の表示となる。検査者は、目視により赤色の所謂ドット欠けを確認することができる。
【００２３】
或いは、図３の点灯パターン２として示すように、１本の走査線４を選択して、検査用データ入力端子８−１，８−２，…，８−ｎに対し、Ｒスイッチング素子制御信号入力端子９Ｒがハイになるタイミングで１個おきにローレベルとハイレベルの書き込みデータ信号を入力し、その他のタイミング（Ｇスイッチング素子制御信号入力端子９Ｇがハイになるタイミング、Ｂスイッチング素子制御信号入力端子９Ｂがハイになるタイミング）でハイレベルのデータ信号を入力すれば、１個おきの点線の赤色の横線が１本、表示される。
【００２４】
このような構造にすれば、走査線４を選択し、且つ、検査用データ入力端子８−１，８−２，…，８−ｎの１つ１つに対して所望の書き込みデータ信号を入力し、任意の１画素５の表示状態をコントロールすることが確実にできる。
【００２５】
なお、上記実施形態では、データ入力端子に入力信号として、ハイレベル、ローレベルと言う表現を用いたが、入力信号はアナログ信号であり、中間調の表示を行える中間電圧であってもかまわない。
【００２６】
したがって、例えば、縦線のグレイスケールパターン、横線のカラーバーパターン、キャラクター（文字）パターン、解像度パターン、自然画等、任意の検査パターンを表示することが可能であるという特徴も持ち、行いたい検査を確実に行うことができる。
【００２７】
以上のように、本実施形態によれば、信号線３の狭ピッチで配置される３×ｎ個のバンプ接合用端子６それぞれにスイッチング素子７を接続し、それらスイッチング素子７をｎ個の検査用データ入力端子８−１，８−２，…，８−ｎと３個のスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂに接続しているので、検査装置のプローブピンを接触させる検査用の端子としてはｎ＋３個のみを設ければ良くなり、十分なピッチ間隔でそれら検査用の端子を配置できるので、プローブピンを容易に接触させることができる。従って、バンプ接合用端子６同士のピッチ間隔を狭く形成しても検査を実施可能なマトリックス表示パネルを提供することができる。
【００２８】
また、ｎ個の検査用データ入力端子８−１，８−２，…，８−ｎは、同一ピッチで隣接配置しているので、半導体製法によるそれら端子の形成時に、複雑なパターニングが不要とすることができる。更に、検査装置として複雑なプローブピン配置とする必要が無くなり、検査装置を安価に提供できるという副次的な効果も有する。また、３個のスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂも、それら検査用データ入力端子８−１，８−２，…，８−ｎと同一ピッチで隣接配置しているので、これらの効果はより高い。更にまた、その同一ピッチの隣接配置とは、各端子を一直線上に配列した配置であるので、より上記効果を高めることができる。
【００２９】
また、上記ｎ個の検査用データ入力端子８−１，８−２，…，８−ｎ及び３個のスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂは、信号線３側に設けられているので、走査線４側よりもより高密度にバンプ接合用端子６が配置されているにもかかわらず、検査を実施可能となる。
【００３０】
そして、本実施形態によれば、検査用データ入力端子８−１，８−２，…，８−ｎから、ＲＧＢ各色の信号を、３個のスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂを介して、時分割に切り替えて与えられるようにしたので、検査用データ入力端子８−１，８−２，…，８−ｎのｎ個の端子でも３×ｎ個分の信号を独立に入力することができる。
【００３１】
また、本実施形態によれば、ＲＧＢの各色に対応する入力信号を独立に制御可能（例えば、３×ｎ個の信号はｎ個の信号を色毎３種類作成し、３個のスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂがそれぞれ選択されるタイミングに同期するように、その色毎の信号をマルチプレクサ回路で切り替えて、検査用データ入力端子８−１，８−２，…，８−ｎのｎ個の端子に入力するようにする等）、としているので、検査信号が作りやすく、カラーパネルを容易に検査することができる。
【００３２】
以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。
【００３３】
例えば、ｍは３として説明したが、それに限定されるものではなく、複数（２以上）であれば良い。
【００３４】
また、ｎ個の検査用データ入力端子８−１，８−２，…，８−ｎ、及びそれらとｍ個のスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂを、同一ピッチで隣接配置することがより好ましいとはいえ、必ずしも同一ピッチでなくても構わない。
【００３５】
また、３個のスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂを、１つ（スイッチング素子制御信号入力端子９Ｒ）をｎ個の検査用データ入力端子８−１，８−２，…，８−ｎの左側に、残りの２つ（スイッチング素子制御信号入力端子９Ｇ，９Ｂ）をｎ個の検査用データ入力端子８−１，８−２，…，８−ｎの右側に切り分け配置しているが、どのように切り分けても良い。
【００３６】
また、上記実施形態では、検査用データ入力端子８−１，８−２，…，８−ｎ及びスイッチング素子制御信号入力端子９Ｒ，９Ｇ，９Ｂを一直線上に配置したが、千鳥状に配列することで、配置スペースを少なくするようにしても構わない。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施形態に係るマトリックス表示パネルの全体構成例を示す概略構成図である。
【図２】スイッチング素子制御信号入力端子、検査用データ入力端子等に入力される信号のタイミングチャートを示す図である。
【図３】点灯パターン例を説明するための図である。
【符号の説明】
【００３８】
１…マトリックス表示パネル、  ２…表示部、  ３…信号線、  ４…走査線、  ５…画素、  ６…バンプ接合用端子、  ７…スイッチング素子、  ８−１，８−２，…，８−ｎ…検査用データ入力端子、  ９Ｒ…Ｒスイッチング素子制御信号入力端子、  ９Ｇ…Ｇスイッチング素子制御信号入力端子、  ９Ｂ…Ｂスイッチング素子制御信号入力端子。
【図１】
2007256814.tif 000003
【図２】
2007256814.tif 000004
【図３】
2007256814.tif 000005