(57)【要約】【課題】従来は、コレクタ抵抗の低減およびコレクタ−エミッタ間耐圧の向上の双方を達成することが困難であった。【解決手段】半導体装置１は、ＳＯＩ基板１０（半導体基板）と、ＳＯＩ基板１０の表層に設けられたコレクタ領域２２とコレクタ引上領域２６と、コレクタ領域２２とコレクタ引上領域２６に挟まれて設けられたコレクタ引出領域２８と、コレクタ領域２２の上にベース領域３２を介して設けられ、コレクタ領域２２およびベース領域３２と共にバイポーラトランジスタを構成するエミッタ領域３４と、を備えている。ここで、コレクタ引出領域２８は、コレクタ領域２２よりも不純物濃度が高い。【選択図】図１
2007281029.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表層に設けられた、コレクタ領域とコレクタ引上領域と、前記コレクタ領域と前記コレクタ引上領域とに挟まれて設けられたコレクタ引出領域と、前記コレクタ領域の上にベース領域を介して設けられ、前記コレクタ領域および前記ベース領域と共にバイポーラトランジスタを構成するエミッタ領域とを備える半導体装置の製造方法であって、
前記コレクタ領域を第１のイオン注入により形成する工程と、
前記コレクタ引出領域を第２のイオン注入により形成する工程と、を含み、
前記第２のイオン注入の注入量が前記第１のイオン注入の注入量より多いことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記半導体基板は、ＳＯＩ基板である半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記第１および第２のイオン注入においてはリンイオンを注入する半導体装置の製造方法。
【請求項４】
半導体基板と、
前記半導体基板の表層に設けられたコレクタ領域とコレクタ引上領域と、
前記コレクタ領域と前記コレクタ引上領域に挟まれて設けられたコレクタ引出領域と、
前記コレクタ領域の上にベース領域を介して設けられ、前記コレクタ領域および前記ベース領域と共にバイポーラトランジスタを構成するエミッタ領域と、を備え、
前記コレクタ引出領域は、前記コレクタ領域よりも不純物の濃度が高いことを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記半導体基板は、ＳＯＩ基板である半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
図９は、従来の半導体装置の一例を示す断面図である（例えば特許文献１）。この半導体装置は、イオン注入によってコレクタ領域１０１が形成された、ＮＰＮ型自己整合型のＳｉＧｅバイポーラトランジスタを備えている。また、半導体基板として、シリコン基板１１１、絶縁膜１１２およびＳＯＩ層１１３によって構成されたＳＯＩ基板１１０が用いられている。
【０００３】
この半導体装置の製造方法を説明する。まず、厚さ１μｍ〜５μm程度のＳＯＩ基板１１０に、フォトレジスト（ＰＲ）工程およびイオン注入により、コレクタ引上領域１０２を形成する。続いて、ＰＲ工程およびイオン注入により、コレクタ領域１０１を形成する。
【０００４】
その後、ＰＲ工程およびシリコンエッチングにより、ＳＯＩ層１１３に、深さ０．５μｍ〜３μｍ程度のトレンチ１０３を形成する。次に、ＣＶＤ酸化膜埋設および平坦化処理（例えばＣＭＰ）により、トレンチ１０３を絶縁膜で埋め込む。その後、ＳＯＩ基板１１０上に、絶縁膜１２１およびポリシリコンからなるベース引出領域１２２を順に形成する。続いて、ベース引出領域１２２にボロン注入を施した後、絶縁膜１２３を成長させる。さらに、ＰＲ工程およびエッチング工程により、エミッタ領域用の開口（エミッタ開口）１２４を形成する。
【０００５】
その後、５０ｎｍ程度の厚みで絶縁膜を成長させ、それをエッチバックすることにより、エミッタ開口１２４の側壁上に絶縁膜１２５を形成する。次に、ウェットエッチング工程によりベース形成領域を開口した後、ボロンドープＳｉＧｅを選択成長させることでベース領域１２６を形成する。続いて、１００ｎｍ程度の厚みで絶縁膜を成長させ、それをエッチバックすることにより、絶縁膜１２５上に絶縁膜１２７を形成する。
【０００６】
さらに、２００ｎｍ程度の厚みでＡｓドープポリシリコンを成長させた後、ＰＲ工程およびポリシリエッチング工程によりパターニングを施し、エミッタ引出領域１２８を形成する。その後、熱処理により、エミッタ領域１２９を形成する。続いて、ＰＲ工程およびドライエッチ工程により、電極形成部を開口する。上述のコレクタ引上領域１０２、ベース引出領域１２２およびエミッタ引出領域１２８は、それぞれコレクタ電極１３１、ベース電極１３２およびエミッタ電極１３３に接続される。以上により、図９の半導体装置が得られる。
【０００７】
また、特許文献１においては、イオン注入およびエピタキシャル成長により、コレクタ領域を形成している。
【特許文献１】特開２００５−２６４８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、コレクタ領域をイオン注入により形成する場合、イオン注入のドーズ量を増加させると、コレクタ抵抗（図９中、Ｒ３＋Ｒ４）が低減する一方で、コレクタ−エミッタ間の耐圧が低下してしまう。また、ドーズ量を減少させると、コレクタ−エミッタ間の耐圧が向上する一方で、コレクタ抵抗が増大してしまう。すなわち、コレクタ抵抗の低減とコレクタ−エミッタ間耐圧の向上とは、トレードオフの関係にある。それゆえ、従来は、コレクタ抵抗の低減およびコレクタ−エミッタ間耐圧の向上の双方を達成することが困難であった。
【課題を解決するための手段】
【０００９】
本発明による半導体装置の製造方法は、半導体基板の表層に設けられた、コレクタ領域とコレクタ引上領域と、上記コレクタ領域と上記コレクタ引上領域とに挟まれて設けられたコレクタ引出領域と、上記コレクタ領域の上にベース領域を介して設けられ、上記コレクタ領域および上記ベース領域と共にバイポーラトランジスタを構成するエミッタ領域とを備える半導体装置の製造方法であって、上記コレクタ領域を第１のイオン注入により形成する工程と、上記コレクタ引出領域を第２のイオン注入により形成する工程と、を含み、上記第２のイオン注入の注入量が上記第１のイオン注入の注入量より多いことを特徴とする。
【００１０】
この製造方法においては、コレクタ領域の形成とコレクタ引出領域の形成とが別々の工程にて実行される。これにより、コレクタ領域を形成する際の第１のイオン注入（コレクタ注入）によるコレクタ−エミッタ間耐圧の調整と、コレクタ引出領域を形成する際の第２のイオン注入によるコレクタ抵抗の調整とを互いに独立して行うことができる。ここで、第２のイオン注入の注入量は、第１のイオン注入の注入量より多い。このため、コレクタ−エミッタ間耐圧の低下を伴うことなく、コレクタ抵抗の低減を図ることが可能である。
【００１１】
また、本発明による半導体装置は、半導体基板と、上記半導体基板の表層に設けられたコレクタ領域とコレクタ引上領域と、上記コレクタ領域と上記コレクタ引上領域に挟まれて設けられたコレクタ引出領域と、上記コレクタ領域の上にベース領域を介して設けられ、上記コレクタ領域及び上記ベース領域と共にバイポーラトランジスタを構成するエミッタ領域と、を備え、上記コレクタ引出領域は、上記コレクタ領域よりも不純物の濃度が高いことを特徴とする。
【００１２】
この半導体装置においては、コレクタ領域とコレクタ引上領域に挟まれてコレクタ引出領域が設けられている。ここで、コレクタ引出領域の不純物濃度は、コレクタ領域のそれよりも高い。かかる構造であれば、コレクタ−エミッタ間耐圧の低下を伴うことなく、コレクタ抵抗の低減を図ることが可能である。
【発明の効果】
【００１３】
本発明によれば、コレクタ抵抗の低減およびコレクタ−エミッタ間耐圧の向上の双方を達成することが可能な半導体装置およびその製造方法が実現される。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１５】
図１は、本発明による半導体装置の一実施形態を示す断面図である。半導体装置１は、ＳＯＩ基板１０（半導体基板）と、ＳＯＩ基板１０の表層に設けられたコレクタ領域２２とコレクタ引上領域２６と、コレクタ領域２２とコレクタ引上領域２６に挟まれて設けられたコレクタ引出領域２８と、コレクタ領域２２の上にベース領域３２を介して設けられ、コレクタ領域２２およびベース領域３２と共にバイポーラトランジスタを構成するエミッタ領域３４と、を備えている。ここで、コレクタ引出領域２８は、コレクタ領域２２よりも不純物濃度が高い。また、半導体装置１は、ＳＯＩ基板１０の表層にコレクタ領域２２と隣接して設けられ、絶縁膜２３で埋め込まれたトレンチ２４を備えている。上述のコレクタ領域２２およびコレクタ引上領域２６は、トレンチ２４によって互いに隔離されている。また、コレクタ引出領域２８は、トレンチ２４の下部に設けられている。
【００１６】
ＳＯＩ基板１０は、シリコン基板１２、絶縁膜１４およびＳＯＩ層１６によって構成されている。絶縁膜１４は、例えばＳｉＯ２膜である。本実施形態においては、ＳＯＩ層１６がＳＯＩ基板１０の表層に相当する。
【００１７】
また、ＳＯＩ基板１０上には、ベース領域３２の周囲に絶縁膜４２が形成されている。絶縁膜４２上には、ベース引出領域４４および絶縁膜４６が順に積層されている。これらのベース引出領域４４および絶縁膜４６には、エミッタ開口５０が形成されている。エミッタ開口５０の側壁上には、絶縁膜５２および絶縁膜５４が順に形成されている。エミッタ開口５０中には、エミッタ引出領域５６が形成されている。このエミッタ引出領域５６は、エミッタ電極６６に接続されている。
【００１８】
さらに、絶縁膜４２、ベース引出領域４４および絶縁膜４６にはコレクタ開口６３が形成されており、このコレクタ開口６３を通じてコレクタ引上領域２６がコレクタ電極６２に接続されている。また、絶縁膜４６にはベース開口６５が形成されており、このベース開口６５を通じてベース引出領域４４がベース電極６４に接続されている。
【００１９】
図２〜図７を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置１の製造方法の一例を説明する。概括すると、この製造方法は、下記工程（ａ）および（ｂ）を含むものである。ただし、工程（ｂ）においては、コレクタ引出領域２８の不純物濃度がコレクタ領域２２よりも高くなるように、イオン注入を施す。すなわち、第２のイオン注入の注入量は、第１のイオン注入の注入量より多い。
（ａ）コレクタ領域２２を第１のイオン注入により形成する工程
（ｂ）コレクタ引出領域２８を第２のイオン注入により形成する工程
【００２０】
より詳細には、まず、まず、厚さ１μｍ〜５μm程度のＳＯＩ基板１０に、ＰＲ工程およびイオン注入により、コレクタ引上領域２６を形成する（図２（ａ））。続いて、ＰＲ工程およびイオン注入により、コレクタ領域２２を形成する（図２（ｂ））。
【００２１】
その後、ＰＲ工程およびシリコンエッチングにより、深さ０．５μｍ〜３μｍ程度のトレンチ２４を形成する（図３（ａ））。次に、ＰＲ工程およびイオン注入工程により、コレクタ引出領域２８を形成する（図３（ｂ））。具体的には、コレクタ引出領域２８が形成される部分を開口したフォトレジストＲ１でＳＯＩ基板１０を覆った状態で、イオン注入を行う。本例においては、リンイオンを注入する。
【００２２】
続いて、ＣＶＤ酸化膜埋設および平坦化処理（例えばＣＭＰ）により、トレンチ２４を絶縁膜２３で埋め込む（図４（ａ））。その後、ＳＯＩ基板１０上に、絶縁膜４２、およびポリシリコンからなるベース引出領域４４を順に形成する。続いて、ベース引出領域４４にボロン注入を施した後、絶縁膜４６を成長させる（図４（ｂ））。
【００２３】
さらに、ＰＲ工程およびエッチング工程により、エミッタ開口５０を形成する（図５（ａ））。なお、絶縁膜４２、ベース引出領域４４および絶縁膜４６の厚みはそれぞれ、例えば、５０ｎｍ、２００ｎｍおよび１５０ｎｍ程度である。その後、５０ｎｍ程度の厚みで絶縁膜を成長させ、それをエッチバックすることにより、エミッタ開口５０の側壁上に絶縁膜５２を形成する（図５（ｂ））。
【００２４】
次に、ウェットエッチング工程により、絶縁膜４２にベース形成領域を開口する。その後、ボロンドープＳｉＧｅを選択成長させることでベース領域３２を形成する（図６（ａ））。続いて、１００ｎｍ程度の厚みで絶縁膜を成長させ、それをエッチバックすることにより、絶縁膜５２上に絶縁膜５４を形成する（図６（ｂ））。
【００２５】
さらに、２００ｎｍ程度の厚みでＡｓドープポリシリコン５６ａを成長させる（図７（ａ））。その後、ＰＲ工程およびポリシリエッチング工程によりパターニングを施し、エミッタ引出領域５６を形成する。次に、熱処理により、エミッタ領域３４を形成する。このときの熱処理は、例えば、１０００℃、１０ｓｅｃ程度の条件下でのＲＴＡ（Rapid Thermal Annealing）法により行うことができる。続いて、ＰＲ工程およびドライエッチ工程により、コレクタ開口６３およびベース開口６５を形成する（図７（ｂ））。その後、コレクタ引上領域２６、ベース引出領域４４およびエミッタ引出領域５６を、それぞれコレクタ電極６２、ベース電極６４およびエミッタ電極６６に接続することにより、図１の半導体装置１が得られる。本例において製造される半導体装置１は、イオン注入によってコレクタ領域２２が形成された、ＮＰＮ型自己整合型のＳｉＧｅバイポーラトランジスタを備えている。
【００２６】
本実施形態の効果を説明する。本実施形態においては、コレクタ領域２２の形成とコレクタ引出領域２８の形成とが別々の工程にて実行されている。これにより、コレクタ領域２２を形成する際の第１のイオン注入（コレクタ注入）によるコレクタ−エミッタ間耐圧の調整と、コレクタ引出領域２８を形成する際の第２のイオン注入によるコレクタ抵抗（図１中、Ｒ１＋Ｒ２）の調整とを互いに独立して行うことができる。ここで、第２のイオン注入の注入量は、第１のイオン注入の注入量より多い。このため、コレクタ−エミッタ間耐圧の低下を伴うことなく、コレクタ抵抗の低減を図ることが可能である。実際、半導体装置１においては、上述のとおり、コレクタ引出領域２８の不純物濃度がコレクタ領域２２のそれよりも高い。よって、コレクタ抵抗の低減およびコレクタ−エミッタ間耐圧の向上の双方を達成することが可能な半導体装置１およびその製造方法が実現されている。
【００２７】
これに対して、図９の半導体装置において、コレクタ抵抗を低減すべくコレクタ注入濃度を上げると、エミッタ−コレクタ間の距離が短くなり、コレクタ−エミッタ間耐圧が低下してしまう。一方、コレクタ領域の不純物濃度を高くしつつ、コレクタ−ベース接合を深い位置に形成すると、エミッタ−コレクタ間の距離が長くなり、コレクタ抵抗が増大してしまう。コレクタ抵抗の増大は、電流利得遮断周波数ｆＴおよび最大発振周波数ｆｍａｘ等の高周波特性の悪化につながる。
【００２８】
また、特許文献１においては、イオン注入およびエピタキシャル成長により、コレクタ領域を形成している。そのため、コレクタ注入の濃度を高くすることで、コレクタ抵抗は低減するが、後工程の熱処理で不純物の拡散（高濃度エピタキシャル層からベース側への拡散）が起こり、それによりエミッタ−コレクタ間の距離が短くなり、エミッタ−コレクタ間耐圧が低下してしまう。また、エミッタ−コレクタ間耐圧の向上とコレクタ抵抗の低減とを両立させる手法としては、コレクタ注入時のドーズ量を増大させつつ、エピタキシャル層を厚膜化させることも考えられる。しかしながら、この手法では、電流利得遮断周波数を低減させてしまう。
【００２９】
かかる問題に対し、本実施形態によれば、上述のとおり、エミッタ−コレクタ耐圧の低下や高周波特性の悪化を招くことなく、コレクタ抵抗の低減を実現することが可能である。しかも、本実施形態の製造方法は、図９について説明した従来の製造方法に対して１ＰＲを追加しただけである。このように、本実施形態においては、製造工程の増大を最小限に抑えつつ、上述の効果を奏する半導体装置１が実現されている。
【００３０】
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては半導体基板としてＳＯＩ基板を用いた例を示したが、図８に示すように、半導体基板としてバルクのシリコン基板７０を用いてもよい。同図の半導体装置２は、ＳＯＩ基板１０の代わりにシリコン基板７０が用いられている点で、図１の半導体装置１と相違する。半導体装置２のその他の構成は、半導体装置１と同様である。
【００３１】
また、上記実施形態においてはバイポーラトランジスタとしてＮＰＮ型のものを例示したが、バイポーラトランジスタはＰＮＰ型であってもよい。
【図面の簡単な説明】
【００３２】
【図１】本発明による半導体装置の一実施形態を示す断面図である。
【図２】（ａ）および（ｂ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。
【図３】（ａ）および（ｂ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。
【図４】（ａ）および（ｂ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。
【図５】（ａ）および（ｂ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。
【図６】（ａ）および（ｂ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。
【図７】（ａ）および（ｂ）は、本発明による半導体装置の製造方法の一実施形態を示す工程図である。
【図８】実施形態の変形例に係る半導体装置を示す断面図である。
【図９】従来の半導体装置を示す断面図である。
【符号の説明】
【００３３】
１    半導体装置
２    半導体装置
１０    ＳＯＩ基板
１２    シリコン基板
１４    絶縁膜
１６    ＳＯＩ層
２２    コレクタ領域
２３    絶縁膜
２４    トレンチ
２６    コレクタ引上領域
２８    コレクタ引出領域
３２    ベース領域
３４    エミッタ領域
４２    絶縁膜
４４    ベース引出領域
４６    絶縁膜
５０    エミッタ開口
５２    絶縁膜
５４    絶縁膜
５６    エミッタ引出領域
６２    コレクタ電極
６３    コレクタ開口
６４    ベース電極
６５    ベース開口
６６    エミッタ電極
７０    シリコン基板
Ｒ１    フォトレジスト
【図１】
2007281029.tif 000003
【図２】
2007281029.tif 000004
【図３】
2007281029.tif 000005
【図４】
2007281029.tif 000006
【図５】
2007281029.tif 000007
【図６】
2007281029.tif 000008
【図７】
2007281029.tif 000009
【図８】
2007281029.tif 000010
【図９】
2007281029.tif 000011