(57)【要約】【課題】３Ｖ程度の低電源電圧では１つの回路でｇｍ最低値の５倍程度の可変範囲しか確保できず、消費電力、実装回路面積の増大が大きな課題となっていた。【解決手段】入力電圧信号(Vi)に対して線形な電流信号を出力する電圧―電流変換回路と、前記電流信号を入力して平方根圧縮された電圧信号に変換する第１および第２のＭＯＳトランジスタ(M1,M2)と、前記平方根圧縮された電圧信号を線形電流信号に変換する第３および第４のＭＯＳトランジスタ(M3,M4)とを有する可変ｇｍ回路において、第１および第２のＭＯＳトランジスタ(M1,M2)のバイアス電流(Ia)と第３および第４のＭＯＳトランジスタ(M3,M4)のバイアス電流(Ib)をそれぞれ変化させてｇｍを制御することで、１つの回路で２０倍程度の可変が３Ｖ程度の低電源電圧で実現でき、前述の課題が解決できる。【選択図】図１
2007043654.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧信号(Vi)に対して線形な電流信号を出力する電圧―電流変換回路と、
前記電流信号を入力して平方根圧縮された電圧信号に変換する第１および第２のＭＯＳトランジスタ(M1,M2)と、
前記平方根圧縮された電圧信号を線形電流信号に変換する第３および第４のＭＯＳトランジスタ(M3,M4)とを備え、
前記第１および第２のＭＯＳトランジスタ(M1,M2)のバイアス電流(Ia)と前記第３および第４のＭＯＳトランジスタ(M3,M4)のバイアス電流(Ib)をそれぞれ変化させてトランスコンダクタンスを制御する、
ことを特徴とする可変トランスコンダクタンス回路。
【請求項２】
請求項１において、
前記電圧−電流変換回路は、
前記入力電圧信号(Vi)が入力される２つのオペアンプと、
前記２つのオペアンプの出力間に挿入された抵抗(R)とを含み、
前記２つのオペアンプの出力段の各々は第１の電流源(1)または第２の電流源(2)でバイアスされるソースフォロワであり、前記ソースフォロワのドレインから電流信号を取り出すものであり、
前記第１および第２のＭＯＳトランジスタ(M1,M2)のゲートは所定のバイアス電圧により接地され、ソースには前記電圧−電流変換回路からの出力電流信号がそれぞれ入力され、
前記第３および第４のＭＯＳトランジスタ(M3,M4)のソースは共通接続されており、この共通接続されたソースには第３の電流源(3)が接続され、前記第３のＭＯＳトランジスタ(M3)のゲートは第１および第２のＭＯＳトランジスタ(M1,M2)の一方のソースに接続され、前記第４のＭＯＳトランジスタ(M4)のゲートは前記第１および第２のＭＯＳトランジスタ(M1,M2)の他方のソースに接続され、
前記可変トランスコンダクタンス回路は、
前記第３および第４のＭＯＳトランジスタ(M3,M4)のドレインを電流出力とし、
前記第１および第２の電流源(1,2)の電流(Ia)と前記第３の電流源(3)の電流(Ib)とをそれぞれ変化させてトランスコンダクタンスを制御する、
ことを特徴とする可変トランスコンダクタンス回路。
【請求項３】
請求項１において、
前記電圧−電流変換回路は、
前記入力電圧信号(Vi)が入力される入力差動対を構成する第５および第６のＭＯＳトランジスタ(M5,M6)と、
前記第５および第６のＭＯＳトランジスタ(M5,M6)のソース間に挿入された抵抗(R)とを含み、
前記第５および第６のＭＯＳトランジスタ(M5,M6)の各々は、ドレインに接続された第１の電流源(1)または第２の電流源(2)でバイアスされ、
前記第５のＭＯＳトランジスタ(M5)のソースには前記第１および第２のＭＯＳトランジスタ(M1,M2)の一方のドレインが接続され、前記第６のＭＯＳトランジスタ(M6)のソースには前記第１および第２のＭＯＳトランジスタ(M1,M2)の他方のドレインが接続され、
前記第１および第２のＭＯＳトランジスタ(M1,M2)の各々は、ドレインに接続された前記第５のＭＯＳトランジスタ(M5)または第６のＭＯＳトランジスタ(M6)のドレイン電圧によりゲート電圧が駆動され、
前記第３および第４のＭＯＳトランジスタ(M3,M4)のソースは共通接続されており、この共通接続されたソースには第３の電流源(3)が接続され、前記第３のＭＯＳトランジスタ(M3)のゲート電圧は前記第５および第６のＭＯＳトランジスタ(M5,M6)の一方のドレイン電圧により駆動され、前記第４のＭＯＳトランジスタ(M4)のゲート電圧は前記第５および第６のＭＯＳトランジスタ(M5,M6)の他方のドレイン電圧により駆動され、
前記可変トランスコンダクタンス回路は、
前記第３および第４のＭＯＳトランジスタ(M3,M4)のドレインを電流出力とし、
前記第１および第２の電流源(1,2)の電流(Ia)と前記第３の電流源(3)の電流(Ib)とをそれぞれ変化させてトランスコンダクタンスを制御する、
ことを特徴とする可変トランスコンダクタンス回路。
【請求項４】
請求項１〜３のいずれか１つにおいて、
前記第１および第２のＭＯＳトランジスタ(M1,M2)、または、前記第３および第４のＭＯＳトランジスタ(M3,M4)を、並列接続された複数のＭＯＳトランジスタで構成し、切り替えることでトランスコンダクタンスを制御する、
ことを特徴とする可変トランスコンダクタンス回路。
【請求項５】
請求項１において、
前記バイアス電流(Ia,Ib)を生成するトランスコンダクタンス制御回路をさらに備え、
前記トランスコンダクタンス制御回路は、
ゲートとドレインを接続し縦続接続した第７および第８のＭＯＳトランジスタ(M101,M102)と、ゲートを前記第８のＭＯＳトランジスタ(M102)のゲートに接続した第９のＭＯＳトランジスタ(M103)と、ゲートを第９のＭＯＳトランジスタ(M103)のソースに接続した第１０のＭＯＳトランジスタ(M104)で構成されるトランスリニアループ回路において、前記第９のＭＯＳトランジスタ(M103)と前記第１０のＭＯＳトランジスタ(M104)それぞれに流れる電流を数倍して前記第７および第８のＭＯＳトランジスタ(M101,M102)に供給する手段を備え、前記第８のＭＯＳトランジスタ(M102)のドレインを電流入力とし、前記第９および第１０のＭＯＳトランジスタ(M103,M104)のいずれか一方を第４の電流源(13)と接続し、他方に流れる電流をカレントミラー出力する２乗回路(20)を含み、
前記カレントミラー出力が前記バイアス電流(IaまたはIb)となる、
ことを特徴とする可変トランスコンダクタンス回路。
【請求項６】
請求項５において、
前記供給手段は、
前記第９および第１０のＭＯＳトランジスタ(M103,M104)に流れる電流を数倍して前記第７および第８のＭＯＳトランジスタ(M101,M102)に供給するカレントミラーを含む、
ことを特徴とする可変トランスコンダクタンス回路。
【請求項７】
請求項５において、
前記カレントミラー出力のミラー比が可変である、
ことを特徴とする可変トランスコンダクタンス回路。
【請求項８】
請求項５において、
前記第４の電流源(13)の電流値が可変である、
ことを特徴とする可変トランスコンダクタンス回路。
【請求項９】
請求項１〜８のいずれか１つに記載の可変トランスコンダクタンス回路と容量素子で形成されるフィルタ、または、請求項１〜８のいずれか１つに記載の可変トランスコンダクタンス回路と抵抗素子とで形成される可変ゲインアンプを信号処理経路に設けた、
ことを特徴とする光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は差動増幅回路に関し、特に、半導体集積回路上に形成される可変トランスコンダクタンス回路と、これを信号処理経路に設ける光ディスク装置に関する。
【背景技術】
【０００２】
従来技術として特開平１１―６８４７７号公報に記載のトランスコンダクタンス回路を図１５を用いて説明する。
【０００３】
ＭＯＳトランジスタＭ５０，Ｍ５１は電流Ｉｏでバイアスされる入力差動対を構成している。電圧信号Ｖｉが入力されたとき、そのゲート―ソース間電圧が一定となるようにＭＯＳトランジスタＭ５６，Ｍ５７がそれぞれＭＯＳトランジスタＭ５２，Ｍ５３のゲート電圧を駆動する。このとき入力電圧信号ＶｉはＭＯＳトランジスタＭ５０，Ｍ５１のソース間に接続される抵抗Ｒで電流ΔＩ１に変換されＭＯＳトランジスタＭ５２、Ｍ５３に流れる。この関係は数１で表され、電流ΔＩ１はＭＯＳトランジスタＭ５４，Ｍ５５のドレインから出力される。
【０００４】
【数１】
2007043654.tif 000003
【０００５】
前記出力電流ΔＩ１は、ゲート―ドレインが抵抗Ｒｇを介して接続されかつゲートが共通接続されるＭＯＳトランジスタＭ５８，Ｍ５９のドレインに入力される。このときＭＯＳトランジスタＭ５８，Ｍ５９に流れる電流は等しくなるため、数１の電流ΔＩ１は抵抗Ｒｇに流れ、その両端で電圧（Ｖ+−Ｖ-）を発生し、この電圧（Ｖ+−Ｖ-）でＭＯＳトランジスタＭ６０，Ｍ６１のゲートを駆動する。このときＭＯＳトランジスタＭ６０，Ｍ６１のドレイン電流差ΔＩ２は数２のようになる。
【０００６】
【数２】
2007043654.tif 000004
【０００７】
ここで、
β＝電荷移動度×ゲート酸化膜容量／２、
ｋ＝（ＭＯＳトランジスタＭ６０，Ｍ６１のトランジスタサイズ）／（ＭＯＳトランジスタＭ５８，Ｍ５９のトランジスタサイズ）、
Ｖｔｈ＝トランジスタの閾値電圧、
とする。
【０００８】
数２からトランスコンダクタンス（以下ｇｍ）は、
【０００９】
【数３】
2007043654.tif 000005
【００１０】
となり、Ｉｏを変化させることでｇｍを連続変化させることが可能となる。
【００１１】
数３より、ｇｍはＩｏの平方根に比例するため、例えばｇｍを１０倍変化させるためにはＩｏを１００倍変化させる必要がある。一般にＭＯＳトランジスタのゲート―ソース間電圧Ｖｇｓと動作電流Ｉｏは（Ｖｇｓ―Ｖｔｈ）∝√Ｉｏの関係にあり、Ｉｏを１００倍するとＶｇｓ−Ｖｔｈは１０倍になる。また、ＭＯＳトランジスタを飽和領域で動作させるためにＶｇｓ−Ｖｔｈは最低０.２Ｖ程度必要なことからＶｇｓ−Ｖｔｈは最大で２Ｖとなり、低電源電圧動作が困難であるとともに１００倍の電流変化は消費電流の増大を招き、広範囲のｇｍ可変と低消費電力化はトレードオフの関係にある。
【００１２】
これを解決するために特開２００１−２９２０５１号公報では複数個のトランスコンダクタを並列接続して広範囲のｇｍ可変と低電源電圧動作を可能にしているが、消費電流と実装回路面積に課題が残る。
【特許文献１】特開平１１―６８４７７号公報
【特許文献２】特開２００１−２９２０５１号公報
【特許文献３】特開平１１−１０２４０７号公報
【特許文献４】特開２００３−１７９４４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
例えばＤＶＤなどの光ディスク装置では、多種のメディア、多倍速記録／再生に対応するために、信号処理に用いるフィルタ回路は最低速信号の約１００倍の高速信号までの広範囲に対応する必要がある。また、メディアや光ピックアップによる信号振幅のばらつきを正規化して信号処理を行うための可変ゲインアンプも最小ゲインの１０倍から２０倍の広範囲のゲイン可変が要求される。これらのフィルタ回路および可変ゲインアンプを実現するためには可変ｇｍ回路が重要な構成要素であるが、３Ｖ程度の低電源電圧では従来技術の可変ｇｍ回路では１つの回路でｇｍ最低値の５倍程度の可変範囲しか確保できず、複数の可変ｇｍ回路を並列または直列接続して実現していたため、消費電力、実装回路面積の増大が大きな課題となっていた。
【課題を解決するための手段】
【００１４】
本発明による可変トランスコンダクタンス回路は、入力電圧信号(Vi)に対して線形な電流信号を出力する電圧―電流変換回路と、前記電流信号を入力して平方根圧縮された電圧信号に変換する第１および第２のＭＯＳトランジスタ(M1,M2)と、前記平方根圧縮された電圧信号を線形電流信号に変換する第３および第４のＭＯＳトランジスタ(M3,M4)とを備え、前記第１および第２のＭＯＳトランジスタ(M1,M2)のバイアス電流(Ia)と前記第３および第４のＭＯＳトランジスタ(M3,M4)のバイアス電流(Ib)をそれぞれ変化させてトランスコンダクタンスを制御することを特徴とする。このように制御パラメータを２つ(Ia,Ib)にすることで広範囲のｇｍ可変が可能となり、たとえば１つの回路で２０倍程度の可変が３Ｖ程度の低電源電圧で実現できる。
【００１５】
上記可変トランスコンダクタンス回路において、前記電圧−電流変換回路は、前記入力電圧信号(Vi)が入力される２つのオペアンプと、前記２つのオペアンプの出力間に挿入された抵抗(R)とを含み、前記２つのオペアンプの出力段の各々は第１の電流源(1)または第２の電流源(2)でバイアスされるソースフォロワであり、前記ソースフォロワのドレインから電流信号を取り出すものであり、前記第１および第２のＭＯＳトランジスタ(M1,M2)のゲートは所定のバイアス電圧により接地され、ソースには前記電圧−電流変換回路からの出力電流信号がそれぞれ入力され、前記第３および第４のＭＯＳトランジスタ(M3,M4)のソースは共通接続されており、この共通接続されたソースには第３の電流源(3)が接続され、前記第３のＭＯＳトランジスタ(M3)のゲートは第１および第２のＭＯＳトランジスタ(M1,M2)の一方のソースに接続され、前記第４のＭＯＳトランジスタ(M4)のゲートは前記第１および第２のＭＯＳトランジスタ(M1,M2)の他方のソースに接続され、前記可変トランスコンダクタンス回路は、前記第３および第４のＭＯＳトランジスタ(M3,M4)のドレインを電流出力とし、前記第１および第２の電流源(1,2)の電流(Ia)と前記第３の電流源(3)の電流(Ib)とをそれぞれ変化させてトランスコンダクタンスを制御することが好ましい。
【００１６】
上記可変トランスコンダクタンス回路において、前記電圧−電流変換回路は、前記入力電圧信号(Vi)が入力される入力差動対を構成する第５および第６のＭＯＳトランジスタ(M5,M6)と、前記第５および第６のＭＯＳトランジスタ(M5,M6)のソース間に挿入された抵抗(R)とを含み、前記第５および第６のＭＯＳトランジスタ(M5,M6)の各々は、ドレインに接続された第１の電流源(1)または第２の電流源(2)でバイアスされ、前記第５のＭＯＳトランジスタ(M5)のソースには前記第１および第２のＭＯＳトランジスタ(M1,M2)の一方のドレインが接続され、前記第６のＭＯＳトランジスタ(M6)のソースには前記第１および第２のＭＯＳトランジスタ(M1,M2)の他方のドレインが接続され、前記第１および第２のＭＯＳトランジスタ(M1,M2)の各々は、ドレインに接続された前記第５のＭＯＳトランジスタ(M5)または第６のＭＯＳトランジスタ(M6)のドレイン電圧によりゲート電圧が駆動され、前記第３および第４のＭＯＳトランジスタ(M3,M4)のソースは共通接続されており、この共通接続されたソースには第３の電流源(3)が接続され、前記第３のＭＯＳトランジスタ(M3)のゲート電圧は前記第５および第６のＭＯＳトランジスタ(M5,M6)の一方のドレイン電圧により駆動され、前記第４のＭＯＳトランジスタ(M4)のゲート電圧は前記第５および第６のＭＯＳトランジスタ(M5,M6)の他方のドレイン電圧により駆動され、前記可変トランスコンダクタンス回路は、前記第３および第４のＭＯＳトランジスタ(M3,M4)のドレインを電流出力とし、前記第１および第２の電流源(1,2)の電流(Ia)と前記第３の電流源(3)の電流(Ib)とをそれぞれ変化させてトランスコンダクタンスを制御することが好ましい。
【００１７】
上記可変トランスコンダクタンス回路において、前記第１および第２のＭＯＳトランジスタ(M1,M2)、または、前記第３および第４のＭＯＳトランジスタ(M3,M4)を、並列接続された複数のＭＯＳトランジスタで構成し、切り替えることでトランスコンダクタンスを制御することが好ましい。これにより、さらに広範囲のトランスコンダクタンス可変（たとえば最小ｇｍに対して１００倍程度）を実現可能にする。
【００１８】
上記可変トランスコンダクタンス回路において、前記バイアス電流(Ia,Ib)を生成するトランスコンダクタンス制御回路をさらに備え、前記トランスコンダクタンス制御回路は、ゲートとドレインを接続し縦続接続した第７および第８のＭＯＳトランジスタ(M101,M102)と、ゲートを前記第８のＭＯＳトランジスタ(M102)のゲートに接続した第９のＭＯＳトランジスタ(M103)と、ゲートを第９のＭＯＳトランジスタ(M103)のソースに接続した第１０のＭＯＳトランジスタ(M104)で構成されるトランスリニアループ回路において、前記第９のＭＯＳトランジスタ(M103)と前記第１０のＭＯＳトランジスタ(M104)それぞれに流れる電流を数倍して前記第７および第８のＭＯＳトランジスタ(M101,M102)に供給する手段を備え、前記第８のＭＯＳトランジスタ(M102)のドレインを電流入力とし、前記第９および第１０のＭＯＳトランジスタ(M103,M104)のいずれか一方を第４の電流源(13)と接続し、他方に流れる電流をカレントミラー出力する２乗回路(20)を含み、前記カレントミラー出力が前記バイアス電流(IaまたはIb)となることが好ましい。これにより、線形または指数関数に従うトランスコンダクタンス制御を実現可能にする。
【００１９】
上記可変トランスコンダクタンス回路において、前記供給手段は、前記第９および第１０のＭＯＳトランジスタ(M103,M104)に流れる電流を数倍して前記第７および第８のＭＯＳトランジスタ(M101,M102)に供給するカレントミラーを含むことが好ましい。
【００２０】
上記可変トランスコンダクタンス回路において、前記カレントミラー出力のミラー比が可変であることが好ましい。これにより、所望の線形または指数関数に従うトランスコンダクタンス制御特性を実現可能にする。
【００２１】
上記可変トランスコンダクタンス回路において、前記第４の電流源(13)の電流値が可変であることが好ましい。これにより、所望の線形または指数関数に従うトランスコンダクタンス制御を実現可能にする。
【００２２】
本発明により光ディスク装置は、上記可変トランスコンダクタンス回路と容量素子で形成されるフィルタ、または、上記可変トランスコンダクタンス回路と抵抗素子とで形成される可変ゲインアンプを信号処理経路に設けたことを特徴とする。
【発明の効果】
【００２３】
本発明の可変ｇｍ回路の効果を以下に簡潔に記載する。
【００２４】
第１の効果は、低電源電圧で広範囲の可変ｇｍ回路を小規模で実現できることであり、その理由は、ｇｍ可変に必要な電流変化量を小さくして１つの回路で広範囲のｇｍ可変を実現できるためである。
【００２５】
第２の効果は、高いｇｍを低消費電力で実現できることであり、その理由は、電流比でｇｍを決定できるためである。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、図面において同一部分または相当部分には同じ参照符号を付している。
【００２７】
（第１の実施形態）
図１は第１の実施形態による可変トランスコンダクタンス回路である。線形電圧電流変換部は従来技術で記載したものであり、入力電圧信号ＶｉはＭＯＳトランジスタＭ５，Ｍ６のソース間抵抗Ｒで電流変換され、それぞれＭＯＳトランジスタＭ１，Ｍ２のドレイン電流となる。このときＭＯＳトランジスタＭ１，Ｍ２ゲート電圧差は数４のようになる。
【００２８】
【数４】
2007043654.tif 000006
【００２９】
ここで、ｋ１はＭＯＳトランジスタＭ１，Ｍ２のゲート幅／ゲート長、β＝電荷移動度×ゲート酸化膜容量／２とする。
【００３０】
ＭＯＳトランジスタＭ１，Ｍ２のゲート電圧は、ソースフォロワを構成するＭＯＳトランジスタＭ７，Ｍ８のソースで駆動され、ＭＯＳトランジスタＭ７，Ｍ８の基板バイアス効果を無視すれば前述のΔＶｇは、ＭＯＳトランジスタＭ７，Ｍ８のゲート即ちＭＯＳトランジスタＭ５，Ｍ６のドレイン電圧差となる。このＭＯＳトランジスタＭ５，Ｍ６のドレイン電圧をＭＯＳトランジスタＭ４，Ｍ３のゲートに入力する。ＭＯＳトランジスタＭ３，Ｍ４の共通接続されているソースには、電流Ｉｂを供給する電流源３が接続されており、ドレインには、ゲートが共通接続されたＭＯＳトランジスタＭ９，Ｍ１０が接続されている。ΔＶｇが入力されたとき、ＭＯＳトランジスタＭ３，Ｍ４のドレインから出力される電流ΔＩｏｕｔは数５のようになる。
【００３１】
【数５】
2007043654.tif 000007
【００３２】
ここでｋ２はＭＯＳトランジスタＭ３，Ｍ４のゲート幅／ゲート長である。
【００３３】
数５に数４を代入して整理すると数６のようになる。
【００３４】
【数６】
2007043654.tif 000008
【００３５】
ただし、ｋ３＝ｋ２／ｋ１とする。以上より、ｇｍは数７で表される。
【００３６】
【数７】
2007043654.tif 000009
【００３７】
上式でＩａ，Ｉｂを例えばそれぞれ１０倍変化させれば（Ｉａ×１／１０、Ｉｂ×１０）、ｇｍは最小値の１０倍変化させることが可能であり、数３で説明した従来技術より少ない電流変化で、つまり低電源電圧でｇｍを広範囲に変化させることができることがわかる。また電流比でｇｍを決定できることから高いｇｍをより少ない動作電流で実現することができるというメリットもある。
【００３８】
（第２の実施形態）
図２は第２の実施形態による可変トランスコンダクタンス回路である。図１の可変トランスコンダクタンス回路では、ＭＯＳトランジスタＭ４，Ｍ３のゲート電圧は、それぞれ、ＭＯＳトランジスタＭ１とＭ７、ＭＯＳトランジスタＭ２とＭ８のゲート−ソース間電圧で自動的に決定されるため、ＭＯＳトランジスタＭ３，Ｍ４を飽和領域で動作させるためには自動的に出力ダイナミックレンジが決定され、設計自由度が制限される。これを解決するために図２では、ＭＯＳトランジスタＭ１のゲートとＭＯＳトランジスタＭ４のゲートとの間およびＭＯＳトランジスタＭ２のゲートとＭＯＳトランジスタＭ３のゲートとの間のそれぞれをレベルシフト回路４を介して接続している。このレベルシフト回路４のＤＣレベルシフト量を適切に設定することで出力ダイナミックレンジの設計自由度を向上させている。レベルシフト回路４は入力インピーダンスが十分に高ければ図１のＭＯＳトランジスタＭ５のドレインとＭＯＳトランジスタＭ４のゲートとの間およびＭＯＳトランジスタＭ６のドレインとＭＯＳトランジスタＭ３のゲートとの間にそれぞれ挿入してもよい。
【００３９】
（第３の実施形態）
図１、図２の構成ではＭＯＳトランジスタＭ１，Ｍ５，Ｍ７またはＭＯＳトランジスタＭ２，Ｍ６，Ｍ８で負帰還ループを形成しており、そのユニティゲイン周波数ｆ０とＩａは数８の関係があり、ｇｍに応じて回路の周波数特性が変化する。
【００４０】
【数８】
2007043654.tif 000010
【００４１】
図３は第３の実施形態による可変トランスコンダクタンス回路であり、これは上記課題を解決するものである。ＭＯＳトランジスタＭ５と電流源１、ＭＯＳトランジスタＭ６と電流源２はそれぞれオペアンプの出力ソースフォロワを形成しており、それぞれの出力間には抵抗Ｒが接続されている。電圧信号Ｖｉが入力されたとき、抵抗Ｒの両端にもＶｉの電位差が発生し、Ｖｉ／Ｒの信号電流が流れる。この信号電流はＭＯＳトランジスタＭ５，Ｍ６のドレインから出力され、ゲートがＢｉａｓ１で接地されたＭＯＳトランジスタＭ１，Ｍ２に入力される。このときのＭＯＳトランジスタＭ１，Ｍ２のゲート−ソース電圧差は数４のようになり、図３の回路は、第１の実施形態で説明した回路動作と同じように、数７に示したトランスコンダクタンスを得ることができる。
【００４２】
図４は図３に示したオペアンプの構成例を示している。このときオペアンプのユニティゲイン周波数ｆ０は数９のようになり、ＭＯＳトランジスタＭ５と電流源１で構成されるソースフォロワの周波数帯域がｆ０に対して十分高ければ図３のトランスコンダクタンス回路はｇｍを変化させても周波数特性が変化することはない。
【００４３】
【数９】
2007043654.tif 000011
【００４４】
なお、図１、図２、図３では、入力トランジスタがＮｃｈの場合を記載しているが、もちろん各トランジスタのＮｃｈ／Ｐｃｈを逆にして構成してもよい。
【００４５】
また、図１、図２、図３において抵抗Ｒを線形領域で動作するＭＯＳトランジスタに置き換えて、そのゲート電圧をＩａ、Ｉｂと併せて変化させれば、より広範囲のｇｍ可変を実現することができる。
【００４６】
（第４の実施形態）
図５は、図１〜図３に示した平方根展開部１１の変形例である。図１〜図３の可変トランスコンダクタンス回路のｇｍは、数７に示すように、ＭＯＳトランジスタＭ１，Ｍ２とＭＯＳトランジスタＭ３，Ｍ４のトランジスタサイズ比率ｋ３に依存する。図５では、ＭＯＳトランジスタＭ３，Ｍ４の代わりに、複数のＭＯＳトランジスタを並列接続して制御信号φ１〜φ３で切り替える。これによりｋ３を変化させることができるのでｇｍを可変できる。なお、図５では、ＭＯＳトランジスタＭ３，Ｍ４を並列接続のＭＯＳトランジスタに置き換えているが、ＭＯＳトランジスタＭ１，Ｍ２を並列接続のＭＯＳトランジスタに置き換えてもよい。
【００４７】
（第５の実施形態）
図６は、図１〜３に示した可変トランスコンダクタンス回路１１１にトランスコンダクタンス制御回路１６を設けた例を示す。ここでは、まず、図６（ｂ）に示すトランスコンダクタンス制御回路１６に含まれる２乗回路２０の動作を図７を参照しながら説明する。
【００４８】
図７においてＩｉｎは電流入力、ｃｎｔは２乗電流出力である。ＮｃｈトランジスタＭ１０１〜Ｍ１０４はトランスリニアループ回路を構成しており、電流源１３で駆動されるＭＯＳトランジスタＭ１０３とソース接地されたＭＯＳトランジスタＭ１０４のドレインにはＰｃｈトランジスタＭ１０７〜Ｍ１１０で構成したカレントミラー回路が接続され、ＭＯＳトランジスタＭ１０３，Ｍ１０４に流れる電流をそれぞれｋ１、ｋ２倍したものを加算してＭＯＳトランジスタＭ１０１，Ｍ１０２に供給している。ＭＯＳトランジスタＭ１０５は、ＭＯＳトランジスタＭ１０７の電流をａ倍して出力するカレントミラー回路を構成している。ＭＯＳトランジスタＭ１０１のトランジスタサイズを基準としたＭＯＳトランジスタＭ１０２，Ｍ１０３，Ｍ１０４それぞれのトランジスタサイズ比をｎ２，ｎ３，ｎ４とすると、図７に示す電流Ｉ０，Ｉ１，Ｉ２の間には数１０が成り立つ。
【００４９】
【数１０】
2007043654.tif 000012
【００５０】
この式の両辺を２乗し、Ｉ０＝Ｉｉｎ＋ｋ１・Ｉ１＋ｋ２・Ｉ２を代入すると数１１のようになる。
【００５１】
【数１１】
2007043654.tif 000013
【００５２】
ここで、
【００５３】
【数１２】
2007043654.tif 000014
【００５４】
として、整理すると数１３のようになり、入力電流Ｉｉｎに対してＩ２は２乗特性を持つ。
【００５５】
【数１３】
2007043654.tif 000015
【００５６】
これをａ倍したものが出力電流となり、最終的に次式が得られる。
【００５７】
【数１４】
2007043654.tif 000016
【００５８】
この式から、図７の回路はデバイス・パラメータβを含まず、相対精度のパラメータａ，ｎ２，ｎ３，ｎ４と電流Ｉ１で２乗特性が決定されるため、製造ばらつきの影響を受けにくいというメリットがある。
【００５９】
電流出力は必要な出力電流の極性に応じて図８のように電流を出力してもよい。また、図７、図８の実施例において、トランジスタＭ１０４を定電流駆動として電流Ｉ１をカレントミラー出力してもよい。図７、８の２乗回路の２乗特性を変化させたい場合はトランジスタサイズ比ａまたは電流Ｉ１を変化させることで実現できる。
【００６０】
次にトランスコンダクタンスの制御について、図６を参照しながら、制御信号に対してトランスコンダクタンスが指数関数で変化する回路について説明する。
【００６１】
図６（ａ）において制御信号ｘを関数発生回路１５でＩａ∝１＋ｘ、Ｉｂ∝１−ｘとなるように変換すると数７よりトランスコンダクタンスは、
【００６２】
【数１５】
2007043654.tif 000017
【００６３】
となり、図９に示すように特定のｘの範囲においてｇｍ∝exと近似でき、指数関数でトランスコンダクタンスを変化させることができる。
【００６４】
しかし、ｇｍの可変幅を広げようとしてｘの範囲を広げると近似精度が悪くなる。この課題を解決するために、図６（ｂ）ではトランスコンダクタンス制御回路１６に２乗回路２０を内蔵している。図２の可変トランスコンダクタンス回路１１１を採用した場合の２乗回路２０との接続例を図１０に示す。制御信号ｘを関数発生回路１５でＩｉｎ１∝１＋ｘ、Ｉｉｎ２∝１−ｘとなるように変換するとＩａ∝（１＋ｘ）2、Ｉｂ∝（１−ｘ）2、となり、数７よりトランスコンダクタンスは
【００６５】
【数１６】
2007043654.tif 000018
【００６６】
となり、図９に示すように特定のｘの範囲においてｇｍ∝e2xと近似できる。数１５と数１６の指数関数近似誤差を図示したものが図１１であり、２乗回路２０を搭載することでｇｍの可変幅を広げるためにｘの範囲を広げても近似精度を上げることが可能になる。
【００６７】
（第５の実施形態）
図１２は第５の実施形態による光ディスク装置を示している。この光ディスク装置は、スピンドルモータ１０１と、光ピックアップ１０２と、アドレス信号生成回路１０３と、アドレスデコーダ１０４と、サーボコントローラ１０５と、サーボエラー信号生成回路１０６と、データ信号生成回路１０７と、デコーダ１０８と、ＣＰＵ１０９とを備えている。
【００６８】
ここでは本発明の可変ｇｍ回路の適用例の１つとして図１２におけるデータ信号生成回路１０７に本発明の可変ｇｍ回路を適用した例を説明するが、アドレス信号生成回路１０３、サーボエラー信号生成回路１０６、レーザーパワー制御回路１１０にも本発明の可変ｇｍ回路を適用することができる。データ信号生成回路１０７の内部構成を図７に示す。
【００６９】
光ディスク１００から得られるデータ信号は振幅の正規化、ノイズ除去を行い、そのリーダビリティを向上させる必要がある。そのため信号処理経路には図１３のように可変ゲインアンプ１０７１とローパスフィルタ１０７２を設ける。可変ゲインアンプ１０７１は、リードチャネル回路１０７３で検出した信号振幅値に応じてゲイン制御回路１０７４でゲインを切り替えて信号振幅を正規化する。また、ローパスフィルタ１０７２は、光ディスク１００のメディア、倍速に応じて常に最適なノイズ除去ができるよう通過帯域制御回路１０７５により、ローパスフィルタ１０７２のカットオフ周波数を変化させることができる。この可変ゲインアンプ１０７１とローパスフィルタ１０７２を本発明の可変ｇｍ回路で構成した例が図１４である。可変ゲインアンプ１０７１として使用する際には図１４（ａ）に示すように可変ｇｍ回路１１１と抵抗を接続し、ゲインはＧｍ×Ｒで決定される。またローパスフィルタ１０７２として使用する際には図１４（ｂ）に示すように可変ｇｍ回路１１１と容量とを接続し、カットオフ周波数ＦｃはＧｍ／Ｃで決定される。図１４（ｂ）のローパスフィルタ１０７２は簡単のために１次の構成を記載しているが、実際の光ディスク装置においては５次から７次のローパスフィルタを構成する。
【産業上の利用可能性】
【００７０】
本発明による可変トランスコンダクタンス回路は、たとえばＤＶＤなどの光ディスク装置におけるフィルタ回路や可変ゲインアンプに適用可能である。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施形態による可変トランスコンダクタンス回路
【図２】本発明の第２の実施形態による可変トランスコンダクタンス回路
【図３】本発明の第３の実施形態による可変トランスコンダクタンス回路
【図４】図３に示したオペアンプの構成例
【図５】図１〜図３に示した平方根展開部１１の変形例
【図６】図１〜３に示した可変トランスコンダクタンス回路にトランスコンダクタンス制御回路を設けた例
【図７】図６（ｂ）のトランスコンダクタンス制御回路に含まれる２乗回路の構成例１
【図８】図６（ｂ）のトランスコンダクタンス制御回路に含まれる２乗回路の構成例２
【図９】トランスコンダクタンス制御特性
【図１０】図２の可変コンダクタンス回路と２乗回路の接続例
【図１１】トランスコンダクタンス制御特性の近似誤差
【図１２】光ディスク装置の構成例
【図１３】図１２のデータ信号生成回路の構成例
【図１４】本発明の可変トランスコンダクタンス回路を用いた可変ゲインアンプとローパスフィルタの構成例
【図１５】従来技術の可変コンダクタンス回路
【符号の説明】
【００７２】
１  可変電流源１
２  可変電流源２
３  可変電流源３
４  レベルシフト回路
５  電源電圧
６  電圧信号入力端子
７  電流信号出力端子
８  平方根圧縮信号出力
９  バイアス電流源
１０  平方根圧縮部
１１  平方根展開部
１６  トランスコンダクタンス制御回路
２０  ２乗回路
１００  光ディスクメディア
１０２  光ピックアップ
１０３  アドレス信号生成回路
１０４  アドレスデコーダー
１０５  サーボコントローラ
１０６  サーボエラー信号生成回路
１０７  データ信号生成回路
１０８  デコーダ
１０９  ＣＰＵ
１１０  レーザパワー制御回路
１１１  本発明の可変トランスコンダクタンス回路
【図１】
2007043654.tif 000019
【図２】
2007043654.tif 000020
【図３】
2007043654.tif 000021
【図４】
2007043654.tif 000022
【図５】
2007043654.tif 000023
【図６】
2007043654.tif 000024
【図７】
2007043654.tif 000025
【図８】
2007043654.tif 000026
【図９】
2007043654.tif 000027
【図１０】
2007043654.tif 000028
【図１１】
2007043654.tif 000029
【図１２】
2007043654.tif 000030
【図１３】
2007043654.tif 000031
【図１４】
2007043654.tif 000032
【図１５】
2007043654.tif 000033