(57)【要約】【課題】表示装置及びその製造方法が開示される。【解決手段】本発明は、基板、前記基板上に形成されチャンネル領域を含む第１半導体層を含む駆動薄膜トランジスタ、前記駆動薄膜トランジスタ上に形成された絶縁膜及び前記絶縁膜上に形成されたチャンネル領域を含む第２半導体層を含むスイッチング薄膜トランジスタを含み、前記駆動薄膜トランジスタ及びスイッチング薄膜トランジスタのうち、少なくとも１つのソース電極及びドレイン電極全体がチャンネル領域を除いた半導体層の上部に形成されたソース電極及びドレイン電極を含む表示装置及びその製造方法を提供する。本発明は、有機発光表示装置のスイッチング薄膜トランジスタ及び駆動薄膜トランジスタに要求される特性を同時に充足した表示装置の構造及びその製造方法を提供する。【選択図】図２
2007256926.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成され、チャンネル領域を有する第１半導体層を含む第１薄膜トランジスタと、
前記第１薄膜トランジスタ上に形成された絶縁膜と、
前記絶縁膜上に形成され、チャンネル領域を有する第２半導体層を含む第２薄膜トランジスタと、を含み、
前記第１薄膜トランジスタは、前記第１半導体層のチャンネル領域を除いた上部にソース電極とドレイン電極とが形成され、および／または前記第２薄膜トランジスタは、前記第２半導体層のチャンネル領域を除いた上部にソース電極とドレイン電極とが形成されることを特徴とする表示装置。
【請求項２】
前記第１薄膜トランジスタは駆動電圧が印加される第１信号線に連結され、
前記第２薄膜トランジスタはデータ信号が印加される第２信号線に連結されることを特徴とする請求項１記載の表示装置。
【請求項３】
前記第１信号線は前記第１半導体層の上部に形成され、および／または前記第２信号線は前記第２半導体層の上部に形成されることを特徴とする請求項２記載の表示装置。
【請求項４】
前記第１半導体層および前記第２半導体層は、互いに異なる結晶構造で形成されることを特徴とする請求項２記載の表示装置。
【請求項５】
前記第１半導体層は、多結晶シリコンおよび／または微結晶シリコンを含み、第２半導体層は、非晶質シリコンを含むことを特徴とする請求項４記載の表示装置。
【請求項６】
前記第１薄膜トランジスタは、ゲート電極、第１信号線と電気的に連結されるソース電極、および画素電極と電気的に連結されるドレイン電極を含むことを特徴とする請求項２記載の表示装置。
【請求項７】
前記第２薄膜トランジスタは、第３信号線と電気的に連結されるゲート電極、第２信号線と電気的に連結されるソース電極、および前記第１薄膜トランジスタと電気的に連結されるドレイン電極を含むことを特徴とする請求項６記載の表示装置。
【請求項８】
前記画素電極と対向する共通電極と、
前記画素電極と共通電極との間に介在された発光物質と、を更に含むことを特徴とする請求項７記載の表示装置。
【請求項９】
前記第１薄膜トランジスタのゲート電極は、第１半導体層の下部に形成されたボトムゲート構造であることを特徴とする請求項７記載の表示装置。
【請求項１０】
前記第１薄膜トランジスタのゲート電極と前記第２薄膜トランジスタのゲート電極は、同一層上に形成されることを特徴とする請求項９記載の表示装置。
【請求項１１】
前記第２薄膜トランジスタのゲート電極と第２半導体層との間には、２層の絶縁膜が介在されることを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記第１薄膜トランジスタのゲート電極は、第１半導体層の上部に形成されたトップゲート構造であることを特徴とする請求項７記載の表示装置。
【請求項１３】
前記第２薄膜トランジスタのゲート電極と第２半導体層との間には、１層の絶縁膜が介在されることを特徴とする請求項１２記載の表示装置。
【請求項１４】
前記第１薄膜トランジスタの前記ソース電極から延長された前記第１信号線は前記第１半導体層と同じ幅を有し、および／または前記第２薄膜トランジスタの前記ソース電極から延長された前記第２信号線は前記第２半導体層と同じ幅を有することを特徴とする請求項１記載の表示装置。
【請求項１５】
第１半導体層および第２半導体層は、互いに異なる結晶構造で形成されることを特徴とする請求項１４記載の表示装置。
【請求項１６】
第１半導体層は、多結晶シリコンおよび／または微結晶シリコンを含み、第２半導体層は、非晶質シリコンを含むことを特徴とする請求項１５記載の表示装置。
【請求項１７】
画素電極と、
第１半導体層を含んで前記画素電極に連結される第１薄膜トランジスタと、
第２半導体層を含んで前記第１薄膜トランジスタに連結される第２薄膜トランジスタと、を含み、
前記第１半導体層の結晶構造が前記第２半導体層の結晶構造と異なることを特徴とする表示装置。
【請求項１８】
前記第１半導体層は、多結晶シリコンおよび／または微結晶シリコンを含み、第２半導体層は、非晶質シリコンを含むことを特徴とする請求項１７記載の表示装置。
【請求項１９】
前記第１薄膜トランジスタと前記第２薄膜トランジスタとの間に配置された絶縁膜を更に含むことを特徴とする請求項１８記載の表示装置。
【請求項２０】
前記第１薄膜トランジスタは駆動トランジスタであって、前記第１半導体層は前記第２半導体層に対して高いキャリア移動度および安定度を有し、前記第２薄膜トランジスタはスイッチングトランジスタであって、前記第２半導体層は前記第１半導体層より低いオフ電流を有することを特徴とする請求項１７記載の表示装置。
【請求項２１】
基板と、
画素電極と、
共通電極と、
第１半導体層を含んで前記画素電極に連結される第１薄膜トランジスタと、
前記第１薄膜トランジスタ上に形成された絶縁膜と、
前記絶縁膜上に形成された第２半導体層を含んで前記第１薄膜トランジスタに連結される第２薄膜トランジスタと、
前記画素電極と前記共通電極との間に配置された有機膜と、を含み、
前記第１薄膜トランジスタのゲート電極と前記第２薄膜トランジスタのゲート電極は同一層上に形成されることを特徴とする表示装置。
【請求項２２】
前記第１薄膜トランジスタは前記第１半導体層の上面に配置されたソース電極およびドレイン電極を含み、および／または前記第２薄膜トランジスタは前記第２半導体層の上面に配置されたソース電極およびドレイン電極を含むことを特徴とする請求項２１記載の表示装置。
【請求項２３】
前記第１半導体層は多結晶シリコン層および／または微結晶シリコン層を含み、前記第２半導体層は非晶質シリコン層を含むことを特徴とする請求項２２記載の表示装置。
【請求項２４】
基板と、
前記基板上に形成された第１半導体層と、
第１薄膜トランジスタのソース電極およびドレイン電極と、
前記第１薄膜トランジスタの前記ソース電極および前記ドレイン電極上に形成された第１絶縁膜と、
前記第１絶縁膜上に形成され、前記第１半導体層と一部重なる前記第１薄膜トランジスタのゲート電極と、
前記第１絶縁膜上に形成された第２薄膜トランジスタのゲート電極と、
前記第２薄膜トランジスタのゲート電極上に形成された第２絶縁膜と、
前記第２絶縁膜上に形成され、前記第２薄膜トランジスタの前記ゲート電極と重なる第２半導体層と、
前記第２薄膜トランジスタのソース電極およびドレイン電極と、
前記第２薄膜トランジスタの前記ドレイン電極を前記第１薄膜トランジスタの前記ゲート電極と電気的に連結する連結部材と、
前記連結部材と同じ層に形成され、前記第１薄膜トランジスタの前記ドレイン電極と電気的に連結された画素電極と、
前記画素電極の上部に形成された有機膜と、を含むことを特徴とする表示装置。
【請求項２５】
前記第１薄膜トランジスタのソース電極およびドレイン電極は第１半導体層の上面に形成され、前記第２薄膜トランジスタのソース電極およびドレイン電極は第２半導体層の上面に形成されることを特徴とする請求項２４記載の表示装置。
【請求項２６】
基板上に第１ゲート電極および第２ゲート電極を形成する段階と、
前記第１ゲート電極および前記第２ゲート電極上に第１絶縁膜を形成する段階と、
前記第１絶縁膜上で前記第１ゲート電極と部分的に重なるように第１半導体層を形成する段階と、
前記第１半導体層上に第１ソース電極および第１ドレイン電極を形成する段階と、
前記第１ソース電極および前記第１ドレイン電極上に第２絶縁膜を形成する段階と、
前記第２絶縁膜上で前記第２ゲート電極と部分的に重なるように第２半導体層を形成する段階と、
前記第２半導体層上に第２ソース電極および第２ドレイン電極を形成する段階と、
前記第１ゲート電極と前記第２ドレイン電極とを連結する連結部材を形成する段階と、
画素電極を形成する段階と、を含み、
前記第１半導体層と、前記第１ソース電極と、前記第１ドレイン電極とは、フォトマスクを利用するフォトリソグラフィ工程を通じて形成され、および／または前記第２半導体層と、前記第２ソース電極と、前記第２ドレイン電極とは、フォトマスクを利用するフォトリソグラフィ工程を通じて形成されることを特徴とする表示装置の製造方法。
【請求項２７】
前記第１半導体層を形成する段階は、
非晶質シリコン層を形成する段階と、
前記非晶質シリコン層を多結晶シリコン層に結晶化する段階と、を含むことを特徴とする請求項２６記載の表示装置の製造方法。
【請求項２８】
前記第１半導体層、前記第１ソース電極、および前記第１ドレイン電極は、フォトマスクを利用するフォトリソグラフィ工程を通じて形成され、前記第２半導体層、前記第２ソース電極、および前記第２ドレイン電極は、フォトマスクを利用するフォトリソグラフィ工程を通じて形成されることを特徴とする請求項２７記載の表示装置の製造方法。
【請求項２９】
前記連結部材および前記画素電極を形成する段階前に、
前記第２ソース電極および前記第２ドレイン電極上に第３絶縁膜を形成する段階と、
前記第３絶縁膜上にコンタクトホールを形成する段階と、を更に含むことを特徴とする請求項２８記載の表示装置の製造方法。
【請求項３０】
前記非晶質シリコン層を多結晶シリコン層に結晶化する段階は、固相結晶化方法を利用することを特徴とする請求項２９記載の表示装置の製造方法。
【請求項３１】
基板上に第１半導体層を積層する段階と、
前記第１半導体層上に第１ソース電極および第１ドレイン電極を形成する段階と、
前記第１ソース電極および前記第１ドレイン電極上に第１絶縁膜を形成する段階と、
前記第１絶縁膜上に前記第１半導体層と部分的に重なる第１ゲート電極を形成し、前記第１絶縁膜上に第２ゲート電極を形成する段階と、
前記第１ゲート電極および前記第２ゲート電極上に第２絶縁膜を形成する段階と、
前記第２絶縁膜上に前記第２ゲート電極と部分的に重なる第２半導体層を形成する段階と、
前記第２半導体層上に第２ソース電極および第２ドレイン電極を形成する段階と、
前記第１ゲート電極を前記第２ドレイン電極に連結する連結部材を形成する段階と、
画素電極を形成する段階と、を含み、
前記第１半導体層と、前記第１ソース電極と、前記第１ドレイン電極とは、フォトマスクを利用するフォトリソグラフィ工程を通じて形成され、および／または前記第２半導体層と、前記第２ソース電極と、前記第２ドレイン電極とは、フォトマスクを利用するフォトリソグラフィ工程を通じて形成される表示装置の製造方法。
【請求項３２】
前記第１半導体層を形成する段階は、
非晶質シリコン層を形成する段階と、
前記非晶質シリコン層を結晶化して多結晶シリコン層を形成する段階と、を含むことを特徴とする請求項３１記載の表示装置の製造方法。
【請求項３３】
前記第１半導体層、前記第１ソース電極、および前記第１ドレイン電極は、フォトマスクを利用するフォトリソグラフィ工程を通じて形成され、
前記第２半導体層、前記第２ソース電極、および前記第２ドレイン電極は、フォトマスクを利用するフォトリソグラフィ工程を通じて形成されることを特徴とする請求項３２記載の表示装置の製造方法。
【請求項３４】
前記連結部材および前記画素電極を形成する段階前に、
前記第２ソース電極および前記第２ドレイン電極上に第３絶縁膜を形成する段階と、
前記第３絶縁膜内にコンタクトホールを形成する段階と、を更に含むことを特徴とする請求項３３記載の表示装置の製造方法。
【請求項３５】
前記非晶質シリコン層を多結晶シリコン層に結晶化する段階は、固相結晶化方法を利用して結晶化することを特徴とする請求項３４記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその製造方法に関する。
【背景技術】
【０００２】
最近、モニター又はテレビ等の表示装置は、軽量化及び薄型化が要求されており、陰極線管（ＣＲＴ）装置から液晶表示装置（ＬＣＤ）に代替されている。
【０００３】
しかし、液晶表示装置は非発光素子を用いるため、別の光源を必要とするだけではなく、応答速度及び視野角等で多くの問題点がある。
【０００４】
最近、このような問題点を克服することができる表示装置として、有機発光表示装置（ＯＬＥＤ  ｄＩｓｐｌａｙ）が注目されている。
【０００５】
有機発光表示装置は、２つの電極とその間に位置する発光層を含み、１つの電極から注入された電子と他の電極から注入された正孔（ｈｏｌｅ）が発光層で結合して励起子を形成して、励起子がエネルギーを放出しながら発光する。
【０００６】
有機発光表示装置は自発光素子を用いるため、別の光源を必要としないので、液晶表示装置と比べて、消費電力の面で有利となり、さらに、応答速度、視野角も優れる。
【０００７】
有機発光表示装置は、駆動方式によって単純マトリックス方式（ｐａｓｓＩｖｅ  ｍａｔｒＩｘ  ｔｙｐｅ）の有機発光表示装置と能動マトリックス方式（ａｃｔＩｖｅ  ｍａｔｒＩｘ  ｔｙｐｅ）の有機発光表示装置とに分けられる。
【０００８】
このうち、能動マトリックス方式の有機発光表示装置は、信号線に連結されデータ電圧を制御するスイッチング薄膜トランジスタと、前記スイッチング薄膜トランジスタから伝達されたデータ電圧を制御電極に印加して発光素子に電流を流す駆動薄膜トランジスタとを含む。
【０００９】
有機発光表示装置が最適の特性を示すために、スイッチング薄膜トランジスタと駆動薄膜トランジスタは、それぞれ異なった特性が要求される。スイッチング薄膜トランジスタは、高いオン／オフ電流比（Ｉｏｎ／Ｉｏｆｆ）特性が要求される反面、駆動薄膜トランジスタは発光素子に充分な電流を流すことができるように高いキャリア移動度及び安定性が要求される。
【００１０】
スイッチング薄膜トランジスタにオフ電流が増加するとき、駆動薄膜トランジスタに伝達されるデータ電圧が減少され、クロストークが発生する問題がある。また、駆動薄膜トランジスタが低いキャリア移動度（ｃａｒｒＩｅｒ  ｍｏｂＩｌＩｔｙ）及び安定性を有するとき、発光素子に流れる電流量が減少して、発光量が減少し、イメージ固着及び寿命が短縮される問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従って、本発明の技術的課題は、このような問題点を解決するためのもので、スイッチング薄膜トランジスタ及び駆動薄膜トランジスタに要求される特性を同時に満足させる表示装置の構造及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の一実施形態による表示装置は、基板、第１薄膜トランジスタ、絶縁膜、及び第２薄膜トランジスタを含む、前記第１薄膜トランジスタは、前記基板上に形成されチャンネル領域を有する第１半導体層を含む。前記絶縁膜は、前記第１薄膜トランジスタ上に形成される。前記第２薄膜トランジスタは、前記絶縁膜上に形成されたチャンネル領域を有する第２半導体層を含む。前記第１薄膜トランジスタ及び第２薄膜トランジスタのうち、少なくとも１つのソース電極及びドレイン電極全体がチャンネル領域を除いた半導体層の上部に形成される。
【００１３】
前記第１薄膜トランジスタは駆動電圧が印加される第１信号線に連結され、前記第２薄膜トランジスタはデータ信号が印加される第２信号線に連結される。
前記第１信号線は前記第１半導体層の上部に形成され、および／または前記第２信号線は前記第２半導体層の上部に形成される。
【００１４】
前記第１半導体層及び前記第２半導体層は、互いに異なる結晶構造で形成される。前記第１半導体層は、多結晶シリコン及び微細結晶質シリコンのうち、いずれか１つを含み、前記第２半導体層は、非晶質シリコンを含む。
【００１５】
前記第１薄膜トランジスタは、ゲート電極、第１信号線と電気的に連結されるソース電極及び画素電極と電気的に連結されるドレイン電極を含む。
【００１６】
前記第２薄膜トランジスタは、第３信号線と電気的に連結されるゲート電極、第２信号線と電気的に連結されるソース電極、及び前記第１薄膜トランジスタと電気的に連結されるドレイン電極を含む。
【００１７】
前記表示装置は、前記画素電極と対向する共通電極、及び前記画素電極と共通電極との間に介在された発光物質を更に含む。
【００１８】
前記第１薄膜トランジスタのゲート電極は、第１半導体層の下部に形成されたボトムゲート構造である。前記第１薄膜トランジスタのゲート電極と前記第２薄膜トランジスタのゲート電極は、同一層上に形成される。前記第２薄膜トランジスタのゲート電極と第２半導体層との間には、２層の絶縁膜が介在される。
【００１９】
前記第１薄膜トランジスタのゲート電極は、第１半導体層の上部に形成されたトップゲート構造であり得る。前記第２薄膜トランジスタのゲート電極と第２半導体層との間には、１層の絶縁膜が介在されることもできる。
【００２０】
前記第１薄膜トランジスタの前記ソース電極から延長された前記第１信号線は前記第１半導体層と同じ幅を有し、および／または前記第２薄膜トランジスタの前記ソース電極から延長された前記第２信号線は前記第２半導体層と同じ幅を有することを特徴とする。
【００２１】
本発明の他の実施形態による表示装置は、基板、画素電極、第１薄膜トランジスタ、及び第２薄膜トランジスタを含む。前記第１薄膜トランジスタは、第１半導体層を含んで前記画素電極に連結される。前記第２薄膜トランジスタは、第２半導体層を含んで前記第１薄膜トランジスタに連結される。前記第１半導体層の結晶構造が前記第２半導体層の結晶構造と異なる。前記第１半導体層は、多結晶シリコン及び／または微結晶シリコンを含み、第２半導体層は、非晶質シリコンを含む。前記第１薄膜トランジスタと前記第２薄膜トランジスタとの間に配置された絶縁膜を更に含む。前記第１薄膜トランジスタは駆動トランジスタで、前記第１半導体層は前記第２半導体層に対して高い電気移動度及び安定度を有し、前記第２薄膜トランジスタはスイッチングトランジスタで、前記第２半導体層は前記第１半導体層より低いオフ電流を有する。
【００２２】
本発明の更に他の実施形態による表示装置は、基板、画素電極、共通電極、第１薄膜トランジスタ、絶縁膜、第２薄膜トランジスタ、及び有機膜を含む。前記第１薄膜トランジスタは、第１半導体層を含んで前記画素電極に連結される。前記絶縁膜は、前記第１薄膜トランジスタ上に形成される。前記第２薄膜トランジスタは、前記絶縁膜上に形成された第２半導体層を含んで前記第１薄膜トランジスタに連結される。前記有機膜は、前記画素電極と前記共通電極との間に配置される。前記第１薄膜トランジスタのゲート電極と前記第２薄膜トランジスタのゲート電極は同一層上に形成される。前記第１薄膜トランジスタは前記第１半導体層の上面に配置されたソース電極及びドレイン電極を含み、および／または前記第２薄膜トランジスタは前記第２半導体層の上面に配置されたソース電極およびドレイン電極を含む。前記第１半導体層は多結晶シリコン層および／または微結晶シリコン層を含み、前記第２半導体層は非晶質シリコン層を含む。
【００２３】
本発明の更に他の実施形態による表示装置は、基板、第１半導体層、第１薄膜トランジスタのソース電極及びドレイン電極、第１絶縁膜、前記第１薄膜トランジスタのゲート電極、第２薄膜トランジスタのゲート電極、第２絶縁膜、第２半導体層、前記第２薄膜トランジスタのソース電極及びドレイン電極、連結部材、画素電極、及び有機膜を含む。前記第１半導体層は、前記基板上に形成される。前記第１絶縁膜は、前記第１薄膜トランジスタの前記ソース電極及び前記ドレイン電極上に形成される。前記第１薄膜トランジスタの前記ゲート電極は、前記第１絶縁膜上に形成され、前記第１半導体層と一部重なる。前記第２薄膜トランジスタの前記ゲート電極は、前記第１絶縁膜上に形成される。前記第２絶縁膜は、前記第２薄膜トランジスタの前記ゲート電極上に形成される。前記第２半導体層は、前記第２絶縁膜上に形成され前記第２薄膜トランジスタの前記ゲート電極と重なる。前記連結部材は、前記第２薄膜トランジスタの前記ドレイン電極を前記第１薄膜トランジスタの前記ゲート電極と電気的に連結する。前記画素電極は、前記連結部材と同じ層に形成され、前記第１薄膜トランジスタの前記ドレイン電極と電気的に連結される。前記有機膜は、前記画素電極の上部に形成される。前記第１薄膜トランジスタは前記第１半導体層の上面に配置されたソース電極及びドレイン電極を含み、前記第２薄膜トランジスタは前記第２半導体層の上面に配置されたソース電極及びドレイン電極を含む。
【００２４】
本発明の更に他の実施形態による表示装置の製造方法において、まず、基板上に第１ゲート電極及び第２ゲート電極を形成する。次に、前記第１ゲート電極及び前記第２ゲート電極上に第１絶縁膜を形成する。次に、前記第１絶縁膜上で前記第１ゲート電極と部分的に重なるように第１絶縁膜を形成する。継続して、前記第１半導体層上に第１ソース電極及び第１ドレイン電極を形成する。次に、前記第１ソース電極及び前記第１ドレイン電極上に第２絶縁膜を形成する。次に、前記第２絶縁膜上で前記第２ゲート電極と部分的に重なるように第２絶縁膜を形成する。継続して、前記第２半導体層上に第２ソース電極及び第２ドレイン電極を形成する。次に、前記第１ゲート電極と前記第２ドレイン電極を連結する連結部材を形成する。次に、画素電極を形成する。前記第１半導体層と、前記第１ソース電極と、前記第１ドレイン電極とは、フォトマスクを利用するフォトリソグラフィ工程を通じて形成され、および／または前記第２半導体層と、前記第２ソース電極と、前記第２ドレイン電極とは、フォトマスクを利用するフォトリソグラフィ工程を通じて形成する。前記第１半導体層を形成する段階は、非晶質シリコン層を形成する段階、及び前記非晶質シリコン層を多結晶シリコン層に結晶化する段階を含む。前記第１半導体層、前記第１ソース電極、及び前記第１ドレイン電極は、フォトマスクを利用するフォトリソグラフィ工程を通じて形成され、前記第２半導体層、前記第２ソース電極、及び前記第２ドレイン電極は、フォトマスクを利用するフォトリソグラフィ工程を通じて形成される。前記連結部材及び前記画素電極を形成する段階前に、前記第２ソース電極及び前記第２ドレイン電極上に第３絶縁膜を形成する段階、及び前記第３絶縁膜上にコンタクトホールを形成する段階を更に含むことができる。前記非晶質シリコン層を多結晶シリコン層に結晶化する段階は、固相結晶化方法を利用する。
【００２５】
本発明の更に他の実施形態による表示装置の製造方法において、まず、基板上に第１半導体層を積層する。次に、前記第１半導体層上に第１ソース電極及び第１ドレイン電極を形成する。次に、前記第１ソース電極及び前記第１ドレイン電極上に第１絶縁膜を形成する。継続して、前記第１絶縁膜上に前記第１半導体層と部分的に重なる第１ゲート電極を形成し、前記第１絶縁膜上に第２ゲート電極を形成する。次に、前記第１ゲート電極及び前記第２ゲート電極上に第２絶縁膜を形成する。次に、前記第２絶縁膜上に前記第２ゲート電極と部分的に重なる第２半導体層を形成する。継続して、前記第２半導体層上に第２ソース電極及び第２ドレイン電極を形成する。次に、前記第１ゲート電極を前記第２ドレイン電極に連結する連結部材を形成する。次に、画素電極を形成する。前記第１半導体層と、前記第１ソース電極と、前記第１ドレイン電極とは、フォトマスクを利用するフォトリソグラフィ工程を通じて形成され、および／または前記第２半導体層と、前記第２ソース電極と、前記第２ドレイン電極とは、フォトマスクを利用するフォトリソグラフィ工程を通じて形成される。前記第１半導体層を形成する段階は、非晶質シリコン層を形成する段階、及び前記非晶質シリコン層を結晶化して多結晶シリコン層を形成する段階を含む。前記第１半導体層、前記第１ソース電極、及び前記第１ドレイン電極は、フォトマスクを利用するフォトリソグラフィ工程を通じて形成され、前記第２半導体層、前記第２ソース電極、及び前記第２ドレイン電極は、フォトマスクを利用するフォトリソグラフィ工程を通じて形成される。前記連結部材及び前記画素電極を形成する段階前に、前記第２ソース電極及び前記第２ドレイン電極上に第３絶縁膜を形成する段階、及び前記第３絶縁膜内にコンタクトホールを形成する段階を更に含む。前記非晶質シリコン層を多結晶シリコン層に結晶化する段階は、固相結晶化方法を利用して結晶化する。
【発明の効果】
【００２６】
本発明による表示装置は、有機発光素子を使用した表示装置のスイッチング薄膜トランジスタ及び駆動薄膜トランジスタの要求特性を満足する。
【００２７】
すなわち、本発明による表示装置は、駆動薄膜トランジスタＱｄのチャンネルを微結晶シリコン又は多結晶シリコンで形成することにより、高い電荷移動度及び安定性を有し、発光素子に流れる電流量を増加させることでき、表示装置から出射される光の輝度を向上させることができる。一方、スイッチング薄膜トランジスタＱｓには、前記微結晶シリコン又は多結晶シリコンに対して、オフ電流が低い非晶質シリコンを利用して、スイッチング薄膜トランジスタＱｓのチャンネル領域として使用することで、オフ電流によってストレージキャパシタＣｓｔに充電された電荷が外部に露出されることを最小化することができる。
【００２８】
さらに、本発明による表示装置の製造方法を使用すれば、マスク数を減少させて工程を単純化させることができる。
【発明を実施するための最良の形態】
【００２９】
本発明の利点及び特徴、そしてそれらを達成する方法は、添付される図面と共に詳細に後述されている実施形態を参照すると、明確になる。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、異なる多様な形態に具現されることができる。本実施形態は、本発明の開示が完全になるようにし、本発明の属する技術分野の通常の知識を有する者に発明の範囲を完全に知らせるために提供されるもので、本発明の技術的範囲は特許請求の範囲によって決まる。明細書全体にかけて同じ参照符号は同じ構成要素を指称する。
【００３０】
本明細書で使用された用語は、本発明の実施形態を説明するためのもので、本発明を制限しようとするものではない。本明細書で使用される「含む（ｃｏｍｐｒＩｓｅ）」は、言及された構成要素、段階、動作、及び／又は素子に１つ以上の他の構成要素、段階、動作、及び／又は素子の存在又は追加を排除しない。
【００３１】
また、本明細書において、層又は膜の「上」、「上部」、又は「下」、「下部」として指称するものは、中間に他の層又は膜を介在した場合を含む。また、本明細書で使用される「重なる」という記載は、下部構造物と上部構造物が互いに共通された中心を有して重なっている形状を示し、下部構造物と上部構造物との間に他の構造物が介在された場合を含み、上部構造物と下部構造物のうち、いずれか１つの構造物は、他の構造物に完全に重なることを意味する。
【００３２】
以下、添付図面を参照して、本発明の実施形態による表示装置及びその製造方法を説明する。
【００３３】
まず、本発明の実施形態による有機発光表示装置について、図１を参照して詳細に説明する。
【００３４】
図１は、本発明の実施形態による表示装置の等価回路図である。
【００３５】
図１を参照すると、本発明の実施形態による表示装置は、複数の信号線１１１，１５１，１５４と、これらに連結されており、ほぼ行列の形態に配列された複数の画素を含む。
【００３６】
前記信号線は、ゲート信号（又は、走査信号）を伝達する複数のゲート線（第３信号線）１１１、データ信号を伝達する複数のデータ線（第２信号線）１５４、及び駆動電圧を伝達する複数の駆動電圧線（第１信号線）１５１を含む。ゲート線１１１は、ほぼ行方向に延長されており、互いにほぼ平行である。データ線１５４と駆動電圧線１５１は、ほぼ列方向に延長されており、それぞれ互いにほぼ平行である。
【００３７】
各画素ＰＸは、スイッチング薄膜トランジスタ（第２薄膜トランジスタ）Ｑｓ、駆動薄膜トランジスタ（第１薄膜トランジスタ）Ｑｄ、ストレージキャパシタ（ｓｔｒａｇｅ  ｃａｐａｓＩｔｏｒ）Ｃｓｔ、及び有機発光ダイオード（ＯＬＥＤ）２００を含む。
【００３８】
スイッチング薄膜トランジスタＱｓは、制御電極、入力電極、及び出力電極を有し、前記制御電極はゲート線１１１に連結され、前記入力電極はデータ線１５４に連結され、前記出力電極は駆動薄膜トランジスタＱｄの制御電極に連結されている。ここで、前記制御電極、入力電極、及び出力電極は、一般的に薄膜トランジスタのゲート電極、ソース電極、及びドレイン電極を称する。スイッチング薄膜トランジスタＱｓは、ゲート線１１１に印加される走査信号に応答してデータ線１５４に印加されるデータ信号を駆動薄膜トランジスタＱｄに伝達する。
【００３９】
駆動薄膜トランジスタＱｄも制御電極（ゲート電極）、入力電極（ソース電極）、及び出力電極（ドレイン電極）を有し、前記制御電極はスイッチング薄膜トランジスタＱｓの出力電極に連結され、前記入力電極は駆動電圧線１５１に連結され、前記出力電極は画素電極と接触して有機発光ダイオード（ＯＬＥＤ）２００に連結されている。
【００４０】
ストレージキャパシタＣｓｔは、駆動薄膜トランジスタＱｄの制御電極と入力電極との間に連結されている。ストレージキャパシタＣｓｔは、駆動薄膜トランジスタＱｄの制御電極に印加される電圧（データ信号）を充電して、スイッチング薄膜トランジスタＱｓがターンオフされた後にも電圧レベルを維持する。
【００４１】
有機発光ダイオード２００は、駆動薄膜トランジスタＱｄの出力電流の大きさによって光の強度を変化させ、所望の画像を表示する。
【００４２】
スイッチング薄膜トランジスタＱｓ及び駆動薄膜トランジスタＱｄは、ｎ−チャンネル電界効果トランジスタ（ＦＥＴ）で形成されるか、またはスイッチング薄膜トランジスタＱｓと駆動薄膜トランジスタＱｄのうち、少なくとも１つはｐ−チャンネル電界効果トランジスタであり得る。なお、本発明は、上述の回路形態に限られず、スイッチング薄膜トランジスタＱｓ、駆動薄膜トランジスタＱｄ、ストレージキャパシタＣｓｔ、及び有機発光ダイオード２００の連結関係を互いに変えることもできる。
【００４３】
以下、図２乃至図１１を参照して、本発明の一実施形態による表示装置の構造及びその製造方法を詳細に説明する。
【００４４】
図２は、本発明の一実施形態による表示装置の配置図で、図３は、図２に図示された表示装置をＩ−Ｉ’に沿って切断した本発明の一実施形態による表示装置の断面図である。
【００４５】
透明なガラス又はプラスティック等で形成された基板１００の上に駆動制御電極１１２、スイッチング制御電極１１３、ゲート線１１１、及びゲートパッド１１４が形成される。
【００４６】
駆動制御電極１１２は、駆動薄膜トランジスタＱｄのゲート電極の役割を果たし、スイッチング薄膜トランジスタＱｓを通じて印加されたデータ電圧によって駆動薄膜トランジスタＱｄのターンオン又はターンオフを制御する。また、駆動制御電極１１２は、絶縁膜を挟んで駆動薄膜トランジスタＱｓの入力電極と重なって横方向に長く延長されたストレージキャパシタＣｓｔを形成する。
【００４７】
スイッチング制御電極１１３は、スイッチング薄膜トランジスタＱｓのゲート電極の役割を果たし、行方向に多数形成されたゲート線１１１と連結されている。スイッチング制御電極１１３は、ゲート線１１１を通じて伝達された走査信号によってスイッチング薄膜トランジスタＱｓのターンオン又はターンオフを制御する。
【００４８】
ゲートパッド１１４は、ゲート線１１１の一側端部又は両側端部に形成され、外部駆動チップ又はパネルに実装されたゲート駆動回路から印加される走査信号をゲート線１１１に印加する。
【００４９】
図３に示すように、基板１００上にゲート線１１１、駆動制御電極１１２、スイッチング制御電極１１３が形成され、その上に窒化珪素（ＳＩＮｘ）又は酸化珪素（ＳＩＯｘ）等で形成された第１絶縁膜１２１が形成されている。第１絶縁膜１２１は、基板１００の露出された表面上に形成されることもできる。
【００５０】
まず、図２及び図３を参照して、表示装置の駆動薄膜トランジスタＱｄ部の構造について説明する。
【００５１】
第１絶縁膜１２１上には、微結晶シリコン（ｍＩｃｒｏ  ｃｒｙｓｔａｌｌＩｎｅ  ｓＩｌＩｃｏｎ）又は多結晶シリコン（ｐｏｌｙ  ｃｒｙｓｔａｌｌＩｎｅ  ｓＩｌＩｃｏｎ）で形成された駆動半導体層（第１半導体層）１３１が形成されている。駆動半導体層１３１は、駆動制御電極１１２と重なって駆動薄膜トランジスタＱｄのチャンネル領域の役割を果たす。
【００５２】
駆動薄膜トランジスタＱｄのチャンネル領域を除いた駆動半導体層１３１上には抵抗性接触部材１４０が形成され、その上に駆動入力電極１５２、駆動出力電極１５３が形成されている。また、駆動半導体層１３１パターンの幅は、その上に形成された駆動入力電極１５２、駆動出力電極１５３、および駆動電圧線１５１パターンの幅より広いか、同一に形成することが好ましい。
【００５３】
駆動入力電極１５２は駆動電圧線１５１と連結され、駆動薄膜トランジスタＱｄのソース電極の役割を果たす。駆動出力電極１５３は、駆動入力電極１５２とチャンネル領域を挟んで互いに向かい合って形成され、駆動薄膜トランジスタＱｄのドレイン電極の役割を果たす。また、駆動電圧線１５１は表示装置の列方向に形成され、外部から入力される駆動電圧を駆動薄膜トランジスタＱｄに伝達する。
【００５４】
抵抗性接触部材１４０は、例えば、リン（Ｐ）等のｎ型不純物が高濃度でドーピングされ、駆動薄膜トランジスタＱｄで小数キャリアによるオフ電流の発生を最小化させる役割を果たす。
【００５５】
図３に示すように本発明の一実施形態による表示装置の駆動薄膜トランジスタＱｄは、駆動半導体層１３１の下部に駆動制御電極１１２が形成されるボトムゲート構造で形成される。
【００５６】
駆動半導体層１３１、駆動入力電極１５２、及び駆動出力電極１５３上には、窒化珪素（ＳＩＮｘ）又は酸化珪素（ＳＩＯｘ）等で形成された第２絶縁膜１２２が形成されている。
【００５７】
第２絶縁膜１２２上に窒化珪素（ＳＩＮｘ）又は酸化珪素（ＳＩＯｘ）等で形成されたパッシベーション層１６０が形成されている。
【００５８】
パッシベーション層１６０は、駆動薄膜トランジスタＱｄを保護する役割を果たす。
【００５９】
図２及び図３を参照して、スイッチング薄膜トランジスタＱｓの構造を説明する。
【００６０】
スイッチング薄膜トランジスタＱｓのスイッチング制御電極１１３は、前述したように、ゲート線１１１及び駆動制御電極１１２と同じ基板上に形成される。スイッチング制御電極１１３上には、第１絶縁膜１２１及び第２絶縁膜１２２が形成されている。第２絶縁膜１２２上に非晶質シリコンで形成されたスイッチング半導体層（第２半導体層）１３２が形成される。スイッチング半導体層１３２は、スイッチング薄膜トランジスタＱｓのチャンネル領域の役割を果たす。
【００６１】
即ち、本発明の一実施形態による表示装置のスイッチング制御電極１１３及びスイッチング半導体層１３２の間には、２層の絶縁膜が介在される。
【００６２】
スイッチング薄膜トランジスタＱｓのチャンネル領域を除いたスイッチング半導体層１３２上には抵抗性接触部材１４０が形成され、その上にスイッチング入力電極１５５、スイッチング出力電極１５６が形成される。なお、前記スイッチング半導体層１３２のパターンの幅は、スイッチング入力電極１５５及びスイッチング出力電極１５６、データ線１５４のパターンの幅より広いか、同一に形成することが好ましい。
【００６３】
スイッチング入力電極１５５は、スイッチング薄膜トランジスタＱｓのソース電極の役割を果たす。スイッチング出力電極１５６は、スイッチング入力電極１５５とチャンネル領域を挟んで互いに向かい合って形成され、スイッチング薄膜トランジスタＱｓのドレイン電極の役割を果たす。スイッチング出力電極１５６は、連結部材１７１によって駆動制御電極１１２と連結され、出力するデータ信号によって駆動薄膜トランジスタＱｄをターンオン又はターンオフさせる。データ線１５４は、表示装置の列方向に形成され、外部から入力されるデータ信号をスイッチング薄膜トランジスタＱｓに伝達する役割を果たす。連結部材１７１は、後述する画素電極１７０と同じ物質で形成される。
【００６４】
スイッチング半導体層１３２、スイッチング入力電極１５５、及びスイッチング出力電極１５６を含むスイッチング薄膜トランジスタＱｓ上には、窒化珪素（ＳＩＮｘ）又は酸化珪素（ＳＩＯｘ）等で形成されたパッシベーション層１６０が形成される。
【００６５】
パッシベーション層１６０は、スイッチング薄膜トランジスタＱｓを保護する役割を果たす。
【００６６】
また、パッシベーション層１６０上には、画素電極１７０及び連結部材１７１が形成される。前述したように、連結部材１７１は、コンタクトホールを通じてスイッチング出力電極１５６と駆動制御電極１１２と直接接触してスイッチング薄膜トランジスタＱｓと駆動薄膜トランジスタＱｄを互いに電気的に連結する。また、画素電極１７０は、コンタクトホールを通じて駆動出力電極１５３と直接接触される。
【００６７】
このような構造によって、画素電極１７０は、駆動薄膜トランジスタＱｄから出力される電流を有機発光物質（ＯＬＥＤ  ｍａｔｅｒＩａｌ）２００に伝達する。この際、画素電極１７０は、多数の正孔を有機発光物質２００に伝達する正極（ａｎｏｄｅ）の役割を果たす。
【００６８】
パッシベーション層１６０及び画素電極１７０の上部には、隔壁１８０が形成されている。隔壁１８０は、ゲート線１１１、駆動電圧線１５１、データ線１５４、スイッチング薄膜トランジスタＱｓ、駆動薄膜トランジスタＱｄ、及び画素電極１７０のうち、一部エッジの周辺上に形成される。即ち、画素電極１７０のうち、隔壁１８０が形成されない部分に開口部が形成され、前記開口部の上部に有機発光物質（有機膜）２００が形成される。隔壁１８０は、アクリル樹脂、ポリイミド樹脂等の耐熱性及び耐溶媒性を有する有機絶縁物又は酸化珪素（ＳＩＯ２）、酸化チタン（ＴＩＯ２）等の無機絶縁物で形成されることができ、２層以上であり得る。隔壁１８０は、黒色顔料を含む感光剤で形成されることができる。
【００６９】
前述したように、スイッチング半導体層１３２は非晶質シリコンで形成され、駆動半導体層１３１は微結晶シリコン又は多結晶シリコンで形成され、スイッチング薄膜トランジスタＱｓと駆動薄膜トランジスタＱｄのチャンネルは、結晶構造が互いに異なるように形成される。
【００７０】
駆動薄膜トランジスタＱｄのチャンネルを微結晶シリコン又は多結晶シリコンで形成することにより、高い電荷移動度及び安定性を有することができる。これによって、発光素子に流れる電流量を増加させることができ、表示装置から出射される光の輝度を向上させることができる。
【００７１】
一方、スイッチング薄膜トランジスタＱｓは、特に、オフ電流によってストレージキャパシタＣｓｔに充電された電荷が外部に露出されることを最小化しなければならない。したがって、スイッチング薄膜トランジスタＱｓには、前記微結晶シリコン又は多結晶シリコンに対して、オフ電流が低い非晶質シリコンを利用して、スイッチング薄膜トランジスタＱｓのチャンネル領域として使用しなければならない。
【００７２】
本実施形態では、１つのスイッチング薄膜トランジスタと１つの駆動薄膜トランジスタのみを図示したが、これら以外に少なくとも１つの薄膜トランジスタ及びこれを駆動するための複数の配線を更に含むことにより、長時間駆動しても有機発光物質２００及び駆動トランジスタＱｄが劣化されることを防止して、有機発光表示装置の寿命が短縮されることを防止することができる。
【００７３】
図４乃至図１１を参照して、図３に図示した本発明の一実施形態による表示装置を製造する方法を説明する。
【００７４】
まず、図４に示すように、基板１００上にフォトレジスト膜を塗布した後、第１マスクを使用して、ゲート線１１１、ゲートパッド１１４、駆動制御電極（第１ゲート電極）１１２、及びスイッチング制御電極（第２ゲート電極）１１３パターンを形成する。なお、本実施形態において、前記フォトレジスト膜は、現像工程後、紫外線等の光によって露光されない部分が残存するポジティブ型を使用しているが、露光された領域が残存するネガティブ型を使用することもできる。
【００７５】
次に、図５に示すように、ゲート電極１１１、駆動制御電極１１２、スイッチング制御電極１１３、及びゲートパッド１１４上に第１絶縁膜１２１及び半導体層１３０を形成する。
【００７６】
半導体層１３０を蒸着した後、固相結晶化方法（ＳｏｌＩｄ  Ｐｈａｓｅ  ＣｒｙｓｔａｌｌＩｚａｔＩｏｎ：ＳＰＣ）、急速熱処理方法（ＲａｐＩｄ  Ｔｈｅｒｍａｌ  ＡｎｎｅａｌＩｎｇ：ＲＴＡ）、又はエキシマーレーザー方法（ＥｘｃＩｍｅｒ  Ｌａｓｅｒ  ＡｎｎｅａｌＩｎｇ：ＥＬＡ）を使用して半導体層１３０を結晶化することができ、このうち、固相結晶化方法を使用することが好ましい。
【００７７】
なお、第１絶縁膜１２１、半導体層１３０、及び抵抗性接触部材１４０を連続的に塗布した後、半導体層１３０を結晶化することもできる。
【００７８】
次に、図６に示すように、半導体層１３０を結晶化した後、半導体層１３０上に抵抗性接触部材１４０及びデータ金属１５０を蒸着する。データ金属１５０及び結晶化された半導体層１３０を同時にパターニングするために、データ金属１５０上にフォトレジスト膜を塗布して、駆動薄膜トランジスタのチャンネルが形成される領域に対応する部分がスリット処理された第２マスクを使用してフォトレジスト膜ＰＲパターンを形成する。
【００７９】
この際、第２マスクのスリットによって露光された光が干渉及び回折されるので、駆動薄膜トランジスタのチャンネル形成領域のフォトレジスト膜パターンの厚みは、駆動入力電極１５２、駆動出力電極１５３、及び駆動電圧線１５１が形成される領域のフォトレジスト膜パターンの厚みより薄く形成される。
【００８０】
次に、図７に示すように、フォトレジスト膜パターンを利用して、１次エッチングをしてデータ金属１５０、抵抗性接触部材１４０、及び半導体層１３０を除去した後、駆動薄膜トランジスタＱｄのチャンネル形成領域の上部のフォトレジスト膜を除去するエッチバック工程を進行する。図８に示すように、前記エッチバックされたフォトレジスト膜を利用して２次エッチング工程を進行して、前記フォトレジスト膜を除去すると、駆動薄膜トランジスタＱｄの駆動入力電極（第１ソース電極）１５２、駆動出力電極（第２ドレイン電極）１５３、及び駆動電圧線１５１と駆動半導体層１３１を形成することができる。
【００８１】
この際、データ金属１５０は駆動半導体層１３１に対して１回のエッチング工程を更に経て、駆動半導体層１３１の幅が駆動入力電極１５２、駆動出力電極１５３、及び駆動電圧線１５１の幅より広いか、同一に形成される。
【００８２】
次に、図９に図示された薄膜パターンを形成する方法を説明する。図８によって形成された薄膜パターン上に第２絶縁膜１２２を全面蒸着する。その後、第２絶縁膜１２２上に半導体層、抵抗性接触部材、及びデータ金属を連続的に塗布する。この際、前記半導体層は、別の結晶化工程を経ない非晶質状態の結晶を有する。
【００８３】
その後、前記データ金属の上部にフォトレジスト膜を塗布した後、駆動薄膜トランジスタＱｄの製造方法と同様にスイッチング薄膜トランジスタＱｓのチャンネル形成領域にスリット処理された第３マスクを使用して、図９に示すように、スイッチング半導体層１３２、スイッチング入力電極（第２ソース電極）１５５、及びスイッチング出力電極（第２ドレイン電極）１５６を含むスイッチング薄膜トランジスタＱｓ、データ線１５４、及びデータパッド１５７を形成する。
【００８４】
駆動薄膜トランジスタＱｄと同様にスイッチング入力電極１５５、スイッチング出力電極１５６、及びデータパッド１５７は、チャンネル形成領域を除いたスイッチング半導体層１３２上に形成される。また、スイッチング半導体層１３２の幅がスイッチング入力電極１５５、スイッチング出力電極１５６、及びデータ線１５４の幅より広いか、又は同一に形成される。
【００８５】
図１０に示すように、スイッチング薄膜トランジスタＱｓ、データ線１５４、及びデータパッド１５７上にパッシベーション膜（第３絶縁膜）１６０を塗布した後、第４マスクを通じてコンタクトホールを含むパッシベーション膜１６０のパターンを形成する。
【００８６】
その後、図１１に示すように、前記コンタクトホールを含むパッシベーション層１６０上に画素電極１７０を蒸着し、第５マスクを使用して画素電極１７０をパターニングする。
【００８７】
次に、図３に示すように、パッシベーション層１６０及び画素電極１７０上に第６マスクを使用して隔壁１８０を形成する。隔壁１８０は、前述したように、画素電極１７０の一部が露出される開口部を除いた画素の全領域に形成される。
【００８８】
その後、画素電極１７０の開口部の上に正孔輸送層（図示せず）及び発光層（図示せず）を含む有機発光物質２００を形成する。有機発光物質２００は、インクジェット印刷等の方法で形成することができる。そして、画素電極１７０と対向して有機発光物質２００に電子を提供する共通電極（図示せず）を形成して表示装置を製造する。
【００８９】
以下、図１２乃至図１９を参照して、本発明の他の実施形態による表示装置の構造及びその製造方法を詳細に説明する。
【００９０】
図１２は、本発明の他の実施形態による表示装置の構造を示す断面図である。
【００９１】
本発明の他の実施形態による表示装置は、基板１００上に駆動半導体層１３１、抵抗性接触部材１４０、駆動入力電極１５２、及び駆動出力電極１５３が形成される。この際、駆動半導体層１３１は、本発明の一実施形態による表示装置の駆動半導体層と同様に微結晶シリコン又は多結晶シリコンで形成される。また、駆動入力電極１５２及び駆動出力電極１５３は、チャンネル領域を除いた半導体層の上部に形成され、前記駆動入力電極及び出力電極の幅は、前記半導体層の幅より長いか、同一に形成される。
【００９２】
なお、駆動半導体層１３１の下部には、基板から流入される汚染源を遮断するブロッキング層（図示せず）が形成されることができる。ブロッキング層は、駆動半導体層１３１と結晶構造が類似な酸化珪素（ＳＩＯｘ）で形成されることができる。
【００９３】
駆動入力電極１５２及び駆動出力電極１５３上には、第１絶縁膜１２１が形成される。第１絶縁膜１２１は、基板の全面に塗布され、駆動入力電極１５２及び駆動出力電極１５３と駆動制御電極１１２とを絶縁する役割を果たす。
【００９４】
第１絶縁膜１２１上には、駆動制御電極１１２、スイッチング制御電極１１３、ゲート線１１１、及びゲートパッド１１４が形成される。
【００９５】
本発明の他の実施形態による表示装置の駆動薄膜トランジスタＱｄは、駆動制御電極１１２が駆動半導体層１３１上に形成されるトップゲート構造で形成される。
【００９６】
駆動制御電極１１２及びスイッチング制御電極１１３上には、第２絶縁膜１２２が形成される。第２絶縁膜１２２は、第１絶縁膜１２１の機能と同様に、スイッチング制御電極１１３とスイッチング半導体層１３２を絶縁する役割を果たす。
【００９７】
第２絶縁膜１２２上には、スイッチング半導体層１３２、抵抗性接触部材１４０、スイッチング入力電極１５５、スイッチング出力電極１５６を含むスイッチング薄膜トランジスタＱｓ、データ線１５４、及びデータパッド１５７が形成される。
【００９８】
即ち、本発明の他の実施形態による表示装置のスイッチング制御電極１１３とスイッチング半導体層１３２との間には１層の絶縁膜が介在される。
【００９９】
スイッチング薄膜トランジスタＱｓは、結晶化が行われない非晶質状態の結晶で形成される。そして、本発明の一実施形態による駆動薄膜トランジスタＱｄと同様にスイッチング半導体層１３２とスイッチング入力電極１５５及びスイッチング出力電極１５６を同じマスクを使用してパターニングして、スイッチング薄膜トランジスタＱｓを形成する。従って、チャンネル領域を除いた半導体層の上部にスイッチング入力電極１５５、スイッチング出力電極１５６、及びデータ線１５４が形成され、前記半導体層の幅は、スイッチング入力電極１５５、スイッチング出力電極１５６、及びデータ線１５４の幅より長いか、同一に形成される。
【０１００】
スイッチング薄膜トランジスタＱｓ上には、スイッチング薄膜トランジスタＱｓのスイッチング出力電極１５６、駆動薄膜トランジスタの駆動制御電極１１２、及び駆動出力電極１５３が画素電極１７０と電気的に連結されるコンタクトホールを含むパッシベーション膜１６０が形成される。そして、パッシベーション膜１６０上には、画素電極１７０及び隔壁１８０が形成される。隔壁１８０は、画素電極１７０の一部分が露出される開口部が形成されるようにパターニングされる。
【０１０１】
図１３乃至図１９は、本発明の他の実施形態による表示装置の製造方法を示す図で、図１２に図示された表示装置を製造する各工程段階別断面図である。
【０１０２】
まず、図１３に示すように、基板１００上に半導体層１３０を蒸着した後、半導体層１３０を結晶化する。半導体層１３０の結晶化は、固相結晶化法（ＳＰＣ）、急速熱処理方法（ＲＴＡ）、又はエキシマーレーザー方法（ＥＬＡ）を使用して半導体層１３０を結晶化することができ、このうち、固相結晶化方法を使用することが好ましい。
【０１０３】
なお、第１絶縁膜１２１、半導体層１３０、及び抵抗性接触部材１４０を連続的に塗布した後、半導体層１３０を結晶化することもできる。
【０１０４】
その後、本発明の一実施形態による表示装置の駆動薄膜トランジスタＱｄの製造方法と同様に抵抗接触部材１４０及びデータ金属１５０を蒸着する。そして、データ金属１５０上にフォトレジスト膜ＰＲを塗布した後、スリット処理された第１マスクを使用して、フォトレジスト膜パターンを形成する。
【０１０５】
次に、図１４に示すように、前記フォトレジスト膜パターンを利用して１次エッチングをして、データ金属１５０、抵抗性接触部材１４０、及び半導体層１３０を除去した後、駆動薄膜トランジスタＱｄのチャンネル形成領域上部のフォトレジスト膜パターンを除去するエッチバック工程を進行する。
【０１０６】
次に、図１５に示すように、前記エッチバックされたフォトレジスト膜を使用して２次エッチング工程を進行して、前記フォトレジスト膜を除去して、駆動薄膜トランジスタＱｄの駆動入力電極１５２、駆動出力電極１５３、及び駆動電圧線１５１と駆動半導体層１３１を形成する。
【０１０７】
その後、駆動半導体層１３１、駆動入力電極１５２、及び駆動出力電極１５３の上部に第１絶縁膜１２１及びゲート金属１１０（図示せず）を蒸着した後、ゲート金属１１０を第２マスクを使用して、図１６に示すように、ゲート線１１１、駆動制御電極１１２、スイッチング制御電極１１３、及びゲートパッド１１４が形成される。
【０１０８】
次に、スイッチング制御電極１１３上に第２絶縁膜１２２及び半導体層１３０、抵抗性接触部材１４０、及びデータ金属１５０を連続蒸着する。上述した本発明の一実施形態と同様にスイッチング半導体層１３２は、別の結晶化工程を経ない非晶質シリコン結晶で構成される。又、図１７に示すように、本発明の一実施形態によるスイッチング薄膜トランジスタＱｓの製造方法と同様にチャンネル形成領域に対応する部位にスリット処理された第３マスクを使用して、データ金属１５０、抵抗性接触部材１４０、及びスイッチング半導体層１３２をパターニングして、データ線１５４、データパッド１５７、及びスイッチング薄膜トランジスタＱｓを形成する。スイッチング薄膜トランジスタＱｓの入力電極１５５及び出力電極１５６、データ線１５４、及びデータパッド１５７は、スイッチング薄膜トランジスタのチャンネル部位を除いた半導体層の上部に形成される。また、スイッチング半導体層１３２の幅は、スイッチング入力電極１５５、スイッチング出力電極１５６、及びデータ線１５４の幅に対して広いか、同一に形成される。
【０１０９】
次に、図１８に示すように、第４マスクを使用してスイッチング出力電極１５６、駆動制御電極１１２、及び駆動出力電極１５２が画素電極１７０と直接接触することができるコンタクトホールを含むパッシベーション層１６０を形成する。
【０１１０】
パッシベーション層１６０上に画素電極１７０を蒸着し、第５マスクを使用して図１９に図示された表示装置を製造する。
【０１１１】
その後、第６マスクを使用して、パッシベーション層１６０及び画素電極１７０の上に隔壁１８０を形成する。隔壁１８０は、図１２に示すように、画素電極１７０上に有機発光物質２００が蒸着されることができる開口部を含む。
【０１１２】
その後、画素電極１７０の開口部上に正孔輸送層（図示せず）及び発光層（図示せず）を含む有機発光物質２００を形成する。そして、画素電極１７０と対向して有機発光物質２００に電子を提供する共通電極（図示せず）を形成して表示装置を製造する。
【０１１３】
以上で説明した本発明の一実施形態及び他の実施形態による表示装置の駆動薄膜トランジスタＱｄ及びスイッチング薄膜トランジスタＱｓの半導体層と入力電極及び出力電極は、同じマスクを使用して形成したが、２つの薄膜トランジスタＱｄ，Ｑｓのうち、いずれか一つは半導体層と入力電極及び出力電極を互いに異なるマスクを使用して形成することもできる。
【０１１４】
以上で説明したように、本発明の一実施形態及び他の実施形態による表示装置は、有機発光素子を使用した表示装置のスイッチング薄膜トランジスタ及び駆動薄膜トランジスタの要求特性を満足する。
【０１１５】
また、本発明の一実施形態及び他の実施形態による表示装置の製造方法を使用すると、マスク数を減少させて工程を単純化させることができる。さらに、表示装置の製造費用が減少できる。
【０１１６】
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【０１１７】
【図１】本発明の実施形態による表示装置の等価回路図である。
【図２】本発明の実施形態による表示装置の配置図である。
【図３】図２に図示された表示装置をＩ−Ｉに沿って切断した本発明の一実施形態による表示装置の断面図である。
【図４】本発明の一実施形態による製造方法を示す断面図である。
【図５】本発明の一実施形態による製造方法を示す断面図である。
【図６】本発明の一実施形態による製造方法を示す断面図である。
【図７】本発明の一実施形態による製造方法を示す断面図である。
【図８】本発明の一実施形態による製造方法を示す断面図である。
【図９】本発明の一実施形態による製造方法を示す断面図である。
【図１０】本発明の一実施形態による製造方法を示す断面図である。
【図１１】本発明の一実施形態による製造方法を示す断面図である。
【図１２】図２に図示された表示装置をＩ−Ｉに沿って切断した本発明の他の実施形態による表示装置の断面図である。
【図１３】本発明の他の実施形態による製造方法を示す断面図である。
【図１４】本発明の他の実施形態による製造方法を示す断面図である。
【図１５】本発明の他の実施形態による製造方法を示す断面図である。
【図１６】本発明の他の実施形態による製造方法を示す断面図である。
【図１７】本発明の他の実施形態による製造方法を示す断面図である。
【図１８】本発明の他の実施形態による製造方法を示す断面図である。
【図１９】本発明の他の実施形態による製造方法を示す断面図である。
【符号の説明】
【０１１８】
１００    基板、
１１０    ゲート金属、
１１１    ゲート線、
１１２    駆動制御電極、
１１３    スイッチング制御電極、
１１４    ゲートパッド、
１２１    第１絶縁膜、
１２２    第２絶縁膜、
１３０    半導体層、
１３１    駆動半導体層、
１３２    スイッチング半導体層、
１４０    抵抗性接触部材、
１５０    データ金属、
１５１    駆動電圧線、
１５２    駆動入力電極、
１５３    駆動出力電極、
１５４    データ線、
１５５    スイッチング入力電極、
１５６    スイッチング出力電極、
１５７    データパッド、
１６０    パッシベーション層、
１７０    画素電極、
１７１    連結部材、
１８０    隔壁、
２００    有機発光材料。
【図１】
2007256926.tif 000003
【図２】
2007256926.tif 000004
【図３】
2007256926.tif 000005
【図４】
2007256926.tif 000006
【図５】
2007256926.tif 000007
【図６】
2007256926.tif 000008
【図７】
2007256926.tif 000009
【図８】
2007256926.tif 000010
【図９】
2007256926.tif 000011
【図１０】
2007256926.tif 000012
【図１１】
2007256926.tif 000013
【図１２】
2007256926.tif 000014
【図１３】
2007256926.tif 000015
【図１４】
2007256926.tif 000016
【図１５】
2007256926.tif 000017
【図１６】
2007256926.tif 000018
【図１７】
2007256926.tif 000019
【図１８】
2007256926.tif 000020
【図１９】
2007256926.tif 000021