(57)【要約】【課題】消費電力の増大を招くことなく、特に回路素子の数を効果的に削減し、半導体チップ上の占有面積を小さくして低コスト化ができる増幅回路を提供する。【解決手段】入力端子１１，１２及び１３からの入力信号を増幅して出力端子２１，２２及び２３へ出力する増幅ユニット（Ｍ１−Ｍ３，Ｒ１−Ｒ３）と、増幅ユニットの共通モード利得を差動モード入力に対して差動モード利得より小さく設定するための共通モード利得低減回路（ＣＳ）を有する。【選択図】図１
2007043289.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力信号をそれぞれ受ける複数の入力端子と；
前記複数の入力信号をそれぞれ増幅した複数の出力信号を出力する増幅ユニットと；
前記複数の出力信号をそれぞれ取り出す複数の出力端子；及び
前記増幅ユニットに接続され、前記複数の入力信号の平均である共通モード入力に対して前記複数の出力信号の平均である共通モード出力が持つ共通モード利得を、前記複数の入力信号それぞれと前記共通モード入力との差である複数の差動モード入力に対して前記複数の出力信号それぞれと前記共通モード出力の差である複数の差動モード出力が持つ差動モード利得より小さく設定するように構成された共通モード利得低減回路を具備する増幅回路。
【請求項２】
第１、第２及び第３の入力信号をそれぞれ受ける第１、第２及び第３の入力端子と；
前記第１、第２及び第３の入力信号をそれぞれ増幅した第１、第２及び第３の出力信号を出力する増幅ユニットと；
前記第１、第２及び第３の出力信号をそれぞれ取り出す第１、第２及び第３の出力端子；及び
前記増幅ユニットに接続され、前記第１、第２及び第３の入力信号の平均である共通モード入力に対して前記第１、第２及び第３の出力信号の平均である共通モード出力が持つ共通モード利得を、前記第１、第２及び第３の入力信号と前記共通モード入力との差である差動モード入力に対して前記第１、第２及び第３の出力信号と前記共通モード出力の差である差動モード出力が持つ差動モード利得より小さく設定するように構成された共通モード利得低減回路を具備する増幅回路。
【請求項３】
前記増幅ユニットは、前記第１、第２及び第３の入力端子にゲート端子またはベース端子がそれぞれ接続され、ドレイン端子またはコレクタ端子が前記第１、第２及び第３の出力端子にそれぞれ接続された第１、第２及び第３トランジスタ、及び前記第１、第２及び第３トランジスタのドレイン端子またはコレクタ端子にそれぞれ接続された第１、第２及び第３の負荷を有し、
前記共通モード利得低減回路は、前記第１、第２及び第３トランジスタの共通ソース端子または共通エミッタ端子に接続された電流源を有する請求項２記載の増幅回路。
【請求項４】
前記増幅ユニットは、前記第１、第２及び第３の入力端子にゲート端子またはベース端子がそれぞれ接続され、ドレイン端子またはコレクタ端子が前記第１、第２及び第３の出力端子にそれぞれ接続された第１、第２及び第３トランジスタ、及び前記第１、第２及び第３トランジスタのドレイン端子またはコレクタ端子にそれぞれ接続された第１、第２及び第３の負荷を有し、
前記共通モード利得低減回路は、前記第１、第２及び第３トランジスタのソース端子またはエミッタ端子にそれぞれ接続された第１、第２及び第３の電流源と、前記第１、第２及び第３トランジスタのソース端子間またはエミッタ端子間にそれぞれ接続された第１、第２及び第３のディジェネレーション抵抗とを有する請求項２記載の増幅回路。
【請求項５】
前記第１、第２及び第３の負荷は、第４、第５及び第６の電流源をそれぞれ含み、
前記第１、第２及び第３の出力端子の共通モード出力を検出し、該検出した共通モード出力を前記第４、第５及び第６の電流源にフィードバックする共通モードフィードバック回路をさらに具備する請求項３または４のいずれか１項記載の増幅回路。
【請求項６】
前記増幅ユニットの同相利得と同一利得を有し、前記第１、第２及び第３の入力端子上の同相信号を増幅し、該増幅した同相信号を前記第１、第２及び第３の出力端子に前記第１、第２及び第３の出力信号に含まれる同相信号と逆相で供給する共通フィードフォワード増幅器をさらに具備する請求項２乃至４のいずれか１項記載の増幅回路。
【請求項７】
前記増幅ユニットは、前記第１、第２及び第３の入力端子にゲート端子またはベース端子がそれぞれ接続され、ドレイン端子またはコレクタ端子が前記第１、第２及び第３の出力端子にそれぞれ接続された第１、第２及び第３トランジスタ、及び前記第１、第２及び第３トランジスタのドレイン端子またはコレクタ端子にそれぞれ接続された第１、第２及び第３の負荷を有し、
前記共通モードフィードフォワード増幅器は、前記第１、第２及び第３入力端子上の同相信号を検出し、該検出した同相信号に対応した第１電流を得る同相検出ユニット、及び前記第１電流を電流入力端子に受け、該第１電流に対応した第２電流を出力する第１、第２及び第３電流出力端子が前記第１、第２及び第３出力端子に接続されるカレントミラー回路を有する請求項６記載の増幅回路。
【請求項８】
前記増幅ユニットは、第１、第２反転入力及び同一電流を出力する第１、第２出力を有し、前記第１入力端子に第１反転入力が接続され、前記第１出力端子に第１出力が接続された第１のトランスコンダクタ増幅器と、第３、第４反転入力及び同一電流を出力する第３、第４出力を有し、前記第２入力端子に第３反転入力が接続され、前記第２出力端子に第３出力が接続された第２のトランスコンダクタ増幅器と、及び第５、第６反転入力及び同一の出力電流を出力する第５、第６出力を有し、前記第３入力端子に第５反転入力が接続され、前記第３出力端子に第５出力が接続された第１のトランスコンダクタ増幅器を含み、
前記共通モード利得低減回路は、前記第２出力、第４出力及び第６出力の共通モード出力電流を前記第２反転入力、第４反転入力及び第６反転入力にフィードバックする共通モードフィードバック回路を含む請求項２記載の増幅回路。
【請求項９】
請求項２乃至８のいずれか１項記載の増幅回路と；
第４、第５及び第６の入力信号を受ける第４、第５及び第６の入力端子と；
前記第１、第２及び第３入力端子と前記第４、第５及び第６の入力端子との間及び前記前記第１、第２及び第３入力端子と前記第１、第２及び第３の出力端子との間に接続された、抵抗及びキャパシタを含む時定数回路とを具備するフィルタ。
【請求項１０】
無線周波数信号を受信する受信ユニットと；
前記受信ユニットからの出力信号を復調して第１、第２及び第３のベースバンド信号を生成する復調ユニットと；
前記第１、第２及び第３のベースバンド信号を前記第１、第２及び第３入力信号として受け、該第１、第２及び第３の入力信号を増幅して前記第１、第２及び第３の出力信号を出力する請求項２乃至９のいずれか１項記載の増幅回路と；
前記第１、第２及び第３の出力信号をディジタル信号ベースバンド信号に変換するアナログ−ディジタル変換器；及び
前記ディジタルベースバンド信号を受けて復号のための処理を行う処理ユニットを具備する無線通信装置。
【請求項１１】
送信すべきデータを処理して第１、第２及び第３のディジタルベースバンド信号を生成する処理ユニットと、
前記第１、第２及び第３のディジタルベースバンド信号を第１、第２及び第３のアナログベースバンド信号に変換するディジタル−アナログ変換器と；
第１、第２及び第３のアナログベースバンド信号を前記第１、第２及び第３入力信号として受け、該第１、第２及び第３の入力信号を増幅して前記第１、第２及び第３の出力信号を出力する請求項２乃至９のいずれか１項記載の増幅回路と；
前記第１、第２及び第３出力信号を変調して無線周波数信号を出力する変調ユニット；及び
前記無線周波数信号を送信する送信ユニットを具備する無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、特に複素数信号のようなアナログベクトル信号を扱う増幅回路とこれを用いたフィルタ及び無線通信装置に関する。
【背景技術】
【０００２】
２００５年現在の無線通信分野においては、信号を振幅と位相の両方について変調する方式が多く採用されている。このために多くの場合、同相（In-phase）信号（Ｉ信号という）と直交相（Quadrature-phase）信号（Ｑ信号という）と呼ばれる直交２信号を用いている。
【０００３】
１９９５年頃は、例えば集積回路上にフィルタを形成する場合、Ｉ信号及びＱ信号共にシングルエンド方式（信号線と接地線間の電圧を信号として扱う回路方式）が採られていた。非特許文献１（M. Koyama, T. Arai, H.  Tanimoto, Y. Yoshida, “A 2.5-V active low-pass filter using all-n-p-n Gilbert cells with a 1-Vp-p range”, IEEE Journal of Solid-State Circuits, Vol. 28, No. 12, Dec. 1993, pp. 1246 - 1253.）には、シングルエンド方式のフィルタの例が示されている。
【０００４】
２０００年以降は、Ｉ信号及びＱ信号共に差動方式（プラスの信号線とマイナスの信号線との間の電圧を信号として扱う回路方式）が採られることが多くなっている。非特許文献２（T. Itakura, T. Ueno, H. Tanimoto, A. Yasuda, R. Fujimoto, T. Arai, H. Kokatsu, “A 2.7-V, 200-kHz, 49-dBm, stopband-IIP3, low-noise, fully balanced gm-C filter IC”, IEEE Journal of Solid-State Circuits, Vol. 34, No. 8, Aug. 1999, pp. 1155 - 1159.）には、差動方式のフィルタの例が示されている。
【０００５】
シングルエンド方式の利点は、差動方式と比較して部品点数が少ないことである。１９９０年代の通信方式は伝送レートが低く、大きなキャパシタを必要としたため、いくつかのキャパシタは集積回路の外付け部品として回路ボード上に実装されていた。外付け部品の数は可能な限り少ない方が低コストとなるので、シングルエンド方式が望ましい。
【０００６】
しかしながらシングルエンド方式では、電源電圧、接地電位とは別にアナログの基準電圧としてアナロググランド電位を集積回路内部の各増幅回路に供給する必要がある。この場合、アナロググランド電位には信号電流が流れ込むため、電流供給（または電流吸収）能力が高いアナロググラウンド用バッファアンプを用いる必要がある。アナロググラウンド用バッファアンプの出力インピーダンスが高いと、アナロググランド電位が信号電流によって変動する。この変動は、例えばＩ信号からＱ信号への信号漏洩の原因となったり、出力から入力への信号漏洩の原因となったりする。後者の信号漏洩は、回路の発振という問題を引き起こす。
【０００７】
２０００年以降の無線通信方式は高速データ伝送のために広帯域化され、比較的容量の小さいキャパシタを用いるように変化してきた。ほとんどの部品がチップ上に集積可能となり、差動方式が採用されることが多くなった。差動方式はプラス端子とマイナス端子にそれぞれ大きさが等しく、極性が逆の電圧を載せ、増幅などを行う方式である。仮想的にプラス端子とマイナス端子の電圧の平均値がアナロググランド電位の役割をはたすが、プラス端子から出力された電流はマイナス端子に流れ込むため、アナロググランド端子を用意する必要はない。シングルエンド方式では必要であったアナロググランド用バッファアンプは不要であり、消費電力は差動方式の方が小さくなる。このため現在では、ほとんど差動方式が採用されている。
【非特許文献１】M. Koyama, T. Arai, H.  Tanimoto, Y. Yoshida, “A 2.5-V active low-pass filter using all-n-p-n Gilbert cells with a 1-Vp-p range”, IEEE Journal of Solid-State Circuits, Vol. 28, No. 12, Dec. 1993, pp. 1246 - 1253.
【非特許文献２】T. Itakura, T. Ueno, H. Tanimoto, A. Yasuda, R. Fujimoto, T. Arai, H. Kokatsu, “A 2.7-V, 200-kHz, 49-dBm, stopband-IIP3, low-noise, fully balanced gm-C filter IC”, IEEE Journal of Solid-State Circuits, Vol. 34, No. 8, Aug. 1999, pp. 1155 - 1159.
【発明の開示】
【発明が解決しようとする課題】
【０００８】
半導体微細加工技術の進展により、半導体チップの単位面積当たりのコストが上昇するに従ってアナログ回路、特に受動素子がチップ面積の大きな割合を占めるようになってきている。このため半導体チップにおける受動素子の占める面積の削減は、コスト削減のために重要な課題となっている。
【０００９】
シングルエンド方式は部品点数が少ないという点において、チップ面積とコストの削減に有利ではあるが、先述のようにアナロググランド電位を各回路ブロックに供給するために、電流駆動能力が高いアナロググラウンド用バッファアンプを必要とするため、消費電力が増大してしまう。
【００１０】
一方、差動方式はシングルエンド方式では必要であったアナロググランド用バッファアンプは不要であり、消費電力が小さくなる利点はあるが、シングルエンド方式に比較して部品点数が増大し、コストが高くなってしまう。
【００１１】
本発明は、消費電力の増大を招くことなく、特に回路素子の数を効果的に削減し、半導体チップ上の占有面積を小さくして低コスト化ができる増幅回路とこれを用いたフィルタ及び無線通信装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の観点によると、複数の入力信号をそれぞれ受ける複数の入力端子と；
前記複数の入力信号をそれぞれ増幅した複数の出力信号を出力する増幅ユニットと；
前記複数の出力信号をそれぞれ取り出す複数の出力端子；及び前記増幅ユニットに接続され、前記複数の入力信号の平均である共通モード入力に対して前記複数の出力信号の平均である共通モード出力が持つ共通モード利得を、前記複数の入力信号それぞれと前記共通モード入力との差である複数の差動モード入力に対して前記複数の出力信号それぞれと前記共通モード出力の差である複数の差動モード出力が持つ差動モード利得より小さく設定するように構成された共通モード利得低減回路を具備する増幅回路を提供する。
【００１３】
本発明の第２の観点によると、第１、第２及び第３の入力信号をそれぞれ受ける第１、第２及び第３の入力端子と；前記第１、第２及び第３の入力信号をそれぞれ増幅した第１、第２及び第３の出力信号を出力する増幅ユニットと；前記第１、第２及び第３の出力信号をそれぞれ取り出す第１、第２及び第３の出力端子；及び前記増幅ユニットに接続され、前記第１、第２及び第３の入力信号の平均である共通モード入力に対して前記第１、第２及び第３の出力信号の平均である共通モード出力が持つ共通モード利得を、前記第１、第２及び第３の入力信号と前記共通モード入力との差である差動モード入力に対して前記第１、第２及び第３の出力信号と前記共通モード出力の差である差動モード出力が持つ差動モード利得より小さく設定するように構成された共通モード利得低減回路を具備する増幅回路を提供する。  本発明の第３の観点によると、第２の観点に係る増幅回路と；第４、第５及び第６の入力信号を受ける第４、第５及び第６の入力端子と；前記第１、第２及び第３入力端子と前記第４、第５及び第６の入力端子との間及び前記前記第１、第２及び第３入力端子と前記第１、第２及び第３の出力端子との間に接続された、抵抗及びキャパシタを含む時定数回路とを具備するフィルタを提供する。
【００１４】
本発明の第４の観点によると、無線周波数信号を受信する受信ユニットと；前記受信ユニットからの出力信号を復調して第１、第２及び第３のベースバンド信号を生成する復調ユニットと；前記第１、第２及び第３のベースバンド信号を前記第１、第２及び第３入力信号として受け、該第１、第２及び第３の入力信号を増幅して前記第１、第２及び第３の出力信号を出力する第２の観点に係る増幅回路と；前記第１、第２及び第３の出力信号をディジタル信号ベースバンド信号に変換するアナログ−ディジタル変換器；及び前記ディジタルベースバンド信号を受けて復号のための処理を行う処理ユニットを具備する無線通信装置を提供する。
【００１５】
本発明の第４の観点によると、送信すべきデータを処理して第１、第２及び第３のディジタルベースバンド信号を生成する処理ユニットと、前記第１、第２及び第３のディジタルベースバンド信号を第１、第２及び第３のアナログベースバンド信号に変換するディジタル−アナログ変換器と；第１、第２及び第３のアナログベースバンド信号を前記第１、第２及び第３入力信号として受け、該第１、第２及び第３の入力信号を増幅して前記第１、第２及び第３の出力信号を出力する第２の観点に係る増幅回路と；前記第１、第２及び第３出力信号を変調して無線周波数信号を出力する変調ユニット；及び前記無線周波数信号を送信する送信ユニットを具備する無線通信装置を提供する。
【発明の効果】
【００１６】
本発明によると、シングルエンド方式において必要としたアナロググランド用バッファアンプを必要とせず低消費電力化に適しており、かつＩ信号及びＱ信号のような複素信号を増幅することが可能でありながら、必要な回路素子の数、例えば負荷抵抗の数は通常の差動方式に比較して少ない。従って半導体チップ上の占有面積を小さくすることができ、低コスト化が可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照しながら本発明の幾つかの実施形態について詳細に説明する。
【００１８】
（第１の実施形態）  
図１は、本発明の第１の実施形態に係る増幅回路を示している。入力端子１１，１２及び１３に入力信号Ｖin1，Ｖin2及びＶin3がそれぞれ入力され、出力端子２１，２２及び２３から増幅された出力信号Ｖout1，Ｖout2及びＶout3がそれぞれ出力される。入力端子１１，１２及び１３には、Ｎ型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）Ｍ１，Ｍ２及びＭ３のゲート端子がそれぞれ接続される。トランジスタＭ１，Ｍ２及びＭ３の共通ソース端子は電流源ＣＳに接続される。トランジスタＭ１，Ｍ２及びＭ３のドレイン端子は、出力端子２１，２２及び２３にそれぞれ接続されると共に、負荷抵抗Ｒ１，Ｒ２及びＲ３をそれぞれ介して電源Ｖddに接続される。
【００１９】
トランジスタＭ１，Ｍ２及びＭ３は同じゲート長、ゲート幅を有し、製造誤差を無視すると同じトランスコンダクタンスｇｍを有する。負荷抵抗Ｒ１，Ｒ２及びＲ３の抵抗値Ｒも、誤差を除いて同一である。
【００２０】
図１の増幅回路では電流源ＣＳによって入力信号Ｖin1，Ｖin2及びＶin3の平均（Ｖin1＋Ｖin2＋Ｖin3）／３である共通モード入力Ｖincomに対して出力信号Ｖout1，Ｖout2及びＶout3の平均（Ｖout1＋Ｖout2＋Ｖout3）／３である共通モード出力Ｖoutcomが持つ共通モード利得は、入力信号Ｖin1，Ｖin2及びＶin3と共通モード入力との差である差動モード入力に対して出力信号Ｖout1，Ｖout2及びＶout3と共通モード出力の差である差動モード出力が持つ差動モード利得より小さく設定されている。ただし、入力信号Ｖin1，Ｖin2及びＶin3、共通モード入力Ｖincom、出力信号Ｖout1，Ｖout2及びＶout3、及び共通モード出力Ｖoutcomは全て電圧信号であるとする。以下、詳しく説明する。
【００２１】
３つの入力端子１１，１２及び１３に同じ入力信号Ｖin1，Ｖin2及びＶin3が入力された場合、トランジスタＭ１，Ｍ２及びＭ３のドレイン端子に電流源ＣＳの電流Ｉbiasの３分の１ずつの電流がそれぞれ流れる。電流源ＣＳが理想電流源であると仮定すると、入力信号電圧によらずトランジスタＭ１，Ｍ２及びＭ３のドレイン電流は一定である。トランジスタＭ１，Ｍ２及びＭ３のドレイン電流が一定であれば、出力信号Ｖout1，Ｖout2及びＶout3の電圧は変動せず、従って共通モード利得は０となる。実際には電流源ＣＳはトランジスタなどを用いて実現され、有限の出力インピーダンスを持つが、その出力インピーダンスが負荷抵抗Ｒ１，Ｒ２及びＲ３と比較して大きいならば、共通モード利得は０に近い小さな値となる。
【００２２】
一方、入力端子１１，１２及び１３の入力信号Ｖin1，Ｖin2及びＶin3から共通モード入力Ｖincomを引いた差動モード入力に対して、出力端子２１，２２及び２３の出力信号Ｖout1，Ｖout2及びＶout3から共通モード出力Ｖoutcomを差し引いた差動モード出力が持つ差動モード利得は、トランジスタＭ１，Ｍ２及びＭ３のトランスコンダクタンスｇｍと負荷抵抗Ｒ１，Ｒ２及びＲ３の抵抗値Ｒとの積ｇｍＲで与えられる。
【００２３】
差動モード入力はＶin1−Ｖincom，Ｖin2−Ｖincom及びＶin3−Ｖincomであり、それらの和はＶin1＋Ｖin2＋Ｖin3−３Ｖincomである。共通モード入力Ｖincomは（Ｖin1＋Ｖin2＋Ｖin3）／３であるから、この和Ｖin1＋Ｖin2＋Ｖin3−３Ｖincomが０であることは明らかである。これは差動増幅回路の場合と同様であり、例えばＶin1が上昇した場合にはＶin2及びＶin3がバランスをとって下降する。このため、図１に示すトランジスタＭ１，Ｍ２及びＭ３の共通ソースノードの電圧変動は抑えられる。従って差動モードに対しては、トランジスタＭ１，Ｍ２及びＭ３はあたかもソース端子が接地されているように動作し、増幅回路の利得はｇｍＲとなる。
【００２４】
３つの入力端子があれば、三相誘導電動機の駆動からも明らかなように信号の回転方向を表現することが可能である。信号の回転方向を示す機能は、無線通信においてＩ信号及びＱ信号を用いる機能と同じと言える。一方、差動３信号は前述の通り和が０になる点で差動増幅回路の差動信号と同じで、仮想的なアナロググランド電位は存在するものの信号電流は流れない。このため、電流供給（または電流吸収）能力が高いアナロググランド用バッファアンプを用意する必要はない。このように本実施形態に係る増幅回路は、例えばＩ信号及びＱ信号を増幅する場合、シングルエンド方式において必要とするアナロググランド用バッファアンプを必要としないので、低消費電力化に適している。
【００２５】
一方、Ｉ信号及びＱ信号を差動方式で増幅する増幅回路では、４個の負荷抵抗を必要とする。本実施形態に係る増幅回路は、Ｉ信号及びＱ信号のような複素信号を増幅することが可能でありながら、負荷抵抗の数は３個でよく、通常の差動方式に比較して必要な部品点数が少ない。従って、半導体チップ上の占有面積を小さくすることができ、低コスト化に適している。また、図１の増幅回路によるとＩ信号及びＱ信号のような複素信号のみならず、例えば２次元加速度センサの出力ベクトル信号などの増幅もできる。
【００２６】
このようにｎ次元ベクトルをアナログ信号として扱う場合、各ベクトル要素を差動増幅回路により増幅すると２ｎ個の負荷が必要になるが、本実施形態に係る増幅回路では負荷の数をｎ＋１個に削減できる。
【００２７】
図１では、ＭＯＳトランジスタを用いたが、ＭＯＳトランジスタをバイポーラトランジスタに置き換えてもよいことはいうまでもない。この場合、ＭＯＳトランジスタのゲート端子、ドレイン端子及びソース端子とバイポーラトランジスタのベース端子、コレクタ端子及びエミッタ端子とをそれぞれ対応させればよい。このようにＭＯＳトランジスタとバイポーラトランジスタを相互に置き換えることができることは、以降の実施形態においても同様である。
【００２８】
（第２の実施形態）  
図２は、本発明の第２の実施形態に係る増幅回路であり、図１の増幅回路に対して入力端子１４、出力端子２４、トランジスタＭ４及び負荷抵抗Ｒ４が追加されている。トランジスタＭ１，Ｍ２，Ｍ３及びＭ４は同じゲート長、ゲート幅を有し、製造誤差を無視すると同じトランスコンダクタンスｇｍを有する。負荷抵抗Ｒ１，Ｒ２，Ｒ３及びＲ４の抵抗値Ｒも、誤差を除いて同一である。
【００２９】
図１の増幅回路と同様、図２の増幅回路においても入力信号Ｖin1，Ｖin2，Ｖin3及びＶin4の平均である共通モード入力に対して出力信号Ｖout1，Ｖout2，Ｖout3及びＶout4の平均である共通モード出力が持つ共通モード利得は、入力信号Ｖin1，Ｖin2，Ｖin3及びＶin4と共通モード入力との差である差動モード入力に対して出力信号Ｖout1，Ｖout2，Ｖout3及びＶout4の共通モード出力の差である差動モード出力が持つ差動モード利得より小さく設定される。
【００３０】
図１の増幅回路は２次元ベクトル信号、例えばＩ信号及びＱ信号のような複素ベクトル信号の増幅に適しているように、図２の増幅回路は３次元ベクトル信号の増幅に適している。図３は３次元ベクトル空間を示す図である。３次元ベクトル空間には、直交する３つの座標軸ｘ，ｙ，ｚ上でベクトルを表す直交座標系がよく用いられる。直交座標で表される信号を増幅する場合、シングルエンド方式の増幅回路を用いるとアナロググランド電位を供給するために大きな電流駆動能力をもつアナロググラウンド用バッファアンプが必要となり、消費電力の増大を招く。差動方式の場合には、直交３信号に対してそれぞれ２つずつの入力端子が必要であるため、計６個の負荷抵抗が必要になる。
【００３１】
図３に示すように、正四面体の重心Ｇを基点とし、正四面体の各頂点ａ，ｂ，ｃ，ｄに向かう４方向を座標軸として３次元ベクトルを表現することができる。各４方向のベクトルの長さを信号の４つの要素とし、１つの３次元ベクトルを４方向のベクトルの合成ベクトルとして示す。自由度が１つ増えるように見えるが、４つのベクトルの長さ（スカラー）の和が０となる条件を加えることで、自由度は３のままである。図２の増幅回路は、このような３次元ベクトルを４軸で表現したアナログ信号の増幅に適している。差動モード信号を増幅し、共通モード信号を除去する機能を備えるためである。直交３軸を通常の２入力・２出力の差動増幅回路で増幅する場合には６つの負荷抵抗が必要になるのに対して、図２の増幅回路では４つの負荷抵抗Ｒ１，Ｒ２，Ｒ３及びＲ４があればよい。従って、部品点数が少ないために半導体チップ上での占有面積が小さく、それだけ低コスト化できる。また４信号の差動成分の和（スカラーの和）が０となるので、共通モード電圧が仮想的なアナロググランド電位となるが、信号電流は流れない。このためシングルエンド方式の場合に必要となるアナロググランド用バッファは不要であり、低消費電力化に適している。
【００３２】
（第３の実施形態）  
図４は、本発明の第３の実施形態に係る増幅回路であり、バイポーラトランジスタを用いている。入力端子１１，１２及び１３には、バイポーラトランジスタ（この例ではｎｐｎ型トランジスタ）Ｑ１，Ｑ２及びＱ３のベース端子がそれぞれ接続される。トランジスタＱ１，Ｑ２及びＱ３のエミッタ端子は、電流源ＣＳ１，ＣＳ２及びＣＳ３にそれぞれ接続される。さらに、トランジスタＱ１，Ｑ２のエミッタ端子間、トランジスタＱ２，Ｑ３のエミッタ端子間及びトランジスタＱ１，Ｑ３のエミッタ端子間に、ディジェネレーション抵抗Ｒ５，Ｒ６及びＲ７がそれぞれ接続される。トランジスタＱ１，Ｑ２及びＱ３のコレクタ端子は、出力端子２１，２２及び２３にそれぞれ接続されると共に、負荷抵抗Ｒ１，Ｒ２及びＲ３をそれぞれ介して電源Ｖccに接続される。
【００３３】
トランジスタＱ１，Ｑ２及びＱ３は、同じエミッタ面積を有し、製造誤差を無視すると同じトランスコンダクタンスを有する。負荷抵抗Ｒ１，Ｒ２及びＲ３の抵抗値も、誤差を除いて同一である。ディジェネレーション抵抗Ｒ５，Ｒ６及びＲ７の抵抗値も、誤差を無視すれば同一である。
【００３４】
図４の増幅回路においては、電流源ＣＳ１，ＣＳ２及びＣＳ３とディジェネレーション抵抗Ｒ５，Ｒ６及びＲ７によって、図１の増幅回路と同様、入力信号Ｖin1，Ｖin2及びＶin3の平均である共通モード入力Ｖincomに対して出力信号Ｖout1，Ｖout2及びＶout3の平均である共通モード出力Ｖoutcomが持つ共通モード利得は、入力信号Ｖin1，Ｖin2及びＶin3と共通モード入力との差である差動モード入力に対して出力信号Ｖout1，Ｖout2及びＶout3と共通モード出力の差である差動モード出力が持つ差動モード利得より小さく設定されている。入力信号Ｖin1，Ｖin2及びＶin3、共通モード入力Ｖincom、出力信号Ｖout1，Ｖout2及びＶout3、及び共通モード出力Ｖoutcomは全て電圧信号であるとする。
【００３５】
以下、図４の回路について詳しく説明する。入力端子１１，１２及び１３に同じ信号Ｖin1，Ｖin2及びＶin3が入力された場合、トランジスタＱ１，Ｑ２及びＱ３のコレクタ端子に、電流源ＣＳ１，ＣＳ２及びＣＳ３によって決定される電流が出力電流として流れる。ＣＳ１，ＣＳ２及びＣＳ３が理想電流源であれば、入力信号Ｖin1，Ｖin2及びＶin3の電圧によらずトランジスタＱ１，Ｑ２及びＱ３のコレクタ電流は一定である。トランジスタＱ１，Ｑ２及びＱ３のコレクタ電流が一定であれば、出力信号Ｖout1，Ｖout2及びＶout3は変動しない。従って共通モード利得は０となる。実際には電流源は有限の出力インピーダンスを持つので、共通モード利得は０に近い小さな値となる。
【００３６】
一方、入力信号Ｖin1，Ｖin2及びＶin3から共通モード入力を引いた差動モード入力に対して、ディジェネレーション抵抗Ｒ５，Ｒ６及びＲ７はトランジスタＱ２及びＱ３の線形入力範囲を拡大する効果を持つ。差動モード利得は、トランジスタＱ１，Ｑ２及びＱ３のトランスコンダクタンスｇｍ、負荷抵抗Ｒ１，Ｒ２及びＲ３とディジェネレーション抵抗Ｒ５，Ｒ６及びＲ７の値によって決定される。このように３入力・３出力の場合でも、シングルエンド増幅回路や２入力・２出力差動増幅回路と同様にディジェネレーション抵抗Ｒ５，Ｒ６及びＲ７による線形入力範囲の拡大は可能である。
【００３７】
（第４の実施形態）  
図５は、本発明の第４の実施形態に係る増幅回路であり、図４の増幅回路における入力端子１１，１２及び１３とトランジスタＱ１，Ｑ２及びＱ３のベース端子との間に２入力・１出力の演算増幅器Ａ１，Ａ２及びＡ３をそれぞれ挿入している。すなわち、Ｖin1，Ｖin2及びＶin3は演算増幅器Ａ１，Ａ２及びＡ３の非反転入力に接続され、Ａ１，Ａ２及びＡ３の出力はトランジスタＱ１，Ｑ２及びＱ３のベース端子に接続され、Ｑ１，Ｑ２及びＱ３のベース端子からＡ１，Ａ２及びＡ３の反転入力に帰還が施されている。
【００３８】
図５の構成は、差動トランスコンダクタ増幅器に用いられる線形化技術と同様であり、図４の回路よりも高い線形性を確保することが可能になる。このように差動トランスコンダクタ増幅器に用いられる線形化技術は、３入力以上のトランスコンダクタ増幅器にも適用が可能である。
【００３９】
（第５の実施形態）  
図６は、本発明の第５の実施形態に係る増幅回路であり、図１の増幅回路における負荷抵抗Ｒ１，Ｒ２及びＲ３がＰ型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）Ｍ５，Ｍ６及びＭ７により構成される電流源回路に置き換えられている。入力信号Ｖin1，Ｖin2及びＶin3の平均である共通モード入力に対して出力信号Ｖout1，Ｖout2及びＶout3の平均である共通モード出力が持つ共通モード利得は、入力信号Ｖin1，Ｖin2及びＶin3と共通モード入力との差である差動モード入力に対して出力信号Ｖout1，Ｖout2及びＶout3の共通モード出力の差である差動モード出力が持つ差動モード利得より小さく設定される点は、図１の増幅回路と同様である。
【００４０】
図６における抵抗Ｒ８，Ｒ９及びＲ１０は、出力端子２１，２２及び２３の共通モード出力の電圧を検出し、電流源回路のトランジスタＭ５，Ｍ６及びＭ７のゲート端子に共通のフィードバック信号を与える共通モードフィードバック回路３１を形成している。この共通モードフィードバック回路３１によって、共通モードに対する負荷である電流源回路のインピーダンスは、トランジスタＭ５，Ｍ６及びＭ７のゲート端子とドレイン端子間を短絡した状態と等しくなり、小さな値となる。一方、差動モードに対しては、抵抗Ｒ８，Ｒ９及びＲ１０の抵抗値がそのまま負荷インピーダンスとなる。
【００４１】
図１の増幅回路では、負荷抵抗Ｒ１，Ｒ２，Ｒ３の抵抗値を大きくすると、直流バイアス電流のために共通モード出力の電圧が低くなるが、図６の増幅回路では比較的大きな抵抗値を持たせることが可能になる。また、図６の増幅回路は共通モードフィードバック回路３１の効果により共通モード除去比（common mode rejection ratio :ＣＭＲＲ）（差動モード利得／共通モード利得ともいう）を大きくすることが可能になる。ＣＭＲＲが大きい回路では、電源電圧の変動のような、共通モードの雑音を除去する効果があること、及び増幅回路の出力中心電圧をプロセス変動、温度変動によらず一定の電圧に保つ効果があることは、２入力・２出力の通常の差動増幅回路と同様である。
【００４２】
（第６の実施形態）  
図７は、本発明の第６の実施形態に係る増幅回路であり、３入力・３出力のフォールデッドカスコード型増幅器を構成している。すなわち、図６の増幅回路を基本として、トランジスタＭ５，Ｍ６，Ｍ７，Ｍ８，Ｍ９及びＭ１０と電流源ＣＳ１，ＣＳ２及びＣＳ３によりフォールデッドカスコード回路が形成される。トランジスタＭ８，Ｍ９及びＭ１０のゲート端子には、一定のバイアス電圧Ｖbiasが与えられている。この３入力・３出力のフォールデッドカスコード型増幅器は、２入力・２出力のフォールデッドカスコード型と同様、共通モードの入力許容範囲が広いという利点を有する。
【００４３】
出力信号Ｖout1，Ｖout2及びＶout3は、出力端子２１，２２及び２３にそれぞれ出力されると共に共通モードフィードバック回路３２に入力される。共通モードフィードバック回路３２において共通モード出力の電圧が検出される。共通モードフィードバック回路３２は、出力共通モード出力の電圧が共通モード基準信号Ｖcomの電圧に近づくように電流源回路のトランジスタＭ５，Ｍ６及びＭ７のゲート電圧を制御する。
【００４４】
図７の増幅回路は、非常に大きな差動モード利得を得ることができる一方、共通モード利得を小さく保つことができ、共通モード除去比を高くすることができる。従って、電源電圧変動のような、共通モード雑音を除去する効果がある。
【００４５】
図８は、図７の増幅回路に用いられる共通モードフィードバック回路３２の具体的な回路例を示している。抵抗Ｒ８，Ｒ９，Ｒ１０により信号Ｖａ，Ｖｂ及びＶｃ（Ｖout1，Ｖout2及びＶout3に相当）の共通モード出力の電圧が検出され、演算増幅器３３によって共通モード基準信号Ｖcomの電圧と比較される。共通モード出力と共通モード基準信号Ｖcomとの大小関係によって演算増幅器３３の出力電圧Ｖgが上下し、共通モードフィードバック信号として図７のトランジスタＭ５，Ｍ６及びＭ７のゲート端子に与えられる。
【００４６】
図９は、図７の増幅回路に用いられる共通モードフィードバック回路３２の別の具体例であり、スイッチＳＷ１〜ＳＷ８とキャパシタＣ１〜Ｃ６のスイッチトキャパシタ回路によって構成される。入力信号Ｖａ，Ｖｂ，Ｖｃ（Ｖout1，Ｖout2及びＶout3に相当）の共通モード出力の電圧変化がキャパシタＣ１，Ｃ２及びＣ３を介して出力電圧Ｖgに伝えられる。クロック信号に従って各スイッチＳＷ１〜ＳＷ８がオン・オフを繰り返すことにより、共通モード基準電圧Ｖcomと参照ゲート電圧Ｖgrefとの電位差がキャパシタＣ４，Ｃ５及びＣ６に充電され、キャパシタＣ１，Ｃ２及びＣ３に移される。
【００４７】
（第７の実施形態）  
図１０は、本発明の第７の実施形態に係る増幅回路であり、３つのトランスコンダクタ増幅器４１，４２及び４３を有する。トランスコンダクタ増幅器４１，４２及び４３は、例えば上野らによって2004 IEEE International Solid-State Circuits Conferenceにおいて発表された文献 ”A 0.9 V 1.5 mW continuous-time ΔΣ modulator for WCDMA“の中で提案されているトランスコンダクタ増幅器が用いられる。
【００４８】
トランスコンダクタ増幅器４１，４２及び４３の各々は２つの反転入力を有し、２つの出力に同じ出力電流が出力される。入力端子１１，１２及び１３からのＶin1，Ｖin2及びＶin3は、トランスコンダクタ増幅器４１，４２及び４３の各々の一方の入力にそれぞれ与えられる。トランスコンダクタ増幅器４１，４２及び４３の各々の一方の出力から、出力端子２１，２２及び２３に出力信号Ｖout1，Ｖout2及びＶout3が取り出される。
【００４９】
トランスコンダクタ増幅器４１，４２及び４３の各々の他方の出力から、各々の他方の入力に共通モードフィードバック（ＣＭＦＢ）が施されている。共通モードフィードバック電圧は、トランスコンダクタ増幅器４１，４２及び４３からの出力電流の和が０となるように決定される。これは電流モードの共通モードフィードバック回路である。
【００５０】
このような共通モードフィードバック回路により、入力信号Ｖin1，Ｖin2及びＶin3の平均である共通モード入力に対して出力信号Ｖout1，Ｖout2及びＶout3の平均である共通モード出力が持つ共通モード利得は、入力信号Ｖin1，Ｖin2及びＶin3と共通モード入力との差である差動モード入力に対して出力信号Ｖout1，Ｖout2及びＶout3の共通モード出力の差である差動モード出力が持つ差動モード利得より小さく設定される。
【００５１】
ここで利用されている前記文献 ”A 0.9 V 1.5 mW continuous-time ΔΣ modulator for WCDMA“に開示されたトランスコンダクタ増幅器は、１Ｖ以下の低い電源電圧で動作可能である。この特徴は図１０のような３入力・３出力の増幅回路においても維持される。また、３以上の任意の入力数・出力数で本実施形態と同様の構成をとることが可能である。このように２入力・２出力差動増幅回路で利用可能な多くの共通モードフィードバック回路は、本発明に従う多入力・多出力増幅回路にも適用可能である。
【００５２】
（第８の実施形態）  
図１１は、本発明の第８の実施形態に係る増幅回路であり、３入力・３出力の増幅器５１と共通モードフィードフォワード増幅器（ＣＭＦＦ）５２を有する。入力端子１１，１２及び１３からのＶin1，Ｖin2及びＶin3は増幅器５１と共通モードフィードフォワード増幅器５２に入力される。増幅器５１は、第１乃至第３の実施形態に係る増幅回路と同様である。共通モードフィードフォワード増幅器５２は、増幅器５１の同相利得と同一の利得を有し、入力端子１１，１２及び１３上の同相信号を検出し、増幅して増幅器５１からの同相出力信号（出力信号Ｖout1，Ｖout2及びＶout3に含まれる同相信号）とは逆相で出力端子２１，２２及び２３に同相出力信号を供給する。
【００５３】
従って、増幅器５１からの同相出力信号と共通モードフィードフォワード増幅器５２からの同相出力信号が出力端子２１，２２及び２３において打ち消し合うため、増幅回路全体としては同相信号除去比を高くすることができる。このように３入力・３出力の増幅回路においても、３入力の同相信号を検出して共通モードフィードフォワード増幅を行うことによって、２入力・２出力差動増幅回路と同様に共通モードフィードフォワードにより同相信号除去比を高くすることが可能である。
【００５４】
図１２は図１１の増幅回路の具体例であり、図１に示した増幅回路５１に共通モードフィードフォワード増幅器５２を追加している。共通モードフィードフォワード増幅器５２は、トランジスタＭ１１〜Ｍ１４とトランジスタＭ１１〜Ｍ１４の共通ソース端子に接続された電流源ＣＳ１０を含み、入力端子１１，１２及び１３からの同相信号を検出してトランジスタＭ１４のゲート端子に入力された参照電圧Ｖrefと比較する同相検出ユニットと、検出した同相信号を出力端子２１，２２及び２３に分配しつつ反転増幅するカレントミラー回路（Ｃ．Ｍ．）５３によって構成される。すなわち、同相検出ユニットにより検出された同相信号に対応した電流はトランジスタＭ１１，Ｍ１２及びＭ１３の共通ドレインから出力され、カレントミラー回路５３の電流入力端子に与えられる。カレントミラー回路５３は３つの電流出力端子を有し、該電流出力端子は出力端子２１，２２及び２３に接続される。
【００５５】
増幅回路５１は、入力信号Ｖin1，Ｖin2及びＶin3と出力信号Ｖout1，Ｖout2及びＶout3の正負の符号を反転させる反転増幅回路である。共通モードフィードフォワード回路５２のトランジスタＭ１１〜Ｍ１３によって、入力端子１１，１２及び１３上の同相信号を検出しつつ反転増幅を行い、反転増幅された同相信号をカレントミラー回路５３により出力端子２１，２２及び２３に分配しつつ再度反転増幅することによって、入力信号Ｖin1，Ｖin2及びＶin3と同じ符号を持つ同相出力信号を得ることができ、これによって出力端子２１，２２及び２３上で増幅回路５１の同相出力信号成分を打ち消すことが可能となる。
【００５６】
このように共通モードフィードフォワード回路５２を併用することにより、増幅回路全体として同相信号除去比を高くすることができる。
【００５７】
図１３は図１１の増幅回路の他の具体例であり、図７の増幅回路に共通モードフィードフォワード回路３４を追加している。入力信号Ｖin1，Ｖin2及びＶin3は増幅回路のトランジスタＭ１，Ｍ２及びＭ３のゲート端子に入力されると共に、共通モードフィードフォワード回路３４に入力される。共通モードフィードフォワード回路３４においてＶin1，Ｖin2及びＶin3から共通モード入力電圧が検出され、電流源回路のＰＭＯＳトランジスタＭ２１，Ｍ２２及びＭ２３のゲート端子に供給される。
【００５８】
一方、共通モードフィードバック回路３２は、トランジスタＭ５，Ｍ６及びＭ７のゲート電圧を３入力・３出力の増幅回路の同相利得とは逆相になるように制御する。
【００５９】
このように共通モードフィードバック回路と共通モードフィードフォワード回路を同時に使用することで、共通モード除去比をより一層高くすることができる。
【００６０】
（第９の実施形態）  
図１４は、本発明の第９の実施形態に係る３相フィルタであり、図１５に示すシングルエンド方式のフィルタ（シングルエンドフィルタ）と同様に、２次の低域通過特性を有する。増幅回路１０は、これまで説明した第１乃至第８の実施形態に係る増幅回路のいずれかであり、フィルタの入力端子６１，６２及び６３と増幅回路１０の入力端子１１，１２及び１３との間、及び入力端子１１，１２及び１３と出力端子２１，２２及び２３との間に接続された、抵抗Ｒ１１〜Ｒ１９及びキャパシタＣ１１〜Ｃ１６を含む時定数回路と共に、３相フィルタを形成している。入力端子６１，６２及び６３からフィルタの入力信号Ｖin1’，Ｖin2’及びＶin3’が与えられ、増幅回路１０の出力端子２１，２２及び２３からフィルタの出力信号Ｖout1，Ｖout2及びＶout3が取り出される。
【００６１】
図１５のシングルエンドフィルタを用いてＩ信号及びＱ信号に対応した差動方式のフィルタ（差動フィルタ）を実現する場合には、シングルエンドフィルタの場合に比較して４倍の部品が必要である。図１４の回路によると、Ｉ信号及びＱ信号に対応した差動フィルタを図１５のシングルエンドフィルタの３倍の部品数によって実現できる。すなわち、図１５の回路における抵抗の数は３、キャパシタの数は２であり、図１５を基本としてＩ信号及びＱ信号に対応した差動フィルタを作成すると、抵抗の数は３×２×２＝１２、キャパシタの数は２×２×２＝８となる。一方、図１４の回路では抵抗Ｒ１１〜Ｒ１９の数は９、キャパシタＣ１１〜Ｃ１６の数は６と少なくてよい。これにより集積回路の占有面積を小さくすることができ、それだけ低コストのフィルタを実現できる。また、共通モードフィードバック回路を備えた３入力・３出力増幅回路を用いることにより、出力信号の中心電位を適正な値に保つことができる。
【００６２】
（第１０の実施形態）  
図１６は、本発明の第１０の実施形態に係る３相フィルタであり、増幅回路１０は第１乃至第８の実施形態に係る増幅回路のいずれかであり、フィルタの入力端子６１，６２及び６３と増幅回路１０の入力端子１１，１２及び１３との間、及び入力端子１１，１２及び１３と出力端子２１，２２及び２３との間に接続された、抵抗Ｒ２１〜Ｒ２９及びキャパシタＣ１２〜Ｃ２３を含む時定数回路と共に、３相フィルタを構成している。
【００６３】
この３相フィルタは、フィルタの入力端子６１，６２及び６３にＶin1’，Ｖin2’及びＶin3’としてそれぞれ位相が０°，１２０°及び２７０°の正弦波信号を入力した場合の周波数特性と、０°，２７０°及び１２０°の正弦波信号を入力した場合に異なる周波数応答を示す複素フィルタである。図１７（ａ）（ｂ）は、それぞれの左回転（負の周波数）、右回転（正の周波数）の場合の周波数特性を示すグラフであり、一方は１０ＭＨｚ付近でノッチを示し、もう一方は最大利得となっている。
【００６４】
図１４や図１６に示した３相フィルタのような、３入力・３出力の増幅回路を用いた回路は、複素数の信号処理回路であり、Ｉ信号とＱ信号による複素信号処理と同等の機能を実現できる。
【００６５】
（第１１の実施形態）  
上述した第１乃至第１０の実施形態に係る増幅回路及びフィルタは、例えば振幅と位相の両方に変調を行う無線通信装置のアナログ信号処理回路に適用できる。その場合。チップ面積を削減でき、それだけ安価に必要な機能を提供することが可能となる。
【００６６】
図１８は、第１乃至第１０の実施形態に係る増幅回路及びフィルタを適用した本発明の第１１の実施形態に係る無線通信装置（無線送受信機）を示している。まず受信側について説明すると、アンテナ１０１がＲＦ信号を受信して得られる受信信号は、高周波フィルタ１０２（例えば、帯域通過フィルタ）によって大まかなチャネル選択がなされた後、低雑音増幅器１０３に入力される。
【００６７】
低雑音増幅器１０３の出力信号は、ベクトル乗算器１０４に入力される。ベクトル乗算器１０４には、３相ローカル信号生成器１０５から３相ローカル信号が供給される。ベクトル乗算器１０４と３相ローカル信号生成器１０５により復調器が構成され、ベクトル乗算器１０４の出力には直流近辺の３相ベースバンド信号が現れる。
【００６８】
ベクトル乗算器１０４を従来の直交復調器と同様の復調器として用いる場合、ベクトル乗算器１０４のＲＦ入力端子には次式に示されるような被変調信号（変調された信号）が入力される。
【数１】
2007043289.tif 000003
【００６９】
ここで、Ｉ(t)は同相信号（Ｉ信号）を表し、Ｑ(t)は直交相信号（Ｑ信号）を表す。
【００７０】
一方、ベクトル乗算器１０４のローカル入力端子には、３相ローカル信号生成器１０５から３相ローカル信号次式に示されるような３相ローカル信号が入力される。
【数２】
2007043289.tif 000004
【００７１】
ベクトル乗算器１０４では、式（１）の被変調信号と式（２）の３相ローカル信号との乗算が行われる。このときベクトル乗算器１０４の出力端子に得られる出力信号の低周波成分は、次式で与えられる。
【数３】
2007043289.tif 000005
【００７２】
式（６）より、Ｉ信号Ｉ(t)についてはベクトル乗算器１０４の第１出力端子からの出力信号を低域通過フィルタに通すことにより取り出すことができる。Ｑ信号Ｑ(t)については、ベクトル乗算器１０４の第２及び第３出力端子からの出力信号をそれぞれ低域通過フィルタに通した後、アナログ回路またはディジタル回路からなる演算器によって、以下の計算を行えばよい。
【数４】
2007043289.tif 000006
【００７３】
通常のダイレクトコンバージョン受信機と同様、ベースバンドフィルタ１０６（例えば、低域通過フィルタ）によってベクトル乗算器１０４の出力信号から必要な周波数成分、例えば式（３）の低周波成分が選択的に取り出される。ベースバンドフィルタ１０６の出力信号は、可変利得増幅器１０７によってアナログ−ディジタル変換に適した振幅の信号に増幅された後、アナログ−ディジタル変換器１０８に入力される。アナログ−ディジタル変換器１０８から、３相のディジタルベースバンド信号が出力される。
【００７４】
３相ディジタルベースバンド信号は、３相／２相変換器１０９に入力される。３相／２相変換器１０９では、例えば式（４）に示した演算によって３相ディジタルベースバンド信号が２相信号である通常のＩ及びＱの２相ディジタルベースバンド信号に変換される。２相ディジタルベースバンド信号は、ベースバンド処理部１１０に送られる。ベースバンド処理部１１０では、２相ディジタルベースバンド信号を復号して受信データ１２１を得る。
【００７５】
次に、送信側について説明すると、ベースバンド処理部１１０からは送信データ１２２に従って生成されるＩ及びＱの２相ディジタルベースバンド信号が出力される。２相ディジタルベースバンド信号は、２相／３相変換器１１１によって３相／２相変換器１０９の処理と逆の処理により、３相のディジタルベースバンド信号に変換される。３相ディジタルベースバンド信号は、ディジタル−アナログ変換器１１２によってそれぞれアナログ信号（アナログ変調信号）に変換される。
【００７６】
ディジタル−アナログ変換器１１２から出力されるアナログ変調信号は、ベースバンドフィルタ１１３（例えば、低域通過フィルタ）により高域側の不要成分が除去され、さらに可変利得増幅器１１４によって適当な振幅にまで増幅された後、ベクトル乗算器１１５に入力される。ベクトル乗算器１１５には、３相ローカル信号生成器１０５から３相ローカル信号が供給される。ベクトル乗算器１１５と３相ローカル信号生成器１０５により変調器が構成され、ベクトル乗算器１１５から高周波の被変調信号が出力される。
【００７７】
ベクトル乗算器１１５から出力される被変調信号は、高周波フィルタ（例えば、帯域通過フィルタ）１１６により高調波成分が除去される。高周波フィルタ１１６の出力信号は、電力増幅器１１７により必要な電力まで増幅された後、アンテナ１０１に供給される。これによって、アンテナ１０１からＲＦ信号が送信される。
【００７８】
ここで、図１〜図１３で説明した増幅回路は例えば図１８中の可変利得増幅器１０７及び１１４に適用できる。一方、図１４〜図１７で説明した３相フィルタは例えば図１８中のベースバンドフィルタ１０６及び１１３に適用できる。
【００７９】
上述した本発明の実施形態に係る増幅回路及びフィルタは、振幅と位相の両方に変調を行う無線通信機器のアナログ信号処理回路として用いると集積回路のチップ面積を削減でき、それだけ安価に必要な機能を提供することが可能である。また、加速度センサなどの信号を増幅する増幅器や、不要な信号を除去するフィルタなどのアナログベクトル信号処理回路としても、差動方式に比較して部品点数、集積回路のチップ面積を削減できるので、安価な機器の提供が可能となる。
【００８０】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００８１】
【図１】本発明の第１の実施形態に係る増幅回路の回路図
【図２】本発明の第２の実施形態に係る増幅回路の回路図
【図３】３次元ベクトル空間の説明図
【図４】本発明の第３の実施形態に係る増幅回路の回路図
【図５】本発明の第４の実施形態に係る増幅回路の回路図
【図６】本発明の第５の実施形態に係る増幅回路の回路図
【図７】本発明の第６の実施形態に係る増幅回路の回路図
【図８】抵抗及び演算増幅器を用いた共通モードフィードバック回路の回路図
【図９】スイッチトキャパシタを用いた共通モードフィードバック回路の回路図
【図１０】本発明の第７の実施形態に係る増幅回路の回路図
【図１１】本発明の第８の実施形態に係る増幅回路の回路図
【図１２】本発明の第８の実施形態に係る増幅回路の具体例の回路図
【図１３】本発明の第８の実施形態に係る増幅回路の他の具体例の回路図
【図１４】本発明の第９の実施形態に係る３相フィルタの回路図
【図１５】シングルエンドフィルタの回路図
【図１６】本発明の第１０の実施形態に係る３相フィルタの回路図
【図１７】３相フィルタの周波数特性を示す図
【図１８】本発明の第１１の実施形態に係る無線通信装置のブロック図
【符号の説明】
【００８２】
１０・・・増幅回路；
１１−１４・・・入力端子；
２１−２４・・・出力端子；
Ｍ１−Ｍ１４，Ｍ２１−２３・・・ＭＯＳトランジスタ；
Ｑ１−Ｑ４・・・バイポーラトランジスタ；
Ｒ１−Ｒ４・・・負荷抵抗；
Ｒ５−Ｒ７・・・ディジェネレーション抵抗；
ＣＳ，ＣＳ１−３，ＣＳ１０・・・電流源；
３１，３２・・・共通モードフィードバック回路；
３３・・・演算増幅器；
３４・・・共通モードフィードフォワード増幅器；
４１−４３・・・トランスコンダクタ増幅器；
５１・・・増幅器；
５２・・・共通モードフィードフォワード増幅器；
５３・・・カレントミラー回路；
１０１・・・アンテナ；
１０２・・・ＲＦフィルタ；
１０３・・・低雑音増幅器；
１０４・・・ベクトル乗算器；
１０５・・・３相ローカル信号生成器；
１０６・・・ベースバンドフィルタ；
１０７・・・可変利得増幅器；
１０８・・・アナログ−ディジタル変換器；
１０９・・・３相／２相変換器；
１１０・・・ベースバンド処理部；
１１１・・・２相／３相変換器；
１１２・・・ディジタル変換器；
１１３・・・ベースバンドフィルタ；
１１４・・・可変利得増幅器；
１１５・・・ベクトル乗算器；
１１６・・・高周波フィルタ；
１１７・・・電力増幅器。
【図１】
2007043289.tif 000007
【図２】
2007043289.tif 000008
【図３】
2007043289.tif 000009
【図４】
2007043289.tif 000010
【図５】
2007043289.tif 000011
【図６】
2007043289.tif 000012
【図７】
2007043289.tif 000013
【図８】
2007043289.tif 000014
【図９】
2007043289.tif 000015
【図１０】
2007043289.tif 000016
【図１１】
2007043289.tif 000017
【図１２】
2007043289.tif 000018
【図１３】
2007043289.tif 000019
【図１４】
2007043289.tif 000020
【図１５】
2007043289.tif 000021
【図１６】
2007043289.tif 000022
【図１７】
2007043289.tif 000023
【図１８】
2007043289.tif 000024