(57)【要約】【課題】  位相回転量θが検出されるまでデータ・サブキャリアを一時的に保持しておくためのメモリを追加することなく、位相回転量θを検出したＯＦＤＭシンボルのデータ・サブキャリアに対して位相補正を行うことができるＯＦＤＭ通信装置を提供することを目的とする。【解決手段】  ＦＦＴ回路７２と、ＦＦＴ回路７２から出力される４本のパイロット・サブキャリアを出力させ、その後ＦＦＴ回路７２から出力される４８本のデータ・サブキャリアを所定の並び順で出力させるサブキャリア再配置回路２と、４本のパイロット・サブキャリアに基づいて４８本のデータ・サブキャリアの位相を補正する位相追従回路３と、位相追従回路３で位相補正された４８本のデータ・サブキャリアを復調及び復号することにより符号前の元のデータ列を得る復号器７６とを備えることによりＯＦＤＭ通信装置の受信部を構成する。【選択図】      図１
2007043617.tif 000002
【特許請求の範囲】
【請求項１】
受信されるＯＦＤＭ信号に対して高速フーリエ変換を行うことにより得られる複数のデータ・サブキャリアの位相と振幅に基づいて前記複数のデータ・サブキャリアを復調するＯＦＤＭ通信装置であって、
受信されるＯＦＤＭ信号に対して高速フーリエ変換を行うことにより前記複数のデータ・サブキャリア及び複数のパイロット・サブキャリアを出力するＦＦＴ回路と、
前記ＦＦＴ回路から出力される前記複数のパイロット・サブキャリアを出力させ、その後、前記ＦＦＴ回路から出力される前記複数のデータ・サブキャリアを所定の並び順で出力させるサブキャリア再配置回路と、
前記サブキャリア再配置回路から出力される前記複数のパイロット・サブキャリアに基づいて前記サブキャリア再配置回路から出力される前記複数のデータ・サブキャリアの各位相を補正する位相追従回路と、
を備えることを特徴とするＯＦＤＭ通信装置。
【請求項２】
請求項１に記載のＯＦＤＭ通信装置であって、
前記サブキャリア再配置回路は、前記複数のパイロット・サブキャリアを出力した後、所定時間経過後に前記複数のデータ・サブキャリアを出力する、
ことを特徴とするＯＦＤＭ通信装置。
【請求項３】
請求項２に記載のＯＦＤＭ通信装置であって、
前記所定時間は、前記複数のデータ・サブキャリアの各位相を補正するために使用される前記複数のパイロット・サブキャリアの位相回転量を検出するためにかかる時間である、
ことを特徴とするＯＦＤＭ通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＯＦＤＭ通信装置に関し、特に、受信したＯＦＤＭ信号に対して高速フーリエ変換を行うことにより得られるデータ・サブキャリアの位相追従に関する。
【背景技術】
【０００２】
図７は、従来技術に係るＯＦＤＭ通信装置の受信部の一例を示す図である。
図７に示すＯＦＤＭ通信装置の受信部７０は、受信される、プリアンブルと１以上のＯＦＤＭシンボルとからなるＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）信号のキャリア周波数誤差を補正するＡＦＣ（Ａｕｔｏｍａｔｉｃ  Ｆｒｅｑｅｎｃｙ  Ｃｏｎｔｒｏｌ）回路７１と、ＡＦＣ回路７１から出力されるＯＦＤＭ信号に対して高速フーリエ変換を行うことにより「−２６」〜「＋２６」の周波数がそれぞれ異なる５２本のサブキャリア（「−２６」〜「＋２６」のうち「−２１」、「−７」、「＋７」、「＋２１」をパイロット・サブキャリアとする。なお、「０（ＤＣ）」に対応するサブキャリアはＤＣ成分による劣化を避けるため使用しない）を含むデータを出力するＦＦＴ（Ｆａｓｔ  Ｆｏｕｒｉｅｒ  Ｔｒａｎｓｆｏｒｍ）回路７２と、ＦＦＴ回路７２から出力されるデータのうち、５２本のサブキャリアを「−２６」〜「＋２６」の並び順で出力させるサブキャリア再配置回路７３と、サブキャリア再配置回路７３から出力される各サブキャリアに対してチャネル等化を行うことにより各サブキャリアの位相と振幅の伝送路歪みを補正するチャネル等化回路７４と、チャネル等化回路７４から出力される５２本のサブキャリアのうち、４本のパイロット・サブキャリアを用いて位相回転量を求め、求めた位相回転量を基に５２本のサブキャリアのうち、残りの４８本のデータ・サブキャリアの位相を補正する位相追従回路７５と、位相追従回路７５で位相補正された４８本のデータ・サブキャリアを復調及び復号することにより符号前の元のデータ列を得る復号器７６とを備えて構成されている。なお、ＡＦＣ回路７１に入力されるＯＦＤＭ信号は、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）部などに設けられる局部発振器の出力信号との乗算によりベースバンド信号に変換されているものとする。
【０００３】
上記位相追従回路７５は、チャネル等化回路７４から出力される各サブキャリアのうち４本のパイロット・サブキャリアを抽出して残りの４８本のデータ・サブキャリアを出力するパイロット・サブキャリア抽出回路７７と、パイロット・サブキャリア抽出回路７７で抽出された４本のパイロット・サブキャリアの位相回転量を検出する位相回転量検出回路７８と、位相回転量検出回路７８で検出される位相回転量に基づいてパイロット・サブキャリア抽出回路７７から出力される４８本のデータ・サブキャリアの位相を補正する位相補正回路７９とを備えて構成されている。
【０００４】
上記復号器７６は、例えば、位相補正後の４８本のデータ・サブキャリアの位相と振幅に基づいてその４８本のデータ・サブキャリアを復調する復調回路、４８本のデータ・サブキャリアを復調した後のデータ列を元のデータの並び順に並べ替えるデインターリーブ回路、及び並び替えられたデータ列を復号する復号回路などにより構成されている。
【０００５】
図８（ａ）は、位相回転がないときのサブキャリアのＩ（Ｉｎ−ｐｈａｓｅ）成分（横軸）とＱ（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）成分（縦軸）とのコンスタレーション（以下、Ｉ−Ｑコンスタレーションという）を示す図である。また、図８（ｂ）は、位相回転があるときのサブキャリアのＩ−Ｑコンスタレーションを示す図である。また、図８（ｃ）は、位相補正前のサブキャリアのＩ−Ｑコンスタレーションを示す図である。また、図８（ｄ）は、位相補正後のサブキャリアのＩ−Ｑコンスタレーションを示す図である。なお、図８（ａ）〜（ｄ）に示す各Ｉ−Ｑコンスタレーションにおいて、黒丸はデータ・サブキャリアを示している。また、図８（ａ）〜（ｃ）に示す各Ｉ−Ｑコンスタレーションにおいて、黒三角はパイロット・サブキャリアを示しているものとする。また、図８（ｄ）に示すＩ−Ｑコンスタレーションにおいて、白抜き丸は補正後のデータ・サブキャリアを示している。また、図８（ａ）〜（ｄ）に示す各Ｉ−Ｑコンスタレーションに示されるデータ・サブキャリアは、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）により変調されているものとする。
【０００６】
例えば、受信したＯＦＤＭ信号をベースバンド信号に変換する際にそのＯＦＤＭ信号に乗算させる信号を出力する局部発振器の動作不安定により発生する位相雑音やＡＦＣ回路７１で発生する残留キャリア周波数誤差によって、サブキャリアの位相が回転する場合、図８（ｂ）に示すように、パイロット・サブキャリアの位相とデータ・サブキャリアの位相は、図８（ａ）に示す位相よりもθ回転する。
【０００７】
このように、データ・サブキャリアの位相が回転している場合は、上述したように、パイロット・サブキャリアに基づいてデータ・サブキャリアの位相を補正する必要がある（例えば、特許文献１参照）。
【０００８】
まず、パイロット・サブキャリア抽出回路７７が、チャネル等化回路７４から出力される各サブキャリアのうちパイロット・サブキャリアを抽出する。
次に、位相回転量検出回路７８が、図８（ｂ）または図８（ｃ）に示すように、パイロット・サブキャリア抽出回路７７で抽出されたパイロット・サブキャリアの位相回転量θを検出する。
【０００９】
そして、位相補正回路７９が、位相回転量検出回路７８で検出された位相回転量θに基づいて、図８（ｄ）に示すように、データ・サブキャリアの位相をθ分逆回転させる。
これにより、データ・サブキャリアの位相を補正することができるので、復号エラーを低減することができる。
【００１０】
しかしながら、通常、４本のパイロット・サブキャリアは、「−２１」、「−７」、「＋７」、「＋２１」にそれぞれ配置されており、サブキャリア再配置回路７３から「−２６」〜「＋２６」の順序で出力されるため、全てのパイロット・サブキャリアを抽出するまでに時間がかかる。そのため、全てのパイロット・サブキャリアを抽出して位相補正を行う場合では、位相回転量検出回路７８によって位相回転量θが検出された時点で、次のＯＦＤＭシンボルのサブキャリアが位相追従回路７５に入力されている可能性があり、このような場合、検出した位相回転量θは、当該位相回転量θを検出したＯＦＤＭシンボルのデータ・サブキャリアに対して使用できず、次のＯＦＤＭシンボルのデータ・サブキャリアに対して使用するしかないため、位相補正が正確に行われない。そのため、復号エラーが増大するおそれがあるという問題がある。
【００１１】
この問題を解決するために、例えば、位相回転量θが検出されるまでデータ・サブキャリアをメモリに一時的に保持させておく構成が考えられる。
【特許文献１】特開２００３−２２９８２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上述のように、位相回転量θが検出されるまでデータ・サブキャリアをメモリに一時的に保持しておく構成は、位相回転量θが検出されるまでデータ・サブキャリアを一時的に保持するメモリが別途必要になるため、回路規模が増大すると共に、データ・サブキャリアをある時間（例えば、１ＯＦＤＭシンボル長（４μｓ）以上）保持するため、信号処理時間が増大するという問題がある。
【００１３】
そこで、本発明では、位相回転量θが検出されるまでデータ・サブキャリアを一時的に保持しておくためのメモリを追加することなく、検出した位相回転量θを使用して、当該位相回転量θを検出したＯＦＤＭシンボルのデータ・サブキャリアの位相を補正することが可能なＯＦＤＭ通信装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明のＯＤＦＭ通信装置は、受信されるＯＦＤＭ信号に対して高速フーリエ変換を行うことにより得られる複数のデータ・サブキャリアの位相と振幅に基づいて前記複数のデータ・サブキャリアを復調するＯＦＤＭ通信装置であって、受信されるＯＦＤＭ信号に対して高速フーリエ変換を行うことにより前記複数のデータ・サブキャリア及び複数のパイロット・サブキャリアを出力するＦＦＴ回路と、前記ＦＦＴ回路から出力される前記複数のパイロット・サブキャリアを前記ＦＦＴ回路から出力させ、その後、前記複数のデータ・サブキャリアを所定の並び順で出力させるサブキャリア再配置回路と、前記サブキャリア再配置回路から出力される前記複数のパイロット・サブキャリアに基づいて前記サブキャリア再配置回路から出力される前記複数のデータ・サブキャリアの各位相を補正する位相追従回路とを備えることを特徴とする。
【００１５】
このように、複数のパイロット・サブキャリアを出力させ、その後、複数のデータ・サブキャリアを出力させる構成であるため、データ・サブキャリアよりも複数のパイロット・サブキャリアが先に位相追従回路に入力される。これにより、位相回転量θの検出を早く検出することができるため、検出した位相回転量θを使用して、当該位相回転量θを検出したＯＦＤＭシンボルのデータ・サブキャリアの位相を補正することができる。また、位相回転量θが検出されるまでデータ・サブキャリアを一時的に保持しておくためのメモリを追加する必要がないので、回路規模や信号処理時間を増加させることがない。
【００１６】
また、上記サブキャリア再配置回路は、前記複数のパイロット・サブキャリアを出力した後、所定時間経過後に前記複数のデータ・サブキャリアを出力するように構成してもよい。
【００１７】
これにより、パイロット・サブキャリアの位相回転量をより正確に検出することができ、データ・サブキャリアの位相補正の精度を上げることができる。
また、上記所定時間は、前記複数のデータ・サブキャリアの各位相を補正するために使用される前記複数のパイロット・サブキャリアの位相回転量を検出するためにかかる時間としてもよい。
【００１８】
これにより、位相回転量の検出が終了してからデータ・サブキャリアの位相を補正することができるので、正確な位相回転量を使用して位相補正を行うことができ、位相補正の精度を上げることができる。
【発明の効果】
【００１９】
本発明によれば、位相回転量θが検出されるまでデータ・サブキャリアを一時的に保持しておくためのメモリを追加することなく、検出した位相回転量θを使用して、当該位相回転量θを検出したＯＦＤＭシンボルのデータ・サブキャリアの位相を補正することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の実施形態のＯＦＤＭ通信装置の受信部を示す図である。なお、図７に示す構成と同じ構成には同じ符号を付している。また、本実施形態のＯＦＤＭ通信装置は、ＩＥＥＥ８０２．１１ａ／ｇのＯＦＤＭ通信方式に準拠しているものとする。
【００２１】
図１に示す受信部１は、ＡＦＣ回路７１と、ＦＦＴ回路７２と、ＦＦＴ回路７２から出力される４本のパイロット・サブキャリアを出力させ、その後、ＦＦＴ回路７２から出力される４８本のデータ・サブキャリアを所定の並び順（送信側で変調される前の４８本のデータ・サブキャリアの並び順）で出力させるサブキャリア再配置回路２と、サブキャリア再配置回路２から出力される各サブキャリアに対してチャネル等化を行うチャネル等化回路７４と、チャネル等化回路７４から出力される４８本のデータ・サブキャリアの位相を補正する位相追従回路３と、位相追従回路３で位相補正された４８本のデータ・サブキャリアを復調及び復号することにより符号前の元のデータ列を得る復号器７６とを備えて構成されている。
【００２２】
上記位相追従回路３は、チャネル等化回路７４から出力されるサブキャリアのうち４本のパイロット・サブキャリアを抽出して４８本のデータ・サブキャリアを出力するパイロット・サブキャリア抽出回路４と、パイロット・サブキャリア抽出回路４で抽出された４本のパイロット・サブキャリアの位相回転量θを検出する位相回転量検出回路７８と、位相回転量検出回路７８で検出された位相回転量θに基づいてパイロット・サブキャリア抽出回路４から出力される４８本のデータ・サブキャリアの位相を補正する位相補正回路７９とを備えて構成されている。
【００２３】
本実施形態のＯＦＤＭ通信装置の受信部１の特徴とする点は、サブキャリア再配置回路２により、４本のパイロット・サブキャリアを出力させた後、４８本のデータ・サブキャリアを出力させる点である。
【００２４】
なお、パイロット・サブキャリア抽出回路４は、サブキャリアが入力される毎にカウントし、カウント数が５２になるとリセットするカウンタを備え、入力されるサブキャリアのうちカウンタのカウント数が１〜４に対応するサブキャリアをパイロット・サブキャリアと判断するように構成してもよい。
【００２５】
このように、本実施形態のＯＦＤＭ通信装置の受信部１は、４本のパイロット・サブキャリアを出力させ、その後、４８本のデータ・サブキャリアを出力させる構成であるため、４８本のデータ・サブキャリアよりも４本のパイロット・サブキャリアが先に位相追従回路３に入力される。これにより、従来のように、４本のパイロット・サブキャリアが、「−２１」、「−７」、「＋７」、「＋２１」にそれぞれ配置されており、サブキャリア再配置回路７３から「−２６」〜「＋２６」の順序で出力される場合に比べ、位相回転量検出回路７８による位相回転量θの検出を早く検出することができるため、検出した位相回転量θを使用して、当該位相回転量θを検出したＯＦＤＭシンボルのデータ・サブキャリアの位相を補正することができる。また、位相回転量θが検出されるまでデータ・サブキャリアを一時的に保持しておくためのメモリの追加が必要ないので、回路規模や信号処理時間を増加させることがない。
【００２６】
また、本実施形態のＯＦＤＭ通信装置の受信部１の他の特徴とする点は、サブキャリア再配置回路２からパイロット・サブキャリアが出力された後のデータ・サブキャリアの出力タイミングを調整する点である。
【００２７】
図２（ａ）は、図７に示す従来技術に係るＯＦＤＭ通信装置の受信部７０の各回路におけるサブキャリアの出力タイミング及び位相回転量θの検出時間を示すタイミングチャートである。また、図２（ｂ）は、本実施形態のＯＦＤＭ通信装置の受信部１の各回路におけるサブキャリアの出力タイミング及び位相回転量θの検出時間を示すタイミングチャートである。図２（ａ）及び図２（ｂ）において、横方向は時間を示している。
【００２８】
従来技術に係るＯＦＤＭ通信装置では、図２（ａ）に示すように、サブキャリア再配置回路７３からシリアルで出力される５２本のサブキャリアが、「−２６」、「−２５」、「−２４」、・・・、「−１」、「＋１」、・・・、「＋２４」、「＋２５」、「＋２６」の順で出力される。詳述すると、４本のパイロット・サブキャリアが、「−２１」、「−７」、「＋７」、「＋２１」にそれぞれ配置されており、サブキャリア再配置回路７３から「−２６」〜「＋２６」の順序に出力される。そのため、パイロット・サブキャリア抽出回路７７から全てのパイロット・サブキャリアが出力されるまでに時間がかかり、位相回転量検出回路７８による位相回転量θの検出が終了するときには、すでに次のＯＤＦＭシンボルの各サブキャリアがチャネル等化回路７４から出力されている。従って、図７に示す受信部７０では、検出した位相回転量θは、位相回転量θを検出したＯＦＤＭシンボルのデータ・サブキャリアに対して使用できず、次のＯＦＤＭシンボルのデータ・サブキャリアに対して使用するしかないため、位相補正が正確に行われない。
【００２９】
一方、本実施形態のＯＦＤＭ通信装置においては、図２（ｂ）に示すように、サブキャリア再配置回路２は、４本のパイロット・サブキャリアを出力させ、その後、残りの４８本のデータ・サブキャリアを、「−２６」、「−２５」、「−２４」、「−２３」、「−２２」、「−２０」、「−１９」、・・・、「−８」、「−６」、・・・、「−１」、「＋１」、・・・、「＋６」、「＋８」、・・・、「＋１９」、「＋２０」、「＋２２」、「＋２３」、「＋２４」、「＋２５」、「＋２６」の順で出力させる。従って、位相回転量検出回路７８による位相回転量θの検出を早く検出することができるため、検出した位相回転量θを使って、当該位相回転量θを検出したＯＦＤＭシンボルのデータ・サブキャリアの位相補正を行うことができる。
【００３０】
また、サブキャリア再配置回路２は、図２（ｂ）に示すように、４本のパイロット・サブキャリアを出力した後、位相回転量θを検出するためにかかる時間経過後に、残りの４８本のデータ・サブキャリアを出力している。なお、サブキャリア再配置回路２は、パイロット・サブキャリアである「＋２１」を出力した後、データ・サブキャリアである「−２６」を出力するまで「＋２１」を出力し続けるように構成してもよい。
【００３１】
このように、サブキャリア再配置回路２から４本のパイロット・サブキャリアが出力されてから出力される４８本のデータ・サブキャリアの出力タイミングを、位相回転量θを検出するためにかかる時間経過後とすることにより、正確な位相回転量θを使用して位相補正を行うことができ、位相補正の精度を上げることができる。なお、サブキャリア再配置回路２から出力される４８本のデータ・サブキャリアの出力タイミングを、４本のパイロット・サブキャリアが抽出されてから所定時間経過後としてもよい。このように構成する場合は、少なくとも４本のパイロット・サブキャリアを出力してからすぐに４８本のデータ・サブキャリアを出力する構成に比べて、パイロット・サブキャリアの位相回転量θをより正確に検出することができ、データ・サブキャリアの位相補正の精度を上げることができる。
【００３２】
なお、図２（ｂ）に示すように、受信部１に備えられるサブキャリア再配置回路２、受信部１に備えられるチャネル等化回路７４、及び受信部１に備えられる位相補正回路７９のそれぞれの１サブキャリアあたりの信号処理時間は、上記所定時間分のロスを取り戻すように短く設定されているものとする。
【００３３】
図３（ａ）は、図７に示す従来技術に係るＯＦＤＭ通信装置の受信部７０により位相補正のシミュレーションを行った後のデータ・サブキャリアのＩ−Ｑコンスタレーションを示す図である。また、図３（ｂ）は、本実施形態のＯＦＤＭ通信装置の受信部１により位相補正のシミュレーションを行った後のデータ・サブキャリアのＩ−Ｑコンスタレーションを示す図である。
【００３４】
従来技術に係るＯＦＤＭ通信装置では、図３（ａ）に示すように、受信部７０で位相補正された各データ・サブキャリアは、位相補正が正確に行われていないため、位相補正後であっても大きく位相回転している。
【００３５】
一方、本実施形態のＯＦＤＭ通信装置では、図３（ｂ）に示すように、受信部１で位相補正された各データ・サブキャリアは、位相補正がほぼ正確に行われているため、ほとんどのデータ・サブキャリアがあまり位相回転していない。このように、図３（ｂ）に示す各データ・サブキャリアは、図３（ａ）に示す各データ・サブキャリアに比べて、位相補正が正確に行われているため、復号エラーを低減させることができる。
【００３６】
次に、サブキャリア再配置回路２の一例を説明する。
図４は、サブキャリア再配置回路２の一例を示す図である。なお、図１に示す構成と同じ構成には同じ符号を付している。
【００３７】
図４に示すように、サブキャリア再配置回路２は、例えば、ＲＡＭ４０を含んで構成される。
まず、ＦＦＴ回路７２からシリアルで出力される１ＯＦＤＭシンボルに対応する６４個のデータは、所定の書き込みアドレスに基づいてＲＡＭ４０に書き込まれる。次に、ＲＡＭ４０に書き込まれた６４個のデータのうちサブキャリアに対応する５２個のデータは、所定の読み出しアドレスに基づいてＲＡＭ４０から読み出される。ＲＡＭ４０の読み出しアドレスは、上述したように、ＲＡＭ４０から読み出される５２本のサブキャリアの並び順が送信側で変調される前の５２本のサブキャリアの並び順と同じになるように設定されているものとする。
【００３８】
図５（ａ）は、ＲＡＭ４０の書き込みアドレスが記録されるデータテーブルの一例を示す図である。また、図５（ｂ）は、サブキャリアが書き込まれた後のＲＡＭ４０の一例を示す図である。
【００３９】
図５（ａ）に示すデータテーブル５０には、ＦＦＴ回路７２からシリアルで出力される６４個のデータ（５２本のサブキャリア「−２６」〜「＋２６」に対応する５２個のデータ及びＤＣ及び０を示す１１個のデータ）がＲＡＭ４０の６４個の記憶領域にそれぞれ記憶されるように、そのＲＡＭ４０の６４個の記憶領域にそれぞれ対応する６４個の書き込みアドレス０〜６３が記録されている。なお、６４個の書き込みアドレスは、ＦＦＴ回路７２から出力される６４個のデータの出力順（「０（ＤＣ）」、「＋１」、「＋２」、「＋３」、・・・、「＋２４」、「＋２５」、「＋２６」、０、・・・、０、「−１」、「−２」、「−３」、・・・、「−２４」、「−２５」、「−２６」）を保ったままＲＡＭ４０のアドレス０〜６３のそれぞれ対応する記憶領域に記憶されるような順番でデータテーブル５０に記録されているものとする。
【００４０】
これにより、例えば、ＦＦＴ回路７２からサブキャリア「０（ＤＣ）」が出力されると、そのサブキャリア「０（ＤＣ）」は、図５（ａ）に示すデータテーブル５０の書き込みアドレス０に基づいて、図５（ｂ）に示すＲＡＭ４０のアドレス０に対応する記憶領域に記憶され、次に、ＦＦＴ回路７２からサブキャリア「＋１」が出力されると、そのサブキャリア「＋１」は、データテーブル５０の書き込みアドレス１に基づいて、ＲＡＭ４０のアドレス１に対応する記憶領域に記憶され、そして、ＦＦＴ回路７２からサブキャリア「＋２」が出力されると、そのサブキャリア「＋２」は、データテーブル５０の書き込みアドレス２に基づいて、ＲＡＭ４０のアドレス２に対応する記憶領域に記憶される。以下、同様である。
【００４１】
図６（ａ）は、従来技術に係るサブキャリア再配置回路７３を構成するＲＡＭの読み出しアドレスが記録されるデータテーブルの一例を示す図である。また、図６（ｂ）は、本実施形態のサブキャリア再配置回路２を構成するＲＡＭ４０の読み出しアドレスが記録されるデータテーブルの一例を示す図である。なお、従来技術に係るサブキャリア再配置回路７３を構成するＲＡＭまたは本発明のＲＡＭ（ＲＡＭ４０）には、図５（ｂ）に示す並び順で５２個のサブキャリアが記録されているものとする。
【００４２】
図６（ａ）に示すように、データテーブル６０には、５２個の読み出しアドレス１〜２６及び３８〜６３が、３８、３９、４０、・・・、６３、１、・・・、２４、２５、２６の並び順で記録されている。これにより、データテーブル６０の読み出しアドレスを並び順に使用してサブキャリアを読み出していくと、従来技術に係るサブキャリア再配置回路７３を構成するＲＡＭに記録される５２本のサブキャリアが「−２６」、〜「＋２６」の順で読み出される。
【００４３】
一方、図６（ｂ）に示すデータテーブル６１は、５２個の読み出しアドレスが、４３、５７、７、２１、３８、３９、４０、４１、４２、４４、４５、・・・、６３、１、・・・、１９、２０、２２、２３、２４、２５、２６の並び順で記録されている。これにより、データテーブル６１の読み出しアドレスを並び順に使用してサブキャリアを読み出していくと、ＲＡＭ４０に記録される５２本のサブキャリアのうち４本のパイロット・サブキャリアを先に読み出してから残りの４８本のデータ・サブキャリアを読み出すことができる。
【００４４】
なお、上記実施形態のＯＦＤＭ通信装置は、受信部１を備える構成であるが、本実施形態のＯＦＤＭ通信装置にさらにＯＦＤＭ信号を送信するための送信部を備えてもよい。
また、上記実施形態のＯＦＤＭ通信装置では、データ・サブキャリアをＱＰＳＫにより変調する構成であるが、データ・サブキャリアの変調方式は、ＱＰＳＫ以外に、ＢＰＳＫ（Ｂｉｎａｒｙ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、８ＰＳＫ（Ｏｃｔｕｐｌｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）、１６ＱＡＭ（１６−ｐｏｓｉｔｉｏｎ  Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）、６４ＱＡＭ（６４−ｐｏｓｉｔｉｏｎ  Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）、１２８ＱＡＭ（１２８−ｐｏｓｉｔｉｏｎ  Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）など特に限定されない。
【００４５】
また、上記実施形態のＯＦＤＭ通信装置では、ＲＡＭ４０からサブキャリアを読み出す際にパイロット・サブキャリアを先に読み出し、その後、データ・サブキャリアを読み出せるように、５２個の読み出しアドレスをデータテーブルに記録しているが、ＲＡＭ４０からサブキャリアを読み出す際にパイロット・サブキャリアを先に読み出し、その後、データ・サブキャリアを読み出せるように、５２個の書き込みアドレスをデータテーブルに記憶するようにしてもよい。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態のＯＦＤＭ通信装置の受信部を示す図である。
【図２】（ａ）は、従来技術に係るＯＦＤＭ通信装置の受信部の各回路におけるサブキャリアの出力タイミング及び位相回転量θの検出時間を示すタイミングチャートである。（ｂ）は、本実施形態のＯＦＤＭ通信装置の受信部の各回路におけるサブキャリアの出力タイミング及び位相回転量θの検出時間を示すタイミングチャートである。
【図３】（ａ）は、従来技術に係るＯＦＤＭ通信装置の受信部で位相補正した後のサブキャリアのＩ−Ｑコンスタレーションを示す図である。（ｂ）は、本実施形態のＯＦＤＭ通信装置の受信部で位相補正した後のサブキャリアのＩ−Ｑコンスタレーションを示す図である。
【図４】サブキャリア再配置回路の一例を示す図である。
【図５】（ａ）は、サブキャリア再配置回路を構成するＲＡＭの書き込みアドレスが記録されるデータテーブルの一例を示す図である。（ｂ）は、サブキャリアが書き込まれた後のＲＡＭの一例を示す図である。
【図６】（ａ）は、従来技術に係るサブキャリア再配置回路を構成するＲＡＭの読み出しアドレスが記録されるデータテーブルの一例を示す図である。（ｂ）は、本実施形態のサブキャリア再配置回路を構成するＲＡＭの読み出しアドレスが記録されるデータテーブルの一例を示す図である。
【図７】従来技術に係るＯＦＤＭ通信装置の受信部を示す図である。
【図８】（ａ）は、位相回転がないときのサブキャリアのＩ−Ｑコンスタレーションを示す図である。（ｂ）は、位相回転があるときのサブキャリアのＩ−Ｑコンスタレーションを示す図である。（ｃ）は、位相補正前のサブキャリアのＩ−Ｑコンスタレーションを示す図である。（ｄ）は、位相補正後のサブキャリアのＩ−Ｑコンスタレーションを示す図である。
【符号の説明】
【００４７】
１      受信部
２      サブキャリア再配置回路
３      位相追従回路
４      パイロット・サブキャリア抽出回路
７０      受信部
７１      ＡＦＣ回路
７２      ＦＦＴ回路
７３      サブキャリア再配置回路
７４      チャネル等化回路
７５      位相追従回路
７６      復号器
７７      パイロット・サブキャリア抽出回路
７８      位相回転量検出回路
７９      位相補正回路
【図１】
2007043617.tif 000003
【図３】
2007043617.tif 000004
【図４】
2007043617.tif 000005
【図５】
2007043617.tif 000006
【図６】
2007043617.tif 000007
【図７】
2007043617.tif 000008
【図８】
2007043617.tif 000009
【図２】
2007043617.tif 000010