(57)【要約】【課題】  省電力モードから通常モードに復帰する際の立ち上げ時間を短縮する。【解決手段】  省電力モードから通常モードに復帰する際には、ＣＰＵ１には、電源がオンされてから必要な期間、省電力制御部１９からリセット信号が供給される。そして、ＣＰＵ１は、このリセット信号が解除された後、省電力制御部１９の内部バッファメモリに省電力フラグがあるか否かを判定する。ＣＰＵ１は、省電力フラグがある場合にはプログラムがすでにメインメモリ３上に展開されているので、メインメモリ３に展開されているプログラムに基づいて所定の処理を行う。したがって、ＣＰＵ１は、省電力フラグがある場合には、プログラムメモリ２から圧縮されたプログラムを読み出してメインメモリ３に展開するのを省略できる。【選択図】  図１
2007018288.tif 000002
【特許請求の範囲】
【請求項１】
圧縮プログラムを記憶するプログラム記憶手段と、
データを記憶する第１の記憶手段と、
前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第１の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う演算処理手段と、
通常モードから省電力モードへ移行する際に省電力モードになったことを示す省電力フラグを生成するフラグ生成手段と、
前記フラグ生成手段により生成された前記省電力フラグを記憶するフラグ記憶手段と、
通常モードでは、前記プログラム記憶手段、前記第１の記憶手段、前記演算処理手段、前記フラグ記憶手段にそれぞれ電源を供給し、省電力モードでは、前記第１の記憶手段及び前記フラグ記憶手段に電源を供給すると共に前記プログラム記憶手段及び前記演算処理手段への電源供給を停止する電源供給手段と、
を備えた演算処理装置。
【請求項２】
外部からネットワークを介して送信されたデータを受信するデータ受信手段と、
前記データ受信手段により受信されたデータを記憶する第２の記憶手段と、を更に備え、
前記電源供給手段は、前記データ受信手段及び前記第２の記憶手段に常時電源を供給する
請求項１に記載の演算処理装置。
【請求項３】
前記省電力モードから前記通常モードに復帰する際に前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定するフラグ判定手段を更に備え、
前記演算処理手段は、前記フラグ判定手段により前記省電力フラグがあると判定されたときは、前記第１の記憶手段に記憶されているプログラムに基づいて所定の制御を行い、前記判定手段により前記省電力フラグがないと判定されたときは、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第１の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う
請求項１または請求項２に記載の演算処理装置。
【請求項４】
前記演算処理手段は、前記省電力モードから前記通常モードに復帰した後に、前記第２の記憶手段に記憶されているデータを用いて所定の制御を行う
請求項２または請求項３に記載の演算処理装置。
【請求項５】
前記省電力モードから前記通常モードに復帰する際に、前記演算処理手段に対して必要な期間リセット信号を出力する
請求項２または請求項３に記載の演算処理装置。
【請求項６】
圧縮プログラムを記憶するプログラム記憶手段と、データを記憶する第１の記憶手段と、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第１の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う演算処理手段と、を備えた演算処理装置の省電力モード切り換え方法であって、
通常モードでは、前記プログラム記憶手段、前記第１の記憶手段、前記演算処理手段、前記フラグ記憶手段にそれぞれ電源を供給し、
通常モードから省電力モードへ移行する際に、省電力モードになったことを示す省電力フラグを生成して記憶すると共に、前記プログラム記憶手段及び前記演算処理手段への電源供給を停止する
演算処理装置の省電力モード切り換え方法。
【請求項７】
前記演算処理装置は、外部からネットワークを介して送信されたデータを受信するデータ受信手段と、前記データ受信手段により受信されたデータを記憶する第２の記憶手段と、を更に備え、
前記データ受信手段及び前記第２の記憶手段に常時電源を供給する
請求項６に記載の演算処理装置の省電力モード切り換え方法。
【請求項８】
前記省電力モードから前記通常モードに復帰する際に前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定し、
前記演算処理手段は、前記フラグ判定手段により前記省電力フラグがあると判定されたときは、前記第１の記憶手段に記憶されているプログラムに基づいて所定の制御を行い、前記判定手段により前記省電力フラグがないと判定されたときは、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第１の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う
請求項６または請求項７に記載の演算処理装置の省電力モード切り換え方法。
【請求項９】
前記演算処理手段は、前記省電力モードから前記通常モードに復帰した後に、前記第２の記憶手段に記憶されているデータを用いて所定の制御を行う
請求項７または請求項８に記載の演算処理装置の省電力モード切り換え方法。
【請求項１０】
前記省電力モードから前記通常モードに復帰する際に、前記演算処理手段に対して必要な期間リセット信号を出力する
請求項７または請求項８に記載の演算処理装置の省電力モード切り換え方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算処理装置及びその省電力モード切り換え方法に係り、特に、省電力モードから通常モードに復帰する際の立ち上げ時間を短縮する演算処理装置及びその省電力モード切り換え方法に関する。
【背景技術】
【０００２】
これまで、画像形成装置は、ＣＰＵの省電力モードを活用して省電力モードを実現してきたが、更に低電力化を実現するため、ＣＰＵの電源を遮断する必要がある。しかし、プリントジョブを受信して省電力モードから通常モードに復帰する際に、電源ＯＮと同じ処理をしていたのでは、システムが立ち上がるまでに時間がかかり、データの取りこぼしが発生する問題がある。
【０００３】
そこで、省電力モードに移行しない画像形成装置をネットワーク上に用意して、データの取りこぼしを防止したり、データの出力までの時間短縮を図かったりする技術が開示されている（特許文献１及び２を参照。）。
【特許文献１】特開２０００−１８７５７９号公報
【特許文献２】特開２０００−２３５４７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１及び２に記載された技術では、省電力モードに移行できない画像形成装置が必ず存在してしまい、すべての画像形成装置が省電力化を図ることができない問題があった。
【０００５】
本発明は、上述した課題を解決するために提案されたものであり、省電力モードから通常モードに復帰する際の立ち上げ時間を短縮する演算処理装置及びその省電力モード切り換え方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る演算処理装置は、圧縮プログラムを記憶するプログラム記憶手段と、データを記憶する第１の記憶手段と、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第１の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う演算処理手段と、通常モードから省電力モードへ移行する際に省電力モードになったことを示す省電力フラグを生成するフラグ生成手段と、前記フラグ生成手段により生成された前記省電力フラグを記憶するフラグ記憶手段と、通常モードでは、前記プログラム記憶手段、前記第１の記憶手段、前記演算処理手段、前記フラグ記憶手段にそれぞれ電源を供給し、省電力モードでは、前記第１の記憶手段及び前記フラグ記憶手段に電源を供給すると共に前記プログラム記憶手段及び前記演算処理手段への電源供給を停止する電源供給手段と、を備えている。
【０００７】
本発明に係る演算処理装置の省電力モード切り換え方法は、圧縮プログラムを記憶するプログラム記憶手段と、データを記憶する第１の記憶手段と、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第１の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う演算処理手段と、を備えた演算処理装置の省電力モード切り換え方法であって、通常モードでは、前記プログラム記憶手段、前記第１の記憶手段、前記演算処理手段、前記フラグ記憶手段にそれぞれ電源を供給し、通常モードから省電力モードへ移行する際に、省電力モードになったことを示す省電力フラグを生成して記憶すると共に、前記プログラム記憶手段及び前記演算処理手段への電源供給を停止する。
【０００８】
プログラム記憶手段には、演算処理手段が使用するプログラムを圧縮した圧縮プログラムが記憶されている。演算処理手段は、電源が供給されると、プログラム記憶手段から圧縮プログラムを読み出し、第１の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行う。よって、演算処理手段は、省電力モードで電源供給が停止され、通常モードに復帰して電源が供給された場合、完全に立ち上がって所定の制御が可能になるまで時間がかかる。
【０００９】
そこで、フラグ生成手段は、通常モードから省電力モードへ移行する際に省電力モードになったことを示す省電力フラグを生成する。この省電力フラグは、フラグ記憶手段に記憶される。
【００１０】
ここで、通常モードでは、プログラム記憶手段、第１の記憶手段、演算処理手段、フラグ記憶手段にそれぞれ電源が供給され、省電力モードでは、第１の記憶手段及びフラグ記憶手段に電源が供給されるが、プログラム記憶手段及び演算処理手段への電源供給は停止される。よって、省電力モードであっても、省電力フラグは、フラグ記憶手段から消去されない。
【００１１】
したがって、前記各発明は、通常モードから省電力モードへ移行する際に、省電力モードになったことを示す省電力フラグを生成して記憶すると共に、プログラム記憶手段及び演算処理手段への電源供給を停止することにより、省電力モードであってもフラグ記憶手段に記憶された省電力フラグは消去されないので、省電力モードから復帰したのかを判定することができ、迅速に立ち上がることができる。
【００１２】
また、前記演算処理装置は、前記省電力モードから前記通常モードに復帰する際に前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定するフラグ判定手段を更に備えてもよい。このとき、前記演算処理手段は、前記フラグ判定手段により前記省電力フラグがあると判定されたときは、前記第１の記憶手段に記憶されているプログラムに基づいて所定の制御を行い、前記判定手段により前記省電力フラグがないと判定されたときは、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第１の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行うとよい。
【００１３】
前記演算処理装置の省電力モード切り換え方法では、前記省電力モードから前記通常モードに復帰する際に前記フラグ記憶手段に前記省電力フラグが記憶されているか否かを判定してもよい。このとき、前記演算処理手段は、前記フラグ判定手段により前記省電力フラグがあると判定されたときは、前記第１の記憶手段に記憶されているプログラムに基づいて所定の制御を行い、前記判定手段により前記省電力フラグがないと判定されたときは、前記プログラム記憶手段から前記圧縮プログラムを読み出し、前記第１の記憶手段で前記圧縮プログラムを伸長した後、伸長されたプログラムに基づいて所定の制御を行うとよい。
【００１４】
これにより、前記各発明は、省電力モードから通常モードに復帰する際に省電力フラグが記憶されているか否かを判定し、省電力フラグがあると判定されたときは、第１の記憶手段に記憶されているプログラムに基づいて所定の制御を行うことによって、再びプログラム記憶手段から圧縮プログラムを読み出して伸長する処理を省くことができ、短時間で立ち上がることができる。
【発明の効果】
【００１５】
本発明に係る演算処理装置及びその省電力モード切り換え方法は、省電力モードから通常モードに復帰する際に短時間で立ち上がることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。
【００１７】
［第１の実施形態］
図１は、本発明の第１の実施形態に係る画像形成装置の構成を示すブロック図である。画像形成装置は、本装置全体を制御するＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１と、圧縮されたプログラムが格納されているプログラムメモリ２と、メインメモリ３と、各回路への電源供給を制御する電源制御回路４と、画像を出力する画像出力部（以下「ＩＯＴ（Ｉｍａｇｅ  Ｏｕｔｐｕｔ  Ｔｅｒｍｉｎａｌ）」という。）５と、画像データを一時格納する画像メモリ６と、所定のクロックを発生する外部発振器７、８、９と、ネットワークやバスを介して入出力されるデータを制御する入出力デバイス（以下「Ｉ／Ｏデバイス」という。）と、を備えている。
【００１８】
ＣＰＵ１は、電源が供給されたときに、プログラムメモリ２から圧縮されたプログラムを読み出して、メインメモリ３でプログラムを展開（伸長）した後、メインメモリ３のプログラムに従って所定の制御を行う。
【００１９】
電源制御回路４は、電源ラインＬ１、Ｌ２を介して、画像形成装置内の各回路に電源を供給する。例えば、電源制御回路４は、電源ラインＬ１を介してメインメモリ３、画像メモリ６、外部発振器９、Ｉ／Ｏデバイス１０に電源を供給し、電源ライン２を介してＣＰＵ１、プログラムメモリ２、ＩＯＴ５、外部発振器７、８に電源を供給する。なお、電源制御回路４は、電源ラインＬ１には常時電源を供給するが、電源ラインＬ２には電源制御信号に応じて電源を供給したり、供給を停止したりする。
【００２０】
ＩＯＴ５は、イーサネット（登録商標）、Ｉ／Ｏデバイス１０を介して供給された画像データに基づく画像を出力する。画像メモリ６は、例えばＤＲＡＭであり、画像データ専用のメモリである。画像メモリ６では、画像データの回転・縮小等の画像処理も行われる。
【００２１】
外部発振器７、８は、Ｉ／Ｏデバイス１０内の後述するＰＬＬ回路に供給すべきクロックを発生する。外部発振器９は、画像形成装置内の図示しない回路に供給すべきクロックを発生する。
【００２２】
Ｉ／Ｏデバイス１０は、ＵＳＢバスに接続されたＵＳＢコントローラ１１と、イーサネット（登録商標）に接続されたイーサネット（登録商標）コントローラ１２と、図示しないハードディスクに接続されたハードディスクドライブインタフェース（以下「ＨＤＤ＿Ｉ／Ｆ」という。）１３と、ＣＰＵ１に接続されたＣＰＵ＿Ｉ／Ｆ１４と、ＩＯＴ５に接続されたプリント出力制御部１５と、画像メモリ６に接続されたメモリ制御部１６と、内部クロックを発生するＰＬＬ回路１７、１８と、本デバイスを制御する省電力制御部１９と、を備えている。
【００２３】
ＵＳＢコントローラ１１は、ＵＳＢバスを介して図示しない外部装置に接続され、その外部装置との間でデータの送受信を行う。イーサネット（登録商標）コントローラ１２は、イーサネット（登録商標）を介して図示しない外部コンピュータに接続され、その外部コンピュータとの間でデータの送受信を行う。
【００２４】
（省電力モードへの移行）
図２は、画像形成装置が通常モードから省電力モードに移行する移行ルーチンを示すフローチャートである。画像形成装置は、例えばデータを受信しない時間が一定時間を超えると、次のように通常モードから省電力モードに移行して、消費電力を抑制する。
【００２５】
ステップＳ１では、Ｉ／Ｏデバイス１０の省電力制御部１９は、メインメモリ３及び画像メモリ６を省電力モード、例えばセルフリフレッシュモードに設定する。セルフリフレッシュモードでは、クロックを非活性にしてメインメモリ３及び画像メモリ６の消費電力が低く抑えられ、内部のリフレッシュカウンタを用いて自動的にリフレッシュ動作が実行される。
【００２６】
ステップＳ２では、省電力制御部１９は、画像メモリ６のコンフィグレーション情報（本実施形態では、省電力モードから通常モードに復帰するまでの時間）を、図示しない内部バッファメモリに記憶する。
【００２７】
ステップＳ３では、省電力制御部１９は、Ｉ／Ｏデバイス１０内の不要なクロックを停止すると共に、ＨＤＤ＿Ｉ／Ｆ１３、プリント出力制御部１５、メモリ制御部１６、ＰＬＬ回路１７、１８を停止させる。
【００２８】
ステップＳ４では、省電力制御部１９は、電源オフの対象となるＣＰＵ１、ＩＯＴ５、図示しないＨＤＤの各端子と、省電力モードの画像メモリ６の端子と、の各々間をハイインピーダンスに設定する。これにより、省電力モードにおいて、ＣＰＵ１と画像メモリ６の間、ＩＯＴ５と画像メモリ６の間、ＨＤＤと画像メモリ６の間が遮断される。
【００２９】
ステップＳ５では、省電力制御部１９は、省電力モードを表す省電力フラグを生成して上記内部バッファメモリに記憶して、省電力モードをスタートする。なお、省電力フラグは、主電源がオフになった時、通常モードになった時に消去されるが、それ以外は保持される。省電力モードになると、省電力制御部１９は、電源制御回路４にハイレベルの電源制御信号を出力する。
【００３０】
電源制御回路４は、ハイレベルの電源制御信号を受信すると、電源ラインＬ２による電力供給を停止して、ＣＰＵ１、外部発振器８、９、図示しない外部デバイス（例えば、ＨＤＤ）、ＩＯＴ５の電源をオフにする。この結果、電源ラインＬ１によって電源が供給されているＩ／Ｏデバイス１０、メインメモリ３及び画像メモリ６のみが通電されている状態となる。後述するが、電源制御回路４は、ローレベルが電源制御信号を受信したときは、電源ラインＬ２による電源供給を行う。
【００３１】
これにより、画像形成装置は省電力モード中にイーサネット（登録商標）を介してデータを受信すると、そのデータは、Ｉ／Ｏデバイス１０内のイーサネット（登録商標）コントローラ１２、メモリ制御部１６を介して、画像メモリ６に記憶される。すなわち、省電力モード中にイーサネット（登録商標）から受信されたデータは、すべて画像メモリ６に記憶される。このため、省電力モードに外部から送信されたデータの取りこぼしを防止することができる。なお、省電力モードであっても、メインメモリ３は通電状態にあるので、メインメモリ３はプログラムメモリ２から読み出されたプログラムを記憶し続けている。
【００３２】
また、メインメモリ３は画像メモリ６に比べて記憶容量が大きいので、省電力モード中は、メインメモリ３の一部を画像メモリ６として使用してもよい。
【００３３】
（省電力モードから通常モードへの復帰）
図３は、画像形成装置が省電力モードから通常モードに復帰する復帰ルーチンを示すフローチャートである。
【００３４】
ステップＳ１１では、省電力制御部１９は、ＵＳＢコントローラ１１又はイーサネット（登録商標）コントローラ１２でデータが受信されるまで、又は、Ｉ／Ｏデバイス１０に省電力解除信号が入力されるまで省電力モードを維持する。なお、省電力解除信号は、画像形成装置に設けられた図示しない節電解除ボタンがユーザによって押されたときに発生する信号である。そして、省電力制御部１９は、それらのいずれかが受信または入力されたことを検出すると、ローレベルの電源制御信号を電源制御回路４に供給する。
【００３５】
電源制御回路４は、ローレベルの電源制御信号を受信すると、電源ラインＬ２を介して、ＣＰＵ１、プログラムメモリ２、ＩＯＴ５、外部発振器７、８、ＨＤＤなどの図示しない外部デバイスに電源供給を開始する。
【００３６】
ステップＳ１２では、省電力制御部１９は、ＣＰＵ１に対して必要な期間リセット信号を出力する。リセット信号は、一般に、ＣＰＵが電源立ち上がり後に一定期間のリセット入力の制限を持っているために必要となる。なお、リセット信号出力の一例としては、省電力制御部１９が、予め何クロック周期でリセット信号が必要かを設定しておき、その設定に応じてリセット信号を出力すればよい。
【００３７】
同時に、省電力制御部１９は、外部発振器７、８から出力されるクロックが安定するまで待機する。なお、外部発振器７、８のスペック（仕様）に応じて待機時間は設定可能である。
【００３８】
ステップＳ１３では、省電力制御部１９は、外部発振器７、８のクロックが安定するまでの時間が経過した後、ＰＬＬ回路１７、１８に供給していた停止信号を解除する。これにより、ＰＬＬ回路１７、１８はクロックの出力を開始する。そして、省電力制御部１９は、ＰＬＬ回路１７、１８から出力されるクロックがロックされるまで待機する。なお、ＰＬＬ回路１７、１８のスペックに応じて待機時間は設定可能である。
【００３９】
ステップＳ１４では、省電力制御部１９は、ＣＰＵ１、ＩＯＴ５、図示しないＨＤＤの各端子と、画像メモリ６の端子と、の間のハイインピーダンスを解除する。これにより、ＣＰＵ１と画像メモリ６の間、ＩＯＴ５と画像メモリ６の間、ＨＤＤと画像メモリ６の間で、データの送受信が可能となる。
【００４０】
ステップＳ１５では、省電力制御部１９は、画像メモリ６の省電力モードを解除する。具体的には、省電力制御部１９は、セルフリフレッシュ終了コマンドを発行し、画像メモリ６のスペックに応じたリカバリ時間だけ待機する。
【００４１】
ここで、省電力制御部１９は、イーサネット（登録商標）コントローラ１２でデータの受信があったことを検知した場合、その受信データを、メモリ制御部１６を介して画像メモリ６に格納し、受信データが画像メモリ６上にあることを示す割り込みフラグをセットする。
【００４２】
ステップＳ１６では、ＣＰＵ１が起動開始する。ここで、ＣＰＵ１の動作について説明する。ＣＰＵ１には、電源がオンされてから必要な期間、省電力制御部１９からリセット信号が供給される。そして、ＣＰＵ１は、このリセット信号が解除された後、省電力制御部１９の内部バッファメモリに省電力フラグがあるか否かを判定する。
【００４３】
ＣＰＵ１は、省電力フラグがある場合にはプログラムがすでにメインメモリ３上に展開されているので、メインメモリ３に展開されているプログラムに基づいて所定の処理を行う。したがって、ＣＰＵ１は、省電力フラグがある場合には、プログラムメモリ２から圧縮されたプログラムを読み出してメインメモリ３に展開するのを省略するので、システムの立ち上がりを早くすることができる。
【００４４】
一方、ＣＰＵ１は、省電力フラグがない場合には、プログラムはメインメモリ３上に展開されていないので、プログラムメモリ２からプログラムをロードして、メインメモリ３に展開する。
【００４５】
次に、ＣＰＵ１は、システムが立ち上がった後は、省電力制御部１９から割り込み信号があるかを判定することによって、画像メモリ６中に受信データがあるか否かを判定し、割り込み信号がある場合は、画像メモリ６中に受信データがあるので、このデータの処理を行う。
【００４６】
以上のように、第１の実施形態に係る画像形成装置は、通常モードから省電力モードに移行するときは、省電力フラグをセットして、ＣＰＵ１の電源をオフにして、常時通電状態になっているメインメモリ３にＣＰＵ１のプログラムを記憶させ続けている。
【００４７】
そして、画像形成装置は、省電力モードから通常モードに復帰するときは、ＣＰＵ１に電源を供給し、省電力フラグの有無を判定し、省電力フラグがあるときは、ＣＰＵ１がメインメモリ３に記憶されているプログラムを用いて制御を実行する。これにより、ＣＰＵ１がプログラムメモリ２から圧縮プログラムを読み出して、メインメモリ３に展開する処理を省略することができるので、立ち上がり時間を大幅に短縮することができる。
【００４８】
また、上記画像形成装置は、省電力モードにおいても、通電されている画像メモリ６がイーサネット（登録商標）からのデータを受信することによって、省電力モードにおける外部からのデータの取りこぼしを防止することができる。
【００４９】
［第２の実施形態］
つぎに、本発明の第２の実施形態について説明する。なお、第１の実施形態と同一の部位には同一の符号を付し、その詳細な説明は省略する。第２の実施形態に係る画像形成装置は、第１の実施形態とほぼ同様に構成されているが、画像メモリ６の電源が電源ラインＬ２から供給される点が異なる。このような構成の画像形成装置は、次のように通常モードから省電力モードに移行する。
【００５０】
（省電力モードへの移行）
図４は、第２の実施形態に係る画像形成装置が通常モードから省電力モードに移行する移行ルーチンを示すフローチャートである。
【００５１】
ステップＳ２１では、Ｉ／Ｏデバイス１０の省電力制御部１９は、メインメモリ３のみを省電力モード、例えばセルフリフレッシュモードに設定する。
【００５２】
ステップＳ２２では、省電力制御部１９は、画像メモリ６のコンフィグレーション情報（本実施形態では、電源オンからアクセス可能になるまでの時間、ＤＤＲのモード）を記憶する。
【００５３】
ステップＳ２３では、省電力制御部１９は、Ｉ／Ｏデバイス１０内の不要なクロックを停止すると共に、ＨＤＤ＿Ｉ／Ｆ１３、プリント出力制御部１５、メモリ制御部１６、ＰＬＬ回路１７、１８を停止させる。
【００５４】
ステップＳ２４では、省電力制御部１９は、電源オフの対象となるＣＰＵ１、ＩＯＴ５、図示しないＨＤＤの各端子と、画像メモリ６の端子と、の各々間をハイインピーダンスに設定する。これにより、ＣＰＵ１と画像メモリ６の間、ＩＯＴ５と画像メモリ６の間、ＨＤＤと画像メモリ６の間が遮断される。
【００５５】
ステップＳ２５では、省電力制御部１９は、省電力モードを表す省電力フラグをセットして、省電力モードをスタートする。省電力モードになると、電源制御回路４は、電源ラインＬ２による電力供給を停止して、ＣＰＵ１、外部発振器８、９、図示しない外部デバイス（例えば、ＨＤＤ）、ＩＯＴ５、及び画像メモリ６の電源をオフにする。この結果、電源ラインＬ１によって電源が供給されているＩ／Ｏデバイス１０、メインメモリ３のみが通電されている状態となる。
【００５６】
これにより、省電力モードであっても、メインメモリ３は通電状態にあるので、メインメモリ３はプログラムメモリ２から読み出されたプログラムを記憶し続けている。
【００５７】
（省電力モードから通常モードへの復帰）
図５は、画像形成装置が省電力モードから通常モードに復帰する復帰ルーチンを示すフローチャートである。なお、ステップＳ３１〜Ｓ３４、Ｓ３６は、図３に示すステップＳ２１〜２４、Ｓ２６と同じ処理であるので、その記載を省略する。
【００５８】
ステップＳ３５では、画像メモリ６を初期化する。具体的には、コンフィグレーション情報に基づいて、電源オンからアクセス可能になるまでの時間待機し、クロックを出力し、全バンクをプリチャージし、拡張モード・レジスタ設定コマンドでＤＬＬリセットし、一定期間待機し、全バンクプリチャージし、オートリフレッシュを２回行い、モードレジスタ設定を実行する。なお、これらの処理は、画像メモリ６を構成するＤＲＡＭのスペックによって決定される。その後、ステップＳ３６の処理が実行される。
【００５９】
以上のように、第２の実施形態に係る画像形成装置は、通常モードから省電力モードに移行するときは、省電力フラグをセットして、ＣＰＵ１の電源をオフにして、常時通電状態になっているメインメモリ３にＣＰＵ１のプログラムを記憶させ続けている。
【００６０】
そして、画像形成装置は、省電力モードから通常モードに復帰するときは、ＣＰＵ１に電源を供給し、省電力フラグの有無を判定し、省電力フラグがあるときは、ＣＰＵ１がメインメモリ３に記憶されているプログラムを用いて制御を実行する。これにより、ＣＰＵ１がプログラムメモリ２から圧縮プログラムを読み出して、メインメモリ３に展開する処理を省略することができるので、立ち上がり時間を大幅に短縮することができる。
【００６１】
なお、第２の実施形態では、メインメモリ３が、省電力モードのときに外部から受信されたデータを記憶するようにしてもよい。
【００６２】
本発明は、上述した実施の形態に限定されるものではなく、特許請求の範囲に記載された範囲内で設計上の変更をされたものにも適用可能であるのは勿論である。
【００６３】
上述した実施形態では、画像形成装置の動作モードの切り替えを例に挙げて説明したが、本発明はこれに限定されるものではない。本発明は、例えば、ネットワークに常時接続され、ＣＰＵを有するコンピュータにも適用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施形態に係る画像形成装置の構成を示すブロック図である。
【図２】第１の実施形態に係る画像形成装置が通常モードから省電力モードに移行する移行ルーチンを示すフローチャートである。
【図３】画像形成装置が省電力モードから通常モードに復帰する復帰ルーチンを示すフローチャートである。
【図４】第２の実施形態に係る画像形成装置が通常モードから省電力モードに移行する移行ルーチンを示すフローチャートである。
【図５】画像形成装置が省電力モードから通常モードに復帰する復帰ルーチンを示すフローチャートである。
【符号の説明】
【００６５】
１  ＣＰＵ
２  プログラムメモリ
３  メインメモリ
４  電源制御回路
５  ＩＯＴ
６  画像メモリ
７，８，９  外部発振器
１０  Ｉ／Ｏデバイス
１１  ＵＳＢコントローラ
１２  イーサネット（登録商標）コントローラ
１３  ＨＤＤ＿Ｉ／Ｆ
１６  メモリ制御部
１７，１８  ＰＬＬ回路
１９  省電力制御部
【図１】
2007018288.tif 000003
【図２】
2007018288.tif 000004
【図３】
2007018288.tif 000005
【図４】
2007018288.tif 000006
【図５】
2007018288.tif 000007