(57)【要約】【課題】  走査線ピッチを縮小し、高精細な画像表示を行う。【解決手段】  電気光学装置は、基板上に、複数の画素部と、複数の画素部が配列された表示領域に配線されると共に相交差する複数の走査線及び複数のデータ線と、表示領域の周辺に位置する周辺領域に、表示領域における前記複数の走査線が配列された方向に沿った一辺に沿って設けられた第１回路部分及び表示領域における一辺に対向する他の辺に沿って設けられた第２回路部分を含み、複数の走査線を介して複数の画素部に走査信号を供給するための走査線駆動回路とを備える。更に、複数の走査線のうち相隣接する走査線は、第１及び第２回路部分のうち相異なる回路部分に電気的に接続される。【選択図】  図３
2007079367.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
複数の画素部と、
前記複数の画素部が配列された表示領域に配線されると共に相交差する複数の走査線及び複数のデータ線と、
前記表示領域の周辺に位置する周辺領域に、前記表示領域における前記複数の走査線が配列された方向に沿った一辺に沿って設けられた第１回路部分及び前記表示領域における前記一辺に対向する他の辺に沿って設けられた第２回路部分を含み、前記複数の走査線を介して前記複数の画素部に走査信号を供給するための走査線駆動回路と
を備え、
前記複数の走査線のうち相隣接する走査線は、前記第１及び第２回路部分のうち相異なる回路部分に電気的に接続される
ことを特徴とする電気光学装置。
【請求項２】
基板上に、
複数の画素部と、
前記複数の画素部が配列された表示領域に配線されると共に相交差する複数の走査線及び複数のデータ線と、
前記表示領域の周辺に位置する周辺領域に、前記表示領域における前記複数の走査線が配列された方向に沿った一辺に沿って配列されており、前記複数の走査線の各々に夫々電気的に接続された複数の出力回路を含み、走査信号を前記出力回路を介して前記複数の走査線に供給する走査線駆動回路と
を備え、
前記複数の出力回路のうち相隣接する出力回路は、前記基板上で平面的に見て、互いに重ならないように、前記複数の出力回路の配列方向と交わる方向に交互にずれて配置される
ことを特徴とする電気光学装置。
【請求項３】
前記複数の画素部の各々は、前記複数のデータ線及び前記複数の走査線の各々に電気的に接続された画素スイッチング用トランジスタを備え、
前記画素スイッチング用トランジスタのゲート電極は、前記走査線と電気的に接続されると共に、金属シリサイド膜及び多結晶シリコン膜から形成される
ことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記複数の走査線の各々は、前記複数の画素部のうち前記複数の走査線の各々に対応する画素部の前記画素スイッチング用トランジスタのゲート電極が延長されて形成されることを特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記複数の走査線は、前記画素スイッチング用トランジスタよりも下層側の導電膜から形成された第１部分配線と前記複数のデータ線を構成する導電膜と同一膜から形成された第２部分配線とを有することを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
前記複数の走査線は、前記複数のデータ線を構成する導電膜と同一膜から形成されると共に、前記基板上で平面的に見て、前記複数のデータ線と互いに交差する部分については、前記複数のデータ線を構成する導電膜とは相異なる導電膜から形成されることを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項７】
請求項１から６のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、例えば液晶装置として、基板上に、複数の走査線及びデータ線に接続された複数の画素部の他、データ線を駆動するためのデータ線駆動回路、走査線を駆動するための走査線駆動回路等が作り込まれる。
【０００３】
走査線駆動回路には、順次走査のための走査信号の元信号となる転送信号を高電圧レベルとし、マトリクス駆動電圧とするためや波形を成形するためのバッファ回路が設けられることが多い。また、例えば、本願出願人により特許文献１に開示されているように、画素部に走査信号をより高速に供給するために、複数の画素部が配列された表示領域の両側に配置された２つの走査線駆動回路から走査信号が供給されることが多い。
【０００４】
【特許文献１】特開平１１−９５２５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、バッファ回路を構成するトランジスタのサイズは、各走査線に接続された複数の画素部を駆動するため、画素スイッチング用のトランジスタのサイズに比べて大きくする必要がある。
【０００６】
しかしながら、特許文献１に開示された走査線駆動回路では、バッファ回路を構成するトランジスタのサイズを大きくするためには、走査線の配線ピッチを大きくしなければならない。このため、画素部を微細化することができず、画像表示の精細さを向上させることができないという技術的問題点がある。
【０００７】
本発明は、例えば上述した問題点に鑑みなされたものであり、走査線ピッチの縮小化を図ることができ、高精細な画像表示を可能とする電気光学装置及びこれを備えた電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明に係る第１の電気光学装置は、上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が配列された表示領域に配線されると共に相交差する複数の走査線及び複数のデータ線と、前記表示領域の周辺に位置する周辺領域に、前記表示領域における前記複数の走査線が配列された方向に沿った一辺に沿って設けられた第１回路部分及び前記表示領域における前記一辺に対向する他の辺に沿って設けられた第２回路部分を含み、前記複数の走査線を介して前記複数の画素部に走査信号を供給するための走査線駆動回路とを備え、前記複数の走査線のうち相隣接する走査線は、前記第１及び第２回路部分のうち相異なる回路部分に電気的に接続される。
【０００９】
本発明に係る第１の電気光学装置によれば、その動作時には、データ線及び走査線を介して、画像信号及び走査信号が画素部に供給される。これら画像信号等が、画素部において、例えば、画素スイッチング用トランジスタ等のスイッチング素子から選択的に画素電極等の表示用電極に供給されることでアクティブマトリクス駆動が行われる。即ち、複数の画素部がマトリクス状に平面配列された表示領域或いは画素アレイ領域（或いは「画像表示領域」とも呼ぶ）における画像表示が行われる。
【００１０】
本発明に係る第１の電気光学装置では、走査線駆動回路は、表示領域の周辺に位置する周辺領域に、表示領域における前記複数の走査線が配列された方向（即ち、各データ線に沿った方向或いはＹ方向）に沿った一辺及び該一辺に対向する他の辺に沿って、言い換えれば、表示領域を挟んだ二辺に分割されて、設けられている。即ち、第１回路部分が、一辺側に配置されており、第２回路部分が、第１回路部分から見て表示領域を挟んで対向する他の辺側に配置されている。走査線駆動回路を構成する第１及び第２回路部分は夫々、例えばシフトレジスタと複数の出力回路を含んでいる。シフトレジスタは、例えば画素部に画像信号を供給すべきタイミングで、転送信号を順次出力し、各出力回路に転送する。各出力回路は、各走査線に対応して１つずつ設けられている。各出力回路は、例えばインバータが複数段直列に電気的に接続されて構成されており、シフトレジスタから転送された転送信号の電圧に駆動能力を持たせる、或いは、転送信号の電圧レベルをレベルシフトするレベルシフタとして機能する。駆動能力を高められた或いは電圧を高められた転送信号は、最終的には各出力回路から走査信号として走査線に出力され、画素部に供給される。
【００１１】
本発明に係る第１の電気光学装置では特に、複数の走査線のうち相隣接する走査線は、第１及び第２回路部分のうち相異なる回路部分に電気的に接続される。即ち、走査線は１本毎に互いに反対側位置する第１及び第２回路部分に接続される。具体的には、一の走査線が第１回路部分に接続され、一の走査線と相隣接する走査線は、第１回路部分とは表示領域に対して反対側に位置する第２回路部分に接続される。つまり、２つの回路部分には複数の走査線が一本飛びに接続され、結果として、第１及び第２回路部分には夫々、走査線の半数ずつ接続される。言い換えれば、第１及び第２回路部分からは、両者間に位置する表示領域に向かって、櫛歯状に走査線が延びている。よって、各回路部分が走査線と接続する間隔、言い換えれば各回路部分から走査信号が出力される走査線の間隔（即ち、出力ピッチ）は、複数の走査線が表示領域において配線される間隔（即ち、走査線ピッチ）よりも大きい。例えば出力ピッチは、走査線ピッチの殆ど或いは完全に２倍となる。従って、例えば走査線毎に設けられた出力回路を走査線ピッチの２倍の間隔で配置することができる。即ち、出力回路を構成する例えばトランジスタのサイズを走査線の配列方向（即ち、各データ線に沿った方向或いはＹ方向）に沿って大きくすることができる。更に、走査線ピッチと出力ピッチとが等しい場合と比較して、例えば出力回路のサイズを保持或いは大きくしつつ、即ち走査線駆動回路の駆動能力を保持或いは高めつつ、走査線ピッチを小さくすることができる。これにより、画素部の微細化が可能となり、高精細な画像表示が可能となる。尚、画素部の微細化は、製造コストの低減にもつながる。
【００１２】
特に、走査線駆動回路を構成する、走査信号の電圧レベルを高めたり、波形を成形したり、位相を整えたりするためのバッファ回路やレベルシフタ回路等である出力回路は、その電圧レベルを高める、即ちシフトレジスタの転送出力をマトリクス駆動電圧を有する走査信号にまで電圧レベルを高めるという、その性質上、平面サイズがある程度大きいことが是非望まれるか又は必要である。従って、このように出力回路を構成する、例えばトランジスタのサイズを走査線の配列方向に沿って大きくすることができる本発明は、実践上極めて有利である。
【００１３】
本発明に係る第２の電気光学装置は、上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が配列された表示領域に配線されると共に相交差する複数の走査線及び複数のデータ線と、前記表示領域の周辺に位置する周辺領域に、前記表示領域における前記複数の走査線が配列された方向に沿った一辺に沿って配列されており、前記複数の走査線の各々に夫々電気的に接続された複数の出力回路を含み、走査信号を前記出力回路を介して前記複数の走査線に供給する走査線駆動回路とを備え、前記複数の出力回路のうち相隣接する出力回路は、前記基板上で平面的に見て、互いに重ならないように、前記複数の出力回路の配列方向と交わる方向に交互にずれて配置される。
【００１４】
本発明に係る第２の電気光学装置によれば、上述した本発明に係る第１の電気光学装置と概ね同様に表示領域における画像表示が行われる。
【００１５】
本発明に係る第２の電気光学装置では、走査線駆動回路は、表示領域の周辺に位置する周辺領域に、表示領域における複数の走査線が配列された方向（即ち、各データ線に沿った方向或いはＹ方向）に沿った一辺に沿って設けられる。走査線駆動回路は、表示領域の一辺に沿って、表示領域の片側に１つだけ設けてもよいし、表示領域の両側に２つ設けてもよい。走査線駆動回路は、複数の走査線の各々に夫々電気的に接続された複数の出力回路を含んでいる。出力回路は、例えばインバータが複数段直列に電気的に接続されて構成されており、例えばシフトレジスタから転送された転送信号の電圧に駆動能力を持たせる、或いは、転送信号の電圧レベルをレベルシフトするレベルシフタとして機能する。駆動能力を高められた或いは電圧を高められた転送信号は、最終的には各出力回路から走査信号として走査線に出力され、画素部に供給される。
【００１６】
本発明に係る第２の電気光学装置では特に、複数の出力回路は、基板上で平面的に見て、互いに重ならないように、複数の出力回路の配列方向（即ち、各データ線に沿った方向或いはＹ方向）と交わる方向（即ち、各走査線に沿った方向或いはＸ方向）に交互にずれて配置される。即ち、複数の出力回路は、表示領域の一辺に沿った方向に千鳥状に或いはジグザグに配置される。言い換えれば、複数の出力回路は、表示領域の一辺に夫々沿った、互いに配列方向にずれた複数列として配列される。ここで本発明に係る複数の出力回路についての「配列方向」とは、表示領域の一辺に沿って複数の出力回路が配列された方向を意味する。この配列方向は、各走査線に沿った方向と交わる方向、或いは、各データ線に沿った方向である。よって、仮に複数の出力回路を表示領域の一辺に沿って１列として配列した場合と比較して、互いに隣接する出力回路間の距離が長いので、１つ１つの出力回路の面積を配列方向に沿って広くすることができる。即ち、出力回路が基板上で占有する面積を配列方向に沿って拡大することができる。従って、出力回路を構成する例えばトランジスタのサイズを保持或いは大きくしつつ、即ち走査線駆動回路の駆動能力を保持或いは高めつつ、複数の走査線が表示領域において配線される間隔（即ち、走査線ピッチ）を小さくすることができる。これにより、画素部の微細化が可能となり、高精細な画像表示が可能となる。尚、画素部の微細化は、製造コストの低減にもつながる。
【００１７】
本発明に係る第１及び第２の電気光学装置の一態様では、前記複数の画素部の各々は、前記複数のデータ線及び前記複数の走査線の各々に電気的に接続された画素スイッチング用トランジスタを備え、前記画素スイッチング用トランジスタのゲート電極は、前記走査線と電気的に接続されると共に、金属シリサイド膜及び多結晶シリコン膜から形成される。
【００１８】
この態様によれば、画素スイッチング用トランジスタのゲート電極は、例えばチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属シリサイド膜及び多結晶シリコン膜からなる２層構造として形成されるので、例えば画素スイッチング用トランジスタのゲート電極が多結晶シリコン膜から形成される場合と比較して、画素スイッチング用トランジスタのゲート電極と電気的に接続された走査線の低抵抗化を図ることが可能となる。よって、走査線駆動回路による駆動能力を高めることができ、走査線ピッチを小さくすることができる。尚、画素スイッチング用トランジスタのゲート電極は金属シリサイドを含んで形成されるので、画素スイッチング用トランジスタのチャネル領域に対する遮光性を高めることもできる。
【００１９】
本発明に係る第１及び第２の電気光学装置の他の態様では、前記複数の走査線の各々は、前記複数の画素部のうち前記複数の走査線の各々に対応する画素部の前記画素スイッチング用トランジスタのゲート電極が延長されて形成される。
【００２０】
この態様によれば、画素スイッチング用トランジスタのゲート電極と電気的に接続された走査線の低抵抗化を図ることが可能となる。ここで、本発明に係る「延長されて形成される」には、各走査線が対応する画素スイッチング用トランジスタのゲート電極と連続的に接続されている場合を含み、例えば、各走査線が、対応する画素スイッチング用トランジスタのゲート電極の各々と順番に全て接続される、或いは、対応する画素スイッチング用トランジスタのゲート電極の各々と複数の接続点を介して接続されることを含む。
【００２１】
本発明に係る第１及び第２の電気光学装置の他の態様では、前記複数の走査線は、前記画素スイッチング用トランジスタよりも下層側の導電膜から形成された第１部分配線と前記複数のデータ線を構成する導電膜と同一膜から形成された第２部分配線とを有する。
【００２２】
この態様によれば、複数の走査線が画素スイッチング用トランジスタよりも下層側の導電膜のみから形成された場合と比較して、複数の走査線の低抵抗化することができる。よって、走査線駆動回路による駆動能力を高めることができ、更には、走査線ピッチを小さくすることができる。尚、「同一膜」とは、製造プロセスにおける同一機会に成膜される膜他、製造プロセスにおいて同一材料から別機会に成膜される膜のことを意味し、同一種類の膜である。
【００２３】
本発明に係る第１及び第２の電気光学装置の他の態様では、前記複数の走査線は、前記複数のデータ線を構成する導電膜と同一膜から形成されると共に、前記基板上で平面的に見て、前記複数のデータ線と互いに交差する部分については、前記複数のデータ線を構成する導電膜とは相異なる導電膜から形成される。
【００２４】
この態様によれば、複数の走査線は、複数のデータ線を構成する例えばアルミニウム膜等の導電膜と同一膜から形成されるので、例えば画素部におけるポリシリコン膜等と同一膜から形成された場合と比較して、複数の走査線の低抵抗化を図ることができる。よって、走査線駆動回路による駆動能力を高めることができ、更には、走査線ピッチを小さくすることができる。尚、「同一膜」とは、製造プロセスにおいて同一機会に成膜される膜の他、製造プロセスにおいて同一材料から別機会に成膜される膜のことを意味する。
【００２５】
更に、走査線が、基板上で平面的に見て、データ線と交差する部分については、走査線はデータ線を構成する導電膜とは相異なる導電膜から形成される。よって、同一膜のパターニング後には、走査線とデータ線とは相互に分離されており、両者は電気的に絶縁されている。
【００２６】
本発明の電子機器は上記課題を解決するために、上述した本発明に係る第１又は第２の電気光学装置（但し、その各種態様も含む）を具備する。
【００２７】
本発明の電子機器は、上述した本発明に係る第１又は第２の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）、これら電気泳動装置、電子放出装置を用いた装置としてＤＬＰ（Digital Light Processing）等を実現することも可能である。
【００２８】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされよう。
【発明を実施するための最良の形態】
【００２９】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
＜第１実施形態＞
第１実施形態に係る液晶装置について、図１から図１１を参照して説明する。
【００３０】
先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ´線での断面図である。
【００３１】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「表示領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００３２】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路７が額縁遮光膜５３に覆われるようにして設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺（即ち、図１中で左右の辺）に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。即ち、走査線駆動回路１０４は、第１走査線駆動回路部分１０４ａが、画像表示領域１０ａの左側に配置されており、第２走査線駆動回路部分１０４ｂが、第１走査線駆動回路部分１０４ａから見て画像表示領域１０ａを挟んで反対側（即ち、画像表示領域１０ａから見て右側）に配置されている。また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材１０７で接続するための上下導通端子１０６が配置されている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００３３】
ＴＦＴアレイ基板１０上には、外部回接続端子１０２と、データ線駆動回路１０１、走査線駆動回路１０４、上下導通端子１０６等とを電気的に接続するための引回配線９０が形成されている。
【００３４】
図２において、ＴＦＴアレイ基板１０上には、駆動素子である画素スイッチング用ＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００３５】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００３６】
次に、図３及び図４を参照して、この液晶装置の主要な構成について説明する。ここに図３は、本実施形態に係る液晶装置の要部の構成を示すブロック図である。図４は、画素部の電気的構成を示すブロック図である。
【００３７】
図３において、本実施形態に係る液晶装置は、そのＴＦＴアレイ基板１０上の画像表示領域１０ａの周辺に位置する周辺領域には、走査線駆動回路１０４、データ線駆動回路１０１、サンプリング回路７等の駆動回路が形成されている。
【００３８】
図３に示すように、走査線駆動回路１０４には、外部回路から外部回路接続端子１０２を介してＹクロック信号ＣＬＹ（及び反転Ｙクロック信号ＣＬＹ´）、Ｙスタートパルス信号、等の各種制御信号が供給される。走査線駆動回路１０４は、これらの信号に基づいて走査信号Ｇ１、・・・Ｇｍをこの順に順次生成して走査線１１ａに出力する。但し、後述するように、第１走査線駆動回路部分１０４ａが走査信号Ｇ１、Ｇ３、Ｇ５、・・・、Ｇｍ−１を、第２走査線駆動回路部分１０４ｂがＧ２、Ｇ４、・・・、Ｇｍを出力する。また、走査線駆動回路１０４には、外部回路接続端子１０２を介して走査線駆動回路１０４を駆動するための走査線駆動回路用電源ＶＤＤＹ及びＶＳＳＹや各種制御信号が供給される。尚、走査線駆動回路用電源ＶＤＤＹの電位は、走査線駆動回路用電源ＶＳＳＹの電位よりも高く設定されている。
【００３９】
図３において、データ線駆動回路１０１には、外部回路から外部回路接続端子１０２を介してＸクロック信号及びＸスタートパルスが供給される。データ線駆動回路１０１は、Ｘスタートパルスが入力されると、Ｘクロック信号に基づくタイミングで、サンプリング信号Ｓ１、・・・、Ｓｎを順次生成して出力する。また、データ線駆動回路１０１には、外部回路接続端子１０２を介してデータ線駆動回路１０１を駆動するためのデータ線駆動回路用電源ＶＤＤＸ及びＶＳＳＸや各種制御信号が供給される。尚、データ線駆動回路用電源ＶＤＤＸの電位は、データ線駆動回路用電源ＶＳＳＸの電位よりも高く設定されている。
【００４０】
サンプリング回路７は、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ、若しくは相補型のＴＦＴから構成されたサンプリングスイッチ７ｓを複数備えている。
【００４１】
図３において、本実施形態に係る液晶装置には、更に、そのＴＦＴアレイ基板の中央を占める画像表示領域１０ａに、マトリクス状に配列された複数の画素部７００が設けられている。
【００４２】
図４に示すように、画素部７００は、画素スイッチング用ＴＦＴ３０、液晶素子７２及び蓄積容量７０を備えている。
【００４３】
画素スイッチング用ＴＦＴ３０は、ソースがデータ線６ａに電気的に接続され、ゲートが走査線１１ａに電気的に接続され、ドレインが後述する液晶素子７２の画素電極９ａに電気的に接続されている。画素スイッチング用ＴＦＴ３０は、走査線駆動回路１０４から供給される走査信号によってオンオフが切り換えられる。
【００４４】
液晶素子７２は、画素電極９ａ、対向電極２１並びに画素電極９ａ及び対向電極２１間に狭持された液晶から構成されている。液晶素子７２において、データ線６ａ及び画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号は、対向電極２１との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【００４５】
蓄積容量７０は、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加されている。
【００４６】
以上のような画素部７００が、画像表示領域１０ａにマトリクス状に配列されているので、アクティブマトリクス駆動が可能となっている。
【００４７】
再び図３に示すように、画像信号は、６相にシリアル−パラレル展開された画像信号ＶＩＤ１〜ＶＩＤ６の夫々に対応して、６本のデータ線６ａの組に対してグループ毎に供給されるよう構成されている。尚、画像信号の相展開数（即ち、シリアル−パラレル展開される画像信号の系列数）に関しては、６相に限られるものでなく、例えば、９相、１２相、２４相など、複数相に展開された画像信号が、その展開数に対応した数を一組としたデータ線６ａの組に対して供給されるよう構成してもよい。また、シリアル−パラレル展開しないで、データ線６ａに対して線順次に供給されるように構成してもよい。
【００４８】
次に、図５及び図６を参照して、本実施形態に係る液晶装置の走査線駆動回路について詳細に説明する。ここに図５は、走査線駆動回路の電気的な構成を示す回路図である。図６は、出力バッファの電気的な構成を示す回路図である。
【００４９】
尚、図５には、走査線駆動回路１０４のうち第１走査線駆動回路部分１０４ａについて示されているが、第２走査線駆動回路部分１０４ｂについても概ね同様に構成されている。但し、第１走査線駆動回路部分１０４ａ及び第２走査線駆動回路部分１０４ｂは、後述するように相異なる走査線に夫々電気的に接続されている点で異なる。
【００５０】
図５において、第１走査線駆動回路部分１０４ａは、シフトレジスタ２４０と本発明に係る「複数の出力回路」の一例としての複数の出力バッファ２３０から構成されている。
【００５１】
シフトレジスタ２４０は、複数のインバータ２４１及びＮＡＮＤ回路２４２から構成されており、Ｙクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹ´に基づいて、画素部７００に画像信号を供給すべきタイミングで、転送信号を順次出力し、出力バッファ２３０に転送している。
【００５２】
出力バッファ２３０は、インバータ２３１、２３２及び２３３が直列に電気的に接続されている。出力バッファ２３０の入力端子は、シフトレジスタ２４０の出力端子に電気的に接続されており、出力バッファ２３０の入力端子には、シフトレジスタ２４０からの転送信号が入力される。出力バッファ２３０は、シフトレジスタ２４０から転送された転送信号に駆動能力を持たせる。駆動能力（言い換えれば、電流供給能力）を得た転送信号は、最終的には第１走査線駆動回路部分１０４ａから走査信号として走査線１１ａを介して画素部７００に供給される。このように、出力バッファ２３０は、複数段のインバータ２３１、２３２及び２３３から構成されることで、転送信号を、駆動能力増大、波形整形及びタイミング調整した後に、走査信号として出力する機能を有する。加えて、各走査信号のパルス幅に制限を加えることで、相前後して出力される走査信号間に隙間を空ける波形制限回路或いはイネーブル回路を、走査線駆動回路１０４内に設けることも可能である。更に、画像表示領域１０ａを複数に分割してなる個々の領域別に走査を行う、即ち領域走査方式による走査を行うように、走査信号の出力順番に変更を加える出力制御回路を、シフトレジスタ２４０と出力バッファ２３０との間又は出力バッファ２３０と走査線１１ａとの間に設けてもよい。
【００５３】
図６に詳細に示すように、インバータ２３１は、ＴＦＴ２３１ａ及びＴＦＴ２３１ｂから構成されている。同様に、インバータ２３２は、ＴＦＴ２３２ａ及び２３２ｂから構成されており、インバータ２３３はＴＦＴ２３３ａ及び２３３ｂから構成されている。出力バッファ２３０の入力端子は、ＴＦＴ２３１ａ及びＴＦＴ２３１ｂのゲートに電気的に接続されている。出力バッファ２３０の出力端子は、ＴＦＴ２３３ａ及びＴＦＴ２３３ｂのドレインに電気的に接続されている。
【００５４】
インバータ２３１、２３２及び２３３は、走査駆動回路用電源ＶＤＤＹ及びＶＳＳＹによって駆動される。よって、転送信号の電圧は、走査駆動回路用電源ＶＤＤＹ及びＶＳＳＹの電位間で遷移し、徐々に駆動能力を高められ、第１走査線駆動回路部分１０４ａから走査信号Ｇ１、Ｇ３、・・・Ｇｍ−３、Ｇｍ−１として出力される。尚、第２走査線駆動回路１０４ｂからは、走査信号Ｇ２、Ｇ４、・・・、Ｇｍ−２、Ｇｍとして出力される。
【００５５】
次に、図７から図９を参照して、本実施形態に係る液晶装置の画素部の具体的な構造について説明する。ここに図７及び図８は、相隣接する複数の画素部の平面図である。尚、図７及び図８は夫々、後述する積層構造のうち下層部分（図７）と上層部分（図８）とを分かって図示している。
【００５６】
また、図９は、図７及び図８を重ね合わせた場合のＡ−Ａ´断面図である。尚、図９においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００５７】
先ず、図８において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており（点線部により輪郭が示されている）、また、図７及び図８に示すように、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線１１ａが設けられている。データ線６ａは、例えばアルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図７中右上がりの斜線領域で示したチャネル領域１ａ´に対向するゲート電極３ａにコンタクトホール１２ｃｖを介して電気的に接続されており、該ゲート電極３ａは該走査線１１ａに含まれる形となっている。即ち、ゲート電極３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に、走査線１１ａに含まれるゲート電極３ａが対向配置された画素スイッチング用ＴＦＴ３０が設けられている。これにより画素スイッチング用ＴＦＴ３０（ゲート電極を除く。）は、ゲート電極３ａと走査線１１ａとの間に存在するような形態となっている。
【００５８】
次に、図９に示すように、本実施形態に係る液晶装置は、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。
【００５９】
ＴＦＴアレイ基板１０の側には、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００６０】
このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図１及び図２参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００６１】
一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図９に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含む画素スイッチング用ＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、画素スイッチング用ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等も設けられている。以下では、これらの各要素について、下から順に説明を行う。尚、前述のうち第１層から第３層までが、下層部分として図７に図示されており、第４層から第６層までが上層部分として図８に図示されている。
【００６２】
（積層構造・第１層の構成―走査線等―）
先ず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図７のＸ方向に沿うように、ストライプ状にパターニングされている。
【００６３】
（積層構造・第２層の構成―ＴＦＴ等―）
次に、第２層として、ゲート電極３ａを含む画素スイッチング用ＴＦＴ３０が設けられている。画素スイッチング用ＴＦＴ３０は、図９に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００６４】
また、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図７に示すように、各画素電極９ａのＸ方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているので、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【００６５】
尚、上述の画素スイッチング用ＴＦＴ３０は、好ましくは図９に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００６６】
（積層構造・第１層及び第２層間の構成―下地絶縁膜―）
以上説明した走査線１１ａの上、かつ、画素スイッチング用ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能等を有する。
【００６７】
この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長の方向に沿った溝状のコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、このコンタクトホール１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。
【００６８】
（積層構造・第３層の構成―蓄積容量等―）
前述の第２層に続けて第３層には、蓄積容量７０が設けられている。蓄積容量７０は、画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持特性を顕著に高めることが可能となる。
【００６９】
より詳細には、下部電極７１は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。但し、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。尚、ここにいう中継接続は、前記の中継電極７１９を介して行われている。
【００７０】
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。容量電極３００は、後述する固定電位とされた容量配線４００と電気的に接続されている。また、容量電極３００は、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。
【００７１】
誘電体膜７５は、図９に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等から構成される。より詳細には、誘電体膜７５は、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有するものとなっている。尚、誘電体膜７５は、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、或いはそれ以上の積層構造を有するように構成してもよい。むろん単層構造としてもよい。
【００７２】
（積層構造、第２層及び第３層間の構成―第１層間絶縁膜―）
以上説明した画素スイッチング用ＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。
【００７３】
第１層間絶縁膜４１には、画素スイッチング用ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、画素スイッチング用ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。更に、第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。
【００７４】
（積層構造・第４層の構成―データ線等―）
前述の第３層に続けて第４層には、データ線６ａが設けられている。データ線６ａは、図９に示すように、下層より順に、アルミニウムからなる層（図９における符号４１Ａ参照）、窒化チタンからなる層（図９における符号４１ＴＮ参照）、窒化シリコン膜からなる層(図９における符号４０１参照)の三層構造を有する膜として形成されている。
【００７５】
更に、第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図８に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。
【００７６】
（積層構造・第３層及び第４層間の構成―第２層間絶縁膜―）
以上説明した蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。第２層間絶縁膜４２には、画素スイッチング用ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量配線用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。更に、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。
【００７７】
（積層構造・第５層の構成―容量配線等―）
前述の第４層に続けて第５層には、容量配線４００が形成されている。容量配線４００は、平面的にみると、図８に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該容量配線４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。
【００７８】
容量配線４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。
【００７９】
更に、第５層には、容量配線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。尚、図８に示すように、容量配線４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【００８０】
他方、上述の容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
【００８１】
（積層構造・第４層及び第５層間の構成―第３層間絶縁膜―）
以上説明した前述のデータ線６ａの上、かつ、容量配線４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
【００８２】
（積層構造・第６層並びに第５層及び第６層間の構成―画素電極等―）
最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはＮＳＧからなる第４層間絶縁膜４４が形成されている。第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａと画素スイッチング用ＴＦＴ３０との間は、コンタクトホール８９及び第３中継層４０２並びに前述したコンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。
【００８３】
以上説明したような画素部における構成は、図７及び図８に示すように、各画素部において共通である。図１及び図２を参照して説明した画像表示領域１０ａには、かかる画素部における構成が周期的に形成されている。
【００８４】
次に、図６及び図１０を参照して、本実施形態に係る液晶装置の出力バッファの具体的な構成について説明する。ここに図１０は、出力バッファの具体的な構成を示す平面図である。尚、図１０では、出力バッファ２３０を構成するインバータ２３３の具体的な構成が示しているが、出力バッファ２３０を構成する他のインバータ２３１及び２３２（図６参照）についても概ね同様の構成である。ここでは、インバータ２３３の構成を中心に説明する。
【００８５】
図１０において、インバータ２３３は、トランジスタ２３３ａ及び２３３ｂを備えている。トランジスタ２３３ａを構成する半導体膜２３３ａａは、上述した画素部７００における半導体膜１ａ（図９参照）と同一膜として形成されている。
【００８６】
トランジスタ２３３ａのソース領域２３３ａｓは、走査線駆動回路用電源ＶＳＳＹを供給するための電源配線９１ｓとコンタクトホール８０２を介して電気的に接続されている。電源配線９１ｓは、上述したデータ線６ａ（図９参照）と同一膜として形成されており、コンタクトホール８０２は、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通しつつ開孔されている。
【００８７】
トランジスタ２３３ｂのソース領域２３３ｂｓは、走査線駆動回路用電源ＶＤＤＹを供給するための電源配線９１ｄとコンタクトホール８０４を介して電気的に接続されている。電源配線９１ｄは、電源配線９１ｓと同様に、上述したデータ線６ａと同一膜として形成されており、コンタクトホール８０４は、コンタクトホール８０２と同様に、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通しつつ開孔されている。
【００８８】
トランジスタ２３３ａのドレイン領域２３３ａｄは、走査線１１ａとコンタクトホール８０１を介して電気的に接続されている。コンタクトホール８０１は、下地絶縁膜１２に開孔されている。
【００８９】
トランジスタ２３３ｂのドレイン領域２３３ｂｄは、トランジスタ２３３ａのドレイン領域２３３ａｄと同様に、走査線１１ａとコンタクトホール８０３を介して電気的に接続されている。コンタクトホール８０３は、下地絶縁膜１２に開孔されている。よって、トランジスタ２３３ａのドレイン領域２３３ａｄとトランジスタ２３３ｂのドレイン領域２３３ｂｄとは、コンタクトホール８０１、走査線１１ａ及びコンタクトホール８０３を介して電気的に接続されている。
【００９０】
トランジスタ２３３ａ及び２３３ｂのゲート電極としてゲート配線９５が設けられている。ゲート配線９５は、上述した画素部７００における画素スイッチング用ＴＦＴ３０のゲート電極３ａ（図９参照）と同一膜から形成されている。尚、図６を参照して説明したように、ゲート配線９５は、インバータ２３２の出力端と電気的に接続されている。更に、インバータ２３２のゲート配線は、インバータ２３１の出力端と電気的に接続されており、インバータ２３１のゲート配線は、シフトレジスタの出力端と電気的に接続されている。
【００９１】
次に、図１１を参照して、本実施形態に係る液晶装置における走査線駆動回路及び走査線の電気的な接続について詳細に説明する。ここに図１１は、走査線駆動回路及び走査線の電気的な接続について説明するための説明図である。
【００９２】
図１１において、走査線駆動回路１０４は、画像表示領域１０ａの周辺に位置する周辺領域に、画像表示領域１０ａにおける走査線１１ａが配列された方向（即ち、Ｙ方向）に沿った一辺及び該一辺に対向する他の辺に沿って、言い換えれば、画像表示領域１０ａを挟んだ二辺に分割されて、設けられている。即ち、第１走査線駆動回路部分１０４ａが、画像表示領域１０ａに対して左側に配置されており、第２走査線駆動回路部分１０４ｂが、第１走査線駆動回路部分１０４ａから見て画像表示領域１０ａを挟んで反対側（即ち、画像表示領域１０ａに対して右側）に配置されている。第１走査線回路部分１０４ａ及び第２走査線駆動回路部分１０４ｂは夫々、上述したようにシフトレジスタ２０４と複数の出力バッファ２３０を含んでいる。シフトレジスタは、上述したように画素部７００に画像信号を供給すべきタイミングで、転送信号を順次出力し、各出力バッファに転送する。各出力バッファ２３０は、各走査線１１ａに対応して１つずつ設けられている。各出力バッファ２３０は、上述したように転送信号の駆動能力を高め、走査信号として走査線１１ａに出力する。
【００９３】
図１１に示すように、本実施形態では特に、複数の走査線１１ａのうち相隣接する走査線１１ａは、第１走査線駆動回路部分１０４ａ及び第２走査線駆動回路部分１０４ｂのうち相異なる走査線駆動回路部分に電気的に接続されている。即ち、走査線１１ａは１本毎に互いに反対側位置する第１走査線駆動回路部分１０４ａ及び第２走査線駆動回路部分１０４ｂに接続されている。具体的には、ある１本の走査線１１ａが第１走査線駆動回路部分１０４ａに接続され、その１本の走査線１１ａと相隣接する走査線１１ａは、第１走査線駆動回路部分１０４ａとは画像表示領域１０ａに対して反対側に位置する第２走査線駆動回路部分１０４ｂに接続されている。つまり、第１走査線駆動回路部分１０４ａには奇数番目の走査線１１ａ（即ち、走査信号Ｇ１、Ｇ３、Ｇ５、・・・Ｇｍ−１を画素部７００に供給するための走査線１１ａ）が接続され、第２走査線駆動回路部分１０４ｂには偶数番目の走査線１１ａ（即ち、走査信号Ｇ２、Ｇ４、Ｇ６、・・・Ｇｍを画素部７００に供給するための走査線１１ａ）が接続されている。尚、第１走査線駆動回路部分１０４ａには偶数番目の走査線１１ａが接続され、第２走査線駆動回路部分１０４ｂには奇数番目の走査線１１ａが接続されるようにしてもよい。その結果、第１走査線駆動回路部分１０４ａ及び第２走査線駆動回路部分１０４ｂには夫々、全ての走査線１１ａのうち半数ずつが電気的に接続されている。言い換えれば、第１走査線駆動回路部分１０４ａ及び第２走査線駆動回路部分１０４ｂからは、両者間に位置する画像表示領域１０ａに向かって、櫛歯状に走査線１１ａが延びている。よって、第１走査線駆動回路部分１０４ａ及び第２走査線駆動回路部分１０４ｂの各々が走査線１１ａと接続する間隔Ｌ２、言い換えれば第１走査線駆動回路部分１０４ａ及び第２走査線駆動回路部分１０４ｂの各々から走査信号が出力される走査線１１ａの間隔Ｌ２（即ち、出力ピッチＬ２）は、複数の走査線１１ａが画像表示領域１０ａにおいて配線される間隔Ｌ１（即ち、走査線ピッチＬ１）よりも大きくなっており、出力ピッチＬ２は、走査線ピッチＬ１の殆ど或いは実践上完全に２倍になっている。従って、走査線１１ａ毎に設けられた出力バッファ２３０を走査線ピッチＬ１の殆ど或いは実践上完全に２倍の間隔で配置することができる。即ち、図１０を参照して説明した出力バッファ２３３を構成するトランジスタ２３３ａ及び２３３ｂのサイズを走査線１１ａの配列方向（即ち、Ｙ方向）に沿って大きくすることができる。もちろん、トランジスタ２３１ａ、２３１ｂ、２３２ａ及び２３２ｂについても同様に大きくすることができる。更には、走査線ピッチＬ１と出力ピッチＬ２とが等しい場合と比較して、例えば出力バッファ２３０のサイズを保持或いは大きくしつつ、即ち走査線駆動回路１０４の駆動能力を保持或いは高めつつ、走査線ピッチＬ１を小さくすることができる。これにより、画素部７００の微細化が可能となり、高精細な画像表示が可能となる。加えて、画素部７００を微細化することにより、製造コストの低減も可能である。
＜第２実施形態＞
次に、第２実施形態に係る電気光学装置について、図１２及び図１３を参照して説明する。ここに図１２は、第２実施形態おける図１１と同趣旨の説明図であり、図１３は、第２実施形態の変形例における図１１と趣旨の説明図である。尚、図１２及び図１３において、図１から図１１に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
【００９４】
図１２に示すように、第２実施形態に係る液晶装置は、複数の出力バッファ２３０のＴＦＴアレイ基板１０上におけるレイアウトに関して、第１実施形態に係る液晶装置と異なる。
【００９５】
図１２において、本実施形態では特に、第１走査線駆動回路部分１０４ａ及び第２走査線駆動回路部分１０４ｂの各々の一部を構成する複数の出力バッファ２３０は、ＴＦＴアレイ基板１０上で平面的に見て、互いに重ならないように、複数の出力バッファ２３０の配列方向（即ち、Ｙ方向）と交わる方向（即ち、Ｘ方向）にずれて配置されている。即ち、各走査線駆動回路部分の複数の出力バッファ２３０は、画像表示領域１０ａの一辺に沿った方向に千鳥状に或いはジグザグに配置されている。言い換えれば、各走査線駆動回路部分の複数の出力バッファ２３０は、画像表示領域１０ａの一辺に夫々沿った、互いに配列方向にずれた２列（即ち、複数の出力バッファ２３０ａからなる列及び複数の出力バッファ２３０ｂからなる列）として配列されている。よって、仮に複数の出力バッファ２３０を画像表示領域１０ａの一辺に沿って１列として配列した場合と比較して、互いに隣接する出力バッファ２３０間の距離が長いので、１つ１つの出力バッファ２３０の面積を配列方向に沿って広くすることができる。即ち、出力バッファ２３０がＴＦＴアレイ基板１０上で占有する面積をＹ方向に沿って拡大することができる。従って、出力バッファ２３０を構成する例えばトランジスタ２３１ａ、２３１ｂ、２３２ａ、２３２ｂ、２３３ａ及び２３３ｂのサイズを保持或いは大きくしつつ、走査線ピッチＬ１を小さくすることができる。これにより、画素部７００の微細化が可能となり、高精細な画像表示が可能となる。加えて、画素部７００を微細化することにより、製造コストの低減も可能である。
【００９６】
（第２実施形態の変形例）
図１３に変形例として示すように、各走査線１１ａの両側に出力バッファ２３０を電気的に接続し、且つ、各走査線駆動回路部分の複数の出力バッファ２３０を、画像表示領域１０ａの一辺に沿った方向に千鳥状に或いはジグザグに配置してもよい。このように構成しても、複数の出力バッファ２３０は、画像表示領域１０ａの一辺に夫々沿った、互いに配列方向にずれた２列（即ち、複数の出力バッファ２３０ａからなる列及び複数の出力バッファ２３０ｂからなる列）として配列されているので、出力バッファ２３０がＴＦＴアレイ基板１０上で占有する面積をＹ方向に沿って拡大することができる。よって、走査線ピッチＬ１を小さくすることができ、画素部７００の微細化が可能となる。尚、各走査線１１ａの両側から走査信号が供給されることによっても、各走査線１１ａの片側のみから走査信号が供給される場合と比較して、走査線駆動回路の駆動能力は高められている。
＜第３実施形態＞
次に、第３実施形態に係る電気光学装置について、図１４を参照して説明する。ここに図１４は、第３実施形態における、複数の画素スイッチング用ＴＦＴのゲート電極を含む断面図である。尚、図１４において、図１から図１１に示した第１実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。尚、図１４においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００９７】
図１４は、複数の画素スイッチング用ＴＦＴ３０のうち、走査線１１ａに沿った方向に配列された画素スイッチング用ＴＦＴ３０のゲート電極３ａを３個含む断面を示している。
【００９８】
図１４において、本実施形態では特に、走査線１１ａは、第１部分配線１１１及び第２部分配線を含んで構成されている。第１部分配線１１１は、画素スイッチング用ＴＦＴよりも下層側の例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる導電膜から形成されており、下地絶縁膜１２に開孔されたコンタクトホール１２ｃｖを介してゲート電極３ａと電気的に接続されている。第２部分配線１１２は、データ線６ａを構成するアルミニウム等からなる導電膜（図９参照）と同一膜から形成されており、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通して開孔されたコンタクトホール８１０を介してゲート電極３ａと電気的に接続されている。後述するようにゲート電極３ａは、第１部分配線１１１とコンタクトホール１２ｃｖを介して電気的に接続されている。よって、第１部分配線１１１及び第２部分配線は、ゲート電極３ａを介して電気的に接続されている。従って、走査線１１ａが画素スイッチング用ＴＦＴ３０よりも下層側の導電膜のみから形成された場合と比較して、走査線１１ａは低抵抗化されている。即ち、走査線駆動回路から、低抵抗化された走査線を介して走査信号が画素部に対してより短時間で（即ちより高速に）供給される。つまり、走査線駆動回路の駆動能力を高めることができる。
【００９９】
尚、走査線１１ａは、データ線１１ａを構成する例えばアルミニウム膜等の導電膜と同一膜から形成される第２部分配線１１２のみから形成してもよい。この場合も、例えば画素部７００におけるポリシリコン膜等と同一膜から形成された場合と比較して、複数の走査線１１ａの低抵抗化を図ることができる。
【０１００】
更に、本実施形態では特に、画素スイッチング用ＴＦＴ３０のゲート電極３ａは、例えばチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属シリサイド膜３ａ２及び多結晶シリコン膜３ａ１の２層構造として形成されている。よって、画素スイッチング用ＴＦＴ３０のゲート電極３ａが多結晶シリコン膜のみから形成される場合と比較して、画素スイッチング用ＴＦＴ３０のゲート電極３ａの抵抗が低くなっているため、ゲート電極３ａと電気的に接続された走査線１１ａも低抵抗化されている。従って、走査線駆動回路１０４による駆動能力を高めることができる。また、金属シリサイド膜３ａ２によって、画素スイッチング用ＴＦＴ３０のチャネル領域１ａ´に対する遮光性も高められている。
【０１０１】
加えて、本実施形態では特に、走査線１１ａのうち第１部分配線１１１は、走査線１１ａに沿った複数の画素スイッチング用ＴＦＴ３０のゲート電極３ａが延長されて形成されている。よって、走査線１１ａのうち第１部分配線１１１は、走査線１１ａに沿った複数の画素スイッチング用ＴＦＴ３０のゲート電極３ａと連続的に接続されている。即ち、図１４に示すように、走査線１１ａは、走査線１１ａに沿った複数のゲート電極３ａの各々と順番に全て接続されている、或いは、ゲート電極３ａの各々と複数の接続点を介して（即ち複数のコンタクトホール１２ｃｖを介して）接続されている。よって、走査線１１ａは、一層低抵抗化されている。従って、走査線駆動回路の駆動能力を高めることができる。
【０１０２】
以上のように本実施形態では、走査線１１ａを低抵抗化することにより走査線駆動回路１０４の駆動能力を高めることができるので、走査線ピッチＬ１を小さくすることができる。よって、画素部７００の微細化が可能となり、高精細な画像表示が可能となる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【０１０３】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１５は、プロジェクタの構成例を示す平面図である。この図１５に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１０４】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１０５】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１０６】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１０７】
次に、液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１６は、このパーソナルコンピュータの構成を示す斜視図である。図１６において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶装置１００５の背面にバックライトを付加することにより構成されている。
【０１０８】
さらに、液晶装置を、携帯電話に適用した例について説明する。図１７は、この携帯電話の構成を示す斜視図である。図１７において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１０９】
尚、図１５から図１７を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１１０】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１１１】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１１２】
【図１】第１実施形態に係る液晶装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ´の断面図である。
【図３】第１実施形態に係る液晶装置の要部の構成を示すブロック図である。
【図４】画素部の電気的構成を示すブロック図である。
【図５】走査線駆動回路の電気的な構成を示す回路図である。
【図６】出力バッファの電気的な構成を示す回路図である。
【図７】相隣接する複数の画素部の平面図であって、下層部分（図９における符号７０（蓄積容量）までの下層の部分）に係る構成のみを示すものである。
【図８】相隣接する複数の画素部の平面図であって、上層部分（図９における符号７０（蓄積容量）を超えて上層の部分）に係る構成のみを示すものである。
【図９】図７及び図８を重ね合わせた場合のＡ−Ａ´断面図である。
【図１０】出力バッファの具体的な構成を示す平面図である。
【図１１】走査線駆動回路及び走査線の電気的な接続について説明するための説明図である。
【図１２】第２実施形態おける図１１と同趣旨の説明図である。
【図１３】第２実施形態の変形例における図１１と趣旨の説明図である。
【図１４】第３実施形態における、複数の画素スイッチング用ＴＦＴのゲート電極を含む断面図である。
【図１５】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図１６】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１７】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【０１１３】
６ａ…データ線、９ａ…画素電極、１０…ＴＦＴアレイ基板、１０ａ…画像表示領域、１１ａ…走査線、２０…対向基板、１０１…データ線駆動回路、１０２…外部回路接続端子、１０４…走査線駆動回路、７００…画素部
【図１】
2007079367.tif 000003
【図２】
2007079367.tif 000004
【図３】
2007079367.tif 000005
【図４】
2007079367.tif 000006
【図５】
2007079367.tif 000007
【図６】
2007079367.tif 000008
【図７】
2007079367.tif 000009
【図８】
2007079367.tif 000010
【図９】
2007079367.tif 000011
【図１０】
2007079367.tif 000012
【図１１】
2007079367.tif 000013
【図１２】
2007079367.tif 000014
【図１３】
2007079367.tif 000015
【図１４】
2007079367.tif 000016
【図１５】
2007079367.tif 000017
【図１６】
2007079367.tif 000018
【図１７】
2007079367.tif 000019