(57)【要約】【課題】ＲＦ検波とＩＦ検波の欠点を補うＡＧＣを簡単に応答性良く行う。【解決手段】ＡＧＣ＿ＲＦアンプ２とＩＦアンプ４との間の信号を検波し、その検波レベルを基準電圧Ｖrefと比較し、差分を増幅する第１検波処理回路５Ａと、ＩＦアンプ４から出力されるＩＦ信号ＩＦＳを検波し、その検波レベルを基準電圧Ｖrefと比較し、差分を増幅する第２検波処理回路５Ｂとを有し、その両検波処理回路の混合出力が、ＡＧＣ＿ＲＦアンプ２の利得制御端子に接続され、上記２つの検波処理回路の差分ΔＶＡとΔＶＢの大小関係を調整することが可能に構成されている。【選択図】図６
2007150752.tif 000002
【特許請求の範囲】
【請求項１】
高周波（ＲＦ）信号を入力し増幅する可変利得ＲＦ増幅器と、前記可変利得ＲＦ増幅器から出力されるＲＦ信号を中間周波数（ＩＦ）信号に変換する周波数変換器と、ＩＦ信号を増幅するＩＦ増幅器とを有するチューナ回路であって、
前記可変利得ＲＦ増幅器から出力される前記ＲＦ信号又は前記ＩＦ増幅器に入力される前の前記ＩＦ信号を検波し、その検波レベルを基準電圧と比較し、差分を増幅する第１検波処理回路と、
前記ＩＦ増幅器から出力されるＩＦ信号を検波し、その検波レベルを基準電圧と比較し、差分を増幅する第２検波処理回路と、を有し、
前記第１検波処理回路と前記第２検波処理回路の混合出力が、前記可変利得ＲＦ増幅器の利得制御端子に接続され、
前記第１検波処理回路の前記差分と第２検波処理回路の前記差分の大小関係を調整することが可能な
チューナ回路。
【請求項２】
前記第１検波処理回路と前記第２検波処理回路の各々が、ピーク検波回路と、ピーク検波回路の出力を非反転入力に接続している差動増幅器と、を有し、
前記第１検波処理回路の前記差動増幅器の利得と、前記第２検波処理回路の前記差動増幅器の利得と、を制御することが可能な
請求項１に記載のチューナ回路。
【請求項３】
前記第１検波処理回路と前記第２検波処理回路に設けられた前記差動増幅器のそれぞれが、
一方の差動入力に前記基準電圧が入力され、他方の差動入力にピーク検波後の信号が入力される差動入力部と、
出力部と、
前記差動入力部に流れる電流と同一レベルの電流を前記出力部に流す電流ミラー部と、を有し、
前記差動入力部に流れる電流を制御する第１抵抗が前記差動入力部に設けられ、
前記可変抵抗により電流値が調整され電流ミラー部によって前記出力部に流れる電流に比例した出力電流を流す第２抵抗が前記出力部に設けられ、
前記出力部に流れる電流の経路と前記第２抵抗との接続点が、前記可変利得ＲＦ増幅器の利得制御端子に接続され、
前記第１抵抗と前記第２抵抗の一方が可変抵抗から形成されている
請求項２に記載のチューナ回路。
【請求項４】
前記第１検波処理回路に設けられた前記差動増幅器内の前記可変抵抗と、前記第１検波処理回路に設けられた前記差動増幅器内の前記可変抵抗との各抵抗値を変えることにより、各差動増幅器の利得を制御することが可能な
請求項３に記載のチューナ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆるＩＦ検波方式とＲＦ検波方式の欠点を補う新たな検波方式を適用したチューナ回路に関する。
【背景技術】
【０００２】
ＴＶチューナＩＣには、通常のシングルコンバージョン方式とダブルコンバージョン方式がある。
また、自動利得制御のための検波方式としては、高周波（ＲＦ）信号を検波して中間周波数（ＩＦ）出力レベルを設定する方式（ＲＦ検波方式）と、ＩＦ信号を検波してＩＦ出力レベルを設定する方式（ＩＦ検波方式）とがある。
【０００３】
ＲＦ検波方式では、ＲＦ信号が自動利得制御対応のＲＦアンプに入力されたときに、例えば１００[MHz]のＲＦ入力信号と近い周波数を有する大きなレベルの妨害波も一緒にＲＦアンプに入力される場合がある。この場合、ＲＦアンプ後、ＩＦアンプ前の信号を検波するＲＦ検波では、検波信号レベル（検波ピーク値）は、主に妨害波のピーク値に依存した値を示す。したがって、この検波ピーク値が大きいために、ＲＦアンプの利得が小さく設定される。その結果、ＲＦ検波ではＩＦ信号のレベルが小さくなり、搬送波ノイズ比Ｃ／Ｎが悪くなるという欠点がある。
【０００４】
ＩＦ検波方式では、ＲＦ信号の周波数（例えば１００[MHz]）の近くに大きな妨害波があった場合、その妨害波もＲＦ信号とＲＦアンプに入力される点は、ＲＦ検波方式の場合と同じである。
通常のチューナ回路は、このＲＦアンプからＩＦアンプまでの間に、例えばＳＡＷフィルタ等が設けられ、これにより妨害波が除去又は十分抑圧された状態の信号がＩＦアンプに入力される。ＩＦ検波方式では、このＩＦアンプ後の信号のピーク値を検波する。したがって、この場合の検波ピーク値は主に信号レベルのピーク値に依存した値を示す。したがって、この検波ピーク値が小さいと、ＲＦアンプの利得が大きく設定される。このＲＦアンプの利得は、妨害波も信号波と共に入る条件では、ＲＦアンプのダイナミックレンジ（Ｄレンジ）に対して、利得の設定値が大き過ぎる。その結果、ＲＦアンプでの増幅時にＲＦ信号が歪むという欠点がある。
【０００５】
このようにＲＦ検波方式と、ＩＦ検波方式の矛盾する欠点を克服することを目的として、様々な構成のチューナ回路が提案されている（例えば特許文献１及び２参照）。
特許文献１に記載の技術は、ＲＦアンプとＩＦアンプの両方をＡＧＣ対応として、復調器に入力されるＩＦ信号のレベルがある閾値を超えるか否かで、ＲＦアンプとＩＦアンプへのゲインの分配方法を変更するものである。
特許文献２に記載の技術は、ＲＦ検波出力と、ＩＦ検波出力をＣＰＵ等に入力し、その演算処理によってＲＦアンプのＡＧＣレベル（減衰レベル）を切り替えるものである。
【特許文献１】特開２００２−２８０８５２号公報
【特許文献２】特開平０７−２９７７８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１の技術によれば、ＲＦアンプとＩＦアンプの双方をＡＧＣ対応とするため、その回路規模の増大やコスト増が大きいという不利益がある。また、ＩＦアンプより後段の復調器を用いた制御であり、通常、ＩＦアンプから復調器までには幾つかのデバイスが接続されている。このため、フィードバックの応答性が悪くなりがちである。
【０００７】
また、上記特許文献２の技術によれば、ＡＧＣ対応とするのはＲＦアンプのみで済むが、ＣＰＵにより演算を行わせるためにＣＰＵを必要とし、そのためのコスト増が大きい。また、同じ実装基板にＣＰＵを有する場合に、これを利用できるが、他の処理の割り込みとなり、その処理負担を大きくする。さらに、制御ポイント、すなわちＲＦ検波重視とするかＩＦ検波重視とするかは、ＣＰＵに内蔵されているプログラム上の変更となると考えられ、その容易性に欠ける。
【０００８】
本発明が解決しようとする課題は、ＲＦ検波とＩＦ検波の欠点を補う自動利得制御を、簡単な回路で応答性良く行うチューナ回路を実現することである。
【課題を解決するための手段】
【０００９】
本発明に係るチューナ回路は、高周波（ＲＦ）信号を入力し増幅する可変利得ＲＦ増幅器と、前記可変利得ＲＦ増幅器から出力されるＲＦ信号を中間周波数（ＩＦ）信号に変換する周波数変換器と、ＩＦ信号を増幅するＩＦ増幅器とを有するチューナ回路であって、前記可変利得ＲＦ増幅器から出力される前記ＲＦ信号又は前記ＩＦ増幅器に入力される前の前記ＩＦ信号を検波し、その検波レベルを基準電圧と比較し、差分を増幅する第１検波処理回路と、前記ＩＦ増幅器から出力されるＩＦ信号を検波し、その検波レベルを基準電圧と比較し、差分を増幅する第２検波処理回路とを有し、前記第１検波処理回路と前記第２検波処理回路の混合出力が、前記可変利得ＲＦ増幅器の利得制御端子に接続され、前記第１検波処理回路の前記差分と第２検波処理回路の前記差分の大小関係を調整することが可能に構成されている。
【００１０】
この回路構成では、可変利得ＲＦ増幅器の利得制御端子という単一の制御対象ノードに対し、第１検波処理回路を経由するループと、第２検波処理回路を経由するループという２つの利得制御のためのフィードバックループが形成される。このとき第１検波処理回路と第２検波処理回路の混合出力に対して、どちらの検波処理回路の寄与を大きくするかを、検波レベルと比較時の基準電圧との差分を調整することによってＩＦ重視、ＲＦ重視、対等の何れか、又は、それらの間に制御できる。
【発明の効果】
【００１１】
本発明によれば、ＲＦ検波とＩＦ検波の欠点を補う自動利得制御を、簡単な回路で応答性が良いチューナ回路を実現できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を、図面を参照して説明する。以下の説明では主にＴＶチューナの場合を説明するが、本発明はラジオチューナにも適用可能である。また、デジタルチューナであるか、アナログチューナであるかを問わない。
【００１３】
図１は、本実施形態のＴＶチューナ回路の基本構成を示すブロック図である。
図解したチューナ回路１は、高周波(radio frequency)信号（以下、ＲＦ信号と表記）ＲＦＳを入力し増幅する自動可変利得ＲＦ増幅器（ＡＧＣ＿ＲＦアンプ）２と、可変利得ＲＦ増幅器２から出力されるＲＦ信号を中間周波数（intermediate frequency）の信号（以下、ＩＦ信号）に変換する周波数変換器（ダウンコンバータ：不図示）と、例えばＳＡＷ(surface acoustic wave)フィルタ３等の帯域通過フィルタと、ＩＦ信号を増幅して所定のレベルに調整されたＩＦ信号ＩＦＳを出力するＩＦ増幅器（ＩＦアンプ）４とを有する。
ＲＦ信号ＲＦＳの入力端子ＴｉとＩＦ信号ＩＦＳの出力端子Ｔｏとの間に、ＡＧＣ＿ＲＦアンプ２、ＳＡＷフィルタ３及びＩＦアンプ４が、この順に配置されている。
【００１４】
本発明はシングルコンバージョン方式、ダブルコンバージョン方式の何れにも適用できる。
図１のチューナ回路１がシングルコンバージョン方式の場合、図示を省略したダウンコンバータは、ＡＧＣ＿ＲＦアンプ２で増幅された高周波信号から、所望のチャネル信号を抜き出す選局機能を有する。このダウンコンバータは、通常、ＡＧＣ＿ＲＦアンプ２とＳＡＷフィルタ３との間の信号経路に設けられたＳＡＷフィルタ３の、例えば前側に設けられる。
一方、ダブルコンバージョン方式の場合、上記選局機能は、入力した高周波信号を、更に高いギガヘルツ帯にアップコンバートするアップコンバータに設けられる。アップコンバータとダウンコンバータとの間にＳＡＷフィルタ３が設けられる。
【００１５】
上記構成のフィルタ回路において、出力端子Ｔｏから出力されるＩＦ信号ＩＦＳは、入力端子Ｔｉから入力されるＲＦ信号ＲＦＳから所望のチャネル信号が取り出され（選局）、かつ、隣接妨害波が除去され又は隣接妨害波のレベルが抑圧されている。
チューナ回路１は、この隣接妨害波を抑圧する前と後で、信号レベルを検波して、ＡＧＣ＿ＲＦアンプ２のゲイン制御信号ＧＣＳを生成する回路を有する。
この回路は、ＳＡＷフィルタ３に入る前のＲＦ信号を検波して基準電圧と比較し、その差分を増幅する第１検波処理回路５Ａと、ＩＦアンプ４から出力されるＩＦ信号ＩＦＳを検波して基準電圧と比較し、その差分を増幅する第２検波処理回路５Ｂとからなる。
【００１６】
第１検波処理回路５Ａと第２検波処理回路５Ｂの各出力は混合され、即ち１本のゲイン制御信号ＧＣＳの信号線６に接続されている。ゲイン制御信号ＧＣＳの信号線６は、ＡＧＣ＿ＲＦアンプ２の利得制御端子に接続され、そのためＡＧＣ＿ＲＦアンプ２はゲイン制御信号ＧＣＳのレベルに応じて利得が自動制御される。
【００１７】
第１検波処理回路５Ａは、詳細は後述するが、出力レベルを設定するレベル設定アンプ７Ａ、ピーク検波回路８Ａ、及び、差動増幅器９Ａを有する。同様に、第２検波処理回路５Ｂは、レベル設定アンプ７Ｂ、ピーク検波回路８Ｂ、及び、差動増幅器９Ｂを有する。レベル設定アンプ７Ａと７Ｂ（以下、参照符号“７”で表記）、ピーク検波回路８Ａと８Ｂ（以下、参照符合“８”で表記）、差動増幅器９Ａと９Ｂ（以下、参照符号“９”で表記）は、それぞれ同じ回路から構成される。
レベル設定アンプ７の出力と、差動増幅器９の非反転入力「＋」との間にピーク検波回路８が接続され、差動増幅器９の反転入力「−」に基準電圧Ｖrefを発生する直流電圧源１０が接続されている。
ＡＧＣ＿ＲＦアンプ２、並びに、第１検波処理回路５Ａのレベル設定アンプ７Ａ、ピーク検波回路８Ａ及び差動増幅器９Ａにより、高周波信号レベルに基づく利得制御ループ（ＡＡループ）が形成される。一方、ＡＧＣ＿ＲＦアンプ２、ＳＡＷフィルタ３、ＩＦアンプ４、並びに、第２検波処理回路５Ｂのレベル設定アンプ７Ｂ、ピーク検波回路８Ｂ及び差動増幅器９Ｂにより、中間周波数信号レベルに基づく利得制御ループ（ＢＢループ）が形成される。
【００１８】
図１において、第１検波処理回路５Ａが動作しない場合、ＡＡループの第１検波処理回路５Ａは、そのレベル設定アンプ７Ａのゲインに応じて、出力端子Ｔｏの出力信号レベルをＡ[dBm]にするようにゲイン制御信号ＧＣＳを生成し、ＡＧＣ＿ＲＦアンプ２に印加すると仮定する（第１仮定）。
逆に、第１検波処理回路５Ａが動作しない場合、ＢＢループの第２検波処理回路５Ｂは、そのレベル設定アンプ７Ｂのゲインに応じて、出力端子Ｔｏの出力信号レベルをＢ[dBm]にするようにゲイン制御信号ＧＣＳを生成し、ＡＧＣ＿ＲＦアンプ２に印加すると仮定する（第２仮定）。
【００１９】
図２と図３に、上記２つの仮定の下における信号レベルを模式的に示す。これらの図ではダブルコンバージョン方式の周波数値が例示されている。これらの図において、（Ａ）は図１の入力端子Ｔｉに入力されるＲＦ信号ＲＦＳの着目周波数（ここでは１００[MHz]）近傍の信号レベルを示す。また、（Ｂ）に、図１のＡＧＣ＿ＲＦアンプ２により増幅され、さらにアップコンバータ、ＳＡＷフィルタ３、ダウンコンバータを通ったＩＦ信号ＩＦＳの対応する選局チャネル周波数（ここでは中心周波数が１.２２[GHz]）近傍の信号レベルを示す。
【００２０】
図２は、前記第１仮定下における信号レベルの推移を示すもので、図１のＡＧＣ＿ＲＦアンプ２に入力されるＲＦ信号ＲＦＳは、その近傍に大きなレベルの妨害波が存在している（図２（Ａ））。
この信号から１００[MHz]のＲＦ信号ＲＦＳを選局し、１.２２[GHz]にアップコンバートするには、１st ＶＣＯ(voltage controlled oscillator)の発振周波数１.３２[GHz]が用いられる（図２（Ｂ））。１.２２[GHz]にアップコンバート後に、ＳＡＷフィルタ３、ダウンコンバータおよびＩＦアンプ４を通って、ＩＦアンプ４から出力されるＩＦ信号ＩＦＳはＳＡＷフィルタによって妨害波は除去される。但し図示を省略している高調波はある程度、ノイズとしてＳＡＷフィルタ３を通過する。したがってノイズレベルは抑圧されているがゼロではない。
前記第１仮定下では、図１に示すＡＡループのみ働く場合であるから、検波信号に大きなレベルの妨害波を含む。このときＡＧＣ＿ＲＦアンプ２は、検波レベルが主として所望の放送信号に基づくものであるか、妨害波に基づくものであるかを区別できない。したがって、歪みを防止するためＡＧＣ＿ＲＦアンプ２のゲインが低く自動設定される。このゲイン調整の結果、ＩＦ信号ＩＦＳのレベルが、比較的低いＡ[dBm]となる。
【００２１】
これに対し、図３は前記第２仮定における信号レベルの推移を示すもので、ＡＧＣ＿ＲＦアンプ２の入力信号レベルは図２（Ａ）と同じである（図３（Ａ））。
但し、この場合、図１に示すＢＢループのみ働く場合であるから、検波信号から既に大きなレベルの妨害波が除去されている。そのため、ＡＧＣ＿ＲＦアンプ２のゲインが高く設定される。このゲイン調整の結果、ＩＦ信号ＩＦＳのレベルが、比較的高いＢ[dBm]となる。
このように図１のＡＡループとＢＢループの片方のみ動作する場合には、検波方式の違いからＡ[dBm]＜Ｂ[dBm]となる。
【００２２】
妨害波の大きさにもよるが、Ａ[dBm]からＢ[dBm]の間に信号レベルを設定することが望ましい。なぜなら、妨害波が全くない場合は信号レベルがＢ[dBm]でも図１のＡＧＣ＿ＲＦアンプ２は歪まないが、妨害波がある場合、信号レベルがＢ[dBm]に近いほどアンプ歪みの可能性が高くなるからである。実際にアンプ歪みが生じるか否かは妨害波のレベルによる。また、アンプ歪みが出ないことを条件にＡ[dBm]より出来るだけ高く信号レベルを設定して、搬送波ノイズ比Ｃ／Ｎ(Carrier to Noise ratio)を高くしたいからである。
【００２３】
図４に、本実施形態のチューナ回路１において、ＡＡループとＢＢループを両方動作させた場合の信号レベルを示す。このとき、図４（Ａ）に示すＲＦ信号ＲＦＳがチューナ回路１を通って処理され、出力されるＩＦ信号ＩＦＳのレベルは、図４（Ｂ）に示すように、Ａ[dBm]より大きく、Ｂ[dBm]より小さい望ましい範囲（ＩＦＳレベル調整範囲）内に設定される。
Ａ[dBm]からＢ[dBm]の間で最適な設定ポイントがどこにあるかは、顧客のセット、当該チューナ回路１を用いる電子機器の特性、電子機器が用いられる環境（放送電波強度環境）等に依存しており、このポイント（ＩＦ信号ＩＦＳの設定レベル）は電子機器の出荷時等に調整される。
【００２４】
図１に示すチューナ回路１は、このＩＦ信号レベル調整を、スムーズに１つのＡＧＣアンプ（ＡＧＣ＿ＲＦアンプ２）で行うものであり、そのため第１検波処理回路５Ａ及び第２検波処理回路５Ｂが図示のように接続されている。
Ａ[dBm]〜Ｂ[dBm]の範囲内におけるＩＦ信号レベルの設定は、第１検波処理回路５Ａと第２検波処理回路５Ｂの基準電圧Ｖrefの比を変えることでも可能であるが、ここでは差動増幅器９のゲイン比を変えることにより行う。
【００２５】
図５及び図６に、チューナ回路１を、ＩＣを用いて実現した場合を示す。図５はシングルコンバージョン方式、図６はダブルコンバージョン方式の場合である。
図５に示すシングルコンバージョン方式のチューナ回路１は、チューナＩＣ１Ａ内に、図１と同様な構成として、ＡＧＣ＿ＲＦアンプ２、ＩＦアンプ４、第１検波処理回路５Ａ及び第２検波処理回路５Ｂが設けられている。さらにチューナＩＣ１Ａ内に、ダウンコンバータ１１が設けられている。ダウンコンバータ１１は、ミキサ１１Ａと発振周波数が可変なＶＣＯ１１Ｂとを含む。
ダウンコンバータ１１は、ＶＣＯ１１Ｂの発振周波数を変えることで選局が可能である。例えば、ダウンコンバート後の中間周波数を５８.７５[MHz]とした場合、１ｃｈの搬送波中心周波数が１０３[MHz]のときはＶＣＯ１１Ｂの発振周波数を４４.２５[MHz]、２ｃｈの搬送波中心周波数が１０９[MHz]のときは上記発振周波数を５３.２５[MHz]にすると、各チャネル（１ｃｈ、２ｃｈ）の選局が可能である。
チューナＩＣ１Ａの外部接続端子Ｔｘ１とＴｘ２にＳＡＷフィルタ３が接続されている。
【００２６】
図５の構成では、ミキサ１１Ａと外部接続端子Ｔｘ１との間を通過する信号を、第１検波処理回路５Ａによって検波している。つまり、ミキサ１１Ａと外部接続端子Ｔｘ１との接続ノードと、ＡＧＣ＿ＲＦアンプ２の利得制御端子Ｔ２に接続されているゲイン制御信号ＧＣＳの信号線６との間に、第１検波処理回路５Ａを構成するレベル設定アンプ７Ａ、ピーク検波回路８Ａ及び差動増幅器９Ａが縦続接続されている。
一方、ＩＦアンプ４の出力と出力端子Ｔｏの接続ノードと、ゲイン制御信号ＧＣＳの信号線６との間に、第２検波処理回路５Ｂを構成するレベル設定アンプ７Ｂ、ピーク検波回路８Ｂ及び差動増幅器９Ｂが縦続接続されている。これにより、第２検波処理回路５ＢはＩＦ信号ＩＦＳを検波可能となっている。
【００２７】
図６に示すダブルコンバージョン方式のチューナ回路１が、図５のシングルコンバージョン方式と異なる点は、図５のダウンコンバータ１１が、選局機能を有するアップコンバータ１２に置き換えられ、外部接続端子Ｔｘ２とＩＦアンプ４との間に、選局機能を有しないダウンコンバータ１３が設けられていることである。他の構成は図５と図６で共通する。
アップコンバータ１２は、ミキサ１２Ａと発振周波数が可変な第１ＶＣＯ１２Ｂとを含む。この選局動作は、図５のＶＣＯ１１Ｂと基本的に同じであるが、ＶＣＯ１１Ｂの発振周波数が１[GHz]より高い領域で可変であるため、ミキサ１２Ａからは１[GHz]より高い周波数にアップコンバートされた高周波信号（放送信号により変調された搬送波）が出力される。
ダウンコンバータ１３は、ミキサ１３Ａと第２ＶＣＯ１３Ｂとを含む。ダウンコンバータの動作はアップコンバータ１２と逆であるが、このとき第２ＶＣＯ１３Ｂの発振周波数が、ミキサ１３Ａから出力される信号の周波数が中間周波数（５８.７５[MHz]）となるように決められている。この中間周波数ＩＦの信号はＩＦアンプ４に入力され、所定のゲイン倍されてＩＦ信号ＩＦＳとして出力端子Ｔｏから出力される。
【００２８】
以下、より詳細な本発明の適用例（実施例）を、図面を参照して説明する。
図７（Ａ）は、本発明が適用されているＴＶチューナＩＣ１Ｂ（図６参照）を含む電子機器の要部構成を示すブロック図である。
図解した電子機器２０の構成は、１つの回路基板に実装されているフロントエンドＩＣ２１、ＴＶチューナＩＣ１Ｂ、信号処理ＩＣ２２、バラン（Balun）２３および２つのＳＡＷフィルタ３を有する。
【００２９】
フロントエンドＩＣ２１は、アンテナ３０から入力される受信信号をプリアンプ２１Ａで増幅し、バンドパスフィルタ部２１Ｂで、例えばＶＨＦ、ＵＨＦ、その他の大まかな周波数帯に帯域制限した後、出力する。
バラン２３は、平衡不平衡インピーダンス整合素子であり、構成は種々あるので詳細な回路説明は省略する。バラン２３は、インピーダンスの異なる２つの機能を結合させたいときにそれらの間に挿入し、信号を反射させず、うまく透過するようにした素子である。通常、不平衡の５０[Ω]から平衡の１００[Ω]や２００[Ω]といった値への変換の用途がもっとも多い。ＴＶチューナＩＣ１Ｂ及び信号処理ＩＣ２２は、バラン２３によって変換され、ノイズに対して強く位相が１８０度反転した平衡信号に対して処理を行う。
【００３０】
ＴＶチューナＩＣ１Ｂ内には、図６と共通する構成として、ＡＧＣ＿ＲＦアンプ２、ＩＦアンプ４、第１検波処理回路５Ａ、第２検波処理回路５Ｂ、アップコンバータの（第１）ミキサ１２Ａ、及び、ダウンコンバータの（第２）ミキサ１３Ａが設けられている。なお、図７（Ａ）では第１ＶＣＯ１２Ｂ及び第２ＶＣＯ１３Ｂは図示を省略している。
【００３１】
図６に示していない他の構成として、ＴＶチューナＩＣ１Ｂは、ＬＣタンク回路２４、例えばエミッタフォロアの第１出力回路２５及び第２出力回路２６、並び、適宜各構成の間に接続されている結合コンダクタを有する。
一方のＳＡＷフィルタ３が外部接続端子Ｔｘ１とＴｘ２との間に、結合コンダクタを介して接続され、他方のＳＡＷフィルタ３が、外部接続端子Ｔｘ３とＴｘ４との間に接続されている。
ミキサ１３Ａと外部接続端子Ｔｘ３との間に、ＬＣタンク回路２４と第１出力回路２５が接続されている。これによって、ミキサ１３ＡとＩＦアンプ４との間には、ＬＣタンク回路２４、第１出力回路２５、ＳＡＷフィルタ３が入力側からこの順で縦続接続されている。
信号処理ＩＣ２２内には復調回路（ＤＥＭＯ.）２２Ａのほか、図示を省略した処理回路が集積化されている。
【００３２】
フロントエンドＩＣ２１に接続されているアンテナ３０から入力された受信信号は、フロントエンドＩＣ２１内のプリアンプ２１Ａで増幅された後、バンドパスフィルタ部２１Ｂである程度の帯域制限された後、バラン２３で平衡信号であるＲＦ信号ＲＦＳに変換される。ＲＦ信号ＲＦＳはＴＶチューナＩＣ１Ｂに入力され、ＡＧＣ＿ＲＦアンプ２において、このとき設定されている利得に応じて増幅され、結合コンダクタを介してミキサ１２Ａに入力される。ミキサ１２Ａでは前述した動作によって選局される。選局された周波数のＲＦ信号ＲＦＳが外部接続端子Ｔｘ１から出力され、ＩＣ外部の結合コンダクタ、ＳＡＷフィルタ３、結合コンダクタを通って外部接続端子Ｔｘ２から再びＴＶチューナＩＣ１Ｂに入力される。この間、ＳＡＷフィルタ３によって、ＲＦ信号ＲＦＳから近接妨害波が除去又は抑圧されている。ＲＦ信号ＲＦＳはミキサ１３Ａに入力され、そこで前述した動作のダウンコンバートによってＩＦ信号に変換され、ＬＣタンク回路２４、第１出力回路２５、外部のＳＡＷフィルタ３を通って、さらに帯域制限された後、ＩＦアンプ４に入力される。ＩＦアンプ４では予め決められた所定の利得によりＩＦ信号が増幅され、増幅後のＩＦ信号ＩＦＳが第２出力回路２６を経由して出力端子Ｔｏから信号処理ＩＣ２２に出力される。信号処理ＩＣ２２内では、ＩＦ信号ＩＦＳに対して復調処理を初め、所定の処理が実行される。
【００３３】
この動作において、ミキサ１２Ａから出力されたＲＦ信号ＲＦＳが第１検波処理回路５Ａに入力され、ＩＦアンプ４から出力されたＩＦ信号ＩＦＳが第２検波処理回路５Ｂに入力され、その結果、信号線６にゲイン制御信号ＧＣＳが生成される。ゲイン制御信号ＧＣＳは、第１検波処理回路５Ａと第２検波処理回路５Ｂのゲイン比に応じて所定レベルのＤＣ信号である。このゲイン制御信号ＧＣＳのＤＣレベルに応じて、図４（Ｂ）に示すＡ[dBm]〜Ｂ[dBm]の範囲内の目標値にＩＦアンプ４から出力されるＩＦ信号ＩＦＳのレベルが一致するように、ＡＧＣ＿ＲＦアンプ２の利得が自動調整される。
【００３４】
図７（Ａ）の回路では、入力端子Ｔｉに入力されるＲＦ信号ＲＦＳのレベルは、例えば−１００[dBm]〜−３０又は−２０[dBm]程度である。一方、妨害波は、図７（Ｂ）に示すように、例えば−３０[dBm]程度の大きなピーク値を有する。図７（Ｂ）の場合、Ｎｃｈのチャネル信号（選局後のＲＦ信号ＲＦＳ）が−７０[dBm]という平均的な値の場合、その値より妨害波のピーク値が４０[dBm]も高い。このようなピーク値を有する妨害波がチャネル信号に近接している場合、これがＡＧＣ＿ＲＦアンプ２の利得制御に大きな影響を与える。
一方、図７（Ｃ）に示すように、熱雑音レベルが約−１０５デシベルとし、ＴＶチューナＩＣ１Ｂのノイズ指数ＮＦが１７[dB]とする。また、例えばディジタル放送波の信号（受信信号）が６４ＱＡＭ（Quadrature Amplitude Modulation：直交振幅変調）、Rate＝２／３のＯＦＤＭ(Orthogonal Frequency Division Multiplexing：直交波周波数分割多重)信号の場合、図７（Ａ）の復調回路２２Ａで復調するためには、搬送波ノイズ比Ｃ／Ｎが少なくとも１７.５[dB]必要となる。
【００３５】
このような搬送波ノイズ比Ｃ／Ｎを満足したＩＦ信号ＩＦＳをＴＶチューナＩＣ１Ｂから出力でき、かつ、その信号がＩＣ内部、特にＡＧＣ＿ＲＦアンプ２で歪まないためには、ゲイン制御信号ＧＣＳのＤＣレベルを最適化する必要がある。しかも、特にＩＦ検波による利得制御はＲＦ検波による利得制御に比べて遅延しやすいため、より迅速なＡＧＣ＿ＲＦアンプの利得確定が必要である。
【００３６】
第１検波処理回路５Ａと第２検波処理回路５Ｂから１つの合成出力（ゲイン制御信号ＧＣＳ）を生成し、ＡＧＣ＿ＲＦアンプ２の利得を制御する本実施形態における構成は、上記要請に応えるために優れた能力を発揮する。
【００３７】
図８は、この能力を発揮するために本実施例で採用した構成を示す第１検波処理回路５Ａの回路図である。
第１検波処理回路５Ａのレベル設定アンプ７Ａの非反転入力「＋」が、ＳＡＷフィルタ３より前側の平衡信号線の第１信号線５０(+)に接続され、レベル設定アンプ７Ａの非反転入力「＋」が、上記平衡信号線の第２信号線５０(-)に接続されている。
レベル設定アンプ７Ａの２つの出力線にピーク検波回路８が接続され、ピーク検波回路８Ａの出力線に差動増幅器９Ａが接続されている。差動増幅器９Ａの出力信号（ＲＦ制御信号）Ｓ５Ａは、不図示のゲイン制御信号ＧＣＳの信号線６に接続されている。
【００３８】
ピーク検波回路８Ａは、２つのＮＰＮバイポーラ型のトランジスタＱ１とＱ２、及び、整流用キャパシタＣを有する。トランジスタＱ１とＱ２のコレクタが電源電圧Ｖccの供給線に接続されている。トランジスタＱ１とＱ２のエミッタは共通に接続され、整流用キャパシタＣを介して共通基準電圧Ｖss、例えば接地電圧の供給線に接続されている。トランジスタＱ１とＱ２のエミッタから出力が取り出されている。
【００３９】
差動増幅器９Ａは、差動対をなす２つのＮＰＮバイポーラ型のトランジスタＱ３とＱ４、２つの電流源５２と５３、３つのカレントミラー回路５４,５５,５６、トリマブル抵抗ＲinA、負荷抵抗ＲＬ、及び、２つの直流電圧源１０と５７を有する。
【００４０】
差動対をなす一方のトランジスタＱ３のベースにピーク検波回路８Ａの出力が接続され、他方のトランジスタＱ４のベースに直流電圧源１０を介して共通基準電圧Ｖssの供給線が接続されている。トランジスタＱ３のコレクタはカレントミラー回路５４を介して電源電圧Ｖccの供給線に接続され、同様に、トランジスタＱ４のコレクタはカレントミラー回路５５を介して電源電圧Ｖccの供給線に接続されている。トランジスタＱ３のエミッタは、電流源５２を介して共通基準電圧Ｖssの供給線に接続され、同様に、トランジスタＱ４のエミッタは、電流源５３を介して共通基準電圧Ｖssの供給線に接続されている。トランジスタＱ３とＱ４のエミッタ間に、トリマブル抵抗ＲinAが接続されている。
以上は、差動増幅器９Ａの差動入力部の構成である。
【００４１】
差動増幅器９Ａの出力部において、電源電圧Ｖccの供給線と共通基準電圧Ｖssの供給線とにカレントミラー回路５４と５６が接続された電流経路と、同様に、カレントミラー回路５５と５６が接続された電流経路とを有する。その一方の電流経路、より詳細にはカレントミラー回路５５と５６を有する電流経路のカレントミラー回路間からＲＦ制御信号Ｓ５Ａが取り出されている。この出力ノードと共通基準電圧Ｖssの供給線との間に、負荷抵抗ＲＬと直流電圧源５７が縦続接続されている。
【００４２】
この回路の動作を説明する。
第１信号線５０(+)と第２信号線５０(-)からレベル設定アンプ７Ａに入力されたＲＦ信号ＲＦＳは、レベル設定アンプ７Ａにて所定のゲイン（β[dB]）倍される。レベル設定アンプ７の正側出力線からトランジスタＱ１のベースに印加される信号と、負側出力線からトランジスタＱ２に印加される信号とは互いに逆相の信号である。したがって、トランジスタＱ１とＱ２が交互にスイッチングし、整流用キャパシタＣに充電されが、整流用キャパシタＣを含む回路の時定数のため整流用キャパシタＣが放電できず、図示したようにピーク検波回路８Ａにて直流信号に変換される。
この直流信号がトランジスタＱ３のベースに印加され、トランジスタＱ４のベースに印加されている基準電圧Ｖrefと比較される。直流信号が基準電圧Ｖrefより大きい場合は、トランジスタＱ３がオン、トランジスタＱ４がオフとなり、電流源５３、トランジスタＱ３、電流源５２の経路に電流Ｉｏが流れる。トランジスタＱ３のエミッタ電位がトランジスタＱ４のエミッタ電位より十分高く、電流源５２と５３の電流駆動能力が等しい場合、トランジスタＱ３を流れる電流Ｉｏは電流源５３により主に駆動される。したがって、トリマブル抵抗ＲinAに電流Ｉｏの殆どが流れる。この場合、トランジスタＱ３のエミッタ−ベース間の電圧をｒｅとすると、電流Ｉｏは（ｒｅ＋ＲinA）の逆数と入力直流電圧Ｖinに比例した値をとる。
【００４３】
カレントミラー回路５４と５６を介して、カレントミラー回路５５と５６が接続されている出力部の電流経路にも流れる。このときカレントミラー回路５６の電流Ｉｏが負荷抵抗ＲＬに流れると、直流電圧源５７の電圧を基準に、（Ｉｏ×ＲＬ）∝{Ｖin×ＲＬ／（ｒｅ＋ＲinA）}の値をとるＲＦ制御信号Ｓ５Ａが生成される。ここで“ｒｅ≪ＲinA”とすると、ＲＦ制御信号Ｓ５Ａは２×（ＲＬ／ＲinA）に比例した信号である。
【００４４】
第２検波処理回路５Ｂの回路構成は、基本的に図８と同じである。但し、第２検波処理回路５Ａのトリマブル抵抗ＲinAが、異なる値に調整可能なトリマブル抵抗ＲinBで置き換えられる。また、レベル設定アンプ７Ｂのゲインはβ´[dB]と、レベル設定アンプ７Ａとは異なるゲインに設定可能である。上記と同様な理由から、第２検波処理回路５Ｂから出力される信号（ＩＦ制御信号）Ｓ５Ｂは、２×（ＲＬ／ＲinB）に比例した信号である。
このようにして出力される２つの制御信号、即ちＲＦ制御信号Ｓ５ＡとＩＦ制御信号Ｓ５Ｂを合計してゲイン制御信号ＧＣＳが生成される。
【００４５】
つぎに、ゲイン制御信号ＧＣＳによるＡＧＣ＿ＲＦアンプ２の利得制御によって、ＩＦ信号ＩＦＳのレベルがＡ[dB]〜Ｂ[dB]の範囲に制御される動作を述べる。
ここで図８に示すように、第１信号線５０(+)と第２信号線５０(-)に伝送されている信号レベル（振幅レベル）を（α−β）[dBm]と仮定する。また、ＩＦアンプ４のゲインをγ[dB]とする。
【００４６】
この仮定の下、ＡＡループによるＲＦ検波では、レベル設定アンプ７Ａにレベル（α−β）の信号が入力され、そのゲインがβなので出力設定レベルがα[dBm]となる。そのピーク値をピーク検波回路８Ａが検波し、入力レベルＶinA（∝α）で差動増幅器９Ａが動作する。そして、前述したように差動増幅器９から、ＲＦ制御信号Ｓ５Ａ（∝（α*ＲＬ／ＲinA））が出力される。
この差動増幅回路のゲイン、即ち（ＲＬ／ＲinA）が大きければ大きいほどＩＦ信号ＩＦＳは理想的なレベル（α−β＋γ）[dBm]になるように動作し、ゲインが小さくなると理想出力からずれて誤差を生じる。
【００４７】
一方、ＢＢループによるＩＦ検波では、ＩＦ信号ＩＦＳがそのレベルが（＝（α−β´）[dB]）であるとすると、これが第２検波処理回路５Ｂのレベル設定アンプ７Ｂに入力される。ここでレベル設定アンプ７Ｂのゲインはβ´[dB]であることから、出力設定レベルがα[dBm]となる。そのピーク値をピーク検波回路８Ｂが検波し、差動増幅器９Ｂが動作し、その結果、差動増幅器９ＢからはＩＦ制御信号Ｓ５Ｂ（∝α*ＲＬ／ＲinB}）が出力される。
この差動増幅回路のゲイン即ち（ＲＬ／ＲinB）が大きければ大きいほどＩＦ信号ＩＦＳは理想的なレベル（α−β´）[dBm]になるように動作し、ゲインが小さくなると理想出力からずれて誤差を生じる。
【００４８】
ＲＦ検波時の理想的出力レベル（α−β＋γ）[dBm]と、上記ＩＦ検波時の理想的出力レベル（α−β´）[dBm]との差は、差動増幅回路のオフセット電圧として発生する。即ち、図８のトランジスタＱ１のエミッタと、トランジスタＱ２のエミッタのＤＣ電圧差として、発生する。
本実施形態では、このオフセット電圧に対して、トリマブル抵抗ＲinAとＲinBの大きさを変えることで、ＩＦ検波方式（ＡＡループ）の検波レベルと、ＲＦ検波方式（ＢＢループ）の検波レベルのゲイン制御信号ＧＣＳに与える重要度を変更可能にしている。
主にＩＦ検波方式を重視してＲＦ検波方式の差動増幅回路のゲイン（ＲＬ／ＲinA）を変えてＩＦ検波方式（ＲＬ／ＲinB）と同じ値から小さくするように段階的に切り替えれば、図４に示すように、ＩＦ信号ＩＦＳのレベルを、Ｂ[dBm]から（Ａ+Ｂ）／２[dBm]の範囲に設定することができる。
逆に、ＲＦ検波方式を重視してＩＦ検波方式の差動増幅回路のゲイン（ＲＬ／ＲinA）を変えてＩＦ検波方式（ＲＬ／ＲinB）と同じ値から大きくするように段階的に切り替えれば、図４に示すように、ＩＦ信号ＩＦＳのレベルを、Ａ[dBm]から（Ａ+Ｂ）／２[dBm]の範囲に設定することができる。
【００４９】
このうちより望ましいのは、前者のＩＦ信号ＩＦＳのレベルを、Ｂ[dBm]から（Ａ+Ｂ）／２[dBm]の範囲に設定することである。
図６において、差動増幅器９Ａの反転入力「−」の電圧（基準電圧Ｖref）を基準とする非反転入力「＋」の電圧差をΔＶＡ、差動増幅器９Ｂの反転入力「−」の電圧（基準電圧Ｖref）を基準とする非反転入力「＋」の電圧差をΔＶＢとする。このとき、電位差ΔＶＡを電位差ΔＶＢより大きくすることが望ましい。そのためにはトリマブル抵抗ＲinAをトリマブル抵抗ＲinBより大きくする。これにより、差動増幅器９Ａのオフセット電圧（電圧差ΔＶＡ）が大きい値を維持し、差動増幅器９Ｂではトリマブル抵抗ＲinBに流れる電流が増加することから、そのオフセット電圧（電圧差ΔＶＢ）が相対的に小さくなる。その結果、差動増幅器９Ａのゲイン（ＲＬ／ＲinA）が、差動増幅器９Ｂのゲイン（ＲＬ／ＲinB）に比べて小さくなる。
この状態で、ループＡＡの第１検波処理回路５Ａと、ループＢＢの第２検波処理回路５Ｂを同時に動作させる。
これによって、妨害波のレベルが信号レベルよりかなり大きければ、ＩＦ信号ＩＦＳのレベルが、（Ａ+Ｂ）／２[dBm]レベル近くに存在する理想レベルに自動調整され、妨害波と信号のレベル差が余り違わない場合は、ＩＦ信号ＩＦＳのレベルがＢ[dBm]の近くに存在する理想レベルに自動調整される。
【００５０】
このように、本実施形態のチューナ回路１では、ＲＦ検波方式の差動増幅器９Ａのゲイン（ＲＬ／ＲinA）を可変にし、ＩＦ検波方式の差動増幅器９Ｂのゲイン（ＲＬ／ＲinB）を固定にすれば、時々刻々と変わる妨害波のレベルに応じてＩＦ信号ＩＦＳのレベルを、ＡＧＣ＿ＲＦアンプ２の歪みを発生させない範囲で最大の最適ポイントに、妨害波のレベルに追従して自動調整することができる。
なお、前述したように、逆にＩＦ重視の利得制御も可能であり、また、ＲＦ検波とＩＦ検波の重要度を同じにすることもできる。その場合、回路素子のばらつきも含めて差動増幅器９Ａのゲインと差動増幅器９Ｂのゲインが等しくなるように、トリマブル抵抗ＲinAとトリマブル抵抗ＲinBの一方又は両方を調整する。その場合、回路素子のばらつきが無視できるとするならば、図６に示す２つの電位差ΔＶＡとΔＶＢがほぼ等しくなり、図４において、ＩＦ信号ＩＦＳのレベルは、（Ａ+Ｂ）／２[dBm]となる。
【００５１】
本実施形態によれば、以下の効果が得られる。
本実施形態のＲＦアンプの利得調整方法は、本来独立に制御される二方式（ＲＦ検波方式とＩＦ検波方式）に対応した２つの検波処理回路５Ａと５Ｂを、レベル設定アンプ、ピーク検波回路及び差動増幅回路で構成し、ＩＦ検波方式、ＲＦ検波方式の差動増幅回路のゲインをそれぞれ変えてＩＦ検波を重視するかＲＦ検波を重視するかを設定することができる。そうすることによって、両方式の欠点を補い、妨害波のレベルに追従した最適ポイントにＩＦ信号ＩＦＳの信号レベルを自動調整できる。この最適ポイントとは、ＡＧＣ＿ＲＦアンプ２の歪みが発生しない範囲で最大の信号レベルである。最適ポイントへの制御では、ＲＦ検波側のレベル設定アンプ７ＡよりもＩＦ検波側のレベル設定アンプ７Ｂのゲインを高く設定し、その結果、ＲＦ検波よりＩＦ検波を重視する制御となる。
また、ＡＧＣもＲＦアンプ（ＡＧＣ＿ＲＦアンプ２）のみで行うことから、特にＩＦアンプ４をＡＧＣ対応にする必要がない。このため回路構成を簡単にでき、コスト削減が可能である。
【００５２】
このような制御は、レベル設定アンプ７Ａと７Ｂのゲイン比を設定すれば、簡単な回路を介してのフィードバック制御であるため、制御の追従性が高く、刻々と変化する妨害波レベルに応じた利得制御を高精度に実行できる。
【００５３】
また、ＩＣ化した場合でも、トリマブル抵抗ＲinAやＲinＢを外付けにすることで実装後の調整が可能である。これは、マイクロコンピュータに内蔵するプログラムで制御ポイントを設定する場合等に比べ、非常に簡単に制御ポイントの変更が可能である。したがって、チューナＩＣを組み込んだ電子製品の出荷前の最終調整工程、さらには市場に出回ってから後のメンテナンス等で、機器の特性が変化した、あるいは、使用環境下の電界強度の違い等によってＩＦ信号ＩＦＳのレベル調整が可能となる。
【図面の簡単な説明】
【００５４】
【図１】実施形態のＴＶチューナ回路の基本構成ブロック図である。
【図２】ＢＢループを停止させたときの信号レベルを示す模式図である。
【図３】ＡＡループを停止させたときの信号レベルを示す模式図である。
【図４】ＡＡループとＢＢループを両方動作させた場合の信号レベルを示す模式図である。
【図５】シングルコンバージョン方式のチューナ回路のブロック図である。
【図６】ダブルコンバージョン方式のチューナ回路のブロック図およびノイズレベル等の説明図である。
【図７】本発明が適用されている電子機器の要部構成を示すブロック図である。
【図８】第１検波処理回路の回路図である。
【符号の説明】
【００５５】
１…チューナ回路、１Ａ,１Ｂ…チューナＩＣ、２…ＡＧＣ＿ＲＦアンプ、４…ＩＦアンプ、５Ａ…第１検波処理回路、５Ｂ…第２検波処理回路、６…ゲイン制御信号の信号線、７Ａ,７Ｂ…レベル設定アンプ、８Ａ,８Ｂ…ピーク検波回路、９Ａ,９Ｂ…差動増幅器、ＲＦＳ…ＲＦ信号、ＩＦＳ…ＩＦ信号、Ｖref…基準電圧
【図１】
2007150752.tif 000003
【図２】
2007150752.tif 000004
【図３】
2007150752.tif 000005
【図４】
2007150752.tif 000006
【図５】
2007150752.tif 000007
【図６】
2007150752.tif 000008
【図７】
2007150752.tif 000009
【図８】
2007150752.tif 000010