(57)【要約】【課題】  ＡｕＳｎロウ材による、近接実装する部品との短絡接続を防止することができるＡｕＳｎ膜付け工法を提供する。【解決手段】  所定温度に加熱した金属ベース５上にアルミナセラミックスからなる基板１を実装することによって、基板１の裏面に形成したＡｕＳｎロウ材６は溶融する［（ａ）参照］。この時、スリット状に形成されたＡｕＳｎロウ材６の濡れ方向は分散されるため、基板１端面からのＡｕＳｎロウ材６のしみ出しが抑制可能となる［（ｂ）参照］。また、基板１と金属ベース５との間に発生するボイドの要因である空気の抱き込みに対し、ＡｕＳｎロウ材６がスリット状に形成されているため、ＡｕＳｎロウ材６間の間隙７を通って空気が排出されるため、ボイド発生を抑制することが可能となる。【選択図】      図２
2007150119.tif 000002
【特許請求の範囲】
【請求項１】
基板の裏面において、最下層に薄膜導体層を形成し、その薄膜導体層上に金めっき層を形成し、最上層にＡｕＳｎロウ材層を形成してなる半導体パッケージであって、前記ＡｕＳｎロウ材層をスリット状に形成することを特徴とする半導体パッケージ。
【請求項２】
前記ＡｕＳｎロウ材層を、少なくとも厚膜印刷工法、ＡｕＳｎ合金めっき工法、ＡｕＳｎ多層めっき工法、ＡｕＳｎ蒸着工法のいずれかによってスリット状に形成することを特徴とする請求項１記載の半導体パッケージ。
【請求項３】
前記基板が所定温度に加熱した金属ベース上に実装される際に、前記基板の裏面に形成した前記ＡｕＳｎロウ材層を前記金属ベースの温度にて溶融することを特徴とする請求項１または請求項２記載の半導体パッケージ。
【請求項４】
前記ＡｕＳｎロウ材層は、前記基板の裏面の最上層において、隣接する前記ＡｕＳｎロウ材層との間に間隙が生ずるように前記スリット状に形成されることを特徴とする請求項１から請求項３のいずれか記載の半導体パッケージ。
【請求項５】
無線通信装置に用いることを特徴とする請求項１から請求項４のいずれか記載の半導体パッケージ。
【請求項６】
基板の裏面において、最下層に薄膜導体層を形成し、その薄膜導体層上に金めっき層を形成し、最上層にＡｕＳｎロウ材層を形成してなる半導体パッケージに用いるＡｕＳｎ膜付け工法であって、前記ＡｕＳｎロウ材層をスリット状に形成することを特徴とするＡｕＳｎ膜付け工法。
【請求項７】
前記ＡｕＳｎロウ材層を、少なくとも厚膜印刷工法、ＡｕＳｎ合金めっき工法、ＡｕＳｎ多層めっき工法、ＡｕＳｎ蒸着工法のいずれかによってスリット状に形成することを特徴とする請求項６記載のＡｕＳｎ膜付け工法。
【請求項８】
前記基板が所定温度に加熱した金属ベース上に実装される際に、前記基板の裏面に形成した前記ＡｕＳｎロウ材層を前記金属ベースの温度にて溶融することを特徴とする請求項６または請求項７記載のＡｕＳｎ膜付け工法。
【請求項９】
前記ＡｕＳｎロウ材層は、前記基板の裏面の最上層において、隣接する前記ＡｕＳｎロウ材層との間に間隙が生ずるように前記スリット状に形成されることを特徴とする請求項６から請求項８のいずれか記載のＡｕＳｎ膜付け工法。
【請求項１０】
前記半導体パッケージを無線通信装置に用いることを特徴とする請求項６から請求項９のいずれか記載のＡｕＳｎ膜付け工法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージ及びそれに用いるＡｕＳｎ膜付け工法に関し、特に基板裏面に膜付けするＡｕＳｎ（金−スズ）ロウ材の形状に関する。
【背景技術】
【０００２】
近年、無線通信等に用いられる半導体パッケージは、その組み立て工程を自動化することによって、生産能力の向上／品質安定化によるコスト低減が図られている。半導体パッケージの組み立て工程の自動化方法として、（１）接合材料であるＡｕＳｎの供給から基板実装までを自動実装装置が一連の動作として担う方法、（２）予め裏面にＡｕＳｎを膜付けした基板を自動実装する方法、が実用化されている。
自動実装組み立てによる生産能力の向上や品質の安定化が図られている。実装部品と金属パッケージとの接合には、導電性接着剤を用いる例もあるが、品質信頼性の観点から、ＡｕＳｎによる接続が安定した工法である。
【０００３】
ＡｕＳｎの供給から基板実装までを自動実装装置が担う方法では、実装装置の動作が複雑になり、組み立てリードタイムに時間が掛かることから、生産能力の点で問題がある。この生産能力の観点から考えると、ＡｕＳｎロウ材付き基板を用いた自動実装工法は最適な半導体パッケージの組み立て工法と言える（例えば、特許文献１参照）。
【０００４】
【特許文献１】特開２００１−２８４５０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、裏面にＡｕＳｎロウ材を形成した基板を自動実装する際、基板端面からしみ出すＡｕＳｎロウ材と、近接実装部品との電気的短絡を防止するためには、基板裏面に形成するＡｕＳｎロウ材を所定の厚みに高精度に仕上げなくてはならない。
【０００６】
また、基板と金属ベース間に発生するボイドによる濡れ性低下は、ＡｕＳｎ接合強度の低下を招くだけでなく、高周波電気特性に悪影響を及ぼす。このボイドを抑止するためには、基板裏面に形成するＡｕＳｎロウ材の平坦度を高くする必要がある。
【０００７】
膜厚を高精度にコントロールし、かつ高い平坦度をもつＡｕＳｎロウ材層を得るには、ＡｕＳｎ合金めっき工法、ＡｕＳｎ多層めっき工法、及びＡｕＳｎ蒸着工法が実用化されている。これらＡｕＳｎロウ材の膜付け方法によると、高い膜厚精度及び平坦度をもつＡｕＳｎロウ材を得ることができるが、ＡｕＳｎの厚付け処理に時間がかかるため、生産能力は低く、製造コストも高くなる。
【０００８】
一方で、ＡｕＳｎペーストの厚膜印刷工法によると、膜厚精度及び平坦度は低いが、生産能力は高く、低コストで膜付けができるメリットがある。したがって、低コスト半導体パッケージを実現するためには、低い膜厚精度及び平坦度であっても、ＡｕＳｎロウ材のしみ出し及び基板／金属ベース間のボイドを防止できる厚膜印刷工法の開発が必須である。
【０００９】
そこで、本発明の目的は上記の問題点を解消し、ＡｕＳｎロウ材による、近接実装する部品との短絡接続を防止することができる半導体パッケージ及びそれに用いるＡｕＳｎ膜付け工法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明による半導体パッケージは、基板の裏面において、最下層に薄膜導体層を形成し、その薄膜導体層上に金めっき層を形成し、最上層にＡｕＳｎロウ材層を形成してなる半導体パッケージであって、前記ＡｕＳｎロウ材層をスリット状に形成している。
【００１１】
本発明によるＡｕＳｎ膜付け工法は、基板の裏面において、最下層に薄膜導体層を形成し、その薄膜導体層上に金めっき層を形成し、最上層にＡｕＳｎロウ材層を形成してなる半導体パッケージに用いるＡｕＳｎ膜付け工法であって、前記ＡｕＳｎロウ材層をスリット状に形成している。
【００１２】
すなわち、本発明の半導体パッケージは、予め裏面にＡｕＳｎ（金−スズ）ロウ材を形成したアルミナセラミックスからなる基板を金属ベース上に自動実装する際、基板端面からのＡｕＳｎロウ材のしみ出し及び基板と金属ベースとの間に発生するボイドを抑制するため、ＡｕＳｎロウ材を基板の裏面全面に形成するのではなく、スリット状に形成することを特徴としている。
【００１３】
より具体的に説明すると、本発明の半導体パッケージでは、アルミナセラミックスからなる基板の裏面に、最下層に薄膜導体層を形成し、その上に金めっき層、そして最上層にはスリット状にＡｕＳｎロウ材層を形成している。
【００１４】
本発明の半導体パッケージでは、基板端面からしみ出すＡｕＳｎロウ材に対し、裏面全面に形成したＡｕＳｎロウ材は実装の際に、一様に基板外周より外方向に濡れ広がるのに対し、スリット状のＡｕＳｎロウ材の濡れ方向が分散するため、基板端面からしみ出すＡｕＳｎロウ材量を抑制できる。これによって、基板端面からしみ出すＡｕＳｎロウ材による、近接実装部品の電気的短絡を防止することが可能となる。
【００１５】
また、本発明の半導体パッケージでは、基板と金属ベースとの間に発生するボイドによる濡れ性低下に対し、基板／金属ベース間に抱き込まれた空気が、スリット同士の間隙を通って排出されるため、ボイド発生を抑制することが可能となる。
【発明の効果】
【００１６】
本発明は、以下に述べるような構成及び動作とすることで、ＡｕＳｎロウ材による、近接実装する部品との短絡接続を防止することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１７】
次に、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態による半導体パッケージの斜視図である。図１において、本発明の実施の形態による半導体パッケージは、アルミナセラミックスからなる基板１の裏面に、最下層に薄膜導体層２を形成し、その上に金めっき層３を形成し、最上層にスリット状にＡｕＳｎ（金−スズ）ロウ材層４を形成している。
【００１８】
これによって、本発明の実施の形態による半導体パッケージでは、基板１の裏面に、ＡｕＳｎロウ材層４をスリット状に形成することで、基板１の端面からしみ出すＡｕＳｎロウ材の量を抑制することができるため、ＡｕＳｎロウ材による、近接実装する部品との短絡接続を防止することができる。
【００１９】
また、本発明の実施の形態による半導体パッケージでは、基板１と金属ベース（図示せず）との間に発生するボイドの要因である空気の抱き込みに対し、ＡｕＳｎロウ材層４をスリット状に形成することで、上述した空気がスリット同士の間隙を通って排出されるため、ボイド発生を抑制することができる。
【実施例１】
【００２０】
次に、本発明の実施例について図面を参照して説明する。図２（ａ），（ｂ）は本発明の一実施例による半導体パッケージを金属ベース上に自動実装する工法を示す図である。図２（ａ）は金属ベース上に実装前の半導体パッケージの状態を示し、図２（ｂ）は金属ベース上に実装後の半導体パッケージの状態を示している。
【００２１】
図２において、所定温度に加熱した金属ベース５上にアルミナセラミックスからなる基板１を実装することによって、基板１の裏面に形成したＡｕＳｎロウ材６は溶融する。この時、スリット状に形成されたＡｕＳｎロウ材６の濡れ方向は分散されるため、基板１端面からのＡｕＳｎロウ材６のしみ出しを抑制することができる。ここで、基板１の裏面には、最下層に薄膜導体層２が形成され、その上に金めっき層３が形成され、最上層にＡｕＳｎロウ材６がスリット状に形成され、ＡｕＳｎロウ材６間に間隙７が形成されている。
【００２２】
また、本実施例では、基板１と金属ベース５との間に発生するボイドの要因である空気の抱き込みに対し、ＡｕＳｎロウ材６をスリット状に形成することで、上述した空気がスリット同士の間隙７を通って排出されるため、ボイド発生を抑制することができる。
【００２３】
図３は本発明の一実施例による半導体パッケージの製造方法を示す工程図である。本発明の一実施例による半導体パッケージは図１に示す本発明の実施の形態による半導体パッケージと同様の構成となっている。これら図１及び図３を参照して、本発明の一実施例による半導体パッケージの製造方法について説明する。
【００２４】
アルミナセラミックスからなる基板１の裏面には、最下層として薄膜スパッタ工法によるチタン及びパラジウムの薄膜導体層２を形成している（図３の工程Ｓ１）。この薄膜導体層２上に、金めっき層３を形成した後（図３の工程Ｓ２）、ＡｕＳｎロウ材層４を厚膜印刷工法によってスリット状に形成する（図３の工程Ｓ３）。ペースト状のＡｕＳｎロウ材層４は、所定温度条件に設定されたリフロー炉にて溶融固化することで、ＡｕＳｎ合金層とすることができる（図３の工程Ｓ４）。
【００２５】
このように、本実施例では、基板１裏面にＡｕＳｎロウ材６をスリット状に形成することで、基板１端面からしみ出すＡｕＳｎロウ材６の量を抑制することができるため、ＡｕＳｎロウ材６による、近接実装する部品との短絡接続を防止することができる。
【００２６】
また、本実施例では、基板１と金属ベース５との間に発生するボイドの要因である空気の抱き込みに対し、ＡｕＳｎロウ材７をスリット状に形成することで、上述した空気がスリット同士の間隙７を通って排出されるため、ボイド発生を抑制することができる。
【００２７】
尚、本発明では、上記の実施例において、アルミナセラミックスからなる基板１の最下層に形成する薄膜導体層２を、チタン及びパラジウムとしているが、このチタン、パラジウム層に限らず、チタン、白金層でも可能である。また、本発明では、ＡｕＳｎロウ材層４を厚膜印刷工法によってスリット状に形成しているが、ＡｕＳｎ合金めっき工法、ＡｕＳｎ多層めっき工法、ＡｕＳｎ蒸着工法等のいずれかによってスリット状に形成することも可能である。
【００２８】
さらに、本発明では、ＡｕＳｎロウ材層の酸化防止として、ＡｕＳｎロウ材層のさらに上層に薄いＡｕめっき層を形成することも可能である。さらにまた、本発明では、複数の部品を接合、もしくは接着する構造体において、金属系の接合材料もしくは樹脂系の接着剤を予めスリット状に形成しておくことで、接合面もしくは接着面に発生するボイドの抑制効果を得ることができる。
【産業上の利用可能性】
【００２９】
本発明は、無線通信装置に用いる半導体パッケージに活用することが可能である。
【図面の簡単な説明】
【００３０】
【図１】本発明の実施の形態による半導体パッケージの斜視図である。
【図２】（ａ），（ｂ）は本発明の一実施例による半導体パッケージを金属ベース上に自動実装する工法を示す図である。
【図３】本発明の一実施例による半導体パッケージの製造方法を示す工程図である。
【符号の説明】
【００３１】
１  基板
２  薄膜導体層
３  金めっき層
４  ＡｕＳｎロウ材層
５  金属ベース
６  ＡｕＳｎロウ材
７  間隙
【図１】
2007150119.tif 000003
【図２】
2007150119.tif 000004
【図３】
2007150119.tif 000005