(57)【要約】【課題】電気光学装置におけるゴースト等の画像不良の発生を防止する。【解決手段】電気光学装置は、ＴＦＴアレイ基板１０上の周辺領域において、シフトレジスタ１０１ａよりも複数のデータ線６ａの配列方向に沿うＴＦＴアレイ基板１０の一辺の近くに配置されたイネーブル回路１０１ｂと、この一辺に交わる方向に沿って配列された複数のイネーブル信号端子１０２ｅ１〜１０２ｅ４とを備える。更に、この一辺の方向に延在するように配線された部分を夫々有すると共に、複数のイネーブル信号端子１０２ｅ１〜１０２ｅ４の各々に電気的に接続され、複数系列のイネーブル信号をイネーブル回路１０１ｂに供給する複数のイネーブル信号線とを備える。【選択図】図６
2007249134.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、
複数の画素部と、
前記複数の画素部が配列された画素領域に相交差するように配線された複数の走査線及び複数のデータ線と、
前記画素領域の周辺に位置する周辺領域において、前記複数のデータ線の配列方向に沿う前記基板の一辺に沿って配置され、転送信号を順次出力するシフトレジスタと、
前記周辺領域に配置され、前記転送信号を、複数系列のイネーブル信号の各々のパルス幅で制限して、サンプリング回路駆動信号として出力するイネーブル回路と、
前記サンプリング回路駆動信号に応じて、画像信号を前記複数のデータ線に夫々供給する複数のサンプリングスイッチを含むサンプリング回路と、
前記周辺領域において、前記一辺に交わる方向に沿って配列され、前記複数系列のイネーブル信号が外部回路から供給される複数のイネーブル信号端子と、
前記周辺領域において、前記一辺の方向に延在するように配線された部分を夫々有すると共に、前記複数のイネーブル信号端子の各々に電気的に接続され、前記複数系列のイネーブル信号を前記イネーブル回路に供給する複数のイネーブル信号線と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記複数のイネーブル信号端子は夫々、前記基板上で平面的に見て、前記複数のイネーブル信号線の各々の延在方向の延長線上に配置されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記基板上に、
前記周辺領域において、前記一辺に交わる方向に沿って配列され、前記シフトレジスタを駆動させるための各種信号が前記外部回路から供給される複数のシフトレジスタ用信号端子と、
前記周辺領域において、前記複数のシフトレジスタ用信号端子に夫々電気的に接続され、前記各種信号を前記シフトレジスタに供給する複数のシフトレジスタ用信号線と
を備えたことを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記複数のシフトレジスタ用信号端子のうち少なくとも一部は、前記複数のイネーブル信号端子よりも前記一辺から遠くに配置され、
前記一部のシフトレジスタ用信号端子に電気的に接続される前記シフトレジスタ用信号線は、前記複数のイネーブル信号線と相交差するように形成される
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記画素部は、前記走査線及び前記データ線に電気的に接続される各種電子素子を含み、
前記複数のイネーブル信号線は夫々、前記データ線及び前記電子素子のいずれかを構成する一の導電膜と同一膜により形成され、
前記シフトレジスタ用信号線のうち少なくとも前記イネーブル信号線と交差する交差部分は、層間絶縁膜を介して前記一の導電膜と異なる層に配置され、前記データ線及び前記電子素子のいずれかを構成する他の導電膜と同一膜により形成される
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記基板上に、
前記周辺領域において、前記一辺に交わる方向に沿って配列され、前記画像信号として、Ｎ（但し、Ｎは２以上の自然数）個の系列にシリアル−パラレル変換された画像信号が前記外部回路から供給されるＮ個の画像信号端子と、
前記周辺領域において、前記一辺に沿って配線された部分を夫々有し且つ該部分が前記イネーブル回路と前記サンプリング回路との間に配置されると共に、前記Ｎ個の画像信号端子に電気的に接続され、前記Ｎ個の系列の画像信号を前記サンプリング回路に夫々供給するＮ本の画像信号線と
を備え、
前記イネーブル回路は、前記複数のデータ線のうちＮ本のデータ線を一群とするデータ線群に対応する前記サンプリングスイッチ毎に、前記サンプリング回路駆動信号を出力する
ことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。
【請求項７】
前記複数のイネーブル信号端子と夫々電気的に接続される複数のイネーブル信号供給用フレキシブル配線を有すると共に、前記一辺と交差する辺において前記基板に接続されたフレキシブル配線板を備えたことを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
【請求項８】
請求項１から７のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、基板上の画素領域において、複数のデータ線及び複数の走査線が相交差して設けられ、データ線及び走査線の交差に対応して画素部が形成される。また、特許文献１に開示されているように、基板上の画素領域の周辺に位置する周辺領域には、各データ線を駆動するためのデータ線駆動回路及びサンプリング回路が設けられる。
【０００３】
より具体的には、データ線駆動回路には、シフトレジスタ及びシフトレジスタから順次出力される転送信号の各パルス幅を、複数系列のイネーブル信号の各々のパルス幅に基づいて整形するイネーブル回路が含まれる。また、サンプリング回路は、データ線駆動回路において、イネーブル回路においてパルス幅が整形された後の転送信号に基づいて、順次生成されて出力されるサンプリング回路駆動信号に応じて、画像信号をサンプリングして複数のデータ線に供給する。
【０００４】
このような信号の処理順序に基づいて、電気光学装置において、基板上で平面的に見て、画素領域の複数のデータ線の配列方向に沿う一辺に沿ってシフトレジスタ、イネーブル回路、サンプリング回路が夫々配置されると共に、この順に、前記一辺に近づくように配置される。
【０００５】
ここで、イネーブル回路には、基板上の周辺領域において、前記一辺に沿う基板の一辺に沿って配列された外部回路接続端子より、複数のイネーブル信号線を介して複数系列のイネーブル信号が供給される。複数のイネーブル信号線は夫々、外部回路接続端子からイネーブル回路に至るまで、シフトレジスタの周囲を迂回して配線される。
【０００６】
【特許文献１】特許第３５８９００５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述したようなイネーブル信号線の構成によれば、各イネーブル信号線の配線長が比較的大きくなると共に、複数の配線がシフトレジスタを迂回する際に外側の配線と内側の配線とで経路差が生じ、複数のイネーブル信号線間に配線長にばらつきが生じてしまう。これにより、各イネーブル信号線においてイネーブル信号の遅延量も比較的大きくなると共に、この遅延量に複数系列の各々でばらつきが生じることとなる。
【０００８】
ここで、サンプリング回路に対して、各サンプリング回路駆動信号の入力タイミングに同期させて、画像信号が供給される。上述したようにサンプリング回路に対するサンプリング回路駆動信号の入力タイミングは、複数系列のイネーブル信号の各々によって規定されている。よって、互いに異なる系列のイネーブル信号に基づくサンプリング回路駆動信号の入力タイミングが、各々に対応する画像信号の供給タイミングに対して遅延すると共に、その遅延量にもばらつきが生じる。その結果、電気光学装置の画像表示において、ゴースト等の画像不良が生じ、画像品質が劣化するという問題点が生じる。
【０００９】
本発明は、例えば上述した問題点に鑑みなされたものであり、高品質な画像表示を行うことを可能とする電気光学装置及び該電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１０】
本発明の電気光学装置は上記課題を解決するために、基板上に、複数の画素部と、前記複数の画素部が配列された画素領域に相交差するように配線された複数の走査線及び複数のデータ線と、前記画素領域の周辺に位置する周辺領域において、前記複数のデータ線の配列方向に沿う前記基板の一辺に沿って配置され、転送信号を順次出力するシフトレジスタと、前記周辺領域に配置され、前記転送信号を、複数系列のイネーブル信号の各々のパルス幅で制限して、サンプリング回路駆動信号として出力するイネーブル回路と、前記サンプリング回路駆動信号に応じて、画像信号を前記複数のデータ線に夫々供給する複数のサンプリングスイッチを含むサンプリング回路と、前記周辺領域において、前記一辺に交わる方向に沿って配列され、前記複数系列のイネーブル信号が外部回路から供給される複数のイネーブル信号端子と、前記周辺領域において、前記一辺の方向に延在するように配線された部分を夫々有すると共に、前記複数のイネーブル信号端子の各々に電気的に接続され、前記複数系列のイネーブル信号を前記イネーブル回路に供給する複数のイネーブル信号線とを備える。
【００１１】
本発明の電気光学装置によれば、基板上の周辺領域において、シフトレジスタから順次出力される転送信号の各パルス幅が、イネーブル回路において、複数系列のイネーブル信号の各々のパルス幅に基づいて制限或いは整形される。そして、サンプリング回路は、イネーブル回路から出力されるサンプリング回路駆動信号（即ち、パルス幅が整形された後の転送信号）に応じて、画像信号を複数のデータ線に供給する、言い換えれば、サンプリング回路駆動信号に基づいて画像信号をサンプリングして複数のデータ線に供給する。
【００１２】
このようにデータ線が駆動されると、各画素部は、例えば、走査線駆動回路から走査線を介して供給される走査信号に基づいて選択状態となり、データ線より画像信号が供給され、画像信号に基づく画像表示が行われる。
【００１３】
基板上で平面的に見て、上述したような信号処理の手順上、典型的には、シフトレジスタ、イネーブル回路、サンプリング回路は、この順に、画素領域のデータ線の配列方向に沿う一辺に対して近づくように、且つこの一辺に沿って即ち複数のデータ線の配列方向に沿って夫々配置される。ここで本発明に係る「データ線の配列方向」とは、各データ線が延びる方向に交わる方向、或いは各走査線が延びる方向である「Ｘ方向」を意味する。
【００１４】
また、複数系列のイネーブル信号をイネーブル回路に供給する複数のイネーブル信号線は夫々、この一辺に沿って配線された部分（即ち、複数のデータ線の配列方向（即ち、Ｘ方向）に沿って配線された部分）を有している。この一辺に沿って配線された部分は、シフトレジスタよりもこの一辺の近くに、典型的には、シフトレジスタ及びサンプリング回路との間に配置される。
【００１５】
そして、本発明の電気光学装置では、各イネーブル信号端子は、シフトレジスタ、イネーブル回路、及びサンプリング回路の各々の配置（即ち、画素領域の一辺に沿う配置）を回避する方向（即ち、一辺に交わる方向或いはＹ方向、言い換えれば画素領域の一辺に隣接する他辺に沿う方向）に沿って配列されている。
【００１６】
よって、シフトレジスタ及びサンプリング回路との間における、各イネーブル信号線の前記一辺に沿って配線された部分を、側に、その延長線上でそのまま延在させたとしても、シフトレジスタを回避するようなパターンを自ずと得ることができる。よって、各イネーブル信号線を、既に説明したようにシフトレジスタの周囲を迂回させるようなパターンとして形成しなくても、イネーブル信号端子からイネーブル回路まで配線することが可能となる。従って、各イネーブル信号線の配線長を、シフトレジスタの周囲を迂回させて引き回す場合と比較して小さくすることができる。
【００１７】
ここで、各イネーブル信号線をシフトレジスタの周囲を迂回させるように引き回す場合には、例えば、複数のイネーブル信号線の各々において、シフトレジスタの周囲において、画素領域の一辺に沿って（即ち、Ｘ方向に沿って）配線された部分からこれに対して交差する方向に折れ曲がる部分について、該折れ曲がる部分がシフトレジスタの近くに配線された一のイネーブル信号線と、該折れ曲がる部分が一のイネーブル信号線よりもシフトレジスタより遠ざかって配線された他のイネーブル信号線の各々とでは、互いの配線長に大きなばらつきが生じてしまう。
【００１８】
しかるに本発明によれば、シフトレジスタ或いはサンプリング回路に対する各イネーブル信号線の位置関係はその配線長に特に大きな影響を与えないので、各イネーブル信号線間の配線長のばらつきを小さく抑えることが可能となる。即ち、複数のイネーブル信号線間の配線長の差異を殆ど或いは実践的な意味で完全に無くすことができる。
【００１９】
従って、各イネーブル信号線においてイネーブル信号の遅延量を比較的小さくすると共に、複数系列の各々で、この遅延量のばらつきを小さく抑えることができる。その結果、サンプリング回路において、互いに異なる系列のイネーブル信号に基づく画像信号のサンプリングのタイミングの各々について、対応する画像信号の供給タイミングに対する遅延量を小さく抑えると共に、この遅延量のばらつきも小さく抑えることができる。この結果、ゴースト等の画像不良の発生を防止して、高品質な画像表示を行うことができる。
【００２０】
本発明の電気光学装置の一態様では、前記複数のイネーブル信号端子は夫々、前記基板上で平面的に見て、前記複数のイネーブル信号線の各々の延在方向の延長線上に配置されている。
【００２１】
この態様によれば、各イネーブル信号線の配線長をより小さくできると共に、複数のイネーブル信号線間の配線長のばらつきをより小さく抑えることが可能となる。
【００２２】
本発明の電気光学装置の他の態様では、前記基板上に、前記周辺領域において、前記一辺に交わる方向に沿って配列され、前記シフトレジスタを駆動させるための各種信号が前記外部回路から供給される複数のシフトレジスタ用信号端子と、前記周辺領域において、前記複数のシフトレジスタ用信号端子に夫々電気的に接続され、前記各種信号を前記シフトレジスタに供給する複数のシフトレジスタ用信号線とを備える。
【００２３】
この態様によれば、上述したイネーブル信号端子と同様に、複数のシフトレジスタ用信号端子は夫々、シフトレジスタの配置を回避する方向に沿って配列されている。よって、各シフトレジスタ用信号線は、シフトレジスタの周囲を迂回させるようなパターンとして形成しなくても、シフトレジスタ用信号端子からシフトレジスタまで配線することが可能となる。従って、各シフトレジスタ用信号線の配線長を短縮することができる。これにより、複数のシフトレジスタ用信号線の各々における各種信号の信号遅延を少なくすることができる。
【００２４】
上述したシフトレジスタ用信号端子及びシフトレジスタ用信号線を備える態様では、前記複数のシフトレジスタ用信号端子のうち少なくとも一部は、前記複数のイネーブル信号端子よりも前記一辺から遠くに配置され、前記一部のシフトレジスタ用信号端子に電気的に接続される前記シフトレジスタ用信号線は、前記複数のイネーブル信号線と相交差するように形成されるように構成してもよい。
【００２５】
このように構成すれば、シフトレジスタの構成について、例えば複数のデータ線をその配列方向に沿って片方向或いは双方向に駆動させるように、設計の自由度を確保することが可能となる。即ち、上述したように複数のデータ線を片方向に駆動するのと比較して、双方向に駆動する場合には、シフトレジスタを駆動させるための信号の種類も多くなり、これに併せてシフトレジスタ用信号端子も多数設ける必要が生じる。
【００２６】
この態様では、このような場合においても、基板上の周辺領域において、複数のシフトレジスタ用信号端子のうち少なくとも一部を、複数のイネーブル信号端子の配列を避けつつ、この配列と同方向に沿って配列させることができる。よって、複数のシフトレジスタ用信号端子の数や該端子間の間隔（即ち、配列ピッチ）、更にはこれに加えて各シフトレジスタ用信号線の引き回し形状についても、シフトレジスタの構成に併せて変化させることが可能となる。
【００２７】
更に、この態様では、イネーブル信号線と交差するシフトレジスタ用信号線において、イネーブル信号線と交差する交差部分は、基板上において少なくともイネーブル信号線と層間絶縁膜を介して異なる層に配置される。よって、イネーブル信号線及びシフトレジスタ用信号線を配線するための配置面積も小さくすることができる。
【００２８】
上述したシフトレジスタ用信号線がイネーブル信号線と相交差する態様では、前記画素部は、前記走査線及び前記データ線に電気的に接続される各種電子素子を含み、前記複数のイネーブル信号線は夫々、前記データ線及び前記電子素子のいずれかを構成する一の導電膜と同一膜により形成され、前記シフトレジスタ用信号線のうち少なくとも前記イネーブル信号線と交差する交差部分は、層間絶縁膜を介して前記一の導電膜と異なる層に配置され、前記データ線及び前記電子素子のいずれかを構成する他の導電膜と同一膜により形成されるように構成してもよい。
【００２９】
このように構成すれば、電気光学装置の製造プロセスにおいて、周辺領域におけるシフトレジスタ用信号線及び複数のイネーブル信号線を、データ線や各画素部における電子素子と共に形成することで、工程数を簡略化することが可能となる。尚、ここでいう「同一膜」とは、製造工程における同一機会に成膜される膜を意味し、同一種類の膜を意味する。
【００３０】
本発明の電気光学装置の他の態様では、前記基板上に、前記周辺領域において、前記一辺に交わる方向に沿って配列され、前記画像信号として、Ｎ（但し、Ｎは２以上の自然数）個の系列にシリアル−パラレル変換された画像信号が前記外部回路から供給されるＮ個の画像信号端子と、前記周辺領域において、前記一辺に沿って配線された部分を夫々有し且つ該部分が前記イネーブル回路と前記サンプリング回路との間に配置されると共に、前記Ｎ個の画像信号端子に電気的に接続され、前記Ｎ個の系列の画像信号を前記サンプリング回路に夫々供給するＮ本の画像信号線とを備え、前記イネーブル回路は、前記複数のデータ線のうちＮ本のデータ線を一群とするデータ線群に対応する前記サンプリングスイッチ毎に、前記サンプリング回路駆動信号を出力する。
【００３１】
この態様によれば、電気光学装置の駆動時、サンプリング回路では、Ｎ本の画像信号線より供給されるＮ個の画像信号を、イネーブル回路から出力されるパルス幅が整形された後の転送信号に基づいて、サンプリングして、複数のデータ線に対してデータ線群毎に供給する。
【００３２】
この態様では、Ｎ本の画像信号線の各々の少なくとも一部は、画素領域の一辺に対してサンプリング回路より遠く且つイネーブル回路より近い位置に配線されている。また、Ｎ個の画像信号端子は、上述した複数のイネーブル信号端子と同様に、イネーブル回路及びサンプリング回路の各々の配置を回避する、画素領域の一辺に交わる方向に沿って配列されている。
【００３３】
よって、複数のイネーブル信号線と同様に、Ｎ本の画像信号線について夫々、イネーブル回路及びシフトレジスタの周囲を迂回させるようなパターンとして形成しなくても、画像信号端子から画素領域の一辺に沿った部分を有するように、イネーブル回路及びサンプリング回路間に配線することが可能となる。従って、各画像信号線の配線長をより短縮すると共に、Ｎ本の画像信号線間の配線長のばらつきを小さく抑える、即ち、Ｎ本の画像信号線間の配線長の差異を殆ど或いは実践的な意味で完全に無くすことができる。
【００３４】
その結果、各画像信号線において画像信号の遅延量を比較的小さくすると共に、Ｎ個の系列の各々で、この遅延量のばらつきを小さく抑えることができる。よって、サンプリング回路において、互いに異なる系列の画像信号の各々の供給タイミングについて、サンプリングのタイミングに対する遅延量を小さく抑えると共に、この遅延量のばらつきも小さく抑えることが可能となる。
【００３５】
本発明の電気光学装置の他の態様では、前記複数のイネーブル信号端子と夫々電気的に接続される複数のイネーブル信号供給用フレキシブル配線を有すると共に、前記一辺と交差する辺において前記基板に接続されたフレキシブル配線板を備える。
【００３６】
この態様によれば、フレキシブル配線板が、電気光学装置に実装された状態で、複数のイネーブル信号端子と複数のイネーブル信号供給用フレキシブル配線とが電気的に接続される。この状態で、複数のイネーブル信号供給用フレキシブル配線の各々は、イネーブル信号線の配線部分と同様の配線方向に沿って、フレキシブル配線板に作りこまれた外部回路からイネーブル信号端子まで配線されるように形成されると共に、各イネーブル信号線の一端側を、配線部分からその延長線上に延長してイネーブル信号端子まで配線するように形成する。これにより、複数系列の各々のイネーブル信号について、外部回路からイネーブル回路までの間のイネーブル信号の供給経路の配線長を小さくすると共に、配線長の差のばらつきも小さくすることが可能となる。よって、より確実に、各系列で、遅延量を小さくして、遅延量のばらつきも小さく抑えることができる。
【００３７】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備してなる。
【００３８】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品質な画像表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）を用いた表示装置等を実現することも可能である。
【００３９】
本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４０】
以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００４１】
＜液晶装置の全体構成＞
本実施形態に係る液晶装置について、図１から図９を参照して説明する。
【００４２】
先ず、図１及び図２を参照して、本実施形態に係る液晶装置の全体構成について説明する。ここに図１は、本実施形態に係る液晶装置の構成を示す平面図であり、図２は、図１のＨ−Ｈ´線での断面図である。
【００４３】
図１及び図２において、本実施形態に係る液晶装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、本発明に係る「画素領域」の一例としての画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４４】
図１において、シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。
【００４５】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１がＴＦＴアレイ基板１０の一辺に沿って設けられており、周辺領域のうちシール領域より内側に位置する領域には、ＴＦＴアレイ基板１０の一辺に沿う画像表示領域１０ａの一辺に沿って且つ額縁遮光膜５３に覆われるようにしてサンプリング回路７が配置される。
【００４６】
本実施形態では特に、データ線駆動回路１０１や走査線駆動回路１０４等の周辺回路を駆動するための各種信号が供給される複数の外部回路接続端子１０２が、データ線駆動回路１０１及びサンプリング回路７の配置を避ける方向に、データ線駆動回路１０１が配置されたＴＦＴアレイ基板１０の一辺に隣接する他の辺に沿って設けられている。即ち、複数の外部回路接続端子１０２は、データ線駆動回路１０１又はサンプリング回路７が配置された画像表示領域１０ａの一辺に隣接する他辺に沿う方向に沿って配列されている。
【００４７】
また、走査線駆動回路１０４は、ＴＦＴアレイ基板１０のデータ線駆動回路１０１が配置された一辺に隣接する２辺（即ち、他の辺及びこれに対向する辺）に沿ったシール領域の内側に、額縁遮光膜５３に覆われるようにして設けられている。そして、ＴＦＴアレイ基板１０の残る一辺に沿って設けられた複数の配線１０５によって、二つの走査線駆動回路１０４は互いに電気的に接続される。
【００４８】
また、ＴＦＴアレイ基板１０上には、対向基板２０の４つのコーナー部に対向する領域に、両基板間を上下導通材で電気的に接続するための上下導通端子１０６が配置されている。
【００４９】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴ（Thin Film Transistor）や走査線、データ線等の配線が作り込まれた積層構造が形成される。画像表示領域１０ａには、画素スイッチング用ＴＦＴや走査線、データ線等の配線の上層に画素電極９ａが設けられている。画素電極９ａ上には、同図中に図示しない配向膜が形成されている。尚、本実施形態では、画素スイッチング素子はＴＦＴのほか、各種トランジスタ或いはＴＦＤ等により構成されてもよい。
【００５０】
他方、対向基板２０におけるＴＦＴアレイ基板１０との対向面上に、遮光膜２３が形成されている。そして、遮光膜２３上に、ＩＴＯ（Indium Tin Oxide）等の透明材料からなる対向電極２１が複数の画素電極９ａと対向して形成される。更に、同図中には図示しない配向膜が形成される。
【００５１】
液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、上述した一対の配向膜間で、所定の配向状態をとる。
【００５２】
尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。
【００５３】
次に、液晶装置に係る電気的な構成について、図３及び図４を参照して説明する。ここに図３は、液晶装置に電気的に接続される外部回路について説明するためのブロック図であり、図４は、液晶装置の各画素部を駆動するための電気的な構成を示すブロック図である。
【００５４】
図３に示すように、液晶装置には、画像信号供給回路７２０、タイミング制御回路７３０、及び電源回路７１０を含む外部回路が電気的に接続されて設けられる。
【００５５】
タイミング制御回路７３０は、各部で使用される各種タイミング信号を出力するように構成されている。タイミング制御回路７３０の一部であるタイミング信号出力手段により、最小単位のクロックであり各画素を走査するためのドットクロックが作成され、このドットクロックに基づいて、Ｙクロック信号ＣＬＹ、反転Ｙクロック信号ＣＬＹｉｎｖ、Ｘクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ、ＹスタートパルスＤＹ及びＸスタートパルスＤＸが生成され、液晶装置１００に供給される。加えて、タイミング制御回路７３０より、例えば４系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４が生成されて出力され、液晶装置１００に供給される。
【００５６】
画像信号供給回路７２０には、外部から１系統の入力画像データＶＩＤが入力される。画像信号供給回路７２０は、１系統の入力画像データＶＩＤをシリアル−パラレル変換して、Ｎ系列或いはＮ相（但し、Ｎは２以上の自然数）、本実施形態では例えば６系列或いは６相（Ｎ＝６）の画像信号ＶＩＤ１〜ＶＩＤ６を生成する。更に、画像信号供給回路７２０において、画像信号ＶＩＤ１〜ＶＩＤ６の各々の電圧が、所定の基準電位に対して正極性及び負極性に反転され、このように極性反転された画像信号ＶＩＤ１〜ＶＩＤ６が出力されるようにしてもよい。このように生成された画像信号ＶＩＤ１〜ＶＩＤ６は、画像信号供給回路７２０より液晶装置１００に供給される。
【００５７】
また、電源回路７１０は、所定の共通電位ＬＣＣの共通電源、走査線駆動回路用電源ＶＤＤＹ及びＶＳＳＹ、データ線駆動回路用電源ＶＤＤＸ等の各種電源を、液晶装置１００に対して供給する。
【００５８】
次に、図４において、液晶装置には、そのＴＦＴアレイ基板１０の周辺領域に、内部駆動回路を構成する走査線駆動回路１０４、データ線駆動回路１０１及びサンプリング回路７が設けられている。尚、図４中には、内部駆動回路におけるこれら各種回路の配置に係る構成の一例についても概略的に的に示してある。
【００５９】
走査線駆動回路１０４には、外部回路接続端子１０２を介して、Ｙクロック信号ＣＬＹ、反転Ｙクロック信号ＣＬＹｉｎｖ、ＹスタートパルスＤＹ、並びに電源ＶＤＤＹ及びＶＳＳＹが供給される。走査線駆動回路１０４は、ＹスタートパルスＤＹが入力されると、Ｙクロック信号ＣＬＹ及び反転Ｙクロック信号ＣＬＹｉｎｖに基づくタイミングで、走査信号Ｇ１、・・・、Ｇｍを順次生成して出力する。
【００６０】
本実施形態では、データ線駆動回路１０１には、シフトレジスタ１０１ａ及びイネーブル回路１０１ｂが含まれる。シフトレジスタ１０１ａには、外部回路接続端子１０２として設けられたシフトレジスタ用信号端子及びシフトレジスタ用信号線（後述する図６参照）を介して、Ｘクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ、ＸスタートパルスＤＸ並びに電源ＶＤＤＸ（更にはこの高電位電源に加えて低電位電源ＶＳＳＸ（係る電源の供給に関する構成については図示省略））が供給される。
【００６１】
イネーブル回路１０１ｂには、後述する外部回路接続端子１０２として設けられたイネーブル信号端子及びイネーブル信号線（図６参照）を介して、例えば４系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４が供給される。尚、イネーブル信号は４系列に限定されず、２系列以上として生成されるようにするとよい。
【００６２】
更に、サンプリング回路７は、Ｐチャネル型又はＮチャネル型の片チャネル型ＴＦＴ、若しくは相補型のＴＦＴから構成されたサンプリングスイッチ７ａを複数備える。サンプリング回路７には、６相（或いは６系列）にシリアルーパラレル展開された画像信号ＶＩＤ１〜ＶＩＤ６が、外部回路接続端子１０２として設けられた画像信号端子及び、６本（Ｎ＝６）の画像信号線１７０を介して供給される。そして、サンプリング回路７は、各サンプリングスイッチ７ａが、データ線駆動回路１０１のイネーブル回路１０１ｂから出力されるサンプリング回路駆動信号Ｓ１、・・・、Ｓ２ｎに応じて、６本のデータ線６ａを１群とするデータ線群毎に、画像信号ＶＩＤ１〜ＶＩＤ６を供給するように構成されている。従って、本実施形態では、複数のデータ線６ａをデータ線群毎に駆動するため、駆動周波数が抑えられる。
【００６３】
液晶装置は、そのＴＦＴアレイ基板１０の中央を占める画像表示領域１０ａに、縦横に配線されたデータ線６ａ及び走査線１１ａを備えている。それらの交点に対応する各画素部７００に、マトリクス状に配列された液晶素子１１８の画素電極９ａ、及び画素電極９ａをスイッチング制御するためのＴＦＴ３０を備える。尚、本実施形態では、走査線１１ａの総本数をｍ本（但し、ｍは２以上の自然数）とし、データ線６ａの総本数を２ｎ×６本（但し、ｎは２以上の自然数）として説明する。
【００６４】
図４中、一つの画素部７００の構成に着目すれば、ＴＦＴ３０のソース電極には、画像信号ＶＩＤｋ（但し、ｋ＝１、２、３、・・・、６）が供給されるデータ線６ａが電気的に接続されている一方、ＴＦＴ３０のゲート電極には、走査信号Ｇｊ（但し、ｊ＝１、２、３、・・・、ｍ）が供給される走査線１１ａが電気的に接続されるとともに、ＴＦＴ３０のドレイン電極には、液晶素子１１８の画素電極９ａが接続されている。ここで、各画素部７００において、液晶素子１１８は、画素電極９ａと対向電極２１との間に液晶を挟持してなる。従って、各画素部７００は、走査線１１ａとデータ線６ａとの各交点に対応して、マトリクス状に配列されることになる。
【００６５】
走査線駆動回路１０４から出力される走査信号Ｇ１、・・・、Ｇｍによって、各走査線１１ａは線順次に選択される。選択された走査線１１ａに対応する画素部７００において、ＴＦＴ３０に走査信号Ｇｊが供給されると、ＴＦＴ３０はオン状態となり、当該画素部７００は選択状態となる。液晶素子１１８の画素電極９ａには、ＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａより画像信号ＶＩＤｋが所定のタイミングで供給される。これにより、液晶素子１１８には、画素電極９ａ及び対向電極２１の各々の電位によって規定される印加電圧が印加される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶パネル１００からは画像信号ＶＩＤ１〜ＶＩＤ６に応じたコントラストをもつ光が出射する。
【００６６】
ここで、保持された画像信号がリークするのを防ぐために、蓄積容量７０が、液晶素子１１８と並列に付加されている。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線４００に接続されている。
【００６７】
尚、上下導通端子１０６には、共通電位ＬＣＣの共通電源が供給され、上述した対向電極２１の基準電位は共通電源に基づいて規定される。
【００６８】
＜画素部の具体的構成＞
次に、上述の動作を実現する画素部の具体的構成について、図５を参照して説明する。図５は、画素部の断面部分の構成を示す断面図である。尚、図５においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。この点については、後述する図７から図１２の各図について同様であり、係る縮尺については各図毎でも互いに異なることもある。
【００６９】
図５において、上述した画素部の各回路要素が、パターン化され、積層された導電膜としてＴＦＴアレイ基板１０上に構築され、このような積層構造が形成された側を対向基板２０に対して対向させて、ＴＦＴアレイ基板１０は配置される。以下、ＴＦＴアレイ基板１０側の積層構造について詳細に説明する。
【００７０】
まず、積層構造における第１層は、走査線１１ａを含み、走査線１１ａより上層側には下地絶縁膜１２が形成される。
【００７１】
そして、下地絶縁膜１２より上層側に、ＴＦＴ３０等を含む第２層が形成される。ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造とされ、ゲート電極３ａ、半導体層１ａ、ゲート電極３ａと半導体層１ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。半導体層１ａは、チャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなる。ＴＦＴ３０のゲート電極３ａは、その一部分３ｂにおいて、下地絶縁膜１２に形成されたコンタクトホール１２ｃｖを介して走査線１１ａに電気的に接続されている。
【００７２】
また、ＴＦＴ３０等より上層側には、層間絶縁膜４１が形成されると共に、層間絶縁膜４１より上層側には、データ線６ａ等を含む第３層が形成される。第３層には、データ線６ａ及び中継層６００が含まれる。データ線６ａは、例えばアルミニウムを含む材料により形成されると共に、層間絶縁膜４１を貫通するコンタクトホール８１を介して、ＴＦＴ３０の高濃度ソース領域１ｄと電気的に接続されている。中継層６００は、データ線６ａと例えば同一膜により形成され、層間絶縁膜４１を貫通するコンタクトホール８３を介して、ＴＦＴ３０の高濃度ドレイン領域１ｅと電気的に接続されている。
【００７３】
更に、データ線６ａ等より上層側には、層間絶縁膜４２が形成されると共に、層間絶縁膜４２より上層側には、蓄積容量７０等を含む第４層が形成される。蓄積容量７０は、夫々例えばアルミニウムを含む材料により形成される容量電極３００と下部電極７１とが誘電体膜７５を介して対向配置された構成となっている。容量電極３００は、容量配線４００（図４参照）の一部として形成されており、容量配線４００と電気的に接続されている。また、下部電極７１の延在部は、層間絶縁膜４２を貫通するコンタクトホール８４を介して、中継層６００と電気的に接続されている。
【００７４】
また、蓄積容量７０等より上層側には、層間絶縁膜４３が形成されると共に、層間絶縁膜４３より上層側の第５層には、ＩＴＯ等の透明導電膜からなる画素電極９ａが形成される。画素電極９ａは、層間絶縁膜４３を貫通するコンタクトホール８５を介して、下部電極７１の延在部と電気的に接続されている。即ち、下部電極７１の電位は、画素電位となっている。更に上述したように、下部電極７１の延在部と中継層６００と、及び、中継層６００とＴＦＴ３０の高濃度ドレイン領域１ｅとは、夫々コンタクトホール８４及び８３を介して、電気的に接続されている。即ち、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとは、中継層６００及び下部電極７１の延在部を中継して中継接続されている。
【００７５】
画素電極９ａの上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。
【００７６】
以上が、ＴＦＴアレイ基板１０側の画素部の構成である。
【００７７】
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図５では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、ＴＦＴ３０における光リーク電流の発生等を防止するため、少なくともＴＦＴ３０と正対する領域を覆うように遮光膜２３が設けられている。
【００７８】
このように構成されたＴＦＴアレイ基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。
【００７９】
＜データ線の駆動に係る構成＞
以下では、本実施形態において特徴的なデータ線の駆動に係る構成について、図６から図９を参照して、更に詳細に説明する。
【００８０】
図６には、データ線駆動回路及びサンプリング回路、その他各種信号線及び信号端子の配置関係及びこれらの電気的な接続関係を概略的に示してある。尚、図６には、データ線駆動回路１０１における最終段（第２ｎ段目）に係る構成を詳細に示してあるが、それ以下の段（即ち第１段目から第２ｎ−１段目）の各々についても、その構成及び動作については最終段と同様のものとする。
【００８１】
図１、図４又は図６において、ＴＦＴアレイ基板１０上の周辺領域において、信号処理の手順上、データ線駆動回路１０１、サンプリング回路７はこの順に、画像表示領域１０ａのデータ線６ａの配列方向（図６中、Ｘ方向）に沿う一辺に対して近づくように配置され、更にデータ線駆動回路１０１において、シフトレジスタ１０１ａ、イネーブル回路１０１ｂはこの順に、画像表示領域１０ａの一辺に近づくように配置される。また、図１又は図４を参照して説明したように、シフトレジスタ１０１ａ、イネーブル回路１０１ｂ、及びサンプリング回路７は、画像表示領域１０ａの一辺に沿って、即ち複数のデータ線６ａの配列方向（Ｘ方向）に沿って配置される。
【００８２】
図１を参照して説明したように、ＴＦＴアレイ基板１０上の周辺領域において、画像表示領域１０ａのデータ線駆動回路１０１又はサンプリング回路７が配置された一辺に隣接する他辺に沿う方向（図６中、Ｙ方向或いはデータ線６ａの延在方向）に沿って、夫々外部回路接続端子として、複数の、本実施形態では４個のイネーブル信号端子１０２ｅ１〜１０２ｅ４、複数のシフトレジスタ用信号端子１０２ｓｒ、及び６個（Ｎ＝６）の画像信号端子１０２ｖ１〜１０２ｖ６が配列される。
【００８３】
シフトレジスタ１０１ａと、複数のシフトレジスタ用信号端子１０２ｓｒとの間は、複数のシフトレジスタ用信号線１２８によって電気的に接続される。複数のシフトレジスタ用信号線１２８は夫々、一端側がシフトレジスタ用信号端子１０２ｓｒに電気的に接続されると共に他端側がシフトレジスタ１０１ａに電気的に接続される。
【００８４】
シフトレジスタ１０１ａは、Ｘクロック信号ＣＬＸ、反転Ｘクロック信号ＣＬＸｉｎｖ、ＸスタートパルスＤＸ等の各種信号が、複数のシフトレジスタ用信号端子１０２ｓｒから夫々シフトレジスタ用信号線１２８を介して供給される。そして、シフトレジスタ１０１ａは、ＸスタートパルスＤＸが入力されると、Ｘクロック信号ＣＬＸ及び反転Ｘクロック信号ＸＣＬＸｉｎｖに基づくタイミングで、転送信号ＳＲ１、・・・、ＳＲｎを順次生成して出力する。
【００８５】
また、イネーブル回路１０１ｂの各段は、例えばＡＮＤ回路１２１により構成されている。また、４個のイネーブル信号端子１０２ｅ１〜１０２ｅ４の各々には、４本のイネーブル信号線１２２−１〜１２２−４の各々の一端側が電気的に接続されており、４本のイネーブル信号線１２２−１〜１２２−４の各々の他端側は、夫々イネーブル回路１０１ｂにおける各ＡＮＤ回路１２１に電気的に接続される。
【００８６】
そして、イネーブル回路１０１ｂにおいて、各ＡＮＤ回路１２１には、シフトレジスタ１０１ａから順次出力された転送信号ＳＲ１、・・・、ＳＲｎが供給されると共に、イネーブル信号端子１０２ｅ１〜１０２ｅ４から４本のイネーブル信号線１２２−１〜１２２−４を介して４系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかが供給される。ここで、図６に示すように、本実施形態では、イネーブル回路１０１ｂは、転送信号ＳＲｉ（ｉ＝１、２、３・・・、ｎ）の一つの出力から２種のサンプリング回路駆動信号Ｓ２ｉ及びＳ２ｉ−１を得るように構成される。このため、転送信号ＳＲｉの一出力に対して、２個のＡＮＤ回路１２１が駆動される。
【００８７】
そして、各ＡＮＤ回路１２１は、転送信号ＳＲｉと、イネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかとの論理積を演算することで、転送信号ＳＲｉの各パルス幅をイネーブル信号ＥＮＢ１〜ＥＮＢ４の各々のパルス幅に基づいて整形する。そして、各ＡＮＤ回路１２１は、このように整形された後の転送信号ＳＲｉを、サンプリング回路駆動信号Ｓ２ｉ若しくはＳ２ｉ−１として出力する。
【００８８】
尚、本実施形態では、データ線駆動回路１０１には、シフトレジスタ１０１ａ及びイネーブル回路１０１ｂの他、レベルシフタ回路等が設けられるようにしてもよい。
【００８９】
サンプリング回路７には、データ線駆動回路１０１のイネーブル回路１０１ｂから、データ線群に対応するサンプリングスイッチ７ａ毎にサンプリング回路駆動信号Ｓ１、・・・、Ｓ２ｎが順次供給され、サンプリング回路駆動信号Ｓ１、・・・、Ｓ２ｎに応じて各サンプリングスイッチ７ａはオン状態となる。よって、６本の画像信号線１７０−１〜１７０−６から画像信号ＶＩＤ１〜ＶＩＤ６が、オン状態となったサンプリングスイッチ７ａを介して、データ線群に属するデータ線６ａに同時に、且つデータ線群毎に順次供給される。６本の画像信号線１７０−１〜１７０−６は夫々一端側が画像信号端子１０２ｖ１〜１０２ｖ６の各々に電気的に接続されると共に、夫々他端側がサンプリング回路７のサンプリングスイッチ７ａに電気的に接続される。
【００９０】
次に、図７を参照して、画像信号線及びイネーブル信号線の構成についてより詳細に説明する。図７は、画像信号線及びイネーブル信号線の各々の構成について概略的に示す平面図である。
【００９１】
図７には、６本の画像信号線１７０−１〜１７０−６及び６個の画像信号端子１０２ｖ１〜１０２ｖ６の各々、及び４本のイネーブル信号線１２２−１〜１２２−４及び４個のイネーブル信号端子１０２ｅ１〜１０２ｅ４の各々についてのみ着目して、ＴＦＴアレイ基板１０上で平面的に見た配線形状の一例と、シフトレジスタ１０１ａ、イネーブル回路１０１ｂ、及びサンプリング回路７に対する配置関係を図示してある。尚、図７中、これら信号線又は信号端子以外の配線や端子、更にはシフトレジスタ１０１ａ、イネーブル回路１０１ｂ、及びサンプリング回路７についての詳細な構成は図示を省略してある。
【００９２】
本実施形態では、４本のイネーブル信号線１２２−１〜１２２−４は夫々、複数のデータ線６ａの配列方向に沿って配線された配線部分（即ち、Ｘ方向に沿って配線された部分）を有している。イネーブル信号線１２２−１〜１２２−４の各々のＸ方向に沿って配線された部分は、シフトレジスタ１０１ａ及びサンプリング回路７との間であって、６本の画像信号線１７０−１〜１７０−６よりも、画像表示領域１０ａの一辺から遠ざかった位置に配置される。
【００９３】
言い換えれば、イネーブル信号線１２２−１〜１２２−４の各々のＸ方向に沿って配線された部分は、シフトレジスタ１０１ａ及びサンプリング回路７との間であって、６本の画像信号線１７０−１〜１７０−６よりも、基板１０のシフトレジスタ１０１ａを配置した側の一辺に近い位置に配置される。
【００９４】
また、イネーブル信号端子１０２ｅ１〜１０２ｅ４は夫々、シフトレジスタ１０１ａ、イネーブル回路１０１ｂ、及びサンプリング回路７の各々の複数のデータ線６ａの配列方向（Ｘ方向）に沿う配置を回避する方向、即ちデータ線６ａの延在方向（図７中、Ｙ方向）に沿って配列される。
【００９５】
よって、４本のイネーブル信号線１２２−１〜１２２−４は夫々、シフトレジスタ１０１ａの周囲を迂回させるようなパターンとして形成しなくても、Ｘ方向に沿って配線された部分から、イネーブル信号端子１０２ｅ１〜１０２ｅ４の各々まで延在させて配線することできる。
【００９６】
従って、イネーブル信号線１２２−１〜１２２−４の各々の配線長を、シフトレジスタ１０１ａの周囲を迂回させて引き回す場合と比較して小さくすることができる。また、シフトレジスタ１０１ａの周囲を迂回させる場合には、イネーブル信号線１２２−１〜１２２−４のうち、シフトレジスタ１０１ａに対してより近くに配線された一の信号線と、この一の信号線よりシフトレジスタ１０１ａより遠ざかって配線された他の信号線とでは、互いの配線長に大きな差が生じてしまう。即ち、イネーブル信号線１２２−１〜１２２−４間に配線長のばらつきが生じてしまう。
【００９７】
これに対して、本実施形態では、シフトレジスタ１０１ａやサンプリング回路７に対するイネーブル信号線１２２−１〜１２２−４の各々の位置関係は、その配線長に大きな影響は与えないので、イネーブル信号線１２２−１〜１２２−４の各々の間での配線長のばらつきを小さく抑えることが可能となる。即ち、イネーブル信号線１２２−１〜１２２−４間の配線長の差異を殆ど或いは好ましく完全に無くすことができる。
【００９８】
ここで、図６に戻り、複数のシフトレジスタ用信号端子１０２ｓｒについても、イネーブル信号端子１０２ｅ１〜１０２ｅ４と同様に配列されるため、各シフトレジスタ用信号線１２８は、その一端側に向かって、シフトレジスタ１０１ａの周囲を、このシフトレジスタ１０１ａよりも画像表示領域１０ａの一辺から遠ざかる側へ迂回させて引き回すようなパターンとして形成しなくても、シフトレジスタ用信号端子１０２ｓｒからシフトレジスタ１０１ａまで配線することが可能となる。従って、各シフトレジスタ用信号線１２８の配線長を短縮することができる。
【００９９】
従って、本実施形態では、イネーブル信号線１２２−１〜１２２−４の各々において、４系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４の各々の遅延量を比較的小さくすると共に、４系列間での遅延量のばらつきを小さく抑えることができる。その結果、サンプリング回路７において、互いに異なる系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４に基づく画像信号ＶＩＤ１〜ＶＩＤ６のサンプリングのタイミングの各々について、対応する画像信号ＶＩＤｋの供給タイミングに対する遅延量を小さく抑えると共に、この遅延量のばらつきも小さく抑えることができる。
【０１００】
また、複数のシフトレジスタ用信号端子１０２ｓｒの一部は、ＴＦＴアレイ基板１０上で平面的に見て、４個のイネーブル信号端子１０２ｅ１〜１０２ｅ４よりも、その配列方向で画像表示領域１０ａの一辺の近く、すなわち基板１０のシフトレジスタ１０１ａを配置した側の辺から遠くに配置されている。そして、このように配置された一部のシフトレジスタ用信号端子１０２ｓｒに、その一端側が電気的に接続されるシフトレジスタ用信号線１２８は夫々、一端側から他端側に向かって、イネーブル信号線１２２−１〜１２２−４の各々と相交差するように形成される。
【０１０１】
ここで、図８には、イネーブル信号線とシフトレジスタ用信号線との交差に係る構成について示す拡大平面図であり、図９は、図８のＡ−Ａ’断面図である。
【０１０２】
図８又は図９において、好ましくは、図５を参照して説明した蓄積容量７０の下部電極７１及び容量電極３００の各々を構成する導電膜のうち、ＴＦＴアレイ基板１０上の周辺領域において、イネーブル信号線１２２−１〜１２２−４は夫々下部電極７１と同一膜により形成されると共に、シフトレジスタ用信号線１２８における、イネーブル信号線１２２−１〜１２２−４と交差する交差部分１２８ｂが容量電極３００と同一膜により形成され、この交差部分１２８ｂ以外の他部１２８ａは下部電極７１と同一膜により形成される。これにより、シフトレジスタ用信号線１２８における交差部分１２８ｂは、容量電極３００と同一層に配置されると共に、シフトレジスタ用信号線１２８の他部１２８ａ及びイネーブル信号線１２２−１〜１２２−４は下部電極７１と同一層に配置されることとなる。
【０１０３】
そして、シフトレジスタ用信号線１２８において、交差部分１２８ｂと、交差部分１２８ｂ以外の他部１２８ａとは、誘電体膜７５を貫通して開孔されたコンタクトホール１２８ａａ及び１２８ａｂを介して互いに電気的に接続される。
【０１０４】
よって、本実施形態では、シフトレジスタ１０１ａの構成を適宜変更して、例えば、図４又は図６を参照して説明したような各データ線６ａを、その配列方向に沿って片方向に駆動させる構成から、双方向に駆動させる構成とする場合も、シフトレジスタ１０１ａを駆動するための各種信号の種類の増減に併せて、複数のシフトレジスタ用信号端子１０２ｓｒの少なくとも一部を、イネーブル信号端子１０２ｅ１〜１０２ｅ４の配列を避けて、この配列と同方向に沿って配列させることができる。よって、シフトレジスタ用信号端子１０２ｓｒの数や該端子間の間隔、更にはこれに加えて各シフトレジスタ用信号線１２８の引き回し形状についても、シフトレジスタ１０１ａの構成に併せて変化させることが可能となる。また、このように各シフトレジスタ用信号線１２８の引き回し形状等を適宜変更しても、その少なくとも一部をイネーブル信号線１２２−１〜１２２−４に対して交差させることにより、これらの信号線の配置に要する配置面積を小さくすることができる。
【０１０５】
また、図６又は図７において、６本の画像信号線１７０−１〜１７０−６の各々の少なくとも一部は、イネーブル信号線１２２−１〜１２２−４の各々の配線部分と同様に、他端側から一端側に向かって、複数のデータ線６ａの配列方向（図７中、Ｘ方向）に沿って配線されており、Ｘ方向に沿う画像表示領域１０ａの一辺に対してサンプリング回路７より遠く且つイネーブル回路１０１ｂより近い位置に配線されている。尚、例えば６本の画像信号線１７０−１〜１７０−６は夫々、好ましくは、図５を参照して説明したデータ線６ａと同一膜により形成するのがよい。
【０１０６】
また、６個の画像信号端子１０２ｖ１〜１０２ｖ６は、上述した４個のイネーブル信号端子１０２ｅ１〜１０２ｅ４と同様に、シフトレジスタ１０１ａ、イネーブル回路１０１ｂ及びサンプリング回路７の各々の配置を回避する方向（データ線６ａの延在方向或いはＹ方向）に沿って配列される。
【０１０７】
よって、イネーブル信号線１２２−１〜１２２−４と同様に、６本の画像信号線１７０−１〜１７０−６について夫々、イネーブル回路１０１ｂ及びシフトレジスタ１０１ａの周囲を迂回させるようなパターンとして形成しなくても、画像信号端子１０２ｖ１〜１０２ｖ６の各々から、一端側から他端側に向かって、イネーブル回路１０１ｂ及びサンプリング回路７間に配線することが可能となる。従って、画像信号線１７０−１〜１７０−６の各々についても配線長をより短縮すると共に、これらの信号線間の配線長のばらつきも小さく抑える、即ち、画像信号線１７０−１〜１７０−６間の配線長の差異を殆ど或いは好ましくは完全に無くすことができる。
【０１０８】
従って、画像信号線１７０−１〜１７０−６の各々において、画像信号ＶＩＤ１〜ＶＩＤ６の各々の遅延量を比較的小さくすると共に、６系列間の遅延量のばらつきも小さく抑えることができる。よって、サンプリング回路７において、互いに異なる系列の画像信号ＶＩＤ１〜ＶＩＤ６の各々の供給タイミングについて、サンプリングのタイミングに対する遅延量を小さく抑えると共に、この遅延量のばらつきも小さく抑えることが可能となる。
【０１０９】
以上説明したように、本実施形態では、イネーブル信号線１２２−１〜１２２−４間の配線長の差異を殆ど無くすことができ、ゴースト等の画像不良の発生を防止して、高品質な画像表示を行うことができる。更に、本実施形態では、画像信号線１７０−１〜１７０−６間の配線長の差異を殆ど無くすことができ、一層高品質な画像表示が可能となる。
【０１１０】
また、本実施形態では、上述したように、シフトレジスタ用信号線１２８、イネーブル信号線１２２−１〜１２２−４、或いは画像信号線１７０−１〜１７０−６を、蓄積容量７０やデータ線６ａを構成する導電膜と同一膜により形成することで、液晶装置の製造プロセスにおいて、これらの各種信号線を形成するための工程数を簡略化することが可能となる。
【０１１１】
＜変形例＞
次に、図１０から図１２を参照して変形例について説明する。図１０は、本変形例における一の構成について、イネーブル信号線とシフトレジスタ用信号線との交差に係る構成について示す拡大平面図であり、図１１は、図１０のＢ−Ｂ’断面図である。
【０１１２】
本変形例では、図１０又は図１１において、ＴＦＴアレイ基板１０上の周辺領域において、イネーブル信号線１２２−１〜１２２−４は夫々、例えば下部電極７１と同一膜により形成されると共に、シフトレジスタ用信号線１２８における、イネーブル信号線１２２−１〜１２２−４と交差する交差部分に加えて、交差部分以外の他部も、例えば容量電極３００と同一膜により形成するようにしてもよい。
【０１１３】
このように構成すれば、図１１において、シフトレジスタ用信号線１２８において、交差部分の両端側を交差部分以外の他部とコンタクトホールを介して電気的に接続させるような構成は不要となる。よって、シフトレジスタ用信号線１２８におけるコンタクト抵抗を低減すると共に、その形成に係る製造工程をより簡略化することが可能となる。
【０１１４】
また、図１２には、本変形例における他の構成について、イネーブル信号端子に対するフレキシブル配線板の実装に関する構成を概略的に示す部分平面図である。
【０１１５】
例えば図３を参照して説明したような外部回路は、フレキシブル配線板２００が、図１に示す複数の外部回路接続端子１０２に対して実装されることにより、液晶装置に対して接続される。この場合、液晶装置に実装された状態で、フレキシブル配線板２００において、４系列のイネーブル信号ＥＮＢ１〜ＥＮＢ４を供給する４本のイネーブル信号供給用フレキシブル配線２１０−１〜２１０−４の各々は、イネーブル信号端子１０２ｅ１〜１０２ｅ４の各々に対して、基板１０のＹ方向の辺において異方性導電フィルムを介して電気的及び機械的に接続される。そして、この状態で、例えばイネーブル信号供給用フレキシブル配線２１０−１〜２１０−４は夫々、図１２中Ｘ方向、即ち複数のデータ線６ａの配列方向と同方向に沿って、配置されるように形成される。
【０１１６】
これに対して、ＴＦＴアレイ基板１０上の周辺領域において、イネーブル信号線１２２−１〜１２２−４の各々の一端側を、Ｘ方向に沿って配線された配線部分（図７参照）からその延長線上に延長して、イネーブル信号端子１０２ｅ１〜１０２ｅ４の各々まで配線するように形成するのが好ましい。
【０１１７】
このように構成すれば、ＴＦＴアレイ基板１０上の周辺領域において、イネーブル信号線１２２−１〜１２２−４の各々の配線長をより小さくすると共に、これらの信号線間の配線長のばらつきをより小さく抑えることが可能となる。更には、イネーブル信号ＥＮＢ１〜ＥＮＢ４の各々について、外部回路からイネーブル回路１０１ｂまでの間の信号の供給経路の配線長を小さくすると共に、これらの供給経路間の配線長のばらつきも小さくすることが可能となる。よって、より確実に、各系列で、遅延量を小さくして、遅延量のばらつきも小さく抑えることができる。
＜電子機器＞
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
【０１１８】
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１３は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１１９】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１２０】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１２１】
尚、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１２２】
尚、図１３を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１２３】
また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、有機ＥＬディスプレイ、デジタルマイクロミラーデバイス（ＤＭＤ）、電気泳動装置等にも適用可能である。
【０１２４】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置及び該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１２５】
【図１】液晶装置の構成を示す平面図である。
【図２】図１のＨ−Ｈ´線での断面図である。
【図３】外部回路について説明するためのブロック図である。
【図４】液晶装置の各画素部を駆動するための電気的な構成を示すブロック図である。
【図５】画素部の断面部分の構成を示す断面図である。
【図６】データ線駆動回路及びサンプリング回路、その他各種信号線及び信号端子の配置関係及びこれらの電気的な接続関係を概略的に示す図である。
【図７】画像信号線及びイネーブル信号線の各々の構成について概略的に示す平面図である。
【図８】イネーブル信号線とシフトレジスタ用信号線との交差に係る構成について示す拡大平面図である。
【図９】図８のＡ−Ａ’断面図である。
【図１０】本変形例における一の構成について、イネーブル信号線とシフトレジスタ用信号線との交差に係る構成について示す拡大平面図である。
【図１１】図１０のＢ−Ｂ’断面図である。
【図１２】本変形例における他の構成について、イネーブル信号端子に対するフレキシブル配線板の実装に関する構成を概略的に示す部分平面図である。
【図１３】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【符号の説明】
【０１２６】
６ａ…データ線、７…サンプリング回路、１０…ＴＦＴアレイ基板、１０ａ…画素領域、１１ａ…走査線、１０１ａ…シフトレジスタ、１０１ｂ…イネーブル回路、１０２ｅ１〜１０２ｅ４…イネーブル信号端子、１２２−１〜１２２−４…イネーブル信号線、７００…画素部
【図１】
2007249134.tif 000003
【図２】
2007249134.tif 000004
【図３】
2007249134.tif 000005
【図４】
2007249134.tif 000006
【図５】
2007249134.tif 000007
【図６】
2007249134.tif 000008
【図７】
2007249134.tif 000009
【図８】
2007249134.tif 000010
【図９】
2007249134.tif 000011
【図１０】
2007249134.tif 000012
【図１１】
2007249134.tif 000013
【図１２】
2007249134.tif 000014
【図１３】
2007249134.tif 000015