(57)【要約】【課題】サステイン放電に必要な電圧マージンを確保し、高温環境下でも安定したサステイン放電を引き起こすようにしたプラズマディスプレイパネルの駆動方法を提供する。【解決手段】サステイン放電期間に、スキャン電極に第１サステインパルスを印加する段階；およびサステイン放電期間に、サステイン電極に、スキャン電極と交互に第２サステインパルスを印加する段階を含み、第１サステインパルスのサステイン電圧は、リセット期間にスキャン電極を駆動するための電圧源を利用して、第１サステインパルス以降にスキャン電極に印加される残りのサステインパルスのサステイン電圧より大きな値に設定される。【選択図】図８
2007249205.tif 000002
【特許請求の範囲】
【請求項１】
サステイン放電期間に、スキャン電極に第１サステインパルスを印加する段階；および
前記サステイン放電期間に、サステイン電極に、スキャン電極と交互に第２サステインパルスを印加する段階を含み、
前記第１サステインパルスのサステイン電圧は、リセット期間に前記スキャン電極を駆動するための電圧源を利用して、前記第１サステインパルス以降にスキャン電極に印加される残りのサステインパルスのサステイン電圧より大きな値に設定されることを特徴とする、プラズマディスプレイパネルの駆動方法。
【請求項２】
前記第１サステインパルスのサステイン電圧は、前記スキャン電極に印加される電圧のなかで最大電圧と実質的に同一であることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第１サステインパルスのサステイン電圧は、リセット期間に前記スキャン電極に印加される電圧のなかで最大電圧と実質的に同一であることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記第１サステインパルスのパルス幅は、前記残りのサステインパルスのパルス幅と等同一であることを特徴とする、請求項２又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第１サステインパルスのパルス幅は、前記第１サステインパルスにおける前記残りのサステインパルスのパルス幅より大きいことを特徴とする、請求項４に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第１サステインパルスにおける前記残りのサステインパルス、および、前記第２サステインパルスは、基底電圧とサステイン放電に必要な電圧からなるパルスであることを特徴とする、請求項２又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記第１サステインパルスにおける前記残りのサステインパルス、および、前記第２サステインパルスは、サステイン放電に必要な電圧の半分の大きさを有し、互いに反対極性を有する電圧からなるパルスであることを特徴とする、請求項２又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
スキャン電極に前記第１サステインパルスが印加される間、前記サステイン電極には基底電圧が印加されることを特徴とする、請求項７に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
アドレス期間に、前記スキャン電極に負極性のスキャン基準電圧およびスキャンパルス電圧を印加する段階をさらに含むことを特徴とする、請求項２又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
アドレス期間に、前記サステイン電極に一定のバイアス電圧を印加する段階をさらに含むことを特徴とする、請求項２又は３に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記バイアス電圧は０Ｖより大きく，サステイン放電に必要な電圧より小さいことを特徴とする、請求項１０に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネルの駆動方法に係り、特にサステイン放電に必要な電圧マージンを確保し、高温環境下でも安定したサステイン放電を引き起こすようにしたプラズマディスプレイパネルの駆動方法に関するものである。
【背景技術】
【０００２】
プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ：以下‘ＰＤＰ’ともいう）は、ガス放電により発生する紫外線が蛍光体を励起させるとき、可視光線が発生する現象を利用する表示装置である。ＰＤＰは、陰極線管（ＣＲＴ）に比べ、厚さが薄くて軽く、高鮮明大画面の具現が可能であるなどの利点がある。一般に、ＰＤＰはマトリックス状に配列された複数の放電セルからなり、一つの放電セルは画面の一サブピクセルにあたる。
【０００３】
図１は従来の３電極交流面放電型プラズマディスプレイパネルの構造を示す分解斜視図である。図１を参照すれば、各放電セルは上部基板１上に形成されたスキャン電極Ｙおよびサステイン電極Ｚ、および下部基板９上に形成されたアドレス電極Ｘを備えている。スキャン電極Ｙとサステイン電極Ｚは、通常透明なインジウム−スズ−オキサイド（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ：以下‘ＩＴＯ’ともいう）からなり、これらの高い抵抗特性による電圧降下を減らすために、これらの上には、Ａｇ、Ｃｕ、Ｃｒなどの金属のうち少なくとも１種からなるバス電極３がそれぞれ形成される。
【０００４】
スキャン電極Ｙとサステイン電極Ｚが並んで形成された上部基板１には、上部誘電体層４と保護膜５が積層される。保護膜５は、プラズマ放電の時に発生したスパッタリングによる上部誘電体層４の損傷を防止するとともに２次電子の放出効率を高めるため、通常酸化マグネシウム（ＭｇＯ）からなる。
【０００５】
アドレス電極Ｘが形成された下部基板９上には下部誘電体層８および隔壁６が形成され、下部誘電体層８と隔壁６の表面には蛍光体７が塗布される。アドレス電極Ｘは、スキャン電極Ｙおよびサステイン電極Ｚと垂直な方向に形成され、隔壁６は、アドレス電極Ｘと平行な方向に形成されて、放電により生成した紫外線および可視光が隣接放電セルに漏洩されることを防止する。蛍光体７は、プラズマ放電の時に発生した紫外線により励起されて、赤色（Ｒ）、緑（Ｇ）または青色（Ｂ）のいずれか一つの可視光線を発生することになる。上部基板１および下部基板９と隔壁６によって形成された放電空間には、ガス放電のためのＮｅ＋Ｘｅおよびペニングガスなどが封入される。
【０００６】
前述したような構造のＰＤＰは、アドレス電極Ｘとスキャン電極Ｙ間の対向放電により放電セルが選択された後、スキャン電極Ｙとサステイン電極Ｚ間の面放電により、前記選択された放電セルの放電が維持される。このような放電セルにおいては、サステイン放電の時に発生する紫外線により蛍光体７を発光させることにより、可視光をセルの外部に放出させる。この結果、放電セルは、放電が維持される期間を調整して階調を具現し、その放電セルがマトリックス状に配列されたＰＤＰは画像を表示することができることになる。
【０００７】
図２は従来技術のＰＤＰ駆動方法の代表的なＡＤＳ駆動方法の階調具現方法を例示する図である。図２を参照すれば、ＡＤＳ駆動方式においては、階調表現（例えば、２５６階調）のため、画像を示す１ＴＶフィールド（通常、１６．６７ｍｓ）の間に明るさがそれぞれ違う、つまり発光期間の長さがそれぞれ違う複数個（例えば、８個）のサブフィールド（ＳＦ）を置くことが一般的であり、それぞれのサブフィールドは、２０、２１、２２、２３、２４、２５、２６、２７の加重値にあたる程度のサステイン放電期間の長さを有し、これらサブフィールドの組合せで２５６（＝２８）階調の表現が可能になる。各サブフィールドは、放電を均一に起こすためのリセット期間、放電セルを選択するためのアドレス期間、および放電回数によって階調を具現するサステイン放電期間からなる。
【０００８】
図３ａは図２に示すＰＤＰ駆動方法による駆動波形の一例を示す図である。
図３ａを参照すれば、リセット期間のセットアップ期間（ＳＵ）には、所定傾きを有し、正極性の所定電圧からセットアップ電圧（Ｖｓｅｔｕｐ）まで上昇する上昇ランプ波形（Ｒａｍｐ−ｕｐ）の電圧がすべてのスキャン電極Ｙに同時に供給される。これと同時に、サステイン電極Ｚとアドレス電極Ｘには、基底電圧（ＧＮＤ）が供給される。前記上昇ランプ波形（Ｒａｍｐ−ｕｐ）の電圧により、全画面の放電セル内でスキャン電極Ｙとサステイン電極Ｚおよびアドレス電極Ｘ間には弱放電でセットアップ放電が起こり、このセットアップ放電により、アドレス電極Ｘとサステイン電極Ｚ上には正極性の壁電荷が積もることになり、スキャン電極Ｙ上には負極性の壁電荷が積もることになる。
【０００９】
リセット期間のセッダウン期間（ＳＤ）には、セットアップ電圧（Ｖｓｅｔｕｐ）から正極性の所定電圧に下降した後、所定傾きを有し、負極性のセッダウン電圧（−Ｖｓｅｔｄｏｗｎ）に下降する下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）の電圧がスキャン電極Ｙに供給される。下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）の電圧が供給される間、サステイン電極Ｚとアドレス電極Ｘには基底電圧（ＧＮＤ）が継続して供給される。下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）の電圧により、スキャン電極Ｙとサステイン電極Ｚおよびアドレス電極Ｘ間には弱放電でセッダウン放電が起こり、このセッダウン放電により、セットアップ放電の時に形成された壁電荷の内、アドレス放電に不必要な過度な壁電荷が消去される。前記セッダウン期間（ＳＤ）での壁電荷変化を調べると、アドレス電極Ｘ上の壁電荷の変化はほとんどなく、セットアップ放電時に形成されたスキャン電極Ｙ上の負極性の壁電荷はセッダウン放電により一部減少する一方、この減少の分だけ、サステイン電極Ｚ上に負極性の電荷が積もることになる。
【００１０】
アドレス期間には、負極性のスキャン基準電圧（−Ｖｓｃ）が供給されてからスキャンパルス電圧（−Ｖｙ）がスキャン電極Ｙに順次供給されるとともに、前記スキャンパルス電圧（−Ｖｙ）の印加と同期してアドレス電極Ｘに一般に正極性のデータパルス電圧（Ｖａ）が供給される。スキャンパルス電圧（−Ｖｙ）とデータパルス電圧（Ｖａ）間の電圧差とリセット期間に生成した壁電圧が加わることで、データパルス電圧（Ｖａ）が印加されるセル内でアドレス放電が発生する。アドレス放電によって選択されたセル内には、サステイン放電期間にサステインパルスが供給されるとき、サステイン放電が起こるようにする程度の壁電荷が形成される。前記アドレス期間の間、サステイン電極Ｚには所定のバイアス電圧（Ｖｄｓ）が供給される。
【００１１】
サステイン放電期間には、スキャン電極Ｙとサステイン電極Ｚ間に交互にサステインパルスが供給される。サステインパルスが印加される都度、アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルス電圧（Ｖｓ）が加わることで、スキャン電極Ｙとサステイン電極Ｚ間でサステイン放電、つまり表示放電が発生する。ここで、スキャン電極に印加されるサステインパルスのうち、第１サステインパルスは、サステイン放電が安定に開始されるように、ほかのサステインパルスの幅より広いパルスが使われることもある。
【００１２】
また、サステイン放電期間にサステインパルスがパネルに供給される場合、スキャン電極Ｙとサステイン電極Ｚ間の電圧差がサステイン放電に必要な電圧（Ｖｓ）であれば、図３ｂに示すように、スキャン電極Ｙとサステイン電極Ｚには、それぞれ−Ｖｓ／２およびＶｓ／２からなるサステインパルス波形の電圧が印加されることもできる。
【００１３】
図４は図１に示すＰＤＰを駆動するための装置の全体構成を示す図である。
図４を参照すれば、従来の３電極交流面放電ＰＤＰの駆動装置は、ｍ×ｎ個の放電セル２０がスキャン電極ラインＹ１〜Ｙｍ、サステイン電極ラインＺ１〜Ｚｍおよびアドレス電極ラインＸ１〜Ｘｎに連結されるようにマトリックス状に配置されたＰＤＰ２１と、スキャン電極ラインＹ１〜Ｙｍに前述したようなスキャン駆動波形を供給するためのスキャン駆動装置２２と、サステイン電極ラインＺ１〜Ｚｍに前述したようなサステイン駆動波形を同時に供給するためのサステイン駆動装置２３と、アドレス電極ラインＸ１〜Ｘｎに前述したようなアドレス駆動波形を供給するためのアドレス駆動装置２４と、外部からの表示データＤ、水平同期信号Ｈ、垂直同期信号Ｖ、クロック信号などに基づいて各駆動装置に制御信号を供給する制御回路部２５とを含む。リセット区間およびサステイン区間で、前記スキャン電極ラインＹ１〜Ｙｍには、前述したように、セットアップおよびセッダウンパルスとサステインパルスが全ラインに対して同時に印加されるが、アドレス区間で、アドレスパルスは第１ラインから最終ラインまでライン順次に供給されるように制御される。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、最近、ディスプレイ画面の大型化が進むにしたがい、前述した従来の駆動方法によりＰＤＰを駆動する場合、アドレスパルスはライン順次に供給されるから、スキャン駆動波形のうち、アドレスパルス、つまりスキャンパルス電圧（−Ｖｙ）が第１ラインに印加される時間と最終ラインに印加される時間までの差が次第に増加することになり、第１ラインと最終ラインのアドレシングの時、初期条件が変わるという問題点がある。すなわち、図５に示すように、４２インチのＸＧＡ（１０２４×７６８）級のプラズマディスプレイパネルを駆動する場合、スキャンパルス幅が約１．５μｓであるとすると、第１スキャン電極ラインＹ１と第１アドレス電極ラインＸ１間でアドレシング放電が発生する時間と、最後のスキャン電極ラインＹ７６８と最後のアドレス電極ラインＸ７６８間でアドレシング放電が発生する時間は、約１．１５２ｍｓ（７６８×１．５μｓ）の差が発生することになる。しかし、前述したようなＸＧＡ級以上のプラズマディスプレイパネルを駆動する場合、リセット動作はすべてのラインに対して同時に起こることになるから、最終ラインのアドレシングの場合、リセット後に積もった壁電荷が、アドレシング放電が起こる前に、再結合する（ｒｅｃｏｍｂｉｎａｔｉｏｎ）現象が発生し、壁電荷状態が第１ラインの壁電荷状態とは違い、よって第１ラインと最終ラインにおいてアドレシング条件も変わることになる。よって、前述したような従来技術によれば、最終ラインでの壁電荷の不足により、アドレシング放電の時に弱放電が招かれ、サステイン放電に必要な電圧の最小値（Ｖｓ、ｍｉｎ）が上昇し、サステイン放電が不安定になるという問題点がある。
【００１５】
さらに、前述したような駆動波形でプラズマディスプレイパネルを６０℃以上の高温環境下で動作させる場合は、前述した再結合現象がより著しいため、図６に示すように、最終ラインだけでなく、その付近のラインで誤放電によりターンオンされない放電セル６０が現れる可能性があるという問題点がある。
【００１６】
前述した高温環境下で再結合による誤放電が起こる理由を図７ａ〜図７ｃに基づいて詳細に説明する。約６０℃以上の高温環境の下で、第１ラインで、リセット直後の放電セルの壁電荷状態とリセット後のアドレシング時の壁電荷状態は、図７ａに示すように、同一であり、最終ラインでのリセット直後の壁電荷状態も、図７ｂの上側部に示すように、これらと同一であるが、リセット後に最終ラインでアドレシングするときの壁電荷状態は、図７ｂの下側部に示すように、サステイン電極に積もった負極性の電荷が減少する現象が生じることになる。このような壁電荷状態の変化は、図７ｃに示すように、第１ラインとは異なり、リセット後、最終ラインでアドレシングするまでＰＤＰがスキャニングされる間、熱エネルギーにより、スキャン電極上の負極性の電荷のほかの壁電荷との再結合７０現象が発生するからであると推測され、このような理由のため、最終ラインでは壁電荷損失（ｗａｌｌ ｃｈａｒｇｅ ｌｏｓｓ）が招かれてアドレシング電圧が減少し、よってサステイン放電期間でサステインパルスが印加されるときのサステイン放電に必要な最小電圧（Ｖｓ、ｍｉｎ）が第１ラインと比べて増加することになるので、サステイン放電が不安定になるという問題点が発生する。
【００１７】
本発明は前述したような従来技術の問題点を解決するためになされたもので、サステイン放電が始まる場合の初期サステインパルス電圧をセットアップ電圧によって上昇させることにより、従来の駆動回路を利用しながらも、サステイン放電に必要な電圧マージンを確保し、高温環境下でも安定したサステイン放電を引き起こすようにしたプラズマディスプレイパネルの駆動方法を提供することにその目的がある。
【課題を解決するための手段】
【００１８】
前述した目的を達成するための本発明によるプラズマディスプレイパネルの駆動方法は、
サステイン放電期間に、スキャン電極に第１サステインパルスを印加する段階；および前記サステイン放電期間に、サステイン電極に、スキャン電極と交互に第２サステインパルスを印加する段階を含み、前記第１サステインパルスのうち、第１サステインパルスのサステイン電圧は、リセット期間に前記スキャン電極を駆動するための電圧源を利用して、前記第１サステインパルス以降にスキャン電極に印加される残りのサステインパルスのサステイン電圧より大きな値に設定されることを特徴とする。
【００１９】
前記第１サステインパルスのサステイン電圧は、前記スキャン電極に印加される電圧のなかで最大電圧と実質的に同一であることが望ましい。
【００２０】
また，前記第１サステインパルスのサステイン電圧は、リセット期間に前記スキャン電極に印加される電圧のなかで最大電圧と実質的に同一であることが望ましい。
【００２１】
前記第１サステインパルスのパルス幅は、前記残りのサステインパルスのパルス幅と等同一であることが望ましい。
【００２２】
前記第１サステインパルスのパルス幅は、前記第１サステインパルスにおける前記残りのサステインパルスのパルス幅より大きいことが望ましい。
【００２３】
前記第１サステインパルスにおける前記残りのサステインパルス、および前記第２サステインパルスは、基底電圧とサステイン放電に必要な電圧からなるパルスであることが望ましい。
【００２４】
前記第１サステインパルスにおける前記残りのサステインパルス、および前記第２サステインパルスは、サステイン放電に必要な電圧の半分の大きさを有し、互いに反対極性を有する電圧からなるパルスであることが望ましい。
【００２５】
スキャン電極に前記第１サステインパルスが印加される間、前記第２サステイン電極には基底電圧が印加されることが望ましい。
【００２６】
アドレス期間に、前記スキャン電極に負極性のスキャン基準電圧およびスキャンパルス電圧を印加する段階をさらに含むことが望ましい。
【００２７】
また，アドレス期間に、前記サステイン電極に一定のバイアス電圧を印加する段階をさらに含んで、前記バイアス電圧は０Ｖより大きく，サステイン放電に必要な電圧より小さいことが望ましい。
【発明の効果】
【００２８】
本発明によれば、サステイン放電が始まる場合の初期サステインパルス電圧をセットアップ電圧によって上昇させることにより、従来の駆動回路をそのまま利用しながらも、６０℃以上の高温環境下でもサステイン放電に必要な電圧マージンを確保することができるだけでなく、低階調の表現能力を向上させることができ、画質改善に有利な効果がある。
【発明を実施するための最良の形態】
【００２９】
以下、添付図面に基づいて本発明の好ましい実施例を説明する。
【００３０】
図８は、本発明の好ましい一実施例により、スキャン電極に印加される駆動波形の一例を示す図である。
図８を参照すれば、本発明の好ましい第１実施例では、スキャン電極に印加されるサステインパルスの第１サステイン電圧として、リセット期間のセットアップ電圧（Ｖｓｅｔｕｐ）と同じ大きさの電圧を印加させている。また、前記第１サステインパルス以後のほかのサステインパルスのサステイン電圧とサステイン電極ラインに印加されるサステインパルスのサステイン電圧としては、従来技術と同様に、サステイン放電に必要なサステイン電圧（Ｖｓ）の大きさを有する電圧を印加させている。よって、前述したように、従来の技術によってスキャン電極ラインに印加される駆動波形によれば、最終付近のラインでアドレシング放電によって形成された壁電圧が減少しても、第１サステインパルス電圧としてセットアップ電圧（Ｖｓｅｔｕｐ）の高電圧を印加することにより、サステイン放電に必要な電圧の最小値（Ｖｓ、ｍｉｎ）を上昇させる必要なしに、サステイン放電が安定に発生するようにすることができるので、周辺温度が上昇しても誤放電が発生しない。さらに、第１サステインパルス電圧としてセットアップ電圧（Ｖｓｅｔｕｐ）を印加することにより、プラズマディスプレイパネルの低階調表現能力を高めることができるので、画質改善にも効果がある。また、本実施例によれば、従来技術のようにサステイン放電が安定に開始するため、スキャン電極に印加されるサステインパルスのうち、第１サステインパルスの幅を広くしなくても、サステイン放電が安定に開始できる。
【００３１】
図９は、本発明の好ましい第２実施例において、スキャン電極に印加されるサステインパルスの波形を示すもので、第１サステインパルスを除いた残りのサステインパルスおよびサステイン電極に印加されるサステインパルスは、サステイン放電に必要な電圧の半分にあたる電圧（Ｖｓ／２）と絶対値は同一であるが、符号が異なって構成される点のみが前記第１実施例と違い、ほかの構成はすべて前記第１実施例と同様である。本実施例においても、第１サステインパルスのサステイン電圧として、リセット波形のセットアップ電圧（Ｖｓｅｔｕｐ）と同一の電圧が印加されているから、前述した第１実施例と同様に、第１サステインパルス電圧としてセットアップ電圧（Ｖｓｅｔｕｐ）を印加することにより、サステイン放電に必要な電圧の最小値（Ｖｓ、ｍｉｎ）を上昇させる必要なしに、サステイン放電が安定に起こるようにすることができ、特に周辺温度が上昇しても誤放電が発生しないだけでなく、これにより、プラズマディスプレイパネルの低階調表現能力を高めることができ、画質改善にも効果がある。
【００３２】
図１０に示す駆動波形では、図９と同様に、第１サステインパルスとしてセットアップ電圧と同一の電圧がスキャン電極に印加され、第１サステインパルスがスキャン電極に印加される間、サステイン電極には基底電圧が印加される。図１０に示す駆動波形によれば、前述した第２実施例において得られた効果に加えて、サステイン電極に印加されるサステインパルスのうち、第１サステインパルスの電圧として負極性の−Ｖｓ／２の電圧を印加する必要がなくなり、駆動効率が一層向上するという効果がある。
【００３３】
図１１は本発明の好ましい一実施例によるプラズマディスプレイパネルの駆動装置を概略的に示す図である。
図１１は、スキャン電極Ｙとサステイン電極Ｚにそれぞれ−Ｖｓ／２およびＶｓ／２からなるサステインパルス波形の電圧を供給する駆動装置を例示的に示す。詳細な図示は省略したが、各電圧供給部は、図９〜図１０に示すような駆動波形をパネルに供給するが、その駆動波形を生成するために、制御回路部（図示せず）の制御信号によって適切なタイミングに開閉するスイッチなどを含む回路等が備わる。
【００３４】
リセット期間で、セットアップ電圧供給部１１０は、図示しない電源供給部からセットアップ電圧（Ｖｓｅｔｕｐ）を受け、所定電圧からセットアップ電圧（Ｖｓｅｔｕｐ）まで上昇する上昇ランプ波形の電圧をスキャン電極Ｙに供給し、セッダウン電圧供給部１２０は、電源供給部からセッダウン電圧（Ｖｓｅｔｄｏｗｎ）を受け、セッダウン電圧（Ｖｓｅｔｄｏｗｎ）まで下降する下降ランプ波形の電圧をスキャン電極Ｙに供給する。スキャン電極Ｙに上昇ランプ波形および下降ランプ波形の電圧が供給されるうち、サステイン電極Ｚには、サステイン駆動部１６０を介して基底電圧が供給される。
また、アドレス期間で、スキャン基準電圧供給部１３０およびスキャンパルス電圧供給部１４０は、電源供給部から所定電圧を受け、図９または図１０に示すようなスキャン基準電圧（−Ｖｓｃ）とスキャンパルス電圧（−Ｖｙ）からなる電圧波形をスキャン電極Ｙにライン順次に供給し、アドレス駆動部１７０は、前記スキャンパルス電圧（−Ｖｙ）と同期して、データパルス電圧（Ｖａ）をアドレス電極Ｘに供給する。この期間で、サステイン電極Ｚには、サステイン駆動部１６０から所定のバイアス電圧（Ｖｄｃ）が供給される。
【００３５】
サステイン放電期間では、アドレス電極Ｘに基底電圧が供給されるとともに、Ｙサステイン駆動部１５０およびＺサステイン駆動部１６０が電源供給部から適切な電圧を受け、−Ｖｓ／２およびＶｓ／２からなるサステインパルス波形をスキャン電極Ｙおよびサステイン電極Ｚにそれぞれ供給する。
【００３６】
本発明によるＰＤＰ駆動装置は、セットアップ電圧供給部１１０とサステインパルス供給経路との間にスイッチＳ１００をさらに含む。これにより、サステイン放電期間で、スキャン電極Ｙに第１サステインパルスを供給するタイミングにスイッチＳ１００をターンオンさせ、電源供給部から、サステインパルス供給経路を通じて、セットアップ電圧（Ｖｓｅｔｕｐ）と同一大きさの電圧をスキャン電極Ｙに供給することができる。
【００３７】
前述したように、第１サステインパルスのサステイン電圧（Ｖｓ）としてセットアップ電圧（Ｖｓｅｔｕｐ）を印加する方法は、従来のプラズマディスプレイパネルの駆動回路の構成を変更させるか別の構成を追加することなしに簡単に具現することができる。たとえ、図１１に示す駆動回路は単に説明の目的で各電圧供給部を概略的に示しているが、本発明は、従来のセットアップ電圧を供給する電圧源を用いる場合、駆動回路に、例えば一つのスイッチのみを追加することで、スキャン電極ラインにセットアップ電圧（Ｖｓｅｔｕｐ）と同一の電圧を第１サステインパルスのサステイン電圧に印加することができる。
【００３８】
上述した本発明の好ましい実施例は本発明を例示するものに過ぎず、このような例示から当業者は多様な変形および改変の形態を想到可能である。例えば、図１１には、単に説明の目的で各電圧供給部を概略的に示しているが、各電圧供給部の具体的構成および各電極ラインに印加される電圧波形の形態がどのように変形・改変されたとしても、スキャン電極ラインに印加される第１サステインパルスのサステイン電圧としてセットアップ電圧（Ｖｓｅｔｕｐ）と同一の電圧が印加される限り、本発明による効果を充分に達成することができる。したがって、本発明は、詳細な説明で言及した特定の形態に限定されるものと理解されるべきではなく、特許請求の範囲の記載によって定義される本発明の技術思想およびその範囲内のすべての変形物、均等物および代替物を含むものと理解されなければならない。
【産業上の利用可能性】
【００３９】
本発明は、サステイン放電に必要な電圧マージンを確保し、高温環境下でも安定したサステイン放電を引き起こすようにしたプラズマディスプレイパネルの駆動方法に適用可能である。
【図面の簡単な説明】
【００４０】
【図１】従来の３電極交流面放電型プラズマディスプレイパネルの構造を示す分解斜視図である。
【図２】従来技術のＰＤＰ駆動方法の代表的なＡＤＳ駆動方法の階調具現方法を例示する図である。
【図３ａ】図２に示すＰＤＰ駆動方法による駆動波形の例を示す図である。
【図３ｂ】図２に示すＰＤＰ駆動方法による駆動波形の例を示す図である。
【図４】図１に示すＰＤＰを駆動するための装置の全体構成を示す図である。
【図５】４２インチのＸＧＡ（１０２４×７６８）級のプラズマディスプレイパネルを駆動する場合の第１ラインと最終ラインのアドレスパルスが印加される時間の差を例示する図である。
【図６】６０℃以上の高温環境下で誤放電により、最終ライン付近でターンオンされない放電セルが表す従来技術の問題点を示す図である。
【図７ａ】図６に示すような誤放電が生じる理由を説明するための図である。
【図７ｂ】図６に示すような誤放電が生じる理由を説明するための図である。
【図７ｃ】図６に示すような誤放電が生じる理由を説明するための図である。
【図８】本発明の好ましい一実施例によりスキャン電極に印加される駆動波形の一例を示す図である。
【図９】本発明の好ましい一実施例によりスキャン電極に印加される駆動波形のほかの一例を示す図である。
【図１０】本発明の好ましい一実施例によりスキャン電極に印加される駆動波形のさらにほかの一例を示す図である。
【図１１】本発明の好ましい一実施例によるプラズマディスプレイパネルの駆動装置を概略的に示す図である。
【符号の説明】
【００４１】
１    上部基板
４    上部誘電体層
５    保護膜
６    隔壁
７    蛍光体
８    下部誘電体層
９    下部基板
１１０    セットアップ電圧供給部
１５０    Ｙサステイン駆動部
１６０    Ｚサステイン駆動部
Ｓ１００    スイッチ
Ｘ    アドレス電極
Ｙ    スキャン電極
Ｚ    サステイン電極
【図１】
2007249205.tif 000003
【図２】
2007249205.tif 000004
【図３ａ】
2007249205.tif 000005
【図３ｂ】
2007249205.tif 000006
【図４】
2007249205.tif 000007
【図５】
2007249205.tif 000008
【図６】
2007249205.tif 000009
【図７ａ】
2007249205.tif 000010
【図７ｂ】
2007249205.tif 000011
【図７ｃ】
2007249205.tif 000012
【図８】
2007249205.tif 000013
【図９】
2007249205.tif 000014
【図１０】
2007249205.tif 000015
【図１１】
2007249205.tif 000016