(57)【要約】      （修正有）【課題】Ｃｕ２Ｏを含む不揮発性可変抵抗メモリ素子を提供する。【解決手段】下部電極２０と、下部電極２０上に形成された第１銅化合物層２２と、第１銅化合物２２上に形成された第２銅化合物層２４と、第２銅化合物２４上に形成された上部電極２６と、を備えるＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子である。前記第１銅化合物層２２は、Ｃｕ２Ｏを含んで形成されてもよい。前記第２銅化合物層２４は、Ｃｕ及び１６族の物質を含む混合物から形成されてもよい。前記上部電極２６及び下部電極２０のそれぞれは、Ｐｔ、Ｒｕ、Ｉｒ、Ａｕ、ＡｇまたはＴｉから形成される。【選択図】図２
2007335869.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性可変抵抗メモリ素子において、
下部電極と、
前記下部電極上に形成された第１銅化合物層と、
前記第１銅化合物上に形成された第２銅化合物層と、
前記第２銅化合物上に形成された上部電極と、を備えるＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子。
【請求項２】
前記第１銅化合物層は、Ｃｕ２Ｏを含んで形成されたことを特徴とする請求項１に記載のＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子。
【請求項３】
前記第２銅化合物層は、Ｃｕ及び１６族の物質を含む混合物から形成されたことを特徴とする請求項１に記載のＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子。
【請求項４】
前記上部電極及び下部電極のそれぞれは、Ｐｔ、Ｒｕ、Ｉｒ、Ａｕ、ＡｇまたはＴｉから形成されたことを特徴とする請求項１に記載のＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子。
【請求項５】
前記第１銅化合物層及び第２銅化合物層は、交互に複数層の構造に形成されたことを特徴とする請求項１に記載のＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子。
【請求項６】
前記下部電極は、トランジスタ構造体またはダイオード構造体と電気的に連結されたことを特徴とする請求項１に記載のＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子。
【請求項７】
前記トランジスタ構造体は、
第１不純物領域及び第２不純物領域が形成された基板と、
前記第１不純物領域及び前記第２不純物領域と接触し、前記基板上に順次に形成されたゲート酸化層及びゲート電極層と、
前記第２不純物領域と前記下部電極との間に形成されたコンタクトプラグと、を備えることを特徴とする請求項６に記載のＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子に係り、さらに詳細には、Ｃｕ２Ｏ及び銅化合物を二層以上の連続的な複数層構造に形成して、安定したバイポーラスイッチング特性を具現したＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子に関する。
【背景技術】
【０００２】
半導体メモリ素子は、小さいサイズで大容量のデータ保存能力のために、単位面積当りのメモリセルの数、すなわち、集積度が高く、動作速度が速く、低電力で駆動可能であることが望ましい。したがって、これを具現するために、多くの研究が行われてきた。
【０００３】
通常の半導体メモリ装置は、回路的に連結された多くのメモリセルを備える。代表的な半導体メモリ装置であるＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の場合、単位メモリセルは、一つのスイッチ及び一つのキャパシタから構成されることが一般的である。ＤＲＡＭは、集積度が高く、動作速度が速いという利点がある。しかし、電源が切れた後には、保存されたデータが全て消失されるという短所がある。
【０００４】
不揮発性メモリ素子は、電源が切れた後にも保存されたデータが保存されうるものであって、代表的にフラッシュメモリが挙げられる。フラッシュメモリは、揮発性メモリとは異なり、不揮発性の特性を有しているが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという短所がある。
【０００５】
現在、多くの研究が行われている不揮発性メモリ素子として、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）及びＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などがある。
【０００６】
このうち、ＲＲＡＭは、主に遷移金属酸化物（Ｔｒａｎｓｉｔｉｏｎ Ｍｅｔａｌ Ｏｘｉｄｅ：ＴＭＯ）の電圧による抵抗値が変わる特性（可変抵抗特性）を利用したものである。図１Ａには、一般的な構造の抵抗変換物質を利用したＲＲＡＭ素子の構造を示した。現在、遷移金属酸化物を利用したＲＲＡＭ素子の場合、メモリ素子として使用可能なスイッチング特性を有するものと知られている。
【０００７】
図１Ａに示すように、基板（図示せず）上に下部電極１０、酸化層１２及び上部電極１４が順次に形成されている。ここで、下部電極１０及び上部電極１４は、一般的な伝導性物質から形成されたものである。そして、酸化層１２は、抵抗変換（可変抵抗）特性を有する遷移金属酸化物から形成される。例えば、酸化層１２は、Ｃｕ２Ｏ、ＺｎＯ、ＴｉＯ２、Ｎｂ２Ｏ５、ＺｒＯ２、ＣｅＯ、ＶＯ、Ｖ２Ｏ５またはＮｉＯｘなどを利用して形成させうる。ペロブスカイト−ＲＲＡＭの場合には、スイッチング物質群としてペロブスカイト酸化物を利用し、代表的に、ＰＣＭＯ（ＰｒＣａＭｎＯ３）またはＣｒ−ＳＴＯ（ＳｒＴｉＯ３）のような物質を酸化層として利用し、ショットキー障壁変形の原理を利用して、メモリノードに加えられる極性によってメモリ特性を具現した例がある。
【０００８】
図１Ｂは、図１Ａの酸化層１２をＣｕ２Ｏから形成した場合の電圧−電流特性を示すグラフである。Ｃｕ２Ｏを使用した可変抵抗メモリ素子は、バイポーラ特性を表し、電圧−電流グラフで電圧、電流の分布が非常に大きく、オン状態での電流レベルが高い方である。したがって、これを改善するための新たな構造のメモリ素子が要求される。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明では、電圧、電流値の分布が小さいので安定的に動作可能であり、オン状態の電流レベルが低いので、スイッチング特性に優れた新たな構造の不揮発性メモリ素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明では、前記目的を解決するために、不揮発性可変抵抗メモリ素子において、下部電極と、前記下部電極上に形成された第１銅化合物層と、前記第１銅化合物上に形成された第２銅化合物層と、前記第２銅化合物上に形成された上部電極と、を備えるＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子を提供する。
【００１１】
本発明において、前記第１銅化合物層は、Ｃｕ２Ｏを含んで形成されたことを特徴とする。
【００１２】
本発明において、前記第２銅化合物層は、Ｃｕ及び１６族の物質を含む混合物から形成されたことを特徴とする。
【００１３】
本発明において、前記上部電極及び下部電極のそれぞれは、Ｐｔ、Ｒｕ、Ｉｒ、Ａｕ、ＡｇまたはＴｉから形成されたことを特徴とする。
【００１４】
本発明において、前記第１銅化合物層及び第２銅化合物層は、交互に複数層の構造に形成されたことを特徴とする。
【００１５】
本発明において、前記下部電極は、トランジスタ構造体またはダイオード構造体と電気的に連結されたことを特徴とする。
【００１６】
本発明において、前記トランジスタ構造体は、第１不純物領域及び第２不純物領域の形成された基板と、前記第１不純物領域及び前記第２不純物領域と接触し、前記基板上に順次に形成されたゲート酸化層及びゲート電極層と、前記第２不純物領域と前記下部電極との間に形成されたコンタクトプラグと、を備えることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、Ｃｕ２Ｏ層とＣｕ及び１６族の物質の化合物層を複数層構造に形成することによって、電圧−電流の分布を低減させ、かつ電流レベルを低下させて、非常に安定したバイポーラスイッチング特性を有する不揮発性メモリ素子を提供できる。また、従来の一般的な半導体素子の製造方法を使用して、容易に各層の厚さを調節して形成させうる。
【発明を実施するための最良の形態】
【００１８】
以下、添付された図面を参照して、本発明の実施形態によるＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子についてさらに詳細に説明する。ここで、図面に示す各層や領域の厚さ及び幅は、説明を容易にするために誇張されて図示されている。
【００１９】
図２は、本発明の実施形態によるメモリ素子を示す図面である。図２に示すように、基板（図示せず）上に下部電極２０、第１銅化合物層２２、第２銅化合物層２４及び上部電極２６が順次に形成された構造を有している。
【００２０】
ここで、下部電極２０及び上部電極２６は、通常的に半導体メモリ素子の電極として使用される伝導性物質ならば制限なしに使用可能であり、具体的に、Ｐｔ、Ｒｕ、Ｉｒ、Ａｕ、ＡｇまたはＴｉなどが使用されうる。第１銅化合物層２２は、銅酸化物を使用して形成可能であり、具体的に両極特性を有するＣｕ２Ｏを使用できる。
【００２１】
図５Ａないし図５Ｃを参照してＣｕ２Ｏの物性を説明すれば、次の通りである。図５Ａは、Ｃｕ−Ｏ化合物の組成による相変化図である。図５Ａに示すように、Ｃｕ−Ｏ化合物の場合、約３４ａｔ％以下の“Ｏ”を含む場合、両極特性を有し、それ以上の“Ｏ”を含む場合、単極特性を有する。
【００２２】
図５Ｂは、下部電極、Ｃｕ２Ｏ層、上部電極を順次に形成させたメモリ素子の電圧−電流特性を示すグラフである。図５Ｂに示すように、Ｃｕ２Ｏを含むメモリ素子の場合、電圧が（＋）である場合及び（−）である場合の２つの抵抗状態を有するということが分かる。例えば、２.０Ｖより大きい電圧を印加した後、順次に印加電圧値を低減させれば、相対的に低い電流値の曲線に沿って電流値が変わり、−２.０Ｖより小さい電圧を印加した後、順次に印加電圧を上昇させれば、相対的に高い電流値の曲線に沿って電流値が変化する。したがって、このような状態を利用してメモリ素子として使用できる。
【００２３】
図５Ｃは、下部電極、ＣｕＯ層、上部電極を順次に形成させたメモリ素子の電圧−電流特性を示すグラフである。図５Ｃに示すように、ＣｕＯを含むメモリ素子の場合、ユニポーラ特性を表す。約０.２Ｖの印加電圧で多様な抵抗状態を表し、これは、印加電圧によって抵抗状態を決定できる。例えば、約０.８Ｖの電圧を印加すれば、高い抵抗状態になり、２.０Ｖ以上の電圧を印加する場合、低い抵抗状態になる。したがって、このような特性を利用してメモリ素子として使用できる。
【００２４】
図２をさらに参照すれば、第１銅化合物層２２としてＣｕ２Ｏを使用したことを特徴とする。第２銅化合物層２４は、Ｃｕ及びＯと同じ１６族の物質の化合物から形成することが望ましい。具体的に、Ｏと同じ１６族の物質は、Ｓ、ＳｅまたはＴｅを使用できる。
【００２５】
本発明に係るメモリ素子の場合、各層の厚さは大きく制限されず、通常使用される形態に形成させうる。そして、従来の一般的な半導体素子の製造工程を通じて容易に形成可能であり、具体的に、スパッタリングのようなＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などを利用して形成できる。
【００２６】
図３Ａは、図２のＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子の変形例を示す図面である。具体的に、図２のＭ領域である第１銅化合物層２２及び第２銅化合物層２４が積層された構造を一つのカップルとして定義すれば、２カップル以上の形態に積層させることが可能である。また、第２銅化合物層２４と上部電極２６との間にＣｕ及び１６族の物質の化合物から形成された第３銅化合物層（図示せず）をさらに備えることも可能である。
【００２７】
図３Ｂは、本発明の実施形態によるＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子がスイッチの役割を行うトランジスタと連結された１Ｔ（Ｔｒａｎｓｉｓｔｏｒ）−１Ｒ（Ｒｅｓｉｓｔｅｒ）構造を示す断面図である。図３Ｂに示すように、Ｃｕ２Ｏを含む不揮発性可変抵抗メモリ素子は、第１不純物領域２１２ａ及び第２不純物領域２１２ｂを備える基板２１１上にゲート酸化層２１３及びゲート電極層２１４の形成されたトランジスタ構造が形成されている。そして、第２不純物領域２１２ｂは、コンタクトプラグ２１５と連結されており、コンタクトプラグ２１５上には、下部電極２０、第１銅化合物層２２、第２銅化合物層２４及び上部電極２６が順次に形成されている。ここで、トランジスタ構造体の代わりに、ｐ型半導体層及びｎ型半導体層を備えるダイオード構造体と連結されて１Ｄ（Ｄｉｏｄｅ）−１Ｒ構造に形成可能であり、これは選択的なものである。
【００２８】
図４は、本発明の実施形態によるＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子の電圧−電流特性を示すグラフである。ここで、測定対象サンプルは、第１銅化合物層２２としてＣｕ２Ｏを使用して形成したものであり、第２銅化合物層２４は、Ｃｕ２Ｓから形成されたものである。ここで、第１銅化合物層２２及び第２銅化合物層２４の厚さは、約８０ｎｍ以下に形成した。
【００２９】
図４に示すように、上下部電極に印加された電圧によって二つの抵抗状態を表しており、約０.６Ｖで同じ抵抗状態を表すということが分かる。これを、図１Ｂに示す従来の技術によるＣｕ２Ｏのみを含むメモリ素子の電圧−電流特性と比較すれば、電圧の印加回数による電圧−電流の散布が大きく減り、電流レベルが低下したということが分かる。したがって、非常に安定した動作特性を有するメモリ素子の具現が可能であるということが確認できる。
【００３０】
前記では多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものと言うより、望ましい実施形態の例示として解釈されねばならない。本発明は、トランジスタ構造体及びダイオード構造体と連結して使用されうる。また、Ｃｕ２Ｏ及び銅化合物の二層構造として使用されてもよく、二層以上の複数層構造として使用されてもよく、Ｃｕ２Ｏ層の他に二つ以上のＣｕ化合物層から形成して使用できる。本発明の権利範囲は、説明された実施形態によって定められず、特許請求の範囲に記載された技術的思想により定められねばならない。
【産業上の利用可能性】
【００３１】
本発明は、メモリ素子関連の技術分野に好適に利用されうる。
【図面の簡単な説明】
【００３２】
【図１Ａ】従来の技術によるＣｕ２Ｏを含む可変抵抗メモリ素子の構造を示す断面図である。
【図１Ｂ】図１Ａに示す従来の技術によるＣｕ２Ｏを含む可変抵抗メモリ素子の電圧−電流特性を示すグラフである。
【図２】本発明の実施形態によるＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子を示す断面図である。
【図３Ａ】図２のＭ領域を４層の銅化合物から形成したものを示す断面図である。
【図３Ｂ】本発明の実施形態によるＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子とトランジスタ構造体とを結合した構造を示す断面図である。
【図４】本発明の実施形態によるＣｕ２Ｏを含む不揮発性可変抵抗メモリ素子の電圧−電流特性を示すグラフである。
【図５Ａ】Ｃｕ−Ｏ化合物の組成による相変化図である。
【図５Ｂ】銅酸化物の両極特性を示すグラフである。
【図５Ｃ】銅酸化物の単極特性を示すグラフである。
【符号の説明】
【００３３】
１０、２０  下部電極
１２  酸化層
１４、２６  上部電極
２２  第１銅化合物層
２４  第２銅化合物層
２１１  基板
２１２ａ  第１不純物領域
２１２ｂ  第２不純物領域
２１３  ゲート酸化層
２１４  ゲート電極層
２１５  コンタクトプラグ
【図１Ａ】
2007335869.tif 000003
【図１Ｂ】
2007335869.tif 000004
【図２】
2007335869.tif 000005
【図３Ａ】
2007335869.tif 000006
【図３Ｂ】
2007335869.tif 000007
【図４】
2007335869.tif 000008
【図５Ａ】
2007335869.tif 000009
【図５Ｂ】
2007335869.tif 000010
【図５Ｃ】
2007335869.tif 000011