(57)【要約】    【課題】  レーザダイオードの駆動電流波形のリンギングを抑制して、レーザダイオードのレーザ出射パワーをより理想的な波形に近づけることができるレーザダイオード駆動回路を提供する。    【解決手段】  このレーザダイオード駆動回路によれば、遅延回路ＲＣ１〜ＲＣ３が入力パルス信号ＤＶ１〜ＤＶ３に遅延を与えることによって、増幅度可変オペアンプＡ１,Ａ２,Ａ３が出力する電流制御信号、駆動トランジスタＱ１〜Ｑ３が出力する駆動電流ＩＱ１〜ＩＱ３に遅延を与える。したがって、出力線１０は上記遅延により互いにリンギングの位相がずれた複数の駆動電流ＩＱ１〜ＩＱ３を重ね合わせた合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)でレーザダイオードＬＤ１を駆動する。リンギングの位相がずれた複数の駆動電流を重ね合わせることにより、上記駆動電流のリンギングＩＱ１〜ＩＱ３を打ち消し合わせて合成電流のリンギングを抑制できる。【選択図】  図１
2007018617.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力信号が入力される入力部と、
上記入力部からの上記複数の入力信号が入力されると共にこの複数の入力信号のそれぞれに応じた複数の駆動電流を出力する駆動電流発生部と、
上記駆動電流発生部が出力する複数の駆動電流のうちの少なくとも１つの駆動電流を遅延させる遅延部と、
上記駆動電流発生部が出力する複数の駆動電流を合成して出力する出力部とを備えることを特徴とするレーザダイオード駆動回路。
【請求項２】
請求項１に記載のレーザダイオード駆動回路において、
上記遅延部は、
上記入力部と駆動電流発生部との間に接続されると共に上記入力部からの複数の入力信号のうちの少なくとも１つに所定の遅延を与えた上で上記複数の入力信号を上記駆動電流発生部に出力することを特徴とするレーザダイオード駆動回路。
【請求項３】
請求項１に記載のレーザダイオード駆動回路において、
上記遅延部は、
上記出力部をレーザダイオードに接続した場合に、上記駆動電流発生部が出力する複数の駆動電流のうちの少なくとも１つの駆動電流が、この駆動電流に発生するリンギングの半周期と略同じ時間長だけ遅延するように、上記入力信号を遅延させることを特徴とするレーザダイオード駆動回路。
【請求項４】
請求項１または２に記載のレーザダイオード駆動回路において、
上記遅延部による上記遅延の時間を制御する遅延時間制御部を備えたことを特徴とするレーザダイオード駆動回路。
【請求項５】
請求項４に記載のレーザダイオード駆動回路において、
上記遅延部は、印加される電圧によって静電容量が変化する可変容量素子を有し、
上記遅延時間制御部は、上記可変容量素子に印加する電圧を制御する電圧制御回路を有することを特徴とするレーザダイオード駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、レーザダイオード駆動回路に関し、一例として、光ディスクの書き込み回路に用いられるようなレーザダイオードの駆動回路に関する。
【背景技術】
【０００２】
従来、ＤＶＤ(デジタル・バーサタイル・ディスク)などの光ディスク装置においては、ディスクの記録面にレーザ光を照射し、このレーザ光の反射光がある場合と無い場合とのそれぞれの場合に対して、データの「０」と「１」を対応させてデータの読み取りを行っている。
【０００３】
また、ＤＶＤ−Ｒ(レコーダブル)や、ＤＶＤ−ＲＷ(リライタブル)などの、書き込み可能な光ディスク装置の場合には、読み出しのときのレーザ光よりもより強いレーザ光を照射し、この強いレーザ光の熱によって記録膜を焼ききる、もしくは、結晶化の状態を変化させるなどの方法によって、ディスクの反射率を変化させて、データの記録を行っている。
【０００４】
すなわち、書き込み時に、ディスク記録面の「１」に相当するところには強いレーザ光(書き込みパルス)を照射することによって反射率を変化させる。一方、ディスク記録面の「０」に相当するところには、この強いレーザ光を当てないで、反射率は変化させないという操作を行う。
【０００５】
これにより、記録時(書き込み時)に強いレーザ光が当たってその熱によって記録膜の状態が変化することにより反射率が低く変化した箇所、すなわち、読み取り時に読み出しのためのレーザ光が反射しない部分から、データ「１」を読み取ることができる。また、記録時(書き込み時)にレーザ光が当たらずに反射率が高いまま変化しない箇所、すなわち、読み出しのためのレーザ光が反射する部分から、データ「０」を読み取ることができる。
【０００６】
データの読み取りの際に、記録されたデータの「０」と「１」とを正確に判定するために、読み取り動作のためのクロックの同期を取る必要がある。また、記録されたデータの「０」から「１」への切り替わり、または、データの「１」から「０」への切り替わりを明確に判定しなくてはならない。したがって、記録膜上の「反射率の低い部分」と「反射率の高い部分」とは、明確な境界ができることが理想的である。
【０００７】
しかしながら、回転しているディスク上の記録膜の状態を、強いレーザ光の熱によって、化学的、もしくは、物理的に変化させるという原理上、記録膜上では、「反射率が変化しなかった部分」から「反射率が変化した部分」へ徐々に変化した状態、またはその逆になる。この徐々に変化した状態を、レーザ光によって読み取った場合には、データ「０」から「１」への切り替わり、または、データ「１」から「０」への切り替わりがなだらかな変化となることが避けられない。
【０００８】
このため、「１」と「０」の間の変化点の分布がばらつき易く、最悪の場合は、「１」と「０」の判定を誤るという問題がある。したがって、記録時に、記録膜上の反射率の変化点がばらつかないように管理しなければならない。
【０００９】
そのために、記録データの「１」に相当する書き込み光出力として、レーザダイオードＬＤ１０１は、図６に示す複雑な出力パルス波形Ｐ１０１のレーザ光を出力する。この出力パルス波形Ｐ１０１は３段階の複雑な光出力波形になっている。そして、この複雑な光出力波形において、それぞれの段階のレーザ光の出射パワーを厳密に制御しなければならない。
【００１０】
通常、読み取り、書き込みのためのレーザ光を発生させるために、レーザダイオードを使用し、このレーザダイオードに流す電流を調節することによって、読み出しのときの弱いレーザ光(たとえば、０.３ｍＷ)と書き込みのための強いレーザ光(たとえば、３０ｍＷ)を得ている。すなわち、レーザダイオードによる光出力は、レーザダイオードに流す駆動電流により調節可能であるという原理を利用している。
【００１１】
レーザダイオードに流す駆動電流は、通常、オペアンプやトランジスタを組み合わせた駆動回路で生成する。この駆動回路の一例を図６に示す。図６に示す出力パルス波形Ｐ１０１のように、３段階のレーザパワーを組み合わせた複雑な光出力を得るために、入力パルス１０１、入力パルス１０２、入力パルス１０３という異なるパルス波形の３つの入力パルスを、それぞれ、入力端子ＩＮ１０１,ＩＮ１０２,ＩＮ１０３に入力する。この入力端子ＩＮ１０１,ＩＮ１０２,ＩＮ１０３からの入力パルス１０１、入力パルス１０２、入力パルス１０３がオペアンプＡ１０１、Ａ１０２、Ａ１０３に入力される。そして、このオペアンプＡ１０１、Ａ１０２、Ａ１０３の出力信号が、駆動トランジスタＱ１０１、Ｑ１０２、Ｑ１０３に入力される。この３つの駆動トランジスタＱ１０１、Ｑ１０２、Ｑ１０３の出力電流ＩＱ１０１,ＩＱ１０２,ＩＱ１０３を合成した電流によって、レーザダイオードＬＤ１０１を駆動する。これにより、レーザダイオードＬＤ１０１の出力パルス波形Ｐ１０１を得ているものである。
【００１２】
ところで、レーザダイオードＬＤ１０１の等価回路は、図７に示すように、ＰＮ接合による容量成分Ｃと抵抗成分Ｒを有しており、さらに、配線による誘導成分Ｌを有している。したがって、図７に示すような理想的な方形波からなる駆動パルス２０１でレーザダイオードＬＤ１０１を駆動したとしても、レーザダイオードＬＤ１０１のレーザ出力波形は、図７の出力波形２０２のように、リンギングを伴うことになる。
【００１３】
上記のごとく、記録時のレーザ光の出射パワーを厳密に制御しなければならないという課題に対して、上述のリンギング成分が不安定要素として存在することになり、このリンギング成分も含めてレーザ光の出射パワーを厳密に制御するということは非常に困難である。
【特許文献１】特開２００４−３２６８４３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
そこで、この発明の課題は、レーザダイオードの駆動電流波形をより理想的な形に近づけ、レーザダイオードに発生するリンギングの電圧を小さくし、レーザダイオードのレーザ出射パワーをより理想的な波形に近づけることが可能なレーザダイオード駆動回路を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、この発明のレーザダイオード駆動回路は、複数の入力信号が入力される入力部と、
上記入力部からの上記複数の入力信号が入力されると共にこの複数の入力信号のそれぞれに応じた複数の駆動電流を出力する駆動電流発生部と、
上記駆動電流発生部が出力する複数の駆動電流のうちの少なくとも１つの駆動電流を遅延させる遅延部と、
上記駆動電流発生部が出力する複数の駆動電流を合成して出力する出力部とを備えることを特徴としている。
【００１６】
この発明のレーザダイオード駆動回路によれば、遅延部は、駆動電流発生部が出力する複数の駆動電流のうちの少なくとも１つの駆動電流を遅延させる。したがって、出力部は上記遅延により互いにリンギングの位相がずれた複数の駆動電流を重ね合わせた合成電流でレーザダイオードを駆動する。上記リンギングの位相がずれた複数の駆動電流を重ね合わせることにより、出力部をレーザダイオードに接続したことに起因して生じる上記駆動電流のリンギングを打ち消し合わせてリンギングを抑制できる。これにより、レーザダイオードの駆動電流波形をより理想的な形に近づけ、レーザダイオードに発生するリンギングの電圧を小さくし、レーザダイオードのレーザ出射パワーをより理想的な波形に近づけることが可能となる。
【００１７】
また、一実施形態のレーザダイオード駆動回路では、上記遅延部は、上記入力部と駆動電流発生部との間に接続されると共に上記入力部からの複数の入力信号のうちの少なくとも１つに所定の遅延を与えた上で上記複数の入力信号を上記駆動電流発生部に出力する。
【００１８】
この実施形態のレーザダイオード駆動回路によれば、遅延部が入力信号に遅延を与えることによって、駆動電流発生部が出力する駆動電流に遅延を与える。したがって、出力部は上記遅延により互いに位相がずれた複数の駆動電流を重ね合わせた合成電流でレーザダイオードを駆動する。上記位相がずれた複数の駆動電流を重ね合わせることにより、出力部をレーザダイオードに接続したことに起因して生じる上記駆動電流のリンギングを打ち消し合わせてリンギングを抑制できる。これにより、レーザダイオードの駆動電流波形をより理想的な形に近づけ、レーザダイオードに発生するリンギングの電圧を小さくし、レーザダイオードのレーザ出射パワーをより理想的な波形に近づけることが可能となる。
【００１９】
また、一実施形態のレーザダイオード駆動回路では、上記遅延部は、上記出力部をレーザダイオードに接続した場合に、上記駆動電流発生部が出力する複数の駆動電流のうちの少なくとも１つの駆動電流が、この駆動電流に発生するリンギングの半周期と略同じ時間長だけ遅延するように、上記入力信号を遅延させる。
【００２０】
この実施形態のレーザダイオード駆動回路によれば、遅延部は、上記入力信号を遅延させて、上記出力部をレーザダイオードに接続した場合に、上記駆動電流発生部が出力する駆動電流が、この駆動電流に発生するリンギングの半周期と略同じ時間長だけ遅延させる。これにより、上記駆動電流のリンギングをより効果的に打ち消し合わすことができ、リンギングをより効果的に抑制できる。
【００２１】
また、一実施形態のレーザダイオード駆動回路では、上記遅延部による上記遅延の時間を制御する遅延時間制御部を備えた。
【００２２】
この実施形態のレーザダイオード駆動回路によれば、遅延時間制御部が遅延部による遅延時間を制御するので、上記駆動電流に生じるリンギングの周期に応じて遅延時間を制御でき、より確実にリンギングを抑制できる。
【００２３】
また、一実施形態のレーザダイオード駆動回路では、上記遅延部は、印加される電圧によって静電容量が変化する可変容量素子を有し、上記遅延時間制御部は、上記可変容量素子に印加する電圧を制御する電圧制御回路を有する。
【００２４】
この実施形態のレーザダイオード駆動回路によれば、遅延時間制御部の電圧制御回路が、遅延部の可変容量素子に印加する電圧を制御することによって、上記遅延部による遅延時間を制御できる。
【発明の効果】
【００２５】
この発明のレーザダイオード駆動回路によれば、遅延部は、駆動電流発生部が出力する複数の駆動電流のうちの少なくとも１つの駆動電流を遅延させる。したがって、出力部は上記遅延により互いにリンギングの位相がずれた複数の駆動電流を重ね合わせた合成電流でレーザダイオードを駆動する。上記リンギングの位相がずれた複数の駆動電流を重ね合わせることにより、出力部をレーザダイオードに接続したことに起因して生じる上記駆動電流のリンギングを打ち消し合わせてリンギングを抑制できる。これにより、レーザダイオードの駆動電流波形をより理想的な形に近づけ、レーザダイオードに発生するリンギングの電圧を小さくし、レーザダイオードのレーザ出射パワーをより理想的な波形に近づけることが可能となる。
【発明を実施するための最良の形態】
【００２６】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２７】
(第１の実施の形態)
図１に、この発明のレーザダイオード駆動回路の第１の実施形態を示す。この第１実施形態のレーザダイオード駆動回路は、入力部をなす３つの入力端子ＩＮ１,ＩＮ２,ＩＮ３と、この３つの入力端子ＩＮ１,ＩＮ２,ＩＮ３に一端が接続された３つの抵抗Ｒ１,Ｒ２,Ｒ３と、この３つの抵抗Ｒ１,Ｒ２,Ｒ３の他端とグランドとの間に接続されたキャパシタＣ１,Ｃ２,Ｃ３を有する。この３つの抵抗Ｒ１〜Ｒ３と３つのキャパシタＣ１〜Ｃ３とが、上記３つの入力端子ＩＮ１〜ＩＮ３に入力される入力パルス信号ＤＶ１〜ＤＶ３に対する３つの遅延回路ＲＣ１〜ＲＣ３を構成している。そして、この３つの遅延回路ＲＣ１〜ＲＣ３が遅延部を構成している。
【００２８】
また、上記抵抗Ｒ１とキャパシタＣ１との接続点Ｐ１,抵抗Ｒ２とキャパシタＣ２との接続点Ｐ２,抵抗Ｒ３とキャパシタＣ３との接続点Ｐ３は、それぞれ、増幅度可変オペアンプＡ１,Ａ２,Ａ３の入力側に接続されている。この増幅度可変オペアンプＡ１,Ａ２,Ａ３の出力側は、それぞれ、駆動トランジスタＱ１,Ｑ２,Ｑ３のベースに接続されている。増幅度可変オペアンプＡ１,Ａ２,Ａ３が電流制御部を構成し、駆動トランジスタＱ１,Ｑ２,Ｑ３が駆動電流発生部を構成している。増幅度可変オペアンプＡ１,Ａ２,Ａ３は、駆動トランジスタＱ１,Ｑ２,Ｑ３を駆動するためのもので、増幅度がそれぞれ個別に設定できるようになっている。
【００２９】
この駆動トランジスタＱ１,Ｑ２,Ｑ３のエミッタは電源に接続され、駆動トランジスタＱ１,Ｑ２,Ｑ３のコレクタは出力部としての出力線１０に接続されている。この出力線１０は、レーザダイオードＬＤ１のアノードに接続され、このレーザダイオードＬＤ１のカソードはグランドに接続されている。このレーザダイオードＬＤ１は、一例として、ＤＶＤ−Ｒディスクの書き込みと読み出しに使用されるレーザ光を発生する。
【００３０】
上記３つの入力端子ＩＮ１〜ＩＮ３と３つの遅延回路と３つの増幅度可変オペアンプＡ１,Ａ２,Ａ３と３つの駆動トランジスタＱ１,Ｑ２,Ｑ３と出力線１０とが本実施形態のレーザダイオード駆動回路を構成している。
【００３１】
上記構成のレーザダイオード駆動回路は、３つの入力端子ＩＮ１〜ＩＮ３にそれぞれ入力パルス信号ＤＶ１〜ＤＶ３が入力される。この３つの入力パルス信号ＤＶ１〜ＤＶ３は、３つの遅延回路ＲＣ１〜ＲＣ３によって、それぞれ個別に設定された遅延時間が与えられて、増幅度可変オペアンプＡ１〜Ａ３に入力される。
【００３２】
この増幅度可変オペアンプＡ１〜Ａ３は、それぞれ、個別の遅延時間が与えられた入力パルスＤＶ１〜ＤＶ３をそれぞれの増幅度で増幅して、駆動トランジスタＱ１〜Ｑ３のベースに入力する。これにより、各駆動トランジスタＱ１〜Ｑ３は、各増幅度可変オペアンプＡ１〜Ａ３からベースに入力された信号に応じた駆動電流ＩＱ１〜ＩＱ３をコレクタに出力する。そして、この駆動電流ＩＱ１〜ＩＱ３の合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)が出力部としての出力線１０からレーザダイオードＬＤ１に入力される。
【００３３】
ここで、図４に、この第１実施形態の駆動回路における各駆動トランジスタＱ１〜Ｑ３のコレクタ電流ＩＱ１〜ＩＱ３の電流波形および合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)の電流波形を示す。図４に示すように、コレクタ電流ＩＱ１〜ＩＱ３のうちのコレクタ電流ＩＱ２だけが、他のコレクタ電流ＩＱ１,ＩＱ３に対して、リンギング周期Ｔの半周期Ｔ/２だけ遅延している。これにより、この遅延したコレクタ電流ＩＱ２と遅延していないコレクタ電流ＩＱ１,ＩＱ３とが互いにリンギングを打ち消し合うように合成され、合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)では、リンギング成分を抑制でき、より理想的な波形に近づけることができる。
【００３４】
ここで、図２に、リンギングが無い方形波であり遅延もされていない理想的な波形のコレクタ電流ＩＱ１〜ＩＱ３および合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)を示す。一方、図３には、各コレクタ電流ＩＱ〜ＩＱ３にリンギングが発生していてコレクタ電流ＩＱ〜ＩＱ３はいずれも遅延されていない場合のコレクタ電流ＩＱ１〜ＩＱ３および合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)の波形を示す。このリンギングは、前述の如く、レーザダイオードのＰＮ接合に起因する容量成分と配線の誘導成分とに起因して発生する。図３の如く、遅延無しの場合には、各コレクタ電流ＩＱ〜ＩＱ３が同一タイミングで変化するところでリンギングが重なり合って、より大きなリンギング波形が発生する。この大きなリンギング成分は、レーザパワーの制御にとって不安定要素となる。
【００３５】
これに対し、本実施形態による図４の合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)の波形は、従来の図３に示す合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)の波形に比べて、図２に示す理想的な合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)の波形に近づけることができたことが分かる。
【００３６】
(第２の実施の形態)
次に、図５に、この発明のレーザダイオード駆動回路の第２の実施形態を示す。この第２実施形態のレーザダイオード駆動回路は、図１に示した第１実施形態のレーザダイオード駆動回路と比較して、キャパシタＣ１〜Ｃ３に替えて、可変容量素子としてのバリキャップ(可変容量ダイオード)ＶＣ１〜ＶＣ３を備えた点と電圧制御回路としての電圧発生回路ＶＧＣ１を備えた点だけが異なる。したがって、この第２実施形態は、第１実施形態と異なる点を重点的に説明する。
【００３７】
この第２実施形態では、遅延回路を構成する容量素子として、バリキャップＶＣ１〜ＶＣ３を採用した。そして、上記電圧発生回路ＶＧＣ１は、このバリキャップＶＣ１〜ＶＣ３のカソードに印加する電圧Ｖ１,Ｖ２,Ｖ３として、それぞれ独立して異なる電圧を印加する。電圧発生回路ＶＧＣ１は、各電圧Ｖ１,Ｖ２,Ｖ３を可変制御できる。この電圧発生回路ＶＧＣ１によって、バリキャップＶＣ１,ＶＣ２,ＶＣ３の容量をそれぞれ個別に設定できる。よって、レーザダイオードＬＤ１に流す合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)をなす駆動電流ＩＱ１,ＩＱ２,ＩＱ３のそれぞれの遅延時間を個別に設定することが可能である。
【００３８】
この第２実施形態では、上記電圧発生回路ＶＧＣ１が、バリキャップＶＣ１,ＶＣ２,ＶＣ３に対する印加電圧Ｖ１,Ｖ２,Ｖ３を調整し、前述の第１実施形態と同様に、コレクタ電流ＩＱ１〜ＩＱ３のうちのコレクタ電流ＩＱ２のみを、発生するリンギングの半周期だけ遅延させことができる。これにより、前述の第１実施形態と同様に、図４に示すように、合成したレーザダイオードの駆動電流(ＩＱ１＋ＩＱ２＋ＩＱ３)では、遅延のない図３の波形に比べて、リンギング成分を抑制でき、図２に示すより理想的な波形に近づけることができる。
【００３９】
なお、上記第１,第２実施形態では、入力部、遅延部、電流制御部、駆動電流発生部が、それぞれ、３つの入力端子、３つの遅延回路、３つの増幅度可変オペアンプ、３つの駆動トランジスタを有したが、２つもしくは４つ以上の入力端子、遅延回路、増幅度可変オペアンプ、駆動トランジスタを有してもよい。また、上記第１,第２実施形態では、遅延部を入力部と電流制御部との間に接続して入力信号を遅延させたが、遅延部を電流制御部と駆動電流発生部との間に接続して、電流制御信号を遅延させてもよい。また、遅延部を駆動電流発生部と出力部との間に接続して、直接、駆動電流を遅延させてもよい。
【図面の簡単な説明】
【００４０】
【図１】この発明のレーザダイオード駆動回路の第１実施形態を示す回路図である。
【図２】リンギングの無い理想的なコレクタ電流ＩＱ１〜ＩＱ３および合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)の波形図である。
【図３】リンギングが発生していて遅延を行わない従来例のコレクタ電流ＩＱ１〜ＩＱ３および合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)の波形図である。
【図４】リンギングが発生していて遅延を行う第１,第２実施形態のコレクタ電流ＩＱ１〜ＩＱ３および合成電流(ＩＱ１＋ＩＱ２＋ＩＱ３)の波形図である。
【図５】この発明のレーザダイオード駆動回路の第２実施形態を示す回路図である。
【図６】従来のレーザダイオード駆動回路の回路図である。
【図７】レーザダイオードの等価回路とレーザ出力波形の一例を示す模式図である。
【符号の説明】
【００４１】
ＤＶ１〜ＤＶ３  入力パルス信号
ＩＮ１〜ＩＮ３  入力端子
Ｒ１〜Ｒ１  抵抗
Ｃ１〜Ｃ３  キャパシタ
Ａ１〜Ａ３  増幅度可変オペアンプ
Ｑ１〜Ｑ３  駆動トランジスタ
ＬＤ１  レーザダイオード
ＲＣ１〜ＲＣ３、ＲＶＣ１〜ＲＶＣ３  遅延回路
ＩＱ１〜ＩＱ３  駆動電流
ＶＣ１〜ＶＣ３  バリキャップ
【図１】
2007018617.tif 000003
【図２】
2007018617.tif 000004
【図３】
2007018617.tif 000005
【図４】
2007018617.tif 000006
【図５】
2007018617.tif 000007
【図６】
2007018617.tif 000008
【図７】
2007018617.tif 000009