(57)【要約】【課題】本発明は半導体素子の製造方法に関し、被食刻層パターンの上部にフォトレジストパターンを形成した後、レジストフロー工程とコーティング処理工程を順に係わりなく行なうことにより、フォトレジストパターンの密度に係わりなく均一に縮小されたフォトレジストパターンを得ることができる半導体素子の製造方法に関する。【解決手段】フォトリソグラフィ工程を利用した半導体素子の製造方法において、（ａ）１次フォトレジストパターンを形成する段階と、（ｂ）前記１次フォトレジストパターンに対するＲＦＰ工程と、水溶性ポリマーをコーティング処理する工程とを行なって前記１次フォトレジストパターンより解像度の高い２次フォトレジストパターンを得ることを特徴とする半導体素子の製造方法及びこれを利用して製造された半導体素子。【選択図】図３ｄ
2007079559.tif 000002
【特許請求の範囲】
【請求項１】
フォトリソグラフィ工程を利用した半導体素子の製造方法において、
（ａ）１次フォトレジストパターンを形成する段階と、
（ｂ）前記１次フォトレジストパターンに対するＲＦＰ工程と、水溶性ポリマーをコーティング処理する工程とを行なって前記１次フォトレジストパターンより解像度の高い２次フォトレジストパターンを得ることを特徴とする半導体素子の製造方法。
【請求項２】
前記方法は、
i）被食刻層上部にフォトレジスト膜を形成する段階と、
ii）前記フォトレジスト膜に対する露光及び現像工程を行なって１次フォトレジストパターンを形成する段階と、
iii）前記１次フォトレジストパターンに対するＲＦＰを行なう段階と、
iv）前記結果物の全面に水溶性ポリマーをコーティング処理する工程を行なって２次フォトレジストパターンを得る段階とを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記フォトレジスト膜は、メタクリレート系化合物またはシクロオレフィン系化合物をベースポリマーとして含むことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記方法は、
i）被食刻層上部にフォトレジスト膜を形成する段階と、
ii）前記フォトレジスト膜に対する露光及び現像工程を行なって１次フォトレジストパターンを形成する段階と、
iii）前記１次フォトレジストパターンの全面に水溶性ポリマーをコーティング処理する工程を行なう段階と、
iv）前記結果物に対するＲＦＰを行なって２次フォトレジストパターンを得る段階とを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項５】
前記フォトレジスト膜は、メタクリレート系化合物またはシクロオレフィン系化合物をベースポリマーとして含むことを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
前記ＲＦＰ工程は、フォトレジスト重合体のガラス転移温度（Ｔｇ）以上で行なわれることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
前記ＲＦＰ工程は、前段階で得られた最小の大きさのフォトレジストパターンが５〜２０％さらに縮小できる工程条件で行なわれることを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項８】
前記コーティング処理工程は前段階の結果物の上部に水溶性ポリマーをコーティングし、熱処理工程を行なった後、前記コーティング膜を水溶性溶媒で除去する段階を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項９】
前記コーティング膜は、ＳＡＦＩＥＲ（登録商標）または分子量２００〜５０,０００の水溶性重合体化合物であることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１０】
前記水溶性重合体化合物は、分子量１５,０００のポリＮ,Ｎ−ジメチルアクリルアミド化合物であることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記コーティング処理工程における熱処理工程は、フォトレジスト重合体のガラス転移温度（Ｔｇ）以上で行なわれることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１２】
前記コーティング処理工程における熱処理工程は、前段階で得られた最小の大きさのフォトレジストパターンが５〜２０％さらに縮小できる工程条件で行なわれることを特徴とする請求項１１に記載の半導体素子の製造方法。
【請求項１３】
前記水溶性溶媒は、水であることを特徴とする請求項８に記載の半導体素子の製造方法。
【請求項１４】
前記２次フォトレジストパターンの解像度は、露光装置から得ることのできる解像度より高いことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１５】
請求項１に記載の方法を含む半導体素子の製造方法を利用して製造された半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はi）フォトレジストパターンを形成した後、ii）レジストフロー工程（Resist Flow Process；以下「ＲＦＰ」と記す）とコーティング処理工程を行なう段階を含むことにより、フォトレジストパターンの密度とは係わりなく均一に縮小されたフォトレジストパターンを得ることができる半導体素子の製造方法に関する。
【背景技術】
【０００２】
半導体素子の応用分野が拡張されるに伴い、集積度が向上した大容量メモリ素子を製造するための工程の開発が必要である。その一環として半導体の製造工程はゲート及びビットラインのようなラインパターン形成工程、またはビットラインコンタクト（bit-line contact）のようなコンタクトホール（以下「Ｃ／Ｈ」と記す）パターンを形成するためのリソグラフィ工程を必須に含む。
【０００３】
前記リソグラフィ工程はパターン線幅（Critical Dimension；ＣＤ）を０.１μｍ以下に形成するため、従来のＩ−ｌｉｎｅまたはＫｒＦ（２４８ｎｍ）の長波長光源を用いる代わりに、ＡｒＦ（１９３ｎｍ）またはＶＵＶ（１５７ｎｍ）光源のような短波長の化学増幅型の遠紫外線（Deep Ultra Violet；ＤＵＶ）光源を露光源に用いる露光装備を利用する。
併せて、露光装備以上の解像度を有する微細Ｃ／Ｈパターンを得るため、（i）ＲＦＰ（Japanese Journal of Applied Physics.Vol.37（1998）pp.6863-6868）、または（ii）ＴＯＫ社のＳＡＦＩＥＲ（登録商標）（Shrink Assist Film for Enhanced Resolution）物質等を利用するコーティング処理工程法（Advances in Resist Technology and Processing ＸＸＩ. Edited by Sturtevant,John L.Proceedings of the SPIE,Volume 5376,pp.533-540（2004）.）等が開発された。
【０００４】
（i）ＲＦＰはフォトリソグラフィ工程により得られたフォトレジストパターンに一定時間のあいだガラス転移温度以上の温度で熱エナジーを印加し、フォトレジストの熱流動（thermal flow）を誘発することにより、フォトレジストＣ／Ｈパターンの大きさを減少させる方法である。
しかし、ＲＦＰ工程はフォトレジストの全面に同一のエナジーが伝達されてもフォトレジストの流れが上層部や中央部より下層部で一層激しく起こり、パターンの上部が下部に比べ展開する現象、即ちオーバーフローが発生する。それだけでなく、素子上には互いに異なる密度のフォトレジストパターンが形成されているため、パターンの密度差によりフォトレジストの熱流動量が異なり均一な大きさに縮小されたパターンを得ることは非常に困難である。
【０００５】
図１ａ及び図１ｂは、従来ＲＦＰを行なう場合フォトレジストＣ／Ｈパターンの大きさの変化を示す模式図である。
先ず、図１ａに示されているように、被食刻層１上のフォトレジスト膜３に対する露光及び現像工程を行ない１３０ｎｍ大きさのフォトレジストＣ／Ｈパターン５を形成した後、前記フォトレジストＣ／Ｈパターンに対し通常の方法で１分間ＲＦＰ工程を行なう。その結果、図１ｂに示されているように、Ｃ／Ｈの密度が高い領域（ａ）では流動可能なレジストの量が少ないため１００ｎｍに縮小されたＣ／Ｈパターン５−１が形成される反面、Ｃ／Ｈパターンの密度が低い領域（ｂ）では流動可能なレジストの量が多いため縮小がさらに多く発生し７０ｎｍに縮小されたフォトレジストＣ／Ｈパターン５−２が形成される。
【０００６】
一方、（ii）コーティング処理工程法はフォトリソグラフィ工程により得られたフォトレジストパターンの全面にＳＡＦＩＥＲ等のコーティング物質をコーティングし、フォトレジストのガラス転移温度以上の温度で加熱しフォトレジストＣ／Ｈパターンの大きさを減少させる方法である。
しかし、前記方法もまたフォトレジストパターン上にコーティング膜を形成するとき、Ｃ／Ｈパターンの密度が高い領域では多数のＣ／Ｈにコーティング物質が埋め込まれるので薄い厚さに形成される反面、Ｃ／Ｈパターンの密度が低い領域ではコーティング物質が埋め込まれるコンタクトホールが少ないのでコーティングの厚さが厚く形成される。したがって、後続する加熱工程でコーティング膜の全面に同一のエナジーが伝達されても、このようなコーティング膜の厚さの差によりフォトレジストＣ／Ｈパターンを均一な大きさに縮小するのが非常に困難である。
【０００７】
図２ａ〜図２ｃは、従来ＳＡＦＩＥＲ物質を利用したコーティング処理工程を含む方法で得られたフォトレジストＣ／Ｈパターンの大きさの変化を示す模式図である。
先ず、図２ａに示されているように、被食刻層２１上のフォトレジスト膜２３に対する露光及び現像工程を行ない１３０ｎｍ大きさのフォトレジストＣ／Ｈパターン２５を形成した後、前記フォトレジストＣ／Ｈパターン上にＳＡＦＩＥＲ物質を利用してコーティング膜２７を形成する。前記結果物をフォトレジストのガラス転移温度以上で３分以上加熱する熱処理工程２９を行ない、前記コーティング膜を除去する。その結果、図２ｃに示されているように、Ｃ／Ｈパターンの密度が低い領域（ｂ）では１００ｎｍ大きさに縮小されたフォトレジストＣ／Ｈパターン２５−２が形成される反面、Ｃ／Ｈパターンの密度が高い領域（ａ）では熱伝達の効果が高いため７０ｎｍのＣ／Ｈパターン２５−１が得られる。
前記のように不均一な大きさのフォトレジストパターンが形成される場合、安定した後続する食刻工程を行なうのに要する十分な食刻マージンを得ることができないだけでなく、パターン線幅の測定時に正確度が減少して最終の半導体素子の収率が減少する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、ＲＦＰ及びコーティング処理工程を行なうことによりフォトレジストパターンの密度に係わりなく、フォトレジストパターンを均一に縮小することができる半導体素子の製造方法を提供することに目的がある。
【課題を解決するための手段】
【０００９】
以下、本発明を詳しく説明する。
本発明では、（ａ）１次フォトレジストパターンを形成する段階と、
（ｂ）前記１次フォトレジストパターンに対するＲＦＰ工程と、水溶性ポリマーをコーティング処理する工程とを行なって前記１次フォトレジストパターンより解像度の高い２次フォトレジストパターンを得ることを特徴とする半導体素子の製造方法を提供する。
即ち、本発明では、
i）被食刻層上部にフォトレジスト膜を形成する段階と、
ii）前記フォトレジスト膜に対する露光及び現像工程を行なって１次フォトレジストパターンを形成する段階と、
iii）前記１次フォトレジストパターンに対するＲＦＰを行なう段階と、
iv）前記結果物の全面に水溶性ポリマーをコーティング処理する工程を行なう段階とを含むことにより、前記１次フォトレジストパターンより解像度の高い２次フォトレジストパターンを得る段階とを含むことを特徴とする半導体素子の製造方法を提供する。
前記iv）段階のコーティング処理工程はiii）結果物の上部にコーティング膜を形成し、熱処理工程を行なった後、コーティング膜を除去する段階を含む。
このとき、前記iii）ＲＦＰはフォトレジストのガラス転移温度またはそれ以上の温度で所定時間のあいだ行なわれるが、好ましくは以前の工程で得られた最小の大きさのフォトレジストＣ／Ｈパターンが５〜２０％さらに縮小できる工程条件で行なわれる。さらに、前記iv）コーティング処理工程のうち熱処理工程もまた、以前の工程で得られた最小の大きさのフォトレジストＣ／Ｈパターンが５〜２０％さらに縮小できる工程条件で行なう。
【００１０】
前記コーティング膜は、フォトレジスト成分と溶解物性が相違する物質を利用するのが好ましい。このとき溶解物性が相違するとの意味は、前記コーティング膜の除去時に用いられる溶媒に対しフォトレジスト成分とコーティング膜成分が互いに異なる溶解度を有するということを意味する。例えば、コーティング膜除去溶媒が水の場合、フォトレジストは水に対する溶解度が低い物質である反面、前記コーティング膜は水に対し高い溶解度を有する物質を用いなければならない。
【００１１】
通常、フォトレジストは水に対し低い溶解度を有する。前記コーティング膜は水に対する溶解度が大きく、前記Ｃ／Ｈパターンを効果的に埋め込むことができる分子量２００〜５０,０００の水溶性重合体化合物、好ましくは分子量１５,０００内外のポリＮ,Ｎ−ジメチルアクリルアミド化合物を用いるか、公知のＳＡＦＩＥＲ物質を用いることもできる。
このような方法により得られた２次フォトレジストパターンの解像度は露光装置で得ることができる解像度より高い。
一方、前記（iii）及び（iv）段階で減少されるパターンの大きさはそれぞれＲＦＰの処理時間及び温度と、コーティング処理工程中の加熱時間及び温度で縮小の大きさの調節が可能である。
【００１２】
本発明の方法を下記で図面を挙げて詳しく説明する。
図３ａに例示されているように、被食刻層１０１上に形成されたフォトレジスト膜１０３に露光及び現像工程を行ない１１０ｎｍの１次フォトレジストＣ／Ｈパターン１０５を形成する（図３ａ及び図４ａを参照）。
このとき、前記被食刻層は特に限定されず、例えば多結晶シリコン膜（polysilicon）、酸化膜（ＳｉＯ）、窒化膜（ＳｉＯＮ）またはタングステン（Ｗ）やアルミニウム（Ａｌ）のような金属膜も可能である。
【００１３】
前記フォトレジスト膜は、一般的な化学増幅型フォトレジストであれば特に制限しないが、例えばメタクリレート系化合物またはシクロオレフィン系化合物をベースポリマーとして含む構造を有するフォトレジストを用いるのが好ましい。
さらに、前記フォトレジスト膜に対する露光工程前及び後に前記フォトレジスト膜に対しソフトベーク工程及びポストベーク工程を行なう段階をさらに含む。前記ソフトまたはポストベーク工程は７０〜２００℃範囲の温度で行なうことができる。
前記露光工程はＫｒＦ（２４８ｎｍ）、ＡｒＦ（１９３ｎｍ）、ＶＵＶ（１５７ｎｍ）、ＥＵＶ（１３ｎｍ）、Ｅ−ビーム、Ｘ線またはイオンビームを露光源に用いて０.１〜１００ｍＪ／ｃｍ２の露光エナジーで行なわれるのが好ましい。
【００１４】
次に、前記１次フォトレジストＣ／Ｈパターン１０３の大きさが５〜２０％縮小できるよう、フォトレジストのガラス転移温度またはそれ以上の温度で所定時間のあいだ前記図３ａのフォトレジストＣ／Ｈパターン１０５に対しＲＦＰを行なうと、図３ｂに示されているようにＣ／Ｈパターンの密度が高い領域（ａ¢）では流動可能なレジストの量が少ないので１次パターンより縮小された大きさ、例えば１００ｎｍ大きさのＣ／Ｈパターン１０５−１が形成され、Ｃ／Ｈ密度が低い領域（ｂ¢）では流動可能なレジストの量が多いので縮小がさらに多く発生し１次パターンより縮小された９０ｎｍ大きさのＣ／Ｈパターン１０５−２が形成される（図３ｂ及び図４ｂを参照）。
このとき、具体的なＲＦＰ工程条件はJapanese Journal of Applied Physics.(Vol.37（1998）pp.6863-6868)に掲載された内容を参照にして適宜調節することができ、好ましくは１４０〜１７０℃範囲で２０〜５０秒間行なわれる。
【００１５】
その後、前記図３ｂのパターンの密度に従い大きさが異なるＣ／Ｈパターン１０５−１、１０５−２を埋め込むため、図３ｃに示されているように結果物の全面にフォトレジスト膜と同一の厚さでコーティング膜１０７を形成する。
このとき、コンタクトホールパターンの密度が高い領域では多数のＣ／Ｈにコーティング物質が埋め込まれるので薄い厚さに形成される反面、Ｃ／Ｈパターンの密度が低い領域ではコーティング物質が埋め込まれるＣ／Ｈが少ないのでコーティング厚さが厚く形成される。
前記結果物に対する熱処理工程１０９を行なった後、１０〜１２０秒間水に浸漬して前記コーティング膜１０７を除去する。
前記コーティング膜は分子量１５,０００内外のポリＮ,Ｎ−ジメチルアクリルアミド化合物を用いるか、公知のＳＡＦＩＥＲ物質を用いることもできる。
【００１６】
さらに、前記加熱工程は以前のＲＦＰ工程で得られた最小のＣ／Ｈパターンの大きさ、例えば９０ｎｍのＣ／Ｈパターン１０５−２の大きさが５〜２０％縮小できるよう、フォトレジストのガラス転移温度またはそれ以上の温度で所定時間、例えば１４０〜１７０℃で３０〜１２０秒間行なうのが好ましい。
その結果、パターンの密度が低い領域（ｂ¢）では９０ｎｍパターンが８０ｎｍ大きさに縮小される反面、図３ｄに示されているようにパターンの密度が高い領域（ａ¢）では薄いコーティング膜の厚さにより熱伝達の効果が高いため縮小がさらによく発生するので、１００ｎｍのフォトレジストパターンが８０ｎｍに縮小する。したがって、本発明の方法によりパターンの密度に係わりなく同様に８０ｎｍに縮小された２次フォトレジストＣ／Ｈパターン１１１が形成される（図３ｄ及び図４ｃを参照）。
【００１７】
さらに、本発明では、
i）被食刻層上部にフォトレジスト膜を形成する段階と、
ii）前記フォトレジスト膜に対する露光及び現像工程を行なって１次フォトレジストパターンを形成する段階と、
iii）前記１次フォトレジストパターンの全面に水溶性ポリマーをコーティング処理する工程を行なう段階と、
iv）前記結果物に対するＲＦＰを行なって２次フォトレジストパターンを得る段階とを含むことを特徴とする半導体素子の製造方法を提供する。
前記iii）段階のコーティング処理工程はii）結果物の上部にコーティング膜を形成し、熱処理工程を行なった後、コーティング膜を除去する段階を含む。
前記ＲＦＰはフォトレジストのガラス転移温度またはそれ以上の温度で行ない、コーティング処理工程のうち加熱工程もフォトレジストのガラス転移温度またはそれ以上の温度で行なわれる。
【００１８】
以下、本発明の前記方法を図を挙げて詳しく説明する。
即ち、図５ａに例示されているように、被食刻層２０１上のフォトレジスト膜２０３に対する露光及び現像工程を行ない所定の大きさ、例えば１１０ｎｍの１次フォトレジストＣ／Ｈパターン２０５を形成する（図５ａ及び図６ａを参照）。
次に、図５ｂに示されているように前記図５ａの結果物の全面にフォトレジスト膜と同一の厚さでコーティング膜２０７をコーティングし、１次フォトレジストＣ／Ｈパターン２０３を埋め込んだ後、フォトレジストのガラス転移温度で熱処理工程２０９を行なう。次に、所定時間のあいだ水に浸漬して図５ｃに示されているようにコーティング膜２０７を除去する。
このとき、前記コーティング物質が分子量１５,０００内外のポリＮ,Ｎ−ジメチルアクリルアミド化合物の場合、加熱工程は前記１次フォトレジストＣ／Ｈパターン２０３の大きさが５〜２０％縮小できるよう、フォトレジストのガラス転移温度またはそれ以上の温度で所定時間のあいだ行なうのが好ましい。例えば、前記加熱工程を１４０〜１７０℃で３０〜１２０秒間行なう場合、密度が高い領域（ａ¢）には１次パターンより縮小された大きさ、例えば９０ｎｍ大きさのＣ／Ｈパターン２０５−１が形成され、密度が低い領域（ｂ¢）には１次パターンより縮小された大きさ、例えば１００ｎｍ大きさのＣ／Ｈパターン２０５−２が形成される（図５ｃ及び図６ｂを参照）。
前記図５ｃのパターンの密度に従い大きさが異なるＣ／Ｈパターン２０５−１、２０５−２に対しフォトレジストのガラス転移温度でＲＦＰを行なう。
【００１９】
このとき、前記ＲＦＰ工程は以前のコーティング処理工程で得られた最小のＣ／Ｈパターンの大きさ、例えば９０ｎｍのＣ／Ｈパターン２０５−１の大きさが５〜２０％縮小できるよう、フォトレジストのガラス転移温度またはそれ以上の温度で所定時間、例えば１４０〜１７０℃で３０〜１２０秒間行なうのが好ましい。
その結果、図５ｄに示されているようにパターンの密度が低い領域（ｂ¢）に形成された１００ｎｍパターンは８０ｎｍに縮小され、パターンの密度が高い領域（ａ¢）に形成された９０ｎｍパターンは相対的に縮小の程度が減少し８０ｎｍに縮小され、パターンの密度と係わりなく同様に８０ｎｍ大きさに縮小された２次Ｃ／Ｈパターン２１１が得られる（図５ｄ及び図６ｃを参照）。
さらに、本発明では前記方法等を含む半導体素子の製造方法を利用して製造された半導体素子を提供する。
【発明の効果】
【００２０】
本発明の方法は、フォトレジストパターンを形成した後、順に係わりなくＲＦＰとコーティング処理工程を全て行なうことにより、パターンの密度に係わりなく露光装備の解像力以上の大きさに同一に縮小されたフォトレジストパターンを得ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を実施例により詳しく説明する。但し、実施例は本発明を例示するためのものであるだけで、本発明が下記実施例により限定されるものではない。
【００２２】
Ｉ．本発明のコーティング物質の製造方法
製造例１
分子量１５,０００のポリＮ,Ｎ−ジメチルアクリルアミド（Aldrich.Co.製造、ガラス転移温度１５７℃）１０ｇを蒸留水１２０ｇに溶解させて本発明のコーティング物質を製造した。
【００２３】
ＩＩ．パターンの形成方法
実施例１
ヘキサメチルジシラザン（ＨＭＤＳ）処理されたシリコンウェハに酸化膜を利用した被食刻層を形成させ、その上部にメタクリレートタイプのフォトレジスト（ＴＯＫ社のＴａｒＦ−７ａ−３９、ガラス転移温度１５４℃）をスピンコーティングし、１３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて現像することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た（図４ａを参照）。
次に、前記１次フォトレジストＣ／Ｈパターンを１５４℃で３０秒間ベークしてフォトレジストをフローさせた結果、Ｃ／Ｈパターンの密度が高い領域（ａ¢）には１００ｎｍのフォトレジストＣ／Ｈパターンが形成され、Ｃ／Ｈパターンの密度が低い領域（ｂ¢）には９０ｎｍのフォトレジストＣ／Ｈパターンが形成された（図４ｂを参照）。
その後、前記フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た（図４ｃを参照）。
【００２４】
実施例２
ＨＭＤＳ処理されたシリコンウェハに酸化膜を利用して被食刻層を形成させ、その上部に実施例１で用いたメタクリレートタイプのフォトレジストをスピンコーティングし、１３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて除去することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た（図６ａを参照）。
次に、前記１次フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域（ａ¢）には９０ｎｍのＣ／Ｈパターンを得、Ｃ／Ｈパターンの密度が低い領域（ｂ¢）には１００ｎｍのＣ／Ｈパターンを得た（図６ｂを参照）。
前記得られたＣ／Ｈパターンの全面に対し１５４℃で３０秒間ＲＦＰを行なった結果、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た（図６ｃを参照）。
【００２５】
実施例３
ＨＭＤＳ処理されたシリコンウェハに酸化膜を利用した被食刻層を形成させ、その上部にシクロオレフィン系ＡｒＦフォトレジスト（ＧＸ０２；東進セミケム、ガラス転移温度１６２℃）をスピンコーティングし、１３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて現像することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た。
次に、前記１次フォトレジストＣ／Ｈパターンを１６２℃で３０秒間ベークしてフォトレジストをフローさせた結果、Ｃ／Ｈパターンの密度が高い領域には１００ｎｍのフォトレジストＣ／Ｈパターンが形成され、Ｃ／Ｈパターンの密度が低い領域には９０ｎｍのフォトレジストＣ／Ｈパターンが形成された。
その後、前記フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た。
【００２６】
実施例４
ＨＭＤＳ処理されたシリコンウェハに酸化膜を利用して被食刻層を形成させ、その上部に実施例３で用いたシクロオレフィン系ＡｒＦフォトレジストをスピンコーティングし、３０℃のオーブンで９０秒間ソフトベークして３,５００Å厚さのフォトレジスト膜を形成した。前記フォトレジスト膜をＡｒＦレーザ露光装備で露光し、１３０℃のオーブンで９０秒間再びポストベークした。ベーク完了後２.３８重量％のＴＭＡＨ水溶液に３０秒間浸漬させて除去することにより、１１０ｎｍの１次フォトレジストＣ／Ｈパターンを得た。
次に、前記１次フォトレジストＣ／Ｈパターンの全面に前記製造例１のコーティング物質をスピンコーティング法を利用して３,５００Å厚さにコーティングし、１５７℃で１分間加熱した後、水に４０秒間浸漬して前記コーティング膜を除去した。その結果、Ｃ／Ｈパターンの密度が高い領域には９０ｎｍのＣ／Ｈパターンを得、Ｃ／Ｈパターンの密度が低い領域には１００ｎｍのＣ／Ｈパターンを得た。
前記得られたＣ／Ｈパターンの全面に対し１６２℃で３０秒間ＲＦＰを行ない、Ｃ／Ｈパターンの密度が高い領域及び低い領域全て８０ｎｍに同一に縮小された２次Ｃ／Ｈパターンを得た。
【図面の簡単な説明】
【００２７】
【図１ａ】レジストフロー工程を利用した従来の半導体素子の製造方法を示した模式図である。
【図１ｂ】レジストフロー工程を利用した従来の半導体素子の製造方法を示した模式図である。
【図２ａ】ＳＡＦＩＥＲ物質を利用した従来の半導体素子の製造方法を示した模式図である。
【図２ｂ】ＳＡＦＩＥＲ物質を利用した従来の半導体素子の製造方法を示した模式図である。
【図２ｃ】ＳＡＦＩＥＲ物質を利用した従来の半導体素子の製造方法を示した模式図である。
【図３ａ】本発明の実施例１に係る半導体素子の製造方法を示した模式図である。
【図３ｂ】本発明の実施例１に係る半導体素子の製造方法を示した模式図である。
【図３ｃ】本発明の実施例１に係る半導体素子の製造方法を示した模式図である。
【図３ｄ】本発明の実施例１に係る半導体素子の製造方法を示した模式図である。
【図４ａ】本発明の実施例１のフォトレジストパターンに対するＳＥＭ写真である。
【図４ｂ】本発明の実施例１においてレジストフロー工程後のフォトレジストパターンに対するＳＥＭ写真である。
【図４ｃ】本発明の実施例１においてコーティング処理工程後のフォトレジストパターンに対するＳＥＭ写真である。
【図５ａ】本発明の実施例２に係る半導体素子の製造方法を示した模式図である。
【図５ｂ】本発明の実施例２に係る半導体素子の製造方法を示した模式図である。
【図５ｃ】本発明の実施例２に係る半導体素子の製造方法を示した模式図である。
【図５ｄ】本発明の実施例２に係る半導体素子の製造方法を示した模式図である。
【図６ａ】本発明の実施例２のフォトレジストパターンに対するＳＥＭ写真である。
【図６ｂ】本発明の実施例２においてコーティング処理工程後のフォトレジストパターンに対するＳＥＭ写真である。
【図６ｃ】本発明の実施例２においてレジストフロー工程後のフォトレジストパターンに対するＳＥＭ写真である。
【符号の説明】
【００２８】
１、２１、１０１、２０１   被食刻層
３、２３、１０３、２０３   フォトレジスト膜
５、２５、１０５、２０５   フォトレジストコンタクトホール（Ｃ／Ｈ）パターン
５−１、１０５−１   ＲＦＰ後パターンの密度が高い領域に形成されたＣ／Ｈパターン
５−２、１０５−２   ＲＦＰ後パターンの密度が低い領域に形成されたＣ／Ｈパターン
２５−１、２０５−１   コーティング処理工程後パターンの密度が高い領域に形成されたＣ／Ｈパターン
２５−２、２０５−２   コーティング処理工程後パターンの密度が低い領域に形成されたＣ／Ｈパターン
２７、１０７、２０７   コーティング膜
２９、１０９、２０９   熱処理工程
１１１、２１１   密度に係わりなく同一の大きさに形成されたＣ／Ｈパターン
ａ、ａ¢   パターンの密度が高い領域
ｂ、ｂ¢   パターンの密度が低い領域
【図１ａ】
2007079559.tif 000003
【図１ｂ】
2007079559.tif 000004
【図２ａ】
2007079559.tif 000005
【図２ｂ】
2007079559.tif 000006
【図２ｃ】
2007079559.tif 000007
【図３ａ】
2007079559.tif 000008
【図３ｂ】
2007079559.tif 000009
【図３ｃ】
2007079559.tif 000010
【図３ｄ】
2007079559.tif 000011
【図５ａ】
2007079559.tif 000012
【図５ｂ】
2007079559.tif 000013
【図５ｃ】
2007079559.tif 000014
【図５ｄ】
2007079559.tif 000015
【図４ａ】
2007079559.tif 000016
【図４ｂ】
2007079559.tif 000017
【図４ｃ】
2007079559.tif 000018
【図６ａ】
2007079559.tif 000019
【図６ｂ】
2007079559.tif 000020
【図６ｃ】
2007079559.tif 000021