(57)【要約】【課題】  一括モールドタイプのメモリカードにおいて、トランスファモールド成形時に発生するチップクラックを防止することができる技術を提供する。【解決手段】  複数のメモリカードを構成する複数のチップ１０２が搭載された面と反対側の面の窪みに複数の接続端子１０６が形成された基板１０１を、チップ１０２が搭載された面側に設置される第１金型（上部金型）と、接続端子１０６が形成された面側に設置される第２金型（下部金型）とで挟む第１工程を有する。また、第１金型と基板１０１との間に封止樹脂１０４を注入することにより、基板１０１に搭載された複数のチップ１０２を一括して封止する第２工程を有する。そして、接続端子１０６直下にある第２金型の領域に、周囲より突き出ている突起部（端子部受け駒１１３）が形成され、第２工程において突起部が接続端子１０６を支持する。【選択図】  図１
2007081232.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリカードを構成する複数の半導体チップが搭載された面と反対側の面の窪みに複数の接続端子が形成された基板を、前記半導体チップが搭載された面側に設置される第１金型と、前記接続端子が形成された面側に設置される第２金型とで挟む第１工程と、
前記第１金型と前記基板との間に樹脂を注入することにより、前記基板に搭載された複数の半導体チップを一括して封止する第２工程とを有し、
前記接続端子直下にある前記第２金型の領域に、周囲より突き出ている突起部が形成され、前記第２工程において前記突起部が前記接続端子を支持することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記接続端子直上に前記半導体チップが配置されていることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記第２工程の後に、前記基板を切断して前記複数のメモリカードを個片化する第３工程を有することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記第２金型に形成された突起部と前記接続端子との間にフィルムが挟まれていることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記第２金型に形成された突起部は、前記基板を吸着するための吸引機構を備えることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載の半導体装置の製造方法において、
前記半導体チップは、フラッシュメモリ及びコントローラを含むことを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載の半導体装置の製造方法において、
前記第２金型に形成された突起部は、前記第２金型に開けられた孔に他の部材が嵌合して形成されていることを特徴とする半導体装置の製造方法。
【請求項８】
請求項１記載の半導体装置の製造方法において、
前記第２金型に形成された突起部の高さは、５ミクロン以上５０ミクロン以下であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体メモリカード（以下、単に「メモリカード」という）における半導体チップ（以下、単に「チップ」という）のパッケージング工程に適用して有効な技術に関する。
【背景技術】
【０００２】
本発明者が検討した技術として、例えば、チップのパッケージングにおいては、以下の技術が考えられる。
【０００３】
例えば、チップが搭載された基板をパッケージングする技術として、トランスファモールド方法がある。トランスファモールド方法とは、エポキシ樹脂（エポキシレジン）を円筒状に圧縮し固めたタブレットを溶融して金型に注入する。そして、加熱、加圧して、予め金型に装填した基板上にあるチップをエポキシ樹脂により封止する方法である。
【０００４】
また、モールド方法として、個片モールドタイプと、ＭＡＰと呼ばれる一括モールドタイプがある。個片モールドタイプは、従来からの方法であり、製品ごとにモールドする方式である。一括モールドタイプは、コストダウンを図るため、基板１枚あたりの取り数を多くしてモールドの生産性や材料歩留まりを向上させる方式であり、基板上にチップを多数搭載し、その表面を樹脂で一括封止した後に基板を切断して個片化するものである。
【０００５】
図８に、個片モールドタイプにおけるメモリカードのモールド後のパッケージ形状を示す。図８に示すように、個片モールドタイプのメモリカードは、基板８１上で複数のメモリカード８２が個別に樹脂封止されている。これを個々のメモリカードに分割して個片化する。
【０００６】
図９に、個片化後のメモリカードのパッケージ形状を示す。図９は、裏側の端子面から見た図である。図９に示すように、メモリカード８２の裏面には、複数の接続端子９１が配置されている。
【０００７】
例えば、個片モールドタイプのトランスファモールド成形技術として、特許文献１に記載される技術がある。  
【特許文献１】特開２００３−３１８２１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、前記のようなトランスファモールド成形技術について、本発明者が検討した結果、以下のようなことが明らかとなった。
【０００９】
例えば、一括モールドタイプのトランスファモールドは、メモリカード製品以外では、次の方法で行われる。まず、モールド用の金型に基板をセットする前に、離型用のフィルムを上部金型のパッケージ成形面にラミネートする。上部金型にフィルムをラミネートした後、下部金型に基板をセットする。下部金型に基板をセットすると、モールド金型の熱が基板に伝導し、基板の反りが発生する。そのまま、反りが発生した状態でモールドを行った場合、金型をクランプしている時、チップと基板を接続しているワイヤが、上部金型と接触してワイヤの変形不良が発生する。この不良を防止するために、基板を金型にセットした直後、チップ及びワイヤへ干渉しない位置である基板外周面を強制的に押え、基板を吸引して基板の反りを防止している。そして、基板を吸引した状態で金型をクランプしてモールドを行っている。
【００１０】
しかし、一括モールドタイプのメモリカードは、他の一括モールドタイプ製品と基板構造が特に異なっている。すなわち、メモリカードには、外部接続機器（カードリーダ等）と接続する接続端子（金端子リード）を、チップ搭載面の裏面側に多数配置している。そして、この接続端子面は、外部接続機器に装着、着脱時における接続端子の損傷を防止するため、基板裏面の上面位置より約５〜５０μｍ凹となっている。
【００１１】
図１０に、一括モールドタイプにおけるメモリカードのパッケージの断面図を示す。図１０に示すように、メモリカードは、厚さ１００μｍ〜４００μｍの基板１０１の上にチップ１０２が搭載され、ワイヤ１０３でワイヤボンディングされ、封止樹脂１０４にてパッケージングされる。基板１０１は、コア１０５に、銅（Ｃｕ）等の材質からなる接続端子１０６が配置され、ＳＲ（ソルダレジスト）１０７及びシルク１０８が被覆されて構成される。接続端子１０６は、外部接続機器と接続できるように凹状に露出しており、基板１０１の表面（シルク１０８の表面）から２０μｍ〜４０μｍの段差がある。
【００１２】
このような一括モールドタイプのメモリカードは、チップが接続端子位置の直上位置に搭載されており、その状態でモールドを行った場合、以下の問題が発生するおそれがある。
【００１３】
図１１に、モールド時の状態の断面図を示す。図１１に示すように、モールド時は、下部金型の下型キャビティ１０９の上に下フィルム１１０をラミネートし、上部金型（図示せず）に上フィルム１１１をラミネートし、その間に、チップ１０２が搭載された基板１０１をセットし、封止樹脂１０４を上部金型に注入してモールドを行う。この時、接続端子１０６は基板裏面部の窪みに形成されているため、その接続端子１０６と下部金型との間に約２０〜４０μｍの隙間がある。この隙間があることにより、モールド時のレジン注入圧（４．９ＭＰａ〜６．８ＭＰａ）がチップ１０２上に加わり、チップ１０２が押し下げられ、これに伴い基板１０１も下方向に押し下げられ、チップクラック１１２が発生するおそれがある。
【００１４】
そこで、本発明の目的は、一括モールドタイプのメモリカードにおいて、トランスファモールド成形時に発生するチップクラックを防止することができる技術を提供することにある。また、半導体装置の製造歩留まりを向上させることにある。
【００１５】
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１７】
すなわち、本発明による半導体装置の製造方法は、基板の表面にチップ、裏面の窪みに接続端子が配置される複数のメモリカードで、裏面の接続端子の下に突起部（受け駒）を設けた状態で複数のメモリカードの表面を一括モールド（樹脂封止）するものである。
【００１８】
具体的には、本発明による半導体装置の製造方法は、複数のメモリカードを構成する複数のチップが搭載された面と反対側の面の窪みに複数の接続端子が形成された基板を、前記チップが搭載された面側に設置される第１金型（上部金型）と、前記接続端子が形成された面側に設置される第２金型（下部金型）とで挟む第１工程と、前記第１金型と前記基板との間に樹脂を注入することにより、前記基板に搭載された複数のチップを一括して封止する第２工程とを有し、前記接続端子直下にある前記第２金型の領域に、周囲より突き出ている突起部が形成され、前記第２工程において前記突起部が前記接続端子を支持することを特徴とするものである。
【発明の効果】
【００１９】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２０】
チップクラックの発生を防止することができる。また、半導体装置の製造歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は本発明の一実施の形態による半導体装置の製造方法において、下フィルムが無い場合のモールドの状態を示す断面図、図２は上下フィルムが有る場合のモールドの状態を示す断面図である。
【００２３】
まず、図１により、本実施の形態に係るモールド時の金型の構成例を説明する。本実施の形態に係る金型は、基板１０１がセットされるモールド用下型金型のキャビティ部（下型キャビティ１０９）に、接続端子１０６位置と接する位置に接続端子受け用の突起部（端子部受け駒１１３）が設けられている。また、下型キャビティ１０９に設けられる突起部の高さは基板裏面上部位置から接続端子上面位置の段差と同等とするために、下型キャビティ上面位置より５〜５０μｍ凸となっている。また、その突起部は、下型キャビティ１０９に開けられた孔に他の部材が嵌合して形成されている。
【００２４】
次に、本実施の形態による半導体装置の製造方法におけるモールド工程を説明する。図１に示すように、モールド時は、上部金型（図示せず）に上フィルム１１１をラミネートし、上フィルム１１１と下型キャビティ１０９の間に、チップ１０２が搭載された基板１０１をセットし、封止樹脂１０４を上部金型に注入してモールドを行う。
【００２５】
すなわち、本実施の形態による半導体装置の製造方法は、複数のメモリカードを構成する複数のチップ１０２が搭載された面と反対側の面の窪みに複数の接続端子１０６が形成された基板１０１を、チップ１０２が搭載された面側に設置される第１金型（上部金型）と、接続端子１０６が形成された面側に設置される第２金型（下部金型）とで挟む第１工程を有するものである。また、第１金型と基板１０１との間に封止樹脂１０４を注入することにより、基板１０１に搭載された複数のチップ１０２を一括して封止する第２工程を有する。そして、接続端子１０６直下にある第２金型の領域に、周囲より突き出ている突起部（端子部受け駒１１３）が形成され、第２工程において突起部が接続端子１０６を支持する。また、第２工程の後に、基板１０１を切断して複数のメモリカードを個片化する第３工程を有する。なお、チップ１０２は、フラッシュメモリ及びコントローラなどを含むメモリカード用の半導体チップである。図示はしないが、メモリカード内にこれらのフラッシュメモリチップおよびコントローラチップを積層させて搭載させることも可能である。また、フラッシュメモリチップを複数個搭載させることで、メモリカードの大容量化を図ることもできる。
【００２６】
上下フィルムがある場合は、図２に示すように、下部金型の下型キャビティ１０９の上に下フィルム１１０をラミネートしてからモールドを行う。この場合は、第２金型に形成された突起部と接続端子１０６との間に下フィルム１１０が挟まれている。
【００２７】
図３は、端子部受け駒１１３の詳細構成を示す図であり、図３（ａ）は断面図、図３（ｂ）は上面から見た図である。図３（ａ）では、上フィルム１１１の上部に上部金型１１４（第１金型）が示されている。
【００２８】
図３（ａ）に示すように、下型キャビティ１０９の端子部受け駒１１３（第２金型に形成された突起部）には、基板１０１を吸着するための吸引機構が設けられている。すなわち、下型キャビティ１０９と端子部受け駒１１３の間に僅かな隙間（基板吸着真空隙間）が設けられており、基板吸着真空穴１１５を介して吸引することにより、基板１０１を吸着する。また、基板吸着真空隙間を確実に設けるために隙間確保用突起１１６を配置する。なお、端子部受け駒１１３の設定高さは、基板段差＋（０．００５ｍｍ〜０．０２ｍｍ）が好ましい。
【００２９】
図３（ｂ）に示すように、下型キャビティ１０９と端子部受け駒１１３の間には、隙間確保用突起１１６が設けられている。基板吸着真空隙間は０．０２ｍｍ〜０．０４ｍｍが好ましい。
【００３０】
以上説明したように、下部金型キャビティ部に突起部を設け、下部金型に基板をセットした時、基板裏面の接続端子位置を突起部で受ける。これにより、基板裏面部の接続端子面と下部金型キャビティ面の間に隙間がなくなり、突起が無いときに発生していたチップクラック不良の発生が防止できる。この効果は、チップの厚さが、１１０μｍから９０μｍ、７０μｍ、５０μｍへと薄型化が進むにつれ、特に有効になる。なお、本実施の形態において、基板の厚さは１３０μｍ〜２６０μｍ、メモリカード全体の厚さは２ｍｍ程度、モールド厚は３００〜８００μｍ程度である。
【００３１】
図４は基板１０１のモールド前の外形を示す図であり、図４（ａ）は上面図、図４（ｂ）は側面図、図４（ｃ）は裏面図である。図４では、２７個の個片製品４１が配列されており、１つの辺上にいくつかのゲート４２が設けられている。また、基板１０１の裏面には、接続端子１０６が個片製品４１ごとに配置されている。
【００３２】
図５は基板１０１の上にチップ１０２を搭載した図であり、図５（ａ）は上面図、図５（ｂ）は側面図である。図５では、個片製品４１ごとに２つのチップ１０２が配置されている。また、チップ１０２は、Ａｕワイヤ１０３によりワイヤボンディングされている。
【００３３】
図６はモールド後の基板１０１の外形図であり、図６（ａ）は上面図、図６（ｂ）は側面図である。図６では、封止樹脂１０４により、９個のチップ１０２が一括して封止されている。
【００３４】
図７は、基板１０１を切断して個片化した後の製品の外形を示す図であり、裏面から見た図である。図６に示した基板１０１を個片製品４１ごとに切断・分割して、図７のようなメモリカード７１の製品が出来上がる。
【００３５】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００３６】
本発明は、半導体装置、電子機器等の製造業において利用可能である。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施の形態による半導体装置の製造方法において、下フィルムが無い場合のモールドの状態を示す断面図である。
【図２】本発明の一実施の形態による半導体装置の製造方法において、上下フィルムが有る場合のモールドの状態を示す断面図である。
【図３】本発明の一実施の形態による半導体装置の製造方法において、端子部受け駒の詳細構成を示す図であり、（ａ）は断面図、（ｂ）は上面図である。
【図４】本発明の一実施の形態による半導体装置の製造方法において、モールド前の基板の外形を示す図であり、（ａ）は上面図、（ｂ）は側面図、（ｃ）は裏面図である。
【図５】本発明の一実施の形態による半導体装置の製造方法において、基板の上にチップを搭載した図であり、（ａ）は上面図、（ｂ）は側面図である。
【図６】本発明の一実施の形態による半導体装置の製造方法において、モールド後の基板の外形図であり、（ａ）は上面図、（ｂ）は側面図である。
【図７】本発明の一実施の形態による半導体装置の製造方法において、基板を切断して個片化した後の製品の外形を示す裏面図である。
【図８】本発明の前提として検討した個片モールドタイプにおけるメモリカードのモールド後のパッケージ形状を示す図である。
【図９】本発明の前提として検討した個片化後のメモリカードのパッケージ形状を示す裏面図である。
【図１０】本発明の前提として検討した一括モールドタイプにおけるメモリカードのパッケージの構造を示す断面図である。
【図１１】本発明の前提として検討した一括モールドタイプにおけるメモリカードのモールド時の状態を示す断面図である。
【符号の説明】
【００３８】
４１  個片製品
４２  ゲート
８１，１０１  基板
７１，８２  メモリカード
９１，１０６  接続端子
１０２  チップ
１０３  ワイヤ
１０４  封止樹脂
１０５  コア
１０７  ＳＲ（ソルダレジスト）
１０８  シルク
１０９  下型キャビティ
１１０  下フィルム
１１１  上フィルム
１１２  チップクラック
１１３  端子部受け駒
１１４  上部金型
１１５  基板吸着真空穴
１１６  隙間確保用突起
【図１】
2007081232.tif 000003
【図２】
2007081232.tif 000004
【図３】
2007081232.tif 000005
【図４】
2007081232.tif 000006
【図５】
2007081232.tif 000007
【図６】
2007081232.tif 000008
【図７】
2007081232.tif 000009
【図８】
2007081232.tif 000010
【図９】
2007081232.tif 000011
【図１０】
2007081232.tif 000012
【図１１】
2007081232.tif 000013