(57)【要約】【課題】  低消費電力化を図るとともに、出力信号における周波数帯域を確保して高速変調を実現する半導体レーザ駆動回路を提供すること。【解決手段】  この半導体レーザ駆動回路１は、変調信号ＩＩＮが入力される入力端子２と、入力端子２にゲート端子４ｇが接続され、ソース端子４ｓが接地されたＦＥＴ４と、ＦＥＴ４のドレイン端子４ｄにゲート端子５ｇが接続され、ソース端子５ｓが接地され、ドレイン端子５ｄが、カソード端子３ｃが接地された半導体レーザダイオード３のアノード端子３ａに接続されたＦＥＴ５と、ＦＥＴ５のゲート端子５ｇとドレイン端子５ｄとの間に接続された帰還抵抗端子６と、半導体レーザダイオード３のアノード端子３ａにインダクタ８を介して接続されたバイアス電流生成用の定電流源９とを備える。【選択図】図１
2007234901.tif 000002
【特許請求の範囲】
【請求項１】
光信号を生成するための半導体レーザダイオードを駆動する半導体レーザ駆動回路において、
変調信号が入力される入力端子と、
前記入力端子にゲート端子が接続され、ソース端子が接地された第１の電界効果型トランジスタと、
前記第１の電界効果型トランジスタのドレイン端子にゲート端子が接続され、ソース端子が接地され、ドレイン端子が、カソード端子が接地された前記半導体レーザダイオードのアノード端子に接続された第２の電界効果型トランジスタと、
前記第２の電界効果型トランジスタの前記ゲート端子とドレイン端子との間に接続された帰還抵抗端子と、
前記半導体レーザダイオードのアノード端子にインダクタを介して接続されたバイアス電流生成用の定電流源と、
を備えることを特徴とする半導体レーザ駆動回路。
【請求項２】
前記帰還抵抗素子に直列に接続されたインダクタをさらに備える、
ことを特徴とする請求項１記載の半導体レーザ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光信号を生成する半導体レーザダイオードを駆動するための半導体レーザ駆動回路に関するものである。
【背景技術】
【０００２】
従来から、光通信において用いられる半導体レーザダイオード用の駆動回路の構成として様々なものが検討されている。例えば、下記特許文献１には、ショットキーゲート電界効果トランジスタが半導体レーザダイオードに並列接続された駆動回路の構成が記載されている。また、下記特許文献２には、ＣＭＯＳトランジスタが半導体レーザダイオードに並列接続された駆動回路の構成が開示されている。
【特許文献１】特開昭６１−１４４９２４号公報
【特許文献２】米国特許第６６１８４０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述したような従来の駆動回路の構成（図６参照）においては、差動トランジスタ対を用いた駆動回路に比して回路の動作電圧を低くすることが可能であり、駆動回路を含む光送信器の消費電力の低減を図れる一方、半導体レーザダイオードの電流の周波数応答は、半導体レーザダイオードに等価的に含まれる直列抵抗及び寄生容量によって決まる時定数によって帯域制限を受けてしまう。これにより、１０Gbit/sのような高速変調を実現するには帯域が不足してしまう傾向にあった。
【０００４】
そこで、本発明は、かかる課題に鑑みて為されたものであり、低消費電力化を図るとともに、出力信号における周波数帯域を確保して高速変調を実現する半導体レーザ駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明の半導体レーザ駆動回路は、光信号を生成するための半導体レーザダイオードを駆動する半導体レーザ駆動回路において、変調信号が入力される入力端子と、入力端子にゲート端子が接続され、ソース端子が接地された第１の電界効果型トランジスタと、第１の電界効果型トランジスタのドレイン端子にゲート端子が接続され、ソース端子が接地され、ドレイン端子が、カソード端子が接地された半導体レーザダイオードのアノード端子に接続された第２の電界効果型トランジスタと、第２の電界効果型トランジスタのゲート端子とドレイン端子との間に接続された帰還抵抗端子と、半導体レーザダイオードのアノード端子にインダクタを介して接続されたバイアス電流生成用の定電流源とを備える。
【０００６】
このような半導体レーザ駆動回路においては、第１及び第２の電界効果型トランジスタ及び帰還抵抗の組合せにより、半導体レーザダイオードにおける出力電流に関する電流利得が大きくされる結果、駆動回路を搭載する光送信器における全体の消費電力を低減することが可能になるとともに、出力電流における周波数帯域も効果的に拡げることができる。
【０００７】
帰還抵抗素子に直列に接続されたインダクタをさらに備えることが好ましい。この場合、第１及び第２の電界効果型トランジスタ及び帰還抵抗の組合せによる周波数帯域拡大の効果を、一層確実なものとすることができる。
【発明の効果】
【０００８】
本発明の半導体レーザ駆動回路によれば、低消費電力化を図るとともに、出力信号における周波数帯域を確保して高速変調を実現することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しつつ本発明に係る光送信器の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。
【００１０】
図１は、本発明の好適な一実施形態である半導体レーザ駆動回路１の回路図である。同図に示す半導体レーザ駆動回路１は、光通信で用いられる光送信器等に内蔵されて、光信号を生成する素子である半導体レーザダイオードを駆動するための回路である。
【００１１】
半導体レーザ駆動回路１は、光信号を生成する半導体レーザダイオード３と、プリドライバ回路（図示せず）に接続されてパルス電流信号である変調信号ＩＩＮが入力される入力端子２と、この入力端子２と半導体レーザダイオード３との間に接続された２つのＮ型の電界効果型トランジスタ（以下、ＦＥＴという）４，５、及び帰還抵抗素子６とを有している。なお、電界効果型トランジスタ４，５としては、消費電力が小さく、集積化が容易である点でＭＯＳＦＥＴが好適に用いられる。
【００１２】
詳細には、入力端子２には、ＦＥＴ４のゲート端子４ｇが接続され、ＦＥＴ４のソース端子４ｓは接地されている。また、ＦＥＴ４のドレイン端子４ｄには、ＦＥＴ５のゲート端子５ｇが接続され、ＦＥＴ５のソース端子５ｓは接地されている。さらに、ゲート端子５ｇ及びドレイン端子４ｄとドレイン端子５ｄとの間には、抵抗値がＲＦである帰還抵抗素子６が接続されている。
【００１３】
ＦＥＴ５のドレイン端子５ｄには、半導体レーザダイオード３のアノード端子３ａが接続され、さらに、このアノード端子３ａにはインダクタンスがＬＢであるインダクタ８を介してバイアス電流ＩＢを生成する定電流源９が接続されている。また、入力端子２には、抵抗値がＲ０である抵抗素子７の一端が接続され、抵抗素子７の他端は接地されている。
【００１４】
このような半導体レーザ駆動回路１においては、定電流源９から半導体レーザダイオード３にバイアス電流ＩＢが供給されると同時に、入力端子２から入力された変調信号ＩＩＮに応じてＦＥＴ４のゲート端子４ｇの電位が変化する。ここで、ゲート端子４ｇの電位が増大すると、ＦＥＴ４のドレイン−ソース間電流I1が増大し、これに伴ってＦＥＴ５のゲート端子５ｇが減少してＦＥＴ５のドレイン−ソース間電流I2が減少する。半導体レーザダイオード３に流れる電流はIB−（I1＋I2）で与えられるため、I1の増加分をΔI1、I2の減少分をΔI2とすると、ΔI1-ΔI2の分だけ半導体レーザダイオード３を流れる電流が変化する（＝変調される。）。このときΔI2>ΔI1とすると、半導体レーザダイオード３を流れる電流が｜ΔI1−ΔI2｜だけ増大する。逆にゲート端子４ｇの電位が減少すると、ＦＥＴ４のドレイン−ソース間電流I1が減少し、ＦＥＴ５のドレイン−ソース間電流I2が増大する。I1、I2の変動分をそれぞれΔI1’、ΔI2’（ΔI2’>ΔI1’）とすれば、半導体レーザダイオード３を流れる電流が｜ΔI1’−ΔI2’｜だけ減少する。
【００１５】
図２は、図１の半導体レーザ駆動回路１の小信号等価回路を示す回路図である。同図に示すように、ＦＥＴ４，５は、それぞれ、ゲート−ソース間容量Ｃｇｓ１，Ｃｇｓ２、ゲート−ドレイン間容量Ｃｇｄ１，Ｃｇｄ２、ドレイン−ソース間容量Ｃｄｓ１，Ｃｄｓ２、及び電流量がｇｍ１・Ｖ１又はｇｍ２・Ｖ２である電流源で等価的に置き換えられ、半導体レーザダイオード３は、抵抗値ＲＬＤの抵抗と、容量値がＣＬＤである寄生容量とで置き換えられる。ここで、ＦＥＴ４，５のトランスコンダクタンスは、それぞれ、ｇｍ１及びｇｍ２であり、ＦＥＴ４，５のゲート電位が、それぞれ、Ｖ１及びＶ２であるものとする。一般的には、インダクタ８は、高周波遮断用のインダクタであるため、この等価回路には含まれない。
【００１６】
従って、入力信号である変調信号ＩＩＮに対する半導体レーザダイオード３に供給される電流ＩＬＤの利得の周波数特性は、下記式（１）；
【数１】
2007234901.tif 000003
［上記式中、Ｚ１〜Ｚ５、ｒ０は、Ｚ１＝ｒ０／（１＋ｓｒ０Ｃｇｓ１）、Ｚ２＝１／ｓＣｇｄ１、Ｚ３＝１／ｓ（Ｃｄｓ１＋Ｃｇｓ２）、Ｚ４＝ＲＦ／（１＋ｓＲＦＣｇｄ２）、Ｚ５＝ＲＬＤ／｛１＋ｓＲＬＤ（Ｃｄｓ２＋ＣＬＤ）｝、ｒ０＝Ｒ０／２によって求まる値である。］
で与えられる。さらに、ＦＥＴ４，５の寄生容量を無視した場合は、Ｚ２、Ｚ３→∞となるので、電流ＩＬＤの利得の周波数特性は、下記式（２）；
【数２】
2007234901.tif 000004
で与えられる。よって、電流ＩＬＤの利得が−３ｄＢ低下するまでの範囲の周波数帯域ｆ−３ｄＢは、下記式（３）；
【数３】
2007234901.tif 000005
で与えられる。
【００１７】
以下、半導体レーザ駆動回路１の入出力特性について比較例と比較しつつ説明する。
【００１８】
図７は、本発明の比較例である半導体レーザ駆動回路９０１の回路図である。同図に示すように、半導体レーザ駆動回路９０１は、変調信号ＩＩＮの生成用の電流源９０２と半導体レーザダイオード３との間に１段のＦＥＴ９０４が接続された構成を有する。すなわち、電流源９０２の一端は、高周波遮断用の容量Ｃ１であるキャパシタ９０３を介してＦＥＴ９０４のゲート端子９０４ｇと接続され、ゲート端子９０４ｇは、さらに、直流成分遮断用のインダクタンスＬ１のインダクタ９０５を介してゲート電圧設定用の端子９０６と接続されている。ＦＥＴ９０４のソース端子９０４ｓは接地され、ドレイン端子９０４ｄは、半導体レーザダイオード３のアノード端子３ａに接続され、アノード端子３ａには、さらに、インダクタンスがＬＢであるインダクタ９０８を介してバイアス電流ＩＢを生成する電流源９０９が接続されている。
【００１９】
このような半導体レーザ駆動回路９０１の回路図の小信号等価回路は、図８に示すとおりである。ここで、ＦＥＴ９０４のゲート−ソース間容量をＣｇｓ、ゲート−ドレイン間容量をＣｇｄ、ドレイン−ソース間容量Ｃｄｓ、及びトランスコンダクタンスをｇｍとする。これより、半導体レーザ駆動回路９０１において、変調信号ＩＩＮに対する半導体レーザダイオード３に供給される電流ＩＬＤの利得の周波数特性は、下記式（４）；
【数４】
2007234901.tif 000006
［上記式中、ａ、ｂは、ａ＝ｒ０ＲＬＤ｛（Ｃｇｄ＋Ｃｇｓ）ＣＬＤ＋ＣｇｓＣｇｄ＋ＣｇｄＣｄｓ＋ＣｇｓＣｄｓ｝、ｂ＝（１＋ｇｍ・ｒ０）ＲＬＤＣｇｄ＋ｒ０（Ｃｇｄ＋Ｃｇｓ）＋ＲＬＤ（ＣＬＤ＋Ｃｄｓ）によって求まる値である。］
によって与えられる。また、ＦＥＴ９０４の寄生容量を無視した場合の電流ＩＬＤの利得の周波数特性は、下記式（５）；
【数５】
2007234901.tif 000007
で与えられる。
【００２０】
図９には、ｇｍ＝60[mA/V]、Ｃｇｓ＝215[fF]、Cｇｄ＝43[fF]、Cｄｓ１＝Cｄｓ２＝150[fF]とした場合に、式（４）によって計算される電流ＩＬＤの利得の周波数特性である振幅特性及び群遅延特性を示す。同図からわかるように、振幅の周波数応答は、半導体レーザダイオードの抵抗ＲＬＤと寄生容量ＣＬＤとで決まる時定数によって帯域制限されてしまい、例えば１０Ｇｂｐｓのような高速変調を実現するには帯域が不足してしまう。この例では、半導体レーザ駆動回路９０１における周波数帯域は約６．３ＧＨｚである。
【００２１】
以上の結果を踏まえて、式（２）と式（５）とを比較すると、半導体レーザ駆動回路１の電流利得は、ｇｍ２・ＲＦ＞２となるように設定すれば、半導体レーザ駆動回路９０１に比して｜１−ｇｍ２・ＲＦ｜倍大きくなることが分かる。このことは、半導体レーザ駆動回路１の前段に接続されるプリドライバ回路における出力電流を１／｜１−ｇｍ２・ＲＦ｜倍に減らすことができることを意味している。
【００２２】
ここで、半導体レーザ駆動回路が内蔵される光送信器全体の消費電力は、駆動回路全体に流れる電流と、駆動回路に接続されるプリドライバ回路の出力電流との和によって決まるため、低消費電力化のためにはプリドライバ回路の出力電流も小さくする必要がある。特に駆動回路内に使用されるＦＥＴとしてシリコンを含むＣＭＯＳデバイスを用いた場合、ＧａＡｓ系のＦＥＴに比べるとトランスコンダクタンスが小さいため、プリドライバ回路の消費電力の増大の影響が無視できなくなる。プリドライバ回路の消費電力の低減を実現するためには、ＦＥＴのトランスコンダクタンスを大きくすることが有効であるが、トランスコンダクタンスを大きくするためには、ゲート幅を拡げる必要があり、寄生容量増大による高周波特性への影響を考慮するとトランスコンダクタンスを大きくすることにも限界がある。また、抵抗値Ｒ０は、回路の特性インピーダンスであり大きくすることは可能であるが、汎用的なドライバ回路を使用するためにはＲ０を所定値（例えば５０Ω）にすることが望ましい。このような問題に対して、半導体レーザ駆動回路１においては、ＦＥＴのトランスコンダクタンスや抵抗値を大きくすることなく、プリドライバ回路における出力電流を効果的に減らすことができる。
【００２３】
また、式（３）及び式（５）より、半導体レーザ駆動回路１の周波数帯域は、半導体レーザ駆動回路９０１に比して（１＋ｇｍ２・ＲＬＤ）倍に拡がっていることも分かる。
【００２４】
以上説明したように、本発明の半導体レーザ駆動回路１においては、低電圧動作が可能というＦＥＴを含むシャント接続構成のメリットを生かしつつ、ＦＥＴ４，５及び帰還抵抗素子６の組合せにより半導体レーザダイオード３の出力電流ＩＬＤに関する電流利得ＩＬＤ／ＩＩＮが大きくされる結果、さらに、プリドライバ回路の低消費電力化が実現される。また、電流利得ＩＬＤ／ＩＩＮにおける周波数帯域が、半導体レーザダイオードの時定数によって決まる帯域からさらに広くされて１０Ｇｂｐｓという高速変調をも可能とする。その結果、駆動回路１を搭載する光送信器における全体の消費電力を低減することが可能になるとともに、出力電流ＩＬＤにおける周波数帯域も効果的に拡げることができる。
【００２５】
なお、本発明は、前述した実施形態に限定されるものではない。例えば、２つのＦＥＴに接続される帰還抵抗と直列にインダクタが接続されてもよい。図４には、このような場合の本発明の変形例である半導体レーザ駆動回路２１を示す。この半導体レーザ駆動回路２１は、帰還抵抗素子６とＦＥＴ５のドレイン端子５ｄとの間において、帰還抵抗素子６と直列接続されたインダクタンスがＬＦのインダクタ２２を備えている。
【００２６】
このような半導体レーザ駆動回路２１によれば、出力電流における周波数特性が大幅に改善される。つまり、半導体レーザ駆動回路１においては、帰還抵抗素子６による帯域拡大の効果が帰還抵抗値ＲＦによって生じる別の周波数極点によって損なわれてしまう可能性がある。例えば、図３には、半導体レーザ駆動回路１において、ｇｍ１＝ｇｍ２＝60[mA/V]、Ｃｇｓ１＝Ｃｇｓ２＝215[fF]、Cｇｄ１＝Cｇｄ２＝43[fF]、Cｄｓ１＝Cｄｓ２＝150[fF]とした場合に、式（１）によって計算される電流ＩＬＤの利得の周波数特性である振幅特性及び群遅延特性を示す。例えば、図３と図９における電流利得を比較すると、半導体レーザ駆動回路１における利得が約１．４倍大きくなっているが、周波数帯域改善の効果があまり大きく現れていない。
【００２７】
これに対して、半導体レーザ駆動回路２１においては、インダクタ２２を備えることで、周波数極点の影響を補償することができ、ＦＥＴの寄生容量とインダクタ２２の共振周波数を最適に設定することにより、周波数拡大の効果を一層確実なものにすることができる。図５は、図３における半導体レーザ駆動回路１の回路定数と同一の回路定数で、インダクタ２２のインダクタンスＬＦ＝0.45[nH]とした場合の電流ＩＬＤの利得の周波数特性である振幅特性及び群遅延特性を示す。このように、半導体レーザ駆動回路２１においては、電流ＩＬＤの利得の周波数特性が大幅に改善されている。また、インダクタ２２の値は1[nH]以下であり、ICチップ上に容易に形成可能である。
【図面の簡単な説明】
【００２８】
【図１】本発明の好適な一実施形態である半導体レーザ駆動回路の回路図である。
【図２】図１の半導体レーザ駆動回路の小信号等価回路を示す回路図である。
【図３】図１の半導体レーザ駆動回路における出力電流利得の周波数特性である振幅特性及び群遅延特性を示す。
【図４】本発明の変形例である半導体レーザ駆動回路の回路図である。
【図５】図４の半導体レーザ駆動回路における出力電流利得の周波数特性である振幅特性及び群遅延特性を示す。
【図６】従来の半導体レーザ駆動回路の回路図である。
【図７】本発明の比較例である半導体レーザ駆動回路の回路図である。
【図８】図７の半導体レーザ駆動回路の小信号等価回路を示す回路図である。
【図９】図７の半導体レーザ駆動回路における出力電流利得の周波数特性である振幅特性及び群遅延特性を示す。
【符号の説明】
【００２９】
１，２１…半導体レーザ駆動回路、２…入力端子、３…半導体レーザダイオード、３ａ…アノード端子、３ｃ…カソード端子、４…ＦＥＴ（第１の電界効果型トランジスタ）、５…ＦＥＴ（第２の電界効果型トランジスタ）、４ｄ，５ｄ…ドレイン端子、４ｇ，５ｇ…ゲート端子、４ｓ，５ｓ…ソース端子、６…帰還抵抗素子、８，２２…インダクタ、９…電流源。
【図１】
2007234901.tif 000008
【図２】
2007234901.tif 000009
【図３】
2007234901.tif 000010
【図４】
2007234901.tif 000011
【図５】
2007234901.tif 000012
【図６】
2007234901.tif 000013
【図７】
2007234901.tif 000014
【図８】
2007234901.tif 000015
【図９】
2007234901.tif 000016