(57)【要約】【課題】  外部接続用リードにウィスカが発生することを抑制する。【解決手段】  外部接続用リードをFeとNiの合金（42Alloy）で形成し、その表面に、SnとCuの合金からなる外装めっき膜を形成する。次に、熱処理炉１２を用いて、外装めっき膜の融点Ｔ０以上の温度で熱処理し、外装めっき膜を溶融させる。このとき、Ｔ０以上の温度が２０秒以上保持されるようにする。上記熱処理により、外装めっき膜の粒界を消失させることができる。これにより、外装めっき膜の内部応力を緩和させ、ウィスカの発生を抑制することができる。【選択図】      図９
2007081235.tif 000002
【特許請求の範囲】
【請求項１】
外部接続用リードの表面にSnを含むめっき膜を形成する工程と、
前記めっき膜を溶融する熱処理工程とを有し、
前記熱処理工程は、前記めっき膜の融点以上の温度を２０秒以上保持することを特徴とする半導体装置の製造方法。
【請求項２】
外部接続用リードの表面にSnを含むめっき膜を形成する工程と、
前記めっき膜を溶融する熱処理工程とを有し、
前記熱処理工程は、前記めっき膜の表面に形成された酸化膜が破壊されるまで溶融状態を維持することを特徴とする半導体装置の製造方法。
【請求項３】
前記熱処理工程の最大温度は、半導体装置の耐熱保証温度以下であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記熱処理工程は、前記外部接続用リードの外部機器に接続される面が下向きとした状態で行われることを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記熱処理工程は、不活性雰囲気中で行われることを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記めっき膜を形成する工程の後、前記熱処理工程を行う前に、前記リード端子の成形工程を行うことを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記熱処理工程の後に、前記外装めっき膜に端子を接触させて電気特性試験を行うことを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記リード端子の成形工程の後、前記熱処理工程の前に、前記外装めっき膜に端子を接触させて電気特性試験を行うことを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に、半導体装置の外部接続用リードの形成において、リードの短絡不良の原因となるウィスカの発生を抑制する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
樹脂封止型の半導体装置の製造方法において、外部機器と良好に接合させるため、外部接続用リードの表面には、外装めっき膜が形成される。これを形成することにより、外部接続用リードが実装基板等と接続される際に、良好な半田付け性が得られる。外装めっき膜の材料としては、Sn（錫）にPb（鉛）を添加したSn-Pb合金が広く用いられてきた。この合金は濡れ性に優れ、接続強度を向上させることができる（例えば、特許文献１参照）。
【０００３】
しかし、近年は、環境への配慮から、電子機器に鉛を使用しないことが要求されるため、外装めっき膜には、鉛を含まない材料が用いられている。このため、Sn-Pb合金に代えて、SnにBi（ビスマス）を添加したSn-Bi合金などが用いられてきている。
【０００４】
外装めっき膜としてSn-Biなどの合金を用いた場合、めっき膜の表面からウィスカと呼ばれる金属ひげが発生する。これが成長して長くなると、隣接する外部接続用リード同士が短絡する不具合を発生させる可能性がある。ウィスカの発生は、外装めっき膜の形成後にアニール処理等を行うことにより低減させることができる（例えば、特許文献２参照）。
【０００５】
【特許文献１】特開２００４−２００２４９号公報
【特許文献２】特開２００２−３６８１７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上記従来技術による方法では、ウィスカの発生を十分に低減させることができなかった。
【０００７】
本発明は上記課題を解決するためになされたもので、樹脂封止型の半導体装置の製造方法において、外部接続用リードの短絡不良の原因となるウィスカの発生を抑制することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置の製造方法は、外部接続用リードの表面にSnを含むめっき膜を形成する工程と、前記めっき膜を溶融する熱処理工程とを有し、前記熱処理工程は、前記めっき膜の融点以上の温度を２０秒以上保持することを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【０００９】
本発明によれば、樹脂封止型の半導体装置の製造方法において、外部接続用リードの短絡不良の原因となるウィスカの発生を低く抑えることができる。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
【００１１】
実施の形態１．
本実施の形態に係る半導体装置の製造方法について説明する。まず、図示しないが、ウェハの主面上にトランジスタなどの素子を形成する。次に、ウェハをダイシングして、半導体チップごとに切断する。図１は、上記半導体チップを搭載して、半導体パッケージを形成するためのリードフレーム１の平面図である。リードフレーム１は、Fe（鉄）とNi（ニッケル）からなり、Niが42%（重量%）含まれた合金（42Alloy）を用いて形成されている。（通常、リードフレームは、アレイ状に複数個が連なっているが、ここでは１つのリードフレームのみを示す。）リードフレーム１の中央部に、ダイパッド２が設けられている。リードフレーム１の外周に沿って、複数のリード３が設けられている。ダイパッド２とリード３との間には、タイバー４が設けられている。リード３を囲むようにフレーム枠５が設けられ、リード３を支持している。リードフレーム１の四隅には、吊りリード６が設けられ、ダイパッド２とフレーム枠５とを接続している。
【００１２】
次に、図２に示すように、ダイパッド２の上に、半導体チップ７を搭載する。次に、半導体チップ７とリード３とを、金属ワイヤ８でワイヤボンディングする。次に、リードフレーム１の表面および裏面から、タイバー４を封止金型（図示しない）で挟むようにして、半導体チップ７全体を覆う。次に、封止金型の内部に樹脂を注入する。このとき、注入された樹脂はタイバー４により塞き止められ、封止金型の外部には流出しない。次に、封止金型を除去する。その結果、図３に示すように、半導体チップ７（図示しない）を覆う封止樹脂９が形成される。
【００１３】
次に、タイバー４を打ち抜き、切断する。この結果、図４に示すように、隣接するリード３のタイバー４により接続されていた部分が、電気的に分離される。次に、吊りリード６を打ち抜き、切断する。この結果、図５に示すように、外部接続用リード３ａが形成される。
【００１４】
次に、図５に示した外部接続用リード３ａの表面に、電解めっき法を用いて、外装めっき膜１０を形成する。この膜は、Sn（錫）にCu（銅）を添加した合金である。このとき、リードフレーム１の断面図は、図６に示すようになる。外装めっき膜１０を形成する工程は、タイバー４打ち抜き工程や、吊りリード６打ち抜き工程の前に行うこともできる。次に、外部接続用リード３ａを折り曲げ加工し、先端部を切断する。この結果、図７（斜視図）に示すように、外部接続用リード３ａが成形される。
【００１５】
以上説明した製造方法により、外部接続用リード３ａの表面に外装めっき膜１０が形成され、外部接続用リード３ａが成形される。この結果、図８（断面図）に示すように、個片化された半導体パッケージ１１が形成される。半導体パッケージ１１のダイパッド２の上には、半導体チップ７が固定されている。半導体チップ７は、金属ワイヤ８を介して、内部接続用リード３ｂと接続されている。ダイパッド２、半導体チップ７、金属ワイヤ８、内部接続用リード３ｂは、全体が封止樹脂９に覆われている。内部接続用リード３ｂは、外部接続用リード３ａに接続されている。外部接続用リード３ａは折り曲げ成形され、その表面には、外装めっき膜１０が形成されている。
【００１６】
次に、外装めっき膜１０の表面にウィスカ（金属ひげ）が発生することを抑制するため、外装めっき膜１０を溶融する熱処理工程を行う。この熱処理は、例えば、図９に示す熱処理炉１２により行う。熱処理炉１２のIN側から半導体パッケージ１１が搬入される。半導体パッケージ１１は、熱処理された後に、熱処理炉１２のOUT側から外部に搬出される。熱処理炉１２の内部には、ヒーター１３ａ、１３ｂが設けられている。これらは、熱風および遠赤外線により、熱処理炉１２の内部を加熱することができる。熱処理炉１２には、搬送用の金網ベルト１４が設けられている。金網ベルト１４の上には、耐熱性のトレイ１５が設けられている。トレイ１５の上には、半導体パッケージ１１（図８参照）が載置されている。このとき、半導体パッケージ１１は、実装面１１ａが下向きとなる状態、すなわち、外部接続用リード３ａの外部機器（実装基板など）に接続される面が下向きとなる状態で載置する。このようにして熱処理を行うことにより、外装めっき膜１０（図８参照）が溶融した後に、外装めっき膜１０の実装基板と接触する部分の膜厚が薄くなることを防止できる。これにより、半導体パッケージ１１を実装基板に半田付けする際に、半田付け不良を防止することができる。
【００１７】
また、上記熱処理は、窒素などの不活性雰囲気中で行うことが好ましい。このようにして熱処理を行うことにより、外装めっき膜１０を溶融させる際に、表面が酸化されるのを防止することができる。これにより、外装めっき膜１０を効果的に溶融させることができる。
【００１８】
上記熱処理工程の熱処理温度の経時変化を図１０に示す。このグラフの横軸は、半導体パッケージ１１が熱処理炉１２の内部に搬入された後の時間ｔを示している。縦軸は、各時間ｔにおける熱処理温度（外装めっき膜１０の温度）Ｔを示している。半導体パッケージ１１が熱処理炉１２の内部に搬入されると、温度Ｔは、ｔ１で外装めっき膜１０の融点温度Ｔ０（約２２７℃）に達する。さらに、温度Ｔは最大温度Ｔ１（約２４５℃）まで昇温する。その後、温度Ｔは徐々に下がり、ｔ２で融点温度Ｔ０となる。さらに時間ｔ２経過後は、温度ＴはＴ０より低くなる。その後、半導体パッケージ１１は、熱処理炉１２の外部に搬出される。上記熱処理工程において、ｔ１からｔ２に至るまでの間、温度Ｔは、外装めっき膜１０の融点温度Ｔ０以上に保持されている。上記熱処理工程では、ｔ２−ｔ１（以下、「融点温度以上保持時間ｔＨ」という）を、２０秒以上とした。
【００１９】
次に、上記熱処理の最大温度Ｔ１を変えて、外装めっき膜１０の表面に発生するウィスカの最大長さ（以下、「Maxウィスカ長」という）を評価した結果を図１１に示す。熱処理無しのサンプル（リファレンス）と、最大温度Ｔ１が２１０℃のサンプルについては、融点温度以上保持時間ｔＨはゼロである。最大温度Ｔ１が２３０℃のサンプルの融点温度以上保持時間ｔＨは、２０秒未満である。最大温度Ｔ１が２４５℃、２６０℃のサンプルの融点温度以上保持時間ｔＨは、いずれも２０秒以上である。これらのサンプルについて、温度サイクル試験後、および恒温恒湿試験後にMaxウィスカ長を評価した。図１１に示すように、温度サイクル試験後では、熱処理の最大温度Ｔ１を２４５℃以上とすると、Maxウィスカ長はリファレンスと比較して３分の１以下に抑えられている。また、恒温恒湿試験後では、熱処理の最大温度Ｔ１を２３０℃以上とすると、Maxウィスカ長はほぼゼロに抑えられている。これらのことから、上述した熱処理において、最大温度Ｔ１を外装めっき膜１０の融点温度（約２２７℃）以上とし、融点温度以上保持時間ｔＨを２０秒以上とすることにより、Maxウィスカ長を効果的に低減させることができる。
【００２０】
また、上述した熱処理において、図１０に示した最大温度Ｔ１は、製品毎の耐熱保証温度以下であることが好ましい。これは、製品毎の耐熱保証温度より高い温度で熱処理を行うと、半導体パッケージ１１にクラックが発生する可能性があるためである。従って、上記最大温度Ｔ１を製品毎の耐熱保証温度以下とすることにより、半導体パッケージ１１のクラック発生を効果的に抑制することができる。最大温度Ｔ１について、製品毎の耐熱保証温度以下に限る物ではないが、製品毎の耐熱保証温度以下とすることによって、半導体パッケージ１１のクラック発生を効果的に抑制することができる。
【００２１】
図９、図１０に示した熱処理（最大温度Ｔ１が２４５℃、融点温度以上保持時間ｔＨが２０秒以上）を行った後の、外装めっき膜１０の断面ＳＥＭ像を図１２に示す。また、熱処理を行っていない外装めっき膜１０の断面ＳＥＭ像を、図１３に示す。図１２に示すように、上記熱処理を行った後の外装めっき膜１０には、結晶粒界が存在していない。これに対して図１３に示すように、ピーク温度が低い外装めっき１０には、結晶粒界が存在する。これらの結果より、上記熱処理により、外装めっき膜１０の結晶粒界が消失したと考えられる。
【００２２】
また、上記熱処理では、外装めっき膜１０の表面に形成された酸化膜が破壊されるまで、溶融状態を維持することが好適である。これは、以下に理由によると考えられる。外装めっき膜１０を熱処理する前には、その表面に薄い酸化膜が形成されている。このため、図１０の最大温度Ｔ１が外装めっき膜１０の融点以上であっても、融点温度以上保持時間ｔＨが２０秒未満であるときは、上記酸化膜が破壊されないことがある。この場合、外装めっき膜１０は十分に流動しないため、外装めっき膜１０成膜時に形成された結晶粒界組織が十分破壊されず、外装めっき膜１０の組織の不均一が十分に解消されずに、熱処理後に、外装めっき膜１０の成膜時に形成された結晶粒界組織が部分的に残留する可能性がある。しかし、融点温度以上保持時間ｔＨを２０秒以上として、上記酸化膜が破壊されるまで溶融状態を維持すれば、外装めっき膜１０は良好に流動し、結晶組織の不均一は十分に解消される。これにより、図１２に示すように、外装めっき膜１０の結晶粒界を消失させることができる。
【００２３】
外装めっき膜１０にめっき成膜時に形成された結晶粒界組織が残存する場合は、これに沿った内部応力により、外装めっき膜１０にウィスカが発生しやすい。これに対して、図１２に示すように、外装めっき膜１０の結晶粒界組織は、上記熱処理後に消失している。これにより、結晶粒界に沿った内部応力が存在しないため、外装めっき膜１０にウィスカが発生することを効果的に低減させることができる。
【００２４】
つまり、上記熱処理においては、融点温度以上保持時間ｔＨを２０秒以上とし、外装めっき膜１０の表面に形成された酸化膜が破壊されるまで溶融状態を維持するようにした。これにより、図１２に示したように、結晶粒界組織のない外装めっき膜１０を形成することができる。従って、外装めっき膜１０にウィスカが発生することを低く抑えることができる。
【００２５】
また、外装めっき膜１０を溶融させた後は、溶融する前と比較して、膜厚ばらつきが大きくなる。本実施の形態では、外装めっき膜１０を形成する工程（図６参照）の後に、外部接続用リード３ａを成形し（図７参照）、リード成形工程後に外装めっき膜１０の熱処理（図９、図１０参照）を行うようにした。つまり、外装めっき膜１０の膜厚が、より均一な状態で、外部接続用リード３ａの成形を行うことができる。これにより、外部接続用リードの成形不良の発生を防止することができる。
【００２６】
次に、半導体パッケージの電気特性試験を行う。これは、テスターにより行われる。例えば、図１４に示すように、半導体パッケージ１１をテスターのソケット１６にセットする。そして、外装めっき膜１０（外部接続用リード３ａ）に、コンタクトピン（接触端子）１７を接触させて、電気特性試験を行う。
【００２７】
次に、上記電気特性試験の結果、良品と判定された半導体パッケージを、実装基板上に半田付けする。例えば、図１５に示す実装基板１８を準備する。次に、実装基板１８の接続端子１９上に、溶融した半田２０を付着させる。そして、この半田に外部接続用リード３ａの先端部（外装めっき膜１０）を接触させる。このようにして、外部接続用リード３ａを実装基板１８に半田付けする。前述したように、図９に示した熱処理工程は、実装面１１ａが下向きとなる状態（外部接続用リード３ａの実装基板１８に接続される面が下向きとなる状態）で行われるようにした。このため、外装めっき膜１０の半田２０と接触する部分は、外部接続用リード３ａの他の部分と比較してやや厚くなっている。これにより、外部接続用リード３ａと実装基板１８との半田付け不良を防止することができる。
【００２８】
本実施の形態では、図１４に示した電気特性試験は、図９、図１０に示した熱処理工程よりも後に行うようにする。これにより、上記熱処理工程の熱負荷により不良が発生した場合は、上記電気特性試験により、この不良をスクリーニングすることができる。
【００２９】
実施の形態２．
本実施の形態に係る半導体装置の製造方法について説明する。本実施の形態では、実施の形態１と異なる点を中心に説明する。まず、実施の形態１と同様に、ウェハの主面上にトランジスタなどの素子を形成する工程から、外部接続用リード３ａを成形するまでの工程（図７参照）を、実施の形態１と同様にして行う。
【００３０】
次に、図１４に示すように、半導体パッケージ１１をテスターのソケット１６にセットする。そして、外装めっき膜１０（外部接続用リード３ａ）にコンタクトピン１７を接触させて、電気特性試験を行う。その後、外装めっき膜１０の熱処理工程を行う。熱処理の方法は、実施の形態１で示した方法（図９、１０参照）と同様にして行う。さらに、図１５に示した半田付け工程を行う。
【００３１】
実施の形態１では、図１４に示した電気特性試験を、図９、図１０に示した熱処理工程よりも後に行うようにした。これに対して本実施の形態２では、上記電気特性試験を、上記熱処理工程（図９、１０参照）よりも前に行うようにする。その他の構成については、実施の形態１と同様であるので、説明を省略する。
【００３２】
上記熱処理工程（図９、１０参照）の前は、外装めっき膜１０が溶融される前であるため、外装めっき膜１０の膜厚は、熱処理工程後と比較してより均一であり、リードの寸法精度が高い。これにより、電気特性試験（図１４参照）において、外装めっき膜１０（外部接続用リード３ａ）と、コンタクトピン１７との接触不良を低減させることができる。従って、上記電気特性試験の誤試験を、効果的に防止することができる。
【図面の簡単な説明】
【００３３】
【図１】実施の形態１、２に係る半導体装置の製造方法を示す図。
【図２】実施の形態１、２に係る半導体装置の製造方法を示す図。
【図３】実施の形態１、２に係る半導体装置の製造方法を示す図。
【図４】実施の形態１、２に係る半導体装置の製造方法を示す図。
【図５】実施の形態１、２に係る半導体装置の製造方法を示す図。
【図６】実施の形態１、２に係る半導体装置の製造方法を示す図。
【図７】実施の形態１、２に係る半導体装置の製造方法を示す図。
【図８】実施の形態１、２に係る半導体装置の製造方法を示す図。
【図９】実施の形態１、２に係る半導体装置の製造方法を示す図。
【図１０】実施の形態１、２に係る半導体装置の製造方法を示す図。
【図１１】Maxウィスカ長の熱処理温度最大値Ｔ１依存を示す図。
【図１２】外部接続用リードの断面ＳＥＭ像。
【図１３】外部接続用リードの断面ＳＥＭ像。
【図１４】半導体パッケージの電気測定試験方法を示す図。
【図１５】実施の形態１、２に係る半導体装置の製造方法を示す図。
【符号の説明】
【００３４】
１  リードフレーム、２  ダイパッド、３  リード、３ａ  外部接続用リード、３ｂ  内部接続用リード、７  半導体チップ、９  封止樹脂、１０  外装めっき膜、１１  半導体パッケージ、１２  熱処理炉、１７  コンタクトピン、１８  実装基板、２０  半田。
【図１】
2007081235.tif 000003
【図２】
2007081235.tif 000004
【図３】
2007081235.tif 000005
【図４】
2007081235.tif 000006
【図５】
2007081235.tif 000007
【図６】
2007081235.tif 000008
【図７】
2007081235.tif 000009
【図８】
2007081235.tif 000010
【図９】
2007081235.tif 000011
【図１０】
2007081235.tif 000012
【図１１】
2007081235.tif 000013
【図１２】
2007081235.tif 000014
【図１３】
2007081235.tif 000015
【図１４】
2007081235.tif 000016
【図１５】
2007081235.tif 000017