(57)【要約】      （修正有）【課題】電子素子パッケージ用印刷回路基板及びその製造方法を提供する。【解決手段】第１絶縁層３４ａの一面にボンディングパッド３６ｃを含む回路パターン３６を形成する段階と、第１絶縁層の一面に第２絶縁層３４ｂを積層する段階と、ボンディングパッドが形成された位置に応じて、第１絶縁層の一部または第２絶縁層の一部を除去してボンディングパッドを露出させる段階と、を含む電子素子パッケージ用印刷回路基板の製造方法は、単層の回路パターンでワイヤボンディングなしで電子素子を実装できる印刷回路基板を提供することができる。【選択図】図３
2007335845.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１絶縁層の一面にボンディングパッドを含む回路パターンを形成する段階と、
（ｂ）上記第１絶縁層の一面に第２絶縁層を積層する段階と、及び
（ｃ）上記ボンディングパッドが形成された位置に応じて、第１絶縁層の一部または上記第２絶縁層の一部を除去して上記ボンディングパッドを露出させる段階と、
を含む電子素子パッケージ用印刷回路基板の製造方法。
【請求項２】
前記回路パターンは、ソルダボールパッドをさらに含み、前記段階（ｃ）は、前記ソルダボールパッドが形成された位置に応じて前記第１絶縁層の一部または前記第２絶縁層の一部を除去することで前記ソルダボールパッドを露出させる段階をさらに含むことを特徴とする請求項１に記載の電子素子パッケージ用印刷回路基板の製造方法。
【請求項３】
前記段階（ａ）は、
（ａ１）キャリア板にシード層（Ｓｅｅｄ Ｌａｙｅｒ）を積層する段階と、
（ａ２）前記シード層に前記回路パターンを形成する段階と、
（ａ３）前記キャリア板に前記第１絶縁層を積層するが、前記回路パターンを前記第１絶縁層に陥入させる段階と、及び
（ａ４）前記キャリア板と前記シード層を除去する段階と、
をさらに含む請求項１に記載の電子素子パッケージ用印刷回路基板の製造方法。
【請求項４】
前記第１絶縁層と前記第２絶縁層は感光性材料を含み、
前記段階（ｃ）で、前記第１絶縁層の一部と前記第２絶縁層の一部が、露光及び現像工程により除去される請求項１に記載の電子素子パッケージ用印刷回路基板の製造方法。
【請求項５】
第１絶縁層と、
前記第１絶縁層の一面に単層で積層され、ボンディングパッドとソルダボールパッドを含む回路パターンと、
前記第１絶縁層の一面に積層された第２絶縁層を含み、
前記ボンディングパッドと前記ソルダボールパッドが露出されるように、前記ボンディングパッドと前記ソルダボールパッドが形成された位置に応じて前記第１絶縁層の一部と前記第２絶縁層の一部を除去することで形成されるキャビティ（ｃａｖｉｔｙ）を含む電子素子パッケージ用印刷回路基板。
【請求項６】
前記第１絶縁層及び前記第２絶縁層は、感光性であることを特徴とする請求項５に記載の電子素子パッケージ用印刷回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子素子パッケージ用印刷回路基板及びその製造方法に関する。
【背景技術】
【０００２】
電子産業の発達により多くの電子機器にメモリチップが搭載されているメモリパッケージの使用量が急増している。また、このようなメモリパッケージを製造して供給する会社も増えているし、メモリパッケージに対する事業領域を確張する会社も増加している。このような市場状況によりメモリパッケージの価格競争力が深化されてメモリパッケージの価格も漸次安くなっていて、費用を減らすことができる方法に対する様々な方案が提示されている。
【０００３】
現在、このようなメモリパッケージの大部分は、図１ａ、図１ｂのようにワイヤボンディング（Ｗｉｒｅ ｂｏｎｄｉｎｇ）を用いてメモリチップ（Ｍｅｍｏｒｙ ｃｈｉｐ）と基板を連結して一つのパッケージを製造する方向に具現されており、このような基板をＢＯＣ（Ｂｏａｒｄ-ｏｎ-ｃｈｉｐ）と呼んでいる。ＢＯＣは、メモリチップ の特性を生かすために特別に開発された基板であって、メモリチップのパッドが中心に位置しているし、信号処理の速度増加のためにパッドから直ちに基板に連結する構造になっている。メモリチップを基板の下に付着させて、パッドから直ちに基板に連結するために、パッドが位置している部分にスロットを形成してその間でワイヤボンディングをする構造である。よって、基板のメタル層は、単に一層だけが必要であるので、その製造費用が安くなり、メモリパッケージの価格競争力で優位を占めることができる。
【０００４】
しかし、半導体の製造技術が非常に速く発展することにより、メモリパッケージの容量も増加することになった。このような技術の発展によって、従来のＢＯＣを用いる場合、ワイヤ（ｗｉｒｅ）での信号の損失が発生する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、単層の回路パターンに高容量のメモリチップを搭載することができる電子素子パッケージ用印刷回路基板及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によれば、（ａ）第１絶縁層の一面にボンディングパッドを含む回路パターンを形成する段階と、（ｂ）第１絶縁層の一面に第２絶縁層を積層する段階と、及び（ｃ）ボンディングパッドが形成された位置に応じて、第１絶縁層の一部または第２絶縁層の一部を除去してボンディングパッドを露出させる段階と、を含む電子素子パッケージ用印刷回路基板の製造方法が提供される。このような単層回路パターンで構成された電子素子パッケージ用印刷回路基板は、ワイヤボンディングなしで電子素子を実装することができる。
【０００７】
一方、回路パターンは、ソルダボールパッドをさらに含むことができるが、この際、上記段階（ｃ）は、ソルダボールパッドが形成された位置に応じて第１絶縁層の一部または第２絶縁層の一部を除去することによりソルダボールパッドを露出させる段階をさらに含むことができる。
【０００８】
また、段階（ａ）は、（ａ１）キャリア板にシード層（Ｓｅｅｄ Ｌａｙｅｒ）を積層する段階と、（ａ２）シード層に回路パターンを形成する段階と、（ａ３）キャリア板に第１絶縁層を積層するが、回路パターンを第１絶縁層に陥入させる段階と、及び（ａ４）キャリア板とシード層を除去する段階と、を含んで行われることができる。
【０００９】
以上の第１絶縁層と上記第２絶縁層は、感光性材料を用いることができ、この場合、上記段階（ｃ）の上記第１絶縁層の一部と上記第２絶縁層の一部は、露光及び現像工程により除去することができる。感光性材料を用いる場合、第１絶縁層及び第２絶縁層を所望する位置から容易に除去することができる。
【００１０】
本発明の別の実施形態によれば、第１絶縁層と、第１絶縁層の一面に単層で積層され、ボンディングパッドとソルダボールパッドとを含む回路パターンと、第１絶縁層の一面に積層された第２絶縁層を含むが、ボンディングパッドとソルダボールパッドが露出されるようにボンディングパッドとソルダボールパッドが形成された位置に応じて第１絶縁層の一部と第２絶縁層の一部を除去して形成されるキャビティ（ｃａｖｉｔｙ）を含む電子素子パッケージ用印刷回路基板が提供される。
【発明の効果】
【００１１】
本発明の実施例によれば、既存電子素子パッケージ用印刷回路基板より信号線の長さが短くなって速く信号の処理が可能である。また、セミアディティブ工法で高密度の回路形成が可能である。また、単層の回路パターン層で構成されて放熱効果が良い。
【発明を実施するための最良の形態】
【００１２】
以下、本発明による電子素子パッケージ用印刷回路基板及びその製造方法の好ましい実施例を添付図面を参照して詳しく説明する。添付図面を参照して説明することにおいて、図面符号にかかわらず同一である構成要素は同一な参照符号を付与し、これに対する重複される説明は略する。
【００１３】
図２は、本発明の好ましい第１実施例による電子素子パッケージ用印刷回路基板の製造方法の順序図であり、図３は、本発明の好ましい第１実施例によるメモリパッケージの製造工程図である。図３を参照すると、キャリア板３１、シード層（Ｓｅｅｄ Ｌａｙｅｒ）３２、ドライフィルム３３、第１絶縁層３４ａ、第２絶縁層３４ｂ、ソルダボールパッド３６ａ、回路パターン３６、ボンディングパッド３６ｃ、メッキ層３７が示されている。
【００１４】
図２のＳ２１は、第１絶縁層３４ａにソルダボールパッド３６ａ及びボンディングパッド３６ｃを含む回路パターン３６を形成する段階であって、図３の（ａ）から（ｆ）は、これに応ずる工程である。
【００１５】
図３の（ａ）は、キャリア板３１にシード層３２を積層する段階である。シード層３２は、無電解メッキで形成されることができる。しかし、薄い銅箔が付着された材料を用いることもできる。キャリア板３１は、後で分離が容易にできれば、どんな材質を使用しても関係ない。
【００１６】
図３の（ｂ）は、シード層３２にドライフィルム３３を積層し、露光及び現像工程を経てソルダボールパッド３６ａ及びボンディングパッド３６ｃを含む回路パターン３６の形成される部分のドライフィルム３３を除去する工程である。以後、電解メッキをし、ドライフィルム３３を除去すると、図３の（ｃ）のようにシード層３２の表面にソルダボールパッド３６ａ及びボンディングパッド３６ｃを含む回路パターン３６が形成される。
【００１７】
図３の（ｄ）は、第１絶縁層３４ａとキャリア板３１を積層する工程である。ここで、回路パターン３６を第１絶縁層３４ａの方向にして、図３の（ｄ）のように第１絶縁層３４ａに陥入されるようにする。
【００１８】
以後図３の（ｅ）と（ｆ）の工程のようにキャリア板３１とシード層３２とを除去すると、埋立パターン基板３０が完成される。埋立パターン基板３０は、表面が平坦化された基板であるので半導体チップの実装に有利な点がある。
【００１９】
図３の（ａ）から（ｆ）の工程のように、埋立パターン基板を製造する方法だけではなく、図２のＳ２１段階は、絶縁層の上面に回路パターン３６を形成することができる多様な方法が適用される。例えば、銅箔積層板の銅箔を除去して回路パターンを形成するサブトラクティブ（ｓｕｂｔｒａｃｔｉｖｅ）工法や、絶縁層にシード層を積層して回路パターンを積層するセミアディティブ工法がある。
【００２０】
図２のＳ２２は、第１絶縁層３４ａの一面に第２絶縁層３４ｂを積層する段階であって、図３の（ｇ）及び（ｈ）は、これに応ずる工程である。図３の（ｇ）のように第１絶縁層３４ａの一面、すなわち、回路パターン３６が陥入された面に第２絶縁層３４ｂを積層する。結果的に、図３の（ｉ）のように、ソルダボールパッド３６ａ及びボンディングパッド３６ｃを含む回路パターン３６が第１絶縁層３４ａと第２絶縁層３４ｂの間に位置する。
【００２１】
図２のＳ２３は、第１絶縁層３４ａの一部と第２絶縁層３４ｂの一部を除去してソルダボールパッド３６ａとボンディングパッド３６ｃを露出させる段階である。第１絶縁層３４ａと第２絶縁層３４ｂは、感光性材質からなっている。よって、露光及び現像工程を経て第１絶縁層３４ａと第２絶縁層３４ｂを除去することができる。図３の（ｉ）に示すように第１絶縁層３４ａを除去するとソルダボールパッド３６ａが露出され、第２絶縁層３４ｂを除去するとボンディングパッド３６が露出される。ボンディングパッド３６ａは、後で半導体チップが実装される部分であり、ソルダボールパッド３６ａは、ソルダボールが付着される部分である。
【００２２】
露出されたソルダボールパッド３６ａとボンディングパッド３６ｃには、表面処理工程を追加的に行うことができる。表面処理が終われば、メッキ層３７が形成される。メッキ層３７は、ニッケルメッキの後、金メッキをする方式で行われる。
【００２３】
図４は、本発明の好ましい第２実施例による電子素子パッケージ用印刷回路基板の断面図である。図４を参照すると、パッケージ用印刷回路基板４０、第１絶縁層４４ａ、第２絶縁層４４ｂ、ソルダボールパッド４６ａ、回路パターン４６、ボンディングパッド４６ｃ、キャビティ（ｃａｖｉｔｙ）４７が示されている。
【００２４】
図面に示すように、本実施例のパッケージ用印刷回路基板４０は、第１絶縁層４４ａと第２絶縁層４４ｂの間に位置する単一層にソルダボールパッド４６ａ及びボンディングパッド４６ｃを含む回路パターン４６が位置する。
【００２５】
第１絶縁層４４ａと第２絶縁層４４ｂは、感光性材質からなり、ソルダボールパッド４６ａとボンディングパッド４６ｃが露出されるように、第１絶縁層４４ａの一部と第２絶縁層４４ｂの一部が除去されている。除去方法は、感光性の第１絶縁層４４ａと第２絶縁層４４ｂに露光及び現像工程を行うことで出来上がる。一方、露出されたソルダボールパッド４６ａとボンディングパッド４６ｃにはキャビティ４７が形成されて外部に露出される。露出されたソルダボールパッド４６ａは表面処理されることができる。表面処理は、ニッケルメッキの上面に金メッキした形態である。
【００２６】
本発明の技術思想が上述した実施例により具体的に記述されたが、上述した実施例はその説明のためのものであり、その制限のためのものではないし、本発明の技術分野の通常の専門家であれば本発明の技術思想の範囲内で多様な実施例が可能であることを理解できるであろう。
【図面の簡単な説明】
【００２７】
【図１ａ】従来技術による電子素子パッケージの斜視図である。
【図１ｂ】従来技術による電子素子パッケージの断面図である。
【図２】本発明の好ましい第１実施例による電子素子パッケージ用印刷回路基板の製造方法の順序図である。
【図３】本発明の好ましい第１実施例によるメモリパッケージの製造工程図である。
【図４】本発明の好ましい第２実施例による電子素子パッケージ用印刷回路基板の断面図である。
【符号の説明】
【００２８】
３１    キャリア板
３２    シード層
３３    ドライフィルム
３４ａ  第１絶縁層
３４ｂ  第２絶縁層
３６ａ  ソルダボールパッド
３６    回路パターン
３６ｃ  ボンディングパッド
３７    メッキ層
【図１ａ】
2007335845.tif 000003
【図１ｂ】
2007335845.tif 000004
【図２】
2007335845.tif 000005
【図３】
2007335845.tif 000006
【図４】
2007335845.tif 000007