(57)【要約】【課題】２ＣＰＵ構成の移動体通信端末において、異常時等におけるデバック効率、不具合解析の向上のための情報を保持する機能を実現する。【解決手段】通信部分の制御を行うＣＣＰＵ（Ｃｏｍｍｕｎｉｃａｔｉｏｎ  ＣＰＵ）１０４とアプリケーション部分の制御を行うＡＣＰＵ（Ａｐｐｌｉｃａｔｉｏｎ  ＣＰＵ）１０８の２つのＣＰＵを備え、異常発生時には、ただちにＲＯＭ１１１に情報の書き込みは行わず、異常からの復帰処理においてリセットが発生してもデータが保持されるＣＣＰＵ内蔵ＲＡＭ１０５のメモリ領域に一時的に保持しておき、異常からの復帰の再起動で、ＡＣＰＵとＣＣＰＵがインタフェース（Ｉ／Ｆ）１２０を介して互いに情報の送受信が可能となった後に、ＣＣＰＵの内蔵ＲＡＭ１０５に一時保存された情報を、ＡＣＰＵとＣＣＰＵ間のインタフェース（Ｉ／Ｆ）１２０を介してＡＣＰＵ１０８側に送信し、ＡＣＰＵ１０８は、受け取った情報を、ＲＯＭ１１１の予め決められたＣＣＰＵの情報格納領域に保存を行うように制御する。【選択図】図１
2007316918.tif 000002
【特許請求の範囲】
【請求項１】
復帰処理のリセットに対してデータが保持される揮発性の第１のメモリを備えた第１のユニットと、
書き換え可能な不揮発性の第２のメモリを備えた第２のユニットと、
を備え、
前記第１のユニット側での異常発生時には、ただちに前記第２のメモリに異常情報を格納せずに、一旦、前記第１のメモリに前記異常情報を一時的に保持しておき、
異常からの復帰の再起動により、前記第１及び第２のユニット間で情報の送受信が可能となった後に、前記第１のメモリに一時的に保持された異常情報が、前記第１のユニットから、前記第２のユニットに転送され、前記第２のメモリに保存される、ことを特徴とする情報通信装置。
【請求項２】
復帰処理のリセットに対してデータが保持される揮発性の第１のメモリを備えた第１のＣＰＵと、
書き換え可能な不揮発性の第２のメモリを備えた第２のＣＰＵと、
を備え、
前記第１のＣＰＵと前記第２のＣＰＵはインタフェースを介して互いに情報の送受信が可能とされ、
異常発生時には、前記第１のＣＰＵ内の第１のメモリに、異常情報を一時的に保持しておき、
異常からの復帰の再起動により、前記第１及び第２のＣＰＵ間で情報の送受信が可能となった後に、前記第１のＣＰＵは、前記第１のメモリに一時保存された異常情報を、前記インタフェースを介して前記第２のＣＰＵ側に送信し、
前記第２のＣＰＵは、前記第１のＣＰＵから、前記第１のメモリに一時保存された異常情報を受け取り、前記第２のメモリに保存する、ことを特徴とする移動体通信端末。
【請求項３】
前記第１のＣＰＵは、前記第１のメモリに異常情報を書き込んだ場合、異常情報格納フラグを有効とし、再起動時、前記異常情報格納フラグが有効を示す場合、前記第１のＣＰＵは、第１のメモリに一時的に保持している異常情報の第２のメモリへの書き込み要求を前記第２のＣＰＵに対して行う、ことを特徴とする請求項２記載の移動体通信端末。
【請求項４】
前記第１のＣＰＵは、通信部分の制御を行うＣＣＰＵ（Ｃｏｍｍｕｎｉｃａｔｉｏｎ  ＣＰＵ）であり、
前記第２のＣＰＵは、アプリケーション部分の制御を行うＡＣＰＵ（Ａｐｐｌｉｃａｔｉｏｎ  ＣＰＵ）である、ことを特徴とする請求項２又は３記載の移動体通信端末。
【請求項５】
前記第１のメモリが、前記第１のＣＰＵに内蔵され、システムリセットの起動時、データが保持される内蔵ＲＡＭよりなり、
前記第２のメモリが、前記第２のＣＰＵによりアクセスされる書き換え可能なＲＯＭよりなり、
前記第１、第２のＣＰＵが、それぞれ、プログラムの格納、及び、一時的にデータを格納する第１、第２のＲＡＭをさらに備え、
前記第１及び第２のＣＰＵで実行されるプログラムを、前記第２のＣＰＵ側の前記ＲＯＭに保持し、起動時に、前記第１及び第２のＣＰＵ間のインタフェースを介して、前記第２のＣＰＵ側の前記ＲＯＭから、前記第１のＣＰＵ側の前記第１のＲＡＭに転送され、
前記第１のＣＰＵ側で、異常検出時、異常の要因やソフトウェアの動作状態や、ソフトウェアやシステム動作の評価検証に必要な情報のうちの少なくとも１つの情報を、一時的に、前記第１のＣＰＵの内蔵ＲＡＭに保存し、
異常からの復帰の再起動時、前記第１及び第２のＣＰＵ間のインタフェースを介して、前記第１のＣＰＵは、前記内蔵ＲＡＭに一時保存された情報を前記第２のＣＰＵ側に送信し、
前記第２のＣＰＵは、前記内蔵ＲＡＭに一時保存された情報を受け取り、前記ＲＯＭの予め定められた情報格納領域に保存を行う、ことを特徴とする請求項２乃至４のいずれか一に記載の移動体通信端末。
【請求項６】
復帰処理のリセットに対してデータが保持される揮発性の第１のメモリを備えた第１のユニットと、書き換え可能な不揮発性の第２のメモリを備えた第２のユニット、を備えた情報通信装置の異常発生時の情報収集方法であって、
前記第１のユニット側での異常発生時には、ただちに前記第２のメモリに異常情報を格納せずに、一旦、前記第１のメモリに前記異常情報を一時的に保持しておき、
異常からの復帰の再起動により、前記第１及び第２のユニット間で情報の送受信が可能となった後に、前記第１のメモリに一時的に保持された異常情報を、前記第１のユニットから、前記第２のユニットに転送し、前記第２のメモリに保存する、ことを特徴とする、異常情報収集方法。
【請求項７】
第１のＣＰＵに、復帰処理においてリセットが発生してもデータが保持される揮発性の第１のメモリを設け、第２のＣＰＵには、書き換え可能な不揮発性の第２のメモリを設け、前記第１のＣＰＵと前記第２のＣＰＵは互いに情報の送受信が可能とされる、移動体通信端末の異常発生時の情報収集方法であって、
異常発生時には、前記第１のＣＰＵ内の第１のメモリに、異常情報を一時的に保持しておくステップと、
異常からの復帰の再起動時、前記第１及び第２のＣＰＵ間で情報の送受信が可能となった後に、前記第１のＣＰＵは、前記第１のメモリに一時保存された異常情報を、前記インタフェースを介して前記第２のＣＰＵ側に送信するステップと、
前記第２のＣＰＵは、前記一時保存された情報を受け取り、前記第２のメモリに保存するステップと、
を含む、ことを特徴とする移動体通信端末の異常発生時の情報収集方法。
【請求項８】
前記第１のＣＰＵは、前記第１のメモリに異常情報を書き込んだ場合、異常情報格納フラグを有効とし、再起動時、前記異常情報格納フラグが有効を示す場合、前記第１のＣＰＵは、第１のメモリに一時的に保持している異常情報の第２のメモリへの書き込み要求を前記第２のＣＰＵに対して行う、ことを特徴とする請求項７記載の移動体通信端末の異常発生時の情報収集方法。
【請求項９】
復帰処理のリセットに対してデータが保持される揮発性の第１のメモリを備えた第１のユニットと、書き換え可能な不揮発性の第２のメモリを備えた第２のユニット、を備えた情報通信装置を構成するコンピュータに、
前記第１のユニット側での異常発生時には、ただちに前記第２のメモリに異常情報を格納せずに、一旦、前記第１のメモリに前記異常情報を一時的に保持しておく処理と、
異常からの復帰の再起動により、前記第１及び第２のユニット間で情報の送受信が可能となった後に、前記第１のメモリに一時的に保持された異常情報を、前記第１のユニットから、前記第２のユニットに転送し、前記第２のメモリに保存する処理と、
を実行させるプログラム。
【請求項１０】
第１のＣＰＵに、復帰処理においてリセットが発生してもデータが保持される揮発性の第１のメモリを設け、第２のＣＰＵには、書き換え可能な不揮発性の第２のメモリを設け、前記第１のＣＰＵと前記第２のＣＰＵは互いに情報の送受信が可能とされる、移動体通信端末を構成するコンピュータに、
異常発生時には、前記第１のＣＰＵ内の第１のメモリに、情報を一時的に保持しておく処理と、
異常からの復帰の再起動時、前記第１及び第２のＣＰＵ間で情報の送受信が可能となった後に、前記第１のＣＰＵは、前記第１のメモリに一時保存された情報を、前記インタフェースを介して前記第２のＣＰＵ側に送信する処理と、
前記第２のＣＰＵは、前記一時保存された情報を受け取り、前記第２のメモリに保存する処理と、
を実行させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報通信装置に関し、特に、障害解析等に適用して好適な移動無線通信端末、方法、プログラムに関する。
【背景技術】
【０００２】
移動無線端末の開発において、開発初期は、開発用の評価ボードを製作し、ソフトウェアの開発、及びデバッグ・テストを行う。評価ボードは、デバッグを効率よく実行可能とするための機能や、回路が搭載されており、ＩＣＥ（インサーキット・エミュレータ）等のデバッグ・ツール等を用いたデバッグが行われる。
【０００３】
近時の移動無線端末では、開発期間の短縮を要求されており、開発遅れによる機会損失が最も大きなビジネスロスとなることから、ジャストタイミングで、製品を市場投入することが要求されている。そのため、開発中期からは、量産とほぼ同等の移動無線端末の試作を行い、評価ボードを併用したデバッグ等を行う開発手法が一般に用いられている。特に、移動無線端末の試作は、フィールドテストに用いられ、実環境下でのテスト・検証が行われる。
【０００４】
このフィールドテストにおいて、問題が発生し、問題解析・究明を行う際に、移動無線端末の試作の場合には、評価ボードと比べ、デバッグを効率よく実施できるための機能や回路がほとんど搭載されていず、基本的には、ＩＣＥ（インサーキット・エミュレータ）等のデバッグ・ツールを用いたデバッグの実行も難しい。
【０００５】
また、評価ボードをフィールドテストに用いることは、様々な制約から難しく、また室内試験環境下で問題が発生せず、移動無線端末の試作によるフィールドテスト等の実動作環境下で初めて問題が顕在化することも多々存在する。このように、再現が難しいバグを発見して解析することは、極めて困難である。
【０００６】
ソフトウェアやシステム動作の評価検証に必要な情報や、異常発生時の要因、ソフトウェアの動作状態を示す情報を保存する仕組みの強化が要求されている。
【０００７】
出荷した製品（移動無線端末）に不具合・不良が発生し市場より戻ってきた際の原因調査についても、同様のことが言える。すなわち、原因の特定・解析処理のスピードアップが求められている。しかしながら、この場合も、前述したように、再現しにくいバグを発見して解析するのは極めて困難である。
【０００８】
そして、市場やフィールドテストで発生した不具合の解析の場合、該不具合時の情報は、確実に保存され蓄積・累積される必要があり、移動無線端末のバッテリを取り外しても保存される、ＥＥＰＲＯＭ（Electrically  Erasable and Programmable  Read  Only  Memory）等の不揮発性のＲＯＭに保存する必要がある。
【０００９】
通信部分の制御を行うＣＣＰＵ（Ｃｏｍｍｕｎｉｃａｔｉｏｎ  ＣＰＵ）とアプリケーション部分の制御を行うＡＣＰＵ（Ａｐｐｌｉｃａｔｉｏｎ  ＣＰＵ）の２つのＣＰＵでプラットフォームを構成する２ＣＰＵアーキテクチャーを採用し、ＣＣＰＵ側に通信制御を行うプログラムを記憶する不揮発性のメモリであるＲＯＭを持たず、ＡＣＰＵ側のＲＯＭに、ＣＣＰＵ側のプログラムを保持し、装置起動時にＡＣＰＵとＣＣＰＵ間のインターフェース（Ｉ／Ｆ）を介して、ＡＣＰＵ側のＲＯＭからＣＣＰＵ側の揮発性メモリであるＲＡＭに転送し、ＣＣＰＵは、ＲＡＭに転送されたプログラムを起動するシーケンス及び構成を具備した移動無線端末がある。この場合、ＣＣＰＵ側に通信制御を行うプログラムを記憶する不揮発性のメモリであるＲＯＭを持つ装置と比べ、異常時等におけるデバック効率向上のための情報を保持する機能を実現することができない、という課題がある。
【００１０】
具体的には、従来の２ＣＰＵ構成では、ＣＣＰＵ側にＲＯＭを持つため、ＣＣＰＵ側で異常が発生した場合ＣＣＰＵ側だけで、異常発生時に、デバッグ情報をＲＯＭに保存することは可能である。しかしながら、ＣＣＰＵ側にＲＯＭを持たない２ＣＰＵ構成の場合には、ＡＣＰＵ側のＲＯＭに保持する必要がある。この場合、異常発生直後に、ＡＣＰＵとＣＣＰＵ間のインターフェースを介して書き込むには、多岐にわたる制御が必要であるが、異常状態にあるため、正常に制御が完了することは困難で、情報を残すことが出来ない可能性が高い。異常発生時にＲＯＭに履歴を残す従来の方式では、正常に制御が完了することは困難である。
【００１１】
なお、リセットが発生した際のその原因を判別し、ＲＡＭとＥＥＲＯＭの間でデータをセーブ、ロードする構成として、特許文献１には、データを揮発的に記憶する揮発性記憶手段（ＲＡＭ）と、データを不揮発的に記憶する不揮発性記憶手段（フラッシュＥＥＰＲＯＭ）と、発生したリセット原因を判別する判別手段によりリセット原因が所定の原因であることが判別した場合、前記揮発性記憶手段に記憶されたデータを前記不揮発性記憶手段にセーブするセーブ手段と、前記判別手段によりリセット原因が所定の原因でないことが判別されると、前記不揮発性記憶手段に記憶されたデータを前記揮発性記憶手段にロードするロード手段を備えた構成の情報処理装置が開示されている。また、リセット時にＲＡＭ（Random  Access  Memory）のデータを保持する構成（後述される本発明で用いられる）に関連して、特許文献１には、電源ボタンやリセットボタンの押圧操作によるリセットが発生しても、通常通りＲＡＭに電源を供給し、リフレッシュのためのクロック信号を与え、これによりＲＡＭの内容を有効に保持したまま、ブート処理を実行する構成が開示されている。
【００１２】
また、不揮発性メモリと不揮発性メモリを備えたトレースデータ記憶装置として、特許文献２には、データを蓄積する不揮発性メモリよりなる第１のデータ蓄積部と、不揮発性メモリよりなる第２のデータ蓄積部を備え、トレース制御部で取得したデータを第１のデータ蓄積部に蓄積し、外部バスのトラフィックが小さい場合、第１のデータ蓄積部のデータを第２のデータ蓄積部にコピーするメモリ制御部を備えた構成が開示されている。さらに、特許文献３には、診断結果を不揮発性メモリに格納する無線基地局の構成が開示されている。特許文献４には、情報保持機能付きメモリ装置が作業用コンピュータに内蔵されており、作業用コンピュータで発生した障害を、解析用コンピュータで解析するとき、情報保持機能付きメモリ装置を障害時のメモリ状態を保持したまま、解析用コンピュータに移し換え可能とした構成が開示されている。なお、上記各特許文献に記載された構成は、いずれも、後述される本発明（または実施例）の一部分に部分的に対応するものでしかない。
【００１３】
【特許文献１】再公表特許  WO  ２０００／５４１３３号公報
【特許文献２】特開２００４−０７０４２０号公報
【特許文献３】特開２００４−２８０３４０号公報
【特許文献４】特開平０９−００６６８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記したように、移動無線端末において、
（A）ソフトウェアやシステム動作の評価検証の開発及び評価における効率の向上、
（B）製品出荷後に不具合・不良が発生し市場より戻り時に、不具合の解析の向上
が求められている。
【００１５】
すなわち、移動無線端末の試作機でのデバック効率向上のためのデバッグ手法や、製品出荷後の不具合を絞り込むための機能が要求されている。その機能の手法の一つとして、発生した異常の要因や種別、また、異常発生時のソフトウェアの動作状態等の解析に繋がる情報をＲＯＭに保持し、それらデータの収集を行い解析に用いるという手法があるが、ＣＣＰＵ側にＲＯＭを持たない２ＣＰＵ構成の場合、異常発生時に、ＲＯＭに履歴を残す方式では、情報を残すことが出来ない可能性が高くなる、という問題がある。
【００１６】
したがって、本発明の目的は、異常時等におけるデバック効率向上のための情報を保持する機能を実現し、不具合の解析の向上を可能とする端末、方法、プログラムを提供することにある。
【課題を解決するための手段】
【００１７】
本願で開示される発明は、前記課題を解決するため、概略以下の構成とされる。
【００１８】
本発明の１つのアスペクトに係る装置は、復帰処理の再起動時のリセットに対してデータが保持される揮発性の第１のメモリを備えた第１のユニットと、書き換え可能な不揮発性の第２のメモリを備えた第２のユニットと、を備え、前記第１のユニット側での異常発生時には、ただちに前記第２のメモリに異常情報を格納せずに、一旦、前記第１のメモリに前記異常情報を一時的に保持しておき、異常からの復帰の再起動により、前記第１及び第２のユニット間で情報の送受信が可能となった後に、前記第１のメモリに一時的に保持された異常情報が、前記第１のユニットから、前記第２のユニットに転送され、前記第２のメモリに保存される。
【００１９】
本発明の１つのアスペクトに係る移動体通信端末は、復帰処理の再起動時のリセットに対してデータが保持される揮発性の第１のメモリを備えた第１のＣＰＵと、書き換え可能な不揮発性の第２のメモリを備えた第２のＣＰＵと、を備え、前記第１のＣＰＵと前記第２のＣＰＵはインタフェースを介して互いに情報の送受信が可能とされ、異常発生時には、前記第１のＣＰＵ内の第１のメモリに、異常情報を一時的に保持しておき、異常からの復帰の再起動により、前記第１及び第２のＣＰＵ間で情報の送受信が可能となった後に、前記第１のＣＰＵは、前記第１のメモリに一時保存された異常情報を、前記インタフェースを介して前記第２のＣＰＵ側に送信し、前記第２のＣＰＵは、前記第１のＣＰＵから、前記第１のメモリに一時保存された異常情報を受け取り、前記第２のメモリに保存する構成とされる。
【００２０】
本発明に係る移動体通信端末において、前記第１のＣＰＵは、前記第１のメモリに異常情報を書き込んだ場合、異常情報格納フラグを有効とし、再起動時、前記異常情報格納フラグが有効を示す場合、前記第１のＣＰＵは、第１のメモリに一時的に保持している異常情報の第２のメモリへの書き込み要求を前記第２のＣＰＵに対して行う。
【００２１】
本発明に係る移動体通信端末において、前記第１のＣＰＵは、通信部分の制御を行うＣＣＰＵ（Ｃｏｍｍｕｎｉｃａｔｉｏｎ  ＣＰＵ）であり、前記第２のＣＰＵは、アプリケーション部分の制御を行うＡＣＰＵ（Ａｐｐｌｉｃａｔｉｏｎ  ＣＰＵ）である。
【００２２】
本発明に係る移動体通信端末において、前記第１のメモリが、前記第１のＣＰＵに内蔵され、システムリセットの起動時、データが保持される内蔵ＲＡＭよりなり、前記第２のメモリが、前記第２のＣＰＵによりアクセスされる書き換え可能なＲＯＭよりなり、前記第１、第２のＣＰＵが、それぞれ、プログラムの格納、及び、一時的にデータを格納する第１、第２のＲＡＭをさらに備え、前記第１及び第２のＣＰＵで実行されるプログラムを、前記第２のＣＰＵ側の前記ＲＯＭに保持し、起動時に、前記第１及び第２のＣＰＵ間のインタフェースを介して、前記第２のＣＰＵ側の前記ＲＯＭから、前記第１のＣＰＵ側の前記第１のＲＡＭに転送され、前記第１のＣＰＵ側で、異常検出時、異常の要因やソフトウェアの動作状態や、ソフトウェアやシステム動作の評価検証に必要な情報のうちの少なくとも１つの情報を、一時的に、前記第１のＣＰＵの内蔵ＲＡＭに保存し、異常からの復帰の再起動時、前記第１及び第２のＣＰＵ間のインタフェースを介して、前記第１のＣＰＵは、前記内蔵ＲＡＭに一時保存された情報を前記第２のＣＰＵ側に送信し、前記第２のＣＰＵは、前記内蔵ＲＡＭに一時保存された情報を受け取り、前記ＲＯＭの予め定められた情報格納領域に保存を行う。
【００２３】
本発明の他のアスペクトに係る方法は、復帰処理の再起動時のリセットに対してデータが保持される揮発性の第１のメモリを備えた第１のユニットと、書き換え可能な不揮発性の第２のメモリを備えた第２のユニット、を備えた情報通信装置の異常発生時の情報収集方法であって、
前記第１のユニット側での異常発生時には、ただちに前記第２のメモリに異常情報を格納せずに、一旦、前記第１のメモリに前記異常情報を一時的に保持しておき、
異常からの復帰の再起動により、前記第１及び第２のユニット間で情報の送受信が可能となった後に、前記第１のメモリに一時的に保持された異常情報を、前記第１のユニットから、前記第２のユニットに転送し、前記第２のメモリに保存する。
【００２４】
本発明の他のアスペクトに係る方法は、第１のＣＰＵに、復帰処理においてリセットが発生してもデータが保持される揮発性の第１のメモリを設け、第２のＣＰＵには、書き換え可能な不揮発性の第２のメモリを設け、前記第１のＣＰＵと前記第２のＣＰＵは互いに情報の送受信が可能とされる、移動体通信端末の異常発生時の情報収集方法であって、
異常発生時には、前記第１のＣＰＵ内の第１のメモリに、異常情報を一時的に保持しておくステップと、
異常からの復帰の再起動時、前記第１及び第２のＣＰＵ間で情報の送受信が可能となった後に、前記第１のＣＰＵは、前記第１のメモリに一時保存された異常情報を、前記インタフェースを介して前記第２のＣＰＵ側に送信するステップと、
前記第２のＣＰＵは、前記一時保存された情報を受け取り、前記第２のメモリに保存するステップと、
を含む。
【００２５】
本発明に係る方法において、前記第１のＣＰＵは、前記第１のメモリに異常情報を書き込んだ場合、異常情報格納フラグを有効とし、再起動時、前記異常情報格納フラグが有効を示す場合、前記第１のＣＰＵは、第１のメモリに一時的に保持している異常情報の第２のメモリへの書き込み要求を前記第２のＣＰＵに対して行う。
【００２６】
本発明の他のアスペクトに係るコンピュータ・プログラムは、復帰処理の再起動時のリセットに対してデータが保持される揮発性の第１のメモリを備えた第１のユニットと、書き換え可能な不揮発性の第２のメモリを備えた第２のユニット、を備えた情報通信装置を構成するコンピュータに、
前記第１のユニット側での異常発生時には、ただちに前記第２のメモリに異常情報を格納せずに、一旦、前記第１のメモリに前記異常情報を一時的に保持しておく処理と、
異常からの復帰の再起動により、前記第１及び第２のユニット間で情報の送受信が可能となった後に、前記第１のメモリに一時的に保持された異常情報を、前記第１のユニットから、前記第２のユニットに転送し、前記第２のメモリに保存する処理と、
を実行させるプログラムよりなる。
【００２７】
本発明の他のアスペクトに係るコンピュータ・プログラムは、第１のＣＰＵに、復帰処理においてリセットが発生してもデータが保持される揮発性の第１のメモリを設け、第２のＣＰＵには、書き換え可能な不揮発性の第２のメモリを設け、前記第１のＣＰＵと前記第２のＣＰＵは互いに情報の送受信が可能とされる、移動体通信端末を構成するコンピュータに、
異常発生時には、前記第１のＣＰＵ内の第１のメモリに、情報を一時的に保持しておく処理と、
異常からの復帰の再起動時、前記第１及び第２のＣＰＵ間で情報の送受信が可能となった後に、前記第１のＣＰＵは、前記第１のメモリに一時保存された情報を、前記インタフェースを介して前記第２のＣＰＵ側に送信する処理と、
前記第２のＣＰＵは、前記一時保存された情報を受け取り、前記第２のメモリに保存する処理と、
を実行させるプログラムよりなる。
【発明の効果】
【００２８】
本発明によれば、異常時等におけるデバック効率向上のための情報を保持する機能を実現することができる。
【発明を実施するための最良の形態】
【００２９】
上記した本発明についてさらに詳細に説述すべく、添付図面を参照して以下に説明する。本発明は、通信ユニット（１００）のＣＣＰＵ（Ｃｏｍｍｕｎｉｃａｔｉｏｎ  ＣＰＵ）１０４と、アプリケーションユニット（１０７）のＡＣＰＵ（Ａｐｐｌｉｃａｔｉｏｎ  ＣＰＵ）１０８の２つのＣＰＵを備え、アプリケーションユニットは、ＲＯＭ（１１１）を備える。異常発生時には、ただちにＲＯＭ（１１１）への異常情報の書き込むことなく、まず、異常からの復帰処理においてリセットが発生してもデータが保持されるＣＣＰＵ内蔵ＲＡＭ（１０５）のメモリ領域に一時的に保持しておき、異常からの復帰の再起動で、ＡＣＰＵとＣＣＰＵがインタフェース（Ｉ／Ｆ）（１２０）を介して互いに情報の送受信が可能となった後に、ＣＣＰＵの内蔵ＲＡＭ（１０５）に一時保存された異常情報をインタフェース（Ｉ／Ｆ）（１２０）を介してＡＣＰＵ側に送信し、ＡＣＰＵは、受け取った情報を、ＲＯＭ（１１１）の予め決められたＣＣＰＵの情報格納領域に保存を行うように制御する。以下実施例に即して説明する。
【実施例】
【００３０】
図１は、本発明の一実施例の構成を示す図である。図１には、移動無線端末の開発において、ソフトウェアやシステム動作の評価検証の開発者及び評価者の開発、評価効率向上や製品出荷後に不具合・不良が発生し市場より戻り時に不具合の解析を目的としたデバッグ機能を有する２つのＣＰＵでプラットフォームを構成する２ＣＰＵアーキテクチャーを採用した移動無線通信端末の基本的な構成が示されている。なお、移動無線通信端末の基本構成は、広く事業者に知られている。通信部分の制御を行うＣＣＰＵ（Ｃｏｍｍｕｎｉｃａｔｉｏｎ  ＣＰＵ）側の通信ユニット１００とアプリケーション部分の制御を行うＡＣＰＵ（Ａｐｐｌｉｃａｔｉｏｎ  ＣＰＵ）側のアプリケーションユニット１０７の２つのＣＰＵでプラットフォームを構成するアーキテクチャーは、一般に、「２ＣＰＵ構成」と呼ばれる。ＡＣＰＵとＣＣＰＵ間はインタフェース（Ｉ／Ｆ）１２０（Ａ−Ｃ間Ｉ／Ｆ）を介し互いにデータの送受信が可能である。
【００３１】
通信ユニット１００は、アンテナ１０１、無線部１０２、ベースバンド部１０３、ＲＡＭ１０６を備えている。ベースバンド部１０３は、ＲＡＭ１０５を内蔵したＣＣＰＵ１０４を備えている。
【００３２】
アンテナ１０１は、不図示の基地局に対してデータの送信と受信する送受信共用アンテナである。
【００３３】
無線部（ＲＦ部）１０２は、各移動通信システムの無線通信方式に対応した無線信号の送受信制御を行う。
【００３４】
ベースバンド１０３は、送受デジタル信号の変復調処理動作を行う。ベースバンド１０３の制御は、プログラムに従いＣＣＰＵ１０４によって制御される。
【００３５】
アプリケーションユニット１０７は、ＡＣＰＵ１０８、コーデック１０９、スピーカ１１３、マイク１１４、操作部１１５、表示部１１６、外部インタフェース１１７、電気的に書き換え可能なＥＥＰＲＯＭ等のＲＯＭ１１１、ＲＡＭ１１２を備えた記憶部１１０を備えている。
【００３６】
本実施例では、ＣＣＰＵ側に通信制御を行うプログラムを記憶する不揮発性のメモリであるＲＯＭを持たず、ＡＣＰＵ側のＲＯＭ１１１に、ＣＣＰＵ側のプログラム保持し、装置起動時に、ＡＣＰＵ１０８とＣＣＰＵ１０４間のインタフェース（Ｉ／Ｆ）１２０を介して、ＡＣＰＵ１０８側のＲＯＭ１１１からＣＣＰＵ１０４側の揮発性メモリであるＲＡＭ１０６へ転送する。
【００３７】
ＣＣＰＵ１０４は、ＲＡＭ１０６に転送されたプログラムを実行することで、制御を行う。ＲＡＭ１０６は、プログラムの格納の他にも、一時的にデータの格納が可能である。
【００３８】
同様に、内蔵ＲＡＭ１０５も、プログラムの実行等に必要なデータの書き込み、及び読み出しが行われ、ＲＡＭ１０６よりも、高速なアクセスが行われる。
【００３９】
アプリケーションユニット１０７において、ＡＣＰＵ１０８は、各種アプリケーション機能やユーザーインタフェースの制御を行っており、通話時に、マイク１１４から入力された音声はコーデック１０９により処理され音声データとして、ＡＣＰＵ１０８により、ＣＣＰＵ１０４に送信され、通信ユニット１００側で処理され端末より送信される。
【００４０】
また、受信側の音声データは、通信ユニット１００で処理され、ＣＣＰＵ１０４によってＡＣＰＵ１０８に送信され、コーデック１０９により復号化処理された電気信号をスピーカ１１３で音声出力される。
【００４１】
操作部１１５は、キー入力部であり、電源のオンオフキー、音声通信時のダイヤル番号を入力のテンキー、音声着信通話開始・終話キー、データ通信時の入力キー（いずれも図示なし）等の移動通信無線端末を操作するためのキーが設けられている。
【００４２】
表示部１１６は、サービス圏外・圏内表示、受信電界レベル、日付・時刻・操作上のメッセージ情報表示を行う。
【００４３】
記憶部１１０は、ＡＣＰＵ１０８で実行されるプログラムやデータを記憶し、ＡＣＰＵ１０８はプログラムに従い前記などの各部の制御を行っているという構成になっている。なお、記憶部１１０は、電源をＯＦＦしてもデータが保持される不揮発性メモリであるＲＯＭ１１１と、電源をＯＦＦするとデータが失われる揮発性メモリであるＲＡＭ１１２で構成される。
【００４４】
ＲＯＭ１１１は、ＣＣＰＵ１０４で実行されるプログラムも保持する。また、ＲＯＭ１１１は、装置電源ＯＦＦでも保持が要求される端末動作に必要な情報や、ユーザーデータ、及び、異常情報（異常発生時のソフトウェアの状態や異常発生要因等）を格納する。
【００４５】
ＲＡＭ１１２は、主に、プログラム動作に必要な情報を格納するワークエリアとして使用される。
【００４６】
外部インタフェース（Ｉ／Ｆ）１１７は、検査治具（不図示）と接続され、ＰＣ（不図示）に搭載されている検査やデバッグ用の制御ソフトを用いて、移動無線端末の制御を行い、検査やデバッグが行われる。
【００４７】
本実施例では、異常発生時に直ぐにＲＯＭに情報の書き込みは行わず、異常からの復帰処理でのリセットが発生してもデータが保持されるＣＣＰＵ内のＲＡＭ１０５等のメモリ領域に一時的に保持しておき、異常からの復帰の再起動で、ＡＣＰＵ１０８とＣＣＰＵ１０４が、ＡＣＰＵとＣＣＰＵ間のインタフェース（Ｉ／Ｆ）１２０を介して互いに情報の送受信が可能となった後に、ＣＣＰＵ側のＲＡＭ１０５に一時保存された情報をインタフェース（Ｉ／Ｆ）１２０を介してＡＣＰＵ１０８側に送信し、ＡＣＰＵ１０８は、予め決められたＣＣＰＵの情報格納領域に保存を行う。
【００４８】
図２は、本実施例の制御を示す流れ図である。以下、図１及び図２を参照して、本実施例の制御動作を説明する。
【００４９】
ＣＣＰＵ１０４側で異常が発生したとき（ステップＳ２０１）、ＣＣＰＵ１０４で該異常を検出した後に、異常発生時の要因やソフトウェアの動作状態やソフトウェアやシステム動作の評価検証に必要な情報を、一時的に、ＣＣＰＵ１０４内蔵のＲＡＭ１０５に保存する（ステップＳ２０２）。なお、ＲＡＭ１０５に保存する情報のデータフォーマットは、事前に、設計者によって規定しておく必要がある。そのデータフォーマットには、一時的に情報を内蔵ＲＡＭ１０５に保存されているデータの有効／無効を示すフラグ（「異常情報格納フラグ」という）を設ける。
【００５０】
内蔵ＲＡＭ１０５への異常情報の保存時には、このデータフォーマットに従い異常情報格納フラグの有効を立て書き込みを行う。なお、この時点では、ＡＣＰＵ１０８とＣＣＰＵ１０４がインタフェース（Ｉ／Ｆ）１２０を介して、互いに情報の送受信が正常に行われない可能性が高い状態である。
【００５１】
異常からの復帰処理のため、システムリセットが行われる（ステップＳ２０３）。このリセット時にも、ＣＣＰＵ１０４の内蔵ＲＡＭ１０５のデータは保持される。ＣＣＰＵ１０４内蔵のＲＡＭ１０５のデータ保持は、バッテリ等からの電源供給が停止されると、破壊され、保持されない。したがってリセット時（ブート処理時）にも、内蔵ＲＡＭ１０５には電源が供給され、内蔵ＲＡＭ１０５の初期化によるクリアは行われず、リフレッシュも行われ、リセット前のデータが保持される。
【００５２】
リセット後の起動処理が行われる（ステップＳ２０４）。この再起動処理（復帰処理）により、ＡＣＰＵ１０８とＣＣＰＵ１０４がインタフェース（Ｉ／Ｆ）１２０を介して互いに情報の送受信が可能な状態となる。
【００５３】
次に、ＣＣＰＵ１０４は、異常情報格納フラグを読み出し（ステップ２０５）、読み出したデータのフラグ確認を行う（ステップＳ２０６）。
【００５４】
ステップＳ２０２で、異常情報が一時的に内蔵ＲＡＭ１０５に保存されている場合、異常情報格納フラグには、有効フラグが立っている。
【００５５】
異常情報格納フラグに有効フラグが確認された場合（ステップＳ２０６の「有効」分岐）、ステップＳ２０７に移行する。一方、有効フラグが立っていない、すなわち無効フラグである場合、情報が保存されていないことを意味するため、異常時情報保存処理は終了となる。
【００５６】
ステップＳ２０７では、ＣＣＰＵ１０４は、ＡＣＰＵ１０８側のＲＯＭ１１１にＣＣＰＵ１０４の情報格納領域に保存を行う要求(データ書き込み要求)を、ＡＣＰＵ１０８側に対してインタフェース（Ｉ／Ｆ）１２０を介して行う。
【００５７】
ＡＣＰＵ１０８では、ＣＣＰＵ１０４から、データ書き込み要求を受信すると、異常情報格納処理が開始される（ステップＳ２１０）。
【００５８】
ＣＣＰＵ１０４は、内蔵ＲＡＭ１０５に一時的に格納されている情報を読み出し（ステップＳ２０８）、読み出されたデータを、インタフェース（Ｉ／Ｆ）１２０を介してＡＣＰＵ１０８へ送信する（ステップＳ２０９）。
【００５９】
ＡＣＰＵ１０８は、ＣＣＰＵ１０４から送信され、インタフェース（Ｉ／Ｆ）１２０を介して受信したデータを、ＡＣＰＵ１０８側のＲＯＭ１１１内の、ＣＣＰＵ１０４に対応して割り当てられた情報格納領域に、書き込み保存する（ステップＳ２１０）。ＡＣＰＵ１０８は、書き込み保存処理が完了すると、ＣＣＰＵ１０４に書き込み完了通知を送信する（ステップＳ２１０）。
【００６０】
ＣＣＰＵ１０４では、ＡＣＰＵ１０８からの書き込み完了通知を受信した後、ステップＳ２１１でＣＣＰＵ内蔵ＲＡＭ１０５に保存されている情報をクリアし、処理は終了する。
【００６１】
このような制御にすることで、異常発生時の要因やソフトの動作状態やソフトウェアやシステム動作の評価検証に必要な情報を確実に保存することができる。
【００６２】
本実施例の作用効果について以下に説明する。
【００６３】
従来の２ＣＰＵ構成においては、ＣＣＰＵ側にＲＯＭを備えているため、ＣＣＰＵ側で異常が発生した場合ＣＣＰＵ側だけで異常発生時にデバッグ情報をＲＯＭに保存することは可能である。端末のさらなるコストダウン化や小型化を目的に、ＣＣＰＵ側にＲＯＭを持たない２ＣＰＵ構成の端末の開発が行われている。しかし、そのような構成の端末の場合、ＣＣＰＵ側の異常時の情報の格納先として、ＡＣＰＵ側のＲＯＭに保持する必要がある。異常発生直後に、ＡＣＰＵとＣＣＰＵ間のインタフェースを介して書き込むことは多岐にわたる制御が必要であるが、異常状態にあるため、制御が正常に完了することは困難であり、情報を残すことが出来ない可能性が高い。
【００６４】
本発明によれば、異常発生時に、直接、ＲＯＭへの異常情報の書き込みは行わず、異常からの復帰処理でのリセットが発生してもデータが保持されるＣＣＰＵ内のＲＡＭ等のメモリ領域に一時的に保持しておき、異常からの復帰の再起動で、ＡＣＰＵとＣＣＰＵがインタフェース（Ｉ／Ｆ）を介して互いに情報の送受信が可能となった後に、ＣＣＰＵ側のＲＡＭに一時保存された情報を、ＡＣＰＵとＣＣＰＵ間のインタフェース（Ｉ／Ｆ）を介してＡＣＰＵ側に送信し、ＡＣＰＵ側は予め決められたＣＣＰＵの情報格納領域に保存を行うような制御を設けることにより、異常発生時の要因やソフトの動作状態やソフトウェアやシステム動作の評価検証に必要な情報を確実に保存することができ、保存された情報を基に、ソフトウェアやシステム動作の評価検証の開発者及び評価者の開発、評価効率向上や製品出荷後に不具合・不良が発生し市場より戻り時に不具合の解析向上・解析期間の短縮化を実現している。
【００６５】
なお、上記実施例では、移動無線端末を例に説明したが、他の情報通信装置等にも適用できることは勿論である。以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例の動作を説明するための流れ図である。
【符号の説明】
【００６７】
１００  通信ユニット
１０１  アンテナ
１０２  無線部
１０３  ベースバンド部
１０４  ＣＣＰＵ
１０５  内蔵ＲＡＭ
１０６  ＲＡＭ
１０７  アプリケーションユニット
１０８  ＡＣＰＵ
１０９  コーデック
１１０  記憶部
１１１  ＲＯＭ
１１２  ＲＡＭ
１１３  スピーカ
１１４  マイク
１１５  操作部
１１６  表示部
１１７  外部インタフェース
１２０  ＡＣＰＵ−ＣＣＰＵ（Ａ−Ｃ）間インタフェース
【図１】
2007316918.tif 000003
【図２】
2007316918.tif 000004