(57)【要約】【課題】比較的簡単な工程により、粒径の大きな多結晶半導体からチャンネル領域を形成できる、ボトムゲート型薄膜トランジスタの製造方法を提供する。【解決手段】本発明による薄膜トランジスタの製造方法では、まず、基板上にゲート電極を形成し、ゲート絶縁膜でゲート電極を覆う。次に、ゲート絶縁膜の上に非晶質半導体層を形成し、パターニングによってゲート電極の上に非晶質チャンネル領域を形成する。続いて、非晶質チャンネル領域をレーザにより溶融させ、その溶融部分の中央を薄くし、周辺を厚くする。それにより、非晶質チャンネル領域の中央部から両端部に向けて結晶粒を横方向成長させて多結晶チャンネル領域を形成する。【選択図】図1D
2007335865.tif 000002
【特許請求の範囲】
【請求項１】
基板の上にゲート電極を形成する工程、
前記基板の上にゲート絶縁膜を形成して前記ゲート電極を覆う工程、
前記ゲート絶縁膜の上に非晶質半導体層を形成する工程、
前記非晶質半導体層をパターニングして前記ゲート電極の上に非晶質チャンネル領域を形成する工程、
前記非晶質チャンネル領域をレーザにより溶融させ、前記非晶質チャンネル領域の溶融部分の中央を薄くし、周辺を厚くする工程、及び、
前記非晶質チャンネル領域の溶融部分を冷却して前記基板の表面方向に結晶を成長させて多結晶チャンネル領域を形成する工程、
を有する、ボトムゲート型薄膜トランジスタの製造方法。
【請求項２】
前記ゲート絶縁膜の上に多結晶半導体層を形成して前記多結晶チャンネル領域を覆う工程、
前記多結晶半導体層の上にＮ型半導体層を形成する工程、
前記Ｎ型半導体層の上に電極層を形成する工程、並びに、
前記多結晶チャンネル領域を覆っている、前記電極層の部分、前記Ｎ型半導体層の部分、及び前記多結晶半導体層の部分を順番にエッチングしてソース領域及びドレイン領域を形成する工程、
をさらに有する、請求項１に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項３】
前記非晶質半導体層をSiまたはSiGeから形成する、請求項１に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項４】
前記非晶質半導体層を500Åないし1000Åの厚さに形成する、請求項１に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項５】
前記非晶質チャンネル領域を2μmないし5μmの長さに形成する、請求項１に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項６】
前記多結晶半導体層を多結晶シリコンから形成する、請求項２に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項７】
前記Ｎ型半導体層を、Ｎ型不純物がドーピングされた非晶質シリコン、またはＮ型不純物がドーピングされた多結晶シリコンから形成する、請求項２に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項８】
前記レーザのエネルギー密度を700mJ／cm2ないし1000mJ／cm2に制御する、請求項１に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項９】
前記ゲート絶縁膜をSiO2またはSiNから形成する、請求項１に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項１０】
前記ゲート電極を、Al、Cr、Cu、またはMoの何れか一つから形成する、請求項１に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項１１】
前記電極層を、Al、Cr、Cu、またはMoの何れか一つから形成する、請求項２に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項１２】
前記非晶質半導体層のパターニングをＵＶリソグラフィで行う、請求項１に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項１３】
前記基板としてガラスまたはプラスチック製の透明基板を利用する、請求項１２に記載のボトムゲート型薄膜トランジスタの製造方法。
【請求項１４】
前記非晶質半導体層のパターニングでは、前記透明基板を通して前記非晶質半導体層に紫外線を照射し、かつ、前記ゲート電極をマスクとして利用する、請求項１３に記載のボトムゲート型薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴ）の製造方法に関し、特に、チャンネル領域を多結晶半導体で形成したボトムゲート型薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
近年、有機発光ディスプレイ（ＯＬＥＤ）や液晶ディスプレイ（ＬＣＤ）などでの利用を目的として、低温多結晶シリコン（ＬＴＰＳ：Low Termpature Poly−Si）ＴＦＴについての研究が活発に行われている。ＬＴＰＳ−ＴＦＴは更に、表示パネルの基板への駆動回路の集積化（ＳＯＧ：System on Glass）にも適している。ＳＯＧでは、ドライバＩＣの表示パネルへの外付けに必要な、表示パネルとドライバＩＣとの間の連結線が不要である。従って、ディスプレイの歩留まり、及び信頼性が大きく向上し得る。ＳＯＧへのＬＴＰＳ−ＴＦＴの利用は更に、ドライバＩＣだけでなく、グラフィックコントローラ等を含むディスプレイの制御システム全体を表示パネルに集積化することも目標にできる。
【０００３】
このような目標を達成するためには、ＬＴＰＳの移動度が400cm2／Vsecより大きくなければならない。更に、ＬＴＰＳの全体で移動度の均一性が十分に高くなければならない。しかし、現在知られているＬＴＰＳの製造技術、例えば、エキシマレーザアニーリング（ＥＬＡ：Excimer Laser Annealing）、逐次的横方向結晶化（ＳＬＳ：Sequential Lateral Solidification）、金属誘起固相成長（ＭＩＬＣ：Metal−Induced Lateral Crystallization）などはいずれも、所望の品質のＬＴＰＳを与えるまでには至っていない。
【０００４】
多結晶性シリコンの製造方法には、多結晶性シリコンを基板に直接蒸着する方法（高温プロセス）と、非晶質シリコンを基板に蒸着してそれを結晶化する方法（低温プロセス）とがある。ＬＴＰＳは低温プロセスで得られる多結晶シリコンである。ＬＴＰＳは、結晶粒径が大きいほど移動度が高い。しかし、その反面、粒径の均一性が低い。従って、ＥＬＡ等の既存の技術ではＬＴＰＳの粒径の拡大（すなわち、移動度の向上）に限界がある。
このような従来の技術の限界を超え、数μmの粒径を有するＬＴＰＳの製造を可能にする結晶化方法が、非特許文献１によって提示されている。この新しい結晶化方法では、結晶粒を長さ4.6μmにわたって横方向（膜面方向）に成長させることに成功している。
【非特許文献１】Kim et al.，IEEE ELECTRON DEVICE LETTERS，VOL 23，P315〜317
【発明の開示】
【発明が解決しようとする課題】
【０００５】
非特許文献１に開示された結晶化方法では、非晶質シリコンの結晶化速度を制御するために、非晶質シリコンの上側を酸化物の層で覆い、下側にエアーギャップを設けねばならない。従って、この結晶化方法では、従来の方法に別の工程を追加しなければならない。特にエアーギャップを得るためには、犠牲層の形成及び除去の各工程が必要である。更に、酸化物層を最後の工程で除去しなければならない。これらの工程の追加は製造工程を複雑化するので、製品の収率の更なる向上を困難にし、製造コストの更なる低減を阻む。
本発明の技術的課題は、比較的簡単な工程により、粒径の更に大きな多結晶半導体からチャンネル領域を形成できる、薄膜トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明による薄膜トランジスタの製造方法はボトムゲート型を対象とする。その方法は次の工程を順に含む。第１工程では、基板上にゲート電極を形成する。第２工程では、基板上にゲート絶縁膜を形成してゲート電極を覆う。第３工程では、ゲート絶縁膜の上に非晶質半導体層を形成する。第４工程では、非晶質半導体層をパターニングしてゲート電極の上に非晶質チャンネル領域を形成する。第５工程では、非晶質チャンネル領域をレーザにより溶融させ、非晶質チャンネル領域の溶融部分の中央を薄くし、周辺を厚くする。第６工程では、非晶質チャンネル領域の溶融部分を冷却し、基板の表面方向に結晶を成長させて多結晶チャンネル領域を形成する。
【０００７】
好ましくは、非晶質半導体層のパターニングにはＵＶリソグラフィを利用する。その場合、更に好ましくは、基板としてガラスまたはプラスチック製の透明基板を利用する。それにより、透明基板を通して非晶質半導体層に紫外線を照射する。更に、ゲート電極をマスクとして利用する。
【発明の効果】
【０００８】
本発明による薄膜トランジスタの製造方法では、工程を追加することなく、比較的簡単な工程だけで、粒径の大きな多結晶チャンネル領域を形成できる。また、多結晶チャンネル領域の位置の制御が容易である。その多結晶チャンネル領域は、横方向成長によって得られるので、移動度が高く、かつ結晶欠陥の密度が低い。こうして、本発明によって製造されるボトムゲート型薄膜トランジスタは移動度が従来のものより高い。従って、本発明による薄膜トランジスタの製造方法は、特に、高い移動度及び応答性が要求され、かつガラス基板やプラスチック基板に形成されるＴＦＴの製造に非常に適している。それ故、本発明による薄膜トランジスタの製造方法は、ＴＦＴをスイッチング素子または増幅素子などとして利用する電子装置、好ましくは、アクティブマトリックス型（ＡＭ）ＬＣＤ、ＡＭＯＬＥＤ、太陽電池、半導体メモリ素子などの製造に適している。
【発明を実施するための最良の形態】
【０００９】
以下、添付された図面を参照しながら、本発明による薄膜トランジスタの製造方法の望ましい実施形態を詳細に説明する。尚、図面に示されている各層や各領域の厚さは便宜上誇張されている。
【００１０】
図1A〜図1Gに、本発明の実施形態によるボトムゲート型薄膜トランジスタの製造方法の各工程で得られる構造の断面図を示す。各図に示されている層は好ましくは、ＣＶＤ（Chemical Vapor Deposition）またはＰＶＤ（Physical Vapor Deposition）で蒸着される。その他にも、多様な成膜方法が利用可能である。
【００１１】
第１工程では、図1Aに示されているように、基板10の上にゲート金属を蒸着してパターンニングし、ゲート電極12を形成する。ゲート金属としては好ましくは、Al、Cr、Cu、またはMoが利用される。基板10としては好ましくは、ガラス製の（紫外線に対して）透明な基板が利用される。その他に、プラスチック製の透明基板が利用されても良い。尚、非晶質チャンネル領域のパターニングを後述の工程とは別の方法で行う場合、基板10は不透明でも良く、その材質も多様に変更可能である。
【００１２】
第２工程では、図1Bに示されているように、基板10の上にゲート絶縁膜14を形成し、ゲート電極12を覆う。ゲート絶縁膜14は好ましくは、SiO2またはSiN等の絶縁物質から形成される。
第３工程では、図1Bに示されているように、ゲート絶縁膜14の上に、SiまたはSiGeから成る非晶質半導体層16を形成する。非晶質半導体層16は好ましくは、500Å〜1000Åの厚さに形成される。この範囲は、後続のチャンネル領域の形成工程、特にレーザアニーリングによる非晶質半導体層16の溶融及び結晶化に適している。
【００１３】
第４工程では、図1Cに示されているように、非晶質半導体層16をパターニングして非晶質チャンネル領域16aを形成する。非晶質半導体層16のパターニングには好ましくは、ＵＶリソグラフィを利用する。特にこの実施形態では基板10として（紫外線に対して）透明なガラス基板を利用しているので、基板10の裏面から紫外線13を照射できる。紫外線13は基板10を透過して非晶質半導体層16まで達する。この場合は更に、ゲート電極12をＵＶマスクとして利用できるので、非晶質チャンネル領域16aをゲート電極12に自己整合させることができる。すなわち、そのパターニングにはマスクが不要である。こうして、第３工程を簡単化できる。非晶質チャンネル領域16aの平面形状は好ましくは、正方形または長方形である。更に好ましくは、非晶質チャンネル領域16aの長手方向（後述のソース領域とドレイン領域とが対向する方向であり、図1Cでは横方向）では、非晶質チャンネル領域16aが2μm〜5μmの長さに形成される。この範囲は、後続の非晶質チャンネル領域16aの結晶化工程において、非晶質チャンネル領域16aの全体をレーザ照射で完全に溶融させるのに適している。更に、結晶化工程で得られる結晶粒一つ当たりの粒界の数を最小化するのに有利である。粒界はＴＦＴのチャンネル領域内での電子の移動を妨げるので、粒界の数の最小化は重要である。
【００１４】
第５工程では、図1D(a)に示されているように、非晶質チャンネル領域16aの全体にレーザ15を照射して加熱し、非晶質チャンネル領域16aの全体を完全に溶融させる。レーザ15としては好ましくは、波長308nmのXeClエキシマレーザが利用される。非晶質チャンネル領域16aでは、完全に溶融して液状化した半導体（SiまたはSiGe）が変形によって流動し、特に一部が中央部から外側に移動する。その結果、非晶質チャンネル領域16aでは、図1D(b)に示されているように、中央部Aが薄くなり、両端部Bが厚くなる。
【００１５】
第６工程では、非晶質チャンネル領域16aを冷却して結晶化させ、多結晶チャンネル領域16cを形成する。ここで、第４工程では図1D(b)に示されているように、非晶質チャンネル領域16aの厚さに変化が生じているので、第５工程では非晶質チャンネル領域16aの各部分の冷却速度が厚さに応じて変化する。特に、両端部Bより中央部Aで冷却及び凝固が速い。従って、中央部Aで先に結晶核が生成され、その結晶核が中央部Aから両端部Bに向かって次第に成長して行く（図1D(b)に示されている矢印11参照）。こうして、結晶粒が基板10の表面方向（横方向）11に成長する結果、多結晶チャンネル領域16cでは結晶粒の粒径をいずれも容易に拡大できる。また、多結晶チャンネル領域16cの位置及びサイズも容易に制御できる。
【００１６】
本発明の実施形態による薄膜トランジスタの製造方法では従来の方法と比べ、上記の第４〜６工程が最も特徴的である。すなわち、非晶質半導体層16を、まず、パターニングによって非晶質チャンネル領域16aに細かく分け（第４工程）、その後、各非晶質チャンネル領域16aをレーザアニーリングで多結晶チャンネル領域16cに変換する（第５、６工程）。それにより、基板10の温度を低く抑えたまま、各非晶質チャンネル領域16aを完全に溶融させることができる。その結果、図1D(b)に示されている横方向での厚さの変化を与えることが可能になる。特に非晶質チャンネル領域16aは全体のサイズが小さいので、横方向での厚さの変化、及びそれに起因する冷却速度の変化が十分な程度まで容易に拡大可能である。それ故、多結晶チャンネル領域16cの結晶粒を横方向に十分な粒径まで容易に成長させることができる。
それに対し、従来の薄膜トランジスタの製造方法では、まず、非晶質半導体層16の全体をレーザアニーリングで多結晶半導体層に変換する。その後、多結晶半導体層をパターニングして多結晶チャンネル領域16cを形成する。従って、レーザ照射時の基板10の温度を低く抑えるには、非晶質半導体層16の溶融の程度を結晶化に必要最低限な程度に留めなければならない。更に、非晶質半導体層の溶融範囲がかなり広い。それらの結果、従来の製造方法では、本発明の実施形態による製造方法とは異なり、溶融した半導体の流動による横方向での厚さの変化が不十分である。それ故、横方向での厚さの変化に伴う冷却速度の変化を利用して多結晶チャンネル領域16cの結晶粒を横方向に十分な粒径まで成長させることは困難である。
【００１７】
図2に、本発明の実施形態による第４〜６工程で形成された多結晶チャンネル領域16cの走査顕微鏡（ＳＥＭ）写真を示す（便宜上、ネガ・ポジを反転させている）。図2の下側が多結晶チャンネル領域16aの中央部Aであり、上側が両端部Bである。図2には粒界が黒く映っている。図2から明らかなとおり、多結晶チャンネル領域16cの中央部Aでは結晶粒が横方向に大きく成長している。図2では、横方向成長した結晶粒の領域が約2μmに達している。
【００１８】
多結晶チャンネル領域16cでは横方向成長により粒径が十分に大きいので、移動度が十分に高く、かつ結晶欠陥の密度が十分に低い。従って、この実施形態によって得られるＴＦＴは漏れ電流が少なく、スイッチング特性に優れている。尚、アニーリングの効率を高めるためには、レーザ15のエネルギー密度を700mJ／cm2〜1000mJ／cm2に制御することが望ましい。
【００１９】
第７工程では、図1Eに示されているように、まず、ゲート絶縁膜14の上に多結晶半導体層18を形成し、多結晶チャンネル領域16cを覆う。次に、多結晶半導体層18の上にＮ型半導体層19及び電極層20を順番に積層する。好ましくは、多結晶半導体層18は多結晶シリコンから形成され、Ｎ型半導体層19は、Ｎ型不純物がドーピングされた非晶質シリコンまたは多結晶シリコンから形成される。Ｎ型不純物は好ましくは、Sb（アンチモン）、P（リン）、またはAs（ヒ素）を含む。電極層20は好ましくは、Al、Cr、Cu、またはMoの何れか一つから形成される。
【００２０】
第８工程では、図1Fに示されているように、多結晶チャンネル領域16cを覆っている電極層の部分20a、Ｎ型半導体層の部分19a、及び多結晶半導体層の部分18aを順番にエッチングによって除去する（図1Fには、ドライエッチングで利用されるプラズマ等の照射方向が矢印21で示されている）。その結果、図1Gに示されているように、多結晶チャンネル領域16cの上方の空間を隔てて対向する、ソース領域及びドレイン領域の対が形成される。ソース領域は、ソース電極20S、ソース拡散層19S、及びソースオーミックコンタクト層18Sを含む。ソース拡散層19Sとソースオーミックコンタクト層18Sとは、ソース電極20Sと多結晶チャンネル領域16cとの間にオーミック接触を形成する。同様に、ドレイン領域は、ドレイン電極20D、ドレイン拡散層19D、及びドレインオーミックコンタクト層18Dを含む。ドレイン拡散層19Dとドレインオーミックコンタクト層18Dとは、ドレイン電極20Dと多結晶チャンネル領域16cとの間にオーミック接触を形成する。以上の工程により、ボトムゲート型薄膜トランジスタ素子が完成する。
【００２１】
以上、本発明による好ましい実施形態を説明した。しかし、この実施形態は例示的なものに過ぎず、当業者ならば、上記の実施形態を多様に変形し、または、それと均等な他の形態を実施可能であろう。従って、本発明による実施形態は、添付の図に示されたもの、並びに、上記の説明に記された構造及び工程にのみ限定されるものではない。本発明はあくまでも、特許請求の範囲の記載に基づいて保護されねばならない。
【産業上の利用可能性】
【００２２】
本発明は薄膜トランジスタの製造方法に関し、上記のとおり、非晶質チャンネル領域に多結晶チャンネル領域を横方向成長によって形成する。このように、本発明は明らかに産業上利用可能な発明である。
【図面の簡単な説明】
【００２３】
【図１Ａ】本発明によるボトムゲート型薄膜トランジスタの製造方法のうち、第１工程によって得られる構造の断面図
【図１Ｂ】本発明によるボトムゲート型薄膜トランジスタの製造方法のうち、第２工程及び第３工程によって得られる構造の断面図
【図１Ｃ】本発明によるボトムゲート型薄膜トランジスタの製造方法のうち、第４工程によって得られる構造の断面図
【図１Ｄ】本発明によるボトムゲート型薄膜トランジスタの製造方法のうち、第５工程及び第６工程によって得られる構造の断面図
【図１Ｅ】本発明によるボトムゲート型薄膜トランジスタの製造方法のうち、第７工程によって得られる構造の断面図
【図１Ｆ】本発明によるボトムゲート型薄膜トランジスタの製造方法のうち、第８工程によって得られる構造の断面図
【図１Ｇ】本発明によるボトムゲート型薄膜トランジスタの製造方法によって得られる薄膜トランジスタの断面図
【図２】図1Dに示されているレーザアニーリングによって得られた多結晶シリコンチャンネル領域のＳＥＭ写真
【符号の説明】
【００２４】
10  基板
12  ゲート電極
14  ゲート絶縁膜
16  非晶質半導体層
16a  非晶質チャンネル領域
【図１Ａ】
2007335865.tif 000003
【図１Ｂ】
2007335865.tif 000004
【図１Ｃ】
2007335865.tif 000005
【図１Ｄ】
2007335865.tif 000006
【図１Ｅ】
2007335865.tif 000007
【図１Ｆ】
2007335865.tif 000008
【図１Ｇ】
2007335865.tif 000009
【図２】
2007335865.tif 000010