(57)【要約】【課題】制御ロジックと信号処理回路との通信状態を簡単に確認でき生産性を向上した歪検出装置を提供することを目的とするものである。【解決手段】信号処理回路４７から第１の入出力信号線４８を介して不揮発性メモリ４２にデータを書き込む書き込みコマンド５５と、不揮発性メモリ４２のデータを消去する消去コマンド６１と、不揮発性メモリ４２に保管された補正データ５７を出力する出力コマンド５８からなるコマンドのいずれかを信号処理回路４７からＩＣ４０ａにおける制御ロジック４１に受けた後に、３つのコマンドのいずれかを受けたことを確認する確認データ５６、５９、６２を第１の入出力信号線４８を介して信号処理回路４７に出力する手段を設ける構成としたものである。【選択図】図６
2007240408.tif 000002
【特許請求の範囲】
【請求項１】
検出対象の荷重に応じて出力信号を出力する素子部と、前記出力信号を補正するための補正データを保管するメモリと、前記メモリに前記補正データを書き込むとともに前記メモリから前記補正データを読み出し、前記補正データに基づいて前記出力信号を補正する制御ロジックと、前記メモリに前記補正データを書き込むための書き込みコマンド、または前記メモリから前記補正データを読み出すための読み出しコマンドを前記制御ロジックに発信する信号処理回路とを備え、前記制御ロジックは前記書き込みコマンドまたは前記読み出しコマンドの受信後、受信確認の確認データを前記信号処理回路に発信する歪検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に荷重を付加することによって発生する歪を検出する歪検出装置およびそれを用いたシート歪検出装置に関するものである。
【背景技術】
【０００２】
従来、この種の歪検出装置は、図１１に示されるような構成を有していた。
【０００３】
図１１は従来の歪検出装置の回路図、図１２は同歪検出装置における制御ロジックと外付けの信号処理回路とを結線した状態を示す図である。
【０００４】
図１１、図１２において、１は素子部で、この素子部１は４つの歪抵抗素子２によりブリッジ回路を構成している。３は不揮発性メモリで、この不揮発性メモリ３は補正データを記録している。４はＲＡＭで、このＲＡＭ４は素子部１からの出力信号を一時的に保管している。５は制御ロジックで、この制御ロジック５は前記不揮発性メモリ３に記憶した補正データをもとに、ＲＡＭ４に保管されているデータを補正する指令を出している。６は信号処理回路で、この信号処理回路６は前記制御ロジック５により、データの入出力端子７を介してデータの入出力を行っている。そして、従来の歪検出装置の動作においては、制御ロジック５を作動させるために、図１２に示すように、信号処理回路６から制御ロジック５にトリガー信号８を入力するとともに、クロック信号９を別個に入力するものであった。
【０００５】
以上のように構成された従来の歪検出装置について、次にその動作を説明する。
【０００６】
従来の歪検出装置に押圧力が付加されると、この押圧力により４つの歪抵抗素子２に曲げモーメントが発生する。そして、この歪抵抗素子２に曲げモーメントが生じると歪抵抗素子２の抵抗値が変化するため、この抵抗値の変化を制御ロジック５の指令により、ＲＡＭ４に記憶させた後、予め不揮発性メモリ３に保存されている補正データにより補正して信号処理回路６に出力するものであった。
【０００７】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開２００１−１４７１６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記従来の構成では、制御ロジック５と信号処理回路６とを接続する通信ラインに断線等の不具合がある場合に、別途、不揮発性メモリ３に記憶された補正データを信号処理回路６に出力して補正データを比較しないと、通信ラインの不具合を確認できず、生産効率が低下するという問題点を有していた。
【０００９】
本発明は上記問題点を解決し、制御ロジックと信号処理回路との通信状態を簡単に確認でき、生産効率を向上した歪検出装置を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は以下の構成を有する。
【００１１】
本発明の請求項１に記載の発明は、特に、検出対象の荷重に応じて出力信号を出力する素子部と、前記出力信号を補正するための補正データを保管するメモリと、前記メモリに前記補正データを書き込むとともに前記メモリから前記補正データを読み出し、前記補正データに基づいて前記出力信号を補正する制御ロジックと、前記メモリに前記補正データを書き込むための書き込みコマンド、または前記メモリから前記補正データを読み出すための読み出しコマンドを前記制御ロジックに発信する信号処理回路とを備え、前記制御ロジックは前記書き込みコマンドまたは前記読み出しコマンドの受信後、受信確認の確認データを前記信号処理回路に発信する構成である。
【発明の効果】
【００１２】
上記構成により、制御ロジックは書き込みコマンドまたは読み出しコマンドの受信後、受信確認の確認コマンドを信号処理回路に発信するので、発信された確認コマンドが信号処理回路で受信できない場合は、制御ロジックと信号処理回路とを接続する通信ラインに断線等の不具合があることが分かる。よって、制御ロジックと信号処理回路との通信状態を簡単に確認でき、生産性を向上できるものである。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施の形態における歪検出装置およびそれを用いたシート歪検出装置について、図面を参照しながら説明する。
【００１４】
図１は本発明の一実施の形態における歪検出装置の分解斜視図、図２は同歪検出装置の側断面図、図３は同歪検出装置における絶縁基板の下面図、図４は同歪検出装置の回路ブロック図である。
【００１５】
図１〜図４において、１１は略正方形形状のニッケルを重量％で約０．１％含有するステンレスからなる絶縁基板で、この絶縁基板１１の下面には図３に示すように、銀からなる電源電極１２、一対の出力電極１３、ＧＮＤ電極１４、４つの圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂを回路部１６により電気的に接続するように設けることによりブリッジ回路からなる素子部１７を構成している。さらに、前記絶縁基板１１には４つの頂点の外周端部に位置して上面から下面にわたって固定孔１８を設けるとともに、略中央に上面から下面にわたって検出孔１９を設けている。２０はニッケルを重量％で約４％含有するステンレス材料からなる押圧部材で、この押圧部材２０は、前記絶縁基板１１の検出孔１９の上面近傍を押圧する当接部２１を設けるとともに、下部の外側面にわたって雄ネジ２２を設けている。
【００１６】
また、押圧部材２０における長手方向の中央外側面に位置して廻り止め突部２３を設けるとともに、上面の外側面にわたって、取付用雄ネジ２４を設けている。２５は金属からなる第１の挟持部材で、この第１の挟持部材２５は、略中央に押圧部材挿通孔２６を設けている。
【００１７】
また、前記第１の挟持部材２５の４つの頂点には上面から下面にわたって固定孔２８を設けている。さらに、前記第１の挟持部材２５の上面には挿通孔２６の上側に位置して段差からなる６角形状の係止部３０を設けている。さらに、前記第１の挟持部材２５における押圧部材挿通孔２６を介して押圧部材２０における雄ネジ２２を前記絶縁基板１１における検出孔１９に挿通し、下方に突出した雄ネジ２２を、ナットからなる固定部材３１に螺合せしめて、固定している。
【００１８】
３２は金属からなる第２の挟持部材で、この第２の挟持部材３２は略中央上面から下方に向かってストッパー穴３３を設けており、このストッパー穴３３に押圧部材２０における雄ネジ２２からなる下部を収納している。また、前記第２の挟持部材３２におけるストッパー穴３３の上面周囲に位置して４つの突部３４を設けている。そしてこの第２の挟持部材３２における４つの突部３４は、この突部３４の無い部分に対向する位置に絶縁基板１１における圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂが配設されるように設けている。
【００１９】
さらに、前記第２の挟持部材３２の４つの頂点には上面から下面にわたって固定孔３５を設けるとともに、第２の挟持部材における上面の４つの固定孔３５の周囲に位置して同一平面状になるように挟持当接部３６を設けている。そして、第１の挟持部材２５における４つの固定孔２８、絶縁基板１１における４つの固定孔１８および第２の挟持部材３２における４つの固定孔３５の各々に４つのネジからなる固定部材３７を挿通させている。そして、この固定部材３７に４つのナット３８を螺合させることにより、第１の挟持部材２５における挟持当接部２９と、第２の挟持部材３２における挟持当接部３６とにより絶縁基板１１を挟持することにより、絶縁基板１１における検出孔１９の周囲を、前記第１の挟持部材２５および第２の挟持部材３２に対して上下方向に変位可能に構成している。
【００２０】
３９は回路基板で、この回路基板３９は下面にＩＣ４０ａを実装するとともに、このＩＣ４０ａを絶縁基板１１における電源電極１２、一対の出力電極１３およびＧＮＤ電極１４と電気的に接続している。そして、このＩＣ４０ａは、図４に示すように、制御ロジック４１とこの制御ロジック４１により制御されている例えば、フラッシュメモリ、ＥＥＰＲＯＭ、ＰＲＯＭ等の不揮発性メモリ４２と、この不揮発性メモリ４２に記憶された補正データを一時的に保管するシフトレジスタ４３と、前記不揮発性メモリ４２の補正データと、シフトレジスタ４３に保管された補正データとを比較する比較素子４４と、この比較素子４４の比較結果により、制御ロジック４１の指令を基に、補正データを一時的に保管した後、アナログ回路部４５に出力するラッチ用レジスタ４６とにより構成されている。そして、また、前記ＩＣ４０ａにおける制御ロジック４１は外付けの信号処理回路４７と第１の入出力信号線４８および第２の入出力信号線４９により接続されている。
【００２１】
また、前記回路基板３９の下面にはスレブコンピュータ４０ｂを設けている。５０はケースで、このケース５０は外方へ突出するように、コネクタ部５１を設けており、このコネクタ部５１の内側に前述の第１の入出力信号線４８および第２の入出力信号線４９を含む６つのコネクタ端子５２を設けており、このコネクタ端子５２を前記回路基板３９におけるＩＣ４０ａと電気的に接続させている。
【００２２】
次に、上記歪検出装置の製造方法について説明する。
【００２３】
まず、ステンレス板（図示せず）の下面にガラスペースト（図示せず）を印刷した後、約８５０℃で約１０分間焼成し、絶縁基板１１を形成する。
【００２４】
次に、前記絶縁基板１１の下面に位置して銀のペースト（図示せず）を印刷し、約８５０℃で約１０分間焼成し、前記絶縁基板１１の下面に電源電極１２、一対の出力電極１３、ＧＮＤ電極１４および回路部１６を形成する。
【００２５】
次に、前記絶縁基板１１の下面の圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂを設ける位置にメタルグレーズ系ペースト（図示せず）を印刷した後、約１３０℃で約１０分間乾燥する。
【００２６】
次に、前記絶縁基板１１を約８５０℃で約１０分間焼成し、絶縁基板１１に４つの圧縮側歪抵抗素子１５ａおよび４つの引張側歪抵抗素子１５ｂを形成する。
【００２７】
次に、前記絶縁基板１１の電源電極１２、一対の出力電極１３、ＧＮＤ電極１４、を除く絶縁基板１１の下面にガラスからなるペースト（図示せず）を印刷した後、約６４０℃で約１０分間焼成し、絶縁基板１１の下面に保護層１１ａを形成する。
【００２８】
次に、絶縁基板１１の上面に第１の挟持部材２５を当接させた後、第１の挟持部材２５の押圧部材挿通孔２６および絶縁基板１１における検出孔１９に上方から押圧部材２０における雄ネジ２２からなる下部を挿通させるとともに、第１の挟持部材２５における係止部３０に押圧部材２０における廻り止め突部２３を収納する。
【００２９】
次に、押圧部材２０における雄ネジ２２にナットからなる固定部材３１を下方から螺合させることにより、押圧部材２０における当接部２１を絶縁基板１１における検出孔１９の上面近傍に当接させる。
【００３０】
次に、第２の挟持部材３２におけるストッパー穴３３の内側に押圧部材２０における雄ネジおよびナットからなる固定部材３１を収納するとともに、絶縁基板１１における４つの固定孔１８の周辺の下面を第２の挟持部材３２における挟持当接部３６に当接させる。
【００３１】
次に、第２の挟持部材３２における４つの固定孔３５、絶縁基板１１における固定孔１８および第１の挟持部材２５における固定孔２８に、下方から４つのネジからなる固定部材３７を挿通させた後、ナット３８で螺合させることにより、第１の挟持部材２５における挟持当接部２９と第２の挟持部材３２における挟持当接部３６とにより、絶縁基板１１を挟持させる。
【００３２】
最後に、第２の挟持部材３２に予めＩＣ４０ａおよびスレブコンピュータ４０ｂを実装した回路基板３９を固着した後、ケース５０に第１の挟持部材２５、絶縁基板１１、第２の挟持部材３２および回路基板３９を装着した後、ケース５０におけるコネクタ端子５２を回路基板３９にはんだ付けする。
【００３３】
次に、上記歪検出装置の動作について説明する。
【００３４】
まず、押圧部材２０における取付用雄ネジ２４を相手側取付部材（図示せず）に取り付ける。
【００３５】
押圧部材２０に上方より押圧力が作用すると、この押圧力により前記絶縁基板１１の表面に歪が発生し、絶縁基板１１の下面に設けられた４つの圧縮側歪抵抗素子１５ａに圧縮応力が作用するとともに、４つの引張側歪抵抗素子１５ｂに引張応力が作用する。そして、この圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂに歪が発生すると、この圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂの抵抗値が変化するため、この抵抗値の変化を一対の出力電極１３からブリッジ回路としての出力を外部のアナログ回路部４５に出力し、絶縁基板１１に加わる荷重を測定するものである。
【００３６】
ここで、歪検出装置の周囲の温度が変化する場合、素子部１７における圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂの抵抗値が変化するため、歪検出装置からの出力信号が、図５に示すように、高温になるに従い、出力特性が急な勾配になるものである。そして、温度変化による、出力信号の差をなくすため、本発明の一実施の形態における歪検出装置においては、補正用データを不揮発性メモリ４２に記憶しておき、この補正データにより、歪検出装置の出力信号を補正するものである。そして、補正信号をＩＣ４０ａにおける不揮発性メモリ４２に入力するには、まず、図６に示すように、信号処理回路４７から第２の入出力信号線４９を介して、５Ｖからなる中間電圧で構成されたトリガー信号５３を制御ロジック４１に入力し、制御ロジック４１を起動させる。次に、続けて、第２の入出力信号線４９から１０Ｖの上電圧と５Ｖの中間電圧との間の矩形波信号で構成されたクロック信号５４を制御ロジック４１に入力すると同時に、信号処理回路４７から制御ロジック４１に第１の入出力信号線４８を介して（表１）に示す６ｂｉｔからなる（１０００１１）の書き込みコマンド５５を入力する。
【００３７】
【表１】
2007240408.tif 000003
【００３８】
この書き込みコマンドは頭の３ｂｉｔ（１００）と後ろの３ｂｉｔ（０１１）とが互いに反転するワードで構成されている。次に、制御ロジック４１は、自らが書き込みコマンド５５を受けたことを伝える確認データ５６を信号処理回路４７に出力した後、７６ｂｉｔからなる補正データ５７を信号処理回路４７から第１の入出力信号線４８を介して制御ロジック４１の指令により、不揮発性メモリ４２に入力する。この補正データ５７はリン通信用の１６ｂｉｔからなる識別データを通常の６０ｂｉｔからなる補正データに冗長させて構成されている。
【００３９】
上記構成により、書き込みコマンド５５の受信後、受信確認の確認データ５６を信号処理回路４７に発信するので、発信された確認データ５６が信号処理回路４７で受信できない場合は、制御ロジック４１と信号処理回路４７とを接続する通信ラインに断線等の不具合があることが分かる。よって、制御ロジック４１と信号処理回路４７との通信状態を簡単に確認でき、生産性を向上できる。
【００４０】
次に、信号処理回路４７は不揮発性メモリ４２に記憶された補正データ５７が正しい値かどうかを確認するために、図７に示すように、信号処理回路４７から制御ロジック４１に第１の入出力信号線４８を介して６ｂｉｔからなる（１１０００１）の出力コマンド５８を入力する。この出力コマンド５８は頭の３ｂｉｔ（１１０）と後ろの３ｂｉｔ（００１）とが互いに反転するワードで構成されている。
【００４１】
そうすると、制御ロジック４１は、自らが出力コマンド５８を受けたことを伝える確認データ５９を信号処理回路４７に出力した後、７６ｂｉｔからなる補正データ６０を不揮発性メモリ４２から第１の入出力信号線４８を介して制御ロジック４１の指令により、信号処理回路４７に出力する。そして、信号処理回路４７により、前述の補正データ５７が補正データ６０と一致しているか否かを確認する。
【００４２】
ここで、歪検出装置を長期にわたって使用することにより、素子部１７における圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂの抵抗値が温度変化により変動する場合には、不揮発性メモリ４２に記憶された補正データ５７を修正する必要が生じる。その場合には、図８に示すように、信号処理回路４７から制御ロジック４１に第１の入出力信号線４８を介して６ｂｉｔからなる（０１０１０１）消去コマンド６１を入力する。この消去コマンド６１は頭の３ｂｉｔ（０１０）と後ろの３ｂｉｔ（１０１）とが互いに反転するワードで構成されている。次に、制御ロジック４１は、自らが消去コマンド６１を受けたことを伝える確認データ６２を信号処理回路４７に出力すると同時に、６０ｂｉｔからなる補正データ５７を信号処理回路４７から消去するものである。そして、その後、前述の如く、信号処理回路４７から第１の入出力信号線４８を介して不揮発性メモリ４２にデータを書き込む書き込みコマンド（１０００１１）を入力することにより、不揮発性メモリ４２に、素子部１７の抵抗値の変化状態に見合った新たな補正データ５７を記憶する。
【００４３】
ここで、４つの歪検出装置を車のシートに取り付ける場合、図９、図１０に示すように、４つの歪検出装置６３をシート６４の前後左右にボルト６５により締結する。そしてまた、４つの歪検出装置６３における各々のスレブコンピュータ４０ｂは、コネクタ端子５２により、自動車等のマスタコンピュータ６６と通信している。そして、前述の補正データ５７には１６ｂｉｔからなる識別データを冗長しており、この識別データにより、マスタコンピュータ６６は４つの歪検出装置６３のうちのどの歪検出装置６３と通信しているかを認識できるものである。
【００４４】
すなわち、歪検出装置６３の識別データを歪検出装置６３の出力信号を補正する補正データ５７に冗長させたため、識別データにより補正データ５７を不揮発性メモリ４２に記憶された歪検出装置６３を特定できるとともに、シート６４側に設けたマスタコンピュータ６６の指令により、不揮発性メモリ４２の補正データ５７を書き換えることなく識別データのみを書き換えることができるので、マスタコンピュータ６６による歪検出装置６３への指令を容易にすることができる。
【００４５】
歪検出装置６３における不揮発性メモリ４２に識別データを書き込むには、信号処理回路４７から制御ロジック４１に第１の入出力信号線４８を介して６ｂｉｔからなる（００１１１０）の書き込みコマンド（図示せず）を入力する。
【００４６】
このとき、歪検出装置６３の識別データを不揮発性メモリ４２に書き込むコマンドと補正データ５７を不揮発性メモリ４２に書き込むコマンド５５とを別個の書き込みコマンドとしたため、容易に歪検出装置６３の識別データまたは補正データ５７の一方を不揮発性メモリ４２に書き込める。
【００４７】
また、同様に、歪検出装置６３の不揮発性メモリ４２から識別データを消去するには、信号処理回路４７から制御ロジック４１に第１の入出力信号線４８を介して６ｂｉｔからなる（０１１１００）の不揮発性メモリ４２のデータを消去する消去コマンド６１を入力する。
【００４８】
すなわち、歪検出装置６３の識別データと補正データ５７とを消去する消去コマンドを別個の消去コマンドにしたため、信号処理回路４７からの指令により、不揮発性メモリ４２から容易に歪検出装置６３の識別データまたは補正データ５７の一方を消去できる。
【産業上の利用可能性】
【００４９】
本発明にかかる歪検出装置は、制御ロジックと信号処理回路との通信状態を簡単に確認できるので生産性を向上し、各種機器に用いることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施の形態における歪検出装置の分解斜視図
【図２】同歪検出装置の側断面図
【図３】同歪検出装置における絶縁基板の下面図
【図４】同歪検出装置における回路ブロック図
【図５】歪検出装置の温度変化に起因した特性波形図
【図６】同歪検出装置における第１の入出力信号線および第２の入出力信号線から補正用のデータを送付して、補正データを入力する状態を示す図
【図７】同歪検出装置における第１の入出力信号線および第２の入出力信号線から補正用のデータを送付して、補正データを出力する状態を示す図
【図８】同歪検出装置における第１の入出力信号線および第２の入出力信号線から補正用のデータを送付して、補正データを消去する状態を示す図
【図９】本発明の一実施の形態における歪検出装置を用いたシート歪検出装置の側面図
【図１０】同シート歪検出装置の回路ブロック図
【図１１】従来の歪検出装置における回路ブロック図
【図１２】同歪検出装置における制御ロジックと信号処理回路との接続状態図
【符号の説明】
【００５１】
１７  素子部
４０ａ  ＩＣ
４２  不揮発性メモリ
４７  信号処理回路
４８  第１の入出力信号線
４９  第２の入出力信号線
５３  トリガー信号
５４  クロック信号
５５  書き込みコマンド
５６、５９、６２  確認データ
５７、６０  補正データ
５８  出力コマンド
６１  消去コマンド
６４  シート
６６  マスタコンピュータ
【図１】
2007240408.tif 000004
【図２】
2007240408.tif 000005
【図３】
2007240408.tif 000006
【図４】
2007240408.tif 000007
【図５】
2007240408.tif 000008
【図６】
2007240408.tif 000009
【図７】
2007240408.tif 000010
【図８】
2007240408.tif 000011
【図９】
2007240408.tif 000012
【図１０】
2007240408.tif 000013
【図１１】
2007240408.tif 000014
【図１２】
2007240408.tif 000015