(57)【要約】【課題】積層型半導体装置の製造において、無駄なワイヤ取付工程が発生することを抑制する。【解決手段】基板に積層された半導体チップの良否を検査するチップ検査工程（ステップＳ２）を備え、このチップ検査工程において全ての半導体チップが良と判定された良品のみに（ステップＳ３のＹ）、ワイヤ取付工程（ステップＳ４）を行なうようにした。したがって、半導体チップが不良である不良品にはワイヤ取付工程は行なわれない。【選択図】図３
2007234665.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップを基板に積層する積層工程と、積層された前記半導体チップの電極にワイヤを取り付けるワイヤ取付工程と、を備える積層型半導体装置の製造方法において、
積層された前記半導体チップの良否を検査するチップ検査工程を備え、このチップ検査工程において全ての前記半導体チップが良と判定された良品のみに前記ワイヤ取付工程を行なうことを特徴とする積層型半導体装置の製造方法。
【請求項２】
前記チップ検査工程では、全ての前記半導体チップが積層された後に、各前記半導体チップをまとめて検査することを特徴とする請求項１に記載の積層型半導体装置の製造方法。
【請求項３】
前記積層工程で前記半導体チップを一つ積層する毎に、前記チップ検査工程で前記半導体チップの良否を検査し、前記半導体チップが良と判定された良品のみに前記積層工程での前記半導体チップの積層を続行することを特徴とする請求項１に記載の積層型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、例えば、基板と、この基板に積層された複数の半導体チップと、半導体チップの電極と基板に設けられた基板電極とに架け渡されたワイヤとを備え、半導体チップが樹脂などで封止された積層型半導体装置がある（例えば、特許文献１参照）。
【０００３】
この積層型半導体装置の製造においては、まず、複数の半導体チップを基板に積層し、次に、ワイヤ取付工程として、基板電極と半導体チップの電極とにワイヤを架け渡す。その後、各半導体チップの良否を検査し、半導体チップが良であると判定された良品に対して樹脂などで封止を施して、積層型半導体装置を得る。半導体チップの検査を行なうのは、半導体チップを基板に積層する際に、半導体チップが損傷する場合があるためである。
【特許文献１】特開２００４−１０２３３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、このような従来の製造方法では、ワイヤ取付工程後に、各半導体チップを検査するため、基板への積層の際に半導体チップに損傷が生じた不良品に対してもワイヤ取付工程が実行されてしまうので、無駄なワイヤ取付工程が生じてしまうという問題がある。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、その目的は、積層型半導体装置の製造において、無駄なワイヤ取付工程が発生することを抑制することである。
【課題を解決するための手段】
【０００６】
請求項１に記載の発明は、複数の半導体チップを基板に積層する積層工程と、積層された前記半導体チップの電極にワイヤを取り付けるワイヤ取付工程と、を備える積層型半導体装置の製造方法において、積層された前記半導体チップの良否を検査するチップ検査工程を備え、このチップ検査工程において全ての前記半導体チップが良と判定された良品のみに前記ワイヤ取付工程を行なうことを特徴とする。
【０００７】
この構成によれば、半導体チップが不良である不良品にはワイヤ取付工程が行なわれないので、無駄なワイヤ取付工程が発生することを抑制することができる。
【０００８】
請求項２に記載の発明は、請求項１に記載の積層型半導体装置の製造方法において、前記チップ検査工程では、全ての前記半導体チップが積層された後に、各前記半導体チップをまとめて検査することを特徴とする。
【０００９】
この構成によれば、半導体チップを積層する毎に積層した半導体チップに対して検査を行なう場合に比較して、チップ検査工程の時間の短縮化を図ることができる。
【００１０】
請求項３に記載の発明は、請求項１に記載の積層型半導体装置の製造方法において、前記積層工程で前記半導体チップを一つ積層する毎に、前記チップ検査工程で前記半導体チップの良否を検査し、前記半導体チップが良と判定された良品のみに前記積層工程での前記半導体チップの積層を続行することを特徴とする。
【００１１】
この構成によれば、チップ検査工程において半導体チップが不良であると判定された不良品には、さらなる半導体チップの積層は行われないので、半導体チップを無駄に積層することを抑制することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の第１の実施形態を図１〜図６に基づいて説明する。まず、積層型積層型半導体装置を説明し、その後、積層型積層型半導体装置を検査するチップ検査装置、このチップ検査装置を用いての積層型積層型半導体装置の製造方法を説明する。
【００１３】
図１は、本実施形態にかかる積層型半導体装置１を示す正面断面図である。図１に示すように、積層型半導体装置１は、基板２と、この基板２の搭載面（表面）に積層された複数の半導体チップ３（３Ａ，３Ｂ，３Ｃ）と、を備えている。これらの基板２、複数の半導体チップ３は、接着剤からなる接合層４によって相互に接合されている。
【００１４】
半導体チップ３としては、本実施形態では、最下層に位置する第１の半導体チップ３Ａ、中間に位置する第２の半導体チップ３Ｂ、最上層に位置する第３の半導体チップ３Ｃの３つが設けられている。半導体チップ３には、基板２側とは反対側の面の縁部に電極部であるパッド５が複数設けられている。
【００１５】
基板２の搭載面には、基板電極７が複数設けられている。また、基板２の裏面には、基板電極７に接続された端子（図示せず）が設けられている。
【００１６】
そして、基板電極７とパッド５とにワイヤ６が架け渡されている。ワイヤ６は、例えば半田（図示せず）によってパッド５、基板電極７に固着されている。このワイヤ６、基板電極７を介して、半導体チップ３のパッド５が基板２の端子に接続されている。
【００１７】
半導体チップ３、接合層４、ワイヤ６及び基板２の搭載面は、封止部８によって封止されている。封止部８は、樹脂等によって構成されている。
【００１８】
次に、チップ検査装置を説明する。図２は、本実施形態にかかるチップ検査装置１０を示す正面図である。
【００１９】
図２に示すように、チップ検査装置１０は、複数の検査用探針（プローブ）１１と、これらの検査用探針１１を移動可能に保持する本体部１２と、を備えている。
【００２０】
検査用探針１１は、相互に平行に配置されており、半導体チップ３のパッド５に当接可能となっている（図５参照）。具体的には、検査用探針１１としては、第１の半導体チップ３Ａのパッド５に当接可能な第１の検査用探針１１Ａ、第２の半導体チップ３Ｂのパッド５に当接可能な第２の検査用探針１１Ｂ、第３の半導体チップ３Ｃのパッド５に当接可能な第３の検査用探針１１Ｃが設けられている。
【００２１】
本体部１２には、各検査用探針１１を、それら検査用探針１１の軸方向にスライド移動させて半導体チップ３に接離させる駆動部が内蔵されている。また、この本体部１２には、制御部が設けられており、この制御部によって、駆動部の制御及び各種の演算が実行される。
【００２２】
このチップ検査装置１０では、チップ検査として、検査用探針１１によって各半導体チップ３に電圧を印加して半導体チップ３の良否を検査する。詳しくは、このチップ検査では、半導体チップ３の電気的特性を調査し、調査した電気的特性が予め規定された電気的特性と一致すればその半導体チップ３は良であると判定し、それ以外の場合にはその半導体チップ３は不良であると判定するものである。このチップ検査の検査項目としては、例えば、ＯＳ（Open-Short）検査、ＤＣ（Direct-Current）検査、ＡＣ（Alternating-Current）検査などが挙げられる。なお、詳細な項目等は各半導体チップ３Ａ，３Ｂ，３Ｃの構成によって異なる。ここで、ＯＳ検査では、配線のオープン、ショート、リークの検査がなされ、ＤＣ検査では、回路の抵抗値、電圧値、電流値等の検査がなされ、ＡＣ検査では、回路機能の検査がなされる。なお、チップ検査では、これらの電気特性項目の全てを検査しても良いし、一部の項目だけを検査しても良い。
【００２３】
次に、積層型半導体装置１の製造方法を説明する。ここで、図３は、積層型半導体装置１の製造方法の流れを示すフローチャート、図４は、積層型半導体装置１の製造過程を示すもので、積層工程の状態を示す正面図、図５は、積層型半導体装置１の製造過程を示すもので、チップ検査工程の状態を示す正面図、図６は、積層型半導体装置１の製造過程を示すもので、ワイヤ取付工程の状態を示す正面図である。
【００２４】
図３に示すように、まず、積層工程を行なう（ステップＳ１）。本実施形態の積層工程では、一回の工程で、全ての半導体チップ３Ａ，３Ｂ，３Ｃを接合層４によって基板２に積層する。この積層工程で、基板２に半導体チップ３が積層された中間品１５が製造される（図４）。
【００２５】
次に、チップ検査工程を実行する（ステップＳ２）。チップ検査工程では、基板２に積層された各半導体チップ３Ａ，３Ｂ，３Ｃのパッド５にチップ検査装置１０の全ての検査用探針１１Ａ，１１Ｂ，１１Ｃを当接し、検査用探針１１Ａ，１１Ｂ，１１Ｃによって各半導体チップ３Ａ，３Ｂ，３Ｃに電圧を印加し、チップ検査装置１０によって半導体チップ３Ａ，３Ｂ，３Ｃの良否を検査する（図５）。即ち、本実施形態では、全ての半導体チップ３Ａ，３Ｂ，３Ｃが積層された後に、各半導体チップ３Ａ，３Ｂ，３Ｃをまとめて検査するようにしている。
【００２６】
そして、チップ検査工程において、基板２に積層された全ての半導体チップ３Ａ，３Ｂ，３Ｃは良であると判定した場合には（ステップＳ３のＹＥＳ）、中間品１５は良品であるので、ステップＳ４のワイヤ取付工程に進む。
【００２７】
ワイヤ取付工程では、基板２の基板電極７と基板２に積層された各半導体チップ３Ａ，３Ｂ，３Ｃのパッド５とにワイヤ６を架け渡した状態で、このワイヤ６を基板電極７及びパッド５に半田等によって取り付ける（図６）。
【００２８】
次に、封止工程を実行する（ステップＳ５）。封止工程では、半導体チップ３、接合層４、ワイヤ６及び基板２の搭載面を樹脂によって封止して封止部８を形成する。これにより積層型半導体装置１が製造される（図１）。
【００２９】
次に、最終検査工程を行なう（ステップＳ６）。この最終検査工程では、最終検査として積層型半導体装置１の良否を検査し、不良品を選別し回収する。この最終検査は、積層型半導体装置１の電気的特性を調査し、調査した電気的特性が予め規定された電気的特性と一致すればその積層型半導体装置１は良であると判定し、それ以外の場合にはその積層型半導体装置１は不良であると判定する。
【００３０】
一方、ステップＳ２のチップ検査工程において基板２に積層された半導体チップ３Ａ，３Ｂ，３Ｃのうち少なくとも一つは不良であると判定した場合には（ステップＳ３のＮＯ）、ステップＳ７の不良品処理工程へ進み、不良品を回収する。
【００３１】
以上説明したように、本実施形態では、積層された半導体チップ３の良否を検査するチップ検査工程を備え、このチップ検査工程において全ての半導体チップ３が良と判定された良品のみにワイヤ取付工程を行なうことにより、チップ検査工程において半導体チップ３が不良であると判定された不良品にはワイヤ取付工程が行なわれないので、無駄なワイヤ取付工程が発生することを抑制することができる。
【００３２】
また、本実施形態では、チップ検査工程では、全ての半導体チップ３Ａ，３Ｂ，３Ｃが積層された後に、各半導体チップ３Ａ，３Ｂ，３Ｃをまとめて検査することにより、半導体チップ３を積層する毎に積層した半導体チップ３に対して検査を行なう場合に比較して、チップ検査工程の時間の短縮化を図ることができる。
【００３３】
また、本実施形態では、チップ検査工程では、半導体チップ３の電気的特性を調査し、その調査結果に基づいて半導体チップ３の良否を判定するので、半導体チップ３の検査を容易に実行することができる。
【００３４】
次に、本発明の第２の実施形態を図７及び図８に基づいて説明する。図７は、本実施形態にかかる積層型半導体装置１の製造方法の流れを示すフローチャート、図８は、積層型半導体装置１の製造過程を示すもので、チップ検査工程の状態を示す正面図である。なお、前述した実施形態と同じ部分は、同一符号で示し説明も省略する。
【００３５】
本実施形態は、積層型半導体装置１の製造方法において、半導体チップ３を一つ積層する毎に、半導体チップ３に対するチップ検査を実行する点が第１の実施形態に対して異なる。
【００３６】
具体的には、図７に示すように、まず、ステップＳ１の積層工程において第１の半導体チップ３Ａを接合層４によって基板２に固定し、次に、ステップ２のチップ検査工程において第１の半導体チップ３Ａの良否を検査し（図８）、第１の半導体チップ３Ａが良である場合には（ステップＳ３のＹＥＳ）、未だ全ての半導体チップ３の積層が終了していないので（ステップＳ２１のＮＯ）、ステップＳ１に戻る。そして、第２の半導体チップ３Ｂを接合層４によって第１の半導体チップ３Ａ上に固定する。
【００３７】
次に、ステップＳ２のチップ検査工程において第１及び及第２の半導体チップ３Ａ，３Ｂの良否を検査し、第１及び第２の半導体チップ３Ａ，３Ｂが共に良である場合には（ステップＳ３のＹＥＳ）、ステップＳ１に戻り（ステップＳ２１のＮＯ）、第３の半導体チップ３Ｃを接合層４によって第２の半導体チップ３Ｂ上に固定する。
【００３８】
次に、ステップＳ２のチップ検査工程において第１〜第３の半導体チップ３Ａ，３Ｂ，３Ｃの良否を検査し、第１〜第３の半導体チップ３Ａ，３Ｂ，３Ｃが共に良である場合には（ステップＳ３のＹＥＳ）、全ての半導体チップ３の積層が終了しているので（ステップＳ２１のＹＥＳ）、ステップＳ４以降の工程を実行する。
【００３９】
一方、ステップＳ２のチップ検査工程において、積層された半導体チップ３のうち少なくとも一つが不良である場合には（ステップＳ３のＮＯ）、ステップＳ７へ進み不良品処理工程を実行する。
【００４０】
以上説明したように、本実施形態では、積層工程で半導体チップ３を一つ積層する毎に、チップ検査工程で半導体チップ３の良否を検査し、その半導体チップ３が良と判定された良品のみに積層工程での半導体チップ３の積層を続行することにより、チップ検査工程において半導体チップ３が不良であると判定された不良品には、さらなる半導体チップ３の積層は行われないので、半導体チップ３を無駄に積層することを抑制することができる。
【００４１】
なお、本発明は、次のような別の実施形態に具現化することができる。以下の別の実施形態でも上記実施形態と同様の作用および効果を得ることができる。
【００４２】
（１）積層型半導体装置としては、図９に示すように、各半導体チップ３Ａ，３Ｂ，３Ｃのパッド５同士がワイヤ６によって接続されている積層型半導体装置２１や、パッドが端子に直接接続された積層型半導体装置（図示せず）等であっても良い。
【００４３】
また、上記実施形態から把握し得る請求項以外の技術思想について、以下にその効果と共に記載する。
【００４４】
（イ）請求項１に記載の積層型半導体装置の製造方法において、前記チップ検査工程は、前記半導体チップの電気的特性を調査し、その調査結果に基づいて半導体チップの良否を判定することを特徴とする。
【００４５】
こうすれば、半導体チップの検査を容易に実行することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施形態にかかる積層型半導体装置を示す正面断面図である。
【図２】本発明の第１の実施形態にかかるチップ検査装置を示す正面図である。
【図３】本発明の第１の実施形態にかかる積層型半導体装置の製造方法の流れを示すフローチャートである。
【図４】本発明の第１の実施形態にかかる積層型半導体装置の製造過程を示すもので、積層工程の状態を示す正面図である。
【図５】本発明の第１の実施形態にかかる積層型半導体装置の製造過程を示すもので、チップ検査工程の状態を示す正面図である。
【図６】本発明の第１の実施形態にかかる積層型半導体装置の製造過程を示すもので、ワイヤ取付工程の状態を示す正面図である。
【図７】本発明の第２の実施形態にかかる積層型半導体装置の製造方法の流れを示すフローチャートである。
【図８】本発明の第２の実施形態にかかる積層型半導体装置の製造過程を示すもので、チップ検査工程の状態を示す正面図である。
【図９】本発明の別の実施形態にかかる積層型半導体装置を示す正面断面図である。
【符号の説明】
【００４７】
１    積層型半導体装置
２    基板
３    半導体チップ
５    パッド（電極）
６    ワイヤ
ステップＳ１    積層工程
ステップＳ２    チップ検査工程
ステップＳ４    ワイヤ取付工程
【図１】
2007234665.tif 000003
【図２】
2007234665.tif 000004
【図３】
2007234665.tif 000005
【図４】
2007234665.tif 000006
【図５】
2007234665.tif 000007
【図６】
2007234665.tif 000008
【図７】
2007234665.tif 000009
【図８】
2007234665.tif 000010
【図９】
2007234665.tif 000011