(57)【要約】【課題】半導体集積回路に搭載できる容量素子構造で安定な負帰還動作を行い、かつ、製造コストの低減化及び製造期間の短縮化を図ること。【解決手段】帰還容量Ｃ２は、誤差増幅回路１６０の高周波ゲインを低下させて誤差増幅回路１６０からの差分電圧ＶＥの値を安定させる。レベルシフト回路１７０は、電流源１７１と抵抗１７２とにより所定電圧ＶＤを発生させ、帰還容量Ｃ２の入出力間電位差Ｖｇを、電圧レベルがＶＤだけ上昇するようにレベルシフトさせる。レベルシフト回路１７０で発生させる電圧ＶＤは、ＶＤ＞ＶＲ−ＶＬを満たす値に設定される。これにより、帰還容量Ｃ２の入出力間電位差Ｖｇが常にＶｇ＞０を満たし、帰還容量Ｃ２が入出力間電位差Ｖｇの変化に影響を受けず、安定した負帰還動作を行うことができる。【選択図】図１
2007252115.tif 000002
【特許請求の範囲】
【請求項１】
供給された直流入力電圧を、オンオフ動作するスイッチング素子を介した後、整流平滑して所定の直流出力電圧に変換するスイッチング電源回路であって、
前記直流出力電圧と目標電圧とを比較して前記直流出力電圧と前記目標電圧との差分電圧を発生する誤差増幅回路と、
第１の電位と第２の電位との間を所定の周波数で増減する基準信号を生成する基準信号発生回路と、
前記差分電圧と前記基準信号とを比較して、前記スイッチング素子を制御するパルス信号を出力するパルス幅変調回路と、
前記誤差増幅回路の入出力端子間に挿入され、該誤差増幅回路で発生する高周波ゲインを低下させて前記差分電圧の値を安定させる帰還容量と、
前記帰還容量の入出力間電位差が所定の電位差となるように前記誤差増幅回路の入出力端子間の電圧レベルをシフトするレベルシフト回路と
を備えることを特徴とするスイッチング電源回路。
【請求項２】
供給された直流入力電圧を、オンオフ動作するスイッチング素子を介した後、整流平滑して所定の直流出力電圧に変換するスイッチング電源回路であって、
前記直流出力電圧と目標電圧とを比較して前記直流出力電圧と前記目標電圧との差分電圧を発生する誤差増幅回路と、
第１の電位と第２の電位との間を所定の周波数で増減する基準信号を生成する基準信号発生回路と、
前記差分電圧と前記基準信号とを比較して、前記スイッチング素子を制御するパルス信号を出力するパルス幅変調回路と、
前記誤差増幅回路の入出力端子間に挿入され、該誤差増幅回路で発生する高周波ゲインを低下させて前記差分電圧の値を安定させる帰還容量と、
前記誤差増幅回路の出力側に挿入され、前記誤差増幅回路の出力端子の電位と前記誤差増幅回路の入力端子の電位との電位差が所定の電位差となるように前記誤差増幅回路の入出力端子間の電圧レベルをシフトするレベルシフト回路と
を備えることを特徴とするスイッチング電源回路。
【請求項３】
前記レベルシフト回路は、前記誤差増幅回路の入出力端子間に挿入された前記帰還容量と直列回路を構成することを特徴とする請求項１記載のスイッチング電源回路。
【請求項４】
前記帰還容量は、ＭＯＳ構造の容量素子であることを特徴とする請求項１乃至請求項３のいずれかに記載のスイッチング電源回路。
【請求項５】
前記レベルシフト回路は、抵抗と、該抵抗に所定の直流電流を流す電流源とから構成されることを特徴とする請求項１乃至請求項３のいずれかに記載のスイッチング電源回路。
【請求項６】
前記レベルシフト回路は、前記帰還容量の入出力間電位差を正の値とするレベルシフトを行うことを特徴とする請求項１乃至請求項３のいずれかに記載のスイッチング電源回路。
【請求項７】
前記レベルシフト回路のレベルシフト量は、前記誤差増幅回路の反転入力端子の電位と前記基準信号の第２の電位との電位差以上に設定されることを特徴とする請求項１乃至請求項３のいずれかに記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源回路に関し、特に、携帯機器で用いられる半導体集積回路で構成されたスイッチング電源回路に関する。
【背景技術】
【０００２】
近年、携帯電話やデジタル・スチル・カメラなどの小型化・軽量化・低コスト化が必要とされる携帯機器の電源回路として、半導体集積回路で構成されたスイッチング電源回路が用いられている。従来のスイッチング電源回路について、図３を用いて説明する。
【０００３】
図３は、従来のスイッチング電源回路の回路構成を示す図である。
【０００４】
図３において、スイッチング電源回路１０は、直流入力電圧を受ける入力端子１と、所定の出力電圧を出力する出力端子２と、パワートランジスタＱ１、コイルＬ１、ダイオードＤ１、及び出力平滑コンデンサＣ１からなる電圧変換部３と、プリドライブ回路４と、ＰＷＭ（Pulse Width Modulation）比較器５と、入出力端子間に帰還容量Ｃ２が接続され、検出電圧ＶＲと目標電圧である基準電圧とを比較する誤差増幅回路６と、基準電圧を発生する基準電圧回路７と、三角波やのこぎり波のような基準信号を発生する基準信号発生回路８と、検出抵抗Ｒ１，Ｒ２からなる出力検出回路９とを備えて構成される。
【０００５】
電圧変換部３では、パワートランジスタＱ１が、プリドライブ回路４で増幅されたＰＷＭ比較器５からのパルス信号に従ってスイッチング動作することにより、コイルＬ１はエネルギの蓄積と放出とを繰り返す。ダイオードＤ１及び出力平滑コンデンサＣ１は、コイルＬ１に発生する電圧を直流に変換して出力端子２から出力する。出力端子２から出力される電圧は、パワートランジスタＱ１の導通期間を調整することによって制御することができ、負帰還動作（ＮＦＢ：Negative FeedBack）によって安定化される。スイッチング電源回路１０の負帰還動作について説明する。
【０００６】
誤差増幅回路６には、出力電圧を検出抵抗Ｒ１，Ｒ２で分圧した検出電圧ＶＲと基準電圧回路７が発生する基準電圧とが入力され、誤差増幅回路６は、検出電圧ＶＲと基準電圧とを比較する。検出電圧ＶＲが基準電圧より高いとき、誤差増幅回路６の出力電圧は低下する。低下した誤差増幅回路６の出力電圧は、ＰＷＭ比較器５に入力され、基準信号発生回路８からの基準信号と比較され、パワートランジスタＱ１の導通時間が短くなるようなパルス信号がＰＷＭ比較器５から出力され、電圧変換部３により、出力端子２に発生する出力電圧は低下する。逆に、検出電圧ＶＲが基準電圧より低いとき、誤差増幅回路６の出力電圧は上昇する。上昇した誤差増幅回路６の出力電圧は、ＰＷＭ比較器５に入力され、基準信号発生回路８からの基準信号と比較され、パワートランジスタＱ１の導通時間が長くなるようなパルス信号がＰＷＭ比較器５から出力され、電圧変換部３により、出力端子２に発生する出力電圧は上昇する。
【０００７】
以上のような負帰還動作によって、出力端子２に発生する出力電圧は、検出電圧ＶＲと基準電圧とが等しくなるように制御される。また、出力検出回路９の検出抵抗Ｒ１，Ｒ２の抵抗値を可変することにより、所望の直流電圧出力を得ることができる。
【０００８】
ＰＷＭ比較器５で生成されるパルス信号について、図４を用いて説明する。
【０００９】
図４は、基準信号発生回路の基準信号ＶＯＳＣ及び誤差増幅回路の出力電圧ＶＥの波形を示す図である。図４の例では、基準信号発生回路の基準信号ＶＯＳＣは、上限電圧ＶＨと下限電圧ＶＬとの範囲内で動作する三角波である。
【００１０】
ＰＷＭ比較器５で生成されるパルス信号のパルス幅は、三角波である基準信号ＶＯＳＣを出力電圧ＶＥにより切取った幅である。したがって、検出電圧ＶＲが基準電圧より低い場合、出力電圧が増加するようなパルス信号が生成され、検出電圧ＶＲが基準電圧より高い場合、出力電圧が減少するようなパルス信号が生成される。
【００１１】
このような負帰還動作の安定化を実現する技術として、例えば、特許文献１に記載されている昇降圧型ＤＣ／ＤＣコンバータがある。特許文献１記載の昇降圧型ＤＣ／ＤＣコンバータは、電圧変換部が降圧部と昇圧部とを有する昇降圧コンバータで構成されており、降圧部及び昇圧部の制御を１つの誤差増幅回路の出力で行う。一般に、誤差増幅回路の位相補正回路では、無補正では高すぎる誤差増幅回路の高周波ゲインを低下させるために、帰還容量（図３のＣ２）を挿入した積分型誤差増幅回路を備える。
【００１２】
ところで、半導体集積回路で構成されたスイッチング電源回路においては、誤差増幅回路の安定動作のための帰還容量も、半導体製造工程の中でシリコンウエハ上に形成される。
【００１３】
以下、図面を参考にしながら従来技術のスイッチング電源回路の帰還容量について説明する。
【００１４】
図５は、スイッチング電源回路の帰還容量を形成するＭＮＳ（Metal Nitride Semiconductor）構造を示す図である。以下、ＭＮＳ構造によって形成される容量素子をＭＮＳ容量と称する。
【００１５】
図５において、２１は保護膜、２２は金属電極、２３はＰ型半導体シリコンウエハ、２４はポリシリコン、２５は窒化膜である。金属電極２２のＶａ，Ｖｂは、それぞれ、ＭＮＳ容量２０の端子電圧を示している。また、金属電極２２は、ポリシリコン２４上に形成された絶縁層である窒化膜２５に形成された一方の金属電極２２ａと、ポリシリコン２４に形成された他方の金属電極２２ｂとからなる。
【００１６】
図５のように構成されたＭＮＳ容量２０の電気特性について、図６を用いて説明する。
【００１７】
図６は、ＭＮＳ容量２０及び後述するＭＯＳ（Metal Oxide Semiconductor）容量３０の電気的特性を示す図である。図６において、容量特性１は、ＭＮＳ容量２０の電気的特性を、容量特性２は、後述するＭＯＳ容量３０の電気的特性をそれぞれ示している。
【００１８】
図６の容量特性１に示されるように、ＭＮＳ容量２０は、金属電極間電位差Ｖｇ＝Ｖａ−Ｖｂに依存することなく、一定の容量値を示している。これは、ポリシリコン２４上に形成された窒化膜２５の絶縁層幅がＶｇに依存しないことに起因している。
【００１９】
このようなＭＮＳ構造を実現するためには、ポリシリコン２４上に絶縁膜（この場合は、窒化膜２５）を形成する必要がある。この絶縁膜の形成工程は、ＭＯＳ容量３０のＭＯＳトランジスタの形成工程とは別の工程であり、製造工程の増加を発生させ、製造コストの増大を招いていた。
【００２０】
そこで、製造工程の増加を招かないＭＯＳ構造の容量素子の形成方法がある。以下、ＭＯＳ構造によって形成される容量素子をＭＯＳ容量と称する。
【００２１】
図７は、スイッチング電源回路の帰還容量を形成するＭＯＳ構造を示す図である。
【００２２】
図７において、３１は保護膜、３２は金属電極、３３はＰ型半導体シリコンウエハ、３４はポリシリコン、３５は酸化シリコン（ＳｉＯ２）、３６はＮ型半導体である。金属電極３２のＶａ，Ｖｂは、それぞれ、ＭＯＳ容量３０の端子電圧を示している。また、金属電極３２は、Ｎ型半導体３６上の酸化シリコン３５を絶縁膜とし、酸化シリコン３５上のポリシリコン３４に形成された一方の金属電極３２ａと、Ｐ型半導体シリコンウエハ３３内に形成されたＮ型半導体３６に形成された他方の電極３２ｂとからなる。この構造は、ＭＯＳトランジスタを形成する製造工程の中で実現することが可能であり、製造工程を増大させることなく、製造期間を短縮することができる。
【００２３】
ところが、ＭＯＳ容量３０は、図６の容量特性２に示されるように、金属電極間電位差Ｖｇにより容量値が変化する。
【００２４】
ＭＯＳ容量３０の単位面積当りの静電容量Ｃｍは、以下の式（１）、（２）で表される。
【００２５】
【数１】
2007252115.tif 000003
ＣＯＸ：単位面積当りの酸化膜容量、εＯＸ：ＳｉＯ２の比誘電率（＝３.８２）、ε０：真空の誘電率（＝８.８５×１０−１４（Ｆ／ｃｍ））、Ｖｇ：ゲート電圧、ｑ：単位電荷（１.６０２×１０−１９（Ｃ））、ＮＤ：ドナー濃度（個／ｃｍ３）、εＳｉ：真性シリコンの比誘電率（１１.７）、ｔＯＸ：ＳｉＯ２の膜厚
【００２６】
また、式（１）をＣＯで規格化すると以下の式（３）が得られる。
【００２７】
【数２】
2007252115.tif 000004
【００２８】
以下、図面を参考にしながら、ＭＯＳ容量３０の電気的特性を説明する。
【００２９】
金属電極間電位差Ｖｇにより、ＭＯＳ容量３０は、図６で示すように、（i）、（ii）、（iii）の３つの状態が存在する。
【００３０】
（i）Ｖｇ＞０Ｖの場合
図８（Ａ）は、Ｖｇ＞０ＶにおけるＭＯＳ容量３０の状態を示す図である。図８（Ｂ）は、図８（Ａ）のＭＯＳ容量３０の等価回路を示す図である。
【００３１】
図８（Ａ）に示すように、Ｖｇ＞０Ｖの場合、Ｎ型半導体３６の表面には、電子５０が存在し、空乏層が存在しないので、酸化シリコン３５の厚さｔＯＸのみで単位面積当りの容量が決定される。すなわち、図８（Ｂ）の等価回路に示すように、ＭＯＳ容量３０の単位面積当りの静電容量Ｃｍは、酸化シリコン３５の単位面積当りの酸化膜容量ＣＯＸと等価になる。したがって、ＭＯＳ容量３０の電気的特性は、図６の線分ａのように、金属電極間電位差Ｖｇに依存しない特性を示す。
【００３２】
（ii）Ｖｇ＜０Ｖの場合
図９（Ａ）は、Ｖｇ＜０ＶにおけるＭＯＳ容量３０の状態を示す図である。図９（Ｂ）は、図９（Ａ）のＭＯＳ容量３０の等価回路を示す図である。
【００３３】
図９（Ａ）に示すように、Ｖｇ＜０Ｖの場合、Ｎ型半導体３６の表面の電子は金属電極間電位差Ｖｇにより遠ざけられ、空乏層が増加し、Ｎ型半導体３６の表面には、正イオン６０が現れてくる。すなわち、図９（Ｂ）の等価回路は、増加した空乏層幅ｔｂによる空乏層容量ＣｂとＣＯＸとを直列接続した回路となる。したがって、ＭＯＳ容量３０の電気的特性は、図６の線分ｂのように、Ｃｍ／ＣＯＸがＶｇの平方根に比例して減少し、金属電極間電位差Ｖｇに依存する特性を示す。
【００３４】
（iii）Ｖｇ≪０Ｖ（≒−０.７Ｖ〜−１Ｖ）の場合
図１０（Ａ）は、Ｖｇ≪０Ｖ（≒−０.７Ｖ〜−１Ｖ）におけるＭＯＳ容量３０の状態を示す図である。図１０（Ｂ）は、図１０（Ａ）のＭＯＳ容量３０の等価回路を示す図である。
【００３５】
図１０（Ａ）に示すように、Ｖｇ≪０Ｖ（≒−０.７Ｖ〜−１Ｖ）の場合、Ｎ型半導体３６の表面に強反転層が形成され、空乏層が一定値（ｔｂｔｈ）となる。空乏層幅ｔｂｔｈによる空乏層容量をＣｂｔｈとすると、図１０（Ｂ）の等価回路は、空乏層容量ＣｂｔｈとＣＯＸとを直列接続した回路となる。したがって、ＭＯＳ容量３０の電気的特性は、図６の線分ｃのように、Ｖｇに依存しない一定値となるが、容量値は、（i）の場合の１／３〜１／５程度まで低下する。
【特許文献１】特開２０００−１６６２２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
上述したように、ＭＯＳ容量は、金属電極間電位差により容量値が変化するので、スイッチング電源回路の中で安定した負帰還動作を実現する目的で使用することは、非常に困難である。
【００３７】
具体的な例として、図３の誤差増幅回路６の入出力間に挿入する帰還容量Ｃ２にＭＯＳ容量を用いた場合について説明する。
【００３８】
図３の帰還容量Ｃ２の入出力電圧差Ｖｇは、次の式（４）のように、誤差増幅回路６の出力電圧ＶＥと検出電圧ＶＲとの差で与えられる。
Ｖｇ＝ＶＥ−ＶＲ    …（４）
【００３９】
誤差増幅回路６の出力電圧ＶＥは、ＰＷＭ比較器５に入力される基準信号ＶＯＳＣの上限電圧ＶＨと下限電圧ＶＬとの範囲内で動作するので、Ｖｇ＞０の場合、ＶＥ−ＶＲの差分電圧によらず帰還容量Ｃ２の容量値は一定になるが、Ｖｇ＜０、又はＶｇ≪０の場合、空乏層の形成と強反転層の形成により帰還容量Ｃ２の容量値は減少する。このような誤差増幅回路６の出力電圧ＶＥと検出電圧ＶＲとの電圧差により帰還容量Ｃ２の容量値が変動する状況下では、スイッチング電源回路１０の負帰還動作を安定に行うことは困難である。
【００４０】
本発明は、かかる点に鑑みてなされたものであり、半導体集積回路に搭載できる容量素子構造で安定な負帰還動作を行い、かつ、製造コストの低減化及び製造期間の短縮化を図ることができるスイッチング電源回路を提供することを目的とする。
【課題を解決するための手段】
【００４１】
本発明のスイッチング電源回路は、供給された直流入力電圧を、オンオフ動作するスイッチング素子を介した後、整流平滑して所定の直流出力電圧に変換するスイッチング電源回路であって、前記直流出力電圧と目標電圧とを比較して前記直流出力電圧と前記目標電圧との差分電圧を発生する誤差増幅回路と、第１の電位と第２の電位との間を所定の周波数で増減する基準信号を生成する基準信号発生回路と、前記差分電圧と前記基準信号とを比較して、前記スイッチング素子を制御するパルス信号を出力するパルス幅変調回路と、前記誤差増幅回路の入出力端子間に挿入され、該誤差増幅回路で発生する高周波ゲインを低下させて前記差分電圧の値を安定させる帰還容量と、前記帰還容量の入出力間電位差が所定の電位差となるように前記誤差増幅回路の入出力端子間の電圧レベルをシフトするレベルシフト回路とを有する構成を採る。
【００４２】
また、本発明のスイッチング電源回路は、供給された直流入力電圧を、オンオフ動作するスイッチング素子を介した後、整流平滑して所定の直流出力電圧に変換するスイッチング電源回路であって、前記直流出力電圧と目標電圧とを比較して前記直流出力電圧と前記目標電圧との差分電圧を発生する誤差増幅回路と、第１の電位と第２の電位との間を所定の周波数で増減する基準信号を生成する基準信号発生回路と、前記差分電圧と前記基準信号とを比較して、前記スイッチング素子を制御するパルス信号を出力するパルス幅変調回路と、前記誤差増幅回路の入出力端子間に挿入され、該誤差増幅回路で発生する高周波ゲインを低下させて前記差分電圧の値を安定させる帰還容量と、前記誤差増幅回路の出力側に挿入され、前記誤差増幅回路の出力端子の電位と前記誤差増幅回路の入力端子の電位との電位差が所定の電位差となるように前記誤差増幅回路の入出力端子間の電圧レベルをシフトするレベルシフト回路とを有する構成を採る。
【発明の効果】
【００４３】
本発明によれば、ＭＯＳ構造により形成される汎用の容量素子を帰還容量として用いることができ、金属電極間電位差の変化による帰還容量の容量値の減少が負帰還動作に及ぼす影響を低減し、安定した負帰還動作を実現することができる。
【発明を実施するための最良の形態】
【００４４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００４５】
（実施の形態１）
図１は、本発明の実施の形態１に係るスイッチング電源回路の回路構成を示す図である。
【００４６】
図１において、スイッチング電源回路１００は、直流入力電圧を入力する入力端子１１０と、オンオフ動作するスイッチング素子により直流入力電圧を直流出力電圧に変換する電圧変換部１２０と、電圧変換部１２０からの直流電圧を出力する出力端子１３０と、検出抵抗Ｒ１，Ｒ２からなる出力検出回路１４０と、基準電圧回路１５０と、誤差増幅回路１６０と、帰還容量Ｃ２と、電流源１７１及び抵抗１７２からなるレベルシフト回路１７０と、基準信号発生回路１８０と、ＰＷＭ比較器１９０と、プリドライブ回路２００とを備えて構成される。帰還容量Ｃ２及びレベルシフト回路１７０は、誤差増幅回路１６０の入出力端子間に直列に接続されている。
【００４７】
電圧変換部１２０は、パワートランジスタＱ１、コイルＬ１、ダイオードＤ１、及び出力平滑コンデンサＣ１からなり、プリドライブ回路２００からのパルス信号に従って、入力端子１１０に入力した直流入力電圧を電圧変換して出力端子１３０に出力する。この電圧変換は、まず、パワートランジスタＱ１が、プリドライブ回路２００からのパルス信号に従ってスイッチング動作することにより、コイルＬ１がエネルギの蓄積と放出とを繰り返し、そして、ダイオードＤ１及び出力平滑コンデンサＣ１が、コイルＬ１に発生する電圧を直流に変換する。
【００４８】
電圧変換後の直流電圧は、パワートランジスタＱ１の導通時間によって変化し得る。電圧変換された直流電圧（出力電圧）は、出力検出回路１４０にフィードバックされ、負帰還動作により所望の出力電圧となる。
【００４９】
出力検出回路１４０は、フィードバックされた出力電圧を分圧して検出電圧ＶＲを取出して、誤差増幅回路１６０の反転入力端子に出力する。検出電圧ＶＲは、Ｒ１とＲ２との比を変化させることにより制御可能であり、例えば、Ｒ１：Ｒ２＝１：１の場合、検出電圧ＶＲは、フィードバックされた出力電圧の１／２となる。
【００５０】
基準電圧回路１５０は、出力端子１３０から出力される直流電圧の目標値となる基準電圧を発生する。発生した基準電圧は、誤差増幅回路１６０の非反転入力端子に出力される。
【００５１】
誤差増幅回路１６０は、出力電圧を検出抵抗Ｒ１，Ｒ２で分圧した検出電圧ＶＲと基準電圧回路１５０からの基準電圧とを比較する。検出電圧ＶＲと基準電圧との差分電圧ＶＥは、ＰＷＭ比較器１９０の非反転入力端子に入力される。誤差増幅回路１６０から出力される電圧ＶＥは、検出電圧ＶＲが基準電圧よりも高い場合には負の値となり、検出電圧ＶＲが基準電圧よりも低い場合には正の値となる。
【００５２】
帰還容量Ｃ２は、誤差増幅回路１６０の反転入力端子と出力端子との間に挿入され、誤差増幅回路１６０の高周波ゲインを低下させて誤差増幅回路１６０からの差分電圧ＶＥの値を安定させる。本実施の形態では、帰還容量Ｃ２は、図７のＭＯＳ容量３０で構成されているものとして説明する。ＭＯＳ容量３０の電極３２ｂは、誤差増幅回路１６０の反転入力端子側に接続され、電極３２ａは、レベルシフト回路１７０に接続されている。
【００５３】
レベルシフト回路１７０は、誤差増幅回路１６０の反転入力端子と出力端子との間に挿入されている。また、レベルシフト回路１７０は、帰還容量Ｃ２を構成するＭＯＳ容量３０の電極３２ａと誤差増幅回路１６０の出力端子側とに接続されている。レベルシフト回路１７０は、電流源１７１と抵抗１７２とにより所定電圧ＶＤを発生させ、帰還容量Ｃ２の入出力間電位差Ｖｇを、電圧レベルがＶＤだけ上昇するようにレベルシフトさせる。すなわち、帰還容量Ｃ２の入出力間電位差Ｖｇは、誤差増幅回路１６０からの差分電圧ＶＥとレベルシフト回路１７０で発生させる電圧ＶＤとの和から、誤差増幅回路１６０の反転入力端子に入力する検出電圧ＶＲを引いた値で示される。
【００５４】
レベルシフト回路１７０で発生させる電圧ＶＤの値は、出力検出回路１４０からの検出電圧ＶＲと後述する基準信号ＶＯＳＣの第２の電位ＶＬとの電位差よりも大きい値に設定される。この条件の導出については、後の動作説明で詳細に説明する。
【００５５】
基準信号発生回路１８０は、例えば、振幅が０.１Ｖ〜０.７Ｖ程度で、所定の周波数で繰り返される三角波やのこぎり波のような基準信号ＶＯＳＣを生成し、ＰＷＭ比較器１９０の反転入力端子に出力する。基準信号ＶＯＳＣは、上限電圧ＶＨと下限電圧ＶＬとの範囲内の周期的な信号である（図４参照）。
【００５６】
ＰＷＭ比較器１９０は、誤差増幅回路１６０からの出力電圧ＶＥと基準信号発生回路１８０からの基準信号ＶＯＳＣとを比較し、電圧変換部１２０からの出力電圧を制御するパルス信号を生成してプリドライブ回路２００に出力する。ＰＷＭ比較器１９０で生成されるパルス信号のパルス幅は、基準信号ＶＯＳＣを誤差増幅回路１６０の出力電圧ＶＥにより切取った幅である。したがって、検出電圧ＶＲが基準電圧より低い場合、電圧変換部１２０からの出力電圧が増加するようなパルス信号、つまり、パワートランジスタＱ１の導通時間を長くするパルス信号が生成される。一方、検出電圧ＶＲが基準電圧より高い場合、出力電圧が減少するようなパルス信号、つまり、パワートランジスタＱ１の導通時間を短くするパルス信号が生成される。
【００５７】
プリドライブ回路２００は、ＰＷＭ比較器１９０からのパルス信号を増幅して電圧変換部１２０に出力する。
【００５８】
以下、上述のように構成されたスイッチング電源回路１００の動作について説明する。まず、スイッチング電源回路１００の負帰還動作を説明する。
【００５９】
入力端子１１０に入力された直流入力電圧は、電圧変換部１２０で、プリドライブ回路２００からのパルス信号に従って電圧変換され、出力端子１３０から出力されるとともに、出力検出回路１４０にフィードバックされる。
【００６０】
電圧変換部１２０における電圧変換は、具体的には、次のようにして行われる。まず、パワートランジスタＱ１が、プリドライブ回路２００からのパルス信号に従ってスイッチング動作することにより、コイルＬ１は、エネルギの蓄積と放出とを繰り返す。そして、ダイオードＤ１及び出力平滑コンデンサＣ１は、コイルＬ１に発生する電圧を直流に変換する。
【００６１】
出力検出回路１４０では、フィードバックされた出力電圧が検出抵抗Ｒ１，Ｒ２により分圧されて検出電圧ＶＲが発生し、発生した検出電圧ＶＲは、誤差増幅回路１６０の反転入力端子に入力する。
【００６２】
誤差増幅回路１６０では、出力電圧を検出抵抗Ｒ１，Ｒ２で分圧した検出電圧ＶＲと基準電圧回路１５０で発生された基準電圧とが比較される。検出電圧ＶＲと基準電圧との差分電圧ＶＥは、ＰＷＭ比較器１９０の非反転入力端子に入力される。
【００６３】
誤差増幅回路１６０からの差分電圧ＶＥがＰＷＭ比較器１９０に入力されると、ＰＷＭ比較器１９０は、差分電圧ＶＥと基準信号発生回路１８０からの基準信号ＶＯＳＣとを比較し、電圧変換部１２０からの出力電圧を制御するパルス信号を生成する。生成されたパルス信号は、プリドライブ回路２００で増幅されて電圧変換部１２０に入力する。
【００６４】
具体的には、ＰＷＭ比較器１９０で生成されるパルス信号は、検出電圧ＶＲが基準信号電圧よりも高い場合、パワートランジスタＱ１の導通時間を短くして電圧変換部１２０からの出力電圧を低下させ、逆に、検出電圧ＶＲが基準電圧よりも低い場合、パワートランジスタＱ１の導通時間を長くして電圧変換部１２０からの出力電圧を上昇させるように制御されている。したがって、出力端子１３０から出力される出力電圧は、出力検出回路１４０からの検出電圧ＶＲと基準電圧回路１５０からの基準電圧とが等しくなるように制御される。
【００６５】
このように、出力端子１３０からの出力電圧を常にフィードバックして制御することにより、安定した出力電圧を得ることができる（負帰還動作）。
【００６６】
次に、誤差増幅回路１６０の入出力端子間に直列に接続された帰還容量Ｃ２及びレベルシフト回路１７０の動作について説明する。
【００６７】
帰還容量Ｃ２は、誤差増幅回路１６０の高周波ゲインを低下させて誤差増幅回路１６０からの差分電圧ＶＥの値を安定させる。
【００６８】
レベルシフト回路１７０は、電流源１７１と抵抗１７２とにより所定電圧ＶＤを発生させ、帰還容量Ｃ２の入出力間電位差Ｖｇを、電圧レベルがＶＤだけ上昇するようにレベルシフトさせる。すなわち、帰還容量Ｃ２の入出力間電位差Ｖｇは、誤差増幅回路１６０からの差分電圧ＶＥとレベルシフト回路１７０で発生させる電圧ＶＤとの和から、誤差増幅回路１６０の反転入力端子に入力する検出電圧ＶＲを引いた値で示される。
【００６９】
レベルシフト回路１７０で発生させる電圧ＶＤは、出力検出回路１４０からの検出電圧ＶＲと基準信号発生回路１８０からの基準信号ＶＯＳＣの第２の電位ＶＬとの電位差よりも大きい値に設定される。以下、この条件の導出について説明する。
【００７０】
上記のように、帰還容量Ｃ２を構成するＭＯＳ容量３０の金属電極間電位差Ｖｇは、誤差増幅回路１６０の出力電圧ＶＥとレベルシフト回路１７０で発生させる電圧ＶＤとの和から、誤差増幅回路１６０の反転入力端子に入力する検出電圧ＶＲを引いた値で示される。また、帰還容量Ｃ２が金属電極間電位差Ｖｇに影響を受けずに一定値である（Ｖｇ＞０）という条件の下では、金属電極間電位差Ｖｇは、次の式（５）を満たす。
Ｖｇ＝（ＶＥ＋ＶＤ）−ＶＲ＞０    …（５）
【００７１】
また、誤差増幅回路１６０の出力電圧ＶＥは、基準信号発生回路１８０で発生される基準信号ＶＯＳＣの第１の電位ＶＨと第２の電位ＶＬとの間で動作するので、次の式（６）が成立する。
ＶＥ≧ＶＬ    …（６）
【００７２】
そして、誤差増幅回路１６０の出力電圧ＶＥが最小値をとるとき、上記式（５）及び式（６）より、上述したレベルシフト回路１７０で発生させる電圧ＶＤの値の条件を示す次の式（７）式が与えられる。
ＶＤ＞ＶＲ−ＶＬ    …（７）
【００７３】
このように、レベルシフト回路１７０で発生させる電圧ＶＤを、誤差増幅回路１６０の反転入力端子の電位ＶＲと基準信号ＶＯＳＣの第２の電位ＶＬとの電位差よりも大きい値に設定することにより、帰還容量Ｃ２が金属電極間電位差Ｖｇに影響を受けずに一定値をとるように（Ｖｇ＞０）、帰還容量Ｃ２の入出力間電位差Ｖｇがレベルシフトされる。
【００７４】
レベルシフト回路１７０で発生させる電圧ＶＤの値は、例えば、スイッチング電源回路１００の製造時に、使用目的に応じた電流源１７１及び抵抗１７２を組み込むことにより実現することができる。また、電流源１７１及び抵抗１７２を可変のデバイスとすることもできる。これにより、帰還容量Ｃ２の入出力間電位差Ｖｇが常にＶｇ＞０を満たすようにすることができる。
【００７５】
携帯電話やデジタル・スチル・カメラのスイッチング電源回路では、ＶＲ＝０.８Ｖ〜１.３Ｖ、ＶＬ＝０.１Ｖ〜０.６Ｖ程度である。例えば、ＶＲ＝０.８Ｖ、ＶＬ＝０.６Ｖとすると、レベルシフト回路１７０の発生電圧ＶＤは、０.２Ｖ以上必要となる。レベルシフト回路１７０の発生電圧ＶＤを０.２Ｖとすることは、例えば、レベルシフト回路１７０の電流源１７１の発生電流を３０μＡ、抵抗１７２の抵抗値を６６ｋΩとすることにより実現可能である。この値は、半導体集積回路に容易に形成できる値である。すなわち、このような特性をもつ電流源１７１及び抵抗１７２は、半導体集積回路に用いられる汎用のデバイスを利用することが可能である。
【００７６】
以上説明したように、本実施の形態によれば、レベルシフト回路１７０が、電圧ＶＤを発生して帰還容量Ｃ２の入出力間電圧差Ｖｇをレベルシフトさせ、帰還容量Ｃ２の入出力間電圧差Ｖｇを常にＶｇ＞０を満たすので、負帰還動作時の誤差増幅回路１６０の動作を、帰還容量Ｃ２の入出力間電圧差Ｖｇに依存することなく常に安定して行うことができる。すなわち、帰還容量Ｃ２の入出力間電圧差Ｖｇの変化による容量値の減少が負帰還動作に及ぼす影響を低減して、安定した負帰還動作を実現することができる。
【００７７】
また、本実施の形態では、誤差増幅回路１６０の帰還容量Ｃ２の動作域を、誤差増幅回路１６０の入出力端子間に挿入されたレベルシフト回路１７０により直接レベルシフトしているので、誤差増幅回路１６０の特性（例えば、経年変化、バラツキ等）にかかわらず、帰還容量Ｃ２の入出力間電圧差Ｖｇを常にＶｇ＞０を満たすようにすることができる。
【００７８】
したがって、帰還容量Ｃ２にＭＯＳ構造の容量素子を用いた場合に、スイッチング電源回路１００の負帰還動作を安定して行うことができ、製造コストの低減及び製造期間の短縮と、制御安定性とを両立させることができる。
【００７９】
（実施の形態２）
図２は、本発明の実施の形態２に係るスイッチング電源回路の回路構成を示す図である。図１と同一の構成部分には同一の符号を付して重複箇所の説明を省略する。
【００８０】
図２において、スイッチング電源回路３００は、直流入力電圧を入力する入力端子１１０と、電圧変換部１２０と、電圧変換部１２０からの直流電圧を出力する出力端子１３０と、検出抵抗Ｒ１，Ｒ２からなる出力検出回路１４０と、基準電圧回路１５０と、誤差増幅回路１６０と、帰還容量Ｃ２と、電流源３１１及び抵抗３１２からなるレベルシフト回路３１０と、基準信号発生回路１８０と、ＰＷＭ比較器１９０と、プリドライブ回路２００とを備えて構成される。レベルシフト回路３１０は、誤差増幅回路１６０の出力端子とＰＷＭ比較器１９０の非反転入力端子との間に挿入されている。
【００８１】
以下、上述のように構成されたスイッチング電源回路３００の動作について説明する。スイッチング電源回路３００の基本動作は、実施の形態１と同様であるため説明を省略し、本実施の形態では、帰還容量Ｃ２、及び誤差増幅回路１６０の出力端子とＰＷＭ比較器１９０の非反転入力端子との間に接続されたレベルシフト回路３１０の動作について説明する。
【００８２】
帰還容量Ｃ２は、誤差増幅回路１６０の反転入力端子と出力端子との間に挿入され、誤差増幅回路１６０の高周波ゲインを低下させて誤差増幅回路１６０からの差分電圧ＶＥの値を安定させる。本実施の形態でも、帰還容量Ｃ２は、図７のＭＯＳ容量３０で構成されているものとして説明する。ＭＯＳ容量３０の電極３２ｂは、誤差増幅回路１６０の反転入力端子側に接続され、電極３２ａは、誤差増幅回路１６０の出力端子側に接続されている。
【００８３】
レベルシフト回路３１０は、電流源３１１と抵抗３１２とにより所定電圧ＶＤを発生させ、誤差増幅回路１６０の出力端子の電位ＶＥと誤差増幅回路１６０の反転入力端子の電位ＶＲとの電位差Ｖｇを、電圧レベルがＶＤだけ上昇するようにレベルシフトさせる。レベルシフト回路３１０で発生させる電圧ＶＤの値は、出力検出回路１４０からの検出電圧ＶＲと基準信号ＶＯＳＣの第２の電位ＶＬとの電位差よりも大きい値に設定される。
【００８４】
次に、レベルシフト回路３１０の発生電圧ＶＤの条件の導出について説明する。
【００８５】
帰還容量Ｃ２を構成するＭＯＳ容量３０の金属電極間電位差Ｖｇは、誤差増幅回路１６０の出力電圧ＶＥから誤差増幅回路１６０の反転入力端子に入力する検出電圧ＶＲを引いた値で示される。また、帰還容量Ｃ２が金属電極間電位差Ｖｇに影響を受けずに一定値である（Ｖｇ＞０）という条件の下では、金属電極間電位差Ｖｇは、次の式（８）を満たす。
Ｖｇ＝ＶＥ−ＶＲ＞０    …（８）
【００８６】
また、ＰＷＭ比較器１９０の非反転入力端子電圧ＶＣは、次の式（９）のように、誤差増幅回路１６０の出力電圧ＶＥからレベルシフト回路３１０の発生電圧ＶＤを引いた値で示される。よって、誤差増幅回路１６０の出力電圧ＶＥは、次の式（１０）で示される。
ＶＣ＝ＶＥ−ＶＤ    …（９）
ＶＥ＝ＶＣ＋ＶＤ    …（１０）
【００８７】
ここで、式（１０）を式（８）に代入することにより、次の式（１１）が与えられる。
Ｖｇ＝（ＶＣ＋ＶＤ）−ＶＲ＞０    …（１１）
【００８８】
また、ＰＷＭ比較器１９０の非反転入力端子電圧ＶＣは、基準信号発生回路１８０で発生される基準信号ＶＯＳＣの第１の電位ＶＨと第２の電位ＶＬとの間で動作するので、次の式（１２）が成立する。
ＶＣ≧ＶＬ    …（１２）
【００８９】
そして、ＰＷＭ比較器１９０の非反転入力端子電圧ＶＣが最小値をとるとき、上記式（１１）及び式（１２）より、上述したレベルシフト回路３１０で発生させる電圧ＶＤの値の条件を示す次の式（１３）式が与えられる。
ＶＤ＞ＶＲ−ＶＬ    …（１３）
【００９０】
このように、レベルシフト回路３１０で発生させる電圧ＶＤを、誤差増幅回路１６０の反転入力端子の電位ＶＲと基準信号ＶＯＳＣの第２の電位ＶＬとの電位差よりも大きい値に設定することにより、帰還容量Ｃ２が誤差増幅回路１６０の出力端子の電位ＶＥと誤差増幅回路１６０の反転入力端子の電位ＶＲとの電位差Ｖｇに影響を受けずに一定値をとるように（Ｖｇ＞０）、誤差増幅回路１６０の入出力間電位差Ｖｇがレベルシフトされる。
【００９１】
レベルシフト回路３１０で発生させる電圧ＶＤの値は、例えば、スイッチング電源回路３００の製造時に、使用目的に応じた電流源３１１及び抵抗３１２を組み込むことにより実現することができる。また、電流源３１１及び抵抗３１２を可変のデバイスとすることもできる。これにより、帰還容量Ｃ２の入出力間電位差Ｖｇが常にＶｇ＞０を満たすようにすることができる。
【００９２】
携帯電話やデジタル・スチル・カメラのスイッチング電源回路では、ＶＲ＝０.８Ｖ〜１.３Ｖ、ＶＬ＝０.１Ｖ〜０.６Ｖ程度である。例えば、ＶＲ＝０.８Ｖ、ＶＬ＝０.６Ｖとすると、レベルシフト回路３１０の発生電圧ＶＤは、０.２Ｖ以上必要となる。レベルシフト回路３１０の発生電圧ＶＤを０.２Ｖとすることは、例えば、レベルシフト回路３１０の電流源３１１の発生電流を３０μＡ、抵抗３１２の抵抗値を６６ｋΩとすることにより実現可能である。この値は、半導体集積回路に容易に形成できる値である。すなわち、このような特性をもつ電流源３１１及び抵抗３１２は、半導体集積回路に用いられる汎用のデバイスを利用することが可能である。
【００９３】
このように、本実施の形態によれば、レベルシフト回路３１０が、電圧ＶＤを発生して誤差増幅回路１６０の出力端子の電位ＶＥと誤差増幅回路１６０の反転入力端子の電位ＶＲとの電位差Ｖｇをレベルシフトさせ、帰還容量Ｃ２の入出力間電圧差Ｖｇを常にＶｇ＞０を満たすようにするので、負帰還動作時の誤差増幅回路１６０の動作を、帰還容量Ｃ２の入出力間電圧差Ｖｇに依存することなく常に安定して行うことができる。すなわち、帰還容量Ｃ２の入出力間電圧差Ｖｇの変化による容量値の減少が負帰還動作に及ぼす影響を低減し、安定した負帰還動作を実現することができる。
【００９４】
特に、本実施の形態では、レベルシフト回路３１０を誤差増幅回路１６０の出力側に設けているので、誤差増幅回路１６０及び帰還容量Ｃ２の構造自体には変更がない。すなわち、ＭＯＳ構造を変えることなく実施することができる。これにより、既存の構成のスイッチング電源回路にレベルシフト回路３１０を追加するという簡易な構成により実施が可能となるため、容易に導入が可能であり、汎用性に優れるという利点がある。
【産業上の利用可能性】
【００９５】
本発明のスイッチング電源回路は、半導体集積回路に搭載できる容量素子構造で安定な負帰還動作を行い、かつ、製造コストの低減化及び製造期間の短縮化を図ることができる効果を有し、携帯機器で用いられる半導体集積回路で構成されたスイッチング電源回路として有用である。
【図面の簡単な説明】
【００９６】
【図１】本発明の実施の形態１に係るスイッチング電源回路の回路構成を示す図
【図２】本発明の実施の形態２に係るスイッチング電源回路の回路構成を示す図
【図３】従来のスイッチング電源回路の回路構成を示す図
【図４】基準信号発生回路の基準信号ＶＯＳＣ及び誤差増幅回路の出力電圧ＶＥの波形を示す図
【図５】スイッチング電源回路の帰還容量を形成するＭＮＳ構造を示す図
【図６】ＭＮＳ容量及びＭＯＳ容量の電気的特性を示す図
【図７】スイッチング電源回路の帰還容量を形成するＭＯＳ構造を示す図
【図８】Ｖｇ＞０ＶにおけるＭＯＳ容量の状態及びＭＯＳ容量の等価回路を示す図
【図９】Ｖｇ＜０ＶにおけるＭＯＳ容量の状態及びＭＯＳ容量の等価回路を示す図
【図１０】Ｖｇ≪０ＶにおけるＭＯＳ容量の状態及びＭＯＳ容量の等価回路を示す図
【符号の説明】
【００９７】
１００、３００  スイッチング電源回路
１１０  入力端子
１２０  電圧変換部
１３０  出力端子
１４０  出力検出回路
１５０  基準電圧回路
１６０  誤差増幅回路
１７０、３１０  レベルシフト回路
１７１、３１１  電流源
１７２、３１２  抵抗
１８０  基準信号発生回路
１９０  ＰＷＭ比較器
２００  プリドライブ回路
Ｑ１  パワートランジスタ
Ｌ１  コイル
Ｄ１  ダイオード
Ｃ１  出力平滑コンデンサ
Ｃ２  帰還容量
Ｒ１、Ｒ２  検出抵抗
【図１】
2007252115.tif 000005
【図２】
2007252115.tif 000006
【図３】
2007252115.tif 000007
【図４】
2007252115.tif 000008
【図５】
2007252115.tif 000009
【図６】
2007252115.tif 000010
【図７】
2007252115.tif 000011
【図８】
2007252115.tif 000012
【図９】
2007252115.tif 000013
【図１０】
2007252115.tif 000014