(57)【要約】【課題】高誘電膜を含むＣＭＯＳトランジスタの形成に適合した構造を有するデュアルゲート構造物及びその形成方法を提供する。【解決手段】デュアルゲート構造物は、第１及び第２領域が区分される基板と、前記第１領域の基板上に形成され、金属酸化膜、第１仕事関数を有する金属物質からなる第１金属パターン、シリコン拡散防止膜パターン、及びシリコンを含む導電膜パターンが積層された第１ゲート構造物と、前記第２領域の基板上に形成され、金属酸化膜、前記金属物質及びシリコン元素を含み前記第１仕事関数より低い第２仕事関数を有する第２金属パターン、及び前記シリコンを含む導電膜パターンが積層された第２ゲート構造物と、を含む。前記デュアルゲート構造物は各領域に形成されるゲート電極が同一の金属物質からなるので前記金属物質の一部を除去しなくてもよいので前記除去工程の際発生する金属酸化膜の損傷を防止することができる。【選択図】図１
2007150285.tif 000002
【特許請求の範囲】
【請求項１】
第１領域及び第２領域が区分される基板と、
前記第１領域の基板上に形成され、金属酸化膜と、第１仕事関数を有する金属物質からなる第１金属パターンと、シリコン拡散防止膜パターンと、シリコンを含む導電膜パターンとが積層された第１ゲート構造物と、
前記第２領域の基板上に形成され、金属酸化膜と、前記金属物質及びシリコン元素を含み前記第１仕事関数より低い第２仕事関数を有する第２金属パターンと、前記シリコンを含む導電膜パターンとが積層された第２ゲート構造物と、
を含むことを特徴とするデュアルゲート構造物。
【請求項２】
前記金属酸化膜は、タンタル酸化膜、チタン酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜、ハフニウムシリケート、ジルコニウムシリケート、窒化ハフニウムシリケート、窒化ジルコニウムシリケート、アルミニウム酸化膜、窒化アルミニウム酸化膜、ハフニウムアルミン酸塩、イットリウム酸化膜、ニオブ酸化膜、セシウム酸化膜、インジウム酸化膜、イリジウム酸化膜、ランタン酸化膜、ＢＳＴ膜、ＰＺＴ膜、ストロンチウムチタン酸化膜、鉛チタン酸化膜、ストロンチウムルテニウム酸化膜、カルシウムルテニウム酸化膜、鉛ジルコニウム酸化膜、ランタンジルコニウム酸化膜、及びランタンチタン酸化膜からなる群れのうちから選択された少なくとも一つであることを特徴とする請求項１記載のデュアルゲート構造物。
【請求項３】
前記第１仕事関数は、４．７〜５．２ｅＶであることを特徴とする請求項１記載のゲート構造物。
【請求項４】
前記金属物質は、チタン、タンタル、モリブデン、タングステン、ハフニウム、ジルコニウム、チタン窒化物、タンタル窒化物、モリブデン窒化物、タングステン窒化物、ハフニウム窒化物、ジルコニウム窒化物からなる群のうちから選択された少なくとも一つを含むことを特徴とする請求項３記載のデュアルゲート構造物。
【請求項５】
前記シリコンを含む導電膜パターンは、不純物がドーピングされたポリシリコンからなることを特徴とする請求項１記載のデュアルゲート構造物。
【請求項６】
前記シリコンを含む導電膜パターンは、金属シリサイドからなることを特徴とする請求項１記載のデュアルゲート構造物。
【請求項７】
前記金属シリサイドは、ニッケルシリサイドまたはコバルトシリサイドであることを特徴とする請求項６記載のデュアルゲート構造物。
【請求項８】
前記シリコン拡散防止膜パターンは、非結晶性を有する金属を含むことを特徴とする請求項１記載のデュアルゲート構造物。
【請求項９】
前記シリコン拡散防止膜パターンは、チタンシリコン窒化物、タンタルシリコン窒化物、タングステンシリコン窒化物、モリブデンシリコン窒化物、ハフニウムシリコン窒化物、ジルコニウムシリコン窒化物からなる群のうちから選択された少なくとも一つを含むことを特徴とする請求項８記載のデュアルゲート構造物。
【請求項１０】
第１領域及び第２領域が区分される基板を備える段階と、
前記第１領域及び第２領域の基板上に金属酸化膜及び第１仕事関数を有する金属物質からなる第１金属膜を形成する段階と、
前記第１領域の第１金属膜上に予備シリコン拡散防止膜パターンを形成する段階と、
前記予備シリコン拡散防止膜パターン及び前記第１金属膜上にシリコンを含む導電膜を形成する段階と、
前記導電膜に含まれたシリコンを前記第２領域の第１金属膜に拡散させ、前記第２領域の第１金属膜をシリコン元素が含まれ前記第１仕事関数より低い第２仕事関数を有する第２金属膜に転換する段階と、
前記シリコンを含む導電膜、予備シリコン拡散防止膜パターン、第１金属膜、第２金属膜をパターニングし、前記第１領域に金属酸化膜、第１金属パターン、シリコン拡散防止膜パターン及びシリコンを含む導電膜パターンが積層された第１ゲート構造物と、前記第２領域に金属酸化膜、第２金属パターン及び前記シリコンを含む導電膜パターンが積層された第２ゲート構造物とを形成する段階と、
を含むことを特徴とするデュアルゲート構造物形成方法。
【請求項１１】
前記金属酸化膜は、タンタル酸化膜、チタン酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜、ハフニウムシリケート、ジルコニウムシリケート、窒化ハフニウムシリケート、窒化ジルコニウムシリケート、アルミニウム酸化膜、窒化アルミニウム酸化膜、ハフニウムアルミン酸塩、イットリウム酸化膜、ニオブ酸化膜、セシウム酸化膜、インジウム酸化膜、イリジウム酸化膜、ランタン酸化膜、ＢＳＴ膜、ＰＺＴ膜、ストロンチウムチタン酸化膜、鉛チタン酸化膜、ストロンチウムルテニウム酸化膜、カルシウムルテニウム酸化膜、鉛ジルコニウム酸化膜、ランタンジルコニウム酸化膜、及びランタンチタン酸化膜からなる群のうちから選択された少なくとも一つであることを特徴とする請求項１０記載のデュアルゲート構造物形成方法。
【請求項１２】
前記第１仕事関数は、４．７〜５．２ｅＶであることを特徴とする請求項１０記載のデュアルゲート構造物形成方法。
【請求項１３】
前記第１金属膜は、チタン、タンタル、モリブデン、タングステン、ハフニウム、ジルコニウム、チタン窒化物、タンタル窒化物、モリブデン窒化物、タングステン窒化物、ハフニウム窒化物、ジルコニウム窒化物からなる群れのうちから選択された少なくとも一つの物質を蒸着させ形成することを特徴とする請求項１２記載のデュアルゲート構造物形成方法。
【請求項１４】
前記シリコンを含む導電膜パターンは、不純物がドーピングされたポリシリコンを蒸着させ形成することを特徴とする請求項１０記載のデュアルゲート構造物形成方法。
【請求項１５】
前記シリコンを含む導電膜は、金属シリサイドから形成されることを特徴とする請求項１０記載のデュアルゲート構造物形成方法。
【請求項１６】
前記シリコン拡散防止膜パターンは、非結晶性を有する金属物質を使用して形成することを特徴とする請求項１０記載のデュアルゲート構造物形成方法。
【請求項１７】
前記シリコン拡散防止膜パターンは、チタンシリコン窒化物、タンタルシリコン窒化物、タングステンシリコン窒化物、モリブデンシリコン窒化物、ハフニウムシリコン窒化物、ジルコニウムシリコン窒化物からなる群のうちから選択された少なくとも一つの物質を蒸着させ形成することを特徴とする請求項１６記載のデュアルゲート構造物形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置のデュアルゲート構造物及びその形成方法に関する。より詳細には、高誘電膜を含むＣＭＯＳトランジスタの形成に適合した構造を有するデュアルゲート構造物及びその形成方法に関する。
【背景技術】
【０００２】
半導体装置で非常に重要とされる単位素子の一つとしてＭＯＳトランジスタがある。前記ＭＯＳトランジスタはゲート酸化膜、ゲート電極及び前記ゲート電極両側の基板に形成されたソース/ドレイン領域で構成される。通常、前記半導体装置内にはＮＭＯＳトランジスタ及びＰＭＯＳトランジスタが共に具備されるＣＭＯＳトランジスタが含まれる。
【０００３】
前記ＣＭＯＳトランジスタにおいて、ゲート酸化膜として熱酸化工程によって形成されたシリコン酸化膜が幅広く使用されている。また、ゲート電極は不純物がドーピングされたポリシリコンを主に使用している。
【０００４】
しかし、前記シリコン酸化膜及びポリシリコン膜が積層された形態のゲートを使用する場合、高性能を有しながら高集積化された最近の半導体装置を具現するに限界がある。
【０００５】
具体的には、半導体装置が高集積化されるにつれ前記ゲート酸化膜の厚さを従来に比べてさらに減少しなければならない。ところが、前記シリコン酸化膜を過度に薄く蒸着する場合には漏洩電流の増加のような問題が発生する。従って、ゲート酸化膜として前記シリコン酸化膜よりさらに高い誘電率を有しながら安定された動作特性を有する新規な物質にてゲート酸化膜を形成しなければならない。前記物質としては主に高誘電率を有する金属酸化膜を使用している。
【０００６】
一方、ゲート酸化膜として金属酸化膜を使用する場合にはＰＭＯＳトランジスタのゲート電極にポリシリコンを使用することは望ましくない。それは前記金属酸化膜上にポリシリコンを蒸着する場合前記金属酸化膜とポリシリコンとが容易に反応し、この場合、前記ポリシリコンのフェルミレベルが一定の値で固定され不純物のドーピングなどによっても前記フェルミレベルが変化しない、いわゆるフェルミレベルピニング現象が発生するからである。そのため、前記ＰＭＯＳトランジスタで要求されるしきい電圧を収得することが非常に難しい。
【０００７】
従って、前記ゲート酸化膜として金属酸化膜を使用しながらも前記のような問題が発生しない工程方法が開発されつつある。
【０００８】
例えば、特許文献１によると、Ｐ型不純物がドーピングされた基板上にＮ−ウェルを形成する。以後、ゲート酸化膜を形成しタンタルシリコン窒化膜を前記Ｎ−ウェル上のみに選択的に形成した後、基板全面にポリシリコンを形成する。その後、パターニング工程を実施することでポリシリコンパターンからなるＮ型ゲート電極とタンタルシリコン窒化膜パターン及びポリシリコンパターンからなるＰ型ゲート電極を完成させる。
【０００９】
前記工程によると、Ｎ型及びＰ型トランジスタに採用されるゲート電極が互いに異なる物質から形成される。従って、前記Ｎ型及びＰ型トランジスタそれぞれに適合した仕事関数を有するゲート電極を形成することができる。
【００１０】
しかし、前記工程を通じてＮ型及びＰ型トランジスタを形成する場合、Ｐ型トランジスタが形成される領域に選択的にタンタルシリコン窒化膜パターンを形成するための乾式エッチング工程を実施する時に前記Ｎ−ウェルが形成されていない部位のゲートの酸化膜の表面にはエッチングダメージが発生する。それにより、前記ゲート酸化膜の特性が劣化しＭＯＳトランジスタの動作性能が低下する。また、前記Ｎ型及びＰ型トランジスタに適合したゲート電極を形成するための工程が複雑となり半導体装置の製造費用が上昇し不良発生率が増加する。
【特許文献１】韓国特許第２００４−４６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従って、本発明の第１目的は簡単な工程によって形成することができるデュアルゲート構造物を提供することにある。
【００１２】
本発明の第２目的は、前記したデュアルゲート構造物の形成方法を提供することにある。
【課題を解決するための手段】
【００１３】
前記第１目的を達成するために本発明の一実施例によるデュアルゲート構造物には、第１及び第２領域が区分される基板が具備される。前記第１領域の基板上に形成され、金属酸化膜、第１仕事関数を有する金属物質からなる第１金属パターン、シリコン拡散防止膜パターン及びシリコンを含む導電膜パターンが積層された第１ゲート構造物が具備される。前記第２領域の基板上に形成され、金属酸化膜、前記金属物質及びシリコン元素を含み前記第１仕事関数より低い第２仕事関数を有する第２金属パターン及び前記シリコンを含む導電膜パターンが積層された第２ゲート構造物を含む。
【００１４】
前記第１仕事関数は４．７〜５．２ｅＶであることが望ましい。前記第１仕事関数を有する金属物質の例としては、チタン、タンタル、モリブデン、タングステン、ハフニウム、ジルコニウム、チタン窒化物、タンタル窒化物、モリブデン窒化物、タングステン窒化物、ハフニウム窒化物、ジルコニウム窒化物などを挙げることができる。これらは単独または互いに混合して使用することができる。
【００１５】
前記シリコンを含む導電膜パターンは、不純物がドーピングされたポリシリコンからなることができる。また、前記シリコンを含む導電膜パターンは金属シリサイドからなることができる。前記金属シリサイドはニッケルシリサイドまたはコバルトシリサイドであることができる。
【００１６】
前記シリコンを含む導電膜パターンは不純物がドーピングされたポリシリコンからなることができる。または、前記シリコンを含む導電膜パターンは金属シリサイドからなることができる。前記金属シリサイドはニッケルシリサイドまたはコバルトシリサイドであることができる。
【００１７】
前記第２目的を達成するために、本発明の一実施例によるデュアルゲート構造物の形成方法では、まず、第１及び第２領域が区分される基板を備える。前記第１及び第２領域の基板上に金属酸化膜及び第１仕事関数を有する金属物質からなる第１金属膜を形成する。前記第１領域の第１金属膜上に予備シリコン拡散防止膜パターンを形成する。前記予備シリコン拡散防止膜パターン及び前記第１金属膜上にシリコンを含む導電膜を形成する。前記導電膜に含まれたシリコンを前記第２領域の第１金属膜に拡散させ、前記第２領域の第１金属膜をシリコン元素が含まれ前記第１仕事関数より低い第２仕事関数を有する第２金属膜に転換する。前記シリコンを含む導電膜、予備シリコン拡散防止膜パターン、第１金属膜、第２金属膜をパターニングし、前記第１領域に金属酸化膜、第１金属パターン、シリコン拡散防止膜パターン、及びシリコンを含む導電膜パターンが積層された第１ゲート構造物と、前記第２領域に金属酸化膜、第２金属パターン、及び前記シリコンを含む導電膜パターンが積層された第２ゲート構造物を形成する。
【００１８】
本発明によると、Ｎ型及びＰ型トランジスタそれぞれのゲート電極として同一の金属物質を使用するので、ゲートパターニングを実施する前に、前記ゲート電極で使用するための金属物質の一部分をエッチングする工程を実施しなくてもよい。従って、前記ゲート電極の下に位置する金属酸化物がエッチングによるアタックを受けなくなり高性能及び高信頼性を有する半導体装置を形成することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明の望ましい一実施例をより詳細に説明する。
【００２０】
図１は本発明の一実施例によるデュアルゲート構造物を示す断面図である。
【００２１】
図１に示すように、第１及び第２領域が区分される基板１００が具備される。前記第１領域はＰＭＯＳトランジスタを形成するための領域であり、前記第２領域はＮＭＯＳトランジスタを形成するための領域である。前記基板１００にはトレンチ素子分離工程によって形成された素子分離膜１０２が具備されることでアクティブ領域と素子分離領域が具備される。
【００２２】
具体的には、前記基板１００はＰ型不純物でドーピングされている。そして、前記第１領域の基板１００表面の下にはＮ型不純物でドーピングされたＮ−ウェルが形成されている。
【００２３】
前記第１領域の基板１００上には金属酸化膜パターン１０６ａ、金属物質からなる第１金属パターン１０８ａ、シリコン拡散防止膜パターン１１０ａ、及びシリコンを含む導電膜パターン１１２ａが積層された第１ゲート構造物１２０が具備される。前記第１ゲート構造物１２０はＰＭＯＳトランジスタに適合した構造を有する。以下、前記第１ゲート構造物に対してより具体的に説明する。
【００２４】
前記第１ゲート構造物に含まれる金属酸化膜パターン１０６ａはシリコン酸化物に比べて高誘電率を有する物質からなる。使用可能な金属酸化膜パターン１０６ａの例としてはタンタル酸化膜パターン、チタン酸化膜パターン、ハフニウム酸化膜パターン、ジルコニウム酸化膜パターン、ハフニウムシリケートパターン、ジルコニウムシリケートパターン、窒化ハフニウムシリケートパターン、窒化ジルコニウムシリケートパターン、アルミニウム酸化膜パターン、窒化アルミニウム酸化膜パターン、ハフニウムアルミン酸塩パターン、イットリウム酸化膜パターン、ニオブ酸化膜パターン、セシウム酸化膜パターン、インジウム酸化膜パターン、イリジウム酸化膜パターン、ランタン酸化膜パターン、ＢＳＴ膜パターン、ＰＺＴ膜パターン、ストロンチウムチタン酸化膜パターン、鉛チタン酸化膜パターン、ストロンチウムルテニウム酸化膜パターン、カルシウムルテニウム酸化膜パターン、鉛ジルコニウム酸化膜パターン、ランタンジルコニウム酸化膜パターン及びランタンチタン酸化膜パターンなどを挙げることができる。これらは単独または互いに混合して使用することができる。本実施例においては、前記金属酸化膜パターン１０６ａは高誘電率を有しながら半導体工程に適合したハフニウム酸化膜パターンからなる。
【００２５】
前記第１金属パターン１０８ａに提供される金属物質はＰＭＯＳトランジスタのしきい電圧を確保することができるように固有の仕事関数が４．７〜５．２ｅＶであることが望ましい。前記第１金属パターン１０８ａとして使用することができる金属物質の例としてチタン、タンタル、モリブデン、タングステン、ハフニウム、ジルコニウム、チタン窒化物、タンタル窒化物、モリブデン窒化物、タングステン窒化物、ハフニウム窒化物、ジルコニウム窒化物などを挙げることができる。これらは単独または互いに混合して使用することができる。本実施例においては、前記第１金属パターン１０８ａは固有の仕事関数が約４．９ｅＶ程度であるチタンからなる。
【００２６】
前記シリコン拡散防止膜パターン１１０ａはシリコン元素が第１金属パターン１０８ａに拡散されることを防止するために提供される。前記シリコン拡散防止膜パターン１１０ａは非晶質性を有する金属物質からなる。前記シリコン拡散防止膜パターン１１０ａとして使用可能な物質の例としては、チタンシリコン窒化物、タンタルシリコン窒化物、タングステンシリコン窒化物、モリブデンシリコン窒化物、ハフニウムシリコン窒化物、ジルコニウムシリコン窒化物などを挙げることができる。これらは単独または互いに混合して使用することができる。
【００２７】
前記シリコンを含む導電膜パターン１１２ａはポリシリコンからなる。または、前記シリコンを含む導電膜パターン１１２ａはコバルトシリサイド、ニッケルシリサイドなどのような金属シリサイドからなることができる。
【００２８】
前記のように、金属酸化膜パターン１０６ａ上にＰＭＯＳトランジスタに使用されるのに適合した固有の仕事関数を有する第１金属パターン１０８ａが積層されることで半導体装置が要求するしきい電圧を確保することができる。また、従来のように金属酸化膜パターン１０６ａ上に直接的にシリコンを含む導電膜パターンが接触しないのでポリシリコンと金属酸化膜との反応によって前記金属酸化膜パターン１０６ａが厚くなるなどの問題が発生しなくなる。
【００２９】
一方、前記第２領域の基板１００上には金属酸化膜パターン１０６ａ、第１金属物質及びシリコン元素を含む第２金属パターン１０９ａ、及びシリコンを含む導電膜パターン１１２ａが積層された第２ゲート構造物１２２が具備される。前記第２ゲート構造物はＮＭＯＳトランジスタに適合した構造を有する。以下、前記第２ゲート構造物に対してより具体的に説明する。
【００３０】
前記第２ゲート構造物１２２に含まれる金属酸化膜パターン１０６ａは前記第１ゲート構造物に含まれた金属酸化膜パターン１０６ａと同一の工程によって同一の物質から形成される。
【００３１】
前記第２金属パターン１０９ａは前記第１金属パターン１０８ａを成す金属物質とシリコン元素を含む。具体的には、前記第２金属パターン１０９ａは前記第１金属パターン１０８ａが積層されている状態で上部に形成されたシリコンを含む導電膜パターンからシリコンが拡散され前記シリコンと前記第１金属パターン１０８ａとの一部分が反応することで生成されるのである。前記第２金属パターン１０９ａはシリコン元素が含まれることにより前記第１金属パターン１０８ａの仕事関数に比べて多少低い仕事関数を有する。従って、前記第２金属パターン１０９ａはＮＭＯＳトランジスタのゲート電極として使用するのに適合している。
【００３２】
前記シリコンを含む導電膜パターン１１２ａは前記第１ゲート構造物１２０で使用されたシリコンを含む導電膜パターン１１２ａと同一の工程によって同一の物質から形成される。
【００３３】
図２乃至図６は図１に示されたデュアルゲート構造物の形成方法を示すための断面図である。以下、説明するデュアルゲート構造物の最上部にはシリコンを含む導電膜としてポリシリコン膜が形成される。
【００３４】
図２に示すように、第１及び第２領域が区分される基板１００を備える。前記第１領域はＰＭＯＳトランジスタを形成するための領域であり、前記第２領域はＮＭＯＳトランジスタを形成するための領域である。前記基板１００の全領域にはＰ型不純物がドーピングされている。
【００３５】
前記基板１００にアクティブ領域を画定するための素子分離膜１０２を形成する。前記素子分離膜１０２はシャロートレンチ素子分離工程を使用して形成することが望ましい。
【００３６】
以後、前記第１領域の基板１００表面の下にＮ型不純物をドーピングすることでＰＭＯＳトランジスタのチャンネル領域に提供するＮ−ウェル１０４を形成する。
【００３７】
前記第１及び第２領域の基板１００上に金属酸化膜１０６を形成する。前記金属酸化膜１０６はシリコン酸化物に比べて高い誘電定数を有する高誘電物質を蒸着させ形成する。使用することができる金属酸化膜１０６の例としては、タンタル酸化膜、チタン酸化膜、ハフニウム酸化膜、ジルコニウム酸化膜、ハフニウムシリケート、ジルコニウムシリケート、窒化ハフニウムシリケート、窒化ジルコニウムシリケート、アルミニウム酸化膜、窒化アルミニウム酸化膜、ハフニウムアルミン酸塩、イットリウム酸化膜、ニオブ酸化膜、セシウム酸化膜、インジウム酸化膜、イリジウム酸化膜、ランタン酸化膜、ＢＳＴ膜、ＰＺＴ膜、ストロンチウムチタン酸化膜、鉛チタン酸化膜、ストロンチウムルテニウム酸化膜、カルシウムルテニウム酸化膜 、鉛ジルコニウム酸化膜、ランタンジルコニウム酸化膜、及びランタンチタン酸化膜などを挙げることができる。これらは単独または互いに混合して使用することができる。本実施例においては、前記金属酸化膜１０６は、高誘電率を有しながらも半導体工程に適合したハフニウム酸化膜に形成される。
【００３８】
図３に示すように、前記金属酸化膜１０６上にＰＭＯＳトランジスタのゲート電極として使用されるのに適合した固有の仕事関数を有する金属物質を蒸着させ第１金属膜１０８を形成する。具体的には、前記金属物質の固有の仕事関数は、４．７〜５．２ｅＶであることが望ましい。前記第１金属膜１０８として使用可能な物質の例としては、チタン、タンタル、モリブデン、タングステン、ハフニウム、ジルコニウム、チタン窒化物、タンタル窒化物、モリブデン窒化物、タングステン窒化物、ハフニウム窒化物、ジルコニウム窒化物などを挙げることができる。これらは単独または互いに混合して使用することができる。本実施例においては前記第１金属膜１０８として固有の仕事関数が約４．９ｅＶ程度に高いチタンを使用する。前記第１金属膜１０８は化学気相蒸着工程、物理気相蒸着工程または原子層積層工程によって形成することができる。
【００３９】
一般的に、前記第１金属膜１０８として使用される金属物質は異方性エッチング工程によって容易にエッチングされなく、配線として主に使用されるアルミニウムや銅に比べて比抵抗も相対的に高い。そのため、前記第１金属膜１０８はゲート電極で機能できるほどの薄い厚さに形成することが望ましい。具体的には、前記第１金属膜は３０〜１０００Åの厚さに形成する。望ましくは、３０〜１００Åの厚さに形成する。
【００４０】
図４に示すように、前記第１金属膜１０８上にシリコン拡散防止膜（図示せず）を形成する。前記シリコン拡散防止膜は以後に形成されるシリコンを含む導電膜からシリコン元素が拡散されることを防止するために提供される。また、前記シリコン拡散防止膜は導電性を有する物質に形成されなければならない。従って、前記シリコン拡散防止膜は非晶質性を有する金属物質から形成することが望ましい。
【００４１】
前記シリコン拡散防止膜として使用することができる金属物質の具体的な例としてはチタンシリコン窒化物、タンタルシリコン窒化物、タングステンシリコン窒化物、モリブデンシリコン窒化物、ハフニウムシリコン窒化物、ジルコニウムシリコン窒化物などを挙げることができる。これらは単独または互いに混合して使用することができる。前記シリコン拡散防止膜は化学気相蒸着工程、物理気相蒸着工程または原子層積層工程によって形成される。
【００４２】
前記シリコン拡散防止膜上にスピンコーティングを通じてフォトレジスト膜（図示せず）を形成する。前記フォトレジスト膜を選択的に露光し現像することで前記第２領域に位置するシリコン拡散防止膜を選択的に露出するフォトレジストパターンを形成する。
【００４３】
前記フォトレジストパターンをエッチングマスクとして使用して前記シリコン拡散防止膜をエッチングする。前記工程によって、前記第１領域の第１金属膜１０８上には予備シリコン拡散防止膜１１０が形成され、前記第２領域の第１金属膜１０８はその表面が外部に露出される。
【００４４】
前記エッチング工程を実施するとき、前記第１金属膜１０８はエッチングされないので、前記第１金属膜１０８の下に位置する金属酸化膜１０６はエッチングダメージを殆ど受けなくなる。従って、従来、ゲート電極に提供されるための金属膜を部分的にエッチングする工程の際頻繁に発生していたゲート酸化膜の損傷問題が発生しない。さらに、前記予備シリコン拡散防止膜１１０をエッチングする条件下では前記第１金属膜１０８が殆どエッチングされないので前記第１金属膜１０８が消耗されることを最小化することができる。
【００４５】
図５に示すように、前記予備シリコン拡散防止膜１１０及び前記第１金属膜１０８上にシリコンを含む導電膜を形成する。以下では、前記シリコンを含む導電膜としてポリシリコン膜１１３を使用することとして限定して説明する。前記ポリシリコン膜１１３は化学気相蒸着工程を通じて形成することができる。
【００４６】
前記ポリシリコン膜１１３は前記第２領域に位置する第１金属膜１０８にシリコンを拡散させるために形成される。
【００４７】
また、前記ポリシリコン膜１１３は前記第１金属膜１０８のパターニング及びコンタクト形成などを容易にする。即ち、前記第１金属膜１０８が３０〜１０００Åの厚さに薄く形成されるので、前記第１金属膜１０８をパターニングすることが難しく、前記第１金属膜１０８と直接接続するコンタクトを形成することが容易ではない。従って、前記第１金属膜１０８上に前記シリコンを含む導電膜を形成することでより安定して後続のパターニング及びコンタクト形成工程を実施することができる。
【００４８】
前記ポリシリコン膜１１３を形成すると、前記ポリシリコン膜１１３のシリコン元素が第２領域に位置する第１金属膜１０８に拡散され前記第１金属膜１０８と反応する。前記のように、第２領域の第１金属膜１０８にシリコン元素が拡散されることによって、前記第２領域の第１金属膜１０８はシリコン元素を含む第２金属膜１０９に転換される。そのとき、前記第１予備領域には予備シリコン拡散防止膜パターン１１０が形成されているので前記シリコン元素が第１金属膜１０８に拡散されない。前記第２金属膜１０９はシリコン元素を含むことにより前記第１金属膜１０８とは異なる仕事関数を有する。具体的には、前記第２金属膜１０９は前記第１金属膜１０８より低い仕事関数を有する。
【００４９】
前記のように、第２金属膜１０９が前記第１金属膜１０８より低い仕事関数を有することで、ＮＭＯＳトランジスタのゲート電極に使用することができる。前記第２金属膜１０９の仕事関数が前記第１金属膜１０８と異なる理由から前記シリコン元素の拡散によって高誘電率を有する誘電膜でフェルミレベル現象が起こるためであると思われる。
【００５０】
図６に示すように、前記ポリシリコン膜１１３上にゲート電極が形成される部位をマスキングするエッチングマスクパターン（図示せず）を形成する。前記エッチングマスクパターンはシリコン窒化物からなるハードマスクであることが望ましい。前記エッチングマスクパターンは前記第１領域及び第２領域それぞれに少なくとも一つ以上が形成されている。
【００５１】
前記エッチングマスクパターンをエッチングマスクとして使用して前記ポリシリコン膜１１３、予備シリコン拡散防止膜１１０、第１金属膜１０８、第２金属膜１０９及び金属酸化膜１０６を順次にパターニングすることで前記第１領域には金属酸化膜パターン１０６ａ、第１金属パターン１０８ａ、シリコン拡散防止膜パターン１１０ａ及びポリシリコン膜パターン１１３ａが積層された第１ゲート構造物１２０を形成し、前記第２領域には金属酸化膜パターン１０６ａ、シリコン元素が含まれた第２金属パターン１０９ａ及び前記ポリシリコン膜パターン１１３ａが積層された第２ゲート構造物１２２を形成する。前記工程によって、第１領域にはＰ型トランジスタ用第１ゲート構造物１２０が完成され、前記第２領域にはＮ型トランジスタ用第２ゲート構造物１２２が完成される。
【００５２】
本発明によると、Ｎ型及びＰ型トランジスタに採用されるそれぞれのゲート電極を同一の金属物質を使用して形成する。また、前記Ｎ型トランジスタ用ゲート電極を形成する際前記Ｐ型トランジスタ用ゲート電極として使用される金属膜をエッチングする工程を実施しなくてもよい。従って、前記金属膜をエッチングする中に下部に形成された金属酸化膜にアタックが加えられることを防止することができる。
【００５３】
図７及び図８は図１に示されたデュアルゲート構造物を形成するための他の方法を説明するための断面図である。以下、説明するゲート構造物は最上部には金属シリサイド膜が形成される。従って、金属シリサイド膜を形成することを除いては前記第２乃至図６を参照して説明したデュアルゲート構造物形成方法と同一である。
【００５４】
図２乃至図４を参照して説明したのと同一の工程を実施することで、図４に示されたように、金属酸化膜１０６、第１金属膜１０８及び予備シリコン拡散防止膜パターン１１０が形成された構造を形成する。
【００５５】
図７に示すように、前記予備シリコン拡散防止膜パターン１１０及び第１金属膜１０８上にポリシリコン膜１１４を形成する。前記ポリシリコン膜１１４は化学気相蒸着工程を通じて形成することができる。
【００５６】
次に、前記ポリシリコン膜１１４上にシリサイド化反応をするための第３金属膜１１６を形成する。使用可能な第３金属膜１１６の例としては、ニッケル、銅などを挙げることができる。
【００５７】
図８に示すように、前記ポリシリコン膜１１４と前記第３金属膜１１６とが反応するように熱処理工程を実施することで、前記予備シリコン拡散防止膜パターン１１０及び第１金属膜１０８上に金属シリサイド膜１１８を形成する。
【００５８】
前記工程を実施することで、シリコンを含む導電膜として金属シリサイド膜１１８を形成することができる。
【００５９】
以後、前記金属シリサイド膜１１８、予備シリコン拡散防止膜パターン１１０、第１金属膜１０８、第２金属膜１０９及び金属酸化膜１０６を順次にパターニングすることで前記第１領域には金属酸化膜パターン１０６ａ、第１金属パターン１０８ａ、シリコン拡散防止膜パターン１１０ａ及び金属シリサイドパターン１１８ａが積層された第１ゲート構造物１２０を形成し、前記第２領域には金属酸化膜パターン１０６ａ、シリコン元素が含まれた第２金属パターン１０９ａ及び金属シリサイドパターンが積層された第２ゲート構造物１２２を形成する。前記のように最上部に金属シリサイドパターンが具備されることでより低い抵抗を有するゲート構造物を形成することができる。
〈ゲート電極上に形成される導電性物質によるフラットバンド電圧評価〉
【００６０】
チタン窒化物からなるゲート電極上に形成される導電性物質別にフラットバンド電圧を測定した。
【００６１】
具体的には、第１サンプルはＰ型にドーピングされた基板上に２５Åのハフニウム酸化膜、１００Åのチタン窒化膜、１２５０Åのポリシリコン膜及びキャッピング膜として１００Åのチタン窒化膜が積層されたゲート構造物を形成した。
【００６２】
前記第１サンプルと比較するための第２サンプルはＰ型にドーピングされた基板上に２５Åのハフニウム酸化膜、１００Åのチタン窒化膜、１０００Åのタングステン膜及びキャッピング膜として１００Åのチタン窒化膜が積層されたゲート構造物を形成した。
【００６３】
図９は図１及び図２サンプルからＭＯＳキャパシタのＣ−Ｖ特性及びフラットバンド電圧を測定したグラフである。
【００６４】
図９に示すように、前記チタン窒化膜上にタングステンが積層された第２サンプル２０２の場合にはチタン窒化膜の固有の仕事関数に該当するフラットバンド電圧である−０．２２Ｖを示している。
【００６５】
一方、チタン窒化膜上にポリシリコン膜が積層された第１サンプル２００の場合には前記チタン窒化膜にシリコン元素が拡散されることによりＮ型トランジスタに適合した仕事関数に該当するフラットバンド電圧である−０．５７Ｖを示している。
【００６６】
前記実験を通じて、同一のチタン窒化膜をゲート電極として使用しても前記チタン窒化膜上に形成される導電膜を異なるようにすることで、互いに異なる仕事関数を有するそれぞれのゲート電極を形成することができることがわかる。従って、本発明の方法によって同一の金属物質からなりＮＭＯＳ及びＰＭＯＳトランジスタのそれぞれに適合したデュアルゲート構造物を形成することがわかる。
【産業上の利用可能性】
【００６７】
前述したように、本発明によると、Ｎ型及びＰ型トランジスタのそれぞれに形成されるためのデュアルゲート構造物でゲート電極として同一の金属物質を使用する。従って、前記デュアルゲート構造物を形成すること際に、ゲート電極として使用するための金属物質の一部分をエッチングする工程が実施されない。それにより、前記ゲート電極の下に位置する金属酸化物がエッチングによるアタックを受けなくなり高性能及び信頼性を有する半導体装置を形成することができる。
【００６８】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有する者であれば、本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００６９】
【図１】本発明の一実施例によるデュアルゲート構造物を示す断面図である。
【図２】図１に示されたデュアルゲート構造物の形成方法を示すための断面図である。
【図３】図１に示されたデュアルゲート構造物の形成方法を示すための断面図である。
【図４】図１に示されたデュアルゲート構造物の形成方法を示すための断面図である。
【図５】図１に示されたデュアルゲート構造物の形成方法を示すための断面図である。
【図６】図１に示されたデュアルゲート構造物の形成方法を示すための断面図である。
【図７】図１に示されたデュアルゲート構造物を形成するための他の方法を説明するための断面図である。
【図８】図１に示されたデュアルゲート構造物を形成するための他の方法を説明するための断面図である。
【図９】第１及び第２サンプルからＭＯＳキャパシタのＣ−Ｖ特性及びフラットバンド電圧を測定したグラフである。
【符号の説明】
【００７０】
１００  基板
１０２  素子分離膜
１０６ａ  金属酸化膜パターン
１０８ａ  第１金属パターン
１０９ａ  第２金属パターン
１１０ａ  シリコン拡散防止膜パターン
１１２ａ  シリコンを含む導電膜パターン
【図１】
2007150285.tif 000003
【図２】
2007150285.tif 000004
【図３】
2007150285.tif 000005
【図４】
2007150285.tif 000006
【図５】
2007150285.tif 000007
【図６】
2007150285.tif 000008
【図７】
2007150285.tif 000009
【図８】
2007150285.tif 000010
【図９】
2007150285.tif 000011