(57)【要約】【課題】電源を投入してから診断可能な状態になるまでの初期設定時間を短縮できる超音波診断装置を提供する。【解決手段】ＬＳＩ集合基板２１Ａには、ＦＰＧＡ（２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄ、ＰＬＤ２７と、ＳＲＡＭ２８ａ、２８ｂと、フラッシュメモリ２３が搭載されている。電源が投入されると、ホストＣＰＵ１２は、ホストＣＰＵ自身の初期設定を行う。同時に、初期設定用ＰＬＤ２７は、フラッシュメモリ２３から設定データを読み出し、初期設定用ＰＬＤ自身のレジスタ設定、ＦＰＧＡ２５ａのコンフィギュレーション、さらにＦＰＧＡ２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄのレジスタ設定を行う。【選択図】図２
2007195683.tif 000002
【特許請求の範囲】
【請求項１】
被検体からの超音波反射波を利用して、超音波画像データを生成する超音波診断装置であって、
前記被検体内に超音波を送信し前記被検体内で反射した超音波を受信する超音波プローブと、
前記超音波の送受信を制御するとともに、前記超音波画像データの生成処理を行う超音波送受信制御部と、
前記超音波画像データに基づく画像を表示する表示部と、
前記超音波送受信制御部の制御を含む超音波診断装置全体の制御を行うプロセッサと、を備え、
前記超音波送受信制御部は、複数のＬＳＩが搭載された１又は複数のＬＳＩ集合基板を含み、
前記ＬＳＩは、読み書き可能な不揮発性記憶媒体に記憶された初期設定データに基づいて、当該ＬＳＩ集合基板に搭載された前記複数のＬＳＩの初期設定を行うためのＬＳＩを含み、
前記初期設定を行うためのＬＳＩは、超音波診断装置の電源投入時、前記プロセッサの初期設定と並行して、前記複数のＬＳＩの初期設定を行う超音波診断装置。
【請求項２】
請求項１記載の超音波診断装置であって、
前記ＬＳＩの初期設定は、前記ＬＳＩのレジスタ設定を含む超音波診断装置。
【請求項３】
請求項１又は２記載の超音波診断装置であって、
前記ＬＳＩの初期設定は、前記ＬＳＩのコンフィギュレーションを含む超音波診断装置。
【請求項４】
請求項１ないし３のいずれか１項記載の超音波診断装置であって、
前記ＬＳＩ集合基板は、その少なくとも１つに前記不揮発性記憶媒体を搭載している超音波診断装置。
【請求項５】
請求項４記載の超音波診断装置であって、
前記ＬＳＩ集合基板は、搭載された前記ＬＳＩの前記初期設定データを記憶する前記不揮発性記憶媒体をそれぞれ搭載している超音波診断装置。
【請求項６】
請求項４記載の超音波診断装置であって、
前記ＬＳＩ集合基板のいずれか１つが、前記不揮発性記憶媒体を搭載している超音波診断装置。
【請求項７】
請求項１ないし６のいずれか１項記載の超音波診断装置であって、
前記プロセッサは、超音波診断装置の電源遮断に際して、前記ＬＳＩの設定データを取得し、前記不揮発性記憶媒体に前記初期設定データとして記憶する超音波診断装置。
【請求項８】
請求項１ないし７のいずれか１項記載の超音波診断装置であって、
前記ＬＳＩ集合基板は、前記初期設定を行うためのＬＳＩと他のＬＳＩとを接続するシリアルバスを備え、
前記不揮発性記憶媒体に記憶された前記初期設定データは、前記シリアルバスを介して前記他のＬＳＩに伝送される超音波診断装置。
【請求項９】
請求項１ないし７のいずれか１項記載の超音波診断装置であって、
前記ＬＳＩ集合基板は、前記初期設定を行うためのＬＳＩと他のＬＳＩとを接続するパラレルバスを備え、
前記不揮発性記憶媒体に記憶された前記初期設定データは、前記パラレルバスを介して前記他のＬＳＩに伝送される超音波診断装置。
【請求項１０】
請求項１ないし７のいずれか１項記載の超音波診断装置であって、
前記ＬＳＩは、コンフィギュレーションを必要とするＬＳＩを含み、
前記ＬＳＩ集合基板は、前記初期設定を行うためのＬＳＩと前記コンフィギュレーションを必要とするＬＳＩとを接続する専用バスを備え、
前記不揮発性記憶媒体に記憶されたコンフィギュレーションデータは、前記専用バスを介して前記コンフィギュレーションを必要とするＬＳＩに伝送される超音波診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被検体からの超音波反射波を利用して、超音波画像データを生成する超音波診断装置であって、複数のＬＳＩが搭載されたＬＳＩ集合基板を備える超音波診断装置に関する。
【背景技術】
【０００２】
超音波診断装置は、被検体からの超音波反射波を利用して、超音波画像データを生成するものであり、例えば、図１に示す構成を有する。図１の超音波診断装置は、超音波送受信制御部１１、ホストＣＰＵ１２、超音波プローブ１３、操作パネル１４、表示装置１５を含んで構成される。
【０００３】
超音波送受信制御部１１は、超音波プローブ１３からの超音波の送受信を制御するとともに、超音波プローブ１３から反射超音波に基づく電気信号を受信し、超音波画像データの生成処理を行うものである。超音波送受信制御部１１は、複数のＬＳＩが搭載された１又は複数のＬＳＩ集合基板を含んで構成される。
【０００４】
図７に、超音波送受信制御部１１の従来の構成例を示す。図７の超音波送受信制御部１１は、複数のＬＳＩ集合基板２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ、２１Ｅを含んで構成され、それぞれの基板には、複数の下記のＬＳＩが搭載される。ＬＳＩ集合基板２１Ａには、プログラマブルデバイスであるＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）２５ａ、ＣＰＬＤ（コンプレックス プログラマブル ロジック デバイス）２５ｂ、２５ｃ、２５ｄ、ＰＬＤ（プログラマブル・ロジック・デバイス）２７と、ＳＲＡＭ２８ａ、２８ｂが搭載されている。図示は省略してあるが、ＬＳＩ集合基板２１Ｂ〜２１Ｅにも、同様のプログラマブルデバイスとＳＲＡＭが搭載されている。ＬＳＩ集合基板２１Ａ〜２１Ｅに搭載されたプログラマブルデバイスは、ホストバス２２に接続され、互いに及びホストＣＰＵとの間でデータの送受信が可能となっている。
【０００５】
ＣＰＬＤ２５ｂは、ＳＲＡＭ２８ａと基板２１Ａ内で接続され、ＣＰＬＤ２５ｄは、ＳＲＡＭ２８ｂと基板２１Ａ内で接続されているとともに、必要に応じて、プログラマブルデバイス間も基板２１Ａ内で接続されている（接続線は省略）。また、ＬＳＩ集合基板２１Ｂ、２１Ｃ、２１Ｄ、２１Ｅにも実現しようとする機能に応じたＬＳＩが搭載され、互いに接続されている。
【０００６】
ＬＳＩ集合基板２１Ａ〜２１Ｅに搭載されたプログラマブルデバイスは、初期設定が必要である。すなわち、ＦＰＧＡ２５ａは、コンフィギュレーションが必要であるとともにレジスタの初期設定が必要である。また、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄ、及びＰＬＤ２７は、レジスタの初期設定が必要である。ＰＬＤ２７は、ＦＰＧＡ２５ａのコンフィギュレーションを行う機能を有しており、ＦＰＧＡ２５ａと基板２１Ａ内のパラレルバス２６によって接続されている。
【０００７】
このように構成された超音波送受信制御部１１は、超音波診断装置の電源投入時に、ホストＣＰＵ１２によって初期設定される。具体的には、ホストＣＰＵ１２が図示しない記憶装置から初期設定データを読み出し、ホストバス２２を介してプログラマブルデバイスのレジスタ設定を行う。また、ＦＰＧＡ２５ａのコンフィギュレーションデータは、ＰＬＤ２７に送り、ＰＬＤ２７は、パラレルバス２６を介してＦＰＧＡ２５ａのコンフィギュレーションを行う。
【０００８】
図８に、図７に記載されたホストＣＰＵ１２の、電源投入時の初期化処理の動作フローを示す。図１に示す構成の超音波診断装置の電源が投入されると、ホストＣＰＵ１２は、ステップＳ４０１で、ホストＣＰＵ自身の初期設定を行う。次いで、ステップＳ４０２で、ＬＳＩ集合基板２１Ａ〜２１Ｅに搭載されたプログラマブルデバイスのレジスタ設定を行う。レジスタ設定に際して、ホストＣＰＵ１２は、図示しないメモリからプログラマブルデバイスのレジスタに設定すべきデータを読み出し、ホストバス２２を介してそれぞれのプログラマブルデバイスに送る。続いて、ステップＳ４０３で、ＦＰＧＡ２５ａのコンフィギュレーションデータを図示しないメモリから読み出し、ＰＬＤ２７に送り、ホストＣＰＵの初期化処理を終了する。
【０００９】
図９に、図７に示す超音波送受信制御部を有する従来の超音波診断装置における初期化動作のタイムチャートを示す。時刻ｔ１０で超音波診断装置の電源が投入されると、ホストＣＰＵ１２が起動され、時刻ｔ１１までホストＣＰＵ自身の初期設定を行う（時間Ｔ１０）。次いで、ホストＣＰＵ１２は、時刻ｔ１２までプログラマブルデバイスのレジスタ設定を行う（時間Ｔ１１）。そして、ＰＬＤ２７により、時刻ｔ１３までＦＰＧＡ２５ａのコンフィギュレーションを行う（時間Ｔ１２）。したがって、超音波診断装置の電源が投入された後初期化が終了までは、Ｔ１０＋Ｔ１１＋Ｔ１２の時間が必要となる。すなわち、従来の超音波診断装置においては、電源投入後の起動処理が直列的であるため、電源を投入してから診断が可能な状態になるまでの時間が長い。
【００１０】
また、複数の汎用ＬＳＩの初期化時に、処理時間の短縮を図るものとして、特許文献１に記載された技術がある。特許文献１に記載されたものは、同一の初期化データを設定する場合に、初期化データを設定すべき複数の汎用ＬＳＩのレジスタを同時に指定して処理時間の短縮を図るものである。しかし、この技術は、複数のＬＳＩに同一のデータを設定する場合にしか適用できない。
【００１１】
【特許文献１】特開平１０−３３３７８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上記事情に鑑みなされたもので、電源を投入してから診断可能な状態になるまでの初期設定時間を短縮できる超音波診断装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の超音波診断装置は、被検体からの超音波反射波を利用して、超音波画像データを生成する超音波診断装置であって、前記被検体内に超音波を送信し前記被検体内で反射した超音波を受信する超音波プローブと、前記超音波の送受信を制御するとともに、前記超音波画像データの生成処理を行う超音波送受信制御部と、前記超音波画像データに基づく画像を表示する表示部と、前記超音波送受信制御部の制御を含む超音波診断装置全体の制御を行うプロセッサと、を備え、前記超音波送受信制御部は、複数のＬＳＩが搭載された１又は複数のＬＳＩ集合基板を含み、前記ＬＳＩは、読み書き可能な不揮発性記憶媒体に記憶された初期設定データに基づいて、当該ＬＳＩ集合基板に搭載された前記複数のＬＳＩの初期設定を行うためのＬＳＩを含み、前記初期設定を行うためのＬＳＩは、超音波診断装置の電源投入時、前記プロセッサの初期設定と並行して、前記複数のＬＳＩの初期設定を行うものである。
【００１４】
本発明によれば、電源を投入してから診断可能な状態になるまでの初期設定時間を短縮できる。なお、ここでの電源投入は、スリープ状態からの復帰も含んでおり、超音波診断装置がスリープモードから通常モードに復帰させるまでの時間、初期設定用データを変更した場合に診断可能な状態になるまでの時間を短縮することができる。
【００１５】
本発明の超音波診断装置は、前記ＬＳＩの初期設定が、前記ＬＳＩのレジスタ設定を含むものを含む。
【００１６】
本発明の超音波診断装置は、前記ＬＳＩの初期設定が、前記ＬＳＩのコンフィギュレーションを含むものを含む。
【００１７】
本発明の超音波診断装置は、前記ＬＳＩ集合基板が、その少なくとも１つに前記不揮発性記憶媒体を搭載しているものを含む。
【００１８】
本発明の超音波診断装置は、前記ＬＳＩ集合基板が、搭載された前記ＬＳＩの前記初期設定データを記憶する前記不揮発性記憶媒体をそれぞれ搭載しているものを含む。本発明によれば、初期設定データの転送をＬＳＩ基板間で行う必要がなくなり、初期化時間の短縮を図ることができる。特に、ＬＳＩ集合基板及び超音波送受信制御部の規模が大きくなった場合に効果が大きい。
【００１９】
本発明の超音波診断装置は、前記ＬＳＩ集合基板のいずれか１つが、記不揮発性記憶媒体を搭載しているものを含む。本発明によれば、不揮発性記憶媒体の数を減少させることができ、前記ＬＳＩ基板の配置スペースの削減が可能となる。
【００２０】
本発明の超音波診断装置は、前記プロセッサが、超音波診断装置の電源遮断に際して、前記ＬＳＩの設定データを取得し、前記不揮発性記憶媒体に前記初期設定データとして記憶するものを含む。本発明によれば、超音波診断装置が電源遮断時の設定情報を保持できるので、初期設定用データの変更を保持することができ、超音波診断装置を最適な状態で起動することができる。なお、ここでの電源遮断は、動作状態からスリープ状態への移行も含んでおり、スリープ状態からの復帰時にも、初期設定用データが変更した状態で起動することができる。
【００２１】
本発明の超音波診断装置は、前記ＬＳＩ集合基板が、前記初期設定を行うためのＬＳＩと他のＬＳＩとを接続するシリアルバスを備え、前記不揮発性記憶媒体に記憶された前記初期設定データが、前記シリアルバスを介して前記他のＬＳＩに伝送されるものを含む。本発明によれば、ＬＳＩ集合基板の配置スペースの削減が可能となる。
【００２２】
本発明の超音波診断装置は、前記ＬＳＩ集合基板が、前記初期設定を行うためのＬＳＩと他のＬＳＩとを接続するパラレルバスを備え、前記不揮発性記憶媒体に記憶された前記初期設定データが、前記パラレルバスを介して前記他のＬＳＩに伝送されるものを含む。本発明によれば、ＬＳＩ集合基板への初期設定時間をさらに短縮することができる。
【００２３】
本発明の超音波診断装置は、前記ＬＳＩが、コンフィギュレーションを必要とするＬＳＩを含み、前記ＬＳＩ集合基板が、前記初期設定を行うためのＬＳＩと前記コンフィギュレーションを必要とするＬＳＩとを接続する専用バスを備え、前記不揮発性記憶媒体に記憶されたコンフィギュレーションデータが、前記専用バスを介して前記コンフィギュレーションを必要とするＬＳＩに伝送されるものを含む。本発明によれば、ＬＳＩ集合基板への初期設定時間をさらに短縮することができる。
【発明の効果】
【００２４】
以上のとおり、本発明の超音波診断装置は、電源を投入してから診断可能な状態になるまでの初期設定時間を短縮することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について、図面を用いて説明する。
【００２６】
図１に、本発明の実施の形態の超音波診断装置の概略構成を示す。図１の超音波診断装置は、超音波送受信制御部１１、ホストＣＰＵ１２、超音波プローブ１３、操作パネル１４、表示装置１５を含んで構成される。
【００２７】
超音波プローブ１３は、超音波送受信制御部１１からの送信信号を超音波に変換して被検体内に送信し、被検体内で反射した超音波を受信し、電気信号に変換して超音波送受信制御部１１に送るものである。超音波プローブ１３内には複数の圧電変換素子（図示せず）が配置され、圧電変換素子によって送信信号から超音波への変換、及び超音波から電気信号への変換が行われる。
【００２８】
超音波送受信制御部１１は、超音波プローブ１３からの超音波の送受信を制御するとともに、超音波プローブ１３から反射超音波に基づく電気信号を受信し、超音波画像データの生成処理を行うものである。超音波送受信制御部１１は、複数のＬＳＩが搭載された１又は複数のＬＳＩ集合基板を含んで構成される。
【００２９】
表示部１５は、超音波送受信制御部１１で生成された超音波画像データに基づく画像を含む各種画像を表示するものであり、ＣＲＴディスプレイ、ＬＣＤディスプレイ等で構成される。
【００３０】
ホストＣＰＵ１２は、図示しない記憶部に記憶されたプログラム及びデータにしたがった処理を行うプロセッサであり、超音波送受信制御部１１の制御を含む超音波診断装置全体の制御を行うデータ処理部としての機能を有する。
【００３１】
操作部１４は、多数のキーやパドルスイッチ、ボリューム等の操作部材を有しており、各操作部材の状態がホストＣＰＵ１２に入力される。なお、超音波診断装置は、超音波画像データを蓄積するファイル装置等他の要素を備えているが、記載を省略している。
【００３２】
図２に、本発明の実施の形態の超音波診断装置における超音波送受信制御部１１の概略構成を示す。図２の超音波送受信制御部１１は、従来のものと同様、複数のＬＳＩ集合基板２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ、２１Ｅを含んで構成され、それぞれの基板には、複数のＬＳＩが搭載される。ＬＳＩ集合基板２１Ａには、プログラマブルデバイスであるＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）２５ａ、ＣＰＬＤ（コンプレックス プログラマブル ロジック デバイス）２５ｂ、２５ｃ、２５ｄで示される複数のＬＳＩと、ＰＬＤ（プログラマブル・ロジック・デバイス）２７と、ＳＲＡＭ２８ａ、２８ｂと、読み書き可能な不揮発性記憶媒体であるフラッシュメモリ２３が搭載されている。図示は省略してあるが、ＬＳＩ集合基板２１Ｂ〜２１Ｅにも、同様のプログラマブルデバイスとＳＲＡＭとフラッシュメモリが搭載されている。ＬＳＩ集合基板２１Ａ〜２１Ｅに搭載された各々のプログラマブルデバイスは、ホストバス２２に接続され、互いに及びホストＣＰＵ１２との間でデータの送受信が可能となっている。
【００３３】
ＬＳＩ集合基板２１Ａ〜２１Ｅに搭載されたプログラマブルデバイスの機能、ホストバス２２との接続関係等は、初期設定に関するものを除いて図７に示すものと同様であるので、説明を省略する。
【００３４】
これらのプログラマブルデバイスは、初期設定が必要である。すなわち、ＦＰＧＡ２５ａは、コンフィギュレーションが必要であるとともにレジスタの初期設定が必要である。また、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄ、及びＰＬＤ２７は、レジスタの初期設定が必要である。ＰＬＤ２７は、ＦＰＧＡ２５ａのコンフィギュレーションを行う機能を有しており、ＦＰＧＡ２５ａと基板２１Ａ内のパラレルバス２６によって接続されている。また、ＦＰＧＡ２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄのレジスタ設定を行う機能を有しており、初期設定用バス２４を介して、ＦＰＧＡ２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄと接続されている。初期設定用バス２４は、シリアルバスである。フラッシュメモリ２３は、初期設定データを記憶するものであり、ＰＬＤ２７と接続されている。
【００３５】
次に、本実施の形態の超音波診断装置の初期化処理について説明する。超音波診断装置の電源投入時、ホストＣＰＵ１２は自身の初期設定を行う。また、ＬＳＩ集合基板２１Ａ〜２１Ｅに搭載されたＰＬＤ２７は、それぞれのＬＳＩ集合基板２１Ａ〜２１Ｅに搭載された複数のＬＳＩであるプログラマブルデバイスの初期設定を行うためのＬＳＩとしての設定用ＰＬＤ（以下、「初期設定用ＰＬＤ」と記述する）である。初期設定用ＰＬＤ２７は、プログラマブルデバイスの初期設定を行うためのデータを、フラッシュメモリ２３から読み出して利用する。
【００３６】
図３に、本実施の形態の超音波診断装置のホストＣＰＵ１２の、電源投入時の初期化処理の動作フローを示し、図４に、本実施の形態の超音波診断装置の初期設定用ＰＬＤ２７の、電源投入時の初期化処理の動作フローを示す。
【００３７】
本実施の形態の超音波診断装置の電源が投入されると、ホストＣＰＵ１２は、ステップＳ１０１で、ホストＣＰＵ自身の初期設定を行い、初期化処理を終了する。また、初期設定用ＰＬＤ２７は、ステップＳ２０１で、フラッシュメモリ２３から設定データを読み出し、初期設定用ＰＬＤ自身のレジスタ設定を行う。次いで、フラッシュメモリ２３からＦＰＧＡ２５ａのコンフィギュレーションデータを図示しないメモリから読み出し、パラレルバス２６を介してＦＰＧＡ２５ａのコンフィギュレーションを行い（ステップＳ２０２）、さらにＦＰＧＡ２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄのレジスタ設定データをフラッシュメモリ２３から読み出し、初期設定用バス２４を介してＦＰＧＡ２５ａ、ＣＰＬＤ２５ｂ、２５ｃ、２５ｄのレジスタ設定を行う（ステップＳ２０３）。なお、ステップＳ２０２とステップＳ２０３は、順序が逆でもよい。すなわち、レジスタ設定を先に行い、コンフィギュレーションを後でおこなってもよい。
【００３８】
図３に示す動作、及び図４に示す動作は並行して行われる。図５に、本実施の形態の超音波診断装置における初期化動作のタイムチャートを示す。時刻ｔ０で超音波診断装置の電源が投入されると、ホストＣＰＵ１２が起動され、時刻ｔ３までホストＣＰＵ自身の初期設定を行う（時間Ｔ０）。また、同時に設定用ＰＬＤ２７は、時刻ｔ０から時刻ｔ１までＦＰＧＡ２５ａのコンフィギュレーションを行う（時間Ｔ１）。次いで、時刻ｔ２までプログラマブルデバイスのレジスタ設定を行う（時間Ｔ２）。
【００３９】
図５に示すように、Ｔ０＞Ｔ１＋Ｔ２である場合、超音波診断装置の電源が投入された後Ｔ０経過後、初期化が終了する。ＬＳＩ集合基板２１Ａ〜２１Ｅに搭載されたプログラマブルデバイスの数が多く、Ｔ０＜Ｔ１＋Ｔ２である場合でも、ホストＣＰＵ１２自身の初期設定とプログラマブルデバイスの初期設定が並行して行われるので、超音波診断装置の初期化処理時間は従来のものより短縮でき、診断動作を早く開始できる。
【００４０】
本実施の形態の超音波診断装置の初期設定データは、読み書き可能な不揮発性記憶媒体であるフラッシュメモリ２３に記憶されるので、超音波診断装置の動作中に初期設定データの変更が可能である。具体的には、本実施の形態の超音波診断装置の電源遮断時に、ＬＳＩ集合基板２１Ａ〜２１Ｅに搭載されたプログラマブルデバイスの設定データを取得し、フラッシュメモリ２３を書き換える。
【００４１】
図６に、本発明の実施の形態の超音波診断装置におけるホストＣＰＵ１２の、電源遮断時の終了処理の動作フローを示す。操作パネル１４の操作等により、超音波診断装置の電源遮断が指示されると、ステップＳ３０１で、ＬＳＩ集合基板２１Ａ〜２１Ｅに搭載されたプログラマブルデバイスの設定データを読み込む。具体的には、ホストバス２２を介してそれぞれのプログラマブルデバイスの設定データを読み込む。
【００４２】
次いで、ステップＳ３０２で、読み込んだ設定データをフラッシュメモリ２３に書き込む。フラッシュメモリ２３への書き込みは、ホストバス２２を介して読み込んだ設定データを設定用ＰＬＤ２７に送り、設定用ＰＬＤ２７によって行う。そして、ステップＳ３０３で、超音波診断装置の電源を遮断する。
【００４３】
したがって、フラッシュメモリ２３には超音波診断装置の電源遮断時の設定データが記憶されるので、初期設定用データを最適な状態に変更した場合等に、そのデータを利用して超音波診断装置を最適な状態で起動することができる。
【００４４】
なお、以上の説明における電源投入及び電源遮断は、プロセッサのいわゆるスリープ状態からの復帰、及びスリープ状態への移行を含む。スリープ状態のとき、ＬＳＩ集合基板は電源供給がされていても遮断されていてもよい。
【００４５】
以上の説明では、超音波送受信制御部１１が、５枚のＬＳＩ集合基板２１Ａ〜２１Ｅを含むものとして説明したが、１枚のＬＳＩ集合基板からなるものでもよいし、さらに多くのＬＳＩ集合基板を有するものでもよい。また、初期設定用データを記憶するフラッシュメモリ２３を全てのＬＳＩ集合基板２１Ａ〜２１Ｅに設けたが、１つの基板又は一部の複数基板にのみ設けてもよい。この場合、フラッシュメモリ２３が設けられていない基板の初期設定用ＰＬＤ２７は、ホストバス２２を介してフラッシュメモリ２３が設けられている基板の初期設定用ＰＬＤ２７から初期設定用データを取得する。
【００４６】
一部のＬＳＩ集合基板にフラッシュメモリ２３を設けることにより、ＬＳＩ集合基板の配置スペースの削減が可能となる。一方、全てのＬＳＩ集合基板にフラッシュメモリ２３を設けると、初期設定データの転送をＬＳＩ基板間で行う必要がなくなり、初期化時間の短縮を図ることができる。特に、ＬＳＩ集合基板及び超音波送受信制御部の規模が大きくなった場合に効果が大きい。
【００４７】
また、ＬＳＩ集合基板２１Ａ〜２１Ｅの初期設定用バス２４として、シリアルバスを利用したがパラレルバスでもよい。パラレルバスを利用することにより、基板内の配置スペースが増加するものの、さらに設定時間の短縮が可能となる。
【００４８】
また、初期設定用ＰＬＤ２７とＦＰＧＡ２５ａとは、パラレルバス２６によって接続され、このパラレルバス２６を介してコンフィギュレーションを行うものとしたが、パラレルバス２６を省略して、初期設定用バス２４を介してコンフィギュレーションデータを転送してもよい。このように専用のパラレルバス２６を設けることにより、ＬＳＩ集合基板への初期設定時間を短縮できるが、省略した場合は、ＬＳＩ集合基板の配置スペースの削減が可能となる。
【産業上の利用可能性】
【００４９】
以上のように、本発明は、超音波診断装置全体の制御を行うプロセッサの初期設定と、ＬＳＩ集合基板に搭載されたＬＳＩの初期設定を並行して行うものであり、電源を投入してから診断可能な状態になるまでの初期設定時間を短縮できる超音波診断装置等として有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態の超音波診断装置の概略構成を示す図
【図２】本発明の実施の形態の超音波診断装置における超音波送受信制御部の構成例を示す図
【図３】本発明の実施の形態の超音波診断装置におけるホストＣＰＵの、電源投入時の初期化処理の動作フローを示す図
【図４】本発明の実施の形態の超音波診断装置における設定用ＰＬＤの、電源投入時の初期化処理の動作フローを示す図
【図５】本発明の実施の形態の超音波診断装置における初期化動作のタイムチャート
【図６】本発明の実施の形態の超音波診断装置におけるホストＣＰＵの、電源遮断時の終了処理の動作フローを示す図
【図７】従来の超音波診断装置における超音波送受信制御部の構成例を示す図
【図８】従来の超音波診断装置におけるホストＣＰＵの、電源投入時の初期化処理の動作フローを示す図
【図９】従来の超音波診断装置における初期化動作のタイムチャート
【符号の説明】
【００５１】
１１  超音波送受信制御部
１２  ホストＣＰＵ
１３  超音波プローブ
１４  操作部
１５  表示部
２１  超音波制御ＬＳＩ集合基板
２２  ホストバス
２３  フラッシュメモリ
２４  初期設定用バス
２５  プログラマブルデバイス超音波制御ＬＳＩ群
２５ａ  コンフィギュレーションが必要なプログラマブルデバイスであるＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）
２６  パラレルバス
２７  初期設定用ＰＬＤ
２８  ＳＲＡＭ
【図１】
2007195683.tif 000003
【図２】
2007195683.tif 000004
【図３】
2007195683.tif 000005
【図４】
2007195683.tif 000006
【図５】
2007195683.tif 000007
【図６】
2007195683.tif 000008
【図７】
2007195683.tif 000009
【図８】
2007195683.tif 000010
【図９】
2007195683.tif 000011