(57)【要約】      （修正有）【課題】プラズマディスプレイパネルの駆動方法及びその駆動方法により駆動されるプラズマディスプレイ装置を提供する。【解決手段】互いに交差して延びる第１電極Ｙ及び第２電極Ａとを備え、画像を表示する単位フレームは複数のサブフィールドＳＦに分けられ、各サブフィールドＳＦは、全体の放電セルを初期化するリセット期間ＰＲ、ターンオンされるセルとターンオフされるセルとを区分するアドレス期間ＰＡ、及びターンオンされる放電セルで各サブフィールドＳＦ別に割当てられた階調加重値によって維持放電を行う維持期間ＰＳに分けられ、リセット期間ＰＲで、第１電極Ｙには立ち下がりパルスが印加され、アドレス期間ＰＡで、第１電極Ｙには順次に走査パルスが印加され、走査パルスのローレベル電位は、立ち下がりパルスの最低レベルの電位より低いことを特徴とするプラズマディスプレイパネルの駆動方法である。【選択図】図８
2007047743.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルの駆動方法において、
前記プラズマディスプレイパネルは、
互いに離隔されて配置される第１基板及び第２基板と、
前記第１基板及び第２基板と共に放電空間である放電セルを区画する隔壁と、
前記隔壁内に配置され、互いに交差して延びる第１電極及び第２電極と、
前記放電セル内に形成される蛍光体層と、
前記放電セル内にある放電ガスと、を備え、
画像を表示する単位フレームは、複数のサブフィールドに分けられ、
前記各サブフィールドは、全体の放電セルを初期化するリセット期間、ターンオンされる放電セルとターンオフされる放電セルとを区分するアドレス期間、及び前記ターンオンされる放電セルで各サブフィールド別に割当てられた階調加重値によって維持放電を行う維持期間に分けられ、
前記リセット期間で、前記第１電極には立ち下がりパルスが印加され、
前記アドレス期間で、前記第１電極には順次に走査パルスが印加され、
前記走査パルスのローレベル電位は、前記立ち下がりパルスの最低レベルの電位より低いことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記維持期間で、前記第１電極にはハイレベル及びローレベルを交互に有する維持パルスが印加されることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記リセット期間で、前記第１電極に前記立ち下がりパルスが印加される前に立ち上がりパルスが印加されることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記立ち上がりパルス及び立ち下がりパルスは、ランプパルスであることを特徴とする請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第２電極には、
前記リセット期間で、前記立ち下がりパルスが印加される間にバイアス電圧が印加され、
前記アドレス期間で、前記走査パルスに合わせて表示データ信号が印加され、
前記維持期間で、前記維持パルスのハイレベル及びローレベルの電位の中間である中間電位が印加されることを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
プラズマディスプレイパネルの駆動方法において、
前記プラズマディスプレイパネルは、
互いに離隔されて配置される第１基板及び第２基板と、
前記第１基板及び第２基板と共に放電空間の放電セルを区画する隔壁と、
前記隔壁内に配置され、一方向に延びる第１電極及び第２電極と、
前記隔壁内に配置され、前記第１電極及び第２電極に交差して延びる第３電極と、前記放電セル内に形成される蛍光体層と、
前記放電セル内にある放電ガスと、を備え、
画像を表示する単位フレームは、複数のサブフィールドに分けられ、
各サブフィールドは、全体の放電セルを初期化するリセット期間、ターンオンされる放電セルとターンオフされる放電セルとを区分するアドレス期間、及び前記ターンオンされる放電セルで各サブフィールド別に割当てられた階調加重値によって維持放電を行う維持期間に分けられ、
前記リセット期間で、前記第１電極には立ち下がりパルスが印加され、
前記アドレス期間で、前記第１電極には順次に走査パルスが印加され、
前記走査パルスのローレベルの電位は、立ち下がりパルスの最低レベルの電位より低いことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項７】
前記維持期間で、前記第１電極及び前記第２電極には、ハイレベル及びローレベルを有する維持パルスが交互に印加されることを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記リセット期間で、前記第１電極に前記立ち下がりパルスが印加される前に立ち上がりパルスが印加されることを特徴とする請求項６に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記立ち上がりパルス及び立ち下がりパルスは、ランプパルスであることを特徴とする請求項８に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記第２電極には、前記リセット期間の立ち下がりパルスの印加時から前記アドレス期間までバイアス電圧が印加され、
前記第３電極には、前記アドレス期間で、前記走査パルスに合わせて表示データ信号が印加されることを特徴とする請求項７に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
互いに離隔されて配置される第１基板及び第２基板と、前記第１基板及び第２基板と共に放電空間の放電セルを区画する隔壁と、前記隔壁内に配置され、互いに交差して延びる第１電極及び第２電極と、前記放電セル内に形成される蛍光体層と、前記放電セル内にある放電ガスと、を備えるプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを駆動するように、画像を表示する単位フレームは、複数のサブフィールドに分けられ、各サブフィールドは、全体の放電セルを初期化するリセット期間、ターンオンされる放電セルとターンオフされる放電セルとを区分するアドレス期間、及び前記ターンオンされる放電セルで各サブフィールド別に割当てられた階調加重値によって維持放電が行われる維持期間に分けられ、前記リセット期間、アドレス期間、及び維持期間に分けられる駆動信号を前記各電極に印加する駆動部と、を備え、
前記駆動部は、前記第１電極に駆動信号を印加する第１駆動部と、前記第２電極に駆動信号を印加する第２駆動部とに分けられ、
前記第１駆動部は、前記リセット期間に立ち下がりパルスを印加し、前記アドレス期間に走査パルスを印加し、前記走査パルスのローレベル電位は、前記立ち下がりパルスの最低レベルの電位より低いことを特徴とするプラズマディスプレイ装置。
【請求項１２】
前記第１駆動部は、
前記維持期間で、ハイレベル及びローレベルを交互に有する維持パルスを印加することを特徴とする請求項１１に記載のプラズマディスプレイ装置。
【請求項１３】
前記第１駆動部は、
前記リセット期間で前記立ち下がりパルスを印加する前に立ち上がりパルスを印加することを特徴とする請求項１１に記載のプラズマディスプレイ装置。
【請求項１４】
前記立ち上がりパルス及び立ち下がりパルスは、ランプパルスであることを特徴とする請求項１３に記載のプラズマディスプレイ装置。
【請求項１５】
前記第２駆動部は、
前記リセット期間で、前記第１駆動部が前記立ち下がりパルスを印加する間にバイアス電圧を印加し、
前記アドレス期間で、前記走査パルスに合わせて表示データ信号を印加し、
前記維持期間で、前記維持パルスのハイレベル及びローレベルの電位の中間である中間電位を印加することを特徴とする請求項１２に記載のプラズマディスプレイ装置。
【請求項１６】
互いに離隔されて配置される第１基板及び第２基板と、前記第１基板及び第２基板と共に放電空間の放電セルを区画する隔壁と、前記隔壁内に配置され、一方向に延びる第１電極及び第２電極と、前記隔壁内に配置され、前記第１電極及び第２電極に交差して延びる第３電極と、前記放電セル内に形成される蛍光体層と、前記放電セル内にある放電ガスと、を備えるプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを駆動するように、画像を表示する単位フレームが複数のサブフィールドに分けられ、各サブフィールドは、全体の放電セルを初期化するリセット期間、ターンオンされる放電セルとターンオフされる放電セルとを区分するアドレス期間、及び前記ターンオンされる放電セルで各サブフィールド別に割当てられた階調加重値によって維持放電が行われる維持期間に分けられ、前記リセット期間、アドレス期間、及び維持期間に分けられる駆動信号を前記各電極に印加する駆動部と、を備え、
前記駆動部は、前記第１電極に駆動信号を印加する第１駆動部と、前記第２電極に駆動信号を印加する第２駆動部と、前記第３電極に駆動信号を印加する第３駆動部と、に分けられ、
前記第１駆動部は、前記リセット期間に立ち下がりパルスを印加し、前記アドレス期間に走査パルスを印加し、前記走査パルスのローレベル電位は、前記立ち下がりパルスの最低レベルの電位より低いことを特徴とするプラズマディスプレイ装置。
【請求項１７】
前記第１駆動部及び第２駆動部は、
前記維持期間で、ハイレベル及びローレベルを有する維持パルスを交互に印加することを特徴とする請求項１６に記載のプラズマディスプレイ装置。
【請求項１８】
前記第１駆動部は、
前記リセット期間で、前記立ち下がりパルスを印加する前に立ち上がりパルスを印加することを特徴とする請求項１６に記載のプラズマディスプレイ装置。
【請求項１９】
前記立ち上がりパルス及び立ち下がりパルスは、ランプパルスであることを特徴とする請求項１８に記載のプラズマディスプレイ装置。
【請求項２０】
前記第２駆動部は、前記リセット期間の立ち下がりパルスの印加時から前記アドレス期間までバイアス電圧を印加し、
前記第３駆動部は、前記アドレス期間で、前記走査パルスに合わせて表示データ信号を印加することを特徴とする請求項１７に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｎｅｌ：ＰＤＰ）に係り、さらに詳細には、発光効率及び永久残像が改善される新構造のプラズマディスプレイパネルについての駆動方法及びその駆動方法により駆動するプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
近来、従来の陰極線管ディスプレイ装置（ＣＲＴ）を代替するものとして注目されているＰＤＰは、複数の電極が形成された二つの基板の間に放電ガスが封入された後に放電電圧が加えられ、これによって発生する紫外線により所定のパターンで形成された蛍光体が励起されて所望の画像を得る装置である。
【０００３】
図１は、従来の技術による３電極面放電方式のＰＤＰの部分分離斜視図であり、図２は、図１のＰＤＰをＩＩ−ＩＩ線による平面図である。以下、図１ないし図２を参照して説明する。
【０００４】
図１及び図２のＰＤＰ１は、第１パネル１１０及び第２パネル１２０を備える。
【０００５】
第１パネル１１０は、第１基板１１１と、第１基板１１１の背面で走査電極ライン１１２及び維持電極ライン１１３を覆うように配置される第１誘電体層１１５と、第１誘電体層１１５を保護するための第１保護膜１１６と、を備える。走査電極ライン１１２及び維持電極ライン１１３は、対をなして維持電極対１１４を構成し、伝導度を高めるための金属性材質のバス電極１１２ａ，１１３ａと、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）のような透明な導電性材質の透明電極１１２ｂ，１１３ｂと、を備える。
【０００６】
第２パネル１２０は、第２基板１２１と、走査電極ライン１１２及び維持電極ライン１１３が延びる方向と直交する方向に形成されるアドレス電極ライン１２２を覆うように、第２基板の前面で第１基板側に配置される第２誘電体層１２３と、第２誘電体層１２３の上部に放電セルを区画する隔壁１２４と、隔壁１２４によって限定される空間内に配置された蛍光体層１２５と、蛍光体層１２５を保護するために蛍光体層１２５の前面に第２保護膜１２８と、を備える。隔壁１２４により限定される空間の放電セルＣｅには、放電ガスが注入される。
【０００７】
図１及び図２に示す従来の３電極ＰＤＰは、フレームが複数のサブフィールドに分けられ、各サブフィールドは、リセット期間、アドレス期間、及び維持期間に分けられて画像を表示する。しかし、従来の３電極ＰＤＰ１は、次のような問題点を有する。
【０００８】
第一に、蛍光層１２８から発散された可視光線が、第１基板１１０の下側に配置された維持電極ライン１１３、走査電極ライン１１２、この電極ライン１１２，１１３を覆う第１誘電層１１５、及び第１保護膜１１６によって相当部分（約４０％）が吸収されることによって、発光効率が低い。
【０００９】
第二に、前記のような従来のＰＤＰ１が長時間同じ画像を表示している場合、蛍光層１２８が放電ガスの荷電粒子によりイオンスパッタリングされることによって、永久的な残像を引き起こす。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上述した問題点を解決するためになされたものであって、発光効率が高く、永久残像が改善された新構造のＰＤＰについて、アドレス放電の効率が改善される駆動方法及びその駆動方法により駆動されるプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
前記目的を解決するために、ＰＤＰの駆動方法において、互いに離隔されて配置される第１基板及び第２基板と、第１基板及び第２基板と共に放電空間である放電セルを区画する隔壁と、隔壁内に配置され、互いに交差して延びる第１電極及び第２電極と、放電セル内に形成される蛍光体層と、放電セル内にある放電ガスと、を備え、画像を表示する単位フレームは、複数のサブフィールドに分けられ、前記各サブフィールドは、全体の放電セルを初期化するリセット期間、ターンオンされるセルとターンオフされるセルとを区分するアドレス期間、及びターンオンされる放電セルで各サブフィールド別に割当てられた階調加重値によって維持放電を行う維持期間に分けられ、リセット期間で、第１電極には立ち下がりパルスが印加され、アドレス期間で、第１電極には順次に走査パルスが印加され、走査パルスのローレベル電位は、立ち下がりパルスの最低レベルの電位より低いことを特徴とするＰＤＰの駆動方法を提供する。
【００１２】
このような本発明の他の特徴によれば、維持期間で、第１電極にはハイレベル及びローレベルを交互に有する維持パルスが印加され、リセット期間で、第１電極に前記立ち下がりパルスが印加される前に立ち上がりパルスが印加され、立ち上がりパルス及び立ち下がりパルスは、ランプパルスでありうる。
【００１３】
このような本発明のさらに他の特徴によれば、第２電極には、前記リセット期間で、前記立ち下がりパルスが印加される間にバイアス電圧が印加され、アドレス期間で、走査パルスに合わせて表示データ信号が印加され、維持期間で、維持パルスのハイレベル及びローレベルの電位の中間である中間電位が印加され得る。
【００１４】
また、本発明は、前述の目的を解決するために、ＰＤＰの駆動方法において、ＰＤＰは、互いに離隔されて配置される第１基板及び第２基板と、第１基板及び第２基板と共に放電空間の放電セルを区画する隔壁と、隔壁内に配置され、一方向に延びる第１電極及び第２電極と、隔壁内に配置され、第１電極及び第２電極に交差して延びる第３電極と、放電セル内に配置される蛍光体層と、放電セル内にある放電ガスと、を備え、駆動方法は、画像を表示する単位フレームが複数のサブフィールドに分けられ、各サブフィールドは、全体の放電セルを初期化するリセット期間、ターンオンされるセルとターンオフされるセルとを区分するアドレス期間、及びターンオンされる放電セルで各サブフィールド別に割当てられた階調加重値によって維持放電を行う維持期間に分けられ、リセット期間で、第１電極には立ち下がりパルスが印加され、アドレス期間で、第１電極には順次に走査パルスが印加され、走査パルスのローレベル電位は、立ち下がりパルスの最低レベルの電位より低いことを特徴とするＰＤＰの駆動方法を提供する。
【００１５】
このような本発明の他の特徴によれば、維持期間で、第１電極及び第２電極にはハイレベル及びローレベルを有する維持パルスが交互に印加され、リセット期間で、第１電極に立ち下がりパルスが印加される前に立ち上がりパルスが印加され、立ち上がりパルス及び立ち下がりパルスは、ランプパルスでありうる。
【００１６】
このような本発明のさらに他の特徴によれば、第２電極には、リセット期間の立ち下がりパルスの印加時からアドレス期間までバイアス電圧が印加され、第３電極には、アドレス期間で、走査パルスに合わせて表示データ信号が印加される。また、本発明は、前述の目的を解決するために、互いに離隔されて配置される第１基板及び第２基板と、第１基板及び第２基板と共に放電空間の放電セルを区画する隔壁と、隔壁内に配置され、互いに交差して延びる第１電極及び第２電極と、放電セル内に配置される蛍光体層と、放電セル内にある放電ガスと、を備えるＰＤＰと、ＰＤＰを駆動するように、単位フレームが複数のサブフィールドに分けられ、前記各サブフィールドは、全体の放電セルを初期化するリセット期間、ターンオンされるセルとターンオフされるセルとを区分するアドレス期間、及びターンオンされる放電セルで各サブフィールド別に割当てられた階調加重値によって維持放電が行われる維持期間に分けられ、リセット期間、アドレス期間及び維持期間に分けられる駆動信号を各電極に印加する駆動部と、を備え、駆動部は、第１電極に駆動信号を印加する第１駆動部と、第２電極に駆動信号を印加する第２駆動部とに分けられ、第１駆動部は、リセット期間に立ち下がりパルスを印加し、アドレス期間に走査パルスを印加するが、走査パルスのローレベル電位は、立ち下がりパルスの最低レベルの電位より低いことを特徴とするプラズマディスプレイ装置を提供する。
【００１７】
このような本発明の他の特徴によれば、第１駆動部は、維持期間で、ハイレベル及びローレベルを交互に有する維持パルスを印加し、リセット期間で立ち下がりパルスを印加する前に立ち上がりパルスを印加し、立ち上がりパルス及び立ち下がりパルスは、ランプパルスでありうる。
【００１８】
このような本発明のさらに他の特徴によれば、第２駆動部は、リセット期間で、第１駆動部が立ち下がりパルスを印加する間にバイアス電圧を印加し、アドレス期間で、走査パルスに合わせて表示データ信号を印加し、維持期間で、維持パルスのハイレベル及びローレベルの中間電位を印加できる。
【００１９】
また、本発明は、前述の目的を解決するために、互いに離隔されて配置される第１基板及び第２基板と、第１基板及び第２基板と共に放電空間の放電セルを区画する隔壁と、隔壁内に配置されるが、一方向に延びる第１電極及び第２電極と、隔壁内に配置されるが、第１電極及び第２電極に交差して延びる第３電極と、放電セル内に配置される蛍光体層と、放電セル内にある放電ガスと、を備えるＰＤＰと、ＰＤＰを駆動するように、単位フレームが複数のサブフィールドに分けられ、各サブフィールドは、全体の放電セルを初期化するリセット期間、ターンオンされるセルとターンオフされるセルとを区分するアドレス期間、及びターンオンされる放電セルで各サブフィールド別に割当てられた階調加重値によって維持放電が行われる維持期間に分けられ、リセット期間、アドレス期間及び維持期間に分けられる駆動信号を各電極に印加する駆動部と、を備え、駆動部は、第１電極に駆動信号を印加する第１駆動部と、第２電極に駆動信号を印加する第２駆動部と、第３電極に駆動信号を印加する第３駆動部とに分けられ、第１駆動部は、リセット期間に立ち下がりパルスを印加し、アドレス期間に走査パルスを印加し、走査パルスのローレベル電位は、立ち下がりパルスの最低レベルの電位より低いことを特徴とするプラズマディスプレイ装置を提供する。
【００２０】
このような本発明の他の特徴によれば、第１駆動部及び第２駆動部は、維持期間で、ハイレベル及びローレベルを有する維持パルスを交互に印加し、第１駆動部は、リセット期間で、立ち下がりパルスを印加する前に立ち上がりパルスを印加し、立ち上がりパルス及び立ち下がりパルスは、ランプパルスでありうる。
【００２１】
このような本発明のさらに他の特徴によれば、第２駆動部は、リセット期間の立ち下がりパルスの印加時からアドレス期間までバイアス電圧を印加し、第３駆動部は、アドレス期間で、走査パルスに合わせて表示データ信号を印加する。
【発明の効果】
【００２２】
本発明によれば、次のような効果が得られる。
【００２３】
第一に、新構造のＰＤＰは、その構造によって発光効率が向上し、永久残像などが改善される。
【００２４】
第二に、新構造のＰＤＰについての本発明の駆動方法によれば、アドレス放電が安定的、かつ、効率的に行われ、これにより、維持放電も安定的に行われる。
【００２５】
第三に、スイッチング周波数の高い表示データ信号のハイレベル電位を低めることができ、スイッチングの損失を減らし得る。
【発明を実施するための最良の形態】
【００２６】
以下、添付された図面を参照して本発明の実施形態について詳細に説明する。
【００２７】
図３は、本発明のＰＤＰの駆動方法により駆動される発光効率及び永久残像が改善されたＰＤＰの一例であり、図４は、ＩＶ−ＩＶ線による断面図であり、図５は、図３及び図４に示す放電セル及び電極構造を示す配置図である。
【００２８】
図３ないし図５を参照して説明すれば、ＰＤＰ２００は、第１基板２１０、第２基板２２０、隔壁２１４、第１電極２１２、第２電極２１３、蛍光体層２２５、第１保護膜２１６、および放電ガスを備える。
【００２９】
第１基板２１０及び第２基板２２０は、互いに対向して離隔されて配置される。
【００３０】
隔壁２１４は、図面に示すように一体に形成され、または分離されて第１基板２１０及び第２基板２２０にそれぞれ付着される形態に（前方隔壁及び後方隔壁）形成されてもよい。隔壁２１４は、第１基板２１０及び第２基板２２０と共に放電が行われる空間の放電セルＣｅを形成する。図面に示すように、放電セルＣｅが隔壁２１４内の円形の横断面を有する開口部に形成され得るが、必ずしもこれに限定されるものではなく、三角形、四角形、五角形、または楕円形などの横断面を有する放電セルＣｅが形成されてもよい。また、図面には、隔壁２１４が放電セルＣｅをマトリックス状に区画するように図示されているが、必ずしもこれに限定されるものではなく、複数の放電空間を形成できるかぎり、多様なパターンで放電セルＣｅを区画してもよく、例えば、ワッフル、デルタ状に放電セルＣｅを区画してもよい。
【００３１】
隔壁２１４内には、第１電極２１２及び第２電極２１３が互いに離隔されて配置される。第１電極２１２及び第２電極２１３は、図５に示すように、放電セルＣｅを完全に取り囲むように形成され得るが、これに限定されず、放電セルの一部のみを取り囲むように形成されてもよい。第１電極２１２及び第２電極２１３は、それぞれｘ方向及びｙ方向に互いに交差して延びる。一方、図面では、第１基板から第２基板の方向（−ｚ方向）に順次に第２電極２１３及び第１電極２１２が配置されるように図示されているが、これに限定されない。
【００３２】
放電セルＣｅを形成する隔壁２１４の外側面には、ＭｇＯ等からなる第１保護膜２１６が形成されることが望ましい。第１保護膜２１６は、放電時に第１電極２１２と第２電極２１３、及びこれを覆う誘電体から形成された隔壁２１４を保護し、放電時に２次電子を放出して、放電を容易にする。
【００３３】
蛍光体層２２５は、第１基板２１０上に、さらに詳細には、第２基板２２０の方向に第１基板２１０上に形成された溝２１０ａに形成される。蛍光体層２２５の位置は、図面に示すところに限定されず、第２基板２２０上に、さらに詳細には、第１基板２１０の方向に第２基板２２０上に形成された溝（図示せず）に形成されてもよく、第１基板２１０及び第２基板２２０の両側上に形成されてもよい。
【００３４】
放電セルＣｅの内部には放電ガスが充填され、放電ガスとしては、１０％前後のキセノン（Ｘｅ）ガスを含むネオン（Ｎｅ）、ヘリウム（Ｈｅ）、またはアルゴン（Ａｒ）のうち何れか一つ、あるいはそれらのうち二つ以上の混合ガスでありうる。
【００３５】
第１基板２１０及び第２基板２２０は、ガラスを主成分とする透光性に優れた素材から製造される。第２基板２２０は、第１基板２１０から離隔されて対向するように位置する。第１基板２１０及び第２基板２２０は、実質的に同じ材料を使用して形成されることが望ましく、この場合、第１基板２１０の熱膨張率と第２基板２２０の熱膨張率とが同一となるという長所を有する。
【００３６】
隔壁２１４は、放電時に第１電極２１２及び第２電極２１３が直接的に通電されることを防止し、荷電粒子が第１電極２１２及び第２電極２１３に直接的に衝突してそれらを損傷させることを防止し、荷電粒子を誘導して壁電荷を蓄積できる誘電体から形成されるが、このような誘電体としては、ＰｂＯ、Ｂ２Ｏ３、ＳｉＯ２などがある。
【００３７】
第１電極２１２及び第２電極２１３は、放電が行われるように所定の電圧がそれぞれ印加されるので、電気伝導率の高いＡｇ、Ｃｕ、Ｃｒ等から形成されることが望ましい。
【００３８】
蛍光体層２２５は、赤色発光蛍光体、緑色発光蛍光体、青色発光蛍光体のうち何れか一つの蛍光体、ソルベント、及びバインダが混合された蛍光体ペーストが第１基板の溝２１０ａに塗布された後、乾燥工程及び焼成工程を経ることによって形成される。前記赤色発光蛍光体としては、Ｙ（Ｖ，Ｐ）Ｏ４：Ｅｕなどがあり、緑色発光蛍光体としては、ＺｎＳｉ０４：Ｍｎ、ＹＢＯ３：Ｔｂなどがあり、青色発光蛍光体としては、ＢＡＭ：Ｅｕなどがある。
【００３９】
一方、蛍光体層２２５の前面（−ｚ方向）には、ＭｇＯ等からなる第２保護膜（図示せず）が形成され得る。第２保護膜は、放電セルＣｅ内で放電が発生するとき、放電粒子の衝突によって蛍光体層２２５が劣化することを防止し、２次電子を放出して前記放電が容易に発生するように助け得る。
【００４０】
図３ないし図５に示すＰＤＰ２００は、従来のＰＤＰ１に比べて次のような長所を有する。
【００４１】
第一に、第１電極２１２及び第２電極２１３のための別途の誘電層が必要なく、電極が隔壁２１４内に配置されるので、放電空間セルＣｅでの放電により発生する可視光線が第１基板２１０または／及び第２基板２２０を通じて直接的に放出されて、発光効率が高まり、従来に比べてＩＴＯのような透明電極が不要になる。
【００４２】
第二に、第１電極２１２及び第２電極２１３が隔壁内に形成されるが、放電セルＣｅの周りに形成されて電界が放電セルＣｅの中央に集中し、ＰＤＰ２００が長時間同じ画像を表示していても、蛍光層２２５が放電ガスの荷電粒子によりイオンスパッタリングされないため、永久的な残像が防止され得る。また、放電セルＣｅの全ての空間で放電が発生し得るので、応答速度及び放電効率が向上しうる。
【００４３】
図６は、図３のＰＤＰの駆動方法を説明するためのタイミング図である。
【００４４】
画像を表示する単位フレームは、複数のサブフィールドに分けられ、各サブフィールドは、リセット期間、アドレス期間、及び維持期間に分けられる。リセット期間は、全体の放電セルを初期化する期間であり、アドレス期間は、全体の放電セルのうちターンオンされる放電セルと、ターンオフされる放電セルとを区分する期間であり、維持期間は、ターンオンされるよう選択された放電セルで、各サブフィールドに割当てられた階調加重値によって維持放電を行う期間である。ＰＤＰは、前記のようにサブフィールド別にリセット期間、アドレス期間、及び維持期間による駆動信号を印加する時分割駆動方法により駆動される。
【００４５】
図面では、単位フレームを８個のサブフィールドＳＦ１ないしＳＦ８に分け、各サブフィールドは、リセット期間（図示せず）、アドレス期間（ＰＡ１〜ＰＡ８）及び維持期間（ＰＳ１〜ＰＳ８）に分けられ、各サブフィールドの階調加重値を第１サブフィールドから第８サブフィールドまで１Ｔ、２Ｔ、・・・、１２８Ｔのように割当ててある。しかし、これは一例に過ぎず、これに限定されず、単位フレームのサブフィールド数は、８個より少ないか、または多くてもよく、サブフィールド別の階調加重値の割当ても例示されたものとは異なり、設計仕様によって変更しうる。
【００４６】
図７は、図３のＰＤＰ及びこれを駆動するための駆動装置を示すプラズマディスプレイ装置の概略的なブロック図である。
【００４７】
図３のＰＤＰ２００の構造は、隔壁内に電極が配置される新電極構造であって、２電極構造になっている。したがって、図７のプラズマディスプレイ装置７０１は、従来の３電極構造のプラズマディスプレイ装置に比べて簡潔に構成される。
【００４８】
図３ないし図８を参照して説明すれば、図７のプラズマディスプレイ装置７０１は、映像処理部７００、論理制御部７０２、Ｙ駆動部７０４、Ａ駆動部７０６、及びプラズマ表示パネル２００を備える。
【００４９】
映像処理部７００は、外部からＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）信号、ＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）信号、ビデオ信号、ＴＶ信号などの外部映像信号を入力されて、アナログ信号をデジタル信号に変換し、デジタル信号を映像処理して内部映像信号として出力する。内部映像信号は、それぞれ８ビットの赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の映像データ、クロック信号、垂直同期信号及び水平同期信号である。
【００５０】
論理制御部７０２は、映像処理部７００からの内部映像信号が入力されてガンマ補正、ＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）段階などを経て、それぞれＹ駆動制御信号ＳＹとＡ駆動制御信号ＳＡとを出力する。
【００５１】
Ｙ駆動部７０４は、論理制御部７０２からのＹ駆動制御信号ＳＹが入力されて第１電極（図３の２１２）に駆動信号を印加し、Ａ駆動部７０６は、論理制御部７０２からのＡ駆動制御信号ＳＡが入力されて第２電極（図３の２１３）に駆動信号を印加する。以下では、第１電極をＹ電極、第２電極をＡ電極とも記述する。
【００５２】
Ｙ駆動部７０４は、リセット期間にＹ電極に立ち下がりパルスを印加し、アドレス期間に走査パルスを印加し、維持期間に維持パルスを印加する。ここで、走査パルスのローレベルの電位は、立ち下がりパルスの最低レベルの電位より低く印加すること（その差を図８に示すように、「ΔＶ１」と称する）をその特徴とする。これは、アドレス期間で発生するアドレス放電時にＹ電極とＡ電極との電位差をリセット期間よりさらに大きくして放電効率を向上させるためであり、また、アドレス放電後にＹ電極の周りに相当量の壁電荷をためて、維持期間で発生する維持放電をさらに効率的に行わせるためである。一方、Ｙ駆動部７０４は、前記立ち下がりパルスの印加前に立ち上がりパルスを印加でき、立ち上がりパルス及び立ち下がりパルスをランプパルス状に印加してもよい。立ち上がりパルス及び立ち下がりパルスをランプパルス状に印加すれば、リセット期間での放電セル内の壁電荷を線形的に制御でき、したがって、リセット放電が強放電ではなく、弱放電で発生させ得る。
【００５３】
Ａ駆動部７０６は、アドレス期間に前記走査パルスに合わせて表示データ信号を印加する。表示データ信号及び走査パルスによりアドレス期間でアドレス放電が行われる。Ｙ駆動部７０４が、走査パルスのローレベル電位を立ち下がりパルスの最低電位レベルより低くＹ電極に印加することによって、表示データ信号のハイレベル電位を調整できる余地が発生する。具体的には、表示データ信号のハイレベル電位をアドレス放電が円滑に行われるという仮定のもとで低め得る。
【００５４】
図８は、本発明の一実施形態であって、図３のＰＤＰを駆動する駆動信号を示す図面である。
【００５５】
図３ないし図８を参照して説明すれば、各サブフィールドＳＦは、リセット期間ＰＲ、アドレス期間ＰＡ、及び維持期間ＰＳに分けられる。
【００５６】
リセット期間ＰＲは、全体の放電セルを初期化させる期間であって、Ｙ電極には、立ち上がりランプパルス及び立ち下がりランプパルスが印加され、Ａ電極には、ローレベルの電圧、例えば、接地電圧Ｖｇが印加されるが、立ち下がりランプパルスの印加時には、バイアス電圧Ｖｂ１が印加される。立ち上がりランプパルスは、維持放電電圧Ｖｓ１から立ち上がって、立ち上がり最高電圧Ｖｓ１＋Ｖｓｅｔ１に到達し、立ち下がりランプパルスは、維持放電電圧Ｖｓ１から立ち下がって、立ち下がり最低電圧Ｖｎｆ１まで立ち下がる。立ち上がりランプパルスの印加によって、放電セル内のＹ電極の周りに負極性の壁電荷がたまりつつ、Ｙ電極とＡ電極との間にリセット放電が発生する。立ち下がりランプパルスの印加によって、放電セル内のＹ電極の周りにたまった負極性の壁電荷が消去されつつ、Ｙ電極とＡ電極との間にリセット放電が行われる。前記リセット放電によって、放電セル内の壁電荷状態が初期化され、アドレス期間ＰＡのアドレス放電に適した壁電荷状態が組成される。
【００５７】
アドレス期間ＰＡは、ターンオンされる放電セルとターンオフされる放電セルとを区分する期間であって、図面では書き込み放電方式、すなわち、ターンオンされる放電セルでのみアドレス放電を行う方式を図示しているが、これに限定されず、選択消去方式、すなわち、全体の放電セルでアドレス放電が行われ、ターンオフされる放電セルでのみ消去放電を行う方式も可能である。図面に示すように、書き込み放電方式によれば、Ｙ電極にハイレベル電位Ｖｓｃｈ１及びローレベル電位Ｖｓｃｌ１を有する走査パルスを順次に印加し、走査パルスのローレベル電位Ｖｓｃｌ１に合わせて正極性の電位Ｖａ１を有する表示データ信号をＡ電極に印加する。走査パルス及び表示データ信号の印加によって、放電セル内のＹ電極とＡ電極との間にはアドレス放電が行われ、アドレス放電後にＹ電極の周りには正極性の壁電荷が、Ａ電極の周りには負極性の壁電荷がたまる。本発明では、走査パルスのローレベル電位Ｖｓｃｌ１は、立ち下がりランプパルスの立ち下がり最低電圧Ｖｎｆ１より低く印加する。すなわち、走査パルスのローレベル電位Ｖｓｃｌ１は、立ち下がりランプパルスの最低電位Ｖｎｆ１より所定の電位差ΔＶ１ほど低い電位を印加する。これにより、アドレス放電時のＹ電極とＡ電極との電位差がリセット放電時の電位差より大きくなって、アドレス放電が効率的に行われ、アドレス放電の終了後には、放電セル内の各電極の周りに相当量の壁電荷がたまる効果が発生する。また、アドレス放電が円滑に行われるという仮定のもとで、所定の電位差ΔＶ１が大きいほど、表示データ信号の正極性レベルの電位Ｖａ１を低めることができ、スイッチング周波数の高い表示データ信号のスイッチングの損失を減らし得る。
【００５８】
維持期間ＰＳは、ターンオンされるように選択された放電セルで割当てられた階調加重値によって維持放電が行われる期間であって、Ｙ電極にハイレベルＶｓ１及びローレベル（−Ｖｓ１）を交互に有する維持パルスが印加され、Ａ電極には、維持パルスのハイレベルＶｓ１及びローレベル（−Ｖｓ１）の中間電位Ｖｇが印加される。維持パルスのハイレベル電位は、維持放電電圧Ｖｓ１とも言う。維持パルスの個数は、階調加重値に比例して印加される。すなわち、維持放電の回数により割当てられた階調加重値ほど階調が表現される。まず、Ｙ電極に維持パルスのハイレベルの電位Ｖｓ１が印加されれば、放電セル内のＹ電極の周りにたまっていた正極性の壁電荷と、Ａ電極の周りにたまっていた負極性の壁電荷と、Ｙ電極に印加される電位Ｖｓ１及びＡ電極に印加される電位Ｖｇとにより維持放電が行われ、維持放電の終了後、Ａ電極の周りには正極性の壁電荷が、Ｙ電極の周りには負極性の壁電荷がたまる。次いで、Ｙ電極に維持パルスのローレベル電位（−Ｖｓ１）が印加されれば、放電セル内のＹ電極の周りにたまっていた負極性の壁電荷と、Ａ電極の周りにたまっている正極性の壁電荷と、Ｙ電極に印加される電位（−Ｖｓ１）と、Ａ電極に印加される電位Ｖｇとにより維持放電が行われ、維持放電の終了後、Ａ電極の周りには負極性の壁電荷が、Ｙ電極の周りには正極性の壁電荷がたまる。前記のような方式により、階調加重値による維持パルスの個数によって維持放電が行われ続ける。
【００５９】
図９は、本発明のＰＤＰの駆動方法により駆動する発光効率及び永久残像が改善されたＰＤＰの他の例であり、図１０は、Ｘ−Ｘ線による断面図であり、図１１は、図９及び図１２に示す放電セル及び電極構造を示す配置図である。
【００６０】
図９ないし図１１のＰＤＰ３００は、図３ないし図５に示すＰＤＰ２００と類似しているが、その相違点としては、図３ないし図５に示すＰＤＰは、２電極構造を有する一方、図９ないし図１１のＰＤＰは、３電極構造を有するという点である。以下では、その相違点を中心に記述する。
【００６１】
図９ないし図１１を参照して説明すれば、ＰＤＰ３００は、第１基板３１０、第２基板３２０、隔壁３１４、第１電極３１２、第２電極３１３、第３電極３２２、蛍光体層３２５、第１保護膜３１６、及び放電ガスを備える。
【００６２】
第１基板３１０、第２基板３２０、隔壁３１４、蛍光体層３２５、第１保護膜３１６、および放電ガスについての説明は、図３ないし図５に関する説明で代替する。
【００６３】
第１電極３１２、第２電極３１３、及び第３電極３２２は、隔壁３１４内に互いに離隔されて配置される。第１電極３１２、第２電極３１３及び第３電極３２２は、図１１のように、放電セルＣｅを完全に取り囲むように形成され得るが、これに限定されず、放電セルＣｅの一部のみを取り囲むように形成されてもよい。第１電極３１２及び第２電極３１３は、一方向（ｘ方向）に延び、第３電極３２２は、第１電極３１２及び第２電極３１３が延びる方向と交差する方向（ｙ方向）に延びる。一方、図面では、第１基板から第２基板の方向（−ｚ方向）に第２電極３１３、第３電極３２２、第１電極３１２の順に配列されているが、これに限定されず、設計仕様によって多様に配置できる。
【００６４】
図９ないし図１１に示すＰＤＰ３００は、図３ないし図５に示すＰＤＰの長所と同じ長所を有する。
【００６５】
図１２は、図９のＰＤＰ及びこれを駆動するための駆動装置を示すプラズマディスプレイ装置の概略的なブロック図である。
【００６６】
図１２のプラズマディスプレイ装置１２０１は、図７のプラズマディスプレイ装置７０１と類似しているので、その相違点を中心に説明する。
【００６７】
図９ないし図１３を参照して説明すれば、図１２のプラズマディスプレイ装置１２０１は、映像処理部１２００、論理制御部１２０２、Ｙ駆動部１２０４、Ａ駆動部１２０６、Ｘ駆動部１２０８、及びＰＤＰ３００を備える。
【００６８】
映像処理部１２００は、図７での映像処理部７００と同じ機能を行う。
【００６９】
論理制御部１２０２は、映像処理部１２００からの内部映像信号を入力されてガンマ補正、ＡＰＣ段階などを経て、それぞれＹ駆動制御信号ＳＹ、Ａ駆動制御信号ＳＡ及びＸ駆動制御信号ＳＸを出力する。
【００７０】
Ｙ駆動部１２０４は。論理制御部１２０２からのＹ駆動制御信号ＳＹが入力されて、第１電極（図９の３１２）に駆動信号を印加し、Ｘ駆動部１２０８は、論理制御部１２０２からのＸ駆動制御信号ＳＸが入力されて、第２電極（図９の３１３）に駆動信号を印加し、Ａ駆動部１２０６は、論理制御部１２０２からのＡ駆動制御信号ＳＡが入力されて、第３電極（図９の３２２）に駆動信号を印加する。以下では、第１電極をＹ電極、第２電極をＸ電極、第３電極をＡ電極ともいう。
【００７１】
Ｙ駆動部１２０４は、リセット期間にＹ電極に立ち下がりパルスを印加し、アドレス期間に走査パルスを印加し、維持期間に維持パルスを印加する。ここで、走査パルスのローレベル電位は、立ち下がりパルスの最低レベルの電位より低く印加すること（その差を図１３に示すように、ΔＶ２という）をその特徴とする。これは、アドレス期間で発生するアドレス放電時に、Ｙ電極とＡ電極との電位差をリセット期間よりさらに大きくして放電効率を向上させるためであり、また、アドレス放電後にＹ電極の周りに相当量の壁電荷をためて、維持期間で発生する維持放電をさらに効率的に行うためである。一方、Ｙ駆動部１２０４は、前記立ち下がりパルスの印加前に立ち上がりパルスを印加でき、立ち上がりパルス及び立ち下がりパルスをランプパルス状に印加してもよい。立ち上がりパルス及び立ち下がりパルスをランプパルス状に印加すれば、リセット期間での放電セル内の壁電荷を線形的に制御でき、したがって、リセット放電が強放電ではない弱放電で発生させ得る。
【００７２】
Ｘ駆動部は、リセット期間の立ち下がりパルスの印加時からアドレス期間までバイアス電圧Ｖｂ２を印加し、維持期間に維持パルスを印加する。Ｙ駆動部から出力される維持パルスとＸ駆動部から出力される維持パルスとは互いに交互し、これにより放電セル内で維持放電が行われる。
【００７３】
Ａ駆動部１２０６は、アドレス期間に前記走査パルスに合わせて表示データ信号を印加する。表示データ信号及び走査パルスによりアドレス期間でアドレス放電が行われる。Ｙ駆動部１２０４が、走査パルスのローレベル電位を立ち下がりパルスの最低電位レベルより低くＹ電極に印加することによって、表示データ信号のハイレベル電位を調整できる余地が発生する。具体的には、アドレス放電が円滑に行われるという仮定のもとで、表示データ信号のハイレベル電位を低め得る。
【００７４】
図１３は、本発明の他の実施形態であって、図９のＰＤＰを駆動する駆動信号を示す図面である。
【００７５】
図９の駆動方法は、時分割階調表現方式であって、これは、図６に示す方法による。一方、図１３の駆動信号は、図８の駆動信号と類似しているので、その相違点を中心に説明する。
【００７６】
図９ないし図１３を参照して説明すれば、各サブフィールドＳＦは、リセット期間ＰＲ、アドレス期間ＰＡ、及び維持期間ＰＳに分けられる。
【００７７】
リセット期間ＰＲは、全体の放電セルを初期化させる期間であって、Ｙ電極には立ち上がりランプパルス及び立ち下がりランプパルスが印加され、Ｘ電極にはローレベルの電圧、例えば、接地電圧Ｖｇが印加されるが、立ち下がりランプパルスの印加時からバイアス電圧Ｖｂ２が印加され、Ａ電極にはローレベルの電圧Ｖｇが印加される。立ち上がりランプパルスは、維持放電電圧Ｖｓ２から立ち上がって、立ち上がり最高電圧Ｖｓ２＋Ｖｓｅｔ２に到達し、立ち下がりランプパルスは、維持放電電圧Ｖｓ２から立ち下がって、立ち下がり最低電圧Ｖｎｆ２までに立ち下がる。立ち上がりランプパルスの印加によって、放電セル内のＹ電極の周りに負極性の壁電荷がたまりつつ、Ｙ電極とＡ電極との間及びＹ電極とＸ電極との間にリセット放電が発生する。立ち下がりランプパルスの印加によって、放電セル内のＹ電極の周りにたまった負極性の壁電荷が消去されつつ、Ｙ電極とＡ電極との間及びＹ電極とＸ電極との間にリセット放電が行われる。前記リセット放電によって、放電セル内の壁電荷状態が初期化され、アドレス期間ＰＡのアドレス放電に適した壁電荷状態が組成される。
【００７８】
アドレス期間ＰＡは、ターンオンされる放電セルとターンオフされる放電セルとを区分する期間であり、図面では、書き込み放電方式、すなわち、ターンオンされる放電セルのみでアドレス放電を行う方式を図示しているが、これに限定されず、選択消去方式、すなわち、全体の放電セルでアドレス放電が行われ、ターンオフされる放電セルで消去放電を行う方式も可能である。図面に示すように、書き込み放電方式によれば、Ｙ電極にハイレベル電位Ｖｓｃｈ２及びローレベル電位Ｖｓｃｌ２を有する走査パルスを順次に印加し、走査パルスのローレベル電位Ｖｓｃｌ２に合わせて正極性の電位Ｖａ２を有する表示データ信号をＡ電極に印加し、Ｘ電極には継続的にバイアス電圧Ｖｂ２を印加する。走査パルス及び表示データ信号の印加によって放電セル内のＹ電極とＡ電極との間ではアドレス放電が行われ、アドレス放電後にＹ電極の周りには正極性の壁電荷が、Ａ電極の周りには負極性の壁電荷が、Ｘ電極の周りには負極性の壁電荷がたまる。本発明では、走査パルスのローレベル電位Ｖｓｃｌ２は、立ち下がりランプパルスの立ち下がり最低電圧Ｖｎｆ２より低く印加する。すなわち、走査パルスのローレベル電位Ｖｓｃｌ２は、立ち下がりランプパルスの最低電位Ｖｎｆ２より所定の電位差ΔＶ２ほど低い電位を印加する。これにより、アドレス放電時のＹ電極とＡ電極との電位差がリセット放電時の電位差より大きくなって、アドレス放電が効率的に行われ、アドレス放電の終了後には、放電セル内の各電極の周りに相当量の壁電荷がたまる効果が発生する。また、アドレス放電が円滑に行われるという仮定のもとに、所定の電位差ΔＶ２が大きいほど、表示データ信号の正極性レベルの電位Ｖａ２を低めることができ、スイッチング周波数の高い表示データ信号のスイッチングの損失を減らし得る。
【００７９】
維持期間ＰＳは、ターンオンされるように選択された放電セルで割当てられた階調加重値によって維持放電が行われる期間であって、Ｙ電極及びＸ電極にハイレベルＶｓ２及びローレベルＶｇを有する維持パルスが交互に印加され、Ａ電極には維持パルスのローレベル電位Ｖｇが印加される。維持パルスのハイレベル電位は、維持放電電圧Ｖｓ２とも言う。維持パルスの数は、階調加重値に比例して印加される。すなわち、維持放電の回数により割当てられた階調加重値ほど階調が表現される。まず、Ｙ電極に維持パルスのハイレベルの電位Ｖｓ２が印加されれば、放電セル内のＹ電極の周りにたまっていた正極性の壁電荷と、Ｘ電極の周りにたまっていた負極性の壁電荷と、Ｙ電極に印加される電位Ｖｓ２及びＸ電極に印加される電位Ｖｇとにより維持放電が行われ、維持放電の終了後、Ｘ電極の周りには正極性の壁電荷が、Ｙ電極の周りには負極性の壁電荷がたまる。次いで、Ｘ電極に維持パルスのハイレベルの電位Ｖｓ２が印加されれば、放電セル内のＹ電極の周りにたまっていた負極性の壁電荷と、Ｘ電極の周りにたまっていた正極性の壁電荷と、Ｙ電極に印加される電位Ｖｇと、Ｘ電極に印加される電位Ｖｓ２とにより維持放電が行われ、維持放電の終了後、Ｘ電極の周りには負極性の壁電荷が、Ｙ電極の周りには正極性の壁電荷がたまる。前記のような方式により、階調加重値による維持パルスの個数によって維持放電が行われ続ける。
【００８０】
本発明は、図面に示す実施形態を参考に説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが理解できるであろう。したがって、本発明の真の技術的な保護範囲は、特許庁請求の範囲の技術的思想によって決まらねばならない。
【産業上の利用可能性】
【００８１】
本発明は、ＰＤＰに関連した技術分野に好適に適用され得る。
【図面の簡単な説明】
【００８２】
【図１】従来の技術による３電極面放電方式のＰＤＰの部分分離斜視図である。
【図２】図１のＰＤＰのＩＩ−ＩＩ線による平面図である。
【図３】本発明のＰＤＰの駆動方法により駆動される発光効率及び永久残像が改善されたＰＤＰの一例である。
【図４】図３のＰＤＰのＩＶ−ＩＶ線による断面図である。
【図５】図３及び図４に示す放電セル及び電極構造を示す配置図である。
【図６】図３のＰＤＰを駆動するための駆動方法を簡略に示すタイミング図である。
【図７】図３のＰＤＰ及びそれを駆動するための駆動装置を示すプラズマディスプレイ装置の概略的なブロック図である。
【図８】本発明の一実施形態であって、図３のＰＤＰを駆動する駆動信号を示す図面である。
【図９】本発明のＰＤＰの駆動方法により駆動される発光効率及び永久残像が改善されたＰＤＰの他の例である。
【図１０】図９のＰＤＰのＸ−Ｘ線による断面図である。
【図１１】図９及び図１２に示す放電セル及び電極構造を示す配置図である。
【図１２】図９のＰＤＰ及びそれを駆動するための駆動装置を示すプラズマディスプレイ装置の概略的なブロック図である。
【図１３】本発明の他の実施形態であって、図９のＰＤＰを駆動する駆動信号を示す図面である。
【符号の説明】
【００８３】
ＳＦ    サブフィールド、
ＰＲ    リセット期間、
ＰＡ    アドレス期間、
ＰＳ    維持期間、
Ｖｇ    接地電圧、
Ｖａ１    正極性の電位、
Ｖｂ１    バイアス電圧、
Ｖｓ１    維持放電電圧、
Ｖｓ１＋Ｖｓｅｔ１    立ち上がり最高電圧、
Ｖｓｃｈ１    ハイレベル電位、
Ｖｓｃｌ１    ローレベル電位、
Ｖｎｆ１    最低電位、
ΔＶ１    電位差、
Ｖｓ１    ハイレベル、
−Ｖｓ１    ローレベル。
【図１】
2007047743.tif 000003
【図２】
2007047743.tif 000004
【図３】
2007047743.tif 000005
【図４】
2007047743.tif 000006
【図５】
2007047743.tif 000007
【図６】
2007047743.tif 000008
【図７】
2007047743.tif 000009
【図８】
2007047743.tif 000010
【図９】
2007047743.tif 000011
【図１０】
2007047743.tif 000012
【図１１】
2007047743.tif 000013
【図１２】
2007047743.tif 000014
【図１３】
2007047743.tif 000015