(57)【要約】【課題】  スイッチング制御方式のＡＣ−ＤＣコンバータにおいて、低耐圧の素子で電源制御用半導体集積回路を構成できるようにして、回路の消費電力を低減するとともに、低コスト化並びに装置の小型化を図る。【解決手段】  入力交流電圧を抵抗で分圧した交流信号を波形整形して入力に同期したパルス信号を生成し、該パルス信号の立上りもしくは立下りを検出する回路（２２）と、該検出回路の検出信号をトリガとして一定の速度で変化する波形を生成するランプ波形生成回路（２１）とを設け、該波形生成回路の出力と出力電圧のフィードバック電圧とをコンパレータ（２４）で比較して位相制御されたＰＷＭパルスを生成し、このＰＷＭパルスに基づいてスイッチング素子（ＳＷ１）を駆動するようにした。【選択図】  図２
2007244088.tif 000002
【特許請求の範囲】
【請求項１】
入力交流電圧もしくは脈流電圧を分圧した電圧を受けて入力交流電圧に同期した同期パルスを生成する同期パルス生成回路と、前記同期パルス生成回路により生成された同期パルスの立上りもしくは立下りに同期して所定の傾きを有する波形を生成する波形生成回路と、出力直流電圧を分圧した電圧を受けて所定の電圧との電位差に応じた電圧を出力する誤差増幅回路と、前記誤差増幅回路の出力と前記波形生成回路の出力とを比較して制御パルスを生成し出力するコンパレータとを備えることを特徴とする電源制御回路。
【請求項２】
前記同期パルスの立上りもしくは立下りを検出するエッジ検出回路を備え、前記波形生成回路は前記エッジ検出回路の出力信号を起動信号として所定の傾きを有する波形を生成するように構成されていることを特徴とする請求項１に記載の電源制御回路。
【請求項３】
前記波形生成回路と、前記誤差増幅回路と、前記コンパレータとは１つの半導体チップに半導体集積回路として形成され、前記半導体チップには、前記同期パルス生成回路により生成された前記同期パルスを波形整形して前記エッジ検出回路に供給する波形整形回路が設けられていることを特徴とする請求項２に記載の電源制御回路。
【請求項４】
前記波形生成回路は、容量素子と、該容量素子を急速充電するスイッチ・トランジスタと、前記容量素子を所定の速度で放電する定電流源とからなり、前記スイッチ・トランジスタは前記エッジ検出回路の出力信号によりオン、オフ動作されるように構成されていることを特徴とする請求項３に記載の電源制御回路。
【請求項５】
前記容量素子は前記半導体集積回路の外付け素子として接続されていることを特徴とする請求項４に記載の電源制御回路。
【請求項６】
請求項１〜５のいずれかに記載の電源制御回路と、入力に交流電圧もしくは脈流電圧が印加される入力端子と出力端子との間に接続されたスイッチング素子と、前記出力端子と定電位点との間に接続された平滑容量と、前記入力端子に印加された電圧を分圧する第１抵抗分圧回路と、前記出力端子の電圧を分圧する第２抵抗分圧回路と、を備え、前記第１抵抗分圧回路で分圧された電圧が前記同期パルス生成回路に入力され、前記第２抵抗分圧回路で分圧された電圧が前記誤差増幅回路に入力され、前記電源制御回路により生成された前記制御パルスに基づいて前記スイッチング素子が駆動されるように構成されていることを特徴とする電源装置。
【請求項７】
前記スイッチング素子は、シリコン制御整流器であることを特徴とする請求項６に記載の電源装置。
【請求項８】
前記入力交流電圧を全波整流する整流回路を備え、該整流回路で整流された脈流電圧が前記入力端子に印加されることを特徴とする請求項６または７に記載の電源装置。
【請求項９】
前記出力端子に接続され該出力端子の直流電圧を異なる電位の直流電圧に変換するＤＣ−ＤＣコンバータを備えることを特徴とする請求項６〜８のいずれかに記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電圧を直流電圧に変換するＡＣ−ＤＣコンバータに関し、特にスイッチング制御でＡＣ−ＤＣ変換を行なうＡＣ−ＤＣコンバータを構成する電源制御回路およびそれを用いたＡＣアダプタのような電源装置に利用して有効な技術に関する。
【背景技術】
【０００２】
交流電圧を入力電圧として所望の直流電源電圧を生成する電源装置として、例えばＡＣ１００Ｖのような商用交流電源を降圧して５Ｖのような直流電圧を生成するＡＣアダプタのような電源装置がある。かかる電源装置に用いられるＡＣ−ＤＣコンバータは、入力電圧としてＡＣ１００Ｖのような高い電圧を用いるため、ＡＣ−ＤＣコンバータとしてスイッチング制御方式のコンバータを使用する場合、制御回路を構成する素子には高耐圧素子を用いる必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来、スイッチング制御方式のＡＣ−ＤＣコンバータにおける制御回路は、高耐圧のＩＣまたはディスクリート部品で構成されていた。そのため、制御回路の消費電力が大きく、それによって電源装置の電力効率を低下させるとともに、低コスト化および小型化が困難であるという課題があった。
【０００４】
また、スイッチング電源装置における制御には、ＰＷＭ制御によりスイッチング素子の駆動信号のパルス幅を変化させる駆動方式があるが、従来のＰＷＭ制御による駆動回路は、所定の周波数の三角波等を生成するため回路内部に発振回路が必要であったため、発振回路における消費電力が大きかった。
【０００５】
この発明は上記のような課題に着目してなされたもので、その目的とするところは、スイッチング制御方式のＡＣ−ＤＣコンバータにおいて、低耐圧の素子で電源制御用半導体集積回路を構成できるようにして、回路の消費電力を低減するとともに、低コスト化並びに装置の小型化を図るようにすることにある。
【課題を解決するための手段】
【０００６】
本発明は、上記目的を達成するため、入力交流電圧を抵抗で分圧した交流信号を波形整形して入力に同期したパルス信号を生成し、該パルス信号の立上りもしくは立下りを検出する検出回路と、該検出回路の検出信号をトリガとして一定の速度で変化する波形を生成するランプ波形生成回路とを設け、該波形生成回路の出力と出力電圧のフィードバック電圧とをコンパレータで比較して位相制御されたＰＷＭパルスを生成し、このＰＷＭパルスに基づいて入力端子と出力端子との間に設けられているスイッチング素子を駆動するようにしたものである。
【０００７】
具体的には、入力交流電圧もしくは脈流電圧を分圧した電圧を受けて入力交流電圧に同期した同期パルスを生成する同期パルス生成回路と、前記同期パルス生成回路により生成された同期パルスの立上りもしくは立下りに同期して所定の傾きを有する波形を生成する波形生成回路と、出力直流電圧を分圧した電圧を受けて所定の電圧との電位差に応じた電圧を出力する誤差増幅回路と、前記誤差増幅回路の出力と前記波形生成回路の出力とを比較して制御パルスを生成し出力するコンパレータとにより電源制御回路を構成する。
【０００８】
上記のような構成によれば、制御回路を低耐圧の素子によって構成することができるとともに発振回路が不要となるため、回路の消費電力を低減することができる。また、電源制御回路を半導体集積回路として形成した場合にチップサイズを小さくし、低コスト化並びに装置の小型化を図ることができるようになる。
【０００９】
ここで、望ましくは、前記同期パルスの立上りもしくは立下りを検出するエッジ検出回路を備え、前記波形生成回路は前記エッジ検出回路の出力信号を起動信号として所定の傾きを有するランプ波形を生成するように構成する。これにより、波形生成回路によるランプ波形の生成を確実かつ正確に開始することができる。
【００１０】
また、前記波形生成回路と、前記誤差増幅回路と、前記コンパレータとは１つの半導体チップに半導体集積回路として形成し、前記半導体チップには、前記同期パルス生成回路により生成された前記同期パルスを波形整形して前記エッジ検出回路に供給する波形整形回路を設けるようにする。これにより、同期パルスの立上りもしくは立下りを確実に検出することが可能となる。
【００１１】
さらに、前記波形生成回路は、容量素子と、該容量素子を急速充電するスイッチ・トランジスタと、前記容量素子を所定の速度で放電する定電流源とから構成する。また、前記容量素子は前記半導体集積回路の外付け素子として接続する。これにより、比較的簡単な回路でランプ波形を生成する回路を実現することができるとともに、チップサイズの低減を図ることができる。
【００１２】
本出願の他の発明は、上記のように構成された電源制御回路と、入力交流電圧もしくは脈流電圧が印加される入力端子と出力端子との間に接続されたスイッチング素子と、前記出力端子と定電位点との間に接続された平滑容量と、前記入力端子に印加された電圧を分圧する第１抵抗分圧回路と、前記出力端子の電圧を分圧する第２抵抗分圧回路とを備え、前記第１抵抗分圧回路で分圧された電圧が前記同期パルス生成回路に入力され、前記第２抵抗分圧回路で分圧された電圧が前記誤差増幅回路に入力され、前記電源制御回路により生成された前記制御パルスに基づいて前記スイッチング素子が駆動されるように構成されている電源装置である。電源制御回路を低耐圧の素子からなる半導体集積回路として構成することにより、位相制御によるＰＷＭ駆動が可能で小型、低コストの電源装置を実現することができる。
【００１３】
ここで、望ましくは、前記スイッチング素子として、シリコン制御整流器を用いる。シリコン制御整流器を用いることにより、その制御パルスの生成においてシリコン制御整流器をオフするタイミングを考慮する必要がなく、電源制御回路を簡略化することができ、ひいてはチップサイズの低減を図ることができる。
【００１４】
さらに、望ましくは、入力交流電圧を全波整流する整流回路を備え、該整流回路で整流された脈流電圧が前記入力端子に印加されるように構成する。これにより、商用交流電源を直接入力電圧とする電源装置を得ることができるようになる。
【００１５】
さらに、出力端子に接続され該出力端子の直流電圧を異なる電位の直流電圧に変換するＤＣ−ＤＣコンバータを設ける。これにより、前段のＡＣ−ＤＣコンバータの出力電圧がリップルを有する不安定な電圧であったとしても、安定な直流電圧を発生する電源装置を得ることができるようになる。
【発明の効果】
【００１６】
以上説明したように、本発明に従うと、スイッチング制御方式のＡＣ−ＤＣコンバータにおいて、低耐圧の素子で電源制御用半導体集積回路回路を構成でき、回路の消費電力を低減するとともに、低コスト化並びに装置の小型化を図ることができるようになるという効果がある。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は本発明を適用したＡＣ−ＤＣコンバータの一実施例を示す。
【００１８】
本実施例のＡＣ−ＤＣコンバータは、ＡＣ１００Ｖのような交流電圧Ｖｉｎが入力される入力端子ＩＮとＡＣ−ＤＣ変換された１０Ｖのような直流電圧Ｖｏｕｔが出力される出力端子ＯＵＴとの間に接続されたスイッチング素子ＳＷ１と、出力端子ＯＵＴと接地点との間に接続された平滑用コンデンサＣ１、入力交流電圧Ｖｉｎを分圧する抵抗Ｒ１，Ｒ２と、分圧された交流電圧を波形整形して入力交流電圧Ｖｉｎに同期した同期パルスＳＰを生成するパルス生成回路１０と、出力直流電圧Ｖｏｕｔを分圧してフィードバック電圧ＶFBを生成する抵抗Ｒ３，Ｒ４と、分圧された直流電圧ＶFBと前記パルス生成回路１０からの同期パルスＳＰとに基づいて上記スイッチング素子ＳＷ１をオン、オフさせる制御信号を生成する制御回路２０などから構成されている。
【００１９】
この実施例では、上記スイッチング素子ＳＷ１として、特に限定されるものではないが、サイリスタ（シリコン制御整流器）が用いられている。このサイリスタは、制御回路２０からの制御信号によって一旦オン状態にされると、入力交流電圧Ｖｉｎが所定の電圧以下になるまで電流が流れ続ける素子である。また、ＡＣ−ＤＣコンバータを構成する制御回路２０は半導体チップ上に半導体集積回路（ＩＣ）として構成され、スイッチング素子ＳＷ１や、平滑用コンデンサＣ１、抵抗Ｒ１〜Ｒ４にはディスクリートの部品や素子が用いられている。パルス生成回路１０は、ＩＣでも良いし、ディスクリートの部品や素子によってプリント基板上に構成された回路であっても良い。
【００２０】
図２には、図１のＡＣ−ＤＣコンバータを構成する制御回路２０の具体的な回路例が示されている。
【００２１】
この実施例の制御回路２０は、外部端子として、５Ｖのような電源電圧ＶＤＤを受ける電源端子Ｐ１、前記パルス生成回路１０で生成された同期パルスＳＰが入力される入力端子Ｐ２、上記抵抗Ｒ３，Ｒ４で出力直流電圧Ｖoutを分圧することにより生成されるフィードバック電圧ＶFBが入力される入力端子Ｐ３、制御回路２０で生成されたＰＷＭ制御パルスＰpwmを出力するための出力端子Ｐ４、外付け容量Ｃ２が接続される端子Ｐ５、接地電位が印加されるグランド端子（図示省略）などを備える。
【００２２】
また、制御回路２０は、内部回路として、上記外部端子Ｐ５に接続された外付け容量Ｃ２と定電流源ＣＳなどで構成され所定の傾きを有する波形を形成するランプ波形生成回路２１と、前記パルス生成回路１０から入力端子Ｐ２へ入力された同期パルスＳＰに基づいて上記ランプ波形生成回路２１の起動信号を生成する起動信号生成回路２２と、上記入力端子Ｐ３へ入力されたフィードバック電圧ＶFBに応じた電圧を出力する誤差増幅回路２３と、該誤差増幅回路２３の出力と上記ランプ波形生成回路２１の出力とを比較してＰＷＭ制御パルスを生成するＰＷＭコンパレータ２４と、該コンパレータ２４の出力を反転、波形整形して端子Ｐ４へ出力するインバータ２５などを備える。
【００２３】
起動信号生成回路２２は、入力端子Ｐ２へ入力された同期パルスＳＰと所定の参照電圧Ｖref3とを比較することによって立上り立下りが急峻になるように波形整形されたパルスを生成するコンパレータＣＭＰ１と、ＮＡＮＤゲートＧ１，Ｇ２、容量Ｃ０，抵抗Ｒ０などからなりコンパレータＣＭＰ１の出力の立上りを検出するエッジ検出回路ＥＤＣと、出力用インバータＧ３などからなる。エッジ検出回路ＥＤＣは一種の微分回路であり、コンパレータＣＭＰ１の出力の立上りに同期したワンショットパルスを出力する。
【００２４】
具体的には、コンパレータＣＭＰ１の出力がＮＡＮＤゲートＧ１の一方の入力とされ、ＮＡＮＤゲートＧ１の出力端子とＮＡＮＤゲートＧ２の第１の入力端子との間に接続された容量Ｃ０とＮＡＮＤゲートＧ２の第１の入力端子と電源電圧端子ＶＤＤとの間に接続された抵抗Ｒ０とからなる微分回路でＮＡＮＤゲートＧ１の出力が微分され、それがＮＡＮＤゲートＧ２に入力される。ＮＡＮＤゲートＧ２は、その第２の入力端子が接地点に接続されており、インバータとして機能する。そして、このＮＡＮＤゲートＧ２の出力が初段のＮＡＮＤゲートＧ１の第２の入力端子にフィードバック入力されている。
【００２５】
ランプ波形生成回路２１は、上記定電流源ＣＳの他に、上記出力用インバータＧ３の出力によって外付け容量Ｃ２を急速充電させるスイッチＭＯＳＦＥＴ  Ｍ１を備える。また、誤差増幅回路２３は、フィードバック電圧ＶFBを分圧する抵抗Ｒ７，Ｒ８と、抵抗Ｒ７，Ｒ８で分圧された電圧と所定の参照電圧Ｖref2との電位差に比例した電圧を出力する差動アンプＡＭＰ１とを備える。
【００２６】
次に、図２の制御回路２０の動作を、図３のタイムチャートを用いて説明する。
【００２７】
パルス生成回路１０は抵抗Ｒ１，Ｒ２で分圧された電圧に基づいて、図３（Ｂ）のような入力交流電圧Ｖｉｎに同期した同期パルスＳＰを生成する。この同期パルスＳＰがコンパレータＣＭＰ１によって参照電圧Ｖref3と比較されることによって図３（Ｃ）のような波形整形された矩形パルスが生成される。この矩形パルスの立下りが容量Ｃ０と抵抗Ｒ０とからなる微分回路で検出されて、図３（Ｅ）のようなひげ状の信号が生成される。
【００２８】
この信号のひげは時間的な幅が非常に狭く、後段のスイッチＭＯＳＦＥＴ  Ｍ２をオンさせて外付け容量Ｃ２を充分に充電する時間が得られないため、このＮＡＮＤゲートＧ２の出力を初段のＮＡＮＤゲートＧ１にフィードバックさせることで所望のパルス幅を有する図３（Ｆ）のようなワンショットパルスＶｄを生成するようになっている。このワンショットパルスＶｄによってスイッチＭＯＳＦＥＴ  Ｍ１がオンされて、外付け容量Ｃ２が所定のレベルまで急速充電され、その後、定電流源ＣＳの電流Ｉ２によって容量Ｃ２の電荷が放電される。
【００２９】
このとき、定電流源ＣＳの電流Ｉ２と容量Ｃ２が適当な値に設定されることにより、外部端子Ｐ４に接続されたノードＮ１の電位Ｖｎ１が図３（Ｇ）のように所定の傾きで立ち下がるようにされる。この電位Ｖｎ１と誤差増幅回路２３の出力とがＰＷＭコンパレータ２４によって比較されることによって、図３（Ｈ）のようなパルスＶｐが生成されインバータ２５によって反転されてＰＷＭパルスＰpwmとして出力される。そして、このＰＷＭパルスＰpwmによって図１のスイッチング素子ＳＷ１がオンされ、平滑容量Ｃ１が充電される。
【００３０】
この実施例の制御回路では、上記のように入力交流電圧Ｖｉｎに同期した同期パルスＳＰに基づいてＰＷＭパルスＰpwmが生成されるため、誤差増幅回路２３の出力が一定であれば、このＰＷＭパルスＰpwmの立上りエッジが、入力交流電圧Ｖｉｎのゼロクロス点よりも常に所定の位相だけ早くなるように制御される。そして、出力電圧Ｖoutに比例したフィードバック電圧ＶFBが出力電圧に応じて変化すると、ＰＷＭパルスＰpwmのパルス幅が変化されてスイッチング素子ＳＷ１のオン時間が変化されることで出力電圧Ｖoutが一定に制御される。
【００３１】
具体的には、出力電圧Ｖoutが下がると図３（Ｇ）に破線で示されている誤差増幅回路２３の出力Ｖｅが下がるため、図３（Ｈ）のパルスＶｐの立上りタイミングが遅くなって負の部分のパルス幅が広くなり、それによってスイッチング素子ＳＷ１のオン時間が長くされて出力電圧Ｖoutが高くされる。一方、出力電圧Ｖoutが上がると図３（Ｇ）に破線で示されている誤差増幅回路２３の出力Ｖｅが上がるため、図３（Ｈ）のパルスＶｐの立上りタイミングが早くなって負の部分のパルス幅が狭くなり、それによってスイッチング素子ＳＷ１のオン時間が短くされて出力電圧Ｖoutが低くされる。
【００３２】
周知のように、商用交流電源（５０Ｈｚまたは６０Ｈｚ）は比較的周期の精度が低いため、発振回路のような回路で生成された周波数精度の高い発振信号を用いてＰＷＭパルスを生成すると入力交流電圧Ｖｉｎとの位相ずれによってＶｉｎに対してスイッチング素子ＳＷ１がオンされるタイミングがずれて出力電圧Ｖoutが変動する原因となる。本実施例の制御回路によれば、入力交流電圧Ｖｉｎに同期した同期パルスＳＰに基づいてＰＷＭパルスＰpwmが生成されるため、Ｖｉｎに対するスイッチング素子ＳＷ１のオンタイミングを安定化させることができ、入力交流電圧Ｖｉｎとの位相ずれや周期の変動に対して制御回路の動作を安定化させ、出力電圧Ｖoutの変動を小さくすることができる。
【００３３】
なお、スイッチング素子ＳＷ１が本実施例の制御回路２０の電源電圧ＶＤＤの５Ｖでオン、オフできるものである場合には、制御回路の出力によって直接スイッチング素子ＳＷ１を制御することができる。ただし、この実施例のように、スイッチング素子ＳＷ１がサイリスタで構成される場合には、これをオン、オフするのに５Ｖよりも高い電圧が必要であるため、インバータ２５の出力をドライバ回路（図示省略）に入れてこのドライバ回路の出力によってスイッチング素子ＳＷ１を駆動するように構成される。
【００３４】
また、スイッチング素子ＳＷ１にはサイリスタでなく、バイポーラ・トランジスタやＭＯＳＦＥＴを使用することができるが、サイリスタは入力交流電圧Ｖｉｎが所定の電圧以下になると自動的にオフするため、図３（Ｈ）のような立上りタイミングのみ制御されたパルスＶｐ（／Ｐpwm）を用いることができる。一方、スイッチング素子ＳＷ１としてバイポーラ・トランジスタやＭＯＳＦＥＴを使用する場合には、入力交流電圧Ｖｉｎが所定の電位（例えば０Ｖ）になる前にパルスＶｐ（／Ｐpwm）を立ち下げてスイッチング素子をオフするように制御する必要があり、それに応じて図２の制御回路も若干の変更を要する。
【００３５】
図４は本発明を適用したＡＣ−ＤＣコンバータの他の実施例を示す。
【００３６】
この実施例は、図１の実施例のコンバータの入力側に入力交流電圧Ｖｉｎを全波整流する整流回路Ｄ１を設けるとともに、出力側にはスイッチングレギュレータなどからなるＤＣ−ＤＣコンバータ３０を設けたものである。図１のＡＣ−ＤＣコンバータの出力電圧には、ＡＣ電源の変動によるリップルがのるため安定した直流電圧を得るのが困難であるが、後段にＤＣ−ＤＣコンバータ３０を設けることにより、コンバータ１段のみの電源装置に比べて安定した直流電圧を出力することができる。
【００３７】
ここで、後段のＤＣ−ＤＣコンバータ３０としては、トランスを使用した降圧型のスイッチングレギュレータを用いるのが望ましい。１００ＶのようなＡＣ電源から２．５〜９Ｖのような１／１０以下の直流電圧を生成する電源装置として、本実施例のようにコンバータを２段接続し、前段には上記実施例のような非絶縁型のＡＣ−ＤＣコンバータを使用して１０Ｖ近くまで一気に降圧し、後段に絶縁型のスイッチングレギュレータを設けてさらに降圧するように構成することで、非常に電力効率の良い電源装置を実現することができる。
【００３８】
本実施例においては、パルス生成回路１０に入力される電圧は、図１と異なり脈流電圧となるが、脈流１つおきに図３（Ｂ）のようなパルスを生成して出力するようにパルス生成回路１０を構成することにより、図２に示されている制御回路（ＩＣ）２０をそのまま使用することができる。また、図１のコンバータにおいてパルス生成回路１０から制御回路２０へ入力される同期パルスＳＰの２倍の周波数の同期パルスを、パルス生成回路１０によって生成して制御回路２０へ入力させるようにしてもよい。そのようにしても、制御回路（ＩＣ）２０として図２に示されているものと同様な構成の回路を使用することができる。
【００３９】
以上本発明者によってなされた発明の好ましい実施の形態について説明したが、本発明の要旨を逸脱しない範囲内で種々の変形が当業者にとって可能である。例えば、前記実施例では、パルス生成回路１０を制御回路２０と別個のＩＣとして構成しているが、同一の半導体チップ上に形成することも可能である。また、実施例では、回路を構成するトランジスタとしてＭＯＳＦＥＴを用いているが、バイポーラ・トランジスタであってもよい。
【００４０】
さらに、前記実施例においては、ランプ波形生成回路２１を定電流源ＣＳと外付け容量Ｃ２とスイッチＭＯＳＦＥＴ  Ｍ１とで構成したが、定電流源で外付け容量を充電することで所定の傾きを有する波形を形成する積分回路のような回路を使用しても良い。
【００４１】
また、前記実施例においては、出力電圧Ｖoutを分圧してフィードバック電圧ＶFBを生成する抵抗Ｒ１，Ｒ２の他に、制御回路２０のチップ内部にＶFBをさらに分圧して誤差アンプ２３に入力する抵抗Ｒ７，Ｒ８を設けているが、抵抗Ｒ７，Ｒ８を省略して外付け抵抗Ｒ１，Ｒ２で分圧された電圧を誤差アンプ２３へ入力させるように構成することも可能である。さらに、コンパレータＣＭＰ１や誤差アンプ２３に入力される参照電圧Ｖref3やＶref2は、チップ内部に基準電圧回路を設けて生成してもよいが、チップ外部から与えるように構成しても良い。
【産業上の利用可能性】
【００４２】
以上の説明では、本発明をＡＣ−ＤＣコンバータに適用した例を説明したが、本発明はそれに限定されるものではなく、ＤＣ−ＤＣコンバータにも利用することができる。
【図面の簡単な説明】
【００４３】
【図１】図１は本発明を適用したＡＣ−ＤＣコンバータの一実施例を示すブロック構成図である。
【図２】図２は実施例のＡＣ−ＤＣコンバータを構成する制御回路の具体的な回路の一例を示すブロック構成図である。
【図３】図３は実施例のＡＣ−ＤＣコンバータや制御回路の各部の信号や電位の変化の様子を示すタイムチャートである。
【図４】図４は本発明を適用したＡＣ−ＤＣコンバータの他の実施例を示すブロック構成図である。
【符号の説明】
【００４４】
１０  パルス生成回路
２０  制御回路
２１  ランプ波形生成回路
２２  起動信号生成回路
２３  誤差増幅回路
２４  ＰＷＭコンパレータ
ＳＷ１  スイッチング素子（サイリスタ，シリコン制御整流器）
Ｃ１  平滑容量
【図１】
2007244088.tif 000003
【図２】
2007244088.tif 000004
【図３】
2007244088.tif 000005
【図４】
2007244088.tif 000006