(57)【要約】【課題】下部バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ系合金膜を薄膜トランジスタの半導体層に対し直接かつ確実に接続することができ、しかも、Ａｌ合金膜に対して低い熱プロセス温度を適用した場合でも、透明画素電極間の低電気抵抗率化を達成し得るソース−ドレイン電極を提供する。【解決手段】薄膜トランジスタの半導体層３３と、ソース−ドレイン電極３４と、透明画素電極５とを有する薄膜トランジスタ基板において、ソース−ドレイン電極３４は、合金成分としてＮｉを０．１〜６原子％含有するＡｌ合金の薄膜からなり、Ａｌ合金の薄膜は薄膜トランジスタの半導体層３３と直接接続している。【選択図】図３
2007081385.tif 000002
【特許請求の範囲】
【請求項１】
合金成分としてＮｉを０．１〜６原子％含有するＡｌ合金の薄膜からなり、
該Ａｌ合金の薄膜は、薄膜トランジスタの半導体層と直接接続していることを特徴とするソース−ドレイン電極。
【請求項２】
前記Ａｌ合金は、合金成分として、更に、Ｔｉ，Ｖ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，およびＷよりなる群から選択される少なくとも一種の元素を０．１〜１．０原子％含有する請求項１に記載のソース−ドレイン電極。
【請求項３】
前記Ａｌ合金は、合金成分として、更に、Ｍｇ，Ｃｒ，Ｍｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ｉｒ，Ｐｔ，Ｌａ，Ｇｄ，Ｔｂ，Ｄｙ，Ｎｄ，Ｙ，Ｃｏ，Ｆｅ，Ｃｅ，およびＰｒよりなる群から選択される少なくとも一種の元素を０．１〜２．０原子％含有する請求項１または２に記載のソース−ドレイン電極。
【請求項４】
前記Ａｌ合金の薄膜と前記薄膜トランジスタの半導体層との界面に、Ｎｉを含有する化合物を含む請求項１〜３のいずれかに記載のソース−ドレイン電極。
【請求項５】
前記Ｎｉを含有する化合物は、前記Ａｌ合金に含まれるＡｌとＮｉとの金属間化合物、前記Ａｌ合金に含まれるＮｉと前記薄膜トランジスタの半導体層に含まれるＳｉとのシリサイドまたはシリコン化合物、および前記Ａｌ合金に含まれるＡｌとＮｉと前記薄膜トランジスタの半導体層に含まれるＳｉとの金属間化合物よりなる群から選択される少なくとも一種の化合物である請求項４に記載のソース−ドレイン電極。
【請求項６】
前記Ａｌ合金の薄膜と前記薄膜トランジスタの半導体層との界面にＮｉ濃化層が存在し、該Ｎｉ濃化層中の平均Ｎｉ濃度は、該Ａｌ合金中の平均Ｎｉ濃度の２倍以上である請求項１〜５のいずれかに記載のソース−ドレイン電極。
【請求項７】
前記Ａｌ合金の薄膜は、８μΩ・ｃｍ以下の電気抵抗率を有している請求項１〜６のいずれかに記載のソース−ドレイン電極。
【請求項８】
前記Ａｌ合金の薄膜は、更に、前記透明画素電極と直接接続している請求項１〜７のいずれかに記載のソース−ドレイン電極。
【請求項９】
前記Ａｌ合金の薄膜と前記透明画素電極との界面にＡｌＯｘ（０＜ｘ≦０．８）を有している請求項８に記載のソース−ドレイン電極。
【請求項１０】
前記Ａｌ合金の薄膜と前記透明画素電極との界面にＮｉ濃化層が存在し、該Ｎｉ濃化層中の平均Ｎｉ濃度は、該Ａｌ合金中の平均Ｎｉ濃度の２倍以上である請求項８または９に記載のソース−ドレイン電極。
【請求項１１】
前記透明画素電極は、酸化インジウム錫（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）から形成されている請求項１〜１０のいずれかに記載のソース−ドレイン電極。
【請求項１２】
請求項１〜１１のいずれかに記載のソース−ドレイン電極を備えた薄膜トランジスタ基板。
【請求項１３】
請求項１２に記載の薄膜トランジスタ基板を備えた表示デバイス。
【請求項１４】
請求項１２に記載の薄膜トランジスタ基板を製造する方法であって、
薄膜トランジスタの半導体層が形成された基板を用意する工程（ａ）と、
前記薄膜トランジスタの半導体層上に前記Ａｌ合金の薄膜を形成する工程（ｂ）と、
前記Ａｌ合金の薄膜上にシリコン窒化膜を堆積する工程（ｃ）と、を含み、
前記工程（ｃ）は、１００℃以上３００℃以下の温度で加熱する工程を含む、薄膜トランジスタ基板の製造方法。
【請求項１５】
前記工程（ｂ）はスパッタリング法を含む、請求項１４に記載の薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ、半導体、光学部品などに使用される薄膜トランジスタ用ソース−ドレイン電極、トランジスタ基板およびその製法、並びに表示デバイスに関し、特に、Ａｌ合金薄膜を構成要素として含む新規なソース−ドレイン電極に関するものである。
【背景技術】
【０００２】
小型の携帯電話から、３０インチを超す大型のテレビに至るまで様々な分野に用いられる液晶表示装置は、画素の駆動方法によって、単純マトリクス型液晶表示装置とアクティブマトリクス型液晶表示装置とに分けられる。このうちスイッチング素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｔｏｒ、以下、ＴＦＴと呼ぶ。）を有するアクティブマトリクス型液晶表示装置は、高精度の画質を実現でき、高速の画像などにも対応できるため、汎用されている。
【０００３】
図１を参照しながら、アクティブマトリクス型液晶表示装置に適用される代表的な液晶パネルの構成および動作原理を説明する。ここでは、活性半導体層として水素アモルファスシリコンを用いたＴＦＴ基板（以下、アモルファスシリコンＴＦＴ基板と呼ぶ場合がある。）の例を代表的に説明するが、これに限定されず、ポリシリコンを用いたＴＦＴ基板であっても良い。
【０００４】
図１に示すように、液晶パネル１００は、ＴＦＴ基板１と、ＴＦＴ基板１に対向して配置された対向基板２と、ＴＦＴ基板１と対向基板２との間に配置され、光変調層として機能する液晶層３とを備えている。ＴＦＴ基板１は、絶縁性のガラス基板１ａ上に配置されたＴＦＴ４、透明画素電極５、走査線や信号線を含む配線部６を有している。透明画素電極５は、酸化インジウム（Ｉｎ２Ｏ３）中に酸化錫（ＳｎＯ）を１０質量％程度含む酸化インジウム錫（ＩＴＯ）膜などから形成されている。ＴＦＴ基板１は、ＴＡＢテープ１２を介して連結されたドライバ回路１３および制御回路１４によって駆動される。
【０００５】
対向基板２は、ＴＦＴ基板１側に、絶縁性のガラス基板１ｂの全面に形成された共通電極７と、透明画素電極５に対向する位置に配置されたカラーフィルタ８と、ＴＦＴ基板１上のＴＦＴ４および配線部６に対向する位置に配置された遮光膜９とを有している。対向基板２は、液晶層３に含まれる液晶分子（不図示）を所定の向きに配向させるための配向膜１１を更に有している。
【０００６】
ＴＦＴ基板１および対向基板２の外側（液晶層３側とは反対側）には、それぞれ、偏光板１０ａ，１０ｂが配置されている。
【０００７】
液晶パネルで１００は、対向電極２と透明画素電極５との間に形成される電界によって液晶層３における液晶分子の配向方向が制御され、液晶層３を通過する光が変調される。これにより、対向基板２を透過する光の透過量が制御されて画像が表示される。
【０００８】
次に、図２を参照しながら、液晶パネルに好適に用いられる従来のアモルファスシリコンＴＦＴ基板の構成および動作原理を詳しく説明する。図２は、図１中、Ａの要部拡大図である。
【０００９】
図２に示すように、ガラス基板（不図示）上には、走査線（ゲート薄膜配線）２５が形成され、走査線２５の一部は、ＴＦＴのオン・オフを制御するゲート電極２６として機能する。ゲート電極２６を覆うようにしてゲート絶縁膜（シリコン窒化膜）２７が形成されている。ゲート絶縁膜２７を介して走査線２５と交差するように信号線（ソース−ドレイン配線）３４が形成され、信号線３４の一部は、ＴＦＴのソース電極２８として機能する。ゲート絶縁膜２７上に、アモルファスシリコンチャネル膜（活性半導体膜）３３、信号線（ソース−ドレイン配線）３４、層間絶縁シリコン窒化膜（保護膜）３０が順次形成されている。このタイプは一般にボトムゲート型とも呼ばれる。
【００１０】
アモルファスシリコンチャネル膜３３は、Ｐ（リン）がドープされていないイントリンシック層（ｉ層、ノンドーピング層とも呼ばれる。）と、Ｐがドープされたドープト層（ｎ層）とから構成されている。ゲート絶縁膜２７上の画素領域には、例えばＩｎ２Ｏ３中にＳｎＯを含むＩＴＯ膜によって形成された透明画素電極５が配置されている。ＴＦＴのドレイン電極２９は、透明画素電極５に直接コンタクトして電気的に接続される。
【００１１】
走査線２５を介してゲート電極２６にゲート電圧が供給されると、ＴＦＴ４はオン状態となり、予め信号線３４に供給された駆動電圧は、ソース電極２８から、ドレイン電極２９を介して透明画素電極５へ供給される。そして、透明画素電極５に所定レベルの駆動電圧が供給されると、図１で説明したように、透明画素電極５と対向電極２との間に電位差が生じる結果、液晶層３に含まれる液晶分子が配向して光変調が行われる。
【００１２】
ＴＦＴ基板１において、透明画素電極５に電気的に接続される信号線（画素電極用信号線）、ソース電極２８−ドレイン電極２９に電気的に接続されるソース−ドレイン配線３４、ゲート電極２６に電気的に接続される走査線２５は、比抵抗が低く、加工が容易であるなどの理由により、いずれも、純ＡｌまたはＡｌ−ＮｄなどのＡｌ合金（以下、これらをまとめてＡｌ系合金と呼ぶ。）の薄膜から形成されており、その上およびその下には、図２に示すように、Ｍｏ、Ｃｒ，Ｔｉ，Ｗ等の高融点金属からなるバリアメタル層５１、５２、５３、５４が形成されている。
【００１３】
まず、透明画素電極５に対し、バリアメタル層５１、５２を介してＡｌ系合金薄膜を接続する理由は、Ａｌ系合金薄膜を透明画素電極と直接接続すると接触抵抗が上昇し、画面の表示品位が低下するからである。すなわち、透明画素電極用配線を構成するＡｌは非常に酸化され易く、液晶パネルの成膜過程で生じる酸素や成膜時に添加する酸素などにより、Ａｌ系合金薄膜と透明画素電極との界面にＡｌ酸化物の絶縁層が生成するためである。また、透明画素電極を構成するＩＴＯは導電性の金属酸化物であるが、上記のようにして生成したＡｌ酸化物層により、電気的なオーミック接続を行うことができない。
【００１４】
ところが、バリアメタル層を形成するためには、ゲート電極やソース電極、更にはドレイン電極の形成に必要な成膜用スパッタ装置に加えて、バリアメタル形成用の成膜チャンバーを余分に装備しなければならない。液晶パネルの大量生産に伴って低コスト化が進むにつれて、バリアメタル層の形成に伴う製造コストの上昇や生産性の低下は軽視できなくなっている。
【００１５】
そこで、バリアメタル層の形成を省略でき、Ａｌ系合金薄膜を透明画素電極に直接接続させることが可能な電極材料や製造方法が提案されている。
【００１６】
例えば、特許文献１には、透明画素電極の材料として、酸化インジウムに酸化亜鉛を１０質量％程度含む酸化インジウム亜鉛（ＩＺＯ）膜を用いた技術が開示されている。しかし、この技術によれば、現在、最も普及しているＩＴＯ膜をＩＺＯ膜に変更しなければならないため、材料コストが上昇する。
【００１７】
特許文献２には、ドレイン電極にプラズマ処理やイオン注入を行い、ドレイン電極の表面を改質する方法が開示されている。しかし、この方法によれば、表面処理のための工程が付加されるため、生産性が低下する。
【００１８】
また、特許文献３には、ゲート電極、ソース電極およびドレイン電極として、純ＡｌまたはＡｌの第１層と、純ＡｌまたはＡｌにＮ，Ｏ，Ｓｉ，Ｃ等の不純物を含む第２層とを用いる方法が開示されている。この方法によれば、ゲート電極、ソース電極、およびドレイン電極を構成する薄膜を同じ成膜チャンバーを用いて連続して形成できるという利点はあるが、上述した不純物を含む第２層を形成する工程が余分に増える。しかも、ソース−ドレイン配線に不純物を導入する過程で、不純物が混入した膜と混入していない膜との熱膨張係数の差に起因して、チャンバーの壁面からソース−ドレイン配線の堆積物がフレークとして剥がれ落ちる現象が頻発する。この現象を防ぐため、成膜工程を頻繁に停止してメンテナンスを行う必要があり、生産性が著しく低下する。
【００１９】
このような事情に鑑み、本願出願人は、バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ系合金膜を透明画素電極に対して直接かつ確実に接続させ得る方法を開示している（特許文献４）。特許文献４では、合金成分として、Ａｕ、Ａｇ、Ｚｎ、Ｃｕ、Ｎｉ、Ｓｒ、Ｇｅ、Ｓｍ、およびＢｉよりなる群から選ばれる少なくとも一種を０．１〜６原子％含むＡｌ系合金を使用しており、これら合金成分の少なくとも一部を当該Ａｌ系合金膜と透明画素電極との界面で析出物または濃化層として存在させることによって上記課題を解決している。
【特許文献１】特開平１１−３３７９７６号公報
【特許文献２】特開平１１−２８３９３４号公報
【特許文献３】特開平１１−２８４１９５号公報
【特許文献４】特開２００４−２１４６０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
このように特許文献４によれば、Ａｌ系合金膜を透明画素電極と直接接続することができる。
【００２１】
一方、Ａｌ系合金からなるソース−ドレイン配線をアモルファスシリコン薄膜と直接接続することができる技術は、未だ、開示されていない。
【００２２】
前述したように、これまでは、ソース−ドレイン配線として、Ａｌ系合金の上および下にバリアメタル層５４、５３が積層された配線が用いられており、代表的には、例えば、厚さ約５０ｎｍのＭｏ層（下部バリアメタル層）、厚さ約１５０ｎｍの純ＡｌやＡｌ−Ｎｄ合金薄膜、および厚さ約５０ｎｍのＭｏ層（上部バリアメタル層）が順次形成された三層構造の積層配線が挙げられる。このように下部バリアメタル層が形成される主な理由は、Ａｌ合金薄膜とアモルファスシリコン薄膜との界面において、シリコンとアルミニウムとの相互拡散を防止するためであり、一方、上部バリアメタル層が形成される主な理由は、Ａｌ合金薄膜の表面にヒロック（コブ状の突起物）が形成されるのを防止するためである。詳細なメカニズムは後述する。
【００２３】
しかし、上部および下部のバリアメタル層を形成するためには、バリアメタル形成用の成膜チャンバーをそれぞれ余分に装備した成膜装置（代表的には、複数の成膜チャンバーがトランスファーチャンバーに接続されたクラスタツール）を用いなければならず、製造コストの上昇や生産性の低下を招く。
【００２４】
また、三層構造の積層配線をウェットエッチング処理法でテーパー加工するためには、バリアメタル用およびＡｌ系合金用のエッチャント（エッチング液）をそれぞれ用意しなければならず、更に、それぞれに適したエッチング用バスが必要になるなど、コストが上昇する。なお、例えば、上部バリアメタル層として純Ｍｏを、下部バリアメタル層としてＭｏ合金を形成するなどして、同じエッチャントを用いて積層配線を加工することも試みられているが、高精度の加工を行うことは困難である。
【００２５】
従って、下部バリアメタル層、更には上部バリアメタル層を省略し得、ソース−ドレイン配線用のＡｌ系合金薄膜をアモルファスシリコン薄膜と直接接続し得るソース−ドレイン電極の提供が切望されている。
【００２６】
更に、最近、表示デバイスを製造する際のプロセス温度は、歩留りの改善および生産性向上の観点から、ますます低温化する傾向にある。例えば、アモルファスシリコンＴＦＴのソース−ドレイン電極材料には、低電気抵抗率と耐熱性とが求められており、その要求スペックは、これまでは、電気抵抗率で８μΩ・ｃｍ程度以下、耐熱温度で３５０℃程度とされていた。この耐熱温度は、ソースおよびドレイン電極に対し製造工程で加わる最高温度によって決まり、この最高温度は、電極上に保護膜として形成する絶縁膜の形成温度とされている。最近では、成膜技術の向上によって低温でも所望の絶縁膜を得ることが可能となり、特にソースおよびドレイン電極上の保護膜では、２００℃程度での成膜も可能になってきている。
【００２７】
そのため、ソース−ドレイン電極材料として、耐熱温度は２００℃レベルで電気抵抗率の十分に低いものが求められている。
【００２８】
上記では、液晶表示装置を代表的に取上げて説明したが、前述した課題は液晶表示装置に限定されず、アモルファスシリコンＴＦＴ基板に共通して見られる。
【００２９】
本発明は上記の様な事情に着目してなされたものであって、その目的は、下部バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ系合金膜をアモルファスシリコンチャネル膜に対し直接かつ確実に接続することができ、しかも、Ａｌ合金膜に対し、例えば、約１００℃以上３００℃以下の低い熱プロセス温度を適用した場合でも、低電気抵抗率化を達成することのできるソース−ドレイン電極を提供することにある。具体的には、約２００℃×２０分といった低温の熱処理を施した場合でも、当該Ａｌ合金膜の電気抵抗率で８Ω・ｃｍ以下を確実に達成することができ、処理温度の低温化に適合し得る様なソース−ドレイン電極を提供することにある。
【００３０】
本発明の他の目的は、下部バリアメタル層だけでなく上部バリアメタル層の省略を可能にすることにより、Ａｌ系合金膜を、アモルファスシリコンチャネル膜に対してだけでなく透明画素電極に対しても直接かつ確実に接続し得る技術を提供することにある。
【課題を解決するための手段】
【００３１】
上記課題を解決することのできた本発明に係るソース−ドレイン電極は、合金成分としてＮｉを０．１〜６原子％含有するＡｌ合金の薄膜からなり、該Ａｌ合金の薄膜は、該薄膜トランジスタの半導体層と直接接続しているところに要旨が存在する。
【００３２】
好ましい実施形態において、前記Ａｌ合金は、合金成分として、更に、Ｔｉ，Ｖ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，およびＷよりなる群から選択される少なくとも一種の元素を０．１〜１．０原子％含有する。
【００３３】
好ましい実施形態において、前記Ａｌ合金は、合金成分として、更に、Ｍｇ，Ｃｒ，Ｍｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ｉｒ，Ｐｔ，Ｌａ，Ｇｄ，Ｔｂ，Ｄｙ，Ｎｄ，Ｙ，Ｃｏ，Ｆｅ，Ｃｅ，およびＰｒよりなる群から選択される少なくとも一種の元素を０．１〜２．０原子％含有する。
【００３４】
好ましい実施形態において、前記Ａｌ合金の薄膜と前記薄膜トランジスタの半導体層との界面に、Ｎｉを含有する化合物を含む。
【００３５】
好ましい実施形態において、前記Ｎｉを含有する化合物は、前記Ａｌ合金に含まれるＡｌとＮｉとの金属間化合物、前記Ａｌ合金に含まれるＮｉと前記薄膜トランジスタの半導体層に含まれるＳｉとのシリサイドまたはシリコン化合物、および前記Ａｌ合金に含まれるＡｌとＮｉと前記薄膜トランジスタの半導体層に含まれるＳｉとの金属間化合物よりなる群から選択される少なくとも一種の化合物である。
【００３６】
好ましい実施形態において、前記Ａｌ合金の薄膜と前記薄膜トランジスタの半導体層との界面にＮｉ濃化層が存在し、該Ｎｉ濃化層中の平均Ｎｉ濃度は、該Ａｌ合金中の平均Ｎｉ濃度の２倍以上である。
【００３７】
好ましい実施形態において、前記Ａｌ合金の薄膜は、８μΩ・ｃｍ以下の電気抵抗率を有している。
【００３８】
好ましい実施形態において、前記Ａｌ合金の薄膜は、更に、前記透明画素電極と直接接続している。
【００３９】
好ましい実施形態において、前記Ａｌ合金の薄膜と前記透明画素電極との界面にＡｌＯｘ（０＜ｘ≦０．８）を有している。
【００４０】
好ましい実施形態において、前記Ａｌ合金の薄膜と前記透明画素電極との界面にＮｉ濃化層が存在し、該Ｎｉ濃化層中の平均Ｎｉ濃度は、該Ａｌ合金中の平均Ｎｉ濃度の２倍以上である。
【００４１】
好ましい実施形態において、前記透明画素電極は、酸化インジウム錫（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）から形成されている。
【００４２】
本発明の薄膜トランジスタ基板は、上記のいずれかのソース−ドレイン電極を備えている。
【００４３】
本発明の表示デバイスは、上記の薄膜トランジスタ基板を備えている。
【００４４】
本発明に係る薄膜トランジスタ基板の製造方法は、上記の薄膜トランジスタ基板を製造する方法であって、薄膜トランジスタの半導体層が形成された基板を用意する工程（ａ）と、前記薄膜トランジスタの半導体層上に前記Ａｌ合金の薄膜を形成する工程（ｂ）と、前記Ａｌ合金の薄膜上にシリコン窒化膜を堆積する工程（ｃ）と、を含み、前記工程（ｃ）は、１００℃以上３００℃以下の温度で加熱する工程を含む。
好ましい実施形態において、前記工程（ｂ）はスパッタリング法を含む。
【発明の効果】
【００４５】
本発明のソース−ドレイン電極は以上の様に構成されているため、Ａｌ系合金薄膜を薄膜トランジスタの半導体層と直接接続することができ、好ましくは、更に、当該Ａｌ系合金薄膜を透明画素電極とを直接接続することができる。そのため、本発明によれば、生産性に優れ、安価で且つ高性能の表示デバイスを提供することができる。
【００４６】
更に、本発明によれば、約２００℃程度といった比較的低い熱処理温度を適用したときでも十分に低い電気抵抗率を確保することができる。ここで言う熱処理温度とは、例えばＴＦＴアレイの製造工程で最も高温となる処理温度を指し、一般的な表示デバイスの製造工程においては、各種膜形成のためのＣＶＤ成膜時の基板の加熱温度や、保護膜を熱硬化させる際の熱処理炉の温度などがこれに該当する。
【発明を実施するための最良の形態】
【００４７】
本発明者は、薄膜トランジスタの半導体層に対し、ソース−ドレイン電極用のＡｌ系合金薄膜を直接かつ確実に接続し得る新規な技術を提供するため、鋭意検討してきた。その結果、ソース−ドレイン電極として、Ｎｉを０．１〜６．０原子％含有するＡｌ系合金（以下、Ａｌ−Ｎｉ合金と呼ぶ場合がある。）を用いれば、上記Ａｌ−Ｎｉ合金と薄膜トランジスタの半導体層との界面におけるＡｌとシリコンとの相互拡散を防止できるため、所期の目的を達成し得ることを見出し、本発明を完成した。本発明によれば、前述した下部バリアメタル層を省略できるだけでなく、更には、上部バリアメタル層をも省略できるため、上記のＡｌ−Ｎｉ合金の薄膜を薄膜トランジスタの半導体層と直接接続できるだけでなく、透明画素電極とも直接接続することができる。
【００４８】
本明細書において、「ソース−ドレイン電極」は、ソース−ドレイン電極自体と、ソース−ドレイン配線の両方を含んでいる。すなわち、本発明のソース−ドレイン電極は、ソース−ドレイン電極とソース−ドレイン配線とが一体に形成されたものであり、ソース−ドレイン配線はソース−ドレイン電極に接している。
【００４９】
本発明の構成を詳しく説明する前に、前述した特許文献４の技術を踏まえて、本発明に到達した経緯を説明する。
【００５０】
本発明者は、液晶表示装置に用いられる配線材料の特性や生産性などを改善すべく、研究を重ねてきた。
【００５１】
はじめに、本発明者は透明画素電極用配線に着目し、透明画素電極と直接接続し得るＡｌ系合金として、合金成分として、ＡｕやＡｇの貴金属などを微量に含む合金薄膜を開発した（前述した特許文献４）。特許文献４に記載のＡｌ系合金を用いれば、当該Ａｌ系合金薄膜と透明画素電極との界面に導電性の析出物が形成され、この析出物を通して大部分のコンタクト電流が流れるようになるため、従来のように、上記界面にＡｌ酸化物の絶縁層が生成するのを防止することができる。
【００５２】
次に、本発明者はソース−ドレイン配線に着目し、ＴＦＴ基板において、従来のようにＭｏなどのバリアメタル層を介在させることなしに、薄膜トランジスタの半導体層と直接接続し得るＡｌ系合金を提供するために、更に研究を重ねてきた。上記目的を達成するためには、前述した特許文献４の場合とは異なり、ソース−ドレイン配線用Ａｌ系合金薄膜と薄膜トランジスタの半導体層との界面において、シリコンとＡｌとの相互拡散（詳細なメカニズムは後記する。）を防止する必要がある。このような観点に基づき、本発明者は多くの実験を検討した結果、Ａｌ中に添加し得る多数の合金元素のうちＮｉが、上述したシリコンとＡｌとの相互拡散を有効に防止し得る作用を有することを見出し、本発明に到達した。
【００５３】
ここで、Ａｌ系合金薄膜と薄膜トランジスタの半導体層との界面（以下、単に界面と呼ぶ場合がある。）における、シリコンとＡｌとの相互拡散を説明する。
【００５４】
従来、薄膜トランジスタの半導体層と接続されるＡｌ系合金薄膜の下にＭｏなどの下部バリアメタル層が形成される理由は、主に、上記界面において、ＴＦＴの成膜過程における熱処理によってシリコンがＡｌ系合金薄膜へ拡散し、当該Ａｌ系合金薄膜の電気抵抗が上昇するためである。すなわち、シリコンがＡｌ系合金薄膜の内部に侵入するとシリコンの析出物が生成され、これが固相成長して絶縁性のシリコンアイランドが形成されるため、ソース−ドレイン電極の電気抵抗が上昇してしまう。
【００５５】
上記界面では、上述したシリコンの拡散と同時に、薄膜トランジスタの半導体層へのＡｌの拡散も起こる。薄膜トランジスタの半導体層へ拡散されたＡｌは、当該半導体層にドープされたＰのキャリアを補償してしまい、上記界面の接触抵抗が上昇してしまう。
【００５６】
薄膜トランジスタの半導体層に拡散されたＡｌは、更に、シリコンの空乏層（電荷がゼロになる領域）内にも拡散して欠陥準位が形成されるため、半導体層を流れる電流の異常が見られる。その結果、特に、ＴＦＴのスイッチングのオフ時に流れるリーク電流（オフ電流）が増加し、スイッチングが不可能となってしまう。また、オフ時の消費電力が大きくなってしまう。
【００５７】
従って、本発明と前述した特許文献４とは、Ａｌ中に添加し得る合金元素に要求される特性が相違している。すなわち、特許文献４では、透明画素電極に直接接続し得る配線材料として、Ａｌ系合金薄膜と透明画素電極との界面におけるＡｌの酸化を防止するという観点から、Ａｌ合金中に添加し得る元素を特定しているのに対し、本発明では、薄膜トランジスタの半導体層と直接接続し得るソース−ドレイン配線材料として、Ａｌ系合金薄膜と半導体層との界面におけるシリコンの拡散を防止するという観点から、Ａｌ合金中に添加し得る元素を特定しており、両者は、配線材料に要求される特性が相違している。
【００５８】
次に、本発明に用いられるＡｌ−Ｎｉ合金を説明する。
【００５９】
上述したように、本発明では、ソース−ドレイン電極として、Ｎｉを０．１〜６原子％含有するＡｌ合金を用いている。これにより、比較的低い熱処理温度で、Ａｌ−Ｎｉ合金と薄膜トランジスタの半導体層との接触界面に、上記界面におけるシリコンやＡｌの拡散を防止するＮｉ含有析出物もしくはＮｉ濃化層を形成させることができ、オフ電流を低減できる（後記する実施例を参照）。
【００６０】
ここで、「Ｎｉ含有析出物」とは、上記Ａｌ−Ｎｉ合金に含まれるＡｌとＮｉとの金属間化合物、上記Ａｌ−Ｎｉ合金に含まれるＮｉと薄膜トランジスタの半導体層に含まれるＳｉとのシリサイドまたはシリコン化合物、および上記Ａｌ−Ｎｉ合金に含まれるＡｌとＮｉと薄膜トランジスタの半導体層に含まれるＳｉとの金属間化合物よりなる群から選択される少なくとも一種の化合物を意味する。
【００６１】
また、「Ｎｉ濃化層」とは、上記Ａｌ−Ｎｉ合金薄膜と薄膜トランジスタの半導体層との界面に存在しており、当該Ｎｉ濃化層中の平均Ｎｉ濃度が、上記Ａｌ−Ｎｉ合金中の平均Ｎｉ濃度の２倍以上（好ましくは２．５倍以上）であるものを意味する。Ｎｉ濃化層の好ましい厚さは０．５ｎｍ以上、より好ましくは１．０ｎｍ以上で、１０ｎｍ以下、より好ましくは５ｎｍ以下である。
【００６２】
後記する実施例に示すように、Ｎｉが０．１原子％未満では、Ａｌ−Ｎｉ合金とアモルファスシリコン薄膜との界面におけるシリコンやＡｌの拡散を有効に防止することができない。ただし、Ｎｉの含有量が６原子％を超えると、Ａｌ−Ｎｉ合金薄膜の電気抵抗が高くなって画素の応答速度が遅くなり、消費電力が増大してディスプレイとしての品位が低下し、実用に供し得なくなる。これらの利害得失を考慮して上記範囲を定めた。Ｎｉの含有量は、０．３原子％以上５原子％以下であることが好ましく、０．５原子％以上であることがより好ましい。
【００６３】
本発明に用いられるＡｌ−Ｎｉ合金は、合金成分として、更に、Ｔｉ，Ｖ，Ｚｒ，Ｎｂ，Ｍｏ，Ｈｆ，Ｔａ，およびＷよりなる群（以下、グループαということがある。）から選択される少なくとも一種の元素を０．１〜１．０原子％含有することが好ましい。このようにグループαに属する元素を含有するＡｌ−Ｎｉ合金（以下、Ａｌ−Ｎｉ−α合金と呼ぶ場合がある。）を用いることにより、前述したシリコンとアルミニウムとの相互拡散防止作用が一層発揮されるだけでなく、Ａｌ系合金薄膜の表面にヒロック（コブ状の突起物）が形成されるのも有効に防止できる。上記グループαに属する元素の含有量が０．１原子％未満の場合、上記作用を有効に発揮することができない。一方、上記グループαに属する元素の含有量が１．０原子％を超えると、上記作用は向上する反面、膜素材に対する電気抵抗率が上昇してしまう。これらの両面を考慮すると、グループαに属する元素の含有量は、０．２原子％以上、０．８原子％以下であることが好ましい。これらの元素は、単独で添加しても良く、２種以上を併用してもよい。２種以上の元素を添加するときは、各元素の合計の含有量が上記範囲を満足すればよい。
【００６４】
あるいは、本発明に用いられるＡｌ−Ｎｉ合金は、合金成分として、更に、Ｍｇ，Ｃｒ，Ｍｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ｉｒ，Ｐｔ，Ｌａ，Ｇｄ，Ｔｂ，Ｄｙ，Ｎｄ，Ｙ，Ｃｏ，Ｆｅ，Ｃｅ，およびＰｒよりなる群（以下、グループβということがある。）から選択される少なくとも一種の元素を０．１〜２．０原子％含有することが好ましい。このようにグループβに属する元素を含有するＡｌ−Ｎｉ合金（以下、Ａｌ−Ｎｉ−β合金と呼ぶ場合がある。）を用いることにより、前述したシリコンとアルミニウムとの相互拡散防止作用が一層発揮されるだけでなく、Ａｌ系合金薄膜の表面にヒロック（コブ状の突起物）が形成されるのも有効に防止できる。上記グループβに属する元素の含有量が０．１原子％未満の場合、上記作用が有効に発揮されない。ただし、上記グループβに属する元素の含有量が２．０原子％を超えると、上記作用は向上する反面、膜素材に対する電気抵抗率が上昇してしまう。これらの両面を考慮すると、グループβに属する元素の含有量は、０．３原子％以上、１．８原子％以下であることが好ましい。これらの元素は、単独で添加しても良く、２種以上を併用してもよい。２種以上の元素を添加するときは、各元素の合計の含有量が上記範囲を満足すればよい。
【００６５】
本発明では、上記Ａｌ−Ｎｉ合金に、これらグループαの元素およびグループβの元素を両方添加したＡｌ−Ｎｉ−α−β合金を用いることもできる。
【００６６】
ここで、ヒロックが形成される理由を説明する。
【００６７】
ヒロックは、ＴＦＴ基板の製造工程において、純ＡｌやＡｌ−Ｎｄ合金薄膜を形成した後、シリコン窒化膜（保護膜）を形成するときに施される加熱処理（一般に、約３００℃から４００℃）によって形成されると考えられている。すなわち、Ａｌ系合金薄膜が形成された基板は、その後、ＣＶＤ法などによってシリコン窒化膜（保護膜）が形成されるが、このとき、Ａｌ系合金薄膜に施される高温の熱によってガラス基板との間に熱膨張の差が生じ、ヒロックが形成されると推察されている。
【００６８】
前述したように、上記グループα，βに属する元素は、いずれも、耐熱性と電気抵抗率の低減効果との観点から選択したものであるが、耐熱性に対するメカニズムは、上記グループαとグループβとの間で、若干相違している。以下、図１２を用いて詳しく説明する。
【００６９】
図１２は、Ａｌ薄膜の温度と応力（ストレス）との関係を模式的に説明する図である。図１２において、「Ａ」は純Ａｌを、「Ｂ」はグループβに属する元素が添加されたＡｌ−β合金を、「Ｃ」はグループαに属する元素が添加されたＡｌ−α合金を、それぞれ、示している。
【００７０】
図１２に示すように、グループβに属する元素が添加されたＡｌ−β合金膜「Ｂ」は、温度の上昇と共に圧縮応力が増大する。温度上昇の初期には粒成長抑制効果を示すものの、比較的低い温度で粒成長が開始し、狭い温度域で急激にストレスが緩和される。このときに、当該合金中に含まれる固溶元素が短時間のうちに金属間化合物として析出し、それに合わせてＡｌの粒成長が進行し電気抵抗率が低下すると考えられる。即ち、相対的に低い加熱温度で十分な電気抵抗率の低減化が達成される。一方、完全にストレスが緩和した状態で更に加熱すると、薄膜内部で発生した圧縮応力で結晶粒が押し出され、ヒロック等が発生し易くなる。当該合金の耐熱温度は、このストレスが緩和される温度付近であると考えられる。
【００７１】
一方、グループαに属する元素が添加されたＡｌ−α合金膜も、Ａｌ−β合金膜と同様に温度の上昇と共に圧縮応力が高まり、上記と同様の温度域でＡｌの粒成長が開始される。しかしながら、図１２に示すように、グループαに属する元素は、固溶状態から拡散し金属間化合物として析出する速度が相対的に遅く、広い温度域で徐々に金属間化合物が析出し、この析出に伴ってストレスが徐々に緩和される。そのため、ストレスが十分に緩和されて固溶元素の殆どが金属間化合物として析出し、同時にＡｌの粒成長が進行して膜母材が十分に電気伝導率が低減されるまでには、かなりの加熱と時間を必要とし、その分、耐熱性は高まる。即ち、グループαに属する元素は、上記グループβに属する元素に較べると、金属間化合物の析出が遅れる分だけ耐熱性を高める効果がより高いと考えられ、よって添加量を相対的に少なく抑えても十分な耐熱性改善効果が得られる。
【００７２】
このようにグループαとグループβに属する元素は、耐熱性のメカニズムが相違するため、添加量（上限）も相違している。
【００７３】
また、コンタクト抵抗率についても、グループαに属する元素は、グループβに属する元素より添加量を少なくしてもコンタクト抵抗率を基準値レベルまで下げることができる。このような作用は、相対的に低い加熱温度で処理した場合でも、同様に見られた。
【００７４】
しかもグループαに属する元素は、グループβに属する元素に比べると、添加量をあまり多くすることはできないが、電極膜にボイド（空孔）が生成し難いという特徴を有している。即ち、グループβに属する元素の如く、加熱時の狭い温度域で一気に金属間化合物が析出する元素を選択した場合、粒成長が進むほど、加熱後に室温まで降温したときに膜内部に強い引張応力が生じてボイド発生の原因になる恐れがある。しかし、グループβに属する元素の如く、昇温と共に金属間化合物が時間をかけて徐々に析出する合金系では、グループβと同じ温度域まで加熱すると析出と粒成長が中断されるので応力の緩和が十分に進まず、その後に室温まで降温したときの当該膜に残る引張応力は小さくなる。引張応力に起因するボイドの発生を防止するという観点に基づけば、グループαに属する元素を選択することが好ましい。
【００７５】
これらのＡｌ−Ｎｉ合金薄膜は、蒸着法やスパッタリング法などによって形成することが好ましく、スパッタリング法によって形成することがより好ましい。
【００７６】
前述したソース−ドレイン配線用のＡｌ−Ｎｉ合金薄膜は、透明画素電極と直接接続していることが好ましく、このようなＴＦＴ基板も本発明の範囲内に包含される。
【００７７】
ここで、Ａｌ−Ｎｉ合金薄膜と透明画素電極との界面にはＡｌＯｘ（０＜ｘ≦０．８）を有していることが好ましい。このような導電性の酸化物を上記界面に形成することによって上記界面のコンタクト抵抗率を約８×１０−５Ω・ｃｍ２以下に低減することができる。
【００７８】
上記ＡｌＯｘの厚さは、１〜１０ｎｍの範囲内であることが好ましく、２〜８ｎｍの範囲内であることがより好ましく、おおむね、５ｎｍ前後であることが最も好ましい。
【００７９】
ちなみに従来法では、純ＡｌやＡｌ−Ｎｄ合金などを透明導電膜と直接コンタクトさせているため、コンタクト抵抗が高くて非オーミック接触となる。その理由は、接触界面に形成される酸化アルミニウム層が、化学量論組成の酸化Ａｌ（Ａｌ2Ｏ3）とほぼ同程度の酸素を含む高抵抗の膜となり、且つ当該酸化アルミニウム層も厚くなるためと思われる。
【００８０】
このような導電性の酸化皮膜（ＡｌＯｘ）は、具体的には、例えば、下記の方法を用いて形成される。まず、基板温度を好ましくは１００〜２００℃の範囲に設定し、アルゴン等の非酸化性ガスを用い、例えば厚さ５〜２０ｎｍ（好ましくは１０ｎｍ程度）の成膜を行う。この間、すなわち、透明画素電極を構成するＩＴＯ膜の成膜初期段階では、Ａｌ−Ｎｉ合金薄膜の表面を極力酸化しないよう、酸素無添加の雰囲気下で成膜する。なお、酸素無添加の雰囲気下で成膜を行うと、スパッタリング法によって形成されるＩＴＯ膜内の酸素含量が少なくなり、当該ＩＴＯ膜そのものの導電率は低下する。しかし、このときに、基板に対して適度の加熱を行なうとＩＴＯの結晶性が高まり、ＩＴＯ膜としての導電率の低下を補うことができる。
【００８１】
次に、上記基板の温度を維持しつつ、雰囲気ガスを、非酸化性ガスから、非酸化性ガスに酸素を混入した酸素含有ガスに変更し、例えば厚さ２０〜２００ｎｍ程度（好ましくは４０ｎｍ前後）の成膜を行う。このとき雰囲気ガスへの酸素の添加量は特に制限されないが、代表的な条件としては、例えばアルゴン１〜５ｍＴｏｒｒ程度（好ましくは３ｍＴｏｒｒ前後）に対し、酸素１０〜５０μＴｏｒｒ（好ましくは２０μＴｏｒｒ前後）に制御することが好ましい。この様な条件を採用すると、形成されるＩＴＯ膜の電気抵抗率は最も低くなり、１×１０-4Ω・ｃｍ２程度以下になることを実験によって確認している。尚、酸素を添加する代わりに、水蒸気を添加することによっても同様の効果が得られる。このようにスパッタリング法によるＩＴＯ膜の形成を、雰囲気ガスの酸素含量を変えて２段階（または多段回）で行うことにより、ＩＴＯ成膜初期のＡｌ合金膜の酸化を抑制しつつ、一方でＩＴＯ膜自体は十分な高導電率を確保することが可能となる。
【００８２】
更に、Ａｌ−Ｎｉ合金薄膜と透明画素電極との界面にはＮｉ濃化層が存在し、Ｎｉ濃化層中の平均Ｎｉ濃度は、当該Ａｌ−Ｎｉ合金中の平均Ｎｉ濃度の２倍以上（より好ましくは２．５倍以上）であることが好ましい。これにより、上記界面のコンタクト抵抗率を更に約８×１０−５Ω・ｃｍ２以下まで低減することができる。Ｎｉ濃化層の厚さは、０．５ｎｍ以上、１０ｎｍ以下であることが好ましく、１．０ｎｍ以上、５ｎｍ以下であることがより好ましい。
【００８３】
上述したＡｌ−Ｎｉ合金薄膜を用いて液晶表示装置を試作したところ、後記する実施例に示すように、Ｍｏなどのバリアメタル層を介在させた従来のＡｌ系合金薄膜を用いた場合と同等レベル以上のＴＦＴ特性を実現できることが確認された。従って、本発明によれば、バリアメタル層の省略によって製造工程を簡略化することができ、製造コストを低減できる。しかも、本発明によれば、約２００℃といった比較的低い熱プロセス温度で十分な低電気抵抗率化を達成できるので、表示デバイス構成素材の種類や処理条件の選択の幅を一段と拡大することが可能となる。
【００８４】
以下、図面を参照しながら、本発明に係るＴＦＴ基板の好ましい実施形態を説明する。以下では、アモルファスシリコンＴＦＴ基板を備えた液晶表示装置を代表的に挙げて説明するが、本発明はこれに限定されず、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。本発明に用いられるＡｌ−Ｎｉ合金薄膜は、例えば、反射型液晶表示デバイス等の反射電極、外部への信号入出力のために使用されるＴＡＢ（タブ）接続電極にも同様に適用できることを実験により確認している。
【００８５】
（実施形態１）
図３を参照しながら、アモルファスシリコンＴＦＴ基板の実施形態を詳細に説明する。
【００８６】
図３は、本発明に係るＴＦＴ基板の好ましい実施形態を説明する概略断面説明図である。図３では、従来のＴＦＴ基板を示す前述した図２と同じ参照番号を付している。
【００８７】
図２と図３とを対比すると明らかなように、従来のＴＦＴ基板では、図２に示すように、ソース−ドレイン電極の下にＭｏなどのバリアメタル層（下部バリアメタル層）５３が形成されているのに対し、本発明のＴＦＴ基板では、下部バリアメタル層５３を省略することができる。本実施形態によれば、従来のように下部バリアメタル層を介在させることなく、ソース−ドレイン配線をアモルファスシリコン薄膜と直接接続することができ、これによっても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できる（後記する実施例１から２を参照）。
【００８８】
図３では、ソース−ドレイン配線の上に上部バリアメタル層５４が形成された実施形態を示しているが、後記する実施形態２に示すように、上部バリアメタル層５４を省略することもできる。
【００８９】
更に、図３に示すＴＦＴ基板において、走査線２５およびゲート電極２６の上に、それぞれ、形成されたバリアメタル層５１、５２を省略することもできる。
【００９０】
従って、本発明によれば、配線材料に不可欠であったバリアメタル層をすべて省略することが可能である。
【００９１】
次に、図４を参照しながら、図３に示す本発明に係るＴＦＴ基板の製造方法を説明する。ここでは、ソース−ドレイン電極として、２．０原子％のＮｉを含有するＡｌ−Ｎｉ合金を使用している。図４には、図３と同じ参照符号を付している。
【００９２】
まず、ガラス基板１ａ上に、スパッタリング法を用いて、厚さ２５０ｎｍ程度のＡｌ系合金薄膜（Ａｌ−２．０原子％Ｎｄ）および厚さ５０ｎｍ程度のＭｏ薄膜５２を順次積層する。スパッタリングの成膜温度は、室温とした。この積層薄膜をパターニングすることにより、ゲート電極２６および走査線２５を形成する（図４（ａ））。このとき、後記する図４（ｂ）に示す工程において、ゲート絶縁膜２７のカバレッジ性が良くなるように、上記積層薄膜の周縁を約３０°〜６０°のテーパー状にエッチングしておくのがよい。
【００９３】
次いで、図４（ｂ）に示すように、例えばプラズマＣＶＤ法などの方法を用いて、厚さ約３００ｎｍ程度のシリコン窒化膜（ゲート絶縁膜）２７を形成する。プラズマＣＶＤ法の成膜温度は、約３５０℃とした。続いて、例えばプラズマＣＶＤ法を用いて、シリコン窒化膜（ゲート絶縁膜）２７の上に、厚さ２００ｎｍ程度のノンドーピング水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）５５および厚さ約８０ｎｍのリンをドーピングしたｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ−Ｈ）５６を順次積層する。ｎ＋型水素化アモルファスシリコン膜は、例えば、ＰＨ３ガスを所定分圧添加したプラズマＣＶＤ法を行うことによって形成される。
【００９４】
このようにして形成された水素化アモルファスシリコン膜５５およびｎ＋型水素化アモルファスシリコン膜５６を、図４（ｃ）に示すようにパターニングする。
【００９５】
次に、図４（ｄ）に示すように、スパッタリング法を用いて、厚さ３００ｎｍ程度のＡｌ−２．０原子％Ｎｉ合金膜と厚さ５０ｎｍ程度のＭｏ膜５３とを順次積層する。スパッタリングの成膜温度は、室温とした。本実施例によれば、従来のように、アモルファスシリコン薄膜の下にＭｏの下部バリアメタル層を介在させなくても、下部バリアメタル層を介在させたときとほぼ同程度のオフ電流を実現することができる。なお、本実施例では、Ａｌ−２．０原子％Ｎｉ合金膜の上にＭｏ膜５３を積層しているが、後記する実施例２に示すように、Ｍｏ膜５３を省略することもできる。
【００９６】
このような積層薄膜をパターニングすることにより、信号線と一体のソース電極２８と、ドレイン電極２９とが形成される（図４（ｄ））。更に、ソース電極２８およびドレイン電極２９をマスクとして、ｎ＋型水素化アモルファスシリコン膜５６をドライエッチングして除去する（図４（ｄ））。
【００９７】
そして、図４（ｅ）に示すように、例えばプラズマＣＶＤ装置などを用いて厚さ３００ｎｍ程度のシリコン窒化膜（保護膜）３０を形成する。このときの成膜は、約２００℃で行なった。次に、シリコン窒化膜３０にドライエッチング等を行うことによってコンタクトホール５７を形成する。
【００９８】
次に、例えば酸素プラズマによるアッシング工程を経た後、例えばアミン系等の剥離液を用いてフォトレジスト層（不図示）を剥離する。最後に、図４（ｆ）に示すように厚さ５０ｎｍ程度のＩＴＯ膜（酸化インジウムに１０質量％の酸化スズを添加）を成膜する。次いで、ウェットエッチングによるパターニングを行って透明画素電極５を形成すると、ＴＦＴ基板が完成する。
【００９９】
上記では、透明画素電極５として、ＩＴＯ膜を用いたが、ＩＺＯ膜を用いてもよい。また、活性半導体層として、アモルファスシリコンの代わりにポリシリコンを用いてもよい。
【０１００】
このようにして得られるＴＦＴ基板を使用し、例えば、以下に記載の方法によって、前述した図１に示す液晶表示装置を完成させる。
【０１０１】
まず、上記のようにして作製したＴＦＴ基板１の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。
【０１０２】
一方、対向基板２は、ガラス基板上に、例えばクロムをマトリックス状にパターニングすることによって遮光膜９を形成する。次に、遮光膜９の間隙に、樹脂製の赤、緑、青のカラーフィルタ８を形成する。遮光膜９とカラーフィルタ８上に、ＩＴＯ膜のような透明導電性膜を共通電極７として配置することによって対向電極を形成する。そして、対向電極の最上層に例えばポリイミドを塗布し、乾燥した後、ラビング処理を行って配向膜１１を形成する。
【０１０３】
次いで、ＴＦＴ基板１と対向基板２の配向膜１１が形成されている面とを夫々対向するように配置し、樹脂製などのシール材１６により、液晶の封入口を除いてＴＦＴ基板１と対向基板２２枚とを貼り合わせる。このとき、ＴＦＴ基板１と対向基板２との間には、スペーサー１５を介在させるなどして２枚の基板間のギャップを略一定に保つ。
【０１０４】
このようにして得られる空セルを真空中に置き、封入口を液晶に浸した状態で徐々に大気圧に戻していくことにより、空セルに液晶分子を含む液晶材料を注入して液晶層を形成し、封入口を封止する。最後に、空セルの外側の両面に偏光板１０を貼り付けて液晶パネルを完成させる。
【０１０５】
次に、図１に示したように、液晶表示装置を駆動するドライバ回路１３を液晶パネルに電気的に接続し、液晶パネルの側部あるいは裏面部に配置する。そして、液晶パネルの表示面となる開口を含む保持フレーム２３と、面光源をなすバックライト２２と導光板２０と保持フレーム２３によって液晶パネルを保持し、液晶表示装置を完成させる。
【０１０６】
（実施形態２）
実施形態２のＴＦＴ基板は、図２に示すＴＦＴ基板において、上部バリアメタル層５４および下部バリアメタル層５３の両方が省略されている点で、前述した実施形態１のように下部バリアメタル層５３のみが省略されたＴＦＴ基板と相違している。その他の構成は、同じである。
【０１０７】
本実施形態のＴＦＴ基板は、実施形態１において、ガラス基板１ａ上に、厚さ３００ｎｍ程度のＡｌ系合金薄膜（Ａｌ−２，０原子％Ｎｄ）のみを形成し、Ｍｏを形成しなかったことを除き、前述した実施形態１と同様の方法によって作製することができる。本実施形態によれば、Ａｌ−Ｎｉ合金薄膜は、アモルファスシリコン薄膜と直接接続されており、かつ、透明画素電極とも直接接続されている。このように、本実施形態によれば、透明画素電極に接続される配線上のバリアメタル層も省略できるだけでなく、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できる（後記する実施例３から４を参照）。
【実施例】
【０１０８】
実施例１
実施例１および後記する実施例２では、前述した実施形態１のＴＦＴ基板を用い、下部バリアメタル層を省略しても優れたＴＦＴ特性などが得られることを確認する目的で、種々の実験を行った。これらの実施例では、すべて、ソース−ドレイン電極として、Ａｌ−２．０原子％Ｎｉ合金を用いており、以下では、Ａｌ−Ｎｉ合金薄膜と略記する。
【０１０９】
本実施例および後記する実施例において、Ｎｉ量はＧＤ−ＯＥＳ（グロー放電発光分光分析法）により、Ｎｉ濃化層およびＡｌ酸化皮膜の厚さは断面ＴＥＭ観察により、Ｎｉ濃化層中のＮｉ含有量およびＡｌ酸化皮膜中の酸素含有量は断面ＴＥＭ観察試料をＥＤＸで組成分析することによって、それぞれ調べた。
【０１１０】
（アモルファスシリコン薄膜とＡｌ−Ｎｉ合金薄膜との界面付近の観察）
はじめに、本発明によれば、アモルファスシリコン薄膜とソース−ドレイン電極用Ａｌ−Ｎｉ合金薄膜との界面付近に、導電性に優れたＮｉ濃化層が形成されることを、ＴＦＴの製造工程を追って調べた。
【０１１１】
まず、アモルファスシリコン薄膜上にＡｌ−Ｎｉ合金を室温で成膜した直後における上記界面付近の状況を調べた。図５Ａは、上記界面の断面ＴＥＭ写真であり、図５Ｂは、ＴＥＭ写真と同じ観察位置におけるＨＡＡＤＦ−ＳＴＥＭ（高角度暗視野走査型電子顕微鏡）像である。ＴＥＭ写真によって界面の組成が分かり、ＨＡＡＤＦ−ＳＴＥＭによってＮｉの分布状態が分かる。
【０１１２】
図５Ａに示すように、Ａｌ−Ｎｉ合金薄膜は、柱状の結晶粒界を有していることが分かる。上記界面をＥＤＸ（エネルギー分散型Ｘ線分光法）によって分析した結果、ＳｉとＡｌとの相互拡散は見られなかった。
【０１１３】
図５Ｂにおいて、白く光っている部分（図中、矢印部分）はＮｉである。すなわち、アモルファスシリコン薄膜上にＡｌ−Ｎｉ合金を成膜した直後において、すでに、上記界面のＡｌ−Ｎｉ合金薄膜側にＮｉの濃化が認められた。
【０１１４】
次に、ＴＦＴの製造工程をすべて完了したときにおける、アモルファスシリコン薄膜とＡｌ−Ｎｉ合金薄膜との界面付近の状況を同様に調べた。図６Ａは、上記界面の断面ＴＥＭ写真であり、図６Ｂは、ＴＥＭ写真と同じ観察位置におけるＨＡＡＤＦ−ＳＴＥＭ像を示す写真である。
【０１１５】
前述したとおり、本実施形態のＴＦＴ基板を作製するに当たっては、アモルファスシリコン薄膜上にＡｌ−Ｎｉ合金を成膜した後にも、種々の成膜工程が施されるが、そのうち、熱履歴が最高温度になる工程は、シリコン窒化膜（保護膜）の成膜工程であり、予備加熱も含めて２００℃で２０分間の熱処理を行っている。
【０１１６】
図６Ａに示すように、本実施形態によれば、この様な成膜工程を経た後においても、上記界面において、Ｎｉは、柱状の結晶粒界を維持していることが分かった。更に、アモルファスシリコン薄膜とＡｌ−Ｎｉ合金薄膜との界面は、前述した図５Ａと同様、平坦に保たれており、ＥＤＸによる分析によっても、シリコンとＡｌとの相互拡散は見られなかった。
【０１１７】
また、図６Ｂに示すように、上記界面には、Ｎｉを含む析出物や金属間化合物が形成されていることが分かる。
【０１１８】
更に、ＴＦＴの製造工程をすべて完了したときにおける、アモルファスシリコン薄膜とＡｌ−Ｎｉ合金薄膜との界面付近のＮｉ濃度分布をＧＤ−ＯＥＳ（グロー放電発光分光分析法）を用いて調べた。ＧＤ−ＯＥＳでは、Ａｒグロー放電によるスパッタ現象を利用し、スパッタされた元素の固有発光を測定することによって当該元素の濃度を測定している。ここでは、スパッタ領域を３ｍｍφとし、３ｍｍφでの面空間の平均Ｎｉ濃度を調べた。その結果を図７（ｂ）に示す。
【０１１９】
比較のために、アモルファスシリコン薄膜上にＡｌ−Ｎｉ合金を室温で成膜した直後における上記界面付近のＮｉ濃度分布を上記と同様に調べた。その結果を図７（ａ）に示す。
【０１２０】
図７（ａ）と図７（ｂ）とを対比すると明らかなように、Ａｌ−Ｎｉ合金薄膜を成膜した直後は、上記界面付近のＮｉ濃度は、ほぼ、一定であったのに対し、すべての成膜工程を完了した後には、上記界面近傍にＮｉ濃化層の形成が認められた。この結果は、前述した図６Ｂに示すＨＡＡＤＦ−ＳＴＥＭ像の結果と一致しており、Ｎｉ濃化層は、おそらく、Ａｌ３Ｎｉの金属間化合物の形態で析出していると考えられる。詳細には、このようなＮｉ濃化層は、Ａｌ−Ｎｉ合金薄膜の上記界面側約５０ｎｍ以内の範囲に形成されており、Ｎｉ量の最大値は約４．０原子％であった。
【０１２１】
（ＴＦＴ特性）
次に、本実施形態におけるＴＦＴ基板上のＴＦＴのドレイン電流−ゲート電圧のスイッチング特性を調べた。これによっても、アモルファスシリコン薄膜へのＡｌの拡散を評価することができる。ここでは、ＴＦＴのスイッチングのオフ時に流れるリーク電流（ゲート電圧に負電圧を印加したときのドレイン電流値、すなわち、オフ電流）の変化量と、ＴＦＴのスイッチングのオン時に流れるしきい値（ゲート電圧値）の変化量とを以下のようにして測定した。
【０１２２】
ゲート長（Ｌ）３μｍ、ゲート幅（Ｗ）３０μｍ、Ｗ／Ｌの比が１０のＴＦＴを用い、ドレイン電流およびゲート電圧を測定した。測定時のドレイン電圧は１０Ｖとした。オフ電流はゲート電圧（−５Ｖ）を印加したときの電流と定義し、しきい値はドレイン電流が１０−８Ａとなるときのゲート電圧と定義した。
【０１２３】
オフ電流の評価は、従来のソース−ドレイン配線（Ａｌ−Ｎｄ合金の上および下に、それぞれ、Ｍｏのバリアメタル層を形成した積層配線）を用いたときのオフ電流（３×１０−１２Ａ）を基準値とし、上記基準値に対して１桁の増加の範囲内（３×１０−１１Ａ）に含まれるものを良好、上記範囲を超えるものを不良とした。
【０１２４】
その結果、上記ＴＦＴのオフ電流は５×１０−１２Ａであり、従来のソース−ドレイン配線（Ａｌ−Ｎｄ合金の上および下に、それぞれ、Ｍｏのバリアメタル層を形成した積層配線）を用いたときのオフ電流（３×１０−１２Ａ）と、ほぼ、同程度であった。また、上記ＴＦＴのしきい値は０．４５Ｖであり、上述した従来の積層配線を用いたときの値（０．４５Ｖ）と同じであった。
【０１２５】
以上の結果より、本実施形態のＴＦＴ基板を用いれば、下部バリアメタル層を省略しても、従来のソース−ドレイン配線を用いて形成されたＴＦＴ基板と同程度のＴＦＴ特性を実現できることが確認された。
【０１２６】
（比較例）
比較のために、前述した実施形態１において、ソース−ドレイン配線として、Ａｌ−２．０原子％Ｎｉ合金の代わりに純Ａｌを用いたこと以外は実施形態１と同様にしてＴＦＴ基板を作製した。次に、前述した実施例１と同様にして、アモルファスシリコン薄膜とソース−ドレイン電極用純Ａｌ薄膜との界面付近をＴＥＭで観察した。
【０１２７】
はじめに、アモルファスシリコン薄膜上に純Ａｌを室温で成膜した直後における上記界面付近の状況を調べた。図８Ａは、上記界面の断面を示すＴＥＭ写真であり、図８Ｂは、倍率を高めたときの界面の断面を示すＴＥＭ写真である。図８Ｂには、ＥＤＸ分析の結果を併記している。
【０１２８】
図８Ａおよび図８Ｂに示すように、純Ａｌ薄膜は、不規則な結晶粒界を有している。上記界面をＥＤＸで分析したところ、当該界面のアモルファスシリコン側１０ｎｍ付近にわたって１０原子％程度のＡｌの存在が確認された。すなわち、本比較例によれば、アモルファスシリコン薄膜上に純Ａｌ合金を成膜した直後において、すでに、上記界面にＡｌの拡散が認められた。
【０１２９】
次に、ＴＦＴの製造工程をすべて完了したときにおける、アモルファスシリコン薄膜と純Ａｌ薄膜との界面付近の状況を同様に調べた。図９Ａは、上記界面の断面を示すＴＥＭ写真であり、図９Ｂは、ＴＥＭ写真と同じ観察位置をＥＤＸで分析したときのマッピング像（ＳｉマップおよびＡｌマップ）である。
【０１３０】
図９Ａに示すように、本比較例によれば、すべての成膜工程を経た後では、Ａｌの拡散は更に進んでおり、上記界面付近で、ＡｌとＳｉとは相互拡散していることが分かる。
【０１３１】
詳細には、図９ＢのＳｉマップおよびＡｌマップから明らかなように、Ａｌは上記界面のアモルファスシリコン側１００ｎｍ付近にわたって拡散しており、Ｓｉは上記界面の純Ａｌ側２５０ｎｍ付近にわたって拡散していることが確認された。
【０１３２】
更に、前述した実施例１と同様にして比較例のＴＦＴ特性を調べた。その結果、上記ＴＦＴのオフ電流は１×１０−８Ａであり、従来の積層配線を用いたときのオフ電流（３×１０−１２Ａ）に比べて著しく上昇した。同様に、上記ＴＦＴのしきい値は２．５Ｖであり、従来の積層配線を用いたときの値（０．４５Ｖ）よりも著しく上昇した。
【０１３３】
以上の結果より、ソース−ドレイン配線として純Ａｌを用いた場合、下部バリアメタル層を省略してＴＦＴを作製すると、ＴＦＴのスイッチング特性は全く機能しないことが分かった。従って、純Ａｌを用いてＴＦＴを作製するときは、バリアメタル層の形成が不可欠であることが確認された。
【０１３４】
（実施例２）
本実施例では、Ａｌ合金に添加されるＮｉ量を表１に示す範囲で変化させた種々のＡｌ−Ｎｉ合金を用い、前述した実施例１と同様にしてＴＦＴ特性（オフ電流およびしきい値の各変化量）を測定した。更に、Ａｌ−２．０原子％Ｎｉに対し、第三成分としてＬａまたはＮｄを表１に示す範囲で添加したＡｌ−２．０原子％Ｎｉ−Ｌａ合金若しくはＡｌ−２．０原子％Ｎｉ−Ｎｄ合金、またはＡｌ−０．１原子％Ｎｉに対し、第三成分としてＬａを表１に示す範囲で添加したＡｌ−０．１原子％Ｎｉ−Ｌａ合金を用い、同様にＴＦＴ特性を調べた。
【０１３５】
比較のため、Ａｌ−Ｎｉ合金の代わりに、純Ａｌ、Ｍｏ、およびＡｌ−１原子％Ｓｉを用いたときのＴＦＴ特性を同様に測定した。
【０１３６】
オフ電流の評価は、従来のソース−ドレイン配線（Ａｌ−Ｎｄ合金の上および下に、それぞれ、Ｍｏのバリアメタル層を形成した積層配線）を用いたときのオフ電流（３×１０−１２Ａ）を基準値とし、上記基準値に対して１桁の増加の範囲内（３×１０−１１Ａ）に含まれるものを良好、上記範囲を超えるものを不良とした。
【０１３７】
また、しきい値の評価は、Ｍｏのしきい値に対して±０．２Ｖの範囲内に含まれるものを良好とし、上記範囲を超えるものを不良とした。
【０１３８】
ＴＦＴ特性は、このようにして評価されるオフ電流およびしきい値を総合的に判断し、いずれの特性も良好なものを「○」、いずれかの特性が不良またはいずれの特性も不良なものを「×」と評価した。
【０１３９】
（耐熱性）
更に、本実施例に使用した純Ａｌおよび各種Ａｌ合金について、以下のようにして耐熱性を評価した。
【０１４０】
まず、ガラス基板上に、スパッタリング法によって厚さ約２００ｎｍの前記純Ａｌ膜またはＡｌ合金膜の試料を作製した。これらの試料に対し、１０μｍ幅のラインアンドスペースパターンを形成した。次に、これらの試料を１×１０−３Ｔｏｒｒ以下の真空下で、２００℃×１時間または３００℃×１時間の加熱処理を、それぞれ行い、薄膜表面の変化を光学顕微鏡（倍率４００倍）で観察した。ヒロックの発生が１×１０９個／ｍ２超見られたものを「×」とし、それ以外を「○」とした。
【０１４１】
これらの結果を表１にまとめて示す。
【０１４２】
【表１】
2007081385.tif 000003
【０１４３】
表１より、Ａｌ合金中にＮｉを０．１原子％以上添加すると、良好なＴＦＴ特性が得られることが分かる。
【０１４４】
また、Ａｌ−２．０原子％Ｎｉに対し、Ｌａを０．１原子％から２．０原子％、またはＮｄを０．１原子％から１．０原子％の範囲内でそれぞれ添加すると、良好なＴＦＴ特性が得られるだけでなく、耐熱性も高められた。同様の傾向は、Ａｌ−０．１原子％Ｎｉに対し、Ｌａを添加した場合にも見られた。
【０１４５】
これに対し、純Ａｌ、Ｍｏ、およびＡｌ−１原子％Ｓｉを用いたときは、いずれも、ＴＦＴ特性および耐熱性が著しく低下した。
【０１４６】
（実施例３）
実施例３および後記する実施例４では、前述した実施形態２のＴＦＴ基板を用い、下部バリアメタル層および上部バリアメタル層の両方を省略しても優れたＴＦＴ特性などが得られることを確認する目的で、以下の実験を行った。
【０１４７】
（ＴＦＴ特性）
まず、上記ＴＦＴを用い、前述した実施例１と同様にしてＴＦＴ特性を調べた。その結果、上記ＴＦＴのオフ電流は４×１０−１２Ａであり、従来のソース−ドレイン配線を用いたときのオフ電流（３×１０−１２Ａ）と、ほぼ、同程度であった。また、上記ＴＦＴのしきい値は０．４５Ｖであり、上述した従来の積層配線を用いたときの値（０．４５Ｖ）と同じであった。
【０１４８】
次に、Ａｌ−２．０原子％Ｎｉ合金薄を透明画素電極に直接接続したときのダイレクト接触抵抗（コンタクト抵抗）を以下の方法によって測定した。
【０１４９】
１）透明画素電極：酸化インジウムに１０質量％の酸化スズを加えた酸化インジウム錫（ＩＴＯ）を使用した。
２）薄膜形成条件：雰囲気ガス＝アルゴン、圧力＝３ｍＴｏｒｒ、厚さ＝２００ｎｍ、
３）加熱条件：２００℃×２０分
４）コンタクト抵抗率の測定法：
図１０に示すケルビンパターン（コンタクトホールサイズ：１０μｍ角）を作製し、４端子測定［ＩＴＯ−Ａｌ合金に電流を流し、別の端子でＩＴＯ（またはＩＺＯ）−Ａｌ合金間の電圧降下を測定する方法］を行った。すなわち、図１０のＩ１―Ｉ２間に電流Ｉを流し、Ｖ1−Ｖ2間の電圧Ｖをモニターすることにより、接触部Ｃのダイレクト接触抵抗率Ｒを［Ｒ＝（Ｖ2−Ｖ1）／Ｉ2］として求めた。コンタクト抵抗率は、Ｃｒ薄膜とＩＴＯ
とのコンタクト抵抗率（２×１０−４Ω・ｃｍ２以下）を基準値とし、上記基準値の範囲内にあるものを良好（○）、上記基準値を超えるものを不良（×）とした。
【０１５０】
その結果、コンタクト抵抗率は８×１０−５Ω・ｃｍ２以下であり、良好なＴＦＴ特性を有することが分かった。
【０１５１】
（ＩＴＯ膜（透明画素電極）とＡｌ−Ｎｉ合金薄膜との界面付近の観察）
次に、ＩＴＯ膜とＡｌ−Ｎｉ合金薄膜との界面を断面ＴＥＭで観察するとともに、ＥＤＸで組成分析を行った。その結果を図１０に示す。
【０１５２】
図１１より、上記界面には、約５ｎｍ程度の酸化Ａｌ（ＡｌＯｘ）の導電層が形成されていることが分かる。更に、ＡｌＯｘの導電層とバルクのＡｌ−Ｎｉ合金薄膜との界面には、厚さ１ｎｍ程度のＮｉ濃化層（Ｎｉ含有量は約８原子％）も形成されていた。これは、Ａｌの酸化が進行するにつれてＡｌは酸化皮膜方向へ拡散し、Ｎｉはバルク方向へ拡散すること、また、コンタクトホールをドライエッチングする際にＮｉの方が残渣として残り易いことが原因と考えられる。これらの影響によってＮｉ濃化層が形成されると、Ａｌ合金バルクからのＡｌイオンの拡散が抑えられ、Ａｌの酸化抑制効果が期待される。
【０１５３】
（実施例４）
本実施例では、Ａｌ合金に添加されるＮｉ量を表２に示す範囲で変化させた種々のＡｌ−Ｎｉ合金を用い、前述した実施例３と同様にしてＴＦＴ特性（オフ電流およびしきい値の各変化量）を測定した。更に、Ａｌ−２．０原子％Ｎｉに対し、第三成分としてＬａまたはＮｄを表２に示す範囲で添加したＡｌ−２．０原子％Ｎｉ−Ｌａ合金若しくはＡｌ−２．０原子％Ｎｉ−Ｎｄ合金、またはＡｌ−０．１原子％Ｎｉに対し、第三成分としてＬａを表２に示す範囲で添加したＡｌ−０．１原子％Ｎｉ−Ｌａ合金を用い、同様にＴＦＴ特性を調べた。
【０１５４】
比較のため、Ａｌ−Ｎｉ合金の代わりに、純Ａｌ、Ｍｏ、およびＡｌ−１原子％Ｓｉを用いたときのＴＦＴ特性を同様に測定した。オフ電流の評価基準は、前述した実施例２と同じである。これらの結果を表２にまとめて示す。
【０１５５】
【表２】
2007081385.tif 000004
【０１５６】
表２より、Ａｌ合金中にＮｉを０．１原子％以上添加すると、良好なＴＦＴ特性が得られることが分かる。
【０１５７】
また、Ａｌ−２．０原子％Ｎｉに対し、Ｌａを０．１原子％から２．０原子％、またはＮｄを０．１原子％から１．０原子％の範囲内でそれぞれ添加すると、いずれも、良好なＴＦＴ特性が得られた。同様の傾向は、Ａｌ−０．１原子％Ｎｉに対し、Ｌａを添加した場合にも見られた。
【０１５８】
これに対し、純Ａｌ、Ｍｏ、およびＡｌ−１原子％Ｓｉを用いたときは、いずれも、ＴＦＴ特性は著しく低下した。
【図面の簡単な説明】
【０１５９】
【図１】図１は、アモルファスシリコンＴＦＴ基板が適用される代表的な液晶パネルの構成を示す概略断面拡大説明図である。
【図２】図２は、従来の代表的なアモルファスシリコンＴＦＴ基板の構成を示す概略断面説明図である。
【図３】図３は、本発明の第１の実施例に係るＴＦＴ基板の構成を示す概略断面説明図である。
【図４】図４は、図３に示すＴＦＴ基板の製造工程を示す工程図である。
【図５Ａ】図５Ａは、本発明の第１の実施形態において、アモルファスシリコン薄膜上にＡｌ−Ｎｉ合金を室温で成膜した直後における、Ａｌ−Ｎｉ合金薄膜とアモルファスシリコン薄膜との界面の断面ＴＥＭ写真である。
【図５Ｂ】図５Ｂは、本発明の第１の実施形態に係るＴＦＴ基板において、Ａｌ−Ｎｉ合金薄膜とアモルファスシリコン薄膜との界面のＨＡＡＤＦ−ＳＴＥＭ像である。
【図６Ａ】図６Ａは、本発明の第１の実施形態に係るＴＦＴ基板において、Ａｌ−Ｎｉ合金薄膜とアモルファスシリコン薄膜との界面の断面ＴＥＭ写真である。
【図６Ｂ】図６Ｂは、本発明の第１の実施形態に係るＴＦＴ基板において、Ａｌ−Ｎｉ合金薄膜とアモルファスシリコン薄膜との界面のＨＡＡＤＦ−ＳＴＥＭ像である。
【図７】図７（ａ）は、本発明の第１の実施形態において、アモルファスシリコン薄膜上にＡｌ−Ｎｉ合金を室温で成膜した直後における、Ａｌ−Ｎｉ合金薄膜とアモルファスシリコン薄膜との界面付近の元素濃度の深さ方向分布を示す図であり、図７（ｂ）は、本発明の第１の実施形態に係るＴＦＴ基板において、Ａｌ−Ｎｉ合金薄膜とアモルファスシリコン薄膜との界面付近の元素濃度の深さ方向分布を示す図である。
【図８Ａ】図８Ａは、本発明の第２の実施形態において、アモルファスシリコン薄膜上にＡｌ−Ｎｉ合金を室温で成膜した直後における、Ａｌ−Ｎｉ合金薄膜とアモルファスシリコン薄膜との界面の断面ＴＥＭ写真である。
【図８Ｂ】図８Ｂは、本発明の第２の実施形態に係るＴＦＴ基板において、Ａｌ−Ｎｉ合金薄膜とアモルファスシリコン薄膜との界面のＨＡＡＤＦ−ＳＴＥＭ像である。
【図９Ａ】図９Ａは、本発明の第２の実施形態に係るＴＦＴ基板において、アモルファスシリコン薄膜と純Ａｌ薄膜との界面の断面ＴＥＭ写真である。
【図９Ｂ】図９Ｂは、図９Ａに示すＴＥＭ写真と同じ観察位置をＥＤＸで分析したときのマッピング像（ＳｉマップおよびＡｌマップ）である。
【図１０】図１０は、Ａｌ合金薄膜と透明画素電極との間のコンタクト抵抗率の測定に用いたケルビンパターンを示す図である。
【図１１】図１１は、実施例４において、透明画素電極とＡｌ−Ｎｉ合金との接触界面を示す断面ＴＥＭ写真である。
【図１２】図１２は、Ａｌ薄膜の温度と応力（ストレス）との関係を模式的に説明する図である。
【符号の説明】
【０１６０】
１  ＴＦＴ基板
２  対向電極
３  液晶層
４  薄膜トランジスタ（ＴＦＴ）
５  透明画素電極
６  配線部
７  共通電極
８  カラーフィルタ
９  遮光膜
１０ａ、１０ｂ  偏光板
１１  配向膜
１２  ＴＡＢテープ
１３  ドライバ回路
１４  制御回路
１５  スペーサー
１６  シール材
１７  保護膜
１８  拡散板
１９  プリズムシート
２０  導光板
２１  反射板
２２  バックライト
２３  保持フレーム
２４  プリント基板
２５  走査線
２６  ゲート電極
２７  ゲート絶縁膜（シリコン窒化膜）
２８  ソース電極
２９  ドレイン電極
３０  保護膜（シリコン窒化膜）
３１  フォトレジスト
３２  コンタクトホール
３３  アモルファスシリコンチャネル膜（活性半導体膜）
３４  信号線（ソース−ドレイン配線）
５１、５２、５３、５４  バリアメタル層
５５  ノンドーピング水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）
５６  ｎ＋型水素化アモルファスシリコン膜（ｎ＋ａ−Ｓｉ−Ｈ）
１００  液晶パネル
【図１】
2007081385.tif 000005
【図２】
2007081385.tif 000006
【図３】
2007081385.tif 000007
【図１０】
2007081385.tif 000008
【図１２】
2007081385.tif 000009
【図４】
2007081385.tif 000010
【図５Ａ】
2007081385.tif 000011
【図５Ｂ】
2007081385.tif 000012
【図６Ａ】
2007081385.tif 000013
【図６Ｂ】
2007081385.tif 000014
【図７】
2007081385.tif 000015
【図８Ａ】
2007081385.tif 000016
【図８Ｂ】
2007081385.tif 000017
【図９Ａ】
2007081385.tif 000018
【図９Ｂ】
2007081385.tif 000019
【図１１】
2007081385.tif 000020