(57)【要約】【課題】制御トランジスタがオープン状態となるときにも、不具合の発生を防止する。【解決手段】自励発振を行うことによって一次コイルＬ１に流れる電流をスイッチングするスイッチングトランジスタ２と、二次側直流出力２１の電圧誤差を示す誤差信号を一次側に帰還するフォトカプラ４と、フォトカプラ４を介して帰還された誤差信号に従ってスイッチングトランジスタ２の制御端子の入力を制御する第１の制御トランジスタＱ１とを備えた構成において、第１の制御トランジスタＱ１に並列に接続された第２の制御トランジスタＱ２を備えている。【選択図】  図１
2007037257.tif 000002
【特許請求の範囲】
【請求項１】
一次コイルと補助コイルと二次コイルとが巻回されたトランスと、
補助コイルの出力がゲートに導かれ、自励発振を行うことによって一次コイルに流れる電流をスイッチングするＦＥＴと、
二次側直流出力の電圧誤差を示す誤差信号を一次側に帰還するフォトカプラと、
ベースにはフォトカプラを介して帰還された誤差信号が導かれ、誤差信号に従ってＦＥＴのゲート電位を制御する第１の制御トランジスタとを備えたＲＣＣ方式スイッチング電源において、
第１の制御トランジスタに並列に接続された第２の制御トランジスタを備え、
第１の制御トランジスタと第２の制御トランジスタとは互いに異なるパッケージに形成されていることを特徴とするＲＣＣ方式スイッチング電源。
【請求項２】
一次コイルと補助コイルと二次コイルとが巻回されたトランスと、
補助コイルの出力が制御端子に導かれ、自励発振を行うことによって一次コイルに流れる電流をスイッチングするスイッチングトランジスタと、
二次側直流出力の電圧誤差を示す誤差信号を一次側に帰還するフォトカプラと、
制御端子にはフォトカプラを介して帰還された誤差信号が導かれ、誤差信号に従ってスイッチングトランジスタの制御端子の入力を制御する第１の制御トランジスタとを備えたＲＣＣ方式スイッチング電源において、
第１の制御トランジスタに並列に接続された第２の制御トランジスタを備えたことを特徴とするＲＣＣ方式スイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次側直流出力の電圧誤差を示す誤差信号に従ってスイッチングトランジスタのスイッチングを制御する第１の制御トランジスタに、第２の制御トランジスタを並列に接続したＲＣＣ方式スイッチング電源に関するものである。
【背景技術】
【０００２】
構成が簡単となることから多くの機器において使用されるＲＣＣ方式スイッチング電源について、図２を参照して説明する。一次コイルＬ１に流れる電流をスイッチングするＦＥＴ２のゲートには、コンデンサＣ２を介して、補助コイルＬ３に発生した出力が帰還される。このため、ＦＥＴ２は自励発振を行うこととなり、一次コイルＬ１に流れる電流がスイッチングされる。また、二次コイルＬ２の出力を整流平滑して得られた二次側直流出力２１の電圧誤差を示す誤差信号が、フォトカプラ４を介して、制御トランジスタＱ１のベースに帰還される。このため、ＦＥＴ２のゲート電圧は、二次側直流出力２１の電圧誤差に対応したレベルに制御される。その結果、ＦＥＴ２は、二次側直流出力２１の電圧が目標電圧となるようにスイッチングを行う。
【０００３】
上記した動作中に、例えば、ダイオードＤ５がオープン破壊されるという不具合が生じたとする。このようなときでも、誤差信号は、ダイオードＤ６を介して、制御トランジスタＱ１のベースに帰還されるので、二次側直流出力２１の電圧は目標電圧に安定化される（ダイオードＤ６がオープンとなる場合は、ダイオードＤ５を介して誤差信号が制御トランジスタＱ１のベースに帰還される）。また、ダイオードＤ２がショート破壊されるという不具合が生じたときでも、ダイオードＤ３の逆流防止作用により、誤差信号が抵抗Ｒ７の側に流れることが防止され、二次側直流出力２１の電圧は目標電圧に安定化される（ダイオードＤ３がショートとなる場合では、ダイオードＤ２が逆流防止を行う）（第１の従来技術とする）。
【０００４】
また、以下に示す技術が提案されている（第２の従来技術とする）。すなわち、この技術では、二次側直流出力の電圧が所定値を超えたときには、電圧誤差を帰還するフォトカプラとは別のフォトカプラを介して、二次側直流出力の電圧が所定値を超えたことを示す信号を一次側に帰還し、制御トランジスタをオフ状態に移行させている。このため、二次側直流出力の電圧を目標電圧に制御するための制御ループに不具合が生じ、二次側直流出力の電圧が異常な上昇を示すときには、制御トランジスタがオフとなるので、スイッチングを行うＦＥＴのゲート電位が高くなり、ＦＥＴはオフすることができない状態となる。その結果、一次コイルに流れる電流が増加を続け、トランスに磁気飽和が生じて、一次コイルが短絡と等価な状態となる。その結果、ＦＥＴに流れる電流が急激に増加し、一次側に設けられた遮断素子であるヒューズが溶断する。従って、制御ループの不具合による二次側直流出力の電圧の異常な上昇による不具合の拡大が防止される（例えば、特許文献１参照）。
【０００５】
また、以下に示す技術が提案されている（第３の従来技術とする）。すなわち、この技術では、ＲＣＣ方式スイッチング電源において、トランスに一次コイルとともに巻回された補助コイルの出力電圧を監視している。そして、スイッチング用ＦＥＴがオフ時の補助コイルの出力電圧が所定電圧を超えるときには、二次側直流出力の電圧が異常上昇しているとして、２つのトランジスタからなるサイリスタ回路をオン状態にし、ＦＥＴのゲート電位を０Ｖ近傍として、ＦＥＴのスイッチング動作を停止させている。従って、二次側直流出力の電圧の異常上昇を示す信号を一次側に帰還するための専用のフォトカプラを用いることなく、二次側直流出力の電圧が異常上昇するときには、スイッチングを停止させることができるようになっている（例えば、特許文献２参照）。
【特許文献１】特開２００４−３２９３６号公報（第００３０〜００３６段落）
【特許文献２】特開２００４−３２９７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、第１の従来技術を用いる場合には、以下に示す問題を生じていた。すなわち、制御トランジスタＱ１がオープン破壊された場合に、どのような不具合が生じるかを調べる試験（制御トランジスタＱ１のコレクタを、その他の回路部の経路から切り離す試験）を行った場合、二次側直流出力２１の電圧誤差がＦＥＴ２のスイッチング動作に反映されなくなり、二次側直流出力２１の電圧が異常上昇する。従って、このときにはツェナーダイオードＺＤ２１がショート破壊され、保護回路６が動作するので、ダイオードＤ１１，Ｄ１２のカソードから保護出力が送出されて、制御トランジスタＱ１をオン状態に移行させる。
【０００７】
しかし、制御トランジスタＱ１のコレクタの経路がオープンとなっているので、制御トランジスタＱ１がオン状態となるときでも、ＦＥＴ２のゲート電圧は高いままとなり、スイッチング動作が継続される。このため、二次コイルＬ２やダイオードＤ２１の過熱といったような、発火の恐れのある不具合が生じる。また、二次側直流出力２１の電圧が異常に上昇したとき、時には、ツェナーダイオードＺＤ２１がオープン破壊される場合があり、このようなときでは、電解コンデンサＣ２１が破壊され、金属箔が飛び散るという危険な事態を招く恐れがある。また、二次側直流出力２１が導かれた負荷回路に異常な電圧が印加されることになって、発火等の恐れが生じる。
【０００８】
第２の従来技術は、二次側直流出力の電圧が異常な上昇を示すときには、制御トランジスタをオフとする技術となっている。すなわち、制御トランジスタＱ１がオープン破壊されたと想定したときの試験時と同等の状態を生じさせる技術となっている。このような場合、一次側に設けられた遮断素子であるヒューズが、即座に溶断すれば不具合の拡大は防止されることになるが、ヒューズの溶断のタイミングはばらつきが多い。従って、ヒューズの溶断が遅れる事態が生じ、このようなときでは、負荷回路に過熱の恐れが生じる。このため、第１の従来技術における問題を解決しようとする観点からは、第２の従来技術は適用することが困難な技術となっている。
【０００９】
第３の従来技術は、スイッチングトランジスタがオフとなるときの補助コイルの出力電圧が所定電圧を超えるときには、２つのトランジスタからなるサイリスタ回路をオン状態に移行させ、スイッチングトランジスタのゲート電位を０Ｖ近傍まで降下させるための回路を必要とする。このため、部品点数の大幅な増加を招く。
【００１０】
本発明は、上記の問題点を解決するため創案されたものであり、その目的は、誤差信号に従ってスイッチング用のＦＥＴのゲート電圧を制御する制御トランジスタを、並列に接続された２つのトランジスタを用いて形成することにより、ＦＥＴをスイッチング素子に用いた構成において、制御トランジスタがオープン状態となるときにも、部品点数の大幅な増加を招くことなく、不具合の発生を防止することのできるＲＣＣ方式スイッチング電源を提供することにある。
【００１１】
また本発明の目的は、誤差信号に従ってスイッチングトランジスタの制御端子の入力を制御する制御トランジスタを、並列に接続された２つのトランジスタを用いて形成することにより、制御トランジスタがオープン状態となるときにも、部品点数の大幅な増加を招くことなく、不具合の発生を防止することのできるＲＣＣ方式スイッチング電源を提供することにある。
【課題を解決するための手段】
【００１２】
上記の課題を解決するため、本発明に係るＲＣＣ方式スイッチング電源は、一次コイルと補助コイルと二次コイルとが巻回されたトランスと、補助コイルの出力がゲートに導かれ、自励発振を行うことによって一次コイルに流れる電流をスイッチングするＦＥＴと、二次側直流出力の電圧誤差を示す誤差信号を一次側に帰還するフォトカプラと、ベースにはフォトカプラを介して帰還された誤差信号が導かれ、誤差信号に従ってＦＥＴのゲート電位を制御する第１の制御トランジスタとを備えたＲＣＣ方式スイッチング電源に適用している。そして、第１の制御トランジスタに並列に接続された第２の制御トランジスタを備え、第１の制御トランジスタと第２の制御トランジスタとは互いに異なるパッケージに形成されている。
【００１３】
すなわち、第１の制御トランジスタと第２の制御トランジスタとは並列に接続されている。従って、一方の制御トランジスタの制御端子が他方の制御トランジスタの制御端子に与える影響を無視すると、第１の制御トランジスタがオープンとなるときでは、第２の制御トランジスタのみが接続された状態と等価となり、第２の制御トランジスタがオープンとなるときでは、第１の制御トランジスタのみが接続された状態と等価となる。従って、ＦＥＴのゲート電位は誤差信号に従って制御される。また、第２の制御トランジスタを追加するのみでよい。
【００１４】
また本発明に係るＲＣＣ方式スイッチング電源は、一次コイルと補助コイルと二次コイルとが巻回されたトランスと、補助コイルの出力が制御端子に導かれ、自励発振を行うことによって一次コイルに流れる電流をスイッチングするスイッチングトランジスタと、二次側直流出力の電圧誤差を示す誤差信号を一次側に帰還するフォトカプラと、制御端子にはフォトカプラを介して帰還された誤差信号が導かれ、誤差信号に従ってスイッチングトランジスタの制御端子の入力を制御する第１の制御トランジスタとを備えたＲＣＣ方式スイッチング電源に適用している。そして、第１の制御トランジスタに並列に接続された第２の制御トランジスタを備えている。
【００１５】
すなわち、第１の制御トランジスタと第２の制御トランジスタとは並列に接続されている。従って、一方の制御トランジスタの制御端子が他方の制御トランジスタの制御端子に与える影響を無視すると、第１の制御トランジスタがオープンとなるときでは、第２の制御トランジスタのみが接続された状態と等価となり、第２の制御トランジスタがオープンとなるときでは、第１の制御トランジスタのみが接続された状態と等価となる。従って、スイッチングトランジスタの制御端子の入力は誤差信号に従って制御される。また、第２の制御トランジスタを追加するのみでよい。
【発明の効果】
【００１６】
本発明によれば、一方の制御トランジスタの制御端子が他方の制御トランジスタの制御端子に与える影響を無視すると、第１の制御トランジスタがオープンとなるときでは、第２の制御トランジスタのみが接続された状態と等価となり、第２の制御トランジスタがオープンとなるときでは、第１の制御トランジスタのみが接続された状態と等価となる。従って、ＦＥＴのゲート電位は誤差信号に従って制御される。また、第２の制御トランジスタを追加するのみでよい。このため、制御トランジスタがオープン状態となるときにも、部品点数の大幅な増加を招くことなく、不具合の発生を防止することができる。
【００１７】
また本発明によれば、一方の制御トランジスタの制御端子が他方の制御トランジスタの制御端子に与える影響を無視すると、第１の制御トランジスタがオープンとなるときでは、第２の制御トランジスタのみが接続された状態と等価となり、第２の制御トランジスタがオープンとなるときでは、第１の制御トランジスタのみが接続された状態と等価となる。従って、スイッチングトランジスタの制御端子の入力は誤差信号に従って制御される。また、第２の制御トランジスタを追加するのみでよい。このため、制御トランジスタがオープン状態となるときにも、部品点数の大幅な増加を招くことなく、不具合の発生を防止することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図を参照して説明する。
【００１９】
図１は、本発明に係るＲＣＣ方式スイッチング電源の一実施形態の電気的接続を示す回路図であり、図２に示す従来技術と同一となる素子には、図２における符号と同一符号を付与している。
【００２０】
図において、トランス３には一次コイルＬ１と二次コイルＬ２と補助コイルＬ３とが巻回されている。そして、ダイオードブリッジ１とコンデンサＣ１とは、商用電源を整流平滑することによって、一次側プラス電源（以下では、プラス電源と称する）Ｐ１を生成する（Ｇ１は一次側接地レベルであり、以下では、接地レベルＧ１と称する）。プラス電源Ｐ１は一次コイルＬ１の一方の端子に接続されており、一次コイルＬ１の他方の端子は、ＦＥＴ（スイッチングトランジスタ）２のドレインに接続されている。そして、ＦＥＴ２のソースは、ソース電流を検出する抵抗Ｒ７を介して、接地レベルＧ１に接続されている。また、ＦＥＴ２のドレインとソースとの間には、一次コイルＬ１の共振周波数を合わせ込むためのコンデンサＣ６が接続されている。
【００２１】
また、一次コイルＬ１の一方の端子には、抵抗Ｒ６の一方の端子とコンデンサＣ４の一方の端子とが接続され、抵抗Ｒ６の他方の端子とコンデンサＣ４の他方の端子とは互いに接続されている。また、抵抗Ｒ６の他方の端子にはダイオードＤ１のカソードが接続され、ダイオードＤ１のアノードは一次コイルＬ１の他方の端子に接続されている。また、ダイオードＤ１には、コンデンサＣ５が並列に接続されている。従って、コンデンサＣ４，Ｃ５、抵抗Ｒ６、ダイオードＤ１からなるブロックは、ＦＥＴ２がオフとなるときに一次コイルＬ１に発生するスパイク電圧を吸収する。
【００２２】
プラス電源Ｐ１は、起動時において、ＦＥＴ２をオン状態とするための電圧をＦＥＴ２のゲート（制御端子）に与える起動抵抗Ｒ１，Ｒ２を介して、抵抗Ｒ３の一方の端子に導かれている。そして、抵抗Ｒ３の他方の端子はＦＥＴ２のゲートに導かれている。また、コンデンサＣ２の一方の端子は、補助コイルＬ３の一方の端子に接続され、コンデンサＣ２の他方の端子は抵抗Ｒ３の一方の端子に接続されている。また、補助コイルＬ３の他方の端子は接地レベルＧ１に接続されている。このため、ＦＥＴ２のゲートには、コンデンサＣ２と抵抗Ｒ３とを介して、補助コイルＬ３に発生した電圧が帰還される。
【００２３】
ＦＥＴ２のゲートと接地レベルＧ１との間には、ＦＥＴ２のゲートのインピーダンスの上昇を抑制する抵抗Ｒ４が接続されている。また、ＦＥＴ２のゲートには、第１および第２の制御トランジスタＱ１，Ｑ２のコレクタが接続され、第１および第２の制御トランジスタＱ１，Ｑ２のエミッタは接地レベルＧ１に接続されている。また、第１および第２の制御トランジスタＱ１，Ｑ２のベースは互いに接続されている。
【００２４】
また、第１および第２の制御トランジスタＱ１，Ｑ２のベースには、ダイオードＤ２のカソードが接続されており、ダイオードＤ２のアノードはダイオードＤ３のカソードに接続され、ダイオードＤ３のアノードは、ＦＥＴ２のソースに接続されている。また、第１および第２の制御トランジスタＱ１，Ｑ２のベースと接地レベルＧ１との間には、不要高周波成分を除去するためのコンデンサＣ３と、ベースインピーダンスの上昇を抑制するための抵抗Ｒ５とが接続されている。
【００２５】
ダイオードＤ４のアノードは補助コイルＬ３の一方の端子に接続されており、ダイオードＤ４のカソードは、電流を制限する抵抗Ｒ９を介して、フォトトランジスタＱ３のコレクタに導かれている。そして、フォトトランジスタＱ３のエミッタは、ダイオードＤ５，Ｄ６のアノードに接続されている。また、ダイオードＤ５，Ｄ６のカソードは、互いに接続されるとともに、抵抗Ｒ８を介して、第１および第２の制御トランジスタＱ１，Ｑ２のベースに導かれている。
【００２６】
二次コイルＬ２の一方の端子にはダイオードＤ２１のアノードが接続されており、ダイオードＤ２１のカソードと二次側接地レベルとの間には、コンデンサＣ２１とツェナーダイオードＺＤ２１とが接続されている。そして、二次コイルＬ２の他方の端子は二次側接地レベルに接続されている。また、ダイオードＤ２１のカソードは、二次側直流出力２１として、外部に設けられた負荷回路（図示を省略）に導かれている。また、二次側直流出力２１は誤差検出回路５に導かれている。誤差検出回路５は、二次側直流出力２１の電圧誤差を検出し、検出結果に対応した電流でもって発光ダイオードＤ２２を駆動する。
【００２７】
保護回路６は、二次側直流出力２１にショートが生じ、フォトトランジスタＱ３がオフ状態に近似した状態となるときには、第１および第２の制御トランジスタＱ１，Ｑ２のベースに電圧を印加することによって、第１および第２の制御トランジスタＱ１，Ｑ２をオン状態にし、ＦＥＴ２のスイッチング動作を停止させる。このため、トランジスタＱ１１、ダイオードＤ１１〜Ｄ１３、抵抗Ｒ１１〜Ｒ１５、および、コンデンサＣ１１，Ｃ１２を備えている。
【００２８】
詳細には、抵抗Ｒ１１の一方の端子はプラス電源Ｐ１に接続されており、抵抗Ｒ１１の他方の端子は、抵抗Ｒ１２の一方の端子とコンデンサＣ１２の一方の端子とに接続されている。そして、抵抗Ｒ１２の他方の端子は、ダイオードＤ１１，Ｄ１２のアノードに接続されている。また、ダイオードＤ１１，Ｄ１２のカソードは第１および第２の制御トランジスタＱ１，Ｑ２のベースに導かれている。また、抵抗Ｒ１２の他方の端子にはトランジスタＱ１１のコレクタが接続され、トランジスタＱ１１のエミッタは接地レベルＧ１に接続されている。また、トランジスタＱ１１のコレクタとエミッタとの間にはコンデンサＣ１１が接続されている。
【００２９】
ダイオードＤ１３のアノードにはフォトトランジスタＱ３のエミッタが接続されており、ダイオードＤ１３のカソードは、抵抗Ｒ１３を介して、トランジスタＱ１１のベースに導かれている。また、ダイオードＤ１３のカソードには、抵抗Ｒ１４，Ｒ１５の一方の端子が接続されている。そして、抵抗Ｒ１４の他方の端子は接地レベルＧ１に接続され、抵抗Ｒ１５の他方の端子はコンデンサＣ１２の他方の端子に接続されている。
【００３０】
以下に補足的な説明を行うと、第１の制御トランジスタＱ１と第２の制御トランジスタＱ２とは、互いに別のパッケージに形成されている。また、トランス３には、その他の二次コイルが巻回されるとともに、対応する整流平滑回路が設けられているが、これらは図示が省略されている。
【００３１】
上記構成からなる実施形態の動作について説明する。なお、以下における説明では、説明を簡明なものとするため、第１の制御トランジスタＱ１のｈｆｅと第２の制御トランジスタＱ２のｈｆｅとは同一であり、且つ、ベース電位が同一であるときには、ベース電流は同一であるとする。
【００３２】
本実施形態は、第１および第２の制御トランジスタＱ１，Ｑ２のうち、一方のトランジスタを除いたときには従来技術と同一となっている。すなわち、フォトトランジスタＱ３のエミッタ電流は、二次側直流出力２１の電圧が上昇するときには増加し、下降するときには減少する。このため、第１および第２の制御トランジスタＱ１，Ｑ２のベース電流の総和は、二次側直流出力２１の電圧が上昇するときには増加し、下降するときには減少する。また、第１および第２の制御トランジスタＱ１，Ｑ２のコレクタ電流の総和は、第１および第２の制御トランジスタＱ１，Ｑ２のベース電流の総和に対応した値となる。
【００３３】
従って、二次側直流出力２１の電圧が上昇するときにはＦＥＴ２のゲート電圧が下降し、二次側直流出力２１の電圧を下降させるようにスイッチング動作が行われる。また、二次側直流出力２１の電圧が下降するときにはＦＥＴ２のゲート電圧が上昇し、二次側直流出力２１の電圧を上昇させるようにスイッチング動作が行われる。その結果、二次側直流出力２１の電圧は目標電圧に安定化される。
【００３４】
いま、第１の制御トランジスタＱ１のコレクタをＦＥＴ２のゲートから切り離すオープン試験を行ったとする。このときでは、第１の制御トランジスタＱ１は、第２の制御トランジスタＱ２のベースから見るときでは、アノードがベースに接続され、カソードが接地レベルＧ１に接続されたダイオードと等価となる。また、第２の制御トランジスタＱ２のベースに流れる電流は、抵抗Ｒ８から送出される電流のうちの半分となる。従って、二次側直流出力２１の電圧を、第１の制御トランジスタＱ１をオープン状態とする以前と同じ電圧とするためには、フォトトランジスタＱ３の出力電流を２倍とする必要がある。
【００３５】
一方、誤差検出回路５の増幅率と抵抗Ｒ８，Ｒ９の値とにより定まるループ制御のゲインを充分とするときでは、フォトトランジスタＱ３に流れる電流がＡとなるときの二次側直流出力２１の電圧と、前記電流が２×Ａとなるときの二次側直流出力２１の電圧との差異は微少となる。従って、第１の制御トランジスタＱ１をオープン状態とするときでも、二次側直流出力２１の電圧は、第１の制御トランジスタＱ１をオープン状態としないときの電圧と等しいと見なせる電圧に安定化される。
【００３６】
上記した動作は、第１の制御トランジスタＱ１を正常状態（オープンとはならない状態）とし、第２の制御トランジスタＱ２をオープン状態とするときにも同様となる。従って、オープン・ショート試験において、第１の制御トランジスタＱ１のみをオープン状態とするとき、および、第２の制御トランジスタＱ２のみをオープン状態とするときの双方において、二次側直流出力２１の電圧の異常上昇を防止できる。このことは、ユーザの元における実使用状態において、第１および第２の制御トランジスタＱ１，Ｑ２の一方がオープン破壊されるという不具合が生じる場合であっても、二次側直流出力２１の電圧が目標電圧に安定化されることを意味している。従って、オープン・ショート試験において、制御トランジスタＱ１，Ｑ２の一方をオープン状態としたときの試験結果を良好とすること（従来技術における課題を解決する）ができるとともに、ユーザの元で使用される場合において、信頼性を高めることができるという効果も併せて得られるようになっている。
【００３７】
以下に補足的な説明を行うと、電源投入時等において、ＦＥＴ２に流れる電流が所定値を超えたときには、抵抗Ｒ７の端子間電圧が上昇し、ダイオードＤ２，Ｄ３を介して、第１および第２の制御トランジスタＱ１，Ｑ２のベースに電流が流れる。このため、ＦＥＴ２に流れる電流の増加が抑制される。
【００３８】
また、保護回路６におけるトランジスタＱ１１は、不具合の発生しない状態では、フォトトランジスタＱ３から出力される電流が、ダイオードＤ１３と抵抗Ｒ１３とを介してベースに供給されるため、オン状態にある。従って、ダイオードＤ１１，Ｄ１２には電流が流れない。この状態において、フォトカプラ４の不具合やダイオードＤ４のオープンが生じる（このときでは、誤差信号が帰還されなくなる）と、フォトトランジスタＱ３から電流が送出されなくなるため、トランジスタＱ１１はオン状態からオフ状態に移行する。
【００３９】
トランジスタＱ１１がオフ状態に移行したときには、抵抗Ｒ１１，Ｒ１２と並列接続されたダイオードＤ１１，Ｄ１２とを介して、プラス電源Ｐ１が第１および第２の制御トランジスタＱ１，Ｑ２のベースに流れる。このため、第１および第２の制御トランジスタＱ１，Ｑ２がオン状態となって、ＦＥＴ２のゲート電位を０Ｖ近傍の電圧とする。このため、スイッチング動作が停止され、このスイッチングの停止状態は、電源がオフとなるまで維持される。
【００４０】
また、既に説明したように、ツェナーダイオードＺＤ２１がショート破壊されるときにも、発光ダイオードＤ２２の駆動電流が０となるので、フォトトランジスタＱ３から送出される電流が０となり、上記と同様の動作が生じる。すなわち、ＦＥＴ２のゲート電位が０Ｖ近傍となり、スイッチング動作が停止される。そして、この状態が電源がオフとなるまで維持される。
【００４１】
なお、コンデンサＣ１２と抵抗Ｒ１５とからなる回路は、電源投入時において、二次側直流出力２１の電圧が目標電圧の近傍となり、フォトトランジスタＱ３から電流が送出されるまでの期間において、トランジスタＱ１１をオン状態に維持する。また、抵抗Ｒ１２とコンデンサＣ１１とは、ノイズ等によって、トランジスタＱ１１が瞬間的にオフとなるときにも、トランジスタＱ１１のコレクタの電位を０Ｖ近傍に維持し、ノイズによる誤動作を防止する。
【００４２】
なお、本発明は上記実施形態に限定されることなく、第１の制御トランジスタＱ１と第２の制御トランジスタＱ２とについては、同じパッケージ内に形成された素子を用いる構成とすることができ、この場合では、少なくとも、第１の制御トランジスタＱ１のコレクタ端子と、第２の制御トランジスタＱ２のコレクタ端子とが異なる端子となっていればよい。すなわち、第１の制御トランジスタＱ１と第２の制御トランジスタＱ２とについては、それぞれを個別にオープン状態とすることができるようになっていればよい。
【図面の簡単な説明】
【００４３】
【図１】本発明に係るＲＣＣ方式スイッチング電源の一実施形態の電気的接続を示す回路図である。
【図２】従来技術の電気的接続を示す回路図である。
【符号の説明】
【００４４】
２  ＦＥＴ（スイッチングトランジスタ）
３  トランス
４  フォトカプラ
６  保護回路
２１  二次側直流出力
Ｌ１  一次コイル
Ｌ２  二次コイル
Ｌ３  補助コイル
Ｑ１  第１の制御トランジスタ
Ｑ２  第２の制御トランジスタ
【図１】
2007037257.tif 000003
【図２】
2007037257.tif 000004