(57)【要約】【課題】薄層多層であっても、焼成に起因する内部電極のショート不良が少なく、信頼性に優れた積層セラミック電子部品の製造方法を提供することを目的とする。【解決手段】セラミックス粉体と、有機結合材成分等を含有するグリーンシートと、ＮｉあるいはＮｉを主成分とする金属よりなる導電体層とを交互に積層した積層セラミックグリーンチップを焼成炉内で焼成する際に、あらかじめ焼成温度に対する積層セラミックグリーンチップの厚み方向寸法を測定し、積層セラミックグリーンチップの厚み寸法が最小になる温度域を決定し、この温度域で焼成する。【選択図】図１
2007234924.tif 000002
【特許請求の範囲】
【請求項１】
少なくともセラミックス粉体と、有機結合材成分とを含有するグリーンシートを準備する工程と、ＮｉあるいはＮｉを主成分とする金属よりなる導電体層と前記グリーンシートとを交互に積層して積層セラミックグリーンチップを作製する積層工程と、前記積層セラミックグリーンチップを焼成炉内で焼成して焼成温度に対する前記積層セラミックグリーンチップの厚み方向寸法を測定し前記積層セラミックグリーンチップの厚み寸法が最小になる温度域を決定する工程と、前記積層セラミックグリーンチップを焼成炉内で焼成する焼成工程とを含み、前記焼成工程は前記積層セラミックグリーンチップの厚み寸法が最小になる前記温度域で焼成することを特徴とする積層セラミック電子部品の製造方法。
【請求項２】
焼成温度に対する積層セラミックグリーンチップの厚み寸法が最小になる温度をｔ℃とした場合に、ｔ±１０℃の温度域で焼成することを特徴とする請求項１に記載の積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば積層セラミックコンデンサ等の積層セラミック電子部品の製造方法に関するものである。
【背景技術】
【０００２】
従来の積層セラミック電子部品の製造方法について積層セラミックコンデンサを例に説明する。
【０００３】
図３は、一般的な積層セラミックコンデンサ３１の一部切欠斜視図であり、誘電体層３２と内部電極３３とが交互に積層されて積層体を構成し、内部電極３３はその端面が積層体の対向する両端面に交互に露出するよう積層されており、積層体の両端面に形成された一対の外部電極３４に交互に接続されている。
【０００４】
このような積層セラミックコンデンサの焼成においては、量産性や焼成に使用される焼成炉の性能などを考慮して決められた速度で所定の焼成温度まで昇温し、その温度で一定時間保って焼成して所望の機能をもたせている。
【０００５】
所定の焼成温度とは、積層セラミックコンデンサに用いられるセラミック（誘電体材料）により異なるが、おおむね１０００℃〜１３５０℃程度の温度である。
【０００６】
またＮｉあるいはＮｉを主成分とする金属を内部電極となる導電体層として持つ場合においては、焼成は雰囲気を制御した状態において行われているが、Ｎｉ金属などの導電体層の焼結は一般的に誘電体層の焼結よりも早く、導電体層の焼結が過度に進行した場合には積層セラミックコンデンサの内部構造欠陥につながりやすいため、誘電体層と導電体層の焼結をコントロールすることが重要である。
【０００７】
このため、例えば特許文献１には積層セラミックコンデンサ焼成時の平衡酸素分圧を適正に設定することによりＮｉ内部電極の酸化による構造欠陥を生じさせることなく、またＮｉ内部電極の玉化を抑制する焼成方法が提案されている。
【特許文献１】特開２００３−２１７９６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、市場の要求により、セラミック電子部品の中でも特に積層セラミックコンデンサにおいては小型化、高性能化にますます拍車がかかる中で、より誘電体層の薄層化及び多層化が進展するにつれ、更に内部電極となる導電体層の焼結を精密にコントロールし、より信頼性の高い積層セラミックコンデンサを作製するための製造方法が必要になっている。
【０００９】
そこで本発明は、内部電極の焼結を最適な状態に止め、薄層多層であっても焼成に起因する内部電極のショート不良が少なく、信頼性に優れた積層セラミック電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この目的を達成するために本発明は、少なくともセラミックス粉体と、有機結合材成分とを含有するグリーンシートを準備する工程と、ＮｉあるいはＮｉを主成分とする金属よりなる導電体層と前記グリーンシートとを交互に積層して積層セラミックグリーンチップを作製する積層工程と、前記積層セラミックグリーンチップを焼成炉内で焼成して焼成温度に対する前記積層セラミックグリーンチップの厚み方向寸法を測定し前記積層セラミックグリーンチップの厚み寸法が最小になる温度域を決定する工程と、前記積層セラミックグリーンチップを焼成炉内で焼成する焼成工程とを含み、前記焼成工程は前記積層セラミックグリーンチップの厚み寸法が最小になる前記温度域で焼成することを特徴とするものであり、内部電極の焼結を最適な状態に止め、過焼結を防ぐことにより、薄層多層であってもショート不良が少なく、信頼性に優れた積層セラミック電子部品を提供することができる。
【００１１】
さらに、本発明は、焼成温度に対する積層セラミックグリーンチップの厚み寸法が最小になる焼成温度をｔ℃とした場合に、ｔ±１０℃の温度域で焼成することを特徴とするものであり、量産性の高い方法で内部電極の焼結を最適な状態に止め、過焼結を防ぐことにより、薄層多層であってもショート不良が少なく、信頼性に優れた積層セラミック電子部品を提供することができる。
【発明の効果】
【００１２】
本発明によると、セラミックス粉体と、有機結合材成分等を含有するグリーンシートと、ＮｉあるいはＮｉを主成分とする金属よりなる導電体層とを交互に積層した積層セラミックグリーンチップを焼成炉内で焼成する際に、あらかじめ焼成温度に対する積層セラミックグリーンチップの厚み方向寸法を測定し、積層セラミックグリーンチップの厚み寸法が最小になる温度域を決定し、この温度域で焼成することを特徴とするものであり、内部電極の焼結を最適な状態に止め、過焼結を防ぐことにより、薄層多層であってもショート不良が少なく、信頼性に優れた積層セラミック電子部品を提供することができるという効果を有する。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の積層セラミック電子部品の製造方法について実施の形態および図１〜図２を用いて、積層セラミックコンデンサを例に説明する。
【００１４】
図１は積層セラミックコンデンサを焼成する際に、焼成温度に対して焼成して得られた積層セラミックコンデンサの焼成後の厚み寸法、積層セラミックコンデンサ内部の誘電体層一層の厚み及び内部電極一層の厚みをプロットした図であり、図中の矢印は上記おのおのの厚みが左右どちらのＹ軸の目盛に該当するかを示す。
【００１５】
即ち、焼成後の積層体厚み寸法は左側のＹ軸目盛、誘電体層と内部電極の厚みは右側のＹ軸目盛が該当する。
【００１６】
なお誘電体層および内部電極の一層当りの厚みは、焼成後の積層セラミックコンデンサの破断面を電子顕微鏡で観察し、おのおの１００箇所の厚みを測定した平均値である。
【００１７】
一般に積層セラミックコンデンサの焼成において、内部電極となる導電体層の焼結は、誘電体層となるグリーンシートの焼結よりも早く焼結が進む。
【００１８】
導電体層となるＮｉ金属などは焼結が進むに従ってその表面積を減少させようとするため、焼結が進み過ぎた場合には、内部電極の連続性が少なくなるとともに厚みが増加し、最後には球形に近い形状に至る。
【００１９】
一方、誘電体層となるグリーンシートは、焼結するにしたがってその厚みが減少していく。
【００２０】
以上の理由により、積層セラミックコンデンサ全体として見た場合、グリーンシートの収縮が支配的な温度域では積層セラミックコンデンサの厚みは減少方向であり、一方内部電極の厚みは過焼結になった状態の温度域で増加することになる。
【００２１】
従って、積層セラミックコンデンサの焼成後の厚みを焼成温度に対してプロットした図１では、積層セラミックコンデンサの厚みが最小値を持つ焼成温度域が存在することになる。
【００２２】
ここで、図１において、内部電極の焼結が過度に進み過ぎた場合、上記のように内部電極の厚みが増大し、かつ誘電体層の厚みが減少するため、誘電体層を挟む内部電極どうしが接触しやすくなり、ショート不良などの信頼性に影響を及ぼすことになると考えられる。
【００２３】
本発明人らは前記図１のプロット図を始めとして薄層多層の積層セラミックコンデンサにおける焼成温度と、焼成によって得られる積層セラミックコンデンサの状態や信頼性を詳しく検討した結果、積層セラミックコンデンサの厚み寸法が最小になる温度域で焼成を行うことによって、信頼性に優れた積層セラミックコンデンサが得られることを見いだし、本発明を成すに至ったものである。
【００２４】
図２は、本一実施の形態による積層セラミックコンデンサ２１の一部切欠斜視図であり、誘電体層２２と内部電極２３とが交互に積層されて積層体を構成し、内部電極２３はその端面が積層体の対向する両端面に交互に露出するよう積層されており、積層体の両端面に形成された一対の外部電極２４に交互に接続されている。
【００２５】
次に、本発明に係る積層セラミックコンデンサの製造方法について詳細に説明する。
【００２６】
まず、チタン酸バリウムを主成分とするセラミック粉末と、有機結合材成分としてポリビニルブチラール樹脂と、溶剤、可塑剤、分散剤等を混合してセラミックスラリーを作製し、ドクターブレード法を用いて焼成により誘電体層２２となるグリーンシートを作製する。
【００２７】
一方、Ｎｉ単独、あるいはＮｉを主成分としてＣｕなどの添加物を含む金属粉末と、溶剤、樹脂、可塑剤等よりなるビヒクルとを混合して電極ペーストを作製し、この電極ペーストをスクリーン印刷法によりグリーンシート上に塗布して内部電極２３となる導電体層を形成する。
【００２８】
次いで、この導電体層を形成したグリーンシートを８０枚積層した後、その上段と下段に電極ペーストを塗布していないグリーンシートを１枚または複数枚積層して上下の保護層を形成し、積層体グリーンブロック（図示せず）を作製した。
【００２９】
次いで、この積層体グリーンブロックを長さ１．７ｍｍ×幅１．１ｍｍ×厚み１．０ｍｍの寸法に切断して、焼成により積層セラミックコンデンサ２１となる積層セラミックグリーンチップ（図示せず）を作製した。このとき積層セラミックグリーンチップの両端面は導電体層の一方の端部がグリーンシートを挟んで一層おきに交互に相対向する異なる端面に露出した構造とした。
【００３０】
次いで、前記積層セラミックグリーンチップをバッチ式雰囲気焼成炉に投入し、脱バインダーを行った後、窒素ガスと水素ガスの混合ガスによる還元性雰囲気下で１２００℃〜１２５０℃の範囲で温度を変えながら焼成を繰返して、（表１）に示す試料番号１〜試料番号６の積層セラミックコンデンサを得た。
【００３１】
焼成後の試料番号１〜６の積層セラミックコンデンサの厚みを（表１）に示す。
【００３２】
【表１】
2007234924.tif 000003
【００３３】
その後試料番号１〜６の積層セラミックコンデンサおのおの１００個に一対の外部電極２４を形成した。外部電極を形成した積層セラミックコンデンサ１００個について、静電容量を測定し、静電容量の平均値と標準偏差を算出した結果を（表１）に示す。
【００３４】
静電容量の測定は、静電容量計を用いて、周波数１．０ｋＨｚ、入力信号レベル１．０Ｖｒｍｓにて測定した。
【００３５】
次に、静電容量測定後の試料番号１〜６の積層セラミックコンデンサを湿度６５％、温度４０℃の雰囲気下で、所定の電圧（積層セラミックコンデンサの定格電圧）を印加しながら信頼性試験を１０００時間行った。
【００３６】
１０００時間の信頼性試験終了後の各試料について、ショート率を算出した結果を（表１）に合わせて示す。
【００３７】
ここでショート率とは、信頼性試験終了後の積層セラミックコンデンサ試料１００個を測定し、ショート状態（抵抗値が１０００Ω以下）の個数を百分率で表したものである。
【００３８】
（表１）の試料番号１〜６の結果から明らかなように、焼成後の積層体厚みが最も小さくなる焼成温度ｔ℃（（表１）では１２２０℃）で焼成した試料番号３と、ｔ℃（１２２０℃）±１０℃の温度範囲において焼成した試料番号２（焼成温度１２１０℃）および試料番号４（焼成温度１２３０℃）では信頼性試験におけるショート率が０％となり、また標準偏差の結果からわかるように静電容量のばらつきも小さくなっている。
【００３９】
しかしながら、（表１）に＊印で示した試料番号１および５、６は信頼性試験の結果ショート不良を示し、また静電容量のばらつきも大きくなっている。
【００４０】
これは、試料番号１では、焼成温度が１２００℃と低く、誘電体層内部にバインダーが脱したあとの微小な空孔が多数残るため、焼成後の厚みが厚くなるとともに、内部に多くの空孔を持つため高電圧および長時間の電圧印加により内部破壊を起こしやすくショート不良となるためである。また、焼成が不十分なため誘電体層の厚みがばらつきやすくなるとともに、空孔の分布が不均一であり、誘電率に影響する空孔の寄与度がばらつくため、静電容量のばらつきも大きくなる。
【００４１】
一方、試料番号５及び６では焼成温度が高くなるにつれて内部電極の厚みが増加するため、焼成後の積層体厚みも厚くなる。
【００４２】
ところが、試料番号５及び６では内部電極の焼結が進み過ぎた過焼結の状態であり、内部電極が玉化することにより内部電極同士が接触し、ショート不良を引き起こしやすくなる。
【００４３】
さらに、内部電極の玉化により、静電容量に寄与する内部電極の面積がばらつくため、静電容量のばらつきも大きくなる。
【００４４】
このように積層セラミックコンデンサの焼結はセラミックである誘電体層とＮｉ内部電極の異なる二相の複合的な焼結反応であり、この二相は互いに複雑な相互作用を及ぼしあいながら焼結反応が進むと考えられる。従って、この誘電体層と内部電極の焼結反応が最適な温度域で焼成を行うべきであり、本発明を用いることにより段階的に焼成温度を変化させ、焼成後の積層セラミックコンデンサの厚みを測定するという平易な手段によりあらかじめ適正な焼成温度を決定することが可能となり、この適正な焼成温度で焼成することにより信頼性や静電容量の均一性に優れた積層セラミックコンデンサを得ることができる。
【００４５】
なお、本一実施の形態においては最適焼成温度範囲が１２２０℃を中心として１２１０℃〜１２３０℃の範囲となった例を示したが、この温度にとらわれるものではなく、誘電体材料や内部電極材料、積層数などの積層体の条件によってその最適焼成温度が決定され、最適焼成温度の上下１０℃の温度範囲内で焼成することにより本発明の効果が得られるものである。
【００４６】
また、本一実施の形態では積層セラミックコンデンサを例に説明したが、これに限定されるものではなく、他のセラミック電子部品、例えば積層チップバリスタや積層チップサーミスタ、積層チップコイル、セラミック多層基板等においても同様の効果が得られるものである。
【産業上の利用可能性】
【００４７】
本発明にかかる積層セラミック電子部品の製造方法は、セラミックス粉体と、有機結合材成分等を含有するグリーンシートと、ＮｉあるいはＮｉを主成分とする金属よりなる導電体層とを交互に積層した積層セラミックグリーンチップを焼成炉内で焼成する際に、あらかじめ焼成温度に対する積層セラミックグリーンチップの厚み方向寸法を測定し、積層セラミックグリーンチップの厚み寸法が最小になる温度域を決定し、この温度域で焼成することを特徴とするものであり、内部電極の焼結を最適な状態に止め、過焼結を防ぐことにより、薄層多層であってもショート不良が少なく、信頼性に優れた積層セラミック電子部品を提供することができ、積層セラミック電子部品の製造方法等に有用である。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施の形態における焼成温度に対する積層セラミックコンデンサの厚み変化を説明するための図
【図２】同積層セラミックコンデンサの一部切欠斜視図
【図３】一般的な積層セラミックコンデンサの一部切欠斜視図
【符号の説明】
【００４９】
２１  積層セラミックコンデンサ
２２  誘電体層
２３  内部電極
２４  外部電極
【図１】
2007234924.tif 000004
【図２】
2007234924.tif 000005
【図３】
2007234924.tif 000006