(57)【要約】【課題】チャネルドープの際、該チャネルドープに伴うゲート絶縁膜の劣化を防ぐことができ、ＴＦＴの信頼性向上を図ることのできるＴＦＴの製造工程を有する電気光学装置の製造方法を提供する。【解決手段】下地絶縁膜上にａ−Ｓｉ膜が成膜されるステップＳ１と、ａ−Ｓｉ膜の少なくともチャネル領域となる領域に、不純物がイオン注入されるステップＳ２と、ａ−Ｓｉ膜がｐ−Ｓｉ膜に固相成長により結晶化されるステップＳ３と、ｐ−Ｓｉ膜がパターニングされて、ソース領域、ドレイン領域、チャネル領域となる領域が形成されるステップＳ４と、パターニングされたｐ−Ｓｉ膜上に、ゲート絶縁膜が成膜されるステップＳ５及びステップＳ６と、ゲート絶縁膜上のチャネル領域となる領域の上方に、ゲート電極が成膜されるステップＳ７と、を具備することを特徴とする。【選択図】図４
2007150019.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域、ドレイン領域、チャネル領域が形成された半導体膜と、該半導体膜上に成膜された絶縁膜と、該絶縁膜上に成膜されたゲート電極とにより構成された薄膜トランジスタの形成工程を有する電気光学装置の製造方法であって、
下地層上に非晶質の前記半導体膜が成膜される工程と、
非晶質の前記半導体膜の少なくとも前記チャネル領域となる領域に、不純物がイオン注入される工程と、
非晶質の前記半導体膜が結晶化される工程と、
結晶化された前記半導体膜がパターニングされて、前記ソース領域、前記ドレイン領域、前記チャネル領域となる領域が形成される工程と、
パターニングされた前記半導体膜上に、前記絶縁膜が成膜される工程と、
前記チャネル領域となる領域の上方であって前記絶縁膜上に、前記ゲート電極が成膜される工程と、
を具備することを特徴とする電気光学装置の製造方法。
【請求項２】
ソース領域、ドレイン領域、チャネル領域が形成された半導体膜と、該半導体膜上に成膜された絶縁膜と、該絶縁膜上に成膜されたゲート電極とにより構成された薄膜トランジスタの形成工程を有する電気光学装置の製造方法であって、
下地層上に非晶質の前記半導体膜が成膜される工程と、
非晶質の前記半導体膜が結晶化される工程と、
結晶化された前記半導体膜の少なくとも前記チャネル領域となる領域に、不純物がイオン注入される工程と、
結晶化された前記半導体膜がパターニングされて、前記ソース領域、前記ドレイン領域、前記チャネル領域となる領域が形成される工程と、
パターニングされた前記半導体膜上に、前記絶縁膜が成膜される工程と、
前記チャネル領域となる領域の上方であって前記絶縁膜上に、前記ゲート電極が成膜される工程と、
を具備することを特徴とする電気光学装置の製造方法。
【請求項３】
前記絶縁膜は、結晶化された前記半導体膜が熱酸化されることにより形成された熱酸化膜と、前記半導体膜とは別の半導体膜との多層から構成されることを特徴とする請求項１または２に記載の電気光学装置の製造方法。
【請求項４】
非晶質の前記半導体膜の少なくとも前記チャネル領域となる領域に、不純物がイオン注入される工程は、不純物イオンの加速電圧が１〜３０ｋｅＶ、ドーズ量が１.０×１０11個／ｃｍ2〜１.０×１０13個／ｃｍ2の条件により行われることを特徴とする請求項１または３に記載の電気光学装置の製造方法。
【請求項５】
結晶化された前記半導体膜の少なくとも前記チャネル領域となる領域に、不純物がイオン注入される工程は、不純物イオンの加速電圧が１〜３０ｋｅＶ、ドーズ量が１.０×１０11個／ｃｍ2〜１.０×１０13個／ｃｍ2の条件により行われることを特徴とする請求項２または３に記載の電気光学装置の製造方法。
【請求項６】
非晶質の前記半導体膜が結晶化される工程は、固相成長により行われることを特徴とする請求項１〜５のいずれか１項に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体膜と、該半導体膜上に成膜された絶縁膜と、該絶縁膜上に成膜されたゲート電極とにより構成された薄膜トランジスタの形成工程を有する電気光学装置の製造方法に関する。
【背景技術】
【０００２】
周知のように、電気光学装置、例えば液晶装置は、ガラス基板、石英基板等からなる２枚の基板間に液晶が挟持されて構成されており、一方の基板に、例えば複数の薄膜トランジスタ(Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと称す)等のスイッチング素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に挟持した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能としている。
【０００３】
即ち、ＴＦＴ等のスイッチング素子によってマトリクス状に配列された複数の画素電極（ＩＴＯ；Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）に画像信号を供給し、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。これにより、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示を行う。
【０００４】
ＴＦＴは、ゲート電極と、ゲート電極からの電界によりチャネルが形成される結晶化シリコン膜等からなるチャネル領域と、ゲート電極と結晶化シリコン膜のチャネル領域とを絶縁するゲート絶縁膜と、結晶化シリコン膜における低濃度ソース領域、低濃度ドレイン領域、高濃度ソース領域、高濃度ドレイン領域とを備えた既知のＬＤＤ（Lightly doped drain）構造を有している。
【０００５】
ＴＦＴは、走査線を介してゲート電極に走査信号を供給することによりオン状態となる。その後、ＴＦＴの低濃度及び高濃度ソース領域にデータ線を介して画像信号が供給されることにより、オン状態となったＴＦＴを介して画像信号は画素電極に供給され、画像表示が行われるようになっている。
【０００６】
ＴＦＴが配置された素子基板は、ＴＦＴ、走査線、データ線、容量線、画素電極等や、これらの間を絶縁する多くの層間絶縁膜からなる複数の層から構成されている。これらの各種膜は、減圧ＣＶＤやスパッタリング等を用いた成膜と、熱処理を繰り返しながら、素子基板に積層されている。
【０００７】
ここで、ＴＦＴの製造方法について簡単に説明すると、先ず、シリコン酸化膜等からなる下地絶縁膜上に、非晶質な半導体膜であるアモルファスシリコン（ａ−Ｓｉ）膜が成膜された後、該ａ−Ｓｉ膜が、例えば既知の固相成長法により結晶化されて、結晶化シリコン膜であるポリシリコン（ｐ−Ｓｉ）膜が得られる。
【０００８】
次いで、ｐ−Ｓｉ膜が所定の形状にパターニングされ、該パターニングされたｐ−Ｓｉ膜上に、ゲート絶縁膜が成膜される。
【０００９】
その後、ＴＦＴを、例えばｐ型のトランジスタに形成する場合には、ゲート絶縁膜上方から、ｐ−Ｓｉ膜の少なくともチャネル領域となる領域に、ゲート絶縁膜を通過してリン等の不純物イオンが注入される。このことにより、ｐ型トランジスタの既知のスレッシュルド電圧がプラス側にシフトしてしまうことが防止される。尚、この際、リン等の不純物イオンは、パターニングされたｐ−Ｓｉ膜全面に注入されてもよい。
【００１０】
次いで、チャネル領域となる領域の上方であってゲート絶縁膜上に、ゲート電極が成膜された後、ゲート電極がマスクされ、パターニングされたｐ−Ｓｉ膜のソース領域、ドレイン領域となる領域に、ボロン等の不純物イオンが注入される。
【００１１】
最後に、低濃度ソース領域と低濃度ドレイン領域とを形成したい部位に、マスクがされ、高濃度ソース領域と高濃度ドレイン領域とを形成したい部位に、再度、ボロン等の不純物イオンが注入される。
【００１２】
その結果、ソース領域に、低濃度ソース領域と高濃度ソース領域とが形成され、ドレイン領域に、低濃度ドレイン領域と高濃度ドレイン領域とが形成されたＬＤＤ構造を有するＴＦＴが製造される。
【００１３】
このようなＴＦＴの製造方法において、ｐ−Ｓｉ膜のチャネル領域となる領域に不純物をイオン注入する（以下、チャネルドープすると称す）際、イオンをゲート絶縁膜上方から、該ゲート絶縁膜を通過させて行う手法は周知であり、例えば特許文献１及び特許文献２に開示されている。
【特許文献１】特開平６−１１２２２２号公報
【特許文献２】特開平５−１３４３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１及び特許文献２に開示された、チャネルドープの方法においては、不純物イオンがゲート絶縁膜を通過するため、該ゲート絶縁膜の結晶格子が破壊されてゲート絶縁膜が劣化され、ゲート絶縁膜の寿命が低下してしまう場合があり、その結果、ＴＦＴの電気的特性や信頼性が低下してしまう場合があるといった問題がある。このため、ＴＦＴの電気的特性および信頼性向上を目的とした、チャネルドープの方法が望まれていた。
【００１５】
本発明は上記事情に着目してなされたものであり、その目的は、チャネルドープの際、該チャネルドープに伴うゲート絶縁膜の劣化を防ぐことができ、ＴＦＴの信頼性向上を図ることのできるＴＦＴの製造工程を有する電気光学装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するために本発明に係る電気光学装置の製造方法は、ソース領域、ドレイン領域、チャネル領域が形成された半導体膜と、該半導体膜上に成膜された絶縁膜と、該絶縁膜上に成膜されたゲート電極とにより構成された薄膜トランジスタの形成工程を有する電気光学装置の製造方法であって、下地層上に非晶質の前記半導体膜が成膜される工程と、非晶質の前記半導体膜の少なくとも前記チャネル領域となる領域に、不純物がイオン注入される工程と、非晶質の前記半導体膜が結晶化される工程と、結晶化された前記半導体膜がパターニングされて、前記ソース領域、前記ドレイン領域、前記チャネル領域となる領域が形成される工程と、パターニングされた前記半導体膜上に、前記絶縁膜が成膜される工程と、前記チャネル領域となる領域の上方であって前記絶縁膜上に、前記ゲート電極が成膜される工程と、を具備することを特徴とする。
【００１７】
本発明の電気光学装置の製造方法によれば、半導体膜上に、絶縁膜が成膜される工程の前工程においてチャネルドープが行われることにより、半導体膜上に絶縁膜が成膜された後、絶縁膜の上方から該絶縁膜を通過させてチャネルドープを行う従来のように、チャネルドープ後、通過した不純物イオンにより絶縁膜の結晶格子が破壊されて絶縁膜が劣化し、薄膜トランジスタの信頼性が低下してしまうことを防止することができるため、ＴＦＴの信頼性向上を図ることのできるといった効果を有する。
【００１８】
また、チャネルドープ後、非晶質の前記半導体膜が結晶化される工程が高温下で行われることにより、チャネル領域となる領域に注入された不純物イオンが従来よりも活性化されるため、チャネル領域の結晶性が従来に比べ向上するとともに、薄膜トランジスタの電気的特性が従来に比べ向上するといった効果も有する。
【００１９】
また、本発明に係る電気光学装置の製造方法は、ソース領域、ドレイン領域、チャネル領域が形成された半導体膜と、該半導体膜上に成膜された絶縁膜と、該絶縁膜上に成膜されたゲート電極とにより構成された薄膜トランジスタの形成工程を有する電気光学装置の製造方法であって、下地層上に非晶質の前記半導体膜が成膜される工程と、非晶質の前記半導体膜が結晶化される工程と、結晶化された前記半導体膜の少なくとも前記チャネル領域となる領域に、不純物がイオン注入される工程と、結晶化された前記半導体膜がパターニングされて、前記ソース領域、前記ドレイン領域、前記チャネル領域となる領域が形成される工程と、パターニングされた前記半導体膜上に、前記絶縁膜が成膜される工程と、前記チャネル領域となる領域の上方であって前記絶縁膜上に、前記ゲート電極が成膜される工程と、を具備することを特徴とする。
【００２０】
本発明の電気光学装置の製造方法によれば、半導体膜上に、絶縁膜が成膜される工程の前工程においてチャネルドープが行われることにより、半導体膜上に絶縁膜が成膜された後、絶縁膜の上方から該絶縁膜を通過させてチャネルドープを行う従来のように、チャネルドープ後、通過した不純物イオンにより絶縁膜の結晶格子が破壊されて絶縁膜が劣化し、薄膜トランジスタの信頼性が低下してしまうことを防止することができるため、ＴＦＴの信頼性向上を図ることのできるといった効果を有する。
【００２１】
また、前記絶縁膜は、結晶化された前記半導体膜が熱酸化されることにより形成された熱酸化膜と、前記半導体膜とは別の半導体膜との多層から構成されることを特徴とする。
【００２２】
本発明の電気光学装置の製造方法によれば、絶縁膜を多層から構成することにより、絶縁膜の耐性が向上するといった効果を有する。また、絶縁膜を熱酸化膜と、半導体膜、例えば高温酸化シリコン（ＨＴＯ）膜との２層から構成した場合、ＨＴＯ膜は、成膜後の膜内の応力が小さいため、絶縁膜を構成する膜による耐クラック性が向上するといった効果を有する。
【００２３】
さらに、非晶質の前記半導体膜の少なくとも前記チャネル領域となる領域に、不純物がイオン注入される工程は、不純物イオンの加速電圧が１〜３０ｋｅＶ、ドーズ量が１.０×１０11個／ｃｍ2〜１.０×１０13個／ｃｍ2の条件により行われることを特徴とする。
【００２４】
また、結晶化された前記半導体膜の少なくとも前記チャネル領域となる領域に、不純物がイオン注入される工程は、不純物イオンの加速電圧が１〜３０ｋｅＶ、ドーズ量が１.０×１０11個／ｃｍ2〜１.０×１０13個／ｃｍ2の条件により行われることを特徴とする。
【００２５】
本発明の電気光学装置の製造方法によれば、従来よりも低い加速電圧、ドーズ量により、チャネルドープを行うことができるといった効果を有する。
【００２６】
また、非晶質の前記半導体膜が結晶化される工程は、固相成長により行われることを特徴とする。
【００２７】
本発明の電気光学装置の製造方法によれば、非晶質の半導体膜がアモルファスシリコン（ａ−Ｓｉ）膜の場合、固相成長により、確実にａ−Ｓｉ膜を、ポリシリコン（ｐ−Ｓｉ）膜にすることができるといった効果を有する。
【発明を実施するための最良の形態】
【００２８】
以下、図面を参照にして本発明の実施の形態を説明する。尚、本実施の形態において製造される電気光学装置は、液晶装置を例に挙げて説明する。また、液晶装置に用いる一対の基板の内、一方の基板は、素子基板（以下、ＴＦＴ基板と称す）を、また他方の基板は、ＴＦＴ基板に対向する対向基板を例に挙げて説明する。
【００２９】
先ず、本実施の形態の製造方法によって製造される液晶装置の全体の構成について説明する。図１は、本実施の形態によって製造される液晶装置の平面図、図２は、図１中のＩＩ−ＩＩ線に沿って切断した断面図、図３は、一つの画素に着目した図１の液晶装置の模式的断面図である。
【００３０】
図１，図２に示すように、液晶装置１００は、例えば、石英基板、ガラス基板、シリコン基板を用いたＴＦＴ基板１０と、該ＴＦＴ基板１０に対向配置される、例えばガラス基板や石英基板を用いた対向基板２０との間の内部空間に、電気光学物質である液晶５０が介在されて構成される。対向配置されたＴＦＴ基板１０と対向基板２０とは、シール材５２によって貼り合わされている。
【００３１】
ＴＦＴ基板１０の基板上の液晶５０と接する面側に、液晶装置１００の表示領域４０を構成するＴＦＴ基板１０の表示領域１０ｈが構成されている。また、表示領域１０ｈに、画素を構成する画素電極（ＩＴＯ）９ａがマトリクス状に配置されている。
【００３２】
また、対向基板２０の基板上の全面に、対向電極（ＩＴＯ）２１が設けられており、対向電極２１のＴＦＴ基板１０の表示領域１０ｈに対向する位置の液晶５０と接する面側に、液晶装置１００の表示領域４０を構成する対向基板２０の表示領域２０ｈが構成されている。
【００３３】
ＴＦＴ基板１０の画素電極９ａ上に、ラビング処理が施された第１の配向膜１６が設けられており、また、対向基板２０上の全面に渡って形成された対向電極２１上にも、ラビング処理が施された第２の配向膜２６が設けられている。各配向膜１６，２６は、例えば、ポリイミド膜等の透明な有機膜からなる。
【００３４】
また、ＴＦＴ基板１０の画素領域においては、複数本の走査線１１ａ（図３参照）と複数本のデータ線６ａ（図３参照）とが交差するように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１ａとデータ線６ａとの各交差部分に対応して薄膜トランジスタであるＴＦＴ３０が設けられ、このＴＦＴ３０毎に画素電極９ａが接続されている。
【００３５】
ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。
【００３６】
また、画素電極９ａと並列に、蓄積容量７０（図３参照）が設けられており、蓄積容量７０によって、画素電極９ａの電圧は、ソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。また、蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００３７】
対向基板２０に、ＴＦＴ基板１０の表示領域１０ｈ及び対向基板２０の表示領域２０ｈの外周を、画素領域において規定し区画することにより、表示領域を規定する額縁としての遮光膜５３が設けられている。
【００３８】
液晶５０がＴＦＴ基板１０と対向基板２０との間の空間に、既知の液晶注入方式で注入される場合、シール材５２は、シール材５２の１辺の一部において欠落して塗布されている。
【００３９】
シール材５２の欠落した箇所は、該欠落した箇所から貼り合わされたＴＦＴ基板１０及び対向基板２０との間に液晶５０を注入するための液晶注入口１０８を構成している。液晶注入口１０８は、液晶注入後、封止材１０９で封止される。
【００４０】
シール材５２の外側の領域に、ＴＦＴ基板１０の図示しないデータ線に画像信号を所定のタイミングで供給して該データ線を駆動するドライバであるデータ線駆動回路１０１及び外部回路との接続のための外部接続端子１０２が、ＴＦＴ基板１０の一辺に沿って設けられている。
【００４１】
この一辺に隣接する二辺に沿って、ＴＦＴ基板１０の走査線１１ａ及びゲート電極３ａに、走査信号を所定のタイミングで供給することにより、ゲート電極３ａを駆動するドライバである走査線駆動回路１０３，１０４が設けられている。走査線駆動回路１０３，１０４は、シール材５２の内側の遮光膜５３に対向する位置において、ＴＦＴ基板１０上に形成されている。
【００４２】
また、ＴＦＴ基板１０上に、データ線駆動回路１０１、走査線駆動回路１０３，１０４、外部接続端子１０２及び上下導通端子１０７を接続する配線１０５が、遮光膜５３の３辺に対向して設けられている。
【００４３】
上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成されている。そして、ＴＦＴ基板１０と対向基板２０相互間に、下端が上下導通端子１０７に接触し上端が対向電極２１に接触する上下導通材１０６が設けられており、該上下導通材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている。
【００４４】
また、図３に示すように、石英基板、ガラス、シリコン基板等のＴＦＴ基板１０上に、ＴＦＴ３０や画素電極９ａの他、これらを含む各種の構成が積層構造をなして備えられている。尚、この積層構造、及び積層された各層の機能は周知であるため、概略的に説明する。
【００４５】
この積層構造は、下から順に、走査線１１ａを含む第１層（成膜層）、ゲート電極３ａを具備するＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、シールド層４００等を含む第５層、画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。
【００４６】
また、第１層及び第２層間に下地層である下地絶縁膜１２が設けられ、第２層及び第３層間に第１層間絶縁膜４１が設けられ、第３層及び第４層間に第２層間絶縁膜４２が設けられ、第４層及び第５層間に第３層間絶縁膜４３が設けられ、第５層及び第６層間に第４層間絶縁膜４４が設けられており、前述の各要素間が短絡することを防止している。
【００４７】
第１層に、例えば、タングステンシリサイドからなる走査線１１ａが、平面形状がストライプ状となるようパターニングされて成膜されている。また、走査線１１ａは、ＴＦＴ３０に下側から入射しようとする光を遮る遮光機能をも有している。走査線１１ａ上に、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２が、例えば、常圧または減圧ＣＶＤ法等により成膜されている。
【００４８】
第２層に、ゲート電極３ａを含むＴＦＴ３０が設けられている。尚、ＴＦＴ３０は、ｎ型のトランジスタであれば、画素電極９ａがマトリクス状に配置されたＴＦＴ基板１０の画素領域に配置され、ｐ型のトランジスタであれば、画素領域の周辺領域に配置される。
【００４９】
ＴＦＴ３０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有しており、結晶化された半導体膜、例えばポリシリコン膜等の結晶化シリコン膜からなる半導体層１と、ゲート電極３ａと、ゲート電極３ａと半導体層１とを絶縁するゲート絶縁膜２とから主要部が構成されている。
【００５０】
半導体層１は、ゲート電極３ａからの電界によりチャネルが形成されるチャネル領域１ａと、低濃度ソース領域１ｂと、低濃度ドレイン領域１ｃと、高濃度ソース領域１ｄと、高濃度ドレイン領域１ｅとを備えている。そして、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。
【００５１】
尚、ゲート絶縁膜２は、後述するが、例えば、半導体層１の表面が熱酸化された熱酸化膜２ｓと、該熱酸化膜２ｓ上に成膜された高温酸化シリコン膜（ＨＴＯ膜）２ｈとの２層から構成されている。尚、ゲート絶縁膜２は、２層に限らず、２層以上の多層から構成されていても構わない。
【００５２】
下地絶縁膜１２に、平面的にみて半導体層１の両脇に、データ線６ａに沿って延びる半導体層１のチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られている。該コンタクトホール１２ｃｖにより、同一行の走査線１１ａとゲート電極３ａとは、同電位となる。
【００５３】
第３層に、容量部である蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された下部電極７１と、容量電極３００とが、容量となる誘電体膜７５を介して対向配置されることにより形成されている。
【００５４】
ＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下に、例えば、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４１が形成されている。
【００５５】
第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するために介在されるコンタクトホール８１が、第２層間絶縁膜４２を貫通しつつ開孔されている。
【００５６】
また、第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するために介在されるコンタクトホール８３が開孔されている。
【００５７】
さらに、この第１層間絶縁膜４１に、下部電極７１と中継電極７１９とを電気的に接続するために介在されるコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１に、中継電極７１９と第２中継層６ａ２とを電気的に接続するために介在されるコンタクトホール８８２が、第２層間絶縁膜４２を貫通しつつ開孔されている。
【００５８】
第４層に、データ線６ａが設けられている。このデータ線６ａは、下層より順に、アルミニウム層４１Ａ、窒化チタン層４１ＴＮ、窒化シリコン膜層４０１の三層構造を有する膜として形成されている。
【００５９】
また、この第４層に、データ線６ａと同一膜として、シールド層用中継層６ａ１及び第２中継層６ａ２が形成されている。また、第２層間絶縁膜４２に、シールド層用中継層６ａ１と容量電極３００とを電気的に接続するために介在されるコンタクトホール８０１が開孔されている。
【００６０】
第５層に、シールド層４００が形成されている。また、第５層に、このようなシールド層４００と同一膜として、中継層としての第３中継電極４０２が形成されている。
【００６１】
第３層間絶縁膜４３に、シールド層４００とシールド層用中継層６ａ１とを電気的に接続するために介在されるコンタクトホール８０３、及び、第３中継電極４０２と第２中継層６ａ２とを電気的に接続するために介在されるコンタクトホール８０４がそれぞれ開孔されている。
【００６２】
第６層に、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下に、第４層間絶縁膜４４が形成されている。また、第４層間絶縁膜４４に、画素電極９ａ及び第３中継電極４０２間を電気的に接続するために介在されたコンタクトホール８９が開孔されている。
【００６３】
尚、上述した液晶装置の構成は、上記実施形態のような形態に限定されるものではなく、別の種々の形態が考えられ得る。
【００６４】
次に、このように構成された液晶装置１００におけるＴＦＴ基板１０の製造方法の内、本発明の一実施の形態を示すＴＦＴ３０を製造する工程の一部について、上述した図１〜図３、及び図４のフローチャート、図５〜図１１の工程図を用いて説明する。尚、その他のＴＦＴ基板１０に対する各膜の成膜工程は周知であるため、その説明は省略する。
【００６５】
図４は、本発明の一実施の形態を示す電気光学装置の製造方法の内、図３のＴＦＴを製造する工程の一部を示すフローチャート、図５は、図３の下地絶縁膜上にａ−Ｓｉ膜が成膜される工程を示す図、図６は、図５のａ−Ｓｉ膜に不純物がイオン注入される工程を示す図、図７は、図６の不純物がイオン注入されたａ−Ｓｉ膜がｐ−Ｓｉ膜に結晶化される工程を示す図である。
【００６６】
また、図８は、図７のｐ−Ｓｉ膜がパターニングされる工程を示す図、図９は、図８のパターニングされたｐ−Ｓｉ膜の表面が熱酸化され熱酸化膜が成膜される工程を示す図、図１０は、図９の熱酸化膜上にＨＴＯ膜が成膜される工程を示す図、図１１は、図１０のＨＴＯ膜上に、ゲート電極が成膜される工程を示す図である。
【００６７】
先ず、石英基板、ガラス、シリコン基板等のＴＦＴ基板１０上に、例えば、タングステンシリサイドからなる走査線１１ａが成膜され、走査線１１ａ上に、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２が成膜された後、図４のステップＳ１に示すように、下地絶縁膜１２上に、非晶質の半導体膜、例えば非晶質のシリコン膜であるａ−Ｓｉ膜１ｓが成膜される（図５参照）。
【００６８】
具体的には、ａ−Ｓｉ膜１ｓは、例えば約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、下地絶縁膜１２上に成膜される。
【００６９】
続くステップＳ２では、ＴＦＴ３０をｐ型のトランジスタに形成する場合には、ａ−Ｓｉ膜１ｓの全面に、リン等の不純物７が、不純物イオンの加速電圧が１〜３０ｋｅＶ、ドーズ量が１.０×１０11個／ｃｍ2〜１.０×１０13個／ｃｍ2の条件においてイオン注入される、所謂チャネルドープが行われる（図６参照）。
【００７０】
尚、不純物７は、ａ−Ｓｉ膜１ｓの全面に限らず、ａ−Ｓｉ膜１ｓの半導体層１の少なくともチャネル領域１ａ（いずれも図３参照）となる領域１ａｋのみにイオン注入されてもよい。この際、領域１ａｋへの不純物のイオン注入は、領域１ａｋ以外にマスクがされることにより行われる。
【００７１】
続くステップＳ３では、ａ−Ｓｉ膜１ｓが、例えば既知の固相成長法により結晶化されて、ｐ−Ｓｉ膜１ｐが得られる（図７参照）。具体的には、ＴＦＴ基板１０が、石英管９０内に配設された後、石英管９０内に、１×１０-5〜１×１０-10Ｔｏｒｒの高真空雰囲気下であってかつ５５０℃〜７００℃の雰囲気下において、窒素ガス、水素ガス、アルゴンガス、ヘリウムガス等が導入され、炉アニール処理が、長時間、例えば１〜１０時間程度行われる。
【００７２】
その結果、ａ−Ｓｉ膜１ｓの結晶成長の活性化エネルギの小さな結晶方位を持つ結晶粒のみが、選択的にゆっくりと大きく成長することにより、ａ−Ｓｉ膜１ｓが結晶化され、ｐ−Ｓｉ膜１ｐが得られる。尚、ａ−Ｓｉ膜１ｓを結晶化する方法としては、固相成長法に限らず、既知のレーザアニール法、例えばエキシマレーザアニール等であっても構わない。
【００７３】
続くステップＳ４では、ｐ−Ｓｉ膜１ｐが、例えばフォトリソグラフィ法により、島状にパターニングされる。具体的には、チャネル領域１ａと、低濃度ソース領域１ｂと、低濃度ドレイン領域１ｃと、高濃度ソース領域１ｄと、高濃度ドレイン領域１ｅとなる領域１ａｋ，１ｂｋ，１ｃｋ，１ｄｋ，１ｅｋがパターニングにより形成される（図８参照）。
【００７４】
続く、ステップＳ５では、高温雰囲気下の炉９１内において、ｐ−Ｓｉ膜１ｐの表面が熱酸化されることにより、ｐ−Ｓｉ膜１ｐの表面に、熱酸化膜２ｓが成膜される（図９参照）。さらに、続くステップＳ６では、熱酸化膜２ｓ上に、ｐ−Ｓｉ膜１ｐとは別の絶縁膜であるＨＴＯ膜２ｈが成膜される（図１０参照）。
【００７５】
具体的には、ＨＴＯ膜２ｈは、ＬＰＣＶＤ法、光励起ＣＶＤ法、プラズマＣＶＤ法、ＥＣＲプラズマＣＶＤ法、高真空蒸着法等のいずれかにより、７００℃程度の雰囲気下において、熱酸化膜２ｓ上に成膜される。この際、例えばＬＰＣＶＤ法でＨＴＯ膜２ｈの成膜が行われる場合は、炉９１内において、ＨＴＯ膜２ｈの成膜とともに、ｐ−Ｓｉ膜１ｐが、アニール処理される。
【００７６】
尚、熱酸化膜２ｓは、ＨＴＯ膜２ｈとともに、ゲート絶縁膜２を構成している。ゲート絶縁膜２が２層以上の多層から構成されることにより、ゲート絶縁膜２の耐性が向上される。
【００７７】
また、ＨＴＯ膜２ｈは、成膜後、膜内の応力が小さいため、ゲート絶縁膜２を構成する膜による耐クラック性が向上される。また、熱酸化膜２ｓ上に成膜される酸化シリコン膜は、ＨＴＯ膜２ｈに限らず、窒化シリコン膜等であっても構わない。
【００７８】
次いで、ステップＳ７では、半導体層１のチャネル領域１ａとなる領域１ａｋの上方であって、ゲート絶縁膜２上に、ゲート電極３ａが成膜される（図１１参照）。具体的には、多結晶シリコン薄膜、モリブデンシリサイド、タングステンシリサイド、アルミニウムやクロム等の金属膜、ＩＴＯやＳｎＯ2等の導電性膜等のいずれかが、ＣＶＤ法、スパッタ法、真空蒸着法、プラズマＣＶＤ法、高圧酸化法等のいずれかにより成膜されることにより、ゲート絶縁膜２上に、ゲート電極３ａが成膜される。
【００７９】
最後に、ゲート電極がマスクされ、パターニングされたｐ−Ｓｉ膜１ｐの領域１ｂｋ，１ｄｋ，１ｃｋ，１ｅｋに、既知のボロン等の不純物イオンが注入され、低濃度ソース領域１ｂと、低濃度ドレイン領域１ｃとが形成される。
【００８０】
その後、低濃度ソース領域１ｂと低濃度ドレイン領域１ｃとにマスクがされ、高濃度ソース領域１ｄとなる領域１ｄｋと高濃度ドレイン領域１ｅとなる領域１ｅｋとに、再度、ボロン等の不純物イオンが注入される。
【００８１】
その結果、高濃度ソース領域１ｄと高濃度ドレイン領域１ｅとが形成され半導体層１が形成された後、ＬＤＤ構造を有するＴＦＴ３０が製造される。尚、その後のＴＦＴ基板１０の製造工程は、既知であるため、その説明は省略する。
【００８２】
このように、本実施の形態においては、半導体層１上にゲート絶縁膜２を成膜する工程の前に、ａ−Ｓｉ膜１ｓの少なくともチャネル領域１ａとなる領域１ａｋに、不純物７がイオン注入されるチャネルドープが行われると示した。
【００８３】
このことによれば、半導体層１上にゲート絶縁膜２が成膜された後、ゲート絶縁膜２の上方から該ゲート絶縁膜２を通過させてチャネルドープを行う従来のように、チャネルドープの際に、不純物７のイオンがゲート絶縁膜２を通過することがないため、チャネルドープ後、通過した不純物イオンによりゲート絶縁膜２の結晶格子が破壊されることによりゲート絶縁膜２が劣化し、ＴＦＴ３０の信頼性が低下してしまうことを防止することができる。その結果、ＴＦＴ３０の信頼性向上を図ることができる。
【００８４】
さらに、本実施の形態においては、ａ−Ｓｉ膜１ｓをｐ−Ｓｉ膜１ｐに固相成長法により結晶化する工程の前に、チャネルドープが行われると示した。
【００８５】
このことによれば、チャネルドープ後、ａ−Ｓｉ膜１ｓが固相成長法により、ｐ−Ｓｉ膜１ｐに結晶化される工程と、ｐ−Ｓｉ膜１ｐ上にゲート絶縁膜２が成膜される工程との２つのアニール工程を伴う工程が、７００〜１０００℃程度の高温雰囲気下で行われることにより、チャネル領域１ａとなる領域１ａｋに注入された不純物イオンが従来よりも活性化されるため、チャネル領域１ａの結晶性が従来に比べ向上するとともに、ＴＦＴ３０の電気的特性が従来に比べ向上する。
【００８６】
また、チャネルドープは、不純物イオンの加速電圧が１〜３０ｋｅＶ、ドーズ量が１.０×１０11個／ｃｍ2〜１.０×１０13個／ｃｍ2の条件により行われると示した。
【００８７】
このことによれば、従来、ｎ型のトランジスタが形成される場合であれば、不純物であるボロン等の不純物イオンの加速電圧が３５ｋｅＶ、ドーズ量が２．１×１０12程度の条件でチャネルドープが行われ、ｐ型のトランジスタが形成される場合であれば、不純物であるリン等の不純物イオンの加速電圧が７０ｋｅＶ、ドーズ量が１．０×１０12程度の条件でチャネルドープが行われていたことから、本実施の形態においては、ｎ型ｐ型ともに、従来よりも低い加速電圧、ドーズ量によりチャネルドープを行うことができる。これは、従来は、ゲート絶縁膜２を通過させるために、加速電圧を高く設定していたためである。
【００８８】
尚、以下、変形例を示す。図１２は、本実施の形態の変形例を示すフローチャートである。
【００８９】
本実施の形態においては、ａ−Ｓｉ膜１ｓ成膜後、ａ−Ｓｉ膜１ｓに、不純物７がイオン注入されるチャネルドープが行われた後、ａ−Ｓｉ膜１ｓをｐ−Ｓｉ膜１ｐに固相成長法により結晶化させると示した。
【００９０】
これに限らず、図１２に示すように、先ずステップＳ１で下地絶縁膜１２上に、ａ−Ｓｉ膜１ｓが成膜され、続くステップＳ１２で、ａ−Ｓｉ膜１ｓがｐ−Ｓｉ膜１ｐに固相成長法により結晶化された後、続くステップＳ１３で、結晶化されたｐ−Ｓｉ膜１ｐに、不純物７がイオン注入されるチャネルドープが行われてもよい。
【００９１】
尚、この際、ステップＳ１２における固相成長法を用いた結晶化の条件は、上述したステップＳ３の固相成長法を用いた結晶化の条件と同一であり、ステップＳ１３における不純物イオン注入の条件は、上述したステップＳ２における不純物イオン注入の条件と同一である。
【００９２】
このことによっても、半導体層１上にゲート絶縁膜２が成膜された後、ゲート絶縁膜２の上方から該ゲート絶縁膜２を通過させてチャネルドープを行う従来のように、チャネルドープの際に、不純物７のイオンがゲート絶縁膜２を通過することがないため、チャネルドープ後、通過した不純物イオンによりゲート絶縁膜２の結晶格子が破壊されることによりゲート絶縁膜２が劣化し、ＴＦＴ３０の信頼性が低下してしまうことを防止することができる。その結果、ＴＦＴ３０の信頼性向上を図ることができる。
【００９３】
さらに、チャネルドープ後、ｐ−Ｓｉ膜１ｐ上にゲート絶縁膜２が成膜されるアニール工程を伴う工程が５００℃程度の高温雰囲気下で行われることにより、チャネル領域１ａとなる領域１ａｋに注入された不純物イオンが従来よりも活性化されるため、チャネル領域１ａの結晶性が従来に比べ向上するとともに、ＴＦＴ３０の電気的特性が従来に比べ向上する。
【００９４】
また、本実施の形態においては、半導体膜は、シリコン膜を例に挙げて示したが、シリコン膜に限定されないということは云うまでもない。
【産業上の利用可能性】
【００９５】
また、液晶装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上述した液晶装置は、ＴＦＴ（薄膜トランジスタ）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶表示モジュールを例に挙げて説明したが、これに限らず、ＴＦＤ（薄膜ダイオード）等のアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶表示モジュールであっても構わない。
【００９６】
さらに、本実施の形態においては、電気光学装置は、液晶装置を例に挙げて説明したが、本発明はこれに限定されず、エレクトロルミネッセンス装置、特に、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）装置、ＳＥＤ(Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ)装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管または液晶シャッター等を用いた小型テレビを用いた装置などの各種の電気光学装置に適用できる。
【００９７】
また、電気光学装置は、半導体基板に素子を形成する表示用デバイス、例えばＬＣＯＳ（Liquid Crystal On Silicon）等であっても構わない。ＬＣＯＳでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
【００９８】
また、電気光学装置は、片側の基板の同一層に、一対の電極が形成される表示用デバイス、例えばＩＰＳ（In-Plane Switching）や、片側の基板において、絶縁膜を介して一対の電極が形成される表示用デバイスＦＦＳ（Fringe Field Switching）等であっても構わない。
【図面の簡単な説明】
【００９９】
【図１】本実施の形態によって製造される液晶装置の平面図。
【図２】図１中のＩＩ−ＩＩ線に沿って切断した断面図。
【図３】一つの画素に着目した図１の液晶装置の模式的断面図。
【図４】本発明の一実施の形態を示す電気光学装置の製造方法の内、図３のＴＦＴを製造する工程の一部を示すフローチャート。
【図５】図３の下地絶縁膜上にａ−Ｓｉ膜が成膜される工程を示す図。
【図６】図５のａ−Ｓｉ膜に不純物がイオン注入される工程を示す図。
【図７】図６の不純物がイオン注入されたａ−Ｓｉ膜がｐ−Ｓｉ膜に結晶化される工程を示す図。
【図８】図７のｐ−Ｓｉ膜がパターニングされる工程を示す図。
【図９】図８のパターニングされたｐ−Ｓｉ膜の表面が熱酸化され熱酸化膜が成膜される工程を示す図。
【図１０】図９の熱酸化膜上にＨＴＯ膜が成膜される工程を示す図。
【図１１】図１０のＨＴＯ膜上に、ゲート電極が成膜される工程を示す図。
【図１２】本実施の形態の変形例を示すフローチャート。
【符号の説明】
【０１００】
１…半導体層、１ａ…チャネル領域、１ａｋ…チャネル領域となる領域、１ｂ…低濃度ソース領域、１ｂｋ…低濃度ソース領域となる領域、１ｃ…低濃度ドレイン領域、１ｃｋ…低濃度ドレイン領域となる領域、１ｄ…高濃度ソース領域、１ｄｋ…高濃度ソース領域となる領域、１ｅ…高濃度ドレイン領域、１ｅｋ…高濃度ドレイン領域となる領域、１ｓ…ａ−Ｓｉ膜、１ｐ…ｐ−Ｓｉ膜、２…ゲート絶縁膜、２ｈ…ＨＴＯ膜、２ｓ…熱酸化膜、３ａ…ゲート電極、７…不純物、１２…下地絶縁膜、３０…ＴＦＴ、１００…液晶装置。
【図１】
2007150019.tif 000003
【図２】
2007150019.tif 000004
【図３】
2007150019.tif 000005
【図４】
2007150019.tif 000006
【図５】
2007150019.tif 000007
【図６】
2007150019.tif 000008
【図７】
2007150019.tif 000009
【図８】
2007150019.tif 000010
【図９】
2007150019.tif 000011
【図１０】
2007150019.tif 000012
【図１１】
2007150019.tif 000013
【図１２】
2007150019.tif 000014