(57)【要約】【課題】閾電圧補正機能を備えた画像表示装置の走査線数を削減し、歩留りを改善する。【解決手段】スキャナ部４，５，７は、主走査線ＷＳ及び副走査線ＤＳを含む複数の走査線に制御信号を供給して順次行ごとに画素回路２を走査する。ドライブトランジスタＴｒｄの閾電圧Ｖｔｈの影響を補正する準備として、第１スイッチングトランジスタＴｒ２は、スキャナ部から供給される制御信号に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１基準電位Ｖｓｓ１に設定し、第２スイッチングトランジスタＴｒ３は、同じくソースＳを第２基準電位ｖｓｓ２に設定する。第１及び第２スイッチングトランジスタの内の一つは、当該行ｎよりも前の行に属する主走査線ＷＳｎ−１を介してスキャナ４から制御信号を受け入れて動作し、以って第１及び第２スイッチングトランジスタの内の一つに配すべき走査線を主走査線ＷＳで兼用する。【選択図】図６
2007316453.tif 000002
【特許請求の範囲】
【請求項１】
画素回路アレイ部とスキャナ部と信号部とを含み、
前記画素回路アレイ部は、行毎に複数本配された走査線と、列毎に配された信号線と、走査線の行と信号線の列が交差する部分に配された行列状の画素回路とからなり、
前記信号部は、該信号線に映像信号を供給し、
前記スキャナ部は、主走査線及び副走査線を含む複数の走査線に制御信号を供給して順次行ごとに画素回路を走査し、
各画素回路は、サンプリングトランジスタと、ドライブトランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、画素容量と、発光素子とを含み、
前記サンプリングトランジスタは、所定のサンプリング期間に主走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、
前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、
前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、
前記発光素子は、所定の発光期間中該ドライブトランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光し、
前記第１スイッチングトランジスタは、該サンプリング期間に先立ち該スキャナ部から供給される制御信号に応じ導通して該ドライブトランジスタのゲートを第１基準電位に設定し、
前記第２スイッチングトランジスタは、該サンプリング期間に先立ち該スキャナ部から供給される制御信号に応じ導通して該ドライブトランジスタのソースを第２基準電位に設定し、
前記第３スイッチングトランジスタは、該サンプリング期間に先立ち副走査線から供給される制御信号に応じ導通して該ドライブトランジスタを電源電位に接続し、以って該ドライブトランジスタの閾電圧に相当する電圧を該画素容量に保持させて閾電圧の影響を補正するとともに、該発光期間に再び副走査線から供給される制御信号に応じ導通して該ドライブトランジスタを該電源電位に接続して該出力電流を該発光素子に流す画像表示装置において、
前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの内の一つは、当該行よりも前の行若しくは後の行に属する主走査線を介して該スキャナ部から制御信号を受け入れて動作し、以って前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの内の一つに配すべき走査線を該主走査線で兼用することを特徴とする画像表示装置。
【請求項２】
前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの内の一つは、当該行から一行前の行に属する主走査線を介して該スキャナ部から制御信号を受け入れて動作することを特徴とする請求項１記載の画像表示装置。
【請求項３】
前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの内の残る一つも、当該行から二行前の行に属する主走査線を介して該スキャナ部から制御信号を受け入れ、以って前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの両者に配すべき走査線を該主走査線で兼用することを特徴とする請求項２記載の画像表示装置。
【請求項４】
前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に対して依存性を有し、
前記第３スイッチングトランジスタは、該サンプリング期間に導通して該ドライブトランジスタを電源電位に接続し、該信号電位がサンプリングされている間に該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正し、該出力電流のキャリア移動度に対する依存性を打ち消すことを特徴とする請求項１記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素毎に配した発光素子を同じく画素毎に配した複数のトランジスタで電流駆動し、表示を行うアクティブマトリクス型の画像表示装置に関する。より詳しくは、各画素回路に配した複数のトランジスタを制御するために、行毎に複数本設けた走査線の本数を削減化する技術に関する。
【背景技術】
【０００２】
画像表示装置、例えば液晶ディスプレイなどでは、多数の液晶画素をマトリクス状に並べ、表示すべき画像情報に応じて画素毎に入射光の透過強度又は反射強度を制御することによって画像を表示する。これは、有機ＥＬ素子を画素に用いた有機ＥＬディスプレイなどにおいても同様であるが、液晶画素と異なり有機ＥＬ素子は自発光素子である。その為、有機ＥＬディスプレイは液晶ディスプレイに比べて画像の視認性が高く、バックライトが不要であり、応答速度が高いなどの利点を有する。又、各発光素子の輝度レベル（階調）はそれに流れる電流値によって制御可能であり、いわゆる電流制御型であるという点で液晶ディスプレイなどの電圧制御型とは大きく異なる。
【０００３】
有機ＥＬディスプレイにおいては、液晶ディスプレイと同様、その駆動方式として単純マトリクス方式とアクティブマトリクス方式とがある。前者は構造が単純であるものの、大型且つ高精細のディスプレイの実現が難しいなどの問題がある為、現在はアクティブマトリクス方式の開発が盛んに行なわれている。この方式は、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ、ＴＦＴ）によって制御するものであり、以下の特許文献に記載がある。
【特許文献１】特開２００３−２５５８５６
【特許文献２】特開２００３−２７１０９５
【特許文献３】特開２００４−１３３２４０
【特許文献４】特開２００４−０２９７９１
【特許文献５】特開２００４−０９３６８２
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の画素回路は、制御信号を供給する行状の走査線と映像信号を供給する列状の信号線とが交差する部分に配され、少なくともサンプリングトランジスタと画素容量とドライブトランジスタと発光素子とを含む。サンプリングトランジスタは、走査線から供給される制御信号に応じ導通して信号線から供給された映像信号をサンプリングする。画素容量は、サンプリングされた映像信号に応じた入力電圧を保持する。ドライブトランジスタは、画素容量に保持された入力電圧に応じて所定の発光期間に出力電流を供給する。尚一般に、出力電流はドライブトランジスタのチャネル領域のキャリア移動度及び閾電圧に対して依存性を有する。発光素子は、ドライブトランジスタから供給された出力電流により映像信号に応じた輝度で発光する。
【０００５】
ドライブトランジスタは、画素容量に保持された入力電圧をゲートに受けてソース／ドレイン間に出力電流を流し、発光素子に通電する。一般に発光素子の発光輝度は通電量に比例している。更にドライブトランジスタの出力電流供給量はゲート電圧すなわち画素容量に書き込まれた入力電圧によって制御される。従来の画素回路は、ドライブトランジスタのゲートに印加される入力電圧を入力映像信号に応じて変化させることで、発光素子に供給する電流量を制御している。
【０００６】
ここでドライブトランジスタの動作特性は以下の式１で表わされる。
Ｉｄｓ＝（１／２）μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）２・・・式１
このトランジスタ特性式１において、Ｉｄｓはソース／ドレイン間に流れるドレイン電流を表わしており、画素回路では発光素子に供給される出力電流である。Ｖｇｓはソースを基準としてゲートに印加されるゲート電圧を表わしており、画素回路では上述した入力電圧である。Ｖｔｈはトランジスタの閾電圧である。又μはトランジスタのチャネルを構成する半導体薄膜の移動度を表わしている。その他Ｗはチャネル幅を表わし、Ｌはチャネル長を表わし、Ｃｏｘはゲート容量を表わしている。このトランジスタ特性式１から明らかな様に、薄膜トランジスタは飽和領域で動作する時、ゲート電圧Ｖｇｓが閾電圧Ｖｔｈを超えて大きくなると、オン状態となってドレイン電流Ｉｄｓが流れる。原理的に見ると上記のトランジスタ特性式１が示す様に、ゲート電圧Ｖｇｓが一定であれば常に同じ量のドレイン電流Ｉｄｓが発光素子に供給される。従って、画面を構成する各画素に全て同一のレベルの映像信号を供給すれば、全画素が同一輝度で発光し、画面の一様性（ユニフォーミティ）が得られるはずである。
【０００７】
しかしながら実際には、ポリシリコンなどの半導体薄膜で構成された薄膜トランジスタ（ＴＦＴ）は、個々のデバイス特性にばらつきがある。特に、閾電圧Ｖｔｈは一定ではなく、各画素毎にばらつきがある。前述のトランジスタ特性式１から明らかな様に、各ドライブトランジスタの閾電圧Ｖｔｈがばらつくと、ゲート電圧Ｖｇｓが一定であっても、ドレイン電流Ｉｄｓにばらつきが生じ、画素毎に輝度がばらついてしまう為、画面のユニフォーミティを損なう。従来からドライブトランジスタの閾電圧のばらつきをキャンセルする機能を組み込んだ画素回路が開発されており、例えば前記の特許文献３に開示がある。
【０００８】
しかしながら、閾電圧のばらつきをキャンセルする機能（閾電圧補正機能）を画素毎に組み込んだ従来の画像表示装置は、画素回路の構成が複雑であり複数個のトランジスタを備えていた。画素回路内に集積形成された複数個のトランジスタをそれぞれ最適なタイミングで動作制御するため、複数本の走査線（ゲートライン）を行毎に形成していた。このため、複数本のゲートラインと、電源ラインや信号線ラインとの間でクロスオーバーラップが増加し、パネルの歩留りを低下させる原因となっていた。また、複数本の走査線をそれぞれ別個に線順次走査するため、複数個のスキャナが必要であった。その為パネルの製造コストの増加を招くと共に、更なる製造歩留りの低下を招いていた。
【課題を解決するための手段】
【０００９】
上述した従来の技術の課題に鑑み、本発明は閾電圧補正機能を備えた画像表示装置において、各画素回路を駆動するために必要な走査線（ゲートライン）の本数を削減し、以ってパネルの製造歩留りを改善することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素回路アレイ部とスキャナ部と信号部とを含み、前記画素回路アレイ部は、行毎に複数本配された走査線と、列毎に配された信号線と、走査線の行と信号線の列が交差する部分に配された行列状の画素回路とからなり、前記信号部は、該信号線に映像信号を供給し、前記スキャナ部は、主走査線及び副走査線を含む複数の走査線に制御信号を供給して順次行ごとに画素回路を走査し、各画素回路は、サンプリングトランジスタと、ドライブトランジスタと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、画素容量と、発光素子とを含み、前記サンプリングトランジスタは、所定のサンプリング期間に主走査線から供給される制御信号に応じ導通して信号線から供給された映像信号の信号電位を該画素容量にサンプリングし、前記画素容量は、該サンプリングされた映像信号の信号電位に応じて該ドライブトランジスタのゲートに入力電圧を印加し、前記ドライブトランジスタは、該入力電圧に応じた出力電流を該発光素子に供給し、前記発光素子は、所定の発光期間中該ドライブトランジスタから供給される出力電流により該映像信号の信号電位に応じた輝度で発光し、前記第１スイッチングトランジスタは、該サンプリング期間に先立ち該スキャナ部から供給される制御信号に応じ導通して該ドライブトランジスタのゲートを第１基準電位に設定し、前記第２スイッチングトランジスタは、該サンプリング期間に先立ち該スキャナ部から供給される制御信号に応じ導通して該ドライブトランジスタのソースを第２基準電位に設定し、前記第３スイッチングトランジスタは、該サンプリング期間に先立ち副走査線から供給される制御信号に応じ導通して該ドライブトランジスタを電源電位に接続し、以って該ドライブトランジスタの閾電圧に相当する電圧を該画素容量に保持させて閾電圧の影響を補正するとともに、該発光期間に再び副走査線から供給される制御信号に応じ導通して該ドライブトランジスタを該電源電位に接続して該出力電流を該発光素子に流す画像表示装置において、前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの内の一つは、当該行よりも前の行若しくは後の行に属する主走査線を介して該スキャナ部から制御信号を受け入れて動作し、以って前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの内の一つに配すべき走査線を該主走査線で兼用することを特徴とする。
【００１０】
好ましくは、前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの内の一つは、当該行から一行前の行に属する主走査線を介して該スキャナ部から制御信号を受け入れて動作する。更に好ましくは、前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの内の残る一つも、当該行から二行前の行に属する主走査線を介して該スキャナ部から制御信号を受け入れ、以って前記第１スイッチングトランジスタ及び第２スイッチングトランジスタの両者に配すべき走査線を該主走査線で兼用する。又前記ドライブトランジスタは、その出力電流がチャネル領域のキャリア移動度に対して依存性を有し、前記第３スイッチングトランジスタは、該サンプリング期間に導通して該ドライブトランジスタを電源電位に接続し、該信号電位がサンプリングされている間に該ドライブトランジスタから出力電流を取り出し、これを該画素容量に負帰還して該入力電圧を補正し、該出力電流のキャリア移動度に対する依存性を打ち消す。
【発明の効果】
【００１１】
本発明によれば、各画素回路にドライブトランジスタのＶｔｈ補正機能や移動度μのばらつき補正機能を付与するため、ドライブトランジスタやサンプリングトランジスタに加え、複数個のスイッチングトランジスタを形成している。これに対応して行毎に、映像信号のサンプリングを行う主走査線、発光期間の制御を行う副走査線及びその他の走査線を設けている。その際、第１スイッチングトランジスタ及び第２スイッチングトランジスタの内の１つは、当該行（自段）よりも前の行もしくは後の行に属する主走査線を介してスキャナ部から制御信号を受け入れて動作し、以って第１スイッチングトランジスタ及び第２スイッチングトランジスタの内の１つに配すべき走査線をサンプリング用の主走査線で兼用している。場合によっては、第１スイッチングトランジスタ及び第２スイッチングトランジスタの両者に配すべき走査線を、サンプリング用の主走査線で兼用する。これにより、行当りに必要な走査線（ゲートライン）の本数を削減し、配線クロスオーバーを減少させることでパネルの歩留りを改善している。加えて各走査線に対応すべきスキャナの数も削減することで、パネルの製造コストを改善している。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照して本発明を詳細に説明する。まず最初に図１を参照して、本発明の元になった先行開発にかかる例（以下先行開発例と呼ぶ場合がある）を説明する。この先行開発例は本発明の基礎となるもので、多くの構成要素を共通にする。そこで本先行開発例を本発明の技術の一部として説明することにする。図示する様に、この先行開発例にかかる画像表示装置は、いわゆるアクティブマトリクス型であり、画素アレイ部１と周辺の回路部とで構成されている。画素アレイ部１は、行毎に複数本配された走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２と、列毎に配された信号線ＳＬと、走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２の行と信号線ＳＬの列が交差する部分に配された行列状の画素回路２とからなる。個々の画素回路２はＲＧＢ三原色のいずれかに発光する発光素子を備えており、カラー表示が可能である。但し本発明はこれに限られるものではなく、単色表示の画像表示装置にも適用可能である。周辺回路部は信号部とスキャナ部とで構成されている。信号部は水平セレクタ３からなり、各信号線ＳＬに映像信号を供給する。スキャナ部は、主走査線ＷＳ、副走査線ＤＳを含む複数の走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２に制御信号ＷＳ，ＤＳ，ＡＺ１，ＡＺ２を供給して順次行毎に画素回路２を走査する。なお本明細書では簡単のため、走査線とこれに対応する制御信号を同じ参照符号で表す。例えば主走査線ＷＳに供給される制御信号もＷＳで表す。スキャナ部は、各走査線ＷＳ，ＤＳ，ＡＺ１，ＡＺ２にそれぞれ最適なタイミングで制御信号を供給するため、それぞれに対応してライトスキャナ４、ドライブスキャナ５、第一補正用スキャナ７１、第二補正用スキャナ７２を備えている。
【００１３】
図２は、図１に示した画像表示装置に含まれる画素回路の構成を示す回路図である。画素回路２は、５個の薄膜トランジスタＴｒ１〜Ｔｒ４及びＴｒｄと１個の容量素子（画素容量）Ｃｓと１個の発光素子ＥＬとで構成されている。トランジスタＴｒ１〜Ｔｒ３とＴｒｄはＮチャネル型のポリシリコンＴＦＴである。トランジスタＴｒ４のみＰチャネル型のポリシリコンＴＦＴである。１個の容量素子Ｃｓは本画素回路２の画素容量を構成している。発光素子ＥＬは例えばアノード及びカソードを備えたダイオード型の有機ＥＬ素子である。但し本発明はこれに限られるものではなく、発光素子は一般的に電流駆動で発光する全てのデバイスを含む。
【００１４】
画素回路２の中心となるドライブトランジスタＴｒｄはそのゲートＧが画素容量Ｃｓの一端に接続され、そのソースＳが同じく画素容量Ｃｓの他端に接続されている。またドライブトランジスタＴｒｄのゲートＧはスイッチングトランジスタＴｒ２を介して別の基準電位Ｖｓｓ１に接続されている。ドライブトランジスタＴｒｄのドレインはスイッチングトランジスタＴｒ４を介して電源Ｖｃｃに接続されている。このスイッチングトランジスタＴｒ２のゲートは走査線ＡＺ１に接続されている。スイッチングトランジスタＴｒ４のゲートは走査線ＤＳに接続している。発光素子ＥＬのアノードはドライブトランジスタＴｒｄのソースＳに接続し、カソードは接地されている。この接地電位はＶｃａｔｈで表される場合がある。また、ドライブトランジスタＴｒｄのソースＳと所定の基準電位Ｖｓｓ２との間にスイッチングトランジスタＴｒ３が介在している。このトランジスタＴｒ３のゲートは走査線ＡＺ２に接続している。一方サンプリングトランジスタＴｒ１は信号線ＳＬとドライブトランジスタＴｒｄのゲートＧとの間に接続されている。サンプリングトランジスタＴｒ１のゲートは走査線ＷＳに接続している。
【００１５】
かかる構成において、サンプリングトランジスタＴｒ１は、所定のサンプリング期間に走査線ＷＳから供給される制御信号ＷＳに応じ導通して信号線ＳＬから供給された映像信号Ｖｓｉｇを画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号Ｖｓｉｇに応じてドライブトランジスタのゲートＧとソースＳ間に入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、所定の発光期間中入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。なおこの出力電流（ドレイン電流）ＩｄｓはドライブトランジスタＴｒｄのチャネル領域のキャリア移動度μ及び閾電圧Ｖｔｈに対して依存性を有する。発光素子ＥＬは、ドライブトランジスタＴｒｄから供給された出力電流Ｉｄｓにより映像信号Ｖｓｉｇに応じた輝度で発光する。
【００１６】
本先行開発例の特徴として、画素回路２はスイッチングトランジスタＴｒ２〜Ｔｒ４で構成される補正手段を備えており、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消す為に、予め発光期間の先頭で画素容量Ｃｓに保持された入力電圧Ｖｇｓを補正する。具体的には、この補正手段（Ｔｒ２〜Ｔｒ４）は、走査線ＷＳ及びＤＳから供給される制御信号ＷＳ，ＤＳに応じてサンプリング期間の一部で動作し、映像信号Ｖｓｉｇがサンプリングされている状態でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを画素容量Ｃｓに負帰還して入力電圧Ｖｇｓを補正する。さらにこの補正手段（Ｔｒ２〜Ｔｒ４）は、出力電流Ｉｄｓの閾電圧Ｖｔｈに対する依存性を打ち消すために、予めサンプリング期間に先立ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出し、且つ検出された閾電圧Ｖｔｈを入力電圧Ｖｇｓに足し込む様にしている。
【００１７】
本先行開発例の場合、ドライブトランジスタＴｒｄはＮチャネル型トランジスタでドレインが電源Ｖｃｃ側に接続する一方、ソースＳが発光素子ＥＬ側に接続している。この場合、前述した補正手段は、サンプリング期間の後部分に重なる発光期間の先頭部分でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出して、画素容量Ｃｓ側に負帰還する。その際本補正手段は、発光期間の先頭部分でドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが、発光素子ＥＬの有する容量に流れ込むようにしている。具体的には、発光素子ＥＬはアノード及びカソードを備えたダイオード型の発光素子からなり、アノード側がドライブトランジスタＴｒｄのソースＳに接続する一方カソード側が接地されている。この構成で、本補正手段（Ｔｒ２〜Ｔｒ４）は、予め発光素子ＥＬのアノード／カソード間を逆バイアス状態にセットしておき、ドライブトランジスタＴｒｄのソースＳ側から取り出した出力電流Ｉｄｓが発光素子ＥＬに流れ込む時、このダイオード型の発光素子ＥＬを容量性素子として機能させている。なお本補正手段は、サンプリング期間内でドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出す時間幅ｔを調整可能であり、これにより画素容量Ｃｓに対する出力電流Ｉｄｓの負帰還量を最適化している。
【００１８】
図３は、図２に示した表示装置から画素回路の部分を取り出した模式図である。理解を容易にするため、サンプリングトランジスタＴｒ１によってサンプリングされる映像信号Ｖｓｉｇや、ドライブトランジスタＴｒｄの入力電圧Ｖｇｓ及び出力電流Ｉｄｓ、さらには発光素子ＥＬが有する容量成分Ｃｏｌｅｄなどを書き加えてある。以下図３に基づいて、本先行開発例にかかる画素回路２の動作を説明する。
【００１９】
図４は、図３に示した画素回路のタイミングチャートである。図４を参照して、図３に示した先行開発例にかかる画素回路の動作をより具体的に説明する。図４は、時間軸Ｔに沿って各走査線ＷＳ，ＡＺ１，ＡＺ２及びＤＳに印加される制御信号の波形を表してある。表記を簡略化する為、制御信号も対応する走査線の符号と同じ符号で表してある。トランジスタＴｒ１，Ｔｒ２，Ｔｒ３はＮチャネル型なので、走査線ＷＳ，ＡＺ１，ＡＺ２がそれぞれハイレベルの時オンし、ローレベルの時オフする。一方トランジスタＴｒ４はＰチャネル型なので、走査線ＤＳがハイレベルの時オフし、ローレベルの時オンする。なおこのタイミングチャートは、各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形と共に、ドライブトランジスタＴｒｄのゲートＧの電位変化及びソースＳの電位変化も表してある。
【００２０】
図４のタイミングチャートではタイミングＴ１〜Ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイの各行が一回順次走査される。タイミングチャートは、１行分の画素に印加される各制御信号ＷＳ，ＡＺ１，ＡＺ２，ＤＳの波形を表してある。
【００２１】
当該フィールドが始まる前のタイミングＴ０で、全ての制御線号ＷＳ，ＡＺ１，ＡＺ２，ＤＳがローレベルにある。したがってＮチャネル型のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３はオフ状態にある一方、Ｐチャネル型のトランジスタＴｒ４のみオン状態である。したがってドライブトランジスタＴｒｄはオン状態のトランジスタＴｒ４を介して電源Ｖｃｃに接続しているので、所定の入力電圧Ｖｇｓに応じて出力電流Ｉｄｓを発光素子ＥＬに供給している。したがってタイミングＴ０で発光素子ＥＬは発光している。この時ドライブトランジスタＴｒｄに印加される入力電圧Ｖｇｓは、ゲート電位（Ｇ）とソース電位（Ｓ）の差で表される。
【００２２】
当該フィールドが始まるタイミングＴ１で、制御信号ＤＳがローレベルからハイレベルに切り替わる。これによりトランジスタＴｒ４がオフし、ドライブトランジスタＴｒｄは電源Ｖｃｃから切り離されるので、発光が停止し非発光期間に入る。したがってタイミングＴ１に入ると、全てのトランジスタＴｒ１〜Ｔｒ４がオフ状態になる。
【００２３】
続いてタイミングＴ２に進むと、制御信号ＡＺ１及びＡＺ２がハイレベルになるので、スイッチングトランジスタＴｒ２及びＴｒ３がオンする。この結果、ドライブトランジスタＴｒｄのゲートＧが基準電位Ｖｓｓ１に接続し、ソースＳが基準電位Ｖｓｓ２に接続される。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとする事で、その後タイミングＴ３で行われるＶｔｈ補正の準備を行う。換言すると期間Ｔ２‐Ｔ３は、ドライブトランジスタＴｒｄのリセット期間に相当する。また、発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２に設定されている。これにより、発光素子ＥＬにはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行うＶｔｈ補正動作及び移動度補正動作を正常に行うために必要である。
【００２４】
タイミングＴ３では制御信号ＡＺ２をローレベルにし且つ直後制御信号ＤＳもローレベルにしている。これによりトランジスタＴｒ３がオフする一方トランジスタＴｒ４がオンする。この結果ドレイン電流Ｉｄｓが画素容量Ｃｓに流れ込み、Ｖｔｈ補正動作を開始する。この時ドライブトランジスタＴｒｄのゲートＧはＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで電流Ｉｄｓが流れる。カットオフするとドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。ドレイン電流がカットオフした後のタイミングＴ４で制御信号ＤＳを再びハイレベルに戻し、スイッチングトランジスタＴｒ４をオフする。さらに制御信号ＡＺ１もローレベルに戻し、スイッチングトランジスタＴｒ２もオフする。この結果、画素容量ＣｓにＶｔｈが保持固定される。この様にタイミングＴ３‐Ｔ４はドライブトランジスタＴｒｄの閾電圧Ｖｔｈを検出する期間である。ここでは、この検出期間Ｔ３‐Ｔ４をＶｔｈ補正期間と呼んでいる。
【００２５】
この様にＶｔｈ補正を行った後タイミングＴ５で制御信号ＷＳをハイレベルに切り替え、サンプリングトランジスタＴｒ１をオンして映像信号Ｖｓｉｇを画素容量Ｃｓに書き込む。発光素子ＥＬの等価容量Ｃｏｌｅｄに比べて画素容量Ｃｓは充分に小さい。この結果、映像信号Ｖｓｉｇのほとんど大部分が画素容量Ｃｓに書き込まれる。正確には、Ｖｓｓ１に対する。Ｖｓｉｇの差分Ｖｓｉｇ−Ｖｓｓ１が画素容量Ｃｓに書き込まれる。したがってドライブトランジスタＴｒｄのゲートＧとソースＳ間の電圧Ｖｇｓは、先に検出保持されたＶｔｈと今回サンプリングされたＶｓｉｇ−Ｖｓｓ１を加えたレベル（Ｖｓｉｇ−Ｖｓｓ１＋Ｖｔｈ）となる。以降説明簡易化の為Ｖｓｓ１＝０Ｖとすると、ゲート／ソース間電圧Ｖｇｓは図４のタイミングチャートに示すようにＶｓｉｇ＋Ｖｔｈとなる。かかる映像信号Ｖｓｉｇのサンプリングは制御信号ＷＳがローレベルに戻るタイミングＴ７まで行われる。すなわちタイミングＴ５‐Ｔ７がサンプリング期間に相当する。
【００２６】
サンプリング期間の終了するタイミングＴ７より前のタイミングＴ６で制御信号ＤＳがローレベルとなりスイッチングトランジスタＴｒ４がオンする。これによりドライブトランジスタＴｒｄが電源Ｖｃｃに接続されるので、画素回路は非発光期間から発光期間に進む。この様にサンプリングトランジスタＴｒ１がまだオン状態で且つスイッチングトランジスタＴｒ４がオン状態に入った期間Ｔ６‐Ｔ７で、ドライブトランジスタＴｒｄの移動度補正を行う。即ち本先行開発例では、サンプリング期間の後部分と発光期間の先頭部分とが重なる期間Ｔ６‐Ｔ７で移動度補正を行っている。なお、この移動度補正を行う発光期間の先頭では、発光素子ＥＬは実際には逆バイアス状態にあるので発光する事はない。この移動度補正期間Ｔ６‐Ｔ７では、ドライブトランジスタＴｒｄのゲートＧが映像信号Ｖｓｉｇのレベルに固定された状態で、ドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れる。ここでＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれる為、ダイオード特性ではなく単純な容量特性を示すようになる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄの両者を結合した容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに書き込まれていく。これによりドライブトランジスタＴｒｄのソース電位（Ｓ）は上昇していく。図４のタイミングチャートではこの上昇分をΔＶで表してある。この上昇分ΔＶは結局画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓから差し引かれる事になるので、負帰還をかけた事になる。この様にドライブトランジスタＴｒｄの出力電流Ｉｄｓを同じくドライブトランジスタＴｒｄの入力電圧Ｖｇｓに負帰還する事で、移動度μを補正する事が可能である。なお負帰還量ΔＶは移動度補正期間Ｔ６‐Ｔ７の時間幅ｔを調整する事で最適化可能である。
【００２７】
タイミングＴ７では制御信号ＷＳがローレベルとなりサンプリングトランジスタＴｒ１がオフする。この結果ドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。映像信号Ｖｓｉｇの印加が解除されるので、ドライブトランジスタＴｒｄのゲート電位（Ｇ）は上昇可能となり、ソース電位（Ｓ）と共に上昇していく。その間画素容量Ｃｓに保持されたゲート／ソース間電圧Ｖｇｓは（Ｖｓｉｇ−ΔＶ＋Ｖｔｈ）の値を維持する。ソース電位（Ｓ）の上昇に伴い、発光素子ＥＬの逆バイアス状態は解消されるので、出力電流Ｉｄｓの流入により発光素子ＥＬは実際に発光を開始する。この時のドレイン電流Ｉｄｓ対ゲート電圧Ｖｇｓの関係は、先のトランジスタ特性式１のＶｇｓにＶｓｉｇ−ΔＶ＋Ｖｔｈを代入する事で、以下の式２のように与えられる。
Ｉｄｓ＝ｋμ（Ｖｇｓ−Ｖｔｈ）２＝ｋμ（Ｖｓｉｇ−ΔＶ）２・・・式２
上記式２において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃｏｘである。この特性式２からＶｔｈの項がキャンセルされており、発光素子ＥＬに供給される出力電流ＩｄｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに依存しない事が分かる。基本的にドレイン電流Ｉｄｓは映像信号の信号電圧Ｖｓｉｇによって決まる。換言すると、発光素子ＥＬは映像信号Ｖｓｉｇに応じた輝度で発光する事になる。その際Ｖｓｉｇは帰還量ΔＶで補正されている。この補正量ΔＶは丁度特性式２の係数部に位置する移動度μの効果を打ち消すように働く。したがって、ドレイン電流Ｉｄｓは実質的に映像信号Ｖｓｉｇのみに依存する事になる。
【００２８】
最後にタイミングＴ８に至ると制御信号ＤＳがハイレベルとなってスイッチングトランジスタＴｒ４がオフし、発光が終了すると共に当該フィールドが終わる。この後次のフィールドに移って再びＶｔｈ補正動作、移動度補正動作及び発光動作が繰り返される事になる。
【００２９】
しかしながら上述した先行開発例にかかる画素回路は、４種類のトランジスタＴｒ１，Ｔｒ２，Ｔｒ３及びＴｒ４をそれぞれ最適なタイミングで動作制御するため、行単位で４種類の走査線（ゲートライン）ＷＳ，ＤＳ，ＡＺ１，ＡＺ２を配していた。このため、電源ラインや信号線ラインとのクロスオーバーが増加してしまう。これは歩留りを低下させる原因になる。さらにレイアウト的に高精細化が困難になる。そこで本発明は、走査線の兼用化を図り以って行当りに必要なゲートランの本数を削減することを目的とする。
【００３０】
図５は、本発明にかかる表示装置の第１実施形態を示す模式的なブロック図である。理解を容易にするため、図１に示した先行開発例にかかる画像表示装置と対応する部分には対応する参照番号を付してある。図１の先行開発例と図５の第１実施形態を比較すれば明らかなように、本実施形態は行当りの走査線がＷＳ，ＤＳ及びＡＺの３本となっており、先行開発例に比べ１本少ない。これと対応して、周辺のスキャナ部も、主走査線ＷＳを制御するライトスキャナ４と、副走査線ＤＳを制御するドライブスキャナ５と、１本の補正用走査線ＡＺを制御する補正用スキャナ７とで構成されている。先行開発例では２本あった補正用の制御線ＡＺ１及びＡＺ２の少なくとも一方を主走査線ＷＳで兼用化を図ることで、補正用走査線をＡＺの１本にすることが出来る。
【００３１】
図６は、図５に示した第１実施形態に含まれる画素回路の構成を示す回路図である。説明の都合上、画素アレイ部に、当該行（自段）ｎに属する画素回路２ｎと、一段前の行（前段）ｎ−１に属する画素回路２ｎ−１を上下に並べて描いてある。説明の対象となる当該段（自段）の画素回路２ｎは、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、第１スイッチングトランジスタＴｒ２と、第２スイッチングトランジスタＴｒ３と、第３スイッチングトランジスタＴｒ４と、画素容量Ｃｓと、有機ＥＬデバイスなどの発光素子ＥＬとを含む。サンプリングトランジスタＴｒ１は、所定のサンプリング期間に主走査線ＷＳｎから供給される制御信号ＷＳｎに応じ導通して信号線ＳＬから供給された映像信号の信号電位を画素容量Ｃｓにサンプリングする。画素容量Ｃｓは、サンプリングされた映像信号の信号電位に応じてドライブトランジスタＴｒｄのゲートＧに入力電圧Ｖｇｓを印加する。ドライブトランジスタＴｒｄは、入力電圧Ｖｇｓに応じた出力電流Ｉｄｓを発光素子ＥＬに供給する。発光素子ＥＬは、所定の発光期間中ドライブトランジスタＴｒｄから供給される出力電流Ｉｄｓにより映像信号の信号電位に応じた輝度で発光する。
【００３２】
第１スイッチングトランジスタＴｒ２は、サンプリング期間に先立ちライトスキャナ４から供給される制御信号ＷＳｎ−１に応じ導通してドライブトランジスタＴｒｄのゲートＧを第１基準電位Ｖｓｓ１に設定する。第２スイッチングトランジスタＴｒ３は、同じくサンプリング期間に先立ち補正用スキャナ７から供給される制御信号ＡＺｎに応じ導通してドライブトランジスタＴｒｄのソースＳを第２基準電位Ｖｓｓ２に設定する。第３スイッチングトランジスタＴｒ４は、同じくサンプリング期間に先立ち副走査線ＤＳｎから供給される制御信号ＤＳｎに応じ導通してドライブトランジスタＴｒｄを電源電位Ｖｃｃに接続し、以ってドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧を画素容量Ｃｓに保持させて閾電圧Ｖｔｈの影響を補正すると共に、発光期間に再び副走査線ＤＳｎから供給される制御信号ＤＳｎに応じ導通してドライブトランジスタＴｒｄを電源電位Ｖｃｃに接続して出力電流Ｉｄｓを発光素子ＥＬに流す。
【００３３】
本発明の特徴事項として、第１スイッチングトランジスタＴｒ２及び第２スイッチングトランジスタＴｒ３の内の１つは、当該行ｎよりも前の行もしくは後の行に属する主走査線ＷＳを介してライトスキャナ４から制御信号ＷＳを受け入れて動作し、以って第１スイッチングトランジスタＴｒ２及び第２スイッチングトランジスタＴｒ３の内の１つに配すべき走査線を主走査線ＷＳで兼用している。特に本実施形態では、第１スイッチングトランジスタＴｒ２が当該行ｎから１行前の行ｎ−１に属する主走査線ＷＳｎ−１を介してライトスキャナ４から制御信号ＷＳｎ−１を受け入れて動作する。一方第２スイッチングトランジスタＴｒ３は当該行の補正用走査線ＡＺｎを介して補正用スキャナ７から制御信号ＡＺｎを受け入れて通常のように動作している。この様に本実施形態では当該行に先行する前段側からサンプリング用の制御信号ＷＳを取り込んでスイッチングトランジスタを制御している。但し本発明はこれに限られるものではなく、場合によっては当該行よりも後に位置する後段側からサンプリング用の制御信号ＷＳを取り込んで、スイッチングトランジスタを制御するようにしても良い。
【００３４】
なお本実施形態では、ドライブトランジスタＴｒｄはその出力電流Ｉｄｓがチャネル領域のキャリア移動度μに対して依存性を有する。第３スイッチングトランジスタＴｒ４は、サンプリング期間に導通してドライブトランジスタＴｒｄを電源電位Ｖｃｃに接続し、信号電位がサンプリングされている間にドライブトランジスタＴｒｄから出力電流Ｉｄｓを取り出し、これを画素容量Ｃｓに負帰還して入力電圧Ｖｇｓを補正し、出力電流Ｉｄｓのキャリア移動度μに対する依存性を打ち消す。
【００３５】
図７は、図６に示した第１実施形態にかかる画素回路２ｎの動作説明に供する模式図である。理解を容易にするため、図３に示した先行開発例にかかる画素回路の模式図と対応する部分には対応する参照番号を付してある。図示する様に、第２スイッチングトランジスタＴｒ３のゲートには専用の走査線ＡＺｎが接続されている。これに対し第１スイッチングトランジスタＴｒ２のゲートには専用の走査線ではなく、前段から分岐した主走査線ＷＳｎ−１が接続している。換言すると、第１スイッチングトランジスタＴｒ２のゲートを制御すべき専用のゲートラインに代えて主走査線ＷＳを前段側から分岐して兼用している。これにより画素行当りの独立したゲートライン数は、先行開発例に比べて３本となり一本だけ少なくすることが出来る。
【００３６】
図８は、第１実施形態にかかる画像表示装置の動作説明に供するタイミングチャートである。理解を容易にするため、先行開発例のタイミングチャートを示す図４と同様の表記を採用している。このタイミングチャートは特に、当該行ｎに属する画素回路の動作を一フィールド期間（１ｆ）にわたって時系列的に表したものである。図示する様に、第１スイッチングトランジスタＴｒ２のゲートには、前の行からサンプリング用の制御信号ＷＳｎ−１が印加されている。これに対し第２スイッチングトランジスタＴｒ３のゲートには当該行の制御信号ＡＺｎが印加されている。まずタイミングＴ１で制御信号ＤＳｎが立ち上がり第３スイッチングトランジスタＴｒ４がオフすると、当該行の画素は非発光期間に入る。続いてタイミングＴ２１になると制御信号ＡＺｎが立ち上がり、スイッチングトランジスタＴｒ３がオンする。これにより、ドライブトランジスタＴｒｄのソース電位（Ｓ）に第２基準電位Ｖｓｓ２が書き込まれる。この時点でドライブトランジスタＴｒｄのゲート電位（Ｇ）はハイインピーダンスなので、ソース電位（Ｓ）の降下に追随して電圧が下がる。次にタイミングＴ２２で制御信号ＷＳｎ−１が立ち上がると、第１スイッチングトランジスタＴｒ２がオンしドライブトランジスタＴｒｄのゲート電位（Ｇ）に、第１基準電位Ｖｓｓ１が書き込まれる。ここでＶｓｓ１−Ｖｓｓ２＞Ｖｔｈを満たしており、Ｖｓｓ１−Ｖｓｓ２＝Ｖｇｓ＞Ｖｔｈとすることで、その後に行うＶｔｈ補正の準備を済ませる。また発光素子ＥＬの閾電圧をＶｔｈＥＬとすると、ＶｔｈＥＬ＞Ｖｓｓ２と設定することで、発光素子ＥＬにマイナスバイアスを印加する。これもＶｔｈ補正動作や移動度補正動作を正常に行うために必要である。
【００３７】
この後はタイミングＴ３からＴ４の間で、スイッチングトランジスタＴｒ２がオンしている状態でスイッチングトランジスタＴｒ４をオンすることにより、Ｖｔｈ補正動作を実行する。このときドライブトランジスタＴｒｄのゲート電位（Ｇ）はＶｓｓ１に保持されており、ドライブトランジスタＴｒｄがカットオフするまで出力電流Ｉｄｓが流れる。カットオフすると、ドライブトランジスタＴｒｄのソース電位（Ｓ）はＶｓｓ１−Ｖｔｈとなる。
【００３８】
この後スイッチングトランジスタＴｒ２をオフしさらにタイミングＴ５でサンプリングトランジスタＴｒ１をオンすることにより、先行開発例と同様に信号電圧をドライブトランジスタＴｒｄのゲートＧに書き込んだ上で、発光動作に移行する。
【００３９】
以上のシーケンスを行うことで、ＷＳラインを共有化しても正常な動作を行うことが可能である。図８に示した動作により、ゲートライン数を先行開発例に比べて１種類削減することが出来る。ゲート配線の削減は配線クロスオーバーの減少となり、歩留りを改善することが出来る。なお上述したシーケンスにおいて、制御信号ＷＳｎとＷＳｎ−１は、いずれもライトスキャナに含まれるシフトレジスタから行順次で出力されるシフトレジストパルスであり、一水平期間（１Ｈ）ずつ位相がシフトしている。信号電圧の書き込み動作とＶｔｈ補正動作は同時に行うことは出来ない。この関係で制御信号ＷＳのパルス幅は１Ｈ以下の長さに設定する必要がある。
【００４０】
図９は本発明にかかる画像表示装置の第２実施形態を示す模式的な回路図である。理解を容易にするため、図６に示した第２実施形態と対応する部分には対応する参照番号を付してある。説明の都合上図９の回路図は、当該行ｎに属する画素回路２ｎと一段前の画素行ｎ−１に属する画素回路２ｎ−１と、さらにその前の行ｎ−２に属する画素回路２ｎ−２とを縦に並べて描いてある。
【００４１】
第１実施形態と同様に、本第２実施形態においても、第１スイッチングトランジスタＴｒ２は、当該行ｎから１行前の行ｎ−１に属する主走査線ＷＳｎ−１を介してライトスキャナから制御信号ＷＳｎ−１を受け入れて動作する。本実施形態の特徴事項として、第２スイッチングトランジスタＴｒ３も、当該行ｎから２行前の行ｎ−２に属する主走査線ＷＳｎ−２を介してライトスキャナ４から制御信号ＷＳｎ−２を受け入れて動作する。かかる構成により、第１スイッチングトランジスタＴｒ２及び第２スイッチングトランジスタＴｒ３の両者に配すべき走査線を主走査線ＷＳで兼用することが出来る。よって各行に必要な独立走査線は、主走査線ＷＳと副走査線ＤＳの２種類のみとなり、これに対応してスキャナ部もライトスキャナ４とドライブスキャナ５のみが必要である。先行開発例では行毎に４本の独立ゲートラインが必要であったのに対し、本実施形態は２本の独立ゲートラインで済み、実にゲートラインを半減することが可能である。
【００４２】
図１０は、第２実施形態にかかる画素回路２ｎを切り取って示した模式図である。図から明らかなように、サンプリングトランジスタＴｒ１のゲートには、当該行の主走査線ＷＳｎが接続されており、制御信号ＷＳｎに従って映像信号Ｖｓｉｇの信号電圧をサンプリングする。第１スイッチングトランジスタＴｒ２はそのゲートが前行ｎ−１から分岐した主走査線ＷＳｎ−１に接続しており、映像信号のサンプリングよりも一水平期間（１Ｈ）だけ速いタイミングで第１基準電位Ｖｓｓ１をドライブトランジスタＴｒｄのゲートＧに書き込む。また第２スイッチングトランジスタＴｒ３は二つ前の行ｎ−２から分岐した主走査線ＷＳｎ−２にゲートが接続しており、当該行のサンプリング期間よりも二水平期間（２Ｈ）早いタイミングで第２基準電位Ｖｓｓ２をドライブトランジスタＴｒｄのソースＳに書き込んでいる。残る第３スイッチングトランジスタＴｒ４はそのゲートが主走査線ＷＳとは独立した副走査線ＤＳに接続している。
【００４３】
図１１は、第２実施形態にかかる画素回路２ｎの動作説明に供するタイミングチャートである。理解を容易にするため、図８に示した第１実施形態のタイミングチャートと同様の表記を採用している。図示する様にサンプリングトランジスタＴｒ１のゲートには制御信号ＷＳｎが印加される。第１スイッチングトランジスタＴｒ２のゲートには１Ｈ前の制御信号ＷＳｎ−１が印加される。第２スイッチングトランジスタＴｒ３のゲートには２Ｈ前の制御信号ＷＳｎ−２が印加される。これらの制御信号ＷＳｎ，ＷＳｎ−１，ＷＳｎ−２はいずれも同じ波形であり、位相のみが１Ｈずつずれている。
【００４４】
タイミングＴ１で制御信号ＤＳｎが立ち上がり第３スイッチングトランジスタＴｒ４がオフすることで、画素回路２ｎは非発光期間に入る。この後タイミングＴ２１で制御信号ＷＳｎ−２が立ち上がり第２スイッチングトランジスタＴｒ３がオンすることで、ドライブトランジスタＴｒｄのソースＳに第２基準電位Ｖｓｓ２が書き込まれる。続いてタイミングＴ２２で制御信号ＷＳｎ−１が立ち上がり、第１スイッチングトランジスタＴｒ２がオンする。これによりドライブトランジスタＴｒｄのゲートＧに第１基準電位Ｖｓｓ１が書き込まれる。このようにしてドライブトランジスタＴｒｄのゲートＧ及びソースＳはそれぞれ所定の基準電位Ｖｓｓ１及びＶｓｓ２に初期化もしくはリセットされる。
【００４５】
ここでタイミングＴ３‐Ｔ４になると、ドライブトランジスタＴｒｄのゲートＧがＶｓｓ１に接続されている一方ソースＳがＶｓｓ２から切り離されている状態で、第３スイッチングトランジスタＴｒ４がオンし所定のＶｔｈ補正動作が行われる。これは先行開発例及び第１実施形態と同様である。さらにこの後タイミングＴ５で走査線ＷＳｎが立ち上がり、サンプリングトランジスタＴｒ１がオンして映像信号Ｖｓｉｇの信号電位がドライブトランジスタＴｒｄのゲートＧに書き込まれ、その後発光動作に移行する。なお、タイミングＴ６‐Ｔ７ではサンプリングトランジスタＴｒ１をオンした状態で第３スイッチングトランジスタＴｒ４をオンして移動度補正をかけている。但し本発明はこれに限られるものではなく、制御信号ＷＳｎとＤＳｎをノンオーバーラップとして移動度補正を行わない、単純なＶｔｈ補正動作だけの機能を備えた画素回路にも適用可能であることは言うまでもない。
【００４６】
最後に、図１２は移動度補正期間Ｔ６‐Ｔ７における画素回路２の状態を示す回路図である。図示するように、移動度補正期間Ｔ６‐Ｔ７では、サンプリングトランジスタＴｒ１及びスイッチングトランジスタＴｒ４がオンしている一方、残りのスイッチングトランジスタＴｒ２及びＴｒ３がオフしている。この状態でドライブトランジスタＴｒ４のソース電位（Ｓ）はＶｓｓ１−Ｖｔｈである。このソース電位（Ｓ）は発光素子ＥＬのアノード電位でもある。前述したようにＶｓｓ１−Ｖｔｈ＜ＶｔｈＥＬと設定しておく事で、発光素子ＥＬは逆バイアス状態におかれ、ダイオード特性ではなく単純な容量特性を示す事になる。よってドライブトランジスタＴｒｄに流れる電流Ｉｄｓは画素容量Ｃｓと発光素子ＥＬの等価容量Ｃｏｌｅｄとの合成容量Ｃ＝Ｃｓ＋Ｃｏｌｅｄに流れ込む事になる。換言すると、ドレイン電流Ｉｄｓの一部が画素容量Ｃｓに負帰還され、移動度の補正が行われる。
【００４７】
図１３は上述したトランジスタ特性式２をグラフ化したものであり、縦軸にＩｄｓを取り横軸にＶｓｉｇを取ってある。このグラフの下方に特性式２も合わせて示してある。図１３のグラフは、画素１と画素２を比較した状態で特性カーブを描いてある。画素１のドライブトランジスタの移動度μは相対的に大きい。逆に画素２に含まれるドライブトランジスタの移動度μは相対的に小さい。この様にドライブトランジスタをポリシリコン薄膜トランジスタなどで構成した場合、画素間で移動度μがばらつく事は避けられない。例えば両画素１，２に同レベルの映像信号Ｖｓｉｇを書き込んだ場合、何ら移動度の補正を行わないと、移動度μの大きい画素１に流れる出力電流Ｉｄｓ１´は、移動度μの小さい画素２に流れる出力電流Ｉｄｓ２´に比べて大きな差が生じてしまう。この様に移動度μのばらつきに起因して出力電流Ｉｄｓの間に大きな差が生じるので、画面のユニフォーミティを損なう事になる。
【００４８】
そこで本発明では出力電流を入力電圧側に負帰還させる事で移動度のばらつきをキャンセルしている。トランジスタ特性式から明らかなように、移動度が大きいとドレイン電流Ｉｄｓが大きくなる。したがって負帰還量ΔＶは移動度が大きいほど大きくなる。図１３のグラフに示すように、移動度μの大きな画素１の負帰還量ΔＶ１は移動度の小さな画素２の負帰還量ΔＶ２に比べて大きい。したがって、移動度μが大きいほど負帰還が大きくかかる事となって、ばらつきを抑制する事が可能である。図示するように、移動度μの大きな画素１でΔＶ１の補正をかけると、出力電流はＩｄｓ１´からＩｄｓ１まで大きく下降する。一方移動度μの小さな画素２の補正量ΔＶ２は小さいので、出力電流Ｉｄｓ２´はＩｄｓ２までそれ程大きく下降しない。結果的に、Ｉｄｓ１とＩｄｓ２は略等しくなり、移動度のばらつきがキャンセルされる。この移動度のばらつきのキャンセルは黒レベルから白レベルまでＶｓｉｇの全範囲で行われるので、画面のユニフォーミティは極めて高くなる。以上をまとめると、移動度の異なる画素１と２があった場合、移動度の大きい画素１の補正量ΔＶ１は移動度の小さい画素２の補正量ΔＶ２に対して小さくなる。つまり移動度が大きいほどΔＶが大きくＩｄｓの減少値は大きくなる。これにより移動度の異なる画素電流値は均一化され、移動度のばらつきを補正する事ができる。
【００４９】
以下参考の為図１４を参照して、上述した移動度補正の数値解析を行う。図１４に示すように、トランジスタＴｒ１及びＴｒ４がオンした状態で、ドライブトランジスタＴｒｄのソース電位を変数Ｖに取って解析を行う。ドライブトランジスタＴｒｄのソース電位（Ｓ）をＶとすると、ドライブトランジスタＴｒｄを流れるドレイン電流Ｉｄｓは以下の式３に示す通りである。
【数１】
2007316453.tif 000003
【００５０】
またドレイン電流Ｉｄｓと容量Ｃ（＝Ｃｓ＋Ｃｏｌｅｄ）の関係により、以下の式４に示す様にＩｄｓ＝ｄＱ／ｄｔ＝ＣｄＶ／ｄｔが成り立つ。
【数２】
2007316453.tif 000004
【００５１】
式４に式３を代入して両辺積分する。ここで、ソース電圧Ｖ初期状態は−Ｖｔｈであり、移動度ばらつき補正時間（Ｔ６‐Ｔ７）をｔとする。この微分方程式を解くと、移動度補正時間ｔに対する画素電流が以下の数式５のように与えられる。
【数３】
2007316453.tif 000005
【００５２】
図１５は、式５をグラフ化した図であり、縦軸に出力電流Ｉｄｓを取り、横軸に映像信号Ｖｓｉｇを取ってある。パレメータとして移動度補正期間ｔ＝０ｕｓ、２．５ｕｓ及び５ｕｓの場合を設定している。さらに、移動度μもパラメータとして比較的大きい場合１．２μと比較的小さい場合０．８μをパラメータにとってある。ｔ＝０ｕｓとして実質的に移動度補正をかけない場合に比べ、ｔ＝２．５ｕｓでは移動度ばらつきに対する補正が十分にかかっていることがわかる。移動度補正なしではＩｄｓに４０％のばらつきがあったものが、移動度補正をかけると１０％以下に抑えられる。但しｔ＝５ｕｓとして補正期間を長くすると逆に移動度μの違いによる出力電流Ｉｄｓのばらつきが大きくなってしまう。この様に、適切な移動度補正を掛けるために、ｔは最適な値に設定する必要がある。図１５に示したグラフの場合、最適値はｔ＝２．５ｕｓの近辺である。
【図面の簡単な説明】
【００５３】
【図１】先行開発例にかかる画像表示装置を示すブロック図である。
【図２】先行開発例の画素回路を示す回路図である。
【図３】同じく先行開発例の画素回路を示す模式図である。
【図４】先行開発例にかかる画素回路の動作説明に供するタイミングチャートである。
【図５】本発明にかかる画像表示装置の第１実施形態を示すブロック図である。
【図６】第１実施形態に含まれる画素回路の構成を示す回路図である。
【図７】同じく第１実施形態にかかる画素回路の模式図である。
【図８】第１実施形態の動作説明に供するタイミングチャートである。
【図９】本発明にかかる画像表示装置の第２実施形態を示す回路図である。
【図１０】第２実施形態にかかる画素回路を示す模式図である。
【図１１】第２実施形態の動作説明に供するタイミングチャートである。
【図１２】同じく動作説明に供する回路図である。
【図１３】同じく動作説明に供するグラフである。
【図１４】同じく動作説明に供する回路図である。
【図１５】同じく動作説明に供するグラフである。
【符号の説明】
【００５４】
１・・・画素アレイ部、２・・・画素回路、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、７・・・補正用スキャナ、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒ２・・・第１スイッチングトランジスタ、Ｔｒ３・・・第２スイッチングトランジスタ、Ｔｒ４・・・第３スイッチングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、Ｃｓ・・・画素容量、ＥＬ・・・発光素子
【図１】
2007316453.tif 000006
【図２】
2007316453.tif 000007
【図３】
2007316453.tif 000008
【図４】
2007316453.tif 000009
【図５】
2007316453.tif 000010
【図６】
2007316453.tif 000011
【図７】
2007316453.tif 000012
【図８】
2007316453.tif 000013
【図９】
2007316453.tif 000014
【図１０】
2007316453.tif 000015
【図１１】
2007316453.tif 000016
【図１２】
2007316453.tif 000017
【図１３】
2007316453.tif 000018
【図１４】
2007316453.tif 000019
【図１５】
2007316453.tif 000020