(57)【要約】【課題】第１の比較素子の故障を検知することにより、信頼性の向上した歪検出装置を提供することを目的とするものである。【解決手段】検出対象の荷重に応じて出力信号を出力する素子部と、出力信号を補正するためのデータを保管する不揮発性メモリ４２と、不揮発性メモリ４２にデータを書き込むとともに不揮発性メモリ４２からデータを読み出し、データに基づいて出力信号を補正する制御ロジックと、不揮発性メモリ４２に保管されたデータを一時的に保管するシフトレジスタ４３と、不揮発性メモリ４２に保管されたデータとシフトレジスタ４３に保管されたデータを比較する第１の比較素子とを備え、電源起動時に不揮発性メモリ４２とシフトレジスタ４３のデータを比較して第１の比較素子４４ａの故障を判定する故障診断手段を設ける構成とした。【選択図】図４
2007240409.tif 000002
【特許請求の範囲】
【請求項１】
検出対象の荷重に応じて出力信号を出力する素子部と、前記出力信号を補正するためのデータを保管するメモリと、前記メモリに前記データを書き込むとともに前記メモリから前記データを読み出し、前記データに基づいて前記出力信号を補正する制御ロジックと、前記データを出力する信号処理回路と、前記メモリに保管された前記データを一時的に保管するシフトレジスタと、前記メモリに保管されたデータと前記シフトレジスタに保管されたデータを比較する第１の比較素子とを備え、電源起動時に前記メモリと前記シフトレジスタのデータとを比較して前記第１の比較素子の故障を判定する故障診断手段を設けた歪検出装置。
【請求項２】
前記メモリと前記シフトレジスタのデータを比較した後、各々のデータが一致した場合のみ前記データが入力されるラッチ用レジスタを設け、前記シフトレジスタと前記ラッチ用レジスタのデータを比較する第２の比較素子を設けた請求項１記載の歪検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に荷重を付加することによって発生する歪を検出する歪検出装置に関するものである。
【背景技術】
【０００２】
従来、この種の歪検出装置は、図７に示されるような構成を有していた。
【０００３】
図７は従来の歪検出装置の回路図である。
【０００４】
図７において、１は素子部で、この素子部１は４つの歪抵抗素子２によりブリッジ回路を構成している。３は不揮発性メモリで、この不揮発性メモリ３は補正データを記録している。４はＲＡＭで、このＲＡＭ４は素子部１からの出力信号を一時的に保管している。５は制御ロジックで、この制御ロジック５は前記不揮発性メモリ３に記憶した補正データをもとに、ＲＡＭ４に保管されているデータを補正する指令を出している。６は信号処理装置で、この信号処理装置６は前記制御ロジック５により、データの入出力端子７を介してデータの入出力を行っている。
【０００５】
以上のように構成された従来の歪検出装置について、次にその動作を説明する。
【０００６】
従来の歪検出装置に押圧力が付加されると、この押圧力により４つの歪抵抗素子２に曲げモーメントが発生する。そして、この歪抵抗素子２に曲げモーメントが生じると歪抵抗素子２の抵抗値が変化する。この抵抗値の変化を制御ロジック５の指令により、ＲＡＭ４に記憶させた後、予め不揮発性メモリ３に保存されている補正データにより補正して信号処理装置６に出力信号として出力するものであった。
【０００７】
そして、従来の歪検出装置においては、不揮発性メモリ３に記録されている補正データの改竄を防止するために、複数の不揮発性メモリ３に補正データを記録するとともに、その補正データを比較素子（図示せず）により比較することにより、補正データの改竄を発見し、出力信号が誤った補正データにより、補正されることを防止するものであった。
【０００８】
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開２００１−１４７１６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の構成においては、複数の不揮発性メモリ３に補正データを記録するとともに、その補正データを比較素子（図示せず）により比較することにより、改竄された補正データを特定していたため、比較素子（図示せず）が故障している場合には、補正データの改竄を検出できないこととなり、その結果、不正確な出力信号の補正が行われてしまうという課題を有していた。
【００１０】
本発明は上記従来の課題を解決するもので、比較素子の故障を検知することにより、不正確な出力信号の補正を防止することが可能な信頼性の向上した歪検出装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
上記目的を達成するために本発明は、検出対象の荷重に応じて出力信号を出力する素子部と、前記出力信号を補正するためのデータを保管するメモリと、前記メモリに前記データを書き込むとともに前記メモリから前記データを読み出し、前記データに基づいて前記出力信号を補正する制御ロジックと、前記データを出力する信号処理回路と、前記メモリに保管された前記データを一時的に保管するシフトレジスタと、前記メモリに保管されたデータと前記シフトレジスタに保管されたデータを比較する第１の比較素子とを備え、電源起動時に前記メモリと前記シフトレジスタのデータとを比較して前記第１の比較素子の故障を判定する故障診断手段を設けている。
【発明の効果】
【００１２】
電源起動時にはメモリとシフトレジスタのデータが異なるので、電源起動時にメモリとシフトレジスタのデータを第１の比較素子により比較し、第１の比較素子からデータ不一致の出力信号が検出されれば正常となり、一致の出力信号が検出されれば故障となり、故障の有無を検知できる。よって、信頼性の向上した歪検出装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施の形態における歪検出装置について、図面を参照しながら説明する。
【００１４】
図１は本発明の一実施の形態における歪検出装置の分解斜視図、図２は同歪検出装置の側断面図、図３は同歪検出装置における絶縁基板の下面図、図４は同歪検出装置の回路ブロック図である。
【００１５】
図１〜図４において、１１は略正方形形状のニッケルを重量％で約０．１％含有するステンレスからなる絶縁基板で、この絶縁基板１１の下面には図３に示すように、銀からなる電源電極１２、一対の出力電極１３、ＧＮＤ電極１４、４つの圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂを回路部１６により電気的に接続するように設けることによりブリッジ回路からなる素子部１７を構成している。さらに、前記絶縁基板１１には４つの頂点の外周端部に位置して上面から下面にわたって固定孔１８を設けるとともに、略中央に上面から下面にわたって検出孔１９を設けている。２０はニッケルを重量％で約４％含有するステンレス材料からなる押圧部材で、この押圧部材２０は、前記絶縁基板１１の検出孔１９の上面近傍を押圧する当接部２１を設けるとともに、下部の外側面にわたって雄ネジ２２を設けている。
【００１６】
また、押圧部材２０における長手方向の中央外側面に位置して廻り止め突部２３を設けるとともに、上面の外側面にわたって、取付用雄ネジ２４を設けている。２５は金属からなる第１の挟持部材で、この第１の挟持部材２５は、略中央に押圧部材挿通孔２６を設けている。
【００１７】
また、前記第１の挟持部材２５の４つの頂点には上面から下面にわたって固定孔２８を設けている。さらに、前記第１の挟持部材２５の上面には挿通孔２６の上側に位置して段差からなる６角形状の係止部３０を設けている。さらに、前記第１の挟持部材２５における押圧部材挿通孔２６を介して押圧部材２０における雄ネジ２２を前記絶縁基板１１における検出孔１９に挿通し、下方に突出した雄ネジ２２を、ナットからなる固定部材３１に螺合せしめて、固定している。
【００１８】
３２は金属からなる第２の挟持部材で、この第２の挟持部材３２は略中央上面から下方に向かってストッパー穴３３を設けており、このストッパー穴３３に押圧部材２０における雄ネジ２２からなる下部を収納している。また、前記第２の挟持部材３２におけるストッパー穴３３の上面周囲に位置して４つの突部３４を設けている。そしてこの第２の挟持部材３２における４つの突部３４は、この突部３４の無い部分に対向する位置に絶縁基板１１における圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂが配設されるように設けている。
【００１９】
さらに、前記第２の挟持部材３２の４つの頂点には上面から下面にわたって固定孔３５を設けるとともに、第２の挟持部材における上面の４つの固定孔３５の周囲に位置して同一平面状になるように挟持当接部３６を設けている。そして、第１の挟持部材２５における４つの固定孔２８、絶縁基板１１における４つの固定孔１８および第２の挟持部材３２における４つの固定孔３５の各々に４つのネジからなる固定部材３７を挿通させている。そして、この固定部材３７に４つのナット３８を螺合させることにより、第１の挟持部材２５における挟持当接部２９と、第２の挟持部材３２における挟持当接部３６とにより絶縁基板１１を挟持することにより、絶縁基板１１における検出孔１９の周囲を、前記第１の挟持部材２５および第２の挟持部材３２に対して上下方向に変位可能に構成している。
【００２０】
３９は回路基板で、この回路基板３９は下面にＩＣ４０を実装するとともに、このＩＣ４０を絶縁基板１１における電源電極１２、一対の出力電極１３およびＧＮＤ電極１４と電気的に接続している。そして、このＩＣ４０は、図４に示すように、制御ロジック４１とこの制御ロジック４１により制御されている例えば、フラッシュメモリー、ＥＥＰＲＯＭ、ＰＲＯＭ等の不揮発性メモリ４２と、この不揮発性メモリ４２に記憶された補正データを一時的に保管するシフトレジスタ４３と、前記不揮発性メモリ４２の補正データと、シフトレジスタ４３に保管された補正データとを比較する第１の比較素子４４ａと、この第１の比較素子４４ａの比較結果により、制御ロジック４１の指令を基に、補正データを一時的に保管した後、アナログ回路部４５に出力するラッチ用レジスタ４６と、ラッチ用レジスタ４６の故障を検知する第２の比較素子４４ｂとにより構成されている。そしてまた、前記ＩＣ４０における制御ロジック４１は外付けの信号処理装置４７と第１の入出力端子４８および第２の入出力端子４９により接続されている。
【００２１】
５０はケースで、このケース５０は外方へ突出するように、コネクタ部５１を設けており、このコネクタ部５１の内側に前述の第１の入出力端子４８および第２の入出力端子４９を含む６つのコネクタ端子５２を設けており、このコネクタ端子５２を前記回路基板３９におけるＩＣ４０と電気的に接続させている。
【００２２】
以上のように構成された本発明の一実施の形態における歪検出装置について、次にその組立方法について説明する。
【００２３】
まず、ステンレス板（図示せず）の下面にガラスペースト（図示せず）を印刷した後、約８５０℃で約１０分間焼成し、絶縁基板１１を形成する。
【００２４】
次に、前記絶縁基板１１の下面に位置して銀のペースト（図示せず）を印刷し、約８５０℃で約１０分間焼成し、前記絶縁基板１１の下面に電源電極１２、一対の出力電極１３、ＧＮＤ電極１４および回路部１６を形成する。
【００２５】
次に、前記絶縁基板１１の下面の圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂを設ける位置にメタルグレーズ系ペースト（図示せず）を印刷した後、約１３０℃で約１０分間乾燥する。
【００２６】
次に、前記絶縁基板１１を約８５０℃で約１０分間焼成し、絶縁基板１１に４つの圧縮側歪抵抗素子１５ａおよび４つの引張側歪抵抗素子１５ｂを形成する。
【００２７】
次に、前記絶縁基板１１の電源電極１２、一対の出力電極１３、ＧＮＤ電極１４、を除く絶縁基板１１の下面にガラスからなるペースト（図示せず）を印刷した後、約６４０℃で約１０分間焼成し、絶縁基板１１の下面に保護層１１ａを形成する。
【００２８】
次に、絶縁基板１１の上面に第１の挟持部材２５を当接させた後、第１の挟持部材２５の押圧部材挿通孔２６および絶縁基板１１における検出孔１９に上方から押圧部材２０における雄ネジ２２からなる下部を挿通させるとともに、第１の挟持部材２５における係止部３０に押圧部材２０における廻り止め突部２３を収納する。
【００２９】
次に、押圧部材２０における雄ネジ２２にナットからなる固定部材３１を下方から螺合させることにより、押圧部材２０における当接部材２１を絶縁基板１１における検出孔１９の上面近傍に当接させる。
【００３０】
次に、第２の挟持部材３２におけるストッパー穴３３の内側に押圧部材２０における雄ネジおよびナットからなる固定部材３１を収納するとともに、絶縁基板１１における４つの固定孔１８の周辺の下面を第２の挟持部材３２における挟持当接部３６に当接させる。
【００３１】
次に、第２の挟持部材３２における４つの固定孔３５、絶縁基板１１における固定孔１８および第１の挟持部材２５における固定孔２８に、下方から４つのネジからなる固定部材３７を挿通させた後、ナット３８で螺合させることにより、第１の挟持部材２５における挟持当接部２９と第２の挟持部材３２における挟持当接部３６とにより、絶縁基板１１を挟持させる。
【００３２】
最後に、第２の挟持部材３２に予めＩＣ４０を実装した回路基板３９を固着した後、ケース５０に第１の挟持部材２５、絶縁基板１１、第２の挟持部材３２におよび回路基板３９を装着した後、ケース５０におけるコネクタ端子５２を回路基板３９にはんだ付けする。
【００３３】
次に、上記歪検出装置の動作を説明する。
【００３４】
まず、押圧部材２０における取付用雄ネジ２４を相手側取付部材（図示せず）に取り付ける。
【００３５】
押圧部材２０に上方より押圧力が作用すると、この押圧力により前記絶縁基板１１の表面に歪が発生し、絶縁基板１１の下面に設けられた４つの圧縮側歪抵抗素子１５ａに圧縮応力が作用するとともに、４つの引張側歪抵抗素子１５ｂに引張応力が作用する。そして、この圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂに歪が発生すると、この圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂの抵抗値が変化するため、この抵抗値の変化を一対の出力電極１３からブリッジ回路としての出力をアナログ回路部４５に出力し、絶縁基板１１に加わる荷重を測定するものである。
【００３６】
ここで、歪検出装置の周囲の温度が変化する場合を考える。素子部１７における圧縮側歪抵抗素子１５ａおよび引張側歪抵抗素子１５ｂの抵抗値が温度変化により、変化するため、歪検出装置からの出力信号が、図５に示すように、高温になるに従い、出力特性が急な勾配になるものである。そして、温度変化による、出力信号の差をなくすため、本発明の一実施の形態における歪検出装置においては、補正用データを不揮発性メモリ４２に記憶しておき、この補正データにより、歪検出装置の出力信号を補正するものである。そして、補正信号をＩＣ４０における不揮発性メモリ４２に入力するには、まず、図６に示すように、信号処理装置４７から第２の入出力端子４９を介して、５Ｖからなる中間電圧で構成されたトリガー信号５３を制御ロジック４１に入力し、制御ロジック４１を起動させる。次に、続けて、第２の入出力端子４９から１０Ｖの上電圧と５Ｖの中間電圧との間の矩形波信号で構成されたクロック信号５４を制御ロジック４１に入力すると同時に、信号処理装置４７から制御ロジック４１に第１の入出力端子４８を介して６ｂｉｔの書き込みコマンド５５を入力する。
【００３７】
次に、制御ロジック４１は、自らが書き込みコマンド５５を受けたことを伝える確認データ５６を信号処理装置４７に出力した後、６０ｂｉｔからなる補正データ５７を信号処理装置４７から第１の入出力端子４８を介して制御ロジック４１の指令により、不揮発性メモリ４２に入力する。そして、続けて、前記補正データ５７を反転させたデータに相当する６０ｂｉｔからなる第２の補正データ（図示せず）を信号処理装置４７、第１の入出力端子４８および制御ロジック４１を介して不揮発性メモリ４２に入力する。そして、不揮発性メモリ４２からシフトレジスタ４３および第１の比較素子４４ａに同時に補正データ５７を入力した後、続けて第２の補正データ（図示せず）をシフトレジスタ４３および第１の比較素子４４ａに入力する。そうすると、シフトレジスタ４３に保管された補正データ分だけ、第１の比較素子４４ａに第１の補正データが到達する時間に遅れが生じ、結果として、６０ｂｉｔからなる第１の補正データ５７と第２の補正データ（図示せず）とを第１の比較素子４４ａにて比較することになる。そして、第１の比較素子４４ａにより、第１の補正データと第２の補正データ（図示せず）を反転させたデータとが等しい場合には、制御ロジック４１からの指令により、シフトレジスタ４３のデータをラッチ用レジスタ４６に移動させて、信頼性の確立したデータとしてアナログ回路（図示せず）に送付して、歪検出装置の出力信号を補正するものである。
【００３８】
そしてまた、第１の比較素子４４ａは、電源立ち上げ時、すなわち、信号処理装置４７から第２の入出力端子４９を介して、５Ｖからなる中間電圧で構成されたトリガー信号５３を制御ロジック４１に入力した直後に、不揮発性メモリ４２とシフトレジスタ４３とのデータを第１の比較素子４４ａにより比較する。そうすると、不揮発性メモリ４２には補正データ５７が入力されているが、シフトレジスタ４３には初期値であるオール０のワードが記憶される。したがって、第１の比較素子４４ａからは、不揮発性メモリ４２に記憶された補正データ５７とシフトレジスタ４３に記憶されたデータとが一致しない比較結果が出力される。
【００３９】
ここで、第１の比較素子４４ａが故障している場合を考えると、上述の如く、電源立ち上げ時において、不揮発性メモリ４２に記憶された補正データ５７とシフトレジスタ４３に記憶されたデータを比較しても、両者のデータが一致しないにも関わらず、補正データ５７とシフトレジスタ４３とのデータが同一であるとの出力信号が第１の比較素子４４ａから制御ロジックに出力される。ところが、制御ロジック４１には、予め、電源立ち上げ時の、第１の比較素子４４ａからの出力信号が不揮発性メモリ４２のデータとシフトレジスタ４３のデータとが不一致である場合には、正常であるとし、不揮発性メモリ４２のデータとシフトレジスタ４３のデータとが一致する場合には、異常であると認識するように構成されている。したがって、電源立ち上げ時に不揮発性メモリ４２に記憶されているデータとシフトレジスタ４３とに記憶されているデータとを比較することにより、第１の比較素子４４ａの故障を検知することができる。
【００４０】
すなわち、本発明の一実施の形態における歪検出装置においては、電源起動時に不揮発性メモリ４２とシフトレジスタ４３のデータを比較して第１の比較素子４４ａの故障を判定する故障診断手段を設けたため、電源起動時には、不揮発性メモリ４２とシフトレジスタ４３とのデータが異なることとなり、これにより、第１の比較素子４４ａからデータ不一致の出力信号を検出することにより、第１の比較素子の故障を検知することができる。
【００４１】
ここで、さらに、ラッチ用レジスタ４６が故障することによりラッチ用レジスタ４６のデータが固定してしまい、常時、誤った補正データをラッチ用レジスタ４６からアナログ回路部４５に出力される場合を考えると、本発明の一実施の形態における歪検出装置においては、第２の比較素子４４ｂにより、シフトレジスタ４３の記録されたデータとラッチ用レジスタ４６に記録されたデータとを比較することにより、ラッチ用レジスタ４６の故障を検知することができるものである。シフトレジスタ４３とラッチ用レジスタ４６とのデータが第２の比較素子４４ｂによる比較により、同一である場合には、ラッチ用レジスタ４６は正常であるとし、非同一である場合には、異常であるとして、故障情報を外部へ出力するものである。
【００４２】
すなわち、本発明の一実施の形態における歪検出装置においては、シフトレジスタ４３とラッチ用レジスタ４６とのデータを比較する第２の比較素子４４ｂを設けたため、シフトレジスタ４３とラッチ用レジスタ４６のデータが不一致である場合には、ラッチ用レジスタ４６が故障しているとして、故障情報を出力することができる。
【産業上の利用可能性】
【００４３】
本発明にかかる歪検出装置は、故障検知を行って信頼性を向上し、各種機器に用いることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の一実施の形態における歪検出装置の分解斜視図
【図２】同歪検出装置の側断面図
【図３】同歪検出装置における絶縁基板の下面図
【図４】同歪検出装置におけるＩＣの回路ブロック図
【図５】同歪検出装置における第１の入出力端子および第２の入出力端子から補正用のデータを送付する状態を示す図
【図６】歪検出装置の周囲の温度変化により、歪検出装置の出力信号が変化する状態を示す図
【図７】従来の歪検出装置におけるＩＣの回路ブロック図
【符号の説明】
【００４５】
１７  素子部
４０  ＩＣ
４１  制御ロジック
４２  不揮発性メモリ
４３  シフトレジスタ
４４ａ  第１の比較素子
４４ｂ  第２の比較素子
４６  ラッチ用レジスタ
４７  信号処理装置
４８  第１の入出力端子
４９  第２の入出力端子
５３  トリガー信号
５４  クロック信号
５７  補正データ
【図１】
2007240409.tif 000003
【図２】
2007240409.tif 000004
【図３】
2007240409.tif 000005
【図４】
2007240409.tif 000006
【図５】
2007240409.tif 000007
【図６】
2007240409.tif 000008
【図７】
2007240409.tif 000009