(57)【要約】【課題】  回路規模が小さくトータルの消費電流も少なくて済む周波数逓倍回路およびこれを用いた送受信回路を提供する。【解決手段】  ギルバートセル型の差動回路の下段差動対のトランジスタをそれぞれ同一の入力を受ける２組のトランジスタ（Ｑ５ａ，Ｑ５ｂ；Ｑ６ａ，Ｑ６ｂ）で構成して上段差動部の各トランジスタ（Ｑ１〜Ｑ４）と直列形態に接続し、それぞれに定電流源（Ｉ１，Ｉ２）を接続するとともに、上段差動トランジスタ対のエミッタ端子間（もしくはソース端子間）をそれぞれ容量（Ｃ１，Ｃ２）で結合した回路を周波数逓倍回路として用いるようにした。【選択図】図１
2007150671.tif 000002
【特許請求の範囲】
【請求項１】
２組の差動トランジスタ対を含む上段差動部と、１組の差動トランジスタ対を含む下段差動部と、電流源とが、第１の電源電圧端子と第２の電源電圧端子との間に縦積み接続され、
前記上段差動部の２組の差動トランジスタ対のうち一方のトランジスタのコレクタ端子もしくはドレイン端子に第１の負荷素子が共通に接続され、前記上段差動部の他方のトランジスタのコレクタ端子もしくはドレイン端子に第２の負荷素子が共通に接続され、
前記上段差動部の２組の差動トランジスタにそれぞれ互いに逆相関係の第１及び第２信号が入力され、前記下段差動部の１組の差動トランジスタに互いに逆相関係で前記第１及び第２信号と同一周波数の第３及び第４信号が入力されるようにされてなるギルバートセル型差動回路からなり、前記第１ないし第４信号の周波数の２倍の周波数の信号を出力する周波数逓倍回路であって、
前記下段差動部の差動トランジスタのそれぞれは、同一の入力を受ける一対のトランジスタで構成されて、前記上段差動部の対応する差動トランジスタと直列形態に接続され、
前記下段差動部の同一の入力を受ける対を成すトランジスタの各共通エミッタ端子もしくは共通ソース端子と前記第２の電源電圧端子との間にそれぞれ定電流源が接続され、
前記上段差動部の２組の差動トランジスタ対のエミッタ端子間もしくはソース端子間はそれぞれ容量素子を介して結合されていることを特徴とする周波数逓倍回路。
【請求項２】
前記下段差動部の前記同一の入力を受ける対を成すトランジスタのそれぞれの共通エミッタ端子間もしくは共通ソース端子間にはインピーダンス素子が接続されていることを特徴とする請求項１に記載の周波数逓倍回路。
【請求項３】
前記インピーダンス素子は容量素子であることを特徴とする請求項２に記載の周波数逓倍回路。
【請求項４】
前記インピーダンス素子は抵抗素子であることを特徴とする請求項２に記載の周波数逓倍回路。
【請求項５】
前記下段差動部のトランジスタのエミッタ端子間もしくはソース端子間は電気的に短絡の状態にされていることを特徴とする請求項１に記載の周波数逓倍回路。
【請求項６】
前記容量素子の容量値Ｃは、伝達される信号の周波数をｆａ、差動トランジスタの内部エミッタ抵抗をｒeとおくと、次式
Ｃ＞１／（２πｒe×ｆａ）
を満足するように設定されていることを特徴とする請求項３に記載の周波数逓倍回路。
【請求項７】
前記ギルバートセル型差動回路の前段には、出力段が一対のエミッタフォロワで構成されている第一回路が設けられ、前記出力段のそれぞれのエミッタフォロワ・トランジスタのベース電位が前記上段差動部の２組の差動トランジスタのベース端子もしくはゲート端子にそれぞれ入力され、前記出力段のそれぞれのエミッタフォロワ・トランジスタのエミッタ電位が前記上段差動部の２組の差動トランジスタのベース端子もしくはゲート端子にそれぞれ入力されていることを特徴とする請求項１〜６のいずれかに記載の周波数逓倍回路。
【請求項８】
前記第一回路は、
一対の差動トランジスタと、該差動トランジスタのコレクタ端子もしくはドレイン端子にそれぞれ接続された負荷抵抗と、前記差動トランジスタの共通エミッタ端子もしくは共通ソース端子に接続された定電流源と、を有する差動増幅段と、
前記差動トランジスタのコレクタ端子もしくはドレイン端子に接続された一対のエミッタフォロワからなる出力段と、
を備える差動増幅回路であることを特徴とする請求項７に記載の周波数逓倍回路。
【請求項９】
所定の周波数の発振信号を発生する発振回路と、該発振回路の後段に設けられ前記発振信号よりも高い周波数の局部発振信号を生成する周波数変換回路と、該周波数変換回路で生成された局部発振信号と受信信号とを合成してダウンコンバートを行なうミキサ回路と、を備えた受信回路であって、
前記周波数変換回路は請求項１〜８のいずれかに記載の周波数逓倍回路が複数個直列に接続されて構成されていることを特徴とする受信回路。
【請求項１０】
所定の周波数の発振信号を発生する発振回路と、該発振回路の後段に設けられ前記発振信号よりも高い周波数の局部発振信号を生成する周波数変換回路と、該周波数変換回路で生成された局部発振信号と送信信号とを合成してアップコンバートを行なうミキサ回路と、を備えた送信回路であって、
前記周波数変換回路は請求項１〜８のいずれかに記載の周波数逓倍回路が複数個直列に接続されて構成されていることを特徴とする送信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信システムを構成する通信用半導体集積回路における局部発振信号の周波数を変換する周波数逓倍回路およびこれを用いた送受信回路に適用して有効な技術に関し、特にギルバートセル型の差動回路を用いた周波数逓倍回路および送受信回路に利用して有効な技術に関する。
【背景技術】
【０００２】
コードレス電話器や携帯電話機のような無線通信機器には、受信信号や送信信号に高周波の局部発振信号をミキサで合成して周波数のダウンコンバートやアップコンバートを行なったり、送信信号の変調や受信信号の復調を行なったりする通信用半導体集積回路（以下、高周波ＩＣと称する）が用いられている。かかる高周波ＩＣにおいては、受信信号や送信信号と合成される高周波の局部発振信号を生成するため、発振回路（ＶＣＯ）と該発振回路で生成された発振信号の周波数を逓倍する周波数変換回路が用いられている。
【０００３】
従来、このような周波数逓倍回路としては、ＰＬＬ（フェーズロックドループ）回路を用いているものが多かった。しかしながら、ＰＬＬ回路は発振回路の他に位相比較器やチャージポンプ、分周回路などを必要とするため、回路規模が大きくなりチップサイズの増大を招くという問題点がある。一方、発振信号の周波数を逓倍する周波数逓倍回路としてギルバートセル型の差動回路を用いるようにした発明が提案されている（特許文献１）。
【特許文献１】特開２００３−２２９７２２号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の発明は、ＰＬＬ回路を用いた周波数逓倍回路に比べて回路規模が小さくなるという利点を有する。しかしながら、ギルバートセルの上段差動部と下段差動部に、それぞれ容量素子を介して高周波の発振信号を入力させる構成となっている。そのため、入力容量と差動バイポーラ・トランジスタのベースに寄生する容量とで入力信号が分圧された電圧がベース端子に印加されることになるので、ロスが発生してしまい、回路の増幅効率が悪いという課題がある。
【０００５】
一方、受信信号や送信信号のダウンコンバートやアップコンバートを行なうミキサに供給すべき局部発振信号は、ミキサのＮＦ（ノイズフィギュア）やゲインなどの特性を確保する上から、ある一定レベル以上の振幅が必要とされる。ところが、ギルバートセル型の差動回路を用いた周波数逓倍回路にあっては、入力振幅が大きくなると図５や図６に示すように、一対の差動出力ＯＸ，ＯＹ間の電力差と位相差が大きくなってしまうため、充分な振幅の出力が得られないという不具合がある。
【０００６】
このように入力振幅が大きくなると、差動出力ＯＸ，ＯＹ間の電力差と位相差が大きくなってしまう理由を説明する。図９は一般的なギルバートセル型の差動回路を示す。この回路に同一周波数で互いに逆相の信号ＩＸ１，ＩＸ２；ＩＹ１，ＩＹ２を入力すると、２倍の周波数の差動信号ＯＸ，ＯＹが出力される。図１０（ａ）に示すように、入力ＩＸ１，ＩＸ２；ＩＹ１，ＩＹ２の振幅が小さい場合は、入力が差動トランジスタＱ１〜Ｑ４の線形動作領域のしきい値（点線Ｖｔｈ）を越える時間が短いため、差動トランジスタ対の一方が完全なオフの状態"ＯＦＦ"になる期間が短い。
【０００７】
これに対し、図１０（ｂ）に示すように、入力ＩＸ１，ＩＸ２；ＩＹ１，ＩＹ２の振幅が大きくなると、入力が差動トランジスタの線形動作領域のしきい値を越える時間が長くなるため、差動トランジスタ対の一方が完全なオフの状態"ＯＦＦ"になる期間も長くなる。その結果、一対の負荷抵抗Ｒ１，Ｒ２に流れる電流のバランスが悪くなる、つまり出力電圧の変化を生む負荷抵抗Ｒ１，Ｒ２の一方にほとんど電流が流れなくなることにより、差動出力ＯＸ，ＯＹ間の振幅差と位相差が大きくなると考えられる。
【０００８】
そこで、ギルバートセルの次段に増幅回路を設け、ゲインの低いギルバートセルで発振信号の周波数を上げてから振幅を増幅するか、あるいは振幅の大きな信号をギルバートセルに入力して発振信号の周波数を上げてから波形整形してミキサに供給することを考えた。
【０００９】
しかしながら、かかる方式では、所望の振幅の発振信号をミキサに供給するのに何段もの増幅回路を追加したり、負荷としてスパイラルインダクタンスを適用するなどの対策をしなくてはならない。そのため、それによってギルバートセルそのものあるいは後段に設ける回路の規模が大きくなり、チップサイズの増大をもたらすとともにトータルの消費電流も多くなってしまうという課題が生じる。
【００１０】
また、ギルバートセルの負荷抵抗を大きくしてゲインを高くすることは、寄生容量と負荷抵抗とのＲＣ積により出力信号の周波数帯域を制限することになるため、数ＧＨｚの局部発振信号を必要とする無線通信機器の送受信回路に用いられる周波数逓倍回路においては妥当な選択ではない。
【００１１】
この発明の目的は、回路規模が小さくトータルの消費電流も少なくて済む周波数逓倍回路およびこれを用いた送受信回路を提供することにある。
【００１２】
この発明の他の目的は、無線通信機器の送受信回路において周波数変換のために用いられる局部発振信号を生成するのに好適な周波数逓倍回路を提供することにある。
この発明の上記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、ギルバートセル型の差動回路の下段差動対のトランジスタ（Ｑ５，Ｑ６）をそれぞれ同一の入力を受ける一対のトランジスタ（Ｑ５ａ，Ｑ５ｂとＱ６ａ，Ｑ６ｂ）で構成して上段差動部の各トランジスタ（Ｑ１，Ｑ２，Ｑ３，Ｑ４）と直列形態に接続し、それぞれに定電流源（Ｉ１，Ｉ２）を接続する。これとともに、上段差動トランジスタ対（Ｑ１，Ｑ２とＱ３，Ｑ４）のエミッタ端子間（もしくはソース端子間）をそれぞれ容量（Ｃ１，Ｃ２）で結合した回路を周波数逓倍回路として用いるようにしたものである。また、下段差動部のトランジスタの共通エミッタ端子間（もしくは共通ソース端子間）は、インピーダンスを有する素子（容量もしくは抵抗）で接続する。
【００１４】
前記した手段によれば、上段差動トランジスタ対のエミッタ端子間をそれぞれ容量結合したことにより、差動トランジスタ対の切替え動作がにぶくなり、差動対の一方が完全なオフの状態になるのを回避することができる。そのため、振幅の大きな信号が入力されても差動出力間の振幅差と位相差が大きくならなくなり、後段に出力の振幅を増大させる増幅回路や波形整形する増幅回路を設ける必要がなくなる。
【００１５】
それによって、回路規模が小さくトータルの消費電流も少なくて済む周波数逓倍回路が得られるようになる。また、周波数逓倍回路そのもののゲインを高くする必要がないため、出力信号の周波数帯域を制限されるのを回避することができる。
【００１６】
なお、上段差動トランジスタ対のエミッタ端子間に容量ではなく抵抗を挿入することで入力ダイナミックレンジを広げ、差動出力間の振幅差が大きくならないようにすることも考えられるが、抵抗を挿入すると、上段差動部の周波数帯域が落ちるので、数ＧＨｚ（ギガヘルツ）のような高周波の信号を逓倍する回路には適していない。よって、上段差動トランジスタ対のエミッタ端子間のインピーダンス素子は容量が望ましい。
【発明の効果】
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、回路規模が小さくトータルの消費電流も少なくて済む周波数逓倍回路およびこれを用いた送受信回路を実現することができる。また、無線通信機器の送受信回路において周波数変換のために用いられる局部発振信号を生成するのに好適な周波数逓倍回路が得られる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１には本発明に係るギルバートセル型周波数逓倍回路の一実施例が示されている。この実施例の周波数逓倍回路は、電源電圧端子Ｖｃｃと接地点ＧＮＤとの間に、縦積みにされた上段差動部と下段差動部とからなる。
【００１９】
上段差動部は、対を成す２組の差動トランジスタＱ１，Ｑ２およびＱ３，Ｑ４と、Ｑ１，Ｑ３のコレクタ端子と電源電圧Ｖｃｃとの間に共通に接続された負荷抵抗Ｒ１と、Ｑ２，Ｑ４のコレクタ端子と電源電圧Ｖｃｃとの間に共通に接続された負荷抵抗Ｒ２とからなる。そして、差動トランジスタＱ１とＱ２のエミッタ間は容量Ｃ１を介して結合され、差動トランジスタＱ３とＱ４のエミッタ間は容量Ｃ２を介して結合されている。
【００２０】
トランジスタＱ１，Ｑ４のベース端子に、前段の差動増幅回路（図２参照）からの信号Ｉ１Ｘが共通に入力され、Ｑ２，Ｑ３のベース端子に信号Ｉ１Ｘと逆相すなわち位相が１８０度ずれている信号Ｉ１Ｙが共通に入力されている。また、負荷抵抗Ｒ２とトランジスタＱ２，Ｑ４のコレクタ端子との結合ノードが出力端子ＯＵＴ１に接続され、負荷抵抗Ｒ１とトランジスタＱ１，Ｑ３のコレクタ端子との結合ノードが出力端子ＯＵＴ２に接続され、出力ＯＸ，ＯＹが取り出されるようにされている。
【００２１】
下段差動部は、互いにエミッタ共通接続された２組のトランジスタＱ５ａ，Ｑ５ｂおよびＱ６ａ，Ｑ６ｂと、Ｑ５ａ，Ｑ５ｂのエミッタ端子と接地点ＧＮＤ（０Ｖ）との間に共通に接続された定電流源Ｉ１と、Ｑ６ａ，Ｑ６ｂのエミッタ端子と接地点ＧＮＤ（０Ｖ）との間に共通に接続された定電流源Ｉ２とからなる。そして、トランジスタＱ５ａ，Ｑ５ｂは上段差動部の差動トランジスタＱ１，Ｑ２と直列に接続され、トランジスタＱ６ａ，Ｑ６ｂは上段差動部の差動トランジスタＱ３，Ｑ４と直列に接続され、Ｑ５ａ，Ｑ５ｂの共通エミッタ端子とＱ６ａ，Ｑ６ｂの共通エミッタ端子との間は容量Ｃ３を介して結合されている。
【００２２】
また、トランジスタトランジスタＱ５ａ，Ｑ５ｂのベース端子に前段の差動増幅回路からの信号Ｉ２Ｘが共通に入力され、Ｑ６ａ，Ｑ６ｂのベース端子に信号Ｉ２Ｘと逆相すなわち位相が１８０度ずれている信号Ｉ２Ｙが共通に入力されている。これにより、Ｑ５ａ，Ｑ５ｂとＱ６ａ，Ｑ６ｂとが差動動作する。なお、この実施例では、上段差動部の差動トランジスタＱ１〜Ｑ４と下段差動部のトランジスタＱ５ａ〜Ｑ６ｂは同一のサイズの素子とされている。従って、Ｑ１〜Ｑ４とＱ５ａ〜Ｑ６ｂの内部エミッタ抵抗は同一である。
【００２３】
図９に示されている一般的なギルバートセルと比較すると明らかなように、本実施例の周波数逓倍回路２０は、ギルバートセルの下段差動部の差動トランジスタＱ５，Ｑ６が、それぞれ並列形態のトランジスタＱ５ａ，Ｑ５ｂとＱ６ａ，Ｑ６ｂに置き換わっている。これとともに、Ｑ５ａ，Ｑ５ｂとＱ６ａ，Ｑ６ｂは上段差動部の差動トランジスタＱ１，Ｑ２およびＱ３，Ｑ４とそれぞれ直列に接続され、Ｑ１とＱ２のエミッタ間およびＱ３とＱ４のエミッタ間が容量結合されたものであり、基本的にはギルバートセルと同様な構成を有する。
【００２４】
従って、ギルバートセルと同様に２組の差動入力Ｉ１Ｘ，Ｉ１ＹとＩ２Ｘ，Ｉ２Ｙの周波数の和に等しい周波数成分を有する信号を出力から取り出せることが分かる。本実施例では、差動入力Ｉ１Ｘ，Ｉ１ＹとＩ２Ｘ，Ｉ２Ｙは、図２の差動増幅回路のような回路により、共通の信号ＩＸ，ＩＹに基づいて生成された互いにレベルの異なる信号であり、差動入力Ｉ１Ｘ，Ｉ１Ｙの周波数とＩ２Ｘ，Ｉ２Ｙの周波数は等しい。よって、本実施例の回路は、信号ＩＸ，ＩＹの周波数の２倍の周波数の信号を出力する周波数逓倍回路として動作する。
【００２５】
図２には、前記実施例の周波数逓倍回路の入力信号Ｉ１Ｘ，Ｉ１ＹとＩ２Ｘ，Ｉ２Ｙを生成する回路の一例が示されている。この実施例の回路は、一対の差動トランジスタＱ１１，Ｑ１２とその負荷抵抗Ｒ１１，Ｒ１２および定電流源Ｉ１０からなる差動増幅段と、Ｑ１１，Ｑ１２のコレクタ電圧をそれぞれベース端子に受けるトランジスタＱ１３，Ｑ１４とそのエミッタに接続された定電流源Ｉ１１，Ｉ１２からなる一対のエミッタフォロワ型出力段とにより構成された一般的な差動増幅回路である。
【００２６】
この差動増幅回路は、図示しない発振回路等から供給される所定の周波数の差動信号ＩＸ，ＩＹに基づいて、図１の周波数逓倍回路の上段差動部の入力レベルに適した差動信号Ｏ１Ｘ，Ｏ１Ｙおよび下段差動部の入力レベルに適した差動信号Ｏ２Ｘ，Ｏ２Ｙを生成し出力する。
【００２７】
具体的には、出力段のトランジスタＱ１３，Ｑ１４のベース入力電位Ｏ１Ｘ，Ｏ１Ｙが、図１のギルバートセル型周波数逓倍回路の上段差動対Ｑ１〜Ｑ４の入力Ｉ１Ｘ，Ｉ１Ｙとされる。また、トランジスタＱ１３，Ｑ１４のエミッタ電位Ｏ２Ｘ，Ｏ２Ｙが、下段差動対Ｑ５ａ〜Ｑ６ｂの入力Ｉ２Ｘ，Ｉ２Ｙとされるように接続がなされる。これにより、周波数逓倍回路の入力Ｉ１Ｘ，Ｉ１Ｙは、Ｉ２Ｘ，Ｉ２Ｙよりもトランジスタのベース・エミッタ間電圧（ＰＮ接合の順方向電圧）分だけ高い電位とされる。
【００２８】
次に、図１の周波数逓倍回路の特性を説明する。図１の周波数逓倍回路の上段差動部の片側の差動対を取り出して図示すると図３（ａ）のようになる。この差動対の特性を説明する前に、これに類似した構成を有する図３（ｂ）のような差動トランジスタのエミッタ間に抵抗ＲEを有する差動増幅回路を考える。
【００２９】
図３（ｂ）の回路の利得Ｇｖ１は、トランジスタＱ１，Ｑ２の内部エミッタ抵抗をｒe（＝ ＫＴ／ｑ・I１）、負荷抵抗Ｒ１とＲ２の抵抗値をＲLとおくと、次式（１）
【数１】
2007150671.tif 000003
で表わされる。
【００３０】
一方、図３（ａ）の回路は、図３（ｂ）の回路のエミッタ抵抗ＲEの代わりに容量結合としたものであり、結合容量Ｃ１を差動エミッタ間中点仮想接地で分離し、Ｃ＝Ｃ１×２とおくと、その利得Ｇｖ２は、次式（２）
【数２】
2007150671.tif 000004
で表わされる。
【００３１】
式２は、１次ハイパスフィルタの伝達関数とＲL／ｒeとの積となり、カットオフ周波数ｆｃは、ｆｃ＝１／（２πｒe・Ｃ)で表される。これは、差動対がＤＣ動作領域すなわち信号の周波数がｆｃ以下の領域においては、利得を持たないことを意味しており、同じくＱ５，Ｑ６で構成される差動対にもいえる。
【００３２】
ここで、図１０で説明したトランジスタの完全なオフ状態を考えると、このとき従来のギルバートセル（図９）ではオフの側にＤＣ電流が流れないことになる。一方、容量結合タイプの本発明のような構成の回路では、信号の周波数がカットオフ周波数ｆｃ以上であれば、つまりカットオフ周波数ｆｃが信号の周波数以下となるように回路を設計しておけば、ＤＣ電流が常に流れるため、従来の回路と同様の現象は起こらないことが判る。
【００３３】
よって、このように設計された本実施例の回路は、図９のような一般的なギルバートセル回路と比較した場合、大振幅入力時の差動出力ＯＸとＯＹ間の振幅差と位相差ずれが軽減され、増幅効率が改善される。このことは、本実施例の回路の入出力波形を示す図４と、従来タイプの回路の入出力波形を示す図１０（ｂ）とを比較すると明らかである。
【００３４】
また、本実施例の周波数逓倍回路を図８のような受信回路における局部発振信号の周波数逓倍回路として適用した場合には、大振幅での周波数逓倍が可能となり、回路の設計が容易となる。また、周波数逓倍回路の後段に振幅を増幅したり波形整形をする増幅回路を設ける必要がなくなり、レイアウト面積の縮小・低消費電力化が実現される。
【００３５】
なお、本実施例では、伝達される信号の周波数をｆａとすると、上述したカットオフ周波数ｆｃはｆｃ＜ｆａであればよく、ｆｃは前述したように、ｆｃ＝１／（２πｒe・Ｃ)で表される。よって、前記容量素子Ｃ１，Ｃ２は、その容量値をＣ、差動トランジスタＱ１〜Ｑ４，Ｑ５ａ〜Ｑ６ｂの内部エミッタ抵抗をｒeとおいたとき、次式（３）
Ｃ＞１／（２πｒe×ｆａ）    ……（３）
を満足するような容量値を有するように設定すればよい。例えば使用するトランジスタの内部エミッタ抵抗ｒeが２０数Ωで、信号の周波数が数ＧＨｚの場合、本実施例の回路における結合容量Ｃ１，Ｃ２の容量値は数ｐＦでよい。従って、結合容量Ｃ１，Ｃ２としてオンチップの素子を用いることができる。
【００３６】
図５に、本実施例（図１）の周波数逓倍回路における入力電力に対する差動出力間の電力差を、シミュレーションによって求めた結果を◆印で示す。比較のため図９のような一般的なギルバートセル回路における入力電力に対する差動出力間の電力差を□印で示した。なお、シミュレーション条件は、入力周波数１．５ＧＨｚ、出力周波数３ＧＨｚである。図５より、従来の一般的なギルバートセル回路では、入力電力が大きくなるにつれて差動出力間の電力差が大きくなるのに対し、本実施例の回路ではほとんど変化がないことが分かる。
【００３７】
図６に、本実施例の周波数逓倍回路における入力電力に対する差動出力間の位相差を、シミュレーションによって求めた結果を◆印で示す。比較のため図９のような一般的なギルバートセル回路における入力電力に対する差動出力間の電力差を□印で示した。
【００３８】
図６より、従来の一般的なギルバートセル回路では、入力電力が大きくなるにつれて差動出力間の位相差が理想の１８０度から離れていくのに対し、本実施例の回路ではほとんど変化がないことが分かる。従って、本実施例（図１）の周波数逓倍回路にあっては、入力信号Ｉ１Ｘ，Ｉ１ＹとＩ２Ｘ，Ｉ２Ｙの振幅を大きくしても差動出力間の振幅差および位相差を小さくすることができる。
【００３９】
図７には、本発明に係るギルバートセル型周波数逓倍回路の第２の実施例が示されている。
この実施例の周波数逓倍回路は、図１の実施例の下段差動部の差動トランジスタＱ５ａ，Ｑ５ｂとＱ６ａ，Ｑ６ｂとの間の容量Ｃ３を抵抗Ｒ３に置き換えたものである。下段差動部はトランジスタＱ５ａ，Ｑ５ｂに対応して定電流源Ｉ１が、またＱ６ａ，Ｑ６ｂに対応して定電流源Ｉ２が設けられており、構成上のアンバランスによるエミッタ部分のＤＣオフセットは発生しにくい。そのため、図７のように差動トランジスタＱ５ａ，Ｑ５ｂとＱ６ａ，Ｑ６ｂとの間を抵抗で結合して入力ダイナミックレンジを広げるようにすることができる。条件によっては抵抗Ｒ３を省略して、Ｑ５ａ〜Ｑ６ｂのエミッタを短絡するようにしてもよい。
【００４０】
本実施例の周波数逓倍回路は、第１の実施例の周波数逓倍回路と同様に、入力信号Ｉ１Ｘ，Ｉ１ＹとＩ２Ｘ，Ｉ２Ｙの振幅を大きくしても差動出力間の振幅差および位相差を小さくすることができる。
【００４１】
図８には、本発明に係るギルバートセル型周波数逓倍回路を用いて発振器（ＶＣＯ）からの発振信号φ０を逓倍して、受信信号と合成することで受信信号のダウンコンバートを行なうミキサＭＩＸに供給する局部発振信号を生成するようにしたコードレスフォンのような無線通信装置の受信回路の実施例が示されている。特に制限されるものではないが、この実施例の受信回路においては、図２に示されているような差動アンプＡＭＰ１，ＡＭＰ２と、前記実施例（図１，図７）のギルバートセル型周波数逓倍回路ＤＢＬ１，ＤＢＬ２とを２個ずつ交互に接続して発振器（ＶＣＯ）からの発振信号φ０を２度逓倍して、φ０の周波数ｆLOの４倍の周波数４ｆLOの信号を生成するようにされている。
【００４２】
また、周波数逓倍回路ＤＢＬ１，ＤＢＬ２の後段には、位相が１８０度異なる差動信号を位相シフトして互いに位相が９０度ずつ異なる４つの信号φ１，／φ１，φ１，／φ２を生成する移相回路ＰＳ１が設けられている。
【００４３】
ＢＦＦ１，ＢＦＦ２は移相回路ＰＳ１の出力信号φ１，／φ１，φ１，／φ２をインピーダンス変換してミキサＭＩＸへ送るバッファアンプ、ＢＦＦ３は図外のロウノイズアンプ等から入力される高周波の受信信号ＲＸを差動信号に変換してミキサＭＩＸへ送るバッファアンプである。また、ＰＳ２は９０度位相差を有するミキサＭＩＸの４つの出力から位相が１８０度異なる差動信号を生成して出力する移相回路、ＢＦＦ４は移相回路ＰＳ２からの差動の信号をシングルエンドの信号として出力するバッファアンプである。
【００４４】
本実施例のような受信回路においては、ミキサＭＩＸへ入力する局部発振信号の振幅を受信信号ＲＸの振幅よりも大きくして供給する必要がある。周波数逓倍回路ＤＢＬ１，ＤＢＬ２として図９のような一般的なギルバートセルを用いると、差動出力間の振幅差や位相差を小さくするには入力信号の振幅をあまり大きくすることができない。そのため、周波数逓倍回路ＤＢＬ２の後段に増幅回路を設けて増幅するか、あるいは周波数逓倍回路の利得を高くして後段に波形整形する増幅回路を設ける必要があり、それよって回路の規模が大きくなってチップサイズの増大、消費電流の増加をもたらしていた。
【００４５】
これに対し、周波数逓倍回路ＤＢＬ１，ＤＢＬ２として図１や図７のような本発明を適用したギルバートセル型回路を用いると、回路の入力振幅が多少大きくても差動出力間にあまり大きな振幅差や位相差は生じない。そのため、上段差動部の入力信号と下段差動部の入力信号を生成するためギルバートセルの直前に設ける差動アンプのゲインを、従来の一般的なギルバートセルを用いる場合に比べて大きく設定することができる。その結果、周波数逓倍回路ＤＢＬ２の後段に増幅回路を設ける必要がなくなり、これよって回路の規模を小さくしてチップサイズの低減、消費電流の減少を図ることができるようになる。
【００４６】
なお、図８には、本発明に係るギルバートセル型周波数逓倍回路を無線通信装置の受信回路の局部発振信号生成回路に適用した実施例を示したが、送信信号をアップコンバートするミキサを有する送信回路において、ミキサで送信信号と合成される局部発振信号を生成する回路にも適用することができる。
【００４７】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、バイポーラ・トランジスタで構成されたギルバートセル型周波数逓倍回路を示したが、バイポーラ・トランジスタの代わりにＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect-Transistor）を使用した回路にも適用することができる。また、上段差動部をバイポーラ・トランジスタにより構成し、下段差動部をＭＯＳＦＥＴで構成することも可能である。
【００４８】
さらに、前記第１の実施例（図１）及び第２の実施例（図７）の周波数逓倍回路はもちろん図２の差動アンプにおいて、定電流源Ｉ１，Ｉ２，Ｉ１０，Ｉ１１，Ｉ１２を抵抗素子に置き換えることができる。
【００４９】
また、前記実施例では、ギルバートセル型周波数逓倍回路の前段に設けられ、上段差動部と下段差動部に適した信号Ｉ１Ｘ，Ｉ１ＹとＩ２Ｘ，Ｉ２Ｙを生成する回路として差動増幅回路を示した。この差動増幅回路の代わりに、例えば図２の回路において差動トランジスタＱ１１，Ｑ１２を含む差動増幅段を省略して、前段の回路の出力を直接ベース端子に受けるようにされたエミッフォロワのみの回路（Ｑ１３，Ｉ１１；Ｑ１４，Ｉ１２）とすることも可能である。
【００５０】
さらに、図８の実施例では、周波数逓倍回路を２個設けてＶＣＯの発振信号を４逓倍する回路を示したが、周波数逓倍回路を３個以上設けて８逓倍や１６逓倍さらにそれ以上の周波数の信号を生成する周波数逓倍回路を構成することも可能である。
【産業上の利用可能性】
【００５１】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるコードレスフォンや携帯電話機のような無線通信装置に用いられ局部発振信号を生成する周波数逓倍回路に適用した場合について説明した。本発明はそれに限定されるものでなく、周波数逓倍回路一般、さらには基準クロックの逓倍の周波数のクロックを発生するためのＰＬＬ回路の代替回路としても利用することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係るギルバートセル型周波数逓倍回路の第１の実施例を示す回路図である。
【図２】実施例のギルバートセル型周波数逓倍回路の前段に設けられレベルの異なる入力信号を生成する回路の一例としての差動増幅回路を示す回路図である。
【図３】図３（ａ）は図１の周波数逓倍回路の上段差動部の片側の差動対を取り出して示した回路図、図３（ｂ）は差動トランジスタのエミッタ間に抵抗ＲEを有する差動増幅回路の例を示す回路図である。
【図４】図１の実施例のギルバートセル型周波数逓倍回路における振幅の大きな差動信号が入力されたときの差動出力との関係を示す波形図である。
【図５】実施例の周波数逓倍回路と従来の一般的ギルバートセルにおいて入力電力差を変化させたときの差動出力電力差をシミュレーションによって求めた結果を示す特性図である。
【図６】実施例の周波数逓倍回路と従来の一般的ギルバートセルにおいて入力電力差を変化させたときの差動出力位相差をシミュレーションによって求めた結果を示す特性図である。
【図７】本発明に係るギルバートセル型周波数逓倍回路の第２の実施例を示す回路図である。
【図８】本発明に係るギルバートセル型周波数逓倍回路を用いて発振器（ＶＣＯ）からの発振信号φ０を逓倍して局部発振信号を生成するようにした受信回路の実施例を示すブロック図である。
【図９】従来の一般的なギルバートセルの一例を示す回路図である。
【図１０】図１０（ａ）は従来の一般的ギルバートセルにおいて振幅の小さな差動信号が入力されたときの入力と出力の波形および各トランジスタの状態との関係を示す説明図、図１０（ｂ）は従来の一般的ギルバートセルにおいて振幅の大きな差動信号が入力されたときの入力と出力の波形および各トランジスタの状態との関係を示す説明図である。
【符号の説明】
【００５３】
Ｑ１〜Ｑ４  上段差動部のトランジスタ
Ｑ５ａ〜Ｑ６ｂ  下段差動部のトランジスタ
ＶＣＯ  発振器
ＭＩＸ  ミキサ
ＰＳ１，ＰＳ２  移相回路
ＡＭＰ１，ＡＭＰ２  差動アンプ
ＢＦＦ１〜ＢＦＦ４  バッファアンプ
ＤＢＬ１，ＤＢＬ２  ギルバートセル型周波数逓倍回路
【図１】
2007150671.tif 000005
【図２】
2007150671.tif 000006
【図３】
2007150671.tif 000007
【図４】
2007150671.tif 000008
【図５】
2007150671.tif 000009
【図６】
2007150671.tif 000010
【図７】
2007150671.tif 000011
【図８】
2007150671.tif 000012
【図９】
2007150671.tif 000013
【図１０】
2007150671.tif 000014