(57)【要約】【課題】  多値論理信号の多値論理を精確に識別することができる。【解決手段】  データ伝送システム１において、データ受信装置３００は、受信されたリファレンスクロックに基づいて、多値論理信号の振幅変動に追随し、振幅値を識別する閾値信号を生成する振幅検出回路３１０と、多値論理信号を増幅する信号増幅回路３２０と、閾値信号をコンパレータの電圧オフセットとして多値論理信号の識別に用いるコンパレータ部３３０と、受信ワードクロックの周波数をＫ倍して、各シンボルにおけるデータを識別するためのトリガーとなる受信ビットクロックを生成し、受信ビットクロックと受信データクロックとに応じて受信シリアルデータを受信パラレルデータに変換するデコーダ３４０を有している。【選択図】  図１
2007081808.tif 000002
【特許請求の範囲】
【請求項１】
複数の振幅値を有する多値論理信号と共に、前記多値論理信号の振幅値に応じた振幅を有するリファレンスクロックを受信するデータ受信装置において、
前記リファレンスクロックに基づいて、前記多値論理信号の振幅変動に追随し、前記振幅値を識別し得る閾値信号を生成することを特徴とするデータ受信装置。
【請求項２】
前記多値論理信号および前記リファレンスクロックは、それぞれ差動の信号であることを特徴とする請求項１記載のデータ受信装置。
【請求項３】
前記リファレンスクロックの最大値および最小値を検出することにより、前記閾値信号を生成することを特徴とする請求項１記載のデータ受信装置。
【請求項４】
前記リファレンスクロックに基づいて比較用信号を生成する閾値信号生成部と、
前記比較用信号と、基準信号とを比較する比較部と、
前記比較部の出力に基づいて、前記比較用信号と前記基準信号とが等しくなるように前記比較用信号を制御する閾値制御部と、
前記比較用信号と前記基準信号との差分を前記閾値信号として出力する閾値信号出力部と、
前記閾値信号と、前記多値論理信号とを比較するコンパレータ部と、
を有することを特徴とする請求項１記載のデータ受信装置。
【請求項５】
前記比較用信号は、前記リファレンスクロックの最大振幅値を固定抵抗を用いて所定電圧だけ電圧降下させた信号であり、
前記閾値制御部は、前記固定抵抗に流れる電流を制御することを特徴とする請求項４記載のデータ受信装置。
【請求項６】
前記基準信号は、前記リファレンスクロックの平均電圧値であることを特徴とする請求項４記載のデータ受信装置。
【請求項７】
前記閾値制御部は、出力電流値を決定する電流決定用抵抗を有し、前記電流決定用抵抗の抵抗値に応じた電流を出力する電流源回路を有し、
前記閾値信号出力部は、前記電流源回路とカレントミラー回路を構成し、前記カレントミラー回路に流れる電流値に基づいて、前記コンパレータ部に前記閾値信号を入力することを特徴とする請求項４記載のデータ受信装置。
【請求項８】
前記多値論理信号と前記閾値信号とに対して、それぞれ利得等化を行うＡＧＣ回路をさらに有することを特徴とする請求項１記載のデータ受信装置。
【請求項９】
複数ビットのデータを伝送するデータ伝送システムにおいて、
複数の振幅値を有する多値論理信号と、前記多値論理信号の振幅値に応じた振幅を有するリファレンスクロックとを生成して伝送路に送出するデータ送信装置と、
前記伝送路を介して前記多値論理信号を受信し、前記リファレンスクロックに基づいて、前記多値論理信号の振幅変動に追随し、前記振幅値を識別し得る閾値信号を生成し、前記閾値信号と受信した前記多値論理信号とを比較することにより前記多値論理信号から個別の信号を抽出するデータ受信装置と、
を有することを特徴とするデータ伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ受信装置およびデータ伝送システムに関し、特にリファレンスクロックを受信するデータ受信装置およびデータ伝送システムに関する。
【背景技術】
【０００２】
デジタルデータの伝送において、多ビットのデジタル伝送が要求される用途は産業上非常に多い。しかし、その伝送に距離的あるいは実装面積・体積の制約から多極のケーブルやコネクタが使用できないことがしばしばあり、さまざまな多重化手法が用いられている。
【０００３】
例えば、データとワードクロック等２種類以上のデータを多値論理信号にして多重化伝送する技術、特に、差動の多値論理信号を用いる伝送技術が知られている（例えば、特許文献１参照）。
【０００４】
このようなデータ伝送システムによれば、伝送すべきデータとワードクロックの値に基づいて、多値論理信号を生成し、受信回路にてデータとワードクロックとが分離・復調される。
【０００５】
ところで、近年、省電力化や低輻射化のために多値論理信号の振幅を小さくすることが求められている。多値論理信号の振幅が小さくなるにつれ、多値論理信号を識別する閾値電圧の精度に対する要求が高くなり、送受信回路の回路製造に強い制約を与える。
【０００６】
この問題を回避するひとつの方法として、ピークホールド回路によって多値論理信号列から最大の振幅を検出してそれを基にオフセットを生成する方法が知られている（例えば、特許文献２参照）。
【０００７】
しかしながら、ピークホールドには混入ノイズにより最大の振幅を大きめに誤認識した後の復帰応答が遅い等、精度の問題があった。また、検波回路は、多値論理信号の最小パルス幅の範囲内で動作する必要があるため、高速伝送には適さないという問題があった。
【特許文献１】特開２００５−１４２８７２号公報
【特許文献２】特開２０００−３４９６０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前述した特許文献１においては、一方のデータと他方のデータ（ワードクロック）とを識別する方法として３つのコンパレータが用いられている。
一方のデータを識別するコンパレータには絶対的なオフセット（閾値電圧）は必要なく、正負どちらの信号の電位が相対的に高いかを判断することにより多値の伝送信号からデータを識別する。この識別は送信回路が作る信号振幅に比べてコンパレータのオフセットが十分小さい場合、送信回路から出力される電流や、受信回路の終端抵抗の絶対値変動等にはあまり影響されずに常に安定に動作する。
【０００９】
他方、他方のデータを復調するコンパレータは、多値論理信号それぞれの閾値電圧を精確に識別する必要がある。例えば、レベル間の電圧差をＶ０とし、４値（−３／２Ｖ０、−１／２Ｖ０、１／２Ｖ０、３／２Ｖ０）信号を識別するために、２つのコンパレータが用意されている。このとき、一方のコンパレータは、電圧−３／２Ｖ０と電圧−１／２Ｖ０との中間電位すなわち−Ｖ０レベルを精確に識別するオフセット電圧をもつ必要があり、他方のコンパレータは、電圧３／２Ｖ０と１／２Ｖ０との中間電位すなわちＶ０レベルを精確に識別するオフセット電圧をもつ必要がある。
【００１０】
しかしながら、実際に送信側から受信側まで伝送してきた多値論理信号は、様々な変動要因の影響を受けて振幅が変動し、電圧Ｖ０±αとなり、送信時の振幅と異なってくるため、受信側において固定値の閾値電圧（−Ｖ０とＶ０）を用いると、コンパレータで誤識別を起こす確率が高くなってくる。
【００１１】
本発明は上記の点に鑑みてなされたものであり、多値論理信号の多値論理を精確に識別することができるデータ受信装置およびデータ伝送システムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明では上記問題を解決するために、複数の振幅値を有する多値論理信号と共に、前記多値論理信号の振幅値に応じた振幅を有するリファレンスクロックを受信するデータ受信装置において、前記リファレンスクロックに基づいて、前記多値論理信号の振幅変動に追随し、前記振幅値を識別し得る閾値信号を生成することを特徴とするデータ受信装置が提供される。
【００１３】
このようなデータ受信装置によれば、リファレンスクロックに基づいた閾値信号を生成することができるため、多値論理信号が変動した場合においても多値論理信号を識別する精確な閾値信号を得ることができる。
【００１４】
また、複数ビットのデータを伝送するデータ伝送システムにおいて、複数の振幅値を有する多値論理信号と、前記多値論理信号の振幅値に応じた振幅を有するリファレンスクロックとを生成して伝送路に送出するデータ送信装置と、前記伝送路を介して前記多値論理信号を受信し、前記リファレンスクロックに基づいて、前記多値論理信号の振幅変動に追随し、前記振幅値を識別し得る閾値信号を生成し、前記閾値信号と受信した前記多値論理信号とを比較することにより前記多値論理信号から個別の信号を抽出するデータ受信装置と、を有することを特徴とするデータ伝送システムが提供される。
【００１５】
このようなデータ伝送システムによれば、データ受信装置は、リファレンスクロックに基づいた閾値信号を生成し、閾値信号と多値論理信号とを比較することにより精確に個別のデータを抽出することができる。
【発明の効果】
【００１６】
本発明によれば、リファレンスクロックに基づいた閾値信号を生成することができるため、多値論理信号が変動した場合においても多値論理信号を識別する精確な閾値信号を得ることができる。
【００１７】
その結果、閾値信号の検出精度が向上するため、データ送信側の設計自由度の向上、伝送路速度の高速化等を図ることができる。
特に、リファレンスクロックに基づいて比較用信号を生成し、この比較用信号を基準信号と比較することによって閾値信号を制御した場合には、多値論理信号をより精確に識別する識別信号を得ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明のデータ受信装置およびデータ伝送システムの実施の形態について、図面を参照して詳細に説明する。なお、以下では、データ受信装置に伝送するデータとしてワードクロックおよびシリアルデータを用いるが、本発明のデータ伝送システムに用いられるデータはこれに限定されず、例えば、２つまたは３つ以上のシリアルデータ等にも適用することができることは言うまでもない。
【００１９】
図１は、第１の実施の形態のデータ伝送システムを示す構成図である。
第１の実施の形態のデータ伝送システムは、伝送すべき複数ビットの送信パラレルデータを送信シリアルデータに変換し、送信シリアルデータにおけるワードの区切りを示す送信ワードクロックを１ビットの情報として加えた複数ビットの情報を１シンボルで表す差動多値論理信号（以下単に多値論理信号という）およびリファレンスクロックを生成して差動伝送路２００に送出するデータ送信装置１００と、差動伝送路２００を介して多値論理信号およびリファレンスクロックを受信し、送信シリアルデータと同じ受信シリアルデータおよび送信リファレンスクロックと同じ受信リファレンスクロックを抽出し、抽出したワードクロックをもとに、送信パラレルデータと同じ受信パラレルデータを再生するデータ受信装置３００とからなる。
【００２０】
なお、多値論理信号およびリファレンスクロックについては後に詳述する。
データ送信装置１００は、基準電圧（電流）発生回路１１０と多値論理信号発生回路１２０と閾値信号発生回路１３０とを有しており、多値論理信号発生回路１２０と閾値信号発生回路１３０とは、共通の基準電圧（または電流）発生回路１１０によって制御されている。
【００２１】
多値論理信号発生回路１２０は、送信すべき複数ビットである（Ｋ×Ｎビット）の送信パラレルデータをＮビットの送信シリアルデータに変換し、パラレル・シリアル変換に必要な送信ビットクロックを送信パラレルデータが同期していた送信データクロックを逓倍（周波数をＫ倍）して生成するとともに、送信データクロックをもとに送信シリアルデータにおけるワードの区切りを示す送信ワードクロックを生成する。さらに、Ｎビットの送信シリアルデータと、１ビット信号である送信ワードクロックを合わせたＮ＋１ビットの情報を１シンボルで表すレベル間電圧Ｖ０の多値論理信号を生成する。
【００２２】
ここで、１シンボルとは１つの値を保持する時間を意味する。例えば、Ｎ＝１ビットの送信シリアルデータに変換する場合、１シンボルで、Ｎ＋１＝２ビットの情報、すなわち２（Ｎ＋１）＝４値の情報が保持される。
【００２３】
閾値信号発生回路１３０は、多値論理信号のレベル間電圧Ｖ０に比例する振幅を有する差動のリファレンスクロックを生成する。このリファレンスクロックの周波数は特に限定されない。
【００２４】
このように、多値論理信号発生回路１２０と閾値信号発生回路１３０とは共通の基準電圧（または電流）発生回路１１０によって制御されているため、４値論理信号の電圧に比例する振幅を有するリファレンスクロックを容易に生成することができる。
【００２５】
多値論理信号発生回路１２０と閾値信号発生回路１３０とから出力された多値論理信号およびリファレンスクロック（２対の差動信号）は、差動伝送路２００を通して、データ受信装置３００で受信される。
【００２６】
差動伝送路２００は、有限の減衰量をもつ差動信号の伝送路であり、特性インピーダンス、減衰量、スキュー、負荷インピーダンス等の性質に差異の少ない方が望ましい。
データ受信装置３００は、受信されたリファレンスクロックに基づいて、多値論理信号の振幅変動に追随し、振幅値を識別する閾値信号を生成する振幅検出回路３１０と、多値論理信号を増幅する信号増幅回路３２０と、閾値信号をコンパレータの電圧オフセットとして多値論理信号の識別に用いるコンパレータ部３３０と、各シンボルにおけるデータを識別するためのトリガーとなる受信ビットクロックを生成し、受信ビットクロックと受信データクロックとに応じて受信シリアルデータを受信パラレルデータに変換するデコーダ３４０を有している。
【００２７】
以下、簡単にデータ伝送システム１の動作を説明する。
データ送信装置１００において、多値論理信号発生回路１２０は、送信すべき複数ビットである（Ｋ×Ｎビット）の送信パラレルデータをＮビットの送信シリアルデータに変換し、パラレル・シリアル変換に必要な送信ビットクロックを送信パラレルデータが同期していた送信データクロックを逓倍（周波数をＫ倍）して生成するとともに、送信データクロックをもとに送信シリアルデータにおけるワードの区切りを示す送信ワードクロックを生成する。さらに、Ｎビットの送信シリアルデータと、１ビット信号である送信ワードクロックを合わせたＮ＋１ビットの情報を１シンボルで表すレベル間電圧Ｖ０の多値論理信号を生成して差動伝送路２００に送出する。
【００２８】
閾値信号発生回路１３０は、振幅が多値論理信号のレベル間電圧Ｖ０に比例するリファレンスクロックを生成して差動伝送路２００に送出する。
データ受信装置３００において、データ送信装置１００から差動伝送路２００を介して多値論理信号およびリファレンスクロックを受信すると、振幅検出回路３１０は、受信されたリファレンスクロックに基づいて、多値論理信号の振幅変動に追随し、振幅値を識別する閾値信号を生成する。信号増幅回路３２０は、多値論理信号を増幅してコンパレータ部３３０に出力する。コンパレータ部３３０は、多値論理信号のレベルを振幅検出回路３１０の閾値信号と比較することにより量子化して、送信シリアルデータと送信ビットクロックに等しい受信シリアルデータと受信ワードクロックを抽出する。
【００２９】
デコーダ３４０は、受信ワードクロックの周波数をＫ倍した受信ビットクロックと、受信パラレルデータが同期する受信ワードクロックと等価な受信データクロックを生成し、受信ビットクロックと受信データクロックに応じて、Ｎビットの受信シリアルデータをＫ×Ｎビットの受信パラレルデータを生成し出力する。
【００３０】
次に、４ビットのデータを伝送する場合について、第１の実施の形態の詳細を説明する。
図２は、多値論理信号発生回路の原理を示す原理図である。
【００３１】
多値論理信号発生回路１２０は、前述した各機能のうち入力される１ビットの送信シリアルデータと、１ビットの送信ワードクロックを合わせた全２ビットのデータを、１シンボルに４個のレベルをもつ多値論理信号に変換して差動伝送路２００に送出する機能を有し、データ送信装置１００の負荷抵抗を構成する抵抗Ｒ１２１、Ｒ１２２と、定電流Ｉ０を出力する電流源および定電流２Ｉ０を出力する電流源を有している。
【００３２】
差動増幅器の数は多値論理の論理ビットに相当するので、４（２ｎ）値論理の場合は２（ｎ）個の差動増幅器対から構成される。
多値論理信号発生回路１２０において、送信ワードクロックは、ｎｐｎ型バイポーラトランジスタ１４５のベースに入力され、ｎｐｎ型バイポーラトランジスタ１４５のベースに入力されるデータの論理を反転させたデータがｎｐｎ型バイポーラトランジスタ１４３のベースに入力される。ｎｐｎ型バイポーラトランジスタ１４３、１４５のエミッタ側は、電流Ｉ０が流れる電流源に接続されている。
【００３３】
また、ｎｐｎ型バイポーラトランジスタ１４３、１４５のコレクタは、それぞれ抵抗Ｒ１２１、Ｒ１２２を介して電源ＶＤＤに接続されている。
また、送信シリアルデータは、ｎｐｎ型バイポーラトランジスタ１５２のベースに入力され、ｎｐｎ型バイポーラトランジスタ１５２のベースに入力されるデータの論理を反転させたデータがｎｐｎ型バイポーラトランジスタ１５０のベースに入力される。ｎｐｎ型バイポーラトランジスタ１５０、１５２の各エミッタ側は、電流２Ｉ０が流れる電流源に接続されている。
【００３４】
また、ｎｐｎ型バイポーラトランジスタ１４３のコレクタとｎｐｎ型バイポーラトランジスタ１５０のコレクタとは４値差動信号のＰＯＳ信号を送出するＰＯＳ端子（図示せず）と接続される。ｎｐｎ型バイポーラトランジスタ１４５のコレクタとｎｐｎ型バイポーラトランジスタ１５２のコレクタとは４値差動信号のＮＥＧ信号を送出するＮＥＧ端子（図示せず）と接続される。
【００３５】
このような回路構成によって、１シンボルに送信シリアルデータと、送信ワードクロックの２ビット（すなわち４値）の情報を、以下の図で示すような関係で対応をもつ多値論理信号が生成される。
【００３６】
図３は、伝送データと４値論理とリファレンスクロックとの対応を示す図である。
ここでは、図２で示したデータ送信装置１００の多値論理信号発生回路１２０および閾値信号発生回路１３０の入力信号と、出力信号の対応について説明する。受信側については後述する。
【００３７】
この図のように、多値論理信号発生回路１２０に入力される送信シリアルデータ２Ｐ、２Ｎおよび送信ワードクロック１Ｐ、１Ｎの値によって、ＰＯＳ端子電圧、ＮＥＧ端子電圧はそれぞれ４つの値をもつ。例えば、抵抗Ｒ１２１、Ｒ１２２の抵抗値をＲとすると、送信シリアルデータ２Ｐ、送信ワードクロック１Ｐがともに“１”である場合には、ＰＯＳ端子電圧はＶＤＤ、ＮＥＧ端子電圧はＶＤＤ−３Ｉ０Ｒとなり、送信シリアルデータ２Ｐが“１”、送信ワードクロック１Ｐが“０”の場合には、ＰＯＳ端子電圧はＶＤＤ−Ｉ０Ｒ、ＮＥＧ端子電圧はＶＤＤ−２Ｉ０Ｒとなる。また、送信シリアルデータ２Ｐ、送信ワードクロック１Ｐがともに“０”である場合には、ＰＯＳ端子電圧はＶＤＤ−３Ｉ０Ｒ、ＮＥＧ端子電圧はＶＤＤ、送信シリアルデータ２Ｐが“０”、送信ワードクロック１Ｐが“１”の場合には、ＰＯＳ端子電圧はＶＤＤ−２Ｉ０Ｒ、ＮＥＧ端子電圧はＶＤＤ−Ｉ０Ｒとなる。
【００３８】
この場合、レベル間電圧Ｖ０は、各電圧レベル間の電圧差Ｉ０Ｒに等しい。
閾値信号発生回路１３０は、振幅が多値論理信号のレベル間電圧Ｖ０の整数倍に等しいリファレンスクロックを生成する。
【００３９】
この図では、４値差動信号をＰＯＳ信号−ＮＥＧ信号で示し、差動リファレンスクロック信号をＲＣ＋−ＲＣ−で示している。ＰＯＳ−ＮＥＧ電圧が３Ｉ０Ｒのときは、送信シリアルデータ２Ｐが“１”、送信ワードクロック１Ｐが“１”となり、ＰＯＳ−ＮＥＧ信号がＩ０Ｒのときは、送信シリアルデータ２Ｐが“１”、送信ワードクロック１Ｐが“０”となり、ＰＯＳ−ＮＥＧ信号が−Ｉ０Ｒのときは、送信シリアルデータ２Ｐが“０”、送信ワードクロック１Ｐが“１”となり、ＰＯＳ−ＮＥＧ信号が−３Ｉ０Ｒのときは、送信シリアルデータ２Ｐ、送信ワードクロック１Ｐともに、“０”であることが示され、１シンボルで２ビットの４値の情報を保持していることになる。
【００４０】
このような差動信号対間の電圧差分で考えた場合、レベル間電圧２Ｖ０は、各電圧レベル間の電圧差２Ｉ０Ｒに等しい。閾値信号発生回路１３０は、差動振幅が多値論理信号のレベル間電圧４Ｖ０に等しいリファレンスクロックの差動信号を生成する。
【００４１】
振幅検出回路３１０は、受信されたリファレンスクロックから閾値信号を生成し、得られた閾値信号をコンパレータ部３３０に出力する。
図４は、第１の実施の形態のデータ受信装置を示す回路図である。
【００４２】
振幅検出回路３１０は、差動増幅回路を構成する一対のＮＰＮトランジスタ（以下、単にトランジスタという）Ｔｒ１、Ｔｒ２と一方が電源ＶＤＤに接続され、他方がトランジスタＴｒ１、Ｔｒ２のエミッタとの接続点Ｙ１に接続されるキャパシタＣ１とベースが接続点Ｙ１に接続され、エミッタフォロワを構成するＰＮＰトランジスタＴｒ３とで構成される閾値生成回路３１１と、差動増幅回路を構成する一対のＰＮＰトランジスタ（以下、単にトランジスタという）Ｔｒ４、Ｔｒ５と一方が電源ＶＤＤに接続され、他方がトランジスタＴｒ４、Ｔｒ５のエミッタとの接続点Ｙ２に接続されるキャパシタＣ２とベースが接続点Ｙ１に接続され、エミッタフォロワを構成するＮＰＮトランジスタＴｒ６とで構成される閾値生成回路３１２とを有している。
【００４３】
トランジスタＴｒ１、Ｔｒ２のベースには、それぞれ差動のリファレンスクロックＲＣ＋、ＲＣ−が入力される。同様に、トランジスタＴｒ４、Ｔｒ５のベースにも、それぞれ差動のリファレンスクロックＲＣ＋、ＲＣ−が入力される。
【００４４】
これにより、閾値生成回路３１１は、リファレンスクロックの最大値を検出し、キャパシタＣ１に比例する時定数をもった電圧Ｖｔｐ（閾値信号）を生成し、閾値生成回路３１２は、リファレンスクロックの最小値を検出し、キャパシタＣ２に比例する時定数をもった電圧Ｖｔｍ（閾値信号）を生成する。
【００４５】
ところで、例えば、４値論理信号のレベルが２．５Ｖ、２．５７５Ｖ、２．６５Ｖ、２．７２５Ｖとすると、Ｖｔｍ=２．５３７５Ｖ、Ｖｔｐ＝２．６８７５Ｖが最適な閾値信号となる。また、この場合（Ｖｔｐ−Ｖｔｍ）＝１５０ｍＶである。
【００４６】
信号増幅回路３２０は、ＮＰＮトランジスタＴｒ７で構成されるエミッタ接地増幅回路とトランジスタＴｒ７の後段に設けられ、ＰＮＰトランジスタＴｒ８で構成されるエミッタフォロワ回路とが組み合わされた増幅回路３２１と、ＰＮＰトランジスタＴｒ９で構成されるエミッタ接地増幅回路とトランジスタＴｒ９の後段に設けられ、ＮＰＮトランジスタＴｒ１０で構成されるエミッタフォロワ回路とが組み合わされた増幅回路３２２とを有している。
【００４７】
増幅回路３２１は、ＰＯＳ信号が入力されると、その値を増幅した増幅信号Ｖｐをコンパレータ部３３０に出力する。
増幅回路３２２は、ＮＥＧ信号が入力されると、その値を増幅した増幅信号Ｖｍをコンパレータ部３３０出力する。
【００４８】
コンパレータ部３３０は、４値差動信号の識別に用いる３個のコンパレータ３３１、３３２、３３３で構成される。このうちコンパレータ３３１は、ゼロオフセット識別用のコンパレータであり、その反転入力端子に入力される信号は、差動正負極の判断で代用できるため、閾値を別個に設定する必要が無い。そのため、コンパレータ３３１は、非反転入力端子に増幅信号Ｖｐが入力され、反転入力端子に増幅信号Ｖｍが入力される。
【００４９】
コンパレータ３３２は、非反転入力端子に増幅信号Ｖｐが入力され、反転入力端子に電圧Ｖｔｐが入力される。コンパレータ３３３は、非反転入力端子に増幅信号Ｖｍが入力され、反転入力端子に電圧Ｖｔｍが入力される。コンパレータ３３１、３３２、３３３は、それぞれ入力される値の大小を比較し、デコーダ３４０に出力する。
【００５０】
デコーダ３４０は、コンパレータ部３３０からの出力と、リファレンスクロックＲＣ−とから受信ワードクロックの周波数をＫ倍して、各シンボルにおけるデータを識別するためのトリガーとなる受信ビットクロックを生成し、受信ビットクロックと受信データクロックとに応じて受信シリアルデータを受信パラレルデータに変換する。
【００５１】
次に、データ伝送システム１の動作について説明する。
まず、データ送信装置１００が４値差動信号とリファレンスクロックＲＣ＋、ＲＣ−とを生成し、差動伝送路２００を介してデータ受信装置３００に伝送する。
【００５２】
次に、データ受信装置３００の振幅検出回路３１０は、リファレンスクロックＲＣ＋、ＲＣ−から最大値および最小値電圧を検出して、キャパシタＣ１、Ｃ２に比例する時定数を有する電圧Ｖｔｐ、Ｖｔｍを出力する。また、信号増幅回路３２０は、ＰＯＳ信号、ＮＥＧ信号を入力し、増幅信号Ｖｐ、Ｖｍを出力する。
【００５３】
コンパレータ部３３０は、コンパレータ３３１で、ゼロオフセットを判断し、受信シリアルデータの再生を行う。また、コンパレータ３３２、３３３で受信ワードクロックの再生を行う。
【００５４】
デコーダ３４０は、受信ワードクロックの周波数をＫ倍して、各シンボルにおけるデータを識別するためのトリガーとなる受信ビットクロックを生成し、受信ビットクロックと受信データクロックとに応じて受信シリアルデータを受信パラレルデータに変換する。
【００５５】
以上説明したように、第１の実施の形態のデータ伝送システム１によれば、データ受信装置３００において識別に用いられる閾値信号すなわち電圧Ｖｔｐ、Ｖｔｍは、送られてきた４値差動信号から生成するのではなく、リファレンスクロックＲＣ＋、ＲＣ−の最大電圧値と最小電圧値とを検出することによって生成するため、４値差動信号が変動した場合においても精確な閾値信号を得ることができる。
【００５６】
その結果、閾値信号の検出精度が向上し、データ送信装置１００の設計自由度の向上、や伝送速度の高速化等を図ることができる。
さらに、データ送信装置１００は、４値差動信号とともに、リファレンスクロックＲＣ＋、ＲＣ−を伝送するため、４値差動信号の受ける変動影響をリファレンスクロックＲＣ＋、ＲＣ−にも同程度に反映させ、４値差動信号の変動に追随するような閾値信号を生成することができる。従って、データ送信装置１００やデータ受信装置３００自身の製造上の特性バラツキのみならず、差動伝送路２００の性質や温度等、外来変動に対する動作マージンが広くなる。
【００５７】
また、閾値信号のパルス幅を大きくして、平均化効果を得ることにより、突発的なノイズ重畳が起きても、最大値の検出精度の確保が可能であり、常に安定したオフセットの生成とそれによる信頼度の高い４値差動信号の識別が可能になる。
【００５８】
なお、本実施の形態では、リファレンスクロックの全部をデータ受信装置３００に送ったがこれに限らず、限定した任意のタイミングのリファレンスクロックを送ってもよい。
次に、データ伝送システムの第２の実施の形態について説明する。
【００５９】
図５は、第２の実施の形態のデータ伝送システムを示す構成図である。
以下、第２の実施の形態のデータ伝送システム１ａについて、前述した第１の実施の形態のデータ伝送システム１との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００６０】
第２の実施の形態のデータ伝送システム１ａは、データ受信装置の構成が異なる。
データ受信装置３００ａは、データ送信装置１００から各信号電圧レベル間の電圧差がＶ０で、閾値信号の振幅が（Ｎ−２）Ｖ０なるＮ値論理信号（ｌｏｇ２Ｎビット）を受信する場合の装置であり、振幅検出回路３１０の後段に設けられた閾値出力回路３５０と、コンパレータ部３３０ａとを有している。
【００６１】
図６は、第２の実施の形態のデータ受信装置を示す回路図である。
閾値出力回路３５０は、それぞれ直列に接続された（Ｎ−２）個の抵抗Ｒ１、Ｒ２、・・・、Ｒ（Ｎ−３）、Ｒ（Ｎ−２）で構成されている。
【００６２】
また、抵抗Ｒ１の抵抗Ｒ２と反対側に電圧Ｖｔｐが入力され、抵抗Ｒ（Ｎ−２）の抵抗Ｒ（Ｎ−３）と反対側に電圧Ｖｔｍが入力される。
これにより、各抵抗の両端に（Ｖｔｐ−Ｖｔｍ）／（Ｎ−２）の電位差が形成される。各抵抗の接続点の電圧が閾値信号となり、コンパレータ部３３０ａに出力される。
【００６３】
コンパレータ部３３０ａは、（Ｎ−１）個のコンパレータ３３１ａ、３３２ａ、・・・
３３（Ｎ−２）ａ、３３（Ｎ−１）ａを有している。
コンパレータ３３２ａの非反転入力端子には増幅電圧Ｖｐが入力され、反転入力端子には電圧Ｖｔｐが入力される。また、コンパレータ３３３ａの非反転入力端子には増幅電圧Ｖｐが入力され、反転入力端子には電圧Ｖｔｐ−（（Ｖｔｐ−Ｖｔｍ）／（Ｎ−２））が入力される。以下、同様にして、正側の閾値電圧を検出するコンパレータの非反転入力端子には、増幅電圧Ｖｐが入力され、反転入力端子には電圧Ｖｔｐ−（Ｊ−１）（（Ｖｔｐ−Ｖｔｍ）／（Ｎ−２））（Ｊ≧２）が入力される。
【００６４】
そして、負側の閾値電圧を検出するコンパレータの非反転入力端子には増幅電圧Ｖｍが入力され、反転入力端子には、Ｖｔｍ＋（Ｊ−１）（（Ｖｔｐ−Ｖｔｍ）／（Ｎ−２））が入力される。最後に、コンパレータ３３（Ｎ−１）ａの非反転入力端子には増幅電圧Ｖｍが入力され、反転入力端子には電圧Ｖｔｍが入力される。このように、電圧Ｖｔｐ、Ｖｔｐ−（（Ｖｔｐ−Ｖｔｍ）／（Ｎ−２））、・・・、Ｖｔｍは、コンパレータ（ゼロオフセットコンパレータ）３３１ａを除いたＮ−２個のコンパレータの閾値信号として用いられる。
【００６５】
次に、データ伝送システム１ａの動作について説明する。
データ送信装置１００は、各信号電圧レベル間の電圧差がＶ０で、閾値信号の振幅を（Ｎ−２）Ｖ０になるＮ値論理信号を生成し、差動伝送路２００を介してデータ受信装置３００ａに出力する。次に、振幅検出回路３１０は、リファレンスクロックＲＣ＋、ＲＣ−の最大値および最小値電圧を検出して、キャパシタＣ１，Ｃ２に比例する時定数をもった電圧Ｖｔｐ、Ｖｔｍを出力する。次に、閾値出力回路３５０は、Ｎ値論理信号を識別する閾値信号を生成する。コンパレータ部３３０ａは、コンパレータ３３１ａで、ゼロオフセットを判断し、受信シリアルデータの再生を行う。また、コンパレータ３３２ａ、３３３ａ、・・・、３３（Ｎ−２）ａ、３３（Ｎ−１）ａで受信ワードクロックの再生を行う。デコーダ３４０は、コンパレータ部３３０ａからの出力と、リファレンスクロックＲＣ＋とを入力し、以降は第１の実施の形態と同様の動作を行う。
【００６６】
次に、具体例を用いて説明を行う。
例えば、Ｎ＝８の場合、８値のレベルが、２．５Ｖ、２．５７５Ｖ、２．６５Ｖ、２．７２５Ｖ、２．８Ｖ、２．８７５Ｖ、２．９５Ｖ、３．０２５Ｖとすると、Ｖｔｍ＝２．５３７５Ｖ、Ｖｔｐ＝２．９８７５Ｖとなる。
【００６７】
また、この場合（Ｖｔｐ−Ｖｔｍ）＝４５０ｍＶである。
このとき、各抵抗両端に、（Ｖｔｐ−Ｖｔｍ）／（Ｎ−２）=７５ｍＶの電圧降下が発生するので、識別信号は、それぞれ上からＶｔｐ＝２．９８７５Ｖ、Ｖｔｐ−７５ｍＶ＝２．９１２５Ｖ、Ｖｔｐ−１５０ｍＶ＝２．８３７５Ｖ、Ｖｔｍ＋１５０ｍＶ＝２．６８７５Ｖ、Ｖｔｍ＋７５ｍＶ＝２．６１２５Ｖ、Ｖｔｍ＝２．５３７５Ｖの６個（Ｎ−２）となる。
【００６８】
この第２の実施の形態のデータ伝送システム１ａによれば、第１の実施の形態のデータ伝送システム１と同様の効果が得られる。
次に、データ伝送システムの第３の実施の形態について説明する。
【００６９】
図７は、第３の実施の形態のデータ伝送システムを示す構成図である。
以下、第３の実施の形態のデータ伝送システム１ｂについて、前述した第２の実施の形態のデータ伝送システム１ａとの相違点を中心に説明し、同様の事項については、その説明を省略する。
【００７０】
第３の実施の形態のデータ伝送システム１ｂは、差動ではない単一多値信号に対して適用することができるシステムである。
データ送信装置１００ｂは、差動ではない単一多値信号を生成する多値論理信号発生回路１２０ａと、差動ではない単一リファレンスクロックを生成する閾値信号発生回路１３０ａとを有している。
【００７１】
また、単一多値信号は、伝送路２００ａを介してデータ受信装置３００ｂに伝送される。
データ受信装置３００ｂは、振幅検出回路３１０ｂと信号増幅回路３２０ｂと閾値出力回路３５０ｂとを有している。
【００７２】
図８は、第３の実施の形態のデータ受信装置を示す回路図である。
振幅検出回路３１０ｂは、ＮＰＮトランジスタＴｒ１１で構成されるエミッタ接地増幅回路とトランジスタＴｒ１１の後段に設けられ、ＰＮＰトランジスタＴｒ１２で構成されるエミッタフォロワ回路とが組み合わされた増幅回路３１１ｂと、ＰＮＰトランジスタＴｒ１３で構成されるエミッタ接地増幅回路とトランジスタＴｒ１３の後段に設けられ、ＮＰＮトランジスタＴｒ１４で構成されるエミッタフォロワ回路とが組み合わされた増幅回路３１２ｂとを有している。また、トランジスタＴｒ１１のコレクタ−エミッタ間にはキャパシタＣ１１が設けられ、トランジスタＴｒ１２のコレクタ−エミッタ間にはキャパシタＣ１２が設けられている。
【００７３】
トランジスタＴｒ１１、Ｔｒ１３のベースには、それぞれリファレンスクロックＲＸが入力される。
ここで、増幅回路３１１ｂでは、リファレンスクロックＲＸが増幅され、キャパシタＣ１１に比例する時定数を有し、正側のリファレンスクロックに対応する電圧Ｖｔｐ１を出力し、増幅回路３１２ｂでは、リファレンスクロックＲＸが増幅され、キャパシタＣ１２に比例する時定数を有し、負側のリファレンスクロックに対応する電圧Ｖｔｍ１を出力する。
【００７４】
振幅検出回路３１０ｂは、単一多値信号ＮＰＮトランジスタＴｒ１５で構成されるエミッタ接地増幅回路とトランジスタＴｒ１５の後段に設けられ、ＰＮＰトランジスタＴｒ１６で構成されるエミッタフォロワ回路とが組み合わされた回路で構成されている。振幅検出回路３１０ｂは、単一多値信号が入力されると、その値を増幅した増幅電圧ＶＸ１をコンパレータ部３３０ｂに出力する。
【００７５】
閾値出力回路３５０ｂは、Ｎ−２個の分圧抵抗（Ｒ１ａ、Ｒ２ａ、・・・、Ｒ（Ｎ−２）ａ）を有している。また、抵抗Ｒ１ａの抵抗Ｒ２ａと反対側に電圧Ｖｔｐ１が入力され、抵抗Ｒ（Ｎ−２）ａの抵抗Ｒ（Ｎ−３）ａと反対側に電圧Ｖｔｍ１が入力される。
【００７６】
コンパレータ部３３０ｂは、（Ｎ−１）個のコンパレータ３３１ｂ、３３２ｂ、・・・、３３（Ｎ−２）ｂ、３３（Ｎ−１）ｂを有している。
コンパレータ３３１ｂの非反転入力端子には増幅電圧ＶＸ１が入力され、反転入力端子には電圧Ｖｔｐ１が入力される。また、コンパレータ３３２ｂの非反転入力端子には増幅電圧ＶＸ１が入力され、反転入力端子には電圧Ｖｔｐ１−（（Ｖｔｐ１−Ｖｔｍ１）／（Ｎ−２））が入力される。以下、同様にして、各コンパレータの非反転入力端子には増幅電圧ＶＸ１が入力され、ｍ番目（２≦ｍ≦Ｎ−２）のコンパレータの反転入力端子にはｍ番目の抵抗Ｒｍａと（ｍ＋１）番目の抵抗Ｒ（ｍ＋１）ａ間の電圧が入力される。
【００７７】
そして、Ｎ−１番目のコンパレータの反転入力端子には電圧Ｖｔｍ１が入力される。
電圧Ｖｔｐ１、Ｖｔｍ１は、差動ではない単一多値信号であるため、抵抗Ｒ（Ｎ−２）／２ａと抵抗Ｒ（Ｎ）／２ａとの間から出力される電圧（Ｖｔｐ１−Ｖｔｍ１）／２が、ゼロオフセット電圧に相当する中間点電圧となる。
【００７８】
この第３の実施の形態のデータ伝送システム１ｂによれば、第２の実施の形態のデータ伝送システム１ａと同様の効果が得られる。
次に、データ伝送システムの第４の実施の形態について説明する。
【００７９】
図９は、第４の実施の形態のデータ伝送システムを示す構成図である。
以下、第４の実施の形態のデータ伝送システム１ｃについて、前述した第１の実施の形態のデータ伝送システム１との相違点を中心に説明し、同様の事項については、その説明を省略する。
【００８０】
第４の実施の形態のデータ伝送システム１ｃは、データ受信装置の構成が異なり、それ以外は第１の実施の形態と同様である。
データ受信装置３００ｃは、振幅検出回路３１０ｃと信号増幅回路兼閾値出力回路３６０とコンパレータ部３３０ｃとを有している。
【００８１】
データ受信装置３００ｃは、リファレンスクロックの最大電圧値と平均電圧値の差分を閾値信号として用いる。
図１０は、第４の実施の形態のデータ受信装置を示す回路図である。
【００８２】
振幅検出回路３１０ｃは、リファレンスクロックＲＣ−が入力されるＮＰＮトランジスタＴｒ２１、Ｔｒ２２と、リファレンスクロックＲＣ＋が入力されるＮＰＮトランジスタＴｒ２３、Ｔｒ２４と、トランジスタＴｒ２１のエミッタとトランジスタＴｒ２３のエミッタとの間に設けられ、抵抗値の等しい抵抗Ｒ２１、Ｒ２２と、コレクタがトランジスタＴｒ２１のエミッタに接続されたＮＰＮトランジスタＴｒ２５と、コレクタが抵抗Ｒ２３を介してトランジスタＴｒ２２、Ｔｒ２４のエミッタの接続点に接続されたＮＰＮトランジスタＴｒ２６と、コレクタがトランジスタＴｒ２３のエミッタに接続されたＮＰＮトランジスタＴｒ２７と、トランジスタＴｒ２５のエミッタに接続され、電流Ｉ０／２が流れる電流源を構成する抵抗Ｒ２４と、トランジスタＴｒ２６のエミッタに接続され、電流Ｉ０が流れる電流源を構成する抵抗Ｒ２５と、トランジスタＴｒ２７のエミッタに接続され、電流Ｉ０／２が流れる電流源を構成する抵抗Ｒ２６と、非反転入力端子が抵抗Ｒ２１と抵抗Ｒ２２との接続点に接続され、反転入力端子が抵抗Ｒ２３とトランジスタＴｒ２６のコレクタとの間に接続されたコンパレータ３１１ｃとを有している。
【００８３】
トランジスタＴｒ２２、Ｔｒ２４は、差動増幅回路を構成しており、トランジスタＴｒ２２、２４のエミッタからリファレンスクロックＲＣ＋の振幅とリファレンスクロックＲＣ−の振幅とに対応する最大電圧Ｖｔｏｐが出力される。よって、抵抗Ｒ２３の抵抗値をＲ０とすると、コンパレータ３１１ｃの反転入力端子には電圧Ｖｔｏｐ−Ｉ０Ｒ０が入力される。
【００８４】
また、トランジスタＴｒ２１、Ｔｒ２３は、差動増幅回路を構成しており、トランジスタＴｒ２３のエミッタ電圧ＶＰ、トランジスタＴｒ２１のエミッタ電圧ＶＮにより、抵抗Ｒ２１と抵抗Ｒ２２との接続点からリファレンスクロックＲＣ＋とリファレンスクロックＲＣ−とに対応する平均電圧Ｖａｖｅが出力される。よって、コンパレータ３１１ｃの反転入力端子には、平均電圧Ｖａｖｅが入力される。
【００８５】
図１１は、振幅増幅回路の各部の電圧波形を示すグラフである。
図１１に示すように、最大電圧Ｖｔｏｐと平均電圧Ｖａｖｅとの電圧差分Ｖｔｏｐ−Ｖａｖｅが、受信した閾値信号の振幅の半分Ｖ０ａに相当する。
【００８６】
再び図１０に戻って説明する。
トランジスタＴｒ２５、Ｔｒ２６、Ｔｒ２７のベースは、コンパレータ３１１ｃの出力端子に接続されている。これにより、トランジスタＴｒ２５、Ｔｒ２６、Ｔｒ２７のエミッタ電流Ｉ０／２、Ｉ０、Ｉ０／２の大きさは、コンパレータ３１１ｃから出力される出力電圧に応じて増減する。
【００８７】
ここで、トランジスタＴｒ２６と抵抗Ｒ２５とで閾値制御部の主要部が構成される。
信号増幅回路兼閾値出力回路３６０は、差動対をなす２つのエミッタフォロワ回路から構成されている。ＮＰＮトランジスタＴｒ３１、３２のベースにはそれぞれＰＯＳ信号、ＮＥＧ信号が入力される。
【００８８】
トランジスタＴｒ３１、３２のエミッタには、それぞれ抵抗Ｒ２３と抵抗値の等しい抵抗Ｒ２３ａ、Ｒ２３ｂが直列に接続される。
トランジスタＴｒ２５〜Ｔｒ２７のベースと、トランジスタＴｒ２６ａ、Ｔｒ２６ｂのベースは互いに接続されており、トランジスタＴｒ２６ａおよび抵抗Ｒ２５ａ並びにトランジスタＴｒ２６ｂおよび抵抗Ｒ２５ｂは、それぞれトランジスタＴｒ２６および抵抗Ｒ２５との間でカレントミラー回路を構成している。
【００８９】
これにより、抵抗Ｒ２５ａ、Ｒ２５ｂには振幅検出回路３１０ｃと同じ電流Ｉ０が流れる。また、抵抗Ｒ２３ａ、Ｒ２３ｂの電位差はＶ０ａに相当する。
コンパレータ部３３０ｃは、コンパレータ３３１ｃ、３３２ｃ、３３３ｃで構成されている。コンパレータ３３１ｃの非反転入力端子は、トランジスタＴｒ３１のエミッタに接続され、反転入力端子は、トランジスタＴｒ３２のエミッタに接続されている。
【００９０】
コンパレータ３３２ｃの非反転入力端子は、抵抗Ｒ２３ａのトランジスタＴｒ３１側に接続され、コンパレータ３３２ｃの反転入力端子は、抵抗Ｒ２３ｂのトランジスタＴｒ２６ｂ側に接続されている。また、コンパレータ３３３ｃの非反転入力端子は、抵抗Ｒ２３ｂのトランジスタＴｒ３２側に接続され、コンパレータ３３３ｃの反転入力端子は、抵抗Ｒ２３ａのトランジスタＴｒ２６ａ側に接続されている。
【００９１】
次に、データ伝送システム１ｃの動作について説明する。
まず、データ送信装置１００は、４値信号の各電圧レベル間の電圧差がＶ０の４値論理信号および、振幅が２Ｖ０の閾値信号を差動伝送路２００を介してデータ受信装置３００ｃに伝送する。
【００９２】
データ受信装置３００ｃの振幅検出回路３１０ｃは、閾値信号の最大電圧Ｖｔｏｐと平均電圧ＶａｖｅとをリファレンスクロックＲＣ＋、ＲＣ−より生成する。
コンパレータ３１１ｃは、電圧Ｖｔｏｐ−Ｉ０Ｒ０と、平均電圧Ｖａｖｅとを比較して、その信号の誤差を増幅してトランジスタＴｒ２５、２６、２７に出力する。
【００９３】
この誤差信号の出力に基づいて、トランジスタＴｒ２５、２６、２７は、その誤差を打ち消すように動作する。具体的には、Ｖｔｏｐ−Ｉ０Ｒ０＞Ｖａｖｅのときは、トランジスタＴｒ２５、２６、２７のベース電圧が増加し、電流Ｉ０の値が大きくなる。その結果、Ｖｔｏｐ−Ｉ０Ｒ０が小さくなり、電圧Ｖａｖｅ側に移動する。一方、Ｖｔｏｐ−Ｉ０Ｒ０＜Ｖａｖｅのときは、トランジスタＴｒ２５、２６、２７のベース電圧が減少し、電流Ｉ０の値が小さくなる。その結果、Ｖｔｏｐ−Ｉ０Ｒ０が大きくなり、平均電圧Ｖａｖｅ側に移動する。
【００９４】
このように、コンパレータ３１１ｃは、誤差信号の大きさを小さくするように動作し、電圧Ｖｔｏｐ−Ｉ０Ｒ０は、平均電圧Ｖａｖｅ近傍に収束する。すなわち、Ｖｔｏｐ−Ｉ０Ｒ０≒Ｖａｖｅとなる。
【００９５】
よって、このときのＩ０Ｒ０を、振幅Ｖ０ａとすることにより、受信した多値論理信号の振幅に等しいオフセットが得られる。
そして、信号増幅回路兼閾値出力回路３６０内に、振幅検出回路３１０ｃと同じ回路、抵抗Ｒ２３ａ、トランジスタＴｒ２６ａ、抵抗Ｒ２５ａおよび抵抗Ｒ２３ｂ、トランジスタＴｒ２６ｂ、抵抗Ｒ２５ｂが用いられているため、コンパレータ３３２ｃ、３３３ｃがオフセット電圧Ｖ０ａをもつ多値論理信号に対する理想的な識別器として動作し、コンパレータ３３２ｃが、４値差動信号のうちの正側の２値を精確に識別し、コンパレータ３３３ｃが負側の２値を精確に識別する。
【００９６】
この第４の実施の形態のデータ伝送システム１ｃによれば、第１の実施の形態のデータ伝送システム１と同様の効果が得られる。
そして、このデータ伝送システム１ｃによれば、振幅検出回路３１０ｃおよび信号増幅回路兼閾値出力回路３６０を設けたことにより、４値差動信号の識別に用いるオフセットは、実際に受信しているリファレンスクロックの最大値になるように（自動的に）設定されるため、データ送信装置１００側とデータ受信装置３００ｃ側の個体差や、動作温度や動作電圧の変化等による変動に関係なく、常に最大のノイズマージンをもって識別が可能となり伝送の信頼性が向上する。
【００９７】
また、伝送信号の振幅が比較的小さい場合においても安定して多値論理信号を識別することができるため、信号の小振幅化による送信器の省電力化を図ることができ、また、差動伝送路２００からの不要な輻射を抑制することができる。
【００９８】
また、４値信号の最大の振幅値を求めるために、例えばピークホールドを用いた識別用オフセットを生成する回路を別途備えた場合等に比べて突発的なノイズ重畳による最大値検出精度の低下がなく、常に安定したオフセットを生成することができる。これにより、信頼度の高い４値識別が可能になる。
【００９９】
また、この場合、データ送信装置１００とデータ受信装置３００ｃの回路製造が著しく容易になるので生産性の高いデータ送信装置１００およびデータ受信装置３００ｃを製造することができる。
【０１００】
次に、データ伝送システムの第５の実施の形態について説明する。
図１２は、第５の実施の形態のデータ伝送システムを示す構成図である。
以下、第５の実施の形態のデータ伝送システム１ｄについて、前述した第４の実施の形態のデータ伝送システム１ｃとの相違点を中心に説明し、同様の事項については、その説明を省略する。
【０１０１】
第５の実施の形態のデータ伝送システム１ｄは、データ受信装置の構成が異なり、それ以外は第４の実施の形態と同様である。
データ受信装置３００ｄは、データ送信装置１００から各信号電圧レベル間の電圧差がＶ０で、閾値信号の振幅が（Ｎ−２）Ｖ０なるＮ値論理信号（ｌｏｇ２Ｎビット）を受信する場合の装置であり、振幅検出回路３１０ｃと信号増幅回路兼閾値出力回路３６０ｄとコンパレータ部３３０ｄとを有している。
【０１０２】
図１３は、第５の実施の形態のデータ受信装置を示す回路図である。
信号増幅回路兼閾値出力回路３６０ｄは、トランジスタＴｒ３１のエミッタとトランジスタＴｒ３３のコレクタとの間に直列に接続された（Ｎ−３）個の抵抗Ｒ３１、Ｒ３２、・・・、Ｒ３（Ｎ−４）、Ｒ３（Ｎ−３）と、トランジスタＴｒ３２のエミッタとトランジスタＴｒ３４のコレクタとの間に直列に接続された（Ｎ−３）個の抵抗Ｒ４１、Ｒ４２、・・・、Ｒ４（Ｎ−４）、Ｒ４（Ｎ−３）とを有している。
【０１０３】
本実施の形態のリファレンスクロックＲＣ＋の振幅とリファレンスクロックＲＣ−の振幅とに対応する最大電圧をＶｔｏｐ１とすると、閾値信号の振幅は、（Ｎ−２）Ｖ０より、データ受信装置３００ｄで得られたＶｔｏｐ１−Ｉ０Ｒ０≒ＶａｖｅのときのＩ０Ｒ０を振幅（Ｎ／２−１）Ｖ０ａとすることにより、受信した多値論理信号の振幅の整数倍に等しいオフセットが得られる。
【０１０４】
その結果、これら各抵抗の抵抗値は、Ｒ０／（Ｎ／２−１）となり、各々の抵抗の両端にＶ０ａの電位差が形成される。
コンパレータ部３３０ｄは、（Ｎ−１）個のコンパレータ３３１ｄ、３３２ｄ、・・・
３３（Ｎ−２）ｄ、３３（Ｎ−１）ｄを有している。
【０１０５】
抵抗Ｒ４１、Ｒ４２、・・・、Ｒ４（Ｎ−４）、Ｒ４（Ｎ−３）の両端部の電位差は、それぞれコンパレータ３３２ｄ、３３３ｄ、・・・３３（Ｎ−１）ｄの閾値として用いられる。
【０１０６】
この第５の実施の形態のデータ伝送システム１ｄによれば第４の実施の形態のデータ伝送システム１ｃと同様の効果が得られる。
次に、データ伝送システムの第６の実施の形態について説明する。
【０１０７】
図１４は、第６の実施の形態のデータ伝送システムを示す構成図である。
以下、第６の実施の形態のデータ伝送システム１ｅについて、前述した第４の実施の形態のデータ伝送システム１ｃとの相違点を中心に説明し、同様の事項については、その説明を省略する。
【０１０８】
第６の実施の形態のデータ伝送システム１ｅは、データ受信装置の構成が異なり、それ以外は第４の実施の形態と同様である。
データ受信装置３００ｅは、振幅検出回路３１０ｃと信号増幅回路兼閾値出力回路３６０との前段に、等化整形回路３７０を備えている。
【０１０９】
図１５は、第６の実施の形態のデータ受信装置を示す回路図である。
等化整形回路３７０は、伝送において劣化した信号を等化整形するための利得可変のハイパスフィルタ回路３７１、３７２および入力信号レベルが変化しても出力信号レベルが一定になるようハイパスフィルタ回路３７１、３７２の利得を可変制御するＡＧＣ（Auto Gain Control）回路３７３とコンパレータ３７４とで構成される。
【０１１０】
ハイパスフィルタ回路３７１は、トランジスタＴｒ３１、Ｔｒ３２の前段に設けられ、ハイパスフィルタ回路３７２は、トランジスタＴｒ２１、Ｔｒ２２、Ｔｒ２３、Ｔｒ２４の前段に設けられている。
【０１１１】
ＡＧＣ回路３７３は、リファレンスクロックを検出し、その利得特性が最適になるようデータ信号（ＰＯＧ信号、ＮＥＧ信号）と共に自動調節を行う。すなわちＡＧＣ回路３７３は、振幅の減衰変動にあった多値論理信号と閾値信号とに対して、それぞれ同程度の利得等化を行うようハイパスフィルタ回路３７１、３７２を制御する。
【０１１２】
コンパレータ３７４は、ハイパスフィルタ回路３７２から出力されるリファレンスクロックの値を比較し、デコーダ３４０に出力する。
この第６の実施の形態のデータ伝送システム１ｅによれば第４の実施の形態のデータ伝送システム１ｃと同様の効果が得られる。
【０１１３】
そして、第６の実施の形態のデータ伝送システム１ｅによれば、さらに、信頼度の高い閾値信号を得ることができる。
以上、本発明のデータ伝送システムを、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。
【０１１４】
また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【図面の簡単な説明】
【０１１５】
【図１】第１の実施の形態のデータ伝送システムを示す構成図である。
【図２】多値論理信号発生回路の原理を示す原理図である。
【図３】伝送データと４値論理とリファレンスクロックとの対応を示す図である。
【図４】第１の実施の形態のデータ受信装置を示す回路図である。
【図５】第２の実施の形態のデータ伝送システムを示す構成図である。
【図６】第２の実施の形態のデータ受信装置を示す回路図である。
【図７】第３の実施の形態のデータ伝送システムを示す構成図である。
【図８】第３の実施の形態のデータ受信装置を示す回路図である。
【図９】第４の実施の形態のデータ伝送システムを示す構成図である。
【図１０】第４の実施の形態のデータ受信装置を示す回路図である。
【図１１】振幅増幅回路の各部の電圧波形を示すグラフである。
【図１２】第５の実施の形態のデータ伝送システムを示す構成図である。
【図１３】第５の実施の形態のデータ受信装置を示す回路図である。
【図１４】第６の実施の形態のデータ伝送システムを示す構成図である。
【図１５】第６の実施の形態のデータ受信装置を示す回路図である。
【符号の説明】
【０１１６】
１・・・データ伝送システム、１００・・・データ送信装置、１１０・・・基準電圧（電流）発生回路、１２０、１２０ａ・・・多値論理信号発生回路、１３０、１３０ａ・・・閾値信号発生回路、２００・・・差動伝送路、２００ａ・・・伝送路、３１０、３１０ａ、３１０ｂ、３１０ｃ・・・振幅検出回路、３２０、３２０ｂ・・・信号増幅回路、３３０、３３０ａ、３３０ｃ、３３０ｄ・・・コンパレータ部、３４０・・・デコーダ、３５０・・・閾値出力回路、３６０・・・信号増幅回路兼閾値出力回路、３７３・・・ＡＧＣ回路
【図１】
2007081808.tif 000003
【図２】
2007081808.tif 000004
【図３】
2007081808.tif 000005
【図４】
2007081808.tif 000006
【図５】
2007081808.tif 000007
【図６】
2007081808.tif 000008
【図７】
2007081808.tif 000009
【図８】
2007081808.tif 000010
【図９】
2007081808.tif 000011
【図１０】
2007081808.tif 000012
【図１１】
2007081808.tif 000013
【図１２】
2007081808.tif 000014
【図１３】
2007081808.tif 000015
【図１４】
2007081808.tif 000016
【図１５】
2007081808.tif 000017