(57)【要約】      （修正有）【課題】プラズマプロセス中に発生する異常放電を３次元的広がりを持って検出することが可能なフォトン検出センサを提供する。【解決手段】プラズマプロセス用フォトン検出センサは、半導体基板２と、半導体基板２上に設けた第１の絶縁膜層８と、第１の絶縁膜層８に埋め込まれた第１の配線層６と、第１の絶縁膜層８上に形成された第２の絶縁膜層１２と、第２の絶縁膜層１２に埋め込まれた第２の配線層１０と、第２の絶縁膜層１２上に開口１４ａを有して形成された第３の配線層１４と、第１の配線層６と第３の配線層１４間に生成されるプラズマ誘起起電力を検知する検知装置２０、２２とを備えている。【選択図】図１
2007335599.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けた第１の絶縁膜層と、
前記第１の絶縁膜層に埋め込まれた第１の配線層と、
前記第１の絶縁膜層上に形成された第２の絶縁膜層と、
前記第２の絶縁膜層に埋め込まれた第２の配線層と、
前記第２の絶縁膜層上に開口を有して形成された第３の配線層と、
前記第１の配線層と前記第３の配線層間に生成されるプラズマ誘起起電力を検知する検知装置と、を備えるプラズマプロセス用フォトン検出センサ。
【請求項２】
半導体基板と、
前記半導体基板上に設けた第１の絶縁膜層と、
前記第１の絶縁膜層に埋め込まれた第１の配線層と、
前記第１の絶縁膜層上に形成された第２の絶縁膜層と、
前記第２の絶縁膜層に埋め込まれた第２の配線層と、
前記第２の絶縁膜層上に開口を有して形成された第３の配線層と、
前記第２の配線層と前記第３の配線層間に生成されるプラズマ誘起起電力を検知する検知装置と、を備えるプラズマプロセス用フォトン検出センサ。
【請求項３】
半導体基板と、
前記半導体基板上に設けた第１の絶縁膜層と、
前記第１の絶縁膜層に埋め込まれた第１の配線層と、
前記第１の絶縁膜層上に形成された第２の絶縁膜層と、
前記第２の絶縁膜層に埋め込まれた第２の配線層と、
前記第２の絶縁膜層上に開口を有して形成された第３の配線層と、
前記第１の配線層と前記第２の配線層間に生成されるプラズマ誘起起電力を検知する検知装置と、を備えるプラズマプロセス用フォトン検出センサ。
【請求項４】
請求項１乃至３の何れか１項に記載のプラズマプロセス用フォトン検出センサにおいて、前記第１の配線層は、平板状、線状、櫛型状、リング状あるいは枠状のいずれかの形状を有することを特徴とする、プラズマプロセス用フォトン検出センサ。
【請求項５】
請求項１乃至３の何れか１項に記載のプラズマプロセス用フォトン検出センサにおいて、前記第２の配線層は、平板状、線状、櫛型状、リング状あるいは枠状のいずれかの形状を有することを特徴とする、プラズマプロセス用フォトン検出センサ。
【請求項６】
請求項１乃至３の何れか１項に記載のプラズマプロセス用フォトン検出センサにおいて、前記第３の配線層はプラズマの異常放電によって発生する紫外光を遮断する膜厚を有していることを特徴とする、プラズマプロセス用フォトン検出センサ。
【請求項７】
請求項１乃至３の何れか１項に記載のプラズマプロセス用フォトン検出センサにおいて、前記第１の配線層は、前記第３の配線層に形成された開口部直下からずれた位置に形成されていることを特徴とする、プラズマプロセス用フォトン検出センサ。
【請求項８】
請求項１乃至３の何れか１項に記載のプラズマプロセス用フォトン検出センサにおいて、前記第２の配線層は、前記第３の配線層に形成された開口部直下からずれた位置に形成されていることを特徴とする、プラズマプロセス用フォトン検出センサ。
【請求項９】
請求項１乃至３の何れか１項に記載のプラズマプロセス用フォトン検出センサにおいて、前記第３の配線層に形成された前記開口部には、複数の平行電極状配線層が形成されていることを特徴とする、プラズマプロセス用フォトン検出センサ。
【請求項１０】
請求項１乃至３の何れか１項に記載のプラズマプロセス用フォトン検出センサにおいて、前記第３の配線層はパッシベーション膜によって被覆されていることを特徴とする、プラズマプロセス用フォトン検出センサ。
【請求項１１】
請求項１乃至３の何れか１項に記載のプラズマプロセス用フォトン検出センサにおいて、前記第１または第２の絶縁膜にはビアホールが形成されていることを特徴とする、プラズマプロセス用フォトン検出センサ。
【請求項１２】
請求項１乃至３の何れか１項に記載のプラズマプロセス用フォトン検出センサにおいて、前記第３の配線層を接地することにより、基準電極としたことを特徴とする、プラズマプロセス用フォトン検出センサ。
【請求項１３】
請求項１乃至３の何れか１項に記載のプラズマプロセス用フォトン検出センサにおいて、前記第１の絶縁膜は前記半導体基板上に形成した下地絶縁膜を含むことを特徴とする、プラズマプロセス用フォトン検出センサ。
【請求項１４】
プラズマ加工用のチャンバと、前記チャンバ内に設けられたウエハステージと、前記ウエハステージ上に設置された請求項１乃至１０の何れか１項に記載のプラズマプロセス用フォトン検出センサと、を備える、プラズマ処理装置。
【請求項１５】
請求項１４に記載のプラズマ処理装置において、前記プラズマプロセス用フォトン検出センサは前記ウエハステージ上の半導体ウエハを設置する位置周辺に複数個配置されていることを特徴とする、プラズマ処理装置。
【請求項１６】
請求項１５に記載のプラズマ処理装置において、前記複数個のプラズマプロセス用フォトン検出センサは、それぞれ異なる積層構造を有していることを特徴とする、プラズマ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウエハ等をプラズマ処理するにあたって、処理中に発生した異常放電の発生やプラズマプロセス自体を正確に検出して半導体ウエハに与える影響を的確に評価するための、プラズマプロセス用フォトン検出センサおよびこのセンサを用いたプラズマ処理装置に関する。
【背景技術】
【０００２】
先端的な高機能半導体デバイスを実現する上で、エッチング、薄膜堆積などのプラズマ処理が不可欠である。しかしながら、プラズマ処理装置では、処理中に不意に異常放電が生じることや、処理条件自体が半導体デバイスに悪影響を及ぼすこととなるなどの問題を有している。異常放電が発生すると、エッチングや薄膜堆積状況が変化し、その結果、生成された半導体デバイスの特性が大きく変化する。最悪の場合は、処理装置が破壊されることもある。したがって、信頼性の高い半導体デバイスを高い生産性を確保して製造するためには、プラズマ処理中の異常放電の発生やプラズマプロセス自体をリアルタイムでモニタし、異常に対して迅速にかつ適切に対処する必要がある。
【０００３】
異常放電は、プラズマ処理中にプラズマチャンバの内壁等に蓄積された高電荷が限界を超え、あるいは何らかの要因により放電されることによって生じる。このような放電は不規則に起こり、またこれを検出する有効なセンシング手法も無いことから、従来のプラズマ処理装置ではこのような異常放電の発生やプラズマプロセス自体をリアルタイムで検出して適切に対処することができず、これが、製造後の半導体デバイスの信頼性、生産性を損なう要因となっている。また、処理条件を検討、設定する際にもデバイスへの影響を考慮すべきであるが、従来はそれが不十分であった。
【０００４】
プラズマによる処理状態を、半導体ウエハ内に作りこんだセンサによって計測するオンウエハモニタリングシステムが既に提案されている（特許文献１参照）。このシステムは、プラズマによって生成される、例えばイオン、電子等のエネルギー分布、イオン電流等をリアルタイムでモニタするシステムであるが、異常放電のようなプラズマ状態の瞬時の変化に対してこれらの変化は半導体ウエハ上に比較的ゆっくり現れるものであり、そのため、異常放電やプラズマプロセス自体をリアルタイムで検出するには適さない。
【０００５】
プラズマチャンバ内で異常放電が発生すると、その放電によってプラズマ密度が瞬間的に大きく低下し、プラズマによるイオン、中性粒子、電子および紫外光の生成が減少する。プラズマの生成中、チャンバ内にフォトン検出センサを設置すると、定常状態ではプラズマから発生する紫外光により生成されたある程度の紫外光誘起電流を観測するが、異常放電によってプラズマ密度が低下して紫外光の発生量が減少すると、スパイク状の電流減少を観測するようになる。したがって、プラズマ処理装置のウエハステージ上にフォトン検出センサを設け、このセンサの出力をリアルタイムでモニタすることにより、スパイク状の電流減少として異常放電の発生をリアルタイムで検出しようとする技術が開発されている（特許文献２参照）。
【０００６】
【特許文献１】特開２００３−２８２５４６
【特許文献２】特開２００５−３４０６３２
【発明の開示】
【発明が解決しようとする課題】
【０００７】
半導体デバイスの微細化、高機能化に伴い、絶縁膜中には何層にもわたって高密度に配線が形成されている。したがって、プラズマプロセス中の異常放電や不適切な処理によって、多層に形成した絶縁膜あるいは多層配線が受ける影響を正確に検出するためには、特許文献２に記載されたようなセンサの深さ方向への影響のみを検出するフォトン検出センサではなく、プラズマ誘起電流の影響を３次元的広がりを持って精度良く検出することが可能な、フォトン検出センサが求められる。
【０００８】
本発明は、かかる点に関してなされたもので、プラズマプロセス中に発生した異常放電やプラズマプロセス自体が、プロセス中の絶縁膜に対して与える影響を３次元的な広がりを持って検出することが可能なプラズマプロセス用のフォトン検出センサ、およびこのセンサを用いたプラズマ処理装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の第１のプラズマプロセス用フォトン検出センサは、半導体基板と、前記半導体基板上に設けた第１の絶縁膜層と、前記第１の絶縁膜層に埋め込まれた第１の配線層と、前記第１の絶縁膜層上に形成された第２の絶縁膜層と、前記第２の絶縁膜層に埋め込まれた第２の配線層と、前記第２の絶縁膜層上に開口を有して形成された第３の配線層と、前記第１の配線層と前記第３の配線層間に生成されるプラズマ誘起起電力を検知する検知装置とを備える。
【００１０】
上記課題を解決するために、本発明の第２のフォトン検出センサは、半導体基板と、前記半導体基板上に設けた第１の絶縁膜層と、前記第１の絶縁膜層に埋め込まれた第１の配線層と、前記第１の絶縁膜層上に形成された第２の絶縁膜層と、前記第２の絶縁膜層に埋め込まれた第２の配線層と、前記第２の絶縁膜層上に開口を有して形成された第３の配線層と、前記第２の配線層と前記第３の配線層間に生成されるプラズマ誘起起電力を検知する検知装置とを備える。
【００１１】
上記課題を解決するために、本発明の第３のフォトン検出センサは、半導体基板と、前記半導体基板上に設けた第１の絶縁膜層と、前記第１の絶縁膜層に埋め込まれた第１の配線層と、前記第１の絶縁膜層上に形成された第２の絶縁膜層と、前記第２の絶縁膜層に埋め込まれた第２の配線層と、前記第２の絶縁膜層上に開口を有して形成された第３の配線層と、前記第１の配線層と前記第２の配線層間に生成されるプラズマ誘起起電力を検知する検知装置とを備える。
【００１２】
また、上記第１、第２または第３のプラズマプロセス用フォトン検出センサにおいて、前記第１の配線層が、平板状、線状、櫛型状、リング状あるいは枠状のいずれかの形状を有するようにしても良い。
【００１３】
また、上記第１、第２または第３のプラズマプロセス用フォトン検出センサにおいて、前記第２の配線層が、平板状、線状、櫛型状、リング状あるいは枠状のいずれかの形状を有するようにしても良い。
【００１４】
また、上記第１、第２または第３のプラズマプロセス用フォトン検出センサにおいて、前記第３の配線層がプラズマの異常放電によって発生する紫外光を遮断する膜厚を有しているようにしても良い。
【００１５】
また、上記第１、第２または第３のプラズマプロセス用フォトン検出センサにおいて、前記第１の配線層が、前記第３の配線層に形成された開口部直下からずれた位置に形成されているようにしても良い。
【００１６】
また、上記第１、第２または第３のプラズマプロセス用フォトン検出センサにおいて、前記第２の配線層が、前記第３の配線層に形成された開口部直下からずれた位置に形成される様にしても良い。
【００１７】
また、上記第１、第２または第３のプラズマプロセス用フォトン検出センサにおいて、前記第３の配線層に形成された前記開口部に、複数の平行電極状配線層を形成しても良い。
【００１８】
また、上記第１、第２または第３のプラズマプロセス用フォトン検出センサにおいて、前記第３の配線層をパッシベーション膜によって被覆しても良い。
【００１９】
また、上記第１、第２または第３のプラズマプロセス用フォトン検出センサにおいて、前記第１または第２の絶縁膜にビアホールを形成しても良い。
【００２０】
また、上記第１、第２または第３のプラズマプロセス用フォトン検出センサにおいて、前記第３の配線層を接地することにより、基準電極としても良い。
【００２１】
また、上記第１、第２または第３のプラズマプロセス用フォトン検出センサにおいて、前記第１の絶縁膜は前記半導体基板上に形成した下地絶縁膜を含むようにしても良い。
【００２２】
上記課題を解決するために、本発明のプラズマ処理装置は、プラズマ加工用のチャンバと、前記チャンバ内に設けられたウエハステージと、前記ウエハステージ上に設置された上記第１または第２のプラズマプロセス用フォトン検出センサとを備える。
【００２３】
上記プラズマ処理装置において、前記プラズマプロセス用フォトン検出センサを前記ウエハステージ上の半導体ウエハを設置する位置周辺に複数個配置しても良い。このとき、同時に設置するフォトン検出センサは、同じ積層構造を有していても、あるいは異なる積層構造を有していても良い。
【発明の効果】
【００２４】
上記第１、第２または第３のプラズマプロセス用フォトン検出センサでは、第１の配線層を含む第１絶縁膜と第２の配線層を含む第２の絶縁膜を半導体基板上に積層した構成を有する。そのため、第２の絶縁膜上に設けた第３の配線層を基準電極とし、この基準電極と第１または第２の配線層間の電位差を検出することにより、プラズマプロセス中の異常放電やプラズマプロセス自体がこのセンサに与える影響を３次元的な広がりを持って測定することが可能となる。また、基準電極である第３の配線層に開口部を設けて、プラズマによる被ダメージ領域を限定することにより、当該センサが受ける異常放電やプラズマプロセス自体の影響を定量化して示すこと、即ち、被ダメージ領域の面積に対する異常放電やプラズマプロセス自体の３次元的な広がりを検出することができる。
【００２５】
さらに、例えば特許文献２に記載するフォトン検出センサのように、絶縁膜に埋め込んだ電極層に発生するプラズマ誘起電流を測定するタイプのセンサとは異なって、本発明のフォトン検出センサでは、基準電極と第１または第２の配線層間で発生するプラズマ誘起起電力を測定してダメージ信号とするものであるため、ダメージ信号中には電界の変動によるノイズが発生せず、精度の高い測定を実施することができる。
【００２６】
さらに、第１、第２の絶縁層材料、第１、第２の配線層パターンなどを、半導体デバイスを作るための実際の材料、配線パターンなどと同じもの、あるいは類似のものとすることによって、実際の半導体デバイスを作成する場合に、デバイス中に作りこまれた多層配線がプラズマの異常放電やプラズマプロセス自体によって受ける影響をシミュレーションによって評価することが可能となる。
【発明を実施するための最良の形態】
【００２７】
以下に、図面を参照して本発明にかかるプラズマプロセス用フォトン検出センサの種々の実施形態を説明する。なお、以下の図面において、同一あるいは類似の構成要素は、同一の参照符号を用いて示している。
【００２８】
［第１の実施形態］
図１乃至図５は、本発明の第１の実施形態にかかるプラズマプロセス用フォトン検出センサの各実施例の構造を示す図であり、フォトン検出センサの上面に設けた基準電極と、フォトン検出センサ内の下層電極との間の電位差を検出することにより、中間の位置に設けた配線層の影響を評価するタイプのセンサである。各図において、図（ａ）は各実施例にかかるフォトン検出センサの平面図、図（ｂ）はその断面図を示す。
【００２９】
図１に示す実施例において、２は半導体基板、４は半導体基板上に形成された下地絶縁膜、６は下地絶縁膜４上に形成した第１の配線層であり、例えばＡｌ−Ｓｉ−Ｃｕ層を材料とし、この層の形成、リソパターニング、エッチング工程を経て所望の形状とされる。図１の例では第１の配線層６は、後述する第３の配線層１４によって形成される開口１４ａをカバーするように平板状に形成されている。第１の配線層６の材料としては、Ａｌ−Ｓｉ−Ｃｕ以外に、Ｗ、Ｃｕ、Ｔｉなどがある。８は第１の配線層６上に形成した第１層間絶縁膜であり、例えば、プラズマ（ＰＥ）ＣＶＤなどで形成されたＳｉＯ２膜である。第１層間絶縁膜８には、必要ならビアホールが形成される。
【００３０】
第１層間絶縁膜８上には第２の配線層１０が形成される。第２の配線層１０は、第１の配線層６と同様の材料で、かつ同様の工程を経て形成されてもよい。図示の例では、第２の配線層１０は第３の配線層１４で形成される開口１４ａの周囲から距離ｘ（平面方向の距離）だけ離れ、開口１４ａを取り囲む枠状に形成されている。第２の配線層１０上には、例えばＰＥＣＶＤ−ＳｉＯ２などによる第２の層間絶縁膜１２が形成され、さらにその上には第３の配線層１４が形成される。
【００３１】
第３の配線層１４は、例えばＡｌで形成され、任意の面積を有する開口部１４ａを有している。第３の配線層１４は、フォトン検出センサ１の遮光膜として機能し、プラズマによる異常放電のダメージ検知領域を開口部１４ａに限定する働きをする。第３の配線層１４上には、必要に応じてパッシベーション膜１６を形成しても良い。パッシベーション膜１６は、ＰＥＣＶＤ−ＳｉＯ２あるいはＰＥＣＶＤ−ＳｉＮで形成することができる。
【００３２】
第３の配線層１４には適宜電極取り出し端子（図示せず）が設けられ、この端子を介して接地（１８）される。したがって第３の配線層１４は、基準電極（アース電極）として機能する。さらに、第１の配線層６にも適宜に電極取り出し端子（図示せず）を設け、この端子を介して第１の配線層６を電圧印加手段２０の一端に接続する。電圧印加手段２０の他端は電圧測定手段２２を介して基準電極である第３の配線層１４に接続されている。この構成により、電圧測定手段２２によって検出した電位差がプラズマ誘起電流によるダメージ信号として検出される。
【００３３】
本実施形態のフォトン検出センサ１では、Ａｌ等で形成される第３の配線層１４を遮光膜として作用させることにより、ダメージ検知領域（開口１４ａ）の形状および面積を規定しているので、電圧測定手段２２によって得られたダメージの大きさとダメージ検知領域の面積間の評価が容易となる。また、開口１４ａと第２の配線層１０間の距離ｘを種々に変化させたフォトン検出センサ１を作成することによって、第２の配線層１０がダメージ信号に及ぼす影響を評価することが可能となる。即ち、フォトン検出センサ１における異常放電やプラズマプロセス自体の影響をその深さ方向のみならず平面方向において、即ち３次元的な広がりを持って評価することが可能となる。
【００３４】
図２は、第２の実施例にかかるフォトン検出センサの構造を示す図である。図示するように、本実施例のフォトン検出センサ１ａは、中間配線層として、開口部１４ａを横断する平行電極状の第２の配線層１０ａを形成したことを特徴としている。このフォトン検出センサ１ａにおいて、電圧測定手段２２によって第１および第３の配線層の電位、即ちダメージ信号を検出することにより、第２の（中間）配線層１０ａが第１の（下層）配線層６に及ぼす影響を評価することが可能である。この場合、第２の配線層１０ａの幅ｙ、開口１４ａの端からの距離ｘを種々変化させてフォトン検出センサ１ａを作成することにより、平行電極状の第２の配線層１０ａが平板状の第１の配線層６に及ぼす影響を種々評価することができる。
【００３５】
図３は、第３の実施例にかかるフォトン検出センサの構造を示す図である。図示するように、本実施例のフォトン検出センサ１ｂは、フォトン検出センサ１ｂを横断する複数の平行電極状の配線層からなる第２の配線層１０ｂを形成したことを特徴としている。このフォトン検出センサ１ｂにおいて、電圧測定手段２２によって第１および第３の配線層間の電位、即ちダメージ信号を検出することにより、第２の配線層１０ｂが第１の配線層６に及ぼす影響を評価することが可能である。この場合、平行電極状配線層１０ｂの開口１４ａ内の数、形状などを種々変化させてフォトン検出センサを作りこむことによって、第２の配線層が平板状の第１の配線層６に及ぼす影響を種々評価することができる。
【００３６】
図４は、第４の実施例にかかるフォトン検出センサの構造を示す図である。図示するように、本実施例のフォトン検出センサ１ｃは、図４に示す実施例のフォトン検出センサと同様に、中間位置の配線層として、複数の平行電極状配線層からなる第２配線１０ｂを形成し、さらに、第３の配線層１４の開口部１４ａ内に平行電極状の第４の配線層２４を設けたことを特徴としている。このフォトン検出センサ１ｃでは、電圧測定手段２２によって第１および第３の配線層間の電位、即ちダメージ信号を検出することにより、第４の配線層２４および第２の配線１０ｂが第１の配線層６に及ぼす影響を評価することが可能である。開口１４ａ内に形成する平行電極状配線層２４は、開口１４ａの面積を減少させる効果を有する。したがって、開口１４ａ、即ち被ダメージ領域の面積減少がダメージ信号に及ぼす影響を評価することが可能となる。
【００３７】
なお、図４に示す平行電極状の配線層２４は、必要に応じて図１乃至図３に示す実施例のフォトン検出センサに設けて、被ダメージ領域の面積減少の影響を評価することもできる。
【００３８】
図５は、さらに他の実施例にかかるフォトン検出センサ１ｄの構造を示す図である。本実施例のフォトン検出センサ１ｄは、第１の配線層６ａを櫛型電極とし、第２の配線層１０ｃを複数の平行電極状配線層で構成し、さらに第３の配線層１４によって形成される開口部１４ａ内に複数の平行配線層２４を設けた構成を有する。この場合も、上記各実施例のフォトン検出センサと同様に、中間の配線層１０ｃと開口１４ａ内に形成された配線層２４が櫛型の第１の配線層６ａに及ぼす影響を評価することができる。
【００３９】
上記各実施例は、第１の実施形態にかかるフォトン検出センサの一例を示すものであって、第１の配線層、第２の配線層および開口部に設けた配線層のそれぞれの形状、および組合せは無限であるが、製造しようとする半導体デバイスの実際の配線構造に類似させて適宜に組み合わせて構成することができる。なお、第１の配線層、第２の配線層の形状は、平板状、平行電極状、櫛型状、枠状あるいはリング状などが可能である。積層構造であっても、図示するような２層の積層構造に限定されるものではなく、製造しようとする半導体デバイスの配線構造に対応してさらに多層の積層構造とすることが可能である。
【００４０】
［第２の実施形態］
以下に、図６乃至図１０を参照して、本発明の第２の実施形態にかかるフォトン検出センサについて説明する。本実施形態のフォトン検出センサは、中間位置の配線層が下層配線層の存在によって受ける影響を評価することが可能なように構成されている。
【００４１】
図６は、第２の実施形態における第１実施例のフォトン検出センサ５０の構成を示す図であり、図（ａ）はその平面図、図（ｂ）はその断面図である。本実施例では、中間の位置にある第２の配線層１００を開口部１４ａを覆う平板状に構成し、下層配線層である第１の配線層６０を第２の配線層１００よりも大きな平板状に形成している。さらに第２の配線層１００に適宜電極取り出し端子（図示せず）を設け、この端子を電圧印加手段２０の一方の端子に接続している。したがって、電圧測定手段２２は第３の配線層１４と第２の配線層１００間に発生するプラズマ誘起電圧を測定する。この場合、測定されるプラズマ誘起電圧は下層配線層６０の影響を含んだ値となり、これによって、下層配線層６０の影響を評価することが可能となる。
【００４２】
図７は、本発明の第２の実施形態におけるフォトン検出センサの第２の実施例を示す図であり、図（ａ）はフォトン検出センサ５０ａの平面図、図（ｂ）はその断面図である。本実施例では、図６に示す実施例と同様に中間の位置にある第２の配線層を開口部１４ａを覆う平板状に構成する一方で、下層配線層を複数の平行電極状配線層６０ａで構成したことを特徴としている。この構成によれば、第３の配線層１４と第２の配線層１００間で生成されるダメージ信号の測定により、第１の配線層６０ａが第２の配線層１００に及ぼす影響を評価することが可能となる。
【００４３】
図８乃至図１０に示すフォトン検出センサは、本発明の第２の実施形態の第３乃至第５の実施例を示す図であり、各図（ａ）はその平面図、図（ｂ）はその断面図である。図８に示すフォトン検出センサ５０ｂは、開口部１４ａの直下よりずれた位置（距離ｘ）に設けた第２の配線層１００ｂが、図７に示す平板状の第１の配線層６０から受ける影響を評価するためのものである。一方、図９に示すフォトン検出センサ５０ｃは、中間位置にある第２の配線層１００ｃを櫛型電極状に形成し、第１の配線層６０ｃを複数の平行電極状に形成し、さらに開口部１４ａ内に複数の平行電極状の配線層２４を形成した構成を有する。これによって、平行電極２４による開口部１４ａの面積削減効果と共に、下層の第１の配線層６０ｃが中間位置にある第２の配線層（櫛型電極）１００ｃに与える影響の評価が可能となる。
【００４４】
図１０に示すフォトン検出センサ５０ｄは、中間位置にある第２の配線層１００ｄを開口部１４ａの直下とはずれた位置で開口部１４ａを取り囲む枠状に形成している。下層の第１の配線層６０ｄは開口部１４ａの直下を含んで平板状に形成している。これによって、中間の枠状の第２の配線層１００ｄが第１の配線層６０ｄによって受ける影響を評価可能となる。
【００４５】
図６乃至図１０に示した本発明の第２の実施形態にかかるフォトン検出センサの種々の実施例において、これらの構成は単に例示の目的でのみ示したものであって、本発明はこれらの構成に限定されるものではない。本発明の第１の実施形態についての説明の項で述べたように、第１乃至第３の配線層の構成の組合せはこれらに限定されるものではなく、製造しようとする半導体デバイスの実際の配線構造に類似させて適宜に組み合わせて構成することができる。なお、第１の配線層、第２の配線層の形状は、平板状、平行電極状、櫛型状、枠状あるいはリング状などが可能である。積層構造であっても、図示するような２層の積層構造に限定されるものではなく、製造しようとする半導体デバイスの配線構造に対応してさらに多層の積層構造とすることが可能である。
【００４６】
［第３の実施形態］
以下に、図１１乃至図１３を参照して、本発明の第３の実施形態にかかるフォトン検出センサについて説明する。本実施形態のフォトン検出センサは、中間位置の配線層および下層配線層が上層配線の存在によって受ける影響を評価することが可能なように構成されている。
【００４７】
図１１は、第３の実施形態における第１実施例のフォトン検出センサ７０ａの構成を示す図であり、図（ａ）はその平面図、図（ｂ）はその断面図である。フォトン検出センサ７０ａは、素子構造において図８に示すフォトン検出センサ５０ｂと同様の構成を有しているが、電圧測定手段２２が下層配線層である第１の配線層６０と中間配線層である第２の配線層１００ｂとに接続され、両者の間に発生するプラズマ誘起電圧を測定するように構成されている点で、図８に示すフォトン検出センサ５０ｂとは異なっている。したがって、図１１のフォトン検出センサ７０ａでは、電圧測定手段２２によって測定されるプラズマ誘起電圧は上層配線層である第３の配線層１４の影響を含んだ値となり、これによって、上層配線の影響を評価することが可能となる。
【００４８】
図１２は、第３の実施形態における第２実施例のフォトン検出センサ７０ｂの構成を示す図であり、図（ａ）はその平面図、図（ｂ）はその断面図である。フォトン検出センサ７０ｂは、素子構造において図１０に示すフォトン検出センサ５０ｄと同様の構成を有しているが、電圧測定手段２２が下層配線層である第１の配線層６０ｄと中間配線層である第２の配線層１００ｄとに接続され、両者の間に発生するプラズマ誘起電圧を測定するように構成されている点で、図１０に示すフォトン検出センサ５０ｄとは異なっている。したがって、図１２のフォトン検出センサ７０ｂでは、電圧測定手段２２によって測定されるプラズマ誘起電圧は上層配線層である第３の配線層１４の影響を含んだ値となり、これによって、上層配線の影響を評価することが可能となる。
【００４９】
図１３は、第３の実施形態における第３実施例のフォトン検出センサ７０ｃの構成を示す図であり、図（ａ）はその平面図、図（ｂ）はその断面図である。フォトン検出センサ７０ｃは、素子構造において図９に示すフォトン検出センサ５０ｃと同様の構成を有しているが、電圧測定手段２２が下層配線層である第１の配線層６０ｃと中間配線層である第２の配線層１００ｃとに接続され、両者の間に発生するプラズマ誘起電圧を測定するように構成されている点で、図９に示すフォトン検出センサ５０ｃとは異なっている。したがって、図１３のフォトン検出センサ７０ｃでは、電圧測定手段２２によって測定されるプラズマ誘起電圧は上層配線層である第３の配線層１４および第４の配線層２４の影響を含んだ値となり、これによって、上層配線の影響を評価することが可能となる。
【００５０】
図１１乃至図１３に示した本発明の第３の実施形態にかかるフォトン検出センサの種々の実施例において、これらの構成は単に例示の目的でのみ示したものであって、本発明はこれらの構成に限定されるものではない。本発明の第１および第２の実施形態についての説明の項で述べたように、第１乃至第３の配線層の構成の組合せはこれらに限定されるものではなく、製造しようとする半導体デバイスの実際の配線構造に類似させて適宜に組み合わせて構成することができる。第１の配線層、第２の配線層の形状は、平板状、平行電極状、櫛型状、枠状あるいはリング状などが可能である。積層構造であっても、図示するような２層の積層構造に限定されるものではなく、製造しようとする半導体デバイスの配線構造に対応してさらに多層の積層構造とすることが可能である。
【００５１】
図１４は、上記それぞれのプラズマプロセス用フォトン検出センサを使用したプラズマ処理装置の構造を示す図である。図において、２００はプラズマ処理を行うためのチャンバであり、被処理基板、すなわち半導体ウエハ２０２を設置するためのウエハステージ２０３を備えている。チャンバ２００内にはプラズマ化されたガス（以下、プラズマと称する）２０４が導入され、半導体ウエハ２０２のエッチングあるいは薄膜形成等のプラズマ処理が行われる。なお、プラズマ２０４は、チャンバ２００内に導入されたガスに高周波エネルギーをチャンバ外から印加することによって、チャンバ２００内で形成することも可能である。また、チャンバ２００の内壁には、通常、プラズマ２０４の放電を防止するために絶縁膜が形成されている。２０６は、ウエハステージ２０３上に設置したフォトン検出センサの出力を検出するデータ処理装置である。
【００５２】
図１５は、ウエハステージ２０３の平面図である。図示するように、ウエハステージ２０３の半導体ウエハ２０２を設置する表面２０３ａ上には、半導体ウエハ２０２と共に１個またはそれ以上のプラズマプロセス用のフォトン検出センサ２０５が配置される。このフォトン検出センサの構造およびセンサメカニズムについては、第１および第２の実施形態を示して上記で説明したとおりである。フォトン検出センサ２０５は、図示するように、ウエハステージ２０３の表面２０３ａにおける周辺部分に、例えば、等間隔で配置される。フォトン検出センサ２０５には、図１４に示すように、フォトン検出センサ２０５による出力電流の変化を検出しデータ処理するためのデータ処理装置２０６が接続されている。
【００５３】
フォトン検出センサ２０５はまた、半導体ウエハとともにではなく、単独でウエハステージ２０３上のウエハ設置位置に置かれ、プラズマプロセスの経過をモニタすることによって、実際の半導体処理に必要な各種のデータを収集するようにしても良い。ウエハステージ２０３上に配置されるフォトン検出センサ２０５は、それぞれが同じ積層構造を有したものでも良く、あるいは、それぞれ別個の積層構造を持つものであっても良い。同じ積層構造を有するフォトン検出センサ２０５を使用すれば、プラズマのウエハ面内における揺らぎを検出することが可能で、一方、異なる積層構造を有するフォトン検出センサ２０５を使用した場合は、異なる構造の多層配線それぞれに及ぼす影響を検出することが出来る。
【００５４】
上記第１乃至第３の実施形態では、フォトン検出センサとして３層配線構造のものを例示しているが、本発明はこれらの実施形態に限定されない。本発明のフォトン検出センサを、さらに多層の配線構造、例えば７層配線構造に適用することによって、第１から第７配線間のプラズマ誘起電圧のモニタが可能となる。
【図面の簡単な説明】
【００５５】
【図１】本発明の第１の実施形態にかかるフォトン検出センサの第１実施例の構造を示す図。
【図２】本発明の第１の実施形態にかかるフォトン検出センサの第２実施例の構造を示す図。
【図３】本発明の第１の実施形態にかかるフォトン検出センサの第３実施例の構造を示す図。
【図４】本発明の第１の実施形態にかかるフォトン検出センサの第４実施例の構造を示す図。
【図５】本発明の第１の実施形態にかかるフォトン検出センサの第５実施例の構造を示す図。
【図６】本発明の第２の実施形態にかかるフォトン検出センサの第１実施例の構造を示す図。
【図７】本発明の第２の実施形態にかかるフォトン検出センサの第２実施例の構造を示す図。
【図８】本発明の第２の実施形態にかかるフォトン検出センサの第３実施例の構造を示す図。
【図９】本発明の第２の実施形態にかかるフォトン検出センサの第４実施例の構造を示す図。
【図１０】本発明の第２の実施形態にかかるフォトン検出センサの第５実施例の構造を示す図。
【図１１】本発明の第３の実施形態にかかるフォトン検出センサの第１実施例の構造を示す図。
【図１２】本発明の第３の実施形態にかかるフォトン検出センサの第２実施例の構造を示す図。
【図１３】本発明の第３の実施形態に係るフォトン検出センサの第３の実施例の構造を示す図。
【図１４】本発明のプラズマ処理装置の構成を示す図。
【図１５】ウエハステージ上へのフォトン検出センサの配置方法の一例を示す図。
【符号の説明】
【００５６】
１、１ａ、１ｂ、１ｃ、１ｄ    第１の実施形態のフォトン検出センサ
２    半導体基板
４    下地絶縁膜
６、６ａ    第１の配線層
８    第１の絶縁膜
１０、１０ａ、１０ｂ、１０ｃ    第２の配線層
１２    第２の絶縁膜
１４    第３の配線層
１４ａ    開口部
１６    パッシベーション膜
１８    接地
２０    電圧印加手段
２２    電圧測定手段
５０、５０ａ、５０ｂ、５０ｃ、５０ｄ    第２の実施形態のフォトン検出センサ
６０    第１の配線層
７０ａ、７０ｂ、７０ｃ    第３の実施形態のフォトン検出センサ
１００    第２の配線層
２００    チャンバ
２０２    半導体ウエハ
２０３    ウエハステージ
２０４    プラズマ
２０５    フォトン検出センサ
２０６    データ処理装置
【図１】
2007335599.tif 000003
【図２】
2007335599.tif 000004
【図３】
2007335599.tif 000005
【図４】
2007335599.tif 000006
【図５】
2007335599.tif 000007
【図６】
2007335599.tif 000008
【図７】
2007335599.tif 000009
【図８】
2007335599.tif 000010
【図９】
2007335599.tif 000011
【図１０】
2007335599.tif 000012
【図１１】
2007335599.tif 000013
【図１２】
2007335599.tif 000014
【図１３】
2007335599.tif 000015
【図１４】
2007335599.tif 000016
【図１５】
2007335599.tif 000017