(57)【要約】【課題】高い信頼性を有する半導体装置と、当該半導体装置を歩留まり良く製造する方法とを提供する。【解決手段】半導体装置の製造方法は、第１の層間絶縁膜１に埋め込まれ、上面に第１のキャップメタル６が設けられた配線材料膜５を形成する工程（ａ）と、配線材料膜５の上方に設けられた第２の層間絶縁膜８に溝１０およびビアホール９を形成する工程（ｂ）と、溝１０およびビアホール９の内面にバリアメタル１１を形成する工程（ｃ）と、ビアホール９の底部に位置するバリアメタル１１の部分と配線材料膜５および第１のキャップメタル６の一部とを除去する工程（ｄ）と、配線材料膜５の上面に第２のキャップメタル２１を形成する工程（ｆ）とを備える。配線材料膜５の上面に酸素との結合力が強い金属の酸化膜が形成される場合でも、当該金属の酸化物は工程（ｄ）で除去できる。【選択図】図２
2007335578.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられ、第１の溝が形成された第１の層間絶縁膜と、
前記第１の溝に埋め込まれ、上面に凹部が形成された第１の配線と、
第１の層間絶縁膜上に設けられ、ビアホールおよび第２の溝が形成された絶縁膜と、
前記ビアホールに埋め込まれ、少なくとも前記第１の配線の凹部と接触するプラグと、  前記プラグに接続され、前記第２の溝に埋め込まれた第２の配線とを備え、
前記第１の配線は、凹部が形成された第１の配線材料膜と、前記第１の配線材料膜の凹部に沿って設けられたキャップメタル膜とを有している半導体装置。
【請求項２】
前記第１の配線は、前記第１の溝の内面を覆う第１のバリア膜と、前記第１の配線材料膜の側面および底面を覆い、前記第１のバリア膜の上に設けられた第１のシード膜とをさらに有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記プラグは、前記ビアホールの内面上と、前記キャップメタル膜の凹部上とに設けられた第２のシード膜と、第２のシード膜上に設けられ、前記ビアホールを埋める第２の配線材料膜とを有していることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記キャップメタル膜はＣｏを含んでいることを特徴とする請求項１〜３のうちいずれか１つに記載の半導体装置。
【請求項５】
前記キャップメタル膜は、前記第１のバリア膜の上端面上および前記第１のシード膜の上端面上にも設けられていることを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記第１のバリア膜はタンタル、窒化タンタル、チタン、窒化チタンのうちの少なくとも１つを含むことを特徴とする請求項２または５に記載の半導体装置。
【請求項７】
前記第１のシード膜は銅を主成分とし、酸素との結合エネルギーが銅よりも大きい金属を含むことを特徴とする請求項２、５、６のうちいずれか１つに記載の半導体装置。
【請求項８】
酸素との結合エネルギーが銅よりも大きい前記金属は、Ａｌ、Ｍｇ、Ｚｎ、Ｆｅ、Ｓｎ、Ｔｉのうちの少なくとも１つであること特徴とする請求項７に記載の半導体装置。
【請求項９】
前記絶縁膜は、前記第１の層間絶縁膜の上に設けられたライナー膜と、前記ライナー膜の上に設けられた第２の層間絶縁膜とを有していることを特徴とする請求項１〜８のうちいずれか１つに記載の半導体装置。
【請求項１０】
半導体基板上に形成された層間絶縁膜に埋め込まれた配線材料膜を形成する工程（ａ）と、
前記配線材料膜および前記層間絶縁膜の上に絶縁膜を形成する工程（ｂ）と、
前記絶縁膜に溝を形成する工程（ｃ）と、
前記絶縁膜にビアホールを形成する形成する工程（ｄ）と、
少なくとも前記ビアホールの内面を覆うように第１のバリアメタルを形成する工程（ｅ）と、
前記第１のバリアメタルのうち前記配線材料膜上に設けられた部分と前記配線材料の一部を除去して前記配線材料膜の上部に凹部を形成する工程（ｆ）と、
前記第１の配線材料膜の凹部に沿って前記配線材料膜上に第１のキャップメタルを形成し、上面に凹部が形成された第１の配線を形成する工程（ｇ）と、
前記第１の配線の凹部および前記ビアホールに埋め込まれたプラグを形成する工程（ｈ）とを備えている半導体装置の製造方法。
【請求項１１】
前記工程（ａ）の後で前記工程（ｂ）の前に、前記配線材料膜の上に第２のキャップメタルを形成する工程（ｉ）をさらに備え、
前記工程（ｄ）では、前記第２のキャップメタルが露出するように前記ビアホールを形成し、
前記工程（ｆ）では、前記第２のキャップメタルの少なくとも一部が除去されることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ｃ）と前記工程（ｄ）とは連続して行われ、
前記工程（ｈ）では、前記プラグに接続され、前記溝に埋め込まれた第２の配線を前記プラグと同時に形成することを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
前記工程（ａ）では、前記第１の配線材料膜の側面および底面を囲み、銅を主成分とし、銅よりも酸素との結合エネルギーが大きい金属が添加されたシード膜と、前記シード膜を囲む第２のバリアメタルとをさらに形成することを特徴とする請求項１０〜１２のうちいずれか１つに記載の半導体装置の製造方法。
【請求項１４】
前記工程（ｇ）では、選択メッキ法によって前記第１のキャップメタルを形成することを特徴とする請求項１０〜１３のうちいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、溝埋め込み構造の金属配線と層間絶縁膜とを有する半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、デバイスの配線ピッチの縮小化が進み、配線の信頼性を確保することがますます重要になってきている。このために、配線の上面にキャップメタルを形成して信頼性を向上させる検討や、銅配線中に様々な元素を添加して信頼性を向上させる検討等がなされるようになってきている。
【０００３】
以下、従来の埋め込み配線の形成方法について、図４および図５を用いて説明する。図４（ａ）〜（ｅ）および図５（ａ）〜（ｅ）は、従来の配線形成方法を示す断面図である。
【０００４】
まず、図４（ａ）に示すように、リソグラフィ工程とエッチング工程を行い、基板（図示せず）上に設けられた、低誘電率材料からなる第１の層間絶縁膜１０１に第１の配線溝１０２を形成する。次に、前処理として２８０℃の水素雰囲気中で基板（製造中の半導体装置）のアニールを６０秒間行って基板表面の酸化物の還元処理をした後、第１のバリアメタル１０３として膜厚が５ｎｍの窒化タンタル膜、膜厚が１０ｎｍのタンタル膜を順次形成する。ここで、第１のバリアメタル１０３は配線材料である銅がその外周の第１の層間絶縁膜１０１中に拡散するのを防止するための金属膜である。
【０００５】
次に、図４（ｂ）に示すように、第１のバリアメタル１０３上に膜厚が４０ｎｍの第１のシード膜１０４を形成する。ここで、第１のシード膜１０４には、アルミニウム（Ａｌ）を１％含有する銅を用いる。銅の中に金属を添加するのは、エレクトロマイグレーションやストレスマイグレーション等の発生を抑え、半導体装置の信頼性を向上させるためである。
【０００６】
次いで、図４（ｃ）に示すように、メッキ法により銅を第１の配線溝１０２に埋め込んで第１のシード膜１０４上に銅膜１０５を形成した後、銅膜１０５、第１のシード膜１０４および第１のバリアメタル１０３のうち第１の配線溝１０２の外部に形成された部分を化学的機械的研磨（ＣＭＰ）法により除去し、第１の配線を形成する。
【０００７】
続いて、図４（ｄ）に示すように、希フッ酸を主な成分とする薬液を用いて配線上面の前処理を行った後、選択メッキ法により配線の上面にのみ、キャップメタル１０６として膜厚が約１０ｎｍのタングステンコバルトフォスファイド（ＷＣｏＰ）を形成する。第１の配線の上面にキャップメタルを形成するのは、エレクトロマイグレーションやストレスマイグレーション等の不具合の発生を抑え、半導体装置の信頼性をさらに向上させるためである。
【０００８】
次に、図４（ｅ）に示すように、第１の配線および第１の層間絶縁膜１０１上に膜厚が約６０ｎｍのライナー膜１０７を形成する。ここで、ライナー膜１０７は、第１の配線に含まれる銅が、後に形成される第２の層間絶縁膜１０８中に拡散するのを防止するためのものであり、第１の層間絶縁膜１０１等と比較して比較的比誘電率の高い窒化シリコン膜、炭化シリコン膜等が用いられる。
【０００９】
次いで、図５（ａ）に示すように、低誘電率材料からなる第２の層間絶縁膜膜１０８をライナー膜１０７上に形成する。
【００１０】
次に、図５（ｂ）に示すように、リソグラフィ工程とエッチング工程とを繰り返すことにより、第２の層間絶縁膜１０８に第２の配線溝１１０と、第２の配線溝１１０の底からキャップメタル１０６に達するビアホール１０９とを形成する。
【００１１】
次に、図５（ｃ）に示すように、基板の前処理として２８０℃の水素雰囲気中で６０秒間アニール処理を行ってキャップメタル１０６上の酸化物を除去した後、第２のバリアメタル１１１として膜厚が５ｎｍの窒化タンタル膜、膜厚が１０ｎｍのタンタル膜を順次形成する。
【００１２】
続いて、図５（ｄ）に示すように、第２のバリアメタル１１１上に膜厚が約４０ｎｍの第２のシード膜１１２を形成する。ここで、第２のシード膜１１２は、第１のシード膜１０４と同様にＡｌを１％含有する銅で構成されている。
【００１３】
次に、図５（ｅ）に示すように、メッキ法によりビアホール１０９および第２の配線溝１１０に銅を埋め込んで第２のシード膜１１２上に銅膜１１３を形成する。その後、該銅膜１１３、第２のシード膜１１２および第２のバリアメタル１１１のうちビアホール１０９および第２の配線溝１１０の外部に形成された部分をＣＭＰ法により除去し、プラグおよび第２の配線を形成する。ここで、プラグとは、第２のバリアメタル１１１、第２のシード膜１１２および銅膜１１３のうちビアホール１０９に埋め込まれた部分を意味し、第２の配線とは、第２のバリアメタル１１１、第２のシード膜１１２および銅膜１１３のうち第２の配線溝１１０に埋め込まれた部分を意味している。
【非特許文献１】Thin Solid Films,25(1975)531-544
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上述した従来の半導体装置では、プラグにおける抵抗値が上昇する場合があり、半導体デバイスの歩留りが低下してしまうという不具合があった。
【００１５】
図６は、従来の方法により多層の埋め込み配線を形成した場合のビア抵抗値（配線−プラグ間の抵抗値）の累積度数分布を示す図である。
【００１６】
設計上は、ビア抵抗値は、すべて２×１０７Ω以下であるべきである。しかし、図６に示す結果では、ビア抵抗値の分布がブロードになり、且つビア抵抗が上昇していることがわかる。本願発明者がこの原因について種々の検討を加えた結果、ビア抵抗の上昇は、銅配線上に形成されたＡｌ酸化物の除去が不十分であることに起因することを見いだした。
【００１７】
図７は、従来の方法において、配線−プラグ間抵抗が上昇する推定メカニズムを説明するための断面図である。従来の製造方法を用いた場合、第１の配線を形成後に加わる熱によって、第１のシード膜１０４中に含まれるＡｌが銅膜１０５中に拡散し、Ｃｕ−Ａｌ合金を形成する。特に、ビアホール１０９の形成後（図５（ｂ）参照）には、大気中の酸素と結合し、Ｃｕ酸化膜だけでなく、Ａｌ酸化膜１１４が銅膜１０５の上面上および第１のシード膜１０４の上端面上にも形成されているのではないかと推定される。Ａｌ酸化物はＣｕ酸化物に比べて非常に分子間の結合エネルギーが大きいので、第２のバリアメタル１１１を形成する前に行う水素雰囲気中でのアニーリングでは還元できない。そのため、第１の配線上に形成されたＡｌ酸化膜１１４を除去することができず、配線−プラグ間の抵抗値が上昇したものと考えられる。
【００１８】
本発明はこれらの不具合を解決するもので、高い信頼性を有する半導体装置と、当該半導体装置を歩留まり良く製造する方法とを提供することを目的とする。
【課題を解決するための手段】
【００１９】
上記課題を解決するために本願発明者が研究を重ねたところ、シード膜に添加された金属が第１の配線上で酸化物を形成し、その金属酸化物が十分に除去できていないことに起因していることが判明した。
【００２０】
このため本発明では、酸化物の形成を抑制、もしくは酸化物を除去できる半導体装置の構造、及び製造方法を提供する。
【００２１】
すなわち、本発明の半導体装置は、半導体基板と、半導体基板上に設けられ、第１の溝が形成された第１の層間絶縁膜と、第１の溝に埋め込まれ、上面に凹部が形成された第１の配線と、第１の層間絶縁膜上に設けられ、ビアホールおよび第２の溝が形成された絶縁膜と、ビアホールに埋め込まれ、少なくとも第１の配線の凹部と接触するプラグと、プラグに接続され、第２の溝に埋め込まれた第２の配線とを備え、第１の配線は、凹部が形成された第１の配線材料膜と、第１の配線材料膜の凹部に沿って設けられたキャップメタル膜とを有している。
【００２２】
この構成によれば、第１の配線材料膜の凹部に沿ってキャップメタルが設けられているので、エレクトロマイグレーションやストレスマイグレーションの発生が抑制されている。また、プラグが第１の配線の凹部にはめ込まれるように設けられているので、第１の配線とプラグとの接触抵抗が低減されている。そのため、本発明の半導体装置では、高い信頼性が実現されている。
【００２３】
第１の配線が、第１の溝の内面を覆う第１のバリア膜と、第１の配線材料膜の側面および底面を覆い、第１のバリア膜の上に設けられた第１のシード膜とをさらに有していれば、製造時に第１の配線材料膜をメッキ法で形成できるので好ましい。なお、第１のバリア膜は、例えば銅を主成分とし、銅よりも酸素との結合エネルギーが大きい金属（例えばＡｌ、Ｍｇ、Ｚｎ、Ｆｅ、Ｓｎ、Ｔｉなど）を含んでいれば、比較的配線抵抗を小さくすることができ、且つエレクトロマイグレーションやストレスマイグレーションの発生を抑えることができる。
【００２４】
なお、第１の配線材料膜としては例えば銅などが用いられる。
【００２５】
キャップメタル膜はＣｏを含んでいる物質であることが好ましく、例えばＷＣｏＰやＷＣｏＢなどが材料として用いられる。
【００２６】
本発明の半導体装置の製造方法は、半導体基板上に形成された層間絶縁膜に埋め込まれた配線材料膜を形成する工程（ａ）と、配線材料膜および層間絶縁膜の上に絶縁膜を形成する工程（ｂ）と、絶縁膜に溝を形成する工程（ｃ）と、絶縁膜にビアホールを形成する形成する工程（ｄ）と、少なくともビアホールの内面を覆うように第１のバリアメタルを形成する工程（ｅ）と、第１のバリアメタルのうち配線材料膜上に設けられた部分と配線材料の一部を除去して配線材料膜の上部に凹部を形成する工程（ｆ）と、第１の配線材料膜の凹部に沿って配線材料膜上に第１のキャップメタルを形成し、上面に凹部が形成された第１の配線を形成する工程（ｇ）と、第１の配線の凹部およびビアホールに埋め込まれたプラグを形成する工程（ｈ）とを備えている。
【００２７】
この方法によれば、例えばシード膜に配線材料膜よりも酸素との結合エネルギーが大きい金属を添加する場合であっても、工程（ｆ）で配線材料膜上に形成された金属酸化膜を除去することができるので、配線とプラグとの間の抵抗が低減された半導体装置を歩留まり良く製造することができる。また、工程（ｇ）で形成される第１のキャップメタルがストレスマイグレーションおよびエレクトロマイグレーションの発生を抑えるので、本発明の方法によれば、信頼性が向上した半導体装置を製造することが可能となる。
【００２８】
なお、工程（ｇ）において、選択メッキ法を用いれば比較的容易に第１のキャップメタルを形成することができる。
【発明の効果】
【００２９】
以上のように、本発明の半導体装置及びその製造方法によれば、酸素との結合エネルギーが大きい金属をシード膜に添加してもビアとプラグとの間の抵抗の上昇を防止することができる。また、金属酸化膜を配線上から除去しつつ、キャップメタルを形成してストレスマイグレーションやエレクトロマイグレーションの発生を抑えることができるので、信頼性の高い半導体装置を高い歩留まりで製造することが可能となる。
【発明を実施するための最良の形態】
【００３０】
（実施形態）
以下、本発明の実施形態について、図面を参照しながら説明する。図１（ａ）〜（ｆ）および図２（ａ）〜（ｇ）は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【００３１】
まず、図１（ａ）に示すように、リソグラフィ工程によってレジストを形成し、そのレジストをマスクとしてエッチングを行うことにより、半導体基板（図示せず）上に設けられた低誘電率材料からなる第１の層間絶縁膜１に第１の配線溝２を形成する。次に、前処理として２８０℃の水素雰囲気中で６０秒間基板（半導体装置）のアニーリングを行って半導体装置の表面に生じた酸化物の還元処理をした後、第１のバリアメタル３として膜厚が５ｎｍの窒化タンタル膜と、膜厚が１０ｎｍのタンタル膜とをスパッタリング等により形成する。ここで、第１のバリアメタル３は、配線材料である銅がその周囲の第１の層間絶縁膜１中に拡散するのを防止するための金属膜である。なお、第１のバリアメタル３の構成材料として、窒化チタンとチタンとを用いてもよい。
【００３２】
次に、図１（ｂ）に示すように、第１のバリアメタル３上に膜厚が４０ｎｍの第１のシード膜４をスパッタリング等により形成する。ここで、第１のシード膜４の材料としては、Ａｌを重量比で１％含有する銅を用いる。銅の中に金属を添加するのはエレクトロマイグレーション耐性やストレスマイグレーション耐性等を強化し、半導体装置の信頼性を向上させるためである。
【００３３】
次に、図１（ｃ）に示すように、少なくとも第１の配線溝２を埋める第１の銅膜５をメッキ法により第１のシード膜４上に形成した後、ＣＭＰ法により第１の銅膜５、第１のシード膜４および第１のバリアメタル３を研磨して第１の配線溝２内にのみ第１のバリアメタル３、第１のシード膜４および第１の銅膜５を残す。これにより、第１のバリアメタル３、第１のシード膜４および第１の銅膜５により構成される第１の配線が形成される。
【００３４】
次に、図１（ｄ）に示すように、希フッ酸を主な成分とする薬液を用いて第１の配線上面の前処理を行った後、選択メッキ法により第１の配線の上面にのみ、第１のキャップメタル６として膜厚が約１０ｎｍのＷＣｏＰ膜を形成する。
【００３５】
続いて、図１（ｅ）に示すように、第１の層間絶縁膜１および第１の配線上に膜厚が約６０ｎｍのライナー膜７を化学気相成長法（ＣＶＤ法）などにより形成する。ここで、ライナー膜７は、第１の配線中の銅がその上方に後に形成される第２の層間絶縁膜８（図１（ｆ）参照）中に拡散するのを防止するためのものであり、第１の層間絶縁膜１等と比較して比較的比誘電率の高い窒化シリコン膜、あるいは炭化シリコン膜等で構成されている。
【００３６】
次に、図１（ｆ）に示すように、低誘電率材料からなる第２の層間絶縁膜８をＣＶＤ法などによりライナー膜７の上に形成する。
【００３７】
次いで、図２（ａ）に示すように、リソグラフィ工程とエッチング工程とを繰り返すことにより第２の層間絶縁膜８の一部およびライナー膜７の一部を除去し、第２の層間絶縁膜８内に第２の配線溝１０を形成するとともに、第２の配線溝１０の底から第１のキャップメタル６の上面に達するビアホール９を形成する。
【００３８】
次に、図２（ｂ）に示すように、基板の前処理として２８０℃の水蒸気雰囲気中で６０秒間アニール処理を行って第１のキャップメタル６上面に生じる酸化物を除去する。その後、第２のバリアメタル１１として膜厚が５ｎｍの窒化タンタル膜と、膜厚が１０ｎｍのタンタル膜とをスパッタリング等により順次形成する。なお、第２のバリアメタル１１の構成材料として、窒化チタンとチタンとを用いてもよい。
【００３９】
次に、図２（ｃ）に示すように、アルゴン（Ａｒ）によるリスパッタを行い、第２のバリアメタル１１および第１のキャップメタル６のうちビアホールの下方に形成された部分を除去する。また、この際に、第１の配線（特に第１の銅膜５）のうちビアホールの下方に設けられた部分の上部も除去され、第１の銅膜５の上面に凹部２０が形成される。
【００４０】
次に、図２（ｄ）に示すように、希フッ酸を主な成分とする薬液により第３のバリアメタル２１表面の前処理を行う。その後、選択メッキ法により第１の銅膜５上に凹部２０に沿って、膜厚が約１０ｎｍのＷＣｏＰからなる第２のキャップメタル２１を形成する。ここで、第２のキャップメタル２１はチタンで構成されていてもよい。
【００４１】
次に、図２（ｅ）に示すように、第２のキャップメタル２１および第２のバリアメタル１１上に第３のバリアメタル２４として膜厚が約５ｎｍのタンタル膜をスパッタリング等により形成する。
【００４２】
次に、図２（ｆ）に示すように、第２のバリアメタル１１および第３のバリアメタル２４上に膜厚が約４０ｎｍの第２のシード膜１２を形成する。ここで、第２のシード膜１２の材料としては、例えば第１のシード膜４と同様にＡｌを１％含有する銅が用いられる。銅の中に金属を添加するのはエレクトロマイグレーション耐性やストレスマイグレーション耐性等を向上させ、半導体装置の信頼性を向上するためである。
【００４３】
次に、図２（ｇ）に示すように、メッキ法により少なくともビアホール９および第２の配線溝１０を埋める第２の銅膜１３を形成した後、ＣＭＰ法により第２の銅膜１３、第２のシード膜１２、第３のバリアメタル２４、および第２のバリアメタル１１を研磨して第２の配線溝１０内にのみ第２のバリアメタル１１、第３のバリアメタル２４、第２のシード膜１２および第２の銅膜１３を残す。これにより、プラグおよび第２の配線が形成される。ここで、プラグとは、第２のバリアメタル１１、第３のバリアメタル２４、第２のシード膜１２および第２の銅膜１３のうちビアホール９に埋め込まれた部分のことであり、第２の配線とは、第２のバリアメタル１１、第３のバリアメタル２４、第２のシード膜１２および第２の銅膜１３のうち第２の配線溝１０に埋め込まれた部分のことである。以上のようにして、埋め込み配線を備えた本実施形態の半導体装置を作製することができる。
【００４４】
なお、ここではプラグと第２の配線とを同時に形成するいわゆるデュアルダマシン技術を採用する場合について説明したが、例えばタングステンなどからなるプラグを形成した後に第２の銅膜１３を有する第２の配線を形成してもよい。
【００４５】
本実施形態の方法によって作製される半導体装置は、図２（ｇ）に示すように、シリコンなどからなる基板上に設けられ、第１の配線溝２（図１（ａ）参照）が形成された低誘電率材料からなる第１の層間絶縁膜１と、第１の配線溝２に埋め込まれ、上面に凹部が形成された第１の配線と、第１の層間絶縁膜１および第１の配線の上に形成されたライナー膜７と、ライナー膜７上に形成され、第２の配線溝１０（図２（ａ）参照）およびビアホール９を有する第２の層間絶縁膜８と、ビアホール９に埋め込まれ、第１の配線の凹部に突き刺さるように接続されたプラグと、第１の配線とプラグを介して接続された第２の配線とを備えている。第２の配線溝の幅は例えば０．１μｍであり、深さは例えば０．１５μｍである。
【００４６】
第１の配線は、第１の配線溝２の内面上に設けられ、例えば窒化タンタル膜とタンタル膜とにより構成された第１のバリアメタル３と、第１のバリアメタル３上に設けられ、例えば１ｗｔ％のＡｌを含む銅からなる第１のシード膜４と、第１のシード膜４上に設けられ、第１の配線溝２に埋め込まれ、上面部に凹部２０が形成された銅膜（第１の配線材料膜）５と、第１のバリアメタル３の上端面から第１のシード膜４の上端面および第１の銅膜５の上面の一部に亘って形成された例えばＷＣｏＰからなる第１のキャップメタル６と、凹部２０に沿って第１の銅膜５上に形成された第２のキャップメタル２１とを有している。
【００４７】
本実施形態の半導体装置ではプラグと第２の配線とは一体的に設けられている。プラグは、第２のバリアメタル１１、第３のバリアメタル２４、第２のシード膜１２および第２の銅膜１３のうちビアホール９および凹部２０に埋め込まれた部分で構成されている。第２の配線は、第２のバリアメタル１１、第３のバリアメタル２４、第２のシード膜１２および第２の銅膜１３のうち第２の配線溝１０に埋め込まれた部分で構成されている。
【００４８】
第１のシード膜４および第２のシード膜１２は、例えば１ｗｔ％のＡｌを含む銅で構成されている。これによってエレクトロマイグレーションやストレスマイグレーションの発生が抑制されている。
【００４９】
以上が本発明の実施例における半導体装置の構造及び製造方法である。
【００５０】
次に、本実施形態に係る製造方法において、図２（ｃ）、（ｄ）に示す工程で一度第１の配線の上部に形成したキャップメタル（第１のキャップメタル６）を除去した後に再度第１の銅膜５上にキャップメタル（第２のキャップメタル２１）を形成する理由について説明する。
【００５１】
先に説明したように、従来の半導体装置では、配線の上面においてＡｌ酸化物の除去が不十分であることがビア抵抗値が上昇する大きな原因となっている。
【００５２】
図３は、本実施形態の半導体装置において、ビア抵抗の上昇が抑えられる推定メカニズムを説明するための図である。
【００５３】
本実施形態の方法においても、図１（ｃ）に示す工程で第１の配線を形成した後に、熱拡散により第１のシード膜４に含まれるＡｌが第１の銅膜５中に拡散する。すると、第１のキャップメタル６を設けていても、第１の銅膜５中のＡｌが大気中の酸素と結合して第１の銅膜５の上面にＡｌ酸化膜１４が形成される。
【００５４】
そのため、本実施形態の方法では、図２（ｃ）に示す工程でＡｌ酸化膜１４を除去している。ところが、この工程では第１のキャップメタル６もエッチングにより除去されてしまうため、このままにしておくとキャップメタルの効果を十分生かすことができない。そこで、本実施形態の方法では図２（ｄ）に示す工程で第２のキャップメタル２１を再度形成する。これにより、第１の銅膜５においてエレクトロマイグレーションやストレスマイグレーションの発生を防ぎ、半導体装置の信頼性を向上させることができる。その結果、ビア抵抗が低減された半導体装置を歩留まりよく作製することが可能となる。また、本実施形態の方法により製造された半導体装置ではビア抵抗値を設計通りの値に抑えることが可能となり、信頼性も向上している。さらに、本実施形態の半導体装置では、プラグが第１の配線に突き刺さるように形成されているので、第２の銅膜１３のうちプラグの底部に位置する部分の表面積を大きくすることができ、第１の配線とプラグとの間の抵抗が低減されている。
【００５５】
なお、第１のシード膜４および第２のシード膜１２に添加される金属はＡｌに限らず、銅に比べて酸素との結合エネルギーが大きい金属であればよい。例えば、Ｍｇ、Ｚｎ、Ｆｅ、Ｓｎ、Ｔｉ等が第１のシード膜４および第２のシード膜１２に添加され得る。また、銅よりも酸素との結合エネルギーが大きい金属が２種類以上シード膜材料（銅など）に添加されていてもよい。
【００５６】
なお、本実施形態の製造方法においては、第１の配線上に形成する第１のキャップメタル６と、リスパッタ後に第１の銅膜５上に形成する第２のキャップメタル２１とは同一材料で構成されるとしたが、これらは必ずしも同一材料で構成されていなくてもよい。例えば第１のキャップメタル６および第２のキャップメタル２１の一方がＷＣｏＰであり、もう一方がＷＣｏＢ等で構成されていてもよい。第１のキャップメタル６および第２のキャップメタル２１として用いられる金属は、ＷＣｏＰやＷＣｏＢ、あるいはＷＣｏＰＢや、これにＭｏを加えたものなど、Ｃｏを主成分とする金属であればよい。
【００５７】
また、上述の説明では２つの埋め込み配線を形成する例を挙げたが、同様の配線形成工程を繰り返すことによってさらに多層の配線を形成することができる。
【００５８】
なお、本実施形態の半導体装置において、少なくとも上面に凹部が形成された第１の配線と、且つ凹部に沿って第１の配線上にキャップメタルが形成されていればプラグと第１の配線との間の接触抵抗が低減され、且つ半導体装置の信頼性を向上させることができる。
【産業上の利用可能性】
【００５９】
本発明の配線構造および半導体装置の製造方法は、埋め込み配線を備えた半導体装置に広く適用でき、種々の電子機器に用いられる。
【図面の簡単な説明】
【００６０】
【図１】（ａ）〜（ｆ）は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２】（ａ）〜（ｇ）は、本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態の半導体装置において、ビア抵抗の上昇が抑えられる推定メカニズムを説明するための図である。
【図４】（ａ）〜（ｅ）は、従来の配線形成方法を示す断面図である。
【図５】（ａ）〜（ｅ）は、従来の配線形成方法を示す断面図である。
【図６】従来の方法により多層の埋め込み配線を形成した場合のビア抵抗値の累積度数分布を示す図である。
【図７】従来の方法において、配線−プラグ間抵抗が上昇する推定メカニズムを説明するための断面図である。
【符号の説明】
【００６１】
１    第１の層間絶縁膜
２    第１の配線溝
３    第１のバリアメタル
４    第１のシード膜
５    第１の銅膜
６    第１のキャップメタル
７    ライナー膜
８    第２の層間絶縁膜
９    ビアホール
１０    第２の配線溝
１１    第２のバリアメタル
１２    第２のシード膜
１３    第２の銅膜
１４    Ａｌ酸化物
２０    凹部
２１    第２のキャップメタル
２４    第３のバリアメタル
【図１】
2007335578.tif 000003
【図２】
2007335578.tif 000004
【図３】
2007335578.tif 000005
【図４】
2007335578.tif 000006
【図５】
2007335578.tif 000007
【図６】
2007335578.tif 000008
【図７】
2007335578.tif 000009