(57)【要約】【課題】  電磁誘導ノイズを低減できるＣＳＰのプリント基板への実装構造を提供する。【解決手段】  プリント基板に実装された状態でＣＳＰ上方からＣＳＰ実装面を平面透視したときに、ＣＳＰに搭載されたＩＣチップのボンディングパッドから半田ボールＢ７に至る再配線Ｌ７と、この再配線Ｌ７に半田ボールＢ７を介して導通する、プリント基板配線Ｗ７中のＣＳＰ再配線配置領域２２に対応する領域３２内の配線部分（基板配線部分）とを、同じかほぼ同じパターンを有して、かつ重なる位置に形成した。再配線Ｌ７に流れる電流Ｉ７Ｌによって発生する磁界を、基板配線部分に流れる電流Ｉ７Ｗによって発生する磁界で打ち消すようにした。基板配線Ｗ７のパターンや位置の設計に当たっては、事前に開示されているＩＣチップの外形やＣＳＰの再配線Ｌ７のパターン、位置等が参照される。【選択図】        図７
2007081030.tif 000002
【特許請求の範囲】
【請求項１】
プリント基板に実装された状態でＣＳＰ上方からＣＳＰ実装面を平面透視したときに、前記ＣＳＰに搭載された半導体素子チップのボンディングパッドから半田ボールに至る再配線のうちの少なくとも一の再配線と、この再配線に前記半田ボールを介して導通する、前記プリント基板の配線中の前記ＣＳＰの再配線配置領域に対応する領域内の配線部分とが、同じかほぼ同じパターンを有し、かつ重なる位置又は近接並行する位置に形成されていることを特徴とするＣＳＰ実装構造。
【請求項２】
前記再配線は、少なくとも電源線路、接地線路又は電流駆動素子への制御電流路のいずれか一に対応する再配線であって、この再配線と、この再配線に前記半田ボールを介して導通する、前記プリント基板の配線中の前記ＣＳＰの再配線配置領域に対応する領域内の配線部分とが、同じかほぼ同じパターンを有し、かつ重なる位置又は近接並行する位置に形成されていることを特徴とする請求項１に記載のＣＳＰ実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子チップ、特に集積回路チップ（以下、ＩＣチップと記す。）が搭載されたＣＳＰ（チップサイズパッケージ；Chip Size Package）を低ノイズにてプリント基板に実装可能なＣＳＰ実装構造に関するものである。
【背景技術】
【０００２】
従来、電子回路を低ノイズにてプリント基板に実装する方法として、電子回路から負荷に接続されるプリント基板上の二本の配線パターンを近接して平行に延ばすという技術があった（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平９−２７１０７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来技術によれば、各配線パターンに発生する磁界は相互に打ち消すことになってノイズ発生が防止されるという利点がある。
しかし上記従来技術は、両配線パターンが共にプリント基板面（二次元平面）に形成される場合に適用される技術である。したがって上下方向の配線構造、特に、ＣＳＰをプリント基板上に実装する場合のように、プリント基板上のＩＣチップ（半導体素子チップ）に対する配線がＩＣチップの下部を通るようなＣＳＰの再配線とプリント基板の配線との接続構造におけるノイズ低減については何の配慮もされていなかった。そこで従来から、このような配線接続構造を有するＣＳＰのプリント基板への実装構造において、ノイズを低減する技術の実現が要望されていた。
本発明は、上記のような要望に鑑みなされたもので、ＣＳＰのプリント基板への実装においてノイズの低減を実現できるＣＳＰ実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、特許請求の範囲の請求項１に記載の発明は、プリント基板に実装された状態でＣＳＰ上方からＣＳＰ実装面を平面透視したときに、前記ＣＳＰに搭載された半導体素子チップのボンディングパッドから半田ボールに至る再配線のうちの少なくとも一の再配線と、この再配線に前記半田ボールを介して導通する、前記プリント基板の配線中の前記ＣＳＰの再配線配置領域に対応する領域内の配線部分とが、同じかほぼ同じパターンを有し、かつ重なる位置又は近接並行する位置に形成されていることを特徴とする。
また、特許請求の範囲の請求項２に記載の発明は、請求項１に記載の発明において、前記再配線は、少なくとも電源線路、接地線路又は電流駆動素子への制御電流路のいずれか一に対応する再配線であって、この再配線と、この再配線に前記半田ボールを介して導通する、前記プリント基板の配線中の前記ＣＳＰの再配線配置領域に対応する領域内の配線部分とが、同じかほぼ同じパターンを有し、かつ重なる位置又は近接並行する位置に形成されていることを特徴とする。
【発明の効果】
【０００６】
特許請求の範囲の請求項１に記載の発明では、ＣＳＰに搭載された半導体素子チップのボンディングパッドから半田ボールに至る再配線のうちの少なくとも一の再配線と、この再配線に半田ボールを介して導通する、プリント基板の配線中の再配線配置領域に対応する領域内の配線部分とを、同じかほぼ同じパターンを有して、かつ重なる位置又は近接並行する位置に形成した。
したがって、再配線に流れる電流によって発生する磁界を、プリント基板の配線中の、再配線配置領域に対応する領域内の配線部分に流れる電流によって発生する磁界で打ち消すことができ、従来、プリント基板へのＣＳＰの実装構造において、再配線に流れる電流によって生じていた電磁誘導ノイズを効率よく低減できる。
また、特許請求の範囲の請求項２に記載の発明では、少なくとも電源線路、接地線路又は電流駆動素子への制御電流路のいずれか一に対応する再配線と、この再配線に半田ボールを介して導通する、プリント基板の配線中のＣＳＰの再配線配置領域に対応する領域内の配線部分とを、同じかほぼ同じパターンを有して、かつ重なる位置又は近接並行する位置に形成した。
これによれば、電源線路、接地線路又は電流駆動素子への制御電流路を形成する再配線に流れる電流によって発生する磁界を、請求項１の場合と同様に打ち消すことができ、従来、その再配線に流れる電流によって生じていた電磁誘導ノイズを効率よく低減できる。
ノイズ発生の低減に特に有効な線路を形成する再配線等、特定の再配線のみについて、プリント基板の配線部分を上述したように形成すれば、本発明の適用に当たって必要となる半導体素子チップの外形や再配線のパターン、位置等の事前開示が必要最小限で済む。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の実施の形態を図面に基づき説明する。なお、各図間において、同一符号は同一又は相当部分を示す。
図１は、本発明に係るＣＳＰ実装構造が適用されてなる半導体装置の一例を示す斜視図である。
この図に示すように、半導体装置１は、ＩＣチップが搭載されたＣＳＰ（チップサイズパッケージ）２とプリント基板３とからなる。
半導体装置１は、ここでは高い信頼性、特に低ノイズ性が要求される例えば車載用電子回路を構成しており、上記ＣＳＰ２は以下に述べるような構造をもってプリント基板３（実装面３ａ）に実装されている。
【０００８】
図２は、図１中のＣＳＰ２の矢印イ方向からの透視図（ＣＳＰ２上方からそのＣＳＰ実装面３ａを平面透視した図）を拡大した図である。
この図２において、２１はＣＳＰ２に搭載されたＩＣチップ（半導体素子チップ）であり、破線ロで示す長方形内は、再配線配置領域２２、すなわちＩＣチップ２１のボンディングパッドＰから半田ボールＢに至る再配線Ｌが配置される領域である。長方形の実線ハは、ＣＳＰ２の外形を表す線（外形線）であることはいうまでもない。
上記再配線Ｌは、図示例では１２本（Ｌ１〜Ｌ１２）形成されている。１２本の再配線Ｌは、各々別個のボンディングパッドＰから半田ボールＢまで各別に形成されている。通常は、ＩＣチップ２１に形成されたボンディングパッドＰに一端を導通させて所定パターン（寸法・形状）の再配線Ｌを形成し、その再配線Ｌの他端に半田ボールＢが付着される。
図２において、符号Ｌ、Ｐ及びＢの添字１〜１２は、同系統の、つまり導通状態にある再配線Ｌ、ボンディングパッドＰ及び半田ボールＢを表す数字である。そして、Ｌ１〜Ｌ９は各々Ｃｕ（銅）で形成された大電流通電用の再配線、Ｌ１０〜Ｌ１２は各々Ｃｕ（銅）で形成された微小電流通電用の再配線を示す。
【０００９】
図３は、図１中のプリント基板３のＣＳＰ実装領域及びその周辺（長方形で区画された周辺領域）を、ＣＳＰ２を取り除いた状態で示す拡大平面図である。
この図３において、破線ニで示す長方形は図２中の破線ロで示す長方形に対応する長方形であり、この長方形内はＣＳＰ実装時における図２中の再配線配置領域２２に対応する領域を示す。また、二点鎖線ホはＣＳＰ２の外形線に対応する線、つまり、プリント基板３上のＣＳＰ実装位置の外周を示す。
プリント基板３の配線（基板配線）Ｗは、ＣＳＰ２の上方からＣＳＰ実装面３ａを平面透視したときに、次のようなパターン（寸法・形状）及び位置をもって形成されている。
すなわち、図２と対照して分かるように、基板配線Ｗ（Ｗ１〜Ｗ１２）の、少なくとも再配線配置領域２２に対応する領域（破線ニで示す長方形内の領域）３２内の部分（基板配線部分）が、上記再配線Ｌ（Ｌ１〜Ｌ１２）と同じかほぼ同じパターンを有し、かつその再配線Ｌと重なる位置に形成されている。
ここで、同じパターンとは、寸法や形状が同じ、具体的にはその寸法、主として平面視したときの幅及び長さ寸法が同じで、形状も同じであることを指す。ほぼ同じパターンとは、パターンが同じとはいえないが大凡同じであることを指す。
図示例では、再配線Ｌのうち、いずれがＩＣチップ２１の電源線路、接地線路、出カ電流伝送線路又はバイポーラトランジスタ等の電流駆動素子への制御電流路を形成するかを特定していないが、それらを含む全ての再配線Ｌについて、本発明が適用されている。すなわち、各再配線Ｌと、各再配線Ｌに各々半田ボールＢを介して導通する、各基板配線Ｗ中の再配線配置領域２２に対応する領域３２内の各配線部分とが同じかほぼ同じパターンを有し、かつ重なる位置に形成されている。
【００１０】
基板配線Ｗは、再配線Ｌと同数、つまり１２本（Ｗ１〜Ｗ１２）形成されている。各基板配線Ｗは、各々別個の半田ランドｌから上記領域３２外の所定位置まで延出形成されている。
図３において、符号Ｗ及びｌの添字１〜１２は、相互に導通する基板配線Ｗ及び半田ランドｌを表す数字である。この添字１〜１２は、図２中の再配線Ｌ、ボンディングパッドＰ及び半田ボールＢの添字１〜１２に対応する。つまり、図２及び図３において、同じ添字１〜１２は相互に導通する配線要素を形成している。
【００１１】
図２及び図３を参照して述べたように、再配線Ｌ（Ｌ１〜Ｌ１２）と基板配線Ｗ（Ｗ１〜Ｗ１２）とは、ＣＳＰ２の上方から平面透視したときに同じかほぼ同じパターン（寸法・形状）を有し、かつ重なる位置に形成されているが、電気的な導通は半田ボールＢを介して行われている。
この様子を図４に例示する。
図４は、図１〜図３中のＡ−Ａ′線断面矢視図（拡大図）である。
図示するように、再配線Ｌ（Ｌ３，Ｌ７）と基板配線Ｗ（Ｗ３，Ｗ７）とは半田ボールＢを介して電気的に導通している。ここで、半田ランドｌは基板配線Ｗに含むこととする。
なお図４において、４１はＩＣチップ２１のＡｌ（アルミニウム）配線、４２，４３はポリイミド等からなる絶縁膜であり、図２では図示が省略されている。その他、図４において、図１〜図３と同一符号は同一又は相当部分を示す。
【００１２】
図２、図３及び図４から分かるように、本実施形態では、ＣＳＰ２の上方からＣＳＰ実装面３ａを平面透視したときに、ＣＳＰ２の再配線Ｌと、この再配線Ｌに半田ボールＢを介して導通する、基板配線Ｗ中の再配線配置領域２２の対応領域３２内の部分（基板配線部分）とを、同じかほぼ同じパターン（寸法・形状）で、かつ重なる位置に形成した。
ここで、配線に電流を流すとその周囲に磁界が発生するが（図５参照）、この磁界は電磁誘導ノイズの発生要因となる。しかし図６に示すように、逆方向に同一（同じ系統、同じ強さ）の電流が流れる２本の配線I，IIを並行配置すれば、発生する磁界I，IIは逆方向となって打ち消し合い、電磁誘導ノイズの発生を低減させる。その効果は、２本の配線I，II間の距離が近い程、大きい。
上述本実施形態によれば、図７に示すように、上記ＣＳＰ２の再配線Ｌ、例えば再配線Ｌ７に流れる電流Ｉ７Ｌと、再配線Ｌ７に半田ボールＢ７を介して導通する基板配線Ｗ７に流れる電流Ｉ７Ｗとは、半田ボールＢ７を折返し部として相互に逆方向に、しかもほぼ等しい大きさで流れる。
また、両配線Ｌ７，Ｗ７は近接並行、図示例では近接平行している（平面透視したときに重なる位置に形成されている）ので、それらに流れる電流Ｉ７Ｌ，Ｉ７Ｗによる発生磁界は効率よく打ち消し合う。したがって、配線Ｌ７，Ｗ７に流れる電流Ｉ７Ｌ，Ｉ７Ｗによって発生する磁界に起因する電磁誘導ノイズは効率よく低減される。
以上の関係は、配線Ｌ７，Ｗ７に流れる電流Ｉ７Ｌ，Ｉ７Ｗの向きが図７の例とは各々反対であっても同じであり、このような場合であっても、電流Ｉ７Ｌ，Ｉ７Ｗによって発生する磁界に起因する電磁誘導ノイズは効率よく低減される。
【００１３】
ここで、各基板配線Ｗは、ＣＳＰの再配線配置領域に対応する領域内について、再配線Ｌと同じかほぼ同じパターンで、かつ重なる位置に形成されるが、そのためには、ＣＳＰの再配線Ｌの位置及びパターンが事前に知得されていなければならない。そこで、本実施形態においては、ＣＳＰに搭載されるＩＣチップの外形や、ＣＳＰの再配線Ｌのパターン（寸法・形状）、位置等が事前に開示されていることが必要となる。そして、基板配線Ｗのパターンや位置の設計は、その開示されたＩＣチップの外形や、ＣＳＰの再配線Ｌのパターン、位置等が参照される。
大電流通電用の再配線、例えば、図２における再配線Ｌ１〜Ｌ９のみを本発明の適用対象とする場合には、少なくともＩＣチップ２１の外形と大電流通電用の再配線Ｌ１〜Ｌ９との２項目について、そのパターン、位置等の情報が開示されていることが必要となる。
基板配線Ｗのパターン（寸法・形状）、位置の設計が優先される場合には、そのパターン、位置に合わせてＣＳＰ２の再配線Ｌのパターン、位置が設計される。この手法は、プリント基板３の配線設計（基板配線Ｗの間隔や、幅寸法等）に制約がある場合に有効である。
【００１４】
なお図２の例では、ボンディングパッドＰの位置がＩＣチップ２１の外周側に配置されている。ＩＣチップ２１のパッケージに、旧来からのモールド樹脂パッケージを用いた場合には、リードフレームに対してボンディングワイヤを用いて配線するため、ボンディングパッドＰの位置がＩＣチップ２１の外周側に配置されているほうが都合がよい。
図２は、ＩＣチップ２１のパッケージにＣＳＰ２を用いているものの、ボンディングパッドＰの位置については、旧来からのモールド樹脂パッケージを用いた場合と同様の手法を踏襲した例を示しているため、ボンディングパッドＰの位置がＩＣチップ２１の外周側に配置されている。
しかし、ＩＣチップ２１のパッケージにＣＳＰ２を用いる場合には、上記のようなワイヤボンディングを行わないため、ボンディングパッドＰをＩＣチップ２１の外周側に配置する必要がない。そこで、配線抵抗をできるだけ小さくするために、図８に例示するように、ボンディングパッドＰ（Ｐ１〜Ｐ１２）をＩＣチップ２１の中央寄りに配置し、再配線Ｌ（Ｌ１〜Ｌ１２）を短くすることがある。
この図８に例示する再配線Ｌを有するＣＳＰの実装構造においても、本発明が適用できることは勿論である。しかし、ボンディングパッドＰをＩＣチップ２１の中央寄りに配置可能な場合であっても、配線抵抗の微増が問題ないとされる場合には、本発明の適用に当たり、図２に示すようにボンディングパッドＰ（Ｐ１〜Ｐ１２）の位置をＩＣチップ２１の外周側に配置する。
これによれば、図２及び図３に示すように、再配線Ｌ（Ｌ１〜Ｌ１２）及び基板配線Ｗ（Ｗ１〜Ｗ１２）は図８に示す例に比べて長い距離（長さ寸法）に亘って並行することになり、その全長に亘って両配線Ｌ，Ｗの通電電流による発生磁界が打ち消し合うことになる。
【００１５】
なお上述実施形態では、ＣＳＰの上方からＣＳＰ実装面を平面透視したときに、再配線と、基板配線の再配線配置領域に対応する領域内の部分（基板配線部分）とを、重なる位置に形成した。これによれば、上記再配線と基板配線部分とがＣＳＰ実装面に直交する方向で最も近接並行することになり、本発明のノイズ低減効果を最大限に発揮できることから望ましいが、本発明はこのような形態のみに限定されることはない。上記のように平面透視したときに、再配線と基板配線部分とを、これらが近接並行する位置（ＣＳＰ実装面の面方向側に近接し並行する位置）に形成してもよく、これによっても、両配線（部分）間において発生する磁界は打ち消し合い、ノイズ低減効果を発揮できる。
また上述実施形態では、再配線の全てについて、基板配線部分と重なる位置に形成した場合について述べたが、全再配線のうちの一部分について基板配線部分と重なる位置に形成するようにしてもよく、これによれば、その一部分について本発明の効果を発揮することができる。
上記再配線と基板配線部分とが並行する形態としては、平行状態が好ましいが、完全な平行状態とならなくてもよいことは勿論である。
【図面の簡単な説明】
【００１６】
【図１】本発明に係るＣＳＰ実装構造が適用されてなる半導体装置の一例を示す斜視図である。
【図２】図１中のＣＳＰの上方からそのＣＳＰ実装面を平面透視した図である。
【図３】図１中のプリント基板のＣＳＰ実装領域及びその周辺を、ＣＳＰを取り除いた状態で示す平面図である。
【図４】図１〜図３中のＡ−Ａ′線断面矢視図である。
【図５】配線に電流を流したときに周囲に磁界が発生する様子を示す図である。
【図６】相互に逆方向に電流が流れる２本の配線を並行配置したときに、各配線からの発生磁界が打ち消し合う様子を示す図である。
【図７】図２、図３において、再配線に流れる電流と半田ボールを介して再配線に導通する基板配線に流れる電流とが相互に逆方向に流れる様子を示す図である。
【図８】ボンディングパッドをＩＣチップの中央寄りに配置して再配線を短くした場合のＣＳＰ実装面を平面透視した図である。
【符号の説明】
【００１７】
２：ＣＳＰ（チップサイズパッケージ）、３：プリント基板、３ａ：実装面、２１：ＩＣチップ（半導体素子チップ）、２２：再配線配置領域、３２：再配線配置領域に対応する領域、Ｐ（Ｐ１〜Ｐ１２）：ボンディングパッド、Ｂ（Ｂ１〜Ｂ１２）：半田ボール、Ｌ（Ｌ１〜Ｌ１２）:再配線、Ｗ（Ｗ１〜Ｗ１２）：基板配線（プリント基板の配線）、ｌ（ｌ１〜ｌ１２）：半田ランド。
【図１】
2007081030.tif 000003
【図２】
2007081030.tif 000004
【図３】
2007081030.tif 000005
【図４】
2007081030.tif 000006
【図５】
2007081030.tif 000007
【図６】
2007081030.tif 000008
【図７】
2007081030.tif 000009
【図８】
2007081030.tif 000010