(57)【要約】【課題】マスタースライス方式を用いて種々の半導体集積回路装置を効率的に低コストで設計・製造する。【解決手段】ワイヤボンディング（ＷＢ）品とフリップチップ（ＦＣ）品で共通の固定層をあらかじめ設計しておき（ステップＳ１）、ＷＢ品を形成するかＦＣ品を形成するかが決定した段階で（ステップＳ２）、その固定層にＷＢ品用の可変層あるいはＦＣ品用の可変層を設計する（ステップＳ３，Ｓ４）。そして、その設計を基に、固定層に可変層が付加されたＷＢ品あるいはＦＣ品を形成する。可変層によってＷＢ品とＦＣ品の作り分けが行われるため、設計・製造工数を可変層に集中させることができ、半導体集積回路装置の設計・製造のＴＡＴの短縮およびコストの低減を図ることが可能になる。【選択図】図１
2007335511.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路装置の設計方法において、
前記半導体集積回路装置のパッドを含まない一部を構成し、前記半導体集積回路装置のパッケージの形態によらず共通に用いられる第１の層を設計し、
前記パッケージの形態により、前記半導体集積回路装置の前記第１の層上の部分を構成する第２の層を設計することを特徴とする半導体集積回路装置の設計方法。
【請求項２】
前記半導体集積回路装置に前記パッドを形成する場合には、前記パッドを、前記第２の層で構成することを特徴とする請求項１記載の半導体集積回路装置の設計方法。
【請求項３】
前記半導体集積回路装置に形成する入出力バッファを、前記第１の層のみで構成することを特徴とする請求項１記載の半導体集積回路装置の設計方法。
【請求項４】
前記半導体集積回路装置に形成する入出力バッファを、前記第１の層と前記第２の層とで構成することを特徴とする請求項１記載の半導体集積回路装置の設計方法。
【請求項５】
前記半導体集積回路装置に前記パッドおよび前記パッドと前記半導体集積回路装置のコアとを接続する電源強化配線を形成する場合には、前記パッドおよび前記電源強化配線を、前記第２の層で構成することを特徴とする請求項１記載の半導体集積回路装置の設計方法。
【請求項６】
前記半導体集積回路装置に前記パッドを形成する場合には、前記パッドおよび前記パッドと前記半導体集積回路装置に形成する入出力バッファとを接続する配線を、前記第２の層で構成することを特徴とする請求項１記載の半導体集積回路装置の設計方法。
【請求項７】
前記半導体集積回路装置にバンプを形成する場合には、前記バンプおよび前記バンプに接続する配線を、前記第２の層で構成することを特徴とする請求項１記載の半導体集積回路装置の設計方法。
【請求項８】
半導体集積回路装置において、
前記半導体集積回路装置のパッドを含まない一部を構成し、前記半導体集積回路装置のパッケージの形態によらず共通に用いられる第１の層と、
前記パッケージの形態により前記半導体集積回路装置の前記第１の層上の部分が構成された第２の層と、
を有することを特徴とする半導体集積回路装置。
【請求項９】
前記パッドが前記第２の層に形成されていることを特徴とする請求項８記載の半導体集積回路装置。
【請求項１０】
半導体集積回路装置の製造方法において、
前記半導体集積回路装置のパッドを含まない一部を構成し、前記半導体集積回路装置のパッケージの形態によらず共通に用いられる第１の層を形成する工程と、
前記パッケージの形態により、前記半導体集積回路装置の前記第１の層上の部分を構成する第２の層を形成する工程と、
を有することを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路装置の設計方法、半導体集積回路装置およびその製造方法に関し、特に、マスタースライス方式を用いた半導体集積回路装置の設計方法、並びにマスタースライス方式を用いて形成される半導体集積回路装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置の設計に当たり、ＴＡＴ（Turn Around Time）の短縮や低コスト化を目的として、マスタースライス方式が採用される場合がある。
マスタースライス方式では、ウェハが、主要なＩＰ（Intellectual Property）マクロと基本的な配線層を異なる品種間で共通化した第１の層（固定層）と、その上に配線構造等をカスタマイズできる第２の層（可変層）に分けられる。あらかじめ設計されている固定層に、新たに可変層が付加され、所望のアーキテクチャが完成される。
【０００３】
マスタースライス方式を用いた半導体集積回路装置の設計では、異なる所定の品種に対して共通の設計リソースを使用することができ、設計およびそれに基づく半導体集積回路装置の製造を効率的に低コストで行うことができる。マスタースライス方式は、現在ではＡＳＩＣ（Application Specific Integrated Circuit）等の開発に広く利用されるようになってきている。
【０００４】
なお、半導体集積回路装置の設計手法に関しては、その効率化や、チップの高性能化、小型化あるいは低コスト化等を図るため、従来、種々の提案がなされている。
例えば、チップの最外周にパッドやバンプ、その内側に入出力バッファ（ＩＯ）、残るその内部の領域に内部回路（コア）を配置する際、コアをＩＯも含めて設計することにより、設計ツールの基本的なアルゴリズムを変更することなく、ＩＯ数とコアサイズのアンバランスから生じる空きスペースを減少させる方法等が提案されている（特許文献１参照）。また、この提案では、チップ端子、ＩＯおよびコアの配置のほか、それらの配置後の電源配線、接地配線、周回電源配線（コアリング）、コア用電源配線の敷設方法等も開示されている。
【特許文献１】特開平９−６９５６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、従来のマスタースライス方式を用いた半導体集積回路装置の設計では、前述のように異なる品種間で共通の設計リソースを使用することが可能である。しかし、それらの品種が、ワイヤボンディング（WireBonding，ＷＢ）品であるか、あるいはフリップチップ（FlipChip，ＦＣ）品であるかというように、同じ種類のパッケージ内の品種間で共通のリソースを使用することが前提になっている。
【０００６】
したがって、従来のマスタースライス方式は、異なるＷＢ品の間において、あるいは異なるＦＣ品の間において、それぞれ共通の設計リソースを使用することはできるが、パッケージの種類が異なり、パッドやＩＯ等のチップの電源に関係する部分のアーキテクチャ（電源アーキテクチャ）が異なるＷＢ品とＦＣ品の間では、共通の設計リソースを使用することができなかった。
【０００７】
ここで、図７はチップの要部平面図、図８はＷＢ品の従来の電源アーキテクチャの説明図、図９はＦＣ品の従来の電源アーキテクチャの説明図である。
半導体集積回路装置として、例えば図７に示すようなコア１００とその周辺領域１０１を有するチップを想定する。コア１００には、コアリング等を含む所定の回路が形成され、周辺領域１０１には、パッドやＩＯ等、チップの電源に関係する要素が配置される。ここでは、このようなチップの電源アーキテクチャに着目する。
【０００８】
チップは、例えば図８および図９に示すように、半導体基板に拡散層等が形成されたバルク層、並びに配線等が形成された第１〜第６配線層および最上配線層の多層構造で構成されるものとする。そして、このようなチップをマスタースライス方式を用いて構成する場合に、ここでは、例えば、バルク層から第２配線層までをＷＢ品とＦＣ品で共通の固定層２００とし、第３配線層から最上配線層までをＷＢ品、ＦＣ品でそれぞれ変更可能な可変層２０１，２０２とする。
【０００９】
ＷＢ品の電源アーキテクチャでは、図８に示したように、固定層２００にパッド領域２００ａ、ＩＯ領域２００ｂおよびそれらの間にパッド−ＩＯ配線領域２００ｃを設け、それに合わせて可変層２０１にパッド領域２０１ａ、ＩＯ領域２０１ｂおよびパッド−ＩＯ配線領域２０１ｃを設ける。
【００１０】
なお、このＷＢ品の電源アーキテクチャにおいて、パッド領域２００ａ，２０１ａは、ＷＢ品のパッドが形成される領域である。ＩＯ領域２００ｂ，２０１ｂは、ＷＢ品のＩＯが形成される領域である。パッド−ＩＯ配線領域２００ｃ，２０１ｃは、ＷＢ品のパッドとＩＯを電気的に接続するパッド−ＩＯ配線が形成される領域である。
【００１１】
可変層２０１のパッド領域２０１ａ、ＩＯ領域２０１ｂおよびパッド−ＩＯ配線領域２０１ｃの構成はそれぞれ、固定層２００のパッド領域２００ａ、ＩＯ領域２００ｂおよびパッド−ＩＯ配線領域２００ｃの構成を基に設計される。パッド、ＩＯ、パッド−ＩＯ配線の各要素は、固定層２００と可変層２０１の双方を用いて構成される。
【００１２】
一方、ＦＣ品の電源アーキテクチャでは、図９に示したように、同じく固定層２００にパッド領域２００ａ、ＩＯ領域２００ｂおよびパッド−ＩＯ配線領域２００ｃを設け、それに合わせて可変層２０２にパッド領域２０２ａ、ＩＯ領域２０２ｂおよびパッド−ＩＯ配線領域２０２ｃを設ける。さらに、可変層２０２のＩＯ領域２０２ｂの上には、バンプおよびバンプに接続される配線領域２０２ｄを設ける。
【００１３】
なお、このＦＣ品の電源アーキテクチャにおいて、パッド領域２００ａ，２０２ａは、ＦＣ品のパッドが形成される領域である。ＩＯ領域２００ｂ，２０２ｂは、ＦＣ品のＩＯが形成される領域である。パッド−ＩＯ配線領域２００ｃ，２０２ｃは、ＦＣ品のパッドとＩＯを電気的に接続するパッド−ＩＯ配線が形成される領域である。
【００１４】
可変層２０２のパッド領域２０２ａ、ＩＯ領域２０２ｂおよびパッド−ＩＯ配線領域２０２ｃの構成はそれぞれ、固定層２００のパッド領域２００ａ、ＩＯ領域２００ｂおよびパッド−ＩＯ配線領域２００ｃの構成を基に設計される。さらに、可変層２０２のバンプおよびバンプに接続される配線領域２０２ｄの構成は、その下のＩＯ領域２０２ｂの構成等を基に設計される。ＦＣ品の場合もＷＢ品の場合と同様に、パッド、ＩＯ、パッド−ＩＯ配線の各要素は、固定層２００と可変層２０２の双方を用いて構成される。
【００１５】
ところが、ＷＢ品の電源アーキテクチャにおいては、ＦＣ品のようなバンプの形成は不要である。そのため、図８および図９に示したように、ＷＢ品の場合には、ＦＣ品のバンプおよびバンプに接続される配線領域２０２ｄに対応する部分がＩＯ領域２０１ｂに割り当てられる。すなわち、電源アーキテクチャを構成するに当たり、ＷＢ品の設計リソースは、バンプの形成を要するＦＣ品にはそのまま適用することができず、また逆に、バンプの形成を要するＦＣ品の設計リソースは、バンプが不要になるＷＢ品にはそのまま適用することができない。
【００１６】
また、ＦＣ品の電源アーキテクチャにおいては、ＷＢ品のようなパッドが不要になる場合もある。しかし、パッドは、図８および図９に示したように、固定層２００と可変層２０１，２０２の双方を用いて構成され、固定層２００から作り込まれる。そのため、パッド領域２００ａを設けた固定層２００をＷＢ品とＦＣ品で共通に用いると、たとえＦＣ品ではパッドが不要になるような場合であっても、それを削除することが難しい。さらに、ＷＢ品についても、そのようにパッドが固定層２００と可変層２０１の双方を用いて構成されるため、パッドの一部を削除したりパッドの配置を変更したりすることが難しい。
【００１７】
このように、マスタースライス方式を用いた従来の設計方法では、ＷＢ品とＦＣ品といったようにそのパッケージの種類が異なるような場合には、それらの間で共通の設計リソースをそのまま使用することができなかった。その結果、ＷＢ品とＦＣ品のチップの主要な機能が同じでも、それぞれの設計リソースを用いて設計を行わなければならず、ＴＡＴおよびコストの増加を引き起こしてしまっていた。
【００１８】
また、同じパッケージの種類でも、異なる電源アーキテクチャを設計する場合には、パッド等を固定層と可変層の双方を用いて構成するため、パッドの有無や配置等、可変層のアーキテクチャが固定層のアーキテクチャの制約を受け、設計の自由度が小さくなってしまっていた。
【００１９】
本発明はこのような点に鑑みてなされたものであり、パッケージの形態によらず様々な品種の半導体集積回路装置を効率的に低コストで設計することのできる半導体集積回路装置の設計方法を提供することを目的とする。
【００２０】
また、本発明は、そのように設計された半導体集積回路装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明では上記課題を解決するために、半導体集積回路装置の設計方法において、前記半導体集積回路装置のパッドを含まない一部を構成し、前記半導体集積回路装置のパッケージの形態によらず共通に用いられる第１の層を設計し、前記パッケージの形態により、前記半導体集積回路装置の前記第１の層上の部分を構成する第２の層を設計することを特徴とする半導体集積回路装置の設計方法が提供される。
【００２２】
このような半導体集積回路装置の設計方法によれば、半導体集積回路装置の一部を構成する第１の層を、パッドを含まず、また、その半導体集積回路装置のパッケージの形態によらず様々なパッケージに共通に用いられるように設計し、その半導体集積回路装置のその第１の層上の部分を構成する第２の層を、そのパッケージの形態に応じて設計する。これにより、例えばその第１，第２の層をそれぞれ固定層、可変層とした場合、パッケージの形態が異なる半導体集積回路装置を、固定層は共通で、その上の可変層によって作り分けられるようになる。また、第１の層にはパッドを含めず、第２の層においてパッドの有無や配置等の変更に対応する。
【００２３】
また、本発明では、半導体集積回路装置において、前記半導体集積回路装置のパッドを含まない一部を構成し、前記半導体集積回路装置のパッケージの形態によらず共通に用いられる第１の層と、前記パッケージの形態により前記半導体集積回路装置の前記第１の層上の部分が構成された第２の層と、を有することを特徴とする半導体集積回路装置が提供される。
【００２４】
このような半導体集積回路装置によれば、半導体集積回路装置のパッドを含まない一部を構成する第１の層が、その半導体集積回路装置のパッケージの形態によらず共通に用いられ、その半導体集積回路装置のその第１の層上の部分を構成する第２の層が、そのパッケージの形態に応じて構成される。これにより、パッケージの形態が異なる半導体集積回路装置が第２の層によって作り分けられるようになる。また、第１の層にパッドを含めず、第２の層においてパッドの有無や配置等の変更に対応する。
【００２５】
さらに、本発明では、半導体集積回路装置の製造方法において、前記半導体集積回路装置のパッドを含まない一部を構成し、前記半導体集積回路装置のパッケージの形態によらず共通に用いられる第１の層を形成する工程と、前記パッケージの形態により、前記半導体集積回路装置の前記第１の層上の部分を構成する第２の層を形成する工程と、を有することを特徴とする半導体集積回路装置の製造方法が提供される。
【００２６】
このような半導体集積回路装置の製造方法によれば、半導体集積回路装置のパッドを含まない一部を構成する第１の層が、その半導体集積回路装置のパッケージの形態によらず共通に用いられるように形成され、その半導体集積回路装置のその第１の層上の部分を構成する第２の層が、そのパッケージの形態に応じた構成となるように形成される。これにより、パッケージの形態が異なる半導体集積回路装置が第２の層によって作り分けられるようになる。また、第１の層にパッドを含めず、第２の層においてパッドの有無や配置等の変更に対応する。
【発明の効果】
【００２７】
本発明では、半導体集積回路装置のパッドを含まない一部を構成する第１の層をその半導体集積回路装置のパッケージの形態によらず共通にし、その第１の層上の部分を構成する第２の層をそのパッケージの形態に応じた構成とする。これにより、パッケージの形態が異なる半導体集積回路装置を第２の層によって作り分けることが可能になる。さらに、パッケージの形態によらず、第２の層によって最適な配置配線を行うことが可能になると共に、様々な設計変更にも柔軟に対応することが可能になる。設計工数および製造工数を第２の層に集中させ、様々な品種の半導体集積回路装置を効率的に低コストで実現することが可能になる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は半導体集積回路装置の設計の流れを示す図である。
ここでは、マスタースライス方式を用いてＷＢ品およびＦＣ品の半導体集積回路装置を設計する。固定層はＷＢ品とＦＣ品で共通にしておき、ＷＢ品とＦＣ品の作り分けは可変層において行う。
【００２９】
まず、ＷＢ品とＦＣ品で共通の固定層をあらかじめ設計しておく（ステップＳ１）。固定層には、その上に設けられる可変層の構成によらず、ＷＢ品とＦＣ品で共通に用いることのできる部分を構成する。ただし、その場合、固定層にはパッドを形成するための領域を含めないようにする。そして、その固定層を用いてＷＢ品を形成するかＦＣ品を形成するかが決定した段階で（ステップＳ２）、ＷＢ品を形成する場合にはＷＢ品用の可変層を設計し（ステップＳ３）、ＦＣ品を形成する場合にはＦＣ品用の可変層を設計する（ステップＳ４）。
【００３０】
このようにして行われた設計を基に、そのような固定層および可変層を有するＷＢ品またはＦＣ品が形成される。その場合は、例えば、固定層についてはあらかじめ形成を終えておき、その固定層を用いて形成する製品がＷＢ品かＦＣ品かが決定した段階で、それに応じた可変層の設計および形成を行うようにすることができる。
【００３１】
ここで、ＷＢ品およびＦＣ品について設計またはその設計を基に形成される電源アーキテクチャについて説明する。なお、ここでは、ＷＢ品およびＦＣ品が上記の図７に示したようなチップ構造を有している場合を想定する。
【００３２】
図２はＷＢ品の電源アーキテクチャの説明図である。
例えば、ＷＢ品が、半導体基板に拡散層等が形成されたバルク層、並びに配線等が形成された第１〜第６配線層および最上配線層の多層構造で構成される場合を想定する。図２には、第１の層として、バルク層から第２配線層までを固定層１とし、第２の層として、第３配線層から最上配線層までを可変層２としている場合を例示している。
【００３３】
図２に示すＷＢ品の電源アーキテクチャにおいて、固定層１には、ＩＯ領域１ａが設けられている。また、可変層２には、パッド領域２ａ、ＩＯ領域２ｂ、パッド−ＩＯ・パッド−コア配線領域２ｃおよび電源強化配線領域２ｄが設けられている。
【００３４】
固定層１のＩＯ領域１ａは、ＷＢ品のＩＯがすべてまたは一部形成される領域である。また、可変層２のＩＯ領域２ｂは、ＷＢ品のＩＯの一部、場合によりＩＯとそのＩＯ間を電気的に接続する配線（ＩＯリング）が形成される領域である。
【００３５】
可変層２のパッド領域２ａは、ＷＢ品のパッドが形成される領域である。可変層２のパッド−ＩＯ・パッド−コア配線領域２ｃは、ＷＢ品のパッドとＩＯを電気的に接続するパッド−ＩＯ配線、およびパッドとコア（図示せず。）を電気的に接続するパッド−コア配線の一部が形成される領域である。パッド−コア配線は、電源強化配線領域２ｄにも形成され、パッド−コア間の電源強化のための配線として機能する。上記のＩＯリングは、前述のように可変層２のＩＯ領域２ｂに形成される場合のほか、この電源強化配線領域２ｄに形成される場合もある。
【００３６】
ＷＢ品の場合、その構造上、ＦＣ品に比べ、上記のような電源強化の必要性が高まっている。この図２に示したように、電源強化配線領域２ｄを設けておくことにより、そのような電源強化のための各種配線が必要になった場合にも、その要求に容易に対応することが可能である。
【００３７】
図３はＦＣ品の電源アーキテクチャの説明図である。
ＦＣ品もＷＢ品と同様に、バルク層、第１〜第６配線層および最上配線層の多層構造で構成される場合を想定する。図３には、バルク層から第２配線層までをＷＢ品と共通の固定層１、第３配線層から最上配線層までを可変層３としている場合を例示している。
【００３８】
図３に示すＦＣ品の電源アーキテクチャにおいて、可変層３には、ＷＢ品の可変層２と同様に、パッド領域３ａ、ＩＯ領域３ｂおよびパッド−ＩＯ配線領域３ｃが設けられると共に、ＷＢ品の可変層２で電源強化配線領域２ｄが割り当てられていた領域にバンプおよびバンプに接続される配線領域３ｄが設けられている。
【００３９】
パッド領域３ａは、ＦＣ品にパッドを形成する場合に、そのパッドが形成される領域である。ＩＯ領域３ｂは、ＦＣ品のＩＯの一部が形成される領域である。パッド−ＩＯ配線領域３ｃは、ＦＣ品にパッドを形成する場合に、そのパッドとＩＯを電気的に接続するパッド−ＩＯ配線が形成される領域である。バンプおよびバンプに接続される配線領域３ｄは、ＦＣ品のバンプおよびそのバンプとＩＯとの接続を含む配線が形成される領域である。
【００４０】
なお、ＦＣ品の場合、パッドの形成が不要である場合には、可変層３にパッドおよびパッド−ＩＯ配線を形成しない構成とすることもできる。このＦＣ品の電源アーキテクチャにおいて、固定層１にはＩＯが形成されるのみであるため、固定層１の構成の影響を受けることなく容易に可変層３をパッドおよびパッド−ＩＯ配線を形成しない構成に変更することが可能である。
【００４１】
また、ＷＢ品とＦＣ品のいずれの場合においても、可変層２，３にはＩＯを形成しない構成とすることもできる。その場合、ＷＢ品およびＦＣ品のＩＯは、固定層１のＩＯ領域１ａのみで構成され、可変層２，３のＩＯ領域２ｂ，３ｂにはそれぞれ、パッド−ＩＯ・パッド−コア配線領域２ｃまたはパッド−ＩＯ配線領域３ｃから続くパッド−ＩＯ配線の一部が構成される。さらに、前述のように、ＷＢ品の場合には、ＩＯ領域２ｂにＩＯリングが構成されてもよい。
【００４２】
図２および図３に示したように、ＷＢ品およびＦＣ品の電源アーキテクチャは、可変層２，３の間で、パッド領域２ａ，３ａ、ＩＯ領域２ｂ，３ｂ、パッド−ＩＯ・パッド−コア配線領域２ｃとパッド−ＩＯ配線領域３ｃ、および電源強化配線領域２ｄとバンプおよびバンプに接続される配線領域３ｄがそれぞれ対応した配置で設計され、形成される。
【００４３】
そして、この図２および図３に示したような電源アーキテクチャを構成するために、ここでは以下に示すようなルールが適用される。
まず、第１に、ＷＢ品の場合には、可変層２の最上配線層を含む領域にパッド領域２ａを設け、固定層１にはパッド形成用の領域を設けない。すなわち、ＷＢ品のパッドを可変層２のみで構成する。
【００４４】
また、ＦＣ品でパッドを形成する場合には、ＦＣ品の場合についても、ＷＢ品の場合と同様に、可変層３の最上配線層を含む領域にパッド領域３ａを設け、固定層１にはパッド形成用の領域を設けない構成とする。
【００４５】
このようなルールを適用することにより、ＷＢ品については、パッドの形状や配置等を、固定層１の構成に影響されることなく、自由に設定することが可能になる。また、ＦＣ品については、パッドを形成するか否か、形成する場合にはその形状および配置等を、固定層１の構成に影響されることなく、自由に設定することが可能になる。
【００４６】
続いて、第２に、ＩＯは、固定層１のみで構成するか、または、ＷＢ品であれば図２に示したように固定層１と可変層２で、ＦＣ品であれば図３に示したように固定層１と可変層３で、構成する。
【００４７】
ＩＯを固定層１のみで構成すれば、可変層２，３のＩＯ領域２ｂ，３ｂをＩＯの形成に用いることが不要になり、それにより、可変層２，３の設計自由度を増すことが可能になる。また、ＩＯを固定層１と可変層２，３で構成すれば、可変層２，３においてＩＯのカスタマイズが可能になる。
【００４８】
続いて、第３に、ＷＢ品の場合は、図２に示したように、可変層２の一部をパッド−ＩＯ・パッド−コア配線領域２ｃおよび電源強化配線領域２ｄとし、パッド−コア間の電源強化のための配線を可変層２で構成する。
【００４９】
その際は、ＩＯ領域２ｂの上層に電源強化配線領域２ｄを設け、ＩＯの上層にパッド−コア間の電源強化配線を形成する。
続いて、第４に、ＷＢ品の場合は、図２に示したように、可変層２の一部をパッド−ＩＯ・パッド−コア配線領域２ｃとし、パッド−ＩＯ配線を可変層２のみで構成する。
【００５０】
前述のように、パッドを可変層２のみで構成すれば、パッドの形状や配置等が自由に設定可能になるため（第１のルール）、パッド−ＩＯ配線を可変層２のみで構成すれば、パッドの形状や配置等に合わせた自由度の高い配線形成が可能になる。
【００５１】
続いて、第５に、ＦＣ品の場合は、図３に示したように、可変層３の一部をバンプおよびバンプに接続される配線領域３ｄとする。
その際、バンプおよびバンプに接続される配線領域３ｄは、可変層３の最上配線層を含む領域に設け、ＩＯの上層にバンプを形成するようにする。
【００５２】
このように、電源アーキテクチャを設計する際には、ＷＢ品とＦＣ品の間で、可変層内のパッド、ＩＯおよびパッド−ＩＯ配線の各形成領域の配置を対応させておく。また、それと共に、可変層内の上層部において、電源強化配線の形成領域とバンプの形成領域の配置を対応させて、ＷＢ品かＦＣ品かによってそこに電源強化配線またはバンプを配置することができる自由度を残しておく。各領域については、ＷＢ品かＦＣ品かによってそれぞれ上記のようなルールを適用し、ＷＢ品およびＦＣ品の各電源アーキテクチャを設計し、また、それを基に各電源アーキテクチャを形成する。
【００５３】
これにより、ＷＢ品とＦＣ品を、共通の設計リソースを用いて、可変層によって作り分けることが可能になり、ＷＢ品およびＦＣ品の設計・製造のＴＡＴの短縮およびコストの低減を図ることが可能になる。
【００５４】
また、パッドを可変層のみで構成し、パッドの形成に固定層を用いないため、ＷＢ品ではパッドの形状やその配置を高い自由度で設定することが可能になる。また、ＦＣ品ではパッドを形成するか否かを選択することができ、パッドを形成しない場合にはそのチップサイズの縮小化を図ることが可能になる。ＦＣ品でパッドを形成する場合には、ＷＢ品の場合と同様に、その形状や配置を高い自由度で設定することが可能である。
【００５５】
次に、上記の設計方法を用いたＷＢ品およびＦＣ品とその形成方法について、より具体的に説明する。なお、ここでは、ＷＢ品およびＦＣ品として上記の図７に示したような構造を有するチップを想定する。
【００５６】
図４はＷＢ品とＦＣ品の共通部分の要部平面図である。
図４に示すように、ＷＢ品とＦＣ品で共通する部分、すなわち固定層には、コアの縁部に形成されたコアリング１０の近傍に、ＩＯ１１が並設されている。
【００５７】
このような構成を有する固定層の段階から、ＷＢ品のアーキテクチャまたはＦＣ品のアーキテクチャを、可変層を使って構成する。その場合、ＷＢ品、ＦＣ品の各電源アーキテクチャはそれぞれ、例えば次の図５、図６に示すような構成とすることができる。
【００５８】
図５はＷＢ品の電源アーキテクチャの要部平面図である。
ＷＢ品の場合、コアリング１０側と反対側のＩＯ１１の近傍に、各ＩＯ１１に対向して信号用（Ｓ）と電源用（Ｐ）のパッド２０が並設されている。これらの信号用（Ｓ）、電源用（Ｐ）の各パッド２０はそれぞれ、対向するＩＯ１１にパッド−ＩＯ配線２１によって接続されている。ＩＯ１１上には、電源強化のためＩＯリング２２が形成され、また、電源用（Ｐ）のパッド２０とコアリング１０の間には、同じく電源強化のためパッド−コア配線２３が形成されている。
【００５９】
このような構成を有するＷＢ品の電源アーキテクチャにおいて、パッド２０、パッド−ＩＯ配線２１、ＩＯリング２２およびパッド−コア配線２３は、いずれも図４に示した固定層の上に設けられる可変層で構成されている。
【００６０】
パッド２０は、可変層の最上配線層を含む領域に形成され、パッド−ＩＯ配線２１は、可変層に形成されるパッド２０と固定層のＩＯ１１とを、可変層を介して電気的に接続する。また、ＩＯリング２２は、固定層のＩＯ１１より上の可変層内の領域に形成され、パッド−コア配線２３は、固定層のＩＯ１１および可変層に形成されるＩＯリング２２より上の可変層内の領域に形成される。
【００６１】
パッド２０、パッド−ＩＯ配線２１、ＩＯリング２２およびパッド−コア配線２３はそれぞれ、可変層を構成する１層にまたは複数層に跨って、形成される。回路設計者は、例えば、あらかじめ決められている可変層の層数の範囲で、固定層の構成を考慮しつつ、パッド２０、パッド−ＩＯ配線２１、ＩＯリング２２およびパッド−コア配線２３の形成に用いる層、各要素の形状や配置等を設計する。そして、その設計に基づき、この図５に示したような電源アーキテクチャを有するＷＢ品が形成される。その場合、固定層についてはあらかじめ形成を終えておき、ＷＢ品を形成することが決定した段階で、上記構成を有する可変層の設計および形成を行うことができる。
【００６２】
図６はＦＣ品の電源アーキテクチャの要部平面図である。
ＦＣ品の場合は、必要に応じ、コアリング１０側と反対側のＩＯ１１の近傍に、各ＩＯ１１に対向して信号用（Ｓ）と電源用（Ｐ）のパッド３０が並設される。その場合、信号用（Ｓ）のパッド３０は、それに対向するＩＯ１１にパッド−ＩＯ配線３１によって電気的に接続される。電源用（Ｐ）のパッド３０は、ＩＯ１１上およびコアリング１０上の所定位置に形成される電源用（Ｐ）のＩＯ１１やバンプ３２に接続される。
【００６３】
また、パッド３０およびパッド−ＩＯ配線３１の有無によらず、ＩＯ１１上には、所定位置に信号用（Ｓ）および電源用（Ｐ）のバンプ３２が形成されている。
このような構成を有するＦＣ品の電源アーキテクチャにおいて、パッド３０、パッド−ＩＯ配線３１およびバンプ３２は、いずれも図４に示した固定層の上に設けられる可変層で構成されている。
【００６４】
パッド３０は、可変層の最上配線層を含む領域に形成され、パッド−ＩＯ配線３１は、可変層に形成されるパッド３０と固定層のＩＯ１１とを、可変層を介して電気的に接続する。また、バンプ３２は、固定層のＩＯ１１より上の可変層内の領域に形成される。
【００６５】
パッド３０、パッド−ＩＯ配線３１およびバンプ３２はそれぞれ、可変層を構成する１層にまたは複数層に跨って、形成される。回路設計者は、例えば、あらかじめ決められている可変層の層数の範囲で、固定層の構成を考慮しつつ、パッド３０、パッド−ＩＯ配線３１およびバンプ３２の形成に用いる層、各要素の形状や配置等を設計する。そして、その設計に基づき、この図６に示したような電源アーキテクチャを有するＦＣ品が形成される。その場合、固定層についてはあらかじめ形成を終えておき、ＦＣ品を形成することが決定した段階で、上記構成を有する可変層の設計および形成を行うことができる。
【００６６】
以上説明したように、マスタースライス方式を用いた半導体集積回路装置の設計・製造において、固定層を種々の品種で共通にすると共に、共通の設計リソースを用いて、可変層によってそれらの品種の作り分けを行う。これにより、パッケージの種類が同じ場合のほか異なる場合であっても、すなわちパッケージの形態によらず、設計工数および製造工数を可変層に集中させることができ、半導体集積回路装置の設計・製造のＴＡＴの短縮およびコストの低減を図ることができる。
【００６７】
また、その場合、パッドを固定層では構成せずに可変層で構成することにより、パッドを形成するか否かといった選択や、形成する場合にはその形状や配置等を自由に設定することが可能になり、半導体集積回路装置の縮小化、最適な配置配線、コストの低減等を図ることも可能になる。
【００６８】
なお、以上の説明において、半導体集積回路装置を構成する全体の層数、並びにその固定層および可変層を構成する各層数は、単なる例であって、上記のものに限定されるものではない。それらの層数は、半導体集積回路装置の機能、用途、設計・製造コスト、パッケージ形態等によって任意に設定可能である。
【００６９】
以下に、本発明の諸態様を付記としてまとめて記載する。
（付記１）  半導体集積回路装置の設計方法において、
前記半導体集積回路装置のパッドを含まない一部を構成し、前記半導体集積回路装置のパッケージの形態によらず共通に用いられる第１の層を設計し、
前記パッケージの形態により、前記半導体集積回路装置の前記第１の層上の部分を構成する第２の層を設計することを特徴とする半導体集積回路装置の設計方法。
【００７０】
（付記２）  前記半導体集積回路装置に前記パッドを形成する場合には、前記パッドを、前記第２の層で構成することを特徴とする付記１記載の半導体集積回路装置の設計方法。
【００７１】
（付記３）  前記半導体集積回路装置に形成する入出力バッファを、前記第１の層のみで構成することを特徴とする付記１記載の半導体集積回路装置の設計方法。
（付記４）  前記半導体集積回路装置に形成する入出力バッファを、前記第１の層と前記第２の層とで構成することを特徴とする付記１記載の半導体集積回路装置の設計方法。
【００７２】
（付記５）  前記半導体集積回路装置に前記パッドおよび前記パッドと前記半導体集積回路装置のコアとを接続する電源強化配線を形成する場合には、前記パッドおよび前記電源強化配線を、前記第２の層で構成することを特徴とする付記１記載の半導体集積回路装置の設計方法。
【００７３】
（付記６）  前記半導体集積回路装置に前記パッドを形成する場合には、前記パッドおよび前記パッドと前記半導体集積回路装置に形成する入出力バッファとを接続する配線を、前記第２の層で構成することを特徴とする付記１記載の半導体集積回路装置の設計方法。
【００７４】
（付記７）  前記半導体集積回路装置にバンプを形成する場合には、前記バンプおよび前記バンプに接続する配線を、前記第２の層で構成することを特徴とする付記１記載の半導体集積回路装置の設計方法。
【００７５】
（付記８）  半導体集積回路装置において、
前記半導体集積回路装置のパッドを含まない一部を構成し、前記半導体集積回路装置のパッケージの形態によらず共通に用いられる第１の層と、
前記パッケージの形態により前記半導体集積回路装置の前記第１の層上の部分が構成された第２の層と、
を有することを特徴とする半導体集積回路装置。
【００７６】
（付記９）  前記パッドが前記第２の層に形成されていることを特徴とする付記８記載の半導体集積回路装置。
（付記１０）  入出力バッファを有し、前記入出力バッファが前記第１の層のみに形成されていることを特徴とする付記８記載の半導体集積回路装置。
【００７７】
（付記１１）  入出力バッファを有し、前記入出力バッファが前記第１の層と前記第２の層とに形成されていることを特徴とする付記８記載の半導体集積回路装置。
（付記１２）  前記パッドおよび前記パッドとコアとを接続する電源強化配線を有し、前記パッドおよび前記電源強化配線が前記第２の層に形成されていることを特徴とする付記８記載の半導体集積回路装置。
【００７８】
（付記１３）  前記パッド、入出力バッファおよび前記パッドと前記入出力バッファとを接続する配線を有し、前記パッドおよび前記配線が前記第２の層に形成されていることを特徴とする付記８記載の半導体集積回路装置。
【００７９】
（付記１４）  バンプ、入出力バッファおよび前記バンプに接続する配線を有し、前記バンプおよび前記配線が前記第２の層に形成されていることを特徴とする付記８記載の半導体集積回路装置。
【００８０】
（付記１５）  半導体集積回路装置の製造方法において、
前記半導体集積回路装置のパッドを含まない一部を構成し、前記半導体集積回路装置のパッケージの形態によらず共通に用いられる第１の層を形成する工程と、
前記パッケージの形態により、前記半導体集積回路装置の前記第１の層上の部分を構成する第２の層を形成する工程と、
を有することを特徴とする半導体集積回路装置の製造方法。
【００８１】
（付記１６）  前記第２の層を形成する工程においては、
前記パッドが前記第２の層で構成されるように、前記第２の層を形成することを特徴とする付記１５記載の半導体集積回路装置の製造方法。
【００８２】
（付記１７）  前記第１，第２の層を形成する工程においては、
前記半導体集積回路装置の入出力バッファが前記第１の層のみでまたは前記第１の層と前記第２の層とで構成されるように、前記第１，第２の層を形成することを特徴とする付記１５記載の半導体集積回路装置の製造方法。
【００８３】
（付記１８）  前記第２の層を形成する工程においては、
前記パッドおよび前記パッドと前記半導体集積回路装置のコアとを接続する電源強化配線が前記第２の層で構成されるように、前記第２の層を形成することを特徴とする付記１５記載の半導体集積回路装置の製造方法。
【００８４】
（付記１９）  前記第２の層を形成する工程においては、
前記パッドおよび前記パッドと前記半導体集積回路装置の入出力バッファとを接続する配線が前記第２の層で構成されるように、前記第２の層を形成することを特徴とする付記１５記載の半導体集積回路装置の製造方法。
【００８５】
（付記２０）  前記第２の層を形成する工程においては、
前記半導体集積回路装置のバンプおよび前記バンプに接続する配線が前記第２の層で構成されるように、前記第２の層を形成することを特徴とする付記１５記載の半導体集積回路装置の製造方法。
【図面の簡単な説明】
【００８６】
【図１】半導体集積回路装置の設計の流れを示す図である。
【図２】ＷＢ品の電源アーキテクチャの説明図である。
【図３】ＦＣ品の電源アーキテクチャの説明図である。
【図４】ＷＢ品とＦＣ品の共通部分の要部平面図である。
【図５】ＷＢ品の電源アーキテクチャの要部平面図である。
【図６】ＦＣ品の電源アーキテクチャの要部平面図である。
【図７】チップの要部平面図である。
【図８】ＷＢ品の従来の電源アーキテクチャの説明図である。
【図９】ＦＣ品の従来の電源アーキテクチャの説明図である。
【符号の説明】
【００８７】
１  固定層
１ａ，２ｂ，３ｂ  ＩＯ領域
２，３  可変層
２ａ，３ａ  パッド領域
２ｃ  パッド−ＩＯ・パッド−コア配線領域
２ｄ  電源強化配線領域
３ｃ  パッド−ＩＯ配線領域
３ｄ  バンプおよびバンプに接続される配線領域
１０  コアリング
１１  ＩＯ
２０，３０  パッド
２１，３１  パッド−ＩＯ配線
２２  ＩＯリング
２３  パッド−コア配線
３２  バンプ
【図１】
2007335511.tif 000003
【図２】
2007335511.tif 000004
【図３】
2007335511.tif 000005
【図４】
2007335511.tif 000006
【図５】
2007335511.tif 000007
【図６】
2007335511.tif 000008
【図７】
2007335511.tif 000009
【図８】
2007335511.tif 000010
【図９】
2007335511.tif 000011