(57)【要約】【課題】小型および薄型で低コストのインダクタ付薄型半導体装置を提供する。【解決手段】支持導板４上に積層インダクタ３の端子３ａをＡｇベースト６で固着し、積層インダクタ３上に半導体チップ１を絶縁性ＤＡＦテープ７を介して固着し、支持導板４の一端と半導体チップ１の端子電極２を金ワイヤ８で接続し、半導体チップ１の複数の端子電極２と個別に設けた複数の外部導出端子５を横出しした金ワイヤ８でそれぞれ接続し、全体を樹脂モールド９で封止する。このように、積層インダクタ３を用い、金ワイヤ８を横出しすることで、インダクタ付半導体装置の厚さを薄くすることができる。【選択図】        図１
2007081146.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、薄型インダクタとを積層したインダクタ付半導体装置であって、
支持導板上に薄型インダクタを第１の固着材で固着し、前記薄型インダクタ上に前記半導体チップを第２の固着材で固着する、もしくは前記支持基板上に前記半導体チップを第１の固着材で固着し、前記半導体チップ上に前記薄膜インダクタを第２の固着材で固定して、前記半導体チップ上に形成した端子電極と前記支持導板もしくは前記薄膜インダクタに設けられたインダクタ端子、並びに前記端子電極と外部導出端子とをそれぞれ導線で接続することを特徴とするインダクタ付半導体装置。
【請求項２】
前記薄型インダクタは、積層インダクタであることを特徴とする請求項１に記載のインダクタ付半導体装置。
【請求項３】
前記積層インダクタは、高さ方向にスパイラル状に巻かれたコイルを磁性絶縁部材に埋め込んで形成されることを特徴とする請求項２に記載のインダクタ付半導体装置。
【請求項４】
前記積層インダクタの高さが、０．６ｍｍ以下であることを特徴とする請求項３に記載のインダクタ付半導体装置。
【請求項５】
前記第１の固着材が前記薄膜インダクタと前記支持導板とを固着する場合には導電性接着材であり、前記半導体チップと前記支持導板とを固着する場合には導電性接着材もしくは絶縁性接着材であり、前記第２の固着材が絶縁性接着材であることを特徴とする請求項１に記載のインダクタ付半導体装置。
【請求項６】
前記導電性接着材がＡｇベーストもしくははんだであることを特徴とする請求項５に記載のインダクタ付半導体装置。
【請求項７】
前記絶縁性接着材が絶縁性ＤＡＦ（Ｄｉｅ  Ａｔｔａｃｈ  Ｆｉｌｍ）であることを特徴とする請求項６に記載のインダクタ付半導体装置。
【請求項８】
前記支持導板と前記薄型インダクタと前記薄型インダクタと前記導線と前記外部導出端子とを前記支持導板の裏面と前記外部導出端子の裏面が露出するように樹脂モールドで封止することを特徴とする請求項１に記載のインダクタ付半導体装置。
【請求項９】
前記支持導板裏面から前記樹脂モールドの上面までの高さが１．２ｍｍ以下であることを特徴とする請求項８に記載のインダクタ付半導体装置。
【請求項１０】
前記導線が金ワイヤもしくはアルミワイヤであることを特徴とする請求項１に記載のインダクタ付半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、携帯型電子機器などに搭載されるＤＣ／ＤＣコンバータを構成する半導体装置であって、集積回路を形成した半導体チップと薄型インダクタを積層した小型で薄型のインダクタ付半導体装置に関する。
【背景技術】
【０００２】
携帯電話、デジタルカメラおよびデジタルビデオカメラに代表される携帯型電子機器に使用される分散型電源ＩＣ、もしくは集中型電源の不足分を補う個別電源ＩＣは、出力部と制御部の集積回路を形成した電源ＩＣチップをリードフレームまたは基板にダイボンディングし、金線によりリードフレームのリード端子又は基板の端子にワイヤボンディングし、樹脂封止した構造をしている。この電源ＩＣとは別にインダクタやコンデンサなどを外付けで設置してＤＣ／ＤＣコンバータが構成される。
図７は、従来のＤＣ／ＤＣコンバータの要部断面図である。これは、電源ＩＣなどの半導体チップ５１、インタクタ５３および図示しないコンデンサ、抵抗などをプリント基板６１に実装した場合の構成図である。
半導体チップ５１を支持導板５４上にＡｇペースト５６を介して固着し、半導体チップ５４の端子電極５２と外部導出端子５５を金ワイヤ５８で接続し、樹脂モールド５９で封止して、電源ＩＣが形成される。この電源ＩＣの支持導板５４と外部導出端子５５の裏面をプリント基板６１の導電パターン６２にはんだ６３で固着し、またインダクタ５３の端子５３をプリント基板６１の導電パターン６２にはんだ６３で固着する。その他、図示しないコンデンサや抵抗をプリント基板６１の導電パターン６２に固着する。このインダクタ５３は積層インダクタもしくは渦巻き型インダクタ、ソレノイドインダクタやトロイダルインダクタなどの平型インダクタである。
【０００３】
このＤＣ／ＤＣコンバータでは電源ＩＣチップである半導体チップ５１とインダクタ５３がプリント基板６１上に併設されるため、厚さは小さいが占有面積が大きくなる。そのため、このＤＣ／ＤＣコンバーダを厚さを小さくしながら小型化（占有面積の低減）することは、携帯型電子機器に搭載する場合に重要となる。
また、小型化という観点からは、多機能を有するシステムＬＳＩにおいても同様である。
システムＬＳＩにおいては、多数の機能を１チップに集約すると、半導体チップの面積が大きくなり大型化する。そこでシステムＬＳＩを複数のＬＳＩチップを積層して樹脂にて封止して形成し小型化を図ることが報告されている。
これは半導体チップ上に小さな半導体チップを積層したチップ・オン・チップであり、大きなＬＳＩチップの主表面にリードとの接続用のパッド電極と内部インターフェース用の第１パッド電極を設け、この主表面上に配置される小さなＬＳＩチップの第２パッド電極と第１パッド電極をワイヤにて電気的に接続することで、大きなＬＳＩチップの代わりに、システムＬＳＩとしての必要な回路の一部を小さなＬＳＩチップに搭載し、２つのＬＳＩチップにて所望のシステムＬＳＩとしての機能を実現するものである（例えば、特許文献１など）。
【０００４】
また、コイル（インダクタ）やトランスなどの磁気誘導部品を平面型として小型化し、半導体装置を作り込んだ半導体基板上への搭載方法を改良して、超小型電力変換装置（超小型のＤＣ／ＤＣコンバータ）を実現することが報告されている（例えば、特許文献２など）。
また、積層セラミックコンデンサ上にトロイダル状の無端ソレノイドの薄膜インダクタを積層し、さらにその上に半導体チップをスタッドバンプで固着した超小型電力変換装置（超小型のＤＣ／ＤＣコンバータ）が報告されている（例えば、特許文献３など）。
【特許文献１】特開２００４−７０１７号公報
【特許文献２】特開平１１−２５１１５７号公報
【特許文献３】特開２００４−７０１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前記の携帯型電子機器は、さらなる小型化、薄型化および低価格化が求められている。そのため、機器に内蔵される電源ＩＣチップやインダクタなどの部品とこれを実装するためのプリント基板の小型化、薄型化および低コスト化が強く要求されている。
また、前記特許文献１では、半導体チップ上に半導体チップを積層する構造であり、インダクタと半導体チップを積層した構造については触れられていない。
また、前記特許文献２や特許文献３では、半導体チップと薄型のインダクタをスタッドバンプで固着して積層することで構造としているが、積層するために図７の構造と比べる面積は小さくなるが厚みが厚くなる。
また、半導体チップの外周部に形成したスタッドパンブとインダクタの外周部に形成した端子電極とを固着するために、半導体チップとインダクタの大きさを合わせなければならず、例えば、活性領域が小さな半導体チップで特性的に十分であっても、インダクタの大きさに合わせて大きな半導体チップが必要となり低コスト化することが困難になる。また、スタッドバンプの形成工程は複雑であり製造コストは高い。
【０００６】
この発明の目的は、前記の課題を解決し、小型および薄型で低コストのインダクタ付半導体装置を提供することである。
【発明の効果】
【０００７】
この発明により、絶縁性ＤＡＦテープで半導体チップと薄型インダクタを固着したものを導電板に固着し、半導体チップに形成した端子電極、薄型インダクタに形成した端子電極およびパッケージの外部導電端子とをそれぞれボンディングワイヤで接続することで、小型で薄型である低コストのインダクタ付半導体装置を製造することができる。
また、インダクタに０．６ｍｍ厚以下の積層インダクタを用い、ボンディングワイヤを横取り出しすることで、高さが１．２ｍｍ以下の薄型のインダクタ付半導体装置を製造することができる。
このインダクタ付半導体装置を用いることで、ＤＣ／ＤＣコンバータおよびこのＤＣ／ＤＣコンバータを搭載した携帯型電子機器の薄型化、小型化および低コスト化を図ることができる。
【０００８】
また、電源ＩＣチップを覆う様にインダクタが設置されているため、外部からのノイズをインダクタを形成しているフェライト基板が吸収し、外部ノイズに対しては耐ノイズ性にすぐれたＤＣ／ＤＣコンバータを構成することができる。
【課題を解決するための手段】
【０００９】
前記の目的を達成するために、半導体チップと、薄型インダクタとを積層したインダクタ付半導体装置であって、支持導板上に薄型インダクタを第１の固着材で固着し、前記薄型インダクタ上に前記半導体チップを第２の固着材で固着する、もしくは前記支持基板上に前記半導体チップを第１の固着材で固着し、前記半導体チップ上に前記薄膜インダクタを第２の固着材で固定し、前記半導体チップ上に形成した端子電極と前記支持導板もしくは前記薄膜インダクタに設けられたインダクタ端子、並びに前記端子電極と外部導出端子とをそれぞれ導線で接続した構成とする。
また、前記薄型インダクタは、積層インダクタであるとよい。
また、前記積層インダクタは、高さ方向にスパイラル状に巻かれたコイルを磁性絶縁部材に埋め込んで形成されるとよい。
【００１０】
また、前記積層インダクタの高さが、０．６ｍｍ以下であるとよい。
また、前記第１の固着材が前記薄膜インダクタと前記支持導板とを固着する場合には導電性接着材であり、前記半導体チップと前記支持導板とを固着する場合には導電性接着材もしくは絶縁性接着材であり、前記第２の固着材が絶縁性接着材であるとよい。
また、前記導電性接着材がＡｇベーストもしくははんだであるとよい。
また、前記絶縁性接着材が絶縁性ＤＡＦ（Ｄｉｅ  Ａｔｔａｃｈ  Ｆｉｌｍ）であるとよい。
また、前記支持導板と前記薄型インダクタと前記薄型インダクタと前記導線と前記外部導出端子とを前記支持導板の裏面と前記外部導出端子の裏面が露出するように樹脂モールドで封止するとよい。
【００１１】
また、前記支持導板裏面から前記樹脂モールドの上面までの高さが１．２ｍｍ以下であるとよい。
また、前記導線が金ワイヤもしくはアルミワイヤであるとよい。
【発明を実施するための最良の形態】
【００１２】
実施の形態を以下の実施例にて説明する。
【実施例１】
【００１３】
図１は、この発明の第１実施例のインダクタ付半導体装置の構成図であり、同図（ａ）は要部斜視図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
支持導板４上に積層インダクタ３の端子３ａをＡｇベースト６で固着し、積層インダクタ３上に半導体チップ１を絶縁性ＤＡＦテープ７を介して固着する。支持導板４の一端は外部導出端子５の役目をしており、この支持導板４の一端（外部導出端子５）と半導体チップ１の端子電極２を金ワイヤ８で接続する。また半導体チップ１の複数の端子電極２と個別に設けた複数の外部導出端子５を金ワイヤ８でそれぞれ接続する。これら全体を樹脂モールド９で封止する。半導体チップ１の端子電極２に固着した金ワイヤ８は半導体チップ１面と平行になるように横出しして外部導出端子５と接続する。尚、Ａｇペースト６の代わりにはんだでもよい。また、金ワイヤ８の代わりにアルミワイヤを用いても構わない。
【００１４】
前記の支持導板４や外部導出端子５は、図２に示すリードフレーム１０に積層インダクタ３を固着しその上に半導体チップ１を固着し、金ワイヤ８をボンディングした後、樹脂モールド９で封止し、不要のリードフレーム１０を切断した後のインナーリード１１である。
図３は、積層インダクタの要部構造図である。この積層インダクタ３は高さ方向にスパイラル状に伸びたコイル１４をフェライトなどの絶縁磁性部材３ｂに埋め込み、両端に端子３ａを設けた構造をしており、その積層インダクタ３の高さＨは０．５ｍｍ程度である。またこの積層インダクタ３のインダクタンスは１μＨ程度である。
前記の半導体チップ１は、携帯型電子機器に使用される分散型電源ＩＣチップ、もしくは集中型電源の不足分を補う個別電源ＩＣチップである。
【００１５】
この半導体チップ１の厚さは０．１４ｍｍ程度であり、またリードフレームを切断して得られた支持導板４と外部導出端子５の厚さは０．１５ｍｍ程度であり、半導体チップ１面と樹脂モールド９の表面の間の距離は０．１８ｍｍ程度である。従って、インダクタ付半導体装置の全体の厚さ（高さ）は０．９７ｍｍ程度であり、Ａｇペースト６や絶縁性ＤＡＦテープ７の厚さを入れても１．００ｍｍ以下である。また、各部の厚みにバラツキがあった場合でも全体の厚さを１．２ｍｍ以下にすることができる。
このように、積層インダクタ３を用い、ワイヤ（金ワイヤ８）を横出しすることで、インダクタ付半導体装置の厚さを１．２ｍｍ以下と薄くすることができる。横出しする方法は、半導体チップ１の端子電極２にワイヤ（金ワイヤ８）を超音波ボンダーで固着し、そのワイヤを水平に引っ張りその後外部導出端子５に超音波ボンダーで固着する。
【００１６】
また、積層インダクタ３上に半導体チップ１を乗せ、積層インダクタ３の端子３ａは支持導板４に直接接続しているのでワイヤでの接続は不要である。また、半導体チップ１とワイヤとの接続は半導体チップ１の表面で行われるために、半導体チップ１が積層インダクタ３の大きさに制約されず、積層インダクタ３より大きくも小さくもできる。そのため、要求される活性領域の面積が小さい場合には小さな半導体チップ１を積層インダクタ３に乗せることができて、低コスト化を図ることができる。
積層インダクタ３の他に、渦巻きインダクタ、ソレノイドインダクタ、トロイダルインダクタなどの薄型インダクタも用いることができる。
また、このインダクタ付半導体装置の用途は、ＤＣ／ＤＣコンバータに限らずインダクタと集積回路の組み合わせ用途であれば他の用途にも使える。
【実施例２】
【００１７】
図４は、この発明の第２実施例のインダクタ付半導体装置の構成図であり、同図（ａ）は要部斜視図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
第１実施例との違いは、積層インダクタ３と半導体チップ１を上下入れ換えて、半導体チップ１上に積層インダクタ３を固着した点である。この場合は、金ワイヤ８を半導体チップ１の外周部に形成された端子電極２にボンディングする都合上、端子電極２が形成される箇所だけ半導体チップ１を積層インダクタ３より大きくする必要がある。一方、端子電極２が形成されない箇所では積層インダクタ３は半導体チップ１からはみ出しても構わない。
また、第２実施例の場合には、半導体チップ１を支持導板４にＡｇベースト６またははんだを介して固着するために、半導体チップ１で発生した熱を効率よく支持導板４に放散させることができるので、発生損失の大きな半導体チップ１の場合に適用される。また発熱が小さな半導体チップ１ではＡｇペースト６の代わりに絶縁性ＤＡＦテープ７のような絶縁性接着材を用いてもよい。
【００１８】
尚、リードフレーム１０の形状は図５のような形状をしており、図２とは異なる。図中の１３は半導体チップ１を固着するダイパッドである。尚、図５（ａ）は切断前の要部平面図、図５（ｂ）は切断後の要部断面図である。
【実施例３】
【００１９】
図６は、この発明の第３実施例のインダクタ付半導体装置の要部断面図である。これは、樹脂封止していないインダクタ付半導体装置の例である。図６では、この樹脂モールドで封止していないインダクタ付半導体装置３０と他の部品（コンデンサ２３た抵抗２４など）と一緒にプリント基板２１の導電パターン２２にはんだなどの固着材２５で固着した後で、一緒に樹脂モールド３１で封止した例を示している。
この場合は、プリント基板２１の導電パターン２２に積層インダクタ３を固着材２５で固着し、半導体チップ１の端子電極２を金ワイヤ８でプリント基板２１の導電パターン２２に接続する。
このように、インダクタ付半導体装置３０はパッケージされない状態で、プリント基板２１の導電パターン２２に固着して使用される場合もある。このような構成にしたものは、前記したＤＣ／ＤＣコンバータ以外の変換装置にも適用することができる。
【図面の簡単な説明】
【００２０】
【図１】この発明の第１実施例のインダクタ付半導体装置の構成図であり、（ａ）は要部斜視図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図２】リードフレームの要部平面図であり、（ａ）は切断前の要部平面図、（ｂ）は切断後の要部平面図
【図３】積層インダクタの要部構造図
【図４】この発明の第２実施例のインダクタ付半導体装置の構成図であり、（ａ）は要部斜視図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図５】別のリードフレームの要部平面図であり、（ａ）は切断前の要部平面図、（ｂ）は切断後の要部平面図
【図６】この発明の第３実施例のインダクタ付半導体装置の要部断面図
【図７】図７は、従来のＤＣ／ＤＣコンバータの要部断面図
【符号の説明】
【００２１】
１    半導体チップ
２    端子電極
３    積層インダクタ
３ａ  端子
３ｂ  絶縁磁性部材
４    支持導板
５    外部導出端子
６    Ａｇペースト
７    絶縁性ＤＡＦテープ
８    金ワイヤ
９    樹脂モールド
１０    リードフレーム
１１    インナーリード
１２    コイル
１３    ダイパッド
２１    プリント基板
２２    導電パターン
２３    コンデンサ
２４    抵抗
２５    固着材
３０    樹脂モールドされないインダクタ付半導体装置
３１    樹脂モールド
【図１】
2007081146.tif 000003
【図２】
2007081146.tif 000004
【図３】
2007081146.tif 000005
【図４】
2007081146.tif 000006
【図５】
2007081146.tif 000007
【図６】
2007081146.tif 000008
【図７】
2007081146.tif 000009