(57)【要約】【課題】  従来の発振停止検出回路は、クロック信号が何ら停止していないにも拘わらず、通常用電源電圧及び予備用電源電圧の切り替えにより、瞬間的に、クロック信号が停止している旨が出力されるという問題があった。【解決手段】  本発明に係る発振停止検出回路は、インバータ回路と、１段目、２段目のトランジスタと、第１、第２のコンデンサと、抵抗器と、相互に並列接続された第１、第２のトランジスタと、通常用電源電圧の入力及び予備用電源電圧の入力を選択的に受け、第１のトランジスタの入力端に、通常用電源電圧の入力を受けるとき定電圧を出力し、予備用電源電圧の入力を受けるとき予備用電源電圧を出力する定電圧生成回路とを含む。【選択図】  図１
2007081514.tif 000002
【特許請求の範囲】
【請求項１】
相互に並列接続された第１のトランジスタ及び第２のトランジスタであって、当該第２のトランジスタの入力端が固定電圧に接続されており、前記第１、第２のトランジスタの出力端が出力点に接続されている前記第１のトランジスタ及び前記第２のトランジスタと、
出力端が前記第１のトランジスタの入力端に接続され、通常用電源電圧の入力、及び、予備用電源電圧であって、前記第１のトランジスタの前記入力端に前記通常用電源電圧が印加され、かつ、前記第１、第２のトランジスタの制御端に前記予備用電源電圧が規定されたならば、前記第１のトランジスタを導通させ、かつ、前記第２のトランジスタを遮断させることにより、前記出力点に、第１の旨を示す前記通常用電源電圧を出力させるであろう前記予備用電源電圧の入力を選択的に受ける定電圧生成回路であって、前記通常用電源電圧の入力を受けるとき、定電圧であって、前記第１のトランジスタの前記入力端に前記定電圧が印加され、前記第１、第２のトランジスタの前記制御端に前記予備用電源電圧が規定されるとき、前記第１のトランジスタを遮断させ、かつ、前記第２のトランジスタを導通させることにより、前記出力点に、前記第１の旨と反対である第２の旨を示す前記固定電圧を出力させる前記定電圧を生成し前記出力端から出力し、前記予備用電源電圧の入力を受けるとき、当該予備用電源電圧を前記出力端から出力する前記定電圧生成回路とを含むことを特徴とする状態検出回路。
【請求項２】
２値を取り得る発振信号の入力を受けるインバータ回路と、
前記インバータ回路を協動して挟む位置に設けられた１段目のトランジスタ及び２段目のトランジスタであって、制御端が前記インバータ回路の入力端に接続された前記１段目のトランジスタと、制御端が前記インバータ回路の出力端に接続され、入力端が前記１段目のトランジスタの出力端に接続された前記２段目のトランジスタと、
前記１段目のトランジスタの出力端及び前記２段目のトランジスタの入力端間の接続点と固定電圧との間に設けられた第１のコンデンサと、
前記２段目のトランジスタの出力端と前記固定電圧との間に、相互に並列接続された第２のコンデンサ及び抵抗器と、
相互に並列接続された第１のトランジスタ及び第２のトランジスタであって、当該第１、第２のトランジスタの制御端が前記２段目のトランジスタの前記出力端に接続されており、当該第２のトランジスタの入力端が前記固定電圧に接続されており、前記第１、第２のトランジスタの出力端が出力点に接続されている前記第１のトランジスタ及び前記第２のトランジスタとを含み、
前記発振信号が一方の値であるとき、当該発振信号が前記１段目のトランジスタを導通させ、かつ、前記インバータ回路により反転された発振信号が前記２段目のトランジスタを遮断させ、当該１段目のトランジスタの導通により前記第１のコンデンサを充電し、
前記発振信号が他方の値であるとき、当該発振信号が前記１段目のトランジスタを遮断させ、かつ、前記インバータ回路により反転された発振信号が前記２段目のトランジスタを導通させ、当該２段目のトランジスタの導通による前記第１のコンデンサから前記第２のコンデンサへの充放電により、前記抵抗器が、前記第１、第２のトランジスタの前記制御端に、前記１段目のトランジスタの入力端に印加される電圧と実質的に等しい電圧を規定する発振停止検出回路であって、
出力端が前記１段目のトランジスタの前記入力端及び前記第１のトランジスタの入力端に接続され、通常用電源電圧の入力、及び、予備用電源電圧であって、前記第１のトランジスタの前記入力端に前記通常用電源電圧が印加され、かつ、前記抵抗器により前記第１、第２のトランジスタの前記制御端に前記予備用電源電圧が規定されたならば、前記第１のトランジスタを導通させ、かつ、前記第２のトランジスタを遮断させることにより、前記出力点に、前記発振信号が停止している旨を示す前記通常用電源電圧を出力させるであろう前記予備用電源電圧の入力を選択的に受ける定電圧生成回路であって、前記通常用電源電圧の入力を受けるとき、定電圧であって、前記第１のトランジスタの前記入力端に前記定電圧が印加され、前記抵抗器により前記第１、第２のトランジスタの前記制御端に前記予備用電源電圧が規定されるとき、当該定電圧と前記予備用電源電圧とが、前記第１のトランジスタを遮断させ、かつ、前記第２のトランジスタを導通させることにより、前記出力点に、前記発振信号が発振している旨を示す前記固定電圧を出力させる前記定電圧を生成し前記出力端から出力し、前記予備用電源電圧の入力を受けるとき、当該予備用電源電圧を前記出力端から出力する前記定電圧生成回路を更に含むことを特徴とする発振停止検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、監視すべき信号等の状態を表す信号を出力する状態検出回路に関し、また、監視すべき、クロック信号のような発振信号が発振状態であるか停止状態であるかを示す信号を出力する発振停止検出装置に関する。
【背景技術】
【０００２】
図３は、従来の発振停止検出装置の構成を示す。従来の発振停止検出回路ｄｅｔは、通常のとき、通常用電源電圧Ｖｄｄ（例えば、５．０Ｖ又は３．０Ｖ）が入力され、他方で、当該通常用電源電圧Ｖｄｄに障害が起こったとき、予備用電源電圧Ｖｂｋ（例えば、１．２Ｖ）が入力される。
【０００３】
クロック信号ＣＬＫが発振しているとき、当該発振停止検出回路ｄｅｔは、以下の動作を行う。発振停止検出回路ｄｅｔは、クロック信号ＣＬＫがローレベル（固定電圧である接地電圧Ｖｓｓ）であるとき、当該ローレベルのクロック信号ＣＬＫにより、ＰＭＯＳトランジスタである１段目のトランジスタｔｒ１は、導通し、かつ、インバータ回路ＩＮＶによる反転後のハイレベル（通常用電源電圧Ｖｄｄ又は予備用電源電圧Ｖｂｋ）のクロック信号ＣＬＫにより、ＰＭＯＳトランジスタである２段目のトランジスタｔｒ２は、遮断する。この結果、当該１段目のトランジスタｔｒ１の前記導通による通常用電源電圧Ｖｄｄの印加により、第１のコンデンサＣ１は、充電する。
【０００４】
発振停止検出回路ｄｅｔでは、他方で、クロック信号ＣＬＫがハイレベル（通常用電源電圧Ｖｄｄ又は予備用電源電圧Ｖｂｋ）であるとき、当該ハイレベルのクロック信号ＣＬＫにより、第１のトランジスタＴＲ１は、遮断し、かつ、インバータ回路ＩＮＶによる反転後のローレベルのクロック信号ＣＬＫにより、第２のトランジスタＴＲ２は、導通する。この結果、第２のトランジスタＴＲ２の前記導通による第１のコンデンサＣ１及び第２のコンデンサＣ２間の接続により、第１のコンデンサＣ１から第２のコンデンサＣ２へ充放電される。
【０００５】
クロック信号ＣＬＫが、上記したローレベル及びハイレベルを繰り返すことにより、抵抗器Ｒの両端間に、第１のトランジスタＴＲ１及び第２のトランジスタＴＲ２の制御端（ゲート端）に、実質的にハイレベル（通常用電源電圧Ｖｄｄ又は予備用電源電圧Ｖｂｋ）に等しいレベルである参照電圧Ｖｒｅｆが規定される。この結果、ＰＭＯＳトランジスタである第１のトランジスタＴＲ１は、遮断状態に切り替わり、かつ、ＮＭＯＳトランジスタである第２のトランジスタＴＲ２は、導通状態に切り替わる。これにより、出力点ＯＵＴ（第１のトランジスタＴＲ１及び第２のトランジスタＴＲ２の出力端（ドレイン端又はソース端）が接続されている点）に、第２のトランジスタＴＲ２の入力端（ソース端又はドレイン端）に印加されているローレベル（接地電圧Ｖｓｓ）の電圧である判定信号Ｓｊｄｇを出力し、当該ローレベルの判定信号Ｓｊｄｇにより、前記クロック信号ＣＬＫが発振している旨を表す。
【０００６】
上記したとは対照的に、クロック信号ＣＬＫが停止しているとき、発振停止検出回路ｄｅｔでは、第１のコンデンサＣ１の充電、及び第１のコンデンサＣ１から第２のコンデンサＣ２への充放電は何ら行われない。従って、参照電圧Ｖｒｅｆは、接地電圧Ｖｓｓのままであり、これにより、第１のトランジスタＴＲ１は、導通状態を維持し、かつ、第２のトランジスタＴＲ２は、遮断状態を維持する。この結果、出力点ＯＵＴに、第１のトランジスタＴＲ１の入力端に印加されているハイレベル（通常用電源電圧Ｖｄｄ又は予備用電源電圧Ｖｂｋ）の電圧である判定信号Ｓｊｄｇを出力し、当該ハイレベルの判定信号Ｓｊｄｇにより、前記クロック信号ＣＬＫが停止している旨を表す。
【０００７】
上記した従来の発振停止検出回路ｄｅｔに関連して、下記の特許文献１に記載の発振停止検出回路を備えるパワーオンリセット回路は、電源（通常用電源電圧Ｖｄｄに相当）の投入後の電圧レベルを安定させるための定電圧回路を有し、下記の特許文献２に記載の発振停止検出回路は、電源（通常用電源電圧Ｖｄｄに相当）の変動による誤動作を防止すべく、電源の変動を予測する予測手段を有する。
【０００８】
【特許文献１】特開平１０−３３２７５０号公報
【特許文献２】特開２００４−１６５８７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記した従来の発振停止検出回路ｄｅｔでは、例えば、障害中であった通常用電源電圧Ｖｄｄが復旧することに伴い、図４に示されるように、時刻ｔ１で、発振停止検出回路ｄｅｔに与えられる電圧が、予備用電源電圧Ｖｂｋから通常用電源電圧Ｖｄｄへ切り替わる場合に、当該切り替えと同時に、第１のトランジスタＴＲ１の入力端に、予備用電源電圧Ｖｂｋ（１．２Ｖ）に代わり通常用電源電圧Ｖｄｄ（５．０Ｖ又は３．０Ｖ）が印加されるにも拘わらず、前記参照電圧Ｖｒｅｆは、前記切り替え後の僅かの間、前記切り替え前における予備用電源電圧Ｖｂｋ（１．２Ｖ）相当の電圧であり続ける。これにより、参照電圧Ｖｒｅｆが、第１、第２のトランジスタＴＲ１、ＴＲ２の動作特性上、ハイレベルからローレベルへ切り替わることになり、この結果、第１のトランジスタＴＲ１は、導通状態に切り替わり、かつ、第２のトランジスタＴＲ２は、遮断状態に切り替わる。前記クロック信号ＣＬＫが、前記予備用電源電圧Ｖｂｋから前記通常用電源電圧Ｖｄｄへの切り替えに亘り、何ら停止していないにも拘わらず、前記第１、第２のトランジスタＴＲ１、ＴＲ２の状態の切り替えにより、出力点ＯＵＴに、瞬間的に、前記クロック信号ＣＬＫが停止している旨を表すハイレベルの判定信号Ｓｊｄｇが出力されるという問題があった。
【課題を解決するための手段】
【００１０】
本発明に係る状態検出回路は、上記した課題を解決すべく、相互に並列接続された第１のトランジスタＴＲ１及び第２のトランジスタＴＲ２であって、当該第２のトランジスタＴＲ２の入力端が固定電圧Ｖｓｓに接続されており、前記第１、第２のトランジスタＴＲ１、ＴＲ２の出力端が出力点ＯＵＴに接続されている前記第１のトランジスタＴＲ１及び前記第２のトランジスタＴＲ２と、出力端が前記第１のトランジスタＴＲ１の入力端に接続され、通常用電源電圧Ｖｄｄの入力、及び、予備用電源電圧Ｖｂｋであって、前記第１のトランジスタＴＲ１の前記入力端に前記通常用電源電圧Ｖｄｄが印加され、かつ、前記第１、第２のトランジスタＴＲ１、ＴＲ２の制御端に前記予備用電源電圧Ｖｂｋが規定されたならば、前記第１のトランジスタＴＲ１を導通させ、かつ、前記第２のトランジスタＴＲ２を遮断させることにより、前記出力点ＯＵＴに、第１の旨を示す前記通常用電源電圧Ｖｄｄを出力させるであろう前記予備用電源電圧Ｖｂｋの入力を選択的に受ける定電圧生成回路ＲＥＧであって、前記通常用電源電圧Ｖｄｄの入力を受けるとき、定電圧Ｖｒｅｇであって、前記第１のトランジスタＴＲ１の前記入力端に前記定電圧Ｖｒｅｇが印加され、前記第１、第２のトランジスタＴＲ１、ＴＲ２の前記制御端に前記予備用電源電圧Ｖｂｋが規定されるとき、前記第１のトランジスタＴＲ１を遮断させ、かつ、前記第２のトランジスタＴＲ２を導通させることにより、前記出力点ＯＵＴに、前記第１の旨と反対である第２の旨を示す前記固定電圧Ｖｓｓを出力させる前記定電圧Ｖｒｅｇを生成し前記出力端から出力し、前記予備用電源電圧Ｖｂｋの入力を受けるとき、当該予備用電源電圧Ｖｂｋを前記出力端から出力する前記定電圧生成回路ＲＥＧとを含む。
【００１１】
本発明に係る発振停止検出回路は、上記した課題を解決すべく、２値を取り得る発振信号ＣＬＫの入力を受けるインバータ回路ＩＮＶと、前記インバータ回路ＩＮＶを協動して挟む位置に設けられた１段目のトランジスタｔｒ１及び２段目のトランジスタｔｒ２であって、制御端が前記インバータ回路ＩＮＶの入力端に接続された前記１段目のトランジスタｔｒ１と、制御端が前記インバータ回路ＩＮＶの出力端に接続され、入力端が前記１段目のトランジスタｔｒ１の出力端に接続された前記２段目のトランジスタｔｒ２と、前記１段目のトランジスタｔｒ１の出力端及び前記２段目のトランジスタｔｒ２の入力端間の接続点と固定電圧Ｖｓｓとの間に設けられた第１のコンデンサＣ１と、前記２段目のトランジスタｔｒ２の出力端と前記固定電圧Ｖｓｓとの間に、相互に並列接続された第２のコンデンサＣ２及び抵抗器Ｒと、相互に並列接続された第１のトランジスタＴＲ１及び第２のトランジスタＴＲ２であって、当該第１、第２のトランジスタＴＲ１、ＴＲ２の制御端が前記２段目のトランジスタｔｒ２の前記出力端に接続されており、当該第２のトランジスタＴＲ２の入力端が前記固定電圧Ｖｓｓに接続されており、前記第１、第２のトランジスタの出力端が出力点に接続されている前記第１のトランジスタＴＲ１及び前記第２のトランジスタＴＲ２とを含み、前記発振信号ＣＬＫが一方の値であるとき、当該発振信号ＣＬＫが前記１段目のトランジスタｔｒ１を導通させ、かつ、前記インバータ回路ＩＮＶにより反転された発振信号ＣＬＫが前記２段目のトランジスタｔｒ２を遮断させ、当該１段目のトランジスタｔｒ１の導通により前記第１のコンデンサＣ１を充電し、前記発振信号ＣＬＫが他方の値であるとき、当該発振信号ＣＬＫが前記１段目のトランジスタｔｒ１を遮断させ、かつ、前記インバータ回路ＩＮＶにより反転された発振信号ＣＬＫが前記２段目のトランジスタｔｒ２を導通させ、当該２段目のトランジスタｔｒ２の導通による前記第１のコンデンサＣ１から前記第２のコンデンサＣ２への充放電により、前記抵抗器Ｒが、前記第１、第２のトランジスタＴＲ１、ＴＲ２の前記制御端に、前記１段目のトランジスタｔｒ１の入力端に印加される電圧と実質的に等しい電圧を規定する発振停止検出回路であって、出力端が前記１段目のトランジスタｔｒ１の前記入力端及び前記第１のトランジスタＴＲ１の入力端に接続され、通常用電源電圧Ｖｄｄの入力、及び、予備用電源電圧Ｖｂｋであって、前記第１のトランジスタＴＲ１の前記入力端に前記通常用電源電圧Ｖｄｄが印加され、かつ、前記抵抗器Ｒにより前記第１、第２のトランジスタＴＲ１、ＴＲ２の前記制御端に前記予備用電源電圧Ｖｂｋが規定されたならば、前記第１のトランジスタＴＲ１を導通させ、かつ、前記第２のトランジスタＴＲ２を遮断させることにより、前記出力点ＯＵＴに、前記発振信号ＣＬＫが停止している旨を示す前記通常用電源電圧Ｖｄｄを出力させるであろう前記予備用電源電圧Ｖｂｋの入力を選択的に受ける定電圧生成回路ＲＥＧであって、前記通常用電源電圧の入力を受けるとき、定電圧Ｖｒｅｇであって、前記第１のトランジスタＴＲ１の前記入力端に前記定電圧Ｖｒｅｇが印加され、前記抵抗器Ｒにより前記第１、第２のトランジスタＴＲ１、ＴＲ２の前記制御端に前記予備用電源電圧Ｖｂｋが規定されるとき、当該定電圧Ｖｒｅｇと前記予備用電源電圧Ｖｂｋとが、前記第１のトランジスタＴＲ１を遮断させ、かつ、前記第２のトランジスタＴＲ２を導通させることにより、前記出力点ＯＵＴに、前記発振信号ＣＬＫが発振している旨を示す前記固定電圧Ｖｓｓを出力させる前記定電圧Ｖｒｅｇを生成し前記出力端から出力し、前記予備用電源電圧Ｖｂｋの入力を受けるとき、当該予備用電源電圧Ｖｂｋを前記出力端から出力する前記定電圧生成回路ＲＥＧを更に含む。
【００１２】
本発明に係る状態検出回路及び発振停止検出回路によれば、前記定電圧生成回路ＲＥＧは、前記通常用電源電圧Ｖｄｄの入力、又は、前記第１のトランジスタＴＲ１の前記入力端に前記通常用電源電圧Ｖｄｄが印加され、かつ、前記第１、第２のトランジスタＴＲ１、ＴＲ２の制御端に前記予備用電源電圧Ｖｂｋが規定されたならば、前記第１のトランジスタＴＲ１を導通させ、かつ、前記第２のトランジスタＴＲ２を遮断させるような前記予備用電源電圧Ｖｂｋの入力を選択的に受ける。前記定電圧生成回路ＲＥＧは、前記通常用電源電圧Ｖｄｄの入力を受けるとき、前記第１のトランジスタＴＲ１の前記入力端に前記定電圧Ｖｒｅｇが印加され、かつ、前記第１、第２のトランジスタＴＲ１、ＴＲ２の制御端に前記予備用電源電圧Ｖｂｋが規定されたとき、前記第１のトランジスタＴＲ１を遮断させ、かつ、前記第２のトランジスタＴＲ２を導通させるような前記定電圧Ｖｒｅｇを生成し出力し、他方で、前記予備用電源電圧Ｖｂｋの入力を受けるとき、当該予備用電源電圧Ｖｂｋを出力する。
【００１３】
これにより、前記第１、第２のトランジスタＴＲ１、ＴＲ２の制御端に、前記予備用電源電圧Ｖｂｋが規定されている場合であって、前記定電圧生成回路ＲＥＧに入力される電圧が、前記予備用電源電圧Ｖｂｋから前記通常用電源電圧Ｖｄｄに切り替わるとき、前記定電圧生成回路ＲＥＧが出力する電圧の切り替え動作により、前記第１のトランジスタＴＲ１の前記入力端に印加される電圧は、前記予備用電源電圧Ｖｂｋから、前記通常用電源電圧Ｖｄｄではなく前記定電圧Ｖｒｅｇに切り替わる。この結果、前記第１のトランジスタＴＲ１の前記入力端に印加される電圧が、前記予備用電源電圧Ｖｂｋから前記通常用電源電圧Ｖｄｄに切り替わったならば、前記出力点ＯＵＴから出力するであろう、前記第２の旨、又は、前記発振信号ＣＬＫが停止している旨を表す前記通常用電源電圧Ｖｄｄを出力することなく、前記第１の旨、又は、前記発振信号ＣＬＫが発振している旨を表す前記固定電圧Ｖｓｓを出力することが可能となる。
【発明を実施するための最良の形態】
【００１４】
本発明に係る発振停止検出回路の実施例について図面を参照して説明する。
【００１５】
《構成》
図１は、実施例の発振停止検出回路の構成を示す。実施例の発振停止検出回路ＤＥＴは、通常のときに使用すべき通常用電源電圧Ｖｄｄ、異常のときに使用すべき予備用電源電圧Ｖｂｋ、及び、発振信号であるクロック信号ＣＬＫの印加を受けつつ、当該クロック信号ＣＬＫが発振しているか停止しているかを示す判定信号Ｓｊｄｇを出力すべく、電源切替器ＳＷと、反転器ＩＮＶと、１段目、２段目のトランジスタｔｒ１、ｔｒ２と、第１、第２のコンデンサＣ１、Ｃ２と、抵抗器Ｒと、定電圧生成回路ＲＥＧ及び第１、第２のトランジスタＴＲ１、ＴＲ２を有する状態検出ユニット（状態検出回路に相当）ＳＤＵとを含む。
【００１６】
通常用電源電圧Ｖｄｄは、通常のときに、即ち、当該通常用電源電圧Ｖｄｄに障害が発生していないときに用いるべく、当該通常用電源電圧Ｖｄｄを生成すべき通常用電源電圧生成回路（図示せず）により生成され、例えば、５．０Ｖ、３．０Ｖ程度である。
【００１７】
予備用電源電圧Ｖｂｋは、異常のときに、即ち、前記通常用電源電圧生成回路に障害が発生しているときに用いるべく、当該予備用電源電圧Ｖｂｋを生成すべき予備用電源電圧生成回路（図示せず）により生成される。予備用電源電圧Ｖｂｋは、当該予備用電源電圧Ｖｂｋにより発振停止検出回路ＤＥＴが動作しているときの消費電力を低減すべく、５．０Ｖ又は３．０Ｖ程度である通常用電源電圧Ｖｄｄに比して低く、例えば、１．２Ｖ程度である。
【００１８】
通常用電源電圧Ｖｄｄと予備用電源電圧Ｖｂｋとの関係は、第１のトランジスタＴＲ１の入力端ｉｎに通常用電源電圧Ｖｄｄが印加され、かつ、第１、第２のトランジスタＴＲ１、ＴＲ２の制御端ｃｎｔに予備用電源電圧Ｖｂｋが規定されたならば、第１のトランジスタＴＲ１が導通し、かつ、前記第２のトランジスタＴＲ２が遮断し、これにより、第１、第２のトランジスタＴＲ１、ＴＲ２の出力端ｏｕｔが接続されている出力点ＯＵＴに、発振信号ＣＬＫが停止している旨を表すハイレベル（通常用電源電圧Ｖｄｄ）の判定信号Ｓｊｄｇを出力する関係にある。
【００１９】
発振信号ＣＬＫは、ハイレベル及びローレベルの２値を取り得るクロック信号であり、例えば、水晶振動子を有するクロック生成回路（図示せず）により生成される。
【００２０】
判定信号Ｓｊｄｇは、クロック信号ＣＬＫが正常に発振している旨をローレベルにより示し、他方で、クロック信号ＣＬＫが正常に発振していない旨をハイレベルにより示す。
【００２１】
電源切替器ＳＷは、２入力のうちの１つを出力する機能を有し、より具体的には、その入力端ｉｎ１、ｉｎ２に通常用電源電圧Ｖｄｄ及び予備用電源電圧Ｖｂｋの２つの電源電圧の入力を受け、その出力端ｏｕｔから、通常のとき、通常用電源電圧Ｖｄｄを出力し、他方で、異常のとき、予備用電源電圧Ｖｂｋ出力する。
【００２２】
定電圧生成回路ＲＥＧは、前記電源切替器ＳＷの後段に設けられており、前記電源切替器ＳＷから出力される通常用電源電圧Ｖｄｄ又は予備用電源電圧Ｖｂｋの入力を受け、通常用電源電圧Ｖｄｄの入力を受けるとき、定電圧Ｖｒｅｇを生成し出力し、予備用電源電圧Ｖｂｋの入力を受けるとき、当該予備用電源電圧Ｖｂｋをそのまま出力する。定電圧Ｖｒｅｇと予備用電源電圧Ｖｂｋとの関係は、第１のトランジスタＴＲ１の入力端ｉｎに定電圧Ｖｒｅｇが印加され、第１、第２のトランジスタＴＲ１、ＴＲ２の制御端ｃｎｔに予備用電源電圧Ｖｂｋが規定されるとき、第１のトランジスタＴＲ１が遮断し、かつ、第２のトランジスタＴＲ２が導通し、これにより、出力点ＯＵＴに、発振信号ＣＬＫが発振している旨を表すローレベル（接地電圧Ｖｓｓ）の判定信号Ｓｊｄｇを出力する関係にある。定電圧Ｖｒｅｇは、例えば、２．５Ｖ程度である。
【００２３】
反転器ＩＮＶは、クロック信号ＣＬＫの入力を受け、当該クロック信号ＣＬＫに反転を施すことにより、反転されたクロック信号である反転クロック信号／ＣＬＫを出力する。
【００２４】
１段目のトランジスタｔｒ１は、ＰＭＯＳトランジスタであり、その制御端ｃｎｔが反転器ＩＮＶの入力端ｉｎに接続され、その入力端ｉｎが定電圧生成回路ＲＥＧの出力端ｏｕｔに接続され、その出力端ｏｕｔが２段目のトランジスタｔｒ２の入力端ｉｎ及び第１のコンデンサＣ１の一方の電極に接続されている。１段目のトランジスタｔｒ１は、その制御端ｃｎｔに、発振停止検出回路ＤＥＴの外部からクロック信号ＣＬＫの入力を受け、その入力端ｉｎに、定電圧生成回路ＲＥＧから定電圧Ｖｒｅｇの入力を受け、その出力端ｏｕｔから、前記クロックＣＬＫの値（レベル）に応じて、前記定電圧Ｖｒｅｇを出力し又は出力しないという動作を行う。
【００２５】
２段目のトランジスタｔｒ２は、ＰＭＯＳトランジスタであり、その制御端ｃｎｔが反転器ＩＮＶの出力端ｏｕｔに接続され、その出力端ｏｕｔが第２のコンデンサＣ２の一方の電極及び抵抗器Ｒの一端に接続されている。２段目のトランジスタｔｒ２は、その制御端ｃｎｔに、反転器ＩＮＶから反転クロック信号／ＣＬＫの入力を受け、当該反転クロック信号／ＣＬＫの値に応じて、その入力端ｉｎに接続されている第１のコンデンサＣ１に充電されている電荷を、その出力端ｏｕｔに接続されている第２のコンデンサＣ２に放電し、即ち、第１のコンデンサＣ１から第２のコンデンサＣ２に充放電する。
【００２６】
１段目のトランジスタｔｒ１及び２段目のトランジスタｔｒ２は、共に同一タイプのトランジスタ（ＰＭＯＳトランジスタ）であり、しかも、１段目のトランジスタｔｒ１に入力されるクロック信号ＣＬＫと、２段目のトランジスタｔｒ２に入力される反転クロック信号／ＣＬＫとは相互に反転関係にあることから、１段目のトランジスタｔｒ１と２段目のトランジスタｔｒ２は、対照的な動作を行い、即ち、１段目のトランジスタｔｒ１が導通状態にあるとき、２段目のトランジスタｔｒ２は、遮断状態にあり、反対に、１段目のトランジスタｔｒ１が遮断状態にあるとき、２段目のトランジスタｔｒ２は、導通状態にある。
【００２７】
第１、第２のコンデンサＣ１、Ｃ２は、その他方の電極が接地電圧（固定電圧）Ｖｓｓに接続されている。１段目のトランジスタｔｒ１が導通状態にあり、２段目のトランジスタｔｒ２が遮断状態にあるとき、第１のコンデンサＣ１は、定電圧生成回路ＲＥＧから印加される定電圧Ｖｒｅｇにより充電され、他方で、１段目のトランジスタｔｒ１が遮断状態にあり、２段目のトランジスタｔｒ２が導通状態にあるとき、第１のコンデンサＣ１から第２のコンデンサＣ２へ充放電される。
【００２８】
抵抗器Ｒは、比較的大きなインピーダンスを有し、その他端が接地電圧Ｖｓｓに接続されており、２段目のトランジスタｔｒ２に充電されている電圧である参照電圧Ｖｒｅｆを、第１のトランジスタＴＲ１及び第２のトランジスタＴＲ２の制御端ｃｎｔに規定する。
【００２９】
第１のトランジスタＴＲ１は、ＰＭＯＳトランジスタであり、その制御端ｃｎｔが２段目のトランジスタｔｒ２の出力端ｏｕｔ、第２のコンデンサＣ２の一方の電極、及び抵抗器Ｒの一端に接続されており、その入力端ｉｎが定電圧生成回路ＲＥＧの出力端ｏｕｔに接続されており、その出力端ｏｕｔが出力点ＯＵＴに接続されている。
【００３０】
第２のトランジスタＴＲ２は、ＮＭＯＳトランジスタであり、第１のトランジスタＴＲ１と同様に、その制御端ｃｎｔが２段目のトランジスタｔｒ２の出力端ｏｕｔ、第２のコンデンサＣ２の一方の電極、及び抵抗器Ｒの一端に接続されており、また、第１のトランジスタＴＲ１と異なり、その入力端が接地電圧Ｖｓｓに接続されており、その出力端ｏｕｔが出力点ＯＵＴに接続されている。
【００３１】
第１のトランジスタＴＲ１及び第２のトランジスタＴＲ２は、相互に異なるタイプのトランジスタ（ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ）であることから、その制御端ｃｎｔに、定電圧Ｖｒｅｇ（ハイレベル）である参照電圧Ｖｒｅｆが規定されると、第１のトランジスタＴＲ１は、遮断状態になり、かつ、第２のトランジスタＴＲ２は、導通状態になり、反対に、その制御端ｃｎｔに、接地電圧Ｖｓｓ（ローレベル）である参照電圧Ｖｒｅｆが規定されると、第１のトランジスタＴＲ１は、導通状態になり、かつ、第２のトランジスタＴＲ２は、遮断状態になる。
【００３２】
《動作》
実施例の発振停止検出回路の動作について説明する。
【００３３】
〈通常用電源電圧Ｖｄｄでの動作〉
電源切替器ＳＷは、入力される通常用電源電圧Ｖｄｄが正常であるとき、通常用電源電圧Ｖｄｄを定電圧生成回路ＲＥＧへ出力する。定電圧生成回路ＲＥＧは、電源切替器ＳＷから通常用電源電圧Ｖｄｄの入力を受けると、定電圧Ｖｒｅｇを生成し、当該定電圧Ｖｒｅｇを、１段目のトランジスタｔｒ１及び第１のトランジスタＴＲ１に出力する。
【００３４】
クロック信号ＣＬＫが発振している場合、クロック信号ＣＬＫがローレベルであるとき、反転器ＩＮＶは、ハイレベルの反転クロック信号／ＣＬＫを出力し、ローレベルのクロック信号ＣＬＫにより、１段目のトランジスタｔｒ１が導通状態になり、かつ、ハイレベルの反転クロック信号／ＣＬＫにより、２段目のトランジスタｔｒ２が遮断状態になる。これにより、第１のコンデンサＣ１は、定電圧Ｖｒｅｇにより当該定電圧Ｖｒｅｇになるまで充電される。
【００３５】
反対に、クロック信号ＣＬＫがハイレベルであるとき、反転器ＩＮＶは、ローレベルの反転クロック信号／ＣＬＫを出力し、ハイレベルのクロック信号ＣＬＫにより、１段目のトランジスタｔｒ１が遮断状態になり、かつ、ローレベルの反転クロック信号／ＣＬＫにより、２段目のトランジスタｔｒ２が導通状態になる。これにより、第１のコンデンサＣ１から第２のコンデンサＣ２への充放電が行われ、結果的に、第２のコンデンサＣ２は、定電圧Ｖｒｅｇにまで充電され、抵抗器Ｒは、当該充電された定電圧Ｖｒｅｇを、第１、第２のトランジスタＴＲ１、ＴＲ２の制御端ｃｎｔの参照電圧Ｖｒｅｆとして規定する。
【００３６】
第１、第２のトランジスタＴＲ１、ＴＲ２の制御端ｃｎｔに、前記定電圧Ｖｒｅｇである参照電圧Ｖｒｅｆが規定されると、第１のトランジスタＴＲ１は、遮断状態になり、かつ、第２のトランジスタＴＲ２は、導通状態になる。これにより、出力点ＯＵＴに、第２のトランジスタＴＲ２の入力端ｉｎに印加されている接地電圧Ｖｓｓ（ローレベル）であり、クロック信号ＣＬＫが発振していることを示す判定信号Ｓｊｄｇを出力する。クロック信号ＣＬＫは、発振している間、上記したようなローレベル及びハイレベルを交互に取ることを行うことから、クロック信号ＣＬＫが発振している間、出力点ＯＵＴから、クロック信号ＣＬＫが発振していることを示す、ローレベルである判定信号Ｓｊｄｇを出力し続ける。
【００３７】
上記したとは対照的に、クロック信号ＣＬＫが発振を停止している場合、クロック信号ＣＬＫは、上記したようなローレベル及びハイレベルを交互に取ることを行わないことから、第１、第２のトランジスタＴＲ１、ＴＲ２の制御端ｃｎｔに、定電圧Ｖｒｅｇに代わる接地電圧Ｖｓｓである参照電圧Ｖｒｅｆが規定されることから、第１のトランジスタＴＲ１は、導通状態になり、かつ、第２のトランジスタＴＲ２は、遮断状態になる。これにより、出力点ＯＵＴから、第１のトランジスタＴＲ１の入力端ｉｎに印加されている定電圧Ｖｒｅｇ（ハイレベル）であり、クロック信号ＣＬＫが発振を停止していることを示す判定信号Ｓｊｄｇを出力する。即ち、クロック信号ＣＬＫが発振を停止している間、出力点ＯＵＴから、クロック信号ＣＬＫが発振を停止していることを示す、ハイレベルである判定信号Ｓｊｄｇを出力し続ける。
【００３８】
〈予備用電源電圧Ｖｂｋでの動作〉
電源切替器ＳＷは、通常用電源電圧Ｖｄｄに障害が発生しているとき、予備用電源電圧Ｖｂｋを定電圧生成回路ＲＥＧへ出力する。定電圧生成回路ＲＥＧは、当該予備用電源電圧Ｖｂｋを、１段目のトランジスタｔｒ１及び第１のトランジスタＴＲ１に出力する。上記した「通常用電源電圧Ｖｄｄでの動作」で用いられる通常用電源電圧Ｖｄｄに代えて予備用電源電圧Ｖｂｋを用いることを除き、予備用電源電圧Ｖｂｋでの動作は、「通常用電源電圧Ｖｄｄでの動作」と同一である。
【００３９】
〈予備用電源電圧Ｖｂｋから通常用電源電圧Ｖｄｄへの切り替え〉
クロック信号ＣＬＫが発振し続けている場合であって、即ち、参照電圧Ｖｒｅｆが予備用電源電圧Ｖｂｋであり続け、第１のトランジスタＴＲ１が遮断状態であり、第２のトランジスタＴＲ２が導通状態であり、出力点ＯＵＴからクロック信号ＣＬＫの発振の旨を表す接地電圧Ｖｓｓである判定信号Ｓｊｄｇが出力されている場合に、予備用電源電圧Ｖｂｋの入力を受けて動作していた定電圧生成回路ＲＥＧに、当該予備用電源電圧Ｖｂｋに代わり通常用電源電圧Ｖｄｄが入力され、定電圧生成回路ＲＥＧが、当該通常用電源電圧Ｖｄｄで動作を開始するとき、定電圧生成回路ＲＥＧは、予備用電源電圧Ｖｂｋに代えて定電圧Ｖｒｅｇを出力する。これにより、図２に示されるように、時刻ｔ１で、第１のトランジスタＴＲ１の入力端ｉｎに印加される電圧は、予備用電源電圧Ｖｂｋから定電圧Ｖｒｅｇに切り替わる。この結果、参照電圧Ｖｒｅｆが予備用電源電圧Ｖｂｋであり、かつ、第１のトランジスタＴＲ１の入力端ｉｎの電圧が定電圧Ｖｒｅｇであることから、第１のトランジスタＴＲ１は遮断状態を維持し続け、第２のトランジスタＴＲ２は導通状態を維持し続け、それにより、出力点ＯＵＴから、前記クロックＣＬＫの発振の旨を表す接地電位Ｖｓｓ（ローレベル）の判定信号Ｓｊｄｇが出力され続ける。
【００４０】
《効果》
実施例の発振停止検出回路ＤＥＴでは、上記したように、定電圧生成回路ＲＥＧに入力される電圧が、予備用電源電圧Ｖｂｋから通常用電源電圧Ｖｄｄに切り替わっても、当該切り替え前と同様に、出力点ＯＵＴから、発振信号ＣＬＫが発振している旨を表す、接地電圧Ｖｓｓである判定信号Ｓｊｄｇが出力され続けることから、出力点ＯＵＴから、図３に図示されたような、瞬間的に、クロック信号ＣＬＫが発振を停止している旨を表す、通常用電源電圧Ｖｄｄ（ハイレベル）を表す判定信号Ｓｊｄｇが出力されるという事態を回避することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】実施例の発振停止検出回路の構成を示す図。
【図２】実施例の発振停止検出回路の動作を示す図。
【図３】従来の発振停止検出回路の構成を示す図。
【図４】従来の発振停止検出回路の動作を示す図。
【符号の説明】
【００４２】
ＤＥＴ  発振停止検出回路    ＳＤＵ  状態検出ユニット    ＳＷ  電源切替器    ＩＮＶ  インバータ回路    ｔｒ１  １段目のトランジスタ    ｔｒ２  ２段目のトランジスタ    Ｃ１  第１のコンデンサ    Ｃ２  第２のコンデンサ    Ｒ  抵抗器    ＴＲ１  第１のトランジスタ    ＴＲ２  第２のトランジスタ。
【図１】
2007081514.tif 000003
【図２】
2007081514.tif 000004
【図３】
2007081514.tif 000005
【図４】
2007081514.tif 000006