(57)【要約】【課題】  画像品質およびセンサ感度を低下させずに、小型のエリアフォトセンサ付きマトリクス表示装置を提供する。【解決手段】  エリアフォトセンサ制御回路とマトリクス表示制御回路を一体化した上、エリアフォトセンサ制御回路とマトリクス表示制御回路の配線を共有にして、表示パネル内の配線本数を削減した。【選択図】  図１
2007003553.tif 000002
【特許請求の範囲】
【請求項１】
一対の表示画素とフォトセンサからなるマトリックス・ユニットをマトリクス配置した表示パネルと、
前記表示画素を制御する画像制御回路と、
前記フォトセンサを制御するセンサ制御回路と、
を備えたエリアフォトセンサ付きマトリクス表示装置において、
前記画像制御回路はソース・ドライバ回路とゲート・ドライバ回路を備え、
前記センサ制御回路はセンサ信号制御回路とセンサ選択制御回路を備え、
前記ソース・ドライバ回路と前記センサ信号制御回路とを一体化し、前記ゲート・ドライバ回路と前記センサ選択制御回路とを一体化して設けたことを特徴とするエリアフォトセンサ付きマトリクス表示装置。
【請求項２】
前記ソース・ドライバ回路の出力端子と、前記センサ信号制御回路の入力端子を共通にしたことを特徴とする請求項１記載のエリアフォトセンサ付きマトリクス表示装置。
【請求項３】
前記ソース・ドライバ回路の出力を、信号出力とハイ・インピーダンスに切り替えることを特徴とする請求項１記載のエリアフォトセンサ付きマトリクス表示装置。
【請求項４】
前記ゲート・ドライバ回路のゲート配線端子と前記センサ選択制御回路のフォトゲート配線端子が交互に配置されていることを特徴とする請求項１記載のエリアフォトセンサ付きマトリクス表示装置。
【請求項５】
前記ゲート配線端子がゲート制御信号により出力制御され、前記フォトゲート配線端子がフォトゲート制御信号により出力制御されていることを特徴とする請求項４のマトリックス表示とエリアスキャナ制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エリアフォトセンサとマトリックス表示素子を有するエリアフォトセンサ付きマトリクス表示装置に関するものである。
【背景技術】
【０００２】
携帯電話やＰＤＡに指紋認証機能等を搭載する際に、エリアフォトセンサとマトリックス表示素子を設けたエリアフォトセンサ付きマトリクス表示装置が用いられる。
図２は、従来のエリアフォトセンサ付きマトリクス表示装置の、例えば画素数を５×３としたブロック図である（例えば、特許文献１参照）。
エリアフォトセンサ付きマトリクス表示装置のマトリックス表示素子は、表示センサ領域２１０の縦方向に伸びるソース配線２１２に画像信号であるソース信号を供給するソース・ドライバ回路２０２と横方向に伸びるゲート配線２１３を制御するゲート・ドライバ回路２０３により画像イメージを表示する。
【０００３】
一方、エリアフォトセンサ付きマトリクス表示装置のエリアフォトセンサの画像イメージは、センサ選択配線２１４を制御するセンサ選択制御回路２０４とセンサ信号配線２１５に接続しているセンサ信号制御回路２０５により画像イメージを読込む。
【０００４】
上記４つの回路は、マトリクス表示装置の表示センサパネル１０にマトリクス状配置された表示画素とフォトセンサを含むマトリックス・ユニット２０９に、配線を介して画像イメージを表示し画像イメージを読込む。この時、マトリックス・ユニット２０９に含まれる表示画素やフォトセンサへの配線は、表示画素とフォトセンサの間隙を通りそれぞれ個別に行われている。それ故、各制御回路はマトリックス・ユニット２０９の配列数に応じた入出力端子数を必要としている。なお。前記マトリックス・ユニット２０９の構成によっては、図２に記載されたマトリックス・ユニット２０９当たりの配線数が更に多数必要となることは明白である。
【特許文献１】特開２００１−２９２２７６
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、エリアフォトセンサ付きマトリクス表示装置は、表示領域内にマトリクス表示用ソース配線２１２とエリアフォトセンサ用センサ信号配線２１５が個別に存在するため、マトリクス表示装置の画素面積が縮小し、マトリクス表示装置としての表示品質の低下を招いている。また、ソース・ドライバ回路２０２とセンサ信号制御回路２０５が分離された制御回路であるため、前記制御回路の入出力端子数と回路面積が大きくなり、高価な制御回路となっていた。更に、ゲート・ドライバ２０３とセンサ選択制御回路２０４が分離された制御回路であるため、前記制御回路の出力ノード数と回路面積が大きくなり、高価な制御回路となっていた。即ち、従来の技術では、高画質で安価なエリアフォトセンサ付きマトリクス表示装置を実現することは困難であった。
【課題を解決するための手段】
【０００６】
本発明は、この様な課題を解決するために創案したもので、具体的には、ソース・ドライバ回路２０２とセンサ信号制御回路２０５を一体化して制御回路の入出力端子数を削減し、信号配線を共有することにより表示センサ領域２１０の配線本数を削減する。更に、ゲート・ドライバ回路２０３とセンサ選択制御回路２０４を一体化し、主要な回路素子を共有して制御回路の半導体チップ面積を縮小する。
【発明の効果】
【０００７】
以上、本発明の制御回路を利用するマトリクス表示機能とエリアフォトセンサ機能を一体化したエリアフォトセンサ付きマトリクス表示装置において、配線領域の面積が少なく表示領域の面積が大きい広開口率な高画質マトリクス表示を実現し、前記表示装置を制御する制御回路の入出力端子数をほぼ半減し、更に制御回路の一部を共有することにより制御回路のチップ面積を縮小して、制御回路の製造コストの低減が図れる。このように、本発明の制御回路を利用すれば、高画質かつ低コストのエリアフォトセンサ付きマトリクス表示装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
【実施例】
【０００９】
以下、本発明の実施例について、図面に基づき説明する。図１は本発明の表示およびフォトセンサ制御回路１を含むエリアフォトセンサ付きマトリクス表示装置のブロック図である。本発明の表示およびフォトセンサ制御回路１は、制御回路８にその全体動作を制御されて、表示センサパネル１０のマトリック状に配置された表示画素の表示を司り、同じく表示センサパネル１０のマトリック状に配置されたフォトセンサの画像イメージを処理する。本発明の表示およびフォトセンサ制御回路１は、ソース・ドライバおよびセンサ信号制御回路２とゲート・ドライバおよびセンサ選択制御回路３の２ブロックから構成されている。本発明のマトリックス表示とエリアスキャナ制御回路は、表示センサパネル１０にマトリックス状に多数配置されたユニット９を制御して、エリアフォトセンサ付きマトリクス表示装置の画像イメージを表示し画像イメージを読込む。
【００１０】
図３は、ソース・ドライバおよびセンサ信号制御回路２の実施例ブロック図である。ソース・ドライバは、クロック、水平同期信号、垂直同期信号、書き込み制御信号、読み込み制御信号等の入出力制御信号１０２とコマンドと表示データ画像信号１０３を入力とした表示センサ制御回路１０１と、表示シフトレジスタ回路１０４と表示レベルシフタ回路１０５と表示マルチプレクサ回路１０６および表示出力バッファ１０８から構成されている。表示マルチプレクサ回路１０６には表示バイアス電圧１０７が接続されている。一方、センサ信号制御回路は、センサ入力スイッチ１０９とセンサ初期化回路１１０とセンサＡＤ変換回路１１１とデータラッチ機能付きセンサシフトレジスタ回路１１２およびセンサデータ処理回路１１３からなる。センサデータ処理回路１１３は、表示センサ制御回路１０１に同期制御される。前記表示出力バッファ１０８からの出力されるソース信号と前記センサ入力スイッチ１０９へ入力されるフォトセンサ信号はデータ入出力端子Ｓを共有して後述のデータ線４に接続される。なお、図中のデータ入出力端子Ｓｎとは、ｎ番目を意味し、データ入出力端子Ｓｎ＋１とは、ｎ+１番目のデータ入出力端子Ｓを意味する。
【００１１】
図４は、ゲート・ドライバおよびセンサ選択制御回路３のブロック図である。ゲート・ドライバは、選択制御信号３０２の接続された選択制御回路３０１と選択シフトレジスタ回路３０３と選択レベルシフタ回路３０４と選択バイアス電圧３０６が接続されたマルチプレクサ３０５および画素選択バッファ３０７から構成されている。一方、センサ選択制御回路は、ゲート・ドライバと同様に、選択制御信号３０２の接続された選択制御回路３０１と選択シフトレジスタ回路３０３と選択レベルシフタ回路３０４と選択バイアス電圧３０６が接続されたマルチプレクサ３０５およびセンサ選択バッファ３０８から構成されている。ゲート・ドライバとセンサ選択制御回路は、バッファのみ固有回路素子として、他の回路素子を共有している。画像ゲート制御信号３１０ｄにより画素選択バッファ３０７が選択されると、表示画素を選択する画像ゲート信号は、ゲート線６に供給される。また、フォトゲート制御信号３１０ｓによりセンサ選択バッファ３０８が選択されると、フォトセンサを選択するフォトゲート信号はセンサ選択線３０９へ供給される。
【００１２】
図５は、本実施例で利用できるカラー対応のユニット９を示したものである。赤色画素４０１、緑色画素４０２、青色画素４０３をデルタ配置している例で、赤色画素４０１、緑色画素４０２、青色画素４０３に隣接してフォトダイオードなどの光センサ機能を有するフォトセンサ回路４０４が配置されている。赤色画素４０１、緑色画素４０２、青色画素４０３およびフォトセンサ回路４０４は、それを選択駆動する画素スイッチ例えば薄膜トランジスタＴＦＴを用いたＴＦＴ４０７と、フォトセンサ回路４０４と、そのセンス信号を選択読取るセンサスイッチ例えばＴＦＴ４０８から構成されている。
【００１３】
前記ユニット９は、データ信号（画像データであるソース信号とフォトセンサ信号）が往来するデータ線４０５と、ゲート端子Ｇｐと接続されたゲート配線４０６と、フォトゲート端子Ｇｓが往くセンサゲート配線４０９を通して、本発明のマトリックス表示とエリアスキャナ制御回路と信号やり取りを行う。
【００１４】
図６は、本発明のエリアフォトセンサ付きマトリクス表示装置のタイムチャート図である。横軸は時間を表し、縦軸は各信号の電圧を表している。
【００１５】
次に、図面を用いて本発明の作動について説明する。
【００１６】
図３を用いてソース・ドライバおよびセンサ信号制御回路２の動作について説明する。表示センサ制御回路１０１に水平同期信号、垂直同期信号、クロック信号およびチップセレクト信号等の入出力制御信号１０２と表示画像データ信号１０３が入力されると、二重化されている一方の表示シフトレジスタ１０４ａに画像データが順次送られる。一水平走査期間の画像データがすべて揃った際に、表示シフトレジスタ１０４ａの出力が表示レベルシフタ回路１０５により高電圧化されて表示マルチプレクサ回路１０６を制御し、表示マルチプレクサ回路１０６が、複数の表示バイアス電圧１０７の中から指定された電圧を１つ表示出力バッファ１０８へ伝える。ここで、表示選択制御信号１１４ａ、１１４ｂ、１１６ａ、１１６ｂ、１１６ｃにより選択されている表示出力バッファ１０８を介して表示センサパネル１０のデータ配線４へソース信号を出力する。データ入出力端子Ｓｎのｎは、正の任意の整数でn本目のソース端子を意味する。シフトレジスタ１０４ａとシフトレジスタ１０４ｂは、表示センサ制御回路１０１より画像データ取込みとその画像データを表示レベルシフタ回路１０５へ出力する役割を一水平走査期間ごとに交互に行う。本実施では、シフトレジスタ１０４ａとシフトレジスタ１０４ｂと複数のシフトレジスタを利用しているが、このシフトレジスタの数は、本発明の要件ではない。
【００１７】
次に、図３、図６を用いて画像読み込む動作について説明する。表示センサパネル１０のデータ線４へ出力されるフォトセンサ信号は、図３のセンサ選択制御信号１１５ａ，１１５ｂ，１１７ａ，１１７ｂ，１１７ｃにより選択されたセンサ入力スイッチ１０９を介してセンサ初期化回路１１０に接続される。センサ初期化回路１１０は、図６の初期化時間ｔｃの時、センサ初期化電位Ｖｉで、データ入出力端子Ｓｎのフォトセンサ信号の基準電位を設定する。これにより、センサＡ／Ｄ変換回路１１１の入力容量、データ線４の寄生容量内の電荷が初期化される。図６の読取時間ｔｓの時、図３の初期化回路１１０は、ハイ・インピーダンスとなる。表示センサパネル１０のフォトセンサ回路４０４のフォトセンサ信号Pｎは、光電効果により電流となり、フォトゲート端子Ｇｓｎに接続されたセンサゲート配線４０９で選択されたＴＦＴ等のスイッチ素子４０８、データ線４を介して図３のセンサＡ／Ｄ変換回路１１１の入力電位Ｖｓを上昇させる。その電位Ｖｓを閾値電圧Ｖｐになるまでの時間のクロックＣＬＫをマスクしたクロックＣＬＫｐのパルスを計数することで光量をデジタル情報に変換し、アナログであるフォトセンサ信号Pｎをラッチ機能付きシフトレジスタ１１２ａにデジタル信号として変換記憶する。なお、クロックＣＬＫｐによらず読取時間ｔｓ内一定期間後の電位Ｖｓの値を、センサＡ／Ｄ変換回路１１１の入力電位としてデジタル信号に変換記憶することもできる。次の水平走査期間に画像処理回路１１３へ送り演算処理によりフォトセンサ信号Pｎを加工した後、画像処理回路へデータを送る。センサシフトレジスタ１１２ａとセンサシフトレジスタ１１２ｂは、光量をデジタル情報に変換したデータの取り込みと制御回路２０８への出力を役割を交互に行う。このシフトレジスタの数も、本発明の要件ではない。
【００１８】
ところで、図３の制御信号１１５ａ、１１５ｂは、奇数番あるいは偶数番の出力バッファ１０８やセンサ入力スイッチ１０９を選択できる。制御信号１１７ａ，１１７ｂ，１１７ｃは、３ｎ、３ｎ＋１、３ｎ＋２番の出力バッファ１０８やセンサ入力スイッチ１０９を選択できる。（ｎ：任意の整数）制御信号１１５ａ、１１５ｂ、１１７ａ，１１７ｂ，１１７ｃの出力バッファ１０８やセンサ入力スイッチ１０９との接続関係は、図５の赤色画素４０１、緑色画素４０２、青色画素４０３およびフォトセンサ回路４０４の配列に従って設定される。
【００１９】
図４、図５を用いて画像表示するためのゲート・ドライバ動作について説明する。制御回路３０１に水平同期信号、垂直同期信号およびチップセレクト信号などの入出力制御信号３０２が入力されると、垂直同期信号でシフトレジスタ３０３は、初期化された後、水平同期信号をクロックとして１つのＨレベルデータを順番シフトしながら出力する。シフトレジスタ３０３の出力は、レベルシフタ回路３０４で高電圧化された後、マルチプレクサ３０５の制御入力に接続している。マルチプレクサ３０５は、バイアス配線選択の中から制御入力３０９とシフトレジスタ３０３の信号レベルに従って電圧を選択し、ゲート制御信号３１０ｄに従い出力バッファ３０７、ゲート端子Ｇｐｎを介して表示センサパネル１０のゲート配線６へを出力し、画素ＴＦＴ４０７を介して表示すべき表示画素４０１を選択する。ゲート端子Ｇｐｎは、正の任意の整数でn本目の画像ゲート端子を意味する。
【００２０】
図３、図５を用いて、画像読み込みするためのフォトゲート・ドライバ動作について説明する。制御信号３０２の接続された制御回路３０１によりシフトレジスタ３０３は、初期化された後、パルス・データを順番シフトしながら出力する。パルス・データは、単発でも複数でも良い。シフトレジスタ３０３の出力は、レベルシフタ回路３０４で高電圧化された後、マルチプレクサ３０５の制御入力に接続している。マルチプレクサ３０５は、選択バイアス電圧３０６の中から制御入力３０９とレベルシフタ回路３０４で高電圧化されたシフトレジスタ３０３の信号レベルに従って必要な電圧を選択し、フォトゲート制御信号３１０ｓに従い出力バッファ３０８、フォトゲート端子Ｇｓｎを介して表示センサパネル１０のセンサゲート配線４０９へ出力し、センサＴＦＴ４０８を介して検出すべきフォトセンサ回路４０４を選択する。フォトゲート端子Ｇｓｎは、正の任意の整数でn本目のフォトゲート端子を意味する。
【００２１】
画像表示するためのゲート・ドライバ動作と画像読み込みするためのフォトゲート・ドライバ動作の違いは、ゲート端子Ｇｐｎの出力バッファ３０７とフォトゲート端子Ｇｓｎの出力バッファ３０８と選択バイアス電圧３０６から選択される電位の違い以外、同様の動作である。
【００２２】
出力バッファ１０８と出力バッファ３０７およびセンサ入力スイッチ１０９と出力バッファ３０８はそれぞれ同期して動作する。
【００２３】
図６は、本発明のエリアフォトセンサ付きマトリクス表示装置のタイムチャート図である。クロックＣＬＫは、本発明表示およびフォトセンサ制御回路１のシステム・クロックの一つである。図４の活性化したマルチプレクサ３０５の出力配線Ｇｎから出力されるユニット選択信号は、画像データ時間ｔｇｎのパルス幅を有する。この画像データ時間ｔｇｎがゲート制御信号３１０ｄでマスクされたのが、画像表示するためのゲート端子Ｇｐに印可されるゲート信号である。また、この画像データ時間ｔｇｎがフォトゲート制御信号３１０ｓでマスクされたのが、画像取り込みするためのフォトゲート端子Ｇｓのフォトゲート信号である。ゲート端子Ｇｐとフォトゲート端子Ｇｓの出力信号の和がユニット選択配線Ｇｎの信号のパルス幅となる画像データ時間ｔｇｎである。画像信号となるソース信号は、ゲート端子Ｇｐの信号が選択状態の時間ｔｄｎの時に、データ線４上に出力される。また、フォトセンサ信号は、フォトゲート端子Ｇｓの信号が選択状態のセンシング時間ｔｓｎの時に、データ線４上に出力される。電位Ｖｉは、フォトセンサ信号の初期基準電位でデータ線４上の電荷をゼロとしたときのデータ線４の電位である。電位Ｖｐは、光量測定のために適当に定められたのデータ線４上の閾値電位である。クロックＣＬＫｐのパルス波形は、初期化時間ｔｃ終了後、クロックＣＬＫをフォトセンサ信号が初期基準電位Ｖｉから閾値電位Ｖｐに変化するに要した検出時間ｔｍでマスクした波形である。前記検出時間ｔｍに計数されるパルス数が、フォトセンサに入射した光量を決定する。明るい被写体のとき、ライトの役割をする画像表示の輝度を暗くし、暗い被写体のとき、ライトの役割をする画像表示の輝度を明るくすることで、ノイズの少ない広い階調特性のエリアフォトスキャンができる。画像ゲート端子Ｇｐｎの信号の出力時間ｔｄｎとフォトゲート端子Ｇｓｎのセンシング時間ｔｓｎの比率を変えることにより、画像表示を重視したり、エリアフォトスキャンを重視したりすることができる。例えば、画像ゲート端子Ｇｐｎの信号の出力時間ｔｄｎを０%にし、フォトゲート端子Ｇｓｎの信号のセンシング時間ｔｓｎを１００％にすることで、画像イメージの読込み信号を広ダイナミックレンジ化することが可能とある。
【００２４】
データ線４の配線容量が製造プロセスに起因して大きくバラツキ、読取った画像イメージの品質悪化させることは良く知られている。これを防止するには、データ線４の配線容量を予め測定記録し、前記配線容量の測定記録を用いてイメージセンサから読取った画像イメージを補正することにより、画像イメージを高画質化できる。この補正方法を、図３，図４，図６を用いて、データ線の配線容量を予め測定記録し、画像データを補正し、高画質化する方法について説明する。
【００２５】
センサ入力スイッチ１０９を選択、出力バッファ１０８をハイ・インピーダンス化し、出力バッファ３０７と出力バッファ３０８を全マトリックス・ユニット９を非選択する定電位に固定後、初期化回路１１０で前記初期化時間ｔｃの間、データ線４を初期基準電位Ｖｉに固定する。次に、読取時間ｔｒの間、初期化回路１１０より定電流をデータ線４へ供給する。Ａ／Ｄ変換器１１１へ入力されるデータ線４の電位が前記閾値電位Ｖｐに達するまでの前期検知時間ｔｍを測定し、全データ線４の容量成分を測定する。この容量データをシフトレジスタ１１２ａ、１１２ｂを介してセンサデータ処理回路１１３へ送る。センサデータ処理回路１１３は、このデータ線４の容量データを元にエリアフォトセンサの画像データを補正し、高画質化を計る。
【図面の簡単な説明】
【００２６】
【図１】本発明のエリアフォトセンサ付きマトリクス表示装置のブロック図である。
【図２】従来のエリアフォトセンサ付きマトリクス表示装置のブロック図である。
【図３】本発明のソース・ドライバおよびセンサ信号制御回路のブロック図である。
【図４】本発明のゲート・ドライバおよびセンサ選択制御回路のブロック図である。
【図５】本発明のマトリックス・ユニットのブロック図である。
【図６】本発明のエリアフォトセンサ付きマトリクス表示装置のタイムチャート図である。
【符号の説明】
【００２７】
１  表示およびフォトセンサ制御回路
２  ソース・ドライバおよびセンサ信号制御回路
３  ゲート・ドライバおよびセンサ選択制御回路
８、２０８  制御回路
９、２０９  マトリックス・ユニット
１０、２１０  表示センサパネル
１０１  表示センサ制御回路
１０２  入出力制御信号
１０３  表示画像データ信号
１０４  表示シフトレジスタ回路
１０５  表示レベルシフタ回路
１０６  表示マルチプレクサ回路
１０７  表示バイアス電圧
１０８  出力バッファ
１０９  センサ入力スイッチ
１１０  センサ初期化回路
１１１  センサＡ／Ｄ変換回路
１１２  センサシフトレジスタ回路
１１３  センサデータ処理回路
１１４  表示選択制御信号
１１５  センサ選択制御信号
１１６  表示選択制御信号
１１７  センサ選択制御信号
２０２  ソース・ドライバ回路
２０３  ゲート・ドライバ回路
２０４  センサ選択制御回路
２０５  センサ信号制御回路
３０１  選択制御回路
３０３  選択シフトレジスタ回路
３０４  選択レベルシフタ回路
３０５  マルチプレクサ
３０７  画素選択バッファ
３０８  センサ選択バッファ
４０１  表示画素
４０４  センサ
４０６  画素ゲート線
４０７  画素ＴＦＴ
４０８  センサＴＦＴ
【図１】
2007003553.tif 000003
【図２】
2007003553.tif 000004
【図３】
2007003553.tif 000005
【図４】
2007003553.tif 000006
【図５】
2007003553.tif 000007
【図６】
2007003553.tif 000008