(57)【要約】【課題】出力端子に接続するテスト用パッドの数を低減することができる表示用ドライバを提供する。【解決手段】ソースドライバＩＣ１は、出力端子Ｓ１〜Ｓ１２と、出力端子Ｓ１〜Ｓ１２のうちの偶数番目の出力端子Ｓ２・Ｓ４・Ｓ６・Ｓ８・Ｓ１０・Ｓ１２に接続されたセレクタ回路３とを備え、セレクタ回路３は、出力端子Ｓ１〜Ｓ１２にそれぞれ対応する複数個の出力信号のうちの半数を選択して偶数番目の出力端子Ｓ２・Ｓ４・Ｓ６・Ｓ８・Ｓ１０・Ｓ１２にそれぞれ供給する第１動作モードと、出力信号のうちの他の半数を選択して偶数番目の出力端子Ｓ２・Ｓ４・Ｓ６・Ｓ８・Ｓ１０・Ｓ１２にそれぞれ供給する第２動作モードとを有している。【選択図】図３
2007240459.tif 000002
【特許請求の範囲】
【請求項１】
複数個の出力端子と、
前記複数個の出力端子のうちの偶数番目の出力端子に接続されたセレクタ回路とを備え、
前記セレクタ回路は、前記複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して前記偶数番目の出力端子にそれぞれ供給する第１動作モードと、
前記複数個の出力信号のうちの他の半数を選択して前記偶数番目の出力端子にそれぞれ供給する第２動作モードとを有していることを特徴とする表示用ドライバ。
【請求項２】
前記表示用ドライバは、テープキャリアパッケージに実装可能であり、
前記偶数番目の出力端子のそれぞれは、前記テープキャリアパッケージに形成されたテスト用パッドに接続可能である請求項１に記載の表示用ドライバ。
【請求項３】
前記セレクタ回路は、前記偶数番目の出力端子にそれぞれ対応するセレクタ素子を有しており、
各セレクタ素子は、前記複数個の出力信号のうちの２個から１個を選択して、対応する偶数番目の出力端子にそれぞれ供給する請求項１に記載の表示用ドライバ。
【請求項４】
前記複数個の出力端子は、（６×Ｎ）個（Ｎは１以上の整数）の出力端子であり、
前記セレクタ回路は、（６×（ｋ−１）＋１）番目（１≦ｋ≦Ｎ）の出力端子と、（６×（ｋ−１）＋４）番目の出力端子とに接続された第１セレクタ素子と、
（６×（ｋ−１）＋２）番目の出力端子と、（６×（ｋ−１）＋５）番目の出力端子とに接続された第２セレクタ素子と、
（６×（ｋ−１）＋３）番目の出力端子と、（６×（ｋ−１）＋６）番目の出力端子とに接続された第３セレクタ素子とを有する請求項１に記載の表示用ドライバ。
【請求項５】
前記複数個の出力端子にそれぞれ対応して各出力信号をそれぞれ生成する複数個のドライバ回路をさらに備え、
各ドライバ回路は、正極性の出力信号と負極性の出力信号とを生成して前記セレクタ回路に供給する請求項１に記載の表示用ドライバ。
【請求項６】
複数個の出力端子と、
前記複数個の出力端子のうちの奇数番目の出力端子に接続されたセレクタ回路とを備え、
前記セレクタ回路は、前記複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して前記奇数番目の出力端子にそれぞれ供給する第１動作モードと、
前記複数個の出力信号のうちの他の半数を選択して前記奇数番目の出力端子にそれぞれ供給する第２動作モードとを有していることを特徴とする表示用ドライバ。
【請求項７】
複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して、前記複数個の出力端子のうちの偶数番目の出力端子にそれぞれ供給する第１動作モードと、前記複数個の出力信号のうちの他の半数を選択して前記偶数番目の出力端子にそれぞれ供給する第２動作モードとを交互に実行することを特徴とする表示用ドライバの動作方法。
【請求項８】
コンピュータに、表示用ドライバの複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して、前記複数個の出力端子のうちの偶数番目の出力端子にそれぞれ供給する第１動作モードの手順と、前記複数個の出力信号のうちの他の半数を選択して前記偶数番目の出力端子にそれぞれ供給する第２動作モードの手順とを交互に実行させることを特徴とするプログラム。
【請求項９】
コンピュータに、表示用ドライバの複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して、前記複数個の出力端子のうちの偶数番目の出力端子にそれぞれ供給する第１動作モードの手順と、前記複数個の出力信号のうちの他の半数を選択して前記偶数番目の出力端子にそれぞれ供給する第２動作モードの手順とを交互に実行させるプログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数個の出力端子を有する表示用ドライバに関するものである。
【背景技術】
【０００２】
多数の出力端子を有する液晶駆動回路を備える液晶ドライバは、テープキャリアパッケージ（以下「ＴＣＰ」ともいう）等にパッケージ実装される場合、実装後のテストを実施する場合でも、全出力端子にそれぞれ対応する多数個のテスト用パッドをＴＣＰ上に配置して出力特性をモニターしていた。従来から、このテスト用パッドの数を低減する方法が提案されている（例えば、特開２０００−１３１３９３号公報参照）。
【０００３】
図１５は、従来技術を示すものであり、液晶表示装置８０の要部構成を示すブロック図である。液晶表示装置８０は、アクティブマトリックス方式の代表例であるＴＦＴ液晶表示装置であり、ＴＦＴ液晶パネル８１と、互いに並列に配置された複数個のソースドライバを有するソースドライバＩＣ９１と、互いに並列に配置された複数個のゲートドライバを有するゲートドライバＩＣ８２と、ＴＦＴ液晶パネル８１、ソースドライバＩＣ９１及びゲートドライバＩＣ８２に電力を供給する液晶駆動電源８４と、ゲートドライバＩＣ８２に垂直同期信号を送信するとともに、ソースドライバＩＣ９１及びゲートドライバＩＣ８２に水平同期信号を送信し、外部から表示データを受け取り、デジタル信号でソースドライバＩＣ９１に供給するコントローラ８３とを備えている。
【０００４】
ソースドライバＩＣ９１は、供給された表示データを時分割で内部にラッチし、その後、コントローラ８３からの水平同期信号に同期してデジタル／アナログ変換を行い、多数の出力端子から階調表示用のアナログ電圧をＴＦＴ液晶パネル８１に供給する。
【０００５】
図１６は、ソースドライバＩＣ９１のＴＣＰ９６への実装形態を示す説明図である。ＴＣＰ９６は、一般的なメッキ処理をされた銅薄、接着剤及びベースフィルムの三層構造からなっている。ＴＣＰ９６の両側辺近傍には、正方形状をしたスプロケットホール７３が所定の間隔を空けて形成されている。ＴＣＰ９６の中央には、長孔形状をしたデバイスホール８９が幅方向に沿って形成されている。ソースドライバＩＣ９１は、デバイスホール８９内に配置されている。
【０００６】
入力側インナリード８５、出力側インナリード８６、入力側アウタリード８７、出力側アウタリード８８ａ・８８ｂ及びテスト用パッド９７ａ・９７ｂ・９７ｃが、それぞれＴＣＰ９６上に形成されている。
【０００７】
ソースドライバＩＣ９１に設けられた入力端子群７０は、入力側インナリード８５と接続されている。ソースドライバＩＣ９１に設けられた出力端子群７１は、出力側インナリード８６と接続されている。
【０００８】
入力側アウタリード８７は、ＴＣＰ９６を穴抜きしたホール７２を通って、図示しないプリント配線基板と接続されている。
【０００９】
出力側アウタリード８８ａ・８８ｂは、ＴＦＴ液晶パネル８１（図１４）に接続される。奇数ラインの出力側アウタリード８８ａは、共通に接続されて奇数ラインテスト用パッド９７ａに接続されている。偶数ラインの出力側アウタリード８８ｂは、各アウタリード８８ｂ毎に設けられたテスト用パッド９７ｂにそれぞれ接続されている。
【００１０】
このように、奇数ラインの出力側アウタリード及びテスト用パッドを全て共通化し、ソースドライバＩＣ９１が、奇数ラインの出力を１出力ずつ時系列的に出力することにより、テスト用パッドを低減することができる。
【特許文献１】特開２０００−１３１３９３号公報（平成１２年５月１２日（2000.5.12）公開）
【特許文献２】特開平１１−３０５７３５号公報（平成１１年（1999）１１月５日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
昨今、液晶ドライバの出力数は、４００本を超え７００本以上の出力を持つものが出てきており、その出力端子間のピッチも３０μｍ以下に狭くなってきている。出力数が増えた分、チップサイズを単純に大きくすればよいものではない。液晶パネルへ実装するためのチップサイズの制約がある。チップサイズを大きくすると、なによりもチップコストが増大する。
【００１２】
このように、チップサイズは大きくすることができないので、出力端子間のピッチは狭くならざるをえない。このように、出力端子間のピッチが狭くなると、テスタのプローブを出力端子に精度よくプロービングすることが非常に困難になり、針当不良が発生することになる。また、狭ピッチになることにより、プロービングするプローブの針も細くなるので、強度が弱まり折れやすくなってしまう。
【００１３】
このような問題を解決するために、図１５及び図１６に示す従来の構成によって、テスト用パッドを低減しようとすると、奇数ラインの出力を１出力ずつ時系列的に出力するため、ＬＳＩテスタが奇数ラインの出力データを１本ずつ時系列的に処理する。そのためテスト時間が長くなるという問題が生じる。
【００１４】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、表示用ドライバの出力特性のテスト時間を長くすることなく、出力端子に接続するテスト用パッドの数を低減することができる表示用ドライバ、表示用ドライバの動作方法、プログラム及びコンピュータ読み取り可能な記録媒体を実現することにある。
【課題を解決するための手段】
【００１５】
本発明に係る表示用ドライバは、上記課題を解決するために、複数個の出力端子と、前記複数個の出力端子のうちの偶数番目の出力端子に接続されたセレクタ回路とを備え、前記セレクタ回路は、前記複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して前記偶数番目の出力端子にそれぞれ供給する第１動作モードと、前記複数個の出力信号のうちの他の半数を選択して前記偶数番目の出力端子にそれぞれ供給する第２動作モードとを有していることを特徴とする。
【００１６】
上記特徴によれば、第１動作モードでは、複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数が選択されて偶数番目の出力端子にそれぞれ供給され、第２動作モードでは、複数個の出力信号のうちの他の半数が選択されて偶数番目の出力端子にそれぞれ供給される。このため、セレクタ回路が第１動作モードと第２動作モードとを交互に実行することにより、偶数番目の出力端子に全ての信号を出力することができる。その結果、表示用ドライバの出力特性のテスト時間を長くすることなく、出力端子に接続するテスト用パッドの数を低減することができる。
【００１７】
本発明に係る表示用ドライバでは、前記表示用ドライバは、テープキャリアパッケージに実装可能であり、前記偶数番目の出力端子のそれぞれは、前記テープキャリアパッケージに形成されたテスト用パッドに接続可能であることが好ましい。
【００１８】
上記構成によれば、テープキャリアパッケージに形成するテスト用パッドの数を低減することができるので、テープキャリアパッケージのテスト用パッドの狭ピッチ化によるテスタのプローブの針当て不良、及びプローブの針の強度の弱まりといったプローブの信頼性の低下を防止することができる。
【００１９】
本発明に係る表示用ドライバでは、前記セレクタ回路は、前記偶数番目の出力端子にそれぞれ対応するセレクタ素子を有しており、各セレクタ素子は、前記複数個の出力信号のうちの２個から１個を選択して、対応する偶数番目の出力端子にそれぞれ供給することが好ましい。
【００２０】
上記構成によれば、簡単な構成により、複数個の出力信号のうちの半数を選択して前記偶数番目の出力端子にそれぞれ供給し、複数個の出力信号のうちの他の半数を選択して偶数番目の出力端子にそれぞれ供給することができる。
【００２１】
本発明に係る表示用ドライバでは、前記複数個の出力端子は、（６×Ｎ）個（Ｎは１以上の整数）の出力端子であり、前記セレクタ回路は、（６×（ｋ−１）＋１）番目（１≦ｋ≦Ｎ）の出力端子と、（６×（ｋ−１）＋４）番目の出力端子とに接続された第１セレクタ素子と、（６×（ｋ−１）＋２）番目の出力端子と、（６×（ｋ−１）＋５）番目の出力端子とに接続された第２セレクタ素子と、（６×（ｋ−１）＋３）番目の出力端子と、（６×（ｋ−１）＋６）番目の出力端子とに接続された第３セレクタ素子とを有することが好ましい。
【００２２】
上記構成によれば、通常動作時は第１動作モードを選択して、複数個の出力信号を、それぞれ対応する複数個の出力端子に出力し、出力特性のテスト時には第１動作モードと第２動作モードとを交互に選択して、第１動作モードで、偶数番目の出力端子に対応する出力信号を偶数番目の出力端子に出力し、第２動作モードで、奇数番目の出力端子に対応する出力信号を偶数番目の出力端子に出力することができる。
【００２３】
本発明に係る表示用ドライバでは、前記複数個の出力端子にそれぞれ対応して各出力信号をそれぞれ生成する複数個のドライバ回路をさらに備え、各ドライバ回路は、正極性の出力信号と負極性の出力信号とを生成して前記セレクタ回路に供給することが好ましい。
【００２４】
上記構成によれば、正極性出力と負極性出力との双方の出力特性をテストすることができる。
【００２５】
本発明に係る他の表示用ドライバは、上記課題を解決するために、複数個の出力端子と、前記複数個の出力端子のうちの奇数番目の出力端子に接続されたセレクタ回路とを備え、前記セレクタ回路は、前記複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して前記奇数番目の出力端子にそれぞれ供給する第１動作モードと、前記複数個の出力信号のうちの他の半数を選択して前記奇数番目の出力端子にそれぞれ供給する第２動作モードとを有していることを特徴とする。
【００２６】
上記特徴によれば、第１動作モードでは、複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数が選択されて奇数番目の出力端子にそれぞれ供給され、第２動作モードでは、複数個の出力信号のうちの他の半数が選択されて奇数番目の出力端子にそれぞれ供給される。このため、セレクタ回路が第１動作モードと第２動作モードとを交互に実行することにより、奇数番目の出力端子に全ての信号を出力することができる。その結果、表示用ドライバの出力特性のテスト時間を長くすることなく、出力端子に接続するテスト用パッドの数を低減することができる。
【００２７】
本発明に係る表示用ドライバの動作方法は、上記課題を解決するために、複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して、前記複数個の出力端子のうちの偶数番目の出力端子にそれぞれ供給する第１動作モードと、前記複数個の出力信号のうちの他の半数を選択して前記偶数番目の出力端子にそれぞれ供給する第２動作モードとを交互に実行することを特徴とする。
【００２８】
上記特徴によれば、第１動作モードでは、複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数が選択されて偶数番目の出力端子にそれぞれ供給され、第２動作モードでは、複数個の出力信号のうちの他の半数が選択されて偶数番目の出力端子にそれぞれ供給される。このため、セレクタ回路が第１動作モードと第２動作モードとを交互に実行することにより、偶数番目の出力端子に全ての出力信号することができる。その結果、表示用ドライバの出力特性のテスト時間を長くすることなく、出力端子に接続するテスト用パッドの数を低減することができる。
【００２９】
本発明に係るプログラムは、上記課題を解決するために、コンピュータに、表示用ドライバの複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して、前記複数個の出力端子のうちの偶数番目の出力端子にそれぞれ供給する第１動作モードの手順と、前記複数個の出力信号のうちの他の半数を選択して前記偶数番目の出力端子にそれぞれ供給する第２動作モードの手順とを交互に実行させることを特徴とする。
【００３０】
本発明に係るコンピュータ読み取り可能な記録媒体は、上記課題を解決するために、コンピュータに、表示用ドライバの複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して、前記複数個の出力端子のうちの偶数番目の出力端子にそれぞれ供給する第１動作モードの手順と、前記複数個の出力信号のうちの他の半数を選択して前記偶数番目の出力端子にそれぞれ供給する第２動作モードの手順とを交互に実行させるプログラムを記録したことを特徴とする。
【発明の効果】
【００３１】
本発明に係る表示用ドライバは、以上のように、前記複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して前記偶数番目の出力端子にそれぞれ供給する第１動作モードと、前記複数個の出力信号のうちの他の半数を選択して前記偶数番目の出力端子にそれぞれ供給する第２動作モードとを備えているので、表示用ドライバの出力特性のテスト時間を長くすることなく、出力端子に接続するテスト用パッドの数を低減することができるという効果を奏する。
【００３２】
本発明に係る他の表示用ドライバは、以上のように、前記複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して前記奇数番目の出力端子にそれぞれ供給する第１動作モードと、前記複数個の出力信号のうちの他の半数を選択して前記奇数番目の出力端子にそれぞれ供給する第２動作モードとを備えているので、表示用ドライバの出力特性のテスト時間を長くすることなく、出力端子に接続するテスト用パッドの数を低減することができるという効果を奏する。
【００３３】
本発明に係る表示用ドライバの動作方法は、以上のように、複数個の出力端子にそれぞれ対応する複数個の出力信号のうちの半数を選択して、前記複数個の出力端子のうちの偶数番目の出力端子にそれぞれ供給する第１動作モードと、前記複数個の出力信号のうちの他の半数を選択して前記偶数番目の出力端子にそれぞれ供給する第２動作モードとを交互に実行するので、表示用ドライバの出力特性のテスト時間を長くすることなく、出力端子に接続するテスト用パッドの数を低減することができる。
【発明を実施するための最良の形態】
【００３４】
本発明の一実施形態について図１ないし図１３に基づいて説明すると以下の通りである。図１は、本発明の実施形態を示すものであり、液晶表示装置１０の要部構成を示すブロック図である。液晶表示装置１０は、アクティブマトリックス方式の代表例であるＴＦＴ液晶表示装置であり、ＴＦＴ液晶パネル１１と、互いに並列に配置された複数個のソースドライバを有するソースドライバＩＣ１と、互いに並列に配置された複数個のゲートドライバを有するゲートドライバＩＣ１２と、ＴＦＴ液晶パネル１１、ソースドライバＩＣ１及びゲートドライバＩＣ１２に電力を供給する液晶駆動電源１４と、ゲートドライバＩＣ１２に垂直同期信号を送信するとともに、ソースドライバＩＣ１及びゲートドライバＩＣ１２に水平同期信号を送信し、外部から表示データを受け取り、デジタル信号でソースドライバＩＣ１に供給するコントローラ１３とを備えている。
【００３５】
ソースドライバＩＣ１は、コントローラ１３から供給された表示データを時分割で内部にラッチし、その後、コントローラ１３からの水平同期信号に同期してデジタル／アナログ変換を行い、互いに並列に配置された多数の出力端子から階調表示用のアナログ電圧をＴＦＴ液晶パネル１１に供給する。
【００３６】
図２は、ソースドライバＩＣ１のＴＣＰ６への実装形態を示す説明図である。ＴＣＰ６は、一般的なメッキ処理をされた銅薄、接着剤及びベースフィルムの三層構造からなっている。ＴＣＰ６の両側辺近傍には、正方形状をしたスプロケットホール２３が所定の間隔を空けて形成されている。ＴＣＰ６の中央には、長孔形状をしたデバイスホール１９がＴＣＰ６の幅方向に沿って形成されている。ソースドライバＩＣ１は、デバイスホール１９内に配置されている。
【００３７】
入力側インナリード１５、出力側インナリード１６、入力側アウタリード１７、出力側アウタリード１８及びテスト用パッド群７が、それぞれＴＣＰ６上に形成されている。
【００３８】
ソースドライバＩＣ１には、入力端子群２０が、一方の側面側に設けられている。入力端子群２０は、入力側インナリード１５と接続されている。
【００３９】
ソースドライバＩＣ１の他方の側面側には、出力端子群２１が設けられている。この出力端子群２１のうちの偶数個目の出力端子は、出力側インナリード１６とそれぞれ接続されている。偶数個目の出力端子に接続された出力側インナリード１６は、出力側アウタリード１８を介してテスト用パッド群７に接続されている。
【００４０】
入力側アウタリード１７は、ＴＣＰ６を穴抜きしたホール２２を通って、図示しないプリント配線基板と接続されている。出力側アウタリード１８は、ＴＦＴ液晶パネル１１（図１）に接続される。
【００４１】
図３は、ソースドライバＩＣ１に設けられたセレクタ回路３と出力端子Ｓ１〜Ｓ１２との構成を説明するための図である。通常液晶ドライバの出力は、数百本以上（Ｓ１〜Ｓｎ）の出力を持っているが、図３では１２個の出力端子による１２出力分を説明する。
【００４２】
通常、多出力の場合、奇数出力端子と偶数出力端子とを２段配列にする千鳥配列が使用されるが、この場合、どちらか一方が、チップエッジに近いほうに配列されることになる。例えば、偶数出力端子がチップエッジに近いほうに配列された場合は、偶数出力端子のみから出力をテスト用パッドに引き出し、奇数出力端子からの出力はソースドライバＩＣ内部のセレクタ回路により偶数出力端子を通してテスト用パッドに出力されるように構成すると、半数のテスト用パッドにより全出力をモニターすることができる。
【００４３】
ソースドライバＩＣ１に設けられた出力端子群２１は、千鳥配列状に配置された奇数番目の出力端子Ｓ１・Ｓ３・Ｓ５・Ｓ７・Ｓ９・Ｓ１１・…及び偶数番目の出力端子Ｓ２・Ｓ４・Ｓ６・Ｓ８・Ｓ１０・Ｓ１２・…によって構成されている。ＴＣＰ６に設けられたテスト用パッド群７は、テスト用パッドＴ１・Ｔ２・Ｔ３・Ｔ４・Ｔ５・Ｔ６・…によって構成されている。これらのテスト用パッドは、テスタ用プロービングに使用されるパッドである。各偶数番目の出力端子Ｓ２・Ｓ４・Ｓ６・Ｓ８・Ｓ１０・Ｓ１２・…は、それぞれテスト用パッドＴ１・Ｔ２・Ｔ３・Ｔ４・Ｔ５・Ｔ６・…に接続されている。
【００４４】
ソースドライバＩＣ１には、セレクタ回路３が設けられている。セレクタ回路３は、セレクタ素子４ａ・４ｂ・４ｃ・４ｄ・４ｅ・４ｆ・…を有している。セレクタ素子４ａの出力端子ＯＮＰはソースドライバＩＣ１の出力端子Ｓ１に接続されており、出力端子ＯＰＮは出力端子Ｓ４に接続されている。セレクタ素子４ｂの出力端子ＯＮＰはソースドライバＩＣ１の出力端子Ｓ２に接続されており、出力端子ＯＰＮは出力端子Ｓ５に接続されている。セレクタ素子４ｃの出力端子ＯＮＰはソースドライバＩＣ１の出力端子Ｓ３に接続されており、出力端子ＯＰＮは出力端子Ｓ６に接続されている。
【００４５】
セレクタ素子４ｄの出力端子ＯＮＰはソースドライバＩＣ１の出力端子Ｓ７に接続されており、出力端子ＯＰＮは出力端子Ｓ１０に接続されている。セレクタ素子４ｅの出力端子ＯＮＰはソースドライバＩＣ１の出力端子Ｓ８に接続されており、出力端子ＯＰＮは出力端子Ｓ１１に接続されている。セレクタ素子４ｆの出力端子ＯＮＰはソースドライバＩＣ１の出力端子Ｓ９に接続されており、出力端子ＯＰＮは出力端子Ｓ１２に接続されている。
【００４６】
このように、セレクタ回路３は、（６×（ｋ−１）＋１）番目（１≦ｋ≦Ｎ、Ｎは１以上の整数）の出力端子と、（６×（ｋ−１）＋４）番目の出力端子とに接続されたセレクタ素子４ａ・４ｄ…と、（６×（ｋ−１）＋２）番目の出力端子と、（６×（ｋ−１）＋５）番目の出力端子とに接続されたセレクタ素子４ｂ・４ｅ…と、（６×（ｋ−１）＋３）番目の出力端子と、（６×（ｋ−１）＋６）番目の出力端子とに接続されたセレクタ素子４ｃ・４ｆとを有する。
【００４７】
ソースドライバＩＣ１は、ソースドライバ５ａ・５ｂ・５ｃ・５ｄ・５ｆ…を有している。各ソースドライバ５ａ・５ｂ・５ｃ・５ｄ・５ｆ…は、それぞれセレクタ素子４ａ・４ｂ・４ｃ・４ｄ・４ｅ・４ｆの入力端子ＰＩＮ・ＭＩＮに表示データを供給する。
【００４８】
テスト用パッドＴ１〜Ｔ６は、テスト時にプロービング針を当てるテスト用端子である。ソースドライバＩＣ１は、テスト終了後、テスト用パッドＴ１〜Ｔ６を図３に示す破線に沿って切り離して使用される。
【００４９】
図４はセレクタ素子４ａ・４ｂ・４ｃの構成を示す回路図であり、図５はセレクタ素子４ａ・４ｂ・４ｃの真理値表を示す図である。セレクタ素子４ａ・４ｂ・４ｃの構成は同一であるので、セレクタ素子４ａの例を説明する。
【００５０】
セレクタ素子４ａは、入力端子ＰＩＮと出力端子ＯＮＰとの間に設けられたアナログスイッチ２４ａと、入力端子ＭＩＮと出力端子ＯＰＮとの間に設けられたアナログスイッチ２４ｂと、入力端子ＰＩＮと出力端子ＯＰＮとの間に設けられたアナログスイッチ２４ｃと、入力端子ＭＩＮと出力端子ＯＮＰとの間に設けられたアナログスイッチ２４ｄとを有している。
【００５１】
アナログスイッチ２４ａ・２４ｂ・２４ｃ・２４ｄは、トランスミッションゲート等によって構成されており、アナログスィッチを開閉する制御信号α・β・ｎα・ｎβが入力される。図５に示すように、制御信号ｎβは、制御信号αの反転信号である。制御信号ｎαは、制御信号βの反転信号である。
【００５２】
アナログスイッチ２４ａ・２４ｂには、それぞれ制御信号ｎα・βが入力される。アナログスイッチ２４ｃ・２４ｄには、それぞれ制御信号α・ｎβが入力される。
【００５３】
図５に示す態様３のように制御信号α・βが共に「０」であると、図４の実線の２本の矢印によって示すように、入力端子ＰＩＮに入力された表示データは出力端子ＯＰＮから出力され、入力端子ＭＩＮに入力された表示データは出力端子ＯＮＰから出力される。図５に示す態様２のように制御信号α・βが共に「１」であると、図４の破線の２本の矢印によって示すように、入力端子ＰＩＮに入力された表示データは出力端子ＯＮＰから出力され、入力端子ＭＩＮに入力された表示データは出力端子ＯＰＮから出力される。
【００５４】
制御信号αが「０」であり制御信号βが「１」であると、出力がショートするため、このような制御信号の状態は禁止される。制御信号αが「１」であり制御信号βが「０」であると、出力がハイインピーダンス状態（Ｈｉ−Ｚ）になる。
【００５５】
図６は、セレクタ素子４ｄ・４ｅ・４ｆの構成を示す回路図である。図７は、セレクタ素子４ｄ・４ｅ・４ｆの真理値表を示す図である。図８は、セレクタ素子４ａ・４ｂ・４ｃ及びセレクタ素子４ｄ・４ｅ・４ｆの構成を模式的に示す図である。図４で前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
【００５６】
アナログスイッチ２４ａ・２４ｂには、それぞれ制御信号α・ｎβが入力される。アナログスイッチ２４ｃ・２４ｄには、それぞれ制御信号ｎα・βが入力される。従って、図４及び図５を参照して前述したセレクタ素子４ａ・４ｂ・４ｃとは逆に、制御信号α・βが共に「１」であると、実線の２本の矢印によって示すように、入力端子ＰＩＮに入力された表示データは出力端子ＯＰＮから出力され、入力端子ＭＩＮに入力された表示データは出力端子ＯＮＰから出力される。制御信号α・βが共に「０」であると、破線の２本の矢印によって示すように、入力端子ＰＩＮに入力された表示データは出力端子ＯＮＰから出力され、入力端子ＭＩＮに入力された表示データは出力端子ＯＰＮから出力される。
【００５７】
図９は、ソースドライバ５ａ・５ｂ・５ｃ・５ｄ・５ｅ・５ｆの構成を示す回路図である。ソースドライバ５ａ・５ｂ・５ｃ・５ｄ・５ｅ・５ｆの構成は同一であるので、ソースドライバ５ａを説明する。
【００５８】
ソースドライバ５ａは、ラッチ回路３０ａ・３０ｂを有している。ラッチ回路３０ａは、奇数番目の出力端子の表示データを記憶してスイッチ２９ａ・２９ｂに供給する。ラッチ回路３０ｂは、偶数番目の出力端子の表示データを記憶してスイッチ２９ａ・２９ｂに供給する。スイッチ２９ａは、切替信号３１に応じて、Ｄ／Ａ変換回路２８ａをラッチ回路３０ａ・３０ｂの何れかに接続する。スイッチ２９ｂは、切替信号３１に応じて、Ｄ／Ａ変換回路２８ｂをラッチ回路３０ａ・３０ｂの何れかに接続する。
【００５９】
Ｄ／Ａ変換回路２８ａは、ラッチ回路３０ａまたはラッチ回路３０ｂに記憶された表示データに基づいて正極性の液晶駆動電圧を生成して、ＮチャネルＭＯＳ入力のオペアンプ２７ａに供給する。Ｄ／Ａ変換回路２８ｂは、ラッチ回路３０ａまたはラッチ回路３０ｂに記憶された表示データに基づいて負極性の液晶駆動電圧を生成して、ＰチャネルＭＯＳ入力のオペアンプ２７ｂに供給する。
【００６０】
オペアンプ２７ａは、切替信号３２に基づいて正極性の液晶駆動電圧を増幅し、スイッチ２６ａ・２６ｂに供給する。オペアンプ２７ｂは、切替信号３２に基づいて負極性の液晶駆動電圧を増幅し、スイッチ２６ａ・２６ｂに供給する。
【００６１】
スイッチ２６ａは、切替信号３１に応じて、出力端子２５ａをオペアンプ２７ａ・２７ｂの何れかに接続する。スイッチ２６ｂは、切替信号３１に応じて、出力端子２５ａをオペアンプ２７ａ・２７ｂの何れかに接続する。
【００６２】
図１０は、ソースドライバＩＣ１の第１動作モードにおいて各出力端子Ｓ１・Ｓ２・Ｓ３・Ｓ４・Ｓ５・Ｓ６・Ｓ７・Ｓ８・Ｓ９・Ｓ１０・Ｓ１１・Ｓ１２に出力される信号を示す図である。図１１は、第１動作モードにおいてセレクタ素子４ａ・４ｂ・４ｃ・４ｄ・４ｅ・４ｆに入力される制御信号α・ｎα・β・ｎβのタイミングチャートである。
【００６３】
制御信号αは、時刻ｔ１においてローからハイに立ち上がり、時刻ｔ４においてハイからローに立下り、時刻ｔ５において再びローからハイに立ち上がる。制御信号ｎαは、時刻ｔ１よりも後の時刻ｔ２においてハイからローに立下り、時刻ｔ４よりも前の時刻ｔ３においてローからハイに立ち上がり、時刻ｔ５よりも後の時刻ｔ６においてハイからローに立ち下がる。制御信号βは、時刻ｔ２においてローからハイに立ち上がり、時刻ｔ３においてハイからローに立下り、時刻ｔ６において再びローからハイに立ち上がる。制御信号ｎβは、時刻ｔ１においてハイからローに立下り、時刻ｔ４においてローからハイに立ち上がり、時刻ｔ５において再びハイからローに立ち下がる。
【００６４】
このようにして、第１動作モードでは、時刻ｔ１から時刻ｔ３までの水平走査期間３４の後に、時刻ｔ３から時刻ｔ５までの水平走査期間３５が続き、水平走査期間３４と水平走査期間３５とが交互に繰り返される。
【００６５】
水平走査期間３４では、セレクタ素子４ａ・４ｂ・４ｃの入力端子ＰＩＮに入力された信号は出力端子ＯＮＰから出力され、入力端子ＮＩＮに入力された信号は出力端子ＯＰＮから出力される。そして、セレクタ素子４ｄ・４ｅ・４ｆの入力端子ＰＩＮに入力された信号は出力端子ＯＰＮから出力され、入力端子ＮＩＮに入力された信号は出力端子ＯＮＰから出力される。
【００６６】
水平走査期間３５では、セレクタ素子４ａ・４ｂ・４ｃの入力端子ＰＩＮに入力された信号は出力端子ＯＰＮから出力され、入力端子ＮＩＮに入力された信号は出力端子ＯＮＰから出力される。そして、セレクタ素子４ｄ・４ｅ・４ｆの入力端子ＰＩＮに入力された信号は出力端子ＯＮＰから出力され、入力端子ＮＩＮに入力された信号は出力端子ＯＰＮから出力される。
【００６７】
水平走査期間３４において、ソースドライバ５ａは、信号Ｘ１（Ｐ）をセレクタ素子４ａの入力端子ＰＩＮに供給し、信号Ｘ２（Ｎ）をセレクタ素子４ａの入力端子ＮＩＮに供給する。セレクタ素子４ａの入力端子ＰＩＮに供給された信号Ｘ１（Ｐ）は、セレクタ素子４ａの出力端子ＯＮＰから出力端子Ｓ１に供給される。セレクタ素子４ａの入力端子ＮＩＮに供給された信号Ｘ２（Ｎ）は、セレクタ素子４ａの出力端子ＯＰＮから出力端子Ｓ４を通ってテスト用パッドＴ１に供給される。
【００６８】
ソースドライバ５ｂは、信号Ｙ１（Ｎ）をセレクタ素子４ｂの入力端子ＰＩＮに供給し、信号Ｙ２（Ｐ）をセレクタ素子４ｂの入力端子ＮＩＮに供給する。セレクタ素子４ｂの入力端子ＰＩＮに供給された信号Ｙ１（Ｎ）は、セレクタ素子４ｂの出力端子ＯＮＰから出力端子Ｓ２を通ってテスト用パッドＴ１に供給される。セレクタ素子４ｂの入力端子ＮＩＮに供給された信号Ｙ２（Ｐ）は、セレクタ素子４ｂの出力端子ＯＰＮから出力端子Ｓ５に供給される。
【００６９】
ソースドライバ５ｃは、信号Ｚ１（Ｐ）をセレクタ素子４ｃの入力端子ＰＩＮに供給し、信号Ｚ２（Ｎ）をセレクタ素子４ｃの入力端子ＮＩＮに供給する。セレクタ素子４ｃの入力端子ＰＩＮに供給された信号Ｚ１（Ｐ）は、セレクタ素子４ｃの出力端子ＯＮＰから出力端子Ｓ３に供給される。セレクタ素子４ｃの入力端子ＮＩＮに供給された信号Ｚ２（Ｎ）は、セレクタ素子４ｃの出力端子ＯＰＮから出力端子Ｓ６を通ってテスト用パッドＴ３に供給される。
【００７０】
ここで、信号Ｘ１は、出力端子Ｓ１から出力されるＲ（赤）信号を表している。信号Ｙ１は、出力端子Ｓ２から出力されるＧ（緑）信号を表している。信号Ｚ１は、端子Ｓ３から出力されるＢ（青）信号を表している。そして、信号Ｘ１（Ｐ）は信号Ｘ１の正極性信号を表しており、信号Ｘ１（Ｎ）は信号Ｘ１の負極性信号を表している。
【００７１】
次に、水平走査期間３５においては、ソースドライバ５ａは、信号Ｘ２（Ｐ）をセレクタ素子４ａの入力端子ＰＩＮに供給し、信号Ｘ１（Ｎ）をセレクタ素子４ａの入力端子ＮＩＮに供給する。セレクタ素子４ａの入力端子ＰＩＮに供給された信号Ｘ２（Ｐ）は、セレクタ素子４ａの出力端子ＯＰＮから出力端子Ｓ４を通ってテスト用パッドＴ２に供給される。セレクタ素子４ａの入力端子ＮＩＮに供給された信号Ｘ１（Ｎ）は、セレクタ素子４ａの出力端子ＯＮＰから出力端子Ｓ１に供給される。
【００７２】
ソースドライバ５ｂは、信号Ｙ２（Ｎ）をセレクタ素子４ｂの入力端子ＰＩＮに供給し、信号Ｙ１（Ｐ）をセレクタ素子４ｂの入力端子ＮＩＮに供給する。セレクタ素子４ｂの入力端子ＰＩＮに供給された信号Ｙ２（Ｎ）は、セレクタ素子４ｂの出力端子ＯＰＮから出力端子Ｓ５に供給される。セレクタ素子４ｂの入力端子ＮＩＮに供給された信号Ｙ１（Ｐ）は、セレクタ素子４ｂの出力端子ＯＮＰから出力端子Ｓ２を通ってテスト用パッドＴ１に供給される。
【００７３】
ソースドライバ５ｃは、信号Ｚ２（Ｐ）をセレクタ素子４ｃの入力端子ＰＩＮに供給し、信号Ｚ１（Ｎ）をセレクタ素子４ｃの入力端子ＮＩＮに供給する。セレクタ素子４ｃの入力端子ＰＩＮに供給された信号Ｚ２（Ｐ）は、セレクタ素子４ｃの出力端子ＯＰＮから出力端子Ｓ６を通ってテスト用パッドＴ３に供給される。セレクタ素子４ｃの入力端子ＮＩＮに供給された信号Ｚ１（Ｎ）は、セレクタ素子４ｃの出力端子ＯＮＰから出力端子Ｓ３に供給される。
【００７４】
このように、第１動作モードにおいては、信号Ｘ１(Ｎ)・Ｘ１(Ｐ)は、ＮＣ（テスト用パッドに接続されていない出力端子Ｓ１）から出力され、信号Ｘ２(Ｎ)・Ｘ２(Ｐ)は、出力端子Ｓ４に接続されたテスト用パッドＴ２から出力されるように、セレクタ回路３が動作する。
【００７５】
第１動作モードしかない場合、ＴＣＰ６に実装されたＬＳＩ（ソースドライバＩＣ１）は、信号Ｘ１(Ｎ)・Ｘ１(Ｐ)をモニターすることができないことになる。
【００７６】
図１２は、ソースドライバＩＣ１の第２動作モードにおいて各出力端子Ｓ１〜Ｓ１２に出力される信号を示す図である。図１３は、第２動作モードにおいてセレクタ素子４ａ〜４ｆに入力される制御信号α・ｎα・β・ｎβのタイミングチャートである。
【００７７】
制御信号ｎαは、時刻ｔ１においてローからハイに立ち上がり、時刻ｔ４においてハイからローに立下り、時刻ｔ５において再びローからハイに立ち上がる。制御信号αは、時刻ｔ１よりも後の時刻ｔ２においてハイからローに立下り、時刻ｔ４よりも前の時刻ｔ３においてローからハイに立ち上がり、時刻ｔ５よりも後の時刻ｔ６においてハイからローに立ち下がる。制御信号ｎβは、時刻ｔ２においてローからハイに立ち上がり、時刻ｔ３においてハイからローに立下り、時刻ｔ６において再びローからハイに立ち上がる。制御信号βは、時刻ｔ１においてハイからローに立下り、時刻ｔ４においてローからハイに立ち上がり、時刻ｔ５において再びハイからローに立ち下がる。
【００７８】
このようにして、第２動作モードにおいても、第１動作モードと同様に、時刻ｔ１から時刻ｔ３までの水平走査期間３４の後に、時刻ｔ３から時刻ｔ５までの水平走査期間３５が続き、水平走査期間３４と水平走査期間３５とが交互に繰り返される。
【００７９】
水平走査期間３４では、セレクタ素子４ａ・４ｂ・４ｃの入力端子ＰＩＮに入力された信号は出力端子ＯＰＮから出力され、入力端子ＮＩＮに入力された信号は出力端子ＯＮＰから出力される。そして、セレクタ素子４ｄ・４ｅ・４ｆの入力端子ＰＩＮに入力された信号は出力端子ＯＮＰから出力され、入力端子ＮＩＮに入力された信号は出力端子ＯＰＮから出力される。
【００８０】
水平走査期間３５では、セレクタ素子４ａ・４ｂ・４ｃの入力端子ＰＩＮに入力された信号は出力端子ＯＮＰから出力され、入力端子ＮＩＮに入力された信号は出力端子ＯＰＮから出力される。そして、セレクタ素子４ｄ・４ｅ・４ｆの入力端子ＰＩＮに入力された信号は出力端子ＯＰＮから出力され、入力端子ＮＩＮに入力された信号は出力端子ＯＮＰから出力される。
【００８１】
水平走査期間３４において、ソースドライバ５ａは、第１動作モードと同様に、信号Ｘ１（Ｐ）をセレクタ素子４ａの入力端子ＰＩＮに供給し、信号Ｘ２（Ｎ）をセレクタ素子４ａの入力端子ＮＩＮに供給する。第２動作モードでは、セレクタ素子４ａの入力端子ＰＩＮに供給された信号Ｘ１（Ｐ）は、セレクタ素子４ａの出力端子ＯＰＮから出力端子Ｓ４を通ってテスト用パッドＴ２に供給される。セレクタ素子４ａの入力端子ＮＩＮに供給された信号Ｘ２（Ｎ）は、セレクタ素子４ａの出力端子ＯＮＰから出力端子Ｓ１に供給される。
【００８２】
ソースドライバ５ｂは、信号Ｙ１（Ｎ）をセレクタ素子４ｂの入力端子ＰＩＮに供給し、信号Ｙ２（Ｐ）をセレクタ素子４ｂの入力端子ＮＩＮに供給する。セレクタ素子４ｂの入力端子ＰＩＮに供給された信号Ｙ１（Ｎ）は、セレクタ素子４ｂの出力端子ＯＰＮから出力端子Ｓ５に供給される。セレクタ素子４ｂの入力端子ＮＩＮに供給された信号Ｙ２（Ｐ）は、セレクタ素子４ｂの出力端子ＯＮＰから出力端子Ｓ２を通ってテスト用パッドＴ１に供給される。
【００８３】
ソースドライバ５ｃは、信号Ｚ１（Ｐ）をセレクタ素子４ｃの入力端子ＰＩＮに供給し、信号Ｚ２（Ｎ）をセレクタ素子４ｃの入力端子ＮＩＮに供給する。セレクタ素子４ｃの入力端子ＰＩＮに供給された信号Ｚ１（Ｐ）は、セレクタ素子４ｃの出力端子ＯＰＮから出力端子Ｓ６を通ってテスト用パッドＴ３に供給される。セレクタ素子４ｃの入力端子ＮＩＮに供給された信号Ｚ２（Ｎ）は、セレクタ素子４ｃの出力端子ＯＮＰから出力端子Ｓ３に供給される。
【００８４】
次に、水平走査期間３５においては、ソースドライバ５ａは、信号Ｘ２（Ｐ）をセレクタ素子４ａの入力端子ＰＩＮに供給し、信号Ｘ１（Ｎ）をセレクタ素子４ａの入力端子ＮＩＮに供給する。セレクタ素子４ａの入力端子ＰＩＮに供給された信号Ｘ２（Ｐ）は、セレクタ素子４ａの出力端子ＯＮＰから出力端子Ｓ１に供給される。セレクタ素子４ａの入力端子ＮＩＮに供給された信号Ｘ１（Ｎ）は、セレクタ素子４ａの出力端子ＯＰＮから出力端子Ｓ４を通ってテスト用パッドＴ２に供給される。
【００８５】
ソースドライバ５ｂは、信号Ｙ２（Ｎ）をセレクタ素子４ｂの入力端子ＰＩＮに供給し、信号Ｙ１（Ｐ）をセレクタ素子４ｂの入力端子ＮＩＮに供給する。セレクタ素子４ｂの入力端子ＰＩＮに供給された信号Ｙ２（Ｎ）は、セレクタ素子４ｂの出力端子ＯＮＰから出力端子Ｓ２を通ってテスト用パッドＴ１に供給される。セレクタ素子４ｂの入力端子ＮＩＮに供給された信号Ｙ１（Ｐ）は、セレクタ素子４ｂの出力端子ＯＰＮから出力端子Ｓ５に供給される。
【００８６】
ソースドライバ５ｃは、信号Ｚ２（Ｐ）をセレクタ素子４ｃの入力端子ＰＩＮに供給し、信号Ｚ１（Ｎ）をセレクタ素子４ｃの入力端子ＮＩＮに供給する。セレクタ素子４ｃの入力端子ＰＩＮに供給された信号Ｚ２（Ｐ）は、セレクタ素子４ｃの出力端子ＯＮＰから出力端子Ｓ３に供給される。セレクタ素子４ｃの入力端子ＮＩＮに供給された信号Ｚ１（Ｎ）は、セレクタ素子４ｃの出力端子ＯＰＮから出力端子Ｓ６を通ってテスト用パッドＴ３に供給される。
【００８７】
このように、第２動作モードでは、第１動作モードにおいて出力端子Ｓ１に出力されてテスト用パッドには出力されず、モニターすることができなかった信号Ｘ１(Ｎ)・Ｘ１(Ｐ)が、出力端子Ｓ４を通ってテスト用パッドＴ２に出力されるので、信号Ｘ１(Ｎ)・Ｘ１(Ｐ)をモニターすることができる。
【００８８】
図１４は、第１動作モード及び第２動作モードにおいて各出力端子Ｓ１〜Ｓ１２に出力される信号を示す図である。セレクタ回路３は、水平走査期間３４において第１動作モードで動作し、水平走査期間３５において第２動作モードで動作して、次の水平走査期間３４において再び第１動作モードで動作する。
【００８９】
このため、セレクタ回路３が第１動作モードで動作する水平走査期間３４においては、テスト用パッドＴ１に信号Ｙ１（Ｎ）が出力され、テスト用パッドＴ２に信号Ｘ２（Ｎ）が出力され、テスト用パッドＴ３に信号Ｚ２（Ｎ）が出力される。そして、テスト用パッドＴ４には信号Ｙ３（Ｎ）が出力され、テスト用パッドＴ５には信号Ｘ４（Ｎ）が出力され、テスト用パッドＴ６には信号Ｚ４（Ｎ）が出力される。
【００９０】
第２動作モードでセレクタ回路３が動作する水平走査期間３５においては、テスト用パッドＴ１に信号Ｙ２（Ｎ）が出力され、テスト用パッドＴ２に信号Ｘ１（Ｎ）が出力され、テスト用パッドＴ３に信号Ｚ１（Ｎ）が出力される。そして、テスト用パッドＴ４には信号Ｙ４（Ｎ）が出力され、テスト用パッドＴ５には信号Ｘ３（Ｎ）が出力され、テスト用パッドＴ６には信号Ｚ３（Ｎ）が出力される。
【００９１】
従って、テスト用パッドには、全ての信号Ｘ１（Ｎ）・Ｙ１（Ｎ）・Ｚ１（Ｎ）・Ｘ２（Ｎ）・Ｙ２（Ｎ）・Ｚ２（Ｎ）・Ｘ３（Ｎ）・Ｙ３（Ｎ）・Ｚ３（Ｎ）・Ｘ４（Ｎ）・Ｙ４（Ｎ）・Ｚ４（Ｎ）が出力されるので、全出力をモニターすることができる。
【００９２】
通常、液晶ドライバは、第１動作モードで動作するとすれば、第２動作モードをテストモードとして組み込み、第１動作モードと第２動作モードとの両方を交互に使用することにより、テスト用パッドに接続されている端子を通して、液晶ドライバの全出力Ｓ１からＳｎまでの出力を半数のテスト用パッドによってモニターすることが可能となる。
【００９３】
このように、第１動作モードと第２動作モードとを交互に繰り返すことにより、テスト用パッドにソースドライバＩＣからの出力を半数ずつ引き出すので、ソースドライバＩＣの全出力の特性を、全出力の半数のテスト用パッドによって測定することができる。
【００９４】
以上のように本実施の形態によれば、液晶ドライバの全出力端子の数に対応するテスト用パッドを使用しなくても、セレクタ回路の構成及び組み合わせにより、より少ない数のテスト用パッドにより短時間で液晶ドライバの全出力をモニターすることが可能となる。このため、狭ピッチの液晶ドライバにおいても、出力パッドを間引くことにより、プロービングのピッチが広がりテスタのプロビーングも容易に実施することが可能となる。
【００９５】
なお、出力端子Ｓ１〜Ｓ１２は、ソースドライバＩＣ１上に設けられたパッドによって構成してもよい。
【００９６】
本実施の形態では、偶数番目の出力端子にテスト用パッドを接続する例を示したが、本発明はこれに限定されない。テスト用パッドは奇数番目の出力端子に接続してもよい。
【００９７】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【００９８】
なお、上記実施形態の表示用ドライバの各部や各処理ステップは、ＣＰＵなどの演算手段が、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やＲＡＭなどの記憶手段に記憶されたプログラムを実行し、インターフェース回路などの通信手段を制御することにより実現することができる。したがって、これらの手段を有するコンピュータが、上記プログラムを記録した記録媒体を読み取り、当該プログラムを実行するだけで、本実施形態の表示用ドライバの各種機能および各種処理を実現することができる。また、上記プログラムをリムーバブルな記録媒体に記録することにより、任意のコンピュータ上で上記の各種機能および各種処理を実現することができる。
【００９９】
この記録媒体としては、マイクロコンピュータで処理を行うために図示しないメモリ、例えばＲＯＭのようなものがプログラムメディアであっても良いし、また、図示していないが外部記憶装置としてプログラム読取り装置が設けられ、そこに記録媒体を挿入することにより読取り可能なプログラムメディアであっても良い。
【０１００】
また、何れの場合でも、格納されているプログラムは、マイクロプロセッサがアクセスして実行される構成であることが好ましい。さらに、プログラムを読み出し、読み出されたプログラムは、マイクロコンピュータのプログラム記憶エリアにダウンロードされて、そのプログラムが実行される方式であることが好ましい。なお、このダウンロード用のプログラムは予め本体装置に格納されているものとする。
【０１０１】
また、上記プログラムメディアとしては、本体と分離可能に構成される記録媒体であり、磁気テープやカセットテープ等のテープ系、フレキシブルディスクやハードディスク等の磁気ディスクやＣＤ／ＭＯ／ＭＤ／ＤＶＤ等のディスクのディスク系、ＩＣカード（メモリカードを含む）等のカード系、あるいはマスクＲＯＭ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュＲＯＭ等による半導体メモリを含めた固定的にプログラムを担持する記録媒体等がある。
【０１０２】
また、インターネットを含む通信ネットワークを接続可能なシステム構成であれば、通信ネットワークからプログラムをダウンロードするように流動的にプログラムを担持する記録媒体であることが好ましい。
【０１０３】
さらに、このように通信ネットワークからプログラムをダウンロードする場合には、そのダウンロード用のプログラムは予め本体装置に格納しておくか、あるいは別な記録媒体からインストールされるものであることが好ましい。
【産業上の利用可能性】
【０１０４】
本発明は、複数個の出力端子を有する表示用ドライバに適用することができ、特に、出力端子間のピッチが狭い表示用ドライバに好適である。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施形態を示すものであり、液晶表示装置の要部構成を示すブロック図である。
【図２】上記液晶表示装置に設けられたソースドライバＩＣのＴＣＰへの実装形態を示す説明図である。
【図３】上記ソースドライバＩＣに設けられたセレクタ回路と出力端子との構成を説明するための図である。
【図４】上記セレクタ回路に設けられたセレクタ素子の構成を示す回路図である。
【図５】上記のセレクタ素子の真理値表を示す図である。
【図６】上記セレクタ回路に設けられた他のセレクタ素子の構成を示す回路図である。
【図７】上記の他のセレクタ素子の真理値表を示す図である。
【図８】上記セレクタ素子及び他のセレクタ素子の構成を模式的に示す図である。
【図９】上記ソースドライバＩＣに設けられたソースドライバの構成を示す回路図である。
【図１０】上記ソースドライバＩＣの第１動作モードにおいて各出力端子に出力される信号を示す図である。
【図１１】上記第１動作モードにおいてセレクタ素子に入力される制御信号のタイミングチャートである。
【図１２】上記ソースドライバＩＣの第２動作モードにおいて各出力端子に出力される信号を示す図である。
【図１３】上記第２動作モードにおいてセレクタ素子に入力される制御信号のタイミングチャートである。
【図１４】上記第１動作モード及び上記第２動作モードにおいて各出力端子に出力される信号を示す図である。
【図１５】従来技術を示すものであり、液晶表示装置の要部構成を示すブロック図である。
【図１６】上記液晶表示装置に設けられたソースドライバＩＣのＴＣＰへの実装形態を示す説明図である。
【符号の説明】
【０１０６】
１    ソースドライバＩＣ（表示用ドライバ）
３    セレクタ回路
４ａ〜４ｆ  セレクタ素子
５ａ〜５ｆ  ソースドライバ（ドライバ回路）
６    テープキャリアパッケージ
７    テスト用パッド群
２０  入力端子群
２１  出力端子群
Ｓ１〜Ｓ１２  出力端子
Ｔ１〜Ｔ６  テスト用パッド
【図１】
2007240459.tif 000003
【図２】
2007240459.tif 000004
【図３】
2007240459.tif 000005
【図４】
2007240459.tif 000006
【図５】
2007240459.tif 000007
【図６】
2007240459.tif 000008
【図７】
2007240459.tif 000009
【図８】
2007240459.tif 000010
【図９】
2007240459.tif 000011
【図１０】
2007240459.tif 000012
【図１１】
2007240459.tif 000013
【図１２】
2007240459.tif 000014
【図１３】
2007240459.tif 000015
【図１４】
2007240459.tif 000016
【図１５】
2007240459.tif 000017
【図１６】
2007240459.tif 000018