(57)【要約】【課題】複数のデザインの合併デザインを表す集積回路に対する複数のデザインを合併する方法を提供する。【解決手段】本発明は、第１の当事者が第１の集積回路のための第１のデザインを第２の集積回路のための第２のデザインを有する第２の当事者に提供し、それによって第１のデザインが第２のデザイン内に組み込まれることになる方法である。本方法は、第１の当事者の第１のデザインの知的所有権と第２の当事者の第２のデザインの知的所有権とを他の当事者から保護し、同時に第１のデザインと第２のデザインの統合を行うことができることを保証する機構を提供する。【選択図】図１
2007335864.tif 000002
【特許請求の範囲】
【請求項１】
集積回路の合併デザインの製作を容易にするために、第１のソースからの集積回路のデザインを第２のソースと合併する方法であって、
第１のソースからの第１の集積回路の物理的レイアウトと電気特性との周辺インタフェース情報を第２のソースに提供する段階と、
前記第２のソースからの第２の集積回路の物理的レイアウトと電気特性との周辺インタフェース情報を前記第１のソースに提供する段階と、
前記第１のソースからの前記周辺インタフェース情報を前記第２のソースに突き合わせて、前記第１の集積回路を第２の集積回路と合併する適合性を確認する段階と、
適合性を確認した時に、前記第１の集積回路のデザインの前記第２の集積回路との前記合併を表すデザインを有する集積回路のための１つ又はそれよりも多くのマスクを作成する段階と、
を含むことを特徴とする方法。
【請求項２】
前記第１のソースからの前記第１の集積回路の前記周辺インタフェース情報の前記物理的レイアウトの部分は、多角形形状の第１のリング内にあることを特徴とする請求項１に記載の方法。
【請求項３】
前記第２のソースからの前記第２の集積回路の前記周辺インタフェース情報の前記物理的レイアウトの部分は、前記第１のリングに外接する実質的に類似の多角形形状の第２のリング内にあることを特徴とする請求項２に記載の方法。
【請求項４】
前記多角形は、実質的に矩形形状であることを特徴とする請求項３に記載の方法。
【請求項５】
前記周辺インタフェース情報は、それから作られる前記マスクの極性を示す印しを更に含むことを特徴とする請求項１に記載の方法。
【請求項６】
前記１つ又はそれよりも多くのマスクから１つ又はそれよりも多くの集積回路ダイを製作する段階、
を更に含むことを特徴とする請求項５に記載の方法。
【請求項７】
製作された１つ又はそれよりも多くの集積回路ダイをパッケージ化された集積回路装置に組み立てる段階、
を更に含むことを特徴とする請求項６に記載の方法。
【請求項８】
集積回路の合併デザインの製作を容易にするために、第１のソースからの第１のデザインからの集積回路のためのデザインを第２のソースからの第２のデザインと合併する方法であって、
第１のソースからの第１のデザインの物理的レイアウトと電気特性との周辺インタフェース情報を第２のソースに提供する段階と、
第２のソースからの第２のデザインの物理的レイアウトと電気特性との周辺インタフェース情報を前記第１のソースによって受け取る段階と、
前記第１のソースによって該第１のソースからの前記周辺インタフェース情報を前記第２のソースと突き合わせて、前記第１のデザインを前記第２のデザインと合併する適合性を確認する段階と、
適合性を確認した時に、１つ又はそれよりも多くのマスクを作成するように前記第１のソースによってマスク製造業者に通知する段階と、
を含むことを特徴とする方法。
【請求項９】
前記第１のソースからの前記第１のデザインの前記周辺インタフェース情報の前記物理的レイアウトの部分は、実質的に多角形形状の第１のリング内にあることを特徴とする請求項８に記載の方法。
【請求項１０】
前記第２のソースからの前記第２のデザインの前記周辺インタフェース情報の前記物理的レイアウトの部分は、前記第１のリングに外接する実質的に類似の多角形形状の第２のリング内にあることを特徴とする請求項９に記載の方法。
【請求項１１】
前記多角形は、実質的に矩形形状であることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記周辺インタフェース情報は、それから作られる前記マスクの極性を示す印しを更に含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
前記１つ又はそれよりも多くのマスクから１つ又はそれよりも多くの集積回路ダイを製作する段階、
を更に含むことを特徴とする請求項１２に記載の方法。
【請求項１４】
製作された１つ又はそれよりも多くの集積回路ダイをパッケージ化された集積回路装置に組み立てる段階、
を更に含むことを特徴とする請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のデザインが複数のソースからのものであり、かつ各ソースからのデザインの知的所有権が保護される、複数のデザインの合併デザインを表す集積回路のための複数のデザインを合併する方法に関する。
【背景技術】
【０００２】
集積回路デザインと製作は、当業技術で公知である。集積回路の設計においては、通常、設計者は、ソフトウエアで集積回路のデザインを作成する。そのデザインは、ソフトウエアの形で、最終的に形成される集積回路に対する電気的及び処理（マスク層）インタフェース要件を考慮に入れている。更に、デザインが確定された状態で、デザインは、集積回路の製作に使用されると考えられる１つ又はそれよりも多くのマスクを作っているマスク製造業者に転送することができる。
【０００３】
集積回路のデザインがより複雑になると、多くの場合に、集積回路の設計者が集積回路の一部分だけを設計し、他のソースから設計の他の部分の権利を「購入する」か又は他の方法で取得する方が容易であり、かつ高価にならない。理屈は、「なぜ車輪を再発明するのか」というのと似ている。従って、新しい集積回路の設計者は、専有かつ新規である第１の部分だけを設計し、同時に既に業界で広く使用されている第２の部分に対する権利を使用許可するか又はそれを取得することを選択することができる。第２の部分の設計者にとって、問題は、公衆にその後「漏れる」恐れなく報酬を得るためにそのデザインを「使用許可する」か又は他の方法で移譲することができるように、その第２の部分の知的所有権を保護する方法というものになる。第２の部分のデザインは、最終的に製品に組み込むことができ、かつ理論的な観点では、その第２の部分を「逆設計する」ことが可能であるが、その第２の部分の逆設計の経済上の問題は、それが製品の形になった状態では、逆設計というタスクの可能性を遥かに低いものにする。第２の部分にある知的所有権が失われるか又は他の方法で盗まれる危険性は、デザインがまだソフトウエアの形の時の方が大きい。
【０００４】
この問題は、集積回路の第１の部分の設計に関しては、設計者がその第１の部分が開示されるのを望まない（集積回路ダイの製作に必要なマスクを作るのに必要な時を除く）という点で、言うまでもなく逆である。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来技術においては、マスクのレイアウトを作成し、次に、それとのインタフェースを取るために一方の当事者によって別の当事者に送出される時にマスクの一部分をブロックすることが公知であった。
【課題を解決するための手段】
【０００６】
従って、本発明では、第１のソースからの集積回路のデザインを第２のソースと合併し、集積回路の合併デザインの製作を容易にする方法を開示する。第１の集積回路の物理的レイアウトと電気特性の周辺インタフェース情報が、第１のソースから第２のソースに提供される。第２の集積回路の物理的レイアウトと電気特性の周辺インタフェース情報は、第２のソースから第１のソースに提供される。第１の集積回路を第２の集積回路に合併する適合性を確認するために、第１のソースからの周辺インタフェース情報は、第２のソースからの周辺インタフェース情報と突き合わされる。適合性が確認されると、第１の集積回路のデザインの第２の集積回路との合併を表すデザインを有する、埋め込み集積回路としても公知の集積回路に対する１つ又はそれよりも多くのマスクが製造される。
【発明を実施するための最良の形態】
【０００７】
図１及び図２を参照すると、それぞれ、不揮発性メモリセルの埋め込みアレイを有する集積回路の合併デザインを形成してプログラムコード及び／又はデータを格納するために、カリフォルニア州サニーベール所在の「Ｓｉｌｉｃｏｎ  Ｓｔｏｒａｇｅ  Ｔｅｃｈｎｏｌｏｇｙ、Ｉｎｃ．」製の不揮発性メモリセルのアレイのような集積回路の１つのデザイン１０の集積回路の別のデザイン２０への合併の平面図と斜視図を示している。本発明の方法に関しては、本発明は、合併又は埋め込み集積回路を形成するために、以下に限定されるものではないが、メモリ、論理回路、コントローラ、又はアナログ回路さえも含むあらゆる形式の機能を実行する別の集積回路とのあらゆる形式の集積回路の合併に適用可能であることに注意すべきである。
【０００８】
上述のように、デザイン１０及び２０の各設計者は、自らのデザインを他方の設計者に対して専有のものにしておきたいと考えるであろう。しかし、問題は、得られるデザインが単一の集積回路装置又は埋め込み集積回路又は埋め込みＩＣとして機能することができるように、デザイン１０及び２０の各々は、他方のデザイン１０又は２０の場合によっていずれかと適合する何らかの方法で合併すべきであるということである。
【０００９】
本発明は、上述の問題の解決法を提供する。特に、１０又は２０の設計中に、周辺リング１２又は２２が、デザイン１０又は２０の場合によっていずれかに追加される。本発明の好ましい実施形態では、周辺リング１２又は２２は、実質的に矩形形状であるが、周辺リング１２又は２２の各々は、デザイン１０又は２０が合併された時に、より大きいリング２２のような周辺リングの一方が、正確に他方のリング、例えば小さい方のリング１２に外接する限り、あらゆる種類の多角形のようなあらゆる形状とすることができることが理解される。従って、周辺リング１２又は２２は、デザイン１０又は２０の場合によっていずれかに関するレイアウト情報を含む。このような情報としては、サイズ、位置、形状、デザイン１０（リング１２を含む）又はデザイン２０（リング２２を含む）の場所がある。周辺リング１２又は２２の幅は、ＩＰ内のいかなる層も完成チップ内の層との設計上の規則を犯さないことになるように選択される。
【００１０】
図３を参照すると、周辺リング１２又は２２の例をより詳細に示している。周辺リング１２又は２２の各々は、周辺リング１２又は２２を通って延びてデザイン１０及び２０間の電気接続を示すある一定の幅を有するバーの形状に実質的になっている１４（ａ−ｍ）及び２４（ａ−ｍ）のような１つ又はそれよりも多くの第１の印しを含む。第１の印し１４（ａ−ｍ）及び２４（ａ−ｍ）の各々は、異なる金属化又は導電層上にある場合があるので、第１の印し１４及び２４の各々は、互いに対して視覚的に異なるようにパターン化される。従って、例えば、第１の印し１４ａは、第１の印し１４ｂと異なる「レンガ」パターンにパターン化される。しかし、第１の印し１４ａのパターンは、同じく「レンガ」パターンを有する第１の印し２４ａのパターンと同じであり、これは、第１の印し１４ａと第１の印し２４ａが同じマスク層であることを示している。従って、第１の印し１４ａ及び２４ａの間に適合性が存在する時、同じパターンを有する矩形形状の連続的なバーが、リング２２の片側からリング１２の反対側に延びる。更に、第１の印し１４（ａ−ｍ）及び２４（ａ−ｍ）は、他方のデザインの対応する第１の印しの幅に適合する幅を有する。
【００１１】
また、リング１２又は２２の各々は、互いに対応する１６（ａ−ｐ）及び２６（ａ−ｐ）のような複数の第２の印しを有する。これらの第２の印しは、リング１２又は２２の各々の周辺部に沿って位置決めされ、互いに当接しかつ接合するように設けられる。好ましい実施形態では、リングは矩形形状であるから、第２の印し１６（ａ−ｐ）及び２６（ａ−ｐ）は、矩形形状のリング１２及び２２の各々の４辺に沿って分配される。好ましい実施形態では、第２の印しの各々は、半正方形の形であるが、これは、唯一の可能な形状ではない。従って、リング１２及び２２が適合した時には、デザイン１０のデザイン２０との合併において適合性が存在する場合は、第２の印し１６（ａ−ｐ）及び２６（ａ−ｐ）の各々は、正方形を成す。第２の印し１６及び２６の各々は、デザイン１０又は２０の集積回路の製作に使用されるマスク層に関連するものである。マスク層の各々のデータは、正又は負とすることができるので、第２の印し１６又は２６の透明性又は色を用いてマスク極性が正であるか又は負であるかを示している。好ましい実施形態では、マスクのデータが負の極性である場合、第２の印し１６又は２６は、透明であり、マスクのデータが正の極性である場合、第２の印し１６又は２６は、半透明である。デザイン１０のデザイン２０との合併においては、各層でのマスクのデータは、適合すべきである。従って、デザイン１０とデザイン２０の間でマスク極性において適合性が存在する場合、第２の印し１６及び２６は、所要透明度を有する完全な正方形、すなわち、不透明な完全な正方形又は透明な完全な正方形を成すことになる。
【００１２】
第２の印し１６（ｅ）及び２６（ｅ）は、特殊な事例である。一方の当事者の層極性、例えば１６（ｅ）が、他方の当事者の層極性、例えば２６（ｅ）と異なる場合、第２の印し１６（ｅ）は、正方形で描かれ、一方、２６（ｅ）は、Ｕ字形多角形で描かれる。従って、マスク工場においては、層の１つを反転させて層定義（デジタル化データの極性）に適合させ、反転後の合併時に、層は、例１６（ａ）／２６（ａ）におけるように完全な正方形（又は矩形）を成すことになる。
【００１３】
本発明の方法においては、デザイン１０及び２０の設計者である各当事者は、複数のリング１２又は２２の場合によっていずれかを有する集積回路の自らのデザインを作る。次に、リング１２又は２２を他方の当事者と交換する。次に、各当事者は、関連のリング（１２又は２２の場合によっていずれか）を有する自らのデザインを他方の当事者から受け取ったリング（２２又は１２）に適合させることを試みる。デザインを適合させることを試みる際に、当事者は、リング１２と２２の間の電気接続の特性（電気接続の場所及びサイズの両方）及び使用するマスクの極性を含む合併デザインのサイズ及び場所などの情報を考察する。
【００１４】
適合性が存在しない場合、各当事者は、不適合の理由に関して他方の当事者に通知して適合性が存在するまで相応に自分たちのデザインを調整する。適合性とは、リング１２及び２２のサイズ及び場所の結果、リング１２及び２２が間近でありかつ互いに接触しており、デザイン１０及び２０の電気特性が、第１の印し１４及び２４によって表される電気接続によって判断されるように適合し、マスクのデータの極性が、第２の印し１６及び２６によって判断されるように適合することから成る。適合の場合には、各当事者は、関連のリング１２又は２２を含む自らのデザインをマスク工場に送出することになる。次に、デザインがマスク工場によって合併される。
【００１５】
最終確認のために、マスク工場は、他方の当事者が考察するための一方の当事者からのＩＣのデザインを割愛して最終合併デザインデータを生成する。従って、最終確認の場合、マスク工場は、リング２２及び１２を有するデザイン２０の「ｊｏｂｖｉｅｗ」をデザイン２０の設計者に生成することになる。「ｊｏｂｖｉｅｗ」は、「ｊｏｂｖｉｅｗ」が最終的なマスクがどのような姿になるかに関するデータを表示する点を除き、文書の印刷プレビューと類似のものである。同様に、マスク工場は、最終考察のためにリング２２及び１２を有するデザイン１０の「ｊｏｂｖｉｅｗ」をデザイン１０の設計者に生成することになる。両当事者が考察を完了して適切な合併が達成されていることに同意した状態で、マスク工場は、合併デザインデータのマスクを生成することになる。次に、マスクを使用して両方のデザイン１０及び２０（リング１２及び２２を含む）を有する埋め込み集積回路装置を適切なウェーハ上に製作し、ウェーハは、次に、ダイに分離される。最後に、ダイがパッケージ化されて分配される。
【００１６】
本発明の方法を実施することができる方法は、少なくとも２つある。図４を参照すると、ＩＣ製造会社当事者の設計ライブラリを用いた第２のソースによって作成されたデザイン（埋め込みコントローラなど）との第１のソース（カリフォルニア州サニーベール所在の「Ｓｉｌｉｃｏｎ  Ｓｔｏｒａｇｅ  Ｔｅｃｈｎｏｌｏｇｙ  Ｉｎｃ．」又はＳＳＴなど）からのデザイン１０（不揮発性メモリアレイなど）の合併の流れ図を示している。第１の当事者６０は、関連のリング１２を有するデザイン１０を含むリングベースのＩＰ６２を作成する。リング１２がＩＣ製造会社に供給され、ＩＣ製造会社では、ＩＣ製造会社の顧客が、第１の当事者６０から供給されたリング１２に基づいてリング２２を作成する。ＩＣ製造会社からのリング２２は、ＩＣ製造会社に第１の当事者によって供給されたリング１２との適合性が存在することを確認するために第１の当事者６０に返却される。ＩＣ製造会社の顧客と第１の当事者６０は、両当事者による適合性が存在するまで互いのリングに対して作業し続ける。第１の当事者６０は、自らのＩＰとリング１２とを組み合わせてデータベース７０に入れる。
【００１７】
次に、ＯＰＣ（光近接効果補正）のためのＧＤＳデータベースが、ＩＣ製造会社に供給され、ＩＣ製造会社では、ＯＰＣが生成されて、次に、「ＧＤＳ  ＩＩ  ＯＰＣ」データベースが、マスク工場９０に送られる。第１の当事者６０からのデザイン１０及びリング１２の「ＧＤＳ  ＩＩ  非ＯＰＣ」データベースが、同じくマスク工場９０に送られる。また、関連のリング２２と共に、デザイン２０のデータベースが、ＩＣ製造会社の顧客又はＩＣ製造会社によってマスク工場９０に供給される。関連のリング１２及び２２と共に、デザイン１０及び２０のデータベースは、マスク工場９０によって合併される。マスク工場９０は、デザイン１０とリング１２とリング２２とを第１の当事者６０に、デザイン２０とリング２２とリング１２とをＩＣ製造会社の顧客に表示する「ｊｏｂｖｉｅｗ」を生成する。当事者、ＩＣ製造会社の顧客、第１の当事者６０が適合性ありと確認した状態で、マスク工場９０はマスクを作る。ＩＣ製造会社は、マスク工場９０によって作成されたマスクを取り入れて、デザイン１０及び２０の合併である集積回路装置を製作する。
【００１８】
本発明を実施する第２の方法は、第１の当事者、デザイン１０の設計者、及びデザイン２０の設計者が互いに直接に取引するというものである。本方法の下で、第１の当事者６０は、デザイン１０をその関連のリング１２と共に含むリングベースのＩＰ６２を作成する。リング１２は、第２の当事者に供給され、第２の当事者は、第１の当事者６０から供給されたリング１２に基づいて自らのリング２２を作成する。第２の当事者からのリング２２は、第１の当事者によってＩＣ製造会社に供給されたリング１２との適合性が存在するかを確認するために、第１の当事者６０に返却される。第２の当事者と第１の当事者６０は、両当事者による適合性が存在するまで互いのリングに対して作業し続ける。関連のリング１２又は２２の場合によっていずれかと共に各当事者のデザイン１０又は２０の場合によっていずれかは、「ＧＤＳ  ＩＩ」データベース内で作成される。データベースは、マスク工場９０に供給され、マスク工場９０は、２つのデータベースを合併する。合併後、マスク工場９０は、第１の当事者にはデザイン２０を除いた合併データベース、第２の当事者には第１のデザイン１０を除いた合併データベースの「ｊｏｂｖｉｅｗ」を作成する。次に、当事者は、返却されたデザインを検査し、適合性が存在する場合には、マスク工場９０には、合併デザインデータのマスクを製作する権限が与えられる。
【００１９】
本発明の利点は、数多くある。第１に、当事者がインタフェース情報を交換している間に各当事者の知的所有権つまりＩＰが保護され、それによって当事者は、一方の当事者に自らのＩＰを開示することなく、両当事者からの集積回路装置の合併デザインを使用かつ作成することができる。第２に、周辺リング１２又は２２の性質により物理的なバンドがマスク内に最終的に作成され、それによって本発明は、チップ内の貴重な「不動産」を「浪費する」ことを示唆するが、周辺リング１２及び２２は、１つのデザインを別のデザインから隔離する役目をしている。従って、デザイン１０の設計者は、いかなる設計上の規則も犯すことなく、デザイン２０におけるあらゆる電気コネクタからの周辺リング１２及び２２の幅の少なくとも隔離があることを知りながら、デザイン１０の境界の範囲内で周辺リング１２の縁部に沿って自信をもって電気信号又はコネクタを経路指定することができる。第３に、第２の印し１６及び２６によって示めされるようなマスク内のデータの極性はまた、植込みのための領域を示すためのデータの極性としての役目をし、それによって植込みの区域が目標とする区域であり、反対の極性のものではないことが保証される。第４に、多くの設計者はまた、異なるマスク層の光損失を「補償する」自らの専有ＯＰＣ、すなわち、「光近接効果補正」アルゴリズムを保護することを希望する。本発明の方法を用いて、設計者は、自らの回路デザインが保護されるばかりでなく、専有ＯＰＣアルゴリズムも保護されることを確信することができる。第５に、接地又はＶｄｄのような電気接続のラベルを第２の印し１６及び２６に付加して、第２の印し１６及び２６の機能も他方の設計者に伝達されるようにすることができる。最後に、周辺リング１２及び２２から供給されたデータだけに基づいて、「レイアウト対回路図（ＬＶＳ）」検査を行うことができる。
上述の内容から、限定ではないが各設計者の知的所有権の保護を含む、本発明の方法の利点が数多くあることを見ることができる。
【図面の簡単な説明】
【００２０】
【図１】埋め込み集積回路の合併デザインを形成するために集積回路の１つのデザインを集積回路の別のデザインへ合併する平面図である。
【図２】埋め込み集積回路の合併デザインを形成するために集積回路の１つのデザインを集積回路の別のデザインへ合併する斜視図である。
【図３】２つのデザインの合併の適合性を確認するために別の設計者からの周辺インタフェース情報と突き合わされた一方の設計者からの周辺インタフェース情報の平面図である。
【図４】本発明の方法の一実施形態の流れ図である。
【図５】マスク工場に行き、その後に確認のために集積回路デザインの元の設計者に戻る、２つの集積回路デザインの設計者間のデータベース情報の流れを示す図である。
【符号の説明】
【００２１】
１０  集積回路の１つのデザイン
１２、２２  周辺リング
２０  集積回路の別のデザイン
【図１】
2007335864.tif 000003
【図２】
2007335864.tif 000004
【図３】
2007335864.tif 000005
【図４】
2007335864.tif 000006
【図５】
2007335864.tif 000007