(57)【要約】【課題】フリップチップ実装構造を有する半導体装置において、半導体チップに設けられた突起電極と配線基板に設けられた電極パッドとの間の接合部の保護と半導体チップを構成するLow-k膜などの部材の保護を両立させる。【解決手段】半導体チップ３０が配線基板２０の上にフリップチップ実装され、半導体チップ３０と配線基板２０との間にアンダーフィル７０が充填されている。アンダーフィル７０は、絶縁樹脂７２および無機フィラー７４を含む。突起電極３２の底部３３に対して上方に位置する領域（領域Ｕ）のアンダーフィル７０の弾性率が、突起電極３２の底部３３に対して下方に位置する領域（領域Ｌ）のアンダーフィル７０の弾性率より低くなっている。【選択図】図３
2007335741.tif 000002
【特許請求の範囲】
【請求項１】
基板電極が形成された配線基板と、
前記配線基板に上に電極表面をフェイスダウンした状態で搭載され、はんだを介して前記基板電極と電気的に接続される突起電極を前記電極表面上に有する半導体チップと、
前記半導体チップと前記配線基板との間に充填され、絶縁樹脂および無機フィラーを含むアンダーフィルと、
を備え、
前記突起電極の底部に対して上方に位置する領域のアンダーフィルの弾性率が、前記突起電極の底部に対して下方に位置する領域のアンダーフィルの弾性率より低いことを特徴とする半導体装置。
【請求項２】
前記突起電極の底部に対して下方に位置する領域における前記アンダーフィルの無機フィラー含有率が、前記突起電極の底部に対して上方に位置する領域における前記アンダーフィルの無機フィラー含有率よりも大きいことを特徴とする請求項１に記載の半導体装置。
【請求項３】
配線基板に半導体チップをフリップチップ実装された半導体装置の製造方法であって、
前記配線基板上に電極表面をフェイスダウンした状態で前記半導体チップを搭載し、前記配線基板に設けられた配線電極と前記半導体チップに設けられた突起電極とをはんだにより接合する接合工程と、
前記半導体チップと前記配線基板との間に、絶縁樹脂および無機フィラーを含むアンダーフィルを充填するアンダーフィル充填工程と、
前記アンダーフィル中の前記無機フィラーを沈降させるフィラー沈降工程と、
前記アンダーフィルを硬化させるアンダーフィル硬化工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項４】
前記絶縁樹脂が熱硬化型の樹脂であって、
前記フィラー沈降工程において、前記アンダーフィルを前記絶縁樹脂の熱硬化温度より低い温度に所定時間維持し、
前記アンダーフィル硬化工程において、前記アンダーフィルを前記絶縁樹脂の熱硬化温度に加熱することを特徴とする請求項３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関する。より具体的には、本発明は、半導体チップが配線基板にフリップチップ実装された構造を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、コンピュータ、携帯電話、ＰＤＡ（Personal Digital Assistance）などの電子機器の小型化、高機能化・高速化に伴い、こうした電子機器向けのＩＣ（集積回路）、ＬＳＩ（大規模集積回路）などの半導体チップを搭載した半導体装置のさらなる小型化、高速化および高密度が要求されている。
【０００３】
半導体装置を小型化するための半導体チップの実装手段として、突起電極が形成された電極表面をフェイスダウンした状態で半導体チップを配線基板にフリップチップ実装する技術が知られている。フリップチップ実装構造において、半導体チップと配線基板との隙間にアンダーフィルを充填することにより、半導体チップに設けられた突起電極と配線基板に設けられた電極パッドとの接続信頼性の向上を図る技術が知られている（たとえば、特許文献１参照）。
【０００４】
また、半導体チップの微細化にともない、配線間隔が減少することにより配線間の容量が増大し、信号の伝播速度が低下する問題が生じる。この問題を解決するために、半導体チップの層間膜に比誘電率が低い（Low-k）絶縁材が用いられている。
【特許文献１】特開２００５−３５３６７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のアンダーフィルは、半導体チップに設けられた突起電極と配線基板に設けられた電極パッドとの接続信頼性の向上を主な目的としていたため、弾性率が半導体チップに使用されているLow-k膜などの部材の保護には適していなかった。このため、半導体チップに設けられた突起電極と配線基板に設けられた電極パッドとの間の接合部の保護と半導体チップのLow-k膜などの部材の保護とを同時に達成することが困難であった。
【０００６】
本発明はこうした課題に鑑みてなされたものであり、その目的は、フリップチップ実装構造を有する半導体装置において、半導体チップに設けられた突起電極と配線基板に設けられた電極パッドとの間の接合部の保護と半導体チップを構成するLow-k膜などの部材の保護を両立することができる技術の提供にある。
【課題を解決するための手段】
【０００７】
本発明のある態様は半導体装置である。当該半導体装置は、基板電極が形成された配線基板と、配線基板に上に電極表面をフェイスダウンした状態で搭載され、はんだを介して基板電極と電気的に接続される突起電極を電極表面上に有する半導体チップと、半導体チップと配線基板との間に充填され、絶縁樹脂および無機フィラーを含むアンダーフィルと、を備え、突起電極の底部に対して上方に位置する領域のアンダーフィルの弾性率が、突起電極の底部に対して下方に位置する領域のアンダーフィルの弾性率より低いことを特徴とする。
【０００８】
この態様によれば、半導体チップを相対的に弾性率が小さい、すなわち剛性がより高いアンダーフィルの部分で保護するとともに、配線基板および配線基板と半導体チップとの接合部分を相対的に弾性率が大きい、すなわち柔軟性がより高いアンダーフィルの部分で保護することができる。この結果、半導体チップに設けられた突起電極と配線基板に設けられた電極との間の接合部の保護と半導体チップを構成するLow-k膜などの部材の保護を両立させることができる。
【０００９】
上記態様において、突起電極の底部に対して下方に位置する領域におけるアンダーフィルの無機フィラー含有率が、突起電極の底部に対して上方に位置する領域におけるアンダーフィルの無機フィラー含有率よりも大きくてもよい。
【００１０】
本発明の他の態様は半導体装置の製造方法である。当該半導体装置の製造方法は、配線基板に半導体チップをフリップチップ実装された半導体装置の製造方法であって、配線基板上に電極表面をフェイスダウンした状態で半導体チップを搭載し、配線基板に設けられた配線電極と半導体チップに設けられた突起電極とをはんだにより接合する接合工程と、半導体チップと配線基板との間に、絶縁樹脂および無機フィラーを含むアンダーフィルを充填するアンダーフィル充填工程と、アンダーフィル中の無機フィラーを沈降させるフィラー沈降工程と、アンダーフィルを硬化させるアンダーフィル硬化工程と、を備えることを特徴とする。
【００１１】
この態様によれば、半導体チップが相対的に弾性率が小さい、すなわち剛性がより高いアンダーフィルの部分で保護されているとともに、配線基板および配線基板と半導体チップとの接合部分が相対的に弾性率が大きい、すなわち柔軟性がより高いアンダーフィルの部分で保護されている半導体装置を製造することができる。
【００１２】
上記態様の半導体装置の製造方法において、絶縁樹脂が熱硬化型の樹脂であって、フィラー沈降工程において、アンダーフィルを絶縁樹脂の熱硬化温度より低い温度に所定時間維持し、アンダーフィル硬化工程において、アンダーフィルを絶縁樹脂の熱硬化温度に加熱してよい。
【発明の効果】
【００１３】
本発明によれば、フリップチップ実装構造を有する半導体装置において、半導体チップに設けられた突起電極と配線基板に設けられた電極パッドとの間の接合部の保護と半導体チップを構成するLow-k膜などの部材の保護を両立することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、実施の形態に係る半導体装置１０の構造を示す概略図である。半導体装置１０は、配線基板２０、半導体チップ３０およびアンダーフィル７０を備える。本実施形態の半導体装置１０は、配線基板２０の裏面に複数のはんだボール５０がアレイ状に配設されたＢＧＡ(Ball Grid Array）型の半導体パッケージ構造を有する。
【００１５】
配線基板２０は、層間絶縁膜と配線層とが交互に積層された多層配線構造を有する。図２は、配線基板２０の構造をより詳細に示す断面図である。複数の配線層２２が層間絶縁膜２４を介して積層されている。配線層２２には、たとえば銅が用いられる。層が異なる配線層２２間は、層間絶縁膜２４に設けられたビアプラグ２６により電気的に接続されている。配線基板２０の裏面の配線層２２ａの周囲には、耐熱性に優れた樹脂材料からなるソルダーレジスト膜２８が形成され、配線基板２０にはんだ付けを行う際に、必要な箇所以外にはんだが付着しないように最下層の層間絶縁膜２４ａがコーティングされる。また、配線基板２０の裏面には、はんだボール５０が接合されるボールランド部２９がアレイ状に複数配設されている。ボールランド部２９の表面には、有機表面保護コーティング材（ＯＳＰ）２１が被覆されている。一方、半導体チップが実装される側にあたる配線基板２０の表面には、電解メッキにより形成されたニッケル、鉛、金またはこれらの合金からなる電極パッド２５がアレイ状に複数配設され、各電極パッド２５の上に、錫、鉛またはこれらの合金からなるＣ４（Controlled Collapse Chip Connection）バンプ２７が設けられている。
【００１６】
このように、本実施形態の配線基板２０は、コアレスとすることにより、たとえば、６層構造で３００μｍ程度まで薄型化が可能である。配線基板２０を薄くすることにより、配線抵抗が低減するため、半導体装置１０の動作速度の高速化が図られる。
【００１７】
図１に戻り、配線基板２０の表面には、ＬＳＩなどの半導体チップ３０がフェイスダウンした状態で、フリップチップ実装されている。より具体的には、半導体チップ３０の突起電極３２と、配線基板２０のＣ４バンプ２７とがはんだ８０によって接合されている。半導体チップ３０は、低誘電体層間絶縁膜（low-k膜）を有する。low-k膜により、半導体チップ３０内の微細化された配線間の静電容量を低減させることができる。
【００１８】
図３は、配線基板２０と半導体チップ３０との接続構造を示す要部拡大図である。図３に示すように、アンダーフィル７０は、半導体チップ３０と配線基板２０との間に充填されている。アンダーフィル７０は、絶縁樹脂７２および無機フィラー７４を含む。
【００１９】
絶縁樹脂７２としては、エポキシを主剤とした樹脂などが挙げられる。絶縁樹脂７２の弾性率（ヤング率）は、１〜４GPa程度が好ましい。無機フィラー７４としては、SiO2（シリカ）などが挙げられる。無機フィラー７４の弾性率（ヤング率）は、５０Gpa以上が好ましい。
【００２０】
突起電極３２の底部３３に対して上方に位置する領域（図３の領域Ｕ）のアンダーフィル７０の弾性率が、突起電極３２の底部３３に対して下方に位置する領域（図３の領域Ｌ）のアンダーフィル７０の弾性率より低くなっている。
【００２１】
より具体的には、領域Ｌにおけるアンダーフィル７０の無機フィラー含有率が、領域Ｕにおけるアンダーフィル７０の無機フィラー含有率よりも大きい。
【００２２】
領域Ｌにおけるアンダーフィル７０の無機フィラー含有率は、５０〜８０wt%が好ましい。領域Ｌにおけるアンダーフィル７０の弾性率（ヤング率）は、１０GPa以上が好ましい。一方、領域Ｕにおけるアンダーフィル７０の無機フィラー含有率は、０〜５０wt%が好ましい。領域Ｕにおけるアンダーフィル７０の弾性率（ヤング率）は、１〜５GPaが好ましい。
【００２３】
半導体チップ３０と配線基板２０との間にアンダーフィル７０を設けることにより、温度サイクル時の熱膨張による配線基板２０と半導体チップ３０との間のギャップ変動によってＣ４バンプ２７が受けるストレスを抑制することができる。
【００２４】
さらに、本実施の形態のアンダーフィル７０を用いて半導体チップ３０と配線基板２０との間を充填することにより、半導体チップ３０を相対的に弾性率が小さい、すなわち剛性がより高いアンダーフィル７０の部分で保護することができる。また、配線基板２０および配線基板２０と半導体チップ３０との接合部分を相対的に弾性率が大きい、すなわち柔軟性がより高いアンダーフィル７０の部分で保護することができる。この結果、半導体チップ３０に設けられた突起電極３２と配線基板２０に設けられたＣ４バンプ２７との間の接合部の保護と半導体チップ３０を構成するLow-k膜などの部材の保護を両立させることができる。
【００２５】
（半導体チップの実装方法）
まず、図４（Ａ）に示すように、半導体チップ３０の外部電極端子が設けられた表面をフェイスダウンにした状態で、各突起電極３２とそれらに対応するＣ４バンプ２７とをはんだ８０によって接合することにより、半導体チップ３０を配線基板２０にフリップチップ実装する。より具体的には、Ｃ４バンプ２７の上にはんだ８０を印刷した後、配線基板２０の上に半導体チップ３０を搭載し、リフロー処理を行う。
【００２６】
次に、図４（Ｂ）に示すように、半導体チップ３０と配線基板２０との間に、溶融したアンダーフィル７０を流し込む。アンダーフィル７０は、絶縁樹脂７２および無機フィラー７４を含む。上述したように、絶縁樹脂７２として、エポキシを用いることができる。また、無機フィラー７４としてSiO2を用いることができる。アンダーフィル７０の全体に対する無機フィラー７４の含有率は、３０〜６０wt%が好ましい。なお、アンダーフィル７０に含まれる無機フィラー７４は、周知の粉体除去装置などを用いて、微粉が取り除かれていることが望ましい。無機フィラー７４から微粉を取り除くことにより、アンダーフィル７０の熱硬化時における無機フィラー７４の沈降性または流動性を向上させることができる。より具体的には、半導体チップ３０と配線基板２０との間隔が１００μｍの場合には、無機フィラーが５〜１０μｍの粒径分布を持つことが望ましい。
【００２７】
次に、アンダーフィル７０を熱硬化させるとともに、アンダーフィル７０に含まれる無機フィラー７４を沈降させる。絶縁樹脂７２にエポキシを用いた場合には、加熱温度を絶縁樹脂７２の熱硬化温度（１５０〜１６５℃）よりも低くした状態（たとえば、８０℃）を１０〜６０分間維持した（フィラー沈降工程）後、上述の熱硬化温度を１〜４時間程度維持する（アンダーフィル硬化工程）。このように、絶縁樹脂７２を硬化させる前に粘度が低い状態を保つことにより、無機フィラー７４を沈降させ、図３に示したように、領域Ｌにおけるアンダーフィル７０の無機フィラー含有率を、領域Ｕにおけるアンダーフィル７０の無機フィラー含有率よりも大きくすることができる。
【００２８】
なお、フィラー沈降工程およびアンダーフィル硬化工程の温度条件等は、半導体チップ３０と配線基板２０との隙間や、半導体チップ３０の大きさなどに合わせて適宜設定することができる。
【００２９】
なお、上述の製造方法では、アンダーフィルを熱硬化させる際に無機フィラーを沈降させる手法を用いているが、本実施の形態の半導体装置１０の製造方法はこれに限られない。たとえば、図３に示す領域Ｄに無機フィラー含有率が相対的に大きいアンダーフィルを充填、熱硬化させた後、図３に示す領域Ｕに無機フィラー含有率が相対的に大きいアンダーフィルを充填、熱硬化させる二段階のアンダーフィル形成工程を採用してもよい。
【図面の簡単な説明】
【００３０】
【図１】実施の形態に係る半導体装置の構成を示す概略図である。
【図２】実施の形態の配線基板の構造をより詳細に示す断面図である。
【図３】基板と半導体チップとの接続構造を示す要部拡大図である。
【図４】半導体チップの実装方法を示す工程図である。
【符号の説明】
【００３１】
１０  半導体装置、２０  配線基板、２５  電極パッド、２７  Ｃ４バンプ、３０  半導体チップ、３２  突起電極、７０  アンダーフィル、７２  絶縁樹脂、７４  無機フィラー。
【図１】
2007335741.tif 000003
【図２】
2007335741.tif 000004
【図３】
2007335741.tif 000005
【図４】
2007335741.tif 000006