(57)【要約】【課題】導電性基板と信号線とを短絡させることなくショートリングを切断除去できる薄膜トランジスタ基板の製造方法を提供する。【解決手段】導電性基板１１の全面に１μｍの絶縁層を形成して、ショートリング３１で一体に連絡された走査信号線１３を形成する。抵抗体３４を接続するコンタクトホール３４ａを形成する際に帯状のエッチング領域３３を形成する。その後、書き込み信号線１７をパターニングする際にエッチング領域３３の走査信号線１３をエッチング除去してショートリング３１を走査信号線１３から切り離す。エッチング領域３３で導電性基板１１を切断すると、絶縁層１２を残して走査信号線１３の断面と導電性基板１１の切断面とが平面的に分離される。【選択図】図２
2007316348.tif 000002
【特許請求の範囲】
【請求項１】
導電性基板に配置された絶縁層上に、ショートリングに接続された複数の信号線を形成する信号線工程と、
前記信号線に接続された薄膜トランジスタアレイを形成する機能素子工程と、を備えた薄膜トランジスタ基板の製造方法において、
前記ショートリングに沿った帯状の領域で、前記導電性基板上に前記絶縁層を残して前記信号線をエッチング除去する切断準備工程を備えたことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
前記信号線が除去された前記絶縁層を前記薄膜トランジスタアレイ側に残して、前記帯状の領域にて前記導電性基板を切断して前記ショートリングを除去する切断工程を、前記切断準備工程以降に配置したことを特徴とする請求項１記載の薄膜トランジスタ基板の製造方法。
【請求項３】
前記切断準備工程は、前記複数の信号線を相互に接続する抵抗部材を形成する抵抗工程以降に配置されることを特徴とする請求項２記載の薄膜トランジスタ基板の製造方法。
【請求項４】
前記切断準備工程は、前記エッチング除去により露出した前記信号線の断面を絶縁材料の保護層で覆う保護工程を含むことを特徴とする請求項２または３記載の薄膜トランジスタ基板の製造方法。
【請求項５】
前記保護工程は、前記薄膜トランジスタアレイを一体に被覆する保護層の形成を兼ねていることを特徴とする請求項４記載の薄膜トランジスタ基板の製造方法。
【請求項６】
前記切断準備工程における前記信号線をエッチング除去する工程は、前記薄膜トランジスタアレイの電極パターンの成形工程を兼ねていることを特徴とする請求項１乃至５いずれか１項記載の薄膜トランジスタ基板の製造方法。
【請求項７】
金属材料基板に配置された絶縁層上に走査信号線を配置した薄膜トランジスタ基板において、
前記走査信号線に重ねられた半導体層の断面が前記走査信号線の断面と一体に絶縁材料の保護層で被覆され、
前記断面を被覆した前記保護層よりも外側に前記絶縁層を残した前記金属材料基板の断面が位置していることを特徴とする薄膜トランジスタ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電性基板を用いた薄膜トランジスタ基板の製造方法、詳しくは、製造工程でショートリングに接続されていた信号線の断面処理に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）基板を用いた液晶表示装置が実用化されている。同様な薄膜トランジスタ基板を用いる電気泳動表示装置、トナーディスプレイ、有機ＥＬ素子等も一部実用化されている。バックライトを利用する透過型の液晶表示装置では、透光性の薄膜トランジスタアレイをガラス基板上に形成した透明な絶縁性基板が採用されている。しかし、観察側からの入射光を反射面で折り返す反射型の画像表示装置では、金属薄板等の不透明な導電性基板に絶縁層を形成し、絶縁層上に薄膜トランジスタ、反射電極等を積層することが提案されている。
【０００３】
液晶表示装置に用いる薄膜トランジスタ基板の製造過程では、帯電や静電気スパークによる素子破壊を予防すべく、信号線の端部は、基板の縁に設けたショートリングという配線パターンを用いて連絡されている。そして、薄膜トランジスタ素子（ＴＦＴ）や必要な保護抵抗が信号線に接続された後に、ショートリングの内側で基板を切断してショートリングを除去し、それぞれの信号線を分離独立させている。
【０００４】
特許文献１には、ガラス基板上に形成された薄膜トランジスタアレイの周囲を一周して走査信号線、書き込み信号線を短絡するショートリングが示される。ここでは、ショートリングに連絡する信号線に特殊な保護抵抗を配置しており、保護抵抗よりも外側でガラス基板を切断している。これにより、切断面に露出した信号線の断面が他の部材に接触しても信号線の電圧に大きな影響が及ばないようにしている。
【０００５】
【特許文献１】特開平８−１７９３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
金属基板に絶縁層を形成して絶縁層上に信号線をパターン形成した場合、信号線と導電性基板とはごく薄い絶縁層で隔てられているに過ぎない。従って、信号線と金属基板とを一体に切断してショートリングを除去する際に信号線と金属基板とがショートする可能性がある。金属材料を砥石ブレードで切断すると、切断面にバリが発生して絶縁層を乗り越えるからである。また、金属材料をレーザー加工機で切断すると、溶融飛沫や蒸気結露によって絶縁層に金属ブリッジが形成されるからである。
【０００７】
特許文献１に示される薄膜トランジスタ基板では、端面に露出した信号線と薄膜トランジスタ側の信号線とが保護抵抗で分離されているため、薄膜トランジスタが破壊するような致命的な短絡は回避できる。しかし、保護抵抗形成前は信号線がそれぞれ独立した状態となるため、信号線に電圧が印加されると、閾値電圧のシフト、或いは静電破壊が発生する恐れがある。
【０００８】
また、基板上にパターニングしたショートリングと信号線との間に保護抵抗を形成する一連のパターニング工程が付加されるので、薄膜トランジスタ基板の製造コストを高めてしまう。洗浄を含む工程数が増えると、外乱要因が増えて薄膜トランジスタの品質のばらつきが大きくなり、表示画像の品質低下や最終歩留まりの低下を招く可能性もある。
【０００９】
本発明は、パターニング工程の追加を極力要しないで、導電性基板と信号線とを短絡させることなくショートリングを切断除去できる薄膜トランジスタ基板の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１０】
本発明の薄膜トランジスタ基板の製造方法は、絶縁層を有する導電性基板の前記絶縁層上に、ショートリングに接続された複数の信号線を形成する信号線工程と、前記信号線に接続された薄膜トランジスタアレイを形成する機能素子工程とを備えた物の製造方法である。前記ショートリングに沿った帯状の領域で、前記導電性基板上に前記絶縁層を残して前記信号線をエッチング除去する切断準備工程を備えている。
【発明の効果】
【００１１】
本発明の薄膜トランジスタ基板の製造方法では、導電性基板を切断する以前に、切断部分の信号線（正確に言えば信号線とショートリングとの接続部分）をバリや飛沫が生じないエッチングにより除去してある。そして、絶縁層を残した導電性基板の切断面と距離を置いた内側にバリや飛沫の無い信号線の断面が位置して、導電性基板に残された絶縁層が導電性基板と信号線とのショートを確実に妨げる。
【００１２】
従って、導電性基板を切断した際にバリや飛沫（導電性粒子）が発生しても、平面的な絶縁層に隔てられた信号線の断面には到達し得ない。導電性基板を切断した際の応力も平面的な絶縁層の領域に遮られて信号線側には到達し得ない。
【００１３】
従って、コスト優先で手荒な切断方法をしても導電性基板の切断に起因する不良が発生せず、製品歩留まりが向上する。そして、保護抵抗の形成に係るパターニング工程が不要なので製造コストを高めることも無い。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の一実施形態である薄膜トランジスタ基板の製造方法について、図面を参照して詳細に説明する。本発明の薄膜トランジスタ基板の製造方法は、以下に説明する実施形態の限定的な構成には限定されない。導電性基板に配置した絶縁層上に信号線を形成する限りにおいて、実施形態の工程の一部または全部を、その代替的な工程で置き換えた別の実施形態でも実現可能である。
【００１５】
なお、特許文献１に示される薄膜トランジスタ基板の一般的な構造、材料、製造方法等については一部図示を省略し、詳細な説明も省略する。
【００１６】
＜第１実施形態＞
図１は第１実施形態における薄膜トランジスタ基板の等価回路図、図２は薄膜トランジスタ基板を製造する各工程の説明図である。
【００１７】
図１に示すように、薄膜トランジスタ基板１００は、導電性基板１１上に絶縁層１２を形成し、絶縁層１２上にショートリング３１、走査信号線１３、書き込み信号線１７等を配置する。立体交差する走査信号線１３と書き込み信号線１７との交点に対応させて、薄膜トランジスタ３７および駆動電極２９が配置される。抵抗体３４は、走査信号線１３と書き込み信号線１７とを接続して、薄膜トランジスタ３７を静電気チャージから保護している。薄膜トランジスタ３７は、一般的なＦＥＴ素子で構成され、ゲートが走査信号線１３、ソースが書き込み信号線１７、ドレインが駆動電極２９にそれぞれ接続されている。
【００１８】
実装部３２は、ドライバＩＣを接続するために走査信号線１３と書き込み信号線１７とに形成された幅広部分である。薄膜トランジスタ基板１００は、実装部３２の外側に設定されたエッチング領域３３で切断してショートリング３１を除去される。
【００１９】
図２の（ａ）に示すように、導電性基板１１上に絶縁層１２を形成する。導電性基板１１としては、各種ＳＵＳ材料やジュラルミン、Ｔｉなどを用いることができる。導電性基板１１上の絶縁層１２としては、ポリイミドなどの有機絶縁層、あるいはＳｉＯ２、ＳｉＮなどの無機絶縁層をスパッタ、ＥＢなどで成膜、あるいはスピンコートなどで塗布する。
【００２０】
第１実施形態では、導電性基板１１は、鏡面研磨処理を行ったＳＵＳ４３０基板（１００ｍｍ×１００ｍｍ×０．５ｍｍ）である。絶縁層１２は、ＣＶＤを用いて１．０μｍのＳｉＮｘ膜を成膜形成した。
【００２１】
図２の（ｂ）に示すように、走査信号線１３を形成する。走査信号線１３の材料層は、スパッタ、電子ビーム蒸発（ＥＢ）等で成膜する。走査信号線１３の材料としては、パターニング可能で、半導体層形成時などの加熱工程に対して強く、抵抗の低い導電体が望ましい。走査信号線１３を構成する導電体は、一種の導電体でもよいし、複数の導電体の積層でも良い。走査信号線１３の形成にはウェットエッチングを用いても良いし、ドライエッチングを用いても良い。走査信号線１３形成時に、各走査信号線１３および走査信号線１３以外の各種給電点は、走査信号線１３形成材料からなる外周の導電性ショートリング３１で、電気的に短絡させる。
【００２２】
第１実施形態では、走査信号線１３をパターニングする材料層として、スパッタを用いてＣｒを１００ｎｍ成膜した。Ｃｒ膜をウェットエッチングでエッチングして、走査信号線１３を形成した。このとき、外周にショートリング３１を設けて走査信号線１３を接続することにより、各走査信号線１３を短絡してある。
【００２３】
図２の（ｃ）に示すように、パターニングされた走査信号線１３に重ねて絶縁層１４、半導体層１５、ドープ層１６を成膜する。絶縁層１４としては、ＳｉＯ２、ＳｉＮなどの無機絶縁層を気相堆積法（ＣＶＤ）などで成膜することができる。半導体層１５は、アモルファスシリコン、ポリシリコン、単結晶シリコンなどをＣＶＤなどで成膜することができる。ドープ層１６は、成膜時にリンなどを混合したガスを用いて形成しても良いし、半導体層１５の成膜後にリンなどを打ち込んで形成しても良い。
【００２４】
第１実施形態では、気相堆積法（ＣＶＤ）を用いて絶縁層１４、半導体層１５、ドープ層１６を連続成膜した。絶縁層１４としてはＳｉＮｘ、半導体層１５としてはａ−Ｓｉを用いる。ドープ層１６にはＰをドープしてｎ＋ａ−Ｓｉとする。ｎ＋ａ−Ｓｉの形成は、ａ−Ｓｉ成膜時のガスにＰＨ３を混合することで行う。各層（１４、１５、１６）の膜厚は、それぞれ３００ｎｍ、２００ｎｍ、５０ｎｍとした。
【００２５】
図２の（ｄ）に示すように、絶縁層１４、半導体層１５、ドープ層１６を貫通させて、書き込み信号線１７の材料層（未形成）と走査信号線１３とを連結するコンタクトホール３４ａを形成する。コンタクトホール３４ａは、抵抗体３４の材料層（未形成）を走査信号線１３に接続して堆積させるための開口である。コンタクトホール３４ａ形成時に、エッチング領域３３の絶縁層１４、半導体層１５、ドープ層１６も除去して走査信号線１３の一部を露出させる。コンタクトホール３４ａの形成には、ウェットエッチングを用いても良いし、ドライエッチングを用いても良い。
【００２６】
第１実施形態では、ドライエッチングでコンタクトホール３４ａ、エッチング領域３３を形成した。
【００２７】
図２の（ｅ）に示すように、書き込み信号線１７を形成する。書き込み信号線１７の材料層はスパッタ、ＥＢ等で成膜する。書き込み信号線１７の材料としては、パターニング可能で、比抵抗の低い導電体が望ましい。書き込み信号線１７を構成する導電体は、一種の導電体でもよいし、複数の導電体の積層でも良い。書き込み信号線１７の形成にはウェットエッチングを用いても良いし、ドライエッチングを用いても良い。書き込み信号線１７の形成時に、信号線１７とは別に、各走査信号線１３間、各書き込み信号線１７間、走査信号線１３−書き込み信号線１７間を接続する抵抗体３４（図１）のパターンを形成する。この工程で、各走査信号線１３間、各書き込み信号線１７間、走査信号線１３−書き込み信号線１７間は、ある抵抗値で電気的に接続される。
【００２８】
第１実施形態では、書き込み信号線１７の材料層として、スパッタを用いてＡｌを５００ｎｍ成膜した。Ａｌ成膜層をウェットエッチングを用いてエッチングして、書き込み信号線１７を形成した。このとき、各走査信号線１３間、各書き込み信号線１７間、走査信号線１３−書き込み信号線１７間を接続する抵抗体３４の端子パターンも併せて形成した。この工程以降においては、各走査信号線１３間、各書き込み信号線１７間、走査信号線１３−書き込み信号線１７間が、半導体層１５の抵抗値で接続されている。従って、ショートリング３１を除去しても、薄膜トランジスタ３７の閾値電圧シフト、静電破壊は発生しない。
【００２９】
図２の（ｆ）に示すように、書き込み信号線１７形成用のフォトレジスト１８を被せたまま、追加のエッチングを行う。これにより、書き込み信号線１７を損なうことなく、エッチング領域３３に露出した走査信号線１３の一部をエッチング除去する。
【００３０】
ここで、走査信号線１３と書き込み信号線１７を構成する材料が同種のもの、あるいは同種のエッチング液、あるいはエッチングガスでエッチング可能であれば、書き込み信号線１７をオーバーエッチングすることで、エッチング液、あるいはエッチングガスを変えることなく、導電性のショートリング３１と走査信号線１３との切断が可能となる。
【００３１】
また、走査信号線１３と書き込み信号線１７を構成する材料が同種のエッチング液、あるいはエッチングガスでエッチングできないものであれば、書き込み信号線１７の形成後に、エッチング液、あるいはエッチングガスを変えてエッチングを行うことで、フォトマスク、フォトリソグラフィー工程を追加することなく、導電性のショートリング３１と走査信号線１３との切断が可能となる。
【００３２】
第１実施形態では、書き込み信号線１７の形成時のフォトレジスト１８を除去せずに、Ｃｒのエッチング液を用いて露出した走査信号線１３をウェットエッチングする。この工程で、実装部３２（図１）よりも内側の走査信号線１３とショートリング３１とが切り離される。こうすることで、エッチング領域３３において、レーザー加熱あるいはスクライブでショートリング３１を切断することによる、ＳＵＳ基板と走査信号線１３（または書き込み信号線１７）とのショートを防ぐことができる。
【００３３】
図２の（ｇ）に示すように、ドープ層１６のパターニング、半導体層１５のアイソレーションを行う。ドープ層１６のパターニングは、ウェットエッチングを用いても良いし、ドライエッチングを用いても良い。ドープ層１６のパターニングには、書き込み信号線１７をメタルマスクとして用いることができる。半導体層１５のパターニングはウェットエッチングを用いても良いし、ドライエッチングを用いても良い。半導体層１５のパターニングによって、図示されない内側領域に多数の薄膜トランジスタ（ＴＦＴ）３７のアレイが形成されるとともに、各配線が所望の抵抗値を有する抵抗体３４で接続されることとなる。
【００３４】
第１実施形態では、書き込み信号線１７をメタルマスクとしてドープ層１６をドライエッチングして薄膜トランジスタ３７のチャネルを形成する。さらに、半導体層１５をドライエッチングでアイソレートする。この工程で薄膜トランジスタ３７が形成され、同時に抵抗体３４が所望の抵抗値に成形される。所望の値とは、抵抗体３４を接続したままで薄膜トランジスタ３７の駆動が可能であり、かつ薄膜トランジスタ３７の閾値電圧シフトあるいは静電破壊を抑制できる値である。第１実施形態では、抵抗体３４の値を１ＭΩとした。
【００３５】
図２の（ｈ）に示すように、薄膜トランジスタ３７の保護膜１９を形成する。保護膜１９としては、ＳｉＯ２、ＳｉＮなどの無機絶縁層をスパッタ、ＥＢなどで成膜、あるいはスピンコートなどで塗布することが望ましい。
【００３６】
第１実施形態では、薄膜トランジスタ３７の保護膜としてＣＶＤを用いてＳｉＮｘを１μｍ成膜する。
【００３７】
図２の（ｉ）に示すように、エッチング領域３３上、あるいはエッチング領域３３よりも導電性ショートリング３１側で導電性基板１１をカットすることで、薄膜トランジスタアレイを有する薄膜トランジスタ基板１００が完成する。導電性基板１１のカットは、図２の（ｅ）に示すように、走査信号線１３が半導体層１５により接続された以降であれば、薄膜トランジスタ３７の形成時、形成後を含め、いつ行っても良い。このようにして作製した導電性基板１１上の薄膜トランジスタアレイでは、走査信号線１３と導電性基板１１との電気的接触が起こらず、良好な歩留まりが得られる。
【００３８】
第１実施形態では、エッチング領域３３に定めた走査信号線１３とショートリング３１との切断部上でＳＵＳ４３０基板をカットして薄膜トランジスタ基板１００が完成する。このようにして作製したＳＵＳ４３０基板上の薄膜トランジスタアレイでは、配線と導電性基板１１との電気的接触が起こらず、良好な歩留まりが得られる。
【００３９】
以上、詳細に述べたように、第１実施形態の製造方法によれば、導電性基板１１上に薄膜トランジスタアレイを形成する際に、導電性のショートリング３１を、抵抗体３４の形成後にエッチング除去する。これにより、薄膜トランジスタ３７の閾値電圧のシフト、静電破壊を抑制したまま、ショートリング３１切断時の導電性基板１１と各配線間のショート問題を解決し、良好な歩留まりの導電性基板上薄膜トランジスタアレイを得ることができる。
【００４０】
＜第２実施形態＞
図３は第２実施形態における薄膜トランジスタ基板を製造する各工程の説明図である。第２実施形態では、画素ごとに設けられる駆動電極２９をパターニングする工程を利用してショートリング３１と走査信号線２３とを分離する。第２実施形態でも図１を参照して説明を行うが、薄膜トランジスタ基板２００に特有な構成部材は、図１中に括弧を付けて示した。
【００４１】
まず、図３の（ａ）に示すように、導電性基板２１上に絶縁層２２を形成する。導電性基板２１としては、各種ＳＵＳ材料やジュラルミン、Ｔｉなどを用いることができる。導電性基板２１上の絶縁層２２としては、ポリイミドなどの有機絶縁層あるいはＳｉＯ２、ＳｉＮなどの無機絶縁層をスパッタ、ＥＢなどで成膜、あるいはスピンコートなどで塗布する。
【００４２】
次に、図３の（ｂ）に示すように、走査信号線２３を形成する。走査信号線２３の材料層はスパッタ、ＥＢ等で成膜する。走査信号線２３の材料としては、パターニング可能で、半導体層形成時などの加熱工程に対して強く、抵抗の低い導電体が望ましい。走査信号線２３を構成する導電体は、一種の導電体でもよいし、複数の導電体の積層でも良い。走査信号線２３の形成には、ウェットエッチングを用いても良いし、ドライエッチングを用いても良い。走査信号線２３の形成時、各走査信号線２３および走査信号線２３以外の各種給電点は、走査信号線２３の形成材料層をパターニングした外周の導電性のショートリング３１で電気的に短絡させる。
【００４３】
次に、図３の（ｃ）に示すように、絶縁層２４、半導体層２５、ドープ層２６を成膜する。絶縁層２４としては、ＳｉＯ２、ＳｉＮなどの無機絶縁層をＣＶＤなどで成膜することが望ましい。半導体層２５は、アモルファスシリコン、ポリシリコン、単結晶シリコンなどをＣＶＤなどで成膜することができる。ドープ層２６は、成膜時にリンなどを混合したガスを用いて形成しても良いし、半導体層２５の成膜後にリンなどを打ち込んで形成しても良い。
【００４４】
次に、図３の（ｄ）に示すように、絶縁層２４、半導体層２５、ドープ層２６に、信号線層２７と走査信号線層２３とを連結するコンタクトホール３４ａを形成する。コンタクトホール３４ａ形成時、図１に示す実装部３２よりも導電性のショートリング３１側の走査信号線２３上の絶縁層２４、半導体層２５、ドープ層２６の一部もエッチングする。これにより、エッチング領域３３を形成して走査信号線２３の一部を露出させておく。コンタクトホール３４ａの形成には、ウェットエッチングを用いても良いし、ドライエッチングを用いても良い。
【００４５】
次に、図３の（ｅ）に示すように、書き込み信号線２７を形成する。書き込み信号線２７の材料としては、パターニング可能で、比抵抗の低い導電体が望ましい。書き込み信号線２７を構成する導電体は、一種の導電体でもよいし、複数の導電体の積層でも良い。書き込み信号線２７の形成にはウェットエッチングを用いても良いし、ドライエッチングを用いても良い。書き込み信号線２７のパターニングを行う際に、各走査信号線２３間、各書き込み信号線２７間、走査信号線２３−書き込み信号線２７間を接続する抵抗体３４の端子パターンも形成する。コンタクトホール３４ａを通じて書き込み信号線２７の導電体が半導体層２５に接続されると、各走査信号線２３間、各書き込み信号線２７間、走査信号線２３−書き込み信号線２７間は、ある抵抗値で電気的に接続される。
【００４６】
次に、図３の（ｆ）に示すように、ドープ層２６のパターニング、半導体層２５のアイソレーションを行う。ドープ層２６のパターニングは、ウェットエッチングを用いても良いし、ドライエッチングを用いても良い。また、ドープ層２６のパターニングには、書き込み信号線２７をメタルマスクとして用いることができる。半導体層２５のパターニングは、ウェットエッチングを用いても良いし、ドライエッチングを用いても良い。半導体層２５のパターニングによって、薄膜トランジスタ３７が形成されるとともに、抵抗体３４が成形されて、上述の各配線が所望の抵抗値で接続される。
【００４７】
次に、図３の（ｇ）に示すように、薄膜トランジスタ素子３７の保護膜２８を形成する。保護膜２８としては、ＳｉＯ２、ＳｉＮなどの無機絶縁層をスパッタ、ＥＢなどで成膜、あるいはスピンコートなどで塗布することが望ましい。
【００４８】
第２実施形態では、導電性のショートリング３１と走査信号線２３との切断は、薄膜トランジスタアレイ形成後、図３の（ｉ）に示す駆動電極２９の形成時に行う。駆動電極２９を用いて駆動される画像表示装置としては、液晶表示素子、粒子移動型表示素子など、薄膜トランジスタアレイで駆動可能な素子がある。
【００４９】
薄膜トランジスタアレイの完成後、図２の（ｈ）に示すように、上記素子の駆動電極２９と薄膜トランジスタ３７のドレイン３７ｄとを接続するために、保護層２８を貫通するコンタクトホール３７ａを形成する。コンタクトホール３７ａの形成には、ウェットエッチングを用いても良いし、ドライエッチングを用いても良い。コンタクトホール３７ａの形成時に、エッチング領域３３の保護膜２８の一部もエッチングして走査信号線２３の一部を露出させておく。
【００５０】
次に、図３の（ｉ）に示すように、駆動電極２９の材料層を成膜して画素形状にパターニングする。駆動電極２９の材料としては、パターニング可能で反射率の高いアルミニウム、銀等の導電体を用いることができる。駆動電極２９の形成には、ウェットエッチングを用いても良いし、ドライエッチングを用いても良い。
【００５１】
駆動電極２９のパターニングに続いて、図３の（ｊ）に示すように、駆動電極２９形成用のフォトレジスト３０を被せたまま、追加のエッチングを行う。この工程で、エッチング領域３３に露出した走査信号線２３がエッチング除去される。
【００５２】
ここで、走査信号線２３と駆動電極２９を構成する材料が同種のもの、あるいは同種のエッチング液、あるいはエッチングガスでエッチング可能であれば、走査信号線２３をオーバーエッチングすることで、エッチング液、あるいはエッチングガスを変えることなく、導電性のショートリング３１の切断が可能となる。
【００５３】
また、走査信号線２３と駆動電極２９を構成する材料が同種のエッチング液、あるいはエッチングガスでエッチングできないものであれば、駆動電極２９形成後に、エッチング液、あるいはエッチングガスを変えてエッチングを行うことで、フォトマスク、フォトリソグラフィー工程を追加することなく、導電性のショートリング３１の切断が可能となる。
【００５４】
導電性基板２１のカットは、抵抗体３４による配線結合以降であれば、いつ行っても良い。導電性基板２１のカットは、エッチング領域３３上、あるいはエッチング領域３３よりも導電性のショートリング３１側で行う。このようにして作製した導電性基板２１上の薄膜トランジスタアレイでは、配線と導電性基板２１との電気的接触が起こらず、良好な歩留まりが得られる。
【００５５】
＜比較例の薄膜トランジスタ基板＞
図４は導電性のショートリングを除去するための従来の方法の説明図である。
【００５６】
図４の（ａ）に示すように、金属材料の導電性基板４１に絶縁層４２を形成し、絶縁層４２上に走査信号線４３を形成している場合、導電体基板４１、絶縁層４２、および走査信号線４３の重なりを同時に切断すると、以下に示すような問題点がある。
【００５７】
導電性基板４１上に導電性のショートリング４６で配線間を短絡した薄膜トランジスタアレイ（不図示）を形成する。図４の（ａ）に示すレーザー加熱４４でショートリング４６を除去する際に、過熱によって溶解した走査信号線４３が導電性基板４１と接触してショートしてしまい、歩留まりの低下が発生する。あるいは図４の（ｂ）に示すスクライブ４５によってショートリング４６を除去する際に、スクライブ４５によって垂れた切断点の走査信号線４３が導電性基板４１と接触してショートしてしまい、歩留まりの低下が発生する。
【００５８】
また、高抵抗の半導体層（１５：図２参照）あるいはスイッチング素子を用いて導電性基板上の各配線を接合する方法を用いた場合、半導体層（１５）形成以前は、走査信号線（１３：図２参照）あるいは書き込み信号線（１７：図２参照）がフロート状態となる。これにより、薄膜トランジスタの閾値電圧のシフトや静電破壊が発生する恐れがあり、これも歩留まりの低下や性能の低下に繋がる。
【００５９】
第１実施形態の製造方法は、このような問題に鑑みてなされており、導電性基板１１上に薄膜トランジスタアレイを歩留まりよく、安価に製造することを可能にする。第１実施形態の製造方法は、導電性基板１１上で複数の配線が導電性のショートリング３１で電気的に短絡されている走査信号線１３あるいは書き込み信号線１７を形成する工程を有する。書き込み信号線１７あるいは走査信号線１３の形成時に、走査信号線１３と書き込み信号線１７とを抵抗体３４を用いて短絡させる工程を有する。走査信号線１３あるいは書き込み信号線１７の各配線間の導電性の短絡部材（エッチング領域３３の走査信号線１３）をドライあるいはウェットエッチングで除去する工程を有する。
【００６０】
これによって、走査信号線１３あるいは書き込み信号線１７の形成時には、導電性のショートリング３１によって薄膜トランジスタ３７の閾値電圧のシフトあるいは静電破壊を防止する。そして、走査信号線１３の分離形成後は、抵抗体３４を用いて走査信号線１３と書き込み信号線１７を短絡させることにより、薄膜トランジスタ３７の閾値電圧のシフトあるいは静電破壊を防止する。
【００６１】
さらに、抵抗体３４で各配線を短絡させた後に、導電性のショートリング３１をエッチングによって除去する。導電性のショートリング３１の除去工程において、導電性基板１１の切り出し時のカットラインが除去領域内となるように除去を行うので、ショートリング３１を切り離す際の導電性基板１１と各配線とのショートが防止される。
【００６２】
なお、第１実施形態、第２実施形態では、薄膜トランジスタアレイの完成後にショートリング３１の除去工程を配置した。しかし、ショートリング３１の除去は、書き込み信号線１７あるいは走査信号線１３のうち、後に形成する信号線の形成時に同時あるいは連続して行ってもよい。ショートリング３１の除去は、書き込み信号線１７あるいは走査信号線１３の形成以降の各パターニング工程と同時あるいは連続して行ってもよい。ショートリング３１の除去は、薄膜トランジスタ３１あるいは駆動電極２９の形成時に同時あるいは連続して行ってもよい。いずれにせよ、ショートリング３１の除去を他の電極、配線、絶縁層のエッチングと同時あるいは連続したエッチングで行うことで、フォトマスク、フォトリソグラフィー工程の増加を防ぐことができる。
【００６３】
＜発明との対応＞
第１実施形態の製造方法は、導電性基板１１に配置された絶縁層１２上に、ショートリング３１に接続された複数の走査信号線１３を形成する信号線工程と、走査信号線１３に接続された薄膜トランジスタアレイを形成する機能素子工程とを備える。ショートリング３１に沿った帯状のエッチング領域３３で、導電性基板１１上に絶縁層１２を残して走査信号線１３をエッチング除去する切断準備工程を備える。
【００６４】
第１実施形態の製造方法では、導電性基板１１を切断する以前に、切断部分の走査信号線１３（正確に言えば走査信号線１３とショートリング３１との接続部分）をバリや飛沫が生じないエッチングにより除去してある。そして、絶縁層１２を残した導電性基板１１の切断面と距離を置いた内側にバリや飛沫の無い走査信号線１３の断面が位置しているので、導電性基板１１に残された絶縁層１２が導電性基板１１と走査信号線１３とのショートを確実に妨げる。
【００６５】
従って、導電性基板１１を切断した際にバリや飛沫（導電性粒子）が発生しても、平面的な絶縁層１２に隔てられた走査信号線１３の断面には到達し得ない。導電性基板１１を切断した際の応力も平面的な絶縁層１２の領域に遮られて走査信号線１３側には到達し得ない。
【００６６】
従って、コスト優先で手荒な切断方法を採用しても導電性基板１１の切断に起因する不良が発生せず、製品歩留まりが確実に向上する。
【００６７】
第１実施形態の製造方法は、走査信号線１３が除去された絶縁層１２を薄膜トランジスタアレイ側に残して、帯状のエッチング領域３３にて導電性基板１１を切断してショートリング３１を除去する切断工程を、切断準備工程以降に配置する。
【００６８】
第１実施形態の製造方法では、切断準備工程は、複数の走査信号線１３を相互に接続する抵抗体３４を形成する抵抗工程以降に配置される。
【００６９】
第１実施形態の製造方法では、切断準備工程は、エッチング除去により露出した走査信号線１３の断面を絶縁材料の保護層で覆う保護工程を含む。これにより、走査信号線１３の断面は絶縁および防水され、漏電、信号漏れ、短絡、腐食、ノイズ入力等を起しにくくなる。従って、洗浄や切断の選択肢が増えて、製造コストの削減、製品歩留まりのさらなる向上、製造時間の短縮が可能になる。
【００７０】
第１実施形態の製造方法では、保護工程は、薄膜トランジスタアレイを一体に被覆する保護層１９の形成を兼ねている。
【００７１】
第２実施形態の製造方法では、切断準備工程における走査信号線１３をエッチング除去する工程は、薄膜トランジスタアレイの駆動電極２９の成形工程を兼ねている。
【００７２】
薄膜トランジスタ基板１００は、金属材料基板に配置された絶縁層１２上に走査走査信号線１３を配置する。走査走査信号線１３に重ねられた半導体層１５の断面が走査走査信号線１３の断面と一体に絶縁材料の保護層１９で被覆され、前記断面を被覆した保護層１９よりも外側に絶縁層１２を残した金属材料基板の断面が位置している。
【図面の簡単な説明】
【００７３】
【図１】第１実施形態における薄膜トランジスタ基板の等価回路図である。
【図２】薄膜トランジスタ基板を製造する各工程の説明図である。
【図３】第２実施形態における薄膜トランジスタ基板を製造する各工程の説明図である。
【図４】導電性のショートリングを除去するための従来の方法の説明図である。
【符号の説明】
【００７４】
１１、２１  導電性基板
１２、２２  基板絶縁層
１３、２３  信号線（走査信号線）
１４、２４  絶縁層
１５、２５  半導体層
１６、２６  ドープ層
１７、２７  書き込み信号線
１８、３０  フォトレジスト
１９、２８  保護層
２９  電極パターン（駆動電極）
３１  ショートリング
３２  実装部
３３  帯状の領域（エッチング領域）
３４  抵抗部材（抵抗体）
３７  薄膜トランジスタ
【図１】
2007316348.tif 000003
【図２】
2007316348.tif 000004
【図３】
2007316348.tif 000005
【図４】
2007316348.tif 000006