(57)【要約】【課題】１ラスタ分の画像データをより短時間に生成する。【解決手段】アナログ信号ＳａについてのディジタルデータＤ１を順次入力すると共に一定の周期毎にこの一定の周期に含まれるアナログ信号Ｓａを表示するための１ラスタ分の画像データの最大値Ｄｍａｘを算出する最大値算出部５Ａと、ディジタルデータＤ１を順次入力すると共に一定の周期毎にこの一定の周期に含まれるアナログ信号Ｓａを表示するための１ラスタ分の画像データの最小値Ｄｍｉｎを算出する最小値算出部５Ｂとを備え、最大値算出部５Ａは、一定の周期における最大値Ｄｍａｘを算出するときに、直前の周期における最小値Ｄｍｉｎを最大値候補値Ｄｍａ２として最大値Ｄｍａｘの算出を開始し、最小値算出部５Ｂは、一定の周期における最小値Ｄｍｉｎを算出するときに、直前の周期における最大値Ｄｍａｘを最小値候補値Ｄｍｉ２として最小値Ｄｍｉｎの算出を開始する。【選択図】図１
2007047095.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号をサンプリングして得られたディジタルデータを順次入力すると共に一定の周期毎に当該一定の周期に含まれている前記各ディジタルデータと最大値候補値とを比較しつつ当該最大値候補値よりも当該ディジタルデータが大きいときに当該最大値候補値を当該ディジタルデータで置き換えることによって前記一定の周期に含まれている前記アナログ信号を表示するための１ラスタ分の画像データの最大値を算出する最大値算出部と、
前記ディジタルデータを順次入力すると共に前記一定の周期毎に当該一定の周期に含まれている前記各ディジタルデータと最小値候補値とを比較しつつ当該最小値候補値よりも当該ディジタルデータが小さいときに当該最小値候補値を当該ディジタルデータで置き換えることによって前記一定の周期に含まれている前記アナログ信号を表示するための１ラスタ分の画像データの最小値を算出する最小値算出部とを備えたデータ処理回路であって、
前記最大値算出部は、前記一定の周期における前記最大値を算出するときに、当該一定の周期の直前の周期における前記最小値を前記最大値候補値として前記最大値の算出を開始し、
前記最小値算出部は、前記一定の周期における前記最小値を算出するときに、当該一定の周期の直前の周期における前記最大値を前記最小値候補値として前記最小値の算出を開始するデータ処理回路。
【請求項２】
アナログ信号をサンプリングして得られたディジタルデータを順次入力しつつ一定の周期毎に、当該一定の周期に含まれている前記各ディジタルデータと最大値候補値とを比較して当該最大値候補値よりも当該ディジタルデータが大きいときに当該最大値候補値を当該ディジタルデータで置き換えると共に、前記各ディジタルデータと最小値候補値とを比較して当該最小値候補値よりも当該ディジタルデータが小さいときに当該最小値候補値を当該ディジタルデータで置き換えることにより、前記一定の周期に含まれている前記アナログ信号を表示するための１ラスタ分の画像データの最大値および最小値を算出するデータ処理方法であって、
前記一定の周期における前記最大値および最小値を算出するときに、当該一定の周期の直前の周期における前記最小値を前記最大値候補値とし、かつ当該一定の周期の直前の周期における前記最大値を前記最小値候補値として、前記最大値および前記最小値の算出を開始するデータ処理方法。
【請求項３】
アナログ信号をサンプリングしてディジタルデータを生成するＡ／Ｄ変換回路と、
請求項１記載のデータ処理回路と、
当該データ処理回路によって算出された前記画像データについての前記最大値および前記最小値に基づいて当該画像データを生成すると共に当該生成した画像データを表示装置に表示させる制御回路とを備えている波形表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号をサンプリングして得られたディジタルデータを順次入力すると共に一定の周期毎にこの周期に含まれているアナログ信号を表示するための１ラスタ分の画像データの最大値および最小値を算出するデータ処理回路およびデータ処理方法、並びに、そのデータ処理回路を備えた波形表示装置に関するものである。
【背景技術】
【０００２】
この種のデータ処理回路として特開平１１−３８０４５号公報に開示されているディジタルオシロスコープで使用されているデータ処理回路（データ処理装置）が知られている。このディジタルオシロスコープでは、データ処理回路が、メモリに格納されているサンプリングデータについて、データ圧縮処理をして、圧縮したデータをビットマップメモリに画像データとして格納する。次いで、表示コントロール装置が、ビットマップメモリに格納された画像データを読み出してＣＲＴに表示させる。この場合、データ処理回路は、データ圧縮処理として、１ラスタに相当する複数のデータ毎に最大値および最小値を検出すると共に、検出した最大値および最小値に基づいて、ラスタ毎に、最大値および最小値間の補間データを画像データとして算出している。また、データ処理回路は、各ラスタの最大値および最小値間の補間データ同士を連続させるためのデータとして、ラスタ相互間の補間データを画像データとして算出している。
【特許文献１】特開平１１−３８０４５号公報（第２−３頁、第５図および第７図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記の従来のデータ処理回路には、次のような問題点が存在する。すなわち、このデータ処理回路では、ラスタ毎に、最大値および最小値間の補間データ、並びにラスタ相互間の補間データを画像データとして常に算出している。このため、この補間データを算出するのに要する時間分だけ、１ラスタ分の画像データの生成が遅れる結果、算出した画像データに基づいてアナログ信号の波形を表示部に表示させるのが遅くなるという問題点がある。
【０００４】
本発明は、かかる問題点に鑑みてなされたものであり、１ラスタ分の画像データをより短時間に生成し得るデータ処理回路およびデータ処理方法、並びにそのデータ処理回路を備えた波形表示装置を提供することを主目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成すべく請求項１記載のデータ処理回路は、アナログ信号をサンプリングして得られたディジタルデータを順次入力すると共に一定の周期毎に当該一定の周期に含まれている前記各ディジタルデータと最大値候補値とを比較しつつ当該最大値候補値よりも当該ディジタルデータが大きいときに当該最大値候補値を当該ディジタルデータで置き換えることによって前記一定の周期に含まれている前記アナログ信号を表示するための１ラスタ分の画像データの最大値を算出する最大値算出部と、前記ディジタルデータを順次入力すると共に前記一定の周期毎に当該一定の周期に含まれている前記各ディジタルデータと最小値候補値とを比較しつつ当該最小値候補値よりも当該ディジタルデータが小さいときに当該最小値候補値を当該ディジタルデータで置き換えることによって前記一定の周期に含まれている前記アナログ信号を表示するための１ラスタ分の画像データの最小値を算出する最小値算出部とを備えたデータ処理回路であって、前記最大値算出部は、前記一定の周期における前記最大値を算出するときに、当該一定の周期の直前の周期における前記最小値を前記最大値候補値として前記最大値の算出を開始し、前記最小値算出部は、前記一定の周期における前記最小値を算出するときに、当該一定の周期の直前の周期における前記最大値を前記最小値候補値として前記最小値の算出を開始する。
【０００６】
請求項２記載のデータ処理方法は、アナログ信号をサンプリングして得られたディジタルデータを順次入力しつつ一定の周期毎に、当該一定の周期に含まれている前記各ディジタルデータと最大値候補値とを比較して当該最大値候補値よりも当該ディジタルデータが大きいときに当該最大値候補値を当該ディジタルデータで置き換えると共に、前記各ディジタルデータと最小値候補値とを比較して当該最小値候補値よりも当該ディジタルデータが小さいときに当該最小値候補値を当該ディジタルデータで置き換えることにより、前記一定の周期に含まれている前記アナログ信号を表示するための１ラスタ分の画像データの最大値および最小値を算出するデータ処理方法であって、前記一定の周期における前記最大値および最小値を算出するときに、当該一定の周期の直前の周期における前記最小値を前記最大値候補値とし、かつ当該一定の周期の直前の周期における前記最大値を前記最小値候補値として、前記最大値および前記最小値の算出を開始する。
【０００７】
請求項３記載の波形表示装置は、アナログ信号をサンプリングしてディジタルデータを生成するＡ／Ｄ変換回路と、請求項１記載のデータ処理回路と、当該データ処理回路によって算出された前記画像データについての前記最大値および前記最小値に基づいて当該画像データを生成すると共に当該生成した画像データを表示装置に表示させる制御回路とを備えている。
【発明の効果】
【０００８】
請求項１記載のデータ処理回路および請求項２記載のデータ処理方法によれば、アナログ信号をサンプリングして得られたディジタルデータに基づき、一定の周期における最大値および最小値を算出するときに、直前の周期における最小値を最大値候補値としてこの最大値の算出を開始すると共に、直前の周期における最大値を最小値候補値として最小値の算出を開始することにより、アナログ信号についての各一定の周期毎の補間処理を実施することなく、各一定の周期に含まれているアナログ信号を表示するための１ラスタ分の画像データを互いに連続するようにして生成することができる。このため、補間処理を実施しない（補間データを算出しない）分だけ、１ラスタ分の各画像データを短時間で生成することができる。
【０００９】
請求項３記載の波形表示装置によれば、アナログ信号をサンプリングしてディジタルデータを生成するＡ／Ｄ変換回路と、請求項１記載のデータ処理回路と、データ処理回路によって算出された画像データについての最大値および最小値に基づいて画像データを生成すると共に生成した画像データを表示装置に表示させる制御回路とを備えたことにより、１ラスタ分の各画像データがデータ処理回路によって短時間で生成される結果、制御回路は、生成された各画像データに基づいてアナログ信号の波形を表示装置に短時間で表示させることができる。
【発明を実施するための最良の形態】
【００１０】
以下、添付図面を参照して、本発明に係るデータ処理回路およびこのデータ処理回路を備えた波形表示装置の最良の形態について説明し、併せてデータ処理方法についても説明する。
【００１１】
最初に、波形表示装置１の構成について、図面を参照して説明する。
【００１２】
図１に示す波形表示装置１は、Ａ／Ｄ変換回路２、記憶装置３、セレクタ４、データ処理回路５、制御回路６および表示装置７を備え、アナログ信号Ｓａの波形を表示可能に構成されている。Ａ／Ｄ変換回路２は、内部クロックＣＬＫ（所定の周期Ｔ１。図３参照）に同期してアナログ信号ＳａをサンプリングしてディジタルデータＤ１（本例では、一例として１６ビットのデータ）を生成する。記憶装置３は、半導体メモリ、光磁気ディスクまたはハードディスクを備えて構成されて、図外の波形測定装置によって得られたアナログ信号についてのディジタルデータを記憶する。また、記憶装置３は、記憶しているディジタルデータの読み出し時には、内部クロックＣＬＫに同期してディジタルデータＤ１を順次出力する。セレクタ４は、制御回路６の制御下で、Ａ／Ｄ変換回路２および記憶装置３のうちの一方のディジタルデータＤ１をデータ処理回路５に出力する。
【００１３】
データ処理回路５は、図１に示すように、２つのセレクタ１１，１２、第１比較部１３（以下、「比較部１３」ともいう）、第２比較部１４（以下、「比較部１４」ともいう）、最大値候補値保持部１５（以下、「保持部１５」ともいう）、最小値候補値保持部１６（以下、「保持部１６」ともいう）、２つの記憶部１７，１８、およびタイミング信号生成部１９を備えている。このデータ処理回路５は、一定の周期Ｔ２（＞周期Ｔ１）毎に、各周期Ｔ２の期間内に入力した複数のディジタルデータＤ１に基づいて、各周期Ｔ２に含まれているアナログ信号Ｓａを表示するための１ラスタ分の画像データ生成用の最大値Ｄｍａｘおよび最小値Ｄｍｉｎを算出するデータ処理を実行する。この場合、セレクタ１１、比較部１３、保持部１５および記憶部１７により、最大値Ｄｍａｘを算出する最大値算出部５Ａが構成され、他方、セレクタ１２、比較部１４、保持部１６および記憶部１８により、最小値Ｄｍｉｎを算出する最小値算出部５Ｂが構成される。
【００１４】
セレクタ１１は、後述する切換信号Ｓ１の非入力時には、保持部１５に保持されている最大値候補値Ｄｍａ２を比較部１３に比較値Ｄｒｅｆ１として出力し、切換信号Ｓ１の入力時には、保持部１６に保持されている最小値候補値Ｄｍｉ２を最大値候補値Ｄｍａ２に代えて比較部１３に比較値Ｄｒｅｆ１として出力する。比較部１３は、ディジタルデータＤ１と比較値Ｄｒｅｆ１とを比較して大きい値のデータをデータＤｍａ１として出力する。保持部１５は、例えば、ラッチ回路で構成されて、比較部１３から出力されているデータＤｍａ１を内部クロックＣＬＫに同期して最大値候補値Ｄｍａ２として保持（ラッチ）する。また、保持部１５は、後述するリセット信号Ｓｒを入力したときには、最大値候補値Ｄｍａ２をディジタルデータＤ１の取り得る最大値（本例では「ＦＦＦＦ」（１６進数））にリセットする。なお、以下の記載および図面において、ディジタルデータＤ１等のディジタルデータは１６進数で表記するものとする。記憶部１７は、例えば半導体メモリで構成されて、保持部１５から出力されている最大値候補値Ｄｍａ２を後述する書込信号Ｓ２に同期して順次最大値Ｄｍａｘとして記憶する。また、記憶部１７は、制御回路６の要求に応じて、記憶している最大値Ｄｍａｘを制御回路６に出力する。
【００１５】
セレクタ１２は、切換信号Ｓ１の非入力時には、保持部１６に保持されている最小値候補値Ｄｍｉ２を比較部１４に比較値Ｄｒｅｆ２として出力し、切換信号Ｓ１の入力時には、保持部１５に保持されている最大値候補値Ｄｍａ２を最小値候補値Ｄｍｉ２に代えて比較部１４に比較値Ｄｒｅｆ２として出力する。比較部１４は、ディジタルデータＤ１と比較値Ｄｒｅｆ２とを比較して小さい値のデータをデータＤｍｉ１として出力する。保持部１６は、例えば、ラッチ回路で構成されて、比較部１４から出力されているデータＤｍｉ１を内部クロックＣＬＫに同期して最小値候補値Ｄｍｉ２として保持（ラッチ）する。また、保持部１６は、後述するリセット信号Ｓｒを入力したときには、最小値候補値Ｄｍｉ２をディジタルデータＤ１の取り得る最小値（本例では「００００」）にリセットする。記憶部１８は、例えば半導体メモリで構成されて、保持部１６から出力されている最小値候補値Ｄｍｉ２を書込信号Ｓ２に同期して順次最小値Ｄｍｉｎとして記憶する。また、記憶部１８は、制御回路６の要求に応じて、記憶している最小値Ｄｍｉｎを制御回路６に出力する。
【００１６】
タイミング信号生成部１９は、制御回路６によって設定されたタイミングで、内部クロックＣＬＫ、リセット信号Ｓｒ、切換信号Ｓ１および書込信号Ｓ２を生成して、Ａ／Ｄ変換回路２、記憶装置３および各保持部１５，１６に内部クロックＣＬＫを出力し、各保持部１５，１６にリセット信号Ｓｒを出力し、各セレクタ１１，１２に切換信号Ｓ１を出力し、各記憶部１７，１８に書込信号Ｓ２を出力する。本例では、タイミング信号生成部１９は、一例として、図３に示すように、内部クロックＣＬＫの１周期Ｔ１分のパルス幅の切換信号Ｓ１および書込信号Ｓ２を周期Ｔ２でそれぞれ生成して出力する。この場合、タイミング信号生成部１９は、書込信号Ｓ２を切換信号Ｓ１に対して、内部クロックＣＬＫの１周期Ｔ１分だけ遅れたタイミングで生成する。また、タイミング信号生成部１９は、最初の切換信号Ｓ１の出力に同期させて、内部クロックＣＬＫの立ち上がりから内部クロックＣＬＫの半周期分だけの時間長のリセット信号Ｓｒを生成して出力する。
【００１７】
制御回路６は、ＣＰＵおよび内部メモリ等で構成されて、セレクタ４に対する制御、タイミング信号生成部１９に対する内部クロックＣＬＫ等の生成タイミングの設定処理、データ処理回路５からの最大値Ｄｍａｘおよび最小値Ｄｍｉｎの読出処理、および読み出した最大値Ｄｍａｘおよび最小値Ｄｍｉｎに基づくアナログ信号Ｓａについての波形の表示処理を実行する。表示装置７は、例えば、ＣＲＴやＬＣＤを使用して、アナログ信号の波形をラスタ画像（線状に並んだ画素（ビット）の集合体で現される画像）として表示可能に構成されている。
【００１８】
次に、波形表示装置１によるアナログ信号Ｓａの波形表示動作について、図面を参照して説明する。
【００１９】
最初に、アナログ信号ＳａをＡ／Ｄ変換回路２でサンプリングしつつ、アナログ信号Ｓａの波形を表示装置７に表示させる動作について説明する。一例として、図２に示すアナログ信号ＳａがＡ／Ｄ変換回路２によってサンプリングされて、同図に示すディジタルデータＤ１が内部クロックＣＬＫの１周期（周期Ｔ１）毎に出力される構成について説明する。また、一例として、周期Ｔ２で規定される各期間Ｗ１〜Ｗ４において、５つのディジタルデータＤ１がそれぞれ入力されるものとする。
【００２０】
まず、制御回路６が、セレクタ４に対して、Ａ／Ｄ変換回路２からのディジタルデータＤ１がデータ処理回路５に入力可能な状態に制御する。次いで、制御回路６は、タイミング信号生成部１９に対して、内部クロックＣＬＫ等の生成タイミングの設定処理を実行すると共に、内部クロックＣＬＫ等の各種信号の生成を開始させる。これにより、Ａ／Ｄ変換回路２は、入力しているアナログ信号Ｓａのサンプリングを開始して、図３に示すように、アナログ信号ＳａについてのディジタルデータＤ１を周期Ｔ１でデータ処理回路５に出力する。
【００２１】
データ処理回路５では、図３に示すように、各比較部１３，１４が最初のディジタルデータＤ１を入力している期間（データ処理を開始した直後の期間Ｗ１における内部クロックＣＬＫの１周期目）において、タイミング信号生成部１９が各保持部１５，１６にリセット信号Ｓｒを出力し、各セレクタ１１，１２に切換信号Ｓ１を出力する。これにより、保持部１５は、保持している最大値候補値Ｄｍａ２を「ＦＦＦＦ」にリセットし、保持部１６は、保持している最小値候補値Ｄｍｉ２を「００００」にリセットする。また、セレクタ１１は、保持部１６に保持されている最小値候補値Ｄｍｉ２を比較値Ｄｒｅｆ１として比較部１３に出力し、セレクタ１２は、保持部１５に保持されている最大値候補値Ｄｍａ２を比較値Ｄｒｅｆ２として比較部１４に出力する。したがって、比較部１３は、入力している最初のディジタルデータＤ１（「００Ｄ７」）と比較値Ｄｒｅｆ１（「００００」）とを比較して、値の大きなディジタルデータＤ１をデータＤｍａ１（「００Ｄ７」）として出力する。また、比較部１４は、入力している最初のディジタルデータＤ１（「００Ｄ７」）と比較値Ｄｒｅｆ２（「ＦＦＦＦ」）とを比較して、値の小さなディジタルデータＤ１をデータＤｍａ１（「００Ｄ７」）として出力する。また、各比較部１３，１４は、ディジタルデータＤ１および各比較値Ｄｒｅｆ１，Ｄｒｅｆ２の入力開始（内部クロックＣＬＫの立ち上がり）から、内部処理に要する時間だけ遅延してデータＤｍａ１，Ｄｍｉ１をそれぞれ出力する。
【００２２】
次いで、期間Ｗ１における内部クロックＣＬＫの２周期目では、タイミング信号生成部１９は、リセット信号Ｓｒおよび切換信号Ｓ１の生成を停止する。これにより、各保持部１５，１６は、内部クロックＣＬＫの立ち上がりに同期して、各比較部１３，１４から出力されているデータＤｍａ１，Ｄｍｉ１をそれぞれ保持して、最大値候補値Ｄｍａ２および最小値候補値Ｄｍｉ２として出力する。また、セレクタ１１は、最小値候補値Ｄｍｉ２に代えて、保持部１５に保持されている最大値候補値Ｄｍａ２を比較値Ｄｒｅｆ１として比較部１３に出力する。また、セレクタ１２は、最大値候補値Ｄｍａ２に代えて、保持部１６に保持されている最小値候補値Ｄｍｉ２を比較値Ｄｒｅｆ２として比較部１４に出力する。これにより、比較部１３は、入力している次のディジタルデータＤ１（「００ＢＥ」）と比較値Ｄｒｅｆ１（「００Ｄ７」）とを比較して、値の大きな比較値Ｄｒｅｆ１をデータＤｍａ１として出力する。他方、比較部１４は、入力しているディジタルデータＤ１（「００ＢＥ」）と比較値Ｄｒｅｆ２（「００Ｄ７」）とを比較して、値の小さなディジタルデータＤ１をデータＤｍａ１（「００ＢＥ」）として出力する。
【００２３】
以後、期間Ｗ１においては、順次入力する各ディジタルデータＤ１（「００ＡＦ」、「００ＡＡ」および「００Ｃ４」）について、データ処理回路５のセレクタ１１等の各構成要素が上記した内部クロックＣＬＫの２周期目における動作と同様の動作を繰り返すことにより、比較値Ｄｒｅｆ１、データＤｍａ１、最大値候補値Ｄｍａ２、比較値Ｄｒｅｆ２、データＤｍｉ１、および最小値候補値Ｄｍｉ２は、周期Ｔ１毎に、図３に示す値を取得しつつ推移する。具体的には、比較部１３は、ディジタルデータＤ１を順次入力すると共に最大値候補値Ｄｍａ２（比較値Ｄｒｅｆ１として入力している）と比較しつつ、最大値候補値Ｄｍａ２よりもディジタルデータＤ１が大きいときにはディジタルデータＤ１をデータＤｍａ１として出力する。この場合、保持部１５は、保持していた最大値候補値Ｄｍａ２をディジタルデータＤ１で置き換えて、新たな最大値候補値Ｄｍａ２として出力する。他方、比較部１４は、ディジタルデータＤ１を順次入力すると共に最小値候補値Ｄｍｉ２（比較値Ｄｒｅｆ２として入力している）と比較しつつ、最小値候補値Ｄｍｉ２よりもディジタルデータＤ１が小さいときにはディジタルデータＤ１をデータＤｍｉ１として出力する。この場合、保持部１６は、保持していた最小値候補値Ｄｍｉ２をディジタルデータＤ１で置き換えて、新たな最小値候補値Ｄｍｉ２として出力する。
【００２４】
続いて、次の期間Ｗ２では、タイミング信号生成部１９が、この期間Ｗ２の最初の内部クロックＣＬＫに同期して切換信号Ｓ１を生成して、各セレクタ１１，１２に出力する。これにより、期間Ｗ１における内部クロックＣＬＫの１周期目（最初の周期）と同様にして、セレクタ１１は、保持部１６に保持されている最小値候補値Ｄｍｉ２を比較値Ｄｒｅｆ１として比較部１３に出力し、セレクタ１２は、保持部１５に保持されている最大値候補値Ｄｍａ２を比較値Ｄｒｅｆ２として比較部１４に出力する。このため、期間Ｗ２では、比較部１３は、直前の期間Ｗ１におけるディジタルデータＤ１の最小値（「００ＡＡ」）を比較値Ｄｒｅｆ１としてディジタルデータＤ１との比較を開始し、比較部１４は、直前の期間Ｗ１におけるにディジタルデータＤ１の最大値（「００Ｄ７」）を比較値Ｄｒｅｆ２としてディジタルデータＤ１との比較を開始する。本例では、期間Ｗ２の最初のディジタルデータＤ１は、「００ＦＤ」のため、比較部１３は、データＤｍａ１として「００ＦＤ」を出力し、比較部１４は、データＤｍｉ１として「００Ｄ７」を出力する。次いで、各保持部１５，１６が、期間Ｗ２の２番目の内部クロックＣＬＫの立ち上がりに同期して、各比較部１３，１４から出力されているデータＤｍａ１，データＤｍｉ１を保持する。
【００２５】
この期間Ｗ２における内部クロックＣＬＫの２周期目以後は、データ処理回路５では、セレクタ１１は、保持部１５に保持されている最大値候補値Ｄｍａ２を比較値Ｄｒｅｆ１として比較部１３に出力し、セレクタ１２は、保持部１６に保持されている最小値候補値Ｄｍｉ２を比較値Ｄｒｅｆ２として比較部１４に出力する。また、各比較部１３，１４および各保持部１５，１６は、内部クロックＣＬＫの１周期目と同様の処理を繰り返し実行する。これにより、比較部１３は、期間Ｗ２における最後の内部クロックＣＬＫの１周期Ｔ１中において、期間Ｗ２における最終的な最大値（すなわち最大値候補値Ｄｍａ２）として、直前の期間Ｗ１における最小値および期間Ｗ２において入力する各ディジタルデータＤ１のうちの最大値を算出して出力し、比較部１４も、期間Ｗ２における最後の内部クロックＣＬＫの１周期Ｔ１中において、期間Ｗ２における最終的な最小値（すなわち最小値候補値Ｄｍｉ２）として、直前の期間Ｗ１における最大値および期間Ｗ２において入力する各ディジタルデータＤ１のうちの最小値を算出して出力する。
【００２６】
具体的には、この期間Ｗ２では、比較部１３は、順次入力した「００ＦＤ」、「０１２２」、「０１５２」、「０１７４」および「０１５Ｅ」の各ディジタルデータＤ１、並びに、直前の期間Ｗ１の最小値「００ＡＡ」のうちの最大値を期間Ｗ２における最終的なデータＤｍａ１（最大値）として算出する。また、比較部１４は、「００ＦＤ」、「０１２２」、「０１５２」、「０１７４」および「０１５Ｅ」の各ディジタルデータＤ１、並びに、直前の期間Ｗ１の最大値「００Ｄ７」のうちの最小値を期間Ｗ２における最終的なデータＤｍｉ１（最小値）として算出する。このため、比較部１３は、最終的なデータＤｍａ１として「０１７４」を期間Ｗ２の最後に出力し、比較部１４は、最終的なデータＤｍｉ１として「００Ｄ７」を期間Ｗ２の最後に出力する。
【００２７】
また、この期間Ｗ２では、タイミング信号生成部１９が、内部クロックＣＬＫの２周期目に同期して書込信号Ｓ２を生成して、各記憶部１７，１８に出力する。これにより、各記憶部１７，１８は、この書込信号Ｓ２の立ち上がりに同期して、各保持部１５，１６から出力されている最大値候補値Ｄｍａ２（「００Ｄ７」）および最小値候補値Ｄｍｉ２（「００ＡＡ」）をそれぞれ最大値Ｄｍａｘおよび最小値Ｄｍｉｎとして期間Ｗ１を示す情報（「Ｗ１」の文字列。以下、期間情報ともいう）と共に記憶する。なお、各期間Ｗ１，Ｗ２・・と各記憶部１７，１８の各アドレスとを予め対応付けておき、各期間Ｗ１，Ｗ２・・における各最大値Ｄｍａｘおよび各最小値Ｄｍｉｎを対応する各記憶部１７，１８の各アドレスにそれぞれ記憶させることもできる。
【００２８】
以後、各期間Ｗ３，Ｗ４，・・・において、データ処理回路５では、各セレクタ１１，１２、各比較部１３，１４および各保持部１５，１６が、期間Ｗ２と同様の動作を実行する。つまり、直前の期間Ｗ２，Ｗ３，・・・における最小値Ｄｍｉｎを最初の最大値候補値Ｄｍａ２として次の最大値候補値Ｄｍａ２の算出を開始すると共に、その後は直前に算出した最大値候補値Ｄｍａ２を用いて次の最大値候補値Ｄｍａ２の算出を続行し、また、各期間Ｗ３，Ｗ４，・・・における最小値Ｄｍｉｎを算出するときに、直前の期間Ｗ２，Ｗ３，・・・における最大値Ｄｍａｘを最初の最小値候補値Ｄｍｉ２として次の最小値候補値Ｄｍｉ２の算出を開始すると共に、その後は直前に算出した最小値候補値Ｄｍｉ２を用いて次の最小値候補値Ｄｍｉ２の算出を続行することにより、最終的に、各期間Ｗ３，Ｗ４，・・・における最大値Ｄｍａｘおよび最小値Ｄｍｉｎを算出する処理を繰り返す。これにより、各記憶部１７，１８には、既に記憶されている期間Ｗ１における最大値Ｄｍａｘおよび最小値Ｄｍｉｎ（「００Ｄ７」および「００ＡＡ」）と共に、各期間Ｗ２，Ｗ３，Ｗ４，・・・における最大値Ｄｍａｘおよび最小値Ｄｍｉｎが対応する期間情報と共に順次記憶されていく。具体的には、図４に示すように、期間Ｗ２における最大値Ｄｍａｘおよび最小値Ｄｍｉｎとして「０１７４」および「００Ｄ７」が期間Ｗ２を示す期間情報（「Ｗ２」）と共に記憶され、期間Ｗ３における最大値Ｄｍａｘおよび最小値Ｄｍｉｎとして「０１２２」および「００Ｆ５」が期間Ｗ３を示す期間情報（「Ｗ３」）と共に記憶され、期間Ｗ４における最大値Ｄｍａｘおよび最小値Ｄｍｉｎとして「００Ｆ５」および「００２３」が期間Ｗ４を示す期間情報（「Ｗ４」）と共に記憶されていく。
【００２９】
なお、本例の期間Ｗ４では、各比較部１３，１４は、「００Ｃ３」、「００９４」、「００６４」、「００３Ｃ」および「００２３」の各ディジタルデータＤ１を順次入力するが、上記したようにして、直前の期間である期間Ｗ３の最大値「０１２２」および最小値「００Ｆ５」を含めて期間Ｗ４における最終的な最大値および最小値をデータＤｍａ１およびデータＤｍｉ１として算出する。このため、期間Ｗ４の最後に、比較部１３は、期間Ｗ３における最終的な最小値である「００Ｆ５」をデータＤｍａ１として出力し、比較部１４は、期間Ｗ４に入力した最小のディジタルデータＤ１である「００２３」をデータＤｍｉ１として出力する。したがって、期間Ｗ４の直後の期間Ｗ５（図示せず）における書込信号Ｓ２に同期して、各記憶部１７，１８には、図４に示すように、期間Ｗ４における最大値Ｄｍａｘおよび最小値Ｄｍｉｎとして「００Ｆ５」および「００２３」が、期間Ｗ４を示す期間情報（「Ｗ４」）と共に記憶される。
【００３０】
制御回路６は、所定の周期で、データ処理回路５からの最大値Ｄｍａｘおよび最小値Ｄｍｉｎの読出処理、および読み出した最大値Ｄｍａｘおよび最小値Ｄｍｉｎに基づくアナログ信号Ｓａについての波形の表示処理を実行する。具体的には、制御回路６は、データ処理回路５から各期間Ｗ１，Ｗ２，・・・毎の最大値Ｄｍａｘおよび最小値Ｄｍｉｎを順次読み出すと共に、読み出した最大値Ｄｍａｘおよび最小値Ｄｍｉｎに基づいて各期間におけるアナログ信号Ｓａについての１ラスタ分の画像データＤｉ（図５参照）を生成する。この場合、制御回路６は、最大値Ｄｍａｘの上端座標値から最小値Ｄｍｉｎの下端座標値までの長さであって、かつ各期間Ｗ１，Ｗ２，・・・の長さ（周期Ｔ２）に対応する幅の画像データを１ラスタ分の画像データＤｉ（Ｄｉ１，Ｄｉ２，Ｄｉ３，Ｄｉ４・・）として生成する。次いで、制御回路６は、生成した各期間Ｗ１，Ｗ２，・・・毎の画像データＤｉを表示装置７に出力する。表示装置７は、図５に示すように、その画面７ａ上に、入力した各画像データＤｉ（斜線を付した部分）を時間軸方向に沿って並べて表示させる。これにより、各期間Ｗ１，Ｗ２，・・・においてサンプリングされた複数（本例では５つ）のディジタルデータＤ１が、時間軸方向において画像データＤｉに圧縮された状態で、アナログ信号Ｓａの波形が表示装置７に表示される。この場合、上記したように、データ処理回路５は、各期間Ｗ２，Ｗ３，Ｗ４，・・・における最大値Ｄｍａｘを算出するときに、直前の期間におけるディジタルデータＤ１の最小値を比較値Ｄｒｅｆ１としてディジタルデータＤ１との比較を行うと共に、最小値Ｄｍｉｎを算出するときにも、直前の期間におけるにディジタルデータＤ１の最大値を比較値Ｄｒｅｆ２としてディジタルデータＤ１とを比較している。このため、各期間Ｗ１，Ｗ２，Ｗ３，Ｗ４の各画像データＤｉ（Ｄｉ１，Ｄｉ２，Ｄｉ３，Ｄｉ４）は、図５に示すように、それぞれの上端座標値，下端座標値が、（Ｄ７，ＡＡ）、（１７４，Ｄ７）、（１２２，Ｆ５）、（Ｆ５，２３）となる結果、互いに連続した状態で表示装置７に表示される。
【００３１】
次に、記憶装置３に記憶されているディジタルデータＤ１を表示装置７に表示させる動作について説明する。
【００３２】
まず、制御回路６が、セレクタ４に対して、記憶装置３に記憶されているディジタルデータＤ１がデータ処理回路５に入力可能な状態に制御する。次いで、制御回路６は、タイミング信号生成部１９に対して、内部クロックＣＬＫ等の生成タイミングの設定処理を実行すると共に、内部クロックＣＬＫ等の各種信号の生成を開始させる。内部クロックＣＬＫの供給により、記憶装置３は、記憶しているディジタルデータＤ１を読み出してデータ処理回路５に出力する。その後においては、データ処理回路５、制御回路６および表示装置７は、Ａ／Ｄ変換回路２によって生成されたディジタルデータＤ１に対する上記の動作と同一の動作を行う。したがって、この波形表示装置１では、記憶装置３に記憶されているディジタルデータＤ１についても、補間処理を実行することなく、１ラスタ分の各画像データ同士が連続した状態でアナログ信号Ｓａの波形が表示装置７に表示される。
【００３３】
このように、このデータ処理回路５によれば、アナログ信号Ｓａをサンプリングして得られたディジタルデータＤ１に基づき、一定の周期Ｔ２（各期間Ｗ１，Ｗ２，・・・）における最大値Ｄｍａｘおよび最小値Ｄｍｉｎを算出するときに、直前の周期における最小値Ｄｍｉｎを最大値候補値Ｄｍａ２としてこの最大値Ｄｍａｘの算出を開始すると共に、直前の周期における最大値Ｄｍａｘを最小値候補値Ｄｍｉ２として最小値Ｄｍｉｎの算出を開始することにより、アナログ信号Ｓａについての各期間Ｗ１，Ｗ２，・・・毎の補間処理を実施することなく、互いに連続する各画像データＤｉ１，Ｄｉ２，・・・を生成することができる。このため、補間処理を実施しない（補間データを算出しない）分だけ、１ラスタ分の各画像データＤｉ１，Ｄｉ２，・・・を短時間で生成できる。したがって、このデータ処理回路５を備えた波形表示装置１によれば、算出した各画像データＤｉ１，Ｄｉ２，・・・に基づいてアナログ信号Ｓａの波形を表示装置７に短時間で表示させることができる。
【００３４】
なお、本発明は、上記の構成に限定されない。例えば、データ処理回路５の動作クロックとしての内部クロックＣＬＫをＡ／Ｄ変換回路２のサンプリングクロックおよび記憶装置３の読み出し用クロックとしているが、内部クロックＣＬＫとは異なる周波数のクロックをＡ／Ｄ変換回路２用のサンプリングクロックとする構成や、記憶装置３の読み出し用クロックとする構成を採用することもできる。この構成では、図１中のディジタルデータＤ１の伝送路、例えば、セレクタ４の出力ラインに内部クロックＣＬＫに同期して作動するフリップフロップ（図示せず）を配置して、ディジタルデータＤ１を内部クロックＣＬＫに同期させるのが好ましい。また、一例として、最初の期間Ｗ１の開始直後に生成される切換信号Ｓ１と同一タイミングでリセット信号Ｓｒを生成する例について説明したが、期間Ｗ１の開始前に、リセット信号Ｓｒを予め生成して各保持部１５，１６の保持データをリセットする構成を採用することもできる。
【図面の簡単な説明】
【００３５】
【図１】波形表示装置１の構成を示すブロック図である。
【図２】アナログ信号ＳａおよびそのディジタルデータＤ１を示す波形図である。
【図３】データ処理回路５の動作を説明するためのタイミングチャートである。
【図４】各記憶部１７，１８における各期間Ｗ１，Ｗ２，・・・の最大値Ｄｍａｘ、最小値Ｄｍｉｎおよび期間情報の記憶状態を示す説明図である。
【図５】表示装置７の画面７ａへの各画像データＤｉの表示状態を示す説明図である。
【符号の説明】
【００３６】
１  波形表示装置
２  Ａ／Ｄ変換回路
５  データ処理回路
５Ａ  最大値算出部
５Ｂ  最小値算出部
６  制御回路
７  表示装置
１１，１２  セレクタ
１３，１４  比較部
１５，１６  保持部
１７，１８  記憶部
Ｄ１  ディジタルデータ
Ｄｉ  画像データ
Ｄｍａ２  最大値候補値
Ｄｍｉ２  最小値候補値
Ｄｍａｘ  最大値
Ｄｍｉｎ  最小値
【図１】
2007047095.tif 000003
【図２】
2007047095.tif 000004
【図３】
2007047095.tif 000005
【図４】
2007047095.tif 000006
【図５】
2007047095.tif 000007