(57)【要約】【課題】  データ記録装置で、書き込み等のアクセスやステータス確認が複雑で、アクセス可能なデータのサイズが異なるために、単純なコピー等を簡易・高速にすることができなくなっている。【解決手段】  映像記録再生装置１に、記録装置５へのアクセスを制御するシーケンサ付制御回路４を組み込むことによって、複数のステップを連続して実行でき、記録装置５への書き込みを高速に行うことを可能にする。【選択図】  図１
2007079942.tif 000002
【特許請求の範囲】
【請求項１】
再生されるべきデータを蓄える記録装置と、
前記記録装置へのアクセス要求を発行するＣＰＵと、
前記ＣＰＵからのステータスリードのアクセス要求に対して、前記記録装置からのアクセス時間の延長を要求する信号の解除を待って、前記ＣＰＵにステータスリード結果を返すシーケンサ付制御回路とを備えたことを特徴とするデータ記録再生装置。
【請求項２】
再生されるべきデータを蓄える記録装置と、
前記記録装置へのアクセス要求を発行するＣＰＵと、
前記ＣＰＵと前記記録装置との間に介在して前記記録装置へのアクセスを制御するためのシーケンサ付制御回路とを備え、
前記シーケンサ付制御回路は、
複数のステップを格納するシーケンス格納部と、
前記シーケンス格納部に格納されたステップを実行するステップ実行部とを有することを特徴とするデータ記録再生装置。
【請求項３】
再生されるべきデータを蓄える記録装置と、
前記記録装置へのアクセス要求を発行するＣＰＵと、
前記ＣＰＵと前記記録装置との間に介在して前記記録装置へのアクセスを制御するためのシーケンサ付制御回路とを備え、
前記シーケンサ付制御回路は、
データ書き込みを行うステップと、書き込み後にバッファ状態の確認を行うステップとを格納するシーケンス格納部と、
前記シーケンス格納部に格納されたステップを実行するステップ実行部とを有することを特徴とするデータ記録再生装置。
【請求項４】
再生されるべきデータを蓄える記録装置と、
前記記録装置へのアクセス要求を発行するＣＰＵと、
前記ＣＰＵと前記記録装置との間に介在して前記記録装置へのアクセスを制御するためのシーケンサ付制御回路とを備え、
前記シーケンサ付制御回路は、
データ書き込みを行うステップと、書き込み後に前記記録装置のバッファ状態の確認を行うステップとを格納するとともに、前記記録装置のバッファ状態と設定値とを比較するコンパレータを有するシーケンス格納部と、
前記シーケンス格納部に格納されたステップを実行するステップ実行部とを有することを特徴とするデータ記録再生装置。
【請求項５】
再生されるべきデータを蓄える記録装置と、
前記記録装置へのアクセス要求を発行するＣＰＵと、
前記ＣＰＵと前記記録装置との間に介在して前記記録装置へのアクセスを制御するためのシーケンサ付制御回路とを備え、
前記シーケンサ付制御回路は、
データ書き込みを行うステップと、ダミーデータを書き込みするステップとを格納するとともに、ダミーデータ切り換え部を有するシーケンス格納部と、
前記シーケンス格納部に格納されたステップを実行するステップ実行部とを有することを特徴とするデータ記録再生装置。
【請求項６】
再生されるべきデータを蓄える記録装置と、
前記記録装置へのアクセス要求を発行するＣＰＵと、
前記ＣＰＵと前記記録装置との間に介在して前記記録装置へのアクセスを制御するためのシーケンサ付制御回路とを備え、
前記シーケンサ付制御回路は、
複数のデータ書き込みを行うステップを格納するとともに、書き込むデータを切り換える転送元切り換え部を有するシーケンス格納部と、
前記シーケンス格納部に格納されたステップを実行するステップ実行部とを有することを特徴とするデータ記録再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ記録再生装置に関し、特に、映像データの記録再生装置における記録装置へのアクセスを簡易化・高速化するための手段としてシーケンサ付制御回路を有するデータ記録再生装置に関するものである。
【背景技術】
【０００２】
従来の光記録装置・磁気記録装置はパーソナルコンピュータのような高速なマイクロプロセッサ（ＣＰＵ）で用いられるデータを記録するための記録装置が一般的であったため、家庭用映像記録再生装置等に使う場合には、比較的低速なＣＰＵでの制御を行うために、複雑な処理を長時間行う必要があった。
【０００３】
近年、ＤＶＤレコーダ等ではダビングを高速に行うとか、複数のテレビ番組を同時に記録するとかにより、記録装置へのアクセスの高速化や応答性の向上等という要望が高まってきている。
【０００４】
このような処理を高速化するために、大量のデータバッファを備えて、複数のＨＤＤ（ハードディスクドライブ）を並列化して高速化する取り組みをしている場合もある（特許文献１参照）。
【特許文献１】特開２００２−３５４２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
データ記録再生装置には、書き込み等のアクセスやステータス確認が複雑であったり、アクセス可能な単位が異なる等によって、単純にコピーができずにアクセス方法を変更する必要があったりする。このようなことが処理の簡易化・高速化への課題になっていた。
【０００６】
まず、従来のデータ記録再生装置における記録装置への電源投入直後等にアクセスを行った場合の課題について説明する。
【０００７】
記録装置は、規格で定められた時間内でアクセスを行うことができない場合には、ＩＯＲＤＹ（ウェイト）信号を制御回路に返すことによりアクセス時間の延長を要求する。通常は、ＩＯＲＤＹ信号は規格で定められた期間しか出すことができないのであるが、電源投入直後の初期化中等では、規格に定められたよりも長い時間ＩＯＲＤＹを出力し続ける必要が出てくる。このことによって、制御回路にアクセス要求を出したＣＰＵは、非常に長い時間待たされてしまうことになる。待たされている間ＣＰＵは、他の仕事を行うことができないため、電源投入後できるだけ早急に記録や再生を行いたい利用者を待たせることになってしまう。
【０００８】
次に、従来の記録装置に対するデータ書き込みとバッファの即時フラッシュを行う場合の課題について説明する。
【０００９】
記録装置内のバッファに対してデータが格納されると、記録装置は、データ転送の完了の応答やバッファ内のデータを即時メディアに書き込むためのコマンドへの応答を、制御回路へ返す。ところが、制御回路では、バッファ内に格納されたデータが、実際にメディアに書き込みされたかどうかが分からない。停電等により記録装置上のバッファにあったデータが失われたりしないためには、バッファ内のデータを即座に書き込むコマンドを発生することにより対応することができる。記録装置に確実にデータを記録するためには、データライト毎に、バッファ内のデータを即座に書き込み指示をするコマンドを発行させればよいのであるが、データ転送に対する応答とバッファ内データ書き込みそれぞれに対して、ライト終了通知や、アクセス完了通知を行っていたのでは、バッファフラッシュを行わない場合と比較してデータ転送速度が遅くなってしまう。
【００１０】
次に、従来のデータ記録再生装置における記録装置に対するデータ書き込みとその書き込みチェックを行った場合の課題について説明する。
【００１１】
高速にデータ転送を行うためには、記録装置のバッファに十分な空き容量があるのを確認してから、データ転送を行う必要があるため、記録装置のバッファの残量を確認する。光記録装置等では、バッファのデータをＤＶＤ等へ記録するのに転送より相当長い時間がかかるために、制御回路にアクセス要求を出したＣＰＵは、記録装置のバッファに次のデータ転送を行えるだけ十分な空きがあるのを確認するまで、何度もバッファの残量確認を繰り返すことになる。バッファの空き状態の確認を繰り返すために制御回路にアクセスしている間は、ＣＰＵは他の作業をすることもできない。バッファに空きができたら直ぐに次のデータ転送を行うためには頻繁に空き状態の確認を行うとすれば、空き状態確認のためにＣＰＵが占有されてしまう時間が長くなり、データ書き込み以外のデータ記録再生装置の応答性が下がってしまう。また、空き状態の確認を頻繁に行わないとすると、バッファに十分な空き容量ができてから、データ転送を開始するまでの時間が長くなってしまい、平均するとデータ転送が遅くなってしまう。
【００１２】
次に、従来のデータ記録再生装置における記録装置に対するデータ書き込み時において、記録装置の書き込み単位と一致しないサイズのデータを書き込む場合の課題について説明する。
【００１３】
記録装置は、例えば書き込みの単位として３２キロバイトの整数倍しかとれないものとする。ＣＰＵは、例えばＲＡＭ上に蓄えられていた３０キロバイトのデータを記録装置の０ｘ００００番地に対してライトを行おうとする。ところが、記録装置のデータ書き込み単位が３２キロバイトであったために、まず記録装置の０ｘ７８００番地から２キロバイトのデータを読み出して、ＲＡＭの０ｘ７８００に格納する。その後、ＲＡＭ上の０ｘ００００〜０ｘ７ＦＦＦにある３２キロバイトのデータライトを行う。
【００１４】
例えば、光記録装置の１つであるＤＶＤ−ＲＷドライブ等では、読み出しは２キロバイト単位で行えるが、書き込みに関しては３２キロバイト単位で行っている。このため、高速にＤＶＤ−ＲＷへ書き込みを行う場合において、仮にリード・ライトに係る時間が同じだとしても、３０キロバイトのデータ書き込みを行うために、２キロバイトの読み出し後に３２キロバイトの書き込みを行うのでは、３４／３０倍の時間がデータ転送に必要となる。
【課題を解決するための手段】
【００１５】
上記各課題を解決するため、本発明では、記録装置に対してシーケンシャルな動作を行わせることのできるシーケンサ付制御回路を用いて、記録装置にアクセスを行う。
【００１６】
具体的に説明すると、請求項１に記載の発明は、記録装置からの想定外ほど長いウェイト信号が発生する場合にも処理を行えるように、ステータスリードアクセス等の基本的なアクセスを自動化することによって、ドライブがアクセス可能になったことを確認する機能を実現するものである。つまり、本発明は、電源投入時等のアクセスを即時には受け付けられない状態におけるアクセスの効率化を行うために、ＣＰＵからのアクセス要求を受けて、コマンドを自動で発行し、記録装置からのＩＯＲＤＹ（ウェイト）信号が来ている間だけ処理を延長して、ＩＯＲＤＹ信号が解除されたのちＣＰＵへの割り込みを発生させることのできるシーケンサ付制御回路を備えている。
【００１７】
請求項２に記載の発明は、複数のステップを格納して一連の手順を指定することにより、データ転送コマンドと、転送したデータに対する操作や確認を行うコマンドとを１つのコマンドであるかのごとく実行するものである。つまり、本発明は、複数のステップを実行する手段を実装することによって、例えばデータ書き込みコマンドと、データの書き込み制御・状況確認コマンドとを発生させて、その完了後、ＣＰＵへの割り込みを発生させるシーケンサ付制御回路を備えている。
【００１８】
請求項３に記載の発明は、記録装置へデータ書き込みを行い、書き込み後に記録装置のバッファ状態の確認を行い、このバッファの状態が特定の状態になるまで、状態確認を繰り返すものである。つまり、本発明は、データの転送後に、記録装置へのデータ書き込みがなされたかどうかを調べるようにバッファの状況をチェックして、特定の状態になったら、次のデータを転送するようにするものである。
【００１９】
請求項４に記載の発明は、データ書き込みを行い、書き込み後にバッファ状態の確認を行い、そのバッファの状態を確認しながら、全データが書き込まれるまで、データバッファの状態に応じてデータ書き込みを繰り返すものである。つまり、本発明は、データの転送後に、記録装置へのデータ書き込みがなされたかどうかを調べるようにバッファの状況をチェックして、次のデータを転送するようにする。そのときに転送するデータサイズは、バッファの空き状態に応じて、自動的に最適な値を選択するものである。
【００２０】
請求項５に記載の発明は、転送対象のデータサイズに合わせるために、データをパディングして、転送するデータサイズを変更して書き込みする機能を実現するものである。つまり、本発明は、扱えるデータの単位を任意に設定することができない記録装置におけるコピー等において、転送するデータにダミーデータを付加することによって、転送単位を揃えるという機能を実現するものである。
【００２１】
請求項６に記載の発明は、転送対象のデータサイズに合わせるために、ライトするデータを別のデータとマージして、書き込みをする機能を実現するものである。つまり、本発明は、扱えるデータの単位を任意に設定することができない記録装置におけるコピー等において、転送するデータに別のデータを付加することによって、転送単位を揃えるという機能を実現するものである。
【発明の効果】
【００２２】
請求項１に記載の発明によれば、電源投入直後等で記録装置そのものが、内部で初期化動作をしているような規格を満たせないような場合において、初期化終了を自動的に確認できるようにして、映像記録再生装置が電源投入から高速な起動を可能にする。
【００２３】
請求項２に記載の発明によれば、複合的なアクセスを記録装置に対して行う場合に、複数のコマンドをまとめて処理できるために、それぞれのコマンドの結果確認等を自動化することによって、ＣＰＵの負荷を軽くして、高速なアクセスを達成することを可能にする。
【００２４】
請求項３に記載の発明によれば、記録動作を高速に行うには、記録装置上のバッファあふれが発生しないように、バッファデータの確認を行う必要がある点に鑑みて、データ書き込み時にデータ転送と、記録装置上のバッファの状況確認を迅速に行うことによって、高速にデータ書き込みを行うことができる。
【００２５】
請求項４に記載の発明によれば、記録装置上のバッファの空き状態を確認しながら、空きが特定の状態になったら、データ書き込みを継続することによって、高速な書き込みを可能にする。
【００２６】
請求項５に記載の発明によれば、転送しようとするデータが、記録装置での書き込み単位に合っていない場合に、記録装置に書き込むデータの特定の部分から先に意味のないデータをパディングすることによって、記録装置の書き込み単位に合わせる。これにより、リードモディファイライト等を行う必要がなくなるために、高速にデータ書き込みが行える。
【００２７】
請求項６に記載の発明によれば、転送しようとするデータが、記録装置での書き込み単位に合っていない場合に、記録装置に書き込むデータの特定の部分から先に別の転送元からのデータを書き込むことによって、記録装置の書き込み単位に合わせる。これにより、リードモディファイライト等を行う必要がなくなるために、高速にデータ書き込みが行える。
【発明を実施するための最良の形態】
【００２８】
図１は、本発明に係るデータ記録再生装置の構成例を示している。図１のデータ記録再生装置は、映像記録再生装置１と、記録装置５とで構成されている。映像記録再生装置１は、ＣＰＵ２で制御されており、ＲＡＭ３に蓄えている録画したデータを、シーケンサ付制御回路４を用いて、記録装置５に録画する。ＣＰＵ２と、ＲＡＭ３と、シーケンサ付制御回路４とは、映像記録再生装置１の内部でデータバス６により接続されている。再生する場合は、記録装置５からシーケンサ付制御回路４を用いて読み出したデータをＲＡＭ３に格納する。シーケンサ付制御回路４と、記録装置５とは、通常ＡＴＡ又はＡＴＡＰＩと呼ばれる規格化されたプロトコルで互いに接続されている。
【００２９】
図２は、図１中のシーケンサ付制御回路４の第１の構成例を示している。図２のシーケンサ付制御回路４は、記録装置５に対してコマンド送信やデータ転送やレスポンス受信を担当するステップ実行部７と、ＣＰＵ２から設定されたシーケンスを蓄えるシーケンス格納部８とから構成される。シーケンス格納部８には、第１ステップ格納部９と、第２ステップ格納部１０とがある。
【００３０】
図３は、図２のシーケンサ付制御回路４による第１のシーケンスに基づく制御フロー図である。ここでは、次のようなシーケンス情報が図２中の第１ステップ格納部９に格納されているものとする。
【００３１】
第１ステップ：ステータスリードを行い、ＩＯＲＤＹ信号を受信したらＩＯＲＤＹ信号が解除されるまで待つ。ＩＯＲＤＹ信号の解除後、ステータスリードが終了したことを割り込みとしてＣＰＵ２に通知する。
【００３２】
図３によれば、ＣＰＵ２は、記録装置５の接続の有無や記録装置５の動作状態等を確認するために、シーケンサ付制御回路４にアクセスして、第１ステップ格納部９にシーケンスの設定を行う。シーケンサ付制御回路４は、第１ステップ格納部９に格納されたシーケンスに基づいて、記録装置５にステータスリードアクセスを行う。初期化動作中の記録装置５に対して、ステータスレジスタのアクセスを行う。このとき、記録装置５は、初期化動作を実行中であるために、シーケンサ付制御回路４からのアクセスに対して規格で定められた時間内ではアクセスを終えることができず、ＩＯＲＤＹ信号を出して、ステータスを返すという応答を遅らせる。記録装置５からの応答が帰って来ると、シーケンサ付制御回路４は、シーケンス格納部８に格納されたシーケンスを終了することによって、ＣＰＵ２に対して割り込みを発生させて、ＣＰＵ２にステータスリード結果を返す。
【００３３】
図４は、図２のシーケンサ付制御回路４による第２のシーケンスに基づく制御フロー図である。ここでは、次のようなシーケンス情報が図２中の第１ステップ格納部９及び第２ステップ格納部１０に格納されているものとする。
【００３４】
第１ステップ：ＤＭＡライトを行う。データ転送が終了したら第２ステップへ進む。
【００３５】
第２ステップ：フラッシュキャッシュコマンドを発行する。フラッシュキャッシュコマンドが完了したことを割り込みとしてＣＰＵ２に通知する。
【００３６】
図４によれば、第１ステップとして記録装置５へのデータ書き込みを行い、第１ステップが完了したら、第２ステップとしてフラッシュキャッシュという記録装置５上のバッファの書き込みを行い、完了したらＣＰＵ２に通知する。
【００３７】
図５は、図２のシーケンサ付制御回路４による第３のシーケンスに基づく制御フロー図である。ここでは、次のようなシーケンス情報が図２中の第１ステップ格納部９及び第２ステップ格納部１０に格納されているものとする。
【００３８】
第１ステップ：ＤＭＡライトを行う。データ転送が終了したら第２ステップへ進む。
【００３９】
第２ステップ：リードバッファキャパシティコマンドを発行する。記録装置５上のバッファの空き情報を確認したら、割り込みとしてＣＰＵ２に通知する。
【００４０】
図５によれば、第１ステップとして記録装置５へのデータ書き込みを行い、第１ステップが完了したら、第２ステップとしてリードバッファキャパシティというコマンドを発行して、記録装置５上のバッファの空き状態をチェックしたらＣＰＵ２に通知する。
【００４１】
図６及び図７は、図２のシーケンサ付制御回路４による第４のシーケンスに基づく制御フロー図である。ここでは、次のようなシーケンス情報が図２中の第１ステップ格納部９及び第２ステップ格納部１０に格納されているものとする。
【００４２】
第１ステップ：ＤＭＡライトを行う。ＤＭＡライトがＯＫで終了すれば、第２ステップへ進む。ＤＭＡライトがＮＧ（エラー）で終了すれば、ＣＰＵ２に割り込みをかけて終了する。
【００４３】
第２ステップ：フラッシュキャッシュコマンドを発行する。フラッシュキャッシュコマンドがＯＫで終了して、かつ転送すべき全データを転送していれば、ＣＰＵ２に割り込みをかけて終了する。フラッシュキャッシュコマンドがＯＫで終了して、かつ転送すべきデータが残っていれば、転送開始アドレスと転送長とを変更して第１ステップへ戻る。フラッシュキャッシュコマンドがＮＧで終了すれば、ＣＰＵ２に割り込みをかけて終了する。
【００４４】
図６によれば、記録装置５上のバッファのフラッシュを行う場合にエラーが発生しないとき、シーケンス格納部８の設定によって、終了すべき条件を満たすまで、動作を繰り返していく。
【００４５】
図７は、フラッシュを行った結果エラーが発生したとき、シーケンス格納部８の設定によって、繰り返し動作が途中で中断される場合を示している。
【００４６】
図８は、図２のシーケンサ付制御回路４による第５のシーケンスに基づく制御フロー図である。ここでは、次のようなシーケンス情報が図２中の第１ステップ格納部９及び第２ステップ格納部１０に格納されているものとする。
【００４７】
第１ステップ：ＤＭＡライトを行う。データ転送が終了したら第２ステップへ進む。
【００４８】
第２ステップ：リードバッファキャパシティコマンドを発行する。全データ転送が終了した場合、ＣＰＵ２に割り込みをかけて終了する。転送すべきデータが残っている場合には、リードバッファキャパシティコマンドで取得したバッファの空き容量を用いて、（次の転送開始アドレス）＝（前回の第１ステップでの転送開始アドレス）＋（前回のデータ転送量）、（次の転送データ量）＝（バッファの空き容量）として、第１ステップへ戻る。
【００４９】
図８によれば、転送データがメディアに書き込まれて、次のデータをバッファに書き込むためのバッファの空きがあるかどうかを、リードキャパシティコマンドを発行することにより調べ、バッファの空き領域のサイズをレスポンスとして入手する。入手できた空き領域サイズを用いて、再度ＤＭＡライトを行う。全てのデータの転送が終わるまで、ＤＭＡライトコマンドの発行及びリードキャパシティコマンドの発行を繰り返し、全てのデータの転送が終わると、ＣＰＵ２に割り込みをかけて終了する。
【００５０】
図９は、図１中のシーケンサ付制御回路４の第２の構成例を示している。図９のシーケンサ付制御回路４は、第１及び第２ステップ格納部９，１０に加えてコンパレータ１１をシーケンス格納部８に備えている。
【００５１】
図１０は、図９のシーケンサ付制御回路４による第１のシーケンスに基づく制御フロー図である。ここでは、次のようなシーケンス情報が図９中の第１ステップ格納部９及び第２ステップ格納部１０に格納されているものとする。
【００５２】
第１ステップ：ＤＭＡライトを行う。データ転送が終了したら第２ステップへ進む。
【００５３】
第２ステップ：リードバッファキャパシティコマンドを発行する。リードバッファキャパシティコマンドで取得したバッファの空きが、設定していた値と比べて空きが大きくなれば、ＣＰＵ２に割り込みをかけて終了する。設定していた値より、空きが少ない場合には、第２ステップを繰り返す。
【００５４】
図１０によれば、書き込んだデータがメディアに書き込まれて、次のデータをバッファに書き込むためのバッファの空きがあるかどうかを調べるため、リードキャパシティコマンドを発行することにより、バッファの空き領域のサイズをレスポンスとして入手する。入手できた空き領域サイズを、シーケンス格納部８に設定した値とコンパレータ１１にて比較する。空き領域サイズが設定していた値より大きくなるまで、リードキャパシティコマンドの発行を繰り返す。空き領域サイズが設定値より大きくなったら、ＣＰＵ２に割り込みをかけて通知する。
【００５５】
図１１は、図９のシーケンサ付制御回路４による第２のシーケンスに基づく制御フロー図である。ここでは、次のようなシーケンス情報が図９中の第１ステップ格納部９及び第２ステップ格納部１０に格納されているものとする。
【００５６】
第１ステップ：ＤＭＡライトを行う。データ転送が終了したら第２ステップへ進む。
【００５７】
第２ステップ：リードバッファキャパシティコマンドを発行する。全データ転送が終了した場合、ＣＰＵ２に割り込みをかけて終了する。転送すべきデータが残っている場合で、かつリードバッファキャパシティコマンドで取得したバッファの空き容量が、設定していた値と比べて大きければ、（次の転送開始アドレス）＝（前回の第１ステップでの転送開始アドレス）＋（前回のデータ転送量）、（次の転送データ量）＝（ＣＰＵ２が設定していたデータ量）として、第１ステップへ戻る。転送すべきデータが残っている場合で、かつ設定していた値より空きが少ない場合には、第２ステップを繰り返す。
【００５８】
図１１によれば、書き込んだデータがメディアに書き込まれて、次のデータをバッファに書き込むためのバッファの空きがあるかどうかを、リードキャパシティコマンドを発行することによりバッファの空き領域のサイズを、レスポンスとして入手する。入手できた空き領域サイズを、シーケンス格納部８に設定した値とコンパレータ１１にて比較する。空き領域のサイズが、設定していた値より小さい場合には、リードキャパシティコマンドの発行を繰り返す。空き領域サイズが、設定していた値より大きくなると、第１ステップに戻りＤＭＡライトを実行する。全てのデータの転送が終わると、ＣＰＵ２に割り込みをかけて終了する。
【００５９】
図１２は、図１中のシーケンサ付制御回路４の第３の構成例を示している。図１２のシーケンサ付制御回路４は、第１及び第２ステップ格納部９，１０に加えてダミーデータ切り換え部１２をシーケンス格納部８に備えている。記録装置５は、３２キロバイトの整数倍を書き込みブロックサイズとするものである。
【００６０】
図１３は、図１２のシーケンサ付制御回路４によるＲＡＭ３から記録装置５へのデータ転送図である。ここでは、次のようなシーケンス情報が図１２中の第１ステップ格納部９及び第２ステップ格納部１０に格納されているものとする。
【００６１】
第１ステップ：ＤＭＡライトを行う。設定したデータ長まで、データ転送が終了したら第２ステップへ進む。
【００６２】
第２ステップ：ダミーデータを記録装置５に書き込む。設定したデータ長までデータを転送したら、ＣＰＵ２に割り込みをかけて終了する。
【００６３】
図１３によれば、ＣＰＵ２は、ＲＡＭ３上に蓄えられていた３０キロバイトのデータを記録装置５の０ｘ００００番地に対してライトを行おうとした。これに応えて、第１ステップにおいて、ＲＡＭ３から送られたデータ３０キロバイトを記録装置５にライトし、第２ステップにおいて、ダミーデータとして２キロバイトを記録装置５にライトする。
【００６４】
ここでは、データの転送元としてＲＡＭ３を想定したが、転送元は別の記録装置でもよいし、何らかのフォーマット変換をするような回路であっても構わない。書き込もうとするデバイスに制約があるため書き込もうとするデータだけでは条件を満たせない場合に、余分なデータを付加する場合の全てに対して有効である。
【００６５】
図１４は、図１中のシーケンサ付制御回路４の第４の構成例を示している。図１４のシーケンサ付制御回路４は、第１及び第２ステップ格納部９，１０に加えて転送元切り換え部１３をシーケンス格納部８に備えている。記録装置５は、３２キロバイトの整数倍を書き込みブロックサイズとするものである。
【００６６】
図１５は、図１４のシーケンサ付制御回路４によるＲＡＭ３から記録装置５へのデータ転送図である。ここでは、次のようなシーケンス情報が図１４中の第１ステップ格納部９及び第２ステップ格納部１０に格納されているものとする。
【００６７】
第１ステップ：ＤＭＡライトを行う。設定したデータ長まで、データ転送が終了したら第２ステップへ進む。
【００６８】
第２ステップ：書き込まれるデータの転送元を切り換えて、ＤＭＡライトを行う。設定したデータ長までデータを転送したら、ＣＰＵ２に割り込みをかけて終了する。
【００６９】
図１５によれば、ＣＰＵ２は、ＲＡＭ３上に蓄えられていた１５８キロバイトのデータを記録装置５の０ｘ０００００番地に対してライトを行おうとしたが、記録装置５のデータ書き込み単位が３２キロバイトであったために、ＲＡＭ３上の０ｘ０００００番地から１５８キロバイトを記録装置５に書き込み、その後に０ｘ４００００から２キロバイトを記録装置５に書き込む。
【００７０】
ここでは、データの転送元としてＲＡＭ３を想定したが、転送元は別の記録装置でもよいし、何らかのフォーマット変換をするような回路であっても構わない。また、書き込みを行う前に、記録装置５から読み出したデータをＲＡＭ３上においておくことにより、リードモディファイライトのような使い方も可能である。また、別の転送元のデータを付与する部分を、書き込もうとしたデータの後半に付加するのではなく、前半に付加することも可能である。前半にも、後半にも、前半と後半と両方にも、付加することにより、転送データが、書き込み単位に合っていないのを調整するだけでなく、書き込み開始アドレスが書き込み単位の境界部に揃っていない場合の調整にも使うことができる。
【００７１】
なお、上記各実施形態ではシーケンサ付制御回路４にて２つのステップ格納部を持つ構成例を示したが、１つのステップで十分な制御の場合には、１つのステップ格納部から構成されて、１つのステップを実行することとしてもよいし、３つ以上のステップで制御がなされる場合には、３つ以上のステップ格納部から構成されて、３つ以上のステップを実行することとしてもよい。また、以上の説明ではダビングをするような動作についての高速化を主眼としたが、複数の番組を同時に録画するような場合にも、高速性や高応答性の効果が得られる。
【産業上の利用可能性】
【００７２】
以上説明してきたとおり、本発明に係るデータ記録再生装置は、プロセッサの処理の低減を図り、複合的な処理の高速化を実現する機能を有し、家庭用映像記録装置等として有用である。また、パーソナルコンピュータ、プリンタ、複写機等の用途にも応用できる。
【図面の簡単な説明】
【００７３】
【図１】本発明に係るデータ記録再生装置の構成例を示すブロック図である。
【図２】図１中のシーケンサ付制御回路の第１の構成例を示すブロック図である。
【図３】図２のシーケンサ付制御回路による第１のシーケンスに基づく制御フロー図である。
【図４】図２のシーケンサ付制御回路による第２のシーケンスに基づく制御フロー図である。
【図５】図２のシーケンサ付制御回路による第３のシーケンスに基づく制御フロー図である。
【図６】図２のシーケンサ付制御回路による第４のシーケンスに基づくエラーなしの場合の制御フロー図である。
【図７】図２のシーケンサ付制御回路による第４のシーケンスに基づくエラーありの場合の制御フロー図である。
【図８】図２のシーケンサ付制御回路による第５のシーケンスに基づく制御フロー図である。
【図９】図１中のシーケンサ付制御回路の第２の構成例を示すブロック図である。
【図１０】図９のシーケンサ付制御回路による第１のシーケンスに基づく制御フロー図である。
【図１１】図９のシーケンサ付制御回路による第２のシーケンスに基づく制御フロー図である。
【図１２】図１中のシーケンサ付制御回路の第３の構成例を示すブロック図である。
【図１３】図１２のシーケンサ付制御回路によるＲＡＭから記録装置へのデータ転送図である。
【図１４】図１中のシーケンサ付制御回路の第４の構成例を示すブロック図である。
【図１５】図１４のシーケンサ付制御回路によるＲＡＭから記録装置へのデータ転送図である。
【符号の説明】
【００７４】
１  映像記録再生装置
２  ＣＰＵ
３  ＲＡＭ
４  シーケンサ付制御回路
５  記録装置
６  データバス
７  ステップ実行部
８  シーケンス格納部
９  第１ステップ格納部
１０  第２ステップ格納部
１１  コンパレータ
１２  ダミーデータ切り換え部
１３  転送元切り換え部
【図１】
2007079942.tif 000003
【図２】
2007079942.tif 000004
【図３】
2007079942.tif 000005
【図４】
2007079942.tif 000006
【図５】
2007079942.tif 000007
【図６】
2007079942.tif 000008
【図７】
2007079942.tif 000009
【図８】
2007079942.tif 000010
【図９】
2007079942.tif 000011
【図１０】
2007079942.tif 000012
【図１１】
2007079942.tif 000013
【図１２】
2007079942.tif 000014
【図１３】
2007079942.tif 000015
【図１４】
2007079942.tif 000016
【図１５】
2007079942.tif 000017