(57)【要約】【課題】書き込み画素行を選択するゲート信号線の駆動と、ＥＬ素子の点灯を指定するゲート信号線の駆動とを異なるフレームレートで動作させることができない。【解決手段】ゲートドライバ回路１２ａは、水平同期信号（ＨＤ）に同期して表示画面２２の１番目の画素行からｎ（ｎは画素行の最大値）番目の画素行を順次選択し、ソースドライバ回路１４からのプログラム電流（電圧）を選択された画素行に印加する。ゲートドライバ回路１２ｂは、ゲートドライバ回路１２ａの水平同期信号（ＨＤ）もしくは垂直走査同期信号（ＶＤ）とは異なる点灯制御同期信号に同期して表示画面２２の１番目の画素行からｎ（ｎは画素行の最大値）番目の画素行を順次選択する。同一の画素１６のゲート信号線１７ａとゲート信号線１７ｂが選択される場合は、ゲート信号線１７ａとゲート信号線１７ｂのいずれか一方、もしくは両方に、強制的にオフ電圧（ＶＧＨ）を印加する。【選択図】図１４
2007249196.tif 000002
【特許請求の範囲】
【請求項１】
ＥＬ素子がマトリックス状に配置されたＥＬ表示装置を駆動するＥＬ表示装置の駆動方法であって、
映像信号を書き込むために選択した画素行と、前記ＥＬ素子に電流を供給するために選択した画素行が一致する時、前記映像信号を書き込むために選択した画素行と前記ＥＬ素子に電流を供給するために選択した画素行とのうち少なくとも一方の画素行を非選択とする、ＥＬ表示装置の駆動方法。
【請求項２】
ＥＬ素子がマトリックス状に配置されたＥＬ表示装置を駆動するＥＬ表示装置の駆動方法であって、
映像信号を書き込むために選択した画素行と、ＥＬ素子に電流を供給するために選択した画素行が一致する時、前記一致する期間に前記画素行のＥＬ素子に電流を供給することを取りやめる動作と、
前記動作が発生するフレームまたは前記フレーム前のフレームまたは前記フレーム以降のフレームで、前記画素行のＥＬ素子に電流を供給することを取りやめる動作により低下した輝度を補正するように、補正データを印加する動作とを具備する、ＥＬ表示装置の駆動方法。
【請求項３】
ＥＬ素子がマトリックス状に配置されたＥＬ表示装置を駆動するＥＬ表示装置の駆動方法であって、
映像信号を書き込む画素行を選択する第１の動作フレームレートと、前記ＥＬ素子に電流を供給する画素行を選択する第２の動作フレームレートとが異なる、ＥＬ表示装置の駆動方法。
【請求項４】
前記映像信号の書き込み制御は、第１のゲートドライバ回路で実施され、
前記ＥＬ素子に電流を供給する制御は、第２のゲートドライバ回路で実施され、
前記第１のゲートドライバ回路の第１の動作フレームレートと、前記第２のゲートドライバ回路の第２の動作フレームレートとが異なり、
前記第２の動作フレームレートは、前記第１の動作フレームレートよりも速い、請求項１〜３のいずれかに記載のＥＬ表示装置の駆動方法。
【請求項５】
ＥＬ素子がマトリックス状に配置されたＥＬ表示装置であって、
映像信号を書き込む画素行を選択する第１の選択部と、
ＥＬ素子を点灯させる画素行を選択する第２の選択部と、
前記第１の選択部が選択する画素行と、前記第２の選択部が選択する画素行とが一致する時、前記第１の選択部と前記第２の選択部のうち少なくとも一方が選択する画素行を、非選択にする選択制御部とを具備する、ＥＬ表示装置。
【請求項６】
ＥＬ素子がマトリックス状に配置されたＥＬ表示装置であって、
映像信号を書き込む画素行を選択する第１のゲートドライバ回路と、
ＥＬ素子を点灯させる画素行を選択する第２のゲートドライバ回路と、
前記第１のゲートドライバ回路に接続された第１のゲート信号線と、前記第２のゲートドライバ回路に接続された第２のゲート信号線とを入力とする選択制御回路とを具備する、ＥＬ表示装置。
【請求項７】
前記第１のゲートドライバ回路の動作フレームレートと、前記第２のゲートドライバ回路の動作フレームレートとが異なっており、
前記選択制御回路は、第１のゲートドライバ回路が選択する画素行と、前記第２のゲートドライバ回路が選択する画素行とが一致する時、前記第１のゲートドライバ回路と第２のゲートドライバ回路のうち少なくとも一方が選択する画素行を、非選択にする、請求項６記載のＥＬ表示装置。
【請求項８】
ＥＬ素子がマトリックス状に配置されたＥＬ表示装置であって、
映像信号を書き込む画素行を選択する第１のゲートドライバ回路と、
ＥＬ素子を点灯させる画素行を選択する第２のゲートドライバ回路とを具備し、
前記第１のゲートドライバ回路の動作フレームレートと、前記第２のゲートドライバ回路の動作フレームレートとが異なる、ＥＬ表示装置。
【請求項９】
前記第１の選択部または前記第１のゲートドライバ回路の動作フレームレートよりも、前記第２の選択部または前記第２のゲートドライバ回路の動作フレームレートの方が高速である、請求項５〜８のいずれかに記載のＥＬ表示装置。
【請求項１０】
点灯率に対応して、ｄｕｔｙ比を可変できる、請求項５〜８のいずれかに記載のＥＬ表示装置。
【請求項１１】
前記選択制御回路の複数の入力端子のうち、少なくとも１端子は、第１のゲートドライバ回路または第２のゲートドライバ回路と電気的に接続されたゲート信号線である、請求項７記載のＥＬ表示装置。
【請求項１２】
ＥＬ素子がマトリックス状に配置されたＥＬ表示装置であって、
映像信号を書き込む画素行を選択する第１の選択回路と、
ＥＬ素子を点灯させる画素行を選択する第２の選択回路を具備する、ＥＬ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機または無機エレクトロルミネッセンス（ＥＬ）素子などを用いるＥＬ表示パネル（表示装置）などの自発光表示パネル（表示装置）を用いた、ＥＬ表示装置およびＥＬ表示装置の駆動方法に関するものである。
【背景技術】
【０００２】
電気光学変換物質として有機エレクトロルミネッセンス（ＥＬ）材料あるいは無機ＥＬ材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化する。ＥＬ表示装置は、各画素に発光素子を有する自発光型の装置である。ＥＬ表示装置は、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する（例えば、特許文献１、２、及び３を参照）。
【０００３】
なお、本発明では１画面を書き換える期間または周期を１フレームと呼ぶ。また、動作フレームレートと呼ぶ。ただし、フレーム、動作フレームレートとは、所定期間（１秒）の画像のコマ数を意味する場合に用いる場合もあるし、１周期の速さ、画像の書き換え速度あるいは画素行の選択する速度の意味に用いる場合もある。
【０００４】
図１は、ＥＬ表示装置の画素１６の構成図である。なお、画素は、後述する図２に示す表示画面２２にマトリックス状に形成されている。画素１６内には、４つのトランジスタ（ＴＦＴ）１１が形成されている。
【０００５】
駆動用トランジスタ１１ａのゲート端子は、スイッチ用トランジスタ１１ｂのソース端子と接続されている。スイッチ用トランジスタ１１ｂおよびスイッチ用トランジスタ１１ｃのゲート端子は、ゲート信号線１７ａと接続されている。
【０００６】
スイッチ用トランジスタ１１ｂのドレイン端子は、スイッチ用トランジスタ１１ｃのドレイン端子ならびにスイッチ用トランジスタ１１ｄのソース端子に接続されている。スイッチ用トランジスタ１１ｃのソース端子は、ソース信号線１８に接続されている。
【０００７】
スイッチ用トランジスタ１１ｄのゲート端子はゲート信号線１７ｂに接続されている。スイッチ用トランジスタ１１ｄのドレイン端子はＥＬ素子１５のアノード電極に接続されている。ＥＬ素子１５のカソード端子はカソード端子（Ｖｓｓ）に接続されている。駆動用トランジスタ１１ａのソース端子は、アノード端子（Ｖｄｄ）に接続されている。
【０００８】
スイッチ用トランジスタ１１ｂ、１１ｃは、ゲート信号線１７ａに印加されたオンオフ制御信号によりオン（クローズ）、オフ（オープン）制御される。スイッチ用トランジスタ１１ｄのゲート端子は、ゲート信号線１７ｂに接続されている。スイッチ用トランジスタ１１ｄは、ゲート信号線１７ｂに印加されたオンオフ制御信号によりオン（クローズ）、オフ（オープン）制御される。
【０００９】
図２に図示するように、表示画面２２の左端にゲートドライバ回路１２ａを形成または配置し、右端にゲートドライバ回路１２ｂを形成または配置している。ゲートドライバ回路１２ａはゲート信号線１７ａを制御し、ゲートドライバ回路１２ｂはゲート信号線１７ｂを制御する。ゲートドライバ回路１２ａ、１２ｂには、ゲート信号線１７のオン電圧（ＶＧＬ）と、ゲート信号線１７のオフ電圧（ＶＧＨ）が供給されている。
【００１０】
図１、図２に図示する有機ＥＬ表示装置の画素構成では、スイッチ用トランジスタ１１ｂ、１１ｃは、ソースドライバ回路１４が出力する映像信号を印加する画素（行）を選択するためのスイッチとして機能する。スイッチ用トランジスタ１１ｄは、ＥＬ素子１５に電流を供給するためのスイッチとして機能する。つまり、スイッチ用トランジスタ１１ｄは、発光させる画素（行）を選択するスイッチとして動作する。ゲートドライバ回路１２には、クロック信号（ＣＬＫ）、スタート信号（ＳＴ１、ＳＴ２）、アップダウン信号（ＵＰ）が印加される。
【００１１】
クロック信号（ＣＬＫ）は、選択する画素行を順次移動させるための信号である。スタートパルス信号（ＳＴ）は、選択する画素行を指定するための信号である。スタートパルス信号（ＳＴ）はクロック信号（ＣＬＫ）により、ゲートドライバ回路１２のシフトレジスタ回路内を移動する。アップダウン信号は、画面の上下反転切換信号である。
【００１２】
映像信号を印加する画素を選択している状態は、図３（ａ）の状態である。スイッチ用トランジスタ１１ｄはオープン状態であり、スイッチ用トランジスタ１１ｂ、１１ｃはクローズ状態である。
【００１３】
ＥＬ素子１５を発光させている状態は、図３（ｂ）の状態である。スイッチ用トランジスタ１１ｄはクローズ状態であり、スイッチ用トランジスタ１１ｂ、１１ｃはオープン状態である。
【００１４】
以上の動作を表示画面２２で図示すると、図４（ａ）、図４（ｂ）に図示するようになる。図４（ａ）の４１は、電流もしくは電圧プログラムするために選択されている画素行（書き込み画素行）を示している。書き込み画素行４１は、非点灯（非表示画素行）とする。非点灯にするには、ゲートドライバ回路１２ｂを制御し、画素１６のスイッチ用トランジスタ１１ｄをオープン状態にすればよい。スイッチ用トランジスタ１１ｄをオープンにするためには、ゲート信号線１７ｂにオフ電圧（ＶＧＨ）を印加すればよい。ゲートドライバ回路１２がゲート信号線１７にオフ電圧（ＶＧＨ）を印加する位置は、水平同期信号（ＨＤ）に同期してシフトさせる。なお、ＨＤは通常は、クロック信号（ＣＬＫ）である。
【００１５】
非点灯（非表示）状態とは、ＥＬ素子１５に電流が流れていない状態をいう。もしくは、一定以内の小さな電流が流れている状態をいう。つまり、暗い表示状態である。表示画面２２の非表示（非点灯）の範囲を非表示領域４５と呼ぶ。表示画面２２の表示（点灯）の範囲を表示（点灯）領域４６と呼ぶ。表示領域４６の画素１６のスイッチ用トランジスタ１１ｄはクローズし、ＥＬ素子１５に電流が流れている。ただし、黒表示の画像表示ではＥＬ素子１５に電流が流れないのは当然である。スイッチ用トランジスタ１１ｄがオープンの領域は、非表示領域４５となる。
【００１６】
タイミングチャートを図５に図示する。選択された画素行の画素１６では、ゲート信号線１７ａにオン電圧（ＶＧＬ）が印加されている時には、ゲート信号線１７ｂにはオフ電圧（ＶＧＨ）が印加されている（図３（ａ）を参照）。この期間は、選択された画素行のＥＬ素子１５には電流が流れていない（非点灯状態）。
【００１７】
ゲート信号線１７ａにオン電圧が印加されていない（選択されていない）画素行で、かつ点灯状態の画素行では、ゲート信号線１７ｂにはオン電圧（ＶＧＬ）が印加されている。この画素行のＥＬ素子１５には電流が流れ、ＥＬ素子１５が発光している。この発光輝度を図５の上から三番目の発光輝度を示すタイミングチャートでは、輝度Ｂ（ｎｔ）としている。
【００１８】
ゲート信号線１７ａにオン電圧が印加されていない（選択されていない）画素行で、非点灯状態の画素行では、ゲート信号線１７ｂにはオフ電圧（ＶＧＨ）が印加されている。この画素行のＥＬ素子１５には電流が流れず、ＥＬ素子１５は非発光状態である。
【００１９】
図４（ａ）、図４（ｂ）、および図５の上から一番目のゲート信号線１７ａのタイミングチャート、図５の上から二番目のゲート信号線１７ｂのタイミングチャート、図５の上から三番目の発光輝度を示すタイミングチャートには、Ｎ１画素行の点灯領域４６を発生させた状態が示されている。表示画面２２の書き換え周期は動作フレームレート（フレーム周波数）に依存する。通常、ＮＴＳＣの動作フレームレートは６０Ｈｚ（１秒間に６０枚、１画面を書き換える時間は１／６０秒）、ＰＡＬは５０Ｈｚ（１秒間に５０枚）である。ＭＰＥＧでは、３０フレーム（（１秒間に３０枚、１画面を書き換える時間は１／３０秒）または、１５フレーム（（１秒間に１５枚、１画面を書き換える時間は１／１５秒）である。
【００２０】
フレーム周波数に同期して、スタートパルス（ＳＴ１）がゲートドライバ回路１２ａに印加される。スタートパルス（ＳＴ２）は、フレームレート周期の入力パターンが生成され、ゲートドライバ回路１２ｂに印加される。図６（ａ）、図６（ｂ）に図示するように、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂの動作クロック（ＣＬＫ）は、同一である。なお、図６（ａ）、図６（ｂ）では、理解を容易にするため、フレーム周波数を６０Ｈｚとしている。
【００２１】
図６（ａ）、図６（ｂ）で示すように、映像信号を書き込んでいる画素１６ａにおいて、前記画素１６に接続されたゲート信号線１７ａと１７ｂには、同時にオン電圧（ＶＧＬ）が印加されないように制御されている。つまり、図６（ｂ）に図示するように、画素１６ａに接続されたゲート信号線１７ａにオン電圧（ＶＧＬ）が印加されているときは、ゲート信号線１７ｂにはオフ電圧（ＶＧＨ）が印加される。画素１６ａのゲート信号線１７ａとゲート信号線１７ｂに同時にオン電圧（ＶＧＬ）が印加されると、本来ソースドライバ回路１４に流れるプログラム電流Ｉｗの一部が、ＥＬ素子１５に流れる電流Ｉｅとなる。そのため、ＥＬ素子１５に異常な電流が流れるように、コンデンサ１９に設定電圧が保持されてしまうためである。
【特許文献１】国際公開第０３／０９１９７７号パンフレット
【特許文献２】国際公開第０３／０９１９７８号パンフレット
【特許文献３】国際公開第０３／０９１９７９号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００２２】
従来のＥＬ表示装置では、図６（ａ）、図６（ｂ）に示すように、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂの動作周波数が、同一である。つまり、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂに印加されるクロック（ＣＬＫ）が同一である。図６（ａ）、図６（ｂ）の場合は、書き込み画素行４１を選択するゲート信号線１７ａと、ＥＬ素子１５の点灯を指定するゲート信号線１７ｂとが同一の画素行を選択しないようにすることは容易である。ゲートドライバ回路１２ａが選択するゲート信号線１７ａ位置とゲートドライバ回路１２ｂが選択するゲート信号線１７ｂ位置とが、同一のクロック信号（ＣＬＫ）で順次移動するからである。ゲートドライバ回路１２ａとゲートドライバ回路１２ｂに入力するスタートパルス信号（ＳＴ）が、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂで重ならないように入力すればよいからである。
【００２３】
携帯電話などの画像表示信号は、３０コマ／秒（３０フレームレート＝３０コマ／秒）である。図７（ａ）、図７（ｂ）に図示するように、ゲートドライバ回路１２ａを動作させる信号は、３０フレームレートに対応する３０Ｈｚ（３０コマ／秒）である。クロック信号（ＣＬＫ１）は３０Ｈｚに対応するクロック信号であり、スタートパルス信号（ＳＴ１）も３０コマ／秒に対応するように、１秒間に３０回発生する。ＭＰＥＧなどの画像表示信号は、１５コマ／秒（１５フレームレート＝１５コマ／秒）の場合がある。この場合には、スタートパルス信号（ＳＴ１）も１５コマ／秒に対応するように、１秒間に１５回発生する。つまり、１秒間に１５回画像を書き換える。
【００２４】
ゲートドライバ回路１２ａの動作が、１５コマ／秒の画像書き換え動作であっても、ゲートドライバ回路１２ｂは、動作フレームレート６０Ｈｚ（任意の画素が選択される周期は、１秒間に６０回）で動作させる必要がある。画素が選択される周期が遅いと、フリッカが視認されるからである。フリッカは、画素１６のコンデンサ１９のリークにより発生すると推定される。
【００２５】
図７（ａ）、図７（ｂ）の駆動方法では、ゲートドライバ回路１２ａの動作周波数が、ゲートドライバ回路１２ｂの動作周波数よりも遅い。そのため、ゲートドライバ回路１２ａが選択するゲート信号線１７ａと、ゲートドライバ回路１２ｂが選択するゲート信号線１７ｂが同一の画素１６を選択する場合が発生する。つまり、図７（ｂ）に図示するように、スイッチ用トランジスタ１１ｂとスイッチ用トランジスタ１１ｄとが同時にオン状態になる場合が発生する。スイッチ用トランジスタ１１ｂとスイッチ用トランジスタ１１ｄとが同時にオン状態になると、コンデンサ１９に正常な電圧が保持されない。
【００２６】
以上のことから、図７（ａ）、図７（ｂ）に図示するように、従来の構成では、ゲートドライバ回路１２ａを３０フレームレートで動作させ、ゲートドライバ回路１２ｂをゲートドライバ回路１２ａとは異なる動作フレームレートで動作させることはできなかった。
【００２７】
従って、従来の構成では、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂとを同一の動作フレームレートで動作させていた。画像書き換え周期が、ゲートドライバ回路１２ｂの動作フレームレートよりも小さい場合は（たとえば、ゲートドライバ回路１２ａの動作フレームレートが３０Ｈｚ、ゲートドライバ回路１２ｂの動作フレームレートが６０Ｈｚ）、従来の構成では、画像データをフレームメモリに保持させておく必要がある。すなわち、従来の構成では、３０コマ／秒の画像をフレームメモリに保持しておき、フレームメモリに保持された画像を、６０コマ／秒のフレームレートに変換してソースドライバ回路１４に出力する。フレームメモリは表示装置のコスト高の要因となる。
【００２８】
すなわち、従来のＥＬ表示装置では、書き込み画素行を選択するゲート信号線の駆動と、ＥＬ素子の点灯を指定するゲート信号線の駆動とを異なるフレームレートで動作させることができないという課題がある。
【００２９】
また、従来のＥＬ表示装置では、画像書き換え周期が、ゲートドライバ回路の動作フレームレートと異なる場合には、フレームメモリを設ける必要があり、コスト高になるという課題がある。
【００３０】
本発明は、上記課題を考慮し、書き込み画素行を選択するゲート信号線の駆動と、ＥＬ素子の点灯を指定するゲート信号線の駆動とを異なるフレームレートで動作させても表示品質が劣化することがないＥＬ表示装置の駆動方法、及びＥＬ表示装置を提供することを目的とするものである。
【００３１】
また、本発明は、上記課題を考慮し、画像書き換え周期が、ゲートドライバ回路の動作フレームレートと異なる場合であっても、フレームメモリが不要であり、従って、コスト高にならないＥＬ表示装置の駆動方法、及びＥＬ表示装置の駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【００３２】
上述した課題を解決するために、第１の本発明は、ＥＬ素子がマトリックス状に配置されたＥＬ表示装置を駆動するＥＬ表示装置の駆動方法であって、
映像信号を書き込むために選択した画素行と、前記ＥＬ素子に電流を供給するために選択した画素行が一致する時、前記映像信号を書き込むために選択した画素行と前記ＥＬ素子に電流を供給するために選択した画素行とのうち少なくとも一方の画素行を非選択とする、ＥＬ表示装置の駆動方法である。
【００３３】
また、第２の本発明は、ＥＬ素子がマトリックス状に配置されたＥＬ表示装置を駆動するＥＬ表示装置の駆動方法であって、
映像信号を書き込むために選択した画素行と、ＥＬ素子に電流を供給するために選択した画素行が一致する時、前記一致する期間に前記画素行のＥＬ素子に電流を供給することを取りやめる動作と、
前記動作が発生するフレームまたは前記フレーム前のフレームまたは前記フレーム以降のフレームで、前記画素行のＥＬ素子に電流を供給することを取りやめる動作により低下した輝度を補正するように、補正データを印加する動作とを具備する、ＥＬ表示装置の駆動方法である。
【００３４】
また、第３の本発明は、ＥＬ素子がマトリックス状に配置されたＥＬ表示装置を駆動するＥＬ表示装置の駆動方法であって、
映像信号を書き込む画素行を選択する第１の動作フレームレートと、前記ＥＬ素子に電流を供給する画素行を選択する第２の動作フレームレートとが異なる、ＥＬ表示装置の駆動方法である。
【００３５】
また、第４の本発明は、前記映像信号の書き込み制御は、第１のゲートドライバ回路で実施され、
前記ＥＬ素子に電流を供給する制御は、第２のゲートドライバ回路で実施され、
前記第１のゲートドライバ回路の第１の動作フレームレートと、前記第２のゲートドライバ回路の第２の動作フレームレートとが異なり、
前記第２の動作フレームレートは、前記第１の動作フレームレートよりも速い、第１〜３の本発明のいずれかのＥＬ表示装置の駆動方法である。
【００３６】
また、第５の本発明は、ＥＬ素子がマトリックス状に配置されたＥＬ表示装置であって、
映像信号を書き込む画素行を選択する第１の選択部と、
ＥＬ素子を点灯させる画素行を選択する第２の選択部と、
前記第１の選択部が選択する画素行と、前記第２の選択部が選択する画素行とが一致する時、前記第１の選択部と前記第２の選択部のうち少なくとも一方が選択する画素行を、非選択にする選択制御部とを具備する、ＥＬ表示装置である。
【００３７】
また、第６の本発明は、ＥＬ素子がマトリックス状に配置されたＥＬ表示装置であって、
映像信号を書き込む画素行を選択する第１のゲートドライバ回路と、
ＥＬ素子を点灯させる画素行を選択する第２のゲートドライバ回路と、
前記第１のゲートドライバ回路に接続された第１のゲート信号線と、前記第２のゲートドライバ回路に接続された第２のゲート信号線とを入力とする選択制御回路とを具備する、ＥＬ表示装置である。
【００３８】
また、第７の本発明は、前記第１のゲートドライバ回路の動作フレームレートと、前記第２のゲートドライバ回路の動作フレームレートとが異なっており、
前記選択制御回路は、第１のゲートドライバ回路が選択する画素行と、前記第２のゲートドライバ回路が選択する画素行とが一致する時、前記第１のゲートドライバ回路と第２のゲートドライバ回路のうち少なくとも一方が選択する画素行を、非選択にする、第６の本発明のＥＬ表示装置である。
【００３９】
また、第８の本発明は、ＥＬ素子がマトリックス状に配置されたＥＬ表示装置であって、
映像信号を書き込む画素行を選択する第１のゲートドライバ回路と、
ＥＬ素子を点灯させる画素行を選択する第２のゲートドライバ回路とを具備し、
前記第１のゲートドライバ回路の動作フレームレートと、前記第２のゲートドライバ回路の動作フレームレートとが異なる、ＥＬ表示装置である。
【００４０】
また、第９の本発明は、前記第１の選択部または前記第１のゲートドライバ回路の動作フレームレートよりも、前記第２の選択部または前記第２のゲートドライバ回路の動作フレームレートの方が高速である、第５〜８の本発明のいずれかのＥＬ表示装置である。
【００４１】
また、第１０の本発明は、点灯率に対応して、ｄｕｔｙ比を可変できる、第５〜８の本発明のいずれかのＥＬ表示装置である。
【００４２】
また、第１１の本発明は、前記選択制御回路の複数の入力端子のうち、少なくとも１端子は、第１のゲートドライバ回路または第２のゲートドライバ回路と電気的に接続されたゲート信号線である、第７の本発明のＥＬ表示装置である。
【００４３】
また、第１２の本発明は、ＥＬ素子がマトリックス状に配置されたＥＬ表示装置であって、
映像信号を書き込む画素行を選択する第１の選択回路と、
ＥＬ素子を点灯させる画素行を選択する第２の選択回路を具備する、ＥＬ表示装置である。
【００４４】
なお、本発明の一例は、例えば以下のとおりであるが、本発明は、以下の一例に限定されるものではない。
【００４５】
例えば、本発明は、ゲート信号線１７ａのオン電圧（ＶＧＬ）印加位置とゲート信号線１７ｂのオン電圧（ＶＧＬ）印加位置とが同一の画素１６となる場合あるいは一致する時に、ゲート信号線１７ａとゲート信号線１７ｂのいずれか一方、もしくは両方に、強制的にオフ電圧（ＶＧＨ）を印加する。つまり、ゲート信号線１７ａのオン電圧（ＶＧＬ）とゲート信号線１７ｂのオン電圧（ＶＧＬ）のうち少なくとも一方を無効にする。もしくは、一方のみを有効にする。
【００４６】
例えば、本発明は、ゲートドライバ回路１２ａは、入力映像信号の周波数（動作フレームレート、たとえば１秒間に画像が３０枚）に同期して表示画面２２を書き換える。ゲートドライバ回路１２ａは、水平同期信号（ＨＤ）もしくはクロック信号（ＣＬＫ１）に同期して表示画面２２の１番目の画素行からｎ（ｎは画素行の最大値）番目の画素行を順次選択し、ソースドライバ回路１４からのプログラム電流（電圧）を選択された画素行に印加する。
【００４７】
例えば、ゲートドライバ回路１２ｂは、ゲートドライバ回路１２ａの水平同期信号（ＨＤ）もしくは垂直走査同期信号（ＶＤ）とは異なる点灯制御同期信号（クロック信号（ＣＬＫ２））に同期して表示画面２２の１番目の画素行からｎ（ｎは画素行の最大値）番目の画素行を順次選択する。ゲートドライバ回路１２ｂは、点灯制御同期信号に同期してゲート信号線１７ｂを選択し、または選択するゲート信号線１７ｂの位置をシフトし、ゲート信号線１７ｂのオンオフ制御を行う。同一の画素１６のゲート信号線１７ａとゲート信号線１７ｂが選択する場合は、ゲート信号線１７ａとゲート信号線１７ｂのいずれか一方、もしくは両方に、強制的にオフ電圧（ＶＧＨ）を印加する。
【００４８】
例えば、点灯制御同期信号（クロック信号（ＣＬＫ２））は、ＥＬ表示装置内で発振させる。具体的には、ソースドライバ回路１４に発振回路を形成し、この発振回路が出力するクロック信号（ＣＬＫ）を分周して点灯制御同期信号（クロック信号（ＣＬＫ２））として用いる。点灯制御同期信号（クロック信号（ＣＬＫ２））は必要に応じて、その周波数を可変できるように構成している。
【００４９】
例えば、ゲートドライバ回路１２ａは、画像の書き換え周期に同期してゲート信号線１７ａを選択し、映像信号を画素１６に書き込む。ゲートドライバ回路１２ｂは、点灯制御同期信号（クロック信号（ＣＬＫ２））に同期してゲート信号線１７ｂを選択し、ゲート信号線１７ｂのオンオフ制御を行う。画像の書き換え周期（書き換え周波数）と点灯制御同期信号（点灯制御周波数）とは、異なる周波数である。もしくは、画像の書き換え周期（書き換え周波数）と点灯制御同期信号（点灯制御周波数）とは独自に発生させる。したがって、映像信号を書き込む動作フレームレートと画像表示する動作フレームレートを異ならせることができ、画像表示する動作フレームレートを速くすることができるのでフリッカなどは発生しない。また、画像を保持するフレームメモリは必要がない。
【発明の効果】
【００５０】
本発明は、書き込み画素行を選択するゲート信号線の駆動と、ＥＬ素子の点灯を指定するゲート信号線の駆動とを異なるフレームレートで動作させても表示品質が劣化することがないＥＬ表示装置の駆動方法、及びＥＬ表示装置を提供することができる。
【００５１】
また、本発明は、画像書き換え周期が、ゲートドライバ回路の動作フレームレートと異なる場合であっても、フレームメモリが不要であり、従って、コスト高にならないＥＬ表示装置の駆動方法、及びＥＬ表示装置を提供することができる。
【発明を実施するための最良の形態】
【００５２】
以下に、本発明の実施の形態を図面を参照して説明する。
【００５３】
本明細書において、各図面は理解を容易するために、また作図を容易にするため、省略および拡大あるいは縮小した箇所がある。また、同一番号または、記号等を付した箇所は同一もしくは類似の形態、構成もしくは材料あるいは機能もしくは動作を有する。
【００５４】
本発明では、図４（ａ）、図４（ｂ）に示すように、表示画面２２に非表示領域４５と、表示領域４６を発生させる。このように表示する駆動方法をｄｕｔｙ駆動方式と呼ぶ。また、表示領域４６／（表示領域４６＋非表示領域４５）の割合をｄｕｔｙ比と呼ぶ。あるいは、ｄｕｔｙ比は（オン電圧が印加されているゲート信号線１７ｂの本数）／（全ゲート信号線１７ｂの本数）でもある。また、ゲート信号線１７ｂにオン電圧が印加され、（このゲート信号線１７ｂに接続されている選択画素行数）／表示領域４６の全画素行数でもある。
【００５５】
本発明は、表示領域４６と非表示領域４５との比を変化させる。あるいは表示画面２２の面積に対し非表示領域４５の面積を変化させる。あるいは表示状態の画素数を増減することにより、画面の輝度あるいは明るさを調整することを特徴とする。また、表示画面２２に書き込み映像信号の大きさあるいは振幅値を変化させる。一例として画面の輝度は、ｄｕｔｙ比、基準電流、映像振幅値を変化あるいは調整することにより実現する。
【００５６】
本発明は、点灯率に対応させてｄｕｔｙ比を変化させる。点灯率は、パネルのアノードまたはカソードに流れる最大電流に対する割合である。また、点灯率は、ある映像が表示されているときにパネルに流れる電流と、パネルの全ＥＬ素子に流れる最大電流との割合とも言い換えることができる。点灯率が高いときは、白ラスターに近い表示である。点灯率が低い場合は、画面全体的に黒表示部が多い。点灯率に対応させてｄｕｔｙ比を変化させることにより、表示画面２２で消費する電力を平均化することができる。また、一定の消費電力以下に抑制することができる。
【００５７】
低点灯率とは、表示画面２２に流れる電流が小さいことを意味しているが、画像を構成する低階調表示の画素が多いことも意味する。つまり、表示画面２２を構成する映像は、暗い画素（低階調の画素）が多い。したがって、低点灯率とは、画面を構成する映像データをヒストグラム処理した時、低階調の映像データが多い状態と言い換えることができる。
高点灯率とは、表示画面２２に流れる電流が大きいことを意味しているが、画像を構成する高階調表示の画素が多いことも意味する。つまり、表示画面２２を構成する映像は、明るい画素（高階調の画素）が多い。したがって、高点灯率とは、画面を構成する映像データをヒストグラム処理した時、高階調の映像データが多い状態と言い換えることができる。点灯率に対応してｄｕｔｙ比などを制御するとは、画素の階調分布状態あるいはヒストグラム分布に対応して制御することと同義あるいは類似の状態を意味することがある。
【００５８】
以上のことから、点灯率にもとづいて制御するとは、場合に応じて画像の階調分布状態（低点灯率＝低階調画素が多い。高点灯率＝高階調画素が多い。）にもとづいて制御すると言い換えることができる。たとえば、低点灯率になるにしたがって基準電流比を増加させることも有効である。高点灯率になるにしたがってｄｕｔｙ比を小さくことも、ＥＬ表示パネルで消費する電力を平均化するという点で有効である。また、ピーク電力を抑制できる点で有効である。
【００５９】
理解を容易にするため、本明細書では、主として、点灯率（％）に応じてｄｕｔｙ比制御などを変化させるとして説明する。
【００６０】
本発明は、表示画面２２に占める表示領域４６を複数に分割できる。表示領域４６の分割は、ゲートドライバ回路１２ｂに入力するスタートパルス信号（ＳＴ２）の入力パターンにより実現できる。表示領域４６を複数に分割することにより、低フレームレートでもフリッカの発生を抑制できる。また、表示領域４６または非表示領域４５の分割数を動画表示と静止画表示で異ならせる。また、点灯率に対応して、表示領域４６の分割数を変化させてもよい。
【００６１】
本発明は、表示画面２２に占める非表示領域４５または表示領域４６が、帯状となって画面の上から下方向または画面の下から上方向に移動することを特徴とする。場合によっては、フレームごとに、表示画面２２に占める非表示領域４５または表示領域４６が、帯状となって、画面の上から下方向に移動する場合と、画面の下から上方向に移動する場合とを切り替えてもよい。
【００６２】
本明細書では、発明の理解を容易にするため、本明細書の実施例では、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂとは動作フレームレート（フレーム周波数）は異なるが、同期は維持するとして説明する。同期が維持された状態とは、メインクロック信号（ＣＬＫ）から、ゲートドライバ回路１２ａのクロック信号（ＣＬＫ１）とゲートドライバ回路１２ｂのクロック信号（ＣＬＫ２）を発生させた例が例示される。
【００６３】
たとえば、クロック信号（ＣＬＫ１）の２倍は、クロック信号（ＣＬＫ２）である場合である。この場合は、ゲートドライバ回路１２ａの動作フレームレートが３０Ｈｚのとき、ゲートドライバ回路１２ｂの動作フレームレートは６０Ｈｚとなる。
【００６４】
メインクロック信号（ＣＬＫ）からクロック信号（ＣＬＫ１）とクロック信号（ＣＬＫ２）を発生させることにより、ＥＬ表示装置の回路構成が簡単になる。メインクロック信号（ＣＬＫ）は、ＥＬ表示装置の外部から入力されるか、ソースドライバ回路１４で発生させる。ソースドライバ回路１４でメインクロック信号（ＣＬＫ）を発生させる場合は、ソースドライバ回路１４へのコマンドでクロック信号（ＣＬＫ）を変更できるように構成する。
【００６５】
上記では、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂとは動作フレームレート（フレーム周波数）は異なるが、同期は維持するとして説明したが、本発明はこれに限定するものではない。
【００６６】
たとえば、クロック信号（ＣＬＫ１）とクロック信号（ＣＬＫ２）とは、非同期であってもよい。つまり、クロック信号（ＣＬＫ１）とクロック信号（ＣＬＫ２）とを独立に発生させてもよい。ただし、図１、図２などの画素構成にあっては、ゲートドライバ回路１２ａが選択するゲート信号線１７ａとゲートドライバ回路１２ｂが選択するゲートドライバ回路１２ｂが同一の画素行を選択しないように、管理する必要がある。
【００６７】
ゲート信号線１７のオンオフ制御の管理は容易である。コントローラ回路（図示せず）がゲートドライバ回路１２ａ、ゲートドライバ回路１２ｂのデータ信号（ＳＴ１、ＳＴ２、ＣＬＫ１、ＣＬＫ２）を管理し、制御しているからである。コントロール回路は、ソースドライバ回路１４に内蔵させてもよい。ゲート信号線１７ａとゲート信号線１７ｂのうち一方を非選択状態（オフ電圧（ＶＧＨ）を印加した状態）にするとして説明したが、本発明はこれに限定するものではなく、両方を非選択状態（オフ電圧（ＶＧＨ）を印加した状態）に制御してもよいことは言うまでもない。
【００６８】
したがって、複数種類のゲート信号線を有する構成の場合は、少なくとも１つの種類のゲート信号線の選択あるいは非選択状態を制御できるものであればよい。また、選択（オン電圧（ＶＧＬ）の印加）、非選択（オフ電圧（ＶＧＨ）の印加）の制御は時分割でおこなってもよい。たとえば、１水平走査期間（１Ｈ）を１／２に分割し、最初の１／２の期間でゲート信号線１７ａの制御を実施し、後半の１／２の期間でゲート信号線１７ｂの制御を行っても良い。
【００６９】
本明細書では、ゲートドライバ回路１２ａは、映像信号を書き込む画素行を選択するものとし、ゲートドライバ回路１２ｂは、点灯させる画素行を選択するものとする。したがって、ゲートドライバ回路１２とは画素行の選択回路である。ゲートドライバ回路１２ａとゲートドライバ回路１２ｂとは明確に分離させて設ける必要がない。１つのゲートドライバ回路にゲートドライバ回路１２ａとゲートドライバ回路１２ｂを形成あるいは配置したものであってもよい。
【００７０】
この場合も、すなわち、明確に分離させて設けていないゲートドライバ回路１２には、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂが形成あるいは配置されているとみなす。また、ゲートドライバ回路１２は、画素行を選択あるいは指定する機能を有するものである。したがって、シフトレジスタ回路の機能を有していれば、そのような回路は、ゲートドライバ回路１２と同義である。また、特定の画素行を指定あるいは選択する機能があれば、そのような回路は、ゲートドライバ回路１２である。以上のように、本明細書においてゲートドライバ回路１２とは広義の意味で使用している。
【００７１】
本明細書では、オフ電圧をＶＧＨとし、オン電圧をＶＧＬとした。これは、スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄなどが、Ｐチャンネルトランジスタである場合である。スイッチ用トランジスタ１１ｂ、１１ｃ、１１ｄなどが、Ｎチャンネルトランジスタの場合は、オン電圧はＶＧＨとなり、オフ電圧はＶＧＬとなる。したがって、本発明においては、ゲート信号線１７に印加するロジック電圧（ＶＧＨ、ＶＧＬ）の設定は、駆動用トランジスタ１１ａ、スイッチ用トランジスタ１１のチャンネル極性にあわせて、ゲート信号線１７に印加するロジック電圧（ＶＧＨ、ＶＧＬ）を設定すればよい。
【００７２】
図８に図示するようにゲートドライバ回路１２ｂを構成することにより、該当画素行において、ゲート信号線１７ａとゲート信号線１７ｂが同時に選択されことを防止することができる。
【００７３】
図８におけるゲートドライバ回路１２ｂの構成は、ゲートドライバ回路１２ａのシフトレジスタ回路１１１ａ１と同一の信号（ＳＴ１、ＣＬＫ１など）で動作するシフトレジスタ回路１１１ａ２と、ゲートドライバ回路１２ｂのシフトレジスタ回路１１１ｂを有する構成である。ゲートドライバ回路１２ｂは、表示画面２２の左右のいずれか一方に形成する。シフトレジスタ回路１１１ａ１とシフトレジスタ回路１１１ａ２とは同一の回路構成である。
【００７４】
図１１、図１２は、図７（ａ）、図７（ｂ）、図８に示す構成の動作を説明するための説明図である。図１１、図１２において、×はゲート信号線１７を非選択（オフ電圧を出力する）にするデータであることを、○はゲート信号線１７を選択（オン電圧を出力する）にするデータであることを示している。
【００７５】
図７（ａ）、図７（ｂ）、図８に図示するように、シフトレジスタ回路１１１ａ２が動作する動作フレームレートと、シフトレジスタ回路１１１ｂが動作する動作フレームレートは異なっている。すなわち、図７（ａ）、図７（ｂ）、図８においては、シフトレジスタ回路１１１ａ２が動作するフレームレートが３０Ｈｚであり、シフトレジスタ回路１１１ｂが動作するフレームレートが６０Ｈｚとなっている。本発明では、図７（ａ）、図７（ｂ）で説明したように、シフトレジスタ回路１１１ａ２（＝シフトレジスタ回路１１１ａ１）が動作する動作フレームレートよりも、シフトレジスタ回路１１１ｂが動作する動作フレームレートの方が高いとして説明をする。
【００７６】
点灯制御同期信号（クロック信号（ＣＬＫ２））は、ＥＬ表示装置内で発生させる。具体的には、ソースドライバ回路１４に発振回路を形成し、この発振回路が出力するクロック信号（ＣＬＫ）を分周して点灯制御同期信号（クロック信号（ＣＬＫ２））として用いる。点灯制御同期信号（クロック信号（ＣＬＫ２））は必要に応じて、その周波数を可変できるように構成している。表示画面２２で表示する表示画像が動画の場合は、点灯制御同期信号（クロック信号（ＣＬＫ２））を遅くし、動画視認性を向上させる。表示画面２２で表示する表示画像が静止画の場合は、点灯制御同期信号（クロック信号（ＣＬＫ２））を速くし、フリッカの発生を抑制し、静止画視認性を向上させる。
【００７７】
クロック信号（ＣＬＫ２）の周波数は、コントローラ回路（図示せず）内での動画／静止画検出回路から出力される動画あるいは静止画の切換信号により、自動的に切り替えるように構成する。また、パーシャル表示では、点灯制御同期信号（クロック信号（ＣＬＫ２））を遅くし、消費電力を低減させる。
【００７８】
ＥＬ表示装置内で発生させるクロック信号（ＣＬＫ）を、ＥＬ表示装置の外部環境照度に応じて、可変することも有効である。外部環境照度は、ＥＬ表示装置に付加したホトセンサで測定する。外部環境照度が高い時は、ｄｕｔｙ比を大きくする（１に近づける）。もしくは基準電流（図２７を参照のこと）を大きくする。また、図２９、図３０により映像信号の振幅値を大きくするか、ガンマカーブを変化させる。このように操作することにより、表示画面は明るくなる。外部環境照度が低い時は、ｄｕｔｙ比を小さくする（０に近づける）。もしくは基準電流を小さくする。また、図２９、図３０により映像信号の振幅値を小さくするか、ガンマカーブを変化させる。このように操作することにより、表示画面は暗くなる。
【００７９】
なお、クロック信号（ＣＬＫ１）を用いてスタートパルス信号（ＳＴ１）を発生させる。クロック信号（ＣＬＫ２）を用いてスタートパルス信号（ＳＴ２）を発生させる。また、ソースドライバ回路１４内などに、フレームメモリを持たせて、ゲートドライバ回路１２ａによる映像信号の書き込みと、ゲートドライバ回路１２ｂによる点灯制御とを操作してもよい。
【００８０】
先の実施例では、点灯制御同期信号（クロック信号（ＣＬＫ２））は、ＥＬ表示装置内で発振させるとしたが、クロック信号（ＣＬＫ１）をＥＬ表示装置内で発生させてもよい。点灯制御同期信号（クロック信号（ＣＬＫ２））は、ＥＬ表示装置の外部から入力されるクロック信号（ＣＬＫ）を使用する。また、点灯制御同期信号（クロック信号（ＣＬＫ２））と、クロック信号（ＣＬＫ１）の両方をＥＬ表示装置内で発生させてもよい。この場合は、ソースドライバ回路１４で発生させたクロック信号を分周することにより、クロック信号（ＣＬＫ１）とクロック信号（ＣＬＫ２）を発生させる。
【００８１】
点灯制御同期信号（クロック信号（ＣＬＫ２））は、クロック信号（ＣＬＫ１）と同期を取っておくことも好ましい。クロック信号（ＣＬＫ１）と点灯制御同期信号（クロック信号（ＣＬＫ２））をスタートパルス信号（ＳＴ１）と同期させることにより、映像信号の書き込み、点灯率演算、ｄｕｔｙ制御、消費電力などを精度よく行うことができる。
【００８２】
ただし、本発明はこれに限定するものではない。たとえば、シフトレジスタ回路１１１ｂが動作する動作フレームレートよりも、シフトレジスタ回路１１１ａ２が動作する動作フレームレートの方を高くしてもよい。本発明は、映像書き込みの動作フレームレートと、画像表示の動作フレームレート（点灯制御周波数）とを異ならせる、あるいは自由に設定できることが特徴である。
【００８３】
図１１は、図８のゲートドライバ回路１２ａを具備しない構成である。電圧レベルシフト回路１１２は、選択制御回路（ＡＮＤ回路８１）の出力信号及びシフトレジスタ１１１ａ２の出力信号を、それぞれのゲート信号線１７の電位に合わせた電圧に電位シフトする。ゲートドライバ回路１２ｂは、クロック信号（ＣＬＫ１、ＣＬＫ２）、スタートパルス信号（ＳＴ１、ＳＴ２）を同期信号として、データをシフトレジスタ回路１１１内でシフトさせる。シフトさせたデータ位置に対応して、ゲートドライバ回路１２ｂはゲート信号線１７ａ、１７ｂにオン電圧（ＶＧＬ）およびオフ電圧（ＶＧＨ）を出力する。
【００８４】
シフトレジスタ回路１１１ａ２は、ゲート信号線１７ａへの電圧を出力し、シフトレジスタ回路１１１ｂの出力は、シフトレジスタ回路１１１ｂ２の出力と選択制御回路（ＡＮＤ回路８１）で選択制御され、ゲート信号線１７ｂに電圧が印加される。
【００８５】
シフトレジスタ回路１１１ａ２は映像信号の水平同期信号（ＨＤ）に同期してデータ位置をシフトする。シフトレジスタ回路１１１ｂは、点灯制御同期信号に同期してデータ位置をシフトする。水平同期信号と点灯制御同期信号とは、同一のメインクロックまたは発振周波数を基に発生される。水平同期信号（ＨＤ）は、基本的にはクロック信号（ＣＬＫ１）であり、点灯制御同期信号は基本的にはクロック信号（ＣＬＫ２）である。
【００８６】
シフトレジスタ回路１１１ａ２（シフトレジスタ回路１１１ａ１）は、プログラム電流（電圧）を書き込む画素行あるいはゲート信号線１７ａを選択するものである。選択する画素行は、基本的には１画素行であるが、擬似インターレース駆動を実施する場合などは、複数（２画素）行を選択する場合もある。本明細書では、ゲートドライバ回路１２ａが選択する画素行は１画素行に限定するものではない。しかし、説明を容易にするため、ゲートドライバ回路１２ａが選択する画素行は１画素行であるとして説明する。したがって、選択するデータ（オン電圧を印加する位置）である”○”は１箇所である。この”○”は、映像信号の水平同期信号（ＨＤ）に同期してシフトされる。映像信号の垂直同期信号（ＶＤ）は、スタートパルス信号（ＳＴ１）となる。
【００８７】
シフトレジスタ回路１１１ｂは、ＥＬ素子１５を点灯させる画素行を選択するものである。したがって、該当画素行に接続されたゲート信号線１７ｂを選択するものである。選択するゲート信号線１７ｂは１本以上であり、また、選択するゲート信号線１７ｂは連続して選択される。本発明の実施例では、選択するゲート信号線１７ｂは複数本が同時に選択されるとして説明する。
【００８８】
シフトレジスタ回路１１１ｂの選択するデータである”○”は複数箇所ある。図１１では、理解を容易にするため、また、作図を容易にするため、４つの○の群と、２つの○の群とを記載している。実際には○の連続は、１／４ｄｕｔｙで、ｎ／４（ｎ＝２４０画素行である場合は２４０／４＝６０）とされる。また、図１１のように、○の群を分離するよりは、連続させることが好ましい。シフトレジスタ回路１１１ｂの”○”は、点灯制御同期信号（基本的にはＣＬＫ２）に同期してシフトされる。
【００８９】
図１１、図１２において、１１２は電圧レベル変換回路である。電圧レベル変換回路１１２は、ＡＮＤ回路８１の出力であるロジック信号を、ゲート信号線１７のオンオフ制御ロジックに一致するように変換する。また、使用するＶＧＬ、ＶＧＨ電圧にレベルシフトする。
【００９０】
本明細書では、ＡＮＤ回路８１として説明するが、ＡＮＤ回路に限定するものではない。たとえば、ＯＲ回路でも構成することができる。ＡＮＤ回路８１として記述するのは理解を容易にするためである。ＡＮＤ回路の基本的な機能は、選択制御回路である。選択制御回路は、少なくとも２つの入力からロジック的な判断出力を行う。また、選択制御回路は、必要に応じて電圧レベルを変換する電圧レベルシフト回路の機能を持つ。また、選択制御回路は、必要に応じて、クロック信号の入力によるタイミング制御機能を持つ。また、選択制御回路は、出力に信号を出力するか否かを選択制御する機能を持つ。
【００９１】
本発明の図１１の実施例では、選択制御回路（ＡＮＤ回路８１）は２つの入力信号を持ち、２つの信号入力は、２つのシフトレジスタ回路１１１の出力である。また、本発明の図１４、図４２、図５５、図６９の実施例では、選択制御回路（ＡＮＤ回路８１）は２つの入力信号を持ち、そのうち１つの信号入力は、ゲート信号線１７ａまたは１７ｂに印加された信号（ＶＧＨ、ＶＧＬなど）であり、他の１つの信号入力は、シフトレジスタ回路１１１の出力である。選択制御回路は、図９（ａ）、図９（ｂ）、図１０（ａ）、図１０（ｂ）の入力信号に対して、ｃ端子から所定の出力電圧を出力する。
【００９２】
図９（ｂ）、図１０（ｂ）において、０は非選択、１は選択である。本発明では、オフ電圧（ＶＧＨ）の場合は、画素行を選択しないから非選択０とし、オン電圧（ＶＧＬ）の場合は、画素行を選択するから選択１とする。また、オン電圧（ＶＧＬ）は、ゲートドライバ回路１２ａと１２ｂとで異ならせることも想定しているため、ＶＧＬ１またはＶＧＬ２となる。オフ電圧（ＶＧＨ）についても、ゲートドライバ回路１２ａと１２ｂとで異ならせることも想定しているため、ＶＧＨ１またはＶＧＨ２となる。ただし、オフ電圧（ＶＧＨ）は、ゲートドライバ回路１２ａと１２ｂで本発明では同一にしている。電源発生回路の簡略化のためと、ＶＧＨ１とＶＧＨ２とで異なった電圧を設定しても画像表示に差がほとんど発生しないためである。
【００９３】
なお、図８と図４２、図５５ではＡＮＤ回路８１の入力ロジックが異なっている。本発明は、画素行の選択、非選択のロジックをそれぞれの実施例に対応させて設定する。したがって、ＡＮＤ回路８１は一例である。
【００９４】
以下、説明を容易にするため、選択制御回路はＡＮＤ回路８１として説明をする。シフトレジスタ回路１１１ａの出力はロジック反転してＡＮＤ回路８１の入力となり、シフトレジスタ回路１１１ｂの出力は、前記ＡＮＤ回路８１の入力となる。ＡＮＤ回路８１の出力は、ゲート信号線１７ｂのロジック信号としてレベル変換回路１１２に印加される。シフトレジスタ回路１１２ａの出力はゲート信号線１７ａのロジック信号としてレベル変換回路１１２に入力される。レベル変換回路１１２は入力されたロジック信号をゲート信号線１７の制御ロジックに一致するように、電圧のレベルシフトを行う。
【００９５】
図１１で図示するように、シフトレジスタ回路１１１ｂの○データにより、ゲート信号線１７ｂ（３）、ゲート信号線１７ｂ（４）、ゲート信号線１７ｂ（７）、ゲート信号線１７ｂ（８）、ゲート信号線１７ｂ（１０）には選択電圧であるオン電圧（ＶＧＬ）が出力される。しかし、ゲート信号線１７ｂ（９）は、該当シフトレジスタ回路１１１ａの選択電圧（ＶＧＬ）が出力されるため、オフ電圧（ＶＧＨ）出力となっている。また、他のゲート信号線１７ｂも、オフ電圧（ＶＧＨ）出力となっている。
【００９６】
シフトレジスタ回路１１１ａは、○データにより、ゲート信号線１７ａ（９）には選択電圧であるオン電圧（ＶＧＬ）が出力される。他のゲート信号線１７ａは、オフ電圧（ＶＧＨ）出力となっている。
【００９７】
以上のように構成することにより、選択電圧が印加されたゲート信号線１７ａと選択電圧が印加されたゲート信号線１７ｂが同一の画素とならないように容易に制御することができる。また、ゲート信号線１７ａは、ゲート信号線１７ｂの選択に依存せず、選択した画素行にソースドライバ回路１４からの映像信号を書き込むことができる。映像信号の書き込みは、画素１６のコンデンサ１９にメモリすることを意味する。このメモリ機能を用いていて、動作フレームレート変換を容易に実現できる。
【００９８】
図１２は、映像信号を書き込むゲート信号線１７ａを選択するゲートドライバ回路１２ａを表示画面２２の左辺に形成し、図１２で説明したゲート信号線１７ｂを選択するゲートドライバ回路１２をゲートドライバ回路１２ｂとして表示画面２２の右辺に形成した実施例である。
【００９９】
ゲートドライバ回路１２ａのシフトレジスタ回路１１１ａのデータと、ゲートドライバ回路１２ｂのシフトレジスタ回路１１１ｂのデータは同一データであり、またシフトレジスタ回路１１１ａとシフトレジスタ回路１１１ｂとは、同一の水平同期信号でデータ位置をシフトするとともに、選択データの入力が実施される。ゲートドライバ回路１２ｂのシフトレジスタ回路１１１ｂは、クロック信号（ＣＬＫ２）に同期してデータ位置をシフトするとともに、選択データ（ＳＴ２）が入力される。
【０１００】
ＡＮＤ回路８１のａ端子には、シフトレジスタ回路１１１ａ２の出力が入力される。ＡＮＤ回路８１のｂ端子には、ゲートドライバ回路１２ｂのシフトレジスタ回路１１１ｂの出力が入力される。シフトレジスタ回路１１１ａ１とシフトレジスタ回路１１１ａ２の構成、データ内容は同一である。
【０１０１】
ａ端子の信号と、ｂ端子の信号により、ＡＮＤ回路８１の出力端子ｃのロジックおよび出力電位が決定される。ＡＮＤ回路８１の入力は、必要に応じて電位レベル変換、レベルシフトが実施される。または、シフトレジスタ回路１１１ｂの出力は電圧レベルシフト回路１１２ｂで電位がレベル変換される。
【０１０２】
図９（ａ）、図９（ｂ）に図示するように、ａ端子とｂ端子の入力電圧（ＶＧＨ、ＶＧＬ）によりｃ端子の出力（ＶＧＨ、ＶＧＬ）が決定される。図９（ａ）、図９（ｂ）では、ゲート信号線１７ａが選択（ＶＧＬ）状態、かつゲートドライバ回路１２ｂのシフトレジスタ回路１１２ｂが選択出力（ゲート信号線１７ｂが選択（ＶＧＬ）される状態）の時、ＡＮＤ回路８１のｃ端子が、非選択（ＶＧＨ）となるようにロジック制御あるいは電位変換がなされている。オフ電圧が印加されたゲート信号線１７ｂに該当する画素行のＥＬ素子１５は、トランジスタ１１ｄがオープン状態となるため、電流が流れず、非点灯となる。
【０１０３】
ゲートドライバ回路１２ａがゲート信号線１７ａに出力する電圧（ＶＧＨ、ＶＧＬ）とゲートドライバ回路１２ｂがゲート信号線１７ａに出力する電圧（ＶＧＨ、ＶＧＬ）とは異ならせることが好ましい（図８を参照のこと）。
【０１０４】
なお、図１２は、ゲートドライバ回路１２ｂにシフトレジスタ回路１１１ａ２とシフトレジスタ回路１１１ｂとを設けた構成であった。しかし、本発明はこれに限定するものではない。ゲートドライバ回路１２ａにシフトレジスタ回路１１１ｂ２とシフトレジスタ回路１１１ａとを設けてもよい。以下、この実施例について図５５を用いて説明をする。
【０１０５】
図５５では、ゲートドライバ回路１２ｂ側には、シフトレジスタ回路１１１ｂ１のみを設ける。ゲートドライバ回路１２ａ側のシフトレジスタ回路１１１ｂ２は、シフトレジスタ回路１１１ｂ１と同一の構成であり、動作も同一である。シフトレジスタ回路１１１ｂ１とシフトレジスタ回路１１１ｂ２には、ソースドライバ回路１４から、同一のクロック信号（ＣＬＫ２）とスタートパルス信号（ＳＴ２）が印加される。なお、ソースドライバ回路１４、スタートパルス信号（ＳＴ）は、電圧レベル変換されて、各ゲートドライバ回路１２に印加される。
【０１０６】
図５５の構成は、図１２の左右のゲートドライバ回路１２を入れ替えた構成である。ただし、ゲートドライバ回路１２ａはゲート信号線１７ａを選択し、ゲートドライバ回路１２ｂはゲート信号線１７ｂを選択する。ＡＮＤ回路８１は、ゲートドライバ回路１２ａ側に形成する。図５５の構成を図４２と同様に、ＡＮＤ回路８１の入力信号線としてゲート信号線１７ｂを用いる構成にしてもよいことは言うまでもない。
【０１０７】
図５５の実施例では、ゲート信号線１７ａとゲート信号線１７ｂとが同一の画素行を選択する場合は、ゲート信号線１７ａにオフ電圧を印加し、該当画素行に映像信号を書き込まないように制御する。そのため、ＡＮＤ回路８１のロジックを図８とは異ならせている。ａ端子とｂ端子のインバータの位置が異なっている。
【０１０８】
ゲートドライバ回路１２ａの電圧レベルシフト回路１１２ａの入力電圧は、ＶＧＨ１とＶＧＬ１である。ゲートドライバ回路１２ｂの電圧レベルシフト回路１１２ｂの入力電圧は、ＶＧＨ２とＶＧＬ２である。電圧レベルシフト回路１１２はそれぞれの入力電圧に出力をレベルシフトする。
【０１０９】
図５５において、ゲートドライバ回路１２ａの動作フレームレートと、ゲートドライバ回路１２ｂの動作フレームレートとが異なる。したがって、ゲートドライバ回路１２ａがシフトする期間（１画素行を選択している期間ａ）と、ゲートドライバ回路１２ｂがシフトする期間（１画素行を選択している期間ｂ）が異なる。
【０１１０】
ゲートドライバ回路１２ａがゲート信号線１７ａを選択する期間と、ゲートドライバ回路１２ｂがゲート信号線１７ｂを選択する期間が入り乱れ、画素１６の電位状態が急変する。この課題に対して、図５５の実施例では、ソースドライバ回路１４からゲートドライバ回路１２ａに印加されるＯＥＶ信号により、対策している。シフトレジスタ回路１１２ａがデータシフトで変化する期間では、該当ゲート信号線１７ａの出力をオフ出力状態（オフ電圧（ＶＧＨ）を出力）に制御している。オフ電圧（ＶＧＨ）は、最大１画素行を選択している期間ａ×２の期間行えばよい。ＯＥＶ信号とは、垂直方向のアウトプットイネーブル制御信号の意味である。たとえば、ゲートドライバ回路１２ｂが８番目の画素行を選択している期間に、ゲートドライバ回路１２ａが７番目の画素行と８番目の画素行を選択する場合は、ＯＥＶ端子を制御して、７番目と８番目のゲート信号線１７ａにオフ電圧（ＶＧＨ１）を印加する。つまり、ゲートドライバ回路１２ａの２画素行の選択する期間を非選択状態とする。
【０１１１】
ＯＥＶ信号は、ＡＮＤ回路８１ｂのａ端子に印加される。ＯＥＶ信号のロジックレベルでシフトレジスタ１１２ａのデータ内容に応じてゲート信号線１７ａにオン電圧またはオフ電圧が出力される。ＯＥＶがＬ（０）レベルの時は、ゲート信号線１７ａにオフ電圧（ＶＧＨ）が出力される。つまり、ゲート信号線１７ａは非選択となる。ＯＥＶ信号が、Ｈ（１）レベルのときは、ＡＮＤ回路８１ｂのｂ端子に入力された信号をスルーで通過させる。入力信号がオン電圧（ＶＧＬ）の場合は、オン電圧（ＶＧＬ）をゲート信号線１７に出力し、入力信号がオフ電圧（ＶＧＨ）の場合は、オフ電圧（ＶＧＨ）をゲート信号線１７に出力する。第１のゲート信号線１７を選択している状態から、次の第２のゲート信号線（次の画素行）１７を選択する状態変位時に、ＯＥＶ信号をＬにし、ゲート信号線１７を非選択（オフ電圧（ＶＧＨ）を印加）することは、正常な映像信号を画素に書き込めることになり、有効である。
【０１１２】
本発明では、ゲートドライバ回路１２ａのフレームレートは、ゲートドライバ回路１２ｂのフレームレートより遅い。したがって、ゲート信号線１７ａにオフ電圧を印加し、該当画素行に映像信号を書き込まないように制御するする期間は、１画素行を選択する期間（ゲートドライバ回路１２ａの１画素行を選択する期間である）の一部の期間となる。ゲートドライバ回路１２ａの１画素行を選択する期間＞ゲートドライバ回路１２ｂの１画素行を選択する期間の関係があるからである。したがって、残りの期間を用いて該当画素行に映像信号を書き込むことも可能である。
【０１１３】
ゲートドライバ回路１２ａのフレームレートを１５Ｈｚ、ゲートドライバ回路１２ｂのフレームレートを６０Ｈｚとすれば、ゲートドライバ回路１２ａが１画素行を選択する期間の１／４しか、ゲート信号線１７ａとゲート信号線１７ｂが同一画素行を選択する期間はない。したがって、１水平走査期間の３／４の期間に映像信号を画素行に書き込むことができる。ゲート信号線１７ａとゲート信号線１７ｂが同一の画素行を選択する期間が隣接した画素行におよぶこともある。この場合も、残りの期間で該当画素行に映像信号を書き込むことができる。もちろん、映像信号を画素行に書き込まない方式を採用してもよい。
【０１１４】
なお、ゲートドライバ回路１２ａのフレームレートが１５Ｈｚであり、ゲートドライバ回路１２ｂのフレームレートが６０Ｈｚである場合のように、ゲートドライバ回路１２ａが１画素行を選択する期間が、ゲートドライバ回路１２ｂが１画素行を選択する期間より長い場合は、同一画素行において、ゲート信号線１７ａとゲート信号線１７ｂとを同時にオン電圧（ＶＧＬ）を印加してもよい。ゲート信号線１７ａとゲート信号線１７ｂとを同時にオン電圧（ＶＧＬ）を印加することにより、異常な電圧が、画素に書き込まれても、ゲートドライバ回路１２ａが１画素行を選択する期間のうちの残りの期間で、正常な映像信号を該当画素行に書き込むことができるからである。
【０１１５】
逆に、ゲートドライバ回路１２ａのフレームレートが、ゲートドライバ回路１２ｂのフレームレートより速い場合は、ゲートドライバ回路１２ａの１画素行を選択する期間＜ゲートドライバ回路１２ｂの１画素行を選択する期間の関係となる。したがって、ゲートドライバ回路１２ｂが１画素行を選択する期間のうちの残りの期間を用いて該当画素行を点灯させることも可能である。ゲートドライバ回路１２ａのフレームレートを６０Ｈｚ、ゲートドライバ回路１２ｂのフレームレートを１５Ｈｚとすれば、ゲートドライバ回路１２ｂが１画素行を選択する期間の１／４しか、ゲート信号線１７ａとゲート信号線１７ｂが同一画素行を選択する期間はない。したがって、１水平走査期間の３／４の期間に該当画素行のゲート信号線１７ｂを選択し、ＥＬ素子１５に駆動用トランジスタ１１ａから電流を供給することができる。また、ゲート信号線１７ａとゲート信号線１７ｂが同一の画素行を選択する期間が隣接した画素行におよぶこともある。この場合も、ゲートドライバ回路１２ｂが１画素行を選択する期間のうちの残りの期間で該当画素行のＥＬ素子１５を発光させることができる。このように制御することにより、補正量も少なくてすむ。
【０１１６】
また、ゲートドライバ回路１２ａの動作フレームレートと、ゲートドライバ回路１２ｂのフレームレートは、それらの間の最大公倍数が大きくなるように定めることがよい。たとえば、ゲートドライバ回路１２ａの動作フレームレートを３０Ｈｚとすると、ゲートドライバ回路１２ｂのフレームレートを６１Ｈｚとする。このようにゲートドライバ回路１２ａの動作フレームレートと、ゲートドライバ回路１２ｂのフレームレートの値を定めることにより、表示画面２２の同一画素行でゲート信号線１７ａとゲート信号線１７ｂとが一致する確立が減少する。
【０１１７】
ゲートドライバ回路１２ａの動作フレームレートと、ゲートドライバ回路１２ｂのフレームレートとは、０．２５倍の定数値の関係に１．０１倍以上１．３倍以下の値を乗算した値に定めることが好ましい。
【０１１８】
たとえば、ゲートドライバ回路１２ａの動作フレームレートが３０Ｈｚの場合は、ゲートドライバ回路１２ｂの動作フレームレートは、３０×２×（０．２５×８）×１．０１＝６０．６Ｈｚ以上、３０×２×（０．２５×８）×１．３＝７８Ｈｚ以下のいずれかの値とする。なお、上記において、２×（０．２５×８）が０．２５倍の定数値の関係である。
【０１１９】
また、たとえば、ゲートドライバ回路１２ａの動作フレームレートが３０Ｈｚの場合は、ゲートドライバ回路１２ｂの動作フレームレートは、３０×１．５×（０．２５×６）×１．０１＝４５．５Ｈｚ以上、３０×１．５×（０．２５×６）×１．３＝５８．５Ｈｚ以下の値とする。なお、上記において、１．５×（０．２５×６）が０．２５倍の定数値の関係である。  
【０１２０】
以上のように定数値を設定すると、映像信号を書き込むために選択する画素行と、ＥＬ素子に電流を印加するために選択する画素行とが一致する位置は、各フレームで固定されないようなる。たとえば、図４０の（１）〜（１２）における横線の記載は、映像信号を書き込むために選択する画素行と、ＥＬ素子に電流を印加するために選択する画素行とが一致する位置を示している。図４０の（１）〜（１２）はフレーム番号を示している。
【０１２１】
図４０では、映像信号を書き込むために選択する画素行と、ＥＬ素子に電流を印加するために選択する画素行とが一致する位置は、各フレームで変化している。前記位置は各フレームでランダムなることが好ましい。視覚的に目立ちにくくなるからである。
【０１２２】
図８、図１１、図１２、図４２、図５５の実施例は、表示画面２２の一方にゲートドライバ回路１２ａまたはゲートドライバ回路１２ｂを形成あるいは配置する構成である。しかし、本発明はこれに限定するものではない。たとえば、画素選択側のゲートドライバ回路１２ａを表示画面２２の右側に配置し、ＥＬ素子１５をオンオフ制御するゲートドライバ回路１２ｂを表示画面２２の左側に配置する構成が例示される。
【０１２３】
本発明では、カソード電圧Ｖｓｓをグランド（接地電圧ＧＮＤ）電圧とする。アノード電圧Ｖｄｄとソースドライバ回路１４の電源電圧Ｖｃｃは共通にしている。つまり同一電圧とする。もちろん、カソード電圧Ｖｓｓは、ＧＮＤ以外の電圧に設定することができるが、カソード電圧Ｖｓｓをカソード電圧Ｖｓｓ＝ＧＮＤとすることにより、電源回路が簡略化でき、効率も向上する。アノード電圧Ｖｄｄが上下変動すれば、ソースドライバ回路１４の電源電圧Ｖｃｃも同様に上下変動させる。
【０１２４】
図８に示すように本発明のゲートドライバ回路１２ｂが出力するゲートオフ電圧ＶＧＨ２は、アノード電圧Ｖｄｄを基準（原点）にして正方向にとる。ＶＧＨ２−Ｖｄｄは、０．２Ｖ以上２．５Ｖ以下にする。つまり、ゲート信号線１７のオフ電圧（ＶＧＨ２）は、アノード電圧Ｖｄｄより高電圧である。また、ゲートドライバ回路１２ｂが出力するゲートオン電圧ＶＧＬ２は、グランド電圧（ＧＮＤ）を基準（原点）にして負方向にとる。ＧＮＤ−ＶＧＬは、０．０以下２．５Ｖ以上にする。ＶＧＬ２は、Ｖｄｄを基準として発生してもよい。ＶＧＨ２、ＶＧＬ２はチャージポンプ回路で発生する。
【０１２５】
画素１６を選択するゲート信号線１７ａの振幅の大きさＶｇ＝ＶＧＨ１−ＶＧＬ１とするとき、本発明では、Ｖｇの大きさを６（Ｖ）以上としている。また、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓとするとき、アノード電圧とカソード電圧の電位差Ｖｅ＝Ｖｄｄ−Ｖｓｓは、Ｖｇ＋２（Ｖ）以上としている。また、ＶＧＬ１電圧は、ポリシリコン技術により、アレイ基板３０にチャージポンプ回路などを形成して発生させてもよい。
【０１２６】
図８は、ゲートドライバ回路１２ａのオン電圧をＶＧＬ１、オフ電圧をＶＧＨ１とし、ゲートドライバ回路１２ｂのオン電圧をＶＧＬ２、オフ電圧をＶＧＨ２とした例である。
【０１２７】
なお、ＶＧＬ１は画素行を選択するゲートドライバ回路１２ａのオン電圧であり、ＶＧＬ２は、スイッチ用トランジスタ１１ｄを選択するゲートドライバ回路１２ｂのオン電圧である。この場合は、ＶＧＬ１＜ＶＧＬ２の関係にすることが好ましい。つまり、ＶＧＬ１の方がＶＧＬ２より電圧が低い。ただし、以上の実施例は、駆動用トランジスタ１１ａがＰチャンネルの場合である。駆動用トランジスタ１１ａがＮチャンネルの場合は、逆の関係にする。すなわち、駆動用トランジスタ１１ａがＮチャンネルの場合は、ＶＧＬ１＝ＶＧＬ２とし、ＶＧＨ１＞ＶＧＨ２の関係にする、つまりＶＧＨ１の方がＶＧＨ２より電圧が高くなるようにすることが好ましい。
【０１２８】
ＶＧＬ１をＶＧＬ２より小さくすることにより、ゲート信号線１７ａの振幅動作により、駆動用トランジスタ１１ａのゲート端子の突き抜け電圧が大きくなり、本発明の駆動方式（駆動方法、駆動回路、駆動回路構成、駆動機器など）と組み合わせることにより良好な黒表示を実現できるからである。たとえば、ＶＧＬ１＝−９（Ｖ）、ＶＧＬ２＝−３（Ｖ）が例示される。
【０１２９】
動画、静止画など表示画像の種類あるいは状態により、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを変化させてもよい。また、外部照度の高低に対応してアノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを変化させてもよい。外部の照度が高い時は、アノード電圧Ｖｄｄなどを高くする。照度が低い時は、アノード電圧Ｖｄｄなどを低くする。照度の検出は、ＰＩＮホトダイオード(ホトセンサ）６３５などにより行う。
【０１３０】
パネル温度より、プログラム電圧またはプログラム電流を印加したときの書き込み状態が変化する場合がある。この場合も、アノード電圧Ｖｄｄなどを変化すればよい。温度の検出はパネルの裏面あるいは無効領域（表示に有効な光が出射しない領域）に取り付けたサーミスタ、ポジスタで行い、これらの出力電圧をＡＤ変換して用いる。また、図４１の温度検出回路を用いる。
【０１３１】
アノード電圧Ｖｄｄまたはカソード電圧Ｖｓｓの変化あるいは調整は、表示画面２２の表示輝度、プログラム電流の書き込み状態、ｄｕｔｙ比、点灯率、外部照度などに対応させて、アノード電圧Ｖｄｄ、カソード電圧Ｖｓｓを変化あるいは調整する。特に点灯率あるいはｄｕｔｙ比に対応して、アノード電圧Ｖｄｄなどを変化させることが好ましい。
【０１３２】
ゲートドライバ回路１２ａがゲート信号線１７ａに出力する電圧をＶＧＨ１、ＶＧＬ１とし、ゲートドライバ回路１２ｂがゲート信号線１７ａに出力する電圧ＶＧＨ２、ＶＧＬ２とする。ＡＮＤ回路８１の出力ｃは、図１０（ａ）、図１０（ｂ）のように設定する。
【０１３３】
図１０（ａ）では、ｃ端子の出力は、ゲート信号線１７ｂの電位であるから、ＶＧＨ２、ＶＧＬ２である。したがって、ＡＮＤ回路８１のａ端子の入力はゲート信号線１７ａの電位であるから、ＶＧＨ１、ＶＧＬ１である。ＡＮＤ回路８１のｂ端子入力は、ゲートドライバ回路１２ｂの出力であるＶＧＨ２、ＶＧＬ２としているが、これに限定するものではない。シフトレジスタ回路１１２ｂのロジック信号そのままでもよく、ロジック信号をレベル変換してＡＮＤ回路８１のｂ端子入力としてもよい。なお、ＶＧＨ１はＶＧＨ２と同一にすることが好ましい。電源電圧の発生回路を簡略化できるからである。
【０１３４】
以下、他の実施例について説明をする。図１３は、本発明の他の実施例である。図１４は、図１３の実施例の説明図である。また、図１５は画素部の動作を説明する説明図である。
【０１３５】
図１３、図１４の特徴は、ゲートドライバ回路１２ａの出力信号をゲート信号線１７ａにより表示画面２２の他端に伝搬させた点である。つまり、図１３、図１４においては、ゲート信号線１７ａをロジック信号線として活用している。図１３、図１４においては、ゲート信号線１７ａはＡＮＤ回路８１の入力となる。図１３、１４の実施例の場合、図８、図１２の実施例のように、ゲートドライバ回路１２ｂに２つのシフトレジスタ回路１１２ａ、１１２ｂを形成する必要がない。したがって、表示パネルの狭額縁化を実現できる。
【０１３６】
図１５に図示するように、画素１６の動作は、図８と同一である。ゲート信号線１７ｂに印加されるオンオフ電圧（ＶＧＨ、ＶＧＬ）により、スイッチ用トランジスタ１１ｄはオンオフ動作する。ゲート信号線１７ａに印加されるオンオフ電圧により、スイッチ用トランジスタ１１ｂ、１１ｃがオンオフ動作する。
【０１３７】
ゲートドライバ回路１２ａが制御するゲート信号線１７ａは、画素行を順次選択し、画素１６には、ソースドライバＩＣ（回路）１４からの映像信号が書き込まれる。同時に、ゲート信号線１７ａに印加された電圧は、ＡＮＤ回路８１のロジック信号（ａ端子）となっている。
【０１３８】
図１４では、ゲートドライバ回路１２ｂ側にＡＮＤ回路８１などを配置したが、本発明はこれに限定するものではなく、ゲートドライバ回路１２ａ側にＡＮＤ回路８１などを配置してもよい。この場合は、ゲート信号線１７ｂにより、ゲートドライバ回路１２ｂの出力をゲートドライバ回路１２ａ側に伝達する。図４２は、その実施例である。
【０１３９】
ゲートドライバ回路１２ｂが制御するゲート信号線１７ｂは、画素行を順次選択してＥＬ素子１５を点灯制御する。同時に、ゲート信号線１７ｂに印加された電圧は、ＡＮＤ回路８１のａ端子のロジック信号となっている。ゲートドライバ回路１２ａは、水平同期信号（ＨＤ）に同期してゲート信号線１７ａの選択位置をシフトさせる。同時に、ゲート信号線１７ａに印加された電圧は、ＡＮＤ回路８１のロジック信号（ｂ端子）となっている。ロジック動作は、図９（ａ）、図９（ｂ）、図１０（ａ）、図１０（ｂ）と同様である。
【０１４０】
ＡＮＤ回路８１のｃ端子出力が、オン電圧（ＶＧＬまたはＶＧＬ１）の場合は、画素１６にソースドライバＩＣ（回路）１４からの映像信号を書き込む。ゲート信号線１７ａとゲート信号線１７ｂとが同一の画素１６を選択する場合は、ゲート信号線１７ａの出力は無効となり、画素１６あるいは画素行は選択されず、ソースドライバ回路１４からの映像信号は、前記画素１６あるいは画素行には書き込まれない。
【０１４１】
図１３、図１４の構成では、ゲートドライバ回路１２ａのシフトレジスタ回路１１１ａの出力もしくは、電圧レベルシフト回路１１２ａの出力が、ゲート信号線１７ａであり、ＡＮＤ回路８１のａ端子の入力が、ゲート信号線１７ａの電位である。そのため、図１２のように、ゲートドライバ回路１２ｂにシフトレジスタ回路１１１ａ２を形成する必要がない。なお、電位レベルは、図９（ａ）、図９（ｂ）、図１０（ａ）、図１０（ｂ）のように電圧レベルシフトを行う。また、必要に応じて電圧レベルシフト回路１１２を形成する。
【０１４２】
図１２、図１４では、ＡＮＤ回路８１でゲート信号線１７ｂの電位を決定するとしたが、ＡＮＤ回路８１は理解を容易にするため図示しただけであり、他の方式でゲート信号線１７ｂの電位を決定してもよいことは言うまでもない。たとえば、アナログスイッチ回路で構成してもよい。また、ＶＧＨ、ＶＧＬの電位は、図１などの画素１６構成を例示して説明するための便宜上のものである。画素１６の構成にしたがって電位を決定し、また電位制御を実施すればよい。
【０１４３】
本発明のＥＬ表示装置は、映像信号は画素１６のコンデンサ１９で保持されている。つまり、表示領域の画像メモリを保有するのと等価である。コンデンサ１９で保持された画像は、スイッチ用トランジスタ１１ｄをオンさせることによりＥＬ素子１５に電流が流れ、画像表示される。したがって、ゲート信号線１７ｂを制御するだけで画像表示を実現できる。
【０１４４】
表示画面２２に画像メモリが有すると言うことは、この画像メモリを用いて動作フレームレート変換を実現できる。たとえば、入力映像信号の動作フレームレート（周期）が６０Ｈｚであれば、動作フレームレート＝６０Ｈｚで表示画面２２にマトリックス状に形成されたコンデンサ１９に画像を書き込み、コンデンサ１９に保持させる。読み出しは、ゲートドライバ回路１２ｂを操作することにより読み出せる。読み出しとはＥＬ素子１５に電流を流し、画像表示を行うことである。
【０１４５】
ゲートドライバ回路１２ｂがゲート信号線１７ｂを選択する周期（動作フレームレート）はゲートドライバ回路１２ａと独立に行えるから、動作フレームレート変換を実現できる。つまり、ゲートドライバ回路１２ｂの動作フレームレート（動作周期）を７５Ｈｚとすれば、図４（ｂ）の表示領域４６が表示画面２２の上下方向に移動する動作を１秒間に７５回実施できる。
【０１４６】
液晶表示装置や従来のＥＬ表示装置では、動作フレームレートの変換を行うには、外付けの半導体メモリが必要である。また、液晶表示装置や従来のＥＬ表示装置において、動作フレームレートの変換にはメモリの読み出し速度を高速に行う必要がある。しかし、本発明のＥＬ表示装置では半導体メモリは不要であり、このため低コスト化を実現できる。
【０１４７】
ＥＬ素子１５の行を選択し、ＥＬ素子１５の行を発光させる周期を６０Ｈｚ以上とすることが重要である。ゲートドライバ回路１２ｂの動作フレームレートは、好ましくは、周期は７０Ｈｚ以上１５０Ｈｚ以下とする。さらに好ましくは、７２Ｈｚ以上１３０Ｈｚ以下とする。
【０１４８】
また、ゲートドライバ回路１２ｂの動作フレームレートは、好ましくは、ゲートドライバ回路１２ｂの動作フレームレート（１秒間に任意の画素を選択する回数）は、ゲートドライバ回路１２ａの動作フレームレート（１秒間に画面２２を書き換える回数）の１．２５倍、１．５倍、１．７５倍、２．０倍、３．０倍などの値をする。ＥＬ表示装置に入力される画像のコマ数（１秒間に書き換えられる回数）もしくはゲートドライバ回路１２ａの動作フレームレートを、Ｃとし、ゲートドライバ回路１２ｂが、画素の選択周期（動作フレームレート）をＤとしたとき、Ｄ＝Ｃ×１．００、Ｄ＝Ｃ×１．２５、Ｄ＝Ｃ×１．５０、Ｄ＝Ｃ×１．７５、Ｄ＝Ｃ×２．００、Ｄ＝Ｃ×２．２５、Ｄ＝Ｃ×２．５０、Ｄ＝Ｃ×２．７５、Ｄ＝Ｃ×３．００、Ｄ＝Ｃ×３．２５、Ｄ＝Ｃ×３．５０、Ｄ＝Ｃ×３．７５、Ｄ＝Ｃ×４．００のいずれかとする。つまり、掛け算の係数と１．０以上４．０以下で、０．２５の倍数とする。
【０１４９】
たとえば、ゲートドライバ回路１２ａが１表示画面２２を書き換える周期が６０Ｈｚ（６０コマ／秒）であれば、ゲートドライバ回路１２ｂが１表示画面２２を選択する周期は、６０Ｈｚ、７５Ｈｚ、９０Ｈｚ、１０５Ｈｚ、１２０Ｈｚ・・・・とする。ゲートドライバ回路１２ａが表示画面２２を書き換える周期が５０Ｈｚであれば、ゲートドライバ回路１２ｂが表示画面２２を選択する周期は、５０Ｈｚ、６２．５Ｈｚ、７５Ｈｚ、８７．５Ｈｚ、１００Ｈｚ・・・・とする。
【０１５０】
なお、以上の１．２５倍、１．５倍などの倍数は、この数値のみに限定されるものではない。回路の構成上、前後してもその効果は有効である。したがって、上記に例示する掛け算の係数に対して±５％の範囲であれば本発明の技術的範疇である。たとえば、係数が、２．０であれば、１．９以上２．１以下であれば本発明の技術的範疇である。
【０１５１】
以上のフレームレートなどに関する事項は、以下のあるいは他の本発明の実施例においても同様に適用される。
【０１５２】
以下、本発明の駆動方法の動作について、図１６を参照しながら説明をする。図１６において、縦軸は、画素行番号である。画素行は、ｎ画素行あるとする。したがって、ゲートドライバ回路１２が選択する画素行は１番目からｎ番目の画素行である。横軸は、時間である。また、横軸は、フレームとも考えることができる。
【０１５３】
なお、説明を容易にするため、画素行の選択は、表示画面２２の上辺の１画素行から開始されるものとする。また、図１６では、ゲートドライバ回路１２ｂは、動作フレームレート（周期）は入力の６０Ｈｚ×２＝１２０Ｈｚとしている。また、画素構成は、図１の画素構成を例示して説明をする。
【０１５４】
図１６において、実線は、ゲートドライバ回路１２ａの動作を示している。つまり、ゲートドライバ回路１２ａがシフト動作し、オン電圧（ＶＧＬ）を出力するゲート信号線１７ａの位置を示している。ゲートドライバ回路１２ａは、６０Ｈｚの１フレーム（１Ｆ）で１画素行からｎ画素行を選択する。ゲートドライバ回路１２ｂは、１２０Ｈｚで動作する。したがって、ゲートドライバ回路１２ａの１Ｆで２回表示画面２２を選択する。つまり、（１／２）Ｆで、１番目の画素行からｎ番目の画素行を選択する。
【０１５５】
なお、ゲートドライバ回路１２ｂは、ｄｕｔｙ駆動では、同時に複数の画素行を選択する。図１６では理解を容易にするため、点線をゲートドライバ回路１２ｂの動作の先端位置とする。たとえば、同時に１画素行しかゲート信号線１７ｂを選択しない状態において、図１６に示す点線は、そのゲート信号線１７ｂにオン電圧（ＶＧＬ）が印加されている画素行の位置である。
【０１５６】
図１６において、Ａからゲートドライバ回路１２による画素行の選択が行われる。説明を容易にするため、また、理解を容易にするため、ゲートドライバ回路１２ｂが１画素行目を選択し、次の走査期間でゲートドライバ回路１２ａが１画素行目を選択するとする。つまり、ゲート信号線１２ａが選択するゲート信号線１７ａとゲートドライバ回路１２ｂが選択するゲート信号線１７ｂが同一の画素行とならないように制御を開始する。
【０１５７】
ゲートドライバ回路１２ａによりゲート信号線１７ａが順次選択され、ソースドライバ回路１４から映像信号（プログラム電流またはプログラム電圧）が出力されて選択された画素行に書き込まれる。１Ｆで表示画面２２の下辺であるｎ画素行（Ｃ点）まで走査が完了し、次のフレームでは、再び表示画面２２の上辺の１画素行目からゲート信号線１７ａの選択が開始される。
【０１５８】
ゲートドライバ回路１２ｂによりゲート信号線１７ｂが順次選択され、ゲート信号線１７ｂにオン電圧（ＶＧＬ）またはオフ電圧（ＶＧＨ）が印加され、その印加位置が、点灯制御同期信号に同期してシフトされる。ゲートドライバ回路１２ｂの動作フレームレートは１２０Ｈｚであるから、Ｂ点で１フレームが完了し、このフレーム期間は、ゲートドライバ回路１２ａの（１／２）Ｆ期間である。
【０１５９】
図１６のように、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂとは異なる動作フレームレートで動作する。ゲートドライバ回路１２ｂの動作フレームレートは１２０Ｈｚであるから、図４（ｂ）の表示領域４６は、ゲートドライバ回路１２ａの１Ｆ期間に２回画面の上下方向に走査される。また、ゲートドライバ回路１２ｂの動作フレームレートは１２０Ｈｚであり、これは７０Ｈｚ以上であるので、フリッカは発生しない。
【０１６０】
ゲートドライバ回路１２ｂが同時にオン電圧を印加するゲート信号線１７ｂの本数が１本の場合は、図１６に図示するように、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂの開始タイミングを１水平走査期間離せば問題は発生しない。つまり、任意の画素行において、ゲート信号線１７ａとゲート信号線１７ｂに同時にオン電圧が印加されることはない。任意の画素１６または画素行において、ゲート信号線１７ａとゲート信号線１７ｂとに同時にオン電圧が印加される場合は、図８〜図１５で説明したように、該当するゲート信号線１７ａとゲート信号線１７ｂのいずれか一方のゲート信号線１７を、強制的にオフ電圧を印加する。
【０１６１】
ＥＬ表示装置の点灯制御において、ゲートドライバ回路１２ｂが選択するゲート信号線１７ｂは複数である場合がほとんどである。たとえば、１／２ｄｕｔｙ駆動の場合は、ｎ／２本のゲート信号線１７ｂにオン電圧（ＶＧＬ）が印加される。したがって、ゲートドライバ回路１２ｂの１周期の（１／２）の期間にオフ電圧（ＶＧＨ）が印加され、（１／２）Ｆの期間にオン電圧（ＶＧＬ）が印加される。
【０１６２】
図１６に図示するように、Ａの開始後は、ゲートドライバ回路１２ｂは、オフ電圧を出力するようにデータをシフトレジスタ回路１１１ｂに入力して動作させる。１／２ｄｕｔｙであれば、ｎ／２のゲート信号線１７ｂにオフ電圧を出力した状態の後、以降のゲート信号線１７ｂにオン電圧を出力するように操作する。
【０１６３】
図１８は（１／４）ｄｕｔｙ駆動の実施例である。各ＥＬ素子１５は、１周期の（１／４）の期間にオン電圧が印加され、（３／４）周期に、オフ電圧が印加される。したがって、表示画面２２の１／４が点灯状態であり、３／４が非点灯状態である。
【０１６４】
任意の画素１６または画素行において、ゲート信号線１７ａとゲート信号線１７ｂとに同時にオン電圧が印加される場合は、図８〜図１５で説明したように、該当するゲート信号線１７ａとゲート信号線１７ｂとのいずれか一方のゲート信号線１７に、強制的にオフ電圧を印加する。つまり、任意の画素において、ゲート信号線１７ａとゲート信号線１７ｂとが同時に選択されるときに、強制的にゲート信号線１７ｂにオフ電圧を印加し、非選択状態とすることにより正常な画像書き込みと画像表示を実現できる。
【０１６５】
図１７は、ゲートドライバ回路１２ａの動作フレームレートを６０Ｈｚとし、ゲートドライバ回路１２ｂの動作フレームレートの周期は、ゲートドライバ回路１２ａの動作フレームレートの周期の３／４とした実施例である。ゲートドライバ回路１２ｂは、ゲートドライバ回路１２ａの（３／４）Ｆ期間で、１画面を選択走査する。
【０１６６】
図１８は、ゲートドライバ回路１２ａの動作フレームレートを６０Ｈｚとし、ゲートドライバ回路１２ｂの動作フレームレートの周期は、ゲートドライバ回路１２ａの動作フレームレートの周期の１／４とした実施例である。ゲートドライバ回路１２ｂは、ゲートドライバ回路１２ａの（１／４）Ｆ期間で、１画面を選択走査する。
【０１６７】
図１８の実施例では、ゲートドライバ回路１２ａが選択するゲート信号線１７ａとゲートドライバ回路１２ｂが選択するゲート信号線１７ｂとは、Ｋ１、Ｋ２位置で同一の画素行となる。この場合は、図８〜図１５で説明したように、Ｋ１、Ｋ２位置でゲートドライバ回路１２ｂが選択するゲート信号線１７ｂを強制的に非選択とする。
【０１６８】
以上の実施例では、ゲートドライバ回路１２ｂが選択するゲート信号線１７ｂを強制的に非選択状態とするとしたがこれに限定するものではなく、ゲートドライバ回路１２ａが選択するゲート信号線１７ａを強制的に非選択状態としてもよい。この場合は、該当画素行には、ソースドライバ回路１４からのプログラム電流（あるいはプログラム電圧）が書き込まれない。しかし、前記画素行には、次のフレーム周期で書き込まれるので問題ない。
【０１６９】
以上の実施例では、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂとは動作フレーム周波数は異なるが、同期は維持するとしたが、これに限定するものではなく、非同期であってもよい。ただし、ゲートドライバ回路１２ａが選択するゲート信号線１７ａとゲートドライバ回路１２ｂが選択するゲートドライバ回路１２ｂとが、同一の画素行を選択しないように、管理する必要はある。このような管理は容易である。コントローラ回路（図示せず）がゲートドライバ回路１２ａ、１２ｂのデータ信号を管理し、制御しているからである。
【０１７０】
図１９は、ゲートドライバ回路１２ａの動作フレームレートを６０Ｈｚ（映像信号の動作フレームレート６０Ｈｚ（１秒間に画像が６０枚）、ゲートドライバ回路１２ｂの動作フレームレートを９０Ｈｚ（１秒間に９０回、非表示領域４５を画面上から下方向に走査）の例である。したがって、表示画面２２の画像を２回書き換える期間に、ゲートドライバ回路１２ｂが、３回画面を走査する。図面の上側には、ゲートドライバ回路１２ｂのフレームとして、第１フレーム（第１Ｆ）、第２フレーム（第２Ｆ）、第３フレーム（第３Ｆ）と記載している。また、図面の下側には、ゲートドライバ回路１２ａのフレームとして、第１フレーム（第１Ｆ）、第２フレーム（第２Ｆ）と記載している。また、一例として、駆動方法のｄｕｔｙ比は、１／２としている。
【０１７１】
図１９の縦軸は、表示画面２２の点灯領域（表示領域４６）と非点灯領域（非表示領域４５）の分布を示している。たとえば、ｔ０時には、表示画面２２の上半分が表示領域４６（画像が表示されている）であり、下半分が非表示領域４５（画像が表示されていない）状態である。ゲートドライバ回路１２ｂのゲート信号線１７ｂの選択位置が時間経過と共に移動し、ｔ１時には、表示画面２２の上半分が非表示領域４５（画像が表示されていない）であり、下半分が表示領域４６（画像が表示されている）状態となる。ｔ１以降は、今度は、表示画面２２の上側から表示領域４６が順次発生し、下半分が順次、非表示領域４５状態となっていく。
【０１７２】
図１９において、点線は、ゲートドライバ回路１２ａが選択するゲート信号線１７ａの位置を示している。つまり、映像信号を書き込む「書き込み画素行４１」の位置である。
【０１７３】
本発明は、映像信号を書き込む画素行（ゲートドライバ回路１２ａが選択するゲート信号線１７ａにオン電圧が印加された画素行）と、ゲートドライバ回路１２ｂのゲート信号線１７ｂに選択電圧（オン電圧）が印加された画素行とが一致する時、前記ゲートドライバ回路１２ｂのゲート信号線１７ｂに非選択電圧（オフ電圧）が印加されるように処理を行うものである。したがって、表示領域４６の範囲内に、書き込み画素行６１の点線が入ると、先に説明した処理を行う。すなわち、ゲートドライバ回路１２ｂが選択するゲート信号線１７ｂを強制的に非選択状態とするか、あるいは、ゲートドライバ回路１２ａが選択するゲート信号線１７ａを強制的に非選択状態とする。
【０１７４】
図１９の実施例では、ゲートドライバ回路１２ｂの第１Ｆにおいて、書き込み画素行６１の位置（点線で示す）は、すべて非表示領域４５の範囲内である。したがって、映像信号を書き込む画素行（ゲートドライバ回路１２ａが選択するゲート信号線１７ａにオン電圧が印加された画素行）と、ゲートドライバ回路１２ｂのゲート信号線１７ｂに選択電圧（オン電圧）が印加された画素行とが一致することはない。
【０１７５】
ゲートドライバ回路１２ｂの第２Ｆの範囲では、ｔ３〜ｔ４の期間において、書き込み画素行６１の位置（点線で示す）は、表示領域４６の範囲内である。したがって、映像信号を書き込む画素行（ゲートドライバ回路１２ａが選択するゲート信号線１７ａにオン電圧が印加された画素行）と、ゲートドライバ回路１２ｂのゲート信号線１７ｂに選択電圧（オン電圧）が印加された画素行とが一致している。したがって、前記ゲートドライバ回路１２ｂのゲート信号線１７ｂに非選択電圧（オフ電圧）が印加されるように処理を行う必要がある。もしくは、前記ゲートドライバ回路１２ａのゲート信号線１７ａに非選択電圧（オフ電圧）が印加されるように処理を行う必要がある。
【０１７６】
ゲートドライバ回路１２ｂの第３Ｆであるｔ４〜ｔ６の範囲では、書き込み画素行６１の位置（点線で示す）は、すべて表示領域４６の範囲内である。したがって、映像信号を書き込む画素行（ゲートドライバ回路１２ａが選択するゲート信号線１７ａにオン電圧が印加された画素行）と、ゲートドライバ回路１２ｂのゲート信号線１７ｂに選択電圧（オン電圧）が印加された画素行とが一致する。したがって、前記ゲートドライバ回路１２ｂのゲート信号線１７ｂに非選択電圧（オフ電圧）が印加されるように処理を行う必要がある。もしくは、前記ゲートドライバ回路１２ａのゲート信号線１７ａに非選択電圧（オフ電圧）が印加されるように処理を行う必要がある。  
【０１７７】
同様にゲートドライバ回路１２ｂの第４Ｆの範囲では、書き込み画素行６１の位置（点線で示す）は、前半は非表示領域４５の範囲内である。しかし、後半は、表示領域４６の範囲内となる。つまり、後半は映像信号を書き込む画素行（ゲートドライバ回路１２ａが選択するゲート信号線１７ａにオン電圧が印加された画素行）と、ゲートドライバ回路１２ｂのゲート信号線１７ｂに選択電圧（オン電圧）が印加された画素行とが一致している。したがって、前記ゲートドライバ回路１２ｂのゲート信号線１７ｂに非選択電圧（オフ電圧）が印加されるように処理を行う必要がある。もしくは、前記ゲートドライバ回路１２ａのゲート信号線１７ａに非選択電圧（オフ電圧）が印加されるように処理を行う必要がある。
【０１７８】
ゲートドライバ回路１２ｂのフレーム周波数を高くすれば、フリッカは発生しにくくなる。しかし、余り高くすると、動画視認性が低下する。静止画では、フリッカが見えやすいので、ゲートドライバ回路１２ｂの動作フレームレートを高くする必要がある。逆に動画では、画像表示が絶えず変化しているので、フリッカは目立ちにくい。そのため、動作フレームレートを下げて、動画視認性を向上させる。
【０１７９】
本発明は、上記の事項をかんがみて、動画と静止画でゲートドライバ回路１２ｂの動作フレームレートを変化させている。
【０１８０】
なお、ゲート信号線１７ａと１７ｂのうち一方を非選択状態にするとしたが、本発明はこれに限定するものではなく、両方を非選択状態に制御してもよいことは言うまでもない。したがって、複数のゲート信号線を有する構成の場合は、少なくとも１つのゲート信号線の選択あるいは非選択状態を制御できるものであればよい。
【０１８１】
また、本発明は、映像信号を書き込む画素行において、駆動用トランジスタ１１ａからＥＬ素子１５に流れる電流経路を遮断するものである。もしくは、駆動用トランジスタ１１ａからＥＬ素子１５に流れる電流経路が発生している画素行には、映像信号を書きこないように排他処理を実施するものである。この動作を満足するものであれば、いずれの構成でもよい。排他処理は、１水平走査期間を時分割しても実現できる。たとえば、１水平走査期間を１／２に分割し、最初の１／２の期間でゲート信号線１７ａにより制御を実施し、後半の１／２の期間でゲート信号線１７ｂにより制御を行っても良い。
【０１８２】
以上に説明した本発明は、図４２の実施例に適用できることは言うまでもない。また、以降に説明する図２６〜図４０の補正量の補正方法に関する事項も適用できるし、また、組み合わせることができることは言うまでもない。また、図４１の温度補正に関しても適用できるし、また、組み合わせることができることは言うまでもない。また、図４４〜図４７（ａ）、図４７（ｂ）、図４９〜図６２の駆動方式にも適用できるし、組み合わせることができることは言うまでもない。さらに、以上の実施例を図６３〜図６５に示す本発明の表示機器に適用できることは言うまでもない。
【０１８３】
以上の実施例は、図１の画素構成を例示して説明した。しかし、本発明は図１の画素構成に限定されるものではない。駆動用トランジスタ１１ａからＥＬ素子１５に流れる電流経路をオンオフ（供給、遮断）するスイッチ用トランジスタ１１と、駆動用トランジスタ１１に映像信号を印加するスイッチ用トランジスタ１１を有する画素構成であればいずれでも適用できる。
【０１８４】
たとえば、図２０のカレントミラー画素構成は、ＥＬ素子１５への電流経路にスイッチ用トランジスタ１１ｅが形成されており、駆動用トランジスタ１１ａまたは１１ｂに映像信号を印加する経路を発生させるスイッチ用トランジスタ１１ｃを有している。同一の画素１６におけるゲート信号線１７ａとゲート信号線１７ｂとに、オン電圧（ＶＧＬ）が印加される場合は、いずれか一方のゲート信号線１７（１７ａ、１７ｂ）にオフ電圧を印加し、スイッチ用トランジスタ１１ｅまたは１１ｃをオープンにする。
【０１８５】
図２１、図２２の画素構成でも同様に本発明を適用することができる。図２１、図２２においてＥＬ素子１５への電流経路にスイッチ用トランジスタ１１ｄが形成されており、駆動用トランジスタ１１ａに映像信号を印加する経路を発生させるスイッチ用トランジスタ１１ｃを有している。同一の画素１６におけるゲート信号線１７ａとゲート信号線１７ｂとに、オン電圧（ＶＧＬ）が印加される場合は、いずれか一方のゲート信号線１７（１７ａ、１７ｂ）にオフ電圧を印加し、スイッチ用トランジスタ１１ｄまたは１１ｃをオープンにする。
【０１８６】
図１、図２０、図２１、図２２は電流プログラム方式の画素構成である。本発明は、図２３、図２４に図示するような、電圧プログラム方式の画素構成にも適用できる。
【０１８７】
図２３は、駆動用トランジスタ１１ａのゲート端子とスイッチ用トランジスタ１１ｃ間にコンデンサ１９ｂが形成されている。ソース信号線１８に印加された映像信号は、スイッチ用トランジスタ１１ｃのオンにより、コンデンサ１９ｂを介して駆動用トランジスタ１１ａのゲート端子に印加される。
【０１８８】
図２３の画素構成は、ＥＬ素子１５への電流経路にスイッチ用トランジスタ１１ｅが形成されており、駆動用トランジスタ１１ａに映像信号を印加する経路を発生させるスイッチ用トランジスタ１１ｃを有している。同一の画素１６におけるゲート信号線１７ａとゲート信号線１７ｂとに、オン電圧（ＶＧＬ）が印加される場合は、いずれか一方のゲート信号線１７（１７ａ、１７ｂ）にオフ電圧を印加し、スイッチ用トランジスタ１１ｅまたは１１ｃをオープンにする。
【０１８９】
図２４の画素構成は、ＥＬ素子１５への電流経路にスイッチ用トランジスタ１１ｄが形成されており、駆動用トランジスタ１１ａに映像信号を印加する経路を発生させるスイッチ用トランジスタ１１ｂを有している。図２４の画素構成にＡＮＤ回路８１の構成を適用した構成を図４３に図示している。同一の画素１６におけるゲート信号線１７ａとゲート信号線１７ｂとに、オン電圧（ＶＧＬ）が印加される場合は、いずれか一方のゲート信号線１７（１７ａ、１７ｂ）にオフ電圧を印加し、スイッチ用トランジスタ１１ｄまたは１１ｂをオープンにする。
【０１９０】
以上の実施例は、ＥＬ素子１５への電流経路にスイッチ用トランジスタ１１を形成した構成であった。しかし、本発明はこれに限定するものではない。たとえば、図２５の画素構成においても、本発明を適用することができる。  
【０１９１】
図２５では、ＥＬ素子１５に供給する電流経路にスイッチ用トランジスタ１１は形成されていない。代わりに、ゲート信号線１７ｂがアノード端子となっている。また、ゲート信号線１７は、ゲートドライバ回路１２ｂに接続されており、ゲートドライバ回路１２ｂの電源電圧がアノード電圧Ｖｄｄとなっている。ゲート信号線１７ｂが選択されると、ゲート信号線１７ｂには、ゲートドライバ回路１２ｂからアノード電圧Ｖｄｄが供給される。したがって、ゲート信号線１７ｂの選択により該当画素行をオンオフ制御することができる。同一の画素１６におけるゲート信号線１７ａとゲート信号線１７ｂとに、オン電圧（ＶＧＬ）が印加される場合は、いずれか一方のゲート信号線１７（１７ａ、１７ｂ）にオフ電圧を印加し、スイッチ用トランジスタ１１ｅまたは１１ｃをオープンにする。
【０１９２】
以上の図２０〜図２５の画素構成は、図８〜図１９、図４２の実施例に適用できることは言うまでもない。また、以降に説明する図２６〜図４０の補正量の補正方法に関する事項も適用できるし、また、組み合わせることができることは言うまでもない。また、図４１の温度補正に関しても適用できるし、また、組み合わせることができることは言うまでもない。また、図４４〜図４７（ａ）、図４７（ｂ）、図４９〜図６２の駆動方式にも適用できるし、組み合わせることができることは言うまでもない。さらに、以上の実施例を図６３〜図６５に示す本発明の表示機器に適用できることは言うまでもない。
【０１９３】
図８〜図１５の本発明の駆動方法において、点灯させるべき画素行のゲート信号線１７ｂを強制的にオフ状態にするとした。この場合は、該当画素行の発光期間は、他の画素行より短くなる。したがって、該当画素行が輝度低下する。この輝度低下の補正方法について説明する。
【０１９４】
最初に映像信号の発生方法について説明する。図２７は、ソースドライバ回路１４を構成する、プログラム電流の発生回路の説明図である。ソースドライバ回路１４は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応する基準電流回路２７３（２７３Ｒ，２７３Ｇ、２７３Ｂ）を有している。基準電流回路２７３は、抵抗Ｒ１（Ｒ１ｒ、Ｒ１ｇ、Ｒ１ｂ）とオペアンプ２７１ａ、トランジスタ２７４ａから構成される。抵抗Ｒ１（Ｒ１ｒ、Ｒ１ｇ、Ｒ１ｂ）の値は、Ｒ、Ｇ、Ｂの階調電流に対応して独立に設定あるいは調整できるように構成されている。抵抗Ｒ１は、ソースドライバ回路１４の外部に配置された外付け抵抗である。
【０１９５】
オペアンプの＋端子ｃには、電子ボリウム２７２により、電圧Ｖｉが印加されている。電圧Ｖｉは、安定した基準電圧Ｖｂを抵抗Ｒで分圧することにより得られる。電子ボリウム２７２は、信号ＩＤＡＴＡでにより出力電圧Ｖｉを変化させるものである。基準電流Ｉｃは（Ｖｓ−Ｖｉ）／Ｒ１となる。ＲＧＢの基準電流Ｉｃ（Ｉｃｒ、Ｉｃｇ、Ｉｃｂ）は、それぞれ独立した基準電流回路２７３で調整あるいは可変される。可変は、ＲＧＢごとに形成された電子ボリウムで実施される。したがって、電子ボリウム２７２に印加される制御信号により、電子ボリウム２７２から出力される電圧Ｖｉの値が変化する。電圧ＶｉによりＲＧＢの基準電流の大きさが変化し、端子２７６から出力される階調電流（プログラム電流）Ｉｗの大きさが比例して変化する。
【０１９６】
発生した基準電流Ｉｃ（Ｉｃｒ、Ｉｃｇ、Ｉｃｂ）は、トランジスタ２７４ａから２７４ｂに印加される。トランジスタ２７４ｂとトランジスタ群２７５とはカレントミラー回路を構成している。図２７において、トランジスタ２７４ｂ１は、１つのトランジスタで構成しているように図示しているが、実際には、トランジスタ群２７５と同様に、単位トランジスタ２８２の集合（トランジスタ群）として形成している。なお、単位トランジスタ２８２は、後述する図２８に示されている。
【０１９７】
トランジスタ群２７５からのプログラム電流Ｉｗは出力端子２７６より出力される。トランジスタ群２７５の各単位トランジスタ２８２のゲート端子およびトランジスタ２７４ｂのゲート端子は、ゲート配線２８４で接続されている。
【０１９８】
トランジスタ群２７５は、図２８に図示するように、単位トランジスタ２８２の集合として構成される。理解を容易にするため、映像データとプログラム電流は比例あるいは相関の関係で変換されるとして説明する。映像信号によりスイッチ２８１が選択され、スイッチ２８１の選択により、単位トランジスタ２８２の出力電流の集合（加算）としてのプログラム電流Ｉｗが発生する。したがって、映像信号をプログラム電流Ｉｗに変換できる。本発明は単位トランジスタ２８２の単位電流が、映像データの１の大きさに該当するように構成されている。
【０１９９】
単位電流とは、基準電流Ｉｃの大きさに対応して単位トランジスタ２８２が出力する１単位のプログラム電流の大きさである。基準電流Ｉｃが変化すると、単位トランジスタ２８２が出力する単位電流も比例して変化する。トランジスタ２７４ｂと単位トランジスタ２８２がカレントミラー回路を構成しているからである。
【０２００】
ＲＧＢの各トランジスタ群２７５は単位トランジスタ２８２の集合で構成されており、単位トランジスタ２８２の出力電流（単位プログラム電流）の大きさは、基準電流Ｉｃの大きさで調整できる。基準電流Ｉｃの大きさを調整すれば、ＲＧＢごとに各階調のプログラム電流（定電流）Ｉｗの大きさを変更あるいは可変することができる。したがって、ＲＧＢの単位トランジスタ２８２の特性が同一であるような理想的状態では、ＲＧＢの基準電流回路２７３の基準電流Ｉｃの大きさを変化させることにより、ＥＬ表示装置の表示画像のホワイトバランスをとることができる。
【０２０１】
以下、説明を容易にする、また作図を容易にするため、ソースドライバ回路（ＩＣ）１４のトランジスタ群２７５は６ビットであるとして説明をする。図２８において、各単位トランジスタ２８２は、定電流データ（Ｄ０〜Ｄ５）ごとに配置される。Ｄ０ビットには１個の単位トランジスタ２８２が配置される。Ｄ１ビットには２個の単位トランジスタ２８２が配置される。Ｄ２ビットには４個の単位トランジスタ２８２が配置され、Ｄ３ビットには８個の単位トランジスタ２８２が配置され、Ｄ４ビットには１６個の単位トランジスタ２８２が配置される。同様に、Ｄ５ビットには３２個の単位トランジスタ２８２が配置されている。
【０２０２】
各ビットの単位トランジスタ２８２の出力電流が出力端子２７６に出力されるか否かは、アナログスイッチ２８１（２８１ａ〜２８１ｆ）によるオンオフ制御で実現される。デコーダ回路２８５は、入力された映像データＫＤＡＴＡをデコードする。アナログスイッチは映像信号データＫＤＡＴＡに対応してオンオフ制御される。
【０２０３】
プログラム電流Ｉｗは内部配線２８３を流れる。内部配線２８３の電位は、ソース信号線１８の電位となる。内部配線２８３の電位はＶｃｃ以下ＧＮＤ電位以上である。ソース信号線１８の電位は、定電流Ｉｗをソース信号線１８に印加し、定常状態に到達した時は、画素１６の駆動用トランジスタ１１ａのゲート端子の電圧（図１の画素構成の場合）である。
【０２０４】
図２９は、電圧プログラム方式の階調電圧出力回路の説明図である。階調電圧出力回路で発生する電位の最低は、０Ｖ（ＧＮＤ電位）であり、電位の最大は、ソースドライバ回路１４の電源電圧Ｖｃｃである。ガンマカーブの低電位は、階調アンプ２９２Ｌで規定する。ガンマカーブの高電位は、階調アンプ２９２Ｈで規定する。階調アンプ２９２Ｈが出力する電圧はＶＨとする。階調アンプ２９２Ｌが出力する電圧はＶＬとする。したがって、振幅幅は、ＶＨ−ＶＬである。
【０２０５】
階調アンプ２９２の出力電圧は、振幅調整レジスタ２９１で制御する。振幅調整レジスタ２９１の出力ビットは８ビットである。したがって、階調アンプ２９２は、２５６段階で出力変化が可能である。階調アンプ２９２Ｈの値を高く（高電位）にすることにより、ガンマカーブの振幅値は大きくなる。階調アンプ２９２Ｈの値を低く（低電位）にすることにより、ガンマカーブの振幅値は小さくなる。階調アンプ２９２Ｌの値を高く（高電位）にすることにより、ガンマカーブの振幅値は小さくなる。階調アンプ２９２Ｌの値を低く（低電位）にすることにより、ガンマカーブの振幅値は大きくなる。図２９の構成では、階調アンプ２９２Ｈと階調アンプ２９２Ｌを独立で動作させることもできる。
【０２０６】
階調アンプ２９２Ｈと階調アンプ２９２Ｌ間には、抵抗がラダー状に接続されている。      
【０２０７】
それぞれの抵抗（ＶＲ１、ＶＲ２、ＶＲ３、ＶＲ４・・・・・、ＶＲＮ）間には、配線端子２９３が引き出されている。配線端子２９３は、図３０の電圧ＤＡＣ回路の各セレクタ回路と接続されている。
【０２０８】
抵抗ラダーの抵抗（ＶＲ１、ＶＲ２、ＶＲ３、ＶＲ４・・・・・、ＶＲＮ）の抵抗値は、コマンド設定で可変できるように構成されている。コマンド設定により、抵抗（ＶＲ１、ＶＲ２、ＶＲ３、ＶＲ４・・・・・、ＶＲＮ）の抵抗値が変化する。
【０２０９】
図３０に示すように、映像信号データＫＤＡＴＡは、電圧データラッチ回路３０１ａに保持される。各データは、６ビットである。また、画素列は、２４０ドットで、各トッドにＲＧＢの３データがある。したがって、電圧データラッチＡ回路および電圧データラッチＢ回路のラインメモリは、６ビット×２４０ＲＧＢである。電圧データラッチＡ回路３０１ａのデータは、水平同期信号（ＨＤ）に同期して、電圧データラッチＢ回路３０１ｂにコピーされる。
【０２１０】
電圧ＤＡＣ回路３０２は、スイッチ回路で構成されている。電圧データラッチＢ回路３０１ｂのデジタルデータから、階調電圧出力回路３０２の端子２９３から１つを選択する。選択した端子２９３の電圧をソース信号線１８に出力する。
【０２１１】
ゲートドライバ回路１２ａとゲートドライバ回路１２ｂとの動作フレームレートが異なる場合に、同一の画素１６に接続されたゲート信号線１７ａおよびゲート信号線１７ｂにオン電圧（ＶＧＬ）が印加される場合がある。
【０２１２】
ソースドライバ回路１４には、図２７、図２８のプログラム電流の出力回路と、図２９、図３０のプログラム電圧の出力回路の双方を構成する。プログラム電流方式は、低階調領域で映像信号の書き込み不足が発生するが、プログラム電圧方式は、低階調領域でも良好な映像信号の書き込みを実現できる。しかし、プログラム電圧方式では、駆動用トランジスタ１１ａのバラツキ特性の補正が完全でない。プログラム電流方式では、駆動用トランジスタ１１ａのバラツキ特性の補正が良好である。
【０２１３】
ソースドライバ回路１４にプログラム電流の出力回路と、プログラム電圧の出力回路の双方を構成し、動作させることにより、プログラム電流方式の欠点とプログラム電圧方式の欠点とを補うことができ、良好な画像表示を実現できる。本発明では、印加された映像信号に対して、１画素行を選択する期間の前半にプログラム電圧を各画素に印加し、１画素行を選択する期間の後半にプログラム電流を印加した駆動方法を採用している。つまり、プログラム電圧を印加した後に、プログラム電流を印加する。なお、プログラム電圧は、対応する映像信号が高階調の場合は印加しない。プログラム電流で十分目標の階調信号が書き込めるからである。画素構成は、図１のように、駆動用トランジスタ１１ａの出力する電流がソース信号線１８に取り出せる構成を採用する。図２３の画素構成では、電流経路がコンデンサ１９ｂでカットされてない。画素構成は、図１の他に、図１５、図４２、図２０〜図２５の構成を採用できる。
【０２１４】
ソースドライバ回路１４にプログラム電流の出力回路と、プログラム電圧の出力回路の双方を構成すれば、上記とは異なり、印加された映像信号に対して、１画素行を選択する期間の前半に定電流を各画素に印加し、１画素行を選択する期間の後半にプログラム電圧を印加した駆動方法にも適用できる。定電流を印加することにより、駆動用トランジスタ１１ａの動作点をリセットする（オフセット位置を求める）。次にプログラム電圧を画素に印加する。画素構成は、図１と図２３を組み合わせた構成などを用いる。
【０２１５】
ソースドライバ回路１４にプログラム電流の出力回路と、プログラム電圧の出力回路の双方を構成すれば、上記のいずれの場合にも、基準電流による映像信号の振幅あるいは大きさの変調が容易になる。また、ホワイトバランス調整、ｄｕｔｙ駆動方式も容易に実現できる。図２６などで説明する補正量の処理も容易である。
【０２１６】
本発明は、ゲート信号線１７ａとゲート信号線１７ｂが同一の画素１６を選択する状態になった場合に、前記ゲート信号線１７ｂに印加するオン電圧をオフ電圧に変更する方式である。つまり、ゲート信号線１７ｂを排他的に処理（無効）にする方式である。
【０２１７】
また、ゲート信号線１７ａとゲート信号線１７ｂが同一の画素１６を選択する状態になった場合に、前記ゲート信号線１７ａに印加するオン電圧をオフ電圧に変更する実施例も本発明の技術的範疇である。つまり、ゲート信号線１７ａを排他的に処理（無効）にする方式である。この場合は、該当の画素行には映像信号は書き込まれない。該当画素行は、書き換えられず、次のフレームも同一の画像表示となるが、静止画の場合は、何ら支障はないし、動画の場合は、さらに次のフレームで正規の映像信号が書き込まれるから視覚的に認識されることはない。なお、この場合は、該当画素行は、ゲート信号線１７ｂにより選択され、画素行のＥＬ素子１５は発光する。したがって、ＥＬ素子１５の発光輝度が低下することはなく、補正する必要はない。つまり、補正量を補正する必要はない。
【０２１８】
ゲート信号線１７ｂを強制的に非選択とすると、本来は点灯する画素行のＥＬ素子１５が非点灯となる。そのため、点灯しなかった画素行は、明るさが減少することになる。しかし、通常、ｄｕｔｙ比は、１／４以上に制御される。したがって、各画素行は、１フレームで１／４期間以上は点灯する。たとえば、画素行が２４０画素行ある場合は、各画素行は２４０／４＝６０回点灯する。このうち、１回点灯しなくとも、１／６０＝１．７％となり、該当画素の輝度低下は、２％にも満たない。したがって、視覚的に認識されない。
【０２１９】
補正量（補正データ）により、各画素１６に書き込まれる映像信号を補正する。たとえば、発光すべき階調Ｋのデータが書き込まれた画素が、非選択となり、発光できなかった場合は、発光できなかった分を補正する。発光できなかった時間が１フレームの１／２４０であれば、この期間を補正する。補正は、発光できなかった時間が、１フレームの１／２４０であれば、次のフレームなどで発光時間を１フレームの１／２４０を延長する（加算する）。延長は、ｄｕｔｙ比を操作することで容易に実現である。また、ゲートドライバ回路１２ｂのシフトを該当画素行箇所で、１画素行を選択する時間分だけ停止することによっても実現できる。また、該当画素にあらかじめ目減りする輝度を補正するように書き込む映像信号を大きくする。また、次のフレームなどで該当画素に書き込む映像信号を目減り分だけ大きくする。補正量（補正データ）は、ｄｕｔｙ比制御による場合は、時間操作で実現でき、画素行に書き込む映像信号の大きさを操作する場合は、掛け算回路により実現するか、もしくは、一定の補正値を映像信号に加算することにより実現する。
【０２２０】
したがって、補正量（補正データ）は時間量（時間データ）である場合もあるし、映像信号を補正する掛け算係数である場合もある。また、加算する加算量または加算データである場合もある。補正量（補正データ）は、減少した画素の発光輝度あるいは発光量を修正するものである。
【０２２１】
ｄｕｔｙ比が、３／４など大きい場合は、ゲート信号線１７ａとゲート信号線１７ｂが同一の画素行を選択する確率が高くなる。しかし、今度は、１フレーム期間で各画素行が点灯する期間が長く、前記画素行を非点灯状態に制御しても輝度低下は小さく、視覚的に認識されることはない。
【０２２２】
ゲートドライバ回路１２ａの動作フレームレートに比較して、ゲートドライバ回路１２ｂの動作フレームレートが３倍以上高い場合は、ゲート信号線１７ａとゲート信号線１７ｂとが同一の画素１６を選択する確率が高くなる。ゲートドライバ回路１２ａの動作フレームレートは、映像信号の１秒間のコマ数に規定されるが、ゲートドライバ回路１２ｂの動作フレームレートは比較的自由に設定できる。
【０２２３】
したがって、ゲートドライバ回路１２ｂの動作フレームレートを変化させることにより、ゲート信号線１７ａとゲート信号線１７ｂとが同一の画素１６を選択する位置を変動させることができる。また、ゲート信号線１７ａとゲート信号線１７ｂとが同一の画素１６を選択する確率を低減させることもできる。また、ゲート信号線１７ａとゲート信号線１７ｂとが同一の画素１６を選択する位置をランダム化することも容易である。
【０２２４】
以上ように、本発明は、画素１６を点灯制御するゲートドライバ回路１２ｂの動作フレームレートを変化させること、あるいは変更できることも特徴としている。
【０２２５】
ゲート信号線１７ａとゲート信号線１７ｂとが同時に選択されることにより、該当画素行が輝度低下することに対して、次フレームで１回余計に点灯させることも容易である。逆に、該当画素行以外を１回点灯させず、輝度低下させてバランスをとることもできる。コントローラ回路（図示せず）で、どの画素行においてゲート信号線１７ａと１７ｂとが同時に選択されたかを把握できるからである。
【０２２６】
ゲート信号線１７ａとゲート信号線１７ｂとが同時に選択されることにより、該当画素行が輝度低下することの対策は、該当画素行に書き込む映像信号の大きさを輝度低下分だけ加算して書き込むことによっても対策できる。たとえば、ｄｕｔｙ比が１／４で、画素行が２００本のときは、２００／４＝５０水平走査期間、画素行が点灯する。この５０水平走査期間のうち、１回非点灯状態となるのであるから、１／５０＝２％分だけ、該当画素行に書き込み映像信号の２％分を加算する。あるいは乗算により書き込む映像信号を大きくする。２５６階調の時は、本来の映像信号に４階調分を加算して、該当画素行に書き込む。ただし、本来の映像信号が２５３階調以上の場合は、４階調を加算しても最大２５６階調以上は印加できない。しかし、高階調領域では、人間の表示輝度に対する視感度が低い。したがって、２５３階調以上は、２５６階調に補正しても問題ない。逆に、対象画素行以外の画素行において、書き込む映像信号の階調数を減算しておいてもよい。
【０２２７】
図２７、図２８の構成のように、映像データが電流データである場合は、補正分に対応する基準電流Ｉｃを変化させる。基準電流Ｉｃは、電子ボリウム２７２への電流データＩＤＡＴＡを変化させることで容易に実現できる。ＩＤＡＴＡによりＶｉ電圧が変化し、基準電流Ｉｃが変化させることができるからである。赤（Ｒ）、緑（Ｇ）、青（Ｂ）の基準電流（Ｉｃｒ、Ｉｃｇ、Ｉｃｂ）の変化量は、ｄｕｔｙ比に対応させて変化させる。補正量は、ＲＧＢで共通の割合でよい。
【０２２８】
また、図２８のＫＤＡＴＡを操作し、ゲート信号線１７ａとゲート信号線１７ｂとが同一の画素１６を選択した場合の補正量を補うこともできる。特に、図２８の電流出力段は、出力する電流が単位トランジスタ２８２の個数で決定されている。したがって、階調データと単位トランジスタ２８２の個数とは比例している。また、補正量は、ｄｕｔｙ比と比例の関係にある。したがって、補正量は単位トランジスタ２８２の個数で近似することができる。
【０２２９】
図２９、図３０の電圧プログラム方式の場合は、補正量は、階調アンプ２９２を変化させることで実現できる。また、各抵抗ＶＲ１〜ＶＲＮを変化させることにより実現できる。もちろん、図３０の映像信号データＫＤＡＴＡを補正することによっても対応できる。
【０２３０】
図２７〜図３０の回路を用いての補正は、補正すべき画素行に対応させて、基準電流、階調アンプ２９２、抵抗値、映像信号データＫＤＡＴＡを変化させる。つまり、変化は、水平同期信号（ＨＤ）に同期させて行う。
【０２３１】
映像信号データＫＤＡＴＡを補正する場合は、ｄｕｔｙ比を１／Ｄとし、ＥＬ表示装置の表示画面２２の画素行数をＮとした時、印加する階調を１とした場合に、１／（Ｎ／Ｄ）の割合を加算する。つまり、印加する映像信号の大きさに対して、一定の比率を掛け算あるいは加算することが好ましい。たとえば、ｄｕｔｙ比を１／４とし、ＥＬ表示装置の表示画面２２の画素行数を２００とした時、１／（２００／４）＝１／５０＝２％となる。
【０２３２】
前述の階調数の補正は、簡易的にはゲートドライバ回路１２ｂの１フレーム期間で補正する。しかし、実際には、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂの１フレーム期間は異なるので、ゲートドライバ回路１２ａの周期も考慮して加減算する階調数あるいは割合を決定する。
【０２３３】
特に、本発明は、ｄｕｔｙ比で表示画面２２の明るさ制御を行う。表示画面２２の明るさは点灯する画素行数に線形に比例する。したがって、ＡＮＤ回路８１により１画素行を強制的に非選択としても、１画素行分を補正すればよい。補正は線形の関係にあるから容易である。
【０２３４】
補正量の補正は、補正すべき事態が発生したフレームまたは前記フレーム以降で行う。しかし、補正すべき事態が事前にわかっている場合（通常は、ｄｕｔｙ比の変化は事前にわかっている）、補正すべき事態が発生するフレーム以前に補正量を画素行に印加してもよい。
【０２３５】
補正量は、複数フレーム期間で補正してもよい。たとえば、２％の補正量が必要である場合は、第１フレームで、１％分を補正し、次の第２フレームで、０．５％分を補正し、さらに次の第３フレームで、０．５％分を補正してもよい。また、点灯率あるいはｄｕｔｙ比に対応させて、補正量を変化させてもよい。
【０２３６】
図２６はｄｕｔｙ比に対する補正量（％）を示している。なお、図２６は、画素行数は３００の場合を例示している。補正量はｄｕｔｙ比が大きいほど小さく、ｄｕｔｙ比が小さいほど、大きくなる。補正量の精度は、±３０％の範囲であれば十分である。たとえば、補正量が２％であれば、１．４％以上２．６％以内が許容範囲である。
【０２３７】
本発明では、図３１に図示するように、ｄｕｔｙ比は点灯率（％）に対応させて変化させている。点灯率は、ＥＬ表示装置に入力される映像信号から求められる。もしくは、点灯率は、ＥＬ表示装置のアノード端子またはカソード端子に流れる電流を計測することにより求められる。
【０２３８】
したがって、点灯率およびｄｕｔｙ比は、表示画面２２に表示する表示画像により変化する。なお、点灯率およびｄｕｔｙ比の変化はリアルタイムに実施するのではなく、一定の遅延もしくはヒステリシスを持たせて行う。したがって、補正量の変化も一定の遅延を実施して行う。また、点灯率、ｄｕｔｙ比は、複数フレーム期間での画像変化状態を勘案して求めることが好ましい。
【０２３９】
補正量は、ＥＬ表示装置の外部環境照度に応じて、可変することも有効である。外部環境照度は、ＥＬ表示装置に付加したホトセンサで測定する。外部環境照度が高い時は、補正量を省略することができる。補正してもその効果がわからないためである。外部環境照度が低い時は、補正量の変化に対して人間の感覚は敏感である。したがって、精度のよい補正を実施する必要がある。
【０２４０】
図２６の横軸は、ｄｕｔｙ比としたが、点灯率と置き換えてもよい。点灯率が高いほど、ｄｕｔｙ比は小さくなり、点灯率が低いほどｄｕｔｙ比は大きくなる。また、点灯率は、ＥＬ表示装置の表示画面２２で消費する電力もしくは電流と相関している。したがって、ＥＬ表示装置の表示画面２２で消費する電力もしくは電流から補正量を求めることにもなる。点灯率とｄｕｔｙ比との関係は、一例として図３１から求める。図３１はあらかじめ求めておくか、あるいは演算によりリアルタイムに求める。
【０２４１】
以上のように、本発明は、強制的にオフ電圧を印加した画素行を補正することを特徴としている。補正する補正量は、点灯率、ｄｕｔｙ比、表示画面２２の消費電力から求める。
【０２４２】
ｄｕｔｙ比が変化すると、ゲート信号線１７ａとゲート信号線１７ｂの両方にオン電圧（ＶＧＬ）が印加される画素行位置も変化する。したがって、本発明は、ｄｕｔｙ比に対応させて、ゲート信号線１７ａまたはゲート信号線１７ｂのいずれか一方に強制的にオフ電圧（ＶＧＨ）を印加する画素行を変化させる駆動方式ということができる。また、ｄｕｔｙ比は、点灯率と置き換えることができる。また、点灯率は、ＥＬ表示装置の表示画面２２で消費する電力もしくは電流と相関する。したがって、本発明は、点灯率、ＥＬ表示装置の表示画面２２で消費する電力もしくは電流に対応させて、ゲート信号線１７ａまたはゲート信号線１７ｂのいずれか一方に強制的にオフ電圧（ＶＧＨ）を印加する画素行を変化させる駆動方式ということができる。
【０２４３】
なお、以上の事項は、本発明の他の実施例にも適用できることは言うまでもない。
【０２４４】
ゲート信号線１７ａ、１７ｂの同時選択により画素行が非点灯状態になり、表示画面２２の輝度が低下するという課題は、図３２のように、制御することにより対策することができる。
【０２４５】
図３２は、各フレーム（Ｆ）でのゲート信号線１７ａ、１７ｂの選択状態を示している。図３２のゲート信号線１７ｂの選択状態において、白丸は、該当ゲート信号線１７ｂにオン電圧が出力されていることを示している。黒丸は、該当ゲート信号線１７ｂにオフ電圧が出力されていることを示している。なお、黒丸、白丸は、シフトレジスタ回路１１２ｂのデータパルスの配列と考えても良い。図３２のゲート信号線１７ｂの選択状態の白丸、黒丸位置は、ゲートドライバ回路１２ｂの動作クロックに同期して移動する。
【０２４６】
図３２のゲート信号線１７aの選択状態において、白丸印は、ゲートドライバ回路１２ａのゲート信号線１７ａの選択位置を示している。他のゲート信号線１７ａはオフ電圧が印加されている。説明を容易にするため、ゲート信号線１７ａの選択位置は、１画素行目としている。図３２のゲート信号線１７aの選択状態の白丸位置は、ゲートドライバ回路１２ａの動作クロック（映像信号の水平走査期間）に同期して移動する。
【０２４７】
図３２のゲート信号線１７ｂの選択状態は、作図を容易にするため、ｄｕｔｙ比を１／２とし、黒丸４個と、白丸４個としている。したがって、黒丸と白丸とを加算した個数は８個としている。さらに、三角印をいれて、ゲートドライバ回路１２ｂは、９クロックで１フレームとなっている。
【０２４８】
三角印は、ブランキング期間に挿入するデータである。もちろん、三角印もゲートドライバ回路１２ｂの同期信号にしたがって、順次シフトされ、画素行を選択などする。白三角印は、白丸と同様の機能（ゲート信号線１７ｂにオン電圧を印加する）であり、黒三角印は、黒丸と同様の機能（ゲート信号線１７ｂにオフ電圧を印加する）である。
【０２４９】
図３２のゲート信号線１７aの選択状態のゲートドライバ回路１２ａの１フレーム期間は、ゲートドライバ回路１２ｂの１フレーム期間より長いと想定している。図３２のゲート信号線１７aの選択状態に示すように、ゲートドライバ回路１２ａの１フレーム期間は、ゲートドライバ回路１２ｂの８＋１＋６＝１５で、ゲートドライバ回路１２ａの１フレーム期間としている。
【０２５０】
図３２では、ゲートドライバ回路１２ａの第１フレーム（第１Ｆ）で、ゲートドライバ回路１２ａのゲート信号線１７ａの選択位置と、ゲートドライバ回路１２ｂの選択位置とが一致する。このため、該当画素行のスイッチ用トランジスタ１１ｄがオープン状態に制御され、該当画素行は非点灯状態にされる。このため、ゲートドライバ回路１２ａの第１フレーム（第１Ｆ）で、非点灯状態が発生してゲートドライバ回路１２ｂの１フレーム期間の輝度が低下する。これを補正するため、ゲートドライバ回路１２ｂの第１フレーム（第１Ｆ）のブランキング期間に選択データを挿入する。この挿入したデータをＡの白三角印で示している。
【０２５１】
同じく図３２では、ゲートドライバ回路１２ａの第２フレーム（第２Ｆ）で、ゲートドライバ回路１２ａのゲート信号線１７ａの選択位置と、ゲートドライバ回路１２ｂの選択位置とが一致しない。実際には、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂとが異なるクロックでデータシフトされるから、一致する可能性がある。しかし、説明を容易にするため、図３２では、ゲートドライバ回路１２ａの第２フレーム（第２Ｆ）でゲートドライバ回路１２ａのゲート信号線１７ａの選択位置と、ゲートドライバ回路１２ｂの選択位置とが一致しないとする。このため、ゲートドライバ回路１２ａの第２フレーム（第２Ｆ）で、強制的に非点灯状態が発生することがない。したがって、ゲートドライバ回路１２ｂの第２フレーム（第２Ｆ）及び第３フレーム（第３Ｆ）においては、ブランキング期間に非選択データを挿入する。この挿入したデータをＡの黒三角印で示している。
【０２５２】
同じく図３２では、ゲートドライバ回路１２ａの第３フレーム（第３Ｆ）で、ゲートドライバ回路１２ａのゲート信号線１７ａの選択位置と、ゲートドライバ回路１２ｂの選択位置とが一致する。ゲートドライバ回路１２ｂの第４フレーム(第４Ｆ)が該当する。このため、該当画素行のスイッチ用トランジスタ１１ｄがオープン状態に制御され、該当画素行は非点灯状態にされる。このため、非点灯状態が発生してゲートドライバ回路１２ｂの１フレーム期間の輝度が低下する。これを補正するため、ゲートドライバ回路１２ｂの第４フレーム（第４Ｆ）のブランキング期間に選択データを挿入する。この挿入したデータをＡの白三角印で示している。
【０２５３】
図３２は、ゲートドライバ回路１２ｂに挿入するデータ配列が、選択（白丸印）と非選択（黒丸印）がそれぞれ連続した方式であった。しかし、本発明はこれに限定するものではない。図３３に図示するように、選択（白丸印）と非選択（黒丸印）が分散していてもよい。
【０２５４】
図３３の場合も、ゲートドライバ回路１２ａのゲート信号線１７ａの選択位置と、ゲートドライバ回路１２ｂの選択位置とが一致する場合は、Ａの位置に選択（白三角印）を挿入する。また、ゲートドライバ回路１２ａのゲート信号線１７ａの選択位置と、ゲートドライバ回路１２ｂの選択位置とが一致しないフレームでは、Ａの位置に選択（黒三角印）を挿入する。
【０２５５】
さらに図３４に図示するように、選択（白丸印）と非選択（黒丸印）がランダムであってもよい。ただし、１フレーム期間のｄｕｔｙ比は各フレームで一致させる。
【０２５６】
図３４の場合も、ゲートドライバ回路１２ａのゲート信号線１７ａの選択位置と、ゲートドライバ回路１２ｂの選択位置とが一致する場合は、Ａの位置に選択（白三角印）を挿入する。また、ゲートドライバ回路１２ａのゲート信号線１７ａの選択位置と、ゲートドライバ回路１２ｂの選択位置とが一致しないフレームでは、Ａの位置に選択（黒三角印）を挿入する。
【０２５７】
本発明は、ｄｕｔｙ比を一定にすれば、図３４のように、ゲートドライバ回路１２ｂの選択データと非選択データとの並びを変化させてもよい。並びは、動画視認性を問題としなければ自由に設定できる。選択データと非選択データとの配列を設定することにより、ゲートドライバ回路１２ａが選択するゲート信号線１７ａとゲートドライバ回路１２ｂが選択するゲート信号線１７ｂとが同一の画素行にならない、あるいは一致しにくいように設定できる。
【０２５８】
なお、動画視認性は、１フレームが図３４のように動画視認性のないデータ配列であっても、他のフレームが図３３のように、動画視認性が良好なデータ配列であれば問題ない。図３２〜図３４のＡ位置に挿入するデータは、ゲートドライバ回路１２を制御するコントローラ回路（図示せず）で導出する。この動作、構成を図３５（ａ）、図３５（ｂ）に図示している。
【０２５９】
図３５（ａ）、図３５（ｂ）において、図３５（ａ）がゲートドライバ回路１２ｂに印加するデータ配列を発生する方法を記載したものである。
【０２６０】
図３５（ａ）では、３２バイトのデータ配列が準備されている。つまり、３２×８ビット＝２５６ビットの配列である。この配列（データ配列ｂと呼ぶ）には、８ビットバスでＤＡＴＡを外部から入力して設定する。ＤＡＴＡの入力による選択と非選択のデータ配列は任意に設定できる。図３２のように、非選択と選択データを連続させることもできる。図３４のように非選択と選択データをランダム化することもできる。
【０２６１】
図３５（ｂ）はゲートドライバ回路１２ｂのシフトレジスタ回路１１２ａに印加するデータ配列（データ配列ａと呼ぶ）である。
【０２６２】
データ配列ｂはゲートドライバ回路１２ｂのシフトクロック（ＣＬＫ２）でビットシフトを行い、データ配列ａはゲートドライバ回路１２ａのシフトクロック（ＣＬＫ１））でビットシフトを行う。コントローラ回路でデータ配列ａとデータ配列ｂのビットシフトを行い、選択位置が一致すると、補正ＤＡＴＡに選択データ（白丸印）を設定し、データ配列ｂに入力する。ゲートドライバ回路１２ｂの１フレーム以内で選択位置が一致しない場合は、補正ＤＡＴＡに非選択データ（黒丸印）を設定し、データ配列ｂに入力する。
【０２６３】
選択位置が一致するか否かの判定は、図３６に図示するように、データ配列ａとデータ配列ｂの出力段にＡＮＤ回路８１を配置しておくと良い。
【０２６４】
ゲートドライバ回路１２ａのクロック（ＣＬＫ１）とゲートドライバ回路１２ｂのクロック（ＣＬＫ２）とは異なる。ただし、異なることのみに限定するものではない。ゲートドライバ回路１２ａのクロック（ＣＬＫ１）とゲートドライバ回路１２ｂのクロック（ＣＬＫ２）とが一致していてもよい。したがって、図３７に図示するように、ゲートドライバ回路１２ａがシフトする期間と、ゲートドライバ回路１２ｂがシフトする期間が異なる。図３７において、１つの枠は、ゲートドライバ回路１２が１データシフトする期間とタイミングを示している。
【０２６５】
図３７に図示するように、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂでは、たとえば、ａの最初のタイミングが一致しているとした場合、ａ、ｂ、ｃ、ｄ、ｅのうち、ｄの期間の最初のタイミング以外は、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂとで最初のタイミングは、一致しない。一致しないタイミングでは、ゲートドライバ回路１２ａがゲート信号線１７ａを選択する期間と、ゲートドライバ回路１２ｂがゲート信号線１７ｂを選択する期間が入り乱れ、画素１６の電位状態が急変する。この課題に対して、シフトレジスタ回路１１２ａがデータシフトで変化する期間では、全ゲート信号線１７ａの出力をオフ出力状態に制御している。
【０２６６】
図３７におけるＯＥＶ信号のロジックレベルでシフトレジスタ１１２ａのデータ内容に応じてゲート信号線１７ａにオン電圧またはオフ電圧が出力される。ＯＥＶがＬレベルの時は、ゲート信号線１７ａにオフ電圧が出力される。つまり、ゲート信号線１７ａは非選択となる。ＯＥＶ信号が、Ｈレベルのときは、入力された信号をスルーで通過させる。すなわち、ＯＥＶ信号が、Ｈレベルのとき、入力信号がオン電圧（ＶＧＬ）の場合は、オン電圧（ＶＧＬ）をゲート信号線１７に出力し、入力信号がオフ電圧（ＶＧＨ）の場合は、オフ電圧（ＶＧＨ）をゲート信号線１７に出力する。図３７のように、第１のゲート信号線１７を選択している状態から、次の第２のゲート信号線１７を選択する状態変位時に、ＯＥＶ信号をＬにし、ゲート信号線１７を非選択（オフ電圧（ＶＧＨ）を印加）することは、正常は映像信号を画素に書き込めることになり、有効である。なお、ＯＥＶ信号に関しては後にも詳述する。
【０２６７】
以上の実施例では、ゲートドライバ回路１２ａが選択電圧（オン電圧）を出力するゲート信号線１７ａは１本であるとした。しかし、本発明はこれに限定するものではない。たとえば、図３８に図示するように、ゲートドライバ回路１２ａに選択されたゲート信号線１７ａが２本（書き込み画素行４１ａ、４１ｂ）としてもよい。
【０２６８】
この場合は、図３９に図示するように、ゲートドライバ回路１２ａが選択する位置（白丸印）は、２箇所となる。また、この２箇所がゲートドライバ回路１２ｂの選択位置と一致した箇所の処理をおこなうため、図３９のゲート信号線１７ｂの選択状態に図示するように、Ａ、Ｂ位置に補正量（補正データ）を入力するデータ位置を確保している。他の点は、図３２〜図３４と同様あるいは類似であるので説明を省略する。
【０２６９】
なお、以上の説明では、Ａ、Ｂ位置に入力する補正データの内容（白三角印、黒三角印）は、前のフレームにおいて、ゲート信号線１７ａとゲート信号線１７ｂの選択位置とから判定するとしたが、実際には、画像表示を行う前に、コントローラ回路で判定している。そのため、１フレーム遅延して補正データの処理を行うものではない。もちろん、１フレームもしくは複数フレームの期間、遅延して補正量の補正データ処理を行っても良い。補正量は、温度補正を実施することが好ましい。駆動用トランジスタ１１ａの電圧−電流（Ｖ−Ｉ）特性が温度依存性を有しているためである。
【０２７０】
本発明では、図４１に図示するように、画素１６の構成と同一あるいは類似の構成の温度検出回路（画素）４１１をアレイ基板に形成している。温度検出回路４１１は温度変化を検出する駆動用トランジスタ１１と保持用コンデンサ１９から構成される。
【０２７１】
温度検出回路４１１は、複数個がアレイ基板に形成される。１つの温度検出回路４１１のみをアレイ基板に形成した場合では、この１つの温度検出回路４１１に欠陥があると、パネルモジュールが不良品となってしまうからである。図４１の実施例のように、複数個の温度検出回路４１１を形成しておけば、少なくとも１つの温度検出回路４１１が良品であればパネルモジュールが正常に動作することができる。複数個の温度検出回路４１１から１つの温度検出回路４１１を選択することは、セレクタ回路４１４によって行う。
【０２７２】
各温度検出回路４１１には、定電流回路４１３が接続されている。定電流回路４１３はソースドライバ回路１４内に形成されている。定電流回路４１３は、所定の定電流を温度検出回路４１１に流す。
【０２７３】
セレクタ４１４は、１つの検出配線４１７を選択し、検出配線４１７に出力されているリセット電圧ＶａをＡＤ変換回路４１３に出力する。なお、セレクタ４１４は垂直同期信号ＶＤあるいは水平同期信号ＨＤのタイミングで選択する温度検出回路４１１を変化させてもよいことは言うまでもない。この場合は、複数の温度検出回路４１１の出力Ｖａを平均化処理する。
【０２７４】
ＡＤ変換回路４１３はリセット電圧Ｖａをデジタルデータに変換する。データ比較回路４１５は、変換されたデジタルデータを外部記憶回路（たとえば、ＥＥＰＲＯＭ）４１２のデータと比較する。外部記憶回路４１２には、常温あるいは所定温度でのデジタルデータが記憶されている。
【０２７５】
常温あるいは所定温度でのデジタルデータのリセット電圧Ｖａと、温度検出回路４１１で取得した電圧とを比較することにより、現パネルの温度に対応する電圧変動値が求まる。この電圧変動値を用いて、温度補正を実施する。図４１に例示した回路あるいは構成を用いてｄｕｔｙ比、点灯率、画素１６に印加する映像信号の大きさなども可変することが好ましい。
【０２７６】
なお、以上の実施例では、補正量に対して温度補正を行うとした。しかし、温度補正は、補正量だけでなく、本発明の駆動方式にも適用することが好ましい。ｄｕｔｙ比駆動などにも実施することが好ましい。
【０２７７】
また、以上の温度補正に関する実施例、構成は、図８〜図１９、図４２、図４８（ａ）、図４８（ｂ）、図４８（ｃ）、図５５、図６６、図６７、図６８、図６９の実施例にも適用できることは言うまでもないし、また、組み合わせることもできることも言うまでもない。また、図２６〜図４０の補正量の補正方法に関する事項も適用できるし、また、組み合わせることができることは言うまでもない。また、図４４〜図４７（ａ）、図４７（ｂ）、図４９〜図６２の駆動方式にも適用できるし、組み合わせることができることは言うまでもない。さらに、以上の実施例を図６３〜図６５に示す本発明の表示機器に適用できることは言うまでもない。
【０２７８】
以上の実施例では、ゲート信号線１７ａとゲート信号線１７ｂとが同一の画素行を選択する場合に、該当画素行のゲート信号線１７ｂに強制的にオフ電圧を印加するとした。しかし、本発明はこれに限定するものではない。
【０２７９】
図４４は強制的にオフ電圧を印加する画素行に隣接した画素行のゲート信号線１７ｂにもオフ電圧（ＶＧＨ）を印加した実施例である。図４５は、図４４の駆動方式を説明するためのタイミングチャートである。
【０２８０】
図４４、図４５で示すように、ゲート信号線１７ａが選択した画素行に隣接した画素行では、ゲート信号線１７ｂはオフ電圧（ＶＧＨ）を印加している。したがって、該当画素行において、ゲート信号線１７ｂは、３Ｈ期間（３画素行を選択する期間）の間、オフ電圧（ＶＧＨ）が印加される。図４４では、ゲート信号線１７ａ１が選択されたとき、ゲート信号線１７ｂ０、１７ｂ１、１７ｂ２にオフ電圧（ＶＧＨ）が印加されている。
【０２８１】
図４４のように駆動する理由は、図３７で説明したように、ゲートドライバ回路１２ａの動作フレームレートがゲートドライバ回路１２ｂの動作フレームレートより低い場合において、不安的時間をなくすためである。隣接した３画素行分のゲート信号線１７ｂをオフすることにより、不安的時間がなくなるからである。また、ゲート信号線１７ａが選択した画素行に隣接した画素行のゲート信号線１７ｂにオフ電圧（ＶＧＨ）を印加することにより、映像信号の書き込み状態を安定させるためである。
【０２８２】
以上の実施例は、表示画面２２の上端位置から順次、画素行に映像信号を書き込む駆動方式であった。しかし、本発明はこれに限定するものではない。たとえば、インターレース走査駆動（飛び越し走査駆動）であってもよい。図４６、図４７（ａ）、図４７（ｂ）はインターレース走査駆動の説明図である。インターレース走査駆動においても、本発明の実施例が適用できることは言うまでもない。特に、図４４で説明した駆動方式は、インターレース走査駆動で容易に実現できる。インターレース走査駆動では、奇数フィールドと偶数フィールドで書き込む画素行が奇数画素行と偶数画素行となる。したがって、隣接した画素行はオフ状態にすることが容易だからである。
【０２８３】
図４６において、ゲートドライバ回路１２ａ１は、奇数画素行のゲート信号線１７ａ１を選択するゲートドライバ回路である。ゲートドライバ回路１２ａ２は、偶数画素行のゲート信号線１７ａ２を選択するゲートドライバ回路である。同様にゲートドライバ回路１２ｂ１は、奇数画素行のゲート信号線１７ｂ１を選択するゲートドライバ回路である。ゲートドライバ回路１２ｂ２は、偶数画素行のゲート信号線１７ｂ２を選択するゲートドライバ回路である。
【０２８４】
図４７（ａ）は、奇数画素行を選択して、映像信号データを書き込む第１フィールドであるとし、図４７（ｂ）は、偶数画素行を選択して、映像信号データを書き込む第２フィールドであるとする。
【０２８５】
図４７（ａ）に図示するように、第１フィールドでは、奇数画素行に映像信号データが書き込まれる。ゲートドライバ回路１２ａ１は、奇数画素行のゲート信号線１７ａ１を順次選択とともに、ソースドライバ回路１４からの映像信号を画素行に書き込む。このフィールドでは、ゲートドライバ回路１２ａ２は動作せず、ゲート信号線１７ａ２には常時オフ電圧（ＶＧＨ）が印加されている。また、ゲートドライバ回路１２ｂ１は動作せず、ゲート信号線１７ｂ１には常時オフ電圧（ＶＧＨ）が印加されている。また、ゲートドライバ回路１２ｂ２は点灯制御信号により、指定されたｄｕｔｙ比でＥＬ素子１５を点灯させる。
【０２８６】
図４７（ｂ）の第２フィールドでは、偶数画素行に映像信号データが書き込まれる。ゲートドライバ回路１２ａ２は、偶数画素行のゲート信号線１７ａ２を順次選択とともに、ソースドライバ回路１４からの映像信号を画素行に書き込む。このフィールドでは、ゲートドライバ回路１２ａ１は動作せず、ゲート信号線１７ａ１には常時オフ電圧（ＶＧＨ）が印加されている。また、ゲートドライバ回路１２ｂ２は動作せず、ゲート信号線１７ｂ２には常時オフ電圧（ＶＧＨ）が印加されている。また、ゲートドライバ回路１２ｂ１は点灯制御信号により、指定されたｄｕｔｙ比でＥＬ素子１５を点灯させる。以上のようにインターレース走査駆動方式においても本発明を実施できる。なお、第１フィールドの動作フレームレートと、第２フィールドの動作フレームレートとは、異ならせてもよい。
【０２８７】
以上の実施例は、ゲートドライバ回路１２ａの動作フレームレートと、ゲートドライバ回路１２ｂの動作フレームレートが異なる場合において、画素１６のゲート信号線１７ａとゲート信号線１７ｂに同時にオン電圧（ＶＧＬ）が印加されることがないように駆動する方式であった。なお、ゲートドライバ回路１２ｂの動作フレームレートをフレームごとに異ならせてもよい。
【０２８８】
図４８（ａ）、図４８（ｂ）、図４８（ｃ）は、本発明の他の実施例の説明図である。図４８（ａ）、図４８（ｂ）、図４８（ｃ）は、表示画面２２に画像を書き込む方法を説明している。つまり、ゲートドライバ回路１２ａとゲート信号線１７ａの動作が中心である。図４８（ａ）が従来の画像を書き込む方法である。６０コマ／秒（６０フレーム／秒＝６０フレームレート）で伝送されてきた画像を、６０コマ／秒で表示する（画像を書き換える）。画像は、画像１、画像２、画像３、画像４、画像５、画像６・・・・と書き換えられる。ゲートドライバ回路１２ｂおよびゲート信号線１７ｂの制御などは、本発明の駆動方式を適用する。
【０２８９】
図４８（ｂ）は本発明の実施例である。画像は、３０コマ／秒で伝送されてくる。ただし、動作フレームレートは６０コマ／秒である。つまり、１／６０秒の期間に、グラフィックコントローラ（図示せず）から１画面が伝送され、次の１／６０秒の期間は、グラフィックコントローラ（図示せず）からは画像が伝送されてこない。つまり、画像伝送、画像伝送なし、画像伝送、画像伝送なし・・・・・・が繰り返されている。
【０２９０】
図４８（ｂ）の画像伝送では、本発明は、１／６０秒の期間で画像１を書き換える。このときは、ゲートドライバ回路１２ａはゲート信号線１７ａを順次選択するとともに、ソースドライバ回路１４から出力される画像１を順次画素に書き込む。次の１／６０秒の期間で画像１は保持される。このときは、ゲートドライバ回路１２ａは動作を停止する。ゲートドライバ回路１２ｂおよびゲート信号線１７ｂの制御などは、本発明の駆動方式を適用する。
【０２９１】
ゲートドライバ回路１２ａによる画像書き込みを間欠にできるのは、本発明のＥＬ表示装置において、画像データがアナログ電圧として画素１６のコンデンサ１９に保持されているからである。ゲートドライバ回路１２ａが間欠で画像書き込みを行っているのに、フリッカが発生しないのは、ゲートドライバ回路１２ｂが動作フレームレート６０Ｈｚ以上で動作しているからである。つまり、本発明の駆動方式によりゲートドライバ回路１２ａとゲートドライバ回路１２ｂとが異なる動作フレームレートで駆動できるからである。以上のように、本発明は図４８（ｂ）の駆動方式において特徴ある効果を発揮する。
【０２９２】
以下、次の１／６０秒の期間で画像３を書き換える。このときは、ゲートドライバ回路１２ａはゲート信号線１７ａを順次選択するとともに、ソースドライバ回路１４から出力される画像３を順次画素に書き込む。次の１／６０秒の期間で画像３は保持される。このときは、ゲートドライバ回路１２ａは動作を停止する。以下同様に、次の１／６０秒の期間で画像５を書き換える。このときは、ゲートドライバ回路１２ａはゲート信号線１７ａを順次選択するとともに、ソースドライバ回路１４から出力される画像５を順次画素に書き込む。次の１／６０秒の期間で画像５は保持される。このときは、ゲートドライバ回路１２ａは動作を停止する。以上のように、駆動することにより、グラフィックコントローラの動作時間を間欠にすることができる。したがって、ＥＬ表示装置の低消費電力化が望める。
【０２９３】
図４８（ｂ）の実施例においても、ゲートドライバ回路１２ｂおよびゲート信号線１７ｂの制御などは、本発明の駆動方式を適用する。図４８（ｂ）もゲートドライバ回路１２ａの動作フレームレートと、ゲートドライバ回路１２ｂの動作フレームレートとが異なっている。したがって、図４８（ｂ）は、本発明の駆動方式を実施したものである。
【０２９４】
図４８（ｃ）は、画像の途中で画像書き込みを停止する方式である。画像の伝送フレームレートは問わない。図４８（ｃ）のｃ１では、点線まで、グラフィックコントローラ（図示せず）から伝送されてきた画像を書き込む。この画像の書き込みには、ゲートドライバ回路１２ａが動作する。ゲートドライバ回路１２ａはゲート信号線１７ａを順次選択するとともに、ソースドライバ回路１４から出力される画像を順次画素に書き込む。点線まで書き込んだ時点で、一旦画像の書き込みは停止する。点線で停止するか否かは説明の問題であり、点線位置で停止することに意味があるのではない。ゲートドライバ回路１２ｂおよびゲート信号線１７ｂの制御などは、本発明の駆動方式を適用する。
【０２９５】
次に、図４８（ｃ）のｃ２では、再び、グラフィックコントローラ（図示せず）から伝送されてきた画像を点線の開始位置（＝図４８（ｃ）のｃ１の停止位置）から書き込みを開始する。この画像の書き込みには、ゲートドライバ回路１２ａが動作する。ゲートドライバ回路１２ａはゲート信号線１７ａを順次選択するとともに、ソースドライバ回路１４から出力される画像を順次画素に書き込む。画像は、表示画面２２の下辺まで書き込むと、グラフィックコントローラからの画像伝送は停止し、画像の書き込みは停止する。
【０２９６】
次に、図４８（ｃ）のｃ３では、再び、グラフィックコントローラ（図示せず）から伝送されてきた画像を点線の画面の上辺位置から書き込みを開始する。この画像の書き込みには、ゲートドライバ回路１２ａが動作する。ゲートドライバ回路１２ａはゲート信号線１７ａを順次選択するとともに、ソースドライバ回路１４から出力される画像を順次画素に書き込む。以上のように、駆動することにより、グラフィックコントローラの動作時間を間欠にすることができる。したがって、低消費電力化が望める。
【０２９７】
図４８（ｃ）もゲートドライバ回路１２ａの動作フレームレートと、ゲートドライバ回路１２ｂの動作フレームレートが異なっている。したがって、本発明の駆動方式を実施したものである。
【０２９８】
ゲートドライバ回路１２ａが間欠で画像書き込みを行っているのに、フリッカが発生しないのは、ゲートドライバ回路１２ｂの動作フレームレートが、フリッカが見えない動作速度で動作しているからである。つまり、本発明の駆動方式によりゲートドライバ回路１２ａとゲートドライバ回路１２ｂとが異なる動作フレームレートで駆動できるからである。以上のように、本発明は図４８（ｃ）の駆動方式においても特徴ある効果を発揮する。
【０２９９】
以上の図４８（ａ）、図４８（ｂ）、図４８（ｃ）で説明した事項は、図８〜図１９、図４２、図５５、図６６、図６７、図６８、図６９の実施例にも適用できることは言うまでもないし、また、組み合わせて実施例を構成できることも言うまでもない。たとえば、ＡＮＤ回路８１の導入、シフトレジスタ回路１１１ａ、シフトレジスタ回路１１１ｂの導入、電圧レベルシフト回路１１２の導入、オン電圧（ＶＧＬ１、ＶＧＬ２）の設定、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂの動作フレームレートの差異化などが例示される。
【０３００】
図４８（ａ）、図４８（ｂ）、図４８（ｃ）の本発明に、図２６〜図４０の補正量の補正方法に関する事項も適用できるし、また、組み合わせ実施例を構成できることは言うまでもない。また、図４１の温度補正の構成と方法も図４８（ａ）、図４８（ｂ）、図４８（ｃ）の本発明に適用できる。また、組み合わせることができることは言うまでもない。
【０３０１】
図４４〜図４７（ａ）、図４７（ｂ）、図４９〜図６２、図６６、図６７、図６８、図６９の駆動方式も、図４８（ａ）、図４８（ｂ）、図４８（ｃ）の実施例を適用できる。組み合わせることも容易である。また、画素構成も図１、図２０〜２５などのいずれの画素構成も図４８（ａ）、図４８（ｂ）、図４８（ｃ）の実施例には適用することができる。さらに、以上の実施例を図６３〜図６５に示す本発明の表示機器に適用できることは言うまでもない。
【０３０２】
本発明の駆動方式の主旨の１つは、ゲートドライバ回路１２ａが行う表示画面２２に映像信号を書き込む周期と、ゲートドライバ回路１２ｂによるＥＬ素子１５を点灯制御する周期とを異ならせたことである。以上のことは、図８〜図１５、図４２、図４８（ａ）、図４８（ｂ）、図４８（ｃ）、図５５、図６６、図６７、図６８、図６９の実施例によらずとも実現することができる。以下、その実施例について記載する。
【０３０３】
以下に、本発明の変更例を説明する。以下の変更例は、ゲートドライバ回路１２ｂの動作を主とするものである。以下の変更例と、以前に説明した本発明の実施例を組み合わせることにより、より高画質化を実現できる。
【０３０４】
図４９の実施例は、点灯、非点灯制御を１水平走査期間以内で実施できる実施例である。ゲートドライバ回路１２ａのシフトレジスタ回路１１１ａは、水平走査期間信号（水平同期信号）に同期してデータ位置をシフトする。
【０３０５】
ゲート信号線１７ｂを選択するゲートドライバ回路１２ｂのシフトレジスタ回路１１１ｂは、ゲートドライバ回路１２ａのシフトレジスタ回路１１１ａの４倍の段数を有している。ゲートドライバ回路１２ｂのシフトレジスタ回路１１１ｂは、シフトレジスタ回路１１１ａの４倍の動作クロック（ＣＬＫ４）でデータをシフトする。つまり、シフトレジスタ回路１１１ａが１データシフトする期間に、シフトレジスタ回路１１１ｂは、４データをシフトする。以上の構成により、ゲートドライバ回路１２ｂは、１水平走査期間の１／４単位で画素行の点灯、非点灯制御を実現できる。
【０３０６】
図５０（ａ）、図５０（ｂ）、図５０（ｃ）、図５０（ｄ）は、シフトレジスタ回路１１１ｂの段数と、ゲート信号線１７ｂの接続された位置を示したものである。シフトレジスタ回路１１１ｂの出力は４段ごとにゲート信号線１７ｂのロジック出力として出力される。
【０３０７】
隣接したシフトレジスタ回路１１１ｂの段数を低減するため、また、各段のデータの変化を緩和するためには、図５１のように構成するとよい。
【０３０８】
図５１において、×はゲート信号線１７を非選択（オフ電圧を出力する）にするデータであることを、○はゲート信号線１７を選択（オン電圧を出力する）にするデータであることを示している。なお、ＡＮＤ回路８１の出力にはレベル変換回路が構成されるが説明を容易にするため省略している。
【０３０９】
シフトレジスタ回路１１１ｂの隣接した各段のデータ出力は、ＡＮＤ回路８１でＡＮＤする。また、垂直方向のアウトプットイネーブル（ＯＥＶ）端子により、ゲート信号線１７ｂの選択を強制的に非選択とするように構成されている。
【０３１０】
以上の構成によりシフトレジスタ回路１１１ｂの隣接した段の２つが、選択”○”の時、該当のゲート信号線１７ｂから選択電圧（ＶＧＬ）が出力される。
【０３１１】
図５２は、シフトレジスタ回路１１１ｂの隣接した２つの段数のデータが選択の時で、かつ２つの段数が独立してロジック制御できるように構成した実施例である。隣接した段の２つが、選択”○”の時、該当のゲート信号線１７ｂから選択電圧（ＶＧＬ）が出力される。
【０３１２】
以上の実施例は、シフトレジスタ回路１１１ｂの出力にＡＮＤ回路８１を形成した実施例であった。しかし、本発明はこれに限定するものではなく、図５３に図示するように、ＯＲ回路５３１を形成してもよい。
【０３１３】
また、シフトレジスタ回路をシフトレジスタ回路１１１ａとシフトレジスタ回路１１１ｂの２段で構成し、さらにＯＥＶ端子を形成し、シフトレジスタ回路１１１ａとシフトレジスタ回路１１１ｂとＯＥＶ端子のロジックとをＡＮＤすることにより、ゲート信号線１７ｂの選択、非選択を柔軟に実施することができる。このロジック信号の組み合わせ例を図５４に示す。
【０３１４】
以上のように、図４９などの本発明の構成は、ゲートドライバ回路１２ｂのシフトレジスタ回路１１１ｂの段数を、ゲートドライバ回路１２ａのシフトレジスタ回路１１１ａの段数のｍ倍（ｍは２以上の整数）とし、また、ゲートドライバ回路１２ｂのシフトレジスタ回路１１１ｂの動作クロックを、ゲートドライバ回路１２ａのシフトレジスタ回路１１１ａの動作クロックのｍ倍（ｍは２以上の整数）とすることにより、１水平走査期間以下の点灯制御を実施できるように構成したもの、あるいは方式である。この構成により、輝度制御をフリッカレスでスムーズに行うことができる。
【０３１５】
図４などで説明したように、本発明は、主として表示領域４６または非表示領域４５を帯状にし、表示画面２２を上下または逆に移動させた表示をする方式であった。しかし、本発明はこれに限定するものではない。図５６（ａ）、図５６（ｂ）に図示するように、表示画面２２を上下に分割し、画像表示をおこなってもよい。
【０３１６】
図５６（ａ）は、１フレームの前半の（１／２）フレームの表示状態である。図５６（ｂ）は、１フレームの後半の（１／２）フレームの表示状態である。１フレームの前半では、表示画面２２の上半分は非表示領域４５（該当領域のゲート信号線１７ｂに選択電圧（ＶＧＬ）が印加されていない）となっている。上半分の領域では、ゲートドライバ回路１２ａによりゲート信号線１７ａに選択電圧が順次印加されている。
【０３１７】
図５６（ｂ）は、１フレームの後半の（１／２）フレームの表示状態である。１フレームの後半では、表示画面２２の下半分は非表示領域４５（該当領域のゲート信号線１７ｂに選択電圧（ＶＧＬ）が印加されていない）となっている。下半分の領域では、ゲートドライバ回路１２ａによりゲート信号線１７ａに選択電圧が順次印加されている。
【０３１８】
理解を容易にするため、具体的数値を記載して説明する。画素行を２４０とする。したがって、上半分の領域とは、１画素行目から１２０画素行目が該当する。下半分の領域とは、１２１画素行目から２４０画素行目が該当する。ゲートドライバ回路１２ａは、ゲート信号線１７ａを順次選択し、１フレーム期間で、１画素行目から２４０画素行目を順次選択し、ソースドライバ回路１４のプログラム電流(電圧)を順次画素１６に印加する。
【０３１９】
ゲートドライバ回路１２ｂには、図５８に図示するように、表示画面２２の上半分を駆動するゲートドライバ回路１２ｂ１と表示画面２２の下半分を駆動するゲートドライバ回路１２ｂ２とが構成されている。ゲートドライバ回路１２ｂ１、ゲートドライバ回路１２ｂ２は、それぞれ内部にシフトレジスタ回路３１を有し、データをシフトすることにより、任意のゲート信号線１７ｂのオン電圧またはオフ電圧を印加することができる。しかし、図５６（ａ）、図５６（ｂ）の実施例では、ＯＥＶ端子制御を行う。
【０３２０】
ＯＥＶ１端子は、端子にロジックレベルのＬを入力することにより、ゲートドライバ回路１２ｂ１の全ゲート信号線１７ｂにオフ電圧が出力される。したがって、表示画面２２の上半分が非表示領域４５となる。また、ＯＥＶ１端子にロジックレベルのＨを入力することにより、ゲートドライバ回路１２ｂ１の全ゲート信号線１７ｂにオン電圧が出力される。したがって、表示画面２２の上半分が表示領域４６となる。
【０３２１】
ＯＥＶ２端子は、端子にロジックレベルのＬを入力することにより、ゲートドライバ回路１２ｂ２の全ゲート信号線１７ｂにオフ電圧が出力される。したがって、表示画面２２の下半分が非表示領域４５となる（図５６（ｂ））。また、ＯＥＶ２端子にロジックレベルのＨを入力することにより、ゲートドライバ回路１２ｂ２の全ゲート信号線１７ｂにオン電圧が出力される。したがって、表示画面２２の下半分が表示領域４６となる（図５６（ａ））。
【０３２２】
ゲートドライバ回路１２ａが、表示画面２２の１画素行目から１２０画素行目を書き換えている期間は、図５６（ａ）の状態に制御される。つまり、ＯＥＶ１端子にＬロジック信号が印加され、ゲートドライバ回路１２ｂ１が受け持つゲート信号線１７ｂにはオフ電圧が印加される。また、ＯＥＶ２端子にＨロジック信号が印加され、ゲートドライバ回路１２ｂ２が受け持つゲート信号線１７ｂにはオン電圧が印加される。
【０３２３】
ゲートドライバ回路１２ａが、表示画面２２の１２１画素行目から２４画素行目を書き換えている期間は、図５６（ｂ）の状態に制御される。つまり、ＯＥＶ１端子にＨロジック信号が印加され、ゲートドライバ回路１２ｂ１が受け持つゲート信号線１７ｂにはオン電圧が印加される。また、ＯＥＶ２端子にＬロジック信号が印加され、ゲートドライバ回路１２ｂ２が受け持つゲート信号線１７ｂにはオフ電圧が印加される。
【０３２４】
図５７（ａ）、図５７（ｂ）、図５７（ｃ）、図５７（ｄ）は、２フレーム期間の画像表示状態を図示している。表示画面２２の上半分とした下半分とが交互に表示される。以上のように表示制御することにより、動画視認性が大幅に向上する。また、ゲートドライバ回路１２ｂにシフトレジスタ回路３１を形成する必要がなく、回路構成を簡略化できる。また、表示パネルの狭額縁化が可能である。
【０３２５】
以上の実施例は、表示画面２２を上下に２分割にする構成であった。しかし、本発明はこれに限定するものではなく、たとえば、図５９（ａ）、図５９（ｂ）に図示するように、画面を４分割してもよい。この実施例の場合は、ゲートドライバ回路１２ｂをゲートドライバ回路１２ｂ１、ゲートドライバ回路１２ｂ２、ゲートドライバ回路１２ｂ３、ゲートドライバ回路１２ｂ４に構成し、各ゲートドライバ回路１２ｂにＯＥＶ端子（ＯＥＶ１、ＯＥＶ２、ＯＥＶ３、ＯＥＶ４）を配置すればよい。ゲートドライバ回路１２ａの動作は図５８と同様に画面の上方から下方に向かって順次走査する。
【０３２６】
以上のように、本発明は、１フレーム期間を複数の時間に分割し、また、表示領域を複数に分割して表示領域４６、非表示領域４５の制御を実施するものである。
【０３２７】
なお、本発明は、図５６（ａ）、図５６（ｂ）などの表示画面２２を分割する方式に限定するものではない。たとえば、図６０に図示するように、実施してもよい。図６０は１フレーム期間の駆動方式の説明図である。
【０３２８】
図６０において、図６０のａ１、ａ２、ａ３、ａ４は、ゲートドライバ回路１２ａによる画像の書き込み位置（矢印で示している）を示している。ゲートドライバ回路１２ａは、図５６（ａ）、図５６（ｂ）などと同様に画面の１画素行目から２４０画素行目に順次ゲート信号線１７ａを選択し、ソースドライバ回路１４からの映像信号を画素行に書き込む。
【０３２９】
図６０のｂ１、ｂ２、ｂ３、ｂ４は、ゲートドライバ回路１２ｂによる表示領域４６、非表示領域４５の制御状態を示している。ゲートドライバ回路１２ｂは、表示画面２２全体をＯＥＶ端子の制御により、点灯あるいは非点灯状態に制御する。
【０３３０】
ゲートドライバ回路１２ａの画像書き込みは、（１／２）フレーム期間で完了する。つまり、倍速書き込みを行う。その期間は、ゲートドライバ回路１２ｂのＯＥＶ端子には、Ｌロジックが印加され、すべてのゲート信号線１７ｂにはオフ電圧（非選択電圧）が印加される。１フレームの後半の１／２フレーム期間では、ゲートドライバ回路１２ａの書き込み動作は停止する。この期間は、ゲートドライバ回路１２ｂのＯＥＶ端子にはＨロジック信号が印加され、すべてのゲート信号線１７ｂにはオン電圧が印加される。したがって、１フレームの（１／２）フレーム期間では表示画面２２は非点灯状態（非表示）であり、後半の（１／２）フレーム期間では表示画面２２は点灯状態（表示）である。なお、画像の表示時間、非表示期間は、（１／２）フレームに限定するものではない。ゲートドライバ回路１２ａの書き込みクロック、ゲートドライバ回路１２ｂのＯＥＶ端子の制御により自由に設定あるいは調整できる。
【０３３１】
図５６（ａ）、図５６（ｂ）の実施例は、表示画面２２を２分割した実施例であった。また、図５９（ａ）、図５９（ｂ）は画面を４分割し、そのうち、複数の領域を表示領域４６とする実施例であった。また、図５９（ａ）、図５９（ｂ）は、表示画面２２の画像を書き換えてから表示画面２２を表示状態にする実施例であった。本発明は、以上の実施例に限定されるものではなく、多くの変形例が考えられる。
【０３３２】
図６１（ａ）、図６１（ｂ）、図６１（ｃ）、図６１（ｄ）は、表示画面２２を３以上の複数（実施例では４）分割する実施例である。また、画像を書き換えている領域のみを非表示領域４５をするものである。
【０３３３】
図６１（ａ）、図６１（ｂ）、図６１（ｃ）、図６１（ｄ）において、画像を書き換えている画素行（書き込み位置と図示している）を含む領域を非表示領域４５としている。他の領域は表示領域４６（画像表示状態の領域）と制御している。書き込み位置は、表示画面２２の上から下方向に順次書き換えられる。書き込み位置の移動にしたがって、書き込み位置を含む領域は非表示領域４５に制御される。
【０３３４】
非表示領域４５と表示領域４６の切り換えは、ゲートドライバ回路１２ｂに入力するスタートパルス(ＳＴ信号)の制御によって行っても良いが、図６１（ａ）、図６１（ｂ）、図６１（ｃ）、図６１（ｄ）に図示するようにＯＥＶ端子による制御で行っても良い。ゲートドライバ回路１２ｂのＯＥＶ端子に、Ｌロジックを入力することにより該当領域は非表示領域４５となる。ＯＥＶ端子に、Ｈロジック信号を入力することにより該当領域が表示領域４６となる。
【０３３５】
図６２に図示するように、ＥＬ素子１５に流す電流をオンオフ制御するゲート信号線１７ｂを直接に制御する方法も例示される。図６２では、表示画面２２を複数のブロックに分割し、各ブロックのゲート信号線１７ｂを選択信号線６２１で共通にしている。ゲートドライバ回路１２ａは、各ブロック（分割された表示画面２２）で共通である。つまり、ゲート信号線１７ａは、１画素行または隣接した複数の画素行が順次選択される。
【０３３６】
選択信号線６２１ａは第１のブロックのゲート信号線１７ｂと接続されている。選択信号線６２１ｂは第１のブロックのゲート信号線１７ｂと接続されている。選択信号線６２１ａにオフ電圧ＶＧＨを印加することにより、第１のブロックは非表示領域４５となる。選択信号線６２１ａにオン電圧ＶＧＬを印加することにより、第１のブロックは表示領域４６となる。選択信号線６２１ｂにオフ電圧ＶＧＨを印加することにより、第１のブロックは非表示領域４５となる。選択信号線６２１ｂにオン電圧ＶＧＬを印加することにより、第１のブロックは表示領域４６となる。以上のように、選択信号線６２１にオン電圧またはオフ電圧を印加することにより、図５７（ａ）、図５７（ｂ）、図５７（ｃ）、図５７（ｄ）や、図５９（ａ）、図６９（ｂ）や、図６０や、図６１（ａ）や、図６１（ｂ）図６１（ｃ）、図６１（ｄ）のように、表示画面２２をブロックごとに表示、非表示制御を容易に実現できる。
【０３３７】
なお、以上の実施例は、ブロック内の隣接したゲート信号線１７ｂを選択信号線６２１で電気的に共通にするとしたが、本発明はこれに限定するものではない。たとえば、隣接した画素行のゲート信号線１７ｂを、異なる選択信号線６２１と電気的に接続してもよい。  以上のように表示画面２２の表示を制御することにより動画視認性が向上し、ＣＲＴと同等の画像表示を実現できる。
【０３３８】
以上の実施例は、本明細書の他の実施例と組み合わせることができることは言うまでもない。また、本実施例を本発明の装置などに適用できることも言うまでもない。
【０３３９】
たとえば、図５５に図示するように、ゲートドライバ回路１２ａとゲートドライバ回路１２ｂの動作周波数あるいは選択周波数を異ならせても良い。図５５の実施例では、ゲートドライバ回路１２ａを６０Ｈｚ周期で動作させ、ゲートドライバ回路１２ｂを１．５倍の７５Ｈｚ周期で動作させた実施例である。
【０３４０】
図５５は、表示画面２２の左右にゲートドライバ回路１２ａとゲートドライバ回路１２ｂを配置した構成であった。図１１は、表示画面２２の右にゲートドライバ回路１２を配置した構成であった。
【０３４１】
図６６は、表示画面２２の左にゲートドライバ回路１２を配置した構成である。電圧レベルシフト回路１１２ａと１１２ｂは共通のＶＧＨ電圧としている。電圧レベルシフト回路１１２ａのオン電圧（ＶＧＬ１）は、ゲート信号線１７ａのオン電圧に適合させている。電圧レベルシフト回路１１２ｂのオン電圧（ＶＧＬ２）は、ゲート信号線１７ｂのオン電圧に適合させている。
【０３４２】
シフトレジスタ回路１１１ｂの出力は、ＡＮＤ回路８１の入力となると共に、電圧レベルシフト回路１１２ｂの入力となる。電圧レベルシフト回路１１２ｂは、ゲート信号線１７ｂを駆動し、スイッチ用トランジスタ１１ｄをオンオフ制御する。
【０３４３】
シフトレジスタ回路１１１ａの出力とシフトレジスタ回路１１１ｂの出力とはＡＮＤ回路８１の入力となる。ＡＮＤ回路８１および電圧レベルシフト回路１１２ａは、シフトレジスタ回路１１１ａとシフトレジスタ回路１１１ｂが共に選択の時（同一の画素行を選択する時）、ゲート信号線１７ａにオフ電圧（ＶＧＨ）を出力する。ゲート信号線１７ａはオフ電圧（ＶＧＨ）の印加により、スイッチ用トランジスタ１１ｂ、１１ｃをオフさせ、該当画素行は非選択状態となる。他の構成は、図５５と同一あるいは類似であるので説明を省略する。
【０３４４】
なお、以上の実施例においても画素構成は、図１、図２０〜図２５などいずれの画素構成であってもよいことは言うまでもない。以上の事項は本発明の他の実施例においても同様である。
【０３４５】
以上の実施例は、ゲートドライバ回路１２がシフトレジスタ回路１１１を有する構成であった。しかし、本発明は、映像信号を書き込む画素行を選択する部と、ＥＬ素子を点灯させる画素行を選択（指定）する部とを有すればよい。したがって、ゲートドライバ回路１２は必ずしも必要な構成要素ではない。また、ゲートドライバ回路１２にシフトレジスタ回路１１１を有しなくても画素行の選択（指定）は可能である。
【０３４６】
図６７は、ゲートドライバ回路１２内にデコード回路６７１を具備する構成である。デコード回路６７１の入力信号は、ＧＳＤＡＴである。ＧＳＤＡＴは８ビットであり、ゲート信号線１７ａの２４０本を指定できる。ＧＡＤＡＴが１の時は、１番目のゲート信号線１７ａを指定する（選択する）。ＧＡＤＡＴが１の時は、２番目のゲート信号線１７ａを指定する（選択する）。同様に、ＧＡＤＡＴが２の時は、３番目のゲート信号線１７ａを指定する（選択する）。・・・・・ＧＡＤＡＴが２３９の時は、２４０番目のゲート信号線１７ａを指定する（選択する）。ゲート信号線１７ａの電圧は電圧レベルシフト回路１１２ａにより、レベルシフトされる。なお、ゲート信号線１７ａが、２４０本あるとして説明している。ＧＳＤＡＴが０のときは、すべてのゲート信号線１７ａには非選択状態が印加される（オフ電圧（ＶＧＨ）が印加される）。すべてのゲート信号線１７ａを非選択にするには、ＯＥＶ信号を常時、Ｌレベルとしてもよい。
【０３４７】
図６７の構成は、図５５のシフトレジスタ回路１１１ａとシフトレジスタ回路１１１ｂ２およびＡＮＤ回路８１をデコーダ回路６７１に置き換えた構成である。図５５の構成では、シフトレジスタ回路１１１ａとシフトレジスタ回路１１１ｂ２との出力から、選択する画素行が一致していないかを判断する必要があった。
【０３４８】
ソースドライバ回路１４は、スタートパルス信号（ＳＴ２）を発生している。ソースドライバ回路１４は、選択するゲート信号線１７ｂの位置（画素行位置）を把握している。また、シフトレジスタ回路１１１ｂのデータ位置も把握している。ソースドライバ回路１４は、ゲートドライバ回路１２ａが選択する画素行位置も把握している。選択する画素行位置は、デコードされるデータＧＳＤＡＴが示している。したがって、選択するゲート信号線１７ａとゲート信号線１７ｂとが同一の画素行を選択する時、ＧＳＤＡＴを０として、該当画素行を非選択とする。もしくは、ＯＥＶ信号をＬレベルにして、すべてのゲート信号線１７ａを選択しないように制御する。以上のように構成することにより、シフトレジスタ回路１１１ａとシフトレジスタ回路１１１ｂ２およびＡＮＤ回路８１がなくとも、特定の画素行を非選択状態とし、映像信号を該当画素行に書き込まないように制御することができる（ゲート信号線１７ｂにオン電圧が印加され、ＥＬ素子１５に電流が供給されている画素行に、映像信号を書き込まないように制御できる）。他の事項は、図５５、図６６などと同様または類似であるので説明を省略する。
【０３４９】
なお、図６７において、シフトレジスタ回路１１１ｂもデコード回路に置き換えてもよいことは言うまでもない。
【０３５０】
図６７はデコーダ回路６７１で、ゲート信号線１７ａまたは、ゲート信号線１７ｂを選択する方式であった。図６８は、必要なゲート信号線１７をソースドライバ回路１４から配線した構成である。
【０３５１】
図６８において、ソースドライバ回路１４から２４０本のゲート信号線１７ａが出力されている。前記各ゲート信号線１７ａには、ポリシリコン技術により、基板に直接に電位レベルシフト回路１１２ａが形成されている。ソースドライバ回路１４から出力されるゲート信号線１７ａの１〜２４０には、そのうち１つのゲート信号線１７ａにオン電圧（ＶＧＬ）または’選択’ロジック信号が印加されている。他のゲート信号線１７ａにはオフ電圧（ＶＧＨ）または’非選択’ロジック信号が印加されている。
【０３５２】
ゲート信号線１７ａとゲート信号線１７ｂとが同一の画素行を選択する時、すべてのゲート信号線１７ａにオフ電圧（ＶＧＨ）を印加し、該当画素行を非選択とする。もしくは、ＯＥＶ信号をＬレベルにして、すべてのゲート信号線１７ａを選択しないように制御する。
【０３５３】
ソースドライバ回路１４は、スタートパルス信号（ＳＴ２）を発生している。ソースドライバ回路１４は、選択するゲート信号線１７ｂの位置（画素行位置）を把握している。また、シフトレジスタ回路１１１ｂのデータ位置も把握している。ソースドライバ回路１４は、選択する画素行位置も把握している。選択する画素行位置は、’選択’するゲート信号線１７にオン電圧（ＶＧＬ）またはロジック信号を印加することにより指定する。
【０３５４】
以上のように構成することにより、シフトレジスタ回路１１１ａとシフトレジスタ回路１１１ｂ２およびＡＮＤ回路８１がなくとも、特定の画素行を非選択状態とし、映像信号を該当画素行に書き込まないように制御することができる（ゲート信号線１７ｂにオン電圧が印加され、ＥＬ素子１５に電流が供給されている画素行に、映像信号を書き込まないように制御できる）。他の事項は、図５５、図６６、図６７などと同様または類似であるので説明を省略する。
【０３５５】
なお、図６８において、ゲート信号線１７ｂをソースドライバ回路１４から出力させてもよい。ゲート信号線１７ａとゲート信号線１７ｂの両方をソースドライバ回路１４から出力させてもよい。
【０３５６】
以上の実施例などは、ゲートドライバ回路１２ａがゲート信号線１７ａを選択し、ゲートドライバ回路１２ｂがゲート信号線１７ｂを選択するものであった。しかし、本発明はこれに限定するものではない。図６９に図示するように、ゲートドライバ回路１２ｂの出力がゲート信号線１７ａに印加され、同時に、ゲートドライバ回路１２ａの出力がゲート信号線１７ａに印加されるように構成してもよい。ゲート信号線１７ａは、表示画面２２の左右に配置された２つのゲートドライバ回路１２（１２ａ、１２ｂ）で選択される。なお、２つのゲートドライバ回路１２（１２ａ、１２ｂ）で選択される画素行位置は同一である。図６９の構成では、ゲート信号線１７ａの電位傾斜が表示画面２２の左右でなく、良好な映像信号の書き込みを実現できる。なお、ゲート信号線１７ｂについても図６９に示すように、表示画面２２の左右のゲートドライバ回路１２の出力に接続してもよい。
【０３５７】
他の事項は、図１１、図１２、図５５、図６６、図６７などと同様または類似であるので説明を省略する。また、図１１、図１２、図４４〜図４６、図４９〜５３、図５５、図６６〜図６９の構成は相互に組み合わせることができることも言うまでもない。  以上の図３７、図４０〜図６２で説明したＯＥＶ信号などに関する事項あるいは以上の図面などで説明した駆動方式に関する事項は、図８〜図１９、図４２、図５５、図６６、図６７、図６８、図６９の実施例に適用できることは言うまでもない。また、図８〜図１９、図４２、図５５、図６６、図６７、図６８、図６９の実施例と組み合わせることができることも言うまでもない。また、以上の実施例あるいは本発明は図２６〜図４０の補正量の補正方法に関する事項も適用できるし、また、組み合わせることができることは言うまでもない。また、図４１の温度補正に関しても適用できるし、組み合わせることができることは言うまでもない。また、図４４〜図４７（ａ）、図４７（ｂ）駆動方式にも適用できるし、組み合わせることができることは言うまでもない。さらに、以上の実施例あるいは発明もしくは組み合わせた発明を図６３〜図６５に示す本発明の表示機器に適用できることは言うまでもない。
【０３５８】
本発明は、映像信号を書き込む画素行において、駆動用トランジスタ１１ａからＥＬ素子１５に流れる電流経路を遮断するものである。もしくは、駆動用トランジスタ１１ａからＥＬ素子１５に流れる電流経路が発生している画素行には、映像信号を書きこないように排他（一方のゲート信号線１７の設定ロジック信号を無効にする）処理を実施するものである。この動作を満足するものであれば、いずれの構成でもよい。したがって、本発明はゲートドライバ回路１２ａとゲートドライバ回路１２ｂの有無には限定されない。たとえば、図６２の構成では、ゲートドライバ回路１２ｂは必要がない。しかし、ゲート信号線１７ｂは、選択信号線６２１によりオンオフ電圧を印加あるいは設定することができる。
【０３５９】
本発明の駆動方式は、有機ＥＬ表示パネルの駆動方法および駆動回路などに限定されるものではない。たとえば、フィールドエミッションディスプレイ（ＦＥＤ）、無機ＥＬディスプレイなどの他のディスプレイにも適用できることは言うまでもない。
【０３６０】
本発明は、画素１５のコンデンサ１９などに設定電圧が保持できるディスプレイであればいずれのディスプレイでも適用できる。または、図１、図２０、図２３のように、映像信号を画素に書き込むスイッチ用トランジスタ１１ｃと、ＥＬ素子１５に流れる電流経路のオンオフを制御できるスイッチ用トランジスタ１１ｄまたは１１ｅを有する画素を持つディスプレイであれば、本発明を実施できる。
【０３６１】
つぎに、本発明の駆動方式を実施するＥＬ表示装置を表示ディスプレイとして用いた本発明の表示機器について説明をする。
【０３６２】
図６３は情報端末装置の一例としての携帯電話の平面図である。筐体６３３にアンテナ６３１などが取り付けられている。６３２ａは、ｄｕｔｙ比を変化させる切換キー、６３２ｂは電源オンオフキー、６３２ｃがゲートドライバ回路１２ｂの動作フレームレートを切り替えるキーである。動作フレームレートの変更あるいは設定は、図８〜図１９、図４７（ａ）、図４７（ｂ）、図４８（ａ）、図４８（ｂ）、図４８（ｃ）、図５５、図６６、図６７、図６８、図６９などで説明した駆動方式などにより容易に実現できる。６３５はホトセンサである。ホトセンサ６３５は、外光の強弱にしたがって、ｄｕｔｙ比などを変化させて、表示画面２２の輝度を自動調整する。ｄｕｔｙ比に関しては、図４（ａ）、図４（ｂ）や、図２７、図３１などで説明を行っているので説明を省略する。
【０３６３】
図６４はビデオカメラの斜視図である。ビデオカメラは撮影（撮像）レンズ部６４３とビデオカメラ本体６３３と具備している。本発明のＥＬ表示装置は表示モニター６３４としても使用されている。表示画面２２は支点６４１で角度を自由に調整できる。表示画面２２を使用しない時は、格納部６４３に格納される。
【０３６４】
図６３、図６４などの本発明の表示機器では、キー６３２ａの操作により、ｄｕｔｙ比を切り替えることができる。キー６３２ａの操作は、ユーザーが切り替えできるようにしておく。また、設定モードで自動的に変更できるかを切り替えられるようにしている。自動の場合は、外光の明るさを検出して自動的に、表示輝度を５０％、６０％、８０％と設定できるように構成している。
【０３６５】
本実施の形態のＥＬ表示装置などはビデオカメラだけでなく、図６５に示すような電子カメラにも適用することができる。本発明のＥＬ表示装置はカメラ本体６５１に付属されたモニター２２として用いる。カメラ本体６５１にはシャッタ６５３の他、スイッチ６３２ａ、６３２ｃが取り付けられている。
【産業上の利用可能性】
【０３６６】
本発明に係るＥＬ表示装置およびＥＬ表示装置の駆動方法は、動作フレームレートを容易に変換できる、またはフリッカの発生がさせないという効果を有するので、有機または無機エレクトロルミネッセンス（ＥＬ）素子などを用いたＥＬ表示パネル（表示装置）などの自発光表示パネル（表示装置）、その駆動方法、駆動装置、およびこれらの表示パネルを用いた表示装置などに有用である。
【図面の簡単な説明】
【０３６７】
【図１】ＥＬ表示装置の画素の構成図
【図２】ＥＬ表示装置の構成図
【図３】（ａ）ＥＬ表示装置の画素の動作の説明図、（ｂ）ＥＬ表示装置の画素の動作の説明図
【図４】（ａ）ＥＬ表示装置の駆動方法の説明図、（ｂ）ＥＬ表示装置の駆動方法の説明図
【図５】ＥＬ表示装置の駆動方法の説明図
【図６】（ａ）本発明のＥＬ表示装置の駆動方法の説明図、（ｂ）本発明のＥＬ表示装置の駆動方法の説明図
【図７】（ａ）本発明のＥＬ表示装置の駆動方法の説明図、（ｂ）本発明のＥＬ表示装置の駆動方法の説明図
【図８】本発明のＥＬ表示装置の説明図
【図９】（ａ）本発明のＥＬ表示装置の説明図、（ｂ）本発明のＥＬ表示装置の説明図
【図１０】（ａ）本発明のＥＬ表示装置の説明図、（ｂ）本発明のＥＬ表示装置の説明図
【図１１】本発明のＥＬ表示装置の説明図
【図１２】本発明のＥＬ表示装置の説明図
【図１３】本発明のＥＬ表示装置の説明図
【図１４】本発明のＥＬ表示装置の説明図
【図１５】本発明のＥＬ表示装置の説明図
【図１６】本発明のＥＬ表示装置の駆動方法の説明図
【図１７】本発明のＥＬ表示装置の駆動方法の説明図
【図１８】本発明のＥＬ表示装置の駆動方法の説明図
【図１９】本発明のＥＬ表示装置の駆動方法の説明図
【図２０】本発明のＥＬ表示装置の説明図
【図２１】本発明のＥＬ表示装置の説明図
【図２２】本発明のＥＬ表示装置の説明図
【図２３】本発明のＥＬ表示装置の説明図
【図２４】本発明のＥＬ表示装置の説明図
【図２５】本発明のＥＬ表示装置の説明図
【図２６】本発明のＥＬ表示装置の説明図
【図２７】本発明のＥＬ表示装置の説明図
【図２８】本発明のＥＬ表示装置の説明図
【図２９】本発明のＥＬ表示装置の説明図
【図３０】本発明のＥＬ表示装置の説明図
【図３１】本発明のＥＬ表示装置の説明図
【図３２】本発明のＥＬ表示装置の駆動方法の説明図
【図３３】本発明のＥＬ表示装置の駆動方法の説明図
【図３４】本発明のＥＬ表示装置の駆動方法の説明図
【図３５】（ａ）本発明のＥＬ表示装置の駆動方法の説明図、（ｂ）本発明のＥＬ表示装置の駆動方法の説明図
【図３６】本発明のＥＬ表示装置の駆動方法の説明図
【図３７】本発明のＥＬ表示装置の駆動方法の説明図
【図３８】本発明のＥＬ表示装置の駆動方法の説明図
【図３９】本発明のＥＬ表示装置の駆動方法の説明図
【図４０】本発明のＥＬ表示装置の駆動方法の説明図
【図４１】本発明のＥＬ表示装置の説明図
【図４２】本発明のＥＬ表示装置の説明図
【図４３】本発明のＥＬ表示装置の説明図
【図４４】本発明のＥＬ表示装置の駆動方法の説明図
【図４５】（ａ）本発明のＥＬ表示装置の駆動方法の説明図、（ｂ）本発明のＥＬ表示装置の駆動方法の説明図、（ｃ）本発明のＥＬ表示装置の駆動方法の説明図
【図４６】本発明のＥＬ表示装置の駆動方法の説明図
【図４７】（ａ）本発明のＥＬ表示装置の駆動方法の説明図、（ｂ）本発明のＥＬ表示装置の駆動方法の説明図
【図４８】（ａ）本発明のＥＬ表示装置の駆動方法の説明図、（ｂ）本発明のＥＬ表示装置の駆動方法の説明図、（ｃ）本発明のＥＬ表示装置の駆動方法の説明図
【図４９】本発明のＥＬ表示装置の説明図
【図５０】（ａ）本発明のＥＬ表示装置の説明図、（ｂ）本発明のＥＬ表示装置の説明図、（ｃ）本発明のＥＬ表示装置の説明図、（ｄ）本発明のＥＬ表示装置の説明図
【図５１】本発明のＥＬ表示装置の説明図
【図５２】本発明のＥＬ表示装置の説明図
【図５３】本発明のＥＬ表示装置の説明図
【図５４】本発明のＥＬ表示装置の説明図
【図５５】本発明のＥＬ表示装置の説明図
【図５６】（ａ）本発明のＥＬ表示装置の駆動方法の説明図、（ｂ）本発明のＥＬ表示装置の駆動方法の説明図
【図５７】（ａ）本発明のＥＬ表示装置の駆動方法の説明図、（ｂ）本発明のＥＬ表示装置の駆動方法の説明図、（ｃ）本発明のＥＬ表示装置の駆動方法の説明図、（ｄ）本発明のＥＬ表示装置の駆動方法の説明図
【図５８】本発明のＥＬ表示装置の駆動方法の説明図
【図５９】（ａ）本発明のＥＬ表示装置の駆動方法の説明図、（ｂ）本発明のＥＬ表示装置の駆動方法の説明図
【図６０】本発明のＥＬ表示装置の駆動方法の説明図
【図６１】（ａ）本発明のＥＬ表示装置の駆動方法の説明図、（ｂ）本発明のＥＬ表示装置の駆動方法の説明図、（ｃ）本発明のＥＬ表示装置の駆動方法の説明図、（ｄ）本発明のＥＬ表示装置の駆動方法の説明図
【図６２】本発明のＥＬ表示装置の説明図
【図６３】本発明のＥＬ表示装置を用いた表示機器の説明図
【図６４】本発明のＥＬ表示装置を用いた表示機器の説明図
【図６５】本発明のＥＬ表示装置を用いた表示機器の説明図
【図６６】本発明のＥＬ表示装置の説明図
【図６７】本発明のＥＬ表示装置の説明図
【図６８】本発明のＥＬ表示装置の説明図
【図６９】本発明のＥＬ表示装置の説明図
【符号の説明】
【０３６８】
１１  トランジスタ（ＴＦＴ）
１２  ゲートドライバＩＣ（回路）
１４  ソースドライバ回路（ＩＣ）
１５  ＥＬ（素子）
１６  画素
１７  ゲート信号線
１８  ソース信号線
１９  蓄積容量（付加コンデンサ、付加容量）
２２  表示画面
４１  書き込み画素行
４５  非表示領域（非点灯領域、黒表示領域）
４６  表示領域（点灯領域、画像表示領域）
８１  ＡＮＤ回路
１１１  シフトレジスタ回路
１１２  電圧レベルシフト回路
２７１  オペアンプ（バッファ回路）
２７２  電子ボリウム(電圧出力回路)
２７３  定電流回路
２７４  トランジスタ  
２７５  単位トランジスタ群
２７６  出力端子
２８１  アナログスイッチ（オンオフ部、選択部）
２８２  単位トランジスタ
２８３  内部配線
２８４  ゲート配線
２８５  デコーダ回路
２９１  振幅調整レジスタ
２９２  階調アンプ
２９３  端子（配線）
３０１  電圧データラッチ回路
３０２  階調電圧出力回路
３０３  電圧ＤＡＣ回路
３０４  電圧アンプ回路
４１１  温度検出回路
４１２  外部記憶回路（ＥＥＰＲＯＭ）
４１３  Ａ／Ｄ変換回路
４１４  セレクタ回路
４１５  データ比較回路
４１６  温度補正回路
４１７  検出配線
６２１  選択信号線
６３１  アンテナ
６３２  キー
６３３  筐体
６３４  表示パネル
６３５  ホトセンサ
６４１  支点
６４３  撮影レンズ
６４４  格納部
６５１  本体
６５２  撮影部
６５３  シャッタスイッチ  
６７１  デコーダ回路
【図１】
2007249196.tif 000003
【図２】
2007249196.tif 000004
【図３】
2007249196.tif 000005
【図４】
2007249196.tif 000006
【図５】
2007249196.tif 000007
【図６】
2007249196.tif 000008
【図７】
2007249196.tif 000009
【図８】
2007249196.tif 000010
【図９】
2007249196.tif 000011
【図１０】
2007249196.tif 000012
【図１１】
2007249196.tif 000013
【図１２】
2007249196.tif 000014
【図１３】
2007249196.tif 000015
【図１４】
2007249196.tif 000016
【図１５】
2007249196.tif 000017
【図１６】
2007249196.tif 000018
【図１７】
2007249196.tif 000019
【図１８】
2007249196.tif 000020
【図１９】
2007249196.tif 000021
【図２０】
2007249196.tif 000022
【図２１】
2007249196.tif 000023
【図２２】
2007249196.tif 000024
【図２３】
2007249196.tif 000025
【図２４】
2007249196.tif 000026
【図２５】
2007249196.tif 000027
【図２６】
2007249196.tif 000028
【図２７】
2007249196.tif 000029
【図２８】
2007249196.tif 000030
【図２９】
2007249196.tif 000031
【図３０】
2007249196.tif 000032
【図３１】
2007249196.tif 000033
【図３２】
2007249196.tif 000034
【図３３】
2007249196.tif 000035
【図３４】
2007249196.tif 000036
【図３５】
2007249196.tif 000037
【図３６】
2007249196.tif 000038
【図３７】
2007249196.tif 000039
【図３８】
2007249196.tif 000040
【図３９】
2007249196.tif 000041
【図４０】
2007249196.tif 000042
【図４１】
2007249196.tif 000043
【図４２】
2007249196.tif 000044
【図４３】
2007249196.tif 000045
【図４４】
2007249196.tif 000046
【図４５】
2007249196.tif 000047
【図４６】
2007249196.tif 000048
【図４７】
2007249196.tif 000049
【図４８】
2007249196.tif 000050
【図４９】
2007249196.tif 000051
【図５０】
2007249196.tif 000052
【図５１】
2007249196.tif 000053
【図５２】
2007249196.tif 000054
【図５３】
2007249196.tif 000055
【図５４】
2007249196.tif 000056
【図５５】
2007249196.tif 000057
【図５６】
2007249196.tif 000058
【図５７】
2007249196.tif 000059
【図５８】
2007249196.tif 000060
【図５９】
2007249196.tif 000061
【図６０】
2007249196.tif 000062
【図６１】
2007249196.tif 000063
【図６２】
2007249196.tif 000064
【図６３】
2007249196.tif 000065
【図６４】
2007249196.tif 000066
【図６５】
2007249196.tif 000067
【図６６】
2007249196.tif 000068
【図６７】
2007249196.tif 000069
【図６８】
2007249196.tif 000070
【図６９】
2007249196.tif 000071