(57)【要約】【課題】素子の電気的特性を向上することのできる半導体装置およびトレンチの形成方法を提供する。【解決手段】トレンチの形成方法は、ＳｉＣよりなるｎ-ドリフト層２にトレンチ３を形成するトレンチ形成方法であって、ｎ-ドリフト層２の主表面２ａに溝を形成する溝工程と、この溝をエッチングしてトレンチ３を形成するトレンチ工程とを備えている。溝の幅は深さ方向に向かって単調減少している。トレンチ３の各面３ａ、３ｂおよび３ｃは互いに鋭角をなして接することなく、深さ方向に湾曲している。【選択図】図３
2007234761.tif 000002
【特許請求の範囲】
【請求項１】
トレンチを有するＳｉＣ層を備える半導体装置であって、
前記トレンチの底面は平坦である、あるいは深さ方向に湾曲していることを特徴とする、半導体装置。
【請求項２】
前記トレンチの側面との境界部分の前記底面は前記ＳｉＣ層の主表面に対して傾斜した平面であることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記トレンチの側面との境界部分の前記底面は曲面であることを特徴とする、請求項１に記載の半導体装置。
【請求項４】
ＳｉＣ層にトレンチを形成するトレンチ形成方法であって、
前記ＳｉＣ層の主表面に溝を形成する溝工程と、
前記溝をエッチングして前記トレンチを形成するトレンチ工程とを備え、
前記溝の幅は深さ方向に向かって単調減少していることを特徴とする、トレンチの形成方法。
【請求項５】
前記トレンチ工程においてＩＣＰを用いてエッチングすることを特徴とする、請求項４に記載のトレンチの形成方法。
【請求項６】
前記溝工程は、前記ＳｉＣ層の主表面上に被覆層を形成する工程と、前記被覆層に開口部を形成する工程と、前記ＳｉＣ層の一部および前記被覆層をエッチングする工程とを含み、前記開口部の幅は深さ方向に向かって単調減少している、請求項４または５に記載のトレンチの形成方法。
【請求項７】
前記溝工程は、窒化シリコンをマスクとして前記ＳｉＣ層の主表面を選択酸化することにより酸化膜を形成する工程と、前記酸化膜を除去する工程とを含むことを特徴とする、請求項４または５に記載のトレンチの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびトレンチの形成方法に関し、より特定的には、ＳｉＣ層にトレンチを形成する技術に関する。
【背景技術】
【０００２】
ＳｉＣ（炭化ケイ素）は、バンドギャップがケイ素（Ｓｉ）と比較して広く、また最大絶縁電界がＳｉと比較して約一桁以上大きいことから、次世代の電力用半導体素子への応用が期待されている材料である。ＳｉＣは、これまでに４Ｈ−ＳｉＣまたは６Ｈ−ＳｉＣと呼ばれる単結晶ウェハを用いて様々な電子デバイスへ応用されつつあり、特に高温、大電力用素子に適している。上記の結晶は閃亜鉛鉱型とウルツ鉱型とを積層した形のアルファ相ＳｉＣである。他に３Ｃ−ＳｉＣと称されるベータ相ＳｉＣの結晶でも半導体装置が試作されている。最近では電力用素子としてショットキーダイオード、ＭＯＳＦＥＴ（metal  oxide  semiconductor  field-effect  transistor）、サイリスタなど、あるいは最も汎用的な半導体装置であるＣＭＯＳ（complementary  metal-oxide  semiconductor）−ＩＣ（integrated  circuit）が試作されている。ＳｉＣを用いた半導体装置は、従来のＳｉを用いた半導体装置と比較して特性が非常に良好である。
【０００３】
ところで、半導体装置は通常多数の素子を有している。そして、これらの素子を電気的に分離するために、半導体装置の半導体基板の表面には素子分離が形成されている。素子分離は、半導体基板にトレンチを形成し、トレンチ内を絶縁層で埋めることにより形成されている。
【０００４】
また、パワーＦＥＴのオン抵抗を低減し、かつ耐圧を向上しうる技術として、ＳＪ（スーパージャンクション）が提案されている。ＳＪはｐｎ接合を横方向に並べた構造である。ＳＪを備えたパワーＦＥＴに関する技術として、たとえば特開２００５−３１７８２８号公報（特許文献１）には、Ｓｉ基板にトレンチを形成し、このトレンチ内にＳＪを形成した構造が開示されている。このように、半導体装置の半導体基板には様々な目的でトレンチが形成されている。
【０００５】
しかし、ＳｉＣ基板に深い（アスペクト比の高い）トレンチを形成することは困難であった。ＳｉＣはウェットエッチングされにくい性質を有しているため、ウェットエッチングを用いてＳｉＣ基板を大きくエッチングすることは困難であった。また、ＲＩＥ（Reactive Ion Etching）の反応種とＳｉＣとの反応性は小さく、マスク材料とのエッチング選択比が小さいため、ＲＩＥを用いてＳｉＣ基板を大きくエッチングすることは困難であった。
【０００６】
そこで、G.Beheim, et al., "Deep RIE Process for Silicon Carbide Power Electronics and MEMS", Materials Research Society Symposium Proceeding Vol.622 pp.1-6（非特許文献１）には、ＩＣＰ（Inductively Coupled Plasma）を用いてＳｉＣをエッチングする技術が開示されている。ＩＣＰはＳｉＣに対して高いエッチング効率を有しており、またＩＣＰによればＳｉＣとマスク材料とのエッチング選択比を大きくすることができるので、ＳｉＣ基板に深いトレンチを形成することができる。
【特許文献１】特開２００５−３１７８２８号公報
【非特許文献１】G.Beheim, et al., "Deep RIE Process for Silicon Carbide Power Electronics and MEMS", Materials Research Society Symposium Proceeding Vol.622 pp.1-6
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記非特許文献１の技術を用いてトレンチを形成すると、トレンチの深さ方向とは反対の方向（ＳｉＣ基板の主表面方向）にトレンチの底面が湾曲する。その結果、トレンチの底面と側面との境界に鋭角部分が生じる。図１８は、非特許文献１の技術を用いて形成されたトレンチを模式的に示す断面図である。図１８を参照して、ＳｉＣよりなるｎ+基板１０１上にＳｉＣよりなるｎ-ドリフト層１０２が形成されており、ｎ-ドリフト層１０２にはトレンチ１０３が形成されている。上記非特許文献１の技術を用いて形成されたトレンチ１０３の底面１０３ａは、深さ方向とは反対の方向に０．４μｍ以上隆起（湾曲）している。その結果、トレンチ１０３の底面１０３ａと側面１０３ｂとの間に鋭角部分（図１８中Ｂで示す部分）が生じている。
【０００８】
トレンチに鋭角部分があると、素子の電気的特性が低下するという問題が起こる。たとえばトレンチ内にＳＪを構成する半導体層を形成する場合には、鋭角部分に電界が集中し、耐圧の低下や逆バイアス印加時の漏れ電流の増大を招く。また、鋭角部分には層が形成され難いため、鋭角部分にボイドが生じたり、鋭角部分における層の結晶性が低下したりする。その結果、素子の電気的特性が低下する。
【０００９】
このように従来においては、ＳｉＣ基板に深いトレンチを形成すると、トレンチに鋭角部分が生じ、素子の電気的特性が低下するという問題があった。
【００１０】
したがって、本発明の目的は、素子の電気的特性を向上することのできる半導体装置およびトレンチの形成方法を提供することである。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、トレンチを有するＳｉＣ層を備える半導体装置であって、トレンチの底面は平坦である、あるいは深さ方向に湾曲している。
【００１２】
本発明の半導体装置によれば、トレンチの底面が平坦である、またはトレンチの底面が深さ方向に湾曲しているので、トレンチの底面と側面との境界に鋭角部分が生じない。このため、素子の電気的特性を向上することができる。
【００１３】
ここで、本願明細書において「トレンチの底面」とは、トレンチを真上から見た場合に目視することのできる面を意味している。また、「平坦」とは、底面の高低差が０．１μｍ未満であることを意味している。
【００１４】
本発明の半導体装置においては、トレンチの側面との境界部分の底面がＳｉＣ層の主表面に対して傾斜した平面であってもよい。
【００１５】
本発明の半導体装置においては、トレンチの側面との境界部分の底面が曲面であってもよい。
【００１６】
本発明のトレンチの形成方法は、ＳｉＣ層にトレンチを形成するトレンチ形成方法であって、ＳｉＣ層の主表面に溝を形成する溝工程と、この溝をエッチングしてトレンチを形成するトレンチ工程とを備えている。溝の幅は深さ方向に向かって単調減少している。
【００１７】
本発明のトレンチの形成方法によれば、幅が深さ方向に向かって単調減少しているような溝をＳｉＣ層の主表面に予め形成しておくことによって、その後形成されるトレンチの底面が平坦になる、あるいはトレンチの底面が深さ方向に湾曲する。したがって、トレンチの底面と側面との境界に鋭角部分が生じないので、素子の電気的特性を向上することができる。
【００１８】
上記形成方法において好ましくは、トレンチ工程においてＩＣＰ（Inductively  Coupled  Plasma）を用いてエッチングする。ここで、ＩＣＰとは、高周波誘導コイル内の高周波磁界によって生じる高密度プラズマのことである。
【００１９】
ＩＣＰはＳｉＣに対して高いエッチング効率を有しており、またＩＣＰによればＳｉＣとマスク材料とのエッチング選択比を大きくすることができるので、ＳｉＣ層のエッチング方法として適している。
【００２０】
上記形成方法において好ましくは、上記溝工程は、ＳｉＣ層の主表面上に被覆層を形成する工程と、被覆層に開口部を形成する工程と、ＳｉＣ層の一部および被覆層をエッチングする工程とを含んでいる。開口部の幅は深さ方向に向かって単調減少している。
【００２１】
開口部の幅が深さ方向に向かって単調減少しているような開口部を有する被覆層をＳｉＣ層の主表面上に形成してエッチングすることによって、幅が深さ方向に向かって単調減少しているような溝をＳｉＣ層の主表面に形成することができる。
【００２２】
上記製造方法において好ましくは、上記溝工程は、窒化シリコンをマスクとしてＳｉＣ層の主表面を選択酸化することにより酸化膜を形成する工程と、酸化膜を除去する工程とを含んでいる。
【００２３】
ＳｉＣ層の酸化は等方的に進展するので、ＳｉＣ層の選択酸化された部分の酸化膜は、幅が深さ方向に向かって単調減少しているような形状となる。したがって、この酸化膜を除去することによって、幅が深さ方向に向かって単調減少しているような溝をＳｉＣ層の主表面に形成することができる。
【発明の効果】
【００２４】
本発明の半導体装置およびトレンチの形成方法によれば、素子の電気的特性を向上することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について図面に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の一例を示す断面図である。図１を参照して、本実施の形態における半導体装置はショットキーバリアダイオード（ＳＢＤ）９を含んでいる。ＳｉＣよりなるｎ-ドリフト層２（ＳｉＣ層）の主表面２ａにはトレンチ３が形成されており、トレンチ３の内部には絶縁膜（素子分離）４が形成されている。ＳＢＤ９は、絶縁膜４の各々によって他の素子と電気的に分離されている。
【００２６】
なお、ＳＢＤ９は、ＳｉＣよりなるｎ+基板１と、ＳｉＣよりなるｎ-ドリフト層２と、ショットキー電極９ａと、カソード電極９ｂとを有している。ｎ+基板１上にはｎ-ドリフト層２が形成されており、ｎ-ドリフト層２の主表面２ａに接するようにショットキー電極９ａが形成されており、ｎ+基板１の下面に接するようにカソード電極９ｂが形成されている。
【００２７】
図２は、本発明の実施の形態１における半導体装置の他の例を示す断面図である。図２を参照して、本実施の形態における半導体装置はＳＪを含んでいる。ＳＪは、ＳｉＣよりなるｎ+基板１と、ＳｉＣよりなるｎ-ドリフト層２と、複数のｐ型不純物領域５とを有している。ｎ-ドリフト層２の主表面２ａには複数のトレンチ３が形成されており、トレンチ３の各々の内部には、エピタキシャル層であるｐ型不純物領域５の各々が形成されている。ｎ-ドリフト層２の主表面２ａに接するようにアノード電極６ａが形成されており、ｎ+基板１の下面に接するようにカソード電極６ｂが形成されている。
【００２８】
このように、本実施の形態における半導体装置はトレンチ（図１および図２におけるトレンチ３）を有しており、トレンチの内部には、通常絶縁層や半導体層が形成されている。続いて、本実施の形態におけるトレンチの形状について説明する。
【００２９】
図３は、本発明の実施の形態１におけるトレンチの形状を説明するための図である。なお、図３以降の図面においては、トレンチが実際よりも幅広に描かれている。図３を参照して、トレンチ３は面（内壁面）３ａ〜３ｃを有している。面３ａはトレンチ３内部の最も深い位置にある面であり、ｎ-ドリフト層２の主表面２ａに対してほぼ平行になっている平面である。面３ｂはトレンチ３の側面であり、主表面２ａに対してほぼ垂直になっている平面である。面３ｃは、面３ａおよび面３ｂの間（面３ｂとの境界部分の底面Ａ）に存在しており、主表面２ａに対して傾斜している平面である。トレンチ３の各面３ａ、３ｂおよび３ｃは互いに鋭角をなして接していない。
【００３０】
ここで、上述のように、本願明細書において「トレンチの底面」とは、トレンチを真上（図３中上部）から見た場合に目視することのできる面を意味している。図３においてトレンチ３の底面Ａは、面３ａおよび３ｃによって構成されている。底面Ａは深さ方向（図３中下方向）に向かって湾曲している。なお、面３ｂはトレンチ３の側面を構成している。
【００３１】
また、本実施の形態におけるトレンチは、図３の形状の代わりに、以下の図４および図５に示す形状を有していてもよい。
【００３２】
図４は、本発明の実施の形態１における他のトレンチの形状を説明するための図である。図４を参照して、トレンチ３は面３ａおよび３ｂを有している。面３ａはトレンチ３内部の最も深い位置にある面であり、ｎ-ドリフト層２の主表面２ａに対してほぼ平行になっている平面である。面３ｂは面３ａと主表面２ａとの間に存在しており、主表面２ａに対して傾斜している平面である。図４においてトレンチ３の底面Ａは、面３ａおよび３ｂによって構成されている。底面Ａは深さ方向（図４中下方向）に向かって湾曲している。
【００３３】
図５は、本発明の実施の形態１におけるさらに他のトレンチの形状を説明するための図である。図５を参照して、トレンチ３は面３ａ〜３ｃを有している。面３ａはトレンチ３内部の最も深い位置にある面であり、ｎ-ドリフト層２の主表面２ａに対してほぼ平行になっている平面である。面３ｂはトレンチ３の側面であり、主表面２ａに対してほぼ垂直になっている平面である。面３ｃは、面３ａおよび面３ｂの間（面３ｂとの境界部分の底面Ａ）に存在している曲面である。図５においてトレンチ３の底面Ａは、面３ａおよび３ｂによって構成されている。底面Ａは深さ方向（図５中下方向）に向かって湾曲している。
【００３４】
続いて、本実施の形態における図３のトレンチの形成方法について、図６〜図１３を用いて説明する。
【００３５】
始めに図６を参照して、ＳｉＣよりなるｎ+基板１を準備し、ｎ+基板１上にＳｉＣよりなるｎ-ドリフト層２をエピタキシャル成長させる。ｎ-ドリフト層２の成長は、たとえばＬＰ−ＣＶＤ（Low  Pressure-Chemical  Vapor  Deposition）法によって行なわれ、原料ガスとしてＳｉＨ4とＣ3Ｈ8とを用い、不純物ガスとして窒素ガスを用いて行なわれる。ｎ-ドリフト層２をエピタキシャル成長の際、不純物ガスの不純物濃度を調整してｎ-ドリフト層２の不純物濃度をたとえば１×１０16／ｃｍ3とする。
【００３６】
次に、ｎ-ドリフト層２の主表面２ａ上に所定形状のレジスト２１を形成する。レジスト２１は、トレンチ３を形成する領域の真上に形成される。続いて、たとえばＥＢ（Electron  Beam）蒸着法を用いて、主表面２ａ上およびレジスト２１上にマスク層１１を形成する。マスク層１１としてはたとえばＩＴＯ（Indium  Tin  Oxide）やＮｉ（ニッケル）などが用いられる。マスク層１１の厚さはトレンチの深さに応じて決定される。たとえばトレンチ３の深さを１０μｍとする場合には、マスク層１１は０．３μｍ以上の厚さとされる。
【００３７】
次に図７を参照して、レジスト２１とともにレジスト２１上の余分なマスク層１１を除去する。これにより、マスク層１１に開口部１１ａが形成され、トレンチ３を形成する領域の主表面２ａが露出される。
【００３８】
続いて、ｎ-ドリフト層２の主表面２ａに溝８を形成する（溝工程）。具体的には、図８〜図１１に示す工程が行なわれる。
【００３９】
図８を参照して、たとえばＣＶＤ（Chemical  Vapor  Deposition）法を用いて、マスク層１１および主表面２ａ上にシリコン酸化膜１２（被覆層）を形成する。シリコン酸化膜１２の厚さはたとえば１．２μｍ程度とされる。続いて、シリコン酸化膜１２上にレジスト２２を形成し、トレンチ３を形成する領域の真上にあるレジスト２２を除去し開口部２２ａを形成する。
【００４０】
ここで、開口部２２ａを形成する際には、開口部２２ａの幅Ｗ22が深さ方向（図８中下方向）に向かって減少するように露光条件が制御される。たとえばレジスト２２としてネガ型のレジストを使用する場合には、図９に示すように、レジスト２２における開口部２２ａを形成する領域をマスク２３で覆う。そして、レジスト２２におけるマスク２３で覆われていない領域に通常よりも長い照射時間で光を照射する。これにより、マスク２３で覆われていない領域に照射された光が、マスク２３から離れた位置において開口部２２ａの方向（図９中レジスト２２内に描かれた矢印の方向）に回り込む。その結果、マスク２３で覆われた領域の一部が除去されずに残り、図８に示すように、幅Ｗ22が深さ方向に向かって減少するような開口部２２ａがレジスト２２に形成される。開口部２２ａの端面はテーパ形状となる。
【００４１】
次に図８および図１０を参照して、レジスト２２のエッチング速度とシリコン酸化膜１２のエッチング速度とがほぼ同じとなる条件で、たとえばＲＩＥ（Reactive  Ion  Etching）を用いてレジスト２２およびシリコン酸化膜１２をエッチングする。このエッチングは、レジスト２２が完全に除去されるまで行なわれる。これにより、開口部２２ａの端面のテーパ形状がシリコン酸化膜１２に転写され、シリコン酸化膜１２に開口部１２ａが形成される。開口部１２ａの端面はテーパ形状であり、開口部１２ａの幅Ｗ12は深さ方向（図１０中下方向）に向かって減少している。
【００４２】
次に図１０および図１１を参照して、シリコン酸化膜１２のエッチング速度とｎ-ドリフト層２のエッチング速度とがほぼ同じとなる条件で、シリコン酸化膜１２とｎ-ドリフト層２の一部とをエッチングする。このエッチングはたとえばＲＩＥを用いて行なわれ、シリコン酸化膜１２が完全に除去されるまで行なわれる。これにより、開口部１２ａの端面のテーパ形状がｎ-ドリフト層２に転写され、ｎ-ドリフト層２の主表面２ａに溝８が形成される。溝８の端面はテーパ状であり、溝８のＷ8は深さ方向（図１１中下方向）に向かって減少している。溝８はたとえば０．４μｍ以上の深さを有している。
【００４３】
次に図１２を参照して、たとえばＩＣＰを用いて、マスク層１１をマスクとしてｎ-ドリフト層２の溝８をエッチングする。これにより、ｎ-ドリフト層２の主表面２ａにトレンチ３が形成される（トレンチ工程）。このとき、ＩＣＰのエッチング成分は、平面的に見てマスク層１１とｎ-ドリフト層２との境界部分（図１２中Ｃ部）に集中するため、図１２中Ｃ部のエッチング速度は他の部分のエッチング速度に比べて速い。しかし、本実施の形態では、ｎ-ドリフト層２に溝８が予め形成されており、溝８におけるＣ部の深さは、溝８における他の部分の深さよりも浅くなっている。このため、トレンチ３の底面Ａ（面３ａおよび３ｃ）は平坦な形状か、あるいは深さ方向（図１２中下方向）に向かって湾曲した形状となる。その結果、トレンチ３の底面Ａと側面（面３ｂ）との境界に鋭角部分が生じない。なおＩＣＰは、たとえばガスとしてＳＦ6を用い、圧力５ｍＴｏｒｒ、ガス流量５ｓｃｃｍ、パワーコイルの電力８００Ｗ、プレータの電力７５Ｗという条件で行なわれる。
【００４４】
次に図１２および図１３を参照して、マスク層１１を除去する。そして、ｎ-ドリフト層２を熱酸化することにより、ｎ-ドリフト層２の主表面２ａと、トレンチ３の内壁面とに沿うようにシリコン酸化膜１３を形成する。シリコン酸化膜１３の厚さはたとえば０．２μｍである。その後、シリコン酸化膜１３をフッ酸などでウェットエッチングすることによってｎ-ドリフト層２の表面にあるダメージ層や凹凸を除去する。これにより、ｎ-ドリフト層２の厚さはシリコン酸化膜１３を形成する前に比べて約０．１μｍだけ薄くなる。以上の工程により、図３に示す本実施の形態のトレンチが形成される。
【００４５】
本実施の形態における半導体装置によれば、トレンチ３の底面が平坦である、またはトレンチ３の底面が深さ方向に湾曲しているので、トレンチ３の底面と側面との境界に鋭角部分が生じない。このため、素子の電気的特性を向上することができる。
【００４６】
本実施の形態におけるトレンチ３の形成方法によれば、幅Ｗ8が深さ方向に向かって単調減少しているような溝８をｎ-ドリフト層２の主表面２ａに予め形成しておくことによって、その後形成されるトレンチ３の底面（面３ａおよび３ｃ）が平坦になる、あるいはトレンチ３の底面が深さ方向に湾曲する。したがって、トレンチ３の底面Ａと側面（面３ｂ）との境界に鋭角部分が生じないので、素子の電気的特性を向上することができる。
【００４７】
また、トレンチ工程においてＩＣＰを用いてエッチングすることにより、高い効率でｎ-ドリフト層２をエッチングすることができる。また、ｎ-ドリフト層２とマスク層１１とのエッチング選択比を大きくすることができる。
【００４８】
（実施の形態２）
本実施の形態においては、ｎ-ドリフト層２の主表面２ａに溝８を形成する（溝工程）方法が、実施の形態１と異なっている。以下、本実施の形態における溝工程について説明する。
【００４９】
図１４を参照して、ｎ+基板１上にｎ-ドリフト層２をエピタキシャル成長させる。続いて、ｎ-ドリフト層２を熱酸化することにより、ｎ-ドリフト層２の主表面２ａにシリコン酸化膜３１を形成する。シリコン酸化膜３１の厚さはたとえば５０ｎｍである。続いて、たとえばＬＰＣＶＤ法を用いて、シリコン酸化膜３１上に被覆層であるシリコン窒化膜３２を形成する。シリコン窒化膜３２の厚さはたとえば０．１μｍ程度とされる。続いて、シリコン窒化膜３２上に所定形状のレジスト４１をパターニングし、レジスト４１をマスクとしてシリコン窒化膜３２をエッチングする。これにより、トレンチ３を形成する真上の領域にあるシリコン窒化膜３２を除去し開口部３２ａを形成する。開口部３２ａの底部にはシリコン酸化膜３１が露出する。
【００５０】
次に図１４および図１５を参照して、レジスト４１を除去した後、水蒸気を含んだ酸素を用いて、シリコン窒化膜３２をマスクとしてシリコン酸化膜３１をさらに熱酸化する。これにより、ｎ-ドリフト層２が選択酸化され、開口部３２ａの底部に露出したシリコン酸化膜３１の厚さが局所的に増加する。また、その結果、ＬＯＣＯＳ（Local  oxidation  of  silicon）構造のシリコン酸化膜３１が得られる。ここで、ｎ-ドリフト層２の酸化は等方的に進展するので、ｎ-ドリフト層２の内部に形成されたシリコン酸化膜３１は、幅Ｗ31が深さ方向（図１５中下方向）に向かって単調減少しているような形状となる。また、シリコン酸化膜３１は図１５中横方向にも成長する。ＬＯＣＯＳ構造のシリコン酸化膜３１の厚さｈ31はたとえば１．０μｍであり、シリコン酸化膜３１の形成によってｎ-ドリフト層２は０．５μｍの厚さｈ2だけ消費される。
【００５１】
次に図１５および図１６を参照して、たとえばウェットエッチングにより、シリコン窒化膜３２およびシリコン酸化膜３１を選択的に除去する。これにより、ｎ-ドリフト層２の主表面２ａに溝８が形成される。溝８の端面はテーパ状であり、溝８のＷ8は深さ方向（図１６中下方向）に向かって減少している。
【００５２】
次に図１７を参照して、溝８の内部にレジスト４２を形成する。続いて、たとえばＥＢ蒸着法を用いて、主表面２ａ上およびレジスト４２上にマスク層１１を形成する。マスク層１１はたとえば０．４μｍの厚さで形成される。
【００５３】
次に図１７および図１１を参照して、レジスト４２とともにレジスト４２上の余分なマスク層１１を除去することにより、図１１に示す構造が得られる。その後、図１２および図１３に示す実施の形態１の製造方法と同様の製造工程を経て、図３に示す本実施の形態のトレンチが形成される。
【００５４】
本実施の形態におけるトレンチの形成方法によれば、実施の形態１と同様の効果を得ることができる。
【００５５】
本実施の形態におけるトレンチの形成方法において、溝工程は、ｎ-ドリフト層２の主表面２ａの一部を酸化してシリコン酸化膜３１を形成する工程と、シリコン酸化膜３１を選択的に除去する工程とを含んでいる。
【００５６】
ｎ-ドリフト層２の酸化は等方的に進展するので、シリコン酸化膜３１は、幅Ｗ31が深さ方向に向かって単調減少しているような形状となる。したがって、シリコン酸化膜３１を除去することによって、幅Ｗ31が深さ方向に向かって単調減少しているような溝８をｎ-ドリフト層２の主表面２ａに形成することができる。
【００５７】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【産業上の利用可能性】
【００５８】
本発明は、ＳｉＣ層にトレンチを形成する技術として利用可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１における半導体装置の一例を示す断面図である。
【図２】本発明の実施の形態１における半導体装置の他の例を示す断面図である。
【図３】本発明の実施の形態１におけるトレンチの形状を説明するための図である。
【図４】本発明の実施の形態１における他のトレンチの形状を説明するための図である。
【図５】本発明の実施の形態１におけるさらに他のトレンチの形状を説明するための図である。
【図６】本発明の実施の形態１におけるトレンチの形成方法の第１工程を示す断面図である。
【図７】本発明の実施の形態１におけるトレンチの形成方法の第２工程を示す断面図である。
【図８】本発明の実施の形態１におけるトレンチの形成方法の第３工程を示す断面図である。
【図９】本発明の実施の形態１におけるレジストの露光方法の一例を示す断面図である。
【図１０】本発明の実施の形態１におけるトレンチの形成方法の第４工程を示す断面図である。
【図１１】本発明の実施の形態１におけるトレンチの形成方法の第５工程を示す断面図である。
【図１２】本発明の実施の形態１におけるトレンチの形成方法の第６工程を示す断面図である。
【図１３】本発明の実施の形態１におけるトレンチの形成方法の第７工程を示す断面図である。
【図１４】本発明の実施の形態２におけるトレンチの形成方法の第１工程を示す断面図である。
【図１５】本発明の実施の形態２におけるトレンチの形成方法の第２工程を示す断面図である。
【図１６】本発明の実施の形態２におけるトレンチの形成方法の第３工程を示す断面図である。
【図１７】本発明の実施の形態２におけるトレンチの形成方法の第４工程を示す断面図である。
【図１８】非特許文献１の技術を用いて形成されたトレンチを模式的に示す断面図である。
【符号の説明】
【００６０】
１，１０１  ｎ+基板、２，１０２  ｎ-ドリフト層、２ａ  ｎ-ドリフト層の主表面、３，１０３  トレンチ、３ａ〜３ｃ  面、４  絶縁膜、５  ｐ型不純物領域、６ａ  アノード電極、６ｂ，９ｂ  カソード電極、８  溝、９  ＳＢＤ、９ａ  ショットキー電極、１１  マスク層、１１ａ，１２ａ，２２ａ，３２ａ  開口部、１２，１３，３１  シリコン酸化膜、２１，２２，４１，４２  レジスト、２３  マスク、３２  シリコン窒化膜、１０３ａ  側面、１０３ｂ  底面。
【図１】
2007234761.tif 000003
【図２】
2007234761.tif 000004
【図３】
2007234761.tif 000005
【図４】
2007234761.tif 000006
【図５】
2007234761.tif 000007
【図６】
2007234761.tif 000008
【図７】
2007234761.tif 000009
【図８】
2007234761.tif 000010
【図９】
2007234761.tif 000011
【図１０】
2007234761.tif 000012
【図１１】
2007234761.tif 000013
【図１２】
2007234761.tif 000014
【図１３】
2007234761.tif 000015
【図１４】
2007234761.tif 000016
【図１５】
2007234761.tif 000017
【図１６】
2007234761.tif 000018
【図１７】
2007234761.tif 000019
【図１８】
2007234761.tif 000020