(57)【要約】【課題】スレーブ装置が間違ったビットでアクノリッジ信号を返してＩＩＣバス通信がフリーズした場合に、システムを復帰させることを可能とする。【解決手段】ＳＣＬライン１およびＳＤＡライン２からなる２本のバスラインに、並列に複数のマスター装置３、４および複数のスレーブ装置５、６が接続され、バスラインとＩＩＣ信号用電源９との間にプルアップ抵抗７、８が接続される。状態検出部１５は、ＳＣＬおよびＳＤＡラインの状態に基づき、フリーズ状態を検出してフリーズ検出信号を出力し、かつフリーズの解除状態を検出してフリーズ解除検出信号を出力する。パルス発生部１６ａはフリーズ検出信号に応じてＳＣＬラインにクロック信号に相当するパルス信号を供給する。リセット信号発生部１６ｂはフリーズ解除検出信号に応じて複数のマスター装置にリセット信号を送信する。複数のマスター装置はリセット信号の供給により通常の通信状態に復帰する。【選択図】図１Ａ
2007164765.tif 000002
【特許請求の範囲】
【請求項１】
ＳＣＬ（シリアルクロック）ラインおよびＳＤＡ（シリアルデータ）ラインからなる２本のバスラインと、
前記バスラインに並列に接続された複数のマスター装置とを用いたＩＩＣバス通信システムにおいて、
前記ＳＣＬラインおよび前記ＳＤＡラインの状態に基づき、ＩＩＣバス通信のフリーズ状態を検出してフリーズ検出信号を出力し、かつ前記フリーズ状態が解除された状態を検出してフリーズ解除検出信号を出力する状態検出部と、
前記状態検出部から出力される前記フリーズ検出信号に応じて前記ＳＣＬラインにクロック信号に相当するパルス信号を供給するパルス発生部と、
前記状態検出部から出力されるフリーズ解除検出信号に応じて前記複数のマスター装置にリセット信号を送信するリセット信号発生部とを備え、
前記複数のマスター装置は前記リセット信号の供給により通常の通信状態に復帰することを特徴とするＩＩＣバス通信システム。
【請求項２】
前記状態検出部は、前記ＳＤＡおよび前記ＳＣＬの所定の状態が一定時間継続することを検出することにより、前記フリーズ状態を検出する請求項１に記載のＩＩＣバス通信システム。
【請求項３】
ＳＣＬ（シリアルクロック）ラインおよびＳＤＡ（シリアルデータ）ラインからなる２本のバスラインと、
前記バスラインに並列に接続された複数のマスター装置とを用いたＩＩＣバス通信システムにおいて、
前記複数のマスター装置を相互に接続するＳＴＡ制御ラインと、
前記ＳＴＡ制御ラインと電源との間に接続されたプルアップ抵抗とを備え、
通信を開始しようとする前記マスター装置は、事前に前記ＳＴＡ制御ラインに通信開始用の認識信号ＳＴＡを一定期間送信し、
通信中の前記マスター装置は、前記ＳＴＡ制御ラインを通じて前記認識信号ＳＴＡが送信されていることを検出したときに、前記ＳＣＬを停止することを特徴とするＩＩＣバス通信システム。
【請求項４】
ＳＣＬラインおよびＳＤＡラインからなる２本のバスラインと、
前記バスラインに並列に接続された複数のマスター装置と、
前記バスラインに並列に接続された複数のスレーブ装置と、
前記ＳＣＬラインおよび前記ＳＤＡラインにそれぞれ一端が接続されたプルアップ抵抗と、
前記プルアップ抵抗の他端に接続された電源とを用いたＩＩＣバス通信システムにおいて、
前記複数のマスター装置および前記複数のスレーブ装置を相互に接続するＲＥＳＥＴ制御ラインと、
前記ＲＥＳＥＴ制御ラインと前記電源との間に接続されたプルアップ抵抗とを備え、
前記複数のマスター装置はＩＩＣ仕様に基づくＩＩＣ信号の自己診断機能を内蔵して、ビットエラーが発生したとき、前記ＲＥＳＥＴ制御ラインにリセット信号を送信し、
前記複数のスレーブ装置は、前記ＲＥＳＥＴ制御ラインを通じて前記リセット信号が送信されたとき、前記ビットエラーに対応する状態をリセットすることを特徴とするＩＩＣバス通信システム。
【請求項５】
ＩＩＣバス通信システムのＳＣＬラインに接続するためのＳＣＬ端子と、
ＩＩＣバス通信システムのＳＤＡラインに接続するためのＳＤＡ端子と、
前記ＳＣＬ端子を介して入力されるＳＣＬ信号を基準電圧と比較した結果を出力するＳＣＬコンパレータと、
前記ＳＤＡ端子を介して入力されるＳＤＡ信号を基準電圧と比較した結果を出力するＳＤＡコンパレータと、
前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの出力が供給されるデコーダとを備え、
前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの少なくとも一方はヒステリシス付きコンパレータであることを特徴とするＩＩＣバス通信システムのスレーブ装置。
【請求項６】
前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの少なくとも一方の出力側にノイズ除去用のコンデンサが接続された請求項５に記載のスレーブ装置。
【請求項７】
前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの少なくとも一方に供給される前記基準電圧は、前記デコーダに基準電圧を供給する基準電圧源とは異なる基準電圧源から供給される請求項５に記載のスレーブ装置。
【請求項８】
ＩＩＣ信号用電源に接続するための電源入力端子と、
前記電源入力端子と接地間に接続された電圧分割用の抵抗とを備え、
前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの少なくとも一方に供給される前記基準電圧として、前記電源の電圧が前記抵抗により分割された電圧を用いる請求項５に記載のスレーブ装置。
【請求項９】
前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの少なくとも一方の出力側に出力インピーダンスを下げるためのバッファ回路が接続された請求項５に記載のスレーブ装置。
【請求項１０】
ＳＣＬラインおよびＳＤＡラインからなる２本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用いたＩＩＣバス通信システムを制御するためのＩＩＣバス通信制御方法において、
前記ＳＣＬラインおよび前記ＳＤＡラインの状態の監視を行い、
前記ＳＣＬラインおよび前記ＳＤＡラインの状態に基づき、ＩＩＣバス通信のフリーズ状態、および前記フリーズ状態が解除された状態を検出し、
前記フリーズ状態が検出されたときに前記ＳＣＬラインにクロック信号に相当するパルス信号を供給し、
前記フリーズ状態が解除された状態を検出したとき、前記複数のマスター装置にリセット信号を送信して通常の通信状態に復帰させることを特徴とするＩＩＣバス通信制御方法。
【請求項１１】
前記フリーズ状態の検出を、前記ＳＤＡおよび前記ＳＣＬの所定の状態が一定時間継続することを検出することにより行う請求項１０に記載のＩＩＣバス通信制御方法。
【請求項１２】
ＳＣＬラインおよびＳＤＡラインからなる２本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用いたＩＩＣバス通信システムを制御するためのＩＩＣバス通信制御方法において、
通信を開始しようとする前記マスター装置は、事前に他の全ての前記マスター装置に通信開始用の認識信号ＳＴＡを一定期間送信し、
通信中の前記マスター装置は、前記認識信号ＳＴＡが送信されていることを検出したとき、前記ＳＣＬを停止するように制御することを特徴とするＩＩＣバス通信制御方法。
【請求項１３】
ＳＣＬラインおよびＳＤＡラインからなる２本のバスラインと、前記バスラインに並列に接続された複数のマスター装置と、前記バスラインに並列に接続された複数のスレーブ装置を用いたＩＩＣバス通信システムを制御するためのＩＩＣバス通信制御方法において、
前記複数のマスター装置はＩＩＣ信号の自己診断機能を内蔵して、ビットエラーが発生したとき、他の全ての前記マスター装置および全ての前記スレーブ装置にリセット信号を送信し、
前記複数のスレーブ装置は、前記リセット信号が送信されたとき、前記ビットエラーに対応する状態をリセットするように制御することを特徴とするＩＩＣバス通信制御方法。
【請求項１４】
請求項１〜４のいずれか１項に記載のＩＩＣバス通信システムにおいて、電気的に動作し若しくは制御されるデバイスを備え、
前記デバイスがスレーブ装置として構成されたＩＩＣバス通信システム用装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＣ通信システムにおける、フリーズ対策、およびそのためのノイズ耐性改善に関する。
【背景技術】
【０００２】
家庭用機器（テレビ、ラジオ、ＤＶＤレコーダなど）、通信機器（携帯電話、パーソナルコンピュータなど）あるいは産業機器の内部を構成するデバイス間相互のコントロールを効率よく行うために用いられる、２本のワイヤーからなる双方向バスを用いた通信方式の１つとして、ＩＩＣ（Inter-Integrated Circuit）バス通信という方式が知られている。
【０００３】
ＩＩＣバス通信を用いることで、システムの制御を、シリアルデータ（ＳＤＡ）・ラインとシリアルクロック（ＳＣＬ）・ラインの２本のバスラインのみで構成できる。また、アドレス指定およびデータ転送手段がＩＩＣ仕様で定義されているため、ソフトウエアによるシステムの定義が可能であること、およびシステム内でのＩＣの追加または除去が簡単であることなどの利点がある。バスに接続されている各デバイスはそれぞれ固有のアドレスをもち、機器の機能に応じてトランスミッタまたはレシーバとして動作でき、各デバイス間でデータ転送できるようになっている。
【０００４】
各デバイス間には、マスター装置とスレーブ装置という関係が常に成立し、マスター装置はマスター・トランスミッタまたはマスター・レシーバとして機能する。マスター装置とは、バス上でデータ転送を開始するデバイスであり、転送を可能にするクロック信号を発生する。そのときマスター装置によってアドレス指定されるデバイスは、スレーブ装置となる。ＳＤＡラインに出力される各バイトの長さは８ビットであり、１回の転送で送信できるバイト数には制限がなく、何バイトでも送ることができる。各バイトの後にはアクノリッジ・ビットが必要になる。アクノリッジ用のクロック・パルスはマスター装置によって生成される。アクノリッジ・クロック・パルスが生成されると、トランスミッタはＳＤＡラインを開放する。レシーバは、アクノリッジ・クロック・パルスが“Ｈ”状態のときに、ＳＤＡラインが“Ｌ”状態で安定するように、アクノリッジ・クロック・パルスの出力に合わせてＳＤＡラインを“Ｌ”にしなければならない。
【０００５】
ＩＩＣバスは複数のマスター装置が同時にバスをコントロールすることができるマルチ・マスター・バスで、セットの高機能化、システムの複雑化に伴い、今後、主流となることが予測される。ＩＩＣバスに複数のマスター装置を接続できるということは、同時に複数のマスター装置がデータ転送を開始しようとする可能性があることになる。そこでこのような現象が発生するのを防ぐために、ＩＩＣバスと全てのＩＩＣバス・インターフェース間はワイヤードＡＮＤ接続されている。複数のマスター装置がバスに情報を送信しようとした場合、他のマスター装置が‘０’を生成したときに最初に‘１’を生成したマスター装置は通信を行うことができなくなる。以下、上記ＩＩＣバス通信時に発生するビットエラーについて説明する。
【０００６】
図６Ａは、２つのマスター装置を含む従来のＩＩＣバスシステムの構成例を示す。このシステムにおいては、ＳＣＬライン１とＳＤＡライン２からなるバスラインに、第１マスター装置３、第２マスター装置４、第１スレーブ装置５、および第２スレーブ装置６が、それぞれ並列に接続されている。また、ＳＣＬライン１にはＳＣＬラインプルアップ抵抗７の一端が、ＳＤＡライン２にはＳＤＡラインプルアップ抵抗８の一端が接続され、両プルアップ抵抗７、８の他端は、ＩＩＣ信号用電源９に接続されている。
【０００７】
図６Ｂ（ａ）は、このＩＩＣバスシステムにおける、正常通信時のＳＣＬおよびＳＤＡの波形を示す。ＳＣＬにおけるクロック・パルスＳ７〜Ｓ０は、１バイトのデータの各ビットに対応し、Ａはアクノリッジ・クロック・パルスである。アクノリッジ・クロック・パルスが“Ｈ”状態のときに、ＳＤＡラインが“Ｌ”状態になっている。
【０００８】
図６Ｂ（ｂ）は、アクノリッジ信号が１ビットずれて通信がフリーズした状態の波形を示す。例えば、第１マスター装置３が第１スレーブ装置５のリードデータを連続で取得する通信を行う際に、第１スレーブ装置５がスレーブアドレス受信中に外来ノイズなどの影響でビットエラーを起こした場合を考える。それにより、例えば、アクノリッジ・ビットの１ビット手前でアクノリッジ・パルスを返した場合、第１マスター装置３はスレーブアドレスの８ビット目を“Ｈ”で送信しているのに、スレーブ装置側でＳＤＡラインを“Ｌ”にしてしまっていることになる。第１マスター装置３はこの現象を、第２マスター装置４がデータ転送を開始しようとしたものと認識して、ＳＣＬライン１に対するクロックの供給を停止してしまう。この結果、ＳＣＬライン１にはクロックが入らないため、ＳＤＡライン２は第１スレーブ装置５によって“Ｌ”に引き込まれた状態で、ＩＩＣバス通信がフリーズする。
【０００９】
ＩＩＣバス通信システムにおける通信異常に対処する技術の例としては、特許文献１に記載されたものがある。特許文献１に記載の技術は、停電等の以上事態が発生して通信が中止された後、通信を再開したとき、スレーブ装置の誤動作や暴走を防ぐ方法に関する。しかし、上述のような、外来ノイズなどの影響によりＩＩＣバス通信がフリーズする問題に対処できる方法ではない。
【００１０】
図７は、第１スレーブ装置５の内部ブロック図を示す。ただし、ＳＣＬ入力端子１０を通じて入力されるＳＣＬ信号の処理に関係する部分のみを記載し、ＳＤＡ信号の処理に関係する部分については図示を省略する。
【００１１】
ＳＣＬ信号は、第１スレーブ装置５内部のコンパレータ１１ａを介して、ＩＩＣデコード回路１２でデコードされる。コンパレータ１１ａの基準電圧としては、基準電圧回路１３の出力電圧がバッファ回路１４を介して供給される。バッファ回路１４を介した基準電圧回路１３の出力電圧は、ＩＩＣデコード回路１２にも供給される。
【００１２】
この第１スレーブ装置５の回路においてアクノリッジ信号がずれる原因としては、以下のことが考えられる。
（１）ＳＣＬライン１に外部からノイズが重畳する
（２）コンパレータ１１ａの基準電圧側にノイズが重畳する。
（３）コンパレータ１１ａの出力にノイズが重畳する。
【特許文献１】特開２００３−３０８２５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
上述のように、外来ノイズなどの影響により、第１スレーブ装置５が間違ったビットでアクノリッジ信号を返した場合、ＩＩＣバス通信がフリーズするといった不具合があった。
【００１４】
本発明は、スレーブ装置が間違ったビットでアクノリッジ信号を返して、ＩＩＣバス通信がフリーズした場合に、システムを復帰させることが可能なＩＩＣバス通信システムを提供することを目的とする。
【００１５】
また、本発明は、スレーブ装置が間違ったビットでアクノリッジ信号を返しても、ＩＩＣバス通信がフリーズすることを防止することが可能なＩＩＣバス通信システムを提供することを目的とする。
【００１６】
また、本発明は、スレーブ装置の外部あるいは内部で信号にノイズが重畳されても、ＩＩＣバス通信がフリーズしないように、スレーブ装置の内部回路のノイズ耐性を改善することを目的とする。
【課題を解決するための手段】
【００１７】
本発明の第１の構成のＩＩＣバス通信システムは、ＳＣＬ（シリアルクロック）ラインおよびＳＤＡ（シリアルデータ）ラインからなる２本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用い、前記ＳＣＬラインおよび前記ＳＤＡラインの状態に基づき、ＩＩＣバス通信のフリーズ状態を検出してフリーズ検出信号を出力し、かつ前記フリーズ状態が解除された状態を検出してフリーズ解除検出信号を出力する状態検出部と、前記状態検出部から出力される前記フリーズ検出信号に応じて前記ＳＣＬラインにクロック信号に相当するパルス信号を供給するパルス発生部と、前記状態検出部から出力されるフリーズ解除検出信号に応じて前記複数のマスター装置にリセット信号を送信するリセット信号発生部とを備え、前記複数のマスター装置は前記リセット信号の供給により通常の通信状態に復帰する。
【００１８】
本発明の第２の構成のＩＩＣバス通信システムは、ＳＣＬ（シリアルクロック）ラインおよびＳＤＡ（シリアルデータ）ラインからなる２本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用い、前記複数のマスター装置を相互に接続するＳＴＡ制御ラインと、前記ＳＴＡ制御ラインと電源との間に接続されたプルアップ抵抗とを備え、通信を開始しようとする前記マスター装置は、事前に前記ＳＴＡ制御ラインに通信開始用の認識信号ＳＴＡを一定期間送信し、通信中の前記マスター装置は、前記ＳＴＡ制御ラインを通じて前記認識信号ＳＴＡが送信されていることを検出したときに、前記ＳＣＬを停止する。
【００１９】
本発明の第３の構成のＩＩＣバス通信システムは、ＳＣＬラインおよびＳＤＡラインからなる２本のバスラインと、前記バスラインに並列に接続された複数のマスター装置と、前記バスラインに並列に接続された複数のスレーブ装置と、前記ＳＣＬラインおよび前記ＳＤＡラインにそれぞれ一端が接続されたプルアップ抵抗と、前記プルアップ抵抗の他端に接続された電源とを用い、前記複数のマスター装置および前記複数のスレーブ装置を相互に接続するＲＥＳＥＴ制御ラインと、前記ＲＥＳＥＴ制御ラインと前記電源との間に接続されたプルアップ抵抗とを備え、前記複数のマスター装置はＩＩＣ仕様に基づくＩＩＣ信号の自己診断機能を内蔵して、ビットエラーが発生したとき、前記ＲＥＳＥＴ制御ラインにリセット信号を送信し、前記複数のスレーブ装置は、前記ＲＥＳＥＴ制御ラインを通じて前記リセット信号が送信されたとき、前記ビットエラーに対応する状態をリセットする。
【００２０】
本発明のＩＩＣバス通信システムのスレーブ装置は、ＩＩＣバス通信システムのＳＣＬラインに接続するためのＳＣＬ端子と、ＩＩＣバス通信システムのＳＤＡラインに接続するためのＳＤＡ端子と、前記ＳＣＬ端子を介して入力されるＳＣＬ信号を基準電圧と比較した結果を出力するＳＣＬコンパレータと、前記ＳＤＡ端子を介して入力されるＳＤＡ信号を基準電圧と比較した結果を出力するＳＤＡコンパレータと、前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの出力が供給されるデコーダとを備え、前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの少なくとも一方はヒステリシス付きコンパレータである。
【００２１】
本発明の第１の構成のＩＩＣバス通信制御方法は、ＳＣＬラインおよびＳＤＡラインからなる２本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用いたＩＩＣバス通信システムを制御するため、前記ＳＣＬラインおよび前記ＳＤＡラインの状態の監視を行い、前記ＳＣＬラインおよび前記ＳＤＡラインの状態に基づき、ＩＩＣバス通信のフリーズ状態、および前記フリーズ状態が解除された状態を検出し、前記フリーズ状態が検出されたときに前記ＳＣＬラインにクロック信号に相当するパルス信号を供給し、前記フリーズ状態が解除された状態を検出したとき、前記複数のマスター装置にリセット信号を送信して通常の通信状態に復帰させる。
【００２２】
本発明の第２の構成のＩＩＣバス通信制御方法は、ＳＣＬラインおよびＳＤＡラインからなる２本のバスラインと、前記バスラインに並列に接続された複数のマスター装置とを用いたＩＩＣバス通信システムを制御するため、通信を開始しようとする前記マスター装置は、事前に他の全ての前記マスター装置に通信開始用の認識信号ＳＴＡを一定期間送信し、通信中の前記マスター装置は、前記認識信号ＳＴＡが送信されていることを検出したとき、前記ＳＣＬを停止するように制御する。
【００２３】
本発明の第３の構成のＩＩＣバス通信制御方法は、ＳＣＬラインおよびＳＤＡラインからなる２本のバスラインと、前記バスラインに並列に接続された複数のマスター装置と、前記バスラインに並列に接続された複数のスレーブ装置を用いたＩＩＣバス通信システムを制御するため、前記複数のマスター装置はＩＩＣ信号の自己診断機能を内蔵して、ビットエラーが発生したとき、他の全ての前記マスター装置および全ての前記スレーブ装置にリセット信号を送信し、前記複数のスレーブ装置は、前記リセット信号が送信されたとき、前記ビットエラーに対応する状態をリセットするように制御する。
【発明の効果】
【００２４】
第１の構成のＩＩＣバス通信システムおよびＩＩＣバス通信制御方法によれば、ＩＩＣバス通信がフリーズしたことを検出して、ＳＣＬラインにクロックパルスを入力することにより、フリーズ状態を解除して正常な通信状態に復帰させることができる。
【００２５】
第２の構成のＩＩＣバス通信システムおよびＩＩＣバス通信制御方法によれば、他のマスター装置が通信を開始するために認識信号ＳＴＡを送出しない限り、マスター装置は通信をしようとクロックを入力し続けるため、ＩＩＣバス通信のフリーズを防止できる。
【００２６】
第３の構成のＩＩＣバス通信システムおよびＩＩＣバス通信制御方法によれば、マスター装置が内蔵しているＩＩＣの自己診断機能でビットエラーを検出した場合に、リセット信号を送出して各装置にリセットをかけることにより、ＩＩＣバス通信のフリーズを防止することができる。
【００２７】
本発明のＩＩＣバス通信システムのスレーブ装置によれば、ヒステリシス付コンパレータ１１ｃを用いることにより、外部あるいは内部で信号に重畳されるノイズの影響によるビットエラーの発生を低減することができ、スレーブ装置のノイズ耐性を改善して、ＩＩＣバス通信のフリーズ発生を抑制することができる。
【発明を実施するための最良の形態】
【００２８】
本発明の第１の構成のＩＩＣバス通信システムにおいて、前記状態検出部は、前記ＳＤＡおよび前記ＳＣＬの所定の状態が一定時間継続することを検出することにより、前記フリーズ状態を検出する構成とすることができる。
【００２９】
本発明のＩＩＣバス通信システムのスレーブ装置において、前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの少なくとも一方の出力側にノイズ除去用のコンデンサが接続された構成とすることが好ましい。
【００３０】
また、前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの少なくとも一方に供給される前記基準電圧は、前記デコーダに基準電圧を供給する基準電圧源とは異なる基準電圧源から供給される構成とすることが好ましい。
【００３１】
また、ＩＩＣ信号用電源に接続するための電源入力端子と、前記電源入力端子と接地間に接続された電圧分割用の抵抗とを備え、前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの少なくとも一方に供給される前記基準電圧として、前記電源の電圧が前記抵抗により分割された電圧を用いる構成とすることができる。
【００３２】
また、前記ＳＣＬコンパレータおよび前記ＳＤＡコンパレータの少なくとも一方の出力側に出力インピーダンスを下げるためのバッファ回路が接続された構成とすることが好ましい。
【００３３】
本発明の第１の構成のＩＩＣバス通信制御方法において、前記フリーズ状態の検出を、前記ＳＤＡおよび前記ＳＣＬの所定の状態が一定時間継続することを検出することにより行うことができる。
【００３４】
以下、本発明の実施形態について、図面を参照して説明する。
【００３５】
（第１の実施形態）
図１Ａは、本発明の第１の実施形態に係るＩＩＣバス通信システムの構成を示すブロック図である。図１Ａにおいて、図６Ａに示した従来のＩＩＣバス通信システムの要素と同一の要素には、同一の参照符号を付して説明する。
【００３６】
このＩＩＣバス通信システムは、ＳＣＬライン１とＳＤＡライン２からなるバスラインに、第１マスター装置３、第２マスター装置４、第１スレーブ装置５、および第２スレーブ装置６を、それぞれ並列に接続して構成されている。また、ＳＣＬライン１にはＳＣＬラインプルアップ抵抗７の一端が、ＳＤＡライン２にはＳＤＡラインプルアップ抵抗８の一端が接続され、両プルアップ抵抗７、８の他端は、ＩＩＣ信号用電源９に接続されている。
【００３７】
さらに、フリーズ対策の機能を与えるために、状態検出部１５、パルス発生部１６ａ、およびリセット信号発生部１６ｂの組み合わせが構成される。状態検出部１５は、ＳＣＬライン１およびＳＤＡライン２に接続されて、ＳＣＬ信号とＳＤＡ信号が入力され、両信号の状態に基づいて、ＳＣＬライン１およびＳＤＡライン２のフリーズ状態の検出およびフリーズの解除状態の検出を行う。
【００３８】
状態検出部１５の出力信号であるフリーズ検出信号およびフリーズ解除検出信号は、パルス発生部１６ａおよびリセット信号発生部１６ｂに供給される。パルス発生部１６ａは、状態検出部１５から出力されるフリーズ検出信号に応じてＳＣＬライン１にクロック信号に相当するパルス信号を供給する。リセット信号発生部１６ｂは、状態検出部１５から出力されるフリーズ解除検出信号に応じて第１マスター装置３、および第２マスター装置４にリセット信号を送信する。第１マスター装置３、および第２マスター装置４は、リセット信号の供給により通常の通信状態に復帰する。
【００３９】
次に、図１Ｂを参照して、本実施形態におけるＩＩＣバス通信システムのフリーズ対策動作について説明する。図１Ｂは、図１Ａのシステムにおいて、第１スレーブ装置５がアクノリッジ信号を１ビット早めに返した場合のＳＣＬ、ＳＤＡの波形を示している。
【００４０】
第１マスター装置３が第１スレーブ装置５（リードアドレス：Ｂ７＿Ｈｅｘ）のデータを連続受信している途中で、ノイズ等の影響で、第１スレーブ装置５が７ビット目でＳＤＡを２回分カウントしてしまった場合、ＳＣＬの７ビット目の立下りでＳＤＡを“Ｌ”に引き込んでしまう。一方、第１マスター装置３では、リードアドレスの８ビット目を送信しているため、第２マスター装置４が通信を開始しようとしてＳＤＡラインを“Ｌ”に引き下げているものと認識して、ＳＣＬを停止する。その結果、バスラインはフリーズし、フリーズ状態Ｘ（ＳＣＬ：“Ｈ”、ＳＤＡ：“Ｌ”）に固定される。状態検出部１５は、そのフリーズ状態Ｘが一定の時間続いたことを検出するように構成されている。
【００４１】
状態検出部１５は、フリーズ状態Ｘ（ＳＣＬ：“Ｈ”、ＳＤＡ：“Ｌ”）が一定の時間続いたことを検出すると、フリーズ検出信号を発生してパルス発生部１６ａに出力する。それにより、パルス発生部１６ａからＳＣＬライン１に１クロック分のパルス信号が入力される。その結果、第１スレーブ装置５はＳＤＡライン２を“Ｈ”に開放し、バスラインは解除状態Ｙとなる。
【００４２】
状態検出部１５はまた、フリーズ状態Ｘが解除された解除状態Ｙ（ＳＣＬ：“Ｈ”、ＳＤＡ：“Ｈ”）が一定の時間続いたことを検出するように構成されている。状態検出部１５は、解除状態Ｙが一定の時間続いたことを検出すると、フリーズ解除検出信号を出力する。それに応じてリセット信号発生部１６ｂは、第１マスター装置３および第２マスター装置４にリセット信号を送信し、通常の通信状態に復帰させる。
【００４３】
ＳＤＡライン２が“Ｌ”に固定されたままで、フリーズ状態Ｘが続いている場合には、状態検出部１５は再度フリーズ検出信号を発生し、パルス発生部１６ａはパルスを出力する。つまり、ＳＤＡライン２が“Ｈ”に開放されるまで、パルス発生部１６ａからＳＣＬライン１にクロック信号が入力され続ける。フリーズ状態Ｘが解除されたら、第１マスター装置３、および第２マスター装置４がリセットされ、正常な通信状態に復帰することができる。
【００４４】
（第２の実施形態）
図２Ａは、本発明の第２の実施形態に係るＩＩＣバス通信システムの構成を示すブロック図である。このＩＩＣバス通信システムは、従来の基本構成に加えて、フリーズ対策のための要素として、ＳＴＡ（スタート）制御ライン１７と、ＳＴＡ制御ラインプルアップ抵抗１８ａが設けられている。
【００４５】
第１マスター装置３と第２マスター装置４は、ＳＴＡ制御ライン１７で相互に接続されており、通信を開始しようとするマスター装置は事前に、所定の一定期間“Ｌ”をＳＴＡ制御ライン１７に出力するように設定されている。ＳＴＡ制御ライン１７は、ＳＣＬライン１、ＳＤＡライン２と同様に、第１マスター装置３および第２マスター装置４内部ではオープンドレイン接続されている。ＳＴＡプルアップ抵抗１７ａは、一端がＳＴＡ制御ライン１７に接続され、他端がＩＩＣ信号用電源９に接続されている。マスター通信中の第１マスター装置３および第２マスター装置４は、ＳＴＡ制御ライン１７が”Ｌ”になったことを検出して、ＳＣＬを停止するという制御システムになっている。
【００４６】
次に、図２Ｂを参照して、本実施形態におけるＩＩＣバス通信システムのフリーズ対策動作について説明する。
【００４７】
図２Ｂ（ａ）は、図２Ａのシステムで第１スレーブ装置５がアクノリッジ信号を１ビット早めに返し、かつマスター装置が切り替わらない場合のＳＣＬ信号、ＳＤＡ信号、ＳＴＡ信号の波形を示す。第１マスター装置３が第１スレーブ装置５（リードアドレス：Ｂ７＿Ｈｅｘ）のデータを連続受信している途中で、ノイズ等の影響で、第１スレーブ装置５が７ビット目でＳＤＡを２回分カウントしてしまった場合、ＳＣＬの７ビット目の立下りでＳＤＡを“Ｌ”に引き込んでしまう。しかし、第２マスター装置４は通信を開始しようとしていないので、ＳＴＡは“Ｈ”のままである。その結果、第１マスター装置３は、ＳＣＬを停止させることなく、通信を続けるので、バスラインはフリーズしない。
【００４８】
図２Ｂ（ｂ）は、図２Ａのシステムで第１スレーブ装置５がアクノリッジ信号を１ビット早めに返し、かつ第２マスター装置４が第１マスター装置３の通信の途中で割り込んでマスター装置が切り替わる場合のＳＣＬ、ＳＤＡ、ＳＴＡの波形を示している。第１マスター装置３が第１スレーブ装置５（リードアドレス：Ｂ７＿Ｈｅｘ）のデータを連続受信している途中で、ノイズ等の影響で、第１スレーブ装置５が７ビット目でＳＤＡを２回分カウントしてしまった場合、ＳＣＬの７ビット目の立下りでＳＤＡを“Ｌ”に引き込んでしまう。そのタイミングで、第２マスター装置４が通信を開始するためにＳＴＡ制御ラインを“Ｌ”にしている。この結果、第１マスター装置３はＳＣＬを停止し、第２マスター装置４がＳＴＯＰコンディションおよびスタートコンディションを入力した後、通信を開始するため、バスラインはフリーズしない。
【００４９】
（第３の実施形態）
図３Ａは、本発明の第３の実施形態に係るＩＩＣバス通信システムの構成を示すブロック図である。このＩＩＣバス通信システムは、従来の基本構成に加えて、フリーズ対策のための要素として、ＲＥＳＥＴ（リセット）制御ライン１９と、ＲＥＳＥＴ制御ラインプルアップ抵抗１８ｂが設けられている。
【００５０】
全マスター装置すなわち第１、第２マスター装置３、４と全スレーブ装置すなわち第１、第２スレーブ装置５ａ、６ａは、ＲＥＳＥＴ制御ライン１９で相互接続されている。全てのマスター装置３、４はＩＩＣ信号の自己診断機能を内蔵しており、ビットエラーが発生すると、ＲＥＳＥＴ制御ライン１９を“Ｌ”にするという制御システムになっている。
【００５１】
次に、図３Ｂを参照して、本実施形態におけるＩＩＣバス通信システムのフリーズ対策動作について説明する。
【００５２】
図３Ｂは、図３Ａのシステムで第１スレーブ装置５ａがアクノリッジ信号を１ビット早めに返した場合のＳＣＬ、ＳＤＡ、ＲＥＳＥＴの波形を示す。
【００５３】
図３Ｃは、図３ＡのＩＩＣバス通信システムに用いられるスレーブ装置５ａであるＩＣ回路の構成を示すブロック図である。
【００５４】
第１スレーブ装置５ａに設けられたＳＣＬ入力端子１０、ＳＤＡ入力端子２０およびＲＥＳＥＴ入力端子２１はそれぞれ、ＳＣＬライン１、ＳＤＡライン２およびＲＥＳＥＴ制御ライン１９に接続されている。ＳＣＬ、ＳＤＡ信号は、第１スレーブ装置５ａ内部のコンパレータ１１ａ、１１ｂを介して、ＩＩＣデコード回路１２でデコードされる。コンパレータ１１ａ、１１ｂの基準電圧としては、基準電圧回路１３からの基準電圧がバッファ回路１４を介して供給される。
【００５５】
ＳＤＡ入力端子２０は、Ｎｃｈ−ＭＯＳトランジスタ２２を介して接地されている。ＩＩＣデコード回路１２のデコード出力は、ＡＮＤ回路２３の一方の入力端子に供給される。ＡＮＤ回路２３の他方の入力端子は、ＲＥＳＥＴ入力端子２１と接続されている。
【００５６】
例えば、第１マスター装置３が第１スレーブ装置５ａ（リードアドレス：Ｂ７＿Ｈｅｘ）のデータを連続受信している途中で、ノイズ等の影響で、第１スレーブ装置５ａが７ビット目でＳＤＡを２回分カウントしてしまった場合、ＳＣＬの７ビット目の立下りでＳＤＡを“Ｌ”に引き込んでしまう。
【００５７】
この場合、第１マスター装置３はＢ７＿Ｈｅｘを出力しているにもかかわらず、第１スレーブ装置５ａのアクノレッジビットずれのためにＩＩＣ信号はＢ６＿Ｈｅｘになっている。このＩＩＣ信号のずれを、第１マスター装置３自身が内蔵しているＩＩＣ自己診断機能により検知して、ＲＥＳＥＴ制御ライン１９に“Ｌ”を出力し、その間に第１マスター装置３自身がＳＴＯＰコンディションを生成し、スレーブ装置のＲＥＳＥＴ端子２１に入力する。その結果、スレーブ装置内部のＩＩＣデコーダ回路１２がリセットされ、正常に通信が開始するため、バスラインはフリーズしない。
【００５８】
（第４の実施形態）
図４は、本発明の第４の実施形態に係るＩＩＣバス通信システムに用いられるスレーブ装置５ｂの構成を示すブロック図である。ＩＩＣバス通信システム全体の構成は、図６Ａに示した従来例と同様でも、あるいは、上述の各実施形態に示したものと同様であってもよい。なお、このスレーブ装置５ｂは、ＳＣＬ入力端子１０を通じて入力されるＳＣＬ信号の処理に関係する部分のみが図示され、他の信号の処理に関係する部分については図示が省略されている。
【００５９】
ＳＣＬ信号は、ヒステリシス付コンパレータ１１ｃを介して、ＩＩＣデコード回路１２に供給されてデコードされる。コンパレータ１１ｃの基準電圧としては、基準電圧回路１３の出力電圧が、バッファ回路２４を介して供給される。すなわち、コンパレータ１１ｃの基準電圧は、ＩＩＣデコード回路１２に供給される電圧とは別経路で供給されるようになっている。さらに、コンパレータ１１ｃの出力側は、ノイズ除去用コンデンサ２５を介して接地されている。
【００６０】
上記構成によれば、次のように、スレーブ装置５ｂ内部のノイズ耐性を改善させる対策がなされる。
（１）ヒステリシス付コンパレータ１１ｃを用いることにより、ＳＣＬライン１に外部から重畳するノイズの影響によるビットエラーの発生を低減することができる。
（２）バッファ回路２４を用いて、ＩＩＣデコード回路１２等のロジック回路とコンパレータ１１ｃの基準バイアスを分離することにより、コンパレータ１１ｃの基準電圧側に重畳するノイズの影響によるビットエラーの発生を低減することができる。
（３）コンパレータ１１ｃの出力側にノイズ除去用コンデンサ２５を設けることにより、コンパレータ１１ｃの出力に重畳するノイズの影響によるビットエラーの発生を低減することができる。
【００６１】
なお、上記対策の全てを同時に実施する必要はなく、いずれか１つの対策を用いれば、相応の効果を得ることは可能である。
【００６２】
（第５の実施形態）
図５は、本発明の第５の実施形態に係るＩＩＣバス通信システムに用いられるスレーブ装置５ｃの構成を示すブロック図である。ＩＩＣバス通信システム全体の構成は、図６Ａに示した従来例と同様でも、あるいは、上述の各実施形態に示したものと同様であってもよい。なお、このスレーブ装置５ｃは、ＳＣＬ入力端子１０を通じて入力されるＳＣＬ信号の処理に関係する部分のみが図示され、他の信号の処理に関係する部分については図示が省略されている。
【００６３】
このスレーブ装置５ｃにはＩＩＣ信号用電源端子２６が設けられ、ＩＩＣ信号用電源９と接続されている。電源端子２６は、基準電圧設定用抵抗２７、２８の直列回路を介して接地されている。ＳＣＬ入力端子１０を通じて入力されるＳＣＬ信号は、ヒステリシス付コンパレータ１１ｃに入力される。コンパレータ１１ｃの出力信号は、バッファ回路２９を介してＩＩＣデコード回路１２に供給され、デコードされる。
【００６４】
ＩＩＣデコード回路１２の基準電圧としては、基準電圧回路１３の出力電圧が、バッファ回路１４を介して供給される。コンパレータ１１ｃの基準電圧としては、ＩＩＣ信号用電源９の電圧が基準電圧設定用抵抗２７、２８により抵抗分割された電圧が供給される。
【００６５】
上記構成によれば、次のように、スレーブ装置５ｃ内部のノイズ耐性を改善させる対策がなされる。
（４）コンパレータ１１ｃの基準電圧にＩＩＣ信号用電源９から抵抗分割した電圧を用いることにより、コンパレータ１１ｃの基準電圧側に重畳するノイズの影響によるビットエラーの発生を低減することができる。
（５）ヒステリシス付コンパレータ１１ｃの出力ライン直後にバッファ回路２９を追加して出力インピーダンスを下げることで、ＩＩＣデコード回路１２内部やその他の場所で発生するノイズが重畳することによる、ビットエラーの発生を低減することができる。
【００６６】
なお、以上の実施形態においては、２個のマスター装置、２個のスレーブ装置がバスラインに接続されている例を示したが、マスター装置、スレーブ装置とも、バスラインに接続される個数は２個に限られない。
【産業上の利用可能性】
【００６７】
本発明によれば、ＩＩＣバス通信システムにおけるノイズの影響によるフリーズの対策を効果的に行うことができ、家庭用機器、通信機器あるいは産業機器の内部を構成するデバイス間相互のコントロールに有用である。
【図面の簡単な説明】
【００６８】
【図１Ａ】本発明の第１の実施形態に係るＩＩＣバス通信システムの構成を示すブロック図
【図１Ｂ】同ＩＩＣバス通信システムにおけるＩＩＣ信号パターンを示す図
【図２Ａ】本発明の第２の実施形態に係るＩＩＣバス通信システムの構成を示すブロック図
【図２Ｂ】同ＩＩＣバス通信システムにおけるＩＩＣ信号波形およびＳＴＡ信号波形を示す図
【図３Ａ】本発明の第３の実施形態に係るＩＩＣバス通信システムの構成を示すブロック図
【図３Ｂ】同ＩＩＣバス通信システムにおけるＩＩＣ信号パターンおよびＲＥＳＥＴ制御信号を示す図
【図３Ｃ】同ＩＩＣバス通信システムに用いられるスレーブＩＣ回路の構成を示すブロック図
【図４】本発明の第４の実施形態のＩＩＣバス通信システムに用いられるスレーブＩＣ回路の構成を示すブロック図
【図５】本発明の第５の実施形態のＩＩＣバス通信システムに用いられるスレーブＩＣ回路の構成を示すブロック図
【図６Ａ】従来のＩＩＣバス通信システムの構成を示すブロック図
【図６Ｂ】従来のＩＩＣバス通信システムのＩＩＣ信号波形を示す図
【図７】従来のスレーブＩＣ回路の構成を示すブロック図
【符号の説明】
【００６９】
１  ＳＣＬライン
２  ＳＤＡライン
３  第１マスター装置
４  第２マスター装置
５  第１スレーブ装置
６  第２スレーブ装置
７  ＳＣＬラインプルアップ抵抗
８  ＳＤＡラインプルアップ抵抗
９  ＩＩＣ信号用電源
１０  ＳＣＬ入力端子
１１ａ、１１ｂ  コンパレータ
１１ｃ  ヒステリシス付きコンパレータ
１２  ＩＩＣデコード回路
１３  基準電圧回路
１４、２４、２９  バッファ回路
１５  状態検出部
１６ａ  パルス発生部
１６ｂ  リセット信号発生部
１７  ＳＴＡ制御ライン
１８ａ  ＳＴＡ制御ラインプルアップ抵抗
１８ｂ  ＲＥＳＥＴ制御ラインプルアップ抵抗
１９  ＲＥＳＥＴ制御ライン
２０  ＳＤＡ入力端子
２１  ＲＥＳＥＴ入力端子
２２  Ｎｃｈ−ＭＯＳトランジスタ
２３  ＡＮＤ回路
２５  ノイズ除去用コンデンサ
２６  ＩＩＣ信号用電源端子
２７、２８  基準電圧設定用抵抗
【図１Ａ】
2007164765.tif 000003
【図１Ｂ】
2007164765.tif 000004
【図２Ａ】
2007164765.tif 000005
【図２Ｂ】
2007164765.tif 000006
【図３Ａ】
2007164765.tif 000007
【図３Ｂ】
2007164765.tif 000008
【図３Ｃ】
2007164765.tif 000009
【図４】
2007164765.tif 000010
【図５】
2007164765.tif 000011
【図６Ａ】
2007164765.tif 000012
【図６Ｂ】
2007164765.tif 000013
【図７】
2007164765.tif 000014