(57)【要約】【課題】  ダイシング工程を簡素化できる半導体ウェハを提供する。【解決手段】  本発明に係る半導体ウェハ１００は，  複数の半導体チップ領域５０と、  第１方向（Ｘ方向）に沿って形成された第１スクライブ領域８０と、  第１方向に直交する第２方向（Ｙ方向）に沿って形成された第２スクライブ領域８２と、を含み、  第１スクライブ領域８０と第２スクライブ領域８２との交差領域８３を含む第２スクライブ領域８２には、マーク領域６０，６２およびＴＥＧ領域７０が配置されておらず、  交差領域８３以外の第１スクライブ領域８０には，マーク領域６０，６２およびＴＥＧ領域７０が配置されている。【選択図】      図１
2007081038.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップ領域と、
第１方向に沿って形成された第１スクライブ領域と、
前記第１方向に直交する第２方向に沿って形成された第２スクライブ領域と、を含み、
前記第１スクライブ領域と前記第２スクライブ領域との交差領域を含む該第２スクライブ領域には、マーク領域およびＴＥＧ領域が配置されておらず、
前記交差領域以外の前記第１スクライブ領域には、前記マーク領域および前記ＴＥＧ領域が配置されている、半導体ウェハ。
【請求項２】
請求項１において、
前記第１スクライブ領域の幅は、前記第２スクライブ領域の幅よりも広い、半導体ウェハ。
【請求項３】
第１方向に沿って形成された第１スクライブ領域および該第１方向に直交する第２方向に沿って形成された第２スクライブ領域を含む半導体ウェハであって、前記第１スクライブ領域と前記第２スクライブ領域との交差領域を含む該第２スクライブ領域には、マーク領域およびＴＥＧ領域が配置されておらず、前記交差領域以外の前記第１スクライブ領域には、前記マーク領域および前記ＴＥＧ領域が配置されている半導体ウェハを準備する工程と、
前記第２スクライブ領域に沿って前記半導体ウェハを切断する工程と、
第１ブレードにより前記第１スクライブ領域に沿って溝を形成する工程と、
前記第１ブレードよりも幅の狭い第２ブレードにより前記溝に沿って前記半導体ウェハを切断する工程と、を含む、半導体チップの製造方法。
【請求項４】
短辺と長辺を有する矩形の平面形状を有する半導体チップであって、
前記半導体チップは、半導体基板を有し、
前記半導体基板の前記短辺の方向に沿う第１側面は、段差を有し、
前記半導体基板の前記長辺の方向に沿う第２側面は、段差を有しない、半導体チップ。
【請求項５】
請求項４において、
前記第１側面が有する段差は、一段である、半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハ、並びに、半導体チップおよびその製造方法に関する。
【背景技術】
【０００２】
複数の半導体チップが作り込まれた半導体ウェハは、各半導体チップ間に設けられたスクライブ領域に沿ってダイヤモンドカッターなどで切り分けられ、個々の半導体チップに分離される。
【０００３】
例えば、スクライブ領域にＴＥＧ（Test Element Group）領域を形成する場合に、該ＴＥＧ領域に形成されたアルミニウム等からなる配線パターンの切り残しがなくなるよう、種々のダイシング方法が提案されている（例えば特開２００２−２３１６５９号公報）。
【特許文献１】特開２００２−２３１６５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、ダイシング工程を簡素化できる半導体ウェハを提供することにある。また、本発明の他の目的は、製造工程を簡素化できる半導体チップの製造方法およびその製造方法により得られる半導体チップを提供することにある。
【課題を解決するための手段】
【０００５】
本発明に係る半導体ウェハは、
複数の半導体チップ領域と、
第１方向に沿って形成された第１スクライブ領域と、
前記第１方向に直交する第２方向に沿って形成された第２スクライブ領域と、を含み、
前記第１スクライブ領域と前記第２スクライブ領域との交差領域を含む該第２スクライブ領域には、マーク領域およびＴＥＧ領域が配置されておらず、
前記交差領域以外の前記第１スクライブ領域には、前記マーク領域および前記ＴＥＧ領域が配置されている。
【０００６】
この半導体ウェハでは、前記第１スクライブ領域と前記第２スクライブ領域との交差領域を含む該第２スクライブ領域には、マーク領域およびＴＥＧ領域が配置されておらず、前記交差領域以外の前記第１スクライブ領域には、前記マーク領域および前記ＴＥＧ領域が配置されている。これにより、前記交差領域を含む前記第２スクライブ領域に沿ってダイシングを行う際には、前記マーク領域や前記ＴＥＧ領域に形成されるアルミニウムなどからなる導電層によるチッピングが発生することがない。このため、前記交差領域を含む前記第２スクライブ領域に沿って行われるダイシングは、１種類のブレードを用いて１回で行うことができる。その結果、前記交差領域を含む前記第２スクライブ領域に沿って行われるダイシングを例えば２種類のブレードを用いて２段階で行うような場合に比べ、この半導体ウェハのダイシング工程の簡素化を図ることができる。
【０００７】
本発明に係る半導体ウェハは、
複数の半導体チップ領域と、
第１方向に沿って形成された第１スクライブ領域と、
前記第１方向に直交する第２方向に沿って形成された第２スクライブ領域と、を含み、
前記第１スクライブ領域および前記第２スクライブ領域は、前記複数の半導体チップ領域を区分し、かつ、交差領域にて交差し、
マーク領域およびＴＥＧ領域は、前記第１スクライブ領域のうち、少なくとも１つの前記交差領域以外の領域に配置されており、かつ、該マーク領域および該ＴＥＧ領域が配置されていない該交差領域を有する前記第２スクライブ領域には配置されていない。
【０００８】
本発明に係る半導体ウェハにおいて、
前記マーク領域および前記ＴＥＧ領域は、前記第１スクライブ領域のうち、すべての前記交差領域以外の領域に配置されており、かつ、すべての前記第２スクライブ領域には配置されていないことができる。
【０００９】
本発明に係る半導体ウェハにおいて、
前記第１スクライブ領域の幅は、前記第２スクライブ領域の幅よりも広いことができる。
【００１０】
本発明に係る半導体チップの製造方法は、
第１方向に沿って形成された第１スクライブ領域および該第１方向に直交する第２方向に沿って形成された第２スクライブ領域を含む半導体ウェハであって、前記第１スクライブ領域と前記第２スクライブ領域との交差領域を含む該第２スクライブ領域には、マーク領域およびＴＥＧ領域が配置されておらず、前記交差領域以外の前記第１スクライブ領域には、前記マーク領域および前記ＴＥＧ領域が配置されている半導体ウェハを準備する工程と、
前記第２スクライブ領域に沿って前記半導体ウェハを切断する工程と、
第１ブレードにより前記第１スクライブ領域に沿って溝を形成する工程と、
前記第１ブレードよりも幅の狭い第２ブレードにより前記溝に沿って前記半導体ウェハを切断する工程と、を含む。
【００１１】
本発明に係る半導体チップの製造方法は、
第１方向に沿って形成された第１スクライブ領域および該第１方向に直交する第２方向に沿って形成された第２スクライブ領域を含む半導体ウェハであって、該第１スクライブ領域および該第２スクライブ領域が、複数の半導体チップ領域を区分し、かつ、交差領域にて交差し、マーク領域およびＴＥＧ領域が、該第１スクライブ領域のうち、少なくとも１つの該交差領域以外の領域に配置されており、かつ、該マーク領域および該ＴＥＧ領域が配置されていない該交差領域を有する該第２スクライブ領域には配置されていない半導体ウェハを準備する工程と、
前記マーク領域および前記ＴＥＧ領域が配置されていない前記交差領域を有する前記第２スクライブ領域に沿って前記半導体ウェハを切断する工程と、
第１ブレードにより前記第１スクライブ領域に沿って溝を形成する工程と、
前記第１ブレードよりも幅の狭い第２ブレードにより前記溝に沿って前記半導体ウェハを切断する工程と、を含む。
【００１２】
本発明に係る半導体チップは、
短辺と長辺を有する矩形の平面形状を有する半導体チップであって、
前記半導体チップは、半導体基板を有し、
前記半導体基板の前記短辺の方向に沿う第１側面は、段差を有し、
前記半導体基板の前記長辺の方向に沿う第２側面は、段差を有しない。
【００１３】
なお、本発明において、矩形には正方形が含まれる。
【００１４】
本発明に係る半導体チップにおいて、
前記第１側面が有する段差は、一段であることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
【００１６】
１．  まず、本実施形態に係る半導体ウェハ１００について説明する。図１は、本実施形態に係る半導体ウェハ１００を模式的に示す平面図である。図２は、図１のII−II線における断面を示す図である。図３は、図１のIII−III線における断面を示す図である。なお、図１には、便宜上、露光装置の露光ショットのうち４ショット分（第１〜第４ショット９０ａ〜９０ｄ）を図示しているが、ショット数は特に限定されるわけではない。また、図示の例では、露光装置の１ショットには、半導体チップ領域５０が、Ｘ方向に５個配列されており、Ｙ方向に１個配置されているが、各方向に配列される数も特に限定されるわけではない。
【００１７】
本実施形態に係る半導体ウェハ１００は、図１に示すように、複数の半導体チップ領域５０と、第１スクライブ領域８０と、第２スクライブ領域８２と、を含む。
【００１８】
半導体チップ領域５０は、図１に示すように、矩形（正方形を含む）の平面形状を有する。図示の例では、半導体チップ領域５０は、長方形の平面形状を有し、短辺は第１方向（Ｘ方向）に平行であり、長辺は第１方向に直交する第２方向（Ｙ方向）に平行である。短辺の方向は、第１方向であり、長辺の方向は、第２方向である。
【００１９】
半導体チップ領域５０において、半導体基板１０の表面近傍には、例えばＭＯＳトランジスタなどの半導体素子（図示せず）、配線層（図示せず）、素子分離領域１６（図２および図３参照）などが形成されている。半導体基板１０の上には、図２および図３に示すように、第１〜第５層間絶縁層１２ａ〜１２ｅが順に形成されている。また、半導体基板１０の上には、ガードリング３０が形成されている。ガードリング３０は、半導体チップ領域５０における半導体素子などを取り囲んでおり、ガードリング３０の外側からの水分の浸入を防ぐことができる。ガードリング３０は、例えば、タングステンからなるプラグ層３２と、アルミニウムからなる金属層３４とを交互に積層させて形成されることができる。第５層間絶縁層１２ｅの上には、パッド部１８およびパッシベーション層２０が形成されている。パッド部１８上の所定の領域では、パッシベーション層２０が開口されており、開口部２２が形成されている。なお、半導体チップ領域５０において、各層間絶縁層上に形成された配線層、上下の配線層間を電気的に接続するコンタクト層などの図示は省略している。
【００２０】
第１スクライブ領域８０は、図１に示すように、第１方向（Ｘ方向）に沿って形成されており、第２方向（Ｙ方向）に並んだ半導体チップ領域５０のそれぞれを区分している。即ち、第１スクライブ領域８０は、隣り合う半導体チップ領域５０の短辺間に設けられている。第２スクライブ領域８２は、図１に示すように、第２方向（Ｙ方向）に沿って形成されており、第１方向（Ｘ方向）に並んだ半導体チップ領域５０のそれぞれを区分している。即ち、第２スクライブ領域８２は、隣り合う半導体チップ領域５０の長辺間に設けられている。第１スクライブ領域８０の幅は、第２スクライブ領域８２の幅よりも広くすることができる。即ち、隣り合う半導体チップ領域５０の短辺間の距離は、隣り合う半導体チップ領域５０の長辺間の距離よりも長くすることができる。幅の広い第１スクライブ領域８０には、マーク領域６０，６２およびＴＥＧ領域７０が配置されており、幅の狭い第２スクライブ領域８２のすべてには、マーク領域６０，６２およびＴＥＧ領域７０は配置されていないことができる。これにより、半導体チップ領域５０の短辺間の第１スクライブ領域８０よりも数の多い長辺間の第２スクライブ領域８２の幅を可能な限り狭くすることができるので、１枚の半導体ウェハ１００当りの半導体チップ領域５０の集積度、収率を向上させることができる。
【００２１】
また、マーク領域６０，６２およびＴＥＧ領域７０は、図１に示すように、第１スクライブ領域８０のうち、第１スクライブ領域８０と第２スクライブ領域８２との交差領域８３以外の領域に配置されていることができる。即ち、マーク領域６０，６２およびＴＥＧ領域７０は、すべての前記交差領域８３に配置されないことができる。これにより、ダイシング工程を簡素化できる。詳細については後述する。
【００２２】
図２に示すように、第１スクライブ領域８０のうち、交差領域８３以外の領域には、例えばアルミニウムなどからなる導電層７２が各層間絶縁層上に形成されている。導電層７２は、例えば、マーク領域６０，６２における各種のマークや、ＴＥＧ領域７０における配線などを構成している。第１スクライブ領域８０上では、パッシベーション層２０が開口されており、第１開口部８４が形成されることができる。第１開口部８４は、例えばパッド部１８上の開口部２２と同一工程で形成されることができる。この際、パッシベーション層２０をエッチングして、図２に示すように、例えば第５層間絶縁層１２ｅの上部をオーバーエッチングすることができる。即ち、第１開口部８４は、パッシベーション層２０を貫通することができ、さらに、第１開口部８４により、第５層間絶縁層１２ｅは途中まで開口されることができる。平面視において、第１開口部８４が形成された領域は、第１スクライブ領域８０と一致することができる。なお、第１スクライブ領域８０において、例えば、上下の導電層７２の間を電気的に接続するコンタクト層などの図示は省略している。
【００２３】
一方、図３に示すように、第２スクライブ領域８２には、マーク領域およびＴＥＧ領域が配置されていないため、第１スクライブ領域８０に形成されている導電層７２のような導電層は形成されていない。第２スクライブ領域８２上では、パッシベーション層２０が開口されており、第２開口部８６が形成されることができる。第２開口部８６は、上述した第１開口部８４と同様に、図３に示すように、パッシベーション層２０を貫通することができ、さらに、第２開口部８６により、第５層間絶縁層１２ｅは途中まで開口されることができる。平面視において、第２開口部８６が形成された領域は、第２スクライブ領域８２と一致することができる。
【００２４】
マーク領域６０，６２は、図１に示すように、例えば、アライメントマーク領域６０と、検査用マーク領域６２と、を含むことができる。アライメントマーク領域６０には、例えば、露光装置による露光時にフォトマスクのアライメント位置を検出するためのマークなどが形成される。検査用マーク領域６２には、例えば、半導体基板１０の上方に形成された下層のデバイスパターンと上層のデバイスパターンとの重ね合わせずれを検査するためのマークなどが形成される。
【００２５】
半導体チップ領域５０は、Ｘ方向に複数個（図示の例では１０個）配列されており、Ｙ方向に複数個（図示の例では２個）配列されている。Ｘ方向では、各半導体チップ領域５０は、第２スクライブ領域８２を挟んでおり、Ｙ方向では、各半導体チップ領域５０は、第１スクライブ領域８０を挟んでいる。
【００２６】
なお、上述した例では、マーク領域６０，６２およびＴＥＧ領域７０は、第１スクライブ領域８０のうち、すべての交差領域８３以外の領域に配置されており、かつ、すべての第２スクライブ領域８２に配置されていない場合について説明したが、この例に限定されるわけではない。即ち、マーク領域６０，６２およびＴＥＧ領域７０は、第１スクライブ領域８０のうち、少なくとも１つの交差領域８３以外の領域に配置されており、かつ、マーク領域６０，６２およびＴＥＧ領域７０が配置されていない交差領域８３（マーク類禁止領域）を有する第２スクライブ領域８２に配置されていなければ良い。
【００２７】
２．  次に、本実施形態に係る半導体チップの製造方法について説明する。図４〜図７は、本実施形態に係る半導体チップの一製造工程を模式的に示す断面図である。図８、図９は、本実施形態に係る半導体チップの製造方法により得られる半導体チップ５００を模式的に示す断面図である。なお、図４、図９は、それぞれ図３に示す断面図に対応しており、図５〜図８は、それぞれ図２に示す断面図に対応している。
【００２８】
（１）まず、図１、図４に示すように、ブレード４０を用いて、第２スクライブ領域８２に沿って半導体ウェハ１００を切断する。ブレード４０は、図４に示すように、第２スクライブ領域８２における第１〜第５層間絶縁層１２ａ〜１２ｅおよび半導体基板１０を切断する。本工程により、第２スクライブ領域８２に沿って（即ちＹ方向に）ダイシングを行うことができる。
【００２９】
（２）次に、第１スクライブ領域８０に沿って（即ちＸ方向に）ダイシングを行う。具体的には、以下の通りである。
【００３０】
まず、図１、図５に示すように、第１ブレード４２を用いて、第１スクライブ領域８０に沿って溝４４（図６参照）を形成する。溝４４は、第１スクライブ領域８０の一方の端部に形成される。即ち、溝４４は、第１スクライブ領域８０の内側であって、隣り合う半導体チップ領域５０のうち、一方の半導体チップ領域５０に近接した位置に形成される。第１ブレード４２は、図５に示すように、導電層７２の一部を切削して除去することができる。また、第１ブレード４２は、図５に示すように、第１スクライブ領域８０における第１〜第５層間絶縁層１２ａ〜１２ｅを切断し、半導体基板１０を途中まで切削する。
【００３１】
次に、図１、図６に示すように、第２ブレード４６を用いて、第１スクライブ領域８０に沿って形成された溝４４に沿って半導体ウェハ１００（具体的には、半導体基板１０）を切断する。第２ブレード４６は、上述した第１ブレード４２よりも幅が狭い。
【００３２】
このように、まず幅の広い第１ブレード４２を用いて半導体基板１０上の形成層、特にアルミニウムなどからなる導電層７２を除去した後に、幅の狭い第２ブレード４６を用いて半導体ウェハ１００を切断することにより、チッピング（カケ）の発生を抑制することができる。
【００３３】
次に、図１、図７に示すように、上述した第１スクライブ領域８０の一方の端部の切断工程と同様にして、第１スクライブ領域８０の他方の端部を切断する。即ち、第１スクライブ領域８０の内側であって、隣り合う半導体チップ領域５０のうち、他方の半導体チップ領域５０に近接した領域を切断する。
【００３４】
（３）以上の工程によって、図８、図９に示すように、半導体チップ５００を作製することができる。なお、図８は、図１のII−II線における断面であって、上述したダイシング工程後の半導体チップ５００の断面を示している。また、図９は、図１のIII−III線における断面であって、上述したダイシング工程後の半導体チップ５００の断面を示している。
【００３５】
図８に示すように、半導体基板１０の第１方向（Ｘ方向）に沿う第１側面４１は、段差４３を有する。段差４３は、上述した幅の広い第１ブレード４２と幅の狭い第２ブレード４６を用いて、第１スクライブ領域８０に沿って２段階でダイシングを行うことにより形成される。従って、半導体基板１０の第１側面４１が有する段差４３は、図８に示すような一段の形状となる。
【００３６】
一方、図９に示すように、半導体基板１０の第２方向（Ｙ方向）に沿う第２側面４５は、段差を有しない。これは、上述したように、第２スクライブ領域８２に沿って行われるダイシングは、ブレード４０を用いて１回で行うため、半導体基板１０の第２側面４５には段差が形成されないからである。
【００３７】
（４）なお、上述した例では、第２スクライブ領域８２に沿って（即ちＹ方向に）ダイシングを行った後に、第１スクライブ領域８０に沿って（即ちＸ方向に）ダイシングを行う場合について説明したが、この順番は逆にすることもできる。
【００３８】
また、上述した例では、第１スクライブ領域８０に沿ってダイシングを行う際に、第１スクライブ領域８０の一方の端部を第１ブレード４２と第２ブレード４６とで切断した後に、他方の端部を切断する場合について説明したが、この例に限定されるわけではない。例えば、第１スクライブ領域８０の所定の端部に第１ブレード４２を用いて溝４４を形成していく際に、同時に、既に溝４４が形成された他の端部を第２ブレード４６により切断していくこともできる。
【００３９】
３．  本実施形態では、マーク領域６０，６２およびＴＥＧ領域７０は、第１スクライブ領域８０のうち、少なくとも１つの交差領域８３以外の領域に配置されており、かつ、マーク領域６０，６２およびＴＥＧ領域７０が配置されていない交差領域８３（マーク類禁止領域）を有する第２スクライブ領域８２には配置されていない。つまり、マーク類禁止領域を有する第２スクライブ領域８２には、第１スクライブ領域８０に形成されている導電層７２のような導電層は形成されていない。これにより、マーク類禁止領域を有する第２スクライブ領域８２に沿って（即ちＹ方向に）ダイシングを行う際には、導電層によるチッピングが発生することがないので、この第２スクライブ領域８２に沿って行われるダイシングは、ブレード４０を用いて１回で行うことができる。その結果、マーク類禁止領域を有する第２スクライブ領域８２に沿って行われるダイシングを例えば第１スクライブ領域８０に沿って行われるダイシングのように２種類のブレードを用いて２段階で行うような場合に比べ、半導体ウェハ１００のダイシング工程の簡素化を図ることができる。延いては、半導体チップ５００の製造工程の簡素化を図ることができる。
【００４０】
また、上述したように、マーク類禁止領域を有する第２スクライブ領域８２には、第１スクライブ領域８０に形成されている導電層７２のような導電層が形成されていないため、この第２スクライブ領域８２に沿って行われるダイシングは、ブレード４０を用いて１回で行うことができる。その結果、導電層７２の構成材料（例えばアルミニウムなど）によるブレード４０の目詰まりを抑制することができ、延いては、ダイシング装置のメンテナンスを簡素化することができる。
【００４１】
また、上述した例のように、マーク領域６０，６２およびＴＥＧ領域７０が、第１スクライブ領域８０のうち、すべての交差領域８３以外の領域に配置されており、かつ、すべての第２スクライブ領域８２に配置されていない場合には、半導体ウェハ１００のダイシング工程をより一層簡素化することができ、ダイシング装置のメンテナンスをより一層簡素化することができる。
【００４２】
４．  上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
【図面の簡単な説明】
【００４３】
【図１】本実施形態に係る半導体ウェハを模式的に示す平面図。
【図２】図１のII−II線における断面を示す図。
【図３】図１のIII−III線における断面を示す図。
【図４】本実施形態に係る半導体チップの一製造工程を模式的に示す断面図。
【図５】本実施形態に係る半導体チップの一製造工程を模式的に示す断面図。
【図６】本実施形態に係る半導体チップの一製造工程を模式的に示す断面図。
【図７】本実施形態に係る半導体チップの一製造工程を模式的に示す断面図。
【図８】本実施形態に係る半導体チップを模式的に示す断面図。
【図９】本実施形態に係る半導体チップを模式的に示す断面図。
【符号の説明】
【００４４】
１０  半導体基板、１６  素子分離領域、１８  パッド部、２０  パッシベーション層、２２  開口部、３０  ガードリング、３２  プラグ層、３４  金属層、４０  ブレード、４１  第１側面、４２  第１ブレード、４３  段差、４４  溝、４５  第２側面、４６  第２ブレード、５０  半導体チップ領域、６０  アライメントマーク領域、６２  合わせずれ検査用マーク領域、７０  ＴＥＧ領域、７２  導電層、８０  第１スクライブ領域、８２  第２スクライブ領域、８３  交差領域、８４  第１開口部、８６  第２開口部、１００  半導体ウェハ，５００  半導体チップ
【図１】
2007081038.tif 000003
【図２】
2007081038.tif 000004
【図３】
2007081038.tif 000005
【図４】
2007081038.tif 000006
【図５】
2007081038.tif 000007
【図６】
2007081038.tif 000008
【図７】
2007081038.tif 000009
【図８】
2007081038.tif 000010
【図９】
2007081038.tif 000011