(57)【要約】【課題】高速なＣＤＳ波形を出力できるテストシステムを実現することを目的にする。【解決手段】本発明は、相関二重サンプリング波形を処理する被試験対象を試験するテストシステムに改良を加えたものである。本システムは、相関二重サンンプリング波形の信号レベルデータ、切替信号を出力するＩＣテスタと、このＩＣテスタの信号レベルデータをアナログ信号に変換するＤ／Ａ変換器と、このＤ／Ａ変換器のアナログ信号と基準レベル電圧とを、ＩＣテスタの切替信号により切り替えて、相関二重サンプリング波形を出力するＣＤＳ波形発生部とを備えたことを特徴とするものである。【選択図】図１
2007303898.tif 000002
【特許請求の範囲】
【請求項１】
相関二重サンプリング波形を処理する被試験対象を試験するテストシステムにおいて、
前記相関二重サンンプリング波形の信号レベルデータ、切替信号を出力するＩＣテスタと、
このＩＣテスタの信号レベルデータをアナログ信号に変換するＤ／Ａ変換器と、
このＤ／Ａ変換器のアナログ信号と基準レベル電圧とを、前記ＩＣテスタの切替信号により切り替えて、前記相関二重サンプリング波形を出力するＣＤＳ波形発生部と
を備えたことを特徴とするテストシステム。
【請求項２】
ＣＤＳ波形発生部は、
Ｄ／Ａ変換器の出力と基準レベル電圧とを切替信号により切り換えて、前記被試験対象に対して出力する切替部を有することを特徴とする請求項１記載のテストシステム。
【請求項３】
ＣＤＳ波形発生部は、
切替部の出力を入力し、新たな基準レベル電圧を加算して、反転を行い、被試験対象に出力する反転加算増幅器を設けたことを特徴とする請求項２記載のテストシステム。
【請求項４】
ＣＤＳ波形発生部の出力経路上に設けられ、電流を吸引する第１の電流源と、
ＣＤＳ波形発生部の出力経路上に設けられ、電流を供給する第２の電流源と、
ＣＤＳ波形発生部の出力と被試験対象の入力波形とを比較し、前記第１，２の電流源を制御する比較部と
を備えたことを特徴とする請求項１〜３のいずれかに記載のテストシステム。
【請求項５】
比較部は、
ＣＤＳ波形発生部の出力を遅延させるディレイラインと、
このディレイラインの出力を増幅するアンプと、
このアンプの出力をハイ側電圧、ロウ側電圧に分圧する分圧抵抗と、
この分圧抵抗のハイ側電圧と被試験対象の入力波形とを比較し、第１の電流源を制御する第１のコンパレータと、
前記分圧抵抗のロウ側電圧と被試験対象の入力波形とを比較し、第２の電流源を制御する第２のコンパレータと
を有することを特徴とする請求項４記載のテストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相関二重サンプリング（ＣＤＳ）波形を処理する被試験対象を試験するテストシステムに関し、高速なＣＤＳ波形を出力できるテストシステムに関するものである。
【背景技術】
【０００２】
固体撮像素子を試験する場合、下記特許文献１に示されるように、試験装置が、固体撮像素子に対して、光を照射し、固体撮像素子に信号を入力し、固体撮像素子の出力により、固体撮像素子の良否の判定を行っている。そして、固体撮像素子の中で、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサに用いられるＡ／Ｄ変換器を試験する場合、ＣＤＳ（相関二重サンプリング）波形を入力して、動作を試験する必要がある。このような装置を、図４を用いて説明する。
【０００３】
【特許文献１】特開平３−６４７１号公報
【０００４】
図４において、メモリ１はＣＤＳ波形データを記憶する。Ｄ／Ａ変換器２は、メモリ１からのＣＤＳ波形データを入力し、アナログ信号に変換する。ＤＵＴ３は、例えばＣＭＯＳイメージセンサで、Ｄ／Ａ変換器２からのアナログ信号を入力する。
【０００５】
このような装置の動作を説明する。メモリ１からＣＤＳ波形データをＤ／Ａ変換器２に出力し、Ｄ／Ａ変換器２がアナログ信号に変換する。このアナログ信号をＤＵＴ３が入力し、ＤＵＴ３の内部のＡ／Ｄ変換器によりデジタル信号に変換し、出力している。この出力を図示しない測定部により測定し、ＤＵＴ３の良否の判定を行っている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、試験仕様として、ＣＤＳ波形の高速なセトリングが要求されている。しかし、ＣＤＳ波形は、基準レベルと信号レベルとの電位差が大きく、Ａ／Ｄ変換器２で高速セトリングを実現することが困難になってきた。
【０００７】
そこで、本発明の目的は、高速なＣＤＳ波形を出力できるテストシステムを実現することにある。
【課題を解決するための手段】
【０００８】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
相関二重サンプリング波形を処理する被試験対象を試験するテストシステムにおいて、
前記相関二重サンンプリング波形の信号レベルデータ、切替信号を出力するＩＣテスタと、
このＩＣテスタの信号レベルデータをアナログ信号に変換するＤ／Ａ変換器と、
このＤ／Ａ変換器のアナログ信号と基準レベル電圧とを、前記ＩＣテスタの切替信号により切り替えて、前記相関二重サンプリング波形を出力するＣＤＳ波形発生部と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明であって、
ＣＤＳ波形発生部は、
Ｄ／Ａ変換器の出力と基準レベル電圧とを切替信号により切り換えて、前記被試験対象に対して出力する切替部を有することを特徴とするものである。
請求項３記載の発明は、請求項２記載の発明であって、
ＣＤＳ波形発生部は、
切替部の出力を入力し、新たな基準レベル電圧を加算して、反転を行い、被試験対象に出力する反転加算増幅器を設けたことを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明であって、
ＣＤＳ波形発生部の出力経路上に設けられ、電流を吸引する第１の電流源と、
ＣＤＳ波形発生部の出力経路上に設けられ、電流を供給する第２の電流源と、
ＣＤＳ波形発生部の出力と被試験対象の入力波形とを比較し、前記第１，２の電流源を制御する比較部と
を備えたことを特徴とするものである。
請求項５記載の発明であって、請求項４記載の発明であって、
比較部は、
ＣＤＳ波形発生部の出力を遅延させるディレイラインと、
このディレイラインの出力を増幅するアンプと、
このアンプの出力をハイ側電圧、ロウ側電圧に分圧する分圧抵抗と、
この分圧抵抗のハイ側電圧と被試験対象の入力波形とを比較し、第１の電流源を制御する第１のコンパレータと、
前記分圧抵抗のロウ側電圧と被試験対象の入力波形とを比較し、第２の電流源を制御する第２のコンパレータと
を有することを特徴とするものである。
【発明の効果】
【０００９】
本発明によれば、ＩＣテスタの信号レベルデータをＤ／Ａ変換器によりアナログ信号に変換し、このアナログ信号と基準レベル電圧とを、ＣＤＳ波形発生部がＩＣテスタの切替信号により切り替えて、相関二重サンプリング波形を作成するので、Ｄ／Ａ変換器の出力振幅範囲を小さく抑えることができる。これにより、高速な相関二重サンプリング波形を出力できる。また、ＣＤＳ波形発生部が入力する基準電圧を変更するだけなので、基準レベル電圧の変更が容易に行える。
【００１０】
請求項４，５によれば、比較部が、ＣＤＳ波形発生部の出力と被試験対象の入力とを比較し、第１、第２の電流源による電流の吸引、供給の制御を行うので、被試験対象の負荷容量が大きくても、高速で、高精度の相関二重サンプリング波形を被試験対象に入力することができる。
【発明を実施するための最良の形態】
【００１１】
以下本発明を、図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。
【００１２】
図１において、ＩＣテスタ１０は、ドライバ１１，１２、ＤＣモジュール１３等からなる。ドライバ１１は、ＣＤＳ波形の信号レベルデータを出力する。ドライバ１２は、切替信号を出力する。ＤＣモジュール１３は、基準レベル電圧（−Ｖｒｅｆ）を出力する。パフォーマンスボード２０はプリント基板で、ＩＣテスタ１０に電気的に接続し、Ｄ／Ａ変換器３０、ＣＤＳ波形発生部４０が設けられる。Ｄ／Ａ変換器３０は、ＩＣテスタ１０の信号レベルデータをアナログ信号に変換する。ＣＤＳ波形発生部４０は、アナログスイッチ４１、反転加算増幅器４２からなり、ＩＣテスタ１０のドライバ１２、ＤＣモジュール１３の出力、Ｄ／Ａ変換器３０出力を入力し、ＣＤＳ波形を出力する。アナログスイッチ４１は、Ｄ／Ａ変換器３０の出力とグランド電位とを、ドライバ１２の出力により切り換え、出力する。反転加算増幅器４２は、アナログスイッチ４１の出力とＤＣモジュール１３の出力とを加算し、反転して出力する。プローブカード５０はプリント基板で、パフォーマンスボード２０と電気的に接続する。ＤＵＴ６０は、例えば、ＣＭＯＳイメージセンサで、プローブカード５０と電気的に接続し、ＣＤＳ波形を処理する。
【００１３】
このような装置の動作を以下に説明する。図２は図１に示す装置の動作を説明する図である。（ａ）はＤ／Ａ変換器３０の出力、（ｂ）はアナログスイッチ４１の出力、（ｃ）は反転加算増幅器４２の出力である。
【００１４】
ＩＣテスタ１０のドライバ１１がＣＤＳ波形の信号レベルデータを出力し、Ｄ／Ａ変換器３０がアナログ信号に変換し、信号レベルのみの波形を出力する。このとき、ドライバ１２から切替信号を出力し、この切替信号により、アナログスイッチ４１が、Ｄ／Ａ変換器３０の出力とグランド電位とを切り換えて出力する。そして、反転加算増幅器４２が、ＤＣモジュール１３の出力（−Ｖｒｅｆ）とアナログスイッチ４１の出力を加算し、反転して、信号レベルと基準レベル電圧（Ｖｒｅｆ）からなるＣＤＳ波形を、プローブカード５０を介して、ＤＵＴ６０に出力する。ＤＵＴ６０は、内部のＡ／Ｄ変換器によりデジタルデータに変換して処理を行い、出力を行う。この出力により、ＩＣテスタ１０が、図示しないコンパレータ等により信号を入力し、期待値パターンと比較し、ＤＵＴの良否の判定を行っている。
【００１５】
このように、アナログスイッチ４１が、Ｄ／Ａ変換器３０と基準レベル電圧となるグランド電位とを切り換えて、ＣＤＳ波形を作成するので、Ｄ／Ａ変換器３０の出力振幅範囲を小さく抑えることができる。これにより、高速なＣＤＳ波形を出力できる。
【００１６】
また、基準レベル電圧を変更する場合、ＤＣモジュール１３の出力レベルを変更するだけでよいので、変更が容易に行える。
【００１７】
次に第２の実施例を図３に示し説明する。ここで、図１と同一のものは同一符号を付し説明を省略し、ＣＤＳ波形発生部４０の内部回路は、反転加算増幅器４２を除いて図示を省略する。図３において、アンプＡ、バッファＢ１、コンパレータＣ１，Ｃ２、ディレイラインＤ、電流源Ｉ１，Ｉ２、抵抗Ｒ１，Ｒ２はパフォーマンスボード２０に設けられている。バッファＢ２は、プローブカード５０に設けられている。
【００１８】
バッファＢ１は、ＣＤＳ波形発生部４０の反転加算増幅器４２の出力が入力される。電流源Ｉ１は、バッファＢ１の出力端から電流を吸引する。電流源Ｉ２は、バッファＢ１の出力端に電流を供給する。ディレイラインＤは、ＣＤＳ波形発生部４０の反転加算増幅器４２の出力を遅延させ、出力する。アンプＡは、ディレイラインＤの出力を入力する。抵抗Ｒ１は、一端がアンプＡの出力端に接続され、抵抗Ｒ２は、一端が抵抗Ｒ１の他端に接続され、他端が接地される。コンパレータＣ１は、抵抗Ｒ１の一端に非反転入力端子が接続され、出力が電流源Ｉ１を制御する。コンパレータＣ２は、抵抗Ｒ１，Ｒ２の接続点に反転入力端子が接続され、出力が電流源Ｉ２を制御する。バッファＢ２は、ＤＵＴ６０の入力端（バッファＢ１の出力端）に入力端が接続され、出力端がバッファＢ２の出力端に接続され、他端がコンパレータＣ１の反転入力端子、コンパレータＣ２の非反転入力端子に接続される。そして、ディレイラインＤ、アンプＡ、抵抗Ｒ１，Ｒ２、コンパレータＣ１，Ｃ２は、比較部７０を構成する。
【００１９】
このような装置の動作を以下に説明する。ここで、抵抗Ｒ２の一端の電位は、ＣＤＳ波形発生部４０の出力の１．１倍、抵抗Ｒ１，Ｒ２の接続点電位は、ＣＤＳ波形発生部４０の出力の０．９倍になるように、アンプＡの増幅値、抵抗Ｒ１，Ｒ２の抵抗値により設定されているとする。
【００２０】
図１に示す装置と同様に、ＩＣテスタ１０のドライバ１１がＣＤＳ波形の信号レベルデータ、ドライバ１２から切替信号、ＤＣモジュール１３の出力により、ＣＤＳ波形発生部４０がＣＤＳ波形をバッファＢ１、ディレイラインＤに対して出力する。バッファＢ１は、プローブカード５０を介して、ＤＵＴ６０に出力する。そして、バッファＢ２は、ＤＵＴ６０に入力されるＣＤＳ波形を、コンパレータＣ１，Ｃ２に入力する。一方、ディレイラインＤは、ＣＤＳ波形を遅延させ、アンプＡで増幅され、抵抗Ｒ１，Ｒ２で分圧される。コンパレータＣ１は、ＤＵＴ６０に入力される波形が、比較波形より大きい場合、電流源Ｉ１に電流を吸引させる。コンパレータＣ２は、ＤＵＴ６０に入力される波形が、比較波形より小さい場合、電流源Ｉ２が電流を供給させる。この結果、ＤＵＴ６０の負荷容量ＣＬに対して、充電、放電を適切に行う。その他の動作は、図１に示す装置と同様なので説明を省略する。
【００２１】
このように、コンパレータＣ１，Ｃ２により、ＣＤＳ波形発生部４０の出力とＤＵＴ６０の入力とを比較し、電流源Ｉ１，Ｉ２による電流の吸引、供給の制御を行うので、ＤＵＴ６０の負荷容量が大きくても、高速で、高精度のＣＤＳ波形をＤＵＴ６０に入力することができる。
【００２２】
なお、反転加算増幅器４２を設ける構成を示したが、Ｄ／Ａ変換器３０が実際の信号レベル電圧を出力する構成で、アナログスイッチ４１が切り替えるグランド電位をＶｒｅｆにすれば、反転加算増幅器４２を設ける必要がない。
【００２３】
また、グランド電位の代わりにＤＣモジュール１３を接続し、反転加算増幅器４２の代わりに反転だけ行う反転増幅器を設ける構成でもよい。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施例を示した構成図である。
【図２】図１に示す装置の動作を説明する図である。
【図３】本発明第２の実施例を示した構成図である。
【図４】従来のテストシステムの構成を示した図である。
【符号の説明】
【００２５】
１０  ＩＣテスタ
３０  Ｄ／Ａ変換器
４０  ＣＤＳ波形発生部
４１  アナログスイッチ
４２  反転加算増幅器
６０  ＤＵＴ
７０  比較部
Ａ  アンプ
Ｃ１，Ｃ２  コンパレータ
Ｄ  ディレイライン
Ｒ１，Ｒ２  抵抗
【図１】
2007303898.tif 000003
【図２】
2007303898.tif 000004
【図３】
2007303898.tif 000005
【図４】
2007303898.tif 000006