(57)【要約】【課題】最適な垂直伸長処理を簡単に行うことができるコスト安価な液晶表示装置を提供する。【解決手段】主制御部は、１水平走査期間内において、隣り合う２本のゲートバスラインにゲートパルス信号（ｎ−２）、（ｎ−３）を同時に出力することにより、表示画像を垂直方向で伸長する垂直伸長処理を行うときに、２本のゲートバスラインの一方及び他方へのゲートパルス信号（ｎ−２）、（ｎ−３）の出力時間を互いに異ならせる。【選択図】図３
2007240861.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に配列された複数のゲートバスライン及び複数のソースバスラインと、
ゲート及びソースがそれぞれ前記ゲートバスライン及び前記ソースバスラインに接続された複数のトランジスタと、
前記複数のトランジスタのドレインにそれぞれ接続された複数の画素電極と、
液晶層と、
前記液晶層を介在させて前記画素電極に対向するように設けられた共通電極と、
前記共通電極と前記複数の各画素電極との間に形成された画素容量部と、
前記ゲートをオン状態にするゲートパルス信号を前記複数のゲートバスラインに順次出力するとともに、表示画像に応じた電圧信号を前記ソースバスラインに出力する制御部とを備えた液晶表示装置であって、
前記制御部は、１水平走査期間内において、隣り合う２本の前記ゲートバスラインに前記ゲートパルス信号を同時に出力して、表示画像を垂直方向で伸長する垂直伸長処理を行うときに、前記２本のゲートバスラインの一方及び他方への前記ゲートパルス信号の出力時間を互いに異ならせることを特徴とする液晶表示装置。
【請求項２】
前記複数のゲートバスラインには、Ｎ本（Ｎは２以上の整数）のゲートバスラインが含まれており、
前記制御部は、前記複数のゲートバスラインに対し、第Ｎ番目から第１番目のゲートバスラインに向かう逆走査方向で、前記ゲートパルス信号を順次出力するように構成され、かつ、
前記制御部は、表示画像に対する前記垂直伸長処理を行うときに、前記２本のゲートバスラインのうち、前記逆走査方向で前側のゲートバスラインへの前記ゲートパルス信号の出力時間よりも、前記逆走査方向で後側のゲートバスラインへの前記ゲートパルス信号の出力時間を短くする請求項１に記載の液晶表示装置。
【請求項３】
前記複数のゲートバスラインには、Ｎ本（Ｎは２以上の整数）のゲートバスラインが含まれており、
前記制御部は、前記複数のゲートバスラインに対し、第１番目から第Ｎ番目のゲートバスラインに向かう正走査方向で、前記ゲートパルス信号を順次出力するように構成され、かつ、
前記制御部は、表示画像に対する前記垂直伸長処理を行うときに、前記２本のゲートバスラインのうち、前記正走査方向で前側のゲートバスラインへの前記ゲートパルス信号の出力時間よりも、前記正走査方向で後側のゲートバスラインへの前記ゲートパルス信号の出力時間を長くする請求項１に記載の液晶表示装置。
【請求項４】
前記制御部は、前記垂直伸長処理を行うときに、前記前側のゲートバスラインへの前記ゲートパルス信号の出力回数よりも、前記後側のゲートバスラインへの前記ゲートパルス信号の出力回数を多くする請求項３に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリックス駆動方式の液晶表示装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置では、一般的に、画素毎にアクティブ素子としての薄膜トランジスタを設けて、液晶層を画素単位に駆動可能なアクティブマトリックス駆動方式が用いられている。つまり、このような液晶表示装置では、複数のゲートバスライン及び複数のソースバスラインがマトリックス状に配列されており、これらのゲートバスライン及びソースバスラインには、画素毎に設置された画素電極にドレインが接続された上記薄膜トランジスタのゲート及びソースがそれぞれ接続されている。そして、この液晶表示装置では、複数のゲートバスラインを順次オン状態にする線順次走査を行うとともに、ソースバスラインを介して表示画像（映像信号）に応じた電圧信号を画素電極に出力することにて液晶層が画素単位に駆動されて、当該表示画像が表示されるようになっている。
【０００３】
また、上記のような液晶表示装置では、表示画像の種類やユーザにて選択された当該液晶表示装置での表示モード等によっては、表示画像を垂直方向に伸長する垂直伸長処理を行うことが求められる。それ故、在来の液晶表示装置では、メモリを設置して外部からの映像信号を前記メモリの内部に保持させつつ、垂直方向で隣り合う２つの表示ラインに対して同じ映像信号に応じた画像を表示させることにより、表示画像を垂直方向で伸長して表示させていた。しかしながら、このような垂直伸長処理では、メモリを用いることが要求されるため、液晶表示装置のコストアップを招いた。さらには、メモリからの映像信号の出力タイミングを制御する必要が生じて、垂直伸長処理及び液晶表示装置の駆動制御が複雑になった。
【０００４】
そこで、従来の液晶表示装置では、隣り合う２本のゲートバスラインに対して、ゲートをオン状態にするゲートパルス信号を同一のタイミングで与えて同時に走査することにより、メモリを用いることなく、表示画像に対する垂直伸長処理を行うことが提案されている（例えば、下記特許文献１参照。）。
【０００５】
また、上記従来例の液晶表示装置では、その液晶パネルに設けられた共通電極に供給する共通電位に補正電圧を加えることにより、垂直伸長処理を行った際に生じる横縞現象を抑えることが示されている。
【０００６】
すなわち、液晶表示装置では、ゲートとドレインとの間などに浮遊容量が生じており、垂直伸長処理を行う２つの表示ラインにおいて、ゲートパルス信号をオフする際に、画素電極と共通電極との間の画素容量部に供給・保持される電圧が上記浮遊容量に影響されて互いに相違する。この結果、２つの表示ラインにおいて、同じ映像信号に応じた同一の電圧信号をソースバスラインから供給したときでも、当該２つの表示ラインでの各輝度が均一なものとならずに、液晶表示装置の表示面に横縞現象として視認された。
【０００７】
これに対して、上記従来例の液晶表示装置では、上記補正電圧を発生可能な共通電極駆動回路を設け、垂直伸長処理を行う２つの表示ラインの輝度が均一となるように、各表示ラインの共通電極に対する供給電圧を補正電圧にて変更させることによって横縞現象を抑えることが可能とされていた。
【特許文献１】特開２００２−１７５０５９号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、上記のような従来の液晶表示装置では、垂直伸長処理時での２つの表示ラインでの輝度差を解消するために、上記補正電圧を発生可能な共通電極駆動回路等の画素容量部に保持させる保持電圧を変更するための電源回路を設けていた。
【０００９】
ところが、上記のような浮遊容量は、薄膜トランジスタや画素電極の種類、あるいは液晶層や画素容量部の大きさ等の液晶表示装置の構成に応じて異なる。このため、従来の液晶表示装置では、当該装置毎に上記電源回路を設計して設置する必要があり、最適な垂直伸長処理を簡単に行うことができずに、液晶表示装置のコストアップを招くという問題点があった。
【００１０】
上記の課題に鑑み、本発明は、最適な垂直伸長処理を簡単に行うことができるコスト安価な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために、本発明にかかる液晶表示装置は、マトリックス状に配列された複数のゲートバスライン及び複数のソースバスラインと、
ゲート及びソースがそれぞれ前記ゲートバスライン及び前記ソースバスラインに接続された複数のトランジスタと、
前記複数のトランジスタのドレインにそれぞれ接続された複数の画素電極と、
液晶層と、
前記液晶層を介在させて前記画素電極に対向するように設けられた共通電極と、
前記共通電極と前記複数の各画素電極との間に形成された画素容量部と、
前記ゲートをオン状態にするゲートパルス信号を前記複数のゲートバスラインに順次出力するとともに、表示画像に応じた電圧信号を前記ソースバスラインに出力する制御部とを備えた液晶表示装置であって、
前記制御部は、１水平走査期間内において、隣り合う２本の前記ゲートバスラインに前記ゲートパルス信号を同時に出力して、表示画像を垂直方向で伸長する垂直伸長処理を行うときに、前記２本のゲートバスラインの一方及び他方への前記ゲートパルス信号の出力時間を互いに異ならせることを特徴とするものである。
【００１２】
上記のように構成された液晶表示装置では、表示画像に対する上記垂直伸長処理を行うときに、制御部が２本のゲートバスラインの一方及び他方へのゲートパルス信号の出力時間を互いに異ならせているので、一方及び他方のゲートバスラインに接続されたトランジスタのゲートをオン状態で維持するオン時間を相違させることができる。これにより、液晶表示装置の内部に生じている浮遊容量の悪影響を排除しつつ、垂直伸長処理対象の２つの各画素容量部に保持させる保持電圧を最適に変更することができる。また、上記従来例と異なり、上記２つの各画素容量部に保持させる保持電圧を変更するための電源回路を液晶表示装置の構成に応じて設計して設置する必要がない。従って、最適な垂直伸長処理を簡単に行うことができるとともに、液晶表示装置をコスト安価に構成することが可能となる。
【００１３】
また、上記液晶表示装置において、前記複数のゲートバスラインには、Ｎ本（Ｎは２以上の整数）のゲートバスラインが含まれており、
前記制御部は、前記複数のゲートバスラインに対し、第Ｎ番目から第１番目のゲートバスラインに向かう逆走査方向で、前記ゲートパルス信号を順次出力するように構成され、かつ、
前記制御部は、表示画像に対する前記垂直伸長処理を行うときに、前記２本のゲートバスラインのうち、前記逆走査方向で前側のゲートバスラインへの前記ゲートパルス信号の出力時間よりも、前記逆走査方向で後側のゲートバスラインへの前記ゲートパルス信号の出力時間を短くしてもよい。
【００１４】
この場合、上記後側のゲートバスラインに接続された後側のトランジスタが上記前側のゲートバスラインに接続された前側のトランジスタよりも先にオフ状態とされる。これにより、前側のトランジスタを介して電圧が印加される画素容量部での保持電圧が、後側のトランジスタのオフ動作及び上記浮遊容量によって引き下げられるのを防ぐことができ、上記垂直伸長処理を行ったときに横縞現象が現れるのを確実に防止することができる。
【００１５】
また、上記液晶表示装置において、前記複数のゲートバスラインには、Ｎ本（Ｎは２以上の整数）のゲートバスラインが含まれており、
前記制御部は、前記複数のゲートバスラインに対し、第１番目から第Ｎ番目のゲートバスラインに向かう正走査方向で、前記ゲートパルス信号を順次出力するように構成され、かつ、
前記制御部は、表示画像に対する前記垂直伸長処理を行うときに、前記２本のゲートバスラインのうち、前記正走査方向で前側のゲートバスラインへの前記ゲートパルス信号の出力時間よりも、前記正走査方向で後側のゲートバスラインへの前記ゲートパルス信号の出力時間を長くしてもよい。
【００１６】
この場合、上記後側のゲートバスラインに接続された後側のトランジスタが上記前側のゲートバスラインに接続された前側のトランジスタよりも長い時間オン状態で維持される。これにより、後側のトランジスタを介して電圧が印加される画素容量部での保持電圧が、上記浮遊容量に起因して前側のトランジスタを介して電圧が印加される画素容量部での保持電圧よりも小さくなるのを防ぐことができ、上記垂直伸長処理を行ったときに横縞現象の発生をより少なくすることができる。
【００１７】
また、上記液晶表示装置において、前記制御部は、前記垂直伸長処理を行うときに、前記前側のゲートバスラインへの前記ゲートパルス信号の出力回数よりも、前記後側のゲートバスラインへの前記ゲートパルス信号の出力回数を多くすることが好ましい。
【００１８】
この場合、後側のトランジスタを介して電圧が印加される画素容量部での保持電圧が、上記浮遊容量に起因して前側のトランジスタを介して電圧が印加される画素容量部での保持電圧よりも小さくなるのを確実に防ぐことができ、上記垂直伸長処理を行ったときに横縞現象の発生をより確実に少なくすることができる。
【発明の効果】
【００１９】
本発明によれば、最適な垂直伸長処理を簡単に行うことができるコスト安価な液晶表示装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の液晶表示装置の好ましい実施形態について、図面を参照しながら説明する。
【００２１】
［第１の実施形態］
図１は、本発明の第１の実施形態にかかる液晶表示装置の要部構成を説明する図である。図において、本実施形態の液晶表示装置では、液晶層（図示せず）を画素単位に駆動する制御部として、外部からの映像信号や制御信号を入力してデータ処理するコントローラ１と、このコントローラ１に比べて上記液晶層の近傍に設置されたソースドライバ５及びゲートドライバ６とが設けられている。
【００２２】
また、液晶表示装置には、その液晶パネル（図示せず）の有効表示領域に設けられた複数（例えば、２３４本）のゲートバスラインＧ１〜ＧＮと、複数（例えば、１２００（＝４００×３（ＲＧＢ））本）のソースバスラインＳ１〜ＳＭとが設置されている。これらのゲートバスラインＧ１〜ＧＮ及びソースバスラインＳ１〜ＳＭは、図１に示すように、上記液晶層に対しマトリックス状に配列されており、当該マトリックス状に区画された各領域には液晶表示装置（液晶パネル）の画素が形成されている。なお、図１にＧ０にて例示するゲートバスラインは、画像表示に寄与しない画素用のものであり、液晶表示装置では、有効表示領域の最上部及び最下部のゲートバスラインＧ１、ＧＮに接続された画素を他の部分の画素と同一条件で駆動させて、当該最上部及び最下部での輝度ムラの発生を極力防ぐようになっている。なお、図１はあくまで一例であり、ダミー画素、ライン等がさらに設けられた構成としてもよい。
【００２３】
また、各ゲートバスラインＧ１〜ＧＮには、上記画素毎に設けられたトランジスタとしての薄膜トランジスタ（ＴＦＴ）Ｔｒのゲートが接続されており、ゲートドライバ６からのゲートパルス信号により、各薄膜トランジスタＴｒのゲートはオン状態またはオフ状態に切り換えられる。また、これらのゲートバスラインＧ１〜ＧＮでは、後に詳述するように、逆走査方向で線順次走査が行われるようになっており、各ゲートバスラインＧ１〜ＧＮに接続された複数の薄膜トランジスタＴｒが対応するゲートバスライン毎に順次スイッチング動作を行うことで図１の左右方向に並べられた複数の画素を含んだ表示ライン毎に画像表示を行えるように構成されている。
【００２４】
また、各ソースバスラインＳ１〜ＳＭには、薄膜トランジスタＴｒのソースが接続されており、上記映像信号に応じた電圧信号がソースドライバ５から入力されるようになっている。
【００２５】
薄膜トランジスタＴｒのドレインには、上記画素毎に設けられた画素電極Ｄが接続されている。この画素電極Ｄは、ＩＴＯ膜等の透明電極により構成されたものであり、ゲートバスラインＧ１〜ＧＮ、ソースバスラインＳ１〜ＳＭ、及び薄膜トランジスタＴｒとともに、液晶層を狭持する一対の透明基板（図示せず）の一方側に設けられている。また、上記一対の透明基板の他方側には、液晶層を介在させて画素電極Ｄに対向配置されるとともに、透明電極により構成された共通電極（対向電極）ＣＯＭが設けられている。
【００２６】
また、各画素では、画素電極Ｄと共通電極ＣＯＭとの間に画素容量ＣＬｃが形成されている。さらに、各画素では、画素電極Ｄと上記透明基板の他方側に設けられた補助電極（図示せず）との間に補助容量Ｃｓが形成されている。そして、各画素では、画素容量ＣＬｃ及び補助容量Ｃｓが画素電極Ｄと共通電極ＣＯＭとの間に形成された画素容量部を構成しており、上記電圧信号に応じた電圧が対応する薄膜トランジスタＴｒのドレインから供給されて、当該画素容量部に保持電圧として保持されるようになっている。
【００２７】
コントローラ１には、例えばＩＣを用いて各々構成された主制御部２及び階調制御部３と、例えばＥＥＰＲＯＭを含んだ記憶部４とが設けられている。また、コントローラ１は、その内部、及びソースドライバ５、ゲートドライバ６、並びに液晶表示装置全体を統括的に制御する主制御装置（図示せず）との各間で、例えばＩ2Ｃプロトコルで定められたシリアル通信を行うように構成されている。つまり、コントローラ１の主制御部２には、上記主制御装置から映像信号及び制御信号の各データが上記プロトコルに基づくシリアル通信で入力される。また、主制御部２は、入力した映像信号及び制御信号に基づいて、階調制御部３、記憶部４、ソースドライバ５、ゲートドライバ６への指示信号を生成して、対応する各部に出力する。
【００２８】
階調制御部３は、ソースドライバ５での階調基準電源を構成するものであり、主制御部２からの指示信号に基づいて、１水平走査期間毎に極性を反転した階調基準電源の電圧信号をソースドライバ５に対し出力するようになっている。また、ソースドライバ５は、入力された映像信号に基づいて、各画素での当該映像信号に応じた電圧値を決定する。そして、ソースドライバ５は、対応するソースバスラインＳ１〜ＳＭに対して映像信号（表示画像）の輝度に応じた電圧信号を出力する。これにより、各画素では、上記画素容量部に輝度に応じた電圧が印加、保持されて、画像を適切な輝度で表示することが可能となる。
【００２９】
また、記憶部４には、コントローラ１の各部で使用されるプログラムのデータが予め格納されている。
【００３０】
また、主制御部２には、図２も参照して、ゲートクロック信号生成部２ａ、第１モード信号生成部２ｂ、及び第２モード信号生成部２ｃが機能的に設けられている。つまり、ゲートクロック信号生成部２ａ、第１モード信号生成部２ｂ、及び第２モード信号生成部２ｃは、それぞれ別個のハードウェアとして設けられる必要はなく、これらの生成部２ａ〜２ｃがソフトウェア的な処理で実現されれば、主制御部２のハードウェアの構成は任意である。また、主制御部２は、上記映像信号及び制御信号に基づいて、ゲートドライバ６内に設けられたゲートパルス信号出力部６ａへの駆動信号を生成する。そして、主制御部２が、ゲートドライバ６に駆動信号を出力すると、ゲートパルス信号出力部６ａは、駆動信号に従って、各ゲートバスラインＧ１〜ＧＮに対し接続された薄膜トランジスタＴｒのゲートをオン状態にするゲートパルス信号を順次出力する。つまり、ゲートパルス信号出力部６ａがゲートパルス信号を各ゲートバスラインＧ１〜ＧＮに対し出力すると、対応するゲートバスラインＧ１〜ＧＮでは、ゲートドライバ６との間に設けられた信号線の電圧がローレベル（以下、“Ｌレベル”という。）からハイレベル（以下、“Ｈレベル”という。）に変更されて、ゲート及びその薄膜トランジスタＴｒはオフ状態からオン状態にされる。
【００３１】
また、主制御部２は、Ｎ（Ｎは２以上の整数）本のゲートバスラインＧ１〜ＧＮに対して、第Ｎ番目から第１番目のゲートバスラインＧＮ〜Ｇ１に向かう逆走査方向で、ゲートドライバ６からゲートパルス信号を順次出力させるように構成されている。
【００３２】
また、主制御部２では、ゲートドライバ６と、ゲートクロック信号生成部２ａ、第１モード信号生成部２ｂ、及び第２モード信号生成部２ｃとの各間に設けられた信号線の電圧をＨレベルまたはＬレベルとすることにより、上記制御信号などに従って、液晶パネルでの表示モードを表示ライン毎に変更できるようになっている。
【００３３】
詳細には、ゲートクロック信号生成部２ａは、制御信号などに基づいて、上記駆動信号に含まれたゲートクロック信号を生成して、ゲートドライバ６に出力する。このゲートクロック信号は、１水平走査期間内に、いずれか１本のゲートバスラインＧ１〜ＧＮに接続された薄膜トランジスタＴｒのゲートをオフ状態からオン状態に切り換え、当該薄膜トランジスタＴｒを少なくとも一度、スイッチング動作させるための基本的な駆動信号である。
【００３４】
また、第１及び第２モード信号生成部２ｂ、２ｃは、制御信号などに基づいて、上記駆動信号に含まれた第１及び第２モード信号をそれぞれ生成して、ゲートドライバ６に出力する。これら第１及び第２モード信号は、液晶パネルでの表示モードを、表示ライン毎に細かく設定するための駆動信号であり、各モード信号の電圧レベルを組み合わせて出力させることにより、主制御部２は、次の表１に示す通常表示モード、垂直伸長表示モード、予備充電表示モード、及び非表示モードのいずれかの表示モードを選択して、ゲートドライバ６に通知する。そして、ゲートドライバ６では、通知された表示モードに従って、１つの表示ラインを駆動させるようになっている。
【００３５】
【表１】
2007240861.tif 000003
【００３６】
具体的には、表１に示すように、第１及び第２モード信号生成部２ｂ、２ｃが第１及び第２モード信号をそれぞれＨレベルでゲートドライバ６に出力したときには、通常表示モードが選択されたことがゲートドライバ６に通知される。この通常表示モードでは、通常の線順次走査、すなわち１水平走査期間において、１つのゲートバスラインだけが走査されて、１つの表示ラインのみ駆動される。
【００３７】
また、第１及び第２モード信号生成部２ｂ、２ｃが第１及び第２モード信号をそれぞれＬレベル及びＨレベルでゲートドライバ６に出力したときには、ゲートドライバ６にて垂直伸長表示モードが選択されたこととして通知される。この垂直伸長表示モードは、表示画像を垂直方向に垂直伸長処理を行うときに選択されるモードである。つまり、垂直伸長表示モードでは、ゲートドライバ６は１水平走査期間内において、隣り合う２本のゲートバスラインにゲートパルス信号を同時に出力するようになっており、２つの表示ラインが同時に駆動され、かつ同じ画像を表示するようになっている。これにより、本実施形態の液晶表示装置では、メモリを使用することなく、表示画像に対する垂直伸長処理を行うことができる。
【００３８】
また、第１及び第２モード信号生成部２ｂ、２ｃが第１及び第２モード信号をそれぞれＨレベル及びＬレベルでゲートドライバ６に出力したときには、ゲートドライバ６にて予備充電表示モードが選択されたこととして通知される。この予備充電表示モードでは、ゲートドライバ６がゲートバスラインに接続された薄膜トランジスタＴｒをオン状態にすることにより、対応する画素容量部への電圧印加を許容して予備充電を行えるようになっている。
【００３９】
また、第１及び第２モード信号生成部２ｂ、２ｃが第１及び第２モード信号をそれぞれＬレベル及びＬレベルでゲートドライバ６に出力したときには、非表示モードが選択されたことがゲートドライバ６に通知される。この非表示モードでは、ゲートパルス信号の電圧レベルをＬレベルで維持することが要求されるモードであり、薄膜トランジスタＴｒをオフ状態で保つことにより、対応する画素容量部に電圧が印加されるのを阻止するようになっている。
【００４０】
ここで、上記のように構成された本実施形態の液晶表示装置の動作について、図３も参照して具体的に説明する。なお、以下の説明では、表示画像を垂直方向で伸長する垂直伸長処理の動作について主に説明する。
【００４１】
液晶表示装置では、図３に示すように、第１及び第２モード信号がともにＨレベルとされて通常表示モードが選択されているときに、同図３の時点Ｔ１において、ゲートクロック信号がＨレベルにされると、第ｎ番目のゲートバスラインＧｎへのゲートパルス信号ｎのみがＨレベルにされる。これにより、ゲートバスラインＧｎに接続された複数の薄膜トランジスタＴｒのみがオン状態とされ、各ソースバスラインＳ１〜ＳＭからの電圧信号が対応する薄膜トランジスタＴｒのソースに出力される。そして、上記電圧信号に応じた電圧が、薄膜トランジスタＴｒのドレイン及び画素電極Ｄを介して画素容量部に供給されて、保持電圧として保持される。その後、時点Ｔ２において、ゲートクロック信号がＬレベルに変更されると、上記ゲートバスラインＧｎへのゲートパルス信号ｎがＬレベルに変更されて、対応する薄膜トランジスタＴｒがオフ状態に切り換えられて、画素容量部での電圧供給が停止される。
【００４２】
続いて、通常表示モードが継続されている時点Ｔ３において、ゲートクロック信号がＨレベルにされると、第（ｎ−１）番目のゲートバスラインＧ（ｎ−１）へのゲートパルス信号（ｎ−１）のみがＨレベルにされる。これにより、ゲートバスラインＧ（ｎ−１）に接続された複数の薄膜トランジスタＴｒのみがオン状態とされる。そして、上述のゲートバスラインＧｎの場合と同様に、各ソースバスラインＳ１〜ＳＭからの電圧信号に応じた電圧が対応する画素容量部に保持電圧として保持された後、時点Ｔ４において、ゲートクロック信号がＬレベルに変更されると、当該画素容量部での電圧供給が停止される。
【００４３】
ここで、図４も参照して、上記画素容量部に保持される保持電圧について、より具体的に説明する。なお、図４では、説明の簡略化のために、各ゲートバスラインＧ（ｎ−１）〜Ｇ（ｎ−４）に設けられた１つの画素構成（薄膜トランジスタＴｒ、画素電極Ｄ等）だけを図示して、同図４の左右方向に沿って設けられている表示ラインＬ（ｎ−１）〜Ｌ（ｎ−４）に含まれた他の画素構成については、その図示及び説明を省略する。また、図４では、薄膜トランジスタＴｒのゲートとドレインとの間に発生している浮遊容量をＣｇｄで示し、ゲートと液晶パネルとの間に発生している浮遊容量をＣｇｐで示している。
【００４４】
図４に示すように、表示ラインＬ（ｎ−１）に含まれた画素では、その薄膜トランジスタＴｒのゲート及びソースが、ゲートバスラインＧ（ｎ−１）及びソースバスラインＳｍに接続されている。そして、上記時点Ｔ３〜Ｔ４の間において、ゲートバスラインＧ（ｎ−１）へのゲートパルス信号（ｎ−１）がＨレベルにされると、ゲートパルス信号（ｎ−１）の電圧Ｖｇ（ｎ−１）は、図４に電圧波形２１で示すように、Ｌレベルの電圧から電圧値Ｖｇ大きいＨレベルの電圧に変更されて、薄膜トランジスタＴｒは、時点Ｔ３〜Ｔ４の間、オン状態で維持される。
【００４５】
また、この時点Ｔ３〜Ｔ４の間では、ソースバスラインＳｍからの電圧信号Ｓｉ１が薄膜トランジスタＴｒに入力される。この結果、画素容量部での保持電圧は、図４に電圧波形３１にて示すように、時点Ｔ３から上昇する。また、時点Ｔ４において、ゲートパルス信号（ｎ−１）がＬレベルに変更されると、保持電圧は、その信号レベルの低減（ゲートパルス信号（ｎ−１）のオフ動作）に応じて、ピーク値からΔＶ（ｎ−１）だけ引き下げられた状態で保持される。
【００４６】
次に、主制御部２が表示ラインＬ（ｎ−２）、Ｌ（ｎ−３）に対して垂直伸長処理を行う場合、図３の時点Ｔ５において、第１モード信号がＬレベルに変更され、ゲートドライバ６において垂直伸長表示モードが選択される。これにより、ゲートドライバ６では、表示ラインＬ（ｎ−２）、Ｌ（ｎ−３）が垂直伸長処理対象の表示ラインであることが判別される。そして、ゲートドライバ６では、表示ラインＬ（ｎ−２）、Ｌ（ｎ−３）用のゲートバスラインＧ（ｎ−２）、Ｇ（ｎ−３）に対し、１水平走査期間１Ｈ内で同時にゲートパルス信号（ｎ−２）、（ｎ−３）をそれぞれ出力する。すなわち、図３の時点Ｔ６において、ゲートクロック信号がＨレベルにされると、ゲートバスラインＧ（ｎ−２）、Ｇ（ｎ−３）へのゲートパルス信号（ｎ−２）、（ｎ−３）をＨレベルにして、対応する薄膜トランジスタＴｒをオン状態とする。
【００４７】
続いて、時点Ｔ７に達すると、第１モード信号がＬレベルからＨレベルに変更され、通常表示モードが選択されたことがゲートドライバ６に伝えられる。そして、ゲートドライバ６では、直ちにゲートパルス信号（ｎ−３）をＬレベルにして、対応する薄膜トランジスタＴｒをオフ状態にして、時点Ｔ７で画素容量部での電圧供給を停止させる。
【００４８】
より具体的には、表示ラインＬ（ｎ−３）に含まれた画素では、ゲートパルス信号（ｎ−３）の電圧Ｖｇ（ｎ−３）は、図４に電圧波形２３で示すように、Ｌレベルの電圧から電圧値Ｖｇ大きいＨレベルの電圧に変更されて、薄膜トランジスタＴｒは、時点Ｔ６〜Ｔ７の間、オン状態で維持される。
【００４９】
また、時点Ｔ６〜Ｔ７の間では、ソースバスラインＳｍからの電圧信号Ｓｉ２が薄膜トランジスタＴｒに入力される。この結果、画素容量部での保持電圧は、図４に電圧波形３３にて示すように、時点Ｔ６から上昇する。また、時点Ｔ７において、ゲートパルス信号（ｎ−３）がＬレベルに変更されると、保持電圧は、その信号レベルの低減（ゲートパルス信号（ｎ−３）のオフ動作）に応じて、ピーク値からΔＶ（ｎ−３）だけ引き下げられた状態で保持される。
【００５０】
さらに、表示ラインＬ（ｎ−３）に含まれた画素では、上述したように、その薄膜トランジスタＴｒのゲートをオン状態で維持するオン時間は、ゲートクロック信号がＨレベルに変更される時点Ｔ６と、第１モード信号がＨレベルに変更される時点Ｔ７との間の期間で規定されている。すなわち、この画素の画素容量部への電圧供給時間は、ゲートクロック信号のＨレベルへの立ち上げタイミングと、第１モード信号のＨレベルへの立ち上げタイミングとの一方のタイミングを変えることによって変更することができ、当該画素容量部の保持電圧も変更することができる。
【００５１】
続いて、図３の時点Ｔ８において、ゲートクロック信号がＬレベルに変更されると、ゲートパルス信号（ｎ−２）がＬレベルに変更されて、対応する薄膜トランジスタＴｒがオフ状態に切り換えられて、その画素容量部での電圧供給が停止される。
【００５２】
より具体的には、表示ラインＬ（ｎ−２）に含まれた画素では、ゲートパルス信号（ｎ−２）の電圧Ｖｇ（ｎ−２）は、図４に電圧波形２２で示すように、Ｌレベルの電圧から電圧値Ｖｇ大きいＨレベルの電圧に変更されて、薄膜トランジスタＴｒは、時点Ｔ６〜Ｔ８の間、オン状態で維持される。
【００５３】
また、時点Ｔ６〜Ｔ８の間では、ソースバスラインＳｍからの電圧信号Ｓｉ２が薄膜トランジスタＴｒに入力される。この結果、画素容量部での保持電圧は、図４に電圧波形３２にて示すように、時点Ｔ６から上昇する。また、時点Ｔ８において、ゲートパルス信号（ｎ−２）がＬレベルに変更されると、保持電圧は、その信号レベルの低減（ゲートパルス信号（ｎ−２）のオフ動作）に応じて、ピーク値からΔＶ（ｎ−２）だけ引き下げられた状態で保持される。
【００５４】
さらに、表示ラインＬ（ｎ−２）に含まれた画素では、上述したように、その薄膜トランジスタＴｒのゲートをオン状態で維持するオン時間は、ゲートクロック信号がＨレベルに変更される時点Ｔ６と、ゲートクロック信号がＬレベルに変更される時点Ｔ８との間の期間で規定されている。すなわち、この画素の画素容量部への電圧供給時間は、ゲートクロック信号のＨレベルへの立ち上げタイミングと、ゲートクロック信号のＬレベルへの立ち下げタイミングとの一方のタイミングを変えることによって変更することができ、当該画素容量部の保持電圧も変更することができる。
【００５５】
続いて、図３の時点Ｔ９に達すると、第１モード信号がＨレベルからＬレベルに変更された後、同図３の時点Ｔ１０において、第２モード信号がＨレベルからＬレベルに変更されると、非表示モードが選択されたことがゲートドライバ６に伝えられる。そして、非表示モードが選択されているときに、ゲートクロック信号が時点Ｔ１１でＨレベルに変更された後、当該ゲートクロック信号が時点Ｔ１２でＬレベルに変更されると、ゲートドライバ６では、垂直伸長処理を行う１水平走査期間１Ｈが終了したことが判別される。
【００５６】
その後、第２モード信号が時点Ｔ１３でＨレベルに変更された後、第１モード信号が時点Ｔ１４でＨレベルに変更されると、ゲートドライバ６では、通常表示モードが選択されたことが判別される。そして、時点Ｔ１５において、ゲートクロック信号がＨレベルにされると、第（ｎ−４）番目のゲートバスラインＧ（ｎ−４）へのゲートパルス信号（ｎ−４）のみがＨレベルにされる。これにより、ゲートバスラインＧ（ｎ−４）に接続された複数の薄膜トランジスタＴｒのみがオン状態とされる。
【００５７】
より具体的には、表示ラインＬ（ｎ−４）に含まれた画素では、ゲートパルス信号（ｎ−４）の電圧Ｖｇ（ｎ−４）は、図４に電圧波形２４で示すように、Ｌレベルの電圧から電圧値Ｖｇ大きいＨレベルの電圧に変更されて、薄膜トランジスタＴｒは、時点Ｔ１５からオン状態とされ、ゲートクロック信号がＬレベルに変更されるまで維持される。また、この薄膜トランジスタＴｒのオン状態の間では、ソースバスラインＳｍからの電圧信号Ｓｉ３が当該薄膜トランジスタＴｒに入力される。この結果、画素容量部での保持電圧は、図４に電圧波形３４にて示すように、時点Ｔ１５から上昇する。そして、ゲートパルス信号（ｎ−４）がＬレベルに変更されると、保持電圧は、その信号レベルの低減（ゲートパルス信号（ｎ−４）のオフ動作）に応じて、ピーク値からΔＶ（ｎ−４）だけ引き下げられた状態で保持される。
【００５８】
以上のように構成された本実施形態では、主制御部２及びゲートドライバ６（制御部）がＮ本のゲートバスラインＧ１〜ＧＮに対して、第Ｎ番目から第１番目のゲートバスラインに向かう逆走査方向で、ゲートパルス信号を出力して、各ゲートバスラインＧ１〜ＧＮを順次オン状態にしている。また、主制御部２及びゲートドライバ６は、表示画像に対する上記垂直伸長処理を行うときに、図３に例示したように、上記逆走査方向で前側のゲートバスラインＧ（ｎ−２）へのゲートパルス信号（ｎ−２）の出力時間よりも、当該逆走査方向で後側のゲートバスラインＧ（ｎ−３）へのゲートパルス信号（ｎ−３）の出力時間を短くしている。これにより、本実施形態では、後側のゲートバスラインＧ（ｎ−３）に接続された後側の薄膜トランジスタＴｒが前側のゲートバスラインＧ（ｎ−２）に接続された前側の薄膜トランジスタＴｒよりも先にオフ状態とすることができる。この結果、前側の薄膜トランジスタＴｒを介して電圧が印加される表示ラインＬ（ｎ−２）の各画素容量部での保持電圧が、後側の薄膜トランジスタＴｒのオフ動作及び上記浮遊容量Ｃｇｐによって引き下げられるのを防ぐことができ、垂直伸長処理を行ったときに横縞現象が現れるのを確実に防止することができる。
【００５９】
具体的にいえば、例えば上記ゲートパルス信号（ｎ−３）のオフタイミングをゲートパルス信号（ｎ−２）のオフタイミングに一致させて、図４の時点Ｔ８でゲートバスラインＧ（ｎ−２）、Ｇ（ｎ−３）を同時にオフ状態に変更すると、表示ラインＬ（ｎ−２）の各画素容量部での保持電圧では、ゲートパルス信号（ｎ−３）のオフ動作に応じて、ピーク値からΔＶ（ｎ−２）だけでなく、図４にΔＶＸにて示す電圧分がさらに引き下げられる。すなわち、上記ピーク値からの引き下げられる電圧ΔＶは、ゲートパルス信号の電圧値Ｖｇ、画素容量部の画素容量ＣＬｃ及び補助容量Ｃｓ、浮遊容量Ｃｇｐ、Ｃｇｄを用いた下記の（１）式で求められる。
【００６０】
ΔＶ＝ΔＶ（ｎ−２）＋ΔＶＸ＝Ｖｇ×（Ｃｇｐ＋Ｃｇｄ）／（ＣＬｃ＋Ｃｓ＋Ｃｇｐ＋Ｃｇｄ）                                ――（１)式
これに対して、本実施形態では、ゲートパルス信号（ｎ−３）のオフタイミングがゲートパルス信号（ｎ−２）のオフタイミングよりも先に設定されているので、表示ラインＬ（ｎ−２）の各画素容量部での保持電圧では、上記電圧分ΔＶＸの発生が防がれている。すなわち、表示ラインＬ（ｎ−２）の各画素容量部でのピーク値から引き下げられる電圧ΔＶ（ｎ−２）は、下記の（２）式で求められるものであり、表示ラインＬ（ｎ−３）の各画素容量部での引き下げられる電圧ΔＶ（ｎ−３）と一致させることができる。
【００６１】
ΔＶ（ｎ−２）＝ΔＶ（ｎ−３）＝Ｖｇ×Ｃｇｄ／（ＣＬｃ＋Ｃｓ＋Ｃｇｐ＋Ｃｇｄ）                                          ――（２)式
また、電圧ΔＶ（ｎ−２）は、上記表示ラインＬ（ｎ−１）、Ｌ（ｎ−４）の各画素容量部での引き下げられる電圧ΔＶ（ｎ−１）、ΔＶ（ｎ−４）とも一致させることができることから、垂直伸長処理対象の表示ラインＬ（ｎ−２）、Ｌ（ｎ−３）と処理対象以外の表示ラインＬ（ｎ−１）、Ｌ（ｎ−４）との輝度を同一にすることができる。
【００６２】
以上のように、本実施形態では、浮遊容量Ｃｇｐの悪影響を排除しつつ、垂直伸長処理対象の２つの各画素容量部に保持させる保持電圧を最適に変更することができ、２つの表示ラインＬ（ｎ−２）、Ｌ（ｎ−３）を均一な輝度で表示させることが可能となる。また、本実施形態では、上記従来例と異なり、上記２つの各画素容量部に保持させる保持電圧を変更するための電源回路を液晶表示装置の構成に応じて設計して設置する必要がない。従って、本実施形態では、最適な垂直伸長処理を簡単に行うことができるとともに、液晶表示装置をコスト安価に構成することが可能となる。
【００６３】
［第２の実施形態］
図５は、本発明の第２の実施形態にかかる液晶表示装置における垂直伸長処理でのゲートパルス信号の出力タイミングの一例を示すタイミングチャートである。図において、本実施形態と上記第１の実施形態との主な相違点は、複数のゲートバスラインＧ１〜ＧＮに対して、第１番目から第Ｎ番目のゲートバスラインＧ１〜ＧＮに向かう正走査方向で、ゲートドライバからのゲートパルス信号が順次出力される点である。さらに、上記垂直伸長処理を行うときに、正走査方向で前側のゲートバスラインへのゲートパルス信号の出力時間よりも、正走査方向で後側のゲートバスラインへのゲートパルス信号の出力時間を長くした点である。なお、上記第１の実施形態と共通する要素については、同じ符号を付して、その重複した説明を省略する。
【００６４】
すなわち、図５に例示するように、本実施形態では、主制御部２は、Ｎ（Ｎは２以上の整数）本のゲートバスラインＧ１〜ＧＮに対して、第１番目から第Ｎ番目のゲートバスラインＧ１〜ＧＮに向かう正走査方向で、ゲートドライバ６からゲートパルス信号を順次出力させるように構成されている。
【００６５】
具体的には、第１及び第２モード信号がともにＨレベルとされて通常表示モードが選択されているときに、図５の時点Ｔ１６において、ゲートクロック信号がＨレベルにされると、第１番目のゲートバスラインＧ１へのゲートパルス信号１のみがＨレベルにされる。これにより、ゲートバスラインＧ１に接続された複数の薄膜トランジスタＴｒのみがオン状態とされ、各ソースバスラインＳ１〜ＳＭからの電圧信号が対応する薄膜トランジスタＴｒのソースに出力される。そして、上記電圧信号に応じた電圧が、薄膜トランジスタＴｒのドレイン及び画素電極Ｄを介して画素容量部に供給されて、保持電圧として保持される。その後、時点Ｔ１７において、ゲートクロック信号がＬレベルに変更されると、上記ゲートバスラインＧ１へのゲートパルス信号１がＬレベルに変更されて、対応する薄膜トランジスタＴｒがオフ状態に切り換えられて、画素容量部での電圧供給が停止される。
【００６６】
続いて、通常表示モードが継続されている時点Ｔ１８において、ゲートクロック信号がＨレベルにされると、第２番目のゲートバスラインＧ２へのゲートパルス信号２のみがＨレベルにされる。これにより、ゲートバスラインＧ２に接続された複数の薄膜トランジスタＴｒのみがオン状態とされる。そして、上述のゲートバスラインＧ１の場合と同様に、各ソースバスラインＳ１〜ＳＭからの電圧信号に応じた電圧が対応する画素容量部に保持電圧として保持された後、時点Ｔ１９において、ゲートクロック信号がＬレベルに変更されると、当該画素容量部での電圧供給が停止される。
【００６７】
ここで、図６も参照して、上記画素容量部に保持される保持電圧について、より具体的に説明する。なお、図６では、説明の簡略化のために、各ゲートバスラインＧ２〜Ｇ５に設けられた１つの画素構成（薄膜トランジスタＴｒ、画素電極Ｄ等）だけを図示して、同図６の左右方向に沿って設けられている表示ラインＬ２〜Ｌ５に含まれた他の画素構成については、その図示及び説明を省略する。また、図６では、薄膜トランジスタＴｒのゲートとドレインとの間に発生している浮遊容量をＣｇｄで示し、ゲートと液晶パネルとの間に発生している浮遊容量をＣｇｐで示している。
【００６８】
図６に示すように、表示ラインＬ２に含まれた画素では、その薄膜トランジスタＴｒのゲート及びソースが、ゲートバスラインＧ２及びソースバスラインＳｍに接続されている。そして、上記時点Ｔ１８〜Ｔ１９の間において、ゲートバスラインＧ２へのゲートパルス信号２がＨレベルにされると、ゲートパルス信号２の電圧Ｖｇ２は、図６に電圧波形２８で示すように、Ｌレベルの電圧から電圧値Ｖｇ大きいＨレベルの電圧に変更されて、薄膜トランジスタＴｒは、時点Ｔ１８〜Ｔ１９の間、オン状態で維持される。
【００６９】
また、この時点Ｔ１８〜Ｔ１９の間では、ソースバスラインＳｍからの電圧信号Ｓｉ４が薄膜トランジスタＴｒに入力される。この結果、画素容量部での保持電圧は、図６に電圧波形３８にて示すように、時点Ｔ１８から上昇する。また、時点Ｔ１９において、ゲートパルス信号２がＬレベルに変更されると、保持電圧は、その信号レベルの低減（ゲートパルス信号２のオフ動作）に応じて、ピーク値からΔＶ２だけ引き下げられた状態で保持される。
【００７０】
次に、主制御部２が表示ラインＬ３、Ｌ４に対して垂直伸長処理を行う場合、図５の時点Ｔ２０において、第１モード信号がＬレベルに変更され、ゲートドライバ６にて垂直伸長表示モードが選択される。これにより、ゲートドライバ６では、表示ラインＬ３、Ｌ４が垂直伸長処理対象の表示ラインであることが判別される。そして、ゲートドライバ６では、表示ラインＬ３、Ｌ４用のゲートバスラインＧ３、Ｇ４に対し、１水平走査期間１Ｈ内で同時にゲートパルス信号３、４をそれぞれ出力する。すなわち、図５の時点Ｔ２１において、ゲートクロック信号がＨレベルにされると、ゲートバスラインＧ３、Ｇ４へのゲートパルス信号３、４をＨレベルにして、対応する薄膜トランジスタＴｒをオン状態とする。
【００７１】
続いて、時点Ｔ２２に達すると、ゲートクロック信号がＨレベルからＬレベルに変更されると、ゲートドライバ６では、直ちにゲートパルス信号３、４をＬレベルにして、対応する薄膜トランジスタＴｒをオフ状態にして、時点Ｔ２２で画素容量部での電圧供給を停止させる。
【００７２】
より具体的には、表示ラインＬ３に含まれた画素では、ゲートパルス信号３の電圧Ｖｇ３は、図６に電圧波形２７で示すように、Ｌレベルの電圧から電圧値Ｖｇ大きいＨレベルの電圧に変更されて、薄膜トランジスタＴｒは、時点Ｔ２１〜Ｔ２２の間、オン状態で維持される。
【００７３】
また、時点Ｔ２１〜Ｔ２２の間では、ソースバスラインＳｍからの電圧信号Ｓｉ５が薄膜トランジスタＴｒに入力される。この結果、画素容量部での保持電圧は、図６に電圧波形３７にて示すように、時点Ｔ２１から上昇する。また、時点Ｔ２２において、ゲートパルス信号３がＬレベルに変更されると、保持電圧は、その信号レベルの低減（ゲートパルス信号３のオフ動作）に応じて、ピーク値からΔＶ３だけ引き下げられた状態で保持される。
【００７４】
さらに、表示ラインＬ３に含まれた画素では、上述したように、その薄膜トランジスタＴｒのゲートをオン状態で維持するオン時間は、ゲートクロック信号がＨレベルに変更される時点Ｔ２１と、ゲートクロック信号がＬレベルに変更される時点Ｔ２２との間の期間で規定されている。すなわち、この画素の画素容量部への電圧供給時間は、ゲートクロック信号のＨレベルへの立ち上げタイミングと、ゲートクロック信号のＬレベルへの立ち下げタイミングとの一方のタイミングを変えることによって変更することができ、当該画素容量部の保持電圧も変更することができる。
【００７５】
一方、表示ラインＬ４に含まれた画素では、垂直伸長処理を行う１水平走査期間１Ｈ内において、画素容量部への電圧供給が再度行われるようになっており、その薄膜トランジスタＴｒのオン状態は表示ラインＬ３の薄膜トランジスタＴｒのものよりも長い時間に設定されている。
【００７６】
すなわち、表示ラインＬ４に含まれた画素では、表示ラインＬ３に含まれた画素と同様に、時点Ｔ２１〜Ｔ２２の間、薄膜トランジスタＴｒはオン状態されて画素容量部への電圧供給が実施される。さらに、図５の時点Ｔ２３において、第１モード信号がＬレベルからＨレベルに変更されて、通常表示モードが選択されたことがゲートドライバ６に伝えられた後、時点Ｔ２４でゲートクロック信号がＨレベルにされると、ゲートドライバ６はゲートバスラインＧ４へのゲートパルス信号４だけをＨレベルにして、対応する薄膜トランジスタＴｒをオン状態とする。これにより、垂直伸長処理対象の表示ラインＬ３、Ｌ４のうち、表示ラインＬ４においてのみ、その画素容量部での電圧供給が再開される。
【００７７】
その後、時点Ｔ２５において、ゲートクロック信号がＬレベルに変更されると、ゲートパルス信号４もＬレベルに変更されて、対応する薄膜トランジスタＴｒをオフ状態にして、時点Ｔ２５で画素容量部での電圧供給を停止させる。
【００７８】
より具体的には、表示ラインＬ４に含まれた画素では、ゲートパルス信号４の電圧Ｖｇ４は、図６に電圧波形２６で示すように、Ｌレベルの電圧から電圧値Ｖｇ大きいＨレベルの電圧に変更されて、薄膜トランジスタＴｒは、時点Ｔ２１〜Ｔ２２及び時点Ｔ２４〜Ｔ２５の間、オン状態で維持される。なお、電圧波形２６では、時点Ｔ２２〜Ｔ２３の間のオフ状態の期間が上記オン状態の期間（時点Ｔ２１〜Ｔ２２及び時点Ｔ２４〜Ｔ２５）に比べて短いので、当該オフ状態の期間に応じた電圧Ｖｇ４の波形の変化（すなわち、Ｔ２２での電圧降下）の図示は省略している。
【００７９】
また、上記時点Ｔ２１〜Ｔ２２及び時点Ｔ２４〜Ｔ２５の間では、ソースバスラインＳｍからの電圧信号Ｓｉ５が薄膜トランジスタＴｒに入力される。この結果、画素容量部での保持電圧は、図６に電圧波形３６にて示すように、時点Ｔ２１から上昇した後、時点Ｔ２２〜Ｔ２４の間で薄膜トランジスタＴｒが一旦オフ状態にされて、電圧供給が極僅かな時間停止される。その後、保持電圧は、時点Ｔ２４から再び上昇し、時点Ｔ２５において、ゲートパルス信号４がＬレベルに変更されると、保持電圧は、その信号レベルの低減（ゲートパルス信号４のオフ動作）に応じて、ピーク値からΔＶ４だけ引き下げられた状態で保持される。
【００８０】
さらに、表示ラインＬ４に含まれた画素では、上述したように、その薄膜トランジスタＴｒのゲートをオン状態で維持するオン時間は、ゲートクロック信号がＨレベルに変更される時点Ｔ２１、Ｔ２４と、ゲートクロック信号がＬレベルに変更される時点Ｔ２２、Ｔ２５との間の２つの期間で規定されている。すなわち、この画素の画素容量部への電圧供給時間は、表示ラインＬ３の場合と同様に、ゲートクロック信号のＨレベルへの立ち上げタイミングと、ゲートクロック信号のＬレベルへの立ち下げタイミングとの一方のタイミングを変えることによって変更することができ、当該画素容量部の保持電圧も変更することができる。さらに、時点Ｔ２４〜Ｔ２５の期間を変更することにより、表示ラインＬ４に含まれた画素では、画素容量部の保持電圧を容易に大きくすることができる
続いて、図５の時点Ｔ２６に達すると、第１モード信号がＨレベルからＬレベルに変更された後、同図５の時点Ｔ２７において、当該第１モード信号がＨレベルに戻されると、ゲートドライバ６では通常表示モードが選択されたことが判別される。
【００８１】
その後、図５の時点Ｔ２８において、ゲートクロック信号がＨレベルにされると、第５番目のゲートバスラインＧ５へのゲートパルス信号５のみがＨレベルにされる。これにより、ゲートバスラインＧ５に接続された複数の薄膜トランジスタＴｒのみがオン状態とされる。
【００８２】
より具体的には、表示ラインＬ５に含まれた画素では、ゲートパルス信号５の電圧Ｖｇ５は、図６に電圧波形２５で示すように、Ｌレベルの電圧から電圧値Ｖｇ大きいＨレベルの電圧に変更されて、薄膜トランジスタＴｒは、時点Ｔ２８からオン状態とされ、ゲートクロック信号がＬレベルに変更されるまで維持される。また、この薄膜トランジスタＴｒのオン状態の間では、ソースバスラインＳｍからの電圧信号Ｓｉ６が当該薄膜トランジスタＴｒに入力される。この結果、画素容量部での保持電圧は、図６に電圧波形３５にて示すように、時点Ｔ２８から上昇する。そして、ゲートパルス信号５がＬレベルに変更されると、保持電圧は、その信号レベルの低減（ゲートパルス信号５のオフ動作）に応じて、ピーク値からΔＶ５だけ引き下げられた状態で保持される。
【００８３】
以上の構成により、本実施形態では、主制御部２及びゲートドライバ６（制御部）がＮ本のゲートバスラインＧ１〜ＧＮに対して、第１番目から第Ｎ番目のゲートバスラインに向かう正走査方向で、ゲートパルス信号を出力して、各ゲートバスラインＧ１〜ＧＮを順次オン状態にしている。また、主制御部２及びゲートドライバ６は、表示画像に対する上記垂直伸長処理を行うときに、図５に例示したように、上記正走査方向で前側のゲートバスラインＧ３へのゲートパルス信号３の出力時間よりも、当該正走査方向で後側のゲートバスラインＧ４へのゲートパルス信号４の出力時間を長くしている。これにより、本実施形態では、後側のゲートバスラインＧ４に接続された後側の薄膜トランジスタＴｒが前側のゲートバスラインＧ３に接続された前側の薄膜トランジスタＴｒよりも長い時間オン状態で維持される。この結果、後側の薄膜トランジスタＴｒを介して電圧が印加される表示ラインＬ４の各画素容量部での保持電圧が、上記浮遊容量Ｃｇｐ、Ｃｇｄに起因して前側のトランジスタを介して電圧が印加される表示ラインＬ３の各画素容量部での保持電圧よりも小さくなるのを防ぐことができる。
【００８４】
具体的にいえば、表示ラインＬ４の各画素容量部では、表示ラインＬ３の各画素容量部と異なり、図６の時点Ｔ２１〜Ｔ２２に加えて、同図６の時点Ｔ２４〜Ｔ２５の間で電圧供給が行われるので、当該表示ラインＬ４の各画素容量部での保持電圧が浮遊容量Ｃｇｐ、Ｃｇｄによって低減するのを防ぐことができる。つまり、表示ラインＬ３、Ｌ４の各薄膜トランジスタＴｒが同時にオフされる上記時点Ｔ２２において、表示ラインＬ４の各画素容量部での保持電圧は、表示ラインＬ３でのゲートパルス信号３のＨレベルからＬレベルへの信号レベルの低減に起因して、浮遊容量Ｃｇｐ、Ｃｇｄの大きさやゲートパルス信号のＨレベルとＬレベルとの電圧差などによっては図６にΔＶＹに示すように、大きく引き下げられることがある。
【００８５】
しかしながら、本実施形態において、表示ラインＬ４の各画素容量部では、表示ラインＬ３の各画素容量部と異なり、時点Ｔ２４〜Ｔ２５の間、２度目の電圧印加時間が設けられている。それ故、たとえ表示ラインＬ４の各画素容量部での保持電圧が時点Ｔ２２でΔＶＹのように引き下げられたときでも、上記時点Ｔ２４〜Ｔ２５の間、電圧印加を再度行うことにより、当該保持電圧を大きくすることができる。この結果、ΔＶ４を表示ラインＬ３でのΔＶ３と一致させることができ、表示ラインＬ３とＬ４との間に輝度差が生じるのを防ぐことができる。
【００８６】
また、図６に例示した電圧ΔＶ２〜ΔＶ５を全て一致させることができることから、垂直伸長処理対象の表示ラインＬ３、Ｌ４と処理対象以外の表示ラインＬ２、Ｌ５との輝度を同一にすることができる。なお、これらの電圧ΔＶ２〜ΔＶ５は、（２）式を用いて算出することができる。
【００８７】
以上のように、本実施形態では、浮遊容量Ｃｇｐ、Ｃｇｄの悪影響を排除しつつ、垂直伸長処理対象の２つの各画素容量部に保持させる保持電圧を最適に変更することができ、２つの表示ラインＬ３、Ｌ４を均一な輝度で表示させることが可能となる。また、本実施形態では、電源回路を液晶表示装置の構成に応じて設計して設置することなく、上記垂直伸長処理を行ったときに横縞現象の発生をより少なくすることができる。従って、本実施形態では、第１の実施形態と同様に、最適な垂直伸長処理を簡単に行うことができるとともに、液晶表示装置をコスト安価に構成することが可能となる。
【００８８】
尚、上記の各実施形態はすべて例示であって制限的なものではない。本発明の技術的範囲は特許請求の範囲によって規定され、そこに記載された構成と均等の範囲内のすべての変更も本発明の技術的範囲に含まれる。
【００８９】
例えば、上記の説明では、画素毎に設けられた補助電極との間に補助容量を有する構成について説明したが、本発明は共通電極と複数の各画素電極との間に形成された画素容量部を有するものであればよく、補助容量の有無や画素容量部の構成などは何等上記のものに限定されない。
【００９０】
また、上記第１及び第２の実施形態の説明では、Ｎ本のゲートバスラインに対して、それぞれ上記逆走査方向及び正走査方向で順次走査するとともに、主制御部に設けたゲートクロック信号生成部、第１及び第２モード信号生成部からの出力信号によりゲートドライバからゲートパルス信号をゲートバスラインに出力させる場合について説明した。しかしながら、本発明はこれに限定されるものではなく、表示画像に対する垂直伸長処理を行う複数のゲートバスラインにおいて、各ゲートバスラインに接続されたトランジスタのゲートをオン状態で維持するオン時間を互いに異ならせるものであればよく、主制御部やゲートドライバの構成や出力信号等は上記のものに何等限定されない。
【００９１】
また、上記の説明では、隣り合う２本のゲートパルスラインにゲートパルス信号を同時に出力して、２つの表示ラインにおいて表示画像を垂直方向で伸長する垂直伸長処理を行う場合について説明したが、本発明は垂直伸長処理対象のゲートバスラインへのゲートパルス信号の出力時間を互いに異ならせることにより、当該垂直伸長処理対象の表示ラインの輝度を揃えるものであればよく、３つ以上の表示ラインで同一の画像表示を行わせる垂直伸長処理に適用することもできる。
【００９２】
また、上記の説明では、ゲートドライバと各ゲートバスラインとの間に設けられた信号線でＨレベルまたはＬレベルに選択されるゲートパルス信号を用いた場合について説明したが、本発明のゲートパルス信号はトランジスタのゲートをオン状態にできるものであれば何等限定されない。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１の実施形態にかかる液晶表示装置の要部構成を説明する図である。
【図２】図１に示した主制御部及びゲートドライバの要部構成を示すブロック図である。
【図３】上記液晶表示装置における垂直伸長処理でのゲートパルス信号の出力タイミングの一例を示すタイミングチャートである。
【図４】図３に示したゲートパルス信号によってオン動作するＴＦＴと、そのＴＦＴのゲート電圧及び画素容量部での保持電圧を示す波形図である。
【図５】本発明の第２の実施形態にかかる液晶表示装置における垂直伸長処理でのゲートパルス信号の出力タイミングの一例を示すタイミングチャートである。
【図６】図５に示したゲートパルス信号によってオン動作するＴＦＴと、そのＴＦＴのゲート電圧及び画素容量部での保持電圧を示す波形図である。
【符号の説明】
【００９４】
１  コントローラ（制御部）
２  主制御部（制御部）
５  ソースドライバ（制御部）
６  ゲートドライバ（制御部）
Ｇ１、Ｇ２、・・・ＧＮ  ゲートバスライン
Ｓ１、Ｓ２、・・・ＳＭ  ソースバスライン
Ｔｒ  薄膜トランジスタ（ＴＦＴ）
Ｄ  画素電極
ＣＯＭ  共通電極
ＣＬｃ  画素容量（画素容量部）
【図１】
2007240861.tif 000004
【図２】
2007240861.tif 000005
【図３】
2007240861.tif 000006
【図４】
2007240861.tif 000007
【図５】
2007240861.tif 000008
【図６】
2007240861.tif 000009