(57)【要約】【課題】本発明は、効果的に電磁波ノイズの高周波数成分の強度を低減することができる半導体装置を提供する。【解決手段】半導体装置１０は、パッケージ基板１１と、パッケージ基板１１に実装される半導体チップ１２と、を備える。半導体チップ１２は、レベルシフタ部１６と、データ通信経路３０から発せられる電磁波ノイズを低減するＥＭＣフィルタ部１７と、を備える。レベルシフタ部１６は、データ通信経路中３０へデータ信号を出力するとともに、データ信号を補完するバッファアンプ部１６ｂを有する。【選択図】      図３
2007195139.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ基板と、
前記パッケージ基板に実装される半導体チップと、
を具備し、
前記半導体チップは、
データ通信経路中へデータ信号を出力するとともに、前記データ信号を補完するバッファアンプ部を有する出力部と、
前記データ通信経路から発せられる電磁波ノイズを低減するフィルタ部と、
を具備することを特徴とする半導体装置。
【請求項２】
前記バッファアンプ部においてグランドに接続されるべき端子と、前記フィルタ部においてグランドに接続されるべき端子とが、前記パッケージ基板に形成される直線状の配線によって電気的に短絡されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記バッファアンプ部においてグランドに接続されるべき端子と、前記フィルタ部においてグランドに接続されるべき端子とが、前記半導体チップの主面に形成される薄膜配線層の配線パターンによって電気的に短絡されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記配線パターンは、前記バッファアンプ部においてグランドに接続されるべき端子と前記フィルタ部においてグランドに接続されるべき端子とを結ぶ仮想的な直線が含まれるように形成されていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記バッファアンプ部と電源とを接続する配線とグランドとの間にキャパシタ素子が電気的に接続されることを特徴とする請求項１から請求項４のうちいずれか１項に記載の半導体装置。
【請求項６】
請求項１から請求項５のうちのいずれか１項に記載の半導体装置を介して着脱自在に設けられたメモリ装置とデータの授受を行うことを特徴とする電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ通信経路から発せられる電磁波ノイズの強度を低減するフィルタ機能を有する半導体装置に関する。また、データ通信経路から発せられる電磁波ノイズの強度を低減するフィルタ機能を有する半導体装置を介してメモリ装置とデータの授受を行う電気機器に関する。
【背景技術】
【０００２】
携帯電話装置では、ＣＰＵとメモリカードとの間のデータ通信経路から発せられる電磁波ノイズの高周波数成分が、通話などに用いられる電波に干渉することを抑制するために、データ通信経路中にＥＭＣ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｃｏｍｐａｔｉｂｉｌｉｔｙ）フィルタ装置が備えられている（例えば、特許文献１、２参照。）。
【０００３】
具体的には、ＥＭＣフィルタ装置は、携帯電話装置のＣＰＵとメモリカードとの間に形成されるデータ通信経路中に実装されている。ＣＰＵとＥＭＣフィルタ装置との間には、レベルシフタ装置が実装されている。
【０００４】
レベルシフタ装置は、１．８ボルト規格のメモリカードと３．０ボルト規格のメモリカードとを、携帯電話装置の１．８ボルト規格に合わせるための機能を有している。通常、レベルシフタ装置は、データ通信用に出力された電圧を補完するためのバッファアンプ部を備えている。このバッファアンプ部が、ＥＭＣフィルタ装置に直接電気的に接続されている。
【０００５】
現在、メモリカードには、音楽情報や画像情報といった比較的容量の大きいデータが収容されている。それゆえ、メモリカードと携帯電話装置との間の通信速度が早められる傾向にある。
【０００６】
しかしながら、メモリカードと携帯電話装置との間の通信速度が高速化されると、データ通信経路から発せられる電磁波ノイズの高周波数成分の強度が強くなる。その結果、高周波数成分の強度がＥＭＣフィルタによって弱められても、該高周波数成分は、依然、通話などに用いられる電波の送受信を妨害するに充分な強度を有するようになる。
【０００７】
一方、ＥＭＣフィルタ装置のフィルタ特性の低下要因として、ＥＭＣフィルタ装置とレベルシフタ装置とのグランドを介した電気的接続におけるインダクタンスがある。この点について、具体的に説明すると、ＥＭＣフィルタ装置とレベルシフタ装置とは、携帯電話基板上に実装されており、ＥＭＣフィルタ装置においてグランドに接続されるべき端子は、ボンディングワイヤを介してＥＭＣフィルタ装置を構成するパッケージ基板上のグランドに接続されている。同様に、レベルシフタ装置においてグランドに接続されるべき端子は、ボンディングワイヤを介してレベルシフタ装置を構成するパッケージ基板上のグランドに接続されている。そして、ＥＭＣフィルタ装置のグランドは、レベルシフタ装置のグランドに、携帯電話基板に形成される配線によって、電気的に接続されている。
【０００８】
このようにＥＭＣフィルタ装置とレベルシフタ装置とがグランドを介して電気的に接続される場合、互いの接続経路が長くなるだけでなく、さらにボンディングワイヤのインダクタンス自体が大きいということゆえに、ＥＭＣフィルタ装置のフィルタ特性が低下する。
【０００９】
それゆえ、ＥＭＣフィルタ装置を構成する半導体チップを、ＥＭＣフィルタ装置を構成するパッケージ基板にバンプを介してフリップチップ接続することによって、ＥＭＣフィルタ装置においてグランドに接続されるべき端子を、バンプを介してパッケージ基板に接続することが行われている。
【００１０】
上記のようにフリップチップ接続されることによって、ボンディングワイヤが用いられることがないので、ＥＭＣフィルタ装置は、電磁波ノイズをより一層低減することができる。
【００１１】
このようにＥＭＣフィルタ装置のフィルタ特性が向上することによって、ＣＰＵとメモリカードとの間のデータ通信速度向上に伴う電磁波ノイズの高周波成分の強度向上に対処している。
【特許文献１】特開２００５−６４７１号公報
【特許文献２】特開２００４−２２８７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、今後、メモリカードに収容されるデータの容量がより大きくなることが考えられる現状を踏まえるに、従来の技術によるＥＭＣフィルタ装置のフィルタ特性向上では、データ通信速度のより一層の高速化に伴う電磁波ノイズの高周波成分への対応は、難しいと思われる。
【００１３】
したがって、本発明は、データ通信経路から発せられる電磁波ノイズの高周波成分の強度を、より一層効果的に低減することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、請求項１に記載した半導体装置は、パッケージ基板と、前記パッケージ基板に実装される半導体チップと、を備える。前記半導体チップは、出力部と、データ通信経路から発せられる電磁波ノイズを低減するフィルタ部と、を備える。前記出力部は、前記データ通信経路中へデータ信号を出力するとともに、前記データ信号を補完するバッファアンプ部を有する。
【００１５】
請求項２に記載した半導体装置では、前記バッファアンプ部においてグランドに接続されるべき端子と、前記フィルタ部においてグランドに接続されるべき端子とが、前記パッケージ基板に形成される直線状の配線によって電気的に短絡される。
【００１６】
請求項３に記載した半導体装置では、前記バッファアンプ部においてグランドに接続されるべき端子と、前記フィルタ部においてグランドに接続されるべき端子とが、前記半導体チップの主面に形成される薄膜配線層の配線パターンによって電気的に短絡される。
【００１７】
請求項４に記載した半導体装置では、前記配線パターンを、前記バッファアンプ部においてグランドに接続されるべき端子と前記フィルタ部においてグランドに接続されるべき端子とを結ぶ仮想的な直線が含まれるように形成する。
【００１８】
請求項５に記載した半導体装置では、前記バッファアンプ部と電源とを接続する配線とグランドとの間にキャパシタ素子が接続される。
【００１９】
請求項６に記載した電気機器は、請求項１から請求項５のうちのいずれか１項に記載の半導体装置を介して着脱自在に設けられたメモリ装置とデータの授受を行う。
【発明の効果】
【００２０】
本発明によれば、電磁波ノイズの高周波成分の強度を効果的に低減することができる。
【発明を実施するための最良の形態】
【００２１】
本発明の第１の実施形態に係る半導体装置を、図１〜５を用いて説明する。本実施形態では、半導体装置１０は、携帯電話装置２０に用いられている。図１は、携帯電話装置２０を概略的に示す斜視図である。携帯電話装置２０は、本発明で言う、電気機器の一例である。
【００２２】
図１に示すように、携帯電話装置２０は、筐体２１と、携帯電話基板２２と、ＣＰＵ２３と、ＢＢＬＳＩ（Ｂａｓｅ  Ｂａｎｄ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）２４と、Ｂｌｕｅｔｏｏｔｈ（登録商標）チップセット２５と、ＲＦＩＣ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２６と、メモリカード２７と、半導体装置１０とを備えている。なお、図１中、筐体２１は、２点鎖線で示されている。
【００２３】
ＣＰＵ２３と、ＢＢＬＳＩ２４と、Ｂｌｕｅｔｏｏｔｈチップセット２５と、ＲＦＩＣ２６と、半導体装置１０とは、携帯電話基板２２上に実装されている。携帯電話基板２２は、筐体２１内に収容されている。
【００２４】
図２は、携帯電話装置２０を概略的に示すブロック図である。図２に示すように、ＣＰＵ２３は、ＢＢＬＳＩ２４に、電気的に接続されている。ＢＢＬＳＩ２４は、ＲＦＩＣ２６に、電気的に接続されている。ＲＦＩＣ２６は、アンテナ２６ａを有している。アンテナ２６ａは、通話に用いられる電波を送受信している。
【００２５】
ＣＰＵ２３は、半導体装置１０に、電気的に接続されている。ＢＢＬＳＩ２４は、Ｂｌｕｅｔｏｏｔｈチップセット２５に、電気的に接続されている。Ｂｌｕｅｔｏｏｔｈチップセット２５は、アンテナ２５ａを有しており、電波を送受信している。
【００２６】
メモリカード２７は、外部からＣＰＵ２３に電気的に着脱可能に接続される。メモリカード２７は、本発明で言う、メモリ装置の一例である。携帯電話基板２２には、メモリカード２７とＣＰＵ２３との間でデータの通信を行うデータ通信経路３０が形成されている。半導体装置１０は、データ通信経路３０中に実装されている。
【００２７】
図３は、図１中に示されるＦ３−Ｆ３線に沿う断面図である。図３は、半導体装置１０の断面図である。図３に示すように、半導体装置１０は、パッケージ基板１１と、半導体チップ１２と、を備えている。
【００２８】
パッケージ基板１１は、携帯電話基板２２上に、例えばはんだ１４などを用いて接続されている。半導体チップ１２は、パッケージ基板１１上に、複数のバンプ１３を用いてフリップチップ接続されている。半導体装置１０は、樹脂１５によって樹脂封止されている。
【００２９】
半導体チップ１２には、レベルシフタ部１６と、ＥＭＣフィルタ部１７と、が形成されている。
【００３０】
レベルシフタ部１６は、メモリカード２７の１．８ボルト規格と３．０ボルト規格とをいずれも１．８ボルト規格の携帯電話装置２０に合わせるために、ＣＰＵ２３とメモリカード２７とのデータの送受の際の電圧を調節して出力する機能を有している。レベルシフタ部１６は、本発明で言う、出力部の一例である。
【００３１】
ＥＭＣ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ  Ｃｏｍｐａｔｉｂｉｌｉｔｙ）フィルタ部１７は、データ通信経路３０から発せられる電磁波ノイズを低減する機能を有している。ＥＭＣフィルタ部１７は、本発明で言う、フィルタ部である。
【００３２】
図４は、レベルシフタ部１６とＥＭＣフィルタ部１７とを、等価回路で示している。図４に示すように、レベルシフタ部１６は、電圧を調整するレベルシフタ本体１６ａと、バッファアンプ部１６ｂと、を備えている。レベルシフタ本体１６ａから出力された電圧は、低減されている場合がある。バッファアンプ部１６ｂは、低減された出力を補完する機能を有している。
【００３３】
バッファアンプ部１６ｂは、ＰＭＯＳＦＥＴ素子４０とＮＭＯＳＦＥＴ素子４１とが直列に接続されて構成されている。ＰＭＯＳＦＥＴ素子４０のゲート４０ａとＮＭＯＳＦＥＴ素子４１のゲート４１ａとは、互いに電気的に接続されている。各ゲート４０ａ，４１ａは、レベルシフタ本体１６ａに電気的に接続されている。
【００３４】
ＰＭＯＳＦＥＴ素子４０のソース端子４０ｂは、外部電源５０に接続されている。ＮＭＯＳＦＥＴ素子４１のソース端子４１ｂは、本発明で言う、グランドに接続されるべき端子である。ＰＭＯＳＦＥＴ素子４０のドレイン端子４０ｃとＮＭＯＳＦＥＴ素子４１のドレイン端子４１ｃとは、出力端子となっている。
【００３５】
ＥＭＣフィルタ部１７は、各端子４０ｃ，４１ｃに接続される第１の抵抗素子６０と、第１の抵抗素子６０に並列に接続される第２の抵抗素子６１およびキャパシタ素子６２と、を備えている。キャパシタ素子６２の他端６２ａは、本発明で言う、グランド７０に接続されるべき端子である。バッファアンプ部１６ｂのＮＭＯＳＦＥＴ素子４１のソース端子４１ｂは、キャパシタ素子６２の他端６２ａに接続されている。
【００３６】
バッファアンプ部１６ｂのＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとキャパシタ素子６２の他端６２ａとは、第１〜３の配線８０〜８２によって短絡されている。この点について具体的に説明すると、図３に示すように、ＮＭＯＳＦＥＴ素子４１のソース端子４１ｂは、複数のバンプ１３のうちＮＭＯＳＦＥＴ素子４１のソース端子４１ｂの略直下にある第１のバンプ１３ａに電気的に接続されている。なお、本実施形態では、ＮＭＯＳＦＥＴ素子４１のソース端子４１ｂと第１のバンプ１３ａとは、第１の配線８０を介して互いに電気的に接続されているが、これに限定されない。例えば、ＮＭＯＳＦＥＴ素子４１のソース端子４１ｂは、直接、第１のバンプ１３ａに接続されてもよい。
【００３７】
キャパシタ素子６２の他端６２ａは、例えば複数のバンプ１３のうちキャパシタ素子６２の他端６２ａの略直下にある第２のバンプ１３ｂに電気的に接続されている。なお、本実施携帯では、キャパシタ素子６２の他端６２ａは、第２の配線８１を介して第２のバンプ１３ｂに電気的に接続されているが、これに限定されない。例えば、キャパシタ素子６２の他端６２ａは、直接、第２のバンプ１３ｂに電気的に接続されてもよい。
【００３８】
第１，２のバンプ１３ａ，１３ｂは、パッケージ基板１１上に形成される第３の配線８２によって、互いに電気的に短絡されている。第１〜３の配線８０〜８２は、略直線状である。第３の配線８２は、本発明で言う、パッケージ基板に形成される配線である。
【００３９】
上記のように構成されるバッファアンプ部１６ｂおよびＥＭＣフィルタ部１７では、バッファアンプ部１６ｂに電圧が印加されると、ＰＭＯＳＦＥＴ素子４０は、オフされ、ＮＭＯＳＦＥＴ素子４１は、短絡される。それゆえ、ＥＭＣフィルタ部１７への電圧は、０となる。
【００４０】
また、バッファアンプ部１６ｂの電圧が０の場合、ＰＭＯＳＦＥＴ素子４０は、オンされ、ＮＭＯＳＦＥＴ素子４１は、オフ状態となり、外部電源５０からの電圧がＥＭＣフィルタ部１７に出力される。
【００４１】
なお、レベルシフタ部１６とＥＭＣフィルタ部１７との構成は、上記された構成に限定されない。上記された、レベルシフタ部１６とＥＭＣフィルタ部１７との構成は、一例である。
【００４２】
要するに、バッファアンプ部１６ｂにおいてグランドに接続されるべき端子が、ＥＭＣフィルタ部１７においてグランドに接続されるべき端子に短絡されていればよい。
【００４３】
ＮＭＯＳＦＥＴ素子４１のソース端子４１ｂ、つまりバッファアンプ部１６ｂにおいてグランドに接続されるべき端子が、キャパシタ素子６２の他端６２ａ、つまりＥＭＣフィルタ部１７においてグランド７０に接続されるべき端子に、パッケージ基板１１上を通って短絡されるので、ソース端子４１ｂとキャパシタ素子６２の他端６２ａとを電気的に接続する経路は、短くなる。それゆえ、ソース端子４１ｂとキャパシタ素子６２の他端６２ａとを電気的に接続する経路のインダクタンスを小さくすることができる。
【００４４】
つぎに、ＥＭＣフィルタ部１７のフィルタ特性について説明する。図５は、ＥＭＣフィルタ部１７のフィルタ特性を示すグラフである。図５に示されるグラフの横軸は、メモリカード２７とＣＰＵ２３との間でデータ通信が行われている際にデータ通信経路３０から発せられる電磁波ノイズの周波数成分を示している。図５に示されるグラフの縦軸は、ＥＭＣフィルタ部１７によって低減される電磁波ノイズの低減量を示している。
【００４５】
図５に示すように、本実施形態によれば、一般に携帯電話装置２０で用いられる周波数帯域である８００ＭＨｚ〜２．５ＧＨｚでは、３０ｄＢ以上の低減量が得られる。なお、図５中に点線で示されるグラフは、半導体装置１０の代わりにレベルシフタ部１６と同様な機能を有する半導体装置とＥＭＣフィルタ部１７と同様な機能を有する半導体装置とを備える場合の電磁波ノイズ中の各周波数成分の低減量を示している。
【００４６】
半導体装置１０の代わりにレベルシフタ部１６と同様な機能を有する半導体装置とＥＭＣフィルタ部１７と同様な機能を有する半導体装置とを別々に備えることによって、ソース端子４１ｂとキャパシタ素子６２の他端６２ａとを電気的に接続する経路は、長くなるので、該経路のインダクタンスは、比較的大きくなる。
【００４７】
上記構成によれば、レベルシフタ部１６とＥＭＣフィルタ部１７とが、一つの半導体チップ１２に形成されるので、レベルシフタ部１６のＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとを電気的に接続する経路を短くすることができる。それゆえ、レベルシフタ部１６においてグランドと接続されるべき端子とＥＭＣフィルタ部１７においてグランドに接続されるべき端子との間のインダクタンスを小さくすることができる。
【００４８】
つまり、ＥＭＣフィルタ部１７のフィルタ特性の低下の要因である、レベルシフタ部１６においてグランドと接続されるべき端子とＥＭＣフィルタ部１７においてグランドに接続されるべき端子との間のインダクタンスが小さくなるので、ＥＭＣフィルタ部１７は、データ通信経路３０から発せられる電磁波ノイズの高周波成分を充分低減することができる。
【００４９】
また、レベルシフタ部１６のＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとが、パッケージ基板１１上で短絡されるので、ＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとを電気的に接続する経路を、効果的に短くすることができる。
【００５０】
また、第１〜３の配線８０〜８２を直線状にすることによって、ソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとを電気的に接続する経路を、効果的に短くすることができる。
【００５１】
つぎに、本発明の第２の実施形態に係る半導体装置１０を、図６を用いて説明する。なお、第１の実施形態と同様な機能を有する構成は、同一の符号を付して説明を省略する。本実施形態では、レベルシフタ部１６のＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとを電気的に接続する経路の構造が、第１の実施形態と異なる。この点について、具体的に説明する。
【００５２】
図６は、本実施形態の半導体装置１０の断面図である。図６に示すように、本実施形態では、半導体チップ１２は、フリップチップ接続ではなく、ボンディングワイヤ９０を用いてパッケージ基板１１に電気的に接続されている。
【００５３】
本実施形態では、半導体チップ１２の主面１２ａに薄膜配線層１０１が形成されている。薄膜配線層１０１には、配線パターン１０２が形成されている。配線パターン１０２は、主面１２ａ側に形成されている。なお、図中には、配線パターン１０２の一部である薄膜配線１００が図示されている。レベルシフタ部１６のＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとは、薄膜配線１００によって互いに電気的に短絡されている。薄膜配線１００は、本発明で言う、薄膜配線層の配線パターンの一部である。
【００５４】
薄膜配線１００は、レベルシフタ部１６のＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとを略直線状に結んでいる。それゆえ、配線パターン１０２は、ＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとを結ぶ直線が含まれるように形成されている。
【００５５】
本実施形態では、レベルシフタ部１６のＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとを電気的に接続する経路を半導体チップ１２上に形成することにより、ＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとを電気的に短絡する経路をより一層短くすることができる。
【００５６】
それゆえ、ＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとを電気的に接続する経路のインダクタンスをより一層小さくすることができる。その結果、ＥＭＣフィルタ部１７は、電磁波ノイズの高周波数成分の強度を効率よく低減することができる。
【００５７】
また、薄膜配線１００が直線状であるので、ＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとＥＭＣフィルタ部１７のキャパシタ素子６２の他端６２ａとを電気的に短絡する経路をより一層短できる。それゆえ、該経路のインダクタンスをより一層小さくすることができる。その結果、ＥＭＣフィルタ部１７は、電磁波ノイズの高周波数成分の強度を効率よく低減することができる。
【００５８】
つぎに、本発明の第３の実施形態に係る半導体装置１０を、図７，８を用いて説明する。なお、第１の実施形態と同様な機能を有する構成は、同一の符号を付して説明を省略する。本実施形態では、半導体装置１０がキャパシタ素子４２を備える点が、第１の実施形態と異なる。他の構造は、第１の実施形態と同様であってよい。上記異なる点について具体的に説明する。
【００５９】
図７は、本実施形態のレベルシフタ部１６とＥＭＣフィルタ部１７とを示す等価回路図である。図７に示すように、半導体チップ１２は、内側にキャパシタ素子４２を備えている。キャパシタ素子４２の一端４２ａは、レベルシフタ部１６のＰＭＯＳＦＥＴ素子４０のソース端子４０ｂと外部電源５０とを電気接続する配線部分１１３に電気的に接続されている。
【００６０】
キャパシタ素子４２の他端４２ｂは、半導体チップ１２の表面に設けられた端子１１２に接続されるとともに、当該端子１１２に接続されたボンディングワイヤ１１０を介して、パッケージ基板１１に設けられたグランド１１１に電気的に接続されている。
【００６１】
図８は、バッファアンプ部１６ｂに、当該バッファアンプ部１６ｂに電力を供給する外部電源５０に接続される配線部分１１３から電磁波ノイズが混入した場合において、当該電磁波ノイズに起因してデータ通信経路３０から発せられる電磁波ノイズの各周波数成分の低減量を示している。
【００６２】
図中、横軸は、周波数成分を示している。縦軸は、ＥＭＣフィルタ部１７によって低減される、配線部分１１３から混入した電磁波ノイズに起因してデータ通信経路３０から発せられる電磁波ノイズの低減量を示している。
【００６３】
図中点線で示されるグラフは、半導体装置１０にキャパシタ素子４２が備えられていない場合における、配線部分１１３から混入した電磁波ノイズに起因してデータ通信経路３０から発せられる電磁波ノイズの各周波数成分の低減量を示している。
【００６４】
図中実線で示されるグラフは、半導体装置１０にキャパシタ素子４２が備えられている場合における、配線部分１１３から混入したノイズに起因してデータ通信経路３０から発せられる電磁波ノイズの各周波数成分の低減量を示している。
【００６５】
図８に点線で示すように、キャパシタ素子４２を備えていない場合では、配線部分１１３から混入した電磁波ノイズは、ＥＭＣフィルタ部１７を通ることによって、周波数帯域８００ＭＨｚ〜２．５ＧＨｚでは、略２３ｄＢ程低減される。これに対し、キャパシタ素子４２を備える場合であると、８００ＭＨｚ〜２．５ＧＨｚでは、３０ｄＢ以上減衰される。
【００６６】
本実施形態では、第１の実施形態の効果に加えて、キャパシタ素子４２のフィルタ機能によって、配線部分１１３つまり外部電源５０とバッファアンプ部１６ｂとをつなぐ電源用の配線から電磁波ノイズが混入しても、当該電磁波ノイズに起因してデータ通信経路３０から発せられる電磁波ノイズのうち携帯電話装置２０に用いられる周波数帯域８００ＭＨｚ〜２．５ＧＨｚは３０ｄＢ以上低減される。さらに、キャパシタ素子４２が半導体チップ１２内に組み込まれているので、半導体装置１０の部品点数は、増えない。
【００６７】
なお、第２の実施形態で説明された半導体装置１０に本実施形態のキャパシタ素子４２が用いられても、同様の効果を得ることができる。
【００６８】
つぎに、本発明の第４の実施形態に係る半導体装置を、図９を用いて説明する。なお、第３の実施形態と同様な機能を有する構成は、同一の符号を付して説明を省略する。本実施形態では、キャパシタ素子４２の他端４２ｂの接続先が、第３の実施形態と異なる。他の構造は、第３の実施形態と同様であってよい。上記異なる構造について、具体的に説明する。
【００６９】
図９は、本実施形態のレベルシフタ部１６とＥＭＣフィルタ部１７とを示す等価回路図である。図９に示すように、キャパシタ素子４２の他端４２ｂは、ＮＭＯＳＦＥＴ素子４１のソース端子４１ｂとグランド７０とを接続する配線部分１１４に接続される。言い換えると、他端４２ｂは、配線部分１１４を介してグランド７０に電気的に接続されている。
【００７０】
本実施形態のように、キャパシタ素子４２が、グランドに接続されるべき端子もしくは配線パターンを介して間接的にグランドに接続されても、第３の実施形態と同様な効果を得ることができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施形態に係る半導体装置を備える携帯電話装置を概略的に示す斜視図。
【図２】図１に示された携帯電話装置を概略的に示すブロック図。
【図３】図１に示されたＦ３−Ｆ３線に沿う断面図。
【図４】図３に示されたレベルシフタ部とＥＭＣフィルタ部との等価回路図。
【図５】図３に示されたＥＭＣフィルタ部のフィルタ特性を示すグラフ。
【図６】本発明の第２の実施形態に係る半導体装置の断面図。
【図７】本発明の第３の実施形態に係る半導体装置のレベルシフタ部とＥＭＣフィルタ部との等価回路図。
【図８】図７に示したバッファアンプ部に、当該バッファアンプ部に電力を供給する外部電源に接続される配線パターンから電磁波ノイズが混入した場合において、当該電磁波ノイズに起因してデータ通信経路から発せられる電磁波ノイズの各周波数成分の低減量を示すグラフ。
【図９】本発明の第４の実施形態に係る半導体装置のレベルシフタ部とＥＭＣフィルタ部との等価回路図。
【符号の説明】
【００７２】
１０…半導体装置、１１…パッケージ基板、１２…半導体チップ、１２ａ…主面、１６…レベルシフタ部（出力部）、１６ｂ…バッファアンプ部、１７…ＥＭＣフィルタ部（フィルタ部）、２０…携帯電話装置（電気機器）、２７…メモリカード（メモリ装置）、３０…データ通信経路、４１ｂ…ソース端子（バッファアンプ部においてグランドに接続されるべき端子）、４２…キャパシタ端子、６２ａ…他端（フィルタ部においてグランドに接続されるべき端子）、８２…第３の配線（配線）、１０１…薄膜配線層、１０２…配線パターン。
【図１】
2007195139.tif 000003
【図２】
2007195139.tif 000004
【図３】
2007195139.tif 000005
【図４】
2007195139.tif 000006
【図５】
2007195139.tif 000007
【図６】
2007195139.tif 000008
【図７】
2007195139.tif 000009
【図８】
2007195139.tif 000010
【図９】
2007195139.tif 000011