(57)【要約】【課題】実装強度の低下を抑制しつつ容量を削減可能な半導体レーザ素子及び半導体装置を提供する。【解決手段】一実施の形態に係る半導体レーザ素子は、（ａ）一方の主面と、第１の領域及び第２の領域を含む他方の主面と、を有する導電性基板と、（ｂ）導電性基板の一方の主面に設けられた第１の電極と、（ｃ）活性層を含み第１の領域上に設けられた半導体部と、（ｄ）半導体部上に設けられた第２の電極と、（ｅ）第２の領域に支持されており、第２の電極とは絶縁された導体層と、を備えている。一実施の形態に係る半導体発光装置では、この半導体レーザ素子が搭載部材にジャンクション実装されている。【選択図】  図３
2007234785.tif 000002
【特許請求の範囲】
【請求項１】
一方の主面と、第１の領域及び第２の領域を含む他方の主面と、を有する導電性基板と、
前記導電性基板の前記一方の主面に設けられた第１の電極と、
活性層を含み前記第１の領域上に設けられた半導体部と、
前記半導体部上に設けられた第２の電極と、
前記第２の領域に支持されており、前記第２の電極とは絶縁され、表面が露出した導体層と、
を備え、
前記第２の電極と前記導体層とが前記第1の電極から実質的に同じ高さ位置にある半導体レーザ素子。
【請求項２】
前記第２の領域上に設けられた絶縁部を更に備えており、
前記導体層は、前記絶縁部上に設けられている、
請求項１記載の半導体レーザ素子。
【請求項３】
前記絶縁部と前記半導体部との境界に沿って、溝が形成されている、請求項１又は２に記載の半導体レーザ素子。
【請求項４】
前記第１の電極と前記導体層とを電気的に接続する接続部を更に備える、請求項１〜３の何れか一項記載の半導体レーザ素子。
【請求項５】
請求項１〜４の何れか一項記載の半導体レーザ素子と、
前記半導体レーザ素子が搭載された搭載部材と、
を備え、
前記搭載部材は、
搭載面を含むベースと、
前記搭載面に設けられた第１の導体パッドであって前記第２の電極が接合される第１の電極パッドと、
前記搭載面に設けられた第２の導体パッドであって前記第１の導体パッドとは絶縁されており、前記半導体レーザ素子の前記導体層が接合される該第２の導体パッドと、
を有している、半導体発光装置。
【請求項６】
前記搭載面は、前記第１の導体パッドが設けられた第１の搭載領域と、前記第２の導体パッドが設けられた第２の搭載領域と、を含んでおり、
前記ベース部材には、前記第１の搭載領域と前記第２の搭載領域との間に、溝が設けられている、請求項５に記載の半導体発光装置。
【請求項７】
前記搭載面には、更に導体パターンが形成されており、
前記第１の導体パッドの厚さ、及び前記第２の導体パッドの厚さは、前記導体パターンの厚さより、大きい、請求項５に記載の半導体発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子、及び半導体発光装置に関するものである。
【背景技術】
【０００２】
半導体レーザ素子には、活性層側の面と反対側の面がダイボンド面となるジャンクションアップ型、即ち、エピアップ型のもの、チップの活性層側の面がダイボンド面となるジャンクションダウン型、即ち、エピダウン型のものとがある。
【０００３】
半導体レーザ素子の高速動作のためには、半導体レーザ素子に電気的に接続されたワイヤの長さを短くすることが必要である。そのためには、ジャンクションダウン型の構成が有用である。ジャンクションダウン型の半導体レーザ素子を備える半導体発光装置には、半導体レーザ素子と、チップマウントと、ＡｕＳｎ共晶点半田と、を備えるものがある（例えば、特許文献１を参照）。
【０００４】
特許文献１に開示された半導体発光装置では、半導体レーザ素子は、ＡｕＳｎ共晶点半田を介して、チップマウントにジャンクションダウン実装されている。また、半導体レーザ素子の発光部の半田によるダメージを防止するために、発光部の直下に、ＡｕＳｎ共晶点半田を分割する溝が設けられている。
【特許文献１】特開２００４−９６０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した特許文献１記載の半導体発光装置等のジャンクションダウン型の半導体発光装置において、半導体レーザ素子を高速動作させるためには、電極で発生する容量や半田の広がりによる寄生容量を低減させる必要がある。一方、半導体レーザ素子のダイボンド面の接合面積を小さくすると、半導体レーザ素子のチップマウントに対する実装強度が不足する。なお、特許文献１記載の半導体発光装置では、発光部のダメージを防止するために発光部の直下には半田が設けられていないが、これによって削減される容量は小さい。
【０００６】
そこで、本発明は、実装強度の低下を抑制しつつ容量を削減可能な半導体レーザ素子、及び半導体発光装置を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の半導体レーザ素子は、導電性基板と、第１の電極と、半導体部と、第２の電極と、導体層とを、備えている。導電性基板は、一方の主面と、第１の領域及び第２の領域を含む他方の主面と、を有している。第１の電極は、導電性基板の一方の主面に設けられている。半導体部は、活性層を含んでおり、第１の領域上に設けられている。第２の電極は、半導体部上に設けられている。導体層は、第２の領域に支持されており、第２の電極とは絶縁され、表面が露出している。第２の電極と導体層とが第1の電極から実質的に同じ高さ位置にある。なお、活性層は、第１の電極と第２の電極とによって注入されるキャリアによって光を発生する。
【０００８】
この半導体レーザ素子は、第１の電極に対向する導体として第２の電極と、当該第２の電極とは絶縁された導体層とを有している。したがって、第１の電極と第２の電極との間の容量が小さい。また、この半導体レーザ素子がチップマウントといった搭載部材にジャンクションダウン実装される場合に、第２の電極に加えて導体層が搭載部材に対して接合されるので、実装強度の低下を抑制することが可能である。
【０００９】
本発明の半導体レーザ素子は、第２の領域上に設けられた絶縁部を更に備えており、導体層は絶縁部上に設けられていることが好ましい。絶縁部によれば、第１の電極と導体層との間の寄生容量を抑制しつつ、基板の一方の主面から第２の電極の表面までの距離と、当該一方の主面から導体層の表面までの距離との差を小さくすることができる。
【００１０】
本発明の半導体レーザ素子では、絶縁部と半導体部との境界に沿って、溝が形成されていることが好ましい。かかる溝によれば、接合材のはみ出しによる第２の電極と導体層との短絡が発生し難くなり、また、はみ出した半田による寄生容量の増加が抑制される。さらに、第２の電極と導体層との間に空間が確保されるので、第２の電極と導体層の寄生容量が低減される。
【００１１】
本発明の半導体レーザ素子は、第１の電極と導体層とを電気的に接続する接続部を更に備えてもよい。
【００１２】
本発明の半導体発光装置は、上述した本発明の半導体レーザ素子と、当該半導体レーザ素子が搭載されている搭載部材とを備えている。記搭載部材は、搭載面を含むベースと、搭載面に設けられた第１の導体パッドであって第２の電極が接合される第１の電極パッドと、搭載面に設けられた第２の導体パッドであって第１の導体パッドとは絶縁されており半導体レーザ素子の導体層が接合される該第２の導体パッドと、を有している。
【００１３】
この半導体発光装置では、半導体レーザ素子を搭載部材に対してジャンクション実装する場合に、半導体レーザ素子の容量の増加を抑えつつ、半導体レーザ素子の搭載部材に対する実装強度の低下を抑制することが可能である。
【００１４】
本発明の半導体発光装置では、搭載部材の搭載面は、第１の導体パッドが設けられた第１の搭載領域と、第２の導体パッドが設けられた第２の搭載領域とを含んでおり、ベース部材には、第１の搭載領域と第２の搭載領域との間に、溝が設けられていることが好ましい。この溝によれば、接合材のはみ出しによる第２の電極と導体層との短絡が発生し難くなり、また、はみ出した半田による寄生容量の増加が抑制される。さらに、第２の電極と導体層との間に空間が確保されるので、第２の電極と導体層の寄生容量が低減される。
【００１５】
本発明の半導体発光装置では、搭載面に、更に導体パターンが形成されており、第１の導体パッドの厚さ、及び第２の導体パッドの厚さは、導体パターンの厚さより、大きくてもよい。かかる構成によれば、上述したベース部材の溝と同様に、第２の電極と導体層との短絡が発生し難くなり、また、寄生容量の増加が抑制される。さらに、第２の電極と導体層の寄生容量が低減される
【発明の効果】
【００１６】
本発明によれば、ジャンクションダウン実装時の実装強度の低下を抑制しつつ容量を削減可能な半導体レーザ素子、及びこの半導体レーザ素子を備える半導体発光装置が提供される。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
【００１８】
図１は、本発明の実施の形態に係る半導体発光装置の斜視図である。図１に示す半導体発光装置１０は、半導体レーザ素子１２と、搭載部材１４とを備えている。半導体レーザ素子１２は、搭載部材１４にジャンクションダウン実装されている。
【００１９】
図２は、図１に示す半導体レーザ素子の斜視図である。図３は、図２のIII−III線に沿う断面図である。図２及び図３に示すように、半導体レーザ素子１２は、基板１６、第１の電極１８、半導体部２０、第２の電極２２、絶縁部２４、及び導体層２６を有している。
【００２０】
基板１６は、第１導電型の導電性の基板である。基板１６は、例えば、ｎ型の不純物が高濃度にドーピングされたｎ型半導体基板であることができる。基板１６は、互いに対向する第１の主面１６ａと第２の主面１６ｂとを有している。第１の主面１６ａには、その略全域に亘って、第１の電極１８が設けられている。
【００２１】
第２の主面１６ｂは、軸線Ｘに交差する方向へ順に第１の領域１６ｃ及び第２の領域１６ｄを含んでいる。第１の領域１６ｃ上には半導体部２０が設けられている。
【００２２】
半導体部２０は、第１導電型のクラッド層２０ａ、活性層２０ｂ、第２導電型のクラッド層２０ｃ、第２導電型のコンタクト層２０ｄ、第１導電型の電流ブロック層２０ｅ、及び、第２導電型の電流ブロック層２０ｆを有している。
【００２３】
第１導電型のクラッド層２０ａは、第１導電型の不純物、例えばｎ型の不純物がドーピングされたクラッド層である。クラッド層２０ａは、第１の領域１６ｃ上に設けられており、第２の領域１６ｄ上にも設けられている。
【００２４】
活性層２０ｂは、クラッド層２０ａ上において、軸線Ｘ方向に延びるように設けられている。この活性層２０ｂ上には、第２導電型のクラッド層２０ｃが設けられている。クラッド層２０ｃは、第２導電型の不純物、例えばｐ型の不純物がドーピングされたクラッド層である。このクラッド層２０ｃ上には、コンタクト層２０ｄを介して、第２の電極２２が設けられている。
【００２５】
また、クラッド層２０ａ上には、活性層２０ｂ、クラッド層２０ｃ、及びコンタクト層２０ｄに沿って、第１導電型の電流ブロック層２０ｅ、及び、第２導電型の電流ブロック層２０ｆが埋め込まれている。これらの電流ブロック層によれば、第１の電極１８及び第２の電極２２による電流を活性層に注入するための電流狭窄構造が提供される。
【００２６】
第２の電極２２は、軸線Ｘに交差する方向に第１の部分２２ａ、第２の部分２２ｂ、及び第３の部分２２ｃを有している。
【００２７】
第３の部分２２ｃは、コンタクト層２０ｄ上において、軸線Ｘ方向に延びている。また、第１の部分２２ａは、絶縁層２８を介して、電流ブロック層２０ｆの上に設けられている。この絶縁層２８は、例えばＳｉＮ製である。
【００２８】
第１の部分２２ａと第３の部分２２ｃとは、第２の部分２２ｂによって電気的に接続されており、この第２の部分２２ｂの軸線Ｘ方向の幅は、第１の部分２２ａ及び第３の部分２２ｃそれぞれの同方向の幅より小さくなっている。なお、第２の部分２２ｂを介さずに、第１の部分２２ａと第３の部分２２ｃとが接していてもよい。
【００２９】
上述した第２の領域１６ｄ上には、クラッド層２０ａを介して絶縁部２４が設けられている。絶縁部２４は、クラッド層２０ａ上に順に設けられた絶縁層２４ａ、絶縁層２４ｂ、及び絶縁層２４ｃを有している。絶縁部２４上、即ち、絶縁層２４ｃ上には、導体層２６が設けられている。
【００３０】
半導体部２０と絶縁部２４との間には、溝ＧＶ１が形成されている。溝ＧＶ１を画成する面は、半導体レーザ素子１２の表面の一部を形成している。
【００３１】
ここで、絶縁部２４、及び導体層２６を形成するための方法について説明する。この方法は、以下の工程を含む。
（１）まず、上述した電流狭窄構造を活性層２０ｂ、クラッド層２０ｃ、及びコンタクト層２０ｄの両側に対称に形成した生産物を用意する。
（２）上記生産物の第２の領域１６ｄ上の電流狭窄構造をエッチングによって除去する。
（３）コンタクト層２０ｄ以外の表面にＳｉＮ膜による絶縁層２８及び２４ａを形成する。
（４）絶縁層２４ａ上にＳｉＯ２による絶縁層２４ｂ（１〜２μｍ）を形成する。
（５）絶縁層２４ｂ上に、ＳｉＮ膜による絶縁層２４ｃを形成する。
（６）半導体部２０と絶縁部２４の境界に沿って、溝ＧＶ１を形成する。
（７）絶縁層２４ｃ上に導体層２６を形成する。
【００３２】
なお、絶縁層２４ａ、２４ｃ、及び２８に採用されているＳｉＮは、絶縁性が高い。また、絶縁層２４ｂに採用されたＳｉＯ２の実効的な誘電率は低く、また、ＳｉＯ２によれば、厚い膜を容易に形成可能である。
【００３３】
以上の構成を有する半導体レーザ素子１２では、第１の電極１８及び第２の電極２２によって、活性層２０ｂ内にキャリアが注入され、当該キャリアに基づいて発生した光は、クラッド層２０ａとクラッド層２０ｃとの間に閉じ込められて、端面１２ａから出射される（図２を参照）。
【００３４】
一例においては、この半導体レーザ素子１２のサイズは、軸線Ｘ方向の長さが、５００μｍであり、基板１６の第１の主面１６ａに直交する方向の長さが８０μｍであり、軸線Ｘに直交する方向であって第１の主面１６ａに沿う方向の長さが３００μｍである。
【００３５】
以下、この半導体レーザ素子１２が搭載される搭載部材１４について説明する。図４は、図１に示す搭載部材の斜視図である。搭載部材１４は、ベース部材３０、
第１の導体パッド３２、第２の導体パッド３４、第３の導体パッド３６、第４の導体パッド３８、及び第５の導体パッド４０を有している。
【００３６】
ベース部材３０は、略直方体をなしており、絶縁性の搭載面３０ａを有している。一例においては、サブマウントのサイズは、軸線Ｘ方向の長さが１．５ｍｍ、搭載面３０ａに直交する方向の長さが０．５ｍｍ、軸線Ｘに直交する方向であって搭載面３０ａに沿う方向の長さが２．０ｍｍである。
【００３７】
ベース部材３０は、ＡｌＮ、ＧａＡｓといったセラミック製であることができる。また、ベース部材３０は、Ｓｉ製でもよいが、この場合には、絶縁性を得るために、搭載面３０ａがＳｉＯ２によって構成される。
【００３８】
搭載面３０ａは、第１の搭載領域３０ｂ、及び第２の搭載領域３０ｃを含んでいる。第１の搭載領域３０ｂには、第１の導体パッド３２が設けられており、第２の搭載領域３０ｃには、第２の導体パッド３４が設けられている。
【００３９】
第１の導体パッド３２には、ジャンクションダウン実装の際に、第２の電極２２が接合される。本実施の形態では、第１の導体パッド３２は、軸線Ｘに交差する方向へ順に設けられた第１の導体領域３２ａ、第２の導体領域３２ｂ、及び第３の導体領域３２ｃを含んでいる。
【００４０】
第１の導体領域３２ａには、第２の電極２２の第１の部分２２ａが接合される。第１の導体領域３２ｂは、第１の導体領域３２ａと第３の導体領域３２ｃとを電気的に接続している。第３の導体領域３２ｃには、第２の電極２２の第３の部分２２ｃが接合される。
【００４１】
なお、第３の導体領域３２ｃは、なくてもよい。即ち、活性層２０ｂの上側にある第２の電極２２の第３の部分２２ｃには、第１の導体パッド３２が接合されていなくてもよい。但し、半導体レーザ素子１２の放熱は、活性層２０ｂ近傍１０〜２０μｍ程度の範囲の熱抵抗に影響されるので、第３の導体領域３２ｃが設けられていることが好ましい。
【００４２】
また、第２の導体領域３２ｂを介さず、第１の導体領域３２ｂと第３の導体領域３２ｃとが接していてもよい。
【００４３】
第２の導体パッド３４には、ジャンクションダウン実装の際に、導体層２６が接合される。この第２の導体パッド３４が設けられている第２の搭載領域３０ｃと、第１の搭載領域３０ｂとの間において、ベース部材３０には、溝ＧＶ２が設けられている。
【００４４】
第３の導体パッド３６は、導体パターンを介して、第１の導体パッド３２と電気的に接続されている。この第３の導体パッド３６には、外部の駆動回路に電気的に接続するために、ワイヤが接続される。
【００４５】
第４の導体パッド３８は、ワイヤＷ１を介して、半導体レーザ素子１２の第１の電極１８と電気的に接続される（図１を参照）。この第４の導体パッド３８にも、外部の駆動回路に電気的に接続するために、ワイヤが接続される。
【００４６】
第５の導体パッド４０は、導体パターンを介して、第２の導体パッド３４に電気的に接続されている。第５の導体パッド４０は、外部に接続されていなくてもよい。但し、高周波で動作する半導体レーザ素子１２の近傍にフローティング電極があると、半導体レーザ素子１２の動作が不安定になる傾向がある。したがって、第５の導体パッド４０は、グランドに接続されていることが好ましい。
【００４７】
なお、使用する回路形式によっては、カソードである第１の電極１８が交流接地され、アノードである第２の電極２２に高周波信号が印加される。この場合には、第４の導体パッド３８と第５の導体パッド４０とを、例えばワイヤによって、電気的に接続してもよい、
【００４８】
以上説明した半導体発光装置１０では、半導体レーザ素子１２は、搭載部材１４側の導体として、第２の電極２２と、第２の電極２２とは絶縁された導体層２６とを有している。第２の電極２２と導体層２６のうち半導体部２０を介して第１の電極１８に電気的に接続されているのは、第２の電極２２のみである。したがって、半導体レーザ素子１２は、容量が小さい。また、第２の電極２２に加えて、搭載部材１４に接合される導体層２６を有しているので、搭載部材１４に対する実装強度の低下が抑制されている。
【００４９】
エピアップ、即ちジャンクションアップ実装される半導体レーザ素子の場合、電極の大きさは通常８０μｍ×８０μｍである。したがって、本実施の形態の第２の電極２２の幅は、１００〜１２０μｍ程度であることが望ましい。これによって、第２の電極２２の面積、即ち、容量が５０％〜９０％程度増加する。しかしながら、この程度の容量増加は、通常の高速用途の半導体レーザ素子のｐｎ接合容量を考慮すれば、無視し得る。例えば、ｐｎ接合容量が５ｐＦ程度の半導体レーザ素子であれば，エピアップ型の電極の容量は０．５ｐＦ以下である。したがって、第２の電極２２において９０％の容量増加があっても、トータルの容量は６ｐＦ以下になる。故に、本実施の形態の半導体発光装置１０は、１０Ｇｂｐｓの伝送も可能な低容量を実現している。
【００５０】
図５は、本実施の形態の半導体レーザ素子のＳ２１の周波数特性を示す図である。図５において、特性Ａは、本実施の形態の半導体レーザ素子１２のＳ２１（印加電気信号に対するジャンクション電流の変換利得）の周波数特性である。また、特性Ｂは、ジャンクションダウン型の従来構造の半導体レーザ素子のＳ２１の周波数特性である。図５から明らかなように、半導体レーザ素子１２によれば、帯域が広がっており、帯域外の共振による（有害な）ピークが減少していることがわかる。
【００５１】
また、半導体レーザ素子１２は、絶縁部２４を有しているので、第１の電極１８と導体層２６との間の寄生容量を抑制しつつ、基板１６の第２の主面１６ｂから第２の電極２２の表面までの距離と、第２の主面１６ｂから導体層２６の表面までの距離との差を小さくすることができる。
【００５２】
半導体レーザ素子１２には溝ＧＶ１が設けられており、搭載部材１４のベース部材３０には溝ＧＶ２が設けられている。これらの溝ＧＶ１及びＧＶ２によれば、接合時の半田のはみだしによる、第２の電極２２と導体層２６との短絡が発生し難くなる。また、はみ出た半田によって寄生容量が増加することを防ぐことができる。また、第２の電極２２と導体層２６との間に、空間を確保することによって第２の電極２２と導体層２６の寄生容量を削減することができる。
【００５３】
以上、本発明の好適な実施の形態について説明したが、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。
【００５４】
図６は、変形態様に係る半導体発光装置を概略的に示す図である。図６に示す半導体発光装置１０Ａは、半導体レーザ素子１２Ａと、搭載部材１４Ａとを備えている。半導体レーザ素子１２Ａは、半導体部２０の両側に一対の絶縁部２４を備えている。半導体部２０上には第２の電極２２が設けられている。一対の絶縁部２４それぞれの上には、導体層２６が設けられている。
【００５５】
一方、搭載部材１４Ａは、ベース部材３０を有しており、第２の電極２２が接合される第１の導体パッド３２の両側に、一対の導体層２６が接合される一対の第２の導体パッド３４を有している。
【００５６】
この半導体発光装置１０Ａのように、導体層２６は、第２の電極２２の両側に設けられていてもよい。また、寄生容量の増加を避けるために、絶縁部２４の縁に沿って当該絶縁部２４上に、複数のダミーパッドを独立して設けてもよい。
【００５７】
図７は、変形態様に係る搭載部材を示す斜視図である。図７に示す搭載部材１４Ｂは、ベース部材３０、第１の導体パッド３２、第２の導体パッド３４、並びに、導体パターン５２、５４、５６、及び５８を有している。
【００５８】
ベース部材３０は、搭載面３０ａを有しており、当該搭載面３０ａ上に、第１の導体パッド３２、第２の導体パッド３４、並びに、導体パターン５２、５４、５６、及び５８が設けられている。
【００５９】
第１の導体パッド３２は、第２の電極２２を接合するためのパッドであり、第２の導体パッド３４は、導体層２６を接合するためのパッドである。導体パターン５２は、第１の導体パッド３２に接続されている。この導体パターン５２には、駆動回路と電気的に接続するためのワイヤが接続される。導体パターン５４は、第２の導体パッド３４に接続されている。この導体パターン５４には、駆動回路と電気的に接続するためのワイヤが接続される。導体パターン５６、及び５８は、グランドに接続される。
【００６０】
この搭載部材１４Ｂでは、第１の導体パッド３２及び第２の導体パッド３４それぞれの厚さが、導体パターン５２、５４、５６、及び５８それぞれの厚さより大きくなっている。第１の導体パッド３２及び第２の導体パッド３４それぞれの厚さは、例えば、１〜５μｍである。
【００６１】
このように、第１の導体パッド３２及び第２の導体パッド３４を厚くすることによっても、上述した溝ＧＶ２と同様に、第２の電極２２と導体層２６の短絡が発生し難くなり、半田のはみ出しによる容量増加も防ぐことができる。
【００６２】
第１の導体パッド３２、第２の導体パッド３４、並びに、導体パターン５２、５４、５６、及び５８は、以下の工程によって形成される。
（１）第１の導体パッド３２、第２の導体パッド３４、並びに、導体パターン５２、５４、５６、及び５８を形成すべき搭載面３０ａ上の領域に、下地金属を蒸着する。または、搭載面３０ａ上に、無電解メッキした後（０．１〜１μｍ）、不要な部分をエッチングで除去する。
（２）第１の導体パッド３２及び第２の導体パッド３４となるべき部分以外をマスクし、Ｎｉ（１〜５μｍ）を鍍金する。
（３）第１の導体パッド３２、第２の導体パッド３４、並びに、導体パターン５２、５４、５６、及び５８になるべき部分に、Ａｕ（０．１〜１μｍ）を鍍金する。
【００６３】
図８は、変形態様に係る半導体レーザ素子の断面図である。図８に示す半導体レーザ素子１２Ｂは、接続部６０及び絶縁部６２を有する点において、上述した半導体レーザ素子１２と異なる。
【００６４】
半導体レーザ素子１２Ｂでは、基板１６、クラッド層２０ａ、及び絶縁部２４を貫通するスルーホールが設けられており、このスルーホールの内面に沿って絶縁部６２が埋め込まれており、絶縁部６２の内側に接続部６０が埋め込まれている。接続部６０は、導体からなっており、第１の電極１８と導体層２６とを電気的に接続している。
【００６５】
この半導体レーザ素子１２Ｂのように、第１の電極１８と導体層２６とが同電位となるように電気的に接続されていてもよい。
【図面の簡単な説明】
【００６６】
【図１】図１は、本発明の実施の形態に係る半導体発光装置の斜視図である。
【図２】図２は、図１に示す半導体レーザ素子の斜視図である。
【図３】図３は、図２のIII−III線に沿う断面図である。
【図４】図４は、図１に示す搭載部材の斜視図である。
【図５】図５は、本実施の形態の半導体レーザ素子のＳ２１の周波数特性を示す図である。
【図６】図６は、変形態様に係る半導体発光装置を概略的に示す図である。
【図７】図７は、変形態様に係る搭載部材の斜視図である。
【図８】図８は、変形態様に係る半導体レーザ素子の断面図である。
【符号の説明】
【００６７】
１０…半導体発光装置、１２…半導体レーザ素子、１４…搭載部材、１６…基板、１６ａ…第１の主面、１６ｂ…第２の主面、１６ｃ…第１の領域、１６ｄ…第２の領域、１８…第１の電極、２０…半導体部、２０ｂ…活性層、２２…第２の電極、２４…絶縁部、２６…導体層、３０…ベース部材、３０ａ…搭載面、３０ｂ…第１の搭載領域、３０ｃ…第２の搭載領域、３２…第１の導体パッド、３４…第２の導体パッド、６０…接続部。
【図１】
2007234785.tif 000003
【図２】
2007234785.tif 000004
【図３】
2007234785.tif 000005
【図４】
2007234785.tif 000006
【図５】
2007234785.tif 000007
【図６】
2007234785.tif 000008
【図７】
2007234785.tif 000009
【図８】
2007234785.tif 000010