(57)【要約】【課題】シリーズレギュレータ回路において、出力トランジスタを遮断することなく、起動時に発生する過剰なオーバーシュートを低減させることができるようにする。【解決手段】電圧検出用抵抗Ｒ３，Ｒ４により出力電圧Ｖｏｕｔを分圧し、その分圧した電圧を検出電圧Ｖｆとしてオペアンプ１にて基準電圧Ｖｒｅｆと比較し、このオペアンプ１の出力により出力ＭＯＳトランジスタＰＭ３を駆動する。また、起動時に制御ＭＯＳトランジスタＰＭ４により出力ＭＯＳトランジスタＰＭ３のゲート電圧を適正に制御する。【選択図】図１
2007249644.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧を検出する電圧検出手段と、
前記電圧検出手段により検出した検出電圧と基準電圧とを比較するオペアンプと、
電源電圧が入力され前記オペアンプの出力により駆動される出力トランジスタと、
起動時における前記出力トランジスタのゲート電圧を制御する制御トランジスタと、を備えたことを特徴とするシリーズレギュレータ回路。
【請求項２】
前記出力トランジスタがＰチャネルＭＯＳトランジスタであり、前記制御トランジスタが電源端子及び前記出力トランジスタのゲート端子の間に接続され、前記制御トランジスタが起動時にオンからオフに移行するよう制御されることを特徴とする請求項１記載のシリーズレギュレータ回路。
【請求項３】
前記起動時に定電流で充電されるコンデンサを有し、
前記制御トランジスタは前記コンデンサの充電電圧によりオフされることを特徴とする請求項１または２記載のシリーズレギュレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に定電圧直流電源回路として用いられるシリーズレギュレータ回路に関し、特に起動時における過剰なオーバーシュートを低減したシリーズレギュレータ回路に関する。
【背景技術】
【０００２】
シリーズレギュレータ回路は、通信機や測定器などの電子機器に定電圧直流電源回路として用いられており、簡易なＩＣ化された電源回路としても広く利用されている。図３はこのような従来のシリーズレギュレータ回路の構成を示す図である。このシリーズレギュレータ回路は、出力電圧Ｖｏｕｔを検出した検出電圧Ｖｆと基準電圧Ｖｒｅｆとを比較するオペアンプ（演算増幅回路）１を備えており、このオペアンプ１の出力により、電源電圧ＶDDが入力されるＰチャネルの出力ＭＯＳトランジスタＰＭ３が駆動される。
【０００３】
上記オペアンプ１の差動入力部がＰチャネルのＭＯＳトランジスタＰＭ１，ＰＭ２とＮチャネルのＭＯＳトランジスタＮＭ１，ＮＭ２により構成され、電源電圧ＶDDから電流源２を通して定電流が供給される。オペアンプ１の出力段のＮチャネルのＭＯＳトランジスタＮＭ３には出力ＭＯＳトランジスタＰＭ３のプルアップ用抵抗Ｒ１が接続され、その接続点に位相補償回路としてコンデンサＣ１と抵抗Ｒ２の直列回路の一端が接続され、他端はＭＯＳトランジスタＰＭ２とＮＭ２の接続点である差動入力部の出力端に接続されている。差動入力部の出力端はＭＯＳトランジスタＮＭ３のゲートにも接続されている。また、出力ＭＯＳトランジスタＰＭ３と直列に、出力電圧を検出するための電圧検出用抵抗Ｒ３，Ｒ４が接続されている。抵抗Ｒ３，Ｒ４の接続部の電位は検出電圧ＶｆとしてＭＯＳトランジスタＰＭ２のゲートに入力される。ＮチャネルのＭＯＳトランジスタＮＭ４のゲートには、シリーズレギュレータ回路のコントロール信号ＣＮＴが入力される。このコントロール信号ＣＮＴは、Ｈ（高レベル）で動作停止（出力電圧Ｖｏｕｔ＝０）、Ｌ（低レベル）で動作イネーブルとなる信号である。
【０００４】
図４は図３に示す従来のシリーズレギュレータ回路の起動特性を示す図である。ここでは、コントロール信号ＣＮＴ、基準電圧Ｖｒｅｆ、検出電圧Ｖｆ、ＭＯＳトランジスタＮＭ３のゲート信号Ｇｎ３、出力ＭＯＳトランジスタＰＭ３のゲート信号Ｇｐ３、及び出力電圧Ｖｏｕｔの波形を示している。
【０００５】
上記のように構成されたシリーズレギュレータ回路は、スタンバイ状態では基準電圧Ｖｒｅｆ及び電源電圧ＶDDがオン（ＯＮ）でコントロール信号ＣＮＴがオフ（ＯＦＦ：Ｈ）になっており、この状態からコントロール信号ＣＮＴがオン（Ｌ）になると起動開始となる。そして、出力電圧Ｖｏｕｔを検出した検出電圧Ｖｆと基準電圧Ｖｒｅｆとがオペアンプ１により比較され、このオペアンプ１の出力にしたがって、電源電圧ＶDDが入力されるＰチャネルの出力ＭＯＳトランジスタＰＭ３が駆動され、出力電圧Ｖｏｕｔ＝Ｖｒｅｆ＊（Ｒ３＋Ｒ４）／Ｒ４が得られる。
【０００６】
また、上記のようなシリーズレギュレータ回路において、電源立ち上げ時の位相補償回路のディレイに起因するオーバーシュートを抑制することが提案されている（例えば、特許文献１参照）。このシリーズレギュレータ回路は、出力電圧に設定値以上のオーバーシュートが発生した場合に、位相補償回路中のコンデンサを強制充電することによりディレイを解消して出力トランジスタを電流遮断状態にするものである。
【特許文献１】特開２００３−１５７４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記のような従来のシリーズレギュレータ回路では、スタンバイ状態からコントロール信号ＣＮＴをＬにして起動させた場合、コントロール信号ＣＮＴがＬになった直後は出力電圧Ｖｏｕｔは０Ｖであるので検出電圧Ｖｆも０Ｖである。このとき、基準電圧Ｖｒｅｆは既に印加されているので、オペアンプ１の差動入力部ではＭＯＳトランジスタＰＭ１，ＰＭ２により基準電圧Ｖｒｅｆと検出電圧Ｖｆが比較され、その結果基準電圧の方が高いので、ＭＯＳトランジスタＮＭ３がフルオン（ＭＯＳトランジスタのオン抵抗が最も低く、電流駆動能力が最も高くなっている状態）となる。
【０００８】
このとき、出力ＭＯＳトランジスタＰＭ３のゲートにはプルアップ用抵抗Ｒ１が接続されているが、このプルアップ用抵抗Ｒ１の抵抗値は数１０ｋΩ〜数１００ｋΩであり、ＭＯＳトランジスタＮＭ３がフルオンしたときに、出力ＭＯＳトランジスタＰＭ３のゲートを電源電圧ＶDD側にプルアップして出力ＭＯＳトランジスタＰＭ３のゲート電圧を適正に制御することができず、出力ＭＯＳトランジスタＰＭ３のゲートには０Ｖが印加されたままとなる。このため、出力ＭＯＳトランジスタＰＭ３がフルオン状態となり、図示しない出力コンデンサが過剰に充電され、過剰なオーバーシュートが発生するという問題点がある。また、出力ＭＯＳトランジスタＰＭ３がフルオンしていることによるオーバーシュートは、特許文献１に開示されている発明によっても防止することができない。
【０００９】
本発明は、このような点に鑑みてなされたものであり、出力トランジスタを遮断することなく、起動時に発生する過剰なオーバーシュートを低減させることができるシリーズレギュレータ回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明では上記課題を解決するために、出力電圧を検出する電圧検出手段と、前記電圧検出手段により検出した検出電圧と基準電圧とを比較するオペアンプと、電源電圧が入力され前記オペアンプの出力により駆動される出力トランジスタと、起動時における前記出力トランジスタのゲート電圧を制御する制御トランジスタと、を備えたことを特徴とするシリーズレギュレータ回路が提供される。
【００１１】
このようなシリーズレギュレータ回路によれば、起動時に制御トランジスタにより出力トランジスタのゲート電圧が適正に制御されるので、出力を遮断することなく、起動時に発生する過剰なオーバーシュートを低減させることができる。
【発明の効果】
【００１２】
本発明のシリーズレギュレータ回路は、起動時に制御トランジスタにより出力トランジスタのゲート電圧が適正に制御されるので、出力を遮断することなく、起動時に発生する過剰なオーバーシュートを低減させることができるという利点がある。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面を参照して説明する。
図１は本発明の実施の形態のシリーズレギュレータ回路の構成を示す図である。なお、図３と同一構成要素には同一符号を付して説明する。
【００１４】
このシリーズレギュレータ回路は、出力電圧Ｖｏｕｔを検出する電圧検出手段として、出力ＭＯＳトランジスタＰＭ３に直列に接続された電圧検出用抵抗Ｒ３，Ｒ４の直列回路を有し、これらの電圧検出用抵抗Ｒ３，Ｒ４により分圧された電圧（接続点の電圧）が検出電圧Ｖｆとしてオペアンプ１の差動入力部の一方のＭＯＳトランジスタＰＭ２のゲートに入力される。差動入力部のもう一方のＭＯＳトランジスタＰＭ１のゲートには基準電圧Ｖｒｅｆが入力され、ここで検出電圧Ｖｆと基準電圧Ｖｒｅｆとが比較され、このオペアンプ１の出力により、電源電圧ＶDDが入力された出力ＭＯＳトランジスタＰＭ３が駆動される。
【００１５】
上記オペアンプ１のＭＯＳトランジスタＰＭ１，ＰＭ２にはそれぞれＭＯＳトランジスタＮＭ１，ＮＭ２が直列に接続されており、これらのＭＯＳトランジスタＰＭ１，ＰＭ２及びＭＯＳトランジスタＮＭ１，ＮＭ２からなる差動入力部には電源電圧ＶDDとＧＮＤ（接地）電位との間で電流源２から定電流が供給される。また、差動入力部の出力端であるＭＯＳトランジスタＰＭ２とＮＭ２の接続点からの出力信号がゲートに入力されるオペアンプ１の出力段のＭＯＳトランジスタＮＭ３には、出力ＭＯＳトランジスタＰＭ３のプルアップ用抵抗Ｒ１が直列に接続されている。プルアップ用抵抗Ｒ１とＭＯＳトランジスタＮＭ３との接続点に位相補償回路としてコンデンサＣ１と抵抗Ｒ２の直列回路の一端が接続され、他端は差動入力段の出力端に接続されている。
【００１６】
また、プルアップ用抵抗Ｒ１と並列に、起動時に出力ＭＯＳトランジスタＰＭ３のゲート電圧を制御する制御ＭＯＳトランジスタＰＭ４が接続されている。この制御ＭＯＳトランジスタＰＭ４のゲートには起動時に定電流で充電されるコンデンサＣ２が接続され、制御ＭＯＳトランジスタＰＭ４はこのコンデンサＣ２の充電電圧により制御され、充電電圧が高くなって（電源電圧ＶDD−制御ＭＯＳトランジスタＰＭ４の閾値電圧）を超えるとオフとなる。
【００１７】
ＰＭ５及びＰＭ６はソースとゲート同士が接続されてカレントミラー回路を構成するＰチャネルのＭＯＳトランジスタで、ＭＯＳトランジスタＰＭ５は電流源３の一端に接続されて、定電流が引き出されている。電流源３の他端はＢＩＡＳ端子に接続されている。ＭＯＳトランジスタＰＭ６には、制御ＭＯＳトランジスタＰＭ４のゲート及びコンデンサＣ２と、ＮチャネルのＭＯＳトランジスタＮＭ５が接続されていて、ＭＯＳトランジスタＮＭ５がオフのときに、ＭＯＳトランジスタＰＭ６から出力される電流源３の定電流に比例した電流がコンデンサＣ２を充電する。ＭＯＳトランジスタＮＭ５とＭＯＳトランジスタＮＭ４のゲートには、シリーズレギュレータ回路のコントロール信号ＣＮＴが入力される。
【００１８】
図２は実施の形態のシリーズレギュレータ回路の起動特性を示す図である。ここでは図４と同様、コントロール信号ＣＮＴ、基準電圧Ｖｒｅｆ、検出電圧Ｖｆ、ＭＯＳトランジスタＮＭ３のゲート信号Ｇｎ３、出力ＭＯＳトランジスタＰＭ３のゲート信号Ｇｐ３、及び出力電圧Ｖｏｕｔの波形を示している。
【００１９】
前述のスタンバイ状態からコントロール信号ＣＮＴがＬになると、シリーズレギュレータ回路の起動開始となる。そして、出力電圧Ｖｏｕｔの検出電圧Ｖｆと基準電圧Ｖｒｅｆとがオペアンプ１により比較され、このオペアンプ１の出力により、電源電圧ＶDDが入力される出力ＭＯＳトランジスタＰＭ３が駆動され、出力電圧Ｖｏｕｔ＝Ｖｒｅｆ＊（Ｒ３＋Ｒ４）／Ｒ４が得られる。
【００２０】
コントロール信号ＣＮＴがＬになった直後は、図３の回路と同様、出力電圧Ｖｏｕｔは０Ｖであるので検出電圧Ｖｆも０Ｖである。このとき、基準電圧Ｖｒｅｆは既に印加されているので、オペアンプ１の差動入力部ではＭＯＳトランジスタＰＭ１，ＰＭ２により基準電圧Ｖｒｅｆと検出電圧Ｖｆとが比較され、その結果ＭＯＳトランジスタＮＭ３のゲートにＨの信号が入力され、ＭＯＳトランジスタＮＭ３はフルオンとなる。
【００２１】
このとき、ＭＯＳトランジスタＮＭ５のゲートにもＬの信号が入力されるので、ＭＯＳトランジスタＮＭ５はオフ状態になる。また、コンデンサＣ２は未充電であるので、制御ＭＯＳトランジスタＰＭ４のゲートにはＬの信号が印加され、制御ＭＯＳトランジスタＰＭ４はオン状態となる。よって、ＭＯＳトランジスタＮＭ３はオン状態であるが、制御ＭＯＳトランジスタＰＭ４もオン状態であるため、出力ＭＯＳトランジスタＰＭ３のゲートは０Ｖ近くにはならず、出力ＭＯＳトランジスタＰＭ３はフルオン状態にはならない。
【００２２】
したがって、従来のような出力ＭＯＳトランジスタＰＭ３のフルオンによる図示しない出力コンデンサへの過剰な充電が抑制され、過剰なオーバーシュートが低減される。またコンデンサＣ２は、コントロール信号ＣＮＴがＬになると同時にＭＯＳトランジスタＰＭ６からの定電流で充電されていくので、一定時間が経過すると電源電圧ＶDDまで充電される。充電電圧が（電源電圧ＶDD−制御ＭＯＳトランジスタＰＭ４の閾値電圧）を超えた時点で制御ＭＯＳトランジスタＰＭ４はオフとなり、定常時の出力ＭＯＳトランジスタＰＭ３の動作に影響を与えることがなくなって、シリーズレギュレータ回路は正常に動作する。
【００２３】
このように、本実施の形態のシリーズレギュレータ回路では、起動時に制御ＭＯＳトランジスタＰＭ４により出力ＭＯＳトランジスタＰＭ３のゲート電圧を適正に制御するので、出力トランジスタを遮断することなく、起動時に発生する過剰なオーバーシュートを低減させることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態のシリーズレギュレータ回路の構成を示す図である。
【図２】実施の形態のシリーズレギュレータ回路の起動特性を示す図である。
【図３】従来のシリーズレギュレータ回路の構成を示す図である。
【図４】従来のシリーズレギュレータ回路の起動特性を示す図である。
【符号の説明】
【００２５】
１  オペアンプ
２，３  電流源
Ｃ１，Ｃ２  コンデンサ
ＮＭ１，ＮＭ２，ＮＭ３，ＮＭ４，ＮＭ５  ＮチャネルのＭＯＳトランジスタ
ＰＭ１，ＰＭ２，ＰＭ５，ＰＭ６  ＰチャネルのＭＯＳトランジスタ
ＰＭ３  出力ＭＯＳトランジスタ
ＰＭ４  制御ＭＯＳトランジスタ
Ｒ１  プルアップ用抵抗
Ｒ２  抵抗
Ｒ３，Ｒ４  電圧検出用抵抗
【図１】
2007249644.tif 000003
【図２】
2007249644.tif 000004
【図３】
2007249644.tif 000005
【図４】
2007249644.tif 000006