(57)【要約】【課題】  外部回路との接続時に接触抵抗の低減を実現する。【解決手段】  外部接続用パッドを有する配線を備え、前記外部接続用パッドの最上層に非晶質透明導電膜層が形成され、その下層にアルミニウム若しくは銅、チタンからなる金属層が形成されていることを特徴とする薄膜半導体装置である。この結果、外部接続用の配線と、外部接続用パッド部分の、接触抵抗を低下させることができる。【選択図】    図１
2007047317.tif 000002
【特許請求の範囲】
【請求項１】
外部接続用パッドを有する配線を備え、
前記外部接続用パッドの最上層に非晶質透明導電膜層が形成され、その下層にアルミニウム若しくは銅、チタンからなる金属層が形成されていることを特徴とする薄膜半導体装置。
【請求項２】
導通検査用パッドを有する配線を備え、
前記導通検査用パッドの最上層に非晶質透明導電膜層が形成され、その下層にアルミニウム若しくは銅、チタンからなる金属層が形成されていることを特徴とする薄膜半導体装置。
【請求項３】
前記最上部の非晶質透明導電膜層の下層に、アルミニウムに、｛Ｎｉ、Ｃｅ、Ｍｏ｝の群から選択された１種以上の金属と、を含む合金からなる金属層が形成されていることを特徴とする請求項１又は２記載の薄膜半導体装置。
【請求項４】
前記最上部の非晶質透明導電膜層の下層に、アルミニウム層と、前記アルミニウム層と前記非晶質透明導電膜層との間に設けられた中間膜と、からなる金属層が形成されており、
前記中間膜は、Ｃｒ膜、Ｍｏ膜、Ｔｉ膜のいずれか１種以上の膜であることを特徴とする請求項１又は２記載の薄膜半導体装置。
【請求項５】
前記最上部の非晶質透明導電膜層の下層に、アルミニウム合金層と、前記アルミニウム合金層と前記非晶質透明導電膜層との間に設けられた中間膜と、からなる金属層が形成されており、
前記中間膜は、Ｃｒ膜、Ｍｏ膜、Ｔｉ膜のいずれか１種以上の膜であることを特徴とする請求項１又は２記載の薄膜半導体装置。
【請求項６】
前記非晶質透明導電膜が、非晶質インジウム亜鉛酸化化合物であることを特徴とする請求項１〜５のいずれかに記載の薄膜半導体装置。
【請求項７】
請求項１〜６のいずれかに記載の薄膜半導体装置を用いた液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体装置及びそれを用いた液晶表示装置に係り、特に、検査時に導通検査・点灯検査用パッドとプローブが当接した際の接触抵抗のバラツキによって発生する検査不良等の問題を解消した薄膜半導体装置及びそれを用いた液晶表示装置に関する。
【背景技術】
【０００２】
薄膜半導体装置は、例えばアクティブマトリクス型液晶表示装置において画素電極への電圧印加のスイッチングを行なうスイッチング素子等として盛んに用いられている。このような薄膜半導体装置を用いたアクティブマトリクス型表示装置は、カラー化が可能で高画素大容量のディスプレイとして、例えば小型テレビや、薄型大画面のいわゆる壁掛けテレビ、あるいはプロジェクションテレビ用として実用化が促進されている。
【０００３】
なお、本特許では、薄膜半導体装置とは、ＴＦＴ−ＬＣＤや、アレイ基板、ＴＦＴアレイ基板等をいう。また、薄膜半導体とは、後述する図３等に示されているような薄膜から成る半導体をいう。
【０００４】
なお、アクティブマトリクス型液晶表示装置にスイッチング素子として用いられる薄膜半導体装置としては、一般に薄膜トランジスタ（Thin Film Transistor）が用いられることが多い。他の用途においては、各種の薄膜半導体装置が利用されている。
【０００５】
なお、本特許では、薄膜トランジスタとは、薄膜を用いた半導体にゲート、ソース、ドレイン電極などが付加されたいわゆるトランジスタをいう。また、薄膜トランジスタ装置とは、薄膜トランジスタを用いた装置をいう。
【０００６】
さて、アクティブマトリクス型液晶表示装置の製造工程は、概ね以下のような工程から成る。
【０００７】
第１の工程は、基板上に薄膜半導体や配線を形成するいわゆるＴＦＴアレイ基板を形成する工程である。
【０００８】
第２の工程は、対向基板を形成してこれと前記のＴＦＴアレイ基板とを貼り合わせてその間隙に周囲を封止して液晶を封入するまでのセル工程である。
【０００９】
第３の工程は、液晶駆動用ＩＣをそのセルに実装するモジュール工程である。これらの工程をほぼこの順に実行することによってアクティブマトリクス型液晶表示装置が製造される。
【００１０】
前記のＴＦＴアレイ基板を形成する第１の工程で形成される薄膜半導体としては、現在アモルファスシリコン（ａ−Ｓｉ）を用いたものが使われているが、一方、多結晶シリコン（ｐ−Ｓｉ）を用いるものも使われ始めている。このｐ−Ｓｉを用いた薄膜半導体（例えば薄膜トランジスタ：Thin Film Transistor）は、アモルファスシリコンを用いた薄膜半導体（例えば薄膜トランジスタ）に比べて移動度が高いことが知られている。その結果、ｐ−Ｓｉを用いたＴＦＴ等の薄膜半導体装置は、装置の小型化及び応答動作の高速化を実現することができる。またドライバ回路を同一基板上に一体化して形成することができる。そのような構成は、いわゆる駆動回路一体型と呼ばれる。
【００１１】
ｐ−Ｓｉを用いた薄膜半導体装置はこのような特長を有するので、小型で高精細であることが要求されるプロジェクション用テレビに用いる液晶表示パネルとしての用途に向けての開発が進められている。
【００１２】
また薄膜半導体装置は、上記のようなプロジェクション用などの液晶表示装置の他にも、例えば小型化・薄型化が要求される密着型イメージセンサ等にも好適に用いられている。
【００１３】
ここで、上記のような薄膜半導体装置の製造工程の一例として、α−Ｓｉ薄膜トランジスタを用いたＴＦＴアレイ基板の製造工程について図面に基づいて概要を説明する。図１〜３はその製造工程の各段階を示す断面模式図である。この図１〜図３は、本実施の形態の図であるが、同時に、従来技術の説明のための図でもある。
【００１４】
なお、薄膜半導体装置とは、薄膜半導体を用いた装置をいい、α−Ｓｉ薄膜トランジスタも薄膜半導体装置の好適な一例であり、また、ＴＦＴアレイ基板も薄膜半導体装置の好適な一例である。
【００１５】
（１）まず、ガラス基板１にＡｌ／Ｍｏを順に成膜し、これを線状にパターニングしてゲート配線・ゲート電極２を形成する（図１（ａ））。
【００１６】
（２）次に、このゲート配線・ゲート電極２上に、ＣＶＤ法により絶縁膜４を形成し、この絶縁膜４上に半導体層（ｉ層、ｎ層）５、６を形成する。この様子が図１（ｂ）に示されている。
【００１７】
（３）さらに、その上には、ソース・ドレイン配線・電極７となるＭｏ／Ａｌ／Ｍｏの３層を順に成膜する。
【００１８】
このような成膜後、ハーフトーン露光技術を用いて、ソース・ドレイン配線・電極７及び島状の半導体層領域５、６（５：半導体層ａ−Ｓｉ膜、６：半導体層ｎ＋ａ−Ｓｉ膜）、そしてチャネル領域１００を形成する（図２（ａ）参照）。
【００１９】
（４）各種の層が積層されたガラス基板１上に、層間絶縁膜９となる絶縁層を成膜する。次に、層間絶縁膜９にコンタクトホール１０を形成する。このコンタクトホール１０は、以下のような目的で作成される（図２（ｂ））。図２（ｂ）においては、ドレインとの接続のためにコンタクトホール１０ａが設けられ、また、ゲート配線と外部回路の接続のために同様にコンタクトホール１０ｂが設けられている様子が示されているが、その他種々の目的で、種々の場所にコンタクトホール１０は設けられる。例えば以下のような目的でコンタクトホール１０が設けられる。
【００２０】
（ｉ）ソース・ドレイン電極７と画素電極１１との接続
（ｉｉ）ソース・ドレイン配線７／ゲート配線２と外部回路との接続
（ｉｉｉ）半導体装置の検査をするパッド部分を形成する
ここで、ソース・ドレイン電極７は、ソース電極又はドレイン電極となりうる電極群を意味する。また、ソース・ドレイン電極７とソース・ドレイン配線とを合わせたものを、上述のように、ソース・ドレイン配線・電極７と呼ぶ。
【００２１】
（５）非晶質透明導電層４２０としてＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）膜を成膜しこれをパターニングして画素電極１１を形成する（図３）。
【００２２】
上記（１）〜（５）から成るＴＦＴアレイ基板を形成する工程が終了した後、このＴＦＴ基板に対して以下の工程を実行する（不図示）。
【００２３】
まず、対向基板を形成してこれと前記のＴＦＴアレイ基板とを貼り合わせてその間隙に周囲を封止して液晶を封入するまでのセル工程を実行する。次に、液晶駆動用ＩＣをそのセルに実装するモジュール工程を実行する。
【００２４】
各工程をほぼこの順に実行することによって半導体液晶表示装置が完成する。
【００２５】
ここで、ガラス基板１上に薄膜半導体装置（薄膜トランジスタ装置）が形成されてＴＦＴアレイ基板や液晶セルが完成するが、このとき製造された薄膜トランジスタ装置の動作やその他の配線の導通などを検査する必要がある。
【００２６】
この検査は、あらかじめガラス基板１の周囲などに形成していた検査用パッドに手動あるいは自動で検査用プローブを当接して電流を流すなどしてその導通の測定を行なっている。
【００２７】
このような検査を行なうための検査用パッドとしては、ゲート配線・ゲート電極４０２の形成材料膜と同じ構成の膜を採用するのが一般的である。
【００２８】
このような材料を使用することによって、上述したＴＦＴアレイ基板製造工程において、パターニングをするだけで、ゲート配線・ゲート電極４０２の形成の際に同時に形成することができる。
【００２９】
また、この材料は、ソース・ドレイン配線・電極７と同一の構成の膜を用いて形成するのも好ましい。パターニングをするだけで、ソース・ドレイン配線・電極７の形成の際に同時に形成することができるからである。
【００３０】
【特許文献１】特開平７−１４０４８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００３１】
しかしながら、信号線のような配線を形成する材料であるＡｌはビッカース硬度の比較的柔らかい金属であるため、検査用プローブを当接した際にその表面にスクラッチ傷が付きやすく、その傷から金属の塵埃が発生しこの塵埃に起因して、以降のセル工程等で対向基板とＴＦＴアレイ基板の配線等とがショートするといった不良や、セルギャップに前記の塵埃が付着してセルギャップむらが生じるといった問題が発生する。
【００３２】
このような問題を回避するために、信号線のような配線にＡｌよりも硬い金属を用いるという対策も考えられるが、このような硬い金属を用いる場合には外部回路との接続を取るための接続用パッドにおいてその接続用ボンディング等が極めて困難となるという問題があり、実用的ではない。
【００３３】
改良された従来技術（特許文献１）
上記課題を解決するために、上記特許文献１の薄膜半導体装置は、外部接続用パッド及び導通検査用パッドを有する配線を備えた薄膜半導体装置において、前記接続用パッドの最上層が外部の配線との接続を取る接続用パッドとしてアルミニウムからなる金属層で形成され、前記検査用パッドの少なくともその最上部に透明導電層が形成されていることを特徴としている。
【００３４】
また、この特許文献１には、発明として、以下のような特徴を有する液晶表示装置が開示されている。
【００３５】
すなわち、特許文献１に記載されている薄膜半導体装置を用いた液晶表示装置は、薄膜半導体装置を画素スイッチング用素子及び液晶駆動回路のうち少なくともいずれか一方として用いた液晶表示装置である。そして、この薄膜半導体装置は、外部接続用パッド及び導通検査用パッドを有する配線を備えた薄膜半導体装置である。
【００３６】
特許文献１に記載されている発明の一つは、このような液晶表示装置において、前記検査用パッドの少なくとも最上部がインジウム錫酸化化合物（ＩＴＯ；Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）から形成されていることを特徴とする薄膜半導体装置を用いた液晶表示装置である。
【００３７】
このような構成によって、従来のＴＦＴアレイ基板の場合は３％程度の製造不良が発生したものが、特許文献１記載の構成によれば、１％以下へと大幅に減少できると記載されている。
【００３８】
しかしながら、前記検査用パッドの少なくともその最上部に形成されている透明導電層がインジウム錫酸化化合物（ＩＴＯ；Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）である場合、当該ＩＴＯは結晶質であるため、表面凹凸が大きくなる場合がある。この表面凹凸の大きな透明導電膜層（つまりセラミックス層）と検査用プローブを当接した際に検査用プローブは、その表面にスクラッチ傷が付きやすくプローブが摩滅することがあり、検査用プローブの寿命が短くなる問題があった。
【００３９】
改良された従来の技術における問題を解決するための一般的な対策
このような問題を回避するためには、第１に、プローブピンの硬度をさらに硬くして先端を鋭利にすることにより、摩滅を防止する対策が考えられる。しかし、このような硬い金属を用いる場合には、検査用プローブを当接した際にその表面にスクラッチ傷が付きやすく、その傷から金属の塵埃が発生しこの塵埃に起因して、以降のセル工程等で対向基板とＴＦＴアレイ基板の配線等とがショートするといった不良や、セルギャップに前記の塵埃が付着してセルギャップむらが生じるといった問題が発生する。
【００４０】
さらに、上記問題を回避するためには、第２に、最上部のインジウム錫酸化化合物（ＩＴＯ；Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を非晶質化して、表面の凹凸を無くし、検査用プローブの摩滅を防ぐ対策が考えられる。しかし、この対策を採用する場合は、検査用プローブの摩滅は防げるものの、新たな問題として、非晶質インジウム錫酸化化合物と検査用プローブとの間に接触抵抗が発生し、検査不良を起こすという問題がある。また、非晶質インジウム酸化化合物薄膜は、それ自体の膜強度が弱く、検査プローブにより剥離したり、着傷により塵埃を発生する問題がある。
【００４１】
本発明は、このような問題を解決するために成されたもので、その目的は、検査時に塵埃が発生することなくかつ外部接続が容易である薄膜半導体装置を実現することにある。さらにそのような薄膜半導体装置を用いて表示品質の高い液晶表示装置を実現することを目的とする。
【課題を解決するための手段】
【００４２】
（１）上記課題を解決するために、本発明の薄膜半導体装置は、外部接続用パッドを有する配線を備え、前記外部接続用パッドの最上層に非晶質透明導電膜層が形成され、その下層にアルミニウム若しくは銅、チタンからなる金属層が形成されていることを特徴とする薄膜半導体装置である。
【００４３】
（２）また、上記課題を解決するために、本発明の薄膜半導体装置は、導通検査用パッドを有する配線を備え、前記導通検査用パッドの最上層に非晶質透明導電膜層が形成され、その下層にアルミニウム若しくは銅、チタンからなる金属層が形成されていることを特徴とする薄膜半導体装置である。
【００４４】
（３）また、本発明は、上記（１）又は（２）において、前記最上部の非晶質透明導電膜層の下層に、アルミニウムに、｛Ｎｉ、Ｃｅ、Ｍｏ｝の群から選択された１種以上の金属と、を含む合金からなる金属層が形成されていることを特徴とする。
【００４５】
（４）また、本発明は、上記（１）又は（２）において、前記最上部の非晶質透明導電膜層の下層に、アルミニウム層と、前記アルミニウム層と前記非晶質透明導電膜層との間に設けられた中間膜と、からなる金属層が形成されており、前記中間膜は、Ｃｒ膜、Ｍｏ膜、Ｔｉ膜のいずれか１種以上の膜であることを特徴とする薄膜半導体装置である。
【００４６】
（５）また、本発明は、上記（１）又は（２）において、前記最上部の非晶質透明導電膜層の下層に、アルミニウム合金層と、前記アルミニウム合金層と前記非晶質透明導電膜層との間に設けられた中間膜と、からなる金属層が形成されており、前記中間膜は、Ｃｒ膜、Ｍｏ膜、Ｔｉ膜のいずれか１種以上の膜であることを特徴とする薄膜半導体装置である。
【００４７】
（６）また、本発明は、前記非晶質透明導電膜が、非晶質インジウム亜鉛酸化化合物であることを特徴とする上記（１）〜（５）のいずれかに記載の薄膜半導体装置である。
【００４８】
（７）また、本発明は、上記（１）〜（６）のいずれかに記載の薄膜半導体装置を用いた液晶表示装置である。
【００４９】
なお、本発明の技術は、アクティブマトリクス型液晶表示装置や、例えば密着型イメージセンサ等の、ＩＺＯなどの材料からなる非晶質透明導電層（透明導電膜）を何らかの形で用いた電子デバイスにおいて特に好適である。
【００５０】
また、ＡｌとＩＺＯとを直接接触するように成膜すると、その界面に下地金属の酸化物層が発生し抵抗を上昇させてしまう場合があるので、これを防ぐためには上述したように、例えばＣｒ膜、Ｍｏ膜、Ｔｉ膜を前記の界面に介挿してもよい。あるいは、そのような抵抗上昇が無視できる程度であれば、前記のＣｒ膜は省略してもよいことは言うまでもない。また、ＡｌにＮｉ、Ｃｅ、Ｍｏ、等を添加したＡｌ合金などを使うことも好ましい。
【００５１】
作用 
上述したような検査工程での検査用パッドにプローブを当接した際に生じる塵埃や接触抵抗の問題は、本発明のように、検査用パッド上の最上層に非晶質ＩＺＯのような材料を用いて、その下に比較的柔らかい金属層であるアルミニウム、銅、チタン層を配置した構造とすることによって解決することができる。
【００５２】
この非晶質ＩＺＯ膜は、それ自体が強靭な非晶質の膜になる性質を有しており、先に述べた非晶質ＩＴＯ膜に見られるような剥離や着傷による塵埃の発生がなく、且つ、透明導電膜と検査用プローブの間に接触抵抗を発生させることがないのである。
【００５３】
つまり、検査の際にプローブを検査用パッドに立てる時に発生する検査用のプローブの摩滅は、表面の凸凹の大きなＩＴＯなどの結晶質膜を用いた検査用パッドにプローブを当接することによって発生していた。
【００５４】
従って、原理的に考えれば、この検査用パッドを比較的凸凹の少ない非晶質のＩＴＯなどを用いて形成すれば上述の検査用のプローブの摩滅の発生は押さえられると考えられる。
【００５５】
しかし、そのようにＩＴＯの非晶質膜を用いた場合、検査用プローブによって非晶質ＩＴＯ膜が剥離したり、着傷により塵埃が発生することが予想される。その結果、検査不良が生じたり、次の製造プロセスで何らかの問題を発生してしまうという困難性をともなったものとなろう。
【００５６】
ところで一方、液晶表示装置に用いられる透明導電膜、なかでもＩＺＯ膜は、膜質が、前記のプローブを当接してもスクライブ傷が発生しない硬さ（ここでいう硬さとは、特にビッカース硬度など、膜の表面の硬度を意味する）を有している。
【００５７】
そこで、このＩＺＯのような材料を検査用パッドの最上層に形成して、且つその下にＡｌのような柔らかい金属で形成してもプローブ当接の際の塵埃の発生を抑えることができる。
【００５８】
これによって非晶質ＩＴＯから発生するプローブ当接の際の塵埃の発生を抑えることができる。
【００５９】
また、検査用パッド及び信号線などの配線及び接続用パッド（外部接続用パッド）を、上記のＡｌのような比較的柔らかい金属で一体に（つまり一つの同じ層で同じＡｌのような材料で）形成することができ、プロセス性整合性の点でも好ましく、製造工程が複雑なものとなることを防止できる。
【発明の効果】
【００６０】
以上説明したように、本発明によれば、検査時に塵埃が発生することなくかつ外部接続が簡易で信頼性が高く製造の簡易な薄膜半導体装置及びそれを用いた液晶表示装置を実現することができる。また、検査プローブとの接触抵抗を小さく抑えることができるという効果を奏する。
【発明を実施するための最良の形態】
【００６１】
以下、本発明の好適な実施の形態を図面に基づき説明する。
【００６２】
実施の形態１．
図１は本発明に係わるＴＦＴアレイ基板のＴＦＴ部２１及び端子部２２を製造工程順に示す工程断面説明図である。
【００６３】
図１において、２１はＴＦＴ部であり、２２は端子部であり、１は透明性絶縁基板であり、２は第１電極（ＴＦＴ部の第１電極はゲート電極）の第１層である。また、４はゲート絶縁膜であり、５は半導体層ａ−Ｓｉ膜であり、６は半導体層ｎ＋ａ−Ｓｉ膜である。
【００６４】
７は第２電極（ＴＦＴ部２１の第２電極はソース／ドレイン電極）の第１層であり、９は層間絶縁膜であり、１０はコンタクトホールである。また、１１は第２電極（画素電極）である。なお、ソース／ドレイン電極は、ソース電極又はドレイン電極となりうる電極群をいう。
【００６５】
ＴＦＴ部２１は、ＴＦＴアレイ基板上の互いに直交するゲート配線とソース配線（共に図示せず）の交差部近傍に設けられ、液晶を駆動するスイッチング素子を構成する部分であり、端子部２２はゲート配線、ソース・ドレイン配線を延在して表示パネルの外側に配置され、ゲート電極、ソース・ドレイン電極に外部から信号を入力するための部分である。
【００６６】
本実施の形態を製造の順に従って説明する。透明性絶縁基板１上にスパッタリング法などを用いて、Ａｌ薄膜をスパッタリング法により２５００Å、Ｍｏ薄膜をスパッタリング法により５００Å成膜し、フォトリソグラフィ法にてレジストパターニングを行った後で燐酸、硝酸及び酢酸系のエッチング液を用いてエッチングし、ゲート配線（図示せず）及びゲート電極（第１電極）ならびに端子部を形成する（図１の（ａ）参照）。
【００６７】
次に、化学的気相成長法（以下、ＣＶＤと称する）などを用いて窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯ２）からなるゲート絶縁膜４を厚さ約４０００Å、半導体層ａ−Ｓｉ膜５（厚さ約１５００Å）、低抵抗の半導体層ｎ＋ａ−Ｓｉ膜６（厚さ約３００Å）を順次形成する（図１の（ｂ）参照）。
【００６８】
さて、窒化シリコン（ＳｉＮ）膜となるゲート絶縁膜４を膜厚３０００オングストローム堆積し、続いて、α−Ｓｉ：Ｈ（ｉ）膜５を膜厚３５００オングストローム堆積するが、この時の放電ガスとしては以下のものを用いる。
【００６９】
まず、ＳｉＮ膜４の堆積に際しては、ＳｉＨ４−ＮＨ３−Ｎ２系混合ガスを用い、α−Ｓｉ：Ｈ（ｉ）膜５の堆積には、ＳｉＨ４−Ｎ２系の混合ガスをそれぞれ用いる。α−Ｓｉ：Ｈ（ｎ）膜６は、ＳｉＨ４−Ｈ２−ＰＨ３系の混合ガスを用いて膜厚３０００オングストロームまで堆積する。
【００７０】
次にこれらの層を堆積した上に、Ｍｏ／Ａｌ／Ｍｏ三層膜を膜厚５００ÅのＭｏ、２０００ÅのＡｌ、５００ÅのＭｏの順にスパッタリング法により堆積する。この三層を燐酸・酢酸・硝酸・水（９：８：１：２  体積比）系エッチング液を用いて、ホトエッチング法で所望のソース電極７のパターン及びドレイン電極８のパターンとする。
【００７１】
さらに、α−Ｓｉ：Ｈ膜をＣＨＦガスを用いたドライエッチング及びヒドラジン（ＮＨ２ＮＨ２・Ｈ２Ｏ）水溶液を用いたウェットエッチングを併用することにより、所望のパターンのα−ＳｉＨ（ｉ）膜４のパターン、α−Ｓｉ：Ｈ（ｎ）膜６のパターンとする。
【００７２】
次に、層間絶縁膜９を形成したのち、パターニングを行いコンタクトホール１０を形成する。コンタクトホール１０はゲート端子部及びＴＦＴのドレイン電極部に形成する。ここで、層間絶縁膜９は、例えばＣＶＤ法による窒化シリコン膜、又はアクリル系の透明性樹脂などのいずれか一方、あるいは両方の組み合わせで形成することができる（図２の（ｂ）参照）。
【００７３】
最後に、透明導電膜としてスパッタリング法を用いＩＺＯ膜（酸化インジウム亜鉛）を厚さ約１０００Å成膜し、パターニングして画素電極１１を形成してＴＦＴアレイ基板を得る（図３参照）。画素電極１１は層間絶縁膜９のコンタクトホール１０を介して第１電極材料からなるゲート電極、ソース／ドレイン電極のそれぞれと、第１電極（ソース／ドレイン電極）と電気的に直接接続されている。
【００７４】
さて、以上述べたように、本実施の形態においては、絶縁層上に半導体層、ソース・ドレイン配線、層間絶縁膜が形成され、絶縁膜及び層間絶縁膜にコンタクトホールが穿設され、その部分にＩＺＯ膜が成膜され、画素電極及び検査用パッド部分が形成されている。
【００７５】
検査用パッド部
この検査用パッド部２００は、図４に示したように、その最上部に非晶質の透明導電膜であるＩＺＯ膜１１が形成され、その下にＡｌからなる層２が形成されている。
【００７６】
検査用パッド部２００はこのような構造に形成されているので、導通検査を行なう際にこの検査パッド部にプローブを当接する時、プローブ（図示省略）は透明導電層上に当接することになり、この表面凹凸はほとんどなく、平面であるために、検査用プローブの摩滅がない。また、ＩＺＯそのものは、従来の透明導電膜に比べて非常に強靭な膜であり、従来の透明導電膜に比べて、剥離や着傷も少なく、塵埃の発生も少ない。また、検査パッド部分はこのような構造に形成されており、また、検査用プローブと最上部に形成された透明導電膜の間に生じる接触抵抗は極めて小さい。
【００７７】
外部接続用パッド
また、図示を省略するが、ゲート線や、ソース・ドレイン配線の末端部には、外部の駆動回路との接続を取る外部接続用パッドが、上記のＡｌ層に用いたＡｌ膜と同一の膜を用いて同じ層に形成されている。
【００７８】
その外部接続用パッドの上面は、Ａｌ膜の表面を非晶質透明導電膜であるＩＺＯにより被われており、外部接続の接続に好適な状態に形成されている。この外部の駆動回路との接続となる部分においてＡｌ膜の表面が露出していると、外部回路との接続安定性に欠けるものになる場合がある。これに対して、本実施の形態によれば、Ａｌ膜の表面を非晶質透明導電膜であるＩＺＯによって覆っているので、塵埃の発生も少ない。また、検査用プローブと最上部に形成された透明導電膜の間に生じる接触抵抗は極めて小さい。
【００７９】
実施の形態２．
上記実施の形態１で説明した薄膜トランジスタ装置を基板上に複数個アレイ状に設けることによって、ＴＦＴアレイ基板を製造する。なお、アレイ状に配置する手法は従来からよく知られているので、従来のＴＦＴアレイ基板の製造手法と同様の手法を用いれば容易にＴＦＴアレイ基板を製造することができる。
【００８０】
このようにして、薄膜トランジスタ装置の検査直前の段階のＴＦＴアレイ基板が完成する。
【００８１】
このような構造のＴＦＴアレイ基板の検査パッド部分２２にそれぞれ検査用プローブを当接させることによって、その検査パッド部分２２に接続された各薄膜トランジスタ装置の導通検査を行なう。
【００８２】
この導通検査や薄膜トランジスタの動作検査など、本発明に係る薄膜トランジスタ装置の電気的検査を行なう際に硬い検査用プローブを検査用パッド部分２２に当接しても、検査用パッド部分２２の最上層にはそれぞれ透明導電層ＩＺＯが形成されてその下の比較的柔らかいＡｌ層やゲート線、ソース・ドレイン線どを保護しているので、その比較的柔らかいＡｌ層などの材質に対するプローブの当接の際の傷付きによって生じていた塵埃の発生に起因した短絡等の不良発生を防ぐことができる。
【００８３】
以上のような本実施例で作製したＴＦＴアレイ基板に、実際にプローブを当接させて検査を行なった際の検査用パッド表面の傷付き等に起因したＡｌを始めとする塵埃による不良発生率を確認したところ、従来のＴＦＴアレイ基板の場合は３％程度の製造不良が発生したものが、本発明によれば１％以下へと大幅に減少できたことが確認された。
【００８４】
なお、上記の実施例では本発明に係る薄膜トランジスタ装置を液晶表示装置のＴＦＴアレイ基板上に形成する場合についての一例を示したが、本発明の技術の適用はこれのみには限定されないことはいうまでもない。
【００８５】
この他にも、本発明の薄膜トランジスタ装置は、例えばアクティブマトリクス型液晶表示装置や密着型イメージセンサ等の、ＩＺＯのような非晶質透明導電膜を何らかの形で用いる電子デバイスにおいて特に好適である。
【００８６】
また、非晶質透明導電膜として用いる材料としても、上述のようなＩＺＯのみには限定されないことはいうまでもない。この他にも、導電性が良好で、ビッカース硬度が比較的高い上述のＩＺＯ程度の硬さの膜材料であって、液晶表示装置や密着型イメージセンサ等に用いる場合にプロセス整合性の良好な材料であれば、上記の他にも例えば非晶質酸化錫（ＳｎＯｘ）膜や非晶質酸化インジウム（ＩｎＯｘ）膜などを好適に用いることができる。
【００８７】
変形例
上述した実施の形態では、アルミニウムの上に非晶質の透明導電膜を設ける構成を説明したが、なお、透明導電膜の下層には、アルミニウムだけでなく、Ｃｕや、Ｔｉの金属でもかまわない。また、これらを成分として含む合金でも良い。Ａｌの合金を採用する場合は、例えば、ＡｌにＮｉ、Ｃｅ、Ｍｏ、等を添加した合金を用いることが好ましい。
【００８８】
また、多層構造を採用しても好ましい。例えば、Ａｌ／Ｍｏ／Ａｌなどの３層構造が好ましく用いられよう。
【００８９】
さらに、アルミニウムの上に、直接、非晶質の透明導電膜を設けるのではなく、Ｃｒ、Ｍｏ、Ｔｉ等を間に介挿することも接触抵抗のさらに低減のために好ましい。
【図面の簡単な説明】
【００９０】
【図１】本実施の形態で説明する薄膜トランジスタの製造工程を説明する断面模式図である。
【図２】本実施の形態で説明する薄膜トランジスタの製造工程を説明する断面模式図である。
【図３】本実施の形態で説明する薄膜トランジスタの製造工程を説明する断面模式図である。
【図４】本実施の形態で説明する薄膜トランジスタの製造工程を説明する断面模式図であり、特に検査パッド部分の構造を示す断面模式図である。
【符号の説明】
【００９１】
１  透明性絶縁基板、ガラス基板
２  第１電極の第１層、ゲート電極の第１層、ゲート電極
４  ゲート絶縁膜
５  半導体層ａ−Ｓｉ膜
６  半導体層ｎ＋ａ−Ｓｉ膜
７  第２電極の第１層、ソース／ドレイン電極の第１層、ソース電極、ソース・ドレイン配線、ソース・ドレイン配線・電極
８  ドレイン電極
９  層間絶縁膜
１０  コンタクトホール
１１  第２電極、画素電極
２１  ＴＦＴ部
２２  端子部
２００  検査パッド部
３００チャネル領域
【図１】
2007047317.tif 000003
【図２】
2007047317.tif 000004
【図３】
2007047317.tif 000005
【図４】
2007047317.tif 000006
【手続補正書】
【提出日】平成17年9月5日(2005.9.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
外部と接続するための接続用パッドを備えた薄膜半導体装置において、
当該接続用パッドの接続面が非晶質透明導電膜層で形成され、
当該非晶質透明導電膜層の下に、アルミニウム、銅又はチタンからなる層が形成されていることを特徴とする薄膜半導体装置。
【請求項２】
検査プローブと接触するための検査用パッドを備えた薄膜半導体装置において、
当該検査用パッドの接触面が非晶質透明導電膜層で形成され、
当該非晶質透明導電膜層の下に、アルミニウム、銅又はチタンからなる層が形成されていることを特徴とする薄膜半導体装置。
【請求項３】
前記非晶質透明導電膜層の下に形成された前記層が、アルミニウムと、｛Ｎｉ、Ｃｅ、Ｍｏ｝の群から選択された１種以上の金属と、を含む合金からなることを特徴とする請求項１又は２記載の薄膜半導体装置。
【請求項４】
前記非晶質透明導電膜層の下に形成された前記層が、アルミニウムを含む層と、前記アルミニウムを含む層と前記非晶質透明導電膜層との間に設けられた中間膜と、からなっており、
前記中間膜は、Ｃｒ膜、Ｍｏ膜、Ｔｉ膜のいずれか１種以上の膜であることを特徴とする請求項１〜３のいずれかに記載の薄膜半導体装置。
【請求項５】
前記非晶質透明導電膜が、非晶質インジウム亜鉛酸化化合物であることを特徴とする請求項１〜４のいずれかに記載の薄膜半導体装置。
【請求項６】
請求項１〜５のいずれかに記載の薄膜半導体装置を用いた液晶表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体装置及びそれを用いた液晶表示装置に係り、特に、検査時に導通検査・点灯検査用パッドとプローブが当接した際の接触抵抗のバラツキによって発生する検査不良等の問題を解消した薄膜半導体装置及びそれを用いた液晶表示装置に関する。
【背景技術】
【０００２】
薄膜半導体装置は、例えばアクティブマトリクス型液晶表示装置において画素電極への電圧印加のスイッチングを行なうスイッチング素子等として盛んに用いられている。このような薄膜半導体装置を用いたアクティブマトリクス型表示装置は、カラー化が可能で高画素大容量のディスプレイとして、例えば小型テレビや、薄型大画面のいわゆる壁掛けテレビ、あるいはプロジェクションテレビ用として実用化が促進されている。
【０００３】
なお、本特許では、薄膜半導体装置とは、ＴＦＴ−ＬＣＤや、アレイ基板、ＴＦＴアレイ基板等をいう。また、薄膜半導体とは、後述する図３等に示されているような薄膜から成る半導体をいう。
【０００４】
なお、アクティブマトリクス型液晶表示装置にスイッチング素子として用いられる薄膜半導体装置としては、一般に薄膜トランジスタ（Thin Film Transistor）が用いられることが多い。他の用途においては、各種の薄膜半導体装置が利用されている。
【０００５】
なお、本特許では、薄膜トランジスタとは、薄膜を用いた半導体にゲート、ソース、ドレイン電極などが付加されたいわゆるトランジスタをいう。また、薄膜トランジスタ装置とは、薄膜トランジスタを用いた装置をいう。
【０００６】
さて、アクティブマトリクス型液晶表示装置の製造工程は、概ね以下のような工程から成る。
【０００７】
第１の工程は、基板上に薄膜半導体や配線を形成するいわゆるＴＦＴアレイ基板を形成する工程である。
【０００８】
第２の工程は、対向基板を形成してこれと前記のＴＦＴアレイ基板とを貼り合わせてその間隙に周囲を封止して液晶を封入するまでのセル工程である。
【０００９】
第３の工程は、液晶駆動用ＩＣをそのセルに実装するモジュール工程である。これらの工程をほぼこの順に実行することによってアクティブマトリクス型液晶表示装置が製造される。
【００１０】
前記のＴＦＴアレイ基板を形成する第１の工程で形成される薄膜半導体としては、現在アモルファスシリコン（ａ−Ｓｉ）を用いたものが使われているが、一方、多結晶シリコン（ｐ−Ｓｉ）を用いるものも使われ始めている。このｐ−Ｓｉを用いた薄膜半導体（例えば薄膜トランジスタ：Thin Film Transistor）は、アモルファスシリコンを用いた薄膜半導体（例えば薄膜トランジスタ）に比べて移動度が高いことが知られている。その結果、ｐ−Ｓｉを用いたＴＦＴ等の薄膜半導体装置は、装置の小型化及び応答動作の高速化を実現することができる。またドライバ回路を同一基板上に一体化して形成することができる。そのような構成は、いわゆる駆動回路一体型と呼ばれる。
【００１１】
ｐ−Ｓｉを用いた薄膜半導体装置はこのような特長を有するので、小型で高精細であることが要求されるプロジェクション用テレビに用いる液晶表示パネルとしての用途に向けての開発が進められている。
【００１２】
また薄膜半導体装置は、上記のようなプロジェクション用などの液晶表示装置の他にも、例えば小型化・薄型化が要求される密着型イメージセンサ等にも好適に用いられている。
【００１３】
ここで、上記のような薄膜半導体装置の製造工程の一例として、α−Ｓｉ薄膜トランジスタを用いたＴＦＴアレイ基板の製造工程について図面に基づいて概要を説明する。図１〜３はその製造工程の各段階を示す断面模式図である。この図１〜図３は、本実施の形態の図であるが、同時に、従来技術の説明のための図でもある。
【００１４】
なお、薄膜半導体装置とは、薄膜半導体を用いた装置をいい、α−Ｓｉ薄膜トランジスタも薄膜半導体装置の好適な一例であり、また、ＴＦＴアレイ基板も薄膜半導体装置の好適な一例である。
【００１５】
（１）まず、ガラス基板１にＡｌ／Ｍｏを順に成膜し、これを線状にパターニングしてゲート配線・ゲート電極２を形成する（図１（ａ））。
【００１６】
（２）次に、このゲート配線・ゲート電極２上に、ＣＶＤ法により絶縁膜４を形成し、この絶縁膜４上に半導体層（ｉ層、ｎ層）５、６を形成する。この様子が図１（ｂ）に示されている。
【００１７】
（３）さらに、その上には、ソース・ドレイン配線・電極７となるＭｏ／Ａｌ／Ｍｏの３層を順に成膜する。
【００１８】
このような成膜後、ハーフトーン露光技術を用いて、ソース・ドレイン配線・電極７及び島状の半導体層領域５、６（５：半導体層ａ−Ｓｉ膜、６：半導体層ｎ＋ａ−Ｓｉ膜）、そしてチャネル領域１００を形成する（図２（ａ）参照）。
【００１９】
（４）各種の層が積層されたガラス基板１上に、層間絶縁膜９となる絶縁層を成膜する。次に、層間絶縁膜９にコンタクトホール１０を形成する。このコンタクトホール１０は、以下のような目的で作成される（図２（ｂ））。図２（ｂ）においては、ドレインとの接続のためにコンタクトホール１０ａが設けられ、また、ゲート配線と外部回路の接続のために同様にコンタクトホール１０ｂが設けられている様子が示されているが、その他種々の目的で、種々の場所にコンタクトホール１０は設けられる。例えば以下のような目的でコンタクトホール１０が設けられる。
【００２０】
（ｉ）ソース・ドレイン電極７と画素電極１１との接続
（ｉｉ）ソース・ドレイン配線７／ゲート配線２と外部回路との接続
（ｉｉｉ）半導体装置の検査をするパッド部分を形成する
ここで、ソース・ドレイン電極７は、ソース電極又はドレイン電極となりうる電極群を意味する。また、ソース・ドレイン電極７とソース・ドレイン配線とを合わせたものを、上述のように、ソース・ドレイン配線・電極７と呼ぶ。
【００２１】
（５）非晶質透明導電層４２０としてＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）膜を成膜しこれをパターニングして画素電極１１を形成する（図３）。
【００２２】
上記（１）〜（５）から成るＴＦＴアレイ基板を形成する工程が終了した後、このＴＦＴ基板に対して以下の工程を実行する（不図示）。
【００２３】
まず、対向基板を形成してこれと前記のＴＦＴアレイ基板とを貼り合わせてその間隙に周囲を封止して液晶を封入するまでのセル工程を実行する。次に、液晶駆動用ＩＣをそのセルに実装するモジュール工程を実行する。
【００２４】
各工程をほぼこの順に実行することによって半導体液晶表示装置が完成する。
【００２５】
ここで、ガラス基板１上に薄膜半導体装置（薄膜トランジスタ装置）が形成されてＴＦＴアレイ基板や液晶セルが完成するが、このとき製造された薄膜トランジスタ装置の動作やその他の配線の導通などを検査する必要がある。
【００２６】
この検査は、あらかじめガラス基板１の周囲などに形成していた検査用パッドに手動あるいは自動で検査用プローブを当接して電流を流すなどしてその導通の測定を行なっている。
【００２７】
このような検査を行なうための検査用パッドとしては、ゲート配線・ゲート電極４０２の形成材料膜と同じ構成の膜を採用するのが一般的である。
【００２８】
このような材料を使用することによって、上述したＴＦＴアレイ基板製造工程において、パターニングをするだけで、ゲート配線・ゲート電極４０２の形成の際に同時に形成することができる。
【００２９】
また、この材料は、ソース・ドレイン配線・電極７と同一の構成の膜を用いて形成するのも好ましい。パターニングをするだけで、ソース・ドレイン配線・電極７の形成の際に同時に形成することができるからである。
【００３０】
【特許文献１】特開平７−１４０４８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００３１】
しかしながら、信号線のような配線を形成する材料であるＡｌはビッカース硬度の比較的柔らかい金属であるため、検査用プローブを当接した際にその表面にスクラッチ傷が付きやすく、その傷から金属の塵埃が発生しこの塵埃に起因して、以降のセル工程等で対向基板とＴＦＴアレイ基板の配線等とがショートするといった不良や、セルギャップに前記の塵埃が付着してセルギャップむらが生じるといった問題が発生する。
【００３２】
このような問題を回避するために、信号線のような配線にＡｌよりも硬い金属を用いるという対策も考えられるが、このような硬い金属を用いる場合には外部回路との接続を取るための接続用パッドにおいてその接続用ボンディング等が極めて困難となるという問題があり、実用的ではない。
【００３３】
改良された従来技術（特許文献１）
上記課題を解決するために、上記特許文献１の薄膜半導体装置は、外部接続用パッド及び導通検査用パッドを有する配線を備えた薄膜半導体装置において、前記接続用パッドの最上層が外部の配線との接続を取る接続用パッドとしてアルミニウムからなる金属層で形成され、前記検査用パッドの少なくともその最上部に透明導電層が形成されていることを特徴としている。
【００３４】
また、この特許文献１には、発明として、以下のような特徴を有する液晶表示装置が開示されている。
【００３５】
すなわち、特許文献１に記載されている薄膜半導体装置を用いた液晶表示装置は、薄膜半導体装置を画素スイッチング用素子及び液晶駆動回路のうち少なくともいずれか一方として用いた液晶表示装置である。そして、この薄膜半導体装置は、外部接続用パッド及び導通検査用パッドを有する配線を備えた薄膜半導体装置である。
【００３６】
特許文献１に記載されている発明の一つは、このような液晶表示装置において、前記検査用パッドの少なくとも最上部がインジウム錫酸化化合物（ＩＴＯ；Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）から形成されていることを特徴とする薄膜半導体装置を用いた液晶表示装置である。
【００３７】
このような構成によって、従来のＴＦＴアレイ基板の場合は３％程度の製造不良が発生したものが、特許文献１記載の構成によれば、１％以下へと大幅に減少できると記載されている。
【００３８】
しかしながら、前記検査用パッドの少なくともその最上部に形成されている透明導電層がインジウム錫酸化化合物（ＩＴＯ；Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）である場合、当該ＩＴＯは結晶質であるため、表面凹凸が大きくなる場合がある。この表面凹凸の大きな透明導電膜層（つまりセラミックス層）と検査用プローブを当接した際に検査用プローブは、その表面にスクラッチ傷が付きやすくプローブが摩滅することがあり、検査用プローブの寿命が短くなる問題があった。
【００３９】
改良された従来の技術における問題を解決するための一般的な対策
このような問題を回避するためには、第１に、プローブピンの硬度をさらに硬くして先端を鋭利にすることにより、摩滅を防止する対策が考えられる。しかし、このような硬い金属を用いる場合には、検査用プローブを当接した際にその表面にスクラッチ傷が付きやすく、その傷から金属の塵埃が発生しこの塵埃に起因して、以降のセル工程等で対向基板とＴＦＴアレイ基板の配線等とがショートするといった不良や、セルギャップに前記の塵埃が付着してセルギャップむらが生じるといった問題が発生する。
【００４０】
さらに、上記問題を回避するためには、第２に、最上部のインジウム錫酸化化合物（ＩＴＯ；Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を非晶質化して、表面の凹凸を無くし、検査用プローブの摩滅を防ぐ対策が考えられる。しかし、この対策を採用する場合は、検査用プローブの摩滅は防げるものの、新たな問題として、非晶質インジウム錫酸化化合物と検査用プローブとの間に接触抵抗が発生し、検査不良を起こすという問題がある。また、非晶質インジウム酸化化合物薄膜は、それ自体の膜強度が弱く、検査プローブにより剥離したり、着傷により塵埃を発生する問題がある。
【００４１】
本発明は、このような問題を解決するために成されたもので、その目的は、検査時に塵埃が発生することなくかつ外部接続が容易である薄膜半導体装置を実現することにある。さらにそのような薄膜半導体装置を用いて表示品質の高い液晶表示装置を実現することを目的とする。
【課題を解決するための手段】
【００４２】
（１）上記課題を解決するために、本発明の薄膜半導体装置は、外部と接続するための接続用パッドを備えた薄膜半導体装置において、当該接続用パッドの接続面が非晶質透明導電膜層で形成され、当該非晶質透明導電膜層の下に、アルミニウム、銅又はチタンからなる層が形成されていることを特徴とする薄膜半導体装置である。
【００４３】
（２）また、上記課題を解決するために、本発明の薄膜半導体装置は、検査プローブと接触するための検査用パッドを備えた薄膜半導体装置において、当該検査用パッドの接触面が非晶質透明導電膜層で形成され、当該非晶質透明導電膜層の下に、アルミニウム、銅又はチタンからなる層が形成されていることを特徴とする薄膜半導体装置である。
【００４４】
（３）また、本発明は、前記非晶質透明導電膜層の下に形成された前記層が、アルミニウムと、｛Ｎｉ、Ｃｅ、Ｍｏ｝の群から選択された１種以上の金属と、を含む合金からなることを特徴とする（１）又は（２）記載の薄膜半導体装置である。
【００４５】
（４）また、本発明は、前記非晶質透明導電膜層の下に形成された前記層が、アルミニウムを含む層と、前記アルミニウムを含む層と前記非晶質透明導電膜層との間に設けられた中間膜と、からなっており、前記中間膜は、Ｃｒ膜、Ｍｏ膜、Ｔｉ膜のいずれか１種以上の膜であることを特徴とする上記（１）〜（３）のいずれかに記載の薄膜半導体装置である。
【００４６】
（５）また、本発明は、前記非晶質透明導電膜が、非晶質インジウム亜鉛酸化化合物であることを特徴とする上記（１）〜（４）のいずれかに記載の薄膜半導体装置である。
【００４７】
（６）また、本発明は、上記（１）〜（５）のいずれかに記載の薄膜半導体装置を用いた液晶表示装置である。
【００４８】
なお、本発明の技術は、アクティブマトリクス型液晶表示装置や、例えば密着型イメージセンサ等の、ＩＺＯなどの材料からなる非晶質透明導電層（透明導電膜）を何らかの形で用いた電子デバイスにおいて特に好適である。
【００４９】
また、ＡｌとＩＺＯとを直接接触するように成膜すると、その界面に下地金属の酸化物層が発生し抵抗を上昇させてしまう場合があるので、これを防ぐためには上述したように、例えばＣｒ膜、Ｍｏ膜、Ｔｉ膜を前記の界面に介挿してもよい。あるいは、そのような抵抗上昇が無視できる程度であれば、前記のＣｒ膜は省略してもよいことは言うまでもない。また、ＡｌにＮｉ、Ｃｅ、Ｍｏ、等を添加したＡｌ合金などを使うことも好ましい。
【００５０】
作用 
上述したような検査工程での検査用パッドにプローブを当接した際に生じる塵埃や接触抵抗の問題は、本発明のように、検査用パッドの接触面に非晶質ＩＺＯのような材料を用いて、その下に比較的柔らかい金属層であるアルミニウム、銅、チタン層を配置した構造とすることによって解決することができる。
【００５１】
この非晶質ＩＺＯ膜は、それ自体が強靭な非晶質の膜になる性質を有しており、先に述べた非晶質ＩＴＯ膜に見られるような剥離や着傷による塵埃の発生がなく、且つ、透明導電膜と検査用プローブの間に接触抵抗を発生させることがないのである。
【００５２】
つまり、検査の際にプローブを検査用パッドに立てる時に発生する検査用のプローブの摩滅は、表面の凸凹の大きなＩＴＯなどの結晶質膜を用いた検査用パッドにプローブを当接することによって発生していた。
【００５３】
従って、原理的に考えれば、この検査用パッドを比較的凸凹の少ない非晶質のＩＴＯなどを用いて形成すれば上述の検査用のプローブの摩滅の発生は押さえられると考えられる。
【００５４】
しかし、そのようにＩＴＯの非晶質膜を用いた場合、検査用プローブによって非晶質ＩＴＯ膜が剥離したり、着傷により塵埃が発生することが予想される。その結果、検査不良が生じたり、次の製造プロセスで何らかの問題を発生してしまうという困難性をともなったものとなろう。
【００５５】
ところで一方、液晶表示装置に用いられる透明導電膜、なかでもＩＺＯ膜は、膜質が、前記のプローブを当接してもスクライブ傷が発生しない硬さ（ここでいう硬さとは、特にビッカース硬度など、膜の表面の硬度を意味する）を有している。
【００５６】
そこで、このＩＺＯのような材料を検査用パッドの接触面に形成して、且つその下にＡｌのような柔らかい金属で形成してもプローブ当接の際の塵埃の発生を抑えることができる。
【００５７】
これによって非晶質ＩＴＯから発生するプローブ当接の際の塵埃の発生を抑えることができる。
【００５８】
また、検査用パッド及び信号線などの配線及び接続用パッド（外部接続用パッド）を、上記のＡｌのような比較的柔らかい金属で一体に（つまり一つの同じ層で同じＡｌのような材料で）形成することができ、プロセス性整合性の点でも好ましく、製造工程が複雑なものとなることを防止できる。
【発明の効果】
【００５９】
以上説明したように、本発明によれば、検査時に塵埃が発生することなくかつ外部接続が簡易で信頼性が高く製造の簡易な薄膜半導体装置及びそれを用いた液晶表示装置を実現することができる。また、検査プローブとの接触抵抗を小さく抑えることができるという効果を奏する。
【発明を実施するための最良の形態】
【００６０】
以下、本発明の好適な実施の形態を図面に基づき説明する。
【００６１】
実施の形態１．
図１は本発明に係わるＴＦＴアレイ基板のＴＦＴ部２１及び端子部２２を製造工程順に示す工程断面説明図である。
【００６２】
図１において、２１はＴＦＴ部であり、２２は端子部であり、１は透明性絶縁基板であり、２は第１電極（ＴＦＴ部の第１電極はゲート電極）の第１層である。また、４はゲート絶縁膜であり、５は半導体層ａ−Ｓｉ膜であり、６は半導体層ｎ＋ａ−Ｓｉ膜である。
【００６３】
７は第２電極（ＴＦＴ部２１の第２電極はソース／ドレイン電極）の第１層であり、９は層間絶縁膜であり、１０はコンタクトホールである。また、１１は第２電極（画素電極）である。なお、ソース／ドレイン電極は、ソース電極又はドレイン電極となりうる電極群をいう。
【００６４】
ＴＦＴ部２１は、ＴＦＴアレイ基板上の互いに直交するゲート配線とソース配線（共に図示せず）の交差部近傍に設けられ、液晶を駆動するスイッチング素子を構成する部分であり、端子部２２はゲート配線、ソース・ドレイン配線を延在して表示パネルの外側に配置され、ゲート電極、ソース・ドレイン電極に外部から信号を入力するための部分である。
【００６５】
本実施の形態を製造の順に従って説明する。透明性絶縁基板１上にスパッタリング法などを用いて、Ａｌ薄膜をスパッタリング法により２５００Å、Ｍｏ薄膜をスパッタリング法により５００Å成膜し、フォトリソグラフィ法にてレジストパターニングを行った後で燐酸、硝酸及び酢酸系のエッチング液を用いてエッチングし、ゲート配線（図示せず）及びゲート電極（第１電極）ならびに端子部を形成する（図１の（ａ）参照）。
【００６６】
次に、化学的気相成長法（以下、ＣＶＤと称する）などを用いて窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯ２）からなるゲート絶縁膜４を厚さ約４０００Å、半導体層ａ−Ｓｉ膜５（厚さ約１５００Å）、低抵抗の半導体層ｎ＋ａ−Ｓｉ膜６（厚さ約３００Å）を順次形成する（図１の（ｂ）参照）。
【００６７】
さて、窒化シリコン（ＳｉＮ）膜となるゲート絶縁膜４を膜厚３０００オングストローム堆積し、続いて、α−Ｓｉ：Ｈ（ｉ）膜５を膜厚３５００オングストローム堆積するが、この時の放電ガスとしては以下のものを用いる。
【００６８】
まず、ＳｉＮ膜４の堆積に際しては、ＳｉＨ４−ＮＨ３−Ｎ２系混合ガスを用い、α−Ｓｉ：Ｈ（ｉ）膜５の堆積には、ＳｉＨ４−Ｎ２系の混合ガスをそれぞれ用いる。α−Ｓｉ：Ｈ（ｎ）膜６は、ＳｉＨ４−Ｈ２−ＰＨ３系の混合ガスを用いて膜厚３０００オングストロームまで堆積する。
【００６９】
次にこれらの層を堆積した上に、Ｍｏ／Ａｌ／Ｍｏ三層膜を膜厚５００ÅのＭｏ、２０００ÅのＡｌ、５００ÅのＭｏの順にスパッタリング法により堆積する。この三層を燐酸・酢酸・硝酸・水（９：８：１：２  体積比）系エッチング液を用いて、ホトエッチング法で所望のソース電極７のパターン及びドレイン電極８のパターンとする。
【００７０】
さらに、α−Ｓｉ：Ｈ膜をＣＨＦガスを用いたドライエッチング及びヒドラジン（ＮＨ２ＮＨ２・Ｈ２Ｏ）水溶液を用いたウェットエッチングを併用することにより、所望のパターンのα−ＳｉＨ（ｉ）膜４のパターン、α−Ｓｉ：Ｈ（ｎ）膜６のパターンとする。
【００７１】
次に、層間絶縁膜９を形成したのち、パターニングを行いコンタクトホール１０を形成する。コンタクトホール１０はゲート端子部及びＴＦＴのドレイン電極部に形成する。ここで、層間絶縁膜９は、例えばＣＶＤ法による窒化シリコン膜、又はアクリル系の透明性樹脂などのいずれか一方、あるいは両方の組み合わせで形成することができる（図２の（ｂ）参照）。
【００７２】
最後に、透明導電膜としてスパッタリング法を用いＩＺＯ膜（酸化インジウム亜鉛）を厚さ約１０００Å成膜し、パターニングして画素電極１１を形成してＴＦＴアレイ基板を得る（図３参照）。画素電極１１は層間絶縁膜９のコンタクトホール１０を介して第１電極材料からなるゲート電極、ソース／ドレイン電極のそれぞれと、第１電極（ソース／ドレイン電極）と電気的に直接接続されている。
【００７３】
さて、以上述べたように、本実施の形態においては、絶縁層上に半導体層、ソース・ドレイン配線、層間絶縁膜が形成され、絶縁膜及び層間絶縁膜にコンタクトホールが穿設され、その部分にＩＺＯ膜が成膜され、画素電極及び検査用パッド部分が形成されている。
【００７４】
検査用パッド部
この検査用パッド部２００は、図４に示したように、その最上部に非晶質の透明導電膜であるＩＺＯ膜１１が形成され、その下にＡｌからなる層２が形成されている。
【００７５】
検査用パッド部２００はこのような構造に形成されているので、導通検査を行なう際にこの検査用パッド部２００にプローブを当接する時、プローブ（図示省略）は透明導電層１１上に当接することになり、この表面凹凸はほとんどなく、平面であるために、検査用プローブの摩滅がない。また、ＩＺＯそのものは、従来の透明導電膜に比べて非常に強靭な膜であり、従来の透明導電膜に比べて、剥離や着傷も少なく、塵埃の発生も少ない。また、検査パッド部分はこのような構造に形成されており、また、検査用プローブと接触面に形成された透明導電膜の間に生じる接触抵抗は極めて小さい。
【００７６】
外部接続用パッド
また、図示を省略するが、ゲート線や、ソース・ドレイン配線の末端部には、外部の駆動回路との接続を取る外部接続用パッドが、上記のＡｌ層に用いたＡｌ膜と同一の膜を用いて同じ層に形成されている。
【００７７】
その外部接続用パッドの上面は、Ａｌ膜の表面を非晶質透明導電膜であるＩＺＯにより被われており、外部接続の接続に好適な状態に形成されている。この外部の駆動回路との接続となる部分においてＡｌ膜の表面が露出していると、外部回路との接続安定性に欠けるものになる場合がある。これに対して、本実施の形態によれば、Ａｌ膜の表面を非晶質透明導電膜であるＩＺＯによって覆っているので、塵埃の発生も少ない。また、検査用プローブと接触面に形成された透明導電膜の間に生じる接触抵抗は極めて小さい。
【００７８】
実施の形態２．
上記実施の形態１で説明した薄膜トランジスタ装置を基板上に複数個アレイ状に設けることによって、ＴＦＴアレイ基板を製造する。なお、アレイ状に配置する手法は従来からよく知られているので、従来のＴＦＴアレイ基板の製造手法と同様の手法を用いれば容易にＴＦＴアレイ基板を製造することができる。
【００７９】
このようにして、薄膜トランジスタ装置の検査直前の段階のＴＦＴアレイ基板が完成する。
【００８０】
このような構造のＴＦＴアレイ基板の検査パッド部分２２にそれぞれ検査用プローブを当接させることによって、その検査パッド部分２２に接続された各薄膜トランジスタ装置の導通検査を行なう。
【００８１】
この導通検査や薄膜トランジスタの動作検査など、本発明に係る薄膜トランジスタ装置の電気的検査を行なう際に硬い検査用プローブを検査用パッド２００に当接しても、検査用パッド２００の最上層にはそれぞれ透明導電層ＩＺＯが形成されてその下の比較的柔らかいＡｌ層やゲート線、ソース・ドレイン線どを保護しているので、その比較的柔らかいＡｌ層などの材質に対するプローブの当接の際の傷付きによって生じていた塵埃の発生に起因した短絡等の不良発生を防ぐことができる。
【００８２】
以上のような本実施例で作製したＴＦＴアレイ基板に、実際にプローブを当接させて検査を行なった際の検査用パッド表面の傷付き等に起因したＡｌを始めとする塵埃による不良発生率を確認したところ、従来のＴＦＴアレイ基板の場合は３％程度の製造不良が発生したものが、本発明によれば１％以下へと大幅に減少できたことが確認された。
【００８３】
なお、上記の実施例では本発明に係る薄膜トランジスタ装置を液晶表示装置のＴＦＴアレイ基板上に形成する場合についての一例を示したが、本発明の技術の適用はこれのみには限定されないことはいうまでもない。
【００８４】
この他にも、本発明の薄膜トランジスタ装置は、例えばアクティブマトリクス型液晶表示装置や密着型イメージセンサ等の、ＩＺＯのような非晶質透明導電膜を何らかの形で用いる電子デバイスにおいて特に好適である。
【００８５】
また、非晶質透明導電膜として用いる材料としても、上述のようなＩＺＯのみには限定されないことはいうまでもない。この他にも、導電性が良好で、ビッカース硬度が比較的高い上述のＩＺＯ程度の硬さの膜材料であって、液晶表示装置や密着型イメージセンサ等に用いる場合にプロセス整合性の良好な材料であれば、上記の他にも例えば非晶質酸化錫（ＳｎＯｘ）膜や非晶質酸化インジウム（ＩｎＯｘ）膜、非晶質酸化錫亜鉛（ＳｎＺｎＯｘ）などを好適に用いることができる。
【００８６】
変形例
上述した実施の形態では、アルミニウムの上に非晶質の透明導電膜を設ける構成を説明したが、なお、透明導電膜の下には、アルミニウムだけでなく、Ｃｕや、Ｔｉの金属でもかまわない。また、これらを成分として含む合金でも良い。Ａｌの合金を採用する場合は、例えば、ＡｌにＮｉ、Ｃｅ、Ｍｏ、等を添加した合金を用いることが好ましい。
【００８７】
また、多層構造を採用しても好ましい。例えば、Ａｌ／Ｍｏ／Ａｌなどの３層構造が好ましく用いられよう。
【００８８】
さらに、アルミニウムの上に、直接、非晶質の透明導電膜を設けるのではなく、Ｃｒ、Ｍｏ、Ｔｉ等を間に介挿することも接触抵抗のさらに低減のために好ましい。
【図面の簡単な説明】
【００８９】
【図１】本実施の形態で説明する薄膜トランジスタの製造工程を説明する断面模式図である。
【図２】本実施の形態で説明する薄膜トランジスタの製造工程を説明する断面模式図である。
【図３】本実施の形態で説明する薄膜トランジスタの製造工程を説明する断面模式図である。
【図４】本実施の形態で説明する薄膜トランジスタの製造工程を説明する断面模式図であり、特に検査パッド部分の構造を示す断面模式図である。
【符号の説明】
【００９０】
１  透明性絶縁基板、ガラス基板
２  第１電極の第１層、ゲート電極の第１層、ゲート電極
４  ゲート絶縁膜
５  半導体層ａ−Ｓｉ膜
６  半導体層ｎ＋ａ−Ｓｉ膜
７  第２電極の第１層、ソース／ドレイン電極の第１層、ソース電極、ソース・ドレイン配線、ソース・ドレイン配線・電極
８  ドレイン電極
９  層間絶縁膜
１０  コンタクトホール
１１  第２電極、画素電極
２１  ＴＦＴ部
２２  端子部
２００  検査パッド部
３００  チャネル領域