(57)【要約】【課題】感度上昇と蓄積容量の増大が可能なフォトダイオードを有する半導体装置、上記のフォトダイオードをアレイ状に配置してなる固体撮像装置、及びその製造方法を提供する。【解決手段】第１導電型の半導体基板１０の主面に第２導電型の第１半導体領域１１が形成され、隣接するフォトダイオードＰＤの領域を分離するように第１半導体領域１１を貫通して第１導電型の画素分離領域１４が形成され、半導体基板１０と第１半導体領域１１の接合面から離間して、接合面より深い位置において半導体基板１０中に、余剰電荷排出領域となる第２導電型の第２半導体領域１５が形成された構成とする。【選択図】図１
2007335683.tif 000002
【特許請求の範囲】
【請求項１】
画素分離領域で分離された複数のフォトダイオードがアレイ状に配置されて形成された固体撮像装置であって、
第１導電型の半導体基板と、
上記半導体基板の主面に形成された第２導電型の第１半導体領域と、
隣り合う上記フォトダイオードの領域を分離するように上記第１半導体領域を貫通して形成された第１導電型の画素分離領域と、
上記半導体基板と上記第１半導体領域の接合面から離間して、上記接合面より深い位置において上記半導体基板中に形成され、余剰電荷排出領域となる第２導電型の第２半導体領域と
を有する固体撮像装置。
【請求項２】
上記第２半導体領域が前記画素分離領域の下方に形成されている
請求項１に記載の固体撮像装置。
【請求項３】
上記第１半導体領域の表層部に第１導電型の第３半導体領域が形成されている
請求項１または２に記載の固体撮像装置。
【請求項４】
フォトダイオードが形成された半導体装置であって、
第１導電型の半導体基板と、
上記半導体基板の主面に形成された第２導電型の第１半導体領域と、
上記半導体基板と上記第１半導体領域の接合面から離間して、上記接合面より深い位置において上記半導体基板中に形成され、余剰電荷排出領域となる第２導電型の第２半導体領域と
を有する半導体装置。
【請求項５】
上記第１半導体領域の表層部に第１導電型の第３半導体領域が形成されている
請求項４に記載の半導体装置。
【請求項６】
第１導電型の第１の半導体層と、
上記第１の半導体層上に隣り合って形成されている第２導電型の第２及び第３の半導体層と、
上記第１の半導体層上に形成され、上記第２の半導体層と上記第３の半導体層との間に位置する第１導電型の第４の半導体層と、
上記第１の半導体層中に上記第２、第３及び第４の半導体層から離間して形成されている第２導電型の第５の半導体層と、
を有し、
上記第１及び第２の半導体層により第１の受光素子が構成され、上記第１及び第３の半導体層により第２の受光素子が構成される固体撮像装置。
【請求項７】
上記第５の半導体層が上記第４の半導体層の下方に位置する請求項６に記載の固体撮像装置。
【請求項８】
上記第２、第３及び第４の半導体層上に形成されている第１導電型の第６の半導体層を更に有する請求項６又は７に記載の固体撮像装置。
【請求項９】
上記第５の半導体層に電気的に接続される第２導電型の第７の半導体層を更に有し、上記第５の半導体層に所定の電圧が印加されるように構成された請求項６、７又は８に記載の固体撮像装置。
【請求項１０】
上記第１導電型がｐ型であり、上記第２導電型がｎ型である請求項１乃至９の何れかに記載の固体撮像装置又は半導体装置。
【請求項１１】
画素分離領域で分離された複数のフォトダイオードがアレイ状に配置されて形成された固体撮像装置の製造方法であって、
第１導電型の半導体基板の主面に第２導電型の第１半導体領域を形成する工程と、
隣り合う上記フォトダイオードの領域を分離するように上記第１半導体領域を貫通して第１導電型の画素分離領域を形成する工程と、
上記半導体基板と上記第１半導体領域の接合面から離間して、上記接合面より深い位置において上記半導体基板中に、余剰電荷排出領域となる第２導電型の第２半導体領域を形成する工程と
を有する固体撮像装置の製造方法。
【請求項１２】
上記第２半導体領域を形成する工程において、上記第２半導体領域を前記画素分離領域の下方に形成する
請求項１１に記載の固体撮像装置の製造方法。
【請求項１３】
上記第１半導体領域の表層部に第１導電型の第３半導体領域を形成する工程をさらに有する
請求項１１または１２に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、固体撮像装置及びその製造方法に関し、特にフォトダイオードを有する半導体装置、固体撮像装置及びその製造方法に関する。
【背景技術】
【０００２】
半導体装置において、フォトダイオードは光を受けて電流を発生させるダイオードであり、ＣＣＤセンサやＣＭＯＳセンサなどの固体撮像装置の受光素子などとして広く用いられている。
フォトダイオードは、ｐｎ接合した半導体から構成され、ｐｎ接合に逆バイアスを印加することで空乏層を広げ、高い電界をかける。主に空乏層で光が吸収されることにより電子−正孔対が発生する。
得られた電荷がフォトダイオードに生成されたポテンシャル中に保持され、電流や電圧として検知される。
【０００３】
固体撮像装置においては、上記の構成のフォトダイオードを有する画素がアレイ状に配置されて受光部が構成されている。
ここで、上記のようなフォトダイオードを有する固体撮像装置のある画素に強い強度の光が照射された場合、生成された光電荷がフォトダイオードの容量以上となると、電荷が当該画素から隣接画素などへ溢れてしまうブルーミングと呼ばれる現象が発生する。
固体撮像装置においては、ブルーミングの発生を抑制するアンチブルーミング（ＡＢ）構造として、画素から溢れた光電荷を排出するオーバーフロードレイン（ＯＤ）が広く用いられている。
【０００４】
オーバーフロードレインとしては、オーバーフローした光電荷を基板主面の面内方向に排出する横型オーバーフロードレイン（ＬＯＤ）と、基板側へと基板主面に垂直な方向に排出する縦型オーバーフロードレイン（ＶＯＤ）が知られている。
【０００５】
図５（Ａ）は従来のＣＣＤ固体撮像装置などにおいて搭載されているフォトダイオードとこれに隣接して設けられたＬＯＤ部分の平面図であり、図５（Ｂ）は図５（Ａ）中のＸ−Ｘ’における断面図である。
【０００６】
例えば、各画素ＰＸを構成するフォトダイオードＰＤ領域において、ｐ型半導体基板１００にｎ型半導体領域１０１とｐ型半導体領域１０２が積層されており、フォトダイオードＰＤを構成するｐｎ接合が形成されている。
例えば、各画素ＰＸのフォトダイオードＰＤは隣接して設けられており、隣接するフォトダイオードＰＤ間にはｐ型半導体領域からなる画素分離領域Ｉが形成されている。
さらに、上記の画素分離領域において横型オーバーフロードレインＬＯＤが配置されている。ＬＯＤは、例えば内側にｎ型半導体領域１０３、外側にｐ型半導体領域１０４が形成されて構成されている。
【０００７】
図５（Ｃ）は図５（Ｂ）に示す断面におけるポテンシャル図であり、Ｘ−Ｘ’上のある点における基板表面から深部までのうちで最も高い電位をその点のポテンシャルとして、Ｘ−Ｘ’上の各点でプロットして得た図である。ポテンシャルは正（＋）方向を下向きに示している。
ここで、上記のようにＬＯＤを横切るＸ−Ｘ’における断面においては、図５（Ｃ）中のポテンシャルＰ１で示すように、ｐ型半導体領域１０４が形成された部分にポテンシャルの障壁（バリア）が形成される。光電荷（光電子）は、上記のポテンシャルのＰＤ側の谷に蓄積される。
【０００８】
上記のｎ型半導体領域１０３には所定の電圧ＶＡＢが印加され、図５（Ｃ）中のポテンシャルＰ２で示すように、ｎ型半導体領域１０３部分の電位は高電位側にシフトし、これに伴ってｐ型半導体領域１０４部分のポテンシャルのバリアが高電位側に変調される。
このとき、ポテンシャルのＰＤ側の谷に蓄積された電荷Ｃが溢れると、ｐ型半導体領域１０４部分のポテンシャルバリア（ＡＢバリア）を越えてｎ型半導体領域１０３（ＡＢドレイン）に排出される。
【０００９】
上記の構成のＬＯＤは、電荷を排出する構成であり、電荷の蓄積や光に対する感度がない領域である。従って、フォトダイオードの感度、さらには固体撮像装置の感度を高めるためには、できる限り小さいレイアウトで形成することが望ましい。
しかし、ＡＢドレインとなるｎ型半導体領域１０３の周囲にＡＢバリアとなるｐ型半導体領域１０４が形成された構成であるので小型化が困難であった。
このため、ＬＯＤ領域の幅が図５（Ａ）に示すように画素分離領域Ｉの幅よりも広くなってしまい、フォトダイオードや固体撮像装置の感度低下と蓄積容量の低下を招いていた。
【００１０】
一方、もう一つのＯＤ構造としてＶＯＤが知られているが、ＶＯＤは通常ｎ基板を用いてｎ基板側に電荷を排出する構成としている。上記のＬＯＤは、通常ｐ基板を用いたフォトダイオードに用いられる。
ｎ基板を用いたフォトダイオードは、一般にｐ基板を用いたフォトダイオードよりも特に長波長側の感度が低いため、感度を高めたい場合には不利となることが知られている。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は上記の状況に鑑みてなされたものであり、本発明の目的は、感度上昇と蓄積容量の増大が可能なフォトダイオードを有する半導体装置、上記のフォトダイオードをアレイ状に配置してなる固体撮像装置、及びその製造方法を提供することである。
【課題を解決するための手段】
【００１２】
上記の目的を達成するため、本発明の固体撮像装置は、画素分離領域で分離された複数のフォトダイオードがアレイ状に配置されて形成された固体撮像装置であって、第１導電型の半導体基板と、上記半導体基板の主面に形成された第２導電型の第１半導体領域と、隣り合う上記フォトダイオードの領域を分離するように上記第１半導体領域を貫通して形成された第１導電型の画素分離領域と、上記半導体基板と上記第１半導体領域の接合面から離間して、上記接合面より深い位置において上記半導体基板中に形成され、余剰電荷排出領域となる第２導電型の第２半導体領域とを有する。
【００１３】
上記の本発明の固体撮像装置は、第１導電型の半導体基板の主面に第２導電型の第１半導体領域が形成され、隣接するフォトダイオードの領域を分離するように第１半導体領域を貫通して第１導電型の画素分離領域が形成され、半導体基板と第１半導体領域の接合面から離間して、接合面より深い位置において半導体基板中に、余剰電荷排出領域となる第２導電型の第２半導体領域が形成された構成である。
【００１４】
上記の本発明の固体撮像装置は、好適には、上記第２半導体領域が前記画素分離領域の下方に形成されている。
また、好適には、上記第１半導体領域の表層部に第１導電型の第３半導体領域が形成されている。
【００１５】
また、上記の目的を達成するため、本発明の半導体装置は、フォトダイオードが形成された半導体装置であって、第１導電型の半導体基板と、上記半導体基板の主面に形成された第２導電型の第１半導体領域と、上記半導体基板と上記第１半導体領域の接合面から離間して、上記接合面より深い位置において上記半導体基板中に形成され、余剰電荷排出領域となる第２導電型の第２半導体領域とを有する。
【００１６】
上記の本発明の半導体装置は、第１導電型の半導体基板の主面に第２導電型の第１半導体領域が形成され、半導体基板と第１半導体領域の接合面から離間して、接合面より深い位置において半導体基板中に、余剰電荷排出領域となる第２導電型の第２半導体領域が形成された構成である。
【００１７】
上記の本発明の半導体装置は、好適には、上記第１半導体領域の表層部に第１導電型の第３半導体領域が形成されている。
【００１８】
また、上記の目的を達成するため、本発明の固体撮像装置の製造方法は、画素分離領域で分離された複数のフォトダイオードがアレイ状に配置されて形成された固体撮像装置の製造方法であって、第１導電型の半導体基板の主面に第２導電型の第１半導体領域を形成する工程と、隣り合う上記フォトダイオードの領域を分離するように上記第１半導体領域を貫通して第１導電型の画素分離領域を形成する工程と、上記半導体基板と上記第１半導体領域の接合面から離間して、上記接合面より深い位置において上記半導体基板中に、余剰電荷排出領域となる第２導電型の第２半導体領域を形成する工程とを有する。
【００１９】
上記の本発明の固体撮像装置の製造方法は、第１導電型の半導体基板の主面に第２導電型の第１半導体領域を形成し、隣接するフォトダイオードの領域を分離するように第１半導体領域を貫通して第１導電型の画素分離領域を形成する。また、半導体基板と第１半導体領域の接合面から離間して、接合面より深い位置において半導体基板中に、余剰電荷排出領域となる第２導電型の第２半導体領域を形成する。
【００２０】
上記の本発明の固体撮像装置の製造方法は、好適には、上記第２半導体領域を形成する工程において、上記第２半導体領域を前記画素分離領域の下方に形成する。
また、好適には、上記第１半導体領域の表層部に第１導電型の第３半導体領域を形成する工程をさらに有する。
【００２１】
また、上記の目的を達成するため、本発明の半導体装置の製造方法は、フォトダイオードが形成された半導体装置の製造方法であって、第１導電型の半導体基板の主面に第２導電型の第１半導体領域を形成する工程と、上記半導体基板と上記第１半導体領域の接合面から離間して、上記接合面より深い位置において上記半導体基板中に、余剰電荷排出領域となる第２導電型の第２半導体領域を形成する工程とを有する。
【００２２】
上記の本発明の半導体装置の製造方法は、第１導電型の半導体基板の主面に第２導電型の第１半導体領域を形成し、また、半導体基板と第１半導体領域の接合面から離間して、接合面より深い位置において半導体基板中に、余剰電荷排出領域となる第２導電型の第２半導体領域を形成する。
【００２３】
上記の本発明の固体撮像装置の製造方法は、好適には、上記第１半導体領域の表層部に第１導電型の第３半導体領域を形成する工程をさらに有する。
【発明の効果】
【００２４】
本発明の固体撮像装置によれば、半導体基板と第１半導体領域の接合面から離間した接合面より深い位置において半導体基板中に余剰電荷排出領域となる第２導電型の第２半導体領域が形成された構成であり、画素分離領域の幅を必要最低限に設定でき、これにより固体撮像装置を構成するフォトダイオードの感度向上と蓄積容量の増加が可能である。
【００２５】
本発明の半導体装置によれば、半導体基板と第１半導体領域の接合面から離間した接合面より深い位置において半導体基板中に余剰電荷排出領域となる第２導電型の第２半導体領域が形成された構成であり、フォトダイオードを分離する領域の幅を必要最低限に設定でき、これによりフォトダイオードの感度向上と蓄積容量の増加が可能である。
【００２６】
本発明の固体撮像装置の製造方法によれば、半導体基板と第１半導体領域の接合面から離間した接合面より深い位置において半導体基板中に余剰電荷排出領域となる第２導電型の第２半導体領域を形成するので、画素分離領域の幅を必要最低限に設定でき、これにより固体撮像装置を構成するフォトダイオードの感度向上と蓄積容量の増加が可能である。
【００２７】
本発明の半導体装置の製造方法によれば、半導体基板と第１半導体領域の接合面から離間した接合面より深い位置において半導体基板中に余剰電荷排出領域となる第２導電型の第２半導体領域を形成するので、フォトダイオードを分離する領域の幅を必要最低限に設定でき、これによりフォトダイオードの感度向上と蓄積容量の増加が可能である。
【発明を実施するための最良の形態】
【００２８】
以下に、本発明に係る固体撮像装置及びその製造方法の実施の形態について、図面を参照して説明する。
【００２９】
第１実施形態
図１（Ａ）は本実施形態に係るＣＣＤセンサなどの固体撮像装置において搭載されているフォトダイオードとオーバーフロードレイン部分の平面図であり、図１（Ｂ）は図１（Ａ）中のＸ−Ｘ’における断面図である。
【００３０】
本実施形態に係る固体撮像装置は、画素分離領域で分離された複数のフォトダイオードがアレイ状に配置されて形成された固体撮像装置である。
例えば、各画素ＰＸを構成するフォトダイオードＰＤ領域において、ｐ型半導体基板１０にｎ型半導体領域（第１半導体領域）１１が形成されており、フォトダイオードＰＤを構成するｐｎ接合が形成されている。
例えば、各画素ＰＸのフォトダイオードＰＤは隣り合って設けられており、隣り合うフォトダイオードＰＤの領域を分離するようにｎ型半導体領域１１を貫通してｐ型の画素分離領域１４が形成されている。図１（Ａ）においては、３つの画素ＰＸが示されている。
【００３１】
さらに、例えば、ｐ型半導体基板１０とｎ型半導体領域１１の接合面から所定の距離Ｄをもって離間して、接合面より深い位置においてｐ型半導体基板１０中に、余剰電荷排出領域となるｎ型半導体領域（第２半導体領域）１５が形成されている。
ｎ型半導体領域１５は、ｐ型半導体基板１０中においてｎ型半導体領域１６に接続して形成されており、ｎ型半導体領域１６を通じて例えば数Ｖの所定の電位が印加される。
【００３２】
本実施形態に係る固体撮像装置においては、例えば、ｎ型半導体領域１５が画素分離領域１４の下方に形成されており、ｎ型半導体領域１５の側面が画素分離領域１４の側面と略同一の面上に位置するような配置となっている。
また、例えば、ｎ型半導体領域１１の表層部にｐ型半導体領域（第３半導体領域）１２が形成されている。
【００３３】
図１（Ｃ）は図１（Ｂ）に示す断面におけるポテンシャル図であり、Ｘ−Ｘ’上のある点における基板表面から深部までのうちで最も高い電位をその点のポテンシャルとして、Ｘ−Ｘ’上の各点でプロットして得た図である。ポテンシャルは正（＋）方向を下向きに示している。
【００３４】
ここで、図１（Ｃ）中のポテンシャルＰ１で示すように、ｎ型半導体領域１５の側面となる位置にポテンシャルの障壁（バリア）が形成される。光電荷（光電子）は、上記のポテンシャルのＰＤ側の谷に蓄積される。
【００３５】
上記のようにｎ型半導体領域１６を通じてｎ型半導体領域１５に所定の電圧ＶＡＢが印加されると、図１（Ｃ）中のポテンシャルＰ２で示すように、ｎ型半導体領域１５が形成された領域の電位が高電位側にシフトし、これに伴ってｎ型半導体領域１５の側面となる位置のポテンシャルのバリアが高電位側に変調される。
【００３６】
このとき、ポテンシャルのＰＤ側の谷に蓄積された電荷Ｃが溢れると、ｎ型半導体領域１５の側面となる位置のポテンシャルバリア（ＡＢバリア）を越えてｎ型半導体領域１５（ＡＢドレイン）に排出される。
【００３７】
本実施形態の固体撮像装置によれば、ｐ型半導体基板１０とｎ型半導体領域１１の接合面から離間した接合面より深い位置においてｐ型半導体基板中に余剰電荷排出領域となるｎ型半導体領域１５が形成された構成であり、従来のようなＬＯＤは不要となるので、画素分離領域１４の幅を必要最低限に設定でき、これにより固体撮像装置を構成するフォトダイオードの感度向上と蓄積容量の増加が可能である。
【００３８】
また、本実施形態の固体撮像装置はｐ型半導体基板を用いて構成可能であることから、特に長波長側の感度を高めることが可能であり、例えば波長７００ｎｍの光に対して、従来のＶＯＤを有するｎ基板を用いたフォトダイオードに対して２倍の感度を有する。
【００３９】
本実施形態の固体撮像装置は、上記のような構成のオーバーフロードレインを有する複数のフォトダイオードがアレイ状に配置されて形成された構成であればよく、ＣＣＤセンサやＣＭＯＳセンサなどに適用できる。
【００４０】
次に、本実施形態に係る固体撮像装置の製造方法について説明する。
図２（Ａ）〜（Ｃ）は本実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
まず、図２（Ａ）に示すように、例えば、ｐ型半導体基板１０の主面にｎ型半導体領域（第１半導体領域）１１を形成し、ｎ型半導体領域１１の表層部にｐ型半導体領域（第３半導体領域）１２を形成する。
【００４１】
次に、図２（Ｂ）に示すように、例えば、フォトリソグラフィー工程により素子分離領域を開口するパターンのレジスト膜１３をパターン形成し、ｐ型の導電性不純物をイオン注入することにより、隣接するフォトダイオードの領域を分離するようにｎ型半導体領域１１を貫通してｐ型の画素分離領域１４を形成する。
【００４２】
次に、図２（Ｃ）に示すように、例えば、上記で形成したレジスト膜１３を用いて、画素分離領域１４形成時の注入エネルギーより高いエネルギーでｎ型の導電性不純物をイオン注入することにより、ｐ型半導体基板１０とｎ型半導体領域１１の接合面から離間して、接合面より深い位置において半導体基板１０中に、余剰電荷排出領域となるｎ型半導体領域（第２半導体領域）１５を形成する。
【００４３】
図２（Ｃ）に示すように、例えば、上記で形成したレジスト膜１３を用いて画素分離領域１４とｎ型半導体領域１５を形成することにより、容易にｎ型半導体領域１５を画素分離領域１４の下方に形成することが可能であり、例えばｎ型半導体領域１５の側面が画素分離領域１４の側面と略同一の面上に位置するような配置とすることができる。実際には、より深い領域に注入されるｎ型半導体領域１５の不純物の方が拡散の程度が大きいため、ｎ型半導体領域１１とｎ型半導体領域１５は重なり部分を有する場合もあるが、図１（Ｃ）に示すようなポテンシャルが得られることに変わりはなく、オーバーフロードレインとして所望する機能を実現できる。
【００４４】
本実施形態の固体撮像装置の製造方法によれば、ｐ型半導体基板１０とｎ型半導体領域１１の接合面から離間した接合面より深い位置においてｐ型半導体基板中に余剰電荷排出領域となるｎ型半導体領域１５を形成するので、従来のようなＬＯＤは不要となり、画素分離領域１４の幅を必要最低限に設定でき、これにより固体撮像装置を構成するフォトダイオードの感度向上と蓄積容量の増加が可能である。
【００４５】
また、本実施形態の固体撮像装置はｐ型半導体基板を用いて製造することが可能であることから、特に長波長側の感度を高めることが可能である。
【００４６】
（実施例）
上記のような本実施形態に係る固体撮像装置におけるフォトダイオードのポテンシャルをシミュレーションにより求めた。
図３（Ａ）は本実施例に係る固体撮像装置のフォトダイオードとオーバーフロードレイン部分の平面図であり、図３（Ｂ）は図３（Ａ）中のＸ−Ｘ’における断面図である。
【００４７】
各画素ＰＸを構成するフォトダイオードＰＤ領域において、ｐ型半導体基板１０にｎ型半導体領域１１が形成されており、隣り合うフォトダイオードＰＤの領域を分離するようにｎ型半導体領域１１を貫通してｐ型の画素分離領域１４が形成され、画素分離領域１４の下方において、ｐ型半導体基板１０とｎ型半導体領域１１の接合面から離間して、接合面より深い位置においてｐ型半導体基板１０中に、余剰電荷排出領域となるｎ型半導体領域１５が形成された構成とした。
【００４８】
上記の構成において、ｎ型半導体領域１５に電位を印加していない状態でシミュレーションした結果得られたポテンシャル図が図３（Ｃ）であり、所定の正の電位を印加した状態のシミュレーション結果が図３（Ｄ）である。ポテンシャルは正（＋）方向を下向きに示しており、相対値で示している。
【００４９】
図３（Ｃ）及び（Ｄ）に示すように、ｎ型半導体領域１５の側面となる位置にポテンシャルの障壁（バリア）が形成され、その高さがｎ型半導体領域１５に印加する電位で変調され、アンチブルーミングのオーバーフロードレインとして機能できるポテンシャルが得られることが確認された。
【００５０】
また、３×３μｍの画素におけるシミュレーションにおいて、従来のＬＯＤを用いた固体撮像装置に対して、本実施例の固体撮像装置は感度と電荷の蓄積容量がともに２０％向上した。
【００５１】
第２実施形態
図４（Ａ）は本実施形態に係るＣＣＤセンサなどの固体撮像装置において搭載されているフォトダイオードとオーバーフロードレイン部分の平面図であり、図４（Ｂ）は図４（Ａ）中のＸ−Ｘ’における断面図である。
第１実施形態に対して、余剰電荷排出領域となるｎ型半導体領域（第２半導体領域）１５が、画素分離領域１４の下方ではなく、ｎ型半導体領域（第１半導体領域）１１の下方に形成されていることが異なる。この場合でも、ｎ型半導体領域１５はｐ型半導体基板１０とｎ型半導体領域１１の接合面から所定の距離Ｄをもって離間して接合面より深い位置に形成されている。
【００５２】
本実施形態の固体撮像装置においても、接合面から所定の距離Ｄをもって離間している部分で電荷に対するポテンシャルバリアを形成することができ、ｎ型半導体領域１５に印加する電位でバリアの高さが変調され、アンチブルーミングのオーバーフロードレインとして機能できる。従来のようなＬＯＤは不要となるので、画素分離領域１４の幅を必要最低限に設定でき、これにより固体撮像装置を構成するフォトダイオードの感度向上と蓄積容量の増加が可能である。
【００５３】
本発明は上記の説明に限定されない。
例えば、ＣＣＤセンサなどの固体撮像装置だけでなく、フォトダイオードを有する半導体装置全般に適用可能である。即ち、第１導電型の半導体基板の主面に第２導電型の第１半導体領域が形成され、半導体基板と第１半導体領域の接合面から離間して、接合面より深い位置において半導体基板中に、余剰電荷排出領域となる第２導電型の第２半導体領域が形成された構成とすることができる。
【００５４】
上記の半導体装置は、例えば、第１導電型の半導体基板の主面に第２導電型の第１半導体領域を形成し、また、半導体基板と第１半導体領域の接合面から離間して、接合面より深い位置において半導体基板中に、余剰電荷排出領域となる第２導電型の第２半導体領域を形成することで製造可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【産業上の利用可能性】
【００５５】
本発明の固体撮像装置は、ＣＣＤセンサやＣＭＯＳセンサなどの固体撮像装置に適用できる。
また、本発明の半導体装置は、フォトダイオードを有する半導体装置に適用できる。
【００５６】
本発明の固体撮像装置の製造方法は、ＣＣＤセンサやＣＭＯＳセンサなどの固体撮像装置を製造する方法に適用できる。
また、本発明の半導体装置は、フォトダイオードを有する半導体装置を製造する方法に適用できる。
【図面の簡単な説明】
【００５７】
【図１】図１（Ａ）は本発明の第１実施形態に係る固体撮像装置において搭載されているフォトダイオードとオーバーフロードレイン部分の平面図であり、図１（Ｂ）は図１（Ａ）中のＸ−Ｘ’における断面図であり、図１（Ｃ）は図１（Ｂ）に示す断面におけるポテンシャル図である。
【図２】図２（Ａ）〜（Ｃ）は本発明の第１実施形態に係る固体撮像装置の製造方法の製造工程を示す断面図である。
【図３】図３（Ａ）は本発明の実施例に係る固体撮像装置のフォトダイオードとオーバーフロードレイン部分の平面図であり、図３（Ｂ）は図３（Ａ）中のＸ−Ｘ’における断面図であり、図３（Ｃ）及び（Ｄ）はシミュレーションで得られたポテンシャル図である。
【図４】図４（Ａ）は本発明の第２実施形態に係る固体撮像装置において搭載されているフォトダイオードとオーバーフロードレイン部分の平面図であり、図４（Ｂ）は図４（Ａ）中のＸ−Ｘ’における断面図である。
【図５】図５（Ａ）は従来例に係る固体撮像装置において搭載されているフォトダイオードとオーバーフロードレイン部分の平面図であり、図５（Ｂ）は図５（Ａ）中のＸ−Ｘ’における断面図であり、図５（Ｃ）は図５（Ｂ）に示す断面におけるポテンシャル図である。
【符号の説明】
【００５８】
１０…ｐ型半導体基板、１１…ｎ型半導体領域（第１半導体領域）、１２…ｐ型半導体領域（第３半導体領域）、１３…レジスト膜、１４…画素分離領域、１５…ｎ型半導体領域（第２半導体領域）、１６…ｎ型半導体領域、１００…ｐ型半導体基板、１０１…ｎ型半導体領域、１０２…ｐ型半導体領域、１０３…ｎ型半導体領域、１０４…ｐ型半導体領域、Ｃ…電荷、ＬＯＤ…横型オーバーフロードレイン、Ｉ…画素分離領域、Ｐ１，Ｐ２…ポテンシャル、ＰＤ…フォトダイオード、ＰＸ…画素
【図１】
2007335683.tif 000003
【図２】
2007335683.tif 000004
【図３】
2007335683.tif 000005
【図４】
2007335683.tif 000006
【図５】
2007335683.tif 000007