(57)【要約】【課題】  テストシステムの要因による半導体装置内部領域の電源電圧の変動を極力抑えた安定した検査環境の提供により、半導体装置の製品品質を向上する。【解決手段】  半導体装置内部領域の電源電圧変動をモニタするための機能ブロック３１と、機能ブロックによりモニタした電源電圧変動に基づいて負荷電流補正手段１５を制御するタイミングを調整する制御タイミング調整機能とを有する。半導体装置１００の検査時、半導体装置内部領域電源電圧Ｖ５の変動がモニタ出来、負荷スイッチング部１６を制御するタイミングを調整する機能を有することにより、テストシステム２００の要因による半導体装置内部領域電源電圧Ｖ５の変動を極力抑えて安定して検査することが出来、半導体装置１００の製品品質を向上させることが出来る。【選択図】  図１
2007064900.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩテスタから半導体装置に半導体装置動作パターンを与えて、前記半導体装置が所望の動作を行うかの確認を行う際、前記半導体装置に電源を供給する配線に設置された負荷電流補正手段を、前記半導体装置の消費電流の増減タイミングに合わせて制御する半導体装置テストシステムであって、
前記半導体装置内部領域の電源電圧変動をモニタするための機能ブロックと、前記機能ブロックによりモニタした電源電圧変動に基づいて前記負荷電流補正手段を制御するタイミングを調整する制御タイミング調整機能とを有することを特徴とする半導体装置テストシステム。
【請求項２】
前記負荷電流補正手段は、ＬＳＩテスタと半導体装置との間に設けた半導体装置電源供給ラインに設置された請求項１記載の半導体装置テストシステム。
【請求項３】
前記負荷電流補正手段は、半導体装置内部領域に有する請求項１記載の半導体装置テストシステム。
【請求項４】
前記機能ブロックとして、半導体装置内に半導体装置電源に接続されたボルテージフォロワを有する請求項１または２記載の半導体装置テストシステム。
【請求項５】
前記機能ブロックとして、半導体装置内に基準電源および半導体装置電源に接続されたコンパレータを有する請求項１，２または３記載の半導体装置テストシステム。
【請求項６】
前記機能ブロックとして、半導体装置内に半導体装置電源に接続されたアナログデジタルコンバータを有する請求項１または２記載の半導体装置テストシステム。
【請求項７】
前記アナログデジタルコンバータのデジタル出力を一旦記憶するバッファメモリを有する請求項６記載の半導体装置テストシステム。
【請求項８】
前記機能ブロックを半導体ウエハ上の半導体装置外部のスクライブレーンに有する請求項４記載の半導体装置テストシステム。
【請求項９】
前記負荷電流補正手段は、ＬＳＩテスタのドライバを用いて制御される請求項１または２記載の半導体装置テストシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置テストシステムに関するものである。
【背景技術】
【０００２】
通常の半導体装置のテストシステムでは、ＬＳＩ（大規模集積回路）テスタから半導体装置に半導体装置動作パターンを与えて、半導体装置が所望の動作を行なうかの確認を行なう。その際に、ＢＩＳＴ（Built In Self Test）等の半導体装置動作パターンで動作周波数が急激に変化した場合等に、半導体装置の消費電流が実際の半導体装置の使用状態よりも急激に変化する場合がある。しかし、ＬＳＩテスタの電源供給ユニットは、急激な供給電流変動（電圧変動）に対して、応答性があまり良くない為、追随出来ない場合がある。それにより、半導体装置の電源電圧がドロップし、誤動作が発生する等、正確な測定を行なうことが出来ない場合がある。
【０００３】
これに対して、半導体装置の消費電流の増減のタイミングに合わせて半導体装置電源供給ラインに設置された負荷電流補正手段を制御する方法も開示されている（例えば、特許文献１参照。）。
【０００４】
以下、従来の半導体装置及びそのテストシステムについて説明する。
【０００５】
図１０は、従来の半導体装置及びそのテストシステムの一例を示す図である。
【０００６】
図１０において、１は半導体装置、２は半導体装置テストシステム、３はＬＳＩテスタ、４は半導体装置電源端子、５は半導体装置電源、６は半導体装置入力端子、７はＬＳＩテスタ電源供給ユニット、８は半導体装置動作パターン発生手段、９はＬＳＩテスタ電源電圧源、１０は演算増幅器、１１は半導体装置電源供給ライン、１２は半導体装置電源検知ライン、１３は半導体装置動作パターン供給ライン、１４は半導体装置動作パターン、１５は負荷電流補正手段、１６は負荷スイッチング部、１７は負荷スイッチング部制御ライン、１８は負荷スイッチング部制御信号発生手段、１９は負荷スイッチング部制御信号、２０はオシロスコープであり、Ｖ１は演算増幅器１０の出力端子から供給している演算増幅器出力電圧、Ｖ２は半導体装置１の半導体装置電源電圧、Ｖ３はＬＳＩテスタ電源電圧源９から供給しているＬＳＩテスタ電源電圧源供給電圧、Ｉ１はＬＳＩテスタ電源供給ユニット７に流れるＬＳＩテスタ供給電流、Ｉ２は半導体装置１に流れる半導体装置消費電流、Ｉ４は負荷電流補正手段１５に流れる補正電流、Ｒ４は負荷電流補正手段１５の負荷抵抗である。
【０００７】
半導体装置１は、半導体装置テストシステム２によって出荷テストを行なう。
【０００８】
半導体装置１の出荷テスト時は、半導体装置１はＬＳＩテスタ３と接続されている。
半導体装置１は、半導体装置電源端子４、半導体装置電源５、半導体装置入力端子６を具備している。
【０００９】
ＬＳＩテスタ３は、ＬＳＩテスタ電源供給ユニット７、半導体装置動作パターン発生手段８を具備している。
【００１０】
ＬＳＩテスタ３のＬＳＩテスタ電源供給ユニット７は、ＬＳＩテスタ電源電圧源９、演算増幅器１０を具備している。ＬＳＩテスタ電源供給ユニット７の演算増幅器１０の出力端子は半導体装置電源供給ライン１１を介して半導体装置１の半導体装置電源端子４から半導体装置電源５に接続されている。
【００１１】
また、半導体装置電源端子４は半導体装置電源検知ライン１２を介して演算増幅器１０の反転入力端子に接続されており、ＬＳＩテスタ電源電圧源９は演算増幅器１０の非反転入力端子に接続されている。演算増幅器１０の出力端子から供給している演算増幅器出力電圧Ｖ１を半導体装置電源供給ライン１１を介して半導体装置電源端子４から半導体装置電源５に半導体装置電源電圧Ｖ２を与える。その際に、半導体装置電源電圧Ｖ２を演算増幅器１０にフィードバックさせることにより、演算増幅器１０の出力端子から供給している演算増幅器出力電圧Ｖ１を補正して、ＬＳＩテスタ電源電圧源９から供給しているＬＳＩテスタ電源電圧源供給電圧Ｖ３と半導体装置電源電圧Ｖ２の差を低減している。
【００１２】
また、ＬＳＩテスタ３の半導体装置動作パターン発生手段８は半導体装置動作パターン供給ライン１３を介して半導体装置１の半導体装置入力端子６に接続されている。半導体装置動作パターン発生手段８から半導体装置動作パターン供給ライン１３を介して半導体装置動作パターン１４を与えて、半導体装置１が所望の動作を行なうかの確認を行なう。その際に、ＬＳＩテスタ電源供給ユニット７に流れるＬＳＩテスタ供給電流Ｉ１で、半導体装置１に流れる半導体装置消費電流Ｉ２の変動を補完している。しかし、半導体装置消費電流Ｉ２が急激に変動した場合に、ＬＳＩテスタ３のＬＳＩテスタ電源供給ユニット７の応答性があまり良くない為、ＬＳＩテスタ電源供給ユニット７に流れるＬＳＩテスタ供給電流Ｉ１での補完が追随出来ない場合がある。それにより、半導体装置電源電圧Ｖ２がドロップし、誤動作が発生する等、正確な測定を行なうことが出来ない場合がある。
【００１３】
その課題を解決する為に、半導体装置電源供給ライン１１に負荷電流補正手段１５を設ける。負荷電流補正手段１５は負荷スイッチング部１６を具備しており、負荷電流補正手段１５に流れる補正電流Ｉ４を制御出来る。負荷スイッチング部１６は、負荷スイッチング部制御信号ライン１７を介して、ＬＳＩテスタ３が具備する負荷スイッチング部制御信号発生手段１８に接続されている。
【００１４】
例えば、半導体装置消費電流Ｉ２が少ない時には負荷スイッチング部１６をオンしておいて、負荷電流補正手段１５の負荷抵抗Ｒ４に補正電流Ｉ４を流しておく。その後、半導体装置消費電流Ｉ２の増加のタイミングに合わせて、負荷スイッチング部制御信号１９で負荷スイッチング部１６をオフする。これにより、ＬＳＩテスタ電源供給ユニット７に流れるＬＳＩテスタ供給電流Ｉ１の変化量を少なくして半導体装置電源電圧Ｖ２の電圧変動を抑える。負荷スイッチング部制御信号１９の発生には負荷スイッチング部制御信号発生手段１８を用いる。
【００１５】
以上によれば、半導体装置消費電流Ｉ２の急激な変化に対して半導体装置電源電圧Ｖ２の変動を抑えることが出来る。なお、負荷スイッチング部制御信号１９を発生させるタイミングは半導体装置動作パターン１４から推測し、オシロスコープ２０等で半導体装置電源電圧Ｖ２の変動をモニタして補正することが可能である。
【特許文献１】特開２００１−４６９２号公報(第１−７頁、第一図)
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記従来のテストシステムでは、半導体装置の外で電圧をモニタしても、実際の回路が動作する半導体装置内部領域での電圧ドロップ量やドロップするタイミングとは、ずれを生じ、負荷スイッチング部を制御するタイミングの調整が困難であるという課題を有していた。
【００１７】
したがって、本発明の目的は、上記従来の課題を解決するもので、テストシステムの要因による半導体装置内部領域の電源電圧の変動を極力抑えた安定した検査環境の提供により、半導体装置の製品品質を向上させることができる半導体装置テストシステムを提供することである。
【課題を解決するための手段】
【００１８】
上記の目的を達成するために、本発明の請求項１記載の半導体装置テストシステムは、ＬＳＩテスタから半導体装置に半導体装置動作パターンを与えて、前記半導体装置が所望の動作を行うかの確認を行う際、前記半導体装置に電源を供給する配線に設置された負荷電流補正手段を、前記半導体装置の消費電流の増減タイミングに合わせて制御する半導体装置テストシステムであって、前記半導体装置内部領域の電源電圧変動をモニタするための機能ブロックと、前記機能ブロックによりモニタした電源電圧変動に基づいて前記負荷電流補正手段を制御するタイミングを調整する制御タイミング調整機能とを有する。
【００１９】
上記のように、半導体装置検査時、半導体装置内部領域の電源電圧変動がモニタ出来、負荷電流補正手段を制御するタイミングを調整する機能を有するので、テストシステムの要因による半導体装置内部領域の電源電圧の変動を極力抑えて安定して検査することが出来る。これにより、半導体装置の製品品質を向上させることが出来る。
【００２０】
請求項２記載の半導体装置テストシステムは、請求項１記載の半導体装置テストシステムにおいて、前記負荷電流補正手段は、ＬＳＩテスタと半導体装置との間に設けた半導体装置電源供給ラインに設置された。
【００２１】
これにより、半導体装置電源供給ラインに設置された負荷電流補正手段を、機能ブロックおよび制御タイミング調整機能により制御することができる。
【００２２】
請求項３記載の半導体装置テストシステムは、請求項１記載の半導体装置テストシステムにおいて、前記負荷電流補正手段は、半導体装置内部領域に有する。
【００２３】
これにより、テストシステムに別途負荷電流補正手段を具備することが不要になる。また、半導体装置内部領域の電源電圧ドロップが発生している箇所の最も近くでの調整が可能になるため、検査の安定性を増すことが出来、半導体装置の製品品質を向上させることが出来る。
【００２４】
請求項４記載の半導体装置テストシステムは、請求項１または２記載の半導体装置テストシステムにおいて、前記機能ブロックとして、半導体装置内に半導体装置電源に接続されたボルテージフォロワを有する。
【００２５】
これにより、半導体装置内部領域の電源電圧をモニタする為の配線のインピーダンスを下げることが出来るため、半導体装置内部領域電源電圧を特性劣化させずに測定することが出来る。これにより、安定した検査環境を提供することが出来、半導体装置の製品品質を向上させることが出来る。
【００２６】
請求項５記載の半導体装置テストシステムは、請求項１，２または３記載の半導体装置テストシステムにおいて、前記機能ブロックとして、半導体装置内に基準電源および半導体装置電源に接続されたコンパレータを有する。
【００２７】
これにより、半導体装置から出力される信号がデジタル信号になるため、検査の安定性を増すことが出来、半導体装置の製品品質を向上させることが出来る。
【００２８】
請求項６記載の半導体装置テストシステムは、請求項１または２記載の半導体装置テストシステムにおいて、前記機能ブロックとして、半導体装置内に半導体装置電源に接続されたアナログデジタルコンバータを有する。
【００２９】
これにより、半導体装置からのデジタル出力信号で半導体装置内部領域の電源電圧の絶対値を知ることが出来る様になるため、負荷電流補正手段を制御するタイミングの調整が容易になり、半導体装置の製品品質の向上が容易に実現出来る。
【００３０】
請求項７記載の半導体装置テストシステムは、請求項６記載の半導体装置テストシステムにおいて、前記アナログデジタルコンバータのデジタル出力を一旦記憶するバッファメモリを有する。
【００３１】
これにより、ＬＳＩテスタの制限に依存せずサンプリング時間を短くすることが出来るため、電源変動測定の精度を向上することが出来る。また、チップ内部領域でサンプリングするので出力端子の変化等によるノイズの影響を受け難くなるため、電源変動測定時のノイズを削減することが出来る。その結果、検査の安定性を増すことが出来、半導体装置の製品品質を向上させることが出来る。
【００３２】
請求項８記載の半導体装置テストシステムは、請求項４記載の半導体装置テストシステムにおいて、前記機能ブロックを半導体ウエハ上の半導体装置外部のスクライブレーンに有する。
【００３３】
これにより、チップサイズの増大を防ぐことが出来る為、コストの増加を招かずに検査の安定性を増すことが出来、半導体装置の製品品質を向上させることが出来る。
【００３４】
請求項９記載の半導体装置テストシステムは、請求項１または２記載の半導体装置テストシステムにおいて、前記負荷電流補正手段は、ＬＳＩテスタのドライバを用いて制御される。
【００３５】
これにより、負荷電流補正手段の負荷スイッチング部を具備すること無しに検査の安定性を増すことが出来、半導体装置の製品品質を向上させることが出来る。
【発明の効果】
【００３６】
以上のように、本発明によれば、半導体装置検査時、半導体装置内部領域の電源電圧変動をモニタして負荷電流補正手段を制御するタイミングを調整することにより、テストシステムの要因による半導体装置内部領域の電源電圧の変動を極力抑えた安定した検査環境を提供することが可能になり、半導体装置の製品品質を向上させることが出来る。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の実施形態について、図面を参照しながら説明する。
（実施の形態１）
本発明の実施の形態１を図１に基づいて説明する。図１は、実施の形態１に係る半導体装置テストシステムを模式的に示すブロック図である。
【００３８】
図１において、１００は半導体装置、２００は半導体装置テストシステム、３′はＬＳＩテスタ、３１は半導体装置内部領域電源電圧モニタ機能ブロック、３２は半導体装置出力端子、３３は半導体装置内部回路、３４は半導体装置内部領域電源電圧モニタ用スイッチング部、３５は半導体装置内部領域電源電圧モニタ用配線、３６はＬＳＩテスタ電圧計、３７は半導体装置内部領域電源電圧検知ラインであり、Ｖ５は半導体装置内部領域電源電圧、Ｖ６は半導体装置内部領域電源電圧測定結果である。
【００３９】
なお、４は半導体装置電源端子、５は半導体装置電源、６は半導体装置入力端子、７はＬＳＩテスタ電源供給ユニット、８は半導体装置動作パターン発生手段、９はＬＳＩテスタ電源電圧源、１０は演算増幅器、１１は半導体装置電源供給ライン、１２は半導体装置電源検知ライン、１３は半導体装置動作パターン供給ライン、１４は半導体装置動作パターン、１５は負荷電流補正手段、１６は負荷スイッチング部、１７は負荷スイッチング部制御ライン、１８は負荷スイッチング部制御信号発生手段、１９は負荷スイッチング部制御信号であり、Ｖ１は演算増幅器１０の出力端子から供給している演算増幅器出力電圧、Ｖ２は半導体装置１の半導体装置電源電圧、Ｖ３はＬＳＩテスタ電源電圧源９から供給しているＬＳＩテスタ電源電圧源供給電圧、Ｉ１はＬＳＩテスタ電源供給ユニット７に流れるＬＳＩテスタ供給電流、Ｉ２は半導体装置１に流れる半導体装置消費電流、Ｉ４は負荷電流補正手段１５に流れる補正電流、Ｒ４は負荷電流補正手段１５の負荷抵抗で、これらは背景技術例の構成と同じである。
【００４０】
半導体装置１００は、半導体装置テストシステム２００によって出荷テストを行なう。半導体装置１００の出荷テスト時は、半導体装置１００はＬＳＩテスタ３′と接続されている。半導体装置テストシステム２００は、ＬＳＩテスタ３′から半導体装置１００に半導体装置動作パターンを与えて、半導体装置１００が所望の動作を行うかの確認を行う。この際、半導体装置電源供給ライン１１に設置された負荷電流補正手段１５を、半導体装置１００の消費電流の増減タイミングに合わせて制御する。また、半導体装置内部領域の電源電圧変動をモニタするための機能ブロック３１と、機能ブロック３１によりモニタした電源電圧変動に基づいて負荷電流補正手段１５の制御タイミングを調整する制御タイミング調整機能とを有する。
【００４１】
この場合、半導体装置１００は、半導体装置電源端子４、半導体装置電源５、半導体装置入力端子６と半導体装置内部領域電源電圧モニタ機能ブロック３１、半導体装置出力端子３２、半導体装置内部回路３３を具備している。
【００４２】
半導体装置内部領域電源電圧モニタ機能ブロック３１は、半導体装置内部領域電源電圧モニタ用スイッチング部３４を具備している。
【００４３】
半導体装置電源５は半導体装置内部領域電源電圧モニタ用配線３５、半導体装置内部領域電源電圧モニタ用スイッチング部３４を介して半導体装置出力端子３２に接続されており、半導体装置内部領域電源電圧Ｖ５を半導体装置１００の外部からモニタすることが出来る。
【００４４】
また、半導体装置出力端子３２は半導体装置内部領域電源電圧モニタ用スイッチング部３４を介して半導体装置内部回路３３にも接続されており、通常は半導体装置内部回路３３の出力信号をモニタすることが出来る。
【００４５】
ＬＳＩテスタ３′は、ＬＳＩテスタ電源供給ユニット７、半導体装置動作パターン発生手段８、制御タイミング調整機能として負荷スイッチ制御信号発生手段１８とＬＳＩテスタ電圧計３６を具備している。
【００４６】
半導体装置出力端子３２は半導体装置内部領域電源電圧検知ライン３７を介してＬＳＩテスタ３′のＬＳＩテスタ電圧計３６に接続されており、半導体装置内部領域電源電圧測定結果Ｖ６を得ることが出来る。
【００４７】
そこで得た半導体装置内部領域電源電圧測定結果Ｖ６の結果をもとに負荷スイッチング部制御信号発生手段１８から発生する負荷スイッチング部制御信号１９を調整する。その調整方法は図１０の例と同様である。
【００４８】
以上のように実施の形態１によれば、半導体装置消費電流Ｉ２の急激な変化に対して半導体装置テストシステム２００の要因による半導体装置内部領域電源電圧Ｖ５の変動を極力抑えて安定して検査することが出来る。その結果、半導体装置１００の製品品質を向上させることが出来る。
（実施の形態２）
本発明の実施の形態２を図２に基づいて説明する。図２は、実施の形態２に係る半導体装置テストシステムを模式的に示すブロック図である。
【００４９】
図２において、１００Ａは半導体装置、３１Ａは半導体装置内部領域電源電圧モニタ機能ブロックであり、４１はボルテージフォロワである。
【００５０】
図１を参照して前述した半導体装置１００の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置１００と異なる点は、半導体装置内部領域電源電圧モニタ機能ブロック３１Ａとして半導体装置１００Ａ内にボルテージフォロワ４１を有する点である。
【００５１】
半導体装置１００Ａの半導体装置電源５は半導体装置内部領域電源電圧モニタ用配線３５を介してボルテージフォロワ４１のプラス入力端子に接続されている。ボルテージフォロワ４１の出力端子はボルテージフォロワ４１のマイナス入力端子に接続されている。また、ボルテージフォロワ４１の出力端子は半導体装置内部領域電源電圧モニタ用スイッチング部３４を介して半導体装置出力端子３２に接続されており、半導体装置内部領域電源電圧Ｖ５を半導体装置１００Ａの外部からモニタすることが出来る。
【００５２】
以上のように実施の形態２によれば、半導体装置内部領域電源電圧モニタ用スイッチング部３４、半導体装置内部領域電源電圧検知ライン３７のインピーダンスの影響を受けずに半導体装置内部領域電源電圧Ｖ５を測定することが出来る。その結果、安定した検査環境を提供することが出来、半導体装置１００Ａの製品品質を向上させることが出来る。
（実施の形態３）
本発明の実施の形態３を図３に基づいて説明する。図３は、実施の形態３に係る半導体装置テストシステムを模式的に示すブロック図である。
【００５３】
図３において、１００Ｂは半導体装置、２００Ｂは半導体装置テストシステム、３′′はＬＳＩテスタ、３１Ｂは半導体装置内部領域電源電圧モニタ機能ブロックであり、５１はコンパレータ、５２はＬＳＩテスタ電源電圧源、５３は基準電源電圧供給ライン、５４は基準電源電圧入力端子、５５はセレクタ、５６は出力信号モニタライン、Ｖ７は基準電源電圧である。
【００５４】
図２を参照して前述した半導体装置１００Ａの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置１００Ａと異なる点は、半導体装置内部領域電源電圧モニタ機能ブロック３１Ｂとしてコンパレータ５１が設けられている点である。
【００５５】
図２を参照して前述した半導体装置テストシステム２００の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置テストシステム２００と異なる点は、半導体装置１００Ｂのデジタル出力信号をＬＳＩテスタ３′′の負荷スイッチング部制御信号発生手段１８に取り込んで負荷スイッチング部制御信号１９を調整することが出来る点である。
【００５６】
また、図２を参照して前述したＬＳＩテスタ３′の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述したＬＳＩテスタ３′と異なる点は、ＬＳＩテスタ電源電圧源９以外にＬＳＩテスタ電源電圧源５２を具備する点であるが一般的なＬＳＩテスタは複数の電源電圧源を具備している。ＬＳＩテスタ３′′は、ＬＳＩテスタ電源供給ユニット７、半導体装置動作パターン発生手段８、負荷スイッチング部制御信号発生手段１８とＬＳＩテスタ電源電圧源５２を具備している。
【００５７】
ＬＳＩテスタ電源電圧源５２は基準電源電圧供給ライン５３を介して半導体装置１００Ｂの基準電源電圧入力端子５４に接続されており、基準電源電圧Ｖ７を供給している。基準電源電圧Ｖ７は、検査時のＬＳＩテスタ電源電圧源供給電圧Ｖ３と等しい。
【００５８】
基準電源電圧入力端子５４は半導体装置１００Ｂの半導体装置内部領域電源電圧モニタ機能ブロック３１Ｂ内のコンパレータ５１のプラス入力端子に接続されている。半導体装置１００Ｂの半導体装置電源５は半導体装置内部領域電源電圧モニタ用配線３５を介してコンパレータ５１のマイナス入力端子に接続されている。コンパレータ５１の出力端子はセレクタ５５を介して半導体装置出力端子３２に接続されている。
【００５９】
半導体装置出力端子３２は出力信号モニタライン５６を介してＬＳＩテスタ３′′の負荷スイッチング部制御信号発生手段１８に接続されており、コンパレータ５１の出力結果から負荷スイッチング部制御信号１９を調整することが出来る。
【００６０】
以上のように実施の形態３によれば、半導体装置１００Ｂの半導体装置電源５をモニタした結果の出力信号をデジタル信号にすることが出来る。その結果、安定した検査環境を提供することが出来、半導体装置１００Ｂの製品品質を向上させることが出来る。
（実施の形態４）
本発明の実施の形態４を図４に基づいて説明する。図４は、実施の形態４に係る半導体装置テストシステムを模式的に示すブロック図である。
【００６１】
図４において、１００Ｃは半導体装置、３はＬＳＩテスタ、３１Ｃは半導体装置内部領域電源電圧モニタ機能ブロックであり、６１はアナログデジタル（ＡＤ）コンバータである。
【００６２】
図３を参照して前述した半導体装置１００Ｂの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置１００Ｂと異なる点は、半導体装置内部領域電源電圧モニタ機能ブロック３１ＣとしてＡＤコンバータ６１が設けられている点である。
【００６３】
半導体装置１００Ｃの半導体装置電源５は半導体装置内部領域電源電圧モニタ用配線３５を介してＡＤコンバータ６１のアナログ入力端子に接続されている。
【００６４】
ＡＤコンバータ６１の出力端子はセレクタ５５を介して半導体装置出力端子３２に接続されている。
【００６５】
半導体装置出力端子３２は出力信号モニタライン５６を介してＬＳＩテスタ３の負荷スイッチング部制御信号発生手段１８に接続されており、ＡＤコンバータ６１の出力結果から負荷スイッチング部制御信号１９を調整することが出来る。
【００６６】
以上のように実施の形態４によれば、半導体装置１００Ｃからのデジタル出力信号で半導体装置内部領域電源電圧Ｖ５の絶対値を知ることが出来る。その結果、負荷スイッチング部１６を制御するタイミングの調整が容易になり、半導体装置１００Ｃの製品品質の向上が容易に実現出来る。
（実施の形態５）
本発明の実施の形態５を図５に基づいて説明する。図５は、実施の形態５に係る半導体装置テストシステムを模式的に示すブロック図である。
【００６７】
図５において、１００Ｄは半導体装置、３１Ｄは半導体装置内部領域電源電圧モニタ機能ブロックであり、６２はバッファメモリである。
【００６８】
図４を参照して前述した半導体装置１００Ｃの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置１００Ｃと異なる点は、半導体装置内部領域電源電圧モニタ機能ブロック３１ＤとしてＡＤコンバータ６１の出力部にバッファメモリ６２が設けられている点である。バッファメモリ６２は、ＡＤコンバータ６１のデジタル出力を一旦記憶する。
【００６９】
ＡＤコンバータ６１の出力端子はバッファメモリ６２の入力端子に接続されている。バッファメモリ６２の出力端子はセレクタ５５を介して半導体装置出力端子３２に接続されている。
【００７０】
半導体装置出力端子３２は出力信号モニタライン５６を介してＬＳＩテスタ３の負荷スイッチング部制御信号発生手段１８に接続されており、ＡＤコンバータ６１の出力結果から負荷スイッチング部制御信号１９を調整することが出来る。
【００７１】
以上のように実施の形態５によれば、ＬＳＩテスタ３の制限に依存せずＡＤコンバータ６１のサンプリング時間を短くすることが出来る為、半導体装置内部領域電源電圧Ｖ５の変動測定の精度を向上することが出来る。すなわち、ＬＳＩテスタの制限とは、ＬＳＩテスタが測定可能なデジタル出力信号の周波数の制限（限界値）であり、通常、ＬＳＩテスタでＡＤコンバータを測定する場合、ＡＤコンバータはＡ−Ｄ変換した周波数でデジタル信号が出力されるので、テスタが測定可能な周波数以下でＡ−Ｄ変換する必要がある。しかし、テスタが測定出来ない高周波数でＡ−Ｄ変換したとしても、デジタル出力を一旦バッファメモリに記憶させておけば、後で低い周波数で記憶させた値を読み出すことが可能になるからである。また、半導体装置１００Ｄの内部領域でサンプリングするので半導体装置１００Ｄの出力端子の変化等によるノイズの影響を受け難くなる為、半導体装置内部領域電源電圧Ｖ５の変動測定時のノイズを削減することが出来る。その結果、検査の安定性を増すことが出来、半導体装置１００Ｄの製品品質を向上させることが出来る。
（実施の形態６）
本発明の実施の形態６を図６に基づいて説明する。図６は、実施の形態６に係る半導体装置テストシステムを模式的に示すブロック図である。
【００７２】
図６において、３１Ｅは半導体装置内部領域電源電圧モニタ機能ブロック、４１はボルテージフォロワであり、７１はスクライブレーンである。
【００７３】
図１を参照して前述した半導体装置内部領域電源電圧モニタ機能ブロック３１Ｅの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置内部領域電源電圧モニタ機能ブロック３１と異なる点は、半導体装置内部領域電源電圧モニタ機能ブロック３１Ｅとして半導体装置１００の外部であるスクライブレーン７１にボルテージフォロワ４１を有する点である。
【００７４】
半導体装置電源５は半導体装置内部領域電源電圧モニタ用配線３５、半導体装置内部領域電源電圧モニタ用スイッチング部３４を介して半導体装置出力端子３２に接続されており、半導体装置内部領域電源電圧Ｖ５を半導体装置１００の外部からモニタすることが出来る。
【００７５】
半導体装置出力端子３２はボルテージフォロワ４１のプラス入力端子に接続されている。ボルテージフォロワ４１の出力端子はボルテージフォロワ４１のマイナス入力端子に接続されている。また、ボルテージフォロワ４１の出力端子は半導体装置内部領域電源電圧検知ライン３７を介してＬＳＩテスタ３′のＬＳＩテスタ電圧計３６に接続されており、半導体装置内部領域電源電圧測定結果Ｖ６を得ることが出来る。
【００７６】
そこで得た半導体装置内部領域電源電圧測定結果Ｖ６の結果をもとに負荷スイッチング部制御信号発生手段１８から発生する負荷スイッチング部制御信号１９を調整する。
【００７７】
以上のように実施の形態６によれば、半導体装置１００に対して半導体装置内部領域電源電圧モニタ機能ブロック３１Ｅの為の回路追加によるチップサイズの増大を防ぐことが出来る。その結果、コストの増加を招かずに検査の安定性を増すことが出来、半導体装置１００の製品品質を向上させることが出来る。
（実施の形態７）
本発明の実施の形態７を図７に基づいて説明する。図７は、実施の形態７に係る半導体装置テストシステムを模式的に示すブロック図である。
【００７８】
図７において、１００Ｆは半導体装置、２００Ｆは半導体装置テストシステム、３１Ｆは半導体装置内部領域電源電圧モニタ機能ブロックである。
【００７９】
図１を参照して前述した半導体装置１００、半導体装置テストシステム２００の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置１００、半導体装置テストシステム２００と異なる点は、負荷電流補正手段１５を半導体装置１００Ｆ内部の半導体装置内部領域電源電圧モニタ機能ブロック３１Ｆに有する点である。
【００８０】
以上のように実施の形態７によれば、半導体装置電源５の電圧ドロップが発生している箇所の最も近くで補正を行うことが出来る。その結果、安定した検査環境を提供することが出来、半導体装置１００Ｆの製品品質を向上させることが出来る。
（実施の形態８）
本発明の実施の形態８を図８に基づいて説明する。図８は、実施の形態８に係る半導体装置テストシステムを模式的に示すブロック図である。
【００８１】
図８において、１００Ｇは半導体装置、２００Ｇは半導体装置テストシステム、３１Ｇは半導体装置内部領域電源電圧モニタ機能ブロックである。
【００８２】
図７を参照して前述した半導体装置１００Ｆの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置１００Ｆと異なる点は、半導体装置内部領域電源電圧モニタ機能ブロック３１Ｇとしてコンパレータ５１が設けられている点である。
【００８３】
図７を参照して前述した半導体装置テストシステム２００Ｆの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置テストシステム２００Ｆと異なる点は、半導体装置１００Ｇのデジタル出力信号をＬＳＩテスタ３′′の負荷スイッチング部制御信号発生手段１８に取り込んで負荷スイッチング部制御信号１９を調整することが出来る点である。
【００８４】
また、図７を参照して前述したＬＳＩテスタ３′の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述したＬＳＩテスタ３′と異なる点は、ＬＳＩテスタ電源電圧源９以外にＬＳＩテスタ電源電圧源５２を具備する点であるが一般的なＬＳＩテスタは複数の電源電圧源を具備している。ＬＳＩテスタ３′′は、ＬＳＩテスタ電源供給ユニット７、半導体装置動作パターン発生手段８、負荷スイッチング部制御信号発生手段１８とＬＳＩテスタ電源電圧源５２を具備している。
【００８５】
ＬＳＩテスタ電源電圧源５２は基準電源電圧供給ライン５３を介して半導体装置１００Ｇの基準電源電圧入力端子５４に接続されており、基準電源電圧Ｖ７を供給している。基準電源電圧Ｖ７は、検査時のＬＳＩテスタ電源電圧源供給電圧Ｖ３と等しい。
【００８６】
基準電源電圧入力端子５４は半導体装置１００Ｇの半導体装置内部領域電源電圧モニタ機能ブロック３１Ｇ内のコンパレータ５１のプラス入力端子に接続されている。半導体装置１００Ｇの半導体装置電源５は半導体装置内部領域電源電圧モニタ用配線３５を介してコンパレータ５１のマイナス入力端子に接続されている。コンパレータ５１の出力端子はセレクタ５５を介して半導体装置出力端子３２に接続されている。
【００８７】
半導体装置出力端子３２は出力信号モニタライン５６を介してＬＳＩテスタ３′′の負荷スイッチング部制御信号発生手段１８に接続されており、コンパレータ５１の出力結果から負荷スイッチング部制御信号１９を調整することが出来る。
【００８８】
以上のように実施の形態８によれば、半導体装置１００Ｇの半導体装置電源５の電圧ドロップが発生している箇所の最も近くで補正を行うことが出来、かつ、モニタした結果の出力信号をデジタル信号にすることが出来る。その結果、安定した検査環境を提供することが出来、半導体装置１００Ｇの製品品質を向上させることが出来る。
（実施の形態９）
本発明の実施の形態９を図９に基づいて説明する。図９は、実施の形態９に係る半導体装置及びそのテストシステムの一例を模式的に示すブロック図である。
【００８９】
図９において、２００Ｈは半導体装置テストシステム、３′′′はＬＳＩテスタであり、８１はＬＳＩテスタドライバである。
【００９０】
図１を参照して前述した半導体装置テストシステム２００の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した半導体装置テストシステム２００と異なる点は、負荷電流補正手段１５Ｈに負荷スイッチング部１６を有していない点である。
【００９１】
また、図１を参照して前述したＬＳＩテスタ３′の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述したＬＳＩテスタ３′と異なる点は、ＬＳＩテスタドライバ８１を有する点であるが一般的なＬＳＩテスタは具備している。ＬＳＩテスタ３′′′は、ＬＳＩテスタ電源供給ユニット７、半導体装置動作パターン発生手段８、負荷スイッチング部制御信号発生手段１８、ＬＳＩテスタ電圧計３６とＬＳＩテスタドライバ８１を具備している。
【００９２】
ＬＳＩテスタドライバ８１は負荷電流補正手段１５Ｈの負荷抵抗Ｒ４に接続されている。
例えば、半導体装置消費電流Ｉ２が少ない時にはＬＳＩテスタドライバ８１をＶＳＳと同レベルとしておいて、負荷電流補正手段１５Ｈの負荷抵抗Ｒ４に補正電流Ｉ４を流しておく。
【００９３】
その後、半導体装置消費電流Ｉ２の増加のタイミングに合わせて、負荷スイッチング部制御信号発生手段１８でＬＳＩテスタドライバ８１にＬＳＩテスタ電源電圧源供給電圧Ｖ３と同レベルの電圧を与える。
【００９４】
以上のように実施の形態９によれば、負荷電流補正手段１５Ｈに負荷スイッチング部１６を有すること無しに半導体装置消費電流Ｉ２の急激な変化に対して半導体装置テストシステム２００Ｈの要因による半導体装置内部領域電源電圧Ｖ５の変動を極力抑えて安定して検査することが出来る。その結果、半導体装置１００の製品品質を向上させることが出来る。
【産業上の利用可能性】
【００９５】
本発明に係る半導体装置テストシステムは、テストシステムの要因による半導体装置内部領域の電源電圧の変動を極力抑えた安定した検査環境を提供することが可能であり、半導体装置の製品品質を向上させる手段として有用である。
【図面の簡単な説明】
【００９６】
【図１】実施の形態１に係る半導体装置テストシステムを模式的に示すブロック図である。
【図２】実施の形態２に係る半導体装置テストシステムを模式的に示すブロック図である。
【図３】実施の形態３に係る半導体装置テストシステムを模式的に示すブロック図である。
【図４】実施の形態４に係る半導体装置テストシステムを模式的に示すブロック図である。
【図５】実施の形態５に係る半導体装置テストシステムを模式的に示すブロック図である。
【図６】実施の形態６に係る半導体装置テストシステムを模式的に示すブロック図である。
【図７】実施の形態７に係る半導体装置テストシステムを模式的に示すブロック図である。
【図８】実施の形態８に係る半導体装置テストシステムを模式的に示すブロック図である。
【図９】実施の形態９に係る半導体装置テストシステムを模式的に示すブロック図である。
【図１０】背景技術の半導体装置テストシステムを模式的に示すブロック図である。
【符号の説明】
【００９７】
１，１００  半導体装置
２，２００  半導体装置テストシステム
３  ＬＳＩテスタ
４  半導体装置電源端子
５  半導体装置電源
６  半導体装置入力端子
７  ＬＳＩテスタ電源供給ユニット
８  半導体装置動作パターン発生手段
９  ＬＳＩテスタ電源電圧源
１０  演算増幅器
１１  半導体装置電源供給ライン
１２  半導体装置電源検知ライン
１３  半導体装置動作パターン供給ライン
１４  半導体装置動作パターン
１５  負荷電流補正手段
１６  負荷スイッチング部
１７  負荷スイッチング部制御ライン
１８  負荷スイッチング部制御信号発生手段
１９  負荷スイッチング部制御信号
２０  オシロスコープ
３１  半導体装置内部領域電源電圧モニタ機能ブロック
３２  半導体装置出力端子
３３  半導体装置内部回路
３４  半導体装置内部領域電源電圧モニタ用スイッチング部
３５  半導体装置内部領域電源電圧モニタ用配線
３６  ＬＳＩテスタ電圧計
３７  半導体装置内部領域電源電圧検知ライン
４１  ボルテージフォロワ 
５１  コンパレータ
５２  ＬＳＩテスタ電源電圧源
５３  基準電源電圧供給ライン
５４  基準電源電圧入力端子
５５  セレクタ
５６  出力信号モニタライン
６１  ＡＤコンバータ
６２  バッファメモリ
７１  スクライブレーン
８１  ＬＳＩテスタドライバ
Ｖ１  演算増幅器出力電圧
Ｖ２  半導体装置電源電圧
Ｖ３  ＬＳＩテスタ電源電圧源供給電圧
Ｖ５  半導体装置内部領域電源電圧
Ｖ６  半導体装置内部領域電源電圧測定結果
Ｖ７  基準電源電圧
Ｉ１  ＬＳＩテスタ供給電流
Ｉ２  半導体装置消費電流
Ｉ４  補正電流
Ｒ４  負荷抵抗
【図１】
2007064900.tif 000003
【図２】
2007064900.tif 000004
【図３】
2007064900.tif 000005
【図４】
2007064900.tif 000006
【図５】
2007064900.tif 000007
【図６】
2007064900.tif 000008
【図７】
2007064900.tif 000009
【図８】
2007064900.tif 000010
【図９】
2007064900.tif 000011
【図１０】
2007064900.tif 000012