(57)【要約】【課題】  発光効率及び永久残像を改善することが可能な新構造のプラズマディスプレイパネルについての駆動方法及びプラズマディスプレイ装置を提供する。【解決手段】  互いに離隔して配置される第１及び第２基板と、第１及び第２基板と放電セルを区画する隔壁と、互いに交差して伸長する第１及び第２電極と、放電セル内に配置される蛍光体層と、放電ガスと、を備えるプラズマディスプレイパネルを駆動するために、単位フレームが複数個のサブフィールドに分けられ、各サブフィールドは相異なる階調加重値を持ちリセット、アドレス及び維持期間に分けられ、単位フレームの最初のサブフィールドのリセット期間には全体放電セルにリセット放電が行われ、二番目サブフィールド以降のリセット期間には、リセット期間以前の維持期間で維持放電が行われた放電セルのみリセット放電が行われることを特徴とするプラズマディスプレイパネルの駆動方法。【選択図】  図３
2007047796.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルの駆動方法において：
互いに離隔して配置される第１基板及び第２基板と、前記第１基板及び前記第２基板と共に放電空間である放電セルを区画する隔壁と、前記隔壁内に配置され、互いに交差して延設された第１電極及び第２電極と、前記放電セル内に配置される蛍光体層と、前記放電セル内にある放電ガスと、を備え、
前記駆動方法は、画像を表示する単位フレームが複数個のサブフィールドに分けられ、各サブフィールドは、前記放電セルを初期化するリセット期間と、ターンオンされるべきセルとターンオンされてはならないセルとを区分するアドレス期間と、前記ターンオンされるべきセルとして選択された放電セルで各サブフィールド別に割り当てられた階調加重値によって維持放電を行う維持期間と、に分けられ、
前記単位フレームの最初のサブフィールドのリセット期間には全体放電セルが初期化されるようにリセット放電が行われ、前記単位フレームの二番目サブフィールド以降のリセット期間には、リセット期間以前の維持期間で維持放電が行われた放電セルのみ初期化されるようにリセット放電が行われることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記最初のサブフィールドのリセット期間では、前記第１電極に上昇パルス及び下降パルスが印加され、
前記二番目サブフィールド以降のリセット期間では、前記第１電極に下降パルスが印加されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記上昇パルス及び前記下降パルスは、ランプパルスであることを特徴とする、請求項２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記各サブフィールドのリセット期間において、前記下降パルスが印加される間に前記第２電極にはバイアス電圧が印加されることを特徴とする、請求項２または３に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記各サブフィールドのアドレス期間において、前記第１電極はハイレベルを維持して、前記第１電極の各々に順次ローレベルをもつ走査バルスが印加され、前記第２電極には前記走査パルスのローレベルに合せて表示データ信号が印加されることを特徴とする、請求項１〜４のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記各サブフィールドの維持期間において、前記第１電極にはハイレベル及びローレベルを交互に持つ維持パルスが印加され、前記第２電極には前記維持パルスのハイレベルとローレベル間の中間レベルが印加されることを特徴とする、請求項１〜５のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
プラズマディスプレイパネルの駆動方法において：
互いに離隔して配置される第１基板及び第２基板と、前記第１基板及び前記第２基板と共に放電空間の放電セルを区画する隔壁と、前記隔壁内に配置されるが、一方向に延びる第１電極及び第２電極と、前記隔壁内に配置されるが、前記第１電極及び前記第２電極に交差して延びる第３電極と、前記放電セル内に配置される蛍光体層と、前記放電セル内にある放電ガスと、を備え、
前記駆動方法は、画像を表示する単位フレームが複数個のサブフィールドに分けられ、各サブフィールドは、前記放電セルを初期化するリセット期間と、ターンオンされるべきセルとターンオンされてはならないセルとを区分するアドレス期間と、前記ターンオンされるべきセルとして選択された放電セルで、各サブフィールド別に割り当てられた階調加重値によって維持放電を行う維持期間と、に分けられ、
前記単位フレームの最初のサブフィールドのリセット期間には、全体放電セルが初期化されるようにリセット放電が行われ、前記単位フレームの二番目サブフィールド以降のリセット期間には、リセット期間以前の維持期間で維持放電が行われた放電セルのみ初期化されるようにリセット放電が行われることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項８】
前記最初のサブフィールドのリセット期間において、前記第１電極に上昇パルス及び下降パルスが印加され、
前記二番目サブフィールド以降のリセット期間において、前記第１電極に下降パルスが印加されることを特徴とする、請求項７に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記上昇パルス及び前記下降パルスは、ランプパルスであることを特徴とする、請求項８に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記各サブフィールドのリセット期間において、前記下降パルス印加時から前記第２電極にはバイアス電圧が印加されることを特徴とする、請求項８または９に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記各サブフィールドのアドレス期間において、前記第１電極はハイレベルを維持して、前記第１電極の各々に順次ローレベルをもつ走査バルスが印加され、前記第３電極には前記走査パルスのローレベルに合せて表示データ信号が印加され、前記第２電極にはバイアス電圧が印加されることを特徴とする、請求項７〜１０のいずれかに記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記各サブフィールドの維持期間では、前記第１電極及び前記第２電極には、交互にハイレベルの維持パルスが印加されることを特徴とする、請求項８に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
互いに離隔して配置される第１基板及び第２基板と、前記第１基板及び前記第２基板と共に放電空間である放電セルを区画する隔壁と、前記隔壁内に配置されるが、互いに交差して延びる第１電極及び第２電極と、前記放電セル内に配置される蛍光体層と、前記放電セル内にある放電ガスと、を備えるプラズマディスプレイパネルと；
前記プラズマディスプレイパネルを駆動するように、単位フレームが複数個のサブフィールドに分けられ、各サブフィールドは、前記放電セルを初期化するリセット期間と、ターンオンされるべきセルとターンオンされてはならないセルとを区分するアドレス期間と、前記ターンオンされるべきセルとして選択された放電セルで各サブフィールド別に割り当てられた階調加重値によって維持放電が行われる維持期間と、に分けられ、前記リセット、アドレス及び維持期間に分けられる駆動信号を前記各電極に印加する駆動部と；を備え、
前記駆動部は、前記第１電極に駆動信号を印加する第１駆動部と、前記第２電極に駆動信号を印加する第２駆動部とに分けられ、
前記第１駆動部は、最初のサブフィールドのリセット期間に上昇パルス及び下降パルスを印加し、二番目サブフィールドのリセット期間以降は下降パルスを印加することを特徴とするプラズマディスプレイ装置。
【請求項１４】
前記上昇パルス及び下降パルスはランプパルスであることを特徴とする、請求項１３に記載のプラズマディスプレイ装置。
【請求項１５】
前記第２駆動部は、前記各サブフィールドのリセット期間において、前記下降パルスが印加される間にバイアス電圧を印加することを特徴とする、請求項１３または１４のいずれかに記載のプラズマディスプレイ装置。
【請求項１６】
前記各サブフィールドのアドレス期間において、前記第１駆動部は、前記第１電極の各々にハイレベルを維持させ、順次ローレベルをもつ走査バルスを印加し、前記第２駆動部は、前記走査パルスのローレベルに合せて表示データ信号を印加することを特徴とする、請求項１３〜１５のいずれかに記載のプラズマディスプレイ装置。
【請求項１７】
前記各サブフィールドの維持期間で、前記第１駆動部は、ハイレベル及びローレベルを交互に持つ維持パルスを印加し、前記第２駆動部は、前記維持パルスのハイレベルとローレベルとの中間レベルを印加することを特徴とする、請求項１３〜１６のいずれかに記載のプラズマディスプレイ装置。
【請求項１８】
互いに離隔して配置される第１基板及び第２基板と、前記第１基板及び第２基板と共に放電空間の放電セルを区画する隔壁と、前記隔壁内に配置されるが、一方向に延びる第１電極及び第２電極と、前記隔壁内に配置されるが、前記第１電極及び第２電極に交差して延びる第３電極と、前記放電セル内に配置される蛍光体層と、前記放電セル内にある放電ガスと、を備えるプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを駆動するように、単位フレームが複数個のサブフィールドに分けられ、各サブフィールドは放電セルを初期化するリセット期間、ターンオンされるべきセルとターンオンされてはならないセルとを区分するアドレス期間、及び前記ターンオンされるべきセルとして選択された放電セルで各サブフィールド別に割り当てられた階調加重値によって維持放電が行われる維持期間に分けられ、前記リセット、アドレス及び維持期間に分けられる駆動信号を前記各電極に印加する駆動部と、を備え、
前記駆動部は、前記第１電極に駆動信号を印加する第１駆動部と、前記第２電極に駆動信号を印加する第２駆動部と、前記第３電極に駆動信号を印加する第３駆動部とに分けられ、
前記第１駆動部は、前記最初のサブフィールドのリセット期間で上昇パルス及び下降パルスを印加し、前記二番目サブフィールドからのリセット期間で下降パルスを印加することを特徴とするプラズマディスプレイ装置。
【請求項１９】
前記上昇パルス及び下降パルスはランプパルスであることを特徴とする、請求項１８に記載のプラズマディスプレイ装置。
【請求項２０】
前記第２駆動部は、前記各サブフィールドのリセット期間で前記下降パルス印加時からバイアス電圧を印加することを特徴とする、請求項１８または１９に記載のプラズマディスプレイ装置。
【請求項２１】
前記各サブフィールドのアドレス期間で、前記第１駆動部は、前記第１電極の各々にハイレベルを維持させ、順次ローレベルをもつ走査バルスを印加し、前記第３駆動部は、前記走査パルスのローレベルに合せて表示データ信号を印加し、前記第２駆動部はバイアス電圧を印加することを特徴とする、請求項１８〜２０のいずれかに記載のプラズマディスプレイ装置。
【請求項２２】
前記各サブフィールドの維持期間で、前記第１駆動部及び第２駆動部は、前記第１電極及び前記第２電極に交互にハイレベルの維持パルスを印加することを特徴とする、請求項１８〜２１のいずれかに記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ、以下、ＰＤＰ）に係り、より詳細には、発光効率及び永久残像が改善される新構造のＰＤＰについての駆動方法及びこれにより駆動されるプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
従来の陰極線管ディスプレイ装置を代えるものとして最近注目されているＰＤＰは、複数個の電極が形成された二つの基板間に放電ガスが封入された後に放電電圧が加えられ、これによって発生する紫外線により所定のパターンで形成された蛍光体が励起されて所望の画像を得る装置である。
【０００３】
図１は、従来技術による３電極面放電方式のＰＤＰの部分分離斜視図であり、図２は、図１のＰＤＰをＩＩ−ＩＩ線に沿って切り取った平面図である。以下で、図１、図２を参照して説明する。
【０００４】
図１及び図２のＰＤＰ１は、第１パネル１１０及び第２パネル１２０を備える。
【０００５】
上記第１パネル１１０は、第１基板１１１と、第１基板の背面で走査電極ライン１１２及び維持電極ライン１１３を覆うように配置される第１誘電体層１１５と、第１誘電体層１１５を保護するための第１保護膜１１６と、を備える。走査電極ライン１１２及び維持電極ライン１１３は対をなして維持電極対１１４を構成し、伝導度を高めるための金属性材質のバス電極１１２ａ、１１３ａと、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）のような透明な導電性材質の透明電極１１２ｂ、１１３ｂと、を備える。
【０００６】
上記第２パネル１２０は、第２基板１２１と、上記走査電極ライン１１２及び維持電極ライン１１３が延びる方向と直交する方向に形成されるアドレス電極ライン１２２を覆うように、第２基板の前面で第１基板方向に配置される第２誘電体層１２３と、上記第２誘電体層１２３の上部に放電セルを区画する隔壁１２４と、上記隔壁１２４によって限定される空間内に配置された蛍光体層１２５と、上記蛍光体層１２５を保護するために蛍光体層１２５の前面に第２保護膜１２８と、を備える。上記隔壁１２４により限定される空間の放電セル（Ｃｅ）には放電ガスが注入される。
【０００７】
図１及び図２に示す従来の３電極ＰＤＰは、フレームが複数個のサブフィールドに分けられ、各サブフィールドはリセット期間、アドレス期間及び維持期間に分けられて画像をディスプレイした。しかし、従来の３電極ＰＤＰ１は、次のような問題点を持つ。
【０００８】
第１に、蛍光層１２８から発散された可視光線が、第１基板１１０の下に配置された維持電極ライン１１３、走査電極ライン１１２、この電極ライン１１２、１１３を覆う第１誘電層１１５、及び第１保護膜１１６によって相当部分（約４０％）吸収されることによって、発光効率が低くなるという問題点がある。
【０００９】
第２に、上記のような従来のＰＤＰ１が長時間同じ画像を表示している場合、蛍光層１２８が放電ガスの荷電粒子によりイオンスパッタリングされることで、永久的な残像を引き起こす。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このように、従来のプラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置によれば、発光効率が低く、残像が残るという問題がある。
【００１１】
そこで、本発明は、このような問題に鑑みてなされたもので、その目的は、発光効率を高くし、残像が残ることを改善することが可能な、新規かつ改良されたプラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明のある観点によれば、プラズマディスプレイパネルの駆動方法において：互いに離隔して配置される第１基板及び第２基板と、上記第１基板及び上記第２基板と共に放電空間である放電セルを区画する隔壁と、上記隔壁内に配置され、互いに交差して伸長する第１電極及び第２電極と、上記放電セル内に配置される蛍光体層と、上記放電セル内にある放電ガスと、を備え、上記駆動方法は、画像を表示する単位フレームが複数個のサブフィールドに分けられ、各サブフィールドは、上記放電セルを初期化するリセット期間と、ターンオンされるべきセルとターンオンされてはならないセルとを区分するアドレス期間と、上記ターンオンされるべきセルとして選択された放電セルで各サブフィールド別に割り当てられた階調加重値によって維持放電を行う維持期間と、に分けられ、上記単位フレームの最初のサブフィールドのリセット期間には全体放電セルが初期化されるようにリセット放電が行われ、上記単位フレームの二番目サブフィールド以降のリセット期間には、リセット期間以前の維持期間で維持放電が行われた放電セルのみ初期化されるようにリセット放電が行われることを特徴とするプラズマディスプレイパネルの駆動方法が提供される。
【００１３】
また、上記最初のサブフィールドのリセット期間では、上記第１電極に上昇パルス及び下降パルスが印加されてもよく、上記二番目サブフィールド以降のリセット期間では、上記第１電極に下降パルスが印加されてもよい。
【００１４】
また、上記上昇パルス及び上記下降パルスは、ランプパルスであってもよい。
【００１５】
また、上記各サブフィールドのリセット期間において、上記下降パルスが印加される間に上記第２電極にはバイアス電圧が印加されてもよい。
【００１６】
また、上記各サブフィールドのアドレス期間において、上記第１電極の各々はハイレベルを維持して、順次ローレベルをもつ走査バルスが印加され、上記第２電極には上記走査パルスのローレベルに合せて表示データ信号が印加されてもよい。
【００１７】
また、上記各サブフィールドの維持期間において、上記第１電極にはハイレベル及びローレベルを交互に持つ維持パルスが印加されてもよく、上記第２電極には上記維持パルスのハイレベルとローレベル間の中間レベルが印加されてもよい。
【００１８】
上記課題を解決するために、本発明の別の観点によれば、プラズマディスプレイパネルの駆動方法において：互いに離隔して配置される第１基板及び第２基板と、上記第１基板及び上記第２基板と共に放電空間の放電セルを区画する隔壁と、上記隔壁内に配置されるが、一方向に延びる第１電極及び第２電極と、上記隔壁内に配置されるが、上記第１電極及び上記第２電極に交差して延びる第３電極と、上記放電セル内に配置される蛍光体層と、上記放電セル内にある放電ガスと、を備え、上記駆動方法は、画像を表示する単位フレームが複数個のサブフィールドに分けられ、各サブフィールドは、上記放電セルを初期化するリセット期間と、ターンオンされるべきセルとターンオンされてはならないセルとを区分するアドレス期間と、上記ターンオンされるべきセルとして選択された放電セルで、各サブフィールド別に割り当てられた階調加重値によって維持放電を行う維持期間と、に分けられ、上記単位フレームの最初のサブフィールドのリセット期間には、全体放電セルが初期化されるようにリセット放電が行われ、上記単位フレームの二番目サブフィールド以降のリセット期間には、リセット期間以前の維持期間で維持放電が行われた放電セルのみ初期化されるようにリセット放電が行われることを特徴とするプラズマディスプレイパネルの駆動方法が提供される。
【００１９】
また、上記最初のサブフィールドのリセット期間において、上記第１電極に上昇パルス及び下降パルスが印加されてもよく、上記二番目サブフィールド以降のリセット期間において、上記第１電極に下降パルスが印加されてもよい。
【００２０】
また、上記上昇パルス及び上記下降パルスは、ランプパルスであってもよい。
【００２１】
また、上記各サブフィールドのリセット期間において、上記下降パルス印加時から上記第２電極にはバイアス電圧が印加されてもよい。
【００２２】
また、上記各サブフィールドのアドレス期間において、上記第１電極の各々にはハイレベルを維持して、順次ローレベルをもつ走査バルスが印加されてもよく、上記第３電極には上記走査パルスのローレベルに合せて表示データ信号が印加されてもよく、上記第２電極にはバイアス電圧が印加されてもよい。
【００２３】
また、上記各サブフィールドの維持期間では、上記第１電極及び上記第２電極には維持パルスが印加されてもよく、上記第１電極の上記維持パルスのハイレベルと上記第２電極の上記維持パルスのハイレベルは交互に印加されてもよい。ここで維持パルスとは、ハイレベルとローレベルが交互に印加されるパルス波形のことをさす。
【００２４】
上記課題を解決するために、本発明の別の観点によれば、互いに離隔して配置される第１基板及び第２基板と、上記第１基板及び上記第２基板と共に放電空間である放電セルを区画する隔壁と、上記隔壁内に配置されるが、互いに交差して延びる第１電極及び第２電極と、上記放電セル内に配置される蛍光体層と、上記放電セル内にある放電ガスと、を備えるプラズマディスプレイパネルと；上記プラズマディスプレイパネルを駆動するように、単位フレームが複数個のサブフィールドに分けられ、各サブフィールドは、上記放電セルを初期化するリセット期間と、ターンオンされるべきセルとターンオンされてはならないセルとを区分するアドレス期間と、上記ターンオンされるべきセルとして選択された放電セルで各サブフィールド別に割り当てられた階調加重値によって維持放電が行われる維持期間と、に分けられ、上記リセット、アドレス及び維持期間に分けられる駆動信号を上記各電極に印加する駆動部と；を備え、上記駆動部は、上記第１電極に駆動信号を印加する第１駆動部と、上記第２電極に駆動信号を印加する第２駆動部とに分けられ、上記第１駆動部は、最初のサブフィールドのリセット期間に上昇パルス及び下降パルスを印加し、二番目サブフィールドのリセット期間以降は下降パルスを印加することを特徴とするプラズマディスプレイ装置が提供される。
【００２５】
また、上記上昇パルス及び下降パルスはランプパルスであってもよい。
【００２６】
また、上記第２駆動部は、上記各サブフィールドのリセット期間において、上記下降パルスが印加される間にバイアス電圧を印加してもよい。
【００２７】
また、上記各サブフィールドのアドレス期間において、上記第１駆動部は、上記第１電極の各々にハイレベルを維持させ、順次ローレベルをもつ走査バルスを印加してもよく、上記第２駆動部は、上記走査パルスのローレベルに合せて表示データ信号を印加してもよい。
【００２８】
また、上記各サブフィールドの維持期間で、上記第１駆動部は、ハイレベル及びローレベルを交互に持つ維持パルスを印加してもよく、上記第２駆動部は、上記維持パルスのハイレベルとローレベルとの中間レベルを印加してもよい。
【００２９】
上記課題を解決するために、本発明の別の観点によれば、互いに離隔して配置される第１基板及び第２基板と、上記第１基板及び第２基板と共に放電空間の放電セルを区画する隔壁と、上記隔壁内に配置されるが、一方向に延びる第１電極及び第２電極と、上記隔壁内に配置されるが、上記第１電極及び第２電極に交差して延びる第３電極と、上記放電セル内に配置される蛍光体層と、上記放電セル内にある放電ガスと、を備えるプラズマディスプレイパネルと、上記プラズマディスプレイパネルを駆動するように、単位フレームが複数個のサブフィールドに分けられ、各サブフィールドは放電セルを初期化するリセット期間、ターンオンされるべきセルとターンオンされてはならないセルとを区分するアドレス期間、及び上記ターンオンされるべきセルとして選択された放電セルで各サブフィールド別に割り当てられた階調加重値によって維持放電が行われる維持期間に分けられ、上記リセット、アドレス及び維持期間に分けられる駆動信号を上記各電極に印加する駆動部と、を備え、上記駆動部は、上記第１電極に駆動信号を印加する第１駆動部と、上記第２電極に駆動信号を印加する第２駆動部と、上記第３電極に駆動信号を印加する第３駆動部とに分けられ、上記第１駆動部は、上記最初のサブフィールドのリセット期間で上昇パルス及び下降パルスを印加し、上記二番目サブフィールドからのリセット期間で下降パルスを印加することを特徴とするプラズマディスプレイ装置が提供される。
【００３０】
また、上記上昇パルス及び下降パルスはランプパルスであってもよい。
【００３１】
また、上記第２駆動部は、上記各サブフィールドのリセット期間で上記下降パルス印加時からバイアス電圧を印加してもよい。
【００３２】
また、上記各サブフィールドのアドレス期間で、上記第１駆動部は、上記第１電極の各々にハイレベルを維持させ、順次ローレベルをもつ走査バルスを印加してもよく、上記第３駆動部は、上記走査パルスのローレベルに合せて表示データ信号を印加してもよく、上記第２駆動部はバイアス電圧を印加してもよい。
【００３３】
また、上記各サブフィールドの維持期間で、上記第１駆動部及び第２駆動部は、上記第１電極及び上記第２電極に維持パルスを印加してもよく、上記第１電極の上記維持パルスのハイレベルと上記第２電極の上記維持パルスのハイレベルは交互に印加されていてもよい。
【発明の効果】
【００３４】
以上説明したように、本発明によれば、発光効率を向上させ、永久残像を改善させることができる。
【発明を実施するための最良の形態】
【００３５】
以下に、添付した図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する発明特定事項については、同一の符号を付することにより重複説明を省略する。
【００３６】
以下、添付された図面を参照して本発明の実施形態について詳細に説明する。
【００３７】
図３は、本発明のＰＤＰの駆動方法により駆動される発光効率及び永久残像が改善されたＰＤＰの第１実施形態であり、図４は、ＩＶ−ＩＶ線に沿って切り取った断面図であり、図５は、図３及び図４に示した放電セル及び電極構造を示す配置図である。
【００３８】
図３〜図５を参照して説明すれば、ＰＤＰ２００は、第１基板２１０、第２基板２２０、隔壁２１４、第１電極２１２、第２電極２１３、蛍光体層２２５、第１保護膜２１６、放電ガスを備える。
【００３９】
第１基板２１０及び第２基板２２０は、互いに対向して離隔して配置される。
【００４０】
隔壁２１４は、図面のように一体に形成でき、分離されて第１基板２１０及び第２基板２２０にそれぞれ付着される形態（前方隔壁及び後方隔壁）に形成されてもよい。隔壁２１４は、第１基板２１０及び第２基板２２０と共に放電が行われる空間の放電セル（Ｃｅ）を形成する。図面のように、放電セル（Ｃｅ）は、隔壁２１４内の円形の横断面を持つ開口部で形成されてもよいが、これに限定されるものではなく、三角形、四角形、五角形、または楕円形などの横断面を持つ放電セル（Ｃｅ）らが形成されてもよい。また、図面には隔壁２１４が放電セル（Ｃｅ）をマトリックス形態に区画すると図示されているが、これに限定されるものではなく、複数の放電空間を形成できるかぎり、多様なパターンで、例えばワッフル、デルタ状に区画することもできる。
【００４１】
隔壁２１４内には、第１電極２１２及び第２電極２１３が互いに離隔して配置される。第１電極２１２及び第２電極２１３は、図面のように放電セル（Ｃｅ）を完全に取り囲むように形成できるが、これに限定されず放電セルの一部のみを取り囲むように形成されることも可能である。第１電極２１２及び第２電極２１３は、それぞれｘ方向及びｙ方向に延びる。例えば、図５を参照すると、第１電極２１２の輪が連結された方向（延長された方向）はｙ方向であり、第２電極２１３の輪が連結された方向はｘ方向である。一方、図面では第１基板から第２基板方向（−ｚ方向）に順に第２電極２１３と第１電極２１２とが配置されると図示されるが、これに限定されない。
【００４２】
放電セル（Ｃｅ）を形成する隔壁２１４の外側面には、ＭｇＯなどからなる第１保護膜２１６が形成されることが望ましい。第１保護膜２１６は、放電時に第１電極２１２及び第２電極２１３と、これを覆う誘電体から形成された隔壁２１４とを保護し、放電時に２次電子を放出して放電を容易に引き起こすことができる。
【００４３】
蛍光体層２２５は、第１基板２１０上に、詳細には第２基板方向に第１基板上に形成された溝２１０ａに形成される。蛍光体層２２５の位置は図面に図示されたところに限定されず、第１基板方向に第２基板上に形成された溝（図示せず。）に形成されてもよく、第１基板及び第２基板上にいずれも形成されてもよい。
【００４４】
放電セル（Ｃｅ）の内部には放電ガスが充填され、放電ガスとしては、１０％前後のキセノン（Ｘｅ）ガスを含むネオン（Ｎｅ）、ヘリウム（Ｈｅ）、またはアルゴン（Ａｒ）のうちいずれか一つあるいはそれらのうち二つ以上の混合ガスであってもよい。
【００４５】
第１基板２１０及び第２基板２２０は、ガラスを主成分とする透光性に優れた素材で製造される。第２基板２２０は、第１基板２１０から離隔して対向して位置する。第１基板２１０と第２基板２２０とは実質的に同じ材料を使用して形成されることが望ましく、この場合、第１基板２１０の熱膨張率と第２基板２２０の熱膨張率とが同一になるという長所がある。
【００４６】
隔壁２１４は、放電時に第１電極２１２及び第２電極２１３が直接通電されることを防止し、荷電粒子が第１電極２１２及び第２電極２１３に直接衝突してそれらを損傷させることを防止し、荷電粒子を誘導して壁電荷を蓄積できる誘電体として形成されるが、このような誘電体としてはＰｂＯ、Ｂ２Ｏ３、ＳｉＯ２などがある。
【００４７】
第１電極２１２及び第２電極２１３は、放電が行われるように所定電圧がそれぞれ印加されるので、電気伝導率の高いＡｇ、Ｃｕ、Ｃｒ等で形成されることが望ましい。
【００４８】
蛍光体層２２５は、赤色発光蛍光体、緑色発光蛍光体、青色発光蛍光体のうちいずれか一つの蛍光体、ソルベント、及びバインダーが混合された蛍光体ペーストが第１基板の溝２１０ａに塗布された後に乾燥及び焼成工程を経ることによって形成される。上記赤色発光蛍光体としてはＹ（Ｖ、Ｐ）Ｏ４：Ｅｕなどがあり、緑色発光蛍光体としてはＺｎＳｉ０４：Ｍｎ、ＹＢＯ３：Ｔｂなどがあり、青色発光蛍光体としてはＢＡＭ：Ｅｕなどがある。
【００４９】
一方、蛍光体層２２５の前面（−ｚ方向）にはＭｇＯからなる第２保護膜（図示せず。）が形成できる。第２保護膜は、放電セル（Ｃｅ）内で放電が発生する時、放電粒子の衝突によって蛍光体層２２５の劣化を防止し、２次電子を放出して上記放電が容易に起きるようにする。
【００５０】
図３〜図５に示したＰＤＰ２００は、従来のＰＤＰ１に比べて次のような長所を持つ。
【００５１】
第１に、第１電極２１２及び第２電極２１３のための別途の誘電層を必要とせず、電極が隔壁内に、すなわち、放電セルの側面に配置されるので、放電空間セル（Ｃｅ）での放電により発生する可視光線が第１基板２１０または／及び第２基板２２０を通じて直接放出されて発光効率が高くなり、従来に比べてＩＴＯのような透明電極が不要になる。
【００５２】
第２に、第１電極２１２及び第２電極２１３が隔壁内に形成されるが、放電セルの周囲に形成されて電界が放電セル（Ｃｅ）の中央で集中し、ＰＤＰ２００が長時間同じ画像を表示していても、蛍光層２２５が放電ガスの荷電粒子によりイオンスパッタリングされないので、永久的な残像が防止できる。また、放電セル（Ｃｅ）のあらゆる空間で放電が起きることができるので、応答速度及び放電効率が高くなる。
【００５３】
つまり、図１に図示されている従来のＰＤＰ構造では走査電極１１２と維持電極１１３間で放電が起きる場合、電界が放電セルの上部に集中される反面、図３−５のＰＤＰ構造では第１電極と第２電極が側壁に形成されている電界が放電セルの中央に集中することができる。また、図３−５のＰＤＰ構造では第１電極及び第２電極が輪模様で側壁全体に形成されている電界が放電セルの中央のすべての空間で起きることができる。
【００５４】
図６は、図３のＰＤＰを駆動するための駆動方法を簡略に示すタイミング図である。
【００５５】
画像を表示する単位フレームは複数個のサブフィールドに分けられ、各サブフィールドは、リセット期間、アドレス期間及び維持期間に分けられる。リセット期間は、全体放電セルを初期化する期間であり、アドレス期間は、全体放電セルのうちターンオンされるべき放電セルとターンオンされてはならない放電セルとを区分する期間であり、維持期間は、ターンオンされるべき放電セルと選択された放電セルで各サブフィールド毎に割り当てられた階調加重値によって維持放電を行う期間である。ＰＤＰは、上記のようにサブフィールド別にリセット、アドレス及び維持期間による駆動信号を印加する時分割駆動方法により駆動される。
【００５６】
図面では、単位フレームを８個のサブフィールドＳＦ１〜ＳＦ８に分け、各サブフィールドはリセット期間（図示せず。）、アドレス期間ＰＡ１〜ＰＡ８及び維持期間ＰＳ１〜ＰＳ８に分けられ、各サブフィールドの階調加重値を第１サブフィールドから第８サブフィールドまで１Ｔ、２Ｔ、…、１２８Ｔのように割り当てたが、これは一例に過ぎず、これに限定されない。すなわち、単位フレームのサブフィールド数は８より少ないか、または多く、サブフィールド別階調加重値の割り当ても例示されたものとは異なって設計仕様によって変更できる。
【００５７】
図７は、図３のＰＤＰ及びそれを駆動するための駆動装置を示すプラズマディスプレイ装置の簡略なブロック図である。
【００５８】
図３のＰＤＰ２００の構造は、隔壁内に配置される電極が配置される新電極構造であって、２電極構造になっている。したがって、図７のプラズマディスプレイ装置７０１は、従来の３電極構造のプラズマディスプレイ装置に比べて簡単に構成される。
【００５９】
図３〜図８を参照して説明すれば、図７のプラズマディスプレイ装置７０１は、映像処理部７００、論理制御部７０２、Ｙ駆動部７０４、Ａ駆動部７０６及びプラズマ表示パネル２００を備える。本実施形態において第１駆動部はＹ駆動部のことであり、第２駆動部はＡ駆動部のことである。
【００６０】
映像処理部７００は、外部からＰＣ信号、ＤＶＤ信号、ビデオ信号、ＴＶ信号などの外部映像信号を入力されてアナログ信号をデジタル信号に変換し、デジタル信号を映像処理して内部映像信号として出力する。内部映像信号は、それぞれ８ビットの赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）映像データ、クロック信号、垂直及び水平同期信号である。
【００６１】
論理制御部７０２は、映像処理部７００からの内部映像信号を入力されてガンマ補正、ＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）ステップなどを経てそれぞれ、Ｙ駆動制御信号ＳＹと、Ａ駆動制御信号ＳＡとを出力する。
【００６２】
Ｙ駆動部７０４は、論理制御部７０２からのＹ駆動制御信号ＳＹを入力されて第１電極（図３の２１２）に駆動信号を印加し、Ａ駆動部７０６は、論理制御部７０２からのＡ駆動制御信号ＳＡを入力されて第２電極（図３の２１３）に駆動信号を印加する。以下では、第１電極をＹ電極、第２電極をＡ電極とも記述する。
【００６３】
Ｙ駆動部７０４は、複数個のサブフィールドを備える単位フレームのうち最初のサブフィールドＳＦ１のリセット期間ＰＲ１では、全体放電セルが初期化されるようにＹ電極に上昇パルス及び下降パルスを印加し、単位フレームのうち二番目サブフィールド以後ＳＦ２〜ＳＦ８のリセット期間ＰＲ２〜ＰＲ８では、リセット期間ＰＲ２〜ＰＲ８直前の維持期間ＰＳ１〜ＰＳ７で維持放電が行われた放電セルにのみ初期化されるようにＹ電極に下降パルスを印加する。
【００６４】
ここで、上昇パルス及び下降パルスはランプパルスであり、または瞬間勾配の大きさが経時的に減少する放物線状のパルスでありうる。上記のように最初のサブフィールドのリセット期間ＰＲ１にのみ上昇パルス及び下降パルスを印加すれば、全体放電セルでは上昇パルスの印加によってＹ電極の周囲に壁電荷が溜まりつつリセット放電が行われ、下降パルスの印加によってＹ電極の周囲に壁電荷が消去されつつリセット放電が行われる。
【００６５】
二番目サブフィールド以後のリセット期間ＰＲ２〜ＰＲ８に下降パルスのみを印加すれば、リセット期間前の維持期間ＰＳ１〜ＰＳ７で維持放電が行われた放電セルは既に壁電荷が溜まっているので、下降パルスのみを印加しても溜まっていた壁電荷が消去され始めつつリセット放電が行われるが、リセット期間前の維持期間ＰＳ１〜ＰＳ７で維持放電が行われていない放電セルでは溜まっている壁電荷がないので、下降パルスのみを印加しても壁電荷消去及びリセット放電が行われない。すなわち、維持放電の実行如何によってリセット放電が選択的に行われる。
【００６６】
このような本発明の特徴によれば、二番目サブフィールド以後のリセット期間ＰＲ２〜ＰＲ８を最初のサブフィールドのリセット期間ＰＲ１より短縮することができ、さらに高画質のＰＤＰの趨勢によってアドレス期間が増加するしかない場合に、アドレス期間をさらに確保することもできる。また不要なリセット光が発生しないので、コントラスト向上に役に立つ。一方、Ｙ駆動部７０４は、アドレス期間ＰＡ１〜ＰＡ８に走査パルスを印加し、維持期間ＰＳ１〜ＰＳ８に維持パルスを印加する。
【００６７】
Ａ駆動部７０６は、アドレス期間ＰＡ１〜ＰＡ８に上記走査パルスに合せて表示データ信号を印加する。表示データ信号及び走査パルスによりアドレス期間ＰＡ１〜ＰＡ８でアドレス放電が行われる。
【００６８】
図８は、本願発明の第１実施形態の駆動方法であって、図３のＰＤＰを駆動する駆動信号を示す図面である。
【００６９】
図３〜図８を参照して説明すれば、リセット期間ＰＲ１〜ＰＲ８は、放電セルを初期化させる期間であって、最初のサブフィールドのリセット期間ＰＲ１にＹ電極には上昇パルス及び下降パルスが印加され、二番目サブフィールド以後のリセット期間ＰＲ２〜ＰＲ８にＹ電極には下降パルスが印加され、あらゆるサブフィールドのリセット期間ＰＲ１〜ＰＲ８にＡ電極にはローレベルの電圧、例えば、接地電圧Ｖｇが印加されるが、下降パルス印加中にはバイアス電圧Ｖｂ１が印加される。
【００７０】
上昇パルスは、維持放電電圧Ｖｓ１から上昇して上昇最高電圧（Ｖｓ１＋Ｖｓｅｔ１）に到達し、下降パルスは、維持放電電圧Ｖｓ１から下降して下降最低電圧Ｖｎｆ１まで下降する。最初のサブフィールドのリセット期間ＰＲ１では上昇パルスの印加によって、放電セル内のＹ電極の周囲に負極性の壁電荷が溜まりつつＹ電極とＡ電極との間にリセット放電が発生する。下降パルスの印加によって、放電セル内のＹ電極の周囲に溜まっていた負極性の壁電荷が消去されつつＹ電極とＡ電極との間にリセット放電が行われる。
【００７１】
二番目サブフィールド以後のリセット期間ＰＲ２〜ＰＲ８で下降パルスを印加する場合に、リセット期間以前の維持期間ＰＳ１〜ＰＳ７で維持放電が行われた放電セルでは、壁電荷が放電セル内の各電極付近、特にＹ電極付近に溜まっているので、下降パルスの印加によって壁電荷が消去されつつＹ電極とＡ電極との間でリセット放電が行われる。上記リセット放電によって、放電セル内の壁電荷状態が初期化され、アドレス期間のアドレス放電に適した壁電荷状態が組成される。リセット期間以前の維持期間ＰＳ１〜ＰＳ７で維持放電が行われていない放電セルでは壁電荷がＹ電極付近に溜まっていないので、下降パルスが印加されても消去する壁電荷がないのでリセット放電も行われない。すなわち、放電セルの初期化状態が既に形成されているので、再び放電セルを初期化する必要がなくなる。
【００７２】
結局、本発明の駆動信号によりリセット期間ＰＲ１〜ＰＲ８後にはアドレス放電の実行に適した壁電荷状態が放電セル内に組成される。このような本発明の特徴によれば、二番目サブフィールド以後のリセット期間ＰＲ２〜ＰＲ８を最初のサブフィールドのリセット期間ＰＲ１より短くでき、さらに、高画質のＰＤＰの趨勢によってアドレス期間が増加せざるを得ない場合に、アドレス期間をさらに確保することもできる。また不要なリセット光が発生しないのでコントラスト向上に役に立つ。
【００７３】
アドレス期間ＰＡ１〜ＰＡ８は、ターンオンされるべき放電セルとターンオンされてはならない放電セルとを区分する期間であって、図面では書き込み放電方式、すなわち、ターンオンされるべき放電セルでのみアドレス放電を行う方式を図示しているが、これに限定されず、選択消去方式、すなわち、全体放電セルでアドレス放電が行われ、ターンオンされてはならない放電セルでのみ消去放電を行う方式も可能である。
【００７４】
図８で図示されたように、書き込み放電方式によれば、Ｙ電極にハイレベルの電位Ｖｓｃｈ１及びローレベルの電位Ｖｓｃｌ１を持つ走査パルスを順次印加し、走査パルスのローレベルの電位Ｖｓｃｌ１に合せて正極性の電位Ｖａ１を持つ表示データ信号をＡ電極に印加する。走査パルス及び表示データ信号の印加によって放電セル内のＹ電極とＡ電極との間にはアドレス放電が行われ、アドレス放電後にＹ電極の周囲には正極性の壁電荷が、Ａ電極の周囲には負極性の壁電荷が溜まる。
【００７５】
維持期間ＰＳ１〜ＰＳ８は、ターンオンされるべきセルと選択された放電セルで割り当てられた階調加重値によって維持放電が行われる期間であって、Ｙ電極にハイレベルＶｓ１及びローレベル−Ｖｓ１を交互に持つ維持パルスが印加され、Ａ電極には、維持パルスのハイレベルＶｓ１及びローレベル−Ｖｓ１の中間電位Ｖｇが印加される。維持パルスのハイレベル電位は維持放電電圧Ｖｓ１ともいう。
【００７６】
維持パルスの数は、階調加重値に比例して印加される。すなわち、維持放電の回数により割り当てられた階調加重値ほど階調が表現される。まず、Ｙ電極に維持パルスのハイレベルの電位Ｖｓ１が印加されれば、放電セル内のＹ電極の周囲に溜まっていた正極性の壁電荷と、Ａ電極の周囲に溜まっていた負極性の壁電荷と、Ｙ電極に印加される電位Ｖｓ１及びＡ電極に印加される電位Ｖｇにより維持放電が行われ、維持放電終了後にＡ電極の周囲には正極性の壁電荷が、Ｙ電極の周囲には負極性の壁電荷が溜まる。
【００７７】
次いで、Ｙ電極に維持パルスのローレベルの電位−Ｖｓ１が印加されれば、放電セル内のＹ電極の周囲に溜まっていた負極性の壁電荷と、Ａ電極の周囲に溜まっていた正極性の壁電荷と、Ｙ電極に印加される電位−Ｖｓ１と、Ａ電極に印加される電位Ｖｇとにより維持放電が行われ、維持放電終了後にＡ電極の周囲には負極性の壁電荷が、Ｙ電極の周囲には正極性の壁電荷が溜まる。上記のような方式により、階調加重値による維持パルスの数によって維持放電が行われ続ける。
【００７８】
図９は、本発明のＰＤＰの駆動方法により駆動される発光効率及び永久残像が改善されたＰＤＰの第２実施形態であり、図１０は、Ｘ−Ｘ線に沿って切り取った断面図であり、図１１は、図９及び図１２に示した放電セル及び電極構造を示す配置図である。
【００７９】
図９〜図１１のＰＤＰ３００は、図３〜図５に示したＰＤＰ２００と類似しているが、その差異点としては、図３〜図５に示したＰＤＰは２電極構造である一方、図９〜図１１のＰＤＰは３電極構造を持つという点である。以下では、その差異点を中心に記述する。
【００８０】
図９〜図１１を参照して説明すれば、ＰＤＰ３００は、第１基板３１０、第２基板３２０、隔壁３１４、第１電極３１２、第２電極３１３、第３電極３２２、蛍光体層３２５、第１保護膜３１６、放電ガスを備える。
【００８１】
第１基板３１０、第２基板３２０、隔壁３１４、蛍光体層３３２５、第１保護膜３１６、放電ガスについての説明は、図３〜図５に関する説明があるので省略する。
【００８２】
第１電極３１２、第２電極３１３及び第３電極３２２は、隔壁３１４内に互いに離隔して配置される。第１電極３１２、第２電極３１３及び第３電極３２２は、図面のように放電セル（Ｃｅ）を完全に取り囲むように形成できるが、これに限定されず、放電セル（Ｃｅ）の一部のみを取り囲むように形成されることもできる。第１電極３１２及び第２電極３１３は一方向（ｘ方向）に延び、第３電極３２２は第１電極３１２及び第２電極３１３が延びる方向と交差する方向（ｙ方向）に延びる。一方、図面では、第１基板から第２基板方向（−ｚ方向）に第２電極３１３、第３電極３２２、第１電極３１２の順に配列されているが、これに限定されず、設計仕様によって多様に配置できる。
【００８３】
図９〜図１１に示したＰＤＰ３００は、図３〜図５に示したＰＤＰの長所と同じ長所を持つ。
【００８４】
図１２は、図９のＰＤＰ及びこれを駆動するための駆動装置を示すプラズマディスプレイ装置の簡略なブロック図である。
【００８５】
図１２のプラズマディスプレイ装置１２０１は、図７のプラズマディスプレイ装置７０１と類似しているので、その差異点を中心に説明する。
【００８６】
図９〜図１３を参照して説明すれば、図１２のプラズマディスプレイ装置１２０１は、映像処理部１２００、論理制御部１２０２、Ｙ駆動部１２０４、Ａ駆動部１２０６、Ｘ駆動部１２０８及びプラズマ表示パネル３００を備える。本実施形態において第１駆動部はＹ駆動部のことであり、第２駆動部はＸ駆動部のことであり、第３駆動部はＡ駆動部のことである。
【００８７】
映像処理部１２００は、図７での映像処理部７００と同じ機能を行う。
【００８８】
論理制御部１２０２は、映像処理部１２００からの内部映像信号を入力されてガンマ補正、ＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）ステップなどを経てそれぞれ、Ｙ駆動制御信号ＳＹと、Ａ駆動制御信号ＳＡ及びＸ駆動制御信号ＳＸを出力する。
【００８９】
Ｙ駆動部１２０４は、論理制御部１２０２からのＹ駆動制御信号ＳＹを入力されて第１電極（図９の３１２）に駆動信号を印加し、Ｘ駆動部１２０８は、論理制御部１２０２からのＸ駆動制御信号ＳＸを入力されて第２電極（図９の３１３）に駆動信号を印加し、Ａ駆動部１２０６は、論理制御部１２０２からのＡ駆動制御信号ＳＡを入力されて第３電極（図９の３２２）に駆動信号を印加する。以下では、第１電極をＹ電極、第２電極をＸ電極、第３電極をＡ電極とも記述する。
【００９０】
Ｙ駆動部１２０４は、複数個のサブフィールドを備える単位フレームのうち最初のサブフィールドＳＦ１のリセット期間ＰＲ１には、全体放電セルが初期化されるようにＹ電極に上昇パルス及び下降パルスを印加し、単位フレームのうち二番目サブフィールド以後ＳＦ２〜ＳＦ８のリセット期間ＰＲ２〜ＰＲ８には、リセット期間ＰＲ２〜ＰＲ８直前の維持期間ＰＳ１〜ＰＳ７で維持放電が行われた放電セルのみ初期化されるようにＹ電極に下降パルスを印加する。
【００９１】
ここで、上昇パルス及び下降パルスはランプパルスであってもよい。または、瞬間勾配の大きさが経時的に減少する放物線状のパルスであってもよい。上記のように最初のサブフィールドのリセット期間ＰＲ１にのみ上昇パルス及び下降パルスを印加すれば、全体放電セルでは上昇パルスの印加によってＹ電極の周囲に壁電荷が溜まりつつリセット放電が行われ、下降パルスの印加によってＹ電極の周囲に壁電荷が消去されつつリセット放電が行われる。
【００９２】
二番目サブフィールド以後のリセット期間ＰＲ２〜ＰＲ８に下降パルスのみを印加すれば、リセット期間前の維持期間ＰＳ１〜ＰＳ７で維持放電が行われた放電セルは既に壁電荷が溜まっているので、下降パルスのみを印加しても溜まっていた壁電荷が消去され始めつつリセット放電が行われるが、リセット期間前の維持期間ＰＳ１〜ＰＳ７で維持放電が行われていない放電セルでは溜まってイル壁電荷がないので、下降パルスのみを印加しても壁電荷消去及びリセット放電が行われない。
【００９３】
すなわち、維持放電の実行如何によってリセット放電が選択的に行われる。このような本発明の特徴によれば、二番目サブフィールド以後のリセット期間ＰＲ２〜ＰＲ８を最初のサブフィールドのリセット期間ＰＲ１より短くすることができ、さらに、高画質のＰＤＰの趨勢によってアドレス期間が増加するしかない場合に、アドレス期間をさらに確保することもできる。また不要なリセット光が発生しないのでコントラスト向上に役に立つ。
【００９４】
また、Ｙ駆動部１２０４は、アドレス期間ＰＡ１〜ＰＡ８にハイレベルＶｓｃｈ２を維持していて順次ローレベルＶｓｃｌ２を持つ走査パルスを印加し、維持期間ＰＳ１〜ＰＳ８にハイレベルＶｓ２及びローレベルＶｇを交互に持つ維持パルスを印加する。
【００９５】
Ｘ駆動部１２０８は、リセット期間の下降パルスの印加時からアドレス期間までバイアス電圧Ｖｂ２を印加し、維持期間にハイレベルＶｓ２及びローレベルＶｇを交互に持つ維持パルスを印加する。Ｙ駆動部１２０４から出力される維持パルスとＸ駆動部１２０８から出力される維持パルスとは互いに交互し、これにより放電セル内で維持放電が行われる。
【００９６】
Ａ駆動部１２０６は、アドレス期間に上記走査パルスに合せて表示データ信号を印加する。表示データ信号及び走査パルスによりアドレス期間でアドレス放電が行われる。
【００９７】
図１３は、本願発明の第２実施形態の駆動方法であって、図９のＰＤＰを駆動する駆動信号を示す図面である。
【００９８】
図９の駆動方法は時分割階調表現方式により、これは図６に示した方法による。一方、図１３の駆動信号は、図８の駆動信号と類似しているので、その差異点を中心として説明する。
【００９９】
図９〜図１３を参照して説明すれば、リセット期間ＰＲ１〜ＰＲ８は、放電セルを初期化させる期間であって、最初のサブフィールドのリセット期間ＰＲ１にＹ電極には上昇パルス及び下降パルスが印加され、二番目サブフィールド以後のリセット期間ＰＲ２〜ＰＲ８にＹ電極には下降パルスが印加され、あらゆるサブフィールドのリセット期間ＰＲ１〜ＰＲ８にＸ電極にはローレベルの電圧、例えば、接地電圧Ｖｇが印加されるが、下降パルスの印加中にはバイアス電圧Ｖｂ２が印加され、Ｙ電極にはローレベルの電圧Ｖｇが印加される。上昇パルスは、維持放電電圧Ｖｓ２から上昇して上昇最高電圧Ｖｓ２＋Ｖｓｅｔ２に到達し、下降パルスは、維持放電電圧Ｖｓ２から下降して下降最低電圧Ｖｎｆ２まで下降する。
【０１００】
最初のサブフィールドのリセット期間ＰＲ１では上昇パルスの印加によって、放電セル内のＹ電極の周囲に負極性の壁電荷が溜まりつつＹ電極とＡ電極との間及びＹ電極とＸ電極との間にリセット放電が発生する。下降パルスの印加によって、放電セル内のＹ電極の周囲に溜まっていた負極性の壁電荷が消去されつつ、Ｙ電極とＡ電極との間及びＹ電極とＸ電極との間にリセット放電が行われる。
【０１０１】
二番目サブフィールド以後のリセット期間ＰＲ２〜ＰＲ８で下降パルスを印加する場合に、リセット期間以前の維持期間ＰＳ１〜ＰＳ７で維持放電が行われた放電セルでは、壁電荷が放電セル内の各電極付近、特にＹ電極付近に溜まっているので、下降パルスの印加によって壁電荷が消去されつつＹ電極とＡ電極との間及びＹ電極とＸ電極との間でリセット放電が行われる。
【０１０２】
上記リセット放電によって、放電セル内の壁電荷状態が初期化され、アドレス期間のアドレス放電に適した壁電荷状態が組成される。リセット期間以前の維持期間ＰＳ１〜ＰＳ７で維持放電が行われていない放電セルでは壁電荷がＹ電極付近に溜まっていないので、下降パルスが印加されても消去する壁電荷がないのでリセット放電も行われない。すなわち、放電セルの初期化状態が既に形成されているので、再び放電セルを初期化する必要がなくなる。結局、本発明の駆動信号により、リセット期間ＰＲ１〜ＰＲ８後にはアドレス放電の実行に適した壁電荷状態が放電セル内に組成される。
【０１０３】
このような本実施形態の特徴によれば、二番目サブフィールド以後のリセット期間ＰＲ２〜ＰＲ８を最初のサブフィールドのリセット期間ＰＲ１より短くすることができ、さらに、高画質のＰＤＰの趨勢によってアドレス期間が増加するしかない場合に、アドレス期間をさらに確保することもできる。また不要なリセット光が発生しないのでコントラスト向上に役に立つ。
【０１０４】
アドレス期間ＰＡ１〜ＰＡ８は、ターンオンされるべき放電セルとターンオンされてはならない放電セルとを区分する期間であって、図面では書き込み放電方式、すなわちターンオンされるべき放電セルでのみアドレス放電を行う方式を図示しているが、これに限定されず、選択消去方式、すなわち、全体放電セルでアドレス放電が行われ、ターンオンされてはならない放電セルでのみ消去放電を行う方式も可能である。
【０１０５】
図面で図示されたように、書き込み放電方式によれば、Ｙ電極にハイレベル電位Ｖｓｃｈ２及びローレベルの電位Ｖｓｃｌ２を持つ走査パルスを順次印加し、走査パルスのローレベルの電位Ｖｓｃｌ２に合せてハイレベルＶａ２を持つ表示データ信号をＡ電極に印加し、Ｘ電極にはバイアス電圧Ｖｂ２を印加し続ける。走査パルス及び表示データ信号の印加によって放電セル内のＹ電極とＡ電極との間にはアドレス放電が行われ、アドレス放電後にＹ電極の周囲には正極性の壁電荷が、Ａ電極の周囲には負極性の壁電荷が、Ｘ電極の周囲には負極性の壁電荷が溜まる。
【０１０６】
維持期間ＰＳ１〜ＰＳ８は、ターンオンされるべきセルと選択された放電セルで割り当てられた階調加重値によって維持放電が行われる期間であって、Ｙ電極及びＸ電極にハイレベルＶｓ２及びローレベルＶｇを交代に持つ維持パルスが交互に印加され、Ａ電極にはローレベルの電位Ｖｇが印加される。維持パルスのハイレベル電位は維持放電電圧Ｖｓ２ともいう。維持パルスの数は階調加重値に比例して印加される。すなわち、維持放電の回数により割り当てられた階調加重値ほど階調が表現される。
【０１０７】
まず、Ｙ電極に維持パルスのハイレベルの電位Ｖｓ２が印加されれば、放電セル内のＹ電極の周囲に溜まっていた正極性の壁電荷と、Ｘ電極の周囲に溜まっていた負極性の壁電荷と、Ｙ電極に印加される電位Ｖｓ２及びＸ電極に印加される電位Ｖｇにより維持放電が行われ、維持放電終了後にＸ電極の周囲には正極性の壁電荷が、Ｙ電極の周囲には負極性の壁電荷が溜まる。次いで、Ｘ電極に維持パルスのハイレベルの電位Ｖｓ２が印加されれば、放電セル内のＹ電極の周囲に溜まっていた負極性の壁電荷と、Ｘ電極の周囲に溜まっていた正極性の壁電荷と、Ｙ電極に印加される電位Ｖｇと、Ｘ電極に印加される電位Ｖｓ２とにより維持放電が行われ、維持放電終了後にＸ電極の周囲には負極性の壁電荷が、Ｙ電極の周囲には正極性の壁電荷が溜まる。上記のような方式により、階調加重値による維持パルスの数によって維持放電が行われ続ける。
【０１０８】
このように、新構造のＰＤＰについての本発明の駆動方法によれば、最初のサブフィールドのリセット期間では全体放電セルでリセット放電が行われるが、二番目サブフィールドからのリセット期間では、リセット期間前の維持期間で維持放電が行われた放電セルでのみリセット放電が行われる。
【０１０９】
そして、維持期間の維持放電によってリセット放電が選択的に行われるので、不要なリセット光を減らすことができてコントラストが向上する。
【０１１０】
さらに、実質的に二番目サブフィールドからのリセット期間は、初めての（一番目の）サブフィールドのリセット期間より短くできるので、短縮されたリセット期間の長さをアドレス期間に割り当てることができて、安定的にアドレッシングを行える。
【０１１１】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１１２】
本発明は、プラズマディスプレイ装置の関連技術分野に好適に用いられる。
【図面の簡単な説明】
【０１１３】
コメント、細かいことですが、今後修正するときは、下記ひながたをご参考ください
【図１】従来技術による３電極面放電方式のＰＤＰの部分分離斜視図である。
【図２】図１のＰＤＰをＩＩ−ＩＩ線に沿って切り取った平面図である。
【図３】本発明の第１実施形態にかかるＰＤＰを示す図面である。
【図４】図３においてＩＶ−ＩＶ線に沿って切り取った断面図である。
【図５】図３及び図４に示した放電セル及び電極構造を示す配置図である。
【図６】図３のＰＤＰを駆動するための駆動方法を簡略に示すタイミング図である。
【図７】図３のＰＤＰ及びこれを駆動するための駆動装置を示すプラズマディスプレイ装置の簡略なブロック図である。
【図８】本発明の第１実施形態にかかるＰＤＰを駆動する駆動信号を示す図面である。
【図９】本発明のＰＤＰの駆動方法により駆動される発光効率及び永久残像が改善されたＰＤＰの他の例を示す図面である。
【図１０】図９においてＸ−Ｘ線に沿って切り取った断面図である。
【図１１】図９及び図１２に示した放電セル及び電極構造を示す配置図である。
【図１２】図９のＰＤＰ及びこれを駆動するための駆動装置を示すプラズマディスプレイ装置の簡略なブロック図である。
【図１３】本発明の第２実施形態にかかるＰＤＰを駆動する駆動信号を示す図面である。
【符号の説明】
【０１１４】
２００    ＰＤＰ
２１０    第１基板
２１０ａ    溝
２１２    第１電極
２１３    第２電極
２１４    隔壁
２１６    第１保護膜
２２０    第２基板
２２５    蛍光体層
【図１】
2007047796.tif 000003
【図２】
2007047796.tif 000004
【図３】
2007047796.tif 000005
【図４】
2007047796.tif 000006
【図５】
2007047796.tif 000007
【図６】
2007047796.tif 000008
【図７】
2007047796.tif 000009
【図８】
2007047796.tif 000010
【図９】
2007047796.tif 000011
【図１０】
2007047796.tif 000012
【図１１】
2007047796.tif 000013
【図１２】
2007047796.tif 000014
【図１３】
2007047796.tif 000015