(57)【要約】【課題】  本発明は、横型ＰＮＰトランジスタを備える半導体装置に関し、コレクタ−エミッタ間の耐圧を向上させることを課題とする。【解決手段】  半導体基板１１上に設けられたＮ型エピタキシャル層１３と、前記Ｎ型エピタキシャル層１３の面内方向に配されたエミッタ拡散領域１８、ベースコンタクト領域２０、及びコレクタ拡散領域１９を有する横型ＰＮＰトランジスタ１５とを備えた半導体装置１０において、前記エミッタ拡散領域１８と対向する前記コレクタ拡散領域１９に接するように、Ｎ型エピタキシャル層１３よりもＮ型不純物濃度の高いＮ型拡散層２２を設けた。【選択図】  図２
2007081328.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に設けられたＮ型エピタキシャル層と、
前記Ｎ型エピタキシャル層の面内方向に配されたエミッタ拡散領域、ベースコンタクト領域、及びコレクタ拡散領域を有する横型ＰＮＰトランジスタを備えた半導体装置において、
前記エミッタ拡散領域と対向する前記コレクタ拡散領域に接するように、前記Ｎ型エピタキシャル層よりも不純物濃度の高いＮ型拡散層を設けたことを特徴とする半導体装置。
【請求項２】
前記Ｎ型拡散層の深さは、前記コレクタ拡散領域よりも深いことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記エミッタ拡散領域のＰ型不純物濃度は、前記コレクタ拡散領域のＰ型不純物濃度と略等しいことを特徴とする請求項１または２記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、横型ＰＮＰトランジスタを備える半導体装置に関する。
【背景技術】
【０００２】
横型ＰＮＰトランジスタを備えた従来の半導体装置には、高周波領域における周波数特性を向上させた半導体装置がある（図１３参照）。
【０００３】
図１３は、横型ＰＮＰトランジスタを備えた従来の半導体装置の断面図である。
【０００４】
図１３に示すように、半導体装置１００は、Ｐ型半導体基板１０１と、Ｎ−型エピタキシャル層１０３と、横型ＰＮＰトランジスタ１０４とを有する。
【０００５】
横型ＰＮＰトランジスタ１０４は、Ｎ＋型埋め込み拡散層１０２と、Ｎ−型エピタキシャル層１０３と、Ｐ＋型コレクタ拡散領域１０５と、Ｐ＋型エミッタ拡散領域１０６と、Ｎ＋型ベースコンタクト領域１０７と、Ｎ＋型イオン注入層１０８とを有する。Ｐ＋型コレクタ拡散領域１０５は、Ｐ＋型エミッタ拡散領域１０６を中心として円環状に設けられている。
【０００６】
Ｎ＋型イオン注入層１０８は、Ｐ＋型コレクタ拡散領域１０５と対向するＰ＋型エミッタ拡散領域１０６に接触すると共に、Ｐ＋型エミッタ拡散領域１０６を囲むように設けられている。
【０００７】
このようなＮ＋型イオン注入層１０８を設けることにより、高周波数領域において半導体装置１００を使用する場合、トランジスタを動作させるコレクタ−エミッタ間の領域（以下、この領域を「実効ベース領域」とする）でのキャリアの移動速度が向上し、ドリフト電界を得ることが可能となるため、優れた周波数特性を得ることができる（例えば、特許文献１参照。）。
【特許文献１】特開２００３−１９７６２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図１４は、図１３に示した半導体装置におけるコレクタ−エミッタ間の不純物濃度を模式的に示した図である。
【０００９】
しかしながら、図１４に示すように、半導体装置１００では、実効ベース領域のＰ＋型コレクタ拡散領域１０５と接合するＮ−型エピタキシャル層１０３の不純物濃度の勾配が大きく、空乏層の広がりを抑制することが困難となる。これにより、Ｐ＋型コレクタ拡散領域１０５と実効ベース領域との間の耐圧を大きくすることが困難となるため、コレクタ−エミッタ間の耐圧を向上させることができないという問題があった。
【００１０】
そこで、本発明は上記の点に鑑みてなされたものであり、コレクタ−エミッタ間の耐圧を向上させることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一観点によれば、半導体基板（１１）上に設けられたＮ型エピタキシャル層（１３）と、前記Ｎ型エピタキシャル層（１３）の面内方向に配されたエミッタ拡散領域（１８）、ベースコンタクト領域（２０）、及びコレクタ拡散領域（１９）を有する横型ＰＮＰトランジスタ（１５）を備えた半導体装置（１０）において、前記エミッタ拡散領域（１８）と対向する前記コレクタ拡散領域（１９）に接するように、前記Ｎ型エピタキシャル層（１３）よりも不純物濃度の高いＮ型拡散層（２２）を設けたことを特徴とする半導体装置（１０）が提供される。
【００１２】
本発明によれば、エミッタ拡散領域（１８）と対向するコレクタ拡散領域（１９）に接するように、Ｎ型エピタキシャル層（１３）よりも不純物濃度の高いＮ型拡散層（２２）を設けることにより、コレクタ拡散領域（１９）と接合する側の実効ベース領域（２１）のＮ型不純物濃度を高くして、空乏層の広がりを抑制し、コレクタ−エミッタ間の耐圧を向上させることができる。
【００１３】
なお、「実効ベース領域（２１）」とは、コレクタ拡散領域（１９）とエミッタ拡散領域（１８）との間のトランジスタを動作させるための領域のことである。
【発明の効果】
【００１４】
本発明は、コレクタ−エミッタ間の耐圧を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
次に、図面に基づいて本発明の実施の形態を説明する。
【００１６】
図１は、本発明の実施の形態に係る半導体装置の平面図であり、図２は、図１に示した半導体装置のＡ−Ａ線方向の断面図である。図１において、Ｗは実効ベース領域２１の幅（以下、「ベース幅Ｗ」とする）を示している。図２において、Ｄ１はＮ型エピタキシャル層１３の表面１３Ａを基準としたときのコレクタ拡散領域１９の深さ（以下、「深さＤ１」とする）、Ｄ２はＮ型エピタキシャル層１３の表面１３Ａを基準としたときのＮ型拡散層２２の深さ（以下、「深さＤ２」とする）をそれぞれ示している。
【００１７】
図１及び図２を参照するに、半導体装置１０は、Ｐ型半導体基板１１（半導体基板）と、Ｎ型エピタキシャル層１３と、横型ＰＮＰトランジスタ１５と、Ｐ型分離拡散層１６とを有する。
【００１８】
Ｎ型エピタキシャル層１３は、Ｐ型半導体基板１１の表面を覆うように設けられている。Ｎ型エピタキシャル層１３は、エピタキシャル成長により形成された層である。また、Ｎ型エピタキシャル層１３を形成する際のＮ型不純物としては、例えば、リン、砒素、アンチモン等を用いることができる。
【００１９】
横型ＰＮＰトランジスタ１５は、Ｎ型エピタキシャル層１３と、Ｎ型埋め込み拡散層１７と、エミッタ拡散領域１８と、コレクタ拡散領域１９と、ベースコンタクト領域２０と、Ｎ型拡散層２２とを有する。
【００２０】
Ｎ型埋め込み拡散層１７は、Ｐ型半導体基板１１とＮ型エピタキシャル層１３とに亘って設けられている。Ｎ型埋め込み拡散層１７は、Ｎ型不純物を拡散させて形成した層である。Ｎ型不純物としては、例えば、リン、砒素、アンチモン等を用いることができる。
【００２１】
エミッタ拡散領域１８は、Ｐ型不純物を拡散させて形成した領域であり、Ｎ型埋め込み拡散層１７の上方に位置するＮ型エピタキシャル層１３に設けられている。平面視したエミッタ拡散領域１８の形状は、略四角形とされている。
【００２２】
コレクタ拡散領域１９は、Ｐ型不純物を拡散させて形成した領域であり、Ｎ型埋め込み拡散層１７の上方に位置するエミッタ拡散領域１８から離間したＮ型エピタキシャル層１３に設けられている。平面視したコレクタ拡散領域１９の形状は、エミッタ拡散領域１８を中心とする四角環状とされている。
【００２３】
エミッタ拡散領域１８及びコレクタ拡散領域１９を形成する際に使用するＰ型不純物としては、例えば、ホウ素等を用いることができる。
【００２４】
また、エミッタ拡散領域１８のＰ型不純物濃度は、コレクタ拡散領域１９のＰ型不純物濃度と略等しくなるように設定されている。
【００２５】
このように、エミッタ拡散領域１８のＰ型不純物濃度とコレクタ拡散領域１９のＰ型不純物濃度とを略等しくすることにより、エミッタ拡散領域１８とコレクタ拡散領域１９とを同時に形成することが可能となるため、半導体装置１０の製造工程を簡略化することができる。
【００２６】
エミッタ拡散領域１８とコレクタ拡散領域１９との間には、トランジスタが動作するための実効ベース領域２１が設けられている。実効ベース領域２１のベース幅Ｗは、所定の大きさに設定されている。
【００２７】
ベースコンタクト領域２０は、Ｎ型不純物を拡散させて形成した領域であり、Ｎ型埋め込み拡散層１７の上方に位置するコレクタ拡散領域１９から離間したＮ型エピタキシャル層１３に設けられている。平面視したベースコンタクト領域２０の形状は、長方形とされている。ベースコンタクト領域２０を形成する際に使用するＮ型不純物としては、例えば、リン、砒素等を用いることができる。
【００２８】
Ｐ型分離拡散層１６は、横型ＰＮＰトランジスタ１５の形成領域に対応するＮ型エピタキシャル層１３を囲むように設けられている。Ｐ型分離拡散層１６は、横型ＰＮＰトランジスタ１５が形成されたＮ型エピタキシャル層１３と他の領域のＮ型エピタキシャル層１３とを分離するための層である。Ｐ型分離拡散層１６は、例えば、Ｐ型不純物であるホウ素を熱拡散させることにより形成することができる。
【００２９】
Ｎ型拡散層２２は、四角環状とされており、エミッタ拡散領域１８と対向するコレクタ拡散領域１９と接するよう、実効ベース領域２１に位置するＮ型エピタキシャル層１３に設けられている。Ｎ型拡散層２２のＮ型不純物濃度は、Ｎ型エピタキシャル層１３のＮ型不純物濃度よりも高くなるように設定されている。また、Ｎ型拡散層２２の深さＤ２は、コレクタ拡散領域１９の深さＤ１よりも深くなるように設定されている（Ｄ２≧Ｄ１）。
【００３０】
このように、Ｎ型拡散層２２の深さＤ２をコレクタ拡散領域１９の深さＤ１よりも深くすることにより、コレクタ−エミッタ間の耐圧のばらつきを小さくすることができる。
【００３１】
Ｎ型拡散層２２は、Ｎ型エピタキシャル層１３にＮ型不純物を注入した後、注入されたＮ型不純物を熱拡散させることで形成できる。また、Ｎ型拡散層２２を形成する際に使用するＮ型不純物としては、例えば、リン、砒素等を用いることができる。また、Ｎ型拡散層２２のＮ型不純物濃度は、例えば、Ｎ型エピタキシャル層１３のＮ型不純物濃度が１．０×１０15／ｃｍ3〜１．０×１０16／ｃｍ3の場合、１．０×１０17／ｃｍ3〜１．０×１０18／ｃｍ3とすることができる。
【００３２】
図３は、本発明の実施の形態に係る半導体装置のコレクタ−エミッタ間の不純物濃度を模式的に示した図である。なお、図３では、コレクタ拡散領域１９のＰ型不純物濃度と従来の半導体装置１００に設けられたＰ＋型コレクタ拡散領域１０５のＰ型不純物濃度とが略等しい場合を例に挙げる。また、図３に示したＸ１〜Ｘ４は、図２に示したＰ型半導体基板１１の面方向の位置Ｘ１〜Ｘ４に対応している。
【００３３】
図３に示すように、エミッタ拡散領域１８と対向するコレクタ拡散領域１９と接するようにＮ型拡散層２２を設けることにより、従来の半導体装置１００と比較して、コレクタ拡散領域１９と接合する側の実効ベース領域２１のＮ型不純物濃度が高くなる。これにより、空乏層の広がりが抑制されて、コレクタ−ベース間（コレクタ拡散領域１９と実効ベース領域２１との間）の耐圧が大きくなるため、コレクタ−エミッタ間の耐圧を向上させることができる。
【００３４】
また、コレクタ−エミッタ間の耐圧が向上することにより、例えば、従来の半導体装置１００と同程度のコレクタ−エミッタ間の耐圧を有する半導体装置１０を作製する場合、ベース幅Ｗを半導体装置１００のベース幅よりも小さくすることが可能となるため、半導体装置１０の小型化を図ることができる。
【００３５】
本実施の形態の半導体装置によれば、エミッタ拡散領域１８と対向するコレクタ拡散領域１９に接するように、Ｎ型エピタキシャル層１３よりもＮ型不純物濃度の高いＮ型拡散層２２を設けることにより、コレクタ拡散領域１９と接合する側の実効ベース領域２１のＮ型不純物濃度を高くして、コレクタ−エミッタ間の耐圧を向上させることができる。
【００３６】
また、コレクタ−エミッタ間の耐圧が向上することにより、ベース幅Ｗを小さくすることが可能となるため、半導体装置１０の小型化を図ることができる。
【００３７】
図４〜図１２は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。図４〜図１２において、図１及び図２に示した半導体装置１０と同一構成部分には同一の符号を付す。
【００３８】
図４〜図１２を参照して、本発明の実施の形態に係る半導体装置１０の製造工程について説明する。始めに、図４に示すように、Ｐ型半導体基板１１上に開口部２６Ａを有した絶縁膜２６を形成する。その後、Ｐ型半導体基板１１にＮ型不純物を拡散させて、Ｎ型埋め込み拡散層１７を形成する。開口部２６Ａは、Ｎ型埋め込み拡散層１７の形成領域に対応するＰ型半導体基板１１の表面を露出する開口部である。絶縁膜２６としては、例えば、酸化膜を用いることができる。
【００３９】
次いで、図５に示すように、Ｎ型埋め込み拡散層１７が形成されたＰ型半導体基板１１上に開口部２８Ａを有した絶縁膜２８を形成し、その後、開口部２８Ａに露出されたＰ型半導体基板１１にＰ型不純物を拡散させてＰ型拡散層２９を形成する。開口部２８Ａは、Ｐ型分離拡散層１６の形成位置に対応している。絶縁膜２８は、Ｐ型拡散層２９を形成後に除去する。絶縁膜２８としては、例えば、酸化膜を用いることができる。
【００４０】
次いで、図６に示すように、エピタキシャル成長により、Ｐ型半導体基板１１上にＮ型エピタキシャル層１３を形成する。
【００４１】
次いで、図７に示すように、図６に示した構造体上に絶縁膜３１と、開口部３２Ａを有したレジスト層３２とを順次形成する。その後、イオン注入により、開口部３２Ａに露出された絶縁膜３１を介して、Ｎ型エピタキシャル層１３にＰ型不純物を注入して、Ｐ型注入層３３を形成する。レジスト層３２は、Ｐ型注入層３３を形成後に除去する。絶縁膜３１としては、例えば、酸化膜を用いることができる。また、開口部３２Ａは、Ｐ型分離拡散層１６の形成位置に対応している。
【００４２】
次いで、図８に示すように、絶縁膜３１上に開口部３４Ａを有したレジスト層３４を形成する。その後、イオン注入により、開口部３４Ａに露出された絶縁膜３１を介して、Ｎ型エピタキシャル層１３にＮ型不純物を注入してＮ型注入層３６を形成する。レジスト層３４は、Ｎ型注入層３６を形成後に除去する。開口部３４Ａは、Ｎ型拡散層２２の形成位置に対応するように形成されており、Ｎ型注入層３６は、後のアニール処理（図９参照）により、Ｎ型不純物が拡散されてＮ型拡散層２２となる。Ｎ型注入層３６を形成する際のＮ型不純物としては、例えば、リン、砒素等を用いることができる。また、Ｎ型不純物濃度は、例えば、Ｎ型エピタキシャル層１３のＮ型不純物濃度が１．０×１０15／ｃｍ3〜１．０×１０16／ｃｍ3の場合、１．０×１０17／ｃｍ3〜１．０×１０18／ｃｍ3とすることができる。
【００４３】
次いで、図９に示すように、アニール処理により、Ｐ型注入層３３のＰ型不純物及びＮ型注入層３６のＮ型不純物をそれぞれ拡散させて、Ｐ型拡散層３５（Ｐ型注入層３３のＰ型不純物が拡散されることで形成される層）とＮ型拡散層２２とを形成する。
【００４４】
これにより、Ｐ型注入層２９，３５からなるＰ型分離拡散層１６と、Ｎ型拡散層２２とが形成される。このとき、Ｎ型拡散層２２の深さＤ２は、コレクタ拡散領域１９の深さＤ１（図１２参照）よりも深くなるようにする。
【００４５】
次いで、図１０に示すように、図９に示した構造体上に開口部３６Ａを有したレジスト層３６を形成し、その後、イオン注入により、開口部３６Ａに露出された絶縁膜３１を介して、Ｎ型エピタキシャル層１３にＮ型不純物を注入して、Ｎ型注入層３７を形成する。レジスト層３６は、Ｎ型注入層３７を形成後に除去する。開口部３６Ａは、ベースコンタクト領域２０の形成領域に対応しており、Ｎ型注入層３７は、後のアニール処理（図１２参照）によりベースコンタクト領域２０となる。
【００４６】
次いで、図１１に示すように、絶縁膜３１上に開口部３８Ａ，３８Ｂを有したレジスト層３８を形成し、その後、イオン注入により、開口部３８Ａ，３８Ｂに露出された絶縁膜３１を介して、Ｎ型エピタキシャル層１３にＰ型不純物を注入して、Ｐ型注入層４１，４２を形成する。開口部３８Ａは、コレクタ拡散領域１９の形成位置に対応しており、Ｐ型注入層４１は後に行なうアニール処理によりＰ型不純物が拡散されてコレクタ拡散領域１９となる。また、開口部３８Ｂは、エミッタ拡散領域１８の形成位置に対応しており、Ｐ型注入層４２は後に行なうアニール処理によりＰ型不純物が拡散されてエミッタ拡散領域１８となる。レジスト層３８は、Ｐ型注入層４１，４２を形成後に除去する。
【００４７】
次いで、図１２に示すように、アニール処理により、Ｎ型注入層３７に含まれるＮ型不純物とＰ型注入層４１，４２に含まれるＰ型不純物とをそれぞれ拡散させて、エミッタ拡散領域１８、コレクタ拡散領域１９、及びベースコンタクト領域２０を形成する。このとき、コレクタ拡散領域１９の深さＤ１は、Ｎ型拡散層２２の深さＤ２よりも浅くなるようにする。これにより、横型ＰＮＰトランジスタ１５を備えた半導体装置１０が製造される。
【００４８】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００４９】
本発明は、コレクタ−エミッタ間の耐圧を向上させることのできる半導体装置に適用できる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態に係る半導体装置の平面図である。
【図２】図１に示した半導体装置のＡ−Ａ線方向の断面図である。
【図３】本発明の実施の形態に係る半導体装置のコレクタ−エミッタ間の不純物濃度を模式的に示した図である。
【図４】本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）である。
【図５】本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）である。
【図６】本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）である。
【図７】本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）である。
【図８】本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。
【図９】本発明の実施の形態に係る半導体装置の製造工程を示す図（その６）である。
【図１０】本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）である。
【図１１】本発明の実施の形態に係る半導体装置の製造工程を示す図（その８）である。
【図１２】本発明の実施の形態に係る半導体装置の製造工程を示す図（その９）である。
【図１３】横型ＰＮＰトランジスタを備えた従来の半導体装置の断面図である。
【図１４】図１３に示した半導体装置におけるコレクタ−エミッタ間の不純物濃度を模式的に示した図である。
【符号の説明】
【００５１】
１０  半導体装置
１１  Ｐ型半導体基板
１３  Ｎ型エピタキシャル層
１３Ａ  表面
１５  横型ＰＮＰトランジスタ
１６  Ｐ型分離拡散層
１７  Ｎ型埋め込み拡散層
１８  エミッタ拡散領域
１９  コレクタ拡散領域
２０  ベースコンタクト領域
２１  実効ベース領域
２２  Ｎ型拡散層
２６，２８，３１  絶縁膜
２６Ａ，２８Ａ，３２Ａ，３４Ａ，３６Ａ，３８Ａ，３８Ｂ  開口部
２９  Ｐ型拡散層
３２，３４，３６，３８  レジスト層
３３，３５，４１，４２  Ｐ型注入層
３６，３７  Ｎ型注入層
Ｄ１，Ｄ２  深さ
Ｗ  ベース幅
【図１】
2007081328.tif 000003
【図２】
2007081328.tif 000004
【図３】
2007081328.tif 000005
【図４】
2007081328.tif 000006
【図５】
2007081328.tif 000007
【図６】
2007081328.tif 000008
【図７】
2007081328.tif 000009
【図８】
2007081328.tif 000010
【図９】
2007081328.tif 000011
【図１０】
2007081328.tif 000012
【図１１】
2007081328.tif 000013
【図１２】
2007081328.tif 000014
【図１３】
2007081328.tif 000015
【図１４】
2007081328.tif 000016