(57)【要約】【課題】入出力端子間に設けられたＭＯＳトランジスタを制御することにより出力電圧を制御する電源装置に関し、逆流電流を大幅に低減することができる電源装置を提供することを目的とする。【解決手段】本発明は、入出力端子（Ｔ1、Ｔ2）間にソース−ドレインが接続された出力制御トランジスタ（Tr1）を制御することにより出力電圧を制御する電源装置において、出力制御トランジスタ（Tr1）のバックゲートの電圧を制御することにより出力制御トランジスタ（Tr1）の逆流を防止する出力制御トランジスタ逆流防止回路（１１３）と、出力制御トランジスタ（Tr1）の周辺トランジスタ（Tr2、Tr13〜Tr15、Tr21）のバックゲート電圧を制御することにより周辺トランジスタ（Tr2、Tr13〜Tr15、Tr21）の逆流を防止する周辺トランジスタ逆流防止回路（１１４、１１５）を有することを特徴とする。【選択図】図１
2007316954.tif 000002
【特許請求の範囲】
【請求項１】
入出力端子間にソース−ドレインが接続された出力制御トランジスタを制御することにより出力電圧を制御する電源装置において、
前記入出力端電圧を検出する入出力電圧検出回路と、
前記入出力電圧検出回路の検出結果に応じて前記出力制御トランジスタのバックゲートの電圧を制御することにより前記出力制御トランジスタの逆流を防止する第１のバックゲート電圧制御回路と、
前記入出力電圧検出回路の検出結果に応じて前記出力制御トランジスタの周辺トランジスタのバックゲート電圧を制御することにより該周辺トランジスタの逆流を防止する第２のバックゲート電圧制御回路を有することを特徴とする電源装置。
【請求項２】
前記第２のバックゲート電圧制御回路は、前記入出力電圧検出回路の検出結果に応じて前記入出力端子電圧のうちいずれか高い方の電圧を前記周辺トランジスタのバックゲートに印加することを特徴とする請求項１記載の電源装置。
【請求項３】
前記第２のバックゲート電圧制御回路は、ソース−ドレインが直列に接続された第１及び第２のトランジスタを有し、
前記第１及び第２のトランジスタは、ソース−ドレインの接続点及びバックゲートが前記周辺トランジスタのバックゲートに接続され、ゲートが前記入出力検出回路に接続され、一方がオンのときに、他方がオフするように制御されることを特徴とする請求項２記載の電源装置。
【請求項４】
前記第２のバックゲート電圧制御回路は、前記第１のバックゲート電圧制御回路と共有されていることを特徴とする請求項４記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置に係り、特に、入出力端子間に設けられたＭＯＳトランジスタを制御することにより出力電圧を制御する電源装置に関する。
【背景技術】
【０００２】
電子機器などに一定の電圧を供給する電源装置としてシリーズレギュレータがある。
【０００３】
シリーズレギュレータは、ソース−ドレインが入出力端子間に接続された出力制御用パワーＭＯＳ電界効果トランジスタを有し、制御回路により出力電圧を検出し、検出した出力電圧が一定になるように出力制御用トランジスタを制御することにより、出力電圧を一定に保持する電源装置である。
【０００４】
このとき、出力制御用パワーＭＯＳ電界効果トランジスタの寄生素子を有し、出力端子電圧が入力端子電圧より大きくなるとこの寄生素子がオンして、出力端子から入力端子側に電流が逆流する現象が発生する。このとき、出力制御用パワーＭＯＳ電界効果トランジスタのゲート及びバックゲートを入力端子電圧又は出力端子電圧のうち高い方の電圧側に接続することにより逆流を防止していた（例えば、特許文献１、２参照）。
【特許文献１】特開昭６３−３０７５１０号公報
【特許文献２】特開２００４−２８０７０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかるに、従来の電源装置では上記のような防止策を行ったにもかかわらず、出力端子電圧が入力端子電圧より高くなると、数Ａ程度の逆流電流が発生していた。一方、電源装置としては逆流電流を完全になくすことが望まれている。
【０００６】
本発明は上記の点に鑑みてなされたもので、逆流電流を大幅に低減することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明は、入出力端子（Ｔ1、Ｔ2）間にソース−ドレインが接続された出力制御トランジスタ（Tr1）を制御することにより出力電圧を制御する電源装置において、入出力端電圧を検出する入出力電圧検出回路（１１５）と、出力制御トランジスタ（Tr1）のバックゲートの電圧を制御することにより出力制御トランジスタ（Tr1）の逆流を防止する第１のバックゲート電圧制御回路（１１３）と、出力制御トランジスタ（Tr1）の周辺トランジスタ（Tr2、Tr13〜Tr15、Tr21）のバックゲート電圧を制御することにより周辺トランジスタ（Tr2、Tr13〜Tr15、Tr21）の逆流を防止する第２のバックゲート電圧制御回路（１１４）を有することを特徴とする。
【０００８】
また、第２のバックゲート電圧制御回路（１１４）は、入出力電圧検出回路（１１５）の検出結果に応じて入出力端子電圧のうちいずれか高い方の電圧を周辺トランジスタ（Tr2、Tr13〜Tr15、Tr21）のバックゲートに印加することを特徴とする。
【０００９】
第２のバックゲート電圧制御回路（１１４）は、ソース−ドレインが直列に接続された第１及び第２のトランジスタ（Tr41、Tr42）を有し、第１の及び第２のトランジスタ（Tr41、Tr42）は、ソース−ドレインの接続点及びバックゲートが周辺トランジスタ（Tr2、Tr13〜Tr15、Tr21）のバックゲートに接続され、ゲートが入出力検出回路（１１５）に接続され、一方がオンのときに、他方がオフするように制御されることを特徴とする。
【００１０】
第２のバックゲート電圧制御回路は、第１のバックゲート電圧制御回路（１１５）と共有されていることを特徴とする。
【００１１】
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲の記載が限定されるものではない。
【発明の効果】
【００１２】
本発明によれば、入出力端子（Ｔ1、Ｔ2）間にソース−ドレインが接続された出力制御トランジスタ（Tr1）を制御することにより出力電圧を制御する電源装置において、入出力端電圧を検出する入出力電圧検出回路（１１５）と、出力制御トランジスタ（Tr1）のバックゲートの電圧を制御することにより出力制御トランジスタ（Tr1）の逆流を防止する第１のバックゲート電圧制御回路（１１３）と、出力制御トランジスタ（Tr1）の周辺トランジスタ（Tr2、Tr13〜Tr15、Tr21）のバックゲート電圧を制御することにより周辺トランジスタ（Tr2、Tr13〜Tr15、Tr21）の逆流を防止する第２のバックゲート電圧制御回路（１１４）を設けることにより、出力制御トランジスタ（Tr1）の逆流だけでなく、その周辺トランジスタ（Tr2、Tr13〜Tr15、Tr21）の逆流電流を低減でき、さらに、周辺トランジスタ（Tr2、Tr13〜Tr15、Tr21）の逆流電流を低減することにより、出力制御トランジスタ（Tr1）の逆流電流をさらに低減できるため、その相乗効果によって逆流電流を大幅に低減することができる。
【発明を実施するための最良の形態】
【００１３】
図１は本発明の電源装置の一実施例のブロック構成図を示す。
【００１４】
本実施例の電源装置１００は、シリーズレギュレータを構成しており、出力制御用トランジスタTr1、逆流防止用トランジスタTr2、制御回路１１１、出力オン／オフ制御回路１１２、第１のバックゲート電圧制御回路１１３、第２のバックゲート電圧制御回路１１４、入出力端子電圧検出回路１１５、抵抗Ｒ11、Ｒ12、Ｒ13、Ｒ14から構成されている。
【００１５】
〔出力制御用トランジスタTr1〕
出力制御用トランジスタTr1は、例えば、ｐチャネルパワーＭＯＳトランジスタから構成されており、ソース−ドレインが入力端子Ｔ１と出力端子Ｔ2との間に接続され、ゲートは制御回路１１１に接続され、バックゲートは第１のバックゲート電圧制御回路１１３に接続されている。トランジスタTr1は、制御回路１１１からの制御信号によりドレイン電流を制御することにより、出力端子Ｔ2から出力される出力電圧Ｖoutを制御する。
【００１６】
〔制御回路１１１〕
制御回路１１１は、ｎチャネルＭＯＳ電界効果トランジスタTr11、Tr12、ｐチャネルＭＯＳ電界効果トランジスタTr13〜Tr15、及び、定電流源１２１、基準電圧源１２２から構成されている。トランジスタTr11〜Tr14及び定電流源１２１、基準電圧源１２２は、差動回路を構成しており、基準電圧源１２２から印加される基準電圧Ｖrefと出力端子Ｔ2から抵抗Ｒ13とＲ14にて分圧された電圧Vfbとの差電圧（Vfb−Ｖref）を制御信号として出力する。制御信号は出力電圧Ｖoutが大きくなるにしたがって、大きくなる信号となる。
【００１７】
制御回路１１１から出力された制御信号は、出力制御用トランジスタTr1のゲートに供給される。このため、出力制御用トランジスタTr1は出力が大きくなると、ドレイン電流を低減させ、出力が小さくなると、ドレイン電流を増加させる。出力制御用トランジスタTr1は、これによって、出力端子Ｔ2から出力される出力電圧Ｖoutは定格電圧となるように制御される。
【００１８】
トランジスタTr15は、トランジスタTr11〜Tr14及び定電流源１２１、基準電圧源１２２から構成される差動増幅回路の動作を制御するためのトランジスタであり、トランジスタTr15は、入力端子Ｔ1とトランジスタTr11〜Tr14及び定電流源１２１、基準電圧源１２２との間に接続されている。トランジスタTr11〜Tr14及び定電流源１２１、基準電圧源１２２は、入力端子Ｔ1に印加される入力電圧Ｖinにより動作しており、トランジスタTr15がオフすることにより動作が停止するように構成されている。
【００１９】
トランジスタTr2は、ドレイン−ソースがトランジスタTr1のドレインとゲートとの間に接続されており、出力電圧Ｖoutが入力電圧Ｖinより大きくなったとき、あるいは、入力電圧Ｖinが出力電圧Ｖoutより小さくなったときにオンし、出力制御用トランジスタTr1のゲート電圧を出力端子Ｔ2の電圧に保持する。これによって、出力制御用トランジスタTr1がオフし、入力端子Ｔ1側に電流が逆流することを防止できる。
【００２０】
〔出力オン／オフ制御回路１１２〕
出力オン／オフ制御回路１１２は、インバータINV11、INV12、及び、トランジスタTr21から構成されている。インバータINV11には、制御端子Ｔ5から出力オン／オフ信号が供給されている。インバータINV11は、出力オン／オフ信号を反転出力する。インバータINV11で反転された信号は、インバータINV12に供給される。インバータINV12は、インバータINV11の出力を反転出力する。インバータINV12の出力は、トランジスタTr21のゲートに供給される。トランジスタTr21は、ｐチャネルＭＯＳ電界効果トランジスタから構成されており、ドレイン−ソースが制御回路１１１の差動回路を構成するトランジスタTr13のドレイン−ソースに並列に接続され、オン時に差動回路の差動出力、すなわち、制御回路１１１の制御信号をハイレベルとする。
ている。
【００２１】
出力オン／オフ制御回路１１２は、制御端子Ｔ5に供給される出力オン／オフ信号がハイレベルのときにはトランジスタTr21のゲート電位はハイレベルとなり、トランジスタTr21はオフする。一方、制御端子Ｔ5に供給される出力オン／オフ信号がローレベルのときにはトランジスタTr21のゲート電位はローレベルとなり、トランジスタTr21はオンする。
【００２２】
トランジスタTr21がオンすることにより制御回路１１１の出力信号は、ハイレベルに固定される。制御回路１１１の出力信号がハイレベルに固定されることによりトランジスタTr1がオフし、入力端子Ｔ1から出力端子Ｔ2への電流の供給が切断され、出力端子Ｔ2から出力がオフされる。
【００２３】
〔第１のバックゲート電圧制御回路１１３〕
第１のバックゲート電圧制御回路１１３は、トランジスタTr31、Tr32から構成されている。トランジスタTr31は、ｐチャネルＭＯＳ電界効果トランジスタから構成されており、ソース−ドレインが入力端子Ｔ1と出力制御用トランジスタTr1のバックゲートとの間に接続され、バックゲートが出力制御用トランジスタTr1のバックゲートに接続され、ゲートには入出力端子電圧検出回路１１５の非反転出力が供給される。トランジスタTr32は、ｐチャネルＭＯＳ電界効果トランジスタから構成されており、ソース−ドレインが出力端子Ｔ2と出力制御用トランジスタTr1のバックゲートとの間に接続され、バックゲートが出力制御用トランジスタTr1のバックゲートに接続され、ゲートには入出力端子電圧検出回路１１５の反転出力が供給される。
【００２４】
トランジスタTr31は、入出力端子電圧検出回路１１５の非反転出力によりオン／オフされ、トランジスタTr32は、入出力端子電圧検出回路１１５の反転出力によりオフ／オンされる。すなわち、第１のバックゲート電圧制御回路１１３は、トランジスタTr31がオンのときにトランジスタTr32がオフし、トランジスタTr31がオフのときにトランジスタTr32がオンするように動作する。
【００２５】
〔第２のバックゲート電圧制御回路１１４〕
第２のバックゲート電圧制御回路１１４は、トランジスタTr41、Tr42から構成されている。トランジスタTr41は、ｐチャネルＭＯＳ電界効果トランジスタから構成されており、ソース−ドレインが入力端子Ｔ1と周辺トランジスタであるトランジスタTr2、Tr13〜Tr15、Tr21のバックゲートとの間に接続され、バックゲートが周辺トランジスタであるトランジスタTr2、Tr13〜Tr15、Tr21のバックゲートに接続され、ゲートには入出力端子電圧検出回路１１５の非反転出力が供給される。トランジスタTr42は、ｐチャネルＭＯＳ電界効果トランジスタから構成されており、ソース−ドレインが出力端子Ｔ2と周辺トランジスタであるトランジスタTr2、Tr13〜Tr15、Tr21のバックゲートとの間に接続され、バックゲートが周辺トランジスタであるトランジスタTr2、Tr13〜Tr15、Tr21のバックゲートに接続され、ゲートには入出力端子電圧検出回路１１５の反転出力が供給される。
【００２６】
トランジスタTr41は、入出力端子電圧検出回路１１５の非反転出力によりオン／オフされ、トランジスタTr42は、入出力端子電圧検出回路１１５の反転出力によりオフ／オンされる。すなわち、第２のバックゲート電圧制御回路１１４は、トランジスタTr41がオンのときにトランジスタTr42がオフし、トランジスタTr41がオフのときにトランジスタTr42がオンするように動作する。
【００２７】
〔入出力端子電圧検出回路１１５〕
入出力端子電圧検出回路１１５は、コンパレータCOM1、インバータINV21、INV22から構成されている。コンパレータCOM1は、反転入力端子が抵抗Ｒ11を介して入力端子Ｔ1に接続され、非反転入力端子が抵抗Ｒ12を介して出力端子Ｔ2に接続されおり、入力端子Ｔ1に印加される入力電圧Ｖinが出力端子Ｔ2に印加される出力電圧Ｖoutより大きければ、出力をローレベルとし、入力端子Ｔ1に印加される入力電圧Ｖinが出力端子Ｔ2に印加される出力電圧Ｖoutより小さければ、出力をハイレベルとする。
【００２８】
コンパレータCOM1の出力は、インバータINV21に供給される。インバータINV21は、コンパレータCOM1の出力を反転する。インバータINV21の出力は、反転出力とし、第１のバックゲート電圧制御回路１１３を構成するトランジスタTr32、及び、第２のバックゲート電圧制御回路１１４を構成するトランジスタTr42に供給されるとともに、インバータINV22に供給される。インバータINV22は、インバータINV21の出力を反転して非反転出力として第１のバックゲート電圧制御回路１１３を構成するトランジスタTr31及び第２のバックゲート電圧制御回路１１４を構成するトランジスタTr41に供給される。また、インバータINV21に供給される電源は、入力端子T1から供給され、インバータINV22に供給される電源は、出力端子T2から供給される。
【００２９】
〔動作〕
入力端子Ｔ1に供給される入力電圧Ｖinが出力端子Ｔ2から出力される出力電圧Ｖoutより高く、かつ、制御端子Ｔ5に供給される出力オンオフ制御信号がハイレベル、すなわち、出力がオンのときには、入出力端子電圧検出回路１１５の非反転出力はローレベルとなり、反転出力はハイレベルとなる。
【００３０】
入出力端子電圧検出回路１１５の非反転出力はローレベルのときには制御回路１１１のトランジスタTr15がオンするので、制御回路１１１は動作状態となる。また、出力オン／オフ制御回路１１２のトランジスタTr21はオフとなる。このため、制御回路１１１は、出力電圧Ｖoutが基準電圧Ｖrefに応じた一定の電圧となるようにトランジスタTr1を制御する。
【００３１】
このとき、入出力端子電圧検出回路１１５の非反転出力はローレベルであり、反転出力はハイレベルであるので、第１のバックゲート電圧制御回路１１３はトランジスタTr31がオンし、トランジスタTr32がオフする。これにより、出力制御用トランジスタTr1のバックゲートの電圧が出力端子Ｔ2の出力電圧Ｖoutより高い、入力端子Ｔ1の入力電圧Ｖinとなる。よって、出力制御用トランジスタTr1を確実に動作させることができ、不要な電流が流れることを防止できる。
【００３２】
さらに、第２のバックゲート電圧制御回路１１４はトランジスタTr41がオンし、トランジスタTr42がオフする。これにより、周辺トランジスタであるトランジスタTr2、Tr13〜Tr15、Tr21のバックゲートには、入力電圧Ｖinが印加され、周辺トランジスタであるトランジスタTr2、Tr13〜Tr15、Tr21の寄生素子を通って不要な電流が流れることを防止できる。
【００３３】
ここで、出力端子Ｔ2の出力電圧Ｖoutが入力端子Ｔ1の入力電圧Ｖinより高くなると、入出力端子電圧検出回路１１５の非反転出力はハイレベルとなり、反転出力はローレベルとなる。入出力端子電圧検出回路１１５の非反転出力はハイレベルとなり、反転出力はローレベルとなると、トランジスタTr2がオンし、トランジスタTr15がオフし、トランジスタTr1、制御回路１１１の動作が停止する。さらに、第１のバックゲート電圧制御回路１１３のトランジスタTr31がオフし、トランジスタTr32がオンするとともに、第２のバックゲート電圧制御回路１１４のトランジスタTr41がオフし、トランジスタTr42がオンする。
【００３４】
これにより、出力制御用トランジスタTr1及び周辺トランジスタであるトランジスタTr2、Tr13〜Tr15、Tr21のバックゲートの電圧が入力端子Ｔ1の入力電圧Ｖinより高い、出力端子Ｔ2の出力電圧Ｖoutとなる。よって、トランジスタTr2がオンし、更にトランジスタTr2,Tr13〜Tr15、Tr21のリーク電流が防止され、出力制御用トランジスタTr1を確実にオフさせることができ、出力端子Ｔ2から入力端子Ｔ1側に電流が逆流することを防止できる。
【００３５】
本実施例によれば、第１のバックゲート電圧制御回路１１３により出力制御トランジスタTr1のバックゲート電圧を入出力電圧Ｖin、Ｖoutのうち高い方の電圧に接続することにより出力制御トランジスタTr1の逆流電流を低減でき、また、第２のバックゲート電圧制御回路１１４により出力制御トランジスタTr1の周辺トランジスタであるトランジスタトランジスタTr2、Tr13〜Tr15、Tr21のバックゲート電圧を入出力電圧Ｖin、Ｖoutのうち高い方の電圧とすることにより、周辺トランジスタTr2、Tr13〜Tr15、Tr21での逆流電流を低減でき、さらに、周辺トランジスタTr2、Tr13〜Tr15、Tr21の逆流電流が低減することにより出力制御トランジスタTr1の逆流電流をさらに低減でき、その相乗効果によって逆流電流を大幅に低減することができる。
【００３６】
図２は本発明の一実施例の動作説明図を示す。図２は本実施例の電源装置１００の入力電圧Ｖinをゼロとしたときの出力電圧Ｖoutに対する逆流電流の特性を示す図である。
【００３７】
図２に示すように本実施例によれば、出力電圧Ｖoutが大きくなった場合でも数ｎＡ程度の電流であり、これは、トランジスタのリーク電流程度であり、逆流電流は完全に防止できることがわかる。
【００３８】
〔適用例〕
図３は本発明の一実施例の適用例の構成図を示す。
【００３９】
図３は、１チップの半導体基板１３１上に図１に示す電源装置１００を形成したときの半導体基板１３１上でのトランジスタTr1、Tr2、Tr13〜Tr15、Tr21、Tr31、Tr32、Tr41、Tr42、及び、抵抗Ｒ11、Ｒ12、Ｒ13、Ｒ14の配置を示している。
【００４０】
図３に示すように出力制御用トランジスタTr1並びにそのバックゲート電圧を制御するトランジスタTr31、Tr32と、周辺トランジスタTr2、Tr13〜Tr15、Tr21及びそのバックゲート電圧を制御するトランジスタTr41、Tr42とを抵抗Ｒ11、Ｒ12、Ｒ13、Ｒ14を介して離間した位置に配置している。このように、大電流を扱うトランジスタと、他のトランジスタとを離間して配置することにより、大電流を扱う出力制御用トランジスタTr1の影響なく、周辺トランジスタTr2、Tr13〜Tr15、Tr21及びそのバックゲート電圧を制御するトランジスタTr41、Tr42のバックゲート電圧を制御でき、これらのトランジスタを確実に動作させることができる。
【００４１】
〔変形例〕
なお、本実施例では、出力制御用トランジスタTr1のバックゲート電圧を制御する第１のバックゲート電圧制御回路１１３とその周辺トランジスタを構成するトランジスタTr2、Tr13〜Tr15、Tr41のバックゲート電圧を制御する第２のバックゲート電圧制御回路１１４とを別々に設けたが、第１のバックゲート電圧制御回路１１３と第２のバックゲート電圧制御回路１１４とを共用するようにしてもよい。
【００４２】
図４は本発明の一実施例の変形例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００４３】
本変形例の電源装置２００は、第２のバックゲート電源制御回路１１４を第１のバックゲート電源制御回路１１３と共有した構成とされている。本変形例によれば、素子数を低減することができる。
【００４４】
なお、本発明は上記の実施例に限定されるものではなく、本発明の要旨を逸脱することなく、種々の変形例が考えられることは言うまでもない。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施例の回路構成図である。
【図２】本発明の一実施例の動作説明図である。
【図３】本発明の一実施例の適用例の構成図である。
【図４】本発明の一実施例の変形例の回路構成図である。
【符号の説明】
【００４６】
１００  電源装置
Tr1  出力制御用トランジスタ、Tr2  逆流防止用トランジスタ
１１１  制御回路、１１２  出力オン／オフ制御回路
１１３  第１のバックゲート電圧制御回路
１１４  第２のバックゲート電圧制御回路
１１５  入出力端子電圧検出回路
Ｒ11、Ｒ12、Ｒ13、Ｒ14  抵抗
Tr11〜Tr15、Tr21、Tr31、Tr32、Tr41、Tr42  トランジスタ
COM1  コンパレータ、INV11、INV12、INV21、INV22  インバータ
【図１】
2007316954.tif 000003
【図２】
2007316954.tif 000004
【図３】
2007316954.tif 000005
【図４】
2007316954.tif 000006