(57)【要約】【課題】  デュアルダマシン構造の埋め込み金属配線を有する半導体装置において、下層金属配線とビアホールとの接続部の加工形状のバラツキを抑制した半導体装置を提供する。【解決手段】  下層金属配線１０１と上層金属配線１１３間の層間絶縁膜を第１絶縁膜１０２と、同じエッチング条件において第１絶縁膜１０２よりエッチング速度の速い第２絶縁膜１０３と、同じエッチング条件において第２絶縁膜１０３よりエッチング速度の速い第３絶縁膜１０４の３層構造とし、第３絶縁膜１０４上の第４絶縁膜１０５に上層金属配線１１３が埋め込まれ、第１乃至第３絶縁膜１０２〜１０４を貫通するビアホール１１０形成時に、第１絶縁膜１０２のエッチング加工時までにレジスト残渣等を除去した上で、第１絶縁膜１０２のエッチング加工とビアホール１１０内壁への拡散防止金属膜の成膜を同じ真空装置内で連続して行う。【選択図】        図３
2007335547.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された下層金属配線と前記下層金属配線の側方に充填された下層絶縁膜の各上面に接して、第１絶縁膜を堆積する工程と、
前記第１絶縁膜の上面に同じエッチング条件において前記第１絶縁膜よりエッチング速度の速い第２絶縁膜を堆積する工程と、
前記第２絶縁膜の上面に同じエッチング条件において前記第２絶縁膜よりエッチング速度の速い第３絶縁膜を堆積する工程と、
前記第３絶縁膜の上面に前記第３絶縁膜と異なる材質の第４絶縁膜を堆積する工程と、
前記第４絶縁膜の一部を前記第３絶縁膜の上面が露出するまでエッチング加工して上層金属配線用の溝部を形成する工程と、
前記第３絶縁膜の前記溝部による露出個所の一部を前記第２絶縁膜の上面が露出するまでエッチング加工して、前記下層金属配線と前記上層金属配線間を電気的に接続するコンタクト用のビアホールの上部を形成する工程と、
前記第２絶縁膜の前記ビアホールの上部による露出個所を前記第１絶縁膜の上面が露出するまでエッチング加工して前記ビアホールの中間部を形成する工程と、
前記第１絶縁膜の前記ビアホールの中間部による露出個所を前記下層金属配線の上面が露出するまでエッチング加工して前記ビアホールの下部を形成する工程と、
前記ビアホールと前記溝部の内壁面を含む全面に拡散防止金属膜を形成する工程と、
前記上層金属配線用と前記コンタクト用の金属材料を前記拡散防止金属膜上に堆積して前記ビアホールと前記溝部の内部に充填する工程と、
前記ビアホールと前記溝部の外部の前記拡散防止金属膜と前記金属材料を除去して、前記ビアホール内に前記コンタクトを形成し、前記溝部内に前記上層金属配線を形成する工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
同じ真空装置内で、前記ビアホールの下部を形成する工程をスパッタリング法で行った後、前記ビアホールと前記溝部の内壁面を含む全面に拡散防止金属膜を形成する工程を連続して行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第４絶縁膜を堆積する工程に引き続いて、前記第４絶縁膜の上面に同じエッチング条件において前記第４絶縁膜よりエッチング速度の遅い第５絶縁膜を堆積する工程を、更に有し、
前記溝部を形成する工程において、前記第５絶縁膜の一部を前記第４絶縁膜の上面が露出するまでエッチング加工して前記溝部用のハードマスクを形成し、前記ハードマスクを用いて前記第４絶縁膜の一部をエッチング加工することを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記溝部を形成する工程において、前記第４絶縁膜の一部をエッチング加工するのと同時に、前記ハードマスク形成時に使用したレジスト膜をエッチング除去することを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記ビアホールの中間部を形成する工程において、前記ビアホールの上部形成時に使用したレジスト膜をエッチング除去することを特徴とする請求項１〜４の何れか１項に記載の半導体装置の製造方法。
【請求項６】
前記第１絶縁膜が窒化シリコン膜とＳｉＣＮ膜の少なくとも何れか一方を含み、前記第１絶縁膜の膜厚が５〜１０ｎｍであることを特徴とする請求項１〜５の何れか１項に記載の半導体装置の製造方法。
【請求項７】
前記第１絶縁膜を、原子層堆積法を用いて、４００℃以下の低温で成膜することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記第２絶縁膜が有機系低誘電率絶縁膜であることを特徴とする請求項１〜７の何れか１項に記載の半導体装置の製造方法。
【請求項９】
前記第３絶縁膜が、ＳｉＯＦ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、多孔質シリカ膜、または、その他の無機系低誘電率絶縁膜であることを特徴とする請求項１〜８の何れか１項に記載の半導体装置の製造方法。
【請求項１０】
半導体基板上に形成された下層金属配線と前記下層金属配線の側方に充填された下層絶縁膜の各上面に接して形成された第１絶縁膜と、
前記第１絶縁膜の上面に形成された同じエッチング条件において前記第１絶縁膜よりエッチング速度の速い第２絶縁膜と、
前記第２絶縁膜の上面に形成された同じエッチング条件において前記第２絶縁膜よりエッチング速度の速い第３絶縁膜と、
前記第３絶縁膜の上面に形成された前記第３絶縁膜と異なる材質の第４絶縁膜と、
前記第４絶縁膜の一部を前記第３絶縁膜の上面が露出するまで開口した溝部に１層または複数層の金属材料を充填してなる上層金属配線と、
前記第３絶縁膜の前記溝部によって露出した個所の一部を前記第２絶縁膜と前記第１絶縁膜を貫通して前記下層金属配線の上面が露出するまで開口したビアホールに前記上層金属配線と同じ金属材料を充填してなる前記下層金属配線と前記上層金属配線間を電気的に接続するコンタクトと、を備えてなることを特徴とする半導体装置。
【請求項１１】
前記第１絶縁膜が窒化シリコン膜とＳｉＣＮ膜の少なくとも何れか一方を含み、前記第１絶縁膜の膜厚が５〜１０ｎｍであることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記第２絶縁膜が有機系低誘電率絶縁膜であることを特徴とする請求項１０または１１に記載の半導体装置。
【請求項１３】
前記第３絶縁膜が、ＳｉＯＦ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、多孔質シリカ膜、または、その他の無機系低誘電率絶縁膜であることを特徴とする請求項１０〜１２の何れか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デュアルダマシン構造の埋め込み金属配線を有する半導体装置とその製造方法に関し、より詳細には、下層金属配線と上層金属配線間を接続するコンタクトの下層金属配線との接続部の加工形状のバラツキを抑制した半導体装置とその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路装置の多層金属配線を形成する方法として埋め込み配線技術が有効である。特に、上層金属配線が形成される配線溝と、上層金属配線と下層金属配線間を電気的に接続するコンタクト用のビアホールとを絶縁膜に形成した後、配線溝とビアホールに同じ金属膜を埋め込んで金属配線とコンタクトとを一体に形成するデュアルダマシン技術は、製造工程の簡略化及び迅速化により、製造コストを著しく低減できるという利点がある。
【０００３】
斯かる埋め込み配線のパターン形成には、構造及び製造方法等について様々な提案がなされており、例えば、２種類の低誘電率絶縁膜を用い、上層金属配線と下層金属配線間の層間絶縁膜をハイブリッド構造とした埋め込み配線の形成方法が、下記の特許文献１において開示されている。以下に、層間絶縁膜をハイブリッド構造とした従来の埋め込み配線の形成方法について、図面を参照して説明する。
【０００４】
先ず、図４（ａ）に示すように、下層金属配線２０１の上に、第１絶縁膜２０２、第２絶縁膜２０３、第３絶縁膜２０４、及び、第４絶縁膜２０５を順番に成膜し、その上にビアホールに対応した開口を有するビアパターンレジスト２０６を形成する。
【０００５】
次に、図４（ｂ）に示すように、ビアパターンレジスト２０６をマスクとして、第４絶縁膜２０５から第２絶縁膜２０３までをドライエッチングにより加工して、第４絶縁膜２０５の上面から第１絶縁膜２０２の上面にまで達する暫定的なビアホール２０７を形成し、その後、ビアパターンレジスト２０６を、酸素等のアッシングガスを用いたプラズマアッシングを用いて除去する。
【０００６】
次に、図４（ｃ）に示すように、ビアホール２０７内をフォトレジスト等の材料を用いて埋め込むことで、埋め込み膜２０８を形成し、その上に上層金属配線が埋め込まれる配線溝に対応した開口を有する溝パターンレジスト２０９を形成する。
【０００７】
次に、図４（ｄ）に示すように、溝パターンレジスト２０９をマスクとして、第４絶縁膜２０５と第３絶縁膜２０４をドライエッチングにより加工して、第４絶縁膜２０５から第２の絶縁膜２０３の上面にまで達する配線溝２１０を形成する。その後、溝パターンレジスト２０９を、酸素等のアッシングガスを用いたプラズマアッシングにより除去する。その後、暫定的なビアホール２０７内に露出している第１絶縁膜２０２を、ＣｘＦｙ、ＣｘＨｘＦｚ、Ｏ２、Ｎ２、Ａｒ等のエッチングガスを用いて、選択的にドライエッチングして除去し、下層金属配線２０１の上面に達する最終的なビアホール２０７ａを形成する。
【０００８】
次に、図５（ａ）に示すように、ウェットクリーニング処理を行い、ビアホール２０７ａ内に残留するＣＦ系ポリマー２１１を除去する。
【０００９】
次に、図５（ｂ）に示すように、配線溝２１０とビアホール２０７ａの内壁面を含む表面全体に、上層金属配線とコンタクト用の導電性金属材料の絶縁膜内への拡散を防止する拡散防止金属膜２１４を成膜する。
【００１０】
次に、図５（ｃ）に示すように、前記拡散防止金属膜２１４上に、導電性金属材料２１５を堆積する。
【００１１】
次に、図５（ｄ）に示すように、配線溝２１０とビアホール２０７ａの内部を除いて、導電性金属材料２１５と拡散防止金属膜２１４を順番にＣＭＰ（化学的機械的研磨）法により除去して、ビアホール２０７ａ内にコンタクト２１６を、配線溝２１０内に上層金属配線２１７を夫々形成する。
【００１２】
【特許文献１】特開２００５−５７２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記従来の埋め込み配線の形成方法では、暫定的なビアホール２０７内に露出した第１絶縁膜２０２をドライエッチングにより除去する際に、ビアホール２０７ａ内にはＣＦ系ポリマー２１１が付着し、下層金属配線２０１の金属材料であるＣｕ中へのフッ素の侵入により、下層金属配線２０１表面には主にＣｕＦｘから成るダメージ層２１２が形成される。その後、ビアホール２０７ａ内のＣＦ系ポリマー２１１を除去するウェットクリーニングの際に、主にＣｕＦｘから成るダメージ層２１２が除去されることにより、下層金属配線２０１のビアホール２０７ａの周縁部下方にアンダーカット部分２１３が発生する。このアンダーカット２１３の発生により、埋め込み配線構造の良好な加工形状が得られず、下層金属配線２０１の抵抗ばらつきが増大する。
【００１４】
また、一般的に第１絶縁膜２０２に使用されるシリコン窒化膜やＳｉＣＮ膜等は、誘電率が高く、このため配線間容量が大きくなる。また、ビアホール２０７ａ内にあった第１絶縁膜２０２の除去後から、配線溝２１０とビアホール２０７ａの内壁面を含む表面全体への拡散防止金属膜２１４を成膜する工程の間、下層金属配線２０１の金属表面が大気に晒される等の影響により酸化される。この金属表面の酸化の影響により、半導体集積回路装置の性能、歩留り、或いは、信頼性が低下する虞がある。
【００１５】
本発明は、上記問題点に鑑みてなされたものであり、その目的は、デュアルダマシン構造の埋め込み金属配線を有する半導体装置において、下層金属配線とビアホールとの接続部の加工形状のバラツキを抑制した半導体装置を提供する点にある。
【課題を解決するための手段】
【００１６】
上記目的を達成するための本発明に係る半導体装置の製造方法は、半導体基板上に形成された下層金属配線と前記下層金属配線の側方に充填された下層絶縁膜の各上面に接して、第１絶縁膜を堆積する工程と、前記第１絶縁膜の上面に同じエッチング条件において前記第１絶縁膜よりエッチング速度の速い第２絶縁膜を堆積する工程と、前記第２絶縁膜の上面に同じエッチング条件において前記第２絶縁膜よりエッチング速度の速い第３絶縁膜を堆積する工程と、前記第３絶縁膜の上面に前記第３絶縁膜と異なる材質の第４絶縁膜を堆積する工程と、前記第４絶縁膜の一部を前記第３絶縁膜の上面が露出するまでエッチング加工して上層金属配線用の溝部を形成する工程と、前記第３絶縁膜の前記溝部による露出個所の一部を前記第２絶縁膜の上面が露出するまでエッチング加工して、前記下層金属配線と前記上層金属配線間を電気的に接続するコンタクト用のビアホールの上部を形成する工程と、前記第２絶縁膜の前記ビアホールの上部による露出個所を前記第１絶縁膜の上面が露出するまでエッチング加工して前記ビアホールの中間部を形成する工程と、前記第１絶縁膜の前記ビアホールの中間部による露出個所を前記下層金属配線の上面が露出するまでエッチング加工して前記ビアホールの下部を形成する工程と、前記ビアホールと前記溝部の内壁面を含む全面に拡散防止金属膜を形成する工程と、前記上層金属配線用と前記コンタクト用の金属材料を前記拡散防止金属膜上に堆積して前記ビアホールと前記溝部の内部に充填する工程と、前記ビアホールと前記溝部の外部の前記拡散防止金属膜と前記金属材料を除去して、前記ビアホール内に前記コンタクトを形成し、前記溝部内に前記上層金属配線を形成する工程と、を有することを第１の特徴とする。
【００１７】
更に、本発明に係る半導体装置の製造方法は、上記第１の特徴に加え、同じ真空装置内で、前記ビアホールの下部を形成する工程をスパッタリング法で行った後、前記ビアホールと前記溝部の内壁面を含む全面に拡散防止金属膜を形成する工程を連続して行うことを第２の特徴とする。
【００１８】
更に、本発明に係る半導体装置の製造方法は、上記第１または第２の特徴に加え、前記第４絶縁膜を堆積する工程に引き続いて、前記第４絶縁膜の上面に同じエッチング条件において前記第４絶縁膜よりエッチング速度の遅い第５絶縁膜を堆積する工程を、更に有し、前記溝部を形成する工程において、前記第５絶縁膜の一部を前記第４絶縁膜の上面が露出するまでエッチング加工して前記溝部用のハードマスクを形成し、前記ハードマスクを用いて前記第４絶縁膜の一部をエッチング加工することを第３の特徴とする。
【００１９】
更に、本発明に係る半導体装置の製造方法は、上記第３の特徴に加え、前記溝部を形成する工程において、前記第４絶縁膜の一部をエッチング加工するのと同時に、前記ハードマスク形成時に使用したレジスト膜をエッチング除去することを第４の特徴とする。
【００２０】
更に、本発明に係る半導体装置の製造方法は、上記何れかの特徴に加え、前記ビアホールの中間部を形成する工程において、前記ビアホールの上部形成時に使用したレジスト膜をエッチング除去することを第５の特徴とする。
【００２１】
更に、本発明に係る半導体装置の製造方法は、上記何れかの特徴に加え、前記第１絶縁膜が窒化シリコン膜とＳｉＣＮ膜の少なくとも何れか一方を含み、前記第１絶縁膜の膜厚が５〜１０ｎｍであることを第６の特徴とする。
【００２２】
更に、本発明に係る半導体装置の製造方法は、上記第６の特徴に加え、前記第１絶縁膜を、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて、４００℃以下の低温で成膜することを第７の特徴とする。
【００２３】
更に、本発明に係る半導体装置の製造方法は、上記何れかの特徴に加え、前記第２絶縁膜が有機系低誘電率絶縁膜であることを第８の特徴とする。
【００２４】
更に、本発明に係る半導体装置の製造方法は、上記何れかの特徴に加え、前記第３絶縁膜が、ＳｉＯＦ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、多孔質シリカ膜、または、その他の無機系低誘電率絶縁膜であることを第９の特徴とする。
【００２５】
上記目的を達成するための本発明に係る半導体装置は、半導体基板上に形成された下層金属配線と前記下層金属配線の側方に充填された下層絶縁膜の各上面に接して形成された第１絶縁膜と、前記第１絶縁膜の上面に形成された同じエッチング条件において前記第１絶縁膜よりエッチング速度の速い第２絶縁膜と、前記第２絶縁膜の上面に形成された同じエッチング条件において前記第２絶縁膜よりエッチング速度の速い第３絶縁膜と、前記第３絶縁膜の上面に形成された前記第３絶縁膜と異なる材質の第４絶縁膜と、前記第４絶縁膜の一部を前記第３絶縁膜の上面が露出するまで開口した溝部に１層または複数層の金属材料を充填してなる上層金属配線と、前記第３絶縁膜の前記溝部によって露出した個所の一部を前記第２絶縁膜と前記第１絶縁膜を貫通して前記下層金属配線の上面が露出するまで開口したビアホールに前記上層金属配線と同じ金属材料を充填してなる前記下層金属配線と前記上層金属配線間を電気的に接続するコンタクトと、を備えてなることを第１の特徴とする。
【００２６】
更に、本発明に係る半導体装置は、上記第１の特徴に加え、前記第１絶縁膜が窒化シリコン膜とＳｉＣＮ膜の少なくとも何れか一方を含み、前記第１絶縁膜の膜厚が５〜１０ｎｍであることを第２の特徴とする。
【００２７】
更に、本発明に係る半導体装置は、上記第１または第２の特徴に加え、前記第２絶縁膜が有機系低誘電率絶縁膜であることを第３の特徴とする。
【００２８】
更に、本発明に係る半導体装置は、上記何れかの特徴に加え、前記第３絶縁膜が、ＳｉＯＦ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、多孔質シリカ膜、または、その他の無機系低誘電率絶縁膜であることを第４の特徴とする。
【発明の効果】
【００２９】
上記各特徴の半導体装置の製造方法によれば、上層金属配線と下層金属配線間の層間絶縁膜が第１乃至第３絶縁膜の３層から成り、且つ、上層の絶縁膜ほど同じエッチング条件においてエッチング速度の速い膜材で堆積されるので、当該層間絶縁膜を上側の第３絶縁膜から順番にエッチング加工して上層金属配線と下層金属配線間を接続するコンタクト（導電材料）が充填されるビアホールを形成するに際して、下層側の絶縁膜がエッチングストッパとして機能するので、第２絶縁膜をエッチング加工してビアホールの中間部を形成する工程においてビアホール加工用のレジスト膜を同時にエッチング除去し、最下層の第１絶縁膜をエッチング加工してビアホールを完成する前に、レジスト残渣を完全に除去してクリーンな状態で第１絶縁膜をエッチング加工できる。つまり、第１絶縁膜のエッチング加工後に下層金属配線表面が暴露した状態でビアホール内にＣＦ系ポリマーが残留していないので、下層金属配線内にフッ素が侵入してダメージ層を形成することに起因するアンダーカットの発生を防止できる。結果として、下層金属配線とビアホールとの接続部の加工形状のバラツキを抑制した半導体装置を提供することができ、当該半導体装置の性能、歩留り、並びに、信頼性の向上を図ることができる。
【００３０】
特に、上記第２の特徴の半導体装置の製造方法によれば、ビアホールの完成後に下層金属配線表面が大気に暴露されることなく、その上に拡散防止金属膜が形成されるため、より良好な下層金属配線の品質が確保される。
【００３１】
特に、上記第７の特徴の半導体装置の製造方法によれば、第１絶縁膜が５〜１０ｎｍ程度と薄く、ＡＬＤ法により膜厚均一性が良く形成されているので、第１絶縁膜をエッチング除去した後の膜残渣やエッチング加工による下層金属配線の形状異常の発生を回避できる。
【００３２】
また、上記特徴の半導体装置によれば、上層金属配線と下層金属配線間の層間絶縁膜が第１乃至第３絶縁膜の３層から成り、且つ、上層の絶縁膜ほど同じエッチング条件においてエッチング速度の速い膜材で形成されているので、上記特徴の半導体装置の製造方法によって製造することができる。従って、上記特徴の半導体装置の製造方法による効果を奏することができ、下層金属配線とビアホールとの接続部の加工形状のバラツキを抑制した半導体装置を提供することができ、当該半導体装置の性能、歩留り、並びに、信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明に係る半導体装置及びその製造方法（以下、適宜「本発明装置」及び「本発明方法」と略称する）の実施形態を図面に基づいて説明する。
【００３４】
図１及び図２は、本発明方法によるデュアルダマシン構造の埋め込み金属配線の形成方法を模式的に示す工程断面図である。また、図３は、本発明方法によって形成された本発明装置の断面構造を模式的に示す断面図である。尚、図１及び図２においては、本発明装置の下層金属配線と、それより上部の上層金属配線と両金属配線を上下方向に電気的に接続するコンタクトのデュアルダマシン構造部分を示しており、下層金属配線より下方部分にあるトランジスタ素子等の記載は省略してある。
【００３５】
先ず、図３を参照して、本発明方法を用いて作製される本発明装置１０の全体の概略構造を説明する。図３に示すように、本発明装置１０の下層金属配線１０１より下方部分では、半導体基板１上に形成された素子分離膜２間の活性領域に公知の技術によりＭＯＳ型トランジスタ素子が形成されている。尚、図３では、ＭＯＳ型トランジスタ素子は、ソース４、ドレイン５、ソース・ドレイン間のチャンネル領域上にゲート絶縁膜を介して形成されたゲート３を備えて構成されている。ＭＯＳ型トランジスタ素子と下層金属配線１０１の間には層間絶縁膜６が形成され、ＭＯＳ型トランジスタ素子のドレイン５と下層金属配線１０１を電気的に接続する第１のコンタクト７が形成されている。第１のコンタクト７の側面及び底面には、第１のコンタクト７の金属材料の拡散を防止する拡散防止金属膜が設けられている。また、下層金属配線１０１の側面及び底面には、下層金属配線１０１の金属材料の拡散を防止する拡散防止金属膜が設けられており、層間絶縁膜６の上部で下層金属配線１０１の側方には下層絶縁膜１００が形成されている。尚、第１のコンタクト７、下層金属配線１０１及び下層絶縁膜１００の形成は公知の手法により形成されるものとし、詳細な形成方法についての説明は省略する。例えば、下層金属配線１０１は後述の上層金属配線１１３と同様なダマシン法で形成することができる。
【００３６】
本発明装置１０の下層金属配線１０１より上方部分は、下層金属配線１０１と下層絶縁膜１００の各上面に接して第１絶縁膜１０２が形成され、更にその上部に、第２絶縁膜と１０３と第３絶縁膜１０４と第４絶縁膜１０５と第５絶縁膜１０６が順番に形成されている。第４絶縁膜１０５と第５絶縁膜１０６は、第３絶縁膜の上面が露出するまで開口した溝部１０８が形成され、第１絶縁膜１０２と第２絶縁膜と１０３と第３絶縁膜１０４には、下層金属配線１０１の上面が露出するまで開口したビアホール１１０が形成されている。溝部１０８はその内部に金属材料を埋め込んで上層金属配線１１３とするための溝であり、ビアホール１１０はその内部に金属材料を埋め込んで上層金属配線１１３と下層金属配線１０１間を電気的に接続する第２のコンタクト１１４を形成するための貫通孔である。溝部１０８とビアホール１１０の両内壁面には、金属材料の絶縁膜への拡散を防止する拡散防止金属膜１１１が形成された上に金属材料が埋め込まれて上層金属配線１１３と第２のコンタクト１１４が、所謂デュアルダマシン法で形成されている。
【００３７】
本実施形態では、第２絶縁膜１０３は同じエッチング条件において第１絶縁膜１０２よりエッチング速度が速く、第１絶縁膜１０２に対するエッチング選択比が高くなっている。また、第３絶縁膜１０４は同じエッチング条件において第２絶縁膜１０３よりエッチング速度が速く、第２絶縁膜１０３に対するエッチング選択比が高くなっている。具体的には、第１絶縁膜１０２は、窒化シリコン膜またはＳｉＣＮ膜で形成されており、第２絶縁膜１０３は、ポリイミド膜、フッ素注入されたアモルファス炭素膜等の有機系低誘電率絶縁膜で形成されており、第３絶縁膜１０４は、ＳｉＯＦ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜、多孔質シリカ膜等の無機系低誘電率絶縁膜で形成されている。
【００３８】
次に、図１及び図２を参照して、本発明方法による本発明装置１０の下層金属配線１０１より上方部分の埋め込み配線形成に係る各工程の処理手順について説明する。
【００３９】
先ず、図１（ａ）に示すように、下層金属配線１０１と下層絶縁膜１００の各上面に接して第１絶縁膜１０２を５〜１０ｎｍの膜厚で成膜し、更に、第１絶縁膜１０２上に、第２絶縁膜１０３を５０〜１００ｎｍの膜厚で、第３絶縁膜１０４を１００〜３００ｎｍの膜厚で、第４絶縁膜１０５を１００〜３００ｎｍの膜厚で、第５絶縁膜１０６を５０〜１００ｎｍの膜厚で、順番に夫々成膜する。
【００４０】
本実施形態では、第１絶縁膜１０２は、第２絶縁膜１０３にビアホール１１０の中間部を形成する際のエッチングストッパ層とするため、同じエッチング条件において第２絶縁膜１０３よりエッチング速度の遅い材料を用い、更には、下層金属配線１０１の金属材料が第２絶縁膜１０３中へ拡散するのを防止する拡散防止膜と使用するため、例えば、シリコン窒化膜やＳｉＣＮ膜等を用いる。また、第１絶縁膜１０２は、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）を用いて、４００℃以下の低温で高い膜厚均一性を維持して薄く成膜することが望ましい。
【００４１】
第２絶縁膜１０３は、第３絶縁膜１０４にビアホール１１０の上部を形成する際のエッチングストッパ層とするため、同じエッチング条件において第３絶縁膜１０４よりエッチング速度の遅い材料を用い、更には、下層金属配線１０１と上層金属配線１１３間等の配線間容量を低減させるため、例えば、第１絶縁膜１０２より比誘電率の低いポリイミド膜、フッ素含有アモルファス炭素膜等の有機系低誘電率絶縁膜を用いる。また、第３絶縁膜１０４は、ビアホール１１０が形成される層間絶縁膜の最上層膜であり、下層金属配線１０１と上層金属配線１１３間等の配線間容量を低減させるため、例えば、第１絶縁膜１０２より比誘電率の低い、例えば、シリコン酸化膜、ＳｉＯＦ膜、ＳｉＯＣ膜、多孔質シリカ膜等の無機系絶縁膜を用いる。ここで、第１絶縁膜１０２は、第２絶縁膜１０３及び第３絶縁膜１０４より比誘電率が高いので、上層金属配線１１３と下層金属配線１０１間の第１乃至第３絶縁膜の３層で構成される層間絶縁膜全体の総膜厚に対して約５％以下の膜厚とすることで、下層金属配線１０１と上層金属配線１１３間等の配線間容量低減効果をより効果的に奏することができる。
【００４２】
第４絶縁膜１０５は、溝パターンが形成される層間絶縁膜であり、第２絶縁膜１０３と同様に、配線間容量の低減を図るために有機系低誘電率絶縁膜を用いるのが好ましい。第５絶縁膜１０６は、第４絶縁膜１０５に溝部１０８をエッチング加工する際のハードマスクとするため、同じエッチング条件において第４絶縁膜１０５よりエッチング速度の遅い材料、例えば、シリコン酸化膜、シリコン窒化膜、ＳｉＣ膜、ＳｉＯＮ膜、ＳｉＣＮ膜、ＳｉＯＦ膜等の無機系絶縁膜を用いることができる。尚、第２絶縁膜１０３と第４絶縁膜１０５の有機系低誘電率絶縁膜は、例えばスピンコーティング法を用い、第３絶縁膜１０４と第５絶縁膜１０６の無機系絶縁膜は、例えばＣＶＤ法（化学気相成長法）で成膜する。
【００４３】
次に、図１（ｂ）に示すように、第５絶縁膜１０６の上面に、上層金属配線１１３が埋め込まれる溝部１０８と同一個所が開口した溝パターンレジスト１０７を、通常のフォトリソグラフィ技術で形成する。例えば、フォトレジスト組成物を第５絶縁膜１０６の上面に塗布し、その後、ＡｒＦエキシマレーザースキャナを用いて最適な露光量とフォーカスで露光し、現像を行うことにより、溝パターンレジスト１０７を形成することができる。フォトレジスト組成物には、例えば、通常のベース樹脂、酸発生剤等を含む化学増幅ポジ型フォトレジスト組成物が用いることができる。
【００４４】
次に、図１（ｃ）に示すように、溝パターンレジスト１０７をマスクとして、ＣｘＦｙ、ＣｘＨｘＦｚ、Ｏ２、ＣＯ、Ａｒ等のエッチングガスを用いて、第４絶縁膜１０５の上面が露出するまで第５絶縁膜１０６をドライエッチングし、その後連続して第４絶縁膜１０５と溝パターンレジスト１０７を、Ｈ２、Ｎ２、ＮＨ３等のエッチングガスを用いて、第３絶縁膜１０４の上面が露出するまで同時にドライエッチングすることにより、溝部１０８を形成する。
【００４５】
次に、図１（ｄ）に示すように、第５絶縁膜１０６の上面、及び、溝部１０８の内壁面を含む基板全面に、第２のコンタクト１１４が埋め込まれるビアホール１１０と同一個所が開口したビアパターンレジスト１０９を、溝パターンレジスト１０７と同様の形成方法で形成する。
【００４６】
次に、図２（ａ）に示すように、ビアパターンレジスト１０９をマスクとして、ＣｘＦｙ、ＣｘＨｘＦｚ、Ｏ２、Ｎ２、Ａｒ等のエッチングガスを用いて、第３絶縁膜１０４を選択的に、第２絶縁膜１０３の上部が露出するまで、ドライエッチングすることにより、第３絶縁膜１０４中にビアホール１１０の上部を形成する。この際、第３絶縁膜１０４のエッチング選択比は、第２絶縁膜１０３に対して５〜１０と高く設定できるので、第２絶縁膜１０３の上面で精度良くエッチングを停止ができる。その後連続して、第２絶縁膜１０３とビアパターンレジスト１０９を、Ｈ２、Ｎ２、ＮＨ３等のエッチングガスを用いて選択的に、第１絶縁膜１０２の上面が露出するまで、ドライエッチングすることにより、第１絶縁膜１０２に達するビアホール１１０の中間部を形成する。この際、第２絶縁膜１０３のエッチング選択比は、第１絶縁膜１０２に対して１０以上と高く設定できるので、第１絶縁膜１０２の上面で精度良くエッチングを停止ができる。その後、ウェットクリーニング処理を行うことにより、レジスト残渣等を除去する。これにより、ＣＦ系ポリマー等の下層金属配線１０１にダメージを及ぼす物質を、次工程の第１絶縁膜１０２のエッチング加工によって下層金属配線１０１表面が暴露されるまでに除去することができる。
【００４７】
次に、図２（ｂ）に示すように、第３絶縁膜１０４と第２絶縁膜１０３を貫通したビアホール１１０の底面に露出した第１絶縁膜１０２を、Ａｒガス等を用いてスパッタリングすることにより除去してビアホール１１０の下部を形成することで、第３絶縁膜１０４から第１絶縁膜１０２を貫通するビアホール１１０を完成させ、その後、当該スパッタリング工程と同じ真空装置内で連続して、溝部１０８及びビアパターン１１０の内壁面を含む基板全面に、拡散防止金属膜１１１を１〜２０ｎｍの膜厚でスパッタリング法により成膜する。この際、第１絶縁膜１０２は５〜１０ｎｍ程度と薄く、ＡＬＤ法により膜厚均一性が良く形成されているので、スパッタリングによる第１絶縁膜１０２除去後の膜残渣やスパッタリングによる形状異常の発生を回避できる。ここで、拡散防止金属膜１１１は、例えば、タンタル窒化物やタングステン窒化物等を用いて成膜される。また、第１絶縁膜１０２のスパッタリングと、拡散防止金属膜１１１の成膜を同じ真空装置内で連続して行うことで、ビアホール１１０の底面に露出した下層金属配線１０１が大気中に暴露されることがないので、下層金属配線１０１の表面酸化を防止できる。
【００４８】
次に、図２（ｃ）に示すように、拡散防止金属膜１１１上に、上層金属配線１１３と第２のコンタクト１１４用の導電性金属材料１１２として、銅をスパッタリング法或いはメッキ法を用いて、５００〜１０００ｎｍの膜厚で堆積させる。
【００４９】
次に、図２（ｄ）に示すように、溝部１０８及びビアホール１１０の内部以外に堆積した金属材料１１２と拡散防止金属膜１１１を、順番にＣＭＰ（化学的機械的研磨）法を用いて除去して、溝部１０８及びビアホール１１０内に夫々、上層金属配線１１３と第２のコンタクト１１４を埋め込み配線として形成する。
【００５０】
金属配線が下層金属配線１０１と上層金属配線１１３の２層配線だけの場合には、ボンディングパッド８と表面保護膜９を既存の方法で形成して、図３に示す本発明装置が作製される。
【００５１】
以上、本発明方法により形成された上層金属配線１１３と第２のコンタクト１１４では、ビアホール１１０下部の下層金属配線１０１において加工形状のバラツキが抑制されるため、半導体装置としての性能、歩留り、並びに、信頼性の向上を図ることができる。
【００５２】
次に、本発明の別実施形態について説明する。
【００５３】
〈１〉上記実施形態では、下層金属配線１０１と上層金属配線１１３間の１組の２層配線構造について詳細に説明したが、同じ埋め込み配線の形成方法により、更に多層配線構造を形成することも可能である。
【００５４】
〈２〉上記実施形態では、第１乃至第５絶縁膜１０２〜１０６につき、膜材料、膜厚、成膜方法等について詳細に説明したが、これらは、本発明装置及び本発明方法の理解の簡単のために例示したもので、上記膜材料、膜厚、成膜方法等に限定されるものではない。
【００５５】
〈３〉上記実施形態では、溝部１０８の形成される層間絶縁膜を第４絶縁膜１０５と第５絶縁膜１０６の２層構造としたが、当該層間絶縁膜は、必ずしも上記実施形態の２層構造に限定されるものではなく、１層または３層構造であってもよい。
【産業上の利用可能性】
【００５６】
本発明に係る半導体装置及びその製造方法は、デュアルダマシン構造の埋め込み金属配線を有する半導体装置に利用できる。
【図面の簡単な説明】
【００５７】
【図１】本発明に係る半導体装置の製造方法の一実施形態における埋め込み配線の形成工程の処理手順の一部を模式的に示す工程断面図
【図２】本発明に係る半導体装置の製造方法の一実施形態における埋め込み配線の形成工程の処理手順の他の一部を模式的に示す工程断面図
【図３】本発明に係る半導体装置の一実施形態における全体の概略構造を示す断面図
【図４】従来の埋め込み配線の形成方法における一部の工程の処理手順を模式的に示す工程断面図
【図５】従来の埋め込み配線の形成方法における他の一部の工程の処理手順を模式的に示す工程断面図
【符号の説明】
【００５８】
１：      半導体基板
２：      素子分離膜
３：      ゲート
４：      ソース
５：      ドレイン
６：      層間絶縁膜
７：      第１のコンタクト
８：      ボンディングパッド
９：      表面保護膜
１０：    本発明に係る半導体装置
１００：  下層絶縁膜
１０１：  下層金属配線
１０２：  第１絶縁膜
１０３：  第２絶縁膜
１０４：  第３絶縁膜
１０５：  第４絶縁膜
１０６：  第５絶縁膜
１０７：  溝パターンレジスト
１０８：  溝部
１０９：  ビアパターンレジスト
１１０：  ビアホール
１１１：  拡散防止金属膜
１１２：  導電性金属材料
１１３：  上層金属配線
１１４：  第２のコンタクト
２０１：  下層金属配線
２０２：  第１絶縁膜
２０３：  第２絶縁膜
２０４：  第３絶縁膜
２０５：  第４絶縁膜
２０６：  ビアパターンレジスト
２０７：  暫定的なビアホール
２０７ａ：  ビアホール
２０８：  埋め込み膜
２０９：  溝パターンレジスト
２１０：  配線溝
２１１：  ＣＦ系ポリマー
２１２：  ダメージ層
２１３：  アンダーカット部分
２１４：  拡散防止金属膜
２１５：  導電性金属材料
２１６：  コンタクト
２１７：  上層金属配線
【図１】
2007335547.tif 000003
【図２】
2007335547.tif 000004
【図３】
2007335547.tif 000005
【図４】
2007335547.tif 000006
【図５】
2007335547.tif 000007