(57)【要約】【課題】パッケージ技術を持たないメーカでも製造可能なパッケージ基板を低コストで提供する。【解決手段】パッケージ基板３０は、基板３１の表面側にパッド３２ａ，３２ｂが形成されている。パッド３２ａは、半導体チップ５０がパッケージ基板３０に取り付けられた時に、半導体チップ５０のパッド５２と電気的に接続される。また、内部配線メタル３３によって、パッド３２ａとパッド３２ｂとが電気的に接続されている。また、パッド３２ｂは、基板３１の表面から裏面に向けて貫通された貫通電極３４と電気的に接続されている。また、貫通電極３４の裏面側には、基板３１の裏面（絶縁膜３６）よりも凹むように最終電極４４が形成されており、この最終電極４４に半田ボール３７が設けられている。【選択図】図２
2007335642.tif 000002
【特許請求の範囲】
【請求項１】
ウエハを用いて構成される半導体チップと電気的に接続され、前記半導体チップをプリント基板に実装するためのパッケージ基板において、
前記ウエハと同じ材質で形成された基板と、
前記基板の表面に形成され、前記半導体チップと電気的に接続されるパッドと、
前記パッドと電気的に接続され、前記チップ基板の表面から裏面に貫通された貫通電極と、
前記貫通電極の前記裏面側に形成された凹部である最終電極と、
前記最終電極に形成された半田ボールと
を備えていることを特徴とするパッケージ基板。
【請求項２】
前記貫通電極のピッチは、前記半導体チップの電極のピッチよりも大きいことを特徴とする請求項１記載のパッケージ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的機能を有する半導体チップと電気的に接続され、半導体チップをプリント基板に実装するためのパッケージ基板に関する。
【背景技術】
【０００２】
近年、半導体装置とその量産製造方法に関して、高密度の実装組込技術が必要となってきている。このような高密度の実装組込技術として、薄いチップの内部にスルーホールを設けた半導体装置が知られている。しかし、このような半導体装置の構造は、全てチップ対チップを基にした製法で作られるので量産に向かないという問題があった。
【０００３】
このような問題を解決するために、第１のウエハユニットをウエハ基体とし、このウエハユニット面上に形成した半田バンプを介して、他のウエハユニットを直列的にボンド接合することによって、ウエハユニットを積層した半導体装置が知られている（例えば、特許文献１参照）。この半導体装置は、ウエハレベルの接合プロセスで製造されるものであり、チップレベルでの接合プロセスよりも量産性がはるかに高い。
【特許文献１】特開２００２−１００７２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１に記載の半導体装置では、パッド下に貫通電極を形成したチップを実装する場合、単チップ及び複数チップの場合でも最終的には有機材料を使ったパッケージングが必要であり、パッケージ技術を持たない半導体メーカでは製造できないという問題があった。さらに、特許文献１に記載の半導体装置では、半田バンプを介して、ウエハユニット間を電気的に接続するので、これらの間に生じる空間にアンダーフィル（封止樹脂）等を充填する必要があり、製造コストが高くなるという問題があった。
【０００５】
本発明は、上記事情に鑑みてなされたものであり、パッケージ技術を持たないメーカでも製造可能なパッケージ基板を低コストで提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のパッケージ基板は、ウエハを用いて構成される半導体チップと電気的に接続され、前記半導体チップをプリント基板に実装するためのパッケージ基板であり、前記ウエハと同じ材質で形成された基板と、前記基板の表面に形成され、前記半導体チップと電気的に接続されるパッドと、前記パッドと電気的に接続され、前記チップ基板の表面から裏面に貫通された貫通電極と、前記貫通電極の前記裏面側に形成された凹部である最終電極と、前記最終電極に形成された半田ボールとを備えていることを特徴とするものである。
【０００７】
また、前記貫通電極のピッチは、前記半導体チップの電極のピッチよりも大きいことが好ましい。
【発明の効果】
【０００８】
本発明のパッケージ基板によれば、半導体チップのウエハと同じ材料で形成された基板を使用するため、ウエハ製造技術及び材料にて、半田印刷工程以外の全ての工程を行うことが可能である。このため、パッケージ技術を持たない半導体メーカでも製造することが可能である。また、凹状に形成された最終電極に半田ボールを形成するので、最終電極にバンプを形成する場合と比べてアンダーフィルが不要であり、製造コストを低減することが可能である。
【０００９】
また、貫通電極のピッチが、半導体チップの電極のピッチよりも大きくされているので、各電気機器用のプリント基板等に実装する際に、半導体チップとの電気的接続を容易に行うことが可能である。
【発明を実施するための最良の形態】
【００１０】
最初に、第１の実施形態であるパッケージ基板１０について説明する。図１に示すパッケージ基板１０には、電気的機能を有する半導体チップ２０が接続される。パッケージ基板１０は、基板１１と、パッド１２ａ，１２ｂと、貫通電極１３ａ，１３ｂと、内部配線メタル１４ａ，１４ｂと、半田ボール１５ａ，１５ｂと、絶縁膜１６とで構成されている。
【００１１】
パッド１２ａ，１２ｂは、基板１１の表面に形成されている。また、貫通電極１３ａ，１３ｂは、基板１１の表面から裏面に貫通するように形成されている。パッド１２ａは、貫通電極１３ａの表面側と内部配線メタル１４ａによって電気的に接続されており、パッド１２ｂは、貫通電極１３ｂの表面側と内部配線メタル１４ｂによって電気的に接続されている。また、貫通電極１３ａの裏面側の最終電極部は、基板１１の裏面に形成された絶縁膜１６よりも凹むように形成されている。また、この最終電極部には、半田ボール１５ａが形成されている。
【００１２】
また、半導体チップ２０は、ウエハである基板２１と、パッド２２ａ，２２ｂと、貫通電極２３ａ，２３ｂとで構成されている。パッド２２ａ，２２ｂは、基板２１の表面に形成されている。貫通電極２３ａ，２３ｂは、基板２１の表面から裏面に貫通するように形成されており、貫通電極２３ａは、表面側でパッド２２ａと電気的に接続されており、貫通電極２３ｂは、表面側でパッド２２ｂと電気的に接続されている。また、基板１１と基板２１は、同じ材質（例えば、シリコン）で形成されており、厚さも同程度にされている。
【００１３】
また、貫通電極２２ａの裏面側とパッド１２ａと、及び貫通電極２２ｂの裏面側とパッド１２ｂとを金バンプ等によって熱圧着することによって、パッケージ基板１０と半導体チップ２０とが電気的に接続される。
【００１４】
このパッケージ基板１０は、基板１１が基板２１と同じ材質にされ、さらに、厚さも同程度にされているので、リフロー等の工程によって、パッケージ基板１０を各アプリケーション基板に実装する時に、実装時の熱ストレスによるチップ間の膨張係数の差がないため、信頼性が向上する。
【００１５】
また、図１において、半導体チップ側の貫通電極のピッチと、パッケージ基板１０の貫通電極のピッチとを略同一に図示しているが、通常、電気的機能を有するパッドのサイズ及びピッチは、２００μｍ以下であり、最終電極のピッチを広げる必要がある。以下に、電気的機能を有する半導体チップ側の貫通電極のピッチを広げる場合のパッケージ基盤について説明する。
【００１６】
第２の実施形態であるパッケージ基板３０について説明する。図２に示すパッケージ基板３０は、基板３１と、パッド３２ａ，３２ｂと、内部配線メタル３３と、貫通電極３４と、絶縁膜３５，３６と、半田ボール３７とで構成されている。また、貫通電極３４は、貫通電極用絶縁膜４１と、導電層４２と、貫通電極ポスト４３と、最終電極４４とで構成されている。前述の最終電極４４は、基板３１の裏面よりも内側に窪んだ凹形状にされており、半田ボール３７は、この最終電極４４に形成されている。
【００１７】
このパッケージ基板３０には、電気的機能を有する半導体チップチップ５０が絶縁膜３５上に接着固定されている。半導体チップ５０は、ウエハである基板５１上にパッド５２が形成されている。このパッド５２は、ボンディングワイヤー５３によってパッド５２ａと電気的に接続されている。パッド５２は、ボンディングワイヤー５３によって接続された後、樹脂５４によって被覆されている。また、基板３１と基板５１は、同じ材質（例えば、シリコン）で形成されており、厚さも同程度にされている。
【００１８】
以下に、パッケージ基板３０の製造方法について説明する。図３（Ａ）に示すように、基板３１の表面には、２つのパッド３２ａ，３２ｂが形成され、この２つのパッド３２ａ，３２ｂは、内部配線メタル３３によって電気的に接続されている。なお、こられのパッド３２ａ，３２ｂ及び内部配線メタル３３は、通常の半導体製造プロセスを利用して形成される。その後、基板３１の表面には、絶縁膜３５が形成される。
【００１９】
次に、図３（Ｂ）に示すように、基板３１のパッド３２ｂ上の絶縁膜３５をエッチングして除去するとともに、フォトリソ技術及びドライエッチング工程によって、パッド３２ｂの中心部より基板３１の下方向（裏面方向）に向けて孔を形成する。
【００２０】
その後、図４（Ａ）に示すように、孔及びパッド３２ｂに、絶縁膜（ＳｉＯ２，ＳｉＮ等）４１を成膜する。これは、孔及びパッド３２ｂを保護するためである。さらに、図４（Ｂ）に示すように、孔及びパッド３２ｂ上以外の絶縁膜３５をエッチングで除去する。その後、フォトリソ工程によって、図５（Ａ）に示すように、パッド３２ｂ上の絶縁膜４１の一部をエッチングして除去する。
【００２１】
さらに、基板３１の裏面を機械研磨により研磨することによって、図５（Ｂ）に示すように、パッドａ及び基板３１に形成された孔を基板３１の下面（裏面）まで貫通させて、貫通孔を形成する。その後、スパッタ処理によって、図６（Ａ）に示すように、パッド３２ｂ及び貫通孔内にバリア層を含む導電層（Ｔｉ，Ａｌ，Ｃｕ，Ｎｉ等の材質）４２を成膜する。
【００２２】
導電層４２を成膜した後、図６（Ｂ）に示すように、貫通孔に導電性材質により貫通電極ポスト４３を形成する。この貫通電極ポスト４３を形成する場合、メッキ技術（主として、電解メッキ）による導電性物質（Ｃｕ等）の形成によって行っても良いし、半田メッキまたは印刷技術による半田（Ｓｎ／Ａｇ／Ｃｕ等）によって行っても良い。
【００２３】
貫通電極ポスト４３を形成した後、図７（Ａ）に示すように、基板３１の上下面（表裏面）に絶縁膜３５，３６を成膜する。その後、フォトリソ及びスパッタ工程によって、図７（Ｂ）に示すように、基板３１の下面（裏面）の最終電極部分の絶縁膜３６を除去する。
【００２４】
さらに、フォトリソ及びスパッタ工程によって、図８（Ａ）に示すように、前述の工程にて絶縁膜３６を除去した部分に導電層（例えば、Ｔｉ／Ａｌ，Ｔｉ／Ａｌ／Ｃｕ等）を成膜して、最終電極４４を形成する。この最終電極４４は、絶縁膜３６よりも凹んだ形状にされている。
【００２５】
次に、半田印刷技術によって、最終電極４４に選択的に半田を塗布し、リフロー工程によって、図８（Ｂ）に示すように、塗布された半田を球形にして半田ボール３７を形成することによって、最終電極４４との接合強度を上げる。
【００２６】
以上、パッケージ基板３０の製造方法について説明を行ったが、このパッケージ基板３０に半導体チップ５０を接続する場合、図２に示すように、フォトリソ及びスパッタ工程によって、パッド３２ａ部分の絶縁膜３５を除去した後、半導体チップ５０を接着剤によって絶縁膜３５上に接着し、ボンディングワイヤー５３によって、パッド５２とパッド３２ａとを接続する。その後、パッド５２を樹脂５４によって覆うことによって、パッケージ基板３０への半導体チップの取り付けが完了する。
【００２７】
以上、パッケージ基板１０，３０の構成について説明を行ったが、パッケージ基板１０，３０をプリント基板に実装する場合、モールドせずにプリント基板に実装することが可能であり、工程を簡略化することが可能である。また、半田バンプの場合には、印刷、メッキ、及びマスク除去などの手間が掛かるが、前述したように、貫通電極の最終電極を基板の下面（絶縁膜）よりも凹ませて半田ボール３７を形成することによって、このような手間を省略することが可能である。
【００２８】
前述したように、最終電極４４を絶縁膜３６よりも凹ませて形成し、半田ボール３７を設けるので、半田バンプを設ける場合と異なり、アンダーフィルを必要としないため、製造コストを低減することが可能である。
【００２９】
なお、上記実施形態において、同一信号配線に対して２つのパッドを基板上に形成して、これらを互いに電気的に接続する場合について説明したが、半導体チップの電極のピッチを広げる必要がない場合、同一信号配線に対して１つのパッドを基板に形成しても良い。この場合、このパッドの下方に貫通電極を形成すれば良い。また、２つのパッドを形成する場合、一方をテスト用パッド、他方を配線用パッドという用途で使用することが好ましい。
【図面の簡単な説明】
【００３０】
【図１】第１の実施形態であるパッケージ基板の構成を示す断面図である。
【図２】第２の実施形態であるパッケージ基板の構成を示す断面図である。
【図３】パッケージ基板の製造方法を示す断面図である。
【図４】パッケージ基板の製造方法を示す断面図である。
【図５】パッケージ基板の製造方法を示す断面図である。
【図６】パッケージ基板の製造方法を示す断面図である。
【図７】パッケージ基板の製造方法を示す断面図である。
【図８】パッケージ基板の製造方法を示す断面図である。
【符号の説明】
【００３１】
１０，３０  パッケージ基板
１１，３１  基板
１２ａ，１２ｂ，２２ａ，２２ｂ，３２ａ，３２ｂ，５２  パッド
１３ａ，１３ｂ，２３ａ，２３ｂ，３４  貫通電極
１４ａ，１４ｂ，３３  内部配線メタル
１５ａ，１５ｂ，３７  半田ボール
１６，３５，３６  絶縁膜
２０，５０  半導体チップ
４４  最終電極
【図１】
2007335642.tif 000003
【図２】
2007335642.tif 000004
【図３】
2007335642.tif 000005
【図４】
2007335642.tif 000006
【図５】
2007335642.tif 000007
【図６】
2007335642.tif 000008
【図７】
2007335642.tif 000009
【図８】
2007335642.tif 000010