(57)【要約】【課題】待機時の無駄な電力消費を低減することができる直流試験装置を提供すること。【解決手段】直流試験装置は、電流印加電圧測定時にＤＵＴに対して電流を供給する電力増幅回路１３０を有している。この電力増幅回路１３０は、電流印加時に、入力電圧に対応した出力電流を生成するトランジスタ１８、２０、抵抗５４、５６と、これらのトランジスタ１８、２０等に流れる待機電流を、電流印加時よりもそれ以外のときに少なく設定する可変抵抗回路４０とを備えている。【選択図】図２
2007303986.tif 000002
【特許請求の範囲】
【請求項１】
電子デバイスに対する電流印加電圧測定時に電子デバイスに対して電流を供給する電力増幅回路を有する直流試験装置において、
前記電力増幅回路は、
電流印加時に、入力電圧に対応した出力電流を生成する出力電流生成手段と、
前記出力電流生成手段に流れる待機電流を、電流印加時よりもそれ以外のときに少なく設定する待機電流切替手段と、
を備えることを特徴とする直流試験装置。
【請求項２】
請求項１において、
電流印加時以外のときに設定される待機電流は、安定的な動作が保証可能な最小値よりも多いことを特徴とする直流試験装置。
【請求項３】
請求項１または２において、
前記電力増幅回路は、カレントミラー回路によって形成される入力段回路を備え、
前記待機電流切替手段は、前記カレントミラー回路に含まれて正負の電源ライン間で流れる電流を可変する可変抵抗回路であることを特徴とする直流試験装置。
【請求項４】
請求項１または２において、
前記待機電流切替手段は、前記出力電流生成手段に含まれて正負の電源ライン間で流れる電流を可変する可変抵抗回路であることを特徴とする直流試験装置。
【請求項５】
請求項１または２において、
前記電力増幅回路が接続される正負の電源ラインのそれぞれに印加される電源電圧を生成する電源回路をさらに備え、
前記待機電流切替手段は、前記電源回路から前記電源ラインに印加される電源電圧を可変する手段であることを特徴とする直流試験装置。
【請求項６】
請求項５において、
前記電源回路は複数の電圧値を有する電源電圧を生成可能であり、
前記待機電流切替手段は、前記複数の電圧値を有する電源電圧の中からいずれかを選択するスイッチであることを特徴とする直流試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＵＴ（被測定デバイスとしての電子デバイス）に対して電圧印加電流測定および電流印加電圧測定を行う直流試験装置に関する。
【背景技術】
【０００２】
従来から、半導体デバイス等のＤＵＴに対して行われる試験として、所定の直流電圧を印加してそのときに流れる直流電流を測定する電圧印加電流測定試験や、所定の直流電流を供給してそのときに現れる直流電圧を測定する電流印加電圧測定試験が知られている（例えば、特許文献１参照。）。直流試験装置は、これらの試験を行うものであり、半導体試験装置の一部の機能として備わっている場合が多い。
【特許文献１】特開２００５−３１５７２９号公報（第３−６頁、図１−３）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、特許文献１に開示された直流試験装置では、電流や電圧を印加しない待機状態においても電流生成部に待機電流を流しておく必要があり、無駄な電力を消費するという問題があった。また、ＤＵＴのピン数や同時測定可能なＤＵＴの数に応じて複数の電流生成部が備わっており、それぞれの電流生成部における電力の消費が多くなれば、それらの発熱に伴う装置全体の温度上昇を抑える冷却機構の規模も大きくなるため、各電流生成部における発熱自体を低減することが望まれる。
【０００４】
本発明は、このような点に鑑みて創作されたものであり、その目的は、待機時の無駄な電力消費を低減することができる直流試験装置を提供することにある。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明の直流試験装置は、電子デバイスに対する電流印加電圧測定時に電子デバイスに対して電流を供給する電力増幅回路を有しており、電力増幅回路は、電流印加時に、入力電圧に対応した出力電流を生成する出力電流生成手段と、出力電流生成手段に流れる待機電流を、電流印加時よりもそれ以外のときに少なく設定する待機電流切替手段とを備えている。これにより、電流印加用に備わった電力増幅回路の待機電流を電流印加時以外のときに少なくすることが可能になり、電力増幅回路における電力消費の低減やこれに伴う冷却機構の規模縮小が可能となる。
【０００６】
また、電流印加時以外のときに設定される待機電流は、安定的な動作が保証可能な最小値よりも多いことが望ましい。これにより、電流印加動作に移行した際に動作が不安定になることを防止することができる。
【０００７】
また、上述した電力増幅回路は、カレントミラー回路によって形成される入力段回路を備え、待機電流切替手段は、カレントミラー回路に含まれて正負の電源ライン間で流れる電流を可変する可変抵抗回路であることが望ましい。あるいは、上述した待機電流切替手段は、出力電流生成手段に含まれて正負の電源ライン間で流れる電流を可変する可変抵抗回路であることが望ましい。また、上述した電力増幅回路が接続される正負の電源ラインのそれぞれに印加される電源電圧を生成する電源回路をさらに備え、待機電流切替手段は、電源回路から電源ラインに印加される電源電圧を可変する手段であることが望ましい。特に、上述した電源回路は複数の電圧値を有する電源電圧を生成可能であり、待機電流切替手段は、複数の電圧値を有する電源電圧の中からいずれかを選択するスイッチであることが望ましい。これにより、出力段（出力電流生成手段）に流れる待機電流を、電流印加時以外に確実に少なくすることができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明を適用した一実施形態の直流試験装置について、図面を参照しながら詳細に説明する。図１は、一実施形態の直流試験装置の全体構成を示す図である。図１に示すように、本実施形態の直流試験装置１００は、抵抗１１０、１１２、１１４、差動増幅回路１２０、１４０、電力増幅回路１３０、スイッチ１５０、１５２を備えている。この直流試験装置１００は、ＤＵＴ３００のいずれかのピンに接続されており、このピンに対して直流電圧あるいは直流電流を印加（供給）する。また、この直流試験装置１００には、電圧値Ｖinが変更可能な直流電源２００と、アナログ電圧をデジタルデータ（電圧データ）に変換するアナログ−デジタル変換器（ＡＤＣ）２１０とが接続されている。直流電源２００は、例えば、デジタル−アナログ変換器によって構成されており、図示しない制御装置（例えば、直流試験装置を備える半導体試験装置において試験動作の全体を制御するテスタプロセッサ）から入力されたデータに対応するアナログ電圧がこのデジタル−アナログ変換器から出力される。
【０００９】
差動増幅回路１２０は、反転入力端子に抵抗１１０を介して直流電源２００が接続されており、非反転入力端子は接地されている。この差動増幅回路１２０の出力端子は、電力増幅回路１３０の入力端子に接続されている。電力増幅回路１３０の出力端子は、抵抗１１４を介してＤＵＴ３００の電圧／電流の印加対象となるピンに接続されている。また、差動増幅回路１４０は、抵抗１１４の両端電圧を増幅する。
【００１０】
一方のスイッチ１５０は、接点ｃと接点ａ、ｂとの接続状態を切り替える。スイッチ１５０の接点ｃと接点ａとが接続された状態では、抵抗１１０の一方端が抵抗１１２を介してＤＵＴ３００に接続される。また、スイッチ１５０の接点ｃと接点ｂとが接続された状態では、抵抗１１０の一方端が抵抗１１２を介して差動増幅回路１４０の出力端子に接続される。
【００１１】
同様に、他方のスイッチ１５２は、接点ｃと接点ａ、ｂとの接続状態を切り替える。スイッチ１５２の接点ｃと接点ａとが接続された状態では、差動増幅回路１４０の出力端子がアナログ−デジタル変換器２１０に接続される。また、スイッチ１５２の接点ｃと接点ｂとが接続された状態では、抵抗１１４とＤＵＴ３００との接続点がアナログ−デジタル変換器２１０に接続される。
【００１２】
電圧印加電流測定試験を行う場合には、２つのスイッチ１５０、１５２の接続状態がともに接点ａ側に切り替えられる。すなわち、直流電源２００が２つの抵抗１１０、１１２を介してＤＵＴ３００に接続されるとともに、差動増幅回路１４０の出力端子がアナログ−デジタル変換器２１０に接続される。抵抗１１０の抵抗値をＲｉ、抵抗１１２の抵抗値をＲｆ、ＤＵＴ３００に印加される直流試験装置１００の出力電圧をＶｏとすると、これらの間には以下の関係式が成り立つ。
【００１３】
Ｖｏ＝−（Ｒｆ／Ｒｉ）×Ｖin                                      …（１）
このとき、直流試験装置１００からＤＵＴ３００に供給される電流Ｉｏは、抵抗１１４の抵抗値をＲｍ、差動増幅回路１４０のゲインをＧ３、差動増幅回路１４０の出力電圧をＶadとすると、以下のようになる。
【００１４】
Ｉｏ＝Ｖad／（Ｇ３×Ｒｍ）                                        …（２）
このようにして電圧Ｖｏを印加したピンに流れる電流Ｉｏの測定が行われる。
【００１５】
また、電流印加電圧測定試験を行う場合には、２つのスイッチ１５０、１５２の接続状態がともに接点ｂ側に切り替えられる。すなわち、差動増幅回路１４０の出力端子が抵抗１１２の一方端に接続されるとともに、直流試験装置１００とＤＵＴ３００との接続点がアナログ−デジタル変換器２１０に接続される。このような接続状態においては、直流試験装置１００からＤＵＴ３００に供給される電流Ｉｏは、以下の関係式で表すことができる。
【００１６】
Ｉｏ＝−（Ｒｆ／Ｒｉ）×Ｖin×（１／Ｇ３）×（１／Ｒｍ）          …（３）
このとき、ＤＵＴ３００に印加される電圧Ｖｏは、アナログ−デジタル変換器２１０に直接印加されており、この電圧Ｖｏが電圧データに変換されて測定される。
【００１７】
図２は、電力増幅回路１３０の詳細構成を示す図である。図２に示すように、電力増幅回路１３０は、トランジスタ１０、１２、１４、１６、１８、２０、抵抗３０、３２、３４、３６、５０、５２、５４、５６、可変抵抗回路４０、ダイオード６０、６２を含んで構成されている。トランジスタ１８、２０、抵抗５４、５６が出力電流生成手段に対応する。可変抵抗回路４０が待機電流切替回路に対応する。トランジスタ１８、２０、抵抗５４、５６以外の構成が入力段回路に対応する。
【００１８】
トランジスタ１０、１２とトランジスタ１４、１６のそれぞれによってカレントミラー回路が形成されている。トランジスタ１０、１４等のベース・エミッタ間電圧をＶBE、ダイオード６０、６２の順方向電圧をＶF とすると、抵抗３４、トランジスタ１４、可変抵抗回路４０、トランジスタ１０、抵抗３０からなる直列回路に流れる電流Ｉ１は、
Ｉ１＝（Ｖcc−Ｖee−２×ＶBE）／（２×Ｒ１＋ＲＸ）                …（４）
となる。ここで、Ｖccは正側の電源ラインに印加される電源電圧を、Ｖeeは負側の電源ラインに印加される電源電圧を、Ｒ１は抵抗３０、３２、３４、３６の抵抗値を、ＲＸは可変抵抗回路４０の抵抗値をそれぞれ示している。
【００１９】
いま、入力電圧Ｖａ＝０とすると、ダイオード６０と抵抗５０との接続点に現れる電圧Ｖ１は、
Ｖ１＝Ｉ１×Ｒ２                                                  …（５）
となる。ＶBE＝ＶF と仮定すると、
Ｖ２＝Ｖ１                                                        …（６）
となる。ここで、Ｖ２はトランジスタ２０と抵抗５４との接続点に現れる電圧を示している。図２に示す電力増幅回路１３０は、回路構成がプッシュプルになっていることから、
Ｖ２＝Ｉｄ×Ｒ３                                                  …（７）
となる。ここで、Ｉｄはトランジスタ２０、抵抗５４、５６、トランジスタ１８からなる直列回路に流れる電流（待機電流）を、Ｒ３は抵抗５４、５６の抵抗値をそれぞれ示している。
【００２０】
（４）式から（７）式を用いてＩｄを求めると、
Ｉｄ＝（（Ｖcc−Ｖee−２×ＶBE）／（２×Ｒ１＋ＲＸ））×Ｒ２／Ｒ３…（８）
ここで、ＲＸ＞＞Ｒ１とすると、
Ｉｄ＝（（Ｖcc−Ｖee−２×ＶBE）／ＲＸ））×Ｒ２／Ｒ３            …（９）
となる。（９）式によると、Ｉｄは、正負の電源電圧Ｖcc、Ｖeeと、トランジスタ２０等のベース・エミッタ間電圧ＶBEと、可変抵抗回路４０の抵抗値ＲＸと、抵抗５０、５２と抵抗５４、５６の抵抗比Ｒ２／Ｒ３とにより決定されることがわかる。
【００２１】
ところで、電力増幅回路１３０を設計する際に、以下の（１）および（２）が要求される。
（１）高速応答性
（２）負荷安定性
高速安定性については、トランジスタのスイッチングひずみ特性が良好であることが望まれ、トランジスタの活性領域動作が必須となってくる。また、負荷安定性については、接続される負荷に影響されない安定性、すなわち出力インピーダンスが一定であることが望まれる。
【００２２】
以上の理由により、出力電流Ｉｏが０（Ａ）から最大値の間で変化するときに、トランジスタの動作点が大きく変化しないことが設計目標となる。このような観点から従来は、Ｉｄを出力電流Ｉｏの２０％程度に設定していた。
【００２３】
これに対し、本実施形態の電力増幅回路１３０では、電流印加時の動作状態においては同じようにＩｄの値を設定するとともに、電流印加時以外（電圧印加時またはＤＵＴ３００が接続されておらず電流印加も電圧印加も行っていないとき）においてはこのＩｄを減少させている。
【００２４】
上述したように、（９）式からわかるように、Ｉｄは、正負の電源電圧Ｖcc、Ｖeeと、トランジスタ２０等のベース・エミッタ間電圧ＶBEと、可変抵抗回路４０の抵抗値ＲＸと、抵抗５０、５２と抵抗５４、５６の抵抗比Ｒ２／Ｒ３とにより決定される。本実施形態の電流増幅回路１３０では、可変抵抗回路４０を用いることによりその抵抗値ＲＸが変更可能になっており、電流印加時以外においてこの抵抗値ＲＸを大きくすることにより、Ｉｄを下げている。
【００２５】
図３は、可変抵抗回路４０の具体例を示す図である。図３に示す可変抵抗回路４０は、２つの抵抗４２、４４とスイッチ４６とを備えている。スイッチ４６をオフすると抵抗４２のみによって可変抵抗回路４０が形成され、スイッチ４６をオンすると抵抗４２と抵抗４４との並列回路によって可変抵抗回路４０が形成される。
【００２６】
電流印加時にはスイッチ４６がオンされる。このとき、抵抗４２、４４による並列回路が形成されるため、可変抵抗回路４０の抵抗値が低くなる。抵抗４２の抵抗値をＲＹ、抵抗４４の抵抗値をＲＸ’とすると、スイッチ４６をオンしたときの可変抵抗回路４０の抵抗値ＲＸは、
ＲＸ＝ＲＸ’×ＲＹ／（ＲＸ’＋ＲＹ）                              …（１０）
となる。いま、抵抗値ＲＸ’＜＜ＲＹとすると、可変抵抗回路４０の抵抗値ＲＸは一方の抵抗４４の抵抗値ＲＸ’とほぼ等しくなる。
【００２７】
また、電流印加時以外にはスイッチ４６がオフされる。このとき、抵抗４２のみによって可変抵抗回路４０が形成される。すなわち、可変抵抗回路４０の抵抗値ＲＸは他方の抵抗４２の抵抗値ＲＹと等しくなる。
【００２８】
このように、電流印加時にはスイッチ４６がオンされて可変抵抗回路４０の抵抗値ＲＸが一方の抵抗４４の低い抵抗値ＲＸ’とほぼ等しくなるように設定されるため、電流印加時に必要な電流Ｉｄを生成することが可能になる。一方、電流印加時以外にはスイッチ４６がオフされて可変抵抗回路４０の抵抗値ＲＸが他方の抵抗４２の高い抵抗値ＲＹ（＞＞ＲＸ’）と等しくなるように設定されるため、電流Ｉｄを低減することが可能となる。これにより、電力増幅回路１３０による無駄な電力消費を低減することができる。また、これに伴う冷却機構の規模縮小が可能となる。
【００２９】
ところで、他方の抵抗４２は、Ｉｄがトランジスタ１８、２０の安定的な動作を保証することができる最小値以上となる範囲でその抵抗値ＲＹが決められる。これにより、電流印加動作に移行した際に動作が不安定になることを防止することができる。
【００３０】
図４は、可変抵抗回路４０の変形例を示す図である。図４に示す可変抵抗回路４０では、抵抗４２と抵抗４４のいずれか一方をスイッチ４７を切り替えることにより選択するようになっている。電流印加時にはスイッチ４７が接点ｅ側に切り替えられ、抵抗値ＲＸ’を有する抵抗４４のみが選択される。これにより、可変抵抗回路４０の抵抗値ＲＸが小さくなる。一方、電流印加時以外にはスイッチ４７が接点ｄ側に切り替えられ、抵抗値ＲＹを有する抵抗４２のみが選択される。これにより、可変抵抗回路４０の抵抗値ＲＸが大きくなる。
【００３１】
ところで、上述したように、（９）式で示される電流Ｉｄは、正負の電源電圧Ｖcc、Ｖeeと、トランジスタ２０等のベース・エミッタ間電圧ＶBEと、可変抵抗回路４０の抵抗値ＲＸと、抵抗５０、５２と抵抗５４、５６の抵抗比Ｒ２／Ｒ３とにより決定される。したがって、可変抵抗回路４０の抵抗値ＲＸを可変する以外に、抵抗比Ｒ２／Ｒ３を可変したり、正負の電源電圧Ｖcc、Ｖeeを可変することより、電流Ｉｄの値を変更することができる。
【００３２】
図５は、電流印加時以外に電流Ｉｄを低減する電力増幅回路の変形例を示す図である。図５に示す電力増幅回路１３０Ａは、図２に示した電力増幅回路１３０に対して、可変抵抗回路４０を固定の抵抗値ＲＸ’を有する抵抗４１に置き換えるとともに、抵抗５０、５２を抵抗値が変更可能な可変抵抗回路５１、５３に置き換えた構成を有している。可変抵抗回路５１、５３は、（９）式における抵抗比Ｒ２／Ｒ３を可変するためのものである。可変抵抗回路５１、５３を用いることにより、その抵抗値Ｒ２は、電流印加時には大きな値に、電流印加時以外には小さな値に設定される（図３あるいは図４に示された可変抵抗回路４０とは電流印加時／非印加時における抵抗値の大小関係が反対になっている）。これにより、電流印加時に対して電流印加時以外の電流Ｉｄを低減することが可能となる。
【００３３】
図６は、電流印加時以外に電流Ｉｄを低減する電力増幅回路の他の変形例を示す図である。図６に示す電力増幅回路１３０Ｂは、図２に示した電力増幅回路１３０に対して、可変抵抗回路４０を固定の抵抗値ＲＸ’を有する抵抗４１に置き換えるとともに、抵抗５４、５６を抵抗値が変更可能な可変抵抗回路５５、５７に置き換えた構成を有している。可変抵抗回路５５、５７は、（９）式における抵抗比Ｒ２／Ｒ３を可変するためのものである。可変抵抗回路５５、５７を用いることにより、その抵抗値Ｒ３は、電流印加時には小さな値に、電流印加時以外には大きな値に設定される（図３あるいは図４に示された可変抵抗回路４０と電流印加時／非印加時における抵抗値の大小関係が同じになっている）。これにより、電流印加時に対して電流印加時以外の電流Ｉｄを低減することが可能となる。
【００３４】
図７は、電流印加時以外に電流Ｉｄを低減する電力増幅回路の他の変形例を示す図である。図７に示す電力増幅回路１３０Ｃは、図２に示した電力増幅回路１３０に対して、可変抵抗回路４０を固定の抵抗値ＲＸ’を有する抵抗４１に置き換えるとともに、正負の電源ラインに印加される電源電圧を可変するスイッチ７０、７２を追加した構成を有している。また、電源回路４００は、正側の２種類の電源電圧Ｖcc、Ｖcc’（＜Ｖcc）を発生するとともに、負側の２種類の電源電圧Ｖee、Ｖee’（＞Ｖee）を発生する。この電源回路４００は、電力増幅回路１３０Ｃ内に備えるようにしてもよいし、電力増幅回路１３０Ｃの外部に備えるようにしてもよい。スイッチ７０、７２は、（９）式におけるＶcc−Ｖeeを可変するためのものである。スイッチ７０、７２を切り替えることにより、電流印加時の電源電圧差Ｖcc−Ｖeeに対して、電流印加時以外の電源電圧差Ｖcc’−Ｖee’を小さくすることができる。これにより、電流印加時に対して電流印加時以外の電流Ｉｄを低減することが可能となる。
【図面の簡単な説明】
【００３５】
【図１】一実施形態の直流試験装置の全体構成を示す図である。
【図２】電力増幅回路の詳細構成を示す図である。
【図３】可変抵抗回路の具体例を示す図である。
【図４】可変抵抗回路の変形例を示す図である。
【図５】電流印加時以外に電流Ｉｄを低減する電力増幅回路の変形例を示す図である。
【図６】電流印加時以外に電流Ｉｄを低減する電力増幅回路の他の変形例を示す図である。
【図７】電流印加時以外に電流Ｉｄを低減する電力増幅回路の他の変形例を示す図である。
【符号の説明】
【００３６】
１００  直流試験装置
１１０、１１２、１１４  抵抗
１２０、１４０  差動増幅回路
１３０  電力増幅回路
１５０、１５２  スイッチ
２００  直流電源
２１０  アナログ−デジタル変換器（ＡＤＣ）
３００  ＤＵＴ
１０、１２、１４、１６、１８、２０  トランジスタ
３０、３２、３４、３６、５０、５２、５４、５６  抵抗
４０  可変抵抗回路
６０、６２  ダイオード
【図１】
2007303986.tif 000003
【図２】
2007303986.tif 000004
【図３】
2007303986.tif 000005
【図４】
2007303986.tif 000006
【図５】
2007303986.tif 000007
【図６】
2007303986.tif 000008
【図７】
2007303986.tif 000009