(57)【要約】【課題】チップ数や面積の増大を伴わない方法で充分に高い放熱性能を有した半導体装置を提供することにある。【解決手段】窒化物半導体電界効果トランジスタを形成するための基板１１としてＳｉＣ（０００１）面に比べて熱伝導率が４０％程度大きなＳｉＣ（１１−２０）面を用いることにより、チップサイズとチップ数を増加させることなく低いチップ熱抵抗を得る。【選択図】      図１
2007081096.tif 000002
【特許請求の範囲】
【請求項１】
六方晶炭化珪素基板上に形成されたIII族窒化物半導体層よりなり、前記III族窒化物半導体層上離間して形成されたソース及びドレイン電極と、前記ソース及びドレイン電極の間に形成されたゲート電極を有する半導体装置であって、前記炭化珪素基板は主面が（１１−２０）面、及びこれらと結晶学的に等価な面、またはこれらの面から１０°以下のオフオリエンテーションを有した面であることを特徴とする半導体装置。
【請求項２】
六方晶炭化珪素基板上に形成されたIII族窒化物半導体層よりなり、前記III族窒化物半導体層上離間して形成されたソース及びドレイン電極と、前記ソース及びドレイン電極の間に形成されたゲート電極を有する半導体装置であって、前記炭化珪素基板は主面が（１−１００）面、及びこれらと結晶学的に等価な面、またはこれらの面から１０°以下のオフオリエンテーションを有した面であることを特徴とする半導体装置。
【請求項３】
前記III族窒化物半導体層の主面は（１１−２０）面、及びこれらと結晶学的に等価な面、またはこれらの面から１０°以下のオフオリエンテーションを有した面であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記III族窒化物半導体層の主面は（１−１００）面、及びこれらと結晶学的に等価な面、またはこれらの面から１０°以下のオフオリエンテーションを有した面であることを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記III族窒化物半導体層の主面は（０００１）面、またはこれらの面から１０°以下のオフオリエンテーションを有した面であることを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は携帯電話基地局用電力増幅器に使用される高出力半導体装置に関し、特に炭化珪素基板上に形成したIII族窒化物半導体を用いた電界効果トランジスタに関する。
【背景技術】
【０００２】
携帯電話基地局用電力増幅器（Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ：  ＰＡ）に代表される高出力半導体装置には従来、ＧａＡｓ系電界効果トランジスタ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、ＦＥＴ）や、Ｓｉ系金属／酸化物／半導体電界効果トランジスタ（Ｍｅｔａｌ  Ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：  ＭＯＳＦＥＴ）が用いられてきた。一方、近年になってIII族窒化物半導体を用いた電界効果トランジスタが注目を集めている。それはIII族窒化物半導体電界効果トランジスタは出力電力密度がＧａＡｓ系電界効果トランジスタに比べて１０倍程度高く、携帯電話基地局用ＰＡに要求される高い出力電力をＧａＡｓ系ＦＥＴやＳｉ系ＦＥＴよりも小型のチップまたは従来よりも少ないチップ数で構成することが可能になることと、高い温度安定性を有するためである。チップ数が少なくなると複数のチップの出力を合成するための回路構成を簡略化することが可能になり、これも増幅器の小型化に寄与する。これらの利点によりIII族窒化物半導体を用いたトランジスタでは小型で高出力な半導体装置が得られる。
【０００３】
しかしながら、一方で少ないチップ数で大きな出力電力を得ることで、１チップあたりの消費電力が従来よりも大きくなることからトランジスタの自己発熱によるチャネル温度上昇が非常に大きくなるという課題が生じる。チャネル温度の過大な上昇は素子特性の劣化や長期信頼性の劣化の原因になるため避ける必要がある。
【０００４】
また高出力半導体装置に用いられるトランジスタでは、通常、単位トランジスタを複数個並列に並べるマルチフィンガー構造が採用される。そのため中央部に位置するフィンガーにおいては他のフィンガーからの熱干渉の影響を大きく受け、端部に位置するフィンガーよりもチャネル温度が上昇することで部分的に温度上昇の大きなヒートスポットが生じる。これも信頼性劣化の一因となる。
【０００５】
このような事情により、高出力用途のＧａＮ系ＦＥＴでは熱伝導率が３３０Ｗ／ｍ・Ｋと大きな炭化珪素（ＳｉＣ）基板が用いられてきた（非特許文献１、特許文献１）。
【０００６】
例えば非特許文献１においては、図３の断面図に示すようにＳｉＣ基板３１上にアンドープのＧａＮチャネル層３３、アンドープのＡｌＧａＮ電子供給層３４、ソース電極３５、ドレイン電極３６、ゲート電極３８が形成されている。成長層は全てアンドープでありキャリアは（０００１）面上の成長層において発生するピエゾ分極電荷により供給されている。この例では１０Ｗ／ｍｍという高い出力密度が得られており、放熱特性を良好に保つため基板には熱伝導率の高いＳｉＣが用いられている。文献中には面方位についての記述はないが、電子供給層がアンドープであることからピエゾ分極電荷を利用する（０００１）面であることが分かる。また、特許文献１においては金属／絶縁物／半導体構造（ＭＩＳ構造）のＦＥＴの例が開示されているが、この場合も同様にＳｉＣ（０００１）面が基板として使用されている。
【０００７】
【非特許文献１】Ｙ．  Ａｎｄｏ  ｅｔ  ａｌ．  ，ＩＥＥＥ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲＳ，  ＶＯＬ．  ２４，  Ｎｏ．  ５，  ｐｐ２８９，  ２００３
【特許文献１】特開２００４−１８６６７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、ＳｉＣのような半導体材料の熱伝導率には大きな温度依存性があり、例えば１２０℃では室温の値の６０％程度まで減少することが知られている。そのためチャネル近傍においてはデバイス動作時におけるＳｉＣの熱伝導率は大きく低下してしまい実際のデバイス動作時の熱抵抗は室温での熱伝導率から予測される値よりも大きくなってしまうという課題がある。
【０００９】
このようなことから、携帯電話基地局用増幅器に要求されるような高い出力電力を少ないチップ数で実現しようとすると炭化珪素基板を用いてもチャネル温度が２００℃を超えるケースがあり、このような場合、素子特性、信頼性両面で劣化を引き起こす原因となることが懸念される。
【００１０】
また、一般にＦＥＴにおいて熱抵抗を低減するためにはゲートピッチを広げることが行われるが、この場合多数のフィンガーが並列に並んだ方向へのデバイスの長さが拡大する、或いはフィンガー長が拡大することになり、結果としてチップサイズが拡大してしまうという課題がある。
【００１１】
ＳｉＣのような六方晶型の結晶においては、図４に示すように、従来のＧａＮ系ＦＥＴ用の基板として用いられている（０００１）面に対して垂直な面方位である（１１−２０）面及び（１−１００）面がある。この（１１−２０）面及び（１−１００）面の室温での熱伝導率は４７０Ｗ／ｍ・Ｋと（０００１）面の室温での熱伝導率３３０Ｗ／ｍ・Ｋよりも４０％程度大きいことが分かった。
【００１２】
本発明は、上記事情に鑑みてなされたものであり、III族窒化物半導体によるトランジスタの利点である小型・高出力という利点を生かし、チップ数・チップサイズの増大を伴わない方法で、充分に高い放熱性能を有した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、六方晶炭化珪素基板上に形成されたIII族窒化物半導体層よりなり、前記III族窒化物半導体層上離間して形成されたソース及びドレイン電極と、前記ソース及びドレイン電極の間に形成されたゲート電極を有する半導体装置であって、前記炭化珪素基板は主面が（１１−２０）面及びこれらと結晶学的に等価な面、またはこれらの面から１０°以下のオフオリエンテーションを有した面であることを特徴とする半導体装置である。
【００１４】
また、六方晶炭化珪素基板上に形成されたIII族窒化物半導体層よりなり、前記III族窒化物半導体層上離間して形成されたソース及びドレイン電極と、前記ソース及びドレイン電極の間に形成されたゲート電極を有する半導体装置であって、前記炭化珪素基板は主面が（１−１００）面及びこれらと結晶学的に等価な面、またはこれらの面から１０°以下のオフオリエンテーションを有した面であることを特徴とする半導体装置である。
【００１５】
前記III族窒化物半導体層の主面は（１１−２０）面または（１−１００）面、及びこれらと結晶学的に等価な面、またはこれらの面から１０°以下のオフオリエンテーションを有した面であることを特徴としている。
【００１６】
また、前記III族窒化物半導体層の主面は（０００１）面、またはこれらの面から１０°以下のオフオリエンテーションを有した面であることを特徴としている。
【００１７】
尚、本明細書においては六方晶型結晶である炭化珪素と窒化ガリウムの結晶学的面指数及び方向軸を表す場合に、（１１−２０）などのようにマイナス記号を付している。このマイナスは図４に示したように本来の表現方法である数字の上にバーを付したものと同等の意味をもつものとする。
【発明の効果】
【００１８】
本発明によれば、ＳｉＣ基板の熱伝導率が従来使われている（０００１）方向よりも４０％程度高い（１１−２０）または（１−１００）方向を発熱源であるＦＥＴからヒートシンクへ向かう主な放熱経路に一致させることにより放熱特性が改善され、チップ数や面積の増大を伴わない方法で高い放熱性能を有した半導体装置が実現される。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照しつつ、本発明による半導体装置の好適な実施の形態について詳細に説明する。
（第一の実施例）
図１は、本発明による半導体装置の第１の実施例を示す断面図である。本実施例の半導体装置は半絶縁性ＳｉＣ（１１−２０）基板１１上にアンドープのＡｌＮバッファ層１２、アンドープのＧａＮチャネル層１３、アンドープまたはシリコンドープのＡｌＧａＮ電子供給層１４が順次積層されている。ＡｌＧａＮ電子供給層１４の組成は、ＡｌＧａＮＡｌ０．３Ｇａ０．７Ｎである。このＡｌＧａＮ電子供給層１４上にソース電極１５、ドレイン電極１６が形成されオーミック性接触がとられている。さらにＡｌＧａＮ電子供給層１４上にゲート電極１８が形成され、ショットキー性接触がとられている。半導体表面は窒化シリコン（ＳｉＮ）１７が保護膜として形成されている。ソース及びドレイン電極長は２５．５ｍｍ、ゲート長は１．０ｍｍ、ゲート／ソース間隔は１．０ｍｍ、ゲート／ドレイン間隔を２．５ｍｍとしている。また、ゲートフィンガー長は４００ｍｍ、総ゲート幅は２０ｍｍとした。ここでＳｉＣ（１１−２０）基板１１上に形成されるＧａＮ系半導体層は結晶成長条件を選ぶことにより（０００１）面または（１１−２０）面を主面として形成することができる。
【００２０】
通常用いられる（０００１）面を形成した場合は、ＧａＮとＡｌ０．３Ｇａ０．７Ｎの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、ＧａＮチャネル層１３のＡｌＧａＮ電子供給層１４との界面近傍には２次元電子ガスが形成される。ＦＥＴは、ゲート電極１８の電位で２次元電子ガス濃度を変調することによりトランジスタとして動作させることができる。
【００２１】
一方、（１１−２０）面を形成した場合にはピエゾ分極効果が現れないことから、ＡｌＧａＮ電子供給層１４にシリコンを不純物としてドーピングすることで同様のトランジスタ動作を実現する。
【００２２】
この実施例の半導体装置は、以下のようにして作製される。まず、ＳｉＣ基板１１の（１１−２０）面上に、例えば有機金属気相成長（Ｍｅｔａｌｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤと略する）法により、厚さ２０ｎｍのアンドープのＡｌＮ層１２、厚さ２ｍｍのアンドープＧａＮ層１３、厚さ３０ｎｍのアンドープのＡｌＧａＮ電子供給層１４を順次成長させる。ＡｌＧａＮ電子供給層１４の組成は、Ａｌ０．３Ｇａ０．７Ｎである。
ここで、Ａｌ０．３Ｇａ０．７ＮとＧａＮは格子定数が異なるが、ＡｌＧａＮ電子供給層１４の膜厚３０ｎｍは、転位発生の臨界膜厚以下である。次に、ＡｌＧａＮ電子供給層１４上には、例えば、Ｔｉ／Ａｌなどの金属を蒸着、アロイ処理することにより、ソース電極１５、ドレイン電極１６をそれぞれ形成し、これら電極は、オーム性接触をとる。続いてＳｉＮ絶縁膜１７を形成し、エッチングによりゲート電極用の窓明けを行う。最後に、ＡｌＧａＮ電子供給層１４上に、例えば、蒸着・リフトオフ法により、例えばＮｉ／Ａｕなどの金属を順次形成し、ショットキー接触するゲート電極１８を形成する。その後研磨により５０ｍｍ程度の厚さまで薄層化されたのち、チップ化される。このようにして図１に示す半導体装置が作製される。
【００２３】
本実施例においてはＳｉＣ基板１１の主面として通常の（０００１）面ではなく（１１−２０）面が用いられている。ＳｉＣの熱伝導率には異方性がありＳｉＣ単結晶の［１１−２０］方向への室温における熱伝導率は４７０Ｗ／ｍ・Ｋと［０００１］方向への室温における熱伝導率３３０Ｗ／ｍ・Ｋに比べて約４０％も大きな値を取る。この（１１−２０）面をＳｉＣ基板の主面として用いることで有限要素法による熱シミュレーションによれば、本実施例の半導体装置のチップ部分の熱抵抗は従来の（０００１）面を用いた場合に比べて約２０％低減された。
【００２４】
本実施例ではＳｉＣ基板１１の主面として（１１−２０）ジャスト面を用いたが、（１１−２０）面から１０°まで数度傾斜した基板を用いても同様の効果が得られる。
【００２５】
本実施例ではトランジスタ構造としてヘテロ接合電界効果トランジスタ（ＨＪＦＥＴ）構造を用いたが、これ以外の構造でも勿論良く、エピタキシャル層構造や電極構造もこれら以外であっても良い。
（第二の実施例）
図２は、本発明による半導体装置の第２の実施例を示す断面図である。本実施例の半導体装置は半絶縁性ＳｉＣ基板２１の（１−１００）面上にアンドープのＡｌＮバッファ層２２、アンドープのＧａＮチャネル層２３、アンドープまたはシリコンドープのＡｌＧａＮ電子供給層２４が順次積層されている。ＡｌＧａＮ電子供給層２４の組成は、Ａｌ０．３Ｇａ０．７Ｎである。電子供給層２４このＡｌＧａＮ電子供給層２４上にソース電極２５、ドレイン電極２６が形成されオーミック性接触がとられている。さらにＡｌＧａＮ電子供給層２４上にゲート電極２８が形成され、ショットキー性接触がとられている。半導体表面は窒化シリコン（ＳｉＮ）２７が保護膜として形成されている。
【００２６】
ソース及びドレイン電極長は２５．５ｍｍ、ゲート長は１．０ｍｍ、ゲート／ソース間隔は１．０ｍｍ、ゲート／ドレイン間隔を２．５ｍｍとしている。また、ゲートフィンガー長は４００ｍｍ、総ゲート幅は２０ｍｍとした。ここでＳｉＣ基板の（１−１００）面上に形成されるＧａＮ系半導体層は結晶成長条件を選ぶことにより（０００１）面または（１−１００）面を主面として形成することができる。通常の（０００１）面を形成した場合は、ＧａＮとＡｌ０．３Ｇａ０．７Ｎの格子定数差に起因するピエゾ分極効果および自発性分極効果に伴い、ＧａＮチャネル層２３のＡｌＧａＮ電子供給層２４との界面近傍には２次元電子ガスが形成される。ＦＥＴは、ゲート電極２７の電位で２次元電子ガス濃度を変調することによりトランジスタとして動作させることができる。
【００２７】
一方、（１−１００）面を形成した場合にはピエゾ分極効果が現れないことから、ＡｌＧａＮ電子供給層２４にシリコンを不純物としてドーピングすることで同様のトランジスタ動作を実現する。
【００２８】
この実施例の半導体装置は、以下のようにして作製される。（１−１００）ＳｉＣ基板２１上に、例えば有機金属気相成長（Ｍｅｔａｌｏｒｇａｎｉｃ  ｃｈｅｍｉｃａｌ  ｖａｐｏｕｒ  ｄｅｐｏｓｉｔｉｏｎ；ＭＯＣＶＤと略する）法により、厚さ２０ｎｍのアンドープのＡｌＮ層２２、厚さ２ｍｍのアンドープのＧａＮ層２３、厚さ３０ｎｍのアンドープのＡｌＧａＮ電子供給層２４を順次成長させる。
ここで、Ａｌ０．３Ｇａ０．７ＮとＧａＮは格子定数が異なるが、ＡｌＧａＮ電子供給層２４の膜厚３０ｎｍは、転位発生の臨界膜厚以下である。次に、ＡｌＧａＮ電子供給層２４上には、例えば、Ｔｉ／Ａｌなどの金属を蒸着、アロイ処理することにより、ソース電極２５、ドレイン電極２６をそれぞれ形成し、これら電極は、オーム性接触をとる。続いてＳｉＮ絶縁膜２７を形成しエッチングによりゲート電極用の窓明けを行う。最後に、ＡｌＧａＮ電子供給層２４上に、例えば、蒸着・リフトオフ法により、例えばＮｉ／Ａｕなどの金属を順次形成し、ショットキー接触するゲート電極２８を形成する。その後研磨により５０ｍｍ程度の厚さまで薄層化されたのち、チップ化される。このようにして図２に示す半導体装置が作製される。
【００２９】
本実施例においてはＳｉＣ基板２１の主面として通常の（０００１）面ではなく（１−１００）面が用いられている。ＳｉＣの熱伝導率には異方性がありＳｉＣ単結晶の［１０−１０］方向への室温における熱伝導率も４７０Ｗ／ｍ・Ｋと［０００１］方向への室温における熱伝導率３３０Ｗ／ｍ・Ｋに比べて約４０％大きな値を取る。この（１−１００）面をＳｉＣ基板の主面として用いることで有限要素法による熱シミュレーションによれば、本実施例の半導体装置のチップ部分の熱抵抗は従来の（０００１）面を用いた場合に比べて約２０％低減された。
【００３０】
本実施例ではＳｉＣ基板２１の主面として（１−１００）ジャスト面を用いたが、（１−１００）面から１０°程度まで数度傾斜した基板を用いても同様の効果が得られる。
【００３１】
本実施例ではトランジスタ構造としてヘテロ接合電界効果トランジスタ（ＨＪＦＥＴ）構造を用いたが、これ以外の構造でも勿論良く、エピタキシャル層構造や電極構造もこれら以外であっても良い。
【００３２】
尚、本発明は上述した実施例以外に、本発明の技術思想内で種々の変形が可能であることは言うまでもない。
【図面の簡単な説明】
【００３３】
【図１】本発明の第一の実施例を示す断面図である。
【図２】本発明の第二の実施例を示す断面図である。
【図３】従来のＧａＮ−ＦＥＴの例を示す断面図である。
【図４】六方晶型結晶の面方位の関係を示す模式図である。
【符号の説明】
【００３４】
１１、２１、３１  ＳｉＣ基板
１２、２２  ＡｌＮバッファ層
１３、２３、３３  ＧａＮチャネル層
１４、２４、３４  ＡｌＧａＮ電子供給層
１５、２５、３５  ソース電極
１６、２６、３６  ドレイン電極
１７、２７、３７  ＳｉＮ絶縁膜
１８、２８、３８  ゲート電極
【図１】
2007081096.tif 000003
【図２】
2007081096.tif 000004
【図３】
2007081096.tif 000005
【図４】
2007081096.tif 000006