(57)【要約】【課題】基板上に固定された状態であっても、ストラップ線を容易に接続することができるＩＣパッケージを提供する。【解決手段】  本発明のＩＣパッケージ１０ａ、１０ｂは、半導体集積回路を含む複数の素子を内部に搭載したモールドケース１から横方向に突き出された延長部２ａと、延長部２ａから下方に延びた下垂部２ｂと、下垂部２ｂから再び横方向に延長された端部２ｃとを備えた複数のリードピン２を有し、下垂部２ｂには少なくとも１つのストラップ挿入穴３が形成されている。【選択図】図１
2007335579.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路を含む複数の素子を内部に搭載したモールドケースから横方向に突き出された延長部と、延長部から下方に延びた下垂部と、下垂部から再び横方向に延長された端部とを備えた複数のリードピンを有するＩＣパッケージにおいて、
下垂部には少なくとも１つの線材を挿入するための穴が形成されていることを特徴とするＩＣパッケージ。
【請求項２】
前記線材は配線用ストラップ線であり、前記穴の径は線材の芯線の径よりも大きい、請求項１に記載のＩＣパッケージ。
【請求項３】
半導体集積回路を含む複数の素子を内部に搭載したモールドケースの裏面に半田ボールを着設してバンプを形成したＢＧＡ型のＩＣパッケージにおいて、
前記バンプに線材を挿入するための穴が形成されていることを特徴とするＩＣパッケージ。
【請求項４】
前記線材は配線用ストラップ線であり、前記穴の径は線材の芯線の径よりも大きい、請求項３に記載のＩＣパッケージ。
【請求項５】
マトリクス状に配列された前記バンプのうち、外周部分に配列された前記バンプに前記穴が形成されている、請求項３または４に記載のＩＣパッケージ
【請求項６】
前記穴は前記モールドケースの外方向に向けて開口している、請求項５に記載のＩＣパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＣパッケージに関する。
【背景技術】
【０００２】
近年、デバイスの高集積化及び多機能化が進んだことにより、外部接続端子数は増加の一途を辿っているが、ＩＣパッケージについては小型化されてきているため、リードピンの配列間隔は狭小化の傾向にある。
【０００３】
高密度実装のために、フラットパッケージ等のＩＣパッケージを積層して実装することが行われている。特許文献１には、ＩＣパッケージを積層して実装する際における位置ずれの問題が無く、また、実装効率を上げられる半導体装置が開示されている。
【０００４】
特許文献１の図１、図２に示すように、ＩＣパッケージ１３の樹脂部１５の上面１５ｃにＩＣパッケージ１２の下面１５ｄを合わせて積層する際に、貫通リード部１８ｂがＩＣパッケージ１３の外部リード１９の貫通穴２０ａに貫通する。また貫通リード部１８ｂの先端部１８ｂ1は、基板２１の導体パターンに設けた穴に挿入される。このように、ＩＣパッケージ１２，１３が積層された状態で、貫通穴２０ａ部分で、貫通リード部１８ｂが外部リード２０に接合され、また貫通リード部１８ｂの先端部１８ｂ1は、基板２１の導体パターンに半田等で接合される。
【特許文献１】特開平７−２３５６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そのような状況で、ＩＣデバイスを用いた装置回路のハードウェアデバッグ評価時において、次のような問題があった。
（１）ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）型デバイスやＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）型デバイスに対して、ストラップ線の半田付けによるハードウェア改造を行う場合に、ストラップ線の半田付け作業が困難となり、改造のための作業効率が著しく低下する。
（２）ＢＧＡ型デバイスに対して、ストラップ線の半田付けによるハードウェア改造を行う場合に、ストラップ線の半田付け作業が困難となり、改造のための作業効率が著しく低下する。
（３）オシロスコープやロジックアナライザを用いた装置回路のハードウェアデバッグ評価を行う時に、直接、外部接続端子へプローブを接触させることができず、信号のモニタを容易に行うことができない。
【０００６】
特にプリント基板上にＩＣパッケージが固定された後に、改造、あるいは測定作業を行う場合、ストラップ線の芯線をリードピンに対して接触及び固定させる必要があるが、通常、ストラップ線の芯線直径はミリ単位以下のオーダーとなるため、接触状態を安定させることが困難であった。
【０００７】
更に、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型パッケージを使用することで、外部接続端子数を飛躍的に増加させることも可能となったが、その場合においては、各外部接続端子がモールドケース下部に隠れてしまい、目視による確認すらできない状態である。
【０００８】
そこで本発明は上記課題に鑑み、基板上に固定された状態であっても、ストラップ線を容易に接続することができるＩＣパッケージを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するため本発明のＩＣパッケージは、半導体集積回路を含む複数の素子を内部に搭載したモールドケースから横方向に突き出された延長部と、延長部から下方に延びた下垂部と、下垂部から再び横方向に延長された端部とを備えた複数のリードピンを有するＩＣパッケージにおいて、下垂部には少なくとも１つの線材を挿入するための穴が形成されていることを特徴とする。
【００１０】
本発明のＩＣパッケージは基板に搭載され、端部が基板に対して半田付けされた状態であっても下垂部に形成された穴は配線用の線材を挿入することができる状態にある。このため、改造用配線を穴に差し込んで仮留めすることができ、配線とリードピンとの半田付けが容易となる。
【００１１】
また、線材は配線用ストラップ線であり、本発明のＩＣパッケージにおけるリードピンに形成された穴の径は線材の芯線の径よりも大きいものであってもよい。
【００１２】
本発明のＩＣパッケージは、半導体集積回路を含む複数の素子を内部に搭載したモールドケースの裏面に半田ボールを着設してバンプを形成したＢＧＡ型のＩＣパッケージにおいて、バンプに線材を挿入するための穴が形成されていることを特徴とする。
【００１３】
バンプに対して配線を半田付けするのはバンプが球形であるため、バンプに対してストラップ線を固定しづらく半田付けが困難である。しかしながら、本発明のバンプにはストラップを挿入するための穴が形成されているため、配線の先端をこの穴に差し込み仮留めすることで半田付けが容易となる。
【００１４】
また、本発明において、線材は配線用ストラップ線であり、バンプに形成された穴の径は線材の芯線の径よりも大きいものであってもよい。
【００１５】
また、本発明のＩＣパッケージは、マトリクス状に配列されたバンプのうち、外周部分に配列されたバンプに穴が形成されているものであってもよい。特に穴はモールドケースの外方向に向けて開口しているものであってもよい。この場合、ＩＣパッケージが基板に実装された状態であっても配線をバンプに半田付けすることができる。
【発明の効果】
【００１６】
本発明によれば、基板にＩＣパッケージが実装された状態であっても、改造用、検査用のストラップ線をリードピンに容易に半田付けすることができる。
【発明を実施するための最良の形態】
【００１７】
（第１の実施形態）
図１および図２に本実施形態のＩＣパッケージの外観斜視図を示す。図１はＱＦＰ型ＩＣパッケージであり、図２はＳＯＰ型ＩＣパッケージである。
【００１８】
ＩＣパッケージ１０ａ、１０ｂは、半導体集積回路を含む複数の素子を内部に搭載し、デバイスの外形を形成するモールドケース１と、モールドケース１内部に備えた半導体集積回路との外部接続端子、及びプリント基板との半田付け部分となる多数のリードピン２とを備える。
【００１９】
リードピン２は、図示されたように、モールドケース１から横方向に突き出された延長部１２ａと、延長部１２ａから下方に延びた下垂部１２ｂと、下垂部１２ｂから再び横方向に延長された端部１２ｃとを有し、下垂部１２ｂには本願発明の特徴であるストラップ挿入穴３が形成されている。ストラップ挿入穴３は、後述する改造用のストラップ線４を挿入するための穴であり、穴径ａはストラップ線４の芯線の直径よりも大きい。
【００２０】
次に、図３に、本実施形態のＩＣパッケージどうしをストラップ線で接続した改造例を示す。
【００２１】
図３（ａ）はＩＣパッケージ１０ａとストラップ線４とを接続した状態を示す側面図であり、図３（ｂ）はその上面図であり、接続先のＩＣパッケージ１０ｂも示している。
【００２２】
ＩＣパッケージ１０ａ、１０ｂは既にプリント基板（不図示）上に実装された状態にある。すわなち、ＩＣパッケージ１０ａ、１０ｂはリードピン２の端部１２ｃがプリント基板に形成された配線パターンに半田付けされている。一方、下垂部１２ｂに形成されたストラップ挿入穴３は、プリント基板に実装された状態であってもモールドケース１の側方からストラップ線４を挿入可能な状態にある。この状態でＩＣパッケージ１０ａのリードピン２ｗとＩＣパッケージ１０ｂのリードピン２ｘとをストラップ線４で接続する改造を行う。
【００２３】
このとき、ストラップ線４をＩＣパッケージ１０ａのリードピン２ｗに半田付けする前に、ストラップ線４の芯線をリードピン２ｗに対して接触及び固定させる必要があるが、通常、ストラップ線４の芯線直径はミリ単位以下のオーダーとなるため、接触状態を安定させることが困難である。そこで、本発明によるＩＣパッケージ１０ａでは、リードピン２に備えられた穴径ａのストラップ挿入穴３にストラップ線４をあらかじめ挿入しておき、リードピン２ｗに対して固定させておく。この状態であれば、手を離しても、ストラップ線４はリードピン２ｗに固定される。したがって、半田融解による表面張力の影響や、手ぶれによる両者のズレや不安定感を排除し、半田付けを効率的に行うことが可能となる。
【００２４】
ところで、特許文献１に開示されたＩＣパッケージ１３の外部リード１９にも、本実施形態のように貫通穴２０ａが形成されている。しかしながら、特許文献１のＩＣパッケージ１３は、ＩＣパッケージ１２の外部リード１８を貫通させるためのものであるため、基板にＩＣパッケージ１２、１３を積層して実装した後は、貫通穴２０ａは外部リード１８に塞がれてしまっている。このため、本願発明のように貫通穴２０ａを改造や測定のためのストラップの挿入穴として使用することはできない。
【００２５】
以上のように本実施形態によれば、ＩＣパッケージＩＣのリードピンに対して、ストラップ線の芯線を固定させる際に、半田融解の表面張力の影響や、手ぶれの影響を排除することができる。また、リードピン幅及びリードピン間隔が狭く、通常ではストラップ線の引き出しが行えなかったＩＣパッケージに対しても、ストラップ線の接続を可能となる。これらによって、プリント基板上に実装されたＩＣパッケージに対して、ストラップ線によるハードウェア改造の容易性を向上させることができる。また、オシロスコープやロジックアナライザのプローブを接触させることが困難で、信号のモニタができなかったＩＣパッケージに対して、リードピンから引き出したストラップ線に接触させて信号をモニタすることが可能となり、デバッグ容易性を向上させることができる。
【００２６】
なお、本実施形態では下垂部１２ｂにストラップ挿入穴３が形成された例を示したが、これに限定されるものではなく、延長部１２ａに形成されているものであってもよい。また、ストラップ挿入穴３の形状は円形に限定されるものではなく、矩形等の多角形であってもよい。
（第２の実施形態）
図４および図５に本実施形態のＩＣパッケージの外観斜視図を示す。図４はＱＦＰ型ＩＣパッケージであり、図５はＳＯＰ型ＩＣパッケージである。
【００２７】
本実施形態のＩＣパッケージ１１０ａ、１１０ｂは各リードピン１０２の下垂部１１２ｂにストラップ挿入穴１０３が２つ形成されている点以外の基本的な構成は第１の実施形態のＩＣパッケージと同様であるため、詳細の説明は省略する。
【００２８】
本実施形態のＩＣパッケージ１１０ａ、１１０ｂはストラップ線を２本用いる改造に適している。
【００２９】
図６に、本実施形態のＩＣパッケージどうしをストラップ線で接続した改造例を示す。
【００３０】
図６（ａ）はＩＣパッケージ１１０ａとストラップ線１０４とを接続した状態を示す側面図であり、図６（ｂ）はその上面図であり、接続先の他の２つのＩＣパッケージも示している。
【００３１】
この例では、ＩＣパッケージ１１０ａのリードピン１０２ｗを接続先の２つのＩＣパッケージ１１０のリードピン１０２ｘとリードピン１０２ｙに接続するために２本のストラップ線１０４ａ、１０４ｂを用いて改造を行うものとする。
【００３２】
従来、リードピンに２本のストラップ線を半田付けする場合、１本目のストラップ線をリードピンに半田付けした後に、２本目のストラップ線を更に半田付けしようとすると、リードピンと１本目のストラップ線１０４を固定していた半田が融解してしまうため、先に半田付けされていた１本目のストラップ線が外れてしまうといった問題があった。
【００３３】
一方、本実施形態の場合、リードピン１０２に形成された穴径ａの２つのストラップ挿入穴１０３に、２本のストラップ線１０４ａ、１０４ｂをそれぞれあらかじめ挿入しておき、リードピン１０２ｗに対して２本同時に固定させておく。この状態であれば、ストラップ線１０４ａ、１０４ｂから手を離しても、２本のストラップ線１０４ａ、１０４ｂはリードピン１０２ｗに固定されたままの状態を維持できる。これにより、１つのリードピン１０２に対して、２本のストラップ線１０４ａ、１０４ｂを容易に半田付け可能となる。
【００３４】
なお、本実施形態では、ストラップ挿入穴１０３が２つ形成された例を示したが、３つ以上形成されているものであってもよい。また、ストラップ挿入穴１０３がリードピン１０２の長手方向、すわなち、縦方向に配列された例を示したが、場合によっては横方向に配列されているものであってもよい。さらに、複数形成されたストラップ挿入穴１０３の穴径は全て同じであってもよいし、異なる径のものであってもよい。また、複数形成されたストラップ挿入穴１０３は、下垂部１１２ｂの他、延長部１１２ａに形成されているものであってもよい。
（第３の実施形態）
図７に、本実施形態のＢＧＡ型のＩＣパッケージどうしをストラップ線で接続した改造例を示す。
【００３５】
図７（ａ）はＩＣパッケージ２１０ａとストラップ線４とを接続した状態を示す側面図であり、図７（ｂ）はその上面透視図であり、接続先の他の２つのＩＣパッケージも示している。
【００３６】
本実施形態のＢＧＡ型のＩＣパッケージ２１０は、その裏面にバンプ２０９がマトリクス状に配置されている。これらバンプ２０９のうち、モールドケース２０１の外周に沿って配列されるバンプ２０９に対して穴径ａ、挿入長ｂのストラップ挿入穴２０３が形成されている。各バンプ２０９に形成されたストラップ挿入穴２０３は、モールドケース２０１の外側方向に向けて開口するように形成されており、ストラップ挿入穴２０３の穴径ａはストラップ線２０４の芯線の直径よりも大きい。また、ストラップ挿入穴２０３は、挿入長ｂの非貫通の穴である。挿入長ｂは挿入されたストラップ線２０４の芯線を、半田付けが終了するまで仮に固定することができる程度の長さとする。
【００３７】
図７の例では、ＩＣパッケージ２１０のリードピン２０９ｗを接続先のＩＣパッケージ２１０のリードピン２０９ｘに接続するためにストラップ線２０４を用いて改造を行うものとする。
【００３８】
通常、ＢＧＡ型ＩＣパッケージの外部接続端子リードピンはモールドケースの下部に隠れてしまうため、ストラップ線の芯線を固定させ、半田付けを行うことは困難であるが、このケースにおけるバンプは、モールドケース１の外周に沿って、一番外側に配列されているため、デバイス側面から、ストラップ線を接触させることは比較的容易である。ただし、バンプは球状であるため、ストラップ線の芯線を固定させ、所望のバンプに対して半田付けを行うのはやはり困難である。
【００３９】
これに対して本実施形態のＩＣパッケージ２１０は、バンプ２０９にストラップ挿入穴２０３が形成されているため、ストラップ線の半田付けが容易となる。すわなち、バンプ２０９ｗのストラップ挿入穴２０３にあらかじめストラップ線２０４ａを挿入しておき、リードピン２０９ｗに対してストラップ線２０４を固定させておく。この状態であれば手を離しても、ストラップ線２０４ａはリードピン２０９ｗに固定されたままとなる。そして、この状態であれば、ＢＧＡ型パッケージであっても、半田付けによるストラップ線の固定が容易となる。ＳＯＰ型のＩＣパッケージ２１０に対するストラップ線２０４ｂによる接続も同様である。ＩＣパッケージ２１０ａのバンプ２０９ｚのストラップ挿入穴２０３にストラップ線２０４ｂを挿入して仮に固定しておいてから半田付けすることで容易に接続可能となる。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１の実施形態におけるＱＦＰ型ＩＣパッケージの外観斜視図である。
【図２】本発明の第１の実施形態におけるＳＯＰ型ＩＣパッケージの外観斜視図である。
【図３】本発明の第１の実施形態のＩＣパッケージをストラップ線を用いて他のＩＣパッケージと接続した改造例を示す模式図である。
【図４】本発明の第２の実施形態におけるＱＦＰ型ＩＣパッケージの外観斜視図である。
【図５】本発明の第２の実施形態におけるＳＯＰ型ＩＣパッケージの外観斜視図である。
【図６】本発明の第２の実施形態のＩＣパッケージをストラップ線を用いて他のＩＣパッケージと接続した改造例を示す模式図である。
【図７】本発明の第３の実施形態のＩＣパッケージをストラップ線を用いて他のＩＣパッケージと接続した改造例を示す模式図である。
【符号の説明】
【００４１】
１    モールドケース
２    リードピン
２ａ    延長部
２ｂ    下垂部
２ｃ    端部
３    ストラップ挿入穴
４    ストラップ線
１０ａ、１０ｂ    ＩＣパッケージ
【図１】
2007335579.tif 000003
【図２】
2007335579.tif 000004
【図３】
2007335579.tif 000005
【図４】
2007335579.tif 000006
【図５】
2007335579.tif 000007
【図６】
2007335579.tif 000008
【図７】
2007335579.tif 000009