(57)【要約】【課題】高周波数帯部分に対しても十分な利得制御範囲を確保すること等ができる利得制御回路を提供することを課題とする。【解決手段】入力端子ＩＮと出力端子ＯＵＴとの間に配置された第１のダイオードＤ１及び第２のダイオードＤ２と、第１のダイオードＤ１の前段と接地点Ｇ１との間に配置された第３のダイオードＤ３と、第２のダイオードＤ２の後段と接地点Ｇ２との間に配置された第４のダイオードＤ４とを備える。第３のダイオードＤ３の前段を電源端子Ｖｃに接続し、第３のダイオードＤ３の後段と４のダイオードＤ４の前段とを接続し、第１のダイオードＤ１の前段と電源端子Ｖｃとを可変抵抗Ｒ３を介して接続し、第１のダイオードＤ１及び第２のダイオードＤ２の相互間を、コンデンサＣ６を介して接地点Ｇ５に接続した。【選択図】        図１
2007081523.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子との間に配置された第１の整流手段及び第２の整流手段と、
前記第１の整流手段の前段と接地点との間に配置された第３の整流手段と、
前記第２の整流手段の後段と接地点との間に配置された第４の整流手段とを備え、
前記第３の整流手段の前段を電源端子に接続し、
前記第３の整流手段の後段と前記第４の整流手段の前段とを接続し、
前記第１の整流手段の前段と前記電源端子とを可変抵抗を介して接続し、
前記第１の整流手段及び前記第２の整流手段の相互間を、容量を介して接地点に接続したこと、
を特徴とする利得制御回路。
【請求項２】
前記第１の整流手段、前記第２の整流手段、前記第３の整流手段、又は、前記第４の整流手段の少なくとも一つは、ＰＩＮダイオードであること、
を特徴とする請求項１に記載の利得制御回路。
【請求項３】
前記第１の整流手段を、抵抗、容量、又は、インダクタのうち、少なくとも２つを相互に並列接続して構成したこと、
を特徴とする請求項１又は２に記載の利得制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅装置等に組み込まれるものであって、信号の利得制御を行うための利得制御回路に関する。
【背景技術】
【０００２】
従来から、ＣＡＴＶの共聴システムにおいてテレビ信号を増幅するための増幅装置が提案されている。このような増幅装置には、一般に、テレビ信号を増幅するための主増幅回路に加えて、この主増幅回路による利得を調整するための利得制御回路が設けられている。この利得制御回路は、制御方式によって、自動利得制御回路（ＡＧＣ：Auto Gain Control）と手動利得制御回路（ＭＧＣ：Manual Gain Control）とに大別される。このうち、自動利得制御回路は、主増幅回路の出力からパイロット信号を抽出し、このパイロット信号のレベルに応じて主増幅回路における減衰度を調整することにより、この主増幅回路の利得を自動的に制御する。また、手動利得制御回路は、主増幅回路における減衰度が所定の減衰度になるよう、この主増幅回路の利得を手動で設定して制御する（例えば、特許文献１参照）。
【０００３】
このような従来の利得制御回路の回路図を図１３に示す。この従来の利得制御回路１００は、３個のＰＩＮダイオード（p-intrinsic-n Diode)を用いた回路であって、入力端子Ｉｎと出力端子ＯＵＴとの間に、コンデンサＣ１０１、Ｃ１０２、第１のダイオードＤ１０１、及び、コンデンサＣ１０３を直列接続して構成されている。そして、第１のダイオード１０１のアノードと接地点（基準電位点。以下同じ）Ｇ１０１との間には、第２のダイオードＤ１０２及びコンデンサＣ１０４が直列接続されている。また、第１のダイオードＤ１０１のカソードと接地点Ｇ１０２との間には、第３のダイオードＤ１０３及びコンデンサＣ１０５が直列接続され、コンデンサＣ１０３の前段と接地点Ｇ１０３との間には、抵抗Ｒ１０１が接続されている。さらに、電源端子Ｖｃと第２のダイオードＤ１０２との間には抵抗Ｒ１０２、電源端子Ｖｃと接地点Ｇ１０５との間にはコンデンサＣ１０６が接続され、また、電源端子Ｖｃと接地点Ｇ１０４との間には可変抵抗Ｒ１０３がそれぞれ接続されている。また、第１のダイオードＤ１０１のアノードと可変抵抗Ｒ１０３とはインダクタＬ１００を介して接続され、可変抵抗Ｒ１０３と接地点Ｇ１０６との間にはコンデンサＣ１０７が接続されている。
【０００４】
【特許文献１】特開平２−１６２９１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このような従来の利得制御回路１００においては、比較的低い周波数帯のテレビ信号に対しては十分な利得制御範囲を確保することができていた。しかしながら、比較的高い周波数帯のテレビ信号に対しては、利得制御範囲が狭くなるという問題があった。
【０００６】
図１４は、従来の利得制御回路１００の利得特性を示すグラフである。ここでは、横軸に信号周波数、縦軸に信号レベルを示す。このグラフにおいて、最大利得時のゲインと最小利得時のゲインとの間の幅が、利得制御範囲Ｗ’であり、この利得制御範囲Ｗ’が、周波数が高くになるにつれて徐々に狭くなっている。例えば、ＢＳ／ＣＳ信号のコンバータ帯域である２．１５ＧＨｚ近辺やそれ以上の帯域の信号に対しては、極めて狭い利得制御範囲Ｗ’しか得られないことが判る。従って、高周波数帯域の信号に対しては利得制御を十分に行うことができない場合が生じ得る等の問題があった。
【０００７】
本発明は、上記に鑑みてなされたものであって、高周波数帯部分に対しても十分な利得制御範囲を確保すること等ができる利得制御回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、請求項１に記載の本発明は、入力端子と出力端子との間に配置された第１の整流手段及び第２の整流手段と、前記第１の整流手段の前段と接地点との間に配置された第３の整流手段と、前記第２の整流手段の後段と接地点との間に配置された第４の整流手段とを備え、前記第３の整流手段の前段を電源端子に接続し、前記第３の整流手段の後段と前記第４の整流手段の前段とを接続し、前記第１の整流手段の前段と前記電源端子とを可変抵抗を介して接続し、前記第１の整流手段及び前記第２の整流手段の相互間を、容量を介して接地点に接続したことを特徴とする。
【０００９】
また、請求項２に記載の本発明は、請求項１に記載の本発明において、前記第１の整流手段、前記第２の整流手段、前記第３の整流手段、又は、前記第４の整流手段の少なくとも一つは、ＰＩＮダイオードであることを特徴とする。
【００１０】
また、請求項３に記載の本発明は、請求項１又は２に記載の本発明において、前記第１の整流手段を、抵抗、容量、又は、インダクタのうち、少なくとも２つを相互に並列接続して構成したことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、利得制御回路の高周波数帯域における利得制御範囲を大幅に向上させることができ、高周波数帯域の信号に対しても利得制御を十分に行うことができる。また、信号ロスを生じさせることなく、利得制御範囲を向上させることができるので、大きな利得効果を得ることができる。さらに、従来の利得制御回路に対して容量を増やすだけでよく、回路構成が複雑化することも回避できると共に、製造コストの上昇を抑えることができる。
【発明を実施するための最良の形態】
【００１２】
以下に添付図面を参照して、この発明に係る利得制御回路の各実施の形態を詳細に説明する。まず、〔I〕各実施の形態に共通の基本的概念を説明した後、〔II〕各実施の形態の具体的内容について説明し、〔III〕最後に、各実施の形態に対する変形例について説明する。
【００１３】
〔I〕各実施の形態に共通の基本的概念
まず、各実施の形態に共通の基本的概念について説明する。各実施の形態に係る利得制御回路は、任意の電子機器に組み込まれ、任意の信号の利得を制御するものである。この電子機器としては、例えば、ＣＡＴＶの共聴システムにおけるテレビ信号の増幅装置（ブースター）や、屋外の光ケーブルにて伝送された光信号を電気信号に変換して屋内の同軸ケーブル等に送出する光受信機を挙げることができる。また、信号としては、例えば、テレビ信号を挙げることができる。
【００１４】
この利得制御回路の特徴の一つは、入力端子と出力端子との間に配置された第１の整流手段と第２の整流手段との相互間を、容量を介して接地点に接続したことにある。ここで、整流手段としては、ＰＩＮダイオードの如きダイオードや、このダイオードに対する等価回路を用いることができる。このような構成によれば、信号の高周波数帯域部分の利得制御範囲を広げることができると共に、その損失を少なくことができる。この詳細は、以下の各実施の形態で詳細に説明する。
【００１５】
〔II〕各実施の形態の具体的内容
以下、利得制御回路の各実施の形態の具体的内容について説明する。ただし、特に説明なき構成については、従来の利得制御回路と同様の構成と取ることができる。
【００１６】
〔実施の形態１〕
まず、実施の形態１について説明する。図１は、実施の形態１に係る利得制御回路の回路図である。この図１に示すように、利得制御回路１は、４個のＰＩＮダイオードを用いた利得制御回路であって、入力端子ＩＮと出力端子ＯＵＴとの間に、コンデンサ（直流阻止コンデンサ）Ｃ１、Ｃ２、第１のダイオードＤ１、第２のダイオードＤ２、及び、コンデンサ（直流阻止コンデンサ）Ｃ３を直列接続して構成されている。これら第１のダイオードＤ１と第２のダイオードＤ２とは、相互に同極性方向になるように配置されている。
【００１７】
この第１のダイオードＤ１のアノード（前段。以下同じ）と接地点Ｇ１との間には、第３のダイオードＤ３及びコンデンサＣ４が直列接続されており、この第３のダイオードＤ３は、第１のダイオードＤ１に対して異極性方向になるように配置されている。また、第２のダイオードＤ２のカソード（後段。以下同じ）と接地点Ｇ２との間には、第４のダイオードＤ４及びコンデンサＣ５が直列接続されており、この第４のダイオードＤ４は、第２のダイオードＤ２に対して異極性方向になるように配置されている。また、これら第３のダイオードＤ３のカソードと第４のダイオードＤ４のアノードとは、相互に接続されている。
【００１８】
さらに、第２のダイオードＤ２のカソードと接地点Ｇ３との間には、抵抗Ｒ１が接続されている。また、電源端子Ｖｃと第３のダイオードＤ３との間には抵抗Ｒ２、電源端子Ｖｃと接地点Ｇ４との間には可変抵抗Ｒ３がそれぞれ接続され、第１のダイオードＤ１のアノードと可変抵抗Ｒ３とはインダクタＬ１を介して接続されている。
【００１９】
ここで、利得制御回路１は、従来の利得制御回路と異なり、コンデンサＣ６を備えて構成されている。このコンデンサＣ６は、特許請求の範囲における容量に対応するもので、第１のダイオードＤ１のカソードと第２のダイオードＤ２のアノードとの間に接続されると共に、接地点Ｇ５に接続されている。すなわち、第１のダイオードＤ１及び第２のダイオードＤ２の相互間が、コンデンサＣ６を介して接地点Ｇ５に接続されている。また、電源端子Ｖｃと接地点Ｇ６との間にはコンデンサＣ７、可変抵抗Ｒ３と接地点Ｇ７との間にはコンデンサＣ８がそれぞれ接続されている。
【００２０】
次に、このように構成された利得制御回路１による利得特性について説明する。この利得特性は、従来の利得制御回路の利得特性に比べて、高周波数帯部分に対しても利得制御範囲が比較的広い点において相違する。この利得制御範囲の広さは、コンデンサＣ６の静電容量に応じて異なる。以下では、コンデンサＣ６の静電容量を、０．５、１、及び、１．５ｐＦ（ピコファラッド）とした場合について説明する。図２は、本実施の形態１に係る利得制御回路１の利得特性を示すグラフであり、コンデンサＣ６の静電容量が０．５ｐＦである場合のグラフ、図３は、コンデンサＣ６の静電容量が１ｐＦである場合のグラフ、図４は、コンデンサＣ６の静電容量が１．５ｐＦである場合のグラフである。これら図２〜４において、横軸に信号の周波数、縦軸に信号のレベルを示す。
【００２１】
これら図２〜４に示すように、最大利得時のゲインと最小利得時のゲインとの間の幅、すなわち利得制御範囲Ｗのうち、特に高周波数帯域の範囲Ｗが、上述した図１４の従来の利得制御回路の利得制御範囲に比べて、大幅に改善されていることが判る。例えば、３ＧＨｚ近辺の信号に対しては、図１４では約９ｄＢであるのに対して、図２では約１４ｄＢ（約１．６倍）、図３では約２１ｄＢ（約２．３倍）、図４では約２０ｄＢ（２．２倍）になっている。
【００２２】
このように実施の形態１によれば、利得制御回路１の高周波数帯域における利得制御範囲Ｗを大幅に向上させることができ、高周波数帯域の信号に対しても利得制御を十分に行うことができる。さらに、従来の利得制御回路に対する具体的な追加構成は、ダイオードＤ２とコンデンサＣ６のみであり、信号ロスを生じさせる負荷要素を追加していないため、信号ロスを生じさせることがない。
【００２３】
〔実施の形態２〕
次に、実施の形態２について説明する。この実施の形態２は、実施の形態１に対して、第１のダイオードを等価回路に置換した形態である。ただし、特に説明なき構成については、実施の形態１と同様であり、実施の形態１と略同一の構成の一部については、実施の形態１の説明中に使用した符号と同一の名称又は符号を付する。
【００２４】
図５は、実施の形態２に係る利得制御回路の回路図である。この図５に示すように、利得制御回路２は、基本的には図１の実施の形態１の利得制御回路１と同様に構成されており、その第１のダイオードＤ１を等価回路２ａによって置換して構成されている。この等価回路２ａは、抵抗Ｒ４と、この抵抗Ｒ４に対して並列に配置されたコンデンサＣ７とを備えて構成されている。
【００２５】
次に、このように構成された利得制御回路２による利得特性について説明する。ここでは、コンデンサＣ６の静電容量を０．５ｐＦ、コンデンサＣ７の静電容量を０．５ｐＦ、抵抗Ｒ４を１００Ωとした場合について説明する。図６は、本実施の形態２に係る利得制御回路２の利得特性を示すグラフである。ここで、等価回路２ａを設けた場合には、従来の利得制御回路の利得特性自体が図１４に示したものとは異なるため、ここでは参考のために、等価回路２ａを用いた従来の利得制御回路の利得特性も示す。図６において、破線が従来の利得制御回路の利得特性、実線が実施の形態２に係る利得制御回路２の利得特性である。
【００２６】
この図６に示すように、利得制御範囲Ｗのうち、特に高周波数帯域の範囲が、破線で示した従来の利得制御回路の利得制御範囲Ｗ’に比べて、大幅に改善されていることが判る。例えば、３ＧＨｚ近辺の信号に対しては、従来の利得制御回路では約６ｄＢであるのに対して、実施の形態２に係る利得制御回路２では約１４ｄＢ（約２．３倍）になっている。
【００２７】
このように実施の形態２によれば、第１のダイオードＤ１を抵抗Ｒ４及びコンデンサＣ７を用いた等価回路２ａに置換した場合においても、利得制御回路２の高周波数帯域における利得制御範囲Ｗを大幅に向上させることができ、高周波数帯域の信号に対しても利得制御を十分に行うことができる。さらに、従来の利得制御回路に対する具体的な追加構成は、コンデンサのみであり、信号ロスを生じさせる負荷要素を追加していないため、信号ロスを生じさせることがない。
【００２８】
〔実施の形態３〕
次に、実施の形態３について説明する。この実施の形態３は、実施の形態２に対して、等価回路の構成を変更等した形態である。ただし、特に説明なき構成については、実施の形態２と同様であり、実施の形態２と略同一の構成の一部については、実施の形態２の説明中に使用した符号と同一の名称又は符号を付する。
【００２９】
図７は、実施の形態３に係る利得制御回路の回路図である。この図７に示すように、利得制御回路３は、基本的には図５の実施の形態２の利得制御回路２と同様に構成されており、第１のダイオードＤ１に代えて等価回路３ａを備えて構成されている。ここで、等価回路３ａは、抵抗Ｒ４と、この抵抗Ｒ４に対して並列に配置されたインダクタＬ２とを備えて構成されている。
【００３０】
次に、このように構成された利得制御回路３による利得特性について説明する。ここでは、コンデンサＣ６の静電容量を０．５ｐＦ、抵抗Ｒ４を１００Ω、インダクタを１０ｍＨとした場合について説明する。図８は、本実施の形態３に係る利得制御回路３の利得特性を示すグラフであり、破線が等価回路３ａを用いた従来の利得制御回路の利得特性、実線が実施の形態３に係る利得制御回路３の利得特性である。
【００３１】
この図８に示すように、周波数が高くなるにつれてゲイン信号のロスが増えているものの、利得制御範囲Ｗのうち、特に高周波数帯域の範囲が、破線で示した従来の利得制御回路の利得制御範囲Ｗ’に比べて、大幅に改善されていることが判る。例えば、３ＧＨｚ近辺の信号に対しては、従来の利得制御回路では約８ｄＢであるのに対して、実施の形態３に係る利得制御回路３では約１３ｄＢ（約１．６倍）になっている。
【００３２】
このように実施の形態３によれば、第１のダイオードＤ１を抵抗Ｒ４及びインダクタＬ２を用いた等価回路３ａに置換した場合においても、利得制御回路３の高周波数帯域における利得制御範囲Ｗを大幅に向上させることができ、高周波数帯域の信号に対しても利得制御を十分に行うことができる。
【００３３】
〔実施の形態４〕
次に、実施の形態４について説明する。この実施の形態４は、実施の形態３に対して、等価回路にさらにコンデンサを追加した形態である。ただし、特に説明なき構成については、実施の形態３と同様であり、実施の形態３と略同一の構成の一部については、実施の形態３の説明中に使用した符号と同一の名称又は符号を付する。
【００３４】
図９は、実施の形態４に係る利得制御回路の回路図である。この図９に示すように、利得制御回路４は、基本的には図７の実施の形態３の利得制御回路と同様に構成されており、第１のダイオードＤ１に代えて等価回路４ａを備えて構成されている。ここで、等価回路４ａは、抵抗Ｒ４及びインダクタＬ２に加えて、これら抵抗及びインダクタと並列に接続されたコンデンサＣ７を備えて構成されている。
【００３５】
次に、このように構成された利得制御回路４による利得特性について説明する。ここでは、コンデンサＣ６の静電容量を０．５ｐＦ、コンデンサＣ７の静電容量を０．５ｐＦ、抵抗Ｒ４を１００Ω、インダクタを１０ｍＨとした場合について説明する。図１０は、本実施の形態４に係る利得制御回路４の利得特性を示すグラフであり、破線が等価回路を用いた従来の利得制御回路の利得特性、実線が実施の形態４に係る利得制御回路４の利得特性である。
【００３６】
この図１０に示すように、周波数が高くなるにつれてゲイン信号のロスが増えているものの、利得制御範囲Ｗのうち、特に高周波数帯域の範囲が、破線で示した従来の利得制御回路の利得制御範囲Ｗ’に比べて、大幅に改善されていることが判る。例えば、３ＧＨｚ近辺の信号に対しては、従来の利得制御回路では約７ｄＢであるのに対して、実施の形態４に係る利得制御回路４では約１７ｄＢ（約２．４倍）になっている。
【００３７】
このように実施の形態４によれば、第１のダイオードＤ１を抵抗Ｒ４、インダクタＬ２、及び、コンデンサＣ７を用いた等価回路４ａに置換した場合においても、利得制御回路４の高周波数帯域における利得制御範囲Ｗを大幅に向上させることができ、高周波数帯域の信号に対しても利得制御を十分に行うことができる。
【００３８】
〔実施の形態５〕
次に、実施の形態５について説明する。この実施の形態５は、実施の形態２に対して、さらにコンデンサを追加した形態である。ただし、特に説明なき構成については、実施の形態２と同様であり、実施の形態２と略同一の構成の一部については、実施の形態２の説明中に使用した符号と同一の名称又は符号を付する。
【００３９】
図１１は、実施の形態５に係る利得制御回路の回路図である。この図１１に示すように、利得制御回路５は、基本的には図５の実施の形態２の利得制御回路２と同様に構成されており、抵抗Ｒ４及びインダクタＣ７からなる等価回路５ａを備えて構成されている。
【００４０】
次に、このように構成された利得制御回路５による利得特性について説明する。ここでは、コンデンサＣ６の静電容量を、０．５ｐＦとした場合と、１ｐＦとした場合について説明する。図１２は、本実施の形態５に係る利得制御回路５の利得特性を示すグラフであり、破線が等価回路５ａを用いた従来の利得制御回路の利得特性、実線が実施の形態５に係る利得制御回路５の利得特性である。
【００４１】
この図１２に示すように、周波数が高くなるにつれてゲイン信号のロスが増えているものの、利得制御範囲Ｗ１（静電容量＝０．５ｐＦの場合）や得制御範囲Ｗ２（静電容量＝１ｐＦの場合）のうち、特に高周波数帯域の範囲が、破線で示した従来の利得制御回路の利得制御範囲Ｗ’に比べて、大幅に改善されていることが判る。例えば、３ＧＨｚ近辺の信号に対しては、従来の利得制御回路では約７ｄＢであるのに対して、実施の形態５に係る利得制御回路５では、コンデンサＣ６の静電容量を０．５ｐＦとした場合には約１４ｄＢ（約２倍）、１ｐＦとした場合には約１１ｄＢ（約１．６倍）になっている。
【００４２】
このように実施の形態５によれば、第１のダイオードＤ１を抵抗Ｒ４及びコンデンサＣ７を用いた等価回路５ａに置換した場合においても、利得制御回路５の高周波数帯域における利得制御範囲Ｗを大幅に向上させることができ、高周波数帯域の信号に対しても利得制御を十分に行うことができる。
【００４３】
〔III〕実施の形態に対する変形例
以上、本発明の各実施例について説明したが、本発明の具体的な構成及び方法は、特許請求の範囲に記載した各発明の技術的思想の範囲内において、任意に改変及び改良することができる。以下、このような変形例について説明する。
【００４４】
（解決しようとする課題や発明の効果について）
また、本発明が解決しようとする課題や発明の効果は、上記した内容に限定されるものではなく、本発明によって、上記に記載されていない課題を解決したり、上記に記載されていない効果を奏することもでき、また、記載されている課題の一部のみを解決したり、記載されている効果の一部のみを奏することがある。例えば、高周波数帯域の信号に対する利得制御幅が十分に確保できない場合であっても、利得制御範囲が従来に比べて僅かにでも改善されている限りにおいて、本発明の課題は達成されている。
【００４５】
この他、上記文書中や図面中で示した各部の具体的数値等については、あくまで例示であり、特記する場合を除いて任意に変更することができる。例えば、コンデンサの静電容量は任意に変更することができる。また、実施の形態２以降に示すダイオードＤ１の置換回路は、その他のダイオードＤ２等にも適用することができる。
【産業上の利用可能性】
【００４６】
以上のように、本発明に係る利得制御回路は、テレビ信号等の各種の信号の利得を自動又は手動で制御するために有用であり、特に、高周波数帯域の信号に対して十分な利得制御幅を確保しつつ利得制御を行うことに優れている。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施の形態１に係る利得制御回路の回路図である。
【図２】実施の形態１に係る利得制御回路（静電容量＝０．５ｐＦ）の利得特性を示すグラフである。
【図３】実施の形態１に係る利得制御回路（静電容量＝１ｐＦ）の利得特性を示すグラフである。
【図４】実施の形態１に係る利得制御回路（静電容量＝１．５ｐＦ）の利得特性を示すグラフである。
【図５】実施の形態２に係る利得制御回路の回路図である。
【図６】実施の形態２に係る利得制御回路の利得特性を示すグラフである。
【図７】実施の形態３に係る利得制御回路の回路図である。
【図８】実施の形態３に係る利得制御回路の利得特性を示すグラフである。
【図９】実施の形態４に係る利得制御回路の回路図である。
【図１０】実施の形態４に係る利得制御回路の利得特性を示すグラフである。
【図１１】実施の形態５に係る利得制御回路の回路図である。
【図１２】実施の形態５に係る利得制御回路の利得特性を示すグラフである。
【図１３】従来の利得制御回路の回路図である。
【図１４】従来の利得制御回路の利得特性を示すグラフである。
【符号の説明】
【００４８】
１〜５、１００  利得制御回路
２ａ〜５ａ  等価回路
ＩＮ  入力端子
ＯＵＴ  出力端子
Ｖｃ  電源端子
Ｄ１〜Ｄ４、Ｄ１０１〜Ｄ１０４  ダイオード
Ｒ１〜Ｒ４、Ｒ１０１〜Ｒ１０３  抵抗
Ｃ１〜Ｃ９、Ｃ１０１〜Ｃ１０５  コンデンサ
Ｌ１、Ｌ２、Ｌ１００  インダクタ
Ｇ１〜Ｇ７、Ｇ１０１〜Ｇ１０４  接地点
Ｗ、Ｗ’  利得制御範囲
【図１】
2007081523.tif 000003
【図２】
2007081523.tif 000004
【図３】
2007081523.tif 000005
【図４】
2007081523.tif 000006
【図５】
2007081523.tif 000007
【図６】
2007081523.tif 000008
【図７】
2007081523.tif 000009
【図８】
2007081523.tif 000010
【図９】
2007081523.tif 000011
【図１０】
2007081523.tif 000012
【図１１】
2007081523.tif 000013
【図１２】
2007081523.tif 000014
【図１３】
2007081523.tif 000015
【図１４】
2007081523.tif 000016