(57)【要約】【課題】アイランド上に搭載した半導体素子をリード端子と電気的に接続し、これらをモールド樹脂により、アイランドの下面およびリード端子の下面が露出するように封止し、この露出面にて外部基材とはんだ付けされる半導体装置において、アイランドのはんだ高さの影響を受けることなく、電極部であるリード端子と外部基材とのはんだ高さを確保する。【解決手段】アイランド１０の上面１１に搭載された半導体素子２０と、アイランド１０の周囲に配置され半導体素子２０と電気的に接続されたリード端子３０とがモールド樹脂４０にて封止されており、モールド樹脂４０の下面４２からアイランド１０の下面１２およびリード端子３０の下面３２が露出しており、これら露出面１２、３２にて外部基材とはんだ付けがなされるようになっている半導体装置１００において、アイランド１０の下面１２が、リード端子３０の下面３２よりも下方に突出している。【選択図】図１
2007150045.tif 000002
【特許請求の範囲】
【請求項１】
アイランド（１０）と、前記アイランド（１０）の上面（１１）に搭載された半導体素子（２０）と、前記アイランド（１０）の周囲に配置され前記半導体素子（２０）と電気的に接続されたリード端子（３０）とを備え、
前記アイランド（１０）、前記リード端子（３０）および前記半導体素子（２０）がモールド樹脂（４０）にて封止されており、
前記モールド樹脂（４０）の下面（４２）から前記アイランド（１０）の下面（１２）および前記リード端子（３０）の下面（３２）が露出しており、
これらアイランド（１０）の下面（１２）および前記リード端子（３０）の下面（３２）にて外部基材（２００）とはんだ付けがなされるようになっている半導体装置において、
前記アイランド（１０）の下面（１２）が、前記リード端子（３０）の下面（３２）よりも下方に突出していることを特徴とする半導体装置。
【請求項２】
前記アイランド（１０）の下面（１２）には、溝（１２ａ）が形成され、この溝（１２ａ）には前記モールド樹脂（４０）が埋め込まれていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記アイランド（１０）の上面（１１）と前記リード端子（３０）の上面（３１）とは、同一平面に位置し、
前記リード端子（３０）を前記アイランド（１０）よりも薄いものとすることにより、前記アイランド（１０）の下面（１２）が、前記リード端子（３０）の下面（３２）よりも下方に突出していることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
アイランド（１０）と、前記アイランド（１０）の上面（１１）に搭載された半導体素子（２０）と、前記半導体素子（２０）と電気的に接続されたリード端子（３０）とを備え、
前記アイランド（１０）、前記リード端子（３０）および前記半導体素子（２０）がモールド樹脂（４０）にて封止されており、
前記モールド樹脂（４０）の下面（４２）から前記アイランド（１０）の下面（１２）および前記リード端子（３０）の下面（３２）が露出しており、
これらアイランド（１０）の下面（１２）および前記リード端子（３０）の下面（３２）にて外部基材（２００）とはんだ付けがなされるようになっている半導体装置において、
前記モールド樹脂（４０）の下面（４２）には、前記モールド樹脂（４０）を前記アイランド（１０）の下面（１２）および前記リード端子（３０）の下面（３２）よりも下方に突出させた突出部（４３）が形成されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アイランド上に搭載した半導体素子をリード端子と電気的に接続し、これらをモールド樹脂により、アイランドの下面およびリード端子の下面が露出するように封止し、これら露出面にて外部基材とはんだ付けされる半導体装置に関する。
【背景技術】
【０００２】
図１１は、この種の半導体装置の一般的な断面構成を示す図であり、（ａ）は、当該半導体装置を外部基材としてのプリント基板２００に搭載する前の状態を示し、（ｂ）は、当該半導体装置をプリント基板２００にはんだ付けした後の実装状態を示す。この図１１に示されるような半導体装置としては、たとえば、特許文献１に記載のものが提案されている。
【０００３】
この半導体装置は、アイランド１０と、アイランド１０の上面１１に搭載された半導体素子２０と、アイランド１０の周囲に配置され半導体素子２０とボンディングワイヤ６０を介して電気的に接続されたリード端子３０とを備えている。
【０００４】
そして、アイランド１０、リード端子３０および半導体素子２０は、モールド樹脂４０にて封止されており、モールド樹脂４０の下面４２からアイランド１０の下面１２およびリード端子３０の下面３２が露出している。
【０００５】
このような半導体装置は、ＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−Ｌｅａｄｅｄ  Ｐａｃｋａｇｅ）と呼ばれており、ＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）などに設けられているガルウイング形状のアウターリード部を無くし、リード端子３０の下面を外部接続面として、モールド樹脂４０から露出させた構造とすることで、電子機器の小型化要求に対応した小型のモールドパッケージとして構成されている。
【０００６】
ここで、この半導体装置においては、モールド樹脂４０の下面４２から露出するアイランド１０の下面１２およびリード端子３０の下面３２が、プリント基板２００とはんだ３００を介して接続されている。それにより、リード端子３０は、はんだ３００を介して半導体装置とプリント基板２００との電気的に接続された状態となり、装置における電極部として機能する。
【０００７】
一方、アイランド１０は、半導体素子２０を搭載する機能を有することから、その下面１２の面積すなわちはんだ３００を介して接続される面の面積は、個々のリード端子３０の下面３２よりも大幅（たとえば１００倍以上）に大きい。
【０００８】
そして、アイランド１０は、プリント基板２００とはんだ付けされることにより、半導体装置とプリント基板２００との機械的な接続信頼性を確保するとともに、アイランド１０からはんだ３００を介してプリント基板２００へ放熱させる役割を担っている。
【特許文献１】特開２０００−１５０７５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、この種の半導体装置においては、上記図１１に示されるように、モールド樹脂４０の下面４２から露出するアイランド１０の下面１２とリード端子３０の下面３２とは、同一面上に配置され、はんだ付けされている。そして、上述したように、はんだ付け面であるアイランド１０の下面１２とリード端子３０の下面３２とでは、アイランド１０の下面１２の方が極端に面積が大きくなっている。
【００１０】
そのため、上記図１１（ａ）に示されるように、プリント基板２００上にはんだ３００を印刷した際に、アイランド１０用のはんだ３００における単位面積あたりの印刷量が少なくなり、アイランド１０用のはんだ３００の高さがリード端子３０用のはんだ３００と比較して低くなる。
【００１１】
そのため、上記図１１（ｂ）に示されるように、半導体装置をはんだ３００が印刷されたプリント基板２００上に実装すると、面積の大きいアイランド１０のはんだ高さに、全体のはんだ高さが支配されて、面積の小さいリード端子３０のはんだ高さを確保することが困難となる。
【００１２】
アイランド１０では、ある程度機械的に接続されていればよく、また、はんだ付け面積も大きいため、はんだ３００の高さの制御はさほど問題とはならないが、電極部であるリード端子３０では、電気的な接続の確保もさることながら、アイランド１０に加えてはんだ付け面積が極端に小さいため、はんだ３００の高さの確保は重要である。
【００１３】
たとえば、リード端子３０においてはんだ３００が、狙いの高さよりも低くなることで、はんだ３００による接続部の歪みが大きくなり、接続強度の低下を招いてしまうという問題が生じる。
【００１４】
本発明は、上記問題に鑑みてなされたものであり、アイランド上に搭載した半導体素子をリード端子と電気的に接続し、これらをモールド樹脂により、アイランドの下面およびリード端子の下面が露出するように封止し、この露出面にて外部基材とはんだ付けされる半導体装置において、アイランドのはんだ高さの影響を受けることなく、電極部であるリード端子と外部基材とのはんだ高さを確保することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明は、アイランド（１０）の下面（１２）を、リード端子（３０）の下面（３２）よりも下方に突出させたことを、第１の特徴とする。
【００１６】
それによれば、アイランド（１０）の下面（１２）が、リード端子（３０）の下面（３２）よりも下方に突出しているから、はんだ付けの際、外部基材（２００）との距離は、アイランド（１０）の下面（１２）よりもリード端子（３０）の下面（３２）の方が大きくなり、アイランド（１０）のはんだ高さの影響を受けることなく、電極部であるリード端子（３０）と外部基材（２００）とのはんだ高さを確保することができる。
【００１７】
また、本発明は、上記第１の特徴を有する半導体装置において、アイランド（１０）の下面（１２）に、溝（１２ａ）を形成し、この溝（１２ａ）にモールド樹脂（４０）を埋め込んだことを、第２の特徴とする。
【００１８】
それによれば、アイランド（１０）の下面（１２）のうちモールド樹脂（４０）が埋め込まれている部位には、はんだ（３００）が付かず、アイランド（１０）の下面（１２）におけるはんだ（３００）の濡れ面積が少なくなるため、アイランド（１０）におけるはんだ（３００）の濡れ広がりを抑制し、全体的にはんだ（３００）の高さを高くしやすくできる。
【００１９】
また、本発明は、モールド樹脂（４０）の下面（４２）に、モールド樹脂（４０）をアイランド（１０）の下面（１２）およびリード端子（３０）の下面（３２）よりも下方に突出させた突出部（４３）を形成したことを、第３の特徴とする。
【００２０】
それによれば、モールド樹脂（４０）の下面（４２）における突出部（４３）が、はんだ付けの際の装置と外部基材（２００）との間の高さを確保するスペーサとして機能するため、アイランド（１０）のはんだ高さの影響を受けることなく、電極部であるリード端子（３０）と外部基材（２００）とのはんだ高さを確保することができる。
【００２１】
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００２３】
（第１実施形態）
図１は、本発明の第１実施形態に係るＱＦＮパッケージ構造を有する半導体装置１００の概略断面構成を示す図であり、図２は図１中の半導体装置１００を別方向の断面からみたときの概略断面図である。
【００２４】
また、図３は、本半導体装置１００に用いられるリードフレーム１の概略平面図であり、アイランド１０の下面１２からみた平面を示す。また、図３中には、モールド樹脂４０の外形線を破線にて示してある。なお、上記図２は、この図３に示されるリードフレーム１において、吊りリード３５の長手方向に沿っだ断面を示している。
【００２５】
本実施形態の半導体装置１００は、大きくは、アイランド１０と、アイランド１０の上面１１に搭載された半導体素子２０と、アイランド１０の周囲に配置され半導体素子２０と電気的に接続されたリード端子３０と、これらアイランド１０、リード端子３０および半導体素子２０を封止するモールド樹脂４０とを備えている。
【００２６】
本実施形態では、アイランド１０とリード端子３０とは、１枚のリードフレーム１から分離形成されたものである。ここで、リードフレーム１は、Ｃｕや４２アロイなどの通常のリードフレーム材料からなるものであり、１枚のリードフレーム１をプレスやエッチング加工することなどによってアイランド１０とリード端子３０とのパターンが形成されたものである。
【００２７】
リードフレーム１の単品の状態では、図３に示されるように、これらアイランド１０およびリード端子３０は、リードフレーム１におけるガイドフレーム２に連結されて一体化されている。
【００２８】
ここで、アイランド１０は、吊りリード３５を介してガイドフレーム２に連結されている。この吊りリード３５は、モールド樹脂４０の封止後におけるリードフレームのカット工程において、モールド樹脂４０の外側にてガイドフレーム２から分断される。
【００２９】
また、図３に示されるように、本例では、アイランド１０は矩形板状のものであり、リード端子３０は、アイランド１０の４辺の外周において複数本のものが配列されている。ここでは、比較的長いリード端子３０と比較的短いリード端子３０とが交互に設けられており、アイランド１０に近いリード端子３０と遠いリード端子３０とが２列に配置された形態となっている。
【００３０】
また、アイランド１０の上面１１には、Ａｇペーストや導電性接着剤などよりなるダイマウント材５０を介して半導体素子２０が搭載され、接着されている。この半導体素子２０は、シリコン半導体などの半導体基板を用いて半導体プロセスにより形成されたＩＣチップなどである。
【００３１】
そして、図１に示されるように、半導体素子２０の上面２１と各リード端子３０の上面３１とは、同一方向に面しており、これらの上面２１、３１同士は、Ａｕ（金）やアルミニウムなどからなるボンディングワイヤ６０を介して結線されて互いに電気的に接続されている。
【００３２】
そして、モールド樹脂４０は、エポキシ系樹脂などの通常のモールド材料を用いてトランスファーモールド法などにより形成されるもので、アイランド１０、リード端子３０、半導体素子２０およびボンディングワイヤ６０を包み込むように封止している。
【００３３】
ここで、図１に示されるように、モールド樹脂４０のうち、アイランド１０における半導体素子２０の搭載面である上面１１、および、リード端子３０におけるボンディングワイヤ６０との接続面である上面３１と同一方向に面する面が、モールド樹脂４０の上面４１であり、それとは反対側の面がモールド樹脂４０の下面４２である。
【００３４】
ここでは、モールド樹脂４０は上面４１および下面４２を主面とする矩形板状のものである。そして、アイランド１０の上面１１とは反対側の下面１２、および、リード端子３０の上面とは反対側の下面３２が、モールド樹脂４０の下面４２から露出している。
【００３５】
また、本例では、モールド樹脂４０の下面４２から露出するリード端子３０の下面３２は円形状のものである（図３参照）。このようなリード端子３０の形状は、リードフレーム１の状態において、リード端子３０の一部をエッチングしたり、プレス加工したりすることで形成できる。
【００３６】
そして、本実施形態の半導体装置１００では、これらアイランド１０の下面１２およびリード端子３０の下面３２にて、プリント基板などの外部基材と、はんだ付けがなされるようになっている。
【００３７】
ここにおいて、本実施形態では、図１に示されるように、モールド樹脂４０の下面４２を基準として、アイランド１０の下面１２がリード端子３０の下面３２よりも、モールド樹脂４０の下面４２から離れる方向に突出した位置にある。
【００３８】
つまり、本半導体装置１００において、アイランド１０の下面１２が、リード端子３０の下面３２よりも下方に突出している。ここで、図１においては、このリード端子３０の下面３２に対するアイランド１０の下面１２の突出長さｈを表してある。
【００３９】
本実施形態では、このようなアイランド１０の突出形状は、図２に示されるように、吊りリード３５を曲げることにより実現されている。この構成は、図３に示されるリードフレーム１の状態において、プレス加工などを行うことにより、形成される。
【００４０】
プレス加工前では、図３に示されるリードフレーム１においては、アイランド１０の下面およびリード端子３０の下面は、ともに同一平面に位置しているが、吊りリード３５をディプレスすることにより、アイランド１０の下面１２をリード端子３０の下面３２よりも突出させる。
【００４１】
そして、本半導体装置１００は、このリードフレーム１を用いて製造される。すなわち、リードフレーム１におけるアイランド１０の上面１１に、半導体素子２０を搭載し、ワイヤボンディングを行い、半導体素子２０とリード端子３０とをボンディングワイヤ６０により結線した後、モールド樹脂４０による封止を行う。
【００４２】
ここで、図４は、本実施形態においてモールド樹脂４０の封止を行うときに用いる成型用の金型Ｋ１を示す図であり、（ａ）はワークとともに金型Ｋ１の概略断面を示す図、（ｂ）は金型Ｋ１の下型Ｋ３におけるキャビティＫ４の内面を示す平面図である。
【００４３】
金型Ｋ１は、上型Ｋ２と下型Ｋ３とを合致させることにより、その内部にモールド樹脂４０の外形に対応した形状を有するキャビティＫ４を形成するものである。上記した半導体素子２０とのワイヤボンディングまでが行われたリードフレーム１をワークとし、このワークを、下型Ｋ３にセットし、これに上型Ｋ２を合致させることで、図４（ａ）の状態となる。
【００４４】
ここで、上記したようにリードフレーム１のアイランド１０が突出しているため、当該ワークにおいては、リードフレーム１に段差が生じている。そのため、下型Ｋ３の内面には、アイランド１０が入り込む凹部Ｋ５が設けられている。
【００４５】
このような金型Ｋ１の構成とすることにより、図４（ａ）に示されるように、ワークがセットされた状態では、アイランド１０の下面１２およびリード端子３０の下面３２は、下型Ｋ３の内面に密着した状態となり、モールド樹脂４０にて被覆されない部位となる。そして、この状態で、モールド樹脂４０による封止が行われる。
【００４６】
モールド樹脂４０による封止後、金型Ｋ１からワークを取り出し、モールド樹脂４０の外部にて、リードフレーム１におけるリード端子３０および吊りリード３５をガイドフレーム２から切断する。それにより、本実施形態の半導体装置１００ができあがる。
【００４７】
そして、できあがった半導体装置１００において、アイランド１０の下面１２およびリード端子３０の下面３２がモールド樹脂４０の下面４２から露出し、アイランド１０の下面１２の方が下方に突出するが、この構成について、本半導体装置１００のプリント基板２００への実装構造を参照して、さらに説明する。
【００４８】
図５（ａ）は、組み付け前の半導体装置１００およびプリント基板２００の概略断面図であり、図５（ｂ）は、半導体装置１００を、外部基材としてのプリント基板２００にはんだ３００を介して実装した構造を示す概略断面図である。
【００４９】
図５に示されるように、半導体装置１００は、プリント基板２００に搭載され、リード端子３０の下面３２およびアイランド１０の下面１２にてはんだ３００により接続されることで、リード端子３０とプリント基板２００との間で電気的な信号のやりとりが行われるとともに、アイランド１０からは半導体素子２０の熱がプリント基板２００へ放熱されるようになっている。
【００５０】
半導体装置１００の実装にあたっては、まず、図５（ａ）に示されるように、プリント基板２００におけるリード端子３０の下面３２およびアイランド１０の下面１２と対向する部位に、マスクを用いた印刷法により、はんだ３００を配置する。
【００５１】
次に、半導体装置１００とプリント基板２００とを対向させて、はんだ３００を介して半導体装置１００をプリント基板２００上に搭載する。その後、はんだ３００をリフローさせることにより、図５（ｂ）に示されるような実装構造ができあがる。
【００５２】
ここで、半導体装置１００においては、はんだ付け面であるアイランド１０の下面１２とリード端子３０の下面３２とでは、アイランド１０の下面１２の方が、１００倍以上面積が大きくなっている。たとえば、アイランド１０の下面１２が８０ｍｍ2程度、とリード端子３０の下面３２が０．２８ｍｍ2程度である。
【００５３】
そのため、印刷用マスクの開口部を介して供給されるはんだ３００の単位面積あたりの供給量は、アイランド１０用のはんだ３００の方が、リード端子３０用のはんだ３００よりも少なくなり、図５（ａ）に示されるように、アイランド１０用のはんだ３００は、中央部が凹んだ形となって、リード端子３０用のはんだ３００よりも低くなる。
【００５４】
そのため、アイランド１０の部分では、ねらいのはんだ３００の高さよりも低くなりがちであるが、もともとアイランド１０は面積が広いため、はんだ３００の高さが多少低くなっても、はんだ３００による接続信頼性にほとんど影響はない。
【００５５】
また、本実施形態の半導体装置１００では、アイランド１０の下面１２が、リード端子３０の下面３２よりも下方に突出しているから、はんだ付けの際、プリント基板２００との距離は、アイランド１０の下面１２よりもリード端子３０の下面３２の方が、上記突出長さｈ（図１参照）の分、大きくなっている。
【００５６】
そのため、組み付け後において、アイランド１０用のはんだ３００の高さが低くなっても、リード端子３０用のはんだ３００においては、アイランド１０の下面１２の突出長さｈの分だけ、アイランド１０の部分よりも、はんだ３００の高さを高く確保することが可能となっている。
【００５７】
このように、本実施形態によれば、アイランド１０上に搭載した半導体素子２０をリード端子３０と電気的に接続し、これらをモールド樹脂４０により、アイランド１０の下面１２およびリード端子３０の下面３２が露出するように封止し、これら露出面１２、３２にて外部基材２００とはんだ付けされる半導体装置１００において、アイランド１０のはんだ高さの影響を受けることなく、電極部であるリード端子３０とプリント基板２００とのはんだ高さを確保することができる。
【００５８】
ここで、アイランド１０の下面１２の突出長さｈは、１５μｍ以上望ましくは２０μｍ以上がよい。また、この突出長さｈは、上記図５（ａ）に示されるプリント基板２００に印刷されたリード端子３０用のはんだ３００の高さよりも小さいことが必要である。
【００５９】
もし、この突出長さｈが、当該リード端子３０用のはんだ３００の高さよりも大きい場合には、装置のプリント基板２００への組み付け時に、リード端子３０がはんだ３００に届かず、接合できなくなってしまう。
【００６０】
ここで、図６は、リード端子３０におけるはんだ３００の接続後の種々の形状を示す図である。なお、図６では、プリント基板２００におけるはんだ３００の配置部位に設けられている電極２１０も示してある。図６（ａ）は、はんだ３００の高さが最適な場合の形状を示しており、はんだ３００は円柱形となっている。
【００６１】
また、図６（ｂ）では、はんだ３００の高さが、ねらいよりもやや低くなった場合であり、中央にふくらみを持つ円柱形となっている。さらに、図６（ｃ）では、はんだ３００の高さがねらいよりもやや高くなった場合であり、中央にくびれを持つ円柱形となっている。
【００６２】
はんだ３００の高さが、ねらいよりも低くなっても、図６（ｂ）に示される程度であれば許容されるものであるが、図６（ｃ）に示される形状は、強度の確保が難しく回避しなければならない。そこで、本実施形態においては、これら図６（ａ）、（ｂ）に示されるようなはんだ３００の形状を実現するように、半導体装置１００における上記突出長さｈが決められる。
【００６３】
（第２実施形態）
図７は、本発明の第２実施形態に係るＱＦＮパッケージ構造を有する半導体装置１１０の概略断面構成を示す図である。
【００６４】
上記第１実施形態では、アイランド１０の突出形状は、吊りリード３５を曲げることにより実現したが、本実施形態では、図７に示されるように、リードフレーム１において、リード端子３０の下面３２側をハーフエッチングすることにより、上記アイランド１０の突出形状を実現している。
【００６５】
それにより、本実施形態の半導体装置１１０においては、アイランド１０の上面１１とリード端子３０の上面３１とは、同一平面に位置しているが、リード端子３０をアイランド１０よりも薄いものとすることにより、アイランド１０の下面１２が、リード端子３０の下面３２よりも下方に突出している。
【００６６】
そして、本実施形態においても、上記第１実施形態と同様に、アイランド１０のはんだ高さの影響を受けることなく、電極部であるリード端子３０とプリント基板２００とのはんだ高さを確保することができる。
【００６７】
（第３実施形態）
図８は、本発明の第３実施形態に係るＱＦＮパッケージ構造を有する半導体装置１２０の概略断面構成を示す図である。
【００６８】
本実施形態では、図８に示されるように、アイランド１０の下面１２に、溝１２ａが形成され、この溝１２ａにモールド樹脂４０が埋め込まれている。ここで、溝１２ａは、アイランド１０の下面１２をエッチングすることなどにより形成され、この溝１２ａを形成した構造は、上記第１および第２実施形態に適用可能である。
【００６９】
本実施形態の半導体装置１２０によれば、上記図５に示されるものと同様に、本半導体装置１２０をプリント基板２００にはんだ付けする際に、アイランド１０の下面１２のうちモールド樹脂４０が埋め込まれている部位には、濡れ性の違いから実質的にはんだ３００が付かない。
【００７０】
そのため、本実施形態によれば、アイランド１０の下面１２におけるはんだ３００の濡れ面積が少なくなる。それにより、本実施形態では、アイランド１０におけるはんだ３００の濡れ広がりを抑制し、リフロー時には、はんだ３００の表面張力により半導体装置１２０全体が浮き上がる状態となる。
【００７１】
そのため、全体的にはんだ３００の高さを高くしやすくでき、結果的に、半導体装置１２０をプリント基板などの外部基材にはんだ実装した際に、リード端子３０の部分のはんだ３００の高さを確保しやすくできる。
【００７２】
（第４実施形態）
図９は、本発明の第４実施形態に係るＱＦＮパッケージ構造を有する半導体装置１３０の概略断面構成を示す図である。
【００７３】
上記各実施形態では、アイランド１０の下面１２を、リード端子３０の下面３２よりも下方に突出させる構成を採用したが、本実施形態では、このような構成に代えて、図９に示されるように、モールド樹脂４０の下面４２においてモールド樹脂４０をアイランド１０の下面１２およびリード端子３０の下面３２よりも下方に突出させた突出部４３を形成している。
【００７４】
ここで、この突出部４３は、モールド樹脂４０の下面４２の一部を下方に突出させたものである。このような突出部４３は、モールド樹脂４０の成形用の金型形状を変更することで容易に実現できる。また、この突出部４３のリード端子３０の下面３２からの突出長さは、上記実施形態におけるアイランド１０の突出長さｈと同様の長さとすることができる。
【００７５】
本実施形態の半導体装置１３０によれば、モールド樹脂４０の下面４２における突出部４３が、上記図５に示されるような、はんだ付けの際の当該装置１３０と外部基材としてのプリント基板２００との間の高さを確保するスペーサとして機能する。
【００７６】
そのため、本実施形態によっても、上記実施形態と同様に、アイランド１０のはんだ高さの影響を受けることなく、電極部であるリード端子３０と外部基材２００とのはんだ高さを確保することができる。
【００７７】
また、本実施形態の半導体装置１３０では、モールド樹脂４０の下面４２側を突出させることにより、リード端子３０と外部基材２００とのはんだ高さの確保という効果が発揮されるため、上記各実施形態のようにアイランド１０を突出させるためのリードフレーム１の加工が不要となる。
【００７８】
（他の実施形態）
図１０は、本発明の他の実施形態に係るＱＦＮパッケージ構造を有する半導体装置１４０の概略断面構成を示す図である。この図１０に示される半導体装置１４０は、上記第４実施形態の半導体装置を変形したものである。
【００７９】
上記第４実施形態では、上記図９に示されるように、アイランド１０の下面１２とリード端子３０の下面３２とが同一平面に位置しているが、この図１０に示される例では、さらに、アイランド１０の下面１２を突出部４３よりは突出長さを小さくしつつ、リード端子３０の下面３２よりも突出させている。それによれば、アイランド１０におけるはんだの供給量を必要な範囲にて、極力少なくできる。
【００８０】
なお、本発明は、アイランド上に搭載した半導体素子をリード端子と電気的に接続し、これらをモールド樹脂により、アイランドの下面およびリード端子の下面が露出するように封止し、これら露出面にて外部基材とはんだ付けされる半導体装置であれば、上記ＱＦＮ構造に限定されるものではない。
【００８１】
また、上記実施形態のように、アイランドとリード端子とが同一のリードフレームから形成されたものに限定されるものではなく、たとえば、アイランドがヒートシンクである場合のように、アイランドとリード端子とは、別体の部材より形成されたものであってもよい。
【００８２】
また、半導体素子２０とリード端子３０との電気的な接続方法は、上記のボンディングワイヤ６０を介した結線によるもの以外にも、その他の配線部材などを用いたものであってもよい。
【００８３】
また、外部基材としては、上記したプリント基板２００以外にも、たとえば、セラミック配線基板などであってもよい。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１実施形態に係るＱＦＮパッケージ構造を有する半導体装置の概略断面図である。
【図２】図１中の半導体装置を別方向の断面からみたときの概略断面図である。
【図３】上記図１および図２に示される半導体装置に用いられるリードフレームの概略平面図である。
【図４】上記第１実施形態において用いられる成型用の金型を示す図であり、（ａ）はワークとともに金型の概略断面を示す図、（ｂ）は金型の下型におけるキャビティの内面を示す平面図である。
【図５】（ａ）は、上記第１実施形態における組み付け前の半導体装置およびプリント基板の概略断面図であり、（ｂ）は、半導体装置をプリント基板に実装した構造を示す概略断面図である。
【図６】リード端子におけるはんだ接続後の種々の形状を示す図である。
【図７】本発明の第２実施形態に係るＱＦＮパッケージ構造を有する半導体装置の概略断面図である。
【図８】本発明の第３実施形態に係るＱＦＮパッケージ構造を有する半導体装置の概略断面図である。
【図９】本発明の第４実施形態に係るＱＦＮパッケージ構造を有する半導体装置の概略断面図である。
【図１０】本発明の他の実施形態に係るＱＦＮパッケージ構造を有する半導体装置の概略断面図である。
【図１１】従来の半導体装置の一般的な断面構成を示す図であり、（ａ）は組み付け前の半導体装置およびプリント基板の概略断面図であり、（ｂ）は、半導体装置をプリント基板に実装した構造を示す概略断面図である。
【符号の説明】
【００８５】
１０…アイランド、１１…アイランドの上面、１２…アイランドの下面、
１２ａ…溝、２０…半導体素子、３０…リード端子、３１…リード端子の上面、
３２…リード端子の下面、４０…モールド樹脂、４１…モールド樹脂の上面、
４２…モールド樹脂の下面、４３…モールド樹脂の突出部、
２００…外部基材としてのプリント基板。
【図１】
2007150045.tif 000003
【図２】
2007150045.tif 000004
【図３】
2007150045.tif 000005
【図４】
2007150045.tif 000006
【図５】
2007150045.tif 000007
【図６】
2007150045.tif 000008
【図７】
2007150045.tif 000009
【図８】
2007150045.tif 000010
【図９】
2007150045.tif 000011
【図１０】
2007150045.tif 000012
【図１１】
2007150045.tif 000013