(57)【要約】【課題】  チップ間でデータのコピーを行うとき、高速なデータコピーが可能な不揮発性半導体記憶装置を提供する。【解決手段】  複数のメモリチップを有する不揮発性半導体記憶装置において、前記複数のメモリチップ間でデータのコピーを行うとき、コピー先のメモリチップにおいてリードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、前記リードイネーブル動作を行う。このようにすることで、コピー元のメモリチップからの前記データの出力とコピー先のメモリチップへの前記データの入力とを同時に行うことが可能となる。この結果、本発明の不揮発性半導体記憶装置によれば、チップ間のデータのコピーを、短時間で行うことができる。【選択図】  図５
2007164895.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリチップを有する不揮発性半導体記憶装置であって、
前記複数のメモリチップ間でデータのコピーを行うとき、
コピー先のメモリチップにおいてリードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、前記リードイネーブル動作を行う不揮発性半導体記憶装置。
【請求項２】
前記コピー先のメモリチップにおいてリードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、前記リードイネーブル動作を行うことにより、コピー元のメモリチップからの前記データの出力とコピー先のメモリチップへの前記データの入力とを同時に行う請求項１に記載の不揮発性半導体記憶装置。
【請求項３】
複数の半導体チップを有する不揮発性半導体記憶装置であって、
前記複数のメモリチップ間でデータのコピーを行うとき、
コピー元のメモリチップにおいてライトイネーブル動作を認識させず、且つ、コピー先のメモリチップにおいてリードイネーブル動作を認識させないコマンドを起動した後、前記ライトイネーブル動作と前記リードイネーブル動作とを同時に行う不揮発性半導体記憶装置。
【請求項４】
前記コピー元のメモリチップにおいてライトイネーブル動作を認識させず、且つ、コピー先のメモリチップにおいてリードイネーブル動作を認識させないコマンドを起動した後、前記ライトイネーブル動作と前記リードイネーブル動作とを同時に行うことにより、コピー元のメモリチップからの前記データの出力とコピー先のメモリチップへの前記データの入力とを同時に行う請求項３に記載の不揮発性半導体記憶装置。
【請求項５】
複数のメモリチップを有する不揮発性半導体記憶装置であって、
前記複数のメモリチップ間でデータのコピーを行うとき、
コピー元のメモリチップにおいてライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、前記ライトイネーブル動作を行う不揮発性半導体記憶装置。
【請求項６】
前記コピー元のメモリチップにおいてライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、前記ライトイネーブル動作を行うことにより、コピー元のメモリチップからの前記データの出力とコピー先のメモリチップへの前記データの入力とを同時に行う請求項５に記載の不揮発性半導体記憶装置。
【請求項７】
複数のメモリチップを有する不揮発性半導体記憶装置であって、
前記複数のメモリチップ間でデータのコピーを行うとき、
コピー先のメモリチップにおいてリードイネーブル動作を前記コピー先のメモリチップへの前記データの入力と認識させるコマンドを起動した後、前記リードイネーブル動作を行う不揮発性半導体記憶装置。
【請求項８】
前記コピー先のメモリチップにおいてリードイネーブル動作を前記コピー先のメモリチップへの前記データの入力と認識させるコマンドを起動した後、前記リードイネーブル動作を行うことにより、コピー元のメモリチップからの前記データの出力とコピー先のメモリチップへの前記データの入力とを同時に行うとともに、コピー元のメモリチップから出力された前記データを外部に用意されたバッファメモリにも入力する請求項７に記載の不揮発性半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性半導体記憶装置に関する。
【背景技術】
【０００２】
従来、半導体記憶装置の一つとして、電気的書き換えを可能としたＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）が知られている。中でも、メモリセルを複数個直列接続してブロック（ＮＡＮＤセルブロック）を構成するＮＡＮＤセル型ＥＥＰＲＯＭ（ＮＡＮＤ型フラッシュメモリ）は、他のメモリと比較して、高集積化、大容量化が期待できるものとして注目されている。
【０００３】
このＮＡＮＤ型フラッシュメモリにおいて、さらなる高集積化を実現するため、複数のメモリチップ（以下、単に「チップ」と言う場合がある）をスタックしたマルチチップ品が提案されている（例えば、特許文献１参照）。
【０００４】
ここで、従来のマルチチップ品においては、チップ間でデータのコピーを行うとき、高速のデータコピーが困難であるという問題があった。
【特許文献１】特開２００２−３１４０３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、このような事情に鑑みてなされたものであり、チップ間でデータのコピーを行うとき、高速なデータコピーが可能な不揮発性半導体記憶装置の提供を、その目的とする。
【課題を解決するための手段】
【０００６】
前記目的を達成するために、本発明の一実施形態に係る不揮発性半導体記憶装置は、
複数のメモリチップを有する不揮発性半導体記憶装置であって、
前記複数のメモリチップ間でデータのコピーを行うとき、
コピー先のメモリチップにおいてリードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、前記リードイネーブル動作を行う不揮発性半導体記憶装置である。
【０００７】
また、本発明の一実施形態に係る不揮発性半導体記憶装置は、
複数の半導体チップを有する不揮発性半導体記憶装置であって、
前記複数のメモリチップ間でデータのコピーを行うとき、
コピー元のメモリチップにおいてライトイネーブル動作を認識させず、且つ、コピー先のメモリチップにおいてリードイネーブル動作を認識させないコマンドを起動した後、前記ライトイネーブル動作と前記リードイネーブル動作とを同時に行う不揮発性半導体記憶装置である。
【０００８】
そして、本発明の一実施形態に係る不揮発性半導体記憶装置は、
複数のメモリチップを有する不揮発性半導体記憶装置であって、
前記複数のメモリチップ間でデータのコピーを行うとき、
コピー元のメモリチップにおいてライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、前記ライトイネーブル動作を行う不揮発性半導体記憶装置である。
【０００９】
さらに、本発明の一実施形態に係る不揮発性半導体記憶装置は、
複数のメモリチップを有する不揮発性半導体記憶装置であって、
前記複数のメモリチップ間でデータのコピーを行うとき、
コピー先のメモリチップにおいてリードイネーブル動作を前記コピー先のメモリチップへの前記データの入力と認識させるコマンドを起動した後、前記リードイネーブル動作を行う不揮発性半導体記憶装置である。
【発明の効果】
【００１０】
本発明の不揮発性半導体記憶装置においては、コマンドを使用することで、コピー元のメモリチップからのデータの出力とコピー先のメモリチップへのデータの入力とを同時に行うことが可能である。このため、本発明の不揮発性半導体記憶装置によれば、チップ間でのデータコピーを、短時間で行うことができる。
【発明を実施するための最良の形態】
【００１１】
（本件発明に至る経緯）
例えば、２つのチップがスタックされた不揮発性半導体記憶装置においては、片方のチップでデータを出力した場合、もう一方のチップは、非選択状態とされている。このため、チップ間でデータのコピーを行うとき、まず、片方のチップからデータを出力し、一度、外部に用意されたバッファメモリにそのデータを格納した後、改めてもう一方のチップにデータを入力するという手順を踏む必要がある。従って、一度にコピーできるデータサイズは、前記バッファメモリの容量により制限される。また、外部に用意されたバッファメモリを介する必要があるため、高速のデータコピーが困難である。
【００１２】
また、不揮発性半導体記憶装置には、大きく分けて２種類ある。一つは、複数のチップを外部から認識するため、/CE（チップイネーブル）ピンとRY／/BY（レディ／ビジー）ピンとをチップ毎に設けて外部ピンとして出したものである（それ以外のピンは、すべて共通のピンとして外部に出されている）。この不揮発性半導体装置では、/CE（チップイネーブル）ピンによって、選択・非選択チップを切り替え、それぞれのRY／/BY（レディ／ビジー）ピンによって、それぞれのチップのステータスを見る。もう一つは、/CE（チップイネーブル）ピン・RY／/BY（レディ／ビジー）ピンも含めすべてのピンを共通のピンとして外部に出したものである。この不揮発性半導体記憶装置では、各チップにアドレスを設けることで、チップの選択・非選択を制御する。これらいずれの不揮発性半導体記憶装置においても、同時に複数のチップを選択状態にしてデータの出力及び入力の同じ動作を行うことはできるが、異なる動作を行うことはできない。すなわち、これらの不揮発性半導体記憶装置では、チップ間でデータのコピーを行うとき、選択状態のチップすべてのデータの出力を同時に行うことはできるが、あるチップでデータの出力を行うと同時にそれ以外のチップでデータの入力を行うことができないため、処理に時間がかかる。
【００１３】
図１３に、不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作イメージの一例を示す。同図において、矢印は、データの流れを表す。不揮発性半導体記憶装置においては、チップ０からのデータの出力とチップ１へのデータの入力とを同時に行うことができない。このため、一般の不揮発性半導体記憶装置においては、図１３に示すように、まず、チップ０から外部に用意されたバッファメモリへとデータを出力した後、前記バッファメモリからチップ１へとデータを入力している。このように、不揮発性半導体記憶装置では、チップ間でのデータコピーの際に、必ずバッファメモリを介さなければならず処理に時間がかかる。
【００１４】
図１４に、不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスの一例を示す。なお、この例においては、/CE（チップイネーブル）ピン・RY／/BY（レディ／ビジー）ピンも含めすべてのピンを共通のピンとして外部に出した構成の不揮発性半導体記憶装置について説明する。
【００１５】
図示のとおり、まず、チップ０を通常選択状態とし、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド００を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ０中のコピーしたいデータのアドレスを指定する。図１４は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ０中のコピーしたいデータのアドレスを指定した場合の例を示している。ついで、再度CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド３０を起動することでチップ０のデータ読み出し動作を実行する。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。なお、本明細書において、前記トグル状態とは、定期的に信号を繰り返し送信している動作状態を言う。前記トグル状態は、特に制限するものではないが、例えば、動作クロックで制御することにより実施することができる。
【００１６】
次に、RY／/BY（レディ／ビジー）ピンをビジー状態（リセットコマンド・ステイタスコマンド等を除き外部からのコマンドの入力が禁止された状態；不揮発性半導体記憶装置の動作状態）とする。なお、この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピン及び/RE（リードイネーブル）ピンは、非選択（Ｈ）状態である。
【００１７】
次に、RY／/BY（レディ／ビジー）ピンを再度レディ（Ｈ）状態（外部からコマンドを入力可能な状態）とし、/RE（リードイネーブル）ピンをトグル状態とすることで、Ｉ／Ｏ（入出力）ピンを用いてチップ０から外部に用意されたバッファメモリへとデータを出力する（ｄｏｕｔ）。なお、この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピンは、非選択（Ｈ）状態である。
【００１８】
次に、チップ１を通常選択状態とし、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド８０を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ１中のコピーデータを書き込みたいアドレスを指定する。図１４は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ１中のコピーデータを書き込みたいアドレスを指定した場合の例を示している。ついで、Ｉ／Ｏ（入出力）ピンを用いて外部に用意されたバッファメモリからチップ１へとデータを入力する（ｄａｔａ）。最後にCLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド１０を起動することで、チップ１へデータが書き込まれる。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。このように、不揮発性半導体記憶装置においては、チップ間のデータコピーにおいて、外部に用意されたバッファメモリを介さねばならず、処理に時間がかかる。
【００１９】
次に、本発明の不揮発性半導体記憶装置の実施形態について説明する。ただし、本発明は、この実施形態に限定されない。
【００２０】
（実施形態１）
図１に、本実施形態の不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作イメージの一例を示す。なお、本実施形態においては、チップの数を二つとしているが、本発明の不揮発性半導体記憶装置はこれに限定されず、チップの数は、二つ以上であれば、いくつであってもよい。図示のとおり、本実施形態の不揮発性半導体記憶装置では、チップ０からチップ１へと直接データを送ることができる。すなわち、チップ０からのデータの出力とチップ１へのデータの入力とを同時に行うことが可能である。
【００２１】
ここで、本実施形態の不揮発性半導体記憶装置におけるピン配置の一例を図２に示す。なお、同図において用いたピンの略称とその正式名称との対応は、図３に示すとおりである。
【００２２】
図４のブロック図に、本実施形態の不揮発性半導体記憶装置の構成の一例を示す。図示のとおり、この不揮発性半導体記憶装置の各チップは、それぞれロジック制御１０、Ｉ／Ｏ制御回路１１、ステータスレジスタ１２、アドレスレジスタ１３、コマンドレジスタ１４、制御回路１５、高電圧発生回路１６、ロウデコーダ（ロウ  アドレス  バッファ  デコーダ及びロウ  アドレス  デコーダ）１７、カラムバッファ１８、カラムデコーダ１９、データレジスタ２０、センスアンプ２１及びメモリセルアレイ２２を有する。また、この不揮発性半導体記憶装置においては、複数のチップを外部から認識するため、/CE（チップイネーブル）ピンとRY／/BY（レディ／ビジー）ピンとは、チップ毎に設けられ外部ピンとして出されており、それ以外のピンは、すべて共通のピンとして外部に出されている。ただし、本発明の不揮発性半導体記憶装置の構成は、この例に限定されるものではなく、例えば、/CE（チップイネーブル）ピン・RY／/BY（レディ／ビジー）ピンも含めすべてのピンを共通のピンとして外部に出した構成としてもよい。
【００２３】
次に、本実施形態の不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスについて説明する。
【００２４】
図５に、本実施形態の不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスの一例を示す。なお、この例においては、/CE（チップイネーブル）ピン・RY／/BY（レディ／ビジー）ピンも含めすべてのピンを共通のピンとして外部に出した構成の不揮発性半導体記憶装置について説明する。
【００２５】
図示のとおり、まず、チップ０を通常選択状態とし、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド００を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａ）を入力することで、チップ０中のコピーしたいデータのアドレスを指定する。図５は、アドレス（Ａ）を５つ入力することで、前記チップ０中のコピーしたいデータのアドレスを指定した場合の例を示している。ついで、再度CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド３０を起動することでチップ０のデータ読み出し動作を実行する。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００２６】
次に、RY／/BY（レディ／ビジー）ピンをビジー状態（リセットコマンド・ステイタスコマンド等を除き外部からのコマンドの入力が禁止された状態；不揮発性半導体記憶装置の動作状態）とする。なお、この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピン及び/RE（リードイネーブル）ピンは、非選択（Ｈ）状態である。
【００２７】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド６５を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａ）を３つ入力する。これらの動作により、通常選択状態のチップをチップ０からチップ１へと変更する。なお、これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY(レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００２８】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド８０を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａ）を５つ入力する。これらの動作により、チップ１のキャッシュをリセットする。なお、これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY(レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００２９】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド６５を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａ）を３つ入力する。これらの動作により、通常選択状態のチップをチップ１からチップ０へと変更する。なお、これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY(レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００３０】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド６６を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａ）を３つ入力する。これらの動作により、/RE（リードイネーブル）ピンがトグル状態とされたとき、チップ１へのデータ入力と認識させるようにする。なお、これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY(レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００３１】
次に、/RE（リードイネーブル）ピンがトグル状態とし、Ｉ／Ｏ（入出力）ピンを用いてチップ０からのデータの出力とチップ１へのデータの入力を同時に行う（ｄ）。なお、この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY(レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）である。
【００３２】
次に、チップ１を通常選択状態とし、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド８５を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａ）を入力することで、チップ１中のコピーデータを書き込みたいアドレスを指定する。図５は、アドレス（Ａ）を５つ入力することで、前記チップ１中のコピーデータを書き込みたいアドレスを指定した場合の例を示している。ついで、Ｉ／Ｏ（入出力）ピンを用いてチップ１へとデータを入力する（ｄ）。なお、このチップ１へのデータ入力動作は必須ではなく、行わなくともよい。最後に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド１０を起動することで、チップ１へとデータを書き込む。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。このように、本実施形態の不揮発性半導体記憶装置によれば、前述の図１３に示した場合のように外部に用意されたバッファメモリを介さずともチップ間のデータコピーを行うことが可能である。この結果、本実施形態の不揮発性半導体記憶装置によれば、チップ間でのデータコピーを、コピーデータの容量に制限を受けることなく、短時間で行うことができる。
【００３３】
（実施形態２）
本実施形態においては、本発明の不揮発性半導体記憶装置のその他の例について説明する。
【００３４】
本実施形態においては、チップ間のデータコピーに関する動作シーケンスが一部異なること以外は、上述の実施形態１の不揮発性半導体記憶装置と同様であるので、その構成については、ここでは改めて説明しない。
【００３５】
図６に、本実施形態の不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスの一例を示す。なお、この例においては、/CE（チップイネーブル）ピン・RY／/BY（レディ／ビジー）ピンも含めすべてのピンを共通のピンとして外部に出した構成の不揮発性半導体記憶装置について説明する。
【００３６】
図示のとおり、まず、チップ０を通常選択状態とし、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド００を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ０中のコピーしたいデータのアドレスを指定する。図６は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ０中のコピーしたいデータのアドレスを指定した場合の例を示している。ついで、再度CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド３０を起動することでチップ０のデータ読み出し動作を実行する。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００３７】
次に、RY／/BY（レディ／ビジー）ピンをビジー状態（リセットコマンド・ステイタスコマンド等を除き外部からのコマンドの入力が禁止された状態；不揮発性半導体記憶装置の動作状態）とする。なお、この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピン及び/RE（リードイネーブル）ピンは、非選択（Ｈ）状態である。
【００３８】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンドｎｅｗを起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を１つ入力する。これらの動作により、チップ１においては、/RE（リードイネーブル）ピンをトグル状態としても内部に影響を及ぼさないように/RE（リードイネーブル）ピンが非選択（Ｌ）状態とされ、チップ０においては、/WE（ライトイネーブル）ピンをトグル状態としても内部に影響を及ぼさないように/WE（ライトイネーブル）ピンが非選択（Ｌ）状態とされる。なお、これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）である。
【００３９】
次に、チップ１を通常選択状態とし、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド８０を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ１中のコピーデータを書き込みたいアドレスを指定する。図６は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ１中のコピーデータを書き込みたいアドレスを指定した場合の例を示している。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）である。
【００４０】
次に、/WE（ライトイネーブル）ピンと/RE（リードイネーブル）ピンとを同時にトグル状態とする。この際、チップ０では、/RE（リードイネーブル）ピンがトグル状態とされたことでデータが出力され、チップ１では、/WE（ライトイネーブル）ピンがトグル状態とされたことでデータが入力される（ｄａｔａ）。最後にCLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド１０を起動することで、チップ１へデータが書き込まれる。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、ALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）である。このように、本実施形態の不揮発性半導体記憶装置によれば、前述の図１３に示した場合のように外部に用意されたバッファメモリを介さずともチップ間のデータコピーを行うことが可能である。この結果、本実施形態の不揮発性半導体記憶装置によれば、チップ間でのデータコピーを、コピーデータの容量に制限を受けることなく、短時間で行うことができる。
【００４１】
ここで、図６においてＡで示した部分の拡大図を図７に示す。なお、図７においては、便宜上、/RE（リードイネーブル）ピン、Ｉ／Ｏ（入出力）ピン及び/WE（ライトイネーブル）ピンの順序を図６と入れ替えている。図７に示すとおり、本実施形態においては、/RE（リードイネーブル）アクセス時間（ｔＲＥＡ）は３５ｎｓ、データセットアップ時間（ｔＤＳ）は２０ｎｓ、データ出力保持時間（ｔＯＨ）は１０ｎｓ、データ保持時間（ｔＤＨ）は１０ｎｓである。
【００４２】
（実施形態３）
本実施形態においては、本発明の不揮発性半導体記憶装置のさらにその他の例について説明する。
【００４３】
本実施形態においては、チップ間のデータコピーに関する動作シーケンスが一部異なること以外は、上述の実施形態１の不揮発性半導体記憶装置と同様であるので、その構成については、ここでは改めて説明しない。
【００４４】
図８に、本実施形態の不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスの一例を示す。なお、この例においては、/CE（チップイネーブル）ピン・RY／/BY（レディ／ビジー）ピンも含めすべてのピンを共通のピンとして外部に出した構成の不揮発性半導体記憶装置について説明する。
【００４５】
図示のとおり、まず、チップ０を通常選択状態とし、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド００を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ０中のコピーしたいデータのアドレスを指定する。図８は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ０中のコピーしたいデータのアドレスを指定した場合の例を示している。ついで、再度CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド３０を起動することでチップ０のデータ読み出し動作を実行する。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００４６】
次に、RY／/BY（レディ／ビジー）ピンをビジー状態（リセットコマンド・ステイタスコマンド等を除き外部からのコマンドの入力が禁止された状態；不揮発性半導体記憶装置の動作状態）とする。なお、この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピン及び/RE（リードイネーブル）ピンは、非選択（Ｈ）状態である。
【００４７】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンドｎｅｗを起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を１つ入力する。これらの動作により、チップ０において、/WE（ライトイネーブル）ピンがトグル状態とされたとき、/RE（リードイネーブル）ピンがトグル状態とされたと認識させるようにする。なお、これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００４８】
次に、チップ１を通常選択状態とし、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド８０を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ１中のコピーデータを書き込みたいアドレスを指定する。図８は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ１中のコピーデータを書き込みたいアドレスを指定した場合の例を示している。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００４９】
次に、/WE（ライトイネーブル）ピンをトグル状態とする。この際、チップ０では、/WE（ライトイネーブル）ピンがトグル状態とされたのを/RE（リードイネーブル）ピンがトグル状態とされたと認識することでデータが出力され、チップ１では、/WE（ライトイネーブル）ピンがトグル状態とされたことでデータが入力される（ｄａｔａ）。最後にCLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド１０を起動することで、チップ１へデータが書き込まれる。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、ALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）である。このように、本実施形態の不揮発性半導体記憶装置によれば、前述の図１３に示した場合のように外部に用意されたバッファメモリを介さずともチップ間のデータコピーを行うことが可能である。この結果、本実施形態の不揮発性半導体記憶装置によれば、チップ間でのデータコピーを、コピーデータの容量に制限を受けることなく、短時間で行うことができる。
【００５０】
（実施形態４）
本実施形態においては、本発明の不揮発性半導体記憶装置のさらにその他の例について説明する。
【００５１】
本実施形態においては、チップ間のデータコピーに関する動作シーケンスが一部異なること以外は、上述の実施形態１の不揮発性半導体記憶装置と同様であるので、その構成については、ここでは改めて説明しない。
【００５２】
図９に、本実施形態の不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスの一例を示す。なお、この例においては、/CE（チップイネーブル）ピン・RY／/BY（レディ／ビジー）ピンも含めすべてのピンを共通のピンとして外部に出した構成の不揮発性半導体記憶装置について説明する。
【００５３】
図示のとおり、まず、チップ０を通常選択状態とし、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド００を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ０中のコピーしたいデータのアドレスを指定する。図９は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ０中のコピーしたいデータのアドレスを指定した場合の例を示している。ついで、再度CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド３０を起動することでチップ０のデータ読み出し動作を実行する。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００５４】
次に、RY／/BY（レディ／ビジー）ピンをビジー状態（リセットコマンド・ステイタスコマンド等を除き外部からのコマンドの入力が禁止された状態；不揮発性半導体記憶装置の動作状態）とする。なお、この動作の間、/CE（チップイネーブル）ピンは、選択（Ｈ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピン及び/RE（リードイネーブル）ピンは、非選択（Ｈ）状態である。
【００５５】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンドｎｅｗを起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を１つ入力する。これらの動作により、チップ１において、/RE（リードイネーブル）ピンがトグル状態とされたとき、/WE（ライトイネーブル）ピンがトグル状態とされたと認識させるようにする。なお、これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００５６】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド８０を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ１中のコピーデータを書き込みたいアドレスを指定する。図９は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ１中のコピーデータを書き込みたいアドレスを指定した場合の例を示している。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００５７】
次に、/RE（リードイネーブル）ピンをトグル状態とする。この際、チップ０では、/RE（リードイネーブル）ピンがトグル状態とされたことでデータが出力され、チップ１では、/RE（ライトイネーブル）ピンがトグル状態とされたのを/WE（ライトイネーブル）ピンがトグル状態とされたと認識することでデータが入力される（ｄａｔａ）。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）である。
【００５８】
最後にCLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド１０を起動することで、チップ１へデータが書き込まれる。この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、ALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。このように、本実施形態の不揮発性半導体記憶装置によれば、前述の図１３に示した場合のように外部に用意されたバッファメモリを介さずともチップ間のデータコピーを行うことが可能である。この結果、本実施形態の不揮発性半導体記憶装置によれば、チップ間でのデータコピーを、コピーデータの容量に制限を受けることなく、短時間で行うことができる。
【００５９】
（実施形態５）
本実施形態においては、本発明の不揮発性半導体記憶装置のさらにその他の例について説明する。
【００６０】
本実施形態においては、チップ間のデータコピーに関する動作シーケンスが一部異なること以外は、上述の実施形態１の不揮発性半導体記憶装置と同様であるので、その構成については、ここでは改めて説明しない。
【００６１】
図１０に、本実施形態の不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作イメージの一例を示す。図示のとおり、本実施形態の不揮発性半導体記憶装置では、チップ０からチップ１へと直接データを送ることができるとともに、外部に用意されたバッファメモリにコピーデータを入力することができる。
【００６２】
図１１に、本実施形態の不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスの一例を示す。なお、この例においては、/CE（チップイネーブル）ピン・RY／/BY（レディ／ビジー）ピンも含めすべてのピンを共通のピンとして外部に出した構成の不揮発性半導体記憶装置について説明する。
【００６３】
図示のとおり、まず、チップ０を通常選択状態とし、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド＊＊を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を１つ入力する。これらの動作により、チップ０のデータ読み出し動作を行った後、/RE（リードイネーブル）ピンがトグル状態とされると、チップ１へのデータ入力と認識させるようにする。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００６４】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド００を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ０中のコピーしたいデータのアドレスを指定する。図１１は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ０中のコピーしたいデータのアドレスを指定した場合の例を示している。ついで、再度CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド３０を起動することでチップ０のデータ読み出し動作を実行する。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００６５】
次に、RY／/BY（レディ／ビジー）ピンをビジー状態（リセットコマンド・ステイタスコマンド等を除き外部からのコマンドの入力が禁止された状態；不揮発性半導体記憶装置の動作状態）とする。なお、この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピン及び/RE（リードイネーブル）ピンは、非選択（Ｈ）状態である。
【００６６】
次に、RY／/BY（レディ／ビジー）ピンを再度レディ（Ｈ）状態（外部からコマンドを入力可能な状態）とし、/RE（リードイネーブル）ピンをトグル状態とすることで、Ｉ／Ｏ（入出力）ピンを用いてチップ０からデータを出力する（ｄｏｕｔ）。前記チップ０から出力されたデータは、/RE（リードイネーブル）ピンがトグル状態とされたことでチップ１へと入力されると同時に、外部に用意されたバッファメモリにも入力される。なお、この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピンは、非選択（Ｈ）状態である。
【００６７】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド８５を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ１中のコピーデータを書き込みたいアドレスを指定する。図１１は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ１中のコピーデータを書き込みたいアドレスを指定した場合の例を示している。これらの動作により、チップ１において、入力されたデータを残したまま、データを上書きできるようにされる。ついで、Ｉ／Ｏ（入出力）ピンを用いて外部に設けられたバッファメモリからチップ１へとデータを入力する（ｄａｔａ）。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、選択（Ｈ）状態であり、/WE（ライトイネーブル）ピンは、トグル状態である。このようにすることで、ＥＣＣ（Ｅｒｒｏｒ  Ｃｈｅｃｋｉｎｇ  ａｎｄ  Ｃｏｒｒｅｃｔｉｎｇ）によるチップ１へ入力したデータの訂正が必要となった場合に、外部に設けられたバッファメモリからチップ１へとデータを入力しなおすことができるようになる。
【００６８】
（実施形態６）
本実施形態においては、本発明の不揮発性半導体記憶装置のさらにその他の例について説明する。
【００６９】
本実施形態においては、チップ間のデータコピーに関する動作シーケンスが一部異なること以外は、上述の実施形態１の不揮発性半導体記憶装置と同様であるので、その構成については、ここでは改めて説明しない。
【００７０】
図１２に、本実施形態の不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスの一例を示す。なお、この例においては、/CE（チップイネーブル）ピン・RY／/BY（レディ／ビジー）ピンも含めすべてのピンを共通のピンとして外部に出した構成の不揮発性半導体記憶装置について説明する。
【００７１】
図示のとおり、まず、チップ０を通常選択状態とし、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド００を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ０中のコピーしたいデータのアドレスを指定する。図１２は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ０中のコピーしたいデータのアドレスを指定した場合の例を示している。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００７２】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド＊＊を起動する。この動作により、チップ０のデータ読み出し動作を行った後、/RE（リードイネーブル）ピンがトグル状態とされると、チップ１へのデータ入力と認識させるようにする。なお。この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。
【００７３】
次に、RY／/BY（レディ／ビジー）ピンをビジー状態（リセットコマンド・ステイタスコマンド等を除き外部からのコマンドの入力が禁止された状態；不揮発性半導体記憶装置の動作状態）とする。なお、この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピン及び/RE（リードイネーブル）ピンは、非選択（Ｈ）状態である。
【００７４】
次に、RY／/BY（レディ／ビジー）ピンを再度レディ（Ｈ）状態（外部からコマンドを入力可能な状態）とし、/RE（リードイネーブル）ピンをトグル状態とすることで、Ｉ／Ｏ（入出力）ピンを用いてチップ０からデータを出力する（ｄｏｕｔ）。前記チップ０から出力されたデータは、/RE（リードイネーブル）ピンがトグル状態とされたことでチップ１へと入力されると同時に、外部に用意されたバッファメモリにも入力される。なお、この動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、CLE（コマンドラッチイネーブル）ピン及びALE（アドレスラッチイネーブル）ピンは、非選択（Ｌ）状態であり、/WE（ライトイネーブル）ピンは、非選択（Ｈ）状態である。
【００７５】
次に、CLE（コマンドラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてコマンド８５を起動する。ついで、ALE（アドレスラッチイネーブル）ピンに信号を送り、Ｉ／Ｏ（入出力）ピンを用いてアドレス（Ａｄｄ）を入力することで、チップ１中のコピーデータを書き込みたいアドレスを指定する。図１２は、アドレス（Ａｄｄ）を３つ入力することで、前記チップ１中のコピーデータを書き込みたいアドレスを指定した場合の例を示している。これらの動作により、チップ１において、入力されたデータを残したまま、データを上書きできるようにされる。ついで、Ｉ／Ｏ（入出力）ピンを用いて外部に設けられたバッファメモリからチップ１へとデータを入力する（ｄａｔａ）。これらの動作の間、/CE（チップイネーブル）ピンは、選択（Ｌ）状態であり、/RE（リードイネーブル）ピンは、非選択（Ｈ）状態であり、RY／/BY（レディ／ビジー）ピンは、レディ（Ｈ）状態（外部からコマンドを入力可能な状態）であり、/WE（ライトイネーブル）ピンは、トグル状態である。このようにすることで、ＥＣＣによるチップ１へ入力したデータの訂正が必要となった場合に、外部に設けられたバッファメモリからチップ１へとデータを入力しなおすことができるようになる。
【００７６】
なお、上述の実施形態４に係る不揮発性半導体記憶装置においては、前記コピー先のメモリチップにおいてリードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、前記リードイネーブル動作を行うことにより、コピー元のメモリチップからの前記データの出力とコピー先のメモリチップへの前記データの入力とを同時に行うことが好ましい。
【００７７】
上述の実施形態１に係る不揮発性半導体記憶装置は、第１のメモリチップ及び第２のメモリチップを含む複数のメモリチップを有する不揮発性半導体記憶装置であって、
前記第１のメモリチップから前記第２のメモリチップへデータをコピーするとき、
前記第２のメモリチップにおいてリードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、前記リードイネーブル動作を行う不揮発性半導体記憶装置である。
【００７８】
また、上述の実施形態４に係る不揮発性半導体記憶装置においては、前記第２のメモリチップにおいてリードイネーブル動作をライトイネーブル動作と認識させるコマンドを起動した後、前記リードイネーブル動作を行うことにより、前記第１のメモリチップからの前記データの出力と前記第２のメモリチップへの前記データの入力とを同時に行うことが好ましい。
【００７９】
また、上述の実施形態２に係る不揮発性半導体記憶装置においては、前記コピー元のメモリチップにおいてライトイネーブル動作を認識させず、且つ、コピー先のメモリチップにおいてリードイネーブル動作を認識させないコマンドを起動した後、前記ライトイネーブル動作と前記リードイネーブル動作とを同時に行うことにより、コピー元のメモリチップからの前記データの出力とコピー先のメモリチップへの前記データの入力とを同時に行うことが好ましい。
【００８０】
上述の実施形態１に係る不揮発性半導体記憶装置は、第１のメモリチップ及び第２のメモリチップを含む複数のメモリチップを有する不揮発性半導体記憶装置であって、
前記第１のメモリチップから前記第２のメモリチップへデータをコピーするとき、
前記第１のメモリチップにおいてライトイネーブル動作を認識させず、且つ、前記第２のメモリチップにおいてリードイネーブル動作を認識させないコマンドを起動した後、前記ライトイネーブル動作と前記リードイネーブル動作とを同時に行う不揮発性半導体記憶装置である。
【００８１】
そして、上述の実施形態２に係る不揮発性半導体記憶装置においては、前記第１のメモリチップにおいてライトイネーブル動作を認識させず、且つ、前記第２のメモリチップにおいてリードイネーブル動作を認識させないコマンドを起動した後、前記ライトイネーブル動作と前記リードイネーブル動作とを同時に行うことにより、前記第１のメモリチップからの前記データの出力と前記第２のメモリチップへの前記データの入力とを同時に行うことが好ましい。
【００８２】
さらに、上述の実施形態３に係る不揮発性半導体記憶装置においては、前記コピー元のメモリチップにおいてライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、前記ライトイネーブル動作を行うことにより、コピー元のメモリチップからの前記データの出力とコピー先のメモリチップへの前記データの入力とを同時に行うことが好ましい。
【００８３】
上述の実施形態１に係る不揮発性半導体記憶装置は、第１のメモリチップ及び第２のメモリチップを含む複数のメモリチップを有する不揮発性半導体記憶装置であって、
前記第１のメモリチップから前記第２のメモリチップへデータをコピーするとき、
前記第１のメモリチップにおいてライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、前記ライトイネーブル動作を行う不揮発性半導体記憶装置である。
【００８４】
さらに、上述の実施形態３に係る不揮発性半導体記憶装置においては、前記第１のメモリチップにおいてライトイネーブル動作をリードイネーブル動作と認識させるコマンドを起動した後、前記ライトイネーブル動作を行うことにより、前記第１のメモリチップからの前記データの出力と前記第２のメモリチップへの前記データの入力とを同時に行うことが好ましい。
【００８５】
さらに、上述の実施形態１、５及び６に係る不揮発性半導体記憶装置においては、前記コピー先のメモリチップにおいてリードイネーブル動作を前記コピー先のメモリチップへの前記データの入力と認識させるコマンドを起動した後、前記リードイネーブル動作を行うことにより、コピー元のメモリチップからの前記データの出力とコピー先のメモリチップへの前記データの入力とを同時に行うとともに、コピー元のメモリチップから出力された前記データを外部に用意されたバッファメモリにも入力することが好ましい。
【００８６】
上述の実施形態１に係る不揮発性半導体記憶装置は、第１のメモリチップ及び第２のメモリチップを含む複数のメモリチップを有する不揮発性半導体記憶装置であって、
前記第１のメモリチップから前記第２のメモリチップへデータをコピーするとき、
前記第１のメモリチップにおいてリードイネーブル動作を前記第１のメモリチップへの前記データの入力と認識させるコマンドを起動した後、前記リードイネーブル動作を行う不揮発性半導体記憶装置である。
【００８７】
さらに、上述の実施形態１、５及び６に係る不揮発性半導体記憶装置においては、前記第１のメモリチップにおいてリードイネーブル動作を前記第１のメモリチップへの前記データの入力と認識させるコマンドを起動した後、前記リードイネーブル動作を行うことにより、前記第１のメモリチップからの前記データの出力と前記第２のメモリチップへの前記データの入力とを同時に行うとともに、前記第１のメモリチップから出力された前記データを外部に用意されたバッファメモリにも入力することが好ましい。
【００８８】
本発明の一実施形態に係る不揮発性半導体記憶装置においては、前記複数の半導体チップが、Ｉ／Ｏ（入出力）ピン、/WE（ライトイネーブル）ピン及び/RE（リードイネーブルピン）を共有してもよい。
【００８９】
本発明の一実施形態に係る不揮発性半導体記憶装置においては、前述のとおり、チップの数は、特に制限されず、二つ以上であれば、いくつであってもよい。図１５に、チップの数が３つである場合の本発明の不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作イメージの一例を示す。図示のとおり、本発明の不揮発性半導体記憶装置では、チップ０からチップ１及びチップ２へと直接データを送ることができる。すなわち、チップ０からのデータの出力とチップ１及びチップ２へのデータの入力とを同時に行うことが可能である。なお、この場合において、チップ０からチップ１へのデータコピー（Ａ）のみを行うことも可能であるし、チップ０からチップ２へのデータコピー（Ｂ）のみを行うことも可能であるし、チップ０からチップ１へのデータコピー（Ａ）とチップ０からチップ２へのデータコピー（Ｂ）とを同時に行うことも可能である。
【図面の簡単な説明】
【００９０】
【図１】本発明の一実施形態に係る不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作イメージを示す図である。
【図２】本発明の一実施形態に係る不揮発性半導体記憶装置におけるピン配置の一例を示す図である。
【図３】図２において用いたピンの略称とその正式名称との対応を示す図である。
【図４】本発明の一実施形態に係る不揮発性半導体記憶装置の構成の一例を示すブロック図である。
【図５】本発明の一実施形態に係る不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスを示す図である。
【図６】本発明の一実施形態に係る不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスを示す図である。
【図７】図６においてＡで示した部分の拡大図である。
【図８】本発明の一実施形態に係る不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスを示す図である。
【図９】本発明の一実施形態に係る不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスを示す図である。
【図１０】本発明の一実施形態に係る不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作イメージを示す図である。
【図１１】本発明の一実施形態に係る不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスを示す図である。
【図１２】本発明の一実施形態に係る不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスを示す図である。
【図１３】不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作イメージの一例を示す図である。
【図１４】不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作シーケンスの一例を示す図である。
【図１５】本発明の一実施形態に係る不揮発性半導体記憶装置におけるチップ間のデータコピーに関する動作イメージを示す図である。
【符号の説明】
【００９１】
１０    ロジック制御
１１    Ｉ／Ｏ制御回路
１２    ステータスレジスタ
１３    アドレスレジスタ
１４    コマンドレジスタ
１５    制御回路
１６    高電圧発生回路
１７    ロウデコーダ
１８    カラムバッファ
１９    カラムデコーダ
２０    データレジスタ
２１    センスアンプ
２２    メモリセルアレイ
【図１】
2007164895.tif 000003
【図２】
2007164895.tif 000004
【図３】
2007164895.tif 000005
【図４】
2007164895.tif 000006
【図５】
2007164895.tif 000007
【図６】
2007164895.tif 000008
【図７】
2007164895.tif 000009
【図８】
2007164895.tif 000010
【図９】
2007164895.tif 000011
【図１０】
2007164895.tif 000012
【図１１】
2007164895.tif 000013
【図１２】
2007164895.tif 000014
【図１３】
2007164895.tif 000015
【図１４】
2007164895.tif 000016
【図１５】
2007164895.tif 000017