(57)【要約】【課題】トランジスタへの光の入射を阻止し、光リークの発生を防止する。【解決手段】複数の走査線と複数のデータ線との交差に対応してスイッチング用のトランジスタが構成された電気光学装置であって、基板上に形成されて前記トランジスタを構成する半導体層と、前記半導体層とは異なる層に設けられた１層以上のメタル層と、前記１層以上のメタル層のうち前記半導体層に最も近接した第１のメタル層の前記半導体層に対向する面に設けられ、平面的には少なくとも前記半導体層中のチャネル領域を覆うように形成された反射防止膜と、を具備したことを特徴とする。【選択図】図１
2007199188.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との交差に対応してスイッチング用のトランジスタが構
成された電気光学装置であって、
基板上に形成されて前記トランジスタを構成する半導体層と、
前記半導体層とは異なる層に設けられた１層以上のメタル層と、
前記１層以上のメタル層のうち前記半導体層に最も近接した第１のメタル層の前記半導
体層に対向する面に設けられ、平面的には少なくとも前記半導体層中のチャネル領域を覆
うように形成された反射防止膜と、
を具備したことを特徴とする電気光学装置。
【請求項２】
前記半導体層に最も近接した第１のメタル層は、前記半導体層が形成された層よりも、
前記基板の光の入射面側に設けられていることを特徴とする請求項１に記載の電気光学装
置。
【請求項３】
前記半導体層に最も近接した第１のメタル層は、前記半導体層が形成された層よりも、
前記基板の光の入射面の反対側の面側に設けられていることを特徴とする請求項１に記載
の電気光学装置。
【請求項４】
前記第１のメタル層は、前記半導体層の上層に形成されて、前記データ線を構成すると
共に、
前記第１のメタル層の上層に形成されて、前記複数の走査線と前記複数のデータ線との
交差に対応して設けられた画素電極の保持容量を構成する蓄積容量層を具備し、
前記蓄積容量層は、第２及び第３のメタル層相互間に絶縁層を介在させた層構造を有す
ることを特徴とする請求項１に記載の電気光学装置。
【請求項５】
前記半導体層の上層に形成されて、前記複数の走査線と前記複数のデータ線との交差に
対応して設けられた画素電極の保持容量を構成する蓄積容量層を具備し、
前記第１のメタル層は、前記蓄積容量層の上層に形成されて、前記データ線を構成する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項６】
前記第１のメタル層は、前記半導体層に対向する部分において、他の部分よりも半導体
層までの基板深さ方向の距離が短い窪地部分を有し、
前記反射防止膜は、前記窪地部分に形成されることを特徴とする請求項１に記載の電気
光学装置。
【請求項７】
前記反射防止膜は、平面的には、前記半導体層の全域を覆うように形成されることを特
徴とする請求項１に記載電気光学装置。
【請求項８】
前記反射防止膜は、平面的には、前記半導体層と前記メタル層とを電気的に接続するた
めのコンタクトホール形成領域以外の領域に形成されることを特徴とする請求項１に記載
電気光学装置。
【請求項９】
前記反射防止膜と前記第１のメタル層との間には、さらに絶縁層が形成されてなること
を特徴とする請求項１に記載電気光学装置。
【請求項１０】
複数の走査線と複数のデータ線との交差に対応してスイッチング用のトランジスタが構
成された電気光学装置の製造方法であって、
基板上に前記トランジスタを構成する半導体層を形成する工程と、
前記半導体層上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上の前記半導体層と対向する領域に、平面的には少なくとも前記半導体
層中のチャネル領域を覆うように反射防止膜を形成する工程と、
前記層間絶縁膜及び前記反射防止膜上に第１のメタル層を形成する工程と、
を具備したことを特徴とする電気光学装置の製造方法。
【請求項１１】
請求項１乃至請求項９のいずれか１つに記載の電気光学装置を用いて構成したことを特
徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等に好適な電気光学装置及びその製造方法並びに電子機器に
関する。
【背景技術】
【０００２】
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置
は、一対の基板間に液晶が挟持された構成となっている。このうち、ＴＦＴ駆動、ＴＦＤ
駆動等によるアクティブマトリクス駆動方式の液晶装置等の電気光学装置においては、縦
横に夫々配列された多数の走査線（ゲート線）及びデータ線（ソース線）の各交点に対応
して、画素電極及びスイッチング素子を基板（アクティブマトリクス基板）上に設けて構
成される。
【０００３】
ＴＦＴ素子等のスイッチング素子は、ゲート線に供給されるオン信号によってオンとな
り、ソース線を介して供給される画像信号を画素電極（透明電極（ＩＴＯ））に書込む。
これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液
晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を
通過する光を画像信号に応じて変化させて画像表示を行う。
【０００４】
このようなスイッチング素子を構成する素子基板は、ガラス又は石英基板上に、所定の
パターンを有する半導体薄膜、絶縁性薄膜又は導電性薄膜を積層することによって構成さ
れる。
【０００５】
ところで、ＴＦＴ素子は光の影響によって特性が変化してしまう特徴を有する。ＴＦＴ
のチャネル領域に入射光が照射されると、光によって光リーク電流が励起してＴＦＴの特
性が劣化する。そうすると、表示面における画質の不均一やコントラスト比の低下、フリ
ッカ特性の劣化等の原因となる。
【０００６】
そこで、ＴＦＴ素子部のチャネル領域やチャネル隣接領域に光が照射されないように、
素子基板あるいは対向基板には少なくともＴＦＴ素子部に対向する部分に光を遮光する遮
光膜が形成されている。しかし、入射光が配線等によって乱反射或いは多重反射して、Ｔ
ＦＴに照射されることがある。そこで、特許文献１においては、ＴＦＴのチャネル領域を
効果的に遮光するために、遮光膜をチャネルに近接配置した電気光学装置が開示されてい
る。
【０００７】
特許文献１の提案では、ゲート上の層間絶縁膜に、ゲートを覆うエッチングストッパー
層に到る溝を形成し、その溝に遮光膜を形成することで、遮光膜とチャネル領域との距離
を狭めた構造について開示されている。  
【特許文献１】特開２００３−１４０５６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１の技術を採用したとしても、入射光が乱反射や多重反射を繰
り返した場合には、チャネル領域への十分な遮光性能を得ることができないことがあると
いう問題点があった。
【０００９】
本発明は、チャネルを構成する半導体層近傍のメタル層に反射防止膜を形成することに
よって、チャネル領域への遮光性能を向上させ、光リークの発生を防止することができる
電気光学装置及びその製造方法並びに電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る電気光学装置は、複数の走査線と複数のデータ線との交差に対応してスイ
ッチング用のトランジスタが構成された電気光学装置であって、基板上に形成されて前記
トランジスタを構成する半導体層と、前記半導体層とは異なる層に設けられた１層以上の
メタル層と、前記１層以上のメタル層のうち前記半導体層に最も近接した第１のメタル層
の前記半導体層に対向する面に設けられ、平面的には少なくとも前記半導体層中のチャネ
ル領域を覆うように形成された反射防止膜と、を具備したことを特徴とする。
【００１１】
このような構成によれば、基板上にはトランジスタを構成する半導体層が形成されてい
る。半導体層とは異なる層に、１層以上のメタル層が設けられている。１層以上のメタル
層のうち半導体層に最も近接した第１のメタル層は、半導体層に対向する面において、反
射防止膜が設けられる。反射防止膜は、平面的には、少なくとも半導体層中のチャネル領
域を覆うように形成されており、反射光が半導体層のチャネル領域に入射することを抑制
することができる。これにより、チャネル領域への遮光性能を向上させ、トランジスタの
誤動作を防止して、光リークの発生を抑制することができる。
【００１２】
また、本発明の一態様によれば、前記半導体層に最も近接した第１のメタル層は、前記
半導体層が形成された層よりも、前記基板の光の入射面側に設けられていることを特徴と
する。
【００１３】
このような構成によれば、基板に入射した光の反射光が、第１のメタル層に反射して戻
ってきた場合でも、反射防止膜によって半導体層への入射が阻止される。
【００１４】
また、本発明の一態様によれば、前記半導体層に最も近接した第１のメタル層は、前記
半導体層が形成された層よりも、前記基板の光の入射面の反対側の面側に設けられている
ことを特徴とする。
【００１５】
このような構成によれば、基板に入射した光が、第１のメタル層に入射した場合でも、
反射防止膜によって半導体層に光が反射することが阻止される。
【００１６】
また、本発明の一態様によれば、前記第１のメタル層は、前記半導体層の上層に形成さ
れて、前記データ線を構成すると共に、前記第１のメタル層の上層に形成されて、前記複
数の走査線と前記複数のデータ線との交差に対応して設けられた画素電極の保持容量を構
成する蓄積容量層を具備し、前記蓄積容量層は、第２及び第３のメタル層相互間に絶縁層
を介在させた層構造を有することを特徴とする。
【００１７】
このような構成によれば、半導体層に近接した位置に第１のメタル層が設けられており
、第１のメタル層によって基板上方から半導体層に光が入射することが阻止される。また
、基板に入射した光の反射光は、第１のメタル層に設けられた反射防止膜によって反射が
阻止され、反射光の半導体層への光の入射が防止される。
【００１８】
また、本発明の一態様によれば、前記半導体層の上層に形成されて、前記複数の走査線
と前記複数のデータ線との交差に対応して設けられた画素電極の保持容量を構成する蓄積
容量層を具備し、前記第１のメタル層は、前記蓄積容量層の上層に形成されて、前記デー
タ線を構成することを特徴とする。
【００１９】
このような構成によれば、半導体層上層の第１のメタル層によって基板上方から半導体
層に光が入射することが阻止される。また、基板に入射した光の反射光は、第１のメタル
層に設けられた反射防止膜によって反射が阻止され、反射光の半導体層への光の入射が防
止される。
【００２０】
また、本発明の一態様によれば、前記第１のメタル層は、前記半導体層に対向する部分
において、他の部分よりも半導体層までの基板深さ方向の距離が短い窪地部分を有し、前
記反射防止膜は、前記窪地部分に形成されることを特徴とする。
【００２１】
このような構成によれば、半導体層と第１のメタル層との間の距離が狭いので、反射光
が第１のメタル層に入射し半導体層に反射する確率が低くなる。
【００２２】
また、本発明の一態様によれば、前記反射防止膜は、平面的には、前記半導体層の全域
を覆うように形成されることを特徴とする。
【００２３】
このような構成によれば、反射防止膜によって、半導体層への光の入射が阻止され、ト
ランジスタの誤動作を一層防止することができる。
【００２４】
また、本発明の一態様によれば、前記反射防止膜は、平面的には、前記半導体層と前記
メタル層とを電気的に接続するためのコンタクトホール形成領域以外の領域に形成される
ことを特徴とする。
【００２５】
このような構成によれば、反射防止膜がコンタクトホール内に侵入することはなく、反
射防止膜によってコンタクト不良が発生することを防止することができる。
【００２６】
また、本発明の一態様によれば、前記反射防止膜と前記第１のメタル層との間には、さ
らに絶縁層が形成されてなることを特徴とする。
【００２７】
また、本発明に係る電気光学装置の製造方法は、複数の走査線と複数のデータ線との交
差に対応してスイッチング用のトランジスタが構成された電気光学装置の製造方法であっ
て、基板上に前記トランジスタを構成する半導体層を形成する工程と、前記半導体層上に
層間絶縁膜を形成する工程と、前記層間絶縁膜上の前記半導体層と対向する領域に、平面
的には少なくとも前記半導体層中のチャネル領域を覆うように反射防止膜を形成する工程
と、前記層間絶縁膜及び前記反射防止膜上に第１のメタル層を形成する工程と、を具備し
たことを特徴とする。
【００２８】
このような構成によれば、基板上にトランジスタを構成する半導体層を形成する。次に
、半導体層上に層間絶縁膜を形成する。次に、層間絶縁膜上の半導体層と対向する領域に
、平面的には少なくとも半導体層中のチャネル領域を覆うように反射防止膜を形成する。
次に、層間絶縁膜及び反射防止膜上に第１のメタル層を形成する。トランジスタに対向す
る第１のメタル層の面側には、反射防止膜を形成しており、第１のメタル層からの反射光
が半導体層に入射することを防止して、トランジスタの誤動作を防ぐことができる。
【００２９】
本発明に係る電子機器は、上記電気光学装置を用いて構成したことを特徴とする。
【００３０】
このような構成によれば、光リーク等のトランジスタの誤動作が抑制され、高品位の画
像表示が可能である。
【発明を実施するための最良の形態】
【００３１】
以下、図面を参照して本発明の実施の形態について詳細に説明する。
【００３２】
＜第１の実施の形態＞
図１は本発明の第１の実施の形態に係る電気光学装置の画素構造を示す断面図である。
本実施の形態は電気光学装置としてＴＦＴ基板を用いた液晶装置に適用したものである。
図２は本実施の形態における電気光学装置である液晶装置をその上に形成された各構成要
素と共に対向基板側から見た平面図である。図３はＴＦＴ基板と対向基板とを貼り合わせ
て液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す
断面図である。図４は液晶装置の画素領域を構成する複数の画素における各種素子、配線
等の等価回路図である。また、図５は本実施の形態のＴＦＴ基板上に形成する隣接した複
数の画素について各層の要部の成膜パターンを示す平面図である。なお、上記各図におい
ては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮
尺を異ならしめてある。
【００３３】
先ず、図２乃至図４を参照して本実施の形態の電気光学装置である液晶装置の全体構成
について説明する。  
液晶装置は、図２及び図３に示すように、例えば、石英基板、ガラス基板、シリコン基
板を用いたＴＦＴ基板１０と、これに対向配置される、例えばガラス基板や石英基板を用
いた対向基板２０との間に液晶５０を封入して構成される。対向配置されたＴＦＴ基板１
０と対向基板２０とは、シール材５２によって貼り合わされている。
【００３４】
ＴＦＴ基板１０上には画素を構成する画素電極（ＩＴＯ）９ａ等がマトリクス状に配置
される。また、対向基板２０上には全面に対向電極（ＩＴＯ）２１が設けられる。ＴＦＴ
基板１０の画素電極９ａ上には、ラビング処理が施された配向膜１６が設けられている。
一方、対向基板２０上の全面に渡って形成された対向電極２１上にも、ラビング処理が施
された配向膜２２が設けられている。各配向膜１６，２２は、例えば、ポリイミド膜等の
透明な有機膜からなる。
【００３５】
図４は画素を構成するＴＦＴ基板１０上の素子の等価回路を示している。図４に示すよ
うに、画素領域においては、複数本の走査線１１ａと複数本のデータ線６ａとが交差する
ように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマト
リクス状に配置される。そして、走査線１１ａとデータ線６ａの各交差部分に対応してＴ
ＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。
【００３６】
ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａ
に供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に
設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並
列に蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソー
ス電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０
によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００３７】
図１は一つの画素に着目した液晶装置の模式的断面図であり、図５は各層の成膜パター
ンを示す平面図である。
【００３８】
図５において、画素電極９ａは、ＴＦＴ基板１０上に、マトリクス状に複数設けられて
おり、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ（図５の極太破線）及び走査
線１１ａ（図５の破線）が設けられている。データ線６ａは、後述するように、アルミニ
ウム膜又はアルミニウム膜を含む積層構造からなり、走査線１１ａは、例えば導電性のポ
リシリコン膜やタングステンシリサイド膜等からなる。また、走査線１１ａは、半導体層
１ａのうちチャネル領域１ａ’に対向するゲート電極３ａ（図５の細線）に電気的に接続
されている。すなわち、走査線１１ａとデータ線６ａとの交差する箇所にはそれぞれ、走
査線１１ａに接続されたゲート電極３ａとチャネル領域１ａ’とが対向配置されて画素ス
イッチング用のＴＦＴ３０が構成されている。
【００３９】
ＴＦＴ基板１０上には、ＴＦＴ３０や画素電極９ａの他、これらを含む各種の構成が積
層構造をなして備えられている。この積層構造は、図１に示すように、下から順に、走査
線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、データ線６ａ
等を含む第３層、蓄積容量７０を含む第４層、画素電極９ａ及び配向膜１６等を含む第５
層からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には
第１層間絶縁膜４１が、第３層及び第４層間には第２層間絶縁膜４２が、第４層及び第５
層間には第３層間絶縁膜４３が、それぞれ設けられており、前述の各要素間が短絡するこ
とを防止している。また、これら各種の絶縁膜１２、４１、４２及び４３には、例えば、
ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続す
るコンタクトホール等もまた設けられている。以下では、これらの各要素について、下か
ら順に説明を行う。
【００４０】
第１層には、例えば、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（
タンタル）、Ｍｏ（モリブデン）等の高融点金属のうちの少なくとも一つを含む、金属単
体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリ
シリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的には、
図５のＸ方向に沿うように、ストライプ状にパターニングされていると共に、データ線６
ａに沿って図５のＹ方向に延びる突出部を有している。なお、隣接する走査線１１ａから
延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分
断されている。
【００４１】
これにより、走査線１１ａは、同一行に存在するＴＦＴ３０のＯＮ・ＯＦＦを一斉に制
御する機能を有することになる。また、走査線１１ａは、画素電極９ａが形成されない領
域を略埋めるように形成されていることから、ＴＦＴ３０に下側から入射しようとする光
を遮る機能をも有している。これにより、ＴＦＴ３０の半導体層１ａにおける光リーク電
流の発生を抑制し、フリッカ等のない高品質な画像表示が可能となる。
【００４２】
第２層には、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図１
に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素として
は、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界
によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、ゲート電極３ａと半導
体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース
領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領
域１ｅを備えている。
【００４３】
なお、上述のＴＦＴ３０は、好ましくは図１に示したようにＬＤＤ構造をもつが、低濃
度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット
構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整
合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴで
あってもよい。また、本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を、
高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート
構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュア
ルゲート、あるいはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びド
レイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
さらに、ＴＦＴ３０を構成する半導体層１ａは非単結晶層でも単結晶層でも構わない。単
結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層１ａを
単結晶層とすることで、特に周辺回路の高性能化を図ることができる。
【００４４】
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等
からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａとＴＦＴ３
０とを絶縁する機能のほか、ＴＦＴ基板１０の全面に形成されることにより、ＴＦＴ基板
１０の表面研磨時における荒れや、洗浄後に残る汚れ等による画素スイッチング用のＴＦ
Ｔ３０の特性変化を防止する機能を有する。
【００４５】
この下地絶縁膜１２には、溝（コンタクトホール）１２ｃｖが形成されており、この溝
１２ｃｖを埋めるようにして、ゲート電極３ａの一部３ｂが形成されている。ゲート電極
３ａは、溝１２ｃｖを埋めるように、且つ、その下端が走査線１１ａと接するように形成
されている。従って、同一行の走査線１１ａとゲート電極３ａとは、同電位となる。なお
、走査線１１ａに平行するようにして、ゲート電極３ａを含む別の走査線を形成するよう
な構造を採用してもよい。この場合においては、該走査線１１ａと該別の走査線とは、冗
長的な配線構造をとることになる。これにより、例えば、該走査線１１ａの一部に何らか
の欠陥があって、正常な通電が不可能となったような場合においても、当該走査線１１ａ
と同一の行に存在する別の走査線が健全である限り、それを介してＴＦＴ３０の動作制御
を依然正常に行うことができることになる。
【００４６】
第３層には、データ線６ａが設けられている。このデータ線６ａは、ＴＦＴ３０の半導
体層１ａの延在する方向に一致するように、すなわち図５中Ｙ方向に重なるようにストラ
イプ状に形成されている。このデータ線６ａは、例えば反射率が高いアルミニウム材料に
よって形成されている。なお、データ線６ａを、下層にアルミニウム、上層に窒化チタン
を用いた多層構造で形成してもよい。
【００４７】
データ線６ａが、比較的低抵抗な材料たるアルミニウムを含むことにより、ＴＦＴ３０
、画素電極９ａに対する画像信号の供給を滞りなく実現することができる。
【００４８】
また、この第３層には、データ線６ａと同一膜として、蓄積容量への中継用の中継層６
ａ１が形成されている。これらは、図５に示すように、平面的に見ると、データ線６ａと
連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分
断されるように形成されている。
【００４９】
中継層６ａ１は、データ線６ａと同一工程で、下層より順に、アルミニウムからなる層
、窒化チタンからなる層の多層構造を有する膜として形成されている。窒化チタン層は、
中継層６ａ１に対して形成するコンタクトホール８３のエッチングの突き抜け防止のため
のバリアメタルとして機能する。
【００５０】
本実施の形態においては、第３層には、第２層のＴＦＴ３０に対向して、データ線６ａ
を構成するアルミニウムの下層側に、反射防止膜９１（図５の太破線）が形成されている
。反射防止膜９１は、平面的には、少なくともゲート電極３ａ直下のチャネル領域１ａ’
を覆うように形成される。また、反射防止膜９１は、平面的には、半導体領域１ａを覆う
ように形成されていてもよい。また、反射防止膜９１は、データ線６ａから平面的にはは
み出さないように形成される。更に、反射防止膜９１は、後述するコンタクトホール８１
，８２の形成領域には形成されないようになっている。
【００５１】
第４層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ド
レイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１
と、固定電位側容量電極を含む容量線３００とが、誘電体膜７５を介して対向配置される
ことにより形成されている。この蓄積容量７０によれば、画素電極９ａにおける電位保持
特性を顕著に高めることが可能となる。また、蓄積容量７０は、図５の平面図に示すよう
に、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されてい
るため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全
体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが
可能である。
【００５２】
より詳細には、下部電極７１は、金属膜からなり画素電位側容量電極として機能する。
ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。
また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴ
ＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。
【００５３】
容量線３００は、蓄積容量７０の固定電位側容量電極として機能する。なお、定電位源
としては、後述するデータ線駆動回路１０１に供給される正電源や負電源の定電位源でも
よいし、対向基板２０の対向電極２１に供給される定電位源でも構わない。この容量線３
００は、下層にアルミニウム層３０１、上層に窒化チタン層３０２の２層構造を有し、Ｔ
ＦＴ基板１０上において、各画素に対応するように島状に形成されている。下部電極７１
と容量線３００とは、ほぼ同一形状を有するように形成されている。
【００５４】
これにより、蓄積容量７０は、平面的に無駄な広がりを有さず、即ち画素開口率を低落
させることなく、且つ、当該状況下で最大限の容量値を実現し得ることになる。すなわち
、蓄積容量７０は、より小面積で、より大きな容量値をもつ。
【００５５】
誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄い酸化シリコン膜、あるい
は窒化シリコン膜等から構成される。蓄積容量７０を増大させる観点からは、膜の信頼性
が十分に得られる限りにおいて、誘電体膜７５は薄いほどよい。
【００５６】
以上説明したＴＦＴ３０ないしゲート電極３ａ上、かつ、データ線６ａの下には、例え
ば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロ
ンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス
膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶
縁膜４１が形成されている。そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度
ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が開
孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと
蓄積容量７０を構成する下部電極７１とを電気的に接続するために、コンタクトホール８
２が開孔されている。
【００５７】
データ線６ａの上、かつ、蓄積容量７０の下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、Ｂ
ＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましく
はＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成
されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積
容量７０の下部電極７１とを電気的に接続するためのコンタクトホール８３が開孔されて
いる。即ち、ＴＦＴ３０の高濃度ドレイン領域１ｅはコンタクトホール８２、中継層６ａ
１及びコンタクトホール８３を介して蓄積容量７０の下部電極７１に接続される。
【００５８】
第５層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ
上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、
ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるい
は好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法にて成膜されるプラズマＴＥＯＳか
らなる第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、画素電極９
ａ及び蓄積容量７０の下部電極７１間を電気的に接続するためのコンタクトホール８４が
開孔されている。
【００５９】
第２及び第３層間絶縁膜４２，４３の表面は、ＣＭＰ（Chemical Mechanical Polishin
g）処理等により平坦化されている。平坦化された層間絶縁膜４２，４３の下方に存在す
る各種配線や素子等による段差に起因する液晶層５０の配向不良が低減される。
【００６０】
また、図２及び図３に示すように、対向基板２０には表示領域を区画する額縁としての
遮光膜５３が設けられている。また、対向基板２０には遮光膜２３も設けられる。対向基
板２０の全面には、上述したように、ＩＴＯ等の透明導電性膜が対向電極２１として形成
され、更に、対向電極２１の全面にはポリイミド系の配向膜２２が形成される。配向膜２
２は、液晶分子に所定のプレティルト角を付与するように、所定方向にラビング処理され
ている。
【００６１】
遮光膜５３の外側の領域には液晶を封入するシール材５２が、ＴＦＴ基板１０と対向基
板２０間に形成されている。シール材５２は対向基板２０の輪郭形状に略一致するように
配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。シール材５２は、ＴＦＴ基
板１０の１辺の一部において欠落しており、液晶５０を注入するための液晶注入口１０８
が形成される。貼り合わされたＴＦＴ基板１０及び対向基板２０相互の間隙には、液晶注
入口１０８より液晶が注入される。液晶注入後に、液晶注入口１０８を封止材１０９で封
止するようになっている。
【００６２】
シール材５２の外側の領域には、データ線６ａに画像信号を所定のタイミングで供給す
ることにより該データ線６ａを駆動するデータ線駆動回路１０１及び外部回路との接続の
ための外部接続端子１０２がＴＦＴ基板１０の一辺に沿って設けられている。この一辺に
隣接する二辺に沿って、走査線１１ａ及びゲート電極３ａに走査信号を所定のタイミング
で供給することによりゲート電極３ａを駆動する走査線駆動回路１０４が設けられている
。走査線駆動回路１０４は、シール材５２の内側の遮光膜５３に対向する位置においてＴ
ＦＴ基板１０上に形成される。また、ＴＦＴ基板１０上には、データ線駆動回路１０１、
走査線駆動回路１０４、外部接続端子１０２及び上下導通端子１０７を接続する配線１０
５が、遮光膜５３の３辺に対向して設けられている。
【００６３】
上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成
される。そして、ＴＦＴ基板１０と対向基板２０相互間には、下端が上下導通端子１０７
に接触し、上端が対向電極２１に接触する上下導通材１０６が設けられており、上下導通
材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている
。
【００６４】
ところで、データ線６ａは、上述したように、金属材料として例えばアルミニウムを用
いた単層構造で形成してもよく、また、複数種類の金属を用いた多層構造で形成してもよ
い。例えば、データ線６ａを、下層から順に、反射率が低いＴｉ（チタン）、ＴｉＮ（窒
化チタン）、Ａｌ（アルミニウム）、Ｔｉ（チタン）、ＴｉＮ（窒化チタン）の例えば５
層構造によって構成することも考えられる。
【００６５】
しかしながら、データ線６ａは、上述したように、コンタクト８１を介して半導体層１
ａの高濃度ドレイン領域１ｅに接続されるようになっている。ＴＦＴを構成する半導体層
は、膜厚が極めて薄く形成されている。ところが、データ線６ａとして最下層にチタンが
形成されている場合には、チタンと高濃度ドレイン領域１ｅを構成するポリシリコンがシ
リサイド層となり、ポリシリコンの膜厚が更に一層薄くなってしまう。このため、データ
線６ａとドレイン領域１ｅとのコンタクト抵抗が高くなり、コンタクト不良が生じる。こ
の理由から、ＴＦＴ３０との接続が必要なデータ線６ａとしては、最下層にアルミニウム
を用いた構造を採用する。
【００６６】
しかしながら、アルミニウム材料を用いていることから、アルミニウム裏面における反
射によって、半導体層１ａ、特にチャネル領域１ａ’への反射光の入射が問題となる。そ
こで、本実施の形態においては、データ線６ａを構成するアルミニウムの裏面において、
反射防止膜９１を形成するようになっている。反射防止膜９１は、上述したように、平面
的には、少なくともチャネル領域１ａ’を覆うように形成される。また、平面的には、半
導体層１ａの全域を覆うように形成した方が望ましい。また、開口率が低下することを防
止するために、反射防止膜９１は、データ線６ａによる遮光領域内に設けた方がよい。な
お、コンタクト抵抗の増加を抑制するために、反射防止膜９１は、コンタクトホール８１
，８２の形成領域を避けて設けるようになっている。
【００６７】
対向基板２０側から入射した光は、基板２０内、液晶層５０及びＴＦＴ基板１０を通過
する。ＴＦＴ基板１０側から透過光を観察することで、表示画像の認識が可能である。こ
の場合において、ＴＦＴ３０の対向基板２０側には、金属材料によって形成されたデータ
線６ａ及び中継層６ａ１がＴＦＴ３０を覆うように形成されている。従って、入射光はデ
ータ線６ａの表面によって反射されて、入射光が直接ＴＦＴ３０に入射することが防止さ
れる。
【００６８】
一方、素子内に入射した光の一部は、ＴＦＴ基板１０側から対向基板２０側に反射する
。この反射光の一部は、反射・散乱を繰り返すことで、データ線６ａの裏面側に入射する
ことがある。この場合でも、データ線６ａの裏面側には反射防止膜９１が設けられている
ので、データ線６ａの裏面側に入射した反射光が、ＴＦＴ３０側に反射することが防止さ
れ、反射光がＴＦＴ３０に入射することはない。
【００６９】
こうして、ＴＦＴ３０への光の入射が阻止され、ＴＦＴ３０が誤動作することを防止す
ることができる。これにより、光リークの発生を抑制することができる。
【００７０】
（製造プロセス）
次に、本実施形態に係る電気光学装置である液晶装置の製造方法を説明する。
【００７１】
まず、石英基板、ガラス、シリコン基板等のＴＦＴ基板１０を用意する。ここで、好ま
しくはＮ（窒素）等の不活性ガス雰囲気で約９００〜１３００℃での高温でアニール処理
し、後に実施される高温プロセスでＴＦＴ基板１０に生じる歪が少なくなるように前処理
しておく。
【００７２】
次に、このように処理されたＴＦＴ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等
の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ
程度の膜厚、好ましくは２００ｎｍの膜厚に堆積させる。そして、金属合金膜をフォトリ
ソグラフィ及びエッチングによりパターニングして、平面形状がストライプ状の走査線１
１ａを形成する。
【００７３】
次に、走査線１１ａ上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・
エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、Ｔ
ＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ（ノンシリケ
ートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、
ＢＰＳＧ  （ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や
酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例
えば約５００〜２０００ｎｍ程度とする。
【００７４】
次に、半導体層１ａが形成される。即ち、先ず、下地絶縁膜１２上に、約４５０〜５５
０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎ
のモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０Ｐａ
のＣＶＤ）によってアモルファスシリコン膜が形成される。次に、窒素雰囲気中で、約６
００〜７００℃にて約１〜１０時間、好ましくは４〜６時間の熱処理を施すことにより、
ｐ−Ｓｉ（ポリシリコン）膜を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚
さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡを使ったアニール処
理でもよいし、エキシマレーザ等を用いたレーザアニールでもよい。この際、画素スイッ
チング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型とするかに応じて、Ｖ族元
素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、
フォトリソグラフィ及びエッチングにより、所定パターンを有する半導体層１ａを形成す
る。
【００７５】
次に、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００°Ｃの温度、好ましく
は約１０００℃の温度により熱酸化して下層ゲート絶縁膜を形成し、場合により、これに
続けて減圧ＣＶＤ法等により上層ゲート絶緑膜を形成することにより、１層又は多層の高
温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる（ゲート絶縁膜を含む）絶縁膜
２を形成する。この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３
５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは
約３０〜１００ｎｍの厚さとなる。
【００７６】
次に、画素スイッチング用のＴＦＴ３０のスレッショールド電圧Ｖｔｈを制御するため
に、半導体層１ａのうちｎチャネル領域あるいはｐチャネル領域に、ボロン等のドーパン
トを予め設定された所定量だけイオン注入等によりドープする。
【００７７】
次に、下地絶縁膜１２に対して、走査線１１ａに通ずる溝１２ｃｖを形成する。この溝
１２ｃｖは、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチ
ングにより形成する。
【００７８】
次に、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散して、
このポリシリコン膜を導電化する。この熱拡散に代えて、Ｐイオンをポリシリコン膜の成
膜と同時に導入したドープドシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、
約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソ
グラフィ及びエッチングにより、ＴＦＴ３０のゲート電極部を含めて所定のパターンのゲ
ート電極３ａを形成する。
【００７９】
次に、前記半導体層１ａについて、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ
、並びに、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成する。
【００８０】
ここでは、ＴＦＴ３０をＬＤＤ構造をもつｎチャネル型のＴＦＴとする場合を説明する
と、具体的にまず、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために
、ゲート電極３ａをマスクとして、Ｐ等のＶ族元素のドーパントを低濃度で（例えば、Ｐ
イオンを１〜３×１０13ｃｍ2のドーズ量にて）ドープする。これによりゲート電極３ａ
下の半導体層１ａはチャネル領域１ａ’となる。このときゲート電極３ａがマスクの役割
を果たすことによって、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃは自己整合的
に形成されることになる。次に、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形
成するために、ゲート電極３ａよりも幅の広い平面パターンを有するレジスト層をゲート
電極３ａ上に形成する。その後、Ｐ等のＶ族元素のドーパントを高濃度で（例えば、Ｐイ
オンを１〜３×１０15／ｃｍ2のドーズ量にて）ドープする。
【００８１】
なお、このように低濃度と高濃度の２段階に分けて、ドープを行わなくてもよい。例え
ば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、ゲート電極３ａ
（ゲート電極）をマスクとして、Ｐイオン・Ｂイオン等を用いたイオン注入技術によりセ
ルフアライン型のＴＦＴとしてもよい。この不純物のドープにより、ゲート電極３ａは更
に低抵抗化される。
【００８２】
次に、ゲート電極３ａ上に、例えば、ＴＥＯＳガス、ＴＥＢガス、ＴＭＯＰガス等を用
いた常圧又は減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケート
ガラス膜、窒化シリコン膜や酸化シリコン膜からなる第１層間絶縁膜４１を形成する。こ
の第１層間絶縁膜４１の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ま
しくは、８００°Ｃ程度の高温でアニール処理し、第１層間絶縁膜４１の膜質を向上させ
ておく。
【００８３】
次に、第１層間絶縁膜４１に対する反応性イオンエッチング、反応性イオンビームエッ
チング等のドライエッチングにより、コンタクトホール８１及びコンタクトホール８２を
開孔する。この際、前者は半導体層１ａの高濃度ソース領域１ｄに通ずるように、後者は
ドレイン領域１ｅに通ずるように、それぞれ形成される。
【００８４】
次に、第１層間絶縁膜４１上の全面に、スパッタリング等により、反射防止膜９１とな
る光の反射率が比較的低い材料、例えば、クロム（Ｃｒ）、チタン（Ｔｉ）、窒化チタン
（ＴｉＮ）、タングステン（Ｗ）、タングステンシリサイド（ＷＳｉ）等の低反射率材料
を所定の膜厚で形成する。例えば、反射防止膜９１の膜厚は、データ線６ａの膜厚の１割
程度の、例えば５０ｎｍの膜厚とする。
【００８５】
次に、形成した低反射率材料をフォトリソグラフィ及びエッチングによりパターニング
して、平面的には、少なくともチャネル領域１ａ’を覆う領域に低反射率材料を形成し、
反射防止膜９１を得る。なお、反射防止膜９１を、半導体層１ａを覆うように形成しても
よい。なお、この場合には、コンタクトホール８１，８２の形成領域を除く領域に反射防
止膜９１を形成する。図５では、反射防止膜９１を、チャネル領域１ａ’を覆う領域に形
成した例を示している。
【００８６】
次に、反射防止膜９１及び第１層間絶縁膜４１上の前面に、スパッタリング等により、
遮光性のアルミニウム等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５
００ｎｍ程度の厚さ、好ましくは約３５０ｎｍに堆積する。そして、フォトリソグラフィ
及びエッチングにより、データ線６ａに相当する所定パターンをもつアルミニウム層を形
成する。この際、当該パターニング時においては、中継層６ａ１もまた同時に形成される
。中継層６ａ１は、コンタクトホール８２を覆うように形成される。
【００８７】
次に、これらの上層の全面にプラズマＣＶＤ法等によって窒化チタンからなる膜を形成
した後、これがアルミニウム層上にのみ残存するように、パターニング処理を実施する。
こうして、下層にアルミニウム層、上層に窒化チタン層を有する多層構造のデータ線６ａ
が形成される。なお、該窒化チタンからなる層を中継層６ａ１上にも残存するように形成
してよい。また、アルミニウムの成膜時に同時に成膜して、一括してエッチングしても良
い。窒化チタン層の膜厚は、例えば、１５０ｎｍ程度であり、アルミニウム層と合わせて
、データ線６ａの膜厚は、約５００ｎｍ程度とする。
【００８８】
次に、データ線６ａ等の上を覆うように、例えばＴＥＯＳガス等を用いた常圧又は減圧
ＣＶＤ法により、好ましくは低温成膜できるプラズマＣＶＤ法により、ＮＳＧ、ＰＳＧ、
ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる
第２層間絶縁膜４２を形成する。この第２層間絶縁膜４２の膜厚は、例えば約５００〜３
５００ｎｍ程度とする。
【００８９】
次に、図１に示すように、第２層間絶縁膜４２を例えばＣＭＰを用いて平坦化する。
【００９０】
次に、第２層間絶縁膜４２に対する反応性イオンエッチング、反応性イオンビームエッ
チング等のドライエッチングにより、コンタクトホール８３を開孔する。この際、コンタ
クトホール８３は前記の中継層６ａ１に通ずるように形成されることになる。
【００９１】
次に、第２層間絶縁膜４２上に、Ｐｔ等の金属膜膜を、減圧ＣＶＤやスパッタリングに
より、１００〜５００ｎｍ程度の膜厚に成膜して、所定パターンをもつ下部電極７１の金
属膜を形成する。この場合の金属膜の成膜は、コンタクトホール８３が埋められるように
行われ、これにより、高濃度ドレイン領域１ｅ及び中継層６ａ１と下部電極７１との電気
的接続が図られる。
【００９２】
次いで、下部電極７１上に、誘電体膜７５の膜を形成する。この誘電体膜７５は、絶縁
膜２の場合と同様に、一般にＴＦＴゲート絶縁膜を形成するのに用いられる各種の公知技
術により形成可能である。この誘電体膜７５は、薄くする程、蓄積容量７０の容量値は大
きくなるので、結局、膜破れなどの欠陥が生じないことを条件に、膜厚５０ｎｍ以下のご
く薄い絶縁膜となるように形成すると有利である。次に、誘電体膜７５上に、アルミニウ
ム層３０１を、減圧ＣＶＤ又はスパッタリングにより、約１００〜５００ｎｍ程度の膜厚
に成膜する。更に、このアルミニウム層３０１上に、減圧ＣＶＤ又はスパッタリングによ
り、窒化チタン層３０２を形成する。こうして、アルミニウム層３０１と窒化チタン層３
０２の多層構造を有する容量線３００の金属膜を形成する。
【００９３】
次に、下部電極７１、誘電体膜７５及び容量線３００の膜を一挙にパターニングして、
下部電極７１、誘電体膜７５及び容量線３００を形成して、蓄積容量７０を完成させる。
【００９４】
次に、例えば、ＴＥＯＳガス等を用いた常圧又は減圧ＣＶＤ法により、好ましくはプラ
ズマＣＶＤ法により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化
シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜４３を形成する。この第３層間絶
縁膜４３の膜厚は、例えば約５００〜１５００ｎｍ程度とする。次に、図１に示すように
、第３層間絶縁膜４３を例えばＣＭＰを用いて平坦化する。次に、第３層間絶縁膜４３に
対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングに
より、コンタクトホール８４を開孔する。この際、コンタクトホール８４は蓄積容量７０
の下部電極７１に通ずるように形成される。
【００９５】
次に、第３層間絶縁膜４３上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を
、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングに
より、画素電極９ａを形成する。
【００９６】
次に、画素電極９ａの上に、ポリイミド系の配向膜の塗布液を塗布した後、所定のプレ
ティルト角をもつように、かつ所定方向でラビング処理を施すこと等により、配向膜１６
が形成される。
【００９７】
一方、対向基板２０については、ガラス基板等がまず用意され、遮光膜２３，５３が、
例えば金属クロムをスパッタした後、フォトリソグラフィ及びエッチングを経て形成され
る。なお、これらの遮光膜２３，５３は、導電性である必要はなく、Ｃｒ、Ｎｉ、ＡＬ等
の金属材料のほか、カーボンやＴｉをフォトレジストに分散した樹脂ブラック等の材料か
ら形成してもよい。
【００９８】
次に、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性膜を、約５
０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。さらに、対向電
極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角をも
つように、かつ所定方向でラビング処理を施すこと等により、配向膜２２が形成される。
【００９９】
最後に、図２及び図３に示すように、各層が形成されたＴＦＴ基板１０と対向基板２０
とは、例えば対向基板２０の４辺に沿ってシール材５２を形成すると共に、シール材５２
の４隅に上下導通材１０６を形成して、配向膜１６及び２２が対面するようにシール材５
２により貼り合わされる。これにより、上下導通材１０６は下端においてＴＦＴ基板１０
の上下導通端子１０７に接触し、上端において対向基板２０の共通電極２１に接触する。
【０１００】
そして、真空吸引等により、両基板間の空間に、例えば複数種のネマテッィク液晶を混
合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【０１０１】
なお、シール材５２は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹
脂等からなり、紫外線、加熱等により硬化させられたものである。また、このシール材５
２中には、本実施形態における液晶装置を、液晶装置がプロジェクタ用途のように小型で
拡大表示を行う液晶装置に適用するのであれば、両基板間の距離（基板間ギャップ）を所
定値とするためのグラスファイバ、あるいはガラスビーズ等のキャップ材（スペーサ）が
散布されている。あるいは、当該液晶装置を液晶ディスプレイや液晶テレビのように大型
で等倍表示を行う液晶装置に適用するのであれば、このようなギャップ材は、液晶層５０
中に含まれてよい。液晶装置の使用時には、外部接続端子にＦＰＣの銅箔パターンを接続
する。
【０１０２】
なお、走査線１１ａ及びゲート電極３ａに供給される走査信号遅延が問題にならないの
ならば、走査線駆動回路１０４は片側だけでもよいことは言うまでもない。また、データ
線駆動回路１０１を画像表示領域１０ａの辺に沿って両側に配列してもよい。
【０１０３】
また、ＴＦＴ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０
４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリン
グ回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して
各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を
検査するための検査回路等を形成してもよい。
【０１０４】
また、上述した実施形態においては、データ線駆動回路１０１及び走査線駆動回路１０
４をＴＦＴ基板１０上に設ける代わりに、例えばＴＡＢ（Tape  Automated Bonding）基
板上に実装された駆動用ＬＳＩに、ＴＦＴ基板１０の周辺部に設けられた異方性導電フィ
ルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射
光が入射する側及びＴＦＴ基板１０の出射光が出射する側には、それぞれ、例えばＴＮ（
Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ（Polymer Dis
persed Liquid Crystal）モード等の動作モードや、ノーマリーホワイトモード・ノーマ
リーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板等が所定の方
向で配置される。
【０１０５】
なお、上記実施の形態においては、トランジスタを形成する層（図１の第２層）に隣接
した層（図１の第３層）に形成されたメタル層（データ線６ａ）について、トランジスタ
に対向する面に反射防止膜を形成する例について説明した。トランジスタを形成する層に
隣接した層がメタル層でないことも考えられる。この場合でも、更に上層に形成されたメ
タル層による反射光がトランジスタに入射することを防止するために、トランジスタを形
成する層に最も近いメタル層に、反射防止膜を形成することで、第１の実施の形態と同様
の効果が得られることは明らかである。
【０１０６】
＜第２の実施の形態＞
図６は本発明の第２の実施の形態に係る電気光学装置の画素構造を示す断面図である。
本実施の形態はトランジスタが形成される層に最も隣接したメタル層の形状が第１の実施
の形態と異なる。本実施の形態は図１の電気光学装置に対して第３層のメタル層の形状が
異なるのみであり、図６では図面を簡略化して示している。
【０１０７】
第３層には、データ線１１０ａが設けられている。このデータ線１１０ａは、ＴＦＴ３
０の半導体層１ａの延在する方向に一致するように、すなわち図５中Ｙ方向に重なるよう
にストライプ状に形成されている。このデータ線１１０ａは、例えば反射率が高いアルミ
ニウム材料によって形成されている。なお、データ線１１０ａを、下層にアルミニウム、
上層に窒化チタンを用いた多層構造で形成してもよい。データ線１１０ａが、比較的低抵
抗な材料たるアルミニウムを含むことにより、ＴＦＴ３０、画素電極９ａに対する画像信
号の供給を滞りなく実現することができる。
【０１０８】
本実施の形態においては、データ線１１０ａの下地となる第１層間絶縁膜４１’は、Ｔ
ＦＴ３０、特にチャネル領域１ａ’に対向する部分に、チャネル領域１ａ’までの基板深
さ方向の距離が短い窪地部１１１が形成されている。この第１層間絶縁膜４１上にデータ
線１１０ａが形成されており、データ線１１０ａは、ＴＦＴ３０、特にチャネル領域１ａ
’に対向する部分が、ＴＦＴ３０側に近接する構造となっている。
【０１０９】
データ線１１０ａのＴＦＴ３０に対向する面には、反射防止膜９１’が形成されている
。反射防止膜９１’は、第１の実施の形態における反射防止膜９１と同様に、平面的には
、少なくともチャネル領域１ａ’を覆うように設けられる。本実施の形態においては、反
射防止膜９１’は、窪地部１１１の領域に形成されている。
【０１１０】
このように構成された実施の形態においては、反射防止膜９１’によって、反射光のＴ
ＦＴ３０への入射を抑制することができる。更に、本実施の形態においては、ＴＦＴ３０
とデータ線１１０ａとの距離が、十分に短く形成されている。従って、反射光が反射・散
乱を繰り返したとしても、ＴＦＴ３０とデータ線１１０ａとの間に進行しにくくなり、反
射光がＴＦＴ３０に入射することを一層抑制することができる。
【０１１１】
他の作用は第１の実施の形態と同様である。
【０１１２】
このように、本実施の形態においては、トランジスタの層に最も近接したメタル層に反
射防止膜を設けるとともに、このメタル層がトランジスタと近接して設けられており、反
射光がトランジスタに入射することを確実に防止することができる。
【０１１３】
なお、上記各実施の形態においては、トランジスタが形成された層の上層のメタル層に
、反射防止膜を設けた例について説明したが、トランジスタが形成された層の下層のメタ
ル層に、反射防止膜を設けてもよい。この場合においても、この下層のメタル層からの反
射光がトランジスタの形成領域に入射することを阻止することができ、トランジスタの誤
動作を防止し、光リークの発生を抑制することができる。
【０１１４】
＜変形例＞
なお、第１の実施の形態における反射防止膜９１は、データ線６ａと酸化シリコン膜等
からなる層間絶縁膜を介して形成されてもよい。また同様に、第２の実施の形態における
反射防止膜９１'は、データ線１１０ａと酸化シリコン膜等からなる層間絶縁膜を介して
形成されてもよい。また、
この場合には、コンタクトホール８１、８２を薬液(ＢＨＦ：バッファードフッ酸等)を
用いてウェットエッチングにより形成する際、反射防止膜９１、９１’が露出しないよう
にカバーすることができる。また、反射防止膜９１、９１’を固定電位に接続すれば、ゲ
ート電極３ａまたはデータ線６ａとの容量カップリングを無くす効果がある。
【０１１５】
（電子機器）
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例た
る投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について
説明する。ここに、図７は、投射型カラー表示装置の説明図である。
【０１１６】
図７において、本実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ
１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュール
を３個用意し、それぞれＲＧＢ用のライトパルブ１００Ｒ、１００Ｇ及び１００Ｂとして
用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハラ
イドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミ
ラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応す
る光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び
１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために
、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレ
ンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００
Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２
により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像
として投射される。
【０１１７】
また、本発明の電気光学装置は、パッシブマトリクス型の液晶表示パネルだけでなく、
アクティブマトリクス型の液晶パネル（例えば、ＴＦＴ（薄膜トランジスタ）やＴＦＤ（
薄膜ダイオード）をスイッチング素子として備えた液晶表示パネル）にも同様に適用する
ことが可能である。また、液晶表示パネルだけでなく、エレクトロルミネッセンス装置、
有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ
装置、電子放出を用いた装置（Field Emission Display 及び Surface-Conduction Elect
ron-Emitter Display 等）、ＤＬＰ（Digital Light Processing）（別名ＤＭＤ：Digita
l Micromirror Device）等の各種の電気光学装置においても本発明を同様に適用すること
が可能である。
【０１１８】
また、本発明は、半導体基板に素子を形成する表示用デバイス、例えばＬＣＯＳ（Liqu
id Crystal On Silicon）等にも適用可能である。
【０１１９】
ＬＣＯＳでは素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイ
ッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には反射
型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
【図面の簡単な説明】
【０１２０】
【図１】本発明の第１の実施の形態に係る電気光学装置の画素構造を示す断面図。
【図２】本実施の形態における電気光学装置である液晶装置をその上に形成された各構成要素と共に対向基板側から見た平面図。
【図３】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図２のＨ−Ｈ'線の位置で切断して示す断面図。
【図４】液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図５】本実施の形態のＴＦＴ基板上に形成する隣接した複数の画素について各層の要部の成膜パターンを示す平面図。
【図６】本発明の第２の実施の形態に係る電気光学装置の画素構造を示す断面図。
【図７】電子機器の一例を示す説明図。
【符号の説明】
【０１２１】
１ａ…半導体層、１ａ’…チャネル領域、３ａ…ゲート電極、６ａ…データ線、１０
…ＴＦＴ基板、２０…対向基板、４１〜４３…層間絶縁膜、８１〜８４…コンタクトホー
ル。
【図１】
2007199188.tif 000003
【図２】
2007199188.tif 000004
【図３】
2007199188.tif 000005
【図４】
2007199188.tif 000006
【図５】
2007199188.tif 000007
【図６】
2007199188.tif 000008
【図７】
2007199188.tif 000009