(57)【要約】【課題】  昇圧回路のスイッチング素子およびダイオードを共通の放熱部材にしかも単一の押さえ部材でそれぞれ隙間なく密着して固定することができ、これによりスイッチング素子およびダイオードに対する良好な放熱性を確保しながら、製造効率の向上および取付け面積の縮小が図れる電力変換装置を提供する。【解決手段】  昇圧用のスイッチング素子として高速整流ダイオード４ｄを内蔵したＩＧＢＴ４を用いるとともに、逆流防止用のダイオードとしてＩＧＢＴ４と同じ定格を有するＩＧＢＴ５の高速整流ダイオード５ｄを用い、このＩＧＢＴ４，５を共通の第２ヒートシンク１１に互いに並べて単一の押さえ板１３により固定した。【選択図】      図１
2007252177.tif 000002
【特許請求の範囲】
【請求項１】
昇圧用のスイッチング素子および逆流防止用のダイオードを有し直流電圧を昇圧する昇圧回路と、複数のスイッチング素子を有し前記昇圧回路の出力を交流電圧に変換するスイッチング回路とを備えた電力変換装置において、
前記昇圧用のスイッチング素子として高速整流ダイオードを内蔵した第１スイッチング素子を用いるとともに、前記逆流防止用のダイオードとして前記第１スイッチング素子と同じ定格を有する第２スイッチング素子の高速整流ダイオードを用い、この第１および第２スイッチング素子を共通の放熱部材に互いに並べて単一の押さえ部材により固定したことを特徴とする電力変換装置。
【請求項２】
前記第１のスイッチング素子は、内蔵の高速整流ダイオードがコレクタ・エミッタ間に逆並列接続され且つゲート・エミッタ間が短絡されて常にオフ状態を維持するＩＧＢＴであることを特徴とする請求項１に記載の電力変換装置。
【請求項３】
前記放熱部材は、一方の面に放熱フィンを有し他方の面が平面状の第１ヒートシンク、およびこの第１ヒートシンクの他方の面に突出状に設けられた第２ヒートシンクであり、
前記第１ヒートシンクの他方の面と平行な状態にスペーサを介して回路基板を設けるとともに、前記第１スイッチング素子、前記第２スイッチング素子、および前記スイッチング回路の各スイッチング素子をそれぞれの端子が前記回路基板に向く状態で前記第２ヒートシンクの側面部に密着させ且つ前記押さえ部材により固定し、これらスイッチング素子の端子を前記回路基板に接続した構成である、
ことを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項４】
前記放熱部材は、それぞれ一方の面に放熱フィンを有する主部および副部からなり他方の面が主部から副部へ段状に立ち上がる形状の第１ヒートシンク、およびこの第１ヒートシンクの他方の面における主部から副部にかけての段状部に接して設けられる第２ヒートシンクであり、
前記第１ヒートシンクの主部と副部のそれぞれ他方の面にスペーサを介して回路基板を設けるとともに、前記第１スイッチング素子、前記第２スイッチング素子、および前記スイッチング回路の各スイッチング素子をそれぞれの端子が前記回路基板に向く状態で前記第２ヒートシンクの側面部に密着させ且つ前記押さえ部材により固定し、これらスイッチング素子の端子を前記回路基板に接続した構成である、
ことを特徴とする請求項１または請求項２に記載の電力変換装置。
【請求項５】
前記放熱部材は、一方の面と他方の面に放熱フィンを有する第１ヒートシンク、およびこの第１ヒートシンクの他方の面に設けられる第２ヒートシンクであり、
前記第１ヒートシンクの他方の面にスペーサを介して回路基板を設けるとともに、前記第１スイッチング素子、前記第２スイッチング素子、および前記スイッチング回路の各スイッチング素子をそれぞれの端子が前記回路基板に向く状態で前記第２ヒートシンクの側面部に密着させ且つ前記押さえ部材により固定し、これらスイッチング素子の端子を前記回路基板に接続した構成である、
ことを特徴とする請求項１または請求項２に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を昇圧する昇圧回路およびこの昇圧回路の出力を交流電圧に変換するスイッチング回路からなる電力変換装置に関する。
【背景技術】
【０００２】
一般に、太陽電池などで発電した電力を家庭用の機器に供給するための電力変換装置は、公知資料（特許文献１）に示すように、太陽電池で発電した低い直流電圧を昇圧回路により昇圧し、昇圧した直流電圧をスイッチング回路により交流電圧に変換して機器に供給する。
【０００３】
昇圧回路は、太陽電池から入力される直流電圧をリアクトルを介してスイッチング素子のコレクタ・エミッタ間に印加し、そのスイッチング素子のオン，オフによって同スイッチング素子のコレクタ・エミッタ間に生じる電圧を逆流防止用のダイオードを介してコンデンサに印加し、そのコンデンサの電圧を出力とする。
【０００４】
このような昇圧回路では、スイッチング素子およびダイオードに大電流が流れてその発熱が大きいため、スイッチング素子およびダイオードが放熱板（ヒートシンク）に取付けられる。この取付けに際しては、製造効率の向上および取付け面積の縮小のため、スイッチング素子およびダイオードが同じ放熱板に共通の押さえ板を用いて螺子止めされることが多い。
【特許文献１】特開２０００―３１２４８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記昇圧回路に用いられるスイッチング素子として、例えばＩＧＢＴが用いられる。このＩＧＢＴと逆流防止用のダイオードとはパッケージの外形寸法が異なるため、両素子を共通の押さえ板を用いて放熱板に螺子止めする場合に、両者の厚みの違いから一方の素子と放熱板との間に隙間が生じ易く、放熱性が悪くなるという問題があった。隙間が生じないように螺子を無理に締め付けると、素子の破壊を招いてしまう。このため、それぞれの素子を個々に放熱板に螺子止めすればよいが、この場合、取付け作業工程の増加によるコストアップとなる。
【０００６】
この発明は、上記の事情を考慮したもので、その目的とするところは、昇圧回路のスイッチング素子および逆流防止用ダイオードを共通の放熱部材にしかも単一の押さえ部材でそれぞれ隙間なく密着して固定することができ、これによりスイッチング素子およびダイオードに対する良好な放熱性を確保しながら、製造効率の向上および取付け面積の縮小が図れる電力変換装置を提供することにある。
【課題を解決するための手段】
【０００７】
この発明の電力変換装置は、昇圧用のスイッチング素子および逆流防止用のダイオードを有し直流電圧を昇圧する昇圧回路と、複数のスイッチング素子を有し上記昇圧回路の出力を交流電圧に変換するスイッチング回路とを備えたものであって、昇圧用のスイッチング素子として高速整流ダイオードを内蔵した第１スイッチング素子を用いるとともに、逆流防止用のダイオードとして上記第１スイッチング素子と同じ定格を有する第２スイッチング素子の高速整流ダイオードを用い、この第１および第２スイッチング素子を共通の放熱部材に互いに並べて単一の押さえ部材により固定した。
【発明の効果】
【０００８】
この発明の電力変換装置によれば、昇圧回路のスイッチング素子およびダイオードを共通の放熱部材にしかも単一の押さえ部材でそれぞれ隙間なく密着して固定することができる。これにより、スイッチング素子およびダイオードに対する良好な放熱性を確保しながら、製造効率の向上および取付け面積の縮小が図れる。
【発明を実施するための最良の形態】
【０００９】
［１］以下、この発明の第１の実施形態について図面を参照して説明する。  
図１において、１は太陽電池などの直流電源で、この直流電源１の出力電圧が昇圧回路２に供給される。昇圧回路２は、入力電圧をリアクタ３を介して第１スイッチング素子であるＩＧＢＴ４のコレクタ・エミッタ間に印加し、そのＩＧＢＴ４のオン，オフによって同ＩＧＢＴ４のコレクタ・エミッタ間に生じる電圧を逆流防止用のダイオード５ｄを介してコンデンサ６に印加し、そのコンデンサ６の電圧を出力とする。
【００１０】
ＩＧＢＴ４は、自身のコレクタ・エミッタ間に逆並列接続された高速整流ダイオード４ｄを内蔵している。逆流防止用のダイオード５ｄは、ＩＧＢＴ４と同じ定格を有する第２スイッチング素子であるＩＧＢＴ５に内蔵された高速整流ダイオードであり、ＩＧＢＴ５のコレクタ・エミッタ間に逆並列接続されている。そして、ＩＧＢＴ５は、常にオフ状態を維持するように、ゲート・エミッタ間が配線により短絡されている。なお、ＩＧＢＴ５をオフするにはゲートとエミッタを同電位とすればよく、ノイズ対策等のため、ゲート・エミッタ間に抵抗を介して接続させてもよい。
【００１１】
この昇圧回路２の出力がスイッチング回路７に供給される。スイッチング回路７は、スイッチング素子たとえばＭＯＳＦＥＴ８u＋とＭＯＳＦＥＴ８u−の直列回路、およびＭＯＳＦＥＴ８ｖ＋とＭＯＳＦＥＴ８ｖ−の直列回路からなる単相スイッチング回路であり、昇圧回路２の出力電圧を各ＭＯＳＦＥＴのオン，オフにより交流電圧に変換し、各スイッチング素子の直列回路の中間点から出力する。各ＭＯＳＦＥＴは、自身のドレイン・エミッタ間に逆並列接続された還流ダイオード（寄生ダイオードともいう）Ｄ＋，Ｄ−をそれぞれ内蔵している。
【００１２】
これら昇圧回路２および単相スイッチング回路７により、本発明の電力変換装置が構成されている。この電力変換装置における各スイッチング素子の配置およびその周辺部を図２および図３に示している。図２は各スイッチング素子の配置とその周辺部の構成を示す図、図３は図２の要部の断面を側方から見た図である。
【００１３】
放熱部材である第１ヒートシンク１０は、熱伝達率の高いアルミなどで構成され、一方の面に多数の放熱フィン１０ａを有し、反対側が平面状となっていて、その平面部に凸部１０ｂを有している。凸部１０ｂは各放熱フィン１０ａの配列方向と直行する方向に延び、その凸部１０ｂの側面に放熱部材である第２ヒートシンク１１が設けられている。第２ヒートシンク１１は、凸部１０ｂとほぼ同じ高さおよび長さを有し、数本の螺子１２によって凸部１０ｂの側面に密着するように取付けられている。
【００１４】
第１ヒートシンク１０の他方の平面部の四隅にそれぞれスペーサ２１が立設され、その各スペーサ２１の上に回路基板２２が載置されている。そして、回路基板２２の四隅に螺子２３がそれぞれ挿通され、その各螺子２３の先が各スペーサ２１に螺合されている。これにより、第１ヒートシンク１０の平面部と平行な状態に回路基板２２が保持されている。
【００１５】
第２ヒートシンク１１の側面に、昇圧回路２のＩＧＢＴ４，５が、第２ヒートシンク１１の側面に沿って互いに並んだ状態で、かつそれぞれの端子Ｇ，Ｃ，Ｅが回路基板２２に向く状態で、装着されている。この装着に際し、ＩＧＢＴ４，５が、第２ヒートシンク１１の側面に密着するように、単一の押さえ板（押さえ部材）１３によって第２ヒートシンク１１に押さえ付けられている。押さえ板１３は、数本の螺子１４によって第２ヒートシンク１１の側面に取付けられている。ＩＧＢＴ４，５の端子Ｇ，Ｃ，Ｅは、回路基板２２に挿通されて回路基板２２上の配線パターンに半田付け接続される。
【００１６】
また、第２ヒートシンク１１の側面における上記ＩＧＢＴ４，５の隣り位置に、スイッチング回路７のＭＯＳＦＥＴ８ｕ＋，８ｕ−，８ｖ＋，８ｖ−が設けられている。これらＭＯＳＦＥＴ８ｕ＋〜８ｖ−は、ヒートシンク１１の側面に沿って互いに並んだ状態で、かつそれぞれの端子Ｇ，Ｄ，Ｓが回路基板２２に向く状態で、装着されている。この装着に際し、ＭＯＳＦＥＴ８ｕ＋〜８ｖ−が、ヒートシンク１１の側面に密着するように、単一の押さえ板（押さえ部材）１５によってヒートシンク１１に押さえ付けられている。押さえ板１５は、数本の螺子１６によってヒートシンク１１の側面に取付けられている。ＭＯＳＦＥＴ８ｕ＋〜８ｖ−の端子Ｇ，Ｄ，Ｓは、回路基板２２に挿通されて回路基板２２上の配線パターンに半田付け接続される。
【００１７】
以上のように、昇圧用のスイッチング素子であるＩＧＢＴ４とＩＧＢＴ５は同じ定格であり、両方とも高速整流ダイオードを内蔵した同一素子（パッケージ）が使用されている。このＩＧＢＴ５の高速整流ダイオード５ｄを逆流防止用のダイオードとして用いることにより、結果的に、昇圧用のスイッチング素子（ＩＧＢＴ４）および逆流防止用のダイオード（高速整流ダイオード５ｄ）の外形寸法、特に厚みを同一とすることができる。
【００１８】
したがって、ＩＧＢＴ４，５を共通のヒートシンク１１に互いに並べて、しかも単一の押さえ板１３により、それぞれ隙間なく密着して固定することができる。従来のように一方の素子とヒートシンクとの間に隙間が生じることがなく、ＩＧＢＴ４およびダイオード５ｄに対する良好な放熱性を確保することができる。隙間が生じないようにするために螺子を無理に締め付ける必要もないので、素子の破壊を未然に防ぐことができる。しかも、ＩＧＢＴ４，５の固定用として単一の押さえ板１３を用いているので、製造効率の向上が図れる。さらに、ＩＧＢＴ４，５を互いに並べて設けているので、ＩＧＢＴ４，５の取付け面積の縮小が図れる。また、従来は逆流防止用のダイオードとしてダイオードのみからなる素子を用いていたため、取付け時に昇圧用のスイッチング素子とダイオードを確認し、回路基板２２の所定の位置に取付ける必要があったが、本実施形態ではＩＧＢＴ４，５は同一素子であるため、製造段階で素子を確認する必要もなく、この点から製造効率の向上が図れる。スイッチング回路７のＭＯＳＦＥＴ８ｕ＋〜８ｖ−についても、共通のヒートシンク１１に互いに並べて、しかも単一の押さえ板１５により、それぞれ隙間なく密着して固定することができる。よって、ＭＯＳＦＥＴ８ｕ＋〜８ｖ−に対する良好な放熱性を確保することができる。しかも、ＭＯＳＦＥＴ８ｕ＋〜８ｖ−の固定用として単一の押さえ板１５を用いているので、製造効率の向上が図れる。さらに、ＭＯＳＦＥＴ８ｕ＋〜８ｖ−を互いに並べて設けているので、ＭＯＳＦＥＴ８ｕ＋〜８ｖ−の取付け面積の縮小が図れる。
【００１９】
［２］この発明の第２の実施形態について説明する。  
図４に示すように、第１ヒートシンク１０の凸部１０ｂに代わり、第１ヒートシンク１０と別ピースのヒートシンク３１が設けられている。ヒートシンク３１は、凸部１０ｂと同じく、各放熱フィン１０ａの配列方向と直行する方向に延び、その長手方向の数箇所に螺子挿入用の凹部３１ａを有している。また、回路基板２２において、ヒートシンク３１の各凹部３１ａと対応する位置に、それぞれ螺子挿入用の開口２２ａが形成されている。
【００２０】
回路基板２２の各開口２２ａからヒートシンク３１の各凹部３１ａに螺子３２がそれぞれ挿通され、その各螺子３２が各凹部３１ａの底部を通して第１ヒートシンク１０の平面部に螺合されることにより、ヒートシンク３１が第１ヒートシンク１０に固定される。各螺子３２の螺合に際しては、各螺子３２に熱伝導性の高いシリコングリース等が塗布される。
【００２１】
このような構成によれば、幅が異なる数種類のヒートシンク３１を用意しておき、これらヒートシンク３１をＩＧＢＴ４，５およびＭＯＳＦＥＴ８ｕ＋〜８ｖ−の外形形状や寸法の変更に合わせて選択的に付け替えることができる。これにより、ＩＧＢＴ４，５およびＭＯＳＦＥＴ８ｕ＋〜８ｖ−の形状や寸法が変わっても、高価な第１ヒートシンク１０の形状には何も手を加えることなく、ＩＧＢＴ４，５およびＭＯＳＦＥＴ８ｕ＋〜８ｖ−を適切な位置に配置することができる。
【００２２】
他の構成および作用効果は第１の実施形態と同じである。よって、その説明は省略する。
【００２３】
［３］この発明の第３の実施形態について説明する。  
図５に示すように、第１ヒートシンク１０の凸部１０ｂに代わり、第２ヒートシンク４１が設けられている。第２ヒートシンク４１は、凸部１０ｂと同じく、各放熱フィン１０ａの配列方向と直行する方向に延び、その長手方向の数箇所に螺子挿入用の凹部４１ａを有している。また、回路基板２２において、第２ヒートシンク４１の各凹部４１ａと対応する位置に、それぞれ螺子挿入用の開口２２ａが形成されている。
【００２４】
回路基板２２の各開口２２ａから第２ヒートシンク４１の各凹部４１ａに螺子４２がそれぞれ挿通され、その各螺子４２が各凹部４１ａの底部を通して第１ヒートシンク１０の平面部に螺合されることにより、第２ヒートシンク４１が第１ヒートシンク１０に固定される。各螺子４２の螺合に際しては、各螺子４２に熱伝導性の高いシリコングリース等が塗布される。
【００２５】
そして、第１実施形態の第２ヒートシンク１１を用いることなく、第２ヒートシンク４１の側面に、ＩＧＢＴ４，５およびＭＯＳＦＥＴ８ｕ＋，８ｕ−，８ｖ＋，８ｖ−が直接的に取付けられている。この取付け構造は、第１実施形態の第２ヒートシンク１１に対する取付け構造と同じである。
【００２６】
このような構成によれば、幅が異なる数種類の第２ヒートシンク４１を用意しておき、これら第２ヒートシンク４１をＩＧＢＴ４，５およびＭＯＳＦＥＴ８ｕ＋〜８ｖ−の形状や寸法の変更に合わせて選択的に付け替えることができる。これにより、ＩＧＢＴ４，５およびＭＯＳＦＥＴ８ｕ＋〜８ｖ−の形状や寸法が変わっても、高価な第１ヒートシンク１０の形状には何も手を加えることなく、ＩＧＢＴ４，５およびＭＯＳＦＥＴ８ｕ＋〜８ｖ−を適切な位置に配置することができる。
【００２７】
他の構成および作用効果は第１の実施形態と同じである。よって、その説明は省略する。
【００２８】
［４］この発明の第４の実施形態について説明する。  
図６に示すように、第１ヒートシンク１０の平面部に位置決め用の凹部１０ｃが形成され、その凹部１０ｃに第２の実施形態におけるヒートシンク３１の下部が嵌合される。
【００２９】
他の構成および作用効果は第２の実施形態と同じである。よって、その説明は省略する。
【００３０】
［５］この発明の第５の実施形態について説明する。  
図７に示すように、ＩＧＢＴ４，５およびＭＯＳＦＥＴ８ｕ＋〜８ｖ−が単一の押さえ板１３によって押さえ付けられる。この際、ＩＧＢＴとＭＯＳＦＥＴでは素子が相違するため、それぞれの厚みに若干差が出る場合もあるが、図７に示すようにＩＧＢＴ４，５とＭＯＳＦＥＴ８ｕ＋〜８ｖ−との間の間隔を他の素子間の間隔よりも広めに取っておけば、その間隔で押さえ板１３をたわませることができ、素子間の厚みの差を吸収させることができる。
【００３１】
他の構成および作用効果は第１の実施形態と同じである。よって、その説明は省略する。
【００３２】
［６］この発明の第６の実施形態を図８および図９に示している。図８は各スイッチング素子の配置とその周辺部の構成を示す図、図９は図８の要部の断面を側方から見た図である。  
凸部１０ｂの上面部において、ＩＧＢＴ４，５のほぼ中間と対応する位置に温度センサ５１の素子が埋設され、その温度センサ５１の端子５１ａ，５１ｂが回路基板２２に挿通されて半田付け接続される。さらに、凸部１０ｂの上面部において、ＭＯＳＦＥＴ８ｕ−，８ｖ＋のほぼ中間と対応する位置に温度センサ５２の素子本体が埋設され、その温度センサ５２の端子５２ａ，５２ｂが回路基板２２に挿通されて半田付け接続される。温度センサ５１，５２は、ＩＧＢＴおよびＭＯＳＦＥＴの温度をそれぞれ検知する。
【００３３】
他の構成および作用効果は第１の実施形態と同じである。よって、その説明は省略する。
【００３４】
［７］この発明の第７の実施形態について説明する。  
図１０に示すように、スイッチング回路７として、Ｕ相側にＭＯＳＦＥＴ８uａ＋とＭＯＳＦＥＴ８uａ−の直列回路、ＭＯＳＦＥＴ８uｂ＋とＭＯＳＦＥＴ８uｂ−の直列回路を有し、Ｖ相側にＭＯＳＦＥＴ８ｖａ＋とＭＯＳＦＥＴ８ｖａ−の直列回路、ＭＯＳＦＥＴ８ｖｂ＋とＭＯＳＦＥＴ８ｖｂ−の直列回路を有する単相スイッチング回路が採用されている。  
他の構成および作用効果は第１の実施形態と同じである。よって、その説明は省略する。
【００３５】
［８］この発明の第８の実施形態について説明する。  
図１１に示すように、スイッチング回路７として、Ｕ相側にＭＯＳＦＥＴ８uａ＋とＭＯＳＦＥＴ８uａ−の直列回路、ＭＯＳＦＥＴ８uｂ＋とＭＯＳＦＥＴ８uｂ−の直列回路、ＭＯＳＦＥＴ８uｃ＋とＭＯＳＦＥＴ８uｃ−の直列回路を有し、Ｖ相側にＭＯＳＦＥＴ８ｖａ＋とＭＯＳＦＥＴ８ｖａ−の直列回路、ＭＯＳＦＥＴ８ｖｂ＋とＭＯＳＦＥＴ８ｖｂ−の直列回路、ＭＯＳＦＥＴ８ｖｃ＋とＭＯＳＦＥＴ８ｖｃ−の直列回路を有する単相スイッチング回路が採用されている。
【００３６】
他の構成および作用効果は第１の実施形態と同じである。よって、その説明は省略する。
【００３７】
［９］この発明の第９の実施形態について説明する。  
図１０に示したＭＯＳＦＥＴ８uａ＋〜８ｖｂ−を有するスイッチング回路７が採用され、その各ＭＯＳＦＥＴが図１２、図１３、図１４に示すように第１ヒートシンク１０に設けられている。図１２は各スイッチング素子の配置とその周辺部の構成を示す図、図１３は図１２の要部の断面を側方から見た図、図１４は図１２を上方から見た図である。  
すなわち、第１ヒートシンク１０の平面部に板状の第２ヒートシンク６１の下面側が埋設され、その第２ヒートシンク６１の数箇所が螺子６２によって第１ヒートシンク１０に固定されている。そして、第２ヒートシンク６１の上面部の長手方向に沿って複数の凸部６１ａと複数の凸部６１ｂが互いに並列状態に形成されている。相対向する１組目の凸部６１ａ，６１ｂには、その側面にＭＯＳＦＥＴ８ｕａ＋，８ｕｂ＋がそれぞれ装着され、その両ＭＯＳＦＥＴがクリップ６３によって凸部６１ａ，６１ｂに挟み込み固定されている。同様に、２組目の凸部６１ａ，６１ｂにＭＯＳＦＥＴ８ｕａ−，８ｕｂ−、３組目の凸部６１ａ，６１ｂにＭＯＳＦＥＴ８ｖａ＋，８ｖｂ＋、４組目の凸部６１ａ，６１ｂにＭＯＳＦＥＴ８ｖａ−，８ｖｂ−が固定されている。
【００３８】
１組目の凸部６１ａ，６１ｂに固定されているＭＯＳＦＥＴ８ｕａ＋，８ｕｂ＋は、それぞれの端子Ｇ，Ｄ，Ｓが相対向する状態に配置されている。これにより、ＭＯＳＦＥＴ８ｕａ＋，８ｕｂ＋の相互間の接続経路を回路基板２２上の最短の配線パターンによって形成することができる。他の組の凸部６１ａ，６１ｂにおける両ＭＯＳＦＥＴの端子も同様に配置されている。
【００３９】
他の構成および作用効果は第１の実施形態と同じである。よって、その説明は省略する。
【００４０】
［１０］この発明の第１０の実施形態を図１５、図１６、図１７に示している。図１５は各スイッチング素子の配置とその周辺部の構成を示す図、図１６は図１５の要部の断面を側方から見た図、図１７は図１５を上方から見た図である。  
第９の実施形態では各ＭＯＳＦＥＴをクリップ６３により凸部６１ａ，６１ｂに挟み込み固定する構成としたが、この第１０の実施形態では各ＭＯＳＦＥＴを螺子６４によって凸部６１ａ，６１ｂに固定している。凸部６１ｂ側には、螺子止め用のタップ付き止め金６５を用いている。
【００４１】
他の構成および作用効果は第１および第９の実施形態と同じである。よって、その説明は省略する。
【００４２】
［１１］第１１の実施形態を図１８および図１９に示している。図１８はヒートシンクおよび要部の断面を示す図、図１９は図１８を側方から見た図である。  
第１ヒートシンク１０が、一方の面に多数の放熱フィン１０ａを有する主部１０Ｘおよび同じく一方の面に多数の放熱フィン１０ｄを有する副部１０Ｙからなり、他方の面が主部１０Ｘから副部１０Ｙへ段状に立ち上がる形状を有している。副部１０Ｙの各放熱フィン１０ｄは、副部１０Ｙが主部１０Ｘよりも厚みが大きい分だけ、各放熱フィン１０ａよりも長い形状を有している。
【００４３】
第２ヒートシンクとして第３の実施形態（図５）に示したのと同じ第２ヒートシンク４１が採用され、その第２ヒートシンク４１が第１ヒートシンク１０の主部１０Ｘから副部１０Ｙにかけての段状部に接して配設されている。この配設に際し、第２ヒートシンク４１の側面が副部１０Ｙの側面に面接触するとともに、第２ヒートシンク４１の底部が主部１０Ｘの平面部（一方の面）に形成されている小さな凹部に嵌め込まれる。第２ヒートシンク４１は、各放熱フィン１０ａの配列方向と直行する方向に延び、その長手方向の数箇所に螺子挿入用の凹部４１ａを有している。これら凹部４１ａにそれぞれ螺子４２がそれぞれ挿通され、その各螺子４２が各凹部４１ａの底部を通して第１ヒートシンク１０の主部１０Ｘの上記凹部に螺合されることにより、第２ヒートシンク４１が第１ヒートシンク１０に固定される。各螺子４２の螺合に際しては、各ヒートシンク４１，１０の嵌合面に熱伝導性の高いシリコングリース等が塗布される。
【００４４】
第１ヒートシンク１０の主部１０Ｘと副部１０Ｙのそれぞれ他方の面に、長さの異なる複数のスペーサ２１が立設され、その各スペーサ２１に回路基板２２ａが保持されている。第１ヒートシンク１０と最も幅の大きい回路基板２２ａとの幅寸法はほぼ同じに設定される。各スペーサ２１と回路基板２２ａとの連結部分はそれぞれ螺子２３の螺合により固定される。また、各スペーサ２１の上方部に、回路基板２２ａと平行な状態に、回路基板２２ｂおよび回路基板２２ｃが段階的に保持されている。これら回路基板２２ｂ、２２ｃと各スペーサ２１と連結部分も、それぞれ螺子２３の螺合により固定される。
【００４５】
そして、第２ヒートシンク４１の側面に、昇圧回路２のＩＧＢＴ４，５およびスイッチング回路７のＭＯＳＦＥＴ８ｕ＋，８ｕ−，８ｖ＋，８ｖ−が、第２ヒートシンク４１の側面に沿って互いに並んだ状態で、かつそれぞれの端子が回路基板２２ａに向く状態で、装着されている。この装着に際し、各ＩＧＢＴおよび各ＭＯＳＦＥＴが、第２ヒートシンク４１の側面に密着するように、単一の押さえ板（押さえ部材）１３によって第２ヒートシンク４１に押さえ付けられている。押さえ板１３は、数本の螺子１４によって第２ヒートシンク４１の側面に取付けられている。各ＩＧＢＴおよび各ＭＯＳＦＥＴの端子は、回路基板２２ａに挿通されて回路基板２２ａ上の配線パターンに半田付け接続される。
【００４６】
このような構成によれば、第１ヒートシンク１０の主部１０Ｘに多数の放熱フィン１０ａがあることに加え、第１ヒートシンク１０の副部１０Ｙにも長い形状の多数の放熱フィン１０ｄがあるので、第１ヒートシンク１０の全体の放熱効率が大幅に増大する。とくに、第１ヒートシンク１０と回路基板２２ａとの間には第２ヒートシンク４１、各ＩＧＢＴ、各ＭＯＳＦＥＴの装着領域を除いて十分に広い余剰空間が存在しており、その余剰空間に第１ヒートシンク１０の副部１０Ｙが拡張的に入り込む簡単な構成であるから、余剰空間の有効活用を図りながら、コストの上昇を招くことなく放熱効率の増大が図れる。
【００４７】
他の構成および作用効果は第１の実施形態および第３の実施形態と同じである。よって、その説明は省略する。
【００４８】
［１２］第１２の実施形態を図２０により説明する。図２０はヒートシンクおよび要部の断面を示している。  
第１ヒートシンク１０の一方の面に多数の放熱フィン１０ａが設けられるとともに、第１ヒートシンク１０の他方の面における一部の領域を除く広い領域に多数の放熱フィン１０ｅが設けられている。
【００４９】
第２ヒートシンクとして第１１の実施形態（図１８）に示したのと同じ第２ヒートシンク４１が採用され、その第２ヒートシンク４１が第１ヒートシンク１０の他方の面における上記一部の領域に配設されている。第２ヒートシンク４１は、各放熱フィン１０ｅの配列方向と直行する方向に延び、その長手方向の数箇所に螺子挿入用の凹部４１ａを有している。これら凹部４１ａにそれぞれ螺子４２がそれぞれ挿通され、その各螺子４２が各凹部４１ａの底部を通して第１ヒートシンク１０の他方の面に螺合されることにより、第２ヒートシンク４１が第１ヒートシンク１０に固定される。
【００５０】
第１ヒートシンク１０の他方の面に複数のスペーサ２１が立設され、その各スペーサ２１に回路基板２２ａが保持されている。
【００５１】
このような構成によれば、第１ヒートシンク１０の一方の面に多数の放熱フィン１０ａがあることに加え、第１ヒートシンク１０の他方の面にも多数の放熱フィン１０ｅがあるので、第１ヒートシンク１０の全体の放熱効率が大幅に増大する。とくに、第１ヒートシンク１０と回路基板２２ａとの間には第２ヒートシンク４１、各ＩＧＢＴ、各ＭＯＳＦＥＴの装着領域を除いて十分に広い余剰空間が存在しており、その余剰空間に多数の放熱フィン１０ｅを設ける簡単な構成であるから、余剰空間の有効活用を図りながら、コストの上昇を招くことなく放熱効率の増大が図れる。
【００５２】
他の構成および作用効果は第１の実施形態および第１１の実施形態と同じである。よって、その説明は省略する。
【００５３】
［１３］第１３の実施形態について説明する。  
第１１の実施形態（図１８）の変形であり、とくに、第７の実施形態（図１０）に示したＭＯＳＦＥＴ８uａ＋〜８ｖｂ−を有するスイッチング回路７が採用され、その各ＭＯＳＦＥＴが図２１に示すように第１ヒートシンク１０および第２ヒートシンク４１に装着されている。
【００５４】
すなわち、図２１に示すように、第１ヒートシンク１０の他方の面における主部１０Ｘから副部１０Ｙにかけての段状部に接する位置に、かつ各放熱フィン１０ａの配列方向と直行する方向に沿って、１列目の第２ヒートシンク４１が配設されている。そして、この１列目の第２ヒートシンク４１の側面に、ＭＯＳＦＥＴ８ｕｂ＋，８ｕｂ−，８ｖｂ＋，８ｖｂ−が順次に装着されている。  
また、第１ヒートシンク１０の他方の面において、上記１列目の第２ヒートシンク４１と並列に、かつ各放熱フィン１０ａの配列方向と直行する方向に沿って、２列目の第２ヒートシンク４１が配設されている。そして、この２列目の第２ヒートシンク４１の側面に、ＭＯＳＦＥＴ８ｕａ＋，８ｕａ−，８ｖａ＋，８ｖａ−が順次に装着されている。  
昇圧回路のＩＧＢＴ４，５は、第１１の実施形態（図１８）と同様に１列に並んで装着されてもよいし、上記各ＭＯＳＦＥＴと同様に並列に装着されてもよい。
【００５５】
他の構成および作用効果は第１の実施形態および第１１の実施形態と同じである。よって、その説明は省略する。
【００５６】
［１４］第１４の実施形態について説明する。  
第１２の実施形態（図２０）の変形であり、とくに、第７の実施形態（図１０）に示したＭＯＳＦＥＴ８uａ＋〜８ｖｂ−を有するスイッチング回路７が採用され、その各ＭＯＳＦＥＴが図２２に示すように第１ヒートシンク１０および第２ヒートシンク４１に装着されている。
【００５７】
すなわち、第１ヒートシンク１０の他方の面において、各放熱フィン１０ｅのない領域に、かつ各放熱フィン１０ｅの配列方向と直行する方向に沿って、１列目の第２ヒートシンク４１が配設されている。そして、この１列目の各第２ヒートシンク４１の側面に、ＭＯＳＦＥＴ８ｕｂ＋，８ｕｂ−，８ｖｂ＋，８ｖｂ−がそれぞれ装着されている。  
また、第１ヒートシンク１０の他方の面における各放熱フィン１０ｅのない領域に、上記１列目の第２ヒートシンク４１と並列に、かつ各放熱フィン１０ｅの配列方向と直行する方向に沿って、２列目の第２ヒートシンク４１が配設されている。そして、この２列目の第２ヒートシンク４１の側面に、ＭＯＳＦＥＴ８ｕａ＋，８ｕａ−，８ｖａ＋，８ｖａ−がそれぞれ装着されている。  
昇圧回路のＩＧＢＴ４，５は、第１２の実施形態（図２０）と同様に１列に並んで装着されてもよいし、上記各ＭＯＳＦＥＴと同様に並列に装着されてもよい。
【００５８】
他の構成および作用効果は第１の実施形態および第１２の実施形態と同じである。よって、その説明は省略する。
【００５９】
［１５］第１５の実施形態について説明する。  
第１３の実施形態（図２１）の変形であり、１列目の第２ヒートシンク４１に温度センサ５１が取付けられ、その温度センサ５１の端子５１ａ，５１ｂが回路基板２２に挿通されて半田付け接続される。さらに、２列目の第２ヒートシンク４１にも温度センサ５１が取付けられ、その温度センサ５１の端子５１ａ，５１ｂが回路基板２２に挿通されて半田付け接続される。
【００６０】
各温度センサ５１によって１列目および２列目の第２ヒートシンク４１の温度がそれぞれ検出され、図２４に示すように、その各検出温度のいずれかが設定値Ｔ２以上に上昇すると、スイッチング回路７における各ＭＯＳＦＥＴのオン，オフデューティが低減される。これにより、スイッチング回路７の出力電力が低減されて、第２ヒートシンク４１の温度上昇が抑制される。その後、検出温度が設定値Ｔ１（＜Ｔ２）まで下降すると、スイッチング回路７における各ＭＯＳＦＥＴに対するオン，オフデューティの低減が解除される。
【００６１】
各温度センサ５１の検出温度のいずれかがが異常上昇して設定値Ｔerrorに達した場合には、スイッチング回路７の動作が停止される。また、各温度センサ５１の検出温度の相互間に著しい差が生じた場合には、各第２ヒートシンク４１の取付け状態や各ＭＯＳＦＥＴの装着状態に何らかの異常があるとの判断の下に、スイッチング回路７の動作が停止される。
【００６２】
他の構成および作用効果は第１の実施形態および第１３の実施形態と同じである。よって、その説明は省略する。
【００６３】
［１６］なお、上記各実施形態では、昇圧回路２の逆流防止用ダイオードとしてＩＧＢＴ５に内蔵された高速整流ダイオード５ｄを用いたが、ヒートシンクに対する装着に関して外形寸法的に支障のないダイオードが存在するならば、そのダイオードを昇圧回路２の逆流防止用ダイオードとして用いることももちろん可能である。
【図面の簡単な説明】
【００６４】
【図１】第１ないし第６の実施形態の電気回路の構成を示すブロック図。
【図２】第１の実施形態における各スイッチング素子の配置とその周辺部の構成を示す図。
【図３】図２の要部を断面して側方から見た図。
【図４】第２の実施形態における要部を断面して側方から見た図。
【図５】第３の実施形態における要部を断面して側方から見た図。
【図６】第４の実施形態における要部を断面して側方から見た図。
【図７】第５の実施形態における要部の構成を示す図。
【図８】第６の実施形態における要部の構成を示す図。
【図９】図８の要部を断面して側方から見た図。
【図１０】第７の実施形態の電気回路の構成を示すブロック図。
【図１１】第８の実施形態の電気回路の構成を示すブロック図。
【図１２】第９の実施形態における各スイッチング素子の配置とその周辺部の構成を示す図。
【図１３】図１２の要部を断面して側方から見た図。
【図１４】図１２を上方から見た図。
【図１５】第１０の実施形態における各スイッチング素子の配置とその周辺部の構成を示す図。
【図１６】図１５の要部を断面して側方から見た図。
【図１７】図１５を上方から見た図。
【図１８】第１１の実施形態における要部を断面して示す図。
【図１９】図１８を側方から見た図。
【図２０】第１２の実施形態における要部を断面して示す図。
【図２１】第１３の実施形態における要部を断面して示す図。
【図２２】第１４の実施形態における要部を断面して示す図。
【図２３】第１５の実施形態における要部を断面して示す図。
【図２４】第１５の実施形態における温度制御を示す図。
【符号の説明】
【００６５】
１…直流電源、２…昇圧回路、３…リアクタ、４…ＩＧＢＴ（昇圧用のスイッチング素子）、５…ＩＧＢＴ、５ｄ…逆流防止用のダイオード、６…コンデンサ、７…スイッチング回路、８ｕ＋〜８ｖ−…ＭＯＳＦＥＴ、１０…第１ヒートシンク（第１放熱部材）、１０ａ…放熱フィン、１０ｂ…凸部、１０ｃ…凹部、１１…第２ヒートシンク（第２放熱部材）、１２…螺子、１３…押さえ板（押さえ部材）、１４…螺子、１５…押さえ板（押さえ部材）、１６…螺子、２１…スペーサ、２２…螺子、２２…回路基板、３１…ヒートシンク、３２…螺子、４１…第２ヒートシンク（第２放熱部材）、４２…螺子、５１，５２…温度センサ、６１…第２ヒートシンク（第２放熱部材）、６１ａ，６１ｂ…凹部、、６３…クリップ、６４…螺子
【図１】
2007252177.tif 000003
【図２】
2007252177.tif 000004
【図３】
2007252177.tif 000005
【図４】
2007252177.tif 000006
【図５】
2007252177.tif 000007
【図６】
2007252177.tif 000008
【図７】
2007252177.tif 000009
【図８】
2007252177.tif 000010
【図９】
2007252177.tif 000011
【図１０】
2007252177.tif 000012
【図１１】
2007252177.tif 000013
【図１２】
2007252177.tif 000014
【図１３】
2007252177.tif 000015
【図１４】
2007252177.tif 000016
【図１５】
2007252177.tif 000017
【図１６】
2007252177.tif 000018
【図１７】
2007252177.tif 000019
【図１８】
2007252177.tif 000020
【図１９】
2007252177.tif 000021
【図２０】
2007252177.tif 000022
【図２１】
2007252177.tif 000023
【図２２】
2007252177.tif 000024
【図２３】
2007252177.tif 000025
【図２４】
2007252177.tif 000026