(57)【要約】【課題】活性領域が露出されず、かつ素子の破壊電圧が高い不定形高電子移動度トランジスタの製造方法を提供すること。【解決手段】キャップ層２４が形成された基板を用意し、キャップ層２４上にソース電極２５及びドレイン電極２６を形成し、第１保護膜２７を形成した後、キャップ層２４が露出するように第１保護膜２７をパターニングし、そのキャップ層２４を除去して、第１リセス構造を形成し、第２保護膜２９を形成した後、基板が露出するように第２保護膜２９をパターニングして、第２リセス構造を形成し、感光膜３１，３２，３３を形成した後、基板２０が露出し、ゲート電極の形状の開口部を有するように感光膜３１，３２，３３をパターニングし、開口部が埋め込まれるように金属を蒸着した後、感光膜３１，３２，３３を除去して、基板２０に連結されるゲート電極３４を形成する。【選択図】図２ｋ
2007081371.tif 000002
【特許請求の範囲】
【請求項１】
チャンネル層を有し、最上部にキャップ層が形成された基板を提供する段階と、
前記キャップ層上にソース電極及びドレイン電極を形成する段階と、
上部面の全体に第１保護膜を形成した後、チャンネル領域の前記キャップ層が露出するように前記第１保護膜をパターニングする段階と、
露出した部分の前記キャップ層を除去して、第１リセス構造を形成する段階と、
上部面の全体に第２保護膜を形成した後、前記第１リセス構造内の前記基板が露出するように前記第２保護膜をパターニングして、第２リセス構造を形成する段階と、
上部面の全体に多層構造の感光膜を形成した後、前記第２リセス構造を介して前記基板が露出し、ゲート電極の形状の開口部を有するように、前記多層構造の感光膜をパターニングする段階と、
前記開口部が埋め込まれるように金属を蒸着した後、前記多層構造の感光膜を除去して、前記第２リセス構造を介して前記基板に連結される前記ゲート電極を形成する段階と
を有することを特徴とする不定形高電子移動度トランジスタの製造方法。
【請求項２】
前記第１及び第２保護膜は、シリコン窒化膜又はシリコン酸化膜で形成することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
【請求項３】
前記第１及び第２保護膜は、非等方性エッチング方法でパターニングすることを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
【請求項４】
前記第１及び第２保護膜は、２００乃至５００Åの厚さで形成することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
【請求項５】
前記第１リセス構造の幅は、０．５乃至０．８μｍ、前記第２リセス構造の幅は、０．１乃至０．１５μｍとなるようにすることを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
【請求項６】
前記多層構造の感光膜は、ＰＭＭＡ／コポリマー／ＰＭＭＡ構造で形成することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
【請求項７】
前記ゲート電極の形状の開口部は、Ｔ字状又はキノコ形状で形成することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
【請求項８】
前記多層構造の感光膜をパターニングする段階を進行した後、前記開口部を介して露出する前記基板の厚さの一部をエッチングする段階をさらに有することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
【請求項９】
前記多層構造の感光膜は、リフト−オフ方法で除去することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不定形高電子移動度トランジスタの製造方法に関し、より詳細には、異種接合半導体素子を用いた不定形高電子移動度トランジスタの製造方法に関する。
【背景技術】
【０００２】
一般に、化合物半導体素子である不定形高電子移動度トランジスタ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ  ｈｉｇｈ  ｅｌｅｃｔｒｏｎ  ｍｏｂｉｌｉｔｙ  ｔｒａｎｓｉｓｔｏｒ；ＰＨＥＭＴ）は、素子内に組み込まれる１つ又はそれ以上の層が素子内の他の物質の格子定数と異なる格子定数を有し、このような格子の不一致に起因して、チャンネル層を形成する物質の構造が変形するようになる。
【０００３】
このような格子の不一致に起因する応力変形のため、不定形高電子移動度トランジスタの製造過程において基板上に層を成長させるのに困難性があるが、この不定形高電子移動度トランジスタは、チャンネル層に伝達される電荷密度が高く、かつ高電子移動度を有するので、従来の素子と比べて電力及びノイズ特性に優れている。
【０００４】
したがって、高い周波数でも動作することができ、シリコンを用いた素子に比べて電子の速度特性に優れているので、マイクロ波又はミリメートル波帯域の素子に広く応用されている。特に、優れた超高周波ノイズ特性などの長所は、高性能のミリメートル波帯域無線通信用回路及び部品や、数十Ｇｂｐｓ級以上の光通信用回路及び部品の開発に重要である。
【０００５】
高速素子は、高い変調動作のためにゲート電極の長さを短く、優れたノイズ特性のために低い抵抗値を有するようにゲート電極の断面積を広くしなければならない。このために、近年、Ｔ字状のゲート電極やキノコ形状のゲート電極が使われている。このようなＴ字状ゲート電極やキノコ形状のゲート電極は、通常、電子ビームリソグラフィ又はフォトリソグラフィ方法で形成することができるが、フォトリソグラフィ方法を用いて微細な線幅のゲート電極を形成するには、装備の解像力が不足することが現状なので、電子ビームリソグラフィ方法を用いてゲート電極を形成している。
【０００６】
図１は、従来の不定形高電子移動度トランジスタの製造方法の一例を説明するための断面図で、特許文献１には、ＡｌＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ構造の基板を使用するＰＨＥＭＴが概略的に示されている。
【０００７】
従来の不定形高電子移動度トランジスタは、所定の層を備える半絶縁ＧａＡｓ基板１上に、ＤＥＧ（Ｄｅｍｅｎｓｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｇａｓ）層を含むチャンネル層２と、ＡｌＧａＡｓスペーサ層３と、Ｓｉデルタドーピング層４と、ｎ−ＡｌＧａＡｓ層５と、エッチング停止層６と、ｎ−ＧａＡｓ層７及びＧａＡｓキャップ層８を形成し、このＧａＡｓキャップ層８上にソース電極９及びドレイン電極１０を形成している。
【０００８】
上部面の全体に感光膜（図示せず）を形成した後、パターニングし、パターニングされた感光膜をマスクとして用いたエッチング工程によりチャンネル領域の前記エッチング停止層６が露出するように、ＧａＡｓキャップ層８及びｎ−ＧａＡｓ層７をパターニングして、二重構造のリセス構造を形成している。
【０００９】
その後、二重リセス構造が埋め込まれるように、上部面の全体に金属を蒸着した後、所定の感光膜パターンをマスクとして用いたエッチング工程により金属をパターニングし、二重構造のリセス構造によりエッチング停止層６に連結されるようにゲート電極１１を形成している。
【００１０】
【特許文献１】米国特許第６，２４２，２９３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述したような従来の製造方法は、ウェットエッチングを用いて二重構造のリセス構造を形成するので、ＧａＡｓキャップ層８及びｎ−ＧａＡｓ層７の側面エッチングにより線幅を正確に調節することが難しく、かつ活性領域の露出による酸化などの問題により素子の電気的特性が低下する。また、基板をエッチングする過程で、アンダーカットが発生して、ゲート電極１１の長さが増加し、ソース抵抗の増加を引き起こす。したがって、このような問題点により、素子の電気的特性が低下し、素子の高集積化が難しくなるという問題がある。
【００１２】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、活性領域が露出されず、かつ素子の破壊電圧が高い不定形高電子移動度トランジスタの製造方法を提供することにある。
【００１３】
また、本発明の目的は、ゲート電極の線幅を最小化させ、ソース及びゲート抵抗を效果的に減少させることができ、ゲート電極とソース電極及びドレイン電極間のキャパシタンスを減少させることができる不定形高電子移動度トランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、チャンネル層を有し、最上部にキャップ層が形成された基板を提供する段階と、前記キャップ層上にソース電極及びドレイン電極を形成する段階と、上部面の全体に第１保護膜を形成した後、チャンネル領域の前記キャップ層が露出するように前記第１保護膜をパターニングする段階と、露出した部分の前記キャップ層を除去して、第１リセス構造を形成する段階と、上部面の全体に第２保護膜を形成した後、前記第１リセス構造内の前記基板が露出するように前記第２保護膜をパターニングして、第２リセス構造を形成する段階と、上部面の全体に多層構造の感光膜を形成した後、前記第２リセス構造を介して前記基板が露出し、ゲート電極の形状の開口部を有するように、前記多層構造の感光膜をパターニングする段階と、前記開口部が埋め込まれるように金属を蒸着した後、前記多層構造の感光膜を除去して、前記第２リセス構造を介して前記基板に連結される前記ゲート電極を形成する段階とを有することを特徴とする。
【００１５】
また、請求項２に記載の発明は、請求項１に記載の発明において、前記第１及び第２保護膜は、シリコン窒化膜又はシリコン酸化膜で形成することを特徴とする。
【００１６】
また、請求項３に記載の発明は、請求項１に記載の発明において、前記第１及び第２保護膜は、非等方性エッチング方法でパターニングすることを特徴とする。
【００１７】
また、請求項４に記載の発明は、請求項１に記載の発明において、前記第１及び第２保護膜は、２００乃至５００Åの厚さで形成することを特徴とする。
【００１８】
また、請求項５に記載の発明は、請求項１に記載の発明において、前記第１リセス構造の幅は、０．５乃至０．８μｍ、前記第２リセス構造の幅は、０．１乃至０．１５μｍとなるようにすることを特徴とする。
【００１９】
また、請求項６に記載の発明は、請求項１に記載の発明において、前記多層構造の感光膜は、ＰＭＭＡ／コポリマー／ＰＭＭＡ構造で形成することを特徴とする。
【００２０】
また、請求項７に記載の発明は、請求項１に記載の発明において、前記ゲート電極の形状の開口部は、Ｔ字状又はキノコ形状で形成することを特徴とする。
【００２１】
また、請求項８に記載の発明は、請求項１に記載の発明において、前記多層構造の感光膜をパターニングする段階を進行した後、前記開口部を介して露出する前記基板の厚さの一部をエッチングする段階をさらに有することを特徴とする。
【００２２】
また、請求項９に記載の発明は、請求項１に記載の発明において、前記多層構造の感光膜は、リフト−オフ方法で除去することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、保護膜を形成し、ドライエッチング方法で前記保護膜をエッチングして、二重構造のリセス構造を形成することによって、保護膜により活性領域が露出されないので、素子の電気的特性の低下を防止することができ、素子の破壊電圧を増加させることができる。
【００２４】
また、ドライエッチングを用いて形成した二重構造のリセス構造を通じて微細線幅を容易に具現することができ、それにより、ゲート電極の長さを最小化させることができ、ソース及びゲート抵抗と、ゲート電極とソース電極及びドレイン電極間のキャパシタンスを效果的に減少させることができる。従って、優れた電気的特性と高い高周波及び高速特性を有し、高周波用素子への応用が可能な不定形高電子移動度トランジスタを容易に具現することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して本発明の実施例について説明する。  
以下で説明する実施例は、当業者に本発明の思想が十分に伝達され得るようにするために一例として提示されるものである。したがって、本発明は、以下で説明する実施例に限らず、様々な変形が可能である。なお、図面において、或る層が他の層上に位置すると記述されている場合、他の層上に直接に形成されることができ、又はそれらの間に第３の層が介在されることもできる。また、図面で、各層の厚さや大きさは、説明の便宜及び明確を図るために、誇張して図示している。なお、本明細書において、同一の参照番号は、同一の構成要素を示している。
【００２６】
図２ａ乃至図２ｋは、本発明に係る不定形高電子移動度トランジスタ製造方法の一実施例を説明するための工程断面図である。
【００２７】
図２ａを参照すれば、まず、半絶縁基板２０上に、ＧａＡｓ層２１ａと、ＡｌＧａＡｓ／ＧａＡｓ超格子層２１ｂと、ドーピングしないＡｌＧａＡｓ層２１ｃと、Ｓｉ面ドーピング層２１ｄ及びＡｌＧａＡｓスペーサ層２１ｅを形成し、このＡｌＧａＡｓスペーサ層２１ｅ上にチャンネル層２２を形成する。
【００２８】
次に、このチャンネル層２２上に、キャリアが基板２０へ移動することを防止し、チャンネル層２２とのバッファ層の役目をするＡｌＧａＡｓスペーサ層２３ａを形成し、このＡｌＧａＡｓスペーサ層２３ａ上に、Ｓｉ面ドーピング層２３ｂ及びゲートとショットキー接合を果たすためのＡｌＧａＡｓショットキー層２３ｃを形成する。
【００２９】
次に、ＡｌＧａＡｓショットキー層２３ｃ上にキャップ層２４を形成した後、キャップ層２４上にソース電極２５及びドレイン電極２６を形成する。
【００３０】
基板２０は、ＧａＡｓ基板を使用し、ＧａＡｓ層２１ａと、ＡｌＧａＡｓ／ＧａＡｓ超格子層２１ｂと、ドーピングしないＡｌＧａＡｓ層２１ｃと、Ｓｉ面ドーピング層２１ｄと、ＡｌＧａＡｓスペーサ層２１ｅと、チャンネル層２２と、ＡｌＧａＡｓスペーサ層２３ａと、Ｓｉ面ドーピング層２３ｂ及びＡｌＧａＡｓショットキー層２３ｃは、エピー成長法で形成することができる。
【００３１】
チャンネル層２２は、ＩｎＧａＡｓ層で形成し、キャップ層２４は、Ｎ＋ドーピングしたＧａＡｓ層で形成する。ソース電極２５及びドレイン電極２６は、ＡｕＧｅ／Ｎｉ／Ａｕなどの金属で形成し、金属を蒸着した後、急速熱処理して合金に作る。
【００３２】
図２ｂを参照すれば、ソース電極２５及びドレイン電極２６を含む上部面の全体に第１保護膜２７を２００乃至５００Åの厚さで形成する。この第１保護膜２７は、シリコン窒化膜やシリコン酸化膜で形成することができ、プラズマ化学気相蒸着（ＰＥＣＶＤ；Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）又はスパッターなどの方法で蒸着する。
【００３３】
図２ｃを参照すれば、第１保護膜２７上に感光膜２８を形成した後、パターニングして、ソース電極２５とドレイン電極２６間のチャンネル領域の第１保護膜２７を露出させる。この時、ゲート電極（図示せず）がキャップ層２４と接触しないようにするために、感光膜２８の開口部の幅ｗ１が０．５乃至０．８μｍ程度となるようにする。感光膜２８は、塗布後、硬化（ｂａｋｉｎｇ）させ、パターニング工程は、所定のマスクを用いた露光及び現像工程により進行する。
【００３４】
図２ｄを参照すれば、パターニングされた感光膜２８をマスクとして用いたドライエッチング工程により、露出された部分の第１保護膜２７を除去する。ドライエッチング工程は、非等方性エッチングが行われることができる反応性イオンエッチング（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）方法を利用し、この時、キャップ層２４は、損傷されず、かつ第１保護膜２７は完全に除去され得る条件で過度エッチングを実施する。
【００３５】
図２ｅを参照すれば、パターニングされた感光膜２８をマスクとして用いたドライエッチング工程により、露出された部分のキャップ層２４を除去する。ドライエッチング工程は、ＥＣＲ（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ）方法を利用し、この時、ＢＣｌ3／ＳＦ6ガスを用いてキャップ層２４だけがエッチングされようにすることが好ましい。
【００３６】
図２ｆを参照すれば、感光膜２８を除去すれば、０．５乃至０．８μｍ程度の幅ｗ１を有する第１リセス構造が完成される。第１保護膜２７を用いて第１リセス構造を形成することによって、キャップ層２４間の間隔が広く維持され、素子の破壊電圧が高くなることができ、活性領域が第１保護膜２７で保護され、後続工程での酸化が防止される。
【００３７】
図２ｇを参照すれば、上部面の全体に第２保護膜２９を２００乃至５００Åの厚さで形成する。第２保護膜２９は、シリコン窒化膜やシリコン酸化膜で形成することができる。
【００３８】
図２ｈを参照すれば、上部面の全体に厚さが約２５００Åの感光膜３０を形成した後、パターニングして、第１リセス構造内の第２保護膜２９を露出させる。この時、電子ビームを用いた露光（照射）及び現像工程を用いて感光膜３０の開口部の幅ｗ２が開口部の幅ｗ１より小さい０．１乃至０．１５μｍ程度の微細線幅となるように感光膜３０をパターニングする。感光膜３０には、ＰＭＭＡ（Ｐｏｌｙ  Ｍｅｔｈｙｌ  Ｍｅｔｈａｃｒｙｌａｔｅ）を利用し、塗布後、硬化工程を進行する。
【００３９】
次いで、非等方性エッチングが行われることができる反応性イオンエッチング方法を用いたドライエッチング工程により、露出された部分の第２保護膜２９を除去し、ショットキー層２３ｃを露出させる。この時、ショットキー層２３ｃは損傷されず、かつ第２保護膜２９は完全に除去できる条件で過度エッチングを実施する。その後、感光膜３０を除去する。
【００４０】
感光膜３０を除去すれば、０．１乃至０．１５μｍ程度の幅を有する第２リセス構造が完成される。第２保護膜２９を用いて第１リセス構造内に微細線幅の第２リセス構造を形成することによって、ゲート電極の長さを最小化させることができる。
【００４１】
図２ｉを参照すれば、上部面の全体に三重層構造の感光膜３１乃至３３を形成した後、Ｔ字状ゲート電極を形成するためのマスクを使用して感光膜３１乃至３３をパターニングする。Ｔ字状ゲート電極を容易に形成するために、感光膜３１及び３３にはＰＭＭＡを利用し、感光膜３２にはコポリマーを利用する。感光膜３１乃至３３は、各々２５００Å、１００００Å及び１４００Åの厚さで塗布した後、硬化させ、パターニング工程は、電子ビームを用いた露光（照射）及び現像工程により進行する。
【００４２】
上述したように、Ｔ字状ゲート電極の形状の開口部を有するように感光膜３３，３２，３１をパターニングすることによって、感光膜３１により第２リセス構造を介してショットキー層２３ｃに連結されるゲート電極のレッグ部が定義され、感光膜３２によりゲート電極のヘッド部が定義される。感光膜３３は、後続の金属リフト−オフ工程を容易にするために使われる。
【００４３】
ここで、感光膜３１の開口部の幅ｗ３を第２リセス構造の幅ｗ２より広く、例えば、０．３乃至０．４μｍ程度となるようにすれば、ゲート電極の断面積が増加し、抵抗が減少する。
【００４４】
図２ｊを参照すれば、電子サイクロトロン共鳴（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ、ＥＣＲ）を用いたドライエッチング方法で、露出された部分のショットキー層２３ｃの厚さの一部をエッチングする。この時、ショットキー層２３ｃだけがエッチングされるようにするためにＢＣｌ3／ＳＦ6などのガスを使用する。エッチング過程により、第２リセス構造の幅ｗ２と同じ０．１乃至０．１５μｍ程度の微細線幅を有する第３リセス構造を形成することによって、ソース電極２５とドレイン電極２６間に流れる電流を所望に応じて調節することができるようになる。
【００４５】
図２ｋを参照すれば、パターニングされた感光膜３１乃至３３の開口部が埋め込まれるように、上部面の全体に厚さが６０００乃至７０００Åの金属を蒸着した後、リフト−オフ工程により、感光膜３３、３２及び３１及び感光膜３３上に蒸着された金属を除去すれば、Ｔ字状ゲート電極３４が形成される。金属は、Ｔｉ／Ｐｔ／Ａｕなどを使用し、電子線真空蒸着法で蒸着する。
【００４６】
図３は、本発明の製造方法によって製造された不定形高電子移動度トランジスタの電気的特性を説明するためのグラフを示す図で、ドレイン電極に１．５Ｖの電圧が印加された状態でのゲート電圧によるトランスコンダクタンスＧｍ及びドレイン電流Ｉｄｓの変化を示している。ゲート電圧が増加するほどドレイン電流が増加し、ゲート電圧が０．４Ｖの時、トランスコンダクタンスＧｍが最大値７６５ｍＳ／ｍｍを示すことが分かる。
【００４７】
図４は、本発明の製造方法によって製造された不定形高電子移動度トランジスタのドレイン電流−電圧特性を説明するためのグラフを示す図で、素子のニー電圧（ｋｎｅｅ  ｖｏｌｔａｇｅ）は０．５Ｖと測定され、ピンチ−オフ電圧Ｖｐは、０．９Ｖと測定され、ゲート電圧が０Ｖ、ドレイン電圧が５Ｖで、ドレイン電流の電流密度は約２５０ｍＡ／ｍｍと測定された。
【００４８】
図５は、本発明の製造方法によって製作された不定形高電子移動度トランジスタの高周波特性を説明するためのグラフを示す図で、ドレイン電圧が１．２Ｖ、ゲート電圧が０．４Ｖの時、素子の遮断周波数ｆT及び最大共振周波数ｆmaxは、各々１２４ＧＨｚ及び２４７ＧＨｚと測定された。このような結果は、ゲート電極３４とソース電極２５及びドレイン電極２６間に形成された第１及び第２保護膜２７及び２９による寄生キャパシタンスの減少によって得られるものと推定され、このような結果から、本発明による不定形高電子移動度トランジスタは、高い高周波及び高速特性を有することが分かり、これにより、高周波用素子への応用が可能であることを確認することができる。
【００４９】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００５０】
【図１】従来の不定形高電子移動度トランジスタの製造方法の一例を説明するための断面図である。
【図２ａ】本発明に係る不定形高電子移動度トランジスタの製造方法の一実施例を説明するための工程断面図（その１）である。
【図２ｂ】本発明に係る不定形高電子移動度トランジスタの製造方法の一実施例を説明するための工程断面図（その２）である。
【図２ｃ】本発明に係る不定形高電子移動度トランジスタの製造方法の一実施例を説明するための工程断面図（その３）である。
【図２ｄ】本発明に係る不定形高電子移動度トランジスタの製造方法の一実施例を説明するための工程断面図（その４）である。
【図２ｅ】本発明に係る不定形高電子移動度トランジスタの製造方法の一実施例を説明するための工程断面図（その５）である。
【図２ｆ】本発明に係る不定形高電子移動度トランジスタの製造方法の一実施例を説明するための工程断面図（その６）である。
【図２ｇ】本発明に係る不定形高電子移動度トランジスタの製造方法の一実施例を説明するための工程断面図（その７）である。
【図２ｈ】本発明に係る不定形高電子移動度トランジスタの製造方法の一実施例を説明するための工程断面図（その８）である。
【図２ｉ】本発明に係る不定形高電子移動度トランジスタの製造方法の一実施例を説明するための工程断面図（その９）である。
【図２ｊ】本発明に係る不定形高電子移動度トランジスタの製造方法の一実施例を説明するための工程断面図（その１０）である。
【図２ｋ】本発明に係る不定形高電子移動度トランジスタの製造方法の一実施例を説明するための工程断面図（その１１）である。
【図３】本発明の製造方法によって製造された不定形高電子移動度トランジスタの電気的特性を説明するためのグラフを示す図である。
【図４】本発明の製造方法によって製造された不定形高電子移動度トランジスタのドレイン電流−電圧特性を説明するためのグラフを示す図である。
【図５】本発明の製造方法によって製作された不定形高電子移動度トランジスタの高周波特性を説明するためのグラフを示す図である。
【符号の説明】
【００５１】
１，２０  基板
２，２２  チャンネル層
３  ＡｌＧａＡｓスペーサ層
４  Ｓｉデルタドーピング層
５  ｎ−ＡｌＧａＡｓ層
６  エッチング停止層
７  ｎ−ＧａＡｓ層
８  ＧａＡｓキャップ層
９，２５  ソース電極
１０，２６  ドレイン電極
１１，３４  ゲート電極
２１  バッファ層
２１ａ  ＧａＡｓ層
２１ｂ  ＡｌＧａＡｓ／ＧａＡｓ超格子層
２１ｃ  ＡｌＧａＡｓ層
２１ｄ，２３ｂ  Ｓｉ面ドーピング層
２１ｅ，２３ａ  ＡｌＧａＡｓスペーサ層
２３ｃ  ＡｌＧａＡｓショットキー層
２４  キャップ層
２７  第１保護膜
２８，３０乃至３３  感光膜
２９  第２保護膜
【図１】
2007081371.tif 000003
【図２ａ】
2007081371.tif 000004
【図２ｂ】
2007081371.tif 000005
【図２ｃ】
2007081371.tif 000006
【図２ｄ】
2007081371.tif 000007
【図２ｅ】
2007081371.tif 000008
【図２ｆ】
2007081371.tif 000009
【図２ｇ】
2007081371.tif 000010
【図２ｈ】
2007081371.tif 000011
【図２ｉ】
2007081371.tif 000012
【図２ｊ】
2007081371.tif 000013
【図２ｋ】
2007081371.tif 000014
【図３】
2007081371.tif 000015
【図４】
2007081371.tif 000016
【図５】
2007081371.tif 000017