(57)【要約】【課題】試験対象となる半導体集積回路に対してバーンイン試験を行う装置において、試験対象回路の信頼性をより向上できるようにしたバーンイン装置を提供し、バーンイン試験用の回路を別途外部に用意する必要をなくした半導体集積回路装置を提供する。【解決手段】電圧制御発振器Ｄ２がクロック周波数信号を複数の所定周波数として周期的に変化させて半導体集積回路Ａ１〜Ａｎのクロック端子に対して与える。すると、デジタルブロック２に対して周期的に電圧ストレスおよび電流ストレスを交互に与えることができる。したがって、電圧ストレスと電流ストレスを効率的に与えることができ、効果的なバーンインを実現することができる。【選択図】図１
2007303877.tif 000002
【特許請求の範囲】
【請求項１】
試験対象となる半導体集積回路に対してバーンイン試験を行うためのバーンイン装置において、
前記半導体集積回路に対してクロック周波数を時間的に変化させてクロック信号を供給するクロック供給部を備えたことを特徴とするバーンイン装置。
【請求項２】
前記クロック供給部は、複数の所定周波数に周期的にクロック周波数を変化させて供給することを特徴とする請求項１記載のバーンイン装置。
【請求項３】
前記クロック供給部は、基準周波数信号を発振するＣＲ発振回路と、前記ＣＲ発振回路の基準周波数信号を分周する分周回路と、前記分周回路の分周周期毎に複数の所定周波数に変化させてクロック信号を発振制御する信号制御発振器とにより構成されていることを特徴とする請求項２記載のバーンイン装置。
【請求項４】
前記クロック供給部は、入力信号を分周する分周回路と、前記分周回路の分周信号に応じて複数の所定周波数にクロック周波数を発振制御する信号制御発振器とにより構成され、
前記分周回路は、前記信号制御発振器のクロック周波数信号を前記入力信号として入力するように構成されていることを特徴とする請求項２記載のバーンイン装置。
【請求項５】
前記クロック供給部は、クロック周波数を正弦波状に周期的に変化させて試験対象となる半導体集積回路に供給することを特徴とする請求項１記載のバーンイン装置。
【請求項６】
前記クロック供給部は、正弦波状に発振するＣＲ発振回路と、前記ＣＲ発振回路の発振出力に応じた周波数をクロック周波数として発振制御する信号制御発振器とにより構成されていることを特徴とする請求項５記載のバーンイン装置。
【請求項７】
前記クロック供給部は、クロック周波数を三角波状に連続的に変化させて試験対象となる半導体集積回路に供給することを特徴とする請求項１記載のバーンイン装置。
【請求項８】
前記クロック供給部は、三角波を発生するＣＲ発振回路と、前記ＣＲ発振回路の発振信号に応じてクロック周波数を三角波状に発振制御する信号制御発振器とにより構成されていることを特徴とする請求項７記載のバーンイン装置。
【請求項９】
前記クロック供給部は、ＣＲ発振回路と、前記ＣＲ発振回路の発振信号をｎ個の分周信号として出力する分周回路と、前記分周回路のｎ個の分周信号のうち連続する複数のｍ個の信号を入力してアナログ信号として出力するＤ／Ａコンバータと、前記Ｄ／Ａコンバータのアナログ出力信号に応じてクロック周波数を線形的に変化させるように発振制御する信号制御発振器とにより構成されていることを特徴とする請求項１、７、８の何れかに記載のバーンイン装置。
【請求項１０】
前記クロック供給部は、入力信号をｎ個の分周信号として出力する分周回路と、前記分周回路の分周信号のうち連続するｍ個の信号を入力してアナログ信号として出力するＤ／Ａコンバータと、前記Ｄ／Ａコンバータのアナログ出力信号に応じてクロック周波数を変化させるように発振制御する信号制御発振器とにより構成され、
前記カウンタは、前記信号制御発振器のクロック周波数信号を入力信号として入力するように構成されていることを特徴とする請求項１記載のバーンイン装置。
【請求項１１】
前記試験対象となる半導体集積回路の電源として可変電圧を供給可能に構成された電圧供給部を備えたことを特徴とする請求項１ないし１０の何れかに記載のバーンイン装置。
【請求項１２】
外部からのクロック信号に応じてクロック周波数を時間的に変化させて生成し、半導体集積回路内部に対してバーンイン試験用のクロック信号を供給可能に構成されたクロック供給部を備えたことを特徴とする半導体集積回路装置。
【請求項１３】
前記クロック供給部は、外部からのクロック信号とバーンイン試験用に生成されたクロック信号とを切換えて半導体集積回路内部に対して供給可能に構成されていることを特徴とする請求項１２記載の半導体集積回路装置。
【請求項１４】
前記クロック供給部は、バーンイン試験時に外部からのクロック信号とバーンイン試験用に生成されたクロック信号とを切換えて半導体集積回路内部に対して供給可能に構成されていることを特徴とする請求項１２または１３の何れかに記載の半導体集積回路装置。
【請求項１５】
前記クロック供給部は、外部からのクロック信号をｍ個の分周信号として分周する分周回路と、前記分周回路のｍ個の分周信号のうちの複数の分周信号を連続的に切換える切換回路とを備え、前記分周信号を連続的に切換えて半導体集積回路内部に対して供給するように構成されていることを特徴とする請求項１２ないし１４の何れかに記載の半導体集積回路装置。
【請求項１６】
前記クロック供給部は、バーンイン試験用のクロック信号の逓倍率を記憶する記憶手段と、前記記憶手段により記憶されたクロック信号の逓倍率に基づいて半導体集積回路内部に対してクロック信号を供給するように構成されていることを特徴とする請求項１２ないし１５の何れかに記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の信頼性を向上するためのバーンイン装置および半導体集積回路装置に関する。
【背景技術】
【０００２】
バーンインは、初期不良を起こす半導体集積回路装置を取り除いたり特性を安定化させるため、使用前に実使用条件と比較して高温環境下や高電圧印加環境において行われる試験である。バーンインを行うことにより製造品質のバラツキから外れているものをスクリーニングすることができる。このようなバーンイン装置およびバーンイン方法の一例が、特許文献１に開示されている。
【０００３】
特許文献１に開示されている構成によれば、複数のクロック発振回路を備え、クロック検出回路がバーンイン試験の対象半導体集積回路に供給されるクロックを検出し、切換制御回路が、クロック検出回路でクロックを検出できない場合には複数のクロック発振回路のうち正常にクロックを発生する他のクロック発振回路に切換えるようにしている。これにより、バーンイン試験中にクロック発振回路が故障しても他のクロック発振回路に切換えてバーンイン試験を続行し、バーンインの信頼性および効率を向上させることができる。
【特許文献１】特開平７−１９１０８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、特許文献１に開示されている構成ではクロック発振回路により試験対象回路のクロック端子に対してストレスを与えることができるもののバーンイン試験を通過したとしても信頼性の点では劣るものとなってしまっている。
また半導体集積回路装置毎にバーンイン試験の態様を異ならせる必要がある場合には、バーンイン試験用装置を外部に多種用意しなければならなくなるため、試験時の効率が悪くなってしまう。
【０００５】
本発明は、上記事情に鑑みてなされたもので、その第１の目的は、試験対象となる半導体集積回路に対してバーンイン試験を行う装置において、試験対象回路の信頼性をより向上できるようにしたバーンイン装置を提供することにあり、また第２の目的は、バーンイン試験用の回路を別途外部に用意する必要をなくした半導体集積回路装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載の発明によれば、クロック供給部は半導体集積回路のクロック端子に対してクロック周波数を時間的に変動させて供給しているため、周波数の変化幅に応じてクロック端子に対するバーンインを行うことができ、従来に比較して試験対象となる半導体集積回路の信頼性を向上できる。
【０００７】
請求項２記載の発明によれば、クロック供給部は、複数の所定周波数で周期的にクロック周波数を変化させて供給するため、複数の所定周波数におけるバーンイン試験を行うことができ特に特定のクロック周波数で重点的に試験を行いたい場合により好ましい形態となる。
【０００８】
請求項３記載の発明のように、基準周波数信号を発振するＣＲ発振回路と、発振回路の基準周波数信号を分周する分周回路と、前記分周回路の分周周期毎に複数の所定周波数に変化させてクロック信号を発振制御する信号制御発振器とにより構成されていることが望ましい。この理由は、以下のためである。
【０００９】
バーンイン試験は、所定の周期（例えば１分〜数分）でクロック周波数を変化させながら比較的長時間（例えば、１時間〜数時間以上）に渡って行うことが望ましい試験である。これは、高温環境および高負荷環境で長時間試験に耐え抜いた半導体集積回路装置のみを提供することが望ましいためである。ＣＲ発振回路の周波数は、一般的に例えば数百Ｈｚ〜数ｋＨｚ〜数十ｋＨｚであり、その周期がバーンイン試験時間（例えば、１時間以上）よりもかなり短いため、分周回路を設けこの分周周期毎に複数の所定周波数に変化させてクロック信号を発振制御するのが構成上望ましい。したがって、ＣＲ発振回路を設けて構成する場合には分周回路を設けてその周期を設定するのが好ましい。
【００１０】
請求項４記載の発明によれば、次のように作用する。分周回路は、入力信号を分周し、信号制御発振器は、分周回路の分周信号に応じて複数の所定周波数にクロック周波数を発振制御する。このとき、分周回路は信号制御発振器のクロック周波数信号を入力信号として入力しているため、簡単な構成でクロック周波数信号を発振出力させることができる。これにより、ＣＲ発振回路を設ける構成に比較して当該発振回路を設ける必要なく構成できる。
【００１１】
請求項５記載の発明によれば、クロック供給部は、クロック周波数を正弦波状に周期的に変化させて試験対象となる半導体集積回路に供給するため、試験対象となる半導体集積回路に対して連続的にクロック周波数を変化させて与えることができる。したがって、単一の複数の周波数でバーンイン試験を行う構成に比較してより細かい幅広い周波数に対応したバーンイン試験を様々な態様で実施できるようになる。
【００１２】
請求項６記載の発明によれば、クロック供給部は、正弦波状に発振するＣＲ発振回路と、ＣＲ発振回路の発振出力に応じた周波数をクロック周波数として発振制御する信号制御発振器とにより構成されているため、ＣＲ発振回路を使用してクロック供給部を構成することができ、クロック周波数を正弦波状に周期的に変化させる構成を簡単に構成することができる。
【００１３】
請求項７記載の発明によれば、クロック供給部は、クロック周波数を三角波状に連続的に変化させて試験対象となる半導体集積回路に供給するため、周波数を線形的に変化させてクロック周波数を与えることができるようになり、単一の複数の周波数でバーンイン試験を行う構成に比較してより細かく幅広い周波数に対応したバーンイン試験を様々な態様で実施できるようになる。
【００１４】
請求項８記載の発明によれば、クロック供給部は、三角波を発生するＣＲ発振回路と、ＣＲ発振回路の発振信号に応じてクロック周波数を三角波状に発振制御する信号制御発振器とにより構成されているため、ＣＲ発振回路を使用してクロック供給部を構成することができ、クロック周波数を三角波状に周期的に変化させる構成を簡単に構成することができる。
【００１５】
請求項９記載の発明によれば、次のように作用する。すなわち、分周回路は、ＣＲ発振回路の発振信号をｎ個の分周信号として出力し、Ｄ／Ａコンバータは、この分周回路のｎ個の分周信号のうち連続する複数のｍ個の信号を入力してアナログ信号として出力する。信号制御発振器は、Ｄ／Ａコンバータのアナログ出力信号に応じてクロック周波数を線形的に変化させて発振制御するため、ＣＲ発振回路およびＤ／Ａコンバータを利用して様々な態様の線形的な周波数特性を有するクロック周波数信号を発振出力させることができる。
【００１６】
請求項１０記載の発明によれば、クロック供給部が、入力信号をｎ個の分周信号として出力する分周回路と、分周回路の分周信号のうち連続するｍ個の信号を入力してアナログ信号として出力するＤ／Ａコンバータと、Ｄ／Ａコンバータのアナログ出力信号に応じてクロック周波数を変化させるように発振制御する信号制御発振器とにより構成されており、しかも分周回路は、信号制御発振器のクロック周波数信号を入力信号として入力するように構成されているため、請求項８記載の発明に比較してＣＲ発振回路を用いることなく簡単な回路で構成することができる。
【００１７】
請求項１１記載の発明によれば、電圧供給部は、試験対象となる半導体集積回路の電源として可変電圧を供給するため、電源に対するバーンイン試験をも実施できるようになり、より多様なバーンイン試験を実施することができる。
【００１８】
請求項１２記載の発明によれば、クロック供給部は半導体集積回路装置内部に搭載されており、外部からのクロック信号に応じてクロック周波数を時間的に変化させて生成し、半導体集積回路内部に対してバーンイン試験用のクロック信号を供給可能に構成されているため、外部からのクロック信号に応じてバーンイン試験を装置自身で行うことができるようになり、バーンイン試験用の回路を別途外部に用意する必要がなくなる。
【００１９】
請求項１３記載の発明によれば、クロック供給部は、外部からのクロック信号とバーンイン試験用に生成されたクロック信号とを切換えて半導体集積回路内部に対して供給可能に構成されているため、バーンイン試験用のクロック信号と実際に動作するときのクロック信号とを切換えて使用できるようになる。
【００２０】
請求項１４記載の発明によれば、クロック供給部は、バーンイン試験時に外部からのクロック信号とバーンイン試験用に生成されたクロック信号とを切換えて半導体集積回路内部に対して供給可能に構成されているため、より実用的な回路構成を実現できる。
【００２１】
請求項１５記載の発明によれば、クロック供給部は、外部からのクロック信号をｍ個の分周信号として分周する分周回路と、分周回路のｍ個の分周信号のうちの複数の分周信号を連続的に切換えて半導体集積回路内部に対して供給するため、周波数の異なるクロック周波数信号を半導体集積回路内部に対して連続的に供給することができ、よりバーンイン試験用に適したクロック信号を供給できるようになる。
【００２２】
請求項１６記載の発明によれば、クロック供給部は、バーンイン試験用のクロック信号の逓倍率を記憶する記憶手段と、記憶手段に記憶されたクロック信号の逓倍率に基づいて半導体集積回路内部に対してクロック信号を供給するため、バーンイン試験に適したクロック信号を半導体集積回路内部に対して適切に与えることができる。
【発明を実施するための最良の形態】
【００２３】
（第１の実施形態）
以下、本発明の第１の実施形態について、図１ないし図３を参照しながら説明する。
図１は、バーンイン試験時の試験態様の一例を示している。この図１において、半導体集積回路Ａ１〜Ａｎは、実際にバーンイン試験対象となる半導体集積回路である。この半導体集積回路Ａ１〜Ａｎは、バーンインボードＢの上に配設されたＩＣソケット（図示せず）に設置されている。
【００２４】
図２は、半導体集積回路Ａ１〜Ａｎの具体的な電気的構成についてブロック図により示している。この図２に示すように、半導体集積回路Ａ１は、アナログブロック１とデジタルブロック２とを備えて構成されている。
【００２５】
アナログブロック１やデジタルブロック２は、それぞれ、電源端子Ｖｃｃとグランド端子Ｇｎｄとの間に接続されており外部から電源供給されている。尚、アナログブロック１やデジタルブロック２に対する電源の給電経路には、電源側に配線抵抗Ｒｖやグランド側に配線抵抗Ｒｇが例えばアルミ配線等により存在するため、図２にはこれらの配線抵抗ＲｖおよびＲｇを図示している。また、クロック端子ＣＬＫは、デジタルブロック２に接続されており、外部からのクロック信号がデジタルブロック２に供給されるように構成されている。
【００２６】
バーンイン装置Ｚは、バーンイン電源Ｃおよびクロック供給部Ｄを備えて構成されている。バーンイン電源Ｃが半導体集積回路Ａ１〜Ａｎに対して電源供給した状態で、バーンインボードＢに設置されたクロック供給部Ｄがクロック端子ＣＬＫに対して時間的に周波数を変化させて制御したクロック周波数信号を与えることで特にデジタルブロック２のバーンイン試験を行う。このようにすることで、多種多様なバーンイン試験を行うことができ、試験対象となる半導体集積回路Ａ１〜Ａｎの信頼性を向上できるようになる。
【００２７】
本実施形態においては、バーンインボードＢに設置されたクロック供給部Ｄの構成に特徴を備えているため、この構成の説明を主に行う。
図１には、クロック供給部の電気的構成を概略的なブロック図により示している。
【００２８】
この図１に示すように、クロック供給部Ｄは，周波数制御部Ｄ１と、この周波数制御部Ｄ１の出力信号が制御端子Ｃｏｎｔに与えられる電圧制御発振器Ｄ２とにより構成されている。周波数制御部Ｄ１は、矩形波の電圧信号を電圧制御発振器Ｄ２の制御端子Ｃｏｎｔに対して出力する。電圧制御発振器Ｄ２は、この電圧信号に応じた周波数を出力端子Ｏｕｔから出力するように構成され信号制御発振器として機能する。この場合、図３（ａ）に示すように、電圧制御発振器Ｄ２は、時間に応じて複数（例えば２）の周波数ｆ１およびｆ２のクロック信号を交互に出力する。
【００２９】
図３（ｂ）は、この時間ｔに対応した半導体集積回路内の各ノードの電圧を示している。
図２に示すように、電源端子Ｖｃｃの電圧をＶ１、アナログブロック１およびデジタルブロック２の電源側のノードの電圧をＶ２、アナログブロック１およびデジタルブロック２のグランド側のノードの電圧をＶ３、グランド端子Ｇｎｄのノードの電圧をＶ４とする。
【００３０】
このとき、電源端子Ｖｃｃおよびグランド端子Ｇｎｄ間に与えられる電圧を一定とすると、クロック周波数の変化に応じてアナログブロック１およびデジタルブロック２に流れる電流が変化することが確認されている。したがって、この与えるクロック周波数の変化に応じてデジタルブロック２に与える電圧ストレスおよび電流ストレスを様々に変化させることができるようになる。
【００３１】
例えば、図３（ａ）に示すように、電圧制御発振器Ｄ２が低い周波数ｆ１のクロック信号をデジタルブロック２に与えると、図３（ｂ）の例に示すように電流があまり流れないが、電圧制御発振器Ｄ２が高い周波数ｆ２のクロック信号をデジタルブロック２に与えると図３（ｂ）の例に示すように電流が比較的多く流れることがある。したがって、特にデジタルブロック２に対して周期的に電圧ストレスおよび電流ストレスを与えることができる。これにより、電圧ストレスと電流ストレスを効率的に与えることができ効果的にバーンインを実現することができる。
【００３２】
このような第１の実施形態によれば、電圧制御発振器Ｄ２がクロック周波数信号を複数の所定周波数に周期的に変化させて半導体集積回路Ａ１〜Ａｎのクロック端子ＣＬＫに対して与えることができるため、周波数を変動させることなくクロック信号を与える従来構成に比較してより信頼性を向上したバーンイン試験を行うことができる。尚、特に特定のクロック周波数で重点的に試験を行いたい場合に好ましい。
【００３３】
しかも、複数の所定周波数で交互にクロック周波数を変動させてデジタルブロック２に対して与えているため、電圧ストレスおよび電流ストレスを交互に与えることができ、効率的なバーンイン試験を行うことができる。これにより、試験対象となる半導体集積回路Ａ１〜Ａｎが当該バーンイン試験を通過すれば、より信頼性を向上した製品を提供することができる。
本実施形態によれば、パルス電源供給装置を必要とすることなく構成できるため、例えば特開２０００−１７４０８１号公報に開示されている技術構成に比較して安価に構成することができる。
【００３４】
（第２の実施形態）
図４（ａ）および図４（ｂ）は、本発明の第２の実施形態を示すもので、前述実施形態と異なる部分は、周波数制御部の構成にある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。
【００３５】
図４（ａ）は、クロック供給部の構成を概略的なブロック図により示している。
この図４（ａ）に示すように、周波数制御部Ｄ１は、ＣＲ発振回路Ｄａと、このＣＲ発振回路Ｄａの出力信号が入力信号となる分周回路としてのカウンタＤｂとを備えている。ＣＲ発振回路Ｄａは、図示しないがコンデンサ、抵抗および各種増幅器等（何れも図示せず）を組み合わせてなる一般的なＣＲ発振回路であり、数百Ｈｚ〜数ｋＨｚ〜数十ｋＨｚ程度（例えば、１ｋＨｚ：周期１ｍｓｅｃ）に設定されている。
【００３６】
すると図４（ｂ）に示すように、カウンタＤｂは、ＣＲ発振回路Ｄａの出力を複数の出力Ｑ０〜Ｑｎとして分周し、この出力Ｑ０〜Ｑｎのうち何れか一つの出力を電圧信号として電圧制御発振器Ｄ２の制御端子Ｃｏｎｔに与える。電圧制御発振器Ｄ２は、この出力電圧に基づいて周波数を制御して半導体集積回路Ａ１〜Ａｎのクロック端子ＣＬＫにクロック信号を与えるようになっている。
【００３７】
例えば、図４（ｂ）に示すように、カウンタの出力Ｑｎが電圧制御発振器Ｄ２の制御端子に与えられると、クロック供給部Ｄは、カウンタＤｂの出力Ｑｎの周期（例えば、１分〜数分）に応じて周波数を複数の所定の周波数に変化させて出力させている。バーンイン試験時間は、このように１分〜数分周期の周波数で１時間以上かけて行われる試験であるため、ＣＲ発振回路Ｄａを設けて構成する場合にはカウンタＤｂを分周回路として設けて構成することが望ましい。
【００３８】
このような実施形態によれば、ＣＲ発振回路Ｄａを設けて構成する場合、カウンタＤｂを分周回路として設けて分周周期毎に発振周波数を切換えてクロック信号を半導体集積回路Ａ１〜Ａｎに供給しているため、バーンイン試験用の回路構成を簡単に構成することができる。
【００３９】
（第３の実施形態）
図５（ａ）および図５（ｂ）は、本発明の第３の実施形態を示すもので、前述実施形態と異なるところは、カウンタを設けず、ＣＲ発振回路の周期を遅くして電圧制御発振器の制御端子に入力させて構成したところにある。
【００４０】
図５（ａ）に示すように、ＣＲ発振回路Ｄａに出力は電圧制御発振器Ｄ２の制御端子Ｃｏｎｔに入力されている。ＣＲ発振回路Ｄａを正弦波状に発振するように構成すると共に、その発振周期を１秒〜数秒程度として電圧制御発振器Ｄ２の制御端子Ｃｏｎｔに与えるように構成している。このように構成することで、図５（ｂ）に示すように、電圧制御発振器Ｄ２は、除々に周波数が変化するクロック信号を出力するようになる。これにより、カウンタＤｂを設けることなく簡単な構成でクロック信号を発振出力させることができる。したがって、前述実施形態に比較してより細かく幅広い周波数に対応したバーンイン試験を様々な態様で実施できるようになる。
【００４１】
（第４の実施形態）
図６（ａ）および図６（ｂ）は、本発明の第４の実施形態を示すもので、前述実施形態ではＣＲ発振回路の発振出力を正弦波状にするのに代えて本実施形態では三角波状にしているところにある。
図６（ａ）に示すように、基本構成上、図５（ａ）に示す構成と変化していないが、ＣＲ発振回路Ｄａは、その出力を三角波状にして発振出力するようにしている。図６（ｂ）に示すように、電圧制御発振器Ｄ２は、三角波状（例えば、のこぎり波状）に周波数が変化するクロック信号を出力するようになる。これにより、複数の周波数でバーンイン試験を行う第１の実施形態に係る構成に比較してより細かく幅広い周波数に対応したバーンイン試験を実施できるようになる。
【００４２】
（第５の実施形態）
図７（ａ）および図７（ｂ）は、本発明の第５の実施形態を示すもので、前述の第２の実施形態と異なるところは、ＣＲ発振回路を設けず電圧制御発振器の出力をカウンタの入力にフィードバックするようにしたところにある。
カウンタＤｂのクロック入力端子ＣＫｉｎには、電圧制御発振器Ｄ２の出力がフィードバック入力されるようになっている。例えばカウンタＤｂの出力Ｑｎが電圧制御発振器Ｄ２の制御端子Ｃｏｎｔに与えられると、電圧制御発振器Ｄ２は、この出力Ｑｎの周期に応じて複数の周波数ｆ１およびｆ２の発振信号を出力するようになる。これにより、ＣＲ発振回路を設ける構成に比較して当該発振回路を設ける必要がなくなり簡単に構成することができるようになる。
【００４３】
（第６の実施形態）
図８（ａ）および図８（ｂ）は、本発明の第６の実施形態を示すもので、第２の実施形態と異なるところは、クロック供給部に対してカウンタの後段にＤ／Ａ変換回路（Ｄ／Ａコンバータに相当）を設け、線形的に周波数を変化させる構成に適用したところにある。
図８（ａ）に示すように、正弦波を発振するＣＲ発振回路Ｄａの後段には、分周回路としてカウンタＤｂが接続されており、カウンタＤｂの後段にはＤ／Ａ変換回路ＤｃがＤ／Ａコンバータとして接続されている。このＤ／Ａ変換回路Ｄｃは、ｍ＋１ビット（但しｎ≧ｍ）入力のＤ／Ａコンバータであり、そのデジタル入力にはカウンタＤｂのｎ＋１ビットの出力Ｑ０〜Ｑｎのうち連続したｍ＋１ビットの出力が与えられている。
【００４４】
図８（ｂ）に示すように、ＣＲ発振回路Ｄａが正弦波信号を出力すると、カウンタＤｂは、このＣＲ発振回路Ｄａのゼロクロス点などをカウントし発振周期に応じてｎ＋１ビットの出力Ｑ０〜Ｑｎに分周出力する。
【００４５】
Ｄ／Ａ変換回路Ｄｃは、このカウンタＤｂの出力Ｑ０〜Ｑｎのうち連続するｍ＋１ビットの出力を入力すると、所定電圧ＶａからＶｂに至るまで連続的で線形的な出力電圧を出力端子Ｖｏｕｔから出力する。
【００４６】
電圧制御発振器Ｄ２は、このＤ／Ａ変換回路Ｄｃの出力電圧に応じた周波数のクロック信号を出力するため、クロック供給部Ｄは、リニアな周波数変化を有するクロック信号を出力する。これにより、ＣＲ発振回路ＤａおよびＤ／Ａ変換回路Ｄｃを利用して様々な態様の線形的な周波数特性を有するクロック信号を発振出力させることができる。
【００４７】
（第７の実施形態）
図９（ａ）および図９（ｂ）は、本発明の第７の実施形態を示すもので、前述実施形態と異なるところは、クロック供給部にＣＲ発振回路を設けず、電圧制御発振器の出力をカウンタのクロック入力信号としてフィードバックするように構成したところにある。
図９（ａ）に示すように、周波数制御部Ｄ１は、ｎ＋１ビットの出力Ｑ０〜Ｑｎを備えたカウンタＤｂと、このカウンタＤｂのｎ＋１ビットの出力Ｑ０〜Ｑｎのうち連続するｍ＋１ビットの出力を入力するＤ／Ａ変換回路（Ｄ／Ａコンバータ）Ｄｃとを備えている。電圧制御発振器Ｄ２は、その出力端子ＯｕｔがカウンタＤｂのクロック入力端子ＣＫｉｎに入力されている。
【００４８】
このとき、図９（ｂ）に示すように、カウンタＤｂの出力Ｑ０〜Ｑｎは指数関数的に０から２ｎ＋１−１の値を得るようになり、Ｄ／Ａ変換回路Ｄｃの出力Ｖｏｕｔは電圧Ｖａから電圧Ｖｂまで指数関数的に変化するようになる。したがって、電圧制御発振器Ｄ２の出力Ｏｕｔも周波数が指数関数的に変化するクロック信号を出力するようになる。したがって、前述実施形態に比較してＣＲ発振回路を用いることなく簡単な回路で構成することができる。しかも、クロック供給部Ｄが指数関数的に周波数が変化するクロック信号を供給することができるため、様々な態様のバーンイン試験を実施することができる。
【００４９】
（第８の実施形態）
図１０（ａ）および図１０（ｂ）は、本発明の第８の実施形態を示すもので、前述実施形態と異なるところは、試験対象となる半導体集積回路に与える電源として可変電圧を供給可能に構成された電圧変動機能付バーンイン電源を備えたところにある。
図１０（ａ）に示すように、バーンイン装置Ｚは、バーンイン電源Ｃに代えて電圧変動機能付バーンイン電源Ｅを備えている。すなわち、バーンイン装置Ｚは、バーンインボードＢに搭載されたクロック供給部Ｄに加えて、バーンインボードＢの外部に設置された電圧変動機能付バーンイン電源Ｅを備えて構成される。クロック供給部Ｄは、三角波状の電圧を出力するＣＲ発振回路Ｄａと、このＣＲ発振回路Ｄａの発振出力電圧が制御端子に与えられる電圧制御発振器Ｄ２とにより構成されている。
【００５０】
このとき、図１０（ｂ）に示すように、ＣＲ発振回路Ｄａが三角波状の電圧を出力することにより電圧制御発振器Ｄ２は、この電圧に応じた下限ｆ１で且つ上限ｆ２の周期Ｔ１で変動する周波数のクロック信号を発振して半導体集積回路Ａ１〜Ａｎに与える。他方、電圧変動機能付バーンイン電源Ｅは、半導体集積回路Ａ１〜Ａｎの電源として周期Ｔ２（ただし周期Ｔ２＞周期Ｔ１）の三角波状に変化する電圧（下限Ｖｃ、上限Ｖｄ）を与える。
【００５１】
すると、クロック信号のみならず、半導体集積回路Ａ１〜Ａｎの電源端子Ｖｃｃに対してバーンイン試験を行うことができ、前述実施形態に比較してバーンイン試験を多種多様に行うことができる。
【００５２】
（第９の実施形態）
図１１および図１２は、本発明の第９の実施形態を示すもので、前述実施形態と異なるところは、クロック供給部を半導体集積回路内に搭載しバーンイン試験用のクロック信号を半導体集積回路内で生成しているところにある。
図１１は、バーンイン試験時の電気的構成を概略的なブロック図により示している。
クロック発生器Ｆは、バーンインボードＢに搭載されている。このクロック発生器Ｆは、半導体集積回路Ｘ１〜Ｘｎを動作させるための所定の動作周波数のクロック信号を発生させるための回路装置を示している。
【００５３】
図１２は、半導体集積回路Ｘ１の電気的構成を概略的なブロック図により示している。
半導体集積回路Ｘ１〜Ｘｎには、それぞれクロック生成部３が構成されている。このクロック生成部３は、半導体集積回路Ｘ１〜Ｘｎのクロック端子ＣＬＫに接続されており、デジタルブロック２に対してクロック信号を供給するためのクロック供給部として構成されている。このクロック生成部３は、外部のクロック発生器Ｆから供給される所定の周波数のクロック信号に応じてクロック周波数を時間的に変化させて生成するように構成されている。
したがって、前述実施形態に示したように、外部にクロック供給部Ｄを設けることなく、外部からの所定周波数のクロック信号に応じてバーンイン試験を装置自身で行うことができるようになり、バーンイン試験用の回路を別途外部に用意する必要がなくなる。
【００５４】
（第１０の実施形態）
図１３（ａ）および図１３（ｂ）は、本発明の第１０の実施形態を示すもので、前述の第９の実施形態と異なるところは、半導体集積回路として、外部からのクロック信号とバーンイン試験用に生成されるクロック信号とを切換えて半導体集積回路内に供給可能に構成したところにある。
【００５５】
クロック生成部４は、半導体集積回路Ｘ１内に構成されており、図１３（ａ）に示すように、半導体集積回路Ｘ１のデジタルブロック２に対してクロック信号を供給している。このクロック生成部４は、分周回路としてのｍ＋１ビット出力のカウンタ４ａと、このカウンタ４ａの出力が接続された位相比較器４ｂと、外部からの選択信号に応じて出力を切換える２入力１出力型のアナログスイッチ４ｃと、このアナログスイッチ４ｃの出力が周波数制御信号として与えられる電圧制御発振器４ｄとを備えて構成されている。
【００５６】
カウンタ４ａは、電圧制御発振器４ｄの出力をフィードバック入力するように構成されており、図４（ｂ）に示すように分周し出力Ｑ０〜Ｑｍとして出力する。位相比較器４ｂは、外部からのクロック信号をクロック端子ＣＬＫを介して入力すると共に、カウンタ４ａの出力Ｑ０〜Ｑｎのうち何れかの出力を入力し、これら入力されたクロック信号の位相を比較する。この位相比較器４ｂは、ローパスフィルタＬＰＦとしての機能も備えており、位相比較した結果を低域のみ通過して直流電圧として出力する。すなわち、位相比較器４ｂは、位相比較結果に応じた直流電圧を出力端子Ｖｏｕｔを通じてアナログスイッチ４ｃに対して出力する。
【００５７】
アナログスイッチ４ｃは、位相比較器４ｂの出力直流電圧とカウンタ４ａの最上位ビットの出力Ｑｍとが入力として与えられ、外部から選択信号端子ＳＥＬを通じて与えられる選択信号に応じて位相比較器４ｂの出力直流電圧と出力Ｑｍとを切換えて電圧制御発振器４ｄの制御端子Ｃｏｎｔに与えるようになっている。
【００５８】
電圧制御発振器４ｄは、アナログスイッチ４ｃの出力電圧が入力信号として与えられ、アナログスイッチ４ｃの出力電圧に応じた周波数のクロック信号を出力してカウンタ４ａの入力信号としてフィードバックすると共にデジタルブロック２のクロック信号として与えるようになっている。
【００５９】
図１３（ｂ）に示すように、アナログスイッチ４ｃの選択信号端子ＳＥＬに与えられる選択信号がハイレベルＨｉであるときに、バーンイン試験が行われる。選択信号端子ＳＥＬに与えられる選択信号がハイレベルＨｉであるときには、アナログスイッチ４ｃは、カウンタ４ａの出力Ｑｍを電圧制御発振器４ｄに与えるようになっているが、この場合、電圧制御発振器４ｄは、アナログスイッチ４ｃの出力Ｏｕｔに応じた周波数のクロック信号を出力するため、複数の周波数ｆ１およびｆ２のクロック信号を切換えてデジタルブロック２に与えることができるようになり、前述実施形態と同様にバーンイン試験を行うことができる。
【００６０】
尚、実際に半導体集積回路Ｘ１を使用するときには、アナログスイッチ４ｃの選択信号端子ＳＥＬに対して選択信号としてロウレベルＬｏを与える。このときには、アナログスイッチ４ｃは、位相比較器４ｂ側の出力電圧Ｖｏｕｔを電圧制御発振器４ｄに出力するように切換えるが、この場合、ＰＬＬ(Phase lock loop)回路が、クロック端子ＣＬＫに与えられる所定周波数のクロック信号を基準信号として、位相比較器４ｂ（ローパスフィルタ含む）および電圧制御発振器４ｄにより構成されるようになる。したがって、安定化された周波数のクロック信号をデジタルブロック２に対して供給できるようになる。
【００６１】
本実施形態によれば、クロック生成部４は、外部からのクロック信号とバーンイン試験用に生成されたクロック信号とを切換えて半導体集積回路Ｘ１内のデジタルブロック２に供給しているため、バーンイン試験用のクロック信号と実動作時のクロック信号とを切換えて使用できるようになる。
【００６２】
（第１１の実施形態）
図１４（ａ）および図１４（ｂ）は、本発明の第１１の実施形態を示すもので、前述実施形態と異なるところは、バーンイン試験時において外部からのクロック信号とバーンイン試験用に生成されたクロック信号とを切換えて半導体集積回路内部に対して供給するようにしているところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、前述実施形態と異なる部分についてのみ説明する。
【００６３】
図１４（ａ）に示すように、半導体集積回路Ｘ１に代わる半導体集積回路Ｘ２内には、前述実施形態で説明したクロック生成部４に代えてクロック生成部５が構成されている。このクロック生成部５には、カウンタ４ａに代えてカウンタ４ｅが構成されている。カウンタ４ｅは、クロック入力ＣＫｉｎとしてｍ＋２ビットの分周信号を出力Ｑ０〜Ｑｍ＋１とするように構成されている。この出力Ｑ０〜Ｑｍのうち何れかの出力は、前述実施形態と同様に位相比較器４ｂに与えられるが、最上位ビットの出力Ｑｍ＋１は、ＡＮＤ回路４ｆを通じてアナログスイッチ４ｃの入力切換用の選択信号として与えられている。ＡＮＤ回路４ｆの入力には選択信号端子ＳＥＬが接続されている。
【００６４】
すなわち、出力Ｑｍ＋１の出力信号に応じてアナログスイッチ４ｃの入力切換が可能となっている。選択信号端子ＳＥＬに与えられる選択信号が例えばハイレベルＨｉの場合、カウンタ４ｅの出力Ｑｍ＋１がハイレベルＨｉ／ロウレベルＬｏに所定周期毎に連続的に切換えられることで、前述実施形態において説明したバーンイン試験と、外部クロック信号ＣＬＫによる通常時の動作状態における実動作試験とを例えば出力Ｑｍ＋１の半周期毎に交互に行うことができ、前述実施形態で説明したバーンイン試験に加えて通常状態における実動作試験も兼ねて行うことができ、エージングによって初期不良を極力除去することができる。
【００６５】
尚、選択信号端子ＳＥＬに与えられる選択信号が例えばロウレベルＬｏの場合にはアナログスイッチ４ｃは入力端子Ｖｉｎ＿０から出力端子Ｏｕｔに対して通電するように切換えられる。したがって、選択信号端子ＳＥＬに与えられる選択信号がロウレベルＬｏの場合には、外部からのクロック信号を位相比較器４ｂを通じて入力し、位相比較器４ｂ（ローパスフィルタ含む）から電圧制御発振器４ｄを通じてカウンタ４ｅにフィードバックされるように固定的に回路構成されるようになる。すなわち、選択信号端子ＳＥＬに与えられる選択信号がロウレベルＬｏの場合には、バーンイン試験を実施することなく通常の動作状態を実現できる。したがって、実質的に使用する場合には、選択信号端子ＳＥＬに与えられる選択信号をロウレベルＬｏにして使用することができる。これにより、より実用的な回路構成を実現できる。
【００６６】
（第１２の実施形態）
図１５（ａ）および図１５（ｂ）は、本発明の第１２の実施形態を示すもので、前述実施形態と異なるところは、外部からのクロック信号をｍ個の分周信号として分周し、このｍ個の分周信号のうちの複数の分周信号を連続的に切換えて周波数の異なるクロック周波数信号を半導体集積回路内部に対して供給するところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。
【００６７】
図１５（ａ）は、半導体集積回路内の電気的構成を概略的なブロック図により示している。
この図１５（ａ）に示すように、半導体集積回路Ｘ１およびＸ２に代わる半導体集積回路Ｘ３は、クロック生成部４に代わるクロック供給部としてのクロック生成部６を備えている。このクロック生成部６は、分周回路としてのｍ＋１ビット出力のカウンタ４ａと、このカウンタ４ａのｍ＋１ビット出力Ｑ０〜Ｑｍのうち複数の出力が入力信号として与えられると共にこの入力信号のうちの何れかを選択してデジタルブロック２に対してクロック信号として供給するクロック選択回路４ｇと、最上位ビットの出力Ｑｍの端子および選択信号端子ＳＥＬが入力接続されると共にクロック選択回路４ｇの選択信号端子ＳＥＬに対して出力信号を与えるＡＮＤ回路４ｆとを備えて構成される。
【００６８】
図１５（ｂ）に示すように、選択信号端子ＳＥＬに与えられる選択信号がハイレベルＨｉのときには、カウンタ４ａは、外部からのクロック信号をクロック端子ＣＬＫを通じて受信し、ｍ＋１ビットの分周信号の出力Ｑｍ〜Ｑ０とする。クロック選択回路４ｇは、その出力Ｑｍ〜Ｑ０のうちの少なくとも２出力以上の複数の出力を入力する。そして、クロック選択回路４ｇは、最上位ビットの出力Ｑｍの分周周期に応じて、入力された分周信号を選択切換えして連続的にデジタルブロック２に対して出力する。これにより、よりバーンイン試験用に適したクロック信号を供給できるようになる。
【００６９】
尚、通常時には選択信号端子ＳＥＬに与えられる選択信号をロウレベルＬｏに切換える。このとき、クロック選択回路４ｇは、デジタルブロック２に対して固定的にクロック信号を供給する。したがって、通常動作に支障が与えられることもなくなる。
【００７０】
（第１３の実施形態）
図１６（ａ）および図１６（ｂ）は、本発明の第１３の実施形態を示すもので、前述実施形態と異なる部分は、バーンイン試験用のクロック信号の逓倍率を記憶するレジスタ（記憶手段に相当）を半導体集積回路内に設け、このレジスタに記憶されたクロック信号の逓倍率に基づいて半導体集積回路内にクロック信号を供給するところにある。
【００７１】
半導体集積回路Ｘ１ないしＸ３に代わる半導体集積回路Ｘ４には、デジタルブロック２に代えてデジタルブロック７が構成されている。このデジタルブロック７は、ＣＰＵ７ａを備えて構成されている。ＣＰＵ７ａは、データＲＷ（リードライト）端子を備えており、クロック供給部としてのクロック生成部８を構成する逓倍率設定レジスタ８ａのデータＲＷ（リードライト）端子に与えるようになっている。
【００７２】
クロック供給部としてのクロック生成部８は、記憶手段としての逓倍率設定レジスタ８ａと、この逓倍率設定レジスタ８ａの出力が与えられるＰＬＬ回路８ｂとにより構成されている。ＰＬＬ回路８ｂは、逓倍率設定レジスタ８ａから与えられる逓倍率の値を受信してクロック端子ＣＬＫに与えられるクロック信号を逓倍しデジタルブロック７に対して出力するようになっている。バーンイン試験時には、図１６（ａ）に示すように、バーンイン試験用のプログラムを記憶したＲＯＭ９が半導体集積回路Ｘ４に接続された状態で試験が行われる。尚、ＲＯＭ９が半導体集積回路Ｘ４に接続された状態で試験が行われる実施形態を示すが、このように接続する形態に代えて、ＲＯＭ９に記憶されるプログラムが半導体集積回路Ｘ４内の内蔵ＲＯＭ（図示せず）に記憶されていても良い。
【００７３】
図１６（ｂ）は、動作をタイミングチャートにより示している。この図１６（ｂ）に示すように、ＣＰＵ７ａが逓倍率を設定変更したときには、ＰＬＬ回路８ｂは、逓倍率設定レジスタ８ａから与えられる逓倍率の値に応じてクロック端子ＣＬＫに与えられるクロック信号を逓倍しデジタルブロック７に対して出力する。ＣＰＵ７ａが内蔵されたデジタルブロック７のバーンイン試験を行うことができるようになる。これにより、バーンイン試験に適したクロック信号を半導体集積回路Ｘ４の内部に対して適切に与えることができる。
【００７４】
（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形もしくは拡張が可能である。
図６においては、線形的（リニア）な変動で示したが、ステップ状の電圧変化で与えることも可能である。
第１０ないし第１２の実施形態においては、選択信号端子ＳＥＬに与える選択信号をハイレベルＨｉ／ロウレベルＬｏに対して周期的に切換えることで、第１１の実施形態において説明したのと同様に、バーンイン試験に加えて通常状態における実動作試験をも兼ねて実施することができる。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施形態に係るバーンイン試験時の電気的構成を概略的に示すブロック図
【図２】半導体集積回路の電気的構成を概略的に示すブロック図
【図３】（ａ）および（ｂ）は、各ノードの電圧変化を示すタイミングチャート
【図４】本発明の第２の実施形態の説明図（（ａ）はクロック供給部の電気的構成を概略的に示すブロック図、（ｂ）は図３（ａ）および図３（ｂ）相当図）
【図５】本発明の第３の実施形態の説明図（（ａ）は図４（ａ）相当図、（ｂ）は図３（ａ）および図３（ｂ）相当図）
【図６】本発明の第４の実施形態の説明図（（ａ）は図４（ａ）相当図、（ｂ）は図３（ａ）および図３（ｂ）相当図）
【図７】本発明の第５の実施形態の説明図（（ａ）は図４（ａ）相当図、（ｂ）は図３（ａ）および図３（ｂ）相当図）
【図８】本発明の第６の実施形態の説明図（（ａ）は図４（ａ）相当図、（ｂ）は図３（ａ）および図３（ｂ）相当図）
【図９】本発明の第７の実施形態の説明図（（ａ）は図４（ａ）相当図、（ｂ）は図３（ａ）および図３（ｂ）相当図）
【図１０】本発明の第８の実施形態の説明図（（ａ）は図１相当図、（ｂ）は図３（ａ）および図３（ｂ）相当図）
【図１１】本発明の第９の実施形態を示す図１相当図
【図１２】図２相当図
【図１３】本発明の第１０の実施形態の説明図（（ａ）は半導体集積回路の電気的構成を概略的に示すブロック図、（ｂ）は図３（ａ）および図３（ｂ）相当図）
【図１４】本発明の第１１の実施形態の説明図（（ａ）は図１３（ａ）相当図、（ｂ）は図３（ａ）および図３（ｂ）相当図）
【図１５】本発明の第１２の実施形態の説明図（（ａ）は図１３（ａ）相当図、（ｂ）は図３（ａ）および図３（ｂ）相当図）
【図１６】本発明の第１３の実施形態の説明図（（ａ）は図１３（ａ）相当図、（ｂ）は図３（ａ）および図３（ｂ）相当図）
【符号の説明】
【００７６】
図面中、２はデジタルブロック、Ａ１〜Ａｎは半導体集積回路、Ｄはクロック供給部、Ｄ２は電圧制御発振器（信号制御発振器）、Ｚはバーンイン装置を示す。
【図１】
2007303877.tif 000003
【図２】
2007303877.tif 000004
【図３】
2007303877.tif 000005
【図４】
2007303877.tif 000006
【図５】
2007303877.tif 000007
【図６】
2007303877.tif 000008
【図７】
2007303877.tif 000009
【図８】
2007303877.tif 000010
【図９】
2007303877.tif 000011
【図１０】
2007303877.tif 000012
【図１１】
2007303877.tif 000013
【図１２】
2007303877.tif 000014
【図１３】
2007303877.tif 000015
【図１４】
2007303877.tif 000016
【図１５】
2007303877.tif 000017
【図１６】
2007303877.tif 000018