(57)【要約】【課題】  対雑音に高い耐性をもつ差動回路を用いても、電源ノイズΔＶに起因するジッタ特性を改善することはできなかった。【解決手段】  水晶発振器回路は、水晶発振子（Ｘ０）を接続する第１端子（Ｘ１）及び第２端子（Ｘ２）と、第１増幅回路（１）と、第２増幅回路（２）とを具備する。第１増幅回路（１）は、第１端子（Ｘ１／ＯＵＴ１）に入力を接続し、第２端子（Ｘ２／ＯＵＴ２）に出力を接続する。第２増幅回路（２）は、第２端子（Ｘ２／ＯＵＴ２）に入力を接続し、第１端子（Ｘ１／ＯＵＴ１）に出力を接続する。水晶発振器回路は、第１端子（Ｘ１／ＯＵＴ１）と第２端子（Ｘ２／ＯＵＴ２）とを差動出力ノードとする。水晶発振器回路は、第１端子（Ｘ１／ＯＵＴ１）から正電源（ＶＣＣ）、負電源（ＶＳＳ）をみたインピーダンスの比と、第２端子（Ｘ２／ＯＵＴ２）から正電源（ＶＣＣ）、負電源（ＶＳＳ）をみたインピーダンスの比が等しくなるように構成される。【選択図】  図５
2007037061.tif 000002
【特許請求の範囲】
【請求項１】
水晶発振子を接続する第１端子及び第２端子と、
前記第１端子に入力を接続し、前記第２端子に出力を接続する第１増幅回路と、
前記第２端子に入力を接続し、前記第１端子に出力を接続する第２増幅回路と
を具備し、
前記第１端子と前記第２端子とを差動出力ノードとし、
前記第１端子と正電源との間のインピーダンスＺ１１と、前記第１端子と負電源との間のインピーダンスＺ１２との比と、
前記第２端子と前記正電源との間のインピーダンスＺ２１と、前記第２端子と前記負電源との間のインピーダンスＺ２２との比とが等しくなるように構成される
水晶発振器回路。
【請求項２】
前記第１増幅回路と前記第２増幅回路との各々は、ＣＭＯＳインバータ回路を備える
請求項１に記載の水晶発振器回路。
【請求項３】
前記第１増幅回路は、
前記正電源にソースを接続し、前記第１端子にゲートを接続し、前記第２端子にドレインを接続する第１トランジスタと、
前記負電源にソースを接続し、前記第１端子にゲートを接続し、前記第２端子にドレインを接続する第２トランジスタと
を備え、
前記第２増幅回路は、
前記正電源にソースを接続し、前記第２端子にゲートを接続し、前記第１端子にドレインを接続する第３トランジスタと、
前記負電源にソースを接続し、前記第２端子にゲートを接続し、前記第１端子にドレインを接続する第４トランジスタと
を備える
請求項１または請求項２に記載の水晶発振器回路。
【請求項４】
前記第１トランジスタのゲート長とゲート幅とは、前記第３トランジスタのゲート長とゲート幅とに等しく形成され、
前記第２トランジスタのゲート長とゲート幅とは、前記第４トランジスタのゲート長とゲート幅とに等しく形成される
請求項３に記載の水晶発振器回路。
【請求項５】
前記第１端子と前記第２端子とを接続する抵抗素子を備える
請求項１から請求項４のいずれかに記載の水晶発振器回路。
【請求項６】
外部正電源と外部負電源とに基づいて、前記正電源と前記負電源とを供給する電源供給部を、さらに具備し、
前記電源供給部は、所定の定電流を供給する
請求項１から請求項５のいずれかに記載の水晶発振器回路。
【請求項７】
前記電源供給部は、
定電流源と、
前記定電流源にドレインとゲートとが接続され、ソースが前記外部正電源に接続される第１０トランジスタと、
ソースが前記外部正電源に接続され、ゲートが前記第１０トランジスタのゲートに接続される第１１トランジスタと
を備え、
前記第１１トランジスタのドレインは、前記正電源に接続される
請求項６に記載の水晶発振器回路。
【請求項８】
前記電源供給部は、
前記正電源と前記負電源とに接続され、前記正電源と前記負電源との間の電圧を制御する電圧制御部を備える
請求項６または請求項７に記載の水晶発振器回路。
【請求項９】
前記電圧制御部は、
ソースが前記正電源に接続される第２０トランジスタと、
ソースが前記負電源接続される第２１トランジスタと
を備え、
前記第２０トランジスタのドレインとゲートと、前記第２１トランジスタのドレインとゲートとが接続される
請求項８に記載の水晶発振器回路。
【請求項１０】
前記電源供給部は、
第２定電流源と、
前記第２定電流源にドレインとゲートとが接続され、ソースが前記外部負電源に接続される第３０トランジスタと、
ソースが前記外部負電源に接続され、ゲートが前記第３０トランジスタのゲートに接続される第３１トランジスタと
を備え、
前記第３１トランジスタのドレインは、前記負電源に接続される
請求項６から請求項９のいずれかに記載の水晶発振器回路。
【請求項１１】
前記電源供給部は、
前記外部正電源にソースが接続され、ゲートが前記第１０トランジスタのゲートに接続される第１２トランジスタと、
ドレインとゲートとが、前記第１２トランジスタのドレインに接続され、ソースが前記外部負電源に接続される第３０トランジスタと、
ソースが前記外部負電源に接続され、ゲートが前記第３０トランジスタのゲートに接続される第３１トランジスタと
を備え、
前記第３１トランジスタのドレインは、前記負電源に接続される
請求項６から請求項９のいずれかに記載の水晶発振器回路。
【請求項１２】
請求項１から請求項１１のいずれかに記載の水晶発振器回路を内蔵する半導体装置。
【請求項１３】
前記水晶発振子は、前記第１端子と前記第２端子とに外付けされる
請求項１２に記載の半導体装置。
【請求項１４】
さらに、前記第１端子とグランドとの間に接続される第１コンデンサと、
前記第２端子とグランドとの間に接続される第２コンデンサと
を外付けされる
請求項１２または請求項１３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶発振子を用いて発振信号を発生させる水晶発振器回路に関する。
【背景技術】
【０００２】
水晶発振器回路は、比較的安定した高精度の発振波形が得られるため、最近のデジタル電子機器にはよく用いられている。例えば、水晶発振器回路は、半導体集積回路に搭載されるＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路やマイクロプロセッサ等に安定した基準信号（リファレンスクロック）を供給する。水晶発振器回路は、電源線周辺から回り込むノイズに起因して、出力信号にずれ（ジッタ）を生じる。昨今の回路の高速化・高集積化・低電圧化に伴って、このジッタに由来する回路の誤動作が発生している。
【０００３】
ノイズに対して、高い耐性をもつ差動回路の採用が一つの解決策であることが広く知られている。水晶発振器回路を差動回路で構成した従来例として、特開平５−１２１９３９号公報に開示された技術がある。図１にその回路図が示される。
【０００４】
図１に示される水晶発振器回路は、差動対をなすバイポーラトランジスタ１６、１８と、定電流源４６と、水晶発振子２４と、抵抗素子３０、３２、２６、３８、１４、２８と、コンデンサ２０、２２と、ダイオード４２、４４とを備える。バイポーラトランジスタ１６、１８のエミッタは、電流源４６を介してグランドに接続されている。バイポーラトランジスタ１６のコレクタは、出力端子ＯＵＴ１に接続されるとともに、抵抗素子３２を介して電源ＶＣＣに接続される。バイポーラトランジスタ１８のコレクタは、出力端子ＯＵＴ２に接続されるとともに、抵抗素子３０を介して電源ＶＣＣに接続される。出力端子ＯＵＴ２に接続されるノードは、更に、水晶発振子２４の一方の端子に接続され、コンデンサ２２を介してグランドに接続される。バイポーラトランジスタ１８のベースは、水晶発振子２４の他方の端子と抵抗素子２６の一方の端子とに接続され、コンデンサ２０を介してグランドに接続される。抵抗素子２６の他方の端子は、抵抗素子１４を介して電源ＶＣＣに、抵抗素子３８を介してバイポーラトランジスタ１６のベースに、抵抗素子２８とダイオード４２、４４を介してグランドに接続される。
【０００５】
バイポーラトランジスタ１６、１８、定電流源４６、抵抗素子３０、３２により差動増幅回路が構成される。抵抗素子２６、３８、１４、２８、ダイオード４２、４４は、バイポーラトランジスタ１６、１８のバイアスを設定する。コンデンサ２０、２２と誘導性素子として機能する水晶発振子２４とにより形成される回路は、この差動増幅回路の入力と出力を結ぶ帰還回路となっている。したがって、差動増幅回路と帰還回路とにより構成される回路は、水晶発振器をなしている。この水晶発振器回路の最小周波数Ｆｍｉｎは、次式により与えられる。
Ｆｍｉｎ＝１／（２π（Ｒ１・Ｃ１・Ｒ２・Ｃ２）１／２）  …（１）
【０００６】
ここで、Ｃ１、Ｃ２はコンデンサ２０、２２のキャパシタンスであり、Ｒ１、Ｒ２は、コンデンサ２０、２２からみえる等価ＡＣ抵抗である。Ｒ１は、抵抗素子２６、２８に基づいて定まり、Ｒ２は、抵抗素子３０に基づいて定まる。
【０００７】
例えば、Ｃ１、Ｃ２がそれぞれ１０ｐＦ、Ｒ１が１ｋΩ、Ｒ２が４００Ωであった場合、最小周波数Ｆｍｉｎは２５ＭＨｚとなる。これは、この発振回路が２５ＭＨｚ以下の基本周波数では発振せず、第３オーバートーン周波数、例えば７５ＭＨｚで発振することを示している。
【０００８】
図４に、電源ＶＣＣにノイズが重畳した場合のジッタ解析用等価回路が示される。インピーダンスＺ１１は、出力端子ＯＵＴ１と電源ＶＣＣとの間のインピーダンスとする。インピーダンスＺ１２は、出力端子ＯＵＴ１とグランドとの間のインピーダンスとする。インピーダンスＺ２１は、出力端子ＯＵＴ２と電源ＶＣＣとの間のインピーダンスとする。インピーダンスＺ２２は、出力端子ＯＵＴ２とグランドとの間のインピーダンスとする。
【０００９】
図４を参照して、電源ＶＣＣに電源ノイズΔＶが重畳した場合を考える。まず、電源ノイズΔＶが重畳していない場合、出力端子ＯＵＴ１、ＯＵＴ２の電圧は、グランドを基準として電圧Ｖ１、Ｖ２であるとする。電源ノイズΔＶが重畳した場合、出力端子ＯＵＴ１、ＯＵＴ２のグランド基準の電圧Ｖ１’、Ｖ２’は、
Ｖ１’＝Ｖ１＋ΔＶ１
Ｖ２’＝Ｖ２＋ΔＶ２
となる。ここで、ΔＶ１、ΔＶ２は、電源ノイズΔＶが重畳することにより変動する出力端子ＯＵＴ１、ＯＵＴ２の変動電圧である。
【００１０】
水晶発振器回路の出力は差動出力であるから、出力端子ＯＵＴ１、ＯＵＴ２の差動出力が求められる。電源ノイズΔＶが重畳していない場合の差動出力をＶＯＵＴ＿Ａ、電源ノイズΔＶが重畳した場合の差動出力をＶＯＵＴ＿Ｂとすると、
ＶＯＵＴ＿Ａ＝Ｖ１−Ｖ２                            …（２）
ＶＯＵＴ＿Ｂ＝Ｖ１’−Ｖ２’
＝（Ｖ１＋ΔＶ１）−（Ｖ２＋ΔＶ２）
＝（Ｖ１−Ｖ２）＋（ΔＶ１−ΔＶ２）
＝ＶＯＵＴ＿Ａ＋（ΔＶ１−ΔＶ２）      …（３）
となる。即ち、ΔＶ１＝ΔＶ２であれば、ＶＯＵＴ＿Ｂ＝ＶＯＵＴ＿Ａであるから、差動出力ＶＯＵＴ＿Ｂは、電源ノイズΔＶの影響を受けていないことになる。言い換えれば、条件１（ΔＶ１＝ΔＶ２）が成立すれば、差動出力は、電源ノイズΔＶに起因するジッタが無いことになる。
【００１１】
一方、条件１（ΔＶ１＝ΔＶ２）が成立していなければ、
ＶＯＵＴ＿Ｂ＝ＶＯＵＴ＿Ａ＋（ΔＶ１−ΔＶ２）
であるから、“ΔＶ１−ΔＶ２”が電源ノイズΔＶに起因するジッタとして差動出力に残留する。つまり、電源ノイズΔＶに起因するジッタを除去するためには、条件１（ΔＶ１＝ΔＶ２）の成立が必要である。
【００１２】
変動電圧ΔＶ１、ΔＶ２は、各々電源ノイズΔＶの各インピーダンス分圧で計算でき、下式のようになる。
ΔＶ１＝｛Ｚ１２／（Ｚ１１＋Ｚ１２）｝×ΔＶ      …（４）
ΔＶ２＝｛Ｚ２２／（Ｚ２１＋Ｚ２２）｝×ΔＶ      …（５）
【００１３】
この（４）式、（５）式を条件１に代入すると、
Ｚ１２・Ｚ２１＝Ｚ１１・Ｚ２２
が得られる。実用的には、次の条件が満足されるとよい。
条件２：Ｚ１１＝Ｚ２１かつＺ１２＝Ｚ２２
【００１４】
即ち、条件２（Ｚ１１＝Ｚ２１かつＺ１２＝Ｚ２２）が成立すると、“ΔＶ１−ΔＶ２”に相当する電源ノイズΔＶに起因するジッタは差動出力に残留しないことになる。
【００１５】
図１に示される従来の水晶発振器回路を参照すると、出力端子ＯＵＴ２には、出力端子ＯＵＴ１に接続されていない水晶発振子２４及びコンデンサ２２が接続されている。したがって、Ｚ１１≠Ｚ２１、Ｚ１２≠Ｚ２２であり、この水晶発振器回路は、条件２（Ｚ１１＝Ｚ２１かつＺ１２＝Ｚ２２）を満足していない。即ち、電源ノイズΔＶに起因するジッタが差動出力に現れることになる。
【００１６】
電源ノイズΔＶに起因するジッタが差動出力に現れる様子をシミュレーションした結果が、図２に示される。このシミュレーションの結果は、従来の水晶発振器回路の差動出力ＶＯＵＴのトランジェント・シミュレーションにおいて、１０００パターン重ね書きしたアイパターンである。シミュレータはＳＰＩＣＥである。ＳＰＩＣＥ用モデルパラメータとして、エミッタ短辺０．３μｍルールバイポーラプロセスが用いられた。水晶発振子モデルとして、基本周波数１６ＭＨｚのモデルが用いられた。（１）式で示されるパラメータＲ１、Ｃ１、Ｒ２、Ｃ２は、上述のように、それぞれ１ｋΩ、１０ｐＦ、４００Ω、１０ｐＦとし、最小周波数Ｆｍｉｎは、２５ＭＨｚに設定された。発振周波数は、水晶発振子の第３オーバートーン周波数の４８ＭＨｚに設定された。電源ノイズΔＶは、４８０ＭＨｚの正弦波（１００ｍＶＰ−Ｐ）とし、電源ＶＣＣに印加された。
【００１７】
図２の丸印Ａで示される部分の拡大図が、図３に示される。図３は、差動出力ＶＯＵＴに約５０ｐ秒のジッタがあることを示している。
【００１８】
【特許文献１】特開５−１２１９３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
このように、対雑音に高い耐性をもつ差動回路を用いても、電源ノイズΔＶに起因するジッタ特性を改善することはできなかった。
【課題を解決するための手段】
【００２０】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２１】
本発明の観点では、水晶発振器回路は、水晶発振子（Ｘ０）を接続する第１端子（Ｘ１）及び第２端子（Ｘ２）と、第１増幅回路（１）と、第２増幅回路（２）とを具備する。第１増幅回路（１）は、第１端子（Ｘ１／ＯＵＴ１）に入力を接続し、第２端子（Ｘ２／ＯＵＴ２）に出力を接続する。第２増幅回路（２）は、第２端子（Ｘ２／ＯＵＴ２）に入力を接続し、第１端子（Ｘ１／ＯＵＴ１）に出力を接続する。水晶発振器回路は、第１端子（Ｘ１／ＯＵＴ１）と第２端子（Ｘ２／ＯＵＴ２）とを差動出力ノードとする。水晶発振器回路は、第１端子（Ｘ１／ＯＵＴ１）から正電源（ＶＣＣ）、負電源（ＶＳＳ）をみたインピーダンスの比と、第２端子（Ｘ２／ＯＵＴ２）からみたインピーダンスの比が等しくなるように構成される。即ち、第１端子（Ｘ１／ＯＵＴ１）と正電源（ＶＤＤ）、第１端子（Ｘ１／ＯＵＴ１）と負電源（ＶＳＳ）との間のインピーダンスは、それぞれインピーダンスＺ１１、Ｚ１２と表わされ、第２端子（Ｘ２／ＯＵＴ２）と正電源（ＶＤＤ）、第２端子（Ｘ２／ＯＵＴ２）と負電源（ＶＳＳ）との間のインピーダンスは、それぞれインピーダンスＺ２１、Ｚ２２と表わされると、Ｚ１１：Ｚ１２＝Ｚ２１：Ｚ２２となるように構成される。
【発明の効果】
【００２２】
本発明によれば、電源ノイズΔＶに起因するジッタ特性が改善され、安定して発振する水晶発振器回路を提供することができる。
【発明を実施するための最良の形態】
【００２３】
（第１の実施の形態）
図を参照して、第１の実施の形態が説明される。本実施の形態では、半導体集積回路に内蔵される水晶発振器回路が説明される。この場合、水晶発振子は、半導体集積回路の外部に搭載され、外部端子を介して半導体集積回路内部の水晶発振器回路と接続される。
【００２４】
図５に、第１の実施の形態に係る水晶発振器回路の回路図が示される。水晶発振器回路は、トランジスタＭ１〜Ｍ４と、水晶発振子Ｘ０と、コンデンサＣ１、Ｃ２とを具備する。
【００２５】
トランジスタＭ１とトランジスタＭ２は、正電源ＶＤＤと負電源ＶＳＳとの間に直列に接続され、インバータ回路１を形成する。トランジスタＭ３とトランジスタＭ４は、正電源ＶＤＤと負電源ＶＳＳとの間に直列に接続され、インバータ回路２を形成する。
【００２６】
インバータ回路１の出力ノードであるトランジスタＭ１とトランジスタＭ２の各々のドレインの接続ノードは、出力端子ＯＵＴ２に接続されるとともに、インバータ回路２の入力であるトランジスタＭ３のゲートとトランジスタＭ４のゲートとの接続ノードに接続される。出力端子ＯＵＴ２は、外部端子Ｘ２を介して半導体集積回路の外部に実装される水晶発振子Ｘ０とコンデンサＣ２とに接続される。コンデンサＣ２の他端は、グランドに接続される。
【００２７】
インバータ回路２の出力ノードであるトランジスタＭ３とトランジスタＭ４の各々のドレインの接続ノードは、出力端子ＯＵＴ１に接続されるとともに、インバータ回路１の入力であるトランジスタＭ１のゲートとトランジスタＭ２のゲートとの接続ノードに接続される。出力端子ＯＵＴ１は、外部端子Ｘ１を介して水晶発振子Ｘ０の他端とコンデンサＣ１とに接続される。コンデンサＣ１の他端は、グランドに接続される。コンデンサＣ１、Ｃ２は、安定的に発振周波数を得るための容量であり、配線などにおける寄生容量や、ジャンクション容量などより大きな値の容量が用いられる。
【００２８】
即ち、この水晶発振器回路は、水晶発振子に対して対称となるように構成されている。したがって、出力端子ＯＵＴ１、ＯＵＴ２からみたインピーダンスは等しくなる。
【００２９】
次に、この水晶発振器回路のインバータ回路部分は、図６に示されるトランジスタの等価回路を用いて、図４に示されるジッタ解析用等価回路に置き換えられる。トランジスタＭ１〜Ｍ４は、図６に示されるように、ゲート・ソース間容量Ｃｇｓと、ドレイン・ソース間抵抗Ｒｄｓと、ドレイン・ソース間に流れる電流を示す電流源ＩＯとにより等価的に表わされる。この等価回路により図５に示されるトランジスタを展開した回路は、図７に示されるように、整理される。したがって、出力端子ＯＵＴ１と正電源ＶＤＤとの間のインピーダンスＺ１１、出力端子ＯＵＴ１と負電源ＶＳＳとの間のインピーダンスＺ１２、出力端子ＯＵＴ２と正電源ＶＤＤとの間のインピーダンスＺ２１、出力端子ＯＵＴ２と負電源ＶＳＳとの間のインピーダンスＺ２２は、次のようになる。
【００３０】
Ｚ１１＝（２π・ｆ・Ｃｇｓ１）−１／／Ｒｄｓ３
Ｚ１２＝（２π・ｆ・Ｃｇｓ２）−１／／Ｒｄｓ４
Ｚ２１＝（２π・ｆ・Ｃｇｓ３）−１／／Ｒｄｓ１
Ｚ２２＝（２π・ｆ・Ｃｇｓ４）−１／／Ｒｄｓ２
ここで、ｆは発振周波数を示す。Ｃｇｓ［ｎ］とＲｄｓ［ｎ］とは、トランジスタＭ［ｎ］のゲート・ソース間容量とドレイン・ソース間抵抗とを示す（［ｎ］＝１〜４）。また、“／／”は、インピーダンスの並列合成を示す。即ち、
Ｚ１／／Ｚ２＝Ｚ１・Ｚ２／（Ｚ１＋Ｚ２）となる。
【００３１】
トランジスタＭ１とトランジスタＭ３、及び、トランジスタＭ２とトランジスタＭ４をそれぞれ同じサイズ（同じゲート長、同じゲート幅）で形成することにより、それぞれの容量値、抵抗値は、Ｃｇｓ１＝Ｃｇｓ３、Ｒｄｓ１＝Ｒｄｓ３、Ｃｇｓ２＝Ｃｇｓ４、Ｒｄｓ２＝Ｒｄｓ４となる。したがって、上述の条件２（Ｚ１１＝Ｚ２１かつＺ１２＝Ｚ２２）が成立する。即ち、電源ノイズΔＶに起因するジッタが除去される。
【００３２】
ここで、従来例と同じように、発振の様子がシミュレーションされる。シミュレーションの結果は、図８、図９に示される。このトランジェント・シミュレーションの結果は、図５に示される水晶発振器回路の差動出力ＶＯＵＴ（＝Ｖ１’−Ｖ２’）を１０００パターン重ね書きしたアイパターンで示される。シミュレータはＳＰＩＣＥを用いた。ＳＰＩＣＥ用モデルパラメータとして、ゲート長０．１μｍルールＣＭＯＳプロセスが用いられた。水晶発振子モデルとして、基本周波数４８ＭＨｚのモデルが用いられた。水晶発振器回路の発振周波数４８ＭＨｚは、この水晶発振子の基本周波数である。電源ノイズΔＶは、４８０ＭＨｚの正弦波（１００ｍＶＰ−Ｐ）とし、電源ＶＣＣに印加された。図８の丸印Ｂで示される部分の拡大図が図９に示される。図９に示されるように、差動出力ＶＯＵＴは殆どジッタを生じない。
【００３３】
（第２の実施の形態）
本発明の第２の実施の形態に係る水晶発振器回路の回路図が、図１０に示される。図１０に示される水晶発振器回路は、第１の実施の形態における水晶発振器回路に抵抗素子Ｒ１が付加されている。抵抗素子Ｒ１は、出力端子ＯＵＴ１と出力端子ＯＵＴ２との間に接続される。他の構成は、図５に示される水晶発振器回路と同じであり、同じ箇所には同じ符号が付され、その説明は省略される。
【００３４】
抵抗素子Ｒ１が無い場合、即ち、図５に示される水晶発振器回路の場合、インバータ回路１とインバータ回路２により構成される回路は、ラッチ回路の構成と同じである。したがって、それぞれのインバータ回路の入出力レベルは、２つの安定レベルを有する。つまり、正電源ＶＤＤの電圧レベルまたは負電源ＶＳＳの電圧レベルに入出力レベルが等しくなると、出力端子ＯＵＴ１、ＯＵＴ２のレベルは、互いに相反するレベルに安定して留まる。
【００３５】
通常、水晶発振器回路は、電源投入とともに発振を開始し、出力端子ＯＵＴ１、ＯＵＴ２の電圧レベルは、上記の安定レベルに留まることはない。しかし、何らかの原因により、例えば、出力端子ＯＵＴ１が正電源ＶＤＤと同じ電圧レベルに留まると、出力端子ＯＵＴ１を入力とするインバータ回路１の出力が負電源ＶＳＳと同じ電圧レベルになる。インバータ回路１の出力は、インバータ回路２の入力でもある。インバータ回路２は、正電源ＶＤＤと同じ電圧レベルを出力し、この状態が保持される。したがって、インバータ回路１、２は、安定状態になり、発振は停止することになる。
【００３６】
図１０に示される水晶発振器回路は、出力端子ＯＵＴ１と出力端子ＯＵＴ２を抵抗素子Ｒ１で短絡される様に接続されている。そのため、出力端子ＯＵＴ１と出力端子ＯＵＴ２の安定動作点は、正電源ＶＤＤと負電源ＶＳＳとの中間の電圧となり、水晶発振器回路は、確実な発振をするようになる。
【００３７】
このように、水晶発振器回路は、抵抗素子Ｒ１が挿入されることにより、確実に安定発振をすることができるようになる。
【００３８】
（第３の実施の形態）
本発明の第３の実施の形態に係る水晶発振器回路の回路図が、図１１に示される。第３の実施の形態の水晶発振器回路は、電流源回路３を備えることが第１の実施の形態の水晶発振器回路と異なり、発振回路部は、電流源回路３から正電源ＶＤＤを供給される。発振回路部の構成、接続は、第１の実施の形態と同じであるため、同じ箇所には同じ符号が付され、その説明は省略される。
【００３９】
電流源回路３は、トランジスタＭ１０、Ｍ１１と、定電流源ＩＯ１とを具備する。電流源回路３には、外部の正電源ＶＤＤ１と負電源ＶＳＳが供給される。トランジスタＭ１０のソースとトランジスタＭ１１のソースは、正電源ＶＤＤ１に接続される。トランジスタＭ１０のゲートとトランジスタＭ１１のゲートは、トランジスタＭ１０のドレインに接続され、さらに、定電流源ＩＯ１を介して負電源ＶＳＳに接続される。
【００４０】
トランジスタＭ１０、Ｍ１１は、カレントミラー回路を構成し、トランジスタＭ１０のドレイン電流とトランジスタＭ１１のドレイン電流は等しくなる。即ち、トランジスタＭ１１のドレイン電流は、定電流源ＩＯ１が流す電流と等しくなる。このトランジスタＭ１１のドレインが、発振回路部（第１の実施の形態において説明された水晶発振器回路）の正電源ＶＤＤに接続される。したがって、トランジスタＭ１１のドレイン電流は、水晶発振器回路のトランジスタＭ１〜Ｍ４を介して負電源ＶＳＳに流れる。
【００４１】
直流特性的には、Ｚ１１＝Ｚ２１かつＺ１２＝Ｚ２２であるから、定電流源ＩＯ１が流す電流の半分の電流が、トランジスタＭ１〜Ｍ４のドレイン電流となる。交流特性的には、出力端子ＯＵＴ１の電圧が、発振により変動しているため、トランジスタＭ１のドレイン電流とトランジスタＭ２のドレイン電流とは、差を生じる。その差分電流は、コンデンサＣ２を充放電させる。対称的に、出力端子ＯＵＴ２の発振による電圧変動は、トランジスタＭ３とトランジスタＭ４のドレイン電流に差分を生じさせる。その差分電流は、コンデンサＣ１を充放電させる。
【００４２】
この正電源ＶＤＤから負電源ＶＳＳに流れる電流は、トランジスタＭ１１のドレイン電流により制御されている。トランジスタＭ１１のドレイン電流は、定電流源ＩＯ１により定まる。したがって、この電流値は、一定になる。電源線を流れる電流が変動すると、電源線が等価的に有するインダクタンスにより電源線の電圧が変動する。このインダクタンスに発生する電圧Ｖは、変化する電流をｉ、インダクタンスをＬとすると、Ｖ＝Ｌ・ｄｉ／ｄｔで求められる。したがって、カレントミラー回路を用い、正電源ＶＤＤに流れる電流を一定にすることにより、正電源ＶＤＤの電圧変動を抑制することが可能となる。即ち、図１１に示される水晶発振器回路は、よりジッタを低減することができる。
【００４３】
また、定電流源ＩＯ１の電流値によりトランジスタＭ１１のドレイン電流が定まることから、水晶発振子に流れ込む電流値を制御することが可能となる。そのため、電流源回路３は、水晶発振子の信頼性仕様である励振レベルを確実に守ることもできる。
【００４４】
このように、第３の実施の形態において説明した水晶発振器回路は、定電流源ＩＯ１を備えることにより、正電源ＶＤＤの変動を抑制することができ、よりよいジッタ特性を実現し、さらに、水晶発振子の励振レベルを確実に守ることにより信頼性の確保も実現できる。
【００４５】
（第４の実施の形態）
第３の実施の形態の水晶発振器回路は、水晶発振子の信頼性を向上させるために励振レベルを低く設定される。そのため、定電流源ＩＯ１の電流は、極力少なくなるように設定され、水晶発振子に流れる電流は制限される。この電流値を引き下げ過ぎると、水晶発振器回路は発振停止する恐れがある。製造プロセスのバラツキなどに起因して各トランジスタの閾値電圧ＶＴが高い場合、発振に必要な各トランジスタのカットオフ周波数ｆＴが得られなくなるためである。また、この発振停止を回避するために定電流源ＩＯ１の電流値を上げ過ぎると、各トランジスタの閾値電圧ＶＴが低い場合にカットオフ周波数ｆＴが伸び過ぎて、望んでいない水晶発振子の基本周波数の３倍のオーバートーン周波数で水晶発振器回路が異常発振する恐れがある。第４の実施の形態では、閾値電圧ＶＴのばらつきに対応する水晶発振器回路が説明される。
【００４６】
本発明の第４の実施の形態に係る水晶発振器回路の回路図が、図１２に示される。第４の実施の形態の水晶発振器回路は、正電源ＶＤＤと負電源ＶＳＳとの間にトランジスタＭ２０、Ｍ２１を備えることが第３の実施の形態の水晶発振器回路と異なる。その他の構成、接続は、第３の実施の形態と同じであるため、同じ箇所には同じ符号が付され、その説明は省略される。
【００４７】
トランジスタＭ２０のソースは、正電源ＶＤＤに接続される。トランジスタＭ２１のソースは、負電源ＶＳＳに接続される。トランジスタＭ２０のゲートとドレイン、トランジスタＭ２１のゲートとドレインは、全て接続される。
【００４８】
このように、トランジスタＭ２０、Ｍ２１が正電源ＶＤＤ・負電源ＶＳＳ間に接続されることにより、正電源ＶＤＤの電圧は、トランジスタＭ２１の閾値電圧をＶＴＮ、トランジスタＭ２０の閾値電圧をＶＴＰとすると、次式で表わせる。
ＶＤＤ＝ＶＴＮ＋ＶＴＰ      …（６）
【００４９】
例えば、プロセスばらつきにより閾値電圧ＶＴが高い場合、即ちトランジスタＭ２１の閾値電圧ＶＴＮ、トランジスタＭ２０の閾値電圧ＶＴＰが高い場合には、（６）式から正電源ＶＤＤも高い電圧でバイアスされる。したがって、インバータ回路１、２を構成する各トランジスタのゲート・ソース間電圧Ｖｇｓが大きくなる。逆に、プロセスばらつきにより閾値電圧ＶＴが低い場合、即ちトランジスタＭ２１の閾値電圧ＶＴＮ、トランジスタＭ２０の閾値電圧ＶＴＰが低い場合には、正電源ＶＤＤも低い電圧でバイアスされ、インバータ回路１、２を構成する各トランジスタのゲート・ソース間電圧Ｖｇｓが小さくなる。
【００５０】
また、カットオフ周波数ｆＴは、トランジスタの相互コンダクタンスをｇｍ、ゲート・ソース間電圧をＶｇｓとすると、次式の関係があることが知られている。
ｆＴ∝ｇｍ∝Ｖｇｓ−ＶＴ      …（７）
【００５１】
即ち、カットオフ周波数ｆＴは、閾値電圧ＶＴに影響される。トランジスタＭ２０、Ｍ２１を正電源ＶＤＤと負電源ＶＳＳとの間に挿入することにより、上述のように、閾値電圧ＶＴのばらつきに対して、インバータ回路１、２を構成する各トランジスタのゲート・ソース間電圧を補償することが可能となる。即ち、閾値電圧ＶＴが高い場合はゲート・ソース間電圧Ｖｇｓも大きくなり、閾値電圧ＶＴが低い場合は、ゲート・ソース間電圧Ｖｇｓも小さくなる。したがって、（７）式の“Ｖｇｓ−ＶＴ”は変動せず、カットオフ周波数ｆＴは閾値電圧ＶＴに依存しなくなる。即ち、トランジスタＭ２０、Ｍ２１の正電源ＶＤＤと負電源ＶＳＳとの間への挿入は、プロセスばらつきによる発振停止や基本周波数の３倍での異常発振を防止する。
【００５２】
次に、図１２に示される水晶発振器回路の正電源ＶＤＤ１にノイズが重畳された場合の動作が説明される。例えば、正電源ＶＤＤ１に外部からノイズが重畳し、正電源ＶＤＤ１の電圧が瞬時的に上昇すると、カレントミラー回路を構成するトランジスタＭ１０のゲート・ソース間電圧Ｖｇｓが広がる。トランジスタＭ１１のゲート・ソース間電圧Ｖｇｓも広がり、トランジスタＭ１１のドレイン電流が増加する。正電源ＶＤＤの電圧も上昇しようとするが、トランジスタＭ２０、Ｍ２１のゲート・ソース間電圧Ｖｇｓも共に広がり、トランジスタＭ２０、Ｍ２１のドレイン電流が増加してトランジスタＭ１１のドレイン電流の増加は吸収される。したがって、正電源ＶＤＤの変動は抑制される。このように、正電源ＶＤＤ１にノイズが重畳しても正電源ＶＤＤの電圧は一定であり、ジッタを増加することはない。
【００５３】
以上のように、正電源ＶＤＤと負電源ＶＳＳとの間にドレインとゲートとを接続されたトランジスタが２個挿入されることにより、水晶発振器回路は、プロセスばらつきに対しても安定して発振することが保障される。さらに、この水晶発振器回路は、正電源ＶＤＤ１に重畳される瞬間的なノイズ（飛び込みノイズ）に対しても低いジッタ特性を実現できる。
【００５４】
（第５の実施の形態）
本発明の第５の実施の形態に係る水晶発振器回路の回路図が、図１３に示される。第５の実施の形態の水晶発振器回路は、電流源回路４を備えることが第４の実施の形態の水晶発振器回路と異なり、電流源回路４から負電源ＶＳＳを供給される。その他の構成、接続は、第４の実施の形態と同じであるため、同じ箇所には同じ符号が付され、その説明は省略される。
【００５５】
電流源回路４は、トランジスタＭ３０、Ｍ３１と、定電流源ＩＯ２とを具備する。電流源回路４には、外部の正電源ＶＤＤ１と負電源ＶＳＳ１が供給される。トランジスタＭ３０のソースとトランジスタＭ３１のソースは、負電源ＶＳＳ１に接続される。トランジスタＭ３０のゲートとトランジスタＭ３１のゲートは、トランジスタＭ３０のドレインに接続され、さらに、定電流源ＩＯ２を介して正電源ＶＤＤ１に接続される。
【００５６】
トランジスタＭ３０、Ｍ３１は、カレントミラー回路を構成し、トランジスタＭ３０のドレイン電流とトランジスタＭ３１のドレイン電流は等しくなる。即ち、トランジスタＭ３１のドレイン電流は、定電流源ＩＯ２が流す電流と等しくなる。このトランジスタＭ３１のドレインが、第４の実施の形態において説明された水晶発振器回路の負電源ＶＳＳに接続される。
【００５７】
図１３に示される水晶発振器回路は、負電源ＶＳＳ１を流れる電流の変動にも対応する。即ち、第３の実施の形態で説明されたように、トランジスタＭ３１のドレイン電流は、定電流源ＩＯ２により定まり、変動しなくなる。したがって、負電源ＶＳＳが等価的に有するインダクタンスにより発生する電圧Ｖ＝Ｌ・ｄｉ／ｄｔは発生せず、負電源ＶＳＳの電圧変動が抑制される。
【００５８】
したがって、水晶発振器回路は、定電流源ＩＯ２、トランジスタＭ３０、Ｍ３１を具備することにより、負電源ＶＳＳ１に重畳するノイズ（飛び込みノイズ）に対して、より低いジッタ特性を実現できる。
【００５９】
（第６の実施の形態）
図１４に第６の実施の形態に係る水晶発振器回路の回路図が示される。第６の実施の形態の水晶発振器回路は、第５の実施の形態の電流源回路４の定電流源ＩＯ２を定電流源ＩＯ１で兼ねるものである。即ち、定電流源ＩＯ２は、トランジスタＭ１２に置き換えられる。トランジスタＭ１２は、トランジスタＭ１０、Ｍ１１により構成されるカレントミラー回路に組み入れられる。したがって、トランジスタＭ１２は、ゲートをトランジスタＭ１０、Ｍ１１のゲートに接続され、ソースを正電源ＶＤＤ１に接続され、ドレインをトランジスタＭ３０のドレインに接続される。その他の構成、接続は、第５の実施の形態と同じであるため、同じ箇所には同じ符号が付され、その説明は省略される。
【００６０】
このように接続されると、トランジスタＭ１２のドレイン電流は、定電流源ＩＯ１に流れる電流と等しくなり、トランジスタＭ３０のドレイン電流になる。したがって、図１４に示される回路は、第５の実施の形態における定電流源ＩＯ１、ＩＯ２の電流値が等しい場合と同等になる。定電流源ＩＯ２の代わりにトランジスタＭ１２を置き換えるだけで第５の実施の形態と同等の効果が得られる。
【００６１】
以上説明したように、本発明によれば、ジッタの少ない差動出力の水晶発振器回路を提供することができる。また、確実に発振する水晶発振器回路を提供することができる。そのとき、水晶発振子の励振レベルを確保することも可能である。さらに、製造プロセスのばらつきに対しても安定した発振が得られる水晶発振器回路を提供することができる。また、電源への飛び込みノイズに対しても影響を受けずに低いジッタで発振出力が得られる。
【００６２】
なお、第２の実施の形態において説明された抵抗素子Ｒ１は、第３乃至第６の実施の形態の水晶発振器回路の出力端子ＯＵＴ１、ＯＵＴ２間に接続されてもよいことは、いうまでも無い。
【図面の簡単な説明】
【００６３】
【図１】従来の差動出力を有する水晶発振器回路例の回路図である。
【図２】同水晶発振器回路のトランジェント・シミュレーションの結果を示す。
【図３】図２の拡大図である。
【図４】ジッタ解析用等価回路図である。
【図５】本発明の第１の実施の形態に係る水晶発振器回路の回路図である。
【図６】同水晶発振器回路の解析に用いたトランジスタの等価回路図である。
【図７】同水晶発振器回路を等価回路展開した回路である。
【図８】同水晶発振器回路のトランジェント・シミュレーションの結果を示す。
【図９】図８の拡大図である。
【図１０】本発明の第２の実施の形態に係る水晶発振器回路の回路図である。
【図１１】本発明の第３の実施の形態に係る水晶発振器回路の回路図である。
【図１２】本発明の第４の実施の形態に係る水晶発振器回路の回路図である。
【図１３】本発明の第５の実施の形態に係る水晶発振器回路の回路図である。
【図１４】本発明の第６の実施の形態に係る水晶発振器回路の回路図である。
【符号の説明】
【００６４】
１６、１８  バイポーラトランジスタ
２０、２２  コンデンサ
２４  水晶発振子
１４、２６、２８、３０、３２、３８  抵抗素子
４２、４４  ダイオード
４６  定電流源
１、２  インバータ回路
３、４  定電流源回路
ＶＤＤ、ＶＤＤ１  正電源
ＶＳＳ、ＶＳＳ１  負電源
ＯＵＴ１、ＯＵＴ２  出力端子
Ｍ１〜Ｍ４、Ｍ１０〜Ｍ１２、Ｍ２０、Ｍ２１、Ｍ３０、Ｍ３１  トランジスタ
Ｃ１、Ｃ２  コンデンサ
Ｘ０  水晶発振子
Ｘ１、Ｘ２  外部端子
Ｒ１  抵抗素子
ＩＯ１、ＩＯ２  定電流源
【図１】
2007037061.tif 000003
【図２】
2007037061.tif 000004
【図３】
2007037061.tif 000005
【図４】
2007037061.tif 000006
【図５】
2007037061.tif 000007
【図６】
2007037061.tif 000008
【図７】
2007037061.tif 000009
【図８】
2007037061.tif 000010
【図９】
2007037061.tif 000011
【図１０】
2007037061.tif 000012
【図１１】
2007037061.tif 000013
【図１２】
2007037061.tif 000014
【図１３】
2007037061.tif 000015
【図１４】
2007037061.tif 000016