(57)【要約】  【課題】  新規な構造の周波数選択性素子、およびその製造方法を提供する。  【解決手段】  特定の周波数域の電磁波を透過させる周波数選択性素子であって、基板５０１と、基板５０１上に形成された積層膜５０２を渦巻き状に巻くことによって形成されたロール部５０３とを備える。積層膜５０２は、格子定数が異なる少なくとも２つの半導体層を含む多層膜を含む。積層膜５０２は、上記格子定数の差によって生じた力によって渦巻き状に巻かれており、ロール部５０３の積層膜内には、周期的な導電体パターンが形成されている。【選択図】  図５
2007037015.tif 000002
【特許請求の範囲】
【請求項１】
特定の周波数域の電磁波を透過させる周波数選択性素子であって、
基板と、前記基板上に形成された積層膜を渦巻き状に巻くことによって形成されたロール部とを備え、
前記積層膜は、格子定数が異なる少なくとも２つの半導体層を含む多層膜を含み、
前記積層膜は、前記格子定数の差によって生じた力によって渦巻き状に巻かれており、
前記ロール部の前記積層膜内には、周期的な導電体パターンが形成されている周波数選択性素子。
【請求項２】
前記導電体パターンが前記多層膜上に形成されており、前記多層膜と前記導電体パターンとが、一体的に渦巻き状に巻かれている請求項１に記載の周波数選択性素子。
【請求項３】
前記導電体パターンが格子状である請求項１または２に記載の周波数選択性素子。
【請求項４】
（ｉ）基板上に犠牲層を形成する工程と、
（ii）格子定数が異なる少なくとも２つの半導体層を含み、周期的な導電体パターンが形成されている積層膜を前記犠牲層上に形成する工程と、
（iii）前記導電体パターンの周囲の３方に、前記犠牲層に到達する溝を形成する工程と、
（iv）前記溝で囲まれた領域に存在する前記犠牲層を除去することによって、前記溝で囲まれた前記積層膜を渦巻き状に巻かせる工程とを含む周波数選択性素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数選択性素子およびその製造方法に関する。
【背景技術】
【０００２】
入射した電磁波のうち特定の周波数の電磁波を選択または反射する素子として、周波数選択性表面（ＦＳＳ：Ｆｒｅｑｕｅｎｃｙ  Ｓｅｌｅｃｔｉｖｅ  Ｓｕｒｆａｃｅｓ）が知られている（たとえば特許文献１）。波長を選択する素子としては、ファラデーケージや、フォトニックバンドギャップ結晶も知られている。
【０００３】
ＦＳＳは１層で構成することも可能であるが、積層膜で構成することによって特性を高めることができる。積層膜で構成された３次元ＦＳＳの例を図６（ａ）および（ｂ）に模式的に示す。
【０００４】
図６（ａ）の素子は、誘電体膜１０と格子状の金属膜１１とを交互に複数層積層した構造を有する。図６（ｂ）の素子は、四角形の金属膜１２がマトリックス状に配置された誘電体膜１０が、複数層積層された構造を有する。このように、３次元のＦＳＳを形成する場合、周期的な構造を有する導電体層と誘電体層とを複数層積層する必要があった。
【特許文献１】特開平１１−３０７９８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、図６に示すような積層構造を形成することは容易ではない。
【０００６】
このような状況において、本発明は、新規な構造の周波数選択性素子、およびその製造方法を提供することを目的の１つとする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の周波数選択性素子は、特定の周波数域の電磁波を透過させる周波数選択性素子であって、基板と、前記基板上に形成された積層膜を渦巻き状に巻くことによって形成されたロール部とを備え、前記積層膜は、格子定数が異なる少なくとも２つの半導体層を含む多層膜を含み、前記積層膜は、前記格子定数の差によって生じた力によって渦巻き状に巻かれており、前記ロール部の前記積層膜内には、周期的な導電体パターンが形成されている。
【０００８】
また、周波数選択性素子を製造するための本発明の方法は、（ｉ）基板上に犠牲層を形成する工程と、（ii）格子定数が異なる少なくとも２つの半導体層を含み、周期的な導電体パターンが形成されている積層膜を前記犠牲層上に形成する工程と、（iii）前記導電体パターンの周囲の３方に、前記犠牲層に到達する溝を形成する工程と、（iv）前記溝で囲まれた領域に存在する前記犠牲層を除去することによって、前記溝で囲まれた前記積層膜を渦巻き状に巻かせる工程とを含む。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の周波数選択性素子およびその製造方法について説明する。
【００１０】
＜周波数選択性素子＞
本発明の周波数選択性素子は、特定の周波数域の電磁波を透過させる素子である。この素子は、基板と、その基板上に形成された積層膜を渦巻き状に巻くことによって形成されたロール部とを備える。その積層膜は、格子定数が異なる少なくとも２つの半導体層を含む多層膜を含む。その積層膜は、上記格子定数の差によって生じた力によって渦巻き状に巻かれている。そして、ロール部の積層膜内には、周期的な導電体パターンが形成されている。
【００１１】
基板は、その上に形成される半導体層に応じて選択される。基板には、たとえば、ＧａＡｓ基板、ＩｎＰ基板、Ａｌ2Ｏ3基板、ＳｉＣ基板、Ｓｉ基板などが用いられる。
【００１２】
基板と積層膜との間には、犠牲層が配置される。犠牲層は、積層膜を湾曲させてロール部を形成する際に選択的に除去される層である。そのため、犠牲層は選択的に除去しやすい材料で形成される。犠牲層には、たとえば、ＡｌＧａＡｓ層とＡｌＡｓ層とを交互に複数層積層した膜を用いることができる。
【００１３】
積層された複数の半導体層からなる多層膜は、格子定数が異なる少なくとも２つの半導体層を含む。その内部には、格子定数の差に起因する内部応力が生じている。格子定数の差に基づく歪みを利用して、積層膜が曲げられてロール部が形成される。多層膜は、たとえば、化合物半導体（たとえばIII−Ｖ族化合物半導体）や、Ｓｉや、Ｓｉを含む半導体で形成される。格子定数が異なる材料の組み合わせの例（格子定数が小さい材料／格子定数が大きい材料）としては、たとえば、ＧａＡｓ／ＩｎＧａＡｓ、ＧａＮ／ＩｎＧａＮ、Ｓｉ／ＳｉＧｅといった組み合わせが挙げられる。これらの半導体層の組成比や厚さを変化させることによって、多層膜の曲率半径を調節できる。
【００１４】
なお、内部応力を生じさせる多層膜は、２層であっても３層であってもよい。たとえば、格子定数が大きい層Ａと格子定数が小さい層Ｂとを、厚い層Ａ／層Ｂ／薄い層Ａというように積層した多層膜であってもよい。この場合、厚い層Ａが層Ｂに及ぼす応力の方が薄い層Ａが層Ｂに及ぼす応力よりも大きいため、トータルでは薄い層Ａ側に曲がろうとする応力が発生する。同様に、厚い層Ｂ／層Ａ／薄い層Ｂという積層膜では、トータルでは厚い層Ｂ側に曲がろうとする応力が発生する。このような関係を利用して、多層膜を所定の方向に湾曲させることができる。
【００１５】
導電体パターンは、上記多層膜（半導体多層膜）上に形成されていてもよい。この場合、半導体多層膜と導電体パターンとが、一体的に渦巻き状に巻かれている。また、導電体パターンは、半導体多層膜を構成する半導体層の一部をエッチングして形成したものであってもよい。
【００１６】
導電体パターンは、周期的な構造を有する。周期的な構造の形状およびサイズは、素子の目的（特に、選択的に透過させる周波数域）に応じて決定される。一例では、導電体パターンが格子状（グリッド状）であってもよい。また、四角形の導電体がマトリックス状に配置されてもよい。導電体パターンは、ＡｕやＡｌなどの金属や、ドーパントがドープされた半導体で形成できる。
【００１７】
なお、積層膜は、必要に応じて上述した層以外の層を含んでもよい。
【００１８】
＜周波数選択性素子の製造方法＞
以下、周波数選択性素子を製造するための本発明の方法について説明する。この製造方法によれば、本発明の周波数選択性素子を製造できる。なお、基板、犠牲層、半導体多層膜および導電体パターンは上述したものと同じであるため、重複する説明を省略する。
【００１９】
周波数選択性素子を製造するための本発明の方法は、基板上に犠牲層を形成する工程（ｉ）を含む。通常、犠牲層や積層膜の結晶性を高めるために、犠牲層を形成する前にバッファ層が形成される。
【００２０】
次に、格子定数が異なる少なくとも２つの半導体層を含み、周期的な導電体パターンが形成されている積層膜を犠牲層上に形成する（工程（ii））。犠牲層、および積層膜に含まれる半導体多層膜は、公知の方法で形成でき、たとえば、分子線エピタキシャル成長法（ＭＢＥ法）や有機金属化学的気相成長法（ＭＯＣＶＤ法）などで形成できる。また、導電体パターンが金属膜からなる場合には、蒸着法やスパッタリング法で形成できる。
【００２１】
周期的な導電体パターンは、たとえば、金属膜やドープされた半導体膜を、フォトリソ・エッチング工程でエッチングすることによって形成できる。
【００２２】
次に、導電体パターンの周囲の３方に、犠牲層に到達する溝を形成する（工程（iii））。この溝は、上記積層膜を貫通して犠牲層に到達する溝であり、公知のドライエッチング法やフォトリソ・エッチング法で形成できる。
【００２３】
次に、溝で囲まれた領域に存在する犠牲層を除去することによって、溝で囲まれた積層膜を渦巻き状に巻かせる（工程（iv））。犠牲層を除去すると、除去された犠牲層上に存在する積層膜は、半導体多層膜の内部に存在する歪みによって生じる力によって湾曲し、ロール状に巻かれてロール部が形成される。このとき、導電体パターンも同時に渦巻き状に巻かれる。このようにして、渦巻き状に巻かれた導電体パターンが形成される。
【００２４】
以下、具体的な実施形態の例について、図面を参照しながら説明する。なお、理解を容易にするため、以下で示す図面の一部は簡略化されている。
【００２５】
＜実施形態１＞
実施形態１では、本発明の周波数選択性素子を形成した一例について説明する。製造工程を図１および図２に示す。図１（ａ）、（ｃ）および（ｅ）は上面図であり、それらの断面図を図１（ｂ）、（ｄ）および（ｆ）に示す。
【００２６】
まず、図１（ａ）に示すように、ＧａＡｓ（１００）基板である基板１０１上に、バッファ層１０２（厚さ３００ｎｍ）と、犠牲層１０３と、第１の半導体層１０４ａおよび第２の半導体層１０４ｂを含む多層膜１０４とをエピタキシャル成長させる。犠牲層１０３は、Ａｌ0.58Ｇａ0.42Ａｓ（厚さ０．４ｎｍ）／ＡｌＡｓ（厚さ０．４ｎｍ）のペアを８０ペア積層した構造（合計厚さ６４ｎｍ）を有する。バッファ層１０２および犠牲層１０３は、エピタキシャル成長法によって形成されたノンドープ層である。
【００２７】
第１の半導体層１０４ａは、ノンドープのＩｎ0.22Ｇａ0.78Ａｓ層（厚さ１０ｎｍ）であり、第２の半導体層１０４ｂは、ＳｉがドープされたＧａＡｓ層（厚さ１００ｎｍ）である。第１の半導体層１０４ａは、第２の半導体層１０４ｂよりも格子定数が大きいため、多層膜１０４内には、第２の半導体層１０４ｂ側に曲がろうとする内部応力が存在する。
【００２８】
次に、第２の半導体層１０４ｂを通常のフォトリソ・エッチング工程によってグリッド状に加工する。第２の半導体層１０４ｂは、エッチング時間やエッチング方法を調整することによって選択的にエッチングできる。
【００２９】
第２の半導体層１０４ｂのエッチングによって、図１（ｃ）に示すように、周期的な導電体パターン１０４ｐ（第２の半導体層１０４ｂのうちグリッド状の部分）が形成される。線幅が６０ｎｍでありグリッドのピッチが１１０ｎｍであるマスクを用いた場合、エッチングによって、第２の半導体層１０４ｂの一部を、１辺が５０ｎｍの四角形の貫通孔１０４ｈが形成されたグリッド状の形状とすることが可能である。このようなサイズの導電体パターンを形成することによって、青色領域以外の光を透過させるロール部を形成することが可能である。
【００３０】
次に、図１（ｅ）に示すように、周期的な導電体パターン１０４ｐ、すなわち、グリッド状の第２の半導体層１０４ｂの周囲の３方に、多層膜１０４を貫通して犠牲層１０３に到達する溝１０５を形成する。溝１０５は、公知のフォトリソ・エッチング工程によって形成できる。図１（ｅ）に示すように、溝１０５の２辺が基板の［１１０］方向と平行となるように溝１０５を形成することが好ましい。
【００３１】
次に、ウェットエッチングによって、溝１０５に囲まれた領域に存在する犠牲層１０３を除去する。エッチング液は、溝１０５を介して犠牲層１０３に到達する。エッチング液には、たとえば、ＨＦ：Ｈ2Ｏ＝１：１０の混合液を用いることができる。
【００３２】
犠牲層１０３がエッチングされると、溝１０５で囲まれた領域に存在する多層膜１０４は基板１０１から分離する。このときの状態を図２（ａ）〜（ｃ）に模式的に示す。基板１０１から分離した多層膜１０４は、多層膜１０４内に存在する内部応力によって第２の半導体層１０４ｂ側に巻き上げられ、ロール部１０６が形成される。
【００３３】
＜実施形態２＞
実施形態２では本発明の素子の他の例について、図３を参照しながら説明する。図３（ａ）および（ｃ）は上面図であり、それらの断面図を図３（ｂ）および（ｄ）に示す。
【００３４】
まず、図３（ａ）および（ｂ）に示すように、ＧａＡｓ（１００）基板である基板１０１上に、バッファ層１０２（厚さ３００ｎｍ）と、犠牲層１０３と、第１の半導体層１０４ａおよび第２の半導体層１０４ｃを含む多層膜１０４とをエピタキシャル成長させる。この工程は、ドープされたＧａＡｓからなる第２の半導体層１０４ｂ（厚さ１００ｎｍ）の代わりに、ノンドープのＧａＡｓからなる第２の半導体層１０４ｃ（厚さ１００ｎｍ）を用いたことを除き、実施形態１で説明した工程と同じである。
【００３５】
次に、図３（ｃ）および（ｄ）に示すように、第２の半導体層１０４ｃ上の所定の領域に、グリッド状の金属パターン３０１を形成する。多層膜１０４と金属パターン３０１とは、積層膜３０２を構成する。その後は、実施形態１と同様に、金属パターン３０１の周囲に溝１０５を形成し、溝１０５で囲まれた領域の犠牲層１０３を除去する。これによって、溝１０５で囲まれた部分の積層膜３０２（多層膜１０４および金属パターン３０１）が巻き上げられ、ロール部が形成される。
【００３６】
なお、例示した実施形態は本発明の一例であり、本発明は上記の例に限定されない。たとえば、実施形態１において、第１の半導体層１０４ａと第２の半導体層１０４ｂとの間に薄いエッチングストッパ膜を設けて第２の半導体層１０４ｂのみをエッチングしてもよい。また、第２の半導体層１０４ｂとともに第１の半導体層１０４ａをエッチングしてグリッド状としてもよい。また、実施形態２において、金属パターン３０１と同様に多層膜１０４をエッチングして多層膜１０４をグリッド状としてもよい。これらの場合には、ロール部がグリッド状の膜で形成される。
【００３７】
また、周期的な導電体パターンは、グリッド状に限らず、複数の四角形の導電体をマトリックス状に配置することによって形成してもよい。そのような一例の工程の一部を、図４（ａ）および（ｂ）の斜視図に示す。図４の例では、多層膜１０４上に、複数の四角形の金属膜４０１をマトリックス状に配置する。この場合も、図４（ｂ）に示すように、多層膜１０４の内部応力によってロール部が形成される。
【００３８】
本発明の素子の機能の一例を、図５に示す。図５の周波数選択性素子５００では、基板５０１上に形成された積層膜５０２が巻き上げられてロール部５０３が形成されている。ロール部５０３の中心軸に沿って電磁波（たとえばレーザ光）が入射すると、特定の周波数域の電磁波のみがロール部を通過し、その他の周波数域の電磁波は吸収または反射される。ロール部を通過する周波数域は、ロール部を構成する物質、および導電体パターンの周期構造の周期などによって制御できる。
【００３９】
以上、本発明の実施形態について例を挙げて説明したが、本発明は上記実施形態に限定されず、本発明の技術的思想に基づいて他の実施形態に適用できる。
【産業上の利用可能性】
【００４０】
本発明によれば、特定の周波数域の電磁波を選択的に透過させる周波数選択性素子が得られる。この素子は、フォトニクス分野などの種々の分野、たとえば、マイクロ波フィルター、偏光子、ファラデーケージ、フォトニックバンドギャップ結晶、光導波路、ホーリーファイバー（Ｏｐｔｉｃａｌ  Ｈｏｌｅｙ  Ｆｉｂｅｒ）、ガスセンサ等の分野に利用できる。
【図面の簡単な説明】
【００４１】
【図１】本発明の周波数選択性素子の製造方法の一例を模式的に示す図である。
【図２】図１の工程の続きの工程を模式的に示す図である。
【図３】本発明の周波数選択性素子の製造方法の他の一例を模式的に示す図である。
【図４】本発明の周波数選択性素子の製造方法のその他の一例を模式的に示す図である。
【図５】本発明の周波数選択性素子の機能を模式的に示す図である。
【図６】従来の周波数選択性素子の例を示す斜視図である。
【符号の説明】
【００４２】
１０１  基板
１０２  バッファ層
１０３  犠牲層
１０４  多層膜
１０４ａ  第１の半導体層
１０４ｂ  第２の半導体層（導電体パターン）
１０４ｃ  第２の半導体層
１０５  溝
１０６、５０３  ロール部
３０１  金属パターン（導電体パターン）
３０２、５０２  積層膜
５００  周波数選択性素子
５０１  基板
【図１】
2007037015.tif 000003
【図３】
2007037015.tif 000004
【図２】
2007037015.tif 000005
【図４】
2007037015.tif 000006
【図５】
2007037015.tif 000007
【図６】
2007037015.tif 000008