(57)【要約】【課題】III族窒化物半導体系ＨＪＦＥＴを作製する際、ゲート電極を形成する電子供給層の表面を清浄状態に保つこと、同時に、ゲート電極とドレイン電極間に存在する電子供給層の表面を被覆する表面保護膜との界面の状態を制御することに有効な構造を持つIII族窒化物半導体基板の提供。【解決手段】III族窒化物半導体系ＨＪＦＥＴに利用される、ヘテロ接合を含むIII族窒化物半導体層構造の形成後、大気に曝すことなく、引き続き、表面保護膜として利用可能な窒化物の絶縁膜を形成し、  この窒化物の絶縁膜とIII族窒化物半導体層構造との界面における不純物濃度を、１×１０17  ａｔｏｍｓ／ｃｍ3以下に抑えているIII族窒化物半導体基板とする。【選択図】図２
2007150106.tif 000002
【特許請求の範囲】
【請求項１】
ヘテロ接合を含み、キャリア供給層／チャンネル層の構造を有し、
ヘテロ接合電界効果型トランジスタの製造に利用されるIII族窒化物半導体層構造と、
該III族窒化物半導体層構造上に無機絶縁膜を有し、
前記無機絶縁膜は、前記III族窒化物半導体層構造の表面に対する表面保護膜として利用可能であり、
前記無機絶縁膜と前記III族窒化物半導体層構造との界面における、III族窒化物半導体中の不純物濃度が、１×１０17  ａｔｏｍｓ／ｃｍ3以下である
ことを特徴とするIII族窒化物半導体基板。
【請求項２】
請求項１に記載のIII族窒化物半導体基板において、
前記無機絶縁膜が、構成元素として、酸素を実質的に含まない絶縁膜である
ことを特徴とするIII族窒化物半導体基板。
【請求項３】
請求項１また２に記載のIII族窒化物半導体基板において、
前記絶縁膜は、構成元素として、前記III族窒化物半導体層構造を構成する元素のうち少なくとも一つを含む膜である
ことを特徴とするIII族窒化物半導体基板。
【請求項４】
請求項１〜３に記載のIII族窒化物半導体基板において、
前記絶縁膜は、構成元素として、窒素と珪素のみを含む膜である
ことを特徴とするIII族窒化物半導体基板。
【請求項５】
請求項１〜４のいずれかに記載のIII族窒化物半導体基板において、
前記絶縁膜上に、さらに別の無機絶縁膜を有し、
前記別の無機絶縁膜は、構成元素として、酸素を含む絶縁膜である
ことを特徴とするIII族窒化物半導体基板。
【請求項６】
請求項１〜５のいずれかに記載のIII族窒化物半導体基板において、
前記ヘテロ接合を含むIII族窒化物半導体層構造は、
ＩｎxＧａ1-xＮ（０≦ｘ＜１）からなるチャネル層と、ＡｌyＧａ1-yＮ（０＜ｙ＜１）とからなる電子供給層を含み、
前記ヘテロ接合は、ＡｌyＧａ1-yＮとＩｎxＧａ1-xＮとの間に形成されている
ことを特徴とするIII族窒化物半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次元キャリアガスを利用する電界効果トランジスタの作製に利用可能なIII族窒化物半導体基板に関するものである。特に、III族窒化物半導体層構造の表面に、その成長後、大気に曝すことなく、表面保護膜として利用される絶縁膜による被覆を施す製造プロセスを適用して製造されている、二次元電子ガスを利用する電界効果トランジスタの作製に利用可能なIII族窒化物半導体基板に関するものである。
【背景技術】
【０００２】
ＧａＮをはじめとするIII族窒化物半導体は、ＧａＡｓ系半導体に比べて大きなバンドギャップ（Ｅｇ）、高い絶縁破壊電界強度（ＥB）、そして大きな電子の飽和ドリフト速度を有している。これらの特徴を利用して、III族窒化物半導体は、高温動作、高速スイッチング動作、大電力動作等の点で優れた性能を示す電界効果トランジスタ（ＦＥＴ）などの電子素子を実現する半導体材料として期待を集めている。
【０００３】
また、III族窒化物半導体は、圧電性を有するため、ヘテロ接合構造によって、格子定数の差異に起因する歪み応力が印加されると、自発分極とピエゾ分極に由来して、ヘテロ接合の界面に高濃度二次元キャリアガスが生成される。一方、ＧａＡｓ系半導体電界効果トランジスタでは、例えば、ＧａＡｓ系ＨＥＭＴでは、キャリア供給層の不純物ドーピングによって、ヘテロ接合界面の二次元キャリアガスを生成する機構を利用している。従って、III族窒化物半導体のヘテロ接合を利用する、ヘテロ接合電界効果トランジスタ（Ｈｅｔｅｒｏ−Ｊｕｎｃｔｉｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：以下ＨＪＦＥＴと称する）は、ＧａＡｓ系ＨＥＭＴとは異なった機構により、素子動作が可能であるという特徴を持っている。
【０００４】
ＡｌＧａＮ／ＧａＮ  ＨＥＭＴのようなIII族窒化物半導体素子においては、自発分極とピエゾ分極に由来する、ヘテロ接合部における二次元キャリアガスの生成に伴って、半導体層構造表面に負電荷が誘起される。誘起された表面負電荷が表面準位にトラップされると、これがトランジスタの諸特性に大きな影響を及ぼす。そのため、III族窒化物半導体系ＨＪＦＥＴにおいては、表面負電荷の制御技術の開発と、表面状態が制御された基板開発が重要である。以下、この点について説明する。
【０００５】
キャリア供給層／チャネル層として機能する、ヘテロ接合を含むIII族窒化物半導体の積層構造では、ピエゾ分極等により、ヘテロ接合界面のチャネル層側に高濃度のキャリア（二次元電子ガス）が蓄積される。一方、ＡｌＧａＮ等のキャリア供給層では、半導体層表面に負電荷が発生することが知られている（非特許文献１）。チャネル層中に蓄積される高濃度のキャリアに加えて、表面に局在する負電荷も、ドレイン電流に直接影響を及ぼし、素子性能に大きな影響を有している。具体的には、表面に多量の負電荷が発生すると、交流動作時の最大ドレイン電流は、直流動作時の最大ドレイン電流に比べて、大きな低下を示す。この現象を以下、「電流コラプス」と称する。ＧａＡｓ系半導体のへテロ接合においては、圧電性に起因する、自発分極とピエゾ分極に由来する分極電荷の発生は極めて僅かであり、ＧａＡｓ系ＨＥＭＴでは、電流コラプスの現象は観測されない。圧電性を有するIII族窒化物半導体のヘテロ接合を利用する素子、すなわち、ＡｌＧａＮ／ＧａＮ  ＨＥＭＴのようなIII族窒化物半導体素子において、電流コラプスは顕著に見出される。
【０００６】
表面準位にトラップされている、表面の負電荷に起因する「電流コラプス」の問題への対策としては、従来、半導体層表面に保護層を形成することで、表面準位の低減がなされている。保護膜を設けず、半導体層表面が大気中に露出している構造では、表面準位が高い面密度で存在する結果、「電流コラプス」が顕著となる。特に、高電圧印加時に充分なドレイン電流が得られず、大電力動作を目標として、III族窒化物半導体材料を採用することの利点が発揮されない。また、表面保護膜による電流コラプス抑制の効果は、用いる保護膜の材料に依存している。例えば、ＧａＡｓ系ＦＥＴにおいて、表面保護膜として汎用される酸化膜を使用する場合、窒化物半導体に特有の「電流コラプス」の抑制には、十分な効果が得られない。一方、ＳｉＮは、ＡｌＧａＮ／ＧａＮ  ＨＥＭＴのようなIII族窒化物半導体素子において、「電流コラプス」の抑制効果があり、現在でも、表面保護膜材料として広く用いられている。
【０００７】
以下、表面保護膜を有する、従来のIII族窒化物半導体のＨＪＦＥＴの一例について説明する。
【０００８】
図４は、従来のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴを作製するために用いる窒化物半導体基板の構成を示す断面図である。図４に示す窒化物半導体基板においては、サファイア基板２０９の上に、ＡｌＮからなるバッファ層２１１、ＧａＮチャネル層２１２およびＡｌＧａＮ電子供給層２１３がこの順で積層されている。
【０００９】
次に、図４に示す、従来の窒化物半導体基板の製造方法の一例を説明する。まず、サファイア製基板２０９上に、例えば、分子線エピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：ＭＢＥ）成長法や有機金属気相エピタキシ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ：ＭＯＶＰＥ）成長法等を利用して、窒化物半導体層を順次成長させる。基板側から順に、アンドープＡｌＮからなるバッファ層２１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層２１２（膜厚２μｍ）、およびアンドープＡｌＧａＮからなるＡｌＧａＮ電子供給層２１３（膜厚２５ｎｍ）を積層して、窒化物半導体基板が得られる。ＡｌＧａＮ電子供給層２１３を形成した後、窒化物半導体基板は、成膜装置から取り出され、次のデバイス作製の工程に移る。
【００１０】
図４に示す従来の窒化物半導体基板を用いて作製した、ＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴの構成の一例を図５に示す。従来の窒化物半導体基板のＡｌＧａＮ電子供給層２１３上に、ソース電極２０１とドレイン電極２０３とが形成されている。ソース電極２０１とドレイン電極２０３は、ＡｌＧａＮ電子供給層２１３とオーム性接触している。また、ソース電極２０１とドレイン電極２０３の間にゲート電極２０２が形成されている。ゲート電極２０２は、ＡｌＧａＮ電子供給層２１３にショットキー性接触している。ゲート電極２０２を形成後、ＡｌＧａＮ電子供給層２１３表面を被覆する、表面保護膜として、ＳｉＮ膜２２１が形成されている。図５に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴでは、表面保護膜として、ＳｉＮ膜を設けることにより、「電流コラプス」が大幅に抑制されることが報告されている（非特許文献２）。
【００１１】
次に、図４に示す従来の窒化物半導体基板を用いて、図５に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴを作製する方法の一例について説明する。窒化物半導体基板のＧａＮチャネル層２１２が露出するまでエピタキシャル層構造の一部をエッチング除去することにより、素子間分離メサ（不図示）を形成する。そして、ＡｌＧａＮ電子供給層２１３上の所定の領域に開口部を有するフォトレジスト・マスクを形成する。その後、全面に、例えば、Ｔｉ／Ａｌ等の金属を蒸着し、リフトオフ法等を用いて、ＡｌＧａＮ電子供給層２１３上の所定の領域に、ソース電極２０１とドレイン電極２０３用のＴｉ／Ａｌ等の金属蒸着膜を残す。そして、Ｔｉ／Ａｌ等の金属蒸着膜を６５０℃でアニールすることにより、ソース電極２０１とドレイン電極２０３とＡｌＧａＮ電子供給層２１３との間にオーム性接合を形成する。
【００１２】
再び、ソース電極２０１とドレイン電極２０３との間に配置するゲート電極２０２の形状に合わせて、開口部を有するフォトレジスト・マスクを形成する。その後、全面に、例えば、ゲート電極用の金属膜として、Ｎｉ（上層）／Ａｕ（下層）を蒸着し、リフトオフすることにより、所望の形状のＮｉ（上層）／Ａｕ（下層）蒸着膜層をＡｌＧａＮ電子供給層２１３上に残す。このＮｉ（上層）／Ａｕ（下層）蒸着膜層は、ＡｌＧａＮ電子供給層２１３との間にショットキー接合を形成しており、ゲート電極２０２とする。
【００１３】
その後、プラズマＣＶＤ法等により、全面にＳｉＮ膜２２１（膜厚５０ｎｍ）を形成する。ＳｉＮ膜２２１の所定の領域をエッチング除去して、開口部を設ける。開口部の底部に、ソース電極２０１とドレイン電極２０３とを露出させる。以上の手順により、図５に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ２００が得られる。
【非特許文献１】Ｕ．  Ｋ．  Ｍｉｓｈｒａ，  Ｐ．  Ｐａｒｉｋｈ，  ａｎｄ  Ｙｉ−Ｆｅｎｇ  Ｗｕ，  「ＡｌＧａＮ／ＧａＮ  ＨＥＭＴｓ  −Ａｎ  ｏｖｅｒｖｉｅｗ  ｏｆ  ｄｅｖｉｃｅ  ｏｐｅｒａｔｉｏｎ  ａｎｄ  ａｐｐｌｉｃａｔｉｏｎｓ．」  Ｐｒｏｃ．  ＩＥＥＥ，  ｖｏｌ．  ９０，  Ｎｏ．６，  ｐｐ．１０２２−１０３１，  ２００２
【非特許文献２】２００１年インターナショナル・エレクトロン・デバイス・ミーティング・ダイジェスト（ＩＥＤＭ０１−３８１〜３８４）、安藤（Ｙ．Ａｎｄｏ）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところが、上述する製造方法で作製される、図５に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴの素子性能のバラツキに関して、本発明者が検討したところ、全ての素子に対して、表面保護膜を設けているにも係わらず、得られた素子の特性を比較すると、バラツキが生じていることが判明した。具体的には、表面保護膜を設けているにも係わらず、例えば、高電圧印加時に充分なドレイン電流が得られていない素子が、相当の頻度で見出されることが明らかになった。
【００１５】
本発明者は、この素子特性のバラツキを引き起こす要因について検討し、以下の機構を推察した。
【００１６】
第一に、高電圧印加時に充分なドレイン電流が流れない原因として、下記のメカニズムが推察される。製造過程において、窒化物半導体基板上のＡｌＧａＮ電子供給層２１３とＳｉＮ膜２２１との界面に不純物が導入され、この不純物によって界面準位が形成される。不純物により界面準位が形成されると、キャリアがこの界面準位にトラップされてしまうことが推察される。すなわち、ＡｌＧａＮ電子供給層２１３の表面に、不純物に起因する界面準位が高い面密度で生成されると、「電流コラプス」が発生するため、例えば、高電圧印加時にドレイン電流の低下が引き起こされる。
【００１７】
また、表面保護膜を設けているＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴにおいては、「電流コラプス」の発生と、ゲート耐圧とは、トレードオフの関係となっている。ＡｌＧａＮ電子供給層の表面に発生する負の分極電荷は、その表面に堆積する表面保護膜（パッシベーション膜）の電気的性質によっては、そのトランジスタ特性に大きな影響を与える。一般に、ＡｌＧａＮ電子供給層表面に、負の固定電荷が高い面密度で存在すると、高いゲート耐圧が得られるが、交流動作時の「電流コラプス」は大きくなる傾向が見られる。一方、ＡｌＧａＮ電子供給層表面に存在する、負の固定電荷量が少ないと、ゲート耐圧は相対的に低下するが、交流動作時の「電流コラプス」は小さくなる。
【００１８】
例えば、ＡｌＧａＮ（上層）／ＧａＮ（下層）ヘテロ構造では、ＡｌＧａＮのＡｌ組成と膜厚にも依存するが、ＡｌＧａＮ電子供給層の表面に１×１０13  ａｔｏｍｓ／ｃｍ2オーダーの負電荷が誘起される。そのため、このＡｌＧａＮ電子供給層の表面に誘起される負電荷が、表面保護膜（パッシベーション膜）とＡｌＧａＮ電子供給層との界面に固定されると、ゲート耐圧の上昇に大きな寄与を示す。すなわち、表面保護膜（パッシベーション膜）とＡｌＧａＮ電子供給層との界面に負電荷を固定する、トラップ準位が高い面密度で生成されると、誘起される負電荷の相当部分は、トラップされ、負の固定電荷として機能する。表面保護膜（パッシベーション膜）とＡｌＧａＮ電子供給層との界面の状態の差異に起因して、ゲート耐圧の値が、１桁以上変化することも珍しくない。このような表面保護膜（パッシベーション膜）との界面の状態に起因する、ゲート耐圧の大きな変化は、ＧａＡｓ系ＨＥＭＴでは、通常、観測されない現象である。
【００１９】
このように、「電流コラプス」の発生と、ゲート耐圧とは、ＡｌＧａＮ電子供給層表面に生成される負の固定電荷の面密度に依存しており、互いに、トレードオフの関係となっている。従って、目的とする用途に応じて、ゲート耐圧の許容範囲内で、「電流コラプス」量が許容される範囲に設定する設計値に対して、バラツキを生じないようにすることが望まれている。
【００２０】
換言するならば、III族窒化物半導体系のＨＪＦＥＴ、例えば、ＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴは、ＡｌＧａＮ電子供給層の表面状態の変化に極めて敏感な素子であり、その素子特性、特に、ゲート耐圧と「電流コラプス」量が、設計した目標値に対して、バラツキが少なく、高い歩留まり、高い再現性を達成する上では、表面保護膜（パッシベーション膜）とＡｌＧａＮ電子供給層との界面の状態の制御に細心の注意を払う必要がある。
【００２１】
第二に、表面保護膜（パッシベーション膜）として、ＳｉＮ膜２２１を設けている場合、上記のゲート耐圧と「電流コラプス」量以外にも、ＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴの素子特性に見出されるバラツキとしては、例えば、ＦＥＴ動作時の効率のバラツキが挙げられる。本発明者が検討した結果、ＦＥＴ動作時の効率のバラツキを引き起こす原因の一つとして、ゲート電極２０２のショットキー特性のバラツキ、具体的には、ＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ２００のゲートリーク電流にバラツキが生じることが推察された。そこで、ＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ２００のショットキー特性のバラツキを引き起こしている要因についてさらに検討を行った。その結果、ＡｌＧａＮ電子供給層２１３とＳｉＮ膜２２１との界面に不純物が導入される場合、同時に、ＡｌＧａＮ電子供給層２１３上に形成されるゲート電極２０２のショットキー特性にも影響が及んでいることが見出された。以下、この点について説明する。
【００２２】
従来の窒化物半導体基板を用いて、図５に示すＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴを製造する場合には、ゲート電極２０２を作製する工程までの間、それ以前の各工程において、窒化物半導体基板上のＡｌＧａＮ電子供給層２１３の表面が大気に曝される状態となっている。そのため、ＡｌＧａＮ電子供給層２１３の表面に酸化が進行することや、さらには、炭素等不純物が表面に付着している可能性がある。例えば、素子分離用のメサ・エッチング工程や、リフトオフ法を利用するソース／ドレイン電極形成工程においてが、表面にフォトレジスト・マスクが形成される。図４に示す従来の窒化物半導体基板を利用する場合には、ＡｌＧａＮ電子供給層２１３の表面に直接フォトレジスト・マスクが形成される。また、フォトレジスト・マスクを剥離する過程では、半導体表面に残余する、極薄いレジストの残渣皮膜を除去する目的で、プラズマ・アッシングが利用される。このプラズマ・アッシングの際、酸素を含むプラズマ雰囲気下に曝され、ＡｌＧａＮ電子供給層２１３の表面にプラズマ・ダメージを受ける可能性がある。さらには、ソース／ドレイン電極の形成工程中、オーム性接合形成時のラピッド・サーマル・アニール（高温アニール）を実施する際、ＡｌＧａＮ電子供給層２１３の表面にも赤外線照射がなされ、同様に温度上昇する。
【００２３】
上記のように、ＡｌＧａＮ電子供給層２１３の表面が露呈している状態で、一連の工程を経て作製される、ＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴにおいて、ＡｌＧａＮ電子供給層２１３とゲート電極２０２との界面における酸素等の不純物濃度をＳＩＭＳ（二次イオン質量分析法）により測定したところ、１×１０18  ａｔｏｍｓ／ｃｍ3〜１×１０19  ａｔｏｍｓ／ｃｍ3程度であった。このように、ＡｌＧａＮ電子供給層２１３とゲート電極２０２との界面における不純物濃度が高くなる原因は、ＡｌＧａＮ電子供給層２１３の表面が酸化を受けた結果と考えられる。すなわち、前述のプラズマ・アッシング処理時に導入されるプラズマ・ダメージ、さらには、高温アニール処理による熱的なダメージを受けたＡｌＧａＮ電子供給層２１３の表面は、その後、大気に曝された際、酸化され易くなっている。ショットキー電極を形成する領域のＡｌＧａＮ電子供給層２１３の表面に対しては、その半導体表面と金属面とが直接接触可能な清浄な状態にするため、酸等によるエッチング処理が有効である。リフトオフ法を適用して、所望の形状のゲート電極を作製するため、目的の形状の開口部を設けたレジスト・マスクにより、全面を被覆している。通常、このフォトリソ工程において、レジスト膜に開口部を形成した後、露呈する半導体表面に存在する、表面酸化膜のみを、酸などを利用して選択的にエッチング除去する。ソース／ドレイン電極用のオーム性電極は既に形成されており、レジストで覆っていても、エッチング液の周り込みが生じると、半導体表面の金属が侵され、オーミック性接合の劣化等が起きる。そのため、一般に、この酸などを利用した選択的なエッチング処理は、必要最低限のエッチング時間に選択されている。例えば、表面酸化皮膜の生成が予想以上に進行している場合、ショットキー接合形成用の金属を開口部へ蒸着する直前、開口部のＡｌＧａＮ電子供給層２１３の表面に対して、酸化皮膜除去を目的とする、短時間の選択的なエッチングを施して、表面状態を充分に清浄な状態することは困難である。
【００２４】
以上説明したように、図４に示す従来の窒化物半導体基板を用いて作製される、図５に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴにおいては、一連の工程を行う間、ＡｌＧａＮ電子供給層は露呈されており、その表面状態はプロセスによる影響を受け易い。すなわち、ＡｌＧａＮ電子供給層２１３の表面は、外因的なダメージの導入に起因して、半導体の結晶性の変化等を受け、初期の清浄な状態と異なった状態となる。外因的なダメージの導入に起因した、表面状態の変化としては、例えば、
（ｉ）プラズマ・ダメージや熱的なダメージによって、半導体結晶が変化した状態、
さらには、
（ｉｉ）ダメージが導入された表面が大気に曝されることによって、ＡｌＧａＮ電子供給層表面に酸素が混入した状態
が挙げられる。
【００２５】
次に、図４に示す従来の窒化物半導体基板を用いて作製される、図５に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴにおいて、ゲート電極２０２のショットキー特性の測定結果を説明する。図４に示す従来の窒化物半導体基板を用いて作製される、図５に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴにおける、ゲート電極２０２のショットキー特性の測定結果として、図６（ａ）には、ゲート電極２０２のショットキー障壁高さφＢ（ｅＶ）の評価結果（図中、●印）を、図６（ａ）には、理想化因子ｎの評価結果（図中、▲印）をそれぞれ示す。３インチウェーハ１０枚を用いて、作製された図５に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴについて、そのゲート電極２０２に関して、ショットキー接合を仮定して、Ｉ−Ｖ特性を解析して、ショットキー障壁高さφＢ（ｅＶ）と、理想化因子ｎ値を算定し、その平均値と、標準偏差を図示している。
【００２６】
理想化因子ｎは、ショットキー障壁高さφＢを有する理想的なショットキー接合が示すＩ−Ｖ特性を基準として、実際に測定されるＩ−Ｖ特性の偏移の程度を示す指標である。従って、理想的なショットキー接合は、理想化因子ｎ値は、ｎ＝１に相当し、ショットキー性は損なわれるとともに、ｎ値は、１から大きくなる。一方、理想的なショットキー接合では、ショットキー障壁高さφＢは、半導体の仕事関数（ｅψS）と金属の仕事関数（ｅψM）の差異に相当するが、ショットキー性は損なわれるとともに、ショットキー障壁高さφＢは低下する。
【００２７】
図６（ａ）および図６（ｂ）中に示す結果から、図４に示す従来の窒化物半導体基板を用いて作製される、図５に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴでは、ショットキー障壁高さφＢの平均値は、理想的なショットキー接合で予測される障壁高さφＢよりも低下しており、また、バラツキも大きくなっている。理想化因子ｎ値も、ｎ＝１から大きく増加しており、また、バラツキも大きくなっている。すなわち、作製した１０枚のウェーハ中に、ショットキー性が相当に劣るものが幾つか含まれており、その結果、大きなバラツキとなっている。
【００２８】
以上の検討より、従来の窒化物半導体基板を用いて作製される、図５に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴにおいては、ゲート電極を形成する際、ＡｌＧａＮ電子供給層２１３の表面には欠陥準位が高い面密度で存在するため、ｎ値（理想化因子）のｎ＝１からの偏移が大きくなっており、それに付随して、見かけの障壁高さφＢの低下として、観測されていることが判る。ＡｌＧａＮ電子供給層とゲート電極との界面に、欠陥準位が高い面密度で存在すると、交流動作時のゲートリーク電流の増加を引き起こし、素子の安定動作の妨げとなる。また、欠陥準位の深さ（トラップ準位エネルギー）と密度に何らかの分布がある場合、それに伴って、ショットキー特性にバラツキが生じる。すなわち、素子特性の再現性を低下させる要因となる。
【００２９】
従って、例えば、ＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴにおいて、素子の安定動作と、素子特性の再現性を向上するためには、ゲート電極を形成するＡｌＧａＮ電子供給層の表面の結晶性変化を抑制すること、ならびに、ゲート電極とドレイン電極間に存在するＡｌＧａＮ電子供給層の表面を被覆する表面保護膜（パッシベーション膜）との界面の状態を制御することが重要である。
【００３０】
本発明は、前記の課題を解決するもので、本発明の目的は、III族窒化物半導体系ＨＪＦＥＴ、例えば、ＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴを作製する際、ゲート電極を形成する電子供給層の表面を清浄状態に保つこと、同時に、ゲート電極とドレイン電極間に存在する電子供給層の表面を被覆する表面保護膜（パッシベーション膜）との界面の状態を制御することに有効であり、電流コラプスを抑制した、高出力で信頼性に優れた、III族窒化物半導体体系ＨＪＦＥＴ、例えば、ＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴを高い再現性で作製する上で、好適に利用可能なIII族窒化物半導体基板を提供することにある。
【課題を解決するための手段】
【００３１】
本発明者は、上述する観点から検討を進めた結果、下記の知見を得た。まず、III族窒化物半導体基板を作製する際、III族窒化物半導体体系ＨＪＦＥＴにおいて、チャネル層と電子供給層として使用する、二つの層を具えている、ヘテロ接合を含むIII族窒化物半導体層構造を作製し、その後、該III族窒化物半導体層構造の表面を大気中に曝すことなく、その表面を覆う絶縁膜を形成することが可能であることを見出した。この絶縁膜は、表面保護膜として利用可能であることが確認された。具体的には、表面を大気中に曝すことなく、その表面を覆う絶縁膜を形成することに伴い、絶縁膜とIII族窒化物半導体層構造との界面における不純物濃度を、１×１０17  ａｔｏｍｓ／ｃｍ3以下に制御された状態とできる。そのため、この絶縁膜を表面保護膜として利用すると、「電流コラプス」量の抑制・制御がなされた、III族窒化物半導体体系ＨＪＦＥＴの製造を、簡便に行うことができることを検証した。加えて、この絶縁膜で被覆することにより、外的要因による表面へのダメージ導入を回避しており、該絶縁膜に開口部を形成し、その開口部の半導体表面にゲート電極を形成すると、優れたショットキー特性を示すゲート電極となり、特に、高い再現性で作製できることも見出した。本発明者は、以上に述べた新規な知見に基づき、本発明を完成するに至った。
【００３２】
すなわち、本発明にかかるIII族窒化物半導体基板は、
ヘテロ接合を含み、キャリア供給層／チャンネル層の構造を有し、
ヘテロ接合電界効果型トランジスタの製造に利用されるIII族窒化物半導体層構造と、
該III族窒化物半導体層構造上に無機絶縁膜を有し、
前記無機絶縁膜は、前記III族窒化物半導体層構造の表面に対する表面保護膜として利用可能であり、
前記無機絶縁膜と前記III族窒化物半導体層構造との界面における、III族窒化物半導体中の不純物濃度が、１×１０17  ａｔｏｍｓ／ｃｍ3以下である
ことを特徴とするIII族窒化物半導体基板である。
【００３３】
その際、前記無機絶縁膜は、構成元素として、酸素を実質的に含まない絶縁膜であることが望ましい。
【００３４】
例えば、前記絶縁膜は、構成元素として、前記III族窒化物半導体層構造を構成する元素のうち少なくとも一つを含む膜であることが好ましい。特には、前記絶縁膜は、構成元素として、窒素と珪素のみを含む膜であることがより好ましい。さらには、前記絶縁膜上に、さらに、別の絶縁膜を有し、この別の絶縁膜は、構成元素として、酸素を含む絶縁膜を採用する構造としてもよい。
【００３５】
一方、本発明にかかるIII族窒化物半導体基板を、III族窒化物半導体体系ＨＪＦＥＴの作製に利用する上では、
前記ヘテロ接合を含むIII族窒化物半導体層構造は、
ＩｎxＧａ1-xＮ（０≦ｘ＜１）からなるチャネル層と、ＡｌyＧａ1-yＮ（０＜ｙ＜１）とからなる電子供給層を含み、
前記ヘテロ接合は、ＡｌyＧａ1-yＮとＩｎxＧａ1-xＮとの間に形成されている構成が好適である。
【発明の効果】
【００３６】
本発明のIII族窒化物半導体基板は、III族窒化物半導体体系ＨＪＦＥＴの作製に利用する際、表面保護膜として利用可能な無機絶縁膜、すなわち、無機誘電体材料の絶縁膜が、ヘテロ接合を含むIII族窒化物半導体層構造の表面に予め形成されており、その絶縁膜との界面において、界面準位を形成する可能性を有する、界面の不純物の濃度は、１×１０17  ａｔｏｍｓ／ｃｍ3以下に制限されているため、かかる界面に生成される負の固定電荷の面密度が抑制され、結果として、作製されるIII族窒化物半導体体系ＨＪＦＥＴは、「電流コラプス」量が少なく、同時に、そのバラツキも抑制されたものとなる。加えて、この絶縁膜で被覆することにより、外的要因による表面へのダメージ導入を回避しており、該絶縁膜に開口部を形成し、その開口部の半導体表面にゲート電極を形成すると、優れたショットキー特性を示すゲート電極となり、特に、高い再現性で作製できる。これらの利点は、本発明のIII族窒化物半導体基板をIII族窒化物半導体体系ＨＪＦＥＴの作製に利用することで、良好な動作特性を有するIII族窒化物半導体体系ＨＪＦＥＴを、高い歩留まりで製造することを可能としている。
【発明を実施するための最良の形態】
【００３７】
本発明にかかるIII族窒化物半導体基板と、その作製工程に関して、より詳しく説明する。
【００３８】
特に、III族窒化物半導体構造として、ＡｌＧａＮ電子供給層／ＧａＮチャネル層のヘテロ接合を具え、さらに、前記ＡｌＧａＮ電子供給層を被覆する表面保護膜（以下、単に「保護膜」とも呼ぶ。）を有するIII族窒化物半導体基板を例に挙げて、本発明の実施形態について、図面を参照して説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。また、特に明記する場合を除き、本明細書中においては、積層構造における「積層の順序」を示す際、「上層／下層（基板側）」と表記する。
【００３９】
図１は、本実施形態のIII族窒化物半導体基板の基本構成を示す図である。この基板は、ヘテロ接合を含むIII族窒化物半導体層構造（ＧａＮチャネル層１２、ＡｌＧａＮ電子供給層１３）と、これらのIII族窒化物半導体層構造上に保護膜が形成されている。
【００４０】
III族窒化物半導体層構造は、ＩｎxＧａ1-xＮ（０≦ｘ＜１）からなるチャネル層と、ＡｌyＧａ1-yＮ（０＜ｙ＜１）とからなる電子供給層を含み、ヘテロ界面は、ＩｎxＧａ1-xＮとＡｌyＧａ1-yＮとの界面である。
【００４１】
このヘテロ界面では、ＩｎxＧａ1-xＮの伝導帯エネルギーＥC［ＩｎxＧａ1-xＮ］とＡｌyＧａ1-yＮの伝導帯エネルギーＥC［ＡｌyＧａ1-yＮ］の差に起因する、伝導帯のバンド不連続ΔＥC＝ＥC［ＡｌyＧａ1-yＮ］−ＥC［ＩｎxＧａ1-xＮ］が存在する。この伝導帯のバンド不連続ΔＥCが、１０ｍｅＶ≦ΔＥC≦１２００ｍｅＶの範囲、より好ましくは３００ｍｅＶ≦ΔＥC≦５００ｍｅＶの範囲、となるように、ＩｎxＧａ1-xＮ（０≦ｘ＜１）とＡｌyＧａ1-yＮ（０＜ｙ＜１）の組成を選択することが好ましい。また、このヘテロ界面では、ＩｎxＧａ1-xＮの格子定数ａ［ＩｎxＧａ1-xＮ］とＡｌyＧａ1-yＮの格子定数ａ［ＡｌyＧａ1-yＮ］の差に起因する、格子不整合Δａ＝ａ［ＩｎxＧａ1-xＮ］−ａ［ＡｌyＧａ1-yＮ］が存在する。ＧａＮの格子定数ａGaNを基準として、（Δａ／ａGaN）が、０％＜｛（Δａ／ａGaN）×１００％｝≦２８％の範囲、より好ましくは１２％≦｛（Δａ／ａGaN）×１００％｝≦１９％の範囲となるように、ＩｎxＧａ1-xＮ（０≦ｘ＜１）とＡｌyＧａ1-yＮ（０＜ｙ＜１）の組成を選択することが好ましい。
【００４２】
ヘテロ接合のＡｌyＧａ1-yＮ／ＩｎxＧａ1-xＮの表面に、すなわち、ＡｌＧａＮ電子供給層１３の表面を被覆する表面保護膜として利用される絶縁膜は、このＡｌＧａＮを構成する元素のうちの一つである窒素を含む絶縁膜であることが望ましい。窒素を構成元素として含む絶縁膜としては、ＳｉＮ膜や、絶縁性のＡｌＮ膜が挙げられる。窒素を構成元素として含む絶縁膜のうちでも、シリコンと窒素からなる絶縁膜である、ＳｉＮ膜を表面保護膜として選択するとより好ましい。
【００４３】
ＡｌＧａＮ電子供給層１３の表面に絶縁膜を形成する際、絶縁膜を構成する元素が、ＡｌＧａＮ電子供給層１３と絶縁膜との界面において、深い不純物準位を形成すると、この深い不純物準位に負の電荷がトラップされ、負の固定電荷が形成される懸念がある。ＳｉＮ膜２１中に含まれる窒素は、ＡｌＧａＮ電子供給層１３を構成する窒素と共通するため、ＡｌＧａＮ電子供給層１３に対して不純物とならず、界面において、深い不純物準位が形成されないようにすることができる。そのため、ＡｌＧａＮ電子供給層１３と表面保護膜との界面に生成される高い面密度の負の固定電荷に起因する、「電流コラプス」の発生をさらに効果的に抑制できる。また、表面保護膜として機能する絶縁膜をＳｉＮ膜２１とすることにより、ＳｉＮ膜２１を、ＡｌＧａＮ電子供給層１３と同じ成長法を適用して作製する際、窒素元素の原料として、共通の材料を用いることが可能となる。そのため、ＳｉＮ膜の成長開示時、ＡｌＧａＮ電子供給層１３の表面から、Ｎ原子が解離し、空孔（ＶN）が導入されることが回避される。従って、Ｎ原子の空孔（ＶN）に対して、Ｎの格子点を置換する不純物原子、例えば、酸素原子が、かかる界面に導入される現象も抑制される。
【００４４】
ＳｉＮ膜２１は、構成元素として、酸素を実質的に含まない絶縁膜である。酸素は、III族窒化物半導体中で深い準位を形成し易いため、ＡｌＧａＮ電子供給層１３の表面を被覆する表面保護膜として利用可能な絶縁膜は、酸素を実質的に含まない膜を選択する。すなわち、表面保護膜として利用可能な絶縁膜を形成する過程において、ＡｌＧａＮ電子供給層１３の表面に酸化皮膜が形成され、この酸化皮膜に由来する酸素が、界面において、深い準位を形成することを回避する。その構成とすることにより、ＡｌＧａＮ電子供給層１３の表面を被覆する絶縁膜を形成する過程で、界面にトラップ準位として機能する不純物の導入をより効果的に防止でき、「電流コラプス」の発生をさらに確実に抑制することができる。なお、「酸素を実質的に含まない」とは、該表面保護膜として利用可能な絶縁膜中に酸素を意図的に含有させていないことを意味する。例えば、該絶縁膜中に非意図的に酸素が混入される場合、混入される酸素に起因して、該界面に形成される、酸素由来の不純物準位の面密度が、「電流コラプス」の発生を誘発する範囲に達していない程度であれば、特に問題とはならない。
【００４５】
図８に、ＡｌＧａＮ電子供給層１３と絶縁膜との界面に存在する不純物濃度（酸素濃度）と電流コラプスの関係を示す。一般に、ＧａＮ−ＨＪＦＥＴでは、シートキャリア濃度  １×１０12  ｃｍ-2  〜１×１０13  ｃｍ-2程度のキャリアがＡｌＧａＮ電子供給層１３／ＧａＮチャネル層１２の界面に存在している。また、ＡｌＧａＮ電子供給層１３の表面において、半導体／絶縁膜界面に存在する不純物（酸素）は、界面準位を形成する。この酸素に起因する界面準位は、キャリアのトラップする深い準位として機能する。そのため、界面の酸素が半導体層側に１ｎｍ程度拡散する際、その不純物濃度が１×１０19  ａｔｏｍｓ／ｃｍ3の場合、界面準位にトラップされるキャリア密度は、１×１０12  ｃｍ-2に達することになる。すなわち、ＡｌＧａＮ電子供給層１３からＧａＮチャネル層へ供給されるべきキャリアの一部が、半導体／絶縁膜界面にトラップされることになる。そのため、ＡｌＧａＮ電子供給層１３／ＧａＮチャネル層１２の界面に蓄積されるキャリア密度が減少する。界面準位が存在しない際のＧａＮ−ＨＪＦＥＴのシートキャリア濃度によっては、半導体／絶縁膜界面にトラップされる結果、ＡｌＧａＮ電子供給層１３／ＧａＮチャネル層１２の界面に蓄積されるキャリアが欠乏する状態となり、ドレイン電流が低下するという「電流コラプス」が起きることを示している。なお、図８中、本来のシートキャリア濃度が１×１０12  ｃｍ-2である場合における、界面に存在する不純物濃度（酸素濃度）と電流コラプスの関係を△印で示す。また、本来のシートキャリア濃度が１×１０13  ｃｍ-2である場合における、界面に存在する不純物濃度（酸素濃度）と電流コラプスの関係を○印で示す。すなわち、ＧａＮ−ＨＪＦＥＴでは、本来のシートキャリア濃度が１×１０12  ｃｍ-2  〜１×１０13  ｃｍ-2程度に選択している場合、「電流コラプス」の影響を抑えるためには、界面準位にトラップされるキャリア密度、すなわち、半導体／絶縁膜界面の不純物濃度を本来のシートキャリア濃度の１０％以下に抑えることが好ましい。例えば、ＧａＮ−ＨＪＦＥＴのシートキャリア濃度の減少比率を１０％以下に抑えるためには、界面における不純物濃度が、１×１０17  ａｔｏｍｓ／ｃｍ3以下であり、「電流コラプス」の発生を誘発する範囲に達していない程度であれば、該絶縁膜は、非意図的に酸素が混入されているものであっても、「酸素を実質的に含まない」膜と同等に利用することができる。また、界面で観測される酸素濃度がＳＩＭＳにおける検出限界（１×１０15  ａｔｏｍｓ／ｃｍ3）以下であることが好ましい。
【００４６】
さらには、ＡｌＧａＮ電子供給層１３の表面を被覆する絶縁膜は、複数種の絶縁膜が積層された構造であってもよい。具体的には、ＡｌＧａＮ電子供給層１３の表面と直接接する下層膜として、ＳｉＮ膜を用い、その上面に酸素を構成元素として含むＳｉＯＮ膜、ＳｉＯ2膜や、Ａｌ2Ｏ3膜を積層する構造であってもよい。
【００４７】
また、上記III族窒化物半導体層構造上に形成されるＳｉＮ膜は、上記III族窒化物半導体層構造を形成する装置、例えば、有機金属気相エピタキシ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ：ＭＯＶＰＥ）装置を用いて、半導体層の形成後、大気に曝すことなく、形成する。その際、前記成長装置内において、シリコン原料ガスとして、ジシランまたはモノシランを、窒素原料ガスとして、アンモニアを、それぞれキャリアガス中に数％（体積）以上の濃度で混合する原料ガスを利用して、熱的に原料ガスを分解して、ＳｉＮ膜の成長を行う。
【００４８】
このＳｉＮ膜の成長条件は、温度は、９００℃〜１１００℃の範囲に選択し、また、成長中、成長室内の内圧を、１０ｋＰａ〜４０ｋＰａの範囲に選択することが望ましい。供給される原料ガス中に含まれる、シリコン原料ガスと窒素原料ガスの供給量比は、含まれるＳｉ：Ｎの原子数比率として、例えば、ジシランとアンモニアを用いる場合、Ｓｉ：Ｎ＝４：１〜６：１の範囲に設定することが好ましい。
【００４９】
なお、本発明にかかるIII族窒化物半導体基板は、図１に例示するように、基板上に、バッファ層を介して、ヘテロ接合を含むIII族窒化物半導体層構造、すなわち、電子供給層／チャンネル層として、ＡｌyＧａ1-yＮ／ＩｎxＧａ1-xＮが形成され、その表面に、表面保護膜として利用可能な絶縁膜として、特には、ＳｉＮ膜を積層する構成とすることが好ましい。基板１０としては、III族窒化物半導体の成長に利用可能な基板であれは、種々の基板が利用可能であるが、特には、基板側から、チャンネル層中へ不純物の拡散（オートドーピング）の懸念が少ない基板材料を利用することが好ましい。従って、ＳｉＣ基板を利用することがより好ましい。なお、この基板上に成長されるヘテロ接合を含むIII族窒化物半導体層構造は、その成長面方位は、（０００１）に選択することが望ましい。一方、バッファ層１１も、その上で成長されるIII族窒化物半導体層構造との、その成長面方位と同じ面方位とし、加えて、かかるバッファ層は、高い抵抗を示す層とすることが好ましい。例えば、低温成長ＡｌＮが、バッファ層１１として、好適に利用できる。バッファ層１１の膜厚は、１００〜３００ｎｍの範囲に設定すると好ましい。
【００５０】
本発明においては、III族窒化物半導体系ＨＪＦＥＴの作製を目的とするため、ヘテロ接合を含むIII族窒化物半導体層構造、すなわち、電子供給層／チャンネル層として、ＡｌyＧａ1-yＮ／ＩｎxＧａ1-xＮは、いずれもノンドーピング層とする。そのＡｌyＧａ1-yＮ／ＩｎxＧａ1-xＮ層の膜厚は、それぞれ、ＡｌyＧａ1-yＮ電子供給層の膜厚は、５〜５０ｎｍの範囲に、ＩｎxＧａ1-xＮチャンネル層の膜厚は、１〜４０ｎｍの範囲に設定することが好ましい。ＡｌyＧａ1-yＮ電子供給層の膜厚は、１０〜２５ｎｍの範囲に、ＩｎxＧａ1-xＮチャンネル層の膜厚は、２〜５ｎｍの範囲に設定するとより好ましい。その際、作製するIII族窒化物半導体系ＨＪＦＥＴにおいて、表面保護膜として利用されるＳｉＮ膜の膜厚は、２０〜３００ｎｍの範囲に選択することが好ましい。
【００５１】
上記のように、大気に曝すことなく、連続してＳｉＮ膜を成長するプロセスを採用することで、本発明にかかるIII族窒化物半導体基板では、ＡｌyＧａ1-yＮ電子供給層とＳｉＮ膜との界面における不純物濃度を、容易に１×１０17  ａｔｏｍｓ／ｃｍ3以下に抑制することができる。なお、本発明にかかるIII族窒化物半導体基板では、この界面における不純物濃度は、より好ましくは、１×１０15  ａｔｏｍｓ／ｃｍ3以下とする。但し、この界面における不純物濃度が、界面で観測される酸素濃度がＳＩＭＳにおける検出限界（１×１０15  ａｔｏｍｓ／ｃｍ3）以下に達すれば、この下限値以上の低減を図る必要性が極僅かとなる。
【００５２】
以下、本発明の実施態様について、図面を参照して説明する。以下に説明する実施態様は、本発明にかかる最良の実施形態の一例であるが、本発明の技術的範囲は、かかる具体的な態様には限定されない。
【００５３】
（実施態様）
本実施態様のIII族窒化物半導体基板は、図１に示される構成を有している。本実施態様のIII族窒化物半導体基板においては、ＳｉＣ等の基板１０上に、III族窒化物半導体層からなるバッファ層１１が形成されている。このバッファ層１１上に、ＧａＮチャネル層１２が形成されている。ＧａＮチャネル層１２の上には、ＡｌＧａＮ電子供給層１３が形成されている。ＡｌＧａＮ電子供給層１３の表面は、ＳｉＮ膜２１で覆われている。以下、本実施態様のIII族窒化物半導体基板を製造する工程をさらに具体的に説明する。
【００５４】
まず、図２（ａ）に示したように、ＳｉＣからなる基板１０上に、エピタキシャル成長法を用いて、半導体を成長させて、基板１０側から順に、アンドープＡｌＮからなるバッファ層１１（膜厚２０ｎｍ）、アンドープのＧａＮチャネル層１２（膜厚２μｍ）、アンドープＡｌＧａＮからなるＡｌＧａＮ電子供給層１３（膜厚２５ｎｍ）が積層した半導体層構造を得る（図２（ａ））。エピタキシャル成長法として、例えば、分子線エピタキシ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：ＭＢＥ）成長法や有機金属気相エピタキシ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｖａｐｏｒ  Ｐｈａｓｅ  Ｅｐｉｔａｘｙ：ＭＯＶＰＥ）成長法を利用することができる。
【００５５】
そして、ＡｌＧａＮ電子供給層１３上にＳｉＮ膜２１（膜厚６０ｎｍ）を形成する（図２（ｂ））。このとき、ＡｌＧａＮ電子供給層１３の形成後、大気曝露せずに同一の成膜装置内でＳｉＮ膜２１を形成する。ＳｉＮ膜２１は、ＡｌＧａＮ電子供給層１３およびＧａＮチャネル層１２の成長法と同様の気相成長法によって、同一の成長装置内において形成される。
【００５６】
本実施態様では、エピタキシャル成長法によりIII族窒化物半導体層構造を形成した後、成膜室から取り出すことなく、清浄な雰囲気で、引き続きＳｉＮ膜２１を形成している。清浄な雰囲気とは、具体的には、実質的に酸素を含まない雰囲気である。このＳｉＮ膜の作製条件では、ＡｌＧａＮ電子供給層１３の表面が途中で大気中に曝されることがないので、ＡｌＧａＮ電子供給層１３とＳｉＮ膜２１との界面における不純物濃度をさらに効果的に低減させることができる。従って、得られるIII族窒化物半導体基板を利用して、図３に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴを作製した場合、「電流コラプス」をさらに効果的に抑制可能な構成とすることができる。
【００５７】
なお、本実施態様のIII族窒化物半導体基板を作製するプロセスにおいて、利用される成膜室は、一つの室から構成されていてもよいし、複数の小室を含んでいてもよい。複数の小室を含む成膜室を用いる場合、一つの小室において、ＡｌＧａＮ電子供給層１３を形成した後、真空解除による大気暴露をせずに基板１０を他の小室に搬送し、ＳｉＮ膜２１の形成を行ってもよい。この搬送過程においても、真空解除による大気暴露を行わないため、ＡｌＧａＮ電子供給層１３の表面汚染を効果的に抑制することができる。
【００５８】
図６（ａ）および図６（ｂ）は、本実施態様に従って製造されたIII族窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図３）の素子特性と、従来の窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図５）の素子特性とを比較する図である。
【００５９】
まず、図６（ａ）および図６（ｂ）は、それぞれ、上述した本実施態様に従って製造された窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図３）と、従来の窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図５）において、各々１０枚の３インチウェーハで得られたＨＪＦＥＴでのショットキー障壁高さφＢおよび理想化因子ｎを示す図である。
【００６０】
図３に示すＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴを作製する際、ゲート電極２を形成する工程では、まず、ＳｉＮ膜に開口部を形成するため、対応する開口部を設けたレジスト膜をマスクとして、ＳｉＮ膜の選択的エッチングを行う。そのエッチングは、エッチング液として、フッ酸エッチング液を用いている。その後、エッチングマスクとして使用したレジスト膜を除去した後、リフトオフ工程に用いる、所定の開口部を設けたレジスト膜を形成する。その後、ＳｉＮ膜に設けている開口部に露呈しているＡｌＧａＮ電子供給層１３表面の清浄化のため、例えば、塩酸水溶液を用いて、その表面を処理している。この処理を施したＡｌＧａＮ電子供給層１３の表面にゲート電極を形成している。
【００６１】
一方、図５に示すＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴを作製する際、ゲート電極２０２を形成する工程では、リフトオフ工程に用いる、所定の開口部を設けたレジスト膜をＡｌＧａＮ電子供給層２１３表面に直接形成する。その後、このレジスト膜に設けている開口部に露呈しているＡｌＧａＮ電子供給層２１３表面の清浄化のため、例えば、塩酸水溶液を用いて、その表面を処理している。この処理を施したＡｌＧａＮ電子供給層２１３の表面にゲート電極を形成している。
【００６２】
また、ここで比較している、図５に示すＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴと、図３に示すＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴとは、基板、バッファ層、ＧａＮチャンネル層、ＡｌＧａＮ電子供給層は、厚さ、組成ともに同一としている。また、表面被覆層として利用するＳｉＮ膜の厚さも同一としている。
【００６３】
図５に示すＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴでは、ＳｉＮ膜２２１は、ゲート電極２０２の作製後、成膜法として、プラズマＣＶＤ法を利用して形成されている。すなわち、リフトオフ工程で使用するレジスト膜を除去後、ＡｌＧａＮ電子供給層２１３の表面に残るレジスト膜残渣を除去するため、プラズマ・アッシング処理後、表面を水洗浄している。その後、乾燥したＡｌＧａＮ電子供給層２１３の表面に、何らの処理も行わず、プラズマＣＶＤ法を利用して、ＳｉＮ膜２２１を成膜している。その成膜工程は、例えば、温度３００℃、内圧８０Ｐａの条件で、１０分間を要している。すなわち、作製された、ゲート電極２０２は、前記ＳｉＮ膜２２１の成膜工程の間、その温度３００℃、１０分間の加熱処理を受けている。
【００６４】
一方、ＳｉＮ膜２２１を形成するＡｌＧａＮ電子供給層２１３の表面は、プラズマ・アッシング処理を施す際に導入されるダメージが表面に残留した状態である。また、プラズマ・アッシング処理の間に表面に形成される酸化皮膜の除去、付着している不純物の除去を目的とするクリーニング処理はなんら施されず、ＳｉＮ膜２２１の成膜がなされている。
【００６５】
図６（ａ）および図６（ｂ）に示す対比結果から、本実施態様に従って製造された窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図３）では、ゲード電極２のショットキー障壁高さφＢ（図中、○印で示す）は、０．８ｅＶであり、ウェーハ間のバラツキも僅かであり、理想化因子ｎ値（図中、△印で示す）も、平均値は、１．４であり、ウェーハ間のバラツキも小さい。すなわち、理想的なショットキー接合からの偏移が少なく、優れたショットキー性が得られ、また、ウェーハ間の再現性も高いことが判る。これは、ゲート電極２の形成領域となる、ＡｌＧａＮ電子供給層１３の表面は、ゲート電極２の形成工程まで、ＳｉＮ膜で被覆されており、それ以前の各工程において、大気や、プラズマ・アッシングのプラズマ雰囲気に曝されることがなく、ＡｌＧａＮ電子供給層１３の表面への汚染、ダメージの影響を抑制されているためと推察される。加えて、ゲート電極２の形成後、表面保護膜を形成するための成膜工程に付随する加熱処理もなく、この影響も回避されていることも、優れたショットキー性を保持する上で好ましいものである。
【００６６】
一方、従来の窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図５）では、ゲード電極２のショットキー障壁高さφＢ（図中、●印で示す）は、０．７ｅＶであり、ウェーハ間のバラツキも顕著であり、理想化因子ｎ値（図中、▲印で示す）も、平均値は、２．０であり、ウェーハ間のバラツキも大きい。すなわち、理想的なショットキー接合からの偏移が大きく、ショットキー性は劣っている。これは、ゲート電極２０２の形成領域となる、ＡｌＧａＮ電子供給層２１３の表面は、ゲート電極２０２の形成工程以前の各工程において、大気や、プラズマ・アッシングのプラズマ雰囲気に曝されており、ＡｌＧａＮ電子供給層１３の表面への汚染、ダメージの影響が残っているためと推察される。また、残っている汚染、ダメージは、ウェーハ間で異なっており、結果として、ウェーハ間のバラツキも大きくなっている。加えて、ゲート電極２０２の形成後、表面保護膜を形成するため、プラズマＣＶＤ法を利用したＳｉＮの成膜工程に付随する加熱処理を受けており、この加熱処理もショットキー性の低下に何らかの影響を持っていると推察される。
【００６７】
また、図７は、本実施態様に従って製造された窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図３）と、従来の窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図５）を、それぞれ１０枚の３インチウェーハを用いて試作した際、各ウェーハにおいて測定される電流コラプス量を示す。
【００６８】
図７に示す結果において、従来の窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図５）では、ウェーハ内において、電流コラプス量のバラツキが大きなものが、相当の比率で存在している。また、ウェーハ間における、電流コラプス量のバラツキも大きなものとなっている。すなわち、表面保護膜のＳｉＮ膜２２１と、ＡｌＧａＮ電子供給層２１３との界面に存在する、負の固定電荷量が、ウェーハ内において、大きなバラツキを示すものが相当の比率で存在している。また、ウェーハ間においても、界面に存在する負の固定電荷量が大きなバラツキを有することを示している。
【００６９】
換言するならば、従来の窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図５）では、プラズマＣＶＤ法を利用して成膜される表面保護膜のＳｉＮ膜２２１と、ＡｌＧａＮ電子供給層２１３との界面に存在する、深い不純物準位などのトラップ準位の面密度が、ウェーハ内において、大きなバラツキを示すものが相当の比率で存在することを示している。その際、ウェーハ間においても、界面に存在する、深い不純物準位などのトラップ準位の面密度が大きなバラツキを有することを示している。
【００７０】
従来の窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図５）では、ＡｌＧａＮ電子供給層２１３の表面に表面保護膜のＳｉＮ膜２２１を形成する工程に先立ち、リフトオフ後、表面に残るレジスト残渣を除去するため、プラズマ・アッシング処理を施している。プラズマ・アッシング処理後、表面の洗浄は施されるが、大気や、プラズマ・アッシングのプラズマ雰囲気に曝されることで導入される、ＡｌＧａＮ電子供給層１３の表面の酸化や、ダメージを除去するための、表面エッチング処理は施されていない。従って、表面の酸化や、ダメージが残っている状態で、ＡｌＧａＮ電子供給層１３の表面にＳｉＮ膜２２１の形成がなされている。また、ＳｉＮ膜２２１の形成工程自体、プラズマＣＶＤ法を利用しており、この工程自体に起因するプラズマ・ダメージの導入も予測される。従って、ウェーハ内において、残存している表面の酸化や、ダメージの程度にバラツキがあり、同時に、ウェーハ間においても、残存している表面の酸化や、ダメージの程度にバラツキが生じていると推察される。残存している表面の酸化や、ダメージが多い場合、界面に存在する、深い不純物準位などのトラップ準位の面密度も高くなり、それに起因して、電流コラプス量も高い状態となる。
【００７１】
すなわち、従来の窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図５）では、ゲート電極２０２の形成後、ＡｌＧａＮ電子供給層表面に残存する表面酸化火膜やダメージを除去する目的で、例えば、酸などを利用して、表面のエッチング処理を実施することが困難である。そのため、ＡｌＧａＮ電子供給層表面には、深い不純物準位などのトラップ準位を生じさせる、不純物による汚染、表面酸化皮膜などが、様々な程度で残存することになり、前記の大きなバラツキの要因となっていると推察される。
【００７２】
一方、本実施態様に従って製造された窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図３）では、ＡｌＧａＮ電子供給層１３の成長を終えた後、大気に曝すことなく、その清浄な表面上に、表面保護膜のＳｉＮ膜２１が形成されている。従って、表面保護膜のＳｉＮ膜２１が形成されている、ＡｌＧａＮ電子供給層１３との表面には、本質的には、表面の酸化や、プラズマ・アッシング処理に由来するダメージが導入されることはない。従って、界面に生成される、トラップ準位として機能する深い不純物準位の面密度は、ウェーハ内においてバラツキが僅かであり、また、ウェーハ間においても、バラツキを示さないものとなっている。その後、ＡｌＧａＮ電子供給層１３の表面は、表面保護膜のＳｉＮ膜２１で覆われており、いずれの工程においても、表面保護膜のＳｉＮ膜２１とＡｌＧａＮ電子供給層１３の界面に新たに不純物が導入されることはない。
【００７３】
従って、本実施態様に従って製造された窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図３）では、表面保護膜のＳｉＮ膜２１とＡｌＧａＮ電子供給層１３の界面に存在する不純物濃度は低減されており、加えて、その後の工程において、不純物濃度の上昇もない。本質的に、表面保護膜のＳｉＮ膜２１とＡｌＧａＮ電子供給層１３の界面に存在する不純物濃度は、ウェーハ内においてバラツキが僅かであり、また、ウェーハ間においても、バラツキを示さないものとなっている。その結果、表面保護膜のＳｉＮ膜２１とＡｌＧａＮ電子供給層１３の界面に存在する不純物に由来する、深い不純物準位にトラップされることの生成される、界面の負の固定電荷量は低減されている。加えて、この界面の負の固定電荷量は、ウェーハ内においてバラツキが僅かであり、また、ウェーハ間においても、バラツキを示さないものとなっている。従って、界面の負の固定電荷量に起因する電流コラプス量も低減され、ウェーハ内の均一性も高くなっている。さらには、各ウェーハ間においても、高い再現性で、低減された電流コラプス量が達成されている。
【００７４】
実際、本実施態様に従って製造された窒化物半導体基板では、半導体層と同じ成長装置にて、ＡｌＧａＮ電子供給層１３を形成後、大気やプラズマ中に暴露することなく、引き続き、原料ガスを熱的に分解する気相成長法を用いてＳｉＮ膜２１が成長されている。その際、ＡｌＧａＮ電子供給層１３の成長の終了した後、引き続きＳｉＮ膜２１の成長を開始する間、ＡｌＧａＮ電子供給層１３の表面は、大気に曝されないため、ＡｌＧａＮ電子供給層１３の表面には、大気中での表面酸化に由来する酸化皮膜が形成することはない。
【００７５】
一方、ＡｌＧａＮ電子供給層１３の表面を減圧下において、窒素原子の分圧がその解離圧より十分に低い環境で、加熱状態に長時間保持する際、表面に存在する窒素原子が熱的に離脱すると、表面に空孔（ＶN）が生成する。その長時間加熱の間に、成長系内に僅かに酸素が存在すると、酸素は、選択的にこの空孔（ＶN）を占めるように、その表面に不純物として取り込まれる。ＡｌＧａＮ電子供給層１３の成長の終了した後、引き続きＳｉＮ膜２１の成長を開始する間、例えば、窒素原料となるアンモニアを含むガスを供給し、窒素原子の分圧を解離圧より高く維持することで、ＡｌＧａＮ電子供給層１３の表面から、窒素原子が熱的に離脱することを抑制する。さらには、この窒素原料となるアンモニアを含むガスを供給している状態で、ＡｌＧａＮ電子供給層１３の表面に、シリコン原料ガスを供給して、ＳｉＮ膜２１の成長を開始するため、成長室内に存在している酸素などの不純物が成長界面へ混入する確率も低減されている。
【００７６】
さらに、かかる手法で製造した図１に示す構成の窒化物半導体基板を利用して作製されたＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図３）において、ＳｉＮ膜２１とＡｌＧａＮ電子供給層１３との界面における、ＡｌＧａＮ電子供給層中の酸素濃度を、ＳＩＭＳ法により測定した。ＳｉＮ膜２１の膜厚を６０ｎｍと選択している、本実施態様の窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図３）の場合、前記界面における酸素濃度は、１×１０15  ａｔｏｍｓ／ｃｍ3以下であった。なお、ＳＩＭＳ法による測定結果は、別途、同種の窒化物半導体基板に対して、同じ素子作製プロセスの操作を施したサンプルを利用して、ＡｌＧａＮ電子供給層中の酸素濃度を、ＳＩＭＳ法により測定した結果でなる。
【００７７】
図１に示す構成の窒化物半導体基板から、ＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図３）を作製するまでの間、例えば、オーミック性接合形成のためのアニール処理などの加熱処理がなされている。そのため、当初、界面にのみ局在していた酸素などの不純物は、熱的な拡散を引き起こす可能性がある。一方、ＳｉＮ膜２１中に取り込まれていた酸素原子が、加熱処理に伴い、その界面へと凝集される可能性もある。これらの影響を受けた後でも、界面における酸素濃度は、１×１０15  ａｔｏｍｓ／ｃｍ3以下に保たれている。
【００７８】
加えて、ＡｌＧａＮ電子供給層１３上に形成するＳｉＮ膜２１の膜厚を、５〜２００ｎｍの範囲内で種々に変更して、図１に示す構成の窒化物半導体基板を製造し、その製造後、ＡｌＧａＮ電子供給層１３とＳｉＮ膜２１との界面における、不純物濃度を測定した。このＳｉＮ膜２１の膜厚の範囲では、ＳＩＭＳ法によって、ＡｌＧａＮ電子供給層１３とＳｉＮ膜２１との界面で検出される酸素濃度は、いずれの場合も、１×１０15  ａｔｏｍｓ／ｃｍ3以下であった。
【００７９】
一方、従来の窒化物半導体基板を用いて作製したＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴ（図５）では、ＳＩＭＳ法によって検出を行った際、ＡｌＧａＮ電子供給層２１３とＳｉＮ膜２２１との界面におけるＡｌＧａＮ電子供給層２１３中の酸素濃度が１×１０19  ａｔｏｍｓ／ｃｍ3程度であった。その作製プロセス中では、ゲート電極２０２の形成後、リフトオフ工程後、表面に残るレジスト膜残渣を除去するため、プラズマ・アッシング処理を施し、表面を洗浄している。但し、ＡｌＧａＮ電子供給層２１３の表面に生成される表面酸化膜を除去する、酸などを利用する選択エッチング処理は施していない。従って、生成した表面酸化膜で覆われているＡｌＧａＮ電子供給層２１３の表面に、ＳｉＮ膜２２１をプラズマＣＶＤ法により形成した状態となっている。
【００８０】
さらに、図１に示す構成の窒化物半導体基板を製造する際、エピタキシャル成長法によりＡｌＧａＮ電子供給層１３を形成した後、このＡｌＧａＮ電子供給層１３を大気に曝した後、そのまま、プラズマＣＶＤ法を利用して、膜厚６０ｎｍのＳｉＮ膜２１を形成した。そのＳｉＮ膜２１の形成後、ＡｌＧａＮ電子供給層１３とＳｉＮ膜２１との界面における、不純物濃度を測定した。その際、ＳＩＭＳ法において、この界面で検出される酸素濃度は、１×１０19  ａｔｏｍｓ／ｃｍ3程度であった。
【００８１】
この製造プロセスは、図４に示す従来の構成を有する窒化物半導体基板に対して、エピタキシャル成長法によりＡｌＧａＮ電子供給層１３を形成した後、成長室から大気中に取り出し、引き続き、別の成膜装置に入れ替え、プラズマＣＶＤ法を利用して、膜厚６０ｎｍのＳｉＮ膜２１を形成する操作に相当している。すなわち、前述のゲート電極形成後、プラズマ・アッシング処理が施され、また、その後の表面洗浄後、ある時間、大気中に曝されているＡｌＧａＮ電子供給層２１３と、エピタキシャル成長後、極く短かな時間大気に曝されているＡｌＧａＮ電子供給層１３のいずれにおいても、プラズマＣＶＤ法を利用して、ＳｉＮ膜を形成すると、ともに、その界面で検出される酸素濃度は、１×１０19  ａｔｏｍｓ／ｃｍ3程度と有意な差違は無いことが判る。
【００８２】
以上に説明したように、ＡｌＧａＮ電子供給層１３形成後、大気暴露することなく同じ成膜室内で、ＡｌＧａＮ電子供給層１３と同様の熱的気相成長法によって、ＳｉＮ膜２１を形成している、本実施態様に従って製造された窒化物半導体基板では、ＡｌＧａＮ電子供給層１３とＳｉＮ膜２１との界面における不純物濃度、ここでは酸素濃度は、１×１０15  ａｔｏｍｓ／ｃｍ3以下となっている。このように、界面における不純物濃度が１×１０15  ａｔｏｍｓ／ｃｍ3以下である窒化物半導体基板を用いて作製される、図３に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴでは、電流コラプス量が抑制され、また、ウェーハ内の均一性も高くなっている。さらには、各ウェーハ間においても、高い再現性で、低減された電流コラプス量が達成されている。加えて、このＳｉＮ膜２１に開口部を設けて、ゲート電極２を形成することで、作製されたゲート電極２は、ショットキー性に優れており、また、ウェーハ間においても、高い再現性で、優れたショットキー性が得られている。これらの利点から、上記の製造方法によって、本実施態様に従って製造された窒化物半導体基板を用いることで、図３に示す構造のＡｌＧａＮ／ＧａＮ  ＨＪＦＥＴを、その設計された素子特性を示すものとして、高い歩留まり、高い再現性で、安定的に製造することが可能となる。
【００８３】
加えて、本実施態様に従って製造された窒化物半導体基板では、表面保護膜として機能する絶縁膜として、ＳｉＮ膜２１を選択しており、III族窒化物半導体層であるＡｌＧａＮ電子供給層１３の構成元素である窒素を含むため、ＡｌＧａＮ電子供給層１３形成後、大気暴露することなく連続工程で、ＡｌＧａＮ電子供給層１３と同様の熱的気相成長法によって、ＳｉＮ膜２１を形成することができる。また、得られるＳｉＮ膜２１の膜質の安定性を向上させることができる。
【産業上の利用可能性】
【００８４】
本発明にかかるIII族窒化物半導体基板は、良好な動作特性を有するIII族窒化物半導体体系ＨＪＦＥＴを、高い歩留まりで製造する上で好適に利用できる。
【図面の簡単な説明】
【００８５】
【図１】本発明の実施態様にかかるIII族窒化物半導体基板の構成を模式的に示す断面図である。
【図２】図１に示すIII族窒化物半導体基板の製造工程を模式的に示す断面図である。
【図３】本発明の実施態様にかかるIII族窒化物半導体基板を利用して作製される、III族窒化物半導体系ＨＪＦＥＴの構成の一例を模式的に示す断面図である。
【図４】従来のIII族窒化物半導体基板の構成を模式的に示す断面図である。
【図５】従来のIII族窒化物半導体基板を利用して作製される、III族窒化物半導体系ＨＪＦＥＴの構成の一例を模式的に示す断面図である。
【図６】本発明の実施態様にかかるIII族窒化物半導体基板を利用して作製したIII族窒化物半導体系ＨＪＦＥＴと、従来のIII族窒化物半導体基板を利用して作製したIII族窒化物半導体系ＨＪＦＥＴにおける、ゲート電極のショットキー特性を比較する図である。
【図７】本発明の実施態様にかかるIII族窒化物半導体基板を利用して作製したIII族窒化物半導体系ＨＪＦＥＴと、従来のIII族窒化物半導体基板を利用して作製したIII族窒化物半導体系ＨＪＦＥＴにおける、ロット間の電流コラプス量のバラツキを比較する図である。
【図８】III族窒化物半導体系ＨＪＦＥＴにおける、電流コラプス量の表面保護膜と電子供給層の界面に存在する酸素濃度に対する依存性を示す図である。
【符号の説明】
【００８６】
１  ソース電極
２  ゲート電極
３  ドレイン電極
１０  基板
１１  バッファ層
１２  ＧａＮチャンネル層
１３  ＡｌＧａＮ電子供給層
２１  ＳｉＮ膜（表面保護膜）
２０１  ソース電極
２０２  ゲート電極
２０３  ドレイン電極
２０９  サファイア基板
２１１  バッファ層
２１２  ＧａＮチャンネル層
２１３  ＡｌＧａＮ電子供給層
２２１  ＳｉＮ膜（表面保護膜）
【図１】
2007150106.tif 000003
【図２】
2007150106.tif 000004
【図３】
2007150106.tif 000005
【図４】
2007150106.tif 000006
【図５】
2007150106.tif 000007
【図６】
2007150106.tif 000008
【図７】
2007150106.tif 000009
【図８】
2007150106.tif 000010