(57)【要約】【課題】  Ｃｕ電極の上に評価対象の膜を形成した場合でも、きちんと測定（評価）できる技術を提供することである。【解決手段】    膜の特性を評価する為の評価用素子であって、  基板と、  前記基板上に設けられた絶縁部と、  前記絶縁部に設けられた独立した複数の孔部と、  前記各々の孔部に設けられた第１の電極部と、  前記絶縁部および第１の電極部上に設けられた評価対象の膜と、  前記膜上に設けられた第２の電極部とを具備する。【選択図】  図１
2007081187.tif 000002
【特許請求の範囲】
【請求項１】
膜の特性を評価する為の評価用素子であって、
断面が櫛状の第１の電極部と、
前記第１の電極部の櫛状歯電極間に設けられた絶縁材と、
前記第１の電極部上に設けられた評価対象の膜と、
前記膜上に設けられた第２の電極部
とを具備することを特徴とする評価用素子。
【請求項２】
膜の特性を評価する為の評価用素子であって、
第１の電極部と、
前記第１の電極部を横方向において電気的に分割した絶縁部と、
前記第１の電極部および絶縁部上に設けられた評価対象の膜と、
前記膜上に設けられた第２の電極部
とを具備することを特徴とする評価用素子。
【請求項３】
膜の特性を評価する為の評価用素子であって、
基板と、
前記基板上に設けられた絶縁部と、
前記絶縁部に設けられた独立した複数の孔部と、
前記各々の孔部に設けられた第１の電極部と、
前記絶縁部および第１の電極部上に設けられた評価対象の膜と、
前記膜上に設けられた第２の電極部
とを具備することを特徴とする評価用素子。
【請求項４】
第１の電極部の評価対象膜側の先端部における大きさが１ｎｍ〜１μｍであり、該先端部における隣接する電極間の距離が１ｎｍ〜１μｍであることを特徴とする請求項１〜請求項３いずれかの評価用素子。
【請求項５】
第１の電極部がＣｕで構成されてなることを特徴とする請求項１〜請求項４いずれかの評価用素子。
【請求項６】
膜の特性を評価する為の評価用素子の製造方法であって、
基板上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜形成工程で形成された絶縁膜に複数の孔を形成する孔形成工程と、
前記孔形成工程で形成された孔の中に電極材料を充填して第１の電極部を形成する第１の電極部形成工程と、
前記第１の電極部形成工程の後、前記絶縁膜および第１の電極部上に評価対象の膜を形成する膜形成工程と、
前記膜形成工程で形成された膜の上に第２の電極部を形成する第２の電極部形成工程
とを具備することを特徴とする評価用素子の製造方法。
【請求項７】
請求項１〜請求項５いずれかの評価用素子を用いる膜特性評価方法であって、
第１の電極部と第２の電極部との間に電圧を印加する
ことを特徴とする膜特性評価方法。
【請求項８】
請求項１〜請求項５いずれかの評価用素子を用い、第１の電極部の構成成分が膜の中にどの程度拡散しているかを評価する膜特性評価方法であって、
第１の電極部と第２の電極部との間に電圧を印加する
ことを特徴とする膜特性評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に、ブランケット絶縁膜の絶縁性・金属拡散耐性評価用の素子（ＴＥＧ）に関する。  
【背景技術】
【０００２】
大規模集積回路（ＬＳＩ，ＵＬＳＩ）は、益々、集積度・動作速度が向上している。集積度の向上と共に、集積回路を構成するトランジスタ等の半導体素子は小型化されている。小型化により、半導体素子の動作速度は向上している。
さて、このような小型化の進展に伴い、配線の遅延時間が大規模集積回路の動作速度を律速するようになって来ている。この配線の遅延時間は、配線抵抗と配線容量に依存する為、配線抵抗と配線容量の低減が求められている。
【０００３】
配線抵抗の低抵抗化は、配線の主材料をＡｌから更に低抵抗率のＣｕに変更することで達成されており、これ以上の低抵抗化は現実的には困難である。
【０００４】
一方、配線容量は、半導体１チップに搭載される半導体素子の数が増加しているので、配線総数も増加している為、増加している。
従って、配線数が増大しても、配線による遅延時間を短縮する為には、配線間の絶縁膜としてより比誘電率の低い材料を用いる必要がある。
【０００５】
ところで、Ｃｕ配線における低誘電率絶縁膜では、Ｃｕの絶縁膜への拡散を防止することが、信頼性上、重要な特性因子の一つとなっている。この目的の為に、配線膜上に拡散防止絶縁膜を設ける手法が提案されている。
しかしながら、Ｃｕ拡散防止絶縁膜は、一般的には、無機系の材料であり、本体材料よりも高誘電率となっている場合が多い。この為、低誘電率層間絶縁膜の適用による低誘電率化の妨げとなり、問題となっている。
従って、低誘電率絶縁膜自体にＣｕ拡散耐性を持たせることが有効であり、低誘電率絶縁膜に対する研究が、鋭意、推し進められている。
【０００６】
さて、このような研究開発によって新しい材料が提案されると、該材料が所望の特性を備えたものであるか否かの評価を行う必要が有る。
この評価は、通常、図５に示される如く、評価に供する絶縁膜上に銅電極を形成し、そして定電圧ストレスを印加し、銅の拡散程度を測定していた。
【非特許文献１】電気学会電子材料研究会ＥＦＭ−９８．６−１４頁「Ｃｕ電界ドリフトによる絶縁破壊（武田  健一）」
【発明の開示】
【発明が解決しようとする課題】
【０００７】
さて、図５に示される如くの素子を用いて評価する場合、シリコン基板電極上に評価膜を成膜し、その上にＣｕ電極を載せるので、サンプルの作成が容易である。
【０００８】
しかしながら、ＬＳＩ等にあっては、Ｃｕ配線の上に層間絶縁膜がある。
従って、図５の如きのサンプルの素子では、Ｃｕ配線膜を下地として絶縁膜を形成する場合におけるＣｕとの相互作用の影響、例えば塗布系の絶縁膜の場合には使用する薬液などの影響、ＣＶＤの場合にはプラズマダメージ等の影響や相互作用が無視されてしまう問題が有る。そして、層間絶縁膜の評価を行う場合には、成膜時の条件が電気特性に及ぼす影響をみる為、下層にＣｕ、その上層に評価膜とするサンプル構成が必要不可欠である。
【０００９】
そこで、上記の如きの影響・相互作用をきちんと評価しようとして、図６に示す如く、Ｃｕの上層に評価用の絶縁膜（評価膜）を形成してＴＥＧとした。
しかしながら、この場合、見るも無残な結果に終わった。すなわち、図７に示される如く、低い電圧で評価膜に大電流が流れ、ショートが発生し、測定不能となってしまった。
【００１０】
従って、本発明が解決しようとする課題は、上記の問題点を解決することである。すなわち、Ｃｕ電極の上に評価対象の膜を形成した場合でも、きちんと測定（評価）できるようにすることである。
【課題を解決するための手段】
【００１１】
前記の問題点に対する検討を鋭意推し進めていく中に、次のようなことが判って来た。
すなわち、図６タイプの素子において、サンプル断面を子細に観察した。その結果、サンプル作成時の焼成などの熱ストレスにより、ヒロック(金属の突起物)が形成され、このヒロックが評価膜を突き破ったり、又、実効膜厚が局所的に減少する為、ショートや絶縁耐圧劣化が発生したことが判って来た。従って、ヒロックの発生・成長を出来るだけ抑えられるようにすれば良いであろうことが判って来た。
上記知見に基づいて本発明が達成されたものである。
【００１２】
すなわち、前記の課題は、膜の特性を評価する為の評価用素子であって、
断面が櫛状の第１の電極部と、
前記第１の電極部の櫛状歯電極間に設けられた絶縁材と、
前記第１の電極部上に設けられた評価対象の膜と、
前記膜上に設けられた第２の電極部
とを具備することを特徴とする評価用素子によって解決される。
【００１３】
又、膜の特性を評価する為の評価用素子であって、
第１の電極部と、
前記第１の電極部を横方向において電気的に分割した絶縁部と、
前記第１の電極部および絶縁部上に設けられた評価対象の膜と、
前記膜上に設けられた第２の電極部
とを具備することを特徴とする評価用素子によって解決される。
【００１４】
又、膜の特性を評価する為の評価用素子であって、
基板と、
前記基板上に設けられた絶縁部と、
前記絶縁部に設けられた独立した複数の孔部と、
前記各々の孔部に設けられた第１の電極部と、
前記絶縁部および第１の電極部上に設けられた評価対象の膜と、
前記膜上に設けられた第２の電極部
とを具備することを特徴とする評価用素子によって解決される。
【００１５】
特に、上記の評価用素子であって、前記第１の電極部の評価対象膜側の先端部における大きさが１ｎｍ〜１μｍであり、該先端部における隣接する電極間の距離が１ｎｍ〜１μｍである評価用素子によって解決される。
【００１６】
本発明において、第１の電極部は、特に、Ｃｕで構成されたものである。
【００１７】
又、前記の課題は、膜の特性を評価する為の評価用素子の製造方法であって、
基板上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜形成工程で形成された絶縁膜に複数の孔を形成する孔形成工程と、
前記孔形成工程で形成された孔の中に電極材料を充填して第１の電極部を形成する第１の電極部形成工程と、
前記第１の電極部形成工程の後、前記絶縁膜および第１の電極部上に評価対象の膜を形成する膜形成工程と、
前記膜形成工程で形成された膜の上に第２の電極部を形成する第２の電極部形成工程
とを具備することを特徴とする評価用素子の製造方法によって解決される。
【００１８】
又、前記の課題は、上記評価用素子を用いる膜特性評価方法であって、
第１の電極部と第２の電極部との間に電圧を印加する
ことを特徴とする膜特性評価方法によって解決される。
【００１９】
特に、上記の評価用素子を用い、第１の電極部の構成成分が膜の中にどの程度拡散しているかを評価する膜特性評価方法であって、
第１の電極部と第２の電極部との間に電圧を印加する
ことを特徴とする膜特性評価方法によって解決される。
【発明の効果】
【００２０】
本発明において、評価しようとする膜の下に設けられている電極を、例えば柱状構造のものとした。これによって、焼成などの工程が入っても、ヒロックが大きく成長することは抑制された。
従って、電極間に電圧を印加しても、ショートが起きることなく、測定できるものであった。
【００２１】
又、本発明の素子は、電極上に評価しようとする膜が設けられたものであるから、実際の素子に近い形態のものとなり、正しい評価が出来るようになる。
【発明を実施するための最良の形態】
【００２２】
本発明になる評価用素子は、膜の特性を評価する為の評価用素子であって、断面が櫛状の第１の電極部と、前記第１の電極部の櫛状歯電極間に設けられた絶縁材と、前記第１の電極部上に設けられた評価対象の膜と、前記膜上に設けられた第２の電極部とを具備する。又は、膜の特性を評価する為の評価用素子であって、第１の電極部と、前記第１の電極部を横方向において電気的に分割した絶縁部と、前記第１の電極部および絶縁部上に設けられた評価対象の膜と、前記膜上に設けられた第２の電極部とを具備する。若しくは、膜の特性を評価する為の評価用素子であって、基板と、前記基板上に設けられた絶縁部と、前記絶縁部に設けられた独立した複数の孔部と、前記各々の孔部に設けられた第１の電極部と、前記絶縁部および第１の電極部上に設けられた評価対象の膜と、前記膜上に設けられた第２の電極部とを具備する。前記第１の電極部の評価対象膜側の先端部における大きさは、好ましくは、１ｎｍ〜１μｍ（特に、５０ｎｍ以上。５００ｎｍ以下。）である。又、該先端部における隣接する電極間の距離が、好ましくは、１ｎｍ〜１μｍ（特に、５０ｎｍ以上。５００ｎｍ以下。）である。第１の電極部は、特に、Ｃｕで構成されている。
【００２３】
本発明になる評価用素子の製造方法（特に、上記構造の評価用素子の製造方法）は、基板上に絶縁膜を形成する絶縁膜形成工程と、前記絶縁膜形成工程で形成された絶縁膜に複数の孔を形成する孔形成工程と、前記孔形成工程で形成された孔の中に電極材料を充填して第１の電極部を形成する第１の電極部形成工程と、前記第１の電極部形成工程の後、前記絶縁膜および第１の電極部上に評価対象の膜を形成する膜形成工程と、前記膜形成工程で形成された膜の上に第２の電極部を形成する第２の電極部形成工程とを具備する。
【００２４】
本発明になる膜特性評価方法は、上記評価用素子を用いる膜特性評価方法であって、第１の電極部と第２の電極部との間に電圧を印加する方法である。特に、上記評価用素子を用い、第１の電極部の構成成分が膜の中にどの程度拡散しているかを評価する膜特性評価方法であって、第１の電極部と第２の電極部との間に電圧を印加する方法である。
【００２５】
更に具体的に説明する。
図１は本発明になる評価用素子の概略断面図である。
【００２６】
先ず、導電性Ｓｉ基板１を用意した。尚、基板１としては、測定の便宜上、平坦化でき、かつ、電気伝導性があるものならば、Ｓｉ基板に限られない。例えば、タングステン（Ｗ）の如きの高融点金属であっても良い。
【００２７】
そして、導電性Ｓｉ基板１上に、薄膜形成技術を用いて、厚さが２５０〜３００ｎｍのＳｉＯ絶縁膜２を形成した。この絶縁膜は、評価しようとする膜の特性に影響を与えない材料ならば何でも良い。尚、本例では、銅ダマシン配線プロセスに適合性が有って、良く用いられるＳｉＯ膜を用いた。
【００２８】
ＳｉＯ絶縁膜２に、ダマシン配線技術を用いて、大きさが２００ｎｍで、間隔が２００ｎｍの孔３を複数個形成し、そして孔３にＣｕを充填して、柱状のＣｕ電極４を形成した。尚、Ｃｕ電極４と導電性Ｓｉ基板１とは電気的接続が確保されている。すなわち、Ｃｕ電極４を柱状構造のものとしたから、焼成プロセスを経ても、図２に模式図を示す如く、Ｃｕ柱状電極内に発生するヒロックの大きさは小さく、後述の評価膜を突き破ったり、変形させる程の大きなヒロックが出来ない。従って、ショートは発生し難く、かつ、絶縁耐圧劣化が起き難いようになる。そして、膜の厚さがほぼ一定に保たれ、電極間距離は一定に保たれ、電気特性を正確に測定できる。しかも、成膜の条件や膜厚の影響を含めた測定が可能になる。これに対して、柱状構造で無いブランケット状の場合には、図３に模式図を示す如く、ヒロックが大きく成長し、ショートの発生や絶縁耐圧劣化が引き起こされ易くなる。
【００２９】
この後、評価対象の材料からなる厚さ１００ｎｍの膜５を、薄膜形成技術を用いて、ＳｉＯ絶縁膜２及び柱状Ｃｕ電極４上に設けた。尚、膜５の成膜条件は、該膜を半導体素子に形成する場合の条件と同じ成膜条件とした。
【００３０】
最後に、膜５上にＡｌ電極６を設けた。
【００３１】
上記構造の評価用素子を用いれば、絶縁膜の電気特性を測定できる。例えば、電流電圧特性や経時絶縁破壊測定（ＴＤＤＢ）に適用できる。
【００３２】
以下、更に具体的な実施例を挙げて説明する。
［実施例１］
本実施例は塗布系の材料評価に用いた例である。
【００３３】
先ず、導電性シリコン基板上にＳｉＯ絶縁膜を形成し、そして通常のダマシン配線技術により、直径１８０ｎｍのＣｕ柱状電極アレイを形成した。この後で、有機ポリマー膜を塗布し、４００℃で６０分の条件で焼成し、厚さ１００ｎｍの評価膜を形成した。
【００３４】
そして、断面を観察した処、Ｃｕの移動は柱状電極内部に限定されており、図３に模式的に示すように周囲から銅原子が集中して生ずるヒロック(金属突起)の発生は認められなかった。
【００３５】
次に、得られた評価用素子の電極間に電圧を印加して測定した処、ショートが発生することなく、図４に示される如く、安定した電流電圧特性が得られた。尚、図４は１４０℃での電流電圧特性である。
【００３６】
［実施例２］
本実施例はＣＶＤ系の材料評価に用いた例である。
【００３７】
先ず、導電性シリコン基板上にＳｉＯ絶縁膜を形成し、そして通常のダマシン配線技術により、直径１８０ｎｍのＣｕ柱状電極アレイを形成した。この後で、温度３５０℃で、パワー１０００Ｗの条件のプラズマＣＶＤにより、厚さ１００ｎｍのＳｉＣＮ膜を形成した。
【００３８】
そして、断面を観察した処、Ｃｕの移動は柱状電極内部に限定されており、図３に模式的に示すように周囲から銅原子が集中して生ずるヒロック(金属突起)の発生は認められなかった。
【００３９】
次に、得られた評価用素子の電極間に電圧を印加して測定した処、ショートが発生することなく、安定した電流電圧特性が得られた。
【図面の簡単な説明】
【００４０】
【図１】本発明になる評価用素子の概略断面図
【図２】本発明の評価用素子の模式図
【図３】従来の評価用素子の模式図
【図４】電流電圧特性のグラフ
【図５】従来の評価用素子の概略図
【図６】先行評価用素子の概略図
【図７】図６の評価用素子の電流電圧特性のグラフ
【符号の説明】
【００４１】
１      導電性Ｓｉ基板
２      ＳｉＯ絶縁膜（絶縁部）
３      孔（孔部）
４      Ｃｕ電極（第１の電極部）
５      膜（評価対象の膜）
６      Ａｌ電極（第２の電極部）
代  理  人  宇  高    克  己
【図１】
2007081187.tif 000003
【図２】
2007081187.tif 000004
【図３】
2007081187.tif 000005
【図４】
2007081187.tif 000006
【図５】
2007081187.tif 000007
【図６】
2007081187.tif 000008
【図７】
2007081187.tif 000009