(57)【要約】      （修正有）【課題】インピーダンスが高くなる部分での電位変動を安定させることで、回路基板の電磁放射ノイズを低減すること。【解決手段】電源パターン２６は、電源ラインから電源が供給されるメイン電源層１８ＡとはクリアランスＳを介して絶縁されて形成されたサブ電源層１８Ｂに接続されており、この電源パターン２６はコンデンサ３４を介してグランド層１６に接続されている。つまり、電源パターン２６は、メイン電源層１８Ａから直接電源を供給されないため、インピーダンスが高くなることによって電位変動が大きくなるが、バルクコンデンサ３４が接続されているので、電位変動を安定させることができる。これにより、回路基板１０から発生する電磁放射ノイズを低減することができる。【選択図】図１
2007150212.tif 000002
【特許請求の範囲】
【請求項１】
電源ラインから電源が供給される第１電源層と、
前記第１電源層と同一層に形成され、クリアランスで該第１電源層と絶縁される第２電源層と、
前記第１電源層と前記第２電源層に接続され、該第１電源層から該第２電源層に電源を供給する第１電源パターンと、
前記第２電源層に接続され、該第２電源層の電源が供給される第２電源パターンと、
グランドラインに接続されたグランド層と第２電源パターンを接続するコンデンサと、
を有することを特徴とする回路基板。
【請求項２】
電源ラインから電源が供給される第１電源層と、
前記第１電源層と異なる層に形成された第２電源層と、
前記第１電源層と前記第２電源層に接続され、該第１電源層から該第２電源層に電源を供給する第１電源パターンと、
前記第２電源層に接続され、該第２電源層の電源が供給される第２電源パターンと、
グランドラインに接続されたグランド層と第２電源パターンを接続するコンデンサと、
を有することを特徴とする回路基板。
【請求項３】
前記コンデンサは、インピーダンスが最大となる位置にある前記第２電源パターンに接続されていることを特徴とする請求項１又は請求項２に記載の回路基板。
【請求項４】
前記コンデンサは、第１電源パターンからの距離が最大となる位置にある第２電源パターンに接続されていることを特徴とする請求項１〜請求項３のいずれか１項に記載の回路基板。
【請求項５】
前記第２電源層の電源経路を分断するビアホールが形成されているとき、前記コンデンサは、前記ビアホールを挟んで前記第１電源パターンにそれぞれ対向配置された前記第２電源パターンに接続されていることを特徴とする請求項１〜請求項４のいずれか１項に記載の回路基板。
【請求項６】
前記第１電源パターンが複数配置されているとき、コンデンサは各第１電源パターンからの距離が最大となる位置にある前記第２電源パターンにそれぞれ接続されていることを特徴とする請求項１〜請求項５のいずれか１項に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器に用いられ、電源層及びグランド層を有する回路基板に関する。
【背景技術】
【０００２】
集積回路（ＩＣ）が実装された回路基板において、信号周波数の高速化によって発生する電磁放射ノイズ（ＥＭＩ）の低減が課題となっている。そこで、電磁放射ノイズを低減させる一般的な手法として、集積回路の電源端子近傍にバイパスコンデンサを設け、電源端子近傍から発生する電磁放射ノイズをカットしている。
【０００３】
例えば、特許文献１では、電源層にクリアランスを設け、主電源プレーンとサブ電源プレーンを絶縁して形成し、実装面に形成された電源パターンの一端を、スルーホールを介して主電源プレーンに接続している。この電源パターンの他端をサブ電源プレーンに接続することで、主電源プレーンからサブ電源プレーンに電源が供給される。そして、この電源パターンにバイパスコンデンサを接続することで、ノイズをカットしている。
【０００４】
しかし、主電源プレーンに直接接続された電源パターンにバイパスコンデンサを設けても、この電源パターン付近では電磁放射ノイズの発生が抑えられるが、この電源パターンから遠い部分ではバイパスコンデンサの効果が薄くなって、電位変動が吸収されず電源波形が崩れる。これにより、回路基板から発生する電磁放射ノイズが低減されない。また、スルーホールを介してサブ電源プレーンにのみ接続されている電源パターン付近では、スルーホール等によってインピーダンスが高くなるため、電位変動が不安定になる。このため、電源波形が崩れて電磁放射ノイズが発生してしまう。
【特許文献１】特開２００３−２８２７８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、インピーダンスが高くなる部分での電位変動を安定させることで、回路基板の電磁放射ノイズを低減することを課題とする。
【課題を解決するための手段】
【０００６】
請求項１に記載の本発明は、電源ラインから電源が供給される第１電源層と、前記第１電源層と同一層に形成され、クリアランスで該第１電源層と絶縁される第２電源層と、前記第１電源層と前記第２電源層に接続され、該第１電源層から該第２電源層に電源を供給する第１電源パターンと、前記第２電源層に接続され、該第２電源層の電源が供給される第２電源パターンと、グランドラインに接続されたグランド層と第２電源パターンを接続するコンデンサと、を有することを特徴としている。
【０００７】
請求項１の発明によれば、第２電源パターンは、電源ラインから電源が供給される第１電源層とは絶縁され、同一層にある第２電源層に接続されている。この第２電源パターンは、コンデンサを介してグランド層に接続されている。
【０００８】
つまり、第２電源パターンは、第１電源層から直接電源を供給されないため、インピーダンスが高くなることによって電位変動が大きくなるが、コンデンサが接続されているので電位変動を安定させることができる。これにより、回路基板から発生する電磁放射ノイズを低減することができる。
【０００９】
請求項２に記載の本発明は、電源ラインから電源が供給される第１電源層と、前記第１電源層と異なる層に形成された第２電源層と、前記第１電源層と前記第２電源層に接続され、該第１電源層から該第２電源層に電源を供給する第１電源パターンと、前記第２電源層に接続され、該第２電源層の電源が供給される第２電源パターンと、グランドラインに接続されたグランド層と第２電源パターンを接続するコンデンサと、を有することを特徴としている。
【００１０】
請求項２の発明によれば、第２電源パターンは、電源ラインから電源が供給される第１電源層とは異なる層に形成された第２電源層に接続されている。この第２電源パターンは、コンデンサを介してグランド層に接続されている。
【００１１】
つまり、第２電源パターンは、第１電源層から直接電源を供給されないため、インピーダンスが高くなることによって電位変動が大きくなるが、コンデンサが接続されているので電位変動を安定させることができる。これにより、回路基板から発生する電磁放射ノイズを低減することができる。
【００１２】
請求項３に記載の本発明は、前記コンデンサは、インピーダンスが最大となる位置にある前記第２電源パターンに接続されていることを特徴としている。
【００１３】
請求項３の発明によれば、インピーダンスが最大となる位置にある第２電源パターンにコンデンサを接続する。つまり、電位変動が最も不安定な位置にある第２電源パターンにコンデンサを接続することで、回路基板から発生する電磁放射ノイズが低減される。
【００１４】
請求項４に記載の本発明は、前記コンデンサは、第１電源パターンからの距離が最大となる位置にある第２電源パターンに接続されていることを特徴としている。
【００１５】
請求項４の発明によれば、第１電源パターンからの距離が大きくなるほどインピーダンスが高くなるので、第１電源パターンからの距離が最大となる位置にある第２電源パターンにコンデンサを接続する。つまり、電位変動が最も不安定な位置にある第２電源パターンにコンデンサを接続することで、回路基板から発生する電磁放射ノイズが低減される。
【００１６】
請求項５に記載の本発明は、前記第２電源層の電源経路を分断するビアホールが形成されているとき、前記コンデンサは、前記ビアホールを挟んで前記第１電源パターンにそれぞれ対向配置された前記第２電源パターンに接続されていることを特徴としている。
【００１７】
請求項５の発明によれば、ビアホールが第２電源層に形成されているとき、ビアホール周囲に形成された逃げ（ビアホールと第２電源層とを絶縁するクリアランス）によって、第２電源層の電源経路が分断される。このため、ビアホールを挟んで第１電源パターンに対向配置された第２電源パターン近傍で最もインピーダンスが高くなる。そこで、この位置に配置された第２電源パターンにコンデンサを接続することで、回路基板から放射される電磁放射ノイズを低減することができる。
【００１８】
請求項６に記載の本発明は、前記第１電源パターンが複数配置されているとき、コンデンサは各第１電源パターンからの距離が最大となる位置にある前記第２電源パターンにそれぞれ接続されていることを特徴としている。
【００１９】
請求項６の発明によれば、第１電源パターンが複数配置されているとき、それぞれの第１電源パターンからの距離が最大となる位置にある第２電源パターンにコンデンサを接続する。つまり、複数の箇所において第１電源層から第２電源層に電源が供給されるとき、それぞれの電源供給入り口の部分（第１電源パターン）からの距離が最大となってインピーダンスが最大となる位置にある第２電源パターンにコンデンサを接続することで、回路基板から発生する電磁放射ノイズを低減する。
【発明の効果】
【００２０】
本発明は上記構成としたので、インピーダンスが高くなる部分での電位変動を安定させることで、回路基板の電磁放射ノイズを低減できる。
【発明を実施するための最良の形態】
【００２１】
ここで、本発明の第１の実施形態に係る回路基板１０について説明する。
【００２２】
図１には、回路基板１０上に特定用途向け集積回路（以下、「ＡＳＩＣ」とする）１２を実装した状態が示されている。また、図２には、回路基板１０の上面図が示されており、図３（Ａ）には、図１のＡ−Ａ線での断面図、図３（Ｂ）には、図１のＢ−Ｂ線での断面図がそれぞれ示されている。
【００２３】
図１に示すように、回路基板１０は矩形状とされており、上層から順に絶縁層２２を介して、第１信号層１４、グランド層１６、電源層１８、第２信号層２０が積層され、多層構造の４層基板となっている。
【００２４】
第１信号層１４には、複数の電源端子を備えるＡＳＩＣ１２が実装され、ＡＳＩＣ１２の電源端子１２Ａ、１２Ｂは、電源を供給する電源パターン２４、２６に接続されている。また、グランド層１６は、グランドラインに接続されている。
【００２５】
図２の二重の点線はクリアランスＳを示しており、このクリアランスＳで、電源層１８は、電源ラインに接続されるメイン電源層１８Ａと、サブ電源層１８Ｂに分断され、絶縁されている。つまり、メイン電源層１８Ａの中央にサブ電源層１８Ｂが島状に設けられている。また、図３（Ａ）に示すように、メイン電源層１８Ａは、スルーホール２８を介して、電源パターン２４に接続されている。
【００２６】
電源パターン２４は、メイン電源層１８Ａとサブ電源層１８Ｂに跨っており、スルーホール３０によってサブ電源層１８Ｂと接続されている。つまり、電源パターン２４は、メイン電源層１８Ａとサブ電源層１８Ｂを電気的に接続し、メイン電源層１８Ａに外部から供給された電源を、電源パターン２４を通じてサブ電源層１８Ｂに供給するようになっている。
【００２７】
一方、電源パターン２６は、電源パターン２４が設けられた位置に対して、サブ電源層１８Ｂ上の対角部分に設けられており、図３（Ｂ）に示すように、スルーホール３２によってサブ電源層１８Ｂと電気的に接続されている。これにより、電源パターン２６に、サブ電源層１８Ｂからの電源が供給されるようになっている。
【００２８】
また、電源パターン２６には、バルクコンデンサ３４が接続されている。このバルクコンデンサ３４はグランドパターン３８に接続されており、グランドパターン３８は、スルーホール３６によってグランド層１６に電気的に接続されている。これにより、電源パターン２６には、バルクコンデンサ３４から安定して電源が供給されるため、電磁放射ノイズを低減することができる。
【００２９】
次に、本発明の第１の実施形態の作用について説明する。
【００３０】
電源パターン２６は、電源ラインから電源が供給されるメイン電源層１８Ａとは絶縁されたサブ電源層１８Ｂに接続されており、この電源パターン２６はコンデンサ３４を介してグランド層１６に接続されている。
【００３１】
つまり、電源パターン２６は、メイン電源層１８Ａから直接電源を供給されないため、インピーダンスが高くなることによって電位変動が大きくなるが、バルクコンデンサ３４が接続されているので、電位変動を安定させることができる。これにより、回路基板１０から発生する電磁放射ノイズを低減することができる。
【００３２】
また、メイン電源層１８Ａから直接電源が供給される電源パターン２４（電源供給入り口）に対して対角の位置（電源パターン２４から最も遠い位置）に形成された電源パターン２６近傍では、回路基板１０内においてインピーダンスが最大となる。このため、電位変動が最も不安定となって、大きな電磁放射ノイズが発生してしまう。そこで、この位置に形成された電源パターン２６にバルクコンデンサ３４を接続することで、バルクコンデンサ３４から安定して電源が供給されるため、回路基板１０から発生する電磁放射ノイズが低減される。
【００３３】
次に、本発明の第２の実施形態に係る回路基板４０について説明する。なお、第１の実施形態と同様の部分についての説明は割愛する。
【００３４】
図４に示すように、回路基板４０のサブ電源層１８Ｂの角部近傍には、電源パターン４２が形成されている。この電源パターン４２は、スルーホール４４によってメイン電源層１８Ａと電気的に接続されていると共に、スルーホール４６によってサブ電源層１８Ｂと電気的に接続されている。
【００３５】
また、回路基板４０には、電源パターン４２から離れた位置に、電源パターン５２が設けられている。電源パターン５２の近傍には、信号線等のビアホール４８が、横方向に並列して３つ形成されている。ビアホール４８は円形状のクリアランス５０によってサブ電源層１８Ｂと電気的に非接続状態とされている。
【００３６】
また、電源パターン５２はスルーホール５４によってサブ電源層１８Ｂと電気的に接続されている。電源パターン５２の他端には、バルクコンデンサ５６が接続されている。バルクコンデンサ５６はグランドパターン５９に接続されており、グランドパターン５９は、スルーホール５８によってグランド層１６（図１参照）に接続されている。
【００３７】
このような構成において、電源ラインからサブ電源層１８Ｂに供給された電源の経路は、信号線等のビアホール４８の周囲に形成されたクリアランス５０によって分断される。このため、ビアホール４８を挟んで、電源パターン４２と対向する位置に形成された電源パターン５２近傍で、インピーダンスが最大となる。そこで、この電源パターン５２にバルクコンデンサ５６を接続することで、バルクコンデンサ５６から安定して電源が供給されるため、回路基板４０から発生する電磁放射ノイズが低減される。
【００３８】
なお、本実施形態では、ビアホール４８が３つ並列に形成されている場合について説明したが、ビアホール４８の数は３つに限定されるものではなく、ビアホールを設けることによってインピーダンスが高くなる近傍の電源パターンに、バルクコンデンサを接続すれば、回路基板から発生する電磁放射ノイズを低減できる。
【００３９】
次に、本発明の第３の実施形態に係る回路基板６０について説明する。なお、第１の実施形態と同様の部分についての説明は割愛する。
【００４０】
図５に示すように、回路基板６０のサブ電源層１８Ｂの角部近傍には、電源パターン６２が形成されている。この電源パターン６２は、スルーホール６４によってメイン電源層１８Ａと電気的に接続されていると共に、スルーホール６６によってサブ電源層１８Ｂと電気的に接続されている。
【００４１】
また、回路基板６０には、電源パターン６２と対角に位置するサブ電源層の角部近傍に、電源パターン６８が形成されている。この電源パターン６８も、電源パターン６２と同様に、スルーホール７０によってメイン電源層１８Ａと電気的に接続されていると共に、スルーホール７２によってサブ電源層１８Ｂと電気的に接続されている。
【００４２】
一方、回路基板６０には、垂直方向の中心線Ｍを挟んで電源パターン６２と対向する位置に、電源パターン７４が形成されており、スルーホール７６によってサブ電源層１８Ｂと電気的に接続されている。
【００４３】
電源パターン７４の他端には、バルクコンデンサ７８が接続されている。バルクコンデンサ７８はグランドパターン８２に接続されており、グランドパターン８２は、スルーホール８０によってグランド層１６（図１参照）に接続されている。これにより、電源パターン７４にはバルクコンデンサ７８から安定して電源が供給されるため、電磁放射ノイズを低減することができる。
【００４４】
また、回路基板６０には、中心線Ｍを挟んで電源パターン６８と対向する位置に、電源パターン８４が形成されている。電源パターン８４はスルーホール８６によってサブ電源層１８Ｂと電気的に接続されている。
【００４５】
電源パターン８４の他端には、バルクコンデンサ８８が接続されている。バルクコンデンサ８８はグランドパターン９２に接続されており、グランドパターン９２は、スルーホール９０によってグランド層１６に接続されている。これにより、電源パターン８４にはバルクコンデンサ８８から安定して電源が供給されるため、電磁放射ノイズを低減することができる。
【００４６】
このように、電源供給入り口（電源パターン６２、６８）が複数設けられている場合、それぞれの電源供給入り口からの距離が最大となる位置にある電源パターン７４、８４にバルクコンデンサ７８、８８を接続する。つまり、それぞれの電源供給入り口からの距離が最大となってインピーダンスが最大となる位置にある電源パターン７４、８４にバルクコンデンサ７８、８８を接続することで、バルクコンデンサ７８、８８からそれぞれ電源パターン７４、８４に安定して電源が供給されるため、回路基板６０から発生する電磁放射ノイズが低減される。
【００４７】
なお、本実施形態では、電源供給入り口（メイン電源層１８Ａに電気的に接続された電源パターン６２、６８）が２箇所設けられた場合について説明したが、電源供給入り口が３箇所設けられている場合には、それぞれの電源供給入り口からの距離が最大となる位置にある電源パターンにバルクコンデンサを接続する。このように、電源供給入り口の数と、バルクコンデンサを接続する電源パターンの数を比例させる。
【００４８】
次に、本発明の第４の実施形態に係る回路基板１５０について説明する。なお、第１の実施形態と同様の部分についての説明は割愛する。
【００４９】
図６に示すように、回路基板１５０は略Ｌ字状とされており、電源層１５２の外縁に沿って、電源ラインに接続されるメイン電源層１５２Ａが設けられている。メイン電源層１５２Ａの内側には、クリアランスＳを介してサブ電源層１５２Ｂが設けられている。つまり、サブ電源層１５２Ｂは、回路基板１５０よりも一回り小さい面積とされた略Ｌ字状とされている。
【００５０】
回路基板１５０には、サブ電源層１５２Ｂの図の左上角部近傍に、電源パターン１５４が形成されている。電源パターン１５４は、スルーホール１５６によってメイン電源層１５２Ａと電気的に接続されていると共に、スルーホール１５８によってサブ電源層１５２Ｂと電気的に接続されている。
【００５１】
一方、回路基板１５０には、サブ電源層１５２Ｂの図の右下角部近傍に、電源パターン１６０が形成されており、スルーホール１６２によってサブ電源層１５２Ｂと電気的に接続されている。
【００５２】
電源パターン１６０には、バルクコンデンサ１６４が接続されている。バルクコンデンサ１６４はグランドパターン１６８に接続されており、グランドパターン１６８は、スルーホール１６６によってグランド層に電気的に接続されている。
【００５３】
このように、略Ｌ字状の回路基板１５０の場合にも、電源供給入り口部分（電源パターン１５４）からの距離が最大となってインピーダンスが最大となる位置にある電源パターン１６０にバルクコンデンサ１６４を接続することで、バルクコンデンサ１６４から安定して電源が供給されるため、回路基板１５０から発生する電磁放射ノイズが低減される。
【００５４】
なお、本実施形態では、クリアランスＳを介してメイン電源層とサブ電源層を同一の層に絶縁状態に設けた構成で説明したが、２つの層にそれぞれ外部からの電源が供給されるメイン電源層と、スルーホールを介してメイン電源層からの電源が供給されるサブ電源層を設けた場合にも、本発明を適用できる。
【００５５】
また、本実施形態では、回路基板の表面の信号層（第１信号層１４）に形成された電源パターンにバルクコンデンサを接続する構成としたが、図７に示すように、回路基板の裏側の第２信号層２０に、サブ電源層１８Ｂとスルーホール１７０を介して電気的に接続されている電源パターン１７２と、グランド層１８にスルーホール１７４を介して電気的に接続されたグランドパターン１７６を形成し、この電源パターン１７２とグランドパターン１７６とをバルクコンデンサ１７８で接続してもよい。つまり、バルクコンデンサ１７８を回路基板のＡＳＩＣ１２が実装される側と反対側に実装してもよい。
【図面の簡単な説明】
【００５６】
【図１】第１の実施形態に係る回路基板の構成を示す斜視図である。
【図２】第１の実施形態に係る回路基板の上面図である。
【図３】第１の実施形態に係る回路基板の側面断面図であり、（Ａ）は図１のＡ−Ａ線での断面図であり、（Ｂ）は図１のＢ−Ｂ線での断面図である。
【図４】第２の実施形態に係る回路基板の上面図である。
【図５】第３の実施形態に係る回路基板の上面図である。
【図６】第４の実施形態に係る回路基板の上面図である。
【図７】他の形態に係る回路基板の側面断面図である。
【符号の説明】
【００５７】
１０  回路基板
１６  グランド層
１８  電源層
１８Ａ  メイン電源層（第１電源層）
１８Ｂ  サブ電源層（第２電源層）
２４  電源パターン（第１電源パターン）
２６  電源パターン（第２電源パターン）
３４  バルクコンデンサ（コンデンサ）
４０  回路基板
４２  電源パターン（第１電源パターン）
４８  ビアホール
５２  電源パターン（第２電源パターン）
５６  バルクコンデンサ（コンデンサ）
６０  回路基板
６２  電源パターン（第１電源パターン）
６８  電源パターン（第１電源パターン）
７４  電源パターン（第２電源パターン）
７８  バルクコンデンサ（コンデンサ）
８４  電源パターン（第２電源パターン）
８８  バルクコンデンサ（コンデンサ）
１５０  回路基板
１５２  電源層
１５２Ａ  メイン電源層（第１電源層）
１５２Ｂ  サブ電源層（第２電源層）
１５４  電源パターン（第１電源パターン）
１６０  電源パターン（第２電源パターン）
１６４  バルクコンデンサ（コンデンサ）
【図１】
2007150212.tif 000003
【図２】
2007150212.tif 000004
【図３】
2007150212.tif 000005
【図４】
2007150212.tif 000006
【図５】
2007150212.tif 000007
【図６】
2007150212.tif 000008
【図７】
2007150212.tif 000009