(57)【要約】【課題】ダイシング時の金属配線などの剥がれに起因する歩留り低下を抑制し、かつダイシングソーの寿命を長くする。【解決手段】スクライブ線領域１０は、ダイシングブレードによりダイシング領域５０に沿ってダイシングされて、素子形成領域１１が個々の半導体装置に分割され、スクライブ線領域１０のＴＥＧ３０およびパッド２０は完全に削り取られる。このとき金属配線２２−１は２種類の太さの線幅で配線しているため、下地との接着面積が増大し、ダイシング時に金属配線の剥がれや捲れ上がりの発生を防いで製造歩留りを向上する。また、スクライブ線領域１０のＴＥＧ３０の金属配線２２−１を保護膜４０で押さえる必要がなく、保護膜４０とダイシングソーとの距離を十分に広げて、保護膜４０が付着してダイシングソーの寿命が短くなることを防ぐことができる。【選択図】図１
2007335483.tif 000002
【特許請求の範囲】
【請求項１】
基板上を半導体素子形成領域とスクライブ線領域とに分け、前記スクライブ線領域に拡散層と金属配線からなる評価用素子を配置した半導体装置であって、
前記スクライブ線領域の切断方向に対して垂直方向に配線した前記評価用素子の金属配線の線幅を複数の異なる太さとしたことを特徴とする半導体装置。
【請求項２】
前記スクライブ線領域の切断方向に対して垂直方向に配線した前記評価用素子の金属配線の線幅を複数の異なる太さとした組を複数配列したことを特徴とする請求項１記載の半導体装置。
【請求項３】
基板上を半導体素子形成領域とスクライブ線領域とに分け、前記スクライブ線領域に拡散層と金属配線からなる評価用素子を配置した半導体装置であって、
前記スクライブ線領域の切断方向に対して垂直方向に配線した前記評価用素子の第１の金属配線と、前記切断方向に対して平行方向に配線した前記評価用素子の第２の金属配線が交差する領域において、前記第１の金属配線および前記第２の金属配線のそれぞれの線幅を太くしたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、詳しくはスクライブ線領域の金属配線の形状に関するものである。
【背景技術】
【０００２】
従来、シリコン基板を用いた半導体装置の製造工程において、基板上に多数形成された半導体回路を有する半導体装置はダイシングソーなどを用いて分割される。この分割される領域は通常、スクライブ線領域と呼ばれる。
【０００３】
まず、図４を参照しながら第１従来例の技術について説明する。図４は第１従来例を示す半導体装置のスクライブ線領域の一部を示す平面図である。図４に示すように、半導体装置は素子形成領域１１とスクライブ線領域１０とに分けられて構成されている。素子形成領域１１にはＬＳＩ等の半導体回路が個々に形成され、保護膜４０によって覆われている。保護膜４０はシリコン窒化膜（Ｓｉ３Ｎ４）およびポリイミド膜からなる。
【０００４】
スクライブ線領域１０には、製造（拡散など）工程での出来映えをモニタできる電気的特性の評価用素子いわゆるＴＥＧ（Ｔest Ｅlement Ｇroup）３０（ここではＭＯＳトランジスタとする）、ＭＯＳトランジスタ（ＴＥＧ３０）のドレイン，ソース，ゲートに導通する金属配線２１，２２、そして、これらの金属配線２１，２２に導通するパッド２０が設けられている。
【０００５】
また、スクライブ線領域１０は、円板状のダイシングブレードでダイシング領域５０に沿ってダイシング（切断）され、素子形成領域１１が個々の半導体装置に分割される。その際、スクライブ線領域１０に配置されているＴＥＧ３０およびパッド２０はダイシングされて完全に削り取られてしまう。
【０００６】
次に、図５を参照しながら第２従来例の技術について説明する。図５は第２従来例を示す半導体装置のスクライブ線領域の一部を示す平面図である。
図５に示すように、半導体装置は素子形成領域１１とスクライブ線領域１０とに分けられて構成されている。素子形成領域１１にはＬＳＩ等の半導体回路が個々に形成され、保護膜４０によって覆われている。保護膜４０はシリコン窒化膜（Ｓｉ３Ｎ４）およびポリイミド膜からなる。
【０００７】
スクライブ線領域１０には、製造（拡散など）工程での出来映えをモニタできる電気的特性の評価用素子いわゆるＴＥＧ（Ｔest Ｅlement Ｇroup）３０（ここではＭＯＳトランジスタとする）、ＭＯＳトランジスタ（ＴＥＧ３０）のドレイン，ソース，ゲートに導通する金属配線２１，２２、そして、これらの金属配線２１，２２に導通するパッド２０が設けられている。
【０００８】
また、スクライブ線領域１０は、円板状のダイシングブレードでダイシング領域５０に沿ってダイシング（切断）され、素子形成領域１１が個々の半導体装置に分割される。その際、スクライブ線領域１０に配置されているＴＥＧ３０およびパッド２０はダイシングされて完全に削り取られてしまう。
【０００９】
図５に示す第２従来例が図４に示す第１従来例と異なる点は保護膜４０によって覆われる領域である。すなわち、第１従来例では素子形成領域１１の境界線まで保護膜４０で覆っていたが、第２従来例はダイシング領域５０の境界線まで保護膜４０で覆われている。
【特許文献１】特開２００５−１８３８６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、図４に示す第１従来例の技術では、ダイシング領域５０と交差するＴＥＧ３０の金属配線２２はダイシング時に剥がれや捲れ上がりが発生しやすく、そのため剥がれた金属配線２２がゴミとなって、ボンディング配線に付着してショートする原因となり、歩留りが低下していた。また、ＣＣＤなどのイメージセンサでは撮像面にゴミが付着すると画質劣化となるため、歩留り低下の要因となっていた。
【００１１】
一方、図５に示す第２従来例の技術では、ダイシング領域５０の境界線まで保護膜４０で覆われているためダイシング領域５０と交差するＴＥＧ３０の金属配線２２は保護膜４０で押さえつける構造となるため、ダイシング時に剥がれや捲れ上がりは第１従来例より発生しにくいが、ポリイミド膜からなる保護膜４０がダイシング領域５０に対して接近しているため、ダイシング装置のダイシングソーの位置ばらつきによってはダイシングソーにポリイミド膜が付着するため、目詰まりを起こし、ダイシングソーの寿命を損なう可能性が高い。
【００１２】
本発明は、前記従来技術の問題を解決することに指向するものであり、ダイシング時の金属配線の剥がれなどに起因する歩留り低下を抑制し、かつダイシングソーの寿命を長くすることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するために、本発明に係る請求項１に記載した半導体装置は、基板上を半導体素子形成領域とスクライブ線領域とに分け、スクライブ線領域に拡散層と金属配線からなる評価用素子を配置した半導体装置であって、スクライブ線領域の切断方向に対して垂直方向に配線した評価用素子の金属配線の線幅を複数の異なる太さとしたことを特徴とする。
【００１４】
また、請求項２に記載した半導体装置は、請求項１の半導体装置において、スクライブ線領域の切断方向に対して垂直方向に配線した評価用素子の金属配線の線幅を複数の異なる太さとした組を複数配列したことを特徴とする。
【００１５】
また、請求項３に記載した半導体装置は、基板上を半導体素子形成領域とスクライブ線領域とに分け、スクライブ線領域に拡散層と金属配線からなる評価用素子を配置した半導体装置であって、スクライブ線領域の切断方向に対して垂直方向に配線した評価用素子の第１の金属配線と、切断方向に対して平行方向に配線した評価用素子の第２の金属配線が交差する領域において、第１の金属配線および第２の金属配線のそれぞれの線幅を太くしたことを特徴とする。
【００１６】
前記構成によれば、下地と金属配線との接着面積が増えるため、スクライブ線領域のダイシング時において金属配線の剥がれや捲れ上がりの発生を防ぐことができ歩留り向上が可能となり、また、ダイシング領域と交差する評価用素子（ＴＥＧ）の金属配線はポリイミド膜などからなる保護膜で押さえつける必要がなく、ダイシング領域と保護膜との距離を広げて、保護膜によるダイシングソーの目詰まりを防ぐことができダイシングソーの寿命を長くすることができる。
【発明の効果】
【００１７】
本発明によれば、下地と金属配線との接着面積が増え、ダイシング時において金属配線の剥がれや捲れ上がりが発生しにくくなり、個々の半導体装置の製造歩留りを向上でき、また、ダイシング領域と交差する評価用素子の金属配線をポリイミド膜などの保護膜で押さえる必要がなく、ダイシング領域と保護膜との距離を広げて保護膜によるダイシングソーの目詰まりを防ぎ、ダイシングソーの寿命を長くすることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００１９】
図１は本発明に係る半導体装置の第１の実施形態を示すスクライブ線領域の平面図である。ここで、前記従来例を示す図４および図５において説明した構成要件に対応し同等の機能を有するものには同一の符号を付して示し、以下の各図においても同様とする。
【００２０】
図１に示す第１の実施形態の半導体装置は素子形成領域１１とスクライブ線領域１０とに分けられて構成されている。素子形成領域１１にはＬＳＩ等の半導体回路が個々に形成され、保護膜４０によって覆われている。保護膜４０はシリコン窒化膜（Ｓｉ３Ｎ４）およびポリイミド膜からなる。
【００２１】
また、スクライブ線領域１０には、製造（拡散など）工程での出来映えをモニタできる電気的特性の評価用素子いわゆるＴＥＧ（Ｔest Ｅlement Ｇroup）３０（ここではＭＯＳトランジスタとする）、ＭＯＳトランジスタ（ＴＥＧ３０）のドレイン，ソースに導通する金属配線２１、そして、スクライブ線領域１０の切断方向に対して垂直方向に配線され、ゲートに導通する２種類の太さの線幅を持つ金属配線２２−１、これらの金属配線２１，２２−１に導通するパッド２０が設けられている。なお、本第１の実施形態において金属配線は、例えばアルミニウム配線あるいは銅配線などを用いることができる。
【００２２】
また、スクライブ線領域１０は、円板状のダイシングブレードでダイシング領域５０に沿ってダイシングされ、素子形成領域１１が個々の半導体装置に分割される。その際、スクライブ線領域１０に配置されているＴＥＧ３０およびパッド２０はダイシング時に完全に削り取られてしまう。
【００２３】
このとき、ゲートに導通する金属配線２２−１は２種類の太さの線幅で配線されているため、下地との接着面積が増大している。このためダイシング時に金属配線の剥がれや捲れ上がりが発生する可能性は低い。
【００２４】
また、剥がれや捲れ上がりの発生が低くなったことにより、スクライブ線領域１０の切断方向に対して垂直方向に配線されるＴＥＧ３０の金属配線２２−１を保護膜４０で押さえつける必要がなくなり、保護膜４０とダイシングソーとの距離を十分に広げることができるため、保護膜４０の付着によりダイシングソーの寿命が短くなることを防ぐことができる。
【００２５】
なお、前述した例ではスクライブ線領域１０の切断方向に対して垂直方向に配線されるＴＥＧ３０の金属配線２２−１を２種類の太さの線幅として説明したが、２種類以上の太さの線幅にして下地との接着面積を増加させることも可能である。
【００２６】
図２は本発明に係る半導体装置の第２の実施形態を示すスクライブ線領域の平面図である。図２を参照しながら第２の実施形態を説明する。
【００２７】
本第２の実施形態の半導体装置は、図２に示すように素子形成領域１１とスクライブ線領域１０とに分けられて構成されている。素子形成領域１１にはＬＳＩ等の半導体回路が個々に形成され、保護膜４０によって覆われている。保護膜４０はシリコン窒化膜（Ｓｉ３Ｎ４）およびポリイミド膜からなる。
【００２８】
また、スクライブ線領域１０には、製造（拡散など）工程での出来映えをモニタできる電気的特性の評価用素子いわゆるＴＥＧ（Ｔest Ｅlement Ｇroup）３０（ここではＭＯＳトランジスタとする）、ＭＯＳトランジスタ（ＴＥＧ３０）のドレイン，ソースに導通する金属配線２１、そして、スクライブ線領域１０の切断方向に対して垂直方向に配線され、ゲートに導通する２種類の太さの線幅からなる配線を１組として、この組を３つ持つ金属配線２２−２、これらの金属配線２１，２２−２に導通するパッド２０が設けられている。なお、本第２の実施形態において金属配線は、例えばアルミニウム配線あるいは銅配線などを用いることができる。
【００２９】
また、スクライブ線領域１０は、円板状のダイシングブレードでダイシング領域５０に沿ってダイシングされ、素子形成領域１１が個々の半導体装置に分割される。その際、スクライブ線領域１０に配置されているＴＥＧ３０およびパッド２０はダイシング時に完全に削り取られてしまう。
【００３０】
このとき、ゲートに導通する金属配線２２−２は２種類の太さの線幅からなる配線を１組とし、この組を３つ配列して配線されているため、前述した第１の実施形態に対して、下地との接着面積がさらに増大している。このためダイシング時に金属配線の剥がれや捲れ上がりが発生する可能性はさらに低くなる。
【００３１】
さらに、太さの異なる組を複数組合わせて配列することにより、ダイシングソーの位置ばらつきよって剥がれが発生しても、細い配線部分で切れるような構造になっているため剥がれの量を低減できる。
【００３２】
また、剥がれや捲れ上がりの発生が低くなったことにより、スクライブ線領域１０の切断方向に対して垂直方向に配線されるＴＥＧ３０の金属配線２２−２を保護膜４０で押さえつける必要がなくなり、保護膜４０とダイシングソーとの距離を十分に広げることができるため、保護膜４０の付着によるダイシングソーの寿命が短くなることを防ぐことができる。
【００３３】
なお、スクライブ線領域１０の切断方向に対して垂直方向に配線されるＴＥＧ３０の金属配線２２−２を２種類の太さの線幅からなる配線を１組として、この組を３つ配列していることを例として説明したが、２種類以上の太さの線幅からなる配線組を２組として配列すること、もしくは３組以上を配列して下地との接着面積と増加させることも可能である。
【００３４】
図３は本発明に係る半導体装置の第３の実施形態を示すスクライブ線領域の平面図である。図３を参照しながら第３の実施形態を説明する。
【００３５】
本第３の実施形態の半導体装置は、図３に示すように素子形成領域１１とスクライブ線領域１０とに分けられて構成されている。素子形成領域１１にはＬＳＩ等の半導体回路が個々に形成され、保護膜４０によって覆われている。保護膜４０はシリコン窒化膜（Ｓｉ３Ｎ４）およびポリイミド膜からなる。
【００３６】
また、スクライブ線領域１０には、製造（拡散など）工程での出来映えをモニタできる電気的特性の評価用素子いわゆるＴＥＧ（Ｔest Ｅlement Ｇroup）３０（ここではＭＯＳトランジスタとする）、ＭＯＳトランジスタ（ＴＥＧ３０）のドレイン，ソースに導通する金属配線２１、そして、スクライブ線領域１０の切断方向に対して垂直方向に配線され、ゲートに導通する金属配線２２−３、これらの金属配線２１，２２−３に導通するパッド２０が設けられている。なお、本第３の実施形態において金属配線は、例えばアルミニウム配線あるいは銅配線などを用いることができる。
【００３７】
また、スクライブ線領域１０は、円板状のダイシングブレードでダイシング領域５０に沿ってダイシングされ、素子形成領域１１が個々の半導体装置に分割される。その際、スクライブ線領域１０に配置されているＴＥＧ３０およびパッド２０はダイシング時に完全に削り取られてしまう。
【００３８】
このとき、ゲートに導通する金属配線２２−３はスクライブ線領域１０の切断方向に対して垂直方向に配線されるＴＥＧ３０の金属配線２２ａとスクライブ線領域１０の切断方向と平行方向に配線されるＴＥＧ３０の金属配線２２ｂが交差する領域において、垂直方向に配線されるＴＥＧ３０の金属配線２２ａおよび平行方向に配線されるＴＥＧ３０の金属配線２２ｂの線幅をそれぞれ太くしているため、下地との接着面積が増大している。このためダイシング時に金属配線の剥がれや捲れ上がりが発生する可能性はさらに低くなる。
【００３９】
また、剥がれや捲れ上がりの発生が低くなったことにより、スクライブ線領域１０の切断方向に対して垂直方向に配線されるＴＥＧ３０の金属配線２２ａを保護膜４０で押さえつける必要がなくなり、保護膜４０とダイシングソーとの距離を十分に広げることができるため、保護膜４０の付着によるダイシングソーの寿命が短くなることを防ぐことができる。
【産業上の利用可能性】
【００４０】
本発明に係る半導体装置は、下地と金属配線との接着面積が増え、ダイシング時の金属配線の剥がれや捲れ上がりが発生しにくく、個々の半導体装置の製造歩留りを向上でき、また、金属配線を保護膜で押さえる必要がなく、ダイシング領域との距離を広げて保護膜によるダイシングソーの目詰まりを防ぎ、寿命を長くでき、半導体装置におけるスクライブ線領域の金属配線として有用である。
【図面の簡単な説明】
【００４１】
【図１】本発明に係る半導体装置の第１の実施形態を示すスクライブ線領域の平面図
【図２】本発明に係る半導体装置の第２の実施形態を示すスクライブ線領域の平面図
【図３】本発明に係る半導体装置の第３の実施形態を示すスクライブ線領域の平面図
【図４】第１従来例の半導体装置のスクライブ線領域を示す平面図
【図５】第２従来例の半導体装置のスクライブ線領域を示す平面図
【符号の説明】
【００４２】
１０  スクライブ線領域
１１  素子形成領域
２０  パッド
２１，２２，２２−１，２２−２，２２−３，２２ａ，２２ｂ  金属配線
３０  ＴＥＧ
４０  保護膜
５０  ダイシング領域
【図１】
2007335483.tif 000003
【図２】
2007335483.tif 000004
【図３】
2007335483.tif 000005
【図４】
2007335483.tif 000006
【図５】
2007335483.tif 000007