(57)【要約】【課題】補正値格納メモリの帯域を増やすことなく、ハレーション補正精度を向上する画像表示装置を提供することを目的とする。【解決手段】第１乃至第Ｎ（Ｎは５以上の整数）の電子放出素子と、スペーサと、第１乃至第Ｎの電子放出素子を駆動するための第１乃至第Ｎの駆動信号をそれぞれ補正し出力する駆動回路と、第１乃至第Ｎの発光領域と、を有する画像表示装置において、駆動回路は補正回路を有し、該補正回路は、前記駆動信号を補正するための補正値を求める第１の回路と、第１及び第２の電子放出素子を含む近接するＭ個（Ｍは２以上Ｎ未満の整数）の電子放出素子からなるグループの各電子放出素子を駆動するための駆動信号を補正するための複数の補正値を用いて代表値を求める第２の回路と、代表値を記憶する記憶部と、グループの各電子放出素子を駆動するための駆動信号を代表値を用いて補正する第３の回路と、を有する。【選択図】図１
2007199684.tif 000002
【特許請求の範囲】
【請求項１】
第１乃至第Ｎ（Ｎは５以上の整数）の電子放出素子と、
スペーサと、
第１乃至第Ｎの電子放出素子を駆動するための第１乃至第Ｎの駆動信号をそれぞれ補正し出力する駆動回路と、
第１乃至第Ｎの発光領域と、を有する画像表示装置において、
第Ｋ（Ｋは１以上Ｎ以下の整数）の発光領域は、第Ｋの電子放出素子を駆動すると主に発光する発光領域であり、
第５の電子放出素子と前記スペーサとの距離は、第１の電子放出素子と前記スペーサとの距離よりも大きく、かつ、第２の電子放出素子と前記スペーサとの距離よりも大きく、
第１の電子放出素子と第３の電子放出素子とは前記スペーサに対して反対側に位置し、
第１の電子放出素子と第３の電子放出素子との距離は、第１の電子放出素子を駆動すると発光する発光領域のうち第１の発光領域から最も離れた発光領域と、第１の発光領域と、の距離以下であり、
第２の電子放出素子と第４の電子放出素子とは前記スペーサに対して反対側に位置し、
第２の電子放出素子と第４の電子放出素子との距離は、第２の電子放出素子を駆動すると発光する発光領域のうち第２の発光領域から最も離れた発光領域と、第２の発光領域と、の距離以下であり、
前記駆動回路は補正回路を有し、
該補正回路は、
前記駆動信号を補正するための補正値を求める第１の回路と、
第１及び第２の電子放出素子を含む近接するＭ個（Ｍは２以上Ｎ未満の整数）の電子放出素子からなるグループの各電子放出素子を駆動するための駆動信号を補正するための複数の補正値を用いて代表値を求める第２の回路と、
前記代表値を記憶する記憶部と、
前記グループの各電子放出素子を駆動するための駆動信号を前記代表値を用いて補正する第３の回路と、を有し、
第１の駆動信号を補正するための補正値は、第３の駆動信号に依存し、かつ、前記Ｎ個の電子放出素子を同じ駆動信号で駆動した場合に第５の発光領域の輝度と第１の発光領域の輝度との差を補償できる補正値であり、
第２の駆動信号を補正するための補正値は、第４の駆動信号に依存し、かつ、前記Ｎ個の電子放出素子を同じ駆動信号で駆動した場合に第５の発光領域の輝度と第２の発光領域の輝度との差を補償できる補正値であること
を特徴とする画像表示装置。
【請求項２】
第１乃至第Ｎ（Ｎは４以上の整数）の電子放出素子と、
第１乃至第Ｎの電子放出素子を駆動するための第１乃至第Ｎの駆動信号をそれぞれ補正し出力する駆動回路と、
第１乃至第Ｎの発光領域と、を有する画像表示装置において、
第Ｋ（Ｋは１以上Ｎ以下の整数）の発光領域は、第Ｋの電子放出素子を駆動すると主に発光する発光領域であり、
第１の電子放出素子と第３の電子放出素子との距離は、第１の電子放出素子を駆動すると発光する発光領域のうち第１の発光領域から最も離れた発光領域と、第１の発光領域と、の距離以下であり、
第２の電子放出素子と第４の電子放出素子との距離は、第２の電子放出素子を駆動すると発光する発光領域のうち第２の発光領域から最も離れた発光領域と、第２の発光領域と、の距離以下であり、
前記駆動回路は補正回路を有し、
該補正回路は、
前記駆動信号を補正するための補正値を求める第１の回路と、
第１及び第２の電子放出素子を含む近接するＭ個（Ｍは２以上Ｎ未満の整数）の電子放出素子からなるグループの電子放出素子を駆動するための駆動信号を補正するための複数の補正値を用いて代表値を求める第２の回路と、
前記代表値を記憶する記憶部と、
前記グループの各電子放出素子を駆動するための駆動信号を前記代表値を用いて補正する第３の回路と、を有し、
第１の駆動信号を補正するための補正値は、第１の電子放出素子を駆動せず第３の電子放出素子を駆動した場合に生ずる第１の発光領域の輝度を補償できる補正値であり、
第２の駆動信号を補正するための補正値は、第２の電子放出素子を駆動せず第４の電子放出素子を駆動した場合に生ずる第２の発光領域の輝度を補償できる補正値であること
を特徴とする画像表示装置。
【請求項３】
前記画像表示装置は、スペーサを有し、
第１の電子放出素子と第２の電子放出素子とは前記スペーサに対して同じ側に位置すること
を特徴とする請求項２に記載の画像表示装置。
【請求項４】
前記画像表示装置は、スペーサを有し、
第１の電子放出素子と前記スペーサとの距離と第２の電子放出素子と前記スペーサとの距離が等しいこと
を特徴とする請求項２に記載の画像表示装置。
【請求項５】
前記スペーサは板状のスペーサであり、
第１及び第２の電子放出素子は、前記スペーサと平行方向に配置されること
を特徴とする請求項１又は３に記載の画像表示装置。
【請求項６】
第１の電子放出素子と前記スペーサとの距離と第２の電子放出素子と前記スペーサとの距離とが等しいこと
を特徴とする請求項１に記載の画像表示装置。
【請求項７】
前記補正回路は、選択部を有し、
該選択部は、前記代表値を用いて前記グループの各電子放出素子を駆動するための補正された駆動信号または前記補正値よりデータ量の小さい値を用いて前記グループの電子放出素子を駆動するための補正された駆動信号を選択すること
を特徴とする請求項１乃至６のいずれかに記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示装置に関する。
【背景技術】
【０００２】
特許文献１には、電界放出ディスプレイにおけるスペーサの可視性を制御する方法として、スペーサ近傍の第１領域と、スペーサ非近傍の第２領域に領域を定義し、スペーサを視者に対して見えなくするために、スペーサ近傍の第１領域の複数画素によって発生する光の強度レベルに応じて第１領域に伝送する画素データを修正するという画素データ補正方法の記載がされている。
【０００３】
特許文献２には、補正回路が、元画像信号はそのまま第１のメモリに記憶すると共に、補正量の算出は第１のメモリの出力に基づいて行い、算出された補正量は同様に第１のメモリから読み出された元画像信号に対して補正演算を行うことを開示する。
【特許文献１】米国特許第６３０７３２７号公報
【特許文献２】特開２００５−３１６３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
注目画素の明るさを補正するために、近傍の画素のデータを参照して補正値を求める構成においては、大容量のメモリが必要になる。
【０００５】
本願においてはそのメモリ量を削減すること、もしくは必要なメモリ量の増大を抑制しつつ補正の高精度化を図ることを課題とする。
【課題を解決するための手段】
【０００６】
本発明は上記目的を達成するため、第１乃至第Ｎ（Ｎは５以上の整数）の電子放出素子と、スペーサと、第１乃至第Ｎの電子放出素子を駆動するための第１乃至第Ｎの駆動信号をそれぞれ補正し出力する駆動回路と、第１乃至第Ｎの発光領域と、を有する画像表示装置において、第Ｋ（Ｋは１以上Ｎ以下の整数）の発光領域は、第Ｋの電子放出素子を駆動すると主に発光する発光領域であり、第５の電子放出素子と前記スペーサとの距離は、第１の電子放出素子と前記スペーサとの距離よりも大きく、かつ、第２の電子放出素子と前記スペーサとの距離よりも大きく、第１の電子放出素子と第３の電子放出素子とは前記スペーサに対して反対側に位置し、第１の電子放出素子と第３の電子放出素子との距離は、第１の電子放出素子を駆動すると発光する発光領域のうち第１の発光領域から最も離れた発光領域と、第１の発光領域と、の距離以下であり、第２の電子放出素子と第４の電子放出素子とは前記スペーサに対して反対側に位置し、第２の電子放出素子と第４の電子放出素子との距離は、第２の電子放出素子を駆動すると発光する発光領域のうち第２の発光領域から最も離れた発光領域と、第２の発光領域と、の距離以下であり、前記駆動回路は補正回路を有し、該補正回路は、前記駆動信号を補正するための補正値を求める第１の回路と、第１及び第２の電子放出素子を含む近接するＭ個（Ｍは２以上Ｎ未満の整数）の電子放出素子からなるグループの各電子放出素子を駆動するための駆動信号を補正するための複数の補正値を用いて代表値を求める第２の回路と、前記代表値を記憶する記憶部と、前記グループの各電子放出素子を駆動するための駆動信号を前記代表値を用いて補正する第３の回路と、を有し、第１の駆動信号を補正するための補正値は、第３の駆動信号に依存し、かつ、前記Ｎ個の電子放出素子を同じ駆動信号で駆動した場合に第５の発光領域の輝度と第１の発光領域の輝度との差を補償できる補正値であり、第２の駆動信号を補正するための補正値は、第４の駆動信号に依存し、かつ、前記Ｎ個の電子放出素子を同じ駆動信
号で駆動した場合に第５の発光領域の輝度と第２の発光領域の輝度との差を補償できる補正値であることを特徴とする。
【０００７】
また、本発明は、第１乃至第Ｎ（Ｎは４以上の整数）の電子放出素子と、第１乃至第Ｎの電子放出素子を駆動するための第１乃至第Ｎの駆動信号をそれぞれ補正し出力する駆動回路と、第１乃至第Ｎの発光領域と、を有する画像表示装置において、第Ｋ（Ｋは１以上Ｎ以下の整数）の発光領域は、第Ｋの電子放出素子を駆動すると主に発光する発光領域であり、第１の電子放出素子と第３の電子放出素子との距離は、第１の電子放出素子を駆動すると発光する発光領域のうち第１の発光領域から最も離れた発光領域と、第１の発光領域と、の距離以下であり、第２の電子放出素子と第４の電子放出素子との距離は、第２の電子放出素子を駆動すると発光する発光領域のうち第２の発光領域から最も離れた発光領域と、第２の発光領域と、の距離以下であり、駆動回路は補正回路を有し、該補正回路は、前記駆動信号を補正するための補正値を求める第１の回路と、第１及び第２の電子放出素子を含む近接するＭ個（Ｍは２以上Ｎ未満の整数）の電子放出素子からなるグループの電子放出素子を駆動するための駆動信号を補正するための複数の補正値を用いて代表値を求める第２の回路と、代表値を記憶する記憶部と、グループの各電子放出素子を駆動するための駆動信号を代表値を用いて補正する第３の回路と、を有し、第１の駆動信号を補正するための補正値は、第３の電子放出素子を駆動した場合に生ずる第１の発光領域の輝度を補償できる補正値であり、第２の駆動信号を補正するための補正値は、第４の電子放出素子を駆動した場合に生ずる第２の発光領域の輝度を補償できる補正値であることを特徴とする。
【０００８】
ここで、「第Ｋの電子放出素子を駆動すると主に発光する発光領域」とは、第Ｋの電子放出素子から放出された電子が直接照射されることにより発光する発光体（例えば、蛍光体）の領域を意味する。
【発明の効果】
【０００９】
メモリ量を削減すること、もしくは必要なメモリ量の増大抑制しつつ補正の高精度化ができる。
【発明を実施するための最良の形態】
【００１０】
（第１の実施形態）
第１の実施形態について以下説明する。
【００１１】
本実施形態の画像表示装置は、表面伝導型放出素子を用いた表示装置、ＦＥＤなど各方式の表示装置を包含している。本願発明は、クロストークの視覚への悪影響を適切に低減できるので、クロストークの生じる種々の表示装置に適用可能である。例えば、表面伝導型放出素子を用いた表示装置やＦＥＤなどの電子線表示装置では、自発光した輝点輝度によって周辺画素でハレーション発光が生じる可能性があるため本実施形態を適用するのが好ましい。このように近傍の素子間でクロストークが生じ得る画像表示装置において本願発明は特に好適に適用可能である。以下では画像表示装置として表面伝導型放出素子を用いた表示装置の構成を特に好適な形態として説明する。
【００１２】
まず、図２を用いて本実施形態の画像表示装置の構成を示す。
【００１３】
＜１．表示パネル２０＞
表示パネル２０は、薄型の真空容器内に、基板上に多数の電子源（例えば冷陰極素子）を配列してなるマルチ電子源と、電子の照射により画像を形成する画像形成部材（例えば、蛍光体）とを対向して備える。表示パネル２０は、Ｎ個の電子放出素子が行方向配線電極と列方向配線電極により単純マトリクス状に配線されており、列／行電極バイアスによ
り選択された素子から電子が放出される。電子を高圧電圧により加速し蛍光体に衝突させることで発光が得られる。
【００１４】
図１１は、表示パネル２０の構成例を示す図である。図１１に示す電子放出素子としては、例えばエミッタコーンとゲート電極とを組み合わせたスピント型の電子放出素子や、カーボンナノチューブやグラファイトナノファイバーといった炭素繊維を用いた電子放出素子など種々の電子放出素子を用いることができる。複数の電子放出素子４００４を複数の走査信号印加配線４００２と複数の変調信号印加配線４００３にてマトリックス接続した構成を採用している。複数の走査信号印加配線４００２には行選択制御部１７が出力する走査信号が順次に印加される。また複数の変調信号印加配線４００３にはＰＷＭパルス制御部１４が出力する駆動信号がそれぞれ印加される。電子放出素子とそれがマトリックス接続される走査信号印加配線と変調信号印加配線とは基板となるガラス板４００５上に設けられている。
【００１５】
また、本実施形態では発光体として蛍光体４００８を用いている。蛍光体４００８は基板となるガラス板４００６上に設けられている。ガラス板４００６上には、電子放出素子が放出する電子を加速するための加速電極となるメタルバック４００９が設けられている。メタルバック４００９には高圧端子４０１１を介して電源４０１０から加速電位が供給される。ガラス板４００５とガラス板４００６の間に外枠となるガラス枠４００７が位置し、ガラス板４００５とガラス枠４００７間、及びガラス板４００６とガラス枠４００７間はそれぞれ気密に封止され、ガラス板４００５とガラス板４００６とガラス枠４００７によって気密容器が構成されている。該気密容器の内部は真空に保たれている。この気密容器内には板状のスペーサ４０１２が配されている。スペーサ４０１２は気密容器の内部と外部の圧力差によって気密容器がつぶれるのを防いでいる。尚、柱状のスペーサを使用することもできる。
【００１６】
次に、表面伝導型放出素子を用いた表示パネル２０に映像信号を入力し表示するまでの動作を説明する。
【００１７】
＜２．信号処理部１０＞
図２に示す信号処理部１０は入力映像信号Ｓ１に対し表示に好適な信号処理を施し、表示信号Ｓ２（本発明の「駆動信号」に相当）を出力する。尚、図２において信号処理部１０の機能については、本実施形態を説明する上での必要最小限の機能ブロックについて記載している。
【００１８】
＜２．１逆γ補正部１１＞
一般的に、入力映像信号Ｓ１はＣＲＴディスプレイの入力信号−発光特性（γ=２.２）に合わせたガンマ変換と呼ばれる非線形変換（γ=０.４５）が施されて伝送あるいは記録されている。逆γ補正部１１は、その映像信号を、表面伝導型放出素子を用いた表示装置、ＦＥＤ、ＰＤＰなどの入力−発光特性がリニアな画像表示装置に表示する場合に、入力信号に対して、２．２乗などの逆ガンマ変換を施す。
【００１９】
また、逆γ補正部１１への入力映像信号Ｓ１は各色８〜１０ビットで入力されることが多い。しかし、逆γ補正部１１において、非線形な逆ガンマ変換による低階調部の黒つぶれなどを避ける為に、一般的に表示装置の表示性能に応じて１０ビット〜１６ビットにデータ量を増やした変換がされることが多い。
【００２０】
逆γ補正部１１は、表示パネルの輝度とデータとが線形な系にデータを変換し、ハレーション補正部１２に出力する。
【００２１】
＜２．２ハレーション補正部１２＞
ハレーション補正部１２は、表示パネル２０に好適な映像を表示させるための表示信号Ｓ２を出力する。尚、ハレーション補正部１２に関しては以降で詳しく説明する。
【００２２】
＜２．３タイミング制御部１３＞
タイミング制御部１３は、入力映像信号Ｓ１と共に受け渡された同期信号を元に、各ブロックの動作のための各種タイミング信号を生成し出力する。
【００２３】
＜３．ＰＷＭパルス制御部１４＞
ＰＷＭパルス制御部１４は、水平１周期（行選択期間）毎に表示信号Ｓ２を表示パネル２０に適応した駆動信号（本実施形態では、パルス幅変調信号（ＰＷＭ））に変換する。
【００２４】
＜４．駆動電圧制御部１５＞
駆動電圧制御部１５は、表示パネル２０に配置されている素子を駆動する電圧を制御する。
【００２５】
＜５．列配線スイッチ部１６＞
列配線スイッチ部１６は、トランジスタなどのスイッチ手段により構成され、毎水平１周期（行選択期間）ごとに駆動電圧制御部１５からの出力をＰＷＭパルス制御部１４から出力されるＰＷＭパルス期間だけパネル列電極に印加する。
【００２６】
＜６．行選択制御部１７＞
行選択制御部１７は、表示パネル２０上の素子を駆動する行選択パルスを発生する。
【００２７】
＜７．行配線スイッチ部１８＞
行配線スイッチ部１８は、トランジスタなどのスイッチ手段により構成され、行選択制御部１７から出力される行選択パルスに応じた駆動電圧制御部１５の出力を表示パネル２０に出力する。
【００２８】
＜８．高電圧発生部１９＞
高電圧発生部１９は、表示パネル２０に配置されている電子放出素子から放出された電子を蛍光体に衝突させるために加速する加速電圧を発生する。以上により、表示パネル２０が駆動されて映像が表示される。
【００２９】
なお、本実施形態では、信号処理部１０、ＰＷＭパルス制御部１４、駆動電圧制御部１５、列配線スイッチ部１６、行選択制御部１７、行配線スイッチ部１８によって、本発明の駆動回路が構成される。また、ハレーション補正部１２によって、本発明の補正回路が構成される。
【００３０】
＜＜２．２ハレーション補正部１２＞＞
次に、ハレーション補正部１２について図１を用いて説明する。
【００３１】
ここで、図１の説明に入る前に表示パネル２０におけるハレーションとは何かについて説明する。
【００３２】
図３（ａ）は、電子放出素子から放出される電子ビーム（１次電子）を前記発光体に照射して前記発光体を発光させる表示パネルを示す。電子放出素子はリアプレートに形成され、発光体（本実施形態では、赤、青、緑の各色の蛍光体）は該電子放出素子と間隔を空けてフェースプレートに配置されている。
【００３３】
本発明者は、このような表示パネルにおいて色再現性が所望の状態とは異なるという特有の課題が生じることを見出した。具体的な例を挙げると、青の蛍光体にのみ電子を照射して青色の発光を得ようとした場合に、純粋な青ではなく、わずかに他の色すなわち、緑と赤の発光が混ざった発光状態、すなわち、彩度が良くない発光状態になることがわかった。本発明者は研究を重ねた結果、彩度の低下は、電子放出素子が放出する１次電子が、該電子放出素子が対応する発光体（本発明の「電子放出素子を駆動すると主に発光する発光領域」に相当）に入射すると、対応する発光体が輝点発光するだけでなく、周辺の発光体（本発明の「発光領域」に相当）も発光させることを確認した。これは、上記発光体へ入射した一次電子または一次電子に起因する電子が、近接（隣接も含む）の異なる色の発光領域に反射電子（２次電子）として入射することで周辺の発光体も発光させることによって生じていると考えられる。この反射電子による近接（隣接も含む）の発光体における発光を本明細書ではハレーションと呼んでいる。近傍の画素間で発生するクロストークの一例である。表面伝導型放出素子を用いた表示パネル（以下の実施形態に示す構成）においては、図３（ｂ）に示すようにある蛍光体に電子が照射されるとその画素を中心にハレーションによる円形発光（発光量としての輝度で表現すると輝点を中心とした円柱形に分布）が起きることが分かった。図３（ａ）及び図４（ａ）は、蛍光体はライン方向にＲＧＢ交互に配列されている「横ストライプ」を示している。しかし、これは説明を分かりやすくするためであり、実際は水平方向にＲＧＢ交互に配列されている「縦ストライプ」の構成を採用している。
【００３４】
このハレーションの及ぶ円形領域の半径がａ画素であれば、後ほど詳しく説明するハレーション補正処理のための画素参照範囲として２ａ＋１タップの２次元フィルタが必要になる。更に、前記ハレーションの及ぶ領域の半径は、蛍光体が配置されているフェースプレートと電子源が配置されているリアプレートとの間隔、画素サイズなどによって一意に決まることが分かった。従って、フェースプレートとリアプレートの間隔がわかっていれば、フィルタタップ数は一意に決まる。
【００３５】
このハレーションの及ぶ円形領域の半径の求め方の例を以下に説明する。まず、ある１画素のみ発光させそれ以外の画素は発光させないような駆動信号を入力する。このとき、ハレーションの影響により発光させる画素以外の画素もわずかに発光する。これは表示パネルの外部に輝度測定器を設けることにより測定が可能である。このように測定したハレーションの影響が及ぶ範囲の大きさと１画素の大きさから、ハレーションの及ぶ円形領域の半径を求めることが出来る。
【００３６】
なお、ここではハレーションの及ぶ円形領域の半径は画素数を基準として求めたが、ハレーションの及ぶ円形領域の半径の基準はこれに限られるものではない。１つの画素がＲＧＢの３つの副画素（サブピクセル）から構成される場合に、サブピクセルの数やそれに対応する電子放出素子の数を基準としてハレーションの及ぶ円形領域の半径を求め、本実施形態を適用できる。
【００３７】
本実施形態ではａ＝５画素であるとして、１１タップフィルタを用いる。つまり、近接（隣接も含む）の電子放出素子の駆動に起因する輝点に対するハレーションの影響度を考慮する為には、図５に示したように１１画素×１１ラインのデータ参照を行えばよいことが分かる。すなわち、補正の対象となる画素である注目画素（本発明の「第１の電子放出素子」、「第２の電子放出素子」を副画素として含む画素に相当）を基準位置とし、その近傍にあって、クロストーク補正のために参照が必要な画素（本発明の「第３の電子放出素子」、「第４の電子放出素子」を副画素として含む画素に相当）に対応するデータを参照する。換言すれば、本発明の第１（第２）の電子放出素子と第３（第４）の電子放出素子との距離は、第１の電子放出素子を駆動すると発光する発光領域のうち第１の発光領域
から最も離れた発光領域と第１の発光領域との距離以下であるといえる。ここでは注目画素を中心として、直径が１１×画素ピッチの円内に位置する画素であり、これらの画素はいずれも注目画素との距離が、各素子の駆動が注目画素の明るさを増加させるという条件を満たす距離になっている。参照範囲はこれらの画素を包含する範囲である。なお参照が必要な画素を含む範囲は、表示装置の構成に応じて適宜設定できる。
【００３８】
図３は反射電子の反射軌道にスペーサのような遮蔽部材がない場合（スペーサ非近傍）を示し、図４はスペーサのような遮蔽部材がある場合（スペーサ近傍）を示す。図４（ａ）に示すように、反射電子（２次電子）がスペーサにより遮断されてしまうと、スペーサの反対側の画素でハレーション強度が軽減する。よって、スペーサの最近接の電子放出素子から電子ビーム（１次電子）が放出された場合のハレーションの影響範囲は図４（ｂ）のように半円発光となってしまうことが分かった。以上の動作は、１素子からの発光時を例にして説明したハレーションの発生メカニズムである。
【００３９】
本実施形態で用いた表示パネル２０には、対面したフェースプレートとリアプレートを支えるために、水平方向に伸びる複数の長尺な板状の形状を持つスペーサが、垂直ライン方向に数十ラインおきに実装されている。そして、例えば、Ｎ個の電子放出素子を同じ駆動信号で駆動した場合のように全面同色点灯をした場合、上述したハレーションによりスペーサ近傍とスペーサ非近傍の異なる領域間でハレーション量の違いが生じる。これにより、スペーサ近傍付近は色純度が変化する『スペーサむら』という特有の課題が生じてしまうことが確認された。尚、柱状のスペーサについても『スペーサむら』が発生する。
【００４０】
スペーサむらの違いは表示画像の点灯パターンにより異なる。例えば、全面青を点灯した場合、図８（ａ）に示したように、青の発光輝度にハレーション輝度が付加される。このハレーション輝度は、入力された画像データによる所定の発光領域の発光に対して、その所定の発光領域以外の発光領域を有する電子放出素子の駆動に起因する変化量（ハレーション輝度）を意味する。スペーサ近傍はスペーサからの距離に依存して、反射電子の遮断量が段階的に変わるため、１０ライン程度の幅の段階的なくさび状の色純度の変化が視認される。このくさび状の輝度の落ち込みが、ハレーション輝度のうちスペーサ（部材）によって減じられる量である。ここで、同図中のスペーサ非近傍の画素を構成する電子放出素子が本発明の「第５の電子放出素子」に相当するものである。換言すれば、本発明の第５の電子放出素子とスペーサとの距離は、第１（第２）の電子放出素子とスペーサとの距離よりも大きい。
【００４１】
なお所定の発光領域の発光の量としては、輝度を用いることができる。ただし、所定の水平ラインの発光領域に対して、異なる水平ラインの素子からのハレーションも考慮するのが望ましい。従って、所定の発光領域の発光の量としては、具体的には、所定期間（1
フレーム期間、1垂直走査期間）における該発光領域の輝度の積分値を採用すればよい。 
本発明者は鋭意努力の末、前述したスペーサむらを引き起こす要因を考慮し、表示パネルの画質を改善できる新規な画像表示装置の構成及び駆動信号の補正方法を見出した。以下では画像表示装置及び駆動信号の補正方法の具体的な例について図１を用いて説明する。
【００４２】
元画像データ（Ｒｉｎ，Ｇｉｎ，Ｂｉｎ）は、図２に示す逆γ補正部１１からの出力であり、各ｎビットで入力されるとする。上述したようにハレーションの影響範囲を考慮した補正を行うために、１１×１１タップフィルタが必要であり、演算処理を行うためには、最低限１１ラインメモリが必要となる。この例で補正に必要なラインメモリ量を見積ると、
【００４３】
【数１】
2007199684.tif 000003
で表される。
【００４４】
例えば、水平画素数＝１９２０画素、ｎ＝１６ビットの高階調表示を行う場合は、補正用ラインメモリ容量＝１９２０×１６×３×１１＝１０１４ｋbitと膨大な量になる。こ
のような量の演算用メモリを信号処理用のＬＳＩにそのまま実装すること、ダイサイズが大きくなりチップコストが大幅に上がる。
【００４５】
次に、本実施形態における上記補正用ラインメモリ容量を削減可能な構成について図１を用いて説明する。
【００４６】
＜間引き処理部１＞
間引き処理部１は、元画像データを減じて第１のメモリ２に受け渡す処理を行う。元画像データを減じる方法として２つの例を説明する。１つ目は、演算用データの参照ビット数を削減する方法である。演算用データの参照は、元画像データのｎビットの上位ｍビット（ｎ＞ｍ）とし、ｍ値はハレーション補正の演算精度が低下しない誤差率に収めるように決定する。ハレーション補正の場合は、前述した逆γ補正部１１の出力がｎ＝１２ビット〜１６ビットの場合、ｍ＝８ビットまで参照ビット数を削減できることが実験で明らかになっている。この理由は、ハレーション量は、参照画素の総点灯量にある一定の微小な係数を掛けて算出するため、この微小な係数に依存して参照画素の分解能が決定することによる。２つ目は、上述したハレーションの影響範囲をＲＧＢ素子単位ではなくピクセル単位として近似する方法である。具体的には、Pixel（ｍ＋２ビット） ＝ Ｒ（ｍビット
）＋Ｇ（ｍビット）＋Ｂ（ｍビット） のように、各ＲＧＢ各素子単位の点灯量を加算し
画素単位の総点灯量として代表させる。この２つの元画像データを減じる方法によって、式１のラインメモリ容量の削減率＝（ｍ／ｎ）×（（ｍ＋２）／３ｍ）
＝（８／１６）×（１０／２４）＝  ０．２１
となる。１０１４ｋbitの２１％の２１３ｋbitまで補正精度を低下させることなく、第１のメモリ２の容量を削減することができる。
【００４７】
＜第１のメモリ２＞
第１のメモリ２は、１１ラインメモリで構成される。第１のメモリ２は、間引き処理部１により間引きされた元画像データをライン単位で順次書き込む。１１ライン分のデータが格納された時点で演算参照のために第１のメモリ２から１１画素×１１ラインのデータが同時に読み出される。第１のメモリ２は、このように同時読み出しができる構成が望まれるため、ＳＲＡＭ構成でラインメモリを構成することが好適である。そのためには、ＡＳＩＣ、或いは、ＦＰＧＡなどのＬＳＩ内部のＲＡＭを用いることが好ましい。尚、１１画素×１１ラインのデータの読み出しは、行方向（列方向）に１画素ずつ移動して元画像データに対して行なわれる。
【００４８】
＜復元部３＞
復元部３は、第１のメモリ２から同時に読み出された１１画素×１１ラインデータを間引き処理部１で減じた分を２ｎ−ｍ倍にすることでデータ量を復元する。
【００４９】
＜選択的加算部４＞
始めに、選択的加算部４は、１１画素×１１ラインデータを、注目画素（輝点）に対して反射電子（２次電子）が影響を及ぼす周辺画素の情報を示すハレーションマスクパターン（図５）でマスクする。（マスク領域の画素量は０となる。）次に、選択的加算部４は、周囲の画素からの反射電子のスペーサにより遮断された分のみを選択的にスペーサ近傍
の注目画素の遮断量に関係する総点灯量として加算する。具体的には、選択的加算部４は、ＳＰＤ値に基づき１１画素×１１ラインデータの注目画素がスペーサ近傍にあるかどうかを判断することにより遮断量に関係する総点灯量を求める。ＳＰＤ値について、以下説明する。尚、選択的加算部４は、柱状のスペーサにより遮断された分のみを選択的にスペーサ近傍の注目画素の遮断量に関係する総点灯量として加算するように構成することもできる。
【００５０】
＜スペーサ位置情報生成部５＞
スペーサ位置情報生成部５は、（ｉ）タイミング制御部１３より受け取ったタイミング制御信号と（ｉｉ）スペーサ位置情報を元に注目画素とスペーサとの位置関係を示すＳＰＤ値（Spacer Distance）を生成する。スペーサ近傍の注目画素における遮断された反射
電子に対応する画素は図６のようにＳＰＤ値により１０パターンある。各パターンに１〜１０のＳＰＤ値が割り当てられている。同図から分かるように、本発明の「第１の電子放出素子」と「第３の電子放出素子」とはスペーサに対して反対側に位置している。同様に、本発明の「第２の電子放出素子」と「第４の電子放出素子」とはスペーサに対して反対側に位置している。遮断量に関係する総点灯量は、ＳＰＤ値に応じてグレーで示した画素を選択し、これらの画素の値をすべて加算することで求めることができる。なお、１画素は赤（Ｒ）、緑（Ｇ）、青（Ｂ）の発光領域を有している。入力信号は１画素に対応するＲ信号、Ｇ信号、Ｂ信号としてそれぞれ入力される構成を採用している。選択的加算部４は、各色毎に遮断量に関係するデータの積算を行い、ＲＧＢの各色の該積算の結果の和を算出し出力する。スペーサの非近傍に対しては、反射電子のスペーサによる遮断は起きないため、加算結果は０とすればよい。
【００５１】
＜係数乗算部６＞
係数乗算部６は、加算結果のうち何％が遮断されたハレーション分になるかを示す係数（ハレーションゲイン値）を、加算結果に乗算して、補正値を算出する。係数は通常０と１の間の値を取る。補正値は、実際のパネルにおいては参照画素の輝点の輝度の０.０３
％以下程度の値である。係数乗算部６により算出した補正値は、第２のメモリ７に格納される。なお、係数乗算部６により補正値を算出するまでの回路が本発明の「第１の回路」に相当する。
【００５２】
＜第２のメモリ７＞
第２のメモリ７（本発明の「記憶部」に相当）は、第１のメモリ２を経由していない元画像データの所定の画素位置に対応させるべくタイミング調整をするために、算出した補正値を、記憶する。本実施形態では１フレーム遅延を行うため、第２のメモリ７は後述する代表値を格納するフレームバッファとなる。即ち、第２のメモリ７はタイミング調整バッファとして機能するので、外付けのＤＲＡＭなどの安価なデバイスを用いることが好ましい。
【００５３】
＜補正演算部８＞
補正演算部８（本発明の「第３の回路」に相当）は、第２のメモリ７から１フレーム後に補正値を読み出す。補正演算部８は、
Rout = Rin ＋ 補正値、Gout = Gin ＋ 補正値、Bout = Bin ＋ 補正値
のように各元画像データＲｉｎ，Ｇｉｎ，Ｂｉｎに各補正値を加算演算して補正データＲｏｕｔ，Ｇｏｕｔ，Ｂｏｕｔを出力する。
【００５４】
以上説明したように、補正精度を落とさずにコスト低減が図れるように、補正演算を第１のメモリと第２のメモリのように分離した構成で行う方式を説明した。以上のような方法を用いることで、補正値を１フレーム遅延後に反映させることによる弊害が懸念されるが、実験では視認されず良好な補正結果を得ることができた。この理由は、通常の映像は
フレーム間に相関性があり、１フレーム遅延での相違は検知できないケースが多いと考えられる。仮に、フレーム相関性が弱い映像（例えば、黒い背景に白い矩形領域が１フレーム単位で移動する映像など）が来た場合でも視認されず良好な補正結果を得ることができた。これは、ハレーションの補正量は前述した通りに輝点の輝度の０.０３％程度と小さ
いため補正誤差としての輝度変化に関して人間の目の検知限界（以下、「検知限」という）を超えているためであると考えられる。これにより、図８（ａ） に示した補正前に生
じたスペーサ近傍の色純度の段階的な変化は、スペーサ近傍に遮断された反射電子分のハレーションの補正量が加算され、補正される。補正後は、図８（ｂ） に示したように、
画面全体としてスペーサ非近傍と近傍の色純度の違いが低減し、ハレーションによるスペーサむらを解消できる。
【００５５】
すなわち、本発明における補正回路は、スペーサ非近傍の画素（本発明の「第５の電子放出素子」により構成される画素）の輝度とスペーサ近傍の画素（本発明の「第１の電子放出素子」を副画素として含む画素、「第２の電子放出素子」を副画素として含む画素、「第１及び第２の電子放出素子」を副画素として含む画素）の輝度との差を補償する補正を行うものである。なお、図８に示す本実施形態のように複数のスペーサを備える場合における「第５の電子放出素子」とスペーサＳＰ（ｎ）との距離は、補正の対象となる画素である注目画素とスペーサＳＰ（ｎ）との距離よりも大きく、かつ、「第５の電子放出素子」とスペーサＳＰ（ｎ＋１）との距離よりも小さい。
【００５６】
ここで、上記の補正方法における補正分解能の問題点について考慮する。一般的には、補正性能は、表示装置の表示性能（階調性能）により上限が決まるが、表示性能が例えば１０ビットから１６ビットのように向上すれば、補正性能もそれに応じて向上させなければならない。しかしながら、補正値のデータ量も増大するために、本実施形態のように処理系にメモリデバイスがある場合は、性能が制限される弊害が生じる。本実施形態では、第２のメモリ７は、外付けのＤＲＡＭなどの安価なデバイスを選択することが好適であるが、汎用品であるためメモリの転送帯域に制限がある。何故ならば、メモリデバイスの帯域は、データ８ビット幅の整数倍で拡張されることが一般的であるためである。例えば、第２のメモリ７にデータ幅３２ビット、クロック１３３ＭＨｚの安価なＳＤＲＡＭ１個の構成を選択した場合を例にとると、
メモリの転送帯域＝１３３ＭＨｚ×３２ビット×効率８０％＝３４０４Ｍｂｐｓ
となる。
【００５７】
一方、ＦＨＤ（１０８０ｐ、６０Ｈｚ、ドットクロック１４０ＭＨｚ）のビデオレートで上記補正処理を行う場合、
＜ハレーション補正値＝８ビット幅の場合＞
必要伝送帯域  ＝７４．２５ＭＨz×２×８ビット×２（リード/ライト）
＝２３７６Ｍｂｐｓ
＜ハレーション補正値＝１６ビット幅の場合＞
必要伝送帯域  ＝７４．２５ＭＨz×２×１６ビット×２（リード/ライト）
＝４７５２Ｍｂｐｓ
となる。このことから、８ビット幅の場合は、ＳＤＲＡＭ１個で構成可能であるが、１６ビット幅の場合は、ＳＤＲＡＭ２個必要となり、コストも２倍になることが一例として概算できる。
【００５８】
図７は、駆動デューティ（duty）を変化させたときのスペーサ近接に応じた補正性能の関係を示すグラフである。図７は、横軸に駆動デューティ、縦軸に相対誤差とし、スペーサからの近接度（第１近接から第５近接）に応じた補正性能を表している。
【００５９】
ここで、駆動デューティとは、図５に示した注目画素（輝点）に対してハレーション補
正へ影響を及ぼす参照画素レベルにおいて、現状の点灯画素レベルの総和における全白点灯時の総和に対する比であり、具体的には以下の式２で表される。
【００６０】
【数２】
2007199684.tif 000004
【００６１】
つまり、駆動デューティは、全面白点灯時は１であり、全面単色ＲＧＢ点灯時は１/３
になる。そして、相対誤差とは、理想的な演算結果と丸めの誤差を含んだＮビット演算結果との誤差であり、具体的には以下の式３で表される。
【００６２】
【数３】
2007199684.tif 000005
【００６３】
図７によると、スペーサの最近接（第１近接）から第５近接へと離れるに従い、また、階調レベルが明部から暗部になるほど（駆動デューティが低下するほど）補正性能は低下していくことが分かる。
【００６４】
図７（ａ）は、ハレーション補正値を８ビット幅（１２ビット精度相当）とした場合についての補正性能を示している。実際のパネルでの補正後のスペーサむらを認識できない限界（検知限）は、主観評価を行った実験より１/４駆動デューティ位がしきい値である
ことが分かっているため、図７（ａ）との結果と良く一致する。注目画素がスペーサから一番離れた第５近接（図６のＳＰＤ=１と１０）に関しては、相対誤差が１/２駆動デューティより低下する（暗部になる）ほど、相対誤差が大きくなる。しかし、遮断の影響量がかなり小さいため、実際には補正後のスペーサむらを認識できない（「検知限」を超えている）。
【００６５】
図７（ｂ）は、ハレーション補正値を１６ビット幅（１６ビット精度相当）とした場合についての補正性能を示している。
【００６６】
８ビット幅での上記結果より、１６ビット幅での補正性能は、第１近接から第４近接までを考慮すると１/６４駆動デューティまで補正性能レンジが１６倍拡大できることが分
かる。これは、本実施形態では、８ビット幅で１２ビット精度、１６ビット幅で１６ビット精度の補正データを表現したことによるものである。しかしながら、以上の結果をそのまま受けて１６ビット幅で補正処理を行うと、コストと補正性能の両立が困難になる。
【００６７】
そこで本実施形態では、コストを変えずに補正性能のみ向上させる方法について、図９を参照して以下説明する。
【００６８】
＜補正値の平均化＞
図９は、隣接画素間で補正値を平均化するハレーション補正方式を説明するための図である。図９には、図１に示すブロック図に対して、第２のメモリ７の前後に、データ平均化部３０とデータ復元部３１を追加してある。
【００６９】
＜データ平均化部３０＞
データ平均化部３０（本発明の「第２の回路」に相当）では、ハレーション補正値を、スペーサと平行方向の隣接画素グループ（２つの隣接画素）の補正値を平均化した値（代
表値）で代表させる１/２のデータ間引きを行う。このとき、第２のメモリ７には１６ビ
ット幅の補正値を格納する。ハレーションむらは空間周波数の低い画像（全面同色点灯画像など）で顕著に目立つという傾向があるため、隣接画素間で補正値を間引いても補正精度はさほど低下しない。
【００７０】
図９は、隣接画素の補正値Ａ、Ｂを平均化し、代表値として補正値Ｃを作成した例を示す。これにより、メモリの必要帯域を増やすことなく（コストアップすることなく）、倍精度の補正分解能を確保することが可能になる。
【００７１】
＜データ復元部３１＞
データ復元部３１は、第２のメモリ７から補正値Ｃを読み出し、隣接画素グループ内の画素は同一の補正値Ｃを用いる復元を行う。データ復元部３１は、補正演算部８に復元した２つの補正値Ｃを渡す。（図９は、隣接画素の補正値はどちらもＣを用いた例を示す。）特に本実施形態では、水平方向に長尺な板状の形状を持つスペーサが配置されている。
【００７２】
隣接画素グループの選び方は、本実施形態のようなスペーサと平行方向に隣接する２個の画素に限られるものではない。他の例としては、スペーサと平行方向に隣接するａ個（ａ≧２）の画素、スペーサと垂直方向に隣接するｂ個（ｂ≧２）の画素、スペーサと平行方向に隣接するａ個（ａ≧２）の画素と垂直方向に隣接するｂ個（ｂ≧２）の画素のａ×ｂ個の画素、等が考えられる。更に、スペーサと垂直方向に隣接する複数の画素を隣接画素グループとする場合には、隣接画素グループを構成する画素がスペーサに対して反対側に位置してもよい。
【００７３】
ここで、垂直方向よりも平行方向の方が、空間周波数の低い画像のハレーション補正量分布の変化量が少ないため、平行方向に隣接する画素間の平均化は特に好適な手法となる。その中でも、特に本実施形態のようにスペーサに平行な方向に隣接する２個の画素を隣接画素グループとすることが好ましい。
【００７４】
また、隣接グループにおいてスペーサからの距離が等しい画素（第１の電子放出素子、第２の電子放出素子）について、参照画素の数は等しくなる。参照画素の数が等しいと補正値（Ａ，Ｂ）の値が近くなりやすいため、代表値（補正値Ｃ）は補正値（Ａ，Ｂ）の値に近くなる。
【００７５】
垂直方向に長尺な板状の形状を持つスペーサが配置されている場合は、同様な考え方で、垂直方向に隣接する画素間の平均化を行えば良い。
【００７６】
補正値のデータ間引きについて、本実施形態では隣接画素グループを
【００７７】
【数４】
2007199684.tif 000006
のように、２画素単位で加算平均により平均化する例を示したが、条件によっては、
【００７８】
【数５】
2007199684.tif 000007
のように、画素間に加重平均により平均化を行っても良い。ここでαを０又は１にした場合は、隣接画素グループ内の一方の画素の補正値によって隣接画素グループ内の全ての画
素の補正を行うことを意味する。この場合も２個の補正値（Ａ，Ｂ）を用いて代表値（補正値Ｃ）を求めるものに含まれる。
【００７９】
更には、表示パネル２０のハレーション量が、本実施形態のハレーション量より１/２
以下まで減少する表示パネルを使用する場合は、ハレーションによる影響量も１/２以下
に低減することが予測できる。そのため、隣接画素グループを２画素ではなく、３画素以上にしてもよい。例えば、４画素単位まで拡張して
【００８０】
【数６】
2007199684.tif 000008
のように、１/４のデータ間引きを行っても良い。その場合は、補正性能レンジは倍の１/１２８まで拡大することが可能になる。
【００８１】
上述のように、本実施形態では、信号処理分解能の向上に対しても、補正値を格納するメモリの帯域を増やすことなく、ハレーション補正精度を向上できる。また、式４〜式６のいずれかの式を採用した場合と同等の効果が得られるのであれば、いずれかの式に類似した式を採用しても良い。
【００８２】
すなわち、隣接画素グループの各電子放出素子を駆動するための駆動信号の補正値を用いて代表値を求める構成であれば、代表値を上述した式とは異なる方法で求めた場合であっても、本発明の効果が得られる。なお、本実施形態においては、隣接画素グループ内の複数の補正値を用いて代表値を求める構成を開示したが、本発明は画素単位に限定されるものではない。すなわち、近接する複数の副画素からなるグループ内の複数の補正値を用いて代表値を求める構成であっても、本発明の効果が得られる。
【００８３】
（第２の実施形態）
第１の実施形態では明部も暗部も一律に倍精度（１６ビット精度相当）で補正する方法について説明した。一方、上述したように１/４駆動デューティ位〜１駆動デューティの
範囲（明部）では、補正後のスペーサむらを認識できない（「検知限」を超えている）という実験結果がある。そこで、本実施形態では、明部のみ水平方向の補正分解能を単精度で補正する形態も考えられるため、以下にその構成について説明する。
【００８４】
考え方としては、上記実施形態のように倍精度での補正処理に固定するのではなく、駆動デューティに応じて適応的に倍精度、単精度（１２ビット精度相当）いずれかの補正方法を適用することで、それぞれの長所を取り入れることにある。
【００８５】
例えば、図７において駆動デューティが１/４以上（明部）のときは、図７（ａ）のよ
うに単精度で補正し、それ以下では図７（ｂ）のように倍精度にすれば、明部での水平方向の補正分解能を維持し、暗部まで精度良く補正することが可能になる。
【００８６】
具体的な方法について図１０を参照して説明する。
【００８７】
倍精度化部３２は第１の実施形態の方法を用いて２画素単位で倍精度化する系である。すなわち、倍精度化部３２は、上述した実施形態における隣接画素グループの各電子放出素子を駆動するための駆動信号を補正するために代表値（補正値Ｃ）を求める。また、単精度化部３３はデータ量を削減して１画素単位で単精度化する系である。すなわち、単精度化部３３は、係数乗算部６から出力された補正値よりデータ量の小さい値を求める。そして、係数乗算部６から出力された補正値は、倍精度化部３２と、単精度化部３３との２つの系でそれぞれ処理される。
【００８８】
駆動デューティ検知部３４は、しきい値と係数乗算部６から出力された補正値とを比較して単精度と倍精度とを切り換えるための制御信号（０または１）を出力する比較部である。係数乗算部６から出力された補正値は駆動デューティ値と等価なものとして扱うことができるため、本実施形態では駆動デューティ値ではなく補正値をそのまま使用する。そのため、単純にしきい値は上記の説明から１/４駆動デューティ相当の補正値を設定すれ
ば良い。但し、係数乗算部６から出力される補正値は、図６に示したようにＳＰＤ値により参照量（参照画素の数）が異なるので、駆動デューティ検知部３４は、図１０のグラフのようにＳＰＤ値に応じてしきい値の大きさを可変させるように構成する。
【００８９】
例えば、駆動デューティ検知部３４は、係数乗算部６から出力された補正値としきい値を比較して制御信号を出力する。駆動デューティ検知部３４は、補正値がしきい値以上のとき、単精度化部３３からの出力を選択するための制御信号（１）を出力し、補正値がしきい値より小さいとき、倍精度化部３２からの出力を選択するための制御信号（０）を出力する。
【００９０】
補正データ選択部３５は、駆動デューティ検知部３４からの制御信号に従って、倍精度化部３２または単精度化部３３からの出力を選択する。
【００９１】
次に、データフォーマット部３６は、第２のメモリ７の帯域に収まるように、格納する補正値のフォーマットを整える。具体的には、図１０に示したように、単精度モード時は、１２ビット精度/１画素で表現し、データレンジも０〜１２０程度で収まる補正値であ
るために、識別ビットを１ビット付加しても８ビット幅に十分に収まる。そのため、補正値（７ビット）＋識別（１ビット）のフォーマットに変換する。一方、倍精度モード時は、１６ビット精度/２画素で表現し、データレンジも０〜１９２０程度で収まる補正値で
ある。そのため、識別ビットを１ビット付加しても１６ビット幅に十分に収まるため、冗長部分（４ビット）＋補正値（１１ビット）＋識別（１ビット）のフォーマットに変換する。このフォーマットで、同様に第２のメモリ７に格納する。
【００９２】
そして、データ復元部３１は、１フレーム後に読み出された補正値をＬＳＢに割り当てられた識別ビット（０または１）を見て、単精度モード（識別ビットが１）の場合は、７ビットの補正値を１６倍し、倍精度モード（識別ビットが０）の場合は、そのまま１１ビットの補正値をそのまま復元する。この復元された補正値は、補正演算部８にて元画像データに加算される。
【００９３】
以上説明したように、駆動デューティに応じて補正精度を適応的に切り換える補正方法を用いることで、明部での水平方向の補正分解能を維持しながら、暗部まで精度良く補正することが可能になる。
【００９４】
（第３の実施形態）
以上述べた実施形態では、補正対象画素の近傍に位置する画素が補正対象画素の明るさに対して与え得る明るさの増分のうち、スペーサによって遮蔽される分に相当する補正値を演算する構成を示した。該演算により得られた補正値は補正対象データを大きくするように補正対象データに対して演算される。これにより、スペーサの近傍にある画素において、あたかも近傍にスペーサがないようにハレーションによる明るさの増分が擬似的に付与される。
【００９５】
一方本実施形態では、補正対象画素（本発明の「第１の電子放出素子」、「第２の電子放出素子」を副画素として含む画素に相当）の近傍に位置する画素（本発明の「第３の電子放出素子」、「第４の電子放出素子」を副画素として含む画素に相当）が補正対象画素
の明るさに対して与える明るさの増分に相当する補正値を演算する構成とする。ここでは、得られた補正値によって、補正対象画素の明るさを、近傍に位置する画素によって補正対象画素に与えられる明るさの分減少させるように補正を行う。すなわち、第１（第２）の駆動信号の補正値は、第３（第４）の電子放出素子を駆動した場合に生ずる第１（第２）の発光領域の輝度を補償する補正値である。
【００９６】
本実施形態のハレーション補正部の構成は上記実施形態のものと同じである。ただし、選択的加算部４及び補正演算部８の動作が上記実施形態とは異なる。
【００９７】
補正対象画素がスペーサから充分に離れている場合、スペーサ近傍に位置する場合とでそれぞれ以下のように制御する。
【００９８】
・スペーサから充分にはなれている場合
補正対象画素に対してハレーションによる影響を及ぼし得る画素(近傍画素)と、補正対象画素との間にスペーサがなければ、その補正対象画素に対してはスペーサによるハレーションを遮蔽する作用は影響しない。従って、選択的加算部４において駆動ライン上の近傍画素のデータをすべて積算して出力する。
【００９９】
・スペーサ近傍
スペーサ近傍では、近傍画素のうち、スペーサに対して補正対象画素と同じ側に位置する駆動ライン上の近傍画素のデータのみを加算する。
【０１００】
以上のようにして得られた積算値を用いて上記実施形態と同様に補正値を算出する。
【０１０１】
本実施形態は、ハレーションによって生じる輝度増分を、補正によって減少させる構成であるため、補正演算部８では補正対象データから補正値を減算する処理を行う。これによりハレーションがあたかも発生しない表示装置のような表示を行うことができる。
【０１０２】
なお以上から明らかなようにこの形態はスペーサを用いない構成においても適用できる。スペーサもしくはスペーサに相当する部材を用いない表示パネルであれば上述のスペーサから充分に離れている場合の処理を全領域で行えばよい。
【０１０３】
また、本実施形態と第２の実施形態とを組み合わせることも出来る。
【０１０４】
ここでは表面伝導型放出素子を用いた表示装置の例を挙げているが、その他のＦＥＤなどの電子線表示装置においてもここでハレーションとして説明しているようなクロストークが発生しうる。
【図面の簡単な説明】
【０１０５】
【図１】本発明に係わるハレーション補正部のブロック図。
【図２】本発明に係わる表面伝導型放出素子を用いた表示装置のブロック図。
【図３】スペーサ非近傍でのハレーション発生メカニズムの説明図。
【図４】スペーサ近傍でのハレーション発生メカニズムの説明図。
【図５】１１×１１のハレーションマスクパターン図。
【図６】注目画素とスペーサとの距離に応じて反射電子が遮断される画素領域の対応図。
【図７】駆動デューティを変化させたときのスペーサ近接に応じた補正性能の関係を示すグラフ。
【図８】加算によるハレーション補正のイメージ図。
【図９】隣接画素間で補正値を平均化するハレーション補正方式の説明図。
【図１０】駆動デューティに応じて補正精度を切り換えたハレーション補正方式の説明図。
【図１１】表示パネル２０の構成例を示す図。
【符号の説明】
【０１０６】
１  間引き処理部
２  第１のメモリ
３  復元部
４  選択的加算部
５  スペーサ位置情報生成部
６  係数乗算部
７  第２のメモリ
８  補正演算部
３０  データ平均化部
３１  データ復元部
３２  倍精度化部
３３  単精度化部
３４  駆動duty検知部
３５  補正値選択部
３６  データフォーマット部
４０１２  スペーサ
【図１】
2007199684.tif 000009
【図２】
2007199684.tif 000010
【図３】
2007199684.tif 000011
【図４】
2007199684.tif 000012
【図５】
2007199684.tif 000013
【図６】
2007199684.tif 000014
【図７】
2007199684.tif 000015
【図８】
2007199684.tif 000016
【図９】
2007199684.tif 000017
【図１０】
2007199684.tif 000018
【図１１】
2007199684.tif 000019