(57)【要約】【課題】回路規模を小さくし、コストを低減することを課題とする。【解決手段】ディスク状記録媒体から検出された再生信号を用いて、再生信号に同期したクロックを生成する第１のクロック生成手段（１０２〜１１３）と、ディスク状記録媒体上に形成されたウォブル周期に対応する周波数を含むウォブル信号を用いて、ウォブル周期に対応する周波数を有するクロックを生成する第２のクロック生成手段（１１９〜１２５）と、第２のクロック生成手段により生成されたクロックに基づいて、ウォブル信号に重畳されているアドレス情報を検出するアドレス検出手段（１２６〜１３４）とを有する再生装置が提供される。再生時には、第１のクロック生成手段と第２のクロック生成手段とを同時に動作させる。【選択図】図１
2007164949.tif 000002
【特許請求の範囲】
【請求項１】
ディスク状記録媒体から検出された再生信号を用いて、前記再生信号に同期したクロックを生成する第１のクロック生成手段と、
前記ディスク状記録媒体上に形成されたウォブル周期に対応する周波数を含むウォブル信号を用いて、前記ウォブル周期に対応する周波数を有するクロックを生成する第２のクロック生成手段と、
前記第２のクロック生成手段により生成されたクロックに基づいて、前記ウォブル信号に重畳されているアドレス情報を検出するアドレス検出手段とを有し、
前記第１のクロック生成手段は、
前記第１のクロックと前記再生信号との位相差を検出する第１の位相差検出手段と、
前記第１の位相差検出手段により検出される位相差に基づき、正弦波信号を生成する第１の正弦波信号生成手段とを有し、
前記第２のクロック生成手段は、
前記第２のクロックと前記ウォブル信号との位相差を検出する第２の位相差検出手段と、
前記第２の位相差検出手段により検出される位相差に基づき、正弦波信号を生成する第２の正弦波信号生成手段とを有し、
再生時には、前記第１のクロック生成手段と前記第２のクロック生成手段とを同時に動作させることを特徴とする再生装置。
【請求項２】
前記第１のクロック生成手段は、
さらに、位相を比較して位相誤差を出力する位相比較器と、
前記位相比較器により出力される位相誤差を入力するループフィルタと、
前記ループフィルタの出力に応じた周波数の信号を再生クロックとして出力する発振器と、
前記発振器から出力されたクロックを分周する分周器とを含むＰＬＬ回路を有し、
前記位相比較器は、前記第１の正弦波信号生成手段により生成された正弦波信号と前記分周器の出力信号とを入力することを特徴とする請求項１記載の再生装置。
【請求項３】
前記第１の位相差検出手段は、前記再生信号と前記第１のクロックとの位相差を周波数誤差に変換する第１の変換手段を有し、
前記第２の位相差検出手段は、前記ウォブル信号と前記第２のクロックとの位相差を周波数誤差に変換する第２の変換手段を有し、
前記第１の正弦波信号生成手段は、前記正弦波信号の目標周波数に対応する設定値と前記第１の変換手段により変換される周波数誤差とを加算する第１の加算手段と、前記第１の加算手段の加算値をある周期で積算する第１の積算手段とを有し、
前記第２の正弦波信号生成手段は、前記正弦波信号の目標周波数に対応する設定値と前記第２の変換手段により変換される周波数誤差とを加算する第２の加算手段と、前記第２の加算手段の加算値をある周期で積算する第２の積算手段とを有することを特徴とする請求項１又は２記載の再生装置。
【請求項４】
前記第１及び第２のクロック生成手段は、水晶発振器により生成される動作クロックを基に動作し、
前記第１及び第２の積算手段は、前記水晶発振器から出力される動作クロックに応じて、前記積算動作を行うことを特徴とする請求項３記載の再生装置。
【請求項５】
ディスク状記録媒体から検出された再生信号を用いて、前記再生信号に同期したクロックを生成する第１のクロック生成ステップと、
前記ディスク状記録媒体上に形成されたウォブル周期に対応する周波数を含むウォブル信号を用いて、前記ウォブル周期に対応する周波数を有するクロックを生成する第２のクロック生成ステップと、
前記第２のクロック生成ステップにより生成されたクロックに基づいて、前記ウォブル信号に重畳されているアドレス情報を検出するアドレス検出ステップとを有し、
前記第１のクロック生成ステップは、
前記第１のクロックと前記再生信号との位相差を検出する第１の位相差検出ステップと、
前記第１の位相差検出ステップにより検出される位相差に基づき、正弦波信号を生成する第１の正弦波信号生成ステップとを有し、
前記第２のクロック生成ステップは、
前記第２のクロックと前記ウォブル信号との位相差を検出する第２の位相差検出ステップと、
前記第２の位相差検出ステップにより検出される位相差に基づき、正弦波信号を生成する第２の正弦波信号生成ステップとを有し、
再生時には、前記第１のクロック生成ステップと前記第２のクロック生成ステップとを同時に動作させることを特徴とする再生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、再生装置及び方法に関する。
【背景技術】
【０００２】
ディスク状記録媒体には、ディスクの中心から外周に向かってスパイラル状の案内溝（グルーブ）が設けてあり、この案内溝に沿って光ビームが走査される。案内溝は、半径方向に所定の振幅と単一の周期でわずかに蛇行（ウォブル）している。この連続する単一周波数のウォブルに対し、ある特定の変調を施したウォブル信号を埋め込み、記録に用いるクロックのタイミング情報やディスク上の物理的な位置情報、ディスク固有の情報を検出することが可能となる。
【０００３】
従来技術において、ウォブルから抽出されたクロックのタイミング情報に合わせて記録された光ディスクを再生する場合のブロック構成図を図２に示す。ウォブルPLLと再生PLLの二つから構成されている。
【０００４】
図２において、光ディスク201に記録されているディジタル信号を光ピックアップ202により読み取り、再生信号検出器203により再生信号を検出する。AGC204により信号の振幅を調整し、プレフィルタ205を通してノイズ成分を除去する。AD変換器206は、VCO215から発生されたクロックのタイミングで、プレフィルタ205を通した再生信号を1サンプル複数ビットのディジタル信号に変換する。ディジタル信号に変換された再生データは、低域の周波数成分を排除するHPFフィルタ207を通り、所定の高域成分を持ち上げる周波数特性を持つ波形等化器208に入力される。波形等化器208から出力されたデータは、データ検出器209と位相検出器213へ供給される。
【０００５】
位相検出器213は、再生データとVCO215とのタイミングの位相差を検出し、位相差に応じて位相誤差信号を出力し、ループフィルタ214を介し、位相ロックしたクロックを生成するようVCO215を制御する。
【０００６】
データ検出器209はビタビアルゴリズムを用いて1サンプル複数ビットの入力データから1サンプル1ビットのディジタル信号を検出する。データ検出器209により検出された再生データは、誤り訂正回路210に入力される。誤り訂正回路210は、記録時に付加したパリティデータを用いて伝送路で生じた再生データ中のエラーを訂正し、再生信号処理回路211に出力する。再生信号処理回路211は、誤り訂正回路210から入力された再生データに対して記録時に施された圧縮・符号化処理に対応した伸長・復号処理を施し、再生信号を出力端子212を介して記録再生装置外部に出力する。
【０００７】
一方、記録時には光ディスク201上に形成されているウォブルを光ピックアップ202により読み取り、ウォブル検出回路216によりウォブル信号を検出する。AGC217により信号の振幅を調整し、プレフィルタ218を通してノイズ成分を除去し、AD変換器219で1サンプル複数ビットのディジタル信号に変換する。ディジタル信号に変換されたウォブル信号は、低域の周波数成分を排除するHPFフィルタ220を通り、アドレス検出器227と位相検出器221に供給される。
【０００８】
VCO223から発生されたクロックのタイミングで内部カウンタ224を動作させ、そのカウンタ値により特定の波形を発生させるキャリア発生テーブル225より、Sin波発生器226でSin波を発生させる。位相検出器221は、ウォブル信号とキャリア信号との位相差を検出し、位相差に応じた位相誤差信号を出力し、ループフィルタ222を介し、位相ロックしたクロックを生成するようVCO223を制御する。また、VCO223から発生されたクロックを用いて、データ記録を行う。
【０００９】
上記方式では、再生時において、再生PLLとウォブルPLLが共に動作しているため、データ再生を行いながら、同時にアドレス検出を行うことが可能となる。再生データは、ウォブルPLLにより生成されるタイミング情報、アドレス情報に基づいて記録されており、データ再生と同時にアドレス検出が行えることにより、再生時にエラーが生じた際にすみやかな復帰動作を可能とする。
【００１０】
また、特許文献１には、サーボパターン検出と共用でき、記録時は検出されたクロック信号パターンに対し安定にＰＬＬ同期し、再生時は再生データに対し正確にＰＬＬ同期する光ディスク装置のクロック発生回路を１つのＶＣＯで実現する技術が記載されている。
【００１１】
【特許文献１】特開２００２−３４３０３４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら上記従来の構成では、再生データに同期したクロックとウォブリング周期に同期したクロックを得るために二つのPLL回路を備える必要があり、回路規模や消費電力の増大、またコストの上昇という問題点がある。
【００１３】
本発明の目的は、回路規模を小さくし、コストを低減することである。
【課題を解決するための手段】
【００１４】
本発明の再生装置は、ディスク状記録媒体から検出された再生信号を用いて、前記再生信号に同期したクロックを生成する第１のクロック生成手段と、前記ディスク状記録媒体上に形成されたウォブル周期に対応する周波数を含むウォブル信号を用いて、前記ウォブル周期に対応する周波数を有するクロックを生成する第２のクロック生成手段と、前記第２のクロック生成手段により生成されたクロックに基づいて、前記ウォブル信号に重畳されているアドレス情報を検出するアドレス検出手段とを有し、前記第１のクロック生成手段は、前記第１のクロックと前記再生信号との位相差を検出する第１の位相差検出手段と、前記第１の位相差検出手段により検出される位相差に基づき、正弦波信号を生成する第１の正弦波信号生成手段とを有し、前記第２のクロック生成手段は、前記第２のクロックと前記ウォブル信号との位相差を検出する第２の位相差検出手段と、前記第２の位相差検出手段により検出される位相差に基づき、正弦波信号を生成する第２の正弦波信号生成手段とを有し、再生時には、前記第１のクロック生成手段と前記第２のクロック生成手段とを同時に動作させることを特徴とする。
また、本発明の再生方法は、ディスク状記録媒体から検出された再生信号を用いて、前記再生信号に同期したクロックを生成する第１のクロック生成ステップと、前記ディスク状記録媒体上に形成されたウォブル周期に対応する周波数を含むウォブル信号を用いて、前記ウォブル周期に対応する周波数を有するクロックを生成する第２のクロック生成ステップと、前記第２のクロック生成ステップにより生成されたクロックに基づいて、前記ウォブル信号に重畳されているアドレス情報を検出するアドレス検出ステップとを有し、前記第１のクロック生成ステップは、前記第１のクロックと前記再生信号との位相差を検出する第１の位相差検出ステップと、前記第１の位相差検出ステップにより検出される位相差に基づき、正弦波信号を生成する第１の正弦波信号生成ステップとを有し、前記第２のクロック生成ステップは、前記第２のクロックと前記ウォブル信号との位相差を検出する第２の位相差検出ステップと、前記第２の位相差検出ステップにより検出される位相差に基づき、正弦波信号を生成する第２の正弦波信号生成ステップとを有し、再生時には、前記第１のクロック生成ステップと前記第２のクロック生成ステップとを同時に動作させることを特徴とする。
【発明の効果】
【００１５】
回路規模を小さくし、コストを低減することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態について図面を用いて詳細に説明する。
図１において、端子101には、光ピックアップにより出力された再生信号が供給される。AD変換器102は、再生信号を1サンプル複数ビットのディジタル信号に変換する。ディジタル信号に変換された再生データは、HPFフィルタ103へ出力される。HPFフィルタ103は、入力されたディジタル再生データを積分することで平均値を算出し、その平均値を入力から引き算することで直流成分を除去し、結果を波形等化器104へ出力する。波形等化器104は、所定の高域成分を持ち上げる周波数特性を持ち、例えば7タップのFIRフィルタで構成される。波形等化器104から出力されたデータは、データ検出器114と位相検出器105へ供給される。データ検出器114はビタビアルゴリズムを用いて1サンプル複数ビットの入力データから1サンプル1ビットのディジタル信号を検出する。
【００１７】
データ検出器114により検出された再生データは、誤り訂正回路115に入力される。誤り訂正回路115は、記録時に付加したパリティデータを用いて伝送路で生じた再生データ中のエラーを訂正し、再生信号処理回路116に出力する。再生信号処理回路116は、誤り訂正回路115から入力された再生データに対して記録時に施された圧縮・符号化処理に対応した伸長・復号処理を施し、再生信号を出力端子117を介して記録再生装置外部に出力する。点線A内のブロックは、アナログVCO112の発生するクロックで動作している。位相検出器105は、再生データとアナログVCO112とのタイミングの位相差を検出し、位相差に応じて位相誤差信号を出力し、ループフィルタ106を介し、位相ロックしたクロックを生成するようディジタルVCO107を制御する。
【００１８】
ここで、ディジタルVCO107の動作について、図３を用いて説明する。点線B内のディジタルVCO107とそれに続くDA変換器109は、水晶発振器135により供給される81MHzのクロックで動作している。
【００１９】
図３（ａ）は、ディジタルVCO107の具体的な構成例を示す図である。図３（ａ）において、端子301には、クロックの目標周波数に対応した設定値が供給される。ここでは、光ディスクとしてブルーレイディスクを例とし、次式のように、目標とするクロックの周波数を66MHzとし、53400を設定する。
53400×81×106÷220×16逓倍＝66000366Hz
【００２０】
端子301からの中心周波数（例えば53400）の値と、端子302からの周波数誤差値が加算器303で加算される。加算器303の加算結果は、更に加算器304に入力される。加算器304のもう一方の端子にはレジスタ305に保持されている20ビットの値が入力されており、加算結果が再びレジスタ305に入力される積分器構成になっている。レジスタ305の加算結果はオーバーフローする場合があるが、ここでは桁上げせずに無視する。レジスタ305の上位7ビットがサインテーブル306に入力される。サインテーブルは、例えば7ビットの値0〜127の値で0°〜360°の位相を表現しており、入力値が1が  360°÷128＝2.8°を表す。サインテーブル306は、図１のサインテーブル108に対応し、入力の位相に応じた8ビットのサイン波の値を端子307に出力する。
【００２１】
ビット割り振りの様子を図３（ｂ）に示す。図３（ｂ）のA〜Dが図３（ａ）の各信号に対応している。例えば、端子302に与えられている周波数誤差が0、端子301に与えられている中心周波数が53400だとすると、図中のAは53400となっており、レジスタ305は20ビット、クロックは水晶発振器135から発振される周波数81MHzである。レジスタ305は、81×106×53400÷220=4125023Hz周期でオーバーフローするが、桁上げせずに、このレジスタ305の上位7ビットを取り出して、その結果をサインテーブル306に入力してサイン波を生成する。D/A変換器109は、サイン波出力結果をアナログ電圧に変換し、位相比較器110へ出力する。位相比較器110、ループフィルタ111、VCO112、分周器113は、公知のクロック逓倍用のPLLを構成している。PLLは、DA変換器109が出力する例えば、4.125MHzの正弦波を16逓倍することで66MHzのクロックを生成し、記録再生クロックとして用いる。
【００２２】
なお、本実施形態では、分周器113の分周比を1/16としたが、これ以外の値をとることも可能である。また、水晶発振器135の発振周波数を81MHzとしたが、これ以外の値をとることも可能である。
【００２３】
また、端子302に1を与えれば、図３のAが53401となるので、クロック周波数は、81×106×53401÷220×16＝66001602Hzとなり、入力が1変化するごとにクロック周波数は、1236Hzずつ変化する。
【００２４】
一方、端子118には、光ピックアップにより出力されたトラッキング制御用のウォブル信号が供給される。ここでは、記録データ周波数を66MHzとし、ウォブル信号に重畳されたクロック成分の周波数は、66MHzを69分周して得られる956KHzとする。端子118に入力されたウォブル信号は、A/D変換器119により、1サンプル複数ビットのディジタル信号に変換される。ディジタル信号に変換されたウォブル信号は、HPFフィルタ120へ出力される。HPFフィルタ120は、入力されたディジタル再生データを積分することで平均値を算出し、その平均値を入力から引き算することで直流成分を除去し、その結果を乗算器121、128、131に出力する。これら乗算器のもう一方の端子には、サインテーブル125、127、コサインテーブル126からサイン波、コサイン波の値が入力される。乗算器121の乗算結果は、LPFフィルタ122で1ウォブル周期分の移動平均を取ることで位相差を求め、その結果はループフィルタ123へ出力される。LPFフィルタ122から出力される値は、端子118に供給されたウォブル信号と、サインテーブル125から発生した正弦波との位相誤差を出力し、ループフィルタ123を介し、位相ロックしたクロックを生成するようディジタルVCO124を制御する。
【００２５】
また、乗算器128の乗算結果は、LPFフィルタ129で1ウォブル周期分の移動平均を取ることで位相差を求め、MSK検出器130に出力される。MSK検出器130は、コサインテーブル126から供給される余弦波とHPFフィルタ120から入力されるウォブル信号から、ウォブル信号に重畳された光ディスク上のアドレス情報を検出する。
【００２６】
また、乗算器131の乗算結果は、LPFフィルタ132で1ウォブル周期分の移動平均を取ることで位相差を求め、STW検出器133に出力される。STW検出器133は、2倍角のサインテーブル127から供給される正弦波とHPFフィルタ120から入力されるウォブル信号から、ウォブル信号に重畳された光ディスク上のアドレス情報を検出する。
【００２７】
ウォブル信号に重畳されているMSK信号と、STW信号について図４を用いて説明する。例えば、ブルーレイディスクでは、56個のウォブルでディジタルデータ"0"と"1"を表している。この56個をADIP（address in pre-groove）ユニットと呼び、このADIPユニットを83個連続して読み出すことにより、1つのアドレス情報を検出することが可能となる。ADIPユニットは、前半と後半に大きく分けられ、ウォブル番号がNo.0〜No.17までの前半は、MSK方式でウォブル信号に変調を施している。図４（ａ）に示すように、MSK変調を施す領域は3ウォブル分である。点線で表している通常のウォブル信号cos(ωt)に対して、実線で示しているMSK変調は、1つ目の領域で周波数を1.5倍の(cos(1.5ωt))にする。そして、2つ目の領域では、同じ周波数で位相が逆の−cos(ωt)とし、3つ目の領域で周波数を1.5倍の−(cos(1.5ωt))にして位相を元に戻し、4つ目のウォブル信号に対して滑らかに接続している。
【００２８】
また、ウォブル番号がNo.18〜No.55の後半は、STW方式でウォブル信号に変調を施している。図４（ｂ）、図４（ｃ）に示すように、点線で表している通常のウォブル信号cos(ωt)に対して、実線で示しているSTW変調は、ノコギリ波形状をしており、図４（ｂ）が"0"、図４（ｃ）が"1"を表す。これらMSK方式とSTW方式の2つの方式を同時に用いることでアドレス検出の信頼性をあげている。
【００２９】
ここで、ディジタルVCO124の動作について図５を用いて説明する。ディジタルVCO124は、水晶発振器135により供給される81MHzのクロックで動作している。
【００３０】
図５（ａ）は、ディジタルVCO124の具体的な構成例を示す図である。図５（ａ）において、端子501には、クロックの目標周波数に対応した設定値が供給される。ここでは、光ディスクとしてブルーレイディスクを例とし、次式のように、目標とするクロックの周波数を、ウォブル信号に重畳されたクロック成分の周波数956KHzとし、12383を設定する。
12383×81×106÷220＝956557Hz
【００３１】
端子501からの中心周波数（例えば12383）の値と、端子502からの周波数誤差値が加算器503で加算される。加算器503の加算結果は、更に加算器504に入力される。加算器504のもう一方の端子にはレジスタ505に保持されている20ビットの値が入力されており、加算結果が再びレジスタ505に入力される積分器構成になっている。レジスタ505の加算結果はオーバーフローする場合があるが、ここでは桁上げせずに無視する。レジスタ505の上位7ビットが、サインテーブル125、127、及びコサインテーブル126に入力される。各テーブルは、例えば7ビットの値0〜127の値で0°〜360°の位相を表現しており、入力値が1が  360°÷128＝2.8°を表す。サインテーブル125、127及びコサインテーブル126は、入力の位相に応じた8ビットのサイン波、コサイン波の値を端子506、507、508に出力する。
【００３２】
ビット割り振りの様子を図５（ｂ）に示す。図５（ｂ）のA〜Dが図５（ａ）の各信号に対応している。例えば、端子502に与えられている周波数誤差が0、端子501に与えられている中心周波数が12383だとすると、図中のAは12383となっている。レジスタ505は20ビット、クロックは水晶発振器135から発振される周波数81MHzである。レジスタ505は、81×106×12383÷220=956557Hz周期でオーバーフローするが、桁上げせずにこのレジスタ505の上位7ビットを取り出して、その結果を各テーブルに出力する。
【００３３】
また、端子502に1を与えれば、図５のAが12384となるので、クロック周波数は、81×106×12384÷220＝956634Hzとなり、入力が1変化するごとにクロック周波数は、77Hzずつ変化する。
【００３４】
以上説明したように、本実施形態の記録再生装置では、再生PLLとウォブルPLLにディジタルVCOを組み込む。これにより、二つのアナログVCOを設けずに、アナログVCO一つの回路構成で再生データに同期したクロックとウォブル周期に同期したクロックを得ることが出来、回路規模や消費電力の増大を防ぎ、更にはコストを低く抑えることが可能となる。
【００３５】
また、再生時において、再生PLLとウォブルPLLが共に動作しているため、データ再生を行いながら、同時にアドレス検出を行うことが可能となる。再生データは、ウォブルPLLにより生成されるタイミング情報、アドレス情報に基づいて記録されており、データ再生と同時にアドレス検出が行えることにより、再生時にエラーが生じた際にすみやかな復帰動作を可能とする。
【００３６】
回路を大型化することなく、高精度且つ入力ディジタル信号に同期した安定したクロックを生成可能な記録再生装置を構成することが出来る。
【００３７】
本実施形態では、第１のクロック生成手段は、図１の回路102〜113に対応し、ディスク状記録媒体から検出された再生信号を用いて、前記再生信号に同期したクロックを生成する。第２のクロック生成手段は、図１の回路119〜125に対応し、前記ディスク状記録媒体上に形成されたウォブル周期に対応する周波数を含むウォブル信号を用いて、前記ウォブル周期に対応する周波数を有するクロックを生成する。アドレス検出手段は、図１の回路126〜134に対応し、前記第２のクロック生成手段により生成されたクロックに基づいて、前記ウォブル信号に重畳されているアドレス情報を検出する。
【００３８】
前記第１のクロック生成手段は、第１の位相差検出手段及び第１の正弦波信号生成手段を有する。前記第１の位相差検出手段は、図１の位相検出器105に対応し、前記第１のクロックと前記再生信号との位相差を検出する。前記第１の正弦波信号生成手段は、図１のディジタルVCO107に対応し、前記第１の位相差検出手段により検出される位相差に基づき、正弦波信号を生成する。
【００３９】
前記第２のクロック生成手段は、第２の位相差検出手段及び第２の正弦波信号生成手段を有する。前記第２の位相差検出手段は、図１の乗算器121及びLPFフィルタ122に対応し、前記第２のクロックと前記ウォブル信号との位相差を検出する。前記第２の正弦波信号生成手段は、ディジタルVCO124に対応し、前記第２の位相差検出手段により検出される位相差に基づき、正弦波信号を生成する。再生時には、前記第１のクロック生成手段と前記第２のクロック生成手段とを同時に動作させる。
【００４０】
前記第１のクロック生成手段は、さらにPLL回路を有する。PLL回路は、位相比較器110と、ループフィルタ111と、発振器112と、分周器113とを有する。位相比較器110は、位相を比較して位相誤差を出力する。ループフィルタ111は、前記位相比較器により出力される位相誤差を入力する。発振器112は、前記ループフィルタの出力に応じた周波数の信号を再生クロックとして出力する。分周器113は、前記発振器から出力されたクロックを分周する。前記位相比較器は、前記第１の正弦波信号生成手段により生成された正弦波信号と前記分周器の出力信号とを入力する。
【００４１】
前記第１の位相差検出手段は、前記再生信号と前記第１のクロックとの位相差を周波数誤差に変換する第１の変換手段を有する。前記第２の位相差検出手段は、前記ウォブル信号と前記第２のクロックとの位相差を周波数誤差に変換する第２の変換手段を有する。
【００４２】
前記第１の正弦波信号生成手段は、前記正弦波信号の目標周波数に対応する設定値と前記第１の変換手段により変換される周波数誤差とを加算する第１の加算手段303と、前記第１の加算手段の加算値をある周期で積算する第１の積算手段304,305とを有する。前記第２の正弦波信号生成手段は、前記正弦波信号の目標周波数に対応する設定値と前記第２の変換手段により変換される周波数誤差とを加算する第２の加算手段503と、前記第２の加算手段の加算値をある周期で積算する第２の積算手段504,505とを有する。
【００４３】
前記第１及び第２のクロック生成手段は、水晶発振器135により生成される動作クロックを基に動作する。前記第１及び第２の積算手段は、前記水晶発振器から出力される動作クロックに応じて、前記積算動作を行う。
【００４４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態における再生処理回路の構成例を示す図である。
【図２】従来の記録再生装置の構成を示す図である。
【図３】ディジタルVCO及びその動作を示す図である。
【図４】MSK変調とSTW変調を示す図である。
【図５】ディジタルVCO及びその動作を示す図である。
【符号の説明】
【００４６】
１０１  端子
１０２  AD変換器
１０３  HPFフィルタ
１０４  波形等化器
１０５  位相検出器
１０６  ループフィルタ
１０７  ディジタルVCO
１０８  サインテーブル
１０９  DA変換器
１１０  位相比較器
１１１  ループフィルタ
１１２  アナログVCO
１１３  分周器
１１４  データ検出器
１１５  誤り訂正回路
１１６  再生信号処理回路
１１７  出力端子
１１８  端子
１１９  AD変換器
１２０  HPFフィルタ
１２１，１２８，１３１  乗算器
１２２，１２９，１３２  LPFフィルタ
１２３  ループフィルタ
１２４  ディジタルVCO
１２５，１２７  サインテーブル
１２６  コサインテーブル
１３０  MSK検出器
１３３  STW検出器
１３４  アドレス検出器
【図１】
2007164949.tif 000003
【図２】
2007164949.tif 000004
【図３】
2007164949.tif 000005
【図４】
2007164949.tif 000006
【図５】
2007164949.tif 000007