(57)【要約】【課題】画像データシフト処理の際のタイムロスを軽減させることが可能な画像処理装置及び画像処理方法を提供する。【解決手段】メモリ１、ＣＰＵ２、シフトモジュール３がデータバスを介して接続されている構成を全体構成とする。シフトモジュール３は、ＤＭＡＣ６、白画素追加部１１から構成されている。ＤＭＡＣ６は、有効画像が含まれている領域のアドレス（アドレスＢ）を指定し、開始アドレスを設定する。白画素追加部１１で、白画素を追加する。ＤＭＡＣ６により有効画像５をリードする。シフトしたい画像のアドレスＢからデータをリードしているため、画像全体をメモリからリードする必要がなく、シフトのためデータを読み捨てる時間がかからない。【選択図】図１
2007249564.tif 000002
【特許請求の範囲】
【請求項１】
シフトしたいアドレスを設定する開始アドレス設定手段と、
白画素を追加する白画素追加手段と、
前記開始アドレス設定手段が設定した開始アドレスと、前記白画素追加手段によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送手段と、を備えることを特徴とする画像処理装置。
【請求項２】
シフトしたいアドレスを設定する開始アドレス設定手段と、
白画素を追加する白画素追加手段と、
ドット単位でシフトを行うドットシフト手段と、
前記開始アドレス設定手段が設定した開始アドレスと、前記ドットシフト手段、前記白画素追加手段によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送手段と、を備えることを特徴とする画像処理装置。
【請求項３】
前記ドットシフト手段は、白画素を追加する方向にドット単位でシフトを行うことを特徴とする請求項２記載の画像処理装置。
【請求項４】
シフトしたいアドレスを設定する開始アドレス設定手段と、
白画素を追加する白画素追加手段と、
ドット単位で無効画素を削除するドット削除手段と、
前記開始アドレス設定手段が設定した開始アドレスと、前記ドットシフト手段、前記白画素追加手段によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送手段と、を備えることを特徴とする画像処理装置。
【請求項５】
前記開始アドレス設定手段は、バイトバウンダリの有効画素を設定することを特徴とする請求項２から４のいずれか１項に記載の画像処理装置。
【請求項６】
シフトしたいアドレスを設定する開始アドレス設定工程と、
白画素を追加する白画素追加工程と、
前記開始アドレス設定工程が設定した開始アドレスと、前記白画素追加工程によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送工程と、を備えることを特徴とする画像処理方法。
【請求項７】
シフトしたいアドレスを設定する開始アドレス設定工程と、
白画素を追加する白画素追加工程と、
ドット単位でシフトを行うドットシフト工程と、
前記開始アドレス設定工程が設定した開始アドレスと、前記ドットシフト工程、前記白画素追加工程によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送工程と、を備えることを特徴とする画像処理方法。
【請求項８】
前記ドットシフト工程は、白画素を追加する方向にドット単位でシフトを行うことを特徴とする請求項７記載の画像処理方法。
【請求項９】
シフトしたいアドレスを設定する開始アドレス設定工程と、
白画素を追加する白画素追加工程と、
ドット単位で無効画素を削除するドット削除工程と、
前記開始アドレス設定工程が設定した開始アドレスと、前記ドットシフト工程、前記白画素追加工程によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送工程と、を備えることを特徴とする画像処理方法。
【請求項１０】
前記開始アドレス設定工程は、バイトバウンダリの有効画素を設定することを特徴とする請求項７から９のいずれか１項に記載の画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置及び画像処理方法に関し、特に印刷画像データのシフト処理を行う画像処理装置及び画像処理方法に関する。
【背景技術】
【０００２】
従来からオフィス等に画像形成装置が普及している。また、近年のコンピュータの処理能力の飛躍的増大により、画像の高解像度化が進んでいる。このため、画像形成装置においては、益々高速の処理速度が必要となってくる。そこで、更なる高品質の表示画像の処理を可能とする技術や処理負担を軽減する技術が提案されている（例えば特許文献１、２参照）。
【０００３】
画像処理技術としては、例えば、読み込んだ画像のシフト処理に関する技術が知られている。以下、図を用いて説明する。図１２は、メモリ１、ＣＰＵ２、シフトモジュール３がデータバスを介して接続されている様子を、全体構成として示すブロック図である。メモリ１内には、メモリ上の画像４を示す。なお、シフトしたい画像（有効画像）５を黒塗りの領域として示す。かかる画像データ全てを、シフトモジュール３内のＤＭＡＣ（画像データの入出力を実行するＤＭＡ（Direct Memory Access）データ転送方式を用いたメモリ制御コントローラ（Controller）、以下「ＤＭＡＣ」と称す）６によりリードする。そしてシフトモジュール３内のシフト、白画素追加部７で、シフト白画素を追加する。メモリ１上の画像データをリードするDMAC６は、ラインをバイト（byte）単位で画像データをリードする。リードするデータの単位はバスに依存する。
【０００４】
図１３は、画像データが処理されていく様子を示す図である。図１３（ａ）は、ＤＭＡＣ６によりリードされた画像データを示す図である。図１３（ｂ）は、シフト、白画素追加部７における処理を示す図である。斜線部分はシフトにより削除される領域８、その分有効画像の右及び下に係る白い部分は、追加する白画素９である。白画素の追加処理は、主走査幅、副走査幅を設定することでＤＭＡＣからリードするデータが終了してもその設定幅までは白画素を追加する処理である。図１３（ｃ）は、シフト処理が終了した印刷画像データのイメージ図である。
【０００５】
図１４は、上記図１２、１３を用いて説明した画像データ処理に関する制御を示すフローチャートである。シフト、白画素追加部７に、主走査幅及び副走査幅を設定する（ステップＳ１、２）。ＤＭＡＣ６に、ＤＭＡ（Direct Memory Access）開始アドレスＡ（図１２参照）を設定する（ステップＳ３）。シフト、白画素追加部７に、主走査読み捨て量及び副走査読み捨て量を設定する（ステップＳ４、５）。このように、ステップＳ１からステップＳ５において、各モジュールにパラメータを設定する。その後、ＤＭＡＣ６は、ＤＭＡ転送を開始する（ステップＳ６）。
【特許文献１】特開２００４−１８４４５７号公報
【特許文献２】特開２００５−１２４０７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のような画像シフト処理技術には、シフトすることにより、副走査方向α時間、主走査方向β時間のタイムロスが発生するという問題が生じる。
【０００７】
本発明はこのような状況に鑑みてなされたものであり、係る不具合を解決することを前提とし、画像データシフト処理の際のタイムロスを軽減させることを目的としている。
【課題を解決するための手段】
【０００８】
請求項１記載の発明は、シフトしたいアドレスを設定する開始アドレス設定手段と、白画素を追加する白画素追加手段と、前記開始アドレス設定手段が設定した開始アドレスと、前記白画素追加手段によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送手段と、を備えることを特徴とする画像処理装置である。
【０００９】
請求項２記載の発明は、シフトしたいアドレスを設定する開始アドレス設定手段と、白画素を追加する白画素追加手段と、ドット単位でシフトを行うドットシフト手段と、前記開始アドレス設定手段が設定した開始アドレスと、前記ドットシフト手段、前記白画素追加手段によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送手段と、を備えることを特徴とする画像処理装置である。
【００１０】
請求項３記載の発明は、請求項２記載の装置において、前記ドットシフト手段は、白画素を追加する方向にドット単位でシフトを行うことを特徴とする。
【００１１】
請求項４記載の発明は、シフトしたいアドレスを設定する開始アドレス設定手段と、白画素を追加する白画素追加手段と、ドット単位で無効画素を削除するドット削除手段と、前記開始アドレス設定手段が設定した開始アドレスと、前記ドットシフト手段、前記白画素追加手段によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送手段と、を備えることを特徴とする画像処理装置である。
【００１２】
請求項５記載の発明は、請求項２から４のいずれか１項に記載の装置において、前記開始アドレス設定手段は、バイトバウンダリの有効画素を設定することを特徴とする。
【００１３】
請求項６記載の発明は、シフトしたいアドレスを設定する開始アドレス設定工程と、白画素を追加する白画素追加工程と、前記開始アドレス設定工程が設定した開始アドレスと、前記白画素追加工程によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送工程と、を備えることを特徴とする画像処理方法である。
【００１４】
請求項７記載の発明は、シフトしたいアドレスを設定する開始アドレス設定工程と、白画素を追加する白画素追加工程と、ドット単位でシフトを行うドットシフト工程と、前記開始アドレス設定工程が設定した開始アドレスと、前記ドットシフト工程、前記白画素追加工程によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送工程と、を備えることを特徴とする画像処理方法である。
【００１５】
請求項８記載の発明は、請求項７記載の方法において、前記ドットシフト工程は、白画素を追加する方向にドット単位でシフトを行うことを特徴とする。
【００１６】
請求項９記載の発明は、シフトしたいアドレスを設定する開始アドレス設定工程と、白画素を追加する白画素追加工程と、ドット単位で無効画素を削除するドット削除工程と、前記開始アドレス設定工程が設定した開始アドレスと、前記ドットシフト工程、前記白画素追加工程によって追加される白画素に基づいてＤＭＡ転送するＤＭＡ転送工程と、を備えることを特徴とする画像処理方法である。
【００１７】
請求項１０記載の発明は、請求項７から９のいずれか１項に記載の方法において、前記開始アドレス設定工程は、バイトバウンダリの有効画素を設定することを特徴とする。
【発明の効果】
【００１８】
本発明によれば、画像データシフト処理の際のタイムロスを軽減させることが出来る。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明の実施形態に係る画像処理装置及び画像処理方法を、図面を用いて詳細に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
【００２０】
以下に、本発明に係る実施形態について図１乃至４を用いて説明する。図１は、本実施形態に係る画像処理装置のブロック構成図である。メモリ１、ＣＰＵ２、シフトモジュール３がデータバスを介して接続されている。シフトモジュール３は、ＤＭＡＣ６、白画素追加部１１から構成されている。メモリ１内に、メモリ上の画像４を示す。シフトしたい画像を黒塗りの領域（有効画像５）として示す。この画像データのシフトしたい部分を、ＤＭＡＣ６によりリードする。
【００２１】
ここでＤＭＡＣ６の設定アドレスは、有効画像が含まれている領域のアドレス（アドレスＢ）を指定する。そして白画素追加部１１で、白画素を追加する。図３は、有効画像データのアドレスまでＤＭＡＣ６のリードアドレス（“０ｘ０Ａ+（０×０Ｃ*Ｂ）”）を変更することを示す図である。
【００２２】
図２（ａ）は、ＤＭＡＣ６により有効画像５をリードしているイメージ図である。シフトしたい画像（有効画像５）のアドレスＢ（図１参照）からデータをリードしているため、画像全体（図１、メモリ上の画像４）をメモリからリードする必要がなく、シフトのためデータを読み捨てる時間がかからない。図２（ｂ）は、白画素追加部１１により白画素を追加しているイメージ図である。図２（ｃ）は、本実施形態に係る画像処理が終了した後の印刷画像データのイメージ図である。
【００２３】
図４は、上記画像データ処理に関する制御を示すフローチャートである。白画素追加部１１に、主走査幅及び副走査幅を設定する（ステップＳ１０、１１）。ＤＭＡＣ６に、ＤＭＡ開始アドレスＢ（図１参照）を設定する（ステップＳ１２）。このように、ステップＳ１０からステップＳ１２において、各モジュールにパラメータを設定する。その後白画素追加部１１は、白画素を追加設定し（ステップＳ１３）、ＤＭＡＣ６は、ＤＭＡ転送を開始する（ステップＳ６）。
【００２４】
上記実施形態により、画像処理の際、画像全体のデータをメモリ１からリードする必要がないため、シフトのためデータを読み捨てる時間がかからず、タイムロスを軽減することが出来る。
【００２５】
以下に、本発明の他の実施形態に係る画像処理装置について図５乃至８を用いて説明する。図５（ａ）は、本実施形態に係る画像処理装置のブロック構成図である。メモリ１、ＣＰＵ２、シフトモジュール３がデータバスを介して接続されている。シフトモジュール３は、ＤＭＡＣ６、ｄｏｔ削除、白画素追加部１５から構成されている。メモリ１内に、メモリ上の画像１２（点描部分）を示す。シフトしたい画像を斜線の領域として示す（有効画像１４）。かかる画像データのシフトしたい部分を、ＤＭＡＣ６によりリードする。
【００２６】
ＤＭＡＣ６は、バイト（byte）単位でデータをリードするため、ドット（dot）単位でアドレスをシフトすることは出来ない。従って図５（ａ）に示すように、有効画像１４を含む領域のアドレスＢを指定すると、無効画像１３をも含むこととなる。図５（ｂ）に具体的なイメージを示し、説明する。図５（ｂ）は、１バイト（図中、点線で囲む範囲）４ドット（図中、ドットを円で示す）のデータに、２ドット無効な画素が含まれていること示す。
【００２７】
ｄｏｔ削除、白画素追加部１５は、上記無効画素２ドットをシフトして取り除き（図５（ａ）、ｄｏｔ削除、白画素追加部１５参照）、白画素を追加する。バイト単位でシフトすると、階調度によってシフト量がばらばらになり、精密なシフトができないが、ｄｏｔ削除、白画素追加部１５にｄｏｔシフトの機能を持たせることでドット単位でのシフトが可能となる。このシフトはバス幅単位でシフトできることを特徴とする。例えば、バス幅が６４ビットのとき、２値ならば１〜６３ドット、４値ならば１〜３１ドット、１６値ならば１〜１５ドットのシフトがバス幅内で行える。
【００２８】
図６（ａ）は、ＤＭＡＣ６により、図５（ａ）メモリ１内の画像データをリードしているイメージ図である。このデータは、無効画素をドット単位で含むため、ドット単位でシフトしなければならない。ドット単位のシフトを行うと、かかるシフト時間のみのタイムロスとなる。図６（ｂ）は、ｄｏｔ削除、白画素追加部１５により、Ｃｄｏｔ（無効画素）削除し、白画素を追加するイメージ図である。図６（ｃ）は、本実施形態に係る画像処理後の印刷画像データのイメージ図である。
【００２９】
図７は、上記画像データ処理に関する制御を示すフローチャートである。ｄｏｔ削除、白画素追加部１５に、主走査幅及び副走査幅を設定する（ステップＳ１５、１６）。ＤＭＡＣ６に、ＤＭＡ開始アドレスを設定する（ステップＳ１７）。シフトしたいアドレスに設定し、有効画素が転送アドレスに収まるようにする。図８に、具体的なイメージ図を示す。図８の点線部分で囲んだデータが、有効画像データ（図５（ａ）、有効画像１４）である。一方、メモリ上の画像データ（図５（ａ）、メモリ上の画像１２）は、バイト（byte）単位を境界（バイトバウンダリ）としてリードされるので、ドット単位のシフトができないため、無効画像を含んだ、ＤＭＡ開始アドレス0x0A+0x0c*B（図５（ａ）、アドレスＢ）を設定する必要がある。
【００３０】
このように、ステップＳ１５からステップＳ１７において、各モジュールにパラメータを設定する。その後ｄｏｔ削除、白画素追加部１５は、ドット単位での読み捨て（削除）を設定し（ステップＳ１８）、ＤＭＡＣ６は、ＤＭＡ転送を開始する（ステップＳ１９）。
【００３１】
以下に、本発明の他の実施形態に係る画像処理装置について図９乃至１１を用いて説明する。図９は、本実施形態に係る画像処理装置のブロック構成図である。メモリ１、ＣＰＵ２、シフトモジュール３がデータバスを介して接続されている。シフトモジュール３は、ＤＭＡＣ６、ｄｏｔプラスシフト、白画素追加部１６から構成されている。メモリ１内の、点描部の領域はメモリ上の画像、斜線部の領域は必要な画像領域を示す。かかる必要な領域を、ＤＭＡＣ６のアドレス設定によりＤＭＡＣ６がアドレスBからデータをライン単位で取り出す。ｄｏｔプラスシフト、白画素追加部１６のドットシフトの設定により白画素を追加する。プラス方向に設定することで白画素が追加方向となる。データが1ラインに満たない場合は、ｄｏｔプラスシフト、白画素追加部１６の白画素追加機能により白データが追加される。
【００３２】
図１０（ａ）は、ＤＭＡＣ６が必要な画像領域をアドレスBからリードしていることを示す。次に図１０（ｂ）は、ｄｏｔプラスシフト、白画素追加部１６での処理を示す。主走査Ｄｄｏｔ、副走査Ｃｄｏｔのプラス方向にシフトを設定することで、ドット単位でのシフトが可能となる。Ｅｄｏｔに関しては白画素追加機能により印刷データの幅だけ白画素が追加される。図１０（ｃ）は、本実施形態に係る画像処理後の印刷画像データのイメージ図である。図１０（ｃ）で示されるように、メモリ上の画像データの必要な部分を必要な位置に印刷することが出来る。
【００３３】
図１１は、上記画像データ処理に関する制御を示すフローチャートである。ｄｏｔプラスシフト、白画素追加部１６に、主走査幅及び副走査幅を設定する（ステップＳ２０、２１）。ＤＭＡＣ６に、ＤＭＡ開始アドレスＢ（図９参照）を設定する（ステップＳ２２）。このように、ステップＳ２０からステップＳ２２において、各モジュールにパラメータを設定する。その後ｄｏｔプラスシフト、白画素追加部１６は、ドット単位でのプラスシフトを設定し（ステップＳ２３）、ＤＭＡＣ６は、ＤＭＡ転送を開始する（ステップＳ２４）。
【００３４】
上記実施形態により、メモリ上の画像データの必要な部分を必要な位置に印刷することが出来る。
【００３５】
以上、本発明を好適な実施の形態に基づき具体的に説明したが、本発明は上記のものに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係る画像処理装置の構成ブロック図である。
【図２】本発明の実施形態に係る画像処理のイメージ図である。
【図３】本発明の実施形態に係るアドレスの変更を具体的に示す図である。
【図４】本発明の実施形態に係る画像処理の制御動作を示すフローチャートである。
【図５】本発明の実施形態に係る画像処理装置の構成ブロック図である。
【図６】本発明の実施形態に係る画像処理のイメージ図である。
【図７】本発明の実施形態に係る画像処理の制御動作を示すフローチャートである。
【図８】本発明の実施形態に係るアドレスの変更を具体的に示す図である。
【図９】本発明の実施形態に係る画像処理装置の構成ブロック図である。
【図１０】本発明の実施形態に係る画像処理のイメージ図である。
【図１１】従来の画像処理の制御動作を示すフローチャートである。
【図１２】従来の画像処理装置の構成ブロック図である。
【図１３】従来の画像処理のイメージ図である。
【図１４】従来の画像処理の制御動作を示すフローチャートである。
【符号の説明】
【００３７】
１    メモリ
２    ＣＰＵ
３    シフトモジュール
４、１２    メモリ上の画像
５、１４    有効画像
６    ＤＭＡＣ
７    シフト、白画素追加部
８    シフトにより捨てる領域
９    追加する白画素
１１    白画素追加部
１３    無効画像
１５    ｄｏｔ削除、白画素追加部
１６    ｄｏｔシフト、白画素追加部
【図１】
2007249564.tif 000003
【図２】
2007249564.tif 000004
【図３】
2007249564.tif 000005
【図４】
2007249564.tif 000006
【図５】
2007249564.tif 000007
【図６】
2007249564.tif 000008
【図７】
2007249564.tif 000009
【図８】
2007249564.tif 000010
【図９】
2007249564.tif 000011
【図１０】
2007249564.tif 000012
【図１１】
2007249564.tif 000013
【図１２】
2007249564.tif 000014
【図１３】
2007249564.tif 000015
【図１４】
2007249564.tif 000016