(57)【要約】【目的】微小劣化（軽度な劣化）の段階で素子劣化を検知できる半導体装置の劣化検知方法を提供すること。【解決手段】ＩＧＢＴ３のＶＣＥ制御をＶＧＥ制御で行って、電力損失を一定にするパワーサイクル試験で、ＶＧＥが劣化と判断される設定値に達したときにＩＧＢＴ３が劣化したと判断して、シーケンサーユニット５からの信号でＩＧＢＴ２とＩＧＢＴ３をオフして回路電流７を遮断し、ＩＧＢＴ３をパワーサイクル試験回路から取り出し、ＩＧＢＴ３の劣化を早期に検出することで、その後の故障解析を容易できるようにする。【選択図】        図１
2007240368.tif 000002
【特許請求の範囲】
【請求項１】
ゲート信号でオン電圧が制御できる半導体素子の劣化検知方法において、
半導体素子に通電し、該通電電流で発生する半導体素子のオン電圧が一定になるように、ゲート信号のレベルを変化させ、該ゲート信号レベルが劣化と判断される所定値に達した時点で前記半導体素子が劣化したと判断することを特徴とする半導体素子の劣化検知方法。
【請求項２】
前記ゲート信号がゲート電圧もしくはゲート電流であることを特徴とする請求項１に記載の半導体素子の劣化検知方法。
【請求項３】
前記ゲート信号がパルス状であることを特徴とする請求項２に記載の半導体素子の劣化検知方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パワーサイクル試験などにおける半導体素子の劣化検知方法に関する。
【背景技術】
【０００２】
半導体素子の信頼性試験としてパワーサイクル試験がある。通常、パワー半導体素子は回路基板に接合され、回路基板を介してヒートシンクなどの冷却システムに熱的に接続されている。このパワー半導体素子そのものが劣化した場合や、はんだ接合層に劣化が生じて所定の放熱性能が得られない場合などは熱抵抗が上昇しはんだ接合層に劣化がさらに進行したり、ワイヤボンディングの接合部に剥離が生じてしまう。
【０００３】
そこで、パワーサイクル試験は、パワー半導体素子（供試素子）に所定の電流を断続的に通電し、供試素子が発熱・冷却を繰り返すことにより供試素子の劣化や、供試素子を搭載した基板とのはんだ接合層やワイヤボンディング接合部の劣化を調査するものである。
【０００４】
供試素子の制御端子にオン信号が入力され供試素子がオンとなって電流が流れると、供試素子自身の電圧降下と通電電流による電力損失によって、供試素子が発熱しその温度は、冷却システムの冷却性能に応じた温度となる。
【０００５】
供試素子の制御端子へのオン信号が遮断されると、供試素子はオフとなって電流も遮断され、素子自身の発熱がなくなると冷却システムの性能に応じた速度で冷却され、素子の温度は低下する。このように、供試素子は断続的に電流を流すことで、供試素子の発熱・冷却のサイクルを所定回数繰り返す。このとき、供試素子の諸特性を測定することにより、供試素子そのものの劣化や、はんだ接合層の劣化を検出することができる。図３は、従来のパワーサイクル試験回路の概略図である。
【０００６】
このパワーサイクル試験回路は、ＩＧＢＴ３に一定電流を流す定電流電源１と、ＩＧＢＴ３を試験回路から切り離す場合に必要となるＩＧＢＴ２と、供試素子であるＩＧＢＴ３と、ＩＧＢＴ３にゲート電圧を与えるオペアンプ４ａと、ＩＧＢＴ２，３の動作を制御するためにオペアンプ４ａとＩＧＢＴ２を駆動するゲート駆動回路６に信号を送るシーケンサユニット５ａとで構成される。
【０００７】
ＩＧＢＴ３はゲート端子にオペアンプ４ａからゲート信号が入力されるとオンとなって、コレクタ・エミッタ間に定電流源１から一定電流が流れる。シーケンサユニット５ａには、ＩＧＢＴ３のゲート、コレクタ、エミッタの各電圧が入力されていて、その内部において、ＩＧＢＴ３のコレクタ・エミッタ電極間電圧（以下、ＶＣＥと称す。ＶＣＥ＝Ｖｃ（ｓａｔ）、オン電圧）を求めている。ＩＧＢＴ３では、定電流源１からの電流が流れることで電力損失が発生し、ＩＧＢＴ３が発熱する。この電力損失を一定に制御して試験するためには、このシーケンサユニット５ａでは、ＶＣＥとあらかじめ定めたオン電圧の設定値とを比較して、ＶＣＥが設定値に追従するようにゲート信号レベルの制御を行い、ゲート信号レベルとしての出力信号をオペアンプ４ａを介してＩＧＢＴ３のゲートに入力することで、一定の電力損失をＩＧＢＴ３に発生させている。つまり、ＩＧＢＴ３のＶＣＥがシーケンサユニット５ａとオペアンプ４ａを介してＩＧＢＴ３のゲートにフィードバックされている。ＩＧＢＴ３のオン電圧の設定値はあらかじめＩＧＢＴ３のＶＣＥの温度特性を測定しておき、所定温度（例えば、１００℃）になる条件を求めておいて設定する。
【０００８】
ＩＧＢＴ３の劣化は、ＶＣＥの上昇が著しくなり前記のフィードバックでは設定値にすることができなくなったときに劣化と判定し、シーケンサユニット５ａから与えられる信号によりＩＧＢＴ３の通電を停止する。前記の設定値はシーケンサーユニット５ａで任意に設定できる。尚、図中の６はＩＧＢＴ２を駆動するゲート駆動回路である。
【０００９】
ＩＧＢＴ３のＶＣＥを測定し、変化量に応じたゲート制御電圧（以下、ＶＧＥと称す）を入力し制御する。例えば正の温度係数をもつ図４に示した特性のＩＧＢＴの場合、温度上昇するとＶＣＥが増加するため、ＶＧＥを上昇させてＶＣＥを下げるように制御が働く。このＩＧＢＴ３ではんだ接合層の劣化が進展すると、ＩＧＢＴ３の放熱能力が低下し、ＩＧＢＴ３のチップ温度が変化してＶＣＥがさらに変化する。ＶＣＥを測定することで、測定値が設定値に対し異常値となった場合、ＩＧＢＴ３が劣化したと判定し、回路電流７を遮断して、通電サイクルを停止する。
【００１０】
特許文献１に示された電力用半導体装置の熱抵抗測定方法においては、供試素子の温度を上昇させるために、通電主端子間のオン電圧を測定し、オン電圧を一定にするように制御電極から供試素子を制御し、素子の発生損失が一定になるような制御を行うことが記載されている。
【特許文献１】特許第３０８４８５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
前記のように、ＩＧＢＴ３のＶＣＥを測定しＩＧＢＴ３の劣化状況を検知する方法では、ＶＣＥ制御をＶＧＥ制御で行って、電力損失を一定にする試験の場合、ＩＧＢＴ３の劣化が進行して熱抵抗が上昇し、放熱がしづらくなったとき、ＩＧＢＴ３のチップ温度が上昇してＶＣＥが増大しようとするがＶＧＥによる制御がかかりＶＣＥは設定値に制御されて一定値になる。そのため、ＶＣＥが設定値になっている限り、ＩＧＢＴ３は動作を続行するので、はんだ接合層のボイドが小さい場合やクラックが小さい場合およびボンディング接合部の強度が弱くなり始めの初期劣化状態では劣化検知ができずパワーサイクル試験が続行されてしまう。ＶＣＥのＶＧＥによる制御が不能になった場合には、ＩＧＢＴ３は破壊寸前の状況になっており、極端な場合は破壊箇所が溶融してしまい、ＩＧＢＴ３のチップの劣化個所での解析が極めて困難になる。
【００１２】
このような場合の劣化の検知は、ＩＧＢＴ３の耐圧をカーブトレーサ装置で測定して行う。このカーブトレーサ装置を用いた耐圧での素子劣化を検知する方法は、半導体素子の劣化検知では通常よく行われる方法であるが、前記したように、劣化箇所の解析が極めて困難になる。
【００１３】
この発明の目的は、前記の課題を解決して、微小劣化（軽度な劣化）の段階で素子劣化を検知できる半導体装置の劣化検知方法を提供することにある。
【課題を解決するための手段】
【００１４】
前記の目的を達成するために、ゲート信号でオン電圧が制御できる半導体素子の劣化検知方法において、半導体素子に通電し、該通電電流で発生する半導体素子のオン電圧が一定になるように、ゲート信号のレベルを変化させ、該ゲート信号レベルが劣化と判断される所定値に達した時点で前記半導体素子が劣化したと判断する劣化検知方法とする。
【００１５】
また、前記ゲート信号がゲート電圧もしくはゲート電流であるとよい。
【００１６】
また、前記ゲート信号がパルス状であるとよい。
【発明の効果】
【００１７】
この発明によれば、供試素子（ＩＧＢＴ３）のオン電圧が一定になるようにゲート信号でオン電圧を制御するパワーサイクル試験などにおいて、ゲート信号が劣化と判断される所定値に達した時点で素子劣化と判定することで、微小劣化の段階で劣化を検知できる。
【００１８】
このように、素子破壊が起こる前の微小劣化を検知することで、劣化箇所のダメージを小さくし、その後の故障解析を容易にすることができる。
【発明を実施するための最良の形態】
【００１９】
実施の形態を以下の実施例にて説明する。
【００２０】
図１は、この発明の半導体装置の劣化検知方法を説明する図である。この図は劣化検知方法をパワーサイクル試験に適用した場合のそのパワーサイクル試験回路の概要を示す要部構成図である。また、半導体装置は供試素子（試験半導体サンプル）でここではＩＧＢＴを例に挙げた。図３との違いは、従来の素子の劣化の検知には、ＩＧＢＴのオン電圧の値を用いていたが、本発明では、ＩＧＢＴのＶＣＥを制御するＶＧＥを用いた点である。
【００２１】
このパワーサイクル試験回路は、ＩＧＢＴ３に一定電流を流す定電流電源１と、ＩＧＢＴ３を試験回路から切り離す場合に必要となるＩＧＢＴ２と、供試素子であるＩＧＢＴ３と、ＩＧＢＴ３にゲート電圧を与えるオペアンプ４と、ＩＧＢＴ２，３の動作を制御するためにオペアンプ４とＩＧＢＴ２を駆動するゲート駆動回路６に信号を送るシーケンサーユニット５とで構成される。このシーケンサユニット５にはＩＧＢＴ３のゲート電圧、コレクタ電圧、エミッタ電圧が入力され、シーケンサユニット５ないにおいて、入力された各電圧からＶＣＥとＶＧＥが求められる。尚、図１の例では、ＩＧＢＴ３のゲート電圧をシーケンサユニット５に入力しているが、ゲート電圧はシーケンサユニット５よりオペアンプ４へ出力される信号と同義であるため、ゲート電圧のシーケンサユニット５への入力を省略しても、シーケンサユニット５の内部において、ＶＧＥを求めることができる。
【００２２】
ＩＧＢＴ３のＶＣＥ制御をＶＧＥ制御で行って、電力損失を一定にする試験を行った場合、はんだ接合層などの劣化が進展し放熱能力が低下するとＩＧＢＴ３の温度が上昇し、ＶＣＥが変化する。このＶＣＥを予め決めておいた設定値になるようにＶＧＥを変化させてＶＣＥが一定になるように制御する。このＶＧＥの変化を測定し、ＶＧＥが劣化と判断される設定値に達したときにＩＧＢＴ３が劣化したと判断して、シーケンサーユニット５からの信号でＩＧＢＴ２とＩＧＢＴ３をオフして回路電流７を遮断し、ＩＧＢＴ３をパワーサイクル試験回路から取り出し、故障解析を行う。つまり、本発明ではＩＧＢＴ３の劣化検知をＩＧＢＴ３のＶＧＥの値が劣化判定の設定値に達したことで行うということである。このＶＧＥ値での劣化判定はシーケンサーユニット５で行う。
【００２３】
このように、ＩＧＢＴ３の劣化を直接反映するＶＧＥを劣化検知に用いることにより、ＩＧＢＴ３の劣化を早期に検出することが可能となる。早期に劣化を検知することで、その後の故障解析が容易にできるようになる。
【００２４】
図２は、制御の様子を示した概略タイミングチャート図である。ＩＣＥはＩＧＢＴ３に流れる回路電流、素子温度はＩＧＢＴチップの温度、ＶＣＥはＩＧＢＴ３のオン電圧（Ｖｃ（ｓａｔ））、ＶＧＥはＩＧＢＴ３のゲート電圧である。図の劣化後通電とはＩＧＢＴ３が劣化状態で通電したときである。ＩＧＢＴ３が劣化の兆候が現れると、素子温度が上昇し、それに伴って、ＶＣＥが上昇する。そうすると、シーケンサーユニット５からの信号でＶＧＥを上昇させてＶＣＥを低下させ、ＶＣＥを一定になるようにする（設定値）。そうすると、発生損失の増大が抑制されて、発生損失が一定値となり、温度上昇が抑制されてパワーサイクル試験は継続される。ＩＧＢＴ３の劣化の兆候が進みとＶＧＥがさらに上昇し、劣化判断のための設定値（劣化判断レベル）に達した時点で、劣化を検知したと判断し、ＶＣＥが正常動作時の設定値であったとしても、ＩＧＢＴ２、３をオフして回路電流を遮断し、ＩＧＢＴ３をパワーサイクル試験回路から取り出し、故障解析を開始する。尚、図の下に示した１秒間は通電時間を表し、９秒間は冷却期間を表し、これらの時間は一例である。
【００２５】
尚、この発明の半導体装置の劣化検知方法は、制御電極を有する半導体装置（各種トランジスタ）に有効であり、制御電極電圧（あるいは電流）で主電極間のオン電圧を制御する通電試験においては共通に適用可能である。
【００２６】
また、前記の実施例では供試素子にＩＧＢＴを用いた場合で説明したが、バイポーラトランジスタやＭＯＳＦＥＴであっても構わない。
【００２７】
また、パワーサイクル試験でのゲート信号は直流でなく、オン、オフのパルス状であることは勿論である。
【図面の簡単な説明】
【００２８】
【図１】この発明の半導体装置の劣化検知方法を説明する図
【図２】制御の様子を示した概略タイミングチャート図
【図３】パワーサイクル試験回路で従来の劣化検知方法を説明ずる図
【図４】ＩＧＢＴ３のＶＣＥ−ＩＣＥ特性の温度およびゲート電圧依存性を示す図
【符号の説明】
【００２９】
１    定電流電源
２    ＩＧＢＴ
３    ＩＧＢＴ（供試素子）
４    オペアンプ
５    シーケンサユニット
６    ゲート駆動回路
７    回路電流
ＶＧＥ    ゲート電圧
ＶＣＥ    オン電圧（Ｖｃ（ｓａｔ））
【図１】
2007240368.tif 000003
【図２】
2007240368.tif 000004
【図３】
2007240368.tif 000005
【図４】
2007240368.tif 000006