(57)【要約】【課題】耐湿性を向上させることができ、Ａｕメッキ部のイオンマイグレーションによる劣化を抑制することができる半導体装置を得る。【解決手段】本発明に係る半導体装置は、非気密パッケージに実装される半導体装置であって、半導体基板と、半導体基板上に形成された配線金属膜と、配線金属膜上に形成されたメッキ給電膜と、メッキ給電膜上に形成されたＡｕメッキ部と、Ａｕメッキ部を覆う金属膜と、金属膜を覆う絶縁保護膜とを有する。そして、金属膜は、電位−ｐＨ図において不感域及び不動態域で構成され、腐食域を持たない又は腐食域が非常に小さい金属材料からなる。【選択図】図１１
2007335636.tif 000002
【特許請求の範囲】
【請求項１】
非気密パッケージに実装される半導体装置であって、
半導体基板と、
前記半導体基板上に形成された配線金属膜と、
前記配線金属膜上に形成されたメッキ給電膜と、
前記メッキ給電膜上に形成されたＡｕメッキ部と、
前記Ａｕメッキ部を覆う金属膜と、
前記金属膜を覆う絶縁保護膜とを有し、
前記金属膜は、電位−ｐＨ図において不感域及び不動態域で構成され、腐食域を持たない又は腐食域が非常に小さい金属材料からなることを特徴とする半導体装置。
【請求項２】
前記金属膜の表面は酸化されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属膜は、形成する際に窒素ガスを添加した金属窒化膜であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記メッキ給電膜は、電位−ｐＨ図において不感域及び不動態域で構成され、腐食域を持たない又は腐食域が非常に小さい金属材料からなることを特徴とする請求項１〜３の何れか１項に記載の半導体装置。
【請求項５】
前記メッキ給電膜の表面は酸化されていることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記メッキ給電膜は、形成する際に窒素ガスを添加した金属窒化膜であることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非気密パッケージに実装される半導体装置に関し、特に耐湿性を向上させることができ、Ａｕメッキ部のイオンマイグレーションによる劣化を抑制することができる半導体装置に関するものである。
【背景技術】
【０００２】
以下、従来の半導体装置の製造工程について図面を用いて説明する。まず、図３０に示すように、所定の方法によって半導体基板１１上に、ゲート電極１２、オーミック電極１３（ドレイン、ソース）、配線金属膜１４から成るトランジスタ部を形成する。その後、表面をプラズマＣＶＤによる絶縁保護膜１５（例えば、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯ膜）によって保護し、配線金属膜１４上に、後にＡｕメッキ部を接合させるためのコンタクトホールを形成する。
【０００３】
次に、図３１に示すように、上記コンタクトホールを開口した下層レジストパターン１６を形成する。そして、図３２に示すように、スパッタ法によってメッキ給電層としてＴｉ膜１７及びＡｕ膜１８を形成する。さらに、図３３に示すように、後にＡｕメッキ部を形成する部分を開口した上層レジストパターン１９を形成する。
【０００４】
次に、図３４に示すように、上層レジストパターン１９の無い領域に電界メッキによってＡｕを成長させてＡｕメッキ部２０を形成する。その後、図３５に示すように、上層レジストパターン１９を除去する。そして、図３６に示すように、メッキ給電層の不要箇所をイオンミリングによって除去し、下層レジストパターン１６を除去する。
【０００５】
次に、図３７に示すように、表面全体を保護するために絶縁保護膜としてプラズマＣＶＤによりＳｉＮ又はＳｉＯＮからなるプラズマＣＶＤ膜２１を形成する。そして、ボンディングパッド領域のプラズマＣＶＤ膜２１を除去、開口させる。なお、プラズマＣＶＤ膜２１の替わりに、図３８に示すように、絶縁保護膜としてポリイミドなどの樹脂塗布膜２２が用いられることもある。
【０００６】
【非特許文献１】M. Pourbaix, “Atlas of Electrochemical Equiliberia in Aqueous Solutions”, NACE, Houston (1996)
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のように、従来の半導体装置では、プラズマＣＶＤ膜２１又は樹脂塗布膜２２は、直接Ａｕメッキ部２０上に形成されていた。しかし、Ａｕメッキ部２０とプラズマＣＶＤ膜２１又は樹脂塗布膜２２との密着性は低いため、両者の界面において膜剥がれや、水分の浸入が発生しやすかった。このため、プラスチックパッケージやモールドパッケージなどの非気密パッケージに実装される半導体装置の場合、耐湿性が低下するという問題があった。そして、チップ分離領域等におけるプラズマＣＶＤ膜２１又は樹脂塗布膜２２の開口端部における半導体基板１１との界面においても同様の問題があった。
【０００８】
また、耐湿性の低下の問題に関して、半導体装置に高電圧が印加され、かつ水分が存在する場合、イオンマイグレーションの問題を考慮する必要がある。図３９はＡｕの電位−ｐＨ図であり、図４０はＴｉの電位−ｐＨ図である（例えば、非特許文献１参照）。これによると、従来の半導体装置に用いられているＴｉ膜１７、Ａｕ膜１８及びＡｕメッキ部２０は、陽極として高電界が印加された場合に腐食域に該当する。従って、従来の半導体装置が高出力の用途で使用された場合には、高バイアス印加の影響と水分浸入に伴って、特にトランジスタ部のオーミック電極上のＴｉ及びＡｕがイオンマイグレーションによって溶出して、半導体装置が劣化するという問題もあった。
【０００９】
なお、図４１はＭｏの電位−ｐＨ図であり、図４２はＷの電位−ｐＨ図である。Ｔｉの替わりにＭｏやＷを用いた場合は、高出力の用途で使用しなくても、水分浸入によってイオンマイグレーションが発生する。
【００１０】
本発明は、上述のような課題を解決するためになされたもので、その目的は耐湿性を向上させることができ、Ａｕメッキ部のイオンマイグレーションによる劣化を抑制することができる半導体装置を得るものである。
【課題を解決するための手段】
【００１１】
本発明に係る半導体装置は、非気密パッケージに実装される半導体装置であって、半導体基板と、半導体基板上に形成された配線金属膜と、配線金属膜上に形成されたメッキ給電膜と、メッキ給電膜上に形成されたＡｕメッキ部と、Ａｕメッキ部を覆う金属膜と、金属膜を覆う絶縁保護膜とを有し、金属膜は、電位−ｐＨ図において不感域及び不動態域で構成され、腐食域を持たない又は腐食域が非常に小さい金属材料からなる。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１２】
本発明により、金属膜と絶縁保護膜との密着強度を向上させることができるため、後工程で発生する膜剥がれや界面からの水分の浸入を防いで耐湿性を向上させることができる。また、Ａｕメッキ部を腐食性の非常に強い金属膜で覆うことで、高出力用途の半導体装置におけるＡｕメッキ部のイオンマイグレーションによる劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態１．
本発明の実施の形態１に係る半導体装置は、プラスチックパッケージやモールドパッケージなどの非気密パッケージに実装される半導体装置である。以下、本発明の実施の形態１に係る半導体装置の製造工程について図１〜１２を用いて説明する。
【００１４】
まず、図１に示すように、所定の方法によって半導体基板１１上に、ゲート電極１２、オーミック電極１３（ドレイン、ソース）、配線金属膜１４から成るトランジスタ部を形成する。その後、表面をプラズマＣＶＤによる絶縁保護膜１５（例えば、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯ膜）によって保護し、配線金属膜１４上に、後にＡｕメッキ部を接合させるためのコンタクトホールを形成する。
【００１５】
次に、図２に示すように、上記コンタクトホールを開口した下層レジストパターン１６を形成する。この際、下層レジストパターン１６の開口を絶縁保護膜１５のコンタクトホールより大きくする。これにより、後に形成されるＡｕメッキ部が絶縁保護膜１５上に乗り上げた構造となるため、Ａｕメッキ部の下の配線金属膜１４及びオーミック電極１３への水分の浸入を抑制することができる。
【００１６】
次に、図３に示すように、スパッタ法によってメッキ給電層としてＴａ膜２３及びＡｕ膜１８を形成する。そして、図４に示すように、後にＡｕメッキ部を形成する部分を開口した上層レジストパターン１９を形成する。
【００１７】
次に、図５に示すように、上層レジストパターン１９の無い領域に電界メッキによってＡｕを成長させてＡｕメッキ部２０を形成する。そして、図６に示すように、上層レジストパターン１９を除去する。さらに、図７に示すように、Ａｕ膜１８の不要箇所をＡｕエッチング液（ヨウ素、及びヨウ化カリウムの混合水溶液）を用いて除去する。
【００１８】
次に、図８に示すように、スパッタ法によって全面にＴａ膜２４を形成する。そして、図９に示すように、Ａｕメッキ部２０以外の領域を開口したレジスト２５を形成する。さらに、図１０に示すように、Ｔａ膜２３，２４の不要箇所をイオンミリングによって除去し、レジスト２５及び下層レジストパターン１６を除去する。これにより、Ａｕメッキ部２０がＴａ膜２３，２４で完全に覆われる。そして、ボンディングパッド領域のＡｕメッキ部２０上のＴａ膜２４を除去、開口させる。
【００１９】
次に、図１１に示すように、表面全体を保護するためにプラズマＣＶＤによりＳｉＮ又はＳｉＯＮからなるプラズマＣＶＤ膜２１を形成する。そして、ボンディングパッド領域のプラズマＣＶＤ膜２１を除去、開口させる。なお、プラズマＣＶＤ膜２１の替わりに、図１２に示すように、絶縁保護膜としてポリイミドなどの樹脂塗布膜２２を用いてもよい。
【００２０】
以上の工程により製造された半導体装置は、半導体基板１１と、半導体基板１１上に形成された配線金属膜１４と、配線金属膜１４上に形成されたＴａ膜２３（メッキ給電膜）と、Ｔａ膜２３上に形成されたＡｕメッキ部２０と、Ａｕメッキ部２０を覆うＴａ膜２４（金属膜）と、Ｔａ膜２４を覆うプラズマＣＶＤ膜２１又は樹脂塗布膜２２（絶縁保護膜）とを有する。
【００２１】
このように、Ａｕメッキ部２０がＴａ膜２３，２４で覆われている。そして、ＴａはＡｕに比べてプラズマＣＶＤ膜２１又は樹脂塗布膜２２との密着強度が強い。従って、金属膜と絶縁保護膜との密着強度を向上させることができるため、後工程で発生する膜剥がれや界面からの水分の浸入を防いで耐湿性を向上させることができる。
【００２２】
また、図１３はＴａの電位−ｐＨ図である。このように、Ｔａは、電位−ｐＨ図において不感域及び不動態域のみで構成され、腐食域を持たない金属材料である。従って、Ａｕメッキ部２０を腐食性の非常に強いＴａで覆うことで高出力用途の半導体装置におけるＡｕメッキ部のイオンマイグレーションによる劣化を抑制することができる。
【００２３】
また、図１４はＮｂの電位−ｐＨ図であり、図１５はＰｔの電位−ｐＨ図であり、図１６はＲｈの電位−ｐＨ図である。このように、Ｎｂ，Ｐｔ，Ｒｈも電位−ｐＨ図において不感域及び不動態域で構成され、腐食域を持たない又は腐食域が非常に小さい金属材料である。従って、メッキ給電膜又は金属膜としてＴａの替わりにＮｂ，Ｐｔ，Ｒｈを用いることができる。
【００２４】
また、Ｏ２アッシャ等によって酸化処理を行ってＴａ膜２３，２４の表面を酸化するのが好ましい。これにより、露出したＴａ膜２３，２４の表面に不動態被膜が効果的に形成されて、プラズマＣＶＤ膜２１又は樹脂塗布膜２２との密着強度がさらに向上する。
【００２５】
また、Ｔａ膜２３，２４を形成する際に窒素ガスを添加して金属窒化膜として形成されているのが好ましい。ＴａＮとすることで、プラズマＣＶＤ膜２１又は樹脂塗布膜２２との密着強度がさらに向上する。
【００２６】
実施の形態２．
本発明の実施の形態２に係る半導体装置はイオンマイグレーションの問題を考慮しなくても良い程度の低電圧で使用される半導体装置である。以下、本発明の実施の形態２に係る半導体装置の製造工程について図１７〜２９を用いて説明する。
【００２７】
まず、図１７に示すように、所定の方法によって半導体基板１１上に、ゲート電極１２、オーミック電極１３（ドレイン、ソース）、配線金属膜１４から成るトランジスタ部を形成する。ただし、実施の形態１と同様であるため、ゲート電極１２及びオーミック電極１３は図示を省略する。その後、表面をプラズマＣＶＤによる絶縁保護膜１５（例えば、ＳｉＮ膜、ＳｉＯＮ膜、ＳｉＯ膜）によって保護し、配線金属膜１４上に、後にＡｕメッキ部を接合させるためのコンタクトホールを形成する。
【００２８】
次に、図１８に示すように、上記コンタクトホールを開口した下層レジストパターン１６を形成する。そして、図１９に示すように、スパッタ法によってメッキ給電層としてＴｉ膜１７及びＡｕ膜１８を形成する。さらに、図２０に示すように、後にＡｕメッキ部を形成する部分を開口した上層レジストパターン１９を形成する。
【００２９】
次に、図２１に示すように、上層レジストパターン１９の無い領域に電界メッキによってＡｕを成長させてＡｕメッキ部２０を形成する。その後、図２２に示すように、上層レジストパターン１９を除去する。そして、図２３に示すように、メッキ給電層の不要箇所をイオンミリングによって除去し、下層レジストパターン１６を除去する。この状態での半導体装置の上面図を図２４に示す。ただし、図２４のＡ−Ａ´における断面図が図２３である。
【００３０】
次に、図２５に示すように、全面にレジスト２６を塗布し、ボンディングパッド部に相当するＡｕメッキ部２０上、及び半導体装置外周部を開口し、フッ酸処理等により半導体装置外周部の開口部の絶縁膜を除去する。そして、Ｔａ膜２４を蒸着する。さらに、図２６に示すように、リフトオフによってレジスト２６を除去すると、該当箇所にＴａ膜２４が残る。この状態での半導体装置の上面図を図２７に示す。ただし、図２７のＡ−Ａ´における断面図が図２６である。
【００３１】
次に、図２８に示すように、表面全体を保護するためにプラズマＣＶＤによりＳｉＮ又はＳｉＯＮからなるプラズマＣＶＤ膜２１を形成する。そして、ボンディングパッド領域のプラズマＣＶＤ膜２１を除去、開口させる。なお、プラズマＣＶＤ膜２１の替わりに、図２９に示すように、絶縁保護膜としてポリイミドなどの樹脂塗布膜２２を用いてもよい。
【００３２】
以上の工程により製造された半導体装置は、Ａｕメッキ部２０がＴａ膜２４で覆われている。また、チップ分離領域におけるプラズマＣＶＤ膜２１又は樹脂塗布膜２２の開口端部においても、下地としてＴａ膜２４を用いている。そして、ＴａはＡｕに比べてプラズマＣＶＤ膜２１又は樹脂塗布膜２２との密着強度が強い。従って、金属膜と絶縁保護膜との密着強度を向上させることができるため、後工程で発生する膜剥がれや界面からの水分の浸入を防いで耐湿性を向上させることができる。なお、本実施の形態では、メッキ給電膜としてＴａ膜を用いていないが、イオンマイグレーションの問題を考慮しなくても良い程度の低電圧で使用される場合は十分な耐湿性を得ることができる。
【００３３】
また、金属膜としてＴａの替わりにＮｂ，Ｐｔ，Ｒｈを用いることができる。そして、Ｏ２アッシャ等によって酸化処理を行ってＴａ膜２４の表面を酸化するのが好ましい。これにより、露出したＴａ膜２４の表面に不動態被膜が効果的に形成されて、プラズマＣＶＤ膜２１又は樹脂塗布膜２２との密着強度がさらに向上する。また、Ｔａ膜２４を形成する際に窒素ガスを添加して金属窒化膜として形成されているのが好ましい。ＴａＮとすることで、プラズマＣＶＤ膜２１又は樹脂塗布膜２２との密着強度がさらに向上する。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図２】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図３】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図４】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図５】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図６】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図７】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図８】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図９】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図１０】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図１１】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図１２】本発明の実施の形態１に係る半導体装置の製造工程を説明するための断面図である。
【図１３】Ｔａの電位−ｐＨ図である。
【図１４】Ｎｂの電位−ｐＨ図である。
【図１５】Ｐｔの電位−ｐＨ図である。
【図１６】Ｒｈの電位−ｐＨ図である。
【図１７】本発明の実施の形態２に係る半導体装置の製造工程を説明するための断面図である。
【図１８】本発明の実施の形態２に係る半導体装置の製造工程を説明するための断面図である。
【図１９】本発明の実施の形態２に係る半導体装置の製造工程を説明するための断面図である。
【図２０】本発明の実施の形態２に係る半導体装置の製造工程を説明するための断面図である。
【図２１】本発明の実施の形態２に係る半導体装置の製造工程を説明するための断面図である。
【図２２】本発明の実施の形態２に係る半導体装置の製造工程を説明するための断面図である。
【図２３】本発明の実施の形態２に係る半導体装置の製造工程を説明するための断面図である。
【図２４】本発明の実施の形態２に係る半導体装置の製造工程を説明するための上面図である。
【図２５】本発明の実施の形態２に係る半導体装置の製造工程を説明するための断面図である。
【図２６】本発明の実施の形態２に係る半導体装置の製造工程を説明するための断面図である。
【図２７】本発明の実施の形態２に係る半導体装置の製造工程を説明するための上面図である。
【図２８】本発明の実施の形態２に係る半導体装置の製造工程を説明するための断面図である。
【図２９】本発明の実施の形態２に係る半導体装置の製造工程を説明するための断面図である。
【図３０】従来の半導体装置の製造工程を説明するための断面図である。
【図３１】従来の半導体装置の製造工程を説明するための断面図である。
【図３２】従来の半導体装置の製造工程を説明するための断面図である。
【図３３】従来の半導体装置の製造工程を説明するための断面図である。
【図３４】従来の半導体装置の製造工程を説明するための断面図である。
【図３５】従来の半導体装置の製造工程を説明するための断面図である。
【図３６】従来の半導体装置の製造工程を説明するための断面図である。
【図３７】従来の半導体装置の製造工程を説明するための断面図である。
【図３８】従来の半導体装置の製造工程を説明するための断面図である。
【図３９】Ａｕの電位−ｐＨ図である。
【図４０】Ｔｉの電位−ｐＨ図である。
【図４１】Ｍｏの電位−ｐＨ図である。
【図４２】Ｗの電位−ｐＨ図である。
【符号の説明】
【００３５】
１１  半導体基板
１２  ゲート電極
１３  オーミック電極
１４  配線金属膜
２０  Ａｕメッキ部
２１  プラズマＣＶＤ膜（絶縁保護膜）
２２  樹脂塗布膜（絶縁保護膜）
２３  Ｔａ膜（メッキ給電膜）
２４  Ｔａ膜（金属膜）
【図１】
2007335636.tif 000003
【図２】
2007335636.tif 000004
【図３】
2007335636.tif 000005
【図４】
2007335636.tif 000006
【図５】
2007335636.tif 000007
【図６】
2007335636.tif 000008
【図７】
2007335636.tif 000009
【図８】
2007335636.tif 000010
【図９】
2007335636.tif 000011
【図１０】
2007335636.tif 000012
【図１１】
2007335636.tif 000013
【図１２】
2007335636.tif 000014
【図１３】
2007335636.tif 000015
【図１４】
2007335636.tif 000016
【図１５】
2007335636.tif 000017
【図１６】
2007335636.tif 000018
【図１７】
2007335636.tif 000019
【図１８】
2007335636.tif 000020
【図１９】
2007335636.tif 000021
【図２０】
2007335636.tif 000022
【図２１】
2007335636.tif 000023
【図２２】
2007335636.tif 000024
【図２３】
2007335636.tif 000025
【図２４】
2007335636.tif 000026
【図２５】
2007335636.tif 000027
【図２６】
2007335636.tif 000028
【図２７】
2007335636.tif 000029
【図２８】
2007335636.tif 000030
【図２９】
2007335636.tif 000031
【図３０】
2007335636.tif 000032
【図３１】
2007335636.tif 000033
【図３２】
2007335636.tif 000034
【図３３】
2007335636.tif 000035
【図３４】
2007335636.tif 000036
【図３５】
2007335636.tif 000037
【図３６】
2007335636.tif 000038
【図３７】
2007335636.tif 000039
【図３８】
2007335636.tif 000040
【図３９】
2007335636.tif 000041
【図４０】
2007335636.tif 000042
【図４１】
2007335636.tif 000043
【図４２】
2007335636.tif 000044