(57)【要約】【課題】本発明は、半導体装置が組み込まれる電源装置等の装置の仕様に応じて、適切な短絡耐量と応答時間となる特性に変更することが可能であり、且つ半導体装置における発熱状態を制御して込み込まれる装置の信頼性を高めることが可能な半導体装置を提供することを目的とする。【解決手段】本発明に係る半導体装置は、複数のゲート接続線がゲート電極が埋設されたチップ表面に設けられ、これらのゲート接続線と接触可能に配設された複数のゲート配線により、ゲート接続線に接続されたゲート電極を複数の領域毎に通電制御するよう構成されている。【選択図】図１
2007234850.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極が埋設されたチップの表面に設けられ、前記ゲート電極に接続された複数のゲート接続線、及び
前記ゲート接続線と接触可能に配設され、前記ゲート接続線に接続された前記ゲート電極を複数の領域毎に通電制御する複数のゲート配線、
を具備する半導体装置。
【請求項２】
前記ゲート接続線がチップ表面において並行に配線された請求項１に記載の半導体装置。
【請求項３】
チップ表面において、少なくとも２つのゲート配線が互いに絶縁状態を保持して配設され、いずれかの前記ゲート配線が複数の前記ゲート接続線のいずれかと電気的に接続された請求項１に記載の半導体装置。
【請求項４】
並行に配線された前記ゲート接続線が、所定本数毎に複数の前記ゲート電極に順次接続された請求項１に記載の半導体装置。
【請求項５】
並行に配線された前記ゲート接続線が、１本毎に２つのゲート電極に交互に接続された請求項１に記載の半導体装置。
【請求項６】
前記ゲート配線により通電制御される前記ゲート電極が、チップ表面において２つの領域に分割された請求項１に記載の半導体装置。
【請求項７】
前記ゲート配線により通電制御される前記ゲート電極が、チップ表面における中央領域とその周りの外周領域に分割された請求項１に記載の半導体装置。
【請求項８】
チップ表面の温度検出を行う温度検出手段が設けられた請求項１乃至８のいずれか一項に記載の半導体装置。
【請求項９】
前記中央領域と前記外周領域の表面温度の検出を行う温度検出手段が設けられ、前記中央領域と前記外周領域の表面温度を所定温度に制御する回路を有する請求項７に記載の半導体装置。
【請求項１０】
前記中央領域の表面温度の検出を行う第１の温度検出手段と、
前記外周領域の表面温度の検出を行う第２の温度検出手段と、
前記第１の温度検出手段と前記第２の温度検出手段の出力を比較する比較検出回路と、
前記比較検出回路からの信号に基づき、前記ゲート配線への印加電圧を制御するゲート電圧制御回路と、
をさらに具備する請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に電流制御用のゲート電極を有する半導体装置に関し、特に電力用として用いられる半導体装置に関するものである。
【背景技術】
【０００２】
近年の電力用の半導体装置においては、電源装置の小型化、高機能化の要求に応えて、小型で高耐圧、大電流の電力用半導体装置が求められている。このような電力用半導体装置として、例えばパワーＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲート型バイポーラトランジスタ）等が開発されている。
【０００３】
パワーＩＧＢＴとしては、ゲート電極を用いて駆動制御され、このゲート電極を平板状に形成したプレーナ型ＩＧＢＴ及びゲート電極を構（トレンチ）内に埋め込み形成したトレンチ型ＩＧＢＴの２種類が一般的に用いられている。トレンチ型ＩＧＢＴは、トレンチにより分断された領域をチャネル領域とする複数のＩＧＢＴセルを半導体基板上に並設したものである。一般的には、トレンチ型ＩＧＢＴの方がプレーナ型ＩＧＢＴよりチャネル抵抗の低減を図ることができるため性能の向上を図りやすいという特性を有している。
【０００４】
【特許文献１】特開２００１−３５２０６６号公報
【特許文献２】特開２００１−１１１０４８号公報
【特許文献３】特開２００２−１００７７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のトレンチ型ＩＧＢＴのチップにおいては、複数のＩＧＢＴセルが並設された構成を有しており、１チップあたりのオン電圧の低減が図られている。しかし、従来のトレンチ型ＩＧＢＴは、オン電圧が低いかわりに短絡耐量が小さくなる傾向がある。また、従来のトレンチ型ＩＧＢＴは、構造的に入力容量が大きくなるため、ターンオン時及びターンオフ時における動作の遅れが問題となっている。
本発明の半導体装置においては上記の問題を解決して、当該半導体装置が組み込まれる電源装置等の仕様に応じて、適切な短絡耐量と応答時間となる特性に変更することが可能であり、更に半導体装置における発熱状態を制御して組み込まれる装置の信頼性を高めることが可能な半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために、本発明に係る半導体装置は、ゲート電極が埋設されたチップ表面に設けられ、前記ゲート電極に接続された複数のゲート接続線、及び
前記ゲート接続線と接触可能に配設され、前記ゲート接続線に接続された前記ゲート電極を複数の領域毎に通電制御する複数のゲート配線、を具備する。このように構成された半導体装置は、当該半導体装置が組み込まれる電源装置等の仕様に応じて、適切な短絡耐量と応答時間を有する構成となる。
【発明の効果】
【０００７】
本発明によれば、本発明の半導体装置が組み込まれる装置の仕様に応じて、適切な短絡耐量と応答時間に変更可能な汎用性の高い半導体装置を提供することができ、更に半導体装置の発熱状態を抑制して当該半導体装置が組み込まれる装置の信頼性を高めることが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明に係る半導体装置の好適な実施の形態を図面を参照しつつ説明する。本発明の半導体装置として電力用半導体装置であるトレンチ型ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲート型バイポーラトランジスタ）について以下に説明するが、本発明の技術的思想はプレーナ型ＩＧＢＴや、一般的なパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor)に対しても適用可能である。
なお、以下の実施の形態の説明において、特定の方向を示す用語（例えば「上」、「下」など）及びそれらの用語を含む別の用語（例えば「上方」、「下方」など）を適宜使用するが、それらの使用は図面を参照した発明の理解を容易にするためであって、それらの用語によって発明の技術的範囲が限定されものではない。したがって、以下に説明する本発明の実施の形態を上下反転して、または任意の方向（例えば、時計回り方向又は反時計回り方向）に所定角度（例えば、９０度）回転した形態も当然本発明の技術的範囲に属するものである。
【０００９】
実施の形態１．
図１は本発明に係る実施の形態１の半導体装置であるトレンチ型ＩＧＢＴのチップの一部を概略的に示す縦断面図である。図１においては、実施の形態１のトレンチ型ＩＧＢＴの説明を容易なものとするため、このトレンチ型ＩＧＢＴを模式的に示した図であり、各部分の構成の大きさや間隔は実際の装置と異なっている。
【００１０】
実施の形態１におけるＩＧＢＴのチップ１は、高抵抗のｎ−型ドリフト層６の表面側にｐ型ベース層３が形成されている。このｐ型ベース層３の表面からｎ−型ドリフト層６に達する深さを有するトレンチ４が並列に複数形成されている。トレンチ４の内部にはゲート絶縁膜７を介してゲート電極５が埋設されている。ゲート絶縁膜７は、例えば酸化シリコン膜、又はＯＮＯ膜（Oxide-nitride-oxide film：酸化物―窒化物―酸化物膜）により形成されている。また、ゲート電極５は例えば多結晶シリコンで形成されている。このゲート電極５は、後述するゲート配線（１０Ａ，１０Ｂ）に接続されたゲート接続線（１７Ａ，１７Ｂ）に接続されている。
【００１１】
トレンチ４の両側の領域において、ｐ型ベース層３の表面側には、トレンチ４の側面に接するようにｎ＋型エミッタ層２が形成されている。ｎ＋型エミッタ層２とｐ型ベース層３の上面にはエミッタ電極１２が形成されており、ｎ＋型エミッタ層２とｐ型ベース層３は短絡状態である。また、トレンチ４内のゲート電極５の上面は絶縁膜１８により覆われており、ゲート電極５とエミッタ電極１２とは絶縁状態である。
【００１２】
一方、ｎ−型ドリフト層６の裏面側にはｎ＋型バッファ層８を介してｐ＋型コレクタ層９が形成されている。このｐ＋型コレクタ層９の裏面にはコレクタ電極１９が形成されている。なお、上記のｎ＋型バッファ層８は耐圧が満たされれば、ｎ−型ドリフト層６の裏面側に直接にｐ＋型コレクタ層９を形成しても良い。
上記のように構成された実施の形態１におけるトレンチ型ＩＧＢＴのチップ１において、トレンチ４の数、すなわちゲート電極５の数は耐圧などの仕様やこれに伴うチップサイズ、設計ルールにより異なる。
【００１３】
図２は実施の形態１におけるＩＧＢＴのチップ１を模式的に記載した平面図である。図２に示すように、チップ１の平面形状が四角形であり、その対角線における一方の対角線の両端の位置近傍にはゲートパッド１１Ａ，１１Ｂが形成されている。第１のゲートパッド１１Ａからは第１のゲート配線１０Ａが延設されており、第２のゲートパッド１１Ｂからは第２のゲート配線１０Ｂが延設されている。第１のゲート配線１０Ａ及び第２のゲート配線１０Ｂは、チップ表面１６における四方及びその中間部分に配設されており、それぞれが櫛歯状態に形成されている。第１のゲート配線１０Ａ及び第２のゲート配線１０Ｂは、シリコンを含むアルミニウム（Ａｌ−Ｓｉ）により形成されている。第１のゲート配線１０Ａと第２のゲート配線１０Ｂとが交差する部分には、その一方が絶縁層に覆われたポリシリコンにより形成されており、第１のゲート配線１０Ａと第２のゲート配線１０Ｂが電気的に絶縁状態となっている。
【００１４】
実施の形態１のＩＧＢＴのチップ１における第１のゲート配線１０Ａは、図２に示すように、チップ表面１６における外周近傍領域である四方部分に張り巡らせた外周配線部１０Ａ−１と、中央領域においてトレンチ４の形成方向（図２における左右方向）と直交するよう形成された複数の枝配線部１０Ａ−２とを有して構成されている。同様に、第２のゲート配線１０Ｂは、チップ表面１６における外周近傍領域である四方部分に張り巡らせた外周配線部１０Ｂ−１と、中央領域においてトレンチ４の形成方向（図２における左右方向）と直交するよう形成された複数の枝配線部１０Ｂ−２とを有して構成されている。なお、第１のゲート配線１０Ａ及び第２のゲート配線１０Ｂにおける外周配線部１０Ａ−１，１０Ｂ−１の内側の領域にトレンチ４内のゲート電極５が埋設されている。したがって、トレンチ４内に形成された全てのゲート電極５の上部に第１のゲート配線１０Ａの枝配線部１０Ａ−２及び第２のゲート配線１０Ｂの枝配線部１０Ｂ−２が形成されていることになるが、その詳細については後で説明を行う。
【００１５】
上記のように第１のゲート配線１０Ａと第２のゲート配線１０Ｂが張り巡らされた実施の形態１のＩＧＢＴのチップ表面１６において、枝配線部１０Ａ−２，１０Ｂ−２の間には、エミッタ電極がゲート配線１０と同じアルミニウムにより形成され、ｎ＋型エミッタ層２とｐ型ベース層とは電気的に接続されている（図１参照）。
【００１６】
図３は、図２において符号Ａの○で囲んで示した領域を拡大して示した図であり、ＩＧＢＴのチップ表面１６における第１のゲート配線１０Ａと第２のゲート配線１０Ｂとの交差部分１４、及び第２ゲート配線１０Ｂとエミッタ電極１２との交差部分１４を示している。図３において、第２のゲート配線１０Ｂの外周配線部１０Ｂ−１、枝配線部１０Ｂ−２とゲート接続線１７Ｂには斜線を入れて示している。
図３に示すように、第１のゲート配線１０Ａの枝配線部１０Ａ−２が第２のゲート配線１０Ｂの外周配線部１０Ｂ−１を横断するように形成されている所では、外周配線部１０Ｂ−１における交差部分１４は絶縁層により被覆されたポリシリコンで構成された配線により接続されている。このように第１のゲート配線１０Ａと第２のゲート配線１０Ｂの交差部分１４においては一方が絶縁層により覆われたポリシリコンにスルーホール１３を介して電気的に接続されているため、第１のゲート配線１０Ａと第２のゲート配線１０Ｂとの間は完全に絶縁状態となっている。
また図３から明らかなように、エミッタ電極１２が第２のゲート配線１０Ｂの枝配線部１０Ｂ−２を横断するように形成されている所でも、同様な構造であり、エミッタ電極１２と第２のゲート電極１０Ｂとの間も絶縁状態となっている。なお、ポリシリコンで形成される交差部分１４は、ゲート電極５を形成する工程において作ることができる。
【００１７】
図４は、図２において符号Ｂの○で囲んで示した領域を拡大して示した平面図であり、ＩＧＢＴのチップ表面１６における第１のゲート配線１０Ａの枝配線部１０Ａ−２及び第２のゲート配線１０Ｂの枝配線部１０Ｂ−２と、ゲート電極５に接続されたゲート接続線１７Ａ，１７Ｂとの接続部分を示している。
図４において、第２のゲート配線１０Ｂと電気的に接続される第２のゲート接続線１７Ｂには斜線を入れて示している。なお、ゲート接続線１７Ａ，１７Ｂにおいて、第２のゲート接続線１７Ｂ以外が第１のゲート接続線１７Ａである。実施の形態１においては、第１のゲート接続線１７Ａが２本の第２のゲート接続線１７Ｂを間にして配置されており、このように第１のゲート接続線１７Ａと第２のゲート接続線１７Ｂが順次チップ表面１６の所定領域において一定間隔を有して並行に配設されている。
【００１８】
図４に示すように、第２のゲート配線１０Ｂにおける枝配線部１０Ｂ−２は、第２のゲート接続線１７Ｂとの交差部分にスルーホール１５を形成することによって電気的に接続されるようになっている。そして、枝配線部１０Ｂ−２と第１のゲート接続線１７Ａとはその交差部分においてスルーホール１５を形成しないので絶縁状態である。
一方、第１のゲート配線１０Ａにおける枝配線部１０Ａ−２は、第１のゲート接続線１７Ａとの交差部分においてスルーホール１５が形成され電気的に接続状態であり、第２のゲート接続線１７Ｂとは絶縁状態である。
図５は、図４においてＸ−Ｘ線で示した部分の断面図である。図１の断面図とは直交関係にあって、図４において説明したものと同じ機能、構成を有するものには同じ符号を付しており、その説明は省略する。
図５に示すように、第１のゲート枝配線部１０Ａ−２と第２のゲート枝配線部１０Ｂ−２が形成されている領域の下側には、トレンチ４、言い換えるならばゲート電極５は形成されておらず、ゲート電極５に接続されたゲート接続線１７が絶縁膜１８を介して配置されるように構成されている。そして、ゲート枝配線部１０−２とゲート接続線１７との間にスルーホール１５を選択的に形成することで、任意のゲート電極５とゲート配線１０とを電気的に接続することができる。図５の断面図からは、第２のゲート枝配線部１０Ｂ−２と第２のゲート接続線１７Ｂとが形成されたスルーホール１５を介して電気的に接続され、一方の第１のゲート枝配線部１０Ａ−２側の絶縁膜１８にはスルーホールを設けないようにすることで、第１のゲート枝配線部１０Ａ−２と第２のゲート接続線１７Ｂは絶縁状態になっている。
【００１９】
上記のように実施の形態１のトレンチ型ＩＧＢＴのチップ１においては、２つのゲートパッド１１Ａ，１１Ｂを設けて、それぞれが異なるゲート電極５に接続されるよう構成されている。このため、当該ＩＧＢＴのチップ１が組み込まれる、例えば電源装置等の仕様に応じて使用するゲート電極を選択することや制御方法を変えることが可能となる。すなわち、組み込まれる装置の仕様に応じて、第１のゲートパッド１１Ａと第２のゲートパッド１１Ｂの両方を使用する場合と、第１のゲートパッド１１Ａ又は第２のゲートパッド１１Ｂのいずれかを使用する場合とを選択することや、各ゲートパッド１１Ａ，１１Ｂに異なる電圧を印加したり、印加する時間に違いを持たせたりすることが可能となる。したがって、実施の形態１のトレンチ型ＩＧＢＴを用いることにより、組み込まれる装置に応じて、オン電圧の低減と共に適切な短絡耐量と応答時間を有する特性に変更することが可能となる。
【００２０】
上記構成の実施の形態１のトレンチ型ＩＧＢＴのチップ１においては、第１のゲート接続線１７Ａと第２のゲート接続線１７Ｂの配線区分比が１：２となっているため、ゲート制御によるトランジスタ駆動領域を１：２とすることが可能である。したがって、実施の形態１のトレンチ型ＩＧＢＴにおいては、当該チップ１が組み込まれる装置に応じて所望の駆動容量（仕様）を容易に選択することができる。
【００２１】
また、複数のゲート接続線を２つの群（１７Ａ，１７Ｂ）に分割する構成において、第１のゲート接続線１７Ａと第２のゲート接続線１７Ｂとを交互とする配線順序、例えば、図６の符号Ｃの○で囲んで示した領域のような配線順序とすることも可能である。図６の符号Ｃで囲んで示した領域は、前述の図４と同様にトレンチ型ＩＧＢＴのチップ１における一部を拡大して示した平面図である。図６において、ゲート接続線１７Ｂには斜線を入れて示している。
図６に示すトレンチ型ＩＧＢＴは、第１のゲート接続線１７Ａと第２のゲート接続線１７Ｂがチップ表面１６において１本毎に交互に配置された構成を有する。したがって、このように構成されたトレンチ型ＩＧＢＴのチップ１においては、第１のゲート配線１０Ａと第２のゲート配線１０Ｂが実質的に同じ配線仕様となり、いずれのゲート配線１０Ａ，１０Ｂに接続されたゲート電極５を駆動させてもチップ１としては同じ電気的特性を示す。したがって、一方のゲート配線１０Ａ又は１０Ｂを使用して駆動する場合、その駆動しているゲートにおいて故障が生じたとき他方のゲート配線１０Ｂ又は１０Ａに切り換えて駆動することが可能である。
【００２２】
実施の形態１のトレンチ型ＩＧＢＴの構成においては、トランジスタ駆動領域として第１のゲート配線１０Ａによる駆動領域又は第２のゲート配線１０Ｂによる駆動領域のいずれを選択しても、チップ表面１６の全ての領域に対して均一に電流を流す構成とすることができ、チップ表面１６の温度分布をほぼ均一とすることができる。もちろん、第１のゲート配線１０Ａ及び第２のゲート配線１０Ｂの両方による当該トレンチ型ＩＧＢＴを駆動しても、チップ表面１６には均一な電流が流れ、温度分布に偏り（むら）のない均一な表面温度となる。
【００２３】
また、実施の形態１のトレンチ型ＩＧＢＴの構成においては、トランジスタ駆動領域として第１のゲート配線１０Ａによる駆動領域又は第２のゲート配線１０Ｂによる駆動領域を個々に選択、制御できる構成であり、始動時にいずれか一方の駆動領域を選択し、その始動後において残り駆動領域を始動するよう構成することにより、すべての領域を同時に駆動する場合に比べて、ターンオン時及びターンオフ時の動作遅延を抑制することが可能となり、かつ定常損失を大幅に低減することが可能となる。
単なる群の選択のみであれば、スルーホール１５を形成するマスクを変更するだけで実現可能であって、容易かつ安価な方法で様々な特性を有するＩＧＢＴを得ることができる。
なお、本発明においては、第１のゲート接続線１７Ａと第２のゲート接続線１７Ｂの配線順序は、図４や図６に示した順序に特定されるものではなく、複数のゲート接続線を複数のゲート配線により複数に分割し、分割されたゲート接続線の群のいずれの群を選択してもチップ表面１６において均一に駆動領域が配置される各種の構成が含まれる。このように構成された半導体装置においては、上記の実施の形態１の構成と同様の効果を奏する。
【００２４】
実施の形態２．
図７は本発明に係る実施の形態２の半導体装置であるトレンチ型ＩＧＢＴのチップを概略的に示す平面図である。図７において、実施の形態２のトレンチ型ＩＧＢＴの説明を容易なものとするため、このトレンチ型ＩＧＢＴを模式的に示した図であり、各部分の構成の大きさや間隔は実際の装置と異なっている。実施の形態２のトレンチ型ＩＧＢＴのチップにおいて、前述の実施の形態１のトレンチ型ＩＧＢＴのチップ１と異なる点は、第１のゲート配線１０Ａと第２のゲート配線１０Ｂ、及び第１のゲート接続線１７Ａと第２のゲート接続線１７Ｂの配置である。したがって、実施の形態２の説明においては、前述の実施の形態１において説明したものと同じ機能、構成を有するものには同じ符号を付して、その説明は重複するため省略する。
【００２５】
実施の形態２におけるトレンチ型ＩＧＢＴのチップ１では、第１のゲート接続線１７Ａがチップ１の中央領域（中央部分）にあるゲート電極５に接続されるように配設されており、その周りの外周領域にあるゲート電極５に接続されるように第２のゲート接続線１７Ｂが配設されている。図７において、破線で囲む領域Ｄが第１のゲート配線１０Ａに接続される第１のゲート接続線１７Ａが配設されている領域である。したがって、第１のゲート配線１０Ａの２本の枝配線部１０Ａ−２は、中央領域に延びて対向するよう形成されている。これらの枝配線部１０Ａ−２の間を接続するように第１のゲート接続線１７Ａが設けられている。その他の領域である外周領域には第２のゲート配線１０Ｂに接続された第２のゲート接続線１７Ｂが設けられている。
【００２６】
図８は、図７において符号Ｅの○で囲んで示した外周領域部分を拡大して示した図であり、ＩＧＢＴのチップ表面１６における第１のゲート配線１０Ａと第２のゲート配線１０Ｂとが並設された部分を示している。図８において、第２のゲート配線１０Ｂの枝配線部１０Ｂ−２とゲート接続線１７Ｂには斜線を入れて示している。図８に示すように、第２のゲート配線１０Ｂの枝配線部１０Ｂ−２と第２のゲート接続線１７Ｂがスルーホール１５により電気的に接続されており、第１のゲート配線１０Ａの枝配線部１０Ａ−２と第２のゲート接続線１７Ｂとは絶縁状態である。
【００２７】
図９は、図７において符号Ｆの○で囲んで示した中央領域近傍を拡大した平面図である。図９において、第２のゲート配線１０Ｂの枝配線部１０Ｂ−２と第２のゲート接続線１７Ｂには斜線を入れて示している。図９に示すように、チップ１の中央領域に設けられた第１のゲート接続線１７Ａは、第１の枝配線部１０Ａ−２に対してスルーホール１５により電気的に接続されており、その周りの外周領域に設けられた第２のゲート接続線１７Ｂは、第２のゲート配線１０Ｂの枝配線部１０Ｂ−２に対してスルーホール１５により電気的に接続されている。
図１０は、図９においてＹ−Ｙ線で示した部分の断面図である。図１の断面図とは直交関係にあって、図９において説明したものと同じ機能、構成を有するものには同じ符号を付しており、その説明は省略する。
図１０に示すように、第１のゲート枝配線部１０Ａ−２と第２のゲート枝配線部１０Ｂ−２とが並んで形成されている領域の下側には、トレンチ４、言い換えるならばゲート電極５は形成されておらず、ゲート電極５に接続されたゲート接続線１７が絶縁膜１８を介して配置されるように構成されている。この点は、実施の形態１に関して示した断面図の図５と同様であり、図５との違いは、第１と第２のゲート枝配線部の中間部直下でゲート接続線１７が分離されていることにある。そして、第１のゲート枝配線部１０Ａ−２と第２のゲート枝配線部１０Ｂ−２とは、それぞれ第１のゲート接続線１７Ａと第２のゲート接続線１７Ｂとの間にスルーホール１５を形成することで、それぞれが独立してゲート電極５とゲート配線１０とが電気的に接続されている。
【００２８】
上記のように構成された実施の形態２のトレンチ型ＩＧＢＴのチップ１においては、第１のゲート接続線１７Ａに接続されたチップ表面１６の中央領域に設けられたゲート電極５を駆動させない構成の場合、チップ１の中央領域における発熱が抑制され、チップ全体としての温度抑制が可能となる。また、中央領域の第１のゲート接続線１７Ａに接続された第１のゲート配線１０Ａに対して、第２のゲート配線１０Ｂに印加する電圧より低い電圧を加えることにより、中央領域の発熱を抑制してチップ全体の温度を所望の温度とすることが可能となる。このように構成した場合には、チップ表面１６における中央領域のゲート電極を駆動しない場合に比べて、チップ１の駆動電流を増やすことが可能となり、トレンチ型ＩＧＢＴの特性を変更することが可能となる。
【００２９】
実施の形態３．
図１１は本発明に係る実施の形態３の半導体装置であるトレンチ型ＩＧＢＴのチップを概略的に示す平面図である。図１１において、実施の形態３のトレンチ型ＩＧＢＴの説明を容易なものとするため、このトレンチ型ＩＧＢＴを模式的に示した図であり、各部分の構成の大きさや間隔は実際の装置と異なっている。実施の形態３のトレンチ型ＩＧＢＴのチップ１において、前述の実施の形態２のトレンチ型ＩＧＢＴのチップ１と異なる点は、第１のゲート配線１０Ａに接続された第１のゲート接続線１７Ａと電気的につながりを有するゲート電極５と、第２のゲート配線１０Ｂに接続された第２のゲート接続線１７Ｂと電気的につながりを有するゲート電極５とが配設された各部分において、温度検出手段が設けられている点である。したがって、実施の形態３の説明においては、前述の実施の形態１及び実施の形態２において説明したものと同じ機能、構成を有するものには同じ符号を付して、その説明は重複するため省略する。
【００３０】
図１１において、実施の形態３におけるトレンチ型ＩＧＢＴのチップ１では、実施の形態２の構成と同様に、第１のゲート接続線１７Ａに接続されるゲート電極５がチップ表面１６における中央領域に配設されており、その周りの外周領域に第２のゲート接続線１７Ｂに接続されるゲート電極５が配設されている。すなわち、図１１において、破線で囲む領域Ｇが第１のゲート配線１０Ａに接続された第１のゲート接続線１７Ａと電気的につながりを有するゲート電極５が配設されている中央領域である。したがって、第１のゲート配線１０Ａの２本の枝配線部１０Ａ−２は、中央領域に延びて対向するよう形成され、これらの枝配線部１０Ａ−２の間は第１のゲート接続線１７Ａにより接続されている。この中央領域の周りである外周領域には第２のゲート配線１０Ｂに接続された第２のゲート接続線１７Ｂと電気的につながりを有するゲート電極５が設けられている。
【００３１】
上記のように第１のゲート配線１０Ａ、第２のゲート配線１０Ｂ、第１のゲート接続線１７Ａ及び第２のゲート接続線１７Ｂが配設された実施の形態３おけるトレンチ型ＩＧＢＴのチップ１においては、２つの温度検出手段である、第１の温度センサ２０Ａと第２の温度センサ２０Ｂが設けられている。第１の温度センサ２０Ａは、チップ１の中央領域の略中央に配設されている。第１の温度センサ２０Ａからの信号は、外周領域における第２のゲート接続線１７Ｂやこれにつながるゲート電極５が設けられていない領域に配設されている第１の温度検出パッド２１Ａに送出される。
【００３２】
一方、第２の温度センサ２０Ｂは、外周領域において第２のゲート接続線１７Ｂやこれにつながるゲート電極５が設けられていない領域に配設されている。実施の形態３のトレンチ型ＩＧＢＴのチップ１においては、略四角形のチップ１の平面における２本の対角線の一方の対角線の両端側にゲートパッド１１Ａ，１１Ｂが配設されており、そして他方の対角線の一端側近傍に第２の温度センサ２０Ｂが設けられている。この第２の温度センサ２０Ｂからの信号は略同じ位置に設けられている第２の温度検出パッド２１Ｂに送られる構成である。
【００３３】
図１２は、実施の形態３のトレンチ型ＩＧＢＴにおける温度検出によるゲート駆動制御回路の構成を示すブロック図である。図１２において、第１の温度センサ２０Ａと第２の温度センサ２０Ｂからの信号は第１の温度検出パッド２１Ａ及び第２の温度検出パッド２１Ｂをそれぞれ介して第１の温度検出回路２２Ａ及び第２の温度検出回路２２Ｂに入力される。第１の温度検出回路２２Ａ及び第２の温度検出回路２２Ｂにおいて変換された温度検出電圧は、比較検出回路２３に入力され、それぞれが比較される。また、比較検出回路２３には基準値となる信号が入力されて、それぞれの第１の温度検出回路２２Ａ及び第２の温度検出回路２２Ｂからの信号と比較される。これらの比較結果がゲート電圧制御回路２４に入力され、第１のゲート配線１０Ａ及び第２のゲート配線１０Ｂのそれぞれ、言い換えれば、第１のゲート接続線１７Ａに接続された中央領域のゲート電極５及び第２のゲート接続線１７Ｂに接続された外周領域のゲート電極５のそれぞれに印加すべき所望の電圧が形成される。ゲート電圧制御回路２４は、第１のゲートパッド１１Ａ及び第２のゲートパッド１１Ｂを介して第１のゲート配線１０Ａ及び第２のゲート配線１０Ｂに対して所望の電圧を印加し、ゲート電極５を駆動制御する。ゲート電圧制御回路２４には外部から入力信号の他に各種指令信号が入力されており、入力信号とこれらの指令信号に基づき第１のゲート配線１０Ａ及び第２のゲート配線１０Ｂに対する所望の電圧が形成される。指令信号としては、例えば、第１のゲート配線１０Ａの電圧を固定して、第２のゲート配線１０Ｂを変動制御するという条件を示す信号や、その逆に、第１のゲート配線１０Ａの電圧を変動制御して、第２のゲート配線１０Ｂを固定するという条件を示す信号や、基準温度となるようそれぞれのゲート配線１０Ａ，１０Ｂを制御するという条件を示す信号や、チップ表面１６において温度を低い方の部分に高い方の部分を合わせるという条件を示す信号や、温度が上限値を超えたときその部分のゲート配線を遮断するという条件を示す信号等である。
【００３４】
上記のように構成された実施の形態３のトレンチ型ＩＧＢＴにおいては、チップ１の表面における中央領域とその周りの外周領域の温度を常に監視することが可能となり、中央領域と外周領域の動作時の温度差を無くすように、中央領域に配設されたゲート電極５との接続を有する第１のゲート接続線１７Ａに対して適切なゲート電圧制御を第１のゲート配線１０Ａを介して行うことが可能となる。
また、実施の形態３のトレンチ型ＩＧＢＴにおいては、チップ１の表面温度を常に一定に保つ温度制御を行うことが可能となる。さらに、実施の形態３のトレンチ型ＩＧＢＴでは、チップ１の表面が異常に高くなった場合には、その異常状態を検知して回路遮断を例えば部分的に行う構成とすることができる。
なお、実施の形態３において用いた温度検出手段である温度センサは、温度センスダイオードを用いて構成しているが、同様の機能、構成を有する超小型の温度検出手段であれば用いることが可能である。また、実施の形態３において用いた温度検出手段は、前述の実施の形態１及び２における半導体装置においても適用可能である。このような温度検出手段を用いて、半導体装置におけるチップ表面１６の温度を制御すると共に、異常温度を検知したときには、当該半導体装置を回路から遮断する構成とすることが容易となる。
【産業上の利用可能性】
【００３５】
本発明は、組み込まれる装置に応じて半導体装置の仕様、特性を変更することが可能であり、汎用性の高い半導体装置となり、半導体装置を用いる分野において有用である。
【図面の簡単な説明】
【００３６】
【図１】本発明に係る実施の形態１の半導体装置であるトレンチ型ＩＧＢＴのチップの一部を概略的に示す縦断面図である。
【図２】実施の形態１におけるＩＧＢＴのチップを模式的に記載した平面図である。
【図３】図２において符号Ａの○で囲んで示した領域を示した拡大平面図である。
【図４】図２において符号Ｂの○で囲んで示した領域を示した拡大平面図である。
【図５】図４においてＸ−Ｘ線で示した部分の断面図である。
【図６】実施の形態１における他の例を示すトレンチ型ＩＧＢＴを示した拡大平面図である。
【図７】本発明に係る実施の形態２の半導体装置であるトレンチ型ＩＧＢＴのチップを概略的に示す平面図である。
【図８】図７において符号Ｅの○で囲んで示した領域を示した拡大平面図である。
【図９】図７において符号Ｆの○で囲んで示した中央領域近傍を示した拡大平面図である。
【図１０】図９においてＹ−Ｙ線で示した部分の断面図である。
【図１１】本発明に係る実施の形態３の半導体装置であるトレンチ型ＩＧＢＴのチップを概略的に示す平面図である。
【図１２】実施の形態３のトレンチ型ＩＧＢＴにおける温度検出によるゲート駆動制御回路の構成を示すブロック図である。
【符号の説明】
【００３７】
１  チップ、２  ｎ＋型エミッタ層、３  ｐ型ベース層、４  トレンチ、５  ゲート電極、６  ｎ−型ドリフト層、７  ゲート絶縁膜、８  ｎ＋型バッファ層、９  ｐ＋型コレクタ層、１０Ａ  第１のゲート配線、１０Ｂ  第２のゲート配線、１１Ａ  第１のゲートパッド、１１Ｂ  第２のゲートパッド、１２  エミッタ電極、１３  スルーホール、１４  交差部分、１５  スルーホール、１６  チップ表面、１７Ａ  第１のゲート接続線、１７Ｂ  第２のゲート接続線、１８  絶縁膜、１９  コレクタ電極、２０Ａ  第１の温度センサ、２０Ｂ  第２の温度センサ、２１Ａ  第１の温度検出パッド、２１Ｂ  第２の温度検出パッド、２２Ａ  第１の温度検出回路、２２Ｂ  第２の温度検出回路、２３  比較検出回路、２４  ゲート電圧制御回路。
【図１】
2007234850.tif 000003
【図２】
2007234850.tif 000004
【図３】
2007234850.tif 000005
【図４】
2007234850.tif 000006
【図５】
2007234850.tif 000007
【図６】
2007234850.tif 000008
【図７】
2007234850.tif 000009
【図８】
2007234850.tif 000010
【図９】
2007234850.tif 000011
【図１０】
2007234850.tif 000012
【図１１】
2007234850.tif 000013
【図１２】
2007234850.tif 000014