(57)【要約】【課題】薄膜トランジスタの活性層となる半導体薄膜のレーザアニールによる再結晶化処理を均一化及び最適化するとともに、ゲート配線の低抵抗化を図る。【解決手段】表示装置は、各薄膜トランジスタ４のゲート電極１を互いに接続するゲート配線６と、各薄膜トランジスタ４のソース電極Ｓを互いに接続する信号配線７とが絶縁基板上で互いに交差する様に形成されている。ゲート配線６は、個々のゲート電極１と一体的に形成された一体部６ａと、これらを互いに接続する別体部６ｂとに分かれている。ゲート電極１はゲート配線６の別体部６ｂより低い熱伝導性を有し、ゲート配線６の別体部６ｂはゲート電極１より低い電気抵抗を有する。信号配線７とゲート配線６の一体部６ａとが絶縁膜１４をはさんで交差する。【選択図】図１
2007047808.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極、ゲート絶縁膜及び多結晶構造の半導体薄膜を積層した薄膜トランジスタが複数形成された絶縁基板と、前記絶縁基板上に配された電気光学物質とを備え、
各薄膜トランジスタのゲート電極を互いに接続するゲート配線と、各薄膜トランジスタのソース電極またはドレイン電極を互いに接続する信号配線とが該絶縁基板上で互いに交差する様に形成された表示装置であって、
前記ゲート配線は、個々のゲート電極と一体的に形成された一体部と、これらを互いに接続する別体部とに分かれており、
前記ゲート電極は該ゲート配線の別体部より低い熱伝導性を有し、
前記ゲート配線の別体部は該ゲート電極より低い電気抵抗を有し、
前記信号配線と前記ゲート配線の該一体部とが絶縁膜をはさんで交差することを特徴とする表示装置。
【請求項２】
前記信号配線と前記ゲート配線の別体部とが同一の導電層で同層に形成されることを特徴とする請求項１記載の表示装置。
【請求項３】
ゲート電極、ゲート絶縁膜及び多結晶構造の半導体薄膜を積層した薄膜トランジスタが複数形成された絶縁基板と、前記絶縁基板上に配された電気光学物質とを備え、
各薄膜トランジスタのゲート電極を互いに接続するゲート配線と、各薄膜トランジスタのソース電極またはドレイン電極を互いに接続する信号配線とが該絶縁基板上で互いに交差する様に形成された表示装置であって、
前記ゲート配線は、個々のゲート電極と同一の導電層に属する下層部と、これに重ねられた別の導電層からなる上層部とに分かれており、  
前記ゲート電極は該ゲート配線の上層部より低い熱伝導性を有し、
前記ゲート配線の上層部は該ゲート電極より低い電気抵抗を有し、
前記信号配線と前記ゲート配線の下層部とが絶縁膜をはさんで交差することを特徴とする表示装置。 
【請求項４】
前記信号配線と前記ゲート配線の上層部とが同一の導電層で同層に形成されることを特徴とする請求項３記載の表示装置。
【請求項５】
行状に配されたゲート配線と、これと交差する様に列状に配された信号配線と、各ゲート配線と各信号配線とが交差する部分に対応して配された薄膜トランジスタと、各薄膜トランジスタによって駆動される電極とが、絶縁基板に形成された表示用薄膜半導体装置であって、
前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜及び多結晶構造の半導体薄膜を積層してなり、
前記ゲート配線は、対応する行の各薄膜トランジスタのゲート電極を互いに接続するために、個々のゲート電極と一体的に形成された一体部と、これらを互いに接続する別体部とに分かれており、
前記ゲート電極は該ゲート配線の別体部より低い熱伝導性を有し、
前記ゲート配線の別体部は該ゲート電極より低い電気抵抗を有し、
前記信号配線は、対応する列の各薄膜トランジスタのソース電極またはドレイン電極を互いに接続し、
前記信号配線は、絶縁膜を介して前記ゲート配線の該一体部と交差していることを特徴とする表示用薄膜半導体装置。
【請求項６】
前記信号配線は、前記ゲート配線の別体部と同一の導電層で同層に形成されていることを特徴とする請求項５記載の表示用薄膜半導体装置。
【請求項７】
行状に配されたゲート配線と、これと交差する様に列状に配された信号配線と、各ゲート配線と各信号配線とが交差する部分に対応して配された薄膜トランジスタと、各薄膜トランジスタによって駆動される電極とが、絶縁基板に形成された表示用薄膜半導体装置であって、
前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜及び多結晶構造の半導体薄膜を積層してなり、
前記ゲート配線は、対応する行の各薄膜トランジスタのゲート電極を互いに接続するために、個々のゲート電極と同一の導電層に属する下層部と、これに重ねられた別の導電層からなる上層部とに分かれており、
前記ゲート電極は該ゲート配線の上層部より低い熱伝導性を有し、
前記ゲート配線の上層部は該ゲート電極より低い電気抵抗を有し、
前記信号配線は、対応する列の各薄膜トランジスタのソース電極またはドレイン電極を互いに接続し、
前記信号配線は、絶縁膜を介して前記ゲート配線の該下層部と交差していることを特徴とする表示用薄膜半導体装置。
【請求項８】
前記信号配線は、前記ゲート配線の上層部と同一の導電層で同層に形成されていることを特徴とする請求項７記載の表示用薄膜半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多結晶シリコンなどを活性層とする薄膜トランジスタを絶縁基板上に集積形成した表示用薄膜半導体装置及び表示装置に関する。より詳しくは、６００℃以下の低温プロセスで作成される多結晶シリコン薄膜トランジスタの構造に関する。
【０００２】
薄膜半導体装置は表示用としてアクティブマトリクス型液晶ディスプレイなどの駆動基板に好適であり、現在盛んに開発が進められている。薄膜トランジスタの活性層には多結晶シリコン又は非晶質シリコンが用いられる。特に、多結晶シリコン薄膜トランジスタは小型で高精細のアクティブマトリクス型カラー液晶表示装置が実現でき、注目を集めている。透明なガラスなどからなる絶縁基板上に画素スイッチング素子として薄膜トランジスタを形成する為、従来の半導体技術では電極材料や抵抗材料としてのみ活用されていた多結晶シリコン薄膜を活性層に利用する技術である。市場で求められる画像品位を実現する為の高密度設計が可能な高性能のスイッチング素子用薄膜トランジスタを実現できる唯一の技術である。これは同時に、従来外付けのＩＣを用いていた周辺回路部を画素アレイ部と同一基板上に同一プロセスで形成することも可能にした。非晶質シリコン薄膜トランジスタでは実現できなかった高精細で且つ周辺回路部一体型のアクティブマトリクス液晶ディスプレイが実現できる。
【特許文献１】特開平０７−２３５４９０号公報
【特許文献２】特開平０４−０１４２６１号公報
【特許文献３】特開平０２−１８４８２４号公報
【０００３】
多結晶シリコンは非晶質シリコンに比べキャリア移動度が大きい為、多結晶シリコン薄膜トランジスタの電流駆動能力が高くなり、高速駆動が必要な水平走査回路及び垂直走査回路などの周辺回路部を画素スイッチング用の薄膜トランジスタと同一基板上に同時に作り込むことができる。従って、表示用薄膜半導体装置から外部に取り出す信号線の本数を大幅に削減することができる。又、Ｎチャネル型及びＰチャネル型の薄膜トランジスタを集積形成したＣＭＯＳ回路をオンチップ化でき、レベルシフト回路の内蔵が可能になりタイミング系信号の低電圧駆動ができる。
【０００４】
薄膜トランジスタのデバイス技術及びプロセス技術としては、従来から１０００℃以上の処理温度を採用した高温プロセス技術が確立されている。この高温プロセスの特徴は、石英など高耐熱性基板の上に成膜された半導体薄膜を固相成長により改質する点である。固相成長法は１０００℃以上の温度で半導体薄膜を熱処理する方法であり、成膜段階では微小なシリコン結晶の集合である多結晶シリコンに含まれる一個一個の結晶粒を大きくする。この固相成長法により得られた多結晶シリコンは１００ｃｍ2 ／ｖ．ｃ程度の高いキャリア移動度が得られる。この様な高温プロセスを実施する為には耐熱性に優れた基板の採用が必須であり、従来から高価な石英などを用いていた。しかしながら、石英は製造コスト低減化の観点からは不利である。
【０００５】
上述した高温プロセスに代えて、６００℃以下の処理温度を採用した低温プロセスが開発されている。薄膜半導体装置の製造工程を低温プロセス化する方法の一環として、レーザビームを用いたレーザアニールが注目を集めている。これは、ガラスなどの低耐熱性絶縁基板上に成膜された非晶質シリコンや多結晶シリコンなど非単結晶性の半導体薄膜にレーザビームを照射して局部的に加熱溶融した後、その冷却過程で半導体薄膜を結晶化するものである。この結晶化した半導体薄膜を活性層（チャネル領域）として多結晶シリコン薄膜トランジスタを集積形成する。結晶化した半導体薄膜はキャリアの移動度が高くなる為、薄膜トランジスタを高性能化できる。特に、アクティブマトリクス液晶ディスプレイの大型化及び高精細化に伴い、駆動周波数の増大化が顕著になっており、薄膜トランジスタの駆動電流能力を高めることが必須である。多結晶シリコン薄膜トランジスタでは、活性層の結晶粒径を大きくし結晶性を向上させることにより、駆動電流の増大化が図られる。
【０００６】
ところで、薄膜トランジスタは従来トップゲート型の構造が主流である。トップゲート構造は絶縁基板の上に半導体薄膜を成膜し、更にゲート絶縁膜を介して上方にゲート電極を形成する。低温プロセスでは低コストの大型ガラス板を絶縁基板に使用する。このガラス板にはＮａなどの不純物金属が多く含まれている為、薄膜トランジスタを駆動する電圧に応じて可動性のＮａイオンなどが局在化する。その電界によって薄膜トランジスタの特性が変動するという信頼性上の問題がある。これに対し、近年低温プロセスに適したボトムゲート型の構造が開発されている。これは、ガラス板などの絶縁基板上に金属膜などからなるゲート電極を配置し、その上にゲート絶縁膜を介して半導体薄膜を形成している。ゲート電極がガラス板中の電界を遮蔽する効果があり、構造的な観点から信頼性上トップゲート型に比べボトムゲート型の方が優れている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、ボトムゲート構造はレーザアニールによる結晶化を行なう時に大きな問題がある。再結晶化する半導体薄膜は、概ねチャネル領域となる部分がゲート電極の直上に位置し、ソース領域及びドレイン領域となる部分はガラス板上にある。この為、レーザビームの照射によりエネルギーを与えた時、ガラス板上と金属ゲート電極上では熱の伝導状態や放散状態に相違が出てくる。よって、最適なレーザエネルギーがチャネル領域とソース領域及びドレイン領域で異なる為、大きなキャリア移動度が得られる最適エネルギーでのレーザ照射ができなくなる。即ち、レーザアニールによる再結晶化を行なう場合、金属ゲート電極上の半導体薄膜とガラス板上の半導体薄膜の両者に同時にレーザビームを照射する訳であるが、一旦溶融化して冷却過程で固化する時に、金属ゲート電極上では熱がゲート配線を伝わって水平方向に放散する為、比較的短時間に固化する。この為、金属ゲート電極上とガラス板上とでは再結晶化した半導体薄膜の結晶粒が異なり、キャリア移動度が均一でなくなる。極端に言うと、金属ゲート電極上の半導体薄膜の結晶粒径を大きくしようとすると、ガラス板上の半導体薄膜は照射エネルギーが高くなり過ぎて蒸発することがある。逆に、ガラス板上の半導体薄膜の結晶状態を正常にしようとすると、金属ゲート電極上の半導体薄膜は結晶粒径が小さくなってしまう。半導体薄膜の結晶性を向上させるには、レーザビームの照射時に散逸する熱エネルギーをできるだけ抑えて、効果的に結晶粒径を増大させることが必要である。この為には、ゲート電極を構成する金属膜などの導電膜の熱伝導率は小さい方がよい。
【０００８】
一方、液晶ディスプレイにおいては配線抵抗が高いと信号の遅延等の悪影響がある為、信号配線やゲート配線は電気抵抗の低い導電膜で構成することが要求される。液晶ディスプレイのパネル面積が大型化し駆動周波数が増大化すると、配線抵抗の低減化は必須の要求となってくる。特に、ゲート配線は薄膜トランジスタのゲート電極と電気的に接続される為、従来はゲート配線とゲート電極が同一材料で一体形成されることが多い。従って、ゲート配線に対する低抵抗化の要求からゲート電極も必然的に低抵抗の導電膜で構成されることになる。他方、前述した様に、半導体薄膜の結晶性の観点から見るとゲート電極は熱伝導率の小さい方が好ましい。しかしながら、熱伝導率の小さい導電膜は抵抗率が高い物質がほとんどであり、これは前述したゲート配線の低抵抗化とは矛盾する要求となる。
【０００９】
即ち、薄膜トランジスタを用いた従来の表示用薄膜半導体装置では、薄膜トランジスタの性能向上と配線抵抗の低減化は互いに相反しており、両者を同時に満足させることは極めて困難であった。本発明は以上の課題を解決するものであり、その目的は薄膜トランジスタの高性能化とゲート配線の低抵抗化を同時に満足する薄膜半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明に係る表示装置は基本的に、ゲート電極、ゲート絶縁膜及び多結晶構造の半導体薄膜を積層した薄膜トランジスタが複数形成された絶縁基板と、前記絶縁基板上に配された電気光学物質とを備え、各薄膜トランジスタのゲート電極を互いに接続するゲート配線と、各薄膜トランジスタのソース電極またはドレイン電極を互いに接続する信号配線とが該絶縁基板上で互いに交差する様に形成されている。ここで前記ゲート配線は、個々のゲート電極と一体的に形成された一体部と、これらを互いに接続する別体部とに分かれており、前記ゲート電極は該ゲート配線の別体部より低い熱伝導性を有し、前記ゲート配線の別体部は該ゲート電極より低い電気抵抗を有し、前記信号配線と前記ゲート配線の該一体部とが絶縁膜をはさんで交差する。好ましくは、前記信号配線と前記ゲート配線の別体部とが同一の導電層で同層に形成される。
又本発明に係る他の表示装置は基本的に、ゲート電極、ゲート絶縁膜及び多結晶構造の半導体薄膜を積層した薄膜トランジスタが複数形成された絶縁基板と、前記絶縁基板上に配された電気光学物質とを備え、各薄膜トランジスタのゲート電極を互いに接続するゲート配線と、各薄膜トランジスタのソース電極またはドレイン電極を互いに接続する信号配線とが該絶縁基板上で互いに交差する様に形成されている。ここで前記ゲート配線は、個々のゲート電極と同一の導電層に属する下層部と、これに重ねられた別の導電層からなる上層部とに分かれており、前記ゲート電極は該ゲート配線の上層部より低い熱伝導性を有し、前記ゲート配線の上層部は該ゲート電極より低い電気抵抗を有し、前記信号配線と前記ゲート配線の下層部とが絶縁膜をはさんで交差する。好ましくは、前記信号配線と前記ゲート配線の上層部とが同一の導電層で同層に形成される。
【００１１】
本発明に係る表示用薄膜半導体装置は基本的に、行状に配されたゲート配線と、これと交差する様に列状に配された信号配線と、各ゲート配線と各信号配線とが交差する部分に対応して配された薄膜トランジスタと、各薄膜トランジスタによって駆動される電極とが、絶縁基板に形成されている。ここで前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜及び多結晶構造の半導体薄膜を積層してなり、前記ゲート配線は、対応する行の各薄膜トランジスタのゲート電極を互いに接続するために、個々のゲート電極と一体的に形成された一体部と、これらを互いに接続する別体部とに分かれており、前記ゲート電極は該ゲート配線の別体部より低い熱伝導性を有し、前記ゲート配線の別体部は該ゲート電極より低い電気抵抗を有し、前記信号配線は、対応する列の各薄膜トランジスタのソース電極またはドレイン電極を互いに接続するとともに、絶縁膜を介して前記ゲート配線の該一体部と交差していることを特徴とする。好ましくは、前記信号配線は、前記ゲート配線の別体部と同一の導電層で同層に形成されている。
又本発明に係る他の表示用薄膜半導体装置は基本的に、行状に配されたゲート配線と、これと交差する様に列状に配された信号配線と、各ゲート配線と各信号配線とが交差する部分に対応して配された薄膜トランジスタと、各薄膜トランジスタによって駆動される電極とが、絶縁基板に形成されている。ここで前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜及び多結晶構造の半導体薄膜を積層してなり、前記ゲート配線は、対応する行の各薄膜トランジスタのゲート電極を互いに接続するために、個々のゲート電極と同一の導電層に属する下層部と、これに重ねられた別の導電層からなる上層部とに分かれており、前記ゲート電極は該ゲート配線の上層部より低い熱伝導性を有し、前記ゲート配線の上層部は該ゲート電極より低い電気抵抗を有し、前記信号配線は、対応する列の各薄膜トランジスタのソース電極またはドレイン電極を互いに接続するとともに、絶縁膜を介して前記ゲート配線の該下層部と交差していることを特徴とする。好ましくは、前記信号配線は、前記ゲート配線の上層部と同一の導電層で同層に形成されている。
【発明の効果】
【００１２】
本発明によれば、ゲート電極を比較的熱伝導率の低い材料で形成している。これにより、ゲート電極の上と絶縁基板の上とで熱伝導状態の差を少くしている。この為、レーザエネルギーの最適化が可能になり、高品質の多結晶半導体薄膜を得ることができる。又、熱伝導率が低い場合これに応じて電気抵抗は高くなることが一般的である。これは、ゲート配線としては不利な条件である。そこで、本発明ではゲート電極と別にゲート配線を比較的電気抵抗率の低い材料で構成している。即ち、ゲート電極は熱伝導率が低いことを優先した導電膜を用い、ゲート配線は電気抵抗率が低いことを優先した導電膜を用いている。これにより、薄膜トランジスタの移動度を向上させるのに必要な多結晶半導体薄膜の大粒径化と、ゲート配線の低抵抗化を同時に達成できる。即ち、薄膜トランジスタの高性能化と配線の低抵抗化を同時に満足する薄膜半導体装置を実現できる。
以上説明したように、本発明によれば、ゲート電極は比較的熱伝導性が低い材料で構成されており、ゲート配線は比較的電気抵抗が低い材料で構成されている。係る構成により、半導体薄膜はゲート絶縁膜を介してゲート電極の上に配置された状態でエネルギー照射を受け、均一且つ最適に再結晶化された多結晶構造を呈することが可能になる。一方、ゲート配線はゲート電極とは別に電気抵抗の低減化が可能になる。係る構成により、薄膜トランジスタの移動度を向上させるのに必要な多結晶半導体薄膜の大粒径化と、ゲート配線の低抵抗化を同時に達成できる。即ち、薄膜トランジスタの高性能化と配線の低抵抗化を同時に満足する表示用薄膜半導体装置を容易に得ることができるので、アクティブマトリクスディスプレイの大型化と高性能化、特に駆動用周辺回路をパネル内に集積化した高解像度ディスプレイの実現に大きく寄与し、本発明の効果は多大なものがある。
【発明を実施するための最良の形態】
【００１３】
以下図面を参照して本発明の最良な実施形態を詳細に説明する。図１は本発明に係る薄膜半導体装置の第１実施形態を示す模式図である。（Ａ）は表示用薄膜半導体装置の部分平面図であり、（Ｂ）は（Ａ）に示したＢ−Ｂ線に沿った断面図であり、（Ｃ）は同じく（Ａ）に示したＣ−Ｃ線に沿った断面図である。図示する様に、本表示用薄膜半導体装置は、下から順にゲート電極１、ゲート絶縁膜２及び半導体薄膜３を積層したボトムゲート構造の薄膜トランジスタ４を絶縁基板５上に集積形成したものである。なお、薄膜トランジスタ４はダブルゲート構造を有しており一対のゲート電極を含んでいる。但し、本発明はこれに限られるものではなくシングルゲート構造の薄膜トランジスタであってもよいことは勿論である。又、各薄膜トランジスタ４のゲート電極１に接続するゲート配線６が絶縁基板５上に形成されている。加えて、行状のゲート配線６と直交する様に列状の信号配線７も形成されている。特徴事項として、ゲート電極１はゲート配線６の少くとも一部より低い熱伝導性を有し、ゲート配線６の少くとも一部はゲート電極１より低い電気抵抗を有している。又、半導体薄膜３はエネルギー照射により再結晶化された多結晶構造を有する。本実施形態では、ゲート配線６は個々のゲート電極１と一体的に形成された一体部６ａと、これらを互いに接続する別体部６ｂとに分かれている。一体部６ａと別体部６ｂとはコンタクトホールを介して互いに電気接続されている。この場合、ゲート電極１はゲート配線６の別体部６ｂより低い熱伝導性を有する。逆に、ゲート配線６の別体部６ｂはゲート電極１より低い電気抵抗を有する。なお信号配線７はゲート配線６の別体部６ｂと同一の導電膜で形成されている。
【００１４】
（Ｂ）に示す様に、ボトムゲート構造の薄膜トランジスタ４はゲート電極１の上にゲート絶縁膜２を介して半導体薄膜３が形成されている。その上には、ゲート電極１に整合してストッパ１２がパタニング形成されている。アイランド状にパタニングされた半導体薄膜３の一端側には不純物が高濃度で注入されたソース電極Ｓが形成されており、他端側には同じく不純物が高濃度で注入されたドレイン電極Ｄが形成されている。係る構成を有する薄膜トランジスタ４は層間絶縁膜９により被覆されている。更に、層間絶縁膜９の上にはパシベーション膜１０が形成されている。このパシベーション膜１０の上には前述した信号配線７が形成されている。この信号配線７は層間絶縁膜９に開口したコンタクトホールを介してドレイン電極Ｓに電気接続している。信号配線７及び薄膜トランジスタ４の表面は平坦化膜１１で被覆されている。この平坦化膜１１の上に画素電極８がパタニング形成されており、コンタクトホールを介して薄膜トランジスタ４のドレイン電極Ｄに電気接続している。
【００１５】
（Ｃ）に示す様に、ゲート配線６を構成する各一体部６ａは互いに離間している。両者を接続する様に別体部６ｂが形成されている。即ち、別体部６ｂは層間絶縁膜９に開口したコンタクトホールを介して各一体部６ａに電気接続している。なお、信号配線７はゲート配線６の別体部６ｂと同一の導電膜からなる。この場合、信号配線７とゲート配線６の一体部６ａとの間の交差部に、絶縁用のパッド１４が介在している。このパッド１４はストッパ１２と半導体薄膜３の積層構造からなり、薄膜トランジスタ４を形成する際同時に作り込まれる。
【００１６】
一般に、ボトムゲート型薄膜トランジスタのゲート電極はＡｌ，Ｗ，Ｔａ，Ｃｕ，Ｃｒ，Ｎｉ，Ｍｏなどの金属膜、又は高濃度の不純物をドープしたＳｉ、シリサイド、又は上述した金属の合金、あるいはＩＴＯなどの透明導電膜が使われる。特に、上述した金属材料の０℃における熱伝導率ｋと比抵抗ρの値を以下の表に示す。
【表１】
2007047808.tif 000003
【００１７】
上記の表から明らかな様に、熱伝導率と電気抵抗率の関係は互いに相反しており、一方が低ければ、他方は高い関係にある。そこで本発明では、ゲート電極はゲート配線の少くとも一部より低い熱伝導性を有する材料で構成し、逆にゲート配線の少くとも一部はゲート電極より低い電気抵抗を有する材料で構成している。
【００１８】
次に、図２〜図４を参照して、図１に示した表示用薄膜半導体装置の製造方法を詳細に説明する。なお、各図において（Ａ）は部分平面形状を表わし、（Ｂ）は（Ａ）に示したＢ−Ｂ線に沿った断面構造を表わし、（Ｃ）は同じく（Ａ）に示したＣ−Ｃ線に沿った断面構造を表わしている。まず、図２に示す様に、絶縁基板５上に、熱伝導率の低い導電膜を成膜する。材料としては、ＴａあるいはＴａとＭｏの合金（以下、Ｍｏ／Ｔａと表記する）などが挙げられる。本実施形態では、Ｍｏ／Ｔａを用いた。Ｍｏ／Ｔａの熱伝導率はＭｏとＴａの組成比によって異なるが、Ｔａの熱伝導率よりは低い。その膜厚は２００ｎｍ程度が望ましい。このＭｏ／Ｔａからなる導電膜をパタニングし、ゲート電極１と一体部６ａとに加工する。なお、この一体部６ａは後にゲート配線の一部を構成するものである。この上にプラズマＣＶＤ法でＳｉＮx 膜を５０ｎｍの厚みで成膜し、更にＳｉＯ2 膜を１００ｎｍの厚みで連続成膜して、ゲート絶縁膜２とする。更に、プラズマＣＶＤ法により非晶質シリコンの半導体薄膜３を３０〜４０ｎｍの厚みとなる様にゲート絶縁膜２に連続して成膜する。ここで、４００〜４５０℃の温度で２時間程度窒素雰囲気中でアニールを行ない、非晶質シリコン中の水素を脱離させる。この脱水素化アニール後、レーザ光を照射して非晶質シリコンを多結晶シリコンに転換する。このレーザ結晶化の際、ゲート電極１を構成する導電膜（Ｍｏ／Ｔａ）の熱伝導率が比較的低いので、レーザアニール時半導体薄膜３を加熱する時間を比較的長く確保することができる。この為、得られた多結晶シリコンの結晶粒径は大きくなり良好な結晶性を持つ半導体薄膜３が得られる。例えば、本実施形態ではレーザエネルギーは３００〜４００ｍＪ／ｃｍ2 に設定されており、レーザビームの形状はライン状である。その長軸方向の長さは１５０〜３００ｍｍ、短軸方向の長さは０．３〜１．０ｍｍである。ライン状のレーザビームは短軸方向に沿って部分的に重ねながら照射を行なう。短軸方向のレーザビームのオーバーラップ量は９０〜９９％に設定した。又、ここではＸｅＣｌのエキシマレーザ光源を用い、ビームのパルス周波数は５０〜２００Ｈｚであり、パルスの継続時間は２５ｎｓである。この様な条件下で、実際にレーザアニールを行なうと、半導体薄膜３の結晶粒径は平均４００ｎｍとなり、最大では２〜３μｍに及ぶ巨大な結晶粒が得られる。即ち、半導体薄膜３の下地となるゲート電極１の材料として熱伝導率ｋが６０Ｗ／ｍ．Ｋ以下のＭｏ／Ｔａを選択した結果である。
【００１９】
次に図３に示す様に、再びプラズマＣＶＤ法でＳｉＯ2 を１００ｎｍの厚みで成膜する。続いて、裏面露光を行ないＳｉＯ2 をゲート電極１や一体部６ａと整合したパターンに加工する。これにより、ストッパ１２が得られる。この後、ストッパ１２をマスクとしてイオンドーピングにより不純物を半導体薄膜３に注入し、ソース電極Ｓ及びドレイン電極Ｄを設ける。これにより、ボトムゲート構造の薄膜トランジスタ４が得られる。この後、レーザアニール、熱アニール、ＲＴＡなどで半導体薄膜３に注入された不純物を活性化させる。この段階で、半導体薄膜３をアイランド状にエッチングする。加えて、ストッパ１２もエッチングし、不要な部分から除去する。この結果、半導体薄膜３は薄膜トランジスタ４の素子領域と、パッド１４の部分に残される。又、ストッパ１２はゲート電極１の直上とパッド１４のみに残される。この後、ＳｉＯ2 を約２００〜６００ｎｍの厚みで成膜し、層間絶縁膜９とする。このＳｉＯ2 の成膜方法はプラズマＣＶＤ法でも、常圧ＣＶＤ法、減圧ＣＶＤ法、スパッタなど何れの方法でもよい。更に、ＳｉＮx を約１００〜４００ｎｍの厚みで層間絶縁膜９上に成膜し、パシベーション膜１０とする。このパシベーション膜１０の成膜方法はプラズマＣＶＤ法を用いる。この状態で、３００〜４００℃の温度下１〜２時間程度窒素ガス雰囲気中又はフォーミングガス雰囲気中あるいは真空中でアニールし、水素を半導体薄膜３中に拡散させる。なお、パシベーション膜１０は必ずしも必要ではなく、層間絶縁膜９のみの状態でアニールしてもよい。
【００２０】
最後に図４に示す様に、層間絶縁膜９にコンタクトホールを開口し、比較的抵抗率の低い導電体であるＭｏ，Ａｌなどをスパッタし、所定の形状にパタニングして信号配線７に加工する。この時、縦方向の信号配線７のみならず、横方向の別体部６ｂも同時に形成する。この低抵抗の別体部６ｂはコンタクトホールを介して一体部６ａと電気接続しており、横方向のゲート配線６が完成する。この様な構造にすることにより、レーザアニール時半導体薄膜３の下部に位置することになるゲート電極１の熱伝導率を低くし、且つゲート配線６の抵抗を低くすることが可能になる。この後、図示しないが、平坦化膜を塗布し、コンタクトホールを開け、ＩＴＯなどの透明導電膜をスパッタする。このＩＴＯを所定の形状にパタニングして画素電極に加工すれば、表示用薄膜半導体装置が得られる。（Ｃ）に示す様に、ゲート配線６は熱伝導率の比較的低い一体部６ａと抵抗率の比較的低い別体部６ｂとから構成されている。別体部６ｂは層間絶縁膜９に開口したコンタクトホールを介して一体部６ａの各々に接続している。
【００２１】
次に、図５を参照して本発明に係る薄膜半導体装置の第２実施形態を詳細に説明する。（Ａ）に示す様に、絶縁基板上に熱伝導率の低い導電膜、例えばＴａあるいはＭｏ／Ｔａを成膜する。次いで、この導電膜をパタニングしゲート電極１と下層部６ｃとに加工する。なお、この下層部６ｃはゲート電極１と同一の導電層に属し、後工程でゲート配線の一部を構成するものである。この後、前述した第１実施形態と同様のプロセスを行ない、（Ｂ）に示す様に薄膜トランジスタ４及びパッド１４を設ける。最後に（Ｃ）に示す様に、薄膜トランジスタ４を被覆する様に層間絶縁膜及びパシベーション膜を成膜する。これらの膜にコンタクトホールを開口する。この時同時に、下層部６ｃの上部から不要な絶縁膜を全て除去しておく。この様な状態で、抵抗率の低い導電体であるＭｏ，Ａｌなどをスパッタする。これを所定の形状にパタニングして信号配線７に加工する。図示する様にゲート配線６と信号配線７の間にパッド１４がある。この時同時に、同一の導電体でゲート配線６の上層部６ｄを設ける。即ち、本実施形態ではゲート配線６は比較的熱伝導率の低い下層部６ｃと比較的抵抗率の低い上層部６ｄとを重ねた積層構造となっている。
【００２２】
図６は、前述した第２実施形態の完成状態を示す模式的な部分平面図である。完成品状態では画素電極８が形成されており、コンタクトホールを介して対応する薄膜トランジスタ４のドレイン電極Ｄに電気接続している。
【００２３】
図７は、図６に示した表示用薄膜半導体装置のＣ−Ｃ線に沿って切断した断面形状を表わしている。図から明らかな様に、ゲート配線６はＭｏ／Ｔａなどからなる比較的低熱伝導性の下層部６ｃとＡｌなどからなる比較的低抵抗の上層部６ｄとを重ねた積層構造となる。一方、ゲート電極はＭｏ／Ｔａからなる比較的低熱伝導性の導電膜のみからなる。この構造でも、第１実施形態と同様にレーザアニール時半導体薄膜の下部に位置することになるゲート電極の熱伝導率を低くし、且つゲート配線６の電気抵抗を低くすることが可能である。ゲート配線６は基本的に連続した下層部６ｃで構成するが、抵抗率の低い上層部６ｄが重なった積層構造となるので、配線抵抗を全体として低く抑えることが可能である。
【００２４】
最後に図８は本発明に係る薄膜半導体装置を駆動基板として組み立てられたアクティブマトリクス型表示装置の一例を示す模式的な斜視図である。この表示装置は一方の絶縁基板５と他方の絶縁基板２０との間に液晶などからなる電気光学物質２１を保持した構造となっている。一方の絶縁基板５には画素アレイ部と周辺回路部とが集積形成されている。周辺回路部は垂直走査回路２２と水平走査回路２３とに分かれている。又、絶縁基板５の上端側には外部接続用の端子電極２４も形成されている。各端子電極２４は配線２５を介して垂直走査回路２２及び水平走査回路２３に接続している。画素アレイ部には互いに交差するゲート配線６と信号配線７とが形成されている。ゲート配線６は垂直走査回路２２に接続し、信号配線７は水平走査回路２３に接続している。両配線６，７の交差部には画素電極８とこれを駆動する薄膜トランジスタ４とが形成されている。他方の基板２０の内表面には図示しないが対向電極が形成されている。なお、垂直走査回路２２及び水平走査回路２３内にもボトムゲート型の薄膜トランジスタが集積形成されている。この薄膜トランジスタのゲート電極及びゲート配線も本発明に従って構成されている。即ち、ゲート電極はゲート配線の少くとも一部より低い熱伝導性を有し、ゲート配線の少くとも一部はゲート電極より低い電気抵抗を有している。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る薄膜半導体装置の第１実施形態を示す部分平面図及び部分断面図である。
【図２】第１実施形態の製造工程図である。
【図３】第１実施形態の製造工程図である。
【図４】第１実施形態の製造工程図である。
【図５】本発明に係る薄膜半導体装置の第２実施形態を示す製造工程図である。
【図６】第２実施形態の完成状態を示す部分平面図である。
【図７】第２実施形態の完成状態を示す断面図である。
【図８】本発明に係る薄膜半導体装置を用いて組み立てられたアクティブマトリクス表示装置の一例を示す模式的な斜視図である。
【符号の説明】
【００２６】
１・・・ゲート電極、２・・・ゲート絶縁膜、３・・・半導体薄膜、４・・・薄膜トランジスタ、５・・・絶縁基板、６・・・ゲート配線、６ａ・・・一体部、６ｂ・・・別体部、６ｃ・・・下層部、６ｄ・・・上層部、７・・・信号配線、８・・・画素電極、９・・・層間絶縁膜、１０・・・パシベーション膜、１１・・・平坦化膜
【図１】
2007047808.tif 000004
【図２】
2007047808.tif 000005
【図３】
2007047808.tif 000006
【図４】
2007047808.tif 000007
【図５】
2007047808.tif 000008
【図６】
2007047808.tif 000009
【図７】
2007047808.tif 000010
【図８】
2007047808.tif 000011