(57)【要約】【課題】  複数のコントローラからＨＤＶに対して送信するフォーマットのロック、アンロックをプラグごとに行うことができるようにする。【解決手段】  プラグごとに指定されたロック、アンロックにあわせて、送信チャンネルを指定する【選択図】  図８
2007081959.tif 000002
【特許請求の範囲】
【請求項１】
論理的入出力端子から異なるフォーマットを入出力する装置において、第１の論理的入出力端子の前記フォーマットを１つに固定させたり、可変にさせたりする時に使用する第１のチャンネルと第２の論理的入出力端子の前記フォーマットを１つに固定させたり、可変にさせたりする時に使用する第２のチャンネルとを設定することを特徴とする通信装置。
【請求項２】
論理的入出力端子から異なるフォーマットを入出力する装置に対し、前記論理的入出力端子ごとに前記フォーマットを１つに固定させたり、可変にさせたりする第１の制御コードを送る場合、前記論理的入出力端子ごとに送受信チャンネルを指定する第２の制御コードを送ることを特徴とする制御装置。
【請求項３】
論理的入出力端子から異なるフォーマットを入出力する装置において、前記フォーマットを１つに固定させたり、可変にさせたりする第１の制御コードを受信した場合、前記第１の制御コードに従って、前記フォーマットを１つに固定させたり、可変にさせたりし、前記論理的入出力端子ごとにチャンネルを指定する第２の制御コードを受信した場合、前記第２の制御コードに従って、前記論理的入出力端子ごとに送受信チャンネルを設定することを特徴とする被制御装置。
【請求項４】
Point to Pointコネクションをはっているプラグとは別のプラグにロック、アンロックを指定するコマンドを送信することを特徴とする制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は制御装置および被制御装置に関し、特にデジタルインターフェースから複数のフォーマット出力するデジタルビデオカメラとそれをコントロールするための制御装置に関する。
【背景技術】
【０００２】
従来のデジタルビデオカメラには、ＳＤ、ＳＤＬのように複数のフォーマット記録、再生できるように定められている（例えば、〔非特許文献１〕参照。）。
【０００３】
また現在、この同じテープ上に上記DVとは違うMPEGフォーマットでHD映像を同じテープ上に記録する方式が提案されている。（例えば、〔特許文献１〕参照。）
これらの複数のフォーマットが記録されたテープを再生する場合について、図１を用いて説明する。図１において、１はデジタルビデオカメラ、２はIEEE1394ケーブル、３はPCである。また、図２はデジタルビデオカメラ１に収められた磁気テープであり、その中には図２に示すようにSDとHDが交互に記録されており、DVフォーマットとMPEGフォーマットになっている。
【０００４】
図１のようにIEEE1394ケーブル２（〔非特許文献２〕参照。）でPC３に接続されたデジタルビデオカメラ１は、PC３上の編集アプリケーションにより各種の制御コマンド（〔非特許文献３〕参照。）によって、再生コントロールされる。図２の２１のSD部分を再生している時には、IEEE1394端子より再生されたDVフォーマットをアイソクロナスデータとして出力している。次に図２の２２のHD部分を再生している時には、IEEE1394端子より再生されたMPEGフォーマットをアイソクロナスデータとして出力している。PC３ではこのアイソクロナスデータをキャプチャし編集を行う。
【０００５】
この時に再生されている映像フォーマットは、Output Plug Signal Formatのステータスコマンド（〔非特許文献４〕参照。）を用いてPC３は知ることが可能である。
【０００６】
ここで、プラグとはIEEE1394（〔非特許文献２〕参照。）で定義されている物理的出力端子を０から３１までの入出力プラグという論理的端子に割り当てた概念であり（〔非特許文献５〕参照。）、実際のIEEE1394端子からの出力信号をプラグの操作によって制御することが可能なものである。上記の場合、Output Plug Signal Formatのステータスコマンドを用いてPC3が尋ねるとデジタルビデオカメラ１は再生されているDVまたはMPEGのフォーマットがプラグから出力していることを答えるものである。
【０００７】
また、カメラ画像をキャプチャする場合は、Output Plug Signal Formatのコントロールコマンドでデジタルビデオカメラ１にDVまたはMPEGのフォーマットをプラグから出力することを指定してキャプチャすることが可能である。
【０００８】
さらに、このようにフォーマットが混在している中で、１つのフォーマットのみを取得したい場合があり、そのような場合には、デジタルビデオカメラ１の出力フォーマットを固定にするロックモードというものがある。これはDVフォーマットのみをPC３が受信したい場合にはDVにロックし、MPEGフォーマットのみをPC3が受信したい場合にはMPEGにロックする。また、上記のように固定しないモードをアンロックと呼び、テープ上に書かれたフォーマットをそのまま出力するモードである。これらロック、アンロックのモードの設定はデジタルビデオカメラで設定するものがあるが、現在、これらをネットワーク上から設定するために、1394上の制御コマンドとして新たに提案されつつある。
【非特許文献１】Specifications of Consumer-Use Digital VCRs (Part2 SD, Part6 SDL)
【非特許文献２】IEEE Std 1394-1995・IEEE Standard for a High Performance Serial Bus
【非特許文献３】AVC Tape Recorder/Player Subunit Specification
【非特許文献４】AVC Digital Interface Command Set General Specification Version 4.0
【非特許文献５】IEC61883-1  Consumer audio/video equipment Digital interface
【特許文献１】特開2001-275076号公報（第１２頁、図７）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来技術の構成では、複数のフォーマットが記録されたテープを再生した場合に、1対１で接続された１つのフォーマットのみを受信したいノードにとっては本体の設定やコマンドを用いて、プラグから出力されるフォーマットを固定することができるが、ネットワークに接続され、１つのフォーマットを受信したいノードと全てのフォーマットを受信したいノードが同時に存在した場合には１つのフォーマットに固定できないという問題がある。
【課題を解決するための手段】
【００１０】
本発明の通信装置は、論理的入出力端子から異なるフォーマットを入出力する装置において、第１の論理的入出力端子の前記フォーマットを１つに固定させたり、可変にさせたりする時に使用する第１のチャンネルと第２の論理的入出力端子の前記フォーマットを１つに固定させたり、可変にさせたりする時に使用する第２のチャンネルとを設定することを特徴とする。
【００１１】
また本発明の制御装置は、論理的入出力端子から異なるフォーマットを入出力する装置に対し、前記論理的入出力端子ごとに前記フォーマットを１つに固定させたり、可変にさせたりする第１の制御コードを送る場合、前記論理的入出力端子ごとに送受信チャンネルを指定する第２の制御コードを送ることを特徴とする。
【００１２】
また本発明の被制御装置は、論理的入出力端子から異なるフォーマットを入出力する装置において、前記フォーマットを１つに固定させたり、可変にさせたりする第１の制御コードを受信した場合、前記第１の制御コードに従って、前記フォーマットを１つに固定させたり、可変にさせたりし、前記論理的入出力端子ごとにチャンネルを指定する第２の制御コードを受信した場合、前記第２の制御コードに従って、前記論理的入出力端子ごとに送受信チャンネルを設定することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、複数のフォーマットが記録されたテープを再生した場合にデジタルインターフェース端子から出力されるフォーマットを受信する各ノードが希望するフォーマットに固定したり可変にしたりすることができる。
【発明を実施するための最良の形態】
【００１４】
（実施例１）
本発明の内容を図を用いて説明する。図８において、８１はデジタルビデオカメラ、８２、８４はIEEE1394ケーブル、８３はPC、８５はデジタルテレビである。また図２はデジタルビデオカメラ８１に収められた磁気テープであり、その中には図２に示すようにSDとHDが交互に記録されており、DVフォーマットとMPEGフォーマットになっている。図８のようにIEEE1394ケーブル８２と８４でPC８３とデジタルテレビ８５に接続されたデジタルビデオカメラ８１は、PC８３上の編集アプリケーションにより各種の制御コマンドによって、再生コントロールされ、IEEE1394端子より再生された映像フォーマットをアイソクロナスデータとして出力している。
【００１５】
この時、PC８３がDVフォーマットのみの編集を行いたい場合、PC８３は再生を始めるコマンドを発行する前に、図３に示すようなOUTPUT PLUG SIGNAL MODEコマンドを用いる。このOUTPUT PLUG SIGNAL MODEは、図３のOprand(1)に示すように、Lockに1bit、MPEGやDVなどのフォーマットを表すのに2bit、プラグ番号を表すのに5bitが割り当てられている。図３ではフォーマット１つごとに1bitを割り当てたが、2bitを用いて4通りのフォーマットを表すことも可能である。プラグは０から３０個まで指定でき、オール１は意味を持たない。Oprand(0)はコードによって機能を変更することが可能なものであある。Lockのbitは０でアンロック、１でロックを表す。このアンロックとはプラグから出力されるフォーマットを固定しないことであり、本実施例では図２に示すDV、MPEG、DVのフォーマット部分を再生した場合にそのままのフォーマットをプラグから出力する意味である。アンロック時にはフォーマットbitは意味を持たない。
【００１６】
またロックとは、本実施例ではDVあるいはMPEGのどちらか一方を指定するものとする。もちろん、複数とおりのフォーマットが存在し、複数のフォーマットのロックを指定することも可能ではある。
【００１７】
そしてプラグ番号は通常は０番が使用されるため、DVにロックさせたい場合は、Oprand(1)は0xA0となる。PC８３はデジタルビデオカメラ８１に対し、Oprand(1)＝0xA0のOUTPUT PLUG SIGNAL MODEコントロールコマンドを発行する。
【００１８】
このコマンドを受信したデジタルビデオカメラ８２の処理について、図４、５を用いて説明する。図４はデジタルビデオカメラ８２の内部の処理部分のブロック図である。図４において、４１は1394インターフェース回路、４２はマイコン、４３はSD信号処理回路、４４はHD信号処理回路、４５はプラグレジスタである。
【００１９】
1394BUS上からOUTPUT PLUG SIGNAL MODEコントロールコマンドを受信した1394インターフェース回路４１は、マイコン４２へこのコマンドを送る。マイコン４２はDVにロックするコマンドと判断し、1394インターフェース回路４１へSDのパケットのみを出力するように出力パケットのCIPヘッダーにDVと表示する設定をする。そして、このパケットを出力するプラグを０番に設定する。プラグレジスタ４５は０から最大３１番まであり、それぞれ入力用と出力用に別のレジスタを持っている。この0番の出力プラグにコネクションの種類やDVで出力する場合のペイロードサイズやオーバヘッドIDなどを記述する（〔非特許文献５〕参照。）図５に出力プラグレジスタのフォーマットを示す。
【００２０】
ここで、PC８３はDVデータをキャプチャすることを他のノードから邪魔されないためにPoint to Pointコネクション（以下PtoP）を張る。これは、１つの出力プラグと１つの入力プラグを１つのチャンネルを介して接続することであり、具体的には上記の制御コマンドと同じAsyncの１つであるLockトランザクション（〔非特許文献２〕参照。）を用いて、図５に示すデジタルビデオカメラ８３の出力プラグレジスタのpccカウンタをインクリメントし、図９に示すPC83の入力プラグレジスタのpccカウンタをインクリメントし、デジタルビデオカメラ８３の出力プラグレジスタとPC83の入力プラグレジスタのchannelを同じ値を書くことによって成立する。通常はコントローラがこれを行うために入出力それぞれのプラグに対してLockトランザクションを行うが、本実施例では入力側のPC83がコントローラでもあるため、デジタルビデオカメラ８１に対してのみLockトランザクションを行い、PC８３の入力レジスタには自分の中でレジスタの設定を行うことになる。本実施例では０チャンネルにPtoPを張ることとする。デジタルビデオカメラ８１でのプラグの処理は上記と同様にマイコン４２がプラグレジスタ４５に対して行う。
【００２１】
この時、設定するチャンネルは送信に必要な帯域とともにコントローラである、PC８３がアイソクロナスリソースマネージャー（以下IRM）から取得しておき、このPtoPはコネクションを張ったPC８３のみが解除可能である。このようにして、PC83はデジタルビデオカメラ８１との間にプラグ０に対し、チャンネル０でPtoPコネクションを張る。
【００２２】
この後、PC８３は再生コマンドを発行すると、マイコン４２は図２の２１のSD部分を再生している間はSD信号処理回路４３を動作させて、1394インターフェース回路４１へ再生信号を送る。1394インターフェース回路４１は設定された０チャンネルを用いてDVフォーマットをIEEE1394バス上に出力する。次にデジタルビデオカメラ８２が２３のHD部分を再生し始めると、CIPヘッダー（〔非特許文献５〕参照。）はDVを表す空パケットを０チャンネルから出力する。そして、再び２３のSD部分を再生するとDVフォーマットの出力を０チャンネルから開始するようになる。
【００２３】
本実施例では、HD部分の出力は空パケットとしているが、ロックの意味には１つのフォーマットのみと１つのフォーマットまたは何も出力しないという定義にもあてはまるので、空パケットを出力する必要はなく、HD部分を再生している間は出力を停止している振る舞いもロック状態とみなすことができる。また、HDにロックさせた場合は、マイコン４２はHD信号処理回路４４を用いて信号を再生し、SD部分を再生した場合にはCIPヘッダーにMPEGと表示した空パケットを出力するか何もパケットを出力しないことになる。
【００２４】
以上のようにして、PC８３は０チャンネルにDVフォーマットをロックして受信し、キャプチャを行う。
【００２５】
次に上記の状態でデジタルテレビ８５がデジタルビデオ８１の再生信号を受信して、モニタに出力する場合について説明する。デジタルテレビ８５は、PC８３と同様にPtoPコネクションをデジタルビデオカメラ８１との間に確立する場合は上記と同様にデジタルビデオカメラ８１の1番の出力プラグにLockトランザクションを送信するが、ここではブロードキャストコネクションで再生信号を受信する場合について説明する。デジタルテレビ８５は図９の自身の入力プラグのブロードキャストコネクションカウンタbccを１にし、チャンネルを６３ｃｈに設定しておく。
【００２６】
デジタルテレビ８５にはDVフォーマットのデコーダとMPEGのデコーダが内蔵されており、どちらのフォーマットも受信してデコードし、表示が可能である。デジタルテレビ８５はデジタルビデオカメラ８１に対し、アンロックにするコマンドを発行する。そのコマンドは上記のように図３のOUTPUT PLUG SIGNAL MODEコントロールコマンドである。この時のプラグは通常は０を用いるが、プラグ０は既にDVにロックされているためデジタルビデオカメラ８１に拒否される。または、OUTPUT PLUG SIGNAL MODEステータスコマンドを用いてプラグ０がDVにロックされていることを知っている。
【００２７】
このような場合に、デジタルテレビ８５はOUTPUT PLUG SIGNAL MODEコントロールコマンドを用いてプラグ１をアンロックにする。アンロックの場合、フォーマットを指定する必要はないため、DV、MPEGのbitは何でも構わないが、ここでは全てに１をたてることにする。（00、01、10、11でも同様である。）すると図３のOprand(1)はlockのbitが０、DVのbitが１、MPEGのbitが１、PLUG Numberのbitが00001で、デジタルテレビ８５はデジタルビデオカメラ８１に対し、Oprand(1)＝0x61のOUTPUT PLUG SIGNAL MODEコントロールコマンドを発行する。
【００２８】
このコマンドを受信したデジタルビデオカメラ８１は、図４の1394インターフェース回路４１からマイコン４２へこのコマンドを送る。マイコン４２はプラグ1番をアンロックするコマンドと判断し、まず、IRMからアンロックでは帯域が多く必要なHD分の帯域とブロードキャストチャンネルである６３ｃｈを取得する。そして、1番の出力プラグのブロードキャストコネクションカウンタbccを１にし、チャンネルを６３ｃｈに設定する。
【００２９】
このようにして、デジタルビデオカメラ８１はプラグ０にはPtoPコネクションで０ｃｈにDVのロックモードで再生画像を送信し、プラグ１にはブロードキャストコネクションで６３ｃｈにアンロックモードで再生された画像のフォーマットをそのまま出力し、PC83は０ｃｈでDVフォーマットのみを受信しキャプチャを行い、デジタルテレビ８５は６３ｃｈでSD、HDのDV、MPEGフォーマットを受信し、モニタに表示する。
【００３０】
図６にマイコンの処理のフローチャートを示す。このようにしてIEEE1394端子からの出力をプラグごとにロック、アンロックに設定される。
【図面の簡単な説明】
【００３１】
【図１】従来例の接続図
【図２】テープに記録されたフォーマットを表す図
【図３】OUTPUT PLUG SIGNAL MODEコマンドの図
【図４】本実施例のビデオカメラのブロック図
【図５】出力プラグレジスタのフォーマット
【図６】本実施例のビデオカメラの動作を表すフローチャート
【図７】INPUT PLUG SIGNAL MODEコマンドの図
【図８】本実施例の接続図
【図９】入力プラグレジスタのフォーマット
【符号の説明】
【００３２】
１  デジタルビデオカメラ
２  IEEE1394ケーブル
３  PC
２１、２３  SDフォーマット
２２  HDフォーマット
４１  1394インターフェース回路
４２  マイコン
４３  SD信号処理回路
４４  HD信号処理回路
４５  プラグレジスタ
８１  デジタルビデオカメラ
８２、８４  IEEE1394ケーブル
８３  PC
８５  デジタルテレビ
【図１】
2007081959.tif 000003
【図２】
2007081959.tif 000004
【図３】
2007081959.tif 000005
【図４】
2007081959.tif 000006
【図５】
2007081959.tif 000007
【図６】
2007081959.tif 000008
【図７】
2007081959.tif 000009
【図８】
2007081959.tif 000010
【図９】
2007081959.tif 000011