(57)【要約】【課題】内蔵された定電圧回路の定格電流出力時の出力電圧を正確に測定することが可能な半導体装置を提供する。【解決手段】本発明の半導体装置は、出力用パッド（Ｃｏｕｔ１）を有する半導体チップ（１１０）と、出力用パッド（Ｃｏｕｔ１）と配線（２１）により外部端子（Ｏｕｔ）を有するパッケージ（１２０）とを備えた半導体装置（１００）であって、半導体チップ（１１０）が、外部端子（Ｏｕｔ）の電圧を測定するための外部端子電圧測定用パッド（Ｃｏｕｔ２）を更に有し、外部端子（Ｏｕｔ）と外部端子電圧測定用パッド（Ｃｏｕｔ２）とを接続し、外部端子電圧測定用パッド（Ｃｏｕｔ２）を介して外部端子（Ｏｕｔ）の電圧を測定する。【選択図】図２
2007234816.tif 000002
【特許請求の範囲】
【請求項１】
出力用パッドを有する半導体チップと、前記出力用パッドと配線により接続された外部端子を有するパッケージとを備えた半導体装置において、
前記半導体チップは、前記外部端子の電圧を測定するための外部端子電圧測定用パッドを更に有し、
前記外部端子と前記外部端子電圧測定用パッドとを接続し、前記外部端子電圧測定用パッドを介して前記外部端子の電圧を測定することを特徴とする半導体装置。
【請求項２】
前記半導体チップは、前記外部端子の電圧を測定するためのテスト用パッドを更に有し、
前記外部端子電圧測定用パッドは、前記テスト用パッドに接続されていることを特徴とする、請求項１記載の半導体装置。
【請求項３】
前記半導体チップは、スイッチ手段を更に有し、
前記外部端子電圧測定用パッドは、前記スイッチ手段を介して前記テスト用パッドに接続されていることを特徴とする、請求項２記載の半導体装置。
【請求項４】
前記外部端子電圧測定用パッドと前記外部端子との間の電圧降下は、前記出力用パッドと前記外部端子との間の電圧降下よりも小さいことを特徴とする、請求項１乃至３のうちいずれか一項記載の半導体装置。
【請求項５】
前記半導体チップは、定電圧回路を更に有し、
前記出力用パッドは、前記定電圧回路の出力に接続されていることを特徴とする、請求項１乃至４のうちいずれか一項記載の半導体装置。
【請求項６】
前記外部端子電圧測定用パッドと前記外部端子との間の配線と、前記出力用パッドと前記外部端子との間の配線とは、一部共通する部分を有することを特徴とする、請求項１乃至５のうちいずれか一項記載の半導体装置。
【請求項７】
前記共通する部分は、前記パッケージ上のスルーホールを含む配線であることを特徴とする、請求項６記載の半導体装置。
【請求項８】
前記外部端子電圧測定用パッド及び前記出力用パッドと前記外部端子との間の配線は、前記パッケージ上に形成された再配線を有することを特徴とする、請求項１乃至７のうちいずれか一項記載の半導体装置。
【請求項９】
前記外部端子電圧測定用パッド及び前記出力用パッドと前記外部端子との間の配線は、ワイヤを有することを特徴とする、請求項１乃至５のうちいずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧回路を内蔵した半導体装置の検査に関し、特に、定電圧回路の出力電圧を精度良く測定することが可能な半導体装置に関する。
【背景技術】
【０００２】
従来、定電圧回路を内蔵した半導体装置では、定格電流を出力した場合の出力電圧の検査を行っている。
【０００３】
図１は、従来の定電圧回路を内蔵した半導体装置の測定回路図である。図１において、半導体装置１は、半導体チップ１０と、パッケージ２０と、配線２１及び２３とを有し、パッケージ２０に設けられた第１及び第２の外部端子Ｏｕｔ及びＴＳＴの夫々を介して負荷２及びテスタ３に接続されている。
【０００４】
半導体チップ１０は、基準電圧Ｖｒｅｆ、誤差増幅回路１１、出力トランジスタＭ１並びに出力電圧検出抵抗Ｒ１及びＲ２から構成された定電圧回路３０と、スイッチ手段ＳＷ１、ＳＷ２及びＳＷ３とを有する。更に、半導体チップ１０は、出力用パッドＣｏｕｔ１と、テスト用パッドＣｔｓｔとを有する。定電圧回路３０の出力は、出力用パッドＣｏｕｔ１に接続されている。
【０００５】
出力用パッドＣｏｕｔ１は、配線２１を介してパッケージ２０上の第１の外部端子Ｏｕｔに接続されており、テスト用パッドＣｔｓｔは、配線２３を介してパッケージ２０上の第２の外部端子ＴＳＴに接続されている。配線２１及び２３は、パッケージ２０上に形成された再配線、半導体チップ１０のパッドとパッケージ２０上の電極とを接続するためのワイヤボンディング及びパッケージ２０に形成されたスルーホール等を有する。
【０００６】
スイッチ手段ＳＷ１、ＳＷ２及びＳＷ３の一端は、全て共通接続されてテスト用パッドＣｔｓｔに接続されている。スイッチ手段ＳＷ１の他端には信号Ｓ１が接続され、スイッチ手段ＳＷ２の他端には定電圧回路３０の出力が接続され、スイッチ手段ＳＷ３の他端には信号Ｓ３が接続されている。スイッチ手段ＳＷ１、ＳＷ２及びＳＷ３は、制御回路（図示せず。）によって、テスタ３の測定項目と同期して選択的にオン・オフ制御が為される。信号Ｓ１及びＳ３は、半導体チップ１０の検査に必要な信号であり、半導体チップ１０内で生成される電圧、電流及び抵抗値等の電気情報信号である。図１には、信号がＳ１及びＳ３の２つしか示されていないが、実際には幾つ存在しても良い。
【０００７】
定電圧回路３０の出力電圧を測定する場合には、スイッチ手段ＳＷ２がオンとされ、テスト用パッドＣｔｓｔに定電圧回路３０の出力電圧が接続されるので、テスタ３は、第２の外部端子ＴＳＴを介して定電圧回路３０の出力電圧を測定することができる。
【０００８】
上記のように、半導体チップ内部に設けたスイッチ手段を介して定電圧回路の出力電圧を測定する方法は、例えば特開２００２−１６８９１４号公報（特許文献１）でも開示されている。
【特許文献１】特開２００２−１６８９１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、図１に示した従来の半導体装置において定格電流出力時の定電圧回路の出力電圧を測定する場合には、本来外部端子Ｏｕｔで測定されるべき負荷２の両端の電圧に加えて、出力用パッドＣｏｕｔ１から第１の外部端子Ｏｕｔまでの配線２１による電圧降下が誤差として現れてしまうという問題がある。例えば、出力用パッドＣｏｕｔ１から第１の外部端子Ｏｕｔまでの配線抵抗を０．１Ωとし、定電圧回路の定格電流を１００ｍＡとすると、配線２１の抵抗による電圧降下は１０ｍＶとなる。電圧降下は、定格電流の大きさに比例して増大する。
【００１０】
近年、半導体装置の動作電圧の低電圧化が進むと共に、負荷として接続される半導体装置の動作電圧範囲も狭くなってきており、中には±８０ｍＶという極めて狭い動作電圧範囲を有するものもある。このような動作範囲を有する半導体装置では、上述した配線２１で生ずるような電圧降下を無視することができなくなってきている。
【００１１】
本発明は、上記問題を鑑みて、内蔵された定電圧回路の定格電流出力時の出力電圧を正確に測定することが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の半導体装置は、出力用パッドを有する半導体チップと、前記出力用パッドと配線により接続された外部端子を有するパッケージとを備えた半導体装置であって、前記半導体チップが前記外部端子の電圧を測定するための外部端子電圧測定用パッドを更に有し、前記外部端子と前記外部端子電圧測定用パッドとを接続し、前記外部端子電圧測定用パッドを介して前記外部端子の電圧を測定することを特徴とする。
【００１３】
これにより、内蔵された定電圧回路の定格電流出力時の出力電圧を正確に測定することが可能な半導体装置を提供することができる。なお、外部端子及びそれに対応した出力用パッドは複数存在しても良く、外部端子電圧測定用パッドも、それに応じて複数設けられる。
【００１４】
また、上記目的を達成するために、本発明の半導体装置は、前記半導体チップが、前記外部端子の電圧を測定するためのテスト用パッドを更に有し、前記外部端子電圧測定用パッドが、前記テスト用パッドに接続されていることを特徴とする。
【００１５】
これにより、外部に設けられたテスタによって、内蔵された定電圧回路の出力電圧を測定することが可能な半導体装置を提供することができる。
【００１６】
また、上記目的を達成するために、本発明の半導体装置は、前記半導体チップが、スイッチ手段を更に有し、前記外部端子電圧測定用パッドが、前記スイッチ手段を介して前記テスト用パッドに接続されていることを特徴とする。
【００１７】
これにより、所定の場合、例えば、内蔵された定電圧回路から定格電流が出力されている場合にのみ、その出力電圧を測定することが可能な半導体装置を提供することができる。
【００１８】
また、上記目的を達成するために、本発明の半導体装置は、前記外部端子電圧測定用パッドと前記外部端子との間の電圧降下が、前記出力用パッドと前記外部端子との間の電圧降下よりも小さいことを特徴とする。
【００１９】
これにより、内蔵された定電圧回路の出力電圧を測定する際に、配線による電圧降下の影響を低減することが可能な半導体装置を提供することができる。
【００２０】
また、上記目的を達成するために、本発明の半導体装置は、前記半導体チップが、定電圧回路を更に有し、前記出力用パッドが、前記定電圧回路の出力に接続されていることを特徴とする。
【００２１】
これにより、内蔵された定電圧回路の出力電圧を測定するための外部端子電圧測定用パッドと外部端子との間に電流がほとんど流れないようにすることが可能な半導体装置を提供することができる。
【００２２】
また、上記目的を達成するために、本発明の半導体装置は、前記外部端子電圧測定用パッドと前記外部端子との間の配線と、前記出力用パッドと前記外部端子との間の配線とが、一部共通する部分を有することを特徴とする。
【００２３】
これにより、スペースに余裕がない等の問題がある場合に、外部端子電圧測定用パッド及び出力用パッドと外部端子との間の配線を一部共通とすることが可能な半導体装置を提供することができる。ただし、半導体装置に接続される負荷の動作電圧範囲が比較的大きい場合にのみ、このような配線レイアウトとすることができる。
【００２４】
また、上記目的を達成するために、本発明の半導体装置は、前記共通する部分が、前記パッケージ上のスルーホールを含む配線であることを特徴とする。
【００２５】
これにより、外部端子電圧測定用パッド及び出力用パッドと外部端子との間の配線の一部が共通である場合に、共通部分を可能な限り少なくとすることが可能な半導体装置を提供することができる。
【００２６】
また、上記目的を達成するために、本発明の半導体装置は、前記外部端子電圧測定用パッド及び前記出力用パッドと前記外部端子との間の配線が、前記パッケージ上に形成された再配線を有することを特徴とする。
【００２７】
これにより、小型化可能な半導体装置を提供することができる。
【００２８】
また、上記目的を達成するために、本発明の半導体装置は、前記外部端子電圧測定用パッド及び前記出力用パッドと前記外部端子との間の配線が、ワイヤを有することを特徴とする。
【００２９】
これにより、パッケージ上に再配線を形成することができない場合にも、適切に配線レイアウトを行うことが可能な半導体装置を提供することができる。
【発明の効果】
【００３０】
本発明により、内蔵された定電圧回路の定格電流出力時の出力電圧を正確に測定することが可能な半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００３１】
以下、添付の図面を参照して、本発明の実施形態を詳細に説明する。全ての図面を通して、同じ機能を有する構成要素には同じ参照符号が付されている。
【００３２】
図２は、本発明の実施例を示す半導体装置の測定回路図である。図２において、半導体装置１００は、半導体チップ１１０と、パッケージ１２０と、配線２１、２２及び２３とを有し、パッケージ１２０に設けられた第１及び第２の外部端子Ｏｕｔ及びＴＳＴの夫々を介して負荷２及びテスタ３に接続されている。
【００３３】
半導体チップ１１０は、基準電圧Ｖｒｅｆ、誤差増幅回路１１、出力トランジスタＭ１並びに出力電圧検出抵抗Ｒ１及びＲ２から構成された定電圧回路３０と、スイッチ手段ＳＷ１、ＳＷ２及びＳＷ３とを有する。更に、半導体チップ１１０は、出力用パッドＣｏｕｔ１と、外部端子電圧測定用パッドＣｏｕｔ２と、テスト用パッドＣｔｓｔとを有する。定電圧回路３０の出力は、出力用パッドＣｏｕｔ１に接続されている。
【００３４】
出力用パッドＣｏｕｔ１及び外部端子電圧測定用パッドＣｏｕｔ２は、夫々、配線２１及び２２を介してパッケージ１２０上の第１の外部端子Ｏｕｔに接続されており、テスト用パッドＣｔｓｔは、配線２３を介してパッケージ２０上の第２の外部端子ＴＳＴに接続されている。配線２１、２２及び２３は、パッケージ１２０上に形成された再配線、半導体チップ１１０のパッドとパッケージ１２０上の電極とを接続するためのワイヤボンディング及びパッケージ１２０に形成されたスルーホール等を有する。
【００３５】
スイッチ手段ＳＷ１、ＳＷ２及びＳＷ３の一端は、全て共通接続されてテスト用パッドＣｔｓｔに接続されている。スイッチ手段ＳＷ１の他端には信号Ｓ１が接続され、スイッチ手段ＳＷ２の他端には外部端子電圧測定用パッドＣｏｕｔ２が接続され、スイッチ手段ＳＷ３の他端には信号Ｓ３が接続されている。スイッチ手段ＳＷ１、ＳＷ２及びＳＷ３は、制御回路（図示せず。）によって、テスタ３の測定項目と同期して選択的にオン・オフ制御が為される。図２には、信号がＳ１及びＳ３の２つしか示されていないが、実際には幾つ存在しても良い。
【００３６】
図２に示した本発明の半導体装置では、半導体チップ１１０に外部端子電圧測定用パッドＣｏｕｔ２が追加され、外部端子電圧測定用パッドＣｏｕｔ２とパッケージ１２０上の第１の外部端子Ｏｕｔとの間に配線２２が設けられた点で、図１に示した従来の半導体装置とは異なる。更に、図２の半導体装置では、スイッチ手段ＳＷ２の端子の一方が、定電圧回路３０の出力ではなく、追加された外部端子電圧測定用パッドＣｏｕｔ２に接続されている。
【００３７】
図２の半導体装置において定電圧回路３０から定格電流が出力される場合に、出力用パッドＣｏｕｔ１と第１の外部端子Ｏｕｔとの間の配線２１では大きな電圧降下が発生するが、外部端子電圧測定用パッドＣｏｕｔ２と第１の外部端子Ｏｕｔとの間の配線２２では、電流が流れていないために、電圧降下は発生しない。従って、半導体チップ１１０上の外部端子電圧測定用パッドＣｏｕｔ２の電圧は、パッケージ１２０上の第１の外部端子Ｏｕｔの電圧と同じとなり、スイッチ手段ＳＷ２をオンとすると、テスト用パッドＣｔｓｔに接続されるので、テスタ３は、第２の外部端子ＴＳＴを介して定電圧回路３０の正確な出力電圧を測定することができる。
【００３８】
次に、図２に示された本発明の半導体装置の構造について、具体的な実施例を挙げて説明する。
【実施例１】
【００３９】
図３は、図２の半導体装置の構造の第１の実施例を表す側面図である。
【００４０】
図３において、半導体装置１００は、半導体チップ１１０及びパッケージ１２０を有する。パッケージ１２０は、その上面に半導体チップ１１０を積載しており、その裏面には外部端子であるバンプＯｕｔが形成されている。半導体チップ１１０は、その上面に出力用パッドＣｏｕｔ１及び外部端子電圧測定用パッドＣｏｕｔ２を形成されている。更に、半導体装置１００は、第１及び第２の配線２１及び２２を有する。第１の配線２１は、第１のワイヤボンディング３１と、パッケージ１２０の上面に形成された再配線と、第１のスルーホール３３とを有し、半導体チップ１１０の上面に形成された出力用パッドＣｏｕｔ１と、パッケージ１２０の裏面に形成された外部端子Ｏｕｔとを結合する。第２の配線２２は、第２のワイヤボンディング３２と、第２のスルーホール３４と、パッケージ１２０の裏面に形成された再配線とを有し、半導体チップ１１０の上面に形成された外部端子電圧測定用パッドＣｏｕｔ２と、パッケージ１２０の裏面に形成された外部端子Ｏｕｔとを結合する。
【００４１】
上記から明らかなように、第１及び第２の配線２１及び２２は、夫々独立しており、外部端子Ｏｕｔに接続されている以外は共通部分を有さない。従って、第１の配線２１の電圧降下の影響は、第２の配線２２には及ばない。定格電流出力時の定電圧回路の定格電圧を正確に測定するためには、このような構造が最も理想的である。
【実施例２】
【００４２】
図４は、図２の半導体装置の構造の第２の例を表す側面図である。
【００４３】
図４において、半導体装置１００は、半導体チップ１１０及びパッケージ１２０を有する。パッケージ１２０は、その上面に半導体チップ１１０を積載しており、その裏面には外部端子であるバンプＯｕｔが形成されている。半導体チップ１１０は、その上面に出力用パッドＣｏｕｔ１及び外部端子電圧測定用パッドＣｏｕｔ２を形成されている。更に、半導体装置１００は、第１及び第２の配線２１及び２２を有する。第１の配線２１は、第１のワイヤボンディング３１と、パッケージ１２０の上面に形成された再配線と、スルーホール４１とを有し、半導体チップ１１０の上面に形成された出力用パッドＣｏｕｔ１と、パッケージ１２０の裏面に形成された外部端子Ｏｕｔとを結合する。第２の配線２２は、第２のワイヤボンディング３２と、パッケージ１２０の上面に形成された再配線と、スルーホール４１とを有し、半導体チップ１１０の上面に形成された外部端子電圧測定用パッドＣｏｕｔ２と、パッケージ１２０の裏面に形成された外部端子Ｏｕｔとを結合する。
【００４４】
図４の半導体装置では、図３とは異なり、第１及び第２の配線２１及び２２が、１つのスルーホール４１を共用している。スペース等の問題により配線の一部を共通とせざるを得ない場合、その共通部分をスルーホールとすることで、可能な限り共通部分を小さくすることができる。この場合、配線２２でも電圧降下は発生するが、定電圧回路に接続される負荷の動作電圧範囲が比較的大きい場合には無視することができる程度である。
【実施例３】
【００４５】
図５は、図２の半導体装置の構造の第３の実施例を表す側面図である。
【００４６】
図５において、半導体装置１００は、半導体チップ１１０及びパッケージ１２０を有し、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）で構成されている。半導体チップ１１０は、その上面に出力用パッドＣｏｕｔ１及び外部端子電圧測定用パッドＣｏｕｔ２を形成されている。パッケージ１２０は、半導体チップ１１０の上面に出力用パッドＣｏｕｔ１及び外部端子電圧測定用パッドＣｏｕｔ２を覆うように積載され、その上面には外部端子であるバンプＯｕｔが形成されている。更に、パッケージ１２０は、第１及び第２の配線２１及び２２を有する。第１の配線２１は、パッケージ１２０の上面に形成された再配線と、第３のスルーホール５１と、パッケージ１２０の裏面に形成された再配線とを有し、パッケージ１２０の上面に形成された外部端子Ｏｕｔと、半導体チップ１１０の上面に形成された出力用パッドＣｏｕｔ１とを結合する。第２の配線２２は、第４のスルーホール５２と、パッケージ１２０の裏面に形成された再配線とを有し、パッケージ１２０の上面に形成された外部端子Ｏｕｔと、半導体チップ１１０の上面に形成された外部端子電圧測定用パッドＣｏｕｔ２とを結合する。
【００４７】
このように本発明の半導体装置は、ＣＳＰで構成されることも可能である。構造をＣＳＰとしたことにより、図３及び４に示した構造とは異なり、ワイヤボンディングが不要となる。従って、ワイヤボンディングを使用した場合に比べ、パッドと外部端子を結合する配線２１及び２２の抵抗は小さくなるので、配線２１及び２２で発生する電圧降下も小さくなる。ただし、図５に示した構造では、図３と同じく、第１及び第２の配線２１及び２１が、外部端子Ｏｕｔに接続されている以外は共通部分を有さないので、第２の配線２２では電圧降下が発生しない。
【００４８】
〔変形例〕
本発明は、上述した実施例に限定されるものではない。例えば、本発明の半導体装置は、図３、４及び５に示したような構造に限らず、特許請求の範囲の適用範囲内で多種多様な構造をとることが可能である。
【００４９】
また、本発明は、定電圧回路に限らず、何らかの回路を組み込まれ、その出力電圧を正確に測定する必要がある半導体装置に適用することができる。
【図面の簡単な説明】
【００５０】
【図１】従来の定電圧回路内蔵した半導体装置の測定回路図である。
【図２】本発明の実施例を示す半導体装置の測定回路図である。
【図３】図２の半導体装置の構造の第１の例を表す側面図である。
【図４】図２の半導体装置の構造の第２の例を表す側面図である。
【図５】図２の半導体装置の構造の第３の実施例を表す側面図である。
【符号の説明】
【００５１】
１，１００  半導体装置
２  負荷
３  テスタ
１０，１１０  半導体チップ
２０，１２０  パッケージ
２１，２２，２３  配線
３０  定電圧回路
３１，３２  ワイヤボンディング
３３，３４，４１，５１，５２  スルーホール
ＳＷ１，ＳＷ２，ＳＷ３  スイッチ手段
Ｏｕｔ，ＴＳＴ  外部端子
Ｃｔｓｔ，Ｃｏｕｔ１，Ｃｏｕｔ２  パッド
【図１】
2007234816.tif 000003
【図２】
2007234816.tif 000004
【図３】
2007234816.tif 000005
【図４】
2007234816.tif 000006
【図５】
2007234816.tif 000007