(57)【要約】【課題】アドレスバス３及びデータバス４の双方の信号線の一部が断線しているときでも何れの信号線が断線しているかを正確に特定することを可能となす。【解決手段】メモリー２の特定の一つのアドレス２ａに予め記憶されている記憶データをアドレスバス３及びデータバス４を通じて読み出させる第一段階処理と、この第一段階処理で読み出された第一の読出し値と前記記憶データとが同一であるか否かを判別する第二段階処理と、この第二段階処理の結果が否であるとき前記アドレスを二進数で表すための全ビットのうち数値が「１」であるビットを特定し、このように特定したビットを択一的に０に変更したときの各変更後数列と同一のアドレスの前記記憶データをアドレスバス３及びデータバス４を通じて読み出させると共にこのように読み出された第二の読出し値のそれぞれと前記第一の読出し値とが同一であるか否かを判別する第三段階処理とからなる。【選択図】図１
2007164746.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵとメモリーをアドレスバス及びデータバスで接続した電子回路装置の前記各バスの断線を診断するさい、前記メモリーの各アドレスについて以下の一連の処理を実行するのであり、即ち、前記一連の処理は、前記メモリーの特定の一つのアドレスに予め記憶されている記憶データを前記アドレスバス及び前記データバスを通じて読み出させる第一段階処理と、この第一段階処理で読み出された第一の読出し値と前記記憶データとが同一であるか否かを判別する第二段階処理と、この第二段階処理の結果が否であるとき前記アドレスを二進数で表すための全ビットのうち数値が「１」であるビットを特定し、このように特定したビットを択一的に０に変更したときの各数列に対応した前記アドレスのそれぞれにおける前記記憶データを前記アドレスバス及び前記データバスを通じて読み出させると共にこのように読み出された第二の読出し値のそれぞれと前記第一の読出し値とが同一であるか否かを判別する第三段階処理とからなることをを特徴とする電子回路装置のバス断線診断方法。
【請求項２】
ＣＰＵとメモリーをアドレスバス及びデータバスで接続した電子回路装置の前記各バスの断線を診断するさい、前記メモリーの各アドレスについて以下の一連の処理を実行するのであり、即ち、前記一連の処理は、前記メモリーの特定の一つのアドレスに予め記憶されている記憶データを前記アドレスバス及び前記データバスを通じて読み出させる第一段階処理と、この第一段階処理で読み出された第一の読出し値と前記記憶データとが同一であるか否かを判別する第二段階処理と、この第二段階処理の結果が否であるとき前記アドレスを二進数で表すための全ビットのうち数値が「１」であるビットを特定し、このように特定したビットのそれぞれを択一的に０に変更したときの各数列に対応した前記アドレスのそれぞれにおける前記記憶データを前記アドレスバス及び前記データバスを通じて読み出させると共にこのように読み出された前記各数列に対応した各番地に係る第二の読出し値のそれぞれと前記第一の読出し値とが同一であるか否かを判別する第三段階処理と、この第三段階処理にて第二の読出し値の何れも第一の読出し値と合致しないとき前記記憶データを二進数で表すための全ビットのうち数値が「１」であるビットを特定し、このように特定した数値が「１」であるビットを択一的に数値「０」に変更したときの変更後数列と前記第一の読出し値とが同一であるか否かを判別する第六段階処理とからなることを特徴とする電子回路装置のバス断線診断方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、ＣＰＵとメモリーをアドレスバス及びデータバスで接続した電子回路装置（マイクロコンピュータなど）を診断対象とするバス断線診断方法に関する。
【背景技術】
【０００２】  ＣＰＵとメモリーを接続したアドレスバスやデータバスの断線を診断するには、アドレスバスやデータバスにプローブを接続して行うのが簡易であるが、今日の電子回路は小型化していて実際上このような診断は不可能である。【０００３】  したがって、従来においては、アドレスバス及びデータバスを通じて、特定のアドレスに予め決定したデータを書き込ませた後に前記特定のアドレスを指定してここに先に書き込まれたデータを読み出させ、次に、こうして読み出された実際の読出し値と先に書き込ませたデータとを比較してアドレスバスやデータバスの何れの信号線が断線しているかを診断するようにしている。【０００４】  なお、電子回路装置のバスの断線などを診断する技術についての技術水準を示す公知資料としては特許文献１及び２などが存在している。
【特許文献１】特開２０００−２０７２９１号公報
【特許文献２】特開平９−３４７４９号公報
【特許文献３】特開平７−４５０９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】  上記した従来の診断手法では、アドレスバスのみが断線しているとき、或いはデータバスのみが断線しているときには、これらバスを形成した信号線の何れが断線しているかをほぼ正確に特定することができる。【０００６】  しかし、アドレスバス及びデータバスの双方の信号線が断線しているときには、従来の手法では何れの信号線が断線しているかを正確に特定することが困難となるのである。
本発明は、主にこのような問題点を合理的に解消させることを目的とするものである。
【課題を解決するための手段】
【０００７】  上記目的を達成するため、本発明に係る電子回路装置のバス断線診断方法は、請求項１に記載したように、ＣＰＵとメモリーをアドレスバス及びデータバスで接続した電子回路装置の前記各バスの断線を診断するさい、前記メモリーの各アドレスについて以下の一連の処理を実行するのであり、即ち、前記一連の処理は、前記メモリーの特定の一つのアドレスに予め記憶されている記憶データを前記アドレスバス及び前記データバスを通じて読み出させる第一段階処理と、この第一段階処理で読み出された第一の読出し値と前記記憶データとが同一であるか否かを判別する第二段階処理と、この第二段階処理の結果が否であるとき前記アドレスを二進数で表すための全ビットのうち数値が「１」であるビットを特定し、このように特定したビットを択一的に０に変更したときの各数列に対応した前記アドレスのそれぞれにおける前記記憶データを前記アドレスバス及び前記データバスを通じて読み出させると共にこのように読み出された第二の読出し値のそれぞれと前記第一の読出し値とが同一であるか否かを判別する第三段階処理とからなることをを特徴とするものである。【０００８】  さらに詳細には次のように実施するものとなすのであって、即ち、請求項２に記載したように、ＣＰＵとメモリーをアドレスバス及びデータバスで接続した電子回路装置の前記各バスの断線を診断するさい、前記メモリーの各アドレスについて以下の一連の処理を実行するのであり、即ち、前記一連の処理は、前記メモリーの特定の一つのアドレスに予め記憶されている記憶データを前記アドレスバス及び前記データバスを通じて読み出させる第一段階処理と、この第一段階処理で読み出された第一の読出し値と前記記憶データとが同一であるか否かを判別する第二段階処理と、この第二段階処理の結果が否であるとき前記アドレスを二進数で表すための全ビットのうち数値が「１」であるビットを特定し、このように特定したビットのそれぞれを択一的に０に変更したときの各数列に対応した前記アドレスのそれぞれにおける前記記憶データを前記アドレスバス及び前記データバスを通じて読み出させると共にこのように読み出された前記各数列に対応した各番地に係る第二の読出し値のそれぞれと前記第一の読出し値とが同一であるか否かを判別する第三段階処理と、この第三段階処理にて第二の読出し値の何れも第一の読出し値と合致しないとき前記記憶データを二進数で表すための全ビットのうち数値が「１」であるビットを特定し、このように特定した数値が「１」であるビットを択一的に数値「０」に変更したときの変更後数列と前記第一の読出し値とが同一であるか否かを判別する第六段階処理とからなる。
【発明の効果】
【０００９】  上記した本発明によれば、次のような効果が得られる。
即ち、請求項１記載のものによれば、アドレスバスのみが断線しているとき、或いはデータバスのみが断線しているときに限らず、アドレスバス及びデータバスの双方の信号線が断線しているときにも、何れの信号線が断線しているかを正確に特定することが可能となる。【００１０】  また各アドレスに既に種々異なる内容の任意な記憶データが書き込まれており、しかも各記憶データの内容が判明していることを条件として、予め定められた特定のデータを書き込まなくても任意な正確性で何れの信号線が切断しているかを特定することが可能となる。
このさい、正確性が低い場合には、断線していない信号線までが断線していると判断されることが生じ得るが、断線している信号線が断線していないと判断されることは回避されるのである。したがって正確性が低い診断結果に基づいてバスの信号線の断線の修理を行うさいに、切断していない信号線まで修理することはあり得るものの、切断した信号線については確実に修理することが可能となる。
【発明を実施するための最良の形態】
【００１１】  以下、本発明の実施の形態について図１〜図８を参照して説明する。
図１は本発明を実施するための装置例を示す図、図２は本発明の診断対象となる電子回路装置を示す図、図３は前記電子回路装置のメモリーの各アドレスに書き込まれている記憶データを示す数列図、図４は本発明の実施における処理のフローを示す図、図５は前記各アドレスの記憶データ及び読み出し値を記載した数列図、図６〜図８は前記処理内容を説明するための数列図である。【００１２】  図１において、１００はパーソナルコンピュータ、２００は被診断デバイス（主にマイクロコンピュータなどの電子回路装置）であり、これら両者はインターフェースＪＴＡＧ３００を介して分離可能に接続されている。【００１３】  被診断デバイス２００は図２に示すようにＣＰＵ１とメモリー２を備えており、これらＣＰＵ１とメモリー２は、アドレスバス３及びデータバス４で接続されると共に、読み出し信号を伝達するための信号線５及び書き込み信号を伝達するための信号線６によっても接続されている。【００１４】  このさい、アドレスバス３は複数の信号線ＡＳ０〜ＡＳｎからなり、各信号線ＡＳ０〜ＡＳｎはＣＰＵ１の各端子Ａ０、Ａ１・・・・Ａｎとこれに対応したメモリー２の一つの端子Ａ０、Ａ１・・・・Ａｎとを接続しており、またデータバス４は複数の信号線ＤＳ０〜ＤＳｎからなり、各信号線ＤＳ０〜ＤＳｎはＣＰＵの各端子Ｄ０、Ｄ１・・・・Ｄｎとこれに対応したメモリー２の一つの端子Ｄ０、Ｄ１・・・・Ｄｎとを接続している。
また信号線５はＣＰＵ１及びメモリー２の一つの端子ＲＤ間を結合しており、信号線６はＣＰＵ１及びメモリー２の一つの端子ＷＲ間を結合している。【００１５】  前記被診断デバイス２００において、アドレスバス３の信号線ＡＳ０〜ＡＳｎ又はデータバス４の信号線ＤＳ０〜ＤＳｎの何れか一方が断線した場合や、アドレスバス３の信号線ＡＳ０〜ＡＳｎの断線に加えてデータバス４の信号線ＤＳ０〜ＤＳｎが断線した場合に、被診断デバイス２００を分解することなく、断線した信号線ＡＳ０〜ＡＳｎ、ＤＳ０〜ＤＳｎのぞれぞれを特定することが要請されることがある。
本発明はこの要請に応えようとするものである。【００１６】  いま、説明を簡略化するため、被診断デバイス２００において、アドレスバス３は４本の信号線（図３中のＡＳ０、ＡＳ１、ＡＳ２、ＡＳ３）からなり、またデータバス４は３本の信号線（図３中のＤＳ０、ＤＳ１、ＤＳ２）からなるものとする。そして、アドレスバス３の１本の信号線ＡＳ１が断線し且つデータバスの１本の信号線ＤＳ０も断線しているものとする。【００１７】  本発明の一実施態様では、このような条件下で、上記した断線している信号線を特定するため、次のように被診断デバイス２００の診断を実施する。【００１８】  被診断デバイス２００のメモリー２においては、図３に示すように、各アドレス２ａに書き込まれた記憶データ２ｂが殆どにおいて異なっており、またこれら記憶データ２ｂのそれぞれは診断時に予め判明しているものとする。ここに、アドレス２ａは各信号線ＡＳ０、ＡＳ１、ＡＳ２、ＡＳ３に対応する４桁のビットにより二進数で表示されており、また記憶データ２ｂは各信号線ＤＳ０、ＤＳ１、ＤＳ２に対応する３桁のビットにより二進数で表示されているものとする。【００１９】  先ずは診断に先立って、図１に示すように被診断デバイス２００をインターフェース（ＪＴＡＧ）３００を介してパソコン２００に接続する。【００２０】  この後、図４のステップｓ４０１を実施する。
即ち、パソコン１００に、被診断デバイス２００のメモリー２の各アドレス２ａ「００００〜１１１１」に予め記憶されている記憶データ２ｂ「０００〜１１１」をアドレスバス３及びデータバス４を通じて読み出させる第一段階処理を実行させる。
この処理における読み出し値２ｃを記憶データ２ｂと一緒に示すと、図５のようになる。【００２１】  図５において、アドレス２ａ「００００」「０１００」「１００１」「１１０１」については２つの信号線ＡＳ１、ＤＳ０の断線による影響を全く受けないため、それぞれのアドレス２ａの読み出し値２ｃは当該アドレス２ａに予め記憶されている記憶データ２ｂと合致しており、アドレス２ａ「００００」については読み出し値２ｃは「０００」となり、アドレス２ａ「０１００」については読み出し値２ｃは「１００」となり、アドレス２ａ「１００１」については読み出し値２ｃは「１１０」となり、アドレス２ａ「１１０１」については読み出し値２ｃは「０１０」となる。これらアドレス２ａ「００００」「０１００」「１００１」「１１０１」は第一群アドレス２ａ１と呼称するものとする。【００２２】  そして、アドレス２ａ「０００１」「００１０」「００１１」「０１０１」「０１１０」「０１１１」「１０１０」「１０１１」「１１１０」「１１１１」については、２つの信号線ＡＳ１、ＤＳ０の何れか又は双方の断線による影響を受けるため、それぞれのアドレス２ａの読み出し値２ｃは当該アドレス２ａに予め記憶されている記憶データ２ｂと異なっており、さらに詳細に説明すると、アドレス２ａ「０００１」については信号線ＤＳ０の断線による影響を受けて読み出し値２ｃは「０００」となり、アドレス２ａ「００１０」については信号線ＡＳ１の断線による影響を受けて読み出し値２ｃは「０００」となり、アドレス２ａ「００１１」については２つの信号線Ａ１、Ｄ０の断線による影響を受けて読み出し値２ｃは「０００」となり、アドレス２ａ「０１０１」については信号線ＤＳ０の断線による影響を受けて読み出し値２ｃは「１００」となり、アドレス２ａ「０１１０」については信号線ＡＳ１の断線による影響を受けて読み出し値２ｃは「１００」となり、アドレス２ａ「０１１１」については２つの信号線ＡＳ１、ＤＳ０の断線による影響を受けて読み出し値２ｃは「１００」となり、アドレス２ａ「１０１０」については２つの信号線ＡＳ１、ＤＳ０の断線による影響を受けて読み出し値２ｃは「１１０」となり、アドレス２ａ「１０１１」については信号線ＡＳ１の断線による影響を受けて読み出し値２ｃは「１１０」となり、アドレス２ａ「１１１０」については２つの信号線ＡＳ１、ＤＳ０の断線による影響を受けて読み出し値２ｃは「０１０」となり、アドレス２ａ「１１１１」については信号線ＡＳ１の断線による影響を受けて読み出し値２ｃは「０１０」となる。これらアドレス２ａ「０００１」「００１０」「００１１」「０１０１」「０１１０」「０１１１」「１０１０」「１０１１」「１１１０」「１１１１」は第二群アドレス２ａ２と呼称するものとする。【００２３】  そして、アドレス２ａ「１０００」「１１００」については、信号線ＤＳ０の断線による影響を受け、それぞれのアドレス２ａの読み出し値２ｃは当該アドレス２ａに予め記憶されている記憶データ２ｂと異なっており、アドレス２ａ「１０００」については読み出し値２ｃは「１１０」となり、アドレス２ａ「１１００」については読み出し値２ｃは「０１０」となる。これらアドレス２ａ「１０００」「１１００」は第三群アドレス２ａ３と呼称するものとする。【００２４】  次にステップｓ４０２を実施する。
即ち、パソコン１００に、各アドレスについて、第一段階処理の読出し値２ｃと記憶データ２ａとが同一であるか否かを判別させる第二段階処理を行わせる。
この第二段階処理では、上記第一群アドレス２ａ１についてはそれらが同一であると判別され、上記第二群アドレス２ａ２及び第三群アドレス２ａ３についてはそれらが同一ではない（否）と判断される。【００２５】  次にステップｓ４０３を実施する。
即ち、パソコン１００に第三段階処理を実施させるのであり、この第三段階処理は、第二段階処理の結果が否と判断された前記アドレス２ａのそれぞれについて、そのアドレス２ａを二進数で表すための全ビットのうちの数値が「１」であるビットを択一的に０に変更したときの各変更後数列と同一のアドレス２ａの記憶データ２ｂをアドレスバス３及びデータバス４を通じて読み出させると共にこの読み出させた読み出し値２ｃと前記第一段階処理で読み出させた読み出し値２ｃとが同一であるか否かを判別させるものである。【００２６】  この第三段階処理は具体的には第二群アドレス２ａ２及び第三群アドレス２ａ３の各アドレス２ａについて次のように行われる。
即ち、図６に示すように、アドレス２ａ「０００１」については、端子Ａ０に対応するビットのみが「１」であるから、これを「０」に変更した変更後数列「００００」に合致した図６中の番号「２．１」の行に示すアドレス２ａ「００００」の記憶データ２ｂを読み出させるのであり、このさいの読み出し値２ｃは図６から明らかなように「０００」となる。この読み出し値２ｃ「０００」と第一段階処理でアドレス２ａ「０００１」の記憶データを読み出させたときの読み出し値２ｃ「０００」とが同一であるか否かを判別させるのであり、この場合、これら両者は同一であると判別される。【００２７】  またアドレス２ａ「００１０」については、端子Ａ１に対応するビットのみが「１」であるから、これを「０」に変更した変更後数列「００００」に合致した図６中の番号「３．１」の行に示すアドレス２ａ「００００」の記憶データ２ｂを読み出させるのであり、このさいの読み出し値２ｃは図６から明らかなように「０００」となる。この読み出し値２ｃ「０００」と第一段階処理でアドレス２ａ「００１０」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「０００」とが同一であるか否かを判別させるのであり、この場合、アドレス２ａ「００００」については同一であると判別される。【００２８】  またアドレス２ａ「００１１」については、端子Ａ１、Ａ０に対応するビットが「１」であるから、これら各端子Ａ１、Ａ０の数値「１」を択一的に「０」に変更した変更後数列「０００１」「００１０」のそれぞれに合致した図６中の番号「４．１」「４・２」の行に示す各アドレス２ａ「０００１」「００１０」の記憶データ２ｂを読み出させるのであり、このさいの読み出し値２ｃは図６から明らかなように何れも「０００」となる。この読み出し値２ｃ「０００」と第一段階処理でアドレス２ａ「００１０」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「０００」とが同一であるか否かを判別させるのであり、この場合、アドレス２ａ「０００１」「００１０」の何れについても同一であると判別される。【００２９】  またアドレス２ａ「０１０１」については、端子Ａ２、Ａ０に対応するビットが「１」であるから、これら各端子Ａ２、Ａ０の数値「１」を択一的に「０」に変更した変更後数列「０００１」「０１００」のそれぞれに合致した図６中の番号「６．１」「６・２」の行に示す各アドレス２ａ「０００１」「０１００」の記憶データ２ｂを読み出させるのであり、このさいの読み出し値２ｃは図６から明らかなようにアドレス２ａ「０００１」については「０００」となり、またアドレス２ａ「０１００」については「１００」となる。これらの読み出し値２ｃ「０００」「１００」のそれぞれと、第一段階処理にてアドレス２ａ「０１０１」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「１００」とが同一であるか否かを判別させるのであり、この場合、アドレス２ａ「０００１」については否と判別され、アドレス２ａ「０１００」については同一であると判別される。【００３０】  またアドレス２ａ「０１１０」については、端子Ａ２、Ａ１に対応するビットが「１」であるから、これら各端子Ａ２、Ａ１の数値「１」を択一的に「０」に変更した変���後数列「００１０」「０１００」のそれぞれに合致した図６中の番号「７．１」「７・２」の行に示す各アドレス２ａ「００１０」「０１００」の記憶データ２ｂを読み出させるのであり、このさいの読み出し直２ｃは図６から明らかなようにアドレス２ａ「００１０」については「０００」となり、またアドレス２ａ「０１００」については「１００」となる。これらの読み出し値２ｃ「０００」「１００」と第一段階処理でアドレス２ａ「０１１０」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「１００」とが同一であるか否かを判別させるのであり、この場合、アドレス２ａ「００１０」については否と判断され、アドレス２ａ「０１００」については同一であると判別される。【００３１】  またアドレス２ａ「０１１１」については、端子Ａ２、Ａ１、Ａ０に対応するビットが「１」であるから、これら各端子Ａ２、Ａ１、Ａ０の数値「１」を択一的に「０」に変更した変更後数列「００１１」「０１０１」「０１１０」のそれぞれに合致した図６中の番号「８．１」「８・２」「８・３」の行に示す各アドレス２ａ「００１１」「０１０１」「０１１０」の記憶データ２ｂを読み出させるのであり、このさいの読み出し値２ｃは図６から明らかなようにアドレス２ａ「００１１」については「０００」となり、またアドレス２ａ「０１０１」については「１００」となり、またアドレス２ａ「０１１０」については「１００」となる。これらの読み出し値２ｃ「０００」「１００」「１００」と第一段階処理でアドレス２ａ「０１１１」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「１００」とが同一であるか否かを判別させるのであり、この場合、アドレス２ａ「００１１」については否と判断され、アドレス２ａ「０１０１、０１１０」については同一であると判別される。【００３２】  またアドレス２ａ「１０００」については、端子Ａ３に対応するビットのみが「１」であるから、これを「０」に変更した変更後数列「００００」に合致した図７中の番号「９．１」の行に示すアドレス２ａ「００００」の記憶データ２ｂを読み出させるのであり、このさいの読み出し値２ｃは図６から明らかなように「０００」となる。この読み出し値２ｃ「０００」と第一段階処理でアドレス２ａ「１０００」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「１１０」とが同一であるか否かを判別させるのであり、この場合、アドレス２ａ「００００」について否と判断される。【００３３】  またアドレス２ａ「１０１０」については、端子Ａ３、Ａ１に対応するビットが「１」であるから、これら各端子Ａ３、Ａ１の数値「１」を択一的に「０」に変更した変更後数列「００１０」「１０００」のそれぞれに合致した図７中の番号「１１．１」「１１・２」の行に示す各アドレス２ａ「００１０」「１０００」の記憶データ２ｂを読み出させるのであり、このさいの読み出し値２ｃは図６、図７から明らかなようにアドレス２ａ「００１０」については「０００」となり、またアドレス２ａ「１０００」については「１１０」となる。これらの読み出し値２ｃ「０００」「１１０」と第一段階処理でアドレス２ａ「１０１０」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「１１���」とが同一であるか否かを判別させるのであり、この場合、アドレス２ａ「００１０」については否と判断され、アドレス２ａ「１０００」については同一と判別される。【００３４】  またアドレス２ａ「１０１１」については、端子Ａ３、Ａ１、Ａ０に対応するビットが「１」であるから、これら各端子Ａ３、Ａ１、Ａ０の数値「１」を択一的に「０」に変更した変更後数列「００１１」「１００１」「１０１０」のそれぞれに合致した図７中の番号「１２．１」「１２・２」「１２・３」の行に示す各アドレス２ａ「００１１」「１００１」「１０１０」の記憶データ２ｂを読み出させるのであり、このさいの読み出し値２ｃは図６、図７から明らかなようにアドレス２ａ「００１１」については「０００」となり、またアドレス２ａ「１００１」については「１１０」となり、またアドレス２ａ「１０１０」については「１１０」となる。これらの読み出し値２ｃ「０００」「１１０」「１１０」と第一段階処理でアドレス２ａ「１０１１」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「１１０」とが同一であるか否かを判別させるのであり、この場合、アドレス２ａ「００１１」については否と判断され、アドレス２ａ「１００１」「１０１０」については同一であると判別される。【００３５】  またアドレス２ａ「１１００」については、端子Ａ３、Ａ２に対応するビットが「１」であるから、これら各端子Ａ３、Ａ２の数値「１」を択一的に「０」に変更した変更後数列「０１００」「１０００」のそれぞれに合致した図７中の番号「１３・１」「１３・２」の行に示す各アドレス２ａ「０１００」「１０００」の記憶データ２ｂを読み出させるのであり、このさいの読み出し値２ｃは図６、図７から明らかなようにアドレス２ａ「０１００」については「１００」となり、またアドレス２ａ「１０００」については「１１０」となる。これらの読み出し値２ｃ「１００」「１１０」と第一段階処理でアドレス２ａ「１１００」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「０１０」とが合致しているか否かを判別させるのであり、この場合、アドレス２ａ「０１００、１０００」の何れについても否と判断される。【００３６】  またアドレス２ａ「１１１０」については、端子Ａ３、Ａ２、Ａ１に対応するビットが「１」であるから、これら各端子Ａ３、Ａ２、Ａ１の数値「１」を択一的に「０」に変更した変更後数列「０１１０」「１０１０」「１１００」のそれぞれに合致した図７中の番号「１５．１」「１５・２」「１５・３」の行に示す各アドレス２ａ「０１１０」「１０１０」「１１００」の記憶データ２ｂを読み出させるのであり、このさいの読み出し値２ｃは図５から明らかなようにアドレス２ａ「０１１０」については「１００」となり、またアドレス２ａ「１０１０」については「１１０」となり、またアドレス２ａ「１１００」については「０１０」となる。これらの読み出し値２ｃ「１００」「１１０」「０１０」と第一段階処理でアドレス２ａ「１１１０」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「０１０」とが同一であるか否かを判別させるのであり、この場合、アドレス２ａ「０１１０」「１０１０」については否と判断され、アドレス２ａ「���１００」については同一であると判断される。【００３７】  さらにアドレス２ａ「１１１１」については、端子Ａ４、Ａ３、Ａ１、Ａ０に対応するビットが「１」であるから、これら各端子Ａ４、Ａ３、Ａ１、Ａ０の数値「１」を択一的に「０」に変更した変更後数列「０１１１」「１０１１」「１１０１」「１１１０」のそれぞれに合致した図８中の番号「１６．１」「１６・２」「１６・３」「１６・４」の行に示す各アドレス２ａ「０１１１、１０１１、１１０１、１１１０」の記憶データ２ｂを読み出させるのであり、このさいの読み出し値２ｃは図８から明らかなようにアドレス２ａ「０１１１」については「１００」となり、またアドレス２ａ「１０１１」については「１１０」となり、またアドレス２ａ「１１０１」については「０１０」となり、またアドレス２ａ「１１１０」については「０１０」となる。これらの読み出し値２ｃ「１００」「１１０」「０１０」「０１０」と第一段階処理でアドレス２ａ「１１１１」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「０１０」とが同一でるか否かを判別させるのであり、この場合、アドレス２ａ「０１１１、１０１１」については否と判別され、アドレス２ａ「１１０１」「１１１０」については同一であると判断される。【００３８】  次にステップｓ４０４を実施する。
即ち、パソコン１００に第四段階処理を実施させるのであり、この第四段階処理は、第一段階処理の対象となった各アドレス２ａのうち、第三段階処理において変更後の各アドレス２ａの読出し値２ｃの何れも、第一段階処理の読出し値２ｃと同一でないものとなる各アドレス２ａについて、そのアドレス２ａの記憶データ２ｂを二進数で表した数列のうち、数値が「１」である桁を択一的に「０」に変更したときの各変更後数列と、前記第一段階処理で読み出させた読み出し値２ｃとが合致するか否かを判別させるものである。【００３９】  この第四段階処理は具体的には第三群アドレス２ａの各アドレス２ａについて次のように行われる。
即ち、アドレス２ａ「１０００」については、図７に示すようにこれの記憶データ２ｂを二進数で表した数列が「１１１」であるから、この数列の数値が「１」である桁を択一的に「０」に変更したときの変更後数列は図７中の番号「９・２」「９・３」「９・４」の行の記憶データ２ｂの欄に示すように「０１１」「１０１」「１１０」となる。これらの変更後数列「０１１」「１０１」「１１０」と、第一段階処理でアドレス２ａ「１０００」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「１１０」とが同一であるか否かを判別させるのであり、その結果、変更後数列「１１０」が同一であると判別される。【００４０】  またアドレス２ａ「１１００」については、図７に示すようにこれの記憶データ２ｂを二進数で表した数列が「０１１」であるから、この数列の数値が「１」である桁を択一的に「０」に変更したときの変更後数列は図７中の番号「１３・３、１３・４」の行の記憶データ２ｂの欄に示すように「００１」「０１０」となる。これらの変更後数列「００１」「０１０」と、第一段階処理でアドレス２ａ「１０００」の記憶データ２ｂを読み出させたときの読み出し値２ｃ「０１０」とが同一であるか否かを判別させるのであり、その結果、変更後数列「０１０」が同一であると判断される。【００４１】  次にステップｓ４０５を実施する。
即ち、パソコン１００に次のような第五段階処理を実施させるのであり、
この第五段階処理には二つの処理がある。
その一つの処理は、第三段階処理における第二群アドレス２ａ及び第三群アドレス２ａの各アドレス２ａの処理において、変更後数列と同一の二進数で表されるアドレス２ａについての読み出し値２ｃと、第一段階処理の読み出し値２ｃとが同一であると判別される都度、その変更後数列と同一の二進数で表されるアドレス２ａの数列のうち第三段階処理において「０」に変更されたビットに対応した信号線ＡＳ０〜ＡＳ３に適当な点数、例えば４点を付与するものである。【００４２】  具体的には図６に示すように、アドレス２ａ「０００１」においては、番号「２・１」の行に示す変更後数列「０００１」が第三段階処理で同一であると判別され、この変更後数列「０００１」は第三段階処理においてアドレス２ａ「０００１」の信号線ＡＳ０に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ０に４点が付与される。【００４３】  アドレス２ａ「００１０」においては、番号「３・１」の行に示す変更後数列「００００」が第三段階処理で同一であると判別され、この変更後数列「００００」は第三段階処理においてアドレス２ａ「００１０」の信号線ＡＳ１に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ１に４点が付与される。【００４４】  アドレス２ａ「００１１」においては、番号「４・１」の行に示す変更後数列「０００１」が第三段階処理で同一であると判別され、この変更後数列「０００１」は第三段階処理においてアドレス２ａ「００１１」の信号線ＡＳ１に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ１に４点が付与されるのであり、また番号「４・２」に示す変更後数列「００１０」が第三段階処理で同一であると判別され、この変更後数列「００１０」は第三段階処理においてアドレス２ａ「００１１」の信号線ＡＳ０に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ０に４点が付与される。【００４５】  アドレス２ａ「０１０１」においては、番号「６・２」の行に示す変更後数列「０１００」が第三段階処理で同一であると判別され、この変更後数列「０１００」は第三段階処理においてアドレス２ａ「０１０１」の信号線ＡＳ０に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ０に４点が付与される。【００４６】  アドレス２ａ「０１１０」においては、番号「７・２」の行に示す変更後数列「０１００」が第三段階処理で同一であると判別され、この変更後数列「０１００」は第三段階処理においてアドレス２ａ「０１１０」の信号線ＡＳ１に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ１に４点が付与される。【００４７】  アドレス２ａ「０１１１」においては、番号「８・２」の行に示す変更後数列「０１０１」が第三段階処理で同一であると判別され、この変更後数列「０１０１」は第三段階処理においてアドレス２ａ「０１１１」の信号線ＡＳ１に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ１に４点が付与されるのであり、また番号「８・３」に示す変更後数列「０１１０」が第三段階処理で同一であると判別され、この変更後数列「０１１０」は第三段階処理においてアドレス２ａ「０１１１」の信号線ＡＳ０に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ０に４点が付与される。【００４８】  そして図７に示すように、アドレス２ａ「１０１０」においては、番号「１１・２」の行に示す変更後数列「１０００」が第三段階処理で同一であると判別され、この変更後数列「１０００」は第三段階処理においてアドレス２ａ「１０１０」の信号線ＡＳ１に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ１に４点が付与される。【００４９】  アドレス２ａ「１０１１」においては、番号「１２・２」の行に示す変更後数列「１００１」が第三段階処理で同一であると判別され、この変更後数列「１００１」は第三段階処理においてアドレス２ａ「１０１１」の信号線ＡＳ１に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ１に４点が付与されるのであり、また番号「１２・３」に示す変更後数列「１０１０」が第三段階処理で同一であると判別され、この変更後数列「１０１０」は第三段階処理においてアドレス２ａ「１０１１」の信号線ＡＳ０に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ０に４点が付与される。【００５０】  アドレス２ａ「１１１０」においては、番号「１５・３」の行に示す変更後数列「１１００」が第三段階処理で同一であると判別され、この変更後数列「１１００」は第三段階処理においてアドレス２ａ「１１１０」の信号線ＡＳ１に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ１に４点が付与される。【００５１】  そして図８に示すように、アドレス２ａ「１１１１」においては、番号「１６・３」の行に示す変更後数列「１１０１」が第三段階処理で同一であると判別され、この変更後数列「１１０１」は第三段階処理においてアドレス２ａ「１１１１」の信号線ＡＳ１に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ１に４点が付与されるのであり、また番号「１６・４」の行に示す変更後数列「１１１０」が第三段階処理で同一であると判別され、この変更後数列「１１１０」は第三段階処理においてアドレス２ａ「１１１１」の信号線ＡＳ０に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＡＳ０に４点が付与される。【００５２】  その他の一つの処理は、第四段階処理における第三群アドレス２ａの各アドレス２ａの処理において、記憶データ２ｂに係る各変更後数列と、第一段階処理の読み出し値２ｃとが同一であると判別される都度、第四段階処理における変更後数列のうち「０」に変更されたビットに対応した信号線ＤＳ０〜ＤＳ２に適当な点数、例えば１点を付与するように実施される。【００５３】  具体的には図７に示すように、アドレス２ａ「１０００」においては、番号「９・４」の行に示す変更後数列「１１０」が第四段階処理で同一であると判別され、この変更後数列「１１０」は第四段階処理において記憶データ「１１１」の信号線ＤＳ０に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＤＳ０に１点が付与される。【００５４】  アドレス２ａ「１１００」におい���は、番号「１３・４」の行に示す変更後数列「０１０」が第四段階処理で同一であると判別され、この変更後数列「０１０」は第四段階処理において記憶データ「０１１」の信号線ＤＳ０に対応するビットの数値「１」を「０」に変更したものであるから、信号線ＤＳ０に１点が付与される。【００５５】  次にステップＳ４０６を実施する。
即ち、パソコン１００に第六段階処理を実施させるのであり、この第六段階処理は、第五段階処理において、各信号線ＡＳ０〜ＡＳ３、ＤＳ０〜ＤＳ２について付与された点数を加算するものである。
その加算結果は、具体的には、信号線ＡＳ０については２４点となり、信号線ＡＳ１については３２点となり、信号線ＤＳ０については２点となり、その他の信号線については何れも点数なしということになる。【００５６】  最後に、ステップｓ４０７を実施する。
即ち、パソコン１００に第七段階処理を実施させるのであり、この第七段階処理は、第六段階処理において行われた加算の結果、アドレスバス３の全ての信号線ＡＳ０〜ＡＳ３の点数を総合した総合点数に対して一定割合以上の点数のついた信号線ＡＳ０〜ＡＳ３を特定すると共に、データバス４の全ての信号線ＤＳ０〜ＤＳ２の点数を総合した総合点数に対して一定割合以上の点数のついた信号線を特定する。こうして特定された信号線のみが切断している可能性が極めて大きいという診断を行い、その結果をパソコン１００の出力部から出力させるのである。【００５７】  前記一定割合をどのような大きさに決定するかによって、出力結果は異なるのであり、この度の具体例では、前記一定割合を比較的大きく決定すると、信号線ＡＳ１及び信号線ＤＳ０が接続されているという診断結果が出力されるのであり、また前記一定割合を比較的小さく決定すると、信号線ＡＳ１、ＡＳ０及び信号線ＤＳ０が切断されているという診断結果が出力される。後者の場合には信号線ＡＳ０については誤診ということになる。【００５８】  上記した具体例は、アドレスバス３とデータバス４の双方が切断している場合について示したが、アドレスバス３又はデータバス４の何れか一方のみが切断している場合においても同様に実施すればよいのであり、この場合の診断結果は、切断している側のバス３又は４の切断した信号線についてのみ点数が付与されるものとなる。【００５９】  本発明の実施においては、パソコン１００に第一段階処理から第六段階処理までを実行させるためのプログラムを予め入力しておくのであり、このプログラムは例えばパソコン１００の入力装置からプログラムの実行指令を付与することにより第一段階処理から第六段階処理が自動的に行われるものとなすのがよい。
【図面の簡単な説明】
【００６０】
【図１】本発明を実施するための装置例を示す図である。
【図２】本発明の診断対象となる電子回路装置を示す図である。
【図３】前記電子回路装置のメモリーの各アドレスに書き込まれている記憶データを示す数列図である。
【図４】本発明の実施における処理のフローを示す図である。
【図５】前記各アドレスの記憶データ及び読み出し値を記載した数列図である。
【図６】前記処理内容を説明するための数列図である。
【図７】前記処理内容を説明するための数列図である。
【図８】前記処理内容を説明するための数列図である。
【符号の説明】
【００６１】１  ＣＰＵ
２  メモリー
２ａ  アドレス
２ｂ  記憶データ
２ｃ  読出し値
３  アドレスバス
４  データバス
【図１】
2007164746.tif 000003
【図２】
2007164746.tif 000004
【図３】
2007164746.tif 000005
【図４】
2007164746.tif 000006
【図５】
2007164746.tif 000007
【図６】
2007164746.tif 000008
【図７】
2007164746.tif 000009
【図８】
2007164746.tif 000010