(57)【要約】【課題】微粒子層に汚染、損傷、配列の乱れ等が生じることの無い、分離された微粒子層を含む微粒子層構造体を具備した半導体装置を提供する。【解決手段】半導体装置は、（Ａ）基体１１上に形成された、壁状の２層構造を有し、下層３１の側壁が上層３２の側壁に対してアンダーカット状である分離領域３０、及び、（Ｂ）分離領域３０によって囲まれた基体１１の部分の上に形成された能動素子から成り、該能動素子は、導体又は半導体から成る微粒子２２、及び、該微粒子２２と結合した有機半導体分子から成る導電路２１を具備し、該微粒子２２から構成された微粒子層２０は、分離領域３０の側壁において分離されている。【選択図】  図１
2007335827.tif 000002
【特許請求の範囲】
【請求項１】
（Ａ）基体上に形成された、壁状の２層構造を有し、下層の側壁がアンダーカット状である分離領域、及び、
（Ｂ）分離領域によって囲まれた基体の部分の上に形成された微粒子層、
から成る微粒子層構造体であって、
該微粒子層は、分離領域の側壁において分離されていることを特徴とする微粒子層構造体。
【請求項２】
（下層を構成する材料，上層を構成する材料）の組合せは、（酸化物，窒化物）又は（窒化物，酸化物）であることを特徴とする請求項１に記載の微粒子層構造体。
【請求項３】
微粒子の平均粒径をＲAVEとしたとき、分離領域の高さＨは、
（Ｈ／ＲAVE）≧５×１０1
を満足することを特徴とする請求項１に記載の微粒子層構造体。
【請求項４】
（ａ）基体上に、開口部を有するレジスト層を形成した後、
（ｂ）レジスト層上、及び、開口部内に露出した基体の部分の上に、分離領域を構成する下層及び上層を、順次、形成し、次いで、
（ｃ）下層の側壁がアンダーカット状となるように、下層の側壁をエッチングした後、
（ｄ）レジスト層を除去し、且つ、基体上に分離領域を残し、次いで、
（ｅ）分離領域の側壁において分離される微粒子層を、分離領域によって囲まれた基体の部分の上に形成する、
工程を具備することを特徴とする微粒子層構造体の形成方法。
【請求項５】
（下層を構成する材料，上層を構成する材料）の組合せは、（酸化物，窒化物）又は（窒化物，酸化物）であることを特徴とする請求項４に記載の微粒子層構造体の形成方法。
【請求項６】
微粒子の平均粒径をＲAVEとしたとき、分離領域の高さＨは、
（Ｈ／ＲAVE）≧５×１０1
を満足することを特徴とする請求項４に記載の微粒子層構造体の形成方法。
【請求項７】
（Ａ）基体上に形成された、壁状の２層構造を有し、下層の側壁がアンダーカット状である分離領域、及び、
（Ｂ）分離領域によって囲まれた基体の部分の上に形成された能動素子、
から成る半導体装置であって、
該能動素子は、導体又は半導体から成る微粒子、及び、該微粒子と結合した有機半導体分子から成る導電路を具備し、
該微粒子から構成された微粒子層は、分離領域の側壁において分離されていることを特徴とする半導体装置。
【請求項８】
有機半導体分子が末端に有する官能基が、微粒子と化学的に結合していることを特徴とする請求項７に記載の半導体装置。
【請求項９】
有機半導体分子が両端に有する官能基によって有機半導体分子と微粒子とが化学的に結合することで、ネットワーク状の導電路が構築されていることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
導電路の導電性は、導電路に加えられる電界によって制御されることを特徴とする請求項７に記載の半導体装置。
【請求項１１】
能動素子は、ゲート電極、ゲート絶縁層、チャネル形成領域、及び、ソース／ドレイン電極を有する電界効果型トランジスタから成り、
導電路によってチャネル形成領域が構成されることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
（下層を構成する材料，上層を構成する材料）の組合せは、（酸化物，窒化物）又は（窒化物，酸化物）であることを特徴とする請求項７に記載の半導体装置。
【請求項１３】
微粒子の平均粒径をＲAVEとしたとき、分離領域の高さＨは、
（Ｈ／ＲAVE）≧５×１０1
を満足することを特徴とする請求項７に記載の半導体装置。
【請求項１４】
基体上に形成された、壁状の２層構造を有し、下層の壁面がアンダーカット状であることを特徴とする分離領域。
【請求項１５】
（Ａ）基体上に形成された、壁状の単層構造を有し、側壁がアンダーカット状である分離領域、及び、
（Ｂ）分離領域によって囲まれた基体の部分の上に形成された微粒子層、
から成る微粒子層構造体であって、
該微粒子層は、分離領域の側壁において分離されていることを特徴とする微粒子層構造体。
【請求項１６】
微粒子の平均粒径をＲAVEとしたとき、分離領域の高さＨは、
（Ｈ／ＲAVE）≧５×１０1
を満足することを特徴とする請求項１５に記載の微粒子層構造体。
【請求項１７】
（ａ）基体上に光感光性の樹脂層を形成した後、樹脂層を露光、現像することで、側壁がアンダーカット状の樹脂層から成る分離領域を基体上に残し、
（ｂ）分離領域の側壁において分離される微粒子層を、分離領域によって囲まれた基体の部分の上に形成する、
工程を具備することを特徴とする微粒子層構造体の形成方法。
【請求項１８】
微粒子の平均粒径をＲAVEとしたとき、分離領域の高さＨは、
（Ｈ／ＲAVE）≧５×１０1
を満足することを特徴とする請求項１７に記載の微粒子層構造体の形成方法。
【請求項１９】
（Ａ）基体上に形成された、壁状の単層構造を有し、側壁がアンダーカット状である分離領域、及び、
（Ｂ）分離領域によって囲まれた基体の部分の上に形成された能動素子、
から成る半導体装置であって、
該能動素子は、導体又は半導体から成る微粒子、及び、該微粒子と結合した有機半導体分子から成る導電路を具備し、
該微粒子から構成された微粒子層は、分離領域の側壁において分離されていることを特徴とする半導体装置。
【請求項２０】
有機半導体分子が末端に有する官能基が、微粒子と化学的に結合していることを特徴とする請求項１９に記載の半導体装置。
【請求項２１】
有機半導体分子が両端に有する官能基によって有機半導体分子と微粒子とが化学的に結合することで、ネットワーク状の導電路が構築されていることを特徴とする請求項２０に記載の半導体装置。
【請求項２２】
導電路の導電性は、導電路に加えられる電界によって制御されることを特徴とする請求項１９に記載の半導体装置。
【請求項２３】
能動素子は、ゲート電極、ゲート絶縁層、チャネル形成領域、及び、ソース／ドレイン電極を有する電界効果型トランジスタから成り、
導電路によってチャネル形成領域が構成されることを特徴とする請求項２２に記載の半導体装置。
【請求項２４】
微粒子の平均粒径をＲAVEとしたとき、分離領域の高さＨは、
（Ｈ／ＲAVE）≧５×１０1
を満足することを特徴とする請求項１９に記載の半導体装置。
【請求項２５】
基体上に形成された、壁状の単層構造を有し、側壁がアンダーカット状であることを特徴とする分離領域。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微粒子層構造体及びその形成方法、半導体装置、並びに、分離領域に関する。
【背景技術】
【０００２】
微粒子（ナノ粒子）を用いた各種デバイスが、近年、活発に研究されている。ナノ粒子は、その特徴的な小ささの故、たとえ同じ物質であっても、バルク状態のものとは異なる物性を示す場合が多い。例えば、ナノメートル・サイズの微粒子になると、内部にある原子数に対する表面の原子数 (surface-to-volume ratio)の割合がバルクに比べて非常に大きくなるために、その効果を利用した粒子分散型太陽電池、分子センサー、触媒、吸脱着材等の用途への開発が進められている。また、電子、磁気、光といった面でも、小ささに起因する特異的な量子効果を発現することが知られている。そして、磁気粒子による高密度メモリ、サイズに依存した色を発色する半導体ナノ粒子による発光デバイス、クーロン・ブロッケード現象を利用した単電子トランジスタ等のナノデバイスが、次世代エレクトロニクスを担うデバイスとして注目を集めている。
【０００３】
また、微粒子、及び、微粒子と結合した有機半導体分子から成る導電路を具備した半導体装置が、例えば、特開２００４−０８８０９０、特開２００５−２１０１０７、特開２００６−０８０２５７から周知である。更には、微粒子層の形成方法が、例えば、ＷＯ２００５／０１５７９２から知られている。
【０００４】
【特許文献１】特開２００４−０８８０９０
【特許文献２】特開２００５−２１０１０７
【特許文献３】特開２００６−０８０２５７
【特許文献４】ＷＯ２００５／０１５７９２
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、微粒子（ナノ粒子）を、単層で、最密に、広い面積において、しかも、所望の領域に分離された状態で配置することは、重要な技術であるにも拘わらず、その達成は非常に困難である。前述した特開２００４−０８８０９０、特開２００５−２１０１０７、特開２００６−０８０２５７には、このような分離技術に関しては、何ら言及されていない。
【０００６】
ＷＯ２００５／０１５７９２の例えば第２４頁第１４行乃至第２５頁第１２行、及び、図１３Ａ、図１３Ｂ、図１３Ｃには、微粒子（ナノ粒子）層の形成方法が開示されている。この方法は、具体的には、所謂リフト・オフ法である。そして、例えば、感光性レジストから構成された犠牲層３０４は、最終的に、溶剤を用いて除去される。然るに、溶剤を用いて犠牲層３０４を除去する際、ＭＰＮ（molecularly protected monoparticle）３４０に汚染が生じる可能性があるし、溶剤によってＭＰＮ３４０に損傷が生じる虞もある。更には、形成された微粒子（ナノ粒子）の単層の配列が乱される可能性もある。
【０００７】
従って、本発明の目的は、微粒子層に汚染、損傷、配列の乱れ等が生じることの無い、分離された微粒子層を含む微粒子層構造体及びその形成方法、係る微粒子層構造体を具備した半導体装置、並びに、係る分離された微粒子層を得るための一種の下地である分離領域を提供することにある。
【課題を解決するための手段】
【０００８】
上記の目的を達成するための本発明の第１の態様に係る微粒子層構造体は、
（Ａ）基体上に形成された、壁状の２層構造を有し、下層の側壁がアンダーカット状である分離領域、及び、
（Ｂ）分離領域によって囲まれた基体の部分の上に形成された微粒子層、
から成る微粒子層構造体であって、
該微粒子層は、分離領域の側壁において分離されていることを特徴とする。
【０００９】
上記の目的を達成するための本発明の第１の態様に係る微粒子層構造体の形成方法は、
（ａ）基体上に、開口部を有するレジスト層を形成した後、
（ｂ）レジスト層上、及び、開口部内に露出した基体の部分の上に、分離領域を構成する下層及び上層を、順次、形成し、次いで、
（ｃ）下層の側壁がアンダーカット状となるように、下層の側壁をエッチングした後、
（ｄ）レジスト層を除去し、且つ、基体上に分離領域を残し、次いで、
（ｅ）分離領域の側壁において分離される微粒子層を、分離領域によって囲まれた基体の部分の上に形成する、
工程を具備することを特徴とする。
【００１０】
上記の目的を達成するための本発明の第１の態様に係る半導体装置は、
（Ａ）基体上に形成された、壁状の２層構造を有し、下層の側壁がアンダーカット状である分離領域、及び、
（Ｂ）分離領域によって囲まれた基体の部分の上に形成された能動素子、
から成る半導体装置であって、
該能動素子は、導体又は半導体から成る微粒子、及び、該微粒子と結合した有機半導体分子から成る導電路を具備し、
該微粒子から構成された微粒子層は、分離領域の側壁において分離されていることを特徴とする。
【００１１】
上記の目的を達成するための本発明の第１の態様に係る分離領域は、基体上に形成された、壁状の２層構造を有し、下層の側壁がアンダーカット状であることを特徴とする。
【００１２】
上記の目的を達成するための本発明の第２の態様に係る微粒子層構造体は、
（Ａ）基体上に形成された、壁状の単層構造を有し、側壁がアンダーカット状である分離領域、及び、
（Ｂ）分離領域によって囲まれた基体の部分の上に形成された微粒子層、
から成る微粒子層構造体であって、
該微粒子層は、分離領域の側壁において分離されていることを特徴とする。
【００１３】
上記の目的を達成するための本発明の第２の態様に係る微粒子層構造体の形成方法は、
（ａ）基体上に光感光性の樹脂層を形成した後、樹脂層を露光、現像することで、側壁がアンダーカット状の樹脂層から成る分離領域を基体上に残し、
（ｂ）分離領域の側壁において分離される微粒子層を、分離領域によって囲まれた基体の部分の上に形成する、
工程を具備することを特徴とする。
【００１４】
尚、本発明の第２の態様に係る微粒子層構造体の形成方法において、樹脂層は、全体として単層であるが、樹脂層を、１種類の樹脂から構成してもよいし、２種類以上の樹脂から成る層の積層構造としてもよい。
【００１５】
上記の目的を達成するための本発明の第２の態様に係る半導体装置は、
（Ａ）基体上に形成された、壁状の単層構造を有し、側壁がアンダーカット状である分離領域、及び、
（Ｂ）分離領域によって囲まれた基体の部分の上に形成された能動素子、
から成る半導体装置であって、
該能動素子は、導体又は半導体から成る微粒子、及び、該微粒子と結合した有機半導体分子から成る導電路を具備し、
該微粒子から構成された微粒子層は、分離領域の側壁において分離されていることを特徴とする。
【００１６】
上記の目的を達成するための本発明の第２の態様に係る分離領域は、基体上に形成された、壁状の単層構造を有し、側壁がアンダーカット状であることを特徴とする。
【００１７】
本発明の第１の態様、第２の態様に係る微粒子層構造体、その形成方法、あるいは、半導体装置（以下、これらを総称して、単に、本発明の微粒子層構造体等と呼ぶ場合がある）において、分離領域の頂面には、微粒子層が残されていてもよいし、場合によっては、分離領域の頂面から何らかの方法（例えば、ピール・オフ法）に基づき微粒子層が除去されていてもよい。
【００１８】
上記の形態を含む本発明の第１の態様に係る微粒子層構造体、その形成方法、半導体装置、あるいは、分離領域（以下、これらを総称して、単に、本発明の第１の態様と呼ぶ場合がある）において、下層を構成する材料及び上層を構成する材料は、異なる材料であれば、本質的には如何なる材料とすることもでき、絶縁材料であってもよいし、導電性を有する材料であってもよいし、無機材料であってもよいし、有機材料（例えば、光感光性のポリイミド樹脂やパーマネント・レジストと通称されるレジスト材料）であってもよいが、好ましい（下層を構成する材料，上層を構成する材料）の組合せとして、例えば、（酸化物，窒化物）又は（窒化物，酸化物）を例示することができる。酸化物として、より具体的にはＳｉＯXを例示することができるし、窒化物として、より具体的にはＳｉＮYを例示することができる。但し、これらに限定するものではない。下層の側壁がアンダーカット状となるように（例えば、下層の側壁が基体から立ち上がる部分よりも下層の側壁上端が迫り出している状態となるように、あるいは又、上層の側壁の上部が下層の側壁よりも迫り出した状態となるように、あるいは又、下層の側壁よりも上層の側壁が突出した状態となるように）、例えば、下層の側壁をエッチングする。また、下層及び上層を構成する材料には、半導体装置の製造時、有機半導体分子と微粒子とを化学的に結合させる際に使用される有機半導体分子の溶液を構成する溶媒に対する耐性（耐有機溶媒性）が要求される。係る溶媒によって下層や上層が溶解したのでは、微粒子層等に汚染が発生する虞が生じる。
【００１９】
また、上記の形態を含む本発明の第２の態様に係る微粒子層構造体、その形成方法、半導体装置、あるいは、分離領域（以下、これらを総称して、単に、本発明の第２の態様と呼ぶ場合がある）において、分離領域を構成する材料として、有機材料（例えば、光感光性のポリイミド樹脂やパーマネント・レジストと通称されるレジスト材料）を例示することができる。
【００２０】
以上に説明した形態、構成を含む本発明の微粒子層構造体等において、微粒子の平均粒径をＲAVEとしたとき、分離領域の高さＨは、（Ｈ／ＲAVE）≧５×１０1、好ましくは（Ｈ／ＲAVE）≧１×１０2を満足することが望ましい。また、壁状の分離領域の一辺の長さＬは、（Ｌ／Ｈ）≧１×１０1、好ましくは（Ｌ／Ｈ）≧１×１０2を満足することが望ましい。ここで、壁状の分離領域の一辺の長さＬとは、能動素子を形成すべき基体の部分と能動素子を形成すべき基体の部分との間に横たわる分離領域の長さ（幅）を意味する。尚、分離領域の高さＨの値が、上記のとおり、微粒子の平均粒径ＲAVEの値よりも十分に大きくないと、微粒子層に所謂「段切れ」が確実に生じない虞が生じる。また、壁状の分離領域の一辺の長さＬの値が、上記のとおり、分離領域の高さＨの値よりも十分に大きくないと、例えば、本発明の第１の態様において下層の側壁がアンダーカット状となるように下層の側壁をエッチングしたとき、下層及び上層から構成された分離領域の積層構造を維持できなくなる虞が生じる。
【００２１】
以上に説明した好ましい形態、構成を含む本発明の第１の態様あるいは第２の態様に係る半導体装置（以下、これらを総称して、単に、本発明の半導体装置と呼ぶ場合がある）にあっては、有機半導体分子が末端に有する官能基が、微粒子と化学的に結合していることが好ましく、更には、有機半導体分子が両端に有する官能基によって有機半導体分子と微粒子とが化学的に（交互に）結合することで、ネットワーク状の導電路が構築されていることが好ましい。微粒子と有機半導体分子との結合体の単一層によって導電路が構成されていてもよいし、微粒子と有機半導体分子との結合体の積層構造によって３次元的なネットワーク状の導電路が構成されていてもよい。このようにネットワーク状の導電路を構築することで、導電路内の電荷移動が、有機半導体分子の主鎖に沿った分子の軸方向で支配的に起こり、導電路には分子間の電子移動が含まれない構造となる結果、従来の有機半導体材料を用いた半導体装置における低い移動度の原因であった分子間の電子移動によって移動度が制限されることが無くなり、分子の軸方向の移動度、例えば非局在化したπ電子による高い移動度を最大限に利用することができるので、今までにない高い移動度を実現することが可能となる。
【００２２】
更には、本発明の半導体装置にあっては、導電路を配線や各種電極として用いることができるし、導電路に加えられる電界によって導電路の導電性が制御される構成とすることもできる。そして、後者の場合、本発明の半導体装置における能動素子は、ゲート電極、ゲート絶縁層、チャネル形成領域、及び、ソース／ドレイン電極を有する電界効果型トランジスタ（ＦＥＴ）から成り、導電路によってチャネル形成領域が構成される構造とすることができる。このような構造にあっては、共役系を有する有機半導体分子として可視部付近の光に対して光吸収性のある色素の使用により、光センサ等としても動作可能である。
【００２３】
以上に説明した好ましい形態、構成を含む本発明の微粒子層構造体等にあっては、微粒子の平均粒径ＲAVEの範囲は、５．０×１０-10ｍ≦ＲAVE、好ましくは５．０×１０-10ｍ≦ＲAVE≦１．０×１０-6ｍ、より好ましくは５．０×１０-10ｍ≦ＲAVE≦１．０×１０-8ｍであることが望ましい。微粒子の形状として球形を挙げることができるが、これに限るものではなく、その他、例えば、三角形、四面体、立方体、直方体、円錐、円柱状（ロッド）、三角柱、ファイバー状、毛玉状のファイバー等を挙げることができる。尚、微粒子の形状が球形以外の場合の微粒子の平均粒径ＲAVEは、球形以外の微粒子の測定された体積と同じ体積を有する球を想定し、係る球の直径の平均値を微粒子の平均粒径ＲAVEとすればよい。微粒子の平均粒径ＲAVEは、例えば、透過型電子顕微鏡（ＴＥＭ）にて観察された微粒子の粒径を計測することで得ることができる。
【００２４】
本発明の微粒子層構造体等において、微粒子は、導体としての金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）といった金属から成り、あるいは、これらの金属から構成された合金から成り、あるいは又、半導体としての硫化カドミウム（ＣｄＳ）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、ガリウム砒素（ＧａＡｓ）、酸化チタン（ＴｉＯ2）、又は、シリコン（Ｓｉ）から成る構成とすることができる。尚、導体としての微粒子とは、体積抵抗率が１０-4Ω・ｍ（１０-2Ω・ｃｍ）のオーダー以下である材料から成る微粒子を指す。また、半導体としての微粒子とは、体積抵抗率が１０-4Ω・ｍ（１０-2Ω・ｃｍ）乃至１０12Ω・ｍ（１０14Ω・ｃｍ）のオーダーを有する材料から成る微粒子を指す。
【００２５】
以上に説明した形態、構成を含む本発明の微粒子層構造体等において、基体上における微粒子は、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されて、微粒子層を構成している形態とすることができ、微粒子は最密充填状態にて配列されていることが好ましい。ここで、本発明の半導体装置において『微粒子が充填状態にて配列されている』とは、より具体的には、微粒子と結合した有機半導体分子から成る導電路が、例えば少なくともソース／ドレイン電極間に形成される程度に、微粒子が配列している状態を云う。微粒子層に、多少の空乏、欠陥等があってもよいことは云うまでもない。また、本発明の微粒子層構造体等において『微粒子が最密充填状態にて配列されている』とは、微粒子を剛体とみなしたとき、その２次元平面、あるいは、３次元空間を物理的に占め得る最大の密度で規則的に配列している状態を云う。但し、ここでは、微粒子間には有機半導体分子が必ず存在するため、微粒子同士は接触していない。隣り合う微粒子間の表面間距離は、用いる有機半導体分子の長軸方向の長さと同じかそれ以下である。また、基体上で微粒子が基体の表面と略平行な面内において２次元的に規則的に配列されているとき、より具体的には、このような２次元的に規則配列した層が、単層であっても、３次元的な最密充填状態で多層に存在していてもよい。『２次元的に規則的に配列されている』とは、少なくとも概ね微粒子１層分の厚みの空間内に粒径の揃った微粒子が充填状態で、好ましくは最密充填状態で、配列していることを意味する。尚、『基体の表面と略平行な面内』とは、基体の製造方法等によって基体の表面に微小凹凸が存在する場合、係る微小凹凸に対して実質的に平行であることを意味する。
【００２６】
本発明の微粒子層構造体等において、分離領域によって分離された微粒子層は、例えば、微粒子を含む溶液から成る薄膜を基体及び分離領域上に、浸漬法やキャスト法といった塗布法に基づき形成した後、薄膜に含まれる溶媒を蒸発させることによって得ることができ、これによって、微粒子層内において微粒子を最密充填にて配列させ得る。尚、この場合、薄膜に含まれる溶媒を蒸発させるときに、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させることが望ましい。あるいは又、本発明の微粒子層構造体等においては、分離された微粒子層は、例えば、ＬＢ（Langmuir-Blodgett）法に類似した方法に基づき、微粒子を含む溶液から薄膜を成膜した後、この薄膜を基体及び分離領域上に転写することによっても得ることができ、これによっても、微粒子層内において微粒子を最密充填にて配列させ得る。より具体的には、微粒子を含む溶液に基づき薄膜を水面に成膜した後、薄膜に含まれる溶媒を蒸発させることで形成した微粒子膜を、基体及び分離領域上に転写することによって微粒子層を得ることができ、この場合にも、薄膜に含まれる溶媒を蒸発させる工程において、蒸発速度を制御しながら薄膜に含まれる溶媒を蒸発させることが、一層好ましい。
【００２７】
そして、本発明の半導体装置においては、微粒子層の形成後、有機半導体分子を分離領域に接触させる工程を少なくとも１回行うことによって、微粒子と有機半導体分子とを結合させることができる。尚、微粒子層の形成及び有機半導体分子との接触を１回行うことによって結合体の単一層を形成することができるし、微粒子層の形成及び有機半導体分子との接触を２回以上繰り返すことで結合体の積層構造を形成することができる。
【００２８】
あるいは又、本発明の微粒子層構造体等において、分離領域によって分離された微粒子層は、導体又は半導体から成る微粒子を含む溶液と有機半導体分子とを混合することによって、微粒子と有機半導体分子とが結合（反応）して成るクラスターを得た後、これらのクラスターを含む薄膜を基体及び分離領域上に形成し、乾燥することによっても得ることができる。微粒子を含む溶液と有機半導体分子とを混合する方法は、使用する微粒子を含む溶液と使用する有機半導体分子とに基づき、適宜、決定すればよい。使用する微粒子を含む溶液及び有機半導体分子によっては、微粒子を含む溶液に粉末状の有機半導体分子を投入し、軽く混ぜ合わせるだけで、微粒子と有機半導体分子とが結合して成るクラスターを得ることができる場合もある。クラスターを含む薄膜の形成方法として、浸漬法やキャスト法といった塗布法や、ＬＢ法を例示することができる。クラスターの配置の状態は、クラスターが１次元状に配列された状態（線状に配列された状態）、クラスターが２次元状に配列された状態（面状に配列された状態）、クラスターが３次元状に配列された状態（立体的に配列された状態）のいずれであってもよく、例えば、クラスターを含む溶液の塗布状態に依存する。
【００２９】
ここで、微粒子と有機半導体分子とが結合して成るクラスターとは、より具体的には、微粒子と微粒子とが有機半導体分子を介して例えば３次元的に結合したものであり、例えば、微粒子が、有機半導体分子を介して相互に数千個から数百万個程度、集まったものであり、その大きさは、０．１μｍオーダーから１μｍオーダーである。ソース／ドレイン電極間やゲート絶縁層上、あるいは、基体上にクラスターを配置したとき、クラスターとクラスターとの間、あるいは、クラスターとソース／ドレイン電極との間は、クラスターの表面に存在する有機半導体分子によって、あるいは、場合によっては、それに加えて、有機半導体分子を溶解した有機半導体分子溶液をクラスターに塗布し、乾燥することによって、相互に結合される。クラスターには、多量の「微粒子−有機半導体分子」の伝導パスが存在する。仮に１００ｎｍ角の立方体クラスターを仮定し、その中に、粒径５ｎｍの微粒子が立方格子状に積まれたとすると、８千もの微粒子が立方体クラスター中に存在することになる。そして、これらの微粒子間を多数の有機半導体分子が結合、架橋している。従って、格段に伝導パスの数が多くなる結果、電流量も多くなる。
【００３０】
尚、薄膜に含まれる溶媒として、トルエン、クロロホルム、ヘキサン、エタノールといった無極性又は極性の低い有機溶媒を例示することができる。
【００３１】
有機半導体分子と結合する前の微粒子の表面は、鎖状の絶縁性有機分子から成る保護膜によって被覆されていることが、微粒子同士の凝集を防止するといった観点から好ましい。保護膜を構成する分子は微粒子に対して結合しているが、その結合力の大小が、保護膜によって被覆されている微粒子を製造する際の集合体の最終的な粒径分布に大きく影響する。保護膜を構成する絶縁性有機分子の一端には、微粒子と化学的に反応（結合）する官能基を有することが好ましい。例えば、官能基としてチオール基（−ＳＨ）を挙げることができ、このチオール基を末端に持つ分子の１つとしてアルカンチオール［例えば、ドデカンチオール（Ｃ12Ｈ25ＳＨ）］を挙げることができる。ドデカンチオールのチオール基が金等の微粒子と結合すると、水素原子が離脱してＣ12Ｈ25Ｓ−Ａｕとなると考えられている。あるいは又、保護膜を構成する絶縁性有機分子として、アルキルアミン分子［例えば、ドデシルアミン（Ｃ12Ｈ25ＮＨ2）］を挙げることもできる。尚、微粒子と有機半導体分子とを接触させると、有機半導体分子が保護膜を構成する有機分子と置換する結果、微粒子と有機半導体分子との化学的な結合体が形成される。
【００３２】
微粒子間を、一種、架橋する役割を果たす有機半導体分子は、その両端に、微粒子と結合可能な官能基を有している。ところで、微粒子間の距離が有機半導体分子の全長よりも長く、しかも、微粒子が基体上に固定され、移動できないような状態にあっては、導電パスがそこで切れることになり、その結果、有機半導体分子と微粒子によって構成された導電路の数が減少し、半導体装置の特性の劣化につながる。優れた特性を有する半導体装置を得ようとしたとき、この半導体装置が例えば電界効果型トランジスタ（ＦＥＴ）から構成されている場合、一方のソース／ドレイン電極から他方のソース／ドレイン電極まで、切れ目無く導電路が繋がっている必要がある。また、導電路の数がＦＥＴの特性向上に大きく影響する。導電路の数を増加させるためには、微粒子同士が有機半導体分子の長さより近い距離で隣接しており、更には、微粒子が六方最密充填様に２次元規則配列していることが望ましい。より具体的には、有機半導体分子と結合する前の微粒子の表面は、例えば、鎖状の絶縁性有機分子から成る保護膜によって被覆されている。従って、微粒子間距離は、最も近接した場合でも、保護膜を構成する分子の長さの２倍程度（実際は分子が若干先端で重なるためそれよりは短くなる）離れている。そのようにして決められた微粒子間距離よりも、これらの微粒子を、一種、架橋する有機半導体分子の長さは長くないことが好ましい。
【００３３】
本発明の半導体装置において、有機半導体分子は、共役結合を有する有機半導体分子であって、分子の両端に、チオール基（−ＳＨ）、アミノ基（−ＮＨ2）、イソシアノ基（−ＮＣ）、シアノ基（−ＣＮ）、チオアセチル基（−ＳＣＯＣＨ3）、又は、カルボキシ基（−ＣＯＯＨ）を有することが好ましい。尚、チオール基、アミノ基、イソシアノ基、シアノ基、チオアセチル基は、Ａｕ等の導体としての微粒子に結合する官能基であり、カルボキシ基は半導体としての微粒子に結合する官能基である。また、分子の両端に位置する官能基は異なっていてもよく、両端の官能基の微粒子に対する結合性は近い方がより好ましい。尚、有機半導体分子は、π共役系分子であって、少なくとも２箇所で微粒子と化学的に結合する官能基を有していることが最も好ましい。
【００３４】
具体的には、有機半導体分子として、例えば、構造式（１）の４，４’−ビフェニルジチオール（ＢＰＤＴ）、構造式（２）の４，４’−ジイソシアノビフェニル、構造式（３）の４，４’−ジイソシアノ−ｐ−テルフェニル、及び構造式（４）の２，５−ビス（５’−チオアセチル−２’−チオフェニル）チオフェン、構造式（５）の４，４’−ジイソシアノフェニル、構造式（６）のベンジジン（ビフェニル−４，４’−ジアミン）、構造式（７）のＴＣＮＱ（テトラシアノキノジメタン）、構造式（８）のビフェニル−４，４’−ジカルボン酸、構造式（９）の１，４−ジ（４−チオフェニルアセチリニル）−２−エチルベンゼン、構造式（１０）の１，４−ジ（４−イソシアノフェニルアセチリニル）−２−エチルベンゼン、あるいは、Bovine Serum Albumin、Horse Radish Peroxidase、Antibody-antigen を例示することができる。
【００３５】
構造式（１）：４，４’−ビフェニルジチオール
2007335827.tif 000003
【００３６】
構造式（２）：４，４’−ジイソシアノビフェニル
2007335827.tif 000004
【００３７】
構造式（３）：４，４’−ジイソシアノ−ｐ−テルフェニル
2007335827.tif 000005
【００３８】
構造式（４）：２，５−ビス（５’−チオアセチル−２’−チオフェニル）チオフェン
2007335827.tif 000006
【００３９】
構造式（５）：４，４’−ジイソシアノフェニル
2007335827.tif 000007
【００４０】
構造式（６）：ベンジジン（ビフェニル−４，４’−ジアミン）
2007335827.tif 000008
【００４１】
構造式（７）：ＴＣＮＱ（テトラシアノキノジメタン）
2007335827.tif 000009
【００４２】
構造式（８）：ビフェニル−４，４’−ジカルボン酸
2007335827.tif 000010
【００４３】
構造式（９）：１，４−ジ（４−チオフェニルアセチリニル）−２−エチルベンゼン
2007335827.tif 000011
【００４４】
構造式（１０）：１，４−ジ（４−イソシアノフェニルアセチリニル）−２−エチルベンゼン
2007335827.tif 000012
【００４５】
また、有機半導体分子として、構造式（１１）で表されるデンドリマーも用いることができる。
【００４６】
構造式（１１）：デンドリマー
2007335827.tif 000013
【００４７】
あるいは又、有機半導体分子として、構造式（１２）で表される有機分子を用いることもできる。尚、構造式（１２）中の「Ｘ」は、式（１３−１）、式（１３−２）、式（１３−３）、式（１３−４）のいずれかで表され、構造式（１２）中の「Ｙ1」、「Ｙ2」は、式（１４−１）〜式（１４−９）のいずれかで表され、「Ｚ1」、「Ｚ2」、「Ｚ3」、「Ｚ4」は、式（１５−１）〜式（１５−１１）のいずれかで表される。ここで、「ｎ」の値は、０あるいは正の整数である。また、Ｘは、式（１３−１）、式（１３−２）、式（１３−３）、式（１３−４）のいずれかで表されるユニットが１回以上、繰り返し結合したものであり、異なるユニットによる繰り返しを含む。更には、側鎖Ｚ1，Ｚ2，Ｚ3，Ｚ4は、繰り返し中において異なるものへと変化してもよい。
【００４８】
2007335827.tif 000014
【００４９】
2007335827.tif 000015
【００５０】
2007335827.tif 000016
【００５１】
2007335827.tif 000017
【００５２】
本発明の半導体装置における能動素子をボトムゲート・ボトムコンタクト型の電界効果型トランジスタ（ＦＥＴ）から構成する場合、係るボトムゲート・ボトムコンタクト型の電界効果型トランジスタは、
（Ａ）支持体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁層（基体に相当する）、
（Ｃ）ゲート絶縁層上に形成されたソース／ドレイン電極、並びに、
（Ｄ）ソース／ドレイン電極の間であってゲート絶縁層上に形成され、導電路によって構成されたチャネル形成領域、
を備えている。
【００５３】
あるいは又、本発明の半導体装置における能動素子をボトムゲート・トップコンタクト型の電界効果型トランジスタ（ＦＥＴ）から構成する場合、係るボトムゲート・トップコンタクト型の電界効果型トランジスタは、
（Ａ）支持体上に形成されたゲート電極、
（Ｂ）ゲート電極上に形成されたゲート絶縁層（基体に相当する）、
（Ｃ）ゲート絶縁層上に形成され、導電路によって構成されたチャネル形成領域を含むチャネル形成領域構成層、並びに、
（Ｄ）チャネル形成領域構成層上に形成されたソース／ドレイン電極、
を備えている。
【００５４】
あるいは又、本発明の半導体装置における能動素子をトップゲート・ボトムコンタクト型の電界効果型トランジスタ（ＦＥＴ）から構成する場合、係るトップゲート・ボトムコンタクト型の電界効果型トランジスタは、
（Ａ）基体上に形成されたソース／ドレイン電極、
（Ｂ）ソース／ドレイン電極の間の基体上に形成され、導電路によって構成されたチャネル形成領域、
（Ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
【００５５】
あるいは又、本発明の半導体装置における能動素子をトップゲート・トップコンタクト型の電界効果型トランジスタ（ＦＥＴ）から構成する場合、係るトップゲート・トップコンタクト型の電界効果型トランジスタは、
（Ａ）基体上に形成され、導電路によって構成されたチャネル形成領域を含むチャネル形成領域構成層、
（Ｂ）チャネル形成領域構成層上に形成されたソース／ドレイン電極、
（Ｃ）ソース／ドレイン電極及びチャネル形成領域上に形成されたゲート絶縁層、並びに、
（Ｄ）ゲート絶縁層上に形成されたゲート電極、
を備えている。
【００５６】
本発明の第１の態様あるいは本発明の第２の態様において、基体は、酸化ケイ素系材料（例えば、ＳｉＯXやスピンオンガラス（ＳＯＧ））；窒化ケイ素（ＳｉＮY）；酸化アルミニウム（Ａｌ2Ｏ3）；金属酸化物高誘電絶縁膜から構成することができる。基体をこれらの材料から構成する場合、基体を、以下に挙げる材料から適宜選択された支持体上に（あるいは支持体の上方に）形成すればよい。即ち、支持体として、あるいは又、上述した基体以外の基体として、ポリメチルメタクリレート（ポリメタクリル酸メチル，ＰＭＭＡ）やポリビニルアルコール（ＰＶＡ）、ポリビニルフェノール（ＰＶＰ）、ポリエーテルスルホン（ＰＥＳ）、ポリイミド、ポリカーボネート、ポリエチレンテレフタレート（ＰＥＴ）に例示される有機ポリマー（高分子材料から構成された可撓性を有するプラスチック・フィルムやプラスチック・シート、プラスチック基板といった高分子材料の形態を有する）を挙げることができ、あるいは又、雲母を挙げることができる。このような可撓性を有する高分子材料から構成された基体を使用すれば、例えば曲面形状を有するディスプレイ装置や電子機器への半導体装置の組込みあるいは一体化が可能となる。あるいは又、基体（あるいは支持体）として、各種ガラス基板や、表面に絶縁層が形成された各種ガラス基板、石英基板、表面に絶縁層が形成された石英基板、表面に絶縁層が形成されたシリコン基板を挙げることができる。電気絶縁性の支持体としては、以上に説明した材料から適切な材料を選択すればよい。支持体として、その他、導電性基板（金等の金属、高配向性グラファイトから成る基板）を挙げることができる。また、半導体装置の構成、構造によっては、半導体装置が支持体上に設けられているが、この支持体も上述した材料から構成することができる。
【００５７】
半導体装置における能動素子を電界効果型トランジスタ（ＦＥＴ）とする場合、ゲート電極やソース／ドレイン電極、各種の配線を構成する材料として、白金（Ｐｔ）、金（Ａｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、銀（Ａｇ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）、インジウム（Ｉｎ）、錫（Ｓｎ）等の金属、あるいは、これらの金属元素を含む合金、これらの金属から成る導電性粒子、これらの金属を含む合金の導電性粒子、不純物を含有したポリシリコン等の導電性物質を挙げることができるし、これらの元素を含む層の積層構造とすることもできる。更には、ゲート電極やソース／ドレイン電極、各種の配線を構成する材料として、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］といった有機材料（導電性高分子）を挙げることもできる。ゲート電極やソース／ドレイン電極、各種の配線を構成する材料は、微粒子と同じ材料であってもよいし、異なる材料であってもよい。
【００５８】
ゲート電極やソース／ドレイン電極、配線の形成方法として、これらを構成する材料にも依るが、物理的気相成長法（ＰＶＤ法）；ＭＯＣＶＤ法を含む各種の化学的気相成長法（ＣＶＤ法）；スピンコート法；スクリーン印刷法やインクジェット印刷法、オフセット印刷法、グラビア印刷法といった各種印刷法；エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法といった各種コーティング法；スタンプ法；リフト・オフ法；シャドウマスク法；電解メッキ法や無電解メッキ法あるいはこれらの組合せといったメッキ法；及び、スプレー法の内のいずれかと、必要に応じてパターニング技術との組合せを挙げることができる。尚、ＰＶＤ法として、（ａ）電子ビーム加熱法、抵抗加熱法、フラッシュ蒸着等の各種真空蒸着法、（ｂ）プラズマ蒸着法、（ｃ）２極スパッタリング法、直流スパッタリング法、直流マグネトロンスパッタリング法、高周波スパッタリング法、マグネトロンスパッタリング法、イオンビームスパッタリング法、バイアススパッタリング法等の各種スパッタリング法、（ｄ）ＤＣ（direct current）法、ＲＦ法、多陰極法、活性化反応法、電界蒸着法、高周波イオンプレーティング法、反応性イオンプレーティング法等の各種イオンプレーティング法を挙げることができる。
【００５９】
更には、半導体装置における能動素子を電界効果型トランジスタ（ＦＥＴ）とする場合、ゲート絶縁層（基体に相当する場合がある）を構成する材料として酸化ケイ素系材料、窒化ケイ素（ＳｉＮY）、金属酸化物高誘電絶縁膜にて例示される無機系絶縁材料だけでなく、ポリメチルメタクリレート（ＰＭＭＡ）やポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）にて例示される有機系絶縁材料を挙げることができるし、これらの組み合わせを用いることもできる。尚、酸化ケイ素系材料として、酸化シリコン（ＳｉＯX）、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、酸化窒化シリコン（ＳｉＯＮ）、ＳＯＧ（スピンオングラス）、低誘電率ＳｉＯ2系材料（例えば、ポリアリールエーテル、シクロパーフルオロカーボンポリマー及びベンゾシクロブテン、環状フッ素樹脂、ポリテトラフルオロエチレン、フッ化アリールエーテル、フッ化ポリイミド、アモルファスカーボン、有機ＳＯＧ）を例示することができる。
【００６０】
また、分離領域を構成する下層及び上層、あるいは、分離領域を構成する単層構造、ゲート絶縁層の形成方法として、上述の各種ＰＶＤ法；各種ＣＶＤ法；スピンコート法；上述した各種印刷法；上述した各種コーティング法；浸漬法；キャスティング法；及び、スプレー法の内のいずれかを挙げることができる。あるいは又、ゲート絶縁層は、ゲート電極の表面を酸化あるいは窒化することによって形成することができるし、ゲート電極の表面に酸化膜や窒化膜を成膜することで得ることもできる。ゲート電極の表面を酸化する方法として、ゲート電極を構成する材料にも依るが、Ｏ2プラズマを用いた酸化法、陽極酸化法を例示することができる。また、ゲート電極の表面を窒化する方法として、ゲート電極を構成する材料にも依るが、Ｎ2プラズマを用いた窒化法を例示することができる。あるいは又、例えば、Ａｕ電極に対しては、一端をメルカプト基で修飾された直鎖状炭化水素のように、ゲート電極と化学的に結合を形成し得る官能基を有する絶縁性分子によって、浸漬法等の方法で自己組織的にゲート電極表面を被覆することで、ゲート電極の表面にゲート絶縁層を形成することもできる。
【００６１】
本発明の半導体装置を、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体に多数の半導体装置を集積したモノリシック集積回路としてもよいし、各半導体装置を切断して個別化し、ディスクリート部品として使用してもよい。また、半導体装置を樹脂にて封止してもよい。
【発明の効果】
【００６２】
本発明の第１の態様において、基体上に形成された分離領域は、壁状の２層構造を有し、下層の側壁がアンダーカット状である。また、本発明の第２の態様において、基体上に形成された分離領域は、壁状の単層構造を有し、側壁がアンダーカット状である（具体的には、例えば、側壁の下部が側壁の上部に対してアンダーカット状である）。尚、本発明の第１の態様における上層の側壁の形態、本発明の第２の態様における側壁の上部の形態は、如何なる形態であってもよく、要は、本発明の第１の態様における下層の側壁、本発明の第２の態様における側壁の下部が、基体に対して、少なくとも一部分において、アンダーカット状（逆テーパー状）であればよい。即ち、例えば、下層の側壁が基体から立ち上がる部分よりも下層の側壁上端が迫り出している状態となっていればよい。そして、このような構造、状態を有するが故に、分離領域の上、及び、分離領域によって囲まれた基体の部分の上に微粒子層を形成したとき、分離領域の側壁において、微粒子層に、確実に、所謂「段切れ」が生じる結果、微粒子層を確実に分離（孤立）した状態とすることができる。しかも、壁状の分離領域は除去されることが無いので、微粒子層に汚染、損傷、配列の乱れ等が生じることが無い。従って、例えば、得られた半導体装置における能動素子の特性に劣化が生じることが無い。また、微粒子層を確実に分離した状態とすることができるので、例えば、半導体装置におけるゲート電極と微粒子層との間の漏れ電流の減少を図ることができる。更には、本発明の半導体装置にあっては、微粒子と有機半導体分子とを結合させる結果、導電路内の電荷移動が、有機半導体分子の主鎖に沿った分子の軸方向で支配的に生じる構造となり、分子の軸方向の移動度、例えば非局在化したπ電子による高い移動度を最大限に利用することができるので、高い移動度を実現することが可能となる。しかも、チャネル形成領域等の形成に、高温のプロセスや真空プロセスは不要であり、所望の厚さを有する導電路を容易に形成でき、低コストで半導体装置を作製できる。
【発明を実施するための最良の形態】
【００６３】
以下、図面を参照して、実施例に基づき本発明を説明する。
【実施例１】
【００６４】
実施例１は、本発明の第１の態様に係る微粒子層構造体及びその形成方法、半導体装置、並びに、分離領域に関する。実施例１の微粒子層構造体、半導体装置、分離領域の模式的な一部端面図を図１の（Ａ）に示し、導電路２１等の概念図を図２の（Ａ）及び（Ｂ）に示す。
【００６５】
実施例１の微粒子層構造体は、
（Ａ）基体１１上に形成された、壁状（突起状）の２層構造を有し、下層３１の側壁がアンダーカット状である分離領域３０（具体的には、上層３２の側壁が下層３１の側壁よりも突出した状態にある分離領域３０）、及び、
（Ｂ）分離領域３０によって囲まれた基体１１の部分の上に形成された微粒子層２０、
から成る。そして、この微粒子層２０は、突出部たる分離領域３０の側壁において分離されている。尚、分離領域３０によって囲まれた基体１１の部分の平面形状は、例えば、概ね矩形である。以下においても同様とすることができる。
【００６６】
また、実施例１の半導体装置は、
（Ａ）基体１１上に形成された、壁状（突起状）の２層構造を有し、下層３１の側壁がアンダーカット状である分離領域３０（具体的には、上層３２の側壁が下層３１の側壁よりも突出した状態にある分離領域３０）、及び、
（Ｂ）分離領域３０によって囲まれた基体１１の部分の上に形成された能動素子、
から成る。そして、この該能動素子は、導体又は半導体（実施例１にあっては導体）から成る微粒子２２、及び、微粒子２２と結合した有機半導体分子２３から成る導電路２１を具備している。また、微粒子２２から構成された微粒子層２０は、分離領域３０の側壁において分離されている。即ち、突出部たる分離領域３０は、通常の半導体装置における所謂素子分離領域に相当している。
【００６７】
また、突出部たる実施例１の分離領域３０は、基体１１上に形成された、壁状（突起状）の２層構造を有し、下層３１の壁面がアンダーカット状である。具体的には、上層３２の壁面は、下層３１の壁面よりも突出し、あるいは、下層３１の壁面から迫り出した状態にある。
【００６８】
ここで、実施例１の半導体装置における能動素子は、ゲート電極１２、ゲート絶縁層１３（基体１１に相当する）、チャネル形成領域１５、及び、ソース／ドレイン電極１４を有する電界効果型トランジスタ（ＦＥＴ）から成り、導電路２１によってチャネル形成領域１５が構成される。そして、微粒子２２は、基体１１（ゲート絶縁層１３）の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されて、微粒子層２０を構成している。具体的には、実施例１の半導体装置における能動素子は、ボトムゲート・ボトムコンタクト型のＦＥＴ（より具体的には、ＴＦＴ）であり、導電路２１に加えられる電界によって導電路２１の導電性が制御される。尚、電荷移動の概念図を図２の（Ａ）及び（Ｂ）に矢印で示す。
【００６９】
実施例１の半導体装置における能動素子は、より具体的には、図１の（Ａ）に模式的な一部端面図を示すように、
（Ａ）支持体１０上に形成されたゲート電極１２、
（Ｂ）支持体１０及びゲート電極１２上に形成されたゲート絶縁層１３（基体１１に相当する）、
（Ｃ）ゲート絶縁層１３上に形成されたソース／ドレイン電極１４、並びに、
（Ｄ）ソース／ドレイン電極１４の間であってゲート絶縁層１３上に形成され、導電路２１によって構成されたチャネル形成領域１５、
から構成されている。
【００７０】
実施例１においては、導体から成る微粒子２２として、平均粒径ＲAVE＝５ｎｍの金微粒子（金ナノ粒子）を使用し、有機半導体分子２３として、共役結合を有する有機半導体分子であって、分子の両端にチオール基（−ＳＨ）を有する４，４’−ビフェニルジチオール（ＢＰＤＴ）を用いる。また、支持体１０は、ガラス基板１０Ａ、及び、その表面に形成されたＳｉＯ2から成る絶縁層１０Ｂから構成されており、基体１１はゲート絶縁層１３（具体的にはＳｉＯ2）から成る。尚、基板１０Ａとして、シリコン半導体基板を用いることもできる。
【００７１】
以下、基体等の模式的な一部端面図である図３の（Ａ）〜（Ｃ）、図４の（Ａ）、（Ｂ）、及び、図５の（Ａ）、（Ｂ）を参照して、実施例１の微粒子層構造体の形成方法、更には、半導体装置の製造方法の概要を説明する。尚、図４の（Ａ）、（Ｂ）及び図５の（Ａ）、（Ｂ）は、分離領域に相当する領域、及び、この分離領域で囲まれた基体の２つの部分の一部分の領域を示している。
【００７２】
［工程−１００］
先ず、支持体１０上にゲート電極１２を形成する。具体的には、ガラス基板１０Ａの表面に形成されたＳｉＯ2から成る絶縁層１０Ｂ上に、ゲート電極１２を形成すべき部分が除去されたレジスト層（図示せず）を、リソグラフィ技術に基づき形成する。その後、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ゲート電極１２としての金（Ａｕ）層を、順次、真空蒸着法にて全面に成膜し、その後、レジスト層を除去する。こうして、所謂リフト・オフ法に基づき、ゲート電極１２を得ることができる（図３の（Ａ）参照）。
【００７３】
［工程−１１０］
次に、ゲート電極１２を含む支持体１０（より具体的には、ガラス基板１０Ａの表面に形成された絶縁層１０Ｂ）上に、基体１１に相当するゲート絶縁層１３を形成する（図３の（Ｂ）参照）。具体的には、ＳｉＯ2から成るゲート絶縁層１３を、スパッタリング法に基づきゲート電極１２及び絶縁層１０Ｂ上に形成する。ゲート絶縁層１３の成膜を行い、次いで、フォトリソグラフィ・プロセスに基づきゲート絶縁層１３のパターニングを行ってもよいし、ゲート絶縁層１３の成膜を行う際、ゲート電極１２の一部をハードマスクで覆うことによって、ゲート電極１２の取出部（図示せず）をフォトリソグラフィ・プロセス無しで形成してもよい。
【００７４】
［工程−１２０］
その後、ゲート絶縁層１３の上に、金（Ａｕ）層から成るソース／ドレイン電極１４を形成する（図３の（Ｃ）参照）。具体的には、密着層としての厚さ約０．５ｎｍのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１４として厚さ約２５ｎｍの金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、ゲート絶縁層１３の一部をハードマスクで覆うことによって、ソース／ドレイン電極１４をフォトリソグラフィ・プロセス無しで形成することができる。尚、密着層及び金（Ａｕ）層を、順次、真空蒸着法に基づき形成した後、フォトリソグラフィ・プロセスに基づきパターニングを行い、ソース／ドレイン電極１４を形成してもよい。
【００７５】
［工程−１３０］
その後、基体１１（ゲート絶縁層１３）上に、開口部４２を有するレジスト層４１を形成する。具体的には、ネガ型レジスト材料から成り、厚さ１．７μｍのレジスト層４１を、スピンコーティング法にて基体１１に相当するゲート絶縁層１３上に塗布した後、ベーキングを施す。次いで、フォトリソグラフィ技術に基づき、分離領域３０を形成すべき基体１１の部分が露出し、能動素子を形成すべき基体１１の部分が覆われるように、レジスト層４１の露光、現像を行う。こうして、図４の（Ａ）に示す構造を得ることができる。
【００７６】
［工程−１４０］
次に、レジスト層４１上、及び、開口部４２内に露出した基体１１の部分の上に、分離領域３０を構成する下層３１及び上層３２を、順次、スパッタリング法にて形成する。実施例１において、下層３１は厚さ０．７μｍのＳｉＯXから成り、上層３２は厚さ０．１μｍのＳｉＮYから成る。分離領域３０の高さＨは０．８μｍである。こうして、図４の（Ｂ）に示す構造を得ることができる。
【００７７】
［工程−１５０］
その後、下層３１の側壁がアンダーカット状となるように（具体的には、上層３２の側壁が下層３１の側壁よりも突出し、あるいは、迫り出した状態となるように、あるいは又、下層３１の側壁が基体１１から立ち上がる部分よりも下層３１の側壁上端が迫り出している状態となるように）、下層３１の側壁をエッチングする（図５の（Ａ）参照）。具体的には、フッ酸をベースとした混酸（フッ化水素アンモニウム ＮＨ4Ｆ・ＨＦとフッ化アンモニウム ＮＨ4Ｆから成る）を用いて、ＳｉＯXから成る下層３１を選択的に、等方的にエッチングする。下層３１の頂面には、ＳｉＮYから成る上層３２が形成されているので、下層３１の側壁のみ（及び、基体１１の一部分）がエッチングされる。
【００７８】
［工程−１６０］
次いで、有機溶媒を用いてレジスト層４１を除去し、基体１１上に分離領域３０を残すことで、分離領域３０を完成させることができる（図５の（Ｂ）参照）。尚、壁状の分離領域３０の一辺の長さＬ［能動素子を形成すべき基体１１の部分と能動素子を形成すべき基体１１の部分との間に横たわる分離領域３０の長さ（幅）］を、１００μｍとした。
【００７９】
［工程−１７０］
その後、分離領域３０の側壁において分離される微粒子層２０を、分離領域３０によって囲まれた基体１１の部分の上に形成する。
【００８０】
［工程−１８０］
次いで、微粒子層２０に基づき、チャネル形成領域１５を含むチャネル形成領域構成層１５Ａを形成する。
【００８１】
［工程−１９０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、図１の（Ａ）に示したボトムゲート・ボトムコンタクト型のＦＥＴ（具体的には、ＴＦＴ）を得ることができる。
【００８２】
分離領域３０の特徴的なアンダーカット構造（逆テーパー構造）によって、微粒子層２０が物理的に断裁されることで、アイソレーションが実現される。尚、これまでの実験から、ソース／ドレイン電極１４の厚さが微粒子２２の平均粒径の５倍程度では、ソース／ドレイン電極１４の端部において、微粒子層２０が断裁されないことが分かっている。実施例１においては、分離領域３０の高さＨと、微粒子２２の平均粒径ＲAVEとの関係は、（Ｈ／ＲAVE）＝（８００／５）であるので、微粒子層２０は、分離領域３０において、確実に、物理的に断裁される。
【００８３】
ここで、［工程−１７０］においては、微粒子２２自身による自己組織化現象を積極的に利用して、２次元規則配列化を達成させる。具体的には、微粒子層２０は、微粒子２２を含む溶液（例えば、微粒子コロイド溶液）に基づき、例えば、親水性溶媒（例えば水）上に疎水性表面を有する金ナノ粒子を単層で２次元規則配列を有するように浮かべ、あるいは、これとは逆に、疎水性溶媒上に親水性表面を有する金ナノ粒子を単層で２次元規則配列を有するように浮かべ、それをＬＢ法のように基体１１及び分離領域３０上に転写する。但し、微粒子層２０の形成方法は、このような方法に限定するものではなく、例えば、キャスト法に基づき微粒子層２０を形成することもできる。
【００８４】
そして、［工程−１８０］において、有機半導体分子２３が末端に有する官能基を微粒子２２と化学的に結合させる。より具体的には、有機半導体分子２３が両端に有する官能基（実施例１においては、共役結合を有する有機半導体分子であって、４，４’−ビフェニルジチオール（ＢＰＤＴ）の両端に有するチオール基［−ＳＨ］）によって有機半導体分子２３と微粒子２２とが化学的に（交互に）結合することで、ネットワーク状の導電路２１が構築される。ここで、微粒子２２と有機半導体分子２３との結合体の単一層によって導電路２１が構成され、あるいは又、微粒子２２と有機半導体分子２３との結合体の積層構造によって導電路２１が構成されている。即ち、微粒子２２を、基体の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列させた後、有機半導体分子２３を接触させる工程を１回行うことによって、微粒子２２と有機半導体分子２３との結合体の単一層を形成することができ、２回以上行うことによって、微粒子２２と有機半導体分子２３との結合体から成る層が積層され、結合体の積層構造を得ることができる。あるいは又、微粒子層２０の形成工程を複数回、繰り返すことによって、微粒子２２を、３次元的に規則的に、且つ、充填状態にて配列させた後、有機半導体分子２３を接触させる工程を少なくとも１回行うことによって、微粒子２２と有機半導体分子２３との結合体から成る層が積層された結合体の積層構造を得ることができる。尚、微粒子層２０と有機半導体分子２３との接触に際しては、有機半導体分子の溶液を用いるが、この溶液には溶媒としてエタノールが含まれている。分離領域３０はＳｉＯX及びＳｉＮYから構成されているので、微粒子層２０と有機半導体分子２３との接触に際して、係る溶媒によって分離領域３０が溶解することは無く、従って、微粒子層２０や形成される導電路２１への悪影響の発生を確実に回避することができる。
【００８５】
このように、微粒子層２０の１層ずつの形成によってチャネル形成領域１５を形成することができるので、この工程を何回繰り返すかで、所望の厚さを有するチャネル形成領域１５を形成することができる。そして、こうして得られたチャネル形成領域１５は、微粒子２２と有機半導体分子２３とがネットワーク状に結合された結合体から構成され、ゲート電極１２に印加されるゲート電圧によってキャリア移動が制御される。具体的には、例えば、ゲート電極１２に印加するゲート電圧を０ボルトとした場合、ソース／ドレイン電極１４の間にソース／ドレイン電流が流れる。更には、ゲート電極１２に印加するゲート電圧の向き（プラス又はマイナス）及び値を制御することで、ソース／ドレイン電極１４の間に流れるソース／ドレイン電流を制御することができる。以下の実施例２〜実施例４において得られる半導体装置においても同様である。微粒子層２０の１層ずつの形成において、微粒子層２０は分離領域３０の側壁において確実に分離される。
【００８６】
尚、チャネル形成領域１５においては、微粒子２２が有機半導体分子２３によって２次元的あるいは３次元的に結びつけられ、微粒子２２内の導電路と有機半導体分子２３内の分子骨格に沿った導電路とが連結したネットワーク状の導電路２１が形成されている。そして、図２の（Ｂ）の概念図に示すように、この導電路２１には、従来の有機半導体から成るチャネル形成領域における低い移動度の原因であった分子間の電子移動が含まれず、しかも、分子内の電子移動は分子骨格に沿って形成された共役系を通じて行われるので、高い移動度が期待される。チャネル形成領域１５における電子伝導は、図２の（Ａ）の矢印に示すように、ネットワーク状の導電路２１を通って行われ、チャネル形成領域１５の導電性はゲート電極１２に印加されるゲート電圧によって制御される。
【００８７】
あるいは又、［工程−１８０］においては、金微粒子（金ナノ粒子）を３０重量％含むトルエン溶液原液をトルエンで２００倍に希釈したトルエン溶液１０ミリリットルに、粉末状のＢＰＤＴ２００ミリグラムを投入して、混合することによって、短時間のうちに金微粒子とＢＰＤＴとが反応し、微粒子と有機半導体分子とが結合して成る、３次元的にネットワーク化されたクラスターが形成され、溶液下部に沈殿物として析出する。即ち、有機半導体分子２３が末端に有する官能基（共役結合を有する有機半導体分子であって、４，４’−ビフェニルジチオール（ＢＰＤＴ）の両端に有するチオール基［−ＳＨ］）が微粒子２２と化学的に結合し、より具体的には、有機半導体分子２３が両端に有する官能基（チオール基）によって有機半導体分子２３と微粒子２２とが化学的に（交互に）結合することで、微粒子２２と有機半導体分子２３とが３次元的なネットワーク状に結合し、クラスターが形成される。そして、こうして得られたクラスターを全面に塗布し、自然乾燥させる。これによっても、分離領域３０によって囲まれた基体１１の部分の上に形成され、分離領域３０の側壁において分離された微粒子層２０を得ることができる。分離領域３０はＳｉＯX及びＳｉＮYから構成されているので、微粒子層２０と有機半導体分子２３との接触に際して、トルエンによって分離領域３０が溶解することは無く、従って、微粒子層２０や形成される導電路２１への悪影響の発生を確実に回避することができる。
【００８８】
図１の（Ａ）に示した構造を有する半導体装置の代わりに、以下の半導体基板を実施例１の試作品として試作した。即ち、支持体１０として、不純物が高濃度にドープされたシリコン半導体基板を使用し、ゲート電極１２の形成を省略して、このシリコン半導体基板それ自体をゲート電極として用い、ゲート絶縁層１３（基体１１）を、シリコン半導体基板の表面を熱酸化することによって形成されたＳｉＯ2から構成した。そして、シリコン半導体基板及びソース電極にプローブを接触させて、プローブ間に電圧Ｖgを印加したときに、プローブ間を流れる電流Ｉg（ゲート電極−ソース電極間の漏れ電流Ｉg）を測定した。測定結果を図１０に示すが、１ボルトの電圧印加時、漏れ電流Ｉgは１０-12アンペア以下であった。一方、壁状の分離領域が、実施例１の試作品における壁状の分離領域の面積の約１０倍である比較用の半導体装置を試作した。この比較用の半導体装置は、実施例１の試作品の半導体装置における能動素子と比較して、分離領域の面積が非常に大きい点を除き、同じ構造を有し、この能動素子が、非常に大きな面積を有する微粒子層で覆われている。このような比較用の半導体装置において、同様に、漏れ電流Ｉgを測定したところ、１ボルトの電圧印加時、２０×１０-12アンペア〜３０×１０-12アンペアであった。
【実施例２】
【００８９】
実施例２は、実施例１の変形である。図１の（Ｂ）に模式的な一部端面図を示す実施例２の半導体装置における能動素子は、ボトムゲート・トップコンタクト型のＦＥＴ（具体的には、ＴＦＴ）である。即ち、この能動素子は、
（Ａ）支持体１０上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２上に形成されたゲート絶縁層１３（基体１１に相当する）、
（Ｃ）ゲート絶縁層１３上に形成され、導電路２１によって構成されたチャネル形成領域１５を含むチャネル形成領域構成層１５Ａ、並びに、
（Ｄ）チャネル形成領域構成層１５Ａ上に形成されたソース／ドレイン電極１４、
を備えている。
【００９０】
以下、実施例２の半導体装置の製造方法の概要を説明する。
【００９１】
［工程−２００］
先ず、実施例１の［工程−１００］と同様にして、支持体１０上にゲート電極１２を形成した後、実施例１の［工程−１１０］と同様にして、ゲート電極１２を含む支持体（より具体的には絶縁層１０Ｂ）上に、基体１１に相当するゲート絶縁層１３を形成する。
【００９２】
［工程−２１０］
次に、実施例１の［工程−１３０］〜［工程−１６０］と同様の工程を実行することで、基体１１上に分離領域３０を完成させた後、実施例１の［工程−１７０］と同様の工程を実行することで、分離領域３０の側壁において分離される微粒子層２０を、分離領域３０によって囲まれた基体１１の部分の上に形成し、更には、実施例１の［工程−１８０］と同様の工程を実行することで、微粒子層２０に基づき、チャネル形成領域１５を含むチャネル形成領域構成層１５Ａを形成する。
【００９３】
［工程−２２０］
その後、チャネル形成領域構成層１５Ａの上に、チャネル形成領域１５を挟むようにソース／ドレイン電極１４を形成する。具体的には、実施例１の［工程−１２０］と同様にして、ソース／ドレイン電極１４としての金（Ａｕ）層を、真空蒸着法に基づき形成する。この層の成膜を行う際、チャネル形成領域構成層１５Ａの一部をハードマスクで覆うことによって、ソース／ドレイン電極１４をフォトリソグラフィ・プロセス無しで形成することができる。尚、金（Ａｕ）層を、真空蒸着法に基づき形成した後、フォトリソグラフィ・プロセスに基づきパターニングを行い、ソース／ドレイン電極１４を形成してもよい。
【００９４】
［工程−２３０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、図１の（Ｂ）に示す実施例２の半導体装置を完成させることができる。
【実施例３】
【００９５】
実施例３も、実施例１の変形である。図６の（Ａ）に模式的な一部端面図を示す実施例２の半導体装置における能動素子は、トップゲート・ボトムコンタクト型のＦＥＴ（具体的には、ＴＦＴ）である。即ち、この能動素子は、
（Ａ）基体１１上に形成されたソース／ドレイン電極１４、
（Ｂ）ソース／ドレイン電極１４の間の基体１１上に形成され、導電路２１によって構成されたチャネル形成領域１５、
（Ｃ）ソース／ドレイン電極１４及びチャネル形成領域１５上に形成されたゲート絶縁層１３、並びに、
（Ｄ）ゲート絶縁層１３上に形成されたゲート電極１２、
を備えている。
【００９６】
以下、実施例３の半導体装置の製造方法の概要を説明する。
【００９７】
［工程−３００］
先ず、ガラス基板から成る支持体１０の表面に例えばＣＶＤ法にてＳｉＯ2から成る基体１１を形成しておく。そして、基体１１の上に、実施例１の［工程−１２０］と同様にして、ソース／ドレイン電極１４を形成する。具体的には、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ソース／ドレイン電極１４としての金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、基体１１の一部をハードマスクで覆うことによって、ソース／ドレイン電極１４をフォトリソグラフィ・プロセス無しで形成することができる。尚、密着層及び金（Ａｕ）層を、順次、真空蒸着法に基づき形成した後、フォトリソグラフィ・プロセスに基づきパターニングを行い、ソース／ドレイン電極１４を形成してもよい。
【００９８】
［工程−３１０］
次に、実施例１の［工程−１３０］〜［工程−１６０］と同様の工程を実行することで、基体１１上に分離領域３０を完成させた後、実施例１の［工程−１７０］と同様の工程を実行することで、分離領域３０の側壁において分離される微粒子層２０を、分離領域３０によって囲まれた基体１１の部分の上に形成し、更には、実施例１の［工程−１８０］と同様の工程を実行することで、微粒子層２０に基づき、チャネル形成領域１５を含むチャネル形成領域構成層１５Ａを形成する。
【００９９】
［工程−３２０］
その後、実施例１の［工程−１１０］と同様にして、全面にゲート絶縁層１３を形成した後、チャネル形成領域１５の上に位置するゲート絶縁層１３の部分の上にゲート電極１２を形成する。具体的には、密着層としてのチタン（Ｔｉ）層（図示せず）、及び、ゲート電極１２としての金（Ａｕ）層を、順次、真空蒸着法に基づき形成する。これらの層の成膜を行う際、ゲート絶縁層１３の一部をハードマスクで覆うことによって、ゲート電極１２をフォトリソグラフィ・プロセス無しで形成することができる。尚、密着層及び金（Ａｕ）層を、順次、真空蒸着法に基づき形成した後、フォトリソグラフィ・プロセスに基づきパターニングを行い、ゲート電極１２を形成してもよい。
【０１００】
［工程−３３０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、図６の（Ａ）に示す実施例３の半導体装置を完成させることができる。
【実施例４】
【０１０１】
実施例４も、実施例１の変形である。図６の（Ｂ）に模式的な一部端面図を示す実施例２の半導体装置における能動素子は、トップゲート・トップコンタクト型のＦＥＴ（具体的には、ＴＦＴ）である。即ち、この能動素子は、
（Ａ）基体１１上に形成され、導電路２１によって構成されたチャネル形成領域１５を含むチャネル形成領域構成層１５Ａ、
（Ｂ）チャネル形成領域構成層１５Ａ上に形成されたソース／ドレイン電極１４、
（Ｃ）ソース／ドレイン電極１４及びチャネル形成領域１５上に形成されたゲート絶縁層１３、並びに、
（Ｄ）ゲート絶縁層１３上に形成されたゲート電極１２、
を備えている。
【０１０２】
以下、実施例４の半導体装置の製造方法の概要を説明する。
【０１０３】
［工程−４００］
先ず、ガラス基板から成る支持体１０の表面に例えばＣＶＤ法にてＳｉＯ2から成る基体１１を形成しておく。そして、実施例１の［工程−１３０］〜［工程−１６０］と同様の工程を実行することで、基体１１上に分離領域３０を完成させた後、実施例１の［工程−１７０］と同様の工程を実行することで、分離領域３０の側壁において分離される微粒子層２０を、分離領域３０によって囲まれた基体１１の部分の上に形成し、更には、実施例１の［工程−１８０］と同様の工程を実行することで、微粒子層２０に基づき、チャネル形成領域１５を含むチャネル形成領域構成層１５Ａを形成する。
【０１０４】
［工程−４１０］
その後、チャネル形成領域構成層１５Ａの上に、実施例１の［工程−１２０］と同様にして、ソース／ドレイン電極１４を形成する。具体的には、ソース／ドレイン電極１４としての金（Ａｕ）層を、真空蒸着法に基づき形成する。この層の成膜を行う際、チャネル形成領域構成層１５Ａの一部をハードマスクで覆うことによって、ソース／ドレイン電極１４をフォトリソグラフィ・プロセス無しで形成することができる。尚、金（Ａｕ）層を、真空蒸着法に基づき形成した後、フォトリソグラフィ・プロセスに基づきパターニングを行い、ソース／ドレイン電極１４を形成してもよい。
【０１０５】
［工程−４２０］
その後、実施例３の［工程−３２０］と同様にして、全面にゲート絶縁層１３を形成した後、チャネル形成領域１５の上に位置するゲート絶縁層１３の部分の上にゲート電極１２を形成する。
【０１０６】
［工程−４３０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、図６の（Ｂ）に示す実施例４の半導体装置を完成させることができる。
【実施例５】
【０１０７】
実施例５は、本発明の第２の態様に係る微粒子層構造体及びその形成方法、半導体装置、並びに、分離領域に関する。実施例５の微粒子層構造体、半導体装置、分離領域の模式的な一部端面図を図７の（Ａ）に示す。尚、導電路２１等の概念図は、図２の（Ａ）及び（Ｂ）に示したとおりである。
【０１０８】
実施例５の微粒子層構造体は、
（Ａ）基体１１上に形成された、壁状（突起状）の単層構造を有し、側壁がアンダーカット状である分離領域１３０、及び、
（Ｂ）分離領域１３０によって囲まれた基体１１の部分の上に形成された微粒子層２０、
から成る。そして、この微粒子層２０は、突出部たる分離領域１３０の側壁において分離されている。尚、分離領域１３０によって囲まれた基体１１の部分の平面形状は、例えば、概ね矩形である。以下においても同様とすることができる。
【０１０９】
また、実施例５の半導体装置は、
（Ａ）基体１１上に形成された、壁状（突起状）の単層構造を有し、側壁がアンダーカット状である分離領域１３０、及び、
（Ｂ）分離領域１３０によって囲まれた基体１１の部分の上に形成された能動素子、
から成る。そして、能動素子は、導体又は半導体（実施例５にあっては導体）から成る微粒子２２、及び、微粒子２２と結合した有機半導体分子２３から成る導電路２１を具備している。また、微粒子２２から構成された微粒子層２０は、分離領域１３０の側壁において分離されている。即ち、突出部たる分離領域１３０は、通常の半導体装置における所謂素子分離領域に相当している。
【０１１０】
また、突出部たる実施例５の分離領域１３０は、基体１１上に形成された、壁状（突起状）の単層構造を有し、側壁がアンダーカット状である。尚、分離領域１３０は、より具体的には、側壁の上部が側壁の下部よりも突出し、あるいは、迫り出した状態にあり、側壁は基体１１に対してアンダーカット状である。即ち、側壁上端は、側壁が基体１１から立ち上がる部分よりも迫り出している。
【０１１１】
ここで、実施例５の半導体装置における能動素子は、実施例１と同様に、ゲート電極１２、ゲート絶縁層１３（基体１１に相当する）、チャネル形成領域１５、及び、ソース／ドレイン電極１４を有する電界効果型トランジスタ（ＦＥＴ）から成り、導電路２１によってチャネル形成領域１５が構成される。そして、微粒子２２は、基体１１（ゲート絶縁層１３）の表面と略平行な面内において２次元的に規則的に、且つ、充填状態にて配列されて、微粒子層２０を構成している。具体的には、実施例５の半導体装置における能動素子は、ボトムゲート・ボトムコンタクト型のＦＥＴ（より具体的には、ＴＦＴ）であり、導電路２１に加えられる電界によって導電路２１の導電性が制御される。尚、電荷移動の概念図は、図２の（Ａ）及び（Ｂ）に矢印で示したと同様である。
【０１１２】
実施例５の半導体装置における能動素子は、より具体的には、図７の（Ａ）に模式的な一部端面図を示すように、実施例１と同様に、
（Ａ）支持体１０上に形成されたゲート電極１２、
（Ｂ）支持体１０及びゲート電極１２上に形成されたゲート絶縁層１３（基体１１に相当する）、
（Ｃ）ゲート絶縁層１３上に形成されたソース／ドレイン電極１４、並びに、
（Ｄ）ソース／ドレイン電極１４の間であってゲート絶縁層１３上に形成され、導電路２１によって構成されたチャネル形成領域１５、
から構成されている。
【０１１３】
実施例５においては、導体から成る微粒子２２、有機半導体分子２３、支持体１０、その表面に形成された絶縁層１０Ｂ、ゲート電極１２、ソース／ドレイン電極１４、チャネル形成領域１５、及び、チャネル形成領域構成層１５Ａは、実施例１と同様の微粒子２２、有機半導体分子２３、支持体１０、及び、その表面に形成された絶縁層１０Ｂ、ゲート電極１２、ソース／ドレイン電極１４、チャネル形成領域１５、及び、チャネル形成領域構成層１５Ａから構成されている。また、基体１１も、実施例１と同様に、ゲート絶縁層１３（具体的にはＳｉＯ2）から成る。尚、基板１０Ａとして、シリコン半導体基板を用いることもできる。
【０１１４】
以下、基体等の模式的な一部端面図である図３の（Ａ）〜（Ｃ）、及び、図８参照して、実施例５の微粒子層構造体の形成方法、更には、半導体装置の製造方法の概要を説明する。
【０１１５】
［工程−５００］
先ず、実施例１の［工程−１００］と同様にして、支持体１０上にゲート電極１２を形成する（図３の（Ａ）参照）。
【０１１６】
［工程−５１０］
次に、実施例１の［工程−１１０］と同様にして、ゲート電極１２を含む支持体１０上に、基体１１に相当するゲート絶縁層１３を形成する（図３の（Ｂ）参照）。
【０１１７】
［工程−５２０］
その後、実施例１の［工程−１２０］と同様にして、ゲート絶縁層１３の上に、金（Ａｕ）層から成るソース／ドレイン電極１４を形成する（図３の（Ｃ）参照）。
【０１１８】
［工程−５３０］
次いで、基体１１（ゲート絶縁層１３）上に、光感光性の樹脂層１３１を形成した後、樹脂層１３１を露光、現像することで、側壁がアンダーカット状の樹脂層１３１から成る分離領域１３０を基体１１上に残す（図８参照）。
【０１１９】
具体的には、ネガ型のパーマネント・レジスト材料（東京応化工業株式会社製：ＴＥＬＲ−Ｎ１０１ＰＭ）から成る樹脂層１３１を、スピンコーティング法にて基体１１に相当するゲート絶縁層１３上に塗布し、次いで、ホットプレート上での１００゜Ｃ×１分間のプレ・ベーキングを施した後、露光量５０ｍＪ／ｃｍ2の条件のフォトリソグラフィ技術、ホットプレート上での１２０゜Ｃ×１．５分間のポスト・エクスポージャー・ベーキング、現像、リンス、ホットプレート上での１８０゜Ｃ〜２００゜Ｃ×約２０分間のポスト・ベーキングを行うことで、分離領域１３０を形成すべき基体１１の部分に樹脂層１３１が残された構造を得ることができる。尚、このパーマネント・レジスト材料は、例えば、有機ＥＬディスプレイのカソードセパレーター（隔壁用途）用として用いられている。こうして得られた突出部たる分離領域１３０は、アンダーカット状（アンダーカット構造，逆テーパー構造）、即ち、分離領域１３０を構成する側壁の下部よりも側壁の上部が突出した形状であり、このような形状は、ネガ型のパーマネント・レジスト材料を用いることで達成することができる。分離領域１３０の高さＨは約１．４μｍである。また、壁状の分離領域１３０の一辺の長さＬ［能動素子を形成すべき基体１１の部分と能動素子を形成すべき基体１１の部分との間に横たわる分離領域１３０の長さ（幅）］を、例えば１００μｍとした。
【０１２０】
また、こうして得られた樹脂層１３１の光硬化物から成る分離領域１３０は、種々の熱処理（ポスト・ベーキング等）が施されているので、有機溶媒に対して高い耐性を有している。その結果、後の工程で用いられる有機溶媒によって溶解されることが無く、また、分離領域を形成後に露出している基板の表面等を有機溶媒や超音波を用いて洗浄することが可能となる。尚、分離領域を構成する材料によっては、物理的処理、あるいは、化学的処理、あるいは、熱的処理を施すことによって、有機溶媒に対して高い耐性を付与することができるし、分離領域を形成後に露出している基板の表面等を有機溶媒や超音波を用いて洗浄することが可能となる。
【０１２１】
［工程−５４０］
その後、実施例１の［工程−１７０］と同様にして、分離領域１３０の側壁において分離される微粒子層２０を、分離領域１３０によって囲まれた基体１１の部分の上に形成する。
【０１２２】
［工程−５５０］
次いで、実施例１の［工程−１８０］と同様にして、微粒子層２０に基づき、チャネル形成領域１５を含むチャネル形成領域構成層１５Ａを形成する。
【０１２３】
［工程−５６０］
最後に、実施例１の［工程−１９０］と同様にして、全面にパッシベーション膜（図示せず）を形成することで、図７の（Ａ）に示したボトムゲート・ボトムコンタクト型のＦＥＴ（具体的には、ＴＦＴ）を得ることができる。
【０１２４】
分離領域１３０の特徴的なアンダーカット構造（逆テーパー構造）によって、微粒子層２０が物理的に断裁されることで、アイソレーションが実現される。実施例５においては、分離領域１３０の高さＨと、微粒子２２の平均粒径ＲAVEとの関係は、（Ｈ／ＲAVE）＝（１４００／５）であるので、微粒子層２０は、分離領域１３０において、確実に、物理的に断裁される。
【０１２５】
ここで、［工程−５４０］においては、実施例１の［工程−１７０］と同様に、微粒子２２自身による自己組織化現象を積極的に利用して、２次元規則配列化を達成させる。また、実施例１の［工程−１８０］と同様にして、［工程−５５０］において、有機半導体分子２３が末端に有する官能基を微粒子２２と化学的に結合させる。より具体的には、有機半導体分子２３が両端に有する官能基（実施例５においては、共役結合を有する有機半導体分子であって、４，４’−ビフェニルジチオール（ＢＰＤＴ）の両端に有するチオール基［−ＳＨ］）によって有機半導体分子２３と微粒子２２とが化学的に（交互に）結合することで、ネットワーク状の導電路２１が構築される。そして、微粒子層２０の１層ずつの形成によってチャネル形成領域１５を形成することができるので、この工程を何回繰り返すかで、所望の厚さを有するチャネル形成領域１５を形成することができる。こうして得られたチャネル形成領域１５は、微粒子２２と有機半導体分子２３とがネットワーク状に結合された結合体から構成され、ゲート電極１２に印加されるゲート電圧によってキャリア移動が制御される。具体的には、例えば、ゲート電極１２に印加するゲート電圧を０ボルトとした場合、ソース／ドレイン電極１４の間にソース／ドレイン電流が流れる。更には、ゲート電極１２に印加するゲート電圧の向き（プラス又はマイナス）及び値を制御することで、ソース／ドレイン電極１４の間に流れるソース／ドレイン電流を制御することができる。以下の実施例６〜実施例８において得られる半導体装置においても同様である。微粒子層２０の１層ずつの形成において、微粒子層２０は分離領域１３０の側壁において確実に分離される。
【０１２６】
尚、実施例５においても、チャネル形成領域１５においては、微粒子２２が有機半導体分子２３によって２次元的あるいは３次元的に結びつけられ、微粒子２２内の導電路と有機半導体分子２３内の分子骨格に沿った導電路とが連結したネットワーク状の導電路２１が形成されている。そして、図２の（Ｂ）の概念図に示すように、この導電路２１には、従来の有機半導体から成るチャネル形成領域における低い移動度の原因であった分子間の電子移動が含まれず、しかも、分子内の電子移動は分子骨格に沿って形成された共役系を通じて行われるので、高い移動度が期待される。チャネル形成領域１５における電子伝導は、図２の（Ａ）の矢印に示すように、ネットワーク状の導電路２１を通って行われ、チャネル形成領域１５の導電性はゲート電極１２に印加されるゲート電圧によって制御される。
【０１２７】
あるいは又、［工程−５５０］においては、実施例１にて説明したと同様に、微粒子と有機半導体分子とが結合して成る、３次元的にネットワーク化されたクラスターを全面に塗布し、自然乾燥させることによっても、分離領域１３０によって囲まれた基体１１の部分の上に形成され、分離領域１３０の側壁において分離された微粒子層２０を得ることもできる。
【０１２８】
図７の（Ａ）に示した構造を有する半導体装置の代わりに、実施例１において説明したと同様の試作品を試作した。そして、シリコン半導体基板及びソース電極にプローブを接触させて、プローブ間に電圧Ｖgを印加したときに、プローブ間を流れる電流Ｉg（ゲート電極−ソース電極間の漏れ電流Ｉg）を測定した。その結果、プローブ間に−１ボルトから＋１ボルトまでの電圧Ｖgを印加したとき、プローブ間を流れる電流Ｉgの最大値は３ピコアンペアであり、非常に小さい漏れ電流値が得られた。因みに、ゲート電極に１ボルトを印加したとき、ソース電極とドレイン電極との間には、１ミリアンペアに近い大きな電流が流れた。
【実施例６】
【０１２９】
実施例６は、実施例５の変形である。図７の（Ｂ）に模式的な一部端面図を示す実施例６の半導体装置における能動素子は、ボトムゲート・トップコンタクト型のＦＥＴ（具体的には、ＴＦＴ）である。即ち、この能動素子は、実施例２と同様に、
（Ａ）支持体１０上に形成されたゲート電極１２、
（Ｂ）ゲート電極１２上に形成されたゲート絶縁層１３（基体１１に相当する）、
（Ｃ）ゲート絶縁層１３上に形成され、導電路２１によって構成されたチャネル形成領域１５を含むチャネル形成領域構成層１５Ａ、並びに、
（Ｄ）チャネル形成領域構成層１５Ａ上に形成されたソース／ドレイン電極１４、
を備えている。
【０１３０】
以下、実施例６の半導体装置の製造方法の概要を説明する。
【０１３１】
［工程−６００］
先ず、実施例５の［工程−５００］と同様にして、支持体１０上にゲート電極１２を形成した後、実施例５の［工程−５１０］と同様にして、ゲート電極１２を含む支持体（より具体的には絶縁層１０Ｂ）上に、基体１１に相当するゲート絶縁層１３を形成する。
【０１３２】
［工程−６１０］
次に、実施例５の［工程−５３０］と同様の工程を実行することで、基体１１上に分離領域１３０を完成させた後、実施例５の［工程−５４０］と同様の工程を実行することで、分離領域１３０の側壁において分離される微粒子層２０を、分離領域１３０によって囲まれた基体１１の部分の上に形成し、更には、実施例５の［工程−５５０］と同様の工程を実行することで、微粒子層２０に基づき、チャネル形成領域１５を含むチャネル形成領域構成層１５Ａを形成する。
【０１３３】
［工程−６２０］
その後、チャネル形成領域構成層１５Ａの上に、チャネル形成領域１５を挟むようにソース／ドレイン電極１４を形成する。具体的には、実施例２の［工程−２２０］と同様にして、ソース／ドレイン電極１４としての金（Ａｕ）層を、真空蒸着法に基づき形成する。
【０１３４】
［工程−６３０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、図７の（Ｂ）に示す実施例６の半導体装置を完成させることができる。
【実施例７】
【０１３５】
実施例７も、実施例５の変形である。図９の（Ａ）に模式的な一部端面図を示す実施例６の半導体装置における能動素子は、トップゲート・ボトムコンタクト型のＦＥＴ（具体的には、ＴＦＴ）である。即ち、この能動素子は、実施例３と同様に、
（Ａ）基体１１上に形成されたソース／ドレイン電極１４、
（Ｂ）ソース／ドレイン電極１４の間の基体１１上に形成され、導電路２１によって構成されたチャネル形成領域１５、
（Ｃ）ソース／ドレイン電極１４及びチャネル形成領域１５上に形成されたゲート絶縁層１３、並びに、
（Ｄ）ゲート絶縁層１３上に形成されたゲート電極１２、
を備えている。
【０１３６】
以下、実施例７の半導体装置の製造方法の概要を説明する。
【０１３７】
［工程−７００］
先ず、ガラス基板から成る支持体１０の表面に例えばＣＶＤ法にてＳｉＯ2から成る基体１１を形成しておく。そして、基体１１の上に、実施例３の［工程−３００］と同様にして、ソース／ドレイン電極１４を形成する。
【０１３８】
［工程−７１０］
次に、実施例５の［工程−５３０］と同様の工程を実行することで、基体１１上に分離領域１３０を完成させた後、実施例５の［工程−５４０］と同様の工程を実行することで、分離領域１３０の側壁において分離される微粒子層２０を、分離領域１３０によって囲まれた基体１１の部分の上に形成し、更には、実施例５の［工程−５５０］と同様の工程を実行することで、微粒子層２０に基づき、チャネル形成領域１５を含むチャネル形成領域構成層１５Ａを形成する。
【０１３９】
［工程−７２０］
その後、実施例３の［工程−３２０］と同様にして、全面にゲート絶縁層１３を形成した後、チャネル形成領域１５の上に位置するゲート絶縁層１３の部分の上にゲート電極１２を形成する。
【０１４０】
［工程−７３０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、図９の（Ａ）に示す実施例７の半導体装置を完成させることができる。
【実施例８】
【０１４１】
実施例８も、実施例５の変形である。図９の（Ｂ）に模式的な一部端面図を示す実施例６の半導体装置における能動素子は、トップゲート・トップコンタクト型のＦＥＴ（具体的には、ＴＦＴ）である。即ち、この能動素子は、実施例４と同様に、
（Ａ）基体１１上に形成され、導電路２１によって構成されたチャネル形成領域１５を含むチャネル形成領域構成層１５Ａ、
（Ｂ）チャネル形成領域構成層１５Ａ上に形成されたソース／ドレイン電極１４、
（Ｃ）ソース／ドレイン電極１４及びチャネル形成領域１５上に形成されたゲート絶縁層１３、並びに、
（Ｄ）ゲート絶縁層１３上に形成されたゲート電極１２、
を備えている。
【０１４２】
以下、実施例８の半導体装置の製造方法の概要を説明する。
【０１４３】
［工程−８００］
先ず、ガラス基板から成る支持体１０の表面に例えばＣＶＤ法にてＳｉＯ2から成る基体１１を形成しておく。そして、実施例５の［工程−５３０］と同様の工程を実行することで、基体１１上に分離領域１３０を完成させた後、実施例５の［工程−５４０］と同様の工程を実行することで、分離領域１３０の側壁において分離される微粒子層２０を、分離領域１３０によって囲まれた基体１１の部分の上に形成し、更には、実施例５の［工程−５５０］と同様の工程を実行することで、微粒子層２０に基づき、チャネル形成領域１５を含むチャネル形成領域構成層１５Ａを形成する。
【０１４４】
［工程−８１０］
その後、チャネル形成領域構成層１５Ａの上に、実施例４の［工程−４１０］と同様にして、ソース／ドレイン電極１４を形成する。
【０１４５】
［工程−８２０］
その後、実施例７の［工程−７２０］と同様にして、全面にゲート絶縁層１３を形成した後、チャネル形成領域１５の上に位置するゲート絶縁層１３の部分の上にゲート電極１２を形成する。
【０１４６】
［工程−８３０］
最後に、全面にパッシベーション膜（図示せず）を形成することで、図９の（Ｂ）に示す実施例８の半導体装置を完成させることができる。
【０１４７】
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。分離領域、微粒子層構造体、半導体装置の構造や構成、形成条件、製造条件は例示であり、適宜変更することができる。本発明によって得られた電界効果型トランジスタ（ＦＥＴ）を、ディスプレイ装置や各種の電子機器に適用、使用する場合、支持体や支持部材に多数のＦＥＴを集積したモノリシック集積回路としてもよいし、各ＦＥＴを切断して個別化し、ディスクリート部品として使用してもよい。微粒子は、金（Ａｕ）に限定するものではなく、他の金属（例えば、銀や白金等）、あるいは、半導体としての硫化カドミウム、セレン化カドミウム、シリコン等だけでなく、ポリ（３，４−エチレンジオキシチオフェン）／ポリスチレンスルホン酸［ＰＥＤＯＴ／ＰＳＳ］、ポリチオフェン、ポリアニリン等の導電性有機材料から構成することもできる。また、有機半導体分子も４，４’−ビフェニルジチオール（ＢＰＤＴ）に限定するものではない。更には、実施例１〜実施例４において、分離領域３０を構成する下層３１を、例えばＳｉＮYから構成し、上層３２を、例えばＳｉＯXから構成する形態とすることもできる。更には、実施例においては、本発明の分離領域、微粒子層構造体及びその形成方法を、半導体装置における素子分離領域に適用したが、その他、分離された微粒子層を形成することが要求される如何なる分野、領域にも適用することができる。
【図面の簡単な説明】
【０１４８】
【図１】図１の（Ａ）及び（Ｂ）は、実施例１及び実施例２の微粒子層構造体、半導体装置、分離領域の模式的な一部端面図である。
【図２】図２の（Ａ）は、実施例１の半導体装置の一部分の概念図であり、図２の（Ｂ）は、微粒子と有機半導体分子とによって構成されている導電路の概念図である。
【図３】図３の（Ａ）〜（Ｃ）は、実施例１の微粒子層構造体の形成方法を説明するための基体等の模式的な一部端面図である。
【図４】図４の（Ａ）及び（Ｂ）は、図３の（Ｃ）に引き続き、実施例１の微粒子層構造体の形成方法を説明するための基体等の模式的な一部端面図である。
【図５】図５の（Ａ）及び（Ｂ）は、図４の（Ｂ）に引き続き、実施例１の微粒子層構造体の形成方法を説明するための基体等の模式的な一部端面図である。
【図６】図６の（Ａ）及び（Ｂ）は、実施例３及び実施例４の微粒子層構造体、半導体装置、分離領域の模式的な一部端面図である。
【図７】図７の（Ａ）及び（Ｂ）は、実施例５及び実施例６の微粒子層構造体、半導体装置、分離領域の模式的な一部端面図である。
【図８】図８は、図３の（Ｃ）に引き続き、実施例５の微粒子層構造体の形成方法を説明するための基体等の模式的な一部端面図である。
【図９】図９の（Ａ）及び（Ｂ）は、実施例７及び実施例８の微粒子層構造体、半導体装置、分離領域の模式的な一部端面図である。
【図１０】図１０は、実施例１の半導体装置の試作品における漏れ電流の測定結果を示すグラフである。
【符号の説明】
【０１４９】
１０・・・支持体、１０Ａ・・・ガラス基板、１０Ｂ・・・絶縁層、１１・・・基体、１２・・・ゲート電極、１３・・・ゲート絶縁層、１４・・・ソース／ドレイン電極、１５・・・チャネル形成領域、１５Ａ・・・チャネル形成領域構成層、２０・・・微粒子層、２１・・・導電路、２２・・・微粒子、２３・・・有機半導体分子、３０，１３０・・・分離領域、３１・・・下層、３２・・・上層、４１・・・レジスト層、４２・・・開口部、１３１・・・光感光性の樹脂層
【図１】
2007335827.tif 000018
【図２】
2007335827.tif 000019
【図３】
2007335827.tif 000020
【図４】
2007335827.tif 000021
【図５】
2007335827.tif 000022
【図６】
2007335827.tif 000023
【図７】
2007335827.tif 000024
【図８】
2007335827.tif 000025
【図９】
2007335827.tif 000026
【図１０】
2007335827.tif 000027