(57)【要約】【課題】  基板に半田付けされた状態で熱衝撃を受けても半田にクラックを発生させにくく、かつ製造及び実装が容易なセラミック電子部品を提供する。【解決手段】  積層セラミックコンデンサ１０ａのセラミック素体１２の各端面１２ａ上には、端子電極１５が設けられている。各端子電極は、導電性の端子カバー１７によって覆われている。端子電極は、セラミック素体の相対向する側面１２ｂ、１２ｃ上に形成された側方部１５ｂ、１５ｃを有している。端子カバーは、端子電極に接続された本体１７ａと、端子電極の相対向する側方部を覆うように本体から延びる延長部１７ｂ、１７ｃを有している。これらの延長部は、端子電極の側方部から離間している。【選択図】  図２
2007234820.tif 000002
【特許請求の範囲】
【請求項１】
相対向する二つの端面、並びに当該二つの端面を連結し、相対向する第１側面及び第２側面を有するセラミック素体と、
前記セラミック素体の各前記端面上に設けられた端子電極と、
各前記端子電極に電気的に接続され、各前記端子電極を覆う導電性の端子カバーと、
を備えるセラミック電子部品であって、
各前記端子電極は、前記セラミック素体の各前記端面上に形成された中央部と、前記セラミック素体の第１側面上に形成された第１側方部と、前記セラミック素体の第２側面上に形成された第２側方部とを有しており、
各前記端子カバーは、各前記端子電極の中央部に接続された本体と、各前記端子電極の第１側方部を覆うように前記本体から延びる第１延長部と、各前記端子電極の第２側方部を覆うように前記本体から延びる第２延長部とを有しており、
各前記端子カバーの第１延長部は、各前記端子電極の第１側方部から離間しており、
各前記端子カバーの第２延長部は、各前記端子電極の第２側方部から離間している、
セラミック電子部品。
【請求項２】
前記セラミック素体は、前記二つの端面を連結し、相対向する第３側面及び第４側面を更に有しており、
各前記端子電極は、前記セラミック素体の第３側面上に形成された第３側方部と、前記セラミック素体の第４側面上に形成された第４側方部とを更に有しており、
各前記端子カバーは、各前記端子電極の第３側方部を覆うように前記本体から延びる第３延長部と、各前記端子電極の第４側方部を覆うように前記本体から延びる第４延長部とを更に有しており、
各前記端子カバーの第３延長部は、各前記端子電極の第３側方部から離間しており、
各前記端子カバーの第４延長部は、各前記端子電極の第４側方部から離間している、
請求項１に記載のセラミック電子部品。
【請求項３】
各前記端子電極の中央部と各前記端子カバーの本体との間に設けられた導電性樹脂層を更に備える請求項１または２に記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、セラミック素体を有する電子部品に関する。
【背景技術】
【０００２】
セラミック素体の両端部に端子電極が設けられたセラミック電子部品が知られている。セラミック電子部品の典型的な例は、積層セラミックコンデンサである。セラミック電子部品は、しばしば半田付けによって基板上に実装される。通常、基板とセラミック素体とは熱膨張係数に差があるため、温度の上昇及び下降を繰り返す熱衝撃においてセラミック電子部品に応力が加わり、セラミック電子部品の破壊を生じやすい。
【０００３】
この問題を解決するため、下記の特許文献１には、金属板からなる端子部材をセラミック電子部品の端子電極上に半田付けし、その端子部材を基板に半田付けする技術が開示されている。端子部材の下端には、セラミック素体の側面に平行に延びる折り曲げ部が設けられており、この折り曲げ部が基板に半田付けされる。温度変化により基板が膨張または収縮しても、端子部材の変形や動きが基板の応力を吸収するので、その応力がセラミック素体に直接には加わらない。これにより、セラミック素体にクラック（割れ）が生じにくくなる。
【０００４】
更に、同文献は、端子電極と端子部材との半田付け時の熱衝撃によって端子電極に応力が発生し、端子電極のうち素体の側面に接触する部分がその側面を圧迫して素体にクラックを生じさせる問題点を指摘している。この問題点を解決するため、同文献に開示されるセラミック電子部品は、セラミック素体の端面上にのみ形成された端子電極を有している。
【特許文献１】特開２００１−８５２６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
近年では、環境問題を考慮して、鉛フリーの半田がセラミック電子部品の製造や実装に使用されることが多い。ところが、本発明者の研究によれば、鉛フリー半田を用いてセラミック電子部品を基板上に半田付けし、熱衝撃を与えると、セラミック素体よりも、むしろ半田にクラックが生じやすいことが分かった。本発明者の研究によれば、特許文献１に開示される端子部材は、このような半田クラックの防止にも、ある程度有効であると考えられる。
【０００６】
しかしながら、特許文献１のセラミック電子部品は、その製造の際に端子電極がセラミック素体の側面にまで及ばないように注意が必要であり、したがって、製造が難しいという短所がある。また、このセラミック電子部品を基板上に実装するときは、端子部材の片端に設けられた折り曲げ部分を基板上の電極と接合しなければならない。このため、実装時にセラミックコンデンサの向きに注意する必要がある。
【０００７】
そこで、本発明は、基板に半田付けされた状態で熱衝撃を受けても半田にクラックを発生させにくく、かつ製造及び実装が容易なセラミック電子部品を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明に係るセラミック電子部品は、相対向する二つの端面、並びに当該二つの端面を連結し、相対向する第１側面及び第２側面を有するセラミック素体と、このセラミック素体の各端面上に設けられた端子電極と、各端子電極に電気的に接続され、各端子電極を覆う導電性の端子カバーとを備えている。各端子電極は、セラミック素体の各端面上に形成された中央部と、セラミック素体の第１側面上に形成された第１側方部と、セラミック素体の第２側面上に形成された第２側方部とを有している。各端子カバーは、各端子電極の中央部に接続された本体と、各端子電極の第１側方部を覆うように本体から延びる第１延長部と、各端子電極の第２側方部を覆うように本体から延びる第２延長部とを有している。各端子カバーの第１延長部は、各端子電極の第１側方部から離間しており、各端子カバーの第２延長部は、各端子電極の第２側方部から離間している。
【０００９】
このセラミック電子部品では、端子カバーの第１延長部と端子電極の第１側方部、端子カバーの第２延長部と端子電極の第２側方部との間に、それぞれ空間が形成されている。端子カバーの第１延長部または第２延長部のいずれかを基板に半田付けすれば、熱衝撃によって基板が湾曲したときに半田に加わる応力が上記の空間によって緩和される。したがって、本発明のセラミック電子部品は、基板に半田付けされた状態で熱衝撃を受けても、半田にクラックを発生させにくい。端子電極がセラミック素体の第１及び第２側面上に及んでいてもクラックを抑制できるので、端子電極をセラミック素体の端面上のみに形成する必要はない。したがって、本発明のセラミック電子部品は製造が容易である。また、セラミック素体の両側に端子カバーの第１及び第２延長部が配置されており、どちらを基板に半田付けしても半田のクラックを抑制できるので、本発明のセラミック電子部品は基板への実装が容易である。
【００１０】
セラミック素体は、二つの端面を連結し、相対向する第３側面及び第４側面を更に有していてもよい。各端子電極は、セラミック素体の第３側面上に形成された第３側方部と、セラミック素体の第４側面上に形成された第４側方部とを更に有していてもよい。各端子カバーは、各端子電極の第３側方部を覆うように本体から延びる第３延長部と、各端子電極の第４側方部を覆うように本体から延びる第４延長部とを更に有していてもよい。各端子カバーの第３延長部は、各端子電極の第３側方部から離間していてもよい。各端子カバーの第４延長部は、各端子電極の第４側方部から離間していてもよい。
【００１１】
この構成によれば、端子カバーの第３延長部と端子電極の第３側方部、端子カバーの第４延長部と端子電極の第４側方部との間にも、それぞれ空間が生じる。したがって、第１〜第４延長部のいずれかを基板に半田付けすれば、熱衝撃によって基板が湾曲したときに半田に加わる応力が上記の空間によって緩和されるので、半田にクラックが発生しにくい。端子電極がセラミック素体の第１〜第４側面上に及んでいてもクラックを抑制できるので、端子電極をセラミック素体の端面上のみに形成する必要はない。したがって、本発明のセラミック電子部品は製造が容易である。また、セラミック素体の四つの側面の上方に端子カバーの第１〜第４延長部が配置されており、どの延長部を基板に半田付けしても半田のクラックを抑制できるので、セラミック電子部品の基板への実装がいっそう容易である。
【００１２】
本発明に係るセラミック電子部品は、各端子電極の中央部と各端子カバーの本体との間に設けられた導電性樹脂層を更に備えていてもよい。この構成によれば、セラミック電子部品の端子カバーを基板に半田付けしたときに、熱衝撃によって半田に加わる応力が導電性樹脂層によって更に緩和される。これにより、半田のクラックをいっそう抑制することができる。
【発明の効果】
【００１３】
本発明に係るセラミック電子部品は、基板に半田付けされた状態で熱衝撃を受けても半田にクラックを発生させにくく、かつ製造及び実装が容易である。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１５】
第１実施形態
図１は、第１の実施形態に係るセラミック電子部品を示す分解斜視図であり、図２は、図１の２−−２線に沿った断面図であり、図３は、図１の３−３線に沿った断面図である。本実施形態のセラミック電子部品は、積層セラミックコンデンサである。この積層セラミックコンデンサ１０ａは、直方体状のセラミック素体１２と、セラミック素体１２の両端部に形成された一対の端子電極１５と、各端子電極１５を覆う導電性の端子カバー１７を有している。
【００１６】
図２及び図３に示されるように、セラミック素体１２の両端面１２ａは、セラミック素体１２の長手方向に沿って相対向している。これら二つの端面１２ａは、第１側面１２ｂ、第２側面１２ｃ、第３側面１２ｄ及び第４側面１２ｅによって連結されている。第１側面１２ｂと第２側面１２ｃ、第３側面１２ｄと第４側面１２ｅは、それぞれ相対向している。
【００１７】
セラミック素体１２は、セラミック誘電体２２中に第１内部電極２３と第２内部電極２４が埋設された構造を有している。これらの内部電極２３、２４は、共に方形平板状であり、誘電体２２を介して交互に重ね合わされている。内部電極２３の一端は、セラミック素体１２の一方の端面１２ａに露出し、その端面１２ａ上に形成された端子電極１５に接続されている。また、内部電極２４の一端は、セラミック素体１２の他方の端面１２ａに露出し、その端面１２ａ上に形成された端子電極１５に接続されている。
【００１８】
各端子電極１５は、セラミック素体１２の各端面１２ａを全面的に覆い、更にその一部がセラミック素体１２の第１〜第４側面１２ｂ〜１２ｅ上に延びている。以下では、端子電極１５のうちセラミック素体１２の端面１２ａ上に形成された部分１５ａを「中央部」、第１側面１２ｂ上に形成された部分１５ｂを「第１側方部」、第２側面１２ｃ上に形成された部分１５ｃを「第２側方部」、第３側面１２ｄ上に形成された部分１５ｄを「第３側方部」、第４側面１２ｅ上に形成された部分１５ｅを「第４側方部」と呼ぶ。セラミック素体１２中の内部電極２３、２４は、中央部１５ａと接触している。
【００１９】
各端子カバー１７は、導電性樹脂層１６によって端子電極１５に接着されている。各端子カバー１７は、金属からなり、方形平板状の本体１７ａと、本体１７ａの相対向する一対の端部から本体１７ａに対して垂直に延びる方形平板状の第１延長部１７ｂ及び第２延長部１７ｃを有している。導電性樹脂層１６は、本体１７ａと端子電極１５の中央部１５ａとの間に介在しており、端子カバー１７を端子電極１５に電気的に接続している。第１延長部１７ｂは、端子電極１５の第１側方部１５ｂを覆い、第２延長部１７ｃは、端子電極１５の第２側方部１５ｃを覆っている。第１延長部１７ｂは第１側方部１５ｂから離間しており、第２延長部１７ｃは第２側方部１５ｃから離間している。したがって、第１延長部１７ｂと第１側方部１５ｂの間には空間１８が生じ、第２延長部１７ｃと第２側方部１５ｃの間には空間１９が生じている。端子カバー１７は、後述するように積層セラミックコンデンサ１０ａの実装に使用する半田のクラックを抑えるほか、端子電極１５を湿気から保護する。
【００２０】
以下では、積層セラミックコンデンサ１０ａの製造方法を説明する。まず、セラミックグリーンシートの表面に、内部電極となるべき電極パターンを形成し、その上に別のセラミックグリーンシートを重ね合わせ、その表面に別の内部電極となるべき電極パターンを形成するという工程を繰り返す。こうして得られたセラミックグリーンシートの積層体を焼成し、セラミック素体１２を形成する。
【００２１】
次に、セラミック素体１２の両端部に、端子電極１５の原料となる導電性ペーストを塗布する。この導電性ペーストは、例えば、ガラスを含有する金属ペーストである。導電性ペーストの塗布は、セラミック素体１２の両端部を導電性ペーストに浸漬することにより行ってもよい。導電性ペーストは、セラミック素体１２の端面１２ａから第１〜第４側面１２ｂ〜１２ｅ上にまで及ぶ。導電性ペーストを乾燥させた後、焼成すれば、端子電極１５が形成される。
【００２２】
続いて、端子電極１５の中央部１５ａに導電性樹脂ペーストを塗布する。この導電性樹脂ペーストは、金属と熱硬化性樹脂を含んでいる。
【００２３】
次いで、端子カバー１７を用意し、その本体１７ａが導電性樹脂ペーストに接するように端子カバー１７を端子電極１５に被せる。このとき、端子カバー１７の第１延長部１７ｂと端子電極１５の第１側方部１５ｂとの間、及び端子カバー１７の第２延長部１７ｃと端子電極１５の第２側方部１５ｃとの間に空間１８及び１９が形成されるように端子カバー１７を位置決めする。
【００２４】
この後、導電性樹脂ペーストを加熱して硬化させ、端子電極１５と端子カバー１７とを接着する。硬化した導電性樹脂ペーストは、上述した導電性樹脂層１６となって端子電極１５と端子カバー１７の間に残る。こうして、本実施形態の積層セラミックコンデンサ１０ａが得られる。
【００２５】
以下では、図４を参照しながら、本実施形態の効果を説明する。ここで、図４は、積層セラミックコンデンサ１０ａを基板２６上に実装した様子を示す概略断面図である。実装の際、端子電極１５は、基板２６上の導電ランド（図示せず）に半田２８を用いて半田付けされる。
【００２６】
近年では、環境問題を考慮して、半田２８として鉛フリーの半田がしばしば使用される。ところが、本発明者の研究によれば、鉛フリー半田を用いてセラミック電子部品を基板上に半田付けし、熱衝撃を与えると、電子部品のセラミック素体よりも、むしろ半田にクラックが生じやすいことが分かった。
【００２７】
本実施形態の積層セラミックコンデンサ１０ａは、鉛フリーの半田２８によって基板２６に半田付けされても、熱衝撃によるクラックを半田２８に生じさせにくい。これは、端子電極１５と端子カバー１７の間に空間１８、１９が形成されているためである。基板２６及び積層セラミックコンデンサ１０ａが熱衝撃を受けると、基板２６とセラミック素体１２との熱膨張係数の違いから、基板２６が湾曲する可能性がある。このとき、空間１８及び１９は、半田２８に加わる応力を緩和するクッションとして働く。これにより、半田２８にクラックが起こりにくくなる。
【００２８】
例えば、空間１８が存在せず、端子電極１５の第１側方部１５ｂと端子カバー１７の第１延長部１７ｂが直接接合されている場合を考える。この場合、基板２６が湾曲すると、第１延長部１７ｂは第１側方部１５ｂを介してセラミック素体１２に圧縮応力または引張応力を加える。この応力の反作用として、半田２８にも応力が加わる。これが半田２８にクラックを生じさせる原因となる。
【００２９】
これに対し、本実施形態では、第１側方部１５ｂと第１延長部１７ｂとの間に空間１８が形成されているので、熱衝撃によって基板２６が湾曲したときに、第１延長部１７ｂからセラミック素体１２に応力が加わりにくい。この結果、半田２８に加わる応力が緩和され、半田２８にクラックが起こりにくくなる。同様に、第２側方部１５ｃと第１延長部１７ｃとの間に形成された空間１９も、熱衝撃による半田２８のクラックを抑制する。更に、第１延長部１７ｂが第１側方部１５ｂから離間しているので、この第１延長部１７ｂには、半田付けの際に加わる熱を大気中に放出する放熱フィンとしての機能も見込める。これにより、セラミック素体１２に加わる熱衝撃を緩和することができる。
【００３０】
セラミック素体１２の両側に空間１８及び１９を形成することは、半田クラックを抑制する以外にも利点をもたらす。すなわち、端子電極１５がセラミック素体１２の第１側面１２ｂ及び第２側面１２ｃ上に及んでいてもクラックを抑制できるので、端子電極１５をセラミック素体１２の端面１２ａ上のみに形成する必要はない。したがって、積層セラミックコンデンサ１０ａは製造が容易である。
【００３１】
更に、図４では、端子カバー１７の第２延長部１７ｃが基板２６に半田付けされているが、第２延長部１７ｃと相対向する第１延長部１７ｂを基板２６に半田付けしても、同じようにクラック抑制効果が得られる。空間１８及び１９がセラミック素体１２を挟んで相対向するように配置されているので、積層セラミックコンデンサ１０ａを基板２６上に実装する際、空間１８及び１９のどちらを基板２６に向けてもよい。このように、積層セラミックコンデンサ１０ａは、実装方向の自由度が高く、したがって、基板２６への実装が容易である。
【００３２】
端子電極１５と端子カバー１７の間に介在する導電性樹脂層１６は柔軟なので、この導電性樹脂層１６も半田２８に加わる応力を緩和する。これにより、半田２８のクラックがいっそう起こりにくくなる。
【００３３】
第２実施形態
図５は、第２の実施形態に係るセラミック電子部品を示す分解斜視図であり、図６は、図５の６−６線に沿った断面図であり、図７は、図５の７−７線に沿った断面図である。本実施形態のセラミック電子部品も、積層セラミックコンデンサである。この積層セラミックコンデンサ１０ｂは、第１実施形態の積層セラミックコンデンサ１０ａにおいて端子カバー１７を端子カバー２７で置き換えた構成を有する。他の構成は、積層セラミックコンデンサ１０ａと同様である。
【００３４】
各端子カバー２７は、各端子電極１５を覆うように、導電性樹脂層１６によって各端子電極１５に接着されている。各端子カバー２７は、金属からなり、方形平板状の本体２７ａを有している。本体２７ａの相対向する一対の端部には、本体１７ａに対して垂直に延びる方形平板状の第１延長部２７ｂ及び第２延長部２７ｃが設けられている。更に、この一対の端部が配列される方向と垂直な方向に沿って相対向する本体２７ａの別の一対の端部には、本体１７ａに対して垂直に延びる方形平板状の第３延長部２７ｄ及び第４延長部２７ｅが設けられている。導電性樹脂層１６は、本体２７ａと端子電極１５の中央部１５ａとの間に介在しており、端子カバー２７を端子電極１５に電気的に接続している。
【００３５】
第１〜第４延長部２７ｂ〜２７ｅは、それぞれ端子電極１５の第１側方部１５ｂ〜第４側方部１５ｅを覆っている。第１延長部２７ｂは第１側方部１５ｂから、第２延長部２７ｃは第２側方部１５ｃから、第３延長部２７ｄは第３側方部１５ｄから、第４延長部２７ｅは第４側方部１５ｅから、それぞれ離間している。したがって、第１延長部２７ｂと第１側方部１５ｂの間、第２延長部２７ｃと第２側方部１５ｃの間、第３延長部２７ｄと第３側方部１５ｄの間、及び第４延長部２７ｅと第４側方部１５ｅの間には、空間３８が生じている。
【００３６】
第１実施形態における空間１８及び１９と同様に、この空間３８は、第３延長部２７ｄまたは第４延長部２７ｅを基板に半田付けしたときに、熱衝撃によって半田に加わる応力を緩和し、半田のクラックを抑制する。したがって、第１〜第４延長部２７ｂ〜２７ｅのいずれを基板に半田付けしても、半田のクラックを抑制することができる。このように、積層セラミックコンデンサ１０ｂは、実装方向の自由度が更に高く、したがって、基板２６への実装がいっそう容易である。
【実施例】
【００３７】
本発明者は、実施例として、第１実施形態で述べた方法により積層セラミックコンデンサ１０ａを実際に製造すると共に、比較例として、空間１８を有さない積層セラミックコンデンサを製造し、両者に熱衝撃を加えてクラックの発生の有無を調べた。
【００３８】
実施例で使用した端子電極１５用の導電性ペーストは、Ａｇとガラスフリットを主成分としている。また、実施例で使用する導電性樹脂ペーストは、平均粒径１μｍの粒状Ａｇ粉末を３５ｗｔ％、平均粒径１０μｍのフレーク状Ａｇ粉末を３５ｗｔ％、エポキシ樹脂を１２ｗｔ％、溶剤を１８ｗｔ％の濃度でそれぞれ含んでいる。この導電性樹脂ペーストを介して端子カバー１７を端子電極１５に被せた後、２００℃にて６０分間加熱することにより導電性樹脂ペーストを硬化させ、端子電極１５と端子カバー１７を接着した。
【００３９】
一方、比較例を製造する際は、実施例と同様の方法で端子電極１５を形成した後、中央部１５ａ及び側方部１５ｂ〜１５ｅの表面全体を覆うように導電性樹脂ペーストを塗布した。導電性樹脂ペーストは、実施例と同じものを使用した。次に、導電性樹脂ペーストを乾燥させた後、２００℃にて６０分間加熱し、硬化させて導電性樹脂層を形成する。次いで、電解メッキ法によって導電性樹脂層の表面にＮｉメッキ膜を形成し、続いて、電解メッキ法によってＮｉメッキ膜の表面にＳｎメッキ膜を形成した。こうして、比較例の積層セラミックコンデンサを得た。
【００４０】
本発明者は、実施例及び比較例の積層セラミックコンデンサを５０個ずつ製造し、その各々について熱衝撃特性を調べた。具体的には、各コンデンサをガラスエポキシ基板に鉛フリー半田を用いてリフロー半田付けしたサンプルを用意し、各サンプルの熱衝撃特性を調べた。熱衝撃の一つのサイクルでは、−５５℃の温度下にサンプルを３０分間置いた後、温度を１２５℃まで上昇させ、サンプルを更に３０分間置く。次のサイクルでは、温度を１２５℃から−５５℃まで下降させ、サンプルを３０分間置き、その後、温度を１２５℃まで上昇させて更に３０分間置く。本発明者は、１０００サイクル、２０００サイクル及び３０００サイクル後の各サンプルの断面を観察し、半田クラックの発生の有無を調べた。この結果を以下の表に示す。
【表１】
2007234820.tif 000003
この表において、「ｎ／５０」は５０個のサンプルのうちｎ個に半田クラックが生じたことを表す。表１に示されるように、２０００サイクル及び３０００サイクルの熱衝撃を加えたときに、比較例を使用したサンプルの一部に半田クラックが発生するが、実施例を使用したサンプルでは、３０００サイクルの熱衝撃を加えても半田クラックが一切発生しなかった。これは、端子電極１５と端子カバー１７との間に形成された空間１８、１９が半田クラックを防ぐ効果を示している。
【００４１】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【００４２】
本発明のセラミック電子部品は、上記実施形態の積層セラミックコンデンサに限られず、他の任意の電子部品であってもよい。例えば、本発明のセラミック電子部品は、セラミック素体を有するインダクタであってもよい。このセラミック素体は、セラミック磁性体と、そのセラミック磁性体中に埋設されたコイル状の内部電極を有する。セラミック素体の両端部には、上記実施形態と同様の端子電極及び端子カバーが設けられる。
【００４３】
上記実施形態では、端子カバーの各延長部に垂直な方向に沿ってその延長部の上方から積層セラミックコンデンサを見たときに、端子電極の各側方部が延長部によって完全に覆われている。しかしながら、各延長部は、その下方に位置する側方部の全部を覆う必要は必ずしもなく、その一部のみを覆っていてもよい。
【図面の簡単な説明】
【００４４】
【図１】第１実施形態を示す分解斜視図である。
【図２】図１の２−２線に沿った断面図である。
【図３】図１の３−３線に沿った断面図である。
【図４】基板上に実装された積層セラミックコンデンサを示す断面図である。
【図５】第２実施形態を示す分解斜視図である。
【図６】図５の６−６線に沿った断面図である。
【図７】図５の７−７線に沿った断面図である。
【符号の説明】
【００４５】
１０ａ、１０ｂ…積層セラミックコンデンサ、１２…セラミック素体、１５…端子電極、１６…導電性樹脂層、１７…端子カバー、１８、１９及び３８…空間、２２…誘電体、２３…第１内部電極、２４…第２内部電極、２６…基板、２８…半田
【図１】
2007234820.tif 000004
【図２】
2007234820.tif 000005
【図３】
2007234820.tif 000006
【図４】
2007234820.tif 000007
【図５】
2007234820.tif 000008
【図６】
2007234820.tif 000009
【図７】
2007234820.tif 000010