(57)【要約】【課題】ＮＡＮＤフラッシュメモリのプログラム方法及びメモリシステムのプログラム方法を提供すること。【解決手段】メモリシステムのプログラム方法は、ＮＡＮＤフラッシュメモリのページバッファにページのデータをロードし、前記ページを指定するアドレスが入力され、前記ページバッファにロードされているデータをプログラムする。【選択図】図２
2007234212.tif 000002
【特許請求の範囲】
【請求項１】
ＮＡＮＤフラッシュメモリのプログラム方法であって、
ページバッファにページのデータをロードし、
前記ページを指定するアドレスが入力され、
前記ページバッファにロードされているデータをプログラムすることを特徴とするプログラム方法。
【請求項２】
ＮＡＮＤフラッシュメモリのプログラム方法であって、
データ入力コマンドが入力され、前記データ入力コマンドによって、ページバッファにページのデータをロードするデータロード動作と前記ページを指定するアドレスが入力されるアドレス入力動作との順序を変更することを特徴とするプログラム方法。
【請求項３】
前記データ入力コマンドによって、前記データロード動作が実行された後に、前記アドレス入力動作が実行されることを特徴とする請求項２に記載のプログラム方法。
【請求項４】
前記アドレス入力動作が実行された後に、プログラムコマンドに応答して前記ページバッファにロードされているデータを前記ページにプログラムすることを特徴とする請求項３に記載のプログラム方法。
【請求項５】
前記データ入力コマンドによって、前記アドレス入力動作が実行された後に、前記データロード動作が実行されることを特徴とする請求項２に記載のプログラム方法。
【請求項６】
前記データロード動作が実行された後に、プログラムコマンドに応答して前記ページバッファにロードされているデータを前記ページにプログラムすることを特徴とする請求項５に記載のプログラム方法。
【請求項７】
メモリシステムのプログラム方法であって、
前記メモリシステムは、
メモリセルアレイ及びページバッファを有するＮＡＮＤフラッシュメモリと、
前記ＮＡＮＤフラッシュメモリのプログラム動作を制御するフラッシュコントローラと、
前記ＮＡＮＤフラッシュメモリにプログラムするデータを記憶するバッファメモリと、
制御部の制御によってアドレスマッピング動作を実行するワークメモリとを含み、
前記メモリシステムのプログラム方法は、
前記フラッシュコントローラから前記ＮＡＮＤフラッシュメモリにデータ入力コマンドが提供され、
前記データ入力コマンドによって、前記バッファメモリに記憶されているデータを前記ページバッファにロードするデータロード動作と前記ワークメモリに記憶されているマッピングアドレスが入力されるアドレス入力動作との順序を変更することを特徴とするプログラム方法。
【請求項８】
前記データ入力コマンドによって、前記データロード動作が実行された後に、前記アドレス入力動作が実行されることを特徴とする請求項７に記載のプログラム方法。
【請求項９】
前記データロード動作が実行される間に、前記アドレスマッピング動作が実行されることを特徴とする請求項８に記載のプログラム方法。
【請求項１０】
前記アドレス入力動作が実行された後に、
前記フラッシュコントローラから前記ＮＡＮＤフラッシュメモリにプログラムコマンドが提供され、
前記プログラムコマンドに応答して、前記ページバッファにロードされているデータが前記メモリセルアレイにプログラムされることを特徴とする請求項９に記載のプログラム方法。
【請求項１１】
前記データ入力コマンドによって、前記アドレス入力動作が実行された後に、前記データロード動作が実行されることを特徴とする請求項７に記載のプログラム方法。
【請求項１２】
前記データロード動作が実行された後に、
前記フラッシュコントローラから前記ＮＡＮＤフラッシュメモリにプログラムコマンドが提供され、
前記プログラムコマンドに応答して、前記ページバッファにロードされているデータが前記メモリセルアレイにプログラムされることを特徴とする請求項１１に記載のプログラム方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体メモリ装置を含むメモリシステムに係り、より詳細にはＮＡＮＤフラッシュメモリを含むメモリシステムのプログラム方法に関する。
【背景技術】
【０００２】
半導体メモリ装置（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）はデータを記憶しておいて、必要なときにデータを読み出せる記憶装置である。半導体メモリ装置は大きくＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ)とＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）に分けることができる。ＲＡＭは電源が切れれば記憶されたデータが消滅する揮発性メモリ装置（ｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）である。ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）は電源が切れても、記憶されたデータが消滅しない揮発性メモリ（ｎｏｎｖｏｌａｔｉｌｅ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）である。ＲＡＭはＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）などを含む。ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）はＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ）、フラッシュメモリ（ｆｌａｓｈ ｍｅｍｏｒｙ）などを含む。フラッシュメモリにはＮＡＮＤフラッシュメモリ及びＮＯＲフラッシュメモリなどがある。
【０００３】
ＮＡＮＤフラッシュメモリはセルアレイを含み、セルアレイは複数のメモリブロックで構成される。それぞれのメモリブロックは複数のページで構成される。ここで、メモリブロックは消去動作の基本単位であり、ページは読み出し動作及び書き込み動作の基本単位である。このようにＮＡＮＤフラッシュメモリは読み出し動作及び書き込み動作の単位と消去動作の単位とが異なる。したがって、ＮＡＮＤフラッシュメモリを含んだメモリシステムにおいて、ＮＡＮＤフラッシュメモリがハードディスクのように用いられるためには、読み出し動作／書き込み動作／消去動作の単位に対する別途の管理が必要である。ＦＬＴ（Ｆｌａｓｈ Ｔｒａｎｓｌａｔｉｏｎ Ｌａｙｅｒ）とはこのような目的のために開発されたシステムソフトウエアである。
【０００４】
ＦＬＴは、論理的アドレス（ｌｏｇｉｃａｌ ａｄｄｒｅｓｓ）を物理的アドレス（ｐｈｙｓｉｃａｌ）に変換、バッドブロック管理、予想できない電源遮断に起因したデータ保存性管理、消耗度管理などの機能を実行する。ここで、論理的アドレスを物理的アドレスに変換する動作はアドレスマッピング動作（ａｄｄｒｅｓｓ ｍａｐｐｉｎｇ ｏｐｅｒａｔｉｏｎ）と言う。
【０００５】
従来のＮＡＮＤフラッシュメモリを含んだメモリシステムはＦＬＴによるアドレスマッピング動作及びＮＡＮＤフラッシュメモリによる実際のプログラム動作を順次に実行する。一ページのデータがＮＡＮＤフラッシュメモリにプログラムされるためにはアドレスマッピング動作によって論理的アドレスを物理的アドレスに変換しなければならない。その次に、ＮＡＮＤフラッシュメモリには物理的アドレスが入力される。その次に、ＮＡＮＤフラッシュメモリはページバッファに一ページのデータをロードする。ページバッファにロードされたデータはメモリセルアレイの選択されたページにプログラムされる。
【０００６】
このように、従来のＮＡＮＤフラッシュメモリを含むメモリシステムはＮＡＮＤフラッシュメモリのプログラム動作が進行する前に、アドレスマッピング動作が先行しなければならない。しかし、従来のＮＡＮＤフラッシュメモリを含んだメモリシステムの場合、一ページのデータがＮＡＮＤフラッシュメモリにプログラムされるとき、アドレスマッピング時間が全体プログラム時間の約１０％〜２０％を占めている。これはＮＡＮＤフラッシュメモリを含んだメモリシステムのプログラム性能を低下させる要因になっている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は上述の問題を解決するためになされたもので、本発明の目的はプログラム時間を減少させることができるＮＡＮＤフラッシュメモリのプログラム方法を提供することにある。本発明の他の目的はプログラム時間を減少させることができるメモリシステムのプログラム方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係るＮＡＮＤフラッシュメモリのプログラム方法は、ページバッファにページのデータをロードし、前記ページを指定するアドレスが入力され、前記ページバッファにロードされているデータをプログラムする。
【０００９】
本発明に係るＮＡＮＤフラッシュメモリのプログラム方法の他の一面は、データ入力コマンドが入力され、前記データ入力コマンドによって、ページバッファにページのデータをロードするデータロード動作と前記ページを指定するアドレスが入力されるアドレス入力動作との順序を変更する。
【００１０】
実施形態において、前記プログラム方法は前記データ入力コマンドによって、前記データロード動作が実行された後に、前記アドレス入力動作が実行される。前記プログラム方法は前記アドレス入力動作が実行された後に、プログラムコマンドに応答して前記ページバッファにロードされているデータを前記ページにプログラムする。
【００１１】
他の実施形態において、前記プログラム方法は前記データ入力コマンドによって、前記アドレス入力動作が実行された後に、前記データロード動作が実行される。前記プログラム方法は前記データロード動作が実行された後に、プログラムコマンドに応答して前記ページバッファにロードされているデータを前記ページにプログラムする。
【００１２】
本発明に係るメモリシステムのプログラム方法において、前記メモリシステムはメモリセルアレイ及びページバッファを有するＮＡＮＤフラッシュメモリと、前記ＮＡＮＤフラッシュメモリのプログラム動作を制御するフラッシュコントローラと、前記ＮＡＮＤフラッシュメモリにプログラムするデータを保存記憶バッファメモリと、制御部の制御によってアドレスマッピング動作を実行するワークメモリとを含む。前記メモリシステムのプログラム方法は前記フラッシュコントローラから前記ＮＡＮＤフラッシュメモリにデータ入力コマンドが提供され、前記データ入力コマンドによって、前記バッファメモリに記憶されているデータを前記ページバッファにロードするデータロード動作と前記ワークメモリに記憶されているマッピングアドレスが入力されるアドレス入力動作との順序を変更する。
【００１３】
実施形態において、前記プログラム方法は前記データ入力コマンドによって、前記データロード動作が実行された後に、前記アドレス入力動作が実行される。前記データロード動作が実行される間に、前記アドレスマッピング動作が実行される。前記アドレス入力動作が実行された後に、前記フラッシュコントローラから前記ＮＡＮＤフラッシュメモリにプログラムコマンドが提供され、前記プログラムコマンドに応答して、前記ページバッファにロードされているデータが前記メモリセルアレイにプログラムされる。
【００１４】
他の実施形態において、前記プログラム方法は前記データ入力コマンドによって、前記アドレス入力動作が実行された後に、前記データロード動作が実行される。前記データロード動作が実行された後に、前記フラッシュコントローラから前記ＮＡＮＤフラッシュメモリにプログラムコマンドが提供され、前記プログラムコマンドに応答して、前記ページバッファにロードされているデータが前記メモリセルアレイにプログラムされる。
【発明の効果】
【００１５】
本発明に係るプログラム方法によれば、データ入力コマンドによってデータロード動作とアドレス入力動作との順序を変更することができる。これによって、データロード動作の間に、アドレスマッピング動作を実行することができるため、全体プログラム時間を減少させることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明が属する技術分野で通常の知識を有する者が本発明の技術的思想を容易に実施することができるように詳細に説明するために、本発明の望ましい実施形態を添付の図面を参照して説明する。
【００１７】
図１は本発明の好適な実施の形態に係るメモリシステムを示すブロック図である。図１を参照すると、メモリシステム２００はホスト１００と接続され、インターフェース装置３００とＮＡＮＤフラッシュメモリ４００とを含む。メモリシステム２００はホスト１００からＮＡＮＤフラッシュメモリ４００に対するアクセス要求があるとき、ＮＡＮＤフラッシュメモリ４００を制御する。例えば、メモリシステム２００はＮＡＮＤフラッシュメモリ４００の読み出し動作／書き込み動作／消去動作などを制御する。
【００１８】
インターフェース装置３００はホストインターフェース３１０、制御部としての中央処理装置（ＣＰＵ）３２０、ワークメモリ３３０、バッファメモリ３４０、及びフラッシュコントローラ３５０を含む。ホストインターフェース３１０はメモリシステム２００とホスト１００との間のインターフェース機能を実行する。中央処理装置３２０はメモリシステム２００の全体の動作を制御する。
【００１９】
ワークメモリ３３０は中央処理装置３２０の制御によってＦＬＴ機能を実行するのに必要なソフトウエアを記憶するのに用いられる。また、ワークメモリ３３０はＮＡＮＤフラッシュメモリ４００のアドレスマッピング情報を記憶するのに用いられる。ＮＡＮＤフラッシュメモリ４００のアドレスマッピング情報はＮＡＮＤフラッシュメモリ４００の任意の領域（例えば、メタ領域）に記憶され、パワーアップのときにワークメモリ３３０に自動にロードされる。
【００２０】
ワークメモリ３３０にはホスト１００から論理的アドレス（ｌｏｇｉｃａｌ ａｄｄｒｅｓｓ）が入力され、アドレスマッピング情報によって論理的アドレス（ｌｏｇｉｃａｌ ａｄｄｒｅｓｓ）を物理的アドレス（ｐｈｙｓｉｃａｌ ａｄｄｒｅｓｓ）に変換する。ここで、物理的アドレス（ｐｈｙｓｉｃａｌ ａｄｄｒｅｓｓ）はマッピングアドレス（ｍａｐｐｉｎｇ ａｄｄｒｅｓｓ）ともいう。物理的アドレスまたはマッピングアドレスはＮＡＮＤフラッシュメモリ４００に提供される。
【００２１】
また、ＦＬＴ機能を実行するのに必要なソフトウエアはＮＡＮＤフラッシュメモリ４００の任意の領域（例えば、ブートコード領域）に記憶され、パワーアップのときにワークメモリ３３０に自動にロードされうる。
【００２２】
バッファメモリ３４０はＮＡＮＤフラッシュメモリ４００にデータを記憶しようとする場合またはＮＡＮＤフラッシュメモリ４００からデータを読み出す場合、臨時にデータを記憶するのに用いられる。プログラム動作の時に、バッファメモリ３４０はＮＡＮＤフラッシュメモリ４００のページバッファ４２０にデータを提供すると同時に、ホスト１００からデータの入力を受けることができる。
【００２３】
ワークメモリ３３０とバッファメモリ３４０とはそれぞれ揮発性メモリ（例えば、ＳＲＡＭやＤＲＡＭ）で実現されることができる。図１においては、ワークメモリ３３０及びバッファメモリ３４０が分離しているが、これらが一つのメモリ（例えば、ＳＲＡＭ）で実現されることができるのは当業者に自明である。
【００２４】
フラッシュコントローラ３５０は中央処理装置３２０の制御下において、ＮＡＮＤフラッシュメモリ４００のアクセス動作（例えば、読み出し動作／書き込み動作／消去動作など）を制御するように実現される。書き込み（プログラム）動作を例として説明すれば、フラッシュコントローラ３５０はＮＡＮＤフラッシュメモリ４００にデータ入力コマンド及びプログラムコマンド、アドレス、及びプログラムデータを提供する。ここで、プログラムデータはバッファメモリ３４０に記憶されているデータである。
【００２５】
ＮＡＮＤフラッシュメモリ４００はメモリセルアレイ４１０及びページバッファ４２０を含む。メモリセルアレイ４１０は複数のメモリブロック（図示せず）で構成される。それぞれのメモリブロックは複数のページで構成される。ＮＡＮＤフラッシュメモリ４００はメモリブロック単位で消去動作が実行され、ページ単位で読み出し動作／書き込み動作が実行される。メモリセルアレイ４１０のメモリブロックはデータ領域、ログ領域、及びメタ領域に区分される。また、メモリセルアレイはブートコードまたはＦＬＴを記憶するためのメモリブロックをさらに含むことができる。ページバッファ４２０はメモリセルアレイ４１０にプログラムされるデータ及び前記メモリセルアレイ４１０から読み出したデータを記憶する。
【００２６】
図２は図１に示したメモリシステム２００のプログラム方法を示すフローチャートである。以下では、図１及び図２を参照して本発明の好適な実施の形態に係るメモリシステムのプログラム方法を説明する。
【００２７】
Ｓ１００段階においては、データ入力コマンドがＮＡＮＤフラッシュメモリ４００に提供される。フラッシュコントローラ３５０はプログラム動作のときにＮＡＮＤフラッシュメモリ４００にデータ入力コマンドを提供する。ＮＡＮＤフラッシュメモリ４００には入出力端子（Ｉ／Ｏ）を介してデータ入力コマンドが入力される。ＮＡＮＤフラッシュメモリ４００は制御信号（例えば、ｎＣＥ、ＣＬＥ、ＡＬＥ、ｎＷＥなど）の組み合せによってデータ入力コマンドを区分する。
【００２８】
Ｓ２００段階においては、データ入力コマンドが従来のコマンドＯＬＤ＿ＣＭＤ（例えば、８０ｈ）であるかまたは新たなコマンドＮＥＷ＿ＣＭＤ（例えば、ｘｘｈ）であるかを判断する。もし、データ入力コマンドが従来のコマンド８０ｈであれば、Ｓ３００段階が実行される。しかし、データ入力コマンドが新たなコマンド（ｘｘｈ、ｘは未知数）であれば、Ｓ４００段階が実行される。ここで、データ入力コマンド８０ｈは出願人が発行したＮＡＮＤＦＬＡＳＨ ＭＥＭＯＲＹのデータブックに基づいたものであり、データ入力コマンドは８０ｈに限定されない。これは以後に言及するプログラムコマンド１０ｈも同様である。
【００２９】
Ｓ３００段階においては、アドレス入力動作Ｓ３１０、データロード動作Ｓ３２０、プログラムコマンド入力動作Ｓ３３０、及びプログラム実行動作Ｓ３４０が順次に実行される。アドレス入力動作Ｓ３１０のときにはページを指定する物理的アドレスがワークメモリ３３０からＮＡＮＤフラッシュメモリ４００に提供される。データロード動作Ｓ３２０のときにはデータがバッファメモリ３４０からＮＡＮＤフラッシュメモリ４００のページバッファ４２０にロードされる。Ｓ３００段階においてはアドレス入力動作Ｓ３１０が実行された後に、データロード動作Ｓ３２０が実行される。Ｓ３００段階は図３を参照して詳細に説明する。
【００３０】
Ｓ４００段階においては、データロード動作Ｓ４１０、アドレス入力動作Ｓ４２０、プログラムコマンド入力動作Ｓ４３０、及びプログラム実行動作Ｓ４４０が順次に実行される。Ｓ４００段階においてはデータロード動作Ｓ４１０が実行された後に、アドレス入力動作Ｓ４２０が実行される。Ｓ４００段階は図４を参照して詳細に説明する。
【００３１】
本発明の好適な実施の形態に係るメモリシステム２００のプログラム方法はフラッシュコントローラ３５０からＮＡＮＤフラッシュメモリ４００にデータ入力コマンドが提供され、データ入力コマンドによってデータロード動作とアドレス入力動作との順序を変更する。データ入力コマンドが従来のコマンド８０ｈである場合にはアドレス入力動作Ｓ３１０が実行された後に、データロード動作Ｓ３２０が実行される。
【００３２】
しかし、データ入力コマンドが新たなコマンドｘｘｈである場合にはデータロード動作Ｓ４１０が実行された後に、アドレス入力動作Ｓ４２０が実行される。新たなコマンドｘｘｈが入力される場合にはデータロード動作Ｓ４１０が実行される間に、アドレスマッピング動作を同時に実行することができる。したがって全体的なプログラム時間が減る。これは図５において詳細に説明する。
【００３３】
図３は図２に示したＳ３００段階におけるＮＡＮＤフラッシュメモリプログラム動作を示すタイミング図である。図４は図２に示したＳ４００段階におけるＮＡＮＤフラッシュメモリプログラム動作を示すタイミング図である。
【００３４】
図３及び図４を参照すると、ＮＡＮＤフラッシュメモリ４００（図１参照）には制御信号（ｎＷＥ、ＣＬＥ、ＡＬＥなど）の組み合せによって入出力端子（Ｉ／Ｏ）を介してコマンド、アドレス、データが入力される。ここで、ｎＷＥは書き込みイネーブル信号であり、ＣＬＥはコマンドラッチイネーブル信号であり、ＡＬＥはアドレスラッチイネーブル信号である。ＮＡＮＤフラッシュメモリ４００はＲ／ｎＢ信号がローレベルである区間の間にページバッファ４２０（図１参照）にロードされたデータをメモリセルアレイ４１０（図１参照）の選択されたページにプログラムする。
【００３５】
図３を参照すると、ＮＡＮＤフラッシュメモリ４００にはコマンドラッチイネーブル信号に応答してデータ入力コマンド８０ｈが入力され、アドレスラッチイネーブル信号に応答してアドレスが入力される。その次に、ＮＡＮＤフラッシュメモリ４００には書き込みイネーブル信号ｎＷＥの遷移に同期してバッファメモリ３４０（図１参照）に記憶されたデータが入力される。入力されたデータはページバッファ４２０にロードされる。その次に、ＮＡＮＤフラッシュメモリ４００にはコマンドラッチイネーブル信号に応答してプログラムコマンド１０ｈが入力される。ここで、プログラムコマンド１０ｈはコンファームコマンド（ｃｏｍｆｉｒｍ ｃｏｍｍａｎｄ）ともいう。その次に、ＮＡＮＤフラッシュメモリ４００はプログラム実行時間ｔＰＲＯＧの間に、ページバッファ４２０にロードされたデータをメモリセルアレイ４１０の選択されたページにプログラムする。
【００３６】
図４を参照すると、ＮＡＮＤフラッシュメモリ４００にはコマンドラッチイネーブル信号に応答してデータ入力コマンドｘｘｈが入力され、書き込みイネーブル信号ｎＷＥの遷移に同期してバッファメモリ３４０に記憶されたデータが入力される。入力されたデータはページバッファ４２０にロードされる。その次に、ＮＡＮＤフラッシュメモリ４００にはアドレスラッチイネーブル信号に応答してアドレスが入力される。その次に、ＮＡＮＤフラッシュメモリ４００にはコマンドラッチイネーブル信号に応答してプログラムコマンド１０ｈが入力され、プログラム実行時間ｔＰＲＯＧの間にページバッファ４２０にロードされたデータをメモリセルアレイ４１０の選択されたページにプログラムする。
【００３７】
図５は図１に示したメモリシステムのプログラム時間を示すタイミング図である。図５（ａ）はプログラム動作のときに従来のコマンド８０ｈが入力される場合であり、図５（ｂ）は新たなコマンドｘｘｈが入力される場合である。メモリシステム２００（図１参照）はアドレスマッピング動作を実行した後に、マッピングアドレスをＮＡＮＤフラッシュメモリ４００に提供する。
【００３８】
図５（ａ）を参照すると、ＮＡＮＤフラッシュメモリ４００にアドレスが入力された後に、データがロードされる。したがってアドレスマッピング動作が完了した後に、ＮＡＮＤフラッシュメモリ４００に対するプログラム動作が実行される。しかし、図５（ｂ）を参照すると、ＮＡＮＤフラッシュメモリ４００にデータがロードされた後に、アドレスが入力されるため、データロード動作の間にアドレスマッピング動作が実行されることができる。したがって本発明の好適な実施の形態に係るメモリシステムのプログラム方法はＮＡＮＤフラッシュメモリ４００に対するプログラム動作とアドレスマッピング動作とを同時に実行することができるため、全体的なプログラム時間を減少させることができる。
【００３９】
また、本発明の好適な実施の形態に係るメモリシステム２００のプログラム方法は従来のコマンドを維持したまま、新たなコマンドを追加するため、従来のＮＡＮＤフラッシュメモリを含んだ場合にも適用することができる。本発明の好適な実施の形態に係るＮＡＮＤフラッシュメモリのプログラム方法またはメモリシステムのプログラム方法はメモリカード（例えば、Ｍｕｌｔｉ−ＭｅｄｉａＣａｒｄ；ＭＭＣ）などに適用することができる。
【００４０】
なお、本発明の詳細な説明においては具体的な実施形態について説明したが、本発明の範囲から逸脱しない範囲内で多様な変形が可能であるため、本発明の範囲は上述の実施形態に限定されず、また特許請求の範囲だけでなく特許請求の範囲に記載された発明と均等なものなどによって定められなければならない。
【図面の簡単な説明】
【００４１】
【図１】本発明の好適な実施の形態に係るメモリシステムを示すブロック図である。
【図２】図１に示したメモリシステムのプログラム方法を示すフローチャートである。
【図３】図２に示したＳ３００段階におけるＮＡＮＤフラッシュメモリプログラム動作を示すタイミング図である。
【図４】図２に示したＳ４００段階におけるＮＡＮＤフラッシュメモリプログラム動作を示すタイミング図である。
【図５】図１に示したメモリシステムのプログラム時間を示すタイミング図である。
【符号の説明】
【００４２】
１００  ホスト
２００  メモリシステム
３００  インターフェース装置
３１０  ホストインターフェース
３２０  中央処理装置
３３０  ワークメモリ
３４０  バッファメモリ
３５０  フラッシュコントローラ
４００  ＮＡＮＤフラッシュメモリ
４１０  メモリセルアレイ
４２０  ページバッファ
【図１】
2007234212.tif 000003
【図２】
2007234212.tif 000004
【図３】
2007234212.tif 000005
【図４】
2007234212.tif 000006
【図５】
2007234212.tif 000007