(57)【要約】【課題】劣化や温度変化による有機発光層の特性変化を検出し、発光素子の輝度を一定に保つことが可能な表示装置を提供する。【解決手段】表示用画素部に加えてモニター用領域を設ける。モニター用領域には複数のモニター素子が配置される。複数のモニター素子のうち、ショートしたモニター素子に多量の電流が流れることを防ぐためスイッチング回路を設ける。その結果、モニター素子の電極間にかかる電位変化をモニターして、経時劣化や温度変化などに伴い、表示用画素部の発光素子に供給する電圧、または電流を補正することができる。【選択図】図１
2007199693.tif 000002
【特許請求の範囲】
【請求項１】
モニター素子と、
前記モニター素子に接続されたモニター線と、
前記モニター素子の陽極電位が低下した際、該モニター素子へ供給される電流を電気的に遮断する手段と、を有することを特徴とする発光装置。
【請求項２】
モニター素子と、
前記モニター素子に接続されたモニター線と、
前記モニター素子へ、前記モニター線からの電流供給を制御するための制御用トランジスタと、
前記モニター素子の陽極電位が低下した際、前記制御用トランジスタをオフする手段と、を有することを特徴とする発光装置。
【請求項３】
モニター素子と、
前記モニター素子に接続されたモニター線と、
前記モニター線へ一定電流を供給する手段と、
前記モニター素子へ、前記モニター線からの電流供給を制御するための制御用トランジスタと、
前記モニター素子の陽極電位が低下した際、前記制御用トランジスタをオフする手段と、を有することを特徴とする発光装置。
【請求項４】
モニター素子と、
前記モニター素子に接続されたモニター線と、
前記モニター線へ一定電流を供給する手段と、
前記モニター素子へ、前記モニター線からの電流供給を制御するための制御用トランジスタと、
前記モニター素子の一方の電極及び前記制御用トランジスタの一方の電極の電位が入力され、前記制御用トランジスタのゲート電極に出力するスイッチング回路と、
前記モニター素子の陽極電位が低下した際、前記制御用トランジスタをオフする手段と、を有することを特徴とする発光装置。
【請求項５】
モニター素子と、
前記モニター素子に接続されたモニター線と、
前記モニター線へ一定電流を供給する手段と、
前記モニター素子へ、前記モニター線からの電流供給を制御するための制御用トランジスタと、
前記モニター素子の一方の電極及び前記制御用トランジスタの一方の電極の電位が入力され、前記制御用トランジスタのゲート電極に出力するスイッチング回路と、を有し、
前記スイッチング回路は、前記モニター素子がショートしていないときには、前記制御用トランジスタをオンとする電位を出力し、前記モニター素子の陽極電位が低下した際、前記制御用トランジスタをオフする機能を有することを特徴とする発光装置。
【請求項６】
第１のモニター素子と、
前記第１のモニター素子と対をなした第２のモニター素子と、
前記第１のモニター素子及び前記第２のモニター素子に接続されたモニター線と、
前記第１のモニター素子の陽極電位が低下した際、該第１のモニター素子へ供給される電流を電気的に遮断し、且つ前記第２のモニター素子をオンとする手段と、を有することを特徴とする発光装置。
【請求項７】
第１のモニター素子と、
前記第１のモニター素子と対をなした第２のモニター素子と、
前記第１のモニター素子及び前記第２のモニター素子に接続されたモニター線と、
前記第１のモニター素子へ、前記モニター線からの電流供給を制御するための第１の制御用トランジスタと、
前記第２のモニター素子へ、前記モニター線からの電流供給を制御するための第２の制御用トランジスタと、
前記第１のモニター素子の陽極電位が低下した際、該第１のモニター素子へ供給される電流を電気的に遮断し、且つ前記第２のモニター素子をオンとする手段と、を有することを特徴とする発光装置。
【請求項８】
第１のモニター素子と、
前記第１のモニター素子と対をなした第２のモニター素子と、
前記第１のモニター素子及び前記第２のモニター素子に接続されたモニター線と、
前記モニター線へ一定電流を供給する手段と、
前記第１のモニター素子へ、前記モニター線からの電流供給を制御するための第１の制御用トランジスタと、
前記第２のモニター素子へ、前記モニター線からの電流供給を制御するための第２の制御用トランジスタと、
前記第１のモニター素子の一方の電極及び前記第１の制御用トランジスタの一方の電極との電位が入力され、出力が前記第１の制御用トランジスタのゲート電極に接続されたスイッチング回路と、
前記第１のモニター素子の陽極電位が低下した際、前記第１の制御用トランジスタをオフする手段と、
前記第２のモニター素子の一方の電極及び前記第２の制御用トランジスタの一方の電極の電位が入力され、前記第１の制御用トランジスタのゲート電極に入力するスイッチング回路と、を有し、
前記スイッチング回路は、前記第１のモニター素子の陽極電位が低下した際、前記第１の制御用トランジスタをオフし、且つ前記第２のモニター素子をオンとする機能を有することを特徴とする発光装置。
【請求項９】
請求項１乃至請求項５のいずれか一において、
前記モニター線と入力が接続されるバッファアンプ回路を有し、前記バッファアンプ回路の出力は画素部が有する駆動用トランジスタの一方の電極に接続され、前記モニター素子の陽極の電位の変化に伴い、前記画素部が有する発光素子に印加する電圧を変化させることを特徴とする発光装置。
【請求項１０】
請求項６乃至請求項８のいずれか一において、
前記モニター線と入力が接続されるバッファアンプ回路を有し、前記バッファアンプ回路の出力は画素部が有する駆動用トランジスタの一方の電極に接続され、前記第１のモニター素子の陽極の電位の変化に伴い、前記画素部が有する発光素子に印加する電圧を変化させることを特徴とする発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を有する発光装置に関する。
【背景技術】
【０００２】
発光素子は自ら発光する自発光性を有するため、視認性及び視野角において優れている。従って、発光素子を有する発光装置は、液晶表示装置（ＬＣＤ）と並んで注目されている。
【０００３】
発光素子には、陽極と陰極で数層の有機層を挟んだ有機ＥＬ素子がある。有機層には具体的に、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層が含まれる。このような有機ＥＬ素子は、一対の電極間に電位差を与えることで発光を取り出すことができる。
【０００４】
発光装置を実用化する上で、有機ＥＬ素子の長寿命化は重要な項目といわれている。有機層の経時劣化は、有機ＥＬ素子の輝度低下をもたらす。経時劣化の速度は材料特性、封止方法、発光装置の駆動方法等により左右されるが、特に有機層は水分や酸素、光、熱に弱いため、これらの要因によっても経時劣化が促進される。
【０００５】
また実用化する上で、有機ＥＬ素子に流れる電流の大きさが、温度によらず一定であることが望まれる。有機ＥＬ素子の電極間にかかる電圧が同じであっても、有機層の温度が高くなるほど、発光素子を流れる電流は大きくなってしまう。すなわち、発光装置に対して定電圧駆動を行うと、温度変化によって輝度変化や色度ずれが生じてしまう。このような有機ＥＬ素子を有する発光装置において、環境温度に依存せず、発光素子の輝度を一定とする技術が提案されている（特許文献１参照）。
【特許文献１】特開２００２−３３３８６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１の技術を用いると、モニター素子による歩留まり低下が懸念された。例えば、表示に関与しないモニター素子がショートすることによっても、量産性は低下してしまう。またモニター素子に不良が生じることにより、正確なモニタリングをすることができなくなってしまう。
【０００７】
そこで本発明は、モニター素子を有する発光装置であって、モニター素子による歩留まり低下を生じさせない発光装置を提供することを課題とする。
【課題を解決するための手段】
【０００８】
本発明では、モニター素子により、経時劣化や温度変化などに伴うモニター素子の電極間にかかる電位変化をモニターすることができ、表示用画素部の発光素子に供給する電圧、または電流を補正する。
【０００９】
また本発明ではモニター素子に接続された制御用トランジスタを有する。さらに加えて、モニター素子の電極間がショートした際に制御用トランジスタをオフする制御手段を有することを特徴とする。該制御用トランジスタをオフする制御手段としてスイッチング回路を有する。
【００１０】
モニター素子は、画素部の発光素子と同一の作製条件により、同一の工程で、モニター用領域において作製された発光素子である。そのため、電気特性は画素部の発光素子と同等である。すなわち、画素部の発光素子とモニター素子は、温度変化と経時劣化に対して同じ特性、又はほぼ同じ特性を有する。
【００１１】
すなわち本発明の一形態は、モニター素子と、モニター素子に接続されたモニター線と、モニター素子の陽極電位が低下した際、該モニター素子へ供給される電流を電気的に遮断する手段と、を有する発光装置である。
【００１２】
本発明の一形態は、モニター素子と、モニター素子に接続されたモニター線と、モニター線へ一定電流を供給する手段と、モニター素子へ、モニター線からの電流供給を制御するための制御用トランジスタと、モニター素子の一方の電極及び制御用トランジスタの一方の電極の電位が入力され、制御用トランジスタのゲート電極に出力するスイッチング回路を有する発光装置である。
【００１３】
スイッチング回路の入力端子は制御用トランジスタの第二の電極と接続されており、出力端子は制御用トランジスタのゲートに接続されている。例えば、制御用トランジスタがｐ型であり、モニター素子の電極間がショートすることでスイッチング回路にＬｏｗ（Ｌ）レベルが入力され、スイッチング回路からＨｉｇｈ（Ｈ）レベルが出力されたとする。この場合、制御用トランジスタをオフすることができる。
【００１４】
本発明において、モニター素子は対をなしてもよい。対をなしたモニター素子の一方を主モニター素子（第１のモニター素子）、他方を副モニター素子（第２のモニター素子）と記す。本発明の発光装置は、対をなしたモニター素子の電極間の電位変化をモニターするモニター線を有する。なお、対をなしたモニター素子は、共通のモニター線に電気的に接続することができる。
【００１５】
対をなしたモニター素子を有する場合、第一の電極がモニター線に接続され、且つ第二の電極が第１のモニター素子に接続された第１の制御用トランジスタ、及び第１の制御用トランジスタのゲートに入力を与える主スイッチング回路（第１のスイッチング回路とも記す）を有する。またさらに、第一の電極がモニター線に接続され、且つ第二の電極が第２のモニター素子に接続された第２の制御用トランジスタ、及び第２の制御用トランジスタのゲートに入力を与える副スイッチング回路（第２のスイッチング回路とも記す）を有する。
【００１６】
すなわち本発明の一形態は、第１のモニター素子と、第１のモニター素子と対をなした第２のモニター素子と、第１のモニター素子及び第２のモニター素子に接続されたモニター線と、第１のモニター素子の陽極電位が低下した際、該第１のモニター素子へ供給される電流を電気的に遮断し、且つ電流が遮断された第１のモニター素子と対をなす第２のモニター素子をオンとする手段と、を有する発光装置である。
【００１７】
このような本発明の形態において、例えば、第１の制御用トランジスタがｐ型であり、第１のモニター素子の電極間がショートすることで第１のスイッチング回路にＬｏｗ（Ｌ）レベルが入力され、第１のスイッチング回路からＨｉｇｈ（Ｈ）レベルが出力されたとする。この場合、第１の制御用トランジスタをオフすることができる。また例えば、第２の制御用トランジスタがｐ型であり、第２のモニター素子の電極間がショートすることで第２のスイッチング回路にＬｏｗ（Ｌ）レベルが入力され、第２のスイッチング回路からＨｉｇｈ（Ｈ）レベルが出力されたとする。この場合、第２の制御用トランジスタをオフすることができる。このとき、第２のスイッチング回路の負電源は第１のスイッチング回路の入力端子と接続されている。
【００１８】
このような本発明の構成により、第１のモニター素子が電極間ショートを起こしたとしても、第２のモニター素子がオンすることができ、実効モニター素子数が変化しない。
【００１９】
上記のように制御用トランジスタをオフさせるための機能を有するスイッチング回路としてインバーターを用いることができるが、入力に応じてＨレベル、Ｌレベルを出力可能な回路であればインバーターに限定されるものではない。
【００２０】
本発明において、モニター素子は複数設けられていることを特徴とする。また第１のモニター素子と第２のモニター素子の対も複数設けられることを特徴とする。
【００２１】
また本発明の別形態は、対をなす第１及び第２のモニター素子において、第１のモニター素子がショートした場合に第１のモニター素子をオフさせ、第２のモニター素子をオンさせる駆動方法である。
【発明の効果】
【００２２】
本発明により、経時劣化や温度変化による発光素子の輝度変化を抑え、Ｒ（赤）、Ｇ（緑）、Ｂ（青）色ごとに輝度ずれがない鮮明なカラー表示を行うことが可能な発光装置を提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２４】
本明細書において、トランジスタのソース電極及びドレイン電極は、トランジスタの構成上、ゲート電極以外の電極を便宜上区別するために採用されている名称であるため本発明において、トランジスタの極性が限定されない場合、ソース電極又はドレイン電極を、第一の電極及び第二の電極のいずれかとして記載する。
【００２５】
なお本明細書において、各素子間の接続は電気的に接続されていることを示す。そのため、接続関係を有する素子間に、さらに別の素子（抵抗、コンデンサー、半導体素子、スイッチング素子等）を介して接続することもありうる。
【００２６】
（実施の形態１）
本実施の形態では、モニター素子を有する発光装置の構成について説明する。
【００２７】
図１には、絶縁基板１００上に、画素部１０１、モニター用領域１０３、信号線駆動回路１０５、走査線駆動回路１０６が設けられた発光装置を示す。
【００２８】
画素部１０１には、複数の画素１０２が設けられ、各画素には、発光素子１０７と、発光素子１０７に接続し、電流の供給を制御する機能を有するトランジスタ（以下、駆動用トランジスタと表記する）１１６が設けられている。発光素子１０７は、電源１１７に接続されている。
【００２９】
このような発光素子は、電極から発光層に正負の電荷を注入し、それを再結合させて励起状態を作り出す。励起子はエネルギーを光に変えて基底状態に戻る。この発光を蛍光、燐光と呼ぶ。蛍光は一重項励起状態からの基底状態に戻る際の発光であり、燐光は三重項励起状態からの基底状態に戻る際の発光のことである。
【００３０】
発光素子からの発光は、透光性基板側から取り出すことができ、片面側または両面側から発光する発光装置を提供することができる。
【００３１】
モニター回路１０４には、モニター素子１０８、モニター素子１０８に接続されたモニター素子制御用トランジスタ（制御用トランジスタとも記す）１１５、制御用トランジスタのゲート電極に出力端子が接続され、かつ制御用トランジスタ１１５の第二の電極及びモニター素子に入力端子が接続されたスイッチング回路１１３を有している。
【００３２】
制御用トランジスタ１１５には、モニター線１０９を介して、定電流源１１１が接続されている。制御用トランジスタ１１５は、複数のモニター素子のそれぞれへ、モニター線からの電流供給を制御するための機能を有する。モニター線は、モニター素子の電極電位の変化をモニターする機能を有することができる。また、定電流源はモニター線へ一定電流を供給する機能を有すればよい。
【００３３】
そして本発明は、モニター素子１０８に接続された制御用トランジスタ１１５及びスイッチング回路１１３を有する。これにより、モニター素子１０８の不良（初期不良や経時不良を含む）により生じる、モニター回路１０４の動作不良を防止することができる。例えば、制御用トランジスタ１１５がスイッチング回路１１３に接続されていない場合、複数のモニター素子のうち、あるモニター素子１０８が、作製工程中の不良等により、モニター素子が有する陽極と陰極とがショート（短絡）してしまう場合がありうる。すると、定電流源１１１からの電流は、モニター線１０９を介して、ショートしたモニター素子１０８へ多く供給されてしまう。一般的に、有機層は低分子系も高分子系も絶縁物に近い物質である。よって、発光素子は高い抵抗を有している。しかし、発光素子の電極間がショートした際にはその抵抗値が０に近づくため、ショートしたモニター素子に多くの電流が供給される。また、完全なショートではない場合でも抵抗がある程度まで少なくなると過剰な電流がそのモニター素子に流れ始める。
【００３４】
複数のモニター素子は、それぞれ並列に接続されているためショートしたモニター素子１０８へ多くの電流が供給されると、その他のモニター素子には、所定の一定電流が供給されなくなる。その結果、適切なモニター素子１０８の電位を、発光素子１０７へ供給することができなくなってしまう。しかしながら本発明は、定電流源１１１と制御用トランジスタ１１５との間にスイッチング回路１１３を設けたことにより、上記問題が防止される。
【００３５】
そこで本発明は、制御用トランジスタ１１５及びスイッチング回路１１３を有している。制御用トランジスタ１１５は上記のようなモニター素子１０８のショート等による過剰な電流の供給を防止するために、ショートしたモニター素子１０８への電流供給を止める機能を有する。つまり本発明は、ショートしたモニター素子と、モニター線とを電気的に遮断する機能を有するトランジスタが設けられている。
【００３６】
スイッチング回路１１３は、複数のモニター素子１０８のいずれかがショートすると、制御用トランジスタ１１５をオフとする機能を有する。具体的には、スイッチング回路１１３は制御用トランジスタ１１５をオフとする電位を出力する機能を有する。加えてスイッチング回路１１３は、モニター素子１０８がショートしていないときには、制御用トランジスタ１１５をオンとする機能を有する。具体的には、制御用トランジスタ１１５がオンとなる電位を出力する機能を有する。
【００３７】
図２（Ａ）、（Ｂ）を用いて、モニター回路１０４の詳しい動作を説明する。図２（Ａ）に示すように、モニター素子１０８が有する電極において、陽極をアノード電極１０８ａ、陰極をカソード電極１０８ｃとすると、アノード電極１０８ａはスイッチング回路１１３の入力端子に接続され、カソード電極１０８ｃは電源１１７に接続される。電源１１７に接続されたカソード電極１０８ｃは、固定電位となる。そのため、モニター素子１０８が有する陽極と陰極とがショートすると、アノード電極１０８ａの電位が、カソード電極１０８ｃの電位に近づく。その結果、スイッチング回路１１３には、カソード電極１０８ｃの電位に近い低電位が供給されるため、スイッチング回路１１３が電位Ｖｈの高電位側の電位ＶＤＤを出力する。その結果、制御用トランジスタ１１５のゲート電位となる。すなわち、制御用トランジスタ１１５のゲートに入力される電位はＶＤＤとなり、制御用トランジスタ１１５はオフとなる。ここで、電位ＶＤＤは制御用トランジスタ１１５を十分にオフすることが可能な電位である。
【００３８】
なお、高電位側ＶｈとなるＶＤＤ電位は、アノード電位と同じか、アノード電位より高く設定する。また、スイッチング回路１１３から出力される低電位側、電源１１７の電位、モニター線１０９の低電位側は全て等しくすることができる。一般的には、低電位側は、接地電位とすることができる。だたしこれに限定されることはなく、低電位側は、高電位側と、所定の電位差を有するように決定すればよい。所定の電位差は、発光材料となる有機層の電流、電圧、輝度特性、または装置の仕様により決定することができる。
【００３９】
ここで、モニター素子１０８に一定電流を流す順序に注意する。制御用トランジスタ１１５がオンの状態で、モニター線１０９に一定電流を流し始める必要がある。本実施の形態では、図２（Ｂ）に示すようにＶｈをＬレベルにしたまま、モニター線１０９に電流を流し始めている。そしてＶｈは、モニター線１０９の電位が飽和状態となった後、ＶＤＤ電位となるようにする。その結果、制御用トランジスタ１１５がオンの状態であっても、モニター線１０９を充電することができる。
【００４０】
一方、モニター素子１０８がショートしていない場合、アノード電極１０８ａの電位がスイッチング回路１１３に供給されるため、低電位側の電位がスイッチング回路１１３より出力され、制御用トランジスタ１１５はオンとなる。
【００４１】
このようにして、ショートしたモニター素子１０８へは、定電流源１１１からの電流が、供給されないようにすることができる。従って、モニター素子が複数ある場合、モニター素子がショートしたとき、ショートしたモニター素子への電流供給を遮断することでモニター線１０９の電位の変化を最小限に抑えることができる。その結果、適切なモニター素子１０８の電位を、発光素子１０７へ供給することができる。
【００４２】
なお、本明細書においては、表示用画素部にある発光素子を単に発光素子、モニター用領域にある発光素子をモニター素子と区別して呼ぶ。しかしながら、モニター素子１０８は、発光素子１０７と同一の作製条件により、同一の工程で作製されたものであり、同一の構成を有する。そのため、電気特性は画素部の発光素子と同等である。すなわち、発光素子とモニター素子は、温度変化と経時劣化に対して同じ特性、又はほぼ同じ特性を有する。
【００４３】
このようなモニター素子１０８は、電源１１７に接続されている。ここで、発光素子１０７と接続される電源と、該モニター素子１０８に接続される電源とは、同一電位のため、同一の符号を用いて、電源１１７と記載する。
【００４４】
なお本実施の形態では、制御用トランジスタ１１５の極性をｐチャネル型として説明したが、これに限定されるものではなく、ｎチャネル型を用いてもよい。その場合、適宜周囲の回路構成を変更すればよい。
【００４５】
このようなモニター回路１０４を設ける位置は限定されず、画素部１０１内や、信号線駆動回路１０５または走査線駆動回路１０６と画素部１０１との間に設けてもよい。
【００４６】
モニター回路１０４と、画素部１０１との間には、バッファアンプ回路１１２が設けられている。バッファアンプ回路とは、入力と出力とが同じ電位であって、入力インピーダンスが高く、出力電流容量が高いという特性をもつ回路である。このような特性をもつ回路であれば、回路構成は適宜決定することができる。
【００４７】
このような構成において、バッファアンプ回路は、モニター素子１０８の一方の電極の電位の変化に伴い、画素部１０１が有する発光素子１０７に印加する電圧を変化させる機能を有する。
【００４８】
このような構成において、定電流源１１１及びバッファアンプ回路１１２は同一な絶縁基板１００上に設けても、別の基板上に設けてもよい。
【００４９】
以上のような構成において、モニター素子１０８には定電流源１１１から一定の電流が供給される。この状態で、温度変化や、経時劣化が生じると、モニター素子１０８の抵抗値が変化する。例えば、経時劣化が生じると、モニター素子１０８の抵抗値が増加する。すると、モニター素子１０８へ供給される電流値は一定であるため、モニター素子１０８の両端の電位差が変化する。具体的には、モニター素子１０８が有する両電極間の電位差が変化する。このとき、電源１１７に接続された電極の電位は一定であるため、定電流源１１１に接続されている電極の電位が変化する。この電極の電位の変化は、モニター線１０９を介してバッファアンプ回路１１２に供給される。
【００５０】
すなわち、バッファアンプ回路１１２の入力端子には、上記電極の電位の変化が入力される。また、バッファアンプ回路１１２の出力端子から出力される電位は、駆動用トランジスタ１１６を介して、発光素子１０７に供給される。具体的には、出力された電位は、発光素子１０７が有する電極の一方の電位として与えられる。
【００５１】
このようにして、温度変化や経時劣化の変化に応じたモニター素子１０８の電極電位変化を、発光素子１０７にフィードバックする。その結果、温度変化や経時劣化による発光素子の輝度変化を抑え、Ｒ（赤）、Ｇ（緑）、Ｂ（青）色ごとに輝度ずれがない鮮明なカラー表示を行うことが可能な発光装置を提供することができる。
【００５２】
さらに、複数のモニター素子１０８を設けているため、これらの電位の変化を平均化して、発光素子１０７へ供給することができる。すなわち本発明において、モニター素子１０８を複数設けることにより電位の変化を平均化することができる。
【００５３】
なお本実施の形態において、定電流源１１１は、一定の電流を供給することができる回路であればよく、例えば基板１００上にトランジスタを用いて作製することができる。
【００５４】
また本実施の形態では、モニター回路１０４に複数のモニター素子１０８、制御用トランジスタ１１５、及びスイッチング回路１１３を有するように説明したが、これに限定されない。例えばスイッチング回路１１３は、モニター素子がショートすると、それを検知して、モニター線１０９を介して、ショートしたモニター素子へ供給される電流を遮断する機能を有していれば、どのような回路を用いてもよい。具体的には、ショートしたモニター素子へ、供給される電流を遮断するため、制御用トランジスタ１１５をオフとする機能を有していればよい。
【００５５】
また本実施の形態では、複数のモニター素子１０８を用いることにより、それらのいずれかが不良となっても、モニター動作を行うことができる。
【００５６】
本実施の形態において、バッファアンプ回路１１２は電位の変動を防止するために設けられている。従って、バッファアンプ回路１１２のように、電位の変動を防止することが可能な回路ならば、当該バッファアンプ回路１１２ではなく、別の回路を用いてもよい。すなわち、モニター素子１０８の一方の電極の電位を発光素子１０７に伝達する際、モニター素子１０８と発光素子１０７の間に、電位の変動を防止するための回路を設けるとき、そのような回路として、上記のバッファアンプ回路１１２に制約されず、どのような構成の回路を用いてもよい。
【００５７】
（実施の形態２）
本実施の形態では、上記のモニター回路構成において具体的なスイッチング回路としてインバーターを例にして説明する。
【００５８】
図３にスイッチング回路１１３としてインバーターを用いたモニター回路構成を示す。モニター回路１０４には、モニター素子１０８、モニター素子１０８に接続された制御用トランジスタ１１５、制御用トランジスタ１１５のゲート電極に出力端子が接続され、かつ制御用トランジスタの第二の電極及びモニター素子１０８に入力端子が接続されたスイッチング回路１１３を有している。制御用トランジスタ１１５には、モニター線１０９を介して、定電流源１１１が接続されている。
【００５９】
スイッチング回路１１３は、複数のモニター素子のいずれかがショートすると、制御用トランジスタをオフとする電位を出力する機能を有する。加えてスイッチング回路１１３は、複数のモニター素子のいずれもショートしていないときには、制御用トランジスタをオンとする電位を出力する機能を有する。
【００６０】
複数のモニター素子のいずれかがショートするとスイッチング回路１１３には、カソード電極１０８ｃの電位に近い低電位が入力されるため、スイッチング回路１１３が有するｐチャネル型のトランジスタ３０１がオンとなる。すると、スイッチング回路１１３より電位Ｖｈの高電位側の電位ＶＤＤが出力され、制御用トランジスタ１１５のゲートに電位ＶＤＤが入力される。すなわち、制御用トランジスタ１１５はオフとなる。タイミングは実施の形態１で図２（Ｂ）を用いて説明した通りである。
【００６１】
モニター素子１０８のショート等による多量な電流の供給を防止するため、制御用トランジスタ１１５をオフすることで、ショートしたモニター素子１０８への電流の供給を止める。つまりショートしたモニター素子と、モニター線とを電気的に遮断することが可能となる。
【００６２】
一方、モニター素子１０８がショートしていない場合、アノード電極１０８ａの電位がスイッチング回路１１３に供給されるため、ｎチャネル型のトランジスタ３０２がオンとなる。すると、低電位側の電位がスイッチング回路１１３より出力され、制御用トランジスタ１１５はオンとなる。
【００６３】
（実施の形態３）
本実施の形態では、上記のモニター回路とは異なり、モニター素子がそれぞれ対をなした回路構成について、図４を用いて説明する。対をなしたモニター素子のうちの一方を主モニター素子（第１のモニター素子とも記す）１０８ｍ、他方を副モニター素子（第２のモニター素子とも記す）１０８ｓと記す。
【００６４】
対をなした第１のモニター素子１０８ｍと、第２のモニター素子１０８ｓとに共通してモニター線１０９が接続されている。モニター線１０９は、第１のモニター素子１０８ｍ、第２のモニター素子１０８ｓそれぞれの電極間の電位変化をモニターすることができる。
【００６５】
さらに、主モニター素子制御用トランジスタ（第１の制御用トランジスタとも記す）１１５ｍを有し、該トランジスタ第一の電極はモニター線１０９に接続され、且つ該トランジスタの第二の電極は第１のモニター素子１０８ｍに接続されている。第１の制御用トランジスタ１１５ｍのゲートに入力を与える第１のスイッチング回路１１３ｍを有する。本実施の形態では、スイッチング回路としてインバーターを用いるため、第１のスイッチング回路を主インバーターや第１のインバーターとも記す。
【００６６】
さらに副モニター素子制御用トランジスタ（第２の制御用トランジスタとも記す）１１５ｓを有し、該トランジスタの第一の電極はモニター線１０９に接続され、且つ該トランジスタの第二の電極は第２のモニター素子１０８ｓに接続されている。第２の制御用トランジスタ１１５ｓのゲートに入力を与える第２のスイッチング回路１１３ｓを有する。本実施の形態では、スイッチング回路としてインバーターを用いるため、第２のスイッチング回路を副インバーターや第２のインバーターとも記す。
【００６７】
第１の制御用トランジスタ１１５ｍと第２の制御用トランジスタ１１５ｓには、モニター線１０９を介して、定電流源１１１が接続されている。定電流源１１１はモニター線１０９へ一定電流を供給する機能を有すればよい。第１の制御用トランジスタ１１５ｍは、対をなした第１のモニター素子１０８ｍへ、モニター線１０９からの電流供給を制御するための機能を有する。また第２の制御用トランジスタ１１５ｓは、対をなした第２のモニター素子１０８ｓへ、モニター線１０９からの電流供給を制御するための機能を有する。このようなモニター線は、モニター素子の電極電位の変化をモニターする機能を有する。
【００６８】
インバーターの接続について説明する。第１のインバーター１１３ｍの入力端子は第１の制御用トランジスタ１１５ｍの第二の電極と接続されており、出力端子は第１の制御用トランジスタ１１５ｍのゲートに接続されている。このような接続により、第１のモニター素子１０８ｍの電極間がショートしたとき、第１のインバーター１１３ｍにＬレベルが入力されるため第１のインバーター１１３ｍの出力はＨレベルとなる。よって、第１の制御用トランジスタ１１５ｍをオフとすることができる。
【００６９】
第２のインバーター１１３ｓの入力端子は第２の制御用トランジスタ１１５ｓの第二の電極と接続されており、出力端子は第２の制御用トランジスタ１１５ｓのゲートに接続されている。このような接続により、第１のモニター素子１０８ｍの電極間がショートした際には第１のモニター素子のアノード電極１０８ａの電位がＬレベルに低下する。第２のインバーター１１３ｓの負電源は第１のインバーターの入力端子と接続されているため、第２のインバーター１１３ｓはＬレベルを出力する。よって、第２の制御用トランジスタ１１５ｓをオンとすることができる。
【００７０】
なお、本実施の形態では、制御用トランジスタ１１５ｍ、１１５ｓの極性をｐチャネル型として説明したが、これに限定されるものではなく、ｎチャネル型を用いてもよい。その場合、適宜周囲の回路構成を変更すればよい。
【００７１】
さらに本発明において、第２のインバーター１１３ｓの負電源は、第１のインバーター１１３ｍの入力端子と接続されているとよい。この構成をとることで第１のモニター素子１０８ｍが電極間ショートを起こしても、第２のモニター素子１０８ｓがオンするので所望する実際にオンしているモニター素子数が低減することがない。なお、実際にオンしているモニター素子数を実効モニター素子数とも記す。
【００７２】
モニター素子数は設計者が発光素子の電流、電圧、輝度特性に応じて適宜決定することができる。例えば、フルカラー化表示装置においては、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を呈する発光素子ごとに、モニター素子数を同数としても、異ならせてもよい。実施の形態１や実施の形態２で説明したモニター回路構成では不良モニター素子が存在すると実効モニター素子数が所望するモニター素子数に比べて少なくなってしまう。また、複数のモニター素子はそれぞれモニター線に並列接続されているため、実効モニター素子数が変化すると１個当たりのモニター素子に流れる電流量が多くなってしまう。その結果、モニター素子の電位変化を発光素子へフィードバックした場合に、所望している輝度よりも高くなってしまう可能性がある。
【００７３】
そこで本実施の形態で示したように、対をなすモニター素子を設けることにより、一方のモニター素子がショートしていない限り、実効モニター素子数は変化しない。よって、１個当たりのモニター素子に流れる電流量が変化しない。その結果、モニター素子の電位変化を発光素子へフィードバックした場合、所望する発光素子の輝度を一定に保つことが可能である。
【００７４】
（実施の形態４）
本実施の形態では、モニター素子がショートしたときに制御用トランジスタをオフとする回路構成及びその動作について説明する。
【００７５】
図６（Ａ）に示すスイッチング回路１１３ｍは、ｐチャネル型の第１のトランジスタ６０１、第１のトランジスタ６０１にゲート電極が共通し、直列に接続されているｎチャネル型の第２のトランジスタ６０２を有する。モニター素子１０８ｍは、第１及び第２のトランジスタ６０１、６０２のゲート電極に接続されている。制御用トランジスタ１１５ｍのゲート電極は、第１のトランジスタ６０１のドレイン電極及び第２のトランジスタ６０２のドレイン電極に接続されている。また、スイッチング回路１１３ｓはｐチャネル型の第１のトランジスタ６０３、第１のトランジスタ６０３にゲート電極が共通し、直列に接続されているｎチャネル型の第２のトランジスタ６０４を有する。モニター素子１０８ｓは、第１及び第２のトランジスタ６０３、６０４のゲート電極に接続されている。制御用トランジスタ１１５ｓのゲート電極は、第１のトランジスタ６０３のドレイン電極及び第２のトランジスタ６０４のドレイン電極に接続されている。
【００７６】
また、第１のｐチャネル型のトランジスタ６０１、６０３のソース電極の電位をＶｈとし、第２のｎチャネル型のトランジスタ６０２のソース電極の電位をＶｌとする。第２のトランジスタ６０４のソース電極はモニター素子１０８ｍのアノード電極１０８ａに接続されている。そして、モニター線１０９の電位、電位Ｖｈを図６（Ｂ）に示すように駆動させる。
【００７７】
まず、モニター線１０９の電位を飽和状態にさせ、その後、ＶｈをＨレベル（ＶＤＤ）とする。モニター素子１０８がショートしている場合、モニター素子１０８のアノード電極１０８ａの電位、つまりＡ点の電位は、モニター素子１０８ｍのカソード電極１０８ｃと、同程度にまで下がる。すると、第１及び第２のトランジスタ６０１、６０２のゲート電極には、低い電位、つまりＬレベルが入力され、ｎチャネル型である第２のトランジスタ６０２がオフとなり、ｐチャネル型である第１のトランジスタ６０１がオンとなる。そして、第１のトランジスタ６０１により電位Ｖｈの高電位側の電位ＶＤＤが制御用トランジスタ１１５ｍのゲート電極へ入力され、制御用トランジスタ１１５ｍはオフとなる。その結果、ショートしたモニター素子１０８ｍに、モニター線１０９からの電流は供給されない。
【００７８】
Ａ点の電位は、モニター素子１０８ｍのカソード電極１０８ｃと、同程度にまで下がるため、第２のトランジスタ６０４のソース電極にはＬレベルが入力される。第１のトランジスタ６０４のソース電位（Ａ点とほぼ同電位）が制御用トランジスタ１１５ｓのゲート電極へ入力され、制御用トランジスタ１１５ｓはオンとなる。その結果、第１のモニター素子１０８ｍがショートしても、第２のモニター素子１０８ｓがオンするため実効モニター素子数が変化せず、正常な発光素子の補正を行うことができる。
【００７９】
なお、第１のモニター素子１０８ｍが正常である場合には制御用トランジスタ１１５ｍがオンとなるように制御される。すなわち、アノード電極１０８ａの電位はモニター線１０９の電位Ｖｈの高電位側の電位ＶＤＤとほぼ同じとなるため、第２のトランジスタ６０２がオンとなる。その結果、低電位Ｖｌが制御用トランジスタ１１５ｍのゲート電極に印加されるためオンとなる。また、第２のトランジスタ６０２のソース電極の電位は電位Ｖｈの高電位側の電位ＶＤＤであるため、制御用トランジスタ１１５ｓのゲート電極にはＨレベル（ＶＤＤ）が入力される。よって第２のモニター素子１０８ｓはオフとなる。
【００８０】
図５に、あるインバーターの入力電位と出力電位の関係を示す。これより入力電位が何Ｖのときにｎチャネル型のトランジスタがオフし、ｐチャネル型のトランジスタがオンするのかを把握することができる。本実施の形態において、モニター素子がショートした際の陽極電位をインバーターへの入力電位（Ｖ）とした場合、出力電位（Ｖ）にＶｈからＨレベル（ＶＤＤ）が出力するように決定する。その結果、制御用トランジスタをオフすることが可能である。インバーターの入出力電位の関係はトランジスタサイズやｐチャネル型のトランジスタとｎチャネル型のトランジスタのサイズとなるＷ／Ｌ比（以下ｐｎ比と呼ぶ。）によって決まる。よって、設計者はトランジスタサイズやｐｎ比を目的にあうように設計することでインバーターを構成するｐチャネル型のトランジスタ及びｎチャネル型のトランジスタをオンまたはオフしやすくすることが可能である。
【００８１】
つまり、第１のモニター素子と第２のモニター素子が同時にオンしないようにするため、ｐチャネル型のトランジスタ６０１とトランジスタ６０３、ｎチャネル型のトランジスタ６０２とトランジスタ６０４のサイズを変えることができる。例えば、Ａ点がＬレベルに落ちたとき、ｐチャネル型のトランジスタ６０１が先にオンするようにトランジスタのサイズを設計すればよい。
【００８２】
（実施の形態５）
本実施の形態では、モニター素子がショートしたときに制御用トランジスタをオフとする上記とは別の回路構成及びその動作について説明する。実施の形態４で説明した動作と同じ動きをするものに関しては同符号を用いて説明は省略する。
【００８３】
図７に第１のスイッチング回路１１３ｍの構成を示す。第１のスイッチング回路１１３ｍはｐチャネル型の第１のトランジスタ７０１、第１のトランジスタにゲート電極が共通し、直列に接続されているｎチャネル型の第２のトランジスタ７０２、第２のトランジスタに直列に接続されているｎチャネル型の第３のトランジスタ７０３を有する。第３のトランジスタ７０３はゲートとドレインが同電位であることを特徴とする。第１の制御用トランジスタ１１５ｍのゲート電極は、第１のトランジスタ７０１のドレイン電極及び第２のトランジスタ７０２のドレイン電極に接続されている。
【００８４】
モニター素子１０８ｍがショートしている場合、モニター素子１０８ｍのアノード電極１０８ａの電位、つまりＡ点の電位は、モニター素子１０８ｍのカソード電極１０８ｃと同程度にまで下がる。すると、第１のトランジスタ７０１のゲート電極及び第２のトランジスタ７０２のゲート電極には、低い電位、つまりＬレベルが入力される。すると、ｎチャネル型である第２のトランジスタ７０２がオフとなり、ｐチャネル型である第１のトランジスタ７０１がオンとなる。そして、第１のトランジスタ７０１の電位Ｖｈの高電位側の電位ＶＤＤが制御用トランジスタ１１５ｍのゲート電極へ入力され、制御用トランジスタ１１５ｍはオフとなる。その結果、ショートしたモニター素子１０８ｍに、モニター線１０９からの電流は供給されない。
【００８５】
Ａ点の電位は、モニター素子１０８ｍのカソード電極１０８ｃと、同程度にまで下がるため、第２のトランジスタ６０４のソース電極にはＬレベルが入力される。第２のトランジスタ６０４のソース電位（Ａ点とほぼ同電位）が第２の制御用トランジスタ１１５ｓのゲート電極へ入力され、第２の制御用トランジスタ１１５ｓはオンとなる。その結果、第１のモニター素子１０８ｍがショートしても、第２のモニター素子１０８ｓのため実効モニター素子数が変化せず、正常な発光素子の補正を行うことができる。
【００８６】
第１のスイッチング回路１１３ｍは、第１のスイッチング回路１１３ｍの出力がｎチャネル型の第３のトランジスタ７０３により、Ｌレベルから第３のトランジスタ７０３のしきい値（Ｖｔｈ）分を持ち上がり、第１の制御用トランジスタ１１５ｍのゲートには、Ｖｌ＋Ｖｔｈの値が入力される。このとき、第１の制御用トランジスタ１１５ｍは、オンできるように、第１のスイッチング回路内のトランジスタを設計する必要がある。
【００８７】
また、第１のスイッチング回路１１３ｍと第２のスイッチング回路１１３ｓが異なる回路構成でもよい。この場合は、Ａ点の電圧が降下した際に、先に第１のスイッチング回路１１３ｍをオフすることができる構成とする。
【００８８】
なお、第１のモニター素子及び第２のモニター素子がどちらもショートせず、正常である場合には、第１のスイッチング回路により、第１の制御用トランジスタ１１５ｍがオンとなるように制御される。また、第２のスイッチング回路により、第２の制御用トランジスタはオフするように制御される。このとき、第１のモニター素子１０８ｍの陽極電位はモニター線１０９の高電位とほぼ同じとなるため、第２のトランジスタ７０２がオンとなる。その結果、Ｌレベルが第１の制御用トランジスタ１１５ｍのゲート電極に印加されるため、第１の制御用トランジスタ１１５ｍはオンとなる。一方、第２の制御用トランジスタ１１５ｍのゲート電極にはＨレベルが入力されているため、第２の制御用トランジスタ１１５ｍはオフとなる。
【００８９】
（実施の形態６）
本実施の形態では、画素回路及び構成の一例について説明する。
【００９０】
図８（Ａ）には、本発明の画素部に用いることのできる画素回路を示す。画素部１０１は、信号線Ｓｘ、走査線Ｇｙ、電源線Ｖｘがマトリックス状に設けられており、それらの交点には画素１０２が設けられている。画素１０２は、スイッチング用トランジスタ８０２、駆動用トランジスタ１１６、容量素子８０１、発光素子１０７を有する。
【００９１】
当該画素における接続関係を説明する。スイッチング用トランジスタ８０２は、信号線Ｓｘと、走査線Ｇｙとの交点に設けられ、スイッチング用トランジスタ８０２の一方の電極は信号線Ｓｘと、スイッチング用トランジスタ８０２のゲート電極は走査線Ｇｙと接続されている。駆動用トランジスタ１１６は、一方の電極が電源線Ｖｘに接続され、ゲート電極はスイッチング用トランジスタ８０２の他方の電極と接続されている。容量素子８０１は、駆動用トランジスタ１１６のゲート・ソース電極間電圧を保持するように設けられている。本実施の形態では、容量素子８０１は、その一方の電極はＶｘに、他方の電極は駆動用トランジスタ１１６のゲート電極に接続されている。なお、容量素子８０１は、駆動用トランジスタ１１６のゲート容量が大きく、リーク電流が少ない場合等は設ける必要がない。発光素子１０７は、駆動用トランジスタ１１６の他方の電極に接続されている。
【００９２】
このような画素の駆動方法について説明する。
【００９３】
まず、スイッチング用トランジスタ８０２がオンとなると、信号線Ｓｘからビデオ信号が入力される。ビデオ信号に基づき、容量素子８０１に電荷が蓄積される。容量素子８０１に蓄積された電荷が、駆動用トランジスタ１１６のゲート・ソース電極間電圧（Ｖｇｓ）を越えると、駆動用トランジスタ１１６がオンとなる。すると、発光素子１０７に電流が供給され、点灯する。このとき、駆動用トランジスタ１１６は、線形領域又は飽和領域で動作させることができる。飽和領域で動作させると、一定の電流を供給することができる。また線形領域で動作させると、低電圧で動作させることができ、低消費電力化を図ることができる。
【００９４】
以下に、タイミングチャートを用いて、画素の駆動方法について説明する。
【００９５】
図８（Ｂ）には、１秒間に６０フレームの画像の書き換えが行われる場合の１フレーム期間のタイミングチャートを示す。該タイミングチャートにおいて、縦軸は走査線Ｇ（１行目から最終行目）、横軸は時間を示している。
【００９６】
１フレーム期間はｍ（ｍは２以上の自然数）個のサブフレーム期間ＳＦ１、ＳＦ２、…、ＳＦｍを有し、ｍ個のサブフレーム期間ＳＦ１、ＳＦ２、…ＳＦｍは、それぞれ書き込み動作期間Ｔａ１、Ｔａ２、…、Ｔａｍと表示期間（点灯期間）Ｔｓ１、Ｔｓ２、…、Ｔｓｍと、逆方向電圧印加期間とを有する。本実施の形態では、図８（Ｂ）に示すように、１フレーム期間は、サブフレーム期間ＳＦ１、ＳＦ２、及びＳＦ３と、逆方向電圧印加期間（ＦＲＢ）とが設けられている。そして、各サブフレーム期間は、書き込み動作期間Ｔａ１〜Ｔａ３が順に行われ、それぞれ表示期間Ｔｓ１〜Ｔｓ３となる。
【００９７】
図８（Ｃ）に記載のタイミングチャートには、ある行（ｉ行目）に着目したときの、書き込み動作期間、表示期間、及び逆方向電圧印加期間について示す。書き込み動作期間、表示期間が交互に現れた後、逆方向電圧印加期間が現れる。この書き込み動作期間、及び表示期間を有する期間が、順方向電圧印加期間となる。
【００９８】
書き込み動作期間Ｔａは複数の動作期間に分けることができる。本実施の形態では、二つの動作期間に分け、一方で消去動作を行い、他方で書き込み動作を行う。このように消去動作と、書き込み動作を設けるため、ＷＥ（Ｗｒｉｔｅ  Ｅｒａｓｅ）信号が入力される。その他の消去動作及び書き込み動作や信号の詳細は、以下の実施の形態で説明する。
【００９９】
このように、オン期間、オフ期間、消去期間を設けるための制御は、走査線駆動回路や信号線駆動回路等の駆動回路によって行われる。
【０１００】
図９には、図８（Ａ）に示した画素回路のレイアウト例を示す。また図１５には、図９に示したＡ−Ｂ、Ｂ−Ｃの断面図例を示す。スイッチング用トランジスタ８０２、駆動用トランジスタ１１６を構成する半導体膜を形成する。その後、ゲート絶縁膜として機能する絶縁膜を介して、第１の導電膜を形成する。該導電膜は、スイッチング用トランジスタ８０２、駆動用トランジスタ１１６のゲート電極として用い、また走査線Ｇｙとして用いることができる。このとき、スイッチング用トランジスタ８０２は、ダブルゲート構造とするとよい。
【０１０１】
その後、層間絶縁膜として機能する絶縁膜を介して、第２の導電膜を形成する。該導電膜は、スイッチング用トランジスタ８０２、駆動用トランジスタ１１６のドレイン電極配線、及びソース電極配線として用い、また信号線Ｓｘ、電源線Ｖｘとしてもちいることができる。このとき、容量素子８０１は、第１の導電膜、層間絶縁膜として機能する絶縁膜、第２の導電膜の積層構造により形成することができる。駆動用トランジスタ１１６のゲート電極と、スイッチング用トランジスタの他方の電極とは、コンタクトホールを介して接続される。
【０１０２】
そして、画素に設けられた開口部には、画素電極１９を形成する。該画素電極は、駆動用トランジスタ１１６の他方の電極に接続されている。このとき、第２の導電膜と画素電極との間に絶縁膜等が設けられている場合、コンタクトホールを介して接続する必要がある。絶縁膜等が設けられていない場合、駆動用トランジスタ１１６の他方の電極に、画素電極が直接接続することができる。
【０１０３】
図９に示すようなレイアウトにおいて、高開口率を確保するため、領域４３０のように、第１の導電膜と、画素電極とが重なってしまうことがある。そのような領域４３０には、結合容量が生じてしまうことがある。この結合容量は不要な容量である。このような不要な容量は、本発明の駆動方法によって、除去することができる。
【０１０４】
絶縁基板１００上には、下地膜を介して、所定の形状に加工された半導体膜が設けられている。絶縁基板１００には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルサルフォン）に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。下地膜には、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。
【０１０５】
下地膜上に非晶質半導体膜を形成する。非晶質半導体膜の膜厚は２５〜１００ｎｍ（好ましくは３０〜６０ｎｍ）とする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。
【０１０６】
次に、必要に応じて非晶質半導体膜を結晶化し、結晶性半導体膜を形成する。結晶化する方法は、加熱炉、レーザ照射、若しくはランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを組み合わせて用いることができる。例えば、非晶質半導体膜に金属元素を添加し、加熱炉を用いた熱処理を行うことによって結晶性半導体膜を形成する。このように、金属元素を添加することにより、低温で結晶化できるため好ましい。
【０１０７】
このように形成された結晶性半導体膜を、所定の形状に加工（パターニング）する。所定の形状とは、図１５で示したように、スイッチング用トランジスタ８０２、駆動用トランジスタ１１６となる形状である。
【０１０８】
次いで、ゲート絶縁膜として機能する絶縁膜を形成する。該絶縁膜は、半導体膜を覆うように、厚さを１０〜１５０ｎｍ、好ましくは２０〜４０ｎｍとして形成される。例えば、酸化窒化珪素膜、酸化珪素膜等を用いることができ、単層構造または積層構造としてもよい。
【０１０９】
そしてゲート絶縁膜を介して、ゲート電極として機能する第１の導電膜を形成する。ゲート電極は、単層であっても積層であってもよいが、本実施の形態では導電膜２２ａ、２２ｂの積層構造をもちいる。各導電膜２２ａ、２２ｂは、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。本実施の形態では、導電膜２２ａとして膜厚１０〜５０ｎｍ、例えば３０ｎｍの窒化タンタル膜を形成し、導電膜２２ｂとして膜厚２００〜４００ｎｍ、例えば３７０ｎｍのタングステン膜を順次形成する。
【０１１０】
ゲート電極をマスクとして不純物元素を添加する。このとき、高濃度不純物領域に加えて、低濃度不純物領域を形成してもよい。これをＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造という。特に低濃度不純物領域がゲート電極と重なった構造をＧＯＬＤ（Ｇａｔｅ−ｄｒａｉｎ  Ｏｖｅｒｌａｐｐｅｄ  ＬＤＤ）構造という。特に、ｎチャネル型トランジスタは、低濃度不純物領域を有する構成とするとよい。
【０１１１】
この低濃度不純物領域に起因して、不要な容量が形成されてしまうこともある。そのため、ＬＤＤ構造やＧＯＬＤ構造を有するＴＦＴを用いて画素を形成する場合、本発明の駆動方法を用いると好適である。
【０１１２】
その後、層間絶縁膜３０として機能する絶縁膜２８、２９を形成する。絶縁膜２８は、窒素を有する絶縁膜であればよく、本実施の形態では、プラズマＣＶＤ法により１００ｎｍの窒化珪素膜を用いて形成する。また絶縁膜２９は、有機材料又は無機材料を用いて形成することができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構造され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも１種を有するポリマー材料、を出発原料として形成される。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２、．．．）等の酸素、又は窒素を有する絶縁膜を用いることができる。また、絶縁膜２９として、これら絶縁膜の積層構造を用いてもよい。特に、有機材料を用いて絶縁膜２９を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成するとよい。無機材料に、窒素を有する絶縁膜を用いると、Ｎａ等のアルカリイオンの侵入を防ぐことができ、好ましい。
【０１１３】
層間絶縁膜３０にコンタクトホールを形成する。そして、スイッチング用トランジスタ８０２、駆動用トランジスタ１１６のソース電極配線及びドレイン電極配線２４、信号線Ｓｘ、電源線Ｖｘとして機能する第２の導電膜を形成する。第２の導電膜は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）もしくはシリコン（Ｓｉ）の元素からなる膜又はこれらの元素を用いた合金膜を用いることができる。本実施の形態では、チタン膜と、窒化チタン膜と、チタンーアルミニウム合金膜と、チタン膜が、それぞれの膜厚を６０ｎｍ、４０ｎｍ、３００ｎｍ、１００ｎｍとして順に積層して、第２の導電膜を形成する。
【０１１４】
その後、第２の導電膜を覆うように絶縁膜３１を形成する。絶縁膜３１は、層間絶縁膜３０で示した材料を用いることができる。このように絶縁膜３１を設けることにより、開口率を高めることができる。
【０１１５】
そして、絶縁膜３１に設けられた開口部に画素電極（第１の電極ともいう）１９を形成する。該開口部において、画素電極の段差被覆性を高めるため、開口部端面に、複数の曲率半径を有するように丸みを帯びさせるとよい。画素電極１９には、透光性を有する材料として、インジウム錫酸化物（ＩＴＯ、ｉｎｄｉｕｍｕ  Ｔｉｎ  Ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、酸化インジウムに２〜２０％の酸化珪素（ＳｉＯ２）を混合したＩＴＯ−ＳｉＯｘ（ＩＴＳＯとも記す）、有機インジウム、有機スズ等を用いることもできる。また非透光性を有する材料として、銀（Ａｇ）以外にタンタル、タングステン、チタン、モリブデン、アルミニウム、銅から選ばれた元素、又は前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。このとき、有機材料を用いて絶縁膜３１を形成し、平坦性を高めると、画素電極形成面の平坦性が向上するため、均一な電圧を印加でき、さらには短絡を防止することができる。
【０１１６】
第１の導電膜と、画素電極とが重なってしまう領域４３０には、結合容量が生じてしまうことがある。この結合容量は不要な容量である。このような不要な容量は、本発明の駆動方法によって、除去することができる。
【０１１７】
その後、蒸着法、またはインクジェット法により電界発光層３３を形成する。電界発光層３３は、有機材料、又は無機材料を有し、電子注入層（ＥＩＬ）、電子輸送層（ＥＴＬ）、発光層（ＥＭＬ）、正孔輸送層（ＨＴＬ）、正孔注入層（ＨＩＬ）等を適宜組み合わせて構成される。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。また、電界発光層は上記積層構造に限定されない。
【０１１８】
そして、スパッタリング法、又は蒸着法により第２の電極３５を形成する。電界発光層（発光素子）の第１の電極（画素電極）１９、及び第２の電極３５は、画素構成により陽極又は陰極となる。
【０１１９】
陽極材料としては、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陽極材料の具体例としては、ＩＴＯ、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯの他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（ＴｉＮ）等を用いることができる。
【０１２０】
一方、陰極材料としては、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期表の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ２）の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）との積層により形成する。
【０１２１】
その後、第２の電極３５を覆って、保護膜を形成してもよい。保護膜としては、窒化珪素膜やＤＬＣ膜を用いることができる。
【０１２２】
このようにして、発光装置の画素を形成することができる。
【０１２３】
（実施の形態７）
本実施の形態では、上記実施の形態で示した画素回路を有するパネル全体の構成について説明する。
【０１２４】
図１２に示すように、本発明の発光装置は、上述した画素１０２がマトリクス状に複数配置された画素部１０１と、第１の走査線駆動回路４１と、第２の走査線駆動回路４２と、信号線駆動回路４３とを有する。第１の走査線駆動回路４１と第２の走査線駆動回路４２は、画素部１０１を挟んで対向するように配置するか、画素部１０１の上下左右の四方のうち一方に配置するとよい。
【０１２５】
信号線駆動回路４３は、パルス出力回路４４、ラッチ４５及び選択回路４６を有する。ラッチ４５は第１のラッチ４７と第２のラッチ４８を有する。選択回路４６は、スイッチング手段としてトランジスタ４９（以下ＴＦＴ４９と表記）と、アナログスイッチ５０とを有する。ＴＦＴ４９とアナログスイッチ５０は、信号線に対応して、各列に設けられている。加えて、本実施の形態では、ＷＥ信号の反転信号を生成するために、スイッチング回路５１が各列に設けられている。なおスイッチング回路５１は、外部からＷＥ信号の反転信号を供給する場合には設けなくてもよい。
【０１２６】
ＴＦＴ４９のゲート電極は選択信号線５２に接続し、一方の電極は信号線Ｓｘに接続し、他方の電極は電源５３に接続する。アナログスイッチ５０は、第２のラッチ４８と各信号線の間に設けられる。すなわち、アナログスイッチ５０の入力端子は第２のラッチ４８に接続し、出力端子は信号線に接続する。アナログスイッチ５０の２つの制御端子は、一方は選択信号線５２に接続し、他方はスイッチング回路５１を介して選択信号線５２に接続する。電源５３の電位は、画素が有する駆動用トランジスタ１１６をオフにする電位であり、駆動用トランジスタ１１６の極性がｎチャネル型の場合は電源５３の電位をＬレベルとし、駆動用トランジスタ１１６の極性がｐチャネル型の場合は電源５３の電位をＨレベルとする。
【０１２７】
第１の走査線駆動回路４１はパルス出力回路５４と選択回路５５を有する。第２の走査線駆動回路４２はパルス出力回路５６と選択回路５７を有する。パルス出力回路５４、５６には、それぞれスタートパルス（Ｇ１ＳＰ、Ｇ２ＳＰ）が入力される。またパルス出力回路５４、５６にはそれぞれクロックパルス（Ｇ１ＣＫ、Ｇ２ＣＫ）と、それの反転クロックパルス（Ｇ１ＣＫＢ、Ｇ２ＣＫＢ）が入力される。
【０１２８】
選択回路５５、５７は、選択信号線５２に接続する。但し、第２の走査線駆動回路４２が含む選択回路５７は、スイッチング回路５８を介して選択信号線５２に接続する。つまり、選択信号線５２を介して、選択回路５５、５７に入力されるＷＥ信号は、互いに反転した関係にある。
【０１２９】
選択回路５５、５７の各々はトライステートバッファを有する。トライステートバッファは、選択信号線５２から伝達される信号がＨレベルのときに動作状態となり、Ｌレベルのときにハイインピーダンス状態となる。
【０１３０】
信号線駆動回路４３が含むパルス出力回路４４、第１の走査線駆動回路４１が含むパルス出力回路５４、第２の走査線駆動回路４２が含むパルス出力回路５６は、複数のフリップフロップ回路からなるシフトレジスタやデコーダ回路を有する。パルス出力回路４４、５４、５６として、デコーダ回路を適用すれば、信号線又は走査線をランダムに選択することができる。信号線又は走査線をランダムに選択することができると、時間階調方式を適用した場合に生じる疑似輪郭の発生を抑制することができる。
【０１３１】
なお信号線駆動回路４３の構成は上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、第１の走査線駆動回路４１と第２の走査線駆動回路４２の構成も上記の記載に制約されず、レベルシフタやバッファを設けてもよい。また、信号線駆動回路４３、第１の走査線駆動回路４１、又は第２の走査線駆動回路４２は、それぞれ保護回路を有してもよい。
【０１３２】
また本発明において、保護回路を設けてもよい。保護回路は、複数の抵抗素子を有するように形成することができる。例えば複数の抵抗素子として、ｐチャネル型のトランジスタを用いることができる。保護回路は、信号線駆動回路４３、第１の走査線駆動回路４１、又は第２の走査線駆動回路４２にそれぞれ設けることができ、好ましくは、信号線駆動回路４３、第１の走査線駆動回路４１、又は第２の走査線駆動回路４２と画素部１０１との間に設けるとよい。このような保護回路により、静電気に起因した素子の経時劣化や破壊を抑制することができる。
【０１３３】
また本実施の形態において、発光装置は電源制御回路６３を有する。電源制御回路６３は、発光素子１０７に電源を供給する電源回路６１とコントローラ６２を有する。電源回路６１は、第１の電源１７を有し、第１の電源１７は駆動用トランジスタ１１６と電源線Ｖｘを介して発光素子１０７の画素電極に接続する。また、電源回路６１は、第２の電源１１７を有し、第２の電源１１７は対向電極に接続される電源線を介して、発光素子１０７に接続する。
【０１３４】
このような電源回路６１は、発光素子１０７に順方向電圧を印加して、発光素子１０７に電流を流して発光させるときは、第１の電源１７の電位が、第２の電源１１７の電位よりも高くなるように設定する。一方、発光素子１０７に逆方向電圧を印加するときは、第１の電源１７の電位が、第２の電源１１７の電位よりも低くなるように設定する。このような電源の設定は、コントローラ６２から電源回路６１に所定の信号を供給することにより、行うことができる。
【０１３５】
また本実施の形態において、発光装置は、モニター回路１０４と制御回路６５を有することを特徴とする。制御回路６５は定電流源１１１とバッファアンプ回路１１２を有する。また、モニター回路１０４は、モニター素子１０８、制御用トランジスタ１１５、スイッチング回路１１３を有する。
【０１３６】
制御回路６５は、モニター回路１０４の出力に基づき、電源電位を補正する信号を、電源制御回路６３に供給する。電源制御回路６３は、制御回路６５から供給される信号に基づき、画素部１０１に供給する電源電位を補正する。
【０１３７】
上記構成を有する本発明の発光装置は、温度変化や経時劣化に起因した電流値の変動を抑制して、信頼性を向上させることができる。さらに制御用トランジスタ１１５及びスイッチング回路１１３により、ショートしたモニター素子１０８に、定電流源１１１からの電流が流れることを防止でき、正確な電流値の変動を発光素子１０７へ供給することができる。
【０１３８】
（実施の形態８）
本実施の形態では、上記構成を有する本発明の発光装置の動作について図面を参照して説明する。
【０１３９】
まず、信号線駆動回路４３の動作について図１３（Ａ）を用いて説明する。パルス出力回路４４には、クロック信号（以下ＳＣＫと表記）、クロック反転信号（以下ＳＣＫＢと表記）及びスタートパルス（以下ＳＳＰと表記）が入力され、これらの信号のタイミングに従って、第１のラッチ４７にサンプリングパルスを出力する。データが入力される第１のラッチ４７は、サンプリングパルスが入力されるタイミングに従って、１列目から最終列目までビデオ信号を保持する。第２のラッチ４８は、ラッチパルスが入力されると、第１のラッチ４７に保持されていたビデオ信号を、一斉に第２のラッチ４８に転送する。
【０１４０】
ここで、選択信号線５２から伝達されるＷＥ信号がＬレベルのときを期間Ｔ１とし、ＷＥ信号がＨレベルのときを期間Ｔ２として、各期間における選択回路４６の動作について説明する。期間Ｔ１、Ｔ２は水平走査期間の半分の期間に相当し、期間Ｔ１を第１のサブゲート選択期間、期間Ｔ２を第２のサブゲート選択期間とよぶ。
【０１４１】
期間Ｔ１（第１のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＬレベルであり、トランジスタ４９はオン状態、アナログスイッチ５０は非導通状態となる。そうすると、複数の信号線Ｓ１〜Ｓｎは、各列に配置されたトランジスタ４９を介して、電源５３と電気的に接続する。つまり、複数の信号線Ｓｘは、電源５３と同電位になる。このとき、選択された画素１０２が有するスイッチング用トランジスタ８０２は、オンとなっており、当該スイッチング用トランジスタ８０２を介して、電源５３の電位が駆動用トランジスタ１１６のゲート電極に伝達される。そうすると、駆動用トランジスタ１１６はオフ状態となり、発光素子１０７が有する両電極間には電流が流れず非発光となる。このように、信号線Ｓｘに入力されるビデオ信号の状態に関係なく、電源５３の電位が駆動用トランジスタ１１６のゲート電極に伝達されて、当該スイッチング用トランジスタ８０２がオフ状態になり、発光素子１０７が強制的に非発光となる動作が消去動作である。
【０１４２】
期間Ｔ２（第２のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＨレベルであり、トランジスタ４９はオフ状態、アナログスイッチ５０は導通状態となる。そうすると、第２のラッチ４８に保持されたビデオ信号は、１行分が同時に各信号線Ｓｘに伝達される。このとき、画素１０２が含むスイッチング用トランジスタ８０２はオンとなり、当該スイッチング用トランジスタ８０２を介して、ビデオ信号が駆動用トランジスタ１１６のゲート電極に伝達される。そうすると、入力されたビデオ信号に従って、駆動用トランジスタ１１６はオン又はオフとなり、発光素子１０７が有する第１及び第２の電極は、互いに異なる電位又は同電位となる。より詳しくは、駆動用トランジスタ１１６がオンとなると、発光素子１０７が有する第１及び第２の電極は互いに異なる電位となり、発光素子１０７に電流が流れる。すると、発光素子１０７は点灯する。なお発光素子１０７に流れる電流は、駆動用トランジスタ１１６のソース電極とドレイン電極間に流れる電流と同じである。
【０１４３】
一方、駆動用トランジスタ１１６がオフとなると、発光素子１０７が有する第１及び第２の電極は同電位となり、発光素子１０７に電流は流れない。すなわち、発光素子１０７は非発光となる。このように、ビデオ信号に従って、駆動用トランジスタ１１６がオン状態又はオフ状態になり、発光素子１０７が有する第１及び第２の電極の電位が互いに異なる電位又は同電位となる動作が書き込み動作である。
【０１４４】
次に、第１の走査線駆動回路４１、第２の走査線駆動回路４２の動作について説明する。パルス出力回路５４には、Ｇ１ＣＫ、Ｇ１ＣＫＢ、Ｇ１ＳＰが入力され、これらの信号のタイミングに従って、選択回路５５に順次パルスを出力する。パルス出力回路５６には、Ｇ２ＣＫ、Ｇ２ＣＫＢ、Ｇ２ＳＰが入力され、これらの信号のタイミングに従って、選択回路５７に順次パルスを出力する。図１３（Ｂ）には、ｉ行目、ｊ行目、ｋ行目、ｐ行目（ｉ、ｊ、ｋ、ｐは自然数、１≦ｉ、ｊ、ｋ、ｐ≦ｎ）の各列の選択回路５５、５７に供給されるパルスの電位を示す。
【０１４５】
ここで、信号線駆動回路４３の動作の説明と同様に、選択信号線５２から伝達されるＷＥ信号がＬレベルのときを期間Ｔ１とし、ＷＥ信号がＨレベルのときを期間Ｔ２として、各期間における第１の走査線駆動回路４１が含む選択回路５５と、第２の走査線駆動回路４２が含む選択回路５７の動作について説明する。なお、図１３（Ｂ）のタイミングチャートでは、第１の走査線駆動回路４１から信号が伝達されたゲート線Ｇｙ（ｙは自然数、１≦ｙ≦ｎ）の電位をＶＧｙ（４１）と表記し、第２の走査線駆動回路４２から信号が伝達されたゲート線の電位をＶＧｙ（４２）と表記する。そして、ＶＧｙ（４１）とＶＧｙ（４２）は、同じ走査線Ｇｙにより供給することができる。
【０１４６】
期間Ｔ１（第１のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＬレベルである。そうすると、第１の走査線駆動回路４１が含む選択回路５５には、ＬレベルのＷＥ信号が入力され、選択回路５５は不定状態となる。一方、第２の走査線駆動回路４２が含む選択回路５７には、ＷＥ信号が反転したＨレベルの信号が入力され、選択回路５７は動作状態となる。つまり、選択回路５７はＨレベルの信号（行選択信号）をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。すなわち、第２の走査線駆動回路４２によりｉ行目のゲート線Ｇｉが選択される。その結果、画素１０２が含むスイッチング用トランジスタ８０２はオン状態となる。そして、信号線駆動回路４３が含む電源５３の電位が駆動用トランジスタ１１６のゲート電極に伝達され、駆動用トランジスタ１１６はオフ状態となり、発光素子１０７の両電極の電位は同電位となる。すなわち、この期間では、発光素子１０７が非発光となる消去動作が行われる。
【０１４７】
期間Ｔ２（第２のサブゲート選択期間）において、選択信号線５２から伝達されるＷＥ信号はＨレベルである。そうすると、第１の走査線駆動回路４１が含む選択回路５５には、ＨレベルのＷＥ信号が入力され、選択回路５５は動作状態となる。つまり、選択回路５５はＨレベルの信号をｉ行目のゲート線Ｇｉに伝達し、ゲート線ＧｉはＨレベルの信号と同電位となる。つまり、第１の走査線駆動回路４１により、ｉ行目のゲート線Ｇｉが選択される。その結果、画素１０２が含むスイッチング用トランジスタ８０２はオン状態となる。そして、信号線駆動回路４３が含む第２のラッチ４８からビデオ信号が駆動用トランジスタ１１６のゲート電極に伝達され、駆動用トランジスタ１１６はオン状態又はオフ状態となり、発光素子１０７が含む２つの電極の電位は、互いに異なる電位又は同電位となる。つまり、この期間では、発光素子１０７は発光又は非発光となる書き込み動作が行われる。一方、第２の走査線駆動回路４２が含む選択回路５７には、Ｌレベルの信号が入力され、不定状態となる。
【０１４８】
このように、ゲート線Ｇｙは、期間Ｔ１（第１のサブゲート選択期間）において第２の走査線駆動回路４２により選択され、期間Ｔ２（第２のサブゲート選択期間）において第２の走査線駆動回路４２により選択される。すなわち、ゲート線は、第１の走査線駆動回路４１と第２の走査線駆動回路４２により、相補的に制御される。そして、第１及び第２のサブゲート選択期間において、一方で消去動作を行って、他方で書き込み動作を行う。
【０１４９】
なお第１の走査線駆動回路４１がｉ行目のゲート線Ｇｉを選択する期間では、第２の走査線駆動回路４２は動作していない状態（選択回路５７が不定状態）、又はｉ行目を除く他の行のゲート線に行選択信号を伝達する。同様に、第２の走査線駆動回路４２がｉ行目のゲート線Ｇｉに行選択信号を伝達する期間は、第１の走査線駆動回路４１は不定状態、又はｉ行目を除く他の行のゲート線に行選択信号を伝達する。
【０１５０】
また上記のような動作を行う本発明は、発光素子１０７を強制的にオフにすることができるために、デューティ比の向上を実現する。さらに、発光素子１０７を強制的にオフにすることができるにも関わらず、容量素子８０１の電荷を放電するＴＦＴを設ける必要がないために、高開口率を実現する。高開口率を実現すると、光を発する面積の増加に伴って、発光素子の輝度を下げることができる。つまり、駆動電圧を下げることができるため、消費電力を削減することができる。
【０１５１】
なお、本発明は、ゲート選択期間を２分割する上記の形態に制約されない。ゲート選択期間を３つ以上に分割してもよい。
【０１５２】
（実施の形態９）
本実施の形態では、本発明の駆動方法を適用できる画素構成を例示する。なお、図８（Ａ）で示した構成と重複する説明は省略する。
【０１５３】
図１０（Ａ）には、図８（Ａ）に示した画素構成に加え、容量素子８０１の両端に第３のトランジスタ２５が設けられていることを特徴とした画素構成を示す。第３のトランジスタ２５は、所定の期間で、容量素子８０１に蓄積された電荷を放電する機能を有する。この第３のトランジスタ２５を消去用トランジスタとも表記する。所定の期間は、第３のトランジスタ２５のゲート電極が接続されている消去用走査線Ｒｙによって制御される。
【０１５４】
例えば、複数のサブフレーム期間を設ける場合、短いサブフレーム期間において、第３のトランジスタ２５により容量素子８０１の電荷を放電する。その結果、デューティ比を向上させることができる。
【０１５５】
図１０（Ｂ）には、図８に示した画素構成に加え、駆動用トランジスタ１１６と発光素子１０７との間に、第４のトランジスタ３６が設けられていることを特徴とした画素構成を示す。第４のトランジスタ３６のゲート電極には、固定電位となっている第２の電源線Ｖａｘが接続されている。そのため、発光素子１０７へ供給される電流は、駆動用トランジスタ１１６や第４のトランジスタ３６のゲート・ソース電極間電圧によらず、一定とすることができる。この第４のトランジスタ３６を、電流制御用トランジスタとも表記する。
【０１５６】
図１０（Ｃ）には、図１０（Ｂ）と異なり、固定電位となっている第２の電源線Ｖａｘが、走査線Ｇｙと並行に設けられていることを特徴とした画素構成を示す。
【０１５７】
また図１０（Ｄ）には、図１０（Ｂ）（Ｃ）と異なり、固定電位となっている、第４のトランジスタ３６のゲート電極が、駆動用トランジスタ１１６のゲート電極に接続されていることを特徴とした画素構成である。図１０（Ｄ）のように、新たに電源線を設けることがない画素構成では、開口率を維持することができる。
【０１５８】
図１１には、図１０（Ｂ）に示した画素構成に加え、消去用トランジスタ２５を設けたことを特徴とした画素構成を示す。消去用トランジスタ２５により、容量素子８０１の電荷を放電することができる。勿論、図１０（Ｃ）又は図１０（Ｄ）に示した画素構成に加えて、消去用トランジスタを設けることも可能である。
【０１５９】
すなわち、本発明は、画素構成に限定されることなく適用することが可能である。
【０１６０】
（実施の形態１０）
本発明は、定電流駆動を行う発光装置にも適用することができる。本実施の形態では、モニター素子１０８を用いて経時変化の度合いを検出する場合であって、この検出結果を基に、ビデオ信号又は電源電位を補正することで、発光素子の経時変化を補償する場合について説明する。
【０１６１】
本実施の形態は、第１及び第２のモニター素子を設ける。第１のモニター素子には第１の定電流源から一定の電流が供給され、第２のモニター素子には第２の定電流源から一定の電流が供給される。第１の定電流源から供給される電流値と、第２の定電流源から供給される電流値を変えることで、第１及び第２のモニター素子に流れる総電流量は異なる。そうすると、第１及び第２のモニター素子の間には経時変化の違いが生じる。
【０１６２】
第１及び第２のモニター素子は演算回路に接続しており、当該演算回路では、第１のモニター素子と、第２のモニター素子との電位の差を算出する。演算回路で算出された電圧値は、ビデオ信号発生回路に供給される。ビデオ信号発生回路では、演算回路から供給される電圧値を基に、各画素に供給するビデオ信号を補正する。上記構成により、発光素子の経時変化を補償することができる。
【０１６３】
なお、各モニター素子と、発光素子の間には、バッファアンプ回路などの電位の変動を防止する回路を設けるとよい。
【０１６４】
なお本実施の形態において、定電流駆動を行う構成を有する画素としては、例えば、カレントミラー回路を用いた画素等がある。
【０１６５】
（実施の形態１１）
本発明は、パッシブマトリクス型の発光装置に適用することができる。パッシブマトリクス型の発光装置は、基板上に形成された画素部、該画素部の周辺に配置されたカラム信号線駆動回路、ロウ信号線駆動回路、上記の駆動回路を制御するコントローラを有する。画素部は、列方向に配置された各カラム信号線、行方向に配置されたロウ信号線、及びマトリクス状に配置された複数の発光素子を有する。この画素部が形成された基板上には、モニター回路１０４を設けることができる。
【０１６６】
本実施の形態の発光装置では、モニター回路１０４を用いて、カラム信号線駆動回路に入力される画像データ、又は定電圧源から発生される電圧を、温度変化及び経時変化に応じて補正することができ、温度変化及び経時変化の両者に起因する影響が低減された発光装置を提供することができる。
【０１６７】
（実施の形態１２）
発光素子を含む画素部を備えた電子機器として、テレビジョン装置（単にテレビ、又はテレビジョン受信機ともよぶ）、デジタルカメラ、デジタルビデオカメラなどのカメラ、携帯電話装置（単に携帯電話機、携帯電話ともよぶ）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図１４を参照して説明する。
【０１６８】
図１４（Ａ）に示す携帯情報端末機器は、本体９２０１、表示部９２０２等を含んでいる。表示部９２０２は、本発明の発光装置を適用することができる。すなわち、モニター素子を用いて発光素子に与える電源電位を補正する本発明により、温度変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制した携帯情報端末機器を提供することができる。
【０１６９】
図１４（Ｂ）に示すデジタルビデオカメラは、表示部９７０１、表示部９７０２等を含んでいる。表示部９７０１は本発明の発光装置を適用することができる。モニター素子を用いて発光素子に与える電源電位を補正する本発明により、温度変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制したデジタルビデオカメラを提供することができる。
【０１７０】
図１４（Ｃ）に示す携帯電話機は、本体９１０１、表示部９１０２等を含んでいる。表示部９１０２は、本発明の発光装置を適用することができる。モニター素子を用いて発光素子に与える電源電位を補正する本発明により、温度変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制した携帯電話機を提供することができる。
【０１７１】
図１４（Ｄ）に示す携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含んでいる。表示部９３０２は、本発明の発光装置を適用することができる。モニター素子を用いて発光素子に与える電源電位を補正する本発明により、温度変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制した携帯型のテレビジョン装置を提供することができる。またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの（例えば４０インチ以上）まで、幅広いものに、本発明の発光装置を適用することができる。
【０１７２】
図１４（Ｅ）に示す携帯型のコンピュータは、本体９４０１、表示部９４０２等を含んでいる。表示部９４０２は、本発明の発光装置を適用することができる。モニター素子を用いて発光素子に与える電源電位を補正する本発明により、温度変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制した携帯型のコンピュータを提供することができる。
【０１７３】
図１４（Ｆ）に示すテレビジョン装置は、本体９５０１、表示部９５０２等を含んでいる。表示部９５０２は、本発明の発光装置を適用することができる。モニター素子を用いて発光素子に与える電源電位を補正する本発明により、温度変化と経時変化に起因した、発光素子の電流値の変動による影響を抑制したテレビジョン装置を提供することができる。
【図面の簡単な説明】
【０１７４】
【図１】本発明の発光装置を示した図である。
【図２】本発明のモニター画素回路及びタイミングチャートを示した図である。
【図３】本発明のモニター画素回路を示した図である。
【図４】本発明のモニター画素回路を示した図である。
【図５】インバーター特性を示した図である。
【図６】本発明のモニター画素回路及びタイミングチャートを示した図である。
【図７】本発明のモニター画素回路を示した図である。
【図８】本発明の画素回路及びタイミングチャートを示した図である。
【図９】本発明の画素回路のレイアウトを示した図である。
【図１０】本発明の画素回路を示した図である。
【図１１】本発明の画素回路を示した図である。
【図１２】本発明の発光装置の構成図である。
【図１３】本発明の発光装置のタイミングチャートを示した図である。
【図１４】本発明を搭載した電子機器を示した図である。
【図１５】本発明の画素回路の断面図を示した図である。
【符号の説明】
【０１７５】
１７    電源
１９    画素電極
２４    ドレイン電極配線
２５    消去用トランジスタ
２８    絶縁膜
２９    絶縁膜
３０    層間絶縁膜
３１    絶縁膜
３３    電界発光層
３５    電極
３６    トランジスタ
４１    走査線駆動回路
４２    走査線駆動回路
４３    信号線駆動回路
４４    パルス出力回路
４５    ラッチ
４６    選択回路
４７    ラッチ
４８    ラッチ
４９    ＴＦＴ
５０    アナログスイッチ
５１    スイッチング回路
５２    選択信号線
５３    電源
５４    パルス出力回路
５５    選択回路
５６    パルス出力回路
５７    選択回路
５８    スイッチング回路
６１    電源回路
６２    コントローラ
６３    電源制御回路
６５    制御回路
１００    絶縁基板
１０１    画素部
１０２    画素
１０３    モニター用領域
１０４    モニター回路
１０５    信号線駆動回路
１０６    走査線駆動回路
１０７    発光素子
１０８    モニター素子
１０９    モニター線
１１１    定電流源
１１２    バッファアンプ回路
１１３    スイッチング回路
１１５    制御用トランジスタ
１１６    駆動用トランジスタ
１１７    電源
２００    膜厚
２２ａ    導電膜
２２ｂ    導電膜
３０１    トランジスタ
３０２    トランジスタ
４３０    領域
６０１    トランジスタ
６０２    トランジスタ
６０３    トランジスタ
６０４    トランジスタ
７０１    トランジスタ
７０２    トランジスタ
７０３    トランジスタ
８０１    容量素子
８０２    スイッチング用トランジスタ
１０８ａ    アノード電極
１０８ｃ    カソード電極
１０８ｍ    モニター素子
１０８ｓ    モニター素子
１１３ｍ    スイッチング回路
１１３ｓ    スイッチング回路
１１５ｍ    制御用トランジスタ
１１５ｓ    制御用トランジスタ
９１０１    本体
９１０２    表示部
９２０１    本体
９２０２    表示部
９３０１    本体
９３０２    表示部
９４０１    本体
９４０２    表示部
９５０１    本体
９５０２    表示部
９７０１    表示部
９７０２    表示部
【図１】
2007199693.tif 000003
【図２】
2007199693.tif 000004
【図３】
2007199693.tif 000005
【図４】
2007199693.tif 000006
【図５】
2007199693.tif 000007
【図６】
2007199693.tif 000008
【図７】
2007199693.tif 000009
【図８】
2007199693.tif 000010
【図９】
2007199693.tif 000011
【図１０】
2007199693.tif 000012
【図１１】
2007199693.tif 000013
【図１２】
2007199693.tif 000014
【図１３】
2007199693.tif 000015
【図１４】
2007199693.tif 000016
【図１５】
2007199693.tif 000017