(57)【要約】      （修正有）【課題】複数の伝送装置を並列に用いた大容量データ伝送系におけるスキュー管理等の課題をクリアする。【解決手段】大容量データ生成系と、データ送信制御部またはデータ受信制御部またはその両方から構成されるデータ伝送装置と、伝送データを処理する装置から構成される半導体製造装置であって、同期信号源と、同期信号源から発生した基準パルス信号を第１の基準信号としてデータ伝送装置（１）から（ｎ）まで通過させ、当該信号を第２の基準信号としてデータ伝送装置（ｎ）から（１）まで返送するリング状の同期信号伝送手段と、各データ伝送装置において第１の基準信号を取り込んでから第２の基準信号を取り込むまでの差分時間をカウントする計測部と、データ伝送装置（ｎ）から（１）まで通過する信号について各伝送装置の計測部で計測したカウント値でタイミング調整し、各伝送装置における当該信号のタイミングを整列する遅延部と、を具備する。【選択図】  図１
2007081781.tif 000002
【特許請求の範囲】
【請求項１】
大容量データ生成系と、該大容量データ生成系で生成されたデータを並列に伝送する複数のデータ伝送装置（１）〜（ｎ）と、該複数のデータ伝送装置（１）〜（ｎ）で伝送されたデータを処理する処理装置とを有して構成される半導体製造装置であって、
同期信号源と、
同期信号源から発生した基準パルス信号を第１の基準信号として前記データ伝送装置（ｎ）から前記データ伝送装置（１）まで通過させ、前記基準パルス信号を第２の基準信号として前記データ伝送装置（１）から前記データ伝送装置（ｎ）まで返送するリング状の同期信号伝送手段と、
前記各データ伝送装置において前記第１の基準信号を取り込んでから前記第２の基準信号を取り込むまでの差分時間を計測する計測部と、
前記データ伝送装置（ｎ）から前記データ伝送装置（１）まで通過する第３の基準信号について前記各データ伝送装置の計測部で計測した計測値に基づいてタイミング調整し、前記各データ伝送装置における前記第３の基準信号の発火のタイミングを整列する遅延部と、を具備することを特徴とする半導体製造装置。
【請求項２】
前記データ伝送装置間において前記遅延部から得られる整列されたタイミング信号に基づいて同期データ伝送を行うように構成したことを特徴とする請求項１記載の半導体製造装置。
【請求項３】
前記各データ伝送装置において、前記計測部で計測した計測値を保存する手段または前記計測部で計測した計測値を外部から参照し、書き換えるための手段を有することを特徴とする請求項１記載の半導体製造装置。
【請求項４】
前記各データ伝送装置は送信側データ伝送装置で構成したことを特徴とする請求項１記載の半導体製造装置。
【請求項５】
前記各送信側データ伝送装置において、前記遅延部から得られる整列されたタイミング信号に基づいて出力されるデータの出力タイミングを整列するように構成したことを特徴とする請求項４記載の半導体製造装置。
【請求項６】
前記各送信側データ伝送装置において、前記遅延部から得られる整列されたタイミング信号に基づいて出力されるデータに同期用のフラグを付加するフラグ付加部を有することを特徴とする請求項４記載の半導体製造装置。
【請求項７】
前記各送信側データ伝送装置において、送信側へのスループット調整要求に対して前記複数の送信側データ伝送装置が連携して前記遅延部から得られる整列されたタイミング信号に基づいてスループット調整処理を行うスループット調整処理部を有することを特徴とする請求項４記載の半導体製造装置。
【請求項８】
前記大容量データ生成系のクロック信号と、前記各送信側データ伝送装置の計測部及び遅延部の同期系のクロック信号とが共通であることを特徴とする請求項４記載の半導体製造装置。
【請求項９】
前記大容量データ生成系のクロック信号と、前記各送信側データ伝送装置の計測部及び遅延部の同期系のクロック信号とが別であることを特徴とする請求項４記載の半導体製造装置。
【請求項１０】
前記各データ伝送装置は受信側データ伝送装置で構成したことを特徴とする請求項１記載の半導体製造装置。
【請求項１１】
前記各受信側データ伝送装置において、前記遅延部から得られる整列されたタイミング信号に基づいて受信したデータの出力タイミングを整列するように構成したことを特徴とする請求項１０記載の半導体製造装置。
【請求項１２】
大容量データ生成系と、該大容量データ生成系で生成されたデータを並列に伝送する複数の送信側データ伝送装置（１）〜（ｎ）と、該複数の送信側データ伝送装置（１）〜（ｎ）の各々から出力されるデータを受信して並列に伝送する複数の受信側データ伝送装置（１）〜（ｎ）と、該複数の受信側データ伝送装置（１）〜（ｎ）の各々から伝送されたデータを処理する処理装置とを有して構成される半導体製造装置であって、
前記複数の送信側データ伝送装置（１）〜（ｎ）及び前記複数の受信側データ伝送装置（１）〜（ｎ）は、
同期信号源と、
同期信号源から発生した基準パルス信号を第１の基準信号として前記データ伝送装置（ｎ）から前記データ伝送装置（１）まで通過させ、前記基準パルス信号を第２の基準信号として前記データ伝送装置（１）から前記データ伝送装置（ｎ）まで返送するリング状の同期信号伝送手段と、
前記各データ伝送装置において前記第１の基準信号を取り込んでから前記第２の基準信号を取り込むまでの差分時間を計測する計測部と、
前記データ伝送装置（ｎ）から前記データ伝送装置（１）まで通過する第３の基準信号について前記各データ伝送装置の計測部で計測した計測値に基づいてタイミング調整し、前記各データ伝送装置における前記第３の基準信号の発火のタイミングを整列する遅延部とを具備することを特徴とする半導体製造装置。
【請求項１３】
前記各送信側データ伝送装置において、前記遅延部から得られる整列されたタイミング信号に基づいて出力されるデータの出力タイミングを整列するように構成し、
前記各受信側データ伝送装置において、前記遅延部から得られる整列されたタイミング信号に基づいて受信したデータの出力タイミングを整列するように構成したことを特徴とする請求項１２記載の半導体製造装置。
【請求項１４】
前記各送信側データ伝送装置において、前記遅延部から得られる整列されたタイミング信号に基づいて出力されるデータに同期用のフラグを付加するフラグ付加部を有し、
前記各受信側データ伝送装置において、前記遅延部から得られる整列されたタイミング信号に基づいて受信したデータの出力タイミングを整列するように構成したことを特徴とする請求項１２記載の半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造装置における、データ伝送装置、データ伝送方式に関する。
【背景技術】
【０００２】
今日の半導体集積回路装置の微細化、基板配線の高密度化等により、半導体ウェハ上に形成される回路パターンは急速に微細化している。これに伴い、ウェハ外観検査装置、走査型電子顕微鏡などに代表される半導体検査装置や、電子ビーム描画装置では、要求される画像処理能力が年々増大してきており、これにともない、画像データの伝送容量は増大し、データ転送速度はより高速なものが望まれる。例えば、特開２００２−２２３２０３号公報（特許文献４）には、ウェハ外観検査装置、走査型電子顕微鏡などに代表される装置において、膨大な量の画像データを送信器から受信器にシリアル伝送することが記載されている。また、従来の半導体製造装置における画像処理装置においては、単一の画像処理用演算プロセッサから並列プロセッサ化が進んでいる。例えば、特開平５−３２４５８３号公報(特許文献１)、特開平７−３３４４６９号公報（特許文献２）、特開平１０−２７６３２３号公報（特許文献３）等に記述されている。上記特許文献１、３に代表される並列プロセッサ形の画像処理装置は、汎用的な並列コンピュータ同様、共通バスにより画像データ取得部位から並列化した各演算プロセッサへと演算プロセッサ間の画像データの供給を行なう構成となっている。これら並列プロセッサ化と画像データの並列シリアル伝送を組み合わせた半導体ウェハ外観検査装置が特開２００５−４３１０号公報（特許文献５）に記載されている。並列データ伝送におけるデータの同期化に関して、特許文献５では、送信側シリアル伝送装置のデータ伝送クロックを単一のクロック発信源から分配する事で、データのずれをシリアル送受信に関わるデータのずれの範囲内にのみ収め、システム全体のデータ同期を、システム全体に分配した周期の大きいクロック信号にて同期化をはかるシステムについて記載している。また、特開平７−１３５５７８公報（特許文献６）には、単一のデータを複数に分割し、並列のデータ伝送系で伝送する場合に、複数の送信側データ入力部それぞれに対し、マスタとなる同期信号管理部から同じタイミングで同期信号の入力を指示し、データ伝送後のそれぞれの受信処理部から発生する同期信号受信タイミングを、マスタとなる同期信号管理部において一括して管理し合わせ込むことでデータの同期化を行なうデータ同期方式について記述している。シリアルデータを並列で複数本伝送する場合に、伝送シリアルデータを各伝送路間で同期化する方法が、「RocketIO Transceiver User Guide」（非特許文献１）に記載されている。送信側ＬＳＩ内のシリアルデータ送信制御部内にて、並列伝送データのそれぞれに同じタイミングで同期用の特殊文字を埋め込み、受信側ＬＳＩ内のシリアルデータ受信制御部内にて、同期用特殊文字の受信タイミングを整列し、出力する記載がある。
【０００３】
【特許文献１】特開平５−３２４５８３号公報
【特許文献２】特開平７−３３４４６９号公報
【特許文献３】特開平１０−２７６３２３号公報
【特許文献４】特開２００２−２２３２０３号公報
【特許文献５】特開２００５−４３１０号公報
【特許文献６】特開平７−１３５５７８公報
【非特許文献１】「RocketIO Transceiver User Guide」Xilinx Inc.http://www.xilinx.co.jp/bvdocs/userguides/ug024.pdf
【発明の開示】
【発明が解決しようとする課題】
【０００４】
高速かつ大容量な画像データを伝送するために、高速シリアルデータ伝送装置を用い、同時に、そのシリアルデータ伝送装置を複数用い、伝送路を並列化して、伝送路容量を上げるという方法を用いるのは一般的である。高速のシリアルデータ伝送を達成するため、シリアル伝送系クロックは、個々のデータ伝送装置において独立した発振器を設置する。ここで生じる課題は、データ生成系で用いている共通のクロックから、高速シリアル伝送系クロックへ変換を行なわなければならないため、データにクロック同期化時のずれが発生するというものである。また、個々のデータ伝送装置において独立したシリアル伝送系クロックの偏差により、長期間シリアル伝送を行なった場合、個々のデータ伝送装置間において、データのずれが増大するという課題も存在する。
【０００５】
これらシリアル伝送系の、並列データ伝送におけるずれを直す公知例としては、Xilinx社製のVirtex-II Pro FPGAに搭載されている、複数シリアルレーンのデータボンディング技術が挙げられる。しかし、本技術は、チップ内での同期なので、１サイクルもしくは数サイクルの範囲内でのずれの補正という条件が存在し、また、並列数に制約が存在する。
【０００６】
その他並列データ伝送に置けるずれを直す公知例としては、シリアル伝送系クロックを装置全体に渡す方法もある。しかし、波形品質やジッタ等の問題から、これを実現する為には相当高度な作業が要求される。その他としては、伝送装置間に同期用の信号を分配し、受信データの待ち合わせを行なう方法もある。しかし実際には、伝送装置間の遅延量は装置の状態、例えば温度や電源の影響により変化するため、単純な同期信号の分配のみではデータの同期は容易には実現できない。
【０００７】
本発明の目的は、大容量のデータを複数のデータ伝送装置を用いて伝送する装置において、データのずれを同期化するための上記のデータスキュー管理の課題や大量のバッファを用意するためのハードウェアコスト的な課題を解決し、自由度の高い、低コストなデータ伝送装置及びデータ伝送方式を実現することで、データ同期制御を簡略化し、装置コストを低く抑えた半導体製造装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、ウェハ表面等を撮像するイメージセンサや、半導体ウェハ表面のパターンを生成するワークステーション等の大容量データ生成系と、データ送信制御部またはデータ受信制御部またはその両方から構成されるデータ伝送装置と、伝送されたデータを処理する処理装置とを備えて構成される半導体製造装置であって、同期信号源と、同期信号源から発生した基準パルス信号をデータ伝送装置（ｎ）からデータ伝送装置（１）まで通過させ（これを第１の基準信号と呼ぶ）、前記基準パルス信号をデータ伝送装置（１）からデータ伝送装置（ｎ）まで返送（これを第２の基準信号と呼ぶ）するリング状の同期信号伝送手段と、各データ伝送装置において第１の基準信号を取り込んでから第２の基準信号を取り込むまでの差分時間を計測（カウント）する計測部と、データ伝送装置（ｎ）からデータ伝送装置（１）まで通過する第３の基準信号について各データ伝送装置の計測部で計測した計測値でタイミング調整し、各データ伝送装置における第３の基準信号（データ整列用基準信号に相応する）のタイミングを整列する遅延部と、を具備することを特徴とする。
【０００９】
また、本発明は、前記半導体製造装置において、複数の送信側データ伝送装置にてデータ出力タイミングの整列を行なうことを特徴とする。
【００１０】
また、本発明は、前記半導体製造装置において、複数の送信側データ伝送装置から出力するデータに対し、後に伝送データタイミングの整列を行なうことを目的として、整列されたタイミングで同期用のフレームをデータに付加することを特徴とする。
【００１１】
また、本発明は、前記半導体製造装置において、複数の受信側データ伝送装置にて受信したデータのタイミングを整列することを特徴とする。
【００１２】
また、本発明は、前記半導体製造装置において、複数の送信側データ伝送装置にてデータ出力タイミングの整列を行なう特徴か、複数の送信側データ伝送装置から出力するデータに対し、後に伝送データタイミングの整列を行なうことを目的として、整列されたタイミングで同期用のフレームをデータに付加する特徴を持っていて、かつ、複数の受信側データ伝送装置にてデータのタイミングを整列することを特徴とする。
【００１３】
また、本発明は、前記半導体製造装置において、前記複数のデータ伝送装置を用い、大容量の並列装置間同期データ伝送を行なうデータ伝送方式を特徴とする。
【００１４】
また、本発明は、前記半導体製造装置において、各データ伝送装置の計測部で計測した計測値を各伝送装置内に保存する手段、または該計測値を外部から参照したり、書き換えるための手段、例えばレジスタを持つことを特徴とする。
【００１５】
また、本発明は、前記半導体製造装置において、例えばある受信側データ伝送装置から発生した送信側へのスループット調整要求に対し、送信側データ伝送装置側でタイミングの整列を行い、前記複数の全データ伝送装置が連携してスループット調整処理を行なうことを特徴とする。
【００１６】
また、本発明は、前記半導体製造装置において、カメラ等の大容量データ生成系と、計測部、遅延部等の同期系等のクロック信号が共通であることを特徴とする。
【００１７】
また、本発明は、前記半導体製造装置において、カメラ等の大容量データ生成系と、計測部、遅延部等の同期系等のクロック信号が別である事を特徴とする。
【発明の効果】
【００１８】
本発明によれば、データ伝送装置間同期を達成する為の設定を自動化したことによりデータ伝送装置制御コストを低減したほか、同期タイミングを常に測定することにより、データ伝送装置における温度や電源の変化、ノイズの影響によるクロックの揺れへの対応を可能とした。
【００１９】
また、本発明によれば、データ伝送装置全体に分配するデータ同期用の低速のクロックによる制限を緩和し、全体として自由度の高いシステムを実現できるという利点が存在する。
【００２０】
また、本発明によれば、リアルタイム伝送において受信側の大容量のバッファを不要化したことで、低コストなシステムを実現可能とした。
【発明を実施するための最良の形態】
【００２１】
本発明に係るウェハ表面等を撮像するイメージセンサや半導体ウエハ表面のパターンを生成するワークステーション等の大容量データ生成系と、データ送信制御部またはデータ受信制御部またはその両方から構成されるデータ伝送装置と、該伝送されたデータを処理する処理装置とから構成される光学式やＳＥＭ式外観検査装置及びＳＥＭ測長装置等から構成される半導体検査装置等の半導体製造装置の実施の形態について図面を用いて説明する。即ち、本発明は、半導体検査装置等で得られる高速かつ大容量なデータを、複数のデータ伝送装置を用いて、データの同期化を、装置コストを上げずに実現するという目標を、リング状の同期信号伝送手段を用いたデータ伝送装置及びデータ伝送方式を用いることで、将来の伝送路容量拡張への対応も損なわず実現した。
【００２２】
［第１の実施の形態］
ここで、本発明に係る半導体製造装置の実施の形態について、半導体検査装置を第１の実施の形態として、図面を参照して説明する。半導体検査装置としては、光学式やＳＥＭ式外観検査装置及びＳＥＭ測長装置などがある。半導体検査装置におけるデータ伝送装置は、画像データ取得手段から得られる膨大な画像データを高速かつ大容量に伝送する必要が生じてきている。図１は、本発明に係る半導体製造装置の実施の形態について、光学式外観検査装置の第１の実施の形態を示す概略構成図である。光源１３から出射された光（例えばＵＶ光、ＤＵＶ光）を集光レンズ１２でスリット状に集光して対物レンズを通して所定方向に移動するウェハ１１上に照射する。ウェハ上に形成された回路パターンから反射された光を対物レンズ１４で集光して結像された回路パターンの像をＴＤＩセンサ等のイメージセンサ１５で撮像して、画像情報１６を出力する。この画像情報は、ＡＤ変換機１７において、アナログ量からディジタル情報に変換する。このディジタル化した画像データを画像データ分配制御部１８で分割して並列化し、並列化されたパラレルデータ１９１〜１９ｎは送信側データ伝送装置１１１１〜１１１ｎからＧＨｚオーダの高速シリアル伝送路１１８１〜１１８ｎを経由して受信側データ伝送装置１１３１〜１１３ｎへ画像データを伝送し、受信側データ伝送装置１１３１〜１１３ｎにてデータをパラレルデータ１１９１〜１１９ｎに変換し、変換されたパラレルデータ１１９１〜１１９ｎをデータ処理装置内の画像データ処理部１１７１〜１１７ｎへ送る。全体制御部１２４は、ＡＤ変換機１７や画像データ分配制御部１８をセンサ１５から得られる画像情報２０を基に制御し、さらに各画像データ処理部１１７１〜１１７ｎから得られる画像処理結果（例えばカテゴリを含む欠陥分類処理等）１３０１〜１３０ｎを入力して画像統合処理（例えば製造工程毎に欠陥分類毎の統計処理）を行なう。
【００２３】
このシリアル伝送による画像データ伝送は、バス接続に比べ電気的相互干渉や信号間スキューの考慮が不要となり、伝送速度を高めることができる。また、シリアル化することで、信号線数が大幅に削減でき、配線領域を小さくできることから装置サイズの小形化が容易になる。
【００２４】
しかし、ＧＨｚオーダの高速シリアル伝送を用いた画像データ伝送では、伝送制御用のクロックを各伝送装置間で共通化することが難しくなり、結果として各伝送装置では独立した伝送制御用クロックを持つこととなる。各伝送装置において独立したクロックを持つ場合、各伝送装置にて並列で伝送するデータは非同期動作となる。また、クロックの周波数偏差により、並列伝送データにはずれが発生する。
【００２５】
そこで、本発明に係る第１の実施の形態の適用について図２を用いて説明する。送信側データ伝送装置（１）１１１１〜送信側データ伝送装置（ｎ）１１１ｎの詳細図面を図２に示す。同期信号源１１４からは、同期信号源クロック２１７を基として、１００サイクル程度周期の長いクロック信号４が出力される。このクロック信号４を同期用基準信号と呼ぶ。
【００２６】
当該信号の波形の例を図３に示す。同期用基準信号４をリング状同期信号伝送手段１１０を用いて、各送信側データ伝送装置１１１１〜１１１ｎに分配する。分配する経路としては例えば、同期信号源１１４から装置間同期用基準信号４を出力し、送信側データ伝送装置１１１ｎ、１１１（ｎ−１）、１１１（ｎ−２）、…、１１１２、１１１１まで通過させ（これを第１の基準信号と呼ぶ）、当該信号を、送信側データ伝送装置１１１１、１１１２、…、１１１（ｎ−２）、１１１（ｎ−１）、１１１ｎ、まで返送（これを第２の基準信号と呼ぶ）する。すなわち、各伝送装置上を同期用基準信号がリング状に伝播することとなる。各送信側データ伝送装置１１１１〜１１１ｎにおいては、第１の基準信号２１３１〜２１３ｎを取り込んでから、第２の基準信号２１２１〜２１２ｎを取り込むまでの差分時間をカウント（計測）する計測部１２１１〜１２１ｎが存在する。これら計測部１２１１〜１２１ｎにおいて各伝送装置における同期化用タイミングの計測を行なう。計測部１２１１〜１２１ｎは、第１の基準信号２１３１〜２１３ｎと、第２の基準信号２１２１〜２１２ｎの、波形の状態を判定する判定回路２１４１〜２１４ｎと、判定回路２１４１〜２１４ｎの出力“１”に基づいてシステムクロックのカウント（計測）を行なうカウンタ２１５１〜２１５ｎ、及びカウンタの結果値（計測値）の１／２の値２１０１〜２１０ｎからなる。判定回路２１４１〜２１４ｎにおける第１の基準信号２１３１〜２１３ｎと第２の基準信号２１２１〜２１２ｎの論理演算内容３を図４に示す。ここで図４の入力１は図２における第１の基準信号２１３１〜２１３ｎを示し、図４の入力２は図２における第２の基準信号２１２１〜２１２ｎを示す。そして、判定回路２１４１〜２１４ｎは、入力１（第１の基準信号２１３１〜２１３ｎ）が“１”で、入力２（第２の基準信号２１２１〜２１２ｎ）が“０”のとき、“１”の出力が出され、該“１”の区間の間カウンタ２１５１〜２１５ｎはシステムクロックをカウント（計測）して１／２の値（計測結果）２１０１〜２１０ｎを出力することになる。なお、論理演算は図４に示すものに限定されるものではない。
【００２７】
図２において、同期信号源１１４からは、さらにある一定間隔毎（１０００サイクル程度）に、パルス信号６が出力される。このパルス信号６をデータ整列用基準信号と呼ぶ。当該信号の波形の例を図５に示す。このデータ整列用基準信号６を、リング状同期信号伝送手段１１０を用いて、各送信側データ伝送装置１１１１〜１１１ｎに分配する。分配する経路としては例えば、同期信号源１１４からデータ整列用基準信号６を出力し、送信側データ伝送装置１１１ｎ、１１１（ｎ−１）、１１１（ｎ−２）、…、１１１２、１１１１、まで通過（これを第３の基準信号と呼ぶ）させる。すなわち、各データ伝送装置上をデータ整列用基準信号６が一方向に伝播することとなる。各送信側データ伝送装置１１１１〜１１１ｎにおいて、第３の基準信号２１８１〜２１８ｎを取り込み、計測部１２１１〜１２１ｎで計測済みの同期用基準信号の差分時間の１／２の値２１０１〜２１０ｎで第３の基準信号２１８１〜２１８ｎの取り込みタイミングを遅延させる遅延部１２５１〜１２５ｎが存在する。これら遅延部１２５１〜１２５ｎによって第３の基準信号２１８１〜２１８ｎはタイミングを遅延させられ、その結果、各送信側データ伝送装置１１１１〜１１１ｎにおける第３の基準信号２１８１〜２１８ｎの発火タイミングは、１〜２サイクルのずれをもって整列化される。図２における送信側データ伝送装置１１１１〜１１１ｎでは例えば、同期信号源１１４から発生する、一定間隔のデータ同期用基準パルス６による遅延部１２５１〜１２５ｎからの整列化された出力信号２２０１〜２２０ｎのタイミングで、伝送する画像データ１９１〜１９ｎに対し、フラグ付加部２２１１〜２２１ｎにおいて、並列データ同期用のフラグ（標識）（アトリビュート）を付加する。これにより、システムクロック（１）で同期する画像データ１９１〜１９ｎに対し、全送信側データ伝送装置１１１１〜１１１ｎにて、ある一定間隔毎（例えば５００サイクル）に、１〜２サイクルのずれを持ってほぼ同時に、並列データ伝送におけるデータ同期用のフラグ（アトリビュート）を付加する。フラグを付加した画像データは、バッファ（ＦＩＦＯ：first-in first-out）２１９１〜２１９ｎを用いて各送信側データ伝送装置個別の伝送装置クロック２６１〜２６ｎに同期させる。その後送信制御部２７１〜２７ｎを用い、ＧＨｚオーダの高速シリアル伝送１１８１〜１１８ｎを行なう。なお、図１に示すように、各送信用データ伝送装置１１１１〜１１１ｎ内に設けられた各送信制御部１２０１〜１２０ｎは、遅延部１２５１〜１２５ｎから得られる整列化された出力信号に基づいて並列データ伝送におけるデータ同期用のフラグ（アトリビュート）を付加するフラグ付加部２２１１〜２２１ｎと、高速シリアル伝送をするためのバッファ部２１９１〜２１９ｎと、各送信側データ伝送装置個別の伝送装置クロック２６１〜２６ｎと、該伝送装置クロックに同期させてフラグが付加された画像データを高速シリアル伝送する送信制御部２７１〜２７ｎとを有して構成される。
【００２８】
次に、受信側データ伝送装置（１）〜受信側データ伝送装置（ｎ）の詳細図面を図８に示す。受信側データ伝送装置１１３１〜１１３ｎにおいて、同期信号源クロック９２６によって駆動される同期信号源１１５、同期信号源１１５から出力される装置間同期用基準信号の、計測部１２３１〜１２３ｎにおける扱い、及び遅延部１２６１〜１２６ｎの動きは先に示した送信側のそれと同様である。図８における受信側データ伝送装置１１３１〜１１３ｎにおいて、送信側より送られたＧＨｚオーダの高速シリアルデータ１１８１〜１１８ｎを受信する。バッファ（ＦＩＦＯ：first-in first-out）９６１〜９６ｎを通過した受信データは、フラグ分離９７１〜９７ｎにおいて、送信側にて付加された、データ同期用のフラグをデータから分離する。受信したデータ９１０１〜９１０ｎは、データ出力制御部９８１〜９８ｎにおいて一旦バッファリングされる。フラグ分離９７１〜９７ｎによってデータから分離されたフラグデータ９１９１〜９１９ｎは、自己以外の他の伝送装置においても同様にデータから分離されたフラグデータ９２１１〜９２１ｎと共に、ＡＮＤ演算９２２１〜９２２ｎにて待ち合わせ処理を行なう。なお、待ち合わせ処理はＡＮＤ演算に限定されるものではない。待ち合わせ処理が終了したフラグデータ９２３１〜９２３（ｎ−１）はそれぞれ自己の次の伝送装置に接続される。最終的なフラグデータ待ち合わせ結果（全てのフラグが揃った時点でのＡＮＤ演算結果の“１”信号（データ整列用基準信号））９２３ｎは、リング状同期信号分配手段１１２を用いて、各受信側データ伝送装置１１３１〜１１３ｎに分配される。分配する経路としては例えば、最終的なフラグデータ待ち合わせ結果９２３ｎから受信側データ伝送装置１１３ｎ、１１３（ｎ−１）、１１３（ｎ−２）、…、１１３２、１１３１、まで通過（これを第３の基準信号と呼ぶ）させる。すなわち、各伝送装置上をデータ整列用基準信号が一方向に伝播することとなる。各受信側データ伝送装置１１３１〜１１３ｎにおいて、第３の基準信号９１６１〜９１６ｎを取り込み、計測部１２３１〜１２３ｎで計測済みの同期用基準信号の差分時間の１／２の値９１４１〜９１４ｎで第３の基準信号９１６１〜９１６ｎの取り込みタイミングを遅延させる遅延部１２６１〜１２６ｎが存在する。これら遅延部１２６１〜１２６ｎによって第３の基準信号９１６１〜９１６ｎはタイミングを遅延させられ、結果、各受信側データ伝送装置１１３１〜１１３ｎにおける第３の基準信号の発火タイミングは、１〜２サイクルのずれをもって整列化される。遅延部１２６１〜１２６ｎによって整列化された信号９１３１〜９１３ｎは、データ出力制御部９８１〜９８ｎに接続される。データ出力制御部９８１〜９８ｎでは、遅延部１２６１〜１２６ｎからの信号が到着したタイミングで、待機していた受信データ９１０１〜９１０ｎを出力する。これにより、各受信側データ伝送装置１１３１〜１１３ｎにおいて、各送信側データ伝送装置１１１１〜１１１ｎにおいて付加された、並列伝送データに対する同期用フラグを用い、受信データの出力タイミングを各受信側データ伝送装置１１３１〜１１３ｎにおいて整列し、画像データ１１９１〜１１９ｎとして出力することが可能となった。なお、図１に示すように、各受信用データ伝送装置１１３１〜１１３ｎ内に設けられた各受信制御部１２２１〜１２２ｎは、高速シリアル伝送を受信する受信制御部９２１〜９２ｎと、バッファ部（ＦＩＦＯ）９６１〜９６ｎと、各受信側データ伝送装置個別の伝送装置クロック９３１〜９３ｎと、受信されたデータ中のデータ同期用のフラグを分離するフラグ分離部９７１〜９７ｎと、フラグの待ち合わせ処理を行ってその結果をリング状同期信号分配手段１１２に伝播させるＡＮＤ演算回路９２２１〜９２２ｎと、各伝送装置クロックに同期されて遅延部１２６１〜１２６ｎからの信号が到着したタイミングで、待機していた受信データ９１０１〜９１０ｎを出力するデータ出力制御部９８１〜９８ｎとを有して構成される。なお、９４１〜９４ｎは、リカバークロックを示す。９５１〜９５ｎは伝送装置クロックを示す。
【００２９】
本発明に係る第１の実施の形態の適用範囲は、半導体ウェハ表面のパターンを生成するワークステーション（ＷＳ）や、ウェハ表面を撮像するカメラ、等の大容量データ生成系と、データ送信制御部またはデータ受信制御部またはその両方から構成されるデータ伝送装置と、伝送されたデータを処理する処理装置、から構成される半導体製造装置であって、同期信号源１１４、１１５と、同期信号源から発生した基準パルス信号４をデータ伝送装置（ｎ）からデータ伝送装置（１）まで通過させ（これを第１の基準信号と呼ぶ）、当該信号をデータ伝送装置（１）からデータ伝送装置（ｎ）まで返送（これを第２の基準信号と呼ぶ）するリング状の同期信号伝送手段１１０；１１２と、各データ伝送装置において第１の基準信号２１３１〜２１３ｎ；９１８１〜９１８ｎを取り込んでから第２の基準信号２１２１〜２１２ｎ；９１７１〜９１７ｎを取り込むまでの差分時間をカウントする計測部１２１１〜１２１ｎ；１２３１〜１２３ｎと、データ伝送装置（１）からデータ伝送装置（ｎ）まで通過する第３の基準信号２１８１〜２１８ｎ；９１６１〜９１６ｎについて各データ伝送装置の計測部で計測したカウント値でタイミング調整し、各データ伝送装置（１）〜（ｎ）における上記第３の基準信号の発火のタイミングを整列する遅延部１２５１〜１２５ｎ；１２６１〜１２６ｎと、を具備することを特徴とする半導体製造装置である。
【００３０】
例えば、この半導体検査装置における画像データ伝送装置に関し、送信側データ伝送装置１１１１〜１１１ｎにおいては、同期信号源１１４と、同期信号源から発生した基準パルス信号を第１の基準信号２１３１〜２１３ｎとしてデータ伝送装置（ｎ）１１１ｎからデータ伝送装置（１）１１１１まで通過させ、上記基準パルス信号を第２の基準信号２１２１〜２１２ｎとしてデータ伝送装置（１）１１１１からデータ伝送装置（ｎ）１１１ｎまで返送するリング状の同期信号伝送手段１１０と、各データ伝送装置において第１の基準信号を取り込んでから第２の基準信号を取り込むまでの差分時間をカウント（計測）する計測部１２１１〜１２１ｎと、データ伝送装置（１）１１１１からデータ伝送装置（ｎ）１１１ｎまで通過する第３の基準信号（データ整列用基準信号）２１８１〜２１８ｎについて各データ伝送装置の計測部１２１１〜１２１ｎで計測したカウント値（計測値）の１／２でタイミング調整し、各データ伝送装置における上記第３の基準信号の発火のタイミング（例えばフラグを付与するタイミング）を整列する遅延部１２５１〜１２５ｎを具備すること、または、例えば受信側データ伝送装置１１３１〜１１３ｎにおいては、同期信号源１１５と、同期信号源から発生した基準パルス信号を第1の基準信号９１８１〜９１８ｎとしてデータ伝送装置（ｎ）１１３ｎからデータ伝送装置（１）１１３１まで通過させ、上記基準パルス信号を第２の基準信号９１７１〜９１７ｎとしてデータ伝送装置（１）１１３１からデータ伝送装置（ｎ）１１３ｎまで返送するリング状の同期信号伝送手段１１２と、各データ伝送装置において第１の基準信号９１８１〜９１８ｎを取り込んでから第２の基準信号を取り込むまでの差分時間をカウント（計測）する計測部１２３１〜１２３ｎと、データ伝送装置（ｎ）１１３ｎからデータ伝送装置（１）１１３１まで通過する第３の基準信号（データ整列用基準信号）９１６１〜９１６ｎについて各データ伝送装置の計測部１２３１〜１２３ｎで計測したカウント値（計測値）の１／２でタイミング調整し、各データ伝送装置１１３１〜１１３ｎにおける上記第３の基準信号の発火のタイミング（例えば待機していた受信データを出力するタイミング）を整列する遅延部１２６１〜１２６ｎを具備すること、また、これらデータ伝送装置及びこれらを用いたデータ伝送方式、またこれらを具備する半導体製造装置である。
【００３１】
上記第１の実施の形態は、送信側データ伝送装置に対しデータ同期用のフラグを付加するため、及び受信側データ伝送装置において受信したデータの同期化を行なう為に、それぞれの一実施の形態である。本実施の形態によれば、受信側にてデータの合わせこみを１−２サイクルで行なう事が出来る為、処理系にてよりデータの合わせこみが必要な場合、それよりも大きな時間で、あわせこみを行なうだけで済むため、データ同期を行なう為大量のバッファ等を必要としなくなる。
【００３２】
次に、図６を用いて、装置間同期用基準信号の各伝送装置における差分時間（第１の基準信号と第２の基準信号の取り込み時間差）により、データ整列用基準信号（第３の基準信号）が各伝送装置においてその発火タイミングが整列化される流れを詳細に説明する。図６には、各送信側データ伝送装置１１１１〜１１１ｎにおける、基準信号の伝播の推移を時間と共に波形で示す。各送信側データ伝送装置１１１１〜１１１ｎには、同期信号源１１４から装置間同期用基準信号（例えば図３の４）がリング状伝送手段１１０を用いて伝播する。ここで、各送信側データ伝送装置１１１１〜１１１ｎ内の計測部１２１１〜１２１ｎに、第１の基準信号２１３１〜２１３ｎが到着するタイミング波形を３８１〜３８ｎに示す。タイミング波形３８１〜３８ｎにおいて、波形のレベルが“０”から“１”に変化する（“Ｈｉｇｈ”を示す）ポイントを３９１〜３９ｎで示す。また、各送信側データ伝送装置１１１１〜１１１ｎ内の計測部１２１１〜１２１ｎに、第２の基準信号２１２１〜２１２ｎが到着するタイミング波形を３７１〜３７ｎに示す。タイミング波形３７１〜３７ｎにおいて、波形のレベルが“０”から“１”に変化する（“Ｈｉｇｈ”を示す）ポイントを３１０１〜３１０ｎで示す。ここで、各計測部１２１１〜１２１ｎにおいて、第１の基準信号２１３１〜２１３ｎが到着したポイント３９１〜３９ｎから第２の基準信号２１２１〜２１２ｎが到着したポイント３１０１〜３１０ｎまでの時間について、それぞれを２分する（３１１１と３１２１、３１１２と３１２１、…、３１１ｎと３１２ｎはそれぞれ同じ時間）。すると、それぞれ２分したポイント３１３が一致する事がわかる。これは、リング状同期信号伝送手段１１０において、リングの頂点（折り返し点）を境に、基準信号源１１４からリングの頂点（折り返し点）までの信号伝播時間と、リングの頂点（折り返し点）から基準信号源１１４までの信号伝播時間がほぼ同一である為、同期信号源１１４から出力された装置間同期用基準信号が送信側データ伝送装置１１１ｎから１１１（ｎ−１）、…、１１１２、１１１１まで伝播する時間と、送信側データ伝送装置１１１１から１１１２、…、１１１（ｎ−１）、１１１ｎまで伝播する時間はほぼ同一となり、基準信号源１１４から出力された装置間同期用基準信号が、各送信側データ伝送装置１１１１から１１１２、…、１１１（ｎ−１）、１１１ｎまでに第１の基準信号２１３１〜２１３ｎとして到着した時間３９１〜３９ｎと、リングの頂点にて装置間同期用基準信号が折り返し、各送信側データ伝送装置１１１ｎから１１１（ｎ−１）、…、１１１２、１１１１までに第２の基準信号２１２１〜２１２ｎとして到着した時間３１０１〜３１０ｎ、それぞれの時間はほぼ同一となる。よって、送信側データ伝送装置各計測部１２１１〜１２１ｎにおいて、第１の基準信号２１３１〜２１３ｎが到着したポイント３９１〜３９ｎから第２の基準信号２１２１〜２１２ｎが到着したポイント３１０１〜３１０ｎまでの時間について、それぞれを２分する（３１１１と３１２１、３１１２と３１２１、…、３１１ｎと３１２ｎはそれぞれ同じ時間）と、それぞれ２分したポイント３１３が一致する。
【００３３】
本第１の実施の形態におけるこの２分するポイントの決定例を以下に説明する。即ち、各送信側データ伝送装置１１１１〜１１１ｎには、２１からシステムクロック（１）が供給されている（３１７１〜３１７ｎ）。このシステムクロック（１）で第１の基準信号到着ポイント３９１〜３９ｎから第２の基準信号到着ポイント３１０１〜３１０ｎまでの時間をカウントする。ここで、システムクロック（１）（３１７１〜３１７ｎ）と、同期信号源クロック２１７は発信源が異なるクロックである。また、リング状同期信号伝送手段１１４上を伝播する信号伝播遅延が発生する。よって、第１の基準信号到着ポイント３９１〜３９ｎ及び第２の基準信号到着ポイント３１０１〜３１０ｎはシステムクロック（１）（３１７１〜３１７ｎ）でクロックの同期をとる必要がある。この為、システムクロック（１）（３１７１〜３１７ｎ）でカウントした値には、１ないし２サイクル程度のずれが生じる。このシステムクロック（１）（３１７１〜３１７ｎ）でカウントした値の２分の１の値を、各送信側データ伝送装置１１１１〜１１１ｎにおける計測部１２１１〜１２１ｎで計測された装置間の同期用基準信号の差分計測結果の１／２出力値２１０１〜２１０ｎとして使用する。
【００３４】
次に、図７を用いて、データ整列用基準信号（第３の基準信号）が、各伝送装置においてその発火タイミングが整列化される流れを詳細に説明する。各送信側データ伝送装置１１１ｎ〜１１１１には、同期信号源１１４からデータ整列用基準信号（例えば図５の６）２１８ｎ〜２１８１がリング状伝送手段１１０を用いて伝播する。ここで、各送信側データ伝送装置１１１ｎ〜１１１１内の遅延部１２５ｎ〜１２５１に、第３の基準信号２１８ｎ〜２１８１が到着するタイミング波形を５９ｎ〜５９１に示す。タイミング波形５９ｎ〜５９１において、波形のレベルが“０”から“１”に変化する（“Ｈｉｇｈ”を示す）ポイントを５１０ｎ〜５１０１で示す。ここで、波形のレベルが“０”から“１”に変化するポイント５１０ｎ〜５１０１を、各計測部１２１ｎ〜１２１１にてあらかじめ計測済みの、装置間の同期用基準信号の到着差分値の１／２の値を用いて遅延させる。データ整列用基準信号２１８ｎ〜２１８１の分配パスは装置間同期用基準信号２１３ｎ〜２１３１の分配パスと同一であるため、装置間の同期用基準信号の到着差分値の１／２で遅延したポイントは、各送信側データ伝送装置１１１ｎ〜１１１１において、ほぼ５１１のポイントで一致する。この一致した信号を、各フラグ付加部２２１ｎ〜２２１１への各遅延部１２５ｎ〜１２５１の出力信号２２０ｎ〜２２０１として使用する。
【００３５】
［第２の実施の形態］
本発明に係る第２の実施の形態について図９を用いて説明する。第２の実施の形態において、上記第１の実施の形態と相違する点は、各送信側データ伝送装置（１）〜（ｎ）において、システムクロック（１）の代わりに、各送信側データ伝送装置において存在する伝送装置クロック２６１〜２６ｎによって、上記計測部１２１１〜１２１ｎ及び上記遅延部１２５１〜１２５ｎを駆動する点である。図９に、データ伝送装置１１１１〜１１１ｎにおいて、同期信号源１１４から出力される装置間同期基準信号がリング状同期信号伝送手段１１０を通り、計測部１２１１〜１２１ｎに、第１の基準信号２１３１〜２１３ｎが到着した場合の信号波形を時間と共に３８１〜３８１ｎとして、また、第２の基準信号２１２１〜２１２ｎが到着した場合の信号波形を時間と共に３７１〜３７ｎとして示した。ここで、各計測部１２１１〜１２１ｎには、各伝送装置クロック２６１〜２６ｎが個別に入力されているとする。この各伝送装置クロック１０１０１〜１０１０ｎの波形を、１０１１１〜１０１１ｎに示す。例えば、１０１１１〜１０１１ｎはクロックの速度及び位相が大幅にずれている場合とした。ここで、本発明によるところでは、同期信号源１１４から出力される信号の各伝送装置１１１１〜１１１ｎにおける第１の基準信号と第２の基準信号としての到着時刻はリング状同期信号手段を用いることで３８１〜３８ｎ及び３７１〜３７ｎのようになり、各信号が“Ｈｉｇｈ”になるポイント３９１〜３９ｎ及び３１０１〜３１０ｎの間の時間間隔を２分した時間３１１１と３１２１、３１１２と３１２２、…、３１１ｎと３１２ｎは同一になる事がわかっている。そこで、各伝送装置クロック１０１１１〜１０１１ｎの速度及び位相が大幅にずれている場合であるが、図９に示すように、各伝送装置クロックでカウントした計測値を２分したタイミングは、やはり全伝送装置１１１１〜１１１ｎにおいて、各信号が“Ｈｉｇｈ”になるポイント３９１〜３９ｎ及び３１０１〜３１０ｎの間の時間間隔を２分した時間ポイント３１３にほぼ揃う。これより、この各計測部１２１１〜１２１ｎの出力２１０１〜２１０ｎを遅延値として用いる事で、各伝送装置１１１１〜１１１ｎにおいて、同期信号発生源から発生される同期用基準信号等の信号２２０１〜２２０ｎを、ほぼ同時に発火させる事が可能である事がわかる。
【００３６】
［第３の実施の形態］
本発明に係る第３の実施の形態について図１０を用いて説明する。第３の実施の形態において、第１及び第２の実施の形態と相違する点は、各データ伝送装置上に別々に存在する伝送装置クロック２６１〜２６ｎで上記計測部１２１１〜１２１ｎ及び上記遅延部１２５１〜１２５ｎを駆動する場合において、上記計測部１２１１〜１２１ｎで一度計測によって得られた同期用遅延量設定が、各データ伝送装置上のクロックの長時間による偏差によって、この同期用遅延量設定値がずれる恐れがあるのをなくした点である。
【００３７】
このように、クロックの長時間による偏差によって同期用遅延量設定値がずれた場合、整列化に失敗する恐れがある。図１０には装置間同期用基準クロック波形４の実施例を示す。第３の実施の形態は、最初の１００サイクル１５２１で同期信号を“Ｈｉｇｈ”にし、各伝送装置の計測部１２１１〜１２１ｎにて基準信号到着差分時間を計測する。次の１００サイクル１５２２では同期信号を“Ｌｏｗ”とし、各伝送装置の計測部１２１１〜１２１ｎは動作しないようにする。そして、次のサイクル１５２３では再度同期信号を“Ｈｉｇｈ”とし、ここで再度各伝送装置に存在する計測部１２１１〜１２１ｎにて基準信号到着差分時間を計測する。これにより、各伝送装置においてクロックの偏差により周期等が異なってきた場合でも、常に計測部１２１１〜１２１ｎでの基準信号到着差分時間測定を繰り返し行なう事で、その時の計測部１２１１〜１２１ｎに入力されているクロックでの計測結果を保存する。このように、第３の実施の形態によれば、各データ伝送装置上のクロックについて長時間による偏差が生じたとしても、常に同期用遅延量設定値を計測して更新することによって、整列化に失敗するのを防止することが可能となる。
【００３８】
［第４の実施の形態］
本発明に係る第４の実施の形態について説明する。第４の実施の形態において、図１に示す第１の実施の形態と相違する点は、送信側データ伝送装置と受信側データ伝送装置の一対一の組み合わせに対して、画像データ分割制御部１８から画像データ処理部１１７１〜１１７ｎに画像データを伝送する際、複数の送信側データ伝送装置と受信側データ伝送装置を経由する組み合わせである。第４の実施の形態の場合、画像データ分割後の最初の送信側データ伝送装置において画像データにフラグを付加し、最後の受信側データ伝送装置にて画像データを整列する。
【００３９】
［第５の実施の形態］
第５の実施の形態では、同期化するデータ伝送装置の個数の制限は、計測部や遅延部における装置間同期用基準信号の到着差分時間値を扱うカウンタ等の制限や、装置間データ同期を行なう際のデータバッファの容量等の制限である。接続するデータ伝送装置を増やした場合、リング状同期信号伝送手段の接続形態は基本的に変化せず、特殊な設定無く、同期用の装置間同期用基準信号の各伝送装置における到着差分時間の測定が自動で行なわれることになる。
【００４０】
［第６の実施の形態］
第６の実施の形態は、各伝送装置１１１１〜１１１ｎ、１１３１〜１１３ｎの計測部１２１１〜１２１ｎ、１２３１〜１２３ｎで計測したカウント値（計測値）を各伝送装置内に保存する手段、また該カウント値（計測値）を外部から参照（確認）したり、書き換える（態とずらすように書き換える）ための手段、例えばレジスタを持つものである。
【００４１】
［第７の実施の形態］
第７の実施の形態は、図１１に示すように、高速シリアル伝送系１１８１〜１１８ｎと高速シリアル伝送系１２７１〜１２７ｎの間に、経路を変更する画像データ経路変更制御部１２８が存在する実施の形態である。画像データ経路変更制御部１２８では、高速シリアル伝送系１１８１〜１１８ｎと高速シリアル伝送系１２７１〜１２７ｎの間の経路を入れ替える処理のほか、高速シリアル伝送系１１８１〜１１８ｎのうちどれかの伝送系について複製し高速シリアル伝送系１２７１〜１２７ｎに分配する処理、また、通過するデータを判断し、高速シリアル伝送系１１８１〜１１８ｎのデータを高速シリアル伝送系１２７１〜１２７ｎのいずれかにスイッチングする処理等も行なうものとする。経路変更内容により通過するパスが並列伝送データ間で異なる場合、高速シリアル伝送系１１８１〜１１８ｎ及び高速シリアル伝送系１２７１〜１２７ｎについて並列に伝送するデータにずれが生じる。図１１における第７の実施の形態は、第１の実施の形態と同様、経路変更に伴う並列データのずれが生じたとしても、最終段の受信側データ伝送装置１１３１〜１１３ｎでデータの整列を実行し、１〜２サイクルのデータのずれに整列する。これにより、データの伝送途中の中継に自由度が増す。これは例えば、伝送系の中継点において、経路が異なる場合でもレイテンシをあわせる必要が無くなる。また、例えば装置全体にシステム同期信号として遅い周期のパルス信号を流し、経路変更によるデータのずれをこのシステム同期信号で再同期するといった手間も省く事が可能となる。
【００４２】
［第８の実施の形態］
第８の実施の形態は、図１２に示すように、高速シリアル伝送系１１８１〜１１８ｎと高速シリアル伝送系１２７１〜１２７ｎの間に、データ処理を行なう部分（１２８１〜１２８ｎ）が存在する実施の形態である。データ処理の実施例としては、図１３に示すように、データ処理過程においてシリアル伝送系の基本伝送単位であるフレーム１３０から画像データ１３２を取り出し、画像データ１３２を処理単位で再構築をし、画像データ１３２に対しフィルタ処理等を行い、再びフレーム化し、高速シリアルデータ伝送路１２７１〜１２７ｎにデータを伝送する。この場合、個々のデータ処理１２８１〜１２８ｎに関し、それぞれ処理時間が異なる場合、再フレーム化し伝送したときに、フレーム単位で並列伝送データにずれが生じる。しかし図１２に示す第８の実施の形態においては、第７の実施の形態と同様、途中に何らかの処理が存在し、フレーム単位での大きなデータのずれが生じたとしても、最終段の受信側データ伝送装置１１３１〜１１３ｎでデータの整列を実行し、１〜２サイクルのデータのずれに整列する。これにより、データの伝送途中の処理系に自由度が増す。これは例えば、伝送系の途中の処理系において、個々の処理における終了タイミングを合わせる処理が不要となるほか、例えば装置全体にシステム同期信号として遅い周期のパルス信号を流し、経路途中でのデータ処理によるデータのずれをこのシステム同期信号で再同期するといった制御コストも省く事が可能となる。なお、図１３において、１３０はシリアル伝送系の基本伝送単位であるフレームを示し、１３１はフレーム終了を表す特殊文字（ＥＯＦ：End of Frame）を示し、１３２はフレーム内画像データを示し、１３３はフレーム付加データを示し、１３４はフレーム開始を表す特殊文字（ＳＯＦ：Start of Frame）を示す。
【００４３】
［第９の実施の形態］
第９の実施の形態は、図１４に示すように、高速なワークステーション１４３１〜１４３ｎを組み合わせ、高速大容量な並列データ生成系を構成し、かつ、データ処理系では並列伝送されたデータのタイミングを全データにて合わせ、高速大容量な単一データとして処理を行なう装置構成である。ここで、データ生成系１４３１〜１４３ｎでは並列に高速大容量のデータを生成するが、それらデータ生成系１４３１〜１４３ｎをコントロール共通バス１４４による制御では、生成データ１４１１〜１４１ｎのタイミングを、全ワークステーションの出力で同期させることは難しく、各出力バスにおいて別々のタイミングでデータが伝送される場合が存在する。この場合、図１４における第９の実施の形態では、伝送系の最終段である受信側データ伝送装置１１３１〜１１３ｎでデータを待ち合わせ、整列し、データ処理系１１７にデータを伝送することとする。ここで、受信側データ伝送処理装置にて第３の基準信号となり得る並列データの整列用基準ポイントが必要であるが、例えば、データ処理系１１７におけるデータの処理単位があるとし、この処理単位の開始ポイントを識別する特殊なコードを、各データ生成ワークステーション１４３１〜１４３ｎにおいてデータに付加し、この特殊なコードを伝送データから受信側データ伝送装置１１３１〜１１３ｎにて第３の基準信号として識別する事で可能となる。本実施の形態で示すとおり、データ生成系にて並列伝送データに対する整列基準ポイントをいかなる方法でも示す事が出来れば、図１４に示すとおり、リング状同期信号伝送手段１１２及び図８に示す待ち合わせ演算素子９２２１〜９２２ｎを用いて、データ伝送系における最終段のデータ伝送装置１１３１〜１１３ｎにてデータの合わせこみを行なう事が可能となる。この方法によっては、自由度の高いデータ生成系の構築及び自由度の高い伝送系の構築を可能とする。
【００４４】
［第１０の実施の形態］
第１０の実施の形態は、図１５に示すように、本発明に係る特徴部分をデータの伝送容量調整制御（バックプレッシャ）に用いた実施の形態である。送信側データ伝送装置１６３１〜１６３ｎにおいて、受信側データ伝送装置１１３１〜１１３ｎより、伝送を一時中止するなど、一時的なデータ伝送抑制の要求を、１６１６１〜１６１６ｎに入力する。入力したデータ伝送抑制信号１６１６１〜１６１６ｎは、自己以外の他の伝送装置に対して発生している同様のデータ伝送抑制信号１６１７１〜１６１７ｎとの論理和１６１９１〜１６１９ｎをとる。全伝送装置のデータ伝送抑制信号１６１７１〜１６１７ｎの論理和結果１６１８ｎは、リング状同期信号分配手段１１０を用いて、各送信側データ伝送装置１６３１〜１６３ｎに分配される。分配する経路としては、例えば、全伝送装置のデータ伝送抑制信号１６１７１〜１６１７ｎの論理和結果１６１８ｎから送信側データ伝送装置１６３ｎ、１６３（ｎ−１）、１６３（ｎ−２）、…、１６３２、１６３１、まで通過（これを第３の基準信号と呼ぶ）させる。すなわち、各伝送装置上を全伝送装置のデータ伝送抑制信号１６１７１〜１６１７ｎの論理和結果１６１８ｎがリング状同期信号分配手段１１０により一方向に伝播する事となる。各送信側データ伝送装置１６３１〜１６３ｎにおいて、第３の基準信号１６２１〜１６２ｎを取り込み、計測部１２１１〜１２１ｎで計測済みの同期用基準信号の差分時間２１０１〜２１０ｎの１／２に基づいて第３の基準信号１６２１〜１６２ｎの取り込みタイミングを遅延させる遅延部１２５１〜１２５ｎが存在する。これら遅延部１２５１〜１２５ｎによって第３の基準信号１６２１〜１６２ｎはタイミングを遅延させられた結果、各受信側データ伝送装置１６３１〜１６３ｎにおける第３の基準信号の発火タイミングは、１〜２サイクルのずれをもって整列化される。遅延部１２５１〜１２５ｎによって整列化された信号１６８１〜１６８ｎは、スループット調整部１６４１〜１６４ｎに接続される。スループット調整部１６４１〜１６４ｎでは、遅延部１２５１〜１２５ｎからの信号が入っている期間、送信データをストップする。これにより、リングパス（リング状同期信号伝送手段）１１０で接続された伝送モジュール単位で同時にバックプレッシャ処理が可能になった。即ち、第１０の実施の形態は、各送信側データ伝送装置１６３１〜１６３ｎにおいて、送信側へのスループット調整要求１６１６１〜１６１６ｎに対して自己以外の他の伝送装置に対して発生している同様のデータ伝送抑制信号１６１７１〜１６１７ｎとの論理和１６１９１〜１６１９ｎをとることによって複数の送信側データ伝送装置が連携して遅延部１２５１〜１２５ｎから得られる整列されたタイミング信号１６８１〜１６８ｎに基づいてスループット調整処理を行うスループット調整処理部１６４１〜１６４ｎを有することになる。なお、２７１〜２７ｎは、送信制御部であり、１１８１〜１１８ｎは高速シリアル伝送線である。
【産業上の利用可能性】
【００４５】
本発明は、複数の伝送装置についてリング状の同期信号伝送手段のみで同期化を行なう構成であり、同期化を行なう装置の台数等については自由度の高い組み合わせが可能である。また、データ伝送装置に限らず、同時処理をさせたい装置に関し、本発明を組み込むことで、低コストで同期化を行なう事が可能である。よって、同期化が必要な様々な装置に対し、本発明は有効である。
【図面の簡単な説明】
【００４６】
【図１】本発明に係る半導体製造装置の一実施の形態である光学式外観検査装置の第１の実施の形態を示す概略構成図である。
【図２】本発明に係る第１の実施の形態の適用について、送信側データ伝送装置の詳細図面である。
【図３】本発明に係るデータ伝送装置間同期用基準信号の実施例を示す波形図である。
【図４】本発明に係る計測部内判定回路における論理演算内容を示す図である。
【図５】本発明に係るデータ整列用基準信号（第３の基準信号）の実施例を示す波形図である。
【図６】本発明に係るデータ伝送装置における装置間同期用基準信号の伝播の推移を示す図である。
【図７】本発明に係るデータ整列用基準信号（第３の基準信号）の発火タイミングが整列化される流れを示す図である。
【図８】本発明に係る第１の実施の形態の適用について、受信側データ伝送装置の詳細図面である。
【図９】本発明に係る第２の実施の形態である各データ伝送装置において存在する伝送装置クロックによって、計測部及び遅延部が駆動される場合の、装置間同期用基準信号の伝播の推移を示す図である。
【図１０】本発明に係る第３の実施の形態である装置間同期用基準クロック波形を示す図である。
【図１１】本発明に係る第７の実施の形態である経路変更制御部が存在する光学式外観検査装置の一実施の形態を示す図である。
【図１２】本発明に係る第８の実施の形態であるデータ処理部が存在する光学式外観検査装置の一実施の形態を示す図である。
【図１３】本発明に係るシリアル伝送系の基本伝送単位であるフレームを示す図である。
【図１４】本発明に係る第９の実施の形態である高速なワークステーションを組み合わせ、高速大容量な並列データ生成系を構成し、高速大容量な単一データとして処理を行なう一実施の形態を示す装置構成図である。
【図１５】本発明に係る第９の実施の形態である特徴部分をデータの伝送容量調整制御に用いた実施の形態を示す図である。
【符号の説明】
【００４７】
１１…ウェハ、１２…集光レンズ、１３…光源、１４…対物レンズ、１５…イメージセンサ、１６…光学系からの画像情報、１７…Ａ／Ｄ変換機、１８…画像データ分配制御器、１９１〜１９ｎ…並列画像データ、１１０、１１２…リング状同期信号伝送手段、９４１〜９４ｎ…リカバークロック、１１１１〜１１１ｎ…送信側データ伝送装置、１１３１〜１１３ｎ…受信側データ伝送装置、１１４、１１５…同期信号源、２１７、９２６…同期信号源クロック、２１８１〜２１８ｎ、９１６１〜９１６ｎ、１６２１〜１６２ｎ…第３の基準信号、２１９１〜２１９ｎ、９６１〜９６ｎ…ＦＩＦＯ、２２０１〜２２０ｎ、９１３１〜９１３ｎ、１６８１〜１６８ｎ…遅延済み基準信号、１１７１〜１１７ｎ…画像データ処理部、１１８１〜１１８ｎ、１２７１〜１２７ｎ…高速シリアル伝送線、１１９１〜１１９ｎ…受信制御部出力画像データ、１２０１〜１２０ｎ、２７１〜２７ｎ…送信制御部、１２１１〜１２１ｎ、１２３１〜１２３ｎ…計測部、１２２１〜１２２ｎ、９２１〜９２ｎ…受信制御部、１２５１〜１２５ｎ、１２６１〜１２６ｎ…遅延部、２１…システムクロック（１）、２５１〜２５ｎ…フラグ付加済み伝送データ、９７１〜９７ｎ…フラグ分離部、９８１〜９８ｎ…データ出力制御部、９１０１〜９１０ｎ…フラグ分離済み受信データ、９１９１〜９１９ｎ…データから分離した受信フラグ、２６１〜２６ｎ、９３１〜９３ｎ、９５１〜９５ｎ、１０１０１〜１０１０ｎ…伝送装置クロック、１００ｎ、９１４１〜９１４ｎ…計測結果、２１２１〜２１２ｎ、９１７１〜９１７ｎ…第２の基準信号、２１３１〜２１３ｎ、９１８１〜９１８ｎ…第１の基準信号、２１４１〜２１４ｎ…判定回路、２１５１〜２１５ｎ…カウンタ、２２１１〜２２１ｎ…フラグ付加部、３…判定回路論理値、４…装置間同期用基準クロック信号、６…データ同期用基準パルス信号、３１３…第１の基準信号が到着したポイントから第２の基準信号が到着したポイントまでの時間について、それぞれを２分したポイント、３７１〜３７ｎ…第２の基準信号の、計測部への到着信号波形、３８１〜３８ｎ…第１の基準信号の、計測部への到着信号波形、３９１〜３９ｎ…第１の基準信号が“Ｈｉｇｈ”になったポイント、３１０１〜３１０ｎ…第２の基準信号が“Ｈｉｇｈ”になったポイント、３１１１〜３１１ｎ、３１２１〜３１２ｎ…第１の基準信号が到着したポイントから第２の基準信号が到着したポイントまでの時間について、それぞれを２分したもの、５８１〜５８ｎ…遅延済み基準信号の波形、５９１〜５９ｎ…基準信号が到着するタイミング波形、５１０１〜５１０ｎ…基準信号が到着したポイント、５１１…遅延済み基準信号が“Ｈｉｇｈ”となるポイント、９２１１〜９２１ｎ…自己の一つ前のインデクスの伝送装置での受信フラグ結果、９２２１〜９２２ｎ…待ち合わせ用ＡＮＤ素子、９２３１〜９２３ｎ…待ち合わせ済み受信フラグ結果、１２８…画像データ経路変更部、１２８１〜１２８ｎ…データ処理部、１３１…フレーム終了を表す特殊文字、１３２…フレーム内画像データ、１３３…フレーム付加データ、１３４…フレーム開始を表す特殊文字、１４３１〜１４３ｎ…大容量データ生成ワークステーション、１４１１〜１４１ｎ…生成データ、１４４…ワークステーション制御用共通バス、１４２…データ分配制御部、１６４１〜１６４ｎ…スループット調整部、１６５１〜１６５ｎ…スループット調整後の伝送データ、１６１６１〜１６１６ｎ…受信側からのスループット調整要求、１６１７１〜１６１７ｎ…自己より以前にて発生したスループット調整要求信号の論理和結果、１６１８１〜１６１８ｎ…スループット調整要求信号の倫理和結果、１６１９１〜１６１９ｎ…スループット調整要求信号の論理和演算。
【図１】
2007081781.tif 000003
【図２】
2007081781.tif 000004
【図３】
2007081781.tif 000005
【図４】
2007081781.tif 000006
【図５】
2007081781.tif 000007
【図６】
2007081781.tif 000008
【図７】
2007081781.tif 000009
【図８】
2007081781.tif 000010
【図９】
2007081781.tif 000011
【図１０】
2007081781.tif 000012
【図１１】
2007081781.tif 000013
【図１２】
2007081781.tif 000014
【図１３】
2007081781.tif 000015
【図１４】
2007081781.tif 000016
【図１５】
2007081781.tif 000017