(57)【要約】【課題】配線の修正にあたり、タイミングや配線経路の変更を最小限にし、設計期間や開発コストの低減を図るようにした半導体集積回路の設計方法を提供する。【解決手段】信号配線処理に先立ち、任意の配線層の一部または全領域を使用して、最小線幅、最小間隔で任意の補助配線ネットを配線し、補助配線構造を配線する補助配線ステップと、前記補助配線構造以外の部分で信号配線処理を行う信号配線ステップと、信号配線処理終了後、前記補助配線ネットを用いて配線修正を行う再配線ステップとを含む。【選択図】図１
2007335498.tif 000002
【特許請求の範囲】
【請求項１】
信号配線処理に先立ち、任意の配線層の一部または全領域を使用して、最小線幅、最小間隔で任意の補助配線ネットを配線し、補助配線構造を配線する補助配線ステップと、前記補助配線構造以外の部分で信号配線処理を行う信号配線ステップと、信号配線処理終了後、前記補助配線ネットを用いて配線修正を行う再配線ステップとを含む半導体集積回路の設計方法。
【請求項２】
請求項１に記載の半導体集積回路の設計方法であって、
前記補助配線ステップで形成される補助配線構造が、最小線幅、最小間隔で形成されたストライプパターンである半導体集積回路の設計方法。
【請求項３】
請求項１に記載の半導体集積回路の設計方法であって、
前記補助配線ステップで形成される補助配線構造が、斜め方向に走行するように最小線幅、最小間隔で形成されたストライプパターンである半導体集積回路の設計方法。
【請求項４】
請求項１に記載の半導体集積回路の設計方法であって、
前記補助配線ステップが、
任意のN、N+1番目の配線層の一部または全領域を使用して最小線幅、最小間隔で任意の補助配線ネットを、上下層を構成するN、N+1番目の配線層で交差するように配線し、メッシュ構造を持つメッシュ構造を形成するステップを含み、
前記信号配線ステップが、
前記N、N+1層補助配線構造以外の部分で信号配線処理を行う信号配線ステップを含む半導体集積回路の設計方法。
【請求項５】
請求項４に記載の半導体集積回路の設計方法であって、
前記配線修正ステップは、
設計規則違反のネットが存在する場合、配線修正する優先順位付けを行う優先順位付けステップと、
前記優先順位付けステップで決定された優先順位に基づき配線修正処理を行う信号ネットを決定し、修正ネットの一部または全部を除去し、前記修正ネットの切断部分から前記信号ネットと接続できる最短距離またはそれに準ずる距離で配線経路を探索し、前記N、N+1層補助配線構造を使用して前記修正ネットの最短距離またはそれに準ずる距離で配線経路を探索する配線経路探索ステップと、
前記配線経路探索ステップで探索して決定された前記補助配線ネット名を修正ネット名として、前記補助配線ネットに付加するステップとを含む半導体集積回路の設計方法。
【請求項６】
請求項５に記載の半導体集積回路の設計方法であって、
前記配線修正ステップはさらに、
前記修正ネットの残り部分を配線すると共に配線の除去を禁止する配線固定属性を付加する再配線ステップと、
全ての配線修正対象ネットの配線修正が完了し、配線が収束したか否かを判断する配線完了判定ステップとを含むことを特徴とする半導体集積回路の設計方法。
【請求項７】
請求項６に記載の半導体集積回路の設計方法であって、
前記配線修正ステップはさらに、
前記配線経路上の前記補助配線ネットの両端を切断し、前記修正ネット名を前記補助配線ネットに付加し、前記修正ネットの残り部分を配線すると共に配線の除去を禁止する配線固定属性を付加する再配線ステップと、全ての配線修正対象ネットの配線修正が完了し、配線が収束したか否かを判断する配線完了判定ステップとを含む半導体集積回路の設計方法。
【請求項８】
請求項１に記載の半導体集積回路の設計方法であって、
設計規則違反のネットを前記補助配線構造を使用して、他のネットと任意の間隔(隣接配線禁止領域)を確保して配線修正する場合、前記配線経路探索ステップが、前記修正ネットの配線幅と前記隣接配線禁止領域の幅を合わせた値を仮想的な配線幅として配線経路を探索するステップを含み、また前記再配線ステップが、前記仮想的な配線経路上の前記補助配線ネットの両端を切断し、仮想的な配線経路を前記修正ネットの再配線経路と前記隣接配線禁止領域に展開し、前記隣接配線禁止領域にある前記補助配線ネットを除去するとともに、前記修正ネットの再配線経路上にある補助配線ネットに前記修正ネット名を付加し、前記修正ネットの残り部分を配線すると共に前記修正ネットに配線の除去を禁止する配線固定属性を付加し、自己の配線経路からその両側の任意の距離までは他のネットの配線を禁止する隣接配線禁止属性を付加するステップを含む半導体集積回路の設計方法。
【請求項９】
請求項１に記載の半導体集積回路の設計方法であって、
設計規則違反のネットを前記補助配線構造を使用して、任意の配線幅で配線修正する場合、前記配線経路探索ステップが、任意の配線幅で配線経路を探索するようになり、また前記再配線ステップが、前記配線経路上の前記補助配線ネットを全て除去し、前記修正ネットを前記配線幅で前記配線経路上を配線し、前記修正ネットの残り部分を配線すると共に配線の除去を禁止する配線固定属性を付加するステップを含む半導体集積回路の設計方法。
【請求項１０】
請求項１に記載の半導体集積回路の設計方法であって、
設計規則違反のネットを前記補助配線構造を使用して、配線修正する際にその両側をシールド配線する場合、前記配線経路探索ステップが、前記修正ネットの配線幅とその両側のシールドネットとの間隔とシールドネットの配線幅を合わせた値を仮想的な配線幅として配線経路を探索するステップを含み、また前記再配線ステップが、前記仮想的な配線経路上の前記補助配線ネットの両端を切断し、仮想的な配線経路を前記修正ネットの再配線経路とシールドネットに展開し、シールドネットに電源またはGNDの属性を付加し、修正ネットの再配線経路上にある前記補助配線ネットに修正ネットのネット名を付加し、前記修正ネットの残り部分を配線すると共に前記修正ネットと前記シールドネットに配線の除去を禁止する配線固定属性を付加する工程を含む半導体集積回路の設計方法。
【請求項１１】
請求項４に記載の半導体集積回路の設計方法であって、
前記配線経路探索ステップおよび前記再配線ステップに際し、タイミングが収束しない場合、修正ネットの配線幅または修正ネットと隣接配線の配線間隔(隣接配線禁止領域)を変更する配線幅、配線間隔決定ステップを追加し、前記配線経路探索ステップが、前記修正ネットの配線幅と前記隣接配線禁止領域の幅を合わせた値を仮想的な配線幅として配線経路を探索するステップを含み、また前記再配線ステップが、前記仮想的な配線経路上の前記補助配線ネットを全て除去し、仮想的な配線経路を前記修正ネットの再配線経路と前記隣接配線禁止領域に展開し、前記修正ネットを所定の配線幅で前記再配線経路上を配線し、前記修正ネットの残り部分を配線すると共に配線の除去を禁止する配線固定属性を付加し、自己の配線経路からその両側の所定の距離までは他のネットの配線を禁止する隣接配線禁止属性を付加するようになり、再配線後にタイミングが収束しているか否かを判定するタイミング検証ステップをさらに含む半導体集積回路の設計方法。
【請求項１２】
請求項１に記載の半導体集積回路の設計方法であって、
全ての配線修正が必要な信号ネットの配線修正終了後に、前記補助配線構造で信号ネットとして使用しなかった前記補助配線ネット間にメタルを発生させ、任意の配線幅になるようにし、電源またはGNDの属性を付加し、他の電源配線と接続し、前記補助配線構造でストライプ電源構造、または、前記N、N+1層補助配線構造でメッシュ電源構造を構成する電源配線補強ステップをさらに含む半導体集積回路の設計方法。
【請求項１３】
請求項１２に記載の半導体集積回路の設計方法であって、
全ての配線修正が必要な信号ネットの配線修正終了後に、前記補助配線構造で使用している配線層の配線パターンを記憶する配線パターン記憶ステップを追加し、前記電源配線補強ステップ実施後、配線修正が発生した際に、前記補助配線構造で使用している配線層の全ての配線を除去し、前記配線パターン記憶ステップで記憶した配線パターンを再現させる配線パターン再現ステップをさらに含む半導体集積回路の設計方法。
【請求項１４】
請求項1乃至１３のいずれかに記載の半導体集積回路の設計方法であって、
前記修正ネットの除去ステップに際し、除去箇所の両端を切断し、前記修正ネットから切断された配線部分(フローティングネット)を除去することなく、ダミーメタルとして使用することを特徴とする半導体集積回路の設計方法。
【請求項１５】
請求項４に記載の半導体集積回路の設計方法であって、
前記配線経路探索ステップが、前記N層からN+1層への乗り換えとN+1層からN層への乗り換えがあり、N+1層を使用した配線距離があらかじめ決められた距離以下である場合、その配線経路をN層に変更して、配線経路を探索し、また、N+1層からN層への乗り換えとN層からN+1層への乗り換えがあり、N層を使用した配線距離があらかじめ決められた距離以下である場合、その配線経路をN+1層に変更して、配線経路を探索する工程を含む半導体集積回路の設計方法。
【請求項１６】
請求項１５に記載の半導体集積回路の設計方法であって、
前記あらかじめ決められた距離は、隣接するライン間の距離である半導体集積回路の設計方法。
【請求項１７】
請求項４に記載の半導体集積回路の設計方法であって、
前記配線経路探索ステップが、前記N、N+1層を使用して前記修正ネットがタイミング収束するように配線経路を探索するステップと、再配線ステップ終了後にタイミングが収束しているか否かを判定するタイミング検証ステップをさらに含む半導体集積回路の設計方法。
【請求項１８】
請求項１２に記載の半導体集積回路の設計方法であって、
前記N、N+1層による電源配線補強終了後、タイミングが収束しているか否かを判定するタイミング検証ステップと電源補強前のタイミング検証結果と比較して、タイミング違反信号ネットを特定するステップと前記タイミング違反信号ネットに対して、電源補強前の状態になるようにメタルを削除するステップをさらに含む半導体集積回路の設計方法。
【請求項１９】
請求項１２に記載の半導体集積回路の設計方法であって、
前記電源配線補強ステップに際し、IRドロップ値を計算し、電源配線補強が必要な箇所を決定するステップを追加し、他の電源配線と接続する際に電源またはGND供給箇所に一番近い箇所と電源配線補強が必要な箇所のみ接続する半導体集積回路の設計方法。
【請求項２０】
請求項１に記載の半導体集積回路の設計方法であって、
全ての配線修正が必要な信号ネットの配線修正終了後に、前記補助配線構造が形成された領域の面積占有率を計算し、製造工程から要求される面積占有率を満たすように前記補助配線ネットを除去する面積占有率調整ステップをさらに含む半導体集積回路の設計方法。
【請求項２１】
請求項２０に記載の半導体集積回路の設計方法であって、
前記面積占有率調整ステップが、全ての信号ネットに対して影響が少ない(カップリング容量が小さい)順に前記補助配線ネットの除去を行う除去優先付けステップをさらに含む半導体集積回路の設計方法。
【請求項２２】
請求項２０に記載の半導体集積回路の設計方法であって、
前記面積占有率調整ステップが、IRドロップ値を計算し、電源配線補強が必要な箇所を決定するステップと、電源配線補強ステップをさらに含む半導体集積回路の設計方法。
【請求項２３】
請求項１に記載の半導体集積回路の設計方法であって、
設計規則違反があるか否かの検証の結果、トランジスタのゲート電極の面積に対する、当該ゲート電極に接続されている配線面積の比であるアンテナ比が所定のアンテナ比を満たしていない場合、前記配線経路探索ステップに際し、当該ゲート電極に接続されている配線面積を所定のアンテナ比を満たすように前記補助配線構造が最上層となるように配線経路を探索する工程を含む半導体集積回路のレイアウト設計方法。
【請求項２４】
請求項４に記載の半導体集積回路の設計方法であって、
回路素子の入力部、及び出力部を前記N、N+1層補助配線ネットの任意の箇所と接続し、当該接続箇所の周囲を切断し、前記N、N+1層上に当該回路素子の入力部、及び出力部の電極パッドを複数個有し、前記N、N+1層を用いて任意の電極パッドに接続する工程を含む半導体集積回路のレイアウト方法。
【請求項２５】
請求項１乃至２４のいずれかに記載の半導体集積回路の設計方法を用いて形成した半導体集積回路。
【請求項２６】
請求項２５に記載の半導体集積回路であって、
少なくとも一部の領域にのみ配線の補助配線ネットを備えた半導体集積回路。
【請求項２７】
請求項２５に記載の半導体集積回路であって、
N層目がX方向にレイアウトルールにおける最小線幅、最小間隔で電源配線が配置され、N+1層目がY方向に最小線幅、最小間隔で電源配線が配置され、少なくともN層及びN+1層目の一部の領域に修正用の信号配線が配置されていることを特徴とする半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウト設計方法およびこれを用いて形成された半導体集積回路に係り、特に配線修正に関するものである。
【背景技術】
【０００２】
従来の半導体集積回路のレイアウト設計方法における配線の修正方法としては、修正する配線層を限定したり、タイミング検証しながら配線経路を探索するなどして修正ネットの配線修正工数を最小限にしている。この種の配線修正技術として、例えば、特許文献１に記載の方法が知られている。
【０００３】
【特許文献１】特開2002-297683号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記方法にあっては、最短距離での配線やシールド配線が必要な信号ネットがあった場合、配線経路を確保する為に該信号ネットだけでなく、他の信号ネットも除去する必要があり、新たなタイミングエラーやクロストークの影響が生じる場合が多々あり、タイミングや配線経路の変更を最小限にした配線修正は困難である。また、修正ネットの再配線の為に除去した配線以外の信号ネットの再配線も必要となる為、繰り返し工数が増加し、設計期間や開発コストの増大を招くという問題があった。
本発明は前記実情に鑑みてなされたもので、配線の修正にあたり、タイミングや配線経路の変更を最小限にし、設計期間や開発コストの低減を図るようにした半導体集積回路の設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
半導体集積回路のレイアウト設計方法についての本発明は、次のような手段を講じることにより、上記の課題を解決するものである。
そこで本発明では、信号配線処理に先立ち、任意の配線層の一部または全領域を使用して、最小線幅、最小間隔で任意の補助配線ネットを配線し、補助配線構造を配線する補助配線ステップと、前記補助配線構造以外の部分で信号配線処理を行う信号配線ステップと、信号配線処理終了後、前記補助配線ネットを用いて配線修正を行う再配線ステップとを含む。
この構成により、補助配線ネットを用いて配線修正を行うようにしているため、補助配線ネットの近傍のみで再配線することが可能となり、工数の低減を図るとともに、再配線を容易に行うことが可能となる。
【０００６】
また本発明は、上記半導体集積回路の設計方法において、前記補助配線ステップで形成される補助配線構造が、最小線幅、最小間隔で形成されたストライプパターンであるものを含む。
【０００７】
また本発明は、上記半導体集積回路の設計方法において、前記補助配線ステップで形成される補助配線構造が、斜め方向に走行するように最小線幅、最小間隔で形成されたストライプパターンであるものを含む。
【０００８】
また本発明は、上記半導体集積回路の設計方法において、前記補助配線ステップが、任意のN、N+1番目の配線層の一部または全領域を使用して最小線幅、最小間隔で任意のネットを、上下層を構成するN、N+1番目の配線層で交差するように配線し、メッシュ構造を形成するステップを含み、前記信号配線ステップが、前記N、N+1層補助配線構造以外の部分で信号配線処理を行う信号配線ステップを含む。
【０００９】
すなわち、本発明は、上記半導体集積回路の設計方法において、信号配線処理前に任意のN、N+1番目の配線層の一部または全領域を使用して最小線幅、最小間隔で任意の補助配線ネットを上下層で交差するように配線し、メッシュパターンで構成された補助配線構造を形成する補助配線ステップと、前記N、N+1層補助配線構造以外の部分で信号配線処理を行う信号配線ステップと、信号配線処理終了後の検証の結果、設計規則違反のネットが存在する場合、配線修正する優先順位付けを行う優先順位付けステップと、優先順位に基づき配線修正処理を行う信号ネットを決定し、修正ネットの一部または全部を除去する除去ステップと、前記修正ネットの切断部分から前記補助配線ネットと接続できる最短距離またはそれに準ずる距離で配線経路を探索し、前記N、N+1層を使用して前記修正ネットの最短距離またはそれに準ずる距離で配線経路を探索する配線経路探索ステップと、前記配線経路上の前記補助配線ネットの両端を切断し、前記修正ネット名を前記補助配線ネットに付加し、前記修正ネットの残り部分を配線すると共に配線の除去を禁止する配線固定属性を付加する再配線ステップと、全ての配線修正対象ネットの配線修正が完了し、配線が収束したか否かを判断する配線完了判定ステップとを含む。
【００１０】
優先順位付けステップにおいて、どの信号ネットから修正するかの優先順位を付ける際には、ショート、スペーシングエラー、タイミングエラー、スキューエラー、クロストークエラー等の設計規則違反のネットが存在する場合、どの設計違反ネットから配線修正するかを設計者が優先順位付けを行う。
【００１１】
なお、補助配線ステップにおいて、任意の補助配線ネットの配線領域は、N、N+1層の一部または全領域とする。N、N+1層であらかじめメッシュ電源配線を構成し、その使用していない領域を補助配線ネットの配線領域としてもよい。また、前記補助配線ネットのメッシュ構造はN、N+1層で垂直に交差するものに限定されず、斜め方向とするなど任意の角度で交差してよい。
【００１２】
以上のようなステップの組み合わせを用いた本発明の設計方法によれば、修正ネットの切断部分からN層の補助配線ネットと接続する配線経路近傍にある他の信号ネットにしか影響を与えることなく、修正ネットの再配線のために配線修正する信号ネットを最小限にし、N、N+1層を使用して前記修正ネットを最短距離またはそれに準ずる距離で再配線を行うことができる。
【００１３】
また、本発明は、上記方法において、設計規則違反の信号ネットを前記補助配線構造を使用して他の信号ネットと任意の間隔を確保して配線修正する場合、前記配線経路探索ステップにおいて、前記修正ネットの配線幅と任意の配線間隔(隣接配線禁止領域)を合わせ、仮想的な配線幅として仮想的な配線経路を探索するようにする。次に、前記再配線ステップにおいて、仮想的な配線経路を修正ネットの再配線経路と前記隣接配線禁止領域に展開し、隣接配線禁止領域にある補助配線ネットを除去、修正ネットの再配線経路上にある前記補助配線ネットに修正ネットのネット名を付加し、前記修正ネットの残り部分を配線すると共に、前記修正ネットに自己の配線経路からその両側の任意の距離までは他のネットの配線を禁止する隣接配線禁止属性を付加するステップをさらに含むことにより、修正ネットのカップリング容量を小さくし、前記修正ネットの配線遅延と前記修正ネットを駆動しているセルのセル遅延を小さくすることができる。
【００１４】
また、本発明は、上記方法において、設計規則違反のネットを前記補助配線構造を使用して任意の配線幅で配線修正する場合、前記配線経路探索ステップにおいて、前記配線幅を考慮して配線経路を探索するようにし、前記再配線ステップにおいて、前記配線経路上の前記補助配線ネットを除去、前記N、N+1層で前記修正ネットを前記配線幅で配線することにより、修正ネットの配線抵抗を小さくし、前記修正ネットの配線遅延を小さくすることができる。
【００１５】
また、本発明は、上記方法において、設計規則違反のネットを前記補助配線構造を使用して配線修正する際にその両側をシールド配線する場合、配線経路探索ステップにおいて、前記修正ネットの配線幅とその両側のシールド配線との間隔とシールド配線幅を合わせた値を仮想的な配線幅として配線経路を探索するようにし、次に再配線ステップにおいて、前記仮想的な配線経路上の前記補助配線ネットの両端を切断し、仮想的な配線経路を前記修正ネットの再配線経路とシールドネットに展開し、シールドネットに電源またはGNDの属性を付加し、修正ネットの再配線経路上にある前記補助配線ネットに修正ネットのネット名を付加し、前記修正ネットの残り部分を配線すると共に前記修正ネットとシールドネットに配線の除去を禁止する配線固定属性を付加することにより、シールド配線が容易となる。
【００１６】
また、本発明は、上記方法において、前記配線経路探索ステップと前記再配線ステップに際し、タイミングが収束しない場合、修正ネットの配線幅または修正ネットと隣接配線の配線間隔(隣接配線禁止領域)を変更する配線幅、配線間隔決定ステップを追加し、前記配線経路探索ステップが、前記修正ネットの配線幅と前記隣接配線禁止領域の幅を合わせた値を仮想的な配線幅として配線経路を探索するようになり、また前記再配線ステップが、前記仮想的な配線経路上の前記補助配線ネットを全て除去、仮想的な配線経路を前記修正ネットの再配線経路と前記隣接配線禁止領域に展開し、前記修正ネットを所定の配線幅で前記再配線経路上を配線し、前記修正ネットの残り部分を配線すると共に配線の除去を禁止する配線固定属性を付加し、自己の配線経路からその両側の所定の距離までは他のネットの配線を禁止する隣接配線禁止属性を付加するようになり、再配線後にタイミングが収束しているか否かを判定するタイミング検証ステップをさらに含むことにより、効率良く配線修正を行うことができる。
【００１７】
また、本発明は、上記方法において、全ての配線修正が必要な信号ネットの配線修正終了後に、前記補助配線構造で信号ネットとして使用しなかった前記補助配線ネット間にメタルを発生させ、任意の配線幅になるようにし、電源またはGNDの属性を付加し、他の電源配線と接続し、前記補助配線構造でストライプ電源構造、または、前記N、N+1層補助配線構造でメッシュ電源構造を構成することにより、幅が広い電源配線を生成することで抵抗を下げ、IRドロップ量を減少させることができる。なお、新たに形成した電源配線は、任意の配線幅で、電源またはGNDをどう割り振るかも任意であり、全ての補助配線ネットを電源配線として使用しなくてもよい。また、前記補助配線ネット間にメタルを発生させる際に、隣接するシールド配線との間にメタルを発生させ、前記シールド配線を電源配線としてもよい。
【００１８】
また、本発明は、上記方法において、全ての配線修正が必要な信号ネットの配線修正終了後に、前記補助配線構造で使用している配線層の配線パターンを記憶する配線パターン記憶ステップを追加し、前記電源配線補強ステップ実施後、配線修正が発生した際に、前記補助配線構造で使用している配線層の全ての配線を除去し、前記配線パターン記憶ステップで記憶した配線パターンを再現させる配線パターン再現ステップをさらに含むことにより、配線修正が発生した際に上記方法が利用できる状態に再現することが可能となる。
【００１９】
また、本発明は、上記方法において、前記修正ネットの除去ステップに際し、除去箇所の両端を切断し、前記修正ネットから切断された配線部分(フローティングネット)を除去することなく、ダミーメタルとして使用することにより、他の信号ネットの前記修正ネットとのカップリング容量の代わりを前記フローティングネットとのカップリング容量で補うことで、他の信号ネットに与える影響を最小限にすることができる。
【００２０】
また、本発明は、上記方法において、前記N、N+1層を使用しての配線経路探索ステップが、配線層乗換え判定ステップ、配線長判定ステップ及び配線経路変更ステップを含む。
この構成により、前記N層からN+1層への乗り換えとN+1層からN層への乗り換えがあり、N+1層を使用した配線距離があらかじめ決められた距離以下である場合、その配線経路をN層に変更して、前記N層とN+1層の配線を接続するためのコンタクトを削減することが可能で、修正ネットの配線長を短くすることで抵抗を小さくでき、修正ネットの配線遅延を小さくすることが可能となる。
【００２１】
また、本発明は、上記方法において、前記配線経路探索ステップが、前記N、N+1層を使用して前記修正ネットがタイミング収束するように配線経路を探索するステップと、再配線ステップ終了後にタイミングが収束しているか否かを判定するタイミング検証ステップを含む。
この構成により、前記修正ネットに関する遅延が小さく、ホールドタイミングエラーやスキューエラーなどが発生し、タイミングが収束しない場合、タイミング検証をしながら配線経路を探索し、配線経路を迂回して、配線長を徐々に長くすることで、タイミング収束する配線経路を決定し、再配線することにより効率の良い配線修正が可能となる。
【００２２】
また、本発明は、上記方法において、前記補助配線ネットによる電源配線補強ステップ終了後に、タイミングが収束しているかどうかを判定するタイミング検証ステップとタイミング違反があった場合、電源配線補強前のタイミング検証結果と比較して、タイミング違反信号ネットを特定するステップと前記タイミング違反信号ネットのカップリング容量が、電源配線補強前と同じになるように電源配線を補強した箇所のメタル配線の一部分を除去するステップを含む。
この構成により、タイミング違反を起こすことなく、前記補助配線ネットによる電源配線の補強が可能となる。
【００２３】
また、本発明は、上記方法において、前記補助配線ネットによる電源配線補強ステップが、IRドロップ値を計算するステップと、電源配線の補強が必要な箇所を決定するステップと、前記N、N+1層で信号配線として使用しなかった前記補助配線ネットを使用して、電源またはGND供給箇所から当該補強箇所までの配線経路探索するステップを含む。
この構成により、前記補助配線構造で信号配線として使用しなかった前記補助配線ネットを使用することで、他の信号ネットに与える影響を最小限にして、電源補強が必要な箇所に対して、効率良く電源配線を補強することが可能となる。
【００２４】
また、本発明は、上記方法において、前記配線経路探索ステップと前記再配線ステップに際し、全ての配線修正が必要な信号ネットの配線修正終了後に、前記補助配線構造が形成された領域の面積占有率を計算し、製造工程から要求される面積占有率を満たすように前記補助配線ネットを除去する面積占有率調整ステップを含む。
この構成により、前記補助配線構造が形成された領域の面積占有率を容易に満たすことができる。
【００２５】
また、本発明は、上記方法において、前記面積占有率調整ステップが、全ての信号ネットに対して影響が少ない、すなわち、信号ネットとのカップリング容量が小さい順に前記補助配線ネットの優先順位付けを行うステップを含む。
この構成により、信号ネットに与える影響を最小限にして、前記補助配線構造が形成された領域の面積占有率の調整を行うことができる。
【００２６】
また、本発明は、上記方法において、前記面積占有率調整ステップが、前記補助配線ネットを除去することにより、電源配線の幅を広げられるがどうかを判定し、可能であれば、所定の面積占有率を満たしつつ電源配線の幅を広げ、電源配線の補強を行うステップを含む。
この構成により、前記補助配線構造が形成された領域の面積占有率を満たすともに、電源配線の補強を効率良く行うことができる。
【００２７】
また、本発明は、上記方法において、設計規則違反ネットが存在するかどうかの検証の結果、トランジスタのゲート電極面積に対する、当該ゲート電極に接続されている配線面積の比であるアンテナ比が所定のアンテナ比を満たしていない場合、前記配線経路探索ステップが、当該ゲート電極に接続されている配線面積を所定のアンテナ比を満たすように前記補助配線構造が最上層となるように配線経路を探索するステップを含む。
この構成により、前記補助配線構造以外の配線層での配線修正を最小限にして、ゲート電極に接続される配線を所定のアンテナ比以下にすることができ、アンテナ効果によるゲート電極の破壊を防ぐことが可能となる。
【００２８】
また、本発明は、上記方法において、回路素子の入力端子、及び出力端子を前記N、N+1層補助配線ネットの任意の箇所と接続し、当該接続箇所の周囲を切断し、前記N、N+1層上に当該回路素子の入力部、及び出力部の電極パッドを複数個作成し、前記N、N+1層を使用して任意の電極パッドに接続するステップを含む。
この構成により、前記N層またはN+1層の補助配線ネット上に複数の回路素子の入力端子および出力端子のそれぞれと接続した電極パッドを作成することで複数の回路仕様を実現でき、N層およびN+1層の配線修正のみで回路仕様を変更することが可能となる。
【発明の効果】
【００２９】
本発明によれば、設計規則違反ネットを最短距離またはそれに準ずる距離で再配線可能で、かつシールド配線を容易に行うことが可能で、N、N+1層の信号ネットが存在しない領域で再配線処理の大部分を行う為、他の信号ネットに与える影響を最小限にして、タイミングエラー修正、クロストークの影響回避、面積占有率調整、アンテナエラー修正が可能となり、設計の繰り返しによるレイアウト設計・タイミング検証等の設計工数の増大を抑え、設計期間の短縮を図ると共に設計コストを削減することができる。また、前記N、N+1層で信号ネットとして使用しなかった領域を、補助配線ネット間にメタルを発生させ、任意の配線幅になるようにし、電源またはGNDの属性を付加し、他の電源配線と接続し、前記N、N+1層でメッシュ電源構造を構成することが可能となり、電源補強を効率良く行うことができる。また、複数の回路素子の入力端子と出力端子を接続した電極パッドを前記N、N+1層に作成することで、前記N、N+1層の配線修正のみで、回路仕様を変更することが可能となる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の一実施の形態について、図面を参照しながら説明する。
(実施の形態１)
図１は本発明の一実施の形態における半導体集積回路のレイアウト設計方法の処理手順を示すフローチャートである。
本発明では、信号配線処理に先立ち、任意の配線層の一部または全領域を使用して、最小線幅、最小間隔で任意の補助配線ネットを配線し、補助配線構造を配線する補助配線ステップと、前記補助配線構造以外の部分で信号配線処理を行う信号配線ステップと、信号配線処理終了後、前記補助配線ネットを用いて配線修正を行う再配線ステップとを含むことを特徴とする。
【００３１】
すなわち、この設計方法は、図１に示すように、フロアプランＳ１から、信号配線処理ステップＳ４に先立ち、任意のN、N+1番目の配線層の一部または全領域を使用して最小線幅、最小間隔で任意の補助配線ネットを上下層で交差するように配線し、メッシュ構造を構成する補助配線ステップとしての補助配線ステップＳ２と、フロアプランに基づきレイアウトセルを配置する配置処理ステップＳ３と、前記N、N+1層補助配線構造以外の部分で信号配線処理を行う信号配線ステップＳ４と、信号配線処理終了後の検証の結果、設計規則違反のネットが存在するか否かを判断する判断ステップＳ５と、前記判断ステップで存在すると判断された場合、配線修正する優先順位付けを行う優先順位付けステップＳ６と、優先順位に基づき配線修正処理を行う信号ネットを決定し、修正ネットの一部または全部を除去する除去ステップと、前記修正ネットの切断部分から前記補助配線ネットと接続できる最短距離またはそれに準ずる距離で配線経路を探索し、前記N、N+1層を使用して前記修正ネットの最短距離またはそれに準ずる距離で配線経路を探索する配線経路探索ステップＳ７と、前記配線経路上の前記補助配線ネットの両端を切断し、前記修正ネット名を前記補助配線ネットに付加し、前記修正ネットの残り部分を配線すると共に配線の除去を禁止する配線固定属性を付加する再配線ステップＳ８と、全ての配線修正対象ネットの配線修正が完了し、配線が収束したか否かを判断する配線完了判定ステップＳ９とを含む。
【００３２】
以下個々のステップについて詳細に説明する。
(1)補助配線ステップ（補助配線ステップ） S2
図4はN、N+1層で構成するメッシュ構造を模式的に示したものである。フロアプランの生成(S1)終了後、信号配線処理前に図4に示すように、任意のN、N+1番目の配線層の全領域を使用して最小線幅、最小間隔で任意のネット(補助配線ネット)を、N層を水平方向、N+1層を垂直方向の配線層として配線し、メッシュ構造を構成する。ここで、理解を容易にする為に、N層を第5層(M5)、N+1層を第6層(M6)とする。F1はM5とM6から構成されるメッシュ構造である。また、任意のネット(補助配線ネット)は、電源ネットとする。
【００３３】
(2)信号配線ステップ S4
次に、レイアウトセルの配置処理(S3)を行い、配線層の第1層から第4層までの領域で信号配線処理を行う。
【００３４】
(3)優先順位付けステップ S6
信号配線ステップ終了後の検証(S5)の結果、ショートエラー、スペーシングエラー、タイミングエラー、スキューエラー、クロストークエラー等の設計規則違反のネットが存在する場合、どの設計違反ネットから配線修正するかを設計者が優先順位付けを行う。
【００３５】
(4)配線経路探索ステップ S7
図2は配線経路探索ステップ(S7)の詳細な処理手順を示すフローチャートである。また、図5から図7は配線経路探索する過程を模式的に示したものである。まず、配線修正対象ネットを優先順位が上位の方から順次選択する(S7a-1)。以下、図5に示すように、第1層M1から第4層M4を使用して配線されている信号ネットを配線修正する際のフローについて説明する。
配線層第1層から第6層をそれぞれM1からM6とし、配線修正する信号ネット(修正ネット)をn1、修正ネットが接続している回路素子の出力端子をA、入力端子をBとする。図6に示すように、前記修正ネット(n1)をL1、L2で切断し、配線を除去(S7a-2)し、前記修正ネット(n1)の切断部分(L1、L2)から第5層M5（補助配線ネット）と接続できる配線経路(R1、R2)を最短距離またはそれに準ずる距離で探索する(S7a-3)。次に、図7に示すように、第5層M5、第6層M6を使用して前記修正ネットの配線経路(R3)を最短距離またはそれに準ずる距離で探索する(S7a-4)。
【００３６】
(5)再配線ステップ S8
図3は再配線ステップ(S8)の詳細な処理手順を示すフローチャートである。また、図8、9は再配線する過程における第5層、第6層M5、M6を模式的に示したものである。前記配線経路探索ステップ(S7)で修正ネットの再配線経路が決定したら、前記再配線経路上のM5、M6（補助配線ネット）の両端(L3〜L5)を切断し(S8a-1)、前記切断された補助配線ネット (F2、F3)に前記修正ネット名を付加し(S8a-2)、図9に示すように、第5層M5、第6層M6における前記修正ネットの配線(n2)とする。次に、S7a-3で探索した再配線経路R1、R2の再配線を実施し(S8a-3)、前記修正ネットに配線の除去禁止属性を付加する(S8a-4)。
【００３７】
(6)配線完了判定ステップ S9
全ての配線修正対象ネットの配線修正が完了したかを判断し、完了していない場合は、全ての修正対象ネットの配線修正が完了するまで前記配線経路探索ステップ(S7)からの処理を繰り返す。前記配線経路探索ステップ(S7)において、除去禁止属性が付加された配線修正済みの信号ネットの配線経路を認識して、配線経路を探索する。全ての配線修正対象ネットの配線修正が完了し、配線が収束したら検証(S5)から配線完了判定ステップ(S9)の処理を設計規則違反ネットが無くなるまで繰り返す。
【００３８】
なお、任意の補助配線ネットの配線領域は、前記N、N+1層の一部または全領域とする。図10に示すように、前記N、N+1層であらかじめ電源ネット(F8)、GNDネット(F9)を配線し、メッシュ電源構造を構成し、その使用していない領域を補助配線ネット(F7)の配線領域としてもよい。また、前記補助配線ネットのメッシュ構造は、N層が水平方向、N+1層が垂直方向に限定されず、いずれかあるいは両方を斜め方向に配列することにより、任意の角度で交差してもよい。また、前記信号配線ステップ(S4)において、前記N、N+1層の全領域で補助配線ネットの配線を行っていない場合は、前記補助配線ネットの配線に使用していない領域を全て信号配線領域としてよい。
【００３９】
(実施の形態2)
本実施の形態は、前述の実施の形態1記載の方法において、設計規則違反の信号ネットを前記補助配線層としてのN、N+1層を使用して他の信号ネットと任意の間隔を確保して配線修正する処理を追加したものである。以下、図面を参照して、この発明の実施の形態について説明する。本実施の形態における半導体集積回路のレイアウト設計方法の処理手順は、実施の形態1と同様に図1に示すフローチャートである。ステップS1からS6までの処理は実施の形態1記載の処理と全く同じである。以下、S7からS9についてのみ説明する。
【００４０】
(1)配線経路探索ステップ S7
図11は本実施の形態における配線経路探索ステップ(S7)の詳細な処理手順を示すフローチャートである。S7b-1からS7b-3までの処理は前述の実施の形態1記載のS7a-1からS7a-3までの処理と同じである。修正ネット(n1)の切断部分から第5層M5（補助配線ネット）と接続できる最短配線経路またはそれに準ずる配線経路を探索ステップ(S7b-3)後、前記修正ネットの配線幅と任意の配線間隔(隣接配線禁止領域)を合わせ、仮想的な配線幅を求める(S7b-4)。次に、図13に示すように、第5層M5、第6層M6を使用して前記修正ネットの仮想的な配線経路(R4)を最短距離またはそれに準ずる距離で探索する(S7b-5)。
【００４１】
(2)再配線ステップ S8
図12は本実施の形態における再配線ステップ(S8)の詳細な処理手順を示すフローチャートである。ステップS8b-4からS8b-6までの処理は、前述の実施の形態1記載のステップS8a-2からS8a-4までの処理と同じである。図14、図15は再配線する過程を模式的に示したものである。前記仮想的な配線経路(R4)上の第5層M5、第6層M6（補助配線ネット）の両端を切断し(S8b-1)、前記仮想的な配線経路(R4)を修正ネットの再配線経路(R5)と前記隣接配線禁止領域(E1)に展開する(S8b-2)。次に、隣接配線禁止領域(E1)にある第5層M5、第6層M6（補助配線ネット）を除去(S8b-3)、修正ネットの再配線経路(R5)上にある第5層M5、第6層M6（補助配線ネット）に修正ネットのネット名を付加(S8b-4)し、S7b-3で探索した再配線経路の再配線を実施(S8b-5)し、前記修正ネット(n3)に配線の除去を禁止する配線固定属性を付加する(S8b-6)と共に、自己の配線経路からその両側の任意の距離までは他のネットの配線を禁止する隣接配線禁止属性を付加する(S8b-7)。
【００４２】
(3)配線完了判定ステップ S9
全ての配線修正対象ネットの配線修正が完了したかを判断し、完了していない場合は、全ての修正対象ネットの配線修正が完了するまで前記配線経路探索ステップ(S7)からの処理を繰り返す。前記配線経路探索ステップ(S7)において、配線固定属性または隣接配線禁止属性が付加された配線修正済みの信号ネットの配線経路、隣接配線禁止領域を認識して、配線経路を探索する。全ての配線修正対象ネットの配線修正が完了し、配線が収束したら検証(S5)から配線完了判定ステップ(S9)の処理を設計規則違反ネットが無くなるまで繰り返す。
【００４３】
図15に示すように、修正ネット(n3)と他のネットとの任意の間隔(隣接配線禁止領域E1)を確保することにより、修正ネットのカップリング容量を小さくし、前記修正ネットの配線遅延と前記修正ネットを駆動しているセルのセル遅延を小さくした構造を実現している。
【００４４】
(実施の形態3)
本実施の形態は、前述の実施の形態1記載の方法において、設計規則違反の信号ネットを前記N、N+1層を使用して任意の配線幅で配線修正する処理を追加したものである。以下、図面を参照して、この発明の実施の形態について説明する。本実施の形態における半導体集積回路のレイアウト設計方法の処理手順は、実施の形態1と同様に図1に示すフローチャートである。ステップS7、S8以外の処理は実施の形態1記載の処理と全く同じである。以下、ステップS7、S8についてのみ説明する。
【００４５】
(1)配線経路探索ステップ S7
図16は本実施の形態における配線経路探索ステップ(S7)の詳細な処理手順を示すフローチャートである。ステップS7c-1からS7c-3までの処理は図2に示した前述の実施の形態1記載のステップS7a-1からS7a-3までの処理と同じである。修正ネット(n1)の切断部分から第5層M5（補助配線ネット）と接続できる最短配線経路またはそれに準ずる配線経路を探索(S7c-3)後、図18に示すように、第5層M5、第6層M6を使用して、前記修正ネットの任意の配線幅で配線経路(R6)を最短距離またはそれに準ずる距離で探索する(S7c-4)。
【００４６】
(2)再配線ステップ S8
図17は本実施の形態における再配線ステップ(S8)の詳細な処理手順を示すフローチャートである。本実施の形態では任意の配線幅で再配線を行うために、再配線経路上の補助配線ネットをすべて除去して除去し、任意の配線幅で配線するようにしたことを特徴とする。未接続箇所の配線処理S8c-3、配線固定属性付加S8c-4の処理は、前述の実施の形態1のステップS8a-3、S8a-4の処理と同じである。図19は任意の配線幅で配線修正した修正ネット(n4)を模式的に示したものである。前記配線経路(R6)上の第5層M5、第6層M6（補助配線ネット）を全て除去(S8c-1)、前記配線経路(R6)上を任意の配線幅で再配線する(S8c-2)。次に、ステップS7c-3で探索した再配線経路の再配線を実施(ステップ：S8c-3)し、前記修正ネット(n4)に配線の除去を禁止する配線固定属性を付加する(S8c-4)。
本実施の形態では、図19に示すように、修正ネットの配線幅を太くすることで配線抵抗を小さくし、前記修正ネットの配線遅延を小さくすることを実現している。
【００４７】
(実施の形態4)
本実施の形態は、前述の実施の形態1記載の方法において、設計規則違反の信号ネットを前記N、N+1層を使用して配線修正する際にその両側をシールド配線する処理を追加したものである。以下、図面を参照して、この発明の実施の形態について説明する。本実施の形態における半導体集積回路のレイアウト設計方法の処理手順は、実施の形態1と同様に図1に示すフローチャートである。ステップS1からS6までの処理は実施の形態1記載の処理と全く同じである。以下、ステップS7からS9についてのみ説明する。
【００４８】
(1)配線経路探索ステップ S7
図20は本実施の形態における配線経路探索ステップ(S7)の詳細な処理手順を示すフローチャートである。S7d-1からS7d-3までの処理は前述の実施の形態1記載のS7a-1からS7a-3までの処理と同じである。修正ネット(n1)の切断部分からM5（補助配線ネット）と接続できる最短配線経路またはそれに準ずる配線経路を探索(S7d-3)後、前記修正ネットの配線幅とシールドネットの配線幅と前記修正ネットとシールドネットの配線間隔を合わせ、仮想的な配線幅を求める(S7d-4)。次に、図22に示すように、第5層M5、第6層M6を使用して前記修正ネットの仮想的な配線経路(R7)を最短距離またはそれに準ずる距離で探索する(S7d-5)。
【００４９】
(2)再配線ステップ S8
図21は本実施の形態における再配線ステップ(S8)の詳細な処理手順を示すフローチャートである。S8d-3からS8b-4までの処理は、前述の実施の形態1記載のS8a-2からS8a-3までの処理と同じである。図23は再配線後の修正ネット(n5)とシールドネット(H1)を模式的に示したものである。前記仮想的な配線経路(R7)上の第5層M5、第6層M6（補助配線ネット）の両端を切断し(S8d-1)、仮想的な配線経路を修正ネットの再配線経路とシールドネット(H1)に展開し、シールドネット(H1)に電源またはGNDの属性を付加する(S8d-2)。次に、修正ネットの再配線経路上にある第5層M5、第6層M6（補助配線ネット）に修正ネットのネット名を付加(S8d-3)し、S7d-3で探索した再配線経路再配線を実施(S8b-5)し、前記修正ネット(n5)と前記シールドネット(H1)に配線の除去を禁止する配線固定属性を付加する(S8b-6)。
【００５０】
(3)配線完了判定ステップ S9
全ての配線修正対象ネットの配線修正が完了したかを判断し、完了していない場合は、全ての修正対象ネットの配線修正が完了するまで前記配線経路探索ステップ(S7)からの処理を繰り返す。前記配線経路探索ステップ(S7)において、除去を禁止する配線固定属性が付加された配線修正済みの信号ネットの配線経路とシールドネットを認識して、配線経路を探索する。全ての配線修正対象ネットの配線修正が完了し、配線が収束したら検証(S5)から配線完了判定ステップ(S9)の処理を設計規則違反ネットが無くなるまで繰り返す。
図23に示すように、他の信号ネットに与える影響を最小減にして、修正ネットのシールド配線を容易に実現している。
【００５１】
(実施の形態5)
本実施の形態は、前述の実施の形態1記載の方法において、前記配線経路探索ステップと前記再配線ステップに際し、タイミングが収束しない場合、タイミング検証をしながら修正ネットの配線幅（再配線経路）または修正ネットと隣接配線の配線間隔(隣接配線禁止領域)を変更し、タイミングが収束する配線幅と配線間隔を決定する処理を追加したものである。以下、図面を参照して、この発明の実施の形態について説明する。図24は本実施の形態における半導体集積回路のレイアウト設計方法の処理手順を示すフローチャートである。SP1からSP6までの処理は実施の形態1記載のS1からS6までの処理と全く同じである。以下、SP7、SP8についてのみ説明する。
【００５２】
(1)配線経路探索、再配線およびタイミング検証ステップ SP7
図25は本実施の形態における配線経路探索ステップ(SP7)の詳細な処理手順を示すフローチャートである。ステップSP7a-1からSP7a-3までの処理は前述の実施の形態1記載のステップS7a-1からS7a-3までの処理と同じである。図26から図28は再配線する過程における第5層M5、第6層M6を模式的に示したものである。
【００５３】
SP7a-4において、まず修正ネットの配線幅、配線間隔をそれぞれ最小線幅、最小配線間隔とし、また、タイミング検証(SP7a-10)においてタイミングエラーがあった場合、以下(i)から(iii)の場合分けより修正ネットの配線幅、配線間隔を決定し、修正ネットの配線幅と配線間隔(隣接配線禁止領域)を合わせ、仮想的な配線幅を求める。
【００５４】
(i)修正ネットを駆動しているセルのセル遅延が大きい場合
上記の場合は、修正ネットを駆動しているセルの出力負荷容量を小さくし、セル遅延を小さくする為、修正ネットと隣接配線の配線間隔を大きくし、修正ネットのカップリング容量を小さくする。
(ii)修正ネットの配線遅延が大きく、カップリング容量が大きい場合
上記の場合は、修正ネットのカップリング容量を小さくして、配線遅延を小さくする為、修正ネットと隣接配線の配線間隔を大きくする。
(iii)修正ネットの配線遅延が大きく、カップリング容量が小さい場合
上記の場合は、修正ネットの配線抵抗を小さくして、配線遅延を小さくする為、修正ネットの配線幅を大きくする。
【００５５】
次に、図26から図28に示すように、第5層M5、第6層M6を使用して前記修正ネットの仮想的な配線経路(R8)を最短距離またはそれに準ずる距離で探索し(SP7a-5)、前記仮想的な配線経路(R8)上の第5層M5、第6層M6（補助配線ネット）を全て除去(SP7a-6)、前記仮想的な配線経路(R8)を前記修正ネットの再配線経路(R9)と前記隣接配線禁止領域(E2)に展開し(SP7a-7)、前記再配線経路(R9)上を所定の配線幅で前記修正ネット(n6)を再配線し(SP7a-8)、SP7a-3で探索した再配線経路の再配線を実施する(SP7a-9)。次に、前記修正ネットがタイミング収束したか否かを判定し(SP7a-10)、タイミング収束するまでSP7a-4からSP7a-10までの処理を繰り返す。前記修正ネットのタイミングが収束したら前記修正ネット(n6)に配線の除去を禁止する配線固定属性を付加すると共に、自己の配線経路からその両側の任意の距離までは他のネットの配線を禁止する隣接配線禁止属性を付加する(SP7a-11)。
【００５６】
(2)配線完了ステップ SP8
全ての配線修正対象ネットの配線修正が完了したかを判断し、完了していない場合は、全ての修正対象ネットの配線修正が完了するまで前記配線経路探索、再配線及びタイミング検証ステップ(SP7)の処理を繰り返す。前記SP7a-5において、配線固定属性または隣接配線禁止属性が付加された配線修正済みの信号ネットの配線経路、隣接配線禁止領域を認識して、配線経路を探索する。全ての配線修正対象ネットの配線修正が完了し、配線が収束したら検証(SP5)から配線完了判定ステップ(SP8)の処理を設計規則違反ネットが無くなるまで繰り返す。
【００５７】
図24、図25に示すように、修正ネットがタイミング収束する配線幅と配線間隔を決定し、再配線することにより効率の良い配線修正を実現している。
【００５８】
(実施の形態6)
本実施の形態は、前述の実施の形態1から実施の形態5までのいずれかに記載の方法において、適用可能なもので、全ての配線修正が必要な信号ネットの配線修正終了後に、前記N、N+1層で信号ネットとして使用しなかった前記補助配線ネットを電源配線として使用する処理を追加したものである。以下、図面を参照して、この発明の実施の形態について説明する。図29は本実施の形態における半導体集積回路のレイアウト設計方法の処理手順を示すフローチャートである。ステップSQ1からSQ9までの処理は実施の形態1記載のステップS1からS9までの処理と全く同じである。以下、ステップSQ10についてのみ説明する。
【００５９】
(1)電源配線補強ステップ SQ10
図30は本実施の形態における電源配線補強ステップ(SQ10)の詳細な処理手順を示すフローチャートである。また、図31、図32は電源配線補強処理の過程における第5層M5、第6層M6を模式的に示したものである。SQ1からSQ9までの配線修正完了後、図31に示すように、任意の配線幅になるように前記補助配線ネット間にメタル発生させ(SQ10-1)、第5層M5と第6層M6の任意の配線幅の補助配線ネットでメッシュ構造(F4)を構成する。その際に、再配線後の修正ネット(n7)と設計規則違反を起こさないようにメタルを発生させる。次に、図32に示すように、電源とGNDの割合を決定し、電源とGNDをF4の各補助配線ネットに付加する(SQ10-2)。次に、電源ネットV5およびV6と他の電源配線を接続し、GNDネットG5およびG6を他のGND配線と接続する(SQ10-3)。
【００６０】
このように第5層M5、第6層M6で補助配線ネットとしてのメッシュ電源構造を構成し、電源配線を補強し、幅が広い電源配線を生成することで抵抗を下げ、IRドロップ量を小さくすることを実現している。なお、前記メッシュ電源配線は、任意の配線幅で、電源またはGNDをどう割り振るかも任意であり、全ての補助配線ネットを電源配線として使用しなくてもよい。また、前記補助配線ネット間にメタルを発生させる際に、前記N、N+1層にあるシールド配線との間にメタルを発生させ、前記シールド配線を電源配線としてもよい。
【００６１】
(実施の形態7)
本実施の形態は、前述の実施の形態6の方法において、前記電源配線補強ステップ後に、マスクデータを出力し、その後、配線修正が発生した際に、前記電源補強ステップ前の前記N、N+1層（補助配線ネット）の配線パターンを再現させ、配線修正を実施するものである。図33は本実施の形態における半導体集積回路のレイアウト設計方法の処理手順を示すフローチャートである。SR1からSR9までの処理は実施の形態6で説明したSQ1からSQ9までの処理と全く同じである。以下、SR10からSR14の処理についてのみ説明する。
【００６２】
(1)配線パターン記憶ステップ SR10
全ての配線修正が必要な信号ネットの配線修正終了後に、前記N、N+1層の配線パターンを記憶する。
【００６３】
(2)配線パターン再現ステップ SR14
前記電源配線補強ステップ(SR11)実施後、マスクデータを出力(SR12)し、配線修正判定ステップ(SR13)において配線修正が必要となった際に、前記N、N+1層の全ての配線を除去、前記配線パターン記憶ステップで記憶した前記N、N+1層の配線パターンを再現させ、前記優先順位付けステップ(SR6)からの処理を実施し、配線修正を行う。
【００６４】
このように、本来、マスクデータを出力したところでレイアウト設計は終了であるが、もし、ここで、回路修正や検証漏れで設計規則違反が発覚した場合、配線修正判定ステップ(SR13)において、配線のみで修正が可能な場合、配線パターン再現ステップ(SR14)に進み、補助配線ネットとしての前記N、N+1層の全ての配線を除去し、前記配線パターン記憶ステップ(SR10)で記憶した前記N、N+1層の配線パターンを再現させ、前記優先順位付けステップ(SR6)からの処理を実施し、配線修正を行う。
図33に示す処理を順次実施することにより、電源配線補強後においても前述の実施の形態1から実施の形態5までのいずれかに記載した方法を用いて、容易に配線修正を行うことが可能となる。
【００６５】
(実施の形態8)
本実施の形態は、前述の実施の形態1記載の方法において、修正ネットから切断された配線層第1層(M1)から第4層(M4)までの配線部分(フローティングネット)を除去することなく、ダミーメタルとして使用するというものである。以下、図面を参照して、この発明の実施の形態について説明する。本実施の形態における半導体集積回路のレイアウト設計方法の処理手順は、実施の形態1と同様に図1に示すフローチャートである。配線経路探索ステップS7の修正ネットの除去処理S7a-2のみ実施の形態1記載の処理と異なるので、S7a-2についてのみ説明する。
【００６６】
図34は、配線層1層(M1)から第4層(M2)を使用して配線されている信号ネット(修正ネット:n1)の断面図を示しており、図34は、前記修正ネット(n1)をL1、L2で切断し、A端子に接続している修正ネット(n1a)、B端子に接続している修正ネット(n1b)、修正ネット(n1)から切断されたフローティングネット(n1c)に分割した状態を示している。図6は、図34のフローティングネット(n1c)を除去した状態を示している。図34に示すように、修正ネット(n1)から切断されたフローティングネット(n1c)を除去することなく、そのままダミーメタルと使用し、他の信号ネットの前記修正ネット(n1)とのカップリング容量の代わりをフローティングネット(n1c)とのカップリング容量で補うことで、他の信号ネットに与える影響を最小限にすることができる。
【００６７】
(実施の形態9)
本実施の形態は、前述の実施の形態1記載の方法において、補助配線ネットとしての前記N、N+1層を使用しての配線経路探索の際に、配線層乗換え判定処理、配線長判定処理及び配線経路変更処理を追加したものである。以下、図面を参照して、この発明の実施の形態について説明する。本実施の形態における半導体集積回路のレイアウト設計方法の処理手順は、実施の形態1と同様に図1に示すフローチャートで、図2はS7の詳細フローチャートである。配線経路探索ステップS7のN、N+1層を使用しての配線経路探索S7a-4のみ実施の形態1記載の処理と異なるので、S7a-4についてのみ説明する。
【００６８】
図35は、S7a-4に本実施の形態で新たに追加する処理を示すフローチャートである。図36は、配線経路探索する過程を模式的に示したものである。図36(a-1)は、実施の形態1のS7a-3までの処理終了後、第5層M5、第6層M6を使用しての配線経路探索処理S7a-41において、前記修正ネットの配線経路を最短距離またはそれに準ずる距離で探索した状態を示している。R11、R13はM5での配線経路探索結果で、R12はM6での配線経路探索結果である。また、F5は、M5上の補助配線ネット、F6は、M6上の補助配線ネットである。図36(a-2)は、図36(a-1)の断面図である。次に、配線層乗換え判定処理S7a-42において、S7a-41で決定した配線経路が、配線層変更可能な乗換えがあるかを判定する。図36(a-2)から分かるように、当該配線経路は、M5からM6への乗り換えとM6からM5への乗り換えがあり、図36(b-1)、(b-2)に示す様に、M6での配線経路R12をM5での配線経路R14に変更することが可能である。配線長判定処理S7a-43において、M6での配線長R12が、任意の設定した配線長より短いか否か判定する。ここで、R12の配線長を1として、任意の設定値を2とする。R12の配線長が前記設定値より短いので、S7a-44に進み、R12の真下にあたるR14上が、配線可能かを判定し、可能であれば、配線経路決定処理S7a-45において、当該修正ネットの配線経路がR11→R14→R13に決定される。上記フローに従えば、M5とM6の接続を行うコンタクトを削減することが可能で、修正ネットの配線長を短くすることで抵抗を小さくでき、修正ネットの配線遅延を小さくすることが可能となる。
【００６９】
なお、S7a-42、S7a-43、S7a-44において、判定結果がNOであれば、S7a-41で探索した配線経路(R11→R12→R13)が、当該修正ネットの配線経路となる。また、M6からM5への乗り換えとM5からM6への乗り換えがある場合も同様に上記フローにより、配線経路を決定できる。
【００７０】
(実施の形態10)
本実施の形態は、前述の実施の形態1記載の方法において、前記配線経路探索ステップと前記再配線ステップに際し、前記修正ネットに関する遅延が小さく、タイミングが収束しない場合、タイミング検証をしながら配線経路を探索し、配線経路を迂回して、配線長を長くすることで、修正ネットの抵抗とカップリング容量を増やし、修正ネットに関する遅延を大きして、タイミングを収束させる処理を追加したものである。以下、図面を参照して、この発明の実施の形態について説明する。
【００７１】
実施の形態5で説明した図24のフローチャートは、本実施の形態における半導体集積回路のレイアウト設計方法の処理手順を示すフローチャートそのものである。配線経路探索、再配線処理、及びタイミング検証ステップSP7のみ実施の形態5記載の処理と異なるので、SP7についてのみ説明する。
【００７２】
図37は本実施の形態における配線経路探索ステップ(SP7)の詳細な処理手順を示すフローチャートである。SP7b-1からSP7b-3までの処理は、前述の実施の形態1記載のS7a-1からS7a-3までの処理と同じである。また、SP7b-5からSP7b-7までの処理は、前述の実施の形態1記載のS8a-1からS8a-3までの処理と同じである。
【００７３】
図7、図8、図38、図39は再配線する過程におけるM5、M6を模式的に示したものである。まず、配線経路探索ステップSP7b-4において、図7に示すようにM5、M6を使用した最短経路で探索し、SP7b-5からSP7b-7までの処理を行い、図8に示すように当該修正ネットの再配線を終了する。次に、タイミング検証ステップSP7b-8で、タイミングが収束したか否か判定する。当該修正ネットに関する遅延が小さく、タイミングが収束しなかった場合、SP7b-4に戻り、図38に示すように、最短距離ではなく、経路を迂回して、配線長が長くなるように配線経路を探索し、上記と同様にSP7b-5からSP7b-7までの処理を行い、図39に示すように当該修正ネットの再配線を終了する。SP7b-4において、さらに配線長が長くなるように、配線経路を探索し、SP7b-4からSP7b-8の処理を繰り返す。SP7b-8でタイミングが収束すれば、当該修正ネットに配線の除去禁止属性を付加(S7b-9)し、SP8に進み、全ての修正対象ネットの配線修正が完了するまで前記配線経路探索、再配線及びタイミング検証ステップ(SP7)の処理を繰り返す。全ての配線修正対象ネットの配線修正が完了し、配線が収束したら検証(SP5)から配線完了判定ステップ(SP8)の処理を設計規則違反ネットが無くなるまで繰り返す。図24、図37に示すように、修正ネットに関する遅延が小さく、ホールドタイミングエラーやスキューエラーなどが発生し、タイミングが収束しない場合、タイミング検証をしながら配線経路を探索し、配線経路を迂回して、配線長を徐々に長くすることで、タイミング収束する配線経路を決定し、再配線することにより効率の良い配線修正を実現している。
【００７４】
(実施の形態1１)
本実施の形態は、前述の実施の形態1記載の方法において、前記配線経路探索ステップと前記再配線ステップに際し、全ての配線修正が必要な信号ネットの配線修正終了後に、前記N、N+1層の面積占有率を計算し、製造工程から要求される面積占有率を満たすように前記補助配線ネットを除去する面積占有率調整ステップを追加したものである。
以下、図面を参照して、この発明の実施の形態について説明する。図40は本実施の形態における半導体集積回路のレイアウト設計方法の処理手順を示すフローチャートである。SA1からSA9までの処理は実施の形態1記載のS1からS9までの処理と全く同じである。以下、SA10についてのみ説明する。
【００７５】
図41は本実施の形態における面積率調整ステップ(SA10)の詳細な処理手順を示すフローチャートである。ここでは、理解を容易にするために、N層についてのみ説明する。図42は面積占有率調整の過程を模式的に示したもので、f1からf5は、N層の補助配線ネットである。製造工程から要求される面積占有率は、所定の面積に対するメタルの面積占有率であり、W1は、所定の面積単位で計算する際のウィンドウを示している。ウィンドウW1の面積が10で、W1内における補助配線ネットf1からf5の面積がそれぞれ1で、製造工程から要求される面積占有率が30%以上40%以下であった場合について説明する。
【００７６】
(1)所定の面積占有率以上の場合
まず、図41のSA10a-1において、N層が所定の面積占有率を満たしているかを判定する。図42(a-1)において、ウィンドウW1の面積が10、W1内におけるf1からf5の面積が1なので、W1に占めるN層メタルの合計面積は5で、面積占有率は、5÷10×100＝50(%)となり、所定の面積占有率の上限値(40%)を超えている。次に、SA10a-2において、W1に占めるN層メタルの面積占有率が40%以下となるように、N層（補助配線ネット）の配線修正を行う。W1に占めるN層メタルの面積占有率を40%以下にする為には、W1の面積が10なので、W1に占めるN層メタルの合計面積を4以下にすれば良い。
【００７７】
図42(a-2)において、f1a、f1bは、N層（補助配線ネット）f1のウィンドウW1外のメタル配線部分で、f1cは、W1内のメタル配線部分(面積＝1)である。よって、前記f1c(面積＝1)を除去し、W1に占めるN層メタルの合計面積を4とし、W1におけるN層（補助配線ネット）の配線修正を終了する。
【００７８】
続けて、N+1層においても同様に処理を行い、N、N+1層（補助配線ネット）の配線修正処理SA10a-2を終了する。なお、SA10a-2において、除去する配線は、前記f1に限定されるものではなく、図42(a-c)に示すように、前記f1〜f5から合計面積が1となるように、N層メタル配線を除去すればよい。
【００７９】
(2)所定の面積占有率以下の場合
まず、(1)と同様に、図41のSA10a-1において、N層が所定の面積占有率を満たしているかを判定する。図42(b-1)において、ウィンドウW1の面積が10、W1内におけるf1からf2の面積が1なので、W1に占めるN層メタルの合計面積は2で、面積占有率は、2÷10×100＝20(%)となり、所定の面積占有率の下限値(30%)を下回っている。次に、SA10a-2において、W1に占めるN層メタルの面積占有率が30%以上となるように、N層（補助配線ネット）の配線修正を行う。W1に占めるN層メタルの面積占有率を30%以上にする為には、W1の面積が10なので、W1に占めるN層メタルの合計面積を3以上にすれば良い。よって、図42(b-2)に示すW1内のN層メタル配線g1(面積＝1)を追加し、W1に占めるN層メタルの合計面積を3とし、W1におけるN層（補助配線ネット）の配線修正を終了する。
【００８０】
続けて、N+1層においても同様に処理を行い、N、N+1層（補助配線ネット）の配線修正処理SA10a-2を終了する。なお、前記N層メタル配線g1は、フローティングネットのままでも良いし、電源及びGNDと接続しても良い。また、SA10a-2において、N層メタルを追加する際に、前記g1のように長い配線ではなく、図42(b-3)に示すように、合計面積が1となるように、N層メタル配線を追加すればよい。
【００８１】
なお、配線修正する際に、その他の設計規則違反を起こさないようにするのは、言うまでもない。
【００８２】
(実施の形態12)
本実施の形態は、前述の実施の形態11記載の面積占有率調整ステップSA10において、全ての信号ネットに対して影響が少ない、すなわち、信号ネットとのカップリング容量が小さい順に前記N、N+1層（補助配線ネット）の優先順位付けを行う処理を追加したものである。本実施の形態は、実施の形態11と面積占有率調整ステップSA10のみ異なるので、以下、図面を参照して、SA10についてのみ説明する。
【００８３】
図43は本実施の形態における面積率調整ステップ(SA10)の詳細な処理手順を示すフローチャートである。ここでは、理解を容易にするために、N層についてのみ説明する。図44は面積占有率調整の過程を模式的に示したもので、f1からf4は、N層の補助配線ネットで、n9は信号ネットである。製造工程から要求される面積占有率は、所定の面積に対するメタルの面積占有率であり、W1は、所定の面積単位で計算する際のウィンドウを示している。ウィンドウW1の面積が10で、W1内における補助配線ネットf1からf4及び、信号ネットn9の面積がそれぞれ1で、製造工程から要求される面積占有率が30%以上40%以下であった場合について説明する。
【００８４】
(1)所定の面積占有率以上の場合
まず、図43のSA10b-1において、N層が所定の面積占有率を満たしているかを判定する。図44(a-1)において、ウィンドウW1の面積が10、W1内におけるf1からf4及び、n9の面積がそれぞれ1なので、W1に占めるN層メタルの合計面積は5で、面積占有率は、5÷10×100＝50(%)となり、所定の面積占有率の上限値(40%)を超えている。次に、SA10b-2において、全ての信号ネットとN、N+1層（補助配線ネット）のカップリング容量を計算する。ここで、補助配線ネットf1からf4は、信号ネットn9以外の信号ネットとのカップリング容量が非常に小さく無視できるレベルとする。次に、SA10b-3において、補助配線ネットf1からf4を信号ネットn9とのカップリング容量が小さい順に並べると、f4、f3、f2、f1となる。カップリング容量が小さい配線を除去する方が、該信号ネットに与える影響は小さいので、これが除去する際の優先順位となる。
【００８５】
次に、SA10b-4において、W1に占めるN層メタルの面積占有率が40%以下となるように、N層（補助配線ネット）の配線修正を行う。W1に占めるN層メタルの面積占有率を40%以下にする為には、W1の面積が10なので、W1に占めるN層メタルの合計面積を4以下にすれば良い。また、SA10b-3での優先順位付け結果より、まずf4から配線修正を行う。図44(a-2)において、f4a、f4bは、N層（補助配線ネット）のf4のウィンドウW1外のメタル配線部分で、f4cは、W1内のメタル配線部分(面積＝1)である。よって、前記f4c(面積＝1)を除去し、W1に占めるN層メタルの合計面積を4とし、W1におけるN層（補助配線ネット）の配線修正を終了する。
続けて、N+1層においても同様に処理を行い、N、N+1層（補助配線ネット）の配線修正処理SA10b-4を終了する。
【００８６】
(2)所定の面積占有率以下の場合
まず、(1)と同様に、図43のSA10b-1において、N層が所定の面積占有率を満たしているかを判定する。図44(b-1)において、ウィンドウW1の面積が10、W1内におけるf1及び、n9の面積が1なので、W1に占めるN層メタルの合計面積は2で、面積占有率は、2÷10×100＝20(%)となり、所定の面積占有率の下限値(30%)を下回っている。次に、SA10b-2において、全ての信号ネットとN、N+1層（補助配線ネット）のカップリング容量を計算する。ここで、補助配線ネットf1は、信号ネットn9以外の信号ネットとのカップリング容量が非常に小さく無視できるレベルとする。次に、SA10b-3において、メタル配線を追加する箇所を決定する。信号ネットn9から遠い箇所にメタル配線を追加した方が、新たに追加した配線と信号ネットn9とのカップリング容量が小さくなり、信号ネットn9に与える影響が小さくなる。よって、図44(b-1)において、信号ネットn9から遠い右側部分から順次、メタル配線を追加していくことを決定する。
【００８７】
次に、SA10b-4において、W1に占めるN層メタルの面積占有率が30%以上となるように、N層の配線修正を行う。W1に占めるN層メタルの面積占有率を30%以上にする為には、W1の面積が10なので、W1に占めるN層メタルの合計面積を3以上にすれば良い。よって、図44(b-2)に示すW1内のN層メタル配線g2(面積＝1)を追加し、W1に占めるN層メタルの合計面積を3とし、W1におけるN層補助配線ネットの配線修正を終了する。続けて、N+1層においても同様に処理を行い、N、N+1層の配線修正処理SA10b-4を終了する。なお、前記N層メタル配線g2は、フローティングネットのままでも良いし、電源及びGNDと接続しても良い。
なお、配線修正する際に、その他の設計規則違反を起こさないようにするのは、言うまでもない。
【００８８】
(実施の形態13)
本実施の形態は、前述の実施の形態11記載の面積占有率調整ステップSA10において、前記N、N+1層（補助配線ネット）を除去することにより、電源配線の幅を広げられるがどうかを判定し、可能であれば、所定の面積占有率を満たしつつ電源配線の幅を広げ、電源配線の補強を行う処理を追加したものである。本実施の形態は、実施の形態11と面積占有率調整ステップSA10のみ異なるので、以下、図面を参照して、SA10についてのみ説明する。
【００８９】
図45は本実施の形態における面積率調整ステップ(SA10)の詳細な処理手順を示すフローチャートである。ここでは、理解を容易にするために、N層についてのみ説明する。図46は面積占有率調整の過程を模式的に示したもので、f1、f2は、N層の補助配線ネットで、v1は電源配線である。製造工程から要求される面積占有率は、所定の面積に対するメタルの面積占有率であり、W1は、所定の面積単位で計算する際のウィンドウを示している。ウィンドウW1の面積が10で、W1内における補助配線ネットf1、f2の面積がそれぞれ1で、v1aの面積が3である。製造工程から要求される面積占有率が30%以上40%以下であった場合について説明する。
【００９０】
まず、図45のSA10c-1において、N層が所定の面積占有率を満たしているかを判定する。図46(a-1)において、ウィンドウW1の面積が10、W1内における補助配線ネットf1、f2の面積がそれぞれ1で、v1aの面積が3なので、W1に占めるN層メタルの合計面積は5で、面積占有率は、5÷10×100＝50(%)となり、所定の面積占有率の上限値(40%)を超えている。
【００９１】
次に、SA10c-2において、補助配線ネットを除去することにより、所定の面積占有率を満たしつつ、電源配線の幅を広げることが可能かどうかを判定する。W1に占めるN層メタルの面積占有率が40%以下にするには、W1の面積が10なので、W1に占めるN層メタルの合計面積を4以下にすれば良い。
【００９２】
また、図46(a-2)に示すように、除去することが可能な補助配線ネットf1、f2のW1内のメタル配線部分(f1c,f2c)の面積がそれぞれ1で、f1c、f2cを除去すると、W1に占めるN層メタルの合計面積は、5−2＝3となる。前述したように、W1に占めるN層メタルの合計面積は4以下にすれば良いので、あと、面積1分だけ余裕がある。図46(a-1)に示すように、W1内において、電源配線v1の右側に面積1以上のスペースがあるので、電源配線v1の配線幅を広げることが可能である。
【００９３】
次にステップSA10c-3において、図46(a-2)に示すように、電源配線v1の右側にメタル配線v1a(面積=1)を追加し、SA10-4において、W1内の補助配線ネットf1、f2のメタル配線部分f1c、f2cを除去し、W1に占めるN層メタルの合計面積を4とし、W1におけるN層の配線修正を終了する。続けて、N+1層においても同様に処理を行い、N、N+1層の配線修正を終了する。
【００９４】
このように、面積占有率を考慮しながら配線修正を行い、かつ電源配線を補強し、幅が広い電源配線を生成することで抵抗を下げ、IRドロップ量を小さくすることを実現している。なお、配線修正する際に、その他の設計規則違反を起こさないようにするのは、言うまでもない。
【００９５】
(実施の形態14)
本実施の形態は、前述の実施の形態6記載の方法において、前記N、N+1層（補助配線ネット）による電源配線補強ステップSQ10の際に、IRドロップ値を計算するステップと、電源配線の補強が必要な箇所を決定するステップと、前記N、N+1層で信号配線として使用しなかった前記補助配線ネットを使用して、電源またはGND供給箇所から当該補強箇所までの配線経路探索するステップを追加して、電源配線の補強を行うものである。本実施の形態は前述の実施の形態6記載の処理と前記電源配線補強ステップSQ10のみ異なるので、以下、図面を参照して、SQ10についてのみ説明する。
【００９６】
図47は本実施の形態における電源配線補強ステップSQ10の詳細な処理手順を示すフローチャートである。また、図48は本実施の形態における電源配線補強処理の過程を模式的に示したものである。M1、M5、M6はそれぞれ配線層の第1層、第5層、第6層で、ここでは、理解を容易にする為に、N層を第5層、N+1層を第6層とする。F5はM5上の補助配線ネット群、F6はM6上の補助配線ネット群、V51はM5上リング電源配線、V52はM5上メッシュ電源配線、V61はM6上メッシュ電源配線、G51はM5上リングGND配線、G52はM5上メッシュGND配線、G61はM6上メッシュGND配線、V1はM1上の電源配線で回路素子群C5およびC6の回路素子の電源ピンと接続しており、G1はM1上のGND配線で回路素子群C5およびC6の回路素子のGNDピンと接続している。信号配線処理終了後、SQ10b-1において、IRドロップ値を計算し、SQ10b-2において電源配線の補強が必要な箇所を決定する。ここで、回路素子群C6の電源ピンと接続しているD1の部分が、V1とV61と接続している箇所から遠く、IRドロップ値が大きくなっているとする。
【００９７】
次に、SQ10b-3において、M5上補助配線ネット群F5およびM6上補助配線ネット群F6を使用して、電源供給箇所からD1の部分までの配線経路を探索する。F5およびF6のある経路で一番電源供給箇所に近い箇所がリング電源配線V51であるとすると、図48(b)に示すように、補強する電源配線の経路はV62(M6)→V53(M5)→V63(M6)となる。次に、SQ10b-4において、V62、V53、V63に電源ネットの属性を付加し、SQ10b-5において、V62とV51およびV63とV1を接続して、D1に対する電源配線補強処理を終了する。
【００９８】
なお、GND配線の補強が必要な場合も同様にして、M5上補助配線ネット群F5およびM6上補助配線ネット群F6を使用して、GND供給箇所から当該補強箇所までの配線経路を探索することで、GND配線を補強することができる。
【００９９】
以上のように、本実施の形態によれば、前記N、N+1層で信号配線と使用しなかった前記補助配線ネット群を使用することで、他の信号ネットに与える影響を最小限にして、電源補強が必要な箇所に対して、効率良く電源配線を補強することが可能となる。
【０１００】
(実施の形態15)
本実施の形態は、前述の実施の形態6記載の方法において、前記N、N+1層補助配線ネットによる電源配線補強ステップ終了後に、タイミングが収束しているかどうかを判定するタイミング検証ステップとタイミング違反があった場合、電源配線補強前のタイミング検証結果と比較して、タイミング違反信号ネットを特定するステップと前記タイミング違反信号ネットのカップリング容量が、電源配線補強前と同じになるように電源配線を補強した箇所のメタル配線の一部分を除去するステップを追加したものである。以下、図面を参照して、この発明の実施の形態について説明する。
【０１０１】
図49は本実施の形態における半導体集積回路のレイアウト設計方法の処理手順を示すフローチャートである。S1からS9、SQ10までの処理は前述の実施の形態6記載の処理と全く同じで、SQ11からSQ13の処理のみを追加したものである。図50は、電源配線補強箇所のメタル配線の一部分を除去する過程を模式的に示したもので、(a)は、SQ10前の状態で、(b)は、SQ10後の状態で、(c)は、SQ13後の状態である。n10は、信号ネットでN-1層で配線されており、f1からf5は、N層の補助配線ネットである。以下、SQ11からSQ13についてのみ説明する。
【０１０２】
電源配線補強処理SQ10終了後、タイミング検証ステップSQ11において、タイミングが収束しているかどうか判定し、タイミング違反がなければ終了し、タイミング違反があれば、SQ12において、タイミング違反信号ネットを特定する。タイミング違反がなかったSQ10前のタイミング検証結果と比較し、遅延が変動している信号ネットを特定し、当該信号ネットをタイミング違反信号ネットとする。ここでは、信号ネットn10の遅延がSQ10の前後で変動し、タイミング違反が発生した場合についてSQ13における処理を説明する。図50(b)のf6は、SQ10において、図50(a)に示すN層補助配線ネットf1からf5の部分を配線幅を広くして電源配線にしたものである。前記タイミング違反信号ネットn10が、SQ10前では、f1からf5とのカップリング容量の合計が5で、SQ10後では、f6とのカップリング容量が9であったとする。n10のカップリング容量がSQ10の前後で、9-5=4増えたことにより、タイミング違反となっているので、図50(c)に示すように、n10とf6のカップリング容量がSQ10前と同じ5となるように、f6aの部分のメタル配線を除去する。同様の処理を全てのタイミング違反信号ネットに対して行い、SQ11に戻り、タイミング収束しているか判定し、タイミング違反がなければ終了する。
【０１０３】
なお、電源配線の一部分を除去する際のメタル配線の形状は、全てのタイミング違反信号ネットのカップリング容量が電源配線補強ステップSQ10前と同じになれば良いので、f6aのような形状でなくてもよい。また、配線修正する際に、その他の設計規則違反を起こさないようにするのは、言うまでもない。
【０１０４】
このようにM5、M6でメッシュ電源構造を構成し、面積占有率の最適化を実現している。  なお、前記メッシュ電源配線は、前記面積占有率調整ステップが、全ての信号ネットに対して影響が少ない(カップリング容量が小さい)順に前記補助配線ネットの除去を行う除去優先付を行うことにより、より効率よく最適化をはかることができる。
また、さらに前記面積占有率調整ステップにおいて、IRドロップ値を計算し、電源配線補強が必要な箇所を決定するステップと、電源配線補強ステップをさらに含むようにしてもよい。
【０１０５】
(実施の形態1６)
本実施の形態は、前述の実施の形態1記載の方法において、設計規則違反ネットが存在するかどうかの検証の結果、トランジスタのゲート電極面積に対する、当該ゲート電極に接続されている配線面積の比であるアンテナ比が所定のアンテナ比を満たしていない場合、配線経路探索ステップS7の際に、当該ゲート電極に接続されている配線面積を所定のアンテナ比を満たすように前記N、N+1層のいずれか一方が最上層となるように配線経路を探索するものである。
【０１０６】
前述の実施の形態1記載の方法のS5において、設計規則違反ネットが存在するかどうかの検証の結果、トランジスタのゲート電極面積に対する、当該ゲート電極に接続されている配線面積の比であるアンテナ比が所定のアンテナ比を満たしていない場合、前記配線経路探索ステップS7の際に、当該ゲート電極に接続されている配線面積を所定のアンテナ比を満たすように前記N、N+1層のいずれか一方が最上層となるように配線経路を探索するものである。本実施の形態は前述の実施の形態1記載の処理と前記配線経路探索ステップS7のみ異なるので、以下、図面を参照して、S7についてのみ説明する。
図51は本実施の形態における半導体集積回路のレイアウト設計方法の処理手順の一部を示すフローチャートである。
【０１０７】
また、図52から図54は、配線経路を探索する過程を模式的に示したものである。ここでは、理解を容易にするためにN層を第2層、N+1層を第3層とする。図において、C1およびC2は回路素子で、p1はトランジスタT1のゲート電極でC1の入力ピンに接続されており、p2はトランジスタT2の拡散コンタクトでC2の出力ピンに接続されている。L11およびL12は第1層メタル配線、L21およびL22は第2層メタル配線、L31およびL32は第3層メタル配線、L41は第4層メタル配線、F2は第2層(N層)補助配線ネット群、F3は第3層(N+1層)補助配線ネット群である。配置処理S3および信号配線処理S4終了後、図52(a)に示すように、C1およびC2が配置され、p1とp2が配線により接続されているとする。図52(b)は、図52(a)の断面図である。ここで、p1におけるアンテナ効果の対象面積は、L11、L21、L31の合計面積であり、
アンテナ比＝L11、L21、L31の合計面積／p1のゲート面積
である。仮にp1のゲート面積を1とし、L11の面積を2、L21の面積を5、L31の面積を3とすると、p1におけるアンテナ比は、(2＋5＋3)／1＝10となる。
【０１０８】
S5において、設計規則違反ネットが存在するか検証した結果、所定のアンテナ比が5であった場合、p1におけるアンテナ比は10であるので、アンテナエラーとなる。まず、S7e-1において、p1とp2を接続している信号ネットを配線修正する修正ネットと決定し、次に、S7e-2において、当該修正ネットの第3層(N+1層)より上層で配線している配線部分L41を除去し、S7e-3において、当該修正ネットの切断部分を第2層(N層)および第3層(N+1層)で配線経路を探索する。図53は、S7e-3で配線経路を探索した結果で、L23は第2層メタル配線である。
【０１０９】
次に、S7e-4において、所定のアンテナ比を満たしているか判定する。
ここで、p1におけるアンテナ効果の対象面積は、当該修正ネットの配線の最上層が第3層(N+1層)となったことにより、L11とL21の合計面積となり、p1におけるアンテナ比は、(2＋5)／1＝7である。ここで、所定のアンテナ比以下になっていれば、配線修正終了であるが、所定のアンテナ比は5であるので、S7e-5に進む。
【０１１０】
S7e-5において、所定のアンテナ比5以下となるように第2層(N層)および第3層(N+1層)で配線経路を探索する。図54は、S7e-4で配線経路を探索した結果で、L21aはL21を分断した第2層(N層)メタル配線で面積は3、L24は第2層(N層)メタル配線、L31aおよびL33は第3層(N+1層)メタル配線である。ここで、p1におけるアンテナ効果の対象面積は、L11とL21aの合計面積となり、p1におけるアンテナ比は、(2＋3)／1＝5で、所定のアンテナ比以下となっているので、配線経路探索ステップS7を終了し、再配線処理ステップS8に進む。
【０１１１】
以上のように、本実施の形態によれば、N層またはN+1層を当該修正ネットで使用する配線層の最上層にし、N、N+1層で所定のアンテナ比以下になるように配線経路を探索することにより、ゲート電極に接続される配線を所定のアンテナ比以下にすることができ、アンテナ効果によるゲート電極の破壊を防ぐことが可能となる。
【０１１２】
(実施形態17)
以下、本発明の実施形態について、図面を参照しながら説明する。図4は、前述の実施形態1記載の方法の補助配線ステップS2において、信号配線処理前に、任意のN、N+1番目の配線層の全領域を使用して最小線幅、最小間隔で任意のネット(補助配線ネット)をN層を水平方向、N+1層を垂直方向の配線層として配線し、メッシュ構造を構成したものである。ここで、理解を容易にする為に、N層を配線層第5層(M5)、N+1層を配線層第6層(M6)とする。
【０１１３】
図55は、本発明の一実施形態における回路素子間の配線処理の過程を示したものであり、電極パッドと回路素子との関係を示す斜視図である。F5はM5上の補助配線ネット群、F6はM6上の補助配線ネット群、C3およびC4は回路素子、p11はC3の入力端子、p12はC3の出力端子、p21はC4の入力端子、p22はC4の出力端子、q11はp11と、q12はp12と、q21はp21と、q22はp22とそれぞれ接続されたM5上の電極パッドである。図55(a)はM5(N層)のみ示したもの、図55(b)はM5(N層)およびM6(N+1層)を示したもの、図55(c)は電極パッドq12とq21をM5(N層)およびM6(N+1層)を用いて接続したものである。
【０１１４】
補助配線ステップS2終了後、図55(a)に示すように、M5(N層)補助配線ネット群F5上の任意の場所にp11、p12、p21およびp22とそれぞれ接続した電極パッドq11、q12、q21およびq22を作成する。回路素子C3の出力端子p12と回路素子C4の入力端子p21を接続する場合、図55(c)に示すように、M5(N層)およびM6(N+1層)を用いてq12とq21を接続する。
【０１１５】
なお、前記N層またはN+1層の補助配線ネット上に回路素子C3およびC4と同様に複数の回路素子の入力端子および出力端子それぞれと接続した電極パッドを作成することで複数の回路仕様を実現できる。
【０１１６】
なお、ここで回路素子C3、C4の入力部、及び出力部を前記N、N+1層補助配線ネットの任意の箇所と接続し、当該接続箇所の周囲を切断し、前記N、N+1層上に当該回路素子の入力部、及び出力部の電極パッドを複数個有し、前記N、N+1層を用いて任意の電極パッドに接続するようにしてもよい。
【０１１７】
以上説明してきたように、本実施の形態によれば、N層およびN+1層の配線修正のみで回路仕様を変更することが可能となる。
【０１１８】
また、前記実施の形態では、N層およびN+1層補助配線ネットを用いた配線修正について説明したが、必ずしも複数層を用いて補助配線ネットを構成する必要はなく、ラインパターンであってもよい。
【産業上の利用可能性】
【０１１９】
本発明にかかる半導体集積回路のレイアウト設計方法は、信号ネットの自動配線方法を有し、全ての半導体集積回路のレイアウト設計、特に配線修正方法として有用である。
【図面の簡単な説明】
【０１２０】
【図１】本発明の実施の形態1の半導体集積回路のレイアウト設計方法の処理手順を示すフローチャート
【図２】本発明の実施の形態1の半導体集積回路のレイアウト設計方法における配線経路探索ステップの処理手順を示すフローチャート
【図３】本発明の実施の形態1の半導体集積回路のレイアウト設計方法における再配線ステップの処理手順を示すフローチャート
【図４】本発明の実施の形態1の半導体集積回路のレイアウト設計方法における補助配線ステップで配線層第5層を水平方向、第6層を垂直方向として、電源ネット(補助配線ネット)を最小線幅、最小間隔で配線し、メッシュ構造を構成している図
【図５】配線層第1層から第4層で配線されている信号ネットを示す図
【図６】本発明の実施の形態1の半導体集積回路のレイアウト設計方法における配線修正の過程(配線層第1層から第4層)を示す図
【図７】本発明の実施の形態1の半導体集積回路のレイアウト設計方法における配線修正の過程(配線層第5層、第6層)を示す図
【図８】本発明の実施の形態1の半導体集積回路のレイアウト設計方法における配線修正の過程(配線層第5層、第6層)を示す図
【図９】本発明の実施の形態1の半導体集積回路のレイアウト設計方法で配線修正対象ネットの1つの配線修正が完了した図
【図１０】本発明の実施の形態1の半導体集積回路のレイアウト設計方法における補助配線ステップ後の配線層第5層、第6層の状態の一例を示した図
【図１１】本発明の実施の形態2の半導体集積回路のレイアウト設計方法における配線経路探索ステップの処理手順を示すフローチャート
【図１２】本発明の実施の形態2の半導体集積回路のレイアウト設計方法における再配線ステップの処理手順を示すフローチャート
【図１３】本発明の実施の形態2の半導体集積回路のレイアウト設計方法における配線修正の過程(配線層第5層、第6層)を示す図
【図１４】本発明の実施の形態2の半導体集積回路のレイアウト設計方法における配線修正の過程(配線層第5層、第6層)を示す図
【図１５】本発明の実施の形態2の半導体集積回路のレイアウト設計方法で配線修正対象ネットの1つの配線修正が完了した図
【図１６】本発明の実施の形態3の半導体集積回路のレイアウト設計方法における配線経路探索ステップの処理手順を示すフローチャート
【図１７】本発明の実施の形態3の半導体集積回路のレイアウト設計方法における再配線ステップの処理手順を示すフローチャート
【図１８】本発明の実施の形態3の半導体集積回路のレイアウト設計方法における配線修正の過程(配線層第5層、第6層)を示す図
【図１９】本発明の実施の形態3の半導体集積回路のレイアウト設計方法で配線修正対象ネットの1つの配線修正が完了した図
【図２０】本発明の実施の形態4の半導体集積回路のレイアウト設計方法における配線経路探索ステップの処理手順を示すフローチャート
【図２１】本発明の実施の形態4の半導体集積回路のレイアウト設計方法における再配線ステップの処理手順を示すフローチャート
【図２２】本発明の実施の形態4の半導体集積回路のレイアウト設計方法における配線修正の過程(配線層第5層、第6層)を示す図
【図２３】本発明の実施の形態4の半導体集積回路のレイアウト設計方法で配線修正対象ネットの1つの配線修正が完了した図
【図２４】本発明の実施の形態5の半導体集積回路のレイアウト設計方法の処理手順を示すフローチャート
【図２５】本発明の実施の形態5の半導体集積回路のレイアウト設計方法における配線経路探索、再配線及びタイミング検証ステップの処理手順を示すフローチャート
【図２６】本発明の実施の形態5の半導体集積回路のレイアウト設計方法における配線修正の過程(配線層第5層、第6層)を示す図
【図２７】本発明の実施の形態5の半導体集積回路のレイアウト設計方法における配線修正の過程(配線層第5層、第6層)を示す図
【図２８】本発明の実施の形態5の半導体集積回路のレイアウト設計方法で配線修正対象ネットの1つの配線修正が完了した図
【図２９】本発明の実施の形態6の半導体集積回路のレイアウト設計方法の処理手順を示すフローチャート
【図３０】本発明の実施の形態6の半導体集積回路のレイアウト設計方法における電源配線補強ステップの処理手順を示すフローチャート
【図３１】本発明の実施の形態6の半導体集積回路のレイアウト設計方法における電源配線補強の過程(配線層第5層、第6層)を示す図
【図３２】本発明の実施の形態6の半導体集積回路のレイアウト設計方法で電源配線の補強が完了した図
【図３３】本発明の実施の形態7の半導体集積回路のレイアウト設計方法の処理手順を示すフローチャート
【図３４】本発明の実施の形態８の半導体集積回路のレイアウト設計方法の処理手順を示すフローチャート
【図３５】本実施の形態８で新たに追加する処理を示すフローチャート
【図３６】本実施の形態８における配線経路探索する過程を示す模式図
【図３７】本実施の形態10における配線経路探索ステップの詳細な処理手順を示すフローチャート
【図３８】本実施の形態10において再配線する過程におけるM5、M6を模式的に示した図
【図３９】本実施の形態10において再配線後の過程におけるM5、M6を模式的に示した図
【図４０】本実施の形態11における配線経路探索ステップの詳細な処理手順を示すフローチャート
【図４１】本発明の実施形態11の半導体集積回路のレイアウト設計方法の面積占有率調整ステップの詳細な処理手順を示すフローチャート
【図４２】本発明の実施形態11の半導体集積回路のレイアウト設計方法における面積占有率調整の過程を示す図
【図４３】本発明の実施形態12の半導体集積回路のレイアウト設計方法の面積占有率調整ステップの詳細な処理手順を示すフローチャート
【図４４】発明の実施形態12の半導体集積回路のレイアウト設計方法における面積占有率調整の過程を示す図
【図４５】発明の実施形態13の半導体集積回路のレイアウト設計方法の面積占有率調整ステップの詳細な処理手順を示すフローチャート
【図４６】発明の実施形態13の半導体集積回路のレイアウト設計方法の面積占有率調整ステップの詳細な処理手順を示すフローチャート
【図４７】発明の実施形態14の半導体導体集積回路のレイアウト設計方法の電源配線補強ステップの詳細な処理手順を示すフローチャート
【図４８】発明の実施形態14の半導体集積回路のレイアウト設計方法における電源配線補強の過程を示す図
【図４９】本発明の実施形態15の半導体集積回路のレイアウト設計方法の処理手順を示すフローチャート
【図５０】本発明の実施形態15の半導体集積回路のレイアウト設計方法における配線修正の過程を示す図
【図５１】本発明の実施形態16の半導体集積回路のレイアウト設計方法のアンテナ効果対策の配線経路探索ステップの処理手順を示すフローチャート
【図５２】本発明の実施形態16の半導体集積回路のレイアウト設計方法におけるアンテナエラーが発生している状態を示す図
【図５３】本発明の実施形態16の半導体集積回路のレイアウト設計方法におけるアンテナエラーの配線修正の途中の状態を示す図
【図５４】本発明の実施形態16の半導体集積回路のレイアウト設計方法におけるアンテナエラーのための配線修正が完了した状態を示す図
【図５５】本発明の実施形態17の半導体集積回路のレイアウト設計方法における回路素子と配線層第5層、第6層の状態を示す図
【符号の説明】
【０１２１】
S1、SP1、SQ1、SR1  フロアプランステップ
S2、SP2、SQ2、SR2  補助配線ステップ
S3、SP3、SQ3、SR3  配置ステップ
S4、SP4、SQ4、SR4  信号配線ステップ
S5、SP5、SQ5、SR5  検証ステップ
S6、SP6、SQ6、SR6  優先順位付けステップ
S7、SQ7、SR7  配線経路探索ステップ
SP7  配線経路探索、再配線及びタイミング検証ステップ
S8、SQ8、SR8  再配線ステップ
S9、SP8、SQ9、SR9  配線完了判定ステップ
SQ10、SR11  電源配線補強ステップ
SR10  配線パターン記憶ステップ
SR12  マスクデータ出力ステップ
SR13  配線修正判定ステップ
SR14  配線パターン再現ステップ
n1〜n7  配線修正対象の信号ネット
M1〜M6  配線層第１層〜第6層
F1、F2  M5とM6の補助配線ネットで構成されるメッシュ構造（補助配線ネット群）
R1〜R9  M5、M6における修正ネットの再配線経路
E1、E2  隣接配線禁止領域
H1  シールドネット
【図１】
2007335498.tif 000003
【図２】
2007335498.tif 000004
【図３】
2007335498.tif 000005
【図４】
2007335498.tif 000006
【図５】
2007335498.tif 000007
【図６】
2007335498.tif 000008
【図７】
2007335498.tif 000009
【図８】
2007335498.tif 000010
【図９】
2007335498.tif 000011
【図１０】
2007335498.tif 000012
【図１１】
2007335498.tif 000013
【図１２】
2007335498.tif 000014
【図１３】
2007335498.tif 000015
【図１４】
2007335498.tif 000016
【図１５】
2007335498.tif 000017
【図１６】
2007335498.tif 000018
【図１７】
2007335498.tif 000019
【図１８】
2007335498.tif 000020
【図１９】
2007335498.tif 000021
【図２０】
2007335498.tif 000022
【図２１】
2007335498.tif 000023
【図２２】
2007335498.tif 000024
【図２３】
2007335498.tif 000025
【図２４】
2007335498.tif 000026
【図２５】
2007335498.tif 000027
【図２６】
2007335498.tif 000028
【図２７】
2007335498.tif 000029
【図２８】
2007335498.tif 000030
【図２９】
2007335498.tif 000031
【図３０】
2007335498.tif 000032
【図３１】
2007335498.tif 000033
【図３２】
2007335498.tif 000034
【図３３】
2007335498.tif 000035
【図３４】
2007335498.tif 000036
【図３５】
2007335498.tif 000037
【図３６】
2007335498.tif 000038
【図３７】
2007335498.tif 000039
【図３８】
2007335498.tif 000040
【図３９】
2007335498.tif 000041
【図４０】
2007335498.tif 000042
【図４１】
2007335498.tif 000043
【図４２】
2007335498.tif 000044
【図４３】
2007335498.tif 000045
【図４４】
2007335498.tif 000046
【図４５】
2007335498.tif 000047
【図４６】
2007335498.tif 000048
【図４７】
2007335498.tif 000049
【図４８】
2007335498.tif 000050
【図４９】
2007335498.tif 000051
【図５０】
2007335498.tif 000052
【図５１】
2007335498.tif 000053
【図５２】
2007335498.tif 000054
【図５３】
2007335498.tif 000055
【図５４】
2007335498.tif 000056
【図５５】
2007335498.tif 000057