(57)【要約】【課題】リソグラフィによらないでウィグル形状パターンを形成する半導体装置のパターン形成方法を提供することである。【解決手段】本発明の１態様による半導体装置のパターン形成方法は、半導体基板の上方に被加工膜を堆積する工程と、前記被加工膜上に不純物を添加することによりエッチング特性が変化するマスク膜を堆積する工程と、前記マスク膜にラインパターンを形成する工程と、前記ラインパターンを形成したマスク膜の所望の領域にエッチング速度を変化させる不純物を選択的に添加する工程と、前記マスク膜からなる前記ラインパターンを選択的にエッチングして部分的に線幅の異なるウィグル形状を含むマスクパターンを形成する工程と、前記マスクパターンをマスクとして前記被加工膜をエッチングしてウィグル形状パターンを形成する工程とを具備する。【選択図】図５
2007335660.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に被加工膜を堆積する工程と、
前記被加工膜上に不純物を添加することによりエッチング特性が変化するマスク膜を堆積する工程と、
前記マスク膜にラインパターンを形成する工程と、
前記ラインパターンを形成したマスク膜の所望の領域にエッチング速度を変化させる不純物を選択的に添加する工程と、
前記マスク膜からなる前記ラインパターンを選択的にエッチングして部分的に線幅の異なるウィグル形状を含むマスクパターンを形成する工程と、
前記マスクパターンをマスクとして前記被加工膜をエッチングしてウィグル形状パターンを形成する工程と
を具備することを特徴とする半導体装置のパターン形成方法。
【請求項２】
半導体基板の上方に被加工膜を堆積する工程と、
前記被加工膜上に不純物を添加することによりエッチング特性が変化するマスク膜を堆積する工程と、
前記マスク膜にエッチング速度を変化させる不純物をラインパターン状に添加する工程と、
前記マスク膜の前記不純物を添加した前記ラインパターンに隣接する所望の領域に前記不純物を選択的に添加する工程と、
前記マスク膜を選択的にエッチングして部分的に線幅の異なるウィグル形状を含むマスクパターンを形成する工程と、
前記マスクパターンをマスクとして前記被加工膜をエッチングしてウィグル形状パターンを形成する工程と
を具備することを特徴とする半導体装置のパターン形成方法。
【請求項３】
前記不純物を選択的に添加する工程は、前記不純物を添加する前記所望の領域より大きな開口を有する第２のマスクパターンを用い、前記第２のマスクパターンのシャドウイングを利用して斜めの一方向からイオン注入して前記所望の領域に前記不純物を添加することを特徴とする、請求項１若しくは２に記載の半導体装置のパターン形成方法。
【請求項４】
前記マスク膜上に形成された第２のマスク膜をさらに具備し、
前記第２のマスク膜に前記第２のマスクパターンを形成することを特徴とする、請求項３に記載の半導体装置のパターン形成方法。
【請求項５】
前記マスク膜は、ノンドープ非晶質シリコン膜であり、前記エッチング速度を変化させる不純物は、ホウ素であることを特徴とする、請求項１ないし４のいずれか１に記載の半導体装置のパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置のパターン形成方法に係り、特に、ウィグル形状を含むパターン形成方法に関する。
【背景技術】
【０００２】
半導体装置が微細化するとともに、各種のパターンをレイアウトする上で及び／又は各パターンの機能を考慮して、各パターンを直線的な形状にするよりも太い部分と細い部分とが混在するウィグル形状のパターンにすることが好ましい場合がある。例えば、ゲート電極からなるワード線がその一例である。従来技術では、ウィグル形状の、例えば、ゲート電極パターンは、リソグラフィによりパターニングして形成されている。
【０００３】
リソグラフィによりウィグル形状のパターンを形成するための改善された１つの技術が、特許文献１に開示されている。この技術では、三角形状の折れ曲りを有するウィグル形状をパターニングするために、斜め成分と垂直及び水平成分とを組み合せて全体として三角形状の折れ曲り部分を形成したマスクを使用している。しかし、このプロセスでは、リソグラフィにより複雑なパターンを形成しなくてはならず、リソグラフィのマージン（露光マージン、フォーカスマージン）を十分に確保することが出来ない。
【特許文献１】特開平１０−６５０２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、リソグラフィによらないでウィグル形状パターンを形成する半導体装置のパターン形成方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の１態様による半導体装置のパターン形成方法は、半導体基板の上方に被加工膜を堆積する工程と、前記被加工膜上に不純物を添加することによりエッチング特性が変化するマスク膜を堆積する工程と、前記マスク膜にラインパターンを形成する工程と、前記ラインパターンを形成したマスク膜の所望の領域にエッチング速度を変化させる不純物を選択的に添加する工程と、前記マスク膜からなる前記ラインパターンを選択的にエッチングして部分的に線幅の異なるウィグル形状を含むマスクパターンを形成する工程と、前記マスクパターンをマスクとして前記被加工膜をエッチングしてウィグル形状パターンを形成する工程とを具備する。
【０００６】
本発明の他の１態様による半導体装置のパターン形成方法は、半導体基板の上方に被加工膜を堆積する工程と、前記被加工膜上に不純物を添加することによりエッチング特性が変化するマスク膜を堆積する工程と、前記マスク膜にエッチング速度を変化させる不純物をラインパターン状に添加する工程と、前記マスク膜の前記不純物を添加した前記ラインパターンに隣接する所望の領域に前記不純物を選択的に添加する工程と、前記マスク膜を選択的にエッチングして部分的に線幅の異なるウィグル形状を含むマスクパターンを形成する工程と、前記マスクパターンをマスクとして前記被加工膜をエッチングしてウィグル形状パターンを形成する工程とを具備する。  
【発明の効果】
【０００７】
本発明によって、リソグラフィによらないでウィグル形状パターンを形成する半導体装置のパターン形成方法が提供される。
【発明を実施するための最良の形態】
【０００８】
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。
【０００９】
本発明は、線幅の太い部分と細い部分とが混在するウィグル形状パターンをリソグラフィによらないで形成する半導体装置の製造方法を開示する。
【００１０】
ここでは、ゲート電極をウィグル形状パターンに形成する場合を例に、種々の実施形態による半導体装置のパターン形成方法を説明するが、これらに限定されることはない。
【００１１】
本発明の実施形態によれば、リソグラフィによりマスク膜にストレートパターンをパターニングした後、又はストレートパターンの潜像を形成した後で、ウィグルの突起部又は凹み部をリソグラフィ以外の方法、例えば、イオン注入を用いる方法で付加することによりウィグル形状を有するハードマスクパターンを形成する。これにより、リソグラフィに依存せずに線幅の異なる部分を有するウィグル形状パターンを形成することができる。
【００１２】
（第１の実施形態）
本発明の第１の実施形態は、被加工膜上に形成したマスク膜にリソグラフィにより形成したストレートパターンを利用して、不純物注入とエッチングによりウィグルの突起部を追加加工することでウィグル形状パターンを形成する半導体装置のパターン形成方法の一例である。
【００１３】
本実施形態では、被加工膜をパターニングする際にハードマスクとして用いるマスク膜の所望の領域に、選択的に不純物を添加してマスク膜のエッチング特性を変えることにより所望のウィグル形状パターンを形成する。本実施形態による半導体装置のウィグル形状を有するゲート電極のパターン形成方法の一例を、図１から図５を参照して説明する。各図（ａ）は、平面図であり、各図（ｂ）は、（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【００１４】
図１を参照して、半導体基板１０上にゲート絶縁膜１２を介して第１及び第２のゲート電極材料１４，１６、キャップ絶縁膜１８及びマスク膜２０を堆積する。半導体基板１０として、例えば、シリコン基板を使用することができる。ゲート絶縁膜１２として、例えば、シリコン酸化膜（ＳｉＯ２膜）を使用することができる。第１のゲート電極材料１４として、ドーパント、例えば、リン（Ｐ）を高濃度にドープしたポリシリコンを、第２のゲート電極材料１６として、例えば、タングステンシリサイド（ＷＳｉ）を使用することができる。キャップ絶縁膜１８は、例えば、シリコン窒化膜（Ｓｉ３Ｎ４膜）を使用することができる。
【００１５】
マスク膜２０は、ゲート電極をパターニングする際のハードマスクであり、下地の膜を加工する際に充分なエッチング選択比を確保でき、不純物を導入した部分と導入しなかった部分とで加工特性、例えば、エッチング速度を変化させることができる膜である。マスク膜２０として、例えば、不純物をドープしていない非晶質シリコン（ノンドープａ−Ｓｉ）を使用することができる。
【００１６】
マスク膜２０にストレートのパターンＡをリソグラフィ及びエッチングによりパターニングする。このストレートパターンＡは、ゲートパターンの仕上り幅よりも広い幅を持つように加工する。このようにして、図１に示したストレートパターンＡがノンドープａ−Ｓｉのマスク膜２０に形成される。
【００１７】
次に、図２を参照して、パターニングしたマスク膜２０の覆うように第２のレジスト膜３２を形成する。第２のレジスト膜３２に、ウィグルの突起部Ｂを形成するためのイオン注入のマスクパターン３２Ｗを開口する。この開口部３２Ｗは、ウィグルの突起部Ｂ、すなわち、イオン注入すべき領域Ｂより広い開口領域を有する。図２に示したように、この第２のレジスト膜３２をマスクとして斜めの一方向（図２では、右斜め上方）から不純物４０をイオン注入し、第２のレジスト膜３２によるシャドウイングを利用して開口部に露出したマスク膜２０の片側（ストレートパターンＡの右側の一部）の領域Ｂにだけ不純物４０を導入する。これによりイオン注入された領域Ｂは、不純物４０がドープされたマスク膜（ａ−Ｓｉ）２１になる。注入する不純物４０として、例えば、二フッ化ホウ素（ＢＦ２）を使用できる。ホウ素をドープすることにより、ａ−Ｓｉのアルカリ性溶液によるエッチング速度を遅くすることができる。このようにして、マスク膜２０のウィグル突起部Ｂを形成すべき領域だけを選択的に不純物がドープされたマスク膜２１にすることができる。
【００１８】
第２のレジスト膜３２を剥離すると、図３に示したように、マスク膜２０には、ノンドープａ−Ｓｉのマスク膜２０からなるストレートパターンＡとその一部に不純物をドープしたマスク膜２１からなる領域Ｂが形成される。
【００１９】
次に、図４を参照して、マスク膜２０のノンドープａ−Ｓｉの領域Ａを選択的にエッチングする。この選択エッチングは、例えば、水酸化カリウム（ＫＯＨ）、コリン等のアルカリ性溶液を用いて実施することができる。この選択エッチングにより、ノンドープのマスク膜２０は、全体にエッチングされて後退するが、不純物がドープされたａ−Ｓｉのマスク膜２１からなる領域Ｂは、エッチング速度が遅いためウィグル形状の突起部Ｂが残される。このようにして図４に示したように、所望のウィグル形状を有するハードマスクＨＭ（２０＋２１）を形成できる。
【００２０】
図５を参照して、このハードマスクＨＭをマスクとして、異方性エッチングを、例えば、ＲＩＥ（reactive ion etching）により行い、キャップＳｉ３Ｎ４膜１８、ＷＳｉ膜１６、ポリシリコン膜１４を順にパターニングして、ウィグル形状を有するゲート電極ＧＥを形成することができる。このエッチングの途中で、ハードマスクＨＭが除去されてしまう場合があるが、キャップＳｉ３Ｎ４膜１８は、ハードマスクＨＭと同じ平面パターンを有するように最初に加工される。したがって、ハードマスクＨＭが除去されてもキャップＳｉ３Ｎ４膜１８をエッチングのマスクとして使用できるので、ゲート電極ＧＥの仕上り形状には影響が及ばない。
【００２１】
上記の実施形態では、マスク膜２０としてノンドープａ−Ｓｉを用い、エッチング速度を変化させる不純物４０としてホウ素（Ｂ）を用いた。しかし、例えば、ホウ素ドープａ−Ｓｉをマスク膜として用い、リン（Ｐ）をエッチング速度を変化させる不純物として用いる組み合せによってもエッチング速度を変えることができる。この場合には、リンをホウ素濃度と同等程度又はそれ以上にドープする。その結果、上記の実施形態とは逆にリンをドープした領域のエッチング速度が、ドープしない領域のエッチング速度よりも早くなる。
【００２２】
さらに、半導体装置に必要な、ドーピング、配線等の工程を行って、本実施形態によるパターン形成方法を使用した半導体装置を完成する。
【００２３】
本実施形態では、リソグラフィにより形成するパターンは、単純なストレートパターンＡ及び大きな開口を有するマスクパターン３２Ｗであるため、リソグラフィにおける種々のマージンを充分に確保することができる。
【００２４】
これまでに説明したように、本実施形態によりリソグラフィによらないでウィグル形状のパターンを形成する半導体装置のパターン形成方法を提供することができる。
【００２５】
（第２の実施形態）
上記の第１の実施形態では、ノンドープａ−Ｓｉからなるハードマスクのゲートパターンにエッチング速度を遅くする不純物を部分的にドープして、その後全体をエッチングすることによって、ウィグル形状の突起部分を有するパターンを加工した。本発明の第２の実施形態は、ハードマスクのウィグル形状ゲートパターンを形成すべきライン状の部分及び突起部分の全体にエッチング速度を遅くする不純物をドープする半導体装置のパターン形成方法の一例である。本実施形態によれば、寸法のばらつきを抑制したパターン形成方法を提供することができる。
【００２６】
本実施形態による半導体装置のパターン形成方法の一例を、図６から図８を参照して説明する。各図（ａ）は、平面図であり、各図（ｂ）は、（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【００２７】
第１の実施形態と同様に、半導体基板１０上にゲート絶縁膜１２を介して第１及び第２のゲート電極材料１４，１６、キャップ絶縁膜１８及びマスク膜２０を堆積する。
【００２８】
図６を参照して、形成すべきストレートゲートパターンＣの反転パターン（ネガパターン）をリソグラフィにより第１のレジスト膜３０に形成する。第１のレジスト膜３０の開口部に露出したマスク膜２０、すなわち、ゲートパターンＣを形成しようとしている領域に、不純物４０、例えば、ＢＦ２をイオン注入する。これにより領域Ｃは、不純物をドープしたａ−Ｓｉからなるマスク膜２１になる。
【００２９】
次に、図７を参照して、第１の実施形態と同様に、第１のレジスト膜３０を剥離し、第２のレジスト膜３２を全面に形成する。そして、ウィグルの突起部Ｄを形成するためにイオン注入のマスクパターン３２Ｗを第２のレジスト膜３２に開口する。この開口部３２Ｗは、ウィグルの突起部Ｄ、すなわち、イオン注入すべき領域Ｄより広い開口領域を有する。開口部３２Ｗに露出したマスク膜２０のゲートパターンＣに隣接する片側の領域Ｄ（図７では右側）に不純物４０を導入するために、図７に示したように、斜めの一方向（右斜め上方）から、例えば、ＢＦ２をイオン注入する。このようにして、ウィグル形状のゲートパターンになる領域Ｃ＋Ｄだけを選択的に不純物４０をドープしたマスク膜２１にすることができる。
【００３０】
図８を参照して、第２のレジスト膜３２を剥離して、マスク膜２０の不純物が導入されなかった領域を、例えば、アルカリ系エッチング液により選択的に除去する。このようにして、不純物４０をドープしたマスク膜２１からなるウィグル形状を有するハードマスクＨＭ（Ｃ＋Ｄ）を形成することができる。
【００３１】
その後、このようにして形成したハードマスクＨＭをマスクとして、異方性エッチングを、例えば、ＲＩＥにより行い、キャップＳｉ３Ｎ４膜１８、ＷＳｉ膜１６、ポリシリコン膜１４を順にパターニングして、ウィグル形状を有するゲート電極を形成することができる。形成されたゲート電極の構造は、図５と同様であるため、図面を省略する。
【００３２】
さらに、半導体装置に必要な、ドーピング、配線等の工程を行って、本実施形態によるパターン形成方法を使用した半導体装置を完成する。
【００３３】
本実施形態では、リソグラフィにより形成するパターンは、単純なストレートパターンＣ及び大きな開口を有するマスクパターン３２Ｗであるため、リソグラフィにおける種々のマージンを充分に確保することができる。また第１の実施形態と比較して、ハードマスクパターンの選択エッチングに起因する寸法ばらつきを低減することができる。
【００３４】
したがって、本実施形態によって、リソグラフィによらないでウィグル形状のパターンを形成する半導体装置のパターン形成方法を提供することができる。
【００３５】
（第３の実施形態）
本発明の第３の実施形態は、２層のハードマスクを使用してウィグル形状のゲートパターンを形成する半導体装置のパターン形成方法の一例である。
【００３６】
本実施形態による半導体装置のパターン形成方法の一例を、図９から図１２を参照して説明する。各図（ａ）は、平面図であり、各図（ｂ）は、（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【００３７】
第１及び第２の実施形態と同様に、半導体基板１０上にゲート絶縁膜１２を介して第１及び第２のゲート電極材料１４，１６、キャップ絶縁膜１８を堆積する。
【００３８】
図９を参照して、キャップ絶縁膜１８上に第１のマスク膜２２、第２のマスク膜２４からなる２層のハードマスク膜２０を堆積する。第１のマスク膜２２は、不純物をドープすることによりドープした領域とドープしなかった領域とのエッチング選択比を制御できる膜であり、例えば、ノンドープａ−Ｓｉを使用することができる。第２のマスク膜２４は、前記の不純物をドープしてもエッチング選択比が実質的に変わらない膜であり、例えば、Ｓｉ３Ｎ４膜を使用することができる。
【００３９】
次に、形成すべきストレートのゲートパターンＥの反転パターン（ネガパターン）をリソグラフィにより第１のレジスト膜３０に形成する。第１のレジスト膜３０の開口部に露出した第２のマスク膜２４を異方性エッチング、例えば、ＲＩＥによりより除去する。これにより露出した第１のマスク膜２２、すなわち、ゲートパターンＥを形成しようとしている領域に、不純物４０、例えば、ＢＦ２をイオン注入する。これにより、第１のマスク膜２２のゲートパターンＥを形成すべき領域は、不純物４０をドープした第１のマスク膜２３になる。
【００４０】
次に、図１０を参照して、第２の実施形態と同様に、第１のレジスト膜３０を剥離して、第２のレジスト膜３２を全面に形成する。そして、ウィグルの突起部Ｆを形成するためのマスクパターン３２Ｗを第２のレジスト膜３２に開口する。この開口部３２Ｗは、ウィグルの突起部Ｆ、すなわち、イオン注入すべき領域Ｆより広い開口領域を有する。開口部３２Ｗに露出した第２のマスク膜２４を除去してウィグルの突起部Ｆを形成する領域の第１のマスク膜２２を露出させる。
【００４１】
次に、図１１を参照して、第２のレジスト膜３２及び第２のハードマスク２４をマスクとして斜めの一方向（右斜め上方）から、例えば、ＢＦ２をイオン注入して、ゲートパターンＥに隣接する片側（右側）の領域Ｆに不純物４０を導入する。このようにして、ウィグル形状のゲートパターンを形成すべき領域Ｅ＋Ｆにだけ選択的に不純物４０を導入することができる。これによりウィグル形状のゲートパターンＥ＋Ｆに対応する第１のマスク膜２２は、不純物４０をドープした第１のマスク膜２３になる。尚、この不純物導入は、第２のレジスト膜３２を剥離して、第２のハードマスク２４をマスクとしてイオン注入を行うこともできる。
【００４２】
図１２を参照して、第２のマスク膜２４を剥離して、第１のマスク膜２２の不純物が導入されなかった部分を、例えば、アルカリ系エッチング液により選択的に除去する。このようにして、不純物４０をドープした第１のマスク膜２３からなるウィグル形状を有するハードマスクＨＭ（Ｅ＋Ｆ）を形成することができる。
【００４３】
その後、このようにして形成したハードマスクＨＭをマスクとして、異方性エッチング、例えば、ＲＩＥを行い、キャップＳｉ３Ｎ４膜１８、ＷＳｉ膜１６、ポリシリコン膜１４を順にパターニングして、ウィグル形状を有するゲート電極を形成することができる。形成されたゲート電極の構造は、図５と同様であるため、図面を省略する。
【００４４】
さらに、半導体装置に必要な、ドーピング、配線等の工程を行って、本実施形態によるパターン形成方法を使用した半導体装置を完成する。
【００４５】
本実施形態では、リソグラフィにより形成するパターンは、単純なストレートパターンＥ及び大きな開口を有するマスクパターン３２Ｗであるため、リソグラフィにおける種々のマージンを充分に確保することができる。
【００４６】
さらに、本実施形態によれば、ウィグルパターンの突起部Ｆを形成するためにレジスト膜の代わりに第２のマスク膜２４を用いて、斜め方向からのイオン注入を行っている。したがって、第１及び第２の実施形態と比較して、パターンの合せズレに起因するウィグルパターン突起部Ｆの寸法ばらつきを抑制することが可能である。
【００４７】
したがって、本実施形態によって、リソグラフィによらないでウィグル形状のパターンを形成する半導体装置のパターン形成方法を提供することができる。
【００４８】
（第４の実施形態）
これまでの実施形態では、ウィグルパターンの突起部を形成するために斜めの一方向からイオン注入を行っている。そのため、ハードマスクのウィグルパターンの突起部は、端面が傾斜して一様な膜厚に形成されないことが懸念される。
【００４９】
本発明の第４の実施形態は、突起部を含むウィグル形状を有するハードマスクを垂直方向からのイオン注入により形成する半導体装置のパターン形成方法の一例である。
【００５０】
本実施形態による半導体装置のパターン形成方法の一例を、図１３及び図１４を参照して説明する。各図（ａ）は、平面図であり、各図（ｂ）は、（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【００５１】
第２の実施形態と同様に、半導体基板１０上にゲート絶縁膜１２を介して第１及び第２のゲート電極材料１４，１６、キャップ絶縁膜１８及びマスク膜２０を堆積する。そして、第２及び第３の実施形態と同様に、ストレートゲートパターンＧの反転パターン（ネガパターン）をリソグラフィによりレジスト膜に形成する。レジスト膜に開口されたストレートゲートパターンＧを形成しようとしている領域のマスク膜２０に、不純物４０、例えば、ＢＦ２をイオン注入する。これにより、ゲートパターンＧに対応するマスク膜２０の領域Ｇは、不純物４０をドープしたａ−Ｓｉからなるマスク膜２１になる。
【００５２】
次に、図１３を参照して、第１のレジスト膜３０を剥離し、第２のレジスト膜３２を全面に形成する。そして、ウィグルパターンの突起部Ｈのマスクパターン３２Ｈを第２のレジスト膜３２に開口する。図１３に示した例のように、マスクパターン３２Ｈの右端がゲートパターンＧの右側にウィグルパターンの突起部Ｈだけを開口し、左端がゲートパターンＧの線幅内に留まるように、マスクパターン３２Ｈを開口する。したがって、このマスクパターン３２Ｈは、リソグラフィの最小加工寸法よりも大きな開口部を有し、ウィグルの突起部Ｈより広い開口領域を有する。第２のレジスト膜３２をマスクとして垂直方向から不純物４０、例えば、ＢＦ２をイオン注入する。このようにして、ウィグル形状のゲートパターンを形成する領域Ｇ＋Ｈにだけ選択的に不純物４０を導入することができる。このようにして、ウィグル形状のゲートパターンＧ＋Ｈに対応するマスク膜２０の領域だけを選択的に不純物４０をドープしたマスク膜２１にすることができる。
【００５３】
図１４を参照して、第２のレジスト膜３２を剥離して、マスク膜２０の不純物４０が導入されなかった部分を、例えば、アルカリ系エッチング液により選択的に除去する。このようにして、ウィグル形状を有するハードマスクＨＭ（Ｇ＋Ｈ）を形成することができる。このハードマスクＨＭは、どの部分も端面が垂直な形状を有する。
【００５４】
その後、このようにして形成したハードマスクＨＭをマスクとして、異方性エッチング、例えば、ＲＩＥを行い、キャップＳｉ３Ｎ４膜１８、ＷＳｉ膜１６、ポリシリコン膜１４を順にパターニングして、ウィグル形状を有するゲート電極を形成することができる。形成されたゲート電極の構造は、図５と同様であるため、図面を省略する。
【００５５】
さらに、半導体装置に必要な、ドーピング、配線等の工程を行って、本実施形態によるパターン形成方法を使用した半導体装置を完成する。
【００５６】
本実施形態では、リソグラフィにより形成するパターンは、単純なストレートパターンＧ及び大きな開口を有するマスクパターン３２Ｈであるため、リソグラフィにおける種々のマージンを充分に確保することができる。また第１から第３の実施形態と比較して、ハードマスクパターンを形成するためのイオン注入を垂直方向からだけ行っているため、その端面を垂直に加工することができる。その結果、ゲート電極エッチング時のハードマスクの後退に起因する寸法ばらつきを低減することができる。
【００５７】
したがって、本実施形態によって、リソグラフィによらないでウィグル形状のパターンを形成する半導体装置のパターン形成方法を提供することができる。
【００５８】
（第５の実施形態）
本発明の第５の実施形態は、ハードマスクパターンを形成するためのドーピングをイオン注入以外の方法、例えば、熱拡散により行う半導体装置のパターン形成方法の一例である。
【００５９】
本実施形態による半導体装置のパターン形成方法の一例を、図１５から図１６を参照して説明する。各図（ａ）は、平面図であり、各図（ｂ）は、（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【００６０】
第３の実施形態と同様に、半導体基板１０上にゲート絶縁膜１２を介して第１及び第２のゲート電極材料１４，１６、キャップ絶縁膜１８を堆積する。さらに、キャップ絶縁膜１８上に第１のマスク膜２２、第２のマスク膜２４からなる２層のハードマスク膜２０を堆積する。第１のマスク膜２２は、不純物をドープすることによりドープした領域とドープしなかった領域とのエッチング選択比を制御できる膜であり、例えば、ノンドープａ−Ｓｉを使用することができる。第２のマスク膜２４は、例えば、前記の不純物を熱拡散によりドープする際にマスクとなる膜であり、例えば、ＳｉＯ２膜を使用することができる。
【００６１】
図１５を参照して、第３の実施形態と同様に、第１のレジスト膜３０を用いて、第２のマスク膜２４にストレートゲートパターンＪの反転パターン（ネガパターン）を形成する。
【００６２】
次に、図１６を参照して、第１のレジスト膜３０を剥離して、第２のレジスト膜３２を全面に形成する。そして、第４の実施形態と同様に、ウィグルパターンの突起部Ｋのマスクパターン３２Ｋを第２のレジスト膜３２に開口する。この開口部３２Ｋは、第４の実施形態と同様に形成することができ、ウィグルの突起部Ｋより広い開口領域を有する。第２のレジスト膜３２をマスクとして異方性エッチング、例えば、ＲＩＥを行い、第２のマスク膜２４にウィグルパターンの突起部Ｋのパターンを追加して開口する。このようにして、第２のマスク膜２４にウィグル形状のゲートパターンＪ＋Ｋが開口される。
【００６３】
次に、第２のレジスト膜３２を剥離する。そして、開口部がウィグル形状のゲートパターンＪ＋Ｋに対応する第２のマスク膜２４をマスクとして、例えば、熱拡散を行い、第２のマスク膜２４の開口部に露出している第１のマスク膜２２に不純物４２、例えば、ホウ素（Ｂ）をドープする。熱拡散の方法として、例えば、窒化ホウ素（ＢＮ）を用いた対向法、ホウ素を添加したガラス（ＢＳＧ：boron silicate glass）を表面に塗布して行う塗布法、等を使用することができる。このようにして、ウィグル形状のゲートパターンＪ＋Ｋに対応する第１のマスク膜２２の領域にだけ選択的に不純物をドープして、不純物４０をドープした第１のマスク膜２３にすることができる。
【００６４】
以降、第３の実施形態と同様に、第２のマスク膜２４を剥離して、第１のマスク膜２２の不純物が導入されなかった部分を、例えば、アルカリ系エッチング液により選択的に除去する。このようにして、ウィグル形状を有する第１のマスク膜２３からなるハードマスク（Ｊ＋Ｋ）を形成することができる。
【００６５】
その後、このようにして形成したハードマスクをマスクとして、異方性エッチング、例えば、ＲＩＥを行い、キャップＳｉ３Ｎ４膜１８、ＷＳｉ膜１６、ポリシリコン膜１４を順にパターニングして、ウィグル形状を有するゲート電極を形成することができる。形成されたゲート電極の構造は、図５と同様であるため、図面を省略する。
【００６６】
さらに、半導体装置に必要な、ドーピング、配線等の工程を行って、本実施形態によるパターン形成方法を使用した半導体装置を完成する。
【００６７】
本実施形態では、リソグラフィにより形成するパターンは、単純なストレートパターンＪ及び大きな開口を有するマスクパターン３２Ｋであるため、リソグラフィにおける種々のマージンを充分に確保することができる。
【００６８】
上記の実施形態では、第２のマスク膜２４にウィグル形状のゲートパターンのネガパターンを形成して、不純物拡散のマスクとして用いた。しかし、第２のマスク膜２４に、例えば、上記のＢＳＧ等の不純物拡散のソースになる膜を用いることができる。この場合には、第２のマスク膜２４にウィグル形状のゲートパターンのポジパターンを形成して、直接不純物拡散のソースとして用いることができる。
【００６９】
したがって、本実施形態によって、リソグラフィによらないでウィグル形状のパターンを形成する半導体装置のパターン形成方法を提供することができる。
【００７０】
上記の実施形態では、マスク膜２０，２２としてノンドープａ−Ｓｉを用い、エッチング速度を変化させる不純物４０としてホウ素（Ｂ）を用いたが、例えば、ホウ素ドープａ−Ｓｉとリン（Ｐ）との組み合せによってもエッチング速度を変えることができる。この場合には、リンをホウ素濃度と同等程度又はそれ以上にドープする。その結果、上記の実施形態とは逆にリンをドープした領域のエッチング速度が、ドープしない領域のエッチング速度よりも早くなる。
【００７１】
本発明は、上記の実施形態に限定されることなく、本発明の精神及び範囲から逸脱しないで、種々の変形を行って実施することができる。それゆえ、本発明は、ここに開示された実施形態に制限することを意図したものではなく、本発明の趣旨を逸脱しない範囲において他の実施形態にも適用でき、広い範囲に適用されるものである。
【図面の簡単な説明】
【００７２】
【図１】図１は、本発明の第１の実施形態による半導体装置のパターン形成方法の一例を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図２】図２は、図１に続く第１の実施形態による半導体装置のパターン形成方法を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図３】図３は、図２に続く第１の実施形態による半導体装置のパターン形成方法を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図４】図４は、図３に続く第１の実施形態による半導体装置のパターン形成方法を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図５】図５は、図４に続く第１の実施形態による半導体装置のパターン形成方法を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図６】図６は、本発明の第２の実施形態による半導体装置のパターン形成方法の一例を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図７】図７は、図６に続く第２の実施形態による半導体装置のパターン形成方法を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図８】図８は、図７に続く第２の実施形態による半導体装置のパターン形成方法を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図９】図９は、本発明の第３の実施形態による半導体装置のパターン形成方法の一例を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図１０】図１０は、図９に続く第３の実施形態による半導体装置のパターン形成方法を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図１１】図１１は、図１０に続く第３の実施形態による半導体装置のパターン形成方法を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図１２】図１２は、図１１に続く第３の実施形態による半導体装置のパターン形成方法を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図１３】図１３は、本発明の第４の実施形態による半導体装置のパターン形成方法の一例を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図１４】図１４は、図１３に続く第４の実施形態による半導体装置のパターン形成方法を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図１５】図１５は、本発明の第５の実施形態による半導体装置のパターン形成方法の一例を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【図１６】図１６は、図１５に続く第５の実施形態による半導体装置のパターン形成方法を説明するために示す図であり、（ａ）は平面図、（ｂ）は（ａ）に示した切断線Ｘ−Ｘに沿った工程断面図である。
【符号の説明】
【００７３】
１０…半導体基板，１２…ゲート絶縁膜，１４…第１及び第２のゲート電極材料１４，１６…第２のゲート電極材料，１８…キャップ絶縁膜，２０…マスク膜，２１…不純物ドープされたマスク膜，２２…第１のマスク膜，２３…不純物ドープされた第１のマスク膜，２４…第２のマスク膜，３０，３２…レジスト膜，４０，４２…不純物。
【図１】
2007335660.tif 000003
【図２】
2007335660.tif 000004
【図３】
2007335660.tif 000005
【図４】
2007335660.tif 000006
【図５】
2007335660.tif 000007
【図６】
2007335660.tif 000008
【図７】
2007335660.tif 000009
【図８】
2007335660.tif 000010
【図９】
2007335660.tif 000011
【図１０】
2007335660.tif 000012
【図１１】
2007335660.tif 000013
【図１２】
2007335660.tif 000014
【図１３】
2007335660.tif 000015
【図１４】
2007335660.tif 000016
【図１５】
2007335660.tif 000017
【図１６】
2007335660.tif 000018