(57)【要約】【課題】ソフトウェアの処理負荷を増大させることなく、複数のタイマ設定を容易に変更できるタイマ装置を提供する。【解決手段】タイマのカウント間隔を変えてカウントするタイマ装置は、タイマカウントの基準値、及び前記基準値に対する複数の異なる倍率値をそれぞれ記憶し、前記複数の倍率設定レジスタのうち１の倍率設定レジスタに記憶されている倍率値を選択し、第１のタイマカウンタによるカウント値と、前記基準値とが一致した時点で、基準カウント一致信号を生成し、第２のタイマカウンタにより、基準カウント一致信号の数と、選択された倍率値とが一致した時点の基準カウント一致信号の数をカウントする。【選択図】図１
2007249611.tif 000002
【特許請求の範囲】
【請求項１】
タイマのカウント間隔を変えてカウントするタイマ装置であって、
タイマカウントの基準値を記憶している基準コンペアレジスタと、
前記基準値に対する複数の異なる倍率値をそれぞれ記憶している複数の倍率設定レジスタと、
第１のタイマカウンタと、
前記複数の倍率設定レジスタのうち１の倍率設定レジスタに記憶されている倍率値を選択する選択手段と、
前記第１のタイマカウンタによるカウント値と、前記基準値とが一致した時点で、基準カウント一致信号を生成する信号生成手段と、
基準カウント一致信号の数と、選択された倍率値とが一致した時点の基準カウント一致信号の数をカウントする第２のタイマカウンタと
を備えることを特徴とするタイマ装置。
【請求項２】
前記複数の倍率設定レジスタは、タイマ停止期間の倍率値を記憶している１のタイマ停止用倍率設定レジスタを含み、
前記タイマ装置は、さらに、
前記タイマ停止用倍率設定レジスタが選択されている間はタイマ出力を行わないことを示す信号値と、他の倍率設定レジスタが選択されている間はタイマ出力を行うことを示す信号値とからなる出力許可信号を生成する許可信号生成手段と、
前記基準カウント一致信号の数と、選択された倍率値とが一致し、且つ前記出力許可信号がタイマ出力を行うことを示す信号値である場合に、タイマ出力を行う出力手段と
を備えることを特徴とする請求項１に記載のタイマ装置。
【請求項３】
前記タイマ装置は、さらに、
前記タイマ停止用倍率設定レジスタに記憶されている倍率値とは別の倍率値を、前記タイマ停止用倍率設定レジスタに書き込む書込手段と、
前記基準値と、前記複数の倍率設定レジスタに記憶されている前記各倍率値と、前記別の倍率値とを用いて、前記基準値とは別の基準値を算出し、算出した前記別の基準値を、前記基準コンペアレジスタへ書き込む算出手段と
を備えることを特徴とする請求項２に記載のタイマ装置。
【請求項４】
前記算出手段は、
前記タイマ停止用倍率設定レジスタを除く残りの倍率設定レジスタに記憶されている各倍率値の合計を、倍率合計値とし、Ｘ＝前記基準値×（前記タイマ停止用倍率設定レジスタに記憶されている倍率値＋前記倍率合計値）／（前記別の倍率値＋前記倍率合計値）により、前記別の基準値Ｘを算出する
ことを特徴とする請求項３に記載のタイマ装置。
【請求項５】
前記タイマ装置は、さらに、
前記基準コンペアレジスタに記憶されている基準値とは別の基準値を、前記基準コンペアレジスタに書き込む書込手段と、
前記基準値と、前記別の基準値と、前記複数の倍率設定レジスタに記憶されている各前記倍率値とを用いて、前記タイマ停止用倍率設定レジスタに記憶されている倍率値とは別の倍率値を算出し、算出した前記別の倍率値を、前記タイマ停止用倍率設定レジスタへ書き込む算出手段と
を備えることを特徴とする請求項２に記載のタイマ装置。
【請求項６】
前記算出手段は、
前記タイマ停止用倍率設定レジスタを除く残りの倍率設定レジスタに記憶されている各倍率値の合計を、倍率合計値とし、Ｚ＝（（前記基準値×（前記タイマ停止用倍率設定レジスタに記憶されている倍率値＋前記倍率合計値））／前記別の基準値）−前記倍率合計値により、前記別の倍率値Ｚを算出する
ことを特徴とする請求項５に記載のタイマ装置。
【請求項７】
前記タイマ装置は、輝度調整タイマ装置であり、
表示管に具備される
ことを特徴とする請求項１に記載のタイマ装置。
【請求項８】
タイマのカウント間隔を変えてカウントするタイマ装置で用いるタイマカウント方法であって、
前記タイマ装置は、
タイマカウントの基準値を記憶している基準コンペアレジスタと、
前記基準値に対する複数の異なる倍率値をそれぞれ記憶している複数の倍率設定レジスタとを備え、
前記基準値に基づくタイマカウントを行う第１のタイマカウントステップと、
前記複数の倍率設定レジスタのうち１の倍率設定レジスタに記憶されている倍率値を選択する選択ステップと、
前記第１のタイマカウンタによるカウント値と、前記基準値とが一致した時点で、基準カウント一致信号を生成する信号生成ステップと、
基準カウント一致信号の数と、選択された倍率値とが一致した時点の基準カウント一致信号の数をカウントする第２のタイマカウントステップと
を含むことを特徴とするタイマカウント方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロコンピュータ等に内蔵されるタイマ装置の技術に関する。
【背景技術】
【０００２】
マイクロコンピュータ等に内蔵され、コンペアレジスタに書かれたカウント設定値でタイマ出力やタイマ割り込みを発生するタイマ装置において、プログラムを実行中にタイマ設定を変更したい場合、マイクロコンピュータの割り込み処理機能等を用いて、レジスタの書込手段によりカウント設定値をコンペアレジスタに書き込むタイマ装置が多い。
また、互いに異なるカウント設定値を格納する複数のリロードレジスタと、その複数のリロードレジスタのうち一つを指定してカウンタへリロードするリロード制御回路を備えることにより、カウント設定値の変更を多様に行え、かつ最小限の割り込み処理で実現できる技術が特許文献１に開示されている。
【特許文献１】特許第２６９２４４４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、複数のタイマカウントのコンペアレジスタをタイマ動作中に頻繁に変更する場合、ソフトウェアにて複数のコンペアレジスタの値を算出してレジスタに書き込む必要がありソフトウェアの処理負荷が大きくなってしまう。
そこで、本発明は、上記課題に鑑み、ソフトウェアの処理負荷を増大させることなく、複数のタイマ設定を容易に変更できるタイマ装置、及びタイマカウント方法を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、本発明は、タイマのカウント間隔を変えてカウントするタイマ装置であって、タイマカウントの基準値を記憶している基準コンペアレジスタと、前記基準値に対する複数の異なる倍率値をそれぞれ記憶している複数の倍率設定レジスタと、第１のタイマカウンタと、前記複数の倍率設定レジスタのうち１の倍率設定レジスタに記憶されている倍率値を選択する選択手段と、前記第１のタイマカウンタによるカウント値と、前記基準値とが一致した時点で、基準カウント一致信号を生成する信号生成手段と、基準カウント一致信号の数と、選択された倍率値とが一致した時点の基準カウント一致信号の数をカウントする第２のタイマカウンタとを備えることを特徴とする。
【発明の効果】
【０００５】
上記に示す構成によると、タイマ装置は、基準値と、複数の倍率値のうち選択された１の倍率値との組み合わせを用いて、第２のタイマカウンタによりタイマカウントを行うことができる。また、基準値のみを変更するだけで他のカウント間隔でタイマカウントを行うことができる。これにより、本発明のタイマ装置は、ソフトウェアの処理負荷を増大させることなく、複数のタイマ設定を容易に変更できる。
【０００６】
ここで、前記複数の倍率設定レジスタは、タイマ停止期間の倍率値を記憶している１のタイマ停止用倍率設定レジスタを含み、前記タイマ装置は、さらに、前記タイマ停止用倍率設定レジスタが選択されている間はタイマ出力を行わないことを示す信号値と、他の倍率設定レジスタが選択されている間はタイマ出力を行うことを示す信号値とからなる出力許可信号を生成する許可信号生成手段と、前記基準カウント一致信号の数と、選択された倍率値とが一致し、且つ前記出力許可信号がタイマ出力を行うことを示す信号値である場合に、タイマ出力を行う出力手段とを備えるとしてもよい。
【０００７】
この構成によると、タイマ装置は、タイマ停止用倍率設定レジスタを選択している間は、タイマ出力を停止し、他の倍率設定レジスタを選択している間は、タイマ出力を行うことができる。
ここで、前記タイマ装置は、さらに、前記タイマ停止用倍率設定レジスタに記憶されている倍率値とは別の倍率値を、前記タイマ停止用倍率設定レジスタに書き込む書込手段と、前記基準値と、前記複数の倍率設定レジスタに記憶されている前記各倍率値と、前記別の倍率値とを用いて、前記基準値とは別の基準値を算出し、算出した前記別の基準値を、前記基準コンペアレジスタへ書き込む算出手段とを備えるとしてもよい。
【０００８】
この構成によると、タイマ装置は、タイマ停止用倍率設定レジスタに記憶されている倍率値を変更することにより、基準コンペアレジスタに記憶されている基準値を変更することができる。これにより、タイマ装置は、ソフトウェアの処理負荷を増大させることなく、複数のタイマ設定を容易に変更できる。
ここで、前記算出手段は、前記タイマ停止用倍率設定レジスタを除く残りの倍率設定レジスタに記憶されている各倍率値の合計を、倍率合計値とし、Ｘ＝前記基準値×（前記タイマ停止用倍率設定レジスタに記憶されている倍率値＋前記倍率合計値）／（前記別の倍率値＋前記倍率合計値）により、前記別の基準値Ｘを算出するとしてもよい。
【０００９】
この構成によると、タイマ装置は、タイマ動作の周期を一定に保ったまま、タイマ幅を変更することができる。
ここで、前記タイマ装置は、さらに、前記基準コンペアレジスタに記憶されている基準値とは別の基準値を、前記基準コンペアレジスタに書き込む書込手段と、前記基準値と、前記別の基準値と、前記複数の倍率設定レジスタに記憶されている各前記倍率値とを用いて、前記タイマ停止用倍率設定レジスタに記憶されている倍率値とは別の倍率値を算出し、算出した前記別の倍率値を、前記タイマ停止用倍率設定レジスタへ書き込む算出手段とを備えるとしてもよい。
【００１０】
この構成によると、タイマ装置は、基準コンペアレジスタに記憶されている基準値を変更することにより、タイマ停止用倍率設定レジスタに記憶されている倍率値を変更することができる。これにより、タイマ装置は、ソフトウェアの処理負荷を増大させることなく、複数のタイマ設定を容易に変更できる。
ここで、前記算出手段は、前記タイマ停止用倍率設定レジスタを除く残りの倍率設定レジスタに記憶されている各倍率値の合計を、倍率合計値とし、Ｚ＝（（前記基準値×（前記タイマ停止用倍率設定レジスタに記憶されている倍率値＋前記倍率合計値））／前記別の基準値）−前記倍率合計値により、前記別の倍率値Ｚを算出するとしてもよい。
【００１１】
この構成によると、タイマ装置は、タイマ動作の周期を一定に保ったまま、タイマ幅を変更することができる。
【発明を実施するための最良の形態】
【００１２】
１．第１の実施の形態
本発明に係る第１の実施の形態としてのタイマ装置１について説明する。
１．１  構成
タイマ装置１は、図１に示すように、基準コンペアレジスタ１００、基準コンペアロードレジスタ１０１、倍率設定レジスタ１０２、倍率設定レジスタ１０２ａ、倍率設定レジスタ１０２ｂ、・・・、倍率設定レジスタ１０２ｎ、倍率設定ロードレジスタ１０３、倍率設定ロードレジスタ１０３ａ、倍率設定ロードレジスタ１０３ｂ、・・・、倍率設定ロードレジスタ１０３ｎ、タイマ停止用倍率設定レジスタ１０４、タイマ停止用倍率設定ロードレジスタ１０５、基準カウンタ１０６、タイマ制御回路１０７、倍率設定レジスタ選択部１０８、タイマカウンタ１０９、書込部１１０、基準コンペア値計算回路１１１、割込生成部１１２及びパルス生成部１１３から構成されている。
【００１３】
（１）基準コンペアレジスタ１００
基準コンペアレジスタ１００は、書込部１１０及び基準コンペア値計算回路１１１にて書き込まれる値が設定されるレジスタである。
基準コンペアレジスタ１００は、タイマ動作の開始前に、書込部１１０にて値が書き込まれると、その値を、基準コンペアロードレジスタ１０１へ格納する。
【００１４】
（２）基準コンペアロードレジスタ１０１
基準コンペアロードレジスタ１０１は、タイマ動作の基準となる基準コンペア値が設定されるレジスタである。この基準コンペア値に基づいて、タイマ装置１は、タイマ動作の基準となる基準カウンタを動作させることができる。
基準コンペアロードレジスタ１０１は、タイマ動作による一連の動作が終了した場合に割込生成部１１２にて生成されるロード信号により、基準コンペアレジスタ１００に格納されている値を、基準コンペア値としてロードする。
【００１５】
（３）倍率設定レジスタ１０２
倍率設定レジスタ１０２は、書込部１１０にて書き込まれる値が設定されるレジスタである。
倍率設定レジスタ１０２は、タイマ動作の開始前に、書込部１１０にて値が書き込まれると、その値を、倍率設定ロードレジスタ１０３へ格納する。
【００１６】
また、倍率設定レジスタ１０２ａ、倍率設定レジスタ１０２ｂ、・・・、倍率設定レジスタ１０２ｎは、倍率設定レジスタ１０２と同様であるため、ここでの説明は省略する。
なお、以降の説明において、倍率設定レジスタ１０２、倍率設定レジスタ１０２ａ、倍率設定レジスタ１０２ｂ、・・・、倍率設定レジスタ１０２ｎを区別する必要がない場合には、単に、倍率設定レジスタという。
【００１７】
（４）倍率設定ロードレジスタ１０３
倍率設定ロードレジスタ１０３は、基準コンペアロードレジスタ１０１に設定されている基準コンペア値Ｘ０に基づく基準カウンタに対する倍率値Ｙ０が設定されるレジスタである。これにより、タイマ装置１は、タイマカウントのタイマ動作の基準カウントに対する倍率値を設定できる。
【００１８】
倍率設定ロードレジスタ１０３は、割込生成部１１２にて生成されるロード信号により、倍率設定レジスタ１０２に格納されている値を、倍率値Ｙ０としてロードする。
また、倍率設定ロードレジスタ１０３ａ、倍率設定ロードレジスタ１０３ｂ、・・・、倍率設定ロードレジスタ１０３ｎは、倍率設定ロードレジスタ１０３と同様であるため、ここでの説明は省略する。なお、ここでは、倍率設定ロードレジスタ１０３ａ、倍率設定ロードレジスタ１０３ｂ、・・・、倍率設定ロードレジスタ１０３ｎのそれぞれに設定されている値を、Ｙ１、Ｙ２、・・・、Ｙｎとする。ここで、倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎのそれぞれは、異なる整数である。
【００１９】
なお、以降の説明において、倍率設定ロードレジスタ１０３、倍率設定ロードレジスタ１０３ａ、倍率設定ロードレジスタ１０３ｂ、・・・、倍率設定ロードレジスタ１０３ｎを区別する必要がない場合には、単に、倍率設定ロードレジスタという。
（５）タイマ停止用倍率設定レジスタ１０４
タイマ停止用倍率設定レジスタ１０４は、書込部１１０にて書き込まれる値が設定されるレジスタである。
【００２０】
タイマ停止用倍率設定レジスタ１０４は、タイマ動作の開始前に、書込部１１０にて値が書き込まれると、その値を、タイマ停止用倍率設定ロードレジスタ１０５へ格納する。
（６）タイマ停止用倍率設定ロードレジスタ１０５
タイマ停止用倍率設定ロードレジスタ１０５は、基準コンペアロードレジスタ１０１にて設定された基準コンペア値で動作する基準カウンタに対するタイマ停止期間の倍率値が設定されるレジスタである。このレジスタを設定することにより、タイマカウントのタイマ動作の基準カウントに対するタイマ停止期間の倍率値を設定できる。ここで、タイマ停止期間の倍率値は、整数である。
【００２１】
タイマ停止用倍率設定ロードレジスタ１０５は、割込生成部１１２にて生成されるロード信号により、タイマ停止用倍率設定レジスタ１０４に格納されている値を、タイマ停止期間の倍率値としてロードする。
なお、以降、タイマ停止用倍率設定ロードレジスタ１０５に格納されているタイマ停止期間の倍率値をＺ０と称して、説明をする。
【００２２】
（７）基準カウンタ１０６
基準カウンタ１０６は、タイマカウンタを有しており、基準コンペアロードレジスタ１０１に設定されている基準コンペア値に基づき、基準パルス信号の生成及び出力を行う。ここで、タイマカウンタの初期値は１とする。ここで、基準パルス信号は、ハイレベルとローレベルとの２値からなる信号である。
【００２３】
基準カウンタ１０６は、タイマカウンタによりカウントを行い、カウントされた値（以下、カウント値）と、基準コンペア値とが一致するかどうかを判定する。
一致すると判定する場合には、基準カウンタ１０６は、出力する信号をハイレベルとする基準パルス信号を生成し、生成した基準パルス信号をタイマカウンタ１０９へ出力する。基準カウンタ１０６は、タイマカウンタの値を初期値１に戻す。
【００２４】
一致しないと判断する場合には、出力する信号をローレベルとする基準パルス信号を生成し、生成した基準パルス信号をタイマカウンタ１０９へ出力する。基準カウンタ１０６は、カウントを続ける。
（８）タイマ制御回路１０７
タイマ制御回路１０７は、倍率設定ロードレジスタ１０３、１０３ａ、１０３ｂ、・・・、１０３ｎ、及びタイマ停止用倍率設定ロードレジスタ１０５のそれぞれに設定されている倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎ、及びＺ０のうちどの倍率値を選択するかを制御する回路である。
【００２５】
タイマ制御回路１０７は、１回のタイマ動作（タイマ動作開始からタイマ割込が発生するまでの期間）にて、倍率設定ロードレジスタ１０３、倍率設定ロードレジスタ１０３ａ、倍率設定ロードレジスタ１０３ｂ、・・・、倍率設定ロードレジスタ１０３ｎ、及びタイマ停止用倍率設定ロードレジスタ１０５のうち選択する１以上のレジスタと、選択順序とを予め記憶している。
【００２６】
タイマ制御回路１０７は、予め記憶している選択順序に基づいて、選択すべきレジスタを決定し、決定したレジスタを示す選択信号を倍率設定レジスタ選択部１０８に出力する。
タイマ制御回路１０７は、倍率設定レジスタ選択部１０８へ出力した選択信号に基づくパルス出力許可信号を生成し、生成したパルス出力許可信号をパルス生成部１１３へ出力する。ここで、パルス出力許可信号は、ハイレベルとローレベルとの２値からなる信号であり、タイマ制御回路１０７にてタイマ停止用倍率設定ロードレジスタ１０５が選択されている間は、パルス出力許可信号はローレベルとなり、倍率設定レジスタが選択されている間は、パルス出力許可信号はハイレベルとなる。
【００２７】
タイマ制御回路１０７は、１回のタイマ動作が終了すると、１回のタイマ動作が終了したことを示すタイマ周期終了信号を割込生成部１１２へ出力する。
（９）倍率設定レジスタ選択部１０８
倍率設定レジスタ選択部１０８は、タイマ制御回路１０７から選択信号を受け取ると、受け取った選択信号にて示されるレジスタに設定されている倍率値を読み出す。
【００２８】
（１０）タイマカウンタ１０９
タイマカウンタ１０９は、基準カウンタ１０６で生成された基準パルス信号を用いて、倍率設定レジスタ選択部１０８にて選択されたレジスタで設定された倍率値によって動作するタイマカウンタである。なお、タイマカウンタ１０９の初期値は、１である。
タイマカウンタ１０９は、基準カウンタ１０６から基準パルス信号を受け取る。
【００２９】
タイマカウンタ１０９は、受け取った基準パルス信号に基づくカウントを行い、カウントした値と、倍率設定レジスタ選択部１０８にて選択された倍率値とが一致するか否かを判定する。ここで、基準パルス信号に基づくカウントとは、受け取った基準パルス信号の波形でハイレベルの数をカウントすることである。
一致すると判定する場合には、タイマカウンタ１０９は、基準パルス信号がハイレベルとなった回数が選択された倍率値に達したことを示す一致信号を割込生成部１１２及びパルス生成部１１３へ出力する。タイマカウンタ１０９は、カウンタ値を初期値１に戻す。一致しないと判断する場合には、タイマカウンタ１０９は、カウントを継続する。
【００３０】
（１１）割込生成部１１２
割込生成部１１２は、タイマカウンタ１０９から一致信号を受け取る。
割込生成部１１２は、タイマ制御回路１０７からタイマ周期終了信号を受け取る。
割込生成部１１２は、タイマカウンタ１０９から一致信号を受け取り、且つタイマ制御回路１０７からタイマ周期終了信号を受け取ると、割込信号（例えば、タイマ割込の信号）を外部の割込回路へ出力し、ロード信号を基準コンペアロードレジスタ１０１、倍率設定ロードレジスタ１０３、１０３ａ、１０３ｂ、・・・、１０３ｎ、及びタイマ停止用倍率設定ロードレジスタ１０５へ出力する。
【００３１】
（１２）パルス生成部１１３
パルス生成部１１３は、外部装置へタイマ出力を行うパルス信号を生成し、生成したパルス信号（以下、「タイマパルス信号」という。）を前記外部装置へ出力する。
パルス生成部１１３は、タイマカウンタ１０９から一致信号を受け取る。
パルス生成部１１３は、タイマ制御回路１０７からパルス出力許可信号を受け取る。
【００３２】
パルス生成部１１３は、タイマ制御回路１０７から受け取ったパルス出力許可信号がハイレベルである場合に、タイマカウンタ１０９から一致信号を受け取ると、外部装置へ出力する信号をハイレベルとするタイマパルス信号を生成し、生成したタイマパルス信号を外部装置へ出力する。
パルス生成部１１３は、タイマ制御回路１０７から受け取ったパルス出力許可信号がローレベルである場合に、タイマカウンタ１０９から一致信号を受け取ると、外部装置へ出力する信号をローレベルとするタイマパルス信号を生成し、生成したタイマパルス信号を外部装置へ出力する。
【００３３】
パルス生成部１１３は、タイマカウンタ１０９から一致信号を受け取らない期間は、外部装置へ出力する信号をローレベルとするタイマパルス信号を生成し、生成したタイマパルス信号を外部装置へ出力する。
（１３）書込部１１０
書込部１１０は、タイマ動作開始前に、基準コンペアレジスタ１００に設定する値Ｘと、各倍率設定レジスタに設定する倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎと、タイマ停止用倍率設定レジスタ１０４に設定する値Ｚとを受け取る。
【００３４】
書込部１１０は、受け取った値Ｘを、基準コンペアレジスタ１００へ書き込む。
書込部１１０は、受け取った倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎのそれぞれを、倍率設定レジスタ１０２、１０２ａ、１０２ｂ、・・・、１０２ｎへ書き込む。
書込部１１０は、受け取った値Ｚを、タイマ停止用倍率設定レジスタ１０４へ書き込む。
【００３５】
また、書込部１１０は、タイマ動作中に、タイマ停止用倍率設定レジスタ１０４に設定する値を受け取ると、受け取った値をタイマ停止用倍率設定レジスタ１０４へ書き込む。
（１４）基準コンペア値計算回路１１１
基準コンペア値計算回路１１１は、書込部１１０によるタイマ停止用倍率設定レジスタ１０４への書き込みを監視している。
【００３６】
基準コンペア値計算回路１１１は、書込部１１０によるタイマ停止用倍率設定レジスタ１０４への書き込みが行われたことを検知すると、基準コンペアロードレジスタ１０１、各倍率設定ロードレジスタ、及びタイマ停止用倍率設定レジスタ１０４とタイマ停止用倍率設定ロードレジスタ１０５とから、それぞれ値Ｘ０、Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎ、Ｚ０、Ｚ１を読み出す。ここで、値Ｘ０は、基準コンペアロードレジスタ１０１の基準コンペアリロードレジスタに格納されている値であり、値Ｚ０は、タイマ停止用倍率設定ロードレジスタ１０５に格納されている値であり、値Ｚ１は、タイマ停止用倍率設定レジスタ１０４に格納されている値である。
【００３７】
基準コンペア値計算回路１１１は、読み出した各値を用いた等式“Ｘ０（Ｚ０＋Ｙ０＋Ｙ１＋・・・＋Ｙｎ）＝Ｘ１（Ｚ１＋Ｙ０＋Ｙ１＋・・・＋Ｙｎ）”に基づいて、値Ｘ１を算出する。
基準コンペア値計算回路１１１は、算出した値Ｘ１を、基準コンペアレジスタ１００へ書き込む。
【００３８】
１．２  動作
ここでは、タイマ装置１の動作について、具体的な値を用いて説明する。
タイマ装置１は、予め、基準コンペアロードレジスタ１０１に基準コンペア値「４」を格納し、倍率設定ロードレジスタ１０３及び１０３ａに、それぞれ倍率値「２」、「３」を格納し、タイマ停止用倍率設定ロードレジスタ１０５に、タイマ停止期間の倍率値「１」を格納しているものとする。
【００３９】
また、タイマ制御回路１０７は、ロードレジスタの選択順序を、タイマ停止用倍率設定ロードレジスタ１０５、倍率設定ロードレジスタ１０３、１０３ａとするよう予め記憶している。
以下、図２にて示すタイミングチャートを用いて、タイマ装置１の動作について説明する。
【００４０】
タイマ動作が開始されると、タイマ制御回路１０７は、選択対象をタイマ停止用倍率設定ロードレジスタ１０５とする選択信号を、倍率設定レジスタ選択部１０８へ出力する。倍率設定レジスタ選択部１０８は、タイマ停止用倍率設定ロードレジスタ１０５に格納されている値「１」を読み出す（Ｔ５）。また、タイマ停止用倍率設定ロードレジスタ１０５が選択されるので、タイマ制御回路１０７は、パルス出力許可信号をローレベルとしてパルス生成部１１３へ出力する（Ｔ１０）。
【００４１】
基準カウンタ１０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する（Ｔ１５）。
Ｔ１５の時点で、タイマカウンタ１０９によるカウント値「１」と、倍率設定レジスタ選択部１０８が選択した値「１」とが一致するので、タイマカウンタ１０９は、一致信号を割込生成部１１２及びパルス生成部１１３へ出力する。このとき、割込生成部１１２は、タイマ制御回路１０７からタイマ周期終了信号を受け取っていないので、割込信号は出力しない。また、パルス生成部１１３は、パルス出力信号がローレベルであるため、外部装置へ出力するタイマパルス信号はローレベルとなる。
【００４２】
次に、タイマ制御回路１０７は、選択対象を倍率設定ロードレジスタ１０３とする選択信号を、倍率設定レジスタ選択部１０８へ出力する。倍率設定レジスタ選択部１０８は、倍率設定ロードレジスタ１０３に格納されている値「２」を読み出す（Ｔ２０）。また、倍率設定ロードレジスタ１０３が選択されるので、タイマ制御回路１０７は、パルス出力許可信号をハイレベルとしてパルス生成部１１３へ出力する（Ｔ２５）。
【００４３】
基準カウンタ１０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する（Ｔ３０）。
Ｔ３０の時点で、タイマカウンタ１０９によるカウント値「１」と、倍率設定レジスタ選択部１０８が選択した値「２」とは一致しないので、タイマカウンタ１０９は、カウントを続ける。Ｔ３５の時点で、タイマカウンタ１０９によるカウント値「２」と、倍率設定レジスタ選択部１０８が選択した値「２」とは一致するので、タイマカウンタ１０９は、一致信号を割込生成部１１２及びパルス生成部１１３へ出力する。このとき、割込生成部１１２は、タイマ制御回路１０７からタイマ周期終了信号を受け取っていないので、割込信号は出力しない。また、パルス生成部１１３は、パルス出力信号がハイレベルであるため、外部装置へ出力するタイマパルス信号はハイレベルとなる（Ｔ４０）。
【００４４】
次に、タイマ制御回路１０７は、選択対象を倍率設定ロードレジスタ１０３ａとする選択信号を、倍率設定レジスタ選択部１０８へ出力する。倍率設定レジスタ選択部１０８は、倍率設定ロードレジスタ１０３ａに格納されている値「３」を読み出す（Ｔ４５）。また、倍率設定ロードレジスタ１０３ａが選択されるので、タイマ制御回路１０７は、パルス出力許可信号をハイレベルとしてパルス生成部１１３へ出力する。
【００４５】
基準カウンタ１０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する。
タイマカウンタ１０９は、カウントしたカウント値と、倍率設定レジスタ選択部１０８が選択した値「３」とが一致するまで、基準パルス信号に基づくカウントを行う。
【００４６】
タイマカウンタ１０９は、カウントしたカウント値と、倍率設定レジスタ選択部１０８が選択した値「３」とが一致すると、一致信号を割込生成部１１２及びパルス生成部１１３へ出力する。このとき、タイマ制御回路１０７は、タイマ周期終了信号を、割込生成部１１２へ出力する（Ｔ５０）。割込生成部１１２は、タイマカウンタ１０９から一致信号を受け取り、且つタイマ制御回路１０７からタイマ周期終了信号を受け取るので、割込信号を割込回路へ出力する（Ｔ５５）。また、パルス生成部１１３は、パルス出力信号がハイレベルであるため、外部装置へ出力するタイマパルス信号はハイレベルとなる（Ｔ６０）。
【００４７】
ここで、タイマ開始からＴ６０までの間に、書込部１１０が、タイマ停止用倍率設定レジスタ１０４に新たな値「３」を書き込むと、基準コンペア値計算回路１１１は、等式“Ｘ０（Ｚ０＋Ｙ０＋Ｙ１）＝Ｘ１（Ｚ１＋Ｙ０＋Ｙ１）”を用いて、新たな基準コンペア値Ｘ１として値「３」を算出する。基準コンペア値計算回路１１１は、算出した値「３」を基準コンペアレジスタ１００へ格納する。ここで、値Ｘ０は、４であり、値Ｙ０、Ｙ１はそれぞれ、２、３であり、値Ｚ０、Ｚ１はそれぞれ、１、３である。
【００４８】
割込生成部１１２は、タイマカウンタ１０９から一致信号を受け取り、且つタイマ制御回路１０７からタイマ周期終了信号を受け取るので、さらに、ロード信号を、基準コンペアロードレジスタ１０１、倍率設定ロードレジスタ１０３、１０３ａ、１０３ｂ、・・・、１０３ｎ、及びタイマ停止用倍率設定ロードレジスタ１０５へ出力する。
基準コンペアロードレジスタ１０１、倍率設定ロードレジスタ１０３、１０３ａ、１０３ｂ、・・・、１０３ｎ、及びタイマ停止用倍率設定ロードレジスタ１０５は、基準コンペアレジスタ１００、倍率設定ロードレジスタ１０３、１０３ａ、１０３ｂ、・・・、１０３ｎ、及びタイマ停止用倍率設定ロードレジスタ１０５のそれぞれから格納されている値をロードする。
【００４９】
タイマ装置１は、ロードした各値、及び選択順序に基づいて、タイマカウントを行う。
つまり、タイマ装置１は、基準コンペア値「３」と、倍率設定ロードレジスタ１０３及び１０３ａのそれぞれ倍率値「２」、「３」と、タイマ停止用倍率設定ロードレジスタ１０５の倍率値「３」とを用いて、タイマ制御回路１０７にて記憶しているロードレジスタの選択順序に基づいて、タイマ動作を行う。
【００５０】
１．３  変形例
なお、本発明を上記の第１の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下の場合も本発明に含まれる。
（１）上記第１の実施の形態において、タイマ装置１は、基準コンペアレジスタ１００と基準コンペアロードレジスタ１０１とを有するとしたが、これに限定されない。
【００５１】
タイマ装置１は、基準コンペアレジスタ１００のみを有してもよい。
この場合、タイマ装置１は、１回のタイマ動作中に、基準コンペア値の変更を受け付けることになり、受け付け後、つまり、１回のタイマ動作の途中から、変更された基準コンペア値に基づく基準パルス信号を生成してもよい。
または、基準カウンタ１０６は、タイマ動作時、及びタイマ割込発生時に、基準コンペアレジスタ１００に記憶されている基準コンペア値をロードするようにしてもよい。これにより、タイマ装置１は、１回のタイマ動作が終了する度に、ロードした基準コンペア値に基づく基準パルス信号を生成することができる。
【００５２】
また、タイマ装置１は、倍率設定ロードレジスタを構成要素から外して、倍率設定レジスタ１０２、１０２ａ、１０２ｂ、・・・、１０２ｎのみを有してもよい。
また、タイマ装置１は、タイマ停止用倍率設定ロードレジスタ１０５を構成要素から外して、タイマ停止用倍率設定レジスタ１０４のみを有してもよい。
（２）上記第１の実施の形態において、タイマ装置１は、基準コンペアレジスタ１００と基準コンペアロードレジスタ１０１とを個別に有するとしたが、これに限定されない。
【００５３】
タイマ装置１は、基準コンペアレジスタ１００と基準コンペアロードレジスタ１０１とを１つのしたレジスタを有してもよい。
また、タイマ装置１は、倍率設定レジスタと倍率設定ロードレジスタとを１つのしたレジスタを有してもよい。
また、タイマ装置１は、タイマ停止用倍率設定レジスタとタイマ停止用倍率設定ロードレジスタとを１つのしたレジスタを有してもよい。
【００５４】
（３）上記第１の実施の形態において、各ロードレジスタは、タイマ動作の１周期が終了するごとに、各レジスタに格納されている値をロードしたが、これに限定されない。
各ロードレジスタは、ロード信号を受け取る度に、対応するレジスタに格納された値と、自ロードレジスタに格納している値とを比較し、一致しない場合に、対応するレジスタに格納されている値をロードしてもよい。
【００５５】
（４）基準カウンタ１０６は、カウンタ値と基準コンペア値とが一致する場合に、出力するパルス信号をハイレベルとし、一致しない場合に、出力するパルス信号をローレベルとしたが、これに限定されない。一致する場合に、基準カウンタ１０６は、出力するパルス信号をローレベルとし、一致しない場合に、出力するパルス信号をハイレベルとしてもよい。
【００５６】
また、タイマ制御回路１０７にて生成されるパルス出力許可信号は、タイマ制御回路１０７にてタイマ停止用倍率設定ロードレジスタ１０５が選択されている間は、ローレベルとなり、倍率設定レジスタが選択されている間は、ハイレベルとなるとしたが、これに限定されない。パルス出力許可信号は、タイマ停止用倍率設定ロードレジスタ１０５が選択されている間は、ハイレベルとなり、倍率設定レジスタが選択されている間は、ローレベルとなるとしてもよい。
【００５７】
（５）タイマ装置１は、表示管の輝度設定に使用してもよい。
この場合、タイマ装置１は、表示管のＩＣ内部の論理でラッチすることにより、表示管の輝度設定を行うことができる。
（６）上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。
１．４  まとめ
上記第１の実施の形態にて示すように、タイマ装置１は、複数ある倍率設定レジスタをタイマ動作中に変更せず、基準コンペアレジスタのみ変更することによって、タイマカウントが変更されるため、カウンタにリロードするカウント設定値を算出し、レジスタ値を変更するためのソフトウェア処理が不要となり、マイクロコンピュータの主たるプログラムの処理を軽減することが可能となる。
【００５８】
２．第２の実施の形態
本発明に係る第２の実施の形態としてのタイマ装置２について説明する。
２．１  構成
タイマ装置２は、図３に示すように、基準コンペアレジスタ２００、基準コンペアロードレジスタ２０１、倍率設定レジスタ２０２、倍率設定レジスタ２０２ａ、倍率設定レジスタ２０２ｂ、・・・、倍率設定レジスタ２０２ｎ、倍率設定ロードレジスタ２０３、倍率設定ロードレジスタ２０３ａ、倍率設定ロードレジスタ２０３ｂ、・・・、倍率設定ロードレジスタ２０３ｎ、タイマ停止用倍率設定レジスタ２０４、タイマ停止用倍率設定ロードレジスタ２０５、基準カウンタ２０６、タイマ制御回路２０７、倍率設定レジスタ選択部２０８、タイマカウンタ２０９、書込部２１０、割込生成部２１２、パルス生成部２１３、及びタイマ停止用倍率設定値計算回路２１５から構成されている。
【００５９】
（１）基準コンペアレジスタ２００
基準コンペアレジスタ２００は、書込部２１０にて書き込まれる値が設定されるレジスタである。
基準コンペアレジスタ２００は、タイマ動作の開始前に、書込部２１０にて値が書き込まれると、その値を、基準コンペアロードレジスタ２０１へ格納する。
【００６０】
（２）基準コンペアロードレジスタ２０１
基準コンペアロードレジスタ２０１は、タイマ動作の基準となる基準コンペア値が設定されるレジスタである。この基準コンペア値に基づいて、タイマ装置２は、タイマ動作の基準となる基準カウンタを動作させることができる。
基準コンペアロードレジスタ２０１は、タイマ動作による一連の動作が終了した場合に割込生成部２１２にて生成されるロード信号により、基準コンペアレジスタ２００に格納されている値を、基準コンペア値としてロードする。
【００６１】
（３）倍率設定レジスタ２０２
倍率設定レジスタ２０２は、第１の実施の形態にて示す倍率設定レジスタ１０２と同様であるため、ここでの説明は省略する。
また、倍率設定レジスタ２０２ａ、倍率設定レジスタ２０２ｂ、・・・、倍率設定レジスタ２０２ｎは、倍率設定レジスタ２０２と同様であるため、ここでの説明は省略する。
【００６２】
なお、以降の説明において、倍率設定レジスタ２０２、倍率設定レジスタ２０２ａ、倍率設定レジスタ２０２ｂ、・・・、倍率設定レジスタ２０２ｎを区別する必要がない場合には、単に、倍率設定レジスタという。
（４）倍率設定ロードレジスタ２０３
倍率設定ロードレジスタ２０３は、第１の実施の形態にて示す倍率設定ロードレジスタ１０３と同様であるため、ここでの説明は省略する。これにより、タイマ装置２は、タイマカウントのタイマ動作の基準カウントに対する倍率値を設定できる。
【００６３】
また、倍率設定ロードレジスタ２０３ａ、倍率設定ロードレジスタ２０３ｂ、・・・、倍率設定ロードレジスタ２０３ｎは、倍率設定ロードレジスタ２０３と同様であるため、ここでの説明は省略する。なお、ここでは、倍率設定ロードレジスタ２０３、倍率設定ロードレジスタ２０３ａ、倍率設定ロードレジスタ２０３ｂ、・・・、倍率設定ロードレジスタ２０３ｎのそれぞれに設定されている値を、Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎとする。ここで、倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎのそれぞれは、異なる整数である。
【００６４】
なお、以降の説明において、倍率設定ロードレジスタ２０３、倍率設定ロードレジスタ２０３ａ、倍率設定ロードレジスタ２０３ｂ、・・・、倍率設定ロードレジスタ２０３ｎを区別する必要がない場合には、単に、倍率設定ロードレジスタという。
（５）タイマ停止用倍率設定レジスタ２０４
タイマ停止用倍率設定レジスタ２０４は、書込部２１０及びタイマ停止用倍率設定値計算回路２１５にて書き込まれる値が設定されるレジスタである。
【００６５】
タイマ停止用倍率設定レジスタ２０４は、タイマ動作の開始前に、書込部２１０にて値が書き込まれると、その値を、タイマ停止用倍率設定ロードレジスタ２０５へ格納する。
（６）タイマ停止用倍率設定ロードレジスタ２０５
タイマ停止用倍率設定ロードレジスタ２０５は、基準コンペアロードレジスタ２０１にて設定された基準コンペア値で動作する基準カウンタに対するタイマ停止期間の倍率値が設定されるレジスタである。このレジスタを設定することにより、タイマカウントのタイマ動作の基準カウントに対するタイマ停止期間の倍率値を設定できる。ここで、タイマ停止期間の倍率値は、整数である。
【００６６】
タイマ停止用倍率設定ロードレジスタ２０５は、割込生成部２１２にて生成されるロード信号により、タイマ停止用倍率設定レジスタ２０４に格納されている値を、タイマ停止期間の倍率値としてロードする。
なお、以降、タイマ停止用倍率設定ロードレジスタ２０５に格納されているタイマ停止期間の倍率値をＺ０と称して、説明をする。
【００６７】
（７）基準カウンタ２０６
基準カウンタ２０６は、第１の実施の形態にて示す基準カウンタ１０６と同様の動作を行うので、ここでの説明は省略する。
（８）タイマ制御回路２０７
タイマ制御回路２０７は、第１の実施の形態にて示すタイマ制御回路１０７と同様の動作を行うので、ここでの説明は省略する。
【００６８】
（９）倍率設定レジスタ選択部２０８
倍率設定レジスタ選択部２０８は、第１の実施の形態にて示す倍率設定レジスタ選択部１０８と同様の動作を行うので、ここでの説明は省略する。
（１０）タイマカウンタ２０９
タイマカウンタ２０９は、第１の実施の形態にて示すタイマカウンタ１０９と同様の動作を行うので、ここでの説明は省略する。
【００６９】
（１１）割込生成部２１２
割込生成部２１２は、第１の実施の形態にて示す割込生成部１１２と同様の動作を行うので、ここでの説明は省略する。
（１２）パルス生成部２１３
パルス生成部２１３は、第１の実施の形態にて示すパルス生成部１１３と同様の動作を行うので、ここでの説明は省略する。
【００７０】
（１３）書込部２１０
書込部２１０は、タイマ動作開始前に、基準コンペアレジスタ２００に設定する値Ｘと、各倍率設定レジスタに設定する倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎと、タイマ停止用倍率設定レジスタ２０４に設定する値Ｚとを受け取る。
書込部２１０は、受け取った値Ｘを、基準コンペアレジスタ２００へ書き込む。
【００７１】
書込部２１０は、受け取った倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎのそれぞれを、倍率設定レジスタ２０２、２０２ａ、２０２ｂ、・・・、２０２ｎへ書き込む。
書込部２１０は、受け取った値Ｚを、タイマ停止用倍率設定レジスタ２０４へ書き込む。
また、書込部２１０は、タイマ動作中に、基準コンペアレジスタ２００に設定する値を受け取ると、受け取った値を基準コンペアレジスタ２００へ書き込む。
【００７２】
（１４）タイマ停止用倍率設定値計算回路２１５
タイマ停止用倍率設定値計算回路２１５は、書込部２１０による基準コンペアレジスタ２００への書き込みを監視している。
タイマ停止用倍率設定値計算回路２１５は、書込部２１０による基準コンペアレジスタ２００への書き込みが行われたことを検知すると、基準コンペアレジスタ２００、基準コンペアロードレジスタ２０１、各倍率設定ロードレジスタ、及びタイマ停止用倍率設定ロードレジスタ２０５とから、それぞれ値Ｘ１、Ｘ０、Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎ、Ｚ０を読み出す。ここで、値Ｘ０は、基準コンペアロードレジスタ２０１に格納されている値であり、値Ｘ１は、基準コンペアレジスタ２００に格納されている値であり、値Ｚ０は、タイマ停止用倍率設定ロードレジスタ２０５に格納されている値である。
【００７３】
タイマ停止用倍率設定値計算回路２１５は、読み出した各値を用いた等式“Ｘ０（Ｚ０＋Ｙ０＋Ｙ１＋・・・＋Ｙｎ）＝Ｘ１（Ｚ１＋Ｙ０＋Ｙ１＋・・・＋Ｙｎ）”に基づいて、値Ｚ１を算出する。
タイマ停止用倍率設定値計算回路２１５は、算出した値Ｚ１を、タイマ停止用倍率設定レジスタ２０４へ書き込む。
【００７４】
２．２  動作
ここでは、タイマ装置２の動作について、具体的な値を用いて説明する。
タイマ装置２は、予め、基準コンペアロードレジスタ２０１に基準コンペア値「４」を格納し、倍率設定ロードレジスタ２０３及び２０３ａに、それぞれ倍率値「２」、「３」を格納し、タイマ停止用倍率設定ロードレジスタ２０５に、タイマ停止期間の倍率値「１」を格納しているものとする。
【００７５】
また、タイマ制御回路２０７は、ロードレジスタの選択順序を、タイマ停止用倍率設定ロードレジスタ２０５、倍率設定ロードレジスタ２０３、２０３ａとするよう予め記憶している。
以下、図４にて示すタイミングチャートを用いて、タイマ装置２の動作について説明する。
【００７６】
タイマ動作が開始されると、タイマ制御回路２０７は、選択対象をタイマ停止用倍率設定ロードレジスタ２０５とする選択信号を、倍率設定レジスタ選択部２０８へ出力する。倍率設定レジスタ選択部２０８は、タイマ停止用倍率設定ロードレジスタ２０５に格納されている値「１」を読み出す（Ｔ１００）。また、タイマ停止用倍率設定ロードレジスタ２０５が選択されるので、タイマ制御回路２０７は、パルス出力許可信号をローレベルとしてパルス生成部２１３へ出力する（Ｔ１０５）。
【００７７】
基準カウンタ２０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する（Ｔ１１０）。
Ｔ１１０の時点で、タイマカウンタ２０９によるカウント値「１」と、倍率設定レジスタ選択部２０８が選択した値「１」とが一致するので、タイマカウンタ２０９は、一致信号を割込生成部２１２及びパルス生成部２１３へ出力する。このとき、割込生成部２１２は、タイマ制御回路２０７からタイマ周期終了信号を受け取っていないので、割込信号は出力しない。また、パルス生成部２１３は、パルス出力信号がローレベルであるため、外部装置へ出力するタイマパルス信号はローレベルとなる。
【００７８】
次に、タイマ制御回路２０７は、選択対象を倍率設定ロードレジスタ２０３とする選択信号を、倍率設定レジスタ選択部２０８へ出力する。倍率設定レジスタ選択部２０８は、倍率設定ロードレジスタ２０３に格納されている値「２」を読み出す（Ｔ１１５）。また、倍率設定ロードレジスタ２０３が選択されるので、タイマ制御回路２０７は、パルス出力許可信号をハイレベルとしてパルス生成部２１３へ出力する（Ｔ１２０）。
【００７９】
基準カウンタ２０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する（Ｔ１２５）。
Ｔ１２５の時点で、タイマカウンタ２０９によるカウント値「１」と、倍率設定レジスタ選択部２０８が選択した値「２」とは一致しないので、タイマカウンタ２０９は、カウントを続ける。Ｔ１３０の時点で、タイマカウンタ２０９によるカウント値「２」と、倍率設定レジスタ選択部２０８が選択した値「２」とは一致するので、タイマカウンタ２０９は、一致信号を割込生成部２１２及びパルス生成部２１３へ出力する。このとき、割込生成部２１２は、タイマ制御回路２０７からタイマ周期終了信号を受け取っていないので、割込信号は出力しない。また、パルス生成部２１３は、パルス出力信号がハイレベルであるため、外部装置へ出力するタイマパルス信号はハイレベルとなる（Ｔ１３５）。
【００８０】
次に、タイマ制御回路２０７は、選択対象を倍率設定ロードレジスタ２０３ａとする選択信号を、倍率設定レジスタ選択部２０８へ出力する。倍率設定レジスタ選択部２０８は、倍率設定ロードレジスタ２０３ａに格納されている値「３」を読み出す（Ｔ１４０）。また、倍率設定ロードレジスタ２０３ａが選択されるので、タイマ制御回路２０７は、パルス出力許可信号をハイレベルとしてパルス生成部２１３へ出力する。
【００８１】
基準カウンタ２０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する。
タイマカウンタ２０９は、カウントしたカウント値と、倍率設定レジスタ選択部２０８が選択した値「３」とが一致するまで、基準パルス信号に基づくカウントを行う。
【００８２】
タイマカウンタ２０９は、カウントしたカウント値と、倍率設定レジスタ選択部２０８が選択した値「３」とが一致すると、一致信号を割込生成部２１２及びパルス生成部２１３へ出力する。このとき、タイマ制御回路２０７は、タイマ周期終了信号を、割込生成部２１２へ出力する（Ｔ１４５）。割込生成部２１２は、タイマカウンタ２０９から一致信号を受け取り、且つタイマ制御回路２０７からタイマ周期終了信号を受け取るので、割込信号を割込回路へ出力する（Ｔ１５０）。また、パルス生成部２１３は、パルス出力信号がハイレベルであるため、外部装置へ出力するタイマパルス信号はハイレベルとなる（Ｔ１５５）。
【００８３】
ここで、タイマ開始からＴ１５５までの間に、書込部２１０が、基準コンペアレジスタ２００に新たな値「３」を書き込むと、タイマ停止用倍率設定値計算回路２１５は、等式“Ｘ０（Ｚ０＋Ｙ０＋Ｙ１）＝Ｘ１（Ｚ１＋Ｙ０＋Ｙ１）”を用いて、新たなタイマ停止期間の倍率値Ｚ１として値「３」を算出する。タイマ停止用倍率設定値計算回路２１５は、算出した値「３」をタイマ停止用倍率設定レジスタ２０４へ格納する。ここで、値Ｘ０、Ｘ１はそれぞれ、４、３であり、値Ｙ０、Ｙ１はそれぞれ、２、３であり、値Ｚ０は、１である。
【００８４】
割込生成部２１２は、タイマカウンタ２０９から一致信号を受け取り、且つタイマ制御回路２０７からタイマ周期終了信号を受け取るので、さらに、ロード信号を、基準コンペアロードレジスタ２０１、倍率設定ロードレジスタ２０３、２０３ａ、２０３ｂ、・・・、２０３ｎ、及びタイマ停止用倍率設定ロードレジスタ２０５へ出力する。
基準コンペアロードレジスタ２０１、倍率設定ロードレジスタ２０３、２０３ａ、２０３ｂ、・・・、２０３ｎ、及びタイマ停止用倍率設定ロードレジスタ２０５は、基準コンペアレジスタ２００、倍率設定ロードレジスタ２０３、２０３ａ、２０３ｂ、・・・、２０３ｎ、及びタイマ停止用倍率設定ロードレジスタ２０５のそれぞれから格納されている値をロードする。
【００８５】
タイマ装置２は、ロードした各値、及び選択順序に基づいて、タイマカウントを行う。
つまり、タイマ装置２は、基準コンペア値「３」と、倍率設定ロードレジスタ２０３及び２０３ａのそれぞれ倍率値「２」、「３」と、タイマ停止用倍率設定ロードレジスタ２０５の倍率値「３」とを用いて、タイマ制御回路２０７にて記憶しているロードレジスタの選択順序に基づいて、タイマ動作を行う。
【００８６】
２．３  変形例
なお、本発明を上記の第２の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下の場合も本発明に含まれる。
（１）上記第２の実施の形態において、タイマ装置２は、基準コンペアレジスタ２００と基準コンペアロードレジスタ２０１とを有するとしたが、これに限定されない。
【００８７】
タイマ装置２は、基準コンペアレジスタ２００のみを有してもよい。
この場合、タイマ装置２は、１回のタイマ動作中に、基準コンペア値の変更を受け付けることになり、受け付け後、つまり、１回のタイマ動作の途中から、変更された基準コンペア値に基づく基準パルス信号を生成してもよい。
または、基準カウンタ２０６は、タイマ動作時、及びタイマ割込発生時に、基準コンペアレジスタ２００に記憶されている基準コンペア値をロードするようにしてもよい。これにより、タイマ装置２は、１回のタイマ動作が終了する度に、ロードした基準コンペア値に基づく基準パルス信号を生成することができる。
【００８８】
また、タイマ装置２は、倍率設定ロードレジスタを構成要素から外して、倍率設定レジスタ２０２、２０２ａ、２０２ｂ、・・・、２０２ｎのみを有してもよい。
また、タイマ装置２は、タイマ停止用倍率設定ロードレジスタ２０５を構成要素から外して、タイマ停止用倍率設定レジスタ２０４のみを有してもよい。
（２）上記第２の実施の形態において、タイマ装置２は、基準コンペアレジスタ２００と基準コンペアロードレジスタ２０１とを個別に有するとしたが、これに限定されない。
【００８９】
タイマ装置２は、基準コンペアレジスタ２００と基準コンペアロードレジスタ２０１とを１つのしたレジスタを有してもよい。
また、タイマ装置２は、倍率設定レジスタと倍率設定ロードレジスタとを１つのしたレジスタを有してもよい。
また、タイマ装置２は、タイマ停止用倍率設定レジスタとタイマ停止用倍率設定ロードレジスタとを１つのしたレジスタを有してもよい。
【００９０】
（３）上記第２の実施の形態において、各ロードレジスタは、タイマ動作の１周期が終了するごとに、各レジスタに格納されている値をロードしたが、これに限定されない。
各ロードレジスタは、ロード信号を受け取る度に、対応するレジスタに格納された値と、自ロードレジスタに格納している値とを比較し、一致しない場合に、対応するレジスタに格納されている値をロードしてもよい。
【００９１】
（４）基準カウンタ２０６は、カウンタ値と基準コンペア値とが一致する場合に、出力するパルス信号をハイレベルとし、一致しない場合に、出力するパルス信号をローレベルとしたが、これに限定されない。一致する場合に、基準カウンタ２０６は、出力するパルス信号をローレベルとし、一致しない場合に、出力するパルス信号をハイレベルとしてもよい。
【００９２】
また、タイマ制御回路２０７にて生成されるパルス出力許可信号は、タイマ制御回路２０７にてタイマ停止用倍率設定ロードレジスタ２０５が選択されている間は、ローレベルとなり、倍率設定レジスタが選択されている間は、ハイレベルとなるとしたが、これに限定されない。パルス出力許可信号は、タイマ停止用倍率設定ロードレジスタ２０５が選択されている間は、ハイレベルとなり、倍率設定レジスタが選択されている間は、ローレベルとなるとしてもよい。
【００９３】
（５）タイマ装置２は、表示管の輝度設定に使用してもよい。
この場合、タイマ装置２は、表示管のＩＣ内部の論理でラッチすることにより、表示管の輝度設定を行うことができる。
（６）上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。
２．４  まとめ
上記第２の実施の形態にて示すように、タイマ装置２は、複数ある倍率設定レジスタをタイマ動作中に変更せず、基準コンペアレジスタのみ変更することによって、タイマカウントが変更されるため、カウンタにリロードするカウント設定値を算出し、レジスタ値を変更するためのソフトウェア処理が不要となり、マイクロコンピュータの主たるプログラムの処理を軽減することが可能となる。
【００９４】
３．第３の実施の形態
本発明に係る第３の実施の形態としてのタイマ装置３について説明する。
３．１  構成
タイマ装置３は、図５に示すように、基準コンペアレジスタ３００、基準コンペアロードレジスタ３０１、倍率設定レジスタ３０２、倍率設定レジスタ３０２ａ、倍率設定レジスタ３０２ｂ、・・・、倍率設定レジスタ３０２ｎ、倍率設定ロードレジスタ３０３、倍率設定ロードレジスタ３０３ａ、倍率設定ロードレジスタ３０３ｂ、・・・、倍率設定ロードレジスタ３０３ｎ、タイマ停止用倍率設定レジスタ３０４、タイマ停止用倍率設定ロードレジスタ３０５、基準カウンタ３０６、タイマ制御回路３０７、倍率設定レジスタ選択部３０８、タイマカウンタ３０９、書込部３１０、割込生成部３１２及びパルス生成部３１３から構成されている。
【００９５】
（１）基準コンペアレジスタ３００
基準コンペアレジスタ３００は、書込部３１０にて書き込まれる値が設定されるレジスタである。
基準コンペアレジスタ３００は、タイマ動作の開始前に、書込部３１０にて値が書き込まれると、その値を、基準コンペアロードレジスタ３０１へ格納する。
【００９６】
（２）基準コンペアロードレジスタ３０１
基準コンペアロードレジスタ３０１は、タイマ動作の基準となる基準コンペア値が設定されるレジスタである。この基準コンペア値に基づいて、タイマ装置３は、タイマ動作の基準となる基準カウンタを動作させることができる。
基準コンペアロードレジスタ３０１は、タイマ動作による一連の動作が終了した場合に割込生成部３１２にて生成されるロード信号により、基準コンペアレジスタ３００に格納されている値を、基準コンペア値としてロードする。
【００９７】
（３）倍率設定レジスタ３０２
倍率設定レジスタ３０２は、第１の実施の形態にて示す倍率設定レジスタ１０２と同様であるため、ここでの説明は省略する。
また、倍率設定レジスタ３０２ａ、倍率設定レジスタ３０２ｂ、・・・、倍率設定レジスタ３０２ｎは、倍率設定レジスタ３０２と同様であるため、ここでの説明は省略する。
【００９８】
なお、以降の説明において、倍率設定レジスタ３０２、倍率設定レジスタ３０２ａ、倍率設定レジスタ３０２ｂ、・・・、倍率設定レジスタ３０２ｎを区別する必要がない場合には、単に、倍率設定レジスタという。
（４）倍率設定ロードレジスタ３０３
倍率設定ロードレジスタ３０３は、第１の実施の形態にて示す倍率設定ロードレジスタ１０３と同様であるため、ここでの説明は省略する。これにより、タイマ装置３は、タイマカウントのタイマ動作の基準カウントに対する倍率値を設定できる。
【００９９】
また、倍率設定ロードレジスタ３０３ａ、倍率設定ロードレジスタ３０３ｂ、・・・、倍率設定ロードレジスタ３０３ｎは、倍率設定ロードレジスタ３０３と同様であるため、ここでの説明は省略する。なお、ここでは、倍率設定ロードレジスタ３０３、倍率設定ロードレジスタ３０３ａ、倍率設定ロードレジスタ３０３ｂ、・・・、倍率設定ロードレジスタ３０３ｎのそれぞれに設定されている値を、Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎとする。ここで、倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎのそれぞれは、異なる整数である。
【０１００】
なお、以降の説明において、倍率設定ロードレジスタ３０３、倍率設定ロードレジスタ３０３ａ、倍率設定ロードレジスタ３０３ｂ、・・・、倍率設定ロードレジスタ３０３ｎを区別する必要がない場合には、単に、倍率設定ロードレジスタという。
（５）タイマ停止用倍率設定レジスタ３０４
タイマ停止用倍率設定レジスタ３０４は、書込部３１０にて書き込まれる値が設定されるレジスタである。
【０１０１】
タイマ停止用倍率設定レジスタ３０４は、タイマ動作の開始前に、書込部３１０にて値が書き込まれると、その値を、タイマ停止用倍率設定ロードレジスタ３０５へ格納する。
（６）タイマ停止用倍率設定ロードレジスタ３０５
タイマ停止用倍率設定ロードレジスタ３０５は、基準コンペアロードレジスタ３０１にて設定された基準コンペア値で動作する基準カウンタに対するタイマ停止期間の倍率値が設定されるレジスタである。このレジスタを設定することにより、タイマカウントのタイマ動作の基準カウントに対するタイマ停止期間の倍率値を設定できる。ここで、タイマ停止期間の倍率値は、整数である。
【０１０２】
タイマ停止用倍率設定ロードレジスタ３０５は、割込生成部３１２にて生成されるロード信号により、タイマ停止用倍率設定レジスタ３０４に格納されている値を、タイマ停止期間の倍率値としてロードする。
なお、以降、タイマ停止用倍率設定ロードレジスタ３０５に格納されているタイマ停止期間の倍率値をＺ０と称して、説明をする。
【０１０３】
（７）基準カウンタ３０６
基準カウンタ３０６は、第１の実施の形態にて示す基準カウンタ１０６と同様の動作を行うので、ここでの説明は省略する。
（８）タイマ制御回路３０７
タイマ制御回路３０７は、第１の実施の形態にて示すタイマ制御回路１０７と同様の動作を行うので、ここでの説明は省略する。
【０１０４】
（９）倍率設定レジスタ選択部３０８
倍率設定レジスタ選択部３０８は、第１の実施の形態にて示す倍率設定レジスタ選択部１０８と同様の動作を行うので、ここでの説明は省略する。
（１０）タイマカウンタ３０９
タイマカウンタ３０９は、第１の実施の形態にて示すタイマカウンタ１０９と同様の動作を行うので、ここでの説明は省略する。
【０１０５】
（１１）割込生成部３１２
割込生成部３１２は、第１の実施の形態にて示す割込生成部１１２と同様の動作を行うので、ここでの説明は省略する。
（１２）パルス生成部３１３
パルス生成部３１３は、第１の実施の形態にて示すパルス生成部１１３と同様の動作を行うので、ここでの説明は省略する。
【０１０６】
（１３）書込部３１０
書込部３１０は、タイマ動作開始前に、基準コンペアレジスタ３００に設定する値Ｘと、各倍率設定レジスタに設定する倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎと、タイマ停止用倍率設定レジスタ３０４に設定する値Ｚとを受け取る。
書込部３１０は、受け取った値Ｘを、基準コンペアレジスタ３００へ書き込む。
【０１０７】
書込部３１０は、受け取った倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎのそれぞれを、倍率設定レジスタ３０２、３０２ａ、３０２ｂ、・・・、３０２ｎへ書き込む。
書込部３１０は、受け取った値Ｚを、タイマ停止用倍率設定レジスタ３０４へ書き込む。
また、書込部３１０は、タイマ動作中に、基準コンペアレジスタ３００に設定する値を受け取ると、受け取った値を基準コンペアレジスタ３００へ書き込む。
【０１０８】
３．２  動作
ここでは、タイマ装置３の動作について、具体的な値を用いて説明する。
タイマ装置３は、予め、基準コンペアロードレジスタ３０１に基準コンペア値「４」を格納し、倍率設定ロードレジスタ３０３及び３０３ａに、それぞれ倍率値「２」、「３」を格納し、タイマ停止用倍率設定ロードレジスタ３０５に、タイマ停止期間の倍率値「１」を格納しているものとする。
【０１０９】
また、タイマ制御回路３０７は、ロードレジスタの選択順序を、タイマ停止用倍率設定ロードレジスタ３０５、倍率設定ロードレジスタ３０３、３０３ａとするよう予め記憶している。
以下、図６にて示すタイミングチャートを用いて、タイマ装置３の動作について説明する。
【０１１０】
タイマ動作が開始されると、タイマ制御回路３０７は、選択対象をタイマ停止用倍率設定ロードレジスタ３０５とする選択信号を、倍率設定レジスタ選択部３０８へ出力する。倍率設定レジスタ選択部３０８は、タイマ停止用倍率設定ロードレジスタ３０５に格納されている値「１」を読み出す（Ｔ２００）。また、タイマ停止用倍率設定ロードレジスタ３０５が選択されるので、タイマ制御回路３０７は、パルス出力許可信号をローレベルとしてパルス生成部３１３へ出力する（Ｔ２０５）。
【０１１１】
基準カウンタ３０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する（Ｔ２１０）。
Ｔ２１０の時点で、タイマカウンタ３０９によるカウント値「１」と、倍率設定レジスタ選択部３０８が選択した値「１」とが一致するので、タイマカウンタ３０９は、一致信号を割込生成部３１２及びパルス生成部３１３へ出力する。このとき、割込生成部３１２は、タイマ制御回路３０７からタイマ周期終了信号を受け取っていないので、割込信号は出力しない。また、パルス生成部３１３は、パルス出力信号がローレベルであるため、外部装置へ出力するタイマパルス信号はローレベルとなる。
【０１１２】
次に、タイマ制御回路３０７は、選択対象を倍率設定ロードレジスタ３０３とする選択信号を、倍率設定レジスタ選択部３０８へ出力する。倍率設定レジスタ選択部３０８は、倍率設定ロードレジスタ３０３に格納されている値「２」を読み出す（Ｔ２１５）。また、倍率設定ロードレジスタ３０３が選択されるので、タイマ制御回路３０７は、パルス出力許可信号をハイレベルとしてパルス生成部３１３へ出力する（Ｔ２２０）。
【０１１３】
基準カウンタ３０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する（Ｔ２２５）。
Ｔ２２５の時点で、タイマカウンタ３０９によるカウント値「１」と、倍率設定レジスタ選択部３０８が選択した値「２」とは一致しないので、タイマカウンタ３０９は、カウントを続ける。Ｔ２３０の時点で、タイマカウンタ３０９によるカウント値「２」と、倍率設定レジスタ選択部３０８が選択した値「２」とは一致するので、タイマカウンタ３０９は、一致信号を割込生成部３１２及びパルス生成部３１３へ出力する。このとき、割込生成部３１２は、タイマ制御回路３０７からタイマ周期終了信号を受け取っていないので、割込信号は出力しない。また、パルス生成部３１３は、パルス出力信号がハイレベルであるため、外部装置へ出力するタイマパルス信号はハイレベルとなる（Ｔ２３５）。
【０１１４】
次に、タイマ制御回路３０７は、選択対象を倍率設定ロードレジスタ３０３ａとする選択信号を、倍率設定レジスタ選択部３０８へ出力する。倍率設定レジスタ選択部３０８は、倍率設定ロードレジスタ３０３ａに格納されている値「３」を読み出す（Ｔ２４０）。また、倍率設定ロードレジスタ３０３ａが選択されるので、タイマ制御回路３０７は、パルス出力許可信号をハイレベルとしてパルス生成部３１３へ出力する。
【０１１５】
基準カウンタ３０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する。
タイマカウンタ３０９は、カウントしたカウント値と、倍率設定レジスタ選択部３０８が選択した値「３」とが一致するまで、基準パルス信号に基づくカウントを行う。
【０１１６】
タイマカウンタ３０９は、カウントしたカウント値と、倍率設定レジスタ選択部３０８が選択した値「３」とが一致すると、一致信号を割込生成部３１２及びパルス生成部３１３へ出力する。このとき、タイマ制御回路３０７は、タイマ周期終了信号を、割込生成部２１２へ出力する（Ｔ２４５）。割込生成部３１２は、タイマカウンタ３０９から一致信号を受け取り、且つタイマ制御回路３０７からタイマ周期終了信号を受け取るので、割込信号を割込回路へ出力する（Ｔ２５０）。また、パルス生成部３１３は、パルス出力信号がハイレベルであるため、外部装置へ出力するタイマパルス信号はハイレベルとなる（Ｔ２５５）。
【０１１７】
ここで、タイマ開始からＴ２５５までの間に、書込部３１０が、基準コンペアレジスタ３００に新たな値「３」を書き込んだとする。
割込生成部３１２は、タイマカウンタ３０９から一致信号を受け取り、且つタイマ制御回路３０７からタイマ周期終了信号を受け取るので、さらに、ロード信号を、基準コンペアロードレジスタ３０１、倍率設定ロードレジスタ３０３、３０３ａ、３０３ｂ、・・・、３０３ｎ、及びタイマ停止用倍率設定ロードレジスタ３０５へ出力する。
【０１１８】
基準コンペアロードレジスタ３０１、倍率設定ロードレジスタ３０３、３０３ａ、３０３ｂ、・・・、３０３ｎ、及びタイマ停止用倍率設定ロードレジスタ３０５は、基準コンペアレジスタ３００、倍率設定ロードレジスタ３０３、３０３ａ、３０３ｂ、・・・、３０３ｎ、及びタイマ停止用倍率設定ロードレジスタ３０５のそれぞれから格納されている値をロードする。
【０１１９】
タイマ装置３は、ロードした各値、及び選択順序に基づいて、タイマカウントを行う。
つまり、タイマ装置３は、基準コンペア値「３」と、倍率設定ロードレジスタ３０３及び３０３ａのそれぞれ倍率値「２」、「３」と、タイマ停止用倍率設定ロードレジスタ３０５の倍率値「１」とを用いて、タイマ制御回路３０７にて記憶しているロードレジスタの選択順序に基づいて、タイマ動作を行う。
【０１２０】
３．３  変形例
なお、本発明を上記の第３の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下の場合も本発明に含まれる。
（１）上記第３の実施の形態において、タイマ装置３は、基準コンペアレジスタ３００と基準コンペアロードレジスタ３０１とを有するとしたが、これに限定されない。
【０１２１】
タイマ装置３は、基準コンペアレジスタ３００のみを有してもよい。
この場合、タイマ装置３は、１回のタイマ動作中に、基準コンペア値の変更を受け付けることになり、受け付け後、つまり、１回のタイマ動作の途中から、変更された基準コンペア値に基づく基準パルス信号を生成してもよい。
または、基準カウンタ３０６は、タイマ動作時、及びタイマ割込発生時に、基準コンペアレジスタ３００に記憶されている基準コンペア値をロードするようにしてもよい。これにより、タイマ装置３は、１回のタイマ動作が終了する度に、ロードした基準コンペア値に基づく基準パルス信号を生成することができる。
【０１２２】
また、タイマ装置３は、倍率設定ロードレジスタを構成要素から外して、倍率設定レジスタ３０２、３０２ａ、３０２ｂ、・・・、３０２ｎのみを有してもよい。
また、タイマ装置３は、タイマ停止用倍率設定ロードレジスタ３０５を構成要素から外して、タイマ停止用倍率設定レジスタ３０４のみを有してもよい。
（２）上記第３の実施の形態において、タイマ装置３は、基準コンペアレジスタ３００と基準コンペアロードレジスタ３０１とを個別に有するとしたが、これに限定されない。
【０１２３】
タイマ装置３は、基準コンペアレジスタ３００と基準コンペアロードレジスタ３０１とを１つのしたレジスタを有してもよい。
また、タイマ装置３は、倍率設定レジスタと倍率設定ロードレジスタとを１つのしたレジスタを有してもよい。
また、タイマ装置３は、タイマ停止用倍率設定レジスタとタイマ停止用倍率設定ロードレジスタとを１つのしたレジスタを有してもよい。
【０１２４】
（３）上記第３の実施の形態において、各ロードレジスタは、タイマ動作の１周期が終了するごとに、各レジスタに格納されている値をロードしたが、これに限定されない。
各ロードレジスタは、ロード信号を受け取る度に、対応するレジスタに格納された値と、自ロードレジスタに格納している値とを比較し、一致しない場合に、対応するレジスタに格納されている値をロードしてもよい。
【０１２５】
（４）基準カウンタ３０６は、カウンタ値と基準コンペア値とが一致する場合に、出力するパルス信号をハイレベルとし、一致しない場合に、出力するパルス信号をローレベルとしたが、これに限定されない。一致する場合に、基準カウンタ３０６は、出力するパルス信号をローレベルとし、一致しない場合に、出力するパルス信号をハイレベルとしてもよい。
【０１２６】
また、タイマ制御回路３０７にて生成されるパルス出力許可信号は、タイマ制御回路３０７にてタイマ停止用倍率設定ロードレジスタ３０５が選択されている間は、ローレベルとなり、倍率設定レジスタが選択されている間は、ハイレベルとなるとしたが、これに限定されない。パルス出力許可信号は、タイマ停止用倍率設定ロードレジスタ３０５が選択されている間は、ハイレベルとなり、倍率設定レジスタが選択されている間は、ローレベルとなるとしてもよい。
【０１２７】
（５）タイマ装置３は、表示管の輝度設定に使用してもよい。
この場合、タイマ装置３は、表示管のＩＣ内部の論理でラッチすることにより、表示管の輝度設定を行うことができる。
（６）上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。
３．４  まとめ
上記第３の実施の形態にて示すように、タイマ装置３は、複数ある倍率設定レジスタ及びタイマ停止用倍率設定レジスタをタイマ動作中に変更せず、基準コンペアレジスタのみ変更することによって、タイマカウントが変更されるため、カウンタにリロードするカウント設定値を算出し、レジスタ値を変更するためのソフトウェア処理が不要となり、マイクロコンピュータの主たるプログラムの処理を軽減することが可能となる。
【０１２８】
４．第４の実施の形態
本発明に係る第４の実施の形態としてのタイマ装置４について説明する。
４．１  構成
タイマ装置４は、図７に示すように、基準コンペアレジスタ４００、基準コンペアロードレジスタ４０１、倍率設定レジスタ４０２、倍率設定レジスタ４０２ａ、倍率設定レジスタ４０２ｂ、・・・、倍率設定レジスタ４０２ｎ、倍率設定ロードレジスタ４０３、倍率設定ロードレジスタ４０３ａ、倍率設定ロードレジスタ４０３ｂ、・・・、倍率設定ロードレジスタ４０３ｎ、基準カウンタ４０６、タイマ制御回路４０７、倍率設定レジスタ選択部４０８、タイマカウンタ４０９、書込部４１０、割込生成部４１２及びパルス生成部４１３から構成されている。
【０１２９】
（１）基準コンペアレジスタ４００
基準コンペアレジスタ４００は、書込部４１０にて書き込まれる値が設定されるレジスタである。
基準コンペアレジスタ４００は、タイマ動作の開始前に、書込部４１０にて値が書き込まれると、その値を、基準コンペアロードレジスタ４０１へ格納する。
【０１３０】
（２）基準コンペアロードレジスタ４０１
基準コンペアロードレジスタ４０１は、タイマ動作の基準となる基準コンペア値が設定されるレジスタである。この基準コンペア値に基づいて、タイマ装置４は、タイマ動作の基準となる基準カウンタを動作させることができる。
基準コンペアロードレジスタ４０１は、タイマ動作による一連の動作が終了した場合に割込生成部４１２にて生成されるロード信号により、基準コンペアレジスタ４００に格納されている値を、基準コンペア値としてロードする。
【０１３１】
（３）倍率設定レジスタ４０２
倍率設定レジスタ４０２は、第１の実施の形態にて示す倍率設定レジスタ１０２と同様であるため、ここでの説明は省略する。
また、倍率設定レジスタ４０２ａ、倍率設定レジスタ４０２ｂ、・・・、倍率設定レジスタ４０２ｎは、倍率設定レジスタ４０２と同様であるため、ここでの説明は省略する。
【０１３２】
なお、以降の説明において、倍率設定レジスタ４０２、倍率設定レジスタ４０２ａ、倍率設定レジスタ４０２ｂ、・・・、倍率設定レジスタ４０２ｎを区別する必要がない場合には、単に、倍率設定レジスタという。
（４）倍率設定ロードレジスタ４０３
倍率設定ロードレジスタ４０３は、第１の実施の形態にて示す倍率設定ロードレジスタ１０３と同様であるため、ここでの説明は省略する。これにより、タイマ装置４は、タイマカウントのタイマ動作の基準カウントに対する倍率値を設定できる。
【０１３３】
また、倍率設定ロードレジスタ４０３ａ、倍率設定ロードレジスタ４０３ｂ、・・・、倍率設定ロードレジスタ４０３ｎは、倍率設定ロードレジスタ４０３と同様であるため、ここでの説明は省略する。なお、ここでは、倍率設定ロードレジスタ４０３、倍率設定ロードレジスタ４０３ａ、倍率設定ロードレジスタ４０３ｂ、・・・、倍率設定ロードレジスタ４０３ｎのそれぞれに設定されている値を、Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎとする。ここで、倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎのそれぞれは、異なる整数である。
【０１３４】
なお、以降の説明において、倍率設定ロードレジスタ４０３、倍率設定ロードレジスタ４０３ａ、倍率設定ロードレジスタ４０３ｂ、・・・、倍率設定ロードレジスタ４０３ｎを区別する必要がない場合には、単に、倍率設定ロードレジスタという。
（５）基準カウンタ４０６
基準カウンタ４０６は、第１の実施の形態にて示す基準カウンタ１０６と同様の動作を行うので、ここでの説明は省略する。
【０１３５】
（６）タイマ制御回路４０７
タイマ制御回路４０７は、倍率設定ロードレジスタ４０３、４０３ａ、４０３ｂ、・・・、４０３ｎのそれぞれに設定されている倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎのうちどの倍率値を選択するかを制御する回路である。
タイマ制御回路４０７は、１回のタイマ動作（タイマ動作開始からタイマ割込が発生するまでの期間）にて、倍率設定ロードレジスタ４０３、倍率設定ロードレジスタ４０３ａ、倍率設定ロードレジスタ４０３ｂ、・・・、倍率設定ロードレジスタ４０３ｎのうち選択する１以上のレジスタと、選択順序とを予め記憶している。
【０１３６】
タイマ制御回路４０７は、予め記憶している選択順序に基づいて、選択すべきレジスタを決定し、決定したレジスタを示す選択信号を倍率設定レジスタ選択部４０８に出力する。
タイマ制御回路４０７は、１回のタイマ動作が終了すると、１回のタイマ動作が終了したことを示すタイマ周期終了信号を割込生成部４１２へ出力する。
【０１３７】
（７）倍率設定レジスタ選択部４０８
倍率設定レジスタ選択部４０８は、第１の実施の形態にて示す倍率設定レジスタ選択部１０８と同様の動作を行うので、ここでの説明は省略する。
（８）タイマカウンタ４０９
タイマカウンタ４０９は、第１の実施の形態にて示すタイマカウンタ１０９と同様の動作を行うので、ここでの説明は省略する。
【０１３８】
（９）割込生成部４１２
割込生成部４１２は、第１の実施の形態にて示す割込生成部１１２と同様の動作を行うので、ここでの説明は省略する。
（１０）パルス生成部４１３
パルス生成部４１３は、外部装置へタイマ出力を行うパルス信号を生成し、生成したパルス信号（以下、「タイマパルス信号」という。）を前記外部装置へ出力する。
【０１３９】
パルス生成部４１３は、タイマカウンタ４０９から一致信号を受け取る。
パルス生成部４１３は、タイマカウンタ４０９から一致信号を受け取ると、外部装置へ出力する信号をハイレベルとするタイマパルス信号を生成し、生成したタイマパルス信号を外部装置へ出力する。
パルス生成部４１３は、タイマカウンタ４０９から一致信号を受け取らない期間は、外部装置へ出力する信号をローレベルとするタイマパルス信号を生成し、生成したタイマパルス信号を外部装置へ出力する。
【０１４０】
（１１）書込部４１０
書込部４１０は、タイマ動作開始前に、基準コンペアレジスタ４００に設定する値Ｘと、各倍率設定レジスタに設定する倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎとを受け取る。
書込部４１０は、受け取った値Ｘを、基準コンペアレジスタ４００へ書き込む。
書込部４１０は、受け取った倍率値Ｙ０、Ｙ１、Ｙ２、・・・、Ｙｎのそれぞれを、倍率設定レジスタ４０２、４０２ａ、４０２ｂ、・・・、４０２ｎへ書き込む。
【０１４１】
また、書込部４１０は、タイマ動作中に、基準コンペアレジスタ４００に設定する値を受け取ると、受け取った値を基準コンペアレジスタ４００へ書き込む。
４．２  動作
ここでは、タイマ装置４の動作について、具体的な値を用いて説明する。
タイマ装置４は、予め、基準コンペアロードレジスタ４０１に基準コンペア値「４」を格納し、倍率設定ロードレジスタ４０３、４０３ａ、及び４０３ｂに、それぞれ倍率値「１」、「２」、「３」を格納しているものとする。
【０１４２】
また、タイマ制御回路４０７は、ロードレジスタの選択順序を、倍率設定ロードレジスタ４０３、４０３ａ、４０３ｂとするよう予め記憶している。
以下、図８にて示すタイミングチャートを用いて、タイマ装置４の動作について説明する。
タイマ動作が開始されると、タイマ制御回路４０７は、選択対象を倍率設定ロードレジスタ４０３とする選択信号を、倍率設定レジスタ選択部４０８へ出力する。倍率設定レジスタ選択部４０８は、倍率設定ロードレジスタ４０３に格納されている値「１」を読み出す（Ｔ３００）。
【０１４３】
基準カウンタ４０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する（Ｔ３０５）。
Ｔ３０５の時点で、タイマカウンタ４０９によるカウント値「１」と、倍率設定レジスタ選択部４０８が選択した値「１」とが一致するので、タイマカウンタ４０９は、一致信号を割込生成部４１２及びパルス生成部４１３へ出力する。このとき、割込生成部４１２は、タイマ制御回路４０７からタイマ周期終了信号を受け取っていないので、割込信号は出力しない。また、パルス生成部４１３は、外部装置へ出力するタイマパルス信号をハイレベルとする（Ｔ３１０）。
【０１４４】
次に、タイマ制御回路４０７は、選択対象を倍率設定ロードレジスタ４０３ａとする選択信号を、倍率設定レジスタ選択部４０８へ出力する。倍率設定レジスタ選択部４０８は、倍率設定ロードレジスタ４０３ａに格納されている値「２」を読み出す（Ｔ３１５）。
基準カウンタ４０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する（Ｔ３２０）。
【０１４５】
Ｔ３２０の時点で、タイマカウンタ４０９によるカウント値「１」と、倍率設定レジスタ選択部４０８が選択した値「２」とは一致しないので、タイマカウンタ４０９は、カウントを続ける。Ｔ３２５の時点で、タイマカウンタ４０９によるカウント値「２」と、倍率設定レジスタ選択部４０８が選択した値「２」とは一致するので、タイマカウンタ４０９は、一致信号を割込生成部４１２及びパルス生成部４１３へ出力する。このとき、割込生成部４１２は、タイマ制御回路４０７からタイマ周期終了信号を受け取っていないので、割込信号は出力しない。また、パルス生成部４１３は、外部装置へ出力するタイマパルス信号をハイレベルとする（Ｔ３３０）。
【０１４６】
次に、タイマ制御回路４０７は、選択対象を倍率設定ロードレジスタ４０３ｂとする選択信号を、倍率設定レジスタ選択部４０８へ出力する。倍率設定レジスタ選択部４０８は、倍率設定ロードレジスタ４０３ｂに格納されている値「３」を読み出す（Ｔ３３５）。
基準カウンタ４０６は、タイマカウンタを用いてカウントを行い、基準コンペアロードレジスタに格納されている基準コンペア値「４」と一致した時点において、基準パルス信号をハイレベルとして出力する。
【０１４７】
タイマカウンタ４０９は、カウントしたカウント値と、倍率設定レジスタ選択部４０８が選択した値「３」とが一致するまで、基準パルス信号に基づくカウントを行う。
タイマカウンタ４０９は、カウントしたカウント値と、倍率設定レジスタ選択部４０８が選択した値「３」とが一致すると、一致信号を割込生成部４１２及びパルス生成部４１３へ出力する。このとき、タイマ制御回路４０７は、タイマ周期終了信号を、割込生成部４１２へ出力する（Ｔ３４０）。割込生成部４１２は、タイマカウンタ４０９から一致信号を受け取り、且つタイマ制御回路４０７からタイマ周期終了信号を受け取るので、割込信号を割込回路へ出力する（Ｔ３４５）。また、パルス生成部４１３は、外部装置へ出力するタイマパルス信号をハイレベルとする（Ｔ３５０）。
【０１４８】
ここで、タイマ動作の開始からＴ３５０までの間に、書込部４１０が、基準コンペアレジスタ４００に新たな値「３」を書き込んだとする。
割込生成部４１２は、タイマカウンタ４０９から一致信号を受け取り、且つタイマ制御回路４０７からタイマ周期終了信号を受け取るので、さらに、ロード信号を、基準コンペアロードレジスタ４０１、倍率設定ロードレジスタ４０３、４０３ａ、４０３ｂ、・・・、４０３ｎへ出力する。
【０１４９】
基準コンペアロードレジスタ４０１、倍率設定ロードレジスタ４０３、４０３ａ、４０３ｂ、・・・、４０３ｎは、基準コンペアレジスタ４００、倍率設定ロードレジスタ４０３、４０３ａ、４０３ｂ、・・・、４０３ｎのそれぞれから格納されている値をロードする。
タイマ装置４は、ロードした各値、及び選択順序に基づいて、タイマカウントを行う。
【０１５０】
つまり、タイマ装置４は、基準コンペア値「３」と、倍率設定ロードレジスタ４０３、４０３ａ及び４０３ｂのそれぞれ倍率値「１」、「２」、「３」とを用いて、タイマ制御回路４０７にて記憶しているロードレジスタの選択順序に基づいて、タイマ動作を行う。
４．３  変形例
なお、本発明を上記の第４の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下の場合も本発明に含まれる。
【０１５１】
（１）上記第４の実施の形態において、タイマ装置４は、基準コンペアレジスタ４００と基準コンペアロードレジスタ４０１とを有するとしたが、これに限定されない。
タイマ装置４は、基準コンペアレジスタ４００のみを有してもよい。
この場合、タイマ装置４は、１回のタイマ動作中に、基準コンペア値の変更を受け付けることになり、受け付け後、つまり、１回のタイマ動作の途中から、変更された基準コンペア値に基づく基準パルス信号を生成してもよい。
【０１５２】
または、基準カウンタ４０６は、タイマ動作時、及びタイマ割込発生時に、基準コンペアレジスタ４００に記憶されている基準コンペア値をロードするようにしてもよい。これにより、タイマ装置４は、１回のタイマ動作が終了する度に、ロードした基準コンペア値に基づく基準パルス信号を生成することができる。
また、タイマ装置４は、倍率設定ロードレジスタを構成要素から外して、倍率設定レジスタ４０２、４０２ａ、４０２ｂ、・・・、４０２ｎのみを有してもよい。
【０１５３】
（２）上記第４の実施の形態において、タイマ装置４は、基準コンペアレジスタ４００と基準コンペアロードレジスタ４０１とを個別に有するとしたが、これに限定されない。
タイマ装置４は、基準コンペアレジスタ４００と基準コンペアロードレジスタ４０１とを１つのしたレジスタを有してもよい。
また、タイマ装置４は、倍率設定レジスタと倍率設定ロードレジスタとを１つのしたレジスタを有してもよい。
【０１５４】
（３）上記第４の実施の形態において、各ロードレジスタは、タイマ動作の１周期が終了するごとに、各レジスタに格納されている値をロードしたが、これに限定されない。
各ロードレジスタは、ロード信号を受け取る度に、対応するレジスタに格納された値と、自ロードレジスタに格納している値とを比較し、一致しない場合に、対応するレジスタに格納されている値をロードしてもよい。
【０１５５】
（４）基準カウンタ４０６は、カウンタ値と基準コンペア値とが一致する場合に、出力するパルス信号をハイレベルとし、一致しない場合に、出力するパルス信号をローレベルとしたが、これに限定されない。一致する場合に、基準カウンタ４０６は、出力するパルス信号をローレベルとし、一致しない場合に、出力するパルス信号をハイレベルとしてもよい。
【０１５６】
（５）タイマ装置４は、表示管の輝度設定に使用してもよい。
この場合、タイマ装置４は、表示管のＩＣ内部の論理でラッチすることにより、表示管の輝度設定を行うことができる。
（６）上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。
４．４  まとめ
上記第４の実施の形態にて示すように、タイマ装置４は、複数ある倍率設定レジスタをタイマ動作中に変更せず、基準コンペアレジスタのみ変更することによって、タイマカウントが変更されるため、カウンタにリロードするカウント設定値を算出し、レジスタ値を変更するためのソフトウェア処理が不要となり、マイクロコンピュータの主たるプログラムの処理を軽減することが可能となる。
【０１５７】
５．まとめ
上記の各実施の形態にて示すように、複数のコンペアレジスタを有するタイマにおいて、不要なコンペアレジスタの設定及び計算処理をなくすことによりソフトウェアの処理を削減できる。
本発明は、基準コンペアレジスタ及び基準カウンタと、倍率設定レジスタと、上記タイマ制御を行うタイマ制御回路と、倍率設定レジスタ選択部を有することを特徴とする。
【０１５８】
また、本発明は、基準コンペアレジスタ及び基準カウンタと、倍率設定レジスタ及びタイマ停止用倍率設定レジスタと、上記タイマ制御を行うタイマ制御回路と、倍率設定レジスタ選択部を有することを特徴とする。
また、本発明は、基準コンペアレジスタ及び基準カウンタと、倍率設定レジスタ及びタイマ停止用倍率設定レジスタと、上記タイマ制御を行うタイマ制御回路と、倍率設定レジスタ選択部と、基準コンペア値計算回路を有することを特徴とする。
【０１５９】
また、本発明は、基準コンペアレジスタ及び基準カウンタと、倍率設定レジスタ及びタイマ停止用倍率設定レジスタと、上記タイマ制御を行うタイマ制御回路と、倍率設定レジスタ選択部と、タイマ停止用倍率設定値計算回路を有することを特徴とする。
本発明のタイマ装置は、１つの基準コンペアレジスタと複数の倍率設定値レジスタとを設け、タイマ制御回路によって複数の倍率設定値レジスタ内の倍率値を任意に使用できるため多様なタイマ動作が可能となる。
【０１６０】
さらに、本発明のタイマ装置は、タイマ幅が一定の比率を保ったタイマの場合、基準コンペアレジスタの値を設定するだけでタイマ幅が変更されるため、カウンタにリロードするカウント設定値を算出し、レジスタ値を変更するためのソフトウェア処理が不要となり、マイクロコンピュータの主たるプログラムの処理を軽減することが可能となる。
【産業上の利用可能性】
【０１６１】
本発明は、複数のコンペアレジスタを持つタイマ装置を製造及び販売する産業において、経営的、つまり反復的かつ継続的に利用されうる。
【図面の簡単な説明】
【０１６２】
【図１】タイマ装置１の構成を示すブロック図である。
【図２】タイマ装置１の動作の具体例を示すタイミングチャートである。
【図３】タイマ装置２の構成を示すブロック図である。
【図４】タイマ装置２の動作の具体例を示すタイミングチャートである。
【図５】タイマ装置３の構成を示すブロック図である。
【図６】タイマ装置３の動作の具体例を示すタイミングチャートである。
【図７】タイマ装置４の構成を示すブロック図である。
【図８】タイマ装置４の動作の具体例を示すタイミングチャートである。
【符号の説明】
【０１６３】
１    タイマ装置
１００    基準コンペアレジスタ
１０１    基準コンペアロードレジスタ
１０２    倍率設定レジスタ
１０３    倍率設定ロードレジスタ
１０４    タイマ停止用倍率設定レジスタ
１０５    タイマ停止用倍率設定ロードレジスタ
１０６    基準カウンタ
１０７    タイマ制御回路
１０８    倍率設定レジスタ選択部
１０９    タイマカウンタ
１１０    書込部
１１１    基準コンペア値計算回路
１１２    割込生成部
１１３    パルス生成部
２    タイマ装置
２００    基準コンペアレジスタ
２０１    基準コンペアロードレジスタ
２０２    倍率設定レジスタ
２０３    倍率設定ロードレジスタ
２０４    タイマ停止用倍率設定レジスタ
２０５    タイマ停止用倍率設定ロードレジスタ
２０６    基準カウンタ
２０７    タイマ制御回路
２０８    倍率設定レジスタ選択部
２０９    タイマカウンタ
２１０    書込部
２１２    割込生成部
２１３    パルス生成部
２１５    タイマ停止用倍率設定値計算回路
３    タイマ装置
３００    基準コンペアレジスタ
３０１    基準コンペアロードレジスタ
３０２    倍率設定レジスタ
３０３    倍率設定ロードレジスタ
３０４    タイマ停止用倍率設定レジスタ
３０５    タイマ停止用倍率設定ロードレジスタ
３０６    基準カウンタ
３０７    タイマ制御回路
３０８    倍率設定レジスタ選択部
３０９    タイマカウンタ
３１０    書込部
３１２    割込生成部
３１３    パルス生成部
４    タイマ装置
４００    基準コンペアレジスタ
４０１    基準コンペアロードレジスタ
４０２    倍率設定レジスタ
４０３    倍率設定ロードレジスタ
４０６    基準カウンタ
４０７    タイマ制御回路
４０８    倍率設定レジスタ選択部
４０９    タイマカウンタ
４１０    書込部
４１２    割込生成部
４１３    パルス生成部
【図１】
2007249611.tif 000003
【図２】
2007249611.tif 000004
【図３】
2007249611.tif 000005
【図４】
2007249611.tif 000006
【図５】
2007249611.tif 000007
【図６】
2007249611.tif 000008
【図７】
2007249611.tif 000009
【図８】
2007249611.tif 000010