(57)【要約】【課題】  コンタクトプラグのショートを効率的に検出可能な半導体装置の検査方法を提供する。【解決手段】  半導体基板１１の表面部分に、素子形成領域１３を相互に区画する素子分離領域１４のパターン、及び、半導体基板１１を覆う絶縁膜１６を形成する工程と、半導体基板の素子形成領域１３に導通する複数のコンタクトプラグを形成するためのマスクパターンを用い、このマスクパターンを素子分離領域１４のパターンに対して相対的に所定距離ずらすことによって、絶縁膜１６を貫通し一部が素子分離領域１４で絶縁される複数のコンタクトプラグ１８を形成する工程と、複数のコンタクトプラグ１８の内で、素子分離領域１４で絶縁されたコンタクトプラグ１８に電子線を照射するステップと、電子線を照射したコンタクトプラグ１８から放出される二次電子量を検出するステップと、検出された二次電子量に基づいて、電子線が照射されたコンタクトプラグ１８の異常を判定するステップとを有する。【選択図】  図１
2007081036.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、導電性部分と絶縁性部分とを含む下地パターン、及び、該下地パターンを覆う絶縁膜を形成する工程と、
前記導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを用い、該マスクパターンを前記下地パターンに対して相対的に所定距離ずらすことによって、前記絶縁膜を貫通し少なくとも一部が前記絶縁性部分で絶縁される複数のコンタクトプラグを形成する工程と、
前記複数のコンタクトプラグの内で、少なくとも前記絶縁性部分で絶縁されたコンタクトプラグに電子線を照射するステップと、
前記電子線を照射したコンタクトプラグから放出される二次電子量を検出するステップと、
前記検出された二次電子量に基づいて、前記電子線が照射されたコンタクトプラグの異常を判定するステップと
を有することを特徴とする半導体装置の検査方法。
【請求項２】
前記下地パターンの導電性部分及び絶縁性部分がそれぞれ、半導体基板の素子形成領域及び素子分離領域である、請求項１に記載の半導体装置の検査方法。
【請求項３】
前記下地パターンの導電性部分が、導体膜の選択エッチングで形成される配線パターンである、請求項１に記載の半導体装置の検査方法。
【請求項４】
製品用半導体装置の状態を検査するための検査用半導体装置を製造する方法であって、
前記製品用半導体装置を製造するプロセス条件と同じプロセス条件を用いて、導電性部分と絶縁性部分とを含む下地パターン、及び、該下地パターンを覆う絶縁膜を形成する工程と、
前記製品用半導体装置で前記絶縁膜を貫通して前記導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを用い、該マスクパターンを前記下地パターンに対して相対的に所定距離ずらすことによって、前記絶縁膜を貫通し少なくとも一部が前記絶縁性部分で絶縁される複数のコンタクトプラグを形成する工程と
を備えることを特徴とする検査用半導体装置の製造方法。
【請求項５】
前記下地パターンの導電性部分及び絶縁性部分がそれぞれ、半導体基板の素子形成領域及び素子分離領域である、請求項４に記載の検査用半導体装置の製造方法。
【請求項６】
前記下地パターンの導電性部分が、導体膜の選択エッチングで形成される配線パターンである、請求項４に記載の検査用半導体装置の製造方法。
【請求項７】
前記製品用半導体装置がＤＲＡＭである、請求項４〜６の何れか一に記載の検査用半導体装置の製造方法。
【請求項８】
請求項４〜７の何れか一に記載の検査用半導体装置を用いて製品用半導体装置を評価する半導体装置の検査方法であって、
前記複数のコンタクトプラグの内で、少なくとも前記絶縁性部分上に形成されたコンタクトプラグに電子線を照射するステップと、
前記電子線を照射したコンタクトプラグから放出される二次電子量を検出するステップと、
前記検出された二次電子量に基づいて、前記電子線が照射されたコンタクトプラグの異常を判定するステップと
を有することを特徴とする半導体装置の検査方法。
【請求項９】
前記異常判定ステップでは、前記絶縁性部分で絶縁されたコンタクトプラグが、前記導電性部分、他のコンタクトプラグ、及び、他の導電性材料の少なくとも１つに導通するか否かを判定する、請求項８に記載の半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の検査方法、及び、検査用半導体装置の製造方法に関し、更に詳細には、半導体装置内部に配設された導体間のショート（短絡）を検査する、半導体装置の検査方法、及び、検査用半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置内部の導体間のショートは、半導体装置の動作不良の原因となり、半導体装置製造の歩留りを低下させる大きな要因となっている。近年、半導体装置製品の設計から量産までの期間が益々短縮され、量産に先立つインライン検査等で、半導体装置内部の導体間のショートを効率的に検出し、ショートの少ないプロセス条件に早期に調整することが要請されている。
【０００３】
導体間のショートを検出するために、従来、光学式の検査装置を用いて肉眼で検査を行っていた。しかし、半導体装置の微細化に伴って、光学式の検査装置による検査では、ショートが生じた箇所を発見するために多くの時間を要すると共に、発見自体が困難になっている。この問題に対して、近年、ＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）式の検査装置を用いた検査が実用化されている。
【０００４】
ＳＥＭ式検査装置を用いた検査方法については、例えば特許文献１に記載されている。図７（ａ）に、特許文献１に記載の検査方法で用いる検査用の半導体装置の構成を示す。図７（ｂ）は、図７（ａ）のＢ−Ｂ線に沿った断面を示している。この検査方法では、先ず、半導体装置の絶縁膜６２の表面に、導体６４を介して基板６１に接続される導体パターン６３、及び、基板６１に接続されない導体パターン（非接続パターン）６５を、直交する２方向の何れにも交互に配列されるように、つまり千鳥状に配列されるように形成する。次いで、半導体装置６０の表面に対して電子線を照射し、半導体装置６０の表面を走査しつつ、各導体パターン６３，６５から放出される二次電子の量を測定する。
【０００５】
ここで、電子線が照射された非接続パターン６５は万一、通常の導体パターン６３などの他の導体に導通している場合には、帯電量が少なくなり、また、導通していない場合には、帯電量が多くなる。非接続パターン６５から放出される二次電子量は、非接続パターン６５の帯電量に応じた電位よって異なるため、放出される二次電子量に異常が認められた非接続パターン６５について、近傍の導体との間でショートしたと判定できる。また、ショートしたと判定された非接続パターン６５の近傍についてのみ、精密な検査を行うことによって、ショートが生じた詳細な部位を特定できる。
【特許文献１】特開２００１−３０５１９４号（図１、２）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、近年の半導体装置の微細化に伴い、隣接するワード線間の間隔が益々狭くなっている。このため、ワード線間で絶縁膜の埋め込み不良が生じ易く、これに起因して、コンタクトプラグとワード線との間のショートや、コンタクトプラグ同士のショートなどのコンタクトプラグを介したショートが発生し、半導体装置の品質を低下させる主要な要因の一つとなっている。しかし、上記従来のＳＥＭ式検査方法では、コンタクトプラグのショートを検出しようとしても、コンタクトプラグのそれぞれは、半導体基板の表面部分などの他の導体に導通しているため、電子線の照射後にほぼ同じ電位に保たれる。従って、そのショートを検出することが容易でなかった。
【０００７】
半導体装置製造の歩留りを大きく向上させるためには、コンタクトプラグのショートを効率的に検出することが必須である。本発明は、上記に鑑み、コンタクトプラグのショートを効率的に検出可能な半導体装置の検査方法、及び、検査用半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の第１の視点に係る半導体装置の検査方法は、基板上に、導電性部分と絶縁性部分とを含む下地パターン、及び、該下地パターンを覆う絶縁膜を形成する工程と、
前記導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを用い、該マスクパターンを前記下地パターンに対して相対的に所定距離ずらすことによって、前記絶縁膜を貫通し少なくとも一部が前記絶縁性部分で絶縁される複数のコンタクトプラグを形成する工程と、
前記複数のコンタクトプラグの内で、少なくとも前記絶縁性部分で絶縁されたコンタクトプラグに電子線を照射するステップと、
前記電子線を照射したコンタクトプラグから放出される二次電子量を検出するステップと、
前記検出された二次電子量に基づいて、前記電子線が照射されたコンタクトプラグの異常を判定するステップと
を有することを特徴とする。
【０００９】
本発明に係る検査用半導体装置の製造方法は、製品用半導体装置の状態を検査するための検査用半導体装置を製造する方法であって、
前記製品用半導体装置を製造するプロセス条件と同じプロセス条件を用いて、導電性部分と絶縁性部分とを含む下地パターン、及び、該下地パターンを覆う絶縁膜を形成する工程と、
前記製品用半導体装置で前記絶縁膜を貫通して前記導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを用い、該マスクパターンを前記下地パターンに対して相対的に所定距離ずらすことによって、前記絶縁膜を貫通し少なくとも一部が前記絶縁性部分で絶縁される複数のコンタクトプラグを形成する工程と
を備えることを特徴とする。
【００１０】
本発明の第２の視点に係る半導体装置の検査方法は、上記検査用半導体装置を用いて製品用半導体装置を評価する半導体装置の検査方法であって、
前記複数のコンタクトプラグの内で、少なくとも前記絶縁性部分上に形成されたコンタクトプラグに電子線を照射するステップと、
前記電子線を照射したコンタクトプラグから放出される二次電子量を検出するステップと、
前記検出された二次電子量に基づいて、前記電子線が照射されたコンタクトプラグの異常を判定するステップと
を有することを特徴とする。
【発明の効果】
【００１１】
本発明に係る半導体装置の検査方法によれば、絶縁性部分で絶縁されたコンタクトプラグがショートした際に生じる電位の変化を、コンタクトプラグから放出される二次電子量の異常で検出することによって、そのコンタクトプラグのショートを直接的に検出できる。これによって、コンタクトプラグのショートを効率的に検出し、半導体装置製造の歩留りを大きく向上させることが出来る。
【００１２】
また、絶縁性部分で絶縁されたコンタクトプラグの形成に際して、導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを用いるため、検査用の半導体装置におけるコンタクトプラグ及びその近傍を、製品用の半導体装置と同じ構造で形成できる。従って、製品用の半導体装置におけるコンタクトプラグのショートを的確に検出できる。
【００１３】
本発明の第１の視点に係る半導体装置の検査方法、及び、検査用半導体装置の製造方法によれば、検査用の半導体装置の製造に際して、製品用の半導体装置の製造工程中で、導電性部分に導通する複数のコンタクトプラグを形成するためのマスクパターンを、下地パターンに対して相対的に所定距離ずらす変更を行うだけでよいので、検査用の半導体装置製造に要するコストを低減できる。
【００１４】
本発明の第１の視点に係る半導体装置の検査方法、及び、検査用半導体装置の製造方法では、前記下地パターンの導電性部分及び絶縁性部分がそれぞれ、半導体基板の素子形成領域及び素子分離領域であってもよく、或いは、前記下地パターンの導電性部分が、導体膜の選択エッチングで形成される配線パターンであってもよい。本発明に係る検査用半導体装置の製造方法では、製品用半導体装置がＤＲＡＭであってもよい。
【００１５】
本発明の第２の視点に係る半導体装置の検査方法の前記異常判定ステップでは、例えば、前記絶縁性部分で絶縁されたコンタクトプラグが、前記導電性部分、他のコンタクトプラグ、及び、他の導電性材料の少なくとも１つに導通するか否かを判定することが出来る。
【発明を実施するための最良の形態】
【００１６】
以下に、実施形態を挙げ、添付図面を参照して、本発明の実施の形態を具体的且つ詳細に説明する。図１は、製品用の半導体装置の状態を検査するための、検査用の半導体装置の構成を示す断面図である。半導体装置１０は、ＤＲＡＭ（Dynamic Random Access Memory）として構成され、半導体基板１１を備える。半導体基板１１の表面部分には、絶縁材料を所定のパターンで埋め込んだ素子分離溝１２が形成され、素子分離溝１２によって構成される素子分離領域１４は、半導体素子が形成される素子形成領域１３を相互に区画している。
【００１７】
半導体基板１１上には、図示しないゲート絶縁膜を介して、複数のワード線１５が形成され、ワード線１５を覆って、絶縁膜１６が成膜されている。絶縁膜１６を貫通して、半導体基板１１に接続するコンタクトホール１７が開孔され、コンタクトホール１７の内部を埋め込んで、導電材料から成るコンタクトプラグ１８が形成されている。コンタクトホール１７は、ワード線１５の表面を被覆する絶縁膜をマスクとするＳＡＣ（Self Align Contact）法によって、隣接するワード線１５間の半導体基板１１の表面に接続するように形成されている。
【００１８】
１つの素子形成領域１３には、３つのワード線１５が交差し、ワード線１５に隣接して半導体基板１１にコンタクトする２つのコンタクトプラグ２１が形成されている。１つの素子分離領域１４には、ワード線１５に隣接して素子分離溝１２によって絶縁された１つのコンタクトプラグ（非接続コンタクトプラグ）２２が形成されている。素子形成領域１３、ワード線１５、及び、コンタクトプラグ１８は、それぞれ等間隔で配設されている。
【００１９】
図２は、図１に記載の検査用の半導体装置１０の平面構造を示している。図１は、同図のＩ−Ｉ線に沿って見た断面を示している。素子形成領域１３は長方形状を有し、ワード線１５は、素子形成領域１３の長手方向に対して斜め方向に交差している。
【００２０】
図３は、図１の検査用の半導体装置に対応する、製品用の半導体装置の構成を示す断面図である。半導体装置３０では、１つの素子形成領域１３には、２つのワード線１５が交差し、ワード線１５に隣接して半導体基板１１にコンタクトする３つのコンタクトプラグ１８が形成されている。１つの素子分離領域１４には、１つのワード線１５が交差している。中央のコンタクトプラグ１８は、図示しない上部のビット線に接続され、ビット線接続用コンタクトプラグ２３を構成し、両端のコンタクトプラグ１８は、図示しない上部のストレージノードに接続され、ストレージノード接続用コンタクトプラグ２４，２５を構成している。
【００２１】
図４は、図３の半導体装置の平面構造を示す図面上で、横方向をＸ方向、縦方向をＹ方向としている。図３は、同図のIII−III線に沿った断面を示している。半導体装置３０は、１交点６Ｆ２の単位セル３３を備え、ワード線１５のピッチの１／２の長さをＦとすると、単位セル３３の寸法はＸ方向３１に２Ｆ、Ｙ方向３２に３Ｆであり、その面積は６Ｆ2（２Ｆ×３Ｆ）である。半導体装置３０は、単位セル３３と、半導体基板１１上の構造が、この単位セル３３の形状と線対称の形状を有する単位セル３４とが対となって繰り返し配置されるツインセル構造を有する。
【００２２】
図１、２に戻り、検査用の半導体装置１０において、素子分離領域１４のパターンは、符号３５で示すように、製品用の半導体装置３０に対して、Ｘ方向３１にＦ、Ｙ方向３２に０．５Ｆだけ全体的にずらして形成されている。これによって、製品用の半導体装置３０における一方のストレージノード接続用コンタクトプラグ２４は、素子分離領域１４に接続され、非接続コンタクトプラグ２２を構成する。製品用の半導体装置３０における、ビット線接続用コンタクトプラグ２３、及び、他方のストレージノード接続用コンタクトプラグ２５は、製品用の半導体装置３０におけるコンタクトプラグと同様に素子形成領域１３に接続され、通常のコンタクトプラグ２１を構成する。検査用の半導体装置１０では、製品用の半導体装置３０における絶縁膜１６より上側の構造は形成されていない。
【００２３】
本実施形態に係る半導体装置の検査方法では、ＳＥＭ式検査装置を用い、検査用の半導体装置１０の表面に対して電子線を照射し、半導体装置１０の表面を走査しつつ、各コンタクトプラグ１８から放出される二次電子量を測定する。ＳＥＭ式検査装置は、二次電子量の測定によって、図５に示すように、各コンタクトプラグ１８から放出された二次電子量に応じた輝度で、各コンタクトプラグ１８の位置を表示する電位コントラスト画像５０を表示する。同図中、符号５１〜５３が、非接続コンタクトプラグ２２、ビット線接続用コンタクトプラグ２３を構成する通常のコンタクトプラグ２１、及び、ストレージノード接続用コンタクトプラグ２５を構成する通常のコンタクトプラグ２１に対応する部分をそれぞれ示している。
【００２４】
非接続コンタクトプラグ２２が他の導体とショートしていない場合には、非接続コンタクトプラグ２２は正又は負に帯電する。逆に、非接続コンタクトプラグ２２が、例えばワード線１５との間でショートしている場合には、ワード線１５を介して電子が逃がされるため、非接続コンタクトプラグ２２の帯電量は少ない。また、非接続コンタクトプラグ２２が、通常のコンタクトプラグ２１との間でショートしている場合にも同様に、非接続コンタクトプラグ２２の帯電量は少ない。
【００２５】
コンタクトプラグ１８から放出される二次電子量は、各コンタクトプラグ１８の帯電量に応じた電位によって異なるため、電位コントラスト画像５０で、ショートした非接続コンタクトプラグ２２は、ショートしていない非接続コンタクトプラグ２２とは異なる輝度で表示される。従って、電位コントラスト画像５０で、個々の非接続コンタクトプラグ２２の輝度を観察し、他の非接続コンタクトプラグ２２と異なる輝度で表示された非接続コンタクトプラグ２２を、ショートした非接続コンタクトプラグ２２と判定できる。
【００２６】
なお、ショートした非接続コンタクトプラグ２２の検出に際して、非接続コンタクトプラグ２２から放出される二次電子量の上限又は下限のしきい値を設定し、これらのしきい値を上回り又は下回った非接続コンタクトプラグ２２を、ショートした非接続コンタクトプラグ２２と判定しても構わない。
【００２７】
ショートしたと判定された非接続コンタクトプラグ２２について更に精密な検査を行うことによって、ショートした詳細な部位を特定できる。なお、非接続コンタクトプラグ２２の帯電の正負及び帯電量は、非接続コンタクトプラグ２２の材質及び大きさ、絶縁膜１６の材質、照射する電子線のエネルギーの大きさによって変化する。
【００２８】
図６（ａ）〜（ｃ）は、図１、２に記載の検査用の半導体装置を製造する各製造段階を順次に示す断面図である。先ず、図６（ａ）に示すように、公知の方法により、半導体基板１１の表面部分に所定のパターン形状で素子分離溝１２を形成し、素子分離溝１２で構成される素子分離領域１４によって、素子形成領域１３を区画する。
【００２９】
半導体基板１１上にゲート絶縁膜（図示なし）を形成した後、ゲート絶縁膜上に導電膜４１及び絶縁膜４２を順次に成膜する。公知のフォトリソグラフィ技術及びエッチング技術を用いて絶縁膜４２及び導電膜４１をパターニングし、ワード線構造４３を形成する。ワード線構造４３の形成に際して、１つの素子形成領域１３に３つのワード線構造４３が交差し、且つ素子分離領域１４に交差しないようにパターニングする。ワード線構造４３を覆って全面に絶縁膜を成膜した後、エッチバックを行い、ワード線構造４３の側面にサイドウォール４４を形成する（図６（ｂ））。
【００３０】
全面に絶縁膜４５を成膜した後、公知のフォトリソグラフィ技術及びエッチング技術を用い、サイドウォール４４をマスクとして自己整合的に絶縁膜４５を開孔し、半導体基板１１を露出させるコンタクトホール１７を形成する。コンタクトホール１７の形成に際して、半導体基板の素子形成領域１３を露出するコンタクトホール４６と、素子分離領域１４を露出するコンタクトホール４７とが形成される（図６（ｃ））。
【００３１】
引き続き、公知の方法を用いて、コンタクトホール１７の内部を導電性材料で埋め込むことによって、コンタクトプラグ１８を形成する。コンタクトホール４６，４７に収容されるコンタクトプラグ１８が、通常のコンタクトプラグ２１及び非接続コンタクトプラグ２２をそれぞれ構成し、図１に示した検査用の半導体装置１０を製造できる。
【００３２】
検査用の半導体装置１０の製造方法は、素子分離領域１４のパターンを、符号３５に示した距離だけずらして形成すること、及び、絶縁膜１６より上側の構造を形成しないことを除いては、図３、４に示した製品用の半導体装置３０の製造方法と同様である。
【００３３】
本実施形態に係る半導体装置の検査方法によれば、製品用の半導体装置３０におけるストレージノード接続用コンタクトプラグ２４を、半導体基板の素子分離領域１４で絶縁して非接続コンタクトプラグ２２とし、検査用の半導体装置１０を製造する。この検査用の半導体装置１０で、非接続コンタクトプラグ２２がショートした際に生じる電位の変化を、非接続コンタクトプラグ２２から放出される二次電子量の異常で検出することによって、ストレージノード接続用コンタクトプラグ２４のショートを直接的に検出できる。これによって、コンタクトプラグのショートを効率的に検出し、半導体装置製造の歩留りを大きく向上させることが出来る。
【００３４】
ところで、図７（ａ）、（ｂ）に示した半導体装置で、非接続パターン６５を半導体基板６１の表面部分に形成された素子分離溝にコンタクトプラグを介して接続することによって、このコンタクトプラグのショートを検出することも出来る。しかし、この場合、コンタクトプラグやワード線等の構造が、製品用の半導体装置と同一にならないため、コンタクトプラグとワード線、又は、コンタクトプラグ同士のショートを正確に評価することが容易でない。また、コンタクトプラグを形成するためのマスクが、製品用の半導体装置に用いられるものと同一でないため、マスクを製造するためのコストが別途に必要となる。
【００３５】
しかし、本実施形態に係る検査用の半導体装置１０は、素子分離領域１４のパターンが全体的にずらして形成されていること、及び、絶縁膜１６より上側の構造が形成されていないことを除いては、製品用の半導体装置３０と同じ構成を備える。つまり、本検査用の半導体装置１０は、ワード線１５やコンタクトプラグ１８、及び、それらを収容する絶縁膜１６が、製品用の半導体装置３０と同じ構成を有するので、製品用の半導体装置３０におけるコンタクトプラグ１８のショートを的確に検出できる。
【００３６】
また、検査用の半導体装置１０の製造に際して、製品用の半導体装置３０の製造工程中で、素子分離領域１４のパターンの形成の際に用いるマスクを所定距離だけずらす変更を行うだけでよいので、検査用の半導体装置１０製造に要するコストを低減できる。なお、素子分離領域１４のパターンの形成の際に用いるマスクに代えて、半導体基板１１上に形成されるワード線１５やコンタクトホール１７等のパターンを形成するためのマスクを、それぞれ所定距離だけずらす変更を行うことによっても、検査用の半導体装置１０を製造できる。
【００３７】
本実施形態に係る半導体装置の検査方法では、更に、ショートした非接続コンタクトプラグ２２の検出に際して、電位コントラスト画像５０を参照して、他の非接続コンタクトプラグ２２と輝度が異なる非接続コンタクトプラグ２２を検出する方法を用いることによって、ショートした非接続コンタクトプラグ２２を容易に検出できる。
【００３８】
なお、上記実施形態では、通常のコンタクトプラグ２１のそれぞれは、素子形成領域１３に導通しているため、電子線の照射後にほぼ同じ電位に保たれ、相互間のショートの検出は容易でない。しかし、例えば、上記検査用の半導体装置１０とは別に、ビット線接続用コンタクトプラグ２３、又は、他方のストレージノード接続用コンタクトプラグ２５を素子分離領域１４に位置合わせして、非接続コンタクトプラグ２２とする検査用の半導体装置を製造することによって、これらコンタクトプラグ２３，２５のショートを検出できる。
【００３９】
また、半導体基板１１表面に成膜された絶縁膜１６を貫通するコンタクトプラグだけでなく、絶縁膜１６上に成膜された上層の絶縁膜を貫通するコンタクトプラグのショートを検出することも出来る。この場合、例えば、上層の絶縁膜を貫通するコンタクトプラグの内の一部を、導体膜の選択エッチングで形成された配線パターンや下層のコンタクトプラグ等の導体に接続して通常のコンタクトプラグとし、他のコンタクトプラグを、下層の絶縁膜の表面等に接続して非接続コンタクトプラグとする。この場合にも、製品用の半導体装置の製造方法において、１又は複数の所定のマスクを所定量だけずらすことによって、製品用の半導体装置の製造に用いるマスクと同じマスクを用いて、検査用の半導体装置を製造できる。
【００４０】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の検査方法、及び、検査用半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置の検査方法、及び、検査用半導体装置の製造方法も本発明の範囲に含まれる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態に係る検査用の半導体装置の構成を示す断面図である。
【図２】図１の半導体装置の平面構造を示す平面図である。
【図３】製品用の半導体装置の構成を示す断面図である。
【図４】図３の半導体装置の平面構造を示す平面図である。
【図５】図１、２の半導体装置の測定によって得られた電位コントラスト画像を模式的に示す平面図である。
【図６】図６（ａ）〜（ｃ）は、図１、２の半導体装置を製造する各製造段階を順次に示す断面図である。
【図７】図７（ａ）は、特許文献１に記載の検査用の半導体装置の構成を示す平面図であり、図７（ｂ）は、図７（ａ）のＢ−Ｂ線に沿った断面を示す断面図である。
【符号の説明】
【００４２】
１０：検査用の半導体装置
１１：半導体基板
１２：素子分離溝
１３：素子形成領域
１４：素子分離領域
１５：ワード線
１６：絶縁膜
１７：コンタクトホール
１８：コンタクトプラグ
２１：（通常の）コンタクトプラグ
２２：非接続コンタクトプラグ
２３：ビット線接続用コンタクトプラグ
２４，２５：ストレージノード接続用コンタクトプラグ
３１：Ｘ方向
３２：Ｙ方向
３３，３４：単位セル
３５：素子分離領域のパターンのずれ量
４１：導電膜
４２：絶縁膜
４３：ワード線構造
４４：サイドウォール
４５：絶縁膜
４６，４７：コンタクトホール
５０：電位コントラスト画像
５１：非接続コンタクトプラグに対応する部分
５２，５３：通常のコンタクトプラグに対応する部分
【図１】
2007081036.tif 000003
【図２】
2007081036.tif 000004
【図３】
2007081036.tif 000005
【図４】
2007081036.tif 000006
【図５】
2007081036.tif 000007
【図６】
2007081036.tif 000008
【図７】
2007081036.tif 000009