(57)【要約】      （修正有）【課題】落下試験信頼性およびボードレベルＴＣ信頼性を改善できるボールグリッドアレイ半導体パッケージを提供する。【解決手段】半導体パッケージ１００は半導体チップ１２０と基板１１０を含む。基板１１０は、複数のボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結されたソルダボールを介して前記半導体チップ１２０と印刷回路基板との間をインタフェーシングする。前記複数のボンディングパッドは前記基板の一面上に交替に配列された複数のＮＳＭＤボンディングパッド６０及び複数のＳＭＤボンディングパッド５０を含む。落下試験信頼性の優れたＳＭＤボンディングパッド５０とボードレベルＴＣ信頼性の優れたＮＳＭＤボンディングパッド６０を半導体パッケージ１００の所定領域に行方向及び／または列方向に沿って交替に配列することで半導体パッケージ１００の落下試験信頼性及びボードレベルＴＣ信頼性を改善することができる。【選択図】図３
2007081374.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、
複数のボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結されたソルダボールを介して前記半導体チップと印刷回路基板との間をインタフェーシングする基板と、
を含み、
前記複数のボンディングパッドは前記基板の一面に交替に配列された複数のＮＳＭＤボンディングパッド、及び複数のＳＭＤボンディングパッドを含むことを特徴とする半導体パッケージ。
【請求項２】
前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に行方向に沿って交替に配列されることを特徴とする請求項１記載の半導体パッケージ。
【請求項３】
前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に列方向に沿って交替に配列されることを特徴とする請求項１記載の半導体パッケージ。
【請求項４】
前記複数のＳＭＤボンディングパッドと前記複数のＮＳＭＤボンディングパッドの個数の比率は、実質的に１：２または２：１であることを特徴とする請求項３記載の半導体パッケージ。
【請求項５】
前記ＳＭＤボンディングパッドと前記ＮＳＭＤボンディングパッドの個数比率は、実質的に１：１であることを特徴とする請求項１記載の半導体パッケージ。
【請求項６】
半導体チップと、
複数のボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結された複数のソルダボールを介して前記半導体チップと印刷回路基板との間をインタフェーシングする基板と、
を含み、
前記複数のボンディングパッドは前記基板の中央領域に配置された複数の第１ＮＳＭＤボンディングパッド、前記基板の前記中央領域を除いた残りの外郭領域に交替に配列された複数の第２ＮＳＭＤボンディングパッド、及び複数のＳＭＤボンディングパッドを含むことを特徴とする半導体パッケージ。
【請求項７】
前記複数の第２ＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面上に行方向に沿って交替に配列されることを特徴とする請求項６記載の半導体パッケージ。  
【請求項８】
前記複数の第２ＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に列方向に沿って交替に配列されることを特徴とする請求項６記載の半導体パッケージ。
【請求項９】
基板と、
前記基板の一面上に交替に配列された複数のＮＳＭＤボンディングパッド、及び複数のＳＭＤボンディングパッドと、
を含むことを特徴とする印刷回路基板。
【請求項１０】
前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に行方向に沿って交替に配列されることを特徴とする請求項９記載の印刷回路基板。
【請求項１１】
前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に列方向に沿って交替に配列されることを特徴とする請求項９記載の印刷回路基板。
【請求項１２】
第１基板の一面に交替に配列された複数の第１ＮＳＭＤボンディングパッド、及び複数の第１ＳＭＤボンディングパッドを含む印刷回路基板と、
半導体チップと、一面に交替に配列された複数の第２ＮＳＭＤボンディングパッド及び複数の第２ＳＭＤボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結された複数のソルダボールを介して前記半導体チップと前記印刷回路基板との間をインタフェーシングする第２基板とを具備する半導体パッケージと、
を含むことを特徴とする半導体モジュール。
【請求項１３】
前記複数の第２ＮＳＭＤボンディングパッド、及び前記複数の第２ＳＭＤボンディングパッドは、前記第２基板の一面上に行方向に沿って交替に配列されることを特徴とする請求項１２記載の半導体モジュール。
【請求項１４】
前記複数の第１ＮＳＭＤボンディングパッド及び複数の第１ＳＭＤボンディングパッドは、前記第１基板の一面上に行方向に沿って交替に配列されることを特徴とする請求項１３記載の半導体モジュール。
【請求項１５】
前記複数の第１ＮＳＭＤボンディングパッド及び複数の第１ＳＭＤボンディングパッドは、前記第１基板の一面上に列方向に沿って交替に配列されることを特徴とする請求項１３記載の半導体モジュール。
【請求項１６】
前記複数の第２ＮＳＭＤボンディングパッド、及び複数の第２ＳＭＤボンディングパッドは、前記第２基板の一面上に列方向に沿って交替に配列されることを特徴とする請求項１３記載の半導体モジュール。
【請求項１７】
第１基板の一面に交替に配列された複数の第１ＮＳＭＤボンディングパッド、及び複数の第１ＳＭＤボンディングパッドを含む印刷回路基板と、
半導体チップと、一面の中央領域に配置された第２ＮＳＭＤボンディングパッド、前記中央領域を除いた残りの外郭領域に交替に配列された複数の第３ＮＳＭＤボンディングパッド、及び複数の第２ＳＭＤボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結された複数のソルダボールを介して前記半導体チップと前記印刷回路基板との間をインタフェーシングする第２基板とを具備する半導体パッケージと、
を含むことを特徴とする半導体モジュール。
【請求項１８】
前記複数の第３ＮＳＭＤボンディングパッド及び前記複数の第２ＳＭＤボンディングパッドは、前記第２基板の一面上に行方向に沿って交替に配列されることを特徴とする請求項１７記載の半導体モジュール。
【請求項１９】
前記複数の第３ＮＳＭＤボンディングパッド及び前記複数の第２ＳＭＤボンディングパッドは、前記第２基板の一面上に列方向に沿って交替に配列されることを特徴とする請求項１７記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージに関し、さらに詳細にはボールグリッドアレイ（ＢＧＡ、Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）半導体パッケージに関する。
【背景技術】
【０００２】
半導体の軽薄短小化傾向につれて半導体チップと完成品の大きさが略同様に薄くて小さくパッケージングする所謂ＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｉｎｇ）技術が使用されている。
【０００３】
各種ＣＳＰパッケージのうちＢＧＡ半導体パッケージは表面実装型パッケージ（ＳＭＴ、Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｔｅｃｈｎｏｌｏｇｙ）の一種として半導体チップの高集積化技術として半導体チップに収容可能な入出力ピンの数を増加させ実装密度を高めることができるように開発された。即ち、ＢＧＡパッケージは半導体パッケージの一面に融着されるソルダボールを通じて半導体チップと外部の印刷回路基板と間に信号を入出力することで収容可能な入出力ピンの個数を増加させる。
【０００４】
ＢＧＡパッケージは高速メモリであるＲａｍｂｕｓ  ＤＲＡＭなどに使用され移動電話、デジタルカメラ、デジタルカムコーダなど携帯型情報通信機器、個人用コンピュータ（ＰＣ）、ラップトップコンピュータ及びワークステーションなどに幅広く適用されている。
【０００５】
フリップチップを使用する集積回路製造技術は複数のソルダバンプまたはソルダボールを含む。ソルダバンプまたはソルダボールを収容するパッド上に領域を限定する方式によって、ソルダマスク限定型ボンディングパッド及びソルダマスク非限定型ボンディングパッドがある。
【０００６】
ソルダマスク限定型ボンディングパッド及び／またはソルダマスク非限定型ボンディングパッドを有する従来の半導体パッケージについての例は特許文献１、特許文献２、及び特許文献３に開示されている。
【０００７】
図１は一般的なＳＭＤ（Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッドを示す断面図である。
【０００８】
図１に示すように、ＳＭＤボンディングパッドは基板１２及び印刷回路基板２２に全部形成される。基板１２上のＳＭＤボンディングパッドは基板１２上に形成された金属ボンディングパッド１４を含む。基板１２は半導体チップと印刷回路基板２２との間を相互連結するかインタフェーシングするのに使用される。ソルダマスク１６は基板１２上に形成されボンディングパッド１４の一部をカバーする。金属ボンディングパッド１４の一部は露出される。その後、ソルダボール２４はボンディングパッド１４に付着される。基板１２を印刷回路基板２２に連結する場合、ボンディングパッド２０が印刷回路基板２２の表面に形成される。ソルダマスク１８は印刷回路基板２２上に形成されボンディングパッド１８の一部とオーバーラップされＳＭＤボンディングパッドを形成する。前記ソルダマスク１６、１８の露出された開口が、ソルダボール２４が電気的に連結されるボンディングパッド１４、２０の接触領域を限定する。前記ボンディングパッド１４、２０の接触領域と接触されたソルダボール２４を通じて基板１２と印刷回路基板２２とが相互電気的に連結される。前記ソルダマスク１６、１８は液体ソルダが所望しない領域に流入されることを防止し、リフロー以後の前記ソルダボール２４の形態に影響を与える。
【０００９】
図２は一般的なＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッドを示す断面図である。
【００１０】
図２に示すように、基板３２上のＮＳＭＤボンディングパッドは基板３２上に形成された金属ボンディングパッド３４を含む。ソルダマスク３６は基板３２上に形成されボンディングパッド３４と接触またはオーバーラップされない。また、ソルダマスク３８は印刷回路基板４２上に形成され、ボンディングパッド４０と接触またはオーバーラップされない。
【００１１】
前記ボンディングパッド３４、４０の形態及び大きさはリフロー後の前記ソルダボール４４の形態を決定する。
【００１２】
前記ソルダマスク限定型（ＳＭＤ）ボンディングパッドの場合落下試験の際信頼性は優秀であるがボードレベルＴＣ（Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｙｃｌｅ）信頼性は脆弱である。
【００１３】
反面、ソルダマスク非限定型（ＮＳＭＤ）ボンディングパッドの場合ボードレベルＴＣ信頼性が優秀であるが、落下試験信頼性は脆弱である。
【００１４】
従って、前記落下試験信頼性及びボードレベルＴＣ信頼性を全部改善させることができるようにソルダボールランドパッド（Ｓｏｌｄｅｒ  ｂａｌｌ  ｌａｎｄ  ｐａｄまたはｓｏｌｄｅｒ  ｂａｌｌ  ｂｏｎｄｉｎｇ  ｐａｄ）を有する半導体パッケージが要求されつつある。  
【特許文献１】米国特許第６、５５２、４３６号明細書
【特許文献２】米国公開特許第２００５−２３７０４号明細書
【特許文献３】韓国公開特許２００５−１３７７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従って、本発明の第１目的は、落下試験信頼性及びボードレベルＴＣ信頼性を改善することができるソルダボールボンディングパッド配列を有する半導体パッケージを提供することにある。
【００１６】
また、本発明の第２目的は、落下試験信頼性及びボードレベルＴＣ信頼性を改善することができるソルダボールボンディングパッド配列を有する印刷回路基板を提供することにある。
【００１７】
本発明の第３目的は、前記半導体パッケージ及び印刷回路基板を含む半導体モジュールを提供することにある。
【課題を解決するための手段】
【００１８】
前述した本発明の第１目的を達成するための本発明の一側面による半導体パッケージは、半導体チップと基板を含む。前記基板は複数のボンディングパッドを含み、前記複数のボンディングパッドに電極的に連結されたソルダボールを介して前記半導体チップと印刷回路基板との間をインタフェーシングする。前記複数のボンディングパッドは前記基板の一面に相互交替に配列された複数のＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッド、及び複数のＳＭＤ（Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッドを含む。前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは前記基板の一面上に行方向に沿って交替に配列されることができる。前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは前記基板の一面に列方向に沿って交替に配列することができる。
【００１９】
また、本発明の第1目的を達成するための本発明の他の側面による半導体パッケージによると、前記複数のボンディングパッドは前記基板の中央領域に配置された複数の第１ＮＳＭＤボンディングパッド、前記基板の前記中央領域を除いた残りの外郭領域に交替に配列された複数の第２ＮＳＭＤボンディングパッド、及び複数のＳＭＤボンディングパッドを含む。前記複数の第２ＮＳＭＤボンディングパッド及び複数のＳＭＤボンディングパッドは、前記基板の一面上に行方向に沿って交替に配列されることができる。前記複数の第２ＮＳＭＤボンディングパッド及び複数のＳＭＤボンディングパッドは、前記基板の一面上に列方向に沿って交替に配列されることができる
【００２０】
また、本発明の第２目的を達成するための本発明の一側面による印刷回路基板は、基板と、前記基板の一面上に交替に配列された複数のＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッド、及び複数のＳＭＤ（Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッドと、を含む。前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に行方向に沿って交替に配列されることができる。前記複数のＮＳＭＤボンディングパッド及び前記複数のＳＭＤボンディングパッドは、前記基板の一面に列方向に沿って交替に配列されることができる。
【００２１】
また、本発明の第３目的を達成するための本発明の一側面による半導体モジュールは、第１基板の一面に交替に配列された複数の第１ＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｅｎｄ）ボンディングパッドと、複数の第１ＳＭＤ（Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッドとを含む印刷回路基板、及び半導体チップと、一面に交替に配列された複数の第２ＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッド及び複数の第２ＳＭＤ（Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結された複数のソルダボールを介して前記半導体チップと前記印刷回路基板との間をインタフェーシングする第２基板とを具備する半導体パッケージを含む。
【００２２】
また、本発明の第３目的を達成するための本発明の他の側面による半導体モジュールは、第１基板の一面に交替に配列された複数の第１ＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッドと、複数の第１ＳＭＤ（Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッドとを含む印刷回路基板、及び半導体チップと、一面の中央領域に配置された複数の第２ＮＳＭＤ（Ｎｏｎ−Ｓｏｌｄｅｒ  Ｍａｓｋ  Ｄｅｆｉｎｅｄ）ボンディングパッドと前記中央領域を除いた残りの外郭領域に交替に配列された複数の第３ＮＳＭＤボンディングパッド及び複数の第２ＳＭＤボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結された複数のソルダボールを介して前記半導体チップと前記印刷回路基板との間をインタフェーシングする第２基板とを具備する半導体パッケージを含む。
【００２３】
本発明は多様な変更を加えることができ多様な形態を有することができ、特定の実施例を図面に例示し本文において詳細に説明しようとする。しかし、これは本発明を特定の開示形態に対して限定することではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むこととして理解すべきである。各図面を説明しながら類似した参照符号を類似した構成要素に対して使用した。
【００２４】
第１、第２などの用語は多様な構成要素を説明するのに使用されることができるが、前記構成要素は前記用語によって限定されてはいけない。前記用語は一つの構成要素を他の構成要素から区別する目的としてのみ使用される。例えば、本発明の権利範囲を離れることなく第１構成要素は第２構成要素として命名されることができ、同様に第２構成要素も第１構成要素として命名されることができる。
【００２５】
本出願で使用した用語はただ特定の実施例を説明するために使用されたもので、本発明を限定しようとする意図ではない。単数の表現は文脈上明白に決めない限り、複数の表現を含む。本出願で、“含む”または“有する”などの用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部分品またはこれらを組合わせたものが存在していることを指定しようとするものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部分品またはこれらを組合わせたものの存在を予め排除していないこととして理解しなければならない。
【００２６】
特別に定義しない限り、技術的な科学的な要素を含んでここで使用される全ての用語は本発明が属する技術分野で通常の知識を有する者によって一般的に理解されるのと同一の意味を有している。一般的に使用される辞書に定義されているのと同じ用語は関連技術の文脈上有する意味と一致する意味を有すると解釈されるべきであり、本出願で明白に定義していない限り、過度に形式的な意味に解釈されない。
【発明を実施するための最良の形態】
【００２７】
以下、添付図面を参照して、本発明の好ましい実施形態をより詳細に説明する。
【００２８】
図３は本発明の一実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドの配列構造を有した半導体パッケージの断面図である。
【００２９】
図３に示すように、半導体パッケージ１００は基板１１０に付着された半導体チップ１２０を含む。半導体チップ１２０は基板１１０にワイヤーボンディング、バンプ工程または他の方法で付着されることができる。
【００３０】
基板１１０は半導体チップ１２０と印刷回路基板（図示せず）をインタフェーシングする。
【００３１】
半導体チップ１２０が基板１１０に付着された後基板１１０の表面及び半導体チップ１２０はモールド複合密封剤を用いて密封される。
【００３２】
半導体パッケージの落下試験の際の信頼性及びボードレベルＴＣ信頼性を改善するためにＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０は基板１１０の一面に所定の配列に形成される。例えば、ＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０はマトリックス形態に交替に配列されることができる。または、ＳＭＤボンディングパッド及びＮＳＭＤボンディングパッド６０は行方向または列方向に沿って交替に配列されることができる。また、基板１１０に配列されたボンディングパッドのうち基板１１０の中央領域にはＮＳＭＤボンディングパッド６０が配列されるようにし、基板１１０の中央領域を除いた残りの外郭領域にはＳＭＤボンディングパッド５０が配列されるようにすることができる。ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０の配列状態の具体的な実施例は図５乃至図１９を参照して説明する。
【００３３】
ＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０は基板１１０をソルダボール（図示せず）を通じて印刷回路基板（図示せず）に電気的に連結される。
【００３４】
ソルダマスク５２は基板１１０上に形成されＳＭＤボンディングパッド５０の一部を覆う。即ち、ＳＭＤボンディングパッド５０の一部は露出され、露出された開口の大きさはＳＭＤボンディングパッド５０より小さい。前記ソルダマスク５２の露出された開口とオーバーラップされたＳＭＤボンディングパッド５０の領域はＳＭＤボンディングパッド５０がソルダボール（図示せず）と接触される領域を限定する。ソルダマスク５２は基板１１０上に形成され、ＮＳＭＤボンディングパッド６０と接触またはオーバーラップされることがなく、ＮＳＭＤボンディングパッド６０のエッジは露出される。
【００３５】
図４は本発明の一実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドの配列構造を有する半導体モジュールの断面図である。
【００３６】
図４に示すように、半導体モジュールは半導体パッケージ１００及び印刷回路基板２００を含む。半導体パッケージ１００に対しては図３で上述したので説明を省略する。
【００３７】
印刷回路基板２００の基板２１０上にはソルダマスク７２、ＳＭＤボンディングパッド７０及びＮＳＭＤボンディングパッド８０が形成される。
【００３８】
ＳＭＤボンディングパッド７０及びＮＳＭＤボンディングパッド８０は、基板２１０の一面に所定の配列に形成される。
【００３９】
印刷回路基板２００は前記ＳＭＤボンディングパッド５０、７０及びＮＳＭＤボンディングパッド６０、８０に電気的に連結された複数のソルダボール（図示せず）を通じて前記半導体チップとインタフェーシングする。
【００４０】
ここで、印刷回路基板２００のＳＭＤボンディングパッド７０及びＮＳＭＤボンディングパッド８０の所定の配列状態は、前記半導体パッケージ１００上のＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０の配列状態と同一であっても異なってもよいのである。
【００４１】
例えば、基板１１０にＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０が行方向（または列方向）に沿って交替に配列された場合印刷回路基板２００のＳＭＤボンディングパッド７０及びＮＳＭＤボンディングパッド８０はこれと同一に行方向（または列方向）に沿って交替に配列されることができる。また、基板１１０にＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０が行方向（または列方向）に沿って交替に配列された場合印刷回路基板２００のＳＭＤボンディングパッド７０及びＮＳＭＤボンディングパッド８０は列方向（または行方向）に沿って交替に配列されることができる。
【００４２】
図５乃至図１５は本発明の一実施例による行方向及び／または列方向に交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドを含む半導体パッケージまたは印刷回路基板の平面図である。図５乃至図１０は半導体パッケージまたは印刷回路基板のボンディングパッドが３列ずつ総６列が配列された場合を示し、図１１乃至図１５は半導体パッケージまたは印刷回路基板のボンディングパッドが４列ずつ総８列で配列された場合を示す。
【００４３】
落下試験信頼性の優れたＳＭＤボンディングパッド５０とボードレベルＴＣ信頼性の優れたＮＳＭＤボンディングパッド６０が半導体パッケージ基板の一面に行方向及び／または列方向に沿って交替に配列されることで半導体パッケージまたは印刷回路基板の落下試験信頼性及びボードレベルＴＣ信頼性を改善することができる。
【００４４】
本発明の一実施例においては、ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０は半導体パッケージの基板または印刷回路基板の一面に行方向及び列方向に沿って交替に配列される（図５、図６、図１１参照）。図５、図６及び図１１の場合ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０との比率は略１：１である。
【００４５】
本発明の他の実施例においては、ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０は半導体パッケージまたは印刷回路基板の一面に行方向に沿って交替に配列される（図７、図８、図１２、図１３参照）
【００４６】
本発明のさらに他の実施例においては、ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０は半導体パッケージまたは印刷回路基板の一面に列方向に沿って交替に配列される（図９、図１０、図１４、及び図１５参照）。図９、図１４、及び図１５の場合ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０との比率は略１：１であり、図１０の場合、ＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０との比率は略１：２である。
【００４７】
図１６乃至図１９は基板１１０に配列されたボンディングパッドのうち基板１１０の中央領域１１０１、１１０３にはＮＳＭＤボンディングパッド６０が配列され、基板１１０の中央領域１１０１、１１０３を除いた残りの外郭領域にはＳＭＤボンディングパッド５０及びＮＳＭＤボンディングパッド６０が行方向及び／または列方向に交替に配列された半導体パッケージまたは印刷回路基板を示す。
【００４８】
ボードレベルＴＣ信頼性の優れたＮＳＭＤボンディングパッド６０は基板１１０の中央領域１１０１、１１０３に配置され、落下試験信頼性の優れたＳＭＤボンディングパッド５０とボードレベルＴＣ信頼性の優れたＮＳＭＤボンディングパッド６０が半導体パッケージまたは印刷回路基板の中央領域を除いた残りの外郭領域に行方向及び／または列方向に沿って交替に配列されることで半導体パッケージまたは印刷回路基板の落下試験信頼性及びボードレベルＴＣ信頼性を改善することができる。
【００４９】
本発明の一実施例においては、半導体パッケージ基板または印刷回路基板の中央領域１１０１、１１０３にはＮＳＭＤボンディングパッド６０が配列され、半導体パッケージまたは印刷回路基板の中央領域１１０１、１１０３を除いた残り外郭領域にはＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０が行方向及び／または列方向に沿って交替に配列される（図１６参照）。
【００５０】
本発明の他の実施例においては、半導体パッケージ基板または印刷回路基板の中央領域１２０１、１２０３にはＮＳＭＤボンディングパッド６０が配列され、半導体パッケージまたは印刷回路基板の中央領域１２０１、１２０３を除いた残り外郭領域にはＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０が行方向に沿って交替に配列される（図１７参照）。ここで、外郭領域でＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０の位置が互いに変えられることもあり得る。
【００５１】
本発明のさらにまたの実施例においては、半導体パッケージ基板または印刷回路基板の中央領域１３０１、１３０３にはＮＳＭＤボンディングパッド６０が配列され、半導体パッケージまたは印刷回路基板の中央領域１３０１、１３０３を除いた残り外郭領域にはＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０が列方向に沿って交替に配列される（図１８参照）。ここで、外郭領域でＳＭＤボンディングパッド５０とＮＳＭＤボンディングパッド６０の位置が互いに変えられることもあり得る（図１９参照）。
【００５２】
本発明の実施例によると、半導体パッケージの形態や大きさまたは他の条件によってＳＭＤボンディングパッド及びＮＳＭＤボンディングパッドの配列形態をいくらでも変形することができる。
【産業上の利用可能性】
【００５３】
前記のような半導体パッケージ、印刷回路基板及び半導体モジュールによると、ドロップ信頼性に脆弱なＮＳＭＤボンディングパッドと落下試験信頼性に優れたＳＭＤボンディングパッドとを混合して半導体パッケージ及び印刷回路基板に配列することで落下試験信頼性を改善することができる。また、ボートレベルＴＣ信頼性に脆弱なＳＭＤボンディングパッドとボートレベルＴＣ信頼性に優れたＮＳＭＤボンディングパッドとを混合して半導体パッケージ及び印刷回路基板に配列することでボートレベルＴＣ信頼性も改善することができる。
【００５４】
即ち、ドロップ信頼性の優れたＳＭＤボンディングパッドとボートレベルＴＣ信頼性の優れたＮＳＭＤボンディングパッドを半導体パッケージ及び印刷回路基板の所定領域に行方向及び／または列方向に沿って交替に配列することで半導体パッケージ、印刷回路基板及び半導体モジュールの落下試験信頼性及びレベルＴＣ信頼性を改善することができる。  
【００５５】
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
【図面の簡単な説明】
【００５６】
【図１】一般的なＳＭＤボンディングパッドを示す断面図である。
【図２】一般的なＮＳＭＤボンディングパッドを示す断面図である。
【図３】本発明の一実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドの配列構造を有した半導体パッケージの断面図である。
【図４】本発明の一実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドの配列構造を有した半導体モジュールの断面図である。
【図５】本発明の他の実施例による交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。
【図６】本発明の他の実施例による交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。
【図７】本発明のさらに他の実施例による行方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。
【図８】本発明のさらに他の実施例による行方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。
【図９】本発明のさらに他の実施例による列方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。
【図１０】本発明のさらに他の実施例による列方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。
【図１１】本発明のさらに他の実施例による配列構造を有したＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを含む半導体パッケージまたは印刷回路基板の平面図である。
【図１２】本発明のさらに他の実施例による行方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。
【図１３】本発明のさらに他の実施例による行方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。
【図１４】本発明のさらに他の実施例による列方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。
【図１５】本発明のさらに他の実施例による列方向に沿って交替に配列されたＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。
【図１６】本発明のさらに他の実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。
【図１７】本発明のさらに他の実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。
【図１８】本発明のさらに他の実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。
【図１９】本発明のさらに他の実施例によるＳＭＤボンディングパッドとＮＳＭＤボンディングパッドとを示した半導体パッケージまたは印刷回路基板の平面図である。
【符号の説明】
【００５７】
５０、７０  ＳＭＤボンディングパッド
５２、７２  ソルダマスク
６０、８０  ＮＳＭＤボンディングパッド
１００  半導体パッケージ
２００  印刷回路基板
【図１】
2007081374.tif 000003
【図２】
2007081374.tif 000004
【図３】
2007081374.tif 000005
【図４】
2007081374.tif 000006
【図５】
2007081374.tif 000007
【図６】
2007081374.tif 000008
【図７】
2007081374.tif 000009
【図８】
2007081374.tif 000010
【図９】
2007081374.tif 000011
【図１０】
2007081374.tif 000012
【図１１】
2007081374.tif 000013
【図１２】
2007081374.tif 000014
【図１３】
2007081374.tif 000015
【図１４】
2007081374.tif 000016
【図１５】
2007081374.tif 000017
【図１６】
2007081374.tif 000018
【図１７】
2007081374.tif 000019
【図１８】
2007081374.tif 000020
【図１９】
2007081374.tif 000021