(57)【要約】【課題】発熱防止と静音化をバランス良く達成する。【解決手段】反転入力端子に入力抵抗が接続され且つ出力端子と前記反転入力端子との間に帰還抵抗が接続される差動増幅器を有しており、ホール素子によって検出されたモータのロータの回転位置を示す正弦波信号が前記反転入力端子に入力されることで、前記差動増幅器により増幅されて前記出力端子より出力される出力信号を前記モータのコイルへ供給することで前記モータを回転するモータ駆動回路において、前記出力信号の波形を疑似台形波とさせる前記差動増幅器の第１の利得を、前記帰還抵抗と前記入力抵抗の抵抗比によって予め設定しておいた上で、前記疑似台形波の両辺の成形期間中において、前記第１の利得に基づく前記疑似台形波の両辺の傾きを緩やかにさせるべく、前記第１の利得を減少させる利得制御回路を有する。【選択図】  図１
2007037385.tif 000002
【特許請求の範囲】
【請求項１】
反転入力端子に入力抵抗が接続され且つ出力端子と前記反転入力端子との間に帰還抵抗が接続される差動増幅器を有しており、ホール素子によって検出されたモータのロータの回転位置を示す正弦波信号が前記反転入力端子に入力されることで、前記差動増幅器により増幅されて前記出力端子より出力される出力信号を前記モータのコイルへ供給することで前記モータを回転するモータ駆動回路において、
前記出力信号の波形を疑似台形波とさせる前記差動増幅器の第１の利得を、前記帰還抵抗と前記入力抵抗の抵抗比によって予め設定しておいた上で、
前記疑似台形波の両辺の成形期間中において、前記第１の利得に基づく前記疑似台形波の両辺の傾きを緩やかにさせるべく、前記第１の利得を減少させる利得制御回路を有すること、を特徴とするモータ駆動回路。
【請求項２】
第１の抵抗と、第１のＰＮＰ型トランジスタと、による第１の直列接続体を有するとともに、当該第１の直列接続体を前記帰還抵抗に並列接続した上で、
前記利得制御回路は、
前記出力信号が所定の閾値を超えるまで前記第１のＰＮＰ型トランジスタをオフさせることで前記第１の利得を保持し、
前記所定の閾値を超えたとき前記第１のＰＮＰ型トランジスタをオンさせることで、前記第１の利得を、前記帰還抵抗と前記第１の抵抗の並列接続による合成抵抗と、前記入力抵抗と、の抵抗比によって定まる第２の利得へと減少させること、
を特徴とする請求項１に記載のモータ駆動回路。
【請求項３】
第２の抵抗と、ダイオード接続された第１のＮＰＮ型トランジスタと、第１の定電流源と、による電源電圧が印加された第２の直列接続体を有するとともに、前記第１のＮＰＮ型トランジスタと前記第１の定電流源の接続点と、前記第１のＰＮＰ型トランジスタのベース電極と、を接続した上で、
前記利得制御回路は、
前記所定の閾値を、前記電源電圧から、前記定電流源の電流による前記第２の抵抗の電圧降下分を差し引いた電圧としたこと、を特徴とする請求項２に記載のモータ駆動回路。
【請求項４】
前記利得制御回路は、
前記第１のＰＮＰ型トランジスタのコレクタ電極からベース電極に向けて電流が流れることを抑制する電流抑制回路を設けたこと、
を特徴とする請求項３に記載のモータ駆動回路。
【請求項５】
前記電流抑制回路は、
前記第１のＰＮＰ型トランジスタにおいてベース電極の電圧をコレクタ電極の電圧よりも高くさせるリミッタ回路であること、
を特徴とする請求項４に記載のモータ駆動回路。
【請求項６】
前記リミッタ回路は、
第２の定電流源と、コレクタ接地され且つベース電極に前記差動増幅器の反転入力端子又は非反転入力端子の電圧が印加される第２のＰＮＰ型トランジスタと、による第３の直列接続体と、
コレクタ電極に前記電源電圧が印加されるとともに、ベース電極に前記第２の定電流源と前記第２のＰＮＰ型トランジスタの接続点の電圧が印加され、エミッタ電極に前記第１のＮＰＮ型トランジスタと前記第１の定電流源の接続点及び前記第１のＰＮＰ型トランジスタのベース電極を接続した第２のＮＰＮ型トランジスタと、
を有することを特徴とする請求項５に記載のモータ駆動回路。
【請求項７】
前記電流抑制回路は、
前記第１のＰＮＰ型トランジスタのコレクタ電極側に、ダイオード接続された第３のＰＮＰ型トランジスタを設けること、を特徴とする請求項４に記載のモータ駆動回路。
【請求項８】
前記差動増幅器は、２つの第１の差動増幅器及び第２の差動増幅器で構成され、
前記第１差動増幅器の非反転入力端子及び前記第２の差動増幅器の反転入力端子には前記正弦波信号が入力され、
前記第１の差動増幅器の反転入力端子及び前記第２の差動増幅器の非反転入力端子に前記正弦波信号の反転信号が入力され、
前記第１差動増幅器の出力端子は、前記コイルの一端と接続され、
前記第２差動増幅器の出力端子は、前記コイルの他端と接続されること、
を特徴とする請求項１乃至７のいずれかに記載のモータ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータ駆動回路に関する。
【背景技術】
【０００２】
各種電子機器は、概ね当該電子機器が動作する際に熱を発生する発熱体を有している。また、発熱体を有する電子機器には、発熱を冷却するためのファンモータと、そのファンモータを駆動するためのモータ駆動回路が設けられているものがある。例えばノート型パーソナルコンピュータでは、ＣＰＵの高速化に伴ってその発熱量が年々増加の一途をたどっている為、ＣＰＵを冷却するためのファンモータと、そのファンモータを駆動するモータ駆動回路と、が通常設けられている。尚、ファンモータは、磁気センサであるホール素子を用いてホールモータ化されている場合が専らである。また、このようなファンモータを駆動するためのモータ駆動回路には、ＢＴＬ（Balanced Trancefomer Less）駆動方式等のリニア駆動方式が主に採用される。
【０００３】
図８は、単相ホールモータ用且つＢＴＬ駆動方式を用いた従来のモータ駆動回路３００の構成を示すブロック図である（例えば、以下に示す特許文献１の図３を参照。）。尚、モータ駆動回路３００は、同図に示すように、一般的に、ホール素子１００とコイル１３０を除き、同一チップ上に集積化された集積回路として提供される。また、三相ホールモータの場合は、三相分のコイル１３０がスター結線されるので、各相のコイル１３０の一方の端子にのみ電流を供給すればよいため、各相のコイル１３０に対して、図８に示すホールアンプ１１０、１２０のいずれか一方のみを設ければよい。
【０００４】
ホール素子１００は、モータのステータの所定角毎に固着され、ホールバイアス電圧ＶＨＢが印加されて動作する。そして、ホール素子１００は、モータのロータが回転している時、正弦波であり且つ互いに逆相となるホール素子出力Ｓ１、Ｓ２を生成する。尚、ホール素子出力Ｓ１、Ｓ２は、モータのロータの回転位置を示すものであり、その周波数は、モータの回転速度に比例する。
【０００５】
ホールアンプ１１０は、電源電圧ＶＣＣが印加されて動作し、ホール素子１００からのホール素子出力Ｓ１、Ｓ２を差動増幅する差動増幅器である。ホールアンプ１１０の非反転入力端子（以下、＋端子とする。）にはホール素子出力Ｓ１が入力され、ホールアンプ１１０の反転入力端子（以下、−端子とする。）にはホール素子出力Ｓ２が入力抵抗ＲＡを介して入力される。更に、ホールアンプ出力ＶＯＵＴ１が帰還抵抗ＲＢを介して負帰還される。かかる構成により、ホールアンプ１１０は、ホール素子出力Ｓ１、Ｓ２の電位差を所定利得Ａｖ１分増幅させた結果であるホールアンプ出力ＶＯＵＴ１を生成する。尚、このホールアンプ出力ＶＯＵＴ１は、コイル１３０の一端へと印加される。
【０００６】
ホールアンプ１２０は、ホールアンプ１１０と同様に、電源電圧ＶＣＣが印加されて動作し、ホール素子１００からのホール素子出力Ｓ１、Ｓ２を差動増幅する差動増幅器である。但し、ホールアンプ１２０の＋端子にはホール素子出力Ｓ２が入力され、ホールアンプ１２０の−端子にはホール素子出力Ｓ１が入力抵抗ＲＣを介して入力されるため、ホールアンプ１１０とはホール素子出力Ｓ１、Ｓ２の入力端子が真逆である。更に、ホールアンプ出力ＶＯＵＴ２が帰還抵抗ＲＤを介して負帰還される。かかる構成により、ホールアンプ１２０は、ホール素子出力Ｓ１、Ｓ２の電位差を所定利得Ａｖ２分増幅させた結果であるホールアンプ出力ＶＯＵＴ２を生成する。このホールアンプ出力ＶＯＵＴ２は、ホールアンプ出力ＶＯＵＴ１の逆相となり、コイル１３０の他端へと印加される。尚、ホールアンプ１１０の所定利得Ａｖ１とホールアンプ１２０の所定利得Ａｖ２は等しく設定される。
【０００７】
図９をもとにモータ駆動回路３００の動作について説明する。尚、（ａ）はホール素子出力Ｓ１、Ｓ２の波形図、（ｂ）はホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が正弦波の場合の波形図、（ｃ）はホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が疑似台形波の場合の波形図を示す。
【０００８】
ホール素子１１０は、図９（ａ）に示すように、正弦波状のホール素子出力Ｓ１（実線）、Ｓ２（破線）を出力する。尚、ホール素子出力Ｓ１、Ｓ２の大小関係は、モータの回転に伴って所定の電気角（例えば１８０度）に応じた時刻毎（時刻ｔ０、ｔ１、ｔ２、ｔ３、ｔ４）に切り替わる。
【０００９】
ホールアンプ１１０、１２０は、ホール素子出力Ｓ１、Ｓ２を所定利得Ａｖ１、Ａｖ２で増幅した結果、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２を生成する。図９（ｂ）に示すように、ホールアンプ出力ＶＯＵＴ１（実線）、ＶＯＵＴ２（破線）の関係は逆相となる。また、ホール素子出力Ｓ１、Ｓ２の波形が正弦波であるため、ホールアンプ１１０、１２０において増幅時の飽和動作が起こらなければ、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形もまた正弦波として現れる。尚、図９（ｂ）に示すように、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の大小関係は、ホール素子出力Ｓ１、Ｓ２の場合と同様に、モータの回転に伴って所定の電気角（例えば１８０度）に応じた時刻毎（時刻ｔ０、ｔ１、ｔ２、ｔ３、ｔ４）に切り替わる。
【００１０】
ここで、コイル１３０の両端には互いに逆相のホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２が印加されるため、コイル１３０にはホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の電位差に応じた電流が流れる。例えば、最初の時刻ｔ０〜ｔ１の期間では、ホールアンプ出力ＶＯＵＴ１はホールアンプ出力ＶＯＵＴ２よりも高電位なので、ホールアンプ１１０側からホールアンプ１２０側へと電流が流れる。また、つぎの時刻ｔ１〜ｔ２の期間では、ホールアンプ出力ＶＯＵＴ２がホールアンプ出力ＶＯＵＴ１よりも高電位なので、ホールアンプ１２０側からホールアンプ１１０側へと電流が流れる。このように、コイル１３０に流れる電流方向が切り替わることで、モータが回転する。
【００１１】
ところで、ホールアンプ１１０、１２０の所定利得Ａｖ１、Ａｖ２は、一般的に、電源電圧ＶＣＣの最大使用電圧に合わせて設定される。すなわち、電源電圧ＶＣＣを最大使用電圧よりも低くした場合であっても、ホールアンプ１１０、１２０は最大使用電圧に応じた所定利得Ａｖ１、Ａｖ２で増幅を行うことになる。しかしながら、ホールアンプ１１０、１２０は、電源電圧ＶＣＣより高い電圧を出力することができない。この結果、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形は、図９（ｃ）に示すように、電源電圧ＶＣＣを最大使用電圧より低くした場合に、ホール素子出力Ｓ１、Ｓ２のように正弦波とはならず、ホールアンプ１１０、１２０の増幅時における飽和動作によって疑似台形波として現れる。尚、このように、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２が疑似台形波となる場合であっても、前述した正弦波の場合と同様に、コイル１３０の両端には互いに逆相のホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２が印加され、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の大小関係によってコイル１３０に流れる電流方向が切り替わることで、モータが回転する。
【特許文献１】特開２００４−１６６３７９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図８に示したような従来のホールモータ用且つリニア駆動方式のモータ駆動回路の場合、正弦波であるホール素子出力Ｓ１、Ｓ２に対して、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が正弦波の場合と疑似台形波の場合とがある。ここで、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が正弦波の場合と疑似台形波の場合では、それぞれ、つぎに示すような問題があった。
【００１３】
まず、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が正弦波の場合、疑似台形波の場合と比較して、ホールアンプ１１０、１２０の電力ロスが大きく、発熱し易いという問題が生じていた。例えば、図９（ｂ）、（ｃ）に示す斜線部は、ホールアンプ１１０、１２０における電力ロスの要因となる範囲である。すなわち、ホールアンプ１１０、１２０自体には電源電圧ＶＣＣが印加されているにも関わらず、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が正弦波の場合であっても疑似台形波の場合であっても、ホールアンプ１１０、１２０は電源電圧ＶＣＣ分目一杯出力せず、電源電圧ＶＣＣから接地電圧ＶＳＳの範囲内に抑えられるため、図９（ｂ）、（ｃ）の斜線部に示す電力ロスの要因が必ず生じる。ここで、図９（ｂ）、（ｃ）の斜線部を対比すれば、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２が正弦波の場合の方が電力ロスの要因が多いことが分かる。ちなみに、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２が疑似台形波ではなく理想的な方形波となる場合では電力ロスの要因は生じ得ない。
【００１４】
つぎに、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が疑似台形波の場合、正弦波の場合と比較して、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の急峻な傾きに起因した高調波成分によって、モータ回転の際に騒音が大きいという問題が生じていた。この騒音の問題を、図１０を用いて説明する。尚、図１０は、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が疑似台形波の場合であり、モータが回転することでホール素子出力Ｓ１、Ｓ２の相互の極性が切り替わった際の、コイル１３０に流れる電流変化の様子を示す図である。まず、時刻ｔＡの時点までは、ホールアンプ出力ＶＯＵＴ２の方がホールアンプ出力ＶＯＵＴ１よりも高く、コイル１３０にはホールアンプ１２０側からホールアンプ１１０側に向けて電流が流れる。その後、ホール素子出力Ｓ１、Ｓ２の変化に伴って、時刻ｔＡの時点でホールアンプ出力ＶＯＵＴ２が下降し始めるとともに、ホールアンプ出力ＶＯＵＴ１が上昇し始める。そして、時刻ｔＢの時点でホールアンプ出力ＶＯＵＴ１とホールアンプ出力ＶＯＵＴ２の大小関係が逆転する。この結果、ホールアンプ１１０側からホールアンプ１２０側に向けて電流が流れるはずである。
【００１５】
しかしながら、コイル１３０には電流がこれまで流れていた方向に電流を流し続けようとする性質があるため、時刻ｔＡ〜ｔＢまでの期間が短いと、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の大小関係が逆転することになる時刻ｔＢの時点では、コイル１３０に流れる電流の方向を切り替えられなくなる。よって、時刻ｔＢにおいても未だにホールアンプ１２０側からホールアンプ１１０側に向けて電流が流れ続けており、時刻ｔＣの時点でようやくコイル１３０に流れる電流の向きが切り替わることになる。つまり、時刻ｔＢ〜ｔｃまでの期間では、モータを回転させる方向とは逆方向の電流がコイル１３０に流れることになり、モータに指示した回転方向とは逆向きのトルクが発生する。そして、この逆向きのトルクによって、モータ回転の際に騒音が発生するのである。
【００１６】
このように、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が正弦波の場合では電力ロスによる発熱の問題が生じてしまい、一方、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が疑似台形波の場合ではモータ回転の際における騒音の問題が生じていた。
【課題を解決するための手段】
【００１７】
前記課題を解決するための主たる発明は、反転入力端子に入力抵抗が接続され且つ出力端子と前記反転入力端子との間に帰還抵抗が接続される差動増幅器を有しており、ホール素子によって検出されたモータのロータの回転位置を示す正弦波信号が前記反転入力端子に入力されることで、前記差動増幅器により増幅されて前記出力端子より出力される出力信号を前記モータのコイルへ供給することで前記モータを回転するモータ駆動回路において、前記出力信号の波形を疑似台形波とさせる前記差動増幅器の第１の利得を、前記帰還抵抗と前記入力抵抗の抵抗比によって予め設定しておいた上で、前記疑似台形波の両辺の成形期間中において、前記第１の利得に基づく前記疑似台形波の両辺の傾きを緩やかにさせるべく、前記第１の利得を減少させる利得制御回路を有すること、とする。
【発明の効果】
【００１８】
本発明によれば、発熱防止と静音化をバランス良く達成することが可能なモータ駆動回路を提供することができる。
【発明を実施するための最良の形態】
【００１９】
＜モータ駆動回路の構成＞
図１は、ホールモータ用且つＢＴＬ駆動方式を用いた本発明に係るモータ駆動回路５００の構成を示すブロック図である。尚、図１において、図９に示す従来のモータ駆動回路３００並びにその周辺回路と同一の構成要素については同一符号を付する。
【００２０】
モータ駆動回路５００は、反転入力端子（以下、−端子）に入力抵抗（ＲＡ、ＲＣ）が接続され且つ出力端子と−端子との間に帰還抵抗（ＲＢ、ＲＤ）が接続されるホールアンプ１１０、１２０を有しており、ホール素子１００によって検出されたモータのロータの回転位置を示す正弦波状のホール素子出力Ｓ１、Ｓ２（本発明に係る『正弦波信号』）が−端子に入力されることで、ホールアンプ１１０、１２０により所定利得Ａｖ１、Ａｖ２分増幅され、出力端子より出力される正弦波状のホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２（本発明に係る『出力信号』）をモータのコイル１３０へ供給することで、モータを回転させるものである。
【００２１】
尚、モータ駆動回路５００は、同図に示すように、一般的に、ホール素子１００とコイル１３０を除き、同一チップ上に集積化された集積回路として提供される。また、三相ホールモータの場合は、三相分のコイル１３０がスター結線されるので、各相のコイル１３０の一方の端子にのみ電流を供給すればよいため、各相のコイル１３０に対して、図８に示すホールアンプ１１０、１２０のいずれか一方のみを設ければよい。
【００２２】
ホール素子１００は、モータのステータの所定角毎に固着され、ホールバイアス電圧ＶＨＢが印加されて動作する。そして、ホール素子１００は、モータのロータが回転している時、正弦波状であり且つ互いに逆相となるホール素子出力Ｓ１、Ｓ２を生成する。尚、ホール素子出力Ｓ１、Ｓ２は、モータのロータの回転位置を示すものであり、その周波数は、モータの回転速度に比例する。
【００２３】
ホールアンプ１１０は、電源電圧ＶＣＣが印加されて動作し、ホール素子１００からのホール素子出力Ｓ１、Ｓ２を差動増幅する反転増幅回路である。ホールアンプ１１０の非反転入力端子（以下、＋端子とする。）にはホール素子出力Ｓ１が入力され、ホールアンプ１１０の−端子にはホール素子出力Ｓ２が入力抵抗ＲＡを介して入力される。更に、ホールアンプ出力ＶＯＵＴ１が帰還抵抗ＲＢを介して負帰還される。かかる構成により、ホールアンプ１１０は、ホール素子出力Ｓ１、Ｓ２の電位差を所定利得Ａｖ１分増幅させた結果であるホールアンプ出力ＶＯＵＴ１を生成する。尚、このホールアンプ出力ＶＯＵＴ１は、コイル１３０の一端へと印加される。
【００２４】
ホールアンプ１２０は、ホールアンプ１１０と同様に、電源電圧ＶＣＣが印加されて動作し、ホール素子１００からのホール素子出力Ｓ１、Ｓ２を差動増幅する差動増幅器である。但し、ホールアンプ１２０の＋端子にはホール素子出力Ｓ２が入力され、ホールアンプ１２０の−端子にはホール素子出力Ｓ１が入力抵抗ＲＣを介して入力されるため、ホールアンプ１１０とはホール素子出力Ｓ１、Ｓ２の入力端子が真逆である。更に、ホールアンプ出力ＶＯＵＴ２が帰還抵抗ＲＤを介して負帰還される。かかる構成により、ホールアンプ１２０は、ホール素子出力Ｓ１、Ｓ２の電位差を所定利得Ａｖ２分増幅させた結果であるホールアンプ出力ＶＯＵＴ２を生成する。このホールアンプ出力ＶＯＵＴ２は、ホールアンプ出力ＶＯＵＴ１の逆相となり、コイル１３０の他端へと印加される。
【００２５】
尚、ホールアンプ１１０の所定利得Ａｖ１とホールアンプ１２０の所定利得Ａｖ２は、等しく設定される。更に、ホールアンプ１１０の所定利得Ａｖ１とホールアンプ１２０の所定利得Ａｖ２は、正弦波であるホール素子出力Ｓ１、Ｓ２を増幅した際に飽和させることで、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が疑似台形波となるように、予め設定されている。
【００２６】
利得制御回路２００は、ホールアンプ１１０の利得を制御するものである。ここで、ホールアンプ１１０の利得は、前述したように、帰還抵抗ＲＢと入力抵抗ＲＡの抵抗比によって、ホールアンプ出力ＶＯＵＴ１の波形を疑似台形波とさせるべく、所定利得Ａｖ１に予め設定されている。かかる状況下で、利得制御回路２００は、ホールアンプ出力ＶＯＵＴ１の中点電位より上側の両辺（図４中に示す、疑似左辺ａ〜ｂ〜ｃ’、疑似右辺ｄ’〜ｅ〜ｆ）の成形期間中において、所定利得Ａｖ１に基づいたホールアンプ出力ＶＯＵＴ１の上側の両辺の傾きを緩やかにさせるべく、所定利得Ａｖ１を減少させる。
【００２７】
利得制御回路２１０は、ホールアンプ１２０の利得を制御するものである。ここで、ホールアンプ１２０の利得は、前述したように、帰還抵抗ＲＤと入力抵抗ＲＣの抵抗比によって、ホールアンプ出力ＶＯＵＴ２の波形を疑似台形波とさせるべく、所定利得Ａｖ２に予め設定されている。かかる状況下で、利得制御回路２１０は、ホールアンプ出力ＶＯＵＴ２の中点電位より上側の両辺（図４中に示す、疑似左辺ｆ〜ｇ〜ｈ’、疑似右辺i’〜ｊ〜ｋ）の成形期間中において、所定利得Ａｖ２に基づいたホールアンプ出力ＶＯＵＴ２の上側の両辺の傾きを緩やかにさせるべく、所定利得Ａｖ２を減少させる。
【００２８】
すなわち、モータ駆動回路５００は、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の電位差でモータを駆動させるＢＴＬ駆動方式を採用している。このため、「ホールアンプ出力ＶＯＵＴ１＞ホールアンプ出力ＶＯＵＴ２」の場合、利得制御回路２００によってホールアンプ出力ＶＯＵＴ１の上側の両辺の傾きを緩やかにさせ、一方、「ホールアンプ出力ＶＯＵＴ１＜ホールアンプ出力ＶＯＵＴ２」の場合、利得制御回路２１０によってホールアンプ出力ＶＯＵＴ２の上側の両辺の傾きを緩やかにさせる。
【００２９】
＜利得制御回路の詳細構成＞
図２は、本発明に係る利得制御回路２００の一実施形態である。尚、利得制御回路２１０の説明は、以下の利得制御回路２００の説明で代用する。
【００３０】
利得制御回路２００は、基本的には、抵抗Ｒ１（本発明に係る『第１の抵抗』）と、ＰＮＰ型トランジスタＱ１（本発明に係る『第１のＰＮＰ型トランジスタ』）との直列接続体（本発明に係る『第１の直列接続体』）を有するとともに、この直列接続体をホールアンプ１１０の帰還抵抗ＲＢに並列接続させる。
【００３１】
かかる構成において、利得制御回路２００は、ホールアンプ出力ＶＯＵＴ１が所定の閾値を超えるまではＰＮＰ型トランジスタＱ１をオフさせることで、つぎの式（１）で表現されるホールアンプ１００の所定利得Ａｖ１（本発明に係る『第１の利得』）を保持する。  
Ａｖ１  ＝  ＲＢ／ＲＡ                          ・・・式（１）
【００３２】
一方、利得制御回路２００は、ホールアンプ出力ＶＯＵＴ１が所定の閾値を超えたときにはＰＮＰ型トランジスタＱ１をオンさせることで、所定利得Ａｖ１を、つぎの式（２）に示すとおり、帰還抵抗ＲＢと抵抗Ｒ１との並列接続による合成抵抗ＲＢ／／Ｒ１と入力抵抗ＲＡとの抵抗比により定まる利得Ａｖ１’（本発明に係る『第２の利得』）へと減少させる。  
Ａｖ１’  ＝  （ＲＢ／／Ｒ１）／ＲＡ              ・・・式（２）
【００３３】
ここで、式（１）と式（２）の各分子を比較した場合、式（２）の分子の方が、式（１）の分子よりも、並列接続の合成抵抗である分、必ず小さくなる。このため、利得Ａｖ１’は、所定利得Ａｖ１よりも必ず小さくなる。このように、利得制御回路２００は、ホールアンプ出力ＶＯＵＴ１の上側の両辺の成形期間中において、所定利得Ａｖ１に基づいたホールアンプ出力ＶＯＵＴ１の上側の両辺の傾きを緩やかにさせるべく、所定利得Ａｖ１をＡｖ１’へと減少させるのである。
【００３４】
かかる機能を実現すべく、利得制御回路２００は、電源電圧ＶＣＣが印加される抵抗Ｒ２（本発明に係る『第２の抵抗』）と、ダイオード接続（コレクタ電極とベース電極の短絡）されたＮＰＮ型トランジスタＱ２（本発明に係る『第１のＮＰＮ型トランジスタ』）と、ＮＰＮ型トランジスタＱ３（本発明に係る『第１の定電流源』）と、による直列接続体（本発明に係る『第２の直列接続体』）を有するとともに、ＮＰＮ型トランジスタＱ２、Ｑ３の接続点ｘと、ＰＮＰ型トランジスタＱ１のベース電極と、を接続して構成される。
【００３５】
尚、ＮＰＮ型トランジスタＱ３は、ダイオード接続されたＰＮＰ型トランジスタＱ４とベース電極同士を共通接続させることで、各トランジスタＱ３、Ｑ４に定電流Ｉｃを流すカレントミラー回路を構成する。また、ＰＮＰ型トランジスタＱ４に流れる電流Ｉｃは、ＰＮＰ型トランジスタＱ５、Ｑ６によるカレントミラー回路によって生成される。尚、ＰＮＰ型トランジスタＱ５、Ｑ６によるカレントミラー回路は、各トランジスタＱ５、Ｑ６のベース電極同士を共通接続し、ＰＮＰ型トランジスタＱ６をダイオード接続することで構成される。また、ＰＮＰ型トランジスタＱ６に流れる定電流Ｉｃは、直流電源Ｖ６の直流電圧がベース電極に印加されたＮＰＮ型トランジスタＱ７と抵抗Ｒ３の直列接続体によって生成される。かかる構成により、ＮＰＮ型トランジスタＱ３は、定電流Ｉｃの定電流源として機能する。
【００３６】
図３は、このように、ＮＰＮ型トランジスタＱ３を定電流源とみなした利得制御回路２００と、ホールアンプ１１０との接続関係の一実施形態を示す図である。ここで、ＮＰＮ型トランジスタＱ２、Ｑ３の接続点ｘの電圧Ｖｘは、つぎの式（３）のとおり、電源電圧ＶＣＣから、ＮＰＮ型トランジスタＱ３の定電流Ｉｃによる抵抗Ｒ２の電圧降下分（＝Ｒ２・Ｉｃ）と、ＮＰＮ型トランジスタＱ２のベース・エミッタ間電圧ＶＢＥ２と、を差し引いた電圧として表現される。  
Ｖｘ  ＝  ＶＣＣ−Ｒ２・Ｉｃ−ＶＢＥ２          ・・・式（３）
【００３７】
そして、ＮＰＮ型トランジスタＱ２、Ｑ３の接続点ｘの電圧Ｖｘが、ＰＮＰ型トランジスタＱ１のベース電極へと印加される。よって、ＰＮＰ型トランジスタＱ１がオン状態のときのエミッタ電圧ＶＥＥは、つぎの式（４）のとおり、ＮＰＮ型トランジスタＱ２、Ｑ３の接続点ｘの電圧Ｖｘと、ＰＮＰ型トランジスタＱ１のベース・エミッタ間電圧ＶＢＥ１と、の和で表現される。  
ＶＥＥ  ＝  Ｖｘ＋ＶＢＥ１                      ・・・式（４）
【００３８】
また、式（４）のＶｘに、式（３）を代入すると、つぎの式（５）を得る。  
ＶＥＥ  ＝  ＶＣＣ−Ｒ２・Ｉｃ−ＶＢＥ２＋ＶＢＥ１）  ・・・式（５）
【００３９】
ここで、ＰＮＰ型トランジスタＱ１がオン状態のエミッタ電圧ＶＥＥは、式（５）により、ＶＢＥ１とＶＢＥ２の温度特性が相殺されるため、温度変化による電圧変動が抑えられることになる。
【００４０】
また、式（５）において、ＶＢＥ１とＶＢＥ２自体が相殺されるものとみなした場合、「ＶＣＣ−Ｒ２・ＩＣ」が、前述した所定の閾値として用いられることになる。すなわち、利得制御回路２００は、「ホールアンプ出力ＶＯＵＴ１  ＜  （ＶＣＣ−Ｒ２・ＩＣ）」の場合に、ＰＮＰ型トランジスタＱ１をオフさせて、ホールアンプ１１０の所定利得Ａｖ１を保持する。一方、利得制御回路２００は、「ホールアンプ出力ＶＯＵＴ１  ＞  （ＶＣＣ−Ｒ２・ＩＣ）」の場合に、ＰＮＰ型トランジスタＱ１をオンさせて、ホールアンプ１１０の所定利得Ａｖ１を利得Ａｖ１’へと減少させる。
【００４１】
つぎに、図４をもとにモータ駆動回路５００の動作について説明する。尚、（ａ）はホール素子出力Ｓ１、Ｓ２の波形図、（ｂ）はホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形図を示す。尚、（ｂ）に示す斜線部は、ホールアンプ１１０、１２０の電力ロスの要因となる範囲を示す。
【００４２】
ホール素子１１０は、図４（ａ）に示すように、モータ回転に伴うコイル１３０の磁界変化に基づいて、正弦波状のホール素子出力Ｓ１（実線）、Ｓ２（破線）を出力する。尚、ホール素子出力Ｓ１、Ｓ２の大小関係は、モータの回転に伴って所定の電気角（例えば１８０度）に応じた時刻毎（時刻ｔ０、ｔ１、ｔ２）に切り替わる。
【００４３】
ホールアンプ１１０、１２０は、ホール素子出力Ｓ１、Ｓ２を所定利得Ａｖ１、Ａｖ２で増幅した結果、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２を生成する。図４（ｂ）に示すように、ホールアンプ出力ＶＯＵＴ１（実線）、ＶＯＵＴ２（破線）の位相関係は逆相となる。また、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形は、所定利得Ａｖ１、Ａｖ２によって疑似台形波として現れる。尚、図４（ｂ）に示すように、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の大小関係は、ホール素子出力Ｓ１、Ｓ２の場合と同様に、モータの回転に伴って所定の電気角（例えば１８０度）に応じた時刻毎（時刻ｔ０、ｔ１、ｔ２）に切り替わる。
【００４４】
ここで、コイル１３０の両端には互いに逆相となるホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２が印加されるため、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の電位差に応じた電流がコイル１３０に流れる。例えば、最初の時刻ｔ０〜ｔ１の期間では、ホールアンプ出力ＶＯＵＴ１の方がホールアンプ出力ＶＯＵＴ２よりも高電位なので、ホールアンプ１１０側からホールアンプ１２０側へとコイル１３０に電流が流れる。また、つぎの時刻ｔ１〜ｔ２の期間では、ホールアンプ出力ＶＯＵＴ２の方がホールアンプ出力ＶＯＵＴ１よりも高電位なので、ホールアンプ１２０側からホールアンプ１１０側へとコイル１３０に電流が流れる。このように、コイル１３０に流れる電流方向が切り替わることで、モータが回転するのである。
【００４５】
ところで、前述した利得制御回路２００の働きによって、ホールアンプ出力ＶＯＵＴ１がＰＮＰ型トランジスタＱ１のエミッタ電圧ＶＥＥを超えるまでは、所定利得Ａｖ１を保持するため、ホールアンプ出力ＶＯＵＴ１の両辺の傾きが一定である（図４中に示す、疑似左辺ａ〜ｂ、疑似右辺ｅ〜ｆ）。一方、ホールアンプ出力ＶＯＵＴ１がＰＮＰ型トランジスタＱ１のエミッタ電圧ＶＥＥを超える場合、所定利得Ａｖ１から利得Ａｖ１’へと減少するため、ホールアンプ出力ＶＯＵＴ１の両辺の傾きが緩やかになる（図４中に示す、疑似左辺ｂ〜ｃ’、疑似右辺ｄ’〜ｅ）。尚、ホールアンプ出力ＶＯＵＴ２に関しても、ホールアンプ出力ＶＯＵＴ１と同様のことが言える。
【００４６】
このように、本発明は、図９（ｂ）に示したホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が正弦波の場合における静音化の利点と、図９（ｃ）に示したホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の波形が疑似台形波の場合における電力ロスの利点と、を折衷したものと言える。すなわち、図４（ｂ）と図９（ｂ）を対比して、斜線部の範囲が狭い分、電力ロスが改善されたと言える。また、図４（ｂ）と図９（ｃ）を対比して、ホールアンプ出力ＶＯＵＴ１、ＶＯＵＴ２の傾きが滑らかになった分、モータ回転の際の静音化が図られたと言える。
【００４７】
＜電流抑制回路を有した利得制御回路＞
近年の低電圧駆動の要請に伴って電源電圧ＶＣＣを低下させた場合において、図３に示したモータ駆動回路５００の改善すべき点について説明する。尚、図３において、入力抵抗ＲＡに電流ＩＡが、帰還抵抗ＲＢに電流ＩＢが、抵抗Ｒ１に電流Ｉｘが、それぞれ、図示する方向へ流れる場合とする。また、ホールアンプ１１０の＋端子の電圧ＶＨＢＰ１を基準として、ホールアンプ１１０の−端子の電圧ＶＨＢＭ１を電圧ＶＡ、ホールアンプ出力ＶＯＵＴ１の電圧を電圧ＶＢとして表現する。
【００４８】
まず、電源電圧ＶＣＣを低下させた場合、ＮＰＮ型トランジスタＱ２、Ｑ３の接続点ｘの電圧Ｖｘも同様に低下することは、式（３）により明らかである。そして、このように、ＮＰＮ型トランジスタＱ２、Ｑ３の接続点ｘの電圧Ｖｘを低下させた結果、ＮＰＮ型トランジスタＱ２、Ｑ３の接続点ｘの電圧Ｖｘが、ホールアンプ１１０の−端子の電圧ＶＨＢＭ１よりも、所謂ＰＮ接合ダイオードの順方向電圧分（通常０．７ｖ程度）低下する場合がある。このとき、ＰＮＰ型トランジスタＱ１において、そのコレクタ・ベース間がＰＮ接合ダイオードとして働き、ＰＮＰ型トランジスタＱ１のコレクタ電極からベース電極に向けて電流Ｉｙが流れることになる。
【００４９】
このとき、ＰＮＰ型トランジスタＱ１は、コレクタ・ベース間のＰＮ接合ダイオードと、エミッタ・ベース間のＰＮ接合ダイオードと、が並列動作している場合と言える。よって、電流Ｉｘは、ホールアンプ１１０の帰還には無関係であるので、つぎの式（６）が成立する。  
ＩＢ  ＝  ＩＡ＋Ｉｙ                          ・・・式（６）
また、電流ＩＡ及び電流ＩＢは、オームの法則により、それぞれ、つぎの式（７）、式（８）として表現できる。  
ＩＡ  ＝  ＶＡ／ＲＡ                          ・・・式（７）
ＩＢ  ＝  ＶＢ／ＲＢ                          ・・・式（８）
そこで、式（６）に対して、式（７）及び式（８）を代入することによって、つぎの式（９）を得る。  
ＶＢ  ＝  −ＶＡ・（ＲＢ／ＲＡ）＋Ｉｙ・ＲＢ  ・・・式（９）
【００５０】
よって、式（９）により、たとえ、ホール素子１００においてロータの磁石による磁界変化が検出されず、電圧ＶＡが“０（ｖ）”であったとしても、電圧ＶＢは“０（ｖ）”とはならず、「Ｉｙ・ＲＢ」分だけオフセットが生じることが分かる。そして、このオフセットは、モータ駆動回路５００に対して誤動作を引き起こす要因となる。そこで、電圧ＶＡが“０（ｖ）”の場合において、前述した電流Ｉｙを流させないようにすれば、このオフセットを生じなくさせることができる。このため、利得制御回路２００は、ＰＮＰ型トランジスタＱ１のコレクタ電極からベース電極に向けて電流Ｉｙが流れることを抑制する電流抑制回路を設けることとした。
【００５１】
図５は、図２に示した利得制御回路２００に対して、本発明の一実施形態に係る電流抑制回路を設けた場合を示す図である。尚、図５に示す電流抑制回路は、ＰＮＰ型トランジスタＱ１のベース電極の電圧を、ＰＮＰ型トランジスタＱ１のコレクタ電極の電圧よりも高くさせる、つぎのリミッタ回路２０１に相当する。
【００５２】
リミッタ回路２０１は、ＰＮＰ型トランジスタＱ５、Ｑ６とともにカレントミラー回路を構成するＰＮＰ型トランジスタＱ８（本発明に係る『第２の定電流源』）と、コレクタ接地され且つベース電極にホールアンプ１１０の＋端子の電圧ＶＨＢＰ１が印加されるＰＮＰ型トランジスタＱ１０（本発明に係る『第２のＰＮＰ型トランジスタ』）とによる直列接続体（本発明に係る『第３の直列接続体』）と、コレクタ電極に電源電圧ＶＣＣが印加されるとともに、ベース電極にＰＮＰ型トランジスタＱ８、Ｑ１０の接続点ｙの電圧Ｖｙが印加され、エミッタ電極にＮＰＮ型トランジスタＱ２、Ｑ３の接続点ｘ及びＰＮＰ型トランジスタＱ１のベース電極を接続したＮＰＮ型トランジスタＱ９（本発明に係る『第２のＮＰＮ型トランジスタ』）と、を有する。尚、ＰＮＰ型トランジスタＱ１０のベース電極にホールアンプ１１０の−端子の電圧ＶＨＢＭ１を印加させてもよい。イマジナリーショートの為、ホールアンプ１１０の＋端子の電圧ＶＨＢＰ１と−端子の電圧ＶＨＢＭ１が等しいからである。
【００５３】
かかる構成により、リミッタ回路２０１は、ＮＰＮ型トランジスタＱ２、Ｑ３の接続点ｘの電圧Ｖｘ（＝ＰＮＰ型トランジスタＱ１のベース電極の電圧）を、ホールアンプ１１０の＋端子の電圧ＶＨＢＰ１（＝ＰＮＰ型トランジスタＱ１のコレクタ電極の電圧）よりも下がらなくさせる。詳述すると、ＰＮＰ型トランジスタＱ１０はコレクタ接地によってエミッタ・フォロワ動作となる。このため、ＰＮＰ型トランジスタＱ１０のエミッタ電圧、換言すると、ＰＮＰ型トランジスタＱ８、Ｑ１０の接続点ｙの電圧Ｖｙは、つぎの式（１０）に示すとおり、ホールアンプ１１０の＋端子の電圧ＶＨＢＰ１と、ＰＮＰ型トランジスタＱ１０のベース・エミッタ間電圧ＶＢＥ１０と、の和で安定する。  
Ｖｙ  ＝  ＶＨＢＰ１＋ＶＢＥ１０              ・・・式（１０）
【００５４】
一方、ＮＰＮ型トランジスタＱ９に関しても、コレクタ電極に電源電圧ＶＣＣが直接印加されることでエミッタ・フォロワ動作となるため、ＮＰＮ型トランジスタＱ９のエミッタ電圧、換言すると、ＮＰＮ型トランジスタＱ２、Ｑ３の接続点ｘの電圧Ｖｘは、つぎの式（１１）に示すとおり、式（１０）で表現されるＮＰＮ型トランジスタＱ９のベース電圧から、ＮＰＮ型トランジスタＱ９のベース・エミッタ間電圧ＶＢＥ９を差し引いた電圧で安定する。  
Ｖｘ  ＝  ＶＨＢＰ１＋ＶＢＥ１０−ＶＢＥ９      ・・・式（１１）
【００５５】
ここで、ＰＮＰ型トランジスタＱ１０のベース・エミッタ間電圧ＶＢＥ１０と、ＮＰＮ型トランジスタＱ９のベース・エミッタ間電圧ＶＢＥ９は、概略等しいと仮定すると、ＶＢＥ１０とＶＢＥ９が相殺されるため、つぎの式（１２）が成立する。  
Ｖｘ  ＝  ＶＨＢＰ１                            ・・・式（１２）
【００５６】
ところで、ＮＰＮ型トランジスタＱ９のエミッタ電極は、電流の吐出しかできない。このため、リミッタ回路２０１は、ＮＰＮ型トランジスタＱ２、Ｑ３の接続点ｘの電圧Ｖｘが、ホールアンプ１１０の＋端子の電圧ＶＨＢＰ１よりも低いときに限り、ＮＰＮ型トランジスタＱ９のコレクタ・エミッタ間に電流を流すようにさせるものと言える。
【００５７】
図６は、図２に示した利得制御回路２００に対して、本発明のその他の実施形態に係る電流抑制回路を設けた場合を示す図である。尚、図６に示す電流抑制回路は、ダイオード接続されたＰＮＰ型トランジスタＱ１１（本発明に係る『第３のＰＮＰ型トランジスタ』）に相当する。ＰＮＰ型トランジスタＱ１１は、ＰＮＰ型トランジスタＱ１のコレクタ電極側に設けられる。すなわち、ＰＮＰ型トランジスタＱ１１は、エミッタ電極がアノード電極（Ｐ）、コレクタ電極がカソード電極（Ｎ）にそれぞれ対応する、ダイオードとして機能する。よって、前述した電流Ｉｙは、ＰＮＰ型トランジスタＱ１１にとって逆方向の電流となるため流れなくなる。尚、ＰＮＰ型トランジスタＱ１１は、アノード電極側をＰＮＰ型トランジスタＱ１のコレクタ電極と接続するとともに、カソード電極側にホールアンプ１１０の−端子の電圧ＶＨＢＭ１を印加したダイオード素子へと置き換えても、同様の働きを行うことは言うまでもない。
【００５８】
図７は、本発明の一実施形態に係る電源電圧ＶＣＣの変化に伴うホールアンプ１１０の利得特性を示す図である。尚、同図に示す例では、電源電圧ＶＣＣを、「１２（ｖ）→６（ｖ）→３（ｖ）」の順に低下させた場合であり、同図の利得特性に示すとおり、前述したリミッタ回路２０１やＰＮＰ型トランジスタＱ１１が有効に働くことが分かる。
【００５９】
例えば、電源電圧ＶＣＣが“１２（ｖ）”の場合、ホールアンプ出力ＶＯＵＴ１が飽和状態にある“１１（ｖ）”から“１（ｖ）”程度低下したところで、ホールアンプ１１０の利得が減少する。よって、電源電圧ＶＣＣが“３（ｖ）”の場合も同様に、リミッタ回路２０１やＰＮＰ型トランジスタＱ１１を設けない場合には、ホールアンプ出力ＶＯＵＴ１が飽和状態にある“２（ｖ）”から“１（ｖ）”程度低下したところで、ホールアンプ１１０の利得が減少するはずである。
【００６０】
しかしながら、電源電圧ＶＣＣが“３（ｖ）”の場合、ホールアンプ入力が極めて小さく、前述した電圧ＶＡが“０（ｖ）”付近となる場合と言えるため、前述したように、モータ駆動回路５００が誤動作を引き起こす恐れがある。よって、リミッタ回路２０１やＰＮＰ型トランジスタＱ１１を設けたことで、ホールアンプ出力ＶＯＵＴ１が、ホールアンプ出力ＶＯＵＴ１が飽和状態にある“２（ｖ）”から“０．５（ｖ）”程度低下したところで、ホールアンプ１１０の利得を減少させることにした。この結果、モータ駆動回路５００は、低い電源電圧ＶＣＣで動作させる場合でも、利得制御回路２００、２１０が有効に働き、発熱防止とモータ回転時の静音化をバランス良く達成することが可能となる。
【００６１】
以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００６２】
【図１】本発明の一実施形態に係るモータ駆動回路の構成を示す図である。
【図２】本発明の一実施形態に係る利得制御回路の構成を示す図である。
【図３】本発明の一実施形態に係る利得制御回路とホールアンプとの接続関係を説明する図である。
【図４】（ａ）は本発明に係るホール素子出力の波形図、（ｂ）は本発明に係るホールアンプ出力の波形図を示す。
【図５】本発明の一実施形態に係る利得制御回路の構成を示す図である。
【図６】本発明の一実施形態に係る利得制御回路の構成を示す図である。
【図７】本発明の一実施形態に係る電源電圧の変化に伴うホールアンプの利得特性を示す図である。
【図８】従来のモータ駆動回路の構成を示す図である。
【図９】（ａ）は従来のホール素子の波形図、（ｂ）は従来のホールアンプ出力が正弦波の場合の波形図、（ｃ）は従来のホールアンプ出力が疑似台形波の場合の波形図を示す。
【図１０】互いに逆相となる２つのホール素子出力の極性が切り替わった際のコイルに流れる電流変化の様子を示す図である。
【符号の説明】
【００６３】
１００  ホール素子
１１０、１２０  ホールアンプ
１３０  コイル
２００、２１０  利得制御回路
２０１  リミッタ回路
ＲＡ、ＲＣ  入力抵抗
ＲＢ、ＲＤ  帰還抵抗
Ｒ１、Ｒ２、Ｒ３  抵抗
Ｑ１、Ｑ５、Ｑ６、  ＰＮＰ型トランジスタ
Ｑ８、Ｑ１０、Ｑ１１  ＰＮＰ型トランジスタ
Ｑ２、Ｑ３、Ｑ４  ＮＰＮ型トランジスタ
Ｑ７、Ｑ９  ＮＰＮ型トランジスタ
Ｖ６  直流電源
【図１】
2007037385.tif 000003
【図２】
2007037385.tif 000004
【図３】
2007037385.tif 000005
【図４】
2007037385.tif 000006
【図５】
2007037385.tif 000007
【図６】
2007037385.tif 000008
【図７】
2007037385.tif 000009
【図８】
2007037385.tif 000010
【図９】
2007037385.tif 000011
【図１０】
2007037385.tif 000012