(57)【要約】【課題】ＣＰＵの負荷を大幅に低減しながら、データの送受信処理を高速化し、半導体集積回路装置の性能を向上させる。【解決手段】ホスト２が、コマンド、通信条件データをキーボードコントローラ５に送信する。これらデータは、切り替え部１２を介してシリアルインタフェースモジュール１１の選択切り替え部１４に出力され、該選択切り替え部１４を介してレジスタ１５に格納され、通信条件が設定される。  続いて、ホスト２は、周辺機器に送信する送信データを出力する。送信データは、切り替え部１２、および選択切り替え部１４をそれぞれ介してレジスタ１５に格納され、その後、周辺機器に送信される。これにより、ＣＰＵ９を介さずにホスト２がレジスタ１５にアクセスすることが可能となる。【選択図】  図２
2007199839.tif 000002
【特許請求の範囲】
【請求項１】
外部接続されたホストとの通信を行う半導体集積回路装置であって、
選択信号に基づいて、前記ホストの接続先を、内部バス、または前記半導体集積回路装置に設けられたレジスタのいずれかに切り替える選択切り替え部を備え、
前記選択切り替え部が、前記ホストと前記レジスタとを接続した際に前記ホストが前記レジスタに直接アクセスすることを特徴とする半導体集積回路装置。
【請求項２】
通信用ポートに接続された周辺機器とのデータの送受信を行うインタフェースである通信インタフェースモジュールと、ホストとの通信を行う通信モジュールとが設けられた半導体集積回路装置であって、
前記通信モジュールは、
内部バスに接続され、前記ホストから入出力されるデータを一時的に記憶するレジスタと、
予め設定された選択ビットに基づいて、前記ホストの接続先を前記レジスタ、または前記通信インタフェースモジュールのいずれかに切り替える切り替え部とを備え、
前記通信インタフェースモジュールは、
前記ホストから入出力されるデータを一時的に記憶するデータレジスタと、
前記選択ビットに基づいて、前記データレジスタの接続先を、前記切り替え部、または前記内部バスのいずれかに切り替える選択切り替え部とを備え、
前記選択ビットレジスタに選択ビットが設定された際に、
前記切り替え部は、
前記ホストを前記通信インタフェースモジュールに接続し、
前記選択切り替え部は、
前記データレジスタを前記切り替え部に接続し、
前記ホストは、
前記ホストから入出力されるデータを直接前記データレジスタに読み出し、または書き込みすることを特徴とする半導体集積回路装置。
【請求項３】
請求項２記載の半導体集積回路装置において、
前記通信インタフェースモジュールは、
前記選択ビットを格納する選択ビットレジスタを備えたことを特徴とする半導体集積回路装置。
【請求項４】
請求項２または３記載の半導体集積回路装置において、
前記通信用ポートは、シリアルポートであり、
前記通信インタフェースモジュールは、シリアルポートに接続された周辺機器とのシリアル信号を送受信するインタフェースであるシリアルインタフェースモジュールであり、
前記通信モジュールは、
ＬＰＣバスを介して行われる通信を制御するＬＰＣモジュールであることを特徴とする半導体集積回路装置。
【請求項５】
請求項２〜４のいずれか１項に記載の半導体集積回路装置において、
前記半導体集積回路装置は、
シリアルポートを介して接続された周辺機器、およびキーボードのデータ入出力制御などを行うキーボードコントローラに用いられることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の動作処理技術に関し、特に、データ通信処理の高速化に有効な技術に関する。
【背景技術】
【０００２】
パーソナルコンピュータなどの情報処理端末にプリンタやＦＤＤ（Ｆｌｏｐｐｙ  Ｄｉｓｃ  Ｄｒｉｖｅ）などの周辺機器を接続するポートとして、たとえば、シリアルポートが広く用いられている。
【０００３】
一般に、情報処理端末がシリアルポートを介して周辺機器と通信を行う場合には、まず、マザーボードに電子部品が搭載された構成からなるホストが、ＬＰＣ（Ｌｏｗ  Ｐｉｎ  Ｃｏｕｎｔ）バスを介してコマンドと通信データとをキーボードコントローラに送信する。
【０００４】
そして、コマンド、および通信データは、キーボードコントローラに設けられたＬＰＣモジュール内のレジスタに一時的に格納される。続いて、キーボードコントローラ内のＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）が、ＬＰＣモジュールのレジスタをリードしてコマンドと通信データとを解析した後、その解析結果を内部バスを介してシリアルインタフェースモジュールに設けられたレジスタに書き込んで通信条件の設定を行う。
【０００５】
その後、ホストからＬＰＣバスを介して送信データが送信されると、その送信データは、ＬＰＣモジュールのレジスタに書き込まれる。ＣＰＵは、ＬＰＣモジュールのレジスタに書き込まれたデータをリードし、シリアルインタフェースモジュールのレジスタに書き込んだ後、該シリアルインタフェースモジュールから送信データが出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、上記のような情報処理端末におけるシリアルデータの送信技術では、次のような問題点があることが本発明者により見い出された。
【０００７】
すなわち、周辺機器などとデータの送受信をする際には、キーボードコントローラのＣＰＵを介さなければならず、データ通信処理の高速化が妨げられる恐れが生じてしまうという問題がある。
【０００８】
また、データも一時的に格納しなければならず、送受信データの容量が大量の場合には、ＣＰＵのリソースを多く消費してしまうことになり、該ＣＰＵの負荷が大幅に増えてしまうという問題がある。
【０００９】
本発明の目的は、ＣＰＵの負荷を大幅に低減しながら、データの送受信処理を高速化し、情報処理端末などの電子システムにおける性能を向上させることのできる技術を提供することにある。
【００１０】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明は、外部接続されたホストとの通信を行う半導体集積回路装置であって、選択信号に基づいて、該ホストの接続先を、内部バス、または半導体集積回路装置に設けられたレジスタのいずれかに切り替える選択切り替え部を備え、該選択切り替え部が、ホストとレジスタとを接続した際にホストがレジスタに直接アクセスするものである。
【００１３】
また、本願のその他の発明の概要を簡単に示す。
【００１４】
本発明は、通信用ポートに接続された周辺機器とのデータの送受信を行うインタフェースである通信インタフェースモジュールと、ホストとの通信を行う通信モジュールとが設けられた半導体集積回路装置であって、該通信モジュールは、内部バスに接続され、ホストから入出力されるデータを一時的に記憶するレジスタと、予め設定された選択ビットに基づいて、ホストの接続先をレジスタ、または通信インタフェースモジュールのいずれかに切り替える切り替え部とを備え、シリアルインタフェースモジュールは、ホストから入出力されるデータを一時的に記憶するデータレジスタと、選択ビットに基づいて、データレジスタの接続先を、切り替え部、または内部バスのいずれかに切り替える選択切り替え部とを備え、選択ビットレジスタに選択ビットが設定された際に、切り替え部は、ホストを通信インタフェースモジュールに接続し、選択切り替え部は、データレジスタを切り替え部に接続し、ホストは、該ホストから入出力されるデータを直接データレジスタに読み出し、または書き込みを行うものである。
【００１５】
また、本発明は、前記通信インタフェースモジュールが、選択ビットを格納する選択ビットレジスタを備えたものである。
【００１６】
さらに、本発明は、前記通信用ポートがシリアルポートよりなり、前記通信インタフェースモジュールが、シリアルポートに接続された周辺機器とのシリアル信号を送受信するインタフェースであるシリアルインタフェースモジュールよりなり、前記通信モジュールが、ＬＰＣバスを介して行われる通信を制御するＬＰＣモジュールよりなるものである。
【００１７】
また、本発明は、前記半導体集積回路装置が、シリアルポートを介して接続された周辺機器、およびキーボードのデータ入出力制御などを行うキーボードコントローラに用いられるものである。
【発明の効果】
【００１８】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１９】
（１）ホストが外部接続された半導体集積回路装置のモジュールに設けられたレジスタを直接制御することができるので、制御動作伝達のオーバヘッドを低減し、該半導体集積回路装置に設けられたＣＰＵの負荷を大幅に低減することができる。
【００２０】
（２）上記（１）により、半導体集積回路装置を用いて電子システムを構成することによって、該電子システムの性能を向上させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２２】
図１は、本発明の一実施の形態による情報処理端末のブロック図、図２は、図１の情報処理端末に設けられたキーボードコントローラのブロック図である。
【００２３】
本実施の形態において、情報処理端末１は、たとえば、ノート型パーソナルコンピュータからなる。情報処理端末１は、図１に示すように、ホスト２、メモリモジュール３、ファームウェアメモリ４、およびキーボードコントローラ（半導体集積回路装置）５などから構成されている。
【００２４】
ホスト２は、マザーボードの搭載されたＣＰＵ６、メモリコントローラ７、ならびにＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）コントローラ８から構成されている。ＣＰＵ６は、情報処理端末１のすべての制御を司る。
【００２５】
メモリコントローラ７は、マザーボードに設けられたメモリ用ソケットに接続されたメモリモジュール３の制御を行う。メモリモジュール３は、情報処理端末１におけるデータやプログラムなどを一時的に記憶する。
【００２６】
Ｉ／Ｏコントローラ８には、ＬＰＣバスＢ１、およびＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ  Ｃｏｍｐｏｎｅｎｔｓ  Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスＢ２がそれぞれ接続されている。
【００２７】
ＬＰＣバスＢ１には、ファームウェアメモリ４、およびキーボードコントローラ５などが接続されており、ＰＣＩバスＢ２には、ＰＣＩスロットを介してマザーボードに接続された情報処理端末１の機能を拡張する拡張ボードなどが接続される。
【００２８】
Ｉ／Ｏコントローラ８は、ＬＰＣバスＢ１を介して接続されたファームウェアメモリ４やキーボードコントローラ５、ならびにＰＣＩバスＢ２を介して接続された拡張ボードなどのデータ入出力制御を司る。
【００２９】
ファームウェアメモリ４は、たとえば、フラッシュメモリに例示される不揮発性半導体メモリからなり、情報処理端末１が用いるファームウェアが格納されている。キーボードコントローラ５は、シリアルインタフェースモジュールやタイマモジュールなどの周辺モジュールを有しており、シリアルポートを介して接続されたプリンタやＦＤＤなどのシリアル接続される周辺機器、およびキーボードのデータ入出力制御などを行う。
【００３０】
図２は、キーボードコントローラ５の構成を示すブロック図である。
【００３１】
キーボードコントローラ５は、図示するように、ＣＰＵ９、ＬＰＣモジュール（通信モジュール）１０、およびシリアルインタフェースモジュール（通信インタフェースモジュール）１１から構成されている。これらＣＰＵ９、ＬＰＣモジュール１０、ならびにシリアルインタフェースモジュール１１は、内部バスＢ３を介して相互に接続されている。
【００３２】
ＣＰＵ９は、キーボードコントローラ５におけるすべての制御を司る。ＬＰＣモジュール１０は、ＬＰＣバスを介して行われる双方向の通信制御を司る。このＬＰＣモジュール１０には、切り替え部１２、およびレジスタ部１３が備えられている。
【００３３】
シリアルインタフェースモジュール１１は、シリアル信号を送受信するためのインタフェースである。シリアルインタフェースモジュール１１には、選択切り替え部１４、レジスタ（データレジスタ）１５、ならびに選択ビットレジスタ１６が備えられている。
【００３４】
切り替え部１２は、第１〜第３の接続部を有しており、第１の接続部は、ＬＰＣバスＢ１が接続されている。第２の接続部には、レジスタ部１３が接続されており、第３の接続部には、選択切り替え部１４の第２の接続部が接続されている。
【００３５】
切り替え部１２は、選択ビットに基づいて、第１の接続部の接続先を、第２、または第３の接続部のいずれかに切り替える。レジスタ部１３は、切り替え部１２を介して入出力される送受信データなどを一時的に格納する。
【００３６】
選択切り替え部１４は、第１〜第３の接続部を有している。選択切り替え部１４において、第１の接続部は、内部バスＢ３に接続されており、第２の接続部には、切り替え部１２の第３の接続部が接続されている。また、第３の接続部には、レジスタ１５が接続されている。
【００３７】
選択切り替え部１４は、選択ビットに基づいて、第１、または第２の接続部のいずれかを第３の接続部に接続するように切り替える。レジスタ１５は、選択切り替え部１４を介して入出力される送受信データなどを一時的に格納する。
【００３８】
選択ビットレジスタ１６は、選択ビットを格納する。選択ビットは、切り替え部１２、および選択切り替え部１４の切り替え先を決定するビットであり、たとえば、ＣＰＵ９を介しシリアル通信を行うには、選択ビットが’１’となり、ＣＰＵ９を介さずにシリアル通信を行う場合には、選択ビットが’０’に設定される。選択ビットレジスタ１６の選択ビットは、ＣＰＵ９によって書き換えられる。
【００３９】
選択ビットが’１’の場合、切り替え部１２は、第１の接続部の接続先と第３の接続部とが接続されるように切り替え、選択切り替え部１４は、第３の接続部が第２の接続部に接続されるように切り換えを行う。
【００４０】
また、選択ビットが’０’の場合、切り替え部１２は、第１の接続部の接続先と第２の接続部とが接続されるように切り替え、選択切り替え部１４は、第３の接続部が第１の接続部に接続されるように切り換えを行う。  次に、本実施の形態によるキーボードコントローラ５の作用について説明する。
【００４１】
始めに、ホスト２がシリアルポートに接続された周辺機器にデータを送信する場合について説明する。ここでは、選択ビットレジスタ１６の選択ビットが’１’（ＣＰＵ９を介さずにシリアル通信を行う場合）に設定されているものとする。
【００４２】
まず、ホスト２は、ＬＰＣバスＢ１を介して、コマンド、および通信条件データをキーボードコントローラ５に送信する。通信条件データは、シリアル通信を行う際の通信条件を設定するデータであり、たとえば、転送スピード、パリティチェックの有無、および転送データのビット数などの条件を含んだデータである。
【００４３】
これらコマンド、および通信条件データは、切り替え部１２を介してシリアルインタフェースモジュール１１の選択切り替え部１４に出力され、該選択切り替え部１４を介してレジスタ１５に格納され、通信条件が設定される。
【００４４】
続いて、ホスト２は、周辺機器に送信する送信データを出力する。送信データは、切り替え部１２、および選択切り替え部１４をそれぞれ介してレジスタ１５に格納され、その後、周辺機器に送信される。
【００４５】
また、シリアルポートに接続された周辺機器からホスト２に対してデータを送信する場合には、周辺機器から出力されたデータがレジスタ１５に書き込まれる。その後、ホスト２は、レジスタ１５に書き込まれたデータを切り替え部１２、および選択切り替え部１４をそれぞれ介して読み出す。
【００４６】
次に、選択ビットレジスタ１６の選択ビットが’０’（ＣＰＵ９を介してシリアル通信を行う場合）に設定されている場合にホスト２がシリアルポートに接続された周辺機器にデータを送信する場合について説明する。
【００４７】
まず、ホスト２は、ＬＰＣバスＢ１を介して、コマンド、および通信条件データをキーボードコントローラ５に送信する。
【００４８】
これらコマンド、および通信条件データは、切り替え部１２を介してレジスタ部１３のレジスタＩＤＲに格納される。ＣＰＵ９は、レジスタ部１３のレジスタＩＤＲに格納されたコマンド、および通信条件データを内部バスＢ３を介して読み出し、それらコマンドと通信データとを解析した後、その解析結果を内部バスＢ３を介してシリアルインタフェースモジュール１１のレジスタ１５に格納し、通信条件の設定を行う。
【００４９】
その後、ホスト２は、ＬＰＣバスＢ１を介して送信データを送信する。送信データは、切り替え部１２を介してレジスタ部１３のレジスタＩＤＲに書き込まれる。ＣＰＵ９は、レジスタ部１３のレジスタＩＤＲに書き込まれたデータを読み出す。
【００５０】
そのデータは、選択切り替え部１４を介してレジスタ１５に書き込まれ、続いて、該レジスタに書き込まれたデータがシリアルインタフェースモジュール１１から出力される。
【００５１】
また、シリアルポートに接続された周辺機器からホスト２に対してデータを送信する場合、まず、周辺機器から出力されたデータがレジスタ１５に書き込まれる。そして、ＣＰＵ９は、レジスタ１５に書き込まれたデータを内部バスＢ３を介して読み出し、そのデータをレジスタ部１３のレジスタＯＤＲに書き込む。
【００５２】
その後、ホスト２は、切り替え部１２を介して、レジスタ部１３のレジスタＯＤＲに書き込まれたデータを読み出す。
【００５３】
本実施の形態によれば、ＣＰＵ９を介さずにホスト２がシリアルインタフェースモジュール１１のレジスタ１５にアクセスすることが可能となるので、動作処理速度を高速化することができるとともに、シリアル通信の際にＣＰＵ９の負荷を大幅に低減することができ、情報処理端末１のパフォーマンスを向上させることができる。
【００５４】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５５】
たとえば、前記実施の形態では、ホストがシリアルインタフェースモジュールのレジスタを直接アクセスする場合について記載したが、シリアルインタフェースモジュール以外のモジュールであっても本発明を適用することができる。
【００５６】
また、図３に示すように、２つの半導体集積回路装置１７，１８において通信を行う構成の電子システムにおいて、半導体集積回路装置１７が通信モジュール１８ａを備えた半導体集積回路装置１８の任意のモジュール１８ｂに設けられたレジスタを直接制御する場合などにも適用することができる。この場合、通信規格は、シリアル、パラレル、ＬＰＣなどどのようなものであってもよい。
【産業上の利用可能性】
【００５７】
本発明は、パーソナルコンピュータなどの情報処理端末におけるシステムのパフォーマンス向上に適している。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施の形態による情報処理端末のブロック図である。
【図２】図１の情報処理端末に設けられたキーボードコントローラのブロック図である。
【図３】本発明の他の実施の形態による電子システムの一例を示すブロック図である。
【符号の説明】
【００５９】
１  情報処理端末
２  ホスト
３  メモリモジュール
４  ファームウェアメモリ
５  キーボードコントローラ（半導体集積回路装置）
６  ＣＰＵ
７  メモリコントローラ
８  Ｉ／Ｏコントローラ
Ｂ２  ＰＣＩバス
Ｂ１  ＬＰＣバス
９  ＣＰＵ
１０  ＬＰＣモジュール（通信モジュール）
１１  シリアルインタフェースモジュール（通信インタフェースモジュール）
Ｂ３  内部バス
１２  切り替え部
１３  レジスタ部
１４  選択切り替え部
１５  レジスタ（データレジスタ）
１６  選択ビットレジスタ
１７，１８  半導体集積回路装置
１８ａ  通信モジュール
１８ｂ  モジュール
【図１】
2007199839.tif 000003
【図２】
2007199839.tif 000004
【図３】
2007199839.tif 000005