(57)【要約】【課題】信頼性の高い半導体装置を作製する。【解決手段】ボールグリッドアレイによる実装がされた半導体装置１において、樹脂基板２０上にＣｕ膜２１で構成されるパターン電極を形成する。樹脂基板２０上に形成されたソルダレジスト２２の表面からＣｕ膜２１の表面まで貫通した開口部２３を設け、半導体パッケージ１０の電極パッド１１に接合された半田ボール１２とＣｕ膜２１が開口部２３に充填された予備半田２４を介して電気的に接続される。このような半導体装置１によれば、半田ボール１２とＣｕ膜２１を直接接合させた場合に集中して発生する応力を緩和させることができ、接合部分に発生するクラックを抑制することができる。その結果、信頼性の高い半導体装置が実現可能になる。【選択図】図１
2007335652.tif 000002
【特許請求の範囲】
【請求項１】
基板上にパターニングされた配線電極と、
前記基板上に形成され、前記配線電極の表面が露出するように開口部がパターニングされたソルダレジストと、
前記開口部に充填された予備半田と、を有する回路基板と、
電極パッドと、
前記電極パッドに接合された半田ボールと、を有する半導体パッケージと、
を備え、前記半田ボールと前記配線電極が前記予備半田を介して電気的に接続されていることを特徴とする半導体装置。
【請求項２】
前記開口部の深さが実装高さの半分以上であることを特徴とする請求項１記載の半導体装置。
【請求項３】
基板上にパターニングされた配線電極と、
前記基板上に形成され、前記配線電極の表面が露出するように開口部がパターニングされたソルダレジストと、
前記開口部に予備半田が充填されていることを特徴とする回路基板。
【請求項４】
半導体パッケージと基板上にパターニングされた配線電極とを接続する半導体装置の製造方法において、
前記基板上にソルダレジストを形成する工程と、
前記ソルダレジストの表面から前記配線電極の表面まで貫通する開口部を前記ソルダレジストにパターニングする工程と、
前記開口部に予備半田を充填する工程と、
前記半導体パッケージの電極パッドに接合された半田ボールと前記配線電極を前記予備半田を介して電気的に接続する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項５】
半導体パッケージが実装される回路基板の製造方法において、
基板上に配線電極をパターニングする工程と、
前記基板上にソルダレジストを形成する工程と、
前記ソルダレジストの表面から前記配線電極の表面まで貫通する開口部を前記ソルダレジストにパターニングする工程と、
前記開口部に予備半田を充填する工程と、
を有することを特徴とする回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置、回路基板、それらの製造方法に関し、特に実装技術を利用した半導体装置、実装に用いる回路基板及びそれらの製造方法に関する。
【背景技術】
【０００２】
近年、半導体パッケージの小型化に伴い、ＢＧＡ（Ball Grid Array）による実装技術が利用されている。ＢＧＡによる実装は、半導体パッケージ下にバンプ状の半田ボールを設け、これを回路基板上の配線電極に半田付けにより接合させる技術である（例えば、特許文献１参照）。
【０００３】
このＢＧＡについては、半導体素子自体の微細化に伴い、電気信号を入出力するピン数の増加、電極ピッチの縮小に対応させるため、半田ボールのピッチ、その直径を縮小させる傾向にある。
【０００４】
また、半導体装置の低コスト化も検討されている。例えば、回路基板には、樹脂基板が用いられている。また、回路基板上の配線電極の一部をソルダレジストで被覆することにより、半田接合時の半田ペーストのだれ等による隣接端子とのショートを防止している。
【０００５】
さらに、半導体装置については、環境問題への対応も検討されている。例えば、半田の材質としては、従来、Ｓｎ（スズ）３７Ｐｂ（鉛）のような鉛を含有している半田が用いられてきた。しかし、最近では、上述した環境問題への対応のため鉛フリー半田の使用が促進している。その代表例は、例えばＳｎ３Ａｇ（銀）０．５Ｃｕ（銅）である。
【０００６】
ここで、半田ボールを回路基板上の配線電極に接合させた実装構造の概要について説明する。
図７は実装後の半導体装置の概要を説明する要部断面模式図である。
【０００７】
半導体パッケージ１００下の電極パッド１０１には、バンプ状の半田ボール１０２が形成されている。
回路基板２００には、樹脂基板２０１上に配線電極であるＣｕ膜２０２が形成され、その一部がソルダレジスト２０３で被覆されている。そして、半田ボール１０２とＣｕ膜２０２は半田付けにより接合され、半導体パッケージ１００内の半導体素子と配線電極であるＣｕ膜２０２が電気的に接続されている。
【特許文献１】特許第３５０００３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、Ｓｎ３Ａｇ０．５Ｃｕは、その融点が２１６〜２１８℃であり、Ｓｎ３７Ｐｂ（融点１８３℃）に比べると相対的に融点が高い。そのため、Ｓｎ３Ａｇ０．５Ｃｕを実装に用いた場合、実装温度はＳｎ３７Ｐｂに比べて高くなる。その結果、Ｓｎ３Ａｇ０．５Ｃｕを用いた場合、実装温度から常温にまで降下させたときの接合部分（図７の矢印Ａで示す部分）での樹脂基板２０１の伸縮は、Ｓｎ３７Ｐｂを用いた場合に比べ相対的に大きくなる。
【０００９】
また、Ｓｎ３Ａｇ０．５Ｃｕは硬度が高いものの、Ｓｎ３７Ｐｂに比べクリープ変形量が小さい。その結果、Ｓｎ３Ａｇ０．５Ｃｕを用いて実装を行った場合、接合部分に発生した応力が緩和しにくい。さらに、半導体パッケージの小型化に伴い、半田ボールの直径は縮小し、その体積は減少している。また、回路基板の下地は樹脂で構成されており、その熱膨張率は半導体パッケージよりも高い。
【００１０】
このように、ＢＧＡによる実装で、鉛フリー半田を用いた場合、実装温度から常温にまで降下すると、樹脂基板２０１の表面から半田ボール１０２にかかる応力が半田ボール１０２と配線電極であるＣｕ膜２０２の接合部分（図７の矢印Ａで示す部分）で局所的に集中する。その結果、この部分にクラックが発生し易く、この部分の断線等により半導体装置の信頼性が低下するという問題があった。
【００１１】
本発明は、このような点に鑑みてなされたものであり、信頼性の高い実装を施した半導体装置、その実装ができる回路基板、及びそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明では、上記課題を解決するために、基板上にパターニングされた配線電極と、前記基板上に形成され、前記配線電極の表面が露出するように開口部がパターニングされたソルダレジストと、前記開口部に充填された予備半田と、を有する回路基板と、電極パッドと、前記電極パッドに接合された半田ボールと、を有する半導体パッケージと、を備え、前記半田ボールと前記配線電極が前記予備半田を介して電気的に接続されていることを特徴とする半導体装置が提供される。
【００１３】
このような半導体装置では、回路基板に配線電極がパターニングされ、その基板上にソルダレジストが形成され、ソルダレジストに配線電極の表面が露出する開口部がパターニングされる。そして、半導体パッケージの電極パッドに接合された半田ボールと配線電極が開口部に充填された予備半田を介して電気的に接続される。
【００１４】
また本発明では、基板上にパターニングされた配線電極と、前記基板上に形成され、前記配線電極の表面が露出するように開口部がパターニングされたソルダレジストと、前記開口部に予備半田が充填されていることを特徴とする回路基板が提供される。
【００１５】
このような回路基板では、基板に配線電極がパターニングされ、その基板上にソルダレジストが形成され、ソルダレジストに配線電極の表面が露出する開口部がパターニングされる。そして、開口部に予備半田が充填される。
【００１６】
また本発明では、半導体パッケージと基板上にパターニングされた配線電極とを接続する半導体装置の製造方法において、前記基板上にソルダレジストを形成する工程と、前記ソルダレジストの表面から前記配線電極の表面まで貫通する開口部を前記ソルダレジストにパターニングする工程と、前記開口部に予備半田を充填する工程と、前記半導体パッケージの電極パッドに接合された半田ボールと前記配線電極を前記予備半田を介して電気的に接続する工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【００１７】
このような半導体装置の製造方法では、半導体パッケージと基板上にパターニングされた配線電極とを接続する半導体装置の製造方法において、基板上にソルダレジストが形成され、ソルダレジストの表面から配線電極の表面まで貫通する開口部がソルダレジストにパターニングされ、開口部に予備半田が充填され、半導体パッケージの電極パッドに接合された半田ボールと配線電極が予備半田を介して電気的に接続される。
【００１８】
さらに本発明では、半導体パッケージが実装される回路基板の製造方法において、基板上に配線電極をパターニングする工程と、前記基板上にソルダレジストを形成する工程と、前記ソルダレジストの表面から前記配線電極の表面まで貫通する開口部を前記ソルダレジストにパターニングする工程と、前記開口部に予備半田を充填する工程と、を有することを特徴とする回路基板の製造方法が提供される。
【００１９】
このような回路基板の製造方法では、半導体パッケージが実装される回路基板の製造方法において、基板上に配線電極がパターニングされ、基板上にソルダレジストが形成され、ソルダレジストの表面から配線電極の表面まで貫通する開口部がソルダレジストにパターニングされ、開口部に予備半田が充填される。
【発明の効果】
【００２０】
本発明では、回路基板に配線電極をパターニングし、その基板上にソルダレジストを形成させ、ソルダレジストに配線電極の表面が露出する開口部をパターニングした。そして、半導体パッケージの電極パッドに接合された半田ボールと配線電極を開口部に充填された予備半田を介して電気的に接続するようにした。
【００２１】
これにより、半田ボールと配線電極を直接接合させた場合に接合部分に集中して発生する応力を緩和させることができ、その部分に発生するクラックを抑制することができる。その結果、信頼性の高い半導体装置が実現可能になる。
【００２２】
また本発明では、基板に配線電極をパターニングし、その基板上にソルダレジストを形成し、ソルダレジストに配線電極の表面が露出する開口部をパターニングした。そして、開口部に予備半田を充填するようにした。
【００２３】
これにより、半田ボールと配線電極を直接接合させた場合に接合部分に集中して発生する応力を緩和させることができる回路基板が実現可能になる。
また本発明では、半導体パッケージと基板上にパターニングされた配線電極とを接続する半導体装置の製造方法において、基板上にソルダレジストを形成し、ソルダレジストの表面から配線電極の表面まで貫通する開口部をソルダレジストにパターニングし、開口部に予備半田を充填し、半導体パッケージの電極パッドに接合された半田ボールと配線電極を予備半田を介して電気的に接続するようにした。
【００２４】
これにより、半田ボールと配線電極を直接接合させた場合に接合部分に集中して発生する応力を緩和させることができ、その部分に発生するクラックを抑制することができる。その結果、信頼性の高い半導体装置の製造方法が実現可能になる。
【００２５】
さらに本発明では、半導体パッケージが実装される回路基板の製造方法において、基板上に配線電極をパターニングし、基板上にソルダレジストを形成し、ソルダレジストの表面から配線電極の表面まで貫通する開口部をソルダレジストにパターニングし、開口部に予備半田を充填するようにした。
【００２６】
これにより、半田ボールと配線電極を直接接合させた場合に接合部分に集中して発生する応力を緩和させる回路基板の製造方法が実現可能になる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態の概要を、図面を参照して詳細に説明する。
最初に、ボールグリッドアレイによる実装がされた半導体装置の概要について説明する。
【００２８】
図１は半導体装置の基本構造を説明する要部断面模式図である。
半導体装置１の半導体パッケージ１０内には、半導体素子、リードが封止体により封止されている（不図示）。半導体パッケージ１０下には、半導体素子に電気的に接続された電極パッド１１が形成されている。電極パッド１１の組成は、半導体パッケージ１０側から順に、Ｃｕ／Ｎｉ（ニッケル）／Ａｕ（金）という３層構造になっている。
【００２９】
この電極パッド１１下には、ＢＧＡを構成するバンプ状の半田ボール１２が形成されている。その材質は、例えばＳｎ３Ａｇ０．５Ｃｕである。
樹脂基板２０上には、配線電極がパターニングされ、配線電極を構成するＣｕ膜２１が形成されている。そして、樹脂基板２０上には、Ｃｕ膜２１の一部を被覆するように、ソルダレジスト２２が形成されている。
【００３０】
ソルダレジスト２２には、開口部２３が設けられ、開口部２３はＣｕ膜２１まで貫通している。そして、開口部２３には、ソルダレジスト２２の表面まで予備半田２４が充填されている。この予備半田２４の材質は、例えばＳｎ３Ａｇ０．５Ｃｕである。
【００３１】
そして、半田ボール１２は、予備半田２４を介してＣｕ膜２１に電気的に接続されている。即ち、電極パッド１１とＣｕ膜２１は同じ材質の半田（Ｓｎ３Ａｇ０．５Ｃｕ）を介して電気的に接続されている。
【００３２】
ここで、ソルダレジスト２２の表面から半導体パッケージ１０の下面までの距離を実装高さと定義し、その高さを図に示すようにｈとすると、ソルダレジスト２２の膜厚、即ち開口部２３の深さｄは、実装高さｈの半分以上になっている。
【００３３】
このような構造によれば、ソルダレジスト２２の開口部２３に所定の容量の予備半田２４が充填されているので、接合部分（図７の矢印Ａで示す部分）で局所的に集中した応力が予備半田２４の側部（図１のＢで示す部分）にまで分散し、接合部分に集中した応力を緩和させることができる。その結果、局所的に集中する応力が原因となって発生するクラックを抑制することができ、半導体装置の信頼性が向上する。
【００３４】
次に、図１に示す半導体装置を製造する具体的な工程について説明する。
図２〜図４は、実装構造を製造する具体的な工程を説明するための各工程の要部断面模式図である。
【００３５】
図２はソルダレジスト形成工程の要部断面模式図である。
ガラスエポキシ樹脂製の樹脂基板２０に、Ｃｕ膜を鍍金により形成させ（不図示）、エッチングにより電極配線のパターニングを行う。パターニングを行った電極配線を構成するＣｕ膜２１の厚みは、例えば３５μｍである。
【００３６】
次にソルダレジスト２２を樹脂基板２０上に塗布する。そして、露光技術を用いて、Ｃｕ膜２１の一部が被覆するようにパターニングを行い、開口部２３を形成する。この開口部２３は、ソルダレジスト２２の表面からＣｕ膜２１の表面まで垂直に貫通されている。ここでの開口部２３の径は、例えば０．６ｍｍである。
【００３７】
ここで、ソルダレジスト２２の膜厚は、例えば図１に示す実装高さｈの半分以上になるように形成させる。これにより、開口部２３の深さｄが実装高さｈの半分以上になる。
尚、ソルダレジスト２２の材質は、例えばエポキシ変性アクリレートである。
【００３８】
図３は回路基板形成工程の要部断面模式図である。
ソルダレジスト２２の開口部２３に、スクリーン印刷法によりペースト状のＳｎ３Ａｇ０．５Ｃｕを供給する。そして、Ｓｎ３Ａｇ０．５Ｃｕの融点（２１６〜２１８℃）まで樹脂基板２０を昇温させ、Ｓｎ３Ａｇ０．５Ｃｕを溶解させる。
【００３９】
次いで、樹脂基板２０を降温させ、Ｓｎ３Ａｇ０．５Ｃｕを凝固させる。そして、ソルダレジスト２２の開口部２３内には、材質がＳｎ３Ａｇ０．５Ｃｕの予備半田２４がソルダレジスト２２の表面まで充填される。そして、回路基板３０が完成する。
【００４０】
即ち、ボールグリッドアレイによる実装をするための回路基板３０は、樹脂基板２０上に配線電極であるＣｕ膜２１と、ソルダレジスト２２と、ソルダレジスト２２の表面からＣｕ膜２１の表面まで貫通する開口部２３を有し、実装前に開口部２３に予備半田２４が充填されている。
【００４１】
このように、ソルダレジスト２２の開口部２３に所定の容量の予備半田２４を充填させると、実装後に接合部分（図７の矢印Ａで示す部分）で局所的に集中した応力が予備半田２４の側部（Ｂで示す部分）にまで分散し、接合部分に集中した応力を緩和させることができる。
【００４２】
図４は実装工程の要部断面模式図である。
回路基板３０と半導体パッケージ１０を対向させ、マウンタ装置を用いて半導体パッケージ１０を回路基板３０上に搭載する。ここで、半導体パッケージ１０の半田ボール１２の直径は０．６ｍｍ、電極ピッチが１ｍｍである。
【００４３】
そして、半田ボール１２と予備半田２４が接触した後（不図示）、ピーク温度が２４０℃でリフローを行い、半田ボール１２と予備半田２４を接合させる。
上述したように半田ボール１２と予備半田２４の材質は、Ｓｎ３Ａｇ０．５Ｃｕである。従って、半田ボール１２と予備半田２４を接合させた後は、電極パッド１１とＣｕ膜２１は、単層の半田（例えば、Ｓｎ３Ａｇ０．５Ｃｕ）を介して電気的に接続される。
【００４４】
このような工程で、図１に示す半導体装置１が作製される。
次に、上述した実装構造の効果について検討した結果について説明する。ここでは、その効果を確認するために、熱サイクル試験による確認を行った。サンプルについては、それぞれの比較例で２種類作製した。熱サイクル試験は、サンプルを試験容器に設置した後、マイナス５５℃雰囲気で１０分間保持し、次に、室温にて１分間保持し、次に１２５℃で１０分間保持し、そして室温にて１分間保持する、というステップの５００回のサイクルを行う加速試験である。
【００４５】
先ず、有限要素法による応力解析により、図１に示す実装高さｈに対する開口部２３の深さｄの割合と応力値との関係をシミュレーションにより検討した。
このシミュレーションでは、半田ボール１２の直径を０．６ｍｍ、ソルダレジスト２２の開口部２３の径を０．６ｍｍの固定値とし、開口部２３の深さｄをパラメータとして、応力値を算出した。
【００４６】
図５は開口部の深さと応力値の関係である。
横軸は、実装高さｈに対する開口部の深さｄの割合（％）を示し、縦軸はそれぞれの割合（％）に対する応力値（Ｋｇｆ／ｍｍ2）を示す。
【００４７】
図に示すように実装高さｈに対する開口部の深さｄの割合（％）が０〜５０％では、応力値が徐々に減少している。そして、５０％になると、その値が飽和し、応力値がほぼ同じ値を示すことが分かった。
【００４８】
このようにシミュレーション結果からは、実装高さｈに対する開口部の深さｄの割合（％）が５０％以上では、応力値がほぼ同じ値を示した。即ち、開口部の深さｄを実装高さｈの半分以上にすることで、予備半田と配線電極の接合部分に集中する応力が緩和し、飽和することが分かった。
【００４９】
次に、熱サイクル試験の結果について説明する。
＜実施例１＞
最初に、実施例１について説明する。
【００５０】
半田ボール１２の直径が０．６ｍｍ、電極ピッチ１ｍｍの半導体パッケージ１０と、ソルダレジスト２２の開口部２３の径が０．６ｍｍの回路基板３０を用い、図２〜図４に示す製造方法にて、半導体装置を作製した。
【００５１】
この半導体装置で用いた半田ボール１２の材質は、Ｓｎ３Ａｇ０．５Ｃｕで、予備半田２４の材質は、Ｓｎ３Ａｇ０．５Ｃｕである。本実施例のように、半田ボール１２と予備半田２４の材質を同じものを用いると、半田組成を均一化することができ、半田接合部を均一物性にすることが可能となる。従って、応力緩和を半田全体で行うことが可能となる。また、実装をする際のリフローは、ピーク温度２４０℃で行った。そして、実装高さｈは、０．６ｍｍとなった。
【００５２】
ここで、ソルダレジスト２２の開口部２３の深さｄが０．０５ｍｍ（試料Ａ）と、０．３０ｍｍ（試料Ｂ）のものを２種類作製した。即ち、試料Ａでは、実装高さｈに対する開口部２３の深さｄの割合が８．３％であるのに対し、試料Ｂでは５０％である。
【００５３】
熱サイクル試験の結果は、５００サイクルまでに、試料Ａについては、予備半田２４とＣｕ膜２１の接合部分にクラックが発生した。一方、試料Ｂについは、５００サイクル後に、その接合部分にクラックは発生せず、電気的な導通を確保した。
【００５４】
このように、開口部の深さの実装高さに対する割合を８．３％から５０％にすることで、予備半田と配線電極の接合部分に発生した応力が緩和し、クラック発生が抑制される。その結果、半導体装置の信頼性が向上することが分かった。
＜実施例２＞
次に、実施例２について説明する。
【００５５】
半田ボール１２の直径が０．６ｍｍ、電極ピッチ１ｍｍの半導体パッケージ１０と、ソルダレジスト２２の開口部２３の径が０．６ｍｍの回路基板３０を用い、図２〜図４に示す製造方法にて、半導体装置を作製した。
【００５６】
この半導体装置で用いた半田ボール１２の材質は、Ｓｎ３Ａｇ０．５Ｃｕで、予備半田２４の材質は、Ｓｎ５８Ｂｉ（融点１３９℃）である。即ち、半田ボール１２と予備半田２４の融点に差がある試料を作製した。このように、半田ボール１２と予備半田２４との材質を異なるものを用いると、接合温度を低温化することができ、熱膨張係数差に起因する接合部応力を低減することが可能となる。この半導体装置を作製する際のリフローは、ピーク温度２００℃で行った。また、実装後の実装高さｈは、０．６ｍｍとなった。
【００５７】
ここで、ソルダレジスト２２の開口部２３の深さｄが０．０５ｍｍ（試料Ｃ）と、０．３０ｍｍ（試料Ｄ）のものを２種類作製した。即ち、試料Ｃでは、実装高さｈに対する開口部２３の深さｄの割合が８．３％であるのに対し、試料Ｄでは５０％である。
【００５８】
熱サイクル試験の結果は、５００サイクルまでに、試料Ｃについては、予備半田２４とＣｕ膜２１の接合部分にクラックが発生した。一方、試料Ｄについは、５００サイクル後に、その接合部分にクラックは発生せず、電気的な導通を確保した。
【００５９】
このように、半田ボールと予備半田の融点に差がある場合においても、開口部の深さの実装高さに対する割合を８．３％から５０％にすることで、予備半田と配線電極の接合部分に発生した応力が緩和し、クラック発生が抑制される。その結果、半導体装置の信頼性が向上することが分かった。
【００６０】
次に、有限要素法による応力解析により、開口部の径の変化に対する応力値をシミュレーションにより検討した。
図６は開口部の径と応力値の関係である。
【００６１】
横軸は、０．６ｍｍを基準に、この値に対する倍数値を示している。縦軸は応力値（Ｋｇｆ／ｍｍ2）を示す。この図に示すように倍数値が１．２までは応力値が減少し、１．２以上では応力値が飽和して、ほぼ同じ値を示すことが分かった。
【００６２】
上述したように、半田ボール１２の直径は０．６ｍｍである。従って、開口部２３の径が半田ボール１２の直径の１．２倍になると応力値が飽和して、１．２倍以上ではほぼ同じ応力値を示すことが分かった。
【００６３】
次に、ソルダレジストの開口部の径を拡大させた場合の熱サイクル試験結果について説明する。
半田ボール１２の直径が０．６ｍｍ、電極ピッチ１ｍｍの半導体パッケージ１０と、ソルダレジスト２２の開口部２３の径が０．７２ｍｍの回路基板３０を用い、図２〜図４に示す製造方法にて、半導体装置を作製した。即ち、ソルダレジスト２２の開口部２３の径は半田ボール１２の直径の１．２倍である。
【００６４】
また、この半導体装置に用いている半田ボール１２及び予備半田２４の材質は、Ｓｎ３Ａｇ０．５Ｃｕである。この半導体装置を作製する際のリフローは、ピーク温度２４０℃で行った。また、実装後の実装高さｈは、０．６ｍｍとなった。
【００６５】
熱サイクル試験の結果は、５００サイクル後も、接合部分にクラックは発生せず、電気的に導通を確保した。
このように、ソルダレジストの開口部の径を半田ボールの直径の１．２倍とした場合において、予備半田と配線電極の接合部分に発生した応力が緩和し、クラック発生が抑制される。その結果、半導体装置の信頼性が向上することが分かった。
【００６６】
尚、図１〜図４では半田ボール１２、予備半田２４の材質としてＳｎ３Ａｇ０．５Ｃｕを用いたが、材料は特にＳｎ３Ａｇ０．５Ｃｕに限らない。他の鉛フリー半田を半田ボール１２、予備半田２４の材質としてもよい。
【００６７】
また、上記の説明では、図１、図３に示す開口部２３の断面を垂直に形成させているが、特にこの形状に限らない。開口部２３の側面にテーパを設け、開口部２３の上部の径が底部の径より拡大した形状であってもよい。この場合、ソルダレジストの開口部が広くなり、応力集中する場所を、ソルダレジスト最表面から分散させることが可能となる。
【００６８】
また、上記の説明では、ボールグリッドアレイについての適用を例示しているが、さらに微細な半田ボール（半田バンプ）を使用して、半導体素子をインターポーザに接合するフリップチップ接続にも適用することが可能である。
【００６９】
以上に示す実施形態に関し、更に、以下の付記を開示する。
（付記１）  基板上にパターニングされた配線電極と、
前記基板上に形成され、前記配線電極の表面が露出するように開口部がパターニングされたソルダレジストと、
前記開口部に充填された予備半田と、を有する回路基板と、
電極パッドと、
前記電極パッドに接合された半田ボールと、を有する半導体パッケージと、
を備え、前記半田ボールと前記配線電極が前記予備半田を介して電気的に接続されていることを特徴とする半導体装置。
【００７０】
（付記２）  前記開口部の深さが実装高さの半分以上であることを特徴とする付記１記載の半導体装置。
（付記３）  前記半田ボール及び前記予備半田の材質が鉛フリー半田であることを特徴とする付記１または２に記載の半導体装置。
【００７１】
（付記４）  前記半田ボール及び前記予備半田の材質が同一であることを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
（付記５）  前記半田ボールの融点が前記予備半田の融点よりも高いことを特徴とする付記１乃至３のいずれか１項に記載の半導体装置。
【００７２】
（付記６）  前記開口部の径が前記半田ボールの直径の１．２倍以上であることを特徴とする付記１乃至５のいずれか１項に記載の半導体装置。
（付記７）  前記開口部の断面形状がテーパ形であることを特徴とする付記１乃至６のいずれか１項に記載の半導体装置。
【００７３】
（付記８）  基板上にパターニングされた配線電極と、
前記基板上に形成され、前記配線電極の表面が露出するように開口部がパターニングされたソルダレジストと、
前記開口部に予備半田が充填されていることを特徴とする回路基板。
【００７４】
（付記９）  前記開口部の深さが実装高さの半分以上であることを特徴とする付記８記載の回路基板。
（付記１０）  前記予備半田の材質が鉛フリー半田であることを特徴とする付記８または９記載の回路基板。
【００７５】
（付記１１）  前記開口部の断面形状がテーパ形であることを特徴とする付記８乃至１０のいずれか１項に記載の回路基板。
（付記１２）  半導体パッケージと基板上にパターニングされた配線電極とを接続する半導体装置の製造方法において、
前記基板上にソルダレジストを形成する工程と、
前記ソルダレジストの表面から前記配線電極の表面まで貫通する開口部を前記ソルダレジストにパターニングする工程と、
前記開口部に予備半田を充填する工程と、
前記半導体パッケージの電極パッドに接合された半田ボールと前記配線電極を前記予備半田を介して電気的に接続する工程と、
を有することを特徴とする半導体装置の製造方法。
【００７６】
（付記１３）  前記開口部の深さが実装高さの半分以上であることを特徴とする付記１２記載の半導体装置の製造方法。
（付記１４）  半導体パッケージが実装される回路基板の製造方法において、
基板上に配線電極をパターニングする工程と、
前記基板上にソルダレジストを形成する工程と、
前記ソルダレジストの表面から前記配線電極の表面まで貫通する開口部を前記ソルダレジストにパターニングする工程と、
前記開口部に予備半田を充填する工程と、
を有することを特徴とする回路基板の製造方法。
【００７７】
（付記１５）  前記開口部の深さが実装高さの半分以上であることを特徴とする付記１４記載の回路基板の製造方法。
【図面の簡単な説明】
【００７８】
【図１】半導体装置の基本構造を説明する要部断面模式図である。
【図２】ソルダレジスト形成工程の要部断面模式図である。
【図３】回路基板形成工程の要部断面模式図である。
【図４】実装工程の要部断面模式図である。
【図５】開口部の深さと応力値の関係である。
【図６】開口部の径と応力値の関係である。
【図７】実装後の半導体装置の概要を説明する要部断面模式図である。
【符号の説明】
【００７９】
１  半導体装置
１０、１００  半導体パッケージ
１１、１０１  電極パッド
１２、１０２  半田ボール
２０、２０１  樹脂基板
２１、２０２  Ｃｕ膜
２２、２０３  ソルダレジスト
２３  開口部
２４  予備半田
３０、２００  回路基板
【図１】
2007335652.tif 000003
【図２】
2007335652.tif 000004
【図３】
2007335652.tif 000005
【図４】
2007335652.tif 000006
【図５】
2007335652.tif 000007
【図６】
2007335652.tif 000008
【図７】
2007335652.tif 000009