(57)【要約】【課題】回路面積をほとんど増加させることなく、効率を向上させることができる非同期整流型の非絶縁降圧型ＤＣ−ＤＣコンバータを得る。【解決手段】負荷電流が減少するとスイッチングトランジスタＭ１がオフする期間が長くなり、かつインダクタ電流ｉＬも減少し、負荷電流が更に減少して、インダクタ電流ｉＬの最低電流値が０Ａになると、電圧Ｖ１は出力電圧Ｖｏｕｔまで上昇するため、整流用トランジスタＭ２はオフすることから、インダクタ電流ｉＬは流れなくなり、逆流電流の発生を防止するようにした。【選択図】図１
2007252197.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、所定の定電圧に降圧して出力端子に接続された負荷に出力する、前記入力端子と前記出力端子との間にスイッチングトランジスタとインダクタの直列回路が接続された降圧型スイッチングレギュレータをなす非絶縁降圧型ＤＣ−ＤＣコンバータにおいて、
前記スイッチングトランジスタとインダクタとの接続部と負側電源電圧との間に接続され、制御電極が前記スイッチングトランジスタとインダクタとの接続部に接続されたＰ型のトランジスタからなる整流用トランジスタを備えることを特徴とする非絶縁降圧型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、降圧型ＤＣ−ＤＣコンバータに関し、特に負荷電流の多い場合は同期整流を行い、負荷電流が少ない場合は非同期整流を行う非絶縁降圧型ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
降圧型のスイッチングレギュレータのようなインダクタを使用した非絶縁降圧型ＤＣ−ＤＣコンバータ（以下、降圧型ＤＣ−ＤＣコンバータと呼ぶ）の整流方式としては、同期整流方式と、非同期整流方式とがある。降圧型ＤＣ−ＤＣコンバータでは、負荷電流が大きい重負荷ではインダクタに電流が流れ続ける連続モードと、負荷電流が小さい軽負荷になるとインダクタに電流が流れなくなる場合が生じる断続モードとがある。
図７は、同期整流式の降圧型ＤＣ−ＤＣコンバータの出力回路部の従来例を示した図である。
図７のような出力回路部の構成をなす同期整流式の降圧型ＤＣ−ＤＣコンバータは、連続モード時は高効率であるが、断続モードになると、負荷側から同期整流用トランジスタＭ１０２を介して接地電圧へ電流が流れる逆電流が発生するため極端に効率が低下する。
【０００３】
軽負荷になった場合は、スイッチングトランジスタＭ１０１と同期整流用トランジスタＭ１０２のスイッチングが頻繁に行われるために生じるスイッチング損失を軽減するため、ＰＷＭ制御からＰＦＭ制御に切り換えることがよく行われていた。
また、ＰＦＭ制御に移行した場合は、逆電流による効率低下を防ぐために、出力回路部が非同期整流方式をなすように切り換えていた。図８で示すように、非同期整流方式の降圧型ＤＣ−ＤＣコンバータにおける出力回路部としては、整流用素子としてダイオードＤ１０１を使用するものが一般的であった。図８の回路では、断続モードになっても、負荷側の電圧はダイオードＤ１０１の逆方向バイアスとなるので、逆電流を阻止することができる。しかし、ダイオードＤ１０１は順方向電圧が０.６Ｖ程度と大きいため、ダイオードＤ１０１自体での電力消費が大きく、効率を余り高くすることができなかった。
【０００４】
非同期整流方式での効率を改善させたＤＣ−ＤＣコンバータとして図９に示すような回路があった（例えば、特許文献１参照。）。
図９において、ＰＮＰトランジスタからなるスイッチング用バイポーラトランジスタＱ１０１のベースにはＰＷＭコンパレータ（図示せず）の出力信号であるドライブ信号が入力されている。該ドライブ信号がハイレベルになり、バイポーラトランジスタＱ１０１がオフすると、インダクタＬ１０１の一端の電圧Ｖ１０１は負電圧まで低下する。コンパレータＣＭＰ１０１において、非反転入力端は接地電圧に接続されており、反転入力端にはバイポーラトランジスタＱ１０１とインダクタＬ１０１との接続部の電圧Ｖ１０１が入力され、コンパレータＣＭＰ１０１はヒステリシスを有している。
【０００５】
電圧Ｖ１０１が負電圧になると、コンパレータＣＭＰ１０１の出力端はハイレベルとなり、コンパレータＣＭＰ１０１の出力端は整流用ＭＯＳトランジスタＭ１０２のゲートに接続されており、整流用ＭＯＳトランジスタＭ１０２はオンする。このため、インダクタＬ１０１の電流が０Ａになり、電圧Ｖ１０１が上昇して接地電圧以上になると、コンパレータＣＭＰ１０１の出力端はローレベルになり、整流用ＭＯＳトランジスタＭ１０２をオフさせて、負荷側からの逆電流を阻止していた。整流用ＭＯＳトランジスタＭ１０２に、オン抵抗がショットキーダイオードであるダイオードＤ１０１のオン抵抗よりも小さいものを使用することで、非同期整流時の効率を高めることができる。
【特許文献１】特許第３４０２９８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、図９の回路では、コンパレータＣＭＰ１０１を用いて整流用ＭＯＳトランジスタＭ１０２を制御しているため、電圧Ｖ１０１が負電圧に低下してから、整流用ＭＯＳトランジスタＭ１０２がオンするまでに動作の遅れが生じてしまう。該動作の遅れをカバーするために、ショットキーダイオードＤ１０１が設けられていることから、図８の回路に整流用ＭＯＳトランジスタＭ１０２とコンパレータＣＭＰ１０１が追加されるため、回路面積が増加するという問題があった。
【０００７】
本発明は、このような問題を解決するためになされたものであり、回路面積をほとんど増加させることなく、効率を向上させることができる非同期整流型の非絶縁降圧型ＤＣ−ＤＣコンバータを得ることを目的とする。
【課題を解決するための手段】
【０００８】
この発明に係る非絶縁降圧型ＤＣ−ＤＣコンバータは、入力端子に入力された入力電圧を、所定の定電圧に降圧して出力端子に接続された負荷に出力する、前記入力端子と前記出力端子との間にスイッチングトランジスタとインダクタの直列回路が接続された降圧型スイッチングレギュレータをなす非絶縁降圧型ＤＣ−ＤＣコンバータにおいて、
前記スイッチングトランジスタとインダクタとの接続部と負側電源電圧との間に接続され、制御電極が前記スイッチングトランジスタとインダクタとの接続部に接続されたＰ型のトランジスタからなる整流用トランジスタを備えるものである。
【発明の効果】
【０００９】
本発明の非絶縁降圧型ＤＣ−ＤＣコンバータによれば、従来の整流用ダイオードの代わりに、ＰＭＯＳトランジスタやＰＮＰトランジスタといったＰ型のトランジスタからなる整流用トランジスタを設け、該整流用トランジスタの制御電極にインダクタの一端の電圧が入力されるようにしたことから、部品点数の増加がなく、回路規模の増加を抑えることができ、しかもダイオードを使用した場合と比較して効率を向上させることができる。
また、整流用トランジスタに加えて、同期整流用トランジスタを追加し、負荷電流が大きい重負荷時は同期整流用トランジスタをスイッチングさせて同期整流を行い、負荷電流が小さい軽負荷時は同期整流用トランジスタをオフさせて遮断状態にして整流用トランジスタを使用した非同期整流を行うようにしたことから、軽負荷から重負荷まで高効率化を図ることができる。
【発明を実施するための最良の形態】
【００１０】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における降圧型ＤＣ−ＤＣコンバータの構成例を示した図である。
図１において、非絶縁降圧型ＤＣ−ＤＣコンバータ（以下、降圧型ＤＣ−ＤＣコンバータと呼ぶ）１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する降圧型のスイッチングレギュレータである。
降圧型ＤＣ−ＤＣコンバータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＰＭＯＳトランジスタからなる整流用トランジスタＭ２とを備えている。
【００１１】
更に、降圧型ＤＣ−ＤＣコンバータ１は、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、ノイズフィルタをなすコンデンサＣ２と、位相補償用の抵抗Ｒ３及びコンデンサＣ３と、誤差増幅回路３と、発振回路４と、ＰＷＭコンパレータ５と、ドライブ回路６とを備えている。
なお、降圧型ＤＣ−ＤＣコンバータ１において、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び整流用トランジスタＭ２の少なくとも１つ若しくはすべて、インダクタＬ１並びにコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００１２】
基準電圧発生回路２は、所定の基準電圧Ｖｒｅｆを生成して出力し、出力電圧検出用の抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する。また、誤差増幅回路３は、入力された分圧電圧Ｖｆｂと基準電圧Ｖｒｅｆとの電圧差を増幅して出力信号ＥＡｏを生成し出力する。
また、発振回路４は、所定の三角波信号ＴＷを生成して出力し、ＰＷＭコンパレータ５は、誤差増幅回路３の出力信号ＥＡｏと該三角波信号ＴＷからＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力する。ドライブ回路６は、入力されたパルス信号ＳｐｗからスイッチングトランジスタＭ１をドライブするためのドライブ信号Ｓｄを生成して、スイッチングトランジスタＭ１のゲートに出力する。
【００１３】
入力端子ＩＮと接地電圧ＧＮＤとの間にはスイッチングトランジスタＭ１と整流用トランジスタＭ２が直列に接続され、スイッチングトランジスタＭ１と整流用トランジスタＭ２との接続部をＬｘとする。整流用トランジスタＭ２のゲートは接続部Ｌｘに接続され、接続部Ｌｘと出力端子ＯＵＴとの間にはインダクタＬ１が接続されている。出力端子ＯＵＴと接地電圧ＧＮＤとの間には、抵抗Ｒ１及びＲ２が直列に接続されると共にコンデンサＣ１が接続され、抵抗Ｒ１とＲ２との接続部から分圧電圧Ｖｆｂが出力される。また、抵抗Ｒ１には、コンデンサＣ２が並列に接続されている。誤差増幅回路３において、反転入力端には分圧電圧Ｖｆｂが、非反転入力端には基準電圧Ｖｒｅｆがそれぞれ入力され、出力端は、ＰＷＭコンパレータ５の反転入力端に接続されている。
【００１４】
また、誤差増幅回路３の出力端と接地電圧ＧＮＤとの間には、抵抗Ｒ３及びコンデンサＣ３の直列回路が接続されており、該直列回路は位相補償回路をなす。ＰＷＭコンパレータ５の非反転入力端には三角波信号ＴＷが入力され、ＰＷＭコンパレータ５から出力されたパルス信号Ｓｐｗは、ドライブ回路６の入力端ＰＷＭＩに入力され、ドライブ回路６の出力端ＰＨＳからスイッチングトランジスタＭ１のゲートにドライブ信号Ｓｄが出力される。ドライブ信号Ｓｄは、ハイレベルとローレベルを繰り返すクロック信号である。
【００１５】
このような構成において、図２は、図１の各信号の波形例を示したタイミングチャートであり、図２を参照しながら図１の回路動作について説明する。
誤差増幅回路３は、基準電圧Ｖｒｅｆと分圧電圧Ｖｆｂとの差電圧を増幅して、ＰＷＭコンパレータ５の反転入力端に出力する。ＰＷＭコンパレータ５の非反転入力端には発振回路４からの三角波信号ＴＷが入力されていることから、ＰＷＭコンパレータ５は、誤差増幅回路３の出力信号ＥＡｏに応じたパルス幅の信号Ｓｐｗをドライブ回路６の入力端ＰＷＭＩに出力する。
【００１６】
ドライブ回路６は、入力端ＰＷＭＩに入力されたパルス信号Ｓｐｗのパルス幅に基づいたドライブ信号Ｓｄを出力端ＰＨＳから出力し、スイッチングトランジスタＭ１をオン／オフ制御する。すなわち、出力電圧Ｖｏｕｔが低下すると、誤差増幅回路３の出力信号ＥＡｏの電圧が上昇し、ＰＷＭコンパレータ５の出力パルス幅が大きくなって、スイッチングトランジスタＭ１がオンする時間の割合を増加させることで出力電圧Ｖｏｕｔを上昇させる。逆に、出力電圧Ｖｏｕｔが上昇した場合は、前記と逆の動作を行って出力電圧Ｖｏｕｔを低下させ、出力電圧Ｖｏｕｔが常に一定の電圧に維持される。
【００１７】
また、負荷１０に流れる負荷電流が大きい重負荷の場合は、スイッチングトランジスタＭ１がオフの間にインダクタＬ１に流れる電流であるインダクタ電流ｉＬが０Ａまで低下することはないが、負荷電流が減少するとスイッチングトランジスタＭ１がオフする期間が長くなり、かつインダクタ電流ｉＬも減少する。負荷電流が更に減少して、図２のＰ点で示すように、インダクタ電流ｉＬの最低電流値が０Ａになると、電圧Ｖ１は出力電圧Ｖｏｕｔまで上昇するため、整流用トランジスタＭ２はオフする。この結果、インダクタ電流ｉＬは流れなくなり、逆流電流の発生を防止することができる。
【００１８】
図３は、ドライブ信号Ｓｄ、インダクタ電流ｉＬ及び接続部Ｌｘの電圧である電圧Ｖ１の関係例を示した図であり、図３（ａ）は重負荷時における連続モードの場合を、図３（ｂ）は軽負荷時における断続モードの場合をそれぞれ示している。
まず、図３（ａ）の重負荷時における連続モードの場合について説明する。
ドライブ信号Ｓｄがハイレベルからローレベルに変化すると、スイッチングトランジスタＭ１はオンし、電圧Ｖ１は、図３（ａ）のＡ点に示すようにほぼ入力電圧Ｖｉｎになる。ドライブ信号Ｓｄがローレベルの間は、インダクタ電流ｉＬは図３（ａ）のＢで示すように増加する。
【００１９】
ドライブ信号Ｓｄがハイレベルに変化すると、スイッチングトランジスタＭ１はオフするが、インダクタＬ１は引き続き電流を流そうとするため、逆起電力が生じ、電圧Ｖ１は負電圧まで低下する。電圧Ｖ１が整流用トランジスタＭ２のしきい値電圧Ｖｔｈ２になると整流用トランジスタＭ２がオンし、インダクタ電流ｉＬは、接地電圧ＧＮＤから整流用トランジスタＭ２を介して負荷１０に流れる。なお、このときの電圧Ｖ１は、整流用トランジスタＭ２に流れるドレイン電流に対するゲート電圧Ｖｇｓ２になることから、負荷電流が大きいほど電圧Ｖ１は小さくなる。ドライブ信号Ｓｄがハイレベルである間は、インダクタ電流ｉＬは図３（ａ）のＤで示すように徐々に減少することから、図３（ａ）のＥで示すように電圧Ｖ１、すなわち整流トランジスタＭ２におけるオン時のゲート電圧Ｖｇｓ２も徐々に上昇する。しかし、インダクタ電流ｉＬが０Ａになる前に、ドライブ信号Ｓｄがローレベルに立ち下がるため、インダクタ電流ｉＬが０Ａになることはない。
【００２０】
次に軽負荷で断続モードになった場合の動作について説明する。なお、ドライブ信号Ｓｄがローレベルになってから該ローレベルの間及びハイレベルになるまでの動作は前記連続モードの場合と同様であることからその説明を省略する。
ドライブ信号Ｓｄがハイレベルになってから、該ハイレベルの間は、インダクタ電流ｉＬは、図３（ｂ）のｄで示すように徐々に減少するため、電圧Ｖ１は徐々に上昇する。しかし、インダクタ電流ｉＬが図３（ｂ）のｅ点に示す０Ａに達すると、電圧Ｖ１は出力電圧Ｖｏｕｔまで上昇する。この結果、整流用トランジスタＭ２はオフして遮断状態になり、図３（ｂ）のｆに示すようにインダクタ電流ｉＬは流れなくなるため、逆流電流の発生を防止することができる。
このように、軽負荷時に断続モードになった場合でも、逆流電流を防止することができるため、効率の低下を招くことを防止することができる。
【００２１】
次に、図４は、ＭＯＳトランジスタのゲート電圧Ｖｇｓとドレイン電流ｉｄとの関係例を示した図である。なお、図４では、縦軸は対数目盛りになっている。
図４において、ＭＯＳトランジスタの弱反転領域では、ゲート電圧Ｖｇｓはドレイン電流ｉｄの対数に比例し、強反転領域では、ドレイン電流ｉｄはゲート電圧Ｖｇｓの２乗に比例することを示している。すなわちドレイン電流ｉｄが小さいほどゲート電圧Ｖｇｓが小さくなるため、軽負荷時ほど効率が向上することになる。
【００２２】
更に、ＭＯＳトランジスタのしきい値電圧Ｖｔｈは製造プロセスにより変更することができ、該しきい値電圧Ｖｔｈを従来の整流用ダイオードの順方向電圧よりも小さくすることにより、重負荷時においても効率を向上させることができる。
このように、本第１の実施の形態におけるＤＣ−ＤＣコンバータは、図８のダイオードＤ１の代わりに、ＰＭＯＳトランジスタをダイオード接続した回路を使用したことから、図９に示した従来回路のように部品点数の増加がなく、回路規模の増加を抑えることができ、整流用ダイオードを使用した場合よりも効率を向上させることができる。
【００２３】
なお、図１において、整流用トランジスタＭ２の代わりにＰＮＰトランジスタからなる整流用トランジスタＱ２を使用してもよく、このようにした場合、図１は図５のようになる。
図５の回路の動作は、図１のＰＭＯＳトランジスタＭ２を用いた回路とまったく同様であるが、整流用トランジスタＱ２がオン時の電圧Ｖ１は、整流用トランジスタＱ２のエミッタ−ベース間電圧Ｖｂｅになることから、効率は図８に示した従来技術のダイオードＤ１を使用した場合と変わらない。
【００２４】
第２の実施の形態．
前記第１の実施の形態に、同期整流用トランジスタを更に設けるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図６は、本発明の第２の実施の形態における降圧型ＤＣ−ＤＣコンバータの構成例を示した図である。なお、図６では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図６における図１との相違点は、図１の回路にＮＭＯＳトランジスタを用いた同期整流用トランジスタＭ３と、切換信号Ｓ１に応じて、ドライブ信号Ｓｄを同期整流用トランジスタＭ３のゲートに入力するか否かを制御するＰＭＯＳトランジスタＭ４及びＮＭＯＳトランジスタＭ５とを追加したものである。これに伴って、図１の降圧型ＤＣ−ＤＣコンバータ１を降圧型ＤＣ−ＤＣコンバータ１ａにした。
【００２５】
図６において、降圧型ＤＣ−ＤＣコンバータ１ａは、入力電圧として入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する降圧型のスイッチングレギュレータである。
降圧型ＤＣ−ＤＣコンバータ１ａは、スイッチングトランジスタＭ１と、整流用トランジスタＭ２と、同期整流用トランジスタＭ３と、ＰＭＯＳトランジスタＭ４と、ＮＭＯＳトランジスタＭ５と、基準電圧発生回路２と、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、ノイズフィルタをなすコンデンサＣ２と、位相補償用の抵抗Ｒ３及びコンデンサＣ３と、誤差増幅回路３と、発振回路４と、ＰＷＭコンパレータ５と、ドライブ回路６とを備えている。なお、ＰＭＯＳトランジスタＭ４及びＮＭＯＳトランジスタＭ５は駆動制御回路をなす。
【００２６】
接続部Ｌｘと接地電圧ＧＮＤとの間に同期整流用トランジスタＭ３が接続され、スイッチングトランジスタＭ１のゲートと接地電圧ＧＮＤとの間にＰＭＯＳトランジスタＭ４及びＮＭＯＳトランジスタＭ５が直列に接続されている。同期整流用トランジスタＭ３のゲートは、ＰＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ５との接続部に接続され、ＰＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ５の各ゲートには外部からの切換信号Ｓ１がそれぞれ入力されている。
【００２７】
このような構成において、重負荷の場合は、切換信号Ｓ１がローレベルになり、ＰＭＯＳトランジスタＭ４がオンすると共にＮＭＯＳトランジスタＭ５がオフすることから、同期整流用トランジスタＭ３のゲートにはドライブ信号Ｓｄが入力される。このため、同期整流用トランジスタＭ３は、スイッチングトランジスタＭ１と相補的にオン／オフ動作を行い、同期整流が行われる。同期整流用トランジスタＭ３がオンすると、電圧Ｖ１は０Ｖに近い電圧になり、整流用トランジスタＭ２のしきい値電圧以下になるため、整流用トランジスタＭ２は、オフしたままであり整流作用には寄与しない。ただし、同期整流用トランジスタＭ３がオンしたときの電圧Ｖ１が、整流用トランジスタＭ２のしきい値電圧を超えれば、整流用トランジスタＭ２もオンし、整流作用に寄与する。
【００２８】
次に、軽負荷の場合は、切換信号Ｓ１がハイレベルになり、ＰＭＯＳトランジスタＭ４がオフすると共にＮＭＯＳトランジスタＭ５がオンすることから、同期整流用トランジスタＭ３のゲートは接地電圧ＧＮＤになるため、同期整流用トランジスタＭ３はオフして遮断状態になる。この状態では、図１の回路とまったく同じになるため、整流用トランジスタＭ２による非同期整流となる。
このように、本第２の実施の形態における降圧型ＤＣ−ＤＣコンバータは、軽負荷状態のようにインダクタ電流ｉＬが小さい状態では、整流用トランジスタＭ２のゲート−ソース間電圧Ｖｇｓは小さくて済む。このことから、前記第１の実施の形態と同様の効果を得ることができると共に、ダイオードを使用した非同期整流よりも効率を向上させることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施の形態における降圧型ＤＣ−ＤＣコンバータの構成例を示した図である。
【図２】図１の各信号の波形例を示したタイミングチャートである。
【図３】ドライブ信号Ｓｄ、インダクタ電流ｉＬ及び電圧Ｖ１の関係例を示した図である。
【図４】ＭＯＳトランジスタのゲート電圧Ｖｇｓとドレイン電流ｉｄとの関係例を示した図である。
【図５】本発明の第１の実施の形態における降圧型ＤＣ−ＤＣコンバータの他の例を示した図である。
【図６】本発明の第２の実施の形態における降圧型ＤＣ−ＤＣコンバータの構成例を示した図である。
【図７】従来の降圧型ＤＣ−ＤＣコンバータの出力回路部の例を示した図である。
【図８】従来の降圧型ＤＣ−ＤＣコンバータの出力回路部の他の例を示した図である。
【図９】従来の降圧型ＤＣ−ＤＣコンバータの出力回路部の他の例を示した図である。
【符号の説明】
【００３０】
１，１ａ  降圧型ＤＣ−ＤＣコンバータ
２  基準電圧発生回路
３  誤差増幅回路
４  発振回路
５  ＰＷＭコンパレータ
６  ドライブ回路
Ｍ１  スイッチングトランジスタ
Ｍ２，Ｑ２  整流用トランジスタ
Ｒ１，Ｒ２  抵抗
Ｌ１  インダクタ
Ｃ１  コンデンサ
Ｍ３  同期整流用トランジスタ
Ｍ４  ＰＭＯＳトランジスタ
Ｍ５  ＮＭＯＳトランジスタ
【図１】
2007252197.tif 000003
【図２】
2007252197.tif 000004
【図３】
2007252197.tif 000005
【図４】
2007252197.tif 000006
【図５】
2007252197.tif 000007
【図６】
2007252197.tif 000008
【図７】
2007252197.tif 000009
【図８】
2007252197.tif 000010
【図９】
2007252197.tif 000011