(57)【要約】【課題】  本発明の目的はパッケージサイズの低減化を図り得る半導体装置を提供する。【解決手段】  半導体基板１の一方の面に備えた第１電極３への逆方向電圧の印加によって生じる電界集中を空乏層の形成で緩和するためのガードリングを前記一方の面に備えた半導体装置１０において、ガードリングは、空乏層を前記半導体基板の他方の面に誘因するためのコンタクト領域７と、誘因された空乏層を前記他方の面において展開するための展開領域８とを備えることを特徴とする。【選択図】      図１
2007234931.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の一方の面に備えた第１電極への逆方向電圧の印加によって生じる電界集中を空乏層の形成で緩和するためのガードリングを前記一方の面に備えた半導体装置において、
前記ガードリングは、空乏層を前記半導体基板の他方の面に誘因するためのコンタクト領域と、
誘因された空乏層を前記他方の面において展開するための展開領域とを備えることを特徴とする半導体装置。
【請求項２】
前記他方の面に第２電極と、
前記一方の面に前記第１電極および前記第２電極間の電流制御を行なうための第３電極と、を備えることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記他方の面において、空乏層の展開を停止させるためのチャネルストッパを備えることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記他方の面において、前記第２電極への逆方向電圧の印加によって生じる電界集中を空乏層の形成で緩和するための第２電極用ガードリングを備えることを特徴とする請求項２記載の半導体装置。
【請求項５】
前記展開領域を前記第２電極用ガードリングとして共用することを特徴とする請求項４記載の半導体装置。
【請求項６】
前記他方の面において、空乏層の展開を停止させるためのチャネルストッパを備えており、
前記展開領域および前記第２電極用ガードリング間に前記チャネルストッパを配置することを特徴とする請求項４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特にガードリングを備えた半導体装置に関するものである。
【背景技術】
【０００２】
干渉による特性の劣化を防止するための分離領域を有する半導体装置が特許文献１に開示されている。特許文献１には、電極およびＰ＋分離領域間の距離Ｗと、ドリフト層における深さ寸法ｄとを、Ｗ＞ｄで示される関係で形成することにより、分離領域からのホールの注入を抑えて逆回復ピーク電流の急激な増加を抑えることを開示している。
【０００３】
前記した半導体装置をはじめとする各種半導体装置の半導体基板の一方の面に備えた電極に逆方向電圧を印加すると、印加箇所から離れるに従い次第に電界強度が緩和される。ところで、電界は半導体装置の構造や不純物濃度などにより、集中することが知られており、電界集中が生じる箇所で半導体の臨界電界に達すると、逆方向電圧において電流が流れはじめる。つまり、逆方向電圧の印加量に応じて電界強度が増し、最も早く臨界電界を招く箇所、すなわち最も電界集中を招く箇所で電流が流れはじめる。臨界電界に達したときの逆方向電圧の印加量が、半導体装置の逆方向電圧における耐圧であり、一般的に高い耐圧の半導体装置が好適とされている。
【０００４】
良好な耐圧を得るには、印加電圧による電界が臨界に達することの無いように電界集中を緩和することが好ましく、電界の強度を空乏層の形成で緩和することで電界集中を防止するガードリングが考えられた。
【０００５】
特許文献２には、ガードリングを備えた半導体装置が開示されており、当該半導体装置は、電極が形成される半導体基板の一方の面において、電極を囲うように配置されたガードリングを備えており、ガードリングにより逆方向電圧が印加された際に空乏層を形成することにより電界集中を緩和することで耐圧の向上を図っている。
【０００６】
ところで、ガードリングは、半導体基板の一方の面に、所定の間隔を有して多重的に埋め込まれた複数の領域でもって構成されており、電極への逆方向電圧の印加によって生じる空乏層を隣り合う領域を順次伝播させることで伸長させ、電極から乖離するように伸長した空乏層により、電界が次第に緩和される。これにより、臨界電界に到達するまでの逆方向電圧の印加量を増加することができ、耐圧を向上することができる。
【０００７】
【特許文献１】特開２００５−２５２２１２号
【特許文献２】特開平１１−３５４７９１号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら従来の半導体装置は、電界集中の緩和を図るためのガードリングが半導体基板の一方の面のみに多重的に配置されていることから、半導体基板におけるガードリングの形成面積が広くなり、半導体装置のパッケージサイズの低減化を図ることができなかった。
【０００９】
従って、本発明は上記した事情に鑑みてなされたものであり、本発明の目的はパッケージサイズの低減化を図り得る半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、前記目的を達成するために創案されたものであり、半導体基板の一方の面に備えた第１電極への逆方向電圧の印加によって生じる電界集中を空乏層の形成で緩和するためのガードリングを前記一方の面に備えた半導体装置において、ガードリングは、空乏層を前記半導体基板の他方の面に誘因するためのコンタクト領域と、誘因された空乏層を前記他方の面において展開するための展開領域とを備えることを特徴とする。
【００１１】
他方の面に第２電極と、一方の面に第１電極および前記第２電極間の電流制御を行なうための第３電極と、を備えることを特徴とする。
他方の面において、空乏層の展開を停止させるためのチャネルストッパを備えることを特徴とする。
他方の面において、第２電極への逆方向電圧の印加によって生じる電界集中を空乏層の形成で緩和するための第２電極用ガードリングを備えることを特徴とする。
【００１２】
展開領域を前記第２電極用ガードリングとして共用することができる。
他方の面において、空乏層の展開を停止させるためのチャネルストッパを備えており、展開領域および第２電極用ガードリング間にチャネルストッパを配置することができる。
【発明の効果】
【００１３】
本発明の半導体装置は、電極への逆方向電圧の印加によって半導体基板の一方の面に生じる電界をコンタクト領域により半導体基板２０の他方の面に誘因し、誘引した電界を展開領域により他方の面に展開することから、ガードリングを半導体基板の他方の面にも形成することができ、パッケージサイズの低減を図ることができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を用いて、本発明の印刷装置の実施の形態を詳細に説明するが、以下の説明では、各実施の形態に用いる図面について同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。
【実施例１】
【００１５】
本発明の半導体装置１０は、図１に示すように、第１電極としてのソース電極（エミッタ電極）３が設けられる半導体基板１の他方の面（裏面）に第２電極としてのショットキー電極５を備えた半導体装置であり、具体的にはｎ型の半導体基板１と、該基板の一方の面上に所定の間隔を有して配置された各ゲート電極（第３電極）２と、該各ゲート電極間に配置されたソース電極３と、半導体基板１の裏面に配置された絶縁膜４と、半導体基板１の裏面において絶縁膜４が配置されない箇所に配置されたコレクタ電極（ドレイン電極）のためのショットキー電極５と、半導体基板１の表面の面層において各ゲート電極２下の間に配置されたｐ型のチャネル拡散領域６と、半導体基板１の表面の面層と裏面の面層とを電気的に接続するｐ型のコンタクト領域７と、半導体基板１の裏面の面層において所定の間隔を有して配置されるｐ型の展開領域８とを備える。
【００１６】
半導体基板１は、例えば１×１０１３ｃｍ−３乃至１×１０１５ｃｍ−３で示される濃度のｎ型キャリアが注入されており、例えば１００μｍ乃至１５０μｍの板厚寸法を有している。
【００１７】
ソース電極３は、半導体基板１上のゲート電極２を覆うように配置されたポリシリコン層で構成されており、具体的には所定の間隔を有して配置されたゲート電極２間にポリシリコンが埋設され、更に当該ゲート電極２上を覆うポリシリコンにより各ゲート電極２間の各ポリシリコンがゲート電極２上で電気的に接続されている。
【００１８】
チャネル拡散領域６は、半導体基板１の表面の面層においてゲート電極２間に対応する位置に設けられており、例えば１×１０１７ｃｍ−３で示される濃度のｎ型の不純物がドーピングされている。
ところで、チャネル拡散領域６は、半導体基板１の濃度より高い例えば１×１０１９ｃｍ−３乃至１×１０２０ｃｍ−３で示される濃度でｎ型の不純物を所定の間隔を有して拡散した一対のソース拡散領域９を備えている。チャネル拡散領域６内の各ソース拡散領域９は、ソース電極３と電気的に接続されており、ゲート電極２に閾値以上の電圧が印加された際に反転層を形成するためのチャネル幅を有してチャネル拡散領域６内に配置されている。
【００１９】
ゲート電極２は例えば２０μｍ乃至３０μｍの幅寸法を有している。ゲート電極２は、複数の層が積層された構造であり、半導体基板１に接する側から順にシリコン酸化膜層２１、ポリシリコン膜層２２および絶縁膜層２３が積層されており、最上層に形成される絶縁膜層２３により当該ゲート電極２上に形成されるソース電極３と電気的に絶縁された状態に保たれている。尚、ゲート電極２は、必要に応じてトレンチ形成してもよい。
【００２０】
コンタクト領域７は、ガードリングとして機能すべく所定の間隔を有して形成されるゲート電極２において最も外側に位置するゲート電極２の外側に当該ゲート電極２と隣接する位置に形成される。
【００２１】
コンタクト領域７は、半導体基板１の表面から裏面に向かってｐ型の不純物がドーピングされ、かつ裏面から表面に向かってｐ型の領域がドーピングされて形成され、それぞれの面から伸長するｐ型の領域によって形成されている。例えば半導体基板１が１００μｍの板厚寸法を有するとき、半導体基板１の表面および裏面のそれぞれにおいて５×１０１９ｃｍ−３の濃度でｐ型の不純物がドーピングされ、半導体基板１のそれぞれの面層において表面から６０μｍの深さ寸法に達するように領域が形成され、これらの領域がコンタクト領域７として形成される。
【００２２】
絶縁膜４は、半導体基板１の裏面でのリーク電流を防止するための膜であり、当該絶縁膜４が設けられた半導体基板１の裏面の面層には、当該裏面から表面へ向かってｐ型の不純物がドーピングされて形成されるコンタクト領域７が配置されている。
【００２３】
更に、絶縁膜４が設けられた半導体基板１の裏面の面層において、コンタクト領域７から所定の間隔を有する位置に展開領域８が配置されている。展開領域８は、ｐ型の不純物が例えば５×１０１９ｃｍ−３の濃度でドーピングされた領域であり、当該領域は例えば５μｍ乃至６μｍの高さ寸法および幅寸法を有して形成される。
【００２４】
展開領域８は、半導体基板１の裏面における面層においてコンタクト領域７からの空乏層をショットキー電極５に向かって伸長すべく、複数の領域で構成されている。展開領域８は、半導体基板１の裏面の面層において所定の間隔を有して配置されており、半導体基板１の裏面におけるガードリングとして機能する。
【００２５】
すなわち、本発明の半導体装置１０におけるガードリングは、コンタクト領域７および展開領域８から成り、ソース電極３における逆方向電圧の印加によって生じる空乏層は、コの字状に半導体基板１の表面の面層からコンタクト領域７を介して裏面の面層に誘因されると、展開領域８により、裏面の面層においてショットキー電極５に向かって展開する。これにより、伸長する空乏層により、電界強度が緩和され電界集中が緩和される。
【００２６】
次に、本発明の半導体装置の動作を説明する。尚、順方向電圧の印加は、従来から知られたように動作することから説明を割愛し、本発明の特徴である逆方向電圧が印加された際の動作を説明する。
【００２７】
本発明の半導体装置のソース電極３およびショットキー電極５間に逆方向電圧が印加されると、半導体基板１の表面層においてコンタクト領域７で囲われるチャネル拡散領域６の形状に応じた空乏層が形成される。このとき空乏層は、図２に示すようにコンタクト領域７により半導体基板１の表面の面層から裏面の面層に向かって誘因される。
【００２８】
誘因された空乏層は、半導体基板１の裏面の面層に形成された展開領域８の形状に応じて、ショットキー電極５に向かって伸長する。ところで、更に高い逆方向電圧が印加されると、図３に示すように、空乏層は半導体基板１の裏面の面層に形成された展開領域８の形状に応じてショットキー電極５に向かって更に伸長し、伸長する空乏層により電界強度が緩和される。
【００２９】
前記したように、本発明の半導体装置１０によれば、半導体基板１の表面の面層に形成される空乏層をコンタクト領域７を介して半導体基板１の裏面の面層に誘因し、誘引した空乏層を展開領域８により、半導体基板１の裏面の面層において展開する。これにより、電界集中の緩和を空乏層の形成で行う際、半導体基板の一方の表面層だけに空乏層を形成するだけでなく、コンタクト領域７を介して半導体基板１の他方の面にも空乏層を形成するができ、半導体基板１の一方の面におけるガードリングを形成するために必要な面積を低減することができ、半導体装置のパッケージサイズを低減することができる。
【００３０】
尚、図４に示すように半導体基板１の裏面の面層に形成する展開領域８を、ショットキー電極５における逆バイアス時の耐圧を向上させるためのガードリング（第２電極用ガードリング）１１として活用してもよい。このとき、半導体基板１の裏面に形成する絶縁膜４をショットキー電極５側に伸長させ、パッシベーション膜として活用することが好ましい。
【００３１】
また、図５に示すように、半導体基板１の裏面の面層において展開領域８とショットキー電極５との間に、例えば１×１０１６ｃｍ−３で示される濃度のｎ型の不純物がドーピングされた領域をチャネルストッパ１２として設けてもよく、当該チャネルストッパ１２により空乏層の伸長によるソースおよびエミッタ間のリーチスルーを防止することができる。
【００３２】
更に、図６に示すように、ショットキー電極５における逆バイアス時の耐圧を向上させるためのガードリング１１と、当該ガードリングおよび展開領域８間にチャネルストッパ１２とを設けてもよい。このとき、ソース電極３に印加される逆方向電圧により展開領域８から伸長する空乏層と、ショットキー電極５に印加される逆方向電圧により当該ショットキー電極５から伸長する空乏層とが、チャネルストッパを超えて伸長しないように設計することが好ましい。
【００３３】
また、図７に示すように、ショットキー電極５に代えてコレクタ電極を備える絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）にも本発明を適用することができる。更に、本発明をＭＯＳトランジスタやダイオードにも適用することができる。
【００３４】
実施例では、コンタクト領域７を形成する際に、半導体基板１の表面および裏面から不純物をドーピングする例で説明したが、これに限る必要はなく半導体基板１の厚さ寸法が薄いときは、一方の表面からのみ又は他方の面からのみ不純物をドーピングしてコンタクト領域７を形成してもよい。
【００３５】
実施例では、コンタクト領域７が、所定の間隔を有して形成されるゲート電極２において最も外側に位置するゲート電極２に隣接する位置に形成される例で説明したが、これに限る必要は無く最も外側に位置するゲート電極２とコンタクト領域７との間にガードリングが配置された構成であっても本発明を適用することができる。
【００３６】
実施例では、ｎ型の半導体基板を用いた半導体装置の例で説明したが、ｐ型の半導体基板を用いても、本発明を適用することができる。
【００３７】
実施例では、具体的な寸法や濃度などの数値を示して説明したが、当該数値に限る必要は無く、性能仕様に応じて数値を適宜変更してもよい。
【００３８】
図１に示す本発明の半導体装置では、展開領域８を所定の等間隔で形成する例で説明したが、等間隔に限る必要は無く性能仕様に応じ領域間隔を適宜変更してもよい。
【００３９】
前記した実施例では、不純物をドーピングしてコンタクト領域７および展開領域８を形成する例で説明したが、これに限る必要は無く例えば半導体基板１に溝を形成し、当該溝に不純物を含む導電性の物質を埋め込んでコンタクト領域７および展開領域８を形成するようにしてもよい。
【００４０】
実施例では、半導体基板１上のソース電極３がコンタクト領域７より外側の範囲にまで形成されている図を用いて説明したが、これに限る必要は無くソース電極３がコンタクト領域７で取り囲まれるように、すなわちコンタクト領域７でソース電極を取り囲むように形成することが好ましい。また、実施例では、半導体基板１にコンタクト領域７を一重に形成する例で説明したが、これに限る必要は無く、半導体基板１に所定の間隔を有して多重的にコンタクト領域７を形成するようにしてもよい。
【図面の簡単な説明】
【００４１】
【図１】本発明の半導体装置の構成を示す図である。
【図２】本発明の半導体装置における空乏層の形成を示す図である（その１）。
【図３】本発明の半導体装置における空乏層の形成を示す図である（その２）。
【図４】本発明の展開領域と、ショットキー電極に逆バイアスを印加した際、耐圧を向上させるためのガードリングとを共用する本発明の半導体装置の構成を示す図である。
【図５】チャネルストッパを備えた本発明の半導体装置の構成を示す図である。
【図６】ショットキー電極における逆バイアス時の耐圧を向上させるためのガードリングと、当該ガードリングおよび展開領域間にチャネルストッパとを備えた本発明の半導体装置の構成を示す図である。
【図７】本発明をＩＧＢＴに適用した半導体装置の構成を示す図である。
【符号の説明】
【００４２】
１  半導体基板
２  ゲート電極
３  ソース電極
４  絶縁膜
５  ショットキー電極
６  チャネル拡散領域
７  コンタクト領域
８  展開領域
９  ソース拡散領域
１０  半導体装置
１１  ショットキー電極のためのガードリング
１２  チャネルストッパ
２１  シリコン酸化膜層
２２  ポリシリコン膜層
２３  絶縁膜層
【図１】
2007234931.tif 000003
【図２】
2007234931.tif 000004
【図３】
2007234931.tif 000005
【図４】
2007234931.tif 000006
【図５】
2007234931.tif 000007
【図６】
2007234931.tif 000008
【図７】
2007234931.tif 000009