(57)【要約】 【課題】  ゲートとドレインとの間に発生する寄生容量の偏差を抑制し、ＬＣＤの異なる露光領域間の輝度の差異を減少させることが可能なＴＦＴ駆動型のＬＣＤを提供する。【解決手段】  液晶ディスプレイにおいて、絶縁基板上に形成され、一方側の１区画が突出部を有し、凸部と、凸部に対向した凹部を形成するゲートラインと、ゲートラインの突出部に形成される活性層と、突出部の突出側に形成される画素電極、ゲートラインに対して略垂直に延在するように形成され、前記活性層と前記ゲートラインの重複部を横切り、前記活性層の境界を越えて延在するように形成されたソースライン、前記画素電極に接続され、前記ソースラインに対して略平行に延在するように形成され、前記活性層と前記ゲートラインとの重複部を横切るドレインラインを含むようにする。【選択図】  図４Ａ
2007164172.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に形成されたゲートラインであって、凸部、及びこの凸部に対向した凹部を形成するために、このゲートラインの１区画が突出している１側部を持つゲートラインと、
前記ゲートラインの前記１区画上に形成される活性層と、
前記１側部上に形成される画素電極と、
前記ゲートラインに対して略垂直に延在し、前記活性層と前記ゲートラインとの重複領域を横切り、前記活性層の縁部を越えて延在するソースラインと、
前記画素電極に結合され、前記ソースラインに対して略平行に延在し、前記活性層及び前記ゲートラインの重複領域を横切るようにされているドレインラインと、を含む液晶ディスプレイ。
【請求項２】
前記凸部に対向して１区画のもう一方の側部である１側部が内側に向けて曲がり前記凹部として形成される請求項１に記載の液晶ディスプレイ。
【請求項３】
前記１区画が、前記凸部に対向して開空間を有し、この開空間が前記凹部の窪み部を成す、請求項１に記載の液晶ディスプレイ。
【請求項４】
絶縁基板上に形成され、１区画及び１空間を持つゲートラインであって、前記１区画が、第１凸部及び第２凸部を形成するために、突出している両サイド部を備え、前記１空間が、前記１区画を、第１部分と第２部分とに分けるように、前記第１凸部と第２凸部との間に形成されたゲートラインと、
前記ゲートラインの前記第１部分及び第２部分にそれぞれ形成される第１活性層及び第２活性層と、
前記１区画の前記両サイドの片側にそれぞれ形成される第１画素電極及び第２画素電極と、
第１活性層、第２活性層、及びゲートラインの重複領域をそれぞれ横切るように、前記ゲートラインに対して略垂直に延在するように形成されたソースラインと、
第１画素電極及び第２画素電極にそれぞれ結合され、前記ソースラインに対して略平行に延在するように形成された第１ドレインライン及び第２ドレインラインであって、前記第１ドレインラインが、前記第１活性層と前記第１部分との重複領域を横切り、前記第２ドレインラインが、前記第２活性層と前記第２部分との重複領域を横切るように形成された第１ドレインライン及び第２ドレインラインと、
を含む液晶ディスプレイ。
【請求項５】
凸部、及びこの凸部に対向した凹部を形成するために、１区画が突出部を有するゲートラインを絶縁基板上に形成するステップと、
前記ゲートラインの前記１区画に活性層を形成するステップと、
ソースライン及びドレインラインを形成し、もって、前記ソースラインが前記ゲートラインに対して略垂直に延在するように形成され、前記活性層と前記ゲートラインの重複領域を横切り、前記活性層の境界を越えるソースラインとドレインラインとを形成し、前記ドレインラインが所定の画素電極から延在するように形成され、前記ソースラインに対して略平行にされ、前記活性層と前記ゲートラインとの重複領域を横切る画素電極を形成するステップと、
前記所定の画素電極部に、前記画素電極を形成するステップと、
を含む液晶ディスプレイの製造方法。
【請求項６】
前記凸部に対向した部分のもう一つの１区画が内側に曲がり、この曲がった１区画が前記凹部として機能する請求項５に記載の液晶ディスプレイの製造方法。
【請求項７】
前記１区画が、前記凸部の突出部に対向して開口部を有し、この開口部が前記凹部の窪み部を成す請求項５に記載の液晶ディスプレイの製造方法。
【請求項８】
ゲートラインを絶縁基板上に形成するステップであって、前記１区画が第１凸部と第２凸部とを形成するように突出する両側面を有する区画、及びこの区画を第１部分と第２部分とに分ける開口部を形成する両サイドが突出部を有するようにするステップと、
前記ゲートラインの前記第１部分及び前記第２部分に第１活性層及び第２活性層をそれぞれ形成するステップと、
前記第１活性層、前記第２活性層、及び前記絶縁基板上に、ソースライン、第１ドレインライン、及び第２ドレインラインを形成し、もって、前記ソースラインが前記ゲートラインに対して略垂直に延在し、前記第１活性層、前記第２活性層、及び前記ゲートラインの重複領部をそれぞれ横切り、及び前記第１ドレインライン及び前記第２ドレインラインが、第１画素電極と第２画素電極の所定部からそれぞれ延在し、前記ソースラインに対して略平行にされ、前記第１活性層、前記第２活性層、前記第１部分、及び前記第２部分の重複領部をそれぞれ横切る第１画素電極及び第２画素電極をそれぞれ形成するステップと、
前記第１画素電極及び前記第２画素電極の所定部に、第１画素電極及び第２画素電極をそれぞれ形成するステップと、を含む液晶ディスプレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイ（ＬＣＤ）に関し、特に、ゲートとドレインとの間に発生しうる寄生容量の偏差（偏り）を抑えるＬＣＤの構造体に関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイ、とりわけＬＣＤの顕著な技術革新により、ＣＲＴがＬＣＤへと徐々に置き換えられつつある。このＬＣＤに関し、薄膜トランジスタ（以下「ＴＦＴ」とする。）駆動のアクティブマトリクス型ＬＣＤ（以下「ＴＦＴ駆動型ＬＣＤ」とする。）がパッシブマトリクスＬＣＤより、ディスプレイの性能が良い。そのため、アクティブ型マトリクスのＬＣＤが現在のＬＣＤに関する研究開発の焦点となっている。
【０００３】
図１は、従来のＴＦＴ駆動型ＬＣＤの画素ユニット１０の平面図である。以下、図１を参照して従来技術を説明する。まず、画素ユニット１０が絶縁基板上の水平方向に設置されたゲートライン１１を含み、ゲートライン１１がゲート電極１２として機能する凸部を有する。アモルファスシリコンなどに形成された活性層（パッシブ層）が、ゲート電極１２上に形成される。ソースライン１４がゲートライン１１を越え、かつゲートライン１１に対して垂直に延在するように形成され、ソース電極１５として機能する凸部を有する。ドレインライン１６が画素電極１８に接続され、ゲートライン１１に対して平行にされ、ゲート電極１２を越えて延在するように形成され、ドレイン電極１７を有する。通常、画素電極１８はＩＴＯ、ＩＺＯ等の優れた導電率を有する透明導電性材料から構成されている。
【０００４】
ところで、フォトリソグラフィーの処理中に、ハードウエア的誤差、装置誤差、配置誤差等の機械的誤差（メカニカルな誤差）により、ソース電極１５／ドレイン電極１７又はいずれかとゲート電極１２との重複部が許容面積を超えることがある。図２と図３を参照して上記内容に関し以下説明する。
図２は、露光プロセス中の誤差（偏差）によりソース電極１５／ドレイン電極１７が右に偏移した（右に寄った）画素ユニット１０の平面図であるが、図１に比べ、ソース電極１５とゲート電極１２との重複部は大きく、図２では、ドレイン電極１７とゲート電極１２との重複部は小さい。よって、図２では、ゲートとソースと間の寄生容量（以下ＣＧＳとする）が増加し、ゲートとドレインとの間の寄生容量（以下ＣＧＤとする）が減少する。逆に、露光プロセス中に、ソース電極１５とドレイン電極１７とを左に偏移させたとき（不図示）、ＣＧＳは減少しＣＧＤは増加する。
【０００５】
図３は、ＴＦＴ駆動型ＬＣＤの画素ユニットの等価回路であって、ＬＣＤの照明部（バックライト等）に対するＣＧＤの効果（影響）を示す図である。Ｇはゲート電極、Ｓはソース電極、Ｄはドレイン電極、ＣＬＣは液晶容量、ＣＳは蓄積容量を表している。２つの容量ＣＬＣとＣＳは画素電極Ｐとコモン電極Ｃ間で並列接続されている。ＴＦＴ駆動型ＬＣＤのオン時、ゲート電極Ｇに、比較的高い電圧ＶＧＨが供給され、ＴＦＴ駆動型ＬＣＤの全電荷Ｑ１と画素Ｐの電圧ＶＰ１との間の関係は、
Ｑ１＝ＣＧＤ（ＶＰ１−ＶＧＨ）＋（ＣＬＣ＋ＣＳ）（ＶＰ１−ＶＣＯＭ）  …（１）
と表される。ＶＣＯＭはコモン電極の電圧を示す。
【０００６】
逆に、ＴＦＴ駆動型ＬＣＤのオフ時、ゲート電極Ｇに比較的低い電圧ＶＧＬが供給され、ＴＦＴ駆動型ＬＣＤの全電荷Ｑ２と画素Ｐの電圧ＶＰ２との間の関係は、
Ｑ２＝ＣＧＤ（ＶＰ２−ＶＧＬ）＋（ＣＬＣ＋ＣＳ）（ＶＰ２−ＶＣＯＭ）  …（２）
と表される。
【０００７】
電荷保存則によりＱ１＝Ｑ２が成り立ち、式（１）及び（２）より
ΔＶｐ≡ＶＰ１−ＶＰ２＝（ＶＧＨ−ＶＧＬ）（ＣＧＤ／（ＣＣＬ＋ＣＣＳ＋ＣＧＤ））
…（３）が得られる。
式（３）に示されているように、いわゆるキックバック電圧ΔＶｐはＣＧＤによって決まる。ＬＣＤの輝度が画素Ｐの電圧調整によって制御されることから、機械誤差によって引き起こされるＣＧＤのＬＣＤの輝度偏差の不均一の問題が生じ、さらに深刻な場合には、いわゆる“ムラ”現象が起こる。また、露光装置の精度も一定範囲内に限られる。よって、ＬＣＤの輝度不均一の問題が生じるのである。
【特許文献１】米国特許第５０９７２９７号公報
【特許文献２】米国特許第５４１４２８３号公報
【特許文献１】米国特許第６０１１６００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記問題に鑑みて、ゲートとドレインとの間の寄生容量の偏差を抑制し、輝度不均一を防ぎ、表示品質を改善することができるＴＦＴ駆動型ＬＣＤ構造が必要とされた。
【０００９】
本発明は、ゲートとドレインとの間の寄生容量の偏差を抑制することでＬＣＤの異なる露光領域間の輝度の差異を減少することができるＴＦＴ駆動型ＬＣＤを提供する。
【課題を解決するための手段】
【００１０】
本発明は、絶縁基板上に形成されたゲートラインであって、凸部、及びこの凸部に対向した凹部を形成するために、このゲートラインの１区画が、突出している１側部を持つゲートラインと、前記ゲートラインの前記１区画上に形成される活性層と、前記１側部上に形成される画素電極と、前記ゲートラインに対して略垂直に延在し、前記活性層の重複部を横切り、前記活性層の縁部を越えて延在するソースラインと、前記画素電極に結合され、前記ソースラインに対して略平行に延在し、前記活性層及び前記ゲートラインの重複部を横切るようにされているドレインラインと、を含む液晶ディスプレイを提供する。好ましくは前記凸部の底辺と前記凹部の底辺が背中合わせに向かい合うように対向している（凸部と凹部が嵌め合うように対向しているのではない。以下同様。）。なお、本願明細書において、凸部の出張り部に相当する部分を突出部、凹のへこみ部に相当する部分を窪み部と適宜称するものとする。
【００１１】
本発明は、絶縁基板上に形成され、１区画及び１空間を持つゲートラインであって、前記１区画が第１凸部及び第２凸部を形成するように突出している両サイド部を備え、前記１空間が、前記１区画を、第１部分と第２部分とに分けるように、前記第１凸部と第２凸部との間に形成されたゲートラインと、前記ゲートラインの前記第１部分及び第２部分にそれぞれ形成される第１活性層及び第２活性層と、前記１区画の前記両サイドの片側にそれぞれ形成される第１画素電極及び第２画素電極と、第１活性層、第２活性層、及びゲートラインの重複部をそれぞれ横切るように、前記ゲートラインに対して略垂直に延在するように形成されたソースラインと、第１画素電極及び第２画素電極にそれぞれ結合され、前記ソースラインに対して略平行に延在するように形成された第１ドレインライン及び第２ドレインラインであって、前記第１ドレインラインが、前記第１活性層と前記第１部分との重複部を横切り、前記第２ドレインラインが、前記第２活性層と前記第２部分との重複部を横切るように形成された第１ドレインライン及び第２ドレインラインを含む液晶ディスプレイを提供する。
【００１２】
本発明は、凸部、及びこの凸部に対向した凹部を形成するために、１区画が突出部を有するゲートラインを絶縁基板上に形成するステップと、前記ゲートラインの前記１区画に活性層を形成するステップと、ソースライン及びドレインラインを形成し、もって、前記ソースラインが前記ゲートラインに対して略垂直に延在するように形成され、前記活性層と前記ゲートラインの重複部を横切り、前記活性層の境界を越えるソースラインとドレインラインとを形成し、前記ドレインラインが所定の画素電極から延在するように形成され、前記ソースラインに対して略平行にされ、前記活性層と前記ゲートラインとの重複部を横切る画素電極を形成するステップと、前記所定の画素電極部に、前記画素電極を形成するステップと、を含む液晶ディスプレイの製造方法を提供する。
【００１３】
本発明は、ゲートラインを絶縁基板上に形成するステップであって、前記１区画が第１凸部と第２凸部とを形成するように突出する両側面を有する区画、及びこの区画を第１部分と第２部分とに分ける開口部を形成する両サイドが突出部を有するようにするステップと、前記ゲートラインの前記第１部分及び前記第２部分に第１活性層及び第２活性層をそれぞれ形成するステップと、前記第１活性層、前記第２活性層、及び前記絶縁基板上に、ソースライン、第１ドレインライン、及び第２ドレインラインを形成し、もって、前記ソースラインが前記ゲートラインに対して略垂直に延在し、前記第１活性層、前記第２活性層、及び前記ゲートラインの重複部をそれぞれ横切り、及び、前記第１ドレインライン及び前記第２ドレインラインが、第１画素電極と第２画素電極の所定部からそれぞれ延在し、前記ソースラインに対して略平行にされ、前記第１活性層、前記第２活性層、前記第１部分、及び前記第２部分の重複部をそれぞれ横切る第１画素電極及び第２画素電極をそれぞれ形成するステップと、前記第１画素電極及び前記第２画素電極の所定部に、第１画素電極及び第２画素電極をそれぞれ形成するステップと、を含む液晶ディスプレイの製造方法を提供する。
【発明の効果】
【００１４】
本発明の液晶ディスプレイおよびその製造方法によれば、ゲートとドレインとの間に発生しうる寄生容量の偏差を制御するＬＣＤの構造を提供することができ、よって、ＬＣＤにおいて、異なる露光領域間の輝度の差異を減少することができるＴＦＴ駆動型ＬＣＤが提供可能となる。
【発明を実施するための最良の形態】
【００１５】
本発明についての目的、特徴、及び長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にして詳細に説明する。
【実施例】
【００１６】
図４Ａは、本発明の実施例に基づいたＬＣＤの画素ユニット４０の平面図である。図４Ａに示されているように、画素ユニット４０では、ゲートライン４１が、絶縁基板上に形成され、ゲートライン４１の一部分が、凸部４１ａを形成するように外側（便宜上外側とし、反対側を内側とする。以下同様）に曲がった一つの区画と、突出部を有する凸部４１ａに対向した（「対向した」とは、図４Ａに示されたように、凸部４１ａの底部と、凹部４１ｂの底部とが背中合わせに向き合あうように対向した状態を意味するものとする。）窪み部を有する凹部４１ｂを形成するように内側に曲がったもう一つの区画を有する。前記ゲートライン４１の当該部分が、ゲート電極４２として機能する。活性層４３が、ゲート電極４２に形成される。ソースライン４４が、ゲートライン４１に対して略垂直に延在するように形成され、活性層４３とゲートライン４１との重複部を横切り（本願明細書で「横切る」とは、「クロスする」、「交差する」、若しくは「跨る」ことを意味するものとする。）、ソース電極４５が活性層４３上に形成され、活性層４３の境界を越えて延在するように形成されている。ドレインライン４６が、画素電極４８に接続され、凸部４１ａから凹部４１ｂに向けてソースライン４４に対して略平行に延在するように形成され、活性層４３とゲートライン４１の重複部を横切り、ドレイン電極４７が活性層４３上に形成される。チャネル域が活性層４３内のソース電極４５とドレイン電極４７との間に画定される。ソースライン４４がドレインライン４６に向いてやや曲がっていることに留意されたい。なお、ソースライン４４は直線、又はゲートライン４１に対して略垂直に延在するように形成してもよい。
【００１７】
この実施例のＬＣＤ装置の構成部品のサイズがプロセス解像度で変化するとき、寄生容量ＣＧＤがプロセス精度の変化に伴って変わらないことが分かる。図示のように、ゲートライン４１に対して平行方向はＸとして、ゲートライン４１に対して垂直方向はＹとして示すものとする。いま、露光装置がＸ方向に沿って±Ｄｘの誤差を有する場合、ソースライン４４の境界と、活性層４３とゲートライン４１の重複部の境界間のＸ方向での距離はＬＸ１であり、ドレインライン４６の境界と、活性層４３とゲートライン４１との重複部の境界間のＸ方向での距離はＬＸ２である。よって、両方の距離ＬＸ１とＬＸ２が距離ＤＸより長いことが必要とされる。同様に、例えば露光装置がＹ方向で±ＤＹの誤差を有する場合、ドレインライン４６の境界と、活性層４３とゲートライン４１との重複部の境界間のＹ方向での距離はＬＹであり、よって、距離ＬＹは距離ＤＹより長く設計されることが必要である。この設計要求が満たされたときに、ソース電極４５／ドレイン電極４７とゲートライン４２の重複部が露光装置による誤差方向に関係なく、寄生容量ＣＧＤが一定値に固定されることになる。
【００１８】
また、ゲートライン４１を低抵抗とする要求に応えるために、図４Ｂの画素ユニット４０’に示されるように、ゲートライン４１の幅を広げて、凹部４１ｂと凸部４１ａとを接触させることができる。
【００１９】
図５Ａ〜５Ｅ及び図６Ａ〜６Ｅは、図４Ａに示されたＬＣＤを例に用いた本発明の画素ユニットの製造プロセスを表している。図６Ａ〜６Ｅは、製造プロセスの平面図であり、図５Ａ〜５Ｅは、図６Ａ〜６ＥのラインＡＡ’に沿った断面図である。
【００２０】
まず、図５Ａを参照して以下説明する。導電膜４１が絶縁基板（例えばガラス基板）５０の上に形成される。導電膜４１は、例えばＡｌ若しくはＣｒ又はそれらの合金などの低抵抗の金属であり、例えば、スパッタリングなどの従来の堆積法によって形成された単層又は多層構造を有する。次に、導電膜４１は、フォトリソグラフィーエッチングによってパターン化され、ゲート電極４２を有するゲートラインが絶縁基板５０の上に形成される。図６Ａに示すように、ゲートライン４１は、一つの区画が凸部４１ａ及び凸部４１ａに対向した凹部４１ｂを形成するように曲がった部分を有する。この部分はゲート電極４２として機能する。
【００２１】
次に、図５Ｂ及び図５Ｃを参照して以下説明する。ゲート絶縁膜（例えば窒化物層）とアモルファスシリコン材料（Ｎ型ドープのアモルファスシリコン）の半導体層４３は、例えば、公知のプラズマ化学気相（ＰＥＣＶＤ（ＰＬＡＳＭＡ Ｅｎｈａｎｃｅｄ ＣＶＤ））プロセスによって、前記ステップで形成された構造の表面の全体に形成される。次に、半導体層４３がパターン化され、ゲート電極４２及びゲート絶縁膜５２の上に活性層４３が形成される。
【００２２】
次に、図５Ｃ及び図６Ｃを参照して以下説明する。導電膜が前記ステップで形成された構造の表面の全体に形成される。導電膜４１は、例えば、Ａｌ若しくはＣｒ又はこれらいずれかの合金などの低抵抗の金属であり、例えば、スパッタリング等の公知の堆積法によって形成された単層又は多層の構造を有する。次に、導電膜がフォトリソグラフィーエッチングによってパターン化され、ソースライン４４及びドレインライン４６が形成される。ソースライン４４及びドレインライン４６において、活性層４３の上にソース電極４５とドレイン電極４７がそれぞれ備えられている。図５Ｃに示されているように、パターニングにより、ソースライン４４が、ゲートライン４１に対して略垂直に延在するように形成され、活性層４３とゲートライン４１との重複部を横切っている。そして、ドレインライン４６が、画素電極が形成される所定の画素電極領域からゲートライン４１に対して略平行して延在するように形成され、活性層４３とゲートライン４１との重複部を横切っている。
【００２３】
次に、図５Ｄ及び図６Ｄを参照して以下説明する。例えば、窒化材料からなる活性層５５が、ＰＥＣＶＤを用いた公知の堆積法によって、上述のステップで形成された構造の表面上の全体に形成される。続いて、コンタクトホール６１（図５Ｄに不図示、図６Ｄに図示）がフォトリソグラフィーエッチングによって活性層５５内に形成されるように、ドレインライン４６の一部が露光される。
【００２４】
次に、図５Ｅ及び図６Ｅを参照して以下説明する。ＩＴＯとＩＺＯ等の優れた透過率を有する透明導電層が、上述のステップで形成された構造の面上全体に形成される。続いて、透明導電層がドレインライン４６の露光された表面に接続されるように、エッチングによってパターン化され、ドレインライン４６の一部の領域とコンタクトホール上に画素電極４８を形成し、活性層４３とＴＦＴに隣接した活性層５５に延在するように形成される。画素電極４８が、活性層５５内のコンタクトホール５６によってドレインライン４６と接続される。
【００２５】
本発明の構造が、導通電流を増加するダブルＴＦＴ駆動型ＬＣＤ（一つの画素を駆動するために二つのＴＦＴが具備されたＬＣＤ）を形成することもできることに留意されたい。図７は、本発明の実施例に基づいた、２つのＴＦＴが並列接続されたダブルＴＦＴ駆動型ＬＣＤの画素ユニットの平面図である。
【００２６】
図７に示されるように、画素ユニット７０では、ゲートライン７１が絶縁基板上に水平に設置される。ゲートライン７１の部分が、第１凸部７１ａ１及び第２凸部７１ａ２をそれぞれ形成するように曲がった両側を有し、第１凸部７１ａ１と第２凸部７１ａ２との間に開口部７１ｂを有し、前記部分が第１ゲート電極７２１と第２ゲート電極７２２としてそれぞれ機能する第１と第２部分に分けられている。第１活性層７３１と第２活性層７３２が、第１ゲート電極７２１及び第２ゲート電極７２２の上にそれぞれ形成される。ソースライン７４が、ゲートライン７１に対して略垂直に延在するように形成され、第１活性層７３１とゲートライン７１の第１部分と第２活性層７３２とゲートライン７１の第２部分との重複部を横切り、第１ソース電極７５１及び第２ソース電極７５２がその上に形成される。第１ドレインライン７６１が、ソースライン７４に対して略平行に延在するように形成され、第１画素電極７８１から第１活性層７３１の重複部とゲートライン７１の第１部分を横切り、その上に第１ドレイン電極７７１が形成される。同様に、第２ドレインライン７６２が、ソースライン７４に対して略平行に延在するように形成され、第２画素電極７８１から第２活性層７３１の重複部とゲートライン７１の第２部分を横切り、その上に第２ドレイン電極７７２を形成する。第１活性層７３１の第１ソース電極７５１及び第１ドレイン電極７７１と、第２活性層７３２の第２ソース電極７５２と第２ドレイン電極７７２との間にチャネルがそれぞれ画定される。
【００２７】
本発明の構造は、２つの並列接続された第１ＴＦＴ及び第２ＴＦＴを含むダブルＴＦＴである。第１ＴＦＴが、第１ゲート電極７２１、第１活性層７３１、第１ソース電極７５１、及び第１ドレイン電極７７１を備えている。第２ＴＦＴが、第２ゲート電極７２２、第２活性層７３２、第２ソース電極７５２、及び第２ドレイン電極７７２を備えている。ドレインライン４４が僅かにドレインラインの方に僅かに曲がっていることに留意されたい。ただし、ソースライン７４は直線でもよく、又はゲートライン７１に対して略垂直方向に延在するように形成することもできる。
【００２８】
この実施例のＬＣＤ装置の構成部品のサイズがプロセスの解像度の変化によって決まるとき、寄生容量ＣＧＤがプロセス精度の変化に伴って変わらないことがわかる。そして、図７のように、ソースライン７４の境界と、２つの活性層７３１／７３２とゲートライン７１の重複部の境界間のＸ方向での距離は、それぞれＬＸ１１とＬＸ１２であり、ドレインライン７６１と７６２の境界と、活性層７３１／７３２とゲートライン７１の重複部の境界間のＸ方向での距離は、それぞれＬＸ２１とＬＸ２２であり、Ｙ方向では、それぞれＬＹ１とＬＹ２である。露光装置がＸとＹ方向で±ＤＸと±ＤＹの誤差をそれぞれ有し、距離ＬＸ１１、ＬＸ１２、ＬＸ２１と、ＬＸ２２が距離ＤＸより長く設計され、ＬＹ１とＬＹ２が距離ＬＹより長く設計されたとき、第１ソース電極７５１／第１ドレイン電極７７１とゲートライン７１の重複部と、第２ソース電極７５２／第２ドレイン電極７７２とゲートライン７１の重複部は、第１ＴＦＴ及び第２ＴＦＴの寄生容量ＣＧＤを一定値に固定することができる。
【００２９】
ダブルＴＦＴを有するＬＣＤの製造プロセスは、図４Ａに示すシングルＴＦＴを有するＬＣＤの製造プロセスと似ている。図８Ａ〜８Ｅは、図７のＬＣＤの画素ユニットの異なるステップでの製造プロセスの平面図であり、簡易化のため断面図は省略した。
【００３０】
まず、導電膜が絶縁基板（ガラス基板等）上に形成される。導電膜は、例えばＡｌ若しくはＣｒ又はこれらいずれかの合金等の低抵抗の金属であり、例えば、スパッタリング等の従来の堆積法によって形成された単層又は多層構造を有する。次に、導電膜がフォトリソグラフィーエッチングによってパターン化され、ゲートライン７１が絶縁基板の上に形成される。図８Ａに示されるように、ゲートライン７１が、両側を第１凸部７１ａ１及び第２凸部７１ａ２と、前記部分を第１ゲート電極７２１及び第２ゲート電極７２２とに分ける開口部７１ｂとを形成するように曲がった部分を有する。
【００３１】
次に、図８Ｂを参照して以下説明する。ゲート絶縁膜（例えば窒化物層）が形成され、アモルファスシリコン材料（Ｎ型ドープのアモルファスシリコン）の半導体層が、プラズマ化学気相（ＰＥＣＶＤ）プロセス等の従来の堆積法によって、前記ステップで形成された構造の全上表面上に形成される。次に、半導体層は、パターン化により、第１ゲート電極７２１と第２ゲート電極７２２と隣接のゲート絶縁膜７２の上に、第１活性層７３１及び第２活性層７３２を形成する。
【００３２】
次に、導電膜が、前記ステップで形成された構造の表面の上全体に形成される。導電膜は、例えば、Ａｌ若しくはＣｒ又はこれらいずれかの合金などの低抵抗の金属であり、例えば、スパッタリング等の従来の堆積法によって形成された単層又は多層構造を有する。次に、導電膜が、フォトリソグラフィーエッチングによってパターン化され、ソースライン７４、第１ドレインライン７６１、及び第２ドレインライン７６２が形成される。
さらに図８Ｃを参照して以下説明する。パターン化により、ソースライン７４が、ゲートライン７１に対して略垂直に延在するように形成され、活性層７３１と７３２とゲートライン７１の重複部を横切る。第１ドレインライン７６１と第２ドレインライン７６２が画素電極が形成されるゲートライン７１の一つの区画の所定の画素電極領域からソースライン７４に対して略平行に延在するように形成され、第１活性層７３１と第２活性層７３２とゲートライン７１との重複部をそれぞれ横切る。
【００３３】
次に、例えば、窒化材料の活性層５５がＰＥＣＶＤを用いた従来の堆積法等により、上述のステップで形成された構造の表面の上全体に形成される。続いて、第１コンタクトホール８６１及び第２コンタクトホール８６２が、フォトリソグラフィーエッチングにより活性層５５内にそれぞれ形成され、第１ドレインライン７６１及び第２ドレインライン７６２のそれぞれの一部が露光される。
【００３４】
次に、ＩＴＯとＩＺＯ等の優れた透過率を有する透明導電層が上述のステップで形成された構造の表面上に形成される。続いて、透明導電層が第１ドレインライン７６１と第２ドレインライン７６２の露光された表面に接続されるように、エッチング法によってパターン化され、第１画素電極７８１と第２画素電極７８２を形成する。
次に、図８Ｅを参照して説明する。パターニングプロセスが行われ、第１コンタクトホール８６１が第１ドレインライン７６１の一部の領域に形成され、第１コンタクトホール８６１及び保護膜が第１ＴＦＴに隣接する。同様に、第２コンタクトホール８６２が第２ドレインライン７６２の一部の領域に形成され、第２コンタクトホール８６２及び保護膜が第２ＴＦＴに隣接する。よって、第１画素電極７８１が、第１コンタクトホール８６１によって第１ドレインライン７６１に接続され、同様に、第２画素電極７８２が、第２コンタクトホール８６２によって第２ドレインライン７６２に接続される。
【００３５】
以上、本発明の好適実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００３６】
【図１】従来のＴＦＴ駆動型ＬＣＤの画素ユニットの平面図である。
【図２】露光プロセスの偏移によりソース／ドレイン電極が右に偏移した画素ユニットの平面図である。
【図３】ＴＦＴ駆動型ＬＣＤの画素ユニットの等価回路を表しており、照明のＣＧＤの効果を示す図である。
【図４Ａ】本発明の実施例に基づいたＬＣＤの画素ユニットの平面図である。
【図４Ｂ】本発明の実施例に基づいたＬＣＤの画素ユニットの平面図である。
【図５Ａ】図４Ａの画素ユニットの異なるステップでの製造プロセスの断面図である。
【図５Ｂ】図４Ａの画素ユニットの異なるステップでの製造プロセスの断面図である。
【図５Ｃ】図４Ａの画素ユニットの異なるステップでの製造プロセスの断面図である。
【図５Ｄ】図４Ａの画素ユニットの異なるステップでの製造プロセスの断面図である。
【図５Ｅ】図４Ａの画素ユニットの異なるステップでの製造プロセスの断面図である。
【図６Ａ】図５Ａ〜５Ｅに基づいた本発明の画素ユニットの異なるステップでの製造プロセスの平面図である。
【図６Ｂ】図５Ａ〜５Ｅに基づいた本発明の画素ユニットの異なるステップでの製造プロセスの平面図である。
【図６Ｃ】図５Ａ〜５Ｅに基づいた本発明の画素ユニットの異なるステップでの製造プロセスの平面図である。
【図６Ｄ】図５Ａ〜５Ｅに基づいた本発明の画素ユニットの異なるステップでの製造プロセスの平面図である。
【図６Ｅ】図５Ａ〜５Ｅに基づいた本発明の画素ユニットの異なるステップでの製造プロセスの平面図である。
【図７】本発明の実施例に基づいたＬＣＤの画素ユニットの平面図である。
【図８Ａ】図７の画素ユニットの異なるステップでの製造プロセスの平面図である。
【図８Ｂ】図７の画素ユニットの異なるステップでの製造プロセスの平面図である。
【図８Ｃ】図７の画素ユニットの異なるステップでの製造プロセスの平面図である。
【図８Ｄ】図７の画素ユニットの異なるステップでの製造プロセスの平面図である。
【図８Ｅ】図７の画素ユニットの異なるステップでの製造プロセスの平面図である。
【符号の説明】
【００３７】
１０  従来のＴＦＴ駆動型ＬＣＤの画素ユニット
１１  ゲートライン
１２、４２  ゲート電極
１３  活性層
１４、４４  ソースライン
１５、４５  ソース電極
１６、４６  ドレインライン
１７、４７  ドレイン電極
１８、４８  画素電極
４０、４０’、７０ 本発明のＴＦＴ駆動型ＬＣＤの画素ユニット
４１、７１  ゲートライン
４１ａ  凸部
４１ｂ  凹部
４３  半導体層／活性層
５２  ゲート絶縁膜
５５  活性層
５６、６１  コンタクトホール
７１ａ１  第１凸部
７１ａ２  第２凸部
７２１  第１ゲート電極
７２２  第２ゲート電極
７３１  第１活性層
７３２  第２活性層
７５１  第１ソース電極
７５２  第２ソース電極
７６１  第１ドレインライン
７６２  第２ドレインライン
７７１  第１ドレイン電極
７７２  第２ドレイン電極
７８１  第１画素電極
７８２  第２画素電極
８６１  第１コンタクトホール
８６２  第２コンタクトホール
【図１】
2007164172.tif 000003
【図２】
2007164172.tif 000004
【図３】
2007164172.tif 000005
【図４Ａ】
2007164172.tif 000006
【図４Ｂ】
2007164172.tif 000007
【図５Ａ】
2007164172.tif 000008
【図５Ｂ】
2007164172.tif 000009
【図５Ｃ】
2007164172.tif 000010
【図５Ｄ】
2007164172.tif 000011
【図５Ｅ】
2007164172.tif 000012
【図６Ａ】
2007164172.tif 000013
【図６Ｂ】
2007164172.tif 000014
【図６Ｃ】
2007164172.tif 000015
【図６Ｄ】
2007164172.tif 000016
【図６Ｅ】
2007164172.tif 000017
【図７】
2007164172.tif 000018
【図８Ａ】
2007164172.tif 000019
【図８Ｂ】
2007164172.tif 000020
【図８Ｃ】
2007164172.tif 000021
【図８Ｄ】
2007164172.tif 000022
【図８Ｅ】
2007164172.tif 000023