(57)【要約】【課題】ビアホールを位置合わせが容易に形成することができる半導体装置の製造方法を提供する。【解決手段】ウェハ１の表面１１に半導体集積回路を形成する工程と、ウェハ１の表面１１に設けられた接地用電極（もしくは配線）２、およびその下のウェハ１に、ビアホール３を形成する工程と、ビアホール３に埋め込み金属層４を埋め込む工程と、ウェハ１の裏面からウェハ１の厚さを薄くし、埋め込み金属層４を露出させる工程と、ウェハ１の裏面１２にグランド層５を形成する工程とを有する。【選択図】    図１
2007081309.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面に半導体集積回路を形成する工程と、
前記基板の表面に設けられた接地用電極もしくは配線、およびその下の前記基板に、ホールを形成する工程と、
前記ホールに金属を埋め込む工程と、
前記基板の裏面から前記基板の厚さを薄くし、前記金属を露出させる工程と、
前記基板の裏面にグランド層を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビアホールを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
以下、ウェハ（基板）の半導体集積回路を形成する側を表面と称し、その反対側を裏面と称す。  
半導体集積回路において、ウェハにビアホール（via hole：接続孔）を貫通して形成し、該ウェハの裏面にグランド層を形成する従来の技術は、以下のようである。ビアホールは、グランド層に接続すべきウェハの表面に形成された接地用電極（もしくは配線）と、ウェハの裏面のグランド層とを接続するために設けられる。  
まず、ウェハの表面側に半導体集積回路を製作する。  
次に、ウェハの裏面の研磨を行って、ウェハの厚さを薄くする。  
次に、ウェハの裏面からビアホールをエッチングにより開口する。このビアホールは、ウェハの裏面から表面に貫通するように形成する。  
次に、このビアホールに金属を埋め込む。  
次に、ウェハの裏面全体に金属を堆積してグランド層を形成し、グランド層とビアホール内に埋め込んだ金属とを接続する。  
なお、ウェハの厚さを薄くするのは、ウェハを貫通するビアホールの形成を容易にするためである。  
このような技術は、例えば下記非特許文献１、２に記載されている。
【０００３】
【非特許文献１】Mark Rodwell, et al., 11th International Conferenceon Indium Phosphideand Related Materials,TuA1-1, pp.169-174, 1999年
【非特許文献２】Q. Lee, et al., 11th International Conferenceon Indium Phosphideand Related Materials,TuA1-2, pp.175-178, 1999年
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来技術においては、ウェハの裏面からビアホールを開口するので、ビアホールと、表面に形成された接地用電極との位置合わせが難しいという問題がある。  
本発明の目的は、ビアホールを位置合わせが容易に形成することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明は、基板の表面に半導体集積回路を形成する工程と、前記基板の表面に設けられた接地用電極もしくは配線、およびその下の前記基板に、ホールを形成する工程と、前記ホールに金属を埋め込む工程と、前記基板の裏面から前記基板の厚さを薄くし、前記金属を露出させる工程と、前記基板の裏面にグランド層を形成する工程とを有する、という構成になっている。
【発明の効果】
【０００６】
本発明によれば、ビアホールを位置合わせが容易に形成することが可能な半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００７】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。  
図１は、本発明の実施の形態の半導体装置の製造方法によって製造した半導体装置の構造を示す断面図である。  
図１において、１は半導体からなるウェハ、１１は半導体集積回路（図示省略）が形成されている側のウェハ１の表面、１２は表面１１の反対側のウェハ１の裏面、２はウェハ１の表面１１に設けられた接地用電極（もしくは配線）、３はビアホール、４はビアホール３に埋め込まれた埋め込み金属層、５はウェハ１の裏面１２全体に形成され、ビアホール３の埋め込み金属層４に接続されたグランド層である。
【０００８】
図２（ａ）〜図３（ｅ）は、本発明の実施の形態の半導体装置の製造方法を示す工程断面図である。  
まず、例えばＩｎＰまたはＧａＡｓ等の半導体からなるウェハ１の表面１１に、半導体集積回路（図示省略）を製作する。図２（ａ）において、２はウェハ１の裏面１２のグランド層５（図１。図３（ｅ）参照）に電気的に接続すべき、ウェハ１の表面１１に設けられた接地用電極である。
【０００９】
次に、図２（ｂ）に示すように、ウェハ１の表面１１に設けられた接地用電極２、およびその下のウェハ１に、開口が一辺３０μｍ〜１００μｍ程度の正方形状、または直径３０μｍ〜１００μｍ程度の円形状で、深さ１００μｍ〜２００μｍのビアホール３を形成する。このビアホール３の形成には、レジスト、ＳｉＯ２、ＳｉＮ、Ｎｉ、またはＴｉ等をマスクとし、塩素系ガスを用いた反応性イオンエッチングを用いる。
【００１０】
次に、図３（ｃ）に示すように、例えばメッキにより、ビアホール３にウェハ１の表面１１側から金等の金属を埋め込み、埋め込み金属層４を形成する。なお、メッキは、無電界メッキでも、電界メッキでも両方可能である。また、メッキにより金を埋め込んで埋め込み金属層４を形成する代わりに、銀ペースト等の流動性のある金属材料を流し込んでもよい。
【００１１】
次に、図３（ｄ）に示すように、埋め込んだ埋め込み金属層４が露出するまでウェハ１の裏面１２からウェハ１を研磨し、ウェハ１の厚さを薄くする。  
最後に、図３（ｅ）に示すように、ウェハ１の裏面１２の全体に例えばスパッタ法やＣＶＤ法等により金や銀を堆積し、グランド層５を形成する。これにより、グランド層５は、ビアホール３に埋め込まれた埋め込み金属層４を介して、該グランド層５と接続すべき表面１１に設けられた接地用電極２と接続される。
【００１２】
以上のように本実施の形態の半導体装置の製造方法は、ウェハ１の表面１１に半導体集積回路（図示省略）を形成する工程と、ウェハ１の表面１１に設けられた接地用電極（もしくは配線）２、およびその下のウェハ１に、ビアホール３を形成する工程と、ビアホール３に埋め込み金属層４を埋め込む工程と、ウェハ１の裏面からウェハ１の厚さを薄くし、埋め込み金属層４を露出させる工程と、ウェハ１の裏面１２にグランド層５を形成する工程とを有する。
【００１３】
上記［背景技術］で説明した従来技術では、ウェハの裏面からビアホールを形成する構成なので、ビアホールと、グランド層に接続すべき表面の対応する接地用電極との高い位置合わせ精度が要求された。しかしながら、本実施の形態では、ビアホール３はウェハ１の表面１１から形成するので、グランド層５に電気的に接続すべき表面１１に設けられた接地用電極（もしくは配線）２に対して、ビアホール３を位置合わせが容易に形成することができる。
【００１４】
また、ビアホール３に埋め込まれた埋め込み金属層４は、半導体等に比べて熱伝導率が高いため、放熱効果が大きく、半導体集積回路を構成するトランジスタ等の半導体素子の冷却効果が向上し、半導体集積回路の動作の安定性を向上させることができる。  
また、埋め込み金属層５が埋め込まれたビアホール３を多数設け（図では１個のみ図示）、ウェハ１を多数の領域に分断し、これらの領域を電気的に遮蔽することにより、半導体集積回路チップ内の不要な共振を除去し、超高周波半導体集積回路の高周波特性を向上させることができる。なお、ビアホール３相互の間隔を超高周波半導体集積回路の波長より短くするのが、高周波特性を向上させる上で望ましい。
【００１５】
すなわち、本実施の形態では、次のような効果がある。  
１．ミリ波帯（３０ＧＨｚ〜３００ＧＨｚ）まで動作する超高周波半導体集積回路モジュールの高性能化を実現することができる。  
２．パワー密度の高いトランジスタの高性能化を実現することができる。  
３．裏面プロセス（ビアホール３の開口および埋め込み金属層４の埋め込みプロセス）無しで、ウェハ１を貫通するビアホール３を形成することができる。
【００１６】
４．高い位置合わせ精度によりビアホール３の形成を実現することができる。  
５．位置合わせ精度が高いため、ビアホール３および該ビアホール３と接続する接地用電極２の面積を小さくすることができ、半導体集積回路全体の面積を小さくできる。
【００１７】
６．モジュールの組み立てコストを低減することができる。
【００１８】
なお、以上説明した実施の形態は、本発明の技術的思想の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記実施の形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。例えば材料、寸法、形状等はあくまでも一例に過ぎない。  
また、特許請求の範囲における各構成要素と、発明の実施の形態における各構成要素との対応について説明する。すなわち、実施の形態におけるウェハ１が、特許請求の範囲の基板に、接地用電極２が接地用電極もしくは配線に、ビアホール３がホールに、金属が埋め込み金属層５にそれぞれ対応する。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態の半導体装置の構造を示す断面図である。
【図２】本発明の実施の形態の半導体装置の製造方法を示す工程断面図である。
【図３】本発明の実施の形態の半導体装置の製造方法を示す工程断面図である。
【符号の説明】
【００２０】
１…ウェハ                      ２…接地用電極
３…ビアホール                  ４…埋め込み金属層
５…グランド層
１１…表面                      １２…裏面
【図１】
2007081309.tif 000003
【図２】
2007081309.tif 000004
【図３】
2007081309.tif 000005