(57)【要約】【課題】  全画素を同時に同じタイミングで駆動することができる新たな手法を提案し、大画面であっても高画質化及び低消費電力化を図ることができる表示装置を提供する。【解決手段】  表示装置における複数の画素駆動素子１１は、それぞれ、色信号、輝度信号、画素アドレス信号、及び画素駆動タイミング信号が重畳した表示画素駆動信号から、これら各信号を分離するデコーダ２１と、分離された画素アドレス信号と当該画素駆動素子１１のアドレス情報とを比較照合する比較回路２６と、分離された輝度信号を一時的に記憶する記憶回路２７とを備える。画素駆動素子１１は、比較回路２６による比較照合結果が、画素アドレス信号と当該画素駆動素子１１のアドレス情報とが同一である旨を示す場合に、デコーダ２１によって分離された画素駆動タイミング信号に基づいて、記憶回路２７から読み出された輝度信号のタイミングを合わせて画素を駆動する。【選択図】  図４
2007240574.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を駆動して画像を表示する表示装置において、
各画素を駆動する複数の画素駆動素子と、
前記画素駆動素子に所定の電圧又は電流を供給して駆動させる電源回路とを備え、
前記画素駆動素子は、
色信号、輝度信号、画素アドレス信号、及び画素駆動タイミング信号が重畳した表示画素駆動信号から、これら各信号を分離する分離手段と、
前記分離手段によって分離された画素アドレス信号と当該画素駆動素子のアドレス情報とを比較照合する比較照合手段と、
前記分離手段によって分離された輝度信号を一時的に記憶する記憶手段と、
前記比較照合手段による比較照合結果が、前記画素アドレス信号と当該画素駆動素子のアドレス情報とが同一である旨を示す場合に、前記分離手段によって分離された画素駆動タイミング信号に基づいて、前記記憶手段から読み出された輝度信号のタイミングを合わせて画素を駆動する画素駆動手段とを有することを特徴とする表示装置。
【請求項２】
複数の前記画素駆動素子における前記画素駆動手段によって各単位色の輝度信号に基づいて全画素を一斉に駆動し、その駆動を完了したタイミングでバックライトを所定期間だけ点灯するように制御する制御手段を備えることを特徴とする請求項１記載の表示装置。
【請求項３】
前記画素駆動素子は、当該画素駆動素子自身のアドレスを決定して記憶する初期化機能手段を有し、
前記比較照合手段は、前記分離手段によって分離された画素アドレス信号と前記初期化機能手段に記憶されているアドレス情報とを比較照合することを特徴とする請求項１記載の表示装置。
【請求項４】
前記電源回路は、正負両極性の電圧又は電流を出力するものであり、
複数の前記画素駆動素子は、所定の基板上にマトリクス状に配列されており、
マトリクス状に配列された前記画素駆動素子の水平方向端子には、それぞれ、正極性及び負極性の２本の電源線が接続されるとともに、当該画素駆動素子の垂直方向端子には、それぞれ、表示画素駆動信号を供給するための信号線が接続されており、
前記２本の電源線は、それぞれの両側に位置する画素駆動素子に同極性の電源線が接続されるように配線されており、
前記信号線は、１次側から入力された前記表示画素駆動信号を２次側となる次段の画素駆動素子へと送信するように配線されていることを特徴とする請求項３記載の表示装置。
【請求項５】
前記初期化機能手段は、前記信号線に接続されたスイッチング素子を制御して、２次側となる次段の画素駆動素子へと信号が送信されないように、前記信号線を電気的に遮断させた状態で、１次側から入力した前記画素アドレス信号によって表されるアドレス情報を当該画素駆動素子自身のアドレスとして決定して記憶し、前記スイッチング素子を制御して、遮断していた前記信号線を電気的に開放させるとともに、記憶したアドレス情報に１だけ加算したアドレス情報を含む画素アドレス信号を、当該信号線を介して次段の画素駆動素子へと送信させることを特徴とする請求項４記載の表示装置。
【請求項６】
複数の画素を駆動して画像を表示する表示装置の駆動方法において、
電源回路から所定の電圧又は電流が供給され、各画素を駆動する複数の画素駆動素子によって色信号、輝度信号、画素アドレス信号、及び画素駆動タイミング信号が重畳した表示画素駆動信号から、これら各信号を分離する分離工程と、
分離された画素アドレス信号と当該画素駆動素子のアドレス情報とを比較照合する比較照合工程と、
前記分離工程にて分離された輝度信号を所定の記憶手段に一時的に記憶させる記憶工程と、
前記比較照合工程における比較照合結果が、前記画素アドレス信号と当該画素駆動素子のアドレス情報とが同一である旨を示す場合に、前記分離工程にて分離された画素駆動タイミング信号に基づいて、前記記憶手段から読み出された輝度信号のタイミングを合わせて画素を駆動する画素駆動工程とを備えることを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素を駆動して画像を表示する表示装置及び表示装置の駆動方法に関する。
【背景技術】
【０００２】
近年、パーソナルコンピュータやテレビ等に用いられるＬＣＤ（Liquid Crystal Display）をはじめとする表示装置は、高画質化、低消費電力化、及び高速化等を目的とした開発が盛んに行われている。
【０００３】
このような表示装置としては、一般にマイクロカラーフィルタ方式が採用されている。しかしながら、このマイクロカラーフィルタ方式においては、カラーフィルタによる光の吸収による低品位化等の問題がある。そこで、近年では、カラーフィルタを用いずにカラー画像を表示する表示方式として、いわゆるフィールドシーケンシャル方式が提案されている（例えば、特許文献１等参照。）。
【０００４】
【特許文献１】特開２００５−３１６０９２号公報
【０００５】
このフィールドシーケンシャル方式は、複数の画素をマトリクス状に配列した表示領域を有する表示素子の各画素行の画素に、赤、緑、青の３色の単位色それぞれの画像データを順次書き込み、その単位色それぞれの画像データに対応する色の光を面光源から順次発光させることにより、各画素に赤、緑、青の３色の単位色画像を順次表示させ、その各色の視覚的な混合によってフルカラー画像を表示する方式である。このようなフィールドシーケンシャル方式は、カラーフィルタを用いる必要がないことから、明るさや解像度の向上を図ることができるとして着目されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、従来の表示装置においては、例えば図９に示すように、所定のアレイ基板上に各画素を駆動する画素駆動素子１０１をマトリクス状に配列したディスプレイを所定のブロックに区分けし、そのブロック毎に画素を一斉に駆動することはあった。しかしながら、従来の表示装置においては、ディスプレイを構成する全画素を同時に同じタイミングで駆動することができなかった。そのため、従来の表示装置においては、大画面になればなるほど、同じタイミングで駆動しないブロック数が多くなることから、フレーム間の画像のつながりが悪化する事態を招来し、シャープな画像を表示することができないという問題があった。かかる問題は、特にフィールドシーケンシャル方式で駆動する表示装置において動画を表示する際の輪郭の色にじみとして顕著にみられ、フィールドシーケンシャル方式の表示装置を大画面化することができない要因となっていた。
【０００７】
本発明は、このような実情に鑑みてなされたものであり、全画素を同時に同じタイミングで駆動することができる新たな手法を提案し、大画面であっても高画質化及び低消費電力化を図ることができる表示装置及び表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した目的を達成する本発明にかかる表示装置は、複数の画素を駆動して画像を表示する表示装置において、各画素を駆動する複数の画素駆動素子と、前記画素駆動素子に所定の電圧又は電流を供給して駆動させる電源回路とを備え、前記画素駆動素子は、色信号、輝度信号、画素アドレス信号、及び画素駆動タイミング信号が重畳した表示画素駆動信号から、これら各信号を分離する分離手段と、前記分離手段によって分離された画素アドレス信号と当該画素駆動素子のアドレス情報とを比較照合する比較照合手段と、前記分離手段によって分離された輝度信号を一時的に記憶する記憶手段と、前記比較照合手段による比較照合結果が、前記画素アドレス信号と当該画素駆動素子のアドレス情報とが同一である旨を示す場合に、前記分離手段によって分離された画素駆動タイミング信号に基づいて、前記記憶手段から読み出された輝度信号のタイミングを合わせて画素を駆動する画素駆動手段とを有することを特徴としている。
【０００９】
このような本発明にかかる表示装置においては、ディスプレイを構成する全画素を同時に同じタイミングで駆動することができる。したがって、本発明にかかる表示装置においては、表示方式としてフィールドシーケンシャル方式を採用した場合であっても、動画を表示する際の輪郭の色にじみが現れにくいことから、従来では不可能であった大画面化を図ることができる。
【００１０】
また、本発明にかかる表示装置は、複数の前記画素駆動素子における前記画素駆動手段によって各単位色の輝度信号に基づいて全画素を一斉に駆動し、その駆動を完了したタイミングでバックライトを所定期間だけ点灯するように制御する制御手段を備える。このような本発明にかかる表示装置においては、画面全体の駆動時間が１フレーム内の所定期間で全く同一となることから、バックライトを消灯して全画面を黒表示にするという既存の高画質表示方式をより効果的に利用することができ、また、消費電力の低減を図ることが可能となる。
【００１１】
さらに、本発明にかかる表示装置において、前記画素駆動素子は、当該画素駆動素子自身のアドレスを決定して記憶する初期化機能手段を有し、前記比較照合手段は、前記分離手段によって分離された画素アドレス信号と前記初期化機能手段に記憶されているアドレス情報とを比較照合する。
【００１２】
これにより、本発明にかかる表示装置においては、画素駆動素子をディスプレイに搭載した後に当該画素駆動素子のアドレスを決定することが可能となる。そのため、本発明にかかる表示装置においては、全く同一の画素駆動素子のチップを用いて構成することができ、仮に不良品が搭載されたことが発覚しても、単に交換するのみで足りることから、製造の容易化及び部品コストの低減を図ることが可能となる。
【００１３】
さらにまた、本発明にかかる表示装置において、前記電源回路は、正負両極性の電圧又は電流を出力するものを用いることができる。そして、複数の前記画素駆動素子は、所定の基板上にマトリクス状に配列されており、マトリクス状に配列された前記画素駆動素子の水平方向端子には、それぞれ、正極性及び負極性の２本の電源線が接続されるとともに、当該画素駆動素子の垂直方向端子には、それぞれ、表示画素駆動信号を供給するための信号線が接続される。具体的には、前記２本の電源線は、それぞれの両側に位置する画素駆動素子に同極性の電源線が接続されるように配線されており、前記信号線は、１次側から入力された前記表示画素駆動信号を２次側となる次段の画素駆動素子へと送信するように配線される。このとき、前記初期化機能手段は、前記信号線に接続されたスイッチング素子を制御して、２次側となる次段の画素駆動素子へと信号が送信されないように、前記信号線を電気的に遮断させた状態で、１次側から入力した前記画素アドレス信号によって表されるアドレス情報を当該画素駆動素子自身のアドレスとして決定して記憶し、前記スイッチング素子を制御して、遮断していた前記信号線を電気的に開放させるとともに、記憶したアドレス情報に１だけ加算したアドレス情報を含む画素アドレス信号を、当該信号線を介して次段の画素駆動素子へと送信させる。
【００１４】
これにより、本発明にかかる表示装置においては、１つの画素駆動素子に接続すべき配線が電源線及び信号線の４本のみで済むことから、高度な機能を実装した画素駆動素子を用いながらも、配線パターンが従来と変わらないか、若しくは従来よりも少ない配線数の容易な配線パターンで構成することができる。
【００１５】
また、上述した目的を達成する本発明にかかる表示装置の駆動方法は、複数の画素を駆動して画像を表示する表示装置の駆動方法において、電源回路から所定の電圧又は電流が供給され、各画素を駆動する複数の画素駆動素子によって色信号、輝度信号、画素アドレス信号、及び画素駆動タイミング信号が重畳した表示画素駆動信号から、これら各信号を分離する分離工程と、分離された画素アドレス信号と当該画素駆動素子のアドレス情報とを比較照合する比較照合工程と、前記分離工程にて分離された輝度信号を所定の記憶手段に一時的に記憶させる記憶工程と、前記比較照合工程における比較照合結果が、前記画素アドレス信号と当該画素駆動素子のアドレス情報とが同一である旨を示す場合に、前記分離工程にて分離された画素駆動タイミング信号に基づいて、前記記憶手段から読み出された輝度信号のタイミングを合わせて画素を駆動する画素駆動工程とを備えることを特徴としている。
【００１６】
このような本発明にかかる表示装置の駆動方法においては、ディスプレイを構成する全画素を同時に同じタイミングで駆動することが可能となる。したがって、本発明にかかる表示装置の駆動方法においては、表示方式としてフィールドシーケンシャル方式を採用した場合であっても、動画を表示する際の輪郭の色にじみが現れにくいことから、従来では不可能であった大画面化を図ることが可能となる。
【発明の効果】
【００１７】
本発明によれば、全画素を同時に同じタイミングで駆動することができることから、大画面であっても高画質化及び低消費電力化を図ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明を適用した具体的な実施の形態について図面を参照しながら詳細に説明する。
【００１９】
この実施の形態は、複数の画素を駆動して画像を表示する表示装置である。特に、この表示装置は、全画素を同時に同じタイミングで駆動することができるものである。なお、以下では、説明の便宜上、フィールドシーケンシャル方式でカラー画像を表示する水平方向１９２０画素×垂直方向１０８０画素からなる表示装置について説明するものとする。
【００２０】
表示装置は、図１に示すように、所定のアレイ基板上に各画素を駆動するチップ状の複数の画素駆動素子１１をマトリクス状に配列して構成される。なお、ここでの画素とは、表示装置によって表示される画像の最小構成単位を指すものである。ここで、表示装置は、図２に示すように、１つの画素駆動素子１１あたり、水平方向２画素×垂直方向２画素からなる４つの画素Ｐ０，Ｐ１，Ｐ２，Ｐ３を駆動するように構成される。すなわち、この表示装置は、水平方向１９２０画素×垂直方向１０８０画素に対して、９６０×５４０個の画素駆動素子１１を設けて構成される。なお、以下では、同図に示すように、各画素に書き込まれる表示信号がディスプレイの左端側から水平方向に走査されるものとし、水平方向のアドレスｘを左側（１次側）から０，１，・・・，ｉ，・・・，９５８，９５９とし、垂直方向のアドレスｙを上側（１次側）から０，１，・・・，ｊ，・・・，５３８，５３９とし、画素駆動素子１１のアドレスをＮ（０，０）からＮ（９５９，５３９）で表すものとする。
【００２１】
これらマトリクス状に配列された画素駆動素子１１の水平方向端子には、それぞれ、図３に示すように、正極性及び負極性の２本の電源線１２ａ，１２ｂが接続される。より具体的には、表示装置においては、電源線１２ａ，１２ｂが、それぞれの両側に位置する画素駆動素子１１に同極性の電源線が接続されるように配線されている。したがって、表示装置においては、アドレスｘが偶数である画素駆動素子１１の左側の水平方向端子に正極性の電源線１２ａが接続された場合には、当該画素駆動素子１１の右側の水平方向端子とアドレスｘが奇数である画素駆動素子１１の左側の水平方向端子とに、負極性の電源線１２ｂが接続されることになる。表示装置においては、このように正負両極性の電源線１２ａ，１２ｂを設けることにより、配線数を少なくすることができ、これにともない、透過率を上げることが可能となる。一方、画素駆動素子１１の垂直方向端子には、それぞれ、各アドレスｘに対応した信号線１３ｘが接続される。より具体的には、表示装置においては、所定のブロック毎に設けられたｎ個の列駆動用ドライバ１４０，・・・，１４ｋ，・・・，１４ｎによって上位装置から入力された表示信号を変換して得られた各画素のアドレス信号を含むＹ列表示画素駆動信号が、信号線１３ｘを介して画素駆動素子１１の垂直方向端子に供給される。
【００２２】
このような画素駆動素子１１は、具体的には図４に示すように構成される。すなわち、画素駆動素子１１は、対応する列駆動用ドライバ１４によって変換されたＹ列表示画素駆動信号に含まれる信号を分離するデコーダ２１と、後述する初期化時の指令を司る初期化指令回路２２と、この初期化指令回路２２の指令に基づいて自己のアドレスを記憶する自己アドレス記憶回路２３と、この自己アドレス記憶回路２３に記憶させたアドレス情報に“１”だけ加算したアドレス情報（自己アドレス情報＋１）を含む画素アドレス信号を次段へと送信する自己アドレス＋１送信回路２４と、次段への送信用信号線１３ｘに設けられたスイッチング素子２５と、デコーダ２１から供給された画素アドレス信号と自己アドレス記憶回路２３に記憶されているアドレス情報とを比較照合する比較回路２６と、デコーダ２１によって分離された輝度信号を一時的に記憶する記憶回路２７と、デコーダ２１によって分離された画素駆動タイミング信号（フレーム同期信号）に基づいて駆動する４つのスイッチング素子２８０，２８１，２８２，２８３と、これらスイッチング素子２８０，２８１，２８２，２８３のそれぞれを介して供給された輝度信号を電流に変換する４つの輝度・電流変換回路２９０，２９１，２９２，２９３と、これら輝度・電流変換回路２９０，２９１，２９２，２９３のそれぞれから供給された電流に基づいて各画素Ｐ０，Ｐ１，Ｐ２，Ｐ３を駆動する４つの画素ドライバ３００，３０１，３０２，３０３とを有する。これら各部は、電源回路３１に設けられた正負両極性に対応する整流回路３２によって整流後変換して得られた所定の電圧又は電流によって駆動される。
【００２３】
デコーダ２１は、列駆動用ドライバ１４から供給された色信号、輝度信号、画素アドレス信号、及び画素駆動タイミング信号が重畳したＹ列表示画素駆動信号から、これら各信号を分離する。このデコーダ２１によって分離された画素アドレス信号は、比較回路２６に供給され、輝度信号は、記憶回路２７に供給され、画素駆動タイミング信号は、スイッチング素子２８０，２８１，２８２，２８３に供給される。また、デコーダ２１は、初期化時には、少なくとも上位装置から供給された初期化信号と画素アドレス信号とを入力し、これら初期化信号及び画素アドレス信号を初期化指令回路２２に供給する。
【００２４】
初期化指令回路２２は、自己アドレス記憶回路２３とともに当該画素駆動素子１１自身のアドレスを決定して記憶する初期化機能回路として構成され、初期化を行うために必要な指令を行う。ここでの初期化とは、通常、当該表示装置の製造工程で行われる。具体的には、初期化指令回路２２は、図５に示すように、初期化時に、デコーダ２１から初期化信号を入力すると、初期化指令信号をスイッチング素子２５に供給することにより、２次側となる次段へと信号が送信されないように、次段への送信用信号線１３ｘを電気的に遮断させる。続いて、初期化指令回路２２は、１次側から画素アドレス信号を入力すると、その画素アドレス信号によって表されるアドレス情報を当該画素駆動素子１１自身のアドレスとして決定し、自己アドレス記憶回路２３に記憶させる。そして、初期化指令回路２２は、アドレス情報を自己アドレス記憶回路２３に記憶させると、初期化指令信号をスイッチング素子２５に供給することにより、遮断していた次段への送信用信号線１３ｘを電気的に開放させる。
【００２５】
自己アドレス記憶回路２３は、初期化指令回路２２とともに初期化機能回路として構成され、初期化時に初期化指令回路２２から供給されたアドレス情報を当該画素駆動素子１１自身のアドレスとして記憶する。この自己アドレス記憶回路２３に記憶されたアドレス情報は、画像の表示時に比較回路２６によって読み出される。
【００２６】
自己アドレス＋１送信回路２４は、初期化指令回路２２によってスイッチング素子２５が駆動され、次段への送信用信号線１３ｘが電気的に開放されるのにともない、自己アドレス記憶回路２３に記憶されているアドレス情報に“１”だけ加算したアドレス情報（自己アドレス情報＋１）を含む画素アドレス信号を、当該送信用信号線１３ｘを介して次段へと送信する。
【００２７】
スイッチング素子２５は、例えばトランジスタ等からなり、表示画素駆動信号を次段へと送信するために延在する信号線１３ｘを電気的に遮断又は開放することによって当該信号線１３ｘの導通を制御するように設けられる。すなわち、画素駆動素子１１は、１次側から入力された表示画素駆動信号を、スイッチング素子２５が接続された信号線１３ｘを介して次段の画素駆動素子１１へと送信するように、信号線１３ｘが配線されている。具体的には、スイッチング素子２５は、初期化時に、初期化指令回路２２から供給される初期化指令信号に基づいて、信号線１３ｘを電気的に遮断又は開放し、次段への画素アドレス信号の送信を制御する。
【００２８】
比較回路２６は、デコーダ２１から供給された画素アドレス信号と自己アドレス記憶回路２３に記憶されているアドレス情報とを比較照合する。比較回路２６は、比較照合結果を示す比較照合結果信号を記憶回路２７に供給する。
【００２９】
記憶回路２７は、デコーダ２１によって分離された輝度信号を一時的に記憶する。画素駆動素子１１においては、ある表示フレームの全画素の輝度信号を記憶回路２７に記憶させると、比較回路２６から供給される比較照合結果信号に基づいて、当該記憶回路２７に記憶させた輝度信号を、スイッチング素子２８０，２８１，２８２，２８３を介して輝度・電流変換回路２９０，２９１，２９２，２９３に供給する。具体的には、画素駆動素子１１は、比較回路２６から供給される比較照合結果信号が、画素アドレス信号と自己アドレス記憶回路２３に記憶されているアドレス情報とが同一である旨を示す場合には、記憶回路２７に記憶された輝度信号が、当該画素駆動素子１１が駆動する画素Ｐ０，Ｐ１，Ｐ２，Ｐ３に書き込むべきものであることから、その輝度信号をスイッチング素子２８０，２８１，２８２，２８３を介して輝度・電流変換回路２９０，２９１，２９２，２９３に供給する。
【００３０】
スイッチング素子２８０，２８１，２８２，２８３は、それぞれ、輝度・電流変換回路２９０，２９１，２９２，２９３及び画素ドライバ３００，３０１，３０２，３０３とともに記憶回路２７から読み出された輝度信号のタイミングを合わせて画素を駆動する画素駆動回路として構成される。スイッチング素子２８０，２８１，２８２，２８３は、それぞれ、例えばトランジスタ等からなり、記憶回路２５から読み出された４つの画素Ｐ０，Ｐ１，Ｐ２，Ｐ３のそれぞれに対応する輝度信号を輝度・電流変換回路２９０，２９１，２９２，２９３のそれぞれに供給するために延在する信号線を電気的に遮断又は開放することによって当該信号線の導通を制御するように設けられる。具体的には、スイッチング素子２８０，２８１，２８２，２８３は、それぞれ、画像の表示時に、デコーダ２１によって分離された画素駆動タイミング信号に基づいて、記憶回路２７から読み出された４つの画素Ｐ０，Ｐ１，Ｐ２，Ｐ３のそれぞれに対応する輝度信号のタイミングを合わせて輝度・電流変換回路２９０，２９１，２９２，２９３に供給するように制御する。
【００３１】
輝度・電流変換回路２９０，２９１，２９２，２９３は、それぞれ、スイッチング素子２８０，２８１，２８２，２８３及び画素ドライバ３００，３０１，３０２，３０３とともに画素駆動回路として構成され、スイッチング素子２８０，２８１，２８２，２８３を介して記憶回路２７から読み出された輝度信号を、そのレベルに応じた電流に変換する。そして、輝度・電流変換回路２９０，２９１，２９２，２９３は、それぞれ、変換した電流を画素ドライバ３００，３０１，３０２，３０３に供給する。
【００３２】
画素ドライバ３００，３０１，３０２，３０３は、それぞれ、スイッチング素子２８０，２８１，２８２，２８３及び輝度・電流変換回路２９０，２９１，２９２，２９３とともに画素駆動回路として構成され、電源回路３１から供給される正極性又は負極性の電源、及び輝度・電流変換回路２９０，２９１，２９２，２９３から供給される電流に基づいて、各画素Ｐ０，Ｐ１，Ｐ２，Ｐ３を一斉に駆動する。
【００３３】
このような各部を有する画素駆動素子１１を備える表示装置は、以下のように動作する。
【００３４】
まず、初期化時における表示装置の動作について、図６を用いて説明する。なお、同図においては、説明の便宜上、水平方向のアドレスｘが０、すなわち、信号線１３０に接続されたアドレスがＮ（０，０），Ｎ（０，１），・・・，Ｎ（０，ｊ），・・・，Ｎ（０，５３９）の画素駆動素子１１の動作について示しているが、表示装置においては、全ての画素駆動素子１１が同様に動作する。
【００３５】
まず、表示装置においては、上位装置から与えられた表示信号を列駆動用ドライバ１４０によってＹ０列表示画素駆動信号に変換し、このＹ０列表示画素駆動信号に含まれる初期化信号が各画素駆動素子１１におけるデコーダ２１を介して初期化指令回路２２に入力されると初期化動作を開始する。そして、表示装置においては、各画素駆動素子１１における初期化指令回路２２からスイッチング素子２５に初期化指令信号を供給することにより、信号線１３０を電気的に遮断させる。
【００３６】
続いて、表示装置においては、上位装置から与えられた表示信号を列駆動用ドライバ１４０によってＹ０列表示画素駆動信号に変換し、このＹ０列表示画素駆動信号に含まれる画素アドレス信号が最上段の画素駆動素子１１に供給される。このとき、画素アドレス信号は、そのアドレス情報がＮ（０，０）とされる。最上段の画素駆動素子１１は、デコーダ２１を介して初期化指令回路２２に画素アドレス信号が入力されると、その画素アドレス信号によって表されるアドレス情報Ｎ（０，０）を当該初期化指令回路２２によって当該画素駆動素子１１自身のアドレスとして決定し、自己アドレス記憶回路２３に記憶させる。そして、アドレスがＮ（０，０）とされた最上段の画素駆動素子１１は、初期化指令回路２２からスイッチング素子２５に初期化指令信号を供給することにより、遮断していた次段への信号線１３０を電気的に開放させるとともに、自己アドレス記憶回路２３に記憶させたアドレス情報に“１”だけ加算したアドレス情報Ｎ（０，１）を含む画素アドレス信号を、自己アドレス＋１送信回路２４により、当該信号線１３０を介して次段の画素駆動素子１１へと送信する。
【００３７】
同様に、次段の画素駆動素子１１は、デコーダ２１を介して初期化指令回路２２に画素アドレス信号が入力されると、その画素アドレス信号によって表されるアドレス情報Ｎ（０，１）を当該初期化指令回路２２によって当該画素駆動素子１１自身のアドレスとして決定し、自己アドレス記憶回路２３に記憶させる。そして、アドレスがＮ（０，１）とされた画素駆動素子１１は、初期化指令回路２２からスイッチング素子２５に初期化指令信号を供給することにより、遮断していた次段への信号線１３０を電気的に開放させるとともに、自己アドレス記憶回路２３に記憶させたアドレス情報に“１”だけ加算したアドレス情報Ｎ（０，２）を含む画素アドレス信号を、自己アドレス＋１送信回路２４により、当該信号線１３０を介して次段の画素駆動素子１１へと送信する。
【００３８】
表示装置においては、このような動作を最下段の画素駆動素子１１まで繰り返し行う。そして、最下段の画素駆動素子１１は、自己のアドレスをＮ（０，５３９）と決定して自己アドレス記憶回路２３に記憶させると、初期化指令回路２２からスイッチング素子２５に初期化指令信号を供給することにより、遮断していた次段への信号線１３０を電気的に開放させるとともに、自己アドレス記憶回路２３に記憶させたアドレス情報に“１”だけ加算したアドレス情報Ｎ（０，５４０）を含む画素アドレス信号を、自己アドレス＋１送信回路２４により、当該信号線１３０を介して列駆動用ドライバ１４０へと送信する。これにより、表示装置においては、信号線１３０に接続されている全ての画素駆動素子１１に適切にアドレスが割り当てられたとして、初期化動作を停止する。
【００３９】
表示装置においては、このような動作を全ての信号線１３ｘに接続されている全ての画素駆動素子１１について各列毎に行うことにより、全ての画素駆動素子１１に適切にアドレスを割り当て、使用可能状態となる。このように、表示装置においては、画素駆動素子１１のアドレスを、初期化動作を行う度に決定することから、工場等においてディスプレイに搭載する前にアドレスを割り当てる必要がなくなる。したがって、表示装置の製造にあたっては、全く同一の画素駆動素子１１のチップを製造すればよく、仮に不良品が搭載されたことが発覚しても、単に交換するのみで足りることから、製造の容易化及び部品コストの低減を図ることが可能となる。
【００４０】
つぎに、画像の表示時における表示装置の動作について、図７及び図８を用いて説明する。なお、同図においても、説明の便宜上、水平方向のアドレスｘが０、すなわち、信号線１３０に接続されたアドレスがＮ（０，０），Ｎ（０，１），・・・，Ｎ（０，ｊ），・・・，Ｎ（０，５３９）の画素駆動素子１１の動作について示しているが、表示装置においては、全ての画素駆動素子１１が同様に動作する。
【００４１】
まず、従来の表示装置においては、図７（ａ）に示すように、ｍフレーム目の表示信号が上位装置から与えられ、列駆動用ドライバによって赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各単位色のＹ列表示画素駆動信号に変換した上で、各列の画素駆動素子に供給されると、これら各単位色の輝度信号に基づいて各画素を駆動する。このとき、従来の表示装置においては、各単位色の輝度信号に基づく各画素の駆動動作を開始してから全画素の駆動が完了するまでの間、バックライトを点灯し続ける必要がある。そのため、従来の表示装置においては、バックライトを点灯し続けることによる消費電力の増大と、各画素の駆動途中における像がディスプレイ表面に漏洩することによる画質の低下という問題が生じていた。
【００４２】
これに対して、本発明の実施の形態として示す表示装置においては、図７（ｂ）に示すように、ｍフレーム目の表示信号が上位装置から与えられ、列駆動用ドライバ１４によって赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各単位色のＹ列表示画素駆動信号に変換した上で、各列の画素駆動素子１１に供給されると、赤（Ｒ）の輝度信号をデコーダ２１によって分離して記憶回路２７に一時的に記憶させる。そして、表示装置においては、ｍフレーム目の全画素についての赤の輝度信号を記憶回路２７に記憶させると、デコーダ２１によって分離された画素駆動タイミング信号に基づいて、各画素Ｐ０，Ｐ１，Ｐ２，Ｐ３を一斉に駆動して赤成分の表示を行う。続いて、表示装置においては、赤成分の表示を行い、緑（Ｇ）の輝度信号をデコーダ２１によって分離して記憶回路２７に一時的に記憶させ、ｍフレーム目の全画素についての緑の輝度信号を記憶回路２７に記憶させると、デコーダ２１によって分離された画素駆動タイミング信号に基づいて、各画素Ｐ０，Ｐ１，Ｐ２，Ｐ３を一斉に駆動して緑成分の表示を行う。そして、表示装置においては、緑成分の表示を行い、青（Ｂ）の輝度信号をデコーダ２１によって分離して記憶回路２７に一時的に記憶させ、ｍフレーム目の全画素についての青の輝度信号を記憶回路２７に記憶させると、デコーダ２１によって分離された画素駆動タイミング信号に基づいて、各画素Ｐ０，Ｐ１，Ｐ２，Ｐ３を一斉に駆動して青成分の表示を行い、ｍフレーム目の表示を完了する。
【００４３】
より具体的には、表示装置においては、図８に示すように、上位装置から与えられた表示信号を所定のブロック毎に設けられたｎ個の列駆動用ドライバ１４０，・・・，１４ｋ，・・・，１４ｎのそれぞれによって各列のＹ列表示画素駆動信号に変換した上で、各列の画素駆動素子１１に供給されると、赤（Ｒ）の輝度信号をデコーダ２１によって分離して記憶回路２５に一時的に記憶させる。ここで、信号線１３０に対応するアドレスがＮ（０，０），Ｎ（０，１），・・・，Ｎ（０，ｊ），・・・，Ｎ（０，５３９）の画素駆動素子１１に供給されるＹ０列表示画素駆動信号は、赤（Ｒ）である旨を示すヘッダに続いて、アドレスがＮ（０，０）の画素駆動素子１１に供給されるべき赤の輝度信号、アドレスがＮ（０，１）の画素駆動素子１１に供給されるべき赤の輝度信号、・・・、アドレスがＮ（０，ｊ）の画素駆動素子１１に供給されるべき赤の輝度信号、・・・、アドレスがＮ（０，５３９）の画素駆動素子１１に供給されるべき赤の輝度信号が順次分離された後、アドレスがＮ（０，０）の画素駆動素子１１に供給されるべき緑の輝度信号、アドレスがＮ（０，１）の画素駆動素子１１に供給されるべき緑の輝度信号、・・・、アドレスがＮ（０，ｊ）の画素駆動素子１１に供給されるべき緑の輝度信号、・・・、アドレスがＮ（０，５３９）の画素駆動素子１１に供給されるべき緑の輝度信号が順次分離され、さらに、アドレスがＮ（０，０）の画素駆動素子１１に供給されるべき青の輝度信号、アドレスがＮ（０，１）の画素駆動素子１１に供給されるべき青の輝度信号、・・・、アドレスがＮ（０，ｊ）の画素駆動素子１１に供給されるべき青の輝度信号、・・・、アドレスがＮ（０，５３９）の画素駆動素子１１に供給されるべき青の輝度信号が順次分離される。そして、表示装置においては、ｍフレーム目の全画素についての赤の輝度信号を記憶回路２７に記憶させると、各画素Ｐ０，Ｐ１，Ｐ２，Ｐ３を一斉に駆動して赤成分の表示を行い、続いて、ｍフレーム目の全画素についての緑の輝度信号を記憶回路２７に記憶させると、各画素Ｐ０，Ｐ１，Ｐ２，Ｐ３を一斉に駆動して緑成分の表示を行い、さらに、ｍフレーム目の全画素についての青の輝度信号を記憶回路２７に記憶させると、各画素Ｐ０，Ｐ１，Ｐ２，Ｐ３を一斉に駆動して青成分の表示を行う。表示装置においては、このような動作を全ての信号線１３ｘに接続されている全ての画素駆動素子１１について各列毎に行うことにより、全画素を各単位色毎に一斉に駆動することが可能となる。
【００４４】
ここで、表示装置においては、図７（ｂ）に示すように、各単位色の輝度信号に基づいて全画素を一斉に駆動し、その駆動を完了したタイミングで、所定の制御手段の制御のもとにバックライトを所定期間だけ点灯する。そのため、表示装置においては、従来の表示装置のように、バックライトを点灯し続ける必要がないことから、各画素の駆動途中における像がディスプレイ表面に漏洩することがなく、大幅な高画質化を図ることができる。また、表示装置においては、バックライトを点灯させる期間が各画素の駆動完了のタイミングと完全に同期していることから、バックライトを点灯し続ける従来の表示装置に比べて消費電力の大幅な低減を図ることができる。
【００４５】
以上説明したように、本発明の実施の形態として示す表示装置においては、ディスプレイを構成する全画素を同時に同じタイミングで駆動することから、画面全体の駆動時間が１フレーム内の所定期間で全く同一となる。したがって、表示装置においては、１フレーム内の所定期間でバックライトを消灯して全画面を黒表示にするという既存の高画質表示方式をより効果的に利用することができ、また、消費電力の低減を図ることが可能となる。
【００４６】
また、表示装置においては、表示方式としてフィールドシーケンシャル方式を採用しても、動画を表示する際の輪郭の色にじみが現れにくいことから、従来では不可能であった大画面化を図ることができる。
【００４７】
さらに、表示装置においては、１つの画素駆動素子１１に接続すべき配線が電源線１２ａ，１２ｂ及び信号線１３ｘの４本のみで済むことから、高度な機能を実装した画素駆動素子１１を用いながらも、配線パターンが従来と変わらないか、若しくは従来よりも少ない配線数の容易な配線パターンで構成することができる。
【００４８】
さらにまた、表示装置においては、画素駆動素子１１をディスプレイに搭載した後に当該画素駆動素子１１のアドレスを決定することができる。そのため、表示装置においては、全く同一の画素駆動素子１１のチップを用いて構成することができ、仮に不良品が搭載されたことが発覚しても、単に交換するのみで足りることから、製造の容易化及び部品コストの低減を図ることが可能となる。
【００４９】
なお、本発明は、上述した実施の形態に限定されるものではない。例えば、上述した実施の形態では、フィールドシーケンシャル方式でカラー画像を表示する水平方向１９２０画素×垂直方向１０８０画素からなる表示装置について説明したが、本発明は、フィールドシーケンシャル方式ではない表示方式を採用する表示装置であっても適用することができ、画面の大きさも任意のものを適用することができる。
【００５０】
このように、本発明は、その趣旨を逸脱しない範囲で適宜変更が可能であることはいうまでもない。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態として示す表示装置の概略構成を説明する図である。
【図２】本発明の実施の形態として示す表示装置に搭載される画素駆動素子のアドレスについて説明するための図である。
【図３】本発明の実施の形態として示す表示装置の配線構造を説明する図である。
【図４】本発明の実施の形態として示す表示装置の回路構成を説明するブロック図である。
【図５】本発明の実施の形態として示す表示装置における初期化機能回路の回路構成を説明するブロック図である。
【図６】本発明の実施の形態として示す表示装置において初期化を行う際の一連の動作について説明するための図であり、初期化を行う際に授受される信号のタイミングチャートである。
【図７】本発明の実施の形態として示す表示装置において画像の表示を行う際の一連の動作について説明するための図であり、（ａ）は、従来の表示装置において画像の表示を行う際に授受される信号のタイミングチャートであり、（ｂ）は、本発明の実施の形態として示す表示装置において画像の表示を行う際に授受される信号のタイミングチャートである。
【図８】本発明の実施の形態として示す表示装置において画像の表示を行う際の一連の動作について説明するための図であり、画像の表示を行う際に授受される赤の輝度信号のタイミングチャートである。
【図９】従来の表示装置の概略構成を説明する図である。
【符号の説明】
【００５２】
１１  画素駆動素子
１２ａ，１２ｂ  電源線
１３ｘ  信号線
１４０，・・・，１４ｋ，・・・，１４ｎ  列駆動用ドライバ
２１  デコーダ
２２  初期化指令回路
２３  自己アドレス記憶回路
２４  自己アドレス＋１送信回路
２５  スイッチング素子
２６  比較回路
２７  記憶回路
２８０，２８１，２８２，２８３  スイッチング素子
２９０，２９１，２９２，２９３  輝度・電流変換回路
３００，３０１，３０２，３０３  画素ドライバ
３１  電源回路
３２  整流回路
Ｐ０，Ｐ１，Ｐ２，Ｐ３  画素
【図１】
2007240574.tif 000003
【図２】
2007240574.tif 000004
【図３】
2007240574.tif 000005
【図４】
2007240574.tif 000006
【図５】
2007240574.tif 000007
【図６】
2007240574.tif 000008
【図７】
2007240574.tif 000009
【図８】
2007240574.tif 000010
【図９】
2007240574.tif 000011