(57)【要約】【課題】電気検査により検出された欠陥を容易且つ精度良く修正する。【解決手段】第１のステージに装着された素子基板の容量素子に電荷を供給した後に、容量素子に保持されている電荷を検出することによって、単位領域における欠陥の有無を検出する電気検査工程Ｓ１２と、第２のステージにおいて欠陥を修正する修正工程Ｓ１６とを有する。電気検査工程Ｓ１２には、単位領域の欠陥が検出された場合に、欠陥を含む単位領域の位置座標を検出する座標検出工程Ｓ１３が含まれる。修正工程Ｓ１６では、位置座標によって第２のステージにおける欠陥を含む単位領域の位置を特定し、単位領域の欠陥を修正する。【選択図】図１
2007316244.tif 000002
【特許請求の範囲】
【請求項１】
容量素子を有する単位領域が複数配置された素子基板を第１のステージに装着する第１装着工程と、
上記第１のステージに装着された上記素子基板の容量素子に電荷を供給した後に、該容量素子に保持されている電荷を検出することによって、上記単位領域における欠陥の有無を検出する電気検査工程と、
上記単位領域の欠陥が検出された場合に、上記素子基板を上記第１のステージから搬送して第２のステージに装着する第２装着工程と、
上記第２のステージにおいて上記欠陥を修正する修正工程とを有し、
上記電気検査工程には、上記単位領域の欠陥が検出された場合に、該欠陥を含む上記単位領域の位置座標を検出する座標検出工程が含まれ、
上記修正工程では、上記位置座標によって上記第２のステージにおける上記欠陥を含む単位領域の位置を特定し、該単位領域の欠陥を修正する
ことを特徴とする素子基板の製造方法。
【請求項２】
請求項１において、
上記単位領域の欠陥が検出された場合に、該単位領域において欠陥が生じていて修正が必要な修正領域を予測する修正領域予測工程を有する
ことを特徴とする素子基板の製造方法。
【請求項３】
請求項２において、
上記修正領域予測工程では、上記欠陥を含む単位領域の容量素子に複数の検査パターン信号を入力し、上記検査パターン信号毎に得られる上記容量素子からの出力値の組合せに応じて、上記修正領域を予測する
ことを特徴とする素子基板の製造方法。
【請求項４】
請求項３において、
上記修正領域は、予め決められたテーブルに基づいて予測する
ことを特徴とする素子基板の製造方法。
【請求項５】
請求項１において、
上記素子基板には、上記各単位領域を駆動する駆動回路が直接に作り込まれている
ことを特徴とする素子基板の製造方法。
【請求項６】
請求項１において、
上記修正工程では、上記欠陥を含む単位領域を光学的に拡大して解析する
ことを特徴とする素子基板の製造方法。
【請求項７】
請求項６において、
上記修正工程では、上記解析時の光学軸に沿ってレーザを照射することにより、上記欠陥を修正する
ことを特徴とする素子基板の製造方法。
【請求項８】
請求項７において、
上記修正工程では、上記欠陥の修正後に、該欠陥を含んでいた単位領域の状態を再度解析する
ことを特徴とする素子基板の製造方法。
【請求項９】
請求項２において、
上記修正領域予測工程で予測された修正領域のデータは、上記第１のステージから上記第２のステージへデータ通信によって送信される
ことを特徴とする素子基板の製造方法。
【請求項１０】
容量素子を有する画素が複数配置された素子基板と、上記素子基板に対向して配置された対向基板と、上記対向基板及び上記素子基板の間に設けられた液晶層とを備えた液晶表示装置を製造する方法であって、
上記素子基板を第１のステージに装着する第１装着工程と、
上記第１のステージに装着された上記素子基板の容量素子に電荷を供給した後に、該容量素子に保持されている電荷を検出することによって、上記画素における欠陥の有無を検出する電気検査工程と、
上記画素の欠陥が検出された場合に、上記素子基板を上記第１のステージから搬送して第２のステージに装着する第２装着工程と、
上記第２のステージにおいて上記欠陥を修正する修正工程とを備え、
上記電気検査工程には、上記画素の欠陥が検出された場合に、該欠陥を含む上記画素の位置座標を検出する座標検出工程が含まれ、
上記修正工程では、上記位置座標によって上記第２のステージにおける上記欠陥を含む画素の位置を特定し、該画素の欠陥を修正する
ことを特徴とする液晶表示装置の製造方法。
【請求項１１】
請求項１０において、
上記画素の欠陥が検出された場合に、該画素において欠陥が生じていて修正が必要な修正領域を予測する修正領域予測工程を有する
ことを特徴とする液晶表示装置の製造方法。
【請求項１２】
請求項１１において、
上記修正領域予測工程では、上記欠陥を含む画素の容量素子に複数の検査パターン信号を入力し、上記検査パターン信号毎に得られる上記容量素子からの出力値の組合せに応じて、上記修正領域を予測する
ことを特徴とする液晶表示装置の製造方法。
【請求項１３】
請求項１２において、
上記修正領域は、予め決められたテーブルに基づいて予測する
ことを特徴とする液晶表示装置の製造方法。
【請求項１４】
請求項１０において、
上記素子基板には、上記各画素を駆動する駆動回路が直接に作り込まれている
ことを特徴とする液晶表示装置の製造方法。
【請求項１５】
請求項１０において、
上記修正工程では、上記欠陥を含む画素を光学的に拡大して解析する
ことを特徴とする液晶表示装置の製造方法。
【請求項１６】
請求項１５において、
上記修正工程では、上記解析時の光学軸に沿ってレーザを照射することにより、上記欠陥を修正する
ことを特徴とする液晶表示装置の製造方法。
【請求項１７】
請求項１６において、
上記修正工程では、上記欠陥の修正後に、該欠陥を含んでいた画素の状態を再度解析する
ことを特徴とする液晶表示装置の製造方法。
【請求項１８】
請求項１１において、
上記修正領域予測工程で予測された修正領域のデータは、上記第１のステージから上記第２のステージへデータ通信によって送信される
ことを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子基板の製造方法及び液晶表示装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置等の薄型表示装置の需要が急拡大しており、その表示品位や信頼性に対するニーズも日増しに高まっている。薄型表示装置には例えばアクティブマトリクス駆動させて表示を行う方式が好適に用いられている。このアクティブマトリクス駆動型の薄型表示装置には、例えば複数の薄膜トランジスタ（以下、ＴＦＴと略称する）がマトリクス状に複数配置された素子基板であるＴＦＴ基板と、このＴＦＴ基板に対向して配置された対向基板と、これらＴＦＴ基板及び対向基板の間に介装された表示媒体層とを有している。
【０００３】
液晶表示装置を例に挙げて説明すると、その液晶表示装置を製造する場合には、ＴＦＴ基板及び対向基板をそれぞれ形成した後、これらをシール部材及び液晶層を介して互いに貼り合わせる。その製造工程において、種々の検査が行われる。
【０００４】
例えば、ＴＦＴ基板及び対向基板を貼り合わせて液晶表示パネルを形成した後に、そのパネルを点灯させて検査を行うセル点灯検査が、一般に知られている。点灯検査では、予め用意された画像パターンを表示するために、検査用の駆動信号をデータ線端子及び走査線端子に印加することにより、画素欠陥、色むら、又はコントラスト等を視覚的に検査する。
【０００５】
また、対向基板に貼り合わせる前にＴＦＴ基板を予め検査するＴＦＴアレイ検査も知られている。すなわち、ＴＦＴアレイ検査では、まず、データ線に電荷書き込み電圧を、また、走査線に電圧をかけることにより、検査対象となっている画素容量に対して電荷を書き込む。次に、一定時間経過後にその電荷を測定する。電荷の測定値により、信号線のショート、断線、及び画素不良を判断することができる。
【０００６】
また、ＴＦＴ基板を光学的に検査するＡＯＩ等の光学的検査が知られている。この検査では、ＴＦＴ基板の所定の領域毎に拡大して認識できるようにし、基板に形成されているパターンの形状を連続的に検査を行う。
【０００７】
光学的検査は、任意の工程において行うことが可能であり、基板の状態を時間差なく把握することができる。例えば、フォトレジストの現像検査に光学的検査を適用すれば、エッチング加工前の段階で不具合を発見することができ、簡単にレジストの形成のみをやり直すことにより、基板の歩留まりの低下を抑制することが可能になる。
【０００８】
ところが、フォト工程の後にダストがパターンの上に軽く乗っているだけで、実際にはパターン不良にはならないような場合もある。この場合には、光学的検査では確実に判別することは難しく、検出作業にも手間がかかるという問題がある。数μｍ程度のピンホールの検出は、サイズの微小化に伴って指数関数的に増加する上乗りダストとの識別に莫大な労力が必要となるため、経済的に現実的ではない。
【０００９】
特許文献１では、液晶表示装置の検査システムとして、検査対象である液晶パネルのゲート線及びデータ線に制御信号を供給する点灯制御部と、液晶パネル中の１フレーム分の画素のそれぞれの画素容量を測定する電荷測定部と、電気検査の開始を指示する検査スタート信号の入力に応じて、点灯制御部に接続されていた液晶パネルのデータ線を、１フレーム期間の間、電荷測定部に接続する検査切替部とを備えることが開示されている。そのことにより、液晶表示装置の電気検査及びその点灯検査を、同一条件で同時に行い得るようにしている。
【００１０】
特許文献２では、検査及び補修に要する時間を短縮するために、それぞれの検査機で発生した不良の内容を含んだファイルを統合し、全ての検査機が遂行された後に製造工程の最終段階で補修機が統合されたファイルを参照して一度に補修することが開示されている。
【００１１】
具体的には、補修システムは複数の検査機と補修機とにより構成されている。検査機は、それぞれの処理工程において所定のパターンが形成される基板を、各工程後に順次に光学的または電気的に検査し、検査結果を一定の形式でファイルに保存する。補修機は、複数の検査機に連結され、検査機によって保存されたファイルを取得し、ファイルに対するファイル統合作業を遂行した後、統合されたファイルを参照して補修作業を一括的に遂行している。
【特許文献１】特開平１１−３８３７４号公報
【特許文献２】特開２０００−８２７２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、上記ＴＦＴアレイ検査は、電気的な検査であるために光学的検査では識別しきれない数μｍ程度の微小なピンホール等の欠陥についても、上乗り出ダストの多少に影響されることなく確実に検出することができる。しかしながら、一般に、ＴＦＴアレイ検査で検出された欠陥を光学的に視認したり修正しようとすると、ＴＦＴ基板をＴＦＴアレイ検査を行ったステージから、異なる別のステージに移送させる必要がある。そのため、移送されたステージ上で改めてその欠陥の位置を特定して高精度に位置合わせするには、パネル化し点灯することで欠陥を表示させ位置特定するしかないという問題がある。
【００１３】
本発明は、斯かる諸点に鑑みてなされたものであり、その主たる目的とするところは、電気検査により検出された欠陥を容易且つ効率良く修正しようとすることにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、この発明では、第１のステージで電気検査を行うと共に欠陥を含む領域の位置座標を検出し、第２のステージにおいて位置座標により特定された欠陥を修正するようにした。
【００１５】
具体的に、本発明に係る素子基板の製造方法は、容量素子を有する単位領域が複数配置された素子基板を第１のステージに装着する第１装着工程と、上記第１のステージに装着された上記素子基板の容量素子に電荷を供給した後に、該容量素子に一定時間保持されている電荷を検出することによって、上記単位領域における欠陥の有無を検出する電気検査工程と、上記単位領域の欠陥が検出された場合に、上記素子基板を上記第１のステージから搬送して第２のステージに装着する第２装着工程と、上記第２のステージにおいて上記欠陥を修正する修正工程とを有し、上記電気検査工程には、上記単位領域の欠陥が検出された場合に、該欠陥を含む上記単位領域の位置座標を検出する座標検出工程が含まれ、上記修正工程では、上記位置座標によって上記第２のステージにおける上記欠陥を含む単位領域の位置を特定し、該単位領域の欠陥を修正する。
【００１６】
上記単位領域の欠陥が検出された場合に、該単位領域において欠陥が生じていて修正が必要な修正領域を予測する修正領域予測工程を有することが好ましい。
【００１７】
上記修正領域予測工程では、上記欠陥を含む単位領域の容量素子に複数の検査パターン信号を入力し、上記検査パターン信号毎に得られる上記容量素子からの出力値の組合せに応じて、上記修正領域を予測してもよい。
【００１８】
上記修正領域は、予め決められたテーブルに基づいて予測することが好ましい。
【００１９】
上記素子基板には、上記各単位領域を駆動する駆動回路が直接に作り込まれていることが好ましい。
【００２０】
上記修正工程では、上記欠陥を含む単位領域を光学的に拡大して解析してもよい。
【００２１】
上記修正工程では、上記解析時の光学軸に沿ってレーザを照射することにより、上記欠陥を修正することが好ましい。
【００２２】
上記修正工程では、上記欠陥の修正後に、該欠陥を含んでいた単位領域の状態を再度解析してもよい。
【００２３】
上記修正領域予測工程で予測された修正領域のデータは、上記第１のステージから上記第２のステージへデータ通信によって送信されるようにしてもよい。
【００２４】
また、本発明に係る液晶表示装置の製造方法は、容量素子を有する画素が複数配置された素子基板と、上記素子基板に対向して配置された対向基板と、上記対向基板及び上記素子基板の間に設けられた液晶層とを備えた液晶表示装置を製造する方法であって、上記素子基板を第１のステージに装着する第１装着工程と、上記第１のステージに装着された上記素子基板の容量素子に電荷を供給した後に、該容量素子に保持されている電荷を検出することによって、上記画素における欠陥の有無を検出する電気検査工程と、上記画素の欠陥が検出された場合に、上記素子基板を上記第１のステージから搬送して第２のステージに装着する第２装着工程と、上記第２のステージにおいて上記欠陥を修正する修正工程とを備え、上記電気検査工程には、上記画素の欠陥が検出された場合に、該欠陥を含む上記画素の位置座標を検出する座標検出工程が含まれ、上記修正工程では、上記位置座標によって上記第２のステージにおける上記欠陥を含む画素の位置を特定し、該画素の欠陥を修正する。
【００２５】
上記画素の欠陥が検出された場合に、該画素において欠陥が生じていて修正が必要な修正領域を予測する修正領域予測工程を有することが好ましい。
【００２６】
上記修正領域予測工程では、上記欠陥を含む画素の容量素子に複数の検査パターン信号を入力し、上記検査パターン信号毎に得られる上記容量素子からの出力値の組合せに応じて、上記修正領域を予測してもよい。
【００２７】
上記修正領域は、予め決められたテーブルに基づいて予測することが好ましい。
【００２８】
上記素子基板には、上記各画素を駆動する駆動回路が直接に作り込まれていることが好ましい。
【００２９】
上記修正工程では、上記欠陥を含む画素を光学的に拡大して解析してもよい。
【００３０】
上記修正工程では、上記解析時の光学軸に沿ってレーザを照射することにより、上記欠陥を修正することが好ましい。
【００３１】
上記修正工程では、上記欠陥の修正後に、該欠陥を含んでいた画素の状態を再度解析してもよい。
【００３２】
上記修正領域予測工程で予測された修正領域のデータは、上記第１のステージから上記第２のステージへデータ通信によって送信されるようにしてもよい。
【００３３】
欠陥修正で形成された修正跡を平坦化膜で保護して平坦化し、その後に画素電極を形成してもよい。
【００３４】
−作用−
次に、本発明の作用について説明する。
【００３５】
素子基板には、容量素子を有する単位領域（素子基板が液晶表示装置を構成する場合には、画素に相当する）が複数配置されている。素子基板を製造する場合には、第１装着工程と、電気検査工程を行う。素子基板の単位領域に欠陥が検出された場合には、座標検出工程、第２装着工程及び修正工程を行う。
【００３６】
第１装着工程では、素子基板を第１のステージに装着する。その後、電気検査工程では、第１のステージに装着された素子基板の容量素子に電荷を供給した後に、容量素子に保持されている電荷を検出する。そうして、検出された電荷量によって、単位領域における欠陥の有無を検出する。
【００３７】
電気検査工程には、座標検出工程が含まれる。座標検出工程では、単位領域の欠陥が検出された場合に、欠陥を含む単位領域の位置座標を検出する。その後、第２装着工程を行い、素子基板を第１のステージから搬送して第２のステージに装着する。次に、修正工程を行い、第２のステージにおいて上記欠陥を修正する。このとき、上記位置座標によって欠陥を含む単位領域の位置を特定し、その単位領域の欠陥を修正する。こうして、欠陥の有無が検査されると共に欠陥が修正され、素子基板が製造される。
【００３８】
さらに、単位領域の欠陥が検出された場合に、その単位領域において欠陥が生じていて修正が必要な修正領域を予測する修正領域予測工程を行うことが好ましい。すなわち、修正領域予測工程では、まず、位置座標が特定された欠陥を含む単位領域に対し、その容量素子に複数の検査パターン信号を入力する。その結果、検査パターン毎に得られる容量素子からの出力値の組合せに応じて、上記修正領域を予測する。修正領域は、予め決められたテーブルに基づいて予測することが可能である。
【００３９】
また、修正工程では、上記欠陥を含む単位領域を光学的に拡大して解析することが可能である。そのとき、解析時の光学軸に沿ってレーザを照射することにより、上記欠陥を修正することが好ましい。そのことにより、解析のために位置合わせした光学軸を利用して、レーザによる修正を容易且つ効率的に行われる。
【００４０】
修正作業に関しては、人的な介入なくして実施してもよい。
【００４１】
ところで、レーザによる欠陥修正時に切り飛ばし等の除去屑が生じ、この除去屑が単位領域の他の部分に新たな欠陥を生じさせる虞れがある。そこで、上記修正工程において欠陥修正後の単位領域の状態を再度解析することが好ましい。このことにより、修正に伴って新たな欠陥が生じたとしても、容易に再度の修正を行うことができるため、工程の短縮と基板の歩留まりの向上を図ることが可能となる。
【００４２】
修正後、平坦化膜により修正跡を埋めてしまうことで平坦化し、平坦性のよい画素電極を形成することによって、表示均質性を左右する配向力の均一性を保つことができ、表示品位の高い液晶表示装置を提供できることになる。
【００４３】
また、液晶表示装置を製造する場合には、上述のようにして製造した素子基板に対し、対向基板を素子基板に対向配置させて貼り合わせると共に、対向基板及び素子基板の間に液晶層を設ける。そのことにより、素子基板の検査及び修正がなされた液晶表示装置が製造される。
【発明の効果】
【００４４】
本発明によれば、第１のステージで電気検査を行うと共に欠陥を含む領域の位置座標を検出し、第２のステージにおいて位置座標により特定された欠陥を修正するようにしたので、電気検査により検出された欠陥を容易且つ精度良く修正することができる。
【発明を実施するための最良の形態】
【００４５】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００４６】
《発明の実施形態１》
図１〜図７は、本発明の実施形態１を示している。本実施形態１では、液晶表示装置又は液晶表示装置を構成する素子基板であるＴＦＴ基板を製造する場合に、ＴＦＴ基板の欠陥を検査すると共に修正する。
【００４７】
液晶表示装置は、図示を省略するが、ＴＦＴ基板と、ＴＦＴ基板に対向して配置された対向基板と、上記対向基板及び上記ＴＦＴ基板の間に設けられた液晶層とを備えている。対向基板にはカラーフィルタ、共通電極及びブラックマトリクス等が形成されている。
【００４８】
一方、ＴＦＴ基板は、いわゆるアクティブマトリクス基板に構成されている。ＴＦＴ基板には、平面図である図４に拡大して示すように、単位領域である画素１２が複数マトリクス状に配置されている。ＴＦＴ基板１０には、複数のゲート配線１３が互いに平行に延びて形成されている。また、ＴＦＴ基板１０には、複数のソース配線１４が互いに平行に形成されており、上記ゲート配線１３と直交するように配置されている。そのことにより、ＴＦＴ基板１０には、ゲート配線１３及びソース配線１４からなる配線が規則正しく配列した状態でパターン形成されている。
【００４９】
各画素１２は、上記ゲート配線１３とソース配線１４とによって区画される矩形状の領域により形成されている。各画素１２には、液晶層を駆動するための画素電極１５が形成されている。画素電極１５は、画素１２の間に配置され、矩形状に形成されている。図４に示すように、平面視で、画素電極１５とその周りの配線（ゲート配線１３及びソース配線１４）との間には所定の間隔が設けられている。
【００５０】
各画素１２には、画素電極１５をアクティブマトリクス駆動するスイッチング素子であるＴＦＴ（薄膜トランジスタ）１６がそれぞれ設けられている。ＴＦＴ１６は、ゲート配線１３に接続されたゲート電極１７と、ソース配線１４に接続されたソース電極１８と、画素電極１５に接続されたドレイン電極１９とを備えている。そうして、走査電圧がゲート配線１３を介してゲート電極１７に印加された状態で、信号電圧がソース配線１４からソース電極１８及びドレイン電極１９を介して画素電極１５へ供給されるようになっている。
【００５１】
また、ＴＦＴ基板１０には、複数の容量配線２０が各画素間を通るように、互いに平行に形成されている。容量配線２０と画素電極１５との間には絶縁膜が介在されており、これらによって補助容量とも称される容量素子２１が形成されている。容量素子２１は、各画素１２にそれぞれ形成されており、ゲート１６がオン状態からオフ状態にスイッチングする瞬間に発生する各画素１２における表示電圧変動を少なくする働きを担っている。図４では、画素電極１５と容量素子２１を同一面で形成するものとして記述したが、別の層で以って形成しても構わない。さらに、ＴＦＴ基板１０には、上記各画素１２を駆動する駆動回路（図示省略）が直接に作り込まれている。
【００５２】
ところで、各画素１２には、製造段階において欠陥が生じることがある。ここで、例えば、画素電極１５と、ゲート配線１３又はソース配線１４とが誤って電気的に接続された状態が、欠陥に該当する。また、例えば、ゲート配線１３と、ＴＦＴ１６のドレイン電極１９とが誤って電気的に接続された状態も、上記欠陥に該当する。また、例えば、画素電極１５と容量配線２０とが誤って電気的に接続された状態が、欠陥に該当する。このような欠陥が生じた場合には、その画素１２が適正電荷を保持できず、表示不良を引き起こしてしまう。
【００５３】
また、平面図である図３に示すように、ＴＦＴ基板１０は、その製造段階においてマザー基板１１にマトリクス状に複数配置されている。つまり、複数のＴＦＴ基板１０が１つのマザー基板１１において一括して同時に形成される。
【００５４】
−製造方法−
次に、上記液晶表示装置及びＴＦＴ基板１０の製造方法について説明する。
【００５５】
液晶表示装置の製造方法には、フローチャートである図２に示すように、ＴＦＴ基板形成工程（ステップＳ１）と、パネル化工程（ステップＳ２）と、モジュール化工程（ステップＳ３）と、最終製品化工程（ステップＳ４）とが含まれる。
【００５６】
ＴＦＴ基板形成工程（ステップＳ１）では、例えばガラス基板からなるマザー基板１１に対し、金属膜や絶縁膜等の薄膜を形成すると共にレジスト処理、露光処理及びエッチング処理等を繰り返し行い、いわゆるフォトリソグラフィによって、画素電極１５、ＴＦＴ１６、ゲート配線１３及びソース配線１４等をパターン形成する。その後、後に詳述するアレイ検査修正工程（ステップＳ１０）を行う。そうして、複数のＴＦＴ基板が、マザー基板に含まれた状態で形成される。形成されたＴＦＴ基板に欠陥がない場合、及び欠陥が修正された場合には、次の工程に進む。
【００５７】
また、図２では省略しているが、ＴＦＴ基板形成工程（ステップＳ１）とは別に、対向基板形成工程を行う。対向基板形成工程では、例えばガラス基板からなるマザー基板に対し、フォトリソグラフィによって、カラーフィルタやブラックマトリクスを形成すると共に、共通電極をＩＴＯ等によって形成する。そのことにより、複数の対向基板を、マザー基板に含まれた状態で形成する。
【００５８】
カラーフィルタはＴＦＴ基板の下層に形成してもよい。修正は基板膜面側から実施するため、レーザービームの焦点を絞り込み表層だけを切り飛ばすことで、カラーフィルタを傷つけることなく、修正による色抜けも発生しない。
【００５９】
パネル化工程（ステップＳ２）では、上記ＴＦＴ基板１０及び対向基板の貼合せ面に、配向膜を形成して配向処理を施す。その後、これらＴＦＴ基板１０及び対向基板を、シール部材を介して貼り合わせる。シール部材は、略矩形枠状に形成されると共に、その一部に液晶を注入するための開口部を有している。そうして、互いに貼り合わされたＴＦＴ基板１０及び対向基板の間に、シール部材の開口部から液晶を注入する。
【００６０】
液晶の封入は、ＴＦＴ基板１０と対向基板を貼り合せるときに同時に実施してもよい。
【００６１】
続いて、互いに貼り合わされた一対のマザー基板を分断することにより、液晶表示装置を構成する各セル毎に分割して形成する。その後、各セル毎に点灯検査を行う。
【００６２】
次に、モジュール化工程（ステップＳ３）では、分断されたセルに対し、例えば、接続フィルム、コントロール基板、バックライトユニットやベゼル、光学的フィルム等を組み付けることにより、液晶表示装置を構成するモジュールとして形成する。その後、最終製品化工程（ステップＳ４）では、例えば携帯電話等の最終製品に対し、上記モジュール化された液晶表示装置を組み付けて完成させる。
【００６３】
次に、上記アレイ検査修正工程（ステップＳ１０）について、フローチャートである図１を参照して詳細に説明する。アレイ検査修正工程（ステップＳ１０）には、第１装着工程（ステップＳ１１）、電気検査工程（ステップＳ１２）、修正領域予測工程（ステップＳ１４）、第２装着工程（ステップＳ１５）、及び修正工程（ステップＳ１６）が含まれる。
【００６４】
第１装着工程（ステップＳ１１）では、ＴＦＴ基板１０をマザー基板１１の状態で第１のステージ（図示省略）に装着する。すなわち、図１に示すように、まず、ＴＦＴ基板１０を搬送カセット等から第１のステージに搬送し、この第１のステージに装着する。第１のステージの装着面には、複数の吸着口が形成されており、真空力によってＴＦＴ基板１０を吸着保持するようになっている。
【００６５】
次に、電気検査工程（ステップＳ１２）では、ＴＦＴ基板１０の各画素１２における欠陥の有無を検出する。すなわち、第１のステージに装着されたＴＦＴ基板１０上の端子に、プローブピンを接触させて検査信号を入力することにより、各画素１２の容量素子２１に電荷を供給する。その後に、容量素子２１に保持されている電荷を検出する。画素１２に欠陥がない場合には周辺画素で読み出される電荷量と遜色ない電荷量が検出されるが、欠陥がある場合にはそれらとは異なる電荷量が検出される。したがって、検出される電荷の値によって欠陥の有無と性質を識別することができる。
【００６６】
この電気検査工程（ステップＳ１２）には座標検出工程（ステップＳ１３）が含まれる。座標検出工程（ステップＳ１３）では、上記画素１２の欠陥が検出された場合に、その欠陥を含む画素１２の画素座標から、基板１１内での位置座標Ｘを求める。画素１２の位置座標Ｘは、例えば、図４で画素１２の左下の位置であって、ゲート配線１３及びソース配線１４が交差する領域の中央位置とする。
【００６７】
続いて、上記電気検査工程（ステップＳ１２）で画素１２の欠陥が検出された場合には、修正領域予測工程（ステップＳ１４）を行う。この修正領域予測工程（ステップＳ１４）では、当該画素１２において欠陥が生じていて修正が必要な領域である修正領域を予測する。すなわち、まず、欠陥を含む画素１２の容量素子２１に複数の検査パターン信号を入力する。そうして、検査パターン信号毎に得られる容量素子２１からの出力値の組合せに応じて、修正領域を予測する。
【００６８】
修正領域は、予め決められたテーブルに基づいて予測することが可能である。例えば、図５に示すように、４つの検査パターン信号を規定する。図５において、Ｔｅｒｍ１〜３は、それぞれ赤表示、緑表示、及び青表示に相当する信号である。また、Ｂｌａｃｋは実駆動で黒表示する動作環境に相当し、Ｗｈｉｔｅは白表示する動作環境に相当する。
【００６９】
第１パターンは、Ｔｅｒｍ１〜３の全てがＢｌａｃｋである検査パターン信号である。第２パターンは、Ｔｅｒｍ１がＢｌａｃｋであり且つＴｅｒｍ２及び３がＷｈｉｔｅである検査パターン信号である。第３パターンは、Ｔｅｒｍ２がＢｌａｃｋであり且つＴｅｒｍ１及び３がＷｈｉｔｅである検査パターン信号である。第４パターンは、Ｔｅｒｍ３がＢｌａｃｋであり且つＴｅｒｍ１，２がＷｈｉｔｅである検査パターン信号である。
【００７０】
欠陥を含む画素１２に各検査パターン信号（第１〜第４パターン）を入力した場合、出力として得られる容量素子２１に保持されている電荷量の値は、所定の正常値（ＯＫと表記）又は異常値（例えばＮＧ１〜４と表記：これらＮＧ１〜４は互いに異なる値である）をとり得る。そして、本発明者は、上記４つの検査パターン信号を入力して得られる出力値の組合せによって、修正領域を予測できることを見出した。
【００７１】
すなわち、例えば、図６に示すように、第１〜第４パターンを入力したときの出力値の組合せが、（ＮＧ２、ＮＧ１、ＯＫ、ＯＫ）である場合には、図４に示す領域Ａが修正領域であると予測する。第１〜第４パターンを入力したときの出力値の組合せが、（ＮＧ２、ＮＧ１、ＮＧ４、ＯＫ）である場合には、図４に示す領域Ｂが修正領域であると予測する。第１〜第４パターンを入力したときの出力値の組合せが、（ＮＧ１、ＮＧ１、ＯＫ、ＯＫ）である場合には、図４に示す領域Ｃが修正領域であると予測する。第１〜第４パターンを入力したときの出力値の組合せが、（ＮＧ３、ＮＧ３、ＮＧ３、ＮＧ３）である場合には、図４に示す領域Ｄが修正領域であると予測する。予測された修正領域のデータは、上記第１のステージから上記第２のステージへデータ通信によって送信される。
【００７２】
このようにデータ処理を行った後に、プローブヘッドをＴＦＴ基板１０から離脱させ、図１に示すように、第２装着工程（ステップＳ１５）を行う。第２装着工程（ステップＳ１５）では、上述のように画素１２の欠陥が検出された場合に、ＴＦＴ基板１０を第１のステージから搬送して第２のステージに（図示省略）装着する。第２のステージには光学的な検査を行うための拡大レンズ等の光学系や、欠陥を修正するためのレーザ装置、及びこれらの駆動系等が設けられている。
【００７３】
次に、修正工程（ステップＳ１６）では、第２のステージにおいて上記欠陥を修正する。このとき、上記位置座標Ｘによって第２のステージにおける欠陥を含む画素１２の位置を特定する。すなわち、第２のステージを移動させることにより特定された画素１２に上記拡大レンズ等の光学系を対向させる。そうして、欠陥を含む画素１２を光学的に拡大して解析する。このように、所望の画素１２の位置座標Ｘを予め取得しているため、拡大して解析すべき領域を容易に特定することができる。
【００７４】
欠陥の修正は、上記修正領域予測工程（ステップＳ１４）で予測した領域に対して行う。例えば図７に示すように、修正領域が領域Ａである場合には、その領域Ａをレーザを照射することにより修正する。同様に、修正領域が領域Ｂである場合には、その領域Ｂを修正し、修正領域が領域Ｃである場合には、その領域Ｃを修正する。この欠陥の修正は、解析時の光学軸に沿ってレーザを照射することにより行う。一方、修正領域が領域Ｄである場合には、その修正が困難であるとして、修正せずに当該ＴＦＴ基板１０を放棄する。
【００７５】
さらに、この修正工程では、欠陥修正後に、当該欠陥を含んでいた画素１２の状態を再度解析することが好ましい。そのことにより、レーザによる欠陥修正後に新たな欠陥が生じていないか確認することができる。仮に、新たな欠陥が生じていれば、当該画素１２を解析しつつ、その欠陥を容易に修正することが可能になる。
【００７６】
続いて、第２のステージからＴＦＴ基板１０を離脱させ、搬送カセットへ移動させる。その後、上述のパネル化工程（ステップＳ２）が行われる。
【００７７】
−実施形態１の効果−
したがって、この実施形態１によると、第１のステージで電気的検査を行うことで欠陥判定しているので、ＡＯＩ等の光学的検査では検出しきれない数μｍ程度の微小なピンホールに起因する欠陥等であっても、高精度に検出することができる。また、検出された異常画素を数値管理したり数値判定することで欠陥の有無ばかりでなく性質分類までが可能になる。
【００７８】
さらに、第１のステージで電気検査工程（ステップＳ１２）を行うと共に欠陥を含む画素１２の位置座標Ｘを検出するようにしたので、第２のステージにおいて位置座標Ｘにより特定された欠陥を、効率よく光学的に解析できると共に、容易且つ効率良く修正することができる。
【００７９】
さらにまた、修正工程（ステップＳ１６）では、解析時の光学軸に沿ってレーザを照射するようにしたので、レーザの位置合わせを別途行う必要がなく、レーザによる欠陥修正を容易且つ正確に行うことができる。
【００８０】
また、レーザによる欠陥修正時に切り飛ばし等の除去屑が生じ、この除去屑が画素の他の部分に新たな欠陥を生じさせる虞れがある。これに対し、本実施形態によると、解析時の光学軸に沿ってレーザを照射するようにしているので、その修正後の画素の状態を再度解析することができる。したがって、新たな欠陥が生じたとしても容易に再度の修正を行うことができるため、工程の短縮と基板の歩留まりの向上を図ることが可能となる。
【００８１】
特に、本実施形態では、修正領域予測工程（ステップＳ１４）において検査パターン信号を入力することにより、欠陥を含む画素１２における修正領域を容易に予測することができる。そのため、欠陥修正を適切且つ容易に行うことが可能になる。
【００８２】
《その他の実施形態》
上記実施形態１では、素子基板として液晶表示装置のＴＦＴ基板を例に挙げて説明したが、本発明はこれに限らず、例えば、有機ＥＬ表示装置を構成する素子基板等、単位領域毎に容量素子を有する素子基板に適用することが可能である。
【００８３】
当該修正は、基本的には人を介することなく実施できるものであるが、人的操作の補助として用いてもよい。
【産業上の利用可能性】
【００８４】
以上説明したように、本発明は、素子基板の製造方法及び液晶表示装置の製造方法について有用であり、特に、電気検査により検出された欠陥を容易且つ精度良く修正する場合に適している。
【図面の簡単な説明】
【００８５】
【図１】実施形態１のアレイ検査修正工程を示すフローチャートである。
【図２】液晶表示装置の製造工程を示すフローチャートである。
【図３】マザー基板を示す平面図である。
【図４】ＴＦＴ基板の画素を拡大して示す平面図である。
【図５】検査パターン信号の内容を示す表である。
【図６】検査パターン信号と修正領域との関係を示す表である。
【図７】修正領域と修正箇所との関係を示す表である。
【符号の説明】
【００８６】
Ａ〜Ｄ    修正領域
Ｘ        位置座標
１０      ＴＦＴ基板（素子基板）
１２      画素（単位領域）
１３      ゲート配線
１４      ソース配線
１５      画素電極
１６      ＴＦＴ
１７      ゲート電極
１８      ソース電極
１９      ドレイン電極
２０      容量配線
２１      容量素子（１５と２０の重なり領域）
【図１】
2007316244.tif 000003
【図２】
2007316244.tif 000004
【図３】
2007316244.tif 000005
【図４】
2007316244.tif 000006
【図５】
2007316244.tif 000007
【図６】
2007316244.tif 000008
【図７】
2007316244.tif 000009