(57)【要約】【課題】複数のユーザーがプラットホームとして使用する大規模なプラットホーム・システムＬＳＩにおいて、容易な方法で製品の歩留まりを向上させる。【解決手段】プラットホーム・システムＬＳＩ１００上において、分離手段１０１を各機能ブロック１０２、１０３、１０４、１０５の間に配置し、各機能ブロック１０２、１０３、１０４、１０５には独立したテスト回路を備え個別に故障検出が可能であるようにする。機能ブロック１０２に不良が混在していた場合に、分離手段１０１を用いて機能ブロック１０２を電気的に分離する。その結果、複数のユーザーのうち機能ブロック１０２の有する機能を使用しないユーザーに対して、このプラットホーム・システムＬＳＩ１００を良品として供給することが可能となる。【選択図】  図１
2007081281.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能ブロックで構成され各機能ブロックの相異なる複数の組合せにおいて利用可能なシステムＬＳＩであって、
各機能ブロック毎の独立したテスト回路と、前記機能ブロックを電気的に切断する分断手段とを備えたシステムＬＳＩ。
【請求項２】
各機能ブロック毎に電源の供給あるいは遮断を制御する電源制御回路を備えた請求項１記載のシステムＬＳＩ。
【請求項３】
前記電源制御回路は、切断対象の機能ブロックを電気的に切断するように前記分断手段を制御する請求項２記載のシステムＬＳＩ。
【請求項４】
前記テスト回路は、少なくとも各機能ブロック間の信号を観測するスキャンテスト回路を含む請求項１記載のシステムＬＳＩ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数のユーザーがプラットホームとして使用する大規模システムＬＳＩの構成に関する。
【背景技術】
【０００２】
近年ますます大規模化し複雑化することで困難さを増す半導体集積回路の設計の課題に対処するために、大規模な半導体集積回路を汎用化し広く共通に利用される開発環境の整備が行われている。
【０００３】
大規模な半導体集積回路設計の課題として以下のことが挙げられる。
（１）大規模化に伴って低下する歩留まりを改善することで発生する占有面積、消費電力、処理速度に関する冗長性の排除。
（２）分業化が進み流通する半導体分野のＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ  Ｐｒｏｐｅｒｔｙ）の機能ブロックとしての利用。
（３）半導体集積回路を変更する場合の、配置面積、消費電力、配線遅延の無変更の現実的な実現。
【０００４】
上記課題を踏まえたウェーハスケールの大規模半導体集積回路における歩留まりの改善策として、従来、大規模半導体集積回路を複数の単位半導体集積回路で構成し、各単位半導体集積回路を交換可能な形態に実現する技術が特許文献１に開示されている。
【０００５】
図６はこのような従来の大規模半導体集積回路の構成図である。図６において、ウェーハスケールの大規模半導体集積回路６０１は複数の単位半導体集積回路６０２で構成されており、各単位半導体集積回路６０２は外部と接続可能な端子６０３と、この端子と接続され外部から電気的に切断可能な分離・結合手段６０４とを有している。
【０００６】
各単位半導体集積回路６０２は相互に分離・結合手段６０４により結合しているが、分離・結合手段６０４を外部から電気的に切断し、端子６０３に新たな単位半導体集積回路を接続することにより、単位半導体集積回路の単位で交換することが可能である。
【０００７】
また、半導体集積回路は適用の柔軟性に欠け、変更や追加が極めて難しく、大規模になるほどこの問題が顕在化する。それを解決するために機能を組み込みソフトウェア化して対処している。近年、組み込みソフトウェアを広く共通に利用できる環境を整備するためにハードウェアのプラットホーム化の進展が望まれている。
【特許文献１】特開２００２−１１０８０３号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に開示された大規模半導体集積回路では、単位半導体集積回路を交換することができるため、面積を大きくすることによる欠陥や製造過程で生じる不良個所の増大といった問題に対処することが可能となる。しかも、単位半導体集積回路を交換することにより、機能の向上等にも対応することができる。しかし、不良である単位半導体集積回路を交換した場合は、欠陥を含む単位半導体集積回路は廃棄対象となる。また、良品の単位半導体集積回路を得るためのサブウェーハの製造が必要であり、全体として製造コストが上昇するという問題がある。
【０００９】
本発明は、複数のユーザーがプラットホームとして使用する大規模システムＬＳＩにおいて、容易な方法で製品の歩留まりを向上させることを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、複数の機能ブロックで構成され各機能ブロックの相異なる複数の組合せにおいて利用可能なシステムＬＳＩであって、各機能ブロック毎の独立したテスト回路と、前記機能ブロックを電気的に切断する分断手段とを備える。この構成によれば、機能ブロック毎に独立したテストを行い、不良であると判定された機能ブロックを電気的に切断することが可能なため、切断した機能ブロックの機能を有していないシステムＬＳＩとして利用することができ、複数のユーザーのうち切断した機能ブロックの機能を使用しないユーザーに良品として供給することが可能となる。
【００１１】
本発明において、各機能ブロック毎に電源の供給あるいは遮断を制御する電源制御回路を備えたものである。この構成によれば、切断した機能ブロックの機能を有していないシステムＬＳＩとして利用する際に、その機能ブロックに対する電源供給を遮断することができるため、切断した機能ブロックの機能を使用しないユーザーに良品として供給する際に、不要な電力消費を抑えることができる。
【００１２】
本発明において、前記電源制御回路は、切断対象の機能ブロックを電気的に切断するように前記分断手段を制御する。この構成によれば、不良であると判定された機能ブロックの電気的な切断と、その機能ブロックに対する電源供給の遮断とを電源制御回路により同時に行うことができるため、切断した機能ブロックの機能を使用しないシステムＬＳＩを容易に製品化することができる。
【００１３】
本発明において、前記テスト回路は、少なくとも各機能ブロック間の信号を観測するスキャンテスト回路を含む。この構成によれば、機能ブロック間の信号を観測するスキャンテスト回路により不良である機能ブロックを容易に検出することができるため、不良である機能ブロックの機能を取り除いたシステムＬＳＩを容易に製品化することができる。
【発明の効果】
【００１４】
本発明によれば、複数のユーザーが使用するプラットホーム・システムＬＳＩにおいて、ユーザーが必要としない機能ブロックに故障が含まれる場合、故障ブロックを電気的に分断することで良品として扱うことができ、システムＬＳＩの歩留まりを向上させることができる。また、多機能なシステムＬＳＩを開発しておくことで、ユーザー毎に機能を絞ったＬＳＩを開発する必要がなくなり、開発費を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１５】
図１は本発明に係る複数のユーザーが使用するプラットホーム・システムＬＳＩの構成例を示す図である。図１において、システムＬＳＩ１００上の分断手段１０１は各機能ブロック１０２、１０３、１０４、１０５の間に配置されている。各機能ブロック１０２、１０３、１０４、１０５は独立したテスト回路を有しており、個別に故障検出が可能である。
【００１６】
機能ブロック１０２に不良が混在する場合は、分断手段１０１は機能ブロック１０２を電気的に分断する。その際に、分断された機能ブロックとのインターフェースがフローティングにならないような回路構成とする。その結果、システムＬＳＩ１００は機能ブロック１０２の機能を有していないシステムＬＳＩとして利用することが可能となり、複数のユーザーのうち機能ブロック１０２の機能を使用しないユーザーに良品として供給することが可能となる。
【００１７】
図２は分断手段１０１の具体的な実施例を示す図である。機能ブロック２０１に不良が混在する場合は、電源制御装置２０３を操作して機能ブロック２０１の制御信号２１１をディセーブルに、機能ブロック２０２の制御信号２２１をイネーブルにする。
【００１８】
制御信号２１１を受けて、電源回路２１２は機能ブロック２０１への電力供給を停止する。同時に出力制御回路２１３は機能ブロック２０１からの出力を無効にする。また、制御信号２２１を受けて、電源回路２２２は機能ブロック２０２へ電力を供給する。同時に出力制御回路２２３は機能ブロック２０２からの出力を有効にする。この際、機能ブロック２０１への信号は不要となるが特に無効とする必要はない。
【００１９】
図３は各機能ブロックにおける独立したテスト回路の具体的な実施例を示す図である。また、図４は本発明の複数のユーザーが使用するプラットホーム・システムＬＳＩに対する検査フローの具体的な実施例である。
【００２０】
機能ブロック３０１はスキャンチェーン３１１および３１２を、機能ブロック３０２はスキャンチェーン３２１および３２２をそれぞれ有している。スキャンチェーン３１２は機能ブロック３０１の入出力に関わるフリップフロップに挿入されている。同様にスキャンチェーン３２２は機能ブロック３０２の入出力に関わるフリップフロップに挿入されている。
【００２１】
通常のＬＳＩ検査でファンクションエラーが発見された場合は機能ブロック毎の不良検出を実施する。機能ブロック３０１の故障を検出するために、スキャンチェーン３１１、３１２を使用してテストを行う。同様に機能ブロック３０２の不良を検出するために、スキャンチェーン３２１、３２２を使用してテストを行う。
【００２２】
ここで、機能ブロック３０２に不良が含まれている場合は、機能ブロック３０２を遮断した状態で不良の検出を行う。この際、各機能ブロックの接続に関わる不良の検出を行えばよいので、不良の含まれる機能ブロック３０２からの信号を無効にした状態で、機能ブロック３０１の入出力に関わるスキャンチェーンのみを使用したパターンを用意して不良の検出を実施すればよい。
【００２３】
近年のシステムＬＳＩの設計においてＩＰの利用が一般的となっている。各システムでＩＰを利用できるようにするためにインターフェース部を新規設計または小修正を行う必要がある。
【００２４】
図５は本発明に係る複数のユーザーが使用するプラットホーム・システムＬＳＩのＲＴＬ設計の実施例を示す図である。図５において、ＩＰ５０１の間を接続するインターフェース部５０２の設計時に遮断手段を挿入しておくことで、ＩＰに手を加えることなく本発明の複数のユーザーが使用するプラットホーム・システムＬＳＩの技法を適用することが可能である。
【産業上の利用可能性】
【００２５】
本発明のシステムＬＳＩは、多くの機能ブロックを有し、さまざまなソフトウェアを組み込むことでアプリケーションＬＳＩ等として有用である。
【図面の簡単な説明】
【００２６】
【図１】本発明に係るシステムＬＳＩの構成例を示す図。
【図２】本発明に係るシステムＬＳＩの分断手段の実施例を示す図。
【図３】機能ブロック毎の独立したテスト回路の実施例を示す図。
【図４】本発明に係るシステムＬＳＩの検査フローを示す図。
【図５】本発明に係るシステムＬＳＩのＲＴＬ設計例を示す図。
【図６】従来の大規模半導体集積回路の構成図。
【符号の説明】
【００２７】
１００  システムＬＳＩ
１０１  分断手段
１０２、１０３、１０４、１０５  機能ブロック
２０１  機能ブロック（不良あり）
２０２  機能ブロック（不良なし）
２０３  電源制御装置
２１１、２２１  制御信号
２１２、２２２  電源回路
２１３、２２３  出力制御回路
３０１、３０２  機能ブロック
３１１、３１２、３２１、３２２  スキャンチェーン
【図１】
2007081281.tif 000003
【図２】
2007081281.tif 000004
【図３】
2007081281.tif 000005
【図４】
2007081281.tif 000006
【図５】
2007081281.tif 000007
【図６】
2007081281.tif 000008