(57)【要約】【課題】ＩＣ部品によるノイズを吸収するバイパスコンデンサを備えたプリント回路基板の配線収容性を向上させる。【解決手段】ＩＣ部品２０を実装する親基板１０の部品面１０ａの反対側のはんだ面１０ｂに、バイパスコンデンサ３１を搭載した子基板３０を実装する。子基板３０の電源配線３２に接続する実装端子３４の一方を、親基板１０を介してＩＣ部品２０の電源ピンに、他方を親基板１０の電源配線１５に接続することで、バイパスコンデンサ３１のノイズ吸収性を高める。子基板３０の実装端子３４の接続部以外のはんだ面１０ｂに信号配線１７を配設することで、配線収容性を向上させることができる。【選択図】図３
2007335618.tif 000002
【特許請求の範囲】
【請求項１】
第１面にＩＣ部品を実装する実装部を有する親基板と、前記ＩＣ部品に接続する接続部およびバイパスコンデンサを備えた子基板と、を有し、前記親基板の前記第１面またはその反対側の第２面に、前記子基板を実装したことを特徴とするプリント回路基板。
【請求項２】
前記子基板の前記接続部が、前記ＩＣ部品の電源・グラウンドピンに接続された前記親基板の配線に接続される第１の実装端子と、前記親基板の電源配線に接続する第２の実装端子と、を有することを特徴とする請求項１記載のプリント回路基板。
【請求項３】
前記子基板が、面状の導体で形成したグラウンド配線を有することを特徴とする請求項１または２記載のプリント回路基板。
【請求項４】
請求項１ないし３いずれか１項記載のプリント回路基板を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速で動作するＩＣ部品によるノイズを吸収するためのバイパスコンデンサを備えたプリント回路基板に関するものである。
【背景技術】
【０００２】
近年、集積回路素子（ＩＣ）による高速な回路動作を行うＩＣ部品は、ＩＣ内部のトランジスタのスイッチングに起因する高周波ノイズが、電源・グラウンド間の電位差として発生する。この高周波ノイズが、プリント回路基板の電源配線（基幹電源配線）に伝達することで、プリント回路基板から大きな放射ノイズが発生し、国際規格で定められた限度値を超えてしまうことがある。
【０００３】
この問題を解決するため、ＩＣパッケージの電源ピンとグラウンドピンの間に、高周波で低インピーダンスのキャパシタであるバイパスコンデンサを接続し、高周波ノイズの電位差を吸収することで、プリント回路基板の電源配線にノイズが伝達しないようにする。
【０００４】
しかし、バイパスコンデンサの高周波でのノイズ吸収特性は、素子自体の寄生インダクタンスや、実装用パッド、ＩＣ実装パッドまでの配線等のインダクタンスが大きくなると、その性能が大きく悪化することは、よく知られた事実である。そのため、バイパスコンデンサはインダクタンスができるだけ低くなるように、通常ＩＣ部品の電源ピンまたはグラウンドピン（電源・グラウンドピン）に最も近接するように配置される。
【０００５】
ボールグリッドアレイ端子を有するＩＣ部品について、電源ピンに最も近接できる位置は、ＩＣ部品を実装するプリント回路基板の部品面と反対側のはんだ面における、電源・グラウンドピンの投影位置と考えることができる。
【０００６】
図９ないし図１１は一従来例によるバイパスコンデンサを有するプリント回路基板１１０を示す。図９は、図１１に示すＩＣ部品１２０が実装される部品面１１０ａのパターンを示したもので、ＩＣ部品１２０のボールグリッドアレイ端子用の実装パッド１１１から信号線１１２が引き出されている。また、ＩＣ部品１２０の内側のピンに関しては、実装パッド１１１からビア１１３を介して、はんだ面１１０ｂや内層に接続される。図１０は、ＩＣ部品１２０が実装される部品面１１０ａと反対側のはんだ面１１０ｂのパターンを示すもので、こちら側にバイパスコンデンサ１１４が配置されている。バイパスコンデンサ１１４は、図１１に示すように、ビア１１３から内部の電源配線１１５を介して、ＩＣ部品１２０の電源ピンに接続されている。
【０００７】
この構成では、ＩＣ部品１２０の電源ピンの数が多く、反対側のはんだ面１１０ｂの多くの面積が、バイパスコンデンサ１１４や、その電源配線１１５ａ、ビア１１３などで占められてしまっている。そのため、はんだ面１１０ｂで信号配線を引き出すことは難しく、ＩＣ部品１２０からの信号配線は部品面１１０ａと内層で引き出さなければならない。
【０００８】
また、数百ピンないし一千ピンの大規模なピン数を有するＩＣ部品の場合は、信号配線引出しのために、より高価な多くの層を有する多層基板を使用しなければならない。
【０００９】
バイパスコンデンサをＩＣ部品から離れた位置に配置することによって、ＩＣ部品直下に多少の空き面積を確保できる可能性はあるが、その場合はバイパスコンデンサの特性が悪化して、所望のノイズ吸収特性が得られなくなってしまう。
【００１０】
そこで特許文献１に開示されたものは、バイパスコンデンサをＩＣパッケージ上に実装することで、前記問題を解決することができる、としている。ただし、この技術は、専用の特殊な半導体パッケージを使用しなければいけないため、コスト高になりやすく、また市場で入手しやすい一般パッケージのＩＣ部品に対しては適用できない。
【特許文献１】特開２００２−１８４８９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上記従来の技術の有する未解決の課題に鑑みてなされたものであり、ＩＣ部品に接続されるバイパスコンデンサのノイズ吸収特性を悪化させることなく、基板表面から多くの信号配線を引き出すことの可能なプリント回路基板を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明のプリント回路基板は、第１面にＩＣ部品を実装する実装部を有する親基板と、前記ＩＣ部品に接続する接続部およびバイパスコンデンサを備えた子基板と、を有し、前記親基板の前記第１面またはその反対側の第２面に、前記子基板を実装したことを特徴とする。
【発明の効果】
【００１３】
バイパスコンデンサは子基板に実装されるために、高速で動作するＩＣ部品が搭載される親基板上のＩＣ部品に近接する領域に、バイパスコンデンサ実装用のランドや電源配線等を設ける必要がなくなる。その結果、親基板表面の空いた面積にも信号配線を形成することが可能になり、基板表面の配線収容性が著しく向上する。
【００１４】
子基板の第１の実装端子を、親基板上のＩＣ部品の電源・グラウンドピンに接続された配線に接続し、第２の実装端子を親基板の電源配線に接続するとよい。これによって、親基板に搭載されるＩＣ部品で発生するノイズは、親基板の電源配線に接続する前に、子基板に実装されたバイパスパスコンデンサを介することになるため、親基板の電源配線へのノイズ伝達を効率的に低減することができる。
【００１５】
また、子基板のグラウンド配線を面状の導体で形成すれば、親基板の表層に形成される信号配線に対して、子基板のグラウンドプレーンが近接してシールドとして働くため、親基板の信号配線からの放射ノイズ抑制にも有効である。
【００１６】
子基板はコストの安い両面基板等で構成することができるため、大型の親基板の層数を増加させるよりは安価に製造可能であるという利点もある。
【発明を実施するための最良の形態】
【００１７】
本発明を実施するための最良の形態を図面に基づいて説明する。
【実施例１】
【００１８】
図１ないし図３は実施例１によるプリント回路基板を示す。図１は、親基板１０の第１面である部品面１０ａのパターンを示す。図３に示すＩＣ部品２０を実装するための実装部である実装パッド１１、ＩＣ部品２０からの信号配線１２、部品面１０ａから内層または第２面であるはんだ面１０ｂに接続するためのビア１３等を有する。
【００１９】
図２に示すはんだ面１０ｂには子基板３０が実装され、ＩＣ部品２０の電源ピンに接続されるビア１３は、ランド１４を介して、バイパスコンデンサ３１を搭載した子基板３０の電源配線３２に接続される。子基板３０の電源配線３２とグラウンド配線３３はそれぞれ接続部である実装端子３４を介して、親基板１０の電源配線（基幹電源配線）１５とグラウンド配線１６に接続されている。子基板３０上のバイパスコンデンサ３１は、電源配線３２とグラウンド配線３３の間に接続されている。
【００２０】
上記の構成により、高速で動作するＩＣ部品２０を搭載する親基板１０に対して、ＩＣ部品用のバイパスコンデンサ３１が搭載され、かつ実装端子３４を有する小型の子基板３０を、ＩＣ部品２０の実装部に近接して実装することができる。
【００２１】
図３に示すように、子基板３０の電源配線３２に接続される実装端子３４の一方（第１の実装端子）を、親基板１０上のＩＣ部品２０の電源・グラウンドピンに接続された配線に接続する。また、他方の実装端子（第２の実装端子）３４を親基板１０の電源配線１５に接続するとよい。
【００２２】
また、子基板３０のグラウンド配線３３を面状の導体で形成するとよい。子基板３０の実装端子３４はボールグリッドアレイ端子である。
【００２３】
本実施例によれば、従来例におけるバイパスコンデンサの占める面積に比べて、はんだ面１０ｂにおけるバイパスコンデンサ３１の実装面積が縮小され、部品面１０ａと同様に信号配線１７が形成可能になるため、親基板１０の配線収容性が向上する。
【００２４】
また、親基板１０の電源配線１５をＩＣ部品２０の直下から離れた位置に形成して、子基板３０の一方の実装端子３４がＩＣ部品２０の電源ピンに接続し、他方の実装端子３４が親基板１０の電源配線１５に接続する。これによって、ＩＣ部品２０の電源ピンにバイパスコンデンサ３１だけが近接して接続され、基幹電源配線である親基板１０の電源配線１５は電気的には遠く位置して接続されることになるため、バイパスコンデンサ３１のノイズ吸収特性が向上する。
【００２５】
従来例では、基幹電源配線からＩＣ部品の電源ピンまでの距離と、バイパスコンデンサからＩＣ部品の電源ピンまでの距離の両方が、概略同等の距離で接続されてしまうため、基幹電源配線へのノイズ伝達量は、本実施例に比べて大きくなってしまう。
【００２６】
また、子基板３０のグラウンド配線３３が親基板１０に面する側にプレーン（面状の導体）で形成されていると、親基板１０上の信号配線１７をシールドする効果も有するために、さらにノイズ特性に優れた構成となる。
【００２７】
子基板３０の実装端子３４をボールグリッドアレイ端子とすることで、その実装用のランド１４を、リード等の他の実装端子の場合に比べて小さくすることができる。これによって、親基板１０のはんだ面１０ｂの配線収容性をさらに向上させることができる。
【実施例２】
【００２８】
図４ないし図６は実施例２を示すものである。実施例１においては、ＩＣ部品２０が実装される親基板１０の部品面１０ａの反対側のはんだ面１０ｂに実装される子基板３０は、ＩＣ部品２０の電源ピンごとに複数用いられている。実施例２では、バイパスコンデンサ４１、電源配線４２およびグラウンド配線４３を有する子基板４０は、ＩＣ部品２０の全ての電源ピンに接続するランド１４の位置に実装端子４４を有し、一枚の子基板４０に複数のバイパスコンデンサ４１を搭載する。
【００２９】
本実施例においても、実施例１と同様に、親基板１０のはんだ面１０ｂにおいて信号配線１７が形成可能になるため、親基板１０の配線収容性が向上する。
【００３０】
また、親基板１０の電源配線１５をＩＣ部品２０の直下から離れた位置に形成し、子基板４０の一方の実装端子４４がＩＣ部品２０の電源ピンに接続し、他方の実装端子４４が電源配線１５に接続する構成とする。これによって、ＩＣ部品２０の電源ピンにバイパスコンデンサ４１だけが近接して接続され、基幹電源配線である電源配線１５は電気的には遠く位置して接続されることになる。その結果、バイパスコンデンサ４１のノイズ吸収特性が向上する。
【００３１】
子基板４０のグラウンド配線４３が親基板１０に面する側にプレーン（面状の導体）で形成されていると、親基板１０上の信号配線１７をシールドする効果も有するために、さらにノイズ特性に優れた構成となる。
【００３２】
さらに、子基板４０の実装端子４４をボールグリッドアレイ端子とすることで、その実装用のランド１４を、リード等の他の実装端子の場合に比べて小さくすることができるため、親基板１０のはんだ面１０ｂの配線収容性をさらに向上させることができる。
【実施例３】
【００３３】
図７および図８は実施例３を示すもので、本実施例においては、実施例１と同様の構成において、親基板１０に搭載されるＩＣ部品２０用のバイパスコンデンサ３１を実装した子基板３０が親基板１０の部品面１０ａに接続されている点のみが異なる。
【００３４】
子基板３０の実装端子３４の間を親基板１０の信号配線１２が通過可能なため、バイパスコンデンサ３１を親基板１０に直接実装した場合に比べて、ＩＣ部品２０を実装する部品面１０ａの配線収容性が向上する。
【００３５】
また、実装端子３４をＩＣ部品側と反対側の２箇所に設けて、この反対側を親基板１０の電源配線１５に接続し、ＩＣ部品側をＩＣ部品２０の電源ピンに接続する。これによって、バイパスコンデンサ３１がＩＣ部品２０の電源ピンに先に接続することになり、ノイズ特性が向上する。
【００３６】
さらに、子基板３０のグラウンド配線３３を面状の導体で形成することによって、親基板１０の信号配線１７に対してシールドする効果も有するために、さらにノイズ特性に優れた構成となる。
【００３７】
子基板３０の実装端子３４をボールグリッドアレイ端子とすれば、その実装用のランド面積をリード等に比べて小さくすることが可能であり、親基板１０の配線収容性がさらに向上する。
【図面の簡単な説明】
【００３８】
【図１】実施例１による親基板の部品面のパターンを示す平面図である。
【図２】図１の親基板のはんだ面のパターンを示す平面図である。
【図３】実施例１によるプリント回路基板を示す模式断面図である。
【図４】実施例２による親基板の部品面のパターンを示す平面図である。
【図５】図４の親基板のはんだ面のパターンを示す平面図である。
【図６】実施例２によるプリント回路基板を示す模式断面図である。
【図７】実施例３によるプリント回路基板を示す斜視図である。
【図８】図７の装置を示す模式断面図である。
【図９】従来例による親基板の部品面のパターンを示す平面図である。
【図１０】図９の親基板のはんだ面のパターンを示す平面図である。
【図１１】従来例によるプリント回路基板を示す模式断面図である。
【符号の説明】
【００３９】
１０    親基板
１１    実装パッド
１２、１７    信号配線
１３    ビア
１４    ランド
２０    ＩＣ部品
３０、４０    子基板
３１、４１    バイパスコンデンサ
３４、４４    実装端子
【図１】
2007335618.tif 000003
【図２】
2007335618.tif 000004
【図３】
2007335618.tif 000005
【図４】
2007335618.tif 000006
【図５】
2007335618.tif 000007
【図６】
2007335618.tif 000008
【図７】
2007335618.tif 000009
【図８】
2007335618.tif 000010
【図９】
2007335618.tif 000011
【図１０】
2007335618.tif 000012
【図１１】
2007335618.tif 000013