(57)【要約】【課題】半導体素子の製造時のアニール処理において、タングステンプラグ構造のコンタクトのバリアメタルを構成するＴi膜が、アニール時のガス雰囲気中あるいは堆積された膜中から発生する水素をトラップするため、アニールの効果が低下する。【解決手段】コンタクトの底面及び側壁面にＴi膜を形成し、アニール処理を加えて底面にＣ４９相のＴiシリサイド膜を形成する。未反応のＴi膜を除去した後、ＴiＮ膜８２を底面及び側壁面に形成する。再びアニール処理を加えてＣ４９相のＴiシリサイド膜をＣ５４相のＴiシリサイド膜８０に相転移させる。コンタクトホールの残存するスペースにタングステンを堆積してタングステンプラグ８４を形成する。【選択図】図３
2007335554.tif 000002
【特許請求の範囲】
【請求項１】
シリコン部上に、底面に当該シリコン部が露出した開口部を有する絶縁膜を形成する絶縁膜形成工程と、
チタンを堆積して、少なくとも前記開口部の前記底面にチタン膜を形成するチタン堆積工程と、
第１のアニール処理により前記シリコン部と前記チタン膜とを反応させて前記底面にチタンシリサイド膜を形成するシリサイド形成工程と、
前記シリサイド形成工程後に、残存する前記チタン膜を除去するチタン膜除去工程と、
前記チタン膜除去工程後に、前記チタンシリサイド膜を介して前記シリコン部と電気的に接続されるタングステンを前記開口部に堆積するタングステンプラグ形成工程と、
少なくとも前記チタン膜除去工程まで行った後、第２のアニール処理をする界面準位密度低減工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の製造方法において、
前記チタン膜除去工程後に、前記開口部の底面に形成された前記チタンシリサイド膜上に窒化チタン膜を堆積する窒化チタン堆積工程と、
前記タングステンプラグ形成工程前に、窒素を含む雰囲気中にて第３のアニール処理をし、前記チタンシリサイド膜を高抵抗相から低抵抗相へ相転移させる相転移工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置の製造方法において、
当該半導体装置は、シリコン基板表面に、入射光に応じた信号電荷を発生する領域又は前記信号電荷を蓄積する領域を有し、
前記第２のアニール処理は、前記シリコン基板と当該シリコン基板表面に形成される絶縁膜との間の界面準位密度を低減可能な条件で行われること、
を特徴とする半導体装置の製造方法。
【請求項４】
請求項１又は請求項２に記載の半導体装置の製造方法において、
当該半導体装置は、シリコン基板に電荷転送領域を形成された電荷結合素子を含み、
前記第２のアニール処理は、前記シリコン基板とゲート絶縁膜との間の界面準位密度を低減可能な条件で行われること、
を特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の製造方法において、
前記シリコン部は、前記電荷結合素子のポリシリコン配線あるいは前記シリコン基板内の拡散層であること、
を特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特にシリコンへのコンタクト材としてタングステンを用いる構造の製造方法に関する。
【背景技術】
【０００２】
シリコン基板を用いて形成される半導体素子においては、集積度の向上と共に、配線やコンタクトの寸法の微細化が必要となっている。この微細化に有効な構造として、コンタクトホールにコンタクト材としてタングステン（Ｗ）を埋め込むタングステンプラグが知られている。ＣＣＤ（Charge Coupled Device）イメージセンサーにおいても、高解像度化やチップサイズの縮小に伴い、シリコン基板やポリシリコン配線に対するコンタクトをタングステンプラグで形成することが行われている。
【０００３】
図７は、コンタクト材にタングステンを用いた従来のコンタクトの構造を示す模式的な断面図である。この図は、シリコン基板２あるいはゲート電極６に対するコンタクトの構造を示している。シリコン基板２の上にゲート絶縁膜としてシリコン酸化膜（ＳｉＯ２）４を形成し、その後、ポリシリコンなどの材料を堆積し、フォトリソグラフィなどでパターニング後、ドライエッチングなどでゲート電極６を形成する。続いて層間絶縁膜としてシリコン酸化膜（ＳiＯ２）８を積層し、コンタクトホール１０を形成する。このコンタクトホール１０にタングステン１６が埋め込まれ、タングステンプラグが形成される。一般的に知られているタングステンプラグの形成方法としては、コンタクトホール１０内に、まずスパッタリング等によりチタン（Ｔｉ）膜１２を形成し、続いてスパッタリングあるいはＣＶＤ（Chemical Vapor Deposition）により窒化チタン（ＴｉＮ）膜１４を形成する。その後、ＣＶＤによりタングステン１６を堆積することにより、タングステンプラグを形成する。ちなみに、ＴｉＮ膜１４を形成するスパッタリング処理は、まず窒素ガス雰囲気中でターゲット表面のＴｉを反応させる（窒化する）ことでターゲット表面にＴｉＮを形成する。この形成したＴｉＮをアルゴンガス（Ａｒ）などでスパッタリングし半導体素子表面に堆積させるものである。
【０００４】
ＣＣＤイメージセンサーは、シリコン基板２に不純物を導入して、電荷転送チャネル領域、チャネル分離領域、浮遊拡散層（Floating Diffusion：ＦＤ）領域等の拡散層を形成する工程、シリコン基板２上に絶縁膜及びポリシリコン層を積層する工程、ポリシリコン層や拡散層に対するコンタクトを形成し、さらに金属配線を形成する工程などを経て製造される。その製造工程の比較的終盤において、水素などのガス雰囲気中でアニール処理が行われる。このアニール処理は、それまでの製造工程においてシリコン基板２とゲート絶縁膜４との界面に生じたダングリングボンドを、ガス雰囲気中あるいは堆積された膜中から発生する水素で終端させて、界面準位密度を減少させることができる。ＣＣＤイメージセンサーあるいはＣＭＯＳイメージセンサーといった、光などによって発生させた電荷を取り扱うアナログデバイスでは、メモリ素子やロジック回路等のデジタルデバイスに比べて、シリコン基板とゲート絶縁膜との界面に存在するダングリングボンドによるエネルギー準位が素子性能に与える影響が大きい。そのため、ＣＣＤイメージセンサー等のアナログデバイスにおいてアニール処理は重要な工程の一つとなっている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のタングステンプラグの構造は、上述のようにコンタクトにバリアメタルとしてＴi膜１２及びＴiＮ膜１４を有する。これらはアニール処理の段階で、既に形成され存在している。ここでＴiは水素をトラップする性質を有することが知られている。そのため、従来のタングステンプラグの構造では、Ｔi膜１２あるいは、ＴiＮの生成時に十分に窒化されなかったためにそのままＴiＮ膜１４中に残ったＴiが、アニール処理に際して雰囲気中あるいは堆積された膜中からシリコン基板２とゲート絶縁膜４との界面へ向けて拡散する水素を途中でトラップし、目的とするシリコン基板２とゲート絶縁膜４の界面に存在するダングリングボンドが水素で十分に終端されない不具合があった。そのためアニールが効果的に行われずＣＣＤイメージセンサーあるいはＣＭＯＳイメージセンサーといった、光などによって発生させた電荷を取り扱う半導体素子では素子性能に悪影響が生じ得るという問題があった。例えばＣＣＤイメージセンサーにおいて撮像部の転送電極に対する裏打ち配線部分のチタンの影響により、受光画素あるいは転送部での暗電流が増加する不具合が挙げられる。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置の製造方法は、シリコン部上に、底面に当該シリコン部が露出した開口部を有する絶縁膜を形成する絶縁膜形成工程と、チタンを堆積して、少なくとも前記開口部の前記底面にＴi膜を形成するチタン堆積工程と、第１のアニール処理により前記シリコン部と前記Ｔi膜とを反応させて前記底面にＴiシリサイド膜を形成するシリサイド形成工程と、前記シリサイド形成工程後に、残存する前記Ｔi膜を除去するＴi膜除去工程と、前記Ｔi膜除去工程後に、前記Ｔiシリサイド膜を介して前記シリコン部と電気的に接続されるタングステンを前記開口部に堆積するタングステンプラグ形成工程と、少なくとも前記Ｔi膜除去工程まで行った後、第２のアニール処理をする界面準位密度低減工程と、を有する方法である。
【０００７】
本発明によれば、開口部にはタングステンを埋め込む前にＴｉ膜が形成されるが、当該Ｔｉ膜はＴｉシリサイド膜を形成するために用いられる。すなわち、加熱処理により当該Ｔｉ膜は、シリコン基板やゲート電極といったシリコン部とタングステン電極とが電気的に接触すべき開口部の底面に自己整合的にＴｉシリサイド膜を形成し、その後、底面以外に未反応で残るＴｉ膜は除去される。そのため、その後に行われるアニール処理において、雰囲気中あるいは堆積された膜中から発生する水素がＴｉにトラップされることが防止される。
【０００８】
上記製造方法では、さらに、前記Ｔi膜除去工程後に、前記開口部の前記底面に形成された前記Ｔiシリサイド膜上にＴiＮ膜を堆積するＴiＮ堆積工程と、前記タングステンプラグ形成工程前に、窒素を含む雰囲気中にて第３のアニール処理をし、前記Ｔiシリサイド膜を高抵抗相から低抵抗相へ相転移させる相転移工程と、を行うことができる。
【０００９】
シリコン基板表面に、入射光に応じた信号電荷を発生する領域又は前記信号電荷を蓄積する領域を有する半導体装置に関する上記製造方法において、前記第２のアニール処理は、前記シリコン基板と当該シリコン基板表面に形成される絶縁膜との間の界面準位密度を低減可能な条件で行うことができる。
【００１０】
また、シリコン基板に電荷転送領域を形成された電荷結合素子を含む半導体装置に関する上記製造方法において、前記第２のアニール処理は、前記シリコン基板とゲート絶縁膜との間の界面準位密度を低減可能な条件で行うことができる。例えば、前記電荷結合素子を含む半導体装置において、前記シリコン部は、当該電荷結合素子のポリシリコン配線あるいは前記シリコン基板内の拡散層である。
【発明の効果】
【００１１】
本発明によれば、半導体装置に対するアニール処理が有効に行われる。すなわち、アニール処理の雰囲気中、あるいは堆積された膜中などに存在する水素が効率よく半導体装置を構成するシリコン基板とその表面のゲート絶縁膜等との界面に到達する。これによりシリコン基板とゲート絶縁膜等との界面に存在するダングリングボンドに起因する界面準位の密度が低減され、半導体装置の特性改善が図られる。また、タングステン配線とシリコン基板部又はシリコンゲート電極部との間にＴｉシリサイド膜を介在させることで、低い接触抵抗のコンタクト構造が実現される。特に、コンタクトの接触部に形成したＴｉシリサイド膜をＴｉＮ膜堆積後に行うアニール処理によりＴｉシリサイド膜の結晶構造を相転移させることで、コンタクト抵抗の一層の低減が図られる。アニール処理によるシリコン基板とゲート絶縁膜との界面部分の界面準位密度の低減は、アナログデバイスであるイメージセンサーの素子特性の改善に有効である。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１３】
図１は、実施形態であるＣＣＤイメージセンサーの概略の構成を示す模式的な平面図である。また、図２は、このＣＣＤイメージセンサーにおけるポリシリコン層及びコンタクトの概略の配置を示す模式的な平面図である。
【００１４】
ＣＣＤイメージセンサー２０は、フレーム転送方式であり、半導体基板表面に形成された撮像部２０ｉ、蓄積部２０ｓ、水平転送部２０ｈ及び出力部２０ｄを備える。
【００１５】
撮像部２０ｉは行方向（水平方向）に配列された複数の垂直シフトレジスタ（垂直ＣＣＤシフトレジスタ）２２ｉで構成される。蓄積部２０ｓは、撮像部２０ｉの複数の垂直シフトレジスタ２２ｉと一対一に対応する複数の垂直シフトレジスタ２２ｓからなる。複数の垂直シフトレジスタ２２ｓは行方向に配列され、それぞれ対応する垂直シフトレジスタ２２ｉと連続した電荷転送チャネルを有する。
【００１６】
撮像部２０ｉの垂直シフトレジスタ２２ｉの各ビットは受光画素を構成し、入射光に応じて信号電荷を発生し蓄積する。撮像部２０ｉにて露光期間に蓄積された信号電荷は、フレーム転送動作により高速に蓄積部２０ｓへ垂直転送される。蓄積部２０ｓは遮光膜で覆われ、光の入射による電荷発生を防止されるので、フレーム転送された撮像部２０ｉからの信号電荷を基本的にそのまま保持することができる。
【００１７】
垂直シフトレジスタ２２ｉ，２２ｓはそれぞれ転送電極として、基板上に行方向に渡され、かつ列方向に複数本並列に配列された垂直転送電極２４ｉ，２４ｓを備える。垂直転送電極２４ｉ，２４ｓは、ポリシリコン層であり、例えば、第１層のポリシリコン層（１poly）及び第２層のポリシリコン層（２poly）を用いて形成される。各垂直転送電極２４ｉ，２４ｓの両端部や裏打ち配線２８との所定の交差位置には、コンタクト２６が設けられる。各垂直転送電極２４ｉ，２４ｓはこれらコンタクト２６と裏打ち配線２８とを介してクロック信号線に接続される。垂直転送電極２４ｉ，２４ｓはクロック信号線を介して駆動回路から印加される複数相の転送クロックφＩ，φＳに応じて、半導体基板に形成される電荷転送チャネルの電位を制御する。例えば、ＣＣＤイメージセンサー２０では、動画撮影やプレビューでの画素圧縮した撮影を可能とするために、垂直ＣＣＤシフトレジスタ２２ｉ，２２ｓそれぞれの連続する３ビット毎の９本の転送電極が互いに独立に駆動可能に構成される。これに対応して、撮像部２０ｉ、蓄積部２０ｓそれぞれに対して９本のクロック信号線が配置され、列方向に並ぶ垂直転送電極２２ｉ，２２ｓはそれぞれ９本周期で同じクロック信号線に接続される。
【００１８】
駆動回路は、撮像部２０ｉのクロック信号線に供給する転送クロックφＩ１〜φＩ９及び蓄積部２０ｓのクロック信号線に供給する転送クロックφＳ１〜φＳ９を制御して、静止画撮影と、動画撮影及びプレビューとを切り替える。例えば、静止画撮影では、各ビットの３本の転送電極それぞれを別相とした３相駆動である標準的な駆動が行われる。一方、動画撮影及びプレビューでは、撮像部２０ｉの列方向に連続する３画素ずつで信号電荷の加算合成処理を行ってからフレーム転送を行う画素圧縮駆動が行われる。
【００１９】
一般に、垂直転送電極は水平方向に比較的長い上、画素の高密度化に伴い幅（垂直方向の寸法）が微細となる。そのため垂直転送電極に印加した転送クロックは、中央に向かう程、波形が崩れ、転送効率の劣化等の問題を生じ得る。これを回避するため、行方向に隣接する垂直シフトレジスタ相互間のチャネル分離領域上に裏打ち配線が形成される。裏打ち配線は、行方向に複数並んで設けられ、各裏打ち配線は、その下を横切る垂直転送電極のうち特定の相に対応するものにコンタクト２６を介して接続される。各垂直転送電極は、その行方向の途中の位置で裏打ち配線に接続され、裏打ち配線を介して駆動回路から転送クロックの供給を受けることができるため、行方向の位置に応じた転送クロックの波形の差異を抑制することができる。
【００２０】
ＣＣＤイメージセンサー２０は撮像部２０ｉ及び蓄積部２０ｓそれぞれに裏打ち配線を有する。裏打ち配線は、ポリシリコン配線２８とタングステン配線３０とが積層された構造を有する。ポリシリコン配線２８ｉは、垂直転送電極２４ｉが形成された撮像部２０ｉの上を列方向に跨って配置される。例えば、ポリシリコン配線２８ｉは、第３層のポリシリコン層（３poly）を用いて形成される。タングステン配線３０ｉは、タングステンプラグであり、３polyの上に積層されたシリコン酸化膜に形成された溝に埋め込まれた構造を有する。この溝はポリシリコン配線２８ｉの上に列方向に延び、かつポリシリコン配線２８ｉ表面まで貫通する。この溝及びタングステン配線３０ｉの埋込は、後述するプロセスで形成され、他のコンタクトも共通のプロセスで形成される。蓄積部２０ｓには、ポリシリコン配線２８ｓとタングステン配線３０ｓとが積層された裏打ち配線が、撮像部２０ｉの裏打ち配線と同様にして形成される。
【００２１】
水平転送部２０ｈは水平ＣＣＤシフトレジスタからなり、その各ビットはそれぞれ垂直シフトレジスタ２２ｓの電荷転送チャネルの出力端に接続される。例えば、各ビットには一対の水平転送電極４０，４２が配置される。例えば、水平転送電極４０は１polyで構成され、水平転送電極４２は２polyで構成される。水平転送電極４２の下には水平転送電極４０下よりチャネル電位が浅いバリア領域が形成され、これにより各水平転送電極対の下には、出力部２０ｄに向けたチャネル電位勾配が形成される。対をなす水平転送電極４０，４２は、コンタクト４４を介して共通のクロック信号線に接続される。各電極対は、駆動回路から印加される複数相の転送クロックφＨに応じて、半導体基板に形成される電荷転送チャネルの電位を制御する。例えば、水平転送部２０ｈは２相の水平転送クロックφＨ１，φＨ２で駆動される。
【００２２】
出力部２０ｄは、出力ゲート電極（ＯＧ）５０、浮遊拡散層（ＦＤ）５２、リセットゲート電極（ＲＧ）５４、リセットドレイン（ＲＤ）５６、出力アンプ５８を含んで構成される。ＯＧ５０はコンタクト６０を介して、所定電圧ＶＯＧを供給する信号線に接続される。ＦＤ５２は、電気的に独立した容量を構成する。ＦＤ５２は、水平転送部２０ｈからＯＧ５０下の電荷転送チャネルを経由して信号電荷を転送され、その信号電荷量に応じた電位となる。ＦＤ５２の電位はコンタクト６２を介して信号線に取り出され、電圧信号として出力アンプ５８に入力される。出力アンプ５８は入力された電圧信号を増幅し、ＣＣＤイメージセンサー２０の出力信号ＶＯＵＴを出力する。ＲＧ５４はコンタクト６４を介して、クロック信号φＲＧを供給する信号線に接続される。ＲＤ５６はコンタクト６６を介して信号線に接続され、当該信号線は所定の正電圧電源ＶＲＤに接続される。ＦＤ５２、ＲＧ５４及びＲＤ５６はＭＯＳトランジスタを構成し、φＲＧによりオン状態となると、ＦＤ５２に蓄積された信号電荷がＲＤ５６を介して正電圧電源ＶＲＤへ排出される。
【００２３】
図３は撮像部及び蓄積部、図４は水平転送部及び出力部の概略の断面構造を示す模式図であり、それぞれ水平方向に沿った断面を示している。図３にはシリコン基板７０、ゲート絶縁膜７２、垂直転送電極２４、裏打ち配線の下層を構成するポリシリコン配線２８と、垂直転送電極２４とポリシリコン配線２８とを接続するコンタクト２６、裏打ち配線の上層を構成するタングステン配線３０の断面が示されている。また図４には水平転送電極４０，４２と、ＦＤ５２、ＲＤ５６及びそれらに対するコンタクト６２，６６の断面が示されている。図３のタングステン配線３０を形成するためのコンタクト溝は、ポリシリコン配線２８形成後に絶縁膜としてシリコン酸化膜７６を堆積させた後、フォトリソグラフィ技術によりパターニングを行い形成される。なお、この時に上述した水平転送電極４０，４２、ＯＧ５０、ＦＤ５２、ＲＧ５４、ＲＤ５６に対する各コンタクト４４，６０，６２，６４，６６を設けるためのコンタクトホールあるいは溝も形成される。それらも含めてＣＣＤイメージセンサー２０の各コンタクトはタングステンプラグを用いて構成される。このコンタクトの構造を撮像部の裏打ち配線を例に説明する。下層の裏打ち配線はポリシリコン配線２８で構成される。上層の裏打ち配線を構成するタングステン配線３０は、このポリシリコン配線２８に接するＴｉシリサイド膜８０と、このＴiシリサイド膜８０の上面及びコンタクトホールの側壁面を覆うＴiＮ膜８２と、ＴiＮ膜８２で被覆されたコンタクト溝に埋め込まれたタングステン８４とから構成される。
【００２４】
次に、ＣＣＤイメージセンサー２０の製造方法について、図５及び図６を参照して説明する。図５及び図６は、ＣＣＤイメージセンサー２０の製造方法における本発明に係る主要な工程を説明するものであり、撮像部での模式的な断面図を示している。
【００２５】
ＣＣＤイメージセンサー２０は、シリコン基板７０の一主面に形成される。シリコン基板７０として、例えばｎ型不純物を含んだシリコン半導体基板（Ｎ-sub）が用いられる。このシリコン基板７０の表面に、ｎ型やｐ型の不純物をイオン注入し、熱拡散等を行い各種の拡散層を形成する。イオン注入は、フォトリソグラフィ技術により形成したイオン注入マスク等を用いて、シリコン基板７０の表面のうち所望の領域に選択的に行うことができる。例えば、ＣＣＤイメージセンサー２０のほぼ全体にｐ型不純物をイオン注入し、続いて熱拡散を行いｐウェル（ＰＷ）１００を形成する。各ＣＣＤシフトレジスタの電荷転送チャネル領域などには、ｐウェル１００より浅い位置まで拡がるｎウェル（ＮＷ）１０２が形成される。また、電荷転送チャネル領域間のチャネル分離領域などにはｐ＋領域１０４が形成される。シリコン基板７０の上には、１poly、２poly、３polyのポリシリコン層が、順次形成される。各ポリシリコン層とシリコン基板７０との間や、ポリシリコン層相互間には、それらの間を絶縁するために、例えば、シリコン酸化膜（ＳiＯ２）で形成されたゲート絶縁膜７２、層間絶縁膜７４，７６が形成される。図５（ａ）はこのようにして、最後のポリシリコン層である３polyにより下層の裏打ち配線を形成し、その上に層間絶縁膜７６を堆積した段階での撮像部近傍の断面を示している。
【００２６】
図５において先ずシリコン酸化膜７６の表面にフォトレジストを塗布し、これをパターニングして、上層の裏打ち配線を構成するタングステン配線３０を形成する位置に開口を有するエッチングマスクを形成する。このエッチングマスクを用いてエッチング処理を行い、シリコン酸化膜７６にタングステンが埋め込まれる溝１０６となる開口部を形成する。なお、このとき、同時に他のコンタクト６２等のコンタクトホールや溝となる開口部が形成される。図５（ｂ）は、このエッチング終了後、シリコン酸化膜７６表面のエッチングマスクを除去した状態を示している。
【００２７】
溝１０６は、シリコン酸化膜７６を貫通し、その底面には下層の裏打ち配線を構成するポリシリコン配線２８が露出している。溝１０６を形成したシリコン酸化膜７６の表面に、スパッタリングによりＴi膜１０８を蒸着する。この工程により、溝１０６の底面のシリコン基板及び側壁面にＴi膜１０８が被着される（図５（ｃ））。
【００２８】
Ｔi膜１０８を用いてサリサイドプロセス(self-aligned-silicide：SALICIDE)により、溝１０６の底面に現れるポリシリコン配線２８表面に自己整合的にＴiシリサイド膜１１０を形成する。このＴiシリサイド膜１１０形成は、窒素雰囲気中でのアニール処理により実現され、溝１０６の底面にＴiシリサイド膜１１０が形成される（図５（ｄ））。このアニール処理は、例えば、ＲＴＡ（Rapid Thermal Annealing）により行うことができる。ＲＴＡを用いれば短時間で加熱処理を完了させることが可能であり、既にシリコン基板７０内に形成されている拡散層が不要に拡がることなどを回避することができる。
【００２９】
上記アニール処理においてシリサイド化されなかった部分のＴi膜１０８は除去される。すなわち、溝１０６の底面のＴiシリサイド膜１１０を残したまま、溝１０６の側壁面等、ポリシリコンに接触していない部分に残存しているＴi膜１０８を除去する（図５（ｅ））。なお、シリサイド化されなかったＴi膜１０８は、雰囲気中の窒素と反応して生じたＴiＮを含み得る。Ｔi膜１０８の除去処理では、このＴiＮも除去される。例えば、アンモニア過水を用いた洗浄処理で、Ｔi膜１０８及びＴiＮをシリコン酸化膜７６の表面から除去することができる。ちなみにアンモニア過水は、アンモニア（ＮＨ４ＯＨ）、過酸化水素（Ｈ２Ｏ２）及び水（Ｈ２Ｏ）の混合液である。
【００３０】
Ｔi膜１０８の除去後、スパッタリングによりＴiＮ膜１１２を形成する。ＴiＮ膜１１２は、Ｔiターゲット表面を窒素ガスと反応させてＴiＮを形成し、これを堆積させることで得られる。この工程により、溝１０６には、底面にＴiシリサイド膜１１０とＴiＮ膜１１２との積層構造が形成され、また側壁面にＴiＮ膜１１２が被着される（図６（ａ））。
【００３１】
この状態で、例えばＲＴＡにより、再び窒素雰囲気中でのアニール処理を行う。このアニール処理により、Ｔiシリサイド膜１１０の結晶構造を相転移させることができる。ここで、ＴiシリサイドにはＣ４９相、Ｃ５４相という２つの安定層が存在する。Ｃ４９相の比抵抗は６０〜７０μΩcmであり、Ｃ５４相の比抵抗は１５〜２０μΩcmである。すなわち、Ｃ４９相はＣ５４相に比べて高抵抗であり、逆にＣ５４相は低抵抗である。最初のアニール処理にて形成した図５（ｄ）に示すＴiシリサイド膜１１０はＣ４９相を有する。本工程のアニール処理は、このＣ４９相のＴiシリサイド膜１１０を加熱処理によってＣ５４相のＴiシリサイド膜８０に相転移させる（図６（ｂ））。これにより、タングステンとポリシリコンのコンタクト抵抗が低下する。なお、Ｔiシリサイド膜が相転移するアニール条件は、不純物濃度、Ｔiシリサイド膜厚に依存して変動するが、例えば、アニール条件としては、９００℃、１０秒程度のＲＴＡである。
【００３２】
また、本工程では、雰囲気中の窒素が、ＴiＮ膜１１２内に未反応のまま存在しているＴiをＴiＮに変化させることができる。
【００３３】
このＴiＮ膜１１２が形成された状態で、ＣＶＤによりタングステン膜１１６を堆積する。例えば、ＷＦ６ガスとシラン（ＳiＨ４）ガスとの反応によりタングステンを生成し堆積してタングステン膜１１６が形成される。溝１０６内の残存スペースは、このタングステン膜１１６で充填される（図６（ｃ））。
【００３４】
しかる後、エッチバックあるいはＣＭＰ（Chemical Mechanical Polishing)処理により、シリコン酸化膜７６上面の堆積層を除去する。これにより、溝１０６に埋設されたタングステンプラグ８４が形成され、上層の裏打ち配線を構成するタングステン配線３０が完成する（図６（ｄ））。
【００３５】
シリコン酸化膜７６の表面にはさらに層間絶縁膜が積層される。また、撮像部２０ｉの上にはマイクロレンズアレイや、各受光画素に対応した色透過特性を有するカラーフィルタが配置される。これらＷ埋め込み後に形成される構造を図６（ｅ）では、上部層１１８として表している。
【００３６】
この上部層１１８の形成プロセスの途中、例えば、カラーフィルタを付ける前に、シリコン基板表面の改質のためのアニール処理が行われる。このアニール処理は、シリコン基板７０とゲート絶縁膜７２の界面準位密度を低減させる工程であり、水素などのガスを含む雰囲気中にて加熱することにより行われる。ＣＣＤイメージセンサー２０のタングステン配線３０は、上述のようにその側壁にＴi膜を含まないタングステンプラグ構造であるため、そこで水素はトラップされることはなく、シリコン基板７０とゲート絶縁膜７２との界面近傍においても、アニール時の雰囲気中の水素や堆積された膜中から発生する水素の濃度を確保することができる。よって、シリコン基板７０とゲート絶縁膜７２との界面準位密度を本アニール処理によって効果的に低減することができる。
【００３７】
タングステンプラグ構造は、コンタクト部分でのアルミニウム（Ａl）配線の平坦性を確保でき、微細なアルミニウム配線を良好に形成できる点やエレクトロマイグレーションに対する耐性が向上する点などで、素子の微細化に有効であり、イメージセンサーに限らずメモリ素子等、他の半導体素子においても用いられるようになっている。本発明のコンタクトの製造方法によれば、この従来からのタングステンプラグ構造の一般的な利点に加えて、上述のようにアナログデバイスなどに特に必要となる界面準位低減のためのアニール処理の効果の確保が図られ、またコンタクト抵抗の低減が可能となる。
【００３８】
以上、撮像部に対する裏打ち配線であるタングステン配線３０を例に、本発明のコンタクトの製造方法を説明したが、他のコンタクト４４，６０，６２，６４，６６などタングステンを埋め込む箇所も同様のプロセスで作られ、同様の効果が得られる。
【００３９】
例えば、図４には、ＦＤ５２とアルミニウム配線８６とを接続するコンタクト６２及び、ＲＤ５６とアルミニウム配線８８とを接続するコンタクト６６が示されている。これらコンタクト６２，６６では、まずシリコン基板７０の上のゲート絶縁膜７２、及び層間絶縁膜７４，７６からなる絶縁層１２０を貫通するコンタクトホールが形成される。次に、これらコンタクトホールの底面にＴiシリサイド膜８０を形成し、さらにこのＴiシリサイド膜８０の上面及びコンタクトホールの側壁面を覆うＴiＮ膜８２を形成した後、コンタクトホールの残存スペースにタングステンプラグ８４が埋設される。
【００４０】
シリコン基板に接続するコンタクト構造を、上述したタングステン配線３０のプロセスと同様の構造とすることにより、コンタクト付近での水素のトラップが抑制された構造となり、撮像部２０ｉ、蓄積部２０ｓのシリコン基板とゲート絶縁膜との間の界面に対する界面準位低減のアニール処理が効果的に行われる。その結果、撮像部２０ｉでは、受光画素で発生する暗電流を低減することができる。また、蓄積部２０ｓでは信号電荷が比較的長時間保持されるが、本発明によれば、その間に垂直シフトレジスタの各ビットに蓄積される暗電流成分を低減することができる。
【００４１】
また、シリコン基板とタングステンプラグ間にＴiシリサイド膜を形成することで、シリコン基板と上層に配置される配線とを、より低抵抗で接続することができる。これにより電源供給がより安定したものとなることや、信号増幅時の信号の劣化を抑制できる。
【００４２】
上述した２番目のアニール処理によりＴiシリサイド膜１１０の結晶構造を低抵抗に相転移させることが好適ではあるが、この相転移は必ずしも必要ではない。相転移をさせなくても、ＣＣＤイメージセンサー２０のタングステン配線３０は、上述のようにその側壁にＴi膜を含まないタングステンプラグ構造であるため、そこで水素はトラップされることはない。よって、その後に行うアニール処理においてシリコン基板７０とゲート絶縁膜７２との界面準位密度を低減させる効果が好適に実現される。
【００４３】
なお、本実施形態はＣＣＤイメージセンサー２０に関するものであったが、本発明は、ダングリングボンドの水素終端を目的とした製造プロセスを含む他の半導体素子に適用することもできる。例えば、ＣＭＯＳイメージセンサー、薄膜トランジスタあるいは太陽電池に本発明を適用することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態であるＣＣＤイメージセンサーの概略の構成を示す模式的な平面図である。
【図２】本発明の実施形態であるＣＣＤイメージセンサーにおけるポリシリコン層及びコンタクトの概略の配置を示す模式的な平面図である。
【図３】本発明の実施形態であるＣＣＤイメージセンサーの撮像部及び蓄積部の断面構造を示す模式図である。
【図４】本発明の実施形態であるＣＣＤイメージセンサーの水平転送部及び出力部の断面構造を示す模式図である。
【図５】本発明の実施形態であるＣＣＤイメージセンサーの撮像部での主要な工程を示す模式的な断面図である。
【図６】本発明の実施形態であるＣＣＤイメージセンサーの撮像部での主要な工程を示す模式的な断面図である。
【図７】従来のコンタクトの構造を示す模式的な断面図である。
【符号の説明】
【００４５】
２，７０  シリコン基板、４，７２  ゲート絶縁膜、６  ゲート電極、８，７４，７６  層間絶縁膜（シリコン酸化膜）、１０  コンタクトホール、２６，４４，６０，６２，６４，６６  コンタクト、１２，１０８  Ｔi膜、１４，８２，１１２  ＴiＮ膜、１６，８４  タングステンプラグ、２０  ＣＣＤイメージセンサー、２０ｉ  撮像部、２０ｓ  蓄積部、２０ｈ  水平転送部、２０ｄ  出力部、２２  垂直シフトレジスタ、２４  垂直転送電極、２８  ポリシリコン配線、３０  タングステン配線、４０，４２  水平転送電極、５０  出力ゲート電極（ＯＧ）、５２  浮遊拡散層（ＦＤ）、５４  リセットゲート電極（ＲＧ）、５６  リセットドレイン（ＲＤ）、５８  出力アンプ、８０  Ｔiシリサイド膜（Ｃ５４相）、１００  ｐウェル（ＰＷ）、１０２  ｎウェル（ＮＷ）、１０６  溝、１１０  Ｔiシリサイド膜（Ｃ４９相）、１１６  タングステン膜。
【図１】
2007335554.tif 000003
【図２】
2007335554.tif 000004
【図３】
2007335554.tif 000005
【図４】
2007335554.tif 000006
【図５】
2007335554.tif 000007
【図６】
2007335554.tif 000008
【図７】
2007335554.tif 000009