(57)【要約】      （修正有）【課題】隣接画素間の光干渉によるイメージ特性の劣化を防止できるイメージセンサを提供すること。【解決手段】画素領域及びロジック領域を備えるイメージセンサにおいて、前記画素領域の基板に設けられるフォトダイオードＰＤと、前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、前記画素領域の前記第Ｍのメタルライン上において、前記フォトダイオードとオーバーラップされないように配置された少なくとも１つのダミーメタルラインＤＭ１，ＤＭ２と、前記フォトダイオードとオーバーラップされるように、前記ダミーメタルライン上に配置されたマイクロレンズＭＬとを含むイメージセンサを提供する。【選択図】図３
2007081401.tif 000002
【特許請求の範囲】
【請求項１】
画素領域及びロジック領域を備えるイメージセンサにおいて、
前記画素領域の基板に設けられるフォトダイオードと、
前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、
前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、
前記画素領域の前記第Ｍのメタルライン上において、前記フォトダイオードとオーバーラップされないように配置された少なくとも１つのダミーメタルラインと、
前記フォトダイオードとオーバーラップされるように、前記ダミーメタルライン上に配置されたマイクロレンズと
を含むことを特徴とするイメージセンサ。
【請求項２】
前記ダミーメタルラインの数が、Ｋ＝（Ｎ−Ｍ）＋１であり、前記Ｋ個のダミーメタルラインが、前記Ｎ個のメタルラインの間に形成されたビアコンタクトと同じ層に形成されることを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記ダミーメタルラインが、前記第Ｍのメタルラインより上に位置する前記ロジック領域の当該高さのメタルラインと同時に形成されたことを特徴とする請求項１又は２に記載のイメージセンサ。
【請求項４】
前記フォトダイオードが、各単位画素の中央部に配置され、前記ダミーメタルラインが、隣接した単位画素となす４つの角部にその中心がある対称形として配置されたことを特徴とする請求項１又は２に記載のイメージセンサ。
【請求項５】
前記ダミーメタルラインが、正方形、長方形、十字架形及び菱形のうち、いずれか１つで形成されることを特徴とする請求項４に記載のイメージセンサ。
【請求項６】
前記フォトダイオードが、各単位画素の中央部に配置され、前記ダミーメタルラインが、隣接した単位画素となす４つの角部に、多角形又は不規則な形状で形成されることを特徴とする請求項１又は２に記載のイメージセンサ。
【請求項７】
画素領域及びロジック領域を備えるイメージセンサにおいて、
前記画素領域の基板に設けられるフォトダイオードと、
前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、
前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、
前記画素領域の前記第Ｍのメタルライン上において、前記フォトダイオードとオーバーラップされない全ての領域を覆うように配置された少なくとも１つのダミーメタルラインと、
前記フォトダイオードとオーバーラップされるように、前記ダミーメタルライン上に配置されたマイクロレンズと
を含むことを特徴とするイメージセンサ。
【請求項８】
前記ダミーメタルラインの数が、Ｋ＝（Ｎ−Ｍ）＋１であり、前記Ｋ個のダミーメタルラインが、前記Ｎ個のメタルラインの間に形成されたビアコンタクトと同じ層に形成されることを特徴とする請求項７に記載のイメージセンサ。
【請求項９】
前記ダミーメタルラインが、前記第Ｍのメタルラインより上に位置する前記ロジック領域の当該高さのメタルラインと同時に形成されたことを特徴とする請求項７又は８に記載のイメージセンサ。
【請求項１０】
画素領域及びロジック領域を備えるイメージセンサにおいて、
前記画素領域の基板に設けられるフォトダイオードと、
前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、
前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、
前記画素領域の前記第Ｍのメタルラインの上部領域と絶縁膜を媒介として接しながら、前記フォトダイオードとオーバーラップされないように配置されたダミーパターンと、
前記フォトダイオードとオーバーラップされるように、前記ダミーパターン上に配置されたマイクロレンズと
を含むことを特徴とするイメージセンサ。
【請求項１１】
前記ダミーパターン及び前記絶縁膜が、それぞれ前記ロジック領域の当該高さのキャパシタの誘電膜及びキャパシタ電極と同時に形成されたことを特徴とする請求項１０に記載のイメージセンサ。
【請求項１２】
前記ダミーパターンと、前記絶縁膜と、前記第Ｍのメタルラインとが、前記ロジック領域でキャパシタをなすことを特徴とする請求項１０に記載のイメージセンサ。
【請求項１３】
画素領域及びロジック領域を備えるイメージセンサにおいて、
前記画素領域の基板に設けられるフォトダイオードと、
前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、
前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、
前記画素領域で前記フォトダイオードとオーバーラップされないように、前記第Ｍのメタルラインと接触し、ビアコンタクトとして使用される金属を利用したダミーパターンと、
前記フォトダイオードとオーバーラップされるように、前記ダミーパターン上に配置されたマイクロレンズと
を含むことを特徴とするイメージセンサ。
【請求項１４】
前記ダミーパターンが、前記ロジック領域の当該高さのビアコンタクトと同時に形成されたことを特徴とする請求項１３に記載のイメージセンサ。
【請求項１５】
画素領域及びロジック領域を備えるイメージセンサにおいて、
前記画素領域の基板に設けられるフォトダイオードと、
前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、
前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、
前記画素領域の前記第Ｍのメタルライン上において、前記フォトダイオードとオーバーラップされないように配置された第１のダミーパターンと、
前記第１のダミーパターンの上部領域と接する第２のダミーパターンと、
前記フォトダイオードとオーバーラップされるように、前記第２のダミーパターン上に配置されたマイクロレンズと
を含むことを特徴とするイメージセンサ。
【請求項１６】
前記第１のダミーパターン及び第２のダミーパターンが、それぞれ前記ロジック領域の当該高さのメタルライン及びビアコンタクトと同時に形成されたことを特徴とする請求項１５に記載のイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサに関し、特に、隣接画素間の光干渉を防止することにより、光感度を向上させたイメージセンサの構造に関する。
【背景技術】
【０００２】
ＣＭＯＳイメージセンサは、現在、モバイルフォン（Ｍobile phone）、ＰＣ（Personal Computer）用カメラ及び電子機器などで広範囲に使用されているデバイスである。ＣＭＯＳイメージセンサは、既存にイメージセンサとして使用されていたＣＣＤ（Charge Coupled Device）に比べて駆動方式が簡便で、信号処理回路（Signal Processing Circuit）を１つのチップに集積することができ、ＳＯＣ（System On Chip）が可能なため、モジュールの小型化を可能とする。
【０００３】
また、既存にセットアップされたＣＭＯＳ技術を互換性のあるように使用できることから、製造単価を下げることができるなど、多くの長所がある。
【０００４】
図１は、４個の単位画素が配列されたイメージセンサを概略的に示した平面図である。
【０００５】
同図に示すように、その中央部にフォトダイオードＰＤを有する４個の単位画素ＵＰが２×２の形態で配列されている。
【０００６】
図２は、単位画素及びロジック領域の一部が全て現れるように配列されたＣＭＯＳイメージセンサを示した断面図である。
【０００７】
同図に示すように、高濃度のＰ型Ｐ＋＋領域とエピタキシャル層Ｐ−ｅｐｉが積層された構造を有する基板ＳＵＢに、局部的にフィールド酸化膜Ｆｏｘが形成されており、基板ＳＵＢ上には、トランスファーゲート（図示せず）を含む複数のゲート電極が形成されており、例えば、トランスファーゲートの一側にアラインメントされた基板ＳＵＢの表面の下部に、深いイオン注入によるＮ型領域（図示せず）と、基板ＳＵＢの表面と接する領域に位置したＰ型領域（図示せず）とからなるフォトダイオードＰＤが形成されている。図面に図示されてはいないが、この場合、トランスファーゲートの他側にアラインメントされた基板ＳＵＢの表面の下部に、イオン注入による高濃度Ｎ型Ｎ＋のフローティング拡散領域が形成される。「Ｘ」は、単位画素が形成される画素配列部を示し、「Ｙ」は、その周辺領域であるロジック領域を示す。ロジック領域Ｙには、複数のトランジスタＴＲが形成される。
【０００８】
フォトダイオードＰＤ及びトランジスタＴＲが形成された全面に、メタルライン形成前絶縁膜（Pre-Metal Dielectric；以下、ＰＭＤとする）が形成されており、ＰＭＤ上に第１のメタルラインＭ１が形成されている。
【０００９】
第１のメタルラインＭ１上には、第１のメタルライン間絶縁膜（Inter-Metal Dielectric-１；以下、ＩＭＤ１とする）が形成されており、ＩＭＤ１上には、第２のメタルラインＭ２が形成されている。第２のメタルラインＭ２上には、第２のメタルライン間絶縁膜（Inter-Metal Dielectric-２；以下、ＩＭＤ２とする）が形成されており、ＩＭＤ２上には、第３のメタルラインＭ３が形成されている。第３のメタルラインＭ３上には、第３のメタルライン間絶縁膜（Inter-Metal Dielectric-３；以下、ＩＭＤ３とする）が形成されており、ＩＭＤ３上には、第４のメタルラインＭ４が形成されている。
【００１０】
第１のメタルラインＭ１及び第２のメタルラインＭ２は、電源ラインまたは信号ラインと、単位画素及びロジック回路とを接続させるためのものであって、フォトダイオードＰＤ以外の領域に光が入射することを防止するためのシールドの役割を同時に果たす。
【００１１】
合わせて、ここでは、第４のメタルラインＭ４が最終メタルラインとして示されているが、第５のメタルラインまたは第６のメタルラインなどのメタルラインを含む場合も存在する。
【００１２】
第４のメタルラインＭ４上には、下部構造の保護のための保護膜（Passivation Layer；以下、ＰＬとする）が形成されており、ＰＬ上には、カラーフィルタアレイを形成するとき、工程マージン確保のための第１のオーバーコーティングレイヤー（Over Coating Layer-１；以下、ＯＣＬ１とする）が形成されており、ＯＣＬ１上には、各単位画素別にＲＧＢ色相の具現のためのカラーフィルタアレイ（Color Filter Array；以下、ＣＦＡとする）が形成されている。
【００１３】
ＣＦＡには、通常の光の３原色であるＲ（Red）、Ｇ（Green）、Ｂ（Blue）を使用するが、この他にも補色であるイエロー（Ｙ；Yellow）、マゼンタ（Ｍｇ；Magenta）、シアン（Ｃｙ；Cyan）を使用することができる。
【００１４】
ここで、ＰＬは、通常、窒化膜／酸化膜の２重構造からなる。
【００１５】
ＣＦＡ上には、マイクロレンズを形成するとき、工程マージン確保のための第２のオーバーコーティングレイヤー（以下、ＯＣＬ２とする）が形成されており、ＯＣＬ２上には、マイクロレンズ（Micro-Lens；以下、ＭＬとする）が形成されている。
【００１６】
ＭＬ上には、ＭＬに傷がついたり、または破損することを防止するための保護膜（以下、ＰＳＬとする）が形成されている。入射された光は、マイクロレンズＭＬによりフォーカシングされてフォトダイオードＰＤに入射する。
【００１７】
前述した構造から分かるように、画素配列部Ｘには、第１のメタルラインメタル及び第２のメタルラインだけが存在し、その上に位置するロジック領域Ｙには、第３のメタルラインメタル及び第４のメタルラインだけが存在する。
【００１８】
したがって、「Ａ」のように、自体のＭＬを通過した光は関係ないが、隣接画素のマイクロレンズを通過した「Ｂ」のような光がフォトダイオードＰＤに入射することにより光干渉を引き起こす。
【００１９】
このような光干渉は、格子模様の誘発またはカラーの歪みなどのイメージ特性の劣化を引き起こす。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は、上記した従来の技術の問題を解決するために提案されたものであって、その目的は、隣接画素間の光干渉によるイメージ特性の劣化を防止できるイメージセンサを提供することにある。
【課題を解決するための手段】
【００２１】
そこで、上記の目的を達成するために、本発明は、画素領域及びロジック領域を備えるイメージセンサにおいて、前記画素領域の基板に設けられるフォトダイオードと、前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、前記画素領域の前記第Ｍのメタルラインの上において、前記フォトダイオードとオーバーラップされないように配置された少なくとも１つのダミーメタルラインと、前記フォトダイオードとオーバーラップされるように、前記ダミーメタルライン上に配置されたマイクロレンズとを含むイメージセンサを提供する。
【００２２】
また、上記の目的を達成するために、本発明は、画素領域及びロジック領域を備えるイメージセンサにおいて、前記画素領域の基板に設けられるフォトダイオードと、前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、前記画素領域の前記第Ｍのメタルライン上において、前記フォトダイオードとオーバーラップされない全ての領域を覆うように配置された少なくとも１つのダミーメタルラインと、前記フォトダイオードとオーバーラップされるように、前記ダミーメタルライン上に配置されたマイクロレンズとを含むイメージセンサを提供する。
【００２３】
本発明は、Ｍ２以外のメタルラインを使用しないイメージセンサの画素配列部にダミーメタルラインを配置することにより、隣接画素間の光干渉を防止する。
【００２４】
この時、ダミーメタルラインの形成は、ロジック領域の上位メタルラインを形成するときに可能であり、各単位画素でフォトダイオードが占める領域以外の領域に様々な形態で配置が可能である。
【発明の効果】
【００２５】
本発明は、隣接画素間の光干渉によるイメージ特性劣化を防止することにより、イメージセンサの歩留まりを高める効果を奏する。
【発明を実施するための最良の形態】
【００２６】
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。
【００２７】
（第１の実施形態）
図３は、本発明の実施形態にしたがって、単位画素及びロジック領域の一部が全て現れるように配列されたＣＭＯＳイメージセンサを示した断面図である。
【００２８】
同図に示すように、高濃度のＰ型Ｐ＋＋領域とエピタキシャル層Ｐ−ｅｐｉが積層された構造を有する基板ＳＵＢに局部的に、フィールド酸化膜Ｆｏｘが形成されている。基板ＳＵＢ上には、トランスファーゲート（図示せず）を含む複数のゲート電極が形成されている。例えば、トランスファーゲートの一側にアラインメントされた基板ＳＵＢの表面下部に、深いイオン注入によるＮ型領域（図示せず）と、基板ＳＵＢの表面と接する領域に位置したＰ型領域（図示せず）とからなるフォトダイオードＰＤが形成されている。図面に図示されてはいないが、この場合、トランスファーゲートの他側にアラインメントされた基板ＳＵＢの表面下部に、イオン注入による高濃度Ｎ型Ｎ＋のフローティング拡散領域が形成される。「Ｘ」は、単位画素が形成される画素配列部を示し、「Ｙ」は、その周辺領域であるロジック領域を示す。ロジック領域Ｙには複数のトランジスタＴＲが形成される。
【００２９】
フォトダイオードＰＤ及びトランジスタＴＲが形成された全面に、ＰＭＤが形成されており、ＰＭＤ上に第１のメタルラインＭ１が形成されている。
【００３０】
第１のメタルラインＭ１上には、ＩＭＤ１が形成されており、ＩＭＤ１上には、第２のメタルラインＭ２が形成されている。第２のメタルラインＭ２上には、ＩＭＤ２が形成されている。ＩＭＤ２上には、第３のメタルラインＭ３が形成されている。第３のメタルラインＭ３上には、ＩＭＤ３が形成されており、ＩＭＤ３上には、第４のメタルラインＭ４が形成されている。
【００３１】
第１のメタルラインＭ１及び第２のメタルラインＭ２は、電源ラインまたは信号ラインと、単位画素及びロジック回路とを接続させるためのものであって、フォトダイオードＰＤ以外の領域に光が入射することを防止するためのシールドの役割を同時に果たす。
【００３２】
合わせて、ここでは、第４のメタルラインＭ４が最終メタルラインとして示されているが、第５のメタルラインまたは第６のメタルラインなどのメタルラインを含む場合も存在する。
【００３３】
第４のメタルラインＭ４上には、下部構造の保護のためのＰＬが形成されている。ＰＬ上には、カラーフィルタアレイを形成するとき、工程マージン確保のためのＯＣＬ１が形成されている。ＯＣＬ１上には、各単位画素別にＲＧＢ色相の具現のためのＣＦＡが形成されている。
【００３４】
ＣＦＡには、通常の光の３原色であるＲ（Red）、Ｇ（Green）、Ｂ（Blue）を使用するが、この他にも補色であるイエロー（Ｙ；Yellow）、マゼンタ（Ｍｇ；Magenta）、シアン（Ｃｙ；Cyan）を使用することができる。
【００３５】
ここで、ＰＬは、通常、窒化膜／酸化膜の２重構造からなる。
【００３６】
ＣＦＡ上には、マイクロレンズを形成するとき、工程マージン確保のためのＯＣＬ２が形成されている。ＯＣＬ２上には、ＭＬが形成されている。
【００３７】
ＭＬ上には、ＭＬに傷がついたり、または破損することを防止するためのＰＳＬが形成されている。入射された光は、ＭＬによりフォーカシングされてフォトダイオードＰＤに入射する。
【００３８】
従来の技術では、画素配列部Ｘには、複数のメタルラインのうち、第１のメタルラインメタル及び第２のメタルラインだけが存在し、その上に位置するロジック領域Ｙには、第３のメタルラインメタル第４のメタルラインだけが存在する。本発明では、図３に示すように、画素配列部ＸにもダミーメタルラインであるＤＭ１とＤＭ２をフォトダイオードとオーバーラップされないように配置することにより、隣接画素から入射する光を遮断させるようにする。
【００３９】
ダミーメタルラインは、図示されたように、Ｍ３とＭ４にそれぞれ該当するＤＭ１とＤＭ２を全て形成することもでき、１つだけを形成することもできる。また、Ｍ３とＭ４を形成するときに形成せず、別の工程を介して形成することもできる。
【００４０】
図４は、１つの画素配列部に１つのダミーメタルラインを有するイメージセンサを示した断面図である。
【００４１】
同図に示すように、「Ａ」のように、自体のＭＬを介して入射された光は、フォトダイオードＰＤにフォーカシングされるのに対して、「Ｂ」のように、隣接画素を介して入射された光は、ダミーメタルラインＤＭにより遮断されることが確認できる。
【００４２】
上記したダミーメタルラインは、様々な形態で配置できるものであり、以下では、様々な形態のダミーメタルライン構造を説明する。
【００４３】
図５〜図１０は、ダミーメタルラインの様々な形態の構造を示した平面図である。
【００４４】
図５は、四角形の対称形ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰの隣接単位画素と隣接する４つの角を、その中心として位置する四角形のダミーメタルラインＤＭが配置されている。
【００４５】
図６は、十字架形の対称形ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰの隣接単位画素と隣接する４個の角を、その中心として位置する十字架形のダミーメタルラインＤＭが配置されている。
【００４６】
図７は、菱形の対称形ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰの隣接単位画素と隣接する４つの角を、その中心として位置する菱形のダミーメタルラインＤＭが配置されている。
【００４７】
図８は、フォトダイオードを除いた全ての画素配列部領域に配置された対称形ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰからフォトダイオードＰＤを除いた全ての領域にかけてダミーメタルラインＤＭが配置されている。
【００４８】
図９は、四角形の非対称型ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰの隣接単位画素と隣接する４つの角の付近には、四角形のダミーメタルラインＤＭが配置されている。
【００４９】
図１０は、特殊な模様の非対称形ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰの隣接単位画素と隣接する４つの角の付近には、特殊な形態のダミーメタルラインＤＭが配置されている。
【００５０】
一方、上記した図５〜図１０の例で提示されたダミーメタルラインの模様が１つの画素配列部に結合された形態など、多様な形態のダミーメタルライン構造を含むことができるであろう。
【００５１】
前述のように構成される本発明は、画素配列部において、ロジック領域だけで使用するメタルラインに対応するダミーメタルラインを少なくとも１つ以上配置することにより、光干渉を抑制でき、メタルラインエッチングの際、工程マージンを向上させることができることを実施形態を介して知ることができる。
【００５２】
（第２の実施形態）
図１１は、本発明の第１の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。
【００５３】
同図に示すように、高濃度のＰ型Ｐ＋＋領域とエピタキシャル層Ｐ−ｅｐｉが積層された構造を有する基板ＳＵＢに、局部的にフィールド酸化膜Ｆｏｘが形成されている。基板ＳＵＢ上には、トランスファーゲート（図示せず）を含む複数のゲート電極が形成されている。例えば、トランスファーゲートの一側にアラインメントされた基板ＳＵＢの表面下部に、深いイオン注入によるＮ型領域（図示せず）と、基板ＳＵＢの表面と接する領域に位置したＰ型領域（図示せず）とからなるフォトダイオードＰＤが形成されている。図面に図示されてはいないが、この場合、トランスファーゲートの他側にアラインメントされた基板ＳＵＢの表面下部に、イオン注入による高濃度Ｎ型Ｎ＋のフローティング拡散領域が形成される。
【００５４】
フォトダイオードＰＤ及び複数のトランジスタが形成された全面にＰＭＤが形成されており、ＰＭＤ上に第１のメタルラインＭ１が形成されている。
【００５５】
第１のメタルラインＭ１上には、ＩＭＤ１が形成されており、ＩＭＤ１上には、第２のメタルラインＭ２が形成されている。第２のメタルラインＭ２上には、ＩＭＤ２が形成されている。
【００５６】
ＩＭＤ２上には、ロジック領域に第３のメタルライン（図示せず）が形成されている。第３のメタルライン上には、ＩＭＤ３が形成されており、ＩＭＤ３上には、ロジック領域に第４のメタルライン（図示せず）が形成されている。
【００５７】
第１のメタルラインＭ１及び第２のメタルラインＭ２は、電源ラインまたは信号ラインと、単位画素及びロジック回路とを接続させるためのものであって、フォトダイオードＰＤ以外の領域に光が入射することを防止するためのシールドの役割を同時に果たす。
【００５８】
合わせて、ここでは、第４のメタルラインが最終メタルラインとして示されたが、第５のメタルラインまたは第６のメタルラインなどのメタルラインを含む場合も存在する。
【００５９】
第４のメタルライン上には、下部構造の保護のためのＰＬが形成されており、ＰＬ上には、カラーフィルタアレイを形成するとき、工程マージン確保のためのＯＣＬ１が形成されており、ＯＣＬ１上には、各単位画素別にＲＧＢ色相の具現のためのＣＦＡが形成されている。
【００６０】
ＣＦＡには、通常の光の３原色であるＲ（Red）、Ｇ（Green）、Ｂ（Blue）を使用するが、この他にも補色であるイエロー（Ｙ；Yellow）、マゼンタ（Ｍｇ；Magenta）、シアン（Ｃｙ；Cyan）を使用することができる。
【００６１】
ここで、ＰＬは、通常、窒化膜／酸化膜の２重構造からなる。
【００６２】
ＣＦＡ上には、マイクロレンズを形成するとき、工程マージン確保のためのＯＣＬ２が形成されており、ＯＣＬ２上には、ＭＬが形成されている。
【００６３】
ＭＬ上には、ＭＬに傷がついたり、または破損することを防止するためのＰＳＬが形成されている。入射された光は、ＭＬによりフォーカシングされてフォトダイオードＰＤに入射する。
【００６４】
画素配列部Ｘには、第１のメタルラインメタル及び第２のメタルラインだけが存在し、その上に位置するロジック領域Ｙには、第３のメタルラインメタル第４のメタルラインだけが存在する。本発明では図１１に示すように、画素配列部にもフォトダイオードとオーバーラップされないようにダミーパターンであるＤＭが、絶縁膜ＩＬＤを媒介として第２のメタルラインＭ２と直接接触するように配置することにより、隣接画素から入射される光を遮断させるようにする。
【００６５】
ダミーパターンＤＭと絶縁膜ＩＬＤは、ロジック領域で第２のメタルラインＭ２と、絶縁膜ＩＬＤと、ダミーパターンＤＭとから構成されたキャパシタを形成するとき、同時に形成することが可能である。
【００６６】
ロジック領域の場合、第２のメタルラインＭ２と絶縁膜ＩＬＤ及びダミーパターンＤＭの積層構造がキャパシタとして使用されるが、画素配列部では、絶縁膜ＩＬＤが、第２のメタルラインＭ２とダミーパターンＤＭとの間の絶縁のために使用される。
【００６７】
図１１に示すように、「Ａ」のように、自体のマイクロレンズＭＬを介して入射された光は、フォトダイオードＰＤにフォーカシングされる一方、「Ｂ」のように、隣接画素を介して入射された光は、ダミーパターンＤＭにより遮断されることが確認できる。
【００６８】
上記したダミーパターンＤＭは、様々な形態で配置できる。
【００６９】
図１１において、ダミーパターンＤＭが約１５００ÅのＴｉＮで、絶縁膜ＩＬＤが６００Åの酸化膜である場合、２つが積層された高さは、約２１００Åとなる。
【００７０】
図１２は、本発明の第２の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。
【００７１】
図１１と同じ構成要素に対しては、同じ図面符号を使用し、その説明を省略する。
【００７２】
第２の実施形態では、図１２に示すように、画素配列部にも、フォトダイオードとオーバーラップされないように、ダミーパターンであるＤＭを第２のメタルラインＭ２と直接接触するように配置することにより、隣接画素から入射される光を遮断するようにする。
【００７３】
ダミーパターンＤＭは、ロジック領域において、第２のメタルラインＭ２と第３のメタルラインとを接続させるためのビアコンタクトに該当し、ロジック領域において、ビアコンタクトを形成するとき、同時に形成が可能である。
【００７４】
すなわち、ロジック領域の場合、ビアコンタクトは本来の用途で使用されるが、画素配列部では、第３のメタルラインと接続せず、第２のメタルラインＭ２を上部に拡張させた形態でシールドの役割を果たす。
【００７５】
同図に示すように、「Ａ」のように、自体のマイクロレンズＭＬを介して入射された光は、フォトダイオードＰＤにフォーカシングされる一方、「Ｂ」のように、隣接画素を介して入射された光は、ダミーパターンＤＭにより遮断されることが確認できる。
【００７６】
図１２において、ダミーパターンＤＭであるバイコンタクトは、約６０００Åである。
【００７７】
（第３の実施形態）
図１３は、本発明の第３の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。
【００７８】
図１１及び図１２と同じ構成要素に対しては、同じ図面符号を使用し、その説明を省略する。
【００７９】
第３の実施形態では図１３に示すように、画素配列部にも、フォトダイオードとオーバーラップされないように、ダミーパターンであるＤＭ１とＤＭ２を第２のメタルラインＭ２の上に配置することにより、隣接画素から入射される光を遮断するようにする。
【００８０】
ダミーパターンＤＭ１は、ロジック領域において、第３のメタルラインに該当し、ＤＭ２は、第３のメタルラインと第４のメタルラインとを接続させるためのビアコンタクトに該当し、これは、ロジック領域において、第３のメタルライン及びビアコンタクトを形成するとき、同時に形成が可能である。
【００８１】
すなわち、ロジック領域の場合、第３のメタルラインとビアコンタクトとは本来の用途で使用されるが、画素配列部では、ＤＭ１とＤＭ２は第２のメタルライン及び第４のメタルラインと接続されず、第２のメタルライン上でシールドの役割を果たす。
【００８２】
図１３に示すように、「Ａ」のように自体のＭＬを介して入射される光は、フォトダイオードＰＤにフォーカシングされる一方、「Ｂ」のように隣接画素を介して入射された光は、ダミーパターンＤＭ１とＤＭ２により遮断されることが確認できる。
【００８３】
上記した図１１〜図１３を通じて３つの形態の実施形態を説明したが、上記した３つの形態の他に、これらが相互に結合した形態でも実現が可能である。
【００８４】
例えば、第２のメタルライン上にキャパシタ形態のダミーパターンが配置され、第３のメタルラインに該当するダミーパターンが配置された形態と、このとき、第３のメタルラインに該当するダミーパターンにビアコンタクトに該当するダミーパターンがさらに配置された形態など、様々な形態に変形が可能である。
【００８５】
前述したようになされる本発明は、画素配列部においてロジック領域だけで使用するメタルライン、ビアコンタクト、キャパシタに対応するダミーパターンを少なくとも１つ以上配置することにより、光干渉を抑制できることを実施形態を介して理解することができる。
【００８６】
本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【００８７】
例えば、上記した本発明の実施形態ではＣＭＯＳイメージセンサをその例に挙げたが、その他にも受光部とマイクロレンズとを有する全てのイメージセンサにも適用が可能である。
【図面の簡単な説明】
【００８８】
【図１】４個の単位画素が配列されたイメージセンサを概略的に示した平面図である。
【図２】単位画素及びロジック領域の一部が全て現れるように配列されたＣＭＯＳイメージセンサを示した断面図である。
【図３】本発明の第１の実施形態にしたがって単位画素及びロジック領域の一部が全て現れるように配列されたＣＭＯＳイメージセンサを示した断面図である。
【図４】１つの画素配列部に１つのダミーメタルラインを有するイメージセンサを示した断面図である。
【図５】様々な形態のダミーメタルライン構造を示した平面図である。
【図６】様々な形態のダミーメタルライン構造を示した平面図である。
【図７】様々な形態のダミーメタルライン構造を示した平面図である。
【図８】様々な形態のダミーメタルライン構造を示した平面図である。
【図９】様々な形態のダミーメタルライン構造を示した平面図である。
【図１０】様々な形態のダミーメタルライン構造を示した平面図である。
【図１１】本発明の第１の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。
【図１２】本発明の第２の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。
【図１３】本発明の第３の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。
【符号の説明】
【００８９】
ＳＵＢ      基板
Ｆｏｘ      フィールド酸化膜
ＰＭＤ      メタルライン形成前絶縁膜
Ｍ１〜Ｍ４      メタルライン
ＩＭＤ１〜ＩＭＤ３      メタルライン間絶縁膜
ＰＬ      保護膜
ＯＣＬ１、ＯＣＬ２      オーバーコーティングレイヤー
ＣＦＡ      カラーフィルタアレイ
ＭＬ      マイクロレンズ
ＰＳＬ      保護膜
ＤＭ１、ＤＭ２      ダミーメタルライン
ＴＲ      トランジスタ
【図１】
2007081401.tif 000003
【図２】
2007081401.tif 000004
【図３】
2007081401.tif 000005
【図４】
2007081401.tif 000006
【図５】
2007081401.tif 000007
【図６】
2007081401.tif 000008
【図７】
2007081401.tif 000009
【図８】
2007081401.tif 000010
【図９】
2007081401.tif 000011
【図１０】
2007081401.tif 000012
【図１１】
2007081401.tif 000013
【図１２】
2007081401.tif 000014
【図１３】
2007081401.tif 000015