(57)【要約】【課題】同一な数の半導体チップを実装する時、全体パッケージの厚さを低めることができ、ＰＯＰを具現する場合全体の厚さを低めることができるし、コア層の厚さ程度の空間を利用して２個以上の半導体チップの実装が可能であり、ＰＯＰにおいて、底基板に実装する半導体チップが１個から２個に増えると、具現の不可能であった構造が具現可能となる。【解決手段】リジッド（Ｒｉｇｉｄ）基板とフレキシブル（Ｆｌｅｘｉｂｌｅ）基板を含むリジッド−フレキシブル印刷回路基板において、両面に回路が形成されて撓むことが可能なフレキシブル基板と、上記フレキシブル基板上に積層されて両面に回路が形成されるし半導体チップを収容することができる空洞（ｃａｖｉｔｙ）の形成されたリジッド基板と、及び上記フレキシブル基板と前記リジッド基板を接着させて絶縁特性を有するボンディングシート（ｂｏｎｄｉｎｇ  ｓｈｅｅｔ）を含むリジッド−フレキシブル多層印刷回路基板に関する。【選択図】図５ｂ
2007081408.tif 000002
【特許請求の範囲】
【請求項１】
リジッド（Ｒｉｇｉｄ）基板とフレキシブル（Ｆｌｅｘｉｂｌｅ）基板を含むリジッド−フレキシブル印刷回路基板において、
両面に回路が形成されて撓むことが可能なフレキシブル基板と、
前記フレキシブル基板上に積層され、両面に回路が形成されて半導体チップを収容することができる空洞（ｃａｖｉｔｙ）が形成されたリジッド基板と、
前記フレキシブル基板と前記リジッド基板を接着させ絶縁特性を有するボンディングシート（ｂｏｎｄｉｎｇ ｓｈｅｅｔ）と
を含むリジッド−フレキシブル多層印刷回路基板。
【請求項２】
前記リジッド基板が前記フレキシブル基板より厚さが厚い請求項１に記載のリジッド−フレキシブル多層印刷回路基板。
【請求項３】
前記空洞の中のフレキシブル基板上及び前記空洞の開口部縁のリジッド基板上に前記半導体チップとの電気的接続のためのワイヤーボンディングパッドが形成される請求項１に記載のリジッド−フレキシブル多層印刷回路基板。
【請求項４】
前記フレキシブル基板及び前記リジッド基板は、インナービアホール（ＩＶＨ）またはブラインドビアホール（ＢＶＨ）を介して層間に電気的接続が維持される請求項１に記載のリジッド−フレキシブル多層印刷回路基板。
【請求項５】
前記フレキシブル基板上に前記空洞の形成された複数の前記リジッド基板が所定の間隔で積層されていて、前記半導体チップを前記空洞に実装した後、前記所定の間隔を有するフレキシブル基板を折ってパッケージオンパッケージ（ＰＯＰ）を形成する請求項１に記載のリジッドーフレキシブル多層印刷回路基板。
【請求項６】
リジッドーフレキシブル多層印刷回路基板を製造する方法において、
（ａ）フレキシブル基板上に片面回路を形成する段階と、
（ｂ）前記フレキシブル基板上に回路及び空洞の形成されたリジッド基板を積層する段階と、
（ｃ）前記フレキシブル基板と前記リジッド基板間を連結するビアホール（ｖｉａ ｈｏｌｅ）を加工する段階と、
（ｄ）前記ビアホールをメッキする段階と、
（ｅ）前記フレキシブル基板と前記リジッド基板の積層体に外層回路を形成する段階と、
（ｆ）前記空洞内のフレキシブル基板上及び前記空洞の開口部縁のリジッド基板上に前記半導体チップとの電気的接続のためのワイヤーボンディングパッドを形成する段階と
を含むリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項７】
前記（ａ）段階は、
前記フレキシブル基板上にロールツロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）工程を介して前記片面回路を形成する請求項６に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項８】
前記（ｂ）段階は、
前記リジッド基板にパンチング（ｐｕｎｃｈｉｎｇ）またはルータ（ｒｏｕｔｅｒ）を使用して前記空洞を形成する段階を含む請求項６に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項９】
前記（ｂ）段階は、
（ｂ−１）前記フレキシブル基板と前記リジッド基板間をボンディングシートを使用し加圧して積層する段階
をさらに含む請求項６に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項１０】
前記フレキシブル基板と前記リジッド基板が、リベットまたはピンを利用して所望の位置に積層される請求項９に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項１１】
前記（ｂ−１）段階以前に、
前記ボンディングシートが前記ワイヤーボンディングパッドを覆わないようにするコンフォーマルフィルムを積層する段階をさらに含む請求項９に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
【請求項１２】
前記（ｂ）段階は、複数の前記リジッド基板が前記フレキシブル基板上に所定の間隔で積層され、
前記（ｆ）段階以後に、
（ｇ）前記各空洞の中に複数の前記半導体チップを実装する段階と、及び
（ｈ）前記所定の間隔のフレキシブル基板を折った後、モールディングする段階をさらに含む請求項６に記載のリジッドーフレキシブル多層印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印刷回路基板に関するもので、より詳細には、底基板（ｂｏｔｔｏｍ  ｓｕｂｓｔｒａｔｅ）に二つ以上の集積回路チップを実装するための段差が存在する印刷回路基板を製作する方法に関する。
【背景技術】
【０００２】
半導体パッケージング（ｐａｃｋａｎｉｎｇ）とは、回路の設計された半導体チップに電気的な連結をし、外部の衝撃に耐えるように密封包装して実生活で使用することができるように物理的な機能と形状を有するようにすることである。半導体パッケージは、半導体チップを最終製品化する半導体パッケージング工程の結果物である。ウェハ一枚には同一な電気回路の印刷されたチップが数十ないし数百個まで含まれることはできるが、半導体チップそのものだけでは外部から電気の供給を受けて電気信号の伝達をしたり伝達を受けることはできない。また、半導体チップは微細な回路を含んでいるので外部の衝撃に損傷され易い。結局、半導体チップそのものは完全な製品ではないし、印刷回路基板に実装されると完全な製品として役目をする。
【０００３】
半導体チップのサイズの縮小、熱放出能力及び電気的遂行能力の向上、信頼性向上、そして価格低下などがパッケージング技術により左右される。したがって、半導体デバイスの高集積化と高性能化のためにパッケージング能力向上を要求することになった。半導体パッケージは、半導体装置の要求事項を満足させることとともに、部品を印刷回路基板に実装する下記の領域での条件にも適合なパッケージ性能を有さなければならない。
【０００４】
最近、携帯用電子製品が小型化することにより半導体の実装される空間はさらに減って、製品はより多機能化、高性能化されるのでこれを合わせるために半導体の個数は増える趨勢である。マルチメディアの発展とコンピュータ通信産業の急速な発展とともに半導体チップに対する小型化、大容量化及び高速化の趨勢に応じて、半導体パッケージも薄型化、多ピン化する高集積化趨勢に技術開発が進んでいる。したがって、単位体積当たり実装効率を高めるためにパッケージは軽薄短小化にならなければならない。これにより、チップの大きさとほとんど同じ大きさのパッケージであるＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が現われた。最近のパッケージ開発趨勢は、チップの大きさに合わせて小さくすることを越えて、スタックパッケージ（ＳＣＳＰ : Ｓｔａｃｋｅｄ  ＣＳＰ）のようにチップの上にさらにチップを積み上げるとか機能が異なる多数の半導体チップを一つのパッケージの中に配列する ＭＣＭ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ）パッケージなども開発された。
【０００５】
スタックパッケージのうち、パッケージの上にパッケージを積むＰＯＰ（Ｐａｃｋａｇｅ  Ｏｎ  Ｐａｃｋａｇｅ）が高密度パッケージのための代案として浮び上がった。ＰＯＰの具現において、全体パッケージの厚さが最大の制約事項であり、ＰＯＰの性能をより一層高性能で製作するために底基板（Ｂｏｔｔｏｍ  ｓｕｂｓｔｒａｔｅ）に１個の半導体チップが実装されたことを、２個以上の半導体チップを実装することの要求が発生された。
【０００６】
従来技術によるＰＯＰ構造図及び最近ＰＯＰ趨勢に対する図面が図１ａないし図１ｂに示されている。
【０００７】
図１ａを参照すると、従来には底基板１０の上に１個の半導体チップ１００を実装して全体パッケージの厚さはＨ１である。
【０００８】
図１ｂを参照すると、最近ＰＯＰ趨勢により、底基板１０の上に２個の半導体チップ１００と１１０を実装することにすると、この場合全体パッケージの厚さはＨ２になる。Ｈ２は図１ａに示されているＨ１より大きい値を有することになり、これは軽薄短小化趨勢から外れてしまう問題点になる。
【０００９】
軽薄短小化趨勢に応じて、全体パッケージの厚さを低めるために半導体チップを薄くする技術（Ｄｉｅ―Ｔｈｉｎｎｉｎｇ）を介して厚さの問題を解決しようとするが、半導体チップを薄くすると半導体チップを長時間動作させる場合、動作の誤り（ｆｕｎｃｔｉｏｎ  ｅｒｒｏｒ）の発生する問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
したがって、上述した問題点を解決するための本発明の目的は、半導体チップの実装される部分に空洞（ｃａｖｉｔｙ）を形成して段差が生ずるように製作されるリジッド−フレキシブル印刷回路基板を提供することである。
【００１１】
本発明の他の目的は、同一な数の半導体チップを実装する時、全体パッケージの厚さを低めることができるリジッド−フレキシブル印刷回路基板を提供することである。
【００１２】
本発明のまた他の目的は、コア層の厚さ程度の空間を利用して２個以上の半導体チップの実装が可能なリジッド−フレキシブル印刷回路基板を提供することである。
【００１３】
本発明のまた他の目的は、厚さの厚いコア層を使用することで反り（ｗａｒｐａｇｅ）現象を減らすことができるリジッド−フレキシブル印刷回路基板を提供することである。
【００１４】
本発明のまた他の目的は、フレキシブル基板（ＦＣＣＬ: Ｆｌｅｘｉｂｌｅ  Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ）を使用して微細パターン（ｆｉｎｅ  ｐａｔｔｅｒｎ）を形成することができるリジッド−フレキシブル印刷回路基板を提供することである。
【００１５】
本発明のその他の目的は下記の説明を介して易しく理解できるだろう。
【発明の効果】
【００１６】
上述したように、本発明によるリジッドーフレキシブル印刷回路基板は半導体チップの実装される部分に空洞（ｃａｖｉｔｙ）を形成して段差が生ずるように製作される。
【００１７】
また、同一な数の半導体チップを実装する場合、全体パッケージの厚さを低めることができるし、ＰＯＰを具現する場合に全体厚さを低めることができる。
【００１８】
また、コア層の厚さ程度の空間を利用して２個以上の半導体チップの実装が可能であり、ＰＯＰでの底基板に実装する半導体チップの個数が１個から２個に増える場合、具現が不可能であった構造が具現可能となる。
【００１９】
また、厚さの厚いコア層を用いることで反り（ｗａｒｐａｇｅ）現状を減らすことができる。
【００２０】
また、フレキシブル基板を用いて微細パターン（ｆｉｎｅ ｐａｔｔｅｒｎ）を形成することができる。
【発明を実施するための最良の形態】
【００２１】
上記の目的を果たすために、本発明の一実施形態によれば、リジッド（Ｒｉｇｉｄ）基板とフレキシブル（Ｆｌｅｘｉｂｌｅ）基板を含むリジッド−フレキシブル印刷回路基板において、両面に回路が形成され撓むことが可能なフレキシブル基板と、上記のフレキシブル基板上に積層されて両面に回路が形成されるし、半導体チップを収容可能な空洞（ｃａｖｉｔｙ）が形成されたリジッド基板と、及び上記フレキシブル基板と上記リジッド基板を接着させて絶縁特性を有するボンディングシート（ｂｏｎｄｉｎｇ ｓｈｅｅｔ）を含むリジッド−フレキシブル多層印刷回路基板を提供することができる。
【００２２】
好ましくは、上記リジッド基板が上記フレキシブル基板より厚いことができる。
【００２３】
また、上記空洞中のフレキシブル基板上及び上記空洞の開口部縁のリジッド基板上に上記半導体チップとの電気的接続のためのワイヤーボンディングパッドが形成され得る。
【００２４】
また、上記フレキシブル基板及び上記リジッド基板は、インナービアホール（ＩＶＨ）またはブラインドビアホール（ＢＶＨ）を介して層間に電気的接続が維持され得る。
【００２５】
また、上記フレキシブル基板上に、上記空洞の形成された複数の上記リジッド基板が所定の間隔で積層されていて、上記半導体チップを上記空洞に実装した後、上記所定の間隔を有するフレキシブル基板を折ってパッケージオンパッケージ（ＰＯＰ）を形成することができる。
【００２６】
上記目的を果たすために、本発明の他の実施形態によれば、リジッド−フレキシブル多層印刷回路基板を製造する方法において、（ａ）フレキシブル基板上に片面回路を形成する段階、（ｂ）上記フレキシブル基板上に回路及び空洞の形成されたリジッド基板を積層する段階、（ｃ）上記フレキシブル基板と上記リジッド基板間を連結するビアホール（ｖｉａ ｈｏｌｅ）を加工する段階、（ｄ）上記ビアホールをメッキする段階、（ｅ）上記フレキシブル基板と上記リジッド基板の積層体に外層回路を形成する段階、及び（ｆ）上記空洞中のフレキシブル基板上及び上記空洞の開口部縁のリジッド基板上に上記半導体チップとの電気的接続のためのワイヤーボンディングパッドを形成する段階を含むリジッド−フレキシブル多層印刷回路基板の製造方法が提供される。
【００２７】
好ましくは、上記（ａ）段階は、上記フレキシブル基板上にロールツロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）工程を介して上記片面回路を形成することができる。
【００２８】
また、上記リジッド基板にパンチング（ｐｕｎｃｈｉｎｇ）またはルータ（ｒｏｕｔｅｒ）を使用して上記空洞を形成する段階を含むことができる。
【００２９】
また、上記（ｂ）段階は、（ｂ−１）上記フレキシブル基板と上記リジッド基板間をボンディングシートを使用して加圧及び積層する段階をさらに含むことができる。
【００３０】
また、上記フレキシブル基板と上記リジッド基板はリベットまたはピンを利用して所望の位置に積層され得る。
【００３１】
また、上記（ｂ−１）段階以前に、上記ボンディングシートが上記ワイヤーボンディングパッドを覆わないようにするコンフォーマルフィルムを積層する段階をさらに含むことができる。
【００３２】
また、上記（ｂ）段階は、複数の上記リジッド基板が上記フレキシブル基板上に所定の間隔で積層され、上記（ｆ）段階以後に、（ｇ）上記各空洞の中に複数の上記半導体チップを実装する段階、及び（ｈ）上記所定の間隔のフレキシブル基板を折った後、モールディングする段階をさらに含むことができる。
【００３３】
以下の内容はただ本発明の原理を例示するもので、当業者はたとえ本明細書に明確に説明または図示されていないが、本発明の原理を具現し本発明の概念と範囲に含まれた多様な方法及びこれを使用する装置を発明することができる。また、本発明の原理、観点及び実施例だけではなく特定実施例を列挙するすべての詳細な説明は構造的及び機能的均等物を含むように意図されることと理解されるべきである。
【００３４】
本発明のその他の目的、特定の長所及び新規した特徴は、添付した図面と連関のある以下の詳細な説明と好ましい実施例からより明らかになる。本発明を説明することにおいて、係わる公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合、その詳細な説明を略する。本明細書の説明過程で利用される数字（例えば、第１、第２など）は同一または類似の個体を順次的に区分するための識別記号に過ぎない。
【００３５】
以下、添付した図面を参照して本発明による好ましい実施例を詳しく説明する。
【００３６】
図２は、従来技術と比べた本発明の好ましい一実施形態による全体パッケージの厚さが薄くなることを示す図面である。図２は、ＰＯＰパッケージ全体のうち底基板（Ｂｏｔｔｏｍ ｓｕｂｓｔｒａｔｅ）を示すものである。
【００３７】
図２を参照すると、左側が従来技術による２個以上の半導体チップ１００と１１０を実装したスタックパッケージである。右側は本発明の好ましい一実施形態による空洞（ｃａｖｉｔｙ）２００を形成して上記空洞の中に半導体チップ１００と１１０を収容してＰＯＰパッケージの全体厚さをＨ３程度減らした。したがって、本発明により段差が生ずるように空洞の形成された印刷回路基板を用いてＰＯＰパッケージを形成することにより全体の厚さを減らすことができる。
【００３８】
図３ａないし図３ｊは、本発明の好ましい一実施形態によるリジッド−フレキシブル（Ｒｉｇｉｄ−Ｆｌｅｘｉｂｌｅ）印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【００３９】
図３ａを参照すると、コア層３０に回路及び空洞（ｃａｖｉｔｙ）３１０を形成させる。
【００４０】
まずコア（ｃｏｒｅ）層３０を形成するＣｕ原板（ＣＣＬ : Ｃｕ Ｃｌａｄ Ｌａｍｉｎａｔｅ）は樹脂層３００を基準として片面または両面に内層回路３０５が形成される。本発明において、コア層３０を形成するＣｕ原板３００はリジッド（ｒｉｇｉｄ）基板であることが好ましい。
【００４１】
上記内層回路３０５の製作時、Ｃｕ原板（ＣＣＬ）またはＣｕメッキの完了された基板に所望のデザイン形態に回路を形成することになる。感光性フォトレジスト（Ｐｈｏｔｏ  Ｒｅｓｉｓｔ）を基板上に塗布してフォトマスク（Ｐｈｏｔｏ  Ｍａｓｋ）を基板に密着させた後、紫外線を利用してフォトレジスト上に回路を形成させ、化学的反応により不必要な銅（Ｃｕ）をエッチングさせて所望する回路を製作する。
【００４２】
上記内層回路３０５の形成は、製造工程に応じて大きくサブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）工法またはアディティブ（Ａｄｄｉｔｉｖｅ）工法などが可能である。
【００４３】
サブトラクティブ（Ｓｕｂｔｒａｃｔｉｖｅ）工法は、一般的にフォトレジストにより回路の形成される部分及びホール（ｈｏｌｅ）中をテンティング（Ｔｅｎｔｉｎｇ）した後、エッチングするのでテント及びエチ（Ｔｅｎｔ ａｎｄ ｅｔｃｈ）工法とも言う。これは、回路の形成される部分の銅（Ｃｕ）を露光してその外の部分の銅をエッチングして回路を形成する工法である。すなわち、銅を薬品により削り出す工法である。これに比べてアディティブ（Ａｄｄｉｔｉｖｅ）工法は銅を付けて回路を形成する工法である。
【００４４】
内層回路３０５はサブトラクティブ工法により形成し、外層回路はアディティブ工法またはその変形であるセミーアディティブ（Ｓｅｍｉ−ａｄｄｉｔｉｖｅ）工法により形成するほうが好ましい。その外にも多様な工法により内層回路２１０または外層回路が形成され得ることは自明である。
【００４５】
以下、内層回路３０５はサブトラクティブ工法により形成されることを中心として説明するが、これが本発明の権利範囲を限定することではない。
【００４６】
図３ａで、コア層３０を形成するＣｕ原板３００を投入する。そして機械ドリル、パンチング（ｐｕｎｃｈｉｎｇ）またはルータ（ｒｏｕｔｅｒ）を使用して加工、またはレーザドリル（すなわち、ＣＯ２レーザドリルまたはＮｄ−Ｙａｇレーザドリル）、化学銅及び電気銅を介してドリルリング及び銅メッキ過程を経ってホール（ｈｏｌｅ）３５０を形成する。そして、マスク（ｍａｓｋ）及びエッチングなどを介して内層回路３０５を形成して適切に形成されているのかの可否を検査する。
【００４７】
上記ホール３５０は、インナービアホール（ＩＶＨ: ｉｎｎｅｒ  ｖｉａ  ｈｏｌｅ）が好ましい。 インナービアホールは、ブラインド、ベリードビアホール（Ｂｌｉｎｄ  ａｎｄ  ｂｕｒｉｅｄ ｖｉａ  ｈｏｌｅ）であって、多層印刷回路基板の内部の２層以上の導体層間を接続するメッキ貫通孔のことで印刷回路基板のすべてを貫かない孔を意味する。
【００４８】
半導体チップを実装するための空洞（ｃａｖｉｔｙ）３１０は、ホール３５０の形成のためのドリルリング時一緒に形成されるか、または内層回路３０５が形成された後、パンチングまたはルータを用いる機械ドリル、ＣＯ２レーザドリルまたはＮｄ−Ｙａｇレーザドリル過程を経って別に形成されることもできる。
【００４９】
本発明において上記コア層３０は、厚さが厚いほうが好ましい。これは、コア層３０が、ＦＣＣＬ３３０より相対的に厚いことにより、撓む特性を有するＦＣＣＬ３３０が所望する部分以外でよく撓むことを防止することができる。すなわち、反り（ｗａｒｐａｇｅ）の防止が可能である。
【００５０】
図３ｂを参照すると、フレキシブル基板（以下ＦＣＣＬと称する）３３０を準備する。そしてロールツロール（Ｒｏｌｌ  ｔｏ  Ｒｏｌｌ）工法を利用して片面回路３３５を形成する。ビアホール（ｖｉａ）が形成される部分であるビアホールランド（ｖｉａ  ｌａｎｄ）、回路パターンなどを形成する。
【００５１】
ここで、ロールツロール（Ｒｏｌｌ ｔｏ Ｒｏｌｌ）工法とは、フレキシブル基板（ＦＣＣＬ）３３０の厚さが薄くて撓む性質を有する理由によりロール（ｒｏｌｌ）を利用してフレキシブル基板（ＦＣＣＬ）３３０を平に維持させ片面回路３３５を形成する工法である。
【００５２】
供給部（ｆｅｅｄｅｒ ｐａｒｔ）と巻き部（ｗｉｎｄｅｒ  ｐａｒｔ）にそれぞれロール（ｒｏｌｌ）が存在する。供給部（ｆｅｅｄｅｒ  ｐａｒｔ）よりフレキシブル基板（ＦＣＣＬ）３３０が供給され、巻き部（ｗｉｎｄｅｒ  ｐａｒｔ）にフレキシブル基板（ＦＣＣＬ）３３０が移動して巻かれる場合、供給部（ｆｅｅｄｅｒ  ｐａｒｔ）と巻き部（ｗｉｎｄｅｒｐａｒｔ）との間で偏平さが維持される。そして供給部（ｆｅｅｄｅｒ ｐａｒｔ）から巻き部（ｗｉｎｄｅｒ   ｐａｒｔ）に移動する間に感光フィルム積層（ｄｒｙ  ｆｉｌｍ  ｌａｍｉｎａｔｉｏｎ）、露光（ｅｘｐｏｓｕｒｅ）、現像（ｄｅｖｅｌｏｐｉｎｇ）、ドリル（ｄｒｉｌｌ）、ルーチング（ｒｏｕｔｉｎｇ）、プレーティング（ｐｌａｔｉｎｇ）などの一般的な過程を経って片面回路３３５を形成することになる。
【００５３】
図３ｃを参照すると、それぞれ回路が形成されたコア層３０及び ＦＣＣＬ３３０をボンディングシート（ｂｏｎｄｉｎｇ ｓｈｅｅｔ）３４０を利用して積層する。上記積層の時、コア層３０とＦＣＣＬの位置を正確に一致させるためにリベット（ｒｉｖｅｔ）方式やピン（ｐｉｎ）方式の積層方法を用いる。ボンディングシート３４０はそれぞれの層を接合するために適切な接合性のある材料のシートであって、プリプレグ、接着フィルムなどがある。
【００５４】
ボンディングシート３４０を使用したコア層３０とＦＣＣＬ３３０の積層時にパッド部分（図３ｅのＡ部分）をボンディングシート３４０が覆わないようにしながら積層する方法が図３ｄないし図３ｅに示されている。
【００５５】
図３ｄないし図３ｅを参照すると、コア層３０とＦＣＣＬ３３０の積層時ボンディングシート３４０が後の半導体チップが実装される時、内層に形成された回路と連結される部分であるパッド部分（図３ｅのＡ部分）を覆わないようにするコンフォーマルフィルム（ｃｏｎｆｏｒｍａｌ  ｆｉｌｍ）３４２を利用する。また、コンフォーマルフィルム３４２は、積層時にとけて空洞３１０を満たすことで基板全体に一定した圧力を加えることになる。従って、ボンディングシート３４０により、コア層３０とＦＣＣＬ３３０が一定した圧力により均等に接着されるようにする。コンフォーマルフィルム３４２は、ポリエチレン（ＰＥ）フィルムまたはポリ塩化ビニル（ＰＶＣ）フィルムが使用され得る。
【００５６】
この時ダミーボード（ｄｕｍｍｙ ｂｏａｒｄ）３４４を用いて、コンフォーマルフィルム３４２を積層する時空洞３１０の開口部縁に圧力が集中されないように保護するバッファ役目をすることにし、回路の損傷を防止するようにする。追後基板からダミーフィルム３４４の除去が容易くなるようにリリースフィルム（ｒｅｌｅａｓｅ ｆｉｌｍ）３４６を使用する。
【００５７】
図３ｄないし図３ｅで使用されたコンフォーマルフィルム３４２、ダミーフィルム３４４、リリースフィルム３４６を除去すると図３ｆに示されているようにコア層３０に空洞３１０が形成されてＦＣＣＬ３３０の積層された多層印刷回路基板が形成される。
【００５８】
図３ｇを参照すると、図３ｆに示されているように、積層体にレーザドリル（すなわち、ＣＯ２レーザドリルまたはＮｄ−Ｙａｇレーザドリル）を利用してＦＣＣＬ３３０の絶縁層部分にビアホール３６０を形成する。ＦＣＣＬ３３０の表面上に形成された回路３３５間の電気的接続及びＦＣＣＬ３３０とコア層３０間の層間連結のためのビアホール３６０を形成する。これのためには、ＦＣＣＬ３３０の厚さ及びボンディングシート３４０の厚さに応じてビアホールの大きさ及びドリルリング条件を設定しなければならない。上記ビアホール３６０は、ブラインドビアホール（ＢＶＨ: Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）が好ましい。
【００５９】
図３ｈを参照すると、ビアホール３６０が形成された部分に表面処理（ＩＡＲ処理）をした後シードレイヤ（ｓｅｅｄ ｌａｙｅｒ）を形成してメッキ３６２を介してコア層３０とＦＣＣＬ３３０とを連結させる。シードレイヤは、化学銅メッキやスパッタ（ｓｐｕｔｔｅｒ）を用いて形成し、メッキ以後に電解メッキを介してビアホール部分をメッキさせる。例えば、シードレイヤは０３ないし１.５μｍの厚さを有する銅メッキであり、以後電解メッキを介して大略１０μｍ内外でメッキをする。
【００６０】
上記メッキ工程において、コア層３０及びＦＣＣＬ３３０のパッド形成部分（図３ｅのＡ部分）を保護するためにビアホール３６０の以外の部分は保護フィルムを施した後工程を進行する。
【００６１】
図３ｉを参照すると、上記のように、ビアホール３６０が形成されてメッキ３６２された積層体の両面に外層回路３６４を形成する。外層回路３６４の形成のために感光フィルム（Ｄｒｙ ｆｉｌｍ）を利用してビアホール及び回路になる部分のフィルムを除いてテンティング（ｔｅｎｔｉｎｇ）方法を介して不必要な部分の銅（Ｃｕ）をエッチングして回路を形成する。これは図３ａを参照して上述した工法により可能となる。
【００６２】
図３ｊを参照すると、外層回路２６４の保護のためにソルダーマスク印刷（ＰＳＲ  ｐｒｉｎｔｉｎｇ : Ｐｈｏｔｏ Ｓｏｌｄｅｒ Ｒｅｓｉｓｔ ｐｒｉｎｔｉｎｇ）処理をする。ソルダーレジスト（Ｓｏｌｄｅｒ ｒｅｓｉｓｔ）３７０を塗布して回路を保護する。ソルダーレジスト３７０として、ＰＳＲインクは、印刷回路基板に部品を実装する時使用されるソルダー（ｓｏｌｄｅｒ）が必要部分だけに付けられるように、不必要な部分にはソルダー付着を防止するために使用される。ＰＳＲインクの物理的特性上、ＰＳＲインクが基板に残存する部位はソルダーが付かないことになり、ＰＳＲインクのない部位はソルダーがくっついてその上に電子部品が装着され得るようにする役目をする。また、印刷回路基板の表面回路を外部環境から保護するためにＰＳＲインクを塗布する。
【００６３】
ＰＳＲインクと印刷回路基板をよく密着させるために、外層回路３６４の上に粗度を形成させ、汚染物質を除去する工程を経った後、スクリーン印刷またはスプレー塗布（ｓｐｒａｙ ｃｏａｔｅｒ）方式でＰＳＲインクを塗布し、露光、現像、完全硬化過程を経ってソルダーマスク印刷処理を終える。
【００６４】
また、半導体チップを空洞３１０に実装する場合、コア層３０及びＦＣＣＬ３３０との電気的接続のためにワイヤーボンディングパッド（ｗｉｒｅ ｂｏｎｄｉｎｇ ｐａｄ）３２０を電解金メッキまたは無電解金メッキを介して形成する。金メッキにより電気的に導通することができるし外部環境からの保護が可能となる。
【００６５】
電解金メッキは、電気的な析出でメッキを進行する方法であって、金の硬度に応じてソフトゴールド、ハードゴールドに区分される。ソフトゴールドはボールグリドアレイなどのボンディング（ｂｏｎｄｉｎｇ）性が必要な製品に、また、ハードゴールドは耐磨耗性及び電気的な特性が要求される製品に適用される。無電解金メッキは電気を通じなく、化学的に反応してメッキする工法であって、金メッキの厚さに応じてフラッシュ（ｆｌａｓｈ）メッキと厚さメッキに分けられる。
【００６６】
本発明によれば、ワイヤーボンディングパッド３２０は２個以上の半導体チップを実装するためにコア層３０及びＦＣＣＬ３３０にそれぞれ形成されて２層を成すほうが好ましい。
【００６７】
また、ＰＯＰ形成時、図３ｊの基板パッケージ上に積層され得る基板パッケージとの電気的接続及び積層間隔を維持するためのバンプ（ｂｕｍｐ）を形成され得るバンプ形成パッド（図示せず）も上記コア層３０上に形成されることができる。これもまたワイヤーボンディングパッド３２０と同じく電解または無電解金メッキにより形成される。金メッキにより電気的に導通することができるし、外部環境からの保護が可能となる。
【００６８】
図４ａは、上述した工程を経って完成されたリジッド−フレキシブル印刷回路基板の断面図であり、図４ｂは図４ａに示したリジッド−フレキシブル印刷回路基板の平面図である。
【００６９】
図４ａを参照すると、リジッド−フレキシブル印刷回路基板は、コア層、ＦＣＣＬ３３０、ボンディングシート３４０、コア層の中の空洞３１０、ワイヤーボンディングパッド３２０及び各種ビアホール３５０を含む。
【００７０】
図４ｂを参照すると、ＦＣＣＬ３３０の上にコア層が積層され、上記コア層に半導体チップを実装することができる空洞３１０が形成されている。上記空洞３１０内に表出されたＦＣＣＬ３３０のある部分（図３ｅのＡ部分）の上に半導体チップとの電気的接続のためのワイヤーボンディングパッド３２０を形成する。そして、コア層の空洞３１０の開口部縁に半導体チップとの電気的接続のための他のワイヤーボンディングパッド３２０を形成する。
【００７１】
それにまた、ＰＯＰ形成時、図３jの基板パッケージ上に積層され得る基板パッケージとの電気的接続及び積層間隔を維持するためのバンプ（ｂｕｍｐ）が形成され得るバンプ形成パッド、すなわち、ボールパッド４００も上記コア層の上に形成されることができる。
【００７２】
図５ａは、本発明の好ましい一実施例によるＰＯＰ用リジッドフレキシブル印刷回路基板が平面上に展開された場合の図面であり、図５ｂは図５ａに展開されたＰＯＰ用リジッド−フレキシブル印刷回路基板がパッケージオンパッケージ形態に形成されて小型化された形態を示す図面である。
【００７３】
図５ａを参照すると、図４ｂに示されているように空洞３１０の形成された２個のコア層を所定の間隔でＦＣＣＬ３３０上に積層する。
【００７４】
そして図５ｂの形態になるようにＦＣＣＬ３３０の中央部分のコア層が積層されていない部分を曲げて、各コア層の積層されたパッケージが互いにもう一度積層されるようにする。この時、ボールパッド４００上にバンプ（ｂｕｍｐ）５１０を形成することで電気的接続を維持しかつパッケージ間の間隔を維持することができる。
【００７５】
以後モールディング処理をして折られた形態を維持することにより小型化されたＰＯＰ用リジッドーフレキシブル印刷回路基板を安定的に製品に実装することができる。
【００７６】
上記では、本発明の好ましい実施例を参照して説明したが、該当技術分野で通常の知識を持った者であれば、下記の特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができるだろう。
【図面の簡単な説明】
【００７７】
【図１ａ】従来技術によるＰＯＰ構造図及び最近ＰＯＰ趨勢に対する図面である。
【図１ｂ】従来技術によるＰＯＰ構造図及び最近ＰＯＰ趨勢に対する図面である。
【図２】従来技術と比べた本発明の好ましい一実施例による全体パッケージの厚さが薄くなったことを示す図面である。
【図３ａ】本発明の好ましい一実施例によるリジッドーフレキシブル（Ｒｉｇｉｄ−Ｆｌｅｘｉｂｌｅ）印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図３ｂ】本発明の好ましい一実施例によるリジッドーフレキシブル（Ｒｉｇｉｄ−Ｆｌｅｘｉｂｌｅ）印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図３ｃ】本発明の好ましい一実施例によるリジッドーフレキシブル（Ｒｉｇｉｄ−Ｆｌｅｘｉｂｌｅ）印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図３ｄ】本発明の好ましい一実施例によるリジッドーフレキシブル（Ｒｉｇｉｄ−Ｆｌｅｘｉｂｌｅ）印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図３ｅ】本発明の好ましい一実施例によるリジッドーフレキシブル（Ｒｉｇｉｄ−Ｆｌｅｘｉｂｌｅ）印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図３ｆ】本発明の好ましい一実施例によるリジッドーフレキシブル（Ｒｉｇｉｄ−Ｆｌｅｘｉｂｌｅ）印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図３ｇ】本発明の好ましい一実施例によるリジッドーフレキシブル（Ｒｉｇｉｄ−Ｆｌｅｘｉｂｌｅ）印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図３ｈ】本発明の好ましい一実施例によるリジッドーフレキシブル（Ｒｉｇｉｄ−Ｆｌｅｘｉｂｌｅ）印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図３ｉ】本発明の好ましい一実施例によるリジッドーフレキシブル（Ｒｉｇｉｄ−Ｆｌｅｘｉｂｌｅ）印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図３ｊ】本発明の好ましい一実施例によるリジッドーフレキシブル（Ｒｉｇｉｄ−Ｆｌｅｘｉｂｌｅ）印刷回路基板上に半導体チップを実装するための空洞を形成する方法を示す図面である。
【図４ａ】上記の工程を経って完成されたリジッドーフレキシブル印刷回路基板の断面図である。
【図４ｂ】図４ａに示されているリジッドーフレキシブル印刷回路基板の平面図である。
【図５ａ】本発明の好ましい一実施例によるＰＯＰ用リジッドーフレキシブル印刷回路基板が平面上に展開された時の図面である。
【図５ｂ】図５ａに展開されたＰＯＰ用リジッド−フレキシブル印刷回路基板がパッケージ・オン・パッケージ（ＰＯＰ）形態に形成され小型化された形態を示す図面である。
【符号の説明】
【００７８】
３０:コア層（リジッド基板）
３３０:ＦＣＣＬ（フレキシブル基板）
３１０:空洞（ｃａｖｉｔｙ）
３２０:ワイヤーボンディングパッド
３４０:ボンディングシート（ｂｏｎｄｉｎｇ  ｓｈｅｅｔ）
【図１ａ】
2007081408.tif 000003
【図１ｂ】
2007081408.tif 000004
【図２】
2007081408.tif 000005
【図３ａ】
2007081408.tif 000006
【図３ｂ】
2007081408.tif 000007
【図３ｃ】
2007081408.tif 000008
【図３ｄ】
2007081408.tif 000009
【図３ｅ】
2007081408.tif 000010
【図３ｆ】
2007081408.tif 000011
【図３ｇ】
2007081408.tif 000012
【図３ｈ】
2007081408.tif 000013
【図３ｉ】
2007081408.tif 000014
【図３ｊ】
2007081408.tif 000015
【図４ａ】
2007081408.tif 000016
【図４ｂ】
2007081408.tif 000017
【図５ａ】
2007081408.tif 000018
【図５ｂ】
2007081408.tif 000019