(57)【要約】【課題】半導体チップを積層してなる半導体装置において、側面からの光の入射を有効に遮ることのできる構造の半導体装置を提供すること。【解決手段】本発明に係る半導体装置は、貫通電極を有する複数の半導体チップを積層してなる半導体装置において、前記半導体チップの各々が、半導体基板と；前記半導体基板の上に形成された配線層と；前記配線層を封止するとともに当該半導体チップの側面を覆う不透明の樹脂層と；前記貫通電極から当該半導体チップの厚み方向に延びて前記樹脂層の表面に露出する導電体突起とを備えたことを特徴とする。【選択図】図２
2007234881.tif 000002
【特許請求の範囲】
【請求項１】
貫通電極を有する複数の半導体チップと；
前記複数の半導体チップが積層搭載されるインターポーザとを備え、
前記半導体チップの各々が、半導体基板と；前記半導体基板の上に形成された配線層と；前記配線層を封止するとともに当該半導体チップの側面を覆う不透明の樹脂層と；前記貫通電極と導通する導電体突起を備えたことを特徴とする半導体装置。
【請求項２】
前記半導体基板の側面に対して、厚さ方向に傾斜するように面取り加工が施され、その面取り加工された傾斜面に前記樹脂層が形成されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記樹脂層は、前記半導体基板の側面全範囲に対して概ね同一の厚みで形成されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記複数の半導体チップは、メモリチップであることを特徴とする請求項１，２又は３に記載の半導体装置。
【請求項５】
前記複数の半導体チップは、前記インターポーザの第１面上に積層される構造であり、
前記インターポーザの前記第１面と反対側の第２面には、実装基板と電気的に導通するための複数の半田端子が設けられていることを特徴とする請求項１，２，３又は４に記載の半導体装置。
【請求項６】
前記複数の半導体チップは、前記インターポーザの第１面上に積層される構造であり、
前記インターポーザの前記第１面には、実装基板と電気的に導通するための複数の半田端子が形成され、
前記実装基板には当該半導体装置を収容可能な凹部が形成され、
前記インターポーザが上側になるように当該半導体装置を前記凹部内に収容して実装することを特徴とする請求項１，２，３又は４に記載の半導体装置。
【請求項７】
前記凹部の底面と当該半導体装置との間に放熱部材を配置したことを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記放熱部材は、金属樹脂であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
請求項２に記載の半導体装置の製造方法において、
半導体ウエハ上の前記半導体チップを形成するチップ領域に、前記配線層と；前記貫通電極と；前記導電体突起とを形成する工程と；
前記チップ領域とチップ領域との境界部分にＶ字形の溝を形成する工程と；
前記溝の内部及び、前記半導体基板の表面に前記樹脂層を形成する工程と；
前記溝に沿って前記半導体ウエハをダイシングする工程と；
前記ダイシングによって個片化された前記半導体チップを前記インターポーザ上に積層する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１０】
請求項３に記載の半導体装置の製造方法において、
半導体ウエハ上の前記半導体チップを形成するチップ領域に、前記配線層と；前記貫通電極と；前記導電体突起とを形成する工程と；
前記チップ領域とチップ領域との境界部分に、水平方向の断面形状が一定の溝を形成する工程と；
前記溝の内部及び前記半導体ウエハの表面に前記樹脂層を形成する工程と；
前記半導体ウエハの裏面から、前記溝に充填された樹脂によって前記チップ領域の側面が覆われている位置まで当該半導体ウエハを削る工程と；
前記溝に沿って前記半導体ウエハを切断することで個片化された複数の半導体チップを成形する工程と；
前記複数の半導体チップを前記インターポーザ上に積層する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１１】
請求項３に記載の半導体装置の製造方法において、
前記樹脂層が形成されていない半導体チップを複数準備する工程と；
前記複数の半導体チップを、隣り合う半導体チップの間に空間を形成するように配列する工程と；
前記空間を充填するとともに、前記半導体チップの上面に前記樹脂層を形成する工程と；
前記空間に沿って前記樹脂層を切断することで、上面及び側面が前記樹脂層に覆われた前記半導体チップを成形する工程と；
前記個片化された複数の半導体チップを前記インターポーザ上に積層する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを積層した半導体装置及びその製造方法に関し、特に、貫通電極を有する半導体チップをインターポーザ上に積層してなる半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、集積回路が搭載された複数の半導体チップを高密度に実装し、高機能なシステムを短期間で実現するシステム・イン・パッケージ技術が注目されている。特に、複数の半導体チップを三次元的に積層し、大幅な小型化を実現できる積層型パッケージの要請が多い。このような要請に応える技術として、半導体チップの内部に貫通電極を形成し、インターポーザと呼ばれる実装用のチップに当該半導体チップ積層した構造の半導体装置が提案されている。
【０００３】
上記のように貫通電極を有する複数の半導体チップを積層した構造においては、外部からの不必要な光が積層された半導体チップに入射すると、当該チップに形成された回路が誤動作を起こすなどの問題が発生する。このような問題は、光の影響を受け易い電荷畜積層を有するメモリチップの場合に致命的となる可能性がある。
【０００４】
そこで、特開２００５‐４４８６１号公報（特許文献１）に示されているように、３次元実装された基板において、光信号以外の光が集積回路に対して入射されることを防止するために金属で構成された遮光膜を設ける技術が開示されている。
【特許文献１】特開２００５‐４４８６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した特許文献１に記載の発明においては、半導体装置側面から入射する光に対して十分に遮光することができなかった。半導体チップを複数積層することによって製造される半導体装置は、当然のことながら、単一の半導体チップに比べ厚みが増加するため、横方向からの光が入射し易くなる。
【０００６】
本発明は、上記のような状況に鑑みて成されたものであり、半導体チップを積層してなる半導体装置において、側面からの光の入射を有効に遮ることのできる半導体装置を提供することを第１の目的とする。
【０００７】
本発明の第２の目的は、半導体チップを積層してなる半導体装置の製造方法において、側面からの光の入射を有効に遮光可能な構造を、複雑な工程によらず達成できる方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る半導体装置は、貫通電極を有する複数の半導体チップを積層してなる半導体装置において、前記半導体チップの各々が、半導体基板と；前記半導体基板の上に形成された配線層と；前記配線層を封止するとともに当該半導体チップの側面を覆う不透明の樹脂層と；前記貫通電極と導通する導電体突起とを備えている。
【０００９】
ここで、前記半導体基板の側面が厚さ方向に傾斜するように面取り加工が施され、その面取り加工された傾斜面に前記樹脂を形成することができる。製造方法としては、半導体ウエハ上の前記半導体チップを形成するチップ領域に、前記配線層と；前記貫通電極と；前記導電体突起とを形成する工程と；前記チップ領域とチップ領域との境界部分にＶ字形の溝を形成する工程と；前記溝の内部及び、前記半導体基板の表面に前記樹脂層を形成する工程と；前記溝に沿って前記半導体ウエハをダイシングする工程と；前記ダイシングによって個片化された前記半導体チップを前記インターポーザ上に積層する工程とを含む方法を採用することができる。
【００１０】
また、前記樹脂層は、前記半導体基板の側面全範囲に渡って概ね同一の厚みで形成することができる。製造方法としては、半導体ウエハ上の前記半導体チップを形成するチップ領域に、前記配線層と；前記貫通電極と；前記導電体突起とを形成する工程と；前記チップ領域とチップ領域との境界部分に、水平方向の断面形状が一定の溝を形成する工程と；前記溝の内部及び前記半導体ウエハの表面に前記樹脂層を形成する工程と；前記半導体ウエハの裏面から、前記溝に充填された樹脂によって前記チップ領域の側面が覆われている位置まで当該半導体ウエハを削る工程と；前記溝に沿って前記半導体ウエハを切断することで個片化された複数の半導体チップを成形する工程と；前記複数の半導体チップを前記インターポーザ上に積層する工程とを含む方法を採用することができる。この方法は、ウエハ状態で多くの工程を完了させることができ、作業性及び製造効率が優れている。
【００１１】
あるいは、前記樹脂層が形成されていない半導体チップを複数準備する工程と；前記複数の半導体チップを、隣り合う半導体チップの間に空間を形成するように配列する工程と；前記空間を充填するとともに、前記半導体チップの上面に前記樹脂層を形成する工程と；前記空間に沿って前記樹脂層を切断することで、上面及び側面が前記樹脂層に覆われた前記半導体チップを成形する工程と；
前記個片化された複数の半導体チップを前記インターポーザ上に積層する工程とを含む方法を採用することができる。この方法によれば、不良な半導体チップを予め取り除いておくことができ、歩留まり及び信頼性の面でメリットがある。
【００１２】
なお、樹脂層を半導体基板の側面に対して概ね同一の厚みで形成する際に形成される溝の形状は特に限定されないが、縦断面（垂直方向断面）がＵ字状、長方形状（底面が水平）とすることができる。また、半導体チップが矩形（側面が平面）の場合には、樹脂の厚さを一定にするために、切断面を当該チップの側面に沿って平行とすることが好ましい。
【００１３】
本発明は、外部からの光に影響を受けやすいメモリチップを積層した半導体装置に適している。
【００１４】
前記複数の半導体チップは、インターポーザの第１面上に積層される構造とし、前記インターポーザの前記第１面と反対側の第２面に、実装基板と電気的に導通するための複数の半田端子を設けた構造とすることができる。
【００１５】
あるいは、前記複数の半導体チップは、インターポーザの第１面上に積層される構造とし、前記インターポーザの前記第１面には、実装基板と電気的に導通するための複数の半田端子が形成され、前記実装基板には当該半導体装置を収容可能な凹部が形成され、前記インターポーザが上側になるように当該半導体装置を前記凹部内に収容して実装する構造とすることができる。この場合、前記凹部の底面と当該半導体装置との間に放熱部材を配置することが好ましい。
【００１６】
ここで、「貫通電極を有する複数の半導体チップ」が有する機能は特に限定されるものではなく、メモリ（ＲＡＭ）など種々の機能を持った半導体チップを採用することができる。「半導体チップの側面」は、矩形の場合に全四辺に対応する他、光の影響を受け易い回路に近接する辺に対応する側面のみとすることもできる。「導電体突起」は、例えば金属製の突起を採用することができる。樹脂が「不透明」とは、半導体チップに形成された回路に影響を与える光を遮光できる程度の透明度を示し、例えば、樹脂に所定量のカーボンを含有させることによって不透明樹脂を作ることができる。不透明樹脂の光透過率としては、２０％以下とすることが好ましい。
【発明の効果】
【００１７】
上記のような構成の本発明に係る半導体装置によれば、半導体装置に入射する光のうち側面に入射する光も有効に遮ることができ、半導体装置の誤動作を防止することが可能。特に、半導体チップを複数積層した構造を採用した場合に、横（側面）方向からの光が入射し易くなる問題を効果的に解決できる。
【００１８】
また、外力や振動によってチップが破損してその一部が半導体装置の端子間や、実装基板と半導体装置端子間に落下して動作不良を起こす事態を低減することが可能となる。
【００１９】
半導体基板の側面が厚さ方向に傾斜するように面取り加工し、その面取り加工された傾斜面に樹脂層を形成した場合には、基板側面から基板表面に形成された回路素子に至るまでの光侵入経路を長くすることができる。一方、樹脂層を半導体基板の側面に対して概ね同一の厚みで形成した場合には、基板側面を完全に覆うことができ、遮光性が向上する。
【００２０】
また、本発明に係る半導体装置の製造方法によれば、上記のような優れた構造の半導体装置を複雑な工程によらず、比較的容易に製造できるという効果がある。特に、本出願の請求項に記載されているように、半導体ウエハの状態で半導体チップ側面に樹脂層を形成する方法は、作業性及び製造効率が優れている。一方、半導体ウエハから半導体チップ（樹脂層未形成）を予め切り出して配列した状態で樹脂層を形成する方法によれば、不良な半導体チップを予め取り除いておくことができ、歩留まり及び信頼性の面でメリットがある。
【００２１】
更に、半導体装置を通常の実装姿勢に対して裏返しの状態とし、半導体チップの積層した部分をマザーボード等の実装基板の凹部に収容した場合には、実装状態での厚さを薄くできるという効果がある。この場合において、マザーボード凹部の底面と当該半導体装置との間に放熱部材を配置することにより、半導体装置の放熱性を向上させることが可能となる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明を実施するための最良の形態について、実施例を用いて詳細に説明する。図１は、本発明の第１実施例に係る半導体装置の構造を示す平面図であり、（Ａ）が半導体チップ側から見た上面図、（Ｂ）が実装配線用チップ側から見た底面図である。図２（Ａ）は図１（Ａ）のＡ−Ａ方向の断面図、図２（Ｂ）は同図（Ａ）のＢ領域の拡大断面図である。本実施例に係る半導体装置１００は、実装用のチップ（以下、インターポーザと言う）１０２と、その上に積層される半導体チップ積層部１０４と、インターポーザ１０２の裏面に設けられた複数の半田端子１０６とを備えている。
【００２３】
半導体チップ積層部１０４は、複数（例えば、８層）の半導体チップ１０４ａを積層することによって形成される。インターポーザ１０２の内部には、最下層の半導体チップ１０４ａの貫通電極に対応する位置には複数の貫通電極１０８が形成されている。なお、半導体チップ１０４ａの積層数は、８層に限らず、４層、１２層など、用途や目的に応じて変更可能である。
【００２４】
各半導体チップ１０４ａは、図２（Ｂ）に示されているように、半導体基板１１０の表面に配線層１１２が形成され、その上に電極部１１３及び金属突起１１６が形成されている。金属突起１１６の材料としては、銅（Ｃｕ）などを用いることができる。半導体基板１１０の内部には複数の貫通電極１１４が形成されており、電極部１１３を介して金属突起１１６に導通している。上層の半導体チップ１０４ａとその直下の半導体チップ１０４ａとは金属半田１２２を介して互いに電気的に接続されている。なお、本実施例において、各半導体チップ１０４ａの構造については同一のものを使用しているが、必ずしも全て同一でなくてもよい。半導体チップ１０４ａとしては、例えば大容量メモリなどの機能チップの他、種々の機能チップを用いることができる。
【００２５】
半導体チップ１０４ａの半導体基板１１０の外周側面（側四辺）には、面取り部１２０が形成されている。そして、この面取り部１２０を含めて半導体チップ１０４ａの表面（図２では下側）には不透明樹脂層１１８が形成されている。不透明樹脂層１１８としては、カーボンを添加したエポキシ樹脂を使用することができる。不透明樹脂層１１８は、金属突起１１６の表面が露出するように形成し、金属半田１２２との導通を妨げないように配慮されている。また、半導体チップ１０４ａ同士の隙間にも樹脂を充填することもできる。
【００２６】
図３は、第１実施例に係る半導体装置１００の製造工程の一部を示す部分断面図である。ここでは、各半導体チップ１０４ａの側面（端面）の形成方法について説明する。（Ａ）図に示すように、ウエハ状態の半導体基板１１０に対して、配線層１１２が形成されている面からダイシングラインに沿ってＶ字形の溝１２４を形成する。次に、（Ｂ）図に示すように、溝１２４が形成された半導体基板１１０の全面にわたって不透明樹脂層１１８を形成する。
【００２７】
その後、（Ｃ）図に示すように、溝１２４の最大開口幅よりも遙かに細い幅（１２６）で、ダイシングラインに沿ってウエハのダイシングを行う。これによって、複数の半導体チップ１０４ａに個片化されるとともに、各半導体チップ１０４ａの側面には、面取り部（傾斜部）１２０が形成され、その面取り部１２０の面上に不透明樹脂層１１８が良好に形成される。その後、個片化された複数の半導体チップ１０４ａをインターポーザ１０２上に順次積層していく。図２（Ａ）の状態に組み立てられた半導体装置１００は、半田端子１０６によって図示しないマザーボードなどの実装基板に実装される。
【００２８】
図４（Ａ）は、本発明の第２実施例に係る半導体装置２００の構造を示す断面図であり、図４（Ｂ）は同図（Ａ）のＢ領域の拡大断面図である。以下本発明の第２実施例について説明するが、上述した第１実施例と同一又は対応する構成要素については同一の参照符号を付し、重複した説明は省略する。第１実施例との相違点は、不透明樹脂層の形成範囲（形状）である。
【００２９】
本実施例に係る半導体装置２００は、インターポーザ１０２と、その上に積層される半導体チップ積層部２０４と、インターポーザ１０２の裏面に設けられた複数の半田端子１０６とを備えている。
【００３０】
半導体チップ積層部２０４は、複数（例えば、８層）の半導体チップ２０４ａを積層することによって形成される。インターポーザ１０２の内部には、最下層の半導体チップ２０４ａの貫通電極に対応する位置には複数の貫通電極１０８が形成されている。
【００３１】
各半導体チップ２０４ａは、図４（Ｂ）に示されているように、半導体基板２１０の表面に配線層２１２が形成され、その上に電極部２１３及び金属突起２１６が形成されている。金属突起２１６としては、銅（Ｃｕ）などを用いることができる。半導体基板２１０の内部には複数の貫通電極２１４が形成されており、電極部２１３を介して金属突起２１６に導通している。上層の半導体チップ２０４ａとその直下の半導体チップ２０４ａとは金属半田２２２を介して互いに電気的に接続されている。なお、本実施例において、各半導体チップ２０４ａの構造については同一のものを使用しているが、必ずしも全て同一でなくてもよい。半導体チップ２０４ａとしては、例えば大容量メモリなどの機能チップを用いることができる。
【００３２】
半導体チップ２０４ａにおいて、配線層２１２が形成されている表面と側面は、不透明樹脂層２１８によって完全に覆われている。不透明樹脂層２１８としては、カーボンを添加したエポキシ樹脂を使用することができる。不透明樹脂層２１８は、金属突起２１６の表面が露出するように形成し、金属半田２２２との導通を妨げないように配慮されている。また、半導体チップ２０４ａ同士の隙間にも樹脂を充填することもできる。不透明樹脂層２１８は、半導体基板の側面に対して概ね同一の厚みで形成されている。
【００３３】
図５は、第２実施例に係る半導体装置２００の製造工程の一部を示す部分断面図である。なお、説明の便宜上、図５においては、半導体基板２１０上に形成されている配線層２１２などは全て省略して示してある。まず、（Ａ）図に示すように、隣り合う半導体チップの間に空間２２４を形成するように複数の半導体チップ２１０（樹脂層を含まず）を配置する。このとき、チップとして特性の良好なものだけを選択して使用してもよい。
【００３４】
次に、（Ｂ）図に示すように、半導体チップ２１０間に形成された空間２２４を充填するとともに、半導体チップ２１０の上面に不透明樹脂層２１８を形成する。次に、（Ｃ）図に示すように、空間２２４の略中央Ｌに沿って不透明樹脂層２１８を切断することで、（Ｄ）図に示すような不透明樹脂層２１８に覆われた個々の半導体チップ２０４ａを完成させる。その後、個片化された複数の半導体チップ２０４ａをインターポーザ１０２上に順次積層していく。図４（Ａ）の状態に組み立てられた半導体装置２００は、半田端子１０６によって図示しないマザーボードなどの実装基板に実装される。
【００３５】
図６は、第２実施例に係る半導体装置２００の他の製造方法に係る製造工程の一部を示す部分断面図である。なお、説明の便宜上、図６においては、半導体基板２１０上に形成されている配線層２１２などは全て省略して示してある。
【００３６】
まず、（Ａ）図に示すように、ウエハＷ上の半導体チップ形成領域（チップ領域）２１０に対して、配線層２１２が形成されている面からダイシングラインに沿って、断面形状一定の溝２４０を形成する（Ｂ図参照）。溝２４０は、最終的に半導体チップとなる領域２１０の厚さ（底部）よりも深い位置まで達している。なお、溝２４０は、Ｕ字型に限らないが、チップ形成領域２１０側面に対応する範囲においては、水平方向の断面形状が一定である必要がある。次に、（Ｃ）図に示すように、溝２４０が形成されたウエハＷの全面にわたって不透明樹脂層２１８を形成する。
【００３７】
次に、（Ｄ）図に示すように、不透明樹脂層２１８が形成されていないウエハＷの裏面から、溝２４０に充填された不透明樹脂（２１８）によって半導体チップ２１０の側面が完全に覆われている位置まで当該ウエハＷを削る。次に、（Ｅ）図に示すように、ダイシングラインＬに沿って不透明樹脂層２１８を含めてウエハＷを切断することにより、（Ｆ）図に示すように、個片化された半導体チップ２０４ａを完成させる。その後、複数の半導体チップ２０４ａをインターポーザ１０２上に積層する。図４（Ａ）の状態に組み立てられた半導体装置２００は、半田端子１０６によって図示しないマザーボードなどの実装基板に実装される。
【００３８】
図７は、本発明の第３実施例に係る半導体装置３００の構造を示す平面図であり、（Ａ）が半導体チップ１０４側から見た上面図、（Ｂ）がインターポーザ（実装配線用チップ）３０２側から見た底面図である。また、図８は図７（Ａ）のＢ−Ｂ方向の断面図である。以下、本発明の第３実施例について説明するが、上述した第１及び第２実施例と同一又は対応する構成要素については同一の参照符号を付し、重複した説明は省略する。第１実施例との相違点は、インターポーザ３０２の構造及びマザーボードへの実装方法にある。
【００３９】
本実施例に係る半導体装置３００は、インターポーザ３０２と、その上に積層される半導体チップ積層部１０４と、インターポーザ３０２の表面（半導体チップが積層されている側）に設けられた複数の半田端子３０６とを備えている。インターポーザ３０２の内部には、最下層の半導体チップ１０４ａの貫通電極に対応する位置に複数の貫通電極３０８が形成されている。
【００４０】
図９は、図８に示す第３実施例に係る半導体装置３００を実装基板（マザーボード）３１０に実装した状態の一例を示す断面図である。本実施例においては、上述した第１及び第２の実施例と異なり、半導体装置の半導体チップ積層部１０４が下を向くように上下逆さまにしてマザーボード３１０に実装する構成を採用している。
【００４１】
マザーボード３１０には、半導体装置３００を実装する箇所に凹部（座繰り、穴）３１２が形成され、表面には半導体装置３００のインターポーザ３０２に形成された半田端子３０６と接触する電極パッド３１４が設けられている。このような構成を採用することにより、実装された半導体装置３００の高さを低く抑えることが可能となる。
【００４２】
図１０は、図８に示す第３実施例に係る半導体装置３００を実装基板（マザーボード）３１０に実装した状態の他の例を示す断面図である。この例では、マザーボード３１０の凹部３１２の底面と半導体チップ積層部１０４との間に、熱伝導性に優れた金属樹脂膜３１８を設けている。これにより、半導体チップ１０４ａで発生した熱を効率よく伝達し、熱による誤動作を抑制することが可能となる。なお、金属樹脂膜３１８に替えて、銀ペースト、金属フィルムなどを採用することもできる。
【００４３】
図１１は、本発明の第４実施例に係る半導体装置４００の構造を示す断面である。なお、上述した第１〜第３実施例と同一又は対応する構成要素については同一の参照符号を付し、重複した説明は省略する。本実施例は上述した第２実施例と第３実施例の特徴を組み合わせたものである。すなわち、第２実施例に係る半導体チップ積層部２０４を、第３実施例に係るインターポーザ３０２に搭載した構造となっている。本実施例に係る半導体装置４００についても、第３の実施例と同様の方法によってマザーボードに実装することができる。
【００４４】
以上、本発明について実施例を用いて説明したが、本発明は実施例の範囲に限定されるものではなく、各請求項に記載された技術的思想の範囲内において、適宜設計変更可能であることは言うまでもない。
【図面の簡単な説明】
【００４５】
【図１】図１は、本発明の第１実施例に係る半導体装置の構造を示す平面図であり、（Ａ）が半導体チップ側から見た上面図、（Ｂ）が実装配線用チップ側から見た底面図である。
【図２】図２（Ａ）は図１（Ａ）のＡ−Ａ方向の断面図、図２（Ｂ）は同図（Ａ）のＢ領域の拡大断面図である。
【図３】図３は、第１実施例に係る半導体装置の製造工程の一部を示す部分断面図である。
【図４】図４（Ａ）は、本発明の第２実施例に係る半導体装置の構造を示す断面図であり、図４（Ｂ）は同図（Ａ）のB領域の拡大断面図である。
【図５】図５は、第２実施例に係る半導体装置の製造工程の一部を示す部分断面図である。
【図６】図６は、第２実施例に係る半導体装置の他の製造工程の一部を示す部分断面図である。
【図７】図７は、本発明の第３実施例に係る半導体装置の構造を示す平面図であり、（Ａ）が半導体チップ側から見た上面図、（Ｂ）が実装配線用チップ側から見た底面図である。
【図８】図８は図７（Ａ）のＢ−Ｂ方向の断面図である。
【図９】図９は、図８に示す第３実施例に係る半導体装置を実装基板に実装した状態の一例を示す断面図である。
【図１０】図１０は、図８に示す第３実施例に係る半導体装置を実装基板に実装した状態の他の例を示す断面図である。
【図１１】図１１は、本発明の第４実施例に係る半導体装置の構造を示す断面である。
【符号の説明】
【００４６】
１００，２００，３００，４００      半導体装置
１０２，２０２，３０２      インターポーザ
１０４，２０４      半導体チップ積層部
１０４ａ，２０４ａ      半導体チップ
１１０，２１０      半導体基板
１１２，２１２      配線層
１１４，２１４      貫通電極
１１８，２１８      不透明樹脂層
１２０      面取り部
１２４      V字溝
２４０      Ｕ字溝
３１０      マザーボード
３１２      凹部
【図１】
2007234881.tif 000003
【図２】
2007234881.tif 000004
【図３】
2007234881.tif 000005
【図４】
2007234881.tif 000006
【図５】
2007234881.tif 000007
【図６】
2007234881.tif 000008
【図７】
2007234881.tif 000009
【図８】
2007234881.tif 000010
【図９】
2007234881.tif 000011
【図１０】
2007234881.tif 000012
【図１１】
2007234881.tif 000013