(57)【要約】【課題】  歩留りを向上できる半導体集積回路装置のレイアウト方法を提供する。【解決手段】  機能ブロック毎にクリティカルエリア（Ａｃ（Ｒ））の大きさを計算し、機能ブロック毎にＡｃ（Ｒ）の単位面積当たりの大きさを求め（ＳＴ．２）、機能ブロック毎に危険パターンを抽出し、抽出した危険パターンの数を計算し、機能ブロック毎に危険パターンの数を求め（ＳＴ．３）、機能ブロック毎に求めた単位面積当たりのＡｃ（Ｒ）の大きさ、及び危険パターンの数に基いて機能ブロックそれぞれに危険度順位を付与し（ＳＴ．４）、危険度順位が高い機能ブロックから低い機能ブロックにかけて、チップ中央からチップ外周へ、又はショット内安全度が高い部分からショット内安全度が低い部分へ、機能ブロックをレイアウトする（ＳＴ．５）。【選択図】      図１
2007234797.tif 000002
【特許請求の範囲】
【請求項１】
複数の機能ブロックを組み合せてチップ上に配置する半導体集積回路装置のレイアウト方法であって、
前記複数の機能ブロック各間のアクセス回数を確認し、アクセス回数が多い機能ブロックどうしがあれば、これら機能ブロックは結合して１つの機能ブロックとする手順と、
前記機能ブロック毎にクリティカルエリアの大きさを計算し、前記機能ブロック毎にクリティカルエリアの単位面積当たりの大きさを求める手順と、
前記機能ブロック毎にフォーカスマージンが狭い危険パターンを抽出し、前記抽出した危険パターンの数を計算し、前記機能ブロック毎に前記危険パターンの数を求める手順と、
前記機能ブロック毎に求めた前記単位面積当たりのクリティカルエリアの大きさ、及び前記危険パターンの数に基いて前記機能ブロックそれぞれに危険度順位を付与する手順と、
前記危険度順位が高い機能ブロックから低い機能ブロックにかけて、チップ中央からチップ外周へ、又はショット内安全度が高い部分からショット内安全度が低い部分へ、前記機能ブロックをレイアウトする手順と、
前記機能ブロックがレイアウトされたチップのクロックタイミングを確認する手順と、
前記クロックタイミングに問題が有れば前記チップのレイアウトを修正し、問題が無ければ前記チップのレイアウトを固定する手順と
を具備することを特徴とする半導体集積回路装置のレイアウト方法。
【請求項２】
前記危険度順位は前記危険パターンの数が多い順に付与され、前記危険パターンの数が同数、又は同クラスの場合には、前記単位面積当たりのクリティカルエリアが大きい方に危険度が高い順位を付与することを特徴とする請求項１に記載の半導体集積回路装置のレイアウト方法。
【請求項３】
前記危険度順位は、前記単位面積当たりのクリティカルエリアの大きさと前記危険パターンの数とを掛け合わせる、もしくは足し合わせて得た危険度値を求め、
前記危険度順位は前記危険度値が大きい順に付与され、前記危険度値が同値、又は同クラスであった場合には、前記危険パターンの数が多いほうに危険度が高い順位を付与することを特徴とする請求項１に記載の半導体集積回路装置のレイアウト方法。
【請求項４】
前記単位面積当たりのクリティカルエリアの大きさ、及び前記危険パターンの数それぞれに、重み係数を与えることを特徴とする請求項１乃至請求項３いずれか一項に記載の半導体集積回路装置のレイアウト方法。
【請求項５】
複数の機能ブロックを組み合せてチップ上に配置する半導体集積回路装置のレイアウト支援システムであって、
前記機能ブロック各間のアクセス回数を確認し、前記機能ブロック各間において前記アクセス回数が多い機能ブロック間があれば、アクセス回数が多い機能ブロックどうしは結合し、１つの機能ブロックとする手順と、
前記機能ブロック毎にクリティカルエリアの大きさを計算し、前記機能ブロック毎にクリティカルエリアの単位面積当たりの大きさを求める手順と、
前記機能ブロック毎にフォーカスマージンが狭い危険パターンを抽出し、前記抽出した危険パターンの数を計算し、前記機能ブロック毎に前記危険パターンの数を求める手順と、
前記機能ブロック毎に求めた前記単位面積当たりのクリティカルエリアの大きさ、及び前記危険パターンの数に基いて前記機能ブロックそれぞれに危険度順位を付与する手順と、
前記危険度順位が高い機能ブロックから低い機能ブロックにかけて、チップ中央からチップ外周へ、又はショット内安全度が高い部分からショット内安全度が低い部分へ、前記機能ブロックをレイアウトする手順と、
前記機能ブロックがレイアウトされたチップを動作シミュレーションし、前記チップのクロックタイミングを確認する手順と、
前記クロックタイミングに問題が有れば前記チップのレイアウトを修正し、問題が無ければ前記チップのレイアウトを固定する手順と
を実行することを特徴とする半導体集積回路装置のレイアウト支援システム。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、複数の機能ブロック（集積回路ブロック）を組み合せてチップ上に配置する半導体集積回路装置のレイアウト方法、及びそのレイアウト支援システムに関する。
【背景技術】
【０００２】
半導体集積回路装置チップの外周（以下チップ外周）は、リソグラフィスキャナーの先読みセンサーの軸がずれるとフォーカスがずれるので、歩留りが悪化しやすい。
【０００３】
同様に、半導体ウェーハの外周（以下ウェーハ外周）は、製造工程を経ることでウェーハが反りだしてフォーカスがずれたり、キャリアや製造装置との接触によって発生するダストが落下したりして歩留りが悪化しやすい。それにも関わらず、現状の半導体集積回路装置の機能ブロック（集積回路ブロック）のレイアウトは、特に、チップ内の位置や、ウェーハ内の位置に応じた歩留りを考慮したものにはなっていない。
【０００４】
データベースに登録されている機能ブロックの組み合わせから、出来上がるチップサイズや、歩留りを予想する半導体設計／製造システムは、特許文献１に記載される。しかし、特許文献１には、機能ブロックを、どのようにチップにレイアウトすると歩留りが上がるのかについては示唆していない。
【特許文献１】特開２００４−３１８９１
【発明の開示】
【発明が解決しようとする課題】
【０００５】
この発明は、歩留りを向上できる半導体集積回路装置のレイアウト方法、及びそのレイアウト方法を支援するレイアウト支援システムを提供する。
【課題を解決するための手段】
【０００６】
この発明の第１態様に係る半導体集積回路装置のレイアウト方法は、複数の機能ブロックを組み合せてチップ上に配置する半導体集積回路装置のレイアウト方法であって、前記複数の機能ブロック各間のアクセス回数を確認し、アクセス回数が多い機能ブロックどうしがあれば、これら機能ブロックは結合して１つの機能ブロックとする手順と、前記機能ブロック毎にクリティカルエリアの大きさを計算し、前記機能ブロック毎にクリティカルエリアの単位面積当たりの大きさを求める手順と、前記機能ブロック毎にフォーカスマージンが狭い危険パターンを抽出し、前記抽出した危険パターンの数を計算し、前記機能ブロック毎に前記危険パターンの数を求める手順と、前記機能ブロック毎に求めた前記単位面積当たりのクリティカルエリアの大きさ、及び前記危険パターンの数に基いて前記機能ブロックそれぞれに危険度順位を付与する手順と、前記危険度順位が高い機能ブロックから低い機能ブロックにかけて、チップ中央からチップ外周へ、又はショット内安全度が高い部分からショット内安全度が低い部分へ、前記機能ブロックをレイアウトする手順と、前記機能ブロックがレイアウトされたチップのクロックタイミングを確認する手順と、前記クロックタイミングに問題が有れば前記チップのレイアウトを修正し、問題が無ければ前記チップのレイアウトを固定する手順とを具備する。
【０００７】
この発明の第２態様に係る半導体集積回路装置のレイアウト支援システムは、複数の機能ブロックを組み合せてチップ上に配置する半導体集積回路装置のレイアウト支援システムであって、前記機能ブロック各間のアクセス回数を確認し、前記機能ブロック各間において前記アクセス回数が多い機能ブロック間があれば、アクセス回数が多い機能ブロックどうしは結合し、１つの機能ブロックとする手順と、前記機能ブロック毎にクリティカルエリアの大きさを計算し、前記機能ブロック毎にクリティカルエリアの単位面積当たりの大きさを求める手順と、前記機能ブロック毎にフォーカスマージンが狭い危険パターンを抽出し、前記抽出した危険パターンの数を計算し、前記機能ブロック毎に前記危険パターンの数を求める手順と、前記機能ブロック毎に求めた前記単位面積当たりのクリティカルエリアの大きさ、及び前記危険パターンの数に基いて前記機能ブロックそれぞれに危険度順位を付与する手順と、前記危険度順位が高い機能ブロックから低い機能ブロックにかけて、チップ中央からチップ外周へ、又はショット内安全度が高い部分からショット内安全度が低い部分へ、前記機能ブロックをレイアウトする手順と、前記機能ブロックがレイアウトされたチップを動作シミュレーションし、前記チップのクロックタイミングを確認する手順と、前記クロックタイミングに問題が有れば前記チップのレイアウトを修正し、問題が無ければ前記チップのレイアウトを固定する手順とを実行する。
【発明の効果】
【０００８】
この発明によれば、歩留りを向上できる半導体集積回路装置のレイアウト方法、及びそのレイアウト方法を支援するレイアウト支援システムを提供できる。
【発明を実施するための最良の形態】
【０００９】
この発明の実施形態に係る半導体集積回路装置は、複数の機能ブロックを組み合せてチップ上に配置する半導体集積回路装置である。このような半導体集積回路装置の一例は、携帯撮像端末用ＩＣである。携帯撮像端末は、機種毎に、機能、操作方法が異なる。さらには、データ処理方法が違う場合もある。その上、製品サイクルが短い。このような製品に使用されるＩＣは、多品種少量生産になる。複数の機能ブロックを組み合せてチップ上に配置する半導体集積回路装置は、短期間で多品種を設計できるので、例えば、携帯撮像端末用ＩＣのような多品種少量生産の電子機器のＩＣに良く利用される。
【００１０】
この発明の実施形態に係る半導体集積回路装置のレイアウト方法は、１つのチップに集積される複数の機能ブロック毎に、製造中に歩留りが落ち易いか否かを示す危険度順位を付与し、危険度が高い機能ブロックはチップ内の歩留りが落ち難い部分、又はショット内の安全度が高い部分にレイアウトする。反対に危険度が低い機能ブロックはチップ内の歩留りが落ち易い部分、又はショット内の安全度が低い部分にレイアウトする。リソグラフィ工程では、マスクパターンをウェーハ上に転写する作業を繰り返す。本明細書におけるショットとは、上記作業１回分で転写される露光フィールドサイズを指す。
【００１１】
このように、１つのチップに集積される複数の機能ブロックを、チップ内の位置や、ウェーハ内の位置に応じた歩留りを考慮してレイアウトすることで、歩留りを考慮しないレイアウトに比較すれば、半導体集積回路装置の歩留りを向上させることができる。
【００１２】
以下、この発明の実施形態のいくつかを、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００１３】
（第１実施形態）
図１はこの発明の第１実施形態に係る半導体集積回路装置のレイアウト方法の一例を示す流れ図、図２は１つのチップに組み合わせる複数の機能ブロックを示す図である。
【００１４】
まず、図２に示すように、設計する半導体集積回路装置（ＩＣ）に応じて、１つのチップに組み合わせる複数の機能ブロック（集積回路ブロック）を、例えば、データベースから選ぶ。本例では機能ブロックＡ〜Ｇを選ぶ。機能ブロックの種類や数は、設計するＩＣによって適宜変更される。
【００１５】
次に、図１に示すように、機能ブロックＡ〜Ｇ各間のアクセス回数を確認する。アクセス回数が多い機能ブロックどうしがあれば、これら機能ブロックは結合して１つの機能ブロックとする（ＳＴ．１）。
【００１６】
図３に機能ブロック各間のアクセス回数の一確認例を示す。
【００１７】
図３に示すように、機能ブロックＡ〜Ｇ各間のアクセス回数は、本例では、機能ブロックどうしを結合する結合配線数から求める。機能ブロックＡ〜Ｇの結合配線の組み合わせは、Ｌａｂ〜Ｌｆｇの２１通り（＝（７×７−７）／２）ある。結合配線数Ｌａｂは、機能ブロックＡと機能ブロックＢとを結合する配線の数である。結合配線数Ｌｂａは、機能ブロックＢと機能ブロックＡとを結合する配線の数であり、本例ではＬｂａ＝Ｌａｂである。以下同様に、結合配線数Ｌａｃ、又はＬｃａは機能ブロックＡと機能ブロックＣとを結合する配線の数、…、結合配線数Ｌｆｇ、又はＬｇｆは機能ブロックＦと機能ブロックＧとを結合する配線の数である。結合配線数の数え方であるが、これは、回路シミュレーションソフトを用い、機能ブロックどうしを結合する配線の数をカウントすれば良い。
【００１８】
カウントの結果、本例では、結合配線数が多いものはアクセス回数が多い機能ブロックどうしと認識し、１つの機能ブロックとする。認識の仕方、即ち、機能ブロックどうしを結合するか否かは、例えば、結合配線数が所定数以上といったしきい値を決めて判断すれば良い（しきい値判断）。もしくは結合配線数の順位で判断すれば良い（順位判断）。順位判断の一例は、結合配線数が最大であれば結合する、あるいは最大から何番目までは結合する、である。例えば、最大から２番目までは結合する、３番目までは結合する、である。なお、しきい値判断を採用した場合には、結合配線の組み合わせの全てが、しきい値以上を満たさない場合があるから、結合される機能ブロックが無い場合もあり得る。
【００１９】
本例では、図４に示すように、機能ブロックＤと機能ブロックＥとを結合する結合配線数Ｌｄｅ（＝Ｌｅｄ）が所定数以上、もしくは最大である、と判断した。この判断に従って、機能ブロックＤと機能ブロックＥとを結合し、１つの機能ブロックＤ＋Ｅとする。結合の仕方であるが、例えば、機能ブロックＤのパターン、及び機能ブロックＥのパターンは変更せず、例えば、互いにとなりどうしに配置した状態で１ブロックと認識すれば良い。なお、本例では２つの機能ブロックを結合し、１つの機能ブロックとしたが、３つ以上の機能ブロックを結合し、１つの機能ブロックとすることも可能である。
【００２０】
次に、機能ブロックＡ、Ｂ、Ｃ、Ｄ＋Ｅ、Ｆ、Ｇ毎にクリティカルエリア（以下Ａｃ（Ｒ）と略記する）の大きさを計算する（ＳＴ．２）。
【００２１】
Ａｃ（Ｒ）は、簡単には機能ブロックが欠陥に起因した不良を起こし易いか否かの度合いを示す指数である。Ａｃ（Ｒ）については、特許文献１（特開２００４−３１８９１）にも記載がある。欠陥の具体的な例は、クリーンルーム内を漂う微小なダストである。本例では、ダストが機能ブロック上に落下したときに短絡不良を起こす可能性の度合いとして、Ａｃ（Ｒ）を利用する。
【００２２】
図５、及び図６はＡｃ（Ｒ）を説明するための図である。図５Ａ〜図５Ｃ、及び図６Ａ〜図６Ｃには、異なる配線間ピッチｄ１〜ｄ３と、半径Ｒ１、又はＲ２の仮想ダストとが示される。
【００２３】
図５Ａ、及び図６Ａに示すように、仮想ダストの直径“Ｒ１×２＝２Ｒ１”、又は“Ｒ２×２＝２Ｒ２”が配線間ピッチｄ１よりも小さければ（２Ｒ１＞ｄ１、又は２Ｒ２＞ｄ１）、仮想ダストは配線１０と配線１１との間をまたぐことはない。このような配線間にダストが落下しても、ダストを介した短絡不良は起きない。このような配線間においては、Ａｃ（Ｒ）の大きさは“ゼロ”である。
【００２４】
図５Ｂ、及び図６Ｂには、配線間ピッチｄ１よりも狭い配線間ピッチｄ２が示される。直径２Ｒ１、又は２Ｒ２が配線間ピッチｄ２と同じ以上になると（２Ｒ１≦ｄ２、又は２Ｒ２≦ｄ２）、仮想ダストは配線１０と配線１１との間をまたぐことがある。ダストが落下すると、ダストを介した短絡不良の可能性が生ずる。可能性の度合いは、配線１０に仮想ダストの端が接したときの仮想ダストの中心位置と、配線１１に仮想ダストの端が接したときの仮想ダストの中心位置とが重なりあう部分の大きさで知ることができる。この大きさがＡｃ（Ｒ）である。Ａｃ（Ｒ）の大きさは、配線間ピッチが同じ場合にはダストの大きさに応じて変わる。図５Ｂには“２Ｒ１＜ｄ２”の場合が示され、図６Ｂには“２Ｒ２＝ｄ２”の場合が示される。それぞれ配線間ピッチはｄ２で同じであるが、Ｒ２はＲ１よりも小さい。この場合には、Ａｃ（Ｒ２）はＡｃ（Ｒ１）よりも小さくなる。
【００２５】
図５Ｃ、及び図６Ｃには、配線間ピッチｄ２よりも狭い配線間ピッチｄ３が示される。
【００２６】
図５Ｃに示すＡｃ（Ｒ１）は図５Ｂに示すＡｃ（Ｒ１）よりも大きくなり、同様に図６Ｃに示すＡｃ（Ｒ２）は図６Ｂに示すＡｃ（Ｒ２）よりも大きくなる。Ａｃ（Ｒ）の大きさは、ダストの大きさが同じ場合には配線間ピッチに応じて換わる。特に、図示はしないが、配線間ピッチが“ｄ３”よりも狭まり、ダストの半径Ｒと配線間ピッチｄとの関係が“Ｒ≧ｄ”となると、Ａｃ（Ｒ）は一定になる。
【００２７】
本例では、上記Ａｃ（Ｒ）の大きさを機能ブロックの全ての配線間で求める。かつ、求めたＡｃ（Ｒ）を機能ブロック内の全領域で足し合わせる。このようにして機能ブロック毎にＡｃ（Ｒ）の大きさを求める。
【００２８】
図７に、Ａｃ（Ｒ）とダストサイズの分布Ｄ（Ｒ）とから予測される不良数λを示す。
【００２９】
半導体製造工場のクリーンルームは清浄度が高いとはいえ、微少なダストは皆無ではない。ダストの大きさとその分布との関係を図７中の線ｂに示す。ダストは、サイズＲが小さいほど数多く存在し、サイズＲが大きくなるにつれてその数が減る。線ａに示すＡｃ（Ｒ）とダストサイズ分布Ｄ（Ｒ）との積分値を求めると、不良数λを予測することができる。
【００３０】
なお、配線パターンや配線数は機能ブロック毎に違う。このため、図８に示すように、Ａｃ（Ｒ）を示す線ａは機能ブロック毎に変わるが、Ａｃ（Ｒ）は、ダストの落下に起因した不良を起こし易いか否かを示す指数になり得る。図９に、Ａｃ（Ｒ）の計算例を示す。
【００３１】
図９に示すように、Ａｃ（Ｒ）は、機能ブロックＡ、Ｂ、Ｃ、Ｄ＋Ｅ、Ｆ、Ｇ毎に、Ａｃａ、Ａｃｂ、Ａｃｃ、Ａｃｄ＋Ａｃｅ、Ａｃｆ、Ａｃｇと計算される（具体的な数値例は、本明細書では省略する）。結合された機能ブロックＤ＋ＥのＡｃ（Ｒ）については、本例では、結合前の機能ブロックＤのＡｃ（Ｒ）の大きさＡｃｄと、同じく結合前の機能ブロックＥのＡｃ（Ｒ）の大きさＡｃｅとを足すことで求める。
【００３２】
Ａｃ（Ｒ）を計算するとき、ダストサイズＲをどの値に設定するかについては、製造に使用するクリーンルームの清浄度を参照して設定されれば良い。クリーンルームの清浄度は何クラスかに分かれるが、クラス毎に許容されるダストの最大の大きさが決まっているからである。
【００３３】
Ａｃ（Ｒ）は、上述したように機能ブロック内の全領域で足し合わせた合算値である。従って、Ａｃ（Ｒ）は配線密度が同等の場合は、機能ブロックの面積が広いほど大きくなる。通常の回路同士の比較では、配線密度が同等になる場合が少なくないため、このまま利用しても良い場合もあり得るが、面積が広い機能ブロックはＡｃ（Ｒ）が大きい、と判断してしまうと、確実な判断を損なうこともあり得る。そこで、本例では、図９に示すように、機能ブロックの面積を考慮する。
【００３４】
図９に示すように、機能ブロックの面積は、機能ブロックＡ、Ｂ、Ｃ、Ｄ＋Ｅ、Ｆ、Ｇ毎に、Ｓａ、Ｓｂ、Ｓｃ、Ｓｄ＋Ｓｅ、Ｓｆ、Ｓｇと求められる。結合された機能ブロックの面積は、本例では、結合前の機能ブロックＤの面積Ｓｄと、同じく結合前の機能ブロックＥの面積Ｓｅとを足すことで求める。
【００３５】
機能ブロック毎に、Ａｃ（Ｒ）と面積とを求めたので、本例では、機能ブロック毎にＡｃ（Ｒ）の単位面積当たりの大きさを求める。図９には示していないが、例えば、機能ブロックＡは、Ａｃａ／Ｓａと計算することで、機能ブロックＡの単位面積当たりのＡｃ（Ｒ）の大きさが求められる。結合された機能ブロックＤ＋ＥのＡｃ（Ｒ）の単位面積当たりの大きさについては、本例では、（Ａｃｄ＋Ａｃｅ）／（Ｓｄ＋Ｓｅ）と計算することで求める。単位面積当たりのＡｃ（Ｒ）を求めることで、Ａｃ（Ｒ）の大きさのみで判断する場合に比較して不良を起こし易いか否かを、より確実に判断できる。
【００３６】
次に、機能ブロックＡ、Ｂ、Ｃ、Ｄ＋Ｅ、Ｆ、Ｇ毎に危険パターンを抽出する（ＳＴ．３）。
【００３７】
危険パターンは、フォーカスマージンが狭い箇所であり、例えば、リソグラフィシミュレーションをすることで抽出することができる。図１０に危険パターンの一例を示す。
【００３８】
図１０は、千鳥格子状の配線パターン、もしくは素子領域パターンを示す。千鳥格子状のパターンは、パターンが“疎”な部分と“密”な部分とを繰り返す。“疎”な部分と“密”な部分とでは、例えば、露光時に届く光量が異なる。このため、双方のパターンを最適に露光することは困難である。例えば、露光条件を、“疎”な部分に合わせて最適化すると、“密”な部分では、例えば、露光不足になり易い。反対に、“密”な部分に合わせて最適化すると、“疎”な部分では、例えば、露光超過になり易い。結果として、最適条件は、“疎”な部分と“密”な部分との兼ね合いとなる。サイズにもよるが、千鳥格子状パターンは、フォーカスマージンが狭くなりやすい危険パターンの一つである。本例では、千鳥格子状パターンの“疎”な部分を危険パターンとする。なお、危険パターンは千鳥格子状パターン以外にも存在するが、本明細書では省略する。図１１に、危険パターンの抽出例を示す。図１１には、１つの機能ブロック中の危険パターンの箇所を“点（ドット）”で示す。
【００３９】
機能ブロックＡ、Ｂ、Ｃ、Ｄ＋Ｅ、Ｆ、Ｇ毎に、図１１に示すように危険パターンを抽出したら、危険パターンの数を数え、機能ブロックＡ、Ｂ、Ｃ、Ｄ＋Ｅ、Ｆ、Ｇ毎に危険パターンの数を求める。結合された機能ブロックＤ＋Ｅの危険パターンの数は、本例では、結合前の機能ブロックＤの危険パターンの数と、同じく結合前の機能ブロックＥの危険パターンの数とを足すことで求める。
【００４０】
次に、機能ブロックＡ、Ｂ、Ｃ、Ｄ＋Ｅ、Ｆ、Ｇ毎に求めた単位面積当たりのＡｃ（Ｒ）の大きさ、及び危険パターンの数に基いて機能ブロックそれぞれに危険度順位を付与する（ＳＴ．４）。
【００４１】
本例では、危険度順位は、危険パターンの数が多い順に付与する。危険パターンの数が同数、又は同クラスの場合には、本例では、単位面積当たりのＡｃ（Ｒ）が大きい方に危険度が高い順位を付与する。危険パターンの数が同クラスとの意味は、例えば、危険パターンの数を、ある範囲、例えば、１００個の範囲でクラス分けをする場合を言う。例えば、クラス１は危険パターン数が１００１〜１１００の範囲、クラス２は同じく１１０１〜１２００の範囲というような場合である。この場合には、危険パターンの数が１１２０個も、１１４０個もクラス２で同クラスと判断する。図１２に、危険度順位の付与例を示す。
【００４２】
次に、複数の機能ブロックＡ、Ｂ、Ｃ、Ｄ＋Ｅ、Ｆ、Ｇを、チップにレイアウトする（ＳＴ．５）。
【００４３】
本例では、危険度順位が高い機能ブロックから低い機能ブロックにかけて、チップ中央からチップ外周に向かって、又はショット内安全度が高い部分からショット内安全度が低い部分に向かってレイアウトする。チップ中央はチップ外周に比較してチップ内の歩留りが落ち難い部分である。ショット内の安全度が高い部分は低い部分に比較してチップ内の歩留りが落ち難い部分である。
【００４４】
チップ中央がチップ外周に比較して歩留りが落ち難い理由は次の通りである。
【００４５】
まず、ウェーハの事情から説明する。
【００４６】
図１３Ａはウェーハの平面図、図１３Ｂは図１３Ａ中の枠Ｂ内の拡大図である。図１４はウェーハの紙面左上４分の１の領域の拡大図である。
【００４７】
図１３Ａに示すように、ウェーハには、その外周に歩留りが低下する領域１がある。この主たる原因は、製造工程を経るとウェーハが反りだすこと、及びウェーハ外周がキャリアや製造装置と接触するとダストが発生することにある。ウェーハが反りだすと、リソグラフィ時のフォーカスがずれる。ダストはウェーハ外周付近に発生するから、発生したダストは、確率的に発生源の近く、即ち、ウェーハ外周に落下し易い。ウェーハ外周は歩留りが低下しやすい。その反面ウェーハ中央は歩留りが低下しにくい。
【００４８】
次に、チップの事情を説明する。
【００４９】
図１３Ｂに示すように、チップ２には、その外周に歩留りが低下する領域３がある。図１３Ｂに示すような領域３が生ずる原因は、リソグラフィスキャナーの先読みセンサーの軸ずれにある。領域３は、スキャン方向に沿ってチップ両側部に発生する。
【００５０】
さらに、チップ２はウェーハ中央だけでなく、図１４に示すように、ウェーハ外周５の近くにも配置される。このため、チップ２には領域３の他に、チップ外周に歩留りが低下する領域４がある。これは、図１３Ａに示した領域１の近くにあるために生じる。いずれにせよ、チップ中央はチップ外周に比較して歩留りは落ち難い。これらの事情がチップ外周において歩留りを起こしやすい、という要因となっている。
【００５１】
本例では、歩留りが落ち易いか否かを判断するために、ショット内安全度分布を作成する。ショット内安全度分布を作成するためには、まず、ショットを、ｘ個の領域に分割する。“ｘ”は任意の数であり、“ｘ”の数は、例えば、必要とされた分布の分解能に従って決定される。ｘ個に分割された領域それぞれの面積に対して、ステッパー、スキャナー、及びダストのみの影響によって良品歩留りがいくつになるか計算する。計算式は、後述する（１）式を使用する。ｘ個に分割された領域毎にそれぞれ求められた良品歩留りの分布が、ショット内安全度分布となる。
【００５２】
図１５はショット内安全度分布の一例を詳細に示す図である。図１５は、１チップ-１ショットの場合のショット内安全度分布例を示す。図１５は白黒の図で示すが、本来はマップ状に安全度が詳細な等高線で表され、かつ、色分けされた図である。しかし、本明細書では、安全度の分布の傾向のみが分かるように示すことにする。図１５に示すショット内安全度分布の求め方を、以下説明する。
【００５３】
ショット内安全度は、良品確率から求める。良品確率は、良品確率１００％を、例えば、“１、あるいは１０、あるいは１００”として基準値として定める。良品確率は、この基準値から、ショット内におけるダストの落下確率から予測した不良品発生確率、及びショット内における露光異常の発生確率から予測した不良品発生確率を、例えば、減ずることで得ることができる。
【００５４】
さらに、良品確率は、露光装置としてリソグラフィスキャナーを使用した時のスキャナー使用時良品確率と、露光装置としてリソグラフィステッパーを使用した時のステッパー使用時良品確率とがある。良品確率の分布は、ステッパーを使用したときと、スキャナーを使用ときとで異なるためである。図１６にステッパーの概略構成を、図１７にスキャナーの概略構成を示す。
【００５５】
図１６に示すように、ステッパーの露光領域はショット内を動かない。対して、スキャナーの露光領域は、図１７に示すようにショット内を動く。ステッパーの良品確率分布は、図１８に示すようにショット中心とした同心円状となり、スキャナーの良品確率分布は、図１９に示すようにスキャン方向に沿った縞状となる。
【００５６】
本例では、ステッパーの良品確率分布は、ショットを同心円状にｍ分割し、ｍ分割した領域に、それぞれ良品確率を割り当てることで求める。同様に、スキャナーの良品確率分布は、ショットを縞状にｎ分割し、ｎ分割した領域に、それぞれ良品確率を割り当てることで求める。
【００５７】
良品確率を左右する要因の一つに、投影レンズの曇りがある。図２０Ａ、及び図２０Ｂにステッパーの場合を、図２１Ａ〜図２１Ｃにスキャナーの場合を示す。
【００５８】
フォトレジストが露光されると、フォトレジストはガスを発生する。発生したガスは、図２０Ａに示すようにステッパーの投影レンズを曇らせ、図２１Ａに示すようにスキャナーの投影レンズを曇らせる。曇りの度合いは、投影レンズの中央で多く、その外周で少ない。フォーカスは投影レンズの中央で合わせる。曇りの度合いは、レンズの中央とその外周とで違うから、ショット外周においてはフォーカスずれが起こり易い。故に、良品確率は、ショット外周に向かうにつれて低下する。
【００５９】
ステッパーの露光領域はショット内で動かない。良品確率は、ショット中心を中心にしてショット外周に向かって同心円状に低下する。結果として、図２０Ｂに示すように、ショットの４つのコーナーの良品確率が最低となる。良品確率が最低となる領域を、パターン異常発生領域と呼ぶ。
【００６０】
スキャナーの露光領域はショット内で動く。動く方向を、図２１Ｃに示すようにＹ方向と仮定すると、良品確率は、ショット中心を通るＹ方向の中心線を中心にしてショット外側に向かって縞状に低下する。結果として、図２１Ｃに示すように、ショットのＹ方向に沿った２つのサイドが、パターン異常発生領域となる。
【００６１】
さらに、スキャナーは、露光時に、露光スリットがＹ方向に移動する。露光スリットが移動する際には、先読みセンサーがウェーハ表面の高さを検知する。露光装置自体、あるいはウェーハステージは、先読みセンサーの検知結果に従ってＹ方向に対して垂直なＺ方向に動き、露光スリットが移動している間、常にジャストフォーカスが維持されるように、ウェーハ表面と投影レンズとの間の距離を調整する。このときに、高さ方向、即ちＺ方向に対して平面方向に傾くような“ぶれ”があると、ショットのＹ方向に沿った２つのサイドのいずれかにおいてはフォーカスがずれる。“先読みセンサーの軸ずれ”と呼ばれる現象である。先読みセンサーの軸ずれも、ショットのＹ方向に沿った２つのサイドを、パターン異常発生領域とする要因である。
【００６２】
以上は露光装置から見た安全度である。さらに、もう一つチップから見た安全度がある。これはダストの落下確率を主な要因とする。ダストの落下確率は、チップがウェーハ外周に配置されることを想定すると、図２２に示すようにチップ外周からチップ中心に向かって同心円状に低下する。ダストの落下確率はチップ中心が最低である。故に、ダストを考慮した良品確率はチップ中心において最高となる。
【００６３】
本例では、ダストを考慮した良品確率分布は、チップを同心円状にｌ分割し、ｌ分割した領域に、それぞれダストを考慮した良品確率を割り当てることで求める。ダストを考慮した良品確率はチップ中心が最高であり、チップ外周に向かうにつれて低下する。
【００６４】
本例は、１チップ-１ショットである。図２０Ｂ、図２１Ｃに示すショットと、図２２に示すチップとは一致する。これらを重ね合わせれば、チップ全体の良品確率、もしくはショット全体の良品確率を求めることができる。
【００６５】
本例では、下記（１）式を用いて、良品確率をチップ内平面座標毎に一点ずつ求め、求めた値それぞれから、チップ全体の良品確率分布、もしくはショット全体の良品確率分布を求める。
【００６６】
図２３に示す座標（Ｘ，Ｙ）の良品確率：
座標（Ｘ，Ｙ）の良品確率＝Ｓｃｘｙｋ１×Ｓｔｘｙｋ２×Ｄｕｘｙ…  …（１）
（１）式において、
Ｓｃｘｙ：座標（Ｘ，Ｙ）におけるスキャナー使用時の良品確率
ｋ１    ：スキャナー使用レイヤー数
Ｓｔｘｙ：座標（Ｘ，Ｙ）におけるステッパー使用時の良品確率
ｋ２    ：ステッパー使用レイヤー数
Ｄｕｘｙ：座標（Ｘ，Ｙ）におけるダストに起因した良品確率
である。
【００６７】
リソグラフィマスク（レチクル）は、ＩＣの各層ごとに交換される。レイヤー数とは、例えば、ＩＣの各層の総計である。レイヤー数は、１つのＩＣが完成するまでに経るリソグラフィ工程の回数とほぼ一致する。
【００６８】
（１）式では、スキャナー使用、及びステッパー使用を考慮している。これは、１つのＩＣが完成するまでに、スキャナーを使用するリソグラフィ工程と、ステッパーを使用するリソグラフィ工程との双方がある場合を想定している。１つのＩＣが完成するまでに、スキャナーのみを使用する場合には、（１）式からステッパーの項（Ｓｔｘｙｋ２）を省略すれば良い。一方、ステッパーのみを使用する場合には、（１）式からスキャナーの項（Ｓｃｘｙｋ１）を省略すれば良い。
【００６９】
（１）式では、ステッパーの項（Ｓｔｘｙｋ２）、スキャナーの項（Ｓｃｘｙｋ１）、及びダストの項（Ｄｕｘｙ）を掛け合わせているが、これは足し合わせるように変形しても良い。
【００７０】
乗算と加算との使い分けの一例は、次の通りである。
【００７１】
欠陥、例えば、露光異常やダスト落下が互いに相関がない場合には、良品確率は、各項を掛け合わせて求める（乗算）。例えば、スキャナーの欠陥（例えば、露光異常）が、ダストの落下に全く影響を及ぼさない場合には、スキャナーの項（Ｓｃｘｙｋ１）とダストの項（Ｄｕｘｙ）とは互いに掛け合わせられれば良い。即ち、上記（１）式の通りである。
【００７２】
また、上述の基準値（良品確率＝１００％を示す）を、例えば、“１００”と仮定して、良品確率Ｇを、例えば、“０≦Ｇ＜１０”ならば“１”、“１０≦Ｇ＜２０”ならば“２”、…のように指数で表現した場合には、最終的な良品確率は、各指数を足し合わせて求めても良い（加算）。
【００７３】
また、上記（１）においては、ステッパーの項（Ｓｔｘｙｋ２）、及びスキャナーの項（Ｓｃｘｙｋ１）を求めるために、良品確率を単純に使用レイヤー数（ｋ１、ｋ２）だけ掛け合わせた。しかしながら、レイヤー毎に良品確率を求め、それぞれ掛け合わせることで、ステッパーの項（Ｓｔｘｙ）、及びスキャナーの項（Ｓｃｘｙ）を求めるようにしても良い。この場合には、ステッパーの項（Ｓｔｘｙ）は下記（２）式となり、スキャナーの項（Ｓｃｘｙ）は下記（３）式となる。
【００７４】
Ｓｔｘｙ＝Ｓｔｘｙｍ１×Ｓｔｘｙｍ２×Ｓｔｘｙｍ３×…    …（２）
Ｓｃｘｙ＝Ｓｃｘｙｍ１×Ｓｃｘｙｍ２×Ｓｃｘｙｍ３×…    …（３）
（２）、（３）式において、
ｍ１、ｍ２、ｍ３、…：レイヤー毎の良品確率
良品確率は、使用する露光装置の機種毎に求めても良い。例えば、同じステッパーでも、露光精度に優れたもの、これより劣るものがある。これらは、同じステッパーであったとしても良品確率の値は異なる。この事情は、スキャナーでも同様である。
【００７５】
以上のようにして、本例では、良品確率、即ち安全度を、チップ内平面座標毎に求める。
【００７６】
さらに、本例では、チップ内平面座標毎に求めた良品確率、即ち安全度を二次元展開し、チップ全体の安全度分布、もしくはショット全体の安全度分布を示す二次元分布マップを作成する。この二次元分布マップの一例が図１５に示したショット内安全度分布である。
【００７７】
手順ＳＴ．４で付与された危険度順位が最も高い機能ブロック、本例では機能ブロックＡは、図１５に示すショット内安全度分布の中で最も安全度が高い部分（安全度最高ランクの部分）に配置する（図２４）。この後、手順ＳＴ．４で付与された危険度順位に従って、安全度が低い部分に向かって配置する（図２５）。本例では機能ブロックＦが、危険度順位が最も低いから、これは、図２５に示すように、例えば、安全度が低い部分（安全度最低ランク）に配置されて良い。
【００７８】
機能ブロックＡ、Ｂ、Ｃ、Ｄ＋Ｅ、Ｆ、Ｇのレイアウトが終了したら、これら機能ブロックがレイアウトされたチップのクロックタイミングを確認する（ＳＴ．６）。
【００７９】
次に、クロックタイミングに問題が有ればチップのレイアウトを修正し（ＳＴ．８）、再度チップのクロックタイミングを確認する。問題が無ければチップのレイアウトを固定し、（ＳＴ．９）。レイアウトを終了する。
【００８０】
第１実施形態に係る半導体集積回路装置レイアウト方法によれば、１つのチップに集積される複数の機能ブロック毎に、製造中に歩留りが落ち易いか否かを示す危険度順位を付与し、危険度が高い機能ブロックはチップ内の歩留りが落ち難い部分、又はショット内の安全度が高い部分にレイアウトする。反対に危険度が低い機能ブロックはチップ内の歩留りが落ち易い部分、又はショット内の安全度が低い部分にレイアウトする。
【００８１】
このように、１つのチップに集積される複数の機能ブロックを、チップ内の位置や、ウェーハ内の位置に応じた歩留りを考慮してレイアウトすることで、歩留りを考慮しないレイアウトに比較すれば、半導体集積回路装置の歩留りを向上させることができる。
【００８２】
第１実施形態はレイアウト方法に従って説明したが、上記レイアウト方法を実行し、半導体集積回路装置のレイアウトを支援するレイアウト支援システムを得ることもできる。レイアウト支援システムの一例としては、例えば、図１に示す手順ＳＴ．１〜ＳＴ．９を実行すれば良い。これは、次に説明する第２実施形態においても同様である。
【００８３】
また、本例では、図１５に示したように、ショット内安全度分布（ショット内安全度マップ）を作成し、安全度分布を、回路設計者が目視できるようにしている。安全度分布は、目視化されなくても、レイアウト支援システム内に、データとして準備されるだけでも良い。しかし、安全度分布を目視化できるようにしておくと、例えば、支援システムが図１に示す手順ＳＴ．６〜ＳＴ．８において脱出不可能となった場合など、回路設計者が手作業でレイアウトをやり直さなければならない事態に陥ったときに便利である。
【００８４】
さらに、本例では、アクセス回数が多い機能ブロックどうしがあれば、これら機能ブロックは結合して１つの機能ブロックとする。本例に係るレイアウト方法は、製造中に歩留りが落ち易いか否かを示す危険度順位を参照してチップにレイアウトするので、近くに配置しなければならない機能ブロックどうしが、遠く離れてレイアウトされる可能性がある。しかしながら、本例では、最初に、アクセス回数が多い機能ブロックどうしがあれば、これら機能ブロックは結合して１つの機能ブロックとする。これにより、近くに配置しなければならない機能ブロックどうしが、遠く離れてレイアウトされる可能性を無くすことができる。これは、最初のレイアウトの段階で、例えば、チップのクロックタイミングが大きくはずれてしまうような事情を解消できる。
【００８５】
（第２実施形態）
図２６は、この発明の第２実施形態に係る半導体集積回路装置のレイアウト方法の一例を示す流れ図である。
【００８６】
図２６に示すように、第２実施形態が第１実施形態と異なるところは、手順ＳＴ．１０、即ち、危険度順位を付与する手順である。これ以外は、第１実施形態と同様である。
【００８７】
ＳＴ．１０に示すように、本例では、機能ブロック毎に危険度値を求める。危険度値は、本例では、単位面積当たりのＡｃ（Ｒ）の大きさと危険パターンの数とを掛け合わせる、もしくは足し合わせて得る。危険度順位は、危険度値危険度値が大きい順に付与する。危険度値が同値、又は同クラスであった場合には、本例では、危険パターンの数が多いほうに危険度が高い順位を付与する。危険度値が同クラスとの意味は、例えば、危険度値を、ある範囲でクラス分けをする場合を言う。これは、第１実施形態において説明した危険パターン数が同クラスと同様であり、危険度値が、例えば、決まった範囲内にあるものは、全て同クラスとして取り扱うことを言う。図２７に、第２実施形態に係る危険度順位の付与例を示す。
【００８８】
図２７に示すように、第２実施形態は、基本的に、危険度値を、単位面積当たりのＡｃ（Ｒ）の大きさと危険パターンの数とを掛け合わせる、もしくは足し合わせて得て、危険度値に従って危険度順位を付与する。
【００８９】
さらに、本例では、図２７に示すように、単位面積当たりのＡｃ（Ｒ）の大きさ、及び危険パターンの数それぞれに、重み係数α、βを与える。重み係数α、βを与える理由の一つは、工場内における実際の製造状況を、レイアウト方法に反映させることで、ＩＣの歩留りを、さらに、向上させることにある。具体的には、半導体集積化装置半導体集積回路装置製造工場内のクリーンルームの清浄度クラス、及び半導体集積回路装置の製造に使用する露光装置の性能に応じて、重み係数α、βを与える。重み係数α、βの基本的な与え方の一例は、単位面積当たりのＡｃ（Ｒ）の大きさに与える重み係数αは、クリーンルームの清浄度クラスが高い場合には小さくし、低い場合には大きくする。危険パターンの数に与える重み係数βは、露光装置の性能が高い場合には小さくし、低い場合には大きくする。
【００９０】
具体的な適用の一例は、清浄度クラスが高いクリーンルーム内で、やや性能に劣る、例えば、解像度が低い露光装置を使用する場合である。この場合には、露光装置の性能を歩留り悪化の主要因として重視し、危険パターンの数の重み係数βに大きい値を与え、単位面積当たりのＡｃ（Ｒ）の重み係数αに重み係数βよりも小さい値を与える。
【００９１】
適用の他例は、清浄度クラスがやや低いクリーンルーム内で、性能の良い、例えば、解像度が高い露光装置を使用する場合である。この場合には、クリーンルームの清浄度が歩留り悪化の主要因として重視し、重み係数αに大きい値を与え、重み係数βに重み係数αよりも小さい値を与える。
【００９２】
第２実施形態によれば、単位面積当たりのＡｃ（Ｒ）の大きさ、及び危険パターンの数それぞれに、重み係数α、βを与えるので、工場内における実際の製造状況を、レイアウト方法に反映させることができ、歩留りを、さらに、向上できる半導体集積回路装置のレイアウト方法を得ることができる。
【００９３】
上記実施形態は、下記の態様を含む。
【００９４】
（１）  複数の機能ブロックを組み合せてチップ上に配置する半導体集積回路装置のレイアウト方法であって、
前記複数の機能ブロック各間のアクセス回数を確認し、アクセス回数が多い機能ブロックどうしがあれば、これら機能ブロックは結合して１つの機能ブロックとする手順と、
前記機能ブロック毎にクリティカルエリアの大きさを計算し、前記機能ブロック毎にクリティカルエリアの単位面積当たりの大きさを求める手順と、
前記機能ブロック毎にフォーカスマージンが狭い危険パターンを抽出し、前記抽出した危険パターンの数を計算し、前記機能ブロック毎に前記危険パターンの数を求める手順と、
前記機能ブロック毎に求めた前記単位面積当たりのクリティカルエリアの大きさ、及び前記危険パターンの数に基いて前記機能ブロックそれぞれに危険度順位を付与する手順と、
前記危険度順位が高い機能ブロックから低い機能ブロックにかけて、チップ中央からチップ外周へ、又はショット内安全度が高い部分からショット内安全度が低い部分へ、前記機能ブロックをレイアウトする手順と、
前記機能ブロックがレイアウトされたチップのクロックタイミングを確認する手順と、
前記クロックタイミングに問題が有れば前記チップのレイアウトを修正し、問題が無ければ前記チップのレイアウトを固定する手順と、を具備する半導体集積回路装置のレイアウト方法。
【００９５】
（２）  （１）の態様に係る半導体集積回路装置のレイアウト方法において、前記危険度順位は前記危険パターンの数が多い順に付与され、前記危険パターンの数が同数、又は同クラスの場合には、前記単位面積当たりのクリティカルエリアが大きい方に危険度が高い順位を付与する。
【００９６】
（３）  （１）の態様に係る半導体集積回路装置のレイアウト方法において、前記危険度順位は、前記単位面積当たりのクリティカルエリアの大きさと前記危険パターンの数とを掛け合わせる、もしくは足し合わせて得た危険度値を求め、
前記危険度順位は前記危険度値が大きい順に付与され、前記危険度値が同値、又は同クラスであった場合には、前記危険パターンの数が多いほうに危険度が高い順位を付与する。
【００９７】
（４）  （１）〜（３）いずれか一つの態様に係る半導体集積回路装置のレイアウト方法において、前記単位面積当たりのクリティカルエリアの大きさ、及び前記危険パターンの数それぞれに、重み係数を与える。
【００９８】
（５）  （４）の態様に係る半導体集積回路装置のレイアウト方法において、前記重み係数の値は、半導体集積回路装置製造工場内のクリーンルームの清浄度クラス、及び半導体集積回路装置の製造に使用する露光装置の性能に応じて決定される。
【００９９】
（６）  （５）の態様に係る半導体集積回路装置のレイアウト方法において、前記単位面積当たりのクリティカルエリアの大きさに与える重み係数は、前記クリーンルームの清浄度クラスが高い場合には小さくし、低い場合には大きくし、前記危険パターンの数に与える重み係数は、前記露光装置の性能が高い場合には小さくし、低い場合には大きくする。
【０１００】
（７）  （１）の態様に係る半導体集積回路装置のレイアウト方法において、前記機能ブロック各間のアクセス回数は、前記機能ブロックどうしを結合する結合配線数から求め、前記結合配線数が多いものはアクセス回数が多い機能ブロックどうしと認識し、前記認識された機能ブロックどうしは結合し、１つの機能ブロックとする。
【０１０１】
（８）  （７）の態様に係る半導体集積回路装置のレイアウト方法において、前記機能ブロックどうしを結合するか否かは前記結合配線数が所定数以上、もしくは前記結合配線数の多さの順位で決める。
【０１０２】
（９）  （８）の態様に係る半導体集積回路装置のレイアウト方法において、前記配線の数はシミュレーションソフトを用い、機能ブロックどうしを接続する配線の数をカウントして求める。
【０１０３】
（１０）  （１）、（７）、（８）、及び（９）いずれか一つの態様に係る半導体集積回路装置のレイアウト方法において、前記結合された機能ブロックにおける前記単位面積当たりのクリティカルエリアの大きさは、結合前の単位面積当たりのクリティカルエリアの大きさどうしを足し合わせることで得て、
前記結合された機能ブロックにおける前記危険パターンの数は、結合前の危険パターンの数どうしを足し合わせることで得る。
【０１０４】
（１１）  （１）の態様に係る半導体集積回路装置において、前記ショット内安全度は、ショット内におけるダストの落下確率、及びショット内における露光異常の発生確率に応じて求める。
【０１０５】
（１２）  （１１）の態様に係る半導体集積回路装置において、前記露光異常の発生確率は、前記露光装置としてリソグラフィスキャナーを使用した時のスキャナー使用時発生確率と、前記露光装置としてリソグラフィステッパーを使用した時のステッパー使用時発生確率とを含む。
【０１０６】
（１３）  （１１）、及び（１２）いずれかの態様に係る半導体集積回路装置において、前記露光異常の発生確率は、使用する露光装置の機種毎に求める。
【０１０７】
（１４）  （１１）〜（１３）いずれか一つの態様に係る半導体集積回路装置において、前記ショット内安全度は、前記露光異常の発生確率を前記露光装置の使用レイヤー数乗じた値に、前記ダストの落下確率を掛け合わせる、もしくは足し合わせて得る。
【０１０８】
（１５）  （１１）〜（１４）いずれか一つの態様に係る半導体集積回路装置において、前記ショット内安全度をチップ内平面座標毎に求め、これら平面座標毎に求めたショット内安全度を二次元展開し、ショット内安全度の二次元分布マップを作成する。
【０１０９】
（１６）  複数の機能ブロックを組み合せてチップ上に配置する半導体集積回路装置のレイアウト支援システムであって、
前記機能ブロック各間のアクセス回数を確認し、前記機能ブロック各間において前記アクセス回数が多い機能ブロック間があれば、アクセス回数が多い機能ブロックどうしは結合し、１つの機能ブロックとする手順と、
前記機能ブロック毎にクリティカルエリアの大きさを計算し、前記機能ブロック毎にクリティカルエリアの単位面積当たりの大きさを求める手順と、
前記機能ブロック毎にフォーカスマージンが狭い危険パターンを抽出し、前記抽出した危険パターンの数を計算し、前記機能ブロック毎に前記危険パターンの数を求める手順と、
前記機能ブロック毎に求めた前記単位面積当たりのクリティカルエリアの大きさ、及び前記危険パターンの数に基いて前記機能ブロックそれぞれに危険度順位を付与する手順と、
前記危険度順位が高い機能ブロックから低い機能ブロックにかけて、チップ中央からチップ外周へ、又はショット内安全度が高い部分からショット内安全度が低い部分へ、前記機能ブロックをレイアウトする手順と、
前記機能ブロックがレイアウトされたチップを動作シミュレーションし、前記チップのクロックタイミングを確認する手順と、
前記クロックタイミングに問題が有れば前記チップのレイアウトを修正し、問題が無ければ前記チップのレイアウトを固定する手順と、を実行する半導体集積回路装置のレイアウト支援システム。
【０１１０】
以上、この発明をいくつかの実施形態により説明したが、この発明は各実施形態に限定されるものではなく、その実施にあたっては発明の要旨を逸脱しない範囲で種々に変形することが可能である。
【０１１１】
また、各実施形態は単独で実施することが可能であるが、適宜組み合わせて実施することも可能である。
【０１１２】
また、各実施形態は種々の段階の発明を含んでおり、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することが可能である。
【図面の簡単な説明】
【０１１３】
【図１】図１はこの発明の第１実施形態に係る半導体集積回路装置のレイアウト方法の一例を示す流れ図
【図２】図２は複数の機能ブロックを示す図
【図３】図３は機能ブロック各間のアクセス回数の一確認例を示す図
【図４】図４は機能ブロックどうしの結合の一例を示す図
【図５】図５Ａ〜図５Ｃはクリティカルエリアを説明するための図
【図６】図６Ａ〜図６Ｃはクリティカルエリアを説明するための図
【図７】図７はクリティカルエリアとダストサイズとから予測不良数を示す図
【図８】図８はクリティカルエリアとダストサイズとから予測不良数を示す図
【図９】図９はクリティカルエリアの計算例を示す図
【図１０】図１０は危険パターンの一例を示す図
【図１１】図１１は危険パターンの抽出例を示す図
【図１２】図１２はこの発明の第１実施形態に係るレイアウト方法における危険度順位の付与例を示す図
【図１３】図１３Ａはウェーハの平面図、図１３Ｂは図１３Ａ中の枠Ｂを拡大して示す平面図
【図１４】図１４はウェーハの４分の１を拡大して示す平面図
【図１５】図１５はショット内安全度分布の一例を示す図
【図１６】図１６はリソグラフィステッパーの概略構成を示す斜視図
【図１７】図１７はリソグラフィスキャナーの概略構成を示す斜視図
【図１８】図１８はリソグラフィステッパーの露光異常の発生確率分布を示す図
【図１９】図１９はリソグラフィスキャナーの露光異常の発生確率分布を示す図
【図２０】図２０Ａはステッパーの投影レンズの側面図、図２０Ｂは異常発生領域を示す図
【図２１】図２１Ａはスキャナーの投影レンズの側面図、図２１Ｂはスキャナーの投影レンズの上面図、図２１Ｃは異常発生領域を示す図
【図２２】図２２はチップ内のダスト落下確率分布を示す図
【図２３】図２３はチップ内座標（Ｘ，Ｙ）を示す図
【図２４】図２４はチップのレイアウト例を示す図
【図２５】図２５はチップのレイアウト例を示す図
【図２６】図２６はこの発明の第２実施形態に係る半導体集積回路装置のレイアウト方法の一例を示す流れ図
【図２７】図２７はこの発明の第２実施形態に係るレイアウト方法における危険度順位の付与例を示す図
【符号の説明】
【０１１４】
１…ウェーハ外周歩留り低下領域、２…チップ、３…チップ外周歩留り低下領域、４…ウェーハ外周歩留り低下領域、５…ウェーハ外周、ＳＴ．１〜ＳＴ．１０…手順
【図１】
2007234797.tif 000003
【図２】
2007234797.tif 000004
【図３】
2007234797.tif 000005
【図４】
2007234797.tif 000006
【図５】
2007234797.tif 000007
【図６】
2007234797.tif 000008
【図７】
2007234797.tif 000009
【図８】
2007234797.tif 000010
【図９】
2007234797.tif 000011
【図１０】
2007234797.tif 000012
【図１１】
2007234797.tif 000013
【図１２】
2007234797.tif 000014
【図１３】
2007234797.tif 000015
【図１４】
2007234797.tif 000016
【図１５】
2007234797.tif 000017
【図１６】
2007234797.tif 000018
【図１７】
2007234797.tif 000019
【図１８】
2007234797.tif 000020
【図１９】
2007234797.tif 000021
【図２０】
2007234797.tif 000022
【図２１】
2007234797.tif 000023
【図２２】
2007234797.tif 000024
【図２３】
2007234797.tif 000025
【図２４】
2007234797.tif 000026
【図２５】
2007234797.tif 000027
【図２６】
2007234797.tif 000028
【図２７】
2007234797.tif 000029