(57)【要約】【課題】製造コストおよび消費電力を低下させることができる周波数逓倍回路を実現する。【解決手段】本発明の周波数逓倍回路１は、電圧制御発振器を備え、上記電圧制御発振器のトランジスタ差動対Ｔｒ１・Ｔｒ２のエミッタから上記電圧制御発振器の発振周波数を逓倍した信号を取り出している。すなわち、電圧制御発振器と回路を共用している。【選択図】図１
2007150753.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラトランジスタで構成された差動型ゲインセルを有する電圧制御発振器を備え、
上記差動型ゲインセルを構成するバイポーラトランジスタの共通エミッタから上記電圧制御発振器の発振周波数を逓倍した信号を取り出すことを特徴とする周波数逓倍回路。
【請求項２】
電界効果トランジスタで構成された差動型ゲインセルを有する電圧制御発振器を備え、
上記差動型ゲインセルを構成する電界効果トランジスタの共通ソースから上記電圧制御発振器の発振周波数を逓倍した信号を取り出すことを特徴とする周波数逓倍回路。
【請求項３】
上記周波数逓倍回路は、上記差動型ゲインセルを構成するバイポーラトランジスタのベースもしくはコレクタから上記電圧制御発振器の発振周波数の信号を取り出すことを特徴とする請求項１記載の周波数逓倍回路。
【請求項４】
上記周波数逓倍回路は、上記差動型ゲインセルを構成する電界効果トランジスタのゲートもしくはドレインから上記電圧制御発振器の発振周波数の信号を取り出すことを特徴とする請求項２記載の周波数逓倍回路。
【請求項５】
上記周波数逓倍回路は、上記電圧制御発振器の発振周波数の信号と、上記電圧制御発振器の発振周波数を逓倍した信号とから所望の信号を出力する切替手段を備えることを特徴とする請求項１〜４のいずれか１項に記載の周波数逓倍回路。
【請求項６】
上記周波数逓倍回路は、上記電圧制御発振器の発振振幅を検出し、上記検出結果に基づいて、上記電圧制御発振器の発振振幅を制御するための信号を調整する検出手段を備えることを特徴とする請求項１〜５のいずれか１項に記載の周波数逓倍回路。
【請求項７】
上記周波数逓倍回路は、上記電圧制御発振器の発振振幅を一定とするように、上記信号を調整することを特徴とする請求項６記載の周波数逓倍回路。
【請求項８】
上記周波数逓倍回路は、上記電圧制御発振器の発振周波数を逓倍した信号を、単相入力信号を周波数が同じで位相が１８０度異なる２つの信号に変換する差動信号変換手段を介して出力することを特徴とする請求項１〜７のいずれか１項に記載の周波数逓倍回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波送受信機等に用いられる電圧制御発振器の発振周波数を逓倍した信号を生成する周波数逓倍回路に関する。
【背景技術】
【０００２】
高周波送受信機における局部発振器として、電圧制御発振器をＰＬＬで制御する方式が主に使用されている。ところで、上記局部発振器が、高い周波数で動作する必要がある場合、高い周波数では上記電圧制御発振器や上記ＰＬＬは良好な特性を得ることが困難である。
【０００３】
そこで、上記電圧制御発振器を所望の発振周波数の半分の周波数で発振させ、周波数逓倍回路で上記周波数を逓倍して所望の周波数信号とする方法がとられている。これにより、上記電圧制御発振器および上記ＰＬＬの動作周波数を下げることが可能となり、良好な特性を得ることができる。なお、上記周波数逓倍回路としては、特許文献１等に開示されているギルバート型の乗算回路を利用した周波数逓倍回路や特許文献２等に開示されている全波整流回路を利用した周波数逓倍回路などが挙げられる。
【０００４】
図７は、高周波送受信機のミキサ付近の回路構成を示す図であり、ＰＬＬ５１、電圧制御発振器５２、周波数逓倍回路５３、およびミキサ５４が示されている。図示のように、周波数逓倍回路５３を接続する位置としては、電圧制御発振器５２の後段に設けることとなる。
【特許文献１】特開平７―２３５８３７号公報（１９９５年９月５日公開）
【特許文献２】特開２００３−２８３２５１号公報（２００３年１０月３日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のように、周波数逓倍回路５３は、電圧制御発振器５２の後段に接続されるため、例えば、上記局部発振器の回路規模が周波数逓倍回路５３を設けた分大きくなる。その結果、上記局部発振器、該局部発振器を備えた回路の製造コストの増大、さらに、消費電力の増大という問題を生じる。
【０００６】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、電圧制御発振を行う回路と周波数逓倍を行う回路とを含む回路の製造コストおよび消費電力を低下させることができる周波数逓倍回路を実現することである。
【課題を解決するための手段】
【０００７】
本発明に係る周波数逓倍回路は、上記課題を解決するために、バイポーラトランジスタで構成された差動型ゲインセルを有する電圧制御発振器を備え、上記差動型ゲインセルを構成するバイポーラトランジスタの共通エミッタから上記電圧制御発振器の発振周波数を逓倍した信号を取り出すことを特徴としている。
【０００８】
上記の構成によれば、周波数逓倍回路は、上記電圧制御発振器の発振周波数を逓倍した信号を上記差動型ゲインセルを構成するバイポーラトランジスタの共通エミッタから取り出している。すなわち、本発明に係る周波数逓倍回路は、電圧制御発振器と回路を共用している。これにより、上記電圧制御回路と周波数逓倍回路とを別々の回路として用いる場合より回路規模を小さくすることができ、その結果、電圧制御発振を行う回路と周波数逓倍を行う回路とを含む回路の製造コストおよび消費電力を低下させることができる周波数逓倍回路を実現することができるという効果を奏する。
【０００９】
本発明に係る周波数逓倍回路は、上記課題を解決するために、電界効果トランジスタで構成された差動型ゲインセルを有する電圧制御発振器を備え、上記差動型ゲインセルを構成する電界効果トランジスタの共通ソースから上記電圧制御発振器の発振周波数を逓倍した信号を取り出すことを特徴としている。
【００１０】
上記の構成によれば、周波数逓倍回路は、上記電圧制御発振器の発振周波数を逓倍した信号を上記差動型ゲインセルを構成する電界効果トランジスタの共通ソースから取り出している。すなわち、本発明に係る周波数逓倍回路は、電圧制御発振器と回路を共用している。これにより、上記電圧制御回路と周波数逓倍回路とを別々の回路として用いる場合より回路規模を小さくすることができ、その結果、電圧制御発振を行う回路と周波数逓倍を行う回路とを含む回路の製造コストおよび消費電力を低下させることができる周波数逓倍回路を実現することができるという効果を奏する。
【００１１】
本発明に係る周波数逓倍回路は、上記差動型ゲインセルを構成するバイポーラトランジスタのベースもしくはコレクタから上記電圧制御発振器の発振周波数の信号を取り出すことを特徴としている。
【００１２】
本発明に係る周波数逓倍回路は、上記差動型ゲインセルを構成する電界効果トランジスタのゲートもしくはドレインから上記電圧制御発振器の発振周波数の信号を取り出すことを特徴としている。
【００１３】
上記の構成によれば、周波数逓倍回路は、上記差動型ゲインセルを構成するバイポーラトランジスタのベースもしくはコレクタ、または、電界効果トランジスタのゲートもしくはドレインから上記電圧制御発振器の発振周波数の信号を取り出すことができるという効果を奏する。
【００１４】
本発明に係る周波数逓倍回路は、上記電圧制御発振器の発振周波数の信号と、上記電圧制御発振器の発振周波数を逓倍した信号とを切り替えて出力する切替手段を備えることを特徴としている。
【００１５】
周波数逓倍回路は、既に説明したように、上記電圧制御発振器と回路を共用しているため、上記電圧制御発振器の発振周波数の信号と、上記電圧制御発振器の発振周波数を逓倍した信号とを一度に取り出せる。これらの信号は、それぞれ別々の回路で使用される場合があると考えられる。そこで、本発明に係る周波数逓倍回路は、上記切替手段を備えている。該切替手段により、それぞれの信号を適宜適切な回路へ容易に供給することができるという効果を奏する。
【００１６】
本発明に係る周波数逓倍回路は、上記電圧制御発振器の発振振幅を検出し、上記検出結果に基づいて、上記電圧制御発振器の発振振幅を制御するための信号を調整する検出手段を備えることを特徴としている。
【００１７】
上記の構成によれば、周波数逓倍回路は、上記検出手段を備え、上記電圧制御発振器の発振振幅を制御するための信号を調整している。これにより、上記電圧制御発振器の発振振幅を制御することができるという効果を奏する。
【００１８】
本発明に係る周波数逓倍回路は、上記電圧制御発振器の発振振幅を一定とするように、上記信号を調整することを特徴としている。
【００１９】
上記の構成によれば、周波数逓倍回路は、上記電圧制御発振器の発振振幅を一定とするように、上記信号を調整している。これにより、安定した上記電圧制御発振器の発振周波数の信号と、上記電圧制御発振器の発振周波数を逓倍した信号とを出力することができるという効果を奏する。
【００２０】
本発明に係る周波数逓倍回路は、上記電圧制御発振器の発振周波数を逓倍した信号を、単相入力信号を周波数が同じで位相が１８０度異なる２つの信号に変換する差動信号変換手段を介して出力することを特徴としている。
【００２１】
周波数逓倍回路は、既に説明したように、上記電圧制御発振器の発振周波数の信号と、上記電圧制御発振器の発振周波数を逓倍した信号とを一度に取り出せる。このため、高周波送受信機等に用いれば、非常に有効である。この場合、上記電圧制御発振器の発振周波数を逓倍した信号が入力される回路としては、ミキサや９０度移相器などが挙げられる。これらの回路は、差動信号を入力することで良好な性能を得られるものが多い。そこで、本発明に係る周波数逓倍回路は、上記差動信号変換手段を備えている。これにより、上記ミキサや９０度移相器に、差動信号に変換した上記電圧制御発振器の発振周波数を逓倍した信号を供給することができるというさらなる効果を奏する。
【発明の効果】
【００２２】
本発明に係る周波数逓倍回路は、以上のように、バイポーラトランジスタ、もしくは電界効果トランジスタで構成された差動型ゲインセルを有する電圧制御発振器を備え、上記差動型ゲインセルを構成するバイポーラトランジスタのエミッタ、もしくは電界効果トランジスタのソースから上記電圧制御発振器の発振周波数を逓倍した信号を取り出している。
【００２３】
これにより、電圧制御発振を行う回路と周波数逓倍を行う回路とを含む回路の製造コストおよび消費電力を低下させることができる周波数逓倍回路を実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２４】
〔実施の形態１〕
本発明の一実施形態について図１〜図３に基づいて説明すると以下の通りである。
【００２５】
図１は、本実施の形態１に係る周波数逓倍回路１の構成を示している。
【００２６】
周波数逓倍回路１は、図示のように、トランジスタ差動対Ｔｒ１・Ｔｒ２（ＮＰＮ型）で構成された差動型ゲインセルを有する電圧制御発振器であり、該電圧制御発振器は、直流電流源Ｉ１、直流カット用コンデンサＣ１、Ｃ２、可変容量ＶＣ１、ＶＣ２、インダクタＬ１、Ｌ２、逓倍出力端子Ｏ１、および直流電圧源Ｖ１、Ｖ２を備えている。なお、直流電圧源Ｖ２は、可変容量ＶＣ１、ＶＣ２に入力する発振周波数制御信号を生成する。
【００２７】
トランジスタ差動対Ｔｒ１・Ｔｒ２は、それぞれのエミッタが互いに接続され、その共通エミッタには直流電流源Ｉ１が接続されている。また、トランジスタＴｒ１のベースとトランジスタＴｒ２のコレクタとが直流カット用コンデンサＣ２を介して接続され、同様に、トランジスタＴｒ２のベースとトランジスタＴｒ１のコレクタとが直流カット用コンデンサＣ１を介して接続されている。なお、上記共通エミッタが、逓倍出力端子Ｏ１である。
【００２８】
また、トランジスタＴｒ１のコレクタには、直流電圧源Ｖ１がインダクタＬ１を介して接続され、同様に、トランジスタＴｒ２のコレクタには、直流電圧源Ｖ１がインダクタＬ２を介して接続されている。また、トランジスタＴｒ１のコレクタと、インダクタＬ１との接続点には、可変容量ＶＣ１の一端が接続され、同様に、トランジスタＴｒ２のコレクタと、インダクタＬ２との接続点には、可変容量ＶＣ２の一端が接続されている。また、可変容量ＶＣ１の他端と、可変容量ＶＣ２の他端とが接続され、その接続点には、直流電圧源Ｖ２のプラス端子が接続され、直流電圧源Ｖ２のマイナス端子は接地されている。該インダクタＬ１、Ｌ２および可変容量ＶＣ１、ＶＣ２は、タンク回路２を構成している。
【００２９】
次に、周波数逓倍回路１の動作について、図２を用いて説明する。
【００３０】
直流電圧源Ｖ１により電圧を印加すると、周波数逓倍回路１は、タンク回路２の定数で決定される、図中の上段に示すような発振周波数ｆ１で発振する。該発振周波数ｆ１は、直流電圧源Ｖ２にて生成され、可変容量ＶＣ１、ＶＣ２に入力される発振周波数制御信号により電圧制御される。
【００３１】
次に、タンク回路２にて発振された信号が、トランジスタ差動対Ｔｒ１・Ｔｒ２に入力されると、トランジスタ差動対Ｔｒ１・Ｔｒ２が、図中の中段に示すように交互にオン・オフを繰り返す。トランジスタＴｒ１がオンで、トランジスタＴｒ２がオフのとき、トランジスタ差動対Ｔｒ１・Ｔｒ２の共通エミッタの電圧Ｖｅは、上記タンク回路２にて発振された信号の電圧からオン時のベース−エミッタ間電圧Ｖｂ１分低い電圧になり、トランジスタＴｒ１のベース電圧とほぼ同じ波形になる。一方、トランジスタＴｒ２がオンで、トランジスタＴｒ１がオフのときのトランジスタ差動対Ｔｒ１・Ｔｒ２の共通エミッタの電圧Ｖｅは、上記タンク回路２にて発振された信号の電圧からオン時のベース−エミッタ間電圧Ｖｂ２分低い電圧になり、トランジスタＴｒ２のベース電圧とほぼ同じ波形となる。
【００３２】
これらの動作を交互に繰り返すため、トランジスタ差動対Ｔｒ１・Ｔｒ２の共通エミッタの電圧Ｖｅは、図示のように、トランジスタＴｒ１、Ｔｒ２のベース電圧を全波整流した波形となり、発振周波数ｆ１の２倍の周波数で動作する。この信号を取り出すことにより、発振周波数を逓倍（２倍）した信号を取り出すことができる。
【００３３】
また、逓倍しない信号（上記タンク回路２にて発振された信号）は、トランジスタ差動対Ｔｒ１・Ｔｒ２のコレクタから取り出せる。しかし、上記逓倍しない信号を取り出せる箇所は、コレクタに限定されるわけではない。図３に示すように、トランジスタ差動対Ｔｒ１・Ｔｒ２のベースからも取り出せる。
【００３４】
なお、上記逓倍しない信号は、図示のような、例えばＮＰＮ型トランジスタで構成された周知の差動増幅回路３を介して出力してもよい。この場合、周波数逓倍部１Ａ（周波数逓倍回路１と同じ。以下に示す実施の形態２〜４においても同様）と差動増幅回路３とを含めた回路１１が周波数逓倍回路１１となる。
【００３５】
以上のように、本実施の形態１の周波数逓倍回路１では、上記逓倍しない信号と、該信号の発振周波数ｆ１を逓倍した信号とを一度に取り出すことができる。すなわち、周波数逓倍回路１は、電圧制御発振器と回路を共用していると言える。これにより、電圧制御回路と周波数逓倍回路とを別々の回路として用いる場合より回路規模を小さくすることができ、その結果、電圧制御発振を行う回路と周波数逓倍を行う回路とを含む回路の製造コストおよび消費電力を低下させることができる周波数逓倍回路を実現することができる。
【００３６】
なお、本実施の形態１の周波数逓倍回路１では、ＮＰＮ型バイポーラトランジスタで差動対を構成したが、この構成に限られるわけではなく、ＰＮＰ型バイポーラトランジスタを用いてもよいし、電界効果トランジスタを用いてもよい。電界効果トランジスタは、ｎチャネル型でもよいし、ｐチャネル型でもよい。よって、本実施の形態１においては、上記逓倍しない信号はトランジスタ差動対Ｔｒ１・Ｔｒ２のコレクタやベースから取り出し、上記逓倍した信号はトランジスタ差動対Ｔｒ１・Ｔｒ２の共通エミッタから取り出しているが、これに限られるものではなく、回路構成によって適宜最適なノードから取り出せばよい。例えば、トランジスタ差動対Ｔｒ１・Ｔｒ２に電界効果トランジスタを用いる場合には、上記逓倍しない信号をドレインやゲートから取り出すことができ、上記逓倍した信号を共通ソースから取り出すことができる。
【００３７】
また、電圧制御発振器の回路形式も差動型のゲインセルを用いるものであれば、どのような回路構成であっても本実施形態と同様な効果が得られる。これらは、以下に示す実施の形態２〜４においても同様である。
【００３８】
〔実施の形態２〕
本発明の他の実施形態について図４に基づいて説明すると以下の通りである。
【００３９】
図４は、本発明の他の実施形態に係る周波数逓倍回路２１の構成を示している。
【００４０】
ところで、上述したように、周波数逓倍部１Ａは、上記逓倍しない信号と、上記逓倍した信号とを一度に取り出せる。したがって、高周波送受信器の局部発振器に用いれば、非常に有効である。そこで、本実施形態の周波数逓倍回路２１は、周波数逓倍部１Ａを高周波送受信器の局部発振器に用いた場合を想定し、その場合に有効な構成を有するように考慮されたものである。以下、詳細に説明する。なお、ここでは、周波数逓倍回路２１をＰＬＬおよびミキサに接続する場合を例として説明する。
【００４１】
周波数逓倍回路２１は、周波数逓倍部１Ａと、周波数逓倍部１Ａから出力される上記逓倍しない信号を増幅する、例えばＮＰＮ型トランジスタで構成された周知の差動増幅回路４と、周波数逓倍部１Ａから出力される上記逓倍した信号を増幅する、例えばＮＰＮ型トランジスタで構成された周知の増幅回路５と、差動増幅回路４の出力信号および増幅回路５の出力信号から所望の信号を出力するスイッチ６（切替手段）とを備えている。
【００４２】
なお、上記説明から明らかであるが、差動増幅回路４の入力は、周波数逓倍部１Ａのトランジスタ差動対Ｔｒ１・Ｔｒ２のベースもしくはコレクタに接続され（図中では、周波数逓倍部１Ａのトランジスタ差動対Ｔｒ１・Ｔｒ２のベースに接続）、また、増幅回路５の入力は、周波数逓倍部１Ａのトランジスタ差動対Ｔｒ１・Ｔｒ２の共通エミッタに接続されている。
【００４３】
次に、スイッチ６（スイッチ６Ａ〜６Ｃ）は、図示のように接続する。詳細には、ＰＬＬには常に上記逓倍しない信号（差動増幅回路４の出力信号）を入力するように、差動増幅回路４の出力とＰＬＬの入力との間にスイッチ６Ａを接続し、ミキサには上記逓倍しない信号と上記逓倍した信号（増幅回路５の出力信号）とを切り替えて入力するように、差動増幅回路４の出力とミキサの入力との間にスイッチ６Ｂを接続し、増幅回路５の出力とミキサの入力との間にスイッチ６Ｃを接続する。なお、スイッチ６Ａ〜６Ｃの動作は、例えば、外部から入力される制御信号を用いて制御すればよい。
【００４４】
上記構成により、一つの発振周波数で二つの周波数の信号を上記ミキサに供給することができ、上記ミキサのローカル信号に必要な周波数範囲が広い場合に、回路規模の縮小に貢献できる。また、上記逓倍しない信号と上記逓倍した信号とを一つのミキサに出力し、発振器の発振周波数の３倍の周波数信号を得るなどの構成にしてもよい。
【００４５】
なお、周波数逓倍回路２１の後段に、上記ミキサおよび上記ＰＬＬを設けること、周波数逓倍部１Ａとスイッチ６との間に、差動増幅回路４および増幅回路５を設けること、さらにスイッチ６の設け方等が一例であるのは言うまでもない。
【００４６】
〔実施の形態３〕
本発明の他の実施形態について図５に基づいて説明すると以下の通りである。
【００４７】
図５は、本発明の他の実施形態に係る周波数逓倍回路３１の構成を示している。
【００４８】
周波数逓倍回路３１は、周波数逓倍部１Ａと、周波数逓倍部１Ａの発振振幅を検出し、上記検出結果に基づいて、周波数逓倍部１Ａの発振振幅を制御するための信号を調整する振幅検出回路（検出手段）７とを備えている。
【００４９】
上記実施の形態１において上述したように、上記逓倍した信号は、上記逓倍しない信号を全波整流したものである。よって、上記逓倍した信号から直流成分を取り出すことにより、周波数逓倍部１Ａの発振振幅を検出することができる。
【００５０】
そこで、図示のように、トランジスタ差動対Ｔｒ１・Ｔｒ２の共通エミッタに振幅検出回路７を接続し、上記逓倍した信号を取り出し、周波数逓倍部１Ａの発振振幅を検出する。該検出した周波数逓倍部１Ａの発振振幅に基づいて、周波数逓倍部１Ａの発振振幅を制御するための信号を調整する。例えば、周波数逓倍部１Ａの発振振幅が一定となるように、上記信号を調整する。その後、直流電流源Ｉ１に上記信号を与え、直流電流源Ｉ１の定電流を制御する。
【００５１】
これにより、周波数逓倍部１Ａの発振振幅を一定とすることができ、その結果、安定した上記逓倍しない信号と上記逓倍した信号とを得ることができる。例えば、周波数逓倍回路３１を高周波送受信機の局部発振器として用いた場合、後段に設けられるミキサや９０度移相器等の回路の出力も安定したものを得ることができる。
【００５２】
また、上記構成により、良好な位相雑音特性が得られる発振振幅時の回路電流が、最低限で済むように定電流を制御することで、消費電力を抑えることができる。
【００５３】
〔実施の形態４〕
本発明の他の実施形態について図６に基づいて説明すると以下の通りである。
【００５４】
図６は、本発明の他の実施形態に係る周波数逓倍回路４１の構成を示している。
【００５５】
周波数逓倍回路４１は、周波数逓倍部１Ａと、周波数逓倍部１Ａから出力される上記逓倍した信号を、単相入力信号を周波数が同じで位相が１８０度異なる２つの信号に変換する差動信号変換回路８（差動信号変換手段）とを備えている。
【００５６】
上記実施の形態３で記載したミキサや９０度移相器としてよく用いられる、ギルバートセル型ダブルバランスミキサやＴフリップフロップを用いた９０度移相器などは、差動信号を入力することで良好な性能を得られるものが多い。そこで、差動信号変換回路８により、上記逓倍した信号を差動信号に変換し、上記ミキサや９０度移相器に供給することで良好な性能を得ることができる。なお、差動信号変換回路８は周知の構成で実施できる。
【００５７】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００５８】
本発明は、高周波送受信機に好適に使用できる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施形態を示すものであり、周波数逓倍回路の要部構成を示す回路図である。
【図２】上記周波数逓倍回路が備えるトランジスタ差動対の各端子の信号の波形を示す図である。
【図３】上記周波数逓倍回路から逓倍しない信号を取り出すための構成を示す回路図である。
【図４】本発明の他の実施形態を示すものであり、上記周波数逓倍回路にスイッチを設けた場合の回路図である。
【図５】本発明の他の実施形態を示すものであり、上記周波数逓倍回路に振幅検出回路を設けた場合の回路図である。
【図６】本発明の他の実施形態を示すものであり、上記周波数逓倍回路に差動変換回路を設けた場合の回路図である。
【図７】高周波送受信機のミキサ付近の回路構成を示すブロック図である。
【符号の説明】
【００６０】
１    周波数逓倍回路
６    スイッチ（切替手段）
７    振幅検出回路（検出手段）
８    差動変換手段（差動変換回路）
【図１】
2007150753.tif 000003
【図２】
2007150753.tif 000004
【図３】
2007150753.tif 000005
【図４】
2007150753.tif 000006
【図５】
2007150753.tif 000007
【図６】
2007150753.tif 000008
【図７】
2007150753.tif 000009