(57)【要約】【課題】異常の発生した信号処理ブロックを容易に検出可能とした信号処理装置を提供すること。【解決手段】各信号処理ブロックを実現するソフトウェアライブラリに、当該ブロックで得られた結果をメモリ７に書き込むルーチンを新たに設けるようにする。または、各信号処理ブロックで得られた結果をメモリ７に書き込むためのルーチンを信号処理部ブロックの次段に追加する。【選択図】図２
2007079828.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ固有の信号処理機能を備える複数の信号処理ブロックと、
ディジタルデータを記憶するメモリと、
このメモリに動的にアクセスしてその内容をモニタするモニタ手段とを具備し、
前記複数の信号処理ブロックは、それぞれ信号処理の結果を前記メモリに書き込む書き込み手段を備えることを特徴とする信号処理装置。
【請求項２】
前記複数の信号処理ブロックはソフトウェアによる処理機能であり、
前記書き込み手段は、それぞれの信号処理ブロックを実現するソフトウェアライブラリ内に記述されることを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記複数の信号処理ブロックはソフトウェアによる処理機能であり、
前記書き込み手段は、それぞれの信号処理ブロックを実現するソフトウェアライブラリの外部に記述される処理ルーチンであることを特徴とする請求項１に記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばレーダ装置などに用いられる信号処理装置に関する。
【背景技術】
【０００２】
レーダ装置などに用いられる信号処理装置においては、入力から複数の処理ブロックを経たのちに最終結果が出力される。このような処理手順においてはいずれか１つのブロックに異常が生じると、最終的な結果としての出力にも異常が生じることになる。各ブロックはハードウェアまたはソフトウェアのいずれによっても実現されており、異常の発生個所を特定することが難しい。
【０００３】
これに対処するためには、システムのプログラマは個々の信号処理結果を点検するプログラムを新たに記述するか、または外部へ出力するプログラムを記述するなどして、各ブロックにおける処理の結果をモニタする必要がある。また、専用のハードウェアを追加することにより個々の信号処理結果を点検することも行われている（例えば特許文献１を参照）。
【０００４】
しかしながら、システムにソフトウェアやハードウェアを新たに組み込むことにより、処理時間が遅延したり、データ処理経路の変更などが生じることになる。このため処理結果の確認が必ずしも容易ではなく、何らかの対処が望まれている。  
【特許文献１】特開２００４−３２７０１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
以上述べたように信号処理装置における各処理ブロックの正常性をモニタすることは容易ではなく、何らかの対処が望まれている。  
この発明は上記事情によりなされたもので、その目的は、異常の発生した信号処理ブロックを容易に検出可能とした信号処理装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためにこの発明の一態様によれば、それぞれ固有の信号処理機能を備える複数の信号処理ブロックと、ディジタルデータを記憶するメモリと、このメモリに動的にアクセスしてその内容をモニタするモニタ手段とを具備し、前記複数の信号処理ブロックは、それぞれ信号処理の結果を前記メモリに書き込む書き込み手段を備えることを特徴とする信号処理装置が提供される。特にこの発明においては、前記複数の信号処理ブロックをソフトウェアによる処理機能により実現し、前記書き込み手段を、それぞれの信号処理ブロックを実現するソフトウェアライブラリ内に記述したことを特徴とする。
【０００７】
このような手段を講じることにより、各信号処理ブロックによる処理の結果はメモリに逐一書き込まれ、モニタ手段によるアクセスにより読み取られる。これにより信号処理ブロックごとの処理結果を個別に検証することができ、異常の生じたブロックを特定することが容易になる。しかも各信号処理ブロックを実現するソフトウェアライブラリ内に書き込み手段のルーチンを記述するようにしたので、書き込み手段の機能はプログラマから隠蔽される。従ってプログラマの負荷を軽減することが可能になる。
【発明の効果】
【０００８】
この発明によれば、異常の発生した信号処理ブロックを容易に検出可能とした信号処理装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
図１は、この発明に係わる信号処理装置の実施の形態を示す機能ブロック図である。この装置はＣＰＵボード５に基板状のモニタハードウェア１を装着して構成される。ＣＰＵボード５は標準で装備される、ＰＣＩやＶＭＥなどの標準バス１３を備える。標準バス１３はバスブリッジ６を介してＣＰＵボード５内のメモリ７、および複数のプロセッサ８、９に接続される。ＣＰＵボード５は標準バス１３を介してモニタハードウェア１に接続される。モニタハードウェア１はバスインタフェース（Ｉ／Ｆ）４から標準バス１３およびバスブリッジ６を経由し、ＣＰＵボード内のメモリ７に能動的にアクセスする。モニタハードウェア１は能動的にメモリ７にアクセスするのでプロセッサ８，９の動作には影響が及ばない。このためプロセッサ８，９はモニタハードウェア１が接続されているか否かを問わずに動作することができる。
【００１０】
プロセッサ８，９はその信号処理動作に係わるデータをメモリ７に書き込み、蓄積する。その内容はモニタハードウェア１からメモリスヌープ処理１２によって読みだされ、Ｄ／Ａ（Digital / Analog）変換器２でアナログ出力に変換されオシロスコープ１０により観察される。また、同様にデジタルＩ／Ｆ３により、ＵＳＢ（Universal Serial Bus）等のデジタルインターフェイスを介して外部のＰＣ（Personal Computer）１１に出力される。
【００１１】
図２は、図１の信号処理装置の動作を説明するためのフローチャートである。図２の処理は主にプロセッサ８，９によるソフトウェア処理により実現される。図２において、信号処理装置にレーダ受信信号などのアナログ信号が入力されると、まずアナログ／デジタル（Ａ／Ｄ）変換処理が実施されたのち（ステップＳ１）、処理Ａ、処理Ｂ、処理Ｃが順次実行される（ステップＳ２，Ｓ３，Ｓ４）。これらの各信号処理ブロックは、レーダ装置においては例えばパルス圧縮処理、ＭＴＩ処理、ＦＦＴ処理などである。
【００１２】
ところでこの実施形態では、各処理ブロックの間にそれぞれモニタ処理ブロック（ステップＳ５，Ｓ６，Ｓ７）を挿入する。これらのモニタ処理ブロックは、それぞれステップＳ１，Ｓ２，Ｓ３における信号処理の結果をメモリ７（図１）に書き込む処理を行うもので、ステップＳ１，Ｓ２，Ｓ３の処理を実現するソフトウェアライブラリの外部に記述される。また本実施形態では、モニタ信号処理ブロックＳ８のように、信号処理ブロック（ステップＳ４）を実現するソフトウェアライブラリの内部に記述されるブロックを設けるようにする。モニタ信号処理ブロックＳ８は、ステップＳ４の信号処理ブロックの結果をメモリ７に書き込む処理を行う。モニタ信号処理ブロックＳ８のように、信号処理ブロック処理用のライブラリにモニタ処理を組み込んだモジュールを構成することにより、プログラマはその組み込みを意識する必要は無くなる。
【００１３】
図３は、モニタ信号処理ブロックＳ５，Ｓ６，Ｓ７，Ｓ８における処理手順を示すフローチャートである。図３において、モニタデータベースを参照したのち（ステップＳ１１）、データの入力時刻やサイズ等の固有情報を含むヘッダ情報を作成し（ステップＳ１２）、データベースを参照して得たメモリへヘッダ情報付きで入力されたデータをメモリ７に書き出す（ステップＳ１３）。このような処理により、外部から見れば入力と同じ出力が得られるだけに見えるが、その内部では各信号処理ブロックの結果得られたデータが確実にメモリ７に蓄積される。
【００１４】
図４は、比較のため既存の信号処理装置における処理手順を示すフローチャートである。図示するように既存の装置では、Ａ／Ｄ変換処理（ステップＳ２１）から処理Ａ，処理
Ｂ、処理Ｃに至る手順を経て（ステップＳ２２，Ｓ２３，Ｓ２４）最終結果が出力され、各ブロックで得られた処理の結果を保存するブロックが設けられていない。このためいずれかのブロックにおいて異常が生じた場合に、そのブロックを特定することが困難である。
【００１５】
これに対して本実施形態では、各信号処理ブロックを実現するソフトウェアライブラリに、当該ブロックで得られた結果をメモリ７に書き込むルーチンを新たに設けるようにする。または、各信号処理ブロックで得られた結果をメモリ７に書き込むためのルーチンを信号処理部ブロックの次段に追加するようにする。このような構成により、データ取得の実動作を目的とするモニタハードウェア１のプログラマに意識させることなく、リアルタイムにデータを収集することができる。また、モニタ側が能動的にデータをメモリから回収するため、モニタ目的の処理能力をほとんど損なうことがない。
【００１６】
すなわち、モニタ用のソフトウェアライブラリの組み込み、及びモニタ用のハードウェアにより、リアルタイムに信号のモニタ、監視、収集を行うことができ、効果的なデバッグ支援を実現できる。また、信号処理装置の性能を損なわず、内部の処理過程をプログラマに意識させることなく処理の途中結果をアナログまたはデジタルで参照または監視することができ、最小のプログラマの負担でリアルタイムで実働させながら、データを収集、監視可能な装置を得ることができる。これらのことから、異常の発生した信号処理ブロックを容易に検出可能とした信号処理装置を提供することが可能となる。
【００１７】
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【図面の簡単な説明】
【００１８】
【図１】この発明に係わる信号処理装置の実施の形態を示す機能ブロック図。
【図２】図１の信号処理装置の動作を説明するためのフローチャート。
【図３】モニタ信号処理ブロックＳ５，Ｓ６，Ｓ７，Ｓ８における処理手順を示すフローチャート。
【図４】比較のため既存の信号処理装置における処理手順を示すフローチャート。
【符号の説明】
【００１９】
１…モニタハードウェア、２…Ｄ／Ａ変換器、３…デジタルインタフェース（Ｉ／Ｆ）、４…バスインタフェース（Ｉ／Ｆ）、５…ＣＰＵボード、６…バスブリッジ、７…メモリ、８，９…プロセッサ、１０…オシロスコープ、１１…ＰＣ（Personal Computer）、１２…メモリスヌープ処理、１３…標準バス
【図１】
2007079828.tif 000003
【図２】
2007079828.tif 000004
【図３】
2007079828.tif 000005
【図４】
2007079828.tif 000006