(57)【要約】【課題】薄膜トランジスタの結晶質半導体層に含まれる触媒元素の濃度を低減する。【解決手段】結晶化を促進する触媒元素１０５が少なくとも一部に添加された非晶質半導体膜１０４ａを用意する工程と、非晶質半導体膜に対して第１の加熱処理を行うことにより、非晶質半導体膜の少なくとも一部を結晶化し、結晶質領域を含む結晶質半導体膜１０４ｐを得る工程と、結晶質領域上に、少なくともその一部を露出する反射防止層１０８を形成する工程と、結晶質半導体膜に対してレーザー照射を行うことにより、結晶質領域のうち露出された部分を再結晶化して再結晶化領域１０４ｒを形成するとともに、結晶質半導体膜のうち反射防止層で覆われた部分に非晶質半導体を含むゲッタリング領域１０４ｇを形成する工程と、結晶質半導体膜に対して第２の加熱処理を行うことにより、再結晶化領域の中の触媒元素の少なくとも一部をゲッタリング領域に移動させる工程とを包含する。【選択図】図１
2007234985.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタを備えた半導体装置の製造方法であって、
（ａ）結晶化を促進する触媒元素が少なくとも一部に添加された非晶質半導体膜を用意する工程と、
（ｂ）前記非晶質半導体膜に対して第１の加熱処理を行うことにより、前記非晶質半導体膜の少なくとも一部を結晶化し、結晶質領域を含む結晶質半導体膜を得る工程と、
（ｃ）前記結晶質領域上に、少なくともその一部を露出する反射防止層を形成する工程と、
（ｄ）前記結晶質半導体膜に対してレーザー照射を行うことにより、前記結晶質領域のうち露出された部分を再結晶化して再結晶化領域を形成するとともに、前記結晶質半導体膜のうち前記反射防止層で覆われた部分に非晶質半導体を含むゲッタリング領域を形成する工程と、
（ｅ）前記結晶質半導体膜に対して第２の加熱処理を行うことにより、前記再結晶化領域中の前記触媒元素の少なくとも一部を前記ゲッタリング領域に移動させる工程と
を包含する半導体装置の製造方法。
【請求項２】
前記工程（ｃ）は、前記結晶質領域上に、前記結晶質領域のうち島状半導体層を形成しようとする領域を露出する反射防止層を形成する工程である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記反射防止層は酸化シリコンを含む請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記反射防止層は酸化シリコン層であり、前記酸化シリコン層の厚さは１００ｎｍ以下である請求項３に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｅ）の後に
（ｆ）前記反射防止層および前記ゲッタリング領域を除去して、前記再結晶化領域の少なくとも一部を含む島状半導体層を形成する工程
をさらに包含する請求項１から４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記工程（ｆ）の後に
（ｇ）前記島状半導体層上に絶縁膜を形成する工程と、
（ｈ）前記島状半導体層の一部に、ゲッタリング能力を有するゲッタリング元素を添加することにより、他のゲッタリング領域を形成する工程と、
（ｉ）前記島状半導体層に対して第３の加熱処理を行うことにより、前記島状半導体層のうち前記他のゲッタリング領域以外の領域中の前記触媒元素の少なくとも一部を前記他のゲッタリング領域に移動させる工程と
をさらに包含する請求項５に記載の半導体装置の製造方法。
【請求項７】
前記工程（ｈ）は、前記島状半導体層のうち活性領域となる領域以外の領域に前記ゲッタリング元素を添加することにより、他のゲッタリング領域を形成する工程である請求項６に記載の半導体装置の製造方法。
【請求項８】
前記工程（ｇ）と工程（ｈ）の間に
（ｇ’）前記島状半導体層のうち活性領域となる領域以外の領域上に位置する前記ゲート絶縁膜を選択的に薄膜化または選択的に除去する工程
をさらに含み、
前記工程（ｈ）は、前記島状半導体層上の前記ゲート絶縁膜が薄膜化または除去された領域にゲッタリング元素を添加することにより、他のゲッタリング領域を形成する工程である請求項７に記載の半導体装置の製造方法。
【請求項９】
前記工程（ｉ）の前に、前記島状半導体層のうちソースおよびドレイン領域を形成しようとする領域に対して不純物元素のドープを行う工程をさらに含み、
前記第３の加熱処理により、前記島状半導体層にドープされた前記不純物元素の活性化を行う請求項６から８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記触媒元素は、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、Ｃｕから選ばれた一種または複数種の元素を含む請求項１から９のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、「ＴＦＴ」と略す。）を備えた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、大型で高解像度の液晶表示装置や有機ＥＬ表示装置、高速で高解像度の密着型イメージセンサー、三次元ＩＣなどへの実現に向けて、ガラス等の絶縁基板上や、絶縁膜上に高性能な半導体素子を形成する試みがなされている。特に、同一基板上に画素部および駆動回路が設けられた液晶表示装置は、パーソナルコンピュータ（ＰＣ）向けのモニターとしてだけでなく、様々な用途に用いられてきており、一般家庭の中に進出し始めている。例えば、ＣＲＴ（Ｃａｔｈｏｄｅ−ｒａｙ  Ｔｕｂｅ）のかわりにテレビジョンとして液晶ディスプレイが、また、娯楽として映画を観たりゲームをしたりするための液晶フロントプロジェクターが、一般家庭に導入されるようになり、液晶表示装置の市場規模はかなりの勢いで大きくなってきている。さらに、ガラス基板上にメモリ回路やクロック発生回路等のロジック回路を内蔵したシステムオンパネルの開発もさかんに進められている。
【０００３】
高解像度な画像表示を行おうとすると画素に書き込む情報量が増え、さらにその情報は短時間で書き込まれなければ、そのような膨大な情報量を有する高精細な画像を動画表示したりすることは不可能である。そのため、駆動回路に用いられるＴＦＴは、より高速で動作することが求められている。高速動作を可能にするためには、高い電界効果移動度が得られる良好な結晶性を有する結晶質半導体膜を用いてＴＦＴを形成することが求められている。
【０００４】
ガラス基板上に良質な結晶質半導体膜を得る方法として、本発明者らは、非晶質半導体膜に結晶化を促進する作用を有する金属元素（触媒元素）を添加した後、加熱処理を施すことにより、従来より低温・短時間の加熱処理で、結晶の配向性が揃った良好な半導体膜が得られる技術を開発している。
【０００５】
しかし、触媒元素を用いて得られた結晶質ケイ素膜をそのまま半導体層として用いて作製されたＴＦＴには、オフ電流が突発的に増加してしまうという問題がある。結晶質ケイ素膜中では触媒元素が不規則に偏析しており、特に結晶粒界においてこのような偏析が顕著であることが確認されている。この偏析された触媒元素が、電流の逃げ道（リークパス）となり、オフ電流の突発的な増加を引き起こしているのではないかと考えられる。そこで、結晶質ケイ素膜の作製工程の後、触媒元素を半導体膜中から移動させて、半導体膜中の触媒元素濃度を低減させる必要がある。
【０００６】
なお、本明細書では、半導体膜あるいは半導体膜のうちの所定の領域（チャネル領域や活性領域）から触媒元素を取り除くことを「ゲッタリング」と称する。また、ＴＦＴの「活性領域」は、島状半導体層のうちＴＦＴの動作時に電子または正孔が移動する領域を指し、ソースおよびドレイン領域、チャネル領域、ＬＤＤ領域などを含み、ゲッタリング機能を有する領域（「ゲッタリング領域」）は含まないものとする。
【０００７】
従来から一般的に用いられているゲッタリング方法によると、結晶質半導体膜にゲッタリング領域を形成し、そこに触媒元素を移動させることにより、ＴＦＴの島状半導体層、あるいはＴＦＴの活性領域やチャネル領域における触媒元素濃度を低減させる。このようなゲッタリング方法には、島状半導体層とゲッタリング領域との関係に着目すると、例えば以下のような２つの手法がある。
【０００８】
（Ａ）半導体層内にゲッタリング領域を形成し、そこに触媒元素を移動させることで、半導体層内で特に触媒元素の残留が問題となるところ（チャネル領域など）のみをゲッタリングする。
【０００９】
（Ｂ）結晶質半導体膜における島状半導体層となる領域以外の領域にゲッタリング領域を形成し、そこに触媒元素を移動させる。
【００１０】
上記（Ａ）の手法では、例えば特許文献１〜４に提案されているように、結晶質ケイ素膜をパターニングして、それぞれがＴＦＴとなる複数の島状半導体層を形成した後、島状半導体層の一部にゲッタリング領域を形成する。次いで、加熱処理を行うことにより、島状半導体層におけるチャネル領域あるいは活性領域となる領域に含まれる触媒元素をゲッタリング領域へ移動させる。
【００１１】
このうち特許文献１に提案された手法では、ゲッタリング領域として、島状半導体層の一部を非晶質化することによって形成された非晶質領域を用いる。また、特許文献２〜４に提案された手法では、触媒元素を移動させる作用を有する周期表第５族Ｂに属する元素（「ゲッタリング元素」と称する、代表的には、リン、ヒ素等：ｎ型を付与する不純物元素でもある）を利用している。具体的には、特許文献２には、島状半導体層のうちソースおよびドレイン領域となる領域に、上記ゲッタリング元素をドーピングすることによってゲッタリング領域を形成することが開示されている。さらに、本出願人による特許文献３および４に提案された方法によると、島状半導体層における活性領域となる領域以外の領域に、ゲッタリング元素をドーピングすることによってゲッタリング領域を形成し、島状半導体層の活性領域における触媒元素をゲッタリング領域に移動させている。
【００１２】
上記（Ａ）の方法によると、ソース・ドレイン領域を形成するためのドーピング工程を利用してゲッタリングを行うことが可能になるため、製造工程を簡略化できるというメリットがある。しかしながら、島状半導体層を形成した後にゲッタリングのための加熱処理を行うので、ガラス基板にシュリンクやソリが生じるおそれがある。これを避けようとすると、ゲッタリングのための加熱温度や加熱時間が制限されてしまう。
【００１３】
これに対し、上記（Ｂ）の手法では、例えば特許文献５に提案されているように、触媒元素を用いて結晶化された結晶質半導体膜を形成した後、結晶質半導体膜のパターニングを行う前に、結晶質半導体膜のうち島状半導体層となる領域のゲッタリングを行う。具体的には、結晶質ケイ素膜の一部に、リンなど５族Ｂ元素を選択的に導入することによってゲッタリング領域を形成する。次いで、加熱処理を行うことによって、結晶質半導体膜中の触媒元素をゲッタリング領域に移動させる。この後、結晶質半導体膜のパターニングを行い、ゲッタリング領域を除去するとともに、結晶質半導体膜におけるゲッタリング領域以外の領域（すなわち、触媒元素濃度が低減された領域）を用いて島状半導体層を形成する。
【００１４】
上記（Ｂ）の手法によると、島状半導体層を形成する前にゲッタリングのための加熱処理を行うので、ガラス基板のシュリンクやソリを避ける目的でゲッタリングのための加熱処理条件を制限する必要がなく、十分なゲッタリングを行うことが可能になる。
【００１５】
以下、図面を参照しながら、特許文献５に開示されたゲッタリング手法を用いてＴＦＴを作製する方法の一例を説明する。
【００１６】
まず、図５（ａ）に示すように、基板２０１におけるＴＦＴを形成する表面に、下地膜（酸化ケイ素膜）２０２、および非晶質構造を有するケイ素膜（ａ−Ｓｉ膜）２０３をこの順に形成した後、ａ−Ｓｉ膜２０３の表面上に触媒元素（ニッケル）含有層２０４を形成する。
【００１７】
続いて、基板２０１に不活性雰囲気下、例えば窒素雰囲気にて加熱処理（第１の加熱処理）を行い、ａ−Ｓｉ膜２０３を結晶化する。これにより、図５（ｂ）に示すように、結晶質ケイ素膜２０５が得られる。
【００１８】
得られた結晶質ケイ素膜２０５にレーザー光を照射することにより、図５（ｃ）に示すように、結晶質ケイ素膜２０５の結晶性をさらに向上させた結晶質ケイ素膜２０６を形成する。
【００１９】
次いで、結晶質ケイ素膜２０６のうちニッケルを低減しようとする領域（被ゲッタリング領域）２１０の上にレジスト層２０７を形成し、これをマスクとして用いて、結晶質ケイ素膜２０６に対してゲッタリング元素（リン）のドーピングを行う。これにより、図５（ｄ）に示すように、結晶質ケイ素膜２０６のうちレジスト層２０７で覆われていない部分にリンがドープされて、ゲッタリング領域２０８、２０９となる。
【００２０】
レジスト層２０７を除去した後、図５（ｅ）に示すように、ゲッタリングのための加熱処理を行って、被ゲッタリング領域２１０に残存するニッケルをゲッタリング領域２０８、２０９に移動させる。これによって、被ゲッタリング領域２１０のニッケル濃度を低減できる。
【００２１】
次いで、図５（ｆ）に示すように、結晶質ケイ素膜２０６のパターニングを行い、ゲッタリング領域２０８、２０９を除去することによって、ニッケル濃度が低減された島状半導体層２１２を得る。
【００２２】
この後、図示しないが、島状半導体層２１２の上にゲート絶縁膜およびゲート電極を形成し、また、島状半導体層２１２にチャネル領域、ソースおよびドレイン領域を形成することにより、ＴＦＴを作製することができる。
【特許文献１】特開平８−２１３３１７号公報
【特許文献２】特開平８−３３０６０２号公報
【特許文献３】特開２００４−２１４５０７号公報
【特許文献４】特開２００５−２５１７９４号公報
【特許文献５】特開平１０−２７０３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
しかしながら、特許文献５に開示された方法によると、結晶質ケイ素膜２０６における島状半導体層となる領域以外の領域をゲッタリング領域として機能させるために、ドーピングマスク（レジスト層）２０７を形成するためのフォトリソ工程や、結晶質ケイ素膜２０６に対してゲッタリング元素（リン）を導入するためのドーピング工程などが付加される。よって、製造プロセスが複雑になり、製造コストも増加するという問題がある。
【００２４】
本発明は上記問題に鑑みてなされたものであり、その目的は、薄膜トランジスタを備えた半導体装置において、製造プロセスを複雑化することなく、薄膜トランジスタの結晶質半導体層に含まれる触媒元素濃度を低減することにある。
【課題を解決するための手段】
【００２５】
本発明の半導体装置の製造方法は、薄膜トランジスタを備えた半導体装置の製造方法であって、（ａ）結晶化を促進する触媒元素が少なくとも一部に添加された非晶質半導体膜を用意する工程と、（ｂ）前記非晶質半導体膜に対して第１の加熱処理を行うことにより、前記非晶質半導体膜の少なくとも一部を結晶化し、結晶質領域を含む結晶質半導体膜を得る工程と、（ｃ）前記結晶質領域上に、少なくともその一部を露出する反射防止層を形成する工程と、（ｄ）前記結晶質半導体膜に対してレーザー照射を行うことにより、前記結晶質領域のうち露出された部分を再結晶化して再結晶化領域を形成するとともに、前記結晶質半導体膜のうち前記反射防止層で覆われた部分に非晶質半導体を含むゲッタリング領域を形成する工程と、（ｅ）前記結晶質半導体膜に対して第２の加熱処理を行うことにより、前記再結晶化領域中の前記触媒元素の少なくとも一部を前記ゲッタリング領域に移動させる工程とを包含する。
【００２６】
ある好ましい実施形態において、前記工程（ｃ）は、前記結晶質領域上に、前記結晶質領域のうち島状半導体層を形成しようとする領域を露出する反射防止層を形成する工程である。
【００２７】
前記反射防止層は酸化シリコンを含んでもよい。
【００２８】
前記反射防止層は酸化シリコン層であり、前記酸化シリコン層の厚さは１００ｎｍ以下であってもよい。
【００２９】
ある好ましい実施形態において、前記工程（ｅ）の後に（ｆ）前記反射防止層および前記ゲッタリング領域を除去して、前記再結晶化領域の少なくとも一部を含む島状半導体層を形成する工程をさらに包含する。
【００３０】
ある好ましい実施形態において、前記工程（ｆ）の後に（ｇ）前記島状半導体層上に絶縁膜を形成する工程と、（ｈ）前記島状半導体層の一部に、ゲッタリング能力を有するゲッタリング元素を添加することにより、他のゲッタリング領域を形成する工程と、（ｉ）前記島状半導体層に対して第３の加熱処理を行うことにより、前記島状半導体層のうち前記他のゲッタリング領域以外の領域中の前記触媒元素の少なくとも一部を前記他のゲッタリング領域に移動させる工程とをさらに包含する。
【００３１】
前記工程（ｈ）は、前記島状半導体層のうち活性領域となる領域以外の領域に前記ゲッタリング元素を添加することにより、他のゲッタリング領域を形成する工程であってもよい。
【００３２】
前記工程（ｇ）と工程（ｈ）の間に（ｇ’）前記島状半導体層のうち活性領域となる領域以外の領域上に位置する前記ゲート絶縁膜を選択的に薄膜化または選択的に除去する工程をさらに含み、前記工程（ｈ）は、前記島状半導体層上の前記ゲート絶縁膜が薄膜化または除去された領域にゲッタリング元素を添加することにより、他のゲッタリング領域を形成する工程であってもよい。
【００３３】
好ましくは、前記工程（ｉ）の前に、前記島状半導体層のうちソースおよびドレイン領域を形成しようとする領域に対して不純物元素のドープを行う工程をさらに含み、前記第３の加熱処理により、前記島状半導体層にドープされた前記不純物元素の活性化を行う。
【００３４】
前記触媒元素は、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、Ｃｕから選ばれた一種または複数種の元素を含んでもよい。
【発明の効果】
【００３５】
本発明によると、従来よりも簡便なプロセスで、触媒元素を用いて形成された結晶質半導体層における触媒元素濃度を低減できる。従って、結晶質半導体層に残留する触媒元素に起因する不良を減少させることができ、高信頼性で高性能な薄膜トランジスタを備えた半導体装置を提供できる。
【発明を実施するための最良の形態】
【００３６】
本発明による半導体装置の製造方法では、レーザー照射により結晶質半導体膜を再結晶化させる工程を利用して、結晶質半導体膜にゲッタリング領域を形成する。従って、ゲッタリングを行うことによる製造工程数や製造コストの増加を抑制できる。本明細書における「半導体装置」は、半導体層を活性層として有する薄膜トランジスタを備えていればよく、薄膜トランジスタ、アクティブマトリクス基板、液晶表示装置などを含む。
【００３７】
（第１の実施形態）
以下、図面を参照しながら、本発明による半導体装置の製造方法の第１の実施形態を説明する。本実施形態では、触媒元素を用いて結晶化された結晶質ケイ素膜から、触媒元素濃度の低減された島状の結晶質ケイ素層（島状半導体層）を形成し、これを用いてＴＦＴを作製する。
【００３８】
図１（ａ）〜（ｅ）および図２（ａ）〜（ｄ）は、本実施形態における島状半導体層の形成方法を説明するための工程断面図であり、図３（ａ）〜（ｄ）は、それぞれ、図２（ａ）〜（ｄ）に示す工程に対応する平面図である。なお、簡単のため、結晶質半導体膜から単一の島状半導体層を形成する工程を図示しているが、典型的には、結晶質半導体膜から複数の島状半導体層が形成される。
【００３９】
まず、図１（ａ）に示すように、基板１０１におけるＴＦＴを形成する表面に、下地膜１０２、１０３および非晶質ケイ素（ａ−Ｓｉ）膜１０４ａをこの順で形成する。
【００４０】
基板１０１は絶縁性表面を有していればよく、例えば低アルカリガラス基板や石英基板であってもよい。本実施形態では、基板１０１として低アルカリガラス基板を用いる。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度で基板１０１をあらかじめ熱処理しておいても良い。下地膜１０２、１０３は基板１０１からの不純物拡散を防ぐために設けられ、酸化ケイ素膜、窒化ケイ素膜または酸化窒化ケイ素膜などであってもよい。本実施形態では、下層の第１下地膜１０２として、例えばプラズマＣＶＤ法でＳｉＨ４、ＮＨ３、Ｎ２Ｏの材料ガスを用いて酸化窒化ケイ素膜を形成する。また、第２の下地膜１０３として、第１下地膜１０２の上に同様にプラズマＣＶＤ法によりＴＥＯＳおよび酸素を材料ガスとして用いて酸化ケイ素膜を形成する。このとき、第１下地膜（酸化窒化ケイ素膜）１０２の厚さは、好ましくは２５〜４００ｎｍ、例えば１００ｎｍである。また、第２下地膜（酸化ケイ素膜）１０３の厚さは、好ましくは２５〜３００ｎｍ、例えば１００ｎｍである。本実施形態では２層からなる下地膜を形成したが、下地膜は例えば酸化ケイ素膜の単層であってもよい。
【００４１】
ａ−Ｓｉ膜１０４ａは、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成できる。ａ−Ｓｉ膜１０４ａの厚さは、例えば２０〜１５０ｎｍ、好ましくは３０〜８０ｎｍである。本実施形態では、プラズマＣＶＤ法により、厚さが５０ｎｍのａ−Ｓｉ膜を形成する。
【００４２】
なお、マルチチャンバー型のプラズマＣＶＤ装置を用い、下地膜１０２、１０３とａ−Ｓｉ膜１０４ａとを大気雰囲気に晒さないで連続形成することが好ましい。これにより、下地膜１０３とａ−Ｓｉ膜１０４ａとの界面（ＴＦＴではバックチャネルとなる）の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００４３】
続いて、図１（ｂ）に示すように、ａ−Ｓｉ膜１０４ａの表面上に触媒元素１０５を添加する。本実施形態では、触媒元素１０５としてニッケルを用いる。また、ニッケルのａ−Ｓｉ膜１０４ａへの添加は、ニッケルを溶かせた溶液をａ−Ｓｉ膜１０４ａの上に保持した後、スピナーにより溶液を基板１０１の上に均一に延ばして乾燥させることにより行う。上記溶液の溶質として酢酸ニッケル、溶媒として水を用いることができる。また、上記溶液中のニッケル濃度は重量換算で例えば５ｐｐｍとなるように調整する。この工程によって添加される触媒元素の量は極微量である。ａ−Ｓｉ膜１０４ａの表面における触媒元素濃度は、全反射蛍光Ｘ線分析（ＴＲＸＲＦ）法により管理され、例えば５×１０12  ａｔｏｍｓ／ｃｍ2程度である。
【００４４】
触媒元素１０５は、ニッケル（Ｎｉ）以外に、鉄（Ｆｅ）、コバルト（Ｃｏ）、スズ（Ｓｎ）、鉛（Ｐｂ）、パラジウム（Ｐｄ）、銅（Ｃｕ）から選ばれた一種または複数種の元素であってもよい。これらの元素よりも触媒効果は小さいが、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、金（Ａｕ）等も触媒元素１０５として機能する。また、触媒元素１０５をａ−Ｓｉ膜１０４ａに添加する方法としては、触媒元素を含む溶液を塗布する方法以外に、プラズマドーピング法、蒸着法もしくはスパッタ法等の気相法なども利用することができる。触媒元素を含む溶液を塗布する方法によると、触媒元素の添加量を容易に制御でき、また極微量の触媒元素を容易に添加できるので有利である。
【００４５】
この後、基板１０１に不活性雰囲気下、例えば窒素雰囲気にて加熱処理（第１の加熱処理）を施す。この加熱処理として、５５０〜６２０℃で３０分〜４時間のアニール処理を行うことが好ましい。本実施形態では、一例として５９０℃にて１時間の加熱処理を行う。この加熱処理によって、ａ−Ｓｉ膜１０４ａの表面に添加されたニッケル１０５がａ−Ｓｉ膜１０４ａに拡散すると共に、シリサイド化が起こり、それを核としてａ−Ｓｉ膜１０４ａの結晶化が進行する。その結果、図１（ｃ）に示すように、ａ−Ｓｉ膜１０４ａは結晶化され、結晶質ケイ素膜１０４ｐとなる。なお、ここでは炉を用いた加熱処理により結晶化を行ったが、ランプ等を熱源として用いるＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置で結晶化を行ってもよい。
【００４６】
なお、加熱処理に先立って、スピン塗布時のａ−Ｓｉ膜１０４ａの表面の濡れ性を向上させるため、オゾン水等でａ−Ｓｉ膜１０４ａの表面をわずかに酸化させておいてもよい。
【００４７】
このようにして得られた結晶質ケイ素膜１０４ａの結晶面配向は、主に〈１１１〉晶帯面で構成され、その中でも特に（１１０）面配向と（２１１）面配向とで全体の５０％以上の領域が占められている。また、その結晶ドメイン（ほぼ同一の面方位領域）のドメイン径は、２〜１０μｍとなっている。
【００４８】
続いて、図１（ｄ）に示すように、結晶質ケイ素膜１０４ｐの上に、反射防止効果を有する膜１０７を形成した後、レジスト層１０９を形成する。本実施形態では、レジスト層１０９は、結晶質ケイ素膜１０４ｐのうち島状半導体層となる領域以外の領域を覆うように設けられる。なお、レジスト層１０９は、結晶質ケイ素膜１０４ｐにおける結晶質領域の少なくとも一部を露出するように設けられればよく、その平面形状は特に限定されない。膜１０７は、単層であっても積層構造を有していてもよい。本実施形態では、厚さが約１００ｎｍ以下（例えば５０ｎｍ）のＳｉＯ2膜（単層）を用いる。
【００４９】
この後、図１（ｅ）に示すように、レジスト層１０９をマスクとして、膜１０７に対するエッチングを行い、反射防止層１０８を得る。これにより、結晶質ケイ素膜１０４ｐのうち島状半導体層となる領域が露出する。
【００５０】
次いで、結晶質ケイ素膜１０４ｐにレーザー光を照射することによって、図２（ａ）および図３（ａ）に示すように、結晶質ケイ素膜１０４ｐよりも高い結晶性を有する再結晶化領域１０４ｒと、非晶質ケイ素を含むゲッタリング領域１０４ｇとを形成する。
【００５１】
上記工程をより詳しく説明する。固相結晶化によって得られた結晶質ケイ素膜１０４ｐのうち反射防止層１０８から露出した部分（すなわち、島状半導体層となる領域）では、レーザー照射による溶融固化過程により結晶欠陥が低減されるので、より高品質な結晶性ケイ素膜からなる再結晶化領域１０４ｒが得られる。なお、このレーザー照射工程後においても、レーザー照射前の結晶面配向及び結晶ドメイン状態はそのまま維持され、ＥＢＳＰ測定において大きな変化は見られない。一方、結晶質ケイ素膜１０４ｐのうち反射防止層１０８で覆われた領域では、反射防止層１０８の作用により、実効レーザー照射エネルギーが増大し、結晶質ケイ素膜１０４ｐの結晶性を低下させる。その結果、結晶質ケイ素膜１０４ｐよりも結晶性の低いゲッタリング部１０４ｇが得られる。得られたゲッタリング部１０４ｇは、少なくとも一部に非晶質領域を含んでいる。
【００５２】
この工程では、レーザー光として、ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いるが、代わりにＫｒＦエキシマレーザー（波長２４８ｎｍ）を適用してもよい。レーザー光のビームサイズは、基板１０１表面で長尺形状となるように成型されており、長尺方向に対して垂直方向に順次走査を行うことにより、基板全面を照射できる。このとき、ビームの一部が重なるようにして走査すると、結晶質ケイ素膜１０４ｐの任意の一点において、複数回のレーザー照射が行われるため、より均一にレーザー照射できる。
【００５３】
結晶質ケイ素膜１０４ｐのうち反射防止層１０８から露出した部分に照射されるレーザー光の照射エネルギーは、低すぎると結晶性改善効果が小さく、高すぎると前工程で得られた結晶質ケイ素膜１０４ｐの結晶状態がリセットされてしまうため、適切な範囲に設定する必要があり、例えば３００〜４００ｍＪ／ｃｍ2である。また、結晶質ケイ素膜１０４ｐのうち反射防止層１０８で覆われた部分に照射される実効レーザー照射エネルギーは、結晶質ケイ素膜１０４ｐを非晶質化するために、例えば３００ｍＪ／ｃｍ2以上に制御される必要がある。この実効レーザー照射エネルギーは、レーザー光の波長、反射防止層１０８の材料や厚さなどによって制御することができる。
【００５４】
続いて、図２（ｂ）および図３（ｂ）に示すように、第２の加熱処理を行うことにより、再結晶化領域１０４ｒにおける触媒元素をゲッタリング領域１０４ｇに移動させる。前述したように、ゲッタリング領域１０４ｇは非晶質領域を含んでいるため、加熱処理を行うことにより、非晶質領域に再結晶化領域１０４ｒに残存する触媒元素を移動させることができる。
【００５５】
非晶質領域に触媒元素を移動できる理由としては、非晶質領域における触媒元素の自由エネルギーは結晶質領域よりも低いために、触媒元素は非晶質領域へ拡散し易く、また、非晶質領域では、不対結合手や格子欠陥などが触媒元素をトラップする偏析サイトを形成するので、偏析サイトまで触媒元素を移動させてトラップするといったゲッタリング作用が得られるからである。
【００５６】
第２の加熱処理として、４００℃以上８００℃以下の温度で、数分〜数時間のアニールを行うことが好ましい。より好ましくは、５５０℃以上７５０℃以下の温度で０．５分以上１０分以下のアニールを行う。この工程によって、再結晶化領域１０４ｒにおける触媒元素の濃度を、例えば１×１０16ａｔｏｍｓ／ｃｍ3程度以下まで低減できる。
【００５７】
なお、本実施形態では、ゲッタリング領域１０４ｇの上に反射防止層１０８を残した状態でゲッタリングを行っているが、レーザー照射工程の後、反射防止層１０８を除去してから同様のゲッタリングを行うこともできる。
【００５８】
この後、図２（ｃ）および図３（ｃ）に示すように、再結晶化領域１０４ｒの上に、再結晶化領域１０４ｒの少なくとも一部を覆うレジスト層１１０を形成する。反射防止層１０８はレジスト層１１０から露出する。本実施形態におけるレジスト層１１０は、図示するように、再結晶化領域１０４ｒの平面形状に対応した平面形状を有する。また、レジスト層１１０は、ゲッタリング領域１０４ｇよりも厚いことが好ましく、その厚さは例えば０．５μｍ以上２μｍ以下である。
【００５９】
続いて、レジスト層１１０をマスクとして、反射防止層１０８およびゲッタリング領域１０４ｇのエッチングを行う。本実施形態では、反射防止層１０８をエッチングするために使用するエッチャント（例えばＢＨＦ）と、ゲッタリング領域１０４ｇをエッチングするために使用するエッチャント（例えばＣＦ4＋Ｏ2）とは異なっている。従って、同一のマスク（レジスト層１１０）を用いて、反射防止層１０８に対するエッチング（第１のエッチング）を行った後、ゲッタリング領域１０４ｇに対するエッチング（第２のエッチング）を行う必要がある。なお、レジスト層１１０が再結晶化領域１０４ｒの一部を覆うように形成された場合には、再結晶化領域１０４ｒのうちレジスト層１１０で覆われていない部分も、上記第２のエッチングによりゲッタリング領域１０４ｇとともに除去される。
【００６０】
その後、レジスト層１１０を除去すると、図２（ｄ）および図３（ｄ）に示すように、再結晶化された結晶質半導体からなる島状半導体層１１２が得られる。
【００６１】
このようにして得られた島状半導体層１１２を用いてＴＦＴを作製する。島状半導体層１１２からＴＦＴを作製する方法については、特に限定せず、公知の方法を用いることができる。
【００６２】
上記方法によると、非晶質ケイ素領域を利用したゲッタリングにより、結晶質ケイ素膜１０４ｐのうちＴＦＴの島状半導体層となる領域における触媒元素濃度を低減できる。また、図２（ａ）および図３（ａ）に示す工程において、結晶質ケイ素膜１０４ｐをレーザーで照射する際に、反射防止層１０８を利用することによって、結晶質ケイ素膜１０４ｐの位置に応じて実効レーザー照射エネルギーを制御できるので、結晶質ケイ素膜１０４ｐの再結晶化を行うとともに、ゲッタリング領域１０４ｇを形成することが可能になる。このように、レーザー照射による結晶質ケイ素膜１０４ｐの再結晶化工程を利用してゲッタリング領域１０４ｇを形成するので、例えば特許文献５に開示された方法（図５）のように、ゲッタリング領域を形成する工程（例えば図５（ｄ）に示す工程）を別個に行う必要がなく、製造プロセスを従来よりも簡略化できる。
【００６３】
（第２の実施形態）
以下、本発明による半導体装置の製造方法の第２の実施形態を説明する。
【００６４】
本実施形態では、図１（ａ）〜（ｅ）、図２（ａ）〜（ｄ）および図３（ａ）〜（ｄ）を参照しながら実施形態１で説明した方法と同様の方法で島状半導体層１１２を形成した後、島状半導体層１１２にゲッタリング領域を形成してさらにゲッタリングを行い、島状半導体層１１２におけるチャネル領域となる領域、あるいは活性領域となる領域から触媒元素をさらに低減する。
【００６５】
なお、本実施形態では、結晶質半導体膜をパターニングする前に行うゲッタリング（すなわち、図２（ｂ）および図３（ｂ）を参照しながら説明したようなゲッタリング）を「第１のゲッタリング」と称し、結晶質半導体膜をパターニングして得られた島状半導体層１１２にゲッタリング領域を形成して行う追加のゲッタリングを「第２のゲッタリング」と称する。
【００６６】
本実施形態の方法によると、第１のゲッタリングによっても再結晶化領域１０４ｒから除去されなかった触媒元素が島状半導体層１１２における活性領域やチャネル領域となる領域に残存していても、第２のゲッタリングによって、残存した触媒元素を島状半導体層１１２に形成したゲッタリング領域に移動させることができる。このように、ゲッタリングを二段階で行うため、島状半導体層１１２における活性領域やチャネル領域における触媒元素濃度をさらに低減でき、触媒元素によるＴＦＴの信頼性の低下をより効果的に抑制できる。
【００６７】
本実施形態における第２のゲッタリング方法は特に限定されないが、島状半導体層１１２に対して不純物をドープする工程と、ドープされた不純物を活性化させる活性化アニール工程とを利用して第２のゲッタリングを行うと、製造工程数の増加を抑制できるので好ましい。
【００６８】
第２のゲッタリングでは、例えば本出願人による特許文献３や本出願人による特許文献４に開示されているように、島状半導体層１１２のうちＴＦＴの活性領域となる領域以外の領域にゲッタリング領域を形成し、活性領域となる領域中の触媒元素を低減させてもよい。特許文献３および４に開示された方法では、島状半導体層のうちゲッタリング領域となる領域上に設けたゲート絶縁膜を選択的に薄膜化あるいは除去した後、ゲッタリング元素を島状半導体層にドープすることによって、より簡便なプロセスでゲッタリング領域を形成する。また、ゲッタリング後もゲッタリング領域を除去する必要がないため、工程数を低減できるだけでなく、ゲッタリング後に残留する触媒元素がその後の熱処理工程等で再度シリサイド化することを防止できる。
【００６９】
あるいは、特許文献２に開示されているように、島状半導体層１１２のうちＴＦＴのソースおよびドレイン領域となる領域にゲッタリング元素をドープしてゲッタリング領域を形成し、チャネル領域となる領域中の触媒元素を低減させてもよい。
【００７０】
以下、図４（ａ）〜（ｇ）を参照しながら、島状半導体層１１２からｎチャネル型ＴＦＴを作製する方法の一例を説明する。この例では、特許文献３および４に開示された方法のように、島状半導体層１１２のうち活性領域となる領域以外の領域にゲッタリング領域を形成し、第２のゲッタリングを行う。
【００７１】
まず、図４（ａ）に示すように、島状半導体層１１２を覆うゲート絶縁膜１２０を形成する。島状半導体層１１２は、図１（ａ）〜（ｅ）、図２（ａ）〜（ｄ）および図３（ａ）〜（ｄ）を参照しながら前述した方法と同様の方法で形成される。ゲート絶縁膜１２０は、酸化ケイ素膜（厚さ：２０〜１５０ｎｍ）が好ましく、ここでは厚さが１００ｎｍの酸化ケイ素膜を用いた。ここでは、酸化ケイ素膜の形成は、ＴＥＯＳ（Ｔｅｔｒａ  Ｅｔｈｏｘｙ  Ｏｒｔｈｏ  Ｓｉｌｉｃａｔｅ）を原料とし、酸素とともに基板温度が１５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積することにより行う。酸化ケイ素膜を形成後、ゲート絶縁膜１２０のバルク特性、および結晶性ケイ素膜とゲート絶縁膜１２０との界面特性を向上するために、不活性ガス雰囲気下、５００〜７００℃で数分〜数時間のアニールを行ってもよい。また、ゲート絶縁膜１２０は、他のシリコンを含む絶縁膜の単層であっても良いし、積層構造を有していても良い。
【００７２】
次に、図４（ｂ）に示すように、ゲート絶縁膜１２０の上にゲート電極（厚さ：例えば３００〜５００ｎｍ）１２２を形成する。ゲート電極１２２は、ゲート絶縁膜１２０の上に導電膜を形成し、この導電膜をエッチングすることによって得られる。導電膜の材料として、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）からなる群から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）を用いることができる。なお、ゲート電極１２２は、特許文献４に示すような積層構造を有していてもよく、例えば、導電性の窒化物金属膜からなる導電膜（Ａ）と金属膜からなる導電膜（Ｂ）とを含む二層構造であってもよい。導電膜（Ｂ）の材料としては、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドなどを用いてもよい。
【００７３】
次いで、図４（ｃ）に示すように、ゲート電極１２２をマスクとして、イオンドーピング法によって、島状半導体層１１２にｎ型不純物（リン）１２４を高濃度に注入する。この工程により、島状半導体層１１２において、ゲート電極１２２に覆われていない領域１２６には高濃度のリン１２４が注入される。この工程で、ゲート電極１２２にマスクされリン１２４が注入されない領域１２８は、後にＴＦＴのチャネル領域となる。
【００７４】
図４（ｄ）に示すように、ゲート電極１２２と領域１２６の一部とを覆うように、ゲート絶縁膜１２０上にレジストからなるマスク１３０を形成し、これを用いて、ゲート絶縁膜１２０のエッチングを行う。これにより、選択的にエッチングされたゲート絶縁膜１２０を形成する。このときのマスク１３０とゲート絶縁膜１２０により、半導体層１１２の一部（外縁部）が露出された状態となる。
【００７５】
次いで、基板１０１上方より希ガス元素（本実施形態ではＡｒ）１３２を全面にイオンドーピングする。この工程により、図４（ｅ）に示すように、ＴＦＴ活性領域の露出している領域に希ガス元素（ゲッタリング元素）１３２が注入され、ゲッタリング領域１３４が形成される。マスク１３０とゲート絶縁膜１２０によって覆われている領域には、希ガス元素１３２はドーピングされず、後のＴＦＴのソースおよびドレイン領域１３６となる。このときの希ガス元素としては、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種類の希ガス元素を用いることができる。また、この工程により、ゲッタリング領域１３４はゲート絶縁膜が無い状態で強くドーピングされるため、結晶性が完全に破壊され、非晶質化される。
【００７６】
次に、マスク１３０を除去した後、不活性雰囲気下、例えば窒素雰囲気にて熱処理を行う。この熱処理工程で、図４（ｆ）に示すように、ソースおよびドレイン領域１３６の外側に形成されたゲッタリング領域１３４における、非晶質化により生じた結晶欠陥と高濃度にドープされた希ガス元素１３２とが、チャネル領域１２８およびソース・ドレイン領域１３６に存在しているニッケルを、チャネル領域１２８からソース・ドレイン領域１３６、そしてゲッタリング領域１３４へと、矢印のような方向へ移動させる（第２のゲッタリング）。
【００７７】
このようにして、第１のゲッタリング後も島状半導体層１１２の活性領域に残留している触媒元素をゲッタリングでき、触媒元素の偏析によるリーク電流の発生をさらに抑制することができる。また、ＴＦＴの活性領域において、ソース領域またはドレイン領域１３６とは別の領域にゲッタリング領域１３４を形成するため、非晶質化によりＴＦＴのソース領域またはドレイン領域において抵抗が上がってしまうという問題を生じない。
【００７８】
第２のゲッタリングでは、一般的な加熱炉を用いてもよいが、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）の方がより望ましい。特に、基板表面に高温の不活性ガスを吹き付け、瞬時に昇降温を行う方式のものが適している。具体的な処理条件としては、保持温度５５０〜７５０℃の範囲で、保持時間３０秒〜１０分程度が適度な条件である。昇温速度および降温速度としては、共に１００℃／分以上で行うことが好ましい。なお、このような加熱処理により、ソース・ドレイン領域１３６にドーピングされたｎ型不純物（リン）１２４の活性化も同時に行われ、ソース・ドレイン領域１３６のシート抵抗値は、１ｋΩ／□以下まで低抵抗化される。しかし、ゲッタリング領域１３４は、非晶質成分を維持した状態で残る。
【００７９】
続いて、図４（ｇ）に示すように、酸化ケイ素膜あるいは窒化ケイ素膜を層間絶縁膜１４２として形成し、コンタクトホールを形成して、金属材料によってＴＦＴの電極・配線１４４を形成する。この後、１気圧の窒素雰囲気あるいは水素混合雰囲気で３５０℃、１時間のアニールを行い、薄膜トランジスタ１５０を得る。さらに必要に応じて、薄膜トランジスタ１５０を保護する目的で、薄膜トランジスタ１５０の上に窒化ケイ素膜などからなる保護膜を設けてもよい。
【００８０】
上記方法において、第２のゲッタリングを行う際に、ゲッタリング元素としてリンを用いているが、代わりにヒ素、アンチモンを利用しても良い。また、上記方法では、ゲート絶縁膜１２０の一部を選択的に除去しているが、代わりにゲート絶縁膜１２０の一部を選択的に薄膜化し、これを利用してゲッタリング領域１３４を形成してもよい。さらに、必要に応じて、島状半導体層１１２におけるチャネル領域１２８とソース・ドレイン領域１３６との間に、ＬＤＤ領域を形成してもよい。
【００８１】
本実施形態によると、第１および第２のゲッタリングによって、ＴＦＴの活性領域における触媒元素濃度をより効率的に低減できる。従って、ゲッタリングを一度しか行わない方法に比べて、ゲッタリング不足によるオフ電流の増大を抑制できるので、ＴＦＴ特性や信頼性をより高めることができる。また、製造工程における不良率を改善できる。
【００８２】
さらに、本実施形態では、第２のゲッタリングは、既に触媒元素濃度の低減された島状半導体層１１２に対して行う。そのため、第２のゲッタリング時の加熱処理条件を緩和することが可能になるので、加熱処理に起因するＴＦＴ特性の低下を抑制できる。また、図４を参照して上述した方法のように、ＴＦＴ完成後も第２のゲッタリングのためのゲッタリング領域１３４を除去しない場合には、ゲッタリング領域１３４における触媒元素濃度を低減できるので有利である。
【００８３】
なお、本実施形態における第２のゲッタリング方法として、特許文献２に開示されているように、島状半導体層１１２のうちＴＦＴのソース・ドレイン領域となる領域にゲッタリング元素をドープしてゲッタリング領域を形成する方法を用いてもよい。この場合であっても、第２のゲッタリングを既に触媒元素濃度の低減された島状半導体層１１２に対して行うため、ソース・ドレイン領域となる領域にドープするゲッタリング元素の量を低減することが可能になる。従って、カウンタードープなどに起因するソース・ドレイン領域における電気抵抗の増大を抑制できる。
【００８４】
上記実施形態１および２で使用する触媒元素として、Ｎｉ、Ｃｏ、Ｓｎ、Ｐｂ、Ｐｄ、Ｆｅ、Ｃｕから選ばれた一種または複数種の元素を用いることができる。これらから選ばれた一種または複数種類の元素であれば、微量で結晶化を助長する効果を発揮する。
【００８５】
触媒元素は単独では作用せず、ケイ素膜と結合しシリサイド化することで結晶成長に作用する。このとき、シリサイドの結晶構造が、非晶質ケイ素膜結晶化時に一種の鋳型のように作用し、非晶質ケイ素膜の結晶化を促す。触媒元素としてＮｉを用いると、Ｎｉは２つのＳｉとＮｉＳｉ2のシリサイドを形成する。ＮｉＳｉ2は螢石型の結晶構造を示し、その結晶構造は、単結晶ケイ素のダイヤモンド構造と非常に類似したものである。しかも、ＮｉＳｉ2はその格子定数が５．４０６Åであり、結晶シリコンのダイヤモンド構造における格子定数５．４３０Åに非常に近い値をもつ。従って、ＮｉＳｉ2は非晶質ケイ素膜を結晶化させるための鋳型として最適である。よって、上記に例示した元素の中でも、特にＮｉを用いると、最も顕著な結晶化を助長する効果を得ることができる。
【００８６】
上記実施形態１および２の方法によって得られた半導体装置では、ＴＦＴにおける少なくともチャネル領域は、その結晶の面配向が主に〈１１１〉晶帯面で構成されている結晶質半導体膜から形成されることが好ましい。より好ましくは、半導体層の少なくともチャネル領域は、その結晶の面配向が主に〈１１１〉晶帯面で構成されており、その面配向の割合は、〈１１１〉晶帯面の中でも、特に（１１０）面配向と（２１１）面配向とで全体の５０％以上の領域が占められている結晶質半導体膜から形成される。
【００８７】
上記実施形態１および２の方法は、ＴＦＴを備えた半導体装置、例えばＣＭＯＳ回路、アクティブマトリクス基板、液晶表示装置や有機ＥＬ表示装置などの各種表示装置、およびそのような表示装置を表示部として有する電気器具に広く適用できる。アクティブマトリクス型液晶表示装置に適用する場合には、触媒元素の低減された島状半導体層１１２を用いて、画素スイッチング用のＴＦＴのみでなく、周辺駆動回路部を構成するＴＦＴも形成できるので有利である。
【００８８】
本発明は上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、本発明における半導体膜としては、前述の実施形態で示した純粋なケイ素膜以外に、ゲルマニウムとケイ素との混成膜（シリコン・ゲルマニウム膜）や純粋なゲルマニウム膜も利用できる。
【００８９】
非晶質ケイ素膜１０４ａに触媒元素（ニッケル）１０５を導入する方法として、非晶質ケイ素膜１０４ａの表面にニッケル塩を溶かせた溶液を塗布する方法を採用したが、非晶質ケイ素膜１０４ａを成膜する前に下地膜表面にニッケル１０５を導入し、非晶質ケイ素膜１０４ａの下層よりニッケル１０５を拡散させ結晶成長を行わせる方法でもよい。また、ニッケル１０５の導入方法として、その他、様々な手法を用いることができる。例えば、ニッケル塩を溶かせる溶媒としてＳＯＧ（スピンオングラス）材料を用い、ＳｉＯ2膜より拡散させる方法もある。さらに、スパッタリング法や蒸着法、メッキ法により薄膜形成する方法や、イオンドーピング法により直接導入する方法なども利用できる。
【００９０】
また、非晶質ケイ素膜１０４ａの一部のみに触媒元素を選択的に添加して触媒元素添加領域を形成し、第１の加熱処理において、触媒元素添加領域からその周辺部へと横方向に結晶成長させることによって非晶質ケイ素膜１０４ａの結晶化を進行させてもよい。これにより、結晶成長方向がほぼ一方向にそろった良好な結晶質ケイ素膜を得ることができるので、ＴＦＴの電流駆動能力を高めることが可能である。
【産業上の利用可能性】
【００９１】
本発明によると、触媒元素を利用して結晶化された結晶質半導体膜を用いて半導体装置を製造する方法において、従来よりも簡便なプロセスで、触媒元素濃度が低減された結晶質半導体層を形成できる。そのため、電気特性および信頼性に優れた半導体装置が得られる。
【００９２】
さらに、上記結晶質半導体層を形成した後に追加のゲッタリングを行うと、ゲッタリング効率をさらに向上させることができ、半導体装置の信頼性を高めることができる。また、ゲッタリング効率の向上により特性のばらつきが抑制されるので、製造工程における不良を大幅に減少させることが可能になる。
【００９３】
本発明は、アクティブマトリクス型の液晶表示装置や有機ＥＬ表示装置、密着型イメージセンサー、三次元ＩＣなどを製造する方法に適用できる。特に、高精細な中小型表示パネルに好適に用いられる。
【図面の簡単な説明】
【００９４】
【図１】（ａ）〜（ｅ）は、本発明による第１の実施形態におけるＴＦＴの製造方法を説明するための工程断面図である。
【図２】（ａ）〜（ｄ）は、本発明による第１の実施形態におけるＴＦＴの製造方法を説明するための工程断面図である。
【図３】（ａ）〜（ｄ）は、本発明による第１の実施形態におけるＴＦＴの製造方法を説明するための平面図である。
【図４】（ａ）〜（ｇ）は、本発明による第２の実施形態におけるＴＦＴの製造方法を説明するための工程断面図である。
【図５】（ａ）〜（ｆ）は、従来のＴＦＴの製造方法を説明するための工程断面図である。
【符号の説明】
【００９５】
１０１          基板
１０２、１０３  下地膜
１０４ａ        非晶質半導体膜
１０４ｐ        結晶質半導体膜
１０４ｒ        再結晶化領域
１０４ｇ        ゲッタリング領域
１０５          触媒元素
１０８          反射防止層
１０９、１１０  レジスト層
１１２        島状半導体層
１２０        ゲート絶縁膜
１２２        ゲート電極
１２４        不純物（リン）
１２８        チャネル領域
１３０        マスク
１３２        ゲッタリング元素
１３４        ゲッタリング領域
１３６        ソース領域およびドレイン領域
１４２        層間絶縁膜
１４４        電極・配線
１５０        薄膜トランジスタ
【図１】
2007234985.tif 000003
【図２】
2007234985.tif 000004
【図３】
2007234985.tif 000005
【図４】
2007234985.tif 000006
【図５】
2007234985.tif 000007