(57)【要約】【課題】  ＬＥＤ素子層２のエッチング処理中に直下のコンタクト層（ｎ）１０５にまでエッチングが進行してしまう危険性を排除し、且つ、エッチング停止層１０６とＬＥＤ素子層２との境界に格子欠陥が発生するのを未然に防止するために、エッチング停止層１０６の層厚を最適に設定する。【解決手段】  エッチング停止層１０６の層厚が、１５ｎｍ以上３０ｎｍ以下になるように設定する。【選択図】        図３
2007335534.tif 000002
【特許請求の範囲】
【請求項１】
上方から、第１導電型半導体コンタクト層、第２導電型半導体コンタクト層を少なくとも１層ずつ有する積層半導体層を備える半導体装置に於いて、
前記第２導電型半導体コンタクト層の上にエッチング停止層を備え、
該エッチング停止層は、前記第２導電型半導体コンタクト層と選択的にエッチングが可能であって、
前記第１のエッチング停止層の層厚が、１５ｎｍ以上３０ｎｍ以下であることを特徴とする半導体装置。
【請求項２】
前記コンタクト層は、ＧａＡｓを主材とし、
前記エッチング停止層は、ＩｎｘＧａ１−ｘＰを主材とすることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記エッチング停止層に接するコンタクト層の層厚は、２００ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記エッチング停止層の上部に積層される半導体層の層厚は、５μｍ以下であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記半導体層の中に少なくとも１層の発光層を備えることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記半導体層が、Ｓｉ基板上に積層されていることを特徴とする請求項４に記載の半導体装置。
【請求項７】
前記半導体層が、複数積層されていることを特徴とする請求項４に記載の半導体装置。
【請求項８】
前記複数の半導体層が、異なる機能を備えることを特徴とする請求項７に記載の半導体装置。
【請求項９】
請求項１〜請求項８の何れかに記載の半導体装置を複数個と、
該複数個の半導体装置の各々に対応する駆動装置と、
該駆動装置、及び前記半導体装置とを支持する支持体と、レンズアレイとを備え、
前記半導体装置は、複数のＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）を含むことを特徴とするＬＥＤヘッド。
【請求項１０】
感光体と、該感光体の表面を帯電させる帯電器と、帯電された前記感光体の表面を選択的に露光し、静電潜像を形成させる請求項９に記載のＬＥＤヘッドと、露光された静電潜像を現像する現像器とを備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子アレイなどの半導体装置、及び、これを用いたＬＥＤヘッド及び画像形成装置に関する。
【背景技術】
【０００２】
従来、電子写真技術を用いたプリンタ等の画像形成装置には、発光素子（例えばＬＥＤ）を複数配列させて製造した発光素子アレイチップを、更に、多数個並べて実装した露光ヘッドを用いたものがある。一方、近年、プリンタ等の画像形成装置には高い解像度が要求されている。この要求に対応するため、プリンタ１台に用いられる発光素子数も飛躍的に増加してきており、１本の露光ヘッドに用いられる発光素子アレイチップの総数も増加してきている。このような背景から、多くの発光素子各々の発光特性を揃えるために、特に発光素子を形成する各半導体層の層厚や形状を正確に揃えなければならない。このために活性層を含む発光素子が形成された層のエッチング量を制御することを目的とする半導体層を新たに設け、エッチング停止層として用いる技術も開示されている（例えば特許文献１を参照）。
【特許文献１】特開平１０−４２４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、エッチング停止層直下の半導体層を薄くしたい場合には、エッチング停止層をあまり薄く形成すると、該エッチング停止層をエッチングするときに、直下の半導体層にまでエッチングが進行してしまう危険性がある。一方、この危険性を排除するためにエッチング停止層をあまり厚く形成すると、発光素子が形成された層との境界に格子欠陥が発生し易くなるという解決すべき課題が残されていた。
【課題を解決するための手段】
【０００４】
本発明は、上方から、第１導電型半導体コンタクト層、第２導電型半導体コンタクト層を少なくとも１層ずつ有する積層半導体層を備える半導体装置に於いて、上記第２導電型半導体コンタクト層の上に第１のエッチング停止層を備え、該第１のエッチング停止層は、上記第２導電型半導体コンタクト層と選択的にエッチングが可能であって、上記第１のエッチング停止層の層厚が、１５ｎｍ以上３０ｎｍ以下であることを主要な特徴とする。
【発明の効果】
【０００５】
エッチング停止層の層厚を、１５ｎｍ以上３０ｎｍ以下に設定することによって、直下の半導体層にまでエッチングが進行してしまう危険性を排除し、且つ、発光素子が形成された層との境界に格子欠陥が発生するのを未然に防止出来るという効果を得る。
【発明を実施するための最良の形態】
【０００６】
本発明による半導体装置、ＬＥＤヘッド及び画像形成装置は以下のように構成される。
【実施例１】
【０００７】
図１は、実施例１のＬＥＤ素子層の積層状態説明図である。
図に示すようにＬＥＤ素子層は、エッチング停止層１０６と、発光領域を含む半導体層１０７と、コンタクト層（ｐ）１０８からなる。エッチング停止層１０６は、発光領域を含む半導体層１０７のエッチング処理を制御することを目的として形成される層である。この機能については後に詳細に説明する。発光領域を含む半導体層１０７は、第１導電型のＧａＡｓ層からなるバッファー層（ｎ）１０７ａと、第１導電型のＡｌｘＧａ１−ｘＡｌ層からなるクラッド層（ｎ）１０７ｂと、第１導電型のＡｌｙＧａ１−ｙＡｓ層からなる活性層（ｎ）１０７ｃと、第２導電型のＡｌｚＧａ１−ｚＡｓ層からなるクラッド層（ｐ）１０７ｄが積層され構成される。クラッド層（ｐ）１０７ｄと活性層（ｎ）１０７ｃとのｐｎ接合から発光エネルギが放出されることになる。ここで、高発光効率を達成するためには、ｘ、ｚ＞ｙであることが望ましい。コンタクト層１０８は、第２導電型のＧａＡｓ層からなる。尚、上記説明中、第１導電型とは、ｎ型半導体を表し、第２導電型とはｐ型半導体を表すものとする（以下の記述でも同様とする）。
【０００８】
図２は、実施例１の半導体装置の平面配置の説明図である。
この図は、発光領域を１列に配列した発光ダイオードアレイ（ＬＥＤアレイ）を示している。各ＬＥＤ素子１をマトリクス駆動（複数回の分割駆動）出来るように、配線もマトリクス状に形成されている。但し、ここではマトリクス構造を例示しているが本発明はこの例に限定されるものでは無い。即ち、スタティック駆動であっても良い。又、マトリクス駆動の場合であっても、ＬＥＤのグルーピングは、４個のＬＥＤ素子１を一つのグループにする必要は無く、適宜、任意に設定することも可能である。
【０００９】
図中、配線接続部１１４は、共通配線１１５と個別電極１１３とを接続する部分である。配電パット（ｎ）１２０は、個別電極１１３及び電極コンタクト（ｎ）１１２を介してＬＥＤ素子１へ（−）又は０の電圧を印加する部分である。電極コンタクト（ｎ）１１２は、個別電極１１３がＬＥＤ素子１と接続する部分である（後記図３及び図４で示す）。配電パット（ｐ）１２２は、配線１１１及び電極コンタクト（ｐ）１１０を介してＬＥＤ素子１へ（＋）の電圧を印加する部分である。電極コンタクト（ｐ）１１０は、配線１１１がＬＥＤ素子１と接続する部分である（後記図３及び図４で示す）。ここで配電パット（ｎ）１２０と配電パット（ｐ）１２２に所定の電圧が印加されると、該当するＬＥＤ素子１が発光することになる。
【００１０】
図３は、実施例１の半導体装置の積層構造の説明図（その１）である。
この図は、図２におけるＡ―Ａ断面矢視図である。
図４は、実施例１の半導体装置の積層構造の説明図（その２）である。
この図は、図２におけるＢ―Ｂ断面矢視図である。
【００１１】
両図中、１０１はＧａＡｓ基板である。１０２は、ＧａＡｓバッファー層である。ＧａＡｓ基板１０１、及びＧａＡｓバッファー層１０２は、第１導電型（ｎ型）又は第２導電型（ｐ型）の半絶縁性基板である。１０３は、ＧａＡｓ層とＡｌＡｓ層の多層構造の多層反射層である。１０４は、第１導電型（ｎ型）又は第２導電型（ｐ型）又はノンドープの導通層である。ここで、導通層１０４より上の層を個別に素子分離する必要がある構造では、少なくともＧａＡｓバッファー層１０２及び多層反射層１０３の導電型をＧａＡｓ基板１０１の導電型と逆の導電型とすることが望ましい。但し、ＧａＡｓバッファー層１０２を半絶縁性とする場合にはその必要がない。１０５は、第１導電型のＧａＡｓ層からなるコンタクト層である。１０７は、上記図１で説明した発光領域を含む半導体層である。１０８は、上記図１で説明したコンタクト層（ｐ）である。
【００１２】
１０６は、上記図１で説明したエッチング停止層であり、第１導電型のＩｎｘＧａ１−ｘＰで、格子整合させるために、Ｘは、例えば、Ｘ＝０．４９−０．５１とする。以下にエッチング停止層１０６の機能について実測値に基づいて詳細に説明する。エッチング停止層１０６は、コンタクト層（ｎ）１０５を露出するためのエッチング処理の進行を一旦停止させる機能を有する部分である。即ち、発光領域を含む半導体層１０７のエッチング工程に於いて、エッチング処理がコンタクト層（ｎ）１０５まで進行しないようにエッチング処理の進行を一旦停止させる機能を有する。
【００１３】
ＬＥＤ素子層２（図３）を、例えば燐酸過水（燐酸＋過酸化水素水＋純水）系のエッチング液Ａで処理するエッチング速度（ＥＳ１）は、エッチング停止層１０６を同じく燐酸過水（燐酸＋過酸化水素水＋純水）系のエッチング液Ａで処理するエッチング速度（ＥＳ２）よりも圧倒的に速い。即ち、その速度比は、（ＥＳ１／ＥＳ２）＞３００にも及ぶことが知られている。
【００１４】
ＬＥＤ素子層２の発光効率を高くするためには、図１に於いて、発光領域を含む半導体層１０７をある程度厚くすることが望ましいので、その厚さを２μｍとし、生産工程中のばらつきを１０％と想定し、生産性を考慮し、エッチングマージンを３０％以上とることとする（一例）。ここで、
エッチング停止層１０６よりも上の半導体層の層厚：Ｄ１（μｍ）
エッチング停止層１０６よりも上の半導体層の層厚のばらつき：±δＤ１（％）
エッチング停止層１０６よりも上の半導体層の平均エッチング速度：Ｒ１（μｍ／ｓ）
エッチング停止層１０６よりも上の半導体層のエッチングマージン：δＲ１（％）
として、
Ｄ１＝２（μｍ）
δＲ１＝１０（％）
Ｒ１＝８．３×１０３μｍ／ｓ（＝０．５μｍ／６０ｓ）
δＲ１＝３０（％）
とすると、エッチング停止層１０６がオーバーエッチングされる時間：ＯＥ（ｔ）は、
ＯＥ（ｔ）＝（δＤ１／１００＋δＲ１／１００）×（Ｄ１／Ｒ１）
＝（０．１＋０．３）×２４１（ｓ）
＝９６．４（ｓ）
〜９６（ｓ）
となる。従って、エッチング停止層１０６は、少なくとも９６ｓ（秒）のオーバーエッチングに耐えなければならないことになる。
【００１５】
図５は、エッチング停止層のエッチング速度説明図である。
この図は、エッチング停止層１０６が、エッチング液Ａ（燐酸過水（燐酸＋過酸化水素水＋純水）系のエッチング液）によってエッチングされる時間を表した図である。
エッチング停止層１０６の層厚：Ｄ２
エッチング停止層１０６がエッチング液Ａによってエッチングされる速度：Ｒ２
層厚Ｄ２のエッチング停止層１０６がエッチング液Ａによってジャストエッチングされる時間：Ｔ（Ｄ２）
とすると、エッチング停止層１０６を超えて、エッチングがコンタクト層（ｎ）１０５へ及ばないためのエッチング停止層１０６の最低層厚：Ｄ２ｍｉｎは次のように設定される。
Ｔ（Ｄ２）≧ＯＥ（ｔ）
Ｄ２に１０％のばらつきがある、即ち、ＯＥ（ｔ）に１０％のマージンを持たせると、要求されるエッチング停止時間：ＳＥＰ（ｔ）は、
ＳＥＰ（ｔ）≡ＯＥ（ｔ）×１．１
＝９６（ｓ）×１．１
＝１０６（ｓ）
図５からＴ（Ｄ２）＝１０６（ｓ）となるＤ２を読取ると、Ｄ２＝１６ｎｍとなる。ウエハ面内の層厚のばらつきが±１０％の場合には、平均のＤ２を１６ｎｍ、最小のＤ２ｍｉｎを１４．５ｎｍ、概略１５ｎｍとすることが出来る。
【００１６】
一方、エッチング停止層１０６は、発光領域を含む半導体層１０７とは材料系が異なるため、その層厚を増やすと、初期発光速度、発光素子の初期電気特性、信頼性などに影響を与える。即ち、エッチング停止層１０６の層厚が増加すると初期の発光速度の減少、電流−電圧特性でのリーク電流量の増加、信頼性の劣化などの悪影響が出る。本願発明者らの系統的な実験によれば、エッチング停止層１０６の層厚が３０ｎｍを超えると、光量減少、電流リーク、連続通電に伴う光量劣化が確認された。初期光量特性についてより具体的に述べれば、エッチング停止層の層厚さが３０ｎｍを越えると、エッチング停止層がない場合の初期光量の５０％の光量を下回る結果を得た。初期光量の５０％を下回る光量となった場合には、光量補正によってチップ間の光量をそろえることが困難となるため、少なくとも５０％を越える光量低下を避けることが望ましい。更に、エッチング停止層が３０ｎｍを越えた場合には、チップ内の光量バラツキが±３０％を越える結果を得た。チップ内の光量バラツキが±３０％を越えると、光量補正によって、チップ内光量を均一化することが困難になるため、チップ内光量バラツキは±３０％を越えないことが望ましい。従って、エッチング停止層１０６の層厚は、３０ｎｍを超えないことが望ましいとの結論を得た。
【００１７】
ＬＥＤ素子１（図３）の層厚が薄くなった場合であっても、上記１４．５ｎｍ〜３０ｎｍ（概略１５ｎｍ〜３０ｎｍ）の範囲であれば十分である。ＬＥＤ素子１の層厚が厚くなった場合には、エッチング停止層１０６が、その許容最大層厚３０ｎｍを満たすようにＬＥＤ素子１の層厚を調整することが望ましい。即ち、図５から
ＳＥＰ（ｔ）＝２７０ｓ
であるから、
ＯＥ（ｔ）＝ＳＥＰ（ｔ）／１．１
＝２４５（ｓ）
従って、Ｄ１の最大値Ｄ１ｍａｘを
Ｄ１ｍａｘ≦２４５（ｓ）／［（δＤ１／１００＋δＲ１／１００）／Ｒ１］
＝２４５（ｓ）／（０．１＋０．３）×８．３×１０−３
＝５（μｍ）
即ち、エッチング停止層１０６よりも上の半導体層の層厚を５μｍ以下とすることが望ましい。
Ｄ１≦５（μｍ）
エッチング停止層１０６は、エッチング停止層１０６の下の半導体層と選択的にエッチング除去できる。例えば、エッチング停止層１０６は、塩酸系のエッチング液Ｂによって選択的にコンタクト層（ｎ）１０５と共にエッチング除去できる。
【００１８】
例えば、エッチング停止層１０６の直下のコンタクト層（ｎ）１０５が、１０ｎｍとした場合であっても、コンタクト層（ｎ）１０５を露出させることが出来る。コンタクト層（ｎ）１０５が１０ｎｍエッチング停止層１０６よりも上のＬＥＤ素子１のエッチング液Ａによってエッチングされる時間は、
ｔ＝１０（ｎｍ）／８．３１×１０−３（μｍ／ｓ）
＝１０（ｎｍ）／８．３１（ｎｍ／ｓ）
＝１．２（ｓ）
であって、もし、エッチング停止層１０６を超えて、その下のコンタクト層（ｎ）１０５へエッチングが至った場合、約１ｓという短い時間でエッチングされてしまうことになる。以下に実施例１の半導体装置の変形例について説明する。
【００１９】
図６は、実施例１の半導体装置の変形例の積層構造の説明図（その１）である。
図に示すように半導体層７６０、半導体層７６１を第１導電型半導体層で構成し、第２導電型不純物を選択的に（図中黒塗り部分）拡散し、ｐｎ接合を形成しても良い。
図７は、実施例１の半導体装置の変形例の積層構造の説明図（その２）である。
図８は、実施例１の半導体装置の変形例の積層構造の説明図（その３）である。
図に示すように多層反射層１０３（図６）を省略しても良い。
【００２０】
以上説明したように、エッチング停止層１０６の層厚を、１５ｎｍ以上３０ｎｍ以下に設定することによって、発光領域を含む半導体層１０７（図１）のエッチング処理中に、直下の半導体層にまでエッチングが進行してしまう危険性を排除し、更に、直下のコンタクト層（ｎ）１０５との境界に格子欠陥が発生するのを防止出来るという効果を得る。その結果、光量減少、電流リーク、連続通電に伴う光量劣化などの少ない高品質のＬＥＤ素子を実現できると言う効果を得る。
【実施例２】
【００２１】
本実施例では、半導体エピタキシャル層内に、複数の発光領域と複数のエッチング停止層とを備えることを特徴とする。
【００２２】
図９は、実施例２の半導体装置の積層構造の説明図（その１）である。
図中、１０１０は、ＧａＡｓ基板（ｎ）である。１０１１は、第１のｐｎ接合を含む半導体層となるＬＥＤ１（ｎ／ｐ）である。１０１２は、第２導電型のコンタクト層１（ｐ）である。１０２０は、第１導電型のエッチング停止層１（ｐ）である。１０２１は、第２のｐｎ接合を含む半導体層となるＬＥＤ２（ｎ／ｐ）である。１０２２は、第２導電型のコンタクト層２（ｎ）である。１０３０は、第２導電型のエッチング停止層２（ｐ）である。１０３１は、第３のｐｎ接合を含む半導体層となるＬＥＤ３（ｎ／ｐ）である。１０３２は、第３導電型のコンタクト層３（ｎ）である。各エッチング停止層は、ＩｎｘＧａ１−ｘＡｓで構成され、それぞれの層厚は、１５ｎｍ以上、３０ｎｍ以下とする。
【００２３】
図１０は、実施例２の半導体装置の積層構造の説明図（その２）である。
この図は、半導体エピタキシャル層構造の具体例を示す図である。図に示すように、実施例２の半導体装置は、ｐｎ接合を含むＬＥＤ素子層１０１１、第２導電型コンタクト層１０１２、第２導電型の第１のエッチング停止層１０２０、ｐｎ接合を含むＬＥＤ素子層１０２１、第２導電型コンタクト層１０２２、第２導電型の第２のエッチング停止層１０３０、ｐｎ接合を含むＬＥＤ素子層１０３１、第２導電型コンタクト層１０３２を備える。ＬＥＤ素子層１０１１は、第１導電型ＧａＡｓ層１０１１ａ、第１導電型ＡｌＸ１Ｇａ１−ｘ１Ａｓクラッド層１０１１ｂ、第１導電型Ａｌｙ１Ｇａ１−ｙ１Ａｓ活性層１０１１ｃ、第２導電型ＡｌｚＧａ１−ｚ１Ａｓクラッド層１０１１ｄによって構成される。ＬＥＤ素子層１０２１は、第２導電型ＧａＡｓ層１０２１ａ、第２導電型ＡｌＸ２Ｇａ１−ｘ２Ａｓクラッド層１０２１ｂ、第２導電型Ａｌｙ２Ｇａ１−ｙ２Ａｓ活性層１０２１ｃ、第１導電型Ａｌｚ２Ｇａ１−ｚ２Ａｓクラッド層１０２１ｄ、第１導電型ＧａＡｓ１０２２によって構成される
【００２４】
ＬＥＤ素子層１０３１は、第１導電型ＧａＡｓ層１０３１ａ、第１導電型ＡｌＸ３Ｇａ１−ｘ３Ａｓクラッド層１０３１ｂ、第１導電型Ａｌｙ３Ｇａ１−ｙ３Ａｓ活性層１０３１ｃ、第２導電型Ａｌｚ３Ｇａ１−ｚ３Ａｓクラッド層１０３１ｄ、第２導電型ＧａＡｓ１０３２によって構成される。
【００２５】
ここで、Ｘ１、Ｙ１、Ｚ１の大小関係、Ｘ２、Ｙ２、Ｚ２の大小関係、及び、Ｘ３、Ｙ３、Ｚ３の大小関係は、それぞれ、
Ｘ１、Ｚ１＞Ｙ１
Ｘ２、Ｚ２＞Ｙ２
Ｘ３、Ｚ３＞Ｙ３
であることが望ましい。又、Ｘ１＜Ｘ２＜Ｘ３であることが望ましい。
【００２６】
各エッチング停止層の層厚は、出射された光のコンタクト層での吸収を考慮すると、薄いことが望ましい。発明者らの系統的な実験によれば、ＧａＡｓコンタクト層の層厚が１０ｎｍより小さい場合には、コンタクトメタルとＧａＡｓコンタクト層の間でのオーミックコンタクトが形成しにくい。また、ＧａＡｓコンタクト層の層厚が２００ｎｍを超えると、ＧａＡｓコンタクト層での光吸収がおおよそ５０％を超え、ＧａＡｓコンタクト層での光吸収が無い場合と比較して発光効率が半減するため、ＧａＡｓコンタクト層の層厚は、２００ｎｍを超えない範囲が望ましい。より、好ましくは、５０ｎｍ以下である。即ち、ＧａＡｓコンタクト層の厚さを、１０ｎｍ以上、２００ｎｍ以下とする。以下に実施例２の半導体装置の変形例について説明する。
【００２７】
図１１は、実施例２の半導体装置の変形例の積層構造の説明図（その１）である。
図に示すように、図１０に於けるＬＥＤ素子層１０１１と、ＧａＡｓ基板（ｎ）１０１０との間にＧａＡｓ基板１２０１の導電型と逆の導電型のＧａＡｓバッファー層１２１１、及び、第１導電型の導通層１２１２を加えた形態である。
【００２８】
図１２は、実施例２の半導体装置の変形例の積層構造の説明図（その２）である。
図に示すように、第１導電型ＧａＡｓコンタクト層（１３１１ａ、１３２１ａ、１３３１ａ）を最下層に持ち、第２導電型ＧａＡｓコンタクト層（１３１１ｅ、１３２１ｅ、１３３１ｅ）を最上層に持つ、発光素子層１３１１、１３２１、１３３１を積層し、各層の第１導電型ＧａＡｓコンタクト層を露出するためＩｎｘＧａ１−ｘＰエッチング停止層（１３１１ｂ、１３２１ｂ、１３３１ｂ）を備える。更に、第１、第２の発光素子層の第２導電型ＧａＡｓコンタクト層（１３１１ｅ、１３２１ｅ）を露出させるためのＩｎｘＧａ１−ｘＰエッチング停止層（１３１０、１３２０）を備えていても良い。
【００２９】
図１３は、実施例２の半導体装置の変形例の積層構造の説明図（その２）である。
図に示すように、第１、第２の発光素子層に第１導電型ＧａＡｓバッファー層（１３１１ｃ、１３２１ｃ）を設けても良い。ここでは、複数の発光素子層を３層に限定して説明したが、本発明は、この例には限定されない。
【００３０】
以上説明したように、本実施例によれば、複数のｐｎ接合を含む複数の半導体層と複数のエッチング停止層を含む半導体層とし、各エッチング停止層の層厚を１５ｎｍ以上３０ｎｍ以下としたので良好な状態の複数のコンタクト層を露出させた複数波長の発光素子を得ることが出来るという効果を得る。
【実施例３】
【００３１】
本実施例では、発光素子を構成する、エッチング停止層を含む半導体薄膜がＳｉ基板上に形成されていることを特徴とする。
【００３２】
図１４は、実施例３のＬＥＤ素子層の積層状態説明図である。
図（ａ）に示すようにＬＥＤ素子層は、一例としてＡｌｘＧａ１−ｘＡｓからなる第１導電型クラッド層１６１１と、ＡｌｙＧａ１−ｙＡｓからなる第１導電型活性層１６１２と、ＡｌｚＧａ１−ｚＡｓからなる第２導電型クラッド層１６１３とが積層され構成される。あるいは又、図（ｂ）に示すようにクラッド層を複数の積層構造としても良い。
【００３３】
図１５は、実施例３の半導体装置の積層構造の説明図である。
図中、１５０１は、Ｓｉ基板である。１５０２は、多層反射層であり、例えばメタル層、半導体積層、絶縁膜積層などから構成される。１５０３は、絶縁層であり、例えば有機絶縁膜層などによって構成される。１５１０は、半導体薄膜層であり、第１導電型ＧａＡｓ層１５１１と、例えばＡｌｔＧａ１−ｔＡｓからなる第１導電型導通層１５１２と、第１導電型ＧａＡｓコンタクト層１５１３と、例えばＡｌｘＧａ１−ｘからなる第１導電型エッチング停止層１５１４と、第１導電型ＧａＡｓバッファー層１５１５と、ｐｎ接合を含むＬＥＤ層１５１６と、第２導電型コンタクト層１５１７を積層して構成される。但し、図１４（ｂ）のようにクラッド層を複数積層しても良い。ここで、第１導電型エッチング停止層１５１４は、１５ｎｍ以上３０ｎｍ以下に設定することが好適である。以下に本実施例による半導体装置の変形例について説明する。
【００３４】
図１６は、実施例３の半導体装置の変形例の積層構造の説明図である。
図に示すように、実施例３の半導体装置の変形例では、図１５から導通層１５１２と、ＧａＡｓ層１５１１を削除した形態である。下側のＧａＡｓを省略することによって、下面での光吸収が無くなり、発光効率は上昇する。尚、Ｓｉ基板上には集積回路などの回路が設けられていても良い。
【００３５】
以上説明したように本実施例によれば、発光素子薄膜を異種基板上に設けた構造でＬＥＤ層の下方に、１５ｎｍ以上で３０ｎｍ以下のエッチング停止層を露出することが出来、低抵抗の発光素子を得ることが出来るという効果を得る。
【実施例４】
【００３６】
本実施例では、ＧａＡｓ基板上に異なる機能の素子領域を設けたことを特徴とする。
図１７は、実施例４の半導体装置の積層構造の説明図である。
図中、１９０１は、ＧａＡｓ基板である。１９１０は、素子領域（１）を構成するための半導体層である。１９２０は、素子領域（１）の最上層のＧａＡｓコンタクト層である。１９３０は、ＩｎｔＧａ１−ｔＰ層からなるエッチング停止層である。１９３２は、ＧａＡｓバッファー層である。１９３４は、素子領域（２）を構成するための半導体層である。１９５０は、ＧａＡｓコンタクト層１９２０を露出させた素子領域（１）である。１９５２は、素子領域（２）である。
【００３７】
このように、素子領域（１）、素子領域（２）との間にエッチング停止層１９３０を設けることによって、下層の素子領域（１）の領域表面を良好な状態で露出することが可能になるので、異なる機能の素子を集積した素子を得ることが出来るという効果を得る。
【００３８】
尚、上記説明では、２種類の機能素子を積層した形態を示したが、これは１例であって、本発明が、この例に限定されるものではない。即ち、３種類、４種類・・・であっても良い。又、縦方向に３種類以上の機能素子を集積化しても良いし、素子領域（１）の上に、素子領域（２）、素子領域（３）を設けても良い。
【実施例５】
【００３９】
本実施例では、上記実施例１から実施例４で説明した半導体装置をＬＥＤヘッドとして画像形成装置に適用する例について説明する。
図１８は、本発明のＬＥＤヘッドを用いたプリンタヘッドの説明図である。
図１９は、ＬＥＤヘッドの平面配置図である。
図に示すように、ベース部材２０１上には、ＬＥＤヘッド２０２が搭載されている。このＬＥＤヘッド２０２は、上記実施例１から実施例４に記載した何れかの半導体装置が実装されている。又、図に示すように、実装基板２０２ｅ上には、発光部と駆動部を複合した半導体複合装置が、発光部ユニット２０２ａとして長手方向に沿って複数個配置されている。実装基板２０２ｅ上には、その他に、電子部品が配置される配線が形成されている。又電子部品実装エリア２０２ｂ、２０２ｃ、及び外部から制御信号や電源などを供給するためのコネクタ２０２ｄ等が設けられている。
【００４０】
発光部ユニット２０２ａの発光部上方には、発光部から出射された光を集光する光学素子としてのロッドレンズアレイ２０３が配設されている。このロッドレンズアレイ２０３は、柱状の光学レンズを発光部ユニット２０２ａの直線状に配列された発光部に沿って多数配列されたもので、光学素子ホルダに相当するレンズホルダ２０４によって所定位置に保持されている。
【００４１】
このレンズホルダ２０４は、図に示すように、ベース部材２０１及びＬＥＤヘッド２０２を覆うように形成されている。ベース部材２０１、ＬＥＤヘッド２０２、及びレンズホルダ２０４は、ベース部材２０１及びレンズホルダ２０４に形成された開口部２０１ａ、２０４ａを介して配設されるクランパ２０５によって一体的に挟持されている。従って、ＬＥＤヘッド２０２で発生した光は、ロッドレンズアレイ２０３を通して、所定の外部部材に照射される。このＬＥＤプリンタヘッド２００は、例えば電子写真プリンタや電子写真コピー装置等の露光装置として用いられる。
【００４２】
図２０は、本発明の画像形成装置の要部構成図である。
図に示すように、画像形成装置３００内には、イエロー、マゼンタ、シアン、ブラックの各色の画像を、各々に形成する４個のプロセスユニット３０１〜３０４が、記録媒体３０５の搬送経路３２０に沿って、その上流側から順に配置されている。プロセスユニット３０１〜３０４の内部構成は共通しているため、例えばシアンのプロセスユニットを例にとり、内部構成について説明する。
【００４３】
プロセスユニット３０３には、像担持体として感光体ドラム３０３ａが矢印方向に回転可能に配置され、この感光体ドラム３０３ａの周囲には、その回転方向上流側から順に、感光体ドラム３０３ａの表面に電気供給して帯電させる帯電装置３０３ｂ、帯電された感光体ドラム３０３ａの表面に選択的に光を照射して静電潜像を形成する露光装置３０３ｃが配設される。更に、静電潜像が形成された感光体ドラム３０３ａの表面に、シアンのトナーを付着させて現像する現像装置３０３ｄ、及び、感光体ドラム３０３ａの表面に残留したトナーを除去するクリーニング装置３０３ｅが配設される。尚、これら各装置に用いられているドラム又はローラは、図示しない駆動源、及び、ギアによって回転させられる。
【００４４】
又、画像形成装置３００は、その下部に、紙などの記録媒体３０５を堆積した状態で収納する用紙カセット３０６を装着し、その上方には記録媒体３０５を１枚ずつ分離させて搬送するためのホッピングローラ３０７が配設されている。更に、記録媒体３０５の搬送方向における、このホッピングローラ３０７の下流側には、ピンチローラ３０８、３０９と共に記録媒体３０５を挟持することによって、記録媒体３０５の斜行を修正し、プロセスユニット３０１〜３０４に搬送するレジストローラ３１０、３１１が配設されている。これらのホッピングローラ３０７、及びレジストローラ３１０、３１１は、図示しない駆動源、及びギアによって連動回転される。
【００４５】
プロセスユニット３０１〜３０４の各感光体ドラムに対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ３１２が配設されている。各感光体ドラム３０１ａ〜３０４ａ上のトナーを記録媒体３０５に付着させるために、各感光体ドラム３０１ａ〜３０４ａの表面とこれらの各転写ローラ３１２の表面との間に所定の電位差が生じるように構成されている。
【００４６】
定着装置３１３は、加熱ローラとバックアップローラとを有し、記録媒体３０５上に転写されたトナーを加圧、加熱することによって定着される。また、排出ローラ３１４、３１５は、定着装置３１３から排出された記録媒体３０５を、排出部のピンチローラ３１６、３１７と共に挟持し、記録媒体スタッカ部３１８に搬送する。尚、排出ローラ３１４、３１５は、図示されない駆動源、及び、ギアによって連動回転する。ここで使用される露光装置３０３ｃには、ＬＥＤユニットが搭載されている。
【００４７】
次に、画像形成装置の動作について説明する。まず、用紙カセット３０６に堆積した状態で収納されている記録媒体３０５がホッピングローラ３０７によって、上から１枚ずつ分離されて搬送される。その後、記録媒体３０５は、感光体ドラム３０１ａ及び転写ローラ２１２に挟持され、その記録画面にトナー画像が転写されると同時に感光体ドラム３０１ａの回転によって搬送される。
【００４８】
同様にして、記録媒体３０５は、順次プロセスユニット３０２〜３０４を通過し、その通過過程で、各露光装置３０１ｃ〜３０４ｃにより形成された静電潜像を、現像装置３０１ｄ〜３０４ｄによって現像した各色のトナー像が、その記録画面に順次転写され重ね合わされる。そして、その記録面上に各色のトナー像が重ね合わされた後、定着装置３１３によってトナー像が定着された記録媒体３０５は、排出ローラ３１４、３１５及びピンチローラ３１６、３１７に挟持されて、画像形成装置３００の外部の記録媒体スタッカ部３１８に排出される。以上の過程を経て、カラー画像が記録媒体３０５上に形成される。
【００４９】
以上説明したように、実施例１〜実施例４に記載の半導体装置を用いたＬＥＤヘッドを搭載することによって、高品質で信頼性の高い画像形成装置を得ることが出来るという効果を得る。
【産業上の利用可能性】
【００５０】
上記実施例では、本発明をプリンタに適用した場合に限定して説明したが、本発明は、この例に限定されるものでは無い。即ち、ファクシミリ装置、複合装置等にも適用可能である。
【図面の簡単な説明】
【００５１】
【図１】実施例１のＬＥＤ素子層の積層状態説明図である。
【図２】実施例１の半導体装置の平面配置の説明図である。
【図３】実施例１の半導体装置の積層構造の説明図（その１）である。
【図４】実施例１の半導体装置の積層構造の説明図（その２）である。
【図５】エッチング停止層のエッチング速度説明図である。
【図６】実施例１の半導体装置の変形例の積層構造の説明図（その１）である。
【図７】実施例１の半導体装置の変形例の積層構造の説明図（その２）である。
【図８】実施例１の半導体装置の変形例の積層構造の説明図（その３）である。
【図９】実施例２の半導体装置の積層構造の説明図（その１）である。
【図１０】実施例２の半導体装置の積層構造の説明図（その２）である。
【図１１】実施例２の半導体装置の変形例の積層構造の説明図（その１）である。
【図１２】実施例２の半導体装置の変形例の積層構造の説明図（その２）である。
【図１３】実施例２の半導体装置の変形例の積層構造の説明図（その２）である。
【図１４】実施例３のＬＥＤ素子層の積層状態説明図である。
【図１５】実施例３の半導体装置の積層構造の説明図である。
【図１６】実施例３の半導体装置の変形例の積層構造の説明図である。
【図１７】実施例４の半導体装置の積層構造の説明図である。
【図１８】本発明のＬＥＤヘッドを用いたプリンタヘッドの説明図である。
【図１９】ＬＥＤヘッドの平面配置図である。
【図２０】本発明の画像形成装置の要部構成図である。
【符号の説明】
【００５２】
２    ＬＥＤ素子層
１０１    ＧａＡｓ基板
１０２    ＧａＡｓバッファー層
１０３    多層反射層
１０４    導通層
１０５    コンタクト層（ｎ）
１０６    エッチング停止層
１０７    発光領域を含む半導体層
１０８    コンタクト層（ｐ）
１１０    電極コンタクト（ｐ）
１２５    層間絶縁膜
【図１】
2007335534.tif 000003
【図２】
2007335534.tif 000004
【図３】
2007335534.tif 000005
【図４】
2007335534.tif 000006
【図５】
2007335534.tif 000007
【図６】
2007335534.tif 000008
【図７】
2007335534.tif 000009
【図８】
2007335534.tif 000010
【図９】
2007335534.tif 000011
【図１０】
2007335534.tif 000012
【図１１】
2007335534.tif 000013
【図１２】
2007335534.tif 000014
【図１３】
2007335534.tif 000015
【図１４】
2007335534.tif 000016
【図１５】
2007335534.tif 000017
【図１６】
2007335534.tif 000018
【図１７】
2007335534.tif 000019
【図１８】
2007335534.tif 000020
【図１９】
2007335534.tif 000021
【図２０】
2007335534.tif 000022