(57)【要約】【課題】各電圧が所定の順番で立ち上がり、各部品が誤動作しにくい、ノイズが発生しにくい、コストが安い液晶表示装置を提供する。【解決手段】複数の信号線１７および複数の走査線１８を有する液晶パネル１１と、各信号線１７を駆動する信号線駆動部１５と、各走査線１８を駆動する走査線駆動部１６と、電源電圧が入力され各電圧を出力する電源部１３と、外部信号が入力される制御部１２とを備え、制御部１２は外部信号の入力開始を検知し、時間経過した後に、電源部１３を介して、走査線駆動部１６に対し、非選択時電圧を立ち上がらせ、その立ち上がり時点から第１所定時間が経過した後に、垂直同期信号の所定個数目の立ち上がりに実質的に同期して、電源部１３を介して、走査線駆動部１６に対し、選択時電圧を立ち上がらせる。【選択図】図１
2007199546.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線および複数の走査線を有する液晶パネルと、各信号線を駆動する信号線駆動部と、各走査線を駆動する走査線駆動部と、電源電圧が入力され各電圧を出力する電源部と、外部信号が入力される制御部とを備え、前記制御部は前記外部信号の入力開始を検知し、時間経過した後に、前記電源部を介して、前記走査線駆動部に対し、非選択時電圧を立ち上がらせ、その立ち上がり時点から第１所定時間が経過した後に、垂直同期信号の所定個数目の立ち上がりに実質的に同期して、前記電源部を介して、前記走査線駆動部に対し、選択時電圧を立ち上がらせる事を特徴とする液晶表示装置。
【請求項２】
前記制御部は、前記選択時電圧の立ち上がりよりも早い時点において、前記電源部を介して、前記信号線駆動部を構成する非ロジック部に対し、印加電圧を立ち上がらせる事を特徴とする請求項１の液晶表示装置。
【請求項３】
前記制御部は前記外部信号の入力停止を検知し、時間経過した後に、前記電源部を介して前記走査線駆動部に対し、前記選択時電圧を立ち下がらせる事を特徴とする請求項１の液晶表示装置。
【請求項４】
前記制御部は、前記選択時電圧の立ち下がり時点から第２所定時間が経過した時、前記電源部を介して、前記走査線駆動部に対し、前記非選択時電圧を立ち下がらせる事を特徴とする請求項３の液晶表示装置。
【請求項５】
前記制御部は、前記選択時電圧の立ち上がり時点よりも遅れた時点において、前記電源部を介して、前記非ロジック部に対し、前記印加電圧を立ち下がらせる事を特徴とする請求項２の液晶表示装置。
【請求項６】
前記制御部には信号生成部が設けられ、前記信号生成部はシフトレジスタと論理回路により構成され、前記シフトレジスタには、前記外部信号が入力されたことを検知する検知信号と、外部クロック信号と、前記垂直同期信号が入力され、前記論理回路には、前記シフトレジスタの各出力と、前記検知信号が入力されることにより、前記各電圧を出力させるための各制御信号を出力する事を特徴とする請求項１の液晶表示装置。
【請求項７】
前記外部信号は、データイネーブル信号またはドットクロック信号または垂直同期信号または水平同期信号の中の少なくとも１つの信号である事を特徴とする請求項１の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置に関する。
【背景技術】
【０００２】
従来、この種の装置は例えば、特許文献１に示されている。特許文献１によると液晶パネル１１と、ゲートドライバ１２と、ソースドライバ１３と、コントロールＩＣ１４と、電源ＩＣ１５とからなる液晶表示装置が示されている。
【０００３】
電源ＩＣ１５は、ソースドライバ１３に対し、駆動用電圧３．３ボルトおよび第１電圧５ボルトを出力している。電源ＩＣ１５は、ゲートドライバ１２に対し、駆動電圧３．３ボルトおよび第２電圧１５ボルトおよび第３電圧−１５ボルトを出力している。また、コントロールＩＣ１４は、画像データが入力され、ソースドライバ１３に対し、表示データ等を出力している。そして、電源ＩＣ１５には、電源電圧の電圧が供給されている。
【特許文献１】特開２００４−４５７４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし上記装置では、ソースドライバ１３に対し、駆動電圧の入力前に、表示データや第１電圧が入力される事がある。また、ゲートドライバ１２に対し、駆動電圧の入力前に第２電圧が入力される事がある。そのため、各部品が誤動作したり、故障する、第１の欠点がある。
【０００５】
本発明者は、この欠点を解消するために、コントローラＩＣ１４が出力する垂直クロック信号が入力され、制御信号を出力するアナログＩＣを設けた。なお、この制御信号は、駆動電圧と、表示データと、第１電圧と、第２電圧の出力順序を定めるものである。しかし、デジタル信号を取り扱うコントローラＩＣ１４の出力側にアナログＩＣを設けるのでノイズが発生し易い、第２の欠点がある。更に、アナログＩＣを新たに設けるので、コストが高くなる、第３の欠点がある。
【０００６】
そこで、本発明は、この様な従来の欠点を考慮し、各電圧が所定の順番で立ち上がり、各部品が誤動作しにくい、ノイズが発生しにくい、コストが安い液晶表示装置を提供するものである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、請求項１の本発明では、複数の信号線および複数の走査線を有する液晶パネルと、各信号線を駆動する信号線駆動部と、各走査線を駆動する走査線駆動部と、電源電圧が入力され各電圧を出力する電源部と、外部信号が入力される制御部とを備え、前記制御部は前記外部信号の入力開始を検知し、時間経過した後に、前記電源部を介して、前記走査線駆動部に対し、非選択時電圧を立ち上がらせ、その立ち上がり時点から第１所定時間が経過した後に、垂直同期信号の所定個数目の立ち上がりに実質的に同期して、前記電源部を介して、前記走査線駆動部に対し、選択時電圧を立ち上がらせるものである。
【０００８】
請求項２の本発明では、前記制御部は、前記選択時電圧の立ち上がりよりも早い時点において、前記電源部を介して、前記信号線駆動部を構成する非ロジック部に対し、印加電圧を立ち上がらせる。
【０００９】
請求項３の本発明では、前記制御部は前記外部信号の入力停止を検知し、時間経過した後に、前記電源部を介して前記走査線駆動部に対し、前記選択時電圧を立ち下がらせる。
【００１０】
請求項４の本発明では、前記制御部は、前記選択時電圧の立ち下がり時点から第２所定時間が経過した時、前記電源部を介して、前記走査線駆動部に対し、前記非選択時電圧を立ち下がらせる。
【００１１】
請求項５の本発明では、前記制御部は、前記選択時電圧の立ち上がり時点よりも遅れた時点において、前記電源部を介して、前記非ロジック部に対し、前記印加電圧を立ち下がらせる。
【００１２】
請求項６の本発明では、前記制御部には信号生成部が設けられ、前記信号生成部はシフトレジスタと論理回路により構成され、前記シフトレジスタには、前記外部信号が入力されたことを検知する検知信号と、外部クロック信号と、前記垂直同期信号が入力され、前記論理回路には、前記シフトレジスタの各出力と、前記検知信号が入力されることにより、前記各電圧を出力させるための各制御信号を出力する。
【００１３】
請求項７の本発明では、前記外部信号は、データイネーブル信号またはドットクロック信号または垂直同期信号または水平同期信号の中の少なくとも１つの信号である。
【発明の効果】
【００１４】
請求項１の様に、非選択時電圧の立ち上がり時点から第１所定時間が経過した後に、垂直同期信号の所定個数目の立ち上がりに実質的に同期して、選択時電圧を立ち上げるので、その間に、走査線駆動部が走査され、走査線駆動部のロジック部やレジスタ部に残っている不確定なデータが初期化される。
【００１５】
請求項２の様に、選択時電圧の立ち上がり時点よりも早めに、信号線駆動部の非ロジック部に対し、印加電圧を立ち上げることにより、走査動作前に、信号線駆動部の出力を整えることができる。
【００１６】
請求項３の様に、外部信号の入力停止を検知し、時間経過した後に、選択時電圧を立ち下げるので、仮に、検知信号が何らかの異常により瞬間的に停止した場合は、選択時電圧は維持されるので、正常な表示を続行できる。
【００１７】
請求項４の様に、選択時電圧の立ち下がり時点から、第２所定時間が経過した時に、非選択時電圧を立ち下げるので、走査線駆動部内での過電流による破壊を防止できる。
【００１８】
請求項５の様に、選択時電圧の立ち下がり時点から遅れて、信号線駆動部の非ロジック部に対し、印加電圧を立ち下げるので、異常表示を防止できる。
【００１９】
請求項６の様に、構成することにより、制御部はデジタル処理できるので、従来の様にノイズが発生しにくい。また、制御部内に設けられた信号生成部により、複数の制御信号を生成するので、従来の様に、別々の部品を設ける必要がなく、コストが安くなる。
【００２０】
請求項７の様に、外部信号は、データイネーブル信号またはドットクロック信号または垂直同期信号または水平同期信号の中の少なくとも１つの信号である。従って、画像データが入力される時には、必ず前記信号のいずれかが入力される。その結果、画像データが入力されると、必ず、前記各電圧は立ち上がり、正常な表示ができる。
【発明を実施するための最良の形態】
【００２１】
以下に、図面と実施例により、本発明を実施するための最良の形態を詳細に説明する。
【実施例】
【００２２】
以下、図１ないし図５に従い、実施例に係る液晶表示装置１０を説明する。図１は液晶表示装置１０を示すブロック図、図２は液晶表示装置１０に用いられる制御部１２のブロック図、図３は制御部１２に用いられる信号生成部５７のシフトレジスタのブロック図、図４は信号生成部５７の論理回路のブロック図、図５は液晶表示装置１０に用いられる電源部１３のブロック図である。
【００２３】
図１において、液晶表示装置１０は、液晶パネル１１と、制御部１２と、電源部１３とガンマ補正部１４と、複数個の信号線駆動部１５と、複数個の走査線駆動部１６等からなる。
【００２４】
液晶パネル１１は例えば、下ガラス基板上に、複数個設けられた信号線１７と、複数個の走査線１８と、それらの交点近傍に設けられたＴＦＴと、ＴＦＴに接続された画素電極などを有する。液晶パネル１１は、上ガラス基板に設けられたカラーフルタおよび共通電極と、下ガラス基板および上ガラス基板との間に設けられた液晶（共に図示せず）等を有する。
【００２５】
信号線駆動部１５は各信号線１７を駆動するドライバである。走査線駆動部１６は各走査線１８を駆動するドライバである。
【００２６】
図１と図２において、制御部１２は、図示しない入力インタフェースを介し、コンピュータ、テレビジョン装置、ビデオ再生装置、ＤＶＤ再生装置、ナビゲーション本体等から送られた、例えばＲＧＢ各６ビットのデジタル画像データＩＲＤ，ＩＧＤ，ＩＢＤと、外部クロック信号ＥＣ、データイネーブル信号ＤＥ、ドットクロック信号ＤＯＴＣＬＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ等を取り込む。
【００２７】
外部信号Ｖ，Ｈ，Ｃ，Ｄは、データイネーブル信号ＤＥまたはドットクロック信号ＤＯＴＣＬＫまたは垂直同期信号ＶＳＹＮＣまたは水平同期信号ＨＳＹＮＣの中の、少なくとも１つの信号である。この様に、外部信号Ｖ，Ｈ，Ｃ，Ｄは制御部１２に入力される。
【００２８】
そして、制御部１２は、上記各信号をデジタル的に信号処理し、デジタルＲＧＢ表示データＤＲ，ＤＧ，ＤＢ、水平クロック信号ＣＫ、ストローブ信号ＳＴＲＢ、極性反転信号ＰＯＬ、およびスタートパルス信号ＥＩＳを、それぞれ信号線駆動部１５へ供給する。
【００２９】
制御部１２は、走査線駆動部１６に対し、スタートパルスＦＬＭ、垂直クロック信号ＣＰＶ、ゲートイネーブル信号ＯＥを供給する。
【００３０】
制御部１２の一具体例を、図２に従い、説明する。制御部１２は、外部クロック信号ＥＣの入力端子３１と、データイネーブル信号ＤＥ入力端子３４と、ＲＧＢ各６ビットのデジタル画像データＩＲＤ，ＩＧＤ，ＩＢＤの入力端子３５と、クロック信号ＤＯＴＣＬＫ入力端子３６と、垂直同期信号ＶＳＹＮＣ入力端子３２と、水平同期信号ＨＳＹＮＣ入力端子３３等を有している。
【００３１】
そして、制御部１２は、デジタルＲＧＢ表示データＤＲ，ＤＧ，ＤＢの出力端子４３と水平クロック信号ＣＫ出力端子４４と、ストローブ信号ＳＴＲＢ出力端子４０と、極性反転信号ＰＯＬ出力端子４１と、スタートパルス信号ＥＩＳ出力端子４２と、制御信号Ｎ１と、Ｎ２，Ｎ３の出力端子５６等を有している。
【００３２】
制御部１２の内部には、大きく分けて前処理部４５と、データイネーブル信号ＤＥカウンタ４６と、水平同期信号ＨＳＹＮＣカウンタ４７と、ドットクロック信号ＤＯＴＣＬＫカウンタ４８を備えている。前処理部４５からの出力信号と、ＤＥカウンタ４６の出力信号と、ＨＳＹＮＣカウンタ４７の出力信号と、ＤＯＴＣＬＫカウンタ４８の出力信号とにより、スタートパルス出力手段（ＦＬＭ生成回路４９）において、スタートパルスＦＬＭ信号が生成され、ＤＯＴＣＬＫカウンタ４８の出力信号により、ＣＰＶ生成回路５０において、垂直クロック信号ＣＰＶが生成される。
【００３３】
また、ＤＯＴＣＬＫカウンタ４８の出力信号により、ＯＥ生成回路５１によりゲートイネーブル信号ＯＥが、ストローブ生成回路５２によりストローブ信号ＳＴＲＢが生成される。ＰＯＬ生成回路５３により極性反転信号ＰＯＬが生成され、ＥＩＳ生成回路５４によりスタートパルス信号ＥＩＳが生成される。更に、デジタル画像データＩＲＤ，ＩＧＤ，ＩＢＤは、データシフト回路５５において処理されて、デジタルＲＧＢ表示データＤＲ，ＤＧ，ＤＢとして出力される。
【００３４】
前処理部４５は、外部信号Ｖ，Ｈ，Ｃ，Ｄが入力されたことを検知する検知信号Ｐを出力する。信号生成部５７は、検知信号Ｐと外部クロック信号ＥＣが入力され、制御信号Ｎ１，Ｎ２，Ｎ３を出力する。また、外部クロック信号ＥＣは、液晶表示装置１０内で生成される。
【００３５】
これらの前処理部４５と、ＤＥカウンタ４６と、ＨＳＹＮＣカウンタ４７と、ＤＯＴＣＬＫカウンタ４８と、ＯＥ生成回路５１と、ストローブ生成回路５２と、ＰＯＬ生成回路５３と、ＥＩＳ生成回路５４と、データシフト回路５５等の構成は、従来の制御部における構成と実質的に相違はなく、動作原理も同様であるので、詳細な説明は省略する。
【００３６】
但し、外部信号Ｖ，Ｈ，Ｃ，Ｄと、外部クロック信号ＥＣが、信号生成部５７に入力されている点が、従来の制御部との相違点である。
【００３７】
次に、主に図３と図４に従い、信号生成部５７を説明する。信号生成部５７は、シフトレジスタ６０と、論理回路６１により構成されている。
【００３８】
図３において、シフトレジスタ６０は、６個のフリップフロップ（以下に、ＦＦと記す）６２，６３，６４，６５，６６，６７からなる。
【００３９】
ＦＦ６２のＤ端子は、検知信号Ｐが入力され、プリセット端子ｐは一定電圧が入力されクロック端子Ｃは、外部クロック信号ＥＣが入力される。ＦＦ６２のクリア端子Ｌはリセット信号ＲＥＳＥＴの反転信号が入力され、端子Ｑは出力Ｑ１を出力する。
【００４０】
ＦＦ６３のＤ端子は、出力Ｑ１が入力され、プリセット端子ｐは一定電圧が入力され、クロック端子Ｃは、外部クロック信号ＥＣが入力される。ＦＦ６３のクリア端子Ｌはリセット信号ＲＥＳＥＴの反転信号が入力され、端子Ｑは出力Ｑ２を出力する。
【００４１】
ＦＦ６４のＤ端子は、出力Ｑ２が入力され、プリセット端子ｐは一定電圧が入力され、クロック端子Ｃは、外部クロック信号ＥＣが入力される。ＦＦ６４のクリア端子Ｌはリセット信号ＲＥＳＥＴの反転信号が入力され、端子Ｑは出力Ｑ３を出力する。
【００４２】
ＦＦ６５のＤ端子は、出力Ｑ３が入力され、プリセット端子ｐは一定電圧が入力され、クロック端子Ｃは、外部クロック信号ＥＣが入力される。ＦＦ６５のクリア端子Ｌはリセット信号ＲＥＳＥＴの反転信号が入力され、端子Ｑは出力Ｑ４を出力する。
【００４３】
ＦＦ６６のＤ端子は、出力Ｑ４が入力され、プリセット端子ｐは一定電圧が入力され、クロック端子Ｃは、垂直同期信号ＶＳＹＮＣが入力される。ＦＦ６６のクリア端子Ｌは検知信号Ｐの反転信号が入力され、端子Ｑは次のＦＦ６６のＤ端子に接続されている。
【００４４】
ＦＦ６７のプリセット端子ｐは一定電圧が入力され、クロック端子Ｃは、垂直同期信号ＶＳＹＮＣが入力される。ＦＦ６７のクリア端子Ｌは検知信号Ｐの反転信号が入力され、端子Ｑは出力Ｑ５を出力する。以上の部品にて、シフトレジスタ６０は構成されている。
【００４５】
図４において、論理回路６１は、ノット回路６８と、アンドゲート６９〜７６と、オアゲート７７〜８１と、抵抗８１〜８４とから構成されている。ノット回路６８は検知信号Ｐの反転信号ＰＡを出力する。
【００４６】
アンドゲート６９の１つの入力側は、出力Ｑ１が入力され、他の入力側は検知信号Ｐが入力される。
【００４７】
アンドゲート７０の１つの入力側は、出力Ｑ４が入力され、他の入力側は反転信号ＰＡが入力される。
【００４８】
アンドゲート７１の１つの入力側は、出力Ｑ２が入力され、他の入力側は検知信号Ｐが入力される。
【００４９】
アンドゲート７２の１つの入力側は、出力Ｑ３が入力され、他の入力側は反転信号ＰＡが入力される。
【００５０】
アンドゲート７３の１つの入力側は、出力Ｑ３が入力され、他の入力側は検知信号Ｐが入力される。
【００５１】
アンドゲート７４の１つの入力側は、出力Ｑ２が入力され、他の入力側は反転信号ＰＡが入力される。
【００５２】
アンドゲート７５の１つの入力側は、出力Ｑ５が入力され、他の入力側は検知信号Ｐが入力される。
【００５３】
アンドゲート７６の１つの入力側は、出力Ｑ１が入力され、他の入力側は反転信号ＰＡが入力される。
【００５４】
オアゲート７７の１つの入力側は、アンドゲート６９の出力が入力され、他の入力側はアンドゲート７０の出力が入力される。オアゲート７７の出力側は抵抗８１を介して、遅延信号Ｎを出力する。但し、この液晶表示装置１０では、遅延信号Ｎは用いられない。
【００５５】
オアゲート７８の１つの入力側は、アンドゲート７１の出力が入力され、他の入力側はアンドゲート７２の出力が入力される。オアゲート７８の出力側は抵抗８２を介して、制御信号Ｎ１を出力する。
【００５６】
オアゲート７９の１つの入力側は、アンドゲート７３の出力が入力され、他の入力側はアンドゲート７４の出力が入力される。オアゲート７９の出力側は抵抗８３を介して、制御信号Ｎ２を出力する。
【００５７】
オアゲート８１の１つの入力側は、アンドゲート７５の出力が入力され、他の入力側はアンドゲート７６の出力が入力される。オアゲート８１の出力側は抵抗８４を介して、制御信号Ｎ３を出力する。以上の部品により、信号生成部５７は構成されている。
【００５８】
上述した様に、シフトレジスタ６０には、外部信号Ｖ，Ｈ，Ｃ，Ｄが入力された事を検知する検知信号Ｐと、外部クロック信号ＥＣと、垂直同期信号ＶＳＹＮＣが入力される。
【００５９】
論理回路６１には、シフトレジスタ６０の各出力Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５と、検知信号Ｐが入力される。その結果、信号生成部５７は、各電圧を出力させるための各制御信号Ｎ１，Ｎ２，Ｎ３を出力する。
【００６０】
次に、図１に示す様に、電源電圧ＶＩＮは電源部１３に入力されている。電源部１３は供給された電源電圧ＶＩＮ（例えば１２ボルト）を基に、液晶表示装置１０内で使用される各種の電圧を生成する。例えば、制御部１２のロジック部と、信号線駆動部１５のロジック部と、走査線駆動部１６のロジック部に対して、駆動用電圧ＶＤＤを生成する。
【００６１】
また、電源部１３は、ガンマ補正部１４に対して、基準電圧ＶＣＯＭ１およびＶＣＯＭ２と、共通電圧ＶＣＯＭを生成する。
【００６２】
更に、電源部１３は、信号線駆動部１５の非ロジック部（例えば出力部）に対して、所定の印加電圧ＶＧＮを出力する。電源部１３は、走査線駆動部１６の非ロジック部（例えば出力部）に対して、選択時電圧ＶＧＨおよび非選択時電圧ＶＧＬを出力する。電源部１３は、液晶パネル１１の共通電極に印加するための共通電圧ＶＣＯＭを出力する。
【００６３】
ガンマ補正部１４は、電源部１３から供給された基準電圧ＶＣＯＭ１およびＶＣＯＭ２を抵抗分圧することにより、階調基準電圧ＶＧＭ１〜ＶＧＭ１０を生成し、信号線駆動部１５へ供給する。
【００６４】
信号線駆動部１５は、１８ビットラッチ、シフトレジスタ、サンプリングメモリ、ホールドメモリ、レベルシフタ、分圧回路、ＤＡ変換器、出力部（いずれも図示せず）を備えている。
【００６５】
制御部１２から信号線駆動部１５へ入力された表示データを構成する各６ビットのデータＤＲ，ＤＧ，ＤＢは、信号線駆動部１５内のラッチにおいて時分割で、内部にラッチされる。
【００６６】
そして、信号線駆動部１５内のサンプリングメモリ、ホールドメモリ、レベルシフタを経て、水平同期信号ＨＳＹＮＣに同期して発生されるスタートパルスＥＩＳに基づいて、分圧回路からの基準電圧を基に、ＤＡ変換器により、ＤＡ変換が行われる。
【００６７】
このことにより、ガンマ補正されたアナログ電圧（階調電圧）が発生され、出力バッファ（出力部）を経て、液晶パネル１１のＹ１〜Ｙｎ（図示せず）からなるｎ本の信号線１７に供給される。
【００６８】
また、制御部１２から走査線駆動部１６へ供給された垂直同期信号ＶＳＹＮＣに同期し発生されるクロック信号ＣＰＶと、スタートパルスＦＬＭは、走査線駆動部１６により処理される。そして走査信号は、液晶パネル１１のＸ１〜Ｘｍ（図示せず）からなるｍ本の走査線１８に供給される。
【００６９】
次に、図５に従い、電源部１３を説明する。図５において、電源部１３は電源電圧検知回路８５と、スイッチングレギュレータ８６と、電源ＩＣ８７とを有している。更に電源部１３は、スイッチングレギュレータ８８と、スイッチ部８９と、変換回路９０と、スイッチ部９１と、スイッチングレギュレータ９２と、スイッチ部９３を有している。
【００７０】
電源電圧検知回路８５は、電源電圧ＶＩＮが所定値（例えば、直流１２ボルト）以上になると、電圧ＶＣＣ（例えば、直流１４ボルト）を出力する。そして、電源電圧検知回路８５は、電源電圧ＶＩＮが所定値未満になると、電圧ＶＣＣの出力を停止する。
【００７１】
スイッチングレギュレータ８６は電源電圧検知回路８５に接続され、電圧ＶＣＣが入力される。スイッチングレギュレータ８６は電源ＩＣ８７に接続され、ＰＷＭ制御信号Ｐ１が入力される。スイッチングレギュレータ８６は上記信号Ｐ１により、駆動電圧ＶＤＤ（３．３ボルト）を出力する。
【００７２】
これらの電源電圧検知回路８５と、電源ＩＣ８７と、スイッチングレギュレータ８６とにより、駆動電圧変換部９４が構成されている。駆動電圧変換部９４は、駆動電圧ＶＤＤを出力するものである。
【００７３】
また、図示していないが、発振器は、駆動電圧変換部９４の出力側に接続され、駆動電圧ＶＤＤが供給されている。この様に、発振器が発振する外部クロック信号ＥＣは電源部１３が出力する駆動電圧ＶＤＤと、殆ど同時に立ち上がり、駆動電圧ＶＤＤと、殆ど同時に立ち下がる様に、構成されている。
【００７４】
スイッチングレギュレータ８８は電源電圧検知回路８５に接続され、電圧ＶＣＣが入力される。スイッチングレギュレータ８８は電源ＩＣ８７に接続され、ＰＷＭ制御信号Ｐ２が入力される。スイッチングレギュレータ８８は上記信号Ｐ２により、例えば１０ボルトを出力する。
【００７５】
これらの電源電圧検知回路８５と、電源ＩＣ８７と、スイッチングレギュレータ８８とにより、電圧（例えば１０ボルト）を出力するための電圧変換部９５が構成されている。
【００７６】
スイッチ部８９は例えばＭＯＳＦＥＴ等からなる。スイッチ部８９は、電圧変換部９５の出力側に接続されている。スイッチ部８９の制御端子は、制御信号Ｎ２が入力される。
【００７７】
制御信号Ｎ２がロウレベルの時、スイッチ部８９は開成し、電圧変換部９５は電圧を出力しない。制御信号Ｎ２がハイレベルの時、スイッチ部８９は閉成し、電圧変換部９５は、所定の電圧ＶＧＮ（１０ボルト）を出力する。
【００７８】
変換回路９０は例えば、チャージポンプと安定化回路等からなり、スイッチングレギュレータ８８に接続されている。
【００７９】
上記電源電圧検知回路８５と、電源ＩＣ８７と、スイッチングレギュレータ８８と、変換回路９０とにより、選択時電圧（例えば１５ボルト）を出力するための電圧変換部９６が構成されている。
【００８０】
スイッチ部９１は例えばＭＯＳＦＥＴ等からなる。スイッチ部９１は、電圧変換部９６の出力側に接続されている。スイッチ部９１の制御端子は、制御信号Ｎ３が入力される。
【００８１】
制御信号Ｎ３がロウレベルの時、スイッチ部９１は開成し、電圧変換部９６は電圧を出力しない。制御信号Ｎ３がハイレベルの時、スイッチ部９１は閉成し、電圧変換部９６は、選択時電圧ＶＧＨ（１５ボルト）を出力する。
【００８２】
スイッチングレギュレータ９２は電源電圧検知回路８５に接続され、電圧ＶＣＣが入力される。スイッチングレギュレータ９２は電源ＩＣ８７に接続され、ＰＷＭ制御信号Ｐ３が入力される。スイッチングレギュレータ９２は上記信号Ｐ３により、例えば、−１５ボルトを出力する。
【００８３】
上記電源電圧検知回路８５と、電源ＩＣ８７と、スイッチングレギュレータ９２とにより、非選択時電圧（例えば−１５ボルト）を出力するための電圧変換部９７が構成されている。
【００８４】
スイッチ部９３は例えばＭＯＳＦＥＴ等からなる。スイッチ部９３は、電圧変換部９７の出力側に接続されている。スイッチ部９３の制御端子は、制御信号Ｎ１が入力される。
【００８５】
制御信号Ｎ１がロウレベルの時、スイッチ部９３は開成し、電圧変換部９７は電圧を出力しない。制御信号Ｎ１がハイレベルの時、スイッチ部９３は閉成し、電圧変換部９７は非選択時電圧ＶＧＬ（−１５ボルト）を出力する。以上の部品により、電源部１３は構成されている。
【００８６】
次に、図１ないし図６に従い、液晶表示装置１０の動作を説明する。図６は、液晶表示装置１０に用いられる各種信号等のタイミングチャートである。
【００８７】
最初に、使用者は例えば、ナビゲーション本体に設けられたスタートボタン（図示をせず）を押したものとする。
【００８８】
スタートボタンが設けられた入力部は、電源回路（共に図示せず）に接続されている。電源回路は所定の電源を直流１２ボルトに変換するものである。その結果、電源部１３に対して、電源電圧ＶＩＮ（直流１２ボルト）の入力が始まる。
【００８９】
電源部１３において、電圧ＶＣＣ（１４ボルト）が生成され、駆動電圧変換部９４により、駆動電圧ＶＤＤは立ち上がり、ハイレベルとなる（図６（Ｃ）参照）。
【００９０】
この時、電源部１３は、信号線駆動部１５と、走査線駆動部１６と、制御部１２に対し駆動電圧ＶＤＤを出力する。
【００９１】
また、駆動電圧ＶＤＤの立ち上がりと殆ど同時に、外部信号Ｖ，Ｈ，Ｃ，Ｄが制御部１２に入力される（図６（Ａ）参照）。
【００９２】
更に、この時、リセット信号ＲＥＳＥＴが立ち上がり（図６（Ｄ）参照）、外部クロック信号ＥＣも立ち上がる（図６（Ｅ）参照）。外部クロック信号ＥＣの周波数は例えば１００ヘルツであり、１周期が１０ｍｓである。
【００９３】
制御部１２は外部信号Ｖ，Ｈ，Ｃ，Ｄが入力されると（図６（Ａ）参照）、少し遅れて（例えば、５ｍｓ）、外部信号Ｖ，Ｈ，Ｃ，Ｄの入力開始を検知し、ハイレベルの検知信号Ｐを出力する（図６（Ｂ）参照）。この時、画像データＩＲＤ，ＩＧＤ，ＩＢＤが制御部１２に入力される。
【００９４】
制御部１２の信号生成部５７には、ハイレベルの検知信号Ｐと、ハイレベルのリセット信号ＲＥＳＥＴと、外部クロック信号ＥＣが入力される。
【００９５】
その後、ａ１時間（例えば５ｍｓ）経過して、外部クロック信号ＥＣが立ち上がると、遅延信号Ｎは立ち上がる（図６（Ｆ）参照）。
【００９６】
そして、ａ２時間（例えば１０ｍｓ）経過して、外部クロック信号ＥＣが立ち上がると、制御信号Ｎ１は立ち上がる（図６（Ｇ）参照）。
【００９７】
電源部１２は、制御信号Ｎ１の立ち上がり（ハイレベルになる）に応じて、スイッチ部９３を閉成し、走査線駆動部１６に対し、非選択時電圧ＶＧＬ（−１５ボルト）を出力する（図６（Ｌ）参照）。
【００９８】
その後、ａ３時間（１０ｍｓ）経過して、外部クロック信号ＥＣが立ち上がると、制御信号Ｎ２は立ち上がる（図６（Ｈ）参照）。
【００９９】
電源部１３は、制御信号Ｎ２の立ち上がり（ハイレベルになる）に応じて、スイッチ部８９を閉成し、信号線駆動部１５の非ロジック部に対し、印加電圧ＶＧＮ（１０ボルト）を立ち上がらせる（図６（Ｍ）参照）。
【０１００】
この時、制御部１２は走査線駆動部１６に対し、スタートパルスＦＬＭ、垂直クロック信号ＣＰＶ、ゲートイネーブル信号ＤＥを出力する。
【０１０１】
そして、ａ４時間（１０ｍｓ）経過し、外部クロック信号ＥＣが立ち上がると、遅延信号ｎ３は立ち上がる（図６（Ｉ）参照）。
【０１０２】
制御部１２は、遅延信号ｎ３が立ち上がった後に、所定個数目（例えば２個目）の垂直同期信号ＶＳＹＮＣの立ち上がり（図６（Ｋ）参照）に実質的に同期して、制御信号Ｎ３を立ち上げる（図６（Ｊ）参照）。
【０１０３】
電源部１３は、制御信号Ｎ３の立ち上がり（ハイレベルになる）に応じて、スイッチ部９１を閉成し、走査線駆動部１６に対し、選択時電圧ＶＧＨ（例えば１５ボルト）を出力する（図６（Ｎ）参照）。その結果、液晶パネル１１において、表示データＤＲ，ＤＧ，ＤＢによる表示が開始される。
【０１０４】
なお、遅延信号ｎ３の立ち上がり時点と、垂直同期信号ＶＳＹＮＣの立ち上がり時点が一致した場合は、制御部１２は、その時点から、所定個数目（例えば、１個目であり、次の）垂直同期信号ＶＳＹＮＣの立ち上がりに実質的に同期して、制御信号Ｎ３を立ち上げる。
【０１０５】
上記内容をまとめる。制御部１２は、非選択時電圧ＶＧＬの立ち上がり時点から、第１所定時間（ａ３＋ａ４＝２０ｍｓ）が経過した後に、垂直同期信号ＶＳＹＮＣの所定個数目の立ち上がり（図６（Ｊ）参照）に実質的に同期して、電源部１３を介して、走査線駆動部１６に対し、選択時電圧ＶＧＨを立ち上がらせる。
【０１０６】
また、制御部１２は、選択時電圧ＶＧＨの立ち上がり（図６（Ｎ）参照）よりも早い時点において、電源部１３を介して、信号線駆動部１５を構成する非ロジック部に対し、印加電圧ＶＧＮを立ち上がらせる（図６（Ｍ）参照）。
【０１０７】
次に、液晶表示装置１０が表示終了するまでの動作を説明する。最初に、制御部１２に対する外部信号Ｖ，Ｈ，Ｃ，Ｄの入力が停止する（図６（Ａ）参照）。
【０１０８】
制御部１２は、少し遅れて、入力停止を検知し、ロウレベルの検知信号Ｐを出力する（図６（Ｂ）参照）。
【０１０９】
上記検知時点からｂ１（例えば５ｍｓ）の時間経過した後に、制御部１２は、制御信号Ｎ３を立ち下げる（図６（Ｊ）参照）。ｂ１は１０ｍｓ以内に設定されている。
【０１１０】
電源部１３は制御信号Ｎ３の立ち下がり（ロウレベルになる）に応じて、スイッチ部９１を開成し、走査線駆動部１６に対し、選択時電圧ＶＧＨを立ち下がらせる（図６（Ｎ）参照）。
【０１１１】
選択時電圧ＶＧＨの立ち下がり時点からｂ２時間（１０ｍｓ）経過後に、外部クロック信号ＥＣの立ち上がりに応じて、制御部１２は、制御信号Ｎ２を立ち下げる（図６（Ｈ）参照）。
【０１１２】
電源部１３は、制御信号Ｎ２の立ち下がりに応じて、スイッチ部８９を開成し、信号線駆動部１５の非ロジック部に対し、印加電圧ＶＧＮを立ち下がらせる（図６（Ｍ）参照）。
【０１１３】
上記立ち下がり時点からｂ３時間（１０ｍｓ）経過後に、外部クロック信号ＥＣの立ち上がりに応じて、制御部１２は、制御信号Ｎ１を立ち下げる（図６（Ｇ）参照）。
【０１１４】
電源部１３は、制御信号Ｎ１の立ち下がりに応じて、スイッチ部９３を開成し、走査線駆動部１６に対し、非選択時電圧ＶＧＬを立ち下げる（図６（Ｌ）参照）。この様にして表示が終了する。
【０１１５】
その後、外部クロック信号ＥＣは立ち下げる（図６（Ｅ）参照）。また、リセット信号ＲＥＳＥＴも立ち下がり（図６（Ｄ）参照）。駆動電圧ＶＤＤも立ち下がる（図６（Ｃ）を参照）。以上にて、動作を終了する。
【０１１６】
上記内容をまとめる。制御部１２は、選択時電圧ＶＧＨの立ち下がり時点から、第２所定時間（ｂ２＋ｂ３＝１０ｍｓ）が経過した時に（図６（Ｇ）参照）、電源部１３を介して走査線駆動部１６に対し、非選択時電圧ＶＧＬを立ち下がらせる。
【０１１７】
更に、制御部１２は、選択時電圧ＶＧＨの立ち下がり時点（図６（Ｎ）参照）よりも遅れた時点において、電源部１３を介して、信号線駆動部１５の非ロジック部に対し、印加電圧ＶＧＮを立ち下がらせる（図６（Ｍ）参照）。
【図面の簡単な説明】
【０１１８】
【図１】本発明の実施例に係る液晶表示装置１０のブロック図である。
【図２】上記装置１０に用いられる制御部１２のブロック図である。
【図３】信号生成部５７のシフトレジスタ６２のブロック図である。
【図４】信号生成部５７の論理回路６１のブロック図である。
【図５】上記装置１０に用いられる電源部１３のブロック図である。
【図６】上記装置１０に用いられる各種信号等のタイミングチャートである。
【符号の説明】
【０１１９】
１１  液晶パネル
１２  制御部
１３  電源部
１５  信号線駆動部
１６  走査線駆動部
１７  信号線
１８  走査線
【図１】
2007199546.tif 000003
【図２】
2007199546.tif 000004
【図３】
2007199546.tif 000005
【図４】
2007199546.tif 000006
【図５】
2007199546.tif 000007
【図６】
2007199546.tif 000008