(57)【要約】      （修正有）【課題】半導体素子とこの半導体素子が搭載される基板との熱膨張係数の差に起因する半導体素子の反りを抑制でき、半導体素子の内部応力を低減し、半導体素子の構造設計自由度の向上を可能とする半導体装置を提供する。【解決手段】フリップチップ接続型半導体素子１が搭載される基板５に、基板５と半導体素子１の熱膨張率の差による基板５の反りの作用が半導体素子１に及ぶことを抑制するために、基板５の他方の面から一方の面までに到る開口８を備える。この開口８は、半導体素子１の下部の基板５の接続電極４の最内列より接続電極４のピッチの半分の距離以上内側に、全面に形成されている。この開口８により、半導体素子１と基板５との熱膨張係数の差により発生する半導体素子１の反りが低減され、半導体素子１の接続性を向上させることができるとともに、組立プロセスの自由度が増大する。【選択図】図１
2007335479.tif 000002
【特許請求の範囲】
【請求項１】
一方の面に接続電極を含む配線回路を有し、他方の面に前記接続電極と接続された外部端子を有する基板と、
前記基板の一方の面上にフェイスダウンに搭載され、その接続端子が前記基板の接続電極と電気的に接続される半導体素子と、
前記基板に前記他方の面から前記一方の面までに到るまで設けられ、前記基板と前記半導体素子の熱膨張率の差による基板の反りの作用が半導体素子に及ぶことを抑制する開口と、
前記接続電極と前記接続端子と前記半導体素子の回路部表面を覆い、且つ前記溝に充填しないアンダーフィル樹脂
を備え、
前記基板および半導体素子の上方が開放されていること
を特徴とする半導体装置。
【請求項２】
前記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、全面に形成されること
を特徴とする請求項１に記載の半導体装置。
【請求項３】
前記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、複数の矩形開口が格子状に配置されて形成されること
を特徴とする請求項１に記載の半導体装置。
【請求項４】
前記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、複数の円形開口が格子状に配置されて形成されること
を特徴とする請求項１に記載の半導体装置。
【請求項５】
前記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、複数の溝が列状に配置されて形成されること
を特徴とする請求項１に記載の半導体装置。
【請求項６】
前記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、複数の溝が前記半導体素子の中心から放射状に配置されて形成されること
を特徴とする請求項１に記載の半導体装置。
【請求項７】
前記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、全面に配置され且つ前記半導体素子の幅を超える領域が存在する溝により形成されること
を特徴とする請求項１に記載の半導体装置。
【請求項８】
一方の面に接続電極を含む配線回路を有し、他方の面に前記接続電極と接続された外部端子を有する４枚の基板と、
各基板同士を平面的に間隔を開けて配置することにより生じる溝と、
前記溝を中心として前記４枚の基板の一方の面上にフェイスダウンに搭載され、前記各基板の接続電極とその接続端子が電気的に接続される半導体素子と、
前記接続電極と前記接続端子と前記半導体素子の回路部表面を覆い且つ前記溝に充填しないアンダーフィル樹脂
を備え、
前記基板および半導体素子の上方が開放されていること
を特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＬＳＩチップの集積回路部を保護し、かつ外部装置とＬＳＩチップの電気的接続を安定的に確保し、さらに高密度な実装を可能とした半導体装置に係り、特に接続端子の多い半導体素子を搭載する半導体装置に関するものである。
【背景技術】
【０００２】
近年、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組み立てロボット等の産業用電子機器、医療用電子機器、電子玩具等の分野は、小型軽量化が進み、半導体装置には実勢面積の小型化が強く求められてきた。これらの要求に応えるものの一つとしてＢＧＡ（ボールグリッドアレイ）等が用いられている。一方、ＢＧＡに搭載される半導体素子は高密度化に伴い、小チップ且つ多ピン化への対応が求められている。
【０００３】
以下、このような要求を実現した、従来のＢＧＡタイプの半導体装置（半導体パッケージ）の構成の一例を、図９に基づいて説明する。
図９に示すように、ＢＧＡタイプの半導体装置は、一方の面に接続電極４を含む配線回路を有し、他方の面に前記接続電極４と内部のビア６を介して接続された外部端子７を有する基板５と、基板５の一方の面上にフェイスダウンに搭載され、その接続端子２が基板５の接続電極４と電気的に接続されるフリップチップ接続型の半導体素子１と、接続電極４と接続端子２と半導体素子１の回路部表面を覆うアンダーフィル樹脂３を備えて構成されている。
【０００４】
またＢＧＡタイプの半導体装置の他の一例が、特許文献１に開示されている。
半導体装置（半導体パッケージ）に、ポリイミドなどの樹脂フィルムを絶縁ベース基板として利用すると、セラミックスなどと比較して吸湿しやすく、絶縁ベース基板側からの水の浸入を防止することは困難である。したがって、外部接続端子としてはんだボールをＩＲリフローさせる工程や半導体パッケージをプリント配線基板にはんだ実装する際に、絶縁ベース基板や半導体チップ接着材界面付近にトラップされた水に起因されるふくれや剥がれ、あるいは封止樹脂のクラックなどが発生しやすく、半導体チップと配線パターンとの接続部が剥離して電気的接続不良を引き起こすという問題が発生する。
【０００５】
この特許文献１に開示されている半導体装置（半導体パッケージ）は、この問題を解決するものであり、絶縁ベース基板の一方の面に配線パターンが形成され、他方の面に外部接続端子が形成された半導体チップ搭載用基板と、半導体チップ搭載用基板に接着材を介して接着された半導体チップと、半導体チップを封止する封止樹脂とにより成り、半導体パッケージ中央領域の絶縁ベース基板及び接着材を予め除去し、絶縁ベース基板及び接着材を貫通し半導体チップに達する凹部を設けている。
【０００６】
この凹部により、絶縁ベース基板や半導体チップ接着材界面付近にトラップされた水を蒸気として逃すことができ、トラップされた水に起因して半導体チップと配線パターンとの接続部が剥離して電気的接続不良を引き起こすという問題を解決している。
【特許文献１】特開平０９−１４８４７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図９に示すフリップチップ接続型半導体素子１を搭載した半導体装置の構造では、はんだ実装される際等で半導体装置が加熱される状態となると、半導体素子１とこの半導体素子１が搭載される基板５との熱膨張係数の差により、基板５が半導体素子１より大きく伸び、このとき基板５の中央部が半導体素子１により抑えられているため、図８（ａ）に示すように、基板５の両端が下方側（半導体素子１とは反対側）に反り、この基板５の反りの作用により半導体素子１に反りが発生する。そして、この反りに起因する半導体素子１の内部応力により、半導体素子１の配線破壊やトランジスタの特性変動が発生する可能性が高まる。
【０００８】
また特許文献１に開示されている半導体装置は、半導体チップを封止樹脂により封止し半導体チップと基板を堅固に固定しているため、上記熱膨張係数の差により発生する半導体チップの反りを、封止樹脂が抑えようとする。したがって、反って半導体チップの内部応力による半導体チップの配線破壊やトランジスタの特性変動が発生しやすくなる。
【０００９】
このように、反りに起因する半導体素子の内部応力により半導体素子の配線破壊やトランジスタの特性変動が発生しやすくなることによって、自由なプロセス設計が阻害され、半導体素子の配線破壊やトランジスタの特性変動に対応してファインプロセス化、チップ薄化の観点から電気的接続に必要な接続電極の平坦度の減少に対応しうる構造設計が困難となる。
【００１０】
そこで、本発明は、半導体素子の実装性を向上させるとともに、半導体素子とこの半導体素子が搭載される基板との熱膨張係数の差に起因する半導体素子の反りを抑制でき、半導体素子の内部応力を低減し、半導体素子の構造設計自由度の向上を可能とする半導体装置を提供することを目的としたものである。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、本発明の半導体装置は、一方の面に接続電極を含む配線回路を有し、他方の面に前記接続電極と接続された外部端子を有する基板と、前記基板の一方の面上にフェイスダウンに搭載され、その接続端子が前記基板の接続電極と電気的に接続される半導体素子と、前記基板に前記他方の面から前記一方の面までに到るまで設けられ、前記基板と前記半導体素子の熱膨張率の差による基板の反りの作用が半導体素子に及ぶことを抑制する開口と、前記接続電極と前記接続端子と前記半導体素子の回路部表面を覆い、且つ前記溝に充填しないアンダーフィル樹脂を備え、前記基板および半導体素子の上方が開放されていることを特徴とする。
【００１２】
上記構成によれば、半導体装置がはんだ実装の際等で加熱されるとき、半導体素子と半導体素子が搭載される基板との熱膨張係数の差による基板の反りの作用が半導体素子へ及ぶことが開口により抑制され、かつ基板および半導体素子の上方が開放されていることにより、前記熱膨張係数の差に起因する半導体素子の反りが抑制される。よって、半導体素子の内部応力が低減され、半導体素子の配線破壊やトランジスタの特性変動を抑制することができる。
【００１３】
上記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、全面に形成される。
あるいは前記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、複数の矩形開口が格子状に配置されて形成される。この開口の構成によると、開口が前記全面に形成されることと比較して、配線自由度を向上させることができる。
【００１４】
あるいは前記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、複数の円形開口が格子状に配置されて形成される。この開口の構成によると、開口が前記全面に形成されることと比較して、配線自由度を向上させることができる。
【００１５】
あるいは前記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、複数の溝が列状に配置されて形成される。この開口の構成によると、開口が前記全面に形成されることと比較して、配線自由度を向上させることができる。
【００１６】
あるいは前記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、複数の溝が前記半導体素子の中心から放射状に配置されて形成される。この開口の構成によると、開口が前記全面に形成されることと比較して、配線自由度を向上させることができる。
【００１７】
あるいは前記開口は、前記半導体素子の下部の前記基板の前記接続電極の最内列より前記接続電極のピッチの半分の距離以上内側に、全面に配置され且つ前記半導体素子の幅を超える領域が存在する溝により形成される。
【００１８】
また本発明の半導体装置は、一方の面に接続電極を含む配線回路を有し、他方の面に前記接続電極と接続された外部端子を有する４枚の基板と、各基板同士を平面的に間隔を開けて配置することにより生じる溝と、前記溝を中心として前記４枚の基板の一方の面上にフェイスダウンに搭載され、前記各基板の接続電極とその接続端子が電気的に接続される半導体素子と、前記接続電極と前記接続端子と前記半導体素子の回路部表面を覆い且つ前記溝に充填しないアンダーフィル樹脂を備え、前記基板および半導体素子の上方が開放されていることを特徴とする。
【００１９】
上記構成によれば、半導体装置がはんだ実装の際等で加熱されるとき、半導体素子と半導体素子が搭載される４枚の基板との熱膨張係数の差による４枚の基板の反りの作用が半導体素子へ及ぶことが各基板同士間の溝により抑制され、かつ４枚の基板および半導体素子の上方が開放されていることにより、前記熱膨張係数の差に起因する半導体素子の反りが抑制される。よって、半導体素子の内部応力が低減され、半導体素子の配線破壊やトランジスタの特性変動を抑制することができる。
【発明の効果】
【００２０】
本発明の半導体装置は、半導体装置がはんだ実装の際等で加熱されるとき、半導体素子と半導体素子が搭載される基板との熱膨張係数の差による半導体素子の反りを抑制し、半導体素子の内部応力を低減することにより、半導体素子の配線破壊やトランジスタの特性変動を抑制でき、よって組立プロセスの自由度を増大させることができ、またアンダーフィル樹脂をパッケージ裏面から注入することができることにより、アンダーフィル樹脂のボイドを低減することができ、その結果、半導体素子接続部の信頼性を向上できる、という効果を有している。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、従来の半導体装置の構成と同一の構成には同一の符号を付して説明を省略する。
［実施の形態１］
図１は本発明の実施の形態１における半導体装置の構造を示す断面図および半導体装置を構成する基板の平面図である。
【００２２】
図１に示すように、基板５に、半導体素子１の下部の基板５の接続電極４の最内列より接続電極４のピッチの半分の距離以上内側に、全面に、他方の面から一方の面までに到達する開口８が新たに設けられている。
【００２３】
また半導体素子１と基板５の間に、接続端子２と接続電極４と半導体素子１の回路部表面を覆い、且つ開口８に充填しないようアンダーフィル樹脂３を介在させ、アンダーフィル樹脂３を熱硬化させて接続部を保護している。
【００２４】
また半導体素子１と基板５の上方を開放して基板５の自由度を確保している。
このような構成の半導体装置は、下記の手順で製造される。
まず、めっき法やボール搭載法、印刷法などによって半導体素子１上のパッドに接続端子２を形成する。
【００２５】
次に、接続端子２を有する半導体素子１をフェイスダウンにし、接続端子２をフラックスや導電性ペーストなどに転写し、基板５に接続端子２あたり５ｇｆ以上の加圧力により押圧して搭載したのち、接続端子２の融点を超える温度を付加して半導体素子１と基板５を接合して接続端子２と接続電極４を電気的に接続する。
【００２６】
次に、半導体素子１と基板５の間に接続端子２と接続電極４と半導体素子１の回路部表面を覆い、且つ開口８に充填しないようアンダーフィル樹脂３を介在させ、アンダーフィル樹脂３を熱硬化させて接続部を保護する。
【００２７】
なお、上記接続端子２の材質は半田であるが、Cu、樹脂バンプなどを用いてもよい。更なる接続特性の向上を図る場合には、低温で溶融するベースレジンの採用等の方法が考えられる。また上記アンダーフィル樹脂３は半導体素子１を搭載する前に塗布または貼付してもよいし、搭載した後でもよい。搭載した後の場合、アンダーフィル樹脂３を半導体素子１の側面から塗布してもよいし、基板５の開口８から注入してもよい。また上記外部端子８は、はんだボール等が一般的であるが、はんだ以外の金属ボールやボール形状をとらないランドやバンプでもよい。
【００２８】
さて、上記基板５の材質は、ガラス布積層エポキシ（ガラエポ）やアラミド不織布などの繊維強化樹脂層などの繊維強化樹脂層が用いられる。また基板の層数は要求される配線密度によって４〜１２層基板が適宜用いられる。基板５の配線回路の厚みは５μｍ〜２０μｍ程度であり、内層の配線材料はＣｕやＣｕ−Ｎｉなど、表面の配線材料はＣｕ−Ｎｉ−Ａｕなどが用いられる。
【００２９】
また半導体素子１の厚みは３０μｍ以上３００μｍ以下の範囲で多く用いられ、また基板５の厚みは２６０μｍ以上１０００μｍ以下の範囲で多く用いられる。
また基板５の接続端子２のピッチはチップ外周部に配置（一列配列、格子配列）された場合５０μｍ〜８０μｍであり、チップ全面に配置（格子配列）された場合１５０〜２５０μｍである。
【００３０】
以上のように本実施の形態１によれば、半導体装置がはんだ実装の際等で加熱されるとき、半導体素子１と半導体素子１が搭載される基板５との熱膨張係数の差による基板５の反りの作用が半導体素子１へ及ぶことが、図８（ｂ）に示すように、開口８により抑制され、かつ基板５および半導体素子１の上方が開放されていることにより、基板５と半導体素子１の熱膨張係数の差に起因する半導体素子１の反りを抑制することができ、よって、半導体素子１の内部応力が低減され、半導体素子１の配線破壊やトランジスタの特性変動を抑制することができ、またアンダーフィル樹脂３をパッケージ裏面から注入することができ、アンダーフィル樹脂３のボイドを低減することができ、その結果、半導体素子１の接続部の信頼性を向上できる。
［実施の形態２，３］
図２、図３はそれぞれ、本発明の実施の形態２，３における半導体装置の構造を示す断面図および半導体装置を構成する基板の平面図である。
【００３１】
この実施の形態２，３では、前記実施の形態１の半導体装置の開口８、すなわち半導体素子１の下部の基板５の接続電極４の最内列より接続電極４のピッチの半分の距離以上内側に、全面に形成された開口８に代えて、図２、図３に示すように、半導体素子１の下部の基板５の接続電極４の最内列より接続電極４のピッチの半分の距離以上内側に、複数の矩形開口１０（実施の形態２）または円形開口１１（実施の形態３）を格子状に配置して形成された開口１２を設けている。
【００３２】
なお、複数の矩形開口１０または円形開口１１の格子ピッチは面内で変則的でもよく、また格子配置はフルマトリクスに配置してもよいし、一部配置しなくてもよい。複数の矩形開口１０または円形開口１１の各サイズは全て均一でもよいし、不均一でもよい。
【００３３】
またこの半導体装置の製造方法、接続端子２の材質・ピッチ、アンダーフィル樹脂３の塗布方法、外部端子７の形状、半導体素子１の厚さ、基板５の材質・厚さ等は、実施の形態１と同様であり、説明を省略する。
【００３４】
以上のように本実施の形態２，３によれば、実施の形態１と同様に、基板５に開口１２を備えていることから、半導体装置がはんだ実装の際等で加熱されるとき、半導体素子１と基板５との熱膨張係数の差による基板５の反りの作用が半導体素子１へ及ぶことが抑制され、かつ基板５および半導体素子１の上方が開放されていることにより、基板５と半導体素子１の熱膨張係数の差に起因する半導体素子１の反りを抑制することができ、よって、半導体素子１の内部応力が低減され、半導体素子１の配線破壊やトランジスタの特性変動を抑制することができ、またアンダーフィル樹脂３をパッケージ裏面から注入することができ、アンダーフィル樹脂３のボイドを低減することができ、その結果、半導体素子１の接続部の信頼性を向上できる。
【００３５】
また開口１２は、実施の形態１に開示した開口８と比較して配線自由度を向上させることができる。これにより、半導体素子１の内部応力を低減することがより可能となり、半導体素子１の配線破壊やトランジスタの特性変動を抑制させるとともに、組立プロセスの自由度を増大させることができる。
［実施の形態４，５］
図４、図５はそれぞれ、本発明の実施の形態４，５における半導体装置の構造を示す断面図および半導体装置を構成する基板の平面図である。
【００３６】
この実施の形態４，５では、前記実施の形態１の半導体装置の開口８、すなわち半導体素子１の下部の基板５の接続電極４の最内列より接続電極４のピッチの半分の距離以上内側に、全面に形成された開口８に代えて、図４、図５に示すように、半導体素子１の下部の基板５の接続電極４の最内列より接続電極４のピッチの半分の距離以上内側に、他方の面から一方の面まで到達する複数の溝９が列状（実施の形態４）または放射状（実施の形態５）に配置されて形成された開口１３を設けている。
【００３７】
なお、溝９のピッチは面内で変則的でもよく、また溝９のサイズは全て均一でもよいし、不均一でもよい。
またこの半導体装置の製造方法、接続端子２の材質・ピッチ、アンダーフィル樹脂３の塗布方法、外部端子７の形状、半導体素子１の厚さ、基板５の材質・厚さ等は、実施の形態１と同様であり、説明を省略する。
【００３８】
以上のように本実施の形態４，５によれば、実施の形態１と同様に、基板５に複数の溝９からなる開口１３を備えていることから、半導体装置がはんだ実装の際等で加熱されるとき、半導体素子１と基板５との熱膨張係数の差による基板５の反りの作用が半導体素子１へ及ぶことが抑制され、かつ基板５および半導体素子１の上方が開放されていることにより、基板５と半導体素子１の熱膨張係数の差に起因する半導体素子１の反りを抑制することができ、よって、半導体素子１の内部応力が低減され、半導体素子１の配線破壊やトランジスタの特性変動を抑制することができ、またアンダーフィル樹脂３をパッケージ裏面から注入することができ、アンダーフィル樹脂３のボイドを低減することができ、その結果、半導体素子１の接続部の信頼性を向上できる。
【００３９】
また開口１３は、実施の形態１に開示した開口８と比較して配線自由度を向上させることができる。これにより、半導体素子１の内部応力を低減することがより可能となり、半導体素子１の配線破壊やトランジスタの特性変動を抑制させるとともに、組立プロセスの自由度を増大させることができる。
［実施の形態６］
図６は、本発明の実施の形態６における半導体装置の構造を示す断面図および半導体装置を構成する基板の平面図である。
【００４０】
この実施の形態６では、前記実施の形態１の半導体装置の開口８、すなわち半導体素子１の下部の基板５の接続電極４の最内列より接続電極４のピッチの半分の距離以上内側に、全面に形成された開口８に代えて、図６に示すように、半導体素子１の下部の基板５の接続電極４の最内列より接続電極４のピッチの半分の距離以上内側に、全面に配置され且つ半導体素子１の幅を超える領域が存在する他方の面から一方の面まで到達する溝１４からなる開口１５が設けられている。
【００４１】
なお、溝１４は半導体素子１の幅を越える部分の大きさは均一でもよいし、不均一でもよい。また溝９は単数でもよいし、複数でもよい。
またこの半導体装置の製造方法、接続端子２の材質・ピッチ、アンダーフィル樹脂３の塗布方法、外部端子７の形状、半導体素子１の厚さ、基板５の材質・厚さ等は、実施の形態１と同様であり、説明を省略する。
【００４２】
以上のように本実施の形態６によれば、実施の形態１と同様に、基板５に溝１４からなる開口１５を備えていることから、半導体装置がはんだ実装の際等で加熱されるとき、半導体素子１と基板５との熱膨張係数の差による基板５の反りの作用が半導体素子１へ及ぶことが抑制され、かつ基板５および半導体素子１の上方が開放されていることにより、基板５と半導体素子１の熱膨張係数の差に起因する半導体素子１の反りを抑制することができ、よって、半導体素子１の内部応力が低減され、半導体素子１の配線破壊やトランジスタの特性変動を抑制することができ、またアンダーフィル樹脂３をパッケージ裏面から注入することができ、アンダーフィル樹脂３のボイドを低減することができ、その結果、半導体素子１の接続部の信頼性を向上できる。
［実施の形態７］
図７は、本発明の実施の形態７における半導体装置の構造を示す断面図および半導体装置を構成する基板の平面図である。
【００４３】
図７に示すように、４枚の基板５を「田」の字の形状に、平面的に間隔を開けて配置し、各基板５同士間に十字状の溝１６を形成している。この各基板５の間隔である溝１６は均一の幅でもよいし、不均一の幅でもよい。
【００４４】
このように形成された溝１６を中心として４枚の基板５の中央部分に、半導体素子１がフェイスダウンに搭載されて、半導体素子１と４枚の基板５は接合され、接続端子２と接続電極４が電気的に接続されている。また十字状に形成された溝１６が、半導体装置の開口１７を形成している。
【００４５】
また半導体素子１と基板５の間に接続端子２と接続電極４と半導体素子１の回路部表面を覆い、且つ開口１７に充填しないようアンダーフィル樹脂３を介在させ、アンダーフィル樹脂３を熱硬化させて接続部を保護している。
【００４６】
なお、この半導体装置の製造方法、接続端子２の材質・ピッチ、アンダーフィル樹脂３の塗布方法、外部端子７の形状、半導体素子１の厚さ、基板５の材質・厚さ等は、実施の形態１と同様であり、説明を省略する。
【００４７】
以上のように本実施の形態７によれば、実施の形態１と同様に、基板５に溝１６からなる開口１７を備えていることから、半導体装置がはんだ実装の際等で加熱されるとき、半導体素子１と基板５との熱膨張係数の差による基板５の反りの作用が半導体素子１へ及ぶことが抑制され、かつ基板５および半導体素子１の上方が開放されていることにより、基板５と半導体素子１の熱膨張係数の差に起因する半導体素子１の反りを抑制することができ、よって、半導体素子１の内部応力が低減され、半導体素子１の配線破壊やトランジスタの特性変動を抑制することができ、またアンダーフィル樹脂３をパッケージ裏面から注入することができ、アンダーフィル樹脂３のボイドを低減することができ、その結果、半導体素子１の接続部の信頼性を向上できる。また組立プロセスの自由度を増大させることができる。
【産業上の利用可能性】
【００４８】
本発明にかかる半導体装置は、半導体素子の接続部の信頼性が高く、情報通信機器、事務用電子機器、家庭用電子機器、測定装置、組み立てロボット等の産業用電子機器、医療用電子機器、電子玩具等の分野で有用である。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態１における半導体装置を示す図であり、（ａ）は断面図、（ｂ）は半導体装置を構成する基板の平面図である。
【図２】本発明の実施の形態２における半導体装置を示す図であり、（ａ）は断面図、（ｂ）は半導体装置を構成する基板の平面図である。
【図３】本発明の実施の形態３における半導体装置を示す図であり、（ａ）は断面図、（ｂ）は半導体装置を構成する基板の平面図である。
【図４】本発明の実施の形態４における半導体装置を示す図であり、（ａ）は断面図、（ｂ）は半導体装置を構成する基板の平面図である。
【図５】本発明の実施の形態５における半導体装置を示す図であり、（ａ）は断面図、（ｂ）は半導体装置を構成する基板の平面図である。
【図６】本発明の実施の形態６における半導体装置を示す図であり、（ａ）は断面図、（ｂ）は半導体装置を構成する基板の平面図である。
【図７】本発明の実施の形態７における半導体装置を示す図であり、（ａ）は断面図、（ｂ）は半導体装置を構成する基板の平面図である。
【図８】従来の半導体装置の課題と本発明の半導体装置の効果を示す図であり、（ａ）は従来の半導体装置の断面図、（ｂ）は本発明の実施の形態１における半導体装置の断面図である。
【図９】従来の半導体装置を示す図であり、（ａ）は断面図、（ｂ）は半導体装置を構成する基板の平面図である。
【符号の説明】
【００５０】
１    半導体素子
２    接続端子
３    アンダーフィル樹脂
４    接続電極
５    基板
６    ビア
７    外部端子
８，１２，１３，１５，１７  開口
９，１４，１６  溝
１０  矩形開口
１１  円形開口
【図１】
2007335479.tif 000003
【図２】
2007335479.tif 000004
【図３】
2007335479.tif 000005
【図４】
2007335479.tif 000006
【図５】
2007335479.tif 000007
【図６】
2007335479.tif 000008
【図７】
2007335479.tif 000009
【図８】
2007335479.tif 000010
【図９】
2007335479.tif 000011