(57)【要約】【課題】電力損失の少ない単相倍電圧整流回路、及びそれを用いたインバータ装置を提供する。【解決手段】  第１、第２のコンデンサの直列回路と、第１、第２のＮＭＯＳトランジスタの直列回路とを並列接続し、第１、第２のコンデンサの相互接続点と第１、第２のＮＭＯＳトランジスタの相互接続点との間に単相交流電圧を印加し、直列接続した第１、第２のコンデンサの両端から出力電圧を取り出すように単相倍電圧整流回路を構成する。第１のＮＭＯＳトランジスタはソースを、第２のＮＭＯＳトランジスタはドレインを相互接続点側にして直列接続し、第１、第２のＮＭＯＳトランジスタのそれぞれのソース−ドレイン間にはそれらソースとドレインの電圧を入力とする第１、第２のコンパレータを接続する。第１、第２のコンパレータの入力であるドレイン電圧がソース電圧より低い時に、その出力信号を利用して対応するＮＭＯＳトランジスタを導通させる。【選択図】図１
2007244183.tif 000002
【特許請求の範囲】
【請求項１】
第１、第２のコンデンサの直列接続回路と、第１、第２のＮＭＯＳトランジスタの直列接続回路とを並列接続し、第１、第２のコンデンサの相互接続点と第１、第２のＮＭＯＳトランジスタの相互接続点との間に単相交流電圧を印加し、直列接続した第１、第２のコンデンサの両端から直流電圧を取り出すように構成した単相倍電圧整流回路であって、
前記第１のＮＭＯＳトランジスタはソースを、前記第２のＮＭＯＳトランジスタはドレインを前記相互接続点側にして直列接続してあり、第１、第２のＮＭＯＳトランジスタのそれぞれのソース−ドレイン間にはそれらソースとドレインの電圧を入力とする第１、第２のコンパレータが接続してあり、それら第１、第２のコンパレータの入力であるドレイン電圧がソース電圧より低い時にのみその出力信号により対応するＮＭＯＳトランジスタが導通するように構成してあることを特徴とする単相倍電圧整流回路。
【請求項２】
請求項１に記載の単相倍電圧整流回路の負荷側に、直流電圧を所定周波数の三相交流電圧に変換するインバータ回路を接続して構成したことを特徴とするインバータ装置。
【請求項３】
請求項２に記載のインバータ装置における前記インバータ回路は、６個のスイッチング素子をフルブリッジに接続した構成を有し、そのうちの負側電源線に接続する３個のスイッチング素子にＮＭＯＳトランジスタを採用することを特徴とするインバータ装置。
【請求項４】
請求項３に記載のインバータ装置における前記第１、第２のコンデンサを除いた前記単相倍電圧整流回路部と、前記インバータ回路部とを一体としてモジュール構成に形成したことを特徴とするインバータ装置。
【請求項５】
請求項１に記載の単相倍電圧整流回路に使用する前記第１、第２のＮＭＯＳトランジスタとして、同じ定格電流容量を持つダイオードの順方向抵抗値よりも低い値のドレイン−ソース間抵抗値を有するＮＭＯＳトランジスタを使用したことを特徴とする単相倍電圧整流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、整流素子としてＭＯＳトランジスタを用いた単相倍電圧整流回路、及びそれを用いたインバータ装置に関する。
【背景技術】
【０００２】
従来、家庭用の洗濯機、エアコン等には、単相交流電力を整流して得た直流電力をスイッチングして可変電圧、可変周波数の三相交流電力に変換し、その電力で三相交流モータを可変速制御するインバータ装置が広く採用されている。
【０００３】
図４は、そのようなインバータ装置の構成例である。インバータ装置５０は、単相商用電源５１から供給を受けた単相交流電圧を倍電圧整流する単相倍電圧整流回路５２と、その出力直流電圧をスイッチングして三相交流電圧に変換し、負荷である三相モータ５４に供給するインバータ回路５３から構成されている。
【０００４】
単相倍電圧整流回路５２は、ダイオード６１、６３とコンデンサ６５からなるコンデンサ入力型半波整流回路と、ダイオード６２、６４とコンデンサ６６からなるコンデンサ入力型半波整流回路を直列接続したものである。直列接続したコンデンサ６５、６６の両端には、入力交流電圧のピーク電圧の約２倍の直流電圧が生成される。ダイオード６３、６４はコンデンサ６５、６６の保護用である。
【０００５】
ところで、近年、地球温暖化が問題視されるようになったことから家庭用の電気機器にも更なる低消費電力化が要求されており、それら機器に必要なモータを駆動するインバータ装置にも更なる低消費電力化が強く求められている。インバータ装置５０内における消費電力は、その大部分が整流回路５２内のダイオード６１、６２と、インバータ回路５３内の６個のスイッチング素子で発生する。
【０００６】
整流回路５２内のダイオード６１、６２における消費電力（電力損失）は、流れる電流の値にその順方向電圧（０．７〜１．０Ｖ）を掛けたものである。インバータ装置５０は三相モータ５４を駆動することから、ダイオード６１、６２を流れる電流も大きな値となる。このことから、例えば、１０Ａの電流が流れた場合の消費電力は７〜１０Ｗとなり、電力損失の観点からだけでなく素子あるいは装置の冷却上の観点からも問題となる値となる。
【０００７】
このような整流用ダイオードにおける電力損失を低減する従来技術としては、例えば、特許文献１に開示されている技術がある。その回路構成は図５に示すようなもので、三相交流発電機７０で発電した三相交流電圧を整流してバッテリ７１を充電する整流回路７２の整流素子として、ＭＯＳトランジスタを用いたものである。しかし、この特許文献１の請求範囲には「−−各ブリッジ要素をすべてＭＯＳ型ＦＥＴで構成した整流ブリッジ回路と、該ＦＥＴのいずれかに前記バッテリの両端電圧よりも高い逆ドレイン・ソース電圧が印加された時に該ＦＥＴにソース端子に対してプラスとなるゲート電圧を印加し、前記バッテリの両端電圧よりも高い逆ドレイン・ソース電圧が印加されていない時には該ＦＥＴに、ソース端子に対してマイナスとなるゲート電圧を印加する制御手段とを備えたことを特徴とする充電回路。」と記載されている。しかし、ＭＯＳ型ＦＥＴのゲートを駆動する「制御手段」の具体例が詳細説明に記載されておらず、実施の仕方が不明である。
【０００８】
また、「バッテリの両端電圧よりも高い逆ドレイン・ソース電圧が印加された時に該ＦＥＴにソース端子に対してプラスとなるゲート電圧を印加し、」と記載されているが、ＭＯＳ型ＦＥＴには構造上、内部に寄生ダイオードが存在する。そして、逆ドレイン・ソース電圧が印加された時にはその寄生ダイオードが導通するため、ドレイン−ソース間にバッテリの両端電圧よりも高い逆ドレイン・ソース電圧が印加されることは起こり得ない。従って、この特許文献１に記載されている技術は、実際には実現不可能と考えられる。
【特許文献１】特開平０４−１３８０３０号公報
【特許文献２】特開昭５９−２１６４７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、このような従来技術の問題点を解決するためになされたもので、その課題は、電力損失の少ない単相倍電圧整流回路、及びそれを用いたインバータ装置を提供することにある。
【課題を解決するための手段】
【００１０】
前記課題を解決するための請求項１に記載の発明は、第１、第２のコンデンサの直列接続回路と、第１、第２のＮＭＯＳトランジスタの直列接続回路とを並列接続し、第１、第２のコンデンサの相互接続点と第１、第２のＮＭＯＳトランジスタの相互接続点との間に単相交流電圧を印加し、直列接続した第１、第２のコンデンサの両端から直流電圧を取り出すように構成した単相倍電圧整流回路であって、前記第１のＮＭＯＳトランジスタはソースを、前記第２のＮＭＯＳトランジスタはドレインを前記相互接続点側にして直列接続してあり、第１、第２のＮＭＯＳトランジスタのそれぞれのソース−ドレイン間にはそれらソースとドレインの電圧を入力とする第１、第２のコンパレータが接続してあり、それら第１、第２のコンパレータの入力であるドレイン電圧がソース電圧より低い時にのみその出力信号により対応するＮＭＯＳトランジスタが導通するように構成してあることを特徴とする単相倍電圧整流回路である。
【００１１】
このような構成の単相倍電圧整流回路では、第１、第２のＮＭＯＳトランジスタは通常のダイオードと同じような整流素子として機能する。そして、その導通時の電圧降下は、同じ電流を流した場合のダイオードの値よりも少ないため、電力損失がダイオードを使用した場合に比べて少なくなる効果を奏する。
【００１２】
また、請求項２に記載の発明は、請求項１に記載の単相倍電圧整流回路の負荷側に、直流電圧を所定周波数の三相交流電圧に変換するインバータ回路を接続して構成したことを特徴とするインバータ装置である。
【００１３】
このような構成のインバータ装置は、単相倍電圧整流回路として電力損失の少ない回路を採用しているので、整流回路の整流素子にダイオードを使用したインバータ装置よりも電力損失が少なくなる効果を奏する。
【００１４】
また、請求項３に記載の発明は、請求項２に記載のインバータ装置における前記インバータ回路は、６個のスイッチング素子をフルブリッジに接続した構成を有し、そのうちの負側電源線に接続する３個のスイッチング素子にＮＭＯＳトランジスタを採用することを特徴とするインバータ装置である。
【００１５】
このように、インバータ回路のスイッチング素子として導通抵抗の小さいＮＭＯＳトランジスタを採用すれば、インバータ装置全体としての電力損失を少なくできる効果を奏する。
【００１６】
また、請求項４に記載の発明は、請求項３に記載のインバータ装置における前記第１、第２のコンデンサを除いた前記単相倍電圧整流回路部と、前記インバータ回路部とを一体としてモジュール構成に形成したことを特徴とするインバータ装置である。
このようにモジュール構成で形成すれば、インバータ装置全体を小型化することができる。
【００１７】
また、請求項５に記載の発明は、請求項１に記載の単相倍電圧整流回路に使用する前記第１、第２のＮＭＯＳトランジスタとして、同じ定格電流容量を持つダイオードの順方向抵抗値よりも低い値のドレイン−ソース間抵抗値を有するＮＭＯＳトランジスタを使用したことを特徴とする単相倍電圧整流回路である。
【００１８】
このようにダイオードの順方向抵抗値よりも低い値のドレイン−ソース間抵抗値を有するＮＭＯＳトランジスタを使用すれば、電力損失を少なくできる効果を奏する。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る単相倍電圧整流回路及びそれを用いたインバータ装置の一実施形態について図面を参照して説明する。図１は、そのインバータ装置の回路構成図である。本実施形態のインバータ装置１は、単相交流電源２から供給を受けた単相交流電圧を所定周波数の三相交流電圧に変換し、負荷３に供給するものである。負荷３としては、例えば、洗濯機やエアコンを駆動するモータである。
【００２０】
インバータ装置１は、図に示すように単相倍電圧整流回路５とインバータ回路６とにより構成されている。インバータ回路６は、スイッチング回路８とゲート駆動回路９とから成る。スイッチング回路８は、正側電源線１０と負側電源線１１との間に６個のスイッチング素子１２〜１７をフルブリッジに接続した公知のスイッチング回路である。スイッチング素子１２〜１７としては、例えば、ＩＧＢＴ（絶縁ゲート・バイポーラトランジスタ）、ＭＯＳトランジスタ、ボイポーラトランジスタ等を用いることができる。
【００２１】
それらスイッチング素子１２〜１７は、ゲート駆動回路９が出力するゲート（あるいはベース）駆動信号Ｇ１〜Ｇ６により駆動される。ゲート駆動回路９の制御の下、スイッチング素子１２〜１７が単相倍電圧整流回路５の出力する直流電圧をスイッチングすることにより、出力端子２０から所定周波数、所定波高値の三相交流電圧が出力される。
【００２２】
単相倍電圧整流回路５は、単相交流電源２から供給を受けた単相交流電圧を整流し、その出力側に接続した正側電源線１０と負側電源線１１との間に直流電圧を供給する。単相倍電圧整流回路５は、第１、第２の二つの半波整流回路２１、２２を直列接続した構成をとっている。
【００２３】
第１の半波整流回路２１は、第１のＮＭＯＳトランジスタ２５、第１のコンデンサ２６、第１のコンパレータ２７、第１のドライバ２８、第１のダイオード２９により構成されている。この第１の半波整流回路２１は、従来技術である図４の回路においてダイオード６１、６３とコンデンサ６５により構成されているコンデンサ入力型半波整流回路のダイオード６１を、第１のＮＭＯＳトランジスタ２５、第１のコンパレータ２７、第１のドライバ２８からなる回路に置き換えたものである。即ち、第１のＮＭＯＳトランジスタ２５、第１のコンパレータ２７、第１のドライバ２８からなる回路は、ダイオード６１と同じ整流素子としての機能を果たすように構成されている。
【００２４】
同様に、第２の半波整流回路２２は、第２のＮＭＯＳトランジスタ３１、第２のコンデンサ３２、第２のコンパレータ３３、第２のドライバ３４、第２のダイオード３５により構成されている。この第２の半波整流回路２２も、従来技術である図４の回路においてダイオード６２、６４とコンデンサ６６により構成されているコンデンサ入力型半波整流回路のダイオード６２を、第２のＮＭＯＳトランジスタ３１、第２のコンパレータ３３、第２のドライバ３４からなる回路に置き換えたものである。即ち、第２のＮＭＯＳトランジスタ３１、第２のコンパレータ３３、第２のドライバ３４からなる回路も、ダイオード６２と同じ整流素子としての機能を果たすように構成されている。
【００２５】
第１、第２のコンデンサ２６、３２は直列に接続され、第１のコンデンサ２６の一端は正側電源線１０に、第２のコンデンサ３２の一端は負側電源線１１に接続されている。正側電源線１０と負側電源線１１との間には、入力である単相交流電圧のピーク電圧の約２倍の直流電圧が出力される。第１、第２のダイオード２９、３５は、それぞれ第１、第２のコンデンサ２６、３２を保護するためのものでそれらコンデンサに並列に接続されている。
【００２６】
第１、第２のＮＭＯＳトランジスタ２５、３１は、正側電源線１０と負側電源線１１との間に直列に接続されている。第１のＮＭＯＳトランジスタ２５のソースＳと第２のＮＭＯＳトランジスタ３１のドレインＤとは相互接続され、第１のＮＭＯＳトランジスタ２５のドレインＤは正側電源線１０に、第２のＮＭＯＳトランジスタ３１のソースＳは負側電源線１１に接続されている。入力である単相交流電圧は、第１、第２のＮＭＯＳトランジスタ２５、３１の相互接続点３７と、第１、第２のコンデンサ２６、３２の相互接続点３８との間に入力されている。
【００２７】
次に、整流素子としての機能を果たす第１のＮＭＯＳトランジスタ２５、第１のコンパレータ２７、第１のドライバ２８からなる回路の構成と動作について説明する。第１のコンパレータ２７の反転入力端子には第１のＮＭＯＳトランジスタ２５のドレイン電圧（正側電源線１０の電圧に等しい。）が入力され、非反転入力端子には第１のＮＭＯＳトランジスタ２５のソース電圧（交流入力線が接続された相互接続点３７の電圧に等しい。）が入力されている。第１のコンパレータ２７は、非反転入力端子の電圧が反転入力端子の電圧を上回っている状態では論理“１"の信号を、下回っている状態では論理“０"の信号を第１のドライバ２８に出力する。
【００２８】
第１のドライバ２８は、第１のコンパレータ２７の出力する信号を電圧増幅およびレベルシフトして第１のＮＭＯＳトランジスタ２５を駆動する回路である。第１のコンパレータ２７が論理“１"の信号を出力した場合には、第１のＮＭＯＳトランジスタ２５のゲートＧにソースＳを基準とした高いプラス電圧を印加する。反対に論理“０"の信号が出力された場合には、ソースＳを基準としたゼロＶ、又は負の電圧を印加する。
【００２９】
これらの組み合わせ回路の作用は次のようになる。第１のＮＭＯＳトランジスタ２５の電圧−電流特性曲線は図２に示すようなものである。横軸はソースＳを基準とするドレイン−ソース間電圧Ｖds、縦軸はドレインＤからソースＳに向けて流れるドレイン電流Ｉdである。ドレイン−ソース間電圧Ｖdsが正の範囲では、ドレイン電流ＩdはソースＳを基準とするゲート−ソース間電圧Ｖgsをパラメータとして図に示すように大きく変化する。ゲート−ソース間電圧Ｖgsが正の値で大きくなるに従い、ドレイン電流Ｉdは増加する。しかし、ゲート−ソース間電圧Ｖgsがゼロ又は負の値である場合には、特性曲線は図中の（１）の曲線のようになり、ドレイン電流Ｉdは殆どゼロとなる。
【００３０】
ドレイン−ソース間電圧Ｖdsが負の範囲の特性も、ゲート−ソース間電圧Ｖgsの値により変化する。ドレイン−ソース間電圧Ｖdsが負でゲート−ソース間電圧Ｖgsも負とした場合の特性曲線は、図２における点線曲線（２）のようになる。ゲート−ソース間電圧Ｖgsがゼロ又は負の値である場合には、ゲート下部分（Ｐウェル部）には電流を流すチャンネルが形成されないためチャンネルを通って流れる電流はゼロとなる。しかし、第１のＮＭＯＳトランジスタ２５では、ｎ型半導体で形成されたドレインＤとボディであるＰウェル部との間にＰＮ接合による寄生ダイオード４０が形成されている。そのＰウェル部は、ｎ型半導体で形成されたソースＳに接続されている。従って、ゲート−ソース間電圧Ｖgsが負の場合には、その寄生ダイオード４０を通って負のドレイン電流Ｉdが流れる。図２の点線曲線（２）は、寄生ダイオード４０の順方向特性曲線となっている。
【００３１】
ところが第１の半波整流回路２１では、第１のＮＭＯＳトランジスタ２５のドレイン−ソース間電圧Ｖdsが負となると、第１のコンパレータ２７は論理“１"の信号を出力する。このため、第１のＮＭＯＳトランジスタ２５のゲートＧには、第１のドライバ２８によって正のゲート−ソース間電圧Ｖgsが印加される。ゲート−ソース間電圧Ｖgsが正になるとゲートＧの下にｎ型のチャンネルが形成されて、そのチャンネルを通ってドレイン電流Ｉdが流れる。そのｎ型チャンネルの抵抗値は、ドレイン−ソース間電圧Ｖdsの値が小さい範囲では、寄生ダイオード４０の順方向抵抗値より小さい値を示す。そのため、電圧−電流特性曲線は図２の曲線（３）に示すようにほぼ直線状となる。
【００３２】
以上をまとめると、第１のＮＭＯＳトランジスタ２５の電圧−電流特性曲線は、ドレイン−ソース間電圧Ｖdsが正の範囲では図２の曲線（１）、負の範囲では図２の曲線（３）のようになる。即ち、ドレイン−ソース間電圧Ｖdsが正の場合には電流は流れず、負の場合にのみ電流が流れる。従って、第１のＮＭＯＳトランジスタ２５は、通常のダイオードと同じような整流素子として機能する。
【００３３】
そして、この場合において特徴的なことは、電流が流れる時のドレイン−ソース間電圧Ｖdsの値、即ち、電圧降下の値がダイオードに比較して小さいことである。例えば、−３０Ａのドレイン電流Ｉdが流れた場合、ダイオードでは動作点がＡ点となって電圧降下は約−１．０Ｖとなる。これに対して、第１のＮＭＯＳトランジスタ２５の場合には、動作点がＢ点となるため、電圧降下は約−０．４Ｖにしかならない。このことは、第１のＮＭＯＳトランジスタ２５を使用した方が、ダイオードを使用する場合に比べて電力損失が０．６Ｖ×３０Ａ＝１８Ｗも少なくなることを意味する。このように、第１のＮＭＯＳトランジスタ２５を図２に示したような第１のコンパレータ２７、第１のドライバ２８による駆動回路で駆動すれば、電力損失の非常に少ない整流素子として機能させることができる。
【００３４】
第１の半波整流回路２１の全体動作としては、相互接続点３８を基準とした相互接続点３７の電圧が第１のコンデンサ２６の充電電圧より小さい場合には、第１のＮＭＯＳトランジスタ２５のドレイン−ソース間電圧Ｖdsが正となるためドレイン電流Ｉdは流れない。従って、第１のコンデンサ２６は充電されない。
【００３５】
相互接続点３８を基準とした相互接続点３７の電圧が第１のコンデンサ２６の充電電圧より大きくなると、第１のＮＭＯＳトランジスタ２５のドレイン−ソース間電圧Ｖdsが負となるため上述した動作により負のドレイン電流Ｉdが流れる。従って、第１のコンデンサ２６は正方向に充電される。このように動作することにより第１の半波整流回路２１は半波整流回路として機能する。
【００３６】
以上の説明は第１の半波整流回路２１についての説明であったが、第２の半波整流回路２２も同様に動作して半波整流回路として機能する。異なる点は、第２の半波整流回路２２では、第２のＮＭＯＳトランジスタ３１のソースが負側電源線１１を介して第２のコンデンサ３２の負側端子に接続されており、入力交流電圧が第２のＮＭＯＳトランジスタ３１のドレインＤと第２のコンデンサ３２の正側端子の間に印加されている点である。これにより相互接続点３７の電圧が相互接続点３８の電圧より低く、その差の絶対値が第２のコンデンサ３２の充電電圧より大きくなった時に負のドレイン電流Ｉdが流れ、第２のコンデンサ３２は正方向に充電される。
【００３７】
第１、第２の半波整流回路２１、２２がこのように動作することから、それらを直列接続した回路の出力線である正側電源線１０、負側電源線１１間には、入力交流電圧の振幅の約２倍の直流電圧が出力される。即ち、図に示した回路５は単相倍電圧整流回路５として動作する。そして、この単相倍電圧整流回路５は、上に説明したようにダイオードを使用する場合に比べて電力損失が非常に少なくなる効果を奏する。
【００３８】
電力損失を少なくするには、導通時のドレイン−ソース間抵抗値が小さいＮＭＯＳトランジスタを使用する方が有利である。近年、導通時のドレイン−ソース間抵抗値が非常に小さい低ＯＮ抵抗ＭＯＳトランジスタが開発され利用に供されるようになっている。このトランジスタは、同じ電流を流した時のドレイン−ソース間抵抗値がダイオードに比べて非常に小さな値を示す。従って、そのような低ＯＮ抵抗ＭＯＳトランジスタを採用することで、本発明の効果を一層高めることができる。
【００３９】
これまでの話は低ＯＮ抵抗ＭＯＳトランジスタを整流回路のダイオードの代わりに使用する話であったが、このような低ＯＮ抵抗のＭＯＳトランジスタをインバータ回路６内のスイッチング素子として採用してもよい。図３は、図２におけるインバータ回路６に使用しているスイッチング素子１２〜１７の内、負側電源線１１に一端が接続されている３個のスイッチング素子１３、１５、１７をそのようなＮＭＯＳトランジスタに置き換えたものである。正側電源線１０に一端が接続されているスイッチング素子１２、１４、１６にはＩＧＢＴを使用している。この回路構成の場合には、ゲート駆動回路９は３相変調方式ではなく２相変調方式（例えば、特許文献２参照）にて直流電圧を三相交流電圧に変換するようにスイッチング回路８を制御することで、電力損失の低減を図ることが可能である。
【００４０】
具体的には、２相変調方式の場合、スイッチング回路８における所定の一相のスイッチング素子のオンオフ状態を所定の順序で一相ずつ所定期間停止させ、その停止相以外の二相のスイッチング素子は所定のＰＷＭキャリア周期でＰＷＭ制御する。その際、停止相でない残る二相のそれぞれ一対のスイッチング素子のうち、上アーム側（正側電源線１０側）スイッチング素子をＰＷＭ制御させ、下アーム側（負側電源線１１側）スイッチング素子は常時オンさせる。この図３中のスイッチング回路８では、上述のようにＯＮさせる期間の長い下アーム側スイッチング素子に低ＯＮ抵抗のＭＯＳトランジスタを使用しているために、電力損失がＩＧＢＴを使用した場合に比べて大きく減少する効果が得られる。
【００４１】
なお、図３に示したような導通抵抗が低いＭＯＳトランジスタを使用したインバータ装置１は、電力損失が少ないため回路の発熱量が少なくなる。従って、図３中の第１、第２のコンデンサ２６、３２を除く回路部分をモジュール構成で製作することが容易となる。そして、そのようにモジュール構成で製作すれば、装置全体を小型化できる効果を奏する。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施形態に係るインバータ装置の回路構成図である。
【図２】ＮＭＯＳトランジスタの電圧−電流特性曲線である。
【図３】インバータ回路の一部のスイッチング素子にＮＭＯＳトランジスタを採用したインバータ装置の回路構成図である。
【図４】従来技術に係る図１相当図である。
【図５】従来技術に係る充電回路の回路例である。
【符号の説明】
【００４３】
図面中、１はインバータ装置、５は単相倍電圧整流回路、６はインバータ回路、８はスイッチング回路、９はゲート駆動回路、１２〜１７はスイッチング素子、１０は正側電源線、１１は負側電源線、２５は第１のＮＭＯＳトランジスタ、２６は第１のコンデンサ、２７は第１のコンパレータ、２８、３４はドライバ、３１は第２のＮＭＯＳトランジスタ、３２は第２のコンデンサ、３３は第２のコンパレータ、３７、３８は相互接続点、４０は寄生ダイオードを示す。
【図１】
2007244183.tif 000003
【図２】
2007244183.tif 000004
【図３】
2007244183.tif 000005
【図４】
2007244183.tif 000006
【図５】
2007244183.tif 000007