(57)【要約】【課題】映像信号線時分割駆動方式を採用しつつ、隣接する映像信号線間の寄生容量等による表示色のずれやにじみなどの悪影響を簡単な装置構成で低減または解消する。【解決手段】本液晶パネルに備えられる１組３個のアナログスイッチの寄生容量を適宜な値に設定することで各映像信号線間の寄生容量による電位変動量を所望の値に設定する。このことにより、赤および緑の画素形成部に繋がる映像信号線の上記寄生容量による電位変動量が等しく設定される。また本映像信号線駆動回路３００の電圧生成回路３２０から上記電位変動量を加えた補正電圧信号Ｖｃｂに対応する電圧が青の画素形成部に繋がる映像信号線に印加される。これらのことにより、簡単な装置構成で、各映像信号線の電位変動量をほぼ等しくすることができるので、結果として全画面にわたる表示色のずれやにじみなどの表示品質の悪化を低減または解消することができる。【選択図】図５
2007003967.tif 000002
【特許請求の範囲】
【請求項１】
表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
３以上の映像信号線を１組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群にそれぞれ対応する複数の出力端子を有し、各出力端子に対応する映像信号線群によって伝達されるべき映像信号を所定期間内における時分割で当該出力端子から出力する映像信号出力回路と、
前記映像信号出力回路の各出力端子を対応する映像信号線群内のいずれかの映像信号線に接続することにより当該接続された映像信号線と前記走査信号線駆動回路により選択される走査信号線とに繋がる画素形成部に前記映像信号を与えると共に、各出力端子が接続される映像信号線を対応する映像信号線群内で前記時分割に応じて切り換える接続切換回路と
を備え、
前記接続切換回路は、前記１組とされる映像信号線群のうち、前記出力端子に接続された後の前記所定期間内に、隣接する映像信号線の電位変化に応じて電位変化を生じる２以上の映像信号線の電位変化量がほぼ等しくなるよう、予め定められた値となる寄生容量を有しており、
前記映像信号出力回路は、前記出力端子に接続された後の前記所定期間内に、隣接する映像信号線の電位変化に応じて電位変化を生じない映像信号線によって伝達されるべき映像信号の電圧を、前記電位変化量とほぼ等しい量で補正することを特徴とする表示装置。
【請求項２】
前記接続切換回路は、前記各映像信号線にそれぞれ対応するよう接続され、１以上のトランジスタからなる複数のアナログスイッチを含み、
前記複数のアナログスイッチは、接続される映像信号線に応じて寄生容量が異なる２種類以上のトランジスタを含むことを特徴とする、請求項１に記載の表示装置。
【請求項３】
前記トランジスタは、所定の面積を有するドレイン領域およびソース領域と、前記ドレイン領域およびソース領域の間に設けられ所定の幅および長さを有するゲート領域とからなり、
前記複数のアナログスイッチは、接続される映像信号線に応じて、前記ゲート領域の幅方向に沿った前記ドレイン領域および前記ソース領域の長さが異なる２種類以上のトランジスタを含むことを特徴とする、請求項２に記載の表示装置。
【請求項４】
前記映像信号出力回路は、
所定のサンプリングパルスを出力するシフトレジスタ回路と、
前記シフトレジスタ回路から出力されるサンプリングパルスを受け取ることにより、前記表示すべき画像を示す複数の映像信号に含まれる前記画素形成部に与えられるべき画素値を示すデータをラッチするデータラッチ回路と、
前記データラッチ回路によりラッチされたデジタルデータをアナログ電圧信号に変換し出力するＤ／Ａ変換回路と、
前記Ｄ／Ａ変換回路から出力される前記アナログ電圧信号を前記出力端子に接続される映像信号線に出力する出力バッファ回路と、
前記Ｄ／Ａ変換回路から出力される前記アナログ電圧信号のうち、前記出力端子に接続された後の前記所定期間内に隣接する映像信号線の電位変化に応じて電位変化を生じない映像信号線によって伝達されるべき映像信号に対応するアナログ信号の電圧に、前記電位変化量とほぼ等しい電位変化量を加えた電圧を有する信号である補正電圧信号を出力する電圧生成回路と
を含み、
前記出力バッファ回路は、前記電圧生成回路から出力される前記補正電圧信号を前記出力端子から出力することを特徴とする、請求項１に記載の表示装置。
【請求項５】
前記映像信号出力回路は、所定の３原色を表示する３種類の画素形成部にそれぞれ繋がる３つの隣り合う映像信号線を１組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群にそれぞれ対応する複数の出力端子を有し、各出力端子に対応する映像信号線群によって伝達されるべき映像信号を時分割で当該出力端子から出力することを特徴とする、請求項１から請求項４までのいずれか１つに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型の表示装置に関し、更に詳しくは、表示すべき画像を形成するための複数の画素形成部に映像信号を伝達するための多数の映像信号線が複数本（例えば３本）を１組として複数組の映像信号線群にグループ化され、グループ化された映像信号線群毎に駆動回路から時分割で映像信号が出力される表示装置に関する。
【背景技術】
【０００２】
近年、表示装置における表示画像の高精細化の進展が顕著である。このため、例えばアクティブマトリクス型液晶表示装置のように、表示すべき画像の解像度に応じた数の信号線（列電極または行電極）を必要とする表示装置では、表示画像の高精細化に伴って単位長さ当たりの信号線数（電極数）が膨大となる。その結果、それらの信号線に信号を印加する駆動回路の実装において、駆動回路の出力端子と表示パネルの信号線との接続部のピッチ（以下「接続ピッチ」という）が極めて小さなものとなる。このような表示画像の高精細化に伴う接続ピッチの狭小化の傾向は、カラー液晶表示装置のようにＲ（赤）、Ｇ（緑）、Ｂ（青）の隣接３画素を表示単位とするカラー表示装置の場合には、映像信号線（列電極）とその駆動回路（「列電極駆動回路」、「データ線駆動回路」または「映像信号線駆動回路」と呼ばれる）との接続部において特に顕著となる。
【０００３】
このような問題を解決するために、２本以上の映像信号線（例えばＲ，Ｇ，Ｂの隣接３画素に対応する３本の映像信号線）を１組として映像信号線をグループ化し、各組を構成する複数の映像信号線に映像信号線駆動回路の１つの出力端子を割り当て、画像表示における１水平走査期間内において各組内の映像信号線に時分割的に映像信号を印加するように構成された液晶表示装置が従来より提案されている（例えば特開平６−１３８８５１号公報参照）。
【０００４】
図２（ａ）は、このような方式（以下「映像信号線時分割駆動方式」という）のアクティブマトリクス型液晶表示装置における映像信号線とその駆動回路（以下「映像信号線駆動回路」という）との接続部の構成を模式的に示している。この図に示した例では、映像信号線Ｌｓが３本を１組としてグループ化されており、各組を構成する映像信号線群に対して映像信号線駆動回路３００の出力端子ＴＳ１，ＴＳ２，ＴＳ３，…が１つずつ対応づけられている。そして、映像信号線駆動回路３００の各出力端子ＴＳ１，ＴＳ２，ＴＳ３，…に対応するグループ化された３本の映像信号線との間には、切換スイッチが設けられている。各切換スイッチは、映像信号線Ｌｓ毎に設けられ一端が映像信号線Ｌｓに接続されたアナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…のうち隣接する３個のアナログスイッチＳＷ（３ｊ−２），ＳＷ（３ｊ−１），ＳＷ３ｊから構成される（ｊ＝１，２，３，…）。各切換スイッチを構成する３個のアナログスイッチＳＷ（３ｊ−２），ＳＷ（３ｊ−１），ＳＷ３ｊの他端は互いに接続されて、その切換スイッチに対応する映像信号線駆動回路３００の出力端子ＴＳｊに接続されている。これらの切換スイッチは、例えば、この表示装置における液晶パネル基板に形成される薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）によるアナログスイッチによって実現される。
【０００５】
図４は、この映像信号線時分割駆動方式の液晶表示装置における走査信号Ｇ１，Ｇ２，Ｇ３，…、各切換スイッチの制御信号（以下「切換制御信号」という）ＧＳａ〜ＧＳｃ、および映像信号線ＳＬ１〜ＳＬ６に印加される映像信号を示すタイミングチャートである。ここで、走査信号Ｇｋがハイレベル（Ｈレベル）のときにはｋ番目の走査信号線が選択され、走査信号Ｇｋがローレベル（Ｌレベル）のときにはｋ番目の走査信号線が非選択の状態であるものとする（ｋ＝１，２，３，…）。また、各切換スイッチは、切換制御信号ＧＳａがＨレベル（であって切換制御信号ＧＳｂ，ＧＳｃがＬレベル）のときには、映像信号線駆動回路３００の各出力端子ＴＳｊはそれに対応する３本の映像信号線のうち（図４の）左側の映像信号線Ｌｓに接続され、切換制御信号ＧＳｂがＨレベル（であって切換制御信号ＧＳａ，ＧＳｃがＬレベル）のときには、映像信号線駆動回路３００の各出力端子ＴＳｊはそれに対応する３本の映像信号線のうち中央の映像信号線に接続され、切換制御信号ＧＳｃがＨレベル（であって切換制御信号ＧＳａ，ＧＳｂがＬレベル）のときには、映像信号線駆動回路３００の各出力端子ＴＳｊはそれに対応する３本の映像信号線のうち右側の映像信号線に接続されるものとする。
【０００６】
このように、この液晶表示装置では、１水平走査期間すなわち１本の走査信号線が選択されている期間内において、各出力端子ＴＳｊが接続される映像信号線が切り換わり、各組を構成する３本の映像信号線のうち、各水平走査期間を第１から第３までの期間に３等分したときの第１の期間では左側の映像信号線に、各水平走査期間の第２の期間では中央の映像信号線に、各水平走査期間の第３の期間では右側の映像信号線に、映像信号線駆動回路から映像信号がそれぞれ印加される。これにより、各映像信号線Ｌｓは、その映像信号線Ｌｓに映像信号線駆動回路３００の出力端子ＴＳｊが接続されている間に、その出力端子ＴＳｊから出力される映像信号の電圧に充電され、その映像信号線と選択されている走査信号線との交差点に対応する画素形成部Ｐｘにその電圧の値が画素値として書き込まれる。
【０００７】
上記のような映像信号線時分割駆動方式の液晶表示装置では、各組を構成する映像信号線の本数すなわち切換スイッチによる時分割数に応じて、各映像信号線への充電時間が短くなり、上記時分割数をｍとすれば、各映像信号線の充電時間は映像信号線時分割駆動方式でない通常の液晶表示装置の場合の１／ｍとなる（図２に示した例では１／３となる）。しかし、上記時分割数をｍとする切換スイッチを液晶パネル基板に形成することにより、映像信号線駆動回路の出力端子と映像信号線との接続ピッチを通常の液晶表示装置の場合のｍ倍にすることができる。また、このような構成により、１つの液晶パネルの駆動に複数の集積回路チップ（ＩＣチップ）からなる映像信号線駆動回路が使用される場合には、そのチップの個数を減らすことができる。このような映像信号線時分割駆動方式による利点は広く知られており、このための映像信号線のグループ化は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の隣接３画素に映像信号を伝達する３本の映像信号線を１組としてグループ化されることが多い。
【特許文献１】特開平６−１３８８５１号公報
【特許文献２】特開平６−２５０１４６号公報
【特許文献３】特開２０００−２８６７号公報
【特許文献４】特開２００３−５８１１９号公報
【特許文献５】特開２００３−２３３０８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、このような映像信号線時分割駆動方式の液晶表示装置は、隣接する映像信号線間の寄生容量のため、画素形成部Ｐｘに書き込まれるべき映像信号の電圧に変動が生じる。以下、この現象について図を参照して説明する。
【０００９】
図７は、図４に示した上記従来の液晶表示装置の映像信号線ＳＬ３〜ＳＬ５に印加される映像信号の電位変化を詳細に示す図である。なお、説明のため、図では上記寄生容量等により生じる電圧変動量を実際の変動量よりも大きく示している。ここで、映像信号線ＳＬ４の電位変化に着目すると、時刻ｔ１において映像信号線駆動回路から映像信号が映像信号線ＳＬ４に印加されることにより、映像信号線ＳＬ４の電位は所望の電位となる。理想的にはこの電位が保持されることにより、対応する画素形成部Ｐｘにその電圧の値が画素値として書き込まれなければならない。
【００１０】
しかし、時刻ｔ２において、映像信号線ＳＬ５に映像信号線駆動回路から映像信号が印加されると、映像信号線ＳＬ５の電位変化に応じて、保持されるべき映像信号線ＳＬ４の電位も変化する。これは、映像信号線ＳＬ４とＳＬ５とが容量結合しているからである。この隣接する映像信号線間の寄生容量には、信号線間の直接的な容量や、画素形成部を介して形成される間接的な容量などが含まれる。
【００１１】
そして、映像信号線ＳＬ３およびＳＬ４も同様に容量結合しているので、時刻ｔ３において映像信号線ＳＬ３に映像信号線駆動回路から映像信号が印加されると、映像信号線ＳＬ３の電位変化に応じて映像信号線ＳＬ４の電位が変化する。この結果、理想的には保持されるべき電位と実際の電位とに電位差ΔＶ４が生じることにより、表示色（ここでは赤色および緑色）のずれやにじみなどの好ましくない影響が生じる。
【００１２】
ここで、１水平走査期間は時刻ｔ１から時刻ｔ４までの期間であるから、時刻ｔ３に映像信号線ＳＬ３に映像信号線駆動回路から映像信号が印加された後に変化した電圧値は、対応する画素形成部Ｐｘに画素値として書き込まれることはない。よって、青色のずれは生じない。
【００１３】
なお、本明細書における表示色のずれとは、（装置外部から与えられた）本来の理想的な表示色における赤（Ｒ）、緑（Ｇ）、青（Ｂ）の輝度バランス（輝度比率）が崩れている状態をいい、このバランスが保たれたままで、それぞれの輝度が増加または減少する場合には、表示色のずれは視感上生じないものとする。
【００１４】
以上のような電位差ΔＶ４は時刻ｔ７における映像信号線ＳＬ４でも同様に生じ、また、映像信号線ＳＬ５の電位も同様の理由により理想的には保持されるべき電位と実際の電位とに電位差ΔＶ５が生じるので、結果的に表示色のずれやにじみなどの好ましくない影響は全画面にわたって生じる。
【００１５】
この点、隣り合う画素形成部の画素電極間の寄生容量が各表示行において異なる値となるよう設定された液晶パネルを有する従来の液晶表示装置がある（例えば特開２００３−２３３０８６号公報を参照）。この構成により、上記表示色のずれやにじみなどの好ましくない影響が全画面にわたって散らばるため、この好ましくない影響は全体として視感上低減される。
【００１６】
しかし、この従来の液晶表示装置では、隣り合う画素形成部における互いの画素電極の距離が異なるように配置された特殊な液晶パネルを使用する必要があるため、装置構成が複雑となり製造コストもかかる。
【００１７】
そこで本発明では、上記のような映像信号線時分割駆動方式を採用しつつ、隣接する映像信号線間の寄生容量等により生じる全画面にわたる表示色のずれやにじみなどの表示品質の悪化を簡単な装置構成で低減または解消することができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
第１の発明は、表示すべき画像を形成するための複数の画素形成部と、前記表示すべき画像を示す複数の映像信号を前記複数の画素形成部に伝達するための複数の映像信号線と、前記複数の映像信号線と交差する複数の走査信号線とを備え、前記複数の画素形成部が前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置されたアクティブマトリクス型の表示装置であって、
前記複数の走査信号線を選択的に駆動する走査信号線駆動回路と、
３以上の映像信号線を１組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群にそれぞれ対応する複数の出力端子を有し、各出力端子に対応する映像信号線群によって伝達されるべき映像信号を所定期間内における時分割で当該出力端子から出力する映像信号出力回路と、
前記映像信号出力回路の各出力端子を対応する映像信号線群内のいずれかの映像信号線に接続することにより当該接続された映像信号線と前記走査信号線駆動回路により選択される走査信号線とに繋がる画素形成部に前記映像信号を与えると共に、各出力端子が接続される映像信号線を対応する映像信号線群内で前記時分割に応じて切り換える接続切換回路と
を備え、
前記接続切換回路は、前記１組とされる映像信号線群のうち、前記出力端子に接続された後の前記所定期間内に、隣接する映像信号線の電位変化に応じて電位変化を生じる２以上の映像信号線の電位変化量がほぼ等しくなるよう、予め定められた値となる寄生容量を有しており、
前記映像信号出力回路は、前記出力端子に接続された後の前記所定期間内に、隣接する映像信号線の電位変化に応じて電位変化を生じない映像信号線によって伝達されるべき映像信号の電圧を、前記電位変化量とほぼ等しい量で補正することを特徴とする。
【００１９】
第２の発明は、第１の発明において、
前記接続切換回路は、前記各映像信号線にそれぞれ対応するよう接続され、１以上のトランジスタからなる複数のアナログスイッチを含み、
前記複数のアナログスイッチは、接続される映像信号線に応じて寄生容量が異なる２種類以上のトランジスタを含むことを特徴とする。
【００２０】
第３の発明は、第２の発明において、
前記トランジスタは、所定の面積を有するドレイン領域およびソース領域と、前記ドレイン領域およびソース領域の間に設けられ所定の幅および長さを有するゲート領域とからなり、
前記複数のアナログスイッチは、接続される映像信号線に応じて、前記ゲート領域の幅方向に沿った前記ドレイン領域および前記ソース領域の長さが異なる２種類以上のトランジスタを含むことを特徴とする。
【００２１】
第４の発明は、第１の発明において、
前記映像信号出力回路は、
所定のサンプリングパルスを出力するシフトレジスタ回路と、
前記シフトレジスタ回路から出力されるサンプリングパルスを受け取ることにより、前記表示すべき画像を示す複数の映像信号に含まれる前記画素形成部に与えられるべき画素値を示すデータをラッチするデータラッチ回路と、
前記データラッチ回路によりラッチされたデジタルデータをアナログ電圧信号に変換し出力するＤ／Ａ変換回路と、
前記Ｄ／Ａ変換回路から出力される前記アナログ電圧信号を前記出力端子に接続される映像信号線に出力する出力バッファ回路と、
前記Ｄ／Ａ変換回路から出力される前記アナログ電圧信号のうち、前記出力端子に接続された後の前記所定期間内に隣接する映像信号線の電位変化に応じて電位変化を生じない映像信号線によって伝達されるべき映像信号に対応するアナログ信号の電圧に、前記電位変化量とほぼ等しい電位変化量を加えた電圧を有する信号である補正電圧信号を出力する電圧生成回路と
を含み、
前記出力バッファ回路は、前記電圧生成回路から出力される前記補正電圧信号を前記出力端子から出力することを特徴とする。
【００２２】
第５の発明は、第１から第４までのいずれか１つの発明において、
前記映像信号出力回路は、所定の３原色を表示する３種類の画素形成部にそれぞれ繋がる３つの隣り合う映像信号線を１組として前記複数の映像信号線をグループ化することにより得られる複数組の映像信号線群にそれぞれ対応する複数の出力端子を有し、各出力端子に対応する映像信号線群によって伝達されるべき映像信号を時分割で当該出力端子から出力することを特徴とする。
【発明の効果】
【００２３】
第１の発明によれば、まず接続切換回路の寄生容量を予め適宜な値に定めることにより、出力端子に接続された後の所定期間内に隣接する映像信号線の電位変化に応じて電位変化を生じる２以上の映像信号線の電位変化量をほぼ等しくする。さらに、出力端子に接続された後の所定期間内に隣接する映像信号線の電位変化に応じて電位変化を生じない映像信号線によって伝達されるべき映像信号の電圧を、映像信号出力回路により上記電位変化量とほぼ等しい量で補正する。これらの構成によって、結果として全ての映像信号線でほぼ等しい量の電位変化が生じるので、このことから、簡単な装置構成で全画面にわたる（例えば表示色のずれやにじみ、縦すじなどの）表示品質の悪化を低減または解消することができる。
【００２４】
第２の発明によれば、接続切換回路が１つ以上のトランジスタからなる複数のアナログスイッチからなり、複数のアナログスイッチが、接続される映像信号線に応じて寄生容量が異なる２種類以上のトランジスタを含むので、このトランジスタの寄生容量、例えばゲート・ドレイン間やソース・ドレイン間の寄生容量を適宜に設定することにより、簡単に上記隣接する映像信号線の電位変化に応じて電位変化を生じる映像信号線の電位変化量をほぼ等しくすることができる。
【００２５】
第３の発明によれば、複数のアナログスイッチが、接続される映像信号線に応じてゲート領域の幅方向に沿ったドレイン領域およびソース領域の長さが異なる２種類以上のトランジスタを含むので、上記長さを適宜に設定することにより、接続される映像信号線に応じた適宜の寄生容量を設計上容易に設定することができる。
【００２６】
第４の発明によれば、電圧生成回路により、出力端子に接続された後の所定期間内に隣接する映像信号線の電位変化に応じて電位変化を生じない映像信号線によって伝達されるべき映像信号に対応するアナログ信号の電圧が補正される。このようにＤ／Ａ変換回路から出力されるアナログ電圧信号の電圧を基準とすることにより、誤差のない正確な補正動作に行うことができる。
【００２７】
第５の発明によれば、所定の３原色を表示する３種類の画素形成部にそれぞれ繋がる３つの隣り合う映像信号線を１組とすることにより、一般的なカラー表示装置において隣接する映像信号線間の寄生容量等による表示色のずれやにじみなどのカラー表示品質の悪化を低減または解消することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態について添付図面を参照して説明する。
＜１．  液晶表示装置の構成および動作＞
＜１．１  全体の構成および動作＞
図１（ａ）は、本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。この液晶表示装置は、表示制御回路２００と、映像信号線駆動回路（「列電極駆動回路」とも呼ばれる）３００と、走査信号線駆動回路（「行電極駆動回路」とも呼ばれる）４００と、アクティブマトリクス型の液晶パネル５００とを備えている。
【００２９】
この液晶表示装置における表示部としての液晶パネル５００は、外部のコンピュータにおけるＣＰＵ等から受け取る画像データＤｖの表す画像における水平走査線にそれぞれが対応する複数本の走査信号線（行電極）と、それら複数本の走査信号線のそれぞれと交差する複数本の映像信号線（列電極）と、それら複数本の走査信号線と複数本の映像信号線との交差点にそれぞれ対応して設けられた複数の画素形成部とを含む。各画素形成部の構成は、基本的には従来のアクティブマトリクス型液晶パネルにおける構成と同様である（詳細は後述する）。
【００３０】
本実施形態では、液晶パネル５００に表示すべき画像を表す（狭義の）画像データおよび表示動作のタイミング等を決めるデータ（例えば表示用クロックの周波数を示すデータ）（以下「表示制御データ」という）は、外部のコンピュータにおけるＣＰＵ等から表示制御回路２００に送られる（以下、外部から送られるこれらのデータＤｖを「広義の画像データ」という）。すなわち、外部のＣＰＵ等は、広義の画像データＤｖを構成する（狭義の）画像データおよび表示制御データを、アドレス信号ＡＤｗを表示制御回路２００に供給して、表示制御回路２００内の後述の表示メモリおよびレジスタにそれぞれ書き込む。
【００３１】
表示制御回路２００は、レジスタに書き込まれた表示制御データに基づき、表示のため映像信号線駆動回路３００に与えられるソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰと、表示のため走査信号線駆動回路４００に与えられるゲート用クロック信号ＧＣＫおよびゲート用スタートパルス信号ＧＳＰとを含む各種信号を生成する。これらの信号は公知であるため詳しい説明は省略する。また、表示制御回路２００は、外部のＣＰＵ等によって表示メモリに書き込まれた（狭義の）画像データを表示メモリから読み出して、デジタル画像信号Ｄａとして出力する。さらに、表示制御回路２００は、映像信号線の時分割駆動のための切換制御信号ＧＳａ〜ＧＳｃ（これらの信号を以下では「切換制御信号ＧＳ」とも言う）を生成し、これらも出力する。
【００３２】
このようにして、表示制御回路２００によって生成される信号のうち、デジタル画像信号Ｄａは映像信号線駆動回路３００に、切換制御信号ＧＳａ〜ＧＳｃは映像信号線駆動回路３００および液晶パネル５００内の後述の接続切換回路に、それぞれ供給される。なお、表示制御回路２００から映像信号線駆動回路３００にデジタル画像信号Ｄａを供給するための信号線としては、表示画像の階調数に応じた数の信号線が配設される。
【００３３】
映像信号線駆動回路３００には、上記のようにして、液晶パネル５００に表示すべき画像を表すデータが画素単位でシリアルにデジタル画像信号Ｄａとして供給されると共に、タイミングを示す信号としてソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰ、および切換制御信号ＧＳが供給される。映像信号線駆動回路３００は、これらのデジタル画像信号Ｄａとソース用クロック信号ＳＣＫとソース用スタートパルス信号ＳＳＰと切換制御信号ＧＳとに基づき、液晶パネル５００を駆動するための映像信号（以下「駆動用映像信号」ともいう）を生成し、これを液晶パネル５００の各映像信号線に印加する。
【００３４】
この駆動用映像信号を生成するとき、映像信号線駆動回路３００は、隣接する映像信号線間の寄生容量等による表示色のずれやにじみなどの影響を低減または解消するため、特定の映像信号線に印加される電圧のみを補正する動作を行うが、この動作については後述する。
【００３５】
走査信号線駆動回路４００は、ゲート用クロック信号ＧＣＫおよびゲート用スタートパルス信号ＧＳＰに基づき、液晶パネル５００における走査信号線を１水平走査期間ずつ順次に選択するために各走査信号線に印加すべき走査信号Ｇ１，Ｇ２、Ｇ３，…を生成し、全走査信号線のそれぞれを順に選択するためのアクティブな走査信号の各走査信号線への印加を１垂直走査期間を周期として繰り返す。
【００３６】
液晶パネル５００では、上記のようにして映像信号線に、映像信号線駆動回路３００によってデジタル画像信号Ｄａに基づく駆動用の映像信号Ｓ１，Ｓ２，Ｓ３，…が印加され、走査信号線には、走査信号線駆動回路４００によって走査信号Ｇ１，Ｇ２，Ｇ３，…が印加される。これにより液晶パネル５００は、外部のＣＰＵ等から受け取った画像データＤｖの表す画像を表示する。
【００３７】
＜１．２  表示制御回路＞
図１（ｂ）は、上記の液晶表示装置における表示制御回路２００の構成を示すブロック図である。この表示制御回路２００は、入力制御回路２０と表示メモリ２１とレジスタ２２とタイミング発生回路２３とメモリ制御回路２４と信号線切換制御回路２５とを備えている。
【００３８】
この表示制御回路２００が外部のＣＰＵ等から受け取る広義の画像データＤｖを示す信号（以下、この信号も符号“Ｄｖ”で表すものとする）およびアドレス信号ＡＤｗは、入力制御回路２０に入力される。入力制御回路２０は、アドレス信号ＡＤｗに基づき、広義の画像データＤｖを、画像データＤＡと表示制御データＤｃとに振り分ける。そして、画像データＤＡを表す信号（以下、これらの信号も符号“ＤＡ”で表すものとする）をアドレス信号ＡＤｗに基づくアドレス信号ＡＤと共に表示メモリ２１に供給することで画像データＤＡを表示メモリ２１に書き込むと共に、表示制御データＤｃをレジスタ２２に書き込む。表示制御データＤｃは、ソース用クロック信号ＳＣＫを含むクロック信号の周波数や画像データＤｖの表す画像を表示するための水平走査期間および垂直走査期間を指定するタイミング情報を含んでいる。
【００３９】
タイミング発生回路（以下「ＴＧ」と略記する）２３は、レジスタ２２の保持する上記表示制御データに基づき、ソース用クロック信号ＳＣＫ、ソース用スタートパルス信号ＳＳＰを生成する。また、ＴＧ２３は、表示メモリ２１およびメモリ制御回路２４をソース用クロック信号ＳＣＫに同期させて動作させるためのタイミング信号を生成する。
【００４０】
メモリ制御回路２４は、外部から入力されて入力制御回路２０を介して表示メモリ２１に格納された画像データＤＡのうち液晶パネル５００に表示すべき画像を表すデータを読み出すためのアドレス信号ＡＤｒと、表示メモリ２１の動作を制御するための信号とを生成する。これらのアドレス信号ＡＤｒおよび制御信号は表示メモリ２１に与えられ、これにより、液晶パネル５００に表示すべき画像を表すデータがデジタル画像信号Ｄａとして表示メモリ２１から読み出され、表示制御回路２００から出力される。このデジタル画像信号Ｄａは、既述のように映像信号線駆動回路３００に供給される。
【００４１】
信号線切換制御回路２５は、ＴＧ２３からのタイミング信号に基づき、映像信号線の時分割駆動のための切換制御信号ＧＳａ〜ＧＳｃを生成する。この切換制御信号ＧＳａ〜ＧＳｃは、後述のように映像信号線を時分割的に駆動するために、映像信号線駆動回路３００から出力される映像信号を印加すべき映像信号線を１水平走査期間内で切り換えるための制御信号である。本実施形態では、図４に示すように各水平走査期間（走査信号がアクティブとなる期間）を第１から第３までの期間に３等分したときの第１の期間でＨレベルとなりその他の期間でＬレベルとなる信号を切換制御信号ＧＳａとして生成し、第２の期間でＨレベルとなりその他の期間でＬレベルとなる信号を切換制御信号ＧＳｂとして生成し、第３の期間でＨレベルとなりその他の期間でＬレベルとなる信号を切換制御信号ＧＳｃとして生成する。
【００４２】
＜１．３  液晶パネルとその駆動方法＞
＜１．３．１  液晶パネルの構成＞
図２（ａ）は、従来の構成と同様の本実施形態における液晶パネル５００の構成を示す模式図であり、図２（ｂ）は、この液晶パネルの一部（４画素に相当する部分）５１０の等価回路図であり、図２（ｃ）は、液晶パネルにおける後述の接続切換回路５０１を構成する切換スイッチを示す等価回路図である。
【００４３】
この従来構成と同様の液晶パネルは、アナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…を含む接続切換回路５０１を介して映像信号線駆動回路３００に接続される複数の映像信号線Ｌｓと、走査信号線駆動回路４００に接続される複数の走査信号線Ｌｇとを備え、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとは、各映像信号線Ｌｓと各走査信号線Ｌｇとが交差するように格子状に配設されている。そして既述のように、当該複数の映像信号線Ｌｓと当該複数の走査信号線Ｌｇとの交差点に対応して複数の画素形成部Ｐｘがそれぞれ設けられている。各画素形成部Ｐｘは、図２（ｂ）に示すように、対応する交差点を通過する映像信号線Ｌｓにソース端子が接続されたＴＦＴ１０と、そのＴＦＴ１０のドレイン端子に接続された画素電極Ｅｐと、上記複数の画素形成部Ｐｘに共通的に設けられた対向電極Ｅｃと、上記複数の画素形成部Ｐｘに共通的に設けられ画素電極Ｅｐと対向電極Ｅｃとの間に挟持された液晶層とからなる。そして、画素電極Ｅｐと対向電極Ｅｃとそれらの間に挟持された液晶層とにより画素容量Ｃｐが形成される。
【００４４】
上記のような画素形成部Ｐｘは、マトリクス状に配置されて画素形成マトリクスを構成する。ところで、画素形成部Ｐｘの主要部である画素電極Ｅｐは、液晶パネルに表示される画像の画素と１対１に対応し同一視できる。そこで、以下では、説明の便宜上、画素形成部Ｐｘと画素を同一視するものとし、「画素形成マトリクス」を「画素マトリクス」ともいう。
【００４５】
図２（ａ）において、各画素形成部Ｐｘに付されている“Ｒ”“Ｇ”または“Ｂ”は、当該画素形成部Ｐｘにより形成される画素の色である赤、緑、または青を表している。なお、これらの色は典型的な３原色であるが、その他の３原色であってもよい。また、一般に液晶表示装置では、液晶の劣化を抑えると共に表示品位を維持するために交流化駆動が行われており、本実施形態では、典型的な交流化駆動方式として、画素を形成する液晶層への印加電圧の正負極性を１走査信号線毎かつ１フレーム毎にも反転させるいわゆるライン反転駆動方式が採用されるものとする。また、このライン反転駆動方式に代えて、画素液晶への印加電圧の正負極性を１フレーム毎にのみ反転させる駆動方式であるフレーム反転駆動方式や、１走査信号線毎かつ１映像信号線毎に反転させる（さらに１フレーム毎にも反転させる）いわゆるドット反転駆動方式が採用されてもよい。
【００４６】
この液晶パネルには、上記のように、各映像信号線Ｌｓを映像信号線駆動回路３００に接続するための部分として、液晶パネル上の映像信号線Ｌｓにそれぞれ対応するアナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…を含む接続切換回路５０１が形成されており（図２（ａ））、これらのアナログスイッチＳＷ１，ＳＷ２，ＳＷ３，…は、隣接する３個を１組として複数組（映像信号線Ｌｓの本数の１／３の数）のアナログスイッチ群にグループ化されている。そして、各アナログスイッチＳＷｉ（ｉ＝１，２，３，…）の一端は、そのアナログスイッチＳＷｉに対応する映像信号線Ｌｓに接続され、他端は、そのアナログスイッチＳＷｉと同一組に属するアナログスイッチの他端と互いに接続されると共に、映像信号線駆動回路３００における１つの出力端子ＴＳｊ（ｊ＝１，２，３，…）に接続されている。このようにして、液晶パネルにおける映像信号線Ｌｓは３本を１組として複数組の映像信号線群にグループ化され、各映像信号線群（同一組となった３本の映像信号線Ｌｓ）は、同一組となった３個のアナログスイッチを介して映像信号線駆動回路３００における１つの出力端子ＴＳｊに接続される。このようにして、映像信号線駆動回路３００の出力端子ＴＳｊは、映像信号線群と１対１に対応付けられており、同一組となった３個のアナログスイッチを介して同一組の映像信号線群（３本の映像信号線Ｌｓ）に接続される。
【００４７】
ここで、各アナログスイッチＳＷｉは、液晶パネル基板に形成された２つの薄膜トランジスタ（ＴＦＴ）およびインバータにより実現され、図２（ｃ）に示すように、同一組となった３個のアナログスイッチＳＷ（３ｊ−２），ＳＷ（３ｊ−１），ＳＷ３ｊは、切換制御信号ＧＳａ〜ＧＳｃに応じてオン・オフするように構成されている（ｊ＝１，２，３，…）。したがって、図２（ｃ）に示す各組の３個のアナログスイッチＳＷ（３ｊ−２），ＳＷ（３ｊ−１），ＳＷ３ｊは、切換スイッチを構成し、映像信号線駆動回路３００における各出力端子ＴＳｊをその出力端子に対応する映像信号線群内の３本の映像信号線に時分割的に接続する。このアナログスイッチの構造についてさらに説明する。
【００４８】
＜１．３．２  各アナログスイッチの構成＞
各アナログスイッチＳＷｉは、ｎチャネル型のＴＦＴと、ｐチャネル型のＴＦＴと、インバータ（論理反転回路）とからなり、ｎチャネル型のＴＦＴのゲート端子は、対応する切換制御信号ＧＳａ〜ＧＳｃのいずれかを受け取り、ｐチャネル型のＴＦＴのゲート端子は、インバータを介して、対応する切換制御信号ＧＳａ〜ＧＳｃのいずれかの論理反転された信号を受け取る。したがって、受け取った切換制御信号ＧＳａ〜ＧＳｃがＨレベルのときにそれぞれのＴＦＴのドレイン・ソース間が導通状態となる。以下、このアナログスイッチの構造とその寄生容量について説明する。
【００４９】
図３は、このアナログスイッチの構造とその寄生容量の数値例を示す図である。より詳しくは、図３（ａ）はこのアナログスイッチを構成するｎチャネル型のＴＦＴをガラス基板に対して鉛直方向から見たときの構造例を示す模式的な平面図であり、図３（ｂ）はＴＦＴのサイズに応じたアナログスイッチにおける寄生容量の数値例を示す図である。なお、このようなアナログスイッチは、ガラスからなる液晶パネル基板上に所定の工程を経て形成されるが、この工程は周知であるため詳しい説明は省略する。
【００５０】
図３（ａ）に示すように、ｎチャネル型のＴＦＴは、シリコン薄膜に、ソース領域６１とドレイン領域６２とが形成され、かつこれらの間に（ゲート絶縁膜を挟んで）ゲート領域６３が形成されてなる。ここで、このｎチャネル型のＴＦＴ全体における図の左右方向の長さは３８［μｍ］であり、ゲート領域６３における図の左右方向の長さ（以下「ゲート長」という）Ｌは１３［μｍ］であり、ソース領域６１（およびドレイン領域６２）における図の上下方向の長さ（以下「ゲート幅」という）Ｗは２０［μｍ］であり、ソース領域６１およびドレイン領域６２の周囲に形成される額縁領域の周囲幅ＳＥは２［μｍ］である。これらの値のうち、ゲート長Ｌおよび周囲幅ＳＥは設計上変更することが困難な値であるが、上記ゲート幅Ｗは設計上比較的自由に変更することができる値である。このことはＰチャネル型のＴＦＴについても同様である。
【００５１】
そして、このゲート幅Ｗを変更すると、アナログスイッチの寄生容量が変化することが知られており、例えば図３（ｂ）に示すように、ｎチャネル型のＴＦＴおよびｐチャネル型のＴＦＴの上記ゲート幅Ｗを大きくすると、当該アナログスイッチがオンされているときの寄生容量とオフされているときの寄生容量とがともに大きくなる。なお、この図３（ｂ）に示す数値例は１６Ｖで駆動される或るＴＦＴにおける実測値であり、１２Ｖで駆動されるＴＦＴにおけるこれらの値は１６Ｖで駆動されるＴＦＴにおける値のほぼ４／５程度の値となる。したがって、この場合でも同様に上記ゲート幅Ｗを大きくすると寄生容量も大きくなる。
【００５２】
ここで、後述するように同一組となった３個のアナログスイッチＳＷ（３ｊ−２），ＳＷ（３ｊ−１），ＳＷ３ｊは、切換制御信号ＧＳａ〜ＧＳｃに応じて１個ずつ順にオンされ、残りの２個はオフされる。したがって、各組の３個のアナログスイッチＳＷ（３ｊ−２），ＳＷ（３ｊ−１），ＳＷ３ｊの出力端子に対応する映像信号線群のうち隣接する映像信号線間の寄生容量により生じる前述した電位変動量は、上記アナログスイッチの寄生容量（典型的には上記ゲート幅Ｗ）を適宜に設定することにより所望の値に設定することができる。
【００５３】
すなわち、上記電位変動量は、隣接する映像信号線間の寄生容量値により決定されるが、これに加えてアナログスイッチの寄生容量値によっても決定される。なぜなら、この電位変動を生じる映像信号線はアナログスイッチの寄生容量（例えばゲート・ドレイン間やソース・ドレイン間の寄生容量）により他の配線等（例えば切換制御信号線や共通電極など）と容量結合しているからである。したがって、アナログスイッチの寄生容量（典型的には上記ゲート幅Ｗ）を適宜に設定することにより隣接する映像信号線間の寄生容量等による表示色のシフト量（当該表示色の輝度変化量）を所望の値に設定することができる。
【００５４】
さらに、このアナログスイッチの寄生容量値について具体的に検討する。まず、上記隣接する映像信号線間の寄生容量値は、正確には、隣接する映像信号線間の１つの画素形成部あたりの直接的な寄生容量値に対して走査信号線の数を乗じた値に、画素電極を介した上記隣接する映像信号線間の間接的な寄生容量値を加えた値となる。この容量値をＣ1 とする。
【００５５】
また、赤（Ｒ）および緑（Ｇ）を形成する画素形成部に繋がる映像信号線に対応するアナログスイッチの（オフ時の）寄生容量値をそれぞれＣｒｏｆｆ，Ｃｇｏｆｆとするとき、上記隣接する映像信号線間の寄生容量による電位変動を生じる映像信号線と共通電極との間の寄生容量値は、正確には、当該映像信号線と共通電極との間の寄生容量値に、液晶層を挟んだ画素電極と共通電極との間の容量値と、その調整のための補助容量値と、上記ＣｒｏｆｆまたはＣｇｏｆｆとを加えた値となる。この容量値を（Ｃ2 ＋Ｃｒｏｆｆ）または（Ｃ2 ＋Ｃｇｏｆｆ）とする。
【００５６】
そして、赤（Ｒ）、緑（Ｇ）、および青（Ｂ）を形成する画素形成部に繋がる映像信号線に映像信号が加えられることにより生じる当該映像信号線の電位変動量をそれぞれＶＲ，ＶＧ，ＶＢとし、この電位変動の結果として赤（Ｒ）および緑（Ｇ）を形成する画素形成部に繋がる映像信号線において生じる上記寄生容量による電位変動量をそれぞれΔＶｒ，ΔＶｇとするとき、これらΔＶｒ，ΔＶｇは次式（１）および（２）のように表現することができる。
ΔＶｒ＝Ｃ1 ／（Ｃ2 ＋Ｃｒｏｆｆ）・ＶＧ
＋Ｃ1 ／（Ｃ2 ＋Ｃｇｏｆｆ）・ＶＢ  …（１）
ΔＶｇ＝Ｃ1 ／（Ｃ2 ＋Ｃｇｏｆｆ）・ＶＢ  …（２）
【００５７】
なお、１水平走査期間のうち最後に切り換わるアナログスイッチＳＷ３ｊに対応する映像信号線である青（Ｂ）を形成する画素形成部に繋がる映像信号線は、隣接する映像信号線間の寄生容量等による電位変動が生じない。
【００５８】
ここで、ＶＧ＝ＶＢとするとき、上式（１）は次式（３）のように表現することができる。
ΔＶｒ＝Ｃ1 ／（２・Ｃ2 ＋Ｃｒｏｆｆ）・ＶＢ  …（３）
【００５９】
よって、上式（２）および上式（３）より、ΔＶｒ＝ΔＶｇとするためには次式（４）のような関係が成り立てばよいことがわかる。
Ｃｒｏｆｆ＝Ｃ2 ＋２・Ｃｇｏｆｆ  …（４）
【００６０】
なお、実際には必ずしもΔＶｒ＝ΔＶｇとすることなく、例えばΔＶｒがΔＶｇの２倍以下程度の場合であれば、表示色のずれがそれほど目立たないことから、この場合には赤（Ｒ）および緑（Ｇ）を形成する画素形成部に繋がる映像信号線に対応するアナログスイッチの（オフ時の）寄生容量値Ｃｒｏｆｆ，Ｃｇｏｆｆの差（典型的には上記ゲート幅Ｗの違い）を比較的小さくすることができる。
【００６１】
以上のように、上式（４）をほぼ満たすようにアナログスイッチの寄生容量（典型的には上記ゲート幅Ｗ）を適宜に設定することにより、赤（Ｒ）を形成する画素形成部および緑（Ｇ）を形成する画素形成部における表示色のシフト量（輝度変化量）をほぼ同一の値に設定することができる。
【００６２】
しかし、赤色および緑色の表示色のシフト量を同一の値に設定したとしても、青の表示色のシフトがない以上、結果的に表示色のずれ（具体的には、例えばノーマリーブラック型の液晶パネルにおいて赤色および緑色の明るさが理想的な値よりも大きくなる状態）やにじみなどの好ましくない影響が全画面にわたって生じることになる。
【００６３】
そこで、本実施形態における映像信号線駆動回路３００は、青（Ｂ）を形成する画素形成部に書き込まれるべき映像信号の電圧を補正する動作を行うことにより、全ての表示色のシフト量（輝度変化量）をほぼ同一に設定する。このことにより、全画面にわたって（理想的な表示状態から）輝度が変化するが、表示色のずれやにじみなどの好ましくない影響は全画面にわたって解消されることになる。
【００６４】
以下では、まず上記アナログスイッチの切換動作を含む本液晶表示装置の駆動方法について図４を参照して説明した後、上記映像信号線駆動回路３００の補正動作について説明する。
【００６５】
＜１．３．３  駆動方法＞
図４は、本液晶表示装置における駆動方法を説明するためのタイミングチャートである。図４に示すように、液晶パネルにおける走査信号線Ｌｇには、１水平走査期間（１走査線選択期間）ずつ順次Ｈレベルとなる走査信号Ｇ１，Ｇ２，Ｇ３，…がそれぞれ印加される。このような走査信号Ｇ１，Ｇ２，Ｇ３，…により、各走査信号線Ｌｇは、Ｈレベルが印加されると選択状態（アクティブ）となり、その選択状態の走査信号線Ｌｇに接続される画素形成部ＰｘにおけるＴＦＴ１０はオン状態となり、一方、Ｌレベルが印加されると非選択状態（非アクティブ）となり、その非選択状態の走査信号線Ｌｇに接続される画素形成部ＰｘにおけるＴＦＴ１０はオフ状態となる。図４に示すように、切換制御信号ＧＳａは、各水平走査期間（各走査信号Ｇｋ（ｋ＝１，２，３，…）がＨレベルとなる期間）を３等分した第１から第３までの期間のうちの第１の期間でＨレベルとなり、残りの第２および第３の期間でＬレベルとなる。
【００６６】
ここで、接続切換回路５０１における各アナログスイッチのうち（３ｊ−２）番目の映像信号線Ｌｓに接続されるアナログスイッチＳＷ（３ｊ−２）は、切換制御信号ＧＳａがＨレベルのときオンし、切換制御信号ＧＳａがＬレベルのときオフする。また、（３ｊ−１）番目の映像信号線Ｌｓに接続されるアナログスイッチＳＷ（３ｊ−１）は、切換制御信号ＧＳｂがＨレベルのときオンし、切換制御信号ＧＳｂがＬレベルのときオフする。さらに、３ｊ番目の映像信号線Ｌｓに接続されるアナログスイッチＳＷ３ｊは、切換制御信号ＧＳｃがＨレベルのときオンし、切換制御信号ＧＳｃがＬレベルのときオフする。
【００６７】
したがって、映像信号線駆動回路３００の各出力端子ＴＳｊは、各水平走査期間の第１の期間では（３ｊ−２）番目の映像信号線Ｌｓに接続され、各水平走査期間の第２の期間では（３ｊ−１）番目の映像信号線Ｌｓに接続され、各水平走査期間の第３の期間では（３ｊ−２）番目の映像信号線Ｌｓに接続される。
【００６８】
よって、例えば映像信号線駆動回路３００における出力端子ＴＳ１から出力すべき映像信号Ｓ１と、出力端子ＴＳ２から出力すべき映像信号Ｓ２とは、図４に示すような信号となる。ここで、これらの映像信号Ｓ１，Ｓ２を示す図４におけるタイミングチャートはそれぞれ上下２段から構成されており、上段はその映像信号Ｓ１，Ｓ２により画素形成部Ｐｘに表示されるべき色（の画素値）を示しており、下段はその映像信号Ｓ１，Ｓ２が印加されるべき映像信号線を示している。
【００６９】
このような映像信号を出力するために映像信号線駆動回路３００は、まず、画素マトリクスにおける（３ｊ−２）番目の画素列の画素形成部Ｐｘのうち走査信号ＧｋによってＴＦＴ１０がオンされる画素形成部Ｐｘに書き込むべき画素値（ここではＲを表示するための画素値）を表示制御回路２００から順次入力して、水平走査期間の第１の期間においてそれらの画素値に相当する映像信号Ｓｊを出力端子ＴＳｊから出力する。
【００７０】
次に、画素マトリクスにおける（３ｊ−１）番目の画素列の画素形成部Ｐｘのうち走査信号ＧｋによってＴＦＴ１０がオンされる画素形成部Ｐｘに書き込むべき画素値（ここではＧを表示するための画素値）を表示制御回路２００から順次入力して、水平走査期間の第２の期間においてそれらの画素値に相当する映像信号Ｓｊを出力端子ＴＳｊから出力する。
【００７１】
続いて、画素マトリクスにおける３ｊ番目の画素列の画素形成部Ｐｘのうち走査信号ＧｋによってＴＦＴ１０がオンされる画素形成部Ｐｘに書き込むべき画素値（ここではＢを表示するための画素値）を表示制御回路２００から順次入力して、水平走査期間の第３の期間においてそれらの画素値に相当する映像信号Ｓｊを出力端子ＴＳｊから出力する。
【００７２】
このように映像信号線駆動回路３００は、１水平期間毎にＲＧＢの順で各映像信号線Ｌｓを介して各画素形成部Ｐｘへ各色に対応した画素値を書き込む動作を繰り返すことになる。そして、このような映像信号線時分割駆動方式の液晶表示装置は、前述したように隣接する映像信号線間の寄生容量のため、赤（Ｒ）を形成する画素形成部および緑（Ｇ）を形成する画素形成部に書き込まれるべき映像信号の電圧に変動が生じ、その結果として表示色のずれやにじみなどの表示品質の悪化が生じることがある。
【００７３】
そこで、上記のようにアナログスイッチの寄生容量（典型的には上記ゲート幅Ｗ）を適宜に設定することにより、赤（Ｒ）を形成する画素形成部および緑（Ｇ）を形成する画素形成部における表示色のシフト量（輝度変化量）をほぼ同一に設定し、かつ映像信号線駆動回路３００により、青（Ｂ）を形成する画素形成部に書き込まれるべき映像信号の電圧を補正する動作を合わせて行うことにより、全ての表示色のシフト量（輝度変化量）をほぼ同一の値に設定する。以下、この映像信号線駆動回路３００の構成および動作について詳述する。
【００７４】
＜１．４  映像信号線駆動回路＞
＜１．４．１  映像信号線駆動回路の構成＞
図５は、上記映像信号線駆動回路３００の構成を示すブロック図である。以下、図５をを参照し各構成要素について説明する。この映像信号線駆動回路３００は、図１に示す表示制御回路２００から出力されるソース用クロック信号ＳＣＫおよびソース用スタートパルス信号ＳＳＰを受け取ることにより所定のサンプリングパルスＳｍｐを出力するシフトレジスタ回路３０１と、表示制御回路２００から出力されるデジタル画像信号Ｄａと切換制御信号ＧＳと上記サンプリングパルスＳｍｐを受け取ることによりデジタル画像信号Ｄａに含まれる画素値を示すデータをラッチするデータラッチ回路３０２と、このデータラッチ回路３０２によりラッチされたデータの電圧をシフトさせるレベルシフタ回路３０３と、このレベルシフタ回路３０３により電圧をシフトされたデジタルデータをアナログ電圧信号に変換するＤ／Ａ変換回路３０４と、このＤ／Ａ変換回路３０４からのアナログ電圧信号を対応する映像信号線Ｌｓに印加するための出力バッファ回路３０５とを備える。これらの構成要素は従来の映像信号線駆動回路の構成要素とほぼ同様である。
【００７５】
さらに、映像信号線駆動回路３００は、映像信号線間の寄生容量のため、赤（Ｒ）を形成する画素形成部および緑（Ｇ）を形成する画素形成部に書き込まれるべき映像信号に生じるべき電圧の変動量に相当する量を加えることにより、青（Ｂ）を形成する画素形成部に書き込まれるべき映像信号の電圧変動を補正するための補正電圧信号Ｖｃｂを出力する電圧生成回路３２０とを備える。
【００７６】
そして、以下、上記各構成要素のうち従来の映像信号線駆動回路の構成要素とほぼ同様の構成要素の動作（以下この動作を、映像信号線駆動回路の「基本動作」という）について図５を参照して説明する。
【００７７】
＜１．４．２  映像信号線駆動回路の基本動作＞
シフトレジスタ回路３０１は、複数段のフリップフロップ回路を直列に接続した構成であり、上記ソース用クロック信号ＳＣＫに同期して上記ソース用スタートパルス信号ＳＳＰを上記各段において順次転送することにより、各段から所定のサンプリングパルスＳｍｐを順次出力する。
【００７８】
データラッチ回路３０２は、上記シフトレジスタ回路３０１の各段に対応して１つずつ設けられた複数のラッチ回路を備えており、上記サンプリングパルスＳｍｐによりデジタル画像信号Ｄａに含まれるデータをサンプリングし、その後サンプリングされたデータを所定の期間出力し続ける。ここで、デジタル画像信号Ｄａは、ＲＧＢ各色の画素値を示すデジタル表示データＤＲ，ＤＧ，ＤＢ（ここでは各６ビットであるものとする）を含んでおり、これらのデジタル表示データＤＲ，ＤＧ，ＤＢは図示されない３組の信号線（ここでは各色６本ずつの合計１８本であるものとする）を介して表示制御回路２００から同時に与えられる。データラッチ回路３０２は、シフトレジスタ回路３０１からのサンプリングパルスＳｍｐに同期して上記デジタル表示データＤＲ，ＤＧ，ＤＢを順に時分割でサンプリングする。
【００７９】
具体的には、１水平走査期間を３等分した第１の期間において、画素マトリクスにおける或る行（例えば１行目）のＲの画素形成部Ｐｘに与えられるデジタル表示データＤＲは、データラッチ回路３０２に含まれるサンプリングメモリ回路（不図示）に一旦記憶され、記憶されたデータはデータラッチ回路３０２に含まれるホールドメモリ回路（不図示）に与えられる。このホールドメモリ回路は、ラッチ信号に相当する切換制御信号ＧＳ（ここでは切換制御信号ＧＳａ）の立ち上がりで対応するサンプリングメモリ回路の各段からの出力信号を取り込み、その出力信号を出力信号Ｄｈとしてレベルシフタ回路３０３に与える。このホールドメモリ回路は、次の切換制御信号ＧＳ（ここでは切換制御信号ＧＳｂ）の立ち上がりまで上記出力信号Ｄｈの出力状態を維持する。次に、第２の期間において画素マトリクスにおける或る行のＧの画素形成部Ｐｘに与えられるデジタル表示データＤＲは、切換制御信号ＧＳ（ここでは切換制御信号ＧＳｂ）の立ち上がりで同様にサンプリングメモリ回路に一旦記憶され、ホールドメモリ回路に与えられる。続く第３の期間においても同様に、切換制御信号ＧＳ（ここでは切換制御信号ＧＳｃ）の立ち上がりでデジタル表示データＤＧはサンプリングメモリ回路に一旦記憶され、ホールドメモリ回路に与えられる。
【００８０】
レベルシフタ回路３０３は、上記データラッチ回路３０２からの出力信号Ｄｈを受け取り、Ｄ／Ａ変換回路３０４において適正な入力信号レベルになるよう当該信号の電圧レベルをシフトさせ（一般的には上昇させ）、レベルシフト信号Ｄｓとして出力する。
【００８１】
Ｄ／Ａ変換回路３０４は、レベルシフタ回路３０３から出力されるデジタル信号であるレベルシフト信号Ｄｓを受け取り、これを上記デジタル表示データＤＲ，ＤＧ，ＤＢに対応するアナログ電圧信号Ｖａｒ，Ｖａｇ，Ｖａｂに変換する。具体的には、Ｄ／Ａ変換回路３０４は、基準電圧発生回路（不図示）により生成された階調表示のための複数種類のアナログ電圧から、受け取ったデジタル信号に相当するアナログ電圧を選択しアナログ電圧信号Ｖａｒ，Ｖａｇ，Ｖａｂとして出力する。
【００８２】
出力バッファ回路３０５は、例えばボルテージフォロワ回路で構成されており、上記アナログ電圧信号Ｖａｂを補正した信号である補正電圧信号Ｖｃｂと、補正されないアナログ信号Ｖａｒ，Ｖａｇとを映像信号Ｓｊとして、対応する出力端子ＴＳｊから映像信号線Ｌｓに出力する。ここで、この出力バッファ回路３０５から出力される上記補正電圧信号Ｖｃｂは電圧生成回路３２０から与えられる。以下、この電圧生成回路３２０によりこの補正電圧信号Ｖｃｂを生成する動作（以下この動作を、映像信号線駆動回路の「補正動作」という）について図６を参照して説明する。
【００８３】
＜１．４．３  映像信号線駆動回路の補正動作＞
電圧生成回路３２０は、予め定められた隣接する映像信号線間の寄生容量等による映像信号の電圧変動の影響を補償するための補正電圧値Ｃｂを記憶しており、Ｄ／Ａ変換回路３０４から受け取ったアナログ電圧信号Ｖａｂを基準として表示制御回路２００から受け取った切換制御信号ＧＳｃの立ち上がりに合わせて映像信号の電圧値に上記補正電圧値Ｃｂを加えた値に相当する補正電圧信号Ｖｃｂを出力する。
【００８４】
すなわち、電圧生成回路３２０は、上記補正電圧値Ｃｂに基づき、Ｄ／Ａ変換回路３０４から出力されるアナログ電圧信号Ｖｂを基準として、出力バッファ回路３０５から出力される映像信号Ｓｊの電圧値の絶対値がアナログ電圧信号Ｖｂの電圧値の絶対値よりも補正電圧値Ｃｂだけ大きくなるような補正電圧信号Ｖｃｂを出力する。この補正電圧信号Ｖｃｂにより、隣接する映像信号線間の寄生容量等による表示色のシフトを生じない青（Ｂ）の画素形成部において、他の表示色（ＲおよびＧ）のシフト量（輝度変化量）にほぼ等しい量のシフトを生じさせることができるので、全画面にわたる表示色のずれを低減または解消することができる。
【００８５】
なお、電圧生成回路３２０は、Ｄ／Ａ変換回路３０４から出力されるアナログ電圧信号Ｖｂを基準とすることにより、デジタル表示データＤＢを基準とするよりも、誤差のない正確な補正動作に行うことができる。
【００８６】
ここで、上記補正電圧値Ｃｂは液晶パネル内の容量や配線間の寄生容量などを計測し、または数値シミュレーションをすることなどにより得られる値に基づき予め算出され記憶される。なお、上記補正電圧値Ｃｂは、対応する映像信号線毎に個別に設定され記憶されてもよい。
【００８７】
＜２．  効果＞
以上のように、本実施形態においては、同一組となった３個のアナログスイッチＳＷ（３ｊ−２），ＳＷ（３ｊ−１），ＳＷ３ｊの寄生容量（典型的には図３（ａ）に示すソース領域６１（およびドレイン領域６２）におけるゲート幅Ｗ）を適宜に設定することにより、赤（Ｒ）を形成する画素形成部および緑（Ｇ）を形成する画素形成部に繋がる映像信号線と隣接する映像信号線との間の寄生容量により生じる電位変動量を所望の値に簡単に設定することができるので、これらの画素形成部に影響を与える隣接する映像信号線間の寄生容量等による電圧変動に基づく表示色のシフト量（輝度変化量）をほぼ同一の値になるように設定することができる。これに加えて、電圧生成回路３２０は、隣接する映像信号線間の寄生容量等による表示色のシフトを生じない青（Ｂ）の画素形成部において、他の表示色（ＲおよびＧ）のシフト量（輝度変化量）にほぼ等しい量のシフトを簡単に生じさせることができる。これらのことより、簡単な装置構成で、結果として全画面にわたる表示色のずれやにじみなどの表示品質の悪化を低減または解消することができる。以下このことを図６を参照して詳しく説明する。
【００８８】
図６は、図４に示した本液晶表示装置の映像信号線ＳＬ３〜ＳＬ５に印加される映像信号の電位変化を詳細に示す図である。なお、説明のため、図では上記寄生容量により生じる電圧変動量を実際の変動量よりも大きく示している。ここで、映像信号線ＳＬ４，ＳＬ５の電位が変化すること自体は従来の図７に示す場合と同様であるが、その電圧変動量がともにΔＶである点が従来とは異なる。
【００８９】
前述したように、映像信号線ＳＬ４は、寄生容量により映像信号線ＳＬ３，ＳＬ５の電位変化の影響を（合計２度）受け、映像信号線ＳＬ５は、寄生容量により映像信号線ＳＬ６の電位変化の影響のみを（１度だけ）受けるので、例えば各映像信号線間の寄生容量が同じ（であってかつ各映像信号線とその他の配線や電極等との寄生容量も同じ）であれば、隣接する映像信号線間の寄生容量によるこれらの電圧変動量は同一とはならない。しかし、前述したように、アナログスイッチの寄生容量が適宜の値に設定されているため、これらの映像信号線ＳＬ３，ＳＬ４の電位はともに本来の電位から電圧変動量ΔＶだけ絶対値が大きい値となっている。
【００９０】
また、時刻ｔ３において、映像信号線ＳＬ３に印加される映像信号の電圧には、電圧生成回路３２０により、他の表示色（ＲおよびＧ）のシフト量（輝度変化量）にほぼ等しい量のシフトを生じさせる電圧変動量ΔＶが加えられている。その結果、全ての映像信号線の電位は理想的な電位からほぼ同じ量だけシフトした電位となるので、全画面にわたって等しく輝度は変化（例えば増加）するが、全画面にわたって表示色のずれやにじみなどを解消することができる。
【００９１】
＜３．  変形例＞
本実施形態においては、ＲＧＢ各色の隣接３画素に映像信号を伝達する３本の映像信号線を１組としてグループ化した時分割数が３の映像信号線時分割駆動方式の液晶表示装置であるが、この時分割数は４以上であってもよい。また、各画素形成部により多階調の白黒表示が行われる構成であっても、同様に全画面にわたって表示輝度（表示階調）のシフト量の表示列毎のばらつきによる、例えば全画面にわたり縦方向（列方向）に沿ったすじが入るような表示品質の悪化を解消することができる。
【００９２】
本実施形態においては、映像信号線がＲ，Ｇ，Ｂの順で時分割的に駆動されるが、この駆動順序に限定はなく、例えば（本実施形態とは逆の）Ｂ，Ｇ，Ｒの順で時分割的に駆動されてもよい。この場合には、電圧生成回路３２０は、ここでのＲの画素形成部Ｐｘに繋がる映像信号線に与えるべき映像信号線電圧の変動を補償するための補正電圧信号Ｖｃｒを出力すればよい。
【００９３】
本実施形態においては、アナログスイッチＳＷ（３ｊ−２），ＳＷ（３ｊ−１），ＳＷ３ｊのソース領域６１（およびドレイン領域６２）における図３（ａ）に示すゲート幅Ｗ）を適宜に設定することにより、赤（Ｒ）を形成する画素形成部および緑（Ｇ）を形成する画素形成部に繋がる映像信号線と隣接する映像信号線との間の寄生容量による電位変動量を所望の値に設定するが、ソース領域６１、ドレイン領域６２、およびゲート領域６３の少なくとも１つの大きさ、形状、構造、または材料など、およそトランジスタである上記アナログスイッチの寄生容量に影響を与えるパラメータの少なくとも１つを適宜に変更することにより、上記映像信号線間の寄生容量による電位変動量を所望の値に設定してもよい。
【００９４】
また、本実施形態においては、トランジスタである上記アナログスイッチの寄生容量を適宜に設定するが、当該アナログスイッチの内部に適宜の容量を有する容量素子が含まれることにより上記寄生容量が設定されてもよいし、その外部に適宜の容量を有する容量素子が接続されることにより、接続される映像信号線に対する接続切換回路５０１の容量が設定されてもよい。
【００９５】
本実施形態においては、映像信号線駆動回路３００内に電圧生成回路３２０を備えるが、この電圧生成回路３２０は、映像信号線駆動回路３００外に設けられてもよい。この電圧生成回路３２０と映像信号線駆動回路３００とにより、上記のように補正された電位を有する映像信号を各映像信号線に出力する映像信号出力機能が実現されている。なお、この映像信号出力機能に含まれる電圧生成回路３２０に対応する補正機能は、Ｄ／Ａ変換回路３０４により実現されてもよい。例えば、予め定められた隣接する映像信号線間の寄生容量等による電圧変動量を予め加えられた電圧を有する映像信号が映像信号線駆動回路３００に含まれるＤ／Ａ変換回路３０４に与えられてもよいし、Ｄ／Ａ変換回路３０４において上記電圧変動量を加える演算が行われてもよい。
【００９６】
本実施形態における電圧生成回路３２０は、予め定められた補正電圧値Ｃｂを記憶するが、デジタル表示データＤＲ，ＤＧまたはアナログ電圧信号Ｖａｒ，Ｖａｇを受け取り、これらの値の少なくとも一方に基づき、隣接する映像信号線間の寄生容量等により映像信号線に印加される映像信号の電圧の予想される変動量を算出することにより得られる値を補正電圧値Ｃｂとしてもよい。なお、この補正電圧値Ｃｂは、Ｄ／Ａ変換回路３０４、表示制御回路２００、または装置外部において算出された後、電圧生成回路３２０に与えられてもよい。
【００９７】
なお、本実施形態においては、走査信号線は１行毎に順次選択されるが、１行おきまたは２行おき以上を飛び越して順次選択される駆動態様、すなわちインタレース走査による駆動であっても上記と同様の効果を得ることができる。
【図面の簡単な説明】
【００９８】
【図１】本発明の一実施形態に係る液晶表示装置の構成を示すブロック図である。
【図２】上記実施形態における液晶パネルの基本となる構成を説明するための模式図（ａ）ならびに等価回路図（ｂ），（ｃ）である。
【図３】上記実施形態におけるアナログスイッチの構造とその寄生容量の数値例を示す図である。
【図４】従来構成と同様の液晶パネルを備える液晶表示装置における駆動方法を説明するためのタイミングチャートである。
【図５】上記映像信号線駆動回路の構成を示すブロック図である。
【図６】上記実施形態に係る本液晶表示装置の映像信号線ＳＬ３〜ＳＬ５に印加される映像信号の電位変化を詳細に示す図である。
【図７】従来の液晶表示装置の映像信号線ＳＬ３〜ＳＬ５に印加される映像信号の電位変化を詳細に示す図である。
【符号の説明】
【００９９】
１０      …ＴＦＴ（薄膜トランジスタ）
２５      …信号線切換制御回路
２００    …表示制御回路
３００    …映像信号線駆動回路
３０１    …シフトレジスタ回路
３０２    …データラッチ回路
３０３    …レベルシフタ回路
３０４    …Ｄ／Ａ変換回路
３０５    …出力バッファ回路
３２０    …電圧生成回路
４００    …走査信号線駆動回路
５００    …液晶パネル
５０１    …接続切換回路
ＳＣＫ    …ソース用クロック信号
ＳＳＰ    …ソース用スタートパルス信号
ＧＣＫ    …ゲート用クロック信号
ＧＳＰ    …ゲート用スタートパルス信号
Ｄａ      …デジタル画像信号
ＧＳａ〜ＧＳｃ  …切換制御信号
ＴＳｊ    …出力端子
Ｇｋ      …走査信号（ｋ＝１，２，３，…）
Ｓｊ      …映像信号（ｊ＝１，２，３，…）
ＳＬ      …映像信号線
Ｌｓ      …映像信号線（列電極）
Ｌｇ      …走査信号線（行電極）
Ｐｘ      …画素形成部（画素）
Ｃｐ      …画素容量
Ｅｐ      …画素電極
Ｅｃ      …対向電極
Ｃｂ      …補正電圧値
Ｖｃｂ    …補正電圧信号
Ｖａｒ，Ｖａｇ，Ｖａｂ  …アナログ電圧信号
ＳＷｉ    …アナログスイッチ（ｉ＝１，２，３，…）
ΔＶ      …電位変動量
Ｌ        …ゲート長
Ｗ        …ゲート幅
【図１】
2007003967.tif 000003
【図２】
2007003967.tif 000004
【図３】
2007003967.tif 000005
【図４】
2007003967.tif 000006
【図５】
2007003967.tif 000007
【図６】
2007003967.tif 000008
【図７】
2007003967.tif 000009