(57)【要約】【課題】  有効コード又は有効ビットの設定に所定時間タイムラグを設け、セキュリティ解除手段への不正なアクセスを制限する。【解決手段】  情報処理装置１には、セキュリティ回路部２、セキュリティコード記憶部３、比較器４、インターフェース回路５、フラッシュＲＯＭ６、ＣＰＵ（Central  Processing  Unit）７、及び複数の外部端子８が設けられている。  セキュリティ回路部２には、セキュリティ解除レジスタ１１、有効監視タイマ部１２、入力データマスク回路１３、２入力ＡＮＤ回路１４、及び有効コードレジスタ１５が設けられ、セキュリティコードを解除するための有効コード設定に所定時間タイムラグを設けている。【選択図】  図１
2007018442.tif 000002
【特許請求の範囲】
【請求項１】
データ又はプログラムを記憶するメモリと、
所定の制御処理を行うマイクロコンピュータと、
セキュリティを解除するための入力情報を入力し、所定時間経過後前記入力情報を出力するセキュリティ回路部と、
前記セキュリティ回路部から出力された前記入力情報とセキュリティ記憶部に記憶されたセキュリティ情報とを比較し、両者が一致した場合、セキュリティを解除する信号を出力する比較器と、
を具備することを特徴とする情報処理装置。
【請求項２】
データ又はプログラムを記憶するメモリと、
所定の制御処理及び装置全体を統括するマイクロコンピュータと、
リセット信号を入力してタイマをスタートさせ、所定時間経過後にタイマ情報を出力する有効監視タイマ部を有し、前記リセット信号を入力後にセキュリティを解除するための有効コード情報を入力し、所定時間経過後に前記タイマ情報にもとづいて前記有効コード情報を出力するセキュリティ回路部と、
前記セキュリティ回路部から出力された前記有効コード情報とセキュリティコード記憶部に記憶されたセキュリティコード情報とを比較し、両者が一致した場合、セキュリティを解除するイネーブル信号を出力する比較器と、
を具備することを特徴とする情報処理装置。
【請求項３】
データ又はプログラムを記憶するメモリと、
所定の制御処理及び装置全体を統括するマイクロコンピュータと、
リセット信号を入力してタイマをスタートさせ、所定時間経過後にタイマ情報を出力し、セキュリティを解除するための有効コード情報の設定回数をカウントして所定回数に達した場合にカウント情報を出力する有効監視タイマ・カウント部を有し、前記リセット信号を入力後に前記有効コード情報を入力し、所定時間経過後に前記タイマ情報にもとづいて前記有効コード情報を出力し、且つ前記所定回数に達した場合に前記カウント情報にもとづいて前記有効コード情報を出力するのをストップするセキュリティ回路部と、
前記セキュリティ回路部から出力された前記有効コード情報とセキュリティコード記憶部に記憶されたセキュリティコード情報とを比較し、両者が一致した場合、セキュリティを解除するイネーブル信号を出力する比較器と、
を具備することを特徴とする情報処理装置。
【請求項４】
データ又はプログラムを記憶するメモリと、
所定の制御処理及び装置全体を統括するマイクロコンピュータと、
リセット信号を入力してタイマをスタートさせ、所定時間経過後にタイマ情報を出力する有効監視タイマ部を有し、前記リセット信号を入力後にセキュリティを解除するための有効コード情報を入力し、前記所定時間内では前記有効コード情報を出力し、前記所定時間以降前記タイマ情報にもとづいて前記有効コード情報を出力するのをストップするセキュリティ回路部と、
前記セキュリティ回路部から出力された前記有効コード情報とセキュリティコード記憶部に記憶されたセキュリティコード情報とを比較し、両者が一致した場合、セキュリティを解除するイネーブル信号を出力する比較器と、
を具備することを特徴とする情報処理装置。
【請求項５】
データ又はプログラムを記憶するメモリと、
所定の制御処理を行うプロセッサと、
セキュリティを解除するための入力情報を入力し、所定時間経過後前記入力情報を出力するセキュリティ回路部と、
前記セキュリティ回路部から出力された前記入力情報とセキュリティ記憶部に記憶されたセキュリティ情報とを比較し、両者が一致した場合、セキュリティを解除する信号を出力する比較器と、
を具備することを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報処理装置としてのセキュリティ回路内臓のマイクロコンピュータ（これ以降  マイコンと呼称する）に係り、特にメモリに書き込まれたデータの読み出しや書き換えの禁止技術に関する。
【背景技術】
【０００２】
フラッシュメモリなどのＰＲＯＭ（Programmable  Read  Only  Memory）を内蔵するマイコンでは、基本的にはセキュリティをかけた後ではデータの確認作業はできない。しかし、完成したプログラムをフラッシュメモリに書き込んで製品として出荷した後に、プログラムのバグが発見されたり、仕様変更によって固定データを変更する必要が発生する場合がある。このような場合に対応するために、一般ユーザには公開されていないが、データの確認作業用としてデータ読み出しを可能とするためのセキュリティ解除手段をマイコン内部に設けている。このセキュリティ解除手段としては、セキュリティ解除ビットでセキュリティを解除したり、或いはセキュリティ解除キーコードでセキュリティを解除したりする（例えば、特許文献１参照。）。
【０００３】
ところが、外部から入力されるデータと情報処理装置の記憶領域に記憶されたデータとの比較作業に実質上制限がないので、数万から数十億通りの組み合わせデータを外部から入力することによりセキュリティを解除できるという問題点がある。
【特許文献１】特開２００２−１８３１０８号公報（頁７、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、有効コード又は有効ビットの設定に所定時間タイムラグを設け、セキュリティ解除手段への不正なアクセスを制限する情報処理装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の一態様の情報処理装置は、データ又はプログラムを記憶するメモリと、所定の制御処理を行うマイクロコンピュータと、セキュリティを解除するための入力情報を入力し、所定時間経過後前記入力情報を出力するセキュリティ回路部と、前記セキュリティ回路部から出力された前記入力情報とセキュリティ記憶部に記憶されたセキュリティ情報とを比較し、両者が一致した場合、セキュリティを解除する信号を出力する比較器とを具備することを特徴とする。
【０００６】
更に、上記目的を達成するために、本発明の他態様の情報処理装置は、データ又はプログラムを記憶するメモリと、所定の制御処理及び装置全体を統括するマイクロコンピュータと、リセット信号を入力してタイマをスタートさせ、所定時間経過後にタイマ情報を出力する有効監視タイマ部を有し、前記リセット信号を入力後にセキュリティを解除するための有効コード情報を入力し、所定時間経過後に前記タイマ情報にもとづいて前記有効コード情報を出力するセキュリティ回路部と、前記セキュリティ回路部から出力された前記有効コード情報とセキュリティコード記憶部に記憶されたセキュリティコード情報とを比較し、両者が一致した場合、セキュリティを解除するイネーブル信号を出力する比較器とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、有効コード又は有効ビットの設定に所定時間タイムラグを設け、セキュリティ解除手段への不正なアクセスを制限する情報処理装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る情報処理装置について、図面を参照して説明する。図１は情報処理装置を示すブロック図である。本実施例ではセキュリティ解除を行うレジスタの有効コード設定にタイムラグを設けている。
【００１０】
図１に示すように、情報処理装置１には、セキュリティ回路部２、セキュリティコード記憶部３、比較器４、インターフェース回路５、フラッシュＲＯＭ６、ＣＰＵ（Central  Processing  Unit）７、及び複数の外部端子８が設けられている。
【００１１】
セキュリティ回路部２には、セキュリティ解除レジスタ１１、有効監視タイマ部１２、入力データマスク回路１３、２入力ＡＮＤ回路１４、及び有効コードレジスタ１５が設けられている。
【００１２】
セキュリティ解除レジスタ１１は、“Ｈｉｇｈ”レベルのリセット信号Ｒｅｓｅｔが入力されると、記憶されているデータをリセットし、セキュリティ解除に用いられる有効コードとしての入力信号ＩＮをデータ信号として入力する。そして、クロック信号ＣＬＫの信号レベルが、例えば、“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化するときに、入力信号ＩＮのデータをラッチして記憶する。このため、つねに最新の入力信号ＩＮのデータがセキュリティ解除レジスタ１１に記憶される。そして、記憶された入力信号ＩＮのデータは出力側のノードＮ１から出力される。
【００１３】
有効監視タイマ部１２は、“Ｈｉｇｈ”レベルのリセット信号Ｒｅｓｅｔが入力されると、タイマをスタートさせ、例えば、セキュリティ解除のための有効コードの設定を１０秒遅らせるタイマ情報（タイムラグ情報）を出力側のノードＮ２から入力データマスク回路１３に出力する。
【００１４】
入力データマスク回路１３は、セキュリティ解除レジスタ１１と有効コードレジスタ１５の間に設けられ、有効監視タイマ部１２から出力されるタイマ情報が入力されない場合、セキュリティ解除レジスタ１１から出力される出力信号をマスクして転送しない。有効監視タイマ部１２から出力されるタイマ情報が入力されると、セキュリティ解除レジスタ１１から出力される出力信号を出力側のノード３から有効コードレジスタ１５に転送する。
【００１５】
２入力ＡＮＤ回路１４は、クロック信号ＣＬＫ及び有効コード書き込み信号ＫＷＳを入力し、論理演算した信号を出力側のノードＮ４から出力する。ここで、有効コード書き込み信号ＫＷＳは、有効コードの実行を行うための信号であり、この信号が２入力ＡＮＤ回路１４に入力されるとセキュリティ解除のための有効コードの設定が行われる。
【００１６】
有効コードレジスタ１５は、入力データマスク回路１３と比較器４の間に設けられ、入力データマスク回路１３から出力される出力信号をデータ信号として入力し、ノードＮ４の信号レベルが、例えば、“Ｌｏｗ”レベルから“Ｈｉｇｈ”レベルに変化するときに、そのデータをラッチして記憶する。このため、つねに最新のデータが有効コードレジスタ１５に記憶される。そして、記憶されたデータは出力側のノードＮ５から有効コードとして出力される。
【００１７】
セキュリティコード記憶部３は、セキュリティコードを記憶し、その情報を出力側のノードＮ６から出力する。比較器４は、有効コードレジスタ１５及びセキュリティコード記憶部３とインターフェース回路５の間に設けられ、セキュリティ解除に用いられる有効コード情報であるノードＮ５の信号とセキュリティコード情報であるノードＮ６の信号を比較し両者が一致したとき、イネーブル信号を出力側のノードＮ７から出力し、セキュリティ解除が行われる。両者が一致しない場合、セキュリティ解除は行われず、新しい有効コード情報を入力信号ＩＮとして入力する必要がある。
【００１８】
フラッシュＲＯＭ６は、複数の制御線ＳＬ１でインターフェース回路５と接続され、アドレスバスＡＢ、データバスＤＢ、及び制御バスＳＢでＣＰＵと接続され、データを読み出したり、書き込んだりする。ＣＰＵ７は、複数の制御線ＳＬ２でインターフェース回路５と接続され、所定の情報処理及び情報処理装置１全体の制御を統括する。
【００１９】
インターフェース回路５は、比較器４の出力側のノードＮ７と接続され、比較器４から出力されるイネーブル信号を入力し、フラッシュＲＯＭ６に記憶されているデータの読み出し信号を発する。そして、読み出されたデータは外部端子８を介して出力される。
【００２０】
次に、情報処理装置のセキュリティ解除の動作について図２を参照して説明する。図２は情報処理装置のセキュリティ解除の動作を示すフローチャートである。
【００２１】
図２に示すように、まず、“Ｈｉｇｈ”レベルのリセット信号Ｒｅｓｅｔがセキュリティ解除レジスタ１１に入力され、リセットが解除され、有効コード情報である入力信号ＩＮがセキュリティ解除レジスタ１１に入力される。このとき、有効監視タイマ部１２はタイマを始動する（ステップＳ１）。
【００２２】
次に、タイマ始動してから１０秒経過後、入力データマスク回路１３はセキュリティ解除レジスタ１１から出力された信号を有効コードレジスタ１５に転送する。有効コードレジスタ１５は、ノードＮ４の信号にもとづいて、セキュリティ解除レジスタ１１のデータをラッチし、順次新しい情報として記憶し、その情報を有効コード情報として出力する（ステップＳ２）。
【００２３】
続いて、比較器４はセキュリティコード記憶部３から出力されたセキュリティコード情報及び有効コード情報を入力し、両者を比較する（ステップＳ３）。両者が一致しない場合、セキュリティ解除レジスタ１１の設定が無効となり、再度、ステップＳ２の解除レジスタの有効コード設定から作業を進めることとなる（ステップＳ４）。両者が一致する場合、セキュリティ解除レジスタ１１の設定が有効となりセキュリティが解除され、フラッシュＲＯＭ６のデータを読み出すことが可能となる。
【００２４】
ここで、製品出荷先のユーザ及び製品出荷した製造関係者以外のセキュリティコード情報を保有していない第三者が、セキュリティ解除を目的に有効コード情報をセキュリティ解除レジスタ１１に入力すると、例えば、セキュリティコードが１億通りの組み合わせで、有効コードの設定ごとに１０秒タイムラグを持たせた場合、セキュリティ解除するまでに３１年以上必要となる。
【００２５】
上述したように、本実施例の情報処理装置では、リセット信号Ｒｅｓｅｔにより、記憶されているデータをリセットし、セキュリティ解除に用いられる有効コードとしての入力信号ＩＮをデータ信号として入力するセキュリティ解除レジスタ１１と、リセット信号Ｒｅｓｅｔが入力されると、タイマをスタートさせ、セキュリティ解除のための有効コードの設定を所定時間遅らせる有効監視タイマ部１２と、有効監視タイマ部１２から出力されるタイマ情報が入力されない場合、セキュリティ解除レジスタ１１から出力される出力信号をマスクし、有効監視タイマ部１２から出力されるタイマ情報が入力されると、セキュリティ解除レジスタ１１から出力される出力信号を出力側のノード３から有効コードレジスタ１５に転送する入力データマスク回路１３と、入力データマスク回路１３から出力される出力信号をデータ信号として入力し、そのデータをラッチして記憶し、有効コード情報として出力する有効コードレジスタ１５とから構成されるセキュリティ回路部２が設けられている。そして、比較器４で有効コード情報とセキュリティコード情報が比較される。
【００２６】
このため、セキュリティコード情報を保有していない第三者が、セキュリティ解除を目的に有効コード情報を入力しても、セキュリティ解除するまでに膨大な時間を要する。したがって、セキュリティの信頼性を大幅に向上することができる。
【００２７】
なお、本実施例では、情報処理装置１にセキュリティコード記憶部３を設けているが、フラッシュＲＯＭ６内にセキュリティコードを記憶させてもよい。また、情報処理装置１にＣＰＵ７を設けているが、ＣＰＵ７の代わりにＭＣＵ（Micro  Controller  Units）、プロセッサ、或いはＭＰＵ（Micro  Processor  Unit）などを設けてもよい。更に、セキュリティをかけた後でのデータ読み出し方法としてセキュリティコードを用いているが、セキュリティ解除ビットでセキュリティを解除する場合がある。その場合にはセキュリティ解除ビットの設定にタイムラグを設けるのがよい。
【実施例２】
【００２８】
次に、本発明の実施例２に係る情報処理装置について、図面を参照して説明する。図３は情報処理装置を示すブロック図である。本実施例ではセキュリティ解除を行うレジスタの有効コード設定にタイムラグ及び接続回数制限を設けている。
【００２９】
以下、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３０】
図３に示すように、情報処理装置１ａには、セキュリティ回路部２ａ、セキュリティコード記憶部３、比較器４、インターフェース回路５、フラッシュＲＯＭ６、ＣＰＵ７、及び複数の外部端子８が設けられている。
【００３１】
セキュリティ回路部２ａには、セキュリティ解除レジスタ１１、有効監視タイマ・カウンタ部１６、入力データマスク回路１３、２入力ＡＮＤ回路１４、及び有効コードレジスタ１５が設けられている。
【００３２】
有効監視タイマ・カウンタ部１６は、“Ｈｉｇｈ”レベルのリセット信号Ｒｅｓｅｔが入力されると、タイマをスタートさせ、例えば、セキュリティ解除のための有効コードの設定を１０秒遅らせるタイマ情報を出力側のノードＮ２から入力データマスク回路１３に出力し、且つ解除レジスタの有効コード設定回数（解除レジスタの設定無効回数）をカウントし所定の無効カウント数に達するとカウント情報を入力データマスク回路１３に出力する。
【００３３】
入力データマスク回路１３は、セキュリティ解除レジスタ１１と有効コードレジスタ１５の間に設けられ、有効監視タイマ・カウンタ部１６から出力されるタイマ情報が入力されないとき、セキュリティ解除レジスタ１１から出力される出力信号をマスクする。有効監視タイマ・カウンタ部１６から出力されるタイマ情報が入力されると、セキュリティ解除レジスタ１１から出力される出力信号を出力側のノード３から有効コードレジスタ１５に転送する。そして、有効監視タイマ・カウンタ部１６から出力されるカウント情報が入力されるとセキュリティ解除レジスタ１１から出力される出力信号をマスクする。
【００３４】
次に、情報処理装置のセキュリティ解除の動作について図４を参照して説明する。図４は情報処理装置のセキュリティ解除の動作を示すフローチャートである。なお、解除レジスタのリセット解除（ステップＳ１）から解除レジスタの設定有効（ステップＳ５）までは実施例１と同様なので説明を省略する。
【００３５】
図４に示すように、比較器４により解除レジスタの設定が無効になると、有効監視タイマ・カウンタ部１６で無効回数をカウントされる。無効回数が所定のｍ回に達しない場合、セキュリティ解除レジスタ１１の設定が無効となり、再度、ステップＳ２の解除レジスタの有効コード設定から作業を進めることとなる。無効回数が所定のｍ回に達した場合、入力データマスク回路１３が有効コード情報を有効コードレジスタ１５に転送しないので有効コードの設定ができなくなる。
【００３６】
上述したように、本実施例の情報処理装置では、リセット信号Ｒｅｓｅｔにより、記憶されているデータをリセットし、セキュリティ解除に用いられる有効コードとしての入力信号ＩＮをデータ信号として入力するセキュリティ解除レジスタ１１と、リセット信号Ｒｅｓｅｔが入力されると、タイマをスタートさせ、セキュリティ解除のための有効コードの設定を所定時間遅らせ、且つ解除レジスタの設定無効回数をカウントし、所定回数に達するとカウント情報を出力する有効監視タイマ・カウンタ部１６と、有効監視タイマ・カウンタ部１６から出力されるタイマ情報が入力されない場合、セキュリティ解除レジスタ１１から出力される出力信号をマスクし、有効監視タイマ・カウンタ部１６から出力されるタイマ情報が入力されると、セキュリティ解除レジスタ１１から出力される出力信号を出力側のノード３から有効コードレジスタ１５に転送し、カウント情報を入力するとセキュリティ解除レジスタ１１から出力される出力信号をマスクする入力データマスク回路１３と、入力データマスク回路１３から出力される出力信号をデータ信号として入力し、そのデータをラッチして記憶し、有効コードとして出力する有効コードレジスタ１５とから構成されるセキュリティ回路部２ａが設けられている。そして、比較器４で有効コード情報とセキュリティコード情報が比較される。
【００３７】
このため、セキュリティコード情報を保有していない第三者が、セキュリティ解除を目的に有効コード情報を入力しても、有効コードの設定にタイムラグを設け、且つ解除レジスタの設定回数に制限を設けているので、実施例１よりもセキュリティの信頼性を大幅に向上することができる。
【００３８】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００３９】
例えば、実施例１では有効監視タイマ部を用いて、有効コードの設定にタイムラグを設けているが、有効監視タイマ部を用いてセキュリティ解除作業に時間制限を設定してもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施例１に係る情報処理装置を示すブロック図。
【図２】本発明の実施例１に係る情報処理装置のセキュリティ解除の動作を示すフローチャート。
【図３】本発明の実施例２に係る情報処理装置を示すブロック図。
【図４】本発明の実施例２に係る情報処理装置のセキュリティ解除の動作を示すフローチャート。
【符号の説明】
【００４１】
１、   １ａ  情報処理装置
２、   ２ａ  セキュリティ回路部
３     セキュリティコード記憶部
４     比較器
５  リード回路
６  フラッシュＲＯＭ
７  ＣＰＵ
８  外部端子
１１  セキュリティ解除レジスタ
１２  有効監視タイマ部
１３   入力データマスク回路
１４   ２入力ＡＮＤ回路  
１５  有効コードレジスタ
１６   有効監視タイマ・カウンタ部
ＡＢ  アドレスバス
ＣＬＫ  クロック信号
ＤＢ  データバス
ＩＮ  入力信号
ＫＷＳ  有効コード書き込み信号
Ｎ１〜７  ノード
Ｒｅｓｅｔ  リセット信号
ＳＢ  制御バス
ＳＬ１、ＳＬ２  制御線
【図１】
2007018442.tif 000003
【図２】
2007018442.tif 000004
【図３】
2007018442.tif 000005
【図４】
2007018442.tif 000006