(57)【要約】【課題】パッド領域で生じた低誘電率絶縁膜のダメージやそれに基づく吸湿状態が素子領域の低誘電率絶縁膜や配線に伝わることを防ぐことによって、素子領域における低誘電率絶縁膜のｋ値の上昇や配線の酸化を抑制する。【解決手段】半導体装置１０はパッド領域１１と素子領域１２とを有する半導体基板１３を具備する。半導体基板１３上には、低誘電率絶縁膜１４とＣｕ配線１５とを有する配線層１６が設けられている。配線層１６内にはパッド領域１１と素子領域１２とに分断する吸湿防止壁１９が設けられている。配線層１６は電極パッド１７の露出部を除いてパッシベーション膜１８で覆われている。パッド領域１１内の配線層１６上には、パッシベーション膜１８で絶縁された引き出し配線２０で素子領域１２内のＣｕ配線１５と電気的に接続された電極パッド１７が設けられている。【選択図】図２
2007335429.tif 000002
【特許請求の範囲】
【請求項１】
素子領域と、前記素子領域と並列配置されたパッド領域とを有する半導体基板と、
前記半導体基板上に設けられ、低誘電率絶縁膜を有する配線層と、
前記配線層内を前記素子領域と前記パッド領域とに分断するように設けられた吸湿防止壁と、
前記配線層を覆うように設けられたパッシベーション膜と、
前記パッド領域内の前記配線層上に形成され、前記パッシベーション膜で絶縁された引き出し配線で前記素子領域内における前記配線層中の配線と電気的に接続された電極パッドと
を具備することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記配線層中の配線および前記吸湿防止壁はＣｕからなることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２記載の半導体装置において、
前記電極パッドおよび前記引き出し配線はＡｌからなることを特徴とする半導体装置。
【請求項４】
請求項１ないし請求項３のいずれか１項記載の半導体装置において、
前記吸湿防止壁は、前記素子領域と前記パッド領域との間に設けられ、かつその両端は前記素子領域と前記パッド領域とを囲うように設けられたチップリングと接していることを特徴とする半導体装置。
【請求項５】
請求項１ないし請求項３のいずれか１項記載の半導体装置において、
前記吸湿防止壁は前記パッド領域を囲うように設けられており、かつ前記素子領域のみおよび前記素子領域と前記パッド領域全体の少なくとも一方を囲うようにチップリングが設けられていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線層に低誘電率絶縁膜を適用した半導体装置に関する。
【背景技術】
【０００２】
半導体装置では高性能化に向けて、配線の低抵抗化を実現するＣｕ配線と配線間容量を低減する低誘電率絶縁膜の適用が進められている。例えば、特許文献１には比誘電率が3以下の層間絶縁膜を備える半導体装置が記載されている。ここでは、半導体チップの回路形成領域を囲うように、半導体チップのエッジ部近傍の層間絶縁膜内にシールリングが設けられている。シールリング（チップリング）は半導体チップの回路形成領域全体を外界の雰囲気等から侵入する水分やイオンから保護する役割を果たしている。
【０００３】
さらに、半導体装置では配線層の高密度化等を図るために、Ｃｕ配線に接続されるＡｌパッド等の電極パッドの微小化も進められている。電極パッドの微小化が進むとアセンブリ工程におけるワイヤボンディング時に電極パッドに加わる圧力が大きくなる。電極パッドに加わった圧力は、クラック等として主にＡｌパッドとパッシベーション膜との界面を通り、その下層側の低誘電率絶縁膜に伝わる。低誘電率絶縁膜は吸湿しやすい性質を有するため、上層から受けたダメージで吸湿状態となりやすい。
【０００４】
低誘電率絶縁膜が吸湿状態になると比誘電率（ｋ値）が上昇すると共に、低誘電率絶縁膜で層間絶縁されたＣｕ配線の酸化も進行する。例えば、パッド領域と素子領域とを有する半導体装置においては、パッド領域で生じたダメージや吸湿状態が低誘電率絶縁膜を伝わって次第に素子領域まで広がる。これによって、素子領域における低誘電率絶縁膜のｋ値が上昇するだけでなく、素子領域のＣｕ配線を酸化させることで配線抵抗の上昇や断線等を招くことになる。このように、低誘電率絶縁膜に生じたダメージや吸湿は半導体装置の特性や信頼性等の低下要因となっている。
【０００５】
なお、特許文献１に記載されているように、半導体チップは通常シールリング（チップリング）で囲まれており、これはチップ全体を囲うように設けられている。例えば、パッド領域と素子領域とを有する場合においても、これら全体を囲うようにチップリングが設けられている。従って、一般的に用いられているチップリングは、外界の雰囲気等から侵入する水分に対しては素子領域等を保護する機能を果たすものの、チップ内部で生じたダメージに基づく水分の侵入を防ぐことはできない。
【特許文献１】特開2006-5288号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、パッド領域で生じた低誘電率絶縁膜のダメージやそれに基づく吸湿状態が素子領域の低誘電率絶縁膜や配線に伝わることを防ぐことによって、素子領域における低誘電率絶縁膜のｋ値の上昇や配線の酸化を抑制することを可能にした半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の態様に係る半導体装置は、素子領域と、前記素子領域と並列配置されたパッド領域とを有する半導体基板と、前記半導体基板上に設けられ、低誘電率絶縁膜を有する配線層と、前記配線層内を前記素子領域と前記パッド領域とに分断するように設けられた吸湿防止壁と、前記配線層を覆うように設けられたパッシベーション膜と、前記パッド領域内の前記配線層上に形成され、前記パッシベーション膜で絶縁された引き出し配線で前記素子領域内における前記配線層中の配線と電気的に接続された電極パッドとを具備することを特徴としている。
【発明の効果】
【０００８】
本発明の態様による半導体装置においては、配線層内に素子領域とパッド領域とを分断する吸湿防止壁を設けているため、パッド領域で生じた低誘電率絶縁膜のダメージやそれに基づく吸湿状態が素子領域まで伝わることが防止される。これによって、素子領域における低誘電率絶縁膜のｋ値の上昇や配線の酸化が抑制されるため、半導体装置の特性や信頼性等を高めることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明を実施するための形態について、図面を参照して説明する。図１は本発明の第１の実施形態による半導体装置の構成を示す平面図、図２はその一部を示す断面図である。これらの図に示す半導体装置１０は、パッド領域１１と素子領域１２とを有する半導体基板（Ｓｉ基板等）１３を具備している。これらパッド領域１１と素子領域１２とは、半導体基板１３の平面内で並列配置されている。半導体基板１３の素子領域１２には、図示を省略したトランジスタ等の素子構造体が形成されている。
【００１０】
半導体基板１３上には、低誘電率絶縁膜１４とＣｕ配線１５等の金属配線とを有する配線層１６が形成されている。この配線層１６は半導体基板１３のパッド領域１１および素子領域１２にまたがって設けられている。低誘電率絶縁膜１４には、例えば比誘電率（ｋ値）が3.0以下の材料が用いられる。このような低誘電率絶縁膜１４としては、炭素がドープされた酸化ケイ素膜（ＳｉＯＣ膜）、ＭＳＱ膜（methyl silsesquioxane膜）、ＨＳＱ（hydrogen silsesquioxane）膜、ＰＡＥ（poly-arylene-ether）膜、これらの多孔質膜、また多孔質シリカ膜等が例示される。
【００１１】
半導体基板１３の表面側に設けられた配線層１６は、複数層の低誘電率絶縁膜１４、１４…と、これら低誘電率絶縁膜１４、１４…で層間絶縁されたＣｕ配線１５とを有している。Ｃｕ配線１５は、例えば低誘電率絶縁膜１４に設けられた配線溝内に埋め込み形成されており、さらに低誘電率絶縁膜１４内に形成されたビアで電気的に接続されている。これらによって、配線層１６は多層配線構造を構成している。
【００１２】
パッド領域１１内の配線層１６上には、例えばＡｌパッドからなる電極パッド１７が形成されている。電極パッド１７はボンディングパッドとして機能するものである。電極パッド（ボンディングパッド）１７の露出部を除く配線層１６の表面は、例えば酸化珪素（ＳｉＯx）膜や窒化珪素（ＳｉＮx）膜等からなるパッシベーション膜で覆われている。電極パッド１７はパッド領域１１内のＣｕ配線１５上に設けられている。
【００１３】
パッド領域１１内の配線層１６におけるＣｕ配線１５は、電極パッド１７に例えばボンディングワイヤを接続してボンディングを行う際や電極パッド１７にプローブ針を押し付けて半導体装置のテストを行う際等に、ボンディング圧力を支える支持部のみとして機能するものであり、場合によっては省略してもよい。一方、素子領域１２内の配線層１６におけるＣｕ配線１５は、半導体基板１３の素子領域１２に設けられたトランジスタ等の素子構造体（図示せず）に対する配線網を形成するものである。
【００１４】
ここで、前述したように電極パッド１７の微小化が進むと、ボンディング時等に電極パッド１７に加わる圧力が大きくなる。電極パッド１７に加わった圧力はクラック等として主に電極パッド（Ａｌパッド）１７とパッシベーション膜１８との界面を通り、さらにパッド領域１１内のＣｕ配線１５と低誘電率絶縁膜１４との界面に伝わる。このように、パッド領域１１内の低誘電率絶縁膜１４はボンディング圧力でダメージを受けやすい。具体的には、パッド領域１１内の低誘電率絶縁膜１４はボンディング圧力で各界面に生じたクラックを通して吸湿状態となりやすい。
【００１５】
パッド領域１１で生じたダメージや吸湿状態（水分）が低誘電率絶縁膜１４を伝わって素子領域１２まで広がると、前述したように素子領域１２における低誘電率絶縁膜１４のｋ値が上昇すると共に、素子領域１２のＣｕ配線１５を酸化させて配線抵抗の上昇や断線等を招くことになる。そこで、この実施形態では配線層１６内にパッド領域１１と素子領域１２とを分断する吸湿防止壁１９が設けられている。言い換えると、配線層１６内は吸湿防止壁１９でパッド領域１１と素子領域１２とに分断されている。
【００１６】
吸湿防止壁１９は例えばＣｕで形成されている。Ｃｕからなる吸湿防止壁１９はＣｕ配線１５と同時に形成することができる。例えば、各低誘電率絶縁膜１４に形成した溝内にＣｕを埋め込み、これらを配線層１６の厚さ方向に積み重ねることによって、配線層１６内を分断する吸湿防止壁１９を得ることができる。吸湿防止壁１９の構成材料はＣｕに限られるものではないが、Ｃｕ配線１５と同時に形成して製造コストの上昇を抑制できることから、吸湿防止壁１９はＣｕで形成することが好ましい。
【００１７】
上述したように、パッド領域１１に進入した水分が低誘電率絶縁膜１４を伝わって拡散しても、パッド領域１１と素子領域１２との間に設けた吸湿防止壁１９を酸化させるだけで、それ以上素子領域１２側に伝わることはない。従って、ボンディング等によるダメージは電極パッド１７の直下のみに抑えられ、素子領域１２における低誘電率絶縁膜１４のｋ値の上昇やＣｕ配線１５の酸化を抑制することができる。これによって、半導体装置１０の特性や信頼性等を良好に保つことが可能となる。なお、Ｃｕ配線１５以外の金属配線を適用する場合においても、吸湿防止壁１９による酸化抑制は有効に機能する。
【００１８】
吸湿防止壁１９は図１や図２に示したように一重に限らず、例えば図３に示すようにパッド領域１１と素子領域１２との間に多重（図３は三重）に設けてもよい。図３に示すように、多重の吸湿防止壁１９をパッド領域１１と素子領域１２との間に平行に並べて形成することによって、ボンディングダメージによる吸湿状態がパッド領域１１から素子領域１２に伝達することをより有効に防止することができる。
【００１９】
この実施形態の半導体装置１０においては、上述したように配線層１６内を吸湿防止壁１９でパッド領域１１と素子領域１２とに分断しているため、電極パッド１７から素子領域１２まで配線層１６内のＣｕ配線１５で接続することができない。このため、パッシベーション膜１８内に電極パッド１７と素子領域１２のＣｕ配線１５とを接続する引き出し配線２０が設けられている。引き出し配線２０には例えばＡｌ配線が適用され、また例えばＣｕからなる吸湿防止壁１９とパッシベーション膜１８により絶縁されている。Ａｌ配線からなる引き出し配線２０はＡｌパッドからなる電極パッド１７と同時に形成することができるため、製造コストの上昇等を抑制することが可能となる。
【００２０】
Ａｌ配線等からなる引き出し配線２０は、ダメージを受けにくいパッシベーション膜１８で囲われているため、ボンディング時等の圧力によるダメージが小さい。また、Ａｌ配線は酸素と接していても、Ａｌ表面にのみＡｌ酸化物を生成した後は酸化が進行しないため、配線抵抗の上昇はある一定値以上進むことはなく、また断線が生じることもない。従って、吸湿防止壁１９の形成と引き出し配線２０のパッシベーション膜１８内への形成を組合せることによって、パッド領域１１と素子領域１２の本来の機能を損なうことなく、低誘電率絶縁膜１４とＣｕ配線１５とで構成された多層配線構造を有する配線層１６の特性劣化、ひいては半導体装置１０の特性劣化を抑制することが可能となる。
【００２１】
この実施形態の半導体装置１０の外周側には、チップリング（シールリング）２１が設けられている。チップリング２１は図２では図示を省略したが、各低誘電率絶縁膜１４に形成した溝内にＣｕを埋め込み、これらを配線層１６の厚さ方向に積み重ねたＣｕリングと、パッシベーション膜１８に形成した溝内にＡｌを埋め込んで形成したＡｌリングとから構成されている。チップリング２１は従来の半導体装置と同様に、パッド領域１１と素子領域１２を含むチップ全体を囲うように設けられている。
【００２２】
ここで、吸湿防止壁１９を図１に示したようにパッド領域１１と素子領域１２との間に直線状に設けた場合、パッド領域１１の低誘電率絶縁膜１４に生じた吸湿状態を十分に遮断する上で、吸湿防止壁１９の両端部はチップリング２１と接していることが好ましい。これによって、パッド領域１１は素子領域１２から隙間なく遮断される。このような吸湿防止壁１９によれば、ボンディングダメージ等に基づいてパッド領域１１に生じた吸湿状態が素子領域１２まで伝達されることを有効に抑制することができる。
【００２３】
次に、本発明の第２の実施形態による半導体装置について、図４を参照して説明する。図４は本発明の第２の実施形態による半導体装置３０の構成を示す平面図である。なお、半導体装置３０の断面構造の図示は省略したが、基本構造は図２に示した通りである。また、前述した第１の実施形態と同一部分には同一符号を付し、その説明を一部省略する。
【００２４】
図４に示す半導体装置３０において、吸湿防止壁１９はパッド領域１１を囲うように形成されている。なお、吸湿防止壁１９の具体的な構造や形成材料等は第１の実施形態に示した通りである。このように、パッド領域１１を吸湿防止壁１９で囲うことによって、パッド領域１１のより十分な遮断状態（素子領域１２との分断状態）を得ることができる。パッド領域１１を吸湿防止壁１９で囲んだ構造は、パッド領域１１と素子領域１２とが一辺以上の接する面を有する場合に効果的である。
【００２５】
図４に示す半導体装置３０は第１の実施形態と同様に、パッド領域１１と素子領域１２を含むチップ全体を囲うように設けられたチップリング２１を有している。言い換えると、パッド領域１１は吸湿防止壁１９で囲われており、さらにその外側が素子領域１２と共にチップリング２１で囲われている。従って、半導体装置３０全体はチップリング２１で外部の雰囲気等から侵入する水分に対して保護されており、さらに素子領域１２はボンディングダメージ等でパッド領域１１に侵入した水分から保護されている。
【００２６】
次に、本発明の第３の実施形態による半導体装置について、図５および図６を参照して説明する。図５は本発明の第３の実施形態による半導体装置４０の構成を示す平面図、図６はその一部を示す断面図である。なお、前述した第１および第２の実施形態と同一部分には同一符号を付し、その説明を一部省略する。
【００２７】
図５および図６に示す半導体装置４０において、パッド領域１１はチップリング２１の外側に形成されており、パッド領域１１自体は吸湿防止壁１９で囲われている。なお、吸湿防止壁１９の具体的な構造や形成材料等は第１の実施形態に示した通りである。チップリング２１はＣｕリング２１ａとＡｌリング２１ｂとを有しているが、パッド領域１１と近接する側についてはＡｌ引き出し配線２０を形成する上で、Ｃｕリング２１ａのみとする。これによって、電極パッド１７と素子領域１２のＣｕ配線１５とをＡｌ引き出し配線２０で良好に接続することができる。
【００２８】
上述したように、パッド領域１１を吸湿防止壁１９で囲うと共に、素子領域１２をチップリング２１で囲うことによって、パッド領域１１および素子領域１２の外部雰囲気等からの遮断と素子領域１２のパッド領域１１からの遮断を両立させることができる。このような構造において、例えば図７に示すように、吸湿防止壁１９で囲まれたパッド領域１１と第１のチップリング２１で囲まれた素子領域１２を、さらに第２のチップリング２２で囲んでもよい。吸湿防止壁１９と多重のチップリング２１、２２とを組合せることによって、パッド領域１１や素子領域１２をより高度に保護することができる。
【００２９】
パッド領域１１をチップリング２１の外側に形成する場合、言い換えると素子領域１２のみを囲うようにチップリング２１を形成する場合には、図８に示すように、チップリング２１で吸湿防止壁を兼ねることができる。すなわち、素子領域１２を囲うチップリング２１は、パッド領域１１と素子領域１２とを分断する吸湿防止壁を兼ねるものである。このような吸湿防止壁によっても、ボンディングダメージでパッド領域１１に生じた吸湿状態から素子領域１２を保護することができる。この場合、図９に示すように、半導体装置４０全体を囲う第２のチップリング２２を適用することが好ましい。
【００３０】
なお、本発明の半導体装置は上記した各実施形態に限定されるものではなく、パッド領域および素子領域上に低誘電率絶縁膜を有する配線層を設けた各種の半導体装置に適用可能である。また、半導体装置の具体的な構造等は、本発明の基本構成を満足するものであれば種々に変形が可能である。さらに、実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００３１】
【図１】本発明の第１の実施形態による半導体装置の構成を示す平面図である。
【図２】図１に示す半導体装置の一部を示す断面図である。
【図３】第１の実施形態による半導体装置の変形例を示す断面図である。
【図４】本発明の第２の実施形態による半導体装置の構成を示す平面図である。
【図５】本発明の第３の実施形態による半導体装置の構成を示す平面図である。
【図６】図５に示す半導体装置の一部を示す断面図である。
【図７】第３の実施形態による半導体装置の変形例を示す平面図である。
【図８】第３の実施形態による半導体装置の他の変形例を示す断面図である。
【図９】第３の実施形態による半導体装置の他の変形例を示す平面図である。
【符号の説明】
【００３２】
１０，３０，４０…半導体装置、１１…パッド領域、１２…素子領域、１３…半導体基板、１４…低誘電率絶縁膜、１５…Ｃｕ配線、１６…配線層、１７…電極パッド、１８…パッシベーション膜、１９…吸湿防止壁、２０…引き出し配線、２１，２２…チップリング。
【図１】
2007335429.tif 000003
【図２】
2007335429.tif 000004
【図３】
2007335429.tif 000005
【図４】
2007335429.tif 000006
【図５】
2007335429.tif 000007
【図６】
2007335429.tif 000008
【図７】
2007335429.tif 000009
【図８】
2007335429.tif 000010
【図９】
2007335429.tif 000011