(57)【要約】【課題】  従来の半導体装置に形成されたアライメントマークは、該アライメントマークが形成された上層金属配線膜の直下層に配置される層間膜のコンタクトホールの段差形状が転写されていたが、該コンタクトホールの段差形状がなだらかであったため、アライメントマークの窪み深さが浅く、認識精度が低下する傾向にあった。【解決手段】  複数層の機能膜を備え、前記複数層の機能膜のうち上層機能膜にアライメントマーク１０が形成される半導体装置１であって、前記上層機能膜である上層金属配線膜８の一層下に、層間膜７を介して形成される下層機能膜である下層金属配線膜３における、前記アライメントマーク１０形成箇所に相当する箇所に、所定幅の抜きパターンとなる段差部１１が形成される。【選択図】  図１
2007335582.tif 000002
【特許請求の範囲】
【請求項１】
層間膜を介して積層された複数層の機能膜を備え、前記複数層の機能膜のうち上層機能膜にアライメントマークが形成される半導体装置であって、
前記上層機能膜の一層下に層間膜を介して形成された下層機能膜における、前記アライメントマーク形成箇所に相当する箇所に、所定幅の抜きパターンを形成した、
ことを特徴とする半導体装置。
【請求項２】
前記下層機能膜に形成される抜きパターンの幅は、上層機能膜の厚み寸法に応じて調節される、
ことを特徴とする半導体装置。
【請求項３】
前記上層機能膜および下層機能膜は、金属配線膜である、
ことを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
複数層の機能膜を備え、前記複数層の機能膜のうち上層機能膜にアライメントマークが形成される半導体装置の製造方法であって、
前記上層機能膜の一層下に層間膜を介して形成される下層機能膜を成膜する際に、該下層機能膜の前記アライメントマーク形成箇所に相当する箇所に、所定幅の抜きパターンを形成し、
抜きパターンが形成された下層機能膜の上に層間膜を形成し、
該層間膜の上に上層機能膜を形成する、
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数層の機能膜を備え、前記複数層の機能膜のうち上層機能膜にアライメントマークが形成される半導体装置およびその製造方法であって、高い認識精度を得ることができるアライメントマークが形成された半導体装置、および高い認識精度を得ることができるアライメントマークを形成可能な半導体装置の製造方法に関する。
【背景技術】
【０００２】
一般的に、半導体装置は、ウエハ状態のシリコン基板に対して、成膜工程、フォトリソグラフィ工程、およびイオン注入工程等の各種工程を繰り返し行うことで形成されている。
前述の半導体装置においては、フォトリソグラフィ工程にて回路パターンを転写する場合や、ダイシング工程にてウエハ上に形成された多数の半導体装置を個々のチップに切断・分離する場合に、回路パターンの転写位置やウエハの切断位置を高精度に位置合わせすることが重要であるため、各半導体装置には位置合わせ用のアライメントマークが形成されている。
【０００３】
このように、半導体装置に形成されるアライメントマークとしては、例えば特許文献１に示すように、シリコン基板上に形成された第１アルミ層に形成した凹溝状の開口をアライメントマークとして用いたものがある。
また、特許文献１の場合、第１アルミ層の直ぐ上層に第２のアルミ層が形成されており、第２アルミ層に被覆された状態の第１アルミ層の開口部分を、該第２アルミ層のパターンニング時のアライメントマークとして用いている。
このように、下層膜の凹溝（開口部分）に基づいて形成された上層の凹溝をアライメントマークとして用いて位置決めを行う際には、例えばアライメントマークに光を当てて得られた反射光のコントラストに基づいて、該アライメントマーク位置が認識されている。
【０００４】
また、下層膜の凹溝に基づいて形成された上層の凹溝により構成されるアライメントマークとしては、図１１に示すようなものがある。すなわち、図１１に示す半導体装置１０１は複数の金属配線膜を備えた半導体装置に構成されており、シリコン基板１０２の上に配線機能を有した下層金属配線膜１０５が層間膜１０３を介して形成され、該下層金属配線膜１０５の上に配線機能を有した上層金属配線膜１０８が層間膜１０７を介して形成されている。
なお、下層金属配線膜１０５と層間膜１０７との間にはバリアメタル１０６が形成されている。
【０００５】
半導体装置１０１においては、下層金属配線膜１０５の上に形成される層間膜１０７（バリアメタル１０６含む）の一部に抜きパターンが形成されている。
この層間膜１０７が存在しない抜きパターンの部分は段差形状となるコンタクトホール１１１に構成されており、該コンタクトホール１１１にて前記上層金属配線膜１０８と下層配線金属膜１０５とが電気的に接続されている。
前記上層金属配線膜１０８は、コンタクトホール１１１が形成された状態の層間膜１０７上に、スパッタリング等により形成されるが、コンタクトホール１１１が形成された部分の上層金属配線膜１０８表面には、該コンタクトホール１１１の段差形状が転写された凹溝状の窪みが形成される。
すなわち、下層膜となる層間膜１０７に形成された凹溝であるコンタクトホール１１１に基づいて形成された、上層膜となる上層金属配線膜１０８表面の凹溝状の窪みをアライメントマーク１１０として用いている。
【特許文献１】特開平３−１９８３１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
前述のように、層間膜１０７にコンタクトホール１１１が形成された状態の基板に上層金属配線膜１０８を形成する場合、該上層金属配線膜１０８を構成する金属粒子のコンタクトホール１１１への埋め込み特性を良好にするために、コンタクトホール１１１が形成された部分の層間膜１０７上部角部を切り欠いた切欠部１０７ａを形成して、該コンタクトホール１１１の間口を大きくすることが行われる。
特に、上層金属配線膜１０８の厚みを大きく形成する場合には、スパッタリング時間の短縮を図るために、大きな金属粒子を積層させるため（小さな金属粒子を積層させようとすると、必要な厚みの上層金属配線膜１０８を得るために長いスパッタリング時間が必要となる）、切欠部１０７ａを形成してコンタクトホール１１１の間口を広げて、金属粒子の埋め込み特性を向上させることが必要となる。
【０００７】
しかし、コンタクトホール１１１部分に切欠部１０７ａを形成して間口を広げると、該切欠部１０７ａにより該コンタクトホール１１１の段差形状がなだらかになり、その段差形状が転写されて形成される上層金属配線膜１０８表面のアライメントマーク１１０の窪み深さが浅くなる。
このように、アライメントマーク１１０の窪み深さが浅くなると、アライメントマーク１１０を認識する際に、該アライメントマーク１１０部分と他の部分とのコントラストが小さくなって、認識精度が低下する傾向にある。
【０００８】
また、スパッタリングにより基板表面に積層される金属粒子（特に金属粒子としてアルミニウムを用いた場合）は、スパッタリング時の熱処理温度を高くするとコンタクトホール１１１への埋め込み特性が向上するため、高い熱処理温度でスパッタリング処理が行われる。
しかし、アルミニウム等の金属粒子は、高い熱処理温度でスパッタリング処理を行うと大きな粒塊状の組織になるため、図１２に示すように、上層金属配線膜１０８の表面にこれら粒塊の境界線が現れるようになる。
そして、粒塊の境界線が現れた上層金属配線膜１０８の表面においては、窪み深さが浅いアライメントマーク１１０が形成されていると、該アライメントマーク１１０と粒塊の境界線との判別を行うのが困難となり、認識精度低下の原因となる。
【０００９】
このように、配線機能を有した下層金属配線膜１０５および上層金属配線膜１０８が層間膜１０７を介して設けられた半導体装置１０１の場合、下層金属配線膜１０５と上層金属配線膜１０８とを電気的に接続させる必要があるため、層間膜１０７にコンタクトホール１１１を形成する必要があるが、そのコンタクトホール１１１を用いて上層金属配線膜１０８にアライメントマーク１１０を形成した場合、金属粒子のコンタクトホール１１１への埋め込み特性を良好にするためにコンタクトホール１１１の段差形状をなだらかにせざるを得ないため、該アライメントマーク１１０の窪み深さが浅くなって、認識精度が低下してしまうこととなる。
【００１０】
そこで、本発明においては、前記下層金属配線膜１０５や上層金属配線膜１０８等といった、層間膜を介して積層された複数層の機能膜を備えた半導体装置において、埋め込み特性が良好なコンタクトホールを形成しつつ、明瞭に判別することができて高い認識精度を得ることができるアライメントマークが形成された半導体装置、および高い認識精度を得ることができるアライメントマークを形成可能な半導体装置の製造方法を提供するものである。
【課題を解決するための手段】
【００１１】
上記課題を解決する半導体装置およびその製造方法は、以下の特徴を有する。
即ち、請求項１記載のごとく、層間膜を介して積層された複数層の機能膜を備え、前記複数層の機能膜のうち上層機能膜にアライメントマークが形成される半導体装置であって、前記上層機能膜の一層下に層間膜を介して形成された下層機能膜における、前記アライメントマーク形成箇所に相当する箇所に、所定幅の抜きパターンを形成した。
これにより、上層機能膜と下層機能膜との間の相関膜に埋め込み特性が良好なコンタクトホールを形成しつつ、急峻な段差形状に形成した前記抜きパターンの形状を層間膜を介してアライメントマークに転写させることができ、深い凹溝状の窪み形状を有したアライメントマークを形成することができる。
そして、前記アライメントマークを太いライン状に認識することができ、該アライメントマークと上層機能膜の表面に現れる金属粒塊の境界線とを明確に識別して、高い認識精度を得ることができる。
【００１２】
また、請求項２記載のごとく、前記下層機能膜に形成される抜きパターンの幅は、上層機能膜の厚み寸法に応じて調節される。
これにより、上層機能膜の厚み寸法が異なる半導体装置を構成する場合であっても、該上層機能膜の厚み寸法に応じて、抜きパターンの幅寸法を適宜調節することで認識性の良いアライメントマークを形成することができ、様々な仕様の半導体装置に対して認識性の良いアライメントマークを形成することが可能となる。
【００１３】
また、請求項３記載のごとく、前記上層機能膜および下層機能膜は、金属配線膜である。
これにより、上層機能膜と下層機能膜との間の層間膜に、両者を電気的に接続するためのコンタクトホールを形成する際に、該下層機能膜に形成された抜きパターンの急峻な段差形状に影響を与えることがなく、深い凹溝状の窪み形状を有するアライメントマークを形成することができ、高い認識精度を得ることができる。
【００１４】
また、請求項４記載のごとく、複数層の機能膜を備え、前記複数層の機能膜のうち上層機能膜にアライメントマークが形成される半導体装置の製造方法であって、前記上層機能膜の一層下に層間膜を介して形成される下層機能膜を成膜する際に、該下層機能膜の前記アライメントマーク形成箇所に相当する箇所に、所定幅の抜きパターンを形成し、抜きパターンが形成された下層機能膜の上に層間膜を形成し、該層間膜の上に上層機能膜を形成する。
これにより、上層機能膜と下層機能膜との間の相関膜に埋め込み特性が良好なコンタクトホールを形成しつつ、急峻な段差形状に形成した前記抜きパターンの形状を層間膜を介してアライメントマークに転写させることができ、深い凹溝状の窪み形状を有したアライメントマークを形成することができる。
そして、前記アライメントマークを太いライン状に認識することができ、該アライメントマークと上層機能膜の表面に現れる金属粒塊の境界線とを明確に識別して、高い認識精度を得ることができる。
【発明の効果】
【００１５】
本発明によれば、下層機能膜に形成した急峻な段差形状の抜きパターンの形状をアライメントマークに転写させて、深い凹溝状の窪み形状を有したアライメントマークを形成することができ、該アライメントマークと上層機能膜の表面に現れる金属粒塊の境界線とを明確に識別して、高い認識精度を得ることが可能となる。
【発明を実施するための最良の形態】
【００１６】
次に、本発明を実施するための形態を、添付の図面を用いて説明する。
【００１７】
まず、半導体装置について説明する。
図１に示す半導体装置１は、複数の金属配線膜を備えた半導体装置に構成されており、シリコン基板２の上に層間膜３を介して下層金属配線膜５が形成され、該下層金属配線膜５の上にバリアメタル６が形成され、さらに層間膜７を介して上層金属配線膜８が形成されている。
【００１８】
半導体装置１においては、前記下層金属配線膜５およびバリアメタル６の一部に抜きパターンが形成されている。
この下層金属配線膜５およびバリアメタル６が存在しない抜きパターンの部分は、下層金属配線膜５およびバリアメタル６が形成されている部分に対して段差形状となる段差部１１に構成されており、該段差部１１には前記層間膜７が充填されている。
【００１９】
また、前記層間膜７は、段差部１１が形成された状態の下層金属配線膜５およびバリアメタル６の上に形成されるが、段差部１１が形成された部分の層間膜７表面には、該段差部１１の段差形状が転写された凹溝状の窪みが形成されている。
【００２０】
さらに、層間膜７の上方に形成される上層金属配線膜８においては、段差部１１が形成された部分の表面に、該段差部１１の段差形状が転写された凹溝状の窪みが形成されている。
この、上層金属配線膜８表面に形成された凹溝状の窪みを、アライメントマーク１０として用いている。
【００２１】
このように、本半導体装置１は、層間膜７を介して積層される下層金属配線膜５および上層金属配線膜８といった複数の金属配線膜を備えており、上層金属配線膜８よりも一層下の機能膜である下層金属配線膜５に段差部１１が形成され、上層金属配線膜８に、この段差部１１の段差形状が転写されてできた凹溝状の窪みであるアライメントマーク１０が形成されている。
【００２２】
また、前記段差部１１においては、該段差部１１が形成された部分の下層金属配線膜５およびバリアメタル６の上部角部には切欠部等が形成されることなく、該段差部１１の側面は上端から下端にかけて略垂直に形成されており、図１１に示すような従来の切欠部１０７ａを形成したコンタクトホール１１１のなだらかな段差部とは異なり、急峻な段差形状となっている。
【００２３】
この急峻な段差形状に形成される段差部１１に基づいて、アライメントマーク１０においても深い窪みが形成されることとなり、該アライメントマーク１０は急峻な段差形状となって、その内周面には略垂直な部分が形成されている。
このように、本半導体装置１においては、アライメントマーク１０が深い凹溝状の窪みに形成されているため、該アライメントマーク１０を認識する際には、上層金属配線膜８におけるアライメントマーク１０の部分と他の部分とのコントラストが大きくなり、認識精度を向上することが可能となっている。
【００２４】
なお、前記下層金属配線膜５および上層金属配線膜８は、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＣｕ等）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、タングステン（Ｗ）、およびシリコン（Ｓｉ）化合物等の金属部材にて構成されている。
また、前記下層金属配線膜５および上層金属配線膜８は、半導体装置１における機能膜の一種として構成されている。
ここで、機能膜とは、所定の機能を有した膜のことをいい、例えば、導電性を備え、各半導体素子間等を電気的に接続する配線機能を有した前記下層金属配線膜５および上層金属配線膜８であったり、シリコン基板２に形成されるトランジスタやメモリセルのキャパシタ等といった半導体膜であったりする。
【００２５】
次に、このように構成される半導体装置１の製造工程について説明する。
図２には、シリコン基板２上に層間膜３が形成され、該層間膜３上に、表面にバリアメタル６が形成される下層金属配線膜５が形成された状態の基板を示している。
まず、この状態の基板において、下層金属配線膜５（表面のバリアメタル６を含む）のアライメントマーク１０を形成する部分に、所定幅の抜きパターンを形成して段差部１１を構成する。
【００２６】
次に、図３に示すように、下層金属配線膜５の上層（厳密にはバリアメタル６の上面）および段差部１１内に層間膜７を形成し、さらに図４に示すように、該層間膜７の上面にレジスト膜９を形成した後に、該レジスト膜９をパターンニングする。
レジスト膜９をパターンニングする場合、例えば半導体素子が形成されるデバイス部における、下層金属配線膜５と上層金属配線膜８とを接続するためのコンタクトホール７ａを形成する部分のレジスト膜９が除去され、除去された部分にレジスト除去部９ａが形成される。
また、アライメントマーク１０を形成する段差部１１の部分は、レジスト膜９をパターンニングした後も、該レジスト膜９に覆われた状態としておく。
【００２７】
図５に示すように、レジスト膜９のパターンニング後には、基板にウェットエッチングを施し、前記レジスト除去部９ａが形成された箇所における層間膜７の表層部分をエッチングする。
この場合のエッチング処理は、層間膜７の表層部分が深さ方向および幅方向にエッチングされる等方性エッチングにて行われ、このエッチング処理により形成された層間膜７の間口部７ｂの幅は前記レジスト除去部９ａの幅よりも大きくなっている。
【００２８】
次に、図６に示すように、前記レジスト膜９を残したままの状態で、基板に対してドライエッチングを施し、層間膜７およびバリアメタル６をエッチングして、コンタクトホール７ａを形成する。
この場合のエッチング処理は、層間膜７およびバリアメタル６が深さ方向にのみエッチングされる異方性エッチングにて行われ、このエッチング処理により形成されたコンタクトホール７ａの幅は、前記レジスト除去部９ａの幅と略同じ寸法に形成することができる。
【００２９】
前記エッチング処理によりコンタクトホール７ａを形成した後は、レジスト膜９を除去する。
なお、層間膜７にコンタクトホールを形成するためにエッチング処理を行う場合には、アライメントマーク１０の形成部分となる段差部１１は層間膜７およびレジスト膜９により覆われているので、該段差部１１の急峻な段差形状がエッチングされてなだらかな段差形状となることはない。
【００３０】
図７に示すように、レジスト膜９を除去した後、層間膜７の上層に、スパッタリング等により上層金属配線膜８を形成する。
この場合、層間膜７におけるコンタクトホール７ａの上端部には、該コンタクトホール７ａよりも広い幅で開口された開口部７ｂが形成されているので、上層金属配線膜８のコンタクトホール７ａへの埋め込み特性が良くなっている。
また、形成された上層金属配線膜８の表面には、前記段差部１１が形成されている箇所にアライメントマーク１０が形成される。
【００３１】
このように上層金属配線膜８の表面に形成されるアライメントマーク１０は、前述のように、急峻な段差形状で略垂直な内周面を備える深い窪みに形成されるが、アライメントマーク１０をこのような認識性のよい形状に形成するためには、例えば厚み寸法が４〜５μｍ程度の上層金属配線膜８を形成する場合は、下層金属配線膜５に形成する段差部１１の幅寸法を１．５〜３．５μｍ程度に設定するのが好ましい。
【００３２】
また、段差部１１の幅寸法を１．５〜３．５μｍの間で適宜調節することで、アライメントマーク１０の形状を、図７に示したものとは異なる形状に形成することができる。
例えば、図８に示すように、深さ方向における途中部よりも底部の方が広い幅寸法となる、いわゆる「す」のような形状に形成することもできる。
この場合も、アライメントマーク１０の深さ方向における途中部に、略垂直な内周面存在しているので、認識時にアライメントマーク１０部分と他の部分との間で高いコントラストを示し、高い認識精度を得ることができる。
さらに、アライメントマーク１０の形状は、段差部１１の深さ寸法を調整することによっても制御することが可能である。
【００３３】
なお、高い認識精度を得ることができるアライメントマーク１０を形成するのに好ましい段差部１１の幅寸法は、形成される上層金属配線膜８の幅寸法に応じて変化するものであり、上層金属配線膜８の厚み寸法が４〜５μｍ程度以外の寸法であっても、形成する段差部１１の幅寸法を適宜調節することで、認識性の良いアライメントマーク１０を形成することが可能である。
これにより、上層金属配線膜８の厚み寸法が異なる半導体装置１を構成する場合であっても、該上層金属配線膜８の厚み寸法に応じて、段差部１１の幅寸法を適宜調節することで認識性の良いアライメントマーク１０を形成することができ、様々な仕様の半導体装置１に対して認識性の良いアライメントマーク１０を形成することが可能となる。
【００３４】
また、本例では、ウェットエッチングおよびドライエッチングの２段階のエッチングにより開口部７ｂおよびコンタクトホール７ａを形成して間口の広いホールを形成したが、前記レジスト膜９をマスクとし用い、ドライエッチングにより層間膜７およびバリアメタル６をエッチング処理することにより、図９に示すような、下端部から上方へいくに従って拡径するテーパー形状のコンタクトホール７ａを形成することができる。
このようなテーパー形状のコンタクトホール７ａによっても、良好な埋め込み特性にて前記上層金属配線膜８を形成することができる。
【００３５】
前述のごとく、下層金属配線膜５に段差部１１を形成し、該下層金属配線膜５の上層に層間膜７を介して上層金属配線膜８を形成することで、該上層金属配線膜８における前記段差部１１を形成した箇所に相当する部分にアライメントマーク１０を形成した場合、段差部１１が層間膜７のエッチング処理の影響を受けることなく急峻な段差形状を保持した状態でアライメントマーク１０が形成されるので、深い凹溝状の窪み形状を有するアライメントマーク１０を形成することができる。
これにより、図１０に示すように、前記アライメントマーク１０を太いライン状に認識することができ、該アライメントマーク１０と上層金属配線膜８の表面に現れる金属粒塊の境界線とを明確に識別して、高い認識精度を得ることができる。
【００３６】
特に、金属粒子のコンタクトホール７ａへの埋め込み特性を向上させるためにスパッタリング時の熱処理温度を高くして、上層金属配線膜８の金属粒子が大きな粒塊状の組織になった場合でも、さらに熱処理温度を高くした場合の金属粒子の肥大化が顕著であるアルミニウムを上層金属配線膜８を構成する金属粒子に用いた場合でも、アライメントマーク１０と粒塊の境界線とを容易に判別することができるため、認識精度の向上を図ることができる。
【００３７】
なお、本例では下層金属配線膜５および上層金属配線膜８といった２層の金属配線膜を備えた半導体装置１の例について説明したが、３層以上の金属配線膜を備えた半導体装置の場合は、最上層の金属配線膜にアライメントマークを形成し、その最上層の金属配線膜よりも一層下層に配置される金属配線膜に段差部を形成することで、高い認識精度を得ることができるアライメントマークを形成することができる。
【００３８】
また、本半導体装置１では、下層金属配線膜５に段差部１１を形成するとともに、上層金属配線膜８にアライメントマーク１０を形成するといったように、複数の金属配線膜に段差部およびアライメントマークを形成しているが、例えば、金属配線膜が１層だけ形成されている半導体装置の場合は、シリコン基板２に形成されるトランジスタやメモリセルのキャパシタ等といった半導体膜に前記段差部１１に相当する段差を形成し、その段差の形状が転写されたアライメントマークを、シリコン基板２の上層に形成される金属配線膜に形成することもできる。
【００３９】
つまり、段差形状とその形状を転写して形成されるアライメントマークとは、下層の機能膜と、その下層の機能膜の上層に層間膜を介して形成される上層の機能膜とに、それぞれ形成されていればよいので、機能膜である前記半導体膜に段差形状を形成するとともに、該半導体膜の上層に層間膜を介して形成される、機能膜となる金属配線膜にアライメントマークを形成することで、深い凹溝状の窪み形状を有するアライメントマークを形成することが可能となっている。
【００４０】
さらに、本半導体装置１における、深い凹溝状の窪み形状を有した認識精度の高いアライメントマークは、フォトリソグラフィ工程等にて用いられる重ね合わせ用マークに適用することも可能である。
【図面の簡単な説明】
【００４１】
【図１】半導体装置を示す側面断面図である。
【図２】シリコン基板上の層間膜の上に成膜された下層金属配線膜に、段差部を形成した状態を示す側面断面図である。
【図３】下層金属配線膜の上層および段差部内に層間膜を形成した状態を示す側面断面図である。
【図４】下層金属配線膜の上層の層間膜の上面にレジスト膜を形成し、該レジスト膜をパターンニングした状態を示す側面断面図である。
【図５】図４の状態の基板に対し、ウェットエッチングを施した状態を示す側面断面図である。
【図６】図５の状態の基板に対し、ドライエッチングを施した状態を示す側面断面図である。
【図７】図６の状態の基板からレジスト膜を除去した後、層間膜の上層に上層金属配線膜を形成し、上層金属配線膜の表面にアライメントマークが形成された状態を示す側面断面図である。
【図８】図７に示したアライメントマークとは異なる形状のアライメントマークを示す側面断面図である。
【図９】下層金属配線膜の上層の層間膜に形成されるコンタクトホールを、テーパー形状に形成した例を示す側面断面図である。
【図１０】本半導体装置に形成されたアライメントマークを示す平面図である。
【図１１】従来のアライメントマークが形成された半導体装置を示す側面断面図である。
【図１２】従来の半導体装置に形成されたアライメントマークを示す平面図である。
【符号の説明】
【００４２】
１    半導体装置
２    シリコン基板
３    層間膜
５    下層金属配線膜
７    層間膜
８    上層金属配線膜
１０    アライメントホール
１１    段差部
【図１】
2007335582.tif 000003
【図２】
2007335582.tif 000004
【図３】
2007335582.tif 000005
【図４】
2007335582.tif 000006
【図５】
2007335582.tif 000007
【図６】
2007335582.tif 000008
【図７】
2007335582.tif 000009
【図８】
2007335582.tif 000010
【図９】
2007335582.tif 000011
【図１０】
2007335582.tif 000012
【図１１】
2007335582.tif 000013
【図１２】
2007335582.tif 000014