(57)【要約】【課題】ＩＭＰＡＴＴダイオードにおいて、大電流を流すことができるとともに、コストや重量の増加および信頼性の低下を招くことがない半導体装置を提供すること。【解決手段】ｐ型半導体基板１上に順にエピタキシャルに形成されたｎ型のアバランシェ降伏層２、ドリフト層３およびｎ型のオーミックコンタクト層４と、オーミックコンタクト層４と半導体基板１の下面の上面にそれぞれ形成された電極５，６と、アバランシェ降伏層２内に半導体基板１側界面から上に向かって凸状に形成されたｐ型の複数の電界集中部８と、を備え、電極５，６間に逆バイアス電圧を印加して、複数の電界集中部８とアバランシェ降伏層２とのｐｎ接合部分にアバランシェ降伏を起こさせる。【選択図】        図１
2007335519.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に該半導体基板と同一種類のワイドバンドギャップ半導体によって順にエピタキシャルに形成された第２導電型半導体層、ドリフト層、および第２導電型半導体のオーミックコンタクト層と、
前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ形成された第１と第２の電極と、
前記第２導電型半導体層内にその前記半導体基板側界面から上に向かって凸状に形成された第１導電型半導体の複数の電界集中部と、
を備え、前記第１および第２の電極間に逆バイアス電圧を印加して、前記複数の電界集中部と前記第２導電型半導体層とのｐｎ接合部分にアバランシェ降伏を起こさせることを特徴とする半導体装置。
【請求項２】
前記第２導電型半導体層は第１の層とこの第１の層上に設けられた第２の層とを備え、前記複数の電界集中部は前記第１の層内に形成されたことを特徴とする請求項１に記載の半導体装置。
【請求項３】
第１導電型の半導体基板上に該半導体基板と同一種類のワイドバンドギャップ半導体によって順にエピタキシャルに形成された第２導電型半導体層、ドリフト層、および第２導電型半導体のオーミックコンタクト層と、
前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ形成された第１と第２の電極と、
前記第２導電型半導体層内にその前記半導体基板側界面に接して形成され、前記第２導電型半導体層よりも高い濃度の第２導電型不純物によって形成される複数の電界集中部と、
を備え、前記第１および第２の電極間に逆バイアス電圧を印加して、前記半導体基板と前記複数の電界集中部とのｐｎ接合部分にアバランシェ降伏を起こさせることを特徴とする半導体装置。
【請求項４】
第１導電型の半導体基板上に、該半導体基板と同一種類のワイドバンドギャップ半導体によって順にエピタキシャルに形成された第２導電型半導体層、ドリフト層、および第２導電型半導体のオーミックコンタクト層と、
前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ形成された第１と第２の電極と、
前記半導体基板内にその前記第２導電型半導体層側界面に接して形成され、前記第２導電型半導体層よりも高い濃度の第２導電型不純物によって形成される複数の電界集中部と、
を備え、前記第１および第２の電極間に逆バイアス電圧を印加して、前記半導体基板と前記複数の電界集中部とのｐｎ接合部分にアバランシェ降伏を起こさせることを特徴とする半導体装置。
【請求項５】
前記ワイドバンドギャップ半導体は、ＳｉＣ、ダイヤモンド、ＢＮのうちいずれか１つからなることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置。
【請求項６】
前記電界集中部は、その基板面に対して垂直方向の断面における高さの下辺に対する比が１以上であることを特徴とする請求項１〜５のいずれか１つに記載の半導体装置。
【請求項７】
逆バイアス電圧の印加によりｐｎ接合部分にアバランシェ降伏を起こさせる半導体装置の製造方法であって、
第１導電型の半導体基板上に、該半導体基板と同一種類のワイドバンドギャップ半導体によって第１の第２導電型半導体層をエピタキシャルに形成する工程と、
所定の口径の孔を所定の面密度で形成したマスクを用いて、前記第１の第２導電型半導体層に第１導電型不純物をイオン注入し、注入した第１導電型不純物を活性化させて、前記第１の第２導電型半導体層内にその前記半導体基板側界面から上に向かって凸状に電界集中部を形成することにより当該電界集中部と前記第１の第２導電型半導体層との間に前記ｐｎ接合部分を形成する工程と、
前記第１の第２導電型半導体層上に、前記半導体基板と同一種類のワイドバンドギャップ半導体によってドリフト層および第２導電型半導体のオーミックコンタクト層を順にエピタキシャルに形成する工程と、
前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ前記逆バイアス電圧を印加するための第１と第２の電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項８】
前記第１の第２導電型半導体層とドリフト層との間に第２の第２導電型半導体層を形成することにより当該第２の第２導電型半導体層と前記電界集中部との間に前記ｐｎ接合部分を形成する工程を特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
逆バイアス電圧の印加によりｐｎ接合部分にアバランシェ降伏を起こさせる半導体装置の製造方法であって、
第１導電型の半導体基板上に、該半導体基板と同一種類のワイドバンドギャップ半導体によって第２導電型半導体層をエピタキシャルに形成する工程と、
所定の口径の孔を所定の面密度で形成したマスクを用いて、前記第２導電型半導体層に第２導電型不純物をイオン注入し、注入した第２導電型不純物を活性化させて、前記第２導電型半導体層内にその前記半導体基板側界面に接しかつ前記第２導電型半導体層よりも高い濃度の第２導電型不純物を含む複数の電界集中部を形成することにより当該電界集中部と前記半導体基板との間に前記ｐｎ接合部分を形成する工程と、
前記第２導電型半導体層上に、前記半導体基板と同一種類のワイドバンドギャップ半導体によってドリフト層および第２導電型半導体のオーミックコンタクト層を順にエピタキシャルに形成する工程と、
前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ前記逆バイアス電圧を印加するための第１と第２の電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項１０】
逆バイアス電圧の印加によりｐｎ接合部分にアバランシェ降伏を起こさせる半導体装置の製造方法であって、
所定の口径の孔を所定の面密度で形成したマスクを用いて、第１導電型の半導体基板の表面領域に第２導電型不純物をイオン注入し、注入した第２導電型不純物を活性化させて、前記半導体基板の表面領域に第２導電型半導体の複数の電界集中部を形成することにより当該電界集中部と前記半導体基板との間に前記ｐｎ接合部分を形成する工程と、
前記半導体基板上に、該半導体基板と同一種類のワイドバンドギャップ半導体によって、前記複数の電界集中部よりも低い濃度の第２導電型不純物を含む第２導電型半導体層、ドリフト層、および第２導電型半導体のオーミックコンタクト層を順にエピタキシャルに形成する工程と、
前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ前記逆バイアス電圧を印加するための第１と第２の電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体装置として、マイクロ波発振動作をするＩＭＰＡＴＴ（IMPact ionization Avalanche Transit Time）ダイオードという構造が知られている。このＩＭＰＡＴＴダイオードの動作原理は、半導体に交流を印加し、半導体中でインパクトイオン化によるキャリアを生成し、生成したキャリアを飽和ドリフト速度で移動させるものである。さらに詳細には、ｐｎ接合ダイオードに降伏電圧以下でかつ降伏電圧に近い逆バイアスを印加し、さらにこの逆バイアスに交流バイアスを乗せて印加し、逆バイアスと交流バイアスの和である印加バイアスが降伏電圧を越えるように調整する。これによって、印加バイアスが降伏電圧以下のときは降伏を起こさず電流が流れない状態となり、降伏電圧を越えたときはアバランシェ降伏を起こして大電流が流れる状態となる。その結果、印加する交流電圧の周波数と同じ周波数の大電流を外部回路に供給することが可能となる。なお、アバランシェ降伏による電流は、アバランシェ降伏電圧を超えた途端に指数関数的に増大していく。
【０００３】
一般的なＩＭＰＡＴＴダイオードの概略的な構造は、ｐ+型の半導体基板上に、ｎ型のアバランシェ降伏層と、ｉ型の飽和速度の電子が走行するドリフト層と、ｎ+型のオーミックコンタクト層とを形成し、ｎ+型のオーミックコンタクト層の上面と半導体基板の下面にオーミック接合した電極を設けた構造となっている。なお、半導体基板がｎ+型の場合には、アバランシェ降伏層はｐ型となり、ドリフト層上面のオーミックコンタクト層はｐ+型となる。ここで、ｉ型とは不純物濃度が低いintrinsic（中性）型を意味している。
【０００４】
このＩＭＰＡＴＴダイオードにおけるドリフト層は、アバランシェ降伏で発生した電子が上面電極に到達する時間を調整する目的で設けられる層であり、この電子の到達時間と印加する交流バイアスの周波数のマッチングが合わないと、お互いの波を打ち消しあってしまい、効率よく外部に高周波を出力することができない。つまり、ドリフト層はＩＭＰＡＴＴダイオードに印加する交流バイアスの周波数に合わせてその厚さと濃度が決定されており、ドリフト層厚と濃度が決まることで初めて降伏電圧が決定されるので、任意の電圧で降伏を起こす設計をすることは非常に困難であった。
【０００５】
また、従来のＩＭＰＡＴＴダイオードのアバランシェ降伏層は、上記したように、平滑な半導体基板上に形成され、半導体基板と逆の導電型の層であるので、アバランシェ降伏の開始点は、周囲よりも強い電界が掛かった部位となる。そのため、結晶欠陥や濃度のばらつきなどに起因して局所的に大電流が流れてしまうという問題点があった。アバランシェ降伏が起きる際、大きな電圧印加時に非常に大きな電流が流れることになるが、電圧と電流の積は素子内で熱に変換され、局所的には数千度もの高温になるため、素子内部に結晶欠陥（貫通欠陥）や電極材料の異常拡散が起き、上面電極と下面電極との間が短絡を起こしてしまう。従来のＳｉを用いたＩＭＰＡＴＴダイオードでは、熱伝導率が低いので、小電流しか流すことができない。このような破壊を抑制するためには、指数関数的に増大するアバランシェ電流を小さく抑えるために、印加バイアスを抑制する必要があった。
【０００６】
ところで、ＩＭＰＡＴＴダイオードではないが、固体中への電子の電界放射効果を利用した電力素子が従来提案されている（たとえば、特許文献１参照）。具体的には、この電力素子はトレンチゲート型絶縁ゲートバイポーラトランジスタであり、第１導電型コレクタ層と第２導電型ベース層とからなるｐｎ接合の一部に先鋭化された部分を備え、その曲率半径が０．５μｍ以下とした構造を有するものである。このような電力素子において、大電流を流しても熱による破壊を回避するために、たとえば素子材料を熱伝導率の高いＳｉＣやＧａＮ、ダイヤモンドで形成することが開示されている。
【０００７】
【特許文献１】特開２０００−１０６４３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したような熱伝導率の高いＳｉＣやＧａＮ、ダイヤモンドなどの材料はワイドバンドギャップ半導体であり、このようなワイドバンドギャップ半導体をＩＭＰＡＴＴダイオードとして適用した例は今まで知られていない。また、仮に、従来知られているＩＭＰＡＴＴダイオードの構造にそのままこれらのワイドバンドギャップ半導体材料を適用した場合、たとえばＳｉＣで作製したＩＭＰＡＴＴダイオードを電子レンジ用途として使用し、２．４５ＧＨｚの高周波を出力しようとした場合、ドリフト層で決まるアバランシェ降伏電圧は１，０００Ｖを超えてしまう。そのため、昇圧トランス、保護回路、絶縁などの部品点数が増加し、コストや重量の増加および信頼性の低下を招いてしまうという問題点があった。
【０００９】
また、特許文献１に記載の電力用素子では、第１導電型半導体領域と第２導電型半導体領域との間の接合部に電界集中部を形成する際に、第１導電型半導体領域の上面を異方性エッチングでＶ字型の溝を形成し、熱酸化を行って先端部の先鋭化を行って電界集中部を形成した後に、第２導電型半導体領域をエピタキシャル成長させている。このとき、エッチングはエッチャントの濃度のばらつき、系の温度分布、エッチング領域の不純物濃度のばらつきなどにより、エッチングレートが大きく異なってしまい、一部がオーバエッチとなり、電界集中部の高さにばらつきが生じてしまうという問題点があった。また、先鋭化された電界集中部の先端部は、先鋭であるが故に物理的強度が弱く、その後の工程において先端が破損してしまうことがあり、これによっても電界集中部の高さにばらつきが生じてしまうという問題点があった。
【００１０】
本発明は、上記に鑑みてなされたものであって、ｐｎ接合に逆バイアスを印加してアバランシェ降伏を起こさせる半導体装置において、大電流を流すことができるとともに、コストや重量の増加および信頼性の低下を招くことがない半導体装置とその製造方法を提供することを目的とする。また、半導体装置内に設けられる電界集中部の高さにばらつきが生じない半導体装置とその製造方法を提供することも目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明は、第１導電型の半導体基板上に該半導体基板と同一種類のワイドバンドギャップ半導体によって順にエピタキシャルに形成された第２導電型半導体層、ドリフト層、および第２導電型半導体のオーミックコンタクト層と、前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ形成された第１と第２の電極と、前記第２導電型半導体層内にその前記半導体基板側界面から上に向かって凸状に形成された第１導電型半導体の複数の電界集中部と、を備え、前記第１および第２の電極間に逆バイアス電圧を印加して、前記複数の電界集中部と前記第２導電型半導体層とのｐｎ接合部分にアバランシェ降伏を起こさせることを特徴とする。
【００１２】
また、本発明は、第１導電型の半導体基板上に該半導体基板と同一種類のワイドバンドギャップ半導体によって順にエピタキシャルに形成された第２導電型半導体層、ドリフト層、および第２導電型半導体のオーミックコンタクト層と、前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ形成された第１と第２の電極と、前記第２導電型半導体層内にその前記半導体基板側界面に接して形成され、前記第２導電型半導体層よりも高い濃度の第２導電型不純物によって形成される複数の電界集中部と、を備え、前記第１および第２の電極間に逆バイアス電圧を印加して、前記半導体基板と前記複数の電界集中部とのｐｎ接合部分にアバランシェ降伏を起こさせることを特徴とする。
【００１３】
さらに、本発明は、第１導電型の半導体基板上に、該半導体基板と同一種類のワイドバンドギャップ半導体によって順にエピタキシャルに形成された第２導電型半導体層、ドリフト層、および第２導電型半導体のオーミックコンタクト層と、前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ形成された第１と第２の電極と、前記半導体基板内にその前記第２導電型半導体層側界面に接して形成され、前記第２導電型半導体層よりも高い濃度の第２導電型不純物によって形成される複数の電界集中部と、を備え、前記第１および第２の電極間に逆バイアス電圧を印加して、前記半導体基板と前記複数の電界集中部とのｐｎ接合部分にアバランシェ降伏を起こさせることを特徴とする。
【００１４】
上述した課題を解決し、目的を達成するために、本発明は、逆バイアス電圧の印加によりｐｎ接合部分にアバランシェ降伏を起こさせる半導体装置の製造方法であって、第１導電型の半導体基板上に、該半導体基板と同一種類のワイドバンドギャップ半導体によって第１の第２導電型半導体層をエピタキシャルに形成する工程と、所定の口径の孔を所定の面密度で形成したマスクを用いて、前記第１の第２導電型半導体層に第１導電型不純物をイオン注入し、注入した第１導電型不純物を活性化させて、前記第１の第２導電型半導体層内にその前記半導体基板側界面から上に向かって凸状に電界集中部を形成することにより当該電界集中部と前記第１の第２導電型半導体層との間に前記ｐｎ接合部分を形成する工程と、前記第１の第２導電型半導体層上に、前記半導体基板と同一種類のワイドバンドギャップ半導体によってドリフト層および第２導電型半導体のオーミックコンタクト層を順にエピタキシャルに形成する工程と、前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ前記逆バイアス電圧を印加するための第１と第２の電極を形成する工程と、を備えることを特徴とする。
【００１５】
また、本発明は、逆バイアス電圧の印加によりｐｎ接合部分にアバランシェ降伏を起こさせる半導体装置の製造方法であって、第１導電型の半導体基板上に、該半導体基板と同一種類のワイドバンドギャップ半導体によって第２導電型半導体層をエピタキシャルに形成する工程と、所定の口径の孔を所定の面密度で形成したマスクを用いて、前記第２導電型半導体層に第２導電型不純物をイオン注入し、注入した第２導電型不純物を活性化させて、前記第２導電型半導体層内にその前記半導体基板側界面に接しかつ前記第２導電型半導体層よりも高い濃度の第２導電型不純物を含む複数の電界集中部を形成することにより当該電界集中部と前記半導体基板との間に前記ｐｎ接合部分を形成する工程と、前記第２導電型半導体層上に、前記半導体基板と同一種類のワイドバンドギャップ半導体によってドリフト層および第２導電型半導体のオーミックコンタクト層を順にエピタキシャルに形成する工程と、前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ前記逆バイアス電圧を印加するための第１と第２の電極を形成する工程と、を備えることを特徴とする。
【００１６】
さらに、本発明は、逆バイアス電圧の印加によりｐｎ接合部分にアバランシェ降伏を起こさせる半導体装置の製造方法であって、所定の口径の孔を所定の面密度で形成したマスクを用いて、第１導電型の半導体基板の表面領域に第２導電型不純物をイオン注入し、注入した第２導電型不純物を活性化させて、前記半導体基板の表面領域に第２導電型半導体の複数の電界集中部を形成することにより当該電界集中部と前記半導体基板との間に前記ｐｎ接合部分を形成する工程と、前記半導体基板上に、該半導体基板と同一種類のワイドバンドギャップ半導体によって、前記複数の電界集中部よりも低い濃度の第２導電型不純物を含む第２導電型半導体層、ドリフト層、および第２導電型半導体のオーミックコンタクト層を順にエピタキシャルに形成する工程と、前記半導体基板の下面と前記オーミックコンタクト層の上面にそれぞれ前記逆バイアス電圧を印加するための第１と第２の電極を形成する工程と、を備えることを特徴とする。
【発明の効果】
【００１７】
本発明によれば、複数の電界集中部を半導体装置内に設けることによって、電界集中部の先端部分での電位が局所的に高くなり、その結果、アバランシェ降伏が、電界集中部を設けない場合のアバランシェ降伏電圧よりも低い電圧で生じ、駆動電圧を下げることができるという効果を有する。また、電界集中部を半導体装置内のｐｎ接合面に均等に分布するように設けたので、アバランシェ降伏による局所的な過熱を抑制すると共に、電界集中部を増やすことによって、アバランシェ降伏電流を増大させることができるという効果も有する。
【００１８】
また、本発明によれば、イオン注入により、既に形成された半導体層または半導体基板内に周囲に比べて不純物濃度を変化させた電界集中部を形成するようにしたので、物理的に電界集中部の先端部が他の部分よりも突出することがなく、電界集中部が、その後の工程によって破損することがないとともに、電界集中部の高さにばらつきが生じてしまうことを防ぐことができるという効果を有する。
【発明を実施するための最良の形態】
【００１９】
以下に添付図面を参照して、本発明にかかる半導体装置とその製造方法の最良な実施の形態を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。また、以下の実施の形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。
【００２０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態にかかる半導体装置の構成を模式的に示す断面図である。この半導体装置は、内部のｐｎ接合部に逆バイアスを印加してアバランシェ降伏を起こさせて大電流を取り出すＩＭＰＡＴＴダイオードであり、熱伝導率の大きなワイドバンドギャップ半導体であるｐ型の半導体基板１上に、半導体基板１と同一の材料でｎ型の半導体層２１，２２からなるアバランシェ降伏層２、半導体基板１とアバランシェ降伏層２よりも十分に不純物濃度が低いｉ型半導体層からなるドリフト層３、およびｎ+型の半導体材料からなるオーミックコンタクト層４が順次積層され、半導体基板１に接する側の第１のｎ型半導体層２１内には、ｐ型の半導体材料からなる複数の電界集中部８が設けられる。また、オーミックコンタクト層４の上面にはオーミック接合した第１の電極５が備えられ、半導体基板１の下面にはオーミック接合した第２の電極６が備えられている。ここで、アバランシェ降伏層２は、ｎ型の半導体層２１，２２の２層から構成されるが、これらは電界集中部８を形成するための都合上設けられるものである。つまり、ｐ型の電界集中部８はイオン注入によってｎ型の半導体層２１のほぼ上面から形成される。そのため、ｎ型の半導体層２２を形成しないと、電界集中部８の直上の層は十分に不純物濃度の低いドリフト層となってしまい、電界集中部８の上部にはｐｎ接合を形成しにくくなる。そのために、ｎ型の半導体層２１の上層にさらにｎ型の半導体層２２が設けられることが望ましい。なお、素子の仕様その他により必要に応じて省略することも可能である。
【００２１】
この半導体装置において、半導体基板１、アバランシェ降伏層２、ドリフト層３およびオーミックコンタクト層４は、同一種類の半導体材料によって構成され、それぞれは導入される不純物の種類および濃度が異なっているものである。ここで、ドリフト層３を構成するｉ型半導体層は、非常に低い不純物濃度を有する半導体層であり、具体的にはその不純物濃度が１×１０14ｃｍ-3程度以下である半導体層であると定義される。この不純物の導電型はｎ型でもｐ型でもよいが、アバランシェ降伏層２とドリフト層３と同じ導電型とすることが、製造上好ましい。また、第１と第２の電極５，６として、ｎ型半導体のオーミックコンタクトにはＮｉなどの材料を用いることができ、ｐ型半導体のオーミックコンタクトにはＡｌ−Ｔｉなどの材料を用いることができる。
【００２２】
アバランシェ降伏層２の膜厚は、約０．１〜２．５μｍ程度であることが望ましい。また、ドリフト層３の厚さは、電界集中部８がない場合には動作点が７００〜１，０００Ｖ程度となるが、電界集中部８を設ける場合には、動作点を任意に下げることができる。なお、この場合には、動作点をどのくらいの電圧に設定するかによって、ドリフト層３の濃度とともにその厚さを任意に設定することができる。
【００２３】
なお、本明細書で、ワイドバンドギャップ半導体とは、シリコンのバンドギャップ（約１．２ｅＶ）よりも大きいバンドギャップを有する半導体のことをいうものとする。また、本発明で使用される熱伝導率の大きなワイドバンドギャップ半導体として、たとえば、４Ｈ−ＳｉＣ，６Ｈ−ＳｉＣ，３Ｃ−ＳｉＣなどのＳｉＣ、ダイヤモンド、ＢＮなどを用いることができる。また、使用される半導体材料として、イオン注入による電界集中部８の形成時に、イオン注入された不純物が注入方向に対してほぼ直角な方向に拡散しにくいような材料を選ぶことが望ましい。
【００２４】
図２は、電界集中部の断面形状の一例を模式的に示す断面図である。半導体層に設けられる電界集中部８は、アバランシェ降伏層２の基板側界面に、半導体基板１と同一のｐ型の不純物によって形成される凸状体によって形成される。このように凸状体とすることで、後述するように、凸状体の先端部のｐｎ接合部分に高い電界がかかり、この部分でアバランシェ降伏が発生する。そのため、電界集中部８は、凸状体の先端部分に高い電界がかかるような構造であればよく、基板面に垂直方向の断面形状が、矩形状または半導体基板１に接する側の辺（以下、底辺という）の幅が先端部分の幅よりも長いテーパ形状（等脚台形状や三角形状）、底辺の幅が先端部分の幅よりも短い逆テーパ形状などの構造を有する。この図２に示される例では、三角形状を有している。この電界集中部８は、本第１の実施の形態では、電界を集中させるために、アバランシェ降伏層２内の導電型とは異なる導電型の不純物がイオン注入された半導体領域として形成される。また、この電界集中部８は、電界集中が起こる程度の面密度でアバランシェ降伏層２中に設けられる。その密度は、使用する半導体材料によって異なるもので、適宜実験によって求められるものである。なお、この電界集中部８の高さの底辺の幅に対する比であるアスペクト比が１以上であるようにすると、電界を集中させるためにさらに望ましい。
【００２５】
この半導体装置の第１と第２の電極５，６には、半導体基板１と第１のｎ型半導体層２１によって形成されるｐｎ接合ダイオードに電界集中部８でのアバランシェ降伏電圧以下でかつアバランシェ降伏電圧に近い逆バイアスを、図示しない電源装置から印加し、さらにこの逆バイアスに交流バイアスを乗せて印加し、逆バイアスと交流バイアスの和である印加バイアスが電界集中部８での降伏電圧を越えるように調整する。つまり、半導体基板１の下面側に設けられる第２の電極６は負極となるように、第１の電極５は正極となるように、逆バイアスが印加され、さらに所定の大きさの交流電圧が印加される。
【００２６】
つぎに、このような構造を有する半導体装置の製造方法について説明する。図３−１〜図３−７は、本発明による半導体装置の第１の実施の形態の製造方法の手順の一例を模式的に示す断面図である。なお、以下では、半導体材料としてＳｉＣを用いた場合を例に挙げて説明する。まず、ｐ型の不純物が導入されたＳｉＣ基板１Ｓに（図３−１）、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などの製膜法によって所定の厚さを有する第１のｎ型ＳｉＣ膜２１Ｓを約０．１〜２．５μｍの厚さの範囲でエピタキシャル成長させる（図３−２）。第１のＳｉＣ膜２１は、電界集中部８を形成するために形成される。これは、後の工程で電界集中部８はイオン注入によって形成されるため、その先端部分はほぼ第１のＳｉＣ膜２１と同一となるからである。
【００２７】
ここで、ｐ型のＳｉＣ基板１Ｓの不純物濃度は、１×１０18ｃｍ-3以上の高濃度であればよく、この例ではたとえば不純物濃度が１．４×１０19ｃｍ-3であるとする。また、第１のｎ型ＳｉＣ膜２１Ｓには、ｎ型の不純物として５×１０18ｃｍ-3の濃度のＰが注入されるものとする。ただし、第１のｎ型ＳｉＣ膜２１Ｓのｎ型の不純物の濃度はこれに限定されるものではなく、後に形成するドリフト層３Ｓの不純物濃度を下限とし、第２のｎ型ＳｉＣ膜２２Ｓの不純物濃度を上限として決定することが望ましい。なお、第２のｎ型ＳｉＣ膜２２Ｓと同じ濃度とする場合には、第１のｎ型ＳｉＣ膜２１Ｓと第２のｎ型ＳｉＣ膜２２Ｓとを連続して成膜することもできる。この場合には、後のｐ型不純物のイオン注入工程において、最表面へのｐ型不純物のイオン注入を抑制してｐ型半導体領域８を形成することができる。しかし、ここでは、後の工程で形成される第２のｎ型ＳｉＣ膜２２Ｓと同じ濃度とするが、第１のｎ型ＳｉＣ膜２１Ｓと第２のｎ型ＳｉＣ膜２２とを連続して形成せず、別々に形成する場合を説明する。第１のｎ型ＳｉＣ膜２１Ｓの膜厚として、１μｍである場合を例に挙げる。なお、この第１のｎ型ＳｉＣ膜２１Ｓの厚さは、この半導体装置中に形成する電界集中部とほぼ同じ高さを有する。
【００２８】
ついで、第１のｎ型ＳｉＣ膜２１Ｓの上面全面に、Ａｌ膜またはＡｌを含む合金膜（以下、Ａｌ含有膜という）３１を、スパッタや蒸着などの各種成膜法やめっき法などを用いて堆積する（図３−３）。このとき、第１のｎ型ＳｉＣ膜２１Ｓの上面と金属（Ａｌ含有膜３１）とのコンタクトを危惧する場合には、両者の間に介在層としての、たとえば２０ｎｍ程度の極薄い絶縁膜を配置してもよい。ただし、この絶縁膜は、硫酸およびシュウ酸などの陽極酸化溶液に不溶であることが必要であり、たとえば、上記のようにＳｉＣを材料として用いる場合には、シリコン酸化膜やシリコン窒化膜などを用いることができる。
【００２９】
ついで、Ａｌ含有膜３１を堆積させたｐ型ＳｉＣ基板１Ｓを陽極とし、Ｐｂなどの被酸化物を陰極として、これらを希硫酸中などの陽極酸化溶液中に浸漬し、両極間に所定の電圧を印加して、ｐ型ＳｉＣ基板１Ｓの上面に形成されたＡｌ含有膜３１を陽極酸化する。これにより、Ａｌ含有膜３１中のＡｌは酸化されてアルマイトとなり、電気が通ったあとに微細な孔を無数に有するアルマイトマスク３２が形成される（図３−４）。この陽極酸化処理において流した電流は、微細孔の口径と間隔、アルマイト化の速度に影響するので、所望の微細孔の口径と間隔が得られるように予め陽極酸化条件を求めておくことが望ましい。この例では、たとえば微細孔の口径は数十〜数百Å程度であり、その間隔は数千Å〜数μｍであるような条件で陽極酸化が行わればよい。また、このような口径と間隔を有する微細孔の形状で、堆積させたＡｌ含有膜３１の厚み分全てがアルマイト化されるように陽極酸化処理を行って、約数〜数十μｍの厚さを有するアルマイトマスク３２を作製する。図４は、作製されたアルマイトマスクの上面図の一例を示す図である。この図４に示されるように、アルマイトマスク３２は、電界集中部を形成する位置に微細孔３４が形成された蜂の巣状の構造となっている。なお、陽極酸化溶液としては、希硫酸のほかに、燐酸、硫酸、シュウ酸、クロム酸、ホウ酸などの陽極酸化が可能な溶液を用いることができる。たとえば、陽極酸化溶液として４％燐酸を用いて、１２０Ｖの電圧を両極間に印加して陽極酸化を行うと、微細孔口径が３３０Åであり、微細孔の間隔が３，０００Åであるアルマイトマスク３２が作製される。ただし、この例では、アルマイトマスクの厚さが１．５μｍであるとする。
【００３０】
ついで、図３−４、図４で形成したアルマイトマスク３２をマスクとして、第１のｎ型ＳｉＣ膜２１Ｓにｐ型不純物のイオン注入を行い電界集中部の基となるｐ型半導体領域８を形成する（図３−５）。たとえば、このとき第１のｎ型ＳｉＣ膜２１Ｓに１０〜４００ｋｅＶで１×１０18ｃｍ-3の濃度のＡｌイオンによる多段注入を行い、選択的にｐ型半導体領域８を形成する。なお、ｐ型半導体領域８のｐ型の不純物の濃度はこれに限らず、８×１０17ｃｍ-3以上１×１０19ｃｍ-3以下の範囲とすることができる。図５は、イオン注入された断面の様子を模式的に示す図である。加速されたイオン種は注入方向だけでなく、エネルギに応じてその垂直な方向にも広がる。たとえば、ＳｉＣにＡｌやＰをイオン注入する場合には、ｐ型不純物がイオン注入された深さをＬとすると、深さＬの位置では、アルマイトマスク３２（イオン注入時のマスクの開口部）の端部からＬ／４だけ不純物の拡散領域が広がることが知られている。その結果、これらの図３−５や図５に示されるように、ｐ型半導体領域８は円錐形状（または円錐台形状）となる（その基板面に垂直な方向の断面形状は、上辺よりも下辺の方が長いテーパ形状となる）。
【００３１】
その後、アルマイトマスク３２を剥離し、熱処理を行って注入したイオン種を活性化させて、電界集中部８を形成する（図３−６）。この熱処理時において、ＳｉＣ半導体層に注入されたＡｌイオンは熱拡散しにくいため、イオン注入時のプロファイルが大きく崩れることはない。このように、半導体材料がＳｉＣである場合、イオン注入の活性化アニール後の熱拡散係数は非常に小さく、アニール前のイオン注入領域とほぼ同じ場所に留まることから、電界集中部８の形状が、イオン注入時の形状とほぼ同様に保たれる。特に、イオン注入種がＡｌとＰの場合にこの効果が非常に大きい。また、イオン注入によって電界集中部８を形成するので、その頂点はどの点でもほぼ同じ高さを有することになる。
【００３２】
ついで、第２のｎ型ＳｉＣ膜２２Ｓ、ｉ型のＳｉＣ膜からなるドリフト層３Ｓ、ドリフト層３Ｓよりもｎ型の不純物を高濃度に導入したオーミックコンタクト層４Ｓを順にＭＯＣＶＤ法などでエピタキシャル成長させる（図３−７）。ここで、第２のｎ型ＳｉＣ膜２２Ｓは、上記の工程で形成されたｐ型の電界集中部８の先端部分にｐｎ接合を形成するために形成される層である。すなわち、電界集中部８は第１のｎ型ＳｉＣ膜２１Ｓのほぼ上面から形成されるため、そのままではｐｎ接合を形成することが困難であるが、第２のｎ型ＳｉＣ膜２２Ｓを設けることによって、ｐ型の電界集中部８の先端部にｐｎ接合を形成することができる。この例では、ｎ型の不純物としてＰが５×１０18ｃｍ-3の濃度で第２のＳｉＣ膜２２にドープされる。なお、ｎ型の不純物の濃度はこれに限らず、１×１０18ｃｍ-3以上３×１０19ｃｍ-3以下の範囲とすることができ、ｐ型の電界集中部８よりも高いことが望ましい。また、この例では、第２のｎ型ＳｉＣ膜２２Ｓを０．２μｍ、ドリフト層３Ｓを６μｍの厚さで堆積する。勿論、これらの膜厚はこれらの値に限定されない。なお、これらの膜は、エピタキシャル成長中に流す窒素ガスの流量を変化させることによって、それぞれ連続的に形成することができる。また、オーミックコンタクト層４Ｓは、ドリフト層３Ｓをオーミックコンタクト層４Ｓの厚さ分だけ積み増しして形成した後、ドリフト層３Ｓの上から所定の厚さの範囲にＮやＰなどのイオンをイオン注入して活性化させることによって形成するようにしてもよい。オーミックコンタクト層４Ｓを構成するｎ型のＳｉＣ膜の不純物濃度は、１×１０18ｃｍ-3以上の高濃度であればよく、ここではたとえば不純物濃度が１×１０19ｃｍ-3のｎ型のＳｉＣ膜を形成したものとする。そして、オーミックコンタクト層４Ｓ上には、たとえばＮｉなどの電極材料を形成し、ＳｉＣ基板１Ｓの裏側には、たとえばＴｉ−Ａｌなどの電極材料を形成し、熱処理をすることによりコンタクト抵抗を下げた第１と第２の電極を形成する。さらに、抵抗を下げるためには第１と第２の電極の上面にＡｕを成膜させるとよい。以上によって、図１に示される半導体装置が得られる。
【００３３】
なお、図３−４〜図３−５では、アルマイトマスク３２でイオン注入用のマスクを形成する場合を示したが、アルマイトマスク３２の代わりにフォトリソグラフィ技術を用いて、第１のｎ型ＳｉＣ膜２１Ｓ上にレジストを塗布し、図４に示される蜂の巣状のパターンを有するイオン注入用のマスクを形成してもよい。
【００３４】
また、図５において、アルマイトマスク３２の微細孔の設計事項として、テーパ状に形成される電界集中部８の先端形状と高さに応じてイオン注入時の横方向広がり距離の最適値が変化する。たとえば、基板面に垂直な方向の微細孔の開口部の断面の距離がｂである場合にはできあがり形状における素子間の間隔は中心部−中心部の距離で２ｂ以上であることが望ましい。これは、中心部−中心部の距離が２ｂ未満であると先端部の電界集中効率が悪くなり、つまりは発振効率が下がってしまうからである。一方、隣接する電界集中部の先端部の距離が異常に離れる場合には、先端部に集中する電界強度が低くなり、発振効率が下がってしまうので、電界集中部８間の距離は、発振効率が悪くならない程度に設定される必要がある。ただし、これは半導体材料、ドリフト層濃度、ドリフト層厚さ、その他層の形成条件により変化するのはいうまでもない。また、このような設計形状は通常の陽極酸化のみで所望の形状を実現することが難しい場合がある。そのような場合には、まず微細孔の口径に合わせた条件で陽極酸化を行い、その後その上にレジストなどを塗布し、パターニングすることによって、所望の微細孔の間隔になるように不要なアルマイトの微細孔を埋めてイオン注入マスクを形成する方法が有効である。
【００３５】
つぎに、このような半導体装置（ＩＭＰＡＴＴダイオード）の動作について説明する。図６−１〜図６−３は、半導体装置の動作状態を模式的に示す図である。半導体装置の第１と第２の電極５，６との間に電圧が印加されていない場合には、図６−１に示されるように熱平衡状態にある。この半導体装置にアバランシェ降伏電圧ＶAよりも低い値の逆バイアス電圧Ｖ1を印加すると、図６−２に示されるように半導体装置内には電位が発生する。電界集中部８から離れた第１の電極５に近い位置では、等電位線は基板面とほぼ平行な方向に形成されるが、電界集中部８の先端部に近い位置では等電位線が立て込んでおり、密度が高くなっている。しかし、この状態では、まだアバランシェ降伏は発生していない状態である。そして、図６−３に示されるように、半導体装置にさらに高い値の逆バイアス電圧Ｖ2（＞Ｖ1）を印加すると、電界集中部８の先端部に近い位置での等電位線が非常に立て込み、アバランシェ降伏電圧よりも局所的に電圧が高くなる。その結果、空乏層に強い電界がかかることでキャリアが発生し、アバランシェ降伏が発生する。電界集中部８から放出されたキャリア（電子）は、ドリフト層３を通過していくことによって、半導体装置から大電流が取り出される。
【００３６】
なお、ワイドバンドギャップ半導体のアバランシェ降伏電圧を下げるためには、半導体装置内に形成される電界集中部のアスペクト比は１以上であることが望ましい。以下に、電界集中部のアスペクト比が１以上であることが望ましい点について説明する。図７−１は、ｐｎ接合が平坦に形成されている場合の電位の様子を示す図であり、図７−２は、アスペクト比が１未満の電界集中部付近の電位の様子を示す図であり、図７−３は、アスペクト比が１以上の電界集中部付近の電位の様子を示す図である。なお、図７−２と図７−３に示される電界集中部８の先鋭化された部分の曲率半径は同じものであるとする。
【００３７】
図７−１に示されるように、ｐ型層１１０とｎ-型層１２０とが積層され、ｐｎ接合が平坦に形成されている場合には、等電位線１４０はｐｎ接合面に平行した線で描くことができる。この場合、空乏層１３０中に局所的な電界集中（等電位線１４０が他の部分よりも混み合う部分）が生じず、半導体材料固有の絶縁破壊電界強度によってアバランシェ降伏電圧が決定されることになる。
【００３８】
また、図７−２に示されるように、ｐ型層１１０とｎ-型層１２０との間のｐｎ接合面に形成された電界集中部８のアスペクト比が１未満の場合には、電界集中部８付近で等電位線１４０が混み合うものの電界集中部８付近の等電位線１４０の混み具合が緩やかであり、電界集中を起こしにくい状態である。図８−１は、一般的に知られているアスペクト比が１未満の電界集中部の形成方法の一例を示す図である。従来では、半導体材料としてのシリコンをＫＯＨ水溶液でウェットエッチングすると、その（１１１）面が選択的に現れることを利用して、正四角錐状の電界集中部を形成していた。ここで、図８−２中の実線で示されるように正四角錐の断面を選択した場合には、図８−３に示されるようにそのアスペクト比は約０．７０７となる。また、図８−４中の実線で示されるように正四角錐の断面を選択した場合には、図８−５に示されるように、そのアスペクト比は０．５となる。つまり、従来のＫＯＨでエッチングして電界集中部８を形成する方法では、アスペクト比が１以上の電界集中部８を形成するのは困難であり、電界集中を起こしにくい。
【００３９】
一方、図７−３に示されるように、ｐ型層１１０とｎ-型層１２０との間のｐｎ接合面に形成された電界集中部８のアスペクト比が１以上の場合には、等電位線１４０は電界集中部８のｎ-型層１２０に接する側の先端部付近で非常に混み合い、電界集中を起こしやすくなる。さらに、込み合った電界は、電界集中部８の先端部付近の電位を局所的に高め、半導体材料固有の絶縁破壊電界強度によって決定されるアバランシェ降伏電圧よりも低い印加電圧で電界集中部８の先端部付近でアバランシェ降伏を起こさせることができる。以上のように、電界集中部８のアスペクト比は、１以上であることが望ましい。
【００４０】
本第１の実施の形態では、電界集中部８の形成においてイオン注入を用いているが、ＳｉＣに注入されたイオン種は、イオン注入時および活性化アニール時に、イオン注入した方向に対してほぼ直角な方向にほとんど拡散しない。そこで、図５を用いて、アスペクト比が１以上となる電界集中部を形成することができる条件を考える。たとえばマスク（アルマイトマスク３２）の開口部の直径をｂとすると、イオン注入によって形成された電界集中部８の断面形状は、高さがＬであり、上底がｂであり、下底がｂ＋Ｌ／２である等脚台形となる。この場合のアスペクト比は、その定義からＬ／（ｂ＋Ｌ／２）となり、これが１以上となるためには、ｂ≦Ｌ／２にする必要がある。このような条件で、アバランシェ降伏層２（第１のｎ型半導体層２１）とマスクを形成することによって、アスペクト比が１以上の電界集中部８を形成することができる。
【００４１】
なお、上述した説明では、ｐ型半導体基板１にｎ型の半導体層を積層させ、その境界にｐ型の電界集中部をイオン注入で形成する場合を説明したが、図９に示されるように、上述した説明で導電型を入れ替えるように構成したものでもよい。図９は、本発明の第１の実施の形態にかかる半導体装置の構成の他の例を模式的に示す断面図である。この図９に示されるように、ｎ型半導体基板１にｐ型の半導体層２１，２２からなるアバランシェ降伏層２を積層させ、ｐ型のアバランシェ降伏層２のｎ型半導体基板１との境界にｎ型の半導体領域からなる電界集中部８をイオン注入で形成した半導体装置の断面の構造の一例を示す図である。この場合、ｎ型半導体基板１のドーパントとしてはたとえばＮまたはＰを使用するのが好ましく、ｐ型の半導体層のドーパントとしてはたとえばＡｌまたはＢを使用するのが好ましい。
【００４２】
図１０−１は、本発明にかかる半導体装置の第１の実施の形態の構造の他の例を模式的に示す断面図である。この図１０−１の例では、図１の半導体装置において、ドリフト層３中のオーミックコンタクト層４との界面からｘ［μｍ］の位置に、所定の厚さのｐ+型半導体層１１を具備したものとなっている。なお、このときｐ型半導体基板１とｐ+型半導体層１１との間のドリフト層３ａは、電界集中部８よりもｎ型不純物濃度が低いｎ-型とし、オーミックコンタクト層４とｐ+型半導体層１１との間のドリフト層３ｂはｉ型としている。このような構造によれば、ｐ+型半導体層１１が電荷のクランプとして働き、つまり、ドリフト層３はｉ型半導体層から構成されるために電荷がほぼ０であると考えられ、半導体装置の第１と第２の電極５，６間に逆バイアスを印加すると、オーミックコンタクト層４とｐ+型半導体層との間は電荷による電界降下はほぼ０と考えられるので、この領域での電界分布をほぼ一定とすることができる。その結果、動作時における第１の電極５側における発熱が図１の場合に比して抑えられるので、上記のようにして作製した半導体装置をパッケージングした際に、第１の電極５側の半田付けの接合温度を図１の場合に比べて低くすることができ、壊れにくい半導体装置を実現することが可能となる。なお、この場合にも、図１０−２に示すように、導電型を入れ替えるように構成してもよい。
【００４３】
この第１の実施の形態によれば、電界集中部８を半導体装置のｐｎ接合面内に複数点設けることによって、局所的な降伏による過熱を抑制することができるという効果を有する。また、アバランシェ降伏の開始点である電界集中部８を増やすことによりアバランシェ降伏電流を増大させるという効果も有する。さらに、電界集中部８を設けることにより、従来のＩＭＰＡＴＴダイオードにおける使用する周波数に依存した最適なドリフト層の膜厚と不純物濃度の組み合わせで決まるアバランシェ降伏電圧よりも低い電圧でアバランシェ降伏を起こすことを可能とし、ワイドバンドギャップ半導体でＩＭＰＡＴＴダイオードを形成した場合における駆動電圧を下げることができるという効果を有する。
【００４４】
また、電界集中部８をイオン注入によって作製し、ウェットエッチングやドライエッチングなどのエッチングを用いないので、従来のようにエッチングした後に形成された先鋭化された電界集中部８が、その後の工程によって破損し、電界集中部８の高さにばらつきが生じてしまうことを防ぐことができる。さらに、電界集中部８の形成に、アルマイトマスク３２を用いることで、電界集中部８の先端の径を数ｎｍ〜数百ｎｍに容易に制御することができ、局所的に電界の偏りのない、安定したキャリア放出を可能にすることができる。
【００４５】
（第２の実施の形態）
図１１は、本発明の第２の実施の形態にかかる半導体装置の構成を模式的に示す断面図である。この半導体装置は、熱伝導率の大きなワイドバンドギャップ半導体であるｐ型の半導体基板１上に、半導体基板１と同一の材料でｎ型の半導体層からなるアバランシェ降伏層２、半導体基板１とアバランシェ降伏層２よりも不純物濃度が低いｉ型半導体層からなるドリフト層３、およびｎ+型の半導体材料からなるオーミックコンタクト層４が順次積層され、アバランシェ降伏層２内には、そのアバランシェ降伏層２よりもｎ型不純物濃度が高くされたｎ+型の半導体材料からなる複数の電界集中部８が設けられる。また、オーミックコンタクト層４の上面にはオーミック接合した第１の電極５が備えられ、半導体基板１の下面にはオーミック接合した第２の電極６が備えられている。
【００４６】
アバランシェ降伏層２に設けられる電界集中部８は、その基板面に垂直な方向の断面形状が、矩形状または半導体基板１に接する側の辺（以下、底辺という）の幅が先端部分の幅よりも長いテーパ形状を有する。この電界集中部８は、電界を集中させるために、アバランシェ降伏層２（ｎ型半導体層）の不純物濃度に比して、２桁ほど高い不純物濃度を有するように設定されている。さらに、この電界集中部８は、電界集中が起こる程度の面密度でアバランシェ降伏層２中に設けられる。その面密度は、使用する半導体材料によって異なるもので、適宜実験によって求められるものである。なお、この場合においても、電界集中部８の高さの底辺の幅に対する比であるアスペクト比を１以上とすることが望ましい。
【００４７】
この半導体装置の場合、電界集中部８のｎ型不純物濃度を、アバランシェ降伏層２（ｎ型半導体層）よりも高く設定することで、電界集中部８におけるアバランシェ降伏を起こしやすくしている。また、このとき、ｎ+型の電界集中部８の下端部（ｎ+型の電界集中部８とｐ型半導体基板１との間）からキャリアが発生する。なお、第１の実施の形態と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
【００４８】
このような構造を有する半導体装置の製造方法とその動作は第１の実施の形態で説明したものと基本的に同様であるので、その詳細な説明は省略する。ただし、第２の実施の形態では、図３−５におけるイオン注入工程でｐ型不純物がイオン注入される代わりに、ｎ型半導体層２１に、ｎ型半導体層のｎ型不純物濃度に比して２桁ほど高い濃度のｎ型不純物をイオン注入する。なお、このときも電界集中部８の上部の径は数十〜数百Å程度であり、その間隔が数千Å〜数μｍであることが望ましい。
【００４９】
なお、上述した説明では、ｐ型半導体基板１にｎ型の半導体層からなるアバランシェ降伏層２を形成し、アバランシェ降伏層２のｐ型半導体基板１側にｎ+型の電界集中部８をイオン注入で形成する場合を説明したが、上述した説明で導電型を入れ替えるように構成したものでもよい。すなわち、ｎ型半導体基板にｐ型の半導体層からなるアバランシェ降伏層を形成し、このｐ型の半導体層（アバランシェ降伏層）のｎ型半導体基板側にｐ+型の電界集中部をイオン注入で形成したものでもよい。
【００５０】
この第２の実施の形態によれば、第１の実施の形態の効果のほかに、半導体基板１と異なる導電型の電界集中部８をアバランシェ降伏層２中に形成し、基板側界面にｐｎ接合を形成するようにしたので、第１の実施の形態の場合に比して、製造工程を簡略化することができるという効果を有する。
【００５１】
（第３の実施の形態）
図１２は、本発明の第３の実施の形態にかかる半導体装置の構成を模式的に示す断面図である。この半導体装置は、熱伝導率の大きなワイドバンドギャップ半導体であるｐ型の半導体基板１上に、半導体基板１と同一の材料でｎ型の半導体層からなるアバランシェ降伏層２、半導体基板１とアバランシェ降伏層２よりも不純物濃度が低いドリフト層３、およびｎ+型の半導体材料からなるオーミックコンタクト層４が順次積層され、アバランシェ降伏層２に接する側の半導体基板１内には、アバランシェ降伏層２よりもｎ型不純物濃度が高くされたｎ+型の半導体材料からなる複数の電界集中部８が設けられる。また、オーミックコンタクト層４の上面にはオーミック接合した第１の電極５が備えられ、半導体基板１の下面にはオーミック接合した第２の電極６が備えられている。なお、第１の実施の形態と同一の構成要素には同一の符号を付し、その詳細な説明を省略する。
【００５２】
この第３の実施の形態における電界集中部８は、アバランシェ降伏層２内に電界集中部が形成される第１と第２の実施の形態と異なり、半導体基板１内に形成される。しかし、この場合にも、半導体基板１に設けられる電界集中部８は、その基板面に垂直な方向の断面形状が、矩形状かまたはアバランシェ降伏層２に接する側の辺（以下、上辺という）の幅が下端部分の辺（以下、底辺という）の幅よりも短いテーパ形状を有する。この電界集中部８は、電界を集中させるために、アバランシェ降伏層２内における不純物濃度に比して、不純物濃度が高く設定されている。さらに、この電界集中部８は、電界集中が起こる程度の面密度で半導体基板１の上面内に設けられる。その面密度は、使用する半導体材料によって異なるもので、適宜実験によって求められるものである。なお、この電界集中部８の高さの底辺の幅に対する比であるアスペクト比は１以上であることが望ましい。
【００５３】
つぎに、このような構造を有する半導体装置の製造方法について説明する。図１３−１〜図１３−６は、本発明による半導体装置の第３の実施の形態の製造方法の手順の一例を模式的に示す断面図である。以下では、半導体材料としてＳｉＣを用いた場合を例に挙げて説明する。まず、ｐ型の不純物が導入されたＳｉＣ基板１Ｓの上面の全面に（図１３−１）、Ａｌ膜またはＡｌを含む合金膜であるＡｌ含有膜３１を堆積する（図１３−２）。ついで、第１の実施の形態と同様に、Ａｌ含有膜３１を堆積させたｐ型のＳｉＣ基板１Ｓを陽極とし、Ｐｂなどの被酸化物を陰極として、これらを希硫酸中などの陽極酸化溶液中に浸漬し、ｐ型のＳｉＣ基板１Ｓの上面に形成されたＡｌ含有膜３１を陽極酸化して、微細孔が形成された図４に示されるようなアルマイトマスク３２を形成する（図１３−３）。なお、このとき形成されるアルマイトマスク３２は、後の工程でアルマイトマスク３２を用いて形成される電界集中部８の上部の径が数十〜数百Å程度であり、その間隔が数千Å〜数μｍとなるように、微細孔が形成されることが望ましい。
【００５４】
ついで、図１３−３、図４で形成したアルマイトマスク３２をマスクとして、ｐ型のＳｉＣ基板１ＳにＰ（リン）またはＮ（窒素）のｎ型不純物のイオン注入を行って、選択的にｎ型半導体領域８を形成する（図１３−４）。このときのｎ型不純物の注入領域の深さは約０．３〜２．５μｍ程度が好ましい。たとえば、ｎ型不純物の注入領域の深さを０．６μｍとする場合には、ｐ型のＳｉＣ基板１Ｓに１０〜３６０ｋｅＶのＰイオンまたはＮイオンによる多段注入を行う必要がある。その後、アルマイトマスク３２を剥離し、熱処理を行って注入したイオン種を活性化させて、電界集中部８を形成する（図１３−５）。この熱処理時において、ＳｉＣ基板１Ｓに注入されたＡｌイオンは熱拡散しにくいため、イオン注入によって形成されたプロファイルが大きく崩れることはない。
【００５５】
ついで、電界集中部８が形成されたＳｉＣ基板１Ｓ上に、ｎ型のＳｉＣ膜２Ｓ、ｉ型のＳｉＣ膜からなるドリフト層３Ｓ、ドリフト層３Ｓよりもｎ型の不純物を高濃度で導入したオーミックコンタクト層４Ｓを順にＭＯＣＶＤ法などでエピタキシャル成長させる（図１３−６）。そして、さらにオーミックコンタクト層４Ｓ上には、たとえばＮｉなどの第１の電極を形成し、ＳｉＣ基板１Ｓの裏側には、たとえばＡｌ−Ｔｉなどを用いて第２の電極を形成する。以上によって、図１２に示される半導体装置が得られる。
【００５６】
なお、上述した説明では、ｐ型半導体基板１にｎ型の半導体層からなるアバランシェ降伏層２を形成し、ｐ型半導体基板１内のｎ型の半導体層（アバランシェ降伏層２）との境界付近にｎ+型の電界集中部８を形成する場合を説明したが、図１４に示されるように、上述した説明で導電型を入れ替えるように構成したものでもよい。図１４は、本発明の第３の実施の形態にかかる半導体装置の構成の他の例を模式的に示す断面図である。この図１４に示されるように、ｎ型半導体基板１にｐ型の半導体層を積層させてアバランシェ降伏層２を形成し、ｎ型半導体基板１内のｐ型の半導体層（アバランシェ降伏層２）との境界付近にｐ+型の電界集中部８を形成した半導体装置の断面の構造の一例を示す図である。この場合、ｎ型半導体基板１のドーパントとしてはたとえばＮまたはＰを使用するのが好ましく、ｐ型の半導体層のドーパントとしてはたとえばＡｌまたはＢを使用するのが好ましい。
【００５７】
図１５は、本発明にかかる半導体装置の第３の実施の形態の構造の他の例を模式的に示す断面図である。この図１５の例では、図１２の半導体装置において、ドリフト層３中のオーミックコンタクト層４との界面からｘ［μｍ］の位置に、所定の厚さのｐ+型半導体層１１を具備したものとなっている。なお、このときｐ型半導体基板１とｐ+型半導体層１１との間のドリフト層３ａは、電界集中部８よりもｎ型不純物濃度が低いｎ-型とし、オーミックコンタクト層４とｐ+型半導体層１１との間のドリフト層３ｂはｉ型としている。このような構造によれば、ｐ+型半導体層１１が電荷のクランプとして働く。つまり、ドリフト層３はｉ型半導体層から構成されるために電荷がほぼ０であると考えられ、半導体装置の第１と第２の電極５，６間に逆バイアスを印加すると、オーミックコンタクト層４とｐ+型半導体層との間は電荷による電界降下はほぼ０と考えられるので、この領域での電界分布をほぼ一定とすることができる。その結果、動作時における第１の電極５側における発熱が図１２の場合に比して抑えられるので、上記のようにして作成した半導体装置をパッケージングした際に、第１の電極５側の半田付けの接合温度を図１２の場合に比べて低くすることができ、壊れにくい半導体装置を実現することが可能となる。なお、この場合にも、導電型を入れ替えるように構成してもよい。このような第３の実施の形態でも、第１と第２の実施の形態と同様の効果を有する。
【００５８】
本実施の形態にかかる半導体装置は、大電流を流すことができるとともに、コストや重量の増加および信頼性の低下を招くことがない半導体装置とその製造方法に適用することができる。また、熱伝導率の高いＳｉＣなどのワイドバンドギャップ半導体を使用することにより、優れた熱放出性を有し、冷却機器が不要となり、各種の機器の小型化、省スペース化なども可能となる。
【００５９】
たとえば、マイクロ波を使用した電子レンジなどの電子調理器に適用することができる。これは、分子振動を利用した機器への応用例であるが、他の食品処理・加工（加熱・乾燥・発酵・殺菌）にも適用可能である。また、家庭用、産業用、医療用ゴミ処理（医療用物・ゴミ処理）などにも適用することができる。
【００６０】
さらに、無電極ランプ装置（紫外線、可視光線）、半導体製造装置（エッチング装置、アッシング装置、スパッタ装置、クリーニング装置など）などのプラズマを利用した機器や、レーダ、移動機器関係基地局の増幅器にも適用可能である。さらに、無線通信の分野に適用でき、ＧＰＳ（Global Positioning System）などに応用したり、駐車禁止の取り締まり端末などに応用したりすることが可能である。その他に、医療用Ｘ線発生装置に対しても適用可能である。
【産業上の利用可能性】
【００６１】
以上のように、本発明にかかる半導体装置とその製造方法は、素子破壊を抑えながら効率よく大電流を流すことができる電子調理器、ゴミ処理用機器、無電極ランプ装置、半導体製造装置、無線通信分野の機器、医療用Ｘ線発生装置などに適している。
【図面の簡単な説明】
【００６２】
【図１】本発明の第１の実施の形態にかかる半導体装置の構成を模式的に示す断面図である。
【図２】電界集中部の断面形状の一例を模式的に示す断面図である。
【図３−１】本発明による半導体装置の第１の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その１）。
【図３−２】本発明による半導体装置の第１の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その２）。
【図３−３】本発明による半導体装置の第１の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その３）。
【図３−４】本発明による半導体装置の第１の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その４）。
【図３−５】本発明による半導体装置の第１の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その５）。
【図３−６】本発明による半導体装置の第１の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その６）。
【図３−７】本発明による半導体装置の第１の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その７）。
【図４】アルマイトマスクの上面図の一例を示す図である。
【図５】イオン注入された断面の様子を模式的に示す図である。
【図６−１】半導体装置の動作状態を模式的に示す図である。
【図６−２】半導体装置の動作状態を模式的に示す図である。
【図６−３】半導体装置の動作状態を模式的に示す図である。
【図７−１】ｐｎ接合が平坦に形成されている場合の電位の様子を示す図である。
【図７−２】アスペクト比が１未満の電界集中部付近の電位の様子を示す図である。
【図７−３】アスペクト比が１以上の電界集中部付近の電位の様子を示す図である。
【図８−１】一般的に知られているアスペクト比が１未満の電界集中部の形成方法の一例を示す図である。
【図８−２】正四角錐の電界集中部における断面を選択する一例を示す図である。
【図８−３】図８−２の正四角錐の断面を示す図である。
【図８−４】正四角錐の電界集中部における断面を選択する一例を示す図である。
【図８−５】図８−４の正四角錐の断面を示す図である。
【図９】本発明の第１の実施の形態にかかる半導体装置の構成の他の例を模式的に示す断面図である。
【図１０−１】本発明にかかる半導体装置の第１の実施の形態の構造の他の例を模式的に示す断面図である。
【図１０−２】本発明にかかる半導体装置の第１の実施の形態の構造の他の例を模式的に示す断面図である。
【図１１】本発明の第２の実施の形態にかかる半導体装置の構成を模式的に示す断面図である。
【図１２】本発明の第３の実施の形態にかかる半導体装置の構成を模式的に示す断面図である。
【図１３−１】本発明による半導体装置の第３の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その１）。
【図１３−２】本発明による半導体装置の第３の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その２）。
【図１３−３】本発明による半導体装置の第３の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その３）。
【図１３−４】本発明による半導体装置の第３の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その４）。
【図１３−５】本発明による半導体装置の第３の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その５）。
【図１３−６】本発明による半導体装置の第３の実施の形態の製造方法の手順の一例を模式的に示す断面図である（その６）。
【図１４】本発明の第３の実施の形態にかかる半導体装置の構成の他の例を模式的に示す断面図である。
【図１５】本発明にかかる半導体装置の第３の実施の形態の構造の他の例を模式的に示す断面図である。
【符号の説明】
【００６３】
１  半導体基板
２  アバランシェ降伏層
３  ドリフト層
４  オーミックコンタクト層
５  第１の電極
６  第２の電極
８  電界集中部
【図１】
2007335519.tif 000003
【図２】
2007335519.tif 000004
【図３−１】
2007335519.tif 000005
【図３−２】
2007335519.tif 000006
【図３−３】
2007335519.tif 000007
【図３−４】
2007335519.tif 000008
【図３−５】
2007335519.tif 000009
【図３−６】
2007335519.tif 000010
【図３−７】
2007335519.tif 000011
【図４】
2007335519.tif 000012
【図５】
2007335519.tif 000013
【図６−１】
2007335519.tif 000014
【図６−２】
2007335519.tif 000015
【図６−３】
2007335519.tif 000016
【図７−１】
2007335519.tif 000017
【図７−２】
2007335519.tif 000018
【図７−３】
2007335519.tif 000019
【図８−１】
2007335519.tif 000020
【図８−２】
2007335519.tif 000021
【図８−３】
2007335519.tif 000022
【図８−４】
2007335519.tif 000023
【図８−５】
2007335519.tif 000024
【図９】
2007335519.tif 000025
【図１０−１】
2007335519.tif 000026
【図１０−２】
2007335519.tif 000027
【図１１】
2007335519.tif 000028
【図１２】
2007335519.tif 000029
【図１３−１】
2007335519.tif 000030
【図１３−２】
2007335519.tif 000031
【図１３−３】
2007335519.tif 000032
【図１３−４】
2007335519.tif 000033
【図１３−５】
2007335519.tif 000034
【図１３−６】
2007335519.tif 000035
【図１４】
2007335519.tif 000036
【図１５】
2007335519.tif 000037