(57)【要約】【課題】書き換えの可能な電気ヒューズを最小回路で実現する。【解決手段】一端が外部電源電圧端子に接続された２本の電気ヒューズと、前記２本の電気ヒューズの共通接続ノードと接地端子間に並列に接続されたプログラム制御用の２本のスイッチング素子および読出し用の２本のスイッチング素子と、前記第１の電気ヒューズとスイッチング素子の接続点の電圧を検知する検知回路と、前記第１の電気ヒューズと、第２の電気ヒューズの接続点の電圧レベルを受ける排他的論理和を備えており、複数の電気ヒューズを初段から順番に１つずつ電気ヒューズをプログラムするに際して、前段の電気ヒューズの状態を検知回路で検知し、前段の電気ヒューズがプログラムされている時だけ、次段の電気ヒューズをプログラムするかどうかを判断するので、１本のプログラム用外部制御端子からプログラムが必要な電気ヒューズの本数分の信号パルスを入れることでプログラムが実現する。【選択図】図１
2007081018.tif 000002
【特許請求の範囲】
【請求項１】
プログラム前の状態にある複数の電気ヒューズと、
プログラム制御信号に応答して少なくとも１つの電気ヒューズをプログラムし残りの電気ヒューズをプログラムしないヒューズ状態とし、それ以降のプログラム制御信号に応答して残りの電気ヒューズを同時ないしは順次にプログラムするヒューズ状態とするプログラム制御手段と、
プログラム制御手段からのヒューズデータの組み合わせを論理出力する論理手段と、
を備える、ことを特徴とする電気ヒューズモジュール。
【請求項２】
電気ヒューズは、シリサイドもしくはポリシリコンもしくはメタルで形成され一端が外部電源電圧に接続されていることを特徴とする請求項１に記載の電気ヒューズモジュール。
【請求項３】
読出し制御信号に応答してプログラム制御手段からのヒューズデータを論理手段に入力するヒューズデータ読出し回路を備える、ことを特徴とする請求項１に記載の電気ヒューズモジュール。
【請求項４】
論理手段は、排他的論理和回路であることを特徴とする請求項１ないし３のうちのいずれかに記載の電気ヒューズモジュール。
【請求項５】
プログラム制御手段は、
電気ヒューズそれぞれの他端と接地端子それぞれとの間に接続された複数のプログラム制御素子と、
少なくとも１つの第１の電気ヒューズとそれに対応する第１のプログラム制御素子との接続点電圧を検知する検知回路と、
を含み、
第１のプログラム制御素子以外の他のプログラム制御素子は、
複数のプログラム制御素子のうち、第１の電気ヒューズに接続された第１のプログラム制御素子は、最初のプログラム制御信号の入力に応答して第１の電気ヒューズをプログラムし、
第１のプログラム制御素子以外の他のプログラム制御素子は、検知信号の入力に応答してそれに対応する電気ヒューズをプログラムし、
検知回路は、最初のプログラム制御信号の入力に応答して前記接続点電圧を検知し、第１の電気ヒューズがプログラムしていると検知し、かつ、それ以降のプログラム制御信号の入力時に、次段以降の電気ヒューズをプログラムする検知信号を出力する、
ことを特徴とする請求項１ないし４のうちのいずれかに記載の電気ヒューズモジュール。
【請求項６】
電気ヒューズが、第１ないし第４の電気ヒューズであり、
プログラム制御素子が、第１ないし第４の電気ヒューズそれぞれに個別に接続された第１、第２、第３、第４のプログラム制御素子であり、
検知回路が、第１ないし第３の電気ヒューズとそれらに対応する第１ないし第３のプログラム制御素子との間の第１ないし第４の接続点電圧をそれぞれ検知する第１、第２、第３の検知回路であり、
論理手段が、第１と第４の接続点電圧を入力する第１の排他的論理和回路と、第２と第３の接続点電圧を入力する第２の排他的論理和回路と、第１および第２の排他的論理和回路の出力を入力する第３の排他的論理和回路とを備える、ことを特徴とする請求項１ないし５のうちのいずれかに記載の電気ヒューズモジュール。
【請求項７】
検知回路が、電気ヒューズとプログラム制御素子との接続点電圧を入力レベルとした信号とプログラム制御信号との論理積演算をとる回路構成を備えることを特徴とする請求項５または６に記載の電気ヒューズモジュール。
【請求項８】
検知回路の出力信号が前段のプログラム制御用のスイッチング素子を次段のプログラム動作の時にはオフさせているオフ制御回路を備える、請求項５ないし７のいずれかに記載のことを特徴とする電気ヒューズモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通電により電気ヒューズ素子を電気的に切断してプログラム（溶断やシリサイド化など）する電気ヒューズモジュールに関するものである。
【背景技術】
【０００２】
従来、電気ヒューズ装置（電気ヒューズモジュール）は、高周波のトリミング用プログラムデバイス等の半導体集積回路（ＬＳＩ）に広く使用されている。電気ヒューズ装置において、ポリシリコン等で形成された電気ヒューズ素子は、バイポーラトランジスタに直列に接続され、１アンペア程度の大電流を流してプログラム（溶断やシリサイド化など）することによりプログラムされる。
【０００３】
近年、半導体集積回路の分野において、ゲート材料としてポリシリコン上に金属材料をシリサイド化して形成し、ゲート材料を低抵抗化するプロセスが開発された。そこで、ゲート材料に電流を流すことにより、上面のシリサイド層を切断し、高抵抗化するような仕組みを利用した電気ヒューズ素子の技術が現れている。１３０ｎｍや９０ｎｍプロセス世代では、通電により電気ヒューズ素子をプログラムする際に必要な瞬時電流は、電気ヒューズ素子１個当たり１０〜３０ミリアンペアである。
【０００４】
図１０は従来から半導体集積回路に使用されている電気ヒューズ装置の構成例を示す回路図である。図１０において、１００は電気ヒューズ、１０１は電気ヒューズ１００と直列に接続されたＰＭＯＳトランジスタ（スイッチング素子）、１０２は出力をＰＭＯＳトランジスタ１０１のゲートに接続されたＮＡＮＤ回路である。
【０００５】
選択された電気ヒューズ１００に対して、ＮＡＮＤ回路１０２にプログラム信号が入力され、ＮＡＮＤ回路１０２の導通によりＰＭＯＳトランジスタ１０１がオンして電流が流される。電気ヒューズ１００は、シリサイドやポリシリコンもしくはメタルの微細パターンで形成され、所定の電流が流されると熱的にプログラムされ、断線や抵抗上昇が発生する。これにより、プログラムされない初期の電気ヒューズ素子抵抗と、プログラムされ高抵抗化された電気ヒューズの抵抗値を読み出すことで、信号状態の０／１を認識することができる。このようにして電気ヒューズ装置を実現することができる（例えば、特許文献１参照）。
【特許文献１】特表平１１−５１２８７９号公報（第１２−１３頁、第３図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この電気ヒューズ装置においては、ワンタイムＰＲＯＭ（ＯＴＰ）の用途として外部から電気信号を与えて、１回だけ、データの書込みを行うことができるものであり、データを書き換えることができない。本発明により解決すべき課題は、電気ヒューズによりデータの書き換えを可能にすることである。
【課題を解決するための手段】
【０００７】
本発明にかかる電気ヒューズモジュールは、プログラム前の状態にある複数の電気ヒューズと、プログラム制御信号に応答して少なくとも１つの電気ヒューズをプログラムし残りの電気ヒューズをプログラムしないヒューズ状態とし、それ以降のプログラム制御信号に応答して残りの電気ヒューズを同時ないしは順次にプログラムするヒューズ状態とするプログラム制御手段と、プログラム制御手段からのヒューズデータの組み合わせを論理出力する論理手段とを備えることを特徴とするものである。
【０００８】
本発明においては、プログラム制御信号に応答するプログラム制御手段により複数の電気ヒューズを初段から順番に１つずつ電気ヒューズをプログラムすることができるから、論理手段によるヒューズデータの組み合わせの論理出力から、初期状態を例えば、「０」、第１の電気ヒューズプログラム後に「１」、以降の電気ヒューズプログラム後「０」、というように一回だけ「０」から「１」になったデータの書き換えを実現させることができる。したがって、電気ヒューズモジュールを必要分だけ並べて書き換えを実現する場合に比べて、回路規模および制御端子数を削減することができる。
【０００９】
また、本発明においては、プログラム制御素子を順次導通していくに際しては検知回路により前段の電気ヒューズがプログラムされている状態を検知し、前段の電気ヒューズがプログラムされている時だけ、次段の電気ヒューズのプログラムの実行が可能であり、１本のプログラム制御信号の端子からプログラムが必要な電気ヒューズの本数分のプログラム制御信号を入力することだけでプログラムを実現させることができる。
【００１０】
電気ヒューズのプログラムには、材料変質に伴う高抵抗化のほか溶断も含まれる。
【００１１】
半導体集積回路の実動作時には、読出し制御素子を導通し、電気ヒューズと読出し制御素子との接続ノードに現れる電圧レベルを入力とする論理出力、例えば、排他的論理和をとることにより、初期状態「０」、第１の電気ヒューズプログラム後「１」、それ以降の電気ヒューズプログラム後「０」、というように一回だけ「０」から「１」になったデータの書き換えを実現させることができる。
【００１２】
好ましくは電気ヒューズはシリサイドもしくはポリシリコンもしくはメタルで形成され一端が外部電源電圧に接続されている。
【００１３】
好ましくは読出し制御信号に応答してプログラム制御手段からのヒューズデータを論理手段に入力するヒューズデータ読出し回路を備える。
【００１４】
好ましくは論理手段は排他的論理和回路である。
【００１５】
好ましくはプログラム制御手段は、電気ヒューズそれぞれの他端と接地端子それぞれとの間に接続された複数のプログラム制御素子と、少なくとも１つの第１の電気ヒューズとそれに対応する第１のプログラム制御素子との接続点電圧を検知する検知回路とを含み、第１のプログラム制御素子以外の他のプログラム制御素子は、複数のプログラム制御素子のうち、第１の電気ヒューズに接続された第１のプログラム制御素子は、最初のプログラム制御信号の入力に応答して第１の電気ヒューズをプログラムし、第１のプログラム制御素子以外の他のプログラム制御素子は、検知信号の入力に応答してそれに対応する電気ヒューズをプログラムし、検知回路は、最初のプログラム制御信号の入力に応答して前記接続点電圧を検知し、第１の電気ヒューズがプログラムしていると検知し、かつ、それ以降のプログラム制御信号の入力時に、次段以降の電気ヒューズをプログラムする検知信号を出力する。
【００１６】
好ましくは電気ヒューズが、第１ないし第４の電気ヒューズであり、プログラム制御素子が、第１ないし第４の電気ヒューズそれぞれに個別に接続された第１、第２、第３、第４のプログラム制御素子であり、検知回路が、第１ないし第３の電気ヒューズとそれらに対応する第１ないし第３のプログラム制御素子との間の第１ないし第４の接続点電圧をそれぞれ検知する第１、第２、第３の検知回路であり、論理手段が、第１と第４の接続点電圧を入力する第１の排他的論理和回路と、第２と第３の接続点電圧を入力する第２の排他的論理和回路と、第１および第２の排他的論理和回路の出力を入力する第３の排他的論理和回路とを備える。
【００１７】
この構成では初期状態「０」、第１の電気ヒューズプログラム後「１」、第２の電気ヒューズプログラム後「０」、第３の電気ヒューズプログラム後「１」、第４のヒューズプログラム後「０」というように４回のデータの書き換えを実現させることができる。
【００１８】
好ましくは検知回路が、電気ヒューズとプログラム制御素子との接続点電圧を入力レベルとした信号とプログラム制御信号との論理積演算をとる回路構成を備える。
【００１９】
好ましくは検知回路の出力信号が前段のプログラム制御用のスイッチング素子を次段のプログラム動作の時にはオフさせているオフ制御回路を備える。
【００２０】
この構成では、検知回路の出力を受けて１度プログラムを実行した前段の電気ヒューズのプログラム制御素子をオフするので、電気ヒューズの２度切りが発生しないでプログラム動作を実行することができる。
【発明の効果】
【００２１】
本発明によれば、回路規模の削減を図りながら書き換えを実現できる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明にかかわる電気ヒューズモジュールの実施の形態について、図面を参照しながら具体的に説明する。
【００２３】
（実施の形態１）
本発明の実施の形態１の電気ヒューズモジュールを説明する。
【００２４】
図１は本発明の実施の形態１における電気ヒューズモジュールの構成を示す回路図である。図１において、１０，１１はそれぞれ一端が外部電源端子に接続された第１、第２の電気ヒューズである。電気ヒューズ１０、１１は、シリサイドもしくはポリシリコンもしくはメタルで形成されている。
【００２５】
１２、１３はそれぞれのドレインが第１および第２の電気ヒューズ１０、１１それぞれの他端に接続され、それぞれのソースが接地端子に接続された、ＮＭＯＳトランジスタからなる第１、第２のプログラム制御素子である。Ｄ１は、第１の電気ヒューズ１０と第１のプログラム制御素子１２との第１のノード（接続点）、Ｄ２は第２の電気ヒューズ１１と第２のプログラム制御素子１３との第２のノードである。
【００２６】
１４は検知回路である。この検知回路１４は、プログラム制御信号（Ｐｒｏｇ）の入力に応答して第１のノードＤ１の電圧を検知し、この検知から第１の電気ヒューズ１０がプログラムしていると検知するときは、それ以降のプログラム制御信号（Ｐｒｏｇ）の入力時に、第２の電気ヒューズ１１をプログラムさせるよう第２のプログラム制御素子１３をオンにするようになっている。
【００２７】
１５はヒューズデータ読出し回路である。このヒューズデータ読出し回路１５はヒューズデータを読み出す回路である。ヒューズデータは第１、第２の電気ヒューズ１０，１１のプログラムに関するデータである。ヒューズデータ読出し回路１５は、ドレインが第１のノードＤ１に接続されソースが接地された、ＮＭＯＳトランジスタからなる第１の読出し制御素子１５ａと、ドレインが第２のノードＤ２に接続されソースが接地された、ＮＭＯＳトランジスタからなる第２の読出し制御素子１５ｂとを備える。ヒューズデータ読出し回路１５は、ヒューズデータを読み出すに際してはこれら読出し制御素子１５ａ，１５ｂのゲートに対する読出し信号（Ｒｅａｄ）によりオンすることによりヒューズデータを読み出すようになっている。
【００２８】
なお、検知回路１４とヒューズデータ読出し回路１５は、プログラム制御手段を構成する。
【００２９】
このプログラム制御手段は、プログラム制御信号（Ｐｒｏｇ）に応答して、少なくとも１つの電気ヒューズである第１の電気ヒューズ１０をプログラムし、残りの電気ヒューズである第２の電気ヒューズ１１をプログラムしないヒューズ状態とし、次のプログラム制御信号（Ｐｒｏｇ）に応答して第２の電気ヒューズ１１をプログラムするヒューズ状態に制御するようになっている。このプログラム制御手段は実施の形態１以降の各実施の形態においても、具体構成は各実施の形態で同一ないしは相違するが、その基本は同様である。
【００３０】
１６は排他的論理和回路（Ｅｘ−ＯＲ）である。この排他的論理和回路１６は、プログラム制御手段からのヒューズデータの組み合わせを論理出力（ＯＵＴ）する論理手段を構成する。この論理手段は実施の形態１以降の各実施の形態においても具体構成は各実施の形態で同一ないしは相違するが、その基本は同様である。
【００３１】
ヒューズデータ読出し回路１５を構成する第１、第２の読出し制御素子１５ａ，１５ｂは、それぞれ、第１、第２プログラム制御素子１２、１３よりもトランジスタとしてのサイズが小さくなっている。これは、ヒューズデータ読出し時において読出し制御素子１５ａ，１５ｂのＯＮに要するソースドレイン電流は、第１、第２プログラム制御素子１２，１３が電気ヒューズ１０，１１をプログラムするのに要するソースドレイン電流ほど大電流を必要としないからである。
【００３２】
なお、実施の形態１以降の各実施の形態におけるプログラム制御素子や読出し制御素子も同様であるので各実施の形態でのその説明は省略するものとする。
【００３３】
以上の構成を備えた実施の形態の電気ヒューズモジュールの動作を説明する。
【００３４】
まず、第１の電気ヒューズ１０をプログラムする動作について説明する。
【００３５】
第１のプログラム制御素子１２のゲートと検知回路１４とにプログラム制御信号（Ｐｒｏｇ）を入力する。このプログラム制御信号（Ｐｒｏｇ）の入力により第１のプログラム制御素子１２がオンする。第１のプログラム制御素子１２がオンすると、第１の電気ヒューズ１０はプログラム動作を開始する。
【００３６】
一方、検知回路１４は、プログラム制御信号（Ｐｒｏｇ）の入力に応答して第１のノードＤ１の電圧変化から第１の電気ヒューズ１０の状態がプログラム前（切断前）の状態であることを検知し、第２のプログラム制御素子１３のゲート電圧を制御して該第２のプログラム制御素子１３をオフに制御しておくので、第２の電気ヒューズ１１はプログラム動作を開始しない。
【００３７】
第１のプログラム制御素子１２がオンして第１の電気ヒューズ１０のプログラムが実行される前は、第１の電気ヒューズ１０の抵抗値が低く、ノードＤ１は高電位であるが（状態１）、第１の電気ヒューズ１０がプログラムされた後は第１の電気ヒューズ１０が高抵抗化されることにより、ノードＤ１の電位は下がることになる。（状態２）
以上のように第１の電気ヒューズ１０がプログラムされた状態を読み出すに際しては、読出し信号（Ｒｅａｄ）をヒューズデータ読出し回路に入力してその第１、第２の読出し制御素子１５ａ，１５ｂを同時オンし、第１の電気ヒューズ１０の抵抗と第１の読出し制御素子１５ａの抵抗との抵抗比であるノードＤ１の電圧レベルと、第２の電気ヒューズ１１の抵抗と第２の読出し制御素子１５ｂの抵抗との抵抗比であるノードＤ２の電圧レベルとを入力レベルとする排他的論理和回路１６の論理出力（ＯＵＴ）から読み出す。
【００３８】
初期状態ではノードＤ１、Ｄ２の電位は両方とも高値（Ｈ）であるから、排他的論理和回路１６の論理出力（ＯＵＴ）は「０」であったが、第１の電気ヒューズ１０がプログラム後の（状態１）になると、ノードＤ１の電位は低値（Ｌ）、ノードＤ２の電位は高値（Ｈ）であるから、排他的論理和回路１６の論理出力（ＯＵＴ）は「１」となる。
【００３９】
以上により、電気ヒューズモジュールはデータの書込み（「０」から「１」）が行われることになる。次に、書き込んだデータの書き換え（「１」から「０」）について説明する。
【００４０】
この書き換えは、次のプログラム制御信号（Ｐｒｏｇ）を第１のプログラム制御素子１２と検知回路１４とに入力する。このとき、検知回路１４は、ノードＤ１の電位から第１の電気ヒューズ１０は既にプログラムされていることを検知して、第２のプログラム制御素子１３に検知信号を入力することにより当該第２のプログラム制御素子１３をオンにする。これにより、第２の電気ヒューズ１１はプログラムされる。
【００４１】
その結果、読出し信号（Ｒｅａｄ）をヒューズデータ読出し回路１５に入力して第１、第２の読出し制御素子１５ａ，１５ｂをオンにすると、第１の電気ヒューズ１０と第２の電気ヒューズ１１とがプログラムされてノードＤ１，Ｄ２の電位は共に低値（Ｌ）であるので、排他的論理和回路１６の論理出力（ＯＵＴ）は「０」となる。
【００４２】
以上のように、実施の形態１の電気ヒューズモジュールでは、初期状態「０」→データ書込み「１」→データ書き換え「０」というように、データの追記書き換えが実現し、いわゆる「０」「１」の１ビットのデータを出力するＯＴＰの電気ヒューズを有する半導体記憶装置において、最小の制御端子数で書き換え可能な電気ヒューズを実現することができる。
【００４３】
（実施の形態２）
本発明の実施の形態２の電気ヒューズモジュールを説明する。
【００４４】
図２は本発明の実施の形態２における電気ヒューズモジュールの構成を示す回路図である。図２において、２０、２１、２２、２３は一端が電源端子に接続された第１、第２、第３、第４の電気ヒューズ、２４、２５、２６、２７はそれぞれのドレインが第１、第２、第３、第４の電気ヒューズ２０、２１、２２、２３それぞれの他端に接続され、それぞれのソースが接地端子に接続された第１、第２、第３、第４のプログラム制御素子、２８、２９、３０は第１、第２、第３の電気ヒューズ２０、２１、２２、２３それぞれと第１、第２、第３のプログラム制御素子２０、２１、２２それぞれとの第１、第２、第３のノードＤ１，Ｄ２，Ｄ３の電圧をそれぞれ検知する第１、第２、第３の検知回路である。
【００４５】
３１は第１、第２、第３、第４の読出し制御素子３１ａ，３１ｂ，３１ｃ，３１ｄからなるヒューズデータ読出し回路である。
【００４６】
３２は排他的論理和回路である。排他的論理和回路３２は第１、第２、第３の排他的論理和回路３２ａ、３２ｂ，３２ｃにより構成されている。第１の排他的論理和回路３１ａの２入力は第２、第３のノードＤ２，Ｄ３の電位であり、第２の排他的論理和回路３１ｂの２入力は第１、第４のノードＤ１，Ｄ４の電位であり、第３の排他的論理和回路３１ｃの２入力は、第１、第２の排他的論理和回路３１ａ，３１ｂの論理出力（ＯＵＴ）である。この排他的論理和回路３２の論理は周知であるからその詳細な説明は略する。
【００４７】
以上の構成を備えた実施の形態２の電気ヒューズモジュールの動作を説明する。
【００４８】
最初に第１、第２、第３、第４の電気ヒューズ２０、２１、２２、２３を全てプログラムしないときには「０」が出力されている状態（プログラム前の状態）である。
【００４９】
まず、第１の電気ヒューズ２０をプログラムする動作について説明する。
【００５０】
プログラム制御信号（Ｐｒｏｇ）を受けて第１のプログラム制御素子２４がオンする。第１のプログラム制御素子２４がオンすることにより、第１の電気ヒューズ２０はプログラムされていく。
【００５１】
プログラム制御信号（Ｐｒｏｇ）は第１、第２、第３の検知回路２８、２９、３０にも入力されるが、第１、第２、第３の検知回路２８、２９、３０は全ての電気ヒューズ２０、２１、２２、２３がプログラム前の状態であることを検知するので第２、第３、第４のプログラム制御素子２５、２６、２７をそれぞれオフにしておく。それにより第２、第３、第４の電気ヒューズ２１、２２、２３のそれぞれのプログラム動作は開始しない。
【００５２】
第１のプログラム制御素子２４がオンしてプログラムが実行される前は、第１の電気ヒューズ２０の抵抗値が低く、第１のノードＤ１は高電位であるが（状態１）、第１の電気ヒューズ２０がプログラムされた後は第１の電気ヒューズ２０が高抵抗化されることにより、第１のノードＤ１の電位は下がることになる。（状態２）
以上のように第１の電気ヒューズ２０がプログラムされた状態を読み出す際には、読出し信号（Ｒｅａｄ）により、ヒューズデータ読出し回路３１の第１、第２、第３、第４の読出し制御素子３１ａ，３１ｂ，３１ｃ，３１ｄをオンし、第１の電気ヒューズ２０の抵抗と第１の読出し制御素子３１ａの抵抗との抵抗比である第１のノードＤ１の電圧レベルと、第２の電気ヒューズ１１の抵抗と第２の読出し制御素子３１ｂの抵抗との抵抗比である第２のノードＤ２の電圧を入力レベルと、第３の電気ヒューズ２２の抵抗と第３の読出し制御素子３１ｃの抵抗との抵抗比である第３のノードＤ３の電圧レベルと、第４の電気ヒューズ２３の抵抗と第４の読出し制御素子３１ｄの抵抗との抵抗比である第４のノードＤ４の電圧を入力レベルを入力として排他的論理和回路３２の論理出力（ＯＵＴ）を出力する。
【００５３】
初期状態では第１、第２、第３、第４のノードＤ１、Ｄ２、Ｄ３、Ｄ４の電位は高値（Ｈ）であるため、排他的論理和回路３２の論理出力（ＯＵＴ）は「０」であったが、第１の電気ヒューズ２０がプログラム後の（状態１）になると排他的論理和回路３２の論理出力（ＯＵＴ）は「１」となる。排他的論理和回路３２の論理出力（ＯＵＴ）の説明は省略する。これにより、データが書込み（「０」から「１」）が行われたことになる。
【００５４】
次に、上記書き込んだデータの書き換え（「１」から「０」に戻すこと）を説明する。
【００５５】
この書き換えは、第２の電気ヒューズ２１をプログラムする。そのため、まず、第１の検知回路２８は、第１のノードＤ１の電位レベルが第１の電気ヒューズ２０がプログラム後の（状態１）であることを検知し、かつ次のプログラム制御信号（Ｐｒｏｇ）が入ると、第２のプログラム制御素子２５をオンすることにより、第２の電気ヒューズ２１はプログラムされていく。このときプログラム制御信号（Ｐｒｏｇ）が第２、第３の検知回路２９、３０にも入力されるが、第２、第３の電気ヒューズ２１、２２がプログラム前の状態であることを検知するので第３、第４のプログラム制御素子２６、２７をオフにしておく。それにより第３、第４の電気ヒューズ２２、２３においてプログラム動作は開始しない。
【００５６】
以上のように第２の電気ヒューズ２１がプログラムされた状態を読み出す際には、ヒューズデータ読出し回路３１内部の全読出し制御素子３１ａ，３１ｂ，３１ｃ，３１ｄをオンし、第１の電気ヒューズ２０の抵抗と第１の読出し制御素子３１ａの抵抗との抵抗比である第１のノードＤ１の電圧レベルと、第２の電気ヒューズ１１の抵抗と第２の読出し制御素子３１ｂの抵抗との抵抗比である第２のノードＤ２の電圧レベルと、第３の電気ヒューズ２２の抵抗と第３の読出し制御素子３１ｃの抵抗との抵抗比である第３のノードＤ３の電圧レベルと、第４の電気ヒューズ２３の抵抗と第４の読出し制御素子３１ｄの抵抗との抵抗比である第４のノードＤ４の電圧を入力レベルを入力として排他的論理和回路３２の論理出力（ＯＵＴ）を出力する。
【００５７】
この排他的論理和回路３２の論理出力（ＯＵＴ）は、第２の電気ヒューズ２１がプログラム後の（状態１）になると「０」となり、データの書き換え（「１」から「０」に戻す）が実現する。
【００５８】
以上のように、外部からプログラム制御信号（Ｐｒｏｇ）が入力されたときに、各検知回路２８，２９，３０で前段の電気ヒューズ２０，２１，２２，２３それぞれの状態を検知し比較することによって、第１の電気ヒューズ２０から順次プログラムを実行していく。電気ヒューズ２０，２１，２２，２３それぞれをプログラムするたびに全電気ヒューズ２０，２１，２２，２３の出力の排他的論理和回路３２の論理出力（ＯＵＴ）で読み出すため、データを随時書き換えることが可能となる。
【００５９】
以上のように実施の形態２によれば、「０」「１」の１ビットのデータを出力するＯＴＰの電気ヒューズを有する半導体記憶装置において、最小の制御端子数で書き換え可能な電気ヒューズを実現できる。
【００６０】
（実施の形態３）
本発明の実施の形態３の電気ヒューズモジュールを説明する。
【００６１】
図３は本発明の実施の形態３における電気ヒューズモジュールの構成を示す回路図であり、図４は図３における回路図のタイミングチャートである。Ｃ１、Ｃ２は第１、第２のプログラム制御素子４２、４３のゲート入力である。図３において、４０，４１は一端が電源端子に接続された第１、第２の電気ヒューズ、４２、４３はそれぞれのドレインが第１および第２の電気ヒューズ４０、４１の他端に接続され、それぞれのソースが接地端子に接続された第１、第２のプログラム制御素子である。
【００６２】
４４は第１の電気ヒューズ４０と第１のプログラム制御素子４２との第１のノードＤ１の電圧を検知する検知回路である。検知回路４４はインバータ４４ａとＡＮＤ回路４４ｂとで構成されている。
【００６３】
４５は第１、第２の読出し制御素子４５ａ，４５ｂからなるヒューズデータ読出し回路である。
【００６４】
４６は排他的論理和回路である。
【００６５】
以上の構成を備えた実施の形態３の電気ヒューズモジュールの動作を説明する。
【００６６】
まず、第１の電気ヒューズ４０をプログラムする動作について説明する。プログラム制御信号（Ｐｒｏｇ）を受けて第１のプログラム制御素子４２がオンする。第１のプログラム制御素子４２がオンすることにより、第１の電気ヒューズ４０はプログラムされていく。このときプログラム制御信号（Ｐｒｏｇ）が検知回路４４にも入力されるが、第１の電気ヒューズ４０が切断前の状態であることを検知するので第２のプログラム制御素子４３をオフしておく。それにより第２の電気ヒューズ４１においてプログラム動作は開始しない。
【００６７】
第１のプログラム制御素子４２がオンしてプログラムが実行される前は、第１の電気ヒューズ４０の抵抗値が低く、ノードＤ１は高電位であるが（状態１）、第１の電気ヒューズ４０がプログラムされた後は第１の電気ヒューズ４０が高抵抗化されることにより、ノードＤ１の電位は下がることになる。（状態２）
以上のように第１の電気ヒュー４０ズがプログラムされた状態を読み出す際には、読出し信号（Ｒｅａｄ）を入力してヒューズデータ読出し回路４５内の第１、第２の読出し制御素子４５ａ，４５ｂをオンし、第１の電気ヒューズ４０の抵抗と第１の読出し制御素子４５ａの抵抗との抵抗比である第１のノードＤ１の電圧レベルと、第２の電気ヒューズ４１の抵抗と第２の読出し制御素子４５ｂの抵抗との抵抗比である第２のノードＤ２の電圧を入力レベルとして排他的論理和回路４６の論理出力（ＯＵＴ）で読み出す。
【００６８】
初期状態ではノードＤ１、Ｄ２の電位は両方とも高値（Ｈ）であったために、排他的論理和回路４６の論理出力（ＯＵＴ）は「０」であったが、第１の電気ヒューズ４０がプログラム後の（状態１）になると排他的論理和回路４６の論理出力（ＯＵＴ）は「１」となる。
【００６９】
これにより、データが書込み（「０」から「１」）が行われたことになる。
【００７０】
次に、上記書き込んだデータの書き換え（「１」から「０」に戻すこと）を説明する。
【００７１】
この書き換えは、第２の電気ヒューズ４１をプログラムする。
【００７２】
検知回路４４は、まずノードＤ１の電位レベルが第１の電気ヒューズ４０がプログラム後の（状態１）であることを検知する。検知回路４４はインバータ４４ａとＡＮＤ回路４４ａとを用いて実現しており、ノードＤ１のレベルが第１の電気ヒューズ４０のプログラム後の状態、つまり低値「Ｌ」であることを受けて、ＡＮＤ回路４４ｂの２入力のうち１入力は高値（Ｈ）で受けることになる。次にプログラム用の制御信号が入ると、検知回路内４４のＡＮＤ回路４４ｂから高値（Ｈ）の信号が出ることによって、第２のプログラム制御素子４３をオンする。その後、第２の電気ヒューズ４１はプログラムされていく。
【００７３】
以上のように第２の電気ヒューズ４１がプログラムされた状態を読み出す際には、ヒューズデータ読出し回路４５の第１、第２の読出し制御素子４５ａ，４５ｂをオンし、第１の電気ヒューズ４０の抵抗と第１の読出し制御素子４５ａの抵抗との抵抗比である第１のノードＤ１の電圧レベルと、第２の電気ヒューズ４１の抵抗と第２の読出し制御素子４５ｂの抵抗との抵抗比である第２のノードＤ２の電圧を入力レベルとして排他的論理和回路４５の論理出力（ＯＵＴ）で読み出す。この場合、第１、第２のノードＤ１、Ｄ２の電位の両方がプログラム後の状態になるために、排他的論理和により出力は「０」となる。
【００７４】
以上から、実施の形態３においては、初期状態「０」→第１の電気ヒューズ４０プログラム後「１」→第２の電気ヒューズ４１プログラム後「０」というように、データの追記書き換えがプログラム信号のみの制御で実現する。
【００７５】
すなわち、実施の形態３によれば、いわゆる「０」「１」の１ビットのデータを出力するＯＴＰの電気ヒューズを有する半導体記憶装置において、最小の制御端子数で書き換え可能な電気ヒューズを実現できる。
【００７６】
（実施の形態４）
本発明の実施の形態４の電気ヒューズモジュールを説明する。
【００７７】
図５は本発明の実施の形態４における電気ヒューズモジュールの構成を示す回路図であり、図６は図５における回路図のタイミングチャートである。Ｃ１ないしＣ４は第１ないし第４のプログラム制御素子５４ないし５７のゲート入力である。図５において、５０、５１、５２、５３は一端が電源端子に接続された第１、第２、第３、第４の電気ヒューズ、５４、５５、５６、５７はそれぞれのドレインが第１、第２、第３、第４の電気ヒューズ５０、５１、５２、５３の他端に接続され、それぞれのソースが接地端子に接続された第１、第２、第３、第４のプログラム制御素子である。
【００７８】
５８、５９、６０は第１の電気ヒューズ５０と第１のプログラム制御素子５４との第１のノードＤ１の電圧を検知する第１、第２、第３の検知回路である。第１、第２、第３の検知回路５８、５９、６０はそれぞれ、インバータ５８ａ、５９ａ、６０ａとＡＮＤ回路５８ｂ、５９ｂ、６０ｂで構成されている。
【００７９】
６１はヒューズデータ読出し回路であり、このヒューズデータ読出し回路６１は、第１、第２、第３、第４の読出し制御素子６１ａ、６１ｂ、６１ｃ、６１ｄを備える。
【００８０】
６２は排他的論理和回路である。この排他的論理和回路６２は、第１、第２、第３の排他的論理和回路６２ａ、６２ｂ、６２ｃから構成されている。
【００８１】
以上の構成備えた実施の形態４の電気ヒューズモジュールの動作を説明する。
【００８２】
まず、第１の電気ヒューズ５０をプログラムする動作について説明する。プログラム制御信号（Ｐｒｏｇ）を受けて第１のプログラム制御素子５４がオンする。このとき、プログラム制御信号（Ｐｒｏｇ）が第１、第２、第３の検知回路５８、５９、６０へも同時に入力されるが、それぞれ第２、第３、第４の電気ヒューズ５１、５２、５３はプログラム前なので第２、第３、第４のノードＤ２、Ｄ３、Ｄ４それぞれの電位は高値「Ｈ」のため、第１、第２、第３の検知回路５８、５９、６０のＡＮＤ回路５８ａ、５９ａ、６０ａからは低値「Ｌ」が出力され、第２、第３、第４の電気ヒューズ５１、５２、５３がプログラムされることはない。ここで、第１のプログラム制御素子５４がオンすることにより、第１の電気ヒューズ５０はプログラムされていく。
【００８３】
第１のプログラム制御素子５４がオンしてプログラムが実行される前は、第１の電気ヒューズ５０の抵抗値が低く、第１のノードＤ１は高電位であるが（状態１）、第１の電気ヒューズ５０がプログラムされた後は第１の電気ヒューズ５０が高抵抗化されることにより、第１のノードＤ１の電位は下がることになる。（状態２）
以上のように第１の電気ヒューズ５０がプログラムされた状態を読み出す際には、第１の読出し制御素子６１ａをオンし、第１の電気ヒューズ５０の抵抗と第１の読出し制御素子６１ａの抵抗との抵抗比である第１のノードＤ１の電圧レベルと、第２の電気ヒューズ５１の抵抗と第２の読出し制御素子６１ｂの抵抗との抵抗比である第２のノードＤ２の電圧レベルと、第３の電気ヒューズ５２の抵抗と第３の読出し制御素子６１ｃの抵抗との抵抗比である第３のノードＤ３の電圧レベルと、第４の電気ヒューズ５３の抵抗と第４の読出し制御素子６１ｄの抵抗との抵抗比である第４のノードＤ４の電圧を入力レベルとして排他的論理和回路６２で読み出す。排他的論理和回路６２の内部の論理動作は実施の形態２と同様である。
【００８４】
初期状態では第１、第２、第３、第４のノードＤ１、Ｄ２、Ｄ３、Ｄ４それぞれの電位は全て高かったために、排他的論理和回路６２の論理出力（ＯＵＴ）は「０」であったが、第１の電気ヒューズ５０がプログラム後の（状態１）になると排他的論理和回路６２の論理出力（ＯＵＴ）は「１」となる。
【００８５】
次に、第２の電気ヒューズ５１をプログラムするとき、つまり先ほど書き込んだ「１」を書き換えて「０」に戻すときには、まず、第１のノードＤ１の電位レベルが第１の電気ヒューズ５０がプログラム後の（状態１）であることを第１の検知回路５８で検知する。第１の検知回路５８は第１のノードＤ１の電位レベルがプログラム後の状態、つまり低値「Ｌ」であることを受けてそのＡＮＤ回路５８ｂの２入力のうち１入力は「Ｈ」で受けることになる。
【００８６】
次に、プログラム制御信号が入ると、第１の検知回路５８のＡＮＤ回路５８ｂから「Ｈ」の信号が出力されることによって、第２のプログラム制御素子５５をオンする。しかし、ここでは、第３、第４のノードＤ３、Ｄ４それぞれの電位レベルが第３、第４の電気ヒューズ５２、５３がプログラム前なので第２、第３の検知回路５９、６０はプログラム制御信号（Ｐｒｏｇ）が入力されても、第３、第４のプログラム制御素子５６、５７をオンすることはない。よってその後、電源端子から接地端子へ第２の電気ヒューズ５１の抵抗を介して電流が流れ、第２の電気ヒューズ５１はプログラムされていく。
【００８７】
以上のように第２の電気ヒューズ５１がプログラムされた状態を読み出す際には、第２の読出し制御素子６１ｂをオンし、第１の電気ヒューズ５０の抵抗と第１の読出し制御素子６１ａの抵抗との抵抗比である第１のノードＤ１の電圧レベルと、第２の電気ヒューズ５１の抵抗と第２の読出し制御素子６１ｂの抵抗との抵抗比である第１のノードＤ２の電圧を入力レベルとして排他的論理和回路６２で読み出す。
【００８８】
すると、第１、第２のノードＤ１、Ｄ２の電位がプログラム後の状態になり、第３、第４のノードＤ３、Ｄ４の電位はプログラム前の状態で排他的論理和回路６２に入力され、排他的論理和回路６２の論理出力（ＯＵＴ）は「０」となり、よって、初期状態「０」→第１の電気ヒューズ５０、プログラム後「１」→第２の電気ヒューズ５１、プログラム後「０」というように、データの追記書き換えがプログラム信号のみの制御で実現する。
【００８９】
更に、第３、第４の電気ヒューズ５２、５３をプログラムするときには、その都度プログラム用外部制御端子から制御信号を入力すれば、所望の電気ヒューズがプログラムされ、排他的論理和回路６２の論理出力（ＯＵＴ）から、データの書き換えが随時実現する。
【００９０】
以上のように実施の形態４によれば、いわゆる「０」「１」の１ビットのデータを出力するＯＴＰの電気ヒューズを有する半導体記憶装置において、最小の制御端子数で書き換え可能な電気ヒューズを実現できる。
【００９１】
（実施の形態５）
本発明の実施の形態５の電気ヒューズモジュールを説明する。
【００９２】
図７は本発明の実施の形態５における電気ヒューズモジュールの構成を示す回路図である。図７において、７０、７１は一端が電源端子に接続された第１、第２の電気ヒューズ、７２、７３はそれぞれのドレインが第１および第２の電気ヒューズ７０、７１の他端に接続され、それぞれのソースが接地端子に接続された第１、第２のプログラム制御素子である。
【００９３】
７４は検知回路であり、インバータ７４ａとＡＮＤ回路７４ｂとから構成されている。
【００９４】
７５はヒューズデータ読出し回路である。このヒューズデータ読出し回路７５は、第１、第２の読出し制御素子７５ａ、７５ｂから構成されている。
【００９５】
７６は排他的論理和回路である。
【００９６】
７７はオフ制御回路である。このオフ制御回路７７は、第２の電気ヒューズ７１をプログラムするときに、検知回路７４の出力を受けて１度プログラムを実行した第１の電気ヒューズ７０の第１のプログラム制御素子７２をオフにする回路である。オフ制御回路７７はフリップフロップ７７ａとインバータ７７ｂとから構成されている。
【００９７】
以上の構成を備えた実施の形態５の電気ヒューズモジュールの動作を説明する。
【００９８】
まず、第１の電気ヒューズ７０をプログラムする動作について説明する。プログラム制御信号（Ｐｒｏｇ）を受けて第１のプログラム制御素子７２がオンする。このとき、プログラム制御信号（Ｐｒｏｇ）が検知回路７４へも入力されるが、第１の電気ヒューズ７０はまだプログラム前なので第１のノードＤ１の電位は「Ｈ」であり、検知回路７４のＡＮＤ回路７４ｂからの出力は低値「Ｌ」が出力され、第２の電気ヒューズ７１がプログラムされることはまだない。ここで、第１のプログラム制御素子７２だけがオンすることにより、外部電源端子から接地端子へ第１の電気ヒューズ７０の抵抗を介して電流が流れ、第１の電気ヒューズ７０はプログラムされていく。
【００９９】
第１のプログラム制御素子７２がオンしてプログラムが実行される前は、第１の電気ヒューズ７０の抵抗値が低く、第１のノードＤ１は高電位であるが（状態１）、第１の電気ヒューズ７０がプログラムされた後は第１の電気ヒューズ７０が高抵抗化されることにより、ノードＤ１の電位は下がることになる。（状態２）
以上のように第１の電気ヒューズ７０がプログラムされた状態を読み出す際には、第１の読出し制御素子７５ａをオンし、第１の電気ヒューズ７０の抵抗と第１の読出し制御素子７５ａの抵抗との抵抗比である第１のノードＤ１の電圧レベルと、第２の電気ヒューズ７１の抵抗と第２の読出し制御素子７５ｂの抵抗との抵抗比である第２のノードＤ２の電圧を入力レベルとして排他的論理和回路７６で読み出す。
【０１００】
そうすると、初期状態では第１、第２のノードＤ１、Ｄ２の電位は両方とも「Ｈ」であった為に、出力は「０」であったが、第１の電気ヒューズ７０がプログラム後の（状態１）になると排他的論理和回路７６の論理出力（ＯＵＴ）は「１」となる。
【０１０１】
次に、第２の電気ヒューズ７１をプログラムするとき、つまり先ほどプログラムした「１」を書き換えて「０」に戻すときには、まず、第１のノードＤ１の電位レベルが第１の電気ヒューズ７０がプログラム後の（状態１）であることを検知回路７４で検知する。検知回路７４は、第１のノードＤ１のレベルがプログラム後の状態、つまり低値「Ｌ」であることを受けてそのＡＮＤ回路７４ｂの２入力のうち１入力は高値「Ｈ」で受けることになる。また、同時に検知回路７４からの信号がオフ制御回路７７に入力され、オフ制御回路７７の出力を低値「Ｌ」でラッチし続けることになる。
【０１０２】
これにより、次にプログラム用外部制御端子からの制御信号が入ったとき、検知回路７４のＡＮＤ回路７４ｂから高値「Ｈ」の信号が出ることによって、第２のプログラム制御素子７３をオンするが、一度プログラムが実行された第１の電気ヒューズ７０のプログラムを制御する第１のプログラム制御素子７２をオンすることはなく、電気ヒューズの二度切りは発生しない。
【０１０３】
このことによって、電源端子から接地端子へ第２の電気ヒューズ７１の抵抗を介してのみ電流が流れ、第２の電気ヒューズ７１はプログラムされていく。
【０１０４】
以上のように第２の電気ヒューズ７１がプログラムされた状態を読み出す際には、ヒューズデータ読出し回路７５の第１、第２の読出し制御素子７５ａ、７５ｂをオンし、第１の電気ヒューズ７０の抵抗と第１の読出し制御素子７５ａの抵抗との抵抗比である第１のノードＤ１の電圧レベルと、第２の電気ヒューズ７１の抵抗と第２の読出し制御素子７５ｂの抵抗との抵抗比である第２のノードＤ２の電圧を入力レベルとして排他的論理和回路７６で読み出す。
【０１０５】
そうすると、第１、第２のノードＤ１、Ｄ２の電位の両方がプログラム後の状態になるために、排他的論理和回路７６の論理出力（ＯＵＴ）は「０」となる。
【０１０６】
よって、初期状態「０」→第１の電気ヒューズ７０のプログラム後「１」→第２の電気ヒューズ７１のプログラム後「０」というように、電気ヒューズモジュールのデータの追記書き換えがプログラム信号のみの制御で実現する。
【０１０７】
以上のように本実施の形態５によれば、いわゆる「０」「１」の１ビットのデータを出力するＯＴＰの電気ヒューズを有する半導体記憶装置において、最小の制御端子数で書き換え可能な電気ヒューズを実現できる。
【０１０８】
（実施の形態６）
本発明の実施の形態６の電気ヒューズモジュールを説明する。
【０１０９】
図８は本発明の実施の形態６における電気ヒューズモジュールの構成を示す回路図である。図８において８０、８１、８２、８３は一端が電源端子に接続された第１、第２、第３、第４の電気ヒューズ、８４、８５、８６、８７はそれぞれのドレインが第１、第２、第３、第４の電気ヒューズ８０、８１、８２、８３の他端に接続され、それぞれのソースが接地端子に接続された第１、第２、第３、第４のプログラム制御素子である。
【０１１０】
８８、８９、９０は第１、第２、第３の検知回路である。
【０１１１】
これら検知回路８８、８９、９０は、第１、第２、第３の電気ヒューズ８０、８１、８２と第１、第２、第３のプログラム制御素子８４、８５、８５との接続点である第１、第２、第３のノードＤ１、Ｄ２、Ｄ３の電圧を検知する。各検知回路８８、８９、９０は、それぞれ、インバータ８８ａ、８９ａ、９０ａとＡＮＤ回路８８ｂ、８９ｂ、９０ｂとで構成されている。
【０１１２】
９１はヒューズデータ読出し回路である。このヒューズデータ読出し回路９１は、第１、第２、第３、第４の読出し制御素子９１ａ、９１ｂ、９１ｃ、９１ｄで構成されている。
【０１１３】
９２は排他的論理和回路である。この排他的論理和回路９２は、実施の形態２と同様である。、
９３、９４、９５、９６は、第１、第２、第３、第４のオフ制御回路である。これらオフ制御回路９３、９４、９５、９６は、第２、第３、第４の電気ヒューズ８１、８２、８３をプログラムするときに、第１、第２、第３の検知回路８８、８９、９０の出力を受けて１度プログラムを実行した前段の電気ヒューズのプログラム制御素子をオフにする回路である。
【０１１４】
以上の構成を備えた実施の形態６の電気ヒューズモジュールの動作を説明する。
【０１１５】
まず、第１の電気ヒューズ８０をプログラムする動作について説明する。プログラム制御信号（Ｐｒｏｇ）を受けて第１のプログラム制御素子８４がオンする。このとき、プログラム制御信号（Ｐｒｏｇ）が第１、第２、第３の検知回路８８、８９、９０へも入力されるが、第１、第２、第３、第４の電気ヒューズ８０、８１、８２、８３はまだプログラム前なので第１、第２、第３、第４のノードＤ１、Ｄ２、Ｄ３、Ｄ４の電位は高値「Ｈ」であり、それぞれの検知回路８８、８９、９０のＡＮＤ回路からの出力は低値「Ｌ」が出力され、第２、第３、第４の電気ヒューズ８１、８２、８３がまだプログラムされることはない。ここでは第１の読出し制御素子８４だけがオンすることにより、外部電源端子から接地端子へ第１の電気ヒューズ８０の抵抗を介して電流が流れ、第１の電気ヒューズ８０はプログラムされていく。
【０１１６】
第１のプログラム制御素子８４がオンしてプログラムが実行される前は、第１の電気ヒューズ８０の抵抗値が低く、ノードＤ１は高電位であるが（状態１）、第１の電気ヒューズ８０がプログラムされた後は第１の電気ヒューズ８０が高抵抗化されることにより、第１のノードＤ１の電位は下がることになる。（状態２）
以上のように第１の電気ヒューズ８０がプログラムされた状態を読み出す際には、ヒューズデータ読出し回路９１内の読出し制御素子９１ａ、９１ｂをオンし、第１の電気ヒューズ８０の抵抗と第１の読出し制御素子９１ａの抵抗との抵抗比である第１のノードＤ１の電圧レベルと、第２の電気ヒューズ８１の抵抗と第２の読出し制御素子９１ｂの抵抗との抵抗比である第２のノードＤ２の電圧レベルと、第３の電気ヒューズ８２の抵抗と第３の読出し制御素子９１ｃの抵抗との抵抗比である第３のノードＤ３の電圧レベルと、第４の電気ヒューズ８３の抵抗と第４の読出し制御素子９１ｄの抵抗との抵抗比である第４のノードＤ４の電圧を入力レベルとして排他的論理和回路９２で読み出す。
【０１１７】
そうすると、初期状態では第１、第２、第３、第４のノードＤ１、Ｄ２、Ｄ３、Ｄ４の電位の全てが高値「Ｈ」であった為に、出力は「０」であったが、第１の電気ヒューズ８０がプログラム後の（状態１）になると排他的論理和回路９２の論理出力（ＯＵＴ）は「１」となる。
【０１１８】
次に、第２の電気ヒューズ８１をプログラムするとき、つまり先ほどがプログラムした「１」を書き換えて「０」に戻すときには、まず第１のノードＤ１の電位レベルが第１の電気ヒューズ８０がプログラム後の（状態１）であることを第１の検知回路８８で検知する。第１の検知回路８８は、第１のノードＤ１のレベルがプログラム後の状態、つまり低値「Ｌ」であることを受けてそのＡＮＤ回路８８ｂの２入力のうち１入力は高値「Ｈ」で受けることになる。また、同時に検知回路８８からの信号が第１のオフ制御回路９３のフリップフロップ回路に入力され、フリップフロップ回路の出力を低値「Ｌ」でラッチし続けることになる。
【０１１９】
これにより、次にプログラム用外部制御端子からの制御信号が入ったとき、第１の検知回路８８内のＡＮＤ回路８８ｂから高値「Ｈ」の信号が出ることによって、第２のプログラム制御素子８５をオンするが、一度プログラムが実行された第１のプログラム制御素子８４をオンすることはなく、電気ヒューズの二度切りは発生しない。また、このときプログラム制御信号（Ｐｒｏｇ）がそれぞれの第２、第３の検知回路８９、９０へも入力されるが、第２、第３、第４の電気ヒューズ８１、８２、８３はまだプログラム前なので第２、第３、第４のノードＤ２、Ｄ３、Ｄ４の電位は高値「Ｈ」であり、それぞれの検知回路のＡＮＤ回路からの出力は低値「Ｌ」が出力され、第３、第４の電気ヒューズ８２、８３がまだプログラムされることはない。よって、電源端子から接地端子へ第２の電気ヒューズ８１の抵抗を介してのみ電流が流れ、第２の電気ヒューズ８１はプログラムされていく。
【０１２０】
以上のように第２の電気ヒューズ８１を第１の電気ヒューズ８０をプログラムした後に追加でプログラムした状態を読み出す際には、ヒューズデータ読出し回路の読出し制御素子９１ａ、９１ｂをオンし、第１の電気ヒューズ８０の抵抗と第１の読出し制御素子９１ａの抵抗との抵抗比である第１のノードＤ１の電圧レベルと、第２の電気ヒューズ８１の抵抗と第２の読出し制御素子９１ｂの抵抗との抵抗比である第２のノードＤ２の電圧レベルと、第３の電気ヒューズ８２の抵抗と第３の読出し制御素子９１ｃの抵抗との抵抗比である第３のノードＤ３の電圧レベルと、第４の電気ヒューズ８３の抵抗と第４の読出し制御素子９１ｄの抵抗との抵抗比である第４のノードＤ４の電圧を入力レベルとして排他的論理和回路９２で読み出す。
【０１２１】
すると、第１、第２のノードＤ１、Ｄ２の電位の両方がプログラム後の状態になるために、排他的論理和回路９２の論理出力（ＯＵＴ）は「０」となる。
【０１２２】
よって、初期状態「０」→第１の電気ヒューズ８０のプログラム後「１」→第２の電気ヒューズ８１のプログラム後「０」というように、電気ヒューズモジュールのデータの追記書き換えがプログラム信号のみの制御で実現する。更に第３、第４の電気ヒューズをプログラムするときには、その都度プログラム用外部制御端子からパルスをいれてやれば、既にプログラムされた前段の電気ヒューズを追加書き込みすることなく所望の電気ヒューズがプログラムされ、排他的論理和回路による出力から、データの書き換えが随時実現する。
【０１２３】
以上のように本実施の形態６によれば、いわゆる「０」「１」の１ビットのデータを出力するＯＴＰの電気ヒューズを有する半導体記憶装置において、最小の制御端子数で書き換え可能な電気ヒューズを実現できる。
【産業上の利用可能性】
【０１２４】
本発明の電気ヒューズモジュールは、例えばＲＡＭ冗長救済用などのように電気ヒューズ素子を多数必要とする場合でも、１モジュールで複数のデータの書き換えをできることから、搭載本数を減少させ電気ヒューズの占める領域の省面積化ができるもので、ＤＲＡＭやＳＲＡＭ等のＲＡＭ冗長救済用等の電気ヒューズモジュールとして有用である。
【図面の簡単な説明】
【０１２５】
【図１】図１は本発明の実施の形態１における電気ヒューズモジュールの構成を示す回路図である。
【図２】図２は本発明の実施の形態２における電気ヒューズモジュールの構成を示す回路図である。
【図３】図３は本発明の実施の形態３における電気ヒューズモジュールの構成を示す回路図である。
【図４】図４は本発明の実施の形態３におけるタイミングチャート図である。
【図５】図５は本発明の実施の形態４における電気ヒューズモジュールの構成を示す回路図である。
【図６】図６は本発明の実施の形態４におけるタイミングチャート図である。
【図７】図７は本発明の実施の形態５における電気ヒューズモジュールの構成を示す回路図である。
【図８】図８は本発明の実施の形態６における電気ヒューズモジュールの構成を示す回路図である。
【図９】図９は本発明の実施の形態６におけるタイミングチャート図である。
【図１０】図１０は従来の電気ヒューズ装置の構成を示す回路図である。
【符号の説明】
【０１２６】
１０，１１  電気ヒューズ
１２，１３  プログラム制御素子
１５  ヒューズデータ読出し回路
１４  検知回路
１６  排他的論理和回路
【図１】
2007081018.tif 000003
【図２】
2007081018.tif 000004
【図３】
2007081018.tif 000005
【図４】
2007081018.tif 000006
【図５】
2007081018.tif 000007
【図６】
2007081018.tif 000008
【図７】
2007081018.tif 000009
【図８】
2007081018.tif 000010
【図９】
2007081018.tif 000011
【図１０】
2007081018.tif 000012