(57)【要約】【課題】強誘電体キャパシタを配線層に接続するための開口部を形成した場合においても、強誘電体キャパシタを水素から保護できるようにする。【解決手段】コンタクトプラグ８ａを介してソース層６ａに接続された強誘電体キャパシタを層間絶縁層７上に形成し、ＳｉＨ4−Ｎ2を主原料とした高密度プラズマＣＶＤにてシリコン窒化膜からなる層間絶縁層１５を強誘電体キャパシタ上に形成してから、上部電極１３ｂおよびコンタクトプラグ８ｂにそれぞれ接続されたコンタクトプラグ１６ａ、１６ｂを層間絶縁層１５に埋め込む。【選択図】図１
2007234743.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された電界効果型トランジスタと、
前記電界効果型トランジスタ上に形成された第１層間絶縁層と、
前記第１層間絶縁層を介して前記電界効果型トランジスタに接続された第１コンタクトプラグと、
前記層間絶縁層上に配置され、前記第１コンタクトプラグに接続された強誘電体キャパシタと、
前記強誘電体キャパシタ上に形成され、膜厚方向の少なくとも一部にシリコン窒化膜を含むように構成された第２層間絶縁層と、
前記第２層間絶縁層を介して前記強誘電体キャパシタに接続された第２コンタクトプラグと、
前記第２層間絶縁層上に形成され、前記第２コンタクトプラグを介して前記強誘電体キャパシタに接続された配線層とを備えることを特徴とする半導体記憶装置。
【請求項２】
前記第２層間絶縁層は、シリコン窒化膜／シリコン酸化膜の２層構造、シリコン酸化膜／シリコン窒化膜の２層構造、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の３層構造またはシリコン窒化膜／シリコン酸化膜／シリコン窒化膜の３層構造であることを特徴とする請求項１記載の半導体記憶装置。
【請求項３】
半導体基板上に形成された電界効果型トランジスタと、
前記電界効果型トランジスタ上に形成された第１層間絶縁層と、
前記第１層間絶縁層を介して前記電界効果型トランジスタに接続された第１コンタクトプラグと、
前記層間絶縁層上に配置され、前記第１コンタクトプラグに接続された強誘電体キャパシタと、
前記強誘電体キャパシタ上に形成された第２層間絶縁層と、
前記強誘電体キャパシタの表面が露出されるようにして前記第２層間絶縁層に形成された開口部と、
前記開口部の側壁および前記第２層間絶縁層の表面を覆うように形成されたシリコン窒化膜と、
前記シリコン窒化膜にて側壁が覆われた開口部を介して前記強誘電体キャパシタに接続された第２コンタクトプラグと、
前記第２層間絶縁層上に形成され、前記第２コンタクトプラグを介して前記強誘電体キャパシタに接続された配線層とを備えることを特徴とする半導体記憶装置。
【請求項４】
半導体基板上に形成された電界効果型トランジスタと、
前記電界効果型トランジスタ上に形成された第１層間絶縁層と、
前記第１層間絶縁層を介して前記電界効果型トランジスタに接続された第１コンタクトプラグと、
前記層間絶縁層上に配置され、前記第１コンタクトプラグに接続された強誘電体キャパシタと、
前記強誘電体キャパシタ上に形成された第２層間絶縁層と、
前記第２層間絶縁層を介して前記強誘電体キャパシタに接続された第２コンタクトプラグと、
前記第２層間絶縁層上に形成され、前記第２コンタクトプラグを介して前記強誘電体キャパシタに接続された配線層とを備え、
前記第２コンタクトプラグの材料はＣｕであることを特徴とする半導体記憶装置。
【請求項５】
前記強誘電体キャパシタを覆うように前記強誘電体キャパシタと前記第２層間絶縁層との間に形成された水素バリア膜をさらに備えることを特徴とする請求項１から４にいずれか１項記載の半導体記憶装置。
【請求項６】
半導体基板上に電界効果型トランジスタを形成する工程と、
前記電界効果型トランジスタ上に配置された第１層間絶縁層を前記半導体基板上に形成する工程と、
前記第１層間絶縁層を介して前記電界効果型トランジスタに接続された第１コンタクトプラグを形成する工程と、
前記層間絶縁層上に配置され、前記第１コンタクトプラグに接続された強誘電体キャパシタを形成する工程と、
ＨＤＰ−ＣＶＤ法にて膜厚方向の少なくとも一部にシリコン窒化膜を含むように構成された第２層間絶縁層を前記強誘電体キャパシタ上に形成する工程と、
前記第２層間絶縁層を介して前記強誘電体キャパシタに接続された第２コンタクトプラグを形成する工程と、
前記第２層間絶縁層上に形成され、前記第２コンタクトプラグを介して前記強誘電体キャパシタに接続された配線層を形成する工程とを備えることを特徴とする半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体記憶装置に関し、特に、強誘電体キャパシタを水素から保護する方法に適用して好適なものである。
【背景技術】
【０００２】
従来の半導体記憶装置では、メモリセルの微細化を実現するために、メモリセルに強誘電体キャパシタを用いる方法が用いられている。ここで、強誘電体材料は酸素原子を持つ層状酸化物から構成されるため、水素雰囲気中で容易に還元され、強誘電体キャパシタの特性が劣化しやすいという欠点がある。
また、例えば、特許文献１には、水素や還元性雰囲気による特性の劣化を防止し、信頼性に優れたメモリセルキャパシタを構成するために、メモリセルキャパシタ上に層間膜を形成することにより、メモリセルキャパシタのエッジ部の段差を緩和し、層間膜上に水素バリア膜を形成する方法が開示されている。
【特許文献１】特開２００３−６８９８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、層間膜に残留水分が含まれると、この残留水分が配線層のＴｉと反応して水素が生成される。このため、強誘電体キャパシタを配線層に接続するために層間膜に形成された開口部を介して強誘電体キャパシタ内に水素が侵入し、強誘電体キャパシタの特性を劣化させるという問題があった。
そこで、本発明の目的は、強誘電体キャパシタを配線層に接続するための開口部を形成した場合においても、強誘電体キャパシタを水素から保護することが可能な半導体記憶装置および半導体記憶装置の製造方法を提供することである。
【課題を解決するための手段】
【０００４】
上述した課題を解決するために、本発明の一態様に係る半導体記憶装置によれば、半導体基板上に形成された電界効果型トランジスタと、前記電界効果型トランジスタ上に形成された第１層間絶縁層と、前記第１層間絶縁層を介して前記電界効果型トランジスタに接続された第１コンタクトプラグと、前記層間絶縁層上に配置され、前記第１コンタクトプラグに接続された強誘電体キャパシタと、前記強誘電体キャパシタ上に形成され、膜厚方向の少なくとも一部にシリコン窒化膜を含むように構成された第２層間絶縁層と、前記第２層間絶縁層を介して前記強誘電体キャパシタに接続された第２コンタクトプラグと、前記第２層間絶縁層上に形成され、前記第２コンタクトプラグを介して前記強誘電体キャパシタに接続された配線層とを備えることを特徴とする。
【０００５】
これにより、強誘電体キャパシタ上の第２層間絶縁層に含有される水分の量を減らすことが可能となるとともに、第２層間絶縁層に水素バリア性を持たせることができる。このため、第２層間絶縁層と配線層とが反応して生成される水素の量を減らすことが可能となり、強誘電体キャパシタを配線層に接続するための開口部を第２層間絶縁層に形成した場合においても、強誘電体キャパシタ内に侵入する水素の量を減らすことができ、水素や還元性雰囲気による強誘電体キャパシタの特性の劣化を抑制することができる。
【０００６】
また、本発明の一態様に係る半導体記憶装置によれば、前記第２層間絶縁層は、シリコン窒化膜／シリコン酸化膜の２層構造、シリコン酸化膜／シリコン窒化膜の２層構造、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の３層構造またはシリコン窒化膜／シリコン酸化膜／シリコン窒化膜の３層構造であることを特徴とする。
これにより、ストレスの緩和を図りつつ、強誘電体キャパシタ上の第２層間絶縁層に含有される水分の量を減らすことが可能となるとともに、第２層間絶縁層に水素バリア性を持たせることができ、強誘電体キャパシタの特性の劣化を抑制することができる。
【０００７】
また、本発明の一態様に係る半導体記憶装置によれば、半導体基板上に形成された電界効果型トランジスタと、前記電界効果型トランジスタ上に形成された第１層間絶縁層と、前記第１層間絶縁層を介して前記電界効果型トランジスタに接続された第１コンタクトプラグと、前記層間絶縁層上に配置され、前記第１コンタクトプラグに接続された強誘電体キャパシタと、前記強誘電体キャパシタ上に形成された第２層間絶縁層と、前記強誘電体キャパシタの表面が露出されるようにして前記第２層間絶縁層に形成された開口部と、前記開口部の側壁および前記第２層間絶縁層の表面を覆うように形成されたシリコン窒化膜と、前記シリコン窒化膜にて側壁が覆われた開口部を介して前記強誘電体キャパシタに接続された第２コンタクトプラグと、前記第２層間絶縁層上に形成され、前記第２コンタクトプラグを介して前記強誘電体キャパシタに接続された配線層とを備えることを特徴とする。
【０００８】
これにより、第２層間絶縁層に形成された開口部の側壁および第２層間絶縁層の表面をシリコン窒化膜にて覆ってから、第２層間絶縁層上に配線層を形成することができる。このため、第２層間絶縁層に残留水分が含まれている場合においても、残留水分が配線層と接触することを防止することができ、第２層間絶縁層と配線層とが反応して生成される水素の量を減らすことが可能となる。この結果、強誘電体キャパシタを配線層に接続するための開口部を第２層間絶縁層に形成した場合においても、強誘電体キャパシタ内に侵入する水素の量を減らすことができ、水素や還元性雰囲気による強誘電体キャパシタの特性の劣化を抑制することができる。
【０００９】
また、本発明の一態様に係る半導体記憶装置によれば、半導体基板上に形成された電界効果型トランジスタと、前記電界効果型トランジスタ上に形成された第１層間絶縁層と、前記第１層間絶縁層を介して前記電界効果型トランジスタに接続された第１コンタクトプラグと、前記層間絶縁層上に配置され、前記第１コンタクトプラグに接続された強誘電体キャパシタと、前記強誘電体キャパシタ上に形成された第２層間絶縁層と、前記第２層間絶縁層を介して前記強誘電体キャパシタに接続された第２コンタクトプラグと、前記第２層間絶縁層上に形成され、前記第２コンタクトプラグを介して前記強誘電体キャパシタに接続された配線層とを備え、前記第２コンタクトプラグの材料はＣｕであることを特徴とする。
【００１０】
これにより、強誘電体キャパシタを配線層に接続するための開口部を第２層間絶縁層に形成した場合においても、強誘電体キャパシタ内に侵入する水素の量を減らすことができ、水素や還元性雰囲気による強誘電体キャパシタの特性の劣化を抑制することが可能となる。
【００１１】
また、本発明の一態様に係る半導体記憶装置によれば、前記強誘電体キャパシタを覆うように前記強誘電体キャパシタと前記第２層間絶縁層との間に形成された水素バリア膜をさらに備えることを特徴とする。
これにより、強誘電体キャパシタ上の第２層間絶縁層に含有される水分の量を減らすことが可能となるとともに、強誘電体キャパシタを水素バリア膜にて水素から保護しつつ、第２層間絶縁層に水素バリア性を持たせることができ、水素や還元性雰囲気による強誘電体キャパシタの特性の劣化を抑制することができる。
【００１２】
また、本発明の一態様に係る半導体記憶装置の製造方法によれば、半導体基板上に電界効果型トランジスタを形成する工程と、前記電界効果型トランジスタ上に配置された第１層間絶縁層を前記半導体基板上に形成する工程と、前記第１層間絶縁層を介して前記電界効果型トランジスタに接続された第１コンタクトプラグを形成する工程と、前記層間絶縁層上に配置され、前記第１コンタクトプラグに接続された強誘電体キャパシタを形成する工程と、ＨＤＰ−ＣＶＤ法にて膜厚方向の少なくとも一部にシリコン窒化膜を含むように構成された第２層間絶縁層を前記強誘電体キャパシタ上に形成する工程と、前記第２層間絶縁層を介して前記強誘電体キャパシタに接続された第２コンタクトプラグを形成する工程と、前記第２層間絶縁層上に形成され、前記第２コンタクトプラグを介して前記強誘電体キャパシタに接続された配線層を形成する工程とを備えることを特徴とする。
【００１３】
これにより、第２層間絶縁層に含有される水分や水素の量を減らすことが可能となるとともに、第２層間絶縁層に水素バリア性を持たせることができ、水素や還元性雰囲気による強誘電体キャパシタの特性の劣化を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態に係る半導体記憶装置およびその製造方法について図面を参照しながら説明する。
図１および図２は、本発明の第１実施形態に係る半導体記憶装置の製造方法を示す断面図である。
図１（ａ）において、半導体基板１には、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）などの方法にて素子分離膜２が形成されている。そして、半導体基板１上には、ゲート絶縁膜３を介してゲート電極４が形成されているとともに、ゲート電極４の側壁にはサイドウォール５が形成されている。そして、半導体基板１には、ソース／ドレイン層６ａ、６ｂがＬＤＤ層をそれぞれ介してゲート電極４の両側にそれぞれ形成されている。そして、ゲート電極３上には層間絶縁層７が積層され、層間絶縁層７には、ソース／ドレイン層６ａ、６ｂにそれぞれ接続されたコンタクトプラグ８ａ、８ｂが埋め込まれている。
【００１５】
なお、半導体基板１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮまたはＺｎＳｅなどの中から選択することができる。また、コンタクトプラグ8a、8bの材質としては、例えば、タングステンＷを用いることができる。また、層間絶縁層７の材質としてはシリコン酸化膜を用いることができる。また、層間絶縁層７に埋め込まれたコンタクトプラグ８ａ、８ｂを形成する場合、例えば、Ｔｉ／ＴｉＮ構造からなるバリアメタル膜を介在させるようにしてもよい。
【００１６】
次に、図１（ｂ）に示すように、コンタクトプラグ８ａを介してソース層６ａに接続された強誘電体キャパシタを層間絶縁層７上に形成する。そして、強誘電体キャパシタを覆うように配置された水素バリア膜１４を層間絶縁層７上に形成する。
なお、強誘電体キャパシタは、下部電極１３ａ／容量絶縁膜１２／上部電極１３ｂの積層構造とすることができる。また、下部電極１３ａ下にバリア膜１１を設けるようにしてもよい。なお、バリア膜１１としては、例えば、ＴｉＡｌＮを用いることができ、下部電極１３ａとしては、例えば、Ｐｔ／ＩｒＯｘ／Ｉｒの積層構造を用いることができ、容量絶縁膜１２としては、例えば、ＰＺＴなどの強誘電体膜を用いることができ、上部電極１３ｂとしては、例えば、Ｉｒ／ＩｒＯｘ／Ｐｔの積層構造を用いることができる。
【００１７】
また、強誘電体キャパシタ下には、シリコン窒化膜１０を設けるようにしてもよい。ここで、シリコン窒化膜１０は、ＳｉＨ4−N2を主原料とした高密度プラズマＣＶＤにて形成することが好ましい。これにより、シリコン窒化膜１０に含有される水分や水素の量を減らすことが可能となり、水素や還元性雰囲気による強誘電体キャパシタの特性の劣化を抑制することができる。また、強誘電体キャパシタ下には、水素バリア膜９を設けるようにしてもよい。なお、水素バリア膜９、１４としては、例えば、ＡｌＯXまたはＴｉＯXを用いることができる。
【００１８】
次に、図１（ｃ）に示すように、ＳｉＨ4−N2を主原料とした高密度プラズマＣＶＤにてシリコン窒化膜からなる層間絶縁層１５を強誘電体キャパシタ上に形成する。これにより、層間絶縁層１５に含有される水分や水素の量を減らすことが可能となり、水素や還元性雰囲気による強誘電体キャパシタの特性の劣化を抑制することができる。
次に、図２（ａ）に示すように、上部電極１３ｂおよびコンタクトプラグ８ｂにそれぞれ接続されたコンタクトプラグ１６ａ、１６ｂを層間絶縁層１５に埋め込む。なお、コンタクトプラグ１６ａ、１６ｂの材質としては、例えば、タングステンＷを用いることができる。また、層間絶縁層１５に埋め込まれたコンタクトプラグ１６ａ、１６ｂを形成する場合、例えば、Ｔｉ／ＴｉＮ構造からなるバリアメタル膜を介在させるようにしてもよい。
【００１９】
次に、図２（ｂ）に示すように、例えば、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮを絶縁層１５上に順次スパッタし、フォトリソグラフィー技術およびエッチング技術を用いて、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮからなる積層膜をパターニングすることにより、コンタクトプラグ１６ａ、１６ｂに接続されたＴｉ／ＴｉＮ膜１７、Ａｌ−Ｃｕ膜１８およびＴｉＮ膜１９の積層構造からなる配線層２２を絶縁層１５上に形成する。
【００２０】
なお、配線層２２としては、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造の他、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造を用いるようにしてもよい。
【００２１】
次に、図２（ｃ）に示すように、配線層２２上に層間絶縁層２０を形成する。そして、配線層２２に接続されたコンタクトプラグ２１を層間絶縁層２０に埋め込む。なお、コンタクトプラグ２１の材質としては、例えば、タングステンＷを用いることができる。また、層間絶縁層２０に埋め込まれたコンタクトプラグ２１を形成する場合、例えば、Ｔｉ／ＴｉＮ構造からなるバリアメタル膜を介在させるようにしてもよい。
【００２２】
これにより、強誘電体キャパシタ上の層間絶縁層１５をシリコン窒化膜にて構成することができ、層間絶縁層１５に含有される水分の量を減らすことが可能となるとともに、層間絶縁層１５に水素バリア性を持たせることができる。
このため、層間絶縁層１５と配線層２２のＴｉとが反応して生成される水素の量を減らすことが可能となり、強誘電体キャパシタを配線層２２に接続するための開口部を層間絶縁層１５に形成した場合においても、強誘電体キャパシタ内に侵入する水素の量を減らすことができ、水素や還元性雰囲気による強誘電体キャパシタの特性の劣化を抑制することができる。
【００２３】
図３および図４は、本発明の半導体記憶装置の製造方法のその他の例を示す断面図である。
図３（ａ）において、図１（ｃ）のシリコン窒化膜からなる層間絶縁層１５の代わりに、シリコン窒化膜３０およびシリコン酸化膜３１の２層構造にて層間絶縁層を構成するようにしてもよい。
【００２４】
また、図３（ｂ）において、図１（ｃ）のシリコン窒化膜からなる層間絶縁層１５の代わりに、シリコン窒化膜４０、シリコン酸化膜４１およびシリコン窒化膜４２の３層構造にて層間絶縁層を構成するようにしてもよい。
また、図３（ｃ）において、図１（ｃ）のシリコン窒化膜からなる層間絶縁層１５の代わりに、シリコン酸化膜５０、シリコン窒化膜５１およびシリコン酸化膜５２の３層構造にて層間絶縁層を構成するようにしてもよい。
【００２５】
また、図４（ａ）において、図１（ｃ）のシリコン窒化膜からなる層間絶縁層１５の代わりに、シリコン酸化膜６０およびシリコン窒化膜６１の２層構造にて層間絶縁層を構成するようにしてもよい。
このように、図１（ｃ）のシリコン窒化膜からなる層間絶縁層１５の代わりに、シリコン酸化膜とシリコン窒化膜とを含む多層構造にて層間絶縁層を構成することにより、ストレスの緩和を図りつつ、強誘電体キャパシタ上の層間絶縁層に含有される水分の量を減らすことが可能となるとともに、層間絶縁層に水素バリア性を持たせることができ、強誘電体キャパシタの特性の劣化を抑制することができる。
【００２６】
図４（ｂ）において、図１（ｃ）のシリコン窒化膜からなる層間絶縁層１５の代わりにシリコン酸化膜７０からなる層間絶縁層を強誘電体キャパシタ上に形成した後、上部電極１３ｂを露出させる開口部７１をシリコン酸化膜７０に形成し、ＳｉＨ4−N2を主原料とした高密度プラズマＣＶＤにて開口部７１の側壁およびシリコン酸化膜７０の表面が覆われるようにシリコン窒化膜７１を形成するようにしてもよい。そして、上部電極１３ｂが露出するようにシリコン窒化膜７１を開口してから、コンタクトプラグ１６ａ、１６ｂを埋め込むようにしてもよい。
【００２７】
これにより、シリコン酸化膜７０に形成された開口部７１の側壁およびシリコン酸化膜７０の表面をシリコン窒化膜７２にて覆ってから、シリコン酸化膜７０上に配線層２２を形成することができる。このため、シリコン酸化膜７０に残留水分が含まれている場合においても、残留水分が配線層２２と接触することを防止することができ、シリコン酸化膜７０と配線層２２とが反応して生成される水素の量を減らすことが可能となる。この結果、強誘電体キャパシタを配線層２２に接続するための開口部７１をシリコン酸化膜７０に形成した場合においても、強誘電体キャパシタ内に侵入する水素の量を減らすことができ、水素や還元性雰囲気による強誘電体キャパシタの特性の劣化を抑制することができる。
【００２８】
図３図４のいずれの構造においても、図２（ａ）のコンタクトプラグ１６ａ、１６ｂとしてＣｕプラグを層間絶縁層１５に埋め込むようにしてもよい。ここで、コンタクトプラグ１６ａ、１６ｂとしてＣｕプラグを用いる場合、電界メッキなどの方法にてＣｕプラグを形成することができる。
これにより、強誘電体キャパシタを配線層２２に接続するための開口部を層間絶縁層１５に形成した場合においても、強誘電体キャパシタを還元性雰囲気に晒すことなくコンタクトプラグ１６ａ、１６ｂを形成することができ、水素や還元性雰囲気による強誘電体キャパシタの特性の劣化を抑制することが可能となる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１実施形態に係る半導体記憶装置の製造方法を示す断面図。
【図２】本発明の第１実施形態に係る半導体記憶装置の製造方法を示す断面図。
【図３】本発明の半導体記憶装置の製造方法のその他の例を示す断面図。
【図４】本発明の半導体記憶装置の製造方法のさらにその他の例を示す断面図。
【符号の説明】
【００３０】
１  半導体基板、２  素子分離膜、３  ゲート絶縁膜、４  ゲート電極、５  サイドウォール、６ａ、６ｂ  ソース／ドレイン層、７、１５、２０  層間絶縁層、８ａ、８ｂ、１６ａ、１６ｂ、２１、８１ａ、８１ｂ  コンタクトプラグ、９、１４  水素バリア膜、１０、３０、４０、４２、５１、６１、７２  シリコン窒化膜、３１、４１、５０、５２、６０、７０  シリコン酸化膜、１１  バリア膜、１２  容量絶縁膜、１３ａ  下部電極、１３ｂ  上部電極、１７  Ｔｉ／ＴｉＮ膜、１８  Ａｌ−Ｃｕ膜、１９  ＴｉＮ膜、２２  配線パターン、７１  開口部
【図１】
2007234743.tif 000003
【図２】
2007234743.tif 000004
【図３】
2007234743.tif 000005
【図４】
2007234743.tif 000006