(57)【要約】      （修正有）【課題】高性能のトップゲート型ＴＦＴを印刷方式で製造することを可能にする薄膜トランジスタを提供する。【解決手段】半導体薄膜層２を形成するステップと、その上に、ＴＦＴのチャネル領域を画成するギャップ５が形成されたドープトガラスパターン４を印刷するステップと、チャネル領域の上又は上方に、ゲート誘電体膜及びこの上のゲート伝導体３を有するゲート電極を形成するステップと、ドープトガラスパターンから半導体薄膜層にドーパントを拡散させるステップとを含む自己整合トップゲート型薄膜トランジスタ（ＴＦＴ）及びそのような薄膜トランジスタの製造方法。【選択図】図１
2007335870.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタ（ＴＦＴ）を形成する方法であって、
（ａ）半導体薄膜層を形成するステップと、
（ｂ）前記半導体薄膜層上に、ドープされたガラスパターンを印刷するステップであって、前記ガラスパターンには、前記ＴＦＴのチャネル領域を画成するギャップが形成されているステップと、
（ｃ）前記チャネル領域の上又は上方に、ゲート誘電体膜及びこの上のゲート伝導体を有するゲート電極を形成するステップと、
（ｄ）前記ドープされたガラスパターンから前記半導体薄膜層にドーパントを拡散させるステップと、
を含む方法。
【請求項２】
前記半導体薄膜層を形成するステップは、半導体含有プレカーサを含む液相インクを基板に印刷するステップを含む請求項１記載の方法。
【請求項３】
前記ドープされたガラスパターンは、前記半導体薄膜層における前記ＴＦＴのソース端子及びドレイン端子に対応する領域の上又は上方に印刷される請求項１記載の方法。
【請求項４】
前記半導体薄膜層の表面全体に前記ゲート誘電体膜を形成し、その後、ドープされたガラスパターンをそのゲート誘電体膜の上に印刷するステップと、
少なくとも前記ギャップにおいて前記ゲート誘電体膜の上に前記ゲート伝導体を形成するステップと、を含み、
前記ゲート伝導体を形成するステップは、前記ゲート誘電体膜の上に、ゲート伝導体プレカーサを含むインクを印刷することを含む請求項１記載の方法。
【請求項５】
拡散されたドーパントを含む前記半導体薄膜層の表面を露出するのに充分な程度に、前記ドープされたガラスパターンの少なくとも一部を除去するステップと、
拡散されたドーパントを含む半導体薄膜層の露出された前記表面の上に、伝導性のインターコネクト構造を形成するステップと、
を更に含む請求項１記載の方法。
【請求項６】
薄膜トランジスタ（ＴＦＴ）であって、
（ａ）半導体薄膜層と、
（ｂ）前記半導体薄膜層の少なくとも一部に形成されたドープされたガラスパターンであって、前記ドープされたガラスパターンの少なくとも二つの部分が、前記ＴＦＴのチャネル領域の上又は上方でギャップを画成しているガラスパターンと、
（ｃ）前記半導体薄膜層のチャネル領域の上又は上方に形成されており、ゲート誘電体膜及びこの上のゲート伝導体を有するゲート電極と、
（ｄ）前記半導体薄膜層における前記チャネル領域の両側に形成されたドーパント含有領域と、
を備える薄膜トランジスタ。
【請求項７】
前記ドープされたガラスパターンが、前記半導体薄膜層のソース及びドレイン領域の上又は上方に形成されている請求項６記載の薄膜トランジスタ。
【請求項８】
前記ゲート電極は、前記ギャップを埋めている請求項６記載の薄膜トランジスタ。
【請求項９】
前記ドーパント含有領域の前記ドーパントは、前記ドープされたガラスパターンの前記ドーパントと同一である請求項６記載の薄膜トランジスタ。
【請求項１０】
前記ドープされたガラスパターンに形成された、前記半導体薄膜層の前記ドーパント含有領域の表面を露出させる複数の開口と、
前記半導体薄膜層の前記ドーパント含有領域の露出された前記表面上に形成された、伝導性のインターコネクト構造と、
を更に備える請求項６記載の薄膜トランジスタ。
【発明の詳細な説明】
【関連出願】
【０００１】
[0001]本出願は、２００６年６月１２日に出願された米国仮出願第６０／８１３，１６１号、及び、２００７年５月３１日に出願された米国特許出願第１１／８０９，７３７号の利益を主張するものである。
【発明の分野】
【０００２】
[0002]本発明は、ゲート金属を印刷するために金属含有インクが使用され得る印刷式の自己整合トップゲート型薄膜トランジスタに関する。好適な実施形態においては、金属含有インクは金属ナノパーティクルを含む。本発明は、有利なことに、金属インクを印刷した後に、高温処理又はレーザ活性化処理を殆ど又は全く必要としない。
【発明の背景】
【０００３】
[0003]従来のトップゲート型ＴＦＴプロセスでは、ゲートとソース／ドレイン領域の間のアライメントは、まずゲート電極をパターニングし、それをドーパント注入及び／又は活性化のためのマスクとして用いることにより図られていた。このアプローチは、ゲート金属の選択面で課題を課すことになる。これは、ＵＶレーザ照射を反射するか（例えばＡｌ）、６００℃より高い温度でサーマルドーパントアクティベーションに適応する必要があるためである（例えば、ドープトポリシリコン、又は、Ｍｏ，Ｐｄ，Ｗ等の高融点金属）。
【０００４】
[0004]従前の印刷技術（例えばインクジェット）は、フォトリソグラフィと比較して印刷処理のスループットが高いため、電子デバイスの製造に有利である。しかしながら、高解像度の印刷技術には、一般的に、比較的大量の欠陥が原因で、印刷される線の幅（約１０μｍ又はそれ以上）に関して制限がある。
【０００５】
[0005]このため、印刷技術を利用して線幅の細い（例えば１０μｍ未満）ゲート等の構造を形成することができ、並びに／或いは、アルミニウム、高融点金属、又はドープトポリシリコン等のように特定のゲート金属に制限されないＴＦＴの製造プロセスを開発することが望まれる。
【発明の概要】
【０００６】
[0006]本発明の一つの目的は、半導体薄膜層を形成するステップと、半導体薄膜層上に、ドープされたガラスパターンを印刷するステップであって、ガラスパターンには、ＴＦＴのチャネル領域を画成するギャップが形成されているステップと、チャネル領域の上又は上方に、ゲート誘電体膜及びこの上のゲート伝導体を有するゲート電極を形成するステップと、ドープされたガラスパターンから半導体薄膜層にドーパントを拡散させるステップとを含む薄膜トランジスタ（ＴＦＴ）の形成方法を提供することにある。
【０００７】
[0007]本発明の他の目的は、半導体薄膜層と、半導体薄膜層の少なくとも一部に形成されたドープされたガラスパターンであって、ドープされたガラスパターンの少なくとも二つの部分が、ＴＦＴのチャネル領域の上又は上方でギャップを画成しているガラスパターンと、半導体薄膜層のチャネル領域の上又は上方に形成されており、ゲート誘電体膜及びこの上のゲート伝導体を有するゲート電極と、半導体薄膜層におけるチャネル領域の両側に形成されたドーパント含有領域とを備える薄膜トランジスタ（ＴＦＴ）を提供することにある。
【０００８】
[0008]本発明の他の目的は、半導体薄膜層を形成するステップと、半導体薄膜層上にドープされたガラスパターンを印刷するステップであって、ガラスパターンには、ＴＦＴのチャネル領域を画成するギャップが形成されているステップと、ドープされたガラスパターンから半導体薄膜層にドーパントを拡散させるステップとを含む薄膜構造体の形成方法を提供することにある。
【０００９】
[0009]本発明の他の目的は、半導体薄膜層と、半導体薄膜層の少なくとも一部に形成されたドープされたガラスパターンであって、ドープされたガラスパターンの少なくとも二つの部分が、ＴＦＴのチャネル領域の上又は上方でギャップを画成しているガラスパターンと、半導体薄膜層におけるチャネル領域の両側に形成されたドーパント含有領域と、を備える薄膜構造体を提供することにある。
【００１０】
[0010]本発明のある態様では、二つの線の隙間は、インクジェットプリントで形成された線の最小幅よりも小さくすることができる。これは、線同士の隙間は、インク配置の精度に加えて、プリンタの機械的ステージの精度とアドレスの正確性によって主に決定されるためである。このため、後に堆積されるゲート金属の位置を定めるソース／ドレインのパターンを最初に印刷することによって、チャネル幅が１０μｍ未満の高性能の印刷式トップゲート型ＴＦＴを製造することが可能となる。
【００１１】
[0011]従って、本発明は、ガラス（例えば石英）のシート又は片、プラスティック及び／又は金属の薄片、シート或いは厚板、シリコンウエハ等（これらに限定されない）を含む各種の基板上に、薄膜トランジスタ及びそれによる回路を製造する技術に関する。如何なる種類の基板においても、一又は複数のバッファ層（シリコン及び／又は酸化アルミニウム等）を設けてもよい。応用例として、ディスプレイ、ＲＦデバイス、センサ等が挙げられるが、これに限定されるものではない。
【好適な実施形態の詳細な説明】
【００１２】
[0020]自己整合トップゲート型ＴＦＴにおいて、印刷された高融点金属又はＡｌゲートの開発は、重大な問題を有している。本発明では、まずソース／ドレイン領域を画成する層をパターニングし、次いでドーパントを活性化させ（例えば、高温でのアニーリング処理やレーザ活性化処理により）、続いてゲート金属プレカーサインクを堆積することにより、その問題を回避することができる。好適な実施形態では、後に高温処理又はレーザ活性化処理を必要としないため、銀又は金等の単一の貴金属を、ゲート金属を印刷するために用いることができる。本ＴＦＴは、ＧＨｚの周波数で作動することも可能であり、（１）狭いチャネル幅、（２）ゲートに僅かの重なりを持って自己整合されたソース端子とドレイン端子、及び／又は、（３）高いキャリア移動度に利点を有し得る。
【００１３】
[0021]以下、本発明の好適な実施形態に詳細に言及し、添付図面に実施例を示す。発明を好適な実施形態に関連して説明するが、本発明をこれらの実施形態に限定することは意図していないことが明らかである。むしろ、本発明は、特許請求の範囲に定められる発明の精神と範囲に含まれる代替例、変形例、及び均等物を包含することを意図している。更に、以下の開示において、本発明を充分に理解するために数々の具体的な形態を説明する。しかしながら、これらの具体的記述が無くても本発明を実施できることが当業者にとって明らかである。他の状況では、本発明に不必要な曖昧にする事態を防ぐために、公知の方法、手順、要素及び回路は詳細には説明しない。
【００１４】
[0022]利便性と簡便性のために、「〜に結合された」「〜に接続された」及び「〜と連通して」という用語（及びこれらの変形）は、文章が明らかに反することを示さない限り、直接的又は間接的な結合、接続、及び連通を意味するものとする。これらの用語は一般的に置き換え可能であり、文章が明らかに反することを示さない限り、それらの一つの用語が使われているときは常に他の用語の意味も含むものとする。本開示では、「堆積」という用語（及びその変形例）は、文章が明らかに反することを示さない限り、ブランケット堆積、コーティング、及び印刷を含む堆積の全ての形態を包含することを意図する。更に、ある種の材料に関しては、「〜から実質的に構成される」という語句は、追加されたドーパントを意図的に排除するものではない。このようなドーパントは、それが追加された材料（或いは、そのような材料から形成された素子又は構造）に、ある所望の（及び潜在的に全く異なる）物理的及び／又は電気的な特性を与え得る。「（ポリ）シラン」という用語は、（１）シリコン及び／又はゲルマニウム並びに（２）水素から実質的に構成され、且つ、少なくとも１５のシリコン及び／又はゲルマニウム元素を持つ種を大部分が含む、化合物又は化合物の混合物を意味する。そのような種は、一又は複数の環体を含んでもよい。「（シクロ）シラン」という用語は、（１）シリコン及び／又はゲルマニウム並びに（２）水素から実質的に構成され、且つ、一又は複数の管状リング並びに少なくとも１５のシリコン及び／又はゲルマニウム元素を含む、化合物又は化合物の混合物を意味する。「ヘテロ（シクロ）シラン」という用語は、（１）シリコン及び／又はゲルマニウム、（２）水素、並びに（３）従来の炭化水素、シラン、又は密接な関係のある置換基で代替し得て且つ一又は複数の環体を含み得るＢ，Ｐ，Ａｓ又はＳｂ等の一又は複数のドーパント元素から実質的に構成され、且つ、一又は複数の環体を含む、化合物又は化合物の混合物を意味する。また、構造又は機構の「主面」とは、その構造又は機構の最長の軸によって少なくとも一部が画成された面をいう（例えば、構造が円く、その厚みよりも大きな半径を持つ場合、半径方向の面がその構造の主面である。しかしながら、構造が正方形、長方形、又は楕円形の場合は、その主面は典型的には、二つの長軸、一般的には長さと幅方向の軸によって画成される面である。）
【００１５】
[0023]化学式（ＡＨz）kの代表的なシクロシラン（ＡはＳｉ、ｚは１又は２（好ましくは２）、ｋは３〜１２（好ましくは４〜８））及びそれらの典型的な作成方法が、２００４年２月２７日に出願された同時係属中の米国特許出願第１０／７８９３１７号に開示されている。代表的なヘテロ（シクロ）シラン化合物、ドープトシラン中間体、これらの典型的な作成方法、並びに、プレカーサインク及び活性化膜のドーパントレベルを決定及び／又は制御する技術が、それぞれ２００４年９月２４日、２００４年９月２４日、及び２００４年１０月１日に出願された同時係属中の米国特許出願第１０／９５０３７３号、第１０／９４９０１３号、及び第１０／９５６７１４号に詳細に開示されている。このような材料には、（ＡＨｚ）ｎ（ＤＲ１）ｍ（ここで、ｎは２〜１２、ｍは１又は２、ｎの各値によるＡのそれぞれは独立してＳｉ又はＧｅ、ｎの各値によるｚのそれぞれは独立して１又は２、ｍの各値によるＤのそれぞれはＳｂ，Ａｓ，Ｐ，又はＢ、ｍの各値によるＲ１はアルキル、アリール、アラルキル、或いは、ＡＲ２３（ここで、Ｒ２は水素、アルキル、アリール、アラルキル又はＡｙＨ２ｙ+１（ｙは１〜４の整数））、及び、（ＡｎＨｚ）ｍ（ＤＲ１３−ｍ）ｑ（ここで、ｎは３〜１２、ｚは（ｎ−ｑ）から（２ｎ+２-ｑ）、ｍは１〜３の整数、ｎ*ｍの各値によるＡのそれぞれは独立してＳｉ又はＧｅ、ＤはＳｂ，Ａｓ，Ｐ，又はＢ、ｑは一般的に１又は２、（３−ｍ）*ｑの各値によるＲ１のそれぞれは独立して水素、アルキル、アリール、アラルキル、或いは、ＡＲ２３（ここで、Ｒ２は水素、アルキル、アリール、アラルキル又はＡｐＨ２ｐ+１（１≦ｐ≦４））を含む。オリゴ及びポリシラン化合物は、それぞれ２００６年１０月６日及び２００７年３月５日に出願された米国仮出願第６０／８５０，０９４号及び６０／９０５，４０３号に開示されており、化学式Ｈ−［（ＡＨＲ）ｎ（ｃ−ＡｍＲ１２ｍ−２）ｑ］−Ｈのポリシランを含む（ここで、Ａの各場合は独立にＳｉ又はＧｅ、Ｒ及びＲ１の各場合は、独立してＨ，−ＡｂＨｂ＋１Ｒ２ｂ（ここでＲ２はＨ又は）アリール、又はアリール。但しｑ＝０で且つＡ＝Ｓｉのときは、Ｒはフェニルではない。ｑ＝０のときは、（ｎ+ｂ）≧１０、ｎ＝０のときは、ｑ≧２、ｎ及びｑが共に０でないときは、（ｎ+ｑ）≧２とする。ｍの各値は独立して４〜６である。オリゴシラン又はポリシランは、４５０ｇ／ｍｏｌ〜約２３００ｇ／ｍｏｌの分子量を持つ（ｉ）水素、及び（ｉｉ）シリコン及び／又はゲルマニウムから実質的になり、多分散指数は２．５以下であり、及び／又は、水素化アモルファス半導体を形成した後に、その水素化アモルファス半導体を少なくとも部分的に結晶化及び／又は水素量を減少させるのに充分なだけアニーリング及び／又は照射し、０．１ａｔ％以下のカーボン量を含む膜を形成する。
【００１６】
[0024]常にとは限らないが一般的に、液相の半導体インクは、溶媒、好ましくはシクロアルカンを更に含む。ＩＶＡ属の元素源（Ｓｉ又はドープトＳｉへのシランベースのプレカーサ）を含むインク又はこの元素源から実質的に構成されたインクを用い、半導体層３０を形成する場合は、更に、堆積後に液相プレカーサを乾燥させる過程を含む。２００３年７月８日、２００４年２月２７日、及び２００４年２月２７日にそれぞれ出願された同時係属中の米国特許出願第１０／６１６，１４７号、１０／７８９，３１７号、及び１０／７８９，２７４号を参照されたい。
【００１７】
[0025]堆積後（そして一般的に、少なくともある程度は乾燥させた後）、同時係属中の米国特許出願第１０／７８９，２７４号及び第１０／９４９，０１３号（それぞれ２００４年２月２７日及び２００４年９月２４日出願）に記述されているように、水素化アモルファス（ドープト）半導体（ａ−Ｓｉ：Ｈ）層を形成するために、熱処理によって硬化される。半導体層がシクロシラン及び／又はヘテロ（シクロ）シランから由来する場合又はこれらから形成される場合、硬化／加熱ステップは、不必要なプレカーサ／インク化合物、又は、揮発性の炭素含有種等の副生成物を除去するか、或いは、ａ−Ｓｉ：Ｈ層の水素量を減少させることになる（レーザ結晶化が半導体膜形成の後に使われる場合は特に有効である）。半導体層がヘテロ（シクロ）シランから由来する場合又はこれらから形成される場合、硬化／加熱ステップはまた、そのヘテロ（シクロ）シランのドーパントの部分を活性化し得る。しかし多くの形態では、ドーパント活性化はレーザ結晶化の最中に起こりやすい。
【００１８】
[0026]また、ドープされた半導体層（ドープト半導体層）は、液相半導体プレカーサインクを直接的にゲート金属及び半導体層へ局所的に印刷することで、堆積することができる（２００４年９月２４日及び２００５年８月１１日にそれぞれ出願された同時係属中の米国特許出願第１０／９４９，０１３号及び第１１／２０３，５６３号を参照）。この後者のＭＯＳＴＦＴ構造を形成するためのアプローチは、（ｉ）半導体プレカーサ材料を効率的に使用できること、及び、（ｉｉ）半導体の堆積とパターニングを一つのステップに結合することで、コスト効率を高くすることができる。
【００１９】
[0027]ブランケット堆積は、例えば、蒸着、ＰＶＤ、スパッタリング、ＣＶＤ等の公知の技術を含む。また、ブランケット堆積は、（シクロ）シラン、ポリシラン、又は金属ナノパーティクル（パッシベートされてもよい）、及び、溶媒等を含むインクをスピンコーティングするステップと、そのインクを硬化させるステップを含むようにもできる（米国特許第６，８７８，１８４号及び２００３年１２月３１日に出願された米国特許出願第１０／７４９，８７６号を参照）。そのような方法で堆積できる金属としては、例えば、原子金属（アルミニウム、チタニウム、バナジウム、クロム、モリブデン、タングステン、鉄、ニッケル、パラジウム、白金、銅、亜鉛、銀、金等）、そのような原子の一般的な合金（アルミニウム−銅合金、アルミニウム−シリコン合金、アルミニウム−銅−シリコン合金、チタニウム−タングステン合金、Ｍｏ−Ｗ合金、アルミニウム−チタニウム合金等）、及び、原子金属の窒化物やケイ化物等の伝導性金属化合物（窒化チタン、ケイ化チタン、窒化タンタル、ケイ化コバルト、ケイ化モリブデン、ケイ化タングステン、ケイ化プラチナ）が挙げられる。他の実施形態では、ブランケット堆積ステップは、金属含有材料を含むインクをスピンコーティングするステップを含み、その金属含有材料は、上記の金属の一又は複数の金属ナノパーティクル及び／又は有機金属プレカーサを含み、及び／又は、方法は、更に、レーザパターニングするステップの前に、金属、有機金属プレカーサ、及び／又は金属ナノパーティクルを硬化又は熱処理するステップを含むようにすることができる。
【００２０】
[0028]本出願は、印刷式自己整合トップゲート型ＴＦＴの設計及び製造の幾つかのプロセスフローを開示する。プロセスフローは、３つの方法の少なくとも一つによって印刷されたドープされた（以下、「ドープト」と記述することもある）ガラスを利用する。
・印刷されたドープトガラスは、ソース／ドレインドーピングのためのドーパント源を提供し、
・印刷されたドープトガラスは、ゲート金属のためのスペースを画成し、ソース／ドレインの領域／端子に対してゲートを密接して（例えば合理的に受け入れられる）整合させるのを確実にし、及び／又は、
・印刷されたドープトガラスは層間誘電体として機能し、更なる層間誘電体を、ドープトガラスパターン及びゲート電極に渡って形成する（ある実施形態では、ドープトガラスパターンを部分的に除去する際に、層間誘電体膜の下のドープトガラスパターンを部分的に残すようにする）。
【００２１】
[0029]本発明は、１０μｍよりも狭いゲート線幅の形成を可能とし、それは一般的に、印刷された構造の間のスペースにトランジスタゲートを形成することにより達成される。しかしながら、将来的に、ドロップ量はインクジェット、グラビアリソグラフィ、オフセットリソグラフィ等の広く使われる印刷技術において減少することが予想されているため、そのような印刷された構造の間のスペースも減少することが期待されており、本発明は、印刷された構造の対応する最小幅よりも狭いゲート幅の形成を可能とし続ける。
【００２２】
[0030]以下、本発明を様々の観点より典型的な実施形態に基づいて詳細に説明する。
自己整合ソース／ドレイン  ゲート構造
ゲート誘電体を介してのドーパントのドライブイン
【００２３】
[0031]図１（ａ）〜（ｅ）を参照して、典型的なプロセスフローを説明する。図１（ａ）〜（ｅ）の典型的プロセスは、ドープトガラスパターンを印刷する前に、まずはゲート誘電体を形成する。このため、トランジスタチャネル（例えば、アモルファス又はポリクリスタルシリコンを含む又はこれらから実質的に構成される）は、後に堆積されるドープトガラスからのドーパントによる汚染から保護される。
【００２４】
[0032]図１（ａ）に示すように、物理的に絶縁されたシリコン膜は、基板１の上に分子又はナノパーティクルベースのシリコンインクを印刷又はコーティングすることによって一般的に形成され、それが（ポリ）シリコン薄膜２に変化させられる（例えば、加熱処理及び／又は硬化処理による）。或いは、従来のように、シリコン膜を堆積し（例えば、ＰＥＣＶＤ、ＬＰＣＶＤ、スパッタリング等による）、ＵＶレーザ露出、加熱炉、又はＲＴＡアニール（任意に、Ａｕ，Ｎｉ，Ａｌ等のような結晶化促進剤により）によってそれを結晶化し、次いで、そのポリ結晶膜を低解像度フォトリソグラフィ及び／又は選択エッチングによってパターニングする。シリコン膜をレーザアニーリングで結晶化する際、堆積されたシリコン膜の非照射のアモルファスの部分を、公知の技術による選択エッチングで除去してもよい。基板は、好ましくは、シリコンウエハ、ガラスの片又はシート、或いは、プラスティック又は金属のシートを含む（いずれも任意に、堅く又は柔軟でもよく、金属の場合には薄い酸化物層をその上に持ってもよい）。
【００２５】
[0033]基板１は、一般的に、従来の機械的サポート構造を含む。適切な電気的に不活性又は絶縁の基板としては、例えば、ガラス、セラミック、誘電体、及び／又は、プラスティックのプレート、ディスク、及び／又は、シートが挙げられる。或いは、適切な電気伝導性の基板としては、半導体（例えばシリコン）及び／又は金属のウエハ、ディスク、シート、及び／又は片が挙げられる。基板が金属のシート及び／又は片を含む場合は、そのデバイスは、インダクタ及び／又はキャパシタを含み、方法は、その金属基板からインダクタ及び／又はキャパシタを形成する過程を更に含んでもよい。しかしながら、如何なるそのような電気伝導性の基板であっても、それとその上の如何なる電気的に活性な層又は構造（例えば半導体層２）との間に絶縁層を設けるべきである。その例外は、電気的接触が絶縁体上のデバイスから金属基板に形成された構造に対してされる場所である（例えば、インターポーザ、インダクタ、及び／又はキャパシタの一又は複数の金属パッド。例えば、米国特許出願１０／８８５，２８３号、及び／又は、米国仮出願第６０／５９２，５９６号及び第６０／６１７，６１７号。これらの出願日はそれぞれ２００４年７月６日、２００４年７月３１日、２００４年１０月８日）。好ましくは、基板は、シリコンウエハ、ガラスプレート、セラミックのプレート又はディスク、プラスティックのシート又はディスク、金属片、金属のシート又はディスク、及び、これらのラミネート又は積層された組み合わせからなる構成される群から選択される部材を含み、電気伝導性の部材は一般的に、その上に絶縁層（例えば、対応する酸化物の層）を備える。
【００２６】
[0034]半導体薄膜層２を形成する過程は、基板１に半導体プレカーサインクを印刷してパターンを形成するステップと、そのインクを乾燥させるステップと、インクを硬化させるステップ（一般的に、架橋させ、シランをオリゴマー化及び／又は重合させ、並びに／或いは、平均分子量を増加させ、粘度を増加させ、及び／又は、化合物の揮発特性を減少させるために、）と、次いで、その半導体膜パターンを部分的又は実質的に完全に結晶化して多結晶膜を形成するステップとを含む。半導体薄膜２は、一般的に一又は複数のＩＶ族元素、好ましくはポリシリコン又はシリコンゲルマニウムを含む。典型的な半導体層２の厚さは、約３０，７５又は１００ｎｍから、約２００，５００又は１０００ｎｍであり、そのうちの値の間の如何なる範囲でもよい。膜厚は、トランジスタの電気特性を最適化するように選択することができる。
【００２７】
[0035]様々な実施形態において、半導体層１は、低濃度ドープされた無機半導体材料を含むか、或いは、このような材料から実質的に構成される。このような材料としては例えば、一又は複数のＩＶＡ族元素（シリコン及び／又はゲルマニウム等）、いわゆる「ＩＩＩ−Ｖ」材料（ＧａＡｓ等）、ＩＩ−ＶＩ（又はカルコゲニド）半導体等が挙げられ、更には、１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度でドーパント（Ｂ，Ｐ，Ａｓ，又はＳｂ等）を含んでもよい。代表的な低濃度ドープの半導体膜が、例えば２００４年９月２４日に出願された同時係属中の米国特許出願第１０／９４９，０１３号に開示されている。ある実施形態では、半導体（トランジスタチャネル）層２は、僅かにドープされていてもよい（例えば、１０１６〜５×１０１８ａｔｏｍｓ／ｃｍ３のドーパント濃度）。シリコンベースのインクから形成される場合は、低濃度ドープ半導体層２は、均一なアモルファス状態において、その半導体層の実質的に厚さ全体にわたって実質的に均一な濃度プロファイル（例えば、半導体層の厚さの関数としてのドーパント濃度）を持つようにしてもよい。例えば、半導体層２は、基板上にドープト半導体材料の実質的に均一な層を含んでもよく、そのドープト半導体は、（ａ）少なくともシリコン及び／又はゲルマニウムの一つを含み、水素化され、アモルファス又は少なくとも部分的に多結晶化されたＩＶＡ族元素、及び、（ｂ）ドーパント、を含む。ある実施形態では、薄膜構造体におけるＩＶＡ族元素は、シリコンを含み又はこれから実質的になり、ドーパント（Ｂ，Ｐ，Ａｓ，又はＳｂ等とすることができるが、好ましくはＢ又はＰ）は上述の濃度となるようにしてもよい。
【００２８】
[0036]図１（ｂ）に示すように、ゲート誘電体３は、例えば半導体層２の熱酸化によって、半導体（例えば（ポリ）シリコン）膜２の上に形成される。或いは、ゲート誘電体３は、代替的に、適切な誘電体プレカーサを印刷又はコーティングしてそれを誘電体膜（例えばテトラアルキルシロキサン、テトラアルコキシシラン）に変化させる方法、又は、他の一又は複数の金属酸化物（例えば、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２等）の堆積、従来のＣＶＤ、ＰＥＣＶＤ、ＬＰＣＶＤ、又はシリコンの酸化物及び／又は窒化物の層のスパッタ堆積によって形成することができる。図１（ｃ）に示すように、次いでドープトガラス膜４がゲート誘電体３の上に印刷される（例えば、インクジェット、グラビア印刷により）。ある実施形態では、ゲート誘電体膜３は、半導体薄膜層２の表面全体に形成され、ドープトガラスパターン４がその上に印刷される。ドープトガラスパターンのレイアウトは、ＴＦＴのソース−ドレイン構造のために意図されたレイアウトと実質的に等しい。
【００２９】
[0037]印刷されたドープトガラス膜の複数の領域の間のギャップ５は、ゲート金属の位置を定める。ギャップの幅は、１〜１００μｍ（好ましくは１−１０μｍ、ある実施形態では、１−５μｍである）の範囲にすることができる。高温のアニーリング処理により、ドープトガラスからのドーパントがゲート誘電体を通ってポリシリコン膜にマイグレーションし、ソース／ドレイン領域６を定める。ドープトガラスからゲート誘電体を通してドーパントを拡散させる温度は、好ましくは１１００℃よりも低く、しかし、少なくとも約７００℃以上であり、ソース／ドレインの各端子をドープするのに充分な時間だけ、しかし、ドープされていないチャネル領域７を残すようにする。
【００３０】
[0038]好ましくは、ドープトガラスを印刷するプロセスは、回路の異なる領域にＮ型ドープトガラス及びＰ型ドープトガラスを同時に堆積できるツールを使用する。ある実施形態では、例えば、回路のＮ型トランジスタ領域及びＰ型トランジスタ領域の間にマッチする距離又はそのような距離に対応する分（例えば、そのような距離の倍数）だけ隔てられた少なくとも二つのインクジェットヘッドを同じ機構に備えるインクジェットプリンタを使用する。二つのインクジェット（ＩＪ）ヘッドは、対応するように、Ｎ型及びＰ型のドープトガラスプレカーサ（例えば、ドープトスピンオンガラスプレカーサ又は他の組成物を含むインク）の各リザーバに接続され、同じプリンティングパスにおいて回路の異なる領域にＮ型及びＰ型のドープトガラスを分配する。
【００３１】
[0039]ドープトガラスのプレカーサの例としては、従来のスピン・オン・ドーパント（ＳＯＤ）組成物及び粘度が増加したカスタマイズド版（例えば、従来の製造物の溶媒を同様の又は適合する高い粘度の溶媒で置換又は希釈することで「カスタマイズ」する）、堆積後に低い温度（例えば４００℃以下）で酸化可能なドープト分子シリコンインク組成物（ドーパント置換基を有する環式の直鎖又は分岐シランのオリゴマー又はポリマー、例えば、シクロ−Ｓｉ５Ｈ９ＰＲ２（Ｒは低［Ｃ１−Ｃ４］アルキル基）、フェニル、又はＣ１−Ｃ４−アルキル置換のフェニル）又はその組成物のドーパントプレカーサ（例えば、ブチルホスフィン）、酸化ドープト分子シリコンインク組成物（例えば、シクロ、組成物中にドーパントプレカーサを有する直鎖又は分岐シランのオリゴマー又はポリマー（シクロ−Ｓｉ５Ｏ５Ｈ１０）の酸化されたバージョン（例えば、モノ、ジ、又はトリのブチルホスフィン又はそれに類似する酸化物）、或いは、そのドーパント置換物）、及び、ホスフィン及びボロン化合物（例えば、ジ-ｎ-ブチルホスフィン等の有機リン酸）及びホウ酸化物（例えば、トリ-ｔ-ブチルホウ酸）を含むガラス形成組成物（例えば、いわゆるゾルゲル組成物）が挙げられる。適切な誘電体は、リン及び酸素を含む化合物及び／又はポリマー（更にシリコン、炭素、水素、及び／又は窒素を含んでもよい）、臭素（更にシリコン、炭素、水素、酸素、及び／又は窒素を含んでもよい）、ヒ素及び／又はアンチモン（それぞれ更にシリコン、炭素、水素、及び／又は酸素を含んでもよい）等を含む。典型的なリン含有誘電体としては以下のものが挙げられる。
・無機オキソリン化合物及び酸（例えば、Ｐ２Ｏ３、Ｐ２Ｏ５、ＰＯＣｌ３等）
・ホスフォシリケイト
・単量体、二量体、及び／又はオリゴマーのリン酸塩（例えば、メタ−、及び／又は、ポリリン酸塩）
・ホスホン酸塩、ホスフィン塩酸、及びホスフィン
・有機オキソリン化合物及び酸（例えば、アルキル（アリール）リン酸塩、ホスホン酸塩、ホスフィン塩酸、及びこれらの縮合生成物）、及び、
・アルキル−、及び／又は、アリールホスホン及び／又は−ホスフィン酸。
【００３２】
[0040]典型的なボロン含有の誘電体としては以下のものが挙げられる。
・無機ボロン化合物及び酸（例えば、ホウ酸、Ｂ２Ｏ３）
・ボロシリケイト、ボラゾール、及びこれらのポリマー
・ハロゲン化ホウ素（例えば、ＢＢｒ３）
・ボラン（例えば、Ｂ１０Ｈ１０）、及び、シラ−及び／又はアザボラン、及び、
・有機ボロン化合物及び酸（例えば、アルキル／アリールボロン酸、ホウ酸塩、ボロキシン、ボラゾール、ボラン添加合成物等）
【００３３】
[0041]典型的なヒ素及び／又はアンチモン含有の誘電体としては以下のものが挙げられる。
・上記化合物のオキソ−及び／又はアザ−類似体（例えば、Ａｓ２Ｏ３、Ｓｂ２Ｏ３）
・アルシノシラン（例えば、シクロ−Ａｓ５（ＳｉＨ３）５）
【００３４】
[0042]このように、ソース及びドレインの各端子は、（ｉ）ＩＶＡ族元素、ＧａＡｓ等のＩＩＩ−Ｖ族化合物半導体、或いは、ＺｎＯ又はＺｎＳ等のＩＩ−ＶＩ族半導体（又は、カルコゲニド）、及び、（ｉｉ）ドーパント元素を含むようにできる。好ましくは、半導体は、ＩＶ族元素（例えば、Ｓｉ及び／又はＧｅ）、並びに／或いは、Ｂ，Ｐ，Ａｓ，又はＳｂからなる群から選択されるドーパントを含む。
【００３５】
[0043]様々な実施形態において、ゲートは、少なくとも０．１ミクロン、０．５ミクロン、１ミクロン、又は２ミクロンの幅を有する。ある態様では、最小のゲート幅は約５ミクロンである。ゲートは、約１μｍ〜約１０００μｍの長さ、或いは、そのなかの値の間の如何なる範囲（例えば、約２μｍ〜約２００μｍ、又は、約５μｍ〜約１００μｍ等）を有してもよい。また、ゲートの厚さは、約５０ｎｍ〜約１００００ｎｍ、或いは、そのなかの値の間の如何なる範囲（例えば、約１００ｎｍ〜約５０００ｎｍ、約２００〜約２０００ｎｍ等）でもよい。ソース及びドレイン端子は、１０〜１０００ｎｍの厚さ、或いは、そのなかの値の間の如何なる範囲（例えば、約１００、２００、又は２５０オングストローム〜約１００００、１０００、又は５００オングストローム）を有するようにできる。
【００３６】
[0044]図１（ｅ）を参照して、適切なゲート金属プレカーサ（例えば、金属ナノパーティクル、又は、有機金属化合物、ドープト分子及び／又はナノパーティクルベースのシリコンインク、シリサイドプレカーサインク等）を、少なくとも印刷されたドープトガラスパターンで画成されたギャップに堆積させ、次いで、それをゲート金属に変化させることで、ゲート金属８が印刷される。ドープトシリコンインクの使用は、多結晶シリコンを形成するため、及び／又は、ドーパントを活性化させて充分な導電性を得るために、高温のアニーリング又はレーザ照射を更に必要とし得る。代替的に、シード層のためのプレカーサを、印刷されたドープトガラスパターンによって画成されたギャップに印刷し、そのシード層の上に電気めっき又は無電界めっきによってゲート金属を形成してもよい。シード層は、めっき処理の前に活性化処理が必要となり得る。
【００３７】
[0045]ゲート金属プレカーサを印刷する手法としては、例えば、インクジェット、グラビア印刷、オフセットリソグラフィ等が挙げられる。更に（又は、代替的に）、ゲート金属をパターニングする手法として、ゲート金属プレカーサをコーティング又は印刷し、局所的にそれをレーザ照射に曝して、その曝した領域の溶解特性を変化させるものが挙げられる（２００３年１２月３１日出願の米国特許出願第１０／７４９８７６号参照）。曝されていない領域を洗い流した後、照射されたゲート金属プレカーサは、任意に追加の硬化又はアニーリングステップ（いわゆる「ネガティブ」パターニング及び現像）の後で、ゲート金属を形成するために残留させる。代替的に、「ポジティブ」パターニング及び現像を利用してもよく、この場合は、照射された領域が洗浄除去される。これらの実施形態（ポジティブパターニングの形態を含む）は、直接印刷法では直接には達成できない高解像度の金属ゲートのパターニングのために有効である。一般的に、ゲート伝導体は金属を含む。しかしながら、ゲートに関して、「金属」という用語は、ドープされたポリシリコンを含むものとする。
【００３８】
[0046]金属含有インク（及び、更には、ここに開示される他の如何なる印刷可能なインク）は、基本的には、従来の如何なる印刷技術によって印刷してもよい。例えば、印刷方法としては、予め定められたパターンに、金属含有インクを、インクジェット印刷（「インクジェット」）、スクリーン印刷、グラビア印刷、オフセット印刷、フレキソ印刷、スプレーコーティング、スリットコーティング、押し出しコーティング、メニスカスコーティング、マイクロスポッティング、ペンコーティング、ステンシル、スタンプ、注射器、及び／又は、ポンプディスペンスで印刷するものが挙げられる。インクは、金属プレカーサの材料及び溶剤を含み又はこれらから実質的に構成される。プリンティング又は（選択的に）めっき法に一般的に適合する金属プレカーサは、チタン、銅、銀、クロム、モリブデン、タングステン、コバルト、ニッケル、金、パラジウム、白金、亜鉛、鉄等の金属、或いは、これらの金属合金（好ましくは銀又は金（又はこれらの金属合金））の有機金属合成物又はナノパーティクル（例えば、ナノクリスタル）を含んでもよい。そのようなナノパーティクル又はナノクリスタルは、（一又は複数の界面活性剤によって）従来のようにパッシベートされ、一又は複数の表面リガンドを与えられ、又は、パッシベートされないままとなる。めっきは、ある例では、金属のナノパーティクル又は有機金属化合物を用いて金属（Ｐｄ等）のシード層をレーザ書き込みし、次いで、レーザ書込みされたシード層の上にバルク伝導体（Ｃｏ，Ｎｉ，Ｃｕ等）又は半導体（Ｓｉ及び／又はＧｅ等）を堆積することにより行われる（例えば、無電界又は電界めっきにより）。代替的に、インクは、従来のバインダに含まれる一又は複数のそのような金属又はそれらの合金のパウダを含む従来のペーストを含み又はそれから実質的に構成されるようにしてもよい。
【００３９】
[0047]金属含有インクは、従来の及び／又はさもなければ公知のプロセスで乾燥させることができる。例えば、金属プレカーサインクは、溶媒及び／又はバインダを除去するのに効果的な温度と時間、印刷された金属プレカーサインクをその上に含む基板を加熱することによって乾燥させることができる。印刷されたインクから溶媒を除去するための適切な温度は、約８０℃〜約１５０℃の範囲で、又は、このなかの如何なる範囲でもよい（例えば約１００℃〜約１２０℃）。そのような温度で印刷されたインクから溶媒を除去する適切な時間は、約１０秒間〜約１０分間であり、又は、このなかの如何なる範囲でもよい（例えば、約３０秒〜約５分、又は、約１分〜約３分等）。このような加熱処理は、従来のホットプレート上で或いは加熱炉又は加熱オーブン内で、選択的に不活性の雰囲気中で（上述のように）行うことができる。
【００４０】
[0048]インクからの乾燥された金属含有材料は、その電気的及び／又は物理的特性（例えば、電気伝導性、モフォロジー、エレクトロマイグレーション、及び／又は、エッチング抵抗、ストレス、及び／又は表面ひずみ等）並びに下層のゲート電極への接着性を向上するのに充分な温度と時間、更にアニールしてもよい。金属含有インクが全体的に（ブランケット）堆積又は印刷される場合、一般的にアニーリングを施して、後のレーザパターニングのためにその上にレジストが堆積され得る金属膜を形成する。また、金属プレカーサインクをレーザ書き込みすることで直接パターニングされた金属及び／又は金属プレカーサができる場合は、アニーリングは、一般的に、伝導性及び接着性等に優れた金属層を形成するために行われる。このようなアニーリングは、すでに溶解された金属ナノパーティクルをアニーリングし、又は、パターニングされた金属プレカーサ層をパターニングされた金属に変換することを含んでもよい。適切なアニーリング温度は、一般的には約１００℃〜約５００℃であり、このなかの如何なる温度範囲を採ってもよい（例えば、約１５０℃〜約４００℃）。アニーリングの適切な時間は、約１分〜約２時間の範囲であり、好ましくは、約１０分〜約１時間、又はこのなかの如何なる時間範囲を採ってもよい（例えば、約１０分〜約３０分）。アニーリングは、従来の加熱炉又はオーブンの中、任意に不活性又は減少された雰囲気中（上述したように）で行うことができる。このように、本方法は、レーザパターニングされた金属ゲートの電気的、物理的、及び／又は接着の特性を充分に向上できるように、該ゲートをアニーリングするステップを更に含む。
【００４１】
[0049]ある実施形態では、ゲート金属プレカーサインクは、印刷されたドープトガラスパターンからドゥウェット（ｄｅ−ｗｅｔ）することができ、それは、ドープトガラスパターンで画成されたギャップにインクを効果的に閉じ込める。ドープトガラスパターンは、ドゥウェットを確実にするために、ゲート金属プレカーサインクの堆積の前に処理される（例えば、プラズマ照射、フッ素処理された層又は類似のドゥウェット特性を持つ他の材料の層によるコーティング等）。同様に、ゲート金属プレカーサインク及び／又はドープトガラスプレカーサは、ドープトガラスパターンからのゲート金属プレカーサのドゥウェットを確実にする添加物を含むようにしてもよい。代替の実施形態では、ゲート金属プレカーサは、印刷されたドープトガラスパターンを濡らし、ドープトガラスパターンの各部分の間のギャップ領域を超えて広がり、また、少なくとも部分的にドープトガラスパターンを覆う。この実施形態は、デバイスにおけるゲートに誘発されるドレインリークを減少するのに有効である。
【００４２】
[0050]本発明に従った薄膜トランジスタの典型的な製造プロセスフローは、それゆえ以下のステップを含み得る。
・アモルファスＳｉ薄膜を形成するために、低濃度ドープ又はアンドープのシランを堆積する。
・（任意）アモルファスＳｉを脱水素化する
・ゲート酸化物を堆積、成長、又は他の方法で形成する（例えば、熱酸化による）
・低濃度ドープ又はアンドープのアモルファスＳｉを結晶化する（例えば、エキシマレーザ処理又は加熱炉処理による）
・ドープトガラスを堆積することにより、ソース及びドレイン領域を印刷又は他の方法でパターニングする
・（任意）金属シード層を堆積する
・ゲート金属を堆積する
・（任意）従来のゲート金属アニーリング
・保護膜の堆積（例えば、酸化物、窒化物）
ドープトガラスを印刷した後の酸化物形成
【００４３】
[0051]図２（ａ）〜（ｅ）は、ポリシリコンの熱酸化によるゲート誘電体形成を、ドープトガラスからのドーパントの注入と元のまま（ｉｎ  ｓｉｔｕ）又は一つのプロセスステップで有利に組み合わせたものである。しかしながら、この第２の典型プロセスの一つの大切な点は、重要なドーパント拡散が始まる前に、ゲート酸化物の成長を達成することである。
【００４４】
[0052]シリコン膜１２は、一般的に、図１（ａ）に示されたものと同一のプロセスで、分子及び／又はナノパーティクルベースのシリコンインクを印刷又はコーティングし、次いで、それをシリコン膜に変化させること、或いは、従来のようにシリコン膜を堆積することによって（例えば、ＰＥＣＶＤ、ＬＰＣＶＤ、スパッタリング等）、基板１１上に形成される。いずれの場合にも、シリコン膜は、一般的に、ＵＶレーザ照射、加熱炉、又は、ＲＴＡアニーリング（任意に、Ａｕ、Ｎｉ、Ａｌ等の結晶化促進剤とともに）によって結晶化される。その後、図２（ｂ）に示すように、ドープトガラス１４が（ポリ）シリコン膜の上に印刷される（例えば、インクジェット、グラビア、又はオフセットリソ印刷等）。印刷されたドープトガラスパターンのレイアウトは、一般的に、ソース−ドレイン領域のために意図されたレイアウトと実質的に等しい。代替的に、印刷されたドープトガラスパターンは、ＴＦＴの低ドープ濃度拡張領域（例えば、低ドープ濃度ドレイン）に対応してもよく、この場合は、続いて、比較的ドープ濃度が高いソース／ドレイン領域を形成するために第２のドープトガラスパターンを形成してもよい。印刷されたドープトガラスパターン領域１４の間のギャップは、一般的に、ゲート金属及びゲート誘電体の位置を定める。ギャップ幅は、上述のように、１〜１００μｍの範囲（好ましくは１〜１０、又は、１〜５μｍ）にすることができる。印刷の後、任意に、ドープトガラスパターンは、ドープトガラスからシリコン膜又はゲート金属及び誘電体を画成するギャップに実質的にドーパントが拡散しないようにするために、充分に低い温度で硬化される。ある実施形態では、ドープトガラスパターンに複数の開口を形成し、それらから半導体薄膜層のドーパント含有（低濃度ドープ）領域の表面を露出する。
【００４５】
[0053]図２（ｃ）に示すように、ゲート誘電体１３は、露出したポリＳｉ層の加熱シリコン酸化によって、適切な誘電体プレカーサを印刷又はコーティングしてそれを誘電体膜に変化させることにより、或いは、ＳｉＯ２又は他の金属酸化物（例えば、ＴｉＯ２、ＺｒＯ２、ＨｆＯ２等）の液相堆積、又は、従来のシリコンの酸化物又は窒化物の堆積方法（例えば、ＰＥＣＶＤ、ＬＰＣＶＤ、酸素及び／又は窒素源の存在下での要素ターゲットのスパッタリング等）によって形成することができる。好ましくは、シリコン酸化が用いられる。
【００４６】
[0054]ポリＳｉ膜１２の露出されたゲート領域におけるシリコン酸化は、適切な雰囲気下（空気、Ｏ２、オゾン、Ｎ２Ｏ、ウェット又はドライスチーム、又はこれらの組み合わせ）で６００℃よりも高い温度まで膜を加熱することで達成される。ドープトガラスからチャネル領域へのドーパントの拡散を減少、阻止、又は防止するため、最大温度は、好ましくは１０００℃より低く、更に好ましくは９００℃よりも低い。
【００４７】
[0055]この電子デバイスのゲート誘電体膜１３は、ここに述べるゲート誘電体膜のための如何なる材料を含んでもよい。ゲート誘電体膜１３は、ウェットエッチングされたときに後に形成されるゲート金属の対応する寸法よりも僅かに小さな幅と長さを有するようにできるが、しかし、二つの層は、ドライエッチングされたときに実質的に等しい幅と長さを持つ。ゲート誘電体膜１３は、２０オングストローム〜４００オングストローム、又は、このなかの値の間の如何なる範囲の厚さを持つことができる（例えば、３０〜３００オングストローム、５０〜２００オングストローム等）。代替的に、厚いゲート誘電体層（例えば、５００〜２０００オングストロームの範囲、ある態様では約１５００オングストロームのオーダーで）を使用することもでき、好ましくは、二酸化ケイ素又は酸化アルミニウムよりも高い誘電率を持つ材料を使用する。ある実施形態では、ゲート誘電体膜１３は、高濃度ドープされたソース及びドレイン端子の厚さよりも大きな厚さを有するが、これは主に、ソース及びドレイン端子がゲート金属層への電気的接続を形成する可能性を最小限にするためである。しかしながら、高速トランジスタのためには、一般的に薄いゲート誘電体膜が好適である。典型的には、図２（ｄ）に示すように、ゲート酸化物１３が形成された後、温度を充分に上昇させて（例えば８００℃以上）、ドーパントを半導体膜１２に拡散（すなわち「ドライブイン」）させ、ソース／ドレイン領域１６を形成する。上昇された温度にて更なるシリコン酸化がドーパントの拡散と同時に起こり得る。有効なドーパント拡散を引き起こすために必要なドープトガラスのアニーリング温度は、好ましくは、誘電的に有効なゲート誘電体を形成するための温度よりも高く、しかし、基板の最大プロセス温度よりも高くない温度である（例えば、アルミニウム等の比較的低い融点の材料の金属片については、６００℃以下の温度であり（ドーパント拡散のためにレーザが用いられ得る）、ステンレス鋼片については１１００℃以下の温度である）。
【００４８】
[0056]その後、図２（ｅ）に示すように、ゲート金属１８が実質的に図１（ｅ）のゲート金属８と同一の方法で形成される。
ドープトガラス層のパッシベーション
【００４９】
[0057]図３（ａ）〜（ｃ）は、ドープトガラス上に、バリア及び／又はパッシベーション層２５を堆積することにより、又は、同様の非活性化層２５を形成することにより、ゲート誘電体を形成する際にドープトガラスから潜在的なアウト・ディヒュージョン（放出拡散）の問題を減少する更なる代替的なプロセスフローである。このように、更なる実施形態では、薄いドーパント阻止層２５が、印刷されたドープトガラスパターン２４の上に形成される。この層は、ドーパント活性化中にドーパントがチャネル領域２７に拡散するのを防ぐことを図るものである。この層の形成は、様々な方法で達成できる（例えば、実質的にアンドープのガラス（バッファとして作用する）又は窒化シリコン膜の堆積）。典型的なドーパント（例えば、リン又はボロン）を効率的にゲッタリングする膜も使用できる。代替的に、ドーパントを激減又は阻止する表面層は、パターニングされたドープトガラス膜を湯又は水蒸気に曝すことで形成され、これは、ソース／ドレインドーピングに有効になるように、露出表面からある程度のドーパントを抽出するが、ガラスのバルク（特に、下層のシリコン２２との境界に近傍にて）に充分なドーパントを残す。更に、薄いパッシベーション及び／又はドーパント阻止層２５は、パターニングされたガラス膜を、その表面特性を変化させる条件下（例えば、オゾン、Ｎ２Ｏ等に曝すことで、有効なドーパント拡散を妨げるために）にすることで、形成される。
【００５０】
[0058]ここで図３（ａ）を参照して、パッシベーション又はバリア層２５（ドーパント阻止層又はアンドープパッシベーション層となり得る）は、典型的にドーパント拡散を生じさせるために用いられる温度よりも遥かに低い温度でドーパントを注入する前に塗布又は形成される。そのようなバリア層は、上昇された温度でドープトガラス２４からドーパントが隣接の部分（例えば、ポリＳｉチャネル２７の上部（図３（ｂ）参照）又は後に形成されるゲート誘電体２３及び／又は層間誘電体）へ拡散するのを効果的に防止する。好ましくは、パッシベーション／バリア層２５は、後のゲート誘電体の形成のためのバリアを提供しないアンドープのシリコン酸化物から実質的に構成される。バリア層を形成できるプロセスは、適切なプレカーサ（例えば、ケイフッ酸とホウ酸の含水混合物）からＳｉＯ２の液相を堆積する過程を含み、これにより、適切な温度で良質のゲート誘電体の薄膜を形成することができる。代替的に、公知の方法により、ドープトガラス層２４の表層からドーパントを浸出させる従来の方法により、パッシベーション層２５を形成してもよい。
【００５１】
[0059]ここで図３（ｂ）を参照して、適切なゲート誘電体プレカーサを印刷又はコーティングし、次いで硬化／アニーリングをすることにより（例えば、液相堆積法又は従来の方法を用いる）形成されるゲート誘電体の場合は、層の横方向の広がりは、ドープトガラスパターン／構造２４の間のギャップに制限される必要が無い。実際にある状況では、ゲート誘電体層２３の少なくとも一部がドープトガラスパターンの表面を完全に又は少なくとも部分的に覆うことが好ましい（例えば、図３（ｂ）に示すように）。そのような場合には、ゲート誘電体層そのものも、バリア／パッシベーション層２５を提供し、ドープトガラス層２４及び／又はソース／ドレインパターン２６からドーパントが外部に拡散するのを減少、阻止、及び防止する。ソース／ドレイン領域２６の形成は、図１（ｄ）のソース／ドレイン領域１６の形成と実質的に同様である。
【００５２】
[0060]場合によっては、酸化に先立ってチャネル領域２７へドーパントを拡散させることが、ドープされた材料の酸化速度を高くするために好ましい。この高められた酸化速度によって、チャネル２７の端部により厚いゲート酸化物２３を形成することができる。この厚い誘電体は、ドレイン２６の端部での電界を減少させ、これによりゲート誘発ドレインリーク（ＧＩＤＬ）を減少させることができる。
【００５３】
[0061]次に図３（ｃ）を参照して、適切なゲート金属プレカーサ（例えば、金属ナノパーティクル又は有機金属化合物、ドープト分子及び／又はなのパーティクルベースのシリコンインク、シリサイドプレカーサインク等）を上述のように印刷されたドープトガラスパターン２４によって画成されたギャップ２５の中へ堆積させ、それをゲート金属に変化させることで、図１（ｅ）のゲート金属８のように、ゲート金属２８が形成される。
ソース／ドレインのコンタクト及びインターコネクションの形成
【００５４】
[0062]ソース／ドレインのコンタクト及びインターコネクションの形成のための次のプロセスフローは、上述の如何なるデバイスの構造及び／又はプロセスにも適用することができる。
ソース／ドレイン・コンタクトエッチングのためにゲートをマスクとして使用
【００５５】
[0063]図４（ａ）〜（ｄ）は、図１〜３に示した基礎となるＴＦＴ構造体に、ソース／ドレインのコンタクト及び層間誘電体（ＩＬＤ）を形成するためのプロセスの典型的な形態を示す。図４（ａ）を参照して、この典型的なプロセスフローは、ドープトガラスパターン１３０を部分的に覆う印刷された金属ゲート１４０を、ソース／ドレイン領域１１２，１１４のコンタクト領域を露出させるためにドープトガラスパターン１３０をエッチングするためのマスクとして利用する。この形態では、ソース／ドレイン領域１１２／１１４の上に有機ＩＬＤ（層間誘電体）が存在しないため、ソース／ドレインの各コンタクトの距離を比較的近くすることができ（このため抵抗を減少できる）、ソース／ドレインの各コンタクトの上に任意のシリサイドを形成することができる。更に、ゲート誘電体１２０の領域を越えるようにゲート金属１４０を広げ、ゲート金属１４０の下方のドープトガラス１３０をある程度残すことにより、ゲート誘発ドレインリークを減少させることができる。
【００５６】
[0064]ソース／ドレイン領域１１２／１１４及びチャネル１１６は、図１（ｄ）のソース／ドレイン領域６及びチャネル７と同様に、基板１００上に形成される。アンドープト半導体層部１１０は、ドープトガラス層１３０からのドーパントの注入後に残存する。ドープトガラス層１３０は、ソース／ドレイン領域１１２／１１４の形成後に残存する。ゲート誘電体１２０は、図１（ｃ）のゲート誘電体３又は図２（ｃ）のゲート誘電体１３と同様に形成される。酸化物層１２２は、ドープトガラス層１３０で覆われていない半導体層（すなわち符号１１０の領域）の露出表面の酸化中に形成される。
【００５７】
[0065]図４（ｂ）に示すように、ドープトガラスパターン１３０及び露出された誘電体層１２２のエッチングは、一又は複数のエッチャントに曝すことで達成される。エッチャントには、例えば、ＨＦベースのウェットエッチャント（例えば、バッファドオキサイドエッチ（ＢＯＥ））、ＮＯＥ、従来のパッドエッチ、従来のピリジン：ＨＦエッチャント溶液）、ＨＦベース又は製造の蒸気又はガス、プラズマエッチング等が含まれるが、これらに限定されるものではない。エッチャントは、ゲート誘電体１２２及びドープトガラス１３０のエッチング速度が、下層のシリコン（例えば、層１１０，１１２，１１４）及び金属ゲート層１４０のエッチング速度よりも充分に大きくなるように選択され、これによって、シリコン又はゲート金属が実質的に除去されることなくドープトガラスを実質的に完全に除去できるようにする。
【００５８】
[0066]次に図４（ｃ）を参照して、エッチング及び任意のクリーニングステップの後、インターコネクト金属１５０／１５２を、露出されたソース／ドレインの各コンタクトに印刷する。図４（ｃ）には示していないが、インターコネクト金属は露出された金属にも印刷されるが、公知のように、ページの平面ではなく「パッド」領域においてである。ある実施形態では、インターコネクト金属構造１５０又は１５２は、ダイオード構成のトランジスタを形成するためにゲート金属１４０にも接触する（図示せず）。印刷されたインターコネクト金属は、同じ層でトランジスタに接続するため、及び／又は、ビア構造を下方のコンタクト領域に提供するために、使用される。インターコネクト金属の抵抗は、好ましくは１０オーム・パー・スクウェアより低くする。
【００５９】
[0067]良好な接触を確保するために、図４（ｃ）の構造は、更に、インターコネクト金属１５０／１５２とシリコンの境界で、又は、インターコネクト金属１５０／１５２と下層のシリコン１１２／１１４との間の接触領域の膜厚全体にわたって、シリサイドを形成するようにアニールされる。シリサイドを形成する適切な金属としては、これには限定されないが、例えば、Ａｌ，Ｎｉ，Ｐｄ，Ｐｔ，Ｍｏ，Ｗ，Ｔｉ，Ｃｏ等が挙げられる。インターコネクト金属は、そのようなシリサイド形成金属から選択することができる。代替的に、インターコネクト金属プレカーサインクは、インターコネクト１５０／１５２とドープトシリコンソース／ドレイン領域１１２／１１４との間の接触抵抗を下げることが知られているシリサイド（例えば、Ｎｉ有機ナノ金属がドープされた銀インク）を形成する添加物を含んでもよい。しかしながら、添加物（例えばＮｉ）は、シリコン界面から分離し、及び／又は、シリサイドを形成してもよい。
【００６０】
[0068]図４（ｄ）を参照して、インターコネクト金属１５０／１５２を印刷した後（スパッタリングやフォトリソグラフィ等のように、他の従来のプロセスで形成してもよい。但し、印刷技術が好ましい）、露出された活性化領域（例えば、ゲート１４０及びソース／ドレイン領域１１２／１１４）を覆うために層間誘電体１６０が印刷されるが、適切な領域（例えば、インターコネクト１５０／１５２を覆う領域）でビアホール１６２／１６４を残す。層間誘電体プレカーサは、ガラス形成組成物（例えば、従来の有機シリケート又は有機シロキサン等のスピン・オン・ガラス組成物）、有機誘電体（例えば、ポリイミド、ポリ（ベンゾシクロブテン）［ＢＣＢ］等）、酸化シリコンプレカーサ（例えば、Ｓｉ５Ｈ５（ＯＨ）５のような酸化シラン）、又は、印刷の後に酸化される分子及び／又はナノパーティクルベースのシリコン組成物（例えばシランインク）を含んでもよい。
【００６１】
[0069]層間誘電体１６０の印刷処理には、ここに開示する他の印刷可能なインクと同様に、例えばインクジェット、グラビア、オフセット印刷等を用いることができる。代替的に、層間誘電体をパターニングする過程は、層間誘電体（例えば、ＵＶ−及び／又はＩＲ−感光ポリイミド）を印刷又は堆積するステップを含み、それを照射（ＩＲ、可視、又はＵＶ照射）に曝して照射領域における溶解度特性を変化させる。この層を適切なエッチャント又は溶媒（例えば現像液）に曝すことにより、ビアホールを形成する層間誘電体の照射領域（ポジティブ）又は非照射領域（ネガティブ）を除去することができる。
【００６２】
[0070]代替の実施形態では、層間誘電体の後にビアホールが形成される位置に対応する箇所に、まず犠牲材料を形成する。そして、概略を上述した層間誘電体プレカーサが印刷又は広域（ブランケット）に堆積される。層間誘電体プレカーサを硬化させた後、ビア領域の犠牲材料が腐食し、ビアホールを形成する。ビアホールから犠牲材料を除去する他の手段も明らかである（例えば、選択エッチング等）。回路は、オープンビアホールの各コンタクトパッドを接続するインターコネクト金属を印刷することによって完成する（図７（ｂ）、図７（ｃ）参照）。上述したものと同じ技術及び／又は材料を利用することができる。
【００６３】
[0071]ソース／ドレイン端子又はゲート端子の一つの通信する伝導体を他の伝導体と接続又は連続させることもできる。例えば、ダイオード構成のトランジスタにおいて、伝導体は、ソース／ドレイン端子及びゲートと電気的に通信することができる。キャパシタ構成のトランジスタにおいて、伝導体は、ソース／ドレインの端子の両方と電気的に通信することができる。代替的に、薄い誘電体層をソース／ドレイン端子を覆うように形成し、下層のソース／ドレイン端子に容量結合された伝導体をその上に形成することもできる。
ソース／ドレインコンタクトのエッチングのためにＩＬＤをマスクとして使用
【００６４】
[0072]図５（ａ）〜（ｅ）は、本ＴＦＴを製造する代替のプロセス中に形成される構造を示す。図５（ａ）を参照して、チャネル２１０、第１ソース／ドレイン領域２１２、第２ソース／ドレイン領域２１４、及びアンドープト半導体（例えばＳｉ）領域２１６がここで述べるように基板２００上に形成される。ドープトガラス２３０及び伝導性ゲート金属２４０はここで述べるように基板２００の上又は上方に印刷され、ゲート誘電体２３０及び／又は熱酸化物２２２／２２４がここで述べるように形成される。
【００６５】
[0073]図４（ａ）〜（ｅ）のプロセスと同様に、図５（ａ）〜（ｅ）のプロセスは、印刷された各ドープトガラス領域２３０の間の領域に実質的に制限され（ゲート誘電体２２０のように）、ドープトガラスパターン２３０を覆わないゲート２４０を用いる。しかしながら、この実施形態では、ソース／ドレイン領域２１２／２１４又はその上のコンタクト（図示せず）を露出するためのドープトガラスパターン２３０のエッチング中に、第１層間誘電体２４５がゲート金属２４０及びゲート誘電体２２０を保護するために堆積される。
【００６６】
[0074]図５（ｂ）に示すように、第１層間誘電体２４５が、ゲート金属及び誘電体２２０を完全に、且つ、ドープトガラスパターン２３０を少なくとも部分的にしかし完全ではなく覆うように、印刷される。第１層間誘電体２４５のためのプレカーサインクは、上述のように、ガラス形成組成物（例えば、有機シリケート又は有機シロキサン等のスピン・オン・ガラス組成物）、有機誘電体（例えば、ポリイミド、ＢＣＢ等）、酸化シリコンプレカーサ（例えば、Ｓｉ５Ｏ５Ｈ１０のような酸化シラン）、又は、印刷の後に酸化される分子及び／又はナノパーティクルベースのシリコン組成物（例えばシランインク）を含んでもよい。
【００６７】
[0075]第１層間誘電体２４５の印刷処理には、例えばインクジェット、グラビア、オフセット印刷等を用いることができる。代替的に、層間誘電体をパターニングする過程は、層間誘電体（例えば、ＵＶ−及び／又はＩＲ−感光ポリイミド）を印刷又は堆積するステップを含み、それを照射（ＩＲ、可視、又はＵＶ照射）に曝して照射領域における溶解度特性を変化させる。この層を適切なエッチャント又は溶媒（例えば現像液）に曝すことにより、ビアホールを形成する層間誘電体の照射領域（ポジティブ）又は非照射領域（ネガティブ）を除去することができる。
【００６８】
[0076]続いて、図５（ｃ）に示すように、ドープトガラスパターン２３０及び熱酸化領域２２２，２２４は、熱酸化領域２２２，２２４を除去してドープトソース／ドレイン領域２１２／２１４を露出するように充分にエッチングされる。露出されたドープトガラスパターン２３０及び露出された熱酸化物２２２／２２４のエッチングは、熱酸化領域２２２，２２４を除去するのに十分だがゲート金属２４０の上に第１層間誘電体２４５を残す時間だけ、適切なエッチャントに曝すことで達成される。エッチャントには、例えば、ＨＦベースのウェットエッチャント（例えば、ＢＯＥ、ＮＯＥ、パッドエッチ、ピリジン：ＨＦ等）、ＨＦベース又は製造の蒸気又はガス、プラズマエッチング等が含まれるが、これらに限定されるものではない。多くの実施形態では、ドープトガラスパターン２３０のある部分もドープトソース／ドレイン領域２１２／２１４の上に残る。エッチャントは、ドープトガラスパターン２３０と第１層間誘電体２４５の間、ドープトガラスパターン２３０と熱酸化領域２２２／２２４、又は、３つ全ての材料（すなわち、ドープトガラスパターン２３０、第１層間誘電体２４５、及び熱酸化領域２２２／２２４）で非選択的である。しかしながら、エッチャントは、一般的に、ドープトガラス２３０及び熱酸化領域２２２／２２４のエッチング速度が、下層の半導体（例えば、ドープトソース／ドレイン領域２１２／２１４、及び、アンドープト半導体領域２１６）のエッチング速度よりも充分に大きくなるように選択され、これによって、下層の半導体が実質的に除去されることなく熱酸化領域２２２／２２４を実質的に完全に除去できるようにする。
【００６９】
[0077]このように、エッチング時間に応じて、エッチャントは、ドープトガラスパターン２３０の比較的狭い部分だけを除去し、ソース／ドレイン領域２１４／２１６の小さな境界及び領域だけを露出することができる。この場合、第１層間誘電体２４５の厚さが、ドープトガラス２３０と比較して潜在的に低いエッチング選択性を有するゲート金属及び誘電体を保護するのに充分である限り、上記のすべての材料が第１層間誘電体２４５に適切である。
【００７０】
[0078]代替的に、図６（ａ）を参照して、エッチング時間は、実質的にドープトガラスパターンの殆どが除去され、且つ、ドープトガラスの少しの部分がゲート金属２４０及びゲート誘電体２２０の近傍に残るように、選択される。この場合、層間誘電体２４５は、ドープトガラスパターンのエッチング速度と比較して無視できるエッチング速度となるように選択できる。例えば、有機絶縁体（例えば、ポリイミド、ＢＣＢ等）をこの実施形態で選択することができる。印刷されたドープトガラスパターン上にパッシベーション又はドーパント阻止層を有する実施形態では（図３（ａ）〜（ｃ）参照）、アンドープのパッシベーション／ドーパント阻止層が、ドープトガラスエッチャントの存在下で、ドープトガラスパターンのエッチング速度と比較して無視できる程度のエッチング速度を持つように選択される。
【００７１】
[0079]続いて、ドープトガラスパターン２３０（図５（ｂ）参照）がエッチングされ、ソース／ドレイン領域２１２／２１４が露出し、ドープトガラスの「残余部」２３２が残る（図６（ａ））。ドープトガラスパターン及び露出した熱酸化領域２２２／２２４のエッチングは、実質的に述べたように達成されるが、しかし、エッチャントは、ドープトガラス及び熱酸化物２２２／２２４のエッチング速度が層間誘電体層２４５に関して選択的となるように選ばれる（例えば、ドープトガラス及び熱酸化物２２２／２２４の層間誘電体層２４５に対するエッチング速度比が、層間誘電体層２４５を実質的に除去せずに露出されたドープトガラスを実質的に完全に除去できるのに充分大きい）。ドープトガラスパターン２３０がドープト酸化ケイ素を含む又はこれに由来しており、及び、ソース／ドレイン領域２１２／２１４及びアンドープト半導体領域２１６がシリコンを含む又はこれから実質的に構成されている場合、層間誘電体層２４５は窒化ケイ素を含むことができる。
【００７２】
[0080]次に図５（ｄ）及び図６（ｂ）を参照して、ドープトガラス２３０及び熱酸化物２２２／２２４をエッチングした後、基板は（任意に）洗浄され、インターコネクト金属２５０／２５２が、露出されたソース／ドレイン領域２１２／２１４にそれぞれ印刷される。上述のように、インターコネクト金属２５０／２５２は、ゲート金属２４０にも接触する（図示せず）。印刷されたインターコネクト金属２５０／２５２は、同一の層内のトランジスタに接続され、及び／又は、上層のビア構造のための低抵抗コンタクト領域を提供するために、用いられる。層間誘電体２４５が後の高温プロセスに適合するように選択された場合（例えば、シリケート、窒化ケイ素等）、金属シリサイドが、インターコネクト金属２５０／２５２とソース／ドレイン領域２１２及びゲート金属２４０の一方の側のアンドープト半導体２１６との境界、並びに、インターコネクト金属２５０／２５２とソース／ドレイン領域２１４及びゲート金属２４０の他方の側のアンドープト半導体２１６との境界に形成される。インターコネクト金属の抵抗は、好ましくは１０オーム・パー・スクエアである。
【００７３】
[0081]インターコネクト金属の印刷及び形成は、多くを述べたように、適切なインターコネクト金属プレカーサ（例えば、金属ナノパーティクル又は有機ナノ金属の化合物、シリサイドプレカーサインク等）を印刷し、それをインターコネクト金属に変化させる過程を含む。代替的に、シード層のためのプレカーサをコンタクト領域に印刷し、それをシード層に変化させ、次いで、シード層上に電気めっき又は無電界めっきによってインターコネクト金属（例えば、Ａｇ，Ａｕ，Ｃｕ，Ｐｄ，Ｐｔ等）が形成されるようにしてもよい。めっきプロセスの前に、シード層に活性化処理を施すこともある。
【００７４】
[0082]代替的に、インターコネクト金属のパターニングは、インターコネクト金属プレカーサをコーティング又は印刷し、それを全体的にレーザ照射に曝して、照射領域において印刷されたインターコネクト金属プレカーサの溶解度特性が変化するようにする。照射領域又は非照射領域（好ましくは非照射領域）を洗浄除去すると、任意の追加の硬化又はアニーリングステップの後に、照射されたインターコネクト金属プレカーサは、インターコネクト金属を形成するために残る。この実施形態は、直接印刷方式では直接的には達成できないであろう高解像度金属インターコネクトのパターニングに有利である。
【００７５】
[0083]良好な接触を確保するために、構造体は、更に、インターコネクト金属とシリコンの境界で、又は、これらの接触領域の膜厚全体にわたって、シリサイドを形成するようにアニールされる。このようにして、そのような実施形態では、ドープトガラスパターン２３０のエッチング中にゲート金属２４０を保護する層間誘電体は、ケイ素化温度に適合する。
【００７６】
[0084]図５（ｅ）及び図６（ｃ）を参照して、インターコネクト金属を印刷した後、第２層間誘電体２６０／２６２／２６４がゲート２４５及びソース／ドレイン領域２１２／２１３の上に印刷されるが、金属化の上位レベルとの接触に適切な領域にビアホール２８０を残す。層間誘電体２６０〜２６４のためのプレカーサは、第１層間誘電体２４５と同一又は類似のガラス形成組成物（例えば、シリケート又はシロキサン等のスピン・オン・ガラス、ポリイミド又はＢＣＢ等の有機誘電体、酸化シラン等の酸化シリコンプレカーサ）、或いは、印刷後に酸化又は窒化される分子及び／又はナノパーティクルベースのシリコン又はアルミニウム組成物を含むようにできる。
ドープトガラスエッチングのために印刷されたＩＬＤをマスクとして使用
【００７７】
[0085]図７（ａ）〜（ｄ）及び図８（ａ）〜（ｄ）は、ソース／ドレイン領域３１２／３１４を露出するためのドープトガラス３３０のエッチングのために、印刷された層間誘電体パターン３５０／３５２／３５４をマスクとして使用する。図７（ａ）〜（ｄ）及び図８（ａ）〜（ｄ）のプロセスフローは、主に、第１層間誘電体３５０／３５２／３５４（又は、図８（ａ）〜（ｄ）に示すように第１層間誘電体３５０’／３５２’／３５４’）に関するドープトガラスパターン３３０のエッチング選択性が互いに異なる。図７（ａ）〜（ｄ）のプロセスにおいて、エッチングは選択的であり、図８（ａ）〜（ｄ）のプロセスと比較して薄い印刷された層間誘電体パターン３５０／３５２／３５４を形成することができる。図８（ａ）〜（ｄ）のプロセスでは、エッチングは非選択的であり、図７（ａ）〜（ｄ）のプロセスと比較して、印刷された層間誘電体パターン３５０／３５２／３５４のために使用する材料の種類の幅を広げることができる。
【００７８】
[0086]図７（ａ）及び図８（ａ）を参照して、第１層間誘電体３５０／３５２／３５４（又は３５０’／３５２’／３５４’）は、ゲート金属３４０、及び、基板３００の露出していた領域を完全に覆い、また、半導体アイランドの端部（例えば符号３１６）及びドープトガラスパターン３３０を部分的（完全にではない）に覆う。第１層間誘電体３５０／３５０’〜３５４／３５４’のプレカーサは、シリコン及び／又はアルミニウムの窒化物又は酸窒化物、並びに、ここに述べる如何なるガラス形成組成物で形成することができる。層間誘電体は、ここに述べるように印刷又はパターニングすることができる。
【００７９】
[0087]続いて、図７（ｂ）及び図８（ｂ）に示すように、露出されたドープトガラスパターン３３０及び熱酸化３２２／３２４がエッチングされ、ソース／ドレイン領域３１２／３１４における第１層間誘電体３５０／３５２／３５４（又は３５０’／３５２’／３５４’）で実質的に覆われていない領域を露出させる。ドープトガラスパターン３３０は本明細書で述べるようにエッチングされる。図７（ｂ）のプロセスにおいて、第１層間誘電体３５０／３５２／３５４又はソース／ドレイン領域３１２／３１４を実質的に除去せずにドープトガラスパターン３３０を実質的に完全に除去するために、ドープトガラスパターン３３０及び熱酸化層３２２／３２４のエッチング速度が第１層間誘電体３５０／３５２／３５４及び下層のソース／ドレイン領域３１２／３１４よりも充分大きくなるように、エッチャントが一般的に選択される。図８（ｂ）のプロセスでは、ドープトガラス３３０及び熱酸化層３２２／３２４のエッチング速度が、第１層間誘電体３５０’／３５２’／３５４’のエッチング速度に近い又は実質的に等しく、しかし、下層のソース／ドレイン領域３１２／３１４のエッチング速度よりも相対的に高くなるように、エッチャントが選択される。層間誘電体及びその厚さの選択により、ドープトガラスパターンを除去することでアンダーカット構造３３２（図７（ｂ）），３３２’（図８（ｂ））が形成される。しかしながら、第１層間誘電体に対するエッチング選択性が低い場合（図８（ｂ））、第１層間誘電体を著しく薄くすることができる（図８（ｂ）のエッチングされた第１層間誘電体３５６／３５７／３５８を、図８（ａ）の印刷／パターニングされた第１層間誘電体３５０’／３５２’／３５４’と比較）。このような場合、印刷／パターニングされた第１層間誘電体３５０’／３５２’／３５４’の厚さを、ドープトガラス３３０の厚さよりも大きくすることができる（例えば、≧１．５ｘ, ≧２ｘ，≧３ｘ，≧５ｘ，≧１０ｘ）。この方法により、図８（ｂ）に示すように、アンダーカット構造３３２の形成を避けることができる。
【００８０】
[0088]いずれの場合にも、エッチング時間は、ドープトガラス層の殆ど（全体ではない）がソース／ドレイン領域３１２／３１４の上から除去されるように、選択される。具体的には、第１層間誘電体３５０又は３５０’で覆われたゲート金属３４０及びゲート誘電体膜３２０の近くの少量のドープトガラス３３２が残る。
【００８１】
[0089]エッチング及び任意の洗浄ステップを終えた後（図示せず）、図７（ｃ）及び図８（ｃ）に示すように、インターコネクト金属３６０／３６２が、露出したソース／ドレイン領域３１２／３１４の上に印刷される。更に、このインターコネクト金属は、ゲート金属にも接触するようにしてもよい（図示せず）。印刷されたインターコネクト金属は、同一層のトランジスタ同士を接続するため、及び／又は、ビア構造のために下層の接触領域を提供するために、使用することができる。層間誘電体が後の高温処理に適合できる場合（例えば、シリケート、窒化シリコン等）、インターコネクト金属３６０／３６２の堆積後にソース／ドレインコンタクトのケイ素化が起こり得る。インターコネクト金属の抵抗は好ましくは１０オーム・パー・スクエア未満である。インターコネクト金属の印刷及び形成は、本明細書に記述した方法で行われる。
【００８２】
[0090]インターコネクト金属３６０／３６２を印刷した後、図７（ｄ）及び図８（ｄ）に示すように、露出された活性化領域（例えば、ゲート及びソース／ドレイン領域）を覆うように、しかし、適切な領域にビアホール３８０を残すように、第２層間誘電体３７０が印刷される。層間誘電体３７０のためのプレカーサは、層間誘電体について本明細書で述べたものと同じガラス形成組成物及び他の材料を含むことができる。
【００８３】
[0091]本プロセスのある形態では（必ずしも図７（ａ）〜図８（ｄ）に限られない）、レーザパターニングは、次のサブステップ、すなわち、ブランケット堆積材料含有層の上にレジスト材料を堆積する工程、（ｉ）予め定められた幅及び／又は（ｉｉ）レジストで（又はレジスト内の染料で）吸収される予め定められた波長又は波長域を有するレーザのビーム光でレジスト材料の一部を選択的に照射する工程、その選択的に照射された領域を現像液で現像し、形成される構造に対応するパターンを残す工程（図７（ａ）〜図８（ｄ）の場合には、ゲート金属３４０及び／又はインターコネクト３６０／３６２である。これらのステップはポジティブレジスト及びネガティブレジストの双方に適用される）、所望又は所定のパターンに対応しないブランケット堆積材料のこれらの部分を除去する工程（典型的にはドライ又はウェットエッチングにより）、及び、残余のレジスト材料を除去する工程を含むことができる。好ましくは、光は、紫外線（ＵＶ）の波長又は波長域及び／又はスペクトラムの可視帯域を含んでもよいが、赤外帯域（ＩＲ）の波長を有する。このような場合、レジスト（又は染料）は光の波長又は帯域を吸収及び／又はこれに反応し、ビーム光は、レジストの所望又は所定の部分にフォーカス又は向けられる。典型的な実施形態が、２００５年８月１１日出願の米国特許出願第１１／２０３５６３号に開示されている。
【００８４】
[0092]代替的に、半導体層（例えば、トランジスタチャネル７，１７，２７，１１６，２１０又は３１０の特性、そのようなドーパントレベル又は濃度を持つ）は、ドープト又はアンドープト半導体インクを基板に印刷又はコーティングする一方で、そのインク／基板を同時に照射することによって形成できる。ある態様では、プロセスは、半導体プレカーサを含むインクを基板にスピンコーティングする一方、そのスピンコーティングの実質的な過程中にインクに紫外光を照射する。この技術（後者の態様は、「ＵＶスピンコーティング」としてしばしば称される）は、２００４年２月２７日に出願された同時係属中の米国特許出願第１０／７８９２７４号で詳細に説明されている。他の態様では、印刷処理（同時又は直後のＵＶ照射を含み得る）は、基板における活性トランジスタ領域に対応する位置に、ドープト又はアンドープト半導体インクを、インクジェット又はグラビア、フレキソ印刷、スクリーン又はオフセット印刷することを含む（又は、基板の選択された領域に材料を堆積する他の堆積技術）。いずれの場合にも、半導体層は、一般的に、実質的に同時に照射を伴う堆積後はアモルファスモフォロジーを持っており、更なる処理の前は、一般的に結晶化される（例えば、加熱又はレーザ照射による。例えば、それぞれ２００４年９月２４日出願された米国特許出願第１０／９５０３７３号、第１０／９４９０１３号を参照）。多くの場合に、そのような結晶化は、少なくとも幾分かのドーパントも活性化する。
結論／概要
【００８５】
[0093]本発明は、信頼性があり商業的にも受け入れられる電気的特性（例えば、オン／オフスピード及び比率、キャリア移動度、Ｖｔ’ｓ等）を有する印刷式自己整合トップゲート型薄膜トランジスタを低コストで製造する方法を有利に提供する。印刷及び／又は放射で定義された半導体構造（及び、任意に、印刷及び／又は放射で定義された伝導体構造）は、（１）従来のアプローチにより形成された構造に類似する結果を、従来のプロセス技術よりも遥かに安価なコストで且つ遥かに高いスループット（数週間〜数ヶ月に対して、数時間〜数日のオーダー）で提供し、（２）従来のグラフィックアート印刷技術（例えばインクジェット）と比較して高いパターン解像能及び同レベル又は高いスループットを提供することができる。
【００８６】
[0094]本発明の具体的な実施形態の上記説明は、例示及び説明の目的で示したものである。これらは網羅的ではなく、発明を開示した形態そのものに限定することも意図しておらず、また、明らかに、上記の教示から多くの修正と変形が可能である。上記実施形態は、発明の原理及びその応用を最も良く説明する説明するために選択及び説明しており、これにより、当業者が発明、様々な実施形態、及び、意図された特定の使用に適した様々な変形例を実施することができる。発明の範囲は、添付の特許請求の範囲及びその均等物により定められることを意図している。
【図面の簡単な説明】
【００８７】
【図１】図１（ａ）〜図１（ｅ）は、第１のドーパントドライブイン技術を示す、印刷式自己整合トップゲート型薄膜トランジスタの典型的な製造プロセスフローの様々なステージにおける断面図を示す。
【図２】図２（ａ）〜図２（ｅ）は、ドープトガラスを印刷した後のゲート酸化物形成を含む、他の典型的なプロセスフローの断面図を示す。
【図３】図３（ａ）〜図３（ｃ）は、ゲート酸化物形成中に、ドープされたガラスから潜在的なアウトデヒュージョン（放出拡散）を減少させるプロセスフロー及び（任意の）更なるプロセスの断面図を示す。
【図４】図４（ａ）〜図４（ｄ）は、金属ゲートをマスクとして用いて、ドープされたガラスパターンをエッチングし、ソース／ドレインのコンタクト及びインターコネクトを形成するプロセスフローの断面図を示す。
【図５】図５（ａ）〜図５（ｅ）は、ソース／ドレインのコンタクト及びインターコネクトを形成する他のプロセスフローの断面図を示す。
【図６】図６（ａ）〜図６（ｃ）は、ドープトガラスパターンをエッチングし、ソース／ドレインのコンタクト及びインターコネクトを形成する際に、金属ゲートを覆う誘電体材料をマスクとして用いる他のプロセスフローの断面図を示す。
【図７】図７（ａ）〜図７（ｄ）は、ドープトガラスパターンをエッチングして後のコンタクト及びインターコネクトの形成のためにドープトポリシリコンのソース／ドレイン領域を露出させるために、印刷された層間誘電体をマスクとして用いる他のプロセスフローの断面図を示す。
【図８】図８（ａ）〜図８（ｄ）は、ドープトガラスパターンを非選択的にエッチングして後のコンタクト及びインターコネクトの形成のためにドープトポリシリコンのソース／ドレイン領域を露出させるために、印刷された層間誘電体をマスクとして用いる更に他のプロセスフローの断面図を示す。
【符号の説明】
【００８８】
２…シリコン薄膜（半導体薄膜層）、３…ゲート誘電体、４…ドープトガラスパターン、５…ギャップ、６…ドレイン領域、７…チャネル、８…ゲート金属、１３…ゲート誘電体、１８…ゲート金属、２５…パッシベーション層、１１０…アンドープト半導体層部、１１２，１１４…ドレイン領域、１１６…チャネル、１２０…ゲート誘電体、１２２…酸化物層、１３０…ドープトガラスパターン、１４０…ゲート金属、１５０，１５２…インターコネクト、１６０…層間誘電体、２１０…チャネル、２２０…ゲート誘電体、２２２，２２４…熱酸化領域、２３０…ドープトガラス、２４０…ゲート、２４５…第１層間誘電体、２５０，２５２…インターコネクト金属、２６０…第２層間誘電体、２８０…ビアホール、３３２…アンダーカット構造。
【図１】
2007335870.tif 000003
【図２】
2007335870.tif 000004
【図３】
2007335870.tif 000005
【図４】
2007335870.tif 000006
【図５】
2007335870.tif 000007
【図６】
2007335870.tif 000008
【図７】
2007335870.tif 000009
【図８】
2007335870.tif 000010
【外国語明細書】
2007335870000001.pdf