(57)【要約】【課題】成膜速度の向上を図ると共に、基板へのダメージを減少させることを可能とする触媒線化学気相成長装置、この装置を用いた化学気相成長方法及びこの装置のセルフクリーニング方法の提供。【解決手段】特定の配置形状を有する複数の触媒線と、各触媒線への通電用電源と、各触媒線に印加した電圧の差分の電位差を触媒線間に発生させる電位差を発生させる外部電源回路とを備える。【選択図】図１
2007150135.tif 000002
【特許請求の範囲】
【請求項１】
ガス導入系及び排気系を備えた成膜チャンバからなる触媒線化学気相成長装置において、該成膜チャンバ内に配置されている複数の触媒線と、各触媒線への通電用電源と、各触媒線に印加した電圧の差分の電位差を触媒線間に発生させる外部電源回路とを備えていることを特徴とする触媒線化学気相成長装置。
【請求項２】
前記複数の触媒線が、成膜チャンバ内に載置される基板の表面に対して平行に配置されていることを特徴とする請求項１に記載の触媒線化学気相成長装置。
【請求項３】
前記複数の触媒線が、成膜チャンバ内に載置される基板の中心に対して同心円形状又は同心多角形状の同心形状であって、かつ基板表面に対して平行に配置されていることを特徴とする請求項１又は２に記載の触媒線化学気相成長装置。
【請求項４】
前記複数の触媒線が、成膜チャンバ内に載置される基板の表面に対して平行であって、かつ触媒線同士が交差して配置されていることを特徴とする請求項１〜３のいずれか１項に記載の触媒線化学気相成長装置。
【請求項５】
前記複数の触媒線が、網目状に配置されていることを特徴とする請求項４に記載の触媒線化学気相成長装置。
【請求項６】
前記触媒線が、Ｗ、Ｍｏ及びＴａから選ばれた少なくとも１種の金属又はこれら金属の少なくとも１種を含む合金から構成されたものであることを特徴とする請求項１〜５のいずれかに記載の触媒線化学気相成長装置。
【請求項７】
前記外部電源回路が、外部印加用直流電圧電源、外部印加用交流電圧電源、又は外部印加用直流電圧電源と外部印加用交流電圧電源とを組み合わせた電源からなる電源回路であることを特徴とする請求項１〜６のいずれか１項に記載の触媒線化学気相成長装置。
【請求項８】
前記外部電源回路が、前記触媒線と通電用電源との間に接続されていることを特徴とする請求項１〜７のいずれか１項に記載の触媒線化学気相成長装置。
【請求項９】
前記外部電源回路が、電源保護用回路を備えていることを特徴とする請求項１〜８のいずれか１項に記載の触媒線化学気相成長装置。
【請求項１０】
前記触媒線化学気相成長装置が、加熱した各触媒線に原料ガスを接触させて分解せしめ、薄膜を形成せしめるための装置であることを特徴とする請求項１〜９のいずれか１項に記載の触媒線化学気相成長装置。
【請求項１１】
前記触媒線化学気相成長装置が、セルフクリーニングを行うことが可能な装置であることを特徴とする請求項１〜９のいずれか１項に記載の触媒線化学気相成長装置。
【請求項１２】
請求項１〜９のいずれか１項に記載の触媒線化学気相成長装置を用い、成膜チャンバ内に配置されている複数の触媒線の各触媒線へ通電用電源から電流を流して各触媒線を所定の温度に加熱せしめ、外部電源回路から各触媒線に電圧を印加してその印加した電圧の差分の電位差を触媒線間に発生させ、成膜用原料を成膜チャンバ内へ導入し、加熱した触媒線と接触させて、該複数の触媒線に対向して載置された基板上に成膜することを特徴とする化学気相成長方法。
【請求項１３】
前記成膜用原料として、シラン、アンモニア、水素、酸化窒素、トリメチルアミン、トリメチルジシラン、ヘキサメチルジシラザン、及びトリシリルアミンから選ばれた少なくとも１種の化合物のガスを使用することを特徴とする請求項１２記載の化学気相成長方法。
【請求項１４】
請求項１〜９のいずれかに記載の触媒線化学気相成長装置のセルフクリーニング方法であって、成膜チャンバ内に、セルフクリーニングガスとして、三弗化窒素、弗化水素、六弗化硫黄、四弗化炭素及び三弗化塩素から選ばれた少なくとも１種のハロゲン含有ガスを導入し、そして外部電源回路から、成膜チャンバ内に設けた複数の触媒線の各触媒線に電圧を印加して、その印加した電圧の差分の電位差を触媒線間に発生させ、成膜チャンバ内のセルフクリーニングを行うことを特徴とするセルフクリーニング方法。
【請求項１５】
請求項１〜９のいずれかに記載の触媒線化学気相成長装置のセルフクリーニング方法であって、外部電源回路から、成膜チャンバ内に設けた複数の触媒線の各触媒線に電圧を印加して、その印加した電圧の差分の電位差を触媒線間に発生させ、そして成膜チャンバ内に、セルフクリーニングガスとして、三弗化窒素、弗化水素、六弗化硫黄、四弗化炭素及び三弗化塩素から選ばれた少なくとも１種のハロゲン含有ガスを導入し、成膜チャンバ内のセルフクリーニングを行うことを特徴とするセルフクリーニング方法。
【請求項１６】
前記ハロゲン含有ガスの代わりに又はこのハロゲン含有ガスと一緒に触媒成分金属と同じ金属を含有するハロゲン化物ガスを導入することを特徴とする請求項１４又は１５に記載のセルフクリーニング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、触媒線化学気相成長装置(以下、触媒ＣＶＤ装置と称す)、この装置を用いた化学気相成長方法、及びこの装置のセルフクリーニング方法に関し、特に触媒線間に電位差を発生させる外部電源回路を備えた触媒ＣＶＤ装置、この装置を用いた化学気相成長方法、及びこの装置のセルフクリーニング方法に関するものである。
【背景技術】
【０００２】
従来の触媒ＣＶＤ装置は、単一の触媒線を用い、この触媒線を加熱するための通電用電源回路以外には外部電源回路を持っていないものであるため、又は触媒線と電気的に絶縁されたチャンバに対し、外部から直流若しくは高周波の電圧を付加するものであるため、アーク放電の危険やプラズマによる基板へのダメージが問題となっていた。
【０００３】
例えば、触媒線と基板との間に直流電圧を印加し、堆積種を加速させる触媒線化学気相成長(例えば、特許文献１参照)や、触媒線と基板間にＲＦ電圧を印加してプラズマを発生させる触媒ＣＶＤ装置(例えば、特許文献２参照)が知られている。これらの装置の場合、基板のダメージが生じる等の恐れがあった。
【特許文献１】特開２０００−２２３４２１号公報(特許請求の範囲等)
【特許文献２】特開２００３−３４７２２４号公報(特許請求の範囲及び図１等)
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、上述の従来技術の問題点を解決することにあり、基板上部に配置された複数の触媒線間に電位差を発生せしめ、この電位差を利用して成膜速度の向上を図ると共に、基板へのダメージを減少させることを可能とする触媒ＣＶＤ装置、この装置を用いた化学気相成長方法、及びこの装置のセルフクリーニング方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の触媒ＣＶＤ装置は、ガス導入系及び排気系を備えた成膜チャンバからなる触媒線化学気相成長装置において、該成膜チャンバ内に配置されている複数の触媒線と、各触媒線への通電用電源と、各触媒線に印加した電圧の差分の電位差を触媒線間に発生させる外部電源回路とを備えていることを特徴とする。
【０００６】
前記複数の触媒線は、成膜チャンバ内に載置される基板の表面に対して平行に配置されていることを特徴とする。
【０００７】
前記複数の触媒線はまた、成膜チャンバ内に載置される基板の中心に対して同心円形状又は同心多角形状の同心形状であって、かつ基板表面に対して平行に配置されていることを特徴とする。このように、同心形状とすることにより、形成する膜の物性や厚みの分布を均一にし易い。
【０００８】
前記複数の触媒線はまた、成膜チャンバ内に載置される基板の表面に対して平行であって、かつ触媒線同士が交差して配置されていることを特徴とし、網目状に配置されていることが好ましい。
【０００９】
上記のように、同心形状に複数の触媒線を配置させ、その内周−外周間又はその内側から外側へと交互に電位差を発生させることにより、所期の目的を達成できる。また、上記のように複数の触媒線を平行に配置させ、平行に並んだ触媒線に交互に電位差を発生させることにより、所期の目的を達成できる。さらに、水平配置−垂直配置された触媒線の間に電位差を発生させることにより、所期の目的を達成できる。
【００１０】
前記触媒線は、Ｗ、Ｍｏ及びＴａから選ばれた少なくとも１種の金属又はこれら金属の少なくとも１種を含む合金から構成されたものであることが好ましい。
【００１１】
前記外部電源回路は、外部印加用直流電圧電源、外部印加用交流電圧電源、又は外部印加用直流電圧電源と外部印加用交流電圧電源とを組み合わせた電源からなる電源回路であることを特徴とする。
【００１２】
前記外部電源回路は、前記触媒線と通電用電源との間に接続されており、また、電源保護用回路を備えていることが好ましい。
【００１３】
本発明の触媒ＣＶＤ装置は、加熱した各触媒線に原料ガスを接触させて分解せしめ、薄膜を形成せしめる方法を実施するために用いることができると共に、セルフクリーニングを行うことが可能な装置である。
【００１４】
本発明の化学気相成長方法は、前記触媒ＣＶＤ装置を用い、成膜チャンバ内に配置されている複数の触媒線の各触媒線へ通電用電源から電流を流して各触媒線を所定の温度に加熱せしめ、外部電源回路から各触媒線に電圧を印加してその印加した電圧の差分の電位差を触媒線間に発生させ、成膜用原料を成膜チャンバ内へ導入し、加熱した触媒線と接触させて、該複数の触媒線に対向して載置された基板上に成膜することを特徴とする。
【００１５】
前記成膜用原料として、シラン、アンモニア、水素、酸化窒素、トリメチルアミン、トリメチルジシラン、ヘキサメチルジシラザン、及びトリシリルアミンから選ばれた少なくとも１種の化合物のガスを使用することができる。
【００１６】
本発明の触媒ＣＶＤ装置のセルフクリーニング方法は、成膜チャンバ内に、セルフクリーニングガスとして、三弗化窒素、弗化水素、六弗化硫黄、四弗化炭素及び三弗化塩素から選ばれた少なくとも１種のハロゲン含有ガスを導入し、そして外部電源回路から、成膜チャンバ内に設けた複数の触媒線の各触媒線に電圧を印加して、その印加した電圧の差分の電位差を触媒線間に発生させ、成膜チャンバ内のセルフクリーニングを行うことを特徴とする。
【００１７】
前記セルフクリーニング方法はまた、外部電源回路から、成膜チャンバ内に設けた複数の触媒線の各触媒線に電圧を印加して、その印加した電圧の差分の電位差を触媒線間に発生させ、そして成膜チャンバ内に、セルフクリーニングガスとして、三弗化窒素、弗化水素、六弗化硫黄、四弗化炭素及び三弗化塩素から選ばれた少なくとも１種のハロゲン含有ガスを導入し、成膜チャンバ内のセルフクリーニングを行っても良い。
【００１８】
前記ハロゲン含有ガスの代わりに又はこのハロゲン含有ガスと一緒に触媒成分金属と同じ金属を含有するハロゲン化物ガスを導入しても良い。
【００１９】
前記のように、各触媒線に印加した電圧の差分の電位差を各触媒線間に発生させることで、セルフクリーニングを行う際、触媒線間で電子のやり取りが行われ、触媒線の防食が可能となる。
【発明の効果】
【００２０】
本発明の触媒ＣＶＤ装置では、複数の触媒線の配置形状を特定の構成とすると共に、触媒線間に電位差を発生させる外部電源回路を備えていることから、この装置を用いて行う化学気相成長を利用した成膜プロセスにおいて、成膜速度の向上を達成できると共に、基板のダメージを減少でき、リーク電流を減少できるという効果を奏する。
【００２１】
また、本発明の触媒ＣＶＤ装置は、上記のように構成されていることから、クリーニングガスを導入することにより、触媒線の腐食を防止しながら、成膜チャンバ内のセルフクリーニングも可能であるという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
本発明の触媒ＣＶＤ装置では、複数の触媒線が成膜チャンバ内に配置され、この触媒線のそれぞれに通電用電源が接続されると共に、触媒線と通電用電源との間に接続された外部印加用直流電圧電源、外部印加用交流電圧電源、及び外部印加用直流電圧電源と外部印加用交流電圧電源とを組み合わせた電源からなる選ばれた電源回路により、各触媒線に印加した電圧の差分の電位差を触媒線間に発生させるように構成されている。
【００２３】
本発明によれば、上記のように外部電源回路を設けているので、従来技術におけるような触媒線−チャンバ間に発生する電位ではなく、触媒線−触媒線間に発生させた電位差を用いて成膜速度の向上を図ることが可能になると共に、基板上部に配置された触媒線間に電位差を発生させることで、プラズマ等による基板へのダメージを減少させることが可能になる触媒ＣＶＤ装置が提供され得る。
【００２４】
上記装置においては、触媒線間に電位差を発生させる電位として、直流、交流又は直流と交流との組み合わせから生ずる電位のいずれをも使用できるというメリットがある。
【００２５】
上記のような触媒ＣＶＤ装置では、複数の触媒線が上記したように触媒間に電位差を発生させ得るように構成されていれば、その構成に制限はなく、触媒線がどのような形状で配置されていても良く、例えば、以下の実施例に挙げるような構成が好ましい。
【００２６】
本発明の触媒ＣＶＤ装置を用いて成膜するプロセスについて、以下簡単に説明する。
【００２７】
所定の触媒線配置形状を有する触媒ＣＶＤ装置の成膜チャンバ内の基板ステージ上に基板を載置し、成膜チャンバ内に配置された複数の触媒線に−２００〜＋２００Ｖの直流電圧、−２００〜＋２００Ｖの交流電圧、又は−２００〜＋２００の直流電圧と−２００〜＋２００Ｖの交流電圧とを組み合わせた電圧を印加して各触媒線に印加した電圧の差分の電位差を触媒間に発生させ、原料ガスを成膜チャンバ内へ供給し、この原料ガスを加熱した触媒線と接触せしめて原料ガスを分解し、基板上で反応させて所望の薄膜を形成せしめる。
【００２８】
上記印加電圧の範囲は、本発明の触媒ＣＶＤ装置を使用する際の安全上の問題から設定されることが好ましい。すなわち、この範囲外の高い電圧を印加すると、装置内で放電が起こり、装置の故障が生じる可能性が高くなるからである。この印加電圧範囲内で、成膜速度、形成した膜の屈折率等の物性、又はリーク電流等を考慮しながら、目的に合った成膜を行うことが可能となる。この点について、以下具体的に説明する。
【００２９】
以下の実施例中で具体的に示したように、印加電圧を−２００Ｖから＋２００Ｖへと順次変化させるに従って成膜速度は順次減少し、この範囲内では２３．６〜１３．７ｎｍ／ｍｉｎ程度の成膜速度が得られる。従って、印加電圧を適宜選択し、所望の成膜速度に合わせて成膜プロセスを実施することができる。例えば、印加電圧が−２００〜＋１００Ｖ程度であれば、成膜速度は１６ｎｍ／ｍｉｎ以上となり、印加電圧が−２００〜+７５Ｖ程度であれば、成膜速度は１７ｎｍ／ｍｉｎ以上となる。特に、触媒線に対して負の電圧：０〜−２００Ｖを印加することで成膜速度を向上させることが可能となる。
【００３０】
また、得られた膜の屈折率は、印加電圧を−２００Ｖから＋２００Ｖへと順次変化させるに従って増加し、この範囲内では１．７９〜２．０６程度の屈折率が得られる。従って、印加電圧を適宜選択し、所望の屈折率を有する膜を形成するように成膜プロセスを実施することができる。例えば、印加電圧が−２０〜＋２００Ｖ程度であれば、得られた膜の屈折率は１．９０以上となり、印加電圧が＋３５〜＋２００Ｖ程度であれば、膜の屈折率は１．９５以上となる。特に、得られた膜の屈折率は、触媒線に対して正の電圧：０〜＋２００Ｖを印加することにより向上させることが可能となる。
【００３１】
さらに、以下の実施例から明らかなように、負の電圧を印加した場合はリーク電流が増加するが、正の電圧を印加した場合はリーク電流が押さえられる。すなわち、０Ｖ以上であればリーク電流は少なくなり、好ましくは＋２０Ｖ以上で＋２００Ｖ以下の電圧、さらに好ましくは＋５０Ｖ以上で＋２００Ｖ以下の電圧を印加すればさらにリーク電流は少なくなる。
【００３２】
上記した屈折率、成膜速度及びリーク電流の関係から、本発明の化学気相成長方法においては、触媒線への印加電圧を適宜変動させることにより、所望の膜特性を有する成膜が可能となる。例えば、屈折率、成膜速度及びリーク電流の３者の関係を全て満足するような成膜を行うためには、一般に印加電圧０〜＋１００Ｖ程度、好ましくは＋２０〜１００Ｖ程度、さらに好ましくは＋５０〜＋１００程度である。
【００３３】
本発明によれば、それぞれの触媒線に印加する電圧を変化させることにより、基板上の所定部分の成膜速度や膜質のみをコントロールすることが可能となるので、成膜時の膜厚の分布をより正確にコントロールできるようになる。
【００３４】
また、本発明によれば、触媒線に対して外部から電圧を印加しない場合に比べ、負の電圧を印加した場合にはリーク電流が増加し、正の電圧を印加した場合にはリーク電流の減少を押えることが可能となる。従って、本発明によれば、熱電子による基板へのダメージを低減し、より良質な所望の薄膜を得ることが可能となる。
【００３５】
さらに、本発明の化学気相成長方法により形成できる膜については、通常の触媒ＣＶＤ装置を用いて成膜できるものであれば特に制限はなく、例えば、シリコン窒化物膜(ＳｉＮｘ膜)、アモルファスシリコン膜(ａ−Ｓｉ膜)、シリコン酸化物膜(ＳｉＯｘ膜)、及びシリコン酸窒化物膜(ＳｉＯｘＮｙ膜)等を挙げることができる。
【００３６】
一般に、触媒ＣＶＤ装置を用いて化学気相成長反応により成膜する時に、成膜チャンバ内の壁面や触媒線表面や構成要素の表面にも成膜し、触媒線の効率を下げたり、この膜が剥離するとパーティクル発生の原因になっている。そこで、一定のサイクルでチャンバ内をクリーニングすることが必要になる。しかるに、本発明の装置によれば、通常の触媒ＣＶＤ装置の場合と同様に、特にクリーニング機構を新たに設けなくても、そのままの機構を用いて、成膜チャンバ内のセルフクリーニングが簡単に行える。通常、触媒ＣＶＤ装置の場合、通電した触媒線にＮＦ３等のクリーニングガスを流し、チャンバ内を大気開放することなく壁面等に付着した膜をセルフクリーニングにより除去するが、従来装置の場合、セルフクリーニングの度に、触媒線自体が少しずつ削れてしまい、触媒線の太さが場所により変化して、形成されるべき膜の特性が変化するという問題があるので、一定のサイクルで触媒線の取り替えが必要になる。しかるに、本発明の装置では、各触媒線間に発生せしめる電位差を調節することにより触媒自体の変化を抑えると共に、セルフクリーニングも可能になるので、従来技術の問題点を解決できるというメリットがある。
【００３７】
通常、クリーニング時には、雰囲気ガスの種類に依存して(接地に対して)セルフバイアスが発生し、クリーニングガス(例えば、ＮＦ３等)が存在すると、触媒線電位は＋側に誘導され、そのため触媒の削れ等の腐蝕が生じる。これに対して、本発明のセルフクリーニング方法によれば、セルフクリーニング時に外部電源回路から触媒線に−５０〜−１００Ｖ程度の負の電圧を印加することにより、触媒線の削れを抑えること、すなわち触媒線の腐蝕を防止することが可能になる。以下の実施例で示すように、セルフクリーニングに伴う触媒線の腐食量は、外部から電圧を印加しない場合に比べ、触媒線間に正の電位差を発生させる場合には腐食量は増加するが、負の電位差を発生させる場合には腐食量を押えることができる。従って、本発明のような特定の触媒線配置形状を有する複数の触媒を設け、外部電源回路から各触媒線に印加した電圧の差分の電位差を触媒線間に発生させるように構成した触媒ＣＶＤ装置の場合、セルフクリーニング時にクリーニングガスによる触媒線の腐食を防止できる。
【００３８】
本発明のセルフクリーニング方法は、クリーニングガスとして、前記したように、三弗化窒素等のハロゲン含有ガス及び／又は触媒成分金属と同じ金属を含有するハロゲン化物ガスを成膜チャンバ内に導入して行われる。このハロゲン化物ガスとしては、触媒線を構成する金属の種類に応じて、例えば、弗化タングステン、弗化モリブデン及び弗化タンタル等を用いることができる。かかるハロゲン化物ガスは、加熱された触媒線上で分解され、遊離した金属は触媒線金属と結合する。
【００３９】
以下、本発明の触媒ＣＶＤ装置の成膜チャンバ内に配置される触媒線の配置形状についての実施例と共に、この装置を用いた成膜方法及びこの装置のセルフクリーニング方法の実施例について、図１〜１４を参照して説明する。図１〜１１において、同じ構成要素は同じ参照番号を付してある。
【実施例１】
【００４０】
図１に示す触媒線配置形状は、２つの加熱用の電源(触媒線通電用電源：定電流源)１ａ及び１ｂにそれぞれ接続された異なる触媒線２ａ及び２ｂからなる組において、それぞれの触媒線に異なる外部印加用直流電圧電源３ａ及び３ｂから電圧を印加することで、触媒線間に、それぞれに印加した電圧の差分の電位差を発生させる装置形状である。図中、４ａ及び４ｂは電源保護用回路であり、５は基板ステージを示す。
【実施例２】
【００４１】
図２に示す触媒線配置形状は、２つの加熱用の電源(触媒線通電用電源：定電流源)１ａ及び１ｂにそれぞれ接続された異なる触媒線２ａ及び２ｂからなる組において、それぞれの触媒線に異なる外部印加用交流電圧電源６ａ及び６ｂのそれぞれから電圧を印加することで、触媒線間に、それぞれに印加した電圧の差分の電位差を発生させる装置形状である。図中、４ａ及び４ｂは電源保護用回路であり、５は基板ステージを示す。
【実施例３】
【００４２】
図３に示す触媒線配置形状は、２つの加熱用の電源(触媒線通電用電源：定電流源)１ａ及び１ｂにそれぞれ接続された異なる触媒線２ａ及び２ｂからなる組の触媒線間に、外部印加用直流電圧電源３ａを接続することで、触媒線間に直接電位差を発生させる装置形状である。図中、４ａ及び４ｂは電源保護用回路であり、５は基板ステージを示す。
【実施例４】
【００４３】
図４に示す触媒線配置形状は、２つの加熱用の電源(触媒線通電用電源：定電流源)１ａ及び１ｂにそれぞれ接続された異なる触媒線２ａ及び２ｂからなる組の触媒線間に、外部印加用交流電圧電源６ａを接続することで、触媒線間に直接電位差を発生させる装置形状である。図中、４ａ及び４ｂは電源保護用回路であり、５は基板ステージを示す。
【実施例５】
【００４４】
図５に示す触媒線配置形状は、２つの加熱用の電源(触媒線通電用電源：定電流源)１ａ及び１ｂにそれぞれ接続された異なる触媒線２ａ及び２ｂからなる組において、それぞれの触媒線に異なる外部印加用直流電圧電源３ａ及び３ｂから電圧を印加することで、触媒線間に、それぞれに印加した電圧の差分の電位差を発生させると共に、触媒線１ａ及び１ｂのそれぞれにさらに外部印加用交流電圧電源６ａ及び６ｂのそれぞれから電圧を印加させる装置形状である。図中、４ａ及び４ｂは電源保護用回路であり、５は基板ステージを示す。
【実施例６】
【００４５】
図６に示す触媒線配置形状は、２つの加熱用の電源(触媒線通電用電源：定電流源)１ａ及び１ｂにそれぞれ接続された異なる触媒線２ａ及び２ｂからなる組において、それぞれの触媒線に異なる外部印加用交流電圧電源３ａ及び３ｂから電圧を印加することで、触媒線間に、それぞれに印加した電圧の差分の電位差を発生させると共に、触媒線１ａ及び１ｂのそれぞれにさらに外部印加用直流電圧電源６ａ及び６ｂのそれぞれから電圧を印加させる装置形状である。図中、４ａ及び４ｂは電源保護用回路であり、５は基板ステージを示す。
【実施例７】
【００４６】
図７に示す触媒線配置形状は、２つの加熱用の電源(触媒線通電用電源：定電流源)１ａ及び１ｂにそれぞれ接続された異なる触媒線２ａ及び２ｂからなる組の触媒線間に、外部印加用直流電圧電源３ａを接続することで、触媒線間に直接電位差を発生させると共に、その電圧電源３ａに対しさらに外部印加用交流電圧電源６ａを印加させる装置形状である。図中、４ａ及び４ｂは電源保護用回路であり、５は基板を示す。
【実施例８】
【００４７】
図８に示す触媒線配置形状は、２つの加熱用の電源(触媒線通電用電源：定電流源)１ａ及び１ｂにそれぞれ接続された異なる触媒線２ａ及び２ｂからなる組の触媒線間に、外部印加用交流電圧電源６ａを接続することで、触媒線間に直接電位差を発生させると共に、その電圧電源６ａに対しさらに外部印加用直流電圧電源３ａを印加させる装置形状である。図中、４ａ及び４ｂは電源保護用回路であり、５は基板ステージを示す。
【実施例９】
【００４８】
図９は、実施例１〜８に示す複数の触媒線(図１〜８中の１ａ及び１ｂ)の配置に関し、成膜時に載置される基板の中心に対して、触媒線を内周(図９中１ａ)と外周(図９中１ｂ)とに同心形状に配置した触媒線配置形状の構成例を示す。この形状の配置のみならず、基板の中心に対して同心円状もしくは中心を同じとする多角形状に複数配置された状態でも良い。このように配置し、内周−外周間もしくは内側から外側に交互に電位差を発生させることにより、所期の目的が達成できる。
【実施例１０】
【００４９】
図１０は、実施例１〜８に示す複数の触媒線(図１〜８中の１ａ及び１ｂ)の配置に関し、２本の平行に設けられた触媒線を、成膜時に載置される基板の表面から所定の距離離し、かつ基板表面に対して平行に配置した触媒線配置形状の構成例を示す。この２本の配置のみならず、さらに多数の触媒線を同様に配置した状態も含む。このように配置し、２本の触媒線間もしくは平行に並んだ触媒線に交互に電位差を発生させることにより、膜厚及び膜特性の均一性という所期の目的を達成できる。
【実施例１１】
【００５０】
図１１は、実施例１〜８に示す複数の触媒線(図１〜８中１ａ及び１ｂ)の配置に関し、２本の触媒線を、成膜時に載置される基板の表面から所定の距離離し、かつ２本の触媒線を垂直に交差させて配置した触媒線配置形状の構成例を示す。この形状の配置のみならず、多数の触媒線を網目状に配置した状態でも良く、また、交差状態を垂直でなくても所定の角度で交差させた状態でも良い。このように配置した触媒線間(平行に配置された触媒線間であっても交差した触媒線間であっても良い)の間に電位差を発生させることにより、膜厚及び膜特性という所期の目的を達成できる。
【実施例１２】
【００５１】
図９に示した触媒線配置形状を有するように構成された複数の触媒線を備えた触媒ＣＶＤ装置を用いて成膜を行った。基板としてｐ型Ｓｉ基板を基板ステージ５上に載置し、原料ガスとしてＳｉＨ４／ＮＨ３／Ｈ２を７／５０／５０(ｓｃｃｍ)の流量で用い、タングステンで構成された各触媒線に−２００〜＋２００Ｖの直流電圧を同様に印加し、成膜プロセス条件：圧力１０Ｐａ、触媒線温度１７００℃、基板温度３００℃で、基板上にＳｉＮｘ膜を形成した。印加電圧に対する成膜速度(ｎｍ／ｍｉｎ)及び得られた膜の屈折率に及ぼす影響を図１２に示す。
【００５２】
図１２から明らかなように、上記−２００Ｖから＋２００Ｖの範囲内で印加電圧を順次変化させると、成膜速度はその変化に従って減少し、この範囲内では２３．６〜１３．７ｎｍ／ｍｉｎ程度の成膜速度が得られた。例えば、印加電圧を−２００〜＋１００Ｖ程度とすれば、成膜速度１６ｎｍ／ｍｉｎ以上、印加電圧を−２００〜+７５Ｖ程度とすれば、成膜速度１７ｎｍ／ｍｉｎ以上、印加電圧を−２００〜０Ｖ程度とすれば、成膜速度１９ｎｍ／ｍｉｎ以上が得られた。従って、印加電圧を適宜選択し、所望の成膜速度に合わせて成膜プロセスを実施することができる。
【００５３】
また、得られた膜の屈折率は、−２００Ｖから＋２００Ｖへと順次変化させるに従って増加し、この範囲内では１．７９〜２．０６程度の屈折率が得られた。例えば、印加電圧を−２０〜＋２００Ｖ程度とすれば、屈折率１．９０以上、印加電圧＋３５〜＋２００Ｖ程度とすれば、屈折率１．９５以上が得られた。従って、印加電圧を適宜選択し、所望の屈折率を有する膜が得られるように成膜プロセスを実施することができる。
【００５４】
図１２における成膜速度の変化は各触媒線に同じ電圧を印加した場合のものである。このことから、それぞれの触媒線に印加する電圧を変化させることにより、基板上の所定部分の成膜速度や膜質のみをコントロールすることが可能となるので、本発明により成膜時の膜厚の分布をより正確にコントロールできるようになる。
【実施例１３】
【００５５】
図９に示した触媒線配置形状を有するように構成された複数の触媒線を備えた触媒ＣＶＤ装置を用いて実施例１２に記載の成膜プロセスを実施して多数回成膜した後、この成膜チャンバ内をセルフクリーニングし、タングステンからなる触媒線の削れ量を測定した。このクリーニングは、Ａｒガス及びＮＦ３ガスを用いて、圧力６０Ｐａ、触媒線温度１９００℃の条件で行った。この場合、各触媒線Ａ及びＢ(図９中の１ａ及び１ｂに対応する)に対して、触媒線Ａに±０Ｖ及び触媒線Ｂに＋１００Ｖの電圧(直流)を印加した場合の触媒線Ａ及びＢのそれぞれの削れ量、触媒線Ａに±０Ｖ及び触媒線Ｂに−５０Ｖの電圧を印加した場合の触媒線Ａ及びＢのそれぞれの削れ量、並びにバイアス印加なしの場合の触媒線Ａ及びＢのそれぞれの削れ量を測定した。
【００５６】
上記測定結果について、クリーニング時間(０〜２０分)に対するタングステン(Ｗ)触媒線の崩れ量(腐食量)を相対比較して図１３にプロットして示す。図１３から明らかなように、セルフクリーニングに伴う触媒線の腐食量は、外部から電圧を印加しない場合に比べ、触媒線間に正の電位差を発生させた場合には腐食量が増加しているが、負の電位差を発生させた場合には腐食量が押えられていることが明らかである。
【００５７】
従って、本発明のような触媒線配置形状を有する複数の触媒線を設け、外部電源回路から各触媒線に電圧を印加してその印加した電圧の差分の電位差を触媒線間に発生させることにより、セルフクリーニング時に触媒線が腐食されるのを防ぐことが可能となる。
【実施例１４】
【００５８】
図９に示した触媒線配置形状を有するように構成された複数の触媒線を備えた触媒ＣＶＤ装置を用いて実施例１２に記載の成膜プロセスを実施した。触媒線に印加する電圧を−２０Ｖ、フローティング(Floating)、±０Ｖ及び＋２０Ｖの４種類とし、ｐ型Ｓｉ基板上にシリコン窒化物膜を形成した。それぞれの印加電圧の場合に対して、電界を０〜１０ｍｖ／ｃｍ付近まで変化させ、シリコン窒化物膜の電流密度(Ａ／ｃｍ２)を測定した。その結果をシリコン窒化物膜の電流−電圧特性として図１４に示す。
【００５９】
ここで、フローティング(浮遊状態)とは、外部印加用の結線を接続していない状態を意味する。通常、真空中で通電した場合は、±０Ｖとフローティングとは同じになるはずであるが、ＳｉＨ４、ＮＨ３、Ｈ２等の成膜用ガスを真空チャンバ内へ流すと、このガスと触媒線との間で電子のやりとりが行われることから、フローティングの状態でも±０Ｖからずれた状態になる(例えば、ＤＣバイアス：−２Ｖ程度)。この「ずれ」をセルフバイアスという。これに対して、±０Ｖというのは、触媒線通電用の端子の片方を強制的にアースに接続した状態をいう。
【００６０】
図１４から、外部から電圧を印加しない場合に比べ、負の電圧を印加した場合はリーク電流が増加しているが、正の電圧を印加した場合はリーク電流を押えることが可能となっていることが分かる。すなわち、印加電圧０Ｖ以上であればリーク電流は少なくなり、好ましくは＋２０Ｖ以上、さらに好ましくは＋５０Ｖ以上の印加電圧であれば、リーク電流はさらに少なくなる傾向がある。
【００６１】
上記実施例に示した成膜速度、屈折率及びリーク電流に関する実験結果を考慮すれば、本発明の触媒ＣＶＤ装置を用いる化学気相成長方法では、触媒線への印加電圧を適宜変動させることにより、所望の成膜速度で所望の屈折率を有する膜を形成することが可能となる。例えば、屈折率、成膜速度及びリーク電流の３者の関係を全て満足するような成膜を行うためには、一般に印加電圧０〜＋１００Ｖ程度、好ましくは＋２０〜１００Ｖ程度、さらに好ましくは＋５０〜＋１００程度である。
【００６２】
上記したように、本発明によれば、成膜速度の向上を達成すると共に、熱電子による基板へのダメージを低減せしめ、より良質なシリコン窒化物膜を得ることが可能となることが分かる。
【産業上の利用可能性】
【００６３】
本発明の触媒ＣＶＤ装置は、複数の触媒線の配置を特定の形状とすると共に、各触媒線に印加した電圧の差分の電位差を触媒線間に発生させる外部電源回路を備えているので、この装置を用いた化学気相成長を利用した成膜プロセスにおいて、成膜速度の向上を達成できると共に、基板のダメージを減少できる上、この装置のセルフクリーニングの際には、クリーニングレートが増加し、触媒線の腐食を防止することができる。そのため、本発明の装置、成膜方法及びセルフクリーニング方法は、半導体分野での成膜技術に利用可能である。
【図面の簡単な説明】
【００６４】
【図１】本発明の触媒ＣＶＤ装置における触媒線の配置形状に関し、第一の実施の形態を模式的に示す断面図。
【図２】本発明の触媒ＣＶＤ装置における触媒線の配置形状に関し、第二の実施の形態を模式的に示す断面図。
【図３】本発明の触媒ＣＶＤ装置における触媒線の配置形状に関し、第三の実施の形態を模式的に示す断面図。
【図４】本発明の触媒ＣＶＤ装置における触媒線の配置形状に関し、第四の実施の形態を模式的に示す断面図。
【図５】本発明の触媒ＣＶＤ装置における触媒線の配置形状に関し、第五の実施の形態を模式的に示す断面図。
【図６】本発明の触媒ＣＶＤ装置における触媒線の配置形状に関し、第六の実施の形態を模式的に示す断面図。
【図７】本発明の触媒ＣＶＤ装置における触媒線の配置形状に関し、第七の実施の形態を模式的に示す断面図。
【図８】本発明の触媒ＣＶＤ装置における触媒線の配置形状に関し、第八の実施の形態を模式的に示す断面図。
【図９】本発明の触媒ＣＶＤ装置における触媒線の配置形状に関し、上面から見た配置形状の一実施の形態を模式的に示す上面図。
【図１０】本発明の触媒ＣＶＤ装置における触媒線の配置形状に関し、上面から見た配置形状の別の実施の形態を模式的に示す上面図。
【図１１】本発明の触媒ＣＶＤ装置における触媒線の配置形状に関し、上面から見た配置形状のさらに別の実施の形態を模式的に示す上面図。
【図１２】実施例１２で得られた膜について、印加電圧に対する成膜速度(ｎｍ／ｍｉｎ)及び得られた膜の屈折率に及ぼす影響を示すグラフ。
【図１３】実施例１３におけるクリーニングに際しての印加電圧による触媒線のそれぞれの相対的削れ量を、クリーニング時間に対してプロットしたグラフ。
【図１４】実施例１４に従って基板上にシリコン窒化物膜を形成した場合における、印加電圧の膜の耐性に及ぼす影響を示す電流−電圧特性のグラフ。
【符号の説明】
【００６５】
１ａ、１ｂ  触媒線通電用電源          ２ａ、２ｂ  触媒線
３ａ、３ｂ  外部印加用直流電圧電源    ４ａ、４ｂ  電源保護用回路
５  基板ステージ                      ６ａ、６ｂ  外部印加用交流電圧電源
【図１】
2007150135.tif 000003
【図２】
2007150135.tif 000004
【図３】
2007150135.tif 000005
【図４】
2007150135.tif 000006
【図５】
2007150135.tif 000007
【図６】
2007150135.tif 000008
【図７】
2007150135.tif 000009
【図８】
2007150135.tif 000010
【図９】
2007150135.tif 000011
【図１０】
2007150135.tif 000012
【図１１】
2007150135.tif 000013
【図１２】
2007150135.tif 000014
【図１３】
2007150135.tif 000015
【図１４】
2007150135.tif 000016