(57)【要約】【課題】簡単な構成で且つ力率を改善できる力率改善回路を提供する。【解決手段】交流入力電圧を整流して入力電圧として出力する整流器Ｄ１と、整流器の出力端間に接続され、リアクトルＬとスイッチング素子Ｑ１とが直列接続された回路と、スイッチング素子の両端間に接続され、逆流防止ダイオードＤ２と出力平滑コンデンサＣ１とが直列接続された回路と、スイッチング素子のオンオフを制御する制御回路１０〜１５，ＣＰ２、ＦＦ１を備え、出力平滑コンデンサの両端から直流の出力電圧を得る力率改善回路において、制御回路は、スイッチング素子がオンの時には、出力電圧に基づいて該スイッチング素子のオン期間を決定し、スイッチング素子がオフの時には、リアクトルに流れるリアクトル電流が整流器から出力される入力電圧に基づいて決められた値になったことを検出してオフ期間を決定する。【選択図】図１
2007037297.tif 000002
【特許請求の範囲】
【請求項１】
交流入力電圧を整流して入力電圧として出力する整流器と、
前記整流器の出力端間に接続され、リアクトルとスイッチング素子とが直列接続された第１直列回路と、
前記スイッチング素子の両端間に接続され、逆流阻止ダイオードと出力平滑コンデンサとが直列接続された第２直列回路と、
前記スイッチング素子のオンオフを制御する制御回路を備え、前記出力平滑コンデンサの両端から直流の出力電圧を得る力率改善回路において、
前記制御回路は、
前記スイッチング素子がオンの時には、前記出力電圧に基づいて該スイッチング素子のオン期間を決定し、前記スイッチング素子がオフの時には、前記リアクトルに流れるリアクトル電流が前記整流器から出力される入力電圧に基づいて決められた値になったことを検出してオフ期間を決定することを特徴とする力率改善回路。
【請求項２】
前記制御回路は、
前記出力電圧と第１の基準電圧との誤差電圧を増幅する誤差増幅器と、
前記スイッチング素子がオンの時に前記誤差増幅器の出力を積分し、該積分結果が第２の基準電圧より大きくなった場合に前記スイッチング素子のオン期間を終了させ、且つ積分結果を初期化するオン期間制御部と、
前記整流器から出力される入力電圧を検出する入力電圧検出部と、
前記スイッチング素子のオン期間では前記入力電圧検出部の出力を積分し、前記スイッチング素子のオフ期間では積分結果を保持する積分回路と、
前記リアクトルに流れるリアクトル電流を検出するリアクトル電流検出部と、
前記リアクトル電流検出部の出力と前記積分回路の出力とを比較し、前記リアクトル電流検出部の出力が前記積分回路の出力より小さくなったことを判断したときに、前記スイッチング素子をオンし、且つ前記積分回路における積分結果を初期化する比較回路と、
を備えたことを特徴とする請求項１記載の力率改善回路。
【請求項３】
前記リアクトルは補助巻線を備え、
前記入力電圧検出部は、前記スイッチング素子がオンの時、前記補助巻線に発生する電圧を検出することを特徴とする請求項２記載の力率改善回路。
【請求項４】
前記スイッチング素子がオフされた時に前記積分回路の出力を保持する電圧保持回路を備え、
前記積分回路は、前記入力電圧検出部の出力を積分し、
前記比較回路は、前記スイッチング素子がオフのときに、前記リアクトル電流検出部の出力と前記電圧保持回路の出力とを比較し、前記リアクトル電流検出部の出力が前記電圧保持回路の出力より小さくなったことを判断したときに、前記スイッチング素子をオンし、且つ前記積分回路における積分結果および電圧保持回路に保持されている電圧を初期化することを特徴とする請求項２記載の力率改善回路。
【請求項５】
前記積分回路の出力と所定の電圧を比較する第２の比較回路を備え、
前記積分回路の出力が所定の電圧を超えたことが前記第２の比較回路によって判断された場合に前記スイッチング素子をオフすることを特徴とする請求項２記載の力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流入力電圧を直流電圧に変換する電源装置において、交流入力の力率を改善する昇圧チョッパ型の力率改善回路に関する。
【背景技術】
【０００２】
従来、交流入力電圧をダイオードによって整流した後に平滑コンデンサで平滑することにより直流電圧を得る電源装置が知られている。この電源装置では、交流入力電圧の瞬時値が平滑コンデンサの電圧よりも高いときのみ電流が流れる。そのため、入力電流が入力電圧に比例した波形にならず、力率が悪化し、高調波電流が発生するという問題がある。そこで、力率および高調波電流の改善のため、平滑コンデンサの前段に昇圧チョッパ型の力率改善回路を設け、入力電流波形が入力電圧波形に比例するように波形を整形することが行われている。
【０００３】
このような力率改善回路の動作としては、リアクトルに流れるリアクトル電流が各スイッチング周期内で一度ゼロになるリアクトル電流不連続モードと、リアクトル電流が連続的に流れるリアクトル電流連続モードがあり、要求される出力電力などによって使い分けられている。出力電力が比較的小さい場合には、ダイオードのリカバリー電流によるダイオード損失が少ないリアクトル電流不連続モードが、大出力の場合にはスイッチング電流の実効値を低くできるリアクトル電流連続モードが一般に利用される。
【０００４】
図１０は従来の昇圧チョッパ型の力率改善回路の一例を示す図である。この力率改善回路は、リアクトル電流連続モードで動作し、リアクトル電流の平均値を入力電圧に比例するように制御する。
【０００５】
すなわち、まず、乗算器５０は、出力電圧を出力分割抵抗Ｒ１と出力分割抵抗Ｒ２とで分圧した電圧と所定の基準電圧Ｖｒｅｆとの誤差を増幅する誤差増幅器Ａ１からの信号と、整流器Ｄ１からの入力電圧を検出する入力電圧検出部１２からの電圧とを乗算してリアクトル電流の目標値を生成する。電流誤差増幅器５１は、その目標値と、リアクトル電流検出部１３からのリアクトル電流の平均値とを比較する。
【０００６】
そして、ＰＷＭコンパレータ５４は、電流誤差増幅器５１から出力される比較結果と鋸歯状波発振回路５３の出力とを比較する。スイッチング素子駆動回路１５は、ＰＷＭコンパレータ５４の出力により、スイッチング素子Ｑ１のオンオフを制御し、入力電圧と誤差増幅器Ａ１からの制御信号の両方に比例した入力電流が得られるように制御している。
【０００７】
なお、関連する技術として、特許文献１は、スイッチング電源回路などに使用される力率改善回路を開示している。この力率改善回路は、昇圧チョッパ回路を有する回路において、力率改善用としてＰＷＭ制御用ＩＣを用い、その非反転誤差増幅器の反転入力端子に基準電圧Ｖｒｅｆを印加し、非反転入力端子に、出力電圧信号を加える。これらの位相を合わせるために、コンデンサを結合して電圧の変化を遅らせ、同じ位相にする。
【０００８】
また、入力電流を入力電圧波形に相似した波形にするために、非反転誤差増幅器の反転入力端子に、入力電圧に対して反転している微少信号を注入する。非反転誤差増幅器の出力と、発振器の三角波信号とが、コンパレータで比較され、パルス出力が得られ、そのままスイッチング素子のゲート信号となり、昇圧チョッパ回路が動作する。このようにして、ＰＷＭ制御用ＩＣを用いて入力電流波形と出力電圧だけで制御することができる。
【特許文献１】特開平５−１１１２４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述した従来の力率改善回路では、出力電圧の誤差増幅器Ａ１による制御系と、リアクトル電流の平均値が目標値になるようにするための制御系といった２つの制御系、および、目標値を作成するためのアナログの乗算器５０が必要となり、制御回路が複雑になる。また、乗算器５０には、入力電圧の範囲に制限があることから、広い電圧範囲での制御が困難という問題もある。
【００１０】
また、特許文献１に開示されているような制御回路を簡略化するための技術では、入力電流波形を入力電圧波形の相似波形に近づけるための回路定数の設定や調整等に細かい条件が必要である。そのため、設計および調整が困難であり、また、定数の変動やバラツキの影響を受けやすいという問題点がある。
【００１１】
本発明は、簡単な構成で且つ力率を改善できる力率改善回路を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は上述した課題を解決するために以下の構成とした。請求項１の発明は、交流入力電圧を整流して入力電圧として出力する整流器と、前記整流器の出力端間に接続され、リアクトルとスイッチング素子とが直列接続された第１直列回路と、前記スイッチング素子の両端間に接続され、逆流阻止ダイオードと出力平滑コンデンサとが直列接続された第２直列回路と、前記スイッチング素子のオンオフを制御する制御回路を備え、前記出力平滑コンデンサの両端から直流の出力電圧を得る力率改善回路において、前記制御回路は、前記スイッチング素子がオンの時には、前記出力電圧に基づいて該スイッチング素子のオン期間を決定し、前記スイッチング素子がオフの時には、前記リアクトルに流れるリアクトル電流が前記整流器から出力される入力電圧に基づいて決められた値になったことを検出してオフ期間を決定することを特徴とする。
【００１３】
請求項２の発明は、請求項１記載の発明において、前記制御回路は、前記出力電圧と第１の基準電圧との誤差電圧を増幅する誤差増幅器と、前記スイッチング素子がオンの時に前記誤差増幅器の出力を積分し、該積分結果が第２の基準電圧より大きくなった場合に前記スイッチング素子のオン期間を終了させ、且つ積分結果を初期化するオン期間制御部と、前記整流器から出力される入力電圧を検出する入力電圧検出部と、前記スイッチング素子のオン期間では前記入力電圧検出部の出力を積分し、前記スイッチング素子のオフ期間では積分結果を保持する積分回路と、前記リアクトルに流れるリアクトル電流を検出するリアクトル電流検出部と、前記リアクトル電流検出部の出力と前記積分回路の出力とを比較し、前記リアクトル電流検出部の出力が前記積分回路の出力より小さくなったことを判断したときに、前記スイッチング素子をオンし、且つ前記積分回路における積分結果を初期化する比較回路とを備えたことを特徴とする。
【００１４】
請求項３の発明は、請求項２記載の発明において、前記リアクトルは補助巻線を備え、前記入力電圧検出部は、前記スイッチング素子がオンの時、前記補助巻線に発生する電圧を検出することを特徴とする。
【００１５】
請求項４の発明は、請求項２記載の発明において、前記スイッチング素子がオフされた時に前記積分回路の出力を保持する電圧保持回路を備え、前記積分回路は、前記入力電圧検出部の出力を積分し、前記比較回路は、前記スイッチング素子がオフのときに、前記リアクトル電流検出部の出力と前記電圧保持回路の出力とを比較し、前記リアクトル電流検出部の出力が前記電圧保持回路の出力より小さくなったことを判断したときに、前記スイッチング素子をオンし、且つ前記積分回路における積分結果および電圧保持回路に保持されている電圧を初期化することを特徴とする。
【００１６】
請求項５の発明は、請求項２記載の発明において、前記積分回路の出力と所定の電圧を比較する第２の比較回路を備え、前記積分回路の出力が所定の電圧を超えたことが前記第２の比較回路によって判断された場合に前記スイッチング素子をオフすることを特徴とする。
【発明の効果】
【００１７】
請求項１および請求項２の発明によれば、出力電圧に応じてスイッチング素子のオン幅を決定し、リアクトル電流が入力電圧に基づいて決められた値になったことを検出してオフ期間を決定するので、出力電圧は安定化され、入力電流は入力電圧に相似になる。また、従来の力率改善回路でよく使用されていた乗算器を使用しないので、回路が簡素化し、集積化も容易になる。
【００１８】
請求項３の発明によれば、入力電圧の検出にリアクトルの補助巻線の電圧を使用するので、入力電圧を直接抵抗で検出する場合に比べ損失を少なくできる。また、スイッチング素子がオフのときは補助巻線の電圧は逆方向に発生するので、スイッチング素子がオンの時だけ積分させる構成を簡単な回路で実現できる。
【００１９】
請求項４の発明によれば、積分回路は、入力電圧検出部の出力を常に積分し、積分回路の出力はスイッチング素子のオフと同時に電圧保持回路（サンプルホールド回路）に保持されるとともに、スイッチング素子のオンと同時に積分回路と電圧保持回路が初期化される。したがって、積分回路の中に、積分を停止して積分結果を保持するための構成が不要になるので回路を簡素化できる。
【００２０】
請求項５の発明によれば、積分回路の出力が所定の電圧になったらスイッチング素子をオフさせるので、スイッチング素子のオン幅が制限され、過電流保護として機能する。積分回路の出力は入力電圧が高いと早く所定の電圧になり、低いと所定の電圧になるのが遅いので、入力電圧が高いときはスイッチング素子のオン幅は短くなる。したがって、入力電圧の変化があっても、出力電流の制限に対する補正がなされ、過電流保護の検出が入力電圧によって変動することがない。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態に係る力率改善回路を図面を参照しながら詳細に説明する。
【実施例１】
【００２２】
図１は本発明の実施例１に係る力率改善回路の構成を示す図である。この力率改善回路は、整流器Ｄ１、リアクトルＬ、スイッチング素子Ｑ１、逆流阻止ダイオードＤ２、出力平滑コンデンサＣ１、出力分割抵抗Ｒ１、出力分割抵抗Ｒ２、誤差増幅部１０、オン期間制御部１１、入力電圧検出部１２、リアクトル電流検出部１３、積分回路１４、比較回路ＣＰ２、フリップフロップＦＦ１およびスイッチング素子駆動回路１５から構成されている。
【００２３】
交流電源Ｖａｃからの交流入力電圧を全波整流する整流器Ｄ１の出力端間には、リアクトルＬとＭＯＳＦＥＴ等からなるスイッチング素子Ｑ１とリアクトル電流検出部１３の一部を構成する電流検出抵抗Ｒ７とからなる直列回路が接続されている。スイッチング素子Ｑ１の両端（ドレイン−ソース間）には、逆流阻止ダイオードＤ２と出力平滑コンデンサＣ１とからなる直列回路が接続され、整流平滑回路を構成している。また、出力平滑コンデンサＣ１の両端には、出力分割抵抗Ｒ１と出力分割抵抗Ｒ２とから成る直列回路が接続されている。負荷ＬＤは、出力平滑コンデンサＣ１の両端間に接続される。
【００２４】
スイッチング素子Ｑ１の制御端子（ゲート）にはスイッチング素子駆動回路１５が接続されている。スイッチング素子駆動回路１５は、フリップフロップＦＦ１の出力端子（Ｑで示されている）から出力される信号に応じて駆動信号を生成し、駆動信号によりスイッチング素子Ｑ１のオンオフを制御する。フリップフロップＦＦ１のセット入力端子（Ｓ）は、比較回路ＣＰ２の出力端子に接続され、リセット入力端子（Ｒ）は、オン期間制御部１１を構成するコンパレータＣＰ１の出力端子に接続されている。また、フリップフロップＦＦ１の反転出力端子（Ｑのバーで示されている）は、オン期間制御部１１および積分回路１４に接続されている。
【００２５】
比較回路ＣＰ２の反転入力端子（−）は、リアクトル電流検出部１３に接続され、非反転入力端子（＋）は、積分回路１４に接続されている。また、比較回路ＣＰ２の出力端子は、フリップフロップＦＦ１に接続されるとともに、積分回路１４に接続されている。
【００２６】
誤差増幅部１０は、出力分割抵抗Ｒ１と出力分割抵抗Ｒ２との接続点に接続され、誤差増幅器Ａ１、基準電圧Ｖｒｅｆを発生する電圧源およびコンデンサＣ２から構成されている。誤差増幅器Ａ１は、非反転端子（＋）に入力される電圧（出力電圧を出力分割抵抗Ｒ１と出力分割抵抗Ｒ２で分圧した電圧）と、反転端子（−）に入力される基準電圧Ｖｒｅｆとを比較し、その誤差を出力する。また、誤差増幅器Ａ１の出力端子と非反転端子（＋）との間にはコンデンサＣ２が設けられ、コンデンサＣ２によって位相補正され、一般的な昇圧チョッパ型の力率改善回路で使用される誤差増幅器と同様に、入力交流電圧の半周期には応答しないように設定される。誤差増幅器Ａ１から出力される誤差電圧は、オン期間制御部１１に送られる。
【００２７】
オン期間制御部１１は、誤差増幅部１０の出力とフリップフロップＦＦ１の出力とに基づき、スイッチング素子Ｑ１のオン期間を制御する信号を生成し、フリップフロップＦＦ１に送る。具体的には、オン期間制御部１１は、電圧電流変換器（以下、ＶＩ変換器と称する。）１１ａ、トランジスタＱ２、積分コンデンサＣ３、コンパレータＣＰ１および電圧Ｖｏｎを発生する電圧源から構成されている。
【００２８】
ＶＩ変換器１１ａは、誤差増幅器Ａ１からの誤差電圧を電流に変換する。ＶＩ変換器１１ａの出力端は、トランジスタＱ２のドレイン、積分コンデンサＣ３の一端およびコンパレータＣＰ１の非反転端子（＋）に接続されている。トランジスタＱ２のゲートは、フリップフロップＦＦ１の反転出力端子に接続され、ソースは接地ラインに接続されている。積分コンデンサＣ３の他端は接地ラインに接続されている。電圧Ｖｏｎを発生する電圧源の負極は接地ラインに接続され、正極はコンパレータＣＰ１の反転端子（−）に接続されている。コンパレータＣＰ１の出力端子は、フリップフロップＦＦ１のリセット入力端子（Ｒ）に接続されている。
【００２９】
このように構成されるオン期間制御部１１は、以下のように動作する。すなわち、スイッチング素子Ｑ１のオフ期間中は、フリップフロップＦＦ１がリセットされているので、フリップフロップＦＦ１の反転出力端子から出力される信号が高レベル（以下、「Ｈレベル」という）になりトランジスタＱ２はオンする。その結果、積分コンデンサＣ３の電圧はゼロに保たれる。
【００３０】
フリップフロップＦＦ１がセットされてスイッチング素子Ｑ１がオンすると、フリップフロップＦＦ１の反転出力端子から出力される信号が低レベル（以下、「Ｌレベル」という）になり、トランジスタＱ２はオフする。これにより、積分コンデンサＣ３は、誤差増幅部１０からの誤差電圧をＶＩ変換器１１ａで変換した電流によって充電される。そして、積分コンデンサＣ３の電圧が電圧Ｖｏｎに達すると、コンパレータＣＰ１の出力がＨレベルになり、フリップフロップＦＦ１がリセットされ、スイッチング素子Ｑ１がオフする。以上の動作によって、オン期間制御部１１は、スイッチング素子Ｑ１がオンしてからオフするまでの期間を誤差増幅部１０からの誤差信号に応じて制御する。
【００３１】
入力電圧検出部１２は、整流器Ｄ１の正極側の出力端子と積分回路１４との間に設けられた抵抗Ｒ４によって構成されている。一般に、交流入力電圧を整流することにより得られる入力電圧は、内部の制御回路で扱われる電圧に比べて十分に高い。そのため、入力電圧は、抵抗Ｒ４によって、入力電圧にほぼ比例した電流として検出される。
【００３２】
リアクトル電流検出部１３は、抵抗Ｒ５、抵抗Ｒ６、電流検出抵抗Ｒ７および演算増幅器Ａ２から構成されている。電流検出抵抗Ｒ７は、接地ラインと整流器Ｄ１の負極側の出力端子との間に接続されている。演算増幅器Ａ２の非反転端子（＋）は接地ラインに接続され、反転端子（−）は、抵抗Ｒ６を介して整流器Ｄ１の負極側の出力端子に接続されている。また、演算増幅器Ａ２の出力端子は、抵抗Ｒ５を介して反転端子（−）に接続されるとともに、比較回路ＣＰ２の反転端子（−）に接続されている。
【００３３】
このように構成されるリアクトル電流検出部１３において、リアクトルＬに流れる電流は電流検出抵抗Ｒ７による電圧降下として検出される。電流検出抵抗Ｒ７によって検出された電圧は、抵抗Ｒ５、抵抗Ｒ６および演算増幅器Ａ２から構成された反転増幅回路で反転増幅され、リアクトル電流に比例した電圧として、比較回路ＣＰ２の反転端子（−）に送られる。
【００３４】
積分回路１４は、トランジスタＱ３、ダイオードＤ３、トランジスタＱ４および積分コンデンサＣ４から構成されている。トランジスタＱ３のドレインは入力電圧検出部１２（抵抗Ｒ４）に接続され、ゲートはフリップフロップＦＦ１の反転出力端子に接続され、ソースは接地ラインに接続されている。ダイオードＤ３のアノードは入力電圧検出部１２（抵抗Ｒ４）に接続され、カソードは、積分コンデンサＣ４の一端に接続されている。積分コンデンサＣ４の他端は接地ラインに接続されている。トランジスタＱ４のドレインは比較回路ＣＰ２の非反転端子（＋）およびダイオードＤ３のカソードに接続され、ゲートは比較回路ＣＰ２の出力端子に接続され、ソースは接地ラインに接続されている。
【００３５】
このように構成される積分回路１４は、次のように動作する。トランジスタＱ３は、積分期間を決めるスイッチとして機能する。トランジスタＱ３がオンしているときは、抵抗Ｒ４からの電流はトランジスタＱ３に流れて積分コンデンサＣ４には充電されない。また、ダイオードＤ３によって積分コンデンサＣ４の放電も阻止されるため、積分コンデンサＣ４の両端電圧は変化しない。一方、トランジスタＱ３がオフすると、抵抗Ｒ４およびダイオードＤ３を通して、入力電圧に比例した電流によって積分コンデンサＣ４が充電される。
【００３６】
比較回路ＣＰ２は、リアクトル電流検出部１３で検出された電圧と積分コンデンサＣ４の電圧とを比較し、リアクトル電流検出部１３で検出された電圧が積分コンデンサＣ４の電圧を下回るとフリップフロップＦＦ１をセットし、スイッチング素子Ｑ１をオンさせる。同時に、トランジスタＱ４をオンさせて、積分コンデンサＣ４を放電させる。これにより、積分コンデンサＣ４が初期化される。
【００３７】
次に、このように構成される本発明の実施例１に係る力率改善回路の動作を図２に示すタイミングチャートを参照しながら説明する。
【００３８】
今、図２（ｃ）に示すように、時刻ｔ１で比較回路ＣＰ２の出力がＨレベルになったとすると、積分回路１４のトランジスタＱ４がオンして積分コンデンサＣ４が放電され、図２（ｅ）に示すように、積分コンデンサＣ４の電圧はゼロになる。すなわち、積分回路１４が初期化される。積分コンデンサＣ４の電圧がゼロになると、比較回路ＣＰ２の出力はＬレベルになり、トランジスタＱ４はオフする。
【００３９】
また、比較回路ＣＰ２の出力がＨレベルになると、フリップフロップＦＦ１がセットされる。フリップフロップＦＦ１の出力が、図２（ｂ）に示すように、スイッチング素子駆動回路１５を介してスイッチング素子Ｑ１のゲートに印加されてスイッチング素子Ｑ１がオンする。これにより、図２（ａ）に示すように、リアクトル電流が増加し始める。
【００４０】
また、フリップフロップＦＦ１がセットされると、オン期間制御部１１のトランジスタＱ２がオフとなり、誤差増幅部１０から出力される誤差電圧がＶＩ変換器１１ａで電流に変換されて積分コンデンサＣ３に供給される。これにより、積分コンデンサＣ３への充電が開始され、図２（ｇ）に示すように、積分コンデンサＣ３の電圧が上昇し始める。
【００４１】
また、フリップフロップＦＦ１がセットされると、トランジスタＱ３がオフされるので、図２（ｅ）に示すように、抵抗Ｒ４およびダイオードＤ３を通して入力電圧に比例した電流で積分コンデンサＣ４への充電が開始される。
【００４２】
このような状態で推移し、図２（ｆ）に示すように、積分コンデンサＣ３の電圧が時刻ｔ２において電圧Ｖｏｎに達すると、オン期間制御部１１のコンパレータＣＰ１の出力がＨレベルとなり、フリップフロップＦＦ１がリセットされる。フリップフロップＦＦ１の出力が、図２（ｂ）に示すように、スイッチング素子駆動回路１５を介してスイッチング素子Ｑ１のゲートに印加されてスイッチング素子Ｑ１がオフする。これにより、スイッチング素子Ｑ１のオン期間が終了し、図２（ａ）に示すように、リアクトル電流は減少し始める。
【００４３】
また、フリップフロップＦＦ１がリセットされると、トランジスタＱ２がオンし、オン期間制御部１１の積分コンデンサＣ３は放電され、図２（ｇ）に示すように、積分コンデンサＣ３の電圧はゼロになって初期化される。同時に、トランジスタＱ３がオンするので、入力電圧検出部１２からの電流はトランジスタＱ３に流れる。これにより、積分コンデンサＣ４の充電は停止され、図２（ｅ）に示すように、積分コンデンサＣ４の両端電圧はスイッチング素子Ｑ１がオフした時点の電圧のままとなる。
【００４４】
スイッチング素子Ｑ１がオフすることによりリアクトルＬに流れる電流が減少し、電流検出抵抗Ｒ７の電圧降下が減少し、図２（ｄ）に示すように、リアクトル電流検出部１３の出力電圧も下降する。
【００４５】
リアクトル電流検出部１３の出力電圧が時刻ｔ３において積分コンデンサＣ４の両端電圧に達すると、比較回路ＣＰ２の出力がＨレベルになり、フリップフロップＦＦ１がセットされ、再びスイッチング素子Ｑ１がオン、トランジスタＱ３がオフする。以上の動作が繰り返されることにより、スイッチング素子Ｑ１のスイッチングが継続される。
【００４６】
以上のような動作によって、全体として図３に示すような動作が行われる。すなわち、誤差増幅部１０は、コンデンサＣ２による位相補正によって、入力交流電圧の周期では応答しないように設定されている。そのため、入力交流電圧の半周期内においては、図３に示すように、比較回路ＣＰ２の出力が発生してからオン期間制御部１１内のコンパレータＣＰ１の出力が発生するまでの時間はほとんど変化せず、交流入力電圧の半周期ではスイッチング素子Ｑ１のオン期間はほぼ一定となる。
【００４７】
そして、スイッチング素子Ｑ１のオン期間だけ入力電圧に比例した電流を積分コンデンサＣ４で積分することにより、オン期間終了後には積分コンデンサＣ４にはオン期間と入力電圧の両方に比例した電圧が得られる。
【００４８】
積分コンデンサＣ４は、スイッチング素子Ｑ１のオン期間終了後は充電が停止するため、その後もオン期間終了後の電圧を維持する。比較回路ＣＰ２は、積分コンデンサＣ４の電圧とリアクトル電流検出部１３の出力電圧とを比較し、両方の電圧が一致するまでスイッチング素子Ｑ１のオフを継続し、両方の電圧が一致したときにスイッチング素子Ｑ１をオンさせる。これにより、スイッチング素子Ｑ１がオンした瞬間のリアクトル電流は、オン期間と入力電圧の両方に比例する。そのため、図３に示すリアクトル電流の谷点の包絡線は、入力電圧とオン期間の両方に比例する。
【００４９】
また、図３に示す、リアクトル電流の谷点からスイッチング素子Ｑ１のオン期間に上昇する上昇分の電流ΔＩについても、リアクトルＬのインダクタンスが一定であるので、オン期間と入力電圧の両方に比例する。その結果、リアクトル電流の山点の包絡線も、入力電圧とオン期間の両方に比例する。
【００５０】
リアクトル電流は三角波であるので、その平均値もオン期間と入力電圧の両方に比例し、この実施例１に係る力率改善回路の入力電流は、入力電圧とオン期間の両方に比例する。このため、上述した回路構成によって、出力電圧を目標値になるようにスイッチング素子Ｑ１のオン期間を制御すると、入力電流は入力電圧に比例した波形となり、力率の改善と入力高調波の抑制が可能になる。
【００５１】
ここで、積分コンデンサＣ４の容量値が低く変動した場合の動作を説明する。今、積分コンデンサＣ４の容量が低く変動したと仮定すると、積分期間および積分電流はそのままであるので、積分電圧が容量値の変動に応じて上昇する。この積分電圧の上昇により、それによって決まるスイッチング素子Ｑ１のスイッチング電流の初期値も上昇する。
【００５２】
スイッチング素子Ｑ１のオン期間がそのままであれば、スイッチング電流が増加し出力電圧が上昇する。すると、出力電圧を一定値に制御する誤差増幅部１０とオン期間制御部１１の働きによりスイッチング素子Ｑ１のオン幅が減少する。その結果、積分コンデンサＣ４の積分時間も減少するので、積分値も減少し適正値に制御される。積分コンデンサＣ４が増加した場合および抵抗Ｒ４の抵抗値が変動した場合でも同様にして積分値が適正に制御される。
【００５３】
以上のように、本発明の実施例１に係る力率改善回路によれば、入力瞬時電圧に比例した入力電流を得るという動作に関して定数のバラツキや変動の影響を受けにくいという利点がある。
【実施例２】
【００５４】
本発明の実施例２に係る力率改善回路は、実施例１に係る力率改善回路におけるリアクトルＬに補助巻線Ｎｓを巻回し、補助巻線Ｎｓのフォワード電圧を利用して入力電圧を検出するものである。
【００５５】
図４は本発明の実施例２に係る力率改善回路の構成を示す図である。以下では、実施例１に係る力率改善回路の構成と同一または相当部分には実施例１と同一の符号を付し、説明を省略または簡略化する。
【００５６】
リアクトルＬ１は、主巻線Ｎｐと、主巻線Ｎｐに巻回された補助巻線Ｎｓから構成されている。主巻線Ｎｐは、実施例１に係る力率改善回路のリアクトルＬに対応する。補助巻線Ｎｓの一端は接地ラインに接続され、他端は抵抗Ｒ４に接続されている、入力電圧検出部１２は、リアクトルＬ１の補助巻線Ｎｓと抵抗Ｒ４とから構成されている。積分回路１４は、実施例１に係る力率改善回路の積分回路からトランジスタＱ３が除去されて構成されている。
【００５７】
次に、上述したように構成される本発明の実施例２に係る力率改善回路の動作を説明する。スイッチング素子Ｑ１がオンしている間は、入力電圧がリアクトルＬ１の主巻線Ｎｐの両端に印加され、補助巻線Ｎｓには入力電圧のＮｓ／Ｎｐ倍の電圧が発生する。ダイオードＤ３および抵抗Ｒ４により、補助巻線Ｎｓに発生された電圧に比例した電流が得られ、その電流によって積分コンデンサＣ４が充電される。これにより、スイッチング素子Ｑ１のオン期間終了時には、積分コンデンサＣ４には、オン期間と入力電圧の両方に比例した電圧が充電される。
【００５８】
リアクトル電流検出部１３の内部の演算増幅器Ａ２の出力電圧が積分コンデンサＣ４の電圧に達したことが比較回路ＣＰ２で検出されると、フリップフロップＦＦ１がセットされてスイッチング素子Ｑ１がオンされるとともに、トランジスタＱ４がオンされて積分コンデンサＣ４が放電される。これにより、リアクトル電流の谷点の電流をスイッチング素子Ｑ１のオン期間と入力電圧の両方に比例させることができ、上述した実施例１と同様の効果を得ることができる。
【００５９】
なお、補助巻線Ｎｓのフォワード電圧は、スイッチング素子Ｑ１のオン期間のみ発生するので、フォワード電圧の積分はオン期間のみ行われることになる。したがって、積分コンデンサＣ４の積分期間を制御するための回路、即ち、実施例１におけるトランジスタＱ３は不要になるので、積分回路１４の構成の簡単化できる。
【実施例３】
【００６０】
本発明の実施例３に係る力率改善回路は、実施例１に係る力率改善回路において、スイッチング素子Ｑ１がオフされる時の積分回路１４の出力をサンプルアンドホールド回路によって保持し、積分回路１４では、入力電圧検出部１２の出力をスイッチングの１周期を積分するものである。
【００６１】
図５は本発明の実施例３に係る力率改善回路の構成を示す図である。以下では、実施例１に係る力率改善回路の構成と同一または相当部分には実施例１と同一の符号を付し、説明を省略または簡略化する。
【００６２】
実施例３に係る力率改善回路は、実施例１に係る力率改善回路の積分回路１４と比較回路ＣＰ２の非反転端子（＋）との間に、サンプルアンドホールド（Ｓ＆Ｈ）回路１６が追加されて構成されている。
【００６３】
サンプルアンドホールド回路１６は、フリップフロップＦＦ１の出力がＬレベルに変化したとき、換言すれば、オン期間制御部１１のコンパレータＣＰ１の出力がＨレベルになったときに、積分回路１４の内部の積分コンデンサＣ４の電圧をホールドするとともに、比較回路ＣＰ２の出力がＨレベルになったときにクリアされる。サンプルアンドホールド回路１６にホールドされている電圧は比較回路ＣＰ２の非反転入力端子（＋）に送られる。また、積分回路１４は、実施例１に係る力率改善回路の積分回路からトランジスタＱ３が除去されて構成されている。
【００６４】
次に、このように構成される本発明の実施例３に係る力率改善回路の動作を図６に示すタイミングチャートを参照しながら説明する。
【００６５】
今、図６（ｃ）に示すように、時刻ｔ１で比較回路ＣＰ２の出力がＨレベルになったとすると、積分回路１４のトランジスタＱ４がオンして積分コンデンサＣ４が放電され、図６（ｅ２）に示すように、積分コンデンサＣ４の電圧はゼロになる。すなわち、積分回路１４が初期化される。
【００６６】
比較回路ＣＰ２の出力がＨレベルになると、サンプルアンドホールド回路１６の出力はゼロになるので、比較回路ＣＰ２の出力はＬレベルになり、トランジスタＱ４はオフする。これにより、図６（ｅ２）に示すように、抵抗Ｒ４およびダイオードＤ３を通して入力電圧に比例した電流で積分コンデンサＣ４への充電が開始される。
【００６７】
また、比較回路ＣＰ２の出力がＨレベルになると、フリップフロップＦＦ１がセットされる。このフリップフロップＦＦ１の出力が、図６（ｂ）に示すように、スイッチング素子駆動回路１５を介してスイッチング素子Ｑ１のゲートに印加されてスイッチング素子Ｑ１がオンする。これにより、図６（ａ）に示すように、リアクトル電流が増加し始める。
【００６８】
また、フリップフロップＦＦ１がセットされると、オン期間制御部１１のトランジスタＱ２がオフとなり、誤差増幅部１０から出力される誤差電圧がＶＩ変換器１１ａで電流に変換されて積分コンデンサＣ３に供給される。これにより、積分コンデンサＣ３への充電が開始され、図６（ｇ）に示すように、積分コンデンサＣ３の電圧が上昇し始める。
【００６９】
このような状態で推移し、図６（ｆ）に示すように、積分コンデンサＣ３の電圧が時刻ｔ２において電圧Ｖｏｎに達すると、オン期間制御部１１のコンパレータＣＰ１の出力がＨレベルとなり、フリップフロップＦＦ１がリセットされる。そして、フリップフロップＦＦ１の出力が、図６（ｂ）に示すように、スイッチング素子駆動回路１５を介してスイッチング素子Ｑ１のゲートに印加されてスイッチング素子Ｑ１がオフする。これにより、スイッチング素子Ｑ１のオン期間が終了し、図６（ａ）に示すように、リアクトル電流は減少し始める。
【００７０】
また、コンパレータＣＰ１の出力がＨレベルとなることにより、図６（ｅ１）に示すように、積分回路１４の積分コンデンサＣ４の電圧がサンプルアンドホールド回路１６に保持される。すなわち、サンプルアンドホールド回路１６の出力電圧はスイッチング素子Ｑ１がオフした時点の電圧のままとなる。一方、積分コンデンサＣ４への充電は、図６（ｅ２）に示すように、継続して行われる。
【００７１】
また、フリップフロップＦＦ１がリセットされると、トランジスタＱ２がオンし、オン期間制御部１１の積分コンデンサＣ３は放電され、図６（ｇ）に示すように、積分コンデンサＣ３の電圧はゼロになって初期化される。
【００７２】
スイッチング素子Ｑ１がオフすることによってリアクトルＬに流れる電流が減少し、電流検出抵抗Ｒ７の電圧降下が減少し、図６（ｄ）に示すように、リアクトル電流検出部１３の出力電圧も下降する。リアクトル電流検出部１３の出力電圧が時刻ｔ３において積分コンデンサＣ４の両端電圧に達すると、比較回路ＣＰ２の出力がＨレベルになり、フリップフロップＦＦ１がセットされ、再びスイッチング素子Ｑ１がオンする。以上の動作が繰り返されることによりスイッチングが継続される。
【００７３】
以上説明したように、サンプルアンドホールド回路１６の出力電圧と、リアクトル電流検出部１３の出力電圧を比較し、サンプルアンドホールド回路１６の出力電圧がリアクトル電流検出部１３の出力電圧に達したときにフリップフロップＦＦ１をセットし、スイッチング素子Ｑ１のオンさせるように構成したので、リアクトル電流の谷点の電流をスイッチング素子Ｑ１のオン期間と入力電圧の両方に比例させることができる。したがって、上述した実施例１および実施例２に係る力率改善回路と同様の効果が得られる。
【実施例４】
【００７４】
本発明の実施例３に係る力率改善回路は、実施例１に係る力率改善回路に、スイッチング素子Ｑ１の過電流保護手段を付加したものである。
【００７５】
図７は、本発明の実施例４に係る力率改善回路の構成を示す図である。以下では、実施例１に係る力率改善回路の構成と同一または相当部分には実施例１と同一の符号を付し、説明を省略または簡略化する。
【００７６】
実施例４に係る力率改善回路は、実施例１に係る力率改善回路に、第２の比較回路ＣＰ３、電圧Ｖｏｉを発生する電圧源およびオアゲートＵ１が追加されて構成されている。電圧Ｖｏｉは、積分回路１４が出力する電圧の上限値である。
【００７７】
第２の比較回路ＣＰ３の非反転端子（＋）は、積分回路１４の出力（積分コンデンサＣ４）に接続され、反転端子（−）には電圧Ｖｏｉが印加される。第２の比較回路ＣＰ３の出力は、オアゲートＵ１の入力端子に接続されているオアゲートＵ１の他方の入力端子は、オン期間制御部１１のコンパレータＣＰ１の出力端子に接続されている。オアゲートＵ１の出力端子は、フリップフロップＦＦ１のリセット入力端子（Ｒ）に接続されている。
【００７８】
第２の比較回路ＣＰ３は、積分回路１４の出力と電圧Ｖｏｉとを比較し、積分回路１４の出力が電圧Ｖｏｉ、つまり上限値を超えた場合にＨレベルになり、オアゲートＵ１を介してフリップフロップＦＦ１のリセット入力端子（Ｒ）に供給される。これにより、フリップフロップＦＦ１がリセットされる。
【００７９】
次に、このように構成される本発明の実施例３に係る力率改善回路の動作を図８に示すタイミングチャートを参照しながら説明する。なお、基本的な動作は、上述した実施例１に係る力率改善回路の動作と同じであるので、以下では、この実施例４に特徴的な部分のみを説明する。
【００８０】
負荷電流の増加に伴い、誤差増幅部１０とオン期間制御部１１の働きによりスイッチング素子Ｑ１のオン期間が増加し、図８（ｂ）および図８（ｅ）の時刻ｔ６に示すように、オン期間が終了するよりも先に積分回路１４の出力がＶｏｉに達すると、図８（ｈ）に示すように、第２の比較回路ＣＰ３の出力がＨレベルになる。これにより、フリップフロップＦＦ１がリセットされる。これにより、スイッチング素子Ｑ１がオフされるとともに、積分回路１４の積分が停止し積分コンデンサＣ４の電圧は上昇しなくなる。
【００８１】
スイッチング素子Ｑ１がオフされている間に、図８（ｄ）に示すように、リアクトル電流検出部１３の出力が積分コンデンサＣ４の電圧まで下降すると、比較回路ＣＰ２が出力を発生して積分コンデンサＣ４を放電し、フリップフロップＦＦ１がセットされ、再びスイッチング素子Ｑ１がオンされる。
【００８２】
積分コンデンサＣ４の電圧がＶｏｉに達する時間は、入力電圧に反比例して短くなり、同時に、スイッチング素子Ｑ１のオン期間も入力電圧に反比例して短くなるため、スイッチング電流の上限値は入力電圧にかかわらず一定値に制限され、スイッチング素子Ｑ１の電流を抑制することが可能である。
【００８３】
図９は一般的に行われる過電流保護方法である、リアクトル電流の上限を検出してスイッチング素子Ｑ３をオフさせる方法を、図１に示す実施例１に係る力率改善回路に適用した場合の動作を示すタイミングチャートを示す図である。
【００８４】
今、スイッチング素子Ｑ１が時刻ｔ１でオンした瞬間のリアクトル電流の初期値が高めであったとすると、図９（ａ）に示すように、リアクトル電流が早く上限に達するため、図９（ｂ）に示すように、オン期間（時刻ｔ１から時刻ｔ２まで）が短くなる。オン期間が短くなると積分コンデンサＣ４の充電期間も短くなり、図９（ｅ）に示すように、積分コンデンサＣ４の充電電圧が低くなるので、次のスイッチング周期（時刻ｔ３）におけるリアクトル電流の初期値は低くなる。
【００８５】
リアクトル電流の初期値が低くなると、リアクトル電流の上限に達するまでに時間がかかるので、スイッチング素子Ｑ１のオン期間（時刻ｔ３から時刻ｔ４まで）が長くなり、同時に、積分コンデンサＣ４の充電期間が長くなるので、積分コンデンサＣ４の電圧が高くなる。その結果、次のスイッチング周期のリアクトル電流の初期値は大きくなる。以上の動作を繰り返すことにより、リアクトル電流の上限を直接制限する過電流保護方法では、実施例１に係る力率改善回路の場合、リアクトル電流が安定しない状態に陥ることがある。
【００８６】
これに対し、実施例４に係る力率改善回路によれば、積分コンデンサＣ４の充電電圧が一定値に制限されるため、次のスイッチング周期のリアクトル電流の初期値は、前のスイッチング周期の動作に依存せず、安定な過電流保護動作を実現できる。
【００８７】
以上説明したように、本発明の実施例１〜実施例４に係る力率改善回路によれば、従来の一般的なリアクトル電流連続モードの力率改善回路の制御回路と比べ、簡単な回路構成でリアクトル電流連続モードの制御が可能である。
【００８８】
また、入力電流を入力瞬時電圧に比例させる動作について、定数のバラツキや変動の影響を受けにくく、入力電流を入力瞬時電圧に比例させることを目的とした定数の調整は、基本的に不要である。さらに、動作範囲に制限があるアナログ乗算回路を含んでおらず、従来と比べて広い入力電圧変動範囲、負荷変動範囲の制御が容易という利点がある。
【産業上の利用可能性】
【００８９】
本発明は、ＡＣ−ＤＣ変換型の電源回路に適用可能である。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施例１に係る力率改善回路の構成を示す図である。
【図２】本発明の実施例１に係る力率改善回路の動作を示すタイミングチャートである。
【図３】本発明の実施例１に係る力率改善回路の全体の動作を示すタイミングチャートである。
【図４】本発明の実施例２に係る力率改善回路の構成を示す図である。
【図５】本発明の実施例３に係る力率改善回路の構成を示す図である。
【図６】本発明の実施例３に係る力率改善回路の動作を示すタイミングチャートである。
【図７】本発明の実施例４に係る力率改善回路の構成を示す図である。
【図８】本発明の実施例４に係る力率改善回路の動作を示すタイミングチャートである。
【図９】一般的に行われる過電流保護方法を実施例１に係る力率改善回路に適用した場合の動作を示すタイミングチャートである。
【図１０】従来の昇圧チョッパ型の力率改善回路の一例を示す図である。
【符号の説明】
【００９１】
Ｖａｃ  交流電源
Ｄ１  整流器
１０  誤差増幅部
１１  オン期間制御部
１１ａ  ＶＩ変換器
１２  入力電圧検出部
１３  リアクトル電流検出部
１４  積分回路
１５  スイッチング素子駆動回路
１６  サンプルアンドホールド回路
Ｑ１  スイッチング素子
Ｑ２、Ｑ３、Ｑ４  トランジスタ
Ｄ２  逆流阻止ダイオード
Ｄ３  ダイオード
Ｌ，Ｌ１  リアクトル
Ｎｐ  主巻線
Ｎｓ  補助巻線
Ｒ１、Ｒ２  出力分割抵抗
Ｒ４、Ｒ５、Ｒ６  抵抗
Ｒ７  電流検出抵抗
Ｃ１  出力平滑コンデンサ
Ｃ２  コンデンサ
Ｃ３、Ｃ４  積分コンデンサ
Ａ１  誤差増幅器
Ａ２  演算増幅器
ＣＰ１  コンパレータ
ＣＰ２  比較回路
ＣＰ３  第２の比較回路
ＦＦ１  フリップフロップ
Ｕ１  オアゲート
ＬＤ  負荷
【図１】
2007037297.tif 000003
【図２】
2007037297.tif 000004
【図３】
2007037297.tif 000005
【図４】
2007037297.tif 000006
【図５】
2007037297.tif 000007
【図６】
2007037297.tif 000008
【図７】
2007037297.tif 000009
【図８】
2007037297.tif 000010
【図９】
2007037297.tif 000011
【図１０】
2007037297.tif 000012