(57)【要約】【課題】  高フレームレート化を実現すると共に、感度のバラツキを抑制することができる固体撮像素子及びその調整方法を提供する。【解決手段】  受光部で蓄積され、転送レジスタによって転送された信号電荷を電気信号に変換するフローティングディフュージョンと、フローティングディフュージョンによって変換された電気信号を出力する出力素子とを有して出力アンプ部が構成され、２以上の出力アンプ部が設けられた固体撮像素子において、フローティングディフュージョンと出力素子とを結ぶ配線に可変容量（ＰＮ接合容量）が接続されている。【選択図】    図１
2007081626.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を電気信号に変換する電荷電圧変換部と、該電荷電圧変換部によって変換された電気信号を出力する出力回路部とを有して出力部が構成され、２以上の前記出力部が設けられた固体撮像素子において、
前記電荷電圧変換部と前記出力回路部とを結ぶ配線と接続された可変容量を備える
ことを特徴とする固体撮像素子。
【請求項２】
前記可変容量は、前記出力部毎に設けられた
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記可変容量は、ＰＮ接合容量であると共に、同ＰＮ接合容量のＮ領域と前記配線が接続され、Ｐ領域と電圧印加回路が接続された
ことを特徴とする請求項１に記載の固体撮像素子。
【請求項４】
受光部と、該受光部で光電変換された信号電荷を電気信号に変換する電荷電圧変換部と、該電荷電圧変換部によって変換された電気信号を出力する出力回路部とを有して出力部が構成され、２以上の前記出力部が設けられると共に、前記電荷電圧変換部と前記出力回路部とを結ぶ配線と接続された可変容量を有する固体撮像素子の調整方法であって、
基準光を前記受光部に入射し、各出力部から出力される電気信号を検出する工程と、
該検出結果に基づいて、前記可変容量の容量値を調整する工程とを備える
固体撮像素子の調整方法。
【請求項５】
前記出力部から出力される電気信号が大きくなる様に前記可変容量の容量値を調整する
請求項４に記載の固体撮像素子の調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像素子及びその調整方法に関する。詳しくは、２以上の電荷電圧変換部及び出力回路部を有する固体撮像素子及びその調整方法に係るものである。
【背景技術】
【０００２】
従来、ビデオカメラや電子カメラにおいて、転送レジスタ（電荷転送部）にＣＣＤレジスタを用いたＣＣＤ型の固体撮像素子が使用されている。
このＣＣＤ型の固体撮像素子は、光電変換手段（フォトダイオード；ＰＤ）を設けた複数の画素を半導体基板上の撮像領域（イメージエリア）内に２次元配列のアレイ状に配置したものであり、各画素に入射した光をフォトダイオードによって光電変換して信号電荷を生成し、この信号電荷を垂直転送レジスタ及び水平転送レジスタを介して出力アンプ部に設けたフローティングディフュージョン（ＦＤ）部に転送し、このＦＤ部の電位変動をＭＯＳトランジスタによって検出し、これを電気信号に変換、増幅することにより、撮像信号として出力するものである。
【０００３】
図５は固体撮像素子の各レジスタによる信号電荷の転送経路を示す概略説明図であり、ここで示す固体撮像素子では、撮像領域（イメージエリア）１０１に２次元配列の複数の画素と画素列毎の複数の垂直転送レジスタ（図示せず）が配置されており、撮像領域の外側部に１本の水平転送レジスタ１０２及び１つの出力アンプ部１０３が配置されている。
ここで、各画素の信号電荷は、各画素列に一括して垂直転送レジスタに読み出され、垂直転送パルスに基づいて各垂直転送レジスタにより垂直方向（図中符合Ａで示す方向）に転送され、１水平ライン毎に順次水平転送レジスタに読み出される。そして、水平転送レジスタに読み出された１ライン分の信号電荷は、水平転送パルスに基づいて水平転送レジスタにより水平方向（図中符合Ｂで示す方向）に転送され、順次出力アンプ部に出力される。なお、信号電荷は図中の破線で表した矢印で示している（以下同じ。）。
【０００４】
ところで、上述したような固体撮像素子において、近年は多画素化が進んだために、フレームレートの低下が避けられない状況になってきており、少しでもフレームレートを向上させるためには、駆動周波数を上げたり、垂直転送レジスタの転送時間を短くしたりして対応してきたものの、こうした対応では、消費電力の増大や転送不良が発生しやすくなってしまうといった弊害が生じるために限界があった。
【０００５】
そこで、多画素の固体撮像素子において高フレームレート化を実現する手法として、１フレームの信号電荷を複数の出力アンプ部から同時に出力することで対応する技術が提案されており（例えば、特許文献１参照。）、複数の出力アンプ部から同時に出力を行なうことによって、駆動周波数を上げたり垂直転送時間を削ったりすることなく多画素においても高フレームレートを確保できることとなる。
【０００６】
図６は１フレームの信号電荷を２つの出力アンプ部から同時に出力する固体撮像素子の各レジスタによる信号電荷の転送経路を示す概略説明図であり、ここで示す固体撮像素子では、撮像領域（イメージエリア）１０１に２次元配列の複数の画素と画素列毎の複数の垂直転送レジスタ（図示せず）が配置されており、撮像領域の外側部に２本の水平転送レジスタ（第１の水平転送レジスタ１０２Ａ，第２の水平転送レジスタ１０２Ｂ）及び２つの出力アンプ部（第１の出力アンプ部１０３Ａ，第２の出力アンプ部１０３Ｂ）が配置されている。また、水平転送レジスタ１０２Ａ，１０２Ｂの間には、レジスタ間転送ゲート１０４が設けられている。
ここで、各画素の信号電荷は、各画素列に一括して垂直転送レジスタに読み出され、垂直転送パルスに基づいて各垂直転送レジスタにより垂直方向（図中符合Ａで示す方向）に転送され、更にレジスタ間転送ゲートにより垂直方向に転送され、２水平ライン毎に順次水平転送レジスタに読み出される。即ち、第１の水平転送レジスタ１０２Ａに撮像領域の下から偶数行の信号電荷が読み出され、第２の水平転送レジスタ１０２Ｂに撮像領域の下から奇数行の信号電荷が読み出される。そして、水平転送レジスタに読み出された２ライン分の信号電荷は、水平転送パルスに基づいて水平転送レジスタにより水平方向（第１の水平転送レジスタについては図中符合Ｂ１で示す方向、第２の水平転送レジスタについては図中符合Ｂ２で示す方向）に転送され、順次出力アンプ部に出力される。
【０００７】
【特許文献１】特開２００３−３０９７６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、１フレームの信号電荷を複数の出力アンプ部から同時に出力を行なう場合には、それぞれの出力アンプ部からの信号出力のバラツキが問題となる。以下、この点について詳細に説明する。
【０００９】
図７は従来の固体撮像素子、特にその出力アンプ部を説明するための模式図であり、ここで示す固体撮像素子は、水平転送レジスタ１０２の次段に、出力ゲートＯＧを隔てて水平転送レジスタによって転送された信号電荷を電気信号に変換する電荷電圧変換部であるフローティングディフュージョンＦＤ、リセットゲートＲＧ及びドレイン領域ＤＤからなる放電素子１０５を有し、更にこの放電素子の後段にフローティングディフュージョンによって変換された電気信号を出力する出力回路部である出力素子１０６と負荷抵抗素子１０７からなる出力アンプ部１０３を具備してなる。
【００１０】
ところで、出力素子のゲートに供給されるフローティングディフュージョンからの電圧変化ΔＶは、フローティングディフュージョンに関する全容量ＣＦＤに依存し、フローティングディフュージョンに蓄積された信号電荷量がＱとすると、（１）式で表される。
ΔＶ＝Ｑ／ＣＦＤ  ：（１）式
【００１１】
また、フローティングディフュージョンに関する全容量は、フローティングディフュージョンとＮ型基板１０９間の接合容量ＣＪ、フローティングディフュージョンと出力ゲート間の容量ＣＨ、フローティングディフュージョンとリセットゲート間の容量ＣＲ、出力素子のドレイン領域とゲート電極間の容量ＣＤ及び出力素子のソース領域とゲート電極間の容量ＣＳからなり、（２）式で表される。なお、定数ｇは、出力アンプ部の初段のソースフォロワ回路のゲインを表している。
ＣＦＤ＝ＣＲ＋ＣＨ＋ＣＪ＋ＣＤ＋（１−ｇ）ＣＳ  ：（２）式
【００１２】
（２）式に示す様に、フローティングディフュージョンに関する全容量には多くの容量が影響を与えるものであり、こうした全容量に影響を与える各々の容量は拡散層のバラツキや電極の形状等の様々な要因によってバラツキが生じることを考慮すると、複数の出力アンプ部を形成した場合に、各出力アンプ部のフローティングディフュージョンに関する全容量を全て等しくなる様にプロセスで改善することは現実的には不可能である。そして、各出力アンプ部のフローティングディフュージョンに関する全容量にバラツキが生じることにより、フローティングディフュージョンに蓄積された信号電荷量が同量であったとしても、（１）式の関係より出力素子のゲートに供給されるフローティングディフュージョンからの電圧変化が異なることとなり、上記した様に、それぞれの出力アンプ部からの信号出力にバラツキが生じるのである。
なお、出力アンプ部からの信号出力にバラツキが生じると、全画像を表示した際に、特定の出力アンプ部により出力された領域のみが暗くなった様に見えたり、一の出力アンプ部により出力された領域と他の出力アンプ部により出力された領域との境界線がはっきりと見えたりする等の違和感のある画像表示となってしまう。
【００１３】
本発明は以上の点に鑑みて創案されたものであって、高フレームレート化を実現すると共に、感度のバラツキを抑制することができる固体撮像素子及びその調整方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明の固体撮像素子は、信号電荷を電気信号に変換する電荷電圧変換部と、該電荷電圧変換部によって変換された電気信号を出力する出力回路部とを有して出力部が構成され、２以上の前記出力部が設けられた固体撮像素子において、前記電荷電圧変換部と前記出力回路部とを結ぶ配線と接続された可変容量を備える。
【００１５】
ここで、電荷電圧変換部と出力回路部とを結ぶ配線と接続された可変容量によって、電荷電圧変換部の寄生容量の調整を通じて電荷電圧変換部に関する全容量の調整を行うことができ、各電荷電圧変換部における変換効率のバラツキを低減することができる。
なお、２以上の出力部が設けられたことによって、複数の出力部から同時に出力を行なうことができ、固体撮像素子の駆動周波数を上げたり、転送時間を削ったりすることなく、高フレームレートを確保することができる。
【００１６】
また、可変容量を出力部毎に形成することによって、任意の電荷電圧変換部の寄生容量の調整が実現し、固体撮像素子の感度を向上させる様に電荷電圧変換部の調整を行うことができる。
即ち、固体撮像素子では感度の向上（電荷電圧変換部の変換効率の上昇）が求められており、できる限り固体撮像素子の感度が上昇する様に電荷電圧変換部の寄生容量の調整を行うことが望ましい。そして、出力部毎に可変容量を形成することにより、感度が低い出力部に接続された可変容量の容量値が小さくなる様に調整を行うことができ、感度が低い出力部の電荷電圧変換部に関する全容量値を小さくして感度が低い出力部における電荷電圧変換部の変換効率を向上させる様に調整を行うことができるのである。
なお、感度が低い出力部が予め分かっている場合には、感度が低い出力部のみに可変容量を形成するということも考えられるかもしれないが、固体撮像素子の製造段階においては、いずれの出力部の感度が低いかは分からない。従って、いずれの出力部の感度が低かったとしても固体撮像素子の感度を向上させる様に電荷電圧変換部の調整を行うためには、可変容量を出力部毎に形成する必要があると言える。
【００１７】
また、可変容量をＰＮ接合容量とすることで、半導体プロセスを用いて可変容量を形成することができる。更に、ＰＮ接合容量（可変容量）のＮ領域と配線を接続し、Ｐ領域と電圧印加回路を接続することによって、電圧印加回路からの印加電圧値を制御することを通じてＰＮ接合容量の空乏層幅を変化させることができ、可変容量の容量値を調整することができる。
【００１８】
また、上記の目的を達成するために、本発明の固体撮像素子の調整方法は、受光部と、該受光部で光電変換された信号電荷を電気信号に変換する電荷電圧変換部と、該電荷電圧変換部によって変換された電気信号を出力する出力回路部とを有して出力部が構成され、２以上の前記出力部が設けられると共に、前記電荷電圧変換部と前記出力回路部とを結ぶ配線と接続された可変容量を有する固体撮像素子の調整方法であって、基準光を前記受光部に入射し、各出力部から出力される電気信号を検出する工程と、該検出結果に基づいて、前記可変容量の容量値を調整する工程とを備える。
【００１９】
ここで、基準光を受光部に入射し、各出力部から出力される電気信号の検出結果に基づいて可変容量の容量値を調整することによって、電荷電圧変換部の寄生容量の調整を通じて電荷電圧変換部に関する全容量の調整を行うことができ、各電荷電圧変換部における変換効率のバラツキを低減することができる。
【発明の効果】
【００２０】
上記した本発明の固体撮像素子及びその調整方法では、高フレームレート化を実現することができると共に、各電荷電圧変換部における変換効率のバラツキの低減を通じて、各出力部における感度のバラツキを抑制することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。なお、本実施例では、２つの水平転送レジスタが設けられ、２つの出力アンプ部から同時に出力を行なう固体撮像素子を例に挙げて説明を行う。
【００２２】
図１は本発明を適用した固体撮像素子の一例を説明するための模式図であり、ここで示す固体撮像素子は、水平転送レジスタ２（第１の水平転送レジスタ２Ａ、第２の水平転送レジスタ２Ｂ）の次段に、出力ゲートＯＧ（第１の出力ゲートＯＧＡ、第２の出力ゲートＯＧＢ）を隔ててフローティングディフュージョンＦＤ（第１のフローティングディフュージョンＦＤＡ、第２のフローティングディフュージョンＦＤＢ）、リセットゲートＲＧ（第１のリセットゲートＲＧＡ、第２のリセットゲートＲＧＢ）及びドレイン領域ＤＤ（第１のドレイン領域ＤＤＡ、第２のドレイン領域ＤＤＢ）からなる放電素子３（第１の放電素子３Ａ、第２の放電素子３Ｂ）を有し、更にこの放電素子の後段に出力素子４（第１の出力素子４Ａ、第２の出力素子４Ｂ）と負荷抵抗素子５（第１の負荷抵抗素子５Ａ、第２の負荷抵抗素子５Ｂ）からなる出力アンプ部６（第１の出力アンプ部６Ａ、第２の出力アンプ部６Ｂ）を具備してなる。
【００２３】
また、可変容量である第１のＰＮ接合容量７Ａ及び第２のＰＮ接合容量７Ｂが設けられると共に、第１のＰＮ接合容量に電圧を印加する第１の電圧印加回路８Ａ及び第２のＰＮ接合容量に電圧を印加する第２の電圧印加回路８Ｂが設けられている。ここで、第１のＰＮ接合容量のＮ領域９Ａは第１のフローティングディフュージョンと第１の出力アンプ部とを結ぶ第１の配線１０Ａと接続され、第１のＰＮ接合容量のＰ領域９Ｂは第１の電圧印加回路と接続されている（図２参照。）。同様に、第２のＰＮ接合容量のＮ領域１１Ａは第２のフローティングディフュージョンと第２の出力アンプ部とを結ぶ第２の配線１０Ｂと接続され、第２のＰＮ接合容量のＰ領域１１Ｂは第２の電圧印加回路と接続されている。
【００２４】
ここで、例えば、特開平８−３２０６５号公報に開示されている様に、酸化膜（ＳｉＯ２）２１、窒化膜（ＳｉＮ）２２、酸化膜（ＳｉＯ２）２３の順に積層されたゲート絶縁膜２４を有するＭＩＳ素子の閾値電圧ないしチャネルポテンシャルを窒化膜に注入した電荷量によって制御する方法があり、本実施例では、こうしたＭＩＳ素子を使用して構成されたバイアス回路を電圧印加回路として用いている（図３参照。）。本実施例で用いる電圧印加回路は、インバータ回路形式を採用することで、少ないポテンシャルシフト量で大きな電圧変化を得ることができる。なお、調整の際には、端子Ｖｉｎから駆動用ＭＩＳトランジスタＭのゲート端子に高電圧を印加することで、ゲート絶縁膜の窒化膜に電荷を注入し、ゲート下を所望のポテンシャルに調整することによって、０Ｖから電源電圧までの間で出力電圧の調整が可能となる。
【００２５】
以下、ＰＮ接合容量の容量値の調整について説明を行う。なお、ドナー不純物濃度をＮＤ（ａｔｏｍｓ／ｃｍ３）、アクセプタ不純物濃度をＮＡ（ａｔｏｍｓ／ｃｍ３）、Φ＝ｋＴ／ｑ×ｌｎ（ＮＤＮＡ／ｎｉ２）、逆バイアス電圧（＝ＰＮ接合容量のＮ領域に印加されている電圧−電圧印加回路からＰＮ接合容量のＰ領域に印加される電圧）をＶとすると、ＰＮ接合容量の空乏層の長さＸは（３）式で表され、ＰＮ接合容量におけるＰＮ接合の接合表面積をＡとすると、ＰＮ接合容量の容量値Ｃｐは（４）式で表される。
Ｘ＝（２εｓｉε０（Ｖ＋Φ））１／２×（１／ＮＤ＋１／ＮＡ）１／２  ：（３）式
Ｃｐ＝（εｓｉε０／Ｘ）×Ａ  ：（４）式
【００２６】
ＰＮ接合容量の容量値の調整を行う場合には、先ず、電圧印加回路の駆動用ＭＩＳトランジスタのゲート端子に高電圧を印加して窒化膜に電荷を注入し、電圧印加回路で発生する電圧（ＰＮ接合容量に印加する電圧）を初期状態（例えば１２Ｖ程度）から０Ｖに向かって低下させる。ここで、電圧印加回路で発生した電圧はＰＮ接合容量のＰ領域と接続されているために、電圧印加回路で発生する電圧を低下させることにより、ＰＮ接合容量のＰ領域に印加される電圧が低下していくこととなる。なお、ＰＮ接合容量のＮ領域はフローティングディフュージョンと出力アンプ部を結ぶ配線と接続されており、一定の電圧（例えば１４Ｖ程度）が印加されている。
【００２７】
上記の様にしてＰＮ接合容量のＰ領域に印加される電圧が低下していくと、（３）式で表される空乏層の長さ（幅）が拡がり、（４）式で表されるＰＮ接合容量の容量値が小さくなり、ＰＮ接合容量の容量値が減少することとなる。
即ち、電圧印加回路の駆動用ＭＩＳトランジスタのゲート端子に高電圧を印加することでＰＮ接合容量の容量値を減少させることができるのである。
【００２８】
なお、ｑ＝１．６×１０−１９，ｋ＝１．３８×１０−２３［Ｊ／ｄｅｇ］，ｎｉ≒１．５×１０１０［ｃｍ−３］，ＮＤ＝１０１６，ＮＡ＝１０１５，Ｔ＝３００Ｋ，Ａ＝１６μｍ２である場合の、逆バイアス電圧ＶとＰＮ接合容量の容量値の関係を表１に示す。
【００２９】
【表１】
2007081626.tif 000003
【００３０】
表１から、逆バイアス電圧が増大すると、即ち、電圧印加回路の駆動用ＭＩＳトランジスタのゲート端子に高電圧を印加して電圧印加回路によってＰＮ接合容量のＰ領域に印加する電圧値を減少させると、ＰＮ接合容量の容量値が減少することが分かる。
【００３１】
さて、本実施例では、第１のフローティングディフュージョンに第１のＰＮ接合容量が接続されると共に、第２のフローティングディフュージョンに第２のＰＮ接合容量が接続されているものの、いずれかのフローティングディフュージョンにＰＮ接合容量が接続されていれば、ＰＮ接合容量が接続されているフローティングディフュージョンに関する全容量を調整することができ、第１のフローティングディフュージョンと第２のフローティングディフュージョンとの変換効率のバラツキを抑制することができるために、必ずしも第１のフローティングディフュージョン及び第２のフローティングディフュージョンの双方にＰＮ接合容量が接続されている必要は無い。
【００３２】
但し、一方のフローティングディフュージョンのみにＰＮ接合容量が接続されている場合には、いかなる場合もＰＮ接合容量が接続されている一方のフローティングディフュージョンに関する全容量を調整することとなり、固体撮像素子の感度の低下を招いてしまうことも考えられる。具体的には、第１のフローティングディフュージョンのみにＰＮ接合容量が接続されている場合において、第１のフローティングディフュージョンよりも第２のフローティングディフュージョンの変換効率が低い場合であっても、第１のフローティングディフュージョンと第２のフローティングディフュージョンの変換効率のバラツキを低減するために、電圧印加回路によってＰＮ接合容量に印加する電圧値を低下させ、第１のフローティングディフュージョンの変換効率を低下させる必要があり、即ち、変換効率が高い第１のフローティングディフュージョンを変換効率が低い第２のフローティングディフュージョンに合わせる必要があり、固体撮像素子としては感度の低下を招いてしまう。
【００３３】
これに対して、全てのフローティングディフュージョンにＰＮ接合容量が接続されている場合には、いずれのフローティングディフュージョンに関する全容量も調整することができるために、固体撮像素子の感度の低下を招くことがない。具体的には、本実施例で示す様に、第１のフローティングディフュージョンに第１のＰＮ接合容量が接続されると共に、第２のフローティングディフュージョンに第２のＰＮ接合容量が接続されている場合において、第１のフローティングディフュージョンよりも第２のフローティングディフュージョンの変換効率が低い場合には、第２の電圧印加回路から第２のＰＮ接合容量に印加する電圧値を上昇させ、第２のフローティングディフュージョンの変換効率を向上させ、第２のフローティングディフュージョンよりも第１のフローティングディフュージョンの変換効率が低い場合には、第１の電圧印加回路から第１のＰＮ接合容量に印加する電圧値を上昇させ、第１のフローティングディフュージョンの変換効率を向上させることができ、即ち、変換効率が低いフローティングディフュージョンを変換効率が高いフローティングディフュージョンに合わせることができ、固体撮像素子としての感度の低下が生じることはない。
【００３４】
従って、上記した様に、第１のフローティングディフュージョンと第２のフローティングディフュージョンとの変換効率のバラツキを抑制するためには、必ずしも第１のフローティングディフュージョン及び第２のフローティングディフュージョンの双方にＰＮ接合容量が接続されている必要は無いが、固体撮像素子の感度の低下を抑制するためには、第１のフローティングディフュージョン及び第２のフローティングディフュージョンの双方にＰＮ接合容量が接続された方が好ましい。
【００３５】
上記した様な第１のフローティングディフュージョンに関する全容量ＣＦＤＡは、第１のフローティングディフュージョンとＮ型基板２５間の接合容量ＣＪＡ、第１のフローティングディフュージョンと第１の出力ゲート間の容量ＣＨＡ、第１のフローティングディフュージョンと第１のリセットゲート間の容量ＣＲＡ、第１の出力素子のドレイン領域とゲート領域間の容量ＣＤＡ、第１の出力素子のソース領域とゲート電極間の容量ＣＳＡ及び第１のＰＮ接合容量の容量値であるＣＰＡからなり、（５）式で表される。
ＣＦＤＡ＝ＣＲＡ＋ＣＨＡ＋ＣＪＡ＋ＣＤＡ＋（１−ｇ）ＣＳＡ＋ＣＰＡ  ：（５）式
【００３６】
同様に、第２のフローティングディフュージョンに関する全容量ＣＦＤＢは、第２のフローティングディフュージョンとＮ型基板間の接合容量ＣＪＢ、第２のフローティングディフュージョンと第２の出力ゲート間の容量ＣＨＢ、第２のフローティングディフュージョンと第２のリセットゲート間の容量ＣＲＢ、第２の出力素子のドレイン領域とゲート領域間の容量ＣＤＢ、第２の出力素子のソース領域とゲート電極間の容量ＣＳＢ及び第２のＰＮ接合容量の容量値であるＣＰＢからなり、（６）式で表される。
ＣＦＤＢ＝ＣＲＢ＋ＣＨＢ＋ＣＪＢ＋ＣＤＢ＋（１−ｇ）ＣＳＢ＋ＣＰＢ  ：（６）式
【００３７】
上記の（５）式から、ＣＰＡが減少すると第１のフローティングディフュージョンに関する全容量ＣＦＤＡが減少することとなる。そして、上記の（１）式から、ＣＦＤＡが減少すると第１のフローティングディフュージョンの変換効率が向上することが分かる。
即ち、第１の電圧印加回路によって第１のＰＮ接合容量のＰ領域に印加される電圧値が増大すると第１のフローティングディフュージョンの変換効率が向上することが分かる。
【００３８】
同様に、上記（６）式から、ＣＰＢが減少すると第２のフローティングディフュージョンに関する全容量ＣＦＤＢが減少することとなる。そして、上記の（１）式から、ＣＦＤＢが減少すると第２のフローティングディフュージョンの変換効率が向上することが分かる。
即ち、第２の電圧印加回路によって第２のＰＮ接合容量のＰ領域に印加される電圧値が増大すると第２のフローティングディフュージョンの変換効率が向上することが分かる。
【００３９】
以下、上記した固体撮像素子の調整方法について図４を用いて説明を行う。即ち、本発明を適用した固体撮像素子の調整方法の一例について説明を行う。なお、ここでは、第１の出力アンプ部からの信号レベルが第２の出力アンプ部からの信号レベルよりも高レベルであるとし、第２のフローティングディフュージョンの変換効率を第１のフローティングディフュージョンの変換効率と略等しくなる様に調整する場合を例に挙げて説明を行う。
【００４０】
本発明を適用した固体撮像素子の調整方法の一例では、先ず、撮像領域（イメージエリア）内に均一な一定光量（信号レベルが飽和しない程度の光量）を入射し（図４（ａ）参照。）、第１の出力アンプ部及び第２の出力アンプ部からの信号出力を検出し（図４（ｂ）参照。）、第１の出力アンプ部からの出力信号レベルと第２の出力アンプ部からの出力信号レベルのいずれが高レベルであるかを検出し、第１の出力アンプ部からの出力信号レベルが第２の出力アンプ部からの出力信号レベルよりも高レベルであることを確認する。
【００４１】
次に、撮像領域（イメージエリア）内に均一な一定光量を入射したままの状態で、出力信号レベルが低い出力信号を生成している第２の出力アンプ部の出力信号レベルを高レベルとすべく、即ち、第２のフローティングディフュージョンの変換効率を向上させるべく第２の電圧印加回路の端子Ｖｓｅｔに所定の電圧を印加して再び第１の出力アンプ部からの出力信号レベルと第２の出力アンプ部からの出力信号レベルのいずれが高レベルであるかを検出し、第１の出力アンプ部からの出力信号レベルが第２の出力アンプ部からの出力信号レベルよりも高レベルである場合には、更に端子Ｖｓｅｔに電圧を印加するといった作業を繰り返して、第１の出力アンプ部からの出力信号レベルと第２の出力アンプ部からの出力信号レベルが略等しくなる様に、即ち、第２の出力アンプ部からの出力信号レベルが目標とする出力信号レベルである第１の出力アンプ部からの出力信号レベルと略等しくなる様に、端子Ｖｓｅｔに印加する電圧値を定める（図４（ｃ）参照。）。なお、第１の出力アンプ部からの出力信号レベルと第２の出力アンプ部からの出力信号レベルが略等しくなる様に端子Ｖｓｅｔに印加する電圧値が、以下の第２の電圧印加回路におけるポテンシャルシフトの狙い値（電圧）となる。
【００４２】
続いて、第２の電圧印加回路の端子Ｖｉｎにパルス電圧を印加して、ＭＩＳトランジスタゲート下のチャネルポテンシャルのシフトを行い、端子Ｖｓｅｔからの出力電圧が、上記で定めた狙い値と等しいか否かの確認を行ない、端子Ｖｓｅｔからの出力電圧が狙い値と等しい場合には調整を終了し、端子Ｖｓｅｔからの出力電圧が狙い値と等しくない場合には、さらに端子Ｖｉｎにパルス電圧を印加して端子Ｖｓｅｔからの出力電圧が狙い値と等しくなるまで調整を続ける（図４（ｄ）参照。）。なお、ポテンシャルシフト量は、Ｖｉｎ端子からＭＩＳトランジスタのゲートへ印加された印加電圧及び電圧の印加時間により制御される。
【００４３】
以上のフローによって、第１のアンプ部からの出力信号レベルと第２のアンプ部からの出力信号レベルが略等しくなる様に調整を行うことができる。
【００４４】
本発明を適用した固体撮像素子及びその調整方法では、電圧印加回路によりＰＮ接合容量のＰ領域に印加する電圧を制御することによって、ＰＮ接合容量の容量値を調整することができ、ＰＮ接合容量の容量値を調整することによって、フローティングディフュージョンに関する全容量を調整でき、結果的にフローティングディフュージョンの変換効率のバラツキを抑制でき、感度のバラツキを低減することができる。
【００４５】
なお、本実施例では、２つの出力アンプ部から同時に出力を行なう固体撮像素子を例に挙げて説明を行ったが、同時に出力を行なう出力アンプ部は必ずしも２つである必要はなく、３つ以上の出力アンプ部から同時に出力を行なっても良い。
【図面の簡単な説明】
【００４６】
【図１】本発明を適用した固体撮像素子の一例を説明するための模式図である。
【図２】ＰＮ接合容量のＮ領域及びＰ領域の接続先を説明するための模式図である。
【図３】電圧印加回路を説明するための模式図である。
【図４】本発明を適用した固体撮像素子の調整方法を説明するためのフローチャートである。
【図５】固体撮像素子の各レジスタによる信号電荷の転送経路を示す概略説明図である。
【図６】１フレームの信号電荷を２つの出力アンプ部から同時に出力する固体撮像素子の各レジスタによる信号電荷の転送経路を示す概略説明図である。
【図７】従来の固体撮像素子、特にその出力アンプ部を説明するための模式的な断面図である。
【符号の説明】
【００４７】
２    水平転送レジスタ
３    放電素子
４    出力素子
５    負荷抵抗素子
６    出力アンプ部
７Ａ  第１のＰＮ接合容量
７Ｂ  第２のＰＮ接合容量
８Ａ  第１の電圧印加回路
８Ｂ  第２の電圧印加回路
９Ａ  第１のＰＮ接合容量のＮ領域
９Ｂ  第１のＰＮ接合容量のＰ領域
１０Ａ  第１の配線
１０Ｂ  第２の配線
１１Ａ  第２のＰＮ接合容量のＰ領域
１１Ｂ  第２のＰＮ接合容量のＮ領域
２１    酸化膜
２２    窒化膜
２３    酸化膜
２４    ゲート絶縁膜
２５    Ｎ型基板
【図１】
2007081626.tif 000004
【図２】
2007081626.tif 000005
【図３】
2007081626.tif 000006
【図４】
2007081626.tif 000007
【図５】
2007081626.tif 000008
【図６】
2007081626.tif 000009
【図７】
2007081626.tif 000010