(57)【要約】【課題】  低消費電力化を実現できるデータ転送制御装置及び電子機器の提供。【解決手段】  データ転送制御装置は、シリアルバスを介して相手側データ転送制御装置からデータを受信するトランシーバ４０と、トランシーバ４０を制御するリンクコントローラ１００を含む。リンクコントローラ１００は、トランシーバ４０からリンククロック信号ＬＩＮＫＣＬＫとリンククロックイネーブル信号ＬＩＮＫＣＬＫＥＮとパケットデータＲＸＤＡＴＡを受け、信号ＬＩＮＫＣＬＫＥＮがアクティブになった場合に、パケットデータが格納されるパケットバッファ回路１０４へのクロック信号ＢＵＦＣＬＫの供給を開始し、パケットの解析を行う。【選択図】        図７
2007018099.tif 000002
【特許請求の範囲】
【請求項１】
相手側データ転送制御装置とシリアルバスを介してデータ転送を行うためのデータ転送制御装置であって、
シリアルバスを介して前記相手側データ転送制御装置からデータを受信するトランシーバと、
前記トランシーバを制御するリンクコントローラとを含み、
前記リンクコントローラは、
前記トランシーバからリンククロック信号とリンククロックイネーブル信号とパケットデータを受け、前記リンククロックイネーブル信号がアクティブになった場合に、前記パケットデータが格納されるパケットバッファ回路へのクロック信号の供給を開始し、パケットの解析を行うことを特徴とするデータ転送制御装置。
【請求項２】
請求項１において、
前記トランシーバは、
前記リンクコントローラに出力するパケットデータが有効か否かを示すバリッド信号をアクティブにする前のタイミングで、前記リンククロックイネーブル信号をアクティブにすることを特徴とするデータ転送制御装置。
【請求項３】
請求項１又は２において、
前記リンクコントローラは、
前記パケットバッファ回路から、前記パケットバッファ回路の処理の終了信号を受け、前記終了信号がアクティブになった場合に、前記パケットバッファ回路へのクロック信号の供給を停止することを特徴とするデータ転送制御装置。
【請求項４】
請求項１乃至３のいずれかにおいて、
インターフェースバスに接続されるデバイスとの間のインターフェース処理を行うインターフェース回路を含み、
前記リンクコントローラは、
パケットの宛先が前記インターフェース回路であるとパケットの解析結果に基づき判断した場合に、前記インターフェース回路へのクロック信号の供給を開始することを特徴とするデータ転送制御装置。
【請求項５】
請求項４において、
前記リンクコントローラは、
前記インターフェース回路から、前記インターフェース回路の処理の終了信号を受け、前記終了信号がアクティブになった場合に、前記インターフェース回路へのクロック信号の供給を停止することを特徴とするデータ転送制御装置。
【請求項６】
請求項１乃至５のいずれかにおいて、
データ転送制御装置の制御情報が設定される内部レジスタを有する内部レジスタ回路を含み、
前記リンクコントローラは、
パケットの宛先が前記内部レジスタであるとパケットの解析結果に基づき判断した場合に、前記内部レジスタ回路へのクロック信号の供給を開始することを特徴とするデータ転送制御装置。
【請求項７】
請求項６において、
前記リンクコントローラは、
前記内部レジスタ回路から、前記内部レジスタ回路の処理の終了信号を受け、前記終了信号がアクティブになった場合に、前記内部レジスタ回路へのクロック信号の供給を停止することを特徴とするデータ転送制御装置。
【請求項８】
請求項６又は７において、
インターフェースバスに接続されるデバイスとの間のインターフェース処理を行うインターフェース回路を含み、
前記内部レジスタには、
前記インターフェース回路から出力されるインターフェース信号の信号形式を規定するためのインターフェース情報が設定されることを特徴とするデータ転送制御装置。
【請求項９】
請求項８において、
シリアルバスを介して前記相手側データ転送制御装置から転送されるパケットに基づいて、前記内部レジスタに前記インターフェース情報が設定されることを特徴とするデータ転送制御装置。
【請求項１０】
請求項１乃至９のいずれかにおいて、
シリアルバスを介して前記相手側データ転送制御装置から転送されるパケットが、ポート番号を設定するためのポート番号フィールドを含み、
前記リンクコントローラは、
前記ポート番号フィールドに設定された前記ポート番号に基づいて、パケットの宛先を決定し、決定された宛先へのクロック信号の供給を開始することを特徴とするデータ転送制御装置。
【請求項１１】
相手側データ転送制御装置とシリアルバスを介してデータ転送を行うためのデータ転送制御装置であって、
シリアルバスを介して前記相手側データ転送制御装置からデータを受信するトランシーバと、
前記トランシーバを制御するリンクコントローラと、
インターフェースバスに接続されるデバイスとの間のインターフェース処理を行うインターフェース回路と、
データ転送制御装置の制御情報が設定される内部レジスタを有する内部レジスタ回路とを含み、
前記リンクコントローラは、
パケットの宛先が前記インターフェース回路であるとパケットの解析結果に基づき判断した場合には、前記インターフェース回路へのクロック信号の供給を開始し、パケットの宛先が前記内部レジスタであるとパケットの解析結果に基づき判断した場合には、前記内部レジスタ回路へのクロック信号の供給を開始することを特徴とするデータ転送制御装置。
【請求項１２】
相手側データ転送制御装置とシリアルバスを介してデータ転送を行うためのデータ転送制御装置であって、
シリアルバスを介して前記相手側データ転送制御装置からデータを受信するトランシーバと、
前記トランシーバを制御するリンクコントローラとを含み、
シリアルバスを介して前記相手側データ転送制御装置から転送されるパケットが、ポート番号を設定するためのポート番号フィールドを含み、
前記リンクコントローラは、
前記ポート番号フィールドに設定された前記ポート番号に基づいて、パケットの宛先を決定し、決定された宛先へのクロック信号の供給を開始することを特徴とするデータ転送制御装置。
【請求項１３】
請求項１乃至１２のいずれかに記載のデータ転送制御装置と、
通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも１つとを含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送制御装置及び電子機器に関する。
【背景技術】
【０００２】
近年、ＥＭＩノイズの低減などを目的としたインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）などの高速シリアル転送のインターフェースが脚光を浴びている。この高速シリアル転送では、トランスミッタ回路がシリアル化されたデータを差動信号（Differential Signals）により送信し、レシーバ回路が差動信号を差動増幅することでデータ転送を実現する。
【０００３】
一般的な携帯電話機は、電話番号入力や文字入力のためのボタンが設けられる第１の機器部分と、メインＬＣＤ（Liquid Crystal Display）やサブＬＣＤやカメラが設けられる第２の機器部分と、第１、第２の機器部分を接続するヒンジなどの接続部分により構成される。従って、第１の機器部分に設けられる第１の基板と、第２の機器部分に設けられる第２の基板との間のデータ転送を、差動信号を用いたシリアル転送により行えば、接続部分を通る配線の本数を減らすことができ、好都合である。
【０００４】
ところで、携帯電話機ではバッテリーの消耗を防ぐために低消費電力化が強く要求される。従って、高速シリアル転送を実現するデータ転送制御装置においても、如何にして無駄な電力の消費を防止するかが重要な課題となる。
【特許文献１】特開２００１−２２２２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、低消費電力化を実現できるデータ転送制御装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本発明は、相手側データ転送制御装置とシリアルバスを介してデータ転送を行うためのデータ転送制御装置であって、シリアルバスを介して前記相手側データ転送制御装置からデータを受信するトランシーバと、前記トランシーバを制御するリンクコントローラとを含み、前記リンクコントローラは、前記トランシーバからリンククロック信号とリンククロックイネーブル信号とパケットデータを受け、前記リンククロックイネーブル信号がアクティブになった場合に、前記パケットデータが格納されるパケットバッファ回路へのクロック信号の供給を開始し、パケットの解析を行うデータ転送制御装置に関係する。
【０００７】
本発明によれば、トランシーバからリンクコントローラが受けたリンククロックイネーブル信号がアクティブになったことを条件に、パケットバッファ回路へのクロック信号の供給が開始され、パケットの解析が行われる。従ってリンククロックイネーブル信号がアクティブになるまでは、パケットバッファ回路にはクロック信号が供給されないようになるため、無駄な電力の消費を防止できる。そしてパケットバッファ回路は、リンククロックイネーブル信号がアクティブになった後に、供給されたクロック信号に基づいて、パケットデータの格納処理やパケットの解析処理などを行うことができる。従って、シリアルバスを介したシリアル転送のシステムのように、ホストデバイスが直接にデータ転送制御装置に接続されないようなシステムに好適な低消費電力化手法を提供できる。
【０００８】
また本発明では、前記トランシーバは、前記リンクコントローラに出力するパケットデータが有効か否かを示すバリッド信号をアクティブにする前のタイミングで、前記リンククロックイネーブル信号をアクティブにするようにしてもよい。
【０００９】
このようにすれば、クロック信号がパケットバッファ回路に適正に供給された後に、パケットデータがパケットバッファ回路に入力されるようになる。従ってパケットデータをパケットバッファ回路に適正に書き込んで格納できるようになる。
【００１０】
また本発明では、前記リンクコントローラは、前記パケットバッファ回路から、前記パケットバッファ回路の処理の終了信号を受け、前記終了信号がアクティブになった場合に、前記パケットバッファ回路へのクロック信号の供給を停止するようにしてもよい。
【００１１】
このようにすれば、終了信号がアクティブになった後にパケットバッファ回路において無駄に電力が消費されてしまう事態を防止できる。
【００１２】
また本発明では、インターフェースバスに接続されるデバイスとの間のインターフェース処理を行うインターフェース回路を含み、前記リンクコントローラは、パケットの宛先が前記インターフェース回路であるとパケットの解析結果に基づき判断した場合に、前記インターフェース回路へのクロック信号の供給を開始するようにしてもよい。
【００１３】
このようにすれば、インターフェース回路がパケットの宛先となった時にインターフェース回路に対してクロック信号が供給されるようになる。従って、パケットの宛先ではないのにインターフェース回路が動作してしまい無駄な電力が消費されてしまう事態を防止できる。
【００１４】
また本発明では、前記リンクコントローラは、前記インターフェース回路から、前記インターフェース回路の処理の終了信号を受け、前記終了信号がアクティブになった場合に、前記インターフェース回路へのクロック信号の供給を停止するようにしてもよい。
【００１５】
このようにすれば、終了信号がアクティブになった後にインターフェース回路において無駄に電力が消費されてしまう事態を防止できる。
【００１６】
また本発明では、データ転送制御装置の制御情報が設定される内部レジスタを有する内部レジスタ回路を含み、前記リンクコントローラは、パケットの宛先が前記内部レジスタであるとパケットの解析結果に基づき判断した場合に、前記内部レジスタ回路へのクロック信号の供給を開始するようにしてもよい。
【００１７】
このようにすれば、内部レジスタがパケットの宛先となった時に内部レジスタ回路に対してクロック信号が供給されるようになる。従って、パケットの宛先ではないのに内部レジスタ回路が動作してしまい無駄な電力が消費されてしまう事態を防止できる。
【００１８】
また本発明では、前記リンクコントローラは、前記内部レジスタ回路から、前記内部レジスタ回路の処理の終了信号を受け、前記終了信号がアクティブになった場合に、前記内部レジスタ回路へのクロック信号の供給を停止するようにしてもよい。
【００１９】
このようにすれば、終了信号がアクティブになった後に内部レジスタ回路において無駄に電力が消費されてしまう事態を防止できる。
【００２０】
また本発明では、インターフェースバスに接続されるデバイスとの間のインターフェース処理を行うインターフェース回路を含み、前記内部レジスタには、前記インターフェース回路から出力されるインターフェース信号の信号形式を規定するためのインターフェース情報が設定されるようにしてもよい。
【００２１】
このようにすれば、様々な信号形式のインターフェース信号をインターフェース情報に基づき生成できる。従って、接続されるデバイスの様々なインターフェースに柔軟に対応できるデータ転送制御装置を提供できる。
【００２２】
また本発明では、シリアルバスを介して前記相手側データ転送制御装置から転送されるパケットに基づいて、前記内部レジスタに前記インターフェース情報が設定されるようにしてもよい。
【００２３】
このようにすれば、インターフェース信号の信号形式を詳細に規定するインターフェース情報を、シリアルバスを介して相手側データ転送制御装置から効率的に受信することが可能になる。
【００２４】
また本発明では、シリアルバスを介して前記相手側データ転送制御装置から転送されるパケットが、ポート番号を設定するためのポート番号フィールドを含み、前記リンクコントローラは、前記ポート番号フィールドに設定された前記ポート番号に基づいて、パケットの宛先を決定し、決定された宛先へのクロック信号の供給を開始するようにしてもよい。
【００２５】
このようにすれば、ポート番号（宛先情報）に基づいて決定された宛先の回路ブロックに対してクロック信号が供給されるようになる。従って、ポート番号で指定される宛先ではないのに回路ブロックが動作してしまい無駄な電力を消費してしまう事態を防止できる。
【００２６】
また本発明は、相手側データ転送制御装置とシリアルバスを介してデータ転送を行うためのデータ転送制御装置であって、シリアルバスを介して前記相手側データ転送制御装置からデータを受信するトランシーバと、前記トランシーバを制御するリンクコントローラと、インターフェースバスに接続されるデバイスとの間のインターフェース処理を行うインターフェース回路と、データ転送制御装置の制御情報が設定される内部レジスタを有する内部レジスタ回路とを含み、前記リンクコントローラは、パケットの宛先が前記インターフェース回路であるとパケットの解析結果に基づき判断した場合には、前記インターフェース回路へのクロック信号の供給を開始し、パケットの宛先が前記内部レジスタであるとパケットの解析結果に基づき判断した場合には、前記内部レジスタ回路へのクロック信号の供給を開始するデータ転送制御装置に関係する。
【００２７】
本発明によれば、パケットの宛先がインターフェース回路であると判断された場合には、インターフェース回路へのクロック信号の供給が開始され、パケットの宛先が内部レジスタであると判断された場合には、内部レジスタ回路へのクロック信号の供給が開始される。従って、パケットの宛先ではないのにインターフェース回路や内部レジスタ回路が動作してしまい無駄な電力を消費してしまう事態を防止できる。
【００２８】
また本発明は、相手側データ転送制御装置とシリアルバスを介してデータ転送を行うためのデータ転送制御装置であって、シリアルバスを介して前記相手側データ転送制御装置からデータを受信するトランシーバと、前記トランシーバを制御するリンクコントローラとを含み、シリアルバスを介して前記相手側データ転送制御装置から転送されるパケットが、ポート番号を設定するためのポート番号フィールドを含み、前記リンクコントローラは、前記ポート番号フィールドに設定された前記ポート番号に基づいて、パケットの宛先を決定し、決定された宛先へのクロック信号の供給を開始するデータ転送制御装置に関係する。
【００２９】
本発明によれば、ポート番号（宛先情報）に基づいて決定された宛先の回路ブロックに対してクロック信号が供給されるようになる。従って、ポート番号で指定される宛先ではないのに回路ブロックが動作してしまい無駄な電力を消費してしまう事態を防止できる。従ってシリアルバスを介したシリアル転送のデータ転送制御装置に最適な低消費電力化手法を提供できる。
【００３０】
また本発明は、上記のいずれかに記載のデータ転送制御装置と、通信デバイス、プロセッサ、撮像デバイス、及び表示デバイスの少なくとも１つとを含む電子機器に関係する。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３２】
１．システム構成
図１に本実施形態のデータ転送制御装置（データ転送制御回路）及びそのシステム構成例を示す。本実施形態では図１のホスト側、ターゲット側のデータ転送制御装置１０、３０を用いることで、いわゆるシステムバス、インターフェースバス間のブリッジ機能を実現している。
【００３３】
なおデータ転送制御装置１０、３０は図１の構成に限定されず、図１の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図１とは異なる回路ブロックを追加してもよい。例えばホスト側データ転送制御装置１０においてインターフェース回路９２を省略したり、ターゲット側データ転送制御装置３０においてインターフェース回路１１０を省略してもよい。またデータ転送制御装置３０と表示ドライバ６は２チップ（半導体チップ）で構成してもよいが、１チップで構成することができる。例えばデータ転送制御装置３０をＩＰ(Intellectual Property）コアとして用いる場合には、表示ドライバ６の半導体チップにデータ転送制御装置３０を、高速シリアルインターフェース回路として内蔵することができる。ホストデバイス５（システムデバイス）とデータ転送制御装置１０についても同様に１チップで構成することができる。
【００３４】
ホスト（ＴＸ）側データ転送制御装置１０とターゲット（ＲＸ）側データ転送制御装置３０は、例えば差動信号(differntial signals）のシリアルバスを介してパケット転送を行う。より具体的には、シリアルバスの差動信号線（differntial signal lines）を電流駆動又は電圧駆動することによりパケットの送受信を行う。
【００３５】
ホスト側データ転送制御装置１０は、ホストデバイス５（ＣＰＵ、ベースバンドエンジン、表示コントローラ等）との間のインターフェース処理を行うインターフェース回路９２を含む。このインターフェース回路９２はシステムバス（ホストバス）を介してホストデバイス５に接続される。システムバスは、ＲＧＢインターフェースバスとして用いたり、ＭＰＵ(Micro Processor Unit）インターフェースバスとして用いることができる。ＲＧＢインターフェースバスとして用いる場合には、システムバスは、水平同期信号、垂直同期信号、クロック信号、データ信号などの信号線を含むことができる。ＭＰＵインターフェースバスとして用いる場合には、システムバスは、データ信号、リード信号、ライト信号、アドレス０信号（コマンド／パラメータ識別信号）、チップセレクト信号などの信号線を含むことができる。
【００３６】
ホスト側データ転送制御装置１０は、リンク層の処理を行うリンクコントローラ９０（リンク層回路）を含む。このリンクコントローラ９０は、シリアルバス（ＬＶＤＳ）を介してターゲット側データ転送制御装置３０に転送されるパケット（リクエストパケット、ストリームパケット等）を生成し、生成したパケットを送信する処理を行う。具体的には、送信トランザクションを起動して、生成したパケットの送信をトランシーバ２０に指示する。なおシリアルバスは多チャンネル構成であってもよい。
【００３７】
ホスト側データ転送制御装置１０は、物理層の処理等を行うトランシーバ２０（ＰＨＹ）を含む。このトランシーバ２０は、リンクコントローラ９０により指示されたパケットを、シリアルバスを介してターゲット側データ転送制御装置３０に送信する。なおトランシーバ２０はターゲット側データ転送制御装置３０からのパケットの受信を行うこともできる。この場合にはリンクコントローラ９０が、受信したパケットを解析して、リンク層（トランザクション層）の処理を行う。ここでトランシーバ２０は、トランスミッタ回路とレシーバ回路の少なくとも一方を含むものであり、例えばレシーバ回路を含まない構成としてもよい。
【００３８】
ターゲット側データ転送制御装置３０は、物理層の処理等を行うトランシーバ４０（ＰＨＹ）を含む。このトランシーバ４０は、シリアルバスを介してホスト側データ転送制御装置１０からのパケットを受信する。なおトランシーバ４０はホスト側データ転送制御装置１０へのパケットの送信を行うこともできる。この場合にはリンクコントローラ１００が、送信するパケットを生成し、生成したパケットの送信を指示する。ここでトランシーバ４０は、レシーバ回路とトランスミッタ回路の少なくとも一方を含むものであり、例えばトランスミッタ回路を含まない構成としてもよい。
【００３９】
ターゲット側データ転送制御装置３０はリンクコントローラ１００（リンク層回路）を含む。このリンクコントローラ１００は、ホスト側データ転送制御装置１０からのパケットの受信処理を行い、受信したパケットを解析するリンク層（トランザクション層）の処理を行う。
【００４０】
ターゲット側データ転送制御装置３０は、表示パネル７（ＬＣＤ等）を駆動する表示ドライバ６（広義にはデバイス）との間のインターフェース処理を行うインターフェース回路１１０を含む。このインターフェース回路１１０は、各種のインターフェース信号を生成して、インターフェースバスに出力する。このインターフェース回路１１０は、ＲＧＢインターフェース回路、ＭＰＵインターフェース回路、或いはシリアルインターフェース回路（広義には第１〜第Ｎのインターフェース回路）などを含むことができる。なおインターフェース回路１１０が、カメラデバイスやサブＬＣＤなどのデバイスとの間のインターフェース処理を行うようにしてもよい。
【００４１】
ホスト側（ホストデバイス５）のシステムバスがＲＧＢインターフェースバスとして用いられる場合には、ターゲット側（表示ドライバ６）のインターフェースバスもＲＧＢインターフェースバスとして用いられる。そしてインターフェース回路１１０（ＲＧＢインターフェース回路）は、ＲＧＢ用のインターフェース信号を生成して表示ドライバ６（表示ドライバ回路）に出力する。またホスト側のシステムバスがＭＰＵインターフェースバスとして用いられる場合には、ターゲット側のインターフェースバスもＭＰＵインターフェースバスとして用いられる。そしてインターフェース回路１１０（ＭＰＵインターフェース回路）は、ＭＰＵ用のインターフェース信号を生成して表示ドライバ６に出力する。なおホスト側とターゲット側のインターフェースバスのインターフェース形式を異ならせてもよい。例えばホスト側のシステムバスをＲＧＢインターフェースバスに設定し、ターゲット側のインターフェースバスをＭＰＵインターフェースバスに設定したり、ホスト側のシステムバスをＭＰＵインターフェースバスに設定し、ターゲット側のインターフェースバスをＲＧＢインターフェースバスに設定してもよい。
【００４２】
以上のようなインターフェース回路９２、１１０を設けることで、本実施形態ではホスト側のシステムバスとターゲット側のインターフェースバスとの間のバスブリッジ機能を実現している。即ちシステムバスがＲＧＢインターフェースバスとして用いられる場合には、ホストデバイス５が出力したＲＧＢインターフェース信号を、差動信号のシリアルバスを介したパケット転送によりターゲット側に伝える。そしてターゲット側のインターフェース回路１１０が、ホスト側からのＲＧＢインターフェース信号に応じたＲＧＢインターフェース信号を表示ドライバ６に出力する。またシステムバスがＭＰＵインターフェースバスとして用いられる場合には、ホストデバイス５が出力したＭＰＵインターフェース信号を、差動信号のシリアルバスを介したパケット転送によりターゲット側に伝える。そしてターゲット側のインターフェース回路１１０が、ホスト側からのＭＰＵインターフェース信号に応じたＭＰＵインターフェース信号を表示ドライバ６に出力する。
【００４３】
具体的には、ターゲット側のデータ転送制御装置３０の内部レジスタ回路３４８が有する内部レジスタ３５０には、インターフェース回路１１０から出力されるインターフェース信号の信号形式（出力フォーマット）を規定するためのインターフェース情報などが記憶される。即ち、内部レジスタ３５０には、インターフェース信号の信号レベルが変化するタイミングを特定するためのタイミング情報などが記憶される。この場合、ホスト側のデータ転送制御装置１０の内部レジスタ回路２４８が有する内部レジスタ２５０に記憶される情報のうち、ターゲット側に必要な情報が、シリアルバスを介してターゲット側に転送されて、ターゲット側の内部レジスタ３５０に書き込まれる。即ちターゲット側の内部レジスタ３５０はホスト側の内部レジスタ２５０のサブセット（シャドウレジスタ）になっている。そしてインターフェース回路１１０は、ターゲット側の内部レジスタ３５０に設定されたタイミング情報に基づいて、このタイミング情報に従ったタイミングで信号レベルが変化するインターフェース信号（インターフェース制御信号、データ信号）を生成して出力する。
【００４４】
更に具体的には、ホストデバイス５は、データ転送に先だって、初期設定としてインターフェース信号のタイミング情報をホスト側の内部レジスタ２５０に設定する。そしてホストデバイス５は、ホスト側の内部レジスタ２５０に含まれるレジスタ転送スタートレジスタを用いて、レジスタ転送のスタートを指示する。すると、ホスト側の内部レジスタ２５０に書き込まれたインターフェース信号のタイミング情報が、シリアルバスを介してホスト側データ転送制御装置１０からターゲット側データ転送制御装置３０にパケット転送される。そして転送されたタイミング情報は、ターゲット側の内部レジスタ３５０に書き込まれる。
【００４５】
このような初期設定の後、ホストデバイス５は、ホスト側の内部レジスタ２５０のポートライトレジスタにデータ（コマンド、パラメータ）を書き込む。すると、シリアルバスを介してホスト側データ転送制御装置１０からターゲット側データ転送制御装置３０に対して、データフィールドにデータ（パケットデータ）が設定されたパケットが送信される。すると、インターフェース回路１１０は、ターゲット側の内部レジスタ３５０に設定されたタイミング情報に従ったタイミングで、パケットに設定されたデータの信号を含むインターフェース信号をインターフェースバスに出力する。
【００４６】
例えば図２（Ａ）（Ｂ）にＲＧＢインターフェース信号の信号波形例を示す。このＲＧＢインターフェース信号はインターフェース回路１１０が含むＲＧＢインターフェース回路により生成される。図２（Ａ）（Ｂ）において、ＦＰＦＲＡＭＥは垂直同期信号、ＦＰＬＩＮＥは水平同期信号、ＦＰＤＡＴ［１７：０］はＲＧＢデータ信号、ＦＰＤＲＤＹはデータレディ信号、ＦＰＳＨＩＦＴはクロック信号（ピクセルクロック）である。これらの信号はＲＧＢバスのインターフェース信号である。
【００４７】
図２（Ａ）に示すように、信号ＦＰＦＲＡＭＥがアクティブになり、信号ＦＰＬＩＮＥが所与の回数だけアクティブになると、非表示期間（フロントポーチ）から表示期間に切り替わり、１ライン（１走査ライン）目のデータ信号ＦＰＤＡＴ［１７：０］が出力される。そして全てのラインのデータ信号が出力されると、表示期間から非表示期間（バックポーチ）に切り替わる。
【００４８】
図２（Ｂ）は、１ライン分のデータ信号が転送される様子を拡大して示した信号波形図である。１ライン分のデータ信号ＦＰＤＡＴＡ［１７：０］の各ビットは、信号ＦＰＤＲＤＹがアクティブになった後、クロック信号ＦＰＳＨＩＦＴの例えば立ち上がりエッジに同期して出力される。
【００４９】
本実施形態では、図２（Ａ）におけるｔ１＝ＶＴ、ｔ２＝ＶＰＷ、ｔ３＝ＶＤＰＳ、ｔ４＝ＶＤＰが、タイミング情報（広義にはインターフェース情報）としてターゲット側の内部レジスタ３５０に設定される。また図２（Ｂ）におけるｔ２＝ＨＴ、ｔ３＝ＨＰＷ、ｔ４＝ＨＤＰＳ、ｔ５＝ＨＤＰが、タイミング情報（インターフェース情報）として内部レジスタ３５０に設定される。ここで、ＨＴ（Horizontal Total）は水平同期期間の長さである。ＨＤＰ（Horizontal Display Period）は水平同期期間における表示期間の長さである。ＨＤＰＳ（Horizontal Display Period Start positon）は水平同期期間における表示期間の開始ポジションである。ＨＰＷ（Horizontal Pulse Width）は水平同期信号のパルス幅である。ＶＴ（Vertical Total）は垂直同期期間の長さである。ＶＤＰ（Vertical Display Period）は垂直同期期間における表示期間の長さである。ＶＤＰＳ（Vertical Display Period Start positon）は垂直同期期間における表示期間の開始ポジションである。ＶＰＷ（Vertical Pulse Width）は垂直同期信号のパルス幅である。
【００５０】
本実施形態ではこれらのタイミング情報（ＨＴ、ＨＤＰ、ＨＤＰＳ、ＨＰＷ、ＶＴ、ＶＤＰ、ＶＤＰＳ、ＶＰＷ）が、初期設定時に、ホストデバイス５によりホスト側の内部レジスタ２５０に書き込まれる。その後、これらのタイミング情報がシリアルバスを介してターゲット側に送信され、ターゲット側の内部レジスタ３５０に書き込まれる。このようなタイミング情報（インターフェース情報）を用いれば、図２（Ａ）（Ｂ）に示すようなＲＧＢインターフェース信号の自動生成を容易に実現できる。ここでＨＴ、ＨＤＰ、ＨＤＰＳ、ＨＰＷ、ＶＴ、ＶＤＰ、ＶＤＰＳ、ＶＰＷの全てを、任意な値に設定可能なタイミング情報として内部レジスタ３５０に記憶しておく必要はなく、これらの一部を固定値にしてもよい。例えばＨＰＷやＶＰＷを固定値にして、タイミング情報として内部レジスタ３５０に記憶しないようにしてもよい。
【００５１】
図３（Ａ）（Ｂ）にＭＰＵインターフェース信号（パラレルインターフェース信号）の波形例を示す。図３（Ａ）はタイプ８０のＭＰＵ（パラレル）インターフェース信号の波形例であり、図３（Ｂ）はタイプ６８のＭＰＵインターフェース信号の波形例である。これらのＭＰＵインターフェース信号はインターフェース回路１１０が含むＭＰＵインターフェース回路により生成される。図３（Ａ）（Ｂ）において、ＦＰＣＳ１、ＦＰＣＳ２はチップセレクト信号であり、ＦＰＡ０はコマンド（アドレス）とパラメータ（データ）の識別信号であるアドレス０信号であり、ＦＰＦＲＡＭＥはライト信号であり、ＦＰＤＡＴ［１７：０］はデータ信号である。なおＦＰＦＲＡＭＥは図３（Ａ）（Ｂ）のＲＧＢインターフェースでは垂直同期信号として用いられている。また本実施形態ではＦＰＬＩＮＥについては、ＲＧＢインターフェースでは水平同期信号として用いられ、ＭＰＵインターフェースではリード信号として用いる。このように本実施形態では、信号線（端子数）の本数を少なくするために、インターフェースバスの各信号線を、異なる種類のインターフェース信号で共用（多重化）している。
【００５２】
本実施形態では、図３（Ａ）（Ｂ）のＭＰＵインターフェース信号の信号形式を規定するインターフェース情報が、内部レジスタ３５０に設定される。具体的には例えばＭＰＵインターフェースのタイプ（タイプ８０なのかタイプ６８なのか）や、パラメータ／コマンドの極性や、データ方向や、データフォーマット（ビット数）などのインターフェース情報が、内部レジスタ３５０に設定される。
【００５３】
なおインターフェース回路１１０は、図２（Ａ）（Ｂ）のＲＧＢインターフェース信号と図３（Ａ）（Ｂ）のＭＰＵインターフェース信号のいずれか一方だけを生成するものであってもよい。或いはＲＧＢインターフェース信号やＭＰＵインターフェース信号以外のインターフェース信号（例えばシリアルインターフェース信号）を生成するようにしてもよい。
【００５４】
また以下では説明の簡素化のために、ホスト側のデータ転送制御装置１０がターゲット側のデータ転送制御装置３０にリクエストパケットを送信する場合の本実施形態の構成及び動作を説明するが、ターゲット側のデータ転送制御装置３０がホスト側のデータ転送制御装置１０にリクエストパケットを送信する場合の構成及び動作も同様である。
【００５５】
２．パケットフォーマット
図４（Ａ）〜図５（Ｂ）に、本実施形態のデータ転送制御装置により転送されるパケットのフォーマット例を示す。
【００５６】
図４（Ａ）のライトリクエストパケットは、データ（コマンド）のライトを要求するためのパケットである。図４（Ｂ）のリードリクエストパケットは、データのリードを要求するためのパケットである。このリードリクエストパケットは、図４（Ａ）のライトリクエストパケットのデータ／パラメータのフィールドに代えて、リードデータ要求サイズのフィールドを有しており、それ以外はライトリクエストパケットと同様である。
【００５７】
図５（Ａ）のレスポンスパケットは、図４（Ｂ）のリードリクエストパケットに対してそのレスポンスを返すためのパケットである。このレスポンスパケットでは、データ／パラメータのフィールドに、レスポンスとして返されるデータ／パラメータが設定（挿入）される。
【００５８】
図５（Ｂ）のアクノリッジパケット（ハンドシェークパケット）は、アクノリッジメント（ＡＣＫ）やネガティブアクノリッジメント（ＮＡＣＫ）を送信するためのパケットである。このアクノリッジパケットには、データ／パラメータのフィールドは設けられていない。
【００５９】
リクエストパケット（ライトリクエストパケット、リードリクエストパケット）が有する応答要求フィールドは、アクノリッジパケット（ＡＣＫ、ＮＡＣＫ）によるハンドシェーク転送を行うか否かを通知するためのフィールドである。例えば応答要求フィールドの応答要求値（応答要求フラグ）が「０」である場合にはアクノリッジパケットが不要であることを示し、「１」である場合にはアクノリッジパケットが必要であることを示す。
【００６０】
パケットタイプフィールドはパケットのタイプを通知するためのフィールドである。本実施形態ではパケットのタイプとして、ライトリクエストパケット、リードリクエストパケット、レスポンスパケット、アクノリッジパケットなどが用意されている。ラベルフィールドは、現在のトランザクションを他のトランザクションと識別するためのラベルを設定するためのフィールドである。リトライフィールドは、現在のトランザクションがリトライを行っているか否かを示すためのフィールドである。アドレスサイズフィールドは、アドレス／コマンドフィールドに設定されるアドレス（コマンド）のサイズを通知するためのフィールドである。
【００６１】
データレングスフィールドは、データレングスを通知するためのフィールドである。アドレス／コマンドフィールドは、アドレス（コマンド）を通知するためのフィールドである。ＣＰフィールドはデータのパケット分割を指示するためのフィールドである。Ａ＋フィールドはアドレス自動更新モードを設定するためのフィールドであり、Ａ＋サイズフィールドはアドレスの自動更新サイズ（自動更新回数）を設定するためのフィールドである。
【００６２】
ポート番号フィールドは、パケットの宛先であるポート番号（トランザクションの実行先）を指示するためのフィールドである。データ／パラメータフィールドはパケットデータ（ライトデータ、パラメータ）を設定（挿入）するためのフィールドである。
【００６３】
リンクコントローラ１００は、受信したパケットを解析し、パケットのポート番号フィールドに設定されたポート番号（宛先情報）に基づいて、データ／パラメータフィールドに設定されたパケットデータの宛先を決定する。そして決定された宛先（インターフェース回路１１０、内部レジスタ３５０等）に対してパケットデータを転送するための処理を行う。
【００６４】
リードデータ要求サイズフィールドは、レスポンスパケットにより返信されるデータのデータレングスを指定するためのフィールドである。ＣＲＣフィールドは、パケットのヘッダ及びデータのエラーチェックのためのフィールドである。
【００６５】
レスポンスパケットのデータ／パラメータフィールドは、リードリクエストパケットにより要求されたパケットデータ（リードデータ）を設定（挿入）するためのフィールドである。例えばリードリクエストパケットを相手デバイスに送信すると、相手デバイスは、リードリクエストパケットに対応するパケットデータをレスポンスパケットのデータ／パラメータフィールドに設定して送信する。
【００６６】
アクノリッジパケットの応答コードフィールドは、受信したパケットの受信状況を通知するためのフィールドである。例えば応答コード値が「Ｆ」である場合には、受信が成功したことを示し、応答コード値が「０」である場合には、受信が失敗したことを示す。
【００６７】
３．データ転送制御装置の構成
データ転送制御装置が組み込まれる携帯電話機等の電子機器では、消費電力の低減が強く要求される。従って、データ転送制御装置においても、例えばクロック信号のオン、オフ等を制御して低消費電力化を実現することが望まれる。
【００６８】
例えば図６（Ａ）の比較例では、クロック制御用のレジスタ４０２を用意し、ホストＣＰＵ４００がレジスタ４０２の設定値を書き換えることで、各回路ブロック４０４、４０６に供給するクロック信号のオン、オフを制御する。また図６（Ｂ）の比較例では、チップの動作モード設定用のレジスタ４１０の設定値によって、クロック制御回路４１２が、それぞれの動作モード毎に、各回路ブロック４１４、４１６、４１８に供給するクロック信号のオン、オフを制御する。
【００６９】
しかしながら図６（Ａ）（Ｂ）の比較例では、ホストＣＰＵ４００からのレジスタ設定が必要である。従ってホストＣＰＵ４００に直接に接続されないシステム構成においては、チップ内部の各回路ブロックのクロック制御を実現できない。即ち図６（Ａ）（Ｂ）の比較例は、図１のように高速シリアルバスでデータ転送制御装置が接続されるシステム構成には不向きであるという課題がある。
【００７０】
以上のような課題を解決する本実施形態のデータ転送制御装置の構成例を図７に示す。なお図７の回路ブロックの一部を省略したり、回路ブロック間の接続形態を変更したり、図７とは異なる他の回路ブロックを追加してもよい。
【００７１】
図７において、物理層のアナログ回路を含むトランシーバ４０は、シリアルバスを介してホスト側データ転送制御装置１０から送信されたパケット（データ）を受信する。なおトランシーバ４０は、シリアルバスを介してホスト側データ転送制御装置１０に対してパケットを送信することもできる。このトランシーバ４０は、リンクコントローラ１００との間のインターフェース処理を行うリンクインターフェース回路４９を含む。
【００７２】
リンクコントローラ１００は、リンク層（トランザクション層）の処理を行い、トランシーバ４０を制御する。このリンクコントローラ１００は、トランシーバ４０との間のインターフェース処理を行うトランシーバインターフェース回路１０２と、パケットデータが格納されるパケットバッファ回路１０４を含む。
【００７３】
トランシーバインターフェース回路１０２はクロック制御回路１０３を含む。ここでクロック制御回路１０３は、クロック信号のイネーブル制御や各回路ブロックへのクロック信号の供給や停止の制御などを行う。
【００７４】
パケットバッファ回路１０４は、パケットバッファ１０５、１０６、マルチプレクサ１０７、パケット解析回路１０８、パケット生成回路１０９を含む。
【００７５】
ここでパケットバッファ１０５は、シリアルバスを介して受信したパケットのデータが書き込まれる受信用のバッファである。またパケットバッファ１０６は、シリアルバスを介して送信されるべきパケットのデータが書き込まれる送信用のバッファである。トランシーバインターフェース回路１０２からの受信パケットのデータはマルチプレクサ１０７を介してパケットバッファ１０５に書き込まれる。またパケットバッファ１０６からの送信パケットのデータはマルチプレクサ１０７を介してトランシーバインターフェース回路１０２に出力される。
【００７６】
パケット解析回路１０８は、シリアルバスを介して受信したパケットの解析を行う。具体的には受信したパケットのヘッダとデータを分離して、ヘッダを抽出する。そして応答要求フィールドを解析して、応答要求が必要か否かを判断したり、パケットタイプフィールドを解析して、受信したパケットのタイプ（ライトリクエストパケット、リードリクエストパケット等）を判断する。またアドレスサイズフィールドを解析して、アドレス／コマンドフィールドに設定されるアドレスのサイズを判断したり、ポート番号フィールドを解析して、パケット（パケットデータ）の宛先（ポート番号）を決定する。
【００７７】
パケット生成回路１０９は、シリアルバスを介して送信するパケットの生成を行う。具体的には、送信するパケットのヘッダを生成し、ヘッダとデータを結合してパケットを組み立てる。この場合に、送信するパケットのタイプに応じたヘッダを生成する。
【００７８】
インターフェース回路１１０は、インターフェースバスに接続される表示ドライバ６（広義にはデバイス）との間のインターフェース処理を行う。インターフェース回路１１０が含む信号ジェネレータ１１２は、図２（Ａ）〜図３（Ｂ）で説明したように、リンクコントローラ１００からのパケットデータや、インターフェース情報（タイミング情報）などに基づいて、インターフェース信号（例えばＭＰＵインターフェース信号）を生成する。そして生成されたインターフェース信号はインターフェースバスを介して表示ドライバ６に出力される。
【００７９】
内部レジスタ回路３４８はレジスタ転送回路３４９（レジスタ制御回路）と内部レジスタ３５０を含む。ここでレジスタ転送回路３４９は、内部レジスタ３５０に設定される情報の転送処理を行う。具体的にはパケットバッファ回路１０４に格納されたパケットデータ（パケット情報）を内部レジスタ３５０に転送する処理などを行う。
【００８０】
内部レジスタ３５０は、各種の制御レジスタやステータスレジスタを含み、データ転送制御装置３０の制御情報等が設定される。具体的には内部レジスタ３５０には、インターフェース回路１１０から出力されるインターフェース信号の信号形式（出力フォーマット）を規定するためのインターフェース情報などが設定（記憶）される。このインターフェース情報は、シリアルバスを介してホスト側データ転送制御装置１０から転送されるパケットに基づいて、内部レジスタ３５０に設定される。
【００８１】
図７に示すようにリンクコントローラ１００は、トランシーバ４０からＬＩＮＫＣＬＫ、ＬＩＮＫＣＬＫＥＮ、ＲＸＤＡＴＡを受ける。またＲＸＣＯＤＥ、ＲＸＶＡＬＩＤも受ける。具体的には、トランシーバ４０が含むリンクインターフェース回路４９が、これらの信号ＬＩＮＫＣＬＫ、ＬＩＮＫＣＬＫＥＮ、ＲＸＤＡＴＡ、ＲＸＣＯＤＥ、ＲＸＶＡＬＩＤを出力し、リンクコントローラ１００が含むトランシーバインターフェース回路１０２がこれらの信号を受ける。
【００８２】
ここでリンククロック信号ＬＩＮＫＣＬＫは、トランシーバ４０がリンクコントローラ１００に供給するシステムクロック信号である。またリンククロックイネーブル信号ＬＩＮＫＣＬＫＥＮは、リンククロック信号ＬＩＮＫＣＬＫのイネーブル／ディスエーブル（オン／オフ）を制御する信号である。
【００８３】
またパケットデータであるＲＸＤＡＴＡは、シリアルバスにおいて８Ｂ／１０Ｂ等により符号化された受信データを復号化してトランシーバ４０がリンクコントローラ１００に出力する８ビットのパラレル受信データである。ＲＸＣＯＤＥは、８Ｂ／１０Ｂ符号化方式等で規定される特殊コードをトランシーバ４０が検出したことを、トランシーバ４０がリンクコントローラ１００に通知するための信号である。このＲＸＤＯＤＥとしては、プリアンブル検出、パワーダウン検出、転送方向切り替え要求受信などを知らせるコードがある。バリッド信号ＲＸＶＡＬＩＤは、トランシーバ４０からリンクコントローラ１００に出力されるパケットデータＲＸＤＡＴＡやＲＸＣＯＤＥが有効か否かを示す信号である。即ち有効なパケットデータのスタートからエンドまでを示す信号である。
【００８４】
トランシーバ４０は、ホスト側データ転送制御装置１０から、いつパケットが送られてくるか分からないため、パワーダウンモード期間等以外はクロック信号により常に動作している。具体的にはトランシーバ４０は、ホスト側データ転送制御装置１０からシリアルバスを介して差動クロック信号（ＣＬＫ＋、ＣＬＫ−）を受信し、この差動クロック信号により得られるクロック信号により常に動作している。そしてトランシーバ４０は、ホスト側データ転送制御装置１０からシリアルバスを介してパケットを受信すると、パケットデータＲＸＤＡＴＡやＲＸＣＯＤＥをリンクコントローラ１００に渡す際に、リンククロックイネーブル信号ＬＩＮＫＣＬＫＥＮをアクティブ（例えばハイレベル）にする。なお後述するようにトランシーバ４０は、バリッド信号ＲＸＶＡＬＩＤをアクティブにする前のタイミングで、リンククロックイネーブル信号ＬＩＮＫＣＬＫＥＮをアクティブにする。
【００８５】
そしてリンクコントローラ１００は、リンククロックイネーブル信号ＬＩＮＫＣＬＫＥＮがアクティブになった場合に、パケットデータが格納されるパケットバッファ回路１０４へのクロック信号ＢＵＦＣＬＫの供給を開始し、パケットの解析を行う。
【００８６】
即ちトランシーバ４０がパケットを受信して、パケットデータがパケットバッファ回路１０４に入力されるまでは、パケットデータの格納処理やパケットの解析処理は不要である。一方、トランシーバ４０は、ホスト側からクロックを供給されて、常に動作している。そこで本実施形態ではトランシーバ４０が、パケットを受信した後、リンクコントローラ１００にパケットデータＲＸＤＡＴＡを出力する前に（ＲＸＶＡＬＩＤがアクティブになる前に）、ＬＩＮＫＣＬＫＥＮをアクティブにして、クロック信号ＬＩＮＫＣＬＫの供給を開始するようにしている。こうすれば、パケットが受信される前は、パケットバッファ回路１０４はクロック信号ＢＵＦＣＬＫに基づき動作しなくて済むため、低消費電力化を実現できる。またパケットバッファ回路１０４は、パケット受信後、パケットデータＲＸＤＡＴＡが入力される前までには、クロック信号ＬＩＮＫＣＬＫが供給されて、動作可能な状態になる。従って低消費電力化を図りながらも、適正なパケットデータの格納処理やパケットの解析処理を実現できるようになる。
【００８７】
リンクコントローラ１００は、パケットバッファ回路１０４から、パケットバッファ回路１０４の処理（パケットデータの格納処理等）の終了信号ＢＵＦＥＮＤを受ける。そして終了信号ＢＵＦＥＮＤがアクティブになった場合（ＢＵＦＥＮＤのパルスが入力された場合）に、パケットバッファ回路１０４へのクロック信号ＢＵＦＣＬＫの供給を停止する。
【００８８】
即ちパケットバッファ回路１０４の処理が終了したか否かについては、パケットバッファ回路１０４自身は知っている。従って、パケットバッファ回路１０４からの終了信号ＢＵＦＥＮＤに基づいて、クロック信号ＢＵＦＣＬＫの供給を停止すれば、自律的なクロックの停止制御を実現でき、リンクコントローラ１００（クロック制御回路１０３）の処理の簡素化を図れる。
【００８９】
またリンクコントローラ１００は、パケットの宛先（ポート番号）がインターフェース回路１１０であるとパケットの解析結果（ポート番号フィールドの解析結果）に基づき判断した場合に、インターフェース回路１１０へのクロック信号ＩＦＣＬＫの供給を開始する。
【００９０】
即ち図１のようなシリアル転送のシステムでは、ホストデバイス５をデータ転送制御装置３０に直接接続することはできないため、図６（Ａ）（Ｂ）の比較例のような手法は実現できない。この点、本実施形態では受信パケットに含まれる情報（ポート番号等のパケットの解析結果）に基づいて、パケットの宛先を判断し、その宛先の回路ブロックに対して、その回路ブロックを動作させるためのクロック信号の供給を開始している。従って図１のようなシリアル転送のシステムにおいても、クロック信号の制御による装置の低消費電力化を実現でき、シリアル転送のシステムに最適な低消費電力化手法を提供できる。
【００９１】
リンクコントローラ１００は、インターフェース回路１１０から、インターフェース回路１１０の処理（インターフェース信号の生成処理等）の終了信号ＩＦＥＮＤを受ける。そして終了信号ＩＦＥＮＤがアクティブになった場合（ＩＦＥＮＤのパルスが入力された場合）に、インターフェース回路１１０へのクロック信号ＩＦＣＬＫの供給を停止する。
【００９２】
またリンクコントローラ１００は、パケットの宛先（ポート番号）が内部レジスタ３５０であるとパケットの解析結果（ポート番号フィールドの解析結果）に基づき判断した場合には、内部レジスタ回路３４８（レジスタ転送回路３４９）へのクロック信号ＴＲＮＳＣＬＫの供給を開始する。
【００９３】
そしてリンクコントローラ１００は、内部レジスタ回路３４８から、内部レジスタ回路３４８の処理（レジスタアクセス処理等）の終了信号ＢＵＦＥＮＤを受ける。そして終了信号ＢＵＦＥＮＤがアクティブになった場合（ＢＵＦＥＮＤのパルスが入力された場合）に、内部レジスタ回路３４８へのクロック信号ＴＲＮＳＣＬＫの供給を停止する。
【００９４】
以上のように本実施形態では、リンクコントローラ１００は、パケットの宛先がインターフェース回路１１０であるとパケットの解析結果に基づき判断した場合には、インターフェース回路１１０へのクロック信号ＩＦＣＬＫの供給を開始する。一方、パケットの宛先が内部レジスタ３５０であるとパケットの解析結果に基づき判断した場合には、内部レジスタ回路３４８へのクロック信号ＴＲＮＳＣＬＫの供給を開始する。
【００９５】
また本実施形態では図４（Ａ）（Ｂ）に示すように、シリアルバスを介してホスト側（相手側）データ転送制御装置１０から転送されるパケットが、ポート番号を設定するためのポート番号フィールドを含む。そしてリンクコントローラ１００は、ポート番号フィールドに設定されたポート番号に基づいて、パケットの宛先を決定する。そして決定された宛先へのクロック信号の供給を開始する。
【００９６】
なお図７ではパケットバッファ回路１０４へのクロック信号ＢＵＦＣＬＫの開始・停止制御を行っているが、インターフェース回路１１０、内部レジスタ回路３４８へのクロック信号ＩＦＣＬＫ、ＴＲＮＳＣＬＫの開始・停止制御だけを行うようにしてもよい。
【００９７】
また図７では、ポート番号により指定されるパケットの宛先がインターフェース回路１１０や内部レジスタ回路３４８である場合の例を示しているが、ポート番号により指定されるパケットの宛先は、インターフェース回路１１０や内部レジスタ回路３４８以外の回路ブロックであってもよい。例えば図７ではインターフェース回路１１０としてＭＰＵインターフェース回路が設けられているが、ＲＧＢインターフェース回路やシリアルインターフェース回路を更に設け、これらのＲＧＢインターフェース回路やシリアルインターフェース回路を、ポート番号により指定される宛先としてもよい。
【００９８】
４．データ転送制御装置の動作
図８に本実施形態の動作を説明するフローチャートを示す。まずリンクコントローラ１００（クロック制御回路１０３）は、トランシーバ４０からのリンククロックイネーブル信号ＬＩＮＫＣＬＫＥＮがアクティブ（例えばハイレベル）か否かを判断する（ステップＳ１）。そしてＬＩＮＫＣＬＫＥＮがアクティブである場合には、クロックイネーブル信号ＢＵＦＣＬＫＥＮをアクティブにしてクロック信号ＢＵＦＣＬＫの供給を開始し、パケットのヘッダの解析を行う（ステップＳ２）。
【００９９】
次にリンクコントローラ１００は、受信パケットが内部レジスタ３５０を宛先とするパケットか否かを、パケットの解析結果に基づき判断する（ステップＳ３）。そして内部レジスタ３５０を宛先とするパケットであった場合には、クロックイネーブル信号ＴＲＮＳＣＬＫＥＮをアクティブにしてクロック信号ＴＲＮＳＣＬＫの供給を開始し、内部レジスタ３５０へのアクセスを行う（ステップＳ４）。
【０１００】
次にリンクコントローラ１００は、内部レジスタ回路３４８の処理の終了信号ＲＥＧＥＮＤがアクティブになったか否かを判断する（ステップＳ５）。そしてＲＥＧＥＮＤがアクティブになった場合には、クロックイネーブル信号ＴＲＮＳＣＬＫＥＮを非アクティブ（例えばローレベル）にしてクロック信号ＴＲＮＳＣＬＫの供給を停止する（ステップＳ６）。そして次のパケットを受信しているか否かを判断し（ステップＳ７）、受信していた場合にはステップＳ３に戻る。
【０１０１】
ステップＳ３において、受信パケットが内部レジスタ３５０を宛先とするパケットではないと判断された場合には、表示ドライバ６のインターフェース回路１１０を宛先とするパケットか否かを、パケットの解析結果に基づき判断する（ステップＳ８）。そしてインターフェース回路１１０を宛先とするパケットであった場合には、クロックイネーブル信号ＩＦＣＬＫＥＮをアクティブにしてクロック信号ＩＦＣＬＫの供給を開始し、インターフェース回路１１０へのアクセスを行う（ステップＳ９）。
【０１０２】
次に、インターフェース回路１１０の処理の終了信号ＩＦＥＮＤがアクティブになったか否かを判断する（ステップＳ１０）。そしてＩＦＥＮＤがアクティブになった場合には、クロックイネーブル信号ＩＦＣＬＫＥＮを非アクティブにしてクロック信号ＩＦＣＬＫの供給を停止する（ステップＳ１１）。そして次のパケットを受信しているか否かを判断し（ステップＳ７）、受信していた場合にはステップＳ３に戻る。
【０１０３】
ステップＳ７で次のパケットを受信していないと判断した場合には、パケットバッファ回路１０４の処理の終了信号ＢＵＦＥＮＤがアクティブになったか否かを判断する（ステップＳ１２）。そしてＢＵＦＥＮＤがアクティブになった場合には、クロックイネーブル信号ＢＵＦＣＬＫＥＮを非アクティブにしてクロック信号ＢＵＦＣＬＫの供給を停止する（ステップＳ１３）。
【０１０４】
ステップＳ７のような判断処理を行い、次のパケットを受信していないことを条件に終了信号ＢＵＦＥＮＤを判断するようにすれば、複数のパケットを継続して受信した場合にも、クロック信号のイネーブル制御を適正に行うことが可能になる。
【０１０５】
図９、図１０に本実施形態の動作を説明する信号波形図を示す。図９のＡ１に示すように、リンクコントローラ１００のトランシーバインターフェース回路１０２（クロック制御回路１０３）には、トランシーバ４０からのクロック信号ＬＩＮＫＣＬＫが、停止することなく供給されている。
【０１０６】
そして図９のＡ２に示すようにリンククロックイネーブル信号ＬＩＮＫＣＬＫＥＮがアクティブ（ハイレベル）になると、Ａ３に示すようにクロックイネーブル信号ＢＵＦＣＬＫＥＮがアクティブになり、Ａ４に示すようにパケットバッファ回路１０４へのクロック信号ＢＵＦＣＬＫの供給が開始する。その後に、Ａ５に示すようにバリッド信号ＲＸＶＡＬＩＤがアクティブになり、Ａ６に示すようにパケットデータＲＸＤＡＴＡやＲＸＣＯＤＥがトランシーバ４０から出力されて、パケットバッファ回路１０４に入力される。
【０１０７】
このように本実施形態ではトランシーバ４０は、Ａ５に示すようにバリッド信号ＲＸＶＡＬＩＤをアクティブにする前のタイミングで、Ａ２に示すようにリンククロックイネーブル信号ＬＩＮＫＣＬＫＥＮをアクティブにしている。このようにすれば、Ａ４に示すようにクロック信号ＢＵＦＣＬＫがパケットバッファ回路１０４に適正に供給された後に、ＲＸＤＡＴＡ等がパケットバッファ回路１０４に入力されるようになる。これによりパケットバッファ回路１０４にＲＸＤＡＴＡ等を適正に書き込んで格納できるようになる。
【０１０８】
次にパケットバッファ回路１０４のパケット解析回路１０８がパケットを解析する。そして図９のＡ７では、パケット（パケットデータ）の宛先が内部レジスタ３５０であると判断されたため、クロックイネーブル信号ＴＲＮＳＣＬＫＥＮがアクティブになり、Ａ８に示すようにレジスタ転送回路３４９へのクロック信号ＴＲＮＳＣＬＫの供給が開始する。そして内部レジスタ３５０へのアクセスの準備ができると、Ａ９に示すようにクロックイネーブル信号ＲＥＧＣＬＫＥＮがアクティブになる。これによりＡ１０に示すようにクロック信号ＲＥＧＣＬＫが１クロックだけアクティブになり、内部レジスタ３５０へのアクセス処理が行われる。
【０１０９】
そして内部レジスタ３５０へのアクセス処理が終了すると、Ａ１１に示すように終了信号ＲＥＧＥＮＤがアクティブになり、ＲＥＧＥＮＤのパルスが出力される。これによりＡ１２に示すように、クロックイネーブル信号ＴＲＮＳＣＬＫＥＮが非アクティブになり、クロック信号ＴＲＮＳＣＬＫの供給が停止する。
【０１１０】
この時、次のパケットは受信していなく、パケット処理は終了しているため、Ａ１３に示すようにパケットバッファ回路１０４の終了信号ＢＵＦＥＮＤがアクティブになり、ＢＵＦＥＮＤのパルスが出力される。これによりＡ１４に示すように、クロックイネーブル信号ＢＵＦＣＬＫＥＮが非アクティブになり、クロック信号ＢＵＦＣＬＫの供給が停止する。なお図９では、パケット処理終了時に各回路ブロックに対して１クロック分だけクロック信号を供給し、同期リセットをかけている。
【０１１１】
図１０では、Ｂ１に示すようにリンククロックイネーブル信号ＬＩＮＫＣＬＫＥＮがアクティブになると、Ｂ２に示すようにクロックイネーブル信号ＢＵＦＣＬＫＥＮがアクティブになり、Ｂ３に示すようにパケットバッファ回路１０４へのクロック信号ＢＵＦＣＬＫの供給が開始する。
【０１１２】
そして図１０のＢ４では、パケット解析回路１０８がパケットを解析し、パケットの宛先がインターフェース回路１１０であると判断されたため、クロックイネーブル信号ＩＦＣＬＫＥＮがアクティブになり、Ｂ５に示すようにインターフェース回路１１０へのクロック信号ＩＦＣＬＫの供給が開始する。そしてインターフェース回路１１０へのアクセス処理が終了すると、Ｂ６に示すように終了信号ＩＦＥＮＤがアクティブになってＩＦＥＮＤのパルスが出力される。これによりＢ７に示すように、クロックイネーブル信号ＩＦＣＬＫＥＮが非アクティブになり、インターフェース回路１１０へのクロック信号ＩＦＣＬＫの供給が停止する。
【０１１３】
この時、引き続き次のパケットの受信中であり、パケット処理は終了していないため、パケットバッファ回路１０４の終了信号ＢＵＦＥＮＤのパルスは出力されない。そして図９のＢ８では、パケット解析回路１０８がパケットを解析し、パケットの宛先がインターフェース回路１１０であると判断されたため、クロックイネーブル信号ＩＦＣＬＫＥＮがアクティブになり、Ｂ９に示すようにクロック信号ＩＦＣＬＫの供給が開始する。そしてインターフェース回路１１０へのアクセス処理が終了すると、Ｂ１０に示すように終了信号ＩＦＥＮＤのパルスが出力される。これによりＢ１１に示すように、クロックイネーブル信号ＩＦＣＬＫＥＮが非アクティブになり、インターフェース回路１１０へのクロック信号ＩＦＣＬＫの供給が停止する。
【０１１４】
この時、次のパケットは受信していなく、パケット処理は終了しているため、Ｂ１２に示すように終了信号ＢＵＦＥＮＤのパルスが出力される。これによりＢ１３に示すように、クロックイネーブル信号ＢＵＦＣＬＫＥＮが非アクティブになり、クロック信号ＢＵＦＣＬＫの供給が停止する。なお図１０では、パケット処理終了時に各回路ブロックに対して１クロック分だけクロック信号を供給し、同期リセットをかけている。
【０１１５】
以上のように本実施形態によれば、受信パケットに含まれる情報（ポート番号等）に基づいて、各回路ブロックへのクロック信号の供給開始が制御される。従って、図１のように、ホストデバイス５に対してデータ転送制御装置３０が直接接続されていないようなシステム構成であっても、各回路ブロックへのクロック信号供給の最適な制御が可能になる。従って、高速シリアル転送を行うデータ転送制御装置３０の消費電力を低減でき、データ転送制御装置３０が組み込まれる電子機器の省電力化を図れる。
【０１１６】
５．差動信号によるデータ転送方式
次に図１１を用いて本実施形態のシリアル転送手法の一例について説明する。図１１においてＤＴＯ＋、ＤＴＯ−はホスト側（データ転送制御装置１０）がターゲット側（データ転送制御装置３０）に出力するデータ（ＯＵＴデータ）である。ＣＬＫ＋、ＣＬＫ−は、ホスト側がターゲット側に供給するクロックである。ホスト側はＣＬＫ＋／−のエッジ（例えば立ち上がりエッジ又は立ち下がりエッジ）に同期してＤＴＯ＋／−を出力する。従ってターゲット側は、ＣＬＫ＋／−を用いてＤＴＯ＋／−をサンプリングして取り込むことができる。更に図１１では、ターゲット側はホスト側から供給されたクロックＣＬＫ＋／−に基づいて動作する。即ちＣＬＫ＋／−はターゲット側のシステムクロックになる。このためＰＬＬ（Phase Locked Loop）回路１２は（広義にはクロック生成回路）はホスト側に設けられ、ターゲット側には設けられていない。
【０１１７】
ＤＴＩ＋、ＤＴＩ−はターゲット側がホスト側に出力するデータ（ＩＮデータ）である。ＳＴＢ＋、ＳＴＢ−は、ターゲット側がホスト側に供給するストローブ（広義にはクロック）である。ターゲット側はホスト側から供給されたＣＬＫ＋／−に基づいてＳＴＢ＋／−を生成して出力する。そしてターゲット側はＳＴＢ＋／−のエッジ（例えば立ち上がりエッジ又は立ち下がりエッジ）に同期してＤＴＩ＋／−を出力する。従ってホスト側は、ＳＴＢ＋／−を用いてＤＴＩ＋／−をサンプリングして取り込むことができる。
【０１１８】
ＤＴＯ＋／−、ＣＬＫ＋／−、ＤＴＩ＋／−、ＳＴＢ＋／−の各々は、トランスミッタ回路（ドライバ回路）がこれらの各々に対応する差動信号線（Differential Signal Lines）を例えば電流駆動（又は電圧駆動）することにより送信される。なお、より高速な転送を実現するためには、ＤＴＯ＋／−、ＤＴＩ＋／−の各差動信号線を２ペア以上設ければよい。
【０１１９】
ホスト側のトランシーバ２０は、ＯＵＴ転送用（広義にはデータ転送用）、クロック転送用のトランスミッタ回路２２、２４や、ＩＮ転送用（広義にはデータ転送用）、ストローブ転送用（広義にはクロック転送用）のレシーバ回路２６、２８を含む。ターゲット側のトランシーバ４０は、ＯＵＴ転送用、クロック転送用のレシーバ回路４２、４４や、ＩＮ転送用、ストローブ転送用のトランスミッタ回路４６、４８を含む。なおこれらの回路ブロックの一部を含まない構成としてもよい。
【０１２０】
ＯＵＴ転送用、クロック転送用のトランスミッタ回路２２、２４は、各々、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線を電流駆動することでＤＴＯ＋／−、ＣＬＫ＋／−を送信する。ＯＵＴ転送用、クロック転送用のレシーバ回路４２、４４は、各々、ＤＴＯ＋／−、ＣＬＫ＋／−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号（第１、第２の電圧信号）の比較処理（差動増幅処理）を行うことで、ＤＴＯ＋／−、ＣＬＫ＋／−を受信する。
【０１２１】
ＩＮ転送用、クロック転送用のトランスミッタ回路４６、４８は、各々、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線を電流駆動することでＤＴＩ＋／−、ＳＴＢ＋／−を送信する。ＩＮ転送用、ストローブ転送用のレシーバ回路２６、２８は、各々、ＤＴＩ＋／−、ＳＴＢ＋／−の差動信号線に流れる電流に基づいて電流・電圧変換を行い、電流・電圧変換により得られた差動電圧信号（第１、第２の電圧信号）の比較処理（差動増幅処理）を行うことで、ＤＴＩ＋／−、ＳＴＢ＋／−を受信する。
【０１２２】
６．電子機器
図１２に本実施形態の電子機器の構成例を示す。この電子機器は本実施形態で説明したデータ転送制御装置５０２、５１２、５１４、５２０、５３０を含む。またベースバンドエンジン５００（広義には通信デバイス）、アプリケーションエンジン５１０（広義にはプロセッサ）、カメラ５４０（広義には撮像デバイス）、或いはＬＣＤ５５０（広義には表示デバイス）を含む。なおこれらの一部を省略する構成としてもよい。この構成によればカメラ機能とＬＣＤ（Liquid Crystal Display）の表示機能を有する携帯電話機などを実現できる。但し本実施形態の電子機器は携帯電話機には限定されず、デジタルカメラ、ＰＤＡ、電子手帳、電子辞書、或いは携帯型情報端末など種々の電子機器に適用できる。
【０１２３】
図１２に示すようにベースバンドエンジン５００に設けられたホスト側のデータ転送制御装置５０２と、アプリケーションエンジン５１０（グラフィックエンジン）に設けられたターゲット側のデータ転送制御装置５１２との間で、本実施形態で説明したシリアル転送が行われる。またアプリケーションエンジン５１０に設けられたホスト側のデータ転送制御装置５１４と、カメラインターフェース回路５２２を含むデータ転送制御装置５２０や、ＬＣＤインターフェース回路５３２を含むデータ転送制御装置５３０との間でも、本実施形態で説明したシリアル転送が行われる。なおベースバンドエンジン５００とアプリケーションエンジン５１０を同一のハードウェア（ＣＰＵ等）で実現してもよい。
【０１２４】
図１２の構成によれば、従来の電子機器に比べて、ＥＭＩノイズを低減できる。またデータ転送制御装置の小規模化、省電力化を実現することで、電子機器の更なる省電力化を図れる。また電子機器が携帯電話機である場合には、携帯電話機の接続部分（ヒンジ部分）に通る信号線をシリアル信号線にすることが可能になり、実装の容易化を図れる。
【０１２５】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（相手側データ転送制御装置、デバイス等）と共に記載された用語（ホスト側データ転送制御装置、表示ドライバ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
【０１２６】
またデータ転送制御装置や電子機器の構成や動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。例えばクロック信号のイネーブル制御手法、パケットの宛先の決定手法、シリアル転送手法、インターフェース信号の生成手法等は、本実施形態で説明された手法に限定されるものではない。
【図面の簡単な説明】
【０１２７】
【図１】本実施形態のデータ転送制御装置及びそのシステム構成例。
【図２】図２（Ａ）（Ｂ）はＲＧＢインターフェース信号の信号波形例。
【図３】図３（Ａ）（Ｂ）はＭＰＵインターフェース信号の信号波形例。
【図４】図４（Ａ）（Ｂ）はパケットのフォーマット例。
【図５】図５（Ａ）（Ｂ）はパケットのフォーマット例。
【図６】図６（Ａ）（Ｂ）は比較例の説明図。
【図７】本実施形態のデータ転送制御装置の構成例。
【図８】本実施形態の動作を説明するフローチャート。
【図９】本実施形態の動作を説明する信号波形図。
【図１０】本実施形態の動作を説明する信号波形図。
【図１１】本実施形態のシリアル転送の説明図。
【図１２】電子機器の構成例。
【符号の説明】
【０１２８】
５  ホストデバイス、６  表示ドライバ、７  表示パネル、
１０  ホスト側データ転送制御装置、２０  トランシーバ、
３０  ターゲット側データ転送制御装置、４０  トランシーバ、
４９  リンクインターフェース回路、９０  リンクコントローラ、
９２  インターフェース回路、１００  リンクコントローラ、
１０２  トランシーバインターフェース回路、１０４  パケットバッファ回路、
１０５、１０６  パケットバッファ、１０７  マルチプレクサ、
１０８  パケット解析回路、１０９  パケット生成回路、
１１０  インターフェース回路、１１２  信号ジェネレータ、
２４８  内部レジスタ回路、２５０  内部レジスタ、３４８  内部レジスタ回路、
３４９  レジスタ転送回路、３５０  内部レジスタ、
【図１】
2007018099.tif 000003
【図２】
2007018099.tif 000004
【図３】
2007018099.tif 000005
【図４】
2007018099.tif 000006
【図５】
2007018099.tif 000007
【図６】
2007018099.tif 000008
【図７】
2007018099.tif 000009
【図８】
2007018099.tif 000010
【図９】
2007018099.tif 000011
【図１０】
2007018099.tif 000012
【図１１】
2007018099.tif 000013
【図１２】
2007018099.tif 000014