(57)【要約】【課題】本発明は、消費電流を小さく抑えることができ、かつ、正確な電池の残量検出を行うことができる電池残量検出回路を提供することを目的とする。【解決手段】電池１０２の充放電電流を検出する電流検出手段１２３と、電流検出手段１２３で検出された充放電電流が所定値以下のとき第１の時間間隔で、充放電電流が所定値を超えたとき第１の時間間隔より短い第２の時間間隔で、充放電電流を積算して電池１０２の残量を測定する残量測定手段１１２、１１３と、充放電電流が基準値を超えたとき割込信号を生成して残量測定手段１１２、１１３に電池残量の測定を指示する割込信号生成手段１１６とを有する。【選択図】図１
2007240524.tif 000002
【特許請求の範囲】
【請求項１】
電池の充放電電流を検出する電流検出手段と、
前記電流検出手段で検出された充放電電流が所定値以下のとき第１の時間間隔で、前記充放電電流が前記所定値を超えたとき前記第１の時間間隔より短い第２の時間間隔で、前記充放電電流を積算して前記電池の残量を測定する残量測定手段と、
前記充放電電流が基準値を超えたとき割込信号を生成して前記残量測定手段に前記電池残量の測定を指示する割込信号生成手段と
を有することを特徴とする電池残量検出回路。
【請求項２】
請求項１記載の電池残量検出回路において、
前記電流検出手段は、前記充放電電流が流れる抵抗の両端間電圧として検出し、
前記割込信号生成手段は、前記充放電電流が流れる抵抗の両端間電圧が第１の基準値を超えたとき、及び前記充放電電流が流れる抵抗の両端間電圧が前記第１の基準値より低い第２の基準値未満のとき前記割込信号を生成することを特徴とする電池残量検出回路。
【請求項３】
請求項２記載の電池残量検出回路において、
前記割込信号生成手段は、ウィンドウコンパレータで構成されていることを特徴とする電池残量検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電池残量検出回路に係り、特に、電池の充放電電流に基づいて電池の残量を検出する電池残量検出回路に関する。
【背景技術】
【０００２】
近年、リチウムイオン電池は、デジタルカメラなど、携帯機器に搭載されている。リチウムイオン電池は、一般に、その電池電圧により電池残量を検出することが難しいとされている。このため、電池の充放電電流を積算することにより、電池残量を測定する方法がとられている（特許文献１参照）。
【０００３】
例えばデジタルカメラは電源投入からいかに短時間で撮影ができるかが非常に重要な課題となっている。上記の電源投入から撮影可能になるまでの時間は、電源投入時の消費電流が増すほど短くなることが知られている。
【０００４】
充放電電流を積算する電池残量検出回路を利用した場合、電源投入時の大きな消費電流を検出できないと、電池残量の誤差が大きくなる。これは、電池残量検出回路自体で電流を消費するので、この自己消費電流を抑えるために、電池残量検出回路は間欠的に電流測定を行っているためである。
【特許文献１】特開２００１−１７４５３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図８は従来の電池残量検出回路の一例の動作説明図を示す。同図中、ｔｍ１１、ｔｍ１２は測定タイミング、Δｔ１１、Δｔ１２（Δｔ１１＞Δｔ１２）は測定間隔を示している。
【０００６】
例えば、負荷の電源切断時などにおいては消費電流の変動及び消費電流自体が小さいため、電池残量検出回路での消費電流を低減するために比較的長い測定間隔Δｔ１１（例えば数分程度）で測定を行っており、負荷の電源投入時においては負荷の状態に応じて消費電流が大きく変動するために比較的短い測定間隔Δｔ１２（例えば数秒程度）で測定を行っている。
【０００７】
このとき、図８に示すように時刻ｔ１０で負荷に電源が投入された場合、最後の測定タイミングｔｍ１１から測定間隔Δｔ１１経過した時刻ｔ１１から測定間隔Δｔ１２で残量検出が行われるため、測定タイミングｔｍ１１によっては図８に斜線で示す負荷に電源を投入したときの比較的大きな電流消費を検出できない。したがって、電源投入及び切断を繰り返した場合には電池残量を正確に検出できないという問題があった。
【０００８】
これを解決するには、図９に示すように測定間隔を短くすることが考えられる。図９は従来の電池残量検出回路の他の一例の動作説明図を示す。同図中、ｔｍ２１、ｔｍ２２は測定タイミング、Δｔ２１、Δｔ２２（Δｔ２１＞Δｔ２２）は測定間隔を示している。
【０００９】
図９では負荷の電源切断時の測定間隔Δｔ２１（例えば数１０秒程度）を図８の負荷の電源切断時の測定間隔Δｔ１１より短く設定している。これにより、図９に示すように時刻ｔ２０で負荷に電源が投入された場合、最後の測定タイミングｔｍ２１から測定間隔Δｔ２１経過した時刻ｔ２１から測定間隔Δｔ２２で残量検出が行われるため、図９に斜線で示す負荷に電源を投入したときの電流消費を検出できないものの、図８に比べると電池残量の誤差は小さくなる。
【００１０】
しかし、図９に示す方法では、負荷の電源が切断されたときの測定間隔がΔｔ２１と短いので、電池残量検出回路での電流消費が大きくなるという問題があった。
【００１１】
従来の残量検出回路では、残量測定の処理タイミングによっては電源投入時などの大きな電流消費の測定を逃してしまい、正確な残量検出が行えないといった問題があった。
【００１２】
本発明は上記の点に鑑みてなされたもので、消費電流を小さく抑えることができ、かつ、正確な電池の残量検出を行うことができる電池残量検出回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一実施態様による電池残量検出回路は、電池（１０２）の充放電電流を検出する電流検出手段（１２３）と、
前記電流検出手段（１２３）で検出された充放電電流が所定値以下のとき第１の時間間隔で、前記充放電電流が前記所定値を超えたとき前記第１の時間間隔より短い第２の時間間隔で、前記充放電電流を積算して前記電池（１０２）の残量を測定する残量測定手段（１１２、１１３）と、
前記充放電電流が基準値を超えたとき割込信号を生成して前記残量測定手段（１１２、１１３）に前記電池残量の測定を指示する割込信号生成手段（１１６）とを有することにより、消費電流を小さく抑えることができ、かつ、正確な電池の残量検出を行うことができる。
【００１４】
前記電池残量検出回路において、
前記電流検出手段（１２３）は、前記充放電電流が流れる抵抗（Ｒｓ）の両端間電圧として検出し、
前記割込信号生成手段（１１６）は、前記充放電電流が流れる抵抗（Ｒｓ）の両端間電圧が第１の基準値を超えたとき、及び前記充放電電流が流れる抵抗の両端間電圧が前記第１の基準値より低い第２の基準値未満のとき前記割込信号を生成する構成とすることができる。
【００１５】
前記電池残量検出回路において、
前記割込信号生成手段（１１６）は、ウィンドウコンパレータで構成することができる。
【００１６】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【発明の効果】
【００１７】
本発明によれば、消費電流を小さく抑えることができ、かつ、正確な電池の残量検出を行うことができる。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明の電池残量検出回路の一実施形態のブロック構成図を示す。同図中、電池残量検出回路１０１は、例えば、単一の半導体基板上に形成されており、検出部１１１、シグマ・デルタ変調器１１２、ＣＰＵ１１３、メモリ１１４、レギュレータ１１５、割込信号生成回路１１６、通信回路１１７を含む構成とされている。
【００１９】
検出部１１１は、電圧検出部１２１、温度検出部１２２、電流検出部１２３、マルチプレクサ１２４を含む構成とされている。
【００２０】
電圧検出部１２１は、電池１０２の両端に接続されており、電池１０２の電圧を検出する。電圧検出部１２１で検出された検出信号は、マルチプレクサ１２４に供給される。温度検出部１２２は、周囲温度を検出し、周囲温度に応じた検出信号を生成し、出力する。温度検出部１２２の検出信号は、マルチプレクサ１２４に供給される。
【００２１】
電流検出部１２３は、例えば、差動アンプから構成されており、電池１０２と端子Ｔ−との間に接続された電流検出抵抗Ｒｓの両端に接続されており、電流検出抵抗Ｒｓに流れる電流に応じて電流検出抵抗Ｒｓに発生する電圧を検出し、電池１０２の充放電電流に応じた検出信号を出力する。
【００２２】
なお、このとき、検出信号は、例えば、電池１０２に充放電電流が流れていないときに基準電圧Ｖ０となり、充電電流が流れているとき基準電圧Ｖ０を超える値となり、放電電流が流れているとき基準電圧Ｖ０未満の値となって出力される。電流検出部１２３の検出信号は、割込信号生成回路１１６及びマルチプレクサ１２４に供給される。
【００２３】
マルチプレクサ１２４は、ＣＰＵ１１３からの制御信号に基づいて電圧検出部１２１の検出信号、温度検出部１２２の検出信号、電流検出部１２３の検出信号のいずれかを選択して、シグマ・デルタ変調器１１２に供給する。
【００２４】
割込信号生成回路１１６は、電流検出回路１２３の検出信号に基づいて割込信号を生成し、ＣＰＵ１１３に供給する。
【００２５】
シグマ・デルタ変調器１１２はマルチプレクサ１２４からのアナログ信号をＰＤＭ（パルス密度変調）つまり１ビットデジタル変調してＣＰＵ１１３に供給する。
【００２６】
ＣＰＵ１１３は、メモリ１１４に記憶されているデジタルフィルタ処理プログラムを実行してＰＤＭ信号を多ビットのデジタル値つまりＰＣＭ（パルスコード変調）データに変換する。更に、残量算出プログラム処理を実行して電池１０２の残量を算出する。なお、本明細書で言うＣＰＵにはマイクロプロセッサ等のプロセッサも含むものとする。
【００２７】
通信回路１１７は、ＣＰＵ１１３が算出した電池残量を外部回路に対して送信する。レギュレータ１１５は、電池１０２から電源を得て、電池残量回路１０１で必要となる電源電圧を生成し、電池残量検出回路１０１の各部に供給する。
【００２８】
＜割込信号生成回路の構成＞
図２は割込信号生成回路１１６のブロック構成図、図３は割込信号生成回路１１６の動作説明図を示す。
【００２９】
割込信号生成回路１１６は、コンパレータ１３１、１３２、第１の基準電圧Ｖ１を発生する基準電圧源１３３、第２の基準電圧Ｖ２を発生する基準電圧源１３４、ＯＲゲート１３６から構成されており、図３に示すように、入力電圧が第１の基準電圧（第１の基準値）Ｖ１と第２の基準電圧（第２の基準値）Ｖ２との間にある時にのみ、出力がローレベルとなるウィンドウコンパレータを構成している。
【００３０】
コンパレータ１３１は、非反転入力端子に電流検出部１２３の検出信号が供給されており、反転入力端子に第１の基準電圧源１３３から第１の基準電圧Ｖ１が供給されている。第１の基準電圧Ｖ１は、検出信号の基準電圧Ｖ０（例えば電圧０．８Ｖ程度）より例えば５００ｍＶだけ高い電圧に設定されている。なお、差電圧｜Ｖ１−Ｖ０｜＝｜Ｖ２−Ｖ０｜は閾値電流Ｉｔｈ（例えば電流５０ｍＡ程度）に相当する。
【００３１】
コンパレータ１３１は、検出信号が第１の基準電圧Ｖ１より高ければ出力をハイレベルとし、低ければ出力をローレベルとする。コンパレータ１３１の出力はＯＲゲート１３６に供給される。
【００３２】
コンパレータ１３２は、非反転入力端子に基準電圧源１３４から第２の基準電圧Ｖ２が供給されており、反転入力端子に電流検出部１２３の検出信号が供給されている。第２の基準電圧Ｖ２は、検出信号の基準電圧Ｖ０より例えば５００ｍＶだけ低い電圧に設定されている。
【００３３】
コンパレータ１３２は、検出信号が第２の基準電圧Ｖ２より高ければ出力をローレベルとし、低ければ出力をハイレベルとする。コンパレータ１３２の出力はＯＲゲート１３６に供給される。
【００３４】
ＯＲゲート１３６は、コンパレータ１３１の出力とコンパレータ１３２の出力とのＯＲ論理を出力する。ＯＲゲート１３６の出力は、図３に示すように検出信号が第１の基準電圧Ｖ１と第２の基準電圧Ｖ２との間でローレベルとなり、検出信号が第１の基準電圧Ｖ１より大きいとき、及び、検出信号が第２の基準電圧Ｖ２より小さいときにハイレベルとなる。ＯＲゲート１３６の出力は割込信号としてＣＰＵ１１３に供給される。
【００３５】
図４はＣＰＵ１１３の処理フローチャートを示す。ＣＰＵ１１３は、消費電力を低減するために、通常スリープ状態であり、内蔵された割込タイマに設定された時間毎に起動して、デジタルフィルタ処理及び残量測定処理を実行する。
【００３６】
同図中、ＣＰＵ１１３は、ステップＳ１−１でスリープ状態となり、電流検出部１２３と割込信号生成回路１１６とＣＰＵ１１３及びメモリ１１４を除く電池残量検出回路１０１の各回路の動作電流の供給が停止される。
【００３７】
ＣＰＵ１１３は、ステップＳ１−２で割込タイマによるタイマ割込がかかると、ステップＳ１−４でＣＰＵ１１３はスリープ状態からアウェイク状態となる。そして、ステップＳ１ー５でマルチプレクサ１２４を制御して電圧検出部１２１、温度検出部１２２、電流検出部１２３それぞれから電圧、温度、充放電電流それぞれの検出信号を順次に選択し、シグマ・デルタ変調器１１２によりＰＤＭ信号に変換して内部に取り込み、デジタルフィルタ処理及び残量測定処理を行って電池の残量を測定する。
【００３８】
一方、ステップＳ１−２でタイマ割込がかかっていない場合、ステップＳ１ー３に進み、ＣＰＵ１１３は割込信号生成回路１１６による電流検出割込がかかったか否かを判別し、電流検出割込がかかっていない場合にはステップＳ１−１に進んでスリープ状態となり、ステップＳ１−１〜Ｓ１−３を繰り返す。
【００３９】
ステップＳ１−３で割込信号生成回路１１６による電流検出割込がかかると、ステップＳ１−４でＣＰＵ１１３はスリープ状態からアウェイク状態となる。そして、ステップＳ１ー５でマルチプレクサ１２４を制御して電圧検出部１２１、温度検出部１２２、電流検出部１２３それぞれから電圧、温度、充放電電流それぞれの検出信号を順次に選択し、シグマ・デルタ変調器１１２によりＰＤＭ信号に変換して内部に取り込み、デジタルフィルタ処理及び残量測定処理を行って電池の残量を測定する。
【００４０】
なお、ＣＰＵ１１３は、割込信号生成回路１１６からの割込信号がローレベルからハイレベルに反転したときに、割込であると認識する。
【００４１】
ステップＳ１−４，Ｓ１−５を実行した後、ＣＰＵ１１３はステップＳ１−６にて電流検出部１２３で検出された充放電電流が所定値（例えば１０〜５０ｍＡ程度）を超える大電流であるか否かを判別する。
【００４２】
充放電電流が所定値以下で小電流である場合、すなわち例えば端子Ｔ＋、Ｔ−が負荷から切断されている場合、ステップＳ１−７でこの状態（充放電電流が小電流である状態）が所定時間（例えば数分）継続しているか否かを判別する。この状態が所定時間継続していなければ、ステップＳ１−１に進む。この状態が所定時間継続すると、ＣＰＵ１１３はステップＳ１−８で割込タイマのタイマ割込時間間隔を長い値Δｔ１（Δｔ１＞Δｔ２）とした後、ステップＳ１−１に進む。
【００４３】
充放電電流が所定値を超えて大電流である場合、すなわち例えば端子Ｔ＋、Ｔ−が負荷に接続されている場合、ＣＰＵ１１３はステップＳ１−９で割込タイマのタイマ割込時間間隔を短い値Δｔ２とした後、ステップＳ１−１に進む。
【００４４】
図５は本発明の一実施形態の動作説明図を示す。同図中、ｔｍ１は割込信号生成回路１１６からの割込信号がローレベルでタイマ割込時間間隔が長い値Δｔ１であるときのＣＰＵ１１３による測定処理のタイミングを示しており、ｔｍ２はタイマ割込時間間隔が短い値Δｔ２であるときのＣＰＵ１１３による測定処理のタイミングを示している。上記のタイミングｔｍ１又はｔｍ２から例えば数ｍ秒の期間にＣＰＵ１１３はデジタルフィルタ処理及び残量測定処理を実行する。
【００４５】
ここで、時刻ｔ０で端子Ｔ＋、Ｔ−に接続されている負荷に電池１０２から電流が流れ始める。時刻ｔ１で電流検出部１２３の検出信号がＶ１に達して充放電電流が閾値電流Ｉｔｈを超えると、割込信号生成回路１１６の出力をローレベルとしてＣＰＵ１１３に割込みをかけ、ＣＰＵ１１３は即座にデジタルフィルタ処理及び残量測定処理を実行する。
【００４６】
このため、タイマ割込時間間隔がΔｔ１，Δｔ２のいずれであっても、電源投入時の閾値電流Ｉｔｈを超える比較的大きな電流が消費されるときを逃すことなく電流測定行うことが可能となり、正確な電流測定が可能となる。これによって、正確な電池の残量検出を行うことができる。
【００４７】
＜バッテリパック＞
図６は、本発明回路を適用したバッテリパックの一実施形態のブロック図を示す。同図中、電池残量検出回路としてのフューエルゲージＩＣ２００は半導体集積化されており、デジタル部２１０とアナログ部２５０とから大略構成されている。なお、フューエルゲージＩＣ２００の外部にレギュレータ・保護回路３０４が設けられているため、フューエルゲージＩＣ２００内には図１に示すレギュレータ１１５は設けられていない。
【００４８】
デジタル部２１０内には、ＣＰＵ２１１、ＲＯＭ２１２、ＲＡＭ２１３、ＥＥＰＲＯＭ２１４、割込み制御部２１５、バス制御部２１６、Ｉ２Ｃ部２１７、シリアル通信部２１８、タイマ部２１９、パワーオンリセット部２２０が設けられている。これらの回路は内部バス２２２にて相互に接続されている。
【００４９】
ＣＰＵ２１１は、ＲＯＭ２１２に記憶されているプログラムを実行してフューエルゲージＩＣ２００全体を制御し、バッテリの充放電電流を積算してバッテリ残量を算出する処理等を実行する。この際にＲＡＭ２１３が作業領域として使用される。ＥＥＰＲＯＭ２１４にはトリミング情報等が記憶される。なお、ＣＰＵ２１１は図１に示すＣＰＵ１１３に相当し、ＲＯＭ２１２、ＲＡＭ２１３、ＥＥＰＲＯＭ２１４はメモリ１１４に相当する。
【００５０】
割込み制御部２１５は、フューエルゲージＩＣ２００の各部から割込み要求を供給され、各割込み要求の優先度に応じて割込みを発生しＣＰＵ２１１に通知する。バス制御部２１６は、どの回路部が内部バスを使用するかの制御を行う。
【００５１】
Ｉ２Ｃ部２１７はポート２３１，２３２を介して通信ラインに接続されて２線式のシリアル通信を行う。シリアル通信部２１８は図１に示す通信回路１１７に相当し、ポート２３３を介して図示しない通信ラインに接続されて１線式のシリアル通信を行う。
【００５２】
タイマ部２１９はシステムクロックをカウントし、そのカウント値はＣＰＵ２１１に参照される。パワーオンリセット部２２０はポート２３５に供給される電源Ｖｄｄが立ち上がったことを検出してリセット信号を発生しフューエルゲージＩＣ２００全体のリセットを行う。
【００５３】
アナログ部２５０内には、発振回路２５１、水晶発振回路２５２、マルチプレクサ（ＭＰＸ）２５３、分周器２５４、電圧センサ２５５、温度センサ２５６、電流センサ２５７、マルチプレクサ２５８、シグマ・デルタ変調器２５９が設けられている。
【００５４】
発振回路２５１はＰＬＬを持つ発振器であり数ＭＨｚの発振信号を出力する。水晶発振回路２５２はポート２７１，２７２に水晶振動子を外付けされて発振を行い、数ＭＨｚの発振信号を出力する。水晶発振回路２５２の発振周波数は発振回路２５１に対し高精度である。
【００５５】
マルチプレクサ２５３はポート２７３から供給される選択信号に基づいて発振回路２５１と水晶発振回路２５２のいずれか一方の出力する発振周波信号を選択しシステムクロックとしてフューエルゲージＩＣ２００の各部に供給すると共に分周器２５４に供給する。ところで、マルチプレクサ２５３はポート２７３から選択信号が供給されない場合には例えば発振回路２５１の出力する発振周波信号を選択する。分周器２５４はシステムクロックを分周して各種クロックを生成しフューエルゲージＩＣ２００の各部に供給する。
【００５６】
電圧センサ２５５はポート２７４，２７５それぞれに外付けされるバッテリ（リチウムイオン電池）３０１，３０２の電圧を検出し、アナログの検出電圧をマルチプレクサ２５８に供給する。温度センサ２５６はフューエルゲージＩＣ２００の環境温度を検出しアナログの検出温度をマルチプレクサ２５８に供給する。
【００５７】
ポート２７６，２７７には電流検出用の抵抗３０３の両端が接続されており、電流センサ２５７はポート２７６，２７７それぞれの電位差から抵抗３０３を流れる電流を検出しアナログの検出電流をマルチプレクサ２５８に供給する。
【００５８】
マルチプレクサ２５８は、アナログの検出電圧、アナログの検出温度、アナログの検出電流を順次選択してシグマ・デルタ変調器２５９に供給する。シグマ・デルタ変調器２５９は各検出値をシグマ・デルタ変換することでパルス密度変調信号を内部バスを通してＣＰＵ２１１に供給し、ＣＰＵ２１１にてデジタルフィルタ処理を行って検出電圧、検出温度、検出電流それぞれのデジタル化を行う。また、ＣＰＵ２１１は、バッテリの充放電電流を積算することによりバッテリ残量を算出する。この際検出温度は温度補正のために使用される。
【００５９】
なお、電圧センサ２５５は図１に示す電圧検出部１２１に相当し、温度センサ２５６は温度検出部１２２に相当し、電流センサ２５７は電流検出部１２３に相当し、マルチプレクサ２５８はマルチプレクサ１２４に相当し、シグマ・デルタ変調器２５９はシグマ・デルタ変調器１１２に相当し、電流検出用の抵抗３０３は電流検出抵抗Ｒｓに相当する。
【００６０】
上記のフューエルゲージＩＣ２００は、バッテリ３０１，３０２、電流検出用の抵抗３０３、レギュレータ・保護回路３０４、抵抗３０５及びスイッチ３０６と共に筐体３１０に収納されてバッテリパック３００が構成されている。バッテリパック３００の端子３１１にバッテリ３０１の正電極及びレギュレータ・保護回路３０４の電源入力端子が接続され、レギュレータ・保護回路３０４の電源出力端子がフューエルゲージＩＣ２００の電源Ｖｄｄのポート２３５が接続されている。端子３１２は抵抗３０５を介してレギュレータ・保護回路３０４の接地端子に接続されると共に、スイッチ３０６を介して電流検出用の抵抗３０３のポート２７７との接続点に接続されている。レギュレータ・保護回路３０４は、端子３１１，３１２間の電圧を安定化すると共に、この電圧が所定範囲外となった場合にスイッチ３０６を遮断して保護を行う。
【００６１】
また、電流検出用の抵抗３０３のポート２７６との接続点はフューエルゲージＩＣ２００の電源Ｖｓｓのポート２３６が接続される。バッテリパック３００の端子３１３，３１４にはフューエルゲージＩＣ２００のポート２３１，２３２が接続されている。
【００６２】
図７は、図６のバッテリパック３００を使用した携帯型電子機器の一実施形態のブロック図を示す。同図中、携帯型電子機器４００は、例えば携帯型パーソナルコンピュータ、デジタルスチルカメラ、携帯電話等の本体回路である。携帯型電子機器４００は通信装置４１０を有している。
【００６３】
バッテリパック３００の端子３１１〜３１４それぞれは携帯型電子機器４００の電源Ｖｄｄ，Ｖｓｓの端子４０１，４０２、及びクロックラインＬ１及びデータラインＬ２が接続される端子４０３，４０４に接続される。これにより、バッテリパック３００内のバッテリ３０１，３０２から携帯型電子機器４００に電源が供給される。
【００６４】
この場合、通常、携帯型電子機器４００がマスタ、フューエルゲージＩＣ２００がスレーブとして動作し、携帯型電子機器４００からの要求により、フューエルゲージＩＣ２００は算出したバッテリ残量を携帯型電子機器４００の通信装置４１０に応答する。
【００６５】
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で、種々の変形例が可能である。
【図面の簡単な説明】
【００６６】
【図１】本発明の電池残量検出回路の一実施形態のブロック構成図である。
【図２】割込信号生成回路のブロック構成図である。
【図３】図３は割込信号生成回路の動作説明図である。
【図４】ＣＰＵの処理フローチャートである。
【図５】本発明の一実施形態の動作説明図である。
【図６】本発明回路を適用したバッテリパックの一実施形態のブロック図である。
【図７】図６のバッテリパックを使用した携帯型電子機器の一実施形態のブロック図である。
【図８】従来の電池残量検出回路の一例の動作説明図である。
【図９】従来の電池残量検出回路の他の一例の動作説明図である。
【符号の説明】
【００６７】
１０１  電池残量検出回路
１１１  検出部
１１２  シグマ・デルタ変調器
１１３  ＣＰＵ
１１４  メモリ
１１６  割込信号生成回路
１１７  通信回路
１２１  電圧検出部
１２２  温度検出部
１２３  電流検出部
１２４  マルチプレクサ
１３１，１３２  コンパレータ
１３３，１３４  基準電圧源
１３５  ＯＲゲート
【図１】
2007240524.tif 000003
【図２】
2007240524.tif 000004
【図３】
2007240524.tif 000005
【図４】
2007240524.tif 000006
【図５】
2007240524.tif 000007
【図６】
2007240524.tif 000008
【図７】
2007240524.tif 000009
【図８】
2007240524.tif 000010
【図９】
2007240524.tif 000011