(57)【要約】【課題】  従来よりも簡易な回路構成で、且つ回路規模の小さい固体撮像素子駆動装置を提供する。【解決手段】  本発明に係る固体撮像素子駆動装置は、固体撮像素子に対する駆動信号についての波形情報が格納されているランダムアクセス可能なＳＲＡＭ45と、該ＳＲＡＭ45から波形情報を読み出し、読み出した波形情報に基づいて駆動信号を作成するコンパレータ48とを具えている。【選択図】      図３
2007013698.tif 000002
【特許請求の範囲】
【請求項１】
固体撮像素子に対する駆動信号についての波形情報が格納されているランダムアクセス可能なメモリ手段と、
該メモリ手段から波形情報を読み出し、読み出した波形情報に基づいて駆動信号を作成する信号作成手段
とを具えている固体撮像素子の駆動装置。
【請求項２】
一定の周期でカウントアップされるカウンタ手段を具えており、前記波形情報には、駆動信号の値が変化する時点での前記カウンタ手段のカウント値が含まれており、前記信号作成手段は、前記カウンタ手段のカウント値と前記メモリ手段に格納されているカウント値とを比較し、両カウント値が一致した時点で出力値を変化させる請求項１に記載の固体撮像素子の駆動装置。
【請求項３】
同じ波形を有する複数のパルスからなる駆動信号を作成することが可能であって、前記波形情報には、駆動信号の値が変化する時点間の前記カウンタ手段のカウント値の増大量が含まれており、前記信号作成手段は、前記カウンタ手段のカウント値が前記増大量だけ増大した時点で出力値を変化させる動作を繰り返す請求項２に記載の固体撮像素子の駆動装置。
【請求項４】
駆動信号の作成を開始すべき時点を表わす作成開始情報と該駆動信号についての波形情報の格納開始アドレスを表わすアドレス情報とが格納されている情報格納手段
を具え、前記信号作成手段は、前記情報格納手段に格納されている作成開始情報が表わす時点で、該情報格納手段に格納されているアドレス情報が表わす格納開始アドレスから波形情報の読出しを開始する請求項１乃至請求項３の何れかに記載の固体撮像素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤ等から構成される固体撮像素子の駆動装置に関するものである。
【背景技術】
【０００２】
図２は、デジタルスチルカメラに用いられるインターライン転送方式の固体撮像素子(１)の構成を表わしている。該固体撮像素子(１)においては、マトリクス状に配列された複数のフォトセンサ上に色フィルターアレイを設けて複数の画素(11)からなる撮像面を形成すると共に、垂直方向に配列された複数列の画素(11)の電荷を垂直方向に転送する複数の垂直レジスタ(12)と、これらの垂直レジスタ(12)によって転送された電荷を１水平期間の周期で出力する水平レジスタ(13)とが設けられている。
【０００３】
上記固体撮像素子(１)には、第１の位相を有する第１垂直転送パルスＶφ１の入力端子８、第２の位相を有する第２垂直転送パルスＶφ２の入力端子７、第３の位相を有する一対の第３垂直転送パルスＶφ３Ａ及びＶφ３Ｂの入力端子６、５、第４の位相を有する第４垂直転送パルスＶφ４の入力端子４、第５の位相を有する一対の第５垂直転送パルスＶφ５Ａ及びＶφ５Ｂの入力端子３、２、及び第６の位相を有する第６垂直転送パルスＶφ６の入力端子１が設けられている。これらの入力端子に各垂直転送パルスが供給されることによって、垂直レジスタ(12)に蓄積された電荷が水平レジスタ(13)に転送される。
又、上記固体撮像素子(１)には、一対の第１水平転送パルスＨφ１Ａ及びＨφ１Ｂの入力端子21、16と、第１水平転送パルスをそれぞれ反転してなる一対の第２水平転送パルスＨφ２Ａ及びＨφ２Ｂの入力端子22、17とが設けられている。これらの入力端子に各水平転送パルスが供給されることによって、垂直レジスタ(12)から水平レジスタ(13)に転送された電荷が外部に出力される。
【０００４】
上記固体撮像素子(１)は、例えば図１０に示す駆動装置によって駆動される。
固体撮像素子(１)には、垂直転送駆動回路(２)及び水平転送駆動回路(３)が接続されており、垂直転送駆動回路(２)から上記の第１垂直転送パルスＶφ１、第２垂直転送パルスＶφ２、一対の第３垂直転送パルスＶφ３Ａ、Ｖφ３Ｂ、第４垂直転送パルスＶφ４、一対の第５垂直転送パルスＶφ５Ａ、Ｖφ５Ｂ及び第６垂直転送パルスＶφ６が供給されると共に、水平転送駆動回路(３)から一対の第１水平転送パルスＨφ１Ａ、Ｈφ１Ｂ、及び一対の第２水平転送パルスＨφ２Ａ、Ｈφ２Ｂが供給される。
垂直転送駆動回路(２)及び水平転送駆動回路(３)には、タイミングジェネレータ(ＴＧ)(７)が接続されており、タイミングジェネレータ(７)から垂直転送駆動回路(２)へ、第１垂直タイミングパルス、第２垂直タイミングパルス、一対の第３垂直タイミングパルス、第４垂直タイミングパルス、一対の第５垂直タイミングパルス、第６垂直タイミングパルス及び電荷読出しパルスが供給される。又、タイミングジェネレータ(７)から水平転送駆動回路(３)へ、一対の第１水平タイミングパルス及び一対の第２水平タイミングパルスが供給される。
【０００５】
タイミングジェネレータ(７)では、後述の如くカウンタ(図示省略)を用いて第１垂直タイミングパルス、第２垂直タイミングパルス、一対の第３垂直タイミングパルス、第４垂直タイミングパルス、一対の第５垂直タイミングパルス、第６垂直タイミングパルス及び電荷読出しパルスが作成され、これらのパルスが垂直転送駆動回路(２)に供給される。又、駆動クロックを用いて一対の第１水平タイミングパルス及び一対の第２水平タイミングパルスが作成され、これらのパルスが水平転送駆動回路(３)に供給される。
【０００６】
垂直転送駆動回路(２)では、タイミングジェネレータ(７)から得られる電荷読出しパルス及び第１〜第６垂直タイミングパルスから第１〜第６垂直転送パルスＶφ１、Ｖφ２、Ｖφ３Ａ、Ｖφ３Ｂ、Ｖφ４、Ｖφ５Ａ、Ｖφ５Ｂ及びＶφ６が作成され、これらのパルスが固体撮像素子(１)に供給される。一方、水平転送駆動回路(３)では、タイミングジェネレータ(７)から得られる一対の第１水平タイミングパルス及び一対の第２水平タイミングパルスを増幅することによって一対の第１水平転送パルスＨφ１Ａ、Ｈφ１Ｂ及び一対の第２水平転送パルスＨφ２Ａ、Ｈφ２Ｂが作成され、これらのパルスが固体撮像素子(１)に供給される。
【０００７】
又、固体撮像素子(１)から得られるＣＣＤ出力は、サンプリング部ＣＤＳ及びゲイン制御部ＡＧＣからなるＣＤＳ／ＡＧＣ回路(５)、及びＡ／Ｄコンバータ(６)を経て、後段回路へ出力される。ＣＤＳ／ＡＧＣ回路(５)には、タイミングジェネレータ(７)から、ＣＣＤ出力をサンプリングするためのサンプリング信号ＳＨＰ、ＳＨＤが供給され、Ａ／Ｄコンバータ(６)には、タイミングジェネレータ(７)から、Ａ／Ｄ変換のためのサンプリング信号ＡＤＣＫが供給される。
【０００８】
図１１は、上記タイミングジェネレータ(７)の電荷読出しパルス及び垂直タイミングパルスの作成部の構成を表わしている。
該タイミングジェネレータは、駆動クロックに同期させてカウントアップされる水平カウンタ(71)と、１フィールドのライン数をカウントするものであって１水平期間の周期でカウントアップされる垂直カウンタ(72)と、１画面を構成すべき全ての画素を複数のフィールドに分けて読み出す際にフィールド数をカウントするものであって１垂直期間の周期でカウントアップされるフィールドカウンタ(73)とを具えている。これらのカウンタ(71)(72)(73)には、最大値格納用レジスタ装置(74)が接続されており、最大値格納用レジスタ装置(74)からこれらのカウンタ(71)(72)(73)にそれぞれ、カウントすべき最大値ＨＭａｘ、ＶＭａｘ、ＦＭａｘが供給される。
又、タイミングジェネレータは、波形情報格納用レジスタ装置(75)及び動作情報格納用レジスタ装置(76)を具えており、波形情報格納用レジスタ装置(75)には、複数の電荷読出しパルス及び垂直タイミングパルスについて夫々、極性が変化する立上り時点及び立下がり時点での前記水平カウンタ(71)のカウント値が格納されている。一方、動作情報格納用レジスタ装置(76)には、パルスの作成を開始すべき時点での前記垂直カウンタ(72)のカウント値、前記フィールドカウンタ(73)のカウント値、及び該パルスについてのカウント値が格納されている波形情報格納用レジスタ装置(75)のレジスタ番号が格納されている。
【０００９】
上記の３つのカウンタ(71)(72)(73)の出力端子、波形情報格納用レジスタ装置(75)の出力端子、及び動作情報格納用レジスタ装置(76)の出力端子には、コンパレータ(77)の入力端子が接続されている。
コンパレータ(77)では、垂直カウンタ(72)から供給されたカウント値及びフィールドカウンタ(73)から供給されたカウント値がそれぞれ動作情報格納用レジスタ装置(76)から供給された垂直カウント値及びフィールドカウント値と一致したときに、波形情報格納用レジスタ装置(75)から供給されたカウント値の中から、前記動作情報格納用レジスタ装置(76)から供給されたレジスタ番号を有するレジスタからのカウント値が選択され、選択されたカウント値と水平カウンタ(71)からのカウント値との比較が開始される。コンパレータ(77)の出力は、両カウント値が一致したときにハイからロー、或いはローからハイに切り替わる。この様にして、電荷読出しパルス及び垂直タイミングパルスが作成される。
例えば、コンパレータ(77)によって選択されたカウント値が“１”、“３”及び“５”である場合、図１２に示す第１垂直タイミングパルスＸＶ１が作成される。該垂直タイミングパルスＸＶ１は、図示の如く、水平カウンタ(71)のカウント値h_cuntが“１”となった時点でローからハイに変化し、その後、該カウント値h_cuntが“３”となった時点でハイからローに変化し、更に該カウント値h_cuntが“５”となった時点でローからハイに変化する。
【００１０】
尚、複数のカウンタ処理を時分割で繰返し行なうことによって周期の異なる複数のパルス信号を作成するカウンタ回路が提案されている(特許文献１参照)。
【特許文献１】特開２００３−２５８６２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記従来の固体撮像素子駆動装置においては、図１１に示すタイミングジェネレータの波形情報格納用レジスタ装置(75)に、第１〜第６の電荷読出しパルスＸＶ１read〜ＸＶ６read、読み出された電荷を水平レジスタに転送するための第１〜第６の垂直タイミングパルスＸＶ１transfer〜ＸＶ６transfer、及び露光時に画素から垂直レジスタに漏れた電荷を高速で掃き捨てる高速掃捨て動作を行なうための第１〜第６の垂直タイミングパルス等、多数のパルスについてのカウンタ値が格納される。然も、固体撮像素子の多様化によってパルスの波形が複雑化しており、各パルスについて多数のカウント値が格納される。この様に、多数のパルスについて多数のカウント値が波形情報格納用レジスタ装置(75)に格納されるため、該レジスタ装置(75)を構成する多数のレジスタをコンパレータ(77)に接続しなければならず、回路構成が複雑となる問題があった。又、波形情報格納用レジスタ装置(75)を構成する多数のレジスタからのカウント値が入力される多数のゲートをコンパレータ(77)に設けなければならず、コンパレータ(77)が大型となって、回路規模が大きくなる問題があった。
本発明の目的は、従来よりも簡易な回路構成で、且つ回路規模の小さい固体撮像素子駆動装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明に係る固体撮像素子駆動装置は、
固体撮像素子に対する駆動信号についての波形情報が格納されているランダムアクセス可能なメモリ手段と、
該メモリ手段から波形情報を読み出し、読み出した波形情報に基づいて駆動信号を作成する信号作成手段
とを具えている。
【００１３】
上記本発明に係る固体撮像素子駆動装置においては、駆動信号についての波形情報を格納するメモリ手段として、例えばＳＲＡＭ等のランダムアクセスメモリが採用される。ＳＲＡＭ等のランダムアクセスメモリは、アドレスによって１つのメモリセルに対し選択的にアクセス可能であるため、１つの出力端子を信号作成手段に接続すればよく、回路構成が簡易となる。又、信号作成手段にはメモリ手段からの波形情報が入力される１つのゲートを設ければよく、信号作成手段が小型となって回路規模が小さくなる。
【００１４】
具体的には、一定の周期でカウントアップされるカウンタ手段を具えており、前記波形情報には、駆動信号の値が変化する時点での前記カウンタ手段のカウント値が含まれており、前記信号作成手段は、前記カウンタ手段のカウント値と前記メモリ手段に格納されているカウント値とを比較し、両カウント値が一致した時点で出力値を変化させる。
【００１５】
上記具体的構成においては、カウンタ手段のカウント値とメモリ手段に格納されているカウント値とが一致した時点で信号作成手段の出力値を変化させることによって、駆動信号が作成される。
【００１６】
又、具体的には、同じ波形を有する複数のパルスからなる駆動信号を作成することが可能であって、前記波形情報には、駆動信号の値が変化する時点間の前記カウンタ手段のカウント値の増大量が含まれており、前記信号作成手段は、前記カウンタ手段のカウント値が前記増大量だけ増大した時点で出力値を変化させる動作を繰り返す。
【００１７】
上記具体的構成においては、カウンタ手段のカウント値がメモリ手段に格納されている増大量だけ増大した時点で出力値を変化させる動作を繰り返すことによって、同じ波形を有する複数のパルスからなる駆動信号が作成される。該具体的構成によれば、１つのパルスについての波形情報をメモリ手段に格納すればよく、駆動信号を構成する全てのパルスについての波形情報をメモリ手段に格納する構成に比べて、メモリ手段に格納される波形情報を減少させることが出来る。
【００１８】
更に具体的には、駆動信号の作成を開始すべき時点を表わす作成開始情報と該駆動信号についての波形情報の格納開始アドレスを表わすアドレス情報とが格納されている情報格納手段
を具え、前記信号作成手段は、前記情報格納手段に格納されている作成開始情報が表わす時点で、該情報格納手段に格納されているアドレス情報が表わす格納開始アドレスから波形情報の読出しを開始する。
【００１９】
上記具体的構成においては、情報格納手段に格納されている作成開始情報が表わす時点で該情報格納手段に格納されているアドレス情報が表わす格納開始アドレスから波形情報の読出しが開始され、読み出された波形情報に基づいて駆動信号を作成する動作が開始される。
【発明の効果】
【００２０】
本発明に係る固体撮像素子駆動装置によれば、従来よりも回路構成が簡易になると共に、回路規模が小さくなる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明をＣＣＤからなる固体撮像素子の駆動装置に実施した形態につき、図面に沿って具体的に説明する。
本発明に係る固体撮像素子駆動装置は、図２に示す固体撮像素子(１)を駆動するものであり、該固体撮像素子(１)には、第１の位相を有する第１垂直転送パルスＶφ１の入力端子８、第２の位相を有する第２垂直転送パルスＶφ２の入力端子７、第３の位相を有する一対の第３垂直転送パルスＶφ３Ａ及びＶφ３Ｂの入力端子６、５、第４の位相を有する第４垂直転送パルスＶφ４の入力端子４、第５の位相を有する一対の第５垂直転送パルスＶφ５Ａ及びＶφ５Ｂの入力端子３、２、及び第６の位相を有する第６垂直転送パルスＶφ６の入力端子１が設けられている。これらの入力端子に各垂直転送パルスが供給されることによって、垂直レジスタ(12)に蓄積された電荷が水平レジスタ(13)に転送される。
又、該固体撮像素子(１)には、一対の第１水平転送パルスＨφ１Ａ及びＨφ１Ｂの入力端子21、16と、第１水平転送パルスを反転してなる一対の第２水平転送パルスＨφ２Ａ及びＨφ２Ｂの入力端子22、17とが設けられている。これらの入力端子に各水平転送パルスが供給されることによって、垂直レジスタ(12)から水平レジスタ(13)に転送された電荷が外部に出力される。
【００２２】
図１は、本発明に係る固体撮像素子駆動装置の構成を表わしている。上記固体撮像素子(１)には、垂直転送駆動回路(２)及び水平転送駆動回路(３)が接続されており、垂直転送駆動回路(２)から上記の第１垂直転送パルスＶφ１、第２垂直転送パルスＶφ２、一対の第３垂直転送パルスＶφ３Ａ、Ｖφ３Ｂ、第４垂直転送パルスＶφ４、一対の第５垂直転送パルスＶφ５Ａ、Ｖφ５Ｂ及び第６垂直転送パルスＶφ６が供給されると共に、水平転送駆動回路(３)から一対の第１水平転送パルスＨφ１Ａ、Ｈφ１Ｂ、及び一対の第２水平転送パルスＨφ２Ａ、Ｈφ２Ｂが供給される。
垂直転送駆動回路(２)及び水平転送駆動回路(３)には、タイミングジェネレータ(ＴＧ)(４)が接続されており、タイミングジェネレータ(４)から垂直転送駆動回路(２)へ、第１垂直タイミングパルス、第２垂直タイミングパルス、一対の第３垂直タイミングパルス、第４垂直タイミングパルス、一対の第５垂直タイミングパルス及び第６垂直タイミングパルス及び電荷読出しパルスが供給される。又、タイミングジェネレータ(４)から水平転送駆動回路(３)へ、一対の第１水平タイミングパルス及び一対の第２水平タイミングパルスが供給される。
【００２３】
タイミングジェネレータ(４)では、後述の如くカウンタ(図示省略)を用いて第１垂直タイミングパルス、第２垂直タイミングパルス、一対の第３垂直タイミングパルス、第４垂直タイミングパルス、一対の第５垂直タイミングパルス、第６垂直タイミングパルス、及び電荷読出しパルスが作成され、これらのパルスが垂直転送駆動回路(２)に供給される。又、駆動クロックを用いて一対の第１水平タイミングパルス及び一対の第２水平タイミングパルスが作成され、これらのパルスが水平転送駆動回路(３)に供給される。
垂直転送駆動回路(２)では、タイミングジェネレータ(４)から得られる電荷読出しパルス及び第１〜第６垂直タイミングパルスから第１〜第６垂直転送パルスＶφ１、Ｖφ２、Ｖφ３Ａ、Ｖφ３Ｂ、Ｖφ４、Ｖφ５Ａ、Ｖφ５Ｂ及びＶφ６が作成され、これらのパルスが固体撮像素子(１)に供給される。一方、水平転送駆動回路(３)では、タイミングジェネレータ(４)から得られる一対の第１水平タイミングパルス及び一対の第２水平タイミングパルスを増幅することによって一対の第１水平転送パルスＨφ１Ａ、Ｈφ１Ｂ及び一対の第２水平転送パルスＨφ２Ａ、Ｈφ２Ｂが作成され、これらのパルスが固体撮像素子(１)に供給される。
【００２４】
又、固体撮像素子(１)から得られるＣＣＤ出力は、サンプリング部ＣＤＳ及びゲイン制御部ＡＧＣからなるＣＤＳ／ＡＧＣ回路(５)及びＡ／Ｄコンバータ(６)を経て、後段回路へ出力される。ＣＤＳ／ＡＧＣ回路(５)には、タイミングジェネレータ(４)から、ＣＣＤ出力をサンプリングするためのサンプリング信号ＳＨＰ、ＳＨＤが供給され、Ａ／Ｄコンバータ(６)には、タイミングジェネレータ(４)から、Ａ／Ｄ変換のためのサンプリング信号ＡＤＣＫが供給される。
【００２５】
図３は、上記タイミングジェネレータ(４)の電荷読出しパルス及び垂直転送パルスの作成部を表わしている。
該タイミングジェネレータは、駆動クロックに同期させてカウントアップされる水平カウンタ(41)と、１フィールドのライン数をカウントするものであって１水平期間の周期でカウントアップされる垂直カウンタ(42)と、１画面を構成すべき全ての画素を複数のフィールドに分けて読み出す際にフィールド数をカウントするものであって１垂直期間の周期でカウントアップされるフィールドカウンタ(43)とを具えている。これらのカウンタ(41)(42)(43)には最大値格納用レジスタ装置(44)が接続されており、最大値格納用レジスタ装置(44)からこれらのカウンタ(41)(42)(43)にそれぞれ、カウントすべき最大値ＨＭａｘ、ＶＭａｘ、ＦＭａｘが供給される。
又、タイミングジェネレータはＳＲＡＭ(45)を具えており、ＳＲＡＭ(45)には、複数の電荷読出しパルス及び垂直タイミングパルスについて夫々、極性(値)が変化する立上り時点及び立下がり時点での前記水平カウンタ(41)のカウント値を含む波形情報が格納されている。
【００２６】
更に、タイミングジェネレータは、アドレス格納用レジスタ装置(46)及び動作情報格納用レジスタ装置(47)を具えており、アドレス格納用レジスタ装置(46)には、前記ＳＲＡＭ(45)に格納されている波形情報の格納開始アドレスが格納されている。一方、動作情報格納用レジスタ装置(47)には、パルスの作成を開始すべき時点での前記垂直カウンタ(42)のカウント値、前記フィールドカウンタ(43)のカウント値、及び該パルスについての波形情報が格納されているＳＲＡＭ(45)の格納開始アドレスを含む動作情報が格納されている。
【００２７】
上記の３つのカウンタ(41)(42)(43)の出力端子、ＳＲＡＭ(45)の出力端子、アドレス格納用レジスタ装置(46)の出力端子、及び動作情報格納用レジスタ装置(47)の出力端子には、コンパレータ(48)の入力端子が接続されている。
コンパレータ(48)の出力端子にはアドレスカウンタ(49)の入力端子が接続されており、該カウンタ(49)の出力端子は前記ＳＲＡＭ(45)の入力端子に接続されている。
【００２８】
コンパレータ(48)では、垂直カウンタ(42)から供給されたカウント値及びフィールドカウンタ(43)から供給されたカウント値がそれぞれ、動作情報格納用レジスタ装置(47)から供給された動作情報に含まれる垂直カウント値及びフィールドカウント値と一致したときに、アドレス格納用レジスタ装置(46)から供給された格納開始アドレスの中から前記動作情報に含まれる格納開始アドレスが選択され、選択された格納開始アドレスが初期アドレスとしてアドレスカウンタ(49)にセットされる。
アドレスカウンタ(49)にセットされているアドレスがＳＲＡＭ(45)に供給されて、ＳＲＡＭ(45)の該アドレスに格納されている波形情報がコンパレータ(48)に読み出され、コンパレータ(48)では、読み出された波形情報に含まれるカウント値と水平カウンタ(41)からのカウント値とが比較されて、両カウント値が一致したときに、コンパレータ(48)の出力がハイからロー、或いはローからハイに切り替わる。そして、前記アドレスカウンタ(49)がカウントアップされて、ＳＲＡＭ(45)から前記アドレスの次の番地に格納されている波形情報がコンパレータ(48)に読み出され、該波形情報に含まれるカウント値と水平カウンタ(41)からのカウント値とが一致したときに、コンパレータ(48)の出力がハイからロー、或いはローからハイに切り替わる。この様に、ＳＲＡＭ(45)から波形情報を順次読み出し、読み出した波形情報に含まれるカウント値と水平カウンタ(41)のカウント値とが一致したときにコンパレータ(48)の出力値を変化させることによって、矩形パルスからなる電荷読出しパルス及び垂直転送パルスが作成される。
【００２９】
図４及び図５は、上記動作情報格納用レジスタ装置(47)に格納されている動作情報を表わしている。
上記固体撮像素子(１)は、画素から垂直レジスタに電荷を読み出す電荷読出しモードと、読み出された電荷を垂直レジスタから水平レジスタに転送する転送モードと、画素から垂直レジスタに漏れた電荷を高速で掃き捨てる２つの高速掃捨てモードの４つの動作モードの設定が可能である。
【００３０】
図４は、動画(スルー画)の表示時に設定されるモニタモードにおける動作情報を表わしており、図示の如く、垂直カウンタのカウント値v_cuntと、固体撮像素子の動作モード情報modと、ＳＲＡＭに格納されている波形情報の格納開始アドレスadr_iniとが格納されている。
又、静止画の記録時に設定される全画素取り込みモードは、１画面を構成すべき全ての画素の電荷を４つのフィールドに分けて読み出すモードであって、図５は、該全画素取り込みモードにおける動作情報を表わしている。図示の如く、フィールドカウンタのカウント値f_cuntと、垂直カウンタのカウント値v_cuntと、固体撮像素子の動作モード情報modと、ＳＲＡＭに格納されている波形情報の格納開始アドレスadr_iniとが格納されている。
【００３１】
図４及び図５に示す動作モード情報modの“００”は電荷読出しモード、“０１”は転送モード、“１０”は第１高速掃捨てモード、“１１”は第２高速掃捨てモードを表わしている。
格納開始アドレスadr_iniの“adr  1st”、“adr  2nd”、“adr  3rd”及び“adr  4th”はそれぞれ、第１フィールド、第２フィールド、第３フィールド及び第４フィールドの画素の電荷を読み出すための電荷読出しパルスについての波形情報の格納開始アドレスを表わしている。又、“adr  tsf”は、画素から読み出された電荷を水平レジスタに転送するための垂直タイミングパルスについての波形情報の格納開始アドレスを表わしている。更に、“adr  h1”及び“adr  h2”はそれぞれ、第１高速掃捨て動作及び第２高速掃捨て動作を行なうための垂直タイミングパルスについての波形情報の格納開始アドレスを表わしている。
【００３２】
モニタモードにおいては、図４に示す動作情報に基づいて、図３に示すアドレスカウンタ(49)に初期アドレスがセットされる。
即ち、コンパレータ(48)は、垂直カウンタ(42)のカウント値が“０”のときに、第１フィールドの画素の電荷を読み出すための電荷読出しパルスについての波形情報の格納開始アドレス“adr  1st”をアドレスカウンタ(49)にセットし、その後、垂直カウンタ(42)のカウント値が“１”となったときに、画素から読み出された電荷を水平レジスタに転送するための垂直タイミングパルスについての波形情報の格納開始アドレス“adr  tsf”をアドレスカウンタ(49)にセットする。
【００３３】
一方、全画素取り込みモードにおいては、図５に示す動作情報に基づいて、アドレスカウンタ(49)に初期アドレスがセットされる。
即ち、コンパレータ(48)は、フィールドカウンタ(43)のカウント値が“０”であって、且つ垂直カウンタ(42)のカウント値が“０”のときに、第１高速掃捨て動作を行なうための垂直タイミングパルスについての波形情報の格納開始アドレス“adr  h1”をアドレスカウンタ(49)にセットし、その後、垂直カウンタ(42)のカウント値が“２”となったときに、第１フィールドの画素の電荷を読み出すための電荷読出しパルスについての波形情報の格納開始アドレス“adr  1st”をアドレスカウンタ(49)にセットする。そして、垂直カウンタ(42)のカウント値が“５”となったときに、画素から読み出された電荷を水平レジスタに転送するための垂直タイミングパルスについての波形情報の格納開始アドレス“adr  tsf”をアドレスカウンタ(49)にセットする。
その後、フィールドカウンタ(43)のカウント値が“１”となって、且つ垂直カウンタ(42)のカウント値がリセットされて“０”となったときに、第２高速掃捨て動作を行なうための垂直タイミングパルスについての波形情報の格納開始アドレス“adr  h2”をアドレスカウンタ(49)にセットする。以下同様にして、フィールドカウンタ(43)のカウント値と垂直カウンタ(42)のカウント値とに基づいて、波形情報の格納開始アドレスがアドレスカウンタ(49)にセットされる。
【００３４】
図６及び図７は、上記ＳＲＡＭ(45)に格納されている波形情報の例を表わしている。
図６は、画素から読み出された電荷を水平レジスタに転送するための垂直タイミングパルスについての波形情報の例を表わしており、各アドレスaddrに、極性が変化する立上り時点及び立下がり時点での水平カウンタのカウント値cuntと、極性polとが格納されている。極性polは、作成すべき垂直タイミングパルス数と同じビット数を有しており、各ビットデータは“０”或いは“１”の値をとる。尚、図６においては、第１〜第６垂直タイミングパルスの内、第１垂直タイミングパルス及び第２垂直タイミングパルスのみの極性が表わされている。
【００３５】
一方、図７は、高速掃捨て動作を行なうための垂直タイミングパルスについての波形情報の例を表わしている。高速掃捨て動作時には同じ波形の垂直タイミングパルスが繰り返し作成され、ＳＲＡＭの各アドレスaddrには、水平カウンタのカウント値cuntと、極性polと、繰り返されるパルスについてのデータ開始アドレスであるか否かを表わす開始データsttと、繰り返されるパルスについてのデータ終了アドレスであるか否かを表わす終了データrstと、パルスの繰返し回数を表わす回数データtimとが格納されている。水平カウンタのカウント値cuntは、繰り返されないパルスについては極性が変化する立上り時点及び立下り時点でのカウント値を表わし、繰り返されるパルスについては、１つ前の立上り時点或いは立下り時点からの増大量を表わしている。又、極性polは、作成すべき垂直タイミングパルス数と同じビット数を有しており、各ビットデータは“０”或いは“１”の値をとる。尚、図７においては、第１〜第６垂直タイミングパルスの内、第１垂直タイミングパルス及び第２垂直タイミングパルスのみの極性が表わされている。更に、開始データsttは、データ開始アドレスであることを表わす“１”の値、或いはデータ開始アドレスでないことを表わす“０”の値をとり、終了データrstは、データ終了アドレスであることを表わす“１”の値、或いはデータ終了アドレスでないことを表わす“０”の値をとる。
【００３６】
図８は、図６に示す波形情報に基づいて第１垂直タイミングパルス、及び第２垂直タイミングパルスが作成される様子を表わしている。尚、水平カウンタのカウント値は“０”に初期化された後、カウントアップが開始される。又、コンパレータ(48)の第１の出力値ＸＶ１及び第２の出力値ＸＶ２の初期値は“０”に設定されている。
先ず、アドレスカウンタにアドレスaddr“００”がセットされて、ＳＲＡＭから該アドレスに格納されているカウント値cunt“５”及び極性pol“０１”が読み出され、その後、水平カウンタのカウント値h_cuntが“５”となった時点で、第１の出力値ＸＶ１が“０”から“１”に変化する。
【００３７】
そして、アドレスカウンタが１だけカウントアップされて、ＳＲＡＭのアドレスaddr“０１”からカウント値cunt“１０”及び極性pol“１１”が読み出され、その後、水平カウンタのカウント値h_cuntが“１０”となった時点で、第２の出力値ＸＶ２が“０”から“１”に変化する。以下同様にして、アドレスカウンタが１ずつカウントアップされてＳＲＡＭに格納されているカウント値cunt及び極性polが順次読み出され、水平カウンタのカウント値h_cuntが読み出したカウント値cuntと一致した時点で第１の出力値ＸＶ１或いは第２の出力値ＸＶ２が変化することになる。この様に、コンパレータ(48)の第１の出力値ＸＶ１を変化させることによって第１垂直タイミングパルスが作成されると共に、第２の出力値ＸＶ２を変化させることによって第２垂直タイミングパルスが作成されることになる。尚、第３〜第６垂直タイミングパルスについても同様にして作成される。
【００３８】
図９は、図７に示す波形情報に基づいて第１垂直タイミングパルスＸＶ１、及び第２垂直タイミングパルスＸＶ２が作成される様子を表わしている。尚、水平カウンタのカウント値は“０”に初期化された後、カウントアップが開始される。又、コンパレータ(48)の第１の出力値ＸＶ１及び第２の出力値ＸＶ２の初期値は“０”に設定されている。
先ずアドレスカウンタにアドレスaddr“００”がセットされて、ＳＲＡＭの該アドレスに格納されているカウント値cunt“５”、極性pol“０１”、開始データstt“０”、終了データrst“０”及び回数データtim“０”が読み出され、その後、水平カウンタのカウント値h_cuntが“５”となった時点で、第１の出力値ＸＶ１が“０”から“１”に変化する。
【００３９】
そして、アドレスカウンタが１だけカウントアップされて、ＳＲＡＭのアドレスaddr“０１”からカウント値cunt“１０”、極性pol“１１”、開始データstt“１”、終了データrst“０”及び回数データtim“０”が読み出され、その後、水平カウンタのカウント値h_cuntが“１０”となった時点で、第２の出力値ＸＶ２が“０”から“１”に変化する。
【００４０】
更にアドレスカウンタが１だけカウントアップされて、ＳＲＡＭのアドレスaddr“０２”からカウント値cunt“４”、極性pol“１０”、開始データstt“０”、終了データrst“０”及び回数データtim“３”が読み出され、その後、水平カウンタのカウント値h_cuntが前回読み出されたカウント値“１０”に今回読み出されたカウント値“４”を足した“１４”となった時点で、第１の出力値ＸＶ１が“１”から“０”に変化する。以下同様にして、アドレスカウンタが１ずつカウントアップされてＳＲＡＭのアドレスaddr“０３”、“０４”及び“０５”から順次、カウント値cunt、極性pol、開始データstt、終了データrst及び回数データtimが読み出され、水平カウンタのカウント値h_cuntが読み出したカウント値cuntだけ増大する度に第１の出力値ＸＶ１或いは第２の出力値ＸＶ２が変化することになる。
【００４１】
その後、ＳＲＡＭのアドレスaddr“０２”〜“０５”に格納されている水平カウンタのカウント値cunt及び極性polが２回読み出され、水平カウンタのカウント値h_cuntが読み出したカウント値cuntだけ増大する度に第１の出力値ＸＶ１或いは第２の出力値ＸＶ２が変化することになる。この様に、ＳＲＡＭのアドレスaddr“０２”〜“０５”に格納されている水平カウンタのカウント値cunt及び極性polを３回用いてコンパレータ(48)の第１の出力値ＸＶ１及び第２の出力値ＸＶ２を変化させることによって、同じ波形の第１垂直タイミングパルスが３回繰り返し作成されると共に、同じ波形の第２垂直タイミングパルスが３回繰り返し作成されることになる。
【００４２】
上記本発明に係る固体撮像素子駆動装置においては、電荷読出しパルス及び垂直タイミングパルスについての波形情報が図３に示すＳＲＡＭ(45)に格納されており、該ＳＲＡＭ(45)はアドレスによって１つのメモリセルに対し選択的にアクセス可能なランダムアクセスメモリであるため、ＳＲＡＭ(45)の１つの出力端子をコンパレータ(48)に接続すればよい。又、アドレス格納用レジスタ装置(46)を構成する複数のレジスタの出力端子をコンパレータ(48)に接続しなければならないが、アドレス格納用レジスタ装置(46)に格納される情報量は、図１１に示す従来の波形情報格納用レジスタ装置(75)に格納される情報量に比べて大幅に少ないため、アドレス格納用レジスタ装置(46)とコンパレータ(48)とを互いに接続する接続線の数は、従来の波形情報格納用レジスタ装置(75)とコンパレータ(77)とを互いに接続する接続線に比べて大幅に少ない。従って、コンパレータ(48)とＳＲＡＭ(45)及びアドレス格納用レジスタ装置(46)との間の接続線数は、従来のコンパレータ(77)と波形情報格納用レジスタ装置(75)との間の接続線数よりも少なくなり、従来よりも回路構成が簡易となる。
【００４３】
又、上記本発明に係る固体撮像素子駆動装置においては、コンパレータ(48)にＳＲＡＭ(45)からの波形情報が入力される１つのゲート(図示省略)を設ければよい。又、コンパレータ(48)にアドレス格納用レジスタ装置(46)からのアドレスが入力されるゲートを設けなければならないが、コンパレータ(48)に設けられるアドレス入力用のゲート数は、従来のコンパレータ(77)に設けられる波形情報入力用のゲート数に比べて大幅に少ない。従って、コンパレータ(48)に設けられるゲート数は従来よりも少なくなってコンパレータ(48)が小型となり、回路規模が小さくなる。
【００４４】
尚、本発明の各部構成は上記実施の形態に限らず、特許請求の範囲に記載の技術的範囲内で種々の変形が可能である。
例えば、上記実施の形態においては、電荷読出しパルス及び垂直タイミングパルスについての波形情報をＳＲＡＭ(45)に格納しているが、これに限らず、その他の周知のランダムアクセスメモリに格納することが可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明に係る固体撮像素子駆動装置の構成を表わすブロック図である。
【図２】固体撮像素子の構成を表わすブロック図である。
【図３】上記固体撮像素子駆動装置のタイミングジェネレータの構成を表わすブロック図である。
【図４】モニタモードにおける動作情報を表わす図である。
【図５】全画素取り込みモードにおける動作情報を表わす図である。
【図６】読み出された電荷を垂直レジスタに転送するための垂直タイミングパルスについての波形情報を表わす図である。
【図７】高速掃捨て動作を行なうための垂直タイミングパルスについての波形情報を表わす図である。
【図８】図６に示す波形情報に基づいて第１垂直タイミングパルス及び第２垂直タイミングパルスが作成される様子を表わすタイムチャートである。
【図９】図７に示す波形情報に基づいて第１垂直タイミングパルス及び第２垂直タイミングパルスが作成される様子を表わすタイムチャートである。
【図１０】従来の固体撮像素子駆動装置の構成を表わすブロック図である。
【図１１】上記固体撮像素子駆動装置のタイミングジェネレータの構成を表わすブロック図である。
【図１２】上記タイミングジェネレータによって垂直タイミングパルスが作成される様子を表わすタイムチャートである。
【符号の説明】
【００４６】
(１)  固体撮像素子
(２)  垂直転送駆動回路
(３)  水平転送駆動回路
(４)  タイミングジェネレータ
(41)  水平カウンタ
(42)  垂直カウンタ
(43)  フィールドカウンタ
(44)  最大値格納用レジスタ装置
(45)  ＳＲＡＭ
(46)  アドレス格納用レジスタ装置
(47)  動作情報格納用レジスタ装置
(48)  コンパレータ
(49)  アドレスカウンタ
(５)  ＣＤＳ／ＡＧＣ回路
(６)  Ａ／Ｄコンバータ
【図１】
2007013698.tif 000003
【図２】
2007013698.tif 000004
【図３】
2007013698.tif 000005
【図４】
2007013698.tif 000006
【図５】
2007013698.tif 000007
【図６】
2007013698.tif 000008
【図７】
2007013698.tif 000009
【図８】
2007013698.tif 000010
【図９】
2007013698.tif 000011
【図１０】
2007013698.tif 000012
【図１１】
2007013698.tif 000013
【図１２】
2007013698.tif 000014