(57)【要約】【課題】リピータを任意の位置に配置することにより、信号の伝達速度を大幅に改善する。【解決手段】半導体集積回路装置１において、コア電源領域２，３，５の中央部、コア電源領域４〜８の左側、および半導体集積回路装置１の上部と下部には、配線の中継点となるリピータが設けられたリピータ領域１０がそれぞれ設けられている。そして、コア電源領域２〜８、およびリピータ領域１０を囲むようにしてリピータ用電源スイッチ領域１１が形成されている。リピータ領域１０に接続される基準電位の電源線は、等間隔でコア電源領域２〜８全体に配線レイアウトされることになり、リピータ領域１０をフレキシブルにレイアウトすることが可能となる。これにより、効率よいリピータの配置が可能となり、半導体集積回路装置１の性能を向上させることができる。【選択図】  図１
2007243077.tif 000002
【特許請求の範囲】
【請求項１】
個別に電源電圧の供給が制御される複数の電源領域が設けられており、前記電源領域には、１つ以上の機能モジュールが配置された半導体集積回路装置であって、
前記電源領域の電源供給を制御する電源供給部と、
任意の前記電源領域に信号を送受信するリピータを備えたリピータ領域と、
制御信号に基づいて前記リピータ領域に電源の供給制御を行うリピータ電源供給スイッチ部とを備え、
前記リピータ領域は、任意の前記電源領域に配置され、
前記リピータ電源供給スイッチ部は、
複数の前記電源領域が形成された半導体チップにおける対向する２辺の周辺部に配置されていることを特徴とする半導体集積回路装置。
【請求項２】
請求項１記載の半導体集積回路装置において、
前記リピータ領域は、周辺部がＷＥＬＬ分離により囲まれていることを特徴とする半導体集積回路装置。
【請求項３】
請求項１または２記載の半導体集積回路装置において、
前記電源供給部は、
電源供給要求信号に基づいて、制御信号を出力するスイッチ制御部と、
前記電源領域と基準電位との間に接続され、前記スイッチ制御部から出力された制御信号に基づいて、スイッチングを行い、前記電源領域における電源電圧の供給を制御する電源スイッチ部とよりなり、
前記スイッチ制御部から出力された制御信号を前記電源スイッチ部に伝達する制御信号線は、前記電源領域に電源を供給するリング状に形成された電源リング電源配線から遠ざかるように配線されていることを特徴とする半導体集積回路装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体集積回路装置において、
前記電源領域は、Ｄｅｅｐ  Ｎ−ＷＥＬＬ上に形成されていることを特徴とする半導体集積回路装置。
【請求項５】
請求項１〜４のいずれか１項に記載の半導体集積回路装置において、
前記電源領域は、Ｎ−ＷＥＬＬでＰ−ＷＥＬＬを挟み込むように繰り返しレイアウトされていることを特徴とする半導体集積回路装置。
【請求項６】
請求項５記載の半導体集積回路装置において、
複数の前記電源領域を半導体チップにレイアウトした際に、前記Ｎ−ＷＥＬＬが直線上に配置されていることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の高性能化技術に関し、特に、複数の電源電圧が供給される電源領域を備えた半導体集積回路装置における速度特性の改善に有効な技術に関する。
【背景技術】
【０００２】
近年、移動体通信の１つとして、携帯電話が広く普及しており、その機能に対しても多様性が求められている。たとえば、携帯電話に用いられる半導体集積回路装置は、低消費電力化の要求が非常に強くなっている。
【０００３】
このような半導体集積回路装置における低消費電力化技術としては、たとえば、異なる電圧レベルが供給されるコア電源領域を分割し、その分割された領域毎に電源のＯＮ／ＯＦＦを制御するものが知られている。
【０００４】
個々のコア電源領域には、電源用スイッチがそれぞれ設けられている。電源用スイッチは、コア電源領域を囲むように設けられており、各々のコア電源領域と基準電位ＶＳＳとの間に接続されている。
【０００５】
そして、制御信号に基づいて、任意のコア電源領域と基準電位ＶＳＳとを接続／非接続とすることによって電源供給のＯＮ／ＯＦＦを行っている。
【０００６】
また、異なるコア電源領域に信号を送受信する際には、中継用バッファ、いわゆるリピータが設けられ、該リピータにより配線長が長くなる配線を中継し、信号の電気的特性の劣化を防止している。
【０００７】
この種のコア電源領域間の信号を中継する中継用バッファにおける電源供給技術としては、たとえば、バッファ挿入ブロックに供給される電源ではない別の電源を該信号中継用バッファに供給することにより、ブロック間信号中継バッファの電源供給を確保したまま、各レイアウトブロックごとに電源制御を実現するものがある（特許文献１参照）。
【特許文献１】特開２００３−７８００９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところが、上記のようなコア電源領域間に挿入されるリピータによる信号伝達技術、および電源スイッチのレイアウト技術では、次のような問題点があることが本発明者により見い出された。
【０００９】
リピータは、一般的に、任意の１つのコア電源領域における出力側の電源領域に配置されている。この場合、コア電源領域の細分化に伴い、異なるコア電源領域間への配線長が長くなってしまう。
【００１０】
これにより、信号の電気的特性が劣化してしまうとともに、ＥＭ（Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ）の耐性なども低くなってしまうことになり、半導体集積回路装置の信頼性を損ねてしまう恐れがある。
【００１１】
また、電源用スイッチは、前述したようにコア電源領域を囲むように設けられており、コア電源領域の細分化が進むと、電源用スイッチに必要なレイアウト面積が増大し、半導体チップが大型化してしまうという問題がある。
【００１２】
本発明の目的は、リピータを任意の位置に配置することにより、信号の伝達速度を大幅に改善することのできる技術を提供することにある。
【００１３】
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１５】
本発明は、個別に電源電圧の供給が制御される複数の電源領域が設けられており、該電源領域には、１つ以上の機能モジュールが配置された半導体集積回路装置であって、電源領域の電源供給を制御する電源供給部と、任意の電源領域に信号を送受信するリピータを備えたリピータ領域と、制御信号に基づいてリピータ領域に電源の供給制御を行うリピータ電源供給スイッチ部とを備え、該リピータ領域は、任意の電源領域に配置され、リピータ電源供給スイッチ部は、複数の電源領域が形成された半導体チップにおける対向する２辺の周辺部に配置されているものである。
【００１６】
また、本願のその他の発明の概要を簡単に示す。
【００１７】
本発明は、前記リピータ領域が、周辺部がＷＥＬＬ分離により囲まれているものである。
【００１８】
また、本発明は、前記電源供給部が、電源供給要求信号に基づいて、制御信号を出力するスイッチ制御部と、電源領域と基準電位との間に接続され、スイッチ制御部から出力された制御信号に基づいて、スイッチングを行い、電源領域における電源電圧の供給を制御する電源スイッチ部とよりなり、スイッチ制御部から出力された制御信号を電源スイッチ部に伝達する制御信号線は、電源領域に電源を供給するリング状に形成された電源リング電源配線から遠ざかるように配線されているものである。
【００１９】
さらに、本発明は、前記電源領域がＤｅｅｐ  Ｎ−ＷＥＬＬ上に形成されているものである。
【００２０】
また、本発明は、前記電源領域が、Ｎ−ＷＥＬＬでＰ−ＷＥＬＬを挟み込むように繰り返しレイアウトされているものである。
【００２１】
さらに、本発明は、複数の前記電源領域を半導体チップにレイアウトした際に、Ｎ−ＷＥＬＬが直線上に配置されているものである。
【発明の効果】
【００２２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２３】
（１）半導体集積回路装置における面積オーバヘッドを小さくすることできる。
【００２４】
（２）また、半導体集積回路装置における耐ＥＭＣ性能を向上させることができる。
【００２５】
（３）さらに、効率よいリピータの配置が可能となり、半導体集積回路装置の性能を向上させることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２７】
図１は、本発明の一実施の形態による半導体集積回路装置における電源供給領域を示す説明図、図２は、図１の半導体集積回路装置における電源線のレイアウト例を示す説明図、図３は、図１の半導体集積回路装置に設けられたリピータ領域に接続される基準電位ＶＳＳの電源線におけるレイアウトの一例を示す説明図、図４は、図３の電源線におけるリピータ領域への給電の説明図、図５は、図１の半導体集積回路装置に設けられた電源スイッチ領域における制御信号線の配線例を示す説明図、図６は、図１の半導体集積回路装置における電源分離構造を示す半導体チップの断面図、図７は、図６の半導体チップに形成される電源領域における電源分離構造の平面レイアウトを示した説明図、図８は、図７に示した電源領域のレイアウトによってコア電源領域を形成した際の一例を示す説明図である。
【００２８】
本実施の形態において、半導体集積回路装置１は、たとえば、携帯電話などの電子システムに用いられる。図１は、半導体集積回路装置１における電源供給領域の構成を示す説明図である。
【００２９】
図示するように、半導体集積回路装置１は、機能毎にコア電源領域（電源領域）２〜８が分割されており、一部のコア電源領域（たとえば、コア電源領域８）に対する電源供給ＯＦＦ（遮断）したまま、その他のコア電源領域（たとえば、コア電源領域２〜７）に対する電源供給を行い、コア電源領域における通常の動作を可能とする。
【００３０】
これらコア電源領域２〜８の周辺部には、電源スイッチ領域（電源供給部）９がそれぞれ設けられている。電源スイッチ領域９には、電源スイッチ（電源スイッチ部）が設けられている。
【００３１】
電源用スイッチは、コア電源領域２〜８と基準電位ＶＳＳとの間にそれぞれ接続されており、制御信号に基づいて、任意のコア電源領域と基準電位ＶＳＳとを接続／非接続とすることによって電源供給のＯＮ／ＯＦＦを行う。
【００３２】
また、コア電源領域２，３，５の中央部、コア電源領域４〜８の左側、および半導体集積回路装置１の上部と下部には、リピータ領域１０がそれぞれ設けられている。リピータ領域１０は、配線長が長くなる配線の中継点となるリピータが設けられる領域である。
【００３３】
そして、これらコア電源領域２〜８、ならびにリピータ領域１０を囲むようにしてリピータ用電源スイッチ領域（リピータ電源供給スイッチ部）１１が形成されている。このリピータ用電源スイッチ領域１１は、リピータ領域１０と基準電位ＶＳＳとの間にそれぞれ接続された電源スイッチが設けられている。
【００３４】
電源用スイッチは、制御信号に基づいて、任意のリピータ領域１０と基準電位ＶＳＳとを接続／非接続とすることによって電源供給のＯＮ／ＯＦＦを行う。また、各々のリピータ領域１０の外側には、Ｉ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）領域１２がそれぞれ形成されている。
【００３５】
図２は、半導体集積回路装置１における電源線１３〜１７の配線レイアウト例を示す一部を拡大した説明図であり、図３は、リピータ領域１０に接続される基準電位ＶＳＳの電源線１４におけるレイアウトの一例を示す説明図である。
【００３６】
図２に示すように、半導体集積回路装置１のコア電源領域２における上方から下方にかけて、電源線１３〜１６が順番に繰り返し配線されている。また、コア電源領域２の下方に位置するコア電源領域３における上方から下方にかけては、電源線１３，１４，１７，１６が順番に繰り返し配線されている。これら電源線は、コア電源領域２〜８全体にレイアウトされている。
【００３７】
電源線１３は、基準電位ＶＳＳの電源線である。電源線１４は、リピータ領域１０における基準電位ＶＳＳ１の電源線であり、リピータ用電源スイッチ領域１１の電源スイッチＳＷを介して電源線１３に接続される。
【００３８】
電源線１５は、コア電源領域２における基準電位ＶＳＳ２の電源線であり、電源線１６は、コア電源領域３における基準電位ＶＳＳ３の電源線であり、これらは電源スイッチ領域９の電源スイッチＳＷを介して電源線１３に接続される。また、電源線１６は、電源電圧ＶＤＤを供給する電源線である。
【００３９】
スイッチＳＷは、たとえば、半導体集積回路装置１に設けられたシステムコントローラに接続されたスイッチ制御部ＰＳＷＣにより、ＯＮ／ＯＦＦが制御される。
【００４０】
よって、電源線１４は、図３に示すように、電源線４本に１本の割合で等間隔によりコア電源領域２〜８全体に配線レイアウトされることになり、リピータ領域１０をフレキシブルにレイアウトすることが可能となる。
【００４１】
また、このような電源線１４のレイアウトによって、リピータ領域１０に充分な給電を行うことができ、ＥＳＤ（ＥｌｅｃｔｒｏＳｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ）の耐性を向上させることができる。
【００４２】
図４は、電源線１４におけるリピータ領域１０への給電の説明図である。
【００４３】
電源線１３〜１７は、たとえば、最上配線層に形成されており、それら電源線１３〜１７に直交する下層の配線層に形成された配線１８がビア１９を介して電源線１４，１６にそれぞれ接続されている。そして、電源線１４，１６にそれぞれ接続された配線１８を通してリピータ領域１０に給電がされる。
【００４４】
また、リピータ領域１０は、該リピータ領域１０の周辺部がＷＥＬＬ分離（ＷＥＬＬ分離上の配線、およびビアを含む）された領域である分離セル２０で囲まれており、該分離セル２０を介して給電が行われる。また、分離セル２０には、ＥＳＤ対策の保護素子が形成されている。
【００４５】
図５は、コア電源領域３の電源スイッチ領域９における制御信号線の配線例を示す説明図である。
【００４６】
コア電源領域３には、電源スイッチ領域９のＯＮ／ＯＦＦを制御するスイッチ制御部ＰＳＷＣが設けられている。スイッチ制御部ＰＳＷＣから出力された制御信号は、制御信号線ＣＬを介して電源スイッチ領域９のスイッチに入力される。
【００４７】
コア電源領域３には、基準電位ＶＳＳ３、および電源電圧ＶＤＤの配線がリング状に配線された電源リングＤＲが形成されている。制御信号線ＣＬは、図５に示すように、電源リングＤＲから遠ざかるように（たとえば、コア電源領域４，５を経由）配線されている。
【００４８】
これにより、電源線にのるノイズなどの悪影響を受けることなく、電源スイッチ領域９のスイッチング動作が可能となり、半導体集積回路装置１の信頼性を向上させることができる。
【００４９】
図６は、半導体集積回路装置１における電源分離構造を示す半導体チップの断面図である。この図６では、簡略化のためコア電源領域２〜７が直線上に配列された際の一例を示している。
【００５０】
電源分離構造は、図示するように、Ｐ形の半導体基板（半導体チップ）２１上に素子分離領域（Ｄｅｅｐ  Ｎ−ＷＥＬＬ）２２が形成されている。
【００５１】
そして、素子分離領域２２上に、左側から右側にかけて、Ｎ−ＷＥＬＬ２３、Ｐ−ＷＥＬＬ２４、Ｎ−ＷＥＬＬ２５、Ｐ−ＷＥＬＬ２６、Ｎ−ＷＥＬＬ２７、Ｐ−ＷＥＬＬ２８、Ｎ−ＷＥＬＬ２９、Ｐ−ＷＥＬＬ３０、Ｎ−ＷＥＬＬ３１、Ｐ−ＷＥＬＬ３２、Ｎ−ＷＥＬＬ３３、Ｐ−ＷＥＬＬ３４、およびＮ−ＷＥＬＬ３５がそれぞれ形成されている。
【００５２】
Ｎ−ＷＥＬＬ２３，２５，２７，２９，３１，３３，３５は、電源電圧ＶＤＤが供給される電源領域である。Ｐ−ＷＥＬＬ２４は、リピータ領域１０の基準電位ＶＳＳ１が接続される電源領域であり、Ｐ−ＷＥＬＬ２６は、コア電源領域２の基準電位ＶＳＳ２が接続される電源領域である。
【００５３】
Ｐ−ＷＥＬＬ２８は、コア電源領域３の基準電位ＶＳＳ３が接続される電源領域であり、Ｐ−ＷＥＬＬ３０は、コア電源領域４の基準電位ＶＳＳ４が接続される電源領域である。
【００５４】
Ｐ−ＷＥＬＬ３２は、コア電源領域５の基準電位ＶＳＳ５が接続される電源領域であり、Ｐ−ＷＥＬＬ３４は、コア電源領域６の基準電位ＶＳＳ６が接続される電源領域である。
【００５５】
図７は、半導体チップに形成される任意の電源領域の説明図である。図７は、図６のコア電源領域２〜５における電源分離構造の平面レイアウトを示したものである。
【００５６】
図示するように、リピータ領域１０の基準電位ＶＳＳ１、コア電源領域２〜４の基準電位ＶＳＳ２〜基準電位ＶＳＳ４がそれぞれ接続されるＰ−ＷＥＬＬは、電源電圧ＶＤＤが供給されるＮ−ＷＥＬＬにそれぞれ挟まれるようにレイアウトされている。
【００５７】
このように、Ｎ−ＷＥＬＬでＰ−ＷＥＬＬを挟み込むようにレイアウトすることによって、図７の右側、および左側にＮ−ＷＥＬＬ３６，３７のパターンを新たにレイアウトするだけで多電源分離構造を実現することができ、レイアウト面積を小さくすることができる。
【００５８】
図８は、図７に示した電源領域のレイアウトによって各コア電源領域２〜７を形成した際の一例を示す説明図である。
【００５９】
図示するように、Ｐ−ＷＥＬＬの電源領域をＮ−ＷＥＬＬの電源領域で挟み込み、規則性を持たせてすべての電源領域を形成することにより、Ｎ−ＷＥＬＬに給電する電源領域を同一方向に直線上に形成することが可能となるので、各電源領域における電源配線パターンが複雑に引き回されて配線されることを防止することができる。
【００６０】
それにより、本実施の形態によれば、半導体集積回路装置１における面積オーバヘッドを小さくすることできる。また、半導体集積回路装置１における耐ＥＭＣ性能を向上させることが可能となる。
【００６１】
さらに、リピータ領域１０を自由に配置することができるので、効率よいリピータの配置が可能となり、半導体集積回路装置１の性能を向上させることができる。
【００６２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００６３】
本発明は、個別に電源電圧の供給が制御される複数の電源領域が設けられた半導体集積回路装置におけるリピータの最適配置技術に適している。
【図面の簡単な説明】
【００６４】
【図１】本発明の一実施の形態による半導体集積回路装置における電源供給領域を示す説明図である。
【図２】図１の半導体集積回路装置における電源線のレイアウト例を示す説明図である。
【図３】図１の半導体集積回路装置に設けられたリピータ領域に接続される基準電位ＶＳＳの電源線におけるレイアウトの一例を示す説明図である。
【図４】図３の電源線におけるリピータ領域への給電の説明図である。
【図５】図１の半導体集積回路装置に設けられた電源スイッチ領域における制御信号線の配線例を示す説明図である。
【図６】図１の半導体集積回路装置における電源分離構造を示す半導体チップの断面図である。
【図７】図６の半導体チップに形成される電源領域における電源分離構造の平面レイアウトを示した説明図である。
【図８】図７に示した電源領域のレイアウトによってコア電源領域を形成した際の一例を示す説明図である。
【符号の説明】
【００６５】
１  半導体集積回路装置
２〜８  コア電源領域（電源領域）
９  電源スイッチ領域（電源供給部）
１０  リピータ領域
１１  リピータ用電源スイッチ領域（リピータ電源供給スイッチ部）
１２  Ｉ／Ｏ領域
１３〜１７  電源線
１８  配線
１９  ビア
２０  分離セル
２１  半導体基板（半導体チップ）
２２  素子分離領域（Ｄｅｅｐ  Ｎ−ＷＥＬＬ）
２３  Ｎ−ＷＥＬＬ２３
２４  Ｐ−ＷＥＬＬ
２５  Ｎ−ＷＥＬＬ
２６  Ｐ−ＷＥＬＬ
２７  Ｎ−ＷＥＬＬ
２８  Ｐ−ＷＥＬＬ
２９  Ｎ−ＷＥＬＬ
３０  Ｐ−ＷＥＬＬ
３１  Ｎ−ＷＥＬＬ
３２  Ｐ−ＷＥＬＬ
３３  Ｎ−ＷＥＬＬ
３４  Ｐ−ＷＥＬＬ
３５  Ｎ−ＷＥＬＬ
３６，３７  Ｎ−ＷＥＬＬ
【図１】
2007243077.tif 000003
【図２】
2007243077.tif 000004
【図３】
2007243077.tif 000005
【図４】
2007243077.tif 000006
【図５】
2007243077.tif 000007
【図６】
2007243077.tif 000008
【図７】
2007243077.tif 000009
【図８】
2007243077.tif 000010