(57)【要約】【課題】周波数変換器の個数がアンテナの個数よりも少ない廉価なダイバーシチ受信装置【解決手段】図１のダイバーシチ受信装置１００は、４本のアンテナＡ１ａ、Ａ１ｂ、Ａ２ａ、Ａ２ｂを有し、アンテナＡ１ａとＡ１ｂ及びＡ２ａとＡ２ｂに対応して重み合成器（第２の合成器）１１及び１２、アナログ乗算器（周波数変換器）２１及び２２、増幅率可変アナログ増幅器３１及び３２、アナログデジタル変換器（Ａ／Ｄ）４１及び４２、並びに、複素デジタル乗算器７１及び７２を有している。重み合成器（第２の合成器）１１及び１２は、位相器（移相器）とアナログ加算器で構成できる。こうして、アナログ乗算器（周波数変換器）の個数が２と、アンテナの個数４よりも少なくすることができ、廉価なダイバーシチ受信装置を構成することが可能となる。【選択図】図１
2007243853.tif 000002
【特許請求の範囲】
【請求項１】
ダイバーシチ受信装置において、
複数個の中間周波数信号の重み付け合成、又は当該複数個の中間周波数信号から抽出したベースバンド信号の重み付け合成により１個の合成信号を形成する第１の合成器と、
第１の合成器に各々が前記中間周波数信号を出力する、複数個の周波数変換器と、
少なくとも１個の前記周波数変換器の前段に、複数個のアンテナ素子で受信した高周波信号を重み付け合成する第２の合成器とを有することを特徴とするダイバーシチ受信装置。
【請求項２】
前記第２の合成器は、２つのアンテナ素子で受信した２つの高周波信号を合成するものであって、
一方の高周波信号の位相を変換して、位相を変換しない他方の高周波信号との和信号を形成するものであることを特徴とする請求項１に記載のダイバーシチ受信装置。
【請求項３】
前記第２の合成器における一方の高周波信号の位相変換は、搬送波に対して異なる４位相から１位相が選択されることを特徴とする請求項２に記載のダイバーシチ受信装置。
【請求項４】
前記第２の合成器においては、一方の高周波信号の位相変換を搬送波に対して異なる４位相として、４つの位相変換された信号を形成し、各々と位相を変換しない他方の高周波信号との４つの和信号を形成し、当該４つの和信号から１つが選択されることを特徴とする請求項２に記載のダイバーシチ受信装置。
【請求項５】
前記４位相は、各々、−π＜θ≦−π／２、−π／２＜θ≦０、０＜θ≦π／２、π／２＜θ≦πの４範囲からそれぞれ１位相ずつ選択されることを特徴とする請求項３又は請求項４に記載のダイバーシチ受信装置。
【請求項６】
前記４位相は、各々、−３π／４≦θ＜−π／４、−π／４≦θ＜π／４、π／４≦θ＜３π／４、３π／４≦θ＜５π／４の４範囲からそれぞれ１位相ずつ選択されることを特徴とする請求項３又は請求項４に記載のダイバーシチ受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はダイバーシチ受信装置に関する。本発明は、アンテナの配置が比較的近い場合に有効である。本発明は簡易な方法で複数個のアンテナの受信信号をより少ない個数の信号に合成するものであり、例えば車両に複数本配置されるアンテナの受信信号を、ダイバーシチ合成する場合に特に有効である。
【背景技術】
【０００２】
特許文献１は、本願出願人による特許出願の公開公報であり、ダイバーシチ受信装置の構成が記載されている。図４は４本のアンテナＡ１〜Ａ４を有する従来の受信装置９００の構成を示すブロック図である。ダイバーシチ受信装置９００は、４本のアンテナＡ１〜Ａ４に対応してアナログ乗算器２１〜２４、増幅率可変アナログ増幅器３１〜３４、アナログデジタル変換器（Ａ／Ｄ）４１〜４４、複素デジタル乗算器７１〜７４を有している。また、局部発振器２０、デジタル直交復調部５０、指向性合成の重み係数演算器６０、複素加算器８０を有している。このうち、デジタル直交復調部５０の内部は、２つ１組でブランチ１〜４毎に設けられた総計８個のデジタル乗算器と、位相がπ／２ずれた２つのデジタル正弦波を生成するためのデジタル発振器とで構成されているが、周知の構成であるためデジタル直交復調部５０として詳細を記載しない。また、増幅器制御電圧算出器９０、デジタルアナログ変換器（Ｄ／Ａ）９５を有し、増幅率可変アナログ増幅器３１〜３４におけるアナログ増幅率を制御している。
【０００３】
図４のダイバーシチ受信装置９００の内部では、各ブランチｉ（ｉは１〜４の整数）ごとに、次のような信号処理が行われる。まずアンテナＡｉで受信された高周波信号は、アナログ乗算器２ｉに出力され、局部発振器２０から出力されるアナログの高周波搬送波と乗ぜられて中間周波数帯域に変換される。尚、本願各図では帯域フィルタ、低域フィルタを省略している。
【０００４】
次にアナログ乗算器２ｉの出力は増幅率可変アナログ増幅器３ｉに入力され、デジタルアナログ変換器９５を介して増幅器制御電圧算出器９０から出力される制御電圧に従った増幅率で増幅される。増幅率可変アナログ増幅器３ｉの出力はアナログデジタル変換器（Ａ／Ｄ）４ｉに入力され、デジタル信号となる。アナログデジタル変換器（Ａ／Ｄ）４ｉの出力はデジタル直交復調部５０でデジタル直交復調され、いわゆるＩ信号とＱ信号との複素信号として出力される。各図においては、Ｉ信号とＱ信号との複素信号については２重線による矢の表現で示す。デジタル直交復調部５０のブランチ１〜４の４組の複素信号は、複素デジタル乗算器７１〜７４に出力されると供に、指向性合成の重み係数演算器６０と増幅器制御電圧算出器９０に出力される。
【０００５】
各複素デジタル乗算器７ｉにおいては、指向性合成の重み係数演算器６０からの複素重みと、Ｉ信号とＱ信号とからなる複素信号との複素乗算が行われる。複素デジタル乗算器７１〜７４の４組の出力は複素加算器８０で加算され、１組のＩ信号とＱ信号との複素信号として、指向性合成の重み係数演算器６０と、後続の信号処理部に出力される。
【０００６】
指向性合成の重み係数演算器６０での複素重みは、例えば最大比合成により行われる。この際、位相についても考慮されるので、４つの重み係数は複素信号として複素デジタル乗算器７１〜７４に出力される。また、増幅器制御電圧算出器９０の詳細は省略するが、所望の制御方法で、増幅率可変アナログ増幅器３１〜３４を制御する。簡単の為、図４では、増幅器制御電圧算出器９０から１つのデジタル指令値がデジタルアナログ変換器（Ｄ／Ａ）９５に出力され、１つのアナログ指令値で増幅率可変アナログ増幅器３１〜３４が全て制御される例を示しているが、増幅率可変アナログ増幅器３１〜３４を独立に制御するように構成しても構わない。
【特許文献１】特開２００５−１１７３４１
【発明の開示】
【発明が解決しようとする課題】
【０００７】
高周波信号を中間周波数帯域の信号に変換するアナログ乗算器２１〜２４としては、高周波素子を用いるが、これは高価である。例えばデジタルＴＶ放送ではＵＨＦの幅広い帯域での使用が想定されているが、このような帯域を受信するためには、アナログ乗算器２１〜２４として、当該広い高周波帯域で一定の特性を有する素子を用いなければならないからである。
【０００８】
そこで本発明の目的は、高周波帯域から中間周波数帯域へ変換する周波数変換器（アナログ乗算器）の個数をアンテナの本数よりも少なくすることで、ダイバーシチ受信装置全体のコストを低減することである。
【課題を解決するための手段】
【０００９】
請求項１に係る発明は、ダイバーシチ受信装置において、複数個の中間周波数信号から重み付け合成、又は当該複数個の中間周波数信号から抽出したベースバンド信号の重み付け合成により１個の合成信号を形成する第１の合成器と、第１の合成器に各々が中間周波数信号を出力する、複数個の周波数変換器と、少なくとも１個の周波数変換器の前段に、複数個のアンテナ素子で受信した高周波信号を重み付け合成する第２の合成器とを有することを特徴とするダイバーシチ受信装置である。尚、「第１の合成器」は、全てのブランチの中間周波数信号から１本の合成信号を得るものである。合成信号の帯域は中間周波数帯域でもベースバンド帯域でも良く、中間周波数信号及び合成信号は、各々アナログ信号でもデジタル信号でも全く構わない。
【００１０】
請求項２に係る発明は、第２の合成器は、２つのアンテナ素子で受信した２つの高周波信号を合成するものであって、一方の高周波信号の位相を変換して、位相を変換しない他方の高周波信号との和信号を形成するものであることを特徴とする。更に請求項３に係る発明は、第２の合成器における一方の高周波信号の位相変換は、搬送波に対して異なる４位相から１位相が選択されることを特徴とする。或いは請求項４に係る発明は、第２の合成器においては、一方の高周波信号の位相変換を搬送波に対して異なる４位相として、４つの位相変換された信号を形成し、各々と位相を変換しない他方の高周波信号との４つの和信号を形成し、当該４つの和信号から１つが選択されることを特徴とする。
【００１１】
請求項５に係る発明は、前記４位相は、各々、−π＜θ≦−π／２、−π／２＜θ≦０、０＜θ≦π／２、π／２＜θ≦πの４範囲からそれぞれ１位相ずつ選択されることを特徴とし、請求項６に係る発明は、前記４位相は、各々、−３π／４≦θ＜−π／４、−π／４≦θ＜π／４、π／４≦θ＜３π／４、３π／４≦θ＜５π／４の４範囲からそれぞれ１位相ずつ選択されることを特徴とする。
【発明の効果】
【００１２】
位相器（移相器、phase shifter）を用いて複数個のアンテナからの高周波信号をアナログ領域で合成することが可能である。周知のとおり、アナログ位相器（移相器）は極めて簡易な構成であり、高周波用周波数変換器（アナログ乗算器）と比較して極めて安価に製造可能である。位相器（移相器）の個数だけ高周波用周波数変換器（アナログ乗算器）の個数を減じることが可能であって、その効果は大きい。即ち、第２の合成器として、位相器（移相器）と加算器を用いることで、周波数変換器の個数をアンテナの本数よりも少なくすることができ、ダイバーシチ受信装置全体のコストを低減することができる。
【００１３】
位相器（移相器）を１個と加算器を１個とすれば、構成や当該変換する位相量の調整が極めて容易である。また、位相量としては、搬送波に対して異なる４位相から１位相を選択することが良い。この４位相としては、理想的には搬送波に対してπ／２ずつ異なる４位相が好ましいが、実際問題、「略」π／２ずつ異なる４位相で十分である。そこで、例えばある周波数の搬送波に対して±３π／４、±π／４の４位相があれば、その搬送波の周波数の前後の周波数に対しても、「略」±３π／４、「略」±π／４となって本願発明を適用しうる。各「第２の合成器」において、４つの位相量としていずれの位相量を選択するかは、以下の実施例のような簡易な構成が考えられる。
【発明を実施するための最良の形態】
【００１４】
本発明は、各構成要素として公知の任意の技術や装置を用いることが可能である。また、デジタル信号処理は、ソフトウエア的な処理でもハードウエア的な処理でも構わない。第２の合成器はアナログ信号での処理が好ましい。第２の合成器は位相器（移相器）と加算器が好ましい。位相器（移相器）は、ＬＣ回路やＣＲ回路で構成可能であり、オペアンプを組み合わせたアナログ位相器（移相器）でも構わない。以下、phase shifterの訳語として位相器を用いる。本発明はマルチキャリア受信にも用いることができ、この場合各サブキャリア毎に、位相量にわずかであるが差が生じる。また、例えば適用範囲の最低周波数に対して例えばπ／４、３π／４、７π／４、１１π／４、の４位相量となるように遅延時間を設定することが効果的である。
【００１５】
図１は、以下の実施例１及び実施例２におけるダイバーシチ受信装置１００の、共通部分の構成を示したブロック図である。図１のダイバーシチ受信装置１００は、４本のアンテナＡ１ａ、Ａ１ｂ、Ａ２ａ、Ａ２ｂを有し、アンテナＡ１ａ、Ａ１ｂに対応して重み合成器（第２の合成器）１１、アナログ乗算器（周波数変換器）２１、増幅率可変アナログ増幅器３１、アナログデジタル変換器（Ａ／Ｄ）４１、及び、複素デジタル乗算器７１を有している。同様に、アンテナＡ２ａ、Ａ２ｂに対応して、重み合成器（第２の合成器）１２、アナログ乗算器（周波数変換器）２２、増幅率可変アナログ増幅器３２、アナログデジタル変換器（Ａ／Ｄ）４２、及び、複素デジタル乗算器７２を有している。
【００１６】
また、局部発振器２０、デジタル直交復調部５０、指向性合成の重み係数演算器６０、複素加算器８０を有している。このうち、デジタル直交復調部５０の内部は、２つ１組でブランチ１及び２毎に設けられた総計４個のデジタル乗算器と、位相がπ／２ずれた２つのデジタル正弦波を生成するためのデジタル発振器とで構成されているが、周知の構成であるためデジタル直交復調部５０として詳細を記載しない。また、増幅器制御電圧算出器９０、デジタルアナログ変換器（Ｄ／Ａ）９５を有し、増幅率可変アナログ増幅器３１及び３２におけるアナログ増幅率を制御している。
【００１７】
ダイバーシチ受信装置１００の内部では、各ブランチｉ（ｉは１又は２）ごとに、次のような信号処理が行われる。まずアンテナＡｉａ及びＡｉｂで受信された高周波信号は、重み合成器（第２の合成器）１ｉに出力される。重み合成器（第２の合成器）１ｉからの出力はアナログ乗算器（周波数変換器）２ｉに出力され、局部発振器２０から出力されるアナログの高周波搬送波と乗ぜられて中間周波数帯域に変換される。尚、本願各図では帯域フィルタ、低域フィルタを省略していることは図４の説明でも記載した通りである。
【００１８】
次にアナログ乗算器２ｉの出力は増幅率可変アナログ増幅器３ｉに入力され、デジタルアナログ変換器９５を介して増幅器制御電圧算出器９０から出力される制御電圧に従った増幅率で増幅される。増幅率可変アナログ増幅器３ｉの出力はアナログデジタル変換器（Ａ／Ｄ）４ｉに入力され、デジタル信号となる。アナログデジタル変換器（Ａ／Ｄ）４ｉの出力はデジタル直交復調部５０でデジタル直交復調され、いわゆるＩ信号とＱ信号との複素信号として出力される。各図においては、Ｉ信号とＱ信号との複素信号については２重線による矢の表現で示す。デジタル直交復調部５０のブランチ１及び２の２組の複素信号は、複素デジタル乗算器７１及び７２に出力されると供に、指向性合成の重み係数演算器６０と増幅器制御電圧算出器９０に出力される。
【００１９】
各複素デジタル乗算器７ｉにおいては、指向性合成の重み係数演算器６０からの複素重みと、Ｉ信号とＱ信号とからなる複素信号との複素乗算が行われる。複素デジタル乗算器７１及び７２の２組の出力は複素加算器８０で加算され、１組のＩ信号とＱ信号との複素信号として、指向性合成の重み係数演算器６０と、後続の信号処理部に出力される。
【００２０】
指向性合成の重み係数演算器６０での複素重みは、例えば最大比合成により行われる。この際、位相についても考慮されるので、２つの重み係数は複素信号として複素デジタル乗算器７１及び７２に出力される。また、増幅器制御電圧算出器９０の詳細は省略するが、所望の制御方法で、増幅率可変アナログ増幅器３１及び３２を制御する。簡単の為、図１では、増幅器制御電圧算出器９０から２つのデジタル指令値がデジタルアナログ変換器（Ｄ／Ａ）９５に出力され、２つのアナログ指令値で増幅率可変アナログ増幅器３１及び３２が独立に制御される例を示しているが、増幅率可変アナログ増幅器３１及び３２を同じ増幅率で制御するように構成しても構わない。
【００２１】
図１のダイバーシチ受信装置１００においては、アナログデジタル変換器（Ａ／Ｄ）４１及び４２、デジタル直交復調部５０、指向性合成の重み係数演算器６０、複素デジタル乗算器７１及び７２、並びに、複素加算器８０が本願各請求項に係る発明の「第１の合成器」を構成している。以下、本願各請求項に係る発明の「第２の合成器」である重み合成器１１及び１２の具体例を説明する。
【実施例１】
【００２２】
図２は、図１のダイバーシチ受信装置１００の重み合成器１１及び１２の具体例である、重み合成器１１０１（第２の合成器）の構成を示すブロック図である。尚、重み合成器１１０１は、アンテナＡ１ａとＡ１ｂからの高周波信号を重み合成して周波数変換器（アナログ乗算器）２１に出力する重み合成器１１の具体例として示しているが、重み合成器１２も全く同様に構成することができる。
【００２３】
図２の重み合成器１１０１（第２の合成器）は、４段可変位相器１０１ｍと、アナログ加算器１０２と、位相量判定器１１０とから成り、位相量判定器１１０は、４段可変位相器１１１ｍと、アナログ加算器１１２と、振幅計算器１１３と、最適位相判定器１１４とから成る。
【００２４】
図２の重み合成器１１０１（第２の合成器）においては、アンテナＡ１ａからの高周波信号は、アナログ加算器１０２と、位相量判定器１１０内部のアナログ加算器１１２とに入力される。また、アンテナＡ１ｂからの高周波信号は、４段可変位相器１０１ｍと、位相量判定器１１０内部の４段可変位相器１１１ｍとに入力される。位相量判定器１１０内部の４段可変位相器１１１ｍでは、別途切替指示により４つの位相を順に切り替える。即ち、当該切替指示により、例えば搬送波の周波数に対し、３π／４位相遅れ、π／４位相遅れ、π／４位相進み、３π／４位相進みの４段を順次切り替えて、位相を変化させた高周波信号をアナログ加算器１１２に出力する。
【００２５】
アナログ加算器１１２では２つの高周波信号を加算して振幅計算器１１３に出力する。振幅計算器１１３は、アナログ加算器１１２の出力する合成信号の振幅を計算して最適位相判定器１１４に出力する。最適位相判定器１１４は振幅計算器１１３の出力する振幅が、位相量判定器１１０内部の４段可変位相器１１１ｍにおける、上記３π／４位相遅れ、π／４位相遅れ、π／４位相進み、３π／４位相進みの４段のどれにおいて一番大きかったかを判定し、当該振幅が最大となる位相量となるように、４段可変位相器１０１ｍを制御する。こうして、４段可変位相器１０１ｍは、位相量判定器１１０の制御により、アンテナＡ１ａからの高周波信号とアンテナＡ１ｂからの高周波信号との加算信号が最大振幅となるように、アンテナＡ１ｂからの高周波信号に対する位相量が４つの位相量から選択される。こうして、４段可変位相器１０１ｍの出力する位相の変化されたアンテナＡ１ｂからの高周波信号と、位相の変化していないアンテナＡ１ａからの高周波信号とがアナログ加算器１０２で合成されてアナログ乗算器（周波数変換器）２１に出力される。
【００２６】
このように、本実施例によれば、４段可変位相器を制御することにより、アナログ乗算器（周波数変換器）の個数が２と、アンテナの個数４よりも少なくすることができる。このように、高価なアナログ乗算器（周波数変換器）の個数がアンテナの個数よりも少ない、廉価なダイバーシチ受信装置を構成することが可能となる。
【実施例２】
【００２７】
図３は、図１のダイバーシチ受信装置１００の重み合成器１１及び１２の具体例である、重み合成器１１０２（第２の合成器）の構成を示すブロック図である。尚、重み合成器１１０２は、アンテナＡ１ａとＡ１ｂからの高周波信号を重み合成して周波数変換器（アナログ乗算器）２１に出力する重み合成器１１の具体例として示しているが、重み合成器１２も全く同様に構成することができる。
【００２８】
図３の重み合成器１１０２（第２の合成器）は、位相量の固定された位相器１０１−ｉとアナログ加算器１０２−ｉの組が、ｉ＝１〜４の４組と、選択回路１２０とから成る。位相量の固定された位相器１０１−１、１０１−２、１０１−３及び１０１−４は、各々、固定された位相量が、３π／４位相遅れ、π／４位相遅れ、π／４位相進み及び３π／４位相進みとなっている。
【００２９】
図３の重み合成器１１０２（第２の合成器）においては、アンテナＡ１ａからの高周波信号は、４つのアナログ加算器１０２−１〜１０２−４に出力される。また、アンテナＡ１ｂからの高周波信号は、４つの位相量の固定された位相器１０１−１、１０１−２、１０１−３及び１０１−４にそれれそれ入力され、各々位相が、３π／４遅れ、π／４遅れ、π／４進み及び３π／４進みとなって、位相の変化された高周波信号がそれぞれアナログ加算器１０２−１、１０２−２、１０２−３及び１０２−４に出力される。
【００３０】
こうして、アナログ加算器１０２−１、１０２−２、１０２−３及び１０２−４の出力は、「アンテナＡ１ａからの高周波信号」＋「３π／４遅れのアンテナＡ１ｂからの高周波信号」、「アンテナＡ１ａからの高周波信号」＋「π／４遅れのアンテナＡ１ｂからの高周波信号」、「アンテナＡ１ａからの高周波信号」＋「π／４進みのアンテナＡ１ｂからの高周波信号」、「アンテナＡ１ａからの高周波信号」＋「３π／４進みのアンテナＡ１ｂからの高周波信号」となる。これらが選択回路１２０に入力され、当該４つの和信号のうち振幅が最大のものが選択されて、アナログ乗算器（周波数変換器）２１に出力される。
【００３１】
このように、本実施例によれば、４つの位相差を有する４つの和信号から選択することにより、アナログ乗算器（周波数変換器）の個数が２と、アンテナの個数４よりも少なくすることができる。このように、高価なアナログ乗算器（周波数変換器）の個数がアンテナの個数よりも少ない、廉価なダイバーシチ受信装置を構成することが可能となる。
【産業上の利用可能性】
【００３２】
本発明は、例えば車両等に搭載され、デジタルＴＶ放送を受信するためのダイバーシチ受信装置に好適である。
【図面の簡単な説明】
【００３３】
【図１】本発明に係るダイバーシチ受信装置の共通部分の構成を示すブロック図。
【図２】実施例１に係るダイバーシチ受信装置の重み合成器（第２の合成器）１１０１の構成を示すブロック図。
【図３】実施例２に係るダイバーシチ受信装置の重み合成器（第２の合成器）１１０２の構成を示すブロック図。
【図４】従来例のダイバーシチ受信装置９００の構成を示すブロック図。
【符号の説明】
【００３４】
１００：ダイバーシチ受信装置
１１、１２、１１０１、１１０２：重み合成器（第２の合成器）
２０：局部発振器
２１、２２：アナログ乗算器（周波数変換器）
３１、３２：増幅率可変アナログ増幅器
４１、４２：アナログデジタル変換器（Ａ／Ｄ）
５０：デジタル直交復調部
６０：指向性合成の重み係数演算器
７１、７２：複素デジタル乗算器
８０：複素加算器
９０：増幅器制御電圧算出器
９５：デジタルアナログ変換器（Ｄ／Ａ）
１０１ｍ、１１１ｍ：４段可変位相器
１０１−１、１０１−２、１０１−３、１０１−４：位相量固定位相器
１０２、１１２、１０２−１、１０２−２、１０２−３、１０２−４：アナログ加算器
１１０：位相量判定器
１１３：振幅計算器
１１４：最適位相判定器
１２０：選択回路
【図１】
2007243853.tif 000003
【図２】
2007243853.tif 000004
【図３】
2007243853.tif 000005
【図４】
2007243853.tif 000006