(57)【要約】【課題】ビットマップ方式のような大規模な表示メモリを使用することなく、複雑なＯＳＤ表示を実現する。【解決手段】２値画像データが格納される第１表示メモリ１４ａと、第１表示メモリ１４ａに格納される２値画像データを固定の複数画素単位で装飾する装飾データが格納される第２表示メモリ１４ｂと、第１表示メモリ１４ａに格納される２値画像データを装飾するための文字色と背景色とに関するデータが格納される第１のカラー指定テーブル２２とを備える。第１変換器３３は、固定の複数画素単位毎に、第１表示メモリ１４ａの２値画像データと第２表示メモリ１４ｂの装飾データとを読み出して、装飾データで指定される文字色と背景色とに基づいて第１のカラー指定テーブル２２を検索して第１表示メモリ１４ａの２値画像データを色変換する。【選択図】  図１
2007133383.tif 000002
【特許請求の範囲】
【請求項１】
２値画像データが格納される第１表示メモリと、
前記第１表示メモリに格納される前記２値画像データを固定の複数画素単位で装飾する装飾データが格納される第２表示メモリと、
前記第１表示メモリに格納される前記２値画像データを装飾するための文字色と背景色とに関するデータが格納される第１のカラー指定テーブルと、
前記固定の複数画素単位毎に、前記第１表示メモリの前記２値画像データと前記第２表示メモリの前記装飾データとを読み出して、前記装飾データで指定される前記文字色と前記背景色とに基づいて前記第１のカラー指定テーブルを検索して前記第１表示メモリの前記２値画像データを色変換する第１変換器と、
を備える、
ことを特徴とするオンスクリーン信号処理装置。
【請求項２】
装飾する単位に関するデータがそれぞれ格納される装飾縦画素サイズ設定用レジスタと装飾横画素サイズ設定用レジスタとを、さらに備え、
前記第２表示メモリには、前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに格納される前記単位に関するデータによって規定される画素サイズ毎に前記装飾データが格納され、
前記第１変換器は、前記画素サイズ毎に前記２値画像データの色変換を行う、
ことを特徴とする、請求項１のオンスクリーン信号処理装置。
【請求項３】
前記第２表示メモリには、前記固定の複数画素単位毎に代えて、２のべき乗の画素単位で装飾する装飾データが格納され、
前記第１変換器は、前記２のべき乗単位毎に前記２値画像データの色変換を行う、
ことを特徴とする、請求項１のオンスクリーン信号処理装置。
【請求項４】
前記第２表示メモリには、同じ装飾を施す縦方向のライン数を指定する連続数データが格納され、当該連続数に該当するライン数だけ、縦方向に同じ前記装飾データが前記第２表示メモリから読み出される、
ことを特徴とする、請求項２のオンスクリーン信号処理装置。
【請求項５】
前記第２表示メモリには、同じ装飾を施す縦方向のライン数を指定する連続数データが格納され、当該連続数に該当するライン数だけ、縦方向に同じ前記装飾データが前記第２表示メモリから読み出される、
ことを特徴とする、請求項３のオンスクリーン信号処理装置。
【請求項６】
さらに、複数ビットで１画素を構成する画像データが格納される第３表示メモリと、
前記第３表示メモリに格納される前記画像データの色データが格納される第２のカラー指定テーブルと、
前記第３表示メモリに格納される前記画像データを前記第２のカラー指定テーブルに格納される前記色データに基づいて色変換する第２変換器と、
前記第１変換器の出力と前記第２変換器の出力とを合成する合成器と、
を備える、
ことを特徴とする、請求項１のオンスクリーン信号処理装置。
【請求項７】
前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに、オンスクリーン表示するフォントの縦サイズデータおよび横サイズデータとが格納され、
前記第２表示メモリに、フォント単位で装飾するデータが格納される、
ことを特徴とする、請求項２のオンスクリーン信号処理装置。
【請求項８】
オンスクリーン表示する画面をフォントサイズよりも大きいブロックに等分割する際における前記ブロックのサイズデータが、前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに格納され、
前記第２表示メモリには前記ブロックの単位で装飾するデータが格納される、
ことを特徴とする、請求項２のオンスクリーン信号処理装置。
【請求項９】
前記ブロックを任意の大きさのピースに等分割する際における前記ピースのサイズデータが、前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに格納され、
前記第２表示メモリには前記ピースの単位で装飾するデータが格納される、
ことを特徴とする、請求項８のオンスクリーン信号処理装置。
【請求項１０】
前記ブロックを任意の大きさのピースに等分割する際における前記ピースのサイズデータが、前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに格納されており、
前記第２表示メモリには、前記ピースの単位で装飾するデータと、同じ装飾を施す前記ピースの個数を指定する連続数データとが格納されており、前記同じ装飾を施す前記ピースの個数を指定する連続数データが、当該第２表示メモリの横方向の先頭位置に格納される、
ことを特徴とする、請求項４のオンスクリーン信号処理装置。
【請求項１１】
前記ブロックを任意の大きさのピースに等分割する際における前記ピースのサイズデータが、前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに格納されており、
前記第２表示メモリには、前記ピースの単位で装飾するデータと、同じ装飾を施す前記ピースの個数を指定する連続数データとが格納されており、前記同じ装飾を施す前記ピースの個数を指定する連続数データが、当該第２表示メモリの横方向の先頭位置に格納される、
ことを特徴とする、請求項５のオンスクリーン信号処理装置。
【請求項１２】
さらに、複数ビットで１画素を構成する画像データが格納される第３表示メモリと、
前記第３表示メモリに格納される前記画像データの色データが格納される第２のカラー指定テーブルと、
前記第３表示メモリに格納されている前記画像データを前記第２のカラー指定テーブルに格納されている色データに基づいて色変換する第２変換器と、
前記第１変換器の出力と前記第２変換器の出力とを合成する合成器と、
を備え、
表示が３色以上になる前記画像データの領域を前記第３表示メモリに格納される前記画像データと前記第２のカラー指定テーブルに格納されている前記色データに基づいて表示する、
ことを特徴とする、請求項９のオンスクリーン信号処理装置。
【請求項１３】
さらに、複数ビットで１画素を構成する画像データが格納される第３表示メモリと、
前記第３表示メモリに格納される前記画像データの色データが格納される第２のカラー指定テーブルと、
前記第３表示メモリに格納されている前記画像データを前記第２のカラー指定テーブルに格納されている色データに基づいて色変換する第２変換器と、
前記第１変換器の出力と前記第２変換器の出力とを合成する合成器と、
を備え、
表示が３色以上になる前記画像データの領域を前記第３表示メモリに格納される前記画像データと前記第２のカラー指定テーブルに格納されている前記色データに基づいて表示する、
ことを特徴とする、請求項１０のオンスクリーン信号処理装置。
【請求項１４】
さらに、複数ビットで１画素を構成する画像データが格納される第３表示メモリと、
前記第３表示メモリに格納される前記画像データの色データが格納される第２のカラー指定テーブルと、
前記第３表示メモリに格納されている前記画像データを前記第２のカラー指定テーブルに格納されている色データに基づいて色変換する第２変換器と、
前記第１変換器の出力と前記第２変換器の出力とを合成する合成器と、
を備え、
表示が３色以上になる前記画像データの領域を前記第３表示メモリに格納される前記画像データと前記第２のカラー指定テーブルに格納されている前記色データに基づいて表示する、
ことを特徴とする、請求項１１のオンスクリーン信号処理装置。
【請求項１５】
放送されたテレビジョン信号を受信したうえで受信した前記テレビジョン信号を構成する映像信号と音声信号との復調を行って映像と音声を出力する装置であって、
放送経路を介してテレビジョン信号を受信するテレビジョン信号受信部と、
操作者の指示を受け付ける指示入力部と、
オンスクリーン表示処理部と、
前記映像信号を復調する映像信号処理部と、
前記オンスクリーン表示処理部からの信号と前記映像信号処理部からの出力とを合成する映像合成処理部と、
前記音声信号を復調する音声信号処理部と、
を備え、
前記オンスクリーン表示処理部は、
前記指示入力部に入力された前記指示に対応するオンスクリーン表示用の２値画像データが格納される第１表示メモリと、
前記第１表示メモリに格納される前記２値画像データを固定の複数画素単位で装飾する装飾データが格納される第２表示メモリと、
前記第１表示メモリに格納される前記２値画像データを装飾するための文字色と背景色とに関するデータが格納される第１のカラー指定テーブルと、
前記固定の複数画素単位毎に、前記第１表示メモリの前記２値画像データと前記第２表示メモリの前記装飾データとを読み出して、前記装飾データで指定される前記文字色と前記背景色とに基づいて前記第１のカラー指定テーブルを検索して前記第１表示メモリの前記２値画像データを色変換する第１変換器と、
を備える、
ことを特徴とする、放送受信装置。
【請求項１６】
装飾する単位に関するデータがそれぞれ格納される装飾縦画素サイズ設定用レジスタと装飾横画素サイズ設定用レジスタとをさらに備え、
前記第２表示メモリには、前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに格納される前記単位に関するデータによって規定される画素サイズ毎に前記装飾データが格納され、
前記第１変換器は、前記２値画像データを前記画素サイズ毎に色変換するオンスクリーン表示処理部を備える、
ことを特徴とする、請求項１５の放送受信装置。
【請求項１７】
前記第２表示メモリには、前記固定の複数画素単位毎に代えて、２のべき乗の画素単位で装飾する装飾データが格納され、
前記第１変換器は、前記２のべき乗単位毎に前記２値画像データを色変換するオンスクリーン表示処理部を備える、
ことを特徴とする、請求項１５の放送受信装置。
【請求項１８】
前記第２表示メモリには、同じ装飾を施す縦方向のライン数を指定する連続数データが格納され、
前記オンスクリーン表示処理部は、前記第２表示メモリに格納されている前記連続数に該当するライン数だけ、縦方向に同じ装飾データを前記第２表示メモリから読み出して出力する、
ことを特徴とする、請求項１６の放送受信装置。
【請求項１９】
前記第２表示メモリには、同じ装飾を施す縦方向のライン数を指定する連続数データが格納され、
前記オンスクリーン表示処理部は、前記第２表示メモリに格納されている前記連続数に該当するライン数だけ、縦方向に同じ装飾データを前記第２表示メモリから読み出して出力する、
ことを特徴とする、請求項１７の放送受信装置。
【請求項２０】
前記オンスクリーン表示処理部は、
複数ビットで１画素を構成する画像データを設定する第３表示メモリと、
前記第３表示メモリに格納される前記画像データの色データが格納される第２のカラー指定テーブルと、
前記第３表示メモリに格納される前記画像データを前記第２のカラー指定テーブルに格納される前記色データに基づいて色変換する第２変換器と、
前記第１変換器の出力と前記第２変換器の出力とを合成する合成器と、
をさらに備える、
ことを特徴とする、請求項１５の放送受信装置。
【請求項２１】
表示装置の画素数を取得する表示装置画素数取得部をさらに備え、
前記映像信号処理部は入力映像信号の画素数を判別し、判断した前記入力映像信号画素数と前記表示装置画素数取得部が取得する前記表示装置の画素数との比較結果に基づいて前記入力映像信号を拡大あるいは縮小し、
前記オンスクリーン表示処理部は、その出力信号における表示サイズを、前記表示装置画素数取得部が取得する前記表示装置の画素数に応じて前記指示入力部からの指示に対して予め決められたオンスクリーン表示サイズに切り換える、
ことを特徴とする、請求項１５の放送受信装置。
【請求項２２】
前記映像信号に重畳されている字幕データを取得する字幕データ取得部をさらに備え、
前記オンスクリーン表示処理部は、オンスクリーン表示の信号の出力がない状態で前記字幕データ取得部が前記字幕データを取得すると、前記字幕データを、前記表示装置画素数取得部が取得する前記表示装置の画素数に応じて前記指示入力部からの指示に対して予め決められた字幕のためのオンスクリーン表示サイズに変換して出力する、
ことを特徴とする、請求項２１の放送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＶ(Audio and Visual)機器が出力する画面上に文字およびグラフィックス等の複雑な表示を、少ないメモリで実現するためのオンスクリーン信号処理装置、および放送受信装置に関する。
【背景技術】
【０００２】
従来からオンスクリーン信号処理装置では、文字とその色および簡単な属性のデータを表示メモリに蓄え、水平および垂直同期信号を基に適度なタイミングで表示データを読み込み、キャラクタジェネレータＲＯＭからフォントデータを得て、色および属性を考慮した画素を表示デバイスに表示するのが一般的であった。
【０００３】
図２９は従来のオンスクリーン信号処理装置の概略のブロック図である。ＲＯＭ１２にはプログラム、表示パターンデータ等が格納されており、ＣＰＵ１１はＲＯＭ１２からＲＯＭインターフェース１３を介して表示パターンデータを取得する。ＣＰＵ１１は、取得した表示パターンデータに基づいて文字とその色および属性からなる表示データを作成してＲＡＭインターフェース１５を介して内蔵ＲＡＭ１４の一部に格納する。内蔵ＲＡＭ１４に格納された文字とその色および簡単な属性を含む表示データは、ＤＭＡインターフェース１７を介してキャラクタジェネレータラインメモリ１８に書き込まれる。書き込みはＤＭＡ（Direct Memory Access）１７により実施される。また、書き込みに際してアービタ１６は、水平および垂直同期信号を基にしてバスの調停を行う。
【０００４】
キャラクタジェネレータ２１は、キャラクタジェネレータラインメモリ１８から表示データを読み出して、その表示データに対応するフォントデータをフォントＲＯＭ１９からＲＯＭインターフェース２０を介して取得する。さらに、キャラクタジェネレータ２１は、取得したフォントデータをカラー指定テーブル（ＣＬＵＴ）２２に応じて色変換するとともに属性に伴って装飾を施したうえで、その信号（Ｒ,Ｇ,Ｂ,ＹＳ,ＹＭ）を変換器２３から出力する。
【０００５】
図３０（ａ），（ｂ）は表示データの色および属性の設定コードの例を示す。装飾コードについては、キャラクタ文字色指定、キャラクタ背景色指定、フラッシング表示ＯＮ／ＯＦＦ、縁取り表示ＯＮ／ＯＦＦ、イタリック表示ＯＮ／ＯＦＦ、アンダーライン表示ＯＮ／ＯＦＦがある。
【０００６】
図３１（ａ），（ｂ）は内蔵ＲＡＭ１４のマッピングの例を示す。図３２（ａ），（ｂ）は文字'Ａ'のフォントデータと、'Ａ'を表示する際の表示メモリの設定を示した図である。例えば、１行目の１文字目に'Ａ'を表示するには、図３１（ｂ）の１行目の第１コードに図３２（ｂ）の装飾コードデータを設定し、第２コードに図３２（ｂ）のキャラクタコードを設定する。
【０００７】
このキャラクタジェネレータ方式に対し、複雑な表示を可能にするものとしては、ビットマップ方式がある。これは１つの画素に複数のビットを割り当て、１画素単位で表示するもので、表示画面分のメモリが必要となる。
【０００８】
図３３にビットマップ方式のオンスクリーン信号処理装置の概略のブロック図を示す。ＲＯＭ１２にはプログラム、２値のフォントデータやビットマップデータ等が格納されており、ＣＰＵ１１はＲＯＭ１２からＲＯＭインターフェース１３を介して２値のフォントデータやビットマップデータを取得する。ＣＰＵ１１は、取得したフォントデータやビットマップデータを、ＳＤＲＡＭインターフェース２５を介して、外部メモリのＳＤＲＡＭ(Synchronous Dynamic Random Access Memory)２４の一部に１画素ごとにデータを展開することで表示データを作成し、作成した表示データをＳＤＲＡＭ(Synchronous Dynamic Random Access Memory)２４の一部に格納する。ＳＤＲＡＭ２４に格納された表示データの１ライン分のデータは、ＤＭＡインターフェース１７を介してビットマップ画像処理ラインメモリ２６に書き込まれる。書き込みはＤＭＡインターフェース１７を介して実施される。また、書き込みに際してアービタ１６は、水平および垂直同期信号を基にしてバスの調停を行う。ビットマップ画像処理部２７は、ビットマップ画像処理ラインメモリ２６に書き込まれた表示データを、第１のカラー指定テーブル（ＣＬＵＴ）２８に応じて色変換したうえで、その信号（Ｒ,Ｇ,Ｂ,ＹＳ,ＹＭ）を第１の変換器２９から出力する。
【０００９】
図３４（ａ），(ｂ）は、１画素を４ｂｉｔで処理する場合の'Ａ'を表示する際のＳＤＲＡＭ２４に作成する表示データの例を示す。この場合、'Ａ'の文字色はカラー指定テーブル２８の１５番目（ｆ）に指定する色で表示され、背景色はカラー指定テーブル２８の０番目に指定する色で表示される。
【００１０】
従来のキャラクタジェネレータ方式のオンスクリーン信号処理装置では、複雑な表示を実現するには回路上の限界があり、昨今のエンドユーザの高精細なＧＵＩ（Graphical User Interface）の要望に応えられない。つまり、フォントサイズが固定となっていたため、ＧＵＩのフォントサイズと字幕のフォントサイズは同じにするしかなく、ＧＵＩのデザインが単調となる。
【００１１】
一方、ビットマップ方式のオンスクリーン信号処理装置は複雑な表示を可能とするが、大容量のメモリを必要とし、表示データを生成するマイクロコントローラ自体も高速で動作する必要があり、システム自体が高価格となる。１画素を４ｂｉｔで表現するビットマップ方式でＶＧＡ(Video Graphics Array)サイズの表示を行うには、６４０＊４８０＊４＝１２２８８００ｂｉｔ＝１５０ＫＢの表示メモリが必要となる。
【００１２】
このような不都合を解消するために、複数ビットで１画素を構成する画素データからなる最低でも２本の水平走査線分の画素メモリをマイクロコントローラの制御によって切り換えながら表示する構成が提案されている。この構成は、例えば、特許文献１に例示される。
【特許文献１】特開平９−２１４８４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記従来の構成では、水平同期信号単位でリアルタイムにマイクロコントローラでの処理が必要となり、ＯＳＤ(On Screen Display)以外の処理への影響が出ないように、さらなるマイクロコントローラの高速化が必要となり、システムコストを十分に下げることはできない。
【００１４】
以上の従来技術の課題を解決するために、本発明はビットマップ方式のような大規模な表示メモリを使用することなく、複雑なＯＳＤ表示を実現することを目的とする。
【課題を解決するための手段】
【００１５】
上述した課題を解決するために本発明によるオンスクリーン信号処理装置は、２値画像データが格納される第１表示メモリと、
前記第１表示メモリに格納される前記２値画像データを固定の複数画素単位で装飾する装飾データが格納される第２表示メモリと、
前記第１表示メモリに格納される前記２値画像データを装飾するための文字色と背景色とに関するデータが格納される第１のカラー指定テーブルと、
前記固定の複数画素単位毎に、前記第１表示メモリの前記２値画像データと前記第２表示メモリの前記装飾データとを読み出して、前記装飾データで指定される前記文字色と前記背景色とに基づいて前記第１のカラー指定テーブルを検索して前記第１表示メモリの前記２値画像データを色変換する第１変換器と、
を備える。
【００１６】
これによれば、ビットマップ方式のような大規模な表示メモリを使用することなく、表示メモリとして、第１表示メモリと第２表示メモリとに分けて持つことにより、トータルで表示に使用するメモリを削減し、システムコストの低価格化を図りながら、複雑なＯＳＤ表示を実現できる。
【００１７】
なお、装飾する単位に関するデータがそれぞれ格納される装飾縦画素サイズ設定用レジスタと装飾横画素サイズ設定用レジスタとを、さらに備え、
前記第２表示メモリには、前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに格納される前記単位に関するデータによって規定される画素サイズ毎に前記装飾データが格納され、
前記第１変換器は、前記画素サイズ毎に前記２値画像データの色変換を行う、
という態様がある。
【００１８】
これによれば、表示ライン数をフォントの高さ以上の値に設定し、さらにフォント展開のオフセット値を設定することで、フォント外の部分に関しても装飾データを指定することが可能となり、ＧＵＩ表示の品格を向上させるとともに、ＲＯＭに配置するフォントの容量を小さくすることができる。
【００１９】
なお、前記第２表示メモリには、前記固定の複数画素単位毎に代えて、２のべき乗の画素単位で装飾する装飾データが格納され、
前記第１変換器は、前記２のべき乗単位毎に前記２値画像データの色変換を行う、という態様がある。
【００２０】
これによれば、１ブロックを複数のピースに分割することが可能となり、分割したピース毎に属性データを指定することにより、１ブロックに対して複数の文字色と背景色を指定でき、高精細な表示が可能になる。
【００２１】
なお、前記第２表示メモリには、同じ装飾を施す縦方向のライン数を指定する連続数データが格納され、当該連続数に該当するライン数だけ、縦方向に同じ前記装飾データが前記第２表示メモリから読み出される、という態様がある。これによれば、１つの属性データとその縦方向の連続回数を指定することにより、より少ないメモリで１ブロックに対して、複数の文字色と背景色を指定し、高精細な表示を実現することが可能になる。
【００２２】
なお、さらに、複数ビットで１画素を構成する画像データが格納される第３表示メモリと、
前記第３表示メモリに格納される前記画像データの色データが格納される第２のカラー指定テーブルと、
前記第３表示メモリに格納される前記画像データを前記第２のカラー指定テーブルに格納される前記色データに基づいて色変換する第２変換器と、
前記第１変換器の出力と前記第２変換器の出力とを合成する合成器と、
を備える、という態様がある。
【００２３】
これによれば、ビットマップ方式よりも少ない表示メモリで、より高精細な表示を実現することが可能になる。
【００２４】
なお、前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに、オンスクリーン表示するフォントの縦サイズデータと横サイズデータとが格納され、
前記第２表示メモリに、フォント単位で装飾するデータが格納される、という態様がある。
【００２５】
これによれば、フォント単位で装飾データを設定するので、トータルで表示に使用するメモリを削減し、システムコストの低価格化を図りながら、複雑なＯＳＤ表示を実現できる。
【００２６】
なお、オンスクリーン表示する画面をフォントサイズよりも大きいブロックに等分割する際における前記ブロックのサイズデータが、前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに格納され、
前記第２表示メモリには前記ブロックの単位で装飾するデータが格納される、という態様がある。
【００２７】
これによれば、フォント外の部分に関しても装飾データを指定することが可能となり、ＧＵＩ表示の品格を向上させるとともに、ＲＯＭに配置するフォントの容量を小さくすることができる。
【００２８】
なお、前記ブロックを任意の大きさのピースに等分割する際における前記ピースのサイズデータが、前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに格納され、
前記第２表示メモリには前記ピースの単位で装飾するデータが格納される、という態様がある。
【００２９】
これによれば、１ブロックを複数のピースに分割することが可能となり、分割したピース毎に属性データを指定することにより、１ブロックに対して複数の文字色と背景色とを指定できて、高精細な表示が可能となる。
【００３０】
なお、前記ブロックを任意の大きさのピースに等分割する際における前記ピースのサイズデータが、前記装飾縦画素サイズ設定用レジスタと前記装飾横画素サイズ設定用レジスタとに格納されており、
前記第２表示メモリには、前記ピースの単位で装飾するデータと、同じ装飾を施す前記ピースの個数を指定する連続数データとが格納されており、前記同じ装飾を施す前記ピースの個数を指定する連続数データが、当該第２表示メモリの横方向の先頭位置に格納される、という態様がある。
【００３１】
これによれば、１つの属性データとその縦方向の連続回数を指定することにより、より少ないメモリで１ブロックに対して、複数の文字色と背景色を指定し、高精細な表示を実現することが可能になる。
【００３２】
なお、さらに、複数ビットで１画素を構成する画像データが格納される第３表示メモリと、
前記第３表示メモリに格納される前記画像データの色データが格納される第２のカラー指定テーブルと、
前記第３表示メモリに格納されている前記画像データを前記第２のカラー指定テーブルに格納されている前記色データに基づいて色変換する第２変換器と、
前記第１変換器の出力と前記第２変換器の出力とを合成する合成器と、
を備え、
表示が３色以上になる前記画像データの領域を前記第３表示メモリに格納される前記画像データと前記第２のカラー指定テーブルに格納されている前記色データに基づいて表示する、という態様がある。
【００３３】
これによれば、ビットマップ方式よりも少ない表示メモリで、より高精細な表示を実現することが可能となる。
【発明の効果】
【００３４】
本発明によれば、ビットマップ方式のような大規模な表示メモリを使用することなく、表示メモリを２値画像データを設定する第１表示メモリと複数画素単位で装飾データを設定する第２表示メモリに分けて持つことにより、トータルで表示に使用するメモリを削減することでシステムコストの低価格化を図るとともに、複雑なＯＳＤ表示を実現することができる。そのため、本発明は、最近、発展著しい液晶テレビやプラズマテレビなどの高解像度の表示ディスプレイ等に有用である。また、字幕機能を有するテレビ、２画面機能を有するテレビにおいても有用である。
【００３５】
従来のキャラクタジェネレータを使用したテレビにおいてはフォントサイズが固定となっていたため、ＧＵＩのフォントサイズと字幕のフォントサイズは同じにするしかなく、ＧＵＩのデザインが単調となっていたが、本発明を使用すれば、ＧＵＩ表示時のフォントと、字幕表示時のフォントを切り替えて使用することで、ＧＵＩのデザインの幅を広げることができる。
【００３６】
また、２画面機能を搭載したテレビにおける２画面時の字幕表示において、従来は１画面時の字幕表示を外部のリサイズ用デバイスを用いてリサイズして２画面用のサイズに変換して表示していたが、本発明を使用すれば、外部のリサイズ用デバイスを使用せずに、１画面時のフォントと、２画面時のフォントを切り替えて使用することで、簡単に１画面時の字幕表示および２画面時の字幕表示を実現することができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明のオンスクリーン信号処理装置の実施の形態を図面に参照して詳細に説明する。
【００３８】
（実施の形態１）
図１は、本発明の実施の形態１のオンスクリーン信号処理装置の概略的なブロック図である。図１において、１１はＣＰＵであり、１２はＲＯＭであり、１３はＲＯＭインターフェースであり、１４は内蔵ＲＡＭであり、１４ａは内蔵ＲＡＭ１４の第１表示メモリであり、１４ｂは内蔵ＲＡＭ１４の第２表示メモリであり、１５はＲＡＭインターフェースであり、１６はアービタであり、１７はＤＭＡインターフェースであり、３０はキャラクタコンバータラインメモリであり、３１はキャラクタコンバータであり、３１ｖはキャラクタコンバータ３１の装飾縦画素サイズ設定用レジスタであり、３１ｈはキャラクタコンバータ３１の装飾横画素サイズ設定用レジスタであり、３２は第１のカラー指定テーブル（ＣＬＵＴ）であり、３３は変換器である。
【００３９】
ＲＯＭ１２にはプログラムや２値のフォントデータなどが格納されている。ＣＰＵ１１は、フォント描画時にＲＯＭ１２からＲＯＭインターフェース１３を介して２値のフォントデータを取得する。ＣＰＵ１１は、取得したフォントデータをＲＡＭインターフェース１５を介して内蔵ＲＡＭ１４の第１表示メモリ１４ａに展開する。さらに、ＣＰＵ１１は、取得したフォントデータの装飾データをＲＡＭインターフェース１５を介して第２表示メモリ１４ｂに展開する。さらに、ＣＰＵ１１は、キャラクタコンバータ３１の内部にある装飾縦画素サイズ設定用レジスタ３１ｖと装飾横画素サイズ設定用レジスタ３１ｈとに、それぞれフォントの縦サイズおよび横サイズを設定する。
【００４０】
内蔵ＲＡＭ１４に展開された２値のフォントデータおよび装飾データは、ＤＭＡインターフェース１７を介してキャラクタコンバータラインメモリ３０にそれぞれ展開される。その際、アービタ１６は、水平および垂直同期信号を基にしてバスの調停を行う。その後、キャラクタコンバータ３１は、装飾縦画素サイズ設定用レジスタ３１ｖと装飾横画素サイズ設定用レジスタ３１ｈとに設定されている縦横のサイズ単位で、装飾データで指定される文字色および背景色で２値のフォントデータを色変換して第１の変換器３３から出力する。なお、装飾縦画素サイズ設定用レジスタ３１ｖに設定されるのは、"固定の複数画素単位"の縦サイズであり、装飾横画素サイズ設定用レジスタ３１ｈに設定されるのは、"固定の複数画素単位"の横サイズである。
【００４１】
図２（ａ)，(ｂ）は内蔵ＲＡＭ１４のマッピングを示す図である。内蔵ＲＡＭ１４は、ユーザＲＡＭ・スタック領域、キャラクタコンバータＶＲＡＭ１およびキャラクタコンバータＶＲＡＭ２にマッピングされる。図２（ａ）におけるキャラクタコンバータＶＲＡＭ１は、２値のフォントデータが展開される第１表示メモリ１４ａに該当し、キャラクタコンバータＶＲＡＭ２は装飾データが展開される第２表示メモリ１４ｂに該当する。
【００４２】
次に、例として図３に示す表示を行う場合の内蔵ＲＡＭ１４の第１表示メモリ１４ａと第２表示メモリ１４ｂへのデータの展開方法を説明する。図３の表示状態をフォントサイズで分割すると、図４のように分割できる。図５（ａ)，(ｂ）は図４の分割状態における表示メモリのデータ格納状態を示した図であり、分割した領域のフォントデータを第１表示メモリ１４ａに設定し、装飾するための属性データを第２表示メモリ１４ｂに設定する。
【００４３】
図５の文字列"ＧＡＭＥ"の'Ａ'の部分のデータの詳細を図６（ａ)，(ｂ）に示す。図６（ａ)，(ｂ）は、フォントサイズが１６＊１６の場合の図である。第１表示メモリ１４ａには２値のフォントデータが設定され、第２表示メモリ１４ｂには装飾するための属性データが設定される。装飾データの詳細の例を図７(ａ)，(ｂ)に示す。装飾データには、キャラクタ文字色指定データ、キャラクタ背景色指定データ、フラッシング表示ＯＮ／ＯＦＦ指定データ、縁取り表示ＯＮ／ＯＦＦ指定データ、イタリック表示ＯＮ／ＯＦＦ指定データ、アンダーライン表示ＯＮ／ＯＦＦ指定データ等がある。
【００４４】
内蔵ＲＡＭ１４に表示データを展開するときのフローチャートを図８に示す。ステップＳ１０において、ＲＯＭ等に設定されている表示フォントサイズの情報からフォント幅（フォント横サイズ；１６ドット）と、表示ライン数（フォント縦サイズ；１６ライン）とを取得し、ステップＳ２０において、表示するフォントのフォントデータが格納されているＲＯＭ等のアドレスを取得し、ステップＳ３０において、表示するフォントの属性データが格納されているＲＯＭ等のアドレスを取得する。その後、ステップＳ４０において、ステップＳ１０で取得したフォント幅と表示ライン数とをそれぞれ装飾横画素サイズ設定用レジスタ３１ｈと装飾縦画素サイズ設定用レジスタ３１ｖとに設定する。続いてステップＳ５０において、ステップＳ２０で取得したフォントデータが格納されているＲＯＭ等のアドレス位置からデータを読み出して第１表示メモリ１４ａに展開する。ステップＳ６０において、ステップＳ３０で取得した属性データが格納されているＲＯＭ等のアドレスからデータを読み出して第２表示メモリ１４ｂに展開する。
【００４５】
なお、属性データには、文字色、背景色、アンダーライン、イタリック、フラッシングなどの属性を持つものとする。ただし、ここで示した属性に限定するものではない。
【００４６】
昨今の表示デバイスの進展は目まぐるしく、あらゆる高解像度の表示デバイスが登場しており、異なる解像度の表示デバイスで同じフォントサイズのままで表示すると、画面に対するＧＵＩの表示比率が異なってしまう問題がある。本実施の形態では、フォント単位で装飾することができるので、このような不都合は生じない。
【００４７】
図９（ａ），（ｂ）は、ＶＧＡ（Video Graphics Array）とＸＧＡ（eXtended Graphics Array）とで、同じ画面比率でＧＵＩを表示するイメージ図である。ＶＧＡの場合は１０＊１０のフォントをＲＯＭに搭載し、ＸＧＡの場合は１６＊１６のフォントをＲＯＭに搭載して、それぞれに対応して装飾横画素サイズ設定用レジスタ３１ｈおよび装飾縦画素サイズ設定用レジスタ３１ｖを設定することで、実現することができる。
【００４８】
図１０（ａ），（ｂ）はフォントサイズが１０＊１０の場合の第１表示メモリ１４ａと第２表示メモリ１４ｂとの設定を示している。第１表示メモリ１４ａの「−」の部分は、表示データとして不要な部分であるが、ＣＰＵ１１の処理単位を１６ｂｉｔに設定しているために処理上必要となる。第１表示メモリ１４ａにはこの不要な部分も含めて展開するが、キャラクタコンバータ３１にて不要な部分は無視され、必要な部分のみが出力される。
【００４９】
以上のように、ビットマップ方式に比べ表示メモリを削減できることに加え、あらゆる解像度の表示デバイスにおいても、画面に対する比率を変えずにＧＵＩを表示することが可能となり、表示デバイスによるＧＵＩの見え方の差を吸収することが可能となる。
【００５０】
（実施の形態２）
次に、本発明の実施の形態２におけるオンスクリーン信号処理装置について説明する。本実施の形態では、実施の形態１の構成（図１参照）が援用される。本実施の形態のオンスクリーン信号処理装置において、内蔵ＲＡＭ１４の第１表示メモリ１４ａと第２表示メモリ１４ｂへのデータの展開方法を説明する。図１１は実施の形態２の場合のブロック単位で装飾される表示イメージを示す。実施の形態１で示した表示形態（図３参照）とは異なり、図１１の表示形態はフォントが見えやすいようにフォントの上下にスペースを入れたデザインになっている。実施の形態１では、表示領域をフォントサイズで分割して表示する仕組みであったが、本実施の形態では、図１１に示すようにフォントが見えやすいように、フォントの上下にスペースを入れた表示形態において最適な制御方法を説明する。
【００５１】
まず、縦方向についてはフォントの上下のスペースも含めて、表示制御が実現され、横方向はフォントの横サイズである単位（以後、ブロックという）で分割することで表示制御が実現される。図１１の表示領域を分割すると、"ＧＡＭＥ"の'Ａ'の部分の表示部位は図１２（ａ）に示すようになり、第１表示メモリ１４ａおよび第２表示メモリ１４ｂに格納されるデータは図１２（ｃ）に示すようになる。しかしながら、第１表示メモリ１４ａへの展開データと同じデータをフォントデータとしてＲＯＭ１２に格納すると、フォントの上下のスペース分だけＲＯＭ１２において必要となる記憶容量が増加する。この問題は、フォントデータの部分のみをＲＯＭ１２に格納することにより解決できる。
【００５２】
以下にその手順を図１３のフローチャートを参照して説明する。ステップＳ１１において、ＲＯＭ１２等に設定されている表示フォントサイズの情報からフォント幅（フォント横サイズ；１６ドット）と、表示ライン数（ブロックの縦サイズ；２４ライン）を取得し、さらにフォントの上部分のスペースの縦サイズ（フォント展開オフセット値；４ライン）を取得する。ステップＳ２０において、表示するフォントのフォントデータが格納されているＲＯＭ１２等のアドレスを取得する。さらにステップＳ３０において、表示するフォントの属性データが格納されているＲＯＭ１２等のアドレスを取得する。その後、ステップＳ４０において、ステップＳ１０で取得したフォント幅と表示ライン数をそれぞれ装飾横画素サイズ設定用レジスタ３１ｈと装飾縦画素サイズ設定用レジスタ３１ｖとに設定する（例えば、１６ドット，２４ライン）。
【００５３】
続いてステップＳ４２−Ｓ４３において、第１表示メモリ１４ａに展開するための書き込みアドレスポインタをフォントの上部分のスペースの縦サイズ分（４ライン分）移動した後、ステップＳ５０において、ステップＳ２０で取得したフォントデータが格納されているＲＯＭ等のアドレスからデータを読み出したうえで、読み出したデータを、ステップＳ４２−Ｓ４３で設定した書き込みアドレスポインタで示される第１表示メモリ１４ａに展開する。ステップＳ６０において、ステップＳ３０で取得した属性データが格納されているＲＯＭ等のアドレスからデータを読み出して第２表示メモリ１４ｂに展開する。
【００５４】
以上のように、表示ライン数をフォントの高さではなく、フォントの高さ以上の値に設定し、さらにフォント展開のオフセット値を設定することで、フォント外の部分に関しても色を指定することが可能となり、ＧＵＩ表示の品格を向上させるとともに、ＲＯＭ１２に配置するフォントの容量を小さくすることができる。
【００５５】
（実施の形態３）
次に、本発明の実施の形態３におけるオンスクリーン信号処理装置について説明する。本実施の形態では、実施の形態１の構成（図１参照）が援用される。本実施の形態のオンスクリーン信号処理装置において、内蔵ＲＡＭ１４の第１表示メモリ１４ａと第２表示メモリ１４ｂへのデータの展開方法を説明する。図１４は実施の形態３の場合のピース単位で装飾される表示形態を示す。図１４は実施の形態２で示した表示形態（図１１参照）とは異なり、実施の形態２で述べたブロック単位で３色以上の表示が存在するデザインとなっている（"ＧＡＭＥ"の近傍参照）。実施の形態２では、表示領域をブロック単位で分割して表示する仕組みであったが、本実施の形態では、図１４に示すように、さらに高精細な表示形態において最適な制御方法を説明する。
【００５６】
まず、縦方向の表示制御はブロックの縦サイズよりも小さい状態で実現され、横方向の表示制御はフォントの横サイズである単位（以後、ピース）で分割することで実現される。図１４の表示領域を分割すると、"ＧＡＭＥ"の'Ａ'の部分の表示部位は図１５（ａ）に示すようになり、第１表示メモリ１４ａおよび第２表示メモリ１４ｂに格納されるデータは図１５（ｃ）に示すようになる。これによりピース単位で属性データが設定されてブロック内で３色以上の表示が可能となる。なお、ピース（表示部位）をさらに細かく分割しても第１表示メモリ１４ａのサイズは変わらず、第２表示メモリ１４ｂのサイズの増加だけとなり、極めて小さな表示メモリで高精細な表示を実現することができる。
【００５７】
以下にその手順を図１６のフローチャートを参照して説明する。ステップＳ１２において、ＲＯＭ等に設定されている表示フォントサイズの情報から、
・フォント幅（フォント横サイズ；１６ドット）と、
・表示ライン数（ブロックの縦サイズ；２４ライン）と、
・フォントの上部分のスペースの縦サイズ（フォント展開オフセット値；４ライン）と、
・属性データ適用ライン数（ピースの縦サイズ；２ライン）と、
を取得する。
【００５８】
ステップＳ２０において、表示するフォントのフォントデータが格納されているＲＯＭ１２等のアドレスを取得し、ステップＳ３０−Ｓ３１において、表示するフォントの属性データが格納されているＲＯＭ１２等のアドレスをブロック内のピース数分（２４÷２＝１２ピース）だけ取得する。その後、ステップＳ４１において、ステップＳ１２で取得したフォント幅（１６ドット）と属性データ適用ライン数（２ライン）とをそれぞれ装飾横画素サイズ設定用レジスタ３１ｈと装飾縦画素サイズ設定用レジスタ３１ｖとに設定する。続いてステップＳ４２−Ｓ４３において、第１表示メモリ１４ａに展開するための書き込みアドレスポインタをフォントの上部分のスペースの縦サイズ分（４ライン分）移動した後、ステップＳ５０において、ステップＳ２０で取得したフォントデータが格納されているＲＯＭ１２等のアドレス位置からデータを読み出し、読み出したデータを、ステップＳ４２−Ｓ４３で設定した書き込みアドレスポインタで示される第１表示メモリ１４ａに展開し、ステップＳ６０−Ｓ６１において、ステップＳ３０で取得した表示するフォントの属性データを、ブロック内のピース数分（１２ピース分）だけ、第２表示メモリ１４ｂに展開する。
【００５９】
以上のように、表示ライン数ではなく、属性データ適用ライン数をレジスタに設定することで、１ブロックを複数のピースに分割することが可能となり、分割したピース毎に属性データを指定することにより、１ブロックに対して複数の文字色と背景色を指定でき、高精細な表示が可能となる。
【００６０】
（実施の形態４）
次に、本発明の実施の形態４におけるオンスクリーン信号処理装置について説明する。本実施の形態では、実施の形態１の構成（図１参照）が援用される。次に、例として図１４に示す表示を行う場合の内蔵ＲＡＭ１４の第１表示メモリ１４ａと第２表示メモリ１４ｂへのデータの展開方法を説明する。実施の形態３では、表示領域をブロック単位で分割し、さらに１ブロックを複数のピースに分割することで、分割したピース毎に属性データを指定する仕組みであったが、本実施の形態では、縦方向に連続した同一の属性データを１つの属性データで実現する表示形態において最適な制御方法を説明する。
【００６１】
図１７に示すように、属性データの縦方向の連続回数は第２表示メモリ１４ｂの各属性データの先頭に配置される。内蔵ＲＡＭ１４に展開された２値のフォントデータおよび装飾データは、水平および垂直同期信号を基にしてアービタ１６でバスの調停を行いながら、ＤＭＡインターフェース１７を介してキャラクタコンバータラインメモリ３０にそれぞれ展開される。なお、装飾データを展開する際には、第２表示メモリ１４ｂの各ラインの先頭に格納されているデータの値分、連続して、第２表示メモリ１４ｂの同じアドレスからキャラクタコンバータラインメモリ３０に装飾データが展開される。その後、キャラクタコンバータ３１は、装飾縦画素サイズ設定用レジスタ３１ｖと装飾横画素サイズ設定用レジスタ３１ｈとに設定されている画素サイズの単位で、装飾データで指定される文字色および背景色でカラー指定テーブル（ＣＬＵＴ）３２に従って２値画像データを色変換して変換器３３から出力する。
【００６２】
図１４の表示形態を分割すると、"ＧＡＭＥ"の'Ａ'の部分の表示部位は図１８（ａ）に示すようになり、第１表示メモリ１４ａと第２表示メモリ１４ｂとは図１８（ｃ）のようになる。本実施形態では、ピース単位で属性データを設定し、さらに連続する同一の属性データを１つにすることで、第２表示メモリ１４ｂのサイズを削減することが可能となり、小さなメモリサイズで高精細な表示を実現することができる。なお、図１８（ｃ）の場合、各属性データの連続回数は、上から"１"，"１"，"８"，"２"となる。
【００６３】
以下にその手順を図１９のフローチャートを参照して説明する。ステップＳ１３において、ＲＯＭ等に設定されている属性データの数（"４"）と、各属性データの連続回数（"１"，"１"，"８"，"２"）とを取得し、ステップＳ１４−Ｓ１５において、各属性の連続回数の値を属性データ数分だけ第２表示メモリ１４ｂに展開する。ステップＳ１６において、ＲＯＭ１２等に設定されている表示フォントサイズの情報から、
・フォント幅（フォント横サイズ；１６ドット）と、
・表示ライン数（ブロックの縦サイズ；２４ライン）と、
・フォントの上部分のスペースの縦サイズ（フォント展開オフセット値；４ライン）と、
・属性データ適用ライン数（ピースの縦サイズ；２ライン）と、
を取得する。
【００６４】
ステップＳ２０において、表示するフォントのフォントデータが格納されているＲＯＭ１２等のアドレスを取得し、ステップＳ３０−Ｓ３２において、表示するフォントの属性データが格納されているＲＯＭ１２等のアドレスを属性データ数分（"４"）だけ取得する。その後、ステップＳ４１において、ステップＳ１６で取得したフォント幅と属性データ適用ライン数とをそれぞれ装飾横画素サイズ設定用レジスタ３１ｈと装飾縦画素サイズ設定用レジスタ３１ｖとに設定する（１６ドット、２ライン）。続いてステップＳ４２−Ｓ４３において、第１表示メモリ１４ａに展開するための書き込みアドレスポインタをフォントの上部分のスペースの縦サイズ分（４ライン分）だけ移動した後、ステップＳ５０において、ステップＳ２０で取得したフォントデータが格納されているＲＯＭ等のアドレスからデータを読み出したうえで、読み出したデータを、ステップＳ４２−Ｓ４３で設定した書き込みアドレスポインタで示される第１表示メモリ１４ａに展開する。さらに、ステップＳ６０−Ｓ６２において、ステップＳ３０で表示するフォントの属性データが格納されているＲＯＭ等のアドレスを、属性データ数分（"４"）だけ第２表示メモリ１４ｂに展開する。
【００６５】
以上のように、１ブロックを複数のピースに分割し、分割したピース毎に属性データを指定し、さらに縦方向に同一の属性データが連続する場合は、１つの属性データとその縦方向の連続回数を指定することにより、より少ないメモリで１ブロックに対して、複数の文字色と背景色を指定し、高精細な表示を実現することが可能となる。
【００６６】
（実施の形態５）
図２０は、本発明の実施の形態５のオンスクリーン信号処理装置の概略的なブロック図である。本実施の形態の構成は、実施の形態１で説明した図１の構成に、従来のビットマップ方式のブロックを追加した構成である。図２０において、ＲＯＭ１２にはプログラム、２値のフォントデータやビットマップデータ等が格納されている。ＣＰＵ１１は、フォント描画時において、ＲＯＭ１２からＲＯＭインターフェース１３を介して２値のフォントデータを取得する。ＣＰＵ１１は、取得した２値のフォントデータをＲＡＭインターフェース１５を介して、内蔵ＲＡＭ１４の第１表示メモリ１４ａに展開し、第２表示メモリ１４ｂにそのフォントデータの装飾データを展開する。さらに、ＣＰＵ１１は、キャラクタコンバータ３１の装飾縦画素サイズ設定用レジスタ３１ｖと装飾横画素サイズ設定用レジスタ３１ｈとに、それぞれ実施の形態３および実施の形態４で説明したピースの縦サイズおよび横サイズを設定する。内蔵ＲＡＭ１４に展開されたデータ（２値のフォントデータ、装飾データ）は、ＤＭＡインターフェース１７を介してキャラクタコンバータラインメモリ３０にそれぞれ展開される。展開に際して、水平および垂直同期信号を基にアービタ１６でバスの調停が行われる。その後、キャラクタコンバータ３１は、装飾縦画素サイズ設定用レジスタ３１ｖと装飾横画素サイズ設定用レジスタ３１ｈとに設定されているピースの縦サイズおよび横サイズを単位にして、装飾データで指定される２値画像データの文字色および背景色を、第１のカラー指定テーブル（ＣＬＵＴ）３２に従って色変換したうえで、色変換した２値画像データを第１の変換器３３から出力する。
【００６７】
さらに、ＣＰＵ１１はＲＯＭ１２からＲＯＭインターフェース１３を介してビットマップデータを取得し、ＲＡＭインターフェース１５を介して、内蔵ＲＡＭ１４の第３表示メモリ１４ｃに１画素ごとにデータを展開することで表示データを作成して格納する。第３表示メモリ１４ｃに格納された表示データは、１ライン毎に、ＤＭＡインターフェース１７を介してビットマップ画像処理ラインメモリ２６に書き込まれる。書き込みに際しては水平同期信号および垂直同期信号を基にしてアービタ１６でバスの調停が行われる。
【００６８】
ビットマップ画像処理部２７は、ビットマップ画像処理ラインメモリ２６に書き込まれる表示データ（ビットマップデータ）を、第２のカラー指定テーブル２８に応じて色変換したうえで、色変換した信号を第２の変換器２９から出力する。
【００６９】
第１の変換器３３の出力（第１表示メモリ１４ａおよび第２表示メモリ１４ｂの出力）と第２の変換器２９の出力（第３表示メモリ１４ｃの出力）とは、合成器３４で合成されたうえで出力される。
【００７０】
次に、例として図２１に示す表示形態の表示を行う場合における、第１表示メモリ１４ａへのデータの展開方法、第２表示メモリ１４ｂへのデータの展開方法は、実施の形態３および実施の形態４の方法で実施され、第３表示メモリ１４ｃへの展開方法は従来のビットマップ方式の展開方法で実施される。
【００７１】
図２１は、本実施形態における表示形態の一例である。この表示形態は、実施の形態３および実施の形態４で例示した表示形態（図１４参照）とは異なり、ピース単位で３色以上の表示が存在するデザインとなっている。このことは、図２１下部のリモートコントローラのイメージ部において顕著に現れている。図２２は、第１表示メモリ１４ａおよび第２表示メモリ１４ｂからの出力と第３表示メモリ１４ｃからの出力とを合成した表示状態を示す。リモートコントローラのイメージ部はビットマップであり、高精細に表示されている。
【００７２】
以上のように本実施の形態によれば、ピース単位で３色以上の表示が存在するデザインであってもビットマップ方式よりも少ない表示メモリで、より高精細な表示を実現することが可能となる。
【００７３】
以下、本発明にかかわるオンスクリーン信号処理装置を利用した放送受信装置について説明する。
【００７４】
（実施の形態６）
図２３は、本発明の実施の形態６の放送受信装置の概略を示す機能ブロック図である。この放送受信装置は、地上アナログテレビシステムにおける放送受信装置であって、地上アナログチューナー部４９と、音声信号処理部５２と、映像信号処理部５０と、映像合成処理部５１と、リモートコントローラコード解読部４６と、指示入力部４７と、オンスクリーン表示処理部４８とを備える。
【００７５】
地上アナログチューナー部４９は、アンテナからの映像／音声信号を受信する。音声信号処理部５２は、地上アナログチューナー部４９からの音声信号を処理する。映像信号処理部５０は、地上アナログチューナー部４９からの映像信号を処理する。映像合成処理部５１は、地上アナログチューナー部４９からの映像信号およびオンスクリーン表示処理部４８からのオンスクリーン信号を合成して出力する。リモートコントローラコード解読部４６は、リモートコントローラからの送信コードを解読する。指示入力部４７は、リモートコントローラコード解読部４６から入力されるイベントを判断してオンスクリーン表示処理部４８に指示を出す。オンスクリーン表示処理部４８は、指示入力部４７からの指示に対応した表示イメージをオンスクリーン信号に変換して映像合成処理部５１に出力する。
【００７６】
図２４は、図２３の機能ブロック図のさらに詳細なシステムブロック図である。図２３の機能ブロックと図２４のシステムブロックとの対応、およびこの放送受信装置の処理の流れについて説明する。
【００７７】
リモートコントローラコード解読部４６は、図２４において、ＣＰＵ１１と、ＲＯＭ１２とＲＯＭＩ／Ｆ１３と、内蔵ＲＡＭ１４と、ＲＡＭＩ／Ｆ１５と、アービタ１６と、リモートコントローラ受光素子３５と、リモートコントローラ受信回路４３とから構成される。リモートコントローラコード解読部４６は、ＲＯＭ１２に格納しているリモートコントローラデコードプログラムをＣＰＵ１１によって動作させることで、リモートコントローラ受信回路４３からリモートコントローラコードを取得する。
【００７８】
指示入力部４７は、図２４において、ＣＰＵ１１と、ＲＯＭ１２と、ＲＯＭＩ／Ｆ１３と、内蔵ＲＡＭ１４と、ＲＡＭＩ／Ｆ１５と、アービタ１６とから構成される。指示入力部４７は、ＲＯＭ１２に格納している指示入力判定プログラムをＣＰＵ１１により動作させることで、リモートコントローラコードに対応する表示イメージを決定してオンスクリーン表示処理部４８に指示を出す。
【００７９】
オンスクリーン表示処理部４８は、図２４において、ＤＭＡＩ／Ｆ１７と、キャラクタコンバータラインメモリ３０と、ビットマップ画像処理ラインメモリ２６と、キャラクタコンバータ３１と、ビットマップ画像処理部２７と、ＣＬＵＴ（＃１）３２と、変換器（＃１）３３と、ＣＬＵＴ（＃２）２８と、変換器（＃２）２９と、合成器３４とから構成される。オンスクリーン表示処理部４８は、指示入力部４７から入力される指示に対応する表示イメージを実施の形態１〜５のいずれかの方法でオンスクリーン信号に変換して映像合成処理部５１に出力する。
【００８０】
地上アナログチューナー部４９は、図２４において、チューナー３６から構成される。音声信号処理部５２は、図２４において、音声信号処理回路４１と音声ドライバ４２とから構成される。映像信号処理部５０は，図２４において、映像信号処理回路３８から構成される。映像合成処理部５１は図２４において、映像合成回路３９と表示ドライバ４０とから構成される。映像信号処理部５０は、地上アナログチューナー部４９から出力される映像を処理して映像合成処理部５１に出力する。映像合成処理部５１は、オンスクリーン表示処理部４８と映像信号処理部５０とから出力される信号を合成して表示装置に出力する。
【００８１】
以上のように、本発明のオンスクリーン信号処理装置を利用して放送受信装置を実現させることが可能である。
【００８２】
さらに、あらゆる解像度の表示装置に適応する本発明の実施の形態（放送受信装置）について説明する。
【００８３】
（実施の形態７）
図２５は、本発明の実施の形態７の放送受信装置の概略を示す機能ブロック図である。この放送受信装置は地上アナログテレビシステムにおける放送受信装置である。この放送受信装置では、実施の形態６の放送受信装置（図２３参照）の構成に表示装置画素数取得部５３が追加されている。図２６は図２５の機能ブロックのさらに詳細なシステムブロック図である。図２６の構成では、実施の形態６における図２４の構成にＥＥＰＲＯＭ３７が追加されている。
【００８４】
この放送受信装置は、地上アナログチューナー部４９と、音声信号処理部５２と、映像信号処理部５０と、映像合成処理部５１と、リモートコントローラコード解読部４６と、指示入力部４７と、オンスクリーン表示処理部４８と、表示装置画素数取得部５３とを備える。
【００８５】
地上アナログチューナー部４９は、アンテナからの映像／音声信号を受信する。音声信号処理部５２は、地上アナログチューナー部４９からの音声信号を処理する。映像信号処理部５０は、地上アナログチューナー部４９からの映像信号を処理する。映像合成処理部５１は、地上アナログチューナー部４９からの映像信号とオンスクリーン表示処理部４８からのオンスクリーン信号とを合成して出力する。リモートコントローラコード解読部４６は、リモートコントローラからの送信コードを解読する。指示入力部４７は、リモートコントローラコード解読部４６から入力されるイベントを判断してオンスクリーン表示処理部４８に指示を出す。オンスクリーン表示処理部４８は、指示入力部４７からの指示に対応した表示イメージをオンスクリーン信号に変換して映像合成処理部５１に出力する。表示装置画素数取得部５３は、表示装置の画素数を取得して映像信号処理部５０とオンスクリーン表示処理部４８とに表示装置の画素数を伝達する。
【００８６】
図２５の機能ブロックと図２６のシステムブロックとの対応、およびこの放送受信装置の処理の流れについて説明する。リモートコントローラコード解読部４６は、図２６において、ＣＰＵ１１と、ＲＯＭ１２と、ＲＯＭＩ／Ｆ１３と、内蔵ＲＡＭ１４と、ＲＡＭＩ／Ｆ１５と、アービタ１６と、リモートコントローラ受光素子３５と、リモートコントローラ受信回路４３とから構成される。リモートコントローラコード解読部４６は、ＲＯＭ１２に格納しているリモートコントローラデコードプログラムをＣＰＵ１１によって動作させることで、リモートコントローラ受信回路４３からリモートコントローラコードを取得する。
【００８７】
指示入力部４７は、図２６において、ＣＰＵ１１と、ＲＯＭ１２と、ＲＯＭＩ／Ｆ１３と、内蔵ＲＡＭ１４と、ＲＡＭＩ／Ｆ１５と、アービタ１６とから構成される。指示入力部４７は、ＲＯＭ１２に格納している指示入力判定プログラムをＣＰＵ１１によって動作させることで、リモートコントローラコードに対応する表示イメージを決定してオンスクリーン表示処理部４８に指示を出す。
【００８８】
表示装置画素数取得部５３は、図２６において、ＣＰＵ１１と、ＲＯＭ１２と、ＲＯＭＩ／Ｆ１３と、内蔵ＲＡＭ１４と、ＲＡＭＩ／Ｆ１５と、アービタ１６と、ＥＥＰＲＯＭ３７と、Ｉ２Ｃ回路４４から構成される。表示装置画素数取得部５３は、ＲＯＭ１２に格納している表示装置画素数取得プログラムをＣＰＵ１１によって動作させることで、ＥＥＰＲＯＭ３７にあらかじめ格納されている表示装置の画素数データをＩ２Ｃ回路４４によって取得させたうえで、その画素数データをオンスクリーン表示処理部４８と映像信号処理部５０とに伝達する。
【００８９】
オンスクリーン表示処理部４８は、図２６において、ＤＭＡＩ／Ｆ１７と、キャラクタコンバータラインメモリ３０と、ビットマップ画像処理ラインメモリ２６と、キャラクタコンバータ３１と、ビットマップ画像処理部２７と、ＣＬＵＴ（＃１）３２と、変換器（＃１）３３と、ＣＬＵＴ（＃２）２８と、変換器（＃２）２９と、合成器３４とから構成される。オンスクリーン表示処理部４８は、指示入力部４７からの指示に対応した表示イメージを決定したうえで、その表示イメージを、表示装置画素数取得部５３から伝達される画素数データに従って実施の形態１〜５のいずれかの方法によってオンスクリーン信号に変換して映像合成処理部５１に出力する。
【００９０】
地上アナログチューナー部４９は、図２６において、チューナー３６から構成される。音声信号処理部５２は、図２６において、音声信号処理回路４１と、音声ドライバ４２とから構成される。映像信号処理部５０は、図２６において、映像信号処理回路３８から構成される。映像合成処理部５１は、図２６において、映像合成回路３９と、表示ドライバ４０とから構成される。
【００９１】
映像信号処理部５０は、地上アナログチューナー部４９から出力される映像信号における画素数データと、表示装置画素数取得部５３において取得する画素数データとの比率を求めたうえで、その比率に応じて映像信号を拡大あるいは縮小して映像合成処理部５１に出力する。映像合成処理部５１は、オンスクリーン表示処理部４８と映像信号処理部５０とから出力される信号を合成して表示装置に出力する。
【００９２】
以上のように、ＥＥＰＲＯＭに表示装置画素数をあらかじめ格納しておき、表示装置画素数に応じてオンスクリーン信号および映像信号を変換して出力することにより、複数の表示装置に適合させることが可能になる。そのため、あらゆる解像度の表示装置においても、画面に対する比率を変えずに各種のＧＵＩを表示することが可能となる結果、表示装置の解像度の差によるＧＵＩの見え方の違いを吸収することができる。
【００９３】
（実施の形態８）
放送受信装置の機能として字幕機能があるが、字幕とユーザ指示によるＧＵＩ表示を１つのオンスクリーン表示装置で行なう場合、従来では、字幕とユーザ指示によるＧＵＩの文字サイズは同じになる。しかしながら、字幕表示の位置は映像内容に合わせて表示位置を指定してデータが送られるため、あらかじめ決められた行と列に画面を分割した枡目の大きさに１文字のサイズを合わせるように表示させる必要があるが、ユーザ指示によるＧＵＩは放送されている映像信号を隠す割合を小さくすることが望ましく、昨今においてはあらゆる解像度の表示装置が登場し、字幕とユーザ指示によるＧＵＩ表示の文字サイズを異なるサイズで表示させる要望が多く出てきている。
【００９４】
実施の形態７では表示装置の解像度の差によるＧＵＩの見え方の違いの吸収について言及したが、ここでは、字幕とユーザ指示によるＧＵＩの文字サイズの各々をあらゆる解像度の表示装置に適応して表示する本発明の実施の形態８の方法について説明する。
【００９５】
図２７は、本発明の放送受信装置の例として、字幕放送に対応した地上アナログテレビシステムにおける放送受信装置の概略を示す機能ブロック図である。この放送受信装置では、図２５に示す実施の形態７における放送受信装置の構成に字幕データ取得部５４が追加されている。図２８は図２７の機能ブロック図のさらに詳細なシステムブロック図である。図２８の構成では、実施の形態７における図２７の構成にＶＢＩスライス回路４５が追加されている。
【００９６】
この放送受信装置は、地上アナログチューナー部４９と、音声信号処理部５２と、映像信号処理部５０と、字幕データ取得部５４と、映像合成処理部５１と、リモートコントローラコード解読部４６と、指示入力部４７と、オンスクリーン表示処理部４８と、表示装置画素数取得部５３とを備える。
【００９７】
地上アナログチューナー部４９は、アンテナからの映像／音声信号を受信する。音声信号処理部５２は、地上アナログチューナー部４９からの音声信号を処理する。映像信号処理部５０は、地上アナログチューナー部４９からの映像信号を処理する。字幕データ取得部５４は、地上アナログチューナー部４９からの映像信号に重畳されている字幕データを取得してオンスクリーン表示処理部４８に出力する。映像合成処理部５１は、地上アナログチューナー部４９からの映像信号とオンスクリーン表示処理部４８からのオンスクリーン信号とを合成して出力する。リモートコントローラコード解読部４６は、リモートコントローラからの送信コードを解読する。指示入力部４７は、リモートコントローラコード解読部４６から入力されるイベントを判断してオンスクリーン表示処理部４８に指示を出す。表示装置画素数取得部５３は、表示装置の画素数を取得して映像信号処理部５０とオンスクリーン表示処理部４８とに表示装置の画素数を伝達する。
【００９８】
オンスクリーン表示処理部４８は、次の第１、第２の方法により生成したオンスクリーン信号を映像合成処理部５１に出力する。第１の方法では、指示入力部４７からの指示に対応した表示イメージを実施の形態１〜５のいずれかの方法によって変換することでオンスクリーン信号を生成する。第２の方法では、字幕データ取得部５４からの字幕データを解読して作成した表示イメージを実施の形態１〜５のいずれかの方法によって変換することでオンスクリーン信号を生成する。
【００９９】
図２７の機能ブロックと図２８のシステムブロックとの対応、およびこの放送受信装置の処理の流れについて説明する。リモートコントローラコード解読部４６は、図２８において、ＣＰＵ１１と、ＲＯＭ１２と、ＲＯＭＩ／Ｆ１３と、内蔵ＲＡＭ１４と、ＲＡＭＩ／Ｆ１５と、アービタ１６と、リモートコントローラ受光素子３５と、リモートコントローラ受信回路４３とから構成される。リモートコントローラコード解読部４６は、ＲＯＭ１２に格納しているリモートコントローラデコードプログラムをＣＰＵ１１によって動作させることで、リモートコントローラ受信回路４３からリモートコントローラコードを取得する。
【０１００】
指示入力部４７は、図２８において、ＣＰＵ１１と、ＲＯＭ１２と、ＲＯＭＩ／Ｆ１３と、内蔵ＲＡＭ１４と、ＲＡＭＩ／Ｆ１５と、アービタ１６とから構成される。指示入力部４７は、ＲＯＭ１２に格納している指示入力判定プログラムをＣＰＵ１１によって動作させることで、リモートコントローラコードに対応するオンスクリーン表示を決定してオンスクリーン表示処理部４８に指示を出す。
【０１０１】
字幕データ取得部５４は、図２８において、ＣＰＵ１１と、ＲＯＭ１２と、ＲＯＭＩ／Ｆ１３と、内蔵ＲＡＭ１４と、ＲＡＭＩ／Ｆ１５と、アービタ１６と、ＶＢＩスライス回路４５とから構成される。字幕データ取得部５４は、ＲＯＭ１２に格納しているＶＢＩスライス制御プログラムをＣＰＵ１１によって動作させることで、ＶＢＩスライス回路４５から字幕データを取得してオンスクリーン表示処理部４８に出力する。
【０１０２】
表示装置画素数取得部５３は、図２８において、ＣＰＵ１１と、ＲＯＭ１２と、ＲＯＭＩ／Ｆ１３と、内蔵ＲＡＭ１４と、ＲＡＭＩ／Ｆ１５と、アービタ１６と、ＥＥＰＲＯＭ３７と、Ｉ２Ｃ回路４４とから構成される。表示装置画素数取得部５３は、ＲＯＭ１２に格納している表示装置画素数取得プログラムをＣＰＵ１１によって動作させることで、ＥＥＰＲＯＭ（３７）からあらかじめ格納してある表示装置の画素数データをＩ２Ｃ回路４４によって取得させたうえで、その画素数データをオンスクリーン表示処理部４８と映像信号処理部５０とに伝達する。
【０１０３】
オンスクリーン表示処理部４８は、図２８において、ＤＭＡＩ／Ｆ１７と、キャラクタコンバータラインメモリ３０と、ビットマップ画像処理ラインメモリ２６と、キャラクタコンバータ３１と、ビットマップ画像処理部２７と、ＣＬＵＴ（＃１）３２と、変換器（＃１）３３と、ＣＬＵＴ（＃２）２８と、変換器（＃２）２９と、合成器３４とから構成される。オンスクリーン表示処理部４８は、指示入力部４７からの指示に対応した表示イメージを決定したうえで、その表示イメージを、表示装置画素数取得部５３から伝達される画素数データに従って実施の形態１〜５のいずれかの方法によって、ユーザ指示用サイズにサイズ変更されたオンスクリーン信号に変換したうえで、そのオンスクリーン信号を映像合成処理部５１に出力する。また、オンスクリーン表示処理部４８は、指示入力部４７からの表示指示がない場合は、字幕データ取得部５４からの字幕データを解読して作成した表示イメージを、実施の形態１〜５のいずれかの方法によって、表示装置画素数取得部５３から伝達された画素数に従った字幕データ用サイズにサイズ変更されたオンスクリーン信号に変換したうえで、そのオンスクリーン信号を映像合成処理部５１に出力する。
【０１０４】
地上アナログチューナー部４９は、図２８において、チューナー３６から構成される。音声信号処理部５２は、図２８において、音声信号処理回路４１と音声ドライバ４２とから構成される。映像信号処理部５０は、図２８において、映像信号処理回路３８から構成される。映像合成処理部５１は、図２８において、映像合成回路３９と表示ドライバ４０とから構成される。
【０１０５】
映像信号処理部５０は地上アナログチューナー部４９から出力される映像信号における画素数データと、表示装置画素数取得部５３において取得する画素数データとの比率を求めたうえで、その比率に応じて映像信号を拡大あるいは縮小して映像合成処理部５１に出力する。映像合成処理部５１は、オンスクリーン表示処理部４８と映像信号処理部５０とから出力される信号を合成して表示装置に出力する。
【０１０６】
以上のように、ＥＥＰＲＯＭに表示装置画素数をあらかじめ格納しておき、表示装置画素数に応じた、ユーザ指示によるオンスクリーン信号の変換および字幕データ用のオンスクリーン信号の変換を別途行なうことにより、ユーザ指示によるＧＵＩと字幕の文字サイズの各々をあらゆる解像度の表示装置に適応させることができる。
【０１０７】
実施の形態７および８において、表示装置画素数取得データをあらかじめＥＥＰＲＯＭ３７に格納しておく方法を示したが、ＥＥＰＲＯＭ３７に限定されるものではない。
【０１０８】
チューナーも、地上アナログチューナーを例にあげたが、これについても、地上アナログチューナーに限定するものではなく、ＢＳデジタルチューナー、地上デジタルチューナーなどあらゆる映像を扱うチューナーおよびＤＶＤプレーヤ等の外部入力装置も該当する。
【０１０９】
地上アナログチューナーを例にあげたためＶＢＩスライス回路を搭載する例を示したが、デジタルチューナーの場合はデジタル放送用のデコード回路に置き換えることで実現可能である。
【０１１０】
また、指示入力としてリモートコントローラ受光素子およびリモートコントローラ受信回路からなるリモートコントローラによる指示入力を例にあげたが、リモートコントローラに限定するものではなく、あらゆるマン・マシンインタフェースに置き換えることが可能である。
【０１１１】
さらに、オンスクリーン信号処理装置に関する本発明を放送受信装置に適用する例を示したが、本発明は、放送受信装置のみでなく、携帯電話やカーナビゲーションシステムといった放送受信機能を有し、オンスクリーン表示を行なうあらゆる機器に適用することが期待できる。
【図面の簡単な説明】
【０１１２】
【図１】本発明の実施の形態１〜４におけるオンスクリーン信号処理装置の構成を示すブロック図である。
【図２】本発明の実施の形態１−３におけるオンスクリーン信号処理装置のＲＯＭ、ＲＡＭのイメージ図である。
【図３】本発明の実施の形態１におけるフォント単位で装飾の場合の表示イメージ図である。
【図４】図３に対応する表示イメージのブロック分割図である。
【図５】本発明の実施の形態１におけるＶＲＡＭ展開イメージ図である。
【図６】本発明の実施の形態１におけるＶＲＡＭ展開方法説明図（その１）である。
【図７】本発明の実施の形態１における表示データの構造図である。
【図８】本発明の実施の形態１におけるオンスクリーン信号処理装置の動作を示すフローチャートである。
【図９】本発明の実施の形態１におけるＶＧＡとＸＧＡのフォントサイズの違いの説明図１である。
【図１０】本発明の実施の形態１におけるＶＲＡＭ展開方法説明図（その２）である。
【図１１】本発明の実施の形態２におけるブロック単位で装飾の場合の表示イメージ図である。
【図１２】本発明の実施の形態２におけるＶＲＡＭ展開方法説明図である。
【図１３】本発明の実施の形態２におけるオンスクリーン信号処理装置の動作を示すフローチャートである。
【図１４】本発明の実施の形態３におけるピース単位で装飾の場合の表示イメージ図である。
【図１５】本発明の実施の形態３におけるＶＲＡＭ展開方法説明図である。
【図１６】本発明の実施の形態３におけるオンスクリーン信号処理装置の動作を示すフローチャートである。
【図１７】本発明の実施の形態４におけるＲＯＭ、ＲＡＭ展開イメージ図である。
【図１８】本発明の実施の形態４におけるＶＲＡＭ展開方法説明図である。
【図１９】本発明の実施の形態４におけるオンスクリーン信号処理装置の動作を示すフローチャートである。
【図２０】本発明の実施の形態５におけるオンスクリーン信号処理装置の構成を示すブロック図である。
【図２１】本発明の実施の形態５における表示イメージ図である。
【図２２】本発明の実施の形態５における表示イメージ合成の説明図である。
【図２３】本発明の実施の形態６における放送受信装置の機能ブロック図である。
【図２４】本発明の実施の形態６における放送受信装置のシステムブロック図である。
【図２５】本発明の実施の形態７における放送受信装置の機能ブロック図である。
【図２６】本発明の実施の形態７における放送受信装置のシステムブロック図である。
【図２７】本発明の実施の形態８における放送受信装置の機能ブロック図である。
【図２８】本発明の実施の形態８における放送受信装置のシステムブロック図である。
【図２９】従来の技術におけるオンスクリーン信号処理装置の構成を示すブロック図である。
【図３０】従来の技術におけるオンスクリーン信号処理装置の表示データの構造図である。
【図３１】従来の技術におけるオンスクリーン信号処理装置のＲＯＭ、ＲＡＭのイメージ図である。
【図３２】従来の技術におけるオンスクリーン信号処理装置のＶＲＡＭ展開方法説明図である。方法説明図である。
【図３３】従来の技術におけるビットマップ方式のオンスクリーン信号処理装置の構成を示すブロック図である。
【図３４】従来の技術におけるビットマップ方式のオンスクリーン信号処理装置のＶＲＡＭ展開方法説明図である。
【符号の説明】
【０１１３】
１１  ＣＰＵ
１２  ＲＯＭ
１３  ＲＯＭインターフェース
１４  内蔵ＲＡＭ
１４ａ  第１表示メモリ
１４ｂ  第２表示メモリ
１４ｃ  第３表示メモリ
１５  ＲＡＭインターフェース
１６  アービタ
１７  ＤＭＡインターフェース
１８  キャラクタジェネレータラインメモリ
１９  フォントＲＯＭ
２０  ＲＯＭインターフェース
２１  キャラクタジェネレータ
２２  カラー指定テーブル（ＣＬＵＴ）
２３  変換器
２４  ＳＤＲＡＭ
２５  ＳＤＲＡＭインターフェース
２６  ビットマップラインメモリ
２７  ビットマップ画像処理回路
２８  第２のカラー指定テーブル（ＣＬＵＴ）
２９  第２変換器
３０  キャラクタコンバータラインメモリ
３１  キャラクタコンバータ
３１ｖ  装飾縦画素サイズ設定用レジスタ
３１ｈ  装飾横画素サイズ設定用レジスタ
３２  第１のカラー指定テーブル（ＣＬＵＴ）
３３  第１変換器
３４  合成器
３５  リモコン受光素子
３６  チューナー
３７  ＥＥＰＲＯＭ
３８  映像信号処理回路
３９  映像合成回路
４０  表示ドライバ
４１  音声信号処理回路
４２  音声ドライバ
４３  リモコン受信回路
４４  Ｉ２Ｃ回路
４５  ＶＢＩスライス回路
４６  リモコンコード解読部
４７  指示入力部
４８  オンスクリーン表示処理部
４９  地上アナログチューナー部
５０  映像信号処理部
５１  映像合成処理部
５２  音声信号処理部
５３  表示装置画素数取得部
５４  字幕データ取得部
【図１】
2007133383.tif 000003
【図２】
2007133383.tif 000004
【図３】
2007133383.tif 000005
【図４】
2007133383.tif 000006
【図５】
2007133383.tif 000007
【図６】
2007133383.tif 000008
【図７】
2007133383.tif 000009
【図８】
2007133383.tif 000010
【図９】
2007133383.tif 000011
【図１０】
2007133383.tif 000012
【図１１】
2007133383.tif 000013
【図１２】
2007133383.tif 000014
【図１３】
2007133383.tif 000015
【図１４】
2007133383.tif 000016
【図１５】
2007133383.tif 000017
【図１６】
2007133383.tif 000018
【図１７】
2007133383.tif 000019
【図１８】
2007133383.tif 000020
【図１９】
2007133383.tif 000021
【図２０】
2007133383.tif 000022
【図２１】
2007133383.tif 000023
【図２２】
2007133383.tif 000024
【図２３】
2007133383.tif 000025
【図２４】
2007133383.tif 000026
【図２５】
2007133383.tif 000027
【図２６】
2007133383.tif 000028
【図２７】
2007133383.tif 000029
【図２８】
2007133383.tif 000030
【図２９】
2007133383.tif 000031
【図３０】
2007133383.tif 000032
【図３１】
2007133383.tif 000033
【図３２】
2007133383.tif 000034
【図３３】
2007133383.tif 000035
【図３４】
2007133383.tif 000036