(57)【要約】【課題】本発明は電子装置の製造に関する。【解決手段】電子装置の製造方法は、エンボス加工具２０４を使って被加工物２００、２０２の表面をエンボス加工し、前記被加工物上に少なくとも二段の厚みコントラストを持つ微構造を形成する工程と、前記微構造上に機能材料を含んだ流体２０８を配置する工程とを有する。好ましくは、流体２０８を配置する上記工程はインクジェット印刷を有する。被加工物２００、２０２上の微構造を形成するためのエンボス加工具２０４は第１表面と、前記第１表面に対して少なくとも二つの異なる高さを持つ段を有する。【選択図】図３
2007243192.tif 000002
【特許請求の範囲】
【請求項１】
エンボス加工具を使用し被加工物の表面をエンボス加工し、前記被加工物の表面に少なくとも２段の厚みコントラストを持つ微構造を形成する工程と、
前記微構造上に機能材料を含有する流体を配置する工程と、を有する電子装置の製造方法。
【請求項２】
流体を配置する前記工程はインクジェット印刷工程を有する、請求項１に記載の電子装置の製造方法。
【請求項３】
請求項１又は２に記載の電子装置の製造方法であって、
前記微構造は前記被加工物の表面に、底面と段差面とを持つ段差くぼみを有し、前記段差面は前記底面より前記被加工物表面から浅くくぼんでおり、
流体を配置する前記工程は、
前記底面上に第１材料層を積層する工程と、
前記くぼみに第２材料層を積層する工程と、
前記第２材料層上に第３材料層を積層する工程と、を有する電子装置の製造方法。
【請求項４】
請求項１又は２に記載の電子装置の製造方法であって、
前記被加工物は基板と前記基板上に形成されたエンボス加工層から成り、前記微構造は前記エンボス加工層に、底面と段差面とを持つ段差くぼみを有し、前記段差面は前記底面より前記被加工物表面から浅くくぼんでおり、
流体を配置する前記工程は、
前記被加工物表面をエンボス加工後にエッチングし、前記底面の前記エンボス加工層を除去することにより前記基板表面の一部分を露出させる工程と、
前記被加工物表面に第１処理を施し前記基板表面の前記露出部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、を有する電子装置の製造方法。
【請求項５】
請求項４に記載の電子装置の製造方法であって、
前記第１処理を施した後に前記底面上に第１材料層を積層する工程と、
前記被加工物表面に第２処理を施し前記第１材料層表面と前記被加工物表面の他の部分との間の濡れ差を除去する工程と、
前記被加工物表面に第３処理を施し前記くぼみの前記被加工物表面の一部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、
前記くぼみに第２材料層を積層する工程と、
前記第２材料層上に第３材料層を積層する工程と、をさらに有する電子装置の製造方法。
【請求項６】
前記第１処理と前記第２処理はプラズマ処理を含む、請求項５に記載の電子装置の製造方法。
【請求項７】
前記第３処理はソフトコンタクト印刷を含む、請求項５又は６に記載の電子装置の製造方法。
【請求項８】
前記第１材料層及び前記第３材料層は電極である、請求項３、請求項５乃至７のいずれか一項に記載の電子装置の製造方法。
【請求項９】
請求項３、請求項５乃至７のいずれか一項に記載の電子装置の製造方法であって、
前記被加工物は基板と前記基板上に形成されたエンボス加工層からなり、前記微構造は前記エンボス加工層に第１のくぼみ及び第２のくぼみを有しており、前記第１のくぼみは前記第２のくぼみより深く、
流体を配置する前記工程は、
前記第１のくぼみに第１材料層を積層する工程と、
前記第２のくぼみに第２材料層を積層する工程と、を有する電子装置の製造方法。
【請求項１０】
請求項９に記載の電子装置の製造方法であって、
前記第１材料層を積層する工程の前に前記被加工物をエッチングし前記第１のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の一部を露出させる工程と、
前記第２材料層を積層する工程の前に前記被加工物をエッチングし前記第２のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の他の部分を露出させる工程と、をさらに有する電子装置の製造方法。
【請求項１１】
請求項９又は１０に記載の電子装置の製造方法であって、
前記第１材料層を積層する工程の前に前記被加工物表面に第１処理を施し前記第１のくぼみと前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、
前記第２材料層を積層する工程の前に前記被加工物表面に第２処理を施し前記第２のくぼみと前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、をさらに有する電子装置の製造方法。
【請求項１２】
請求項１又は２に記載の電子装置の製造方法であって、
前記被加工物は基板と前記基板上に形成されたエンボス加工層からなり、前記微構造は前記エンボス加工層に第１のくぼみ及び第２のくぼみを有しており、前記第１のくぼみは前記第２のくぼみより深く、
流体を配置する前記工程は、
前記被加工物をエッチングし前記第１のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の一部を露出させる工程と、
前記被加工物表面に第１処理を施し前記基板表面の前記露出部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、を有する電子装置の製造方法。
【請求項１３】
請求項１２に記載の電子装置の製造方法であって、
前記第１処理を施した後に前記第１のくぼみに第１材料層を積層する工程と、
前記被加工物をエッチングし前記第２のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の更なる他の部分を露出させる工程と、
前記被加工物表面に第２処理を施し前記基板表面の前記更なる露出部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、
前記第２のくぼみに第２材料層を積層する工程と、をさらに有する電子装置の製造方法。
【請求項１４】
前記第１材料層及び第２材料層はインクジェット印刷により積層される、請求項９乃至１１、請求項１３のいずれか一項に記載の電子装置の製造方法。
【請求項１５】
前記第１材料層及び第２材料層は電極である、請求項９乃至１１、請求項１３のいずれか一項に記載の電子装置の製造方法。
【請求項１６】
前記第１処理と第２処理はプラズマ処理である、請求項１３乃至１５のいずれか一項に記載の電子装置の製造方法。
【請求項１７】
請求項１３乃至１６のいずれか一項に記載の電子装置の製造方法であって、
前記基板から前記エンボス加工層の残存部分を除去する工程と、
前記基板上に半導体層を積層する工程と、
前記半導体層上に絶縁層を積層する工程と、
前記絶縁層上にゲート電極を形成する工程と、をさらに有する電子装置の製造方法。    
【請求項１８】
前記エンボス加工具は第１表面と、前記第１表面に対して二つの異なる高さの段を有する、請求項１乃至１７のいずれか一項に記載の電子装置の製造方法。
【請求項１９】
前記エンボス加工具は第１表面と、前記第１表面に対して二つより多くの異なる高さの段を有する、請求項１乃至１７のいずれか一項に記載の電子装置の製造方法。
【請求項２０】
前記エンボス加工具は半導体、金属、又はセラミック材料から成る、請求項１乃至１９のいずれか一項に記載の電子装置の製造方法。
【請求項２１】
エンボス加工により形成された前記微構造は１０ｎｍから１ｍｍの間の幅を有する特性を持つ、請求項１乃至２０のいずれか一項に記載の電子装置の製造方法。
【請求項２２】
前記厚みコントラスト間の厚み差が１０ｎｍから１０μｍの間である、請求項１乃至２１のいずれか一項に記載の電子装置の製造方法。
【請求項２３】
前記流体が溶液又はコロイド懸濁液である、請求項１又は２に記載の電子装置の製造方法。
【請求項２４】
請求項１乃至２３のいずれか一項に記載の方法を含み、ロールトゥーロール又はシートトゥーシート加工により基板上に電子装置を製造する電子装置の製造方法。
【請求項２５】
基板上に微構造を作るためのエンボス加工具であって、
第１表面と、
前記第１表面に対して少なくとも二つの異なる高さの段と、を有するエンボス加工具。
【請求項２６】
請求項２５記載のエンボス加工具であって、
前記第１表面上に形成された第１の段と、
前記第１の段上に形成された第２の段と、を有するエンボス加工具。
【請求項２７】
請求項２５記載のエンボス加工具であって、
前記第１の表面の第１の部分に形成された第１の高さを持つ第１の段と、
前記第１の表面の第２の部分に形成された前記第１の高さと異なる第２の高さを持つ第２の段と、を有するエンボス加工具。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明のいくつかの態様は、電子装置の製造方法、バンク構造への材料のインクジェット印刷による装置製造、及びエンボス加工具等に関する。
【背景技術】
【０００２】
加工可能な材料である有機溶液、無機溶液を用いた電子機器は、過去数十年間、多大な研究興味の的であった。これらの材料においては、発光ダイオード（ＬＥＤ）、光電池、薄膜トランジスタ（ＴＦＴ）など広い適用範囲の可能性が示されてきた。さらには、近年のパターニング技術の進歩で、それらの材料による硬質、軟質両方の基板上への大面積集積装置製造の実現性も証明されている。電子装置の製造には、光学リソグラフィ、マイクロエンボス加工、ソフトコンタクト印刷、スクリーン印刷、インクジェット印刷、光学干渉リソグラフィなどのさまざまな製造技術が採用できる。これらの技術により、かなり高い解像度でパターニングすることはできる。しかし、事前に基板上に描かれる構造に合わせて必要な器具を配置するのは困難である。大面積、軟質基板の場合は、基板の歪み、熱膨張又は熱収縮により、とりわけ正確な配置が難しくなる。また、ロールトゥーロール製造技術の場合、移動中にかかる基板への張力のため不均一な歪みが生じ、さらに配置が難しくなる。
【０００３】
インクジェット印刷は電子装置の製造にはとても有望な技術であるが、現在利用できるフリーフォーマット印刷の解像度（約５０μｍ）は電子業界の要望に見合うほどではない。インクジェット印刷を使用し、より高い解像度の構造を得るために、親液／撥液コントラストを持つバンク構造を使用し、印刷された液体を閉じ込めることによって印刷解像度を上げてきた。しかし、そのようなバンク構造を使っても、不具合なく十分に高い解像度で電子装置を製造するのは困難である。
【０００４】
エンボス加工具を使用してバンク構造を形成し、エンボス加工したバンク構造にインクジェット印刷処理を合わせて施していた。しかしながら、そのようにエンボス加工した構造は多くの重要な適用において、不都合が見受けられていた。
【０００５】
図１は、エンボス加工具によって形成されたバンク構造を使用した、高解像度のインクジェット印刷構造の従来の形成方法を示している。簡潔に、図１（ａ）において、基板１００上にポリマー層１０２を形成する。そして、図１（ｂ）のように、一定の温度まで加熱し、ポリマー層１０２に対して硬質エンボス加工具１０４を押圧する。室温まで冷ました後、エンボス加工具１０４を取り除くとポリマー層１０２にエンボス加工された構造が残る。それから、図１（ｃ）に示すように、Ｏ2プラズマエッチング加工を施しエンボス加工した構造のくぼみ部分に残っているポリマーを完全に取り除く。そして図１（ｄ）に示すように、例えばプラズマ処理やソフトコンタクト印刷による自己組織化単分子膜（ＳＡＭ）の形成などの適切な表面処理を施して親液／撥液コントラストを形成した後、図１（ｅ）に示すように、エンボス加工した構造上に機能材料１０８をインクジェット印刷する。ここで「親液／撥液コントラスト」とは、機能材料１０８が相対的に、エンボス加工した構造の表面処理部分１０６又は未処理部分に対して親液又は撥液であることを表している。例えば、機能材料１０８が水性であれば、ある部分が親水性で、他の部分が撥水性となるように構造を処理することで親液／撥液コントラストを形成する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来の、エンボス加工を施されたバンク構造に材料を印刷して製造する発光ダイオード（ＬＥＤ）において電極の絶縁性を確保するのは困難であった。また、薄膜トランジスタ（ＴＦＴ）の製造においては、バンクの汚染、すなわち隣接する電極間でバンクを横切るブリッジが生じるため、エンボス加工したバンク構造に材料を印刷して短チャネルを確実に形成することは問題であった。
【０００７】
本発明に係るいくつかの態様の目的は、良好な絶縁特性をもつキャパシタ構造の製造、またＴＦＴ製造における短チャネルの形成を可能とするインクジェット印刷とエンボス加工技術を提供することにある。
【０００８】
本発明に係るいくつかの態様は、エンボス加工を用いた製造方法に係る上記の課題は少なくとも一つには現存の製造技術において使用されるエンボス加工バンク構造が一つの厚みコントラストしか有していないという事実に基づいている。発明者は、多段エンボス加工具を使うことにより少なくとも二段の厚みコントラストを持つエンボス加工バンク構造を形成することで上記の課題を緩和できるということを見出した。
【課題を解決するための手段】
【０００９】
本発明に係る電子装置の製造方法は、エンボス加工具を使用し被加工物の表面をエンボス加工し、前記被加工物の表面に少なくとも２段の厚みコントラストを持つ微構造を形成する工程と、前記微構造上に機能材料を含有する流体を配置する工程と、を有する。
【００１０】
上記の製造方法は、エンボス加工したバンク構造に材料を配置する迅速で安価なパターニング方法を提供する。本発明に係る技術により、高解像度の構造を印刷する際の不具合の発生も低減される。被加工物表面をエンボス加工して少なくとも二段の厚みコントラストを持つ微構造を形成すると、異なる機能材料層が積層された微構造の異なる部分を異なる深さにできる。その結果、それらの部分は製造工程の個々の工程で異なる特性を得ることができ、それぞれの部分に確実に正しい機能材料だけを配置することができ、従来のエンボス加工技術に付随する不具合を抑えることができる。例えば、所定の機能材料を配置するとき、所望の部分が機能材料に対して親液で、他の部分が機能材料に対して撥液となるように親液／撥液コントラストを異なる部分間に作ることができる。
【００１１】
好ましくは、流体を配置する前記工程はインクジェット印刷工程を有する。
【００１２】
一実施態様において、前記微構造は前記被加工物の表面に、底面と段差面とを持つ段差くぼみを有し、前記段差面は前記底面より前記被加工物表面から浅くくぼんでいる。流体を配置する前記工程は、前記底面上に第１材料層を積層する工程と、前記くぼみに第２材料層を積層する工程と、前記第２材料層上に第３材料層を積層する工程と、を有する。
【００１３】
好ましくは、前記被加工物は基板と前記基板上に形成されたエンボス加工層から成る。また、前記微構造は前記エンボス加工層に、底面と段差面とを持つ段差くぼみを有し、前記段差面は前記底面より前記被加工物表面から浅くくぼんでいる。流体を配置する前記工程は、前記被加工物表面をエンボス加工後にエッチングし、前記底面の前記エンボス加工層を除去することにより前記基板表面の一部分を露出させる工程と、前記被加工物表面に第１処理を施し、前記基板表面の前記露出部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、を有する。
【００１４】
好ましくは、本方法は、前記第１処理を施した後に前記底面上に第１材料層を積層する工程と、前記被加工物表面に第２処理を施し、前記第１材料層表面と前記被加工物表面の他の部分との間の濡れ差を除去する工程と、前記被加工物表面に第３処理を施し、前記くぼみの前記被加工物表面の一部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、前記くぼみに第２材料層を積層する工程と、前記第２材料層上に第３材料層を積層する工程と、をさらに有する。
【００１５】
好ましくは、前記第１処理と前記第２処理はプラズマ処理を含む。好適には、前記第３処理はソフトコンタクト印刷を含む。好ましくは、前記第１材料層及び第３材料層は電極である。
【００１６】
他の実施態様において、前記被加工物は基板と前記基板上に形成されたエンボス加工層から成り、前記微構造は前記エンボス加工層に第１のくぼみ及び第２のくぼみを有しており、前記第１のくぼみは前記第２のくぼみより深い。流体を配置する前記工程は、前記第１のくぼみに第１材料層を積層する工程と、前記第２のくぼみに第２材料層を積層する工程と、を有する。
【００１７】
好ましくは、本方法は、前記第１材料層を積層する工程の前に前記被加工物をエッチングし、前記第１のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の一部を露出させる工程と、前記第２材料層を積層する工程の前に前記被加工物をエッチングし、前記第２のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の他の部分を露出させる工程と、をさらに有する。
【００１８】
好ましくは、本方法は、前記第１材料層を積層する工程の前に前記被加工物表面に第１処理を施し、前記第１のくぼみと前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、前記第２材料層を積層する工程の前に前記被加工物表面に第２処理を施し、前記第２のくぼみと前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、をさらに有する。
【００１９】
好ましくは、前記被加工物は基板と前記基板上に形成されたエンボス加工層から成り、前記微構造は前記エンボス加工層に第１のくぼみ及び第２のくぼみを有しており、前記第１のくぼみは前記第２のくぼみより深い。流体を配置する前記工程は、前記被加工物をエッチングし、前記第１のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の一部を露出させる工程と、前記被加工物表面に第１処理を施し、前記基板表面の前記露出部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、を有する。
【００２０】
好ましくは、本方法は、前記第１処理を施した後に前記第１のくぼみに第１材料層を積層する工程と、前記被加工物をエッチングし、前記第２のくぼみの底部の前記エンボス加工層を除去することにより前記基板表面の更なる他の部分を露出させる工程と、前記被加工物表面に第２処理を施し前記基板表面の前記更なる露出部分と前記被加工物表面の他の部分との間に濡れ差を生じさせる工程と、前記第２のくぼみに第２材料層を積層する工程と、をさらに有する。
【００２１】
好ましくは、前記第１材料層及び第２材料層はインクジェット印刷により積層される。好ましくは、前記第１材料層及び第２材料層は電極である。好適には、前記第１処理と第２処理はプラズマ処理である。
【００２２】
好ましくは、本方法は、前記基板から前記エンボス加工層の残存部分を除去する工程と、前記基板上に半導体層を積層する工程と、前記半導体層上に絶縁層を積層する工程と、前記絶縁層上にゲート電極を形成する工程と、をさらに有する。
【００２３】
一実施態様では、本方法は有機又は無機薄膜トランジスタの製造方法である。他の実施態様では、本方法はキャパシタ構造の製造方法である。好ましくは、本方法はキャパシタの製造方法である。さらに他の実施態様では、本方法は発光ダイオードの製造方法である。好ましくは、本方法は強誘電体メモリ装置の製造方法である。
【００２４】
好ましくは、前記エンボス加工具は第１表面と、前記第１表面に対して二つの異なる高さの段を有する。好ましくは、前記エンボス加工具は第１表面と、前記第１表面に対して二つより多くの異なる高さの段を有する。好ましくは、前記エンボス加工具は半導体、金属、又はセラミック材料から成る。好ましくは、エンボス加工により形成された前記微構造は１０ｎｍから１ｍｍの間の幅を有する特性を持つ。好ましくは、厚みコントラスト間の厚み差が１０ｎｍから１０μｍの間である。好適には、前記流体は溶液又はコロイド懸濁液である。
【００２５】
好ましくは、ロールトゥーロール又はシートトゥーシート加工により基板上に電子装置を製造する方法が提供される。好適には、上述の方法を含む電子回路の製造方法が提供される。
【００２６】
本発明の他の実施態様では、上述の方法により製造された電子装置が提供される。好適には、上述の方法により製造されたフレキシブル表示パネルが提供される。好ましくは、上述の方法により製造された強誘電体メモリ装置が提供される。
【００２７】
本発明に係る基板上に微構造を形成するためのエンボス加工具は、第１表面と、前記第１表面に対して少なくとも二つの異なる高さの段と、を有する。そのようなエンボス加工具は本発明の上記方法において使用され、迅速で安価な、上述の不具合を防ぐパターニング方法を提供することができる。
【００２８】
一実施態様において、前記エンボス加工具は、第１表面上に形成された第１の段と、前記第１の段上に形成された第２の段と、を有する。他の実施態様において、本エンボス加工具は、前記第１の表面の第１の部分に形成された第１の高さを持つ第１の段と、前記第１の表面の第２の部分に形成された前記第１の高さと異なる第２の高さを持つ第２の段と、を有する。
【００２９】
本発明の装置製造によれば、良好な絶縁特性をもつキャパシタ構造が製造でき、またＴＦＴ製造における短チャネルの形成が可能となる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照しながら、本発明の実施の形態について説明する。
【００３１】
図２に本発明の一実施形態に係る多段エンボス加工具２０４とその適用を示す。図２は、図１（ａ）から図１（ｃ）に示す工程と相似の工程を示しており、その工程には基板２００上に形成されたポリマー層２０２のエンボス加工工程、それに続くエッチング工程が含まれるが、図２の工程では二段エンボス加工具２０４が使用されている。多段エンボス加工具を使用することで、下記に示すように、多大な効果を得ることができる。
【００３２】
図３は、本発明の一実施形態に係るキャパシタ構造の製造工程を示している。ポリメチルメタクリレート（ＰＭＭＡ）層２０２をガラス基板２００上に１μｍの厚さに形成し、１４０？Ｃで５分間仮焼成する。そして光学リソグラフィにより製造されたシリコンからなる多段エンボス加工具２０４をＰＭＭＡ層２０２に対して１７０？Ｃで押圧する。そして室温まで冷ました後、図３（ａ）に示すように、エンボス加工具２０４を取り外すとＰＭＭＡ層２０２に階段状のくぼみが残る。エンボス加工具２０４の大きさは個々の適用によって変わるが、標準的な大きさは、図２（ｂ）上で、前面板の長さｆ＝３０μｍ、第１の段の深さｄ１＝５００ｎｍ、第２の段の深さｄ２＝４００ｎｍ、第２の段の長さｓ＝５μｍである。図３（ｂ）に示すように、エンボス加工により形成されたＰＭＭＡ構造をＯ2プラズマでエッチングし、くぼみの底部にガラス基板２００を露出させる。そして、図３（ｃ）に示すように、３０秒間ＣＦ4プラズマ処理し、ＰＭＭＡ層２０２の表面２０６を撥液性にする。一方、ガラス基板２００は高い親液性を有したままである。そして、図３（ｄ）に示すように、ポリスチレンスルホン酸（ＰＥＤＯＴ−ＰＳＳ）を含むポリ（３，４エチレンジオキシチオフェン）の水性溶液をくぼみの底部に印刷して第１電極２０８を形成する。１００？Ｃで５分間乾燥させた後、表面全体を親液性にするため、１分間Ｏ2プラズマ処理する。次に、図３（ｅ）示すように、非構造ポリジメチルシロキサン（ＰＤＭＳ）スタンプ２１０を使ったソフトコンタクト印刷により１Ｈ，１Ｈ，２Ｈ，２Ｈ−パーフルオロデシルトリクロロシラン（を０．０１モル溶解したヘキサン溶液）からなる撥液性ＳＡＭ層２１２を形成する。そして、第１電極２０８を覆ってくぼみの中に機能材料２１４又は数種類の機能材料を印刷する。適用により、さまざまな材料を印刷することができる。例えば、ポリ（４−ビニルフェノール）（ＰＶＰ）イソプロパノール溶液を印刷して簡易キャパシタを生産することができ、ポリ（ｐ−フェニレンビニレン）（ＰＰＶ）を印刷して発光ダイオード（ＬＥＤ）装置を製造することができる。そして６０？Ｃで５分間乾燥させた後、機能材料２１４上に第２ＰＥＤＯＴ−ＰＳＳ電極２１６を印刷することにより、構造が完成する。
【００３３】
この工程の重要な特徴は、第１電極２０８の印刷工程と第１電極２０８上への機能材料２１４の積層工程の間に一工程導入していることである。このことにより機能材料２１４を渡るブリッジにより発生し、従来技術における課題であった第１電極２０８と第２電極２１６の間のリーク電流を防ぐことができる。
【００３４】
本発明の更なる実施形態として、短チャネル薄膜トランジスタ（ＴＦＴ）の製造方法を説明する。バンク構造に導電性材料をインクジェット印刷することによるＴＦＴのソース−ドレインチャネル形成は以前から試みられてきた。しかしながら、印刷された液滴が大きくソース電極とドレイン電極間の狭いバンクを渡ってしまい、得られた電極間に頻繁にブリッジを生じてしまうため、数μｍ〜ｓｕｂ−μｍと非常に短いチャネルを形成することは困難であった。図５は、１０μｍのバンク幅を持つＰＭＭＡバンク構造に銀コロイドを印刷して形成した構造におけるそのような不具合を示している。
【００３５】
図４は、上記問題を解決する本発明に係る工程を示している。最初に、図４（ａ）に示すように、ガラス基板３００上に、スピンコートによりＰＭＭＡ膜３０２を１μｍの厚さで形成する。そして、図４（ｂ）に示すように、二つの厚みコントラストを持つシリコン型からなるエンボス加工具３０４を使ってＰＭＭＡ層３０２を１７０？Ｃでエンボス加工する。エンボス加工具３０４の型構造に対する標準的な大きさは、図４（ｂ）で、ｆ＝３０〜４０μｍ、ｄ１＝６００ｎｍ、ｄ２＝９００ｎｍ、Ｌ＝２〜５μｍである。本実施形態では二つの段の長さｆは同じであるが、これに限られない。この例では、光学リソグラフィの解像度により幅Ｌが制限されているが、電子ビームリソグラフィやナノインプリンティングのようなより高い解像技術を使って幅Ｌをｓｕｂ−μｍにすることができる。
【００３６】
図４（ｃ）のように、エンボス加工により形成されたＰＭＭＡ構造を、Ｏ2プラズマを使ってエッチングし、構造の深い方のくぼみの下のガラス基板３００を露出させる。そして図４（ｄ）に示すように、３０秒間ＣＦ4プラズマ処理し、ＰＭＭＡ層の表面３０６を撥液性にする。一方、ガラス基板３００は高い親液性を有したままである。図４（ｅ）のように、深い方のくぼみの底部に露出しているガラス基板３００上にＰＥＤＯＴ−ＰＳＳ溶液を印刷し、第１ソース／ドレイン電極３０８を形成する。１００？Ｃで５分間乾燥させた後、図４（ｆ）のように、Ｏ2プラズマで再度エッチングし、構造の浅い方のくぼみの下のガラス基板３００を露出させる。図４（ｇ）のように、新たなＣＦ4プラズマ処理により、ＰＭＭＡ層の表面３１２と、印刷されたＰＥＤＯＴ−ＰＳＳの表面を撥液性にする。それから図４（ｈ）に示すように、浅い方のくぼみで形成された空間にＰＥＤＯＴ溶液を印刷し、第２ソース／ドレイン電極３１６を形成する。このように、水性ＰＥＤＯＴ溶液は常に、撥液性が高い部分に隣接した親液性のくぼみに印刷されるため、バンクの汚染を防ぐことができる。
【００３７】
図４（ｉ）のようにアセトン中でＰＭＭＡバンクを除去し、図４（ｊ）に示すようにポリ（３−ヘキシルチオフェン）（Ｐ３ＨＴ）半導体層３１８を４０ｎｍの厚さに、またポリ（４−ビニルフェノール）（ＰＶＰ）絶縁層３２０を６００ｎｍの厚さに順にスピンコートにより積層する。最後に、ＰＥＤＯＴゲート電極３２２を絶縁層３２０上に印刷し、ＴＦＴ製造工程が完了する。
【００３８】
上記の工程は特に、インクジェット印刷による電子回路やフレキシブルパネルディスプレイの製造に好適に利用される。
【００３９】
図６は、本発明の一実施形態に係るエンボス加工具の製造工程を示している。まず、図６（ａ）において、Ｓｉ基板４００上に光学リソグラフィを用いてフォトレジスト構造４０２を形成する。次に、図６（ｂ）のように、ＳＦ6（もしくはＣＦ4）とＯ2の混合から成るプラズマを使って、基板４００をエッチングする。このとき、フォトレジスト４０２はマスクの機能を果たす。市販のレジスト除去剤で残ったフォトレジスト４０２を除去し、形成されたＳｉ基板４０１上に別のフォトレジスト層４０４を成膜する。図６（ｄ）、６（ｅ）に示すように、使用されたフォトレジスト材料に見合う条件で焼成した後、所望の構造を持つ別のマスク４０６を使って第２光学リソグラフィ処理を行い、第２フォトレジスト構造４０８を形成する。そして図６（ｆ）に示すように、第２フォトレジスト構造４０８をマスクとして使用しプラズマエッチングを行う。最後に、図６（ｇ）のように、残ったフォトレジスト４０８を除去する。
【００４０】
上記実施形態においては、製造工程で表面のエッチング処理にＯ2、ＣＦ4、ＳＦ6プラズマを使用した。しかし、他の表面処理技術も利用できることは明らかである。他のプラズマエッチング技術としては、コロナ放電処理、ＵＶオゾン処理、ＳＡＭ形成のような湿式化学処理が挙げられる。
【００４１】
上記実施形態では、電極形成にＰＥＤＯＴ溶液を印刷した。しかし上記工程において、溶解性の有機及び無機材料、水性コロイド懸濁液、他の有機及び無機溶液をベースとしたコロイド懸濁液のような他のインク材料も使用できることは明らかである。このようなインク材料には絶縁、半導体、導電材料があり、よって電子装置の所望の部分をインクジェット印刷により形成することができる。
【００４２】
上記実施形態において、ＰＭＭＡ層はスピンコートにより基板上に形成した。同様に、上記ＴＦＴ製造工程においては、スピンコートにより半導体層、誘電体層を形成した。しかし、これらの層のいずれか、又は全てを形成するのにその他の成膜技術も利用できる。その他の成膜技術として、ドクターブレーディングや、印刷（例えばスクリーン印刷、オフセット印刷、フレクソ印刷、パッド印刷、インクジェット印刷）、ディップコーティング、スプレーコーティングが挙げられる。特に、インクジェット印刷は上記のすべての層を形成するのに利用できる。
【００４３】
上記実施形態ではガラス、木材、剛性有機材料のような硬質材料と、ポリエチレンナフタレート（ＰＥＮ）、ポリエチレンテレフタレート（ＰＥＴ）のようなプラスチック材料の両方で基板を形成することができた。
【００４４】
エンボス加工具は試料の最上層にパターンを押印するのに適していれば半導体、金属、セラミック、ポリマーなどどんな材料で形成してもよい。
【産業上の利用可能性】
【００４５】
本発明の一つ又はそれ以上の実施形態に係る方法を加工物に対して繰り返し適用することによって、あらゆる数のＴＦＴ持つ電子回路、キャパシタ構造を持つ部品、そして／又は他の種類の部品を製造することができる。本発明のキャパシタ構造、ＴＦＴの製造方法は一つの加工物に対して行っても良い。本発明のキャパシタ構造製造工程は、一つの加工物の一つ又は複数のキャパシタや発光ダイオードに利用することができる。本発明のキャパシタ構造製造工程は、上述のキャパシタの配列を形成することにより強誘電体メモリ装置の製造に利用することもできる。この場合、機能材料はそれぞれのキャパシタの絶縁層に使われる強誘電体材料である。
【００４６】
本明細書の記載はあくまで一例であり、本発明の範囲から逸脱することなく変形例を作り得ることは当業者にとって明らかである。
【図面の簡単な説明】
【００４７】
【図１】高解像度インクジェット印刷構造の従来の形成方法を示す図。
【図２】本発明の実施形態に係る多段エンボス加工具を使ったエンボス加工及びエッチング工程を示す図。
【図３】本発明の実施形態に係るキャパシタ構造の製造工程を示す図。
【図４】本発明の実施形態に係る短チャネルＴＦＴの製造工程を示す図。
【図５】従来のインクジェット印刷技術により形成され、バンク汚染により不具合がある構造を示す図。
【図６】本発明の実施形態に係るエンボス加工具の製造工程を説明する図。
【符号の説明】
【００４８】
１００…基板、１０２…ポリマー層、１０４…エンボス加工具、１０６…処理面、１０８…機能材料、２００…基板、２０２…ポリマー層、２０４…エンボス加工具、２０６…表面、２０８…第１電極、２１０…ＰＤＭＳスタンプ、２１２…ＳＡＭ層、２１４…機能材料、２１６…第２電極、３００…ガラス基板、３０２…ＰＭＭＡ膜、３０４…エンボス加工具、３０６…表面、３０８…第１ソース／ドレイン電極、３１２…表面、３１６…第２ソース／ドレイン電極、３１８…半導体層、３２０…絶縁層、３２２…ゲート電極、４００…Ｓｉ基板、４０１…Ｓｉ基板、４０２…フォトレジスト構造、４０４…フォトレジスト層、４０６…マスク、４０８…第２フォトレジスト構造。
【図１】
2007243192.tif 000003
【図２】
2007243192.tif 000004
【図３】
2007243192.tif 000005
【図４】
2007243192.tif 000006
【図５】
2007243192.tif 000007
【図６】
2007243192.tif 000008