(57)【要約】【課題】繋ぎ編集された６０ｉ方式の映像信号を２４ｐ映像信号に正常に逆変換することを可能にする。【解決手段】ＤＶＣ１０１が、２−３プルダウン処理により、２４ｐ映像信号を６０ｉ方式の映像信号に変換して出力する。またＤＶＣ１０２が、３−２プルダウン処理により、２４ｐ映像信号を６０ｉ方式の映像信号に変換して出力する。編集機１０３は、ＤＶＣ１０１から出力された６０ｉ方式の撮像信号に対して繋ぎ位置を調整した上で、該調整後の撮像信号に、ＤＶＣ１０２から出力された６０ｉ方式の撮像信号を繋ぎ編集する。【選択図】図３
2007158961.tif 000002
【特許請求の範囲】
【請求項１】
フレーム周波数２４Ｈｚの映像信号を第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第１の映像信号を入力する第１の入力手段と、
フレーム周波数２４Ｈｚの映像信号を、前記第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第２の映像信号を入力する第２の入力手段と、
前記第１の映像信号と前記第２の映像信号とをそれぞれ設定された遅延量に従って遅延させる遅延手段と、
前記遅延手段より遅延された前記第１の映像信号と第２の映像信号とを並列に記録装置に出力する出力手段と、
前記第１の映像信号の変換手順と前記第２の変換手順とを検出し、この検出結果に従って前記遅延手段による前記第１の映像信号と第２の映像信号との遅延量を設定する遅延量設定手段と
を備えることを特徴とする信号処理装置。
【請求項２】
前記第１の変換手順は２−３プルダウン方式であり、前記第２の変換手順は３−２プルダウン方式であることを特徴とする請求項１記載の信号処理装置。
【請求項３】
前記記録装置は、前記第１の映像信号と第２の映像信号とのうちの一方を選択して記録しており、
前記遅延量設定手段は、前記記録装置が記録する映像信号を前記第１の映像信号と第２の映像信号とのうちの一方から他方に切り替えた場合に、前記フレーム周波数２４Ｈｚの映像信号の１フレーム分が前記切り替え位置の前後に跨がらないよう、前記遅延量を設定することを特徴とする請求項１記載の信号処理装置。
【請求項４】
前記遅延量設定手段は、前記第１の映像信号及び第２の映像信号に付加されている変換情報に基づいて前記変換手順を検出し、
前記出力手段は、前記遅延手段から出力された第１の映像信号と第２の映像信号とを前記付加情報が付加された状態で出力する
ことを特徴とする請求項１記載の信号処理装置。
【請求項５】
フレーム周波数２４Ｈｚの映像信号を第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第１の映像信号を入力する第１の入力手段と、
フレーム周波数２４Ｈｚの映像信号を、前記第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第２の映像信号を入力する第２の入力手段と、
前記第１の映像信号を設定された遅延量に従って遅延させる遅延手段と、
前記遅延手段より遅延された前記第１の映像信号と前記第２の入力手段により入力された第２の映像信号とを並列に記録装置に出力する出力手段と、
前記第１の映像信号の変換手順と前記第２の変換手順とを検出し、この検出結果に従って前記遅延手段による前記第１の映像信号の遅延量を設定する遅延量設定手段と
を備えることを特徴とする信号処理装置。
【請求項６】
フレーム周波数２４Ｈｚの映像信号を第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第１の映像信号を入力する第１の入力ステップと、
フレーム周波数２４Ｈｚの映像信号を、前記第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第２の映像信号を入力する第２の入力ステップと、
前記第１の映像信号と前記第２の映像信号とをそれぞれ設定された遅延量に従って遅延させる遅延ステップと、
前記遅延ステップにおいて遅延された前記第１の映像信号と第２の映像信号とを並列に記録装置に出力する出力ステップと、
前記第１の映像信号の変換手順と前記第２の変換手順とを検出し、この検出結果に従って前記遅延ステップにおいて遅延された前記第１の映像信号と第２の映像信号との遅延量を設定する遅延量設定ステップと
を有することを特徴とする映像繋ぎ編集方法。
【請求項７】
前記第１の変換手順は２−３プルダウン方式であり、前記第２の変換手順は３−２プルダウン方式であることを特徴とする請求項６記載の映像繋ぎ編集方法。
【請求項８】
前記記録装置は、前記第１の映像信号と第２の映像信号とのうちの一方を選択して記録しており、
前記遅延量設定ステップでは、前記記録装置が記録する映像信号を前記第１の映像信号と第２の映像信号とのうちの一方から他方に切り替えた場合に、前記フレーム周波数２４Ｈｚの映像信号の１フレーム分が前記切り替え位置の前後に跨がらないよう、前記遅延量を設定することを特徴とする請求項６記載の映像繋ぎ編集方法。
【請求項９】
前記遅延量設定ステップでは、前記第１の映像信号及び第２の映像信号に付加されている変換情報に基づいて前記変換手順を検出し、
前記出力ステップでは、前記遅延ステップにおいて遅延された第１の映像信号と第２の映像信号とを前記付加情報が付加された状態で出力することを特徴とする請求項６記載の映像繋ぎ編集方法。
【請求項１０】
フレーム周波数２４Ｈｚの映像信号を第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第１の映像信号を入力する第１の入力ステップと、
フレーム周波数２４Ｈｚの映像信号を、前記第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第２の映像信号を入力する第２の入力ステップと、
前記第１の映像信号を設定された遅延量に従って遅延させる遅延ステップと、
前記遅延ステップにおいて遅延された前記第１の映像信号と前記第２の入力手段により入力された第２の映像信号とを並列に記録装置に出力する出力ステップと、
前記第１の映像信号の変換手順と前記第２の変換手順とを検出し、この検出結果に従って前記遅延ステップにおいて遅延された前記第１の映像信号の遅延量を設定する遅延量設定ステップと
を有することを特徴とする映像繋ぎ編集方法。
【請求項１１】
フレーム周波数２４Ｈｚの映像信号を第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第１の映像信号を入力する第１の入力ステップと、
フレーム周波数２４Ｈｚの映像信号を、前記第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第２の映像信号を入力する第２の入力ステップと、
前記第１の映像信号と前記第２の映像信号とをそれぞれ設定された遅延量に従って遅延させる遅延ステップと、
前記遅延ステップにおいて遅延された前記第１の映像信号と第２の映像信号とを並列に記録装置に出力する出力ステップと、
前記第１の映像信号の変換手順と前記第２の変換手順とを検出し、この検出結果に従って前記遅延ステップにおいて遅延された前記第１の映像信号と第２の映像信号との遅延量を設定する遅延量設定ステップと
を有することを特徴とする、コンピュータで実行させるためのプログラム。
【請求項１２】
フレーム周波数２４Ｈｚの映像信号を第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第１の映像信号を入力する第１の入力ステップと、
フレーム周波数２４Ｈｚの映像信号を、前記第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第２の映像信号を入力する第２の入力ステップと、
前記第１の映像信号を設定された遅延量に従って遅延させる遅延ステップと、
前記遅延ステップにおいて遅延された前記第１の映像信号と前記第２の入力手段により入力された第２の映像信号とを並列に記録装置に出力する出力ステップと、
前記第１の映像信号の変換手順と前記第２の変換手順とを検出し、この検出結果に従って前記遅延ステップにおいて遅延された前記第１の映像信号の遅延量を設定する遅延量設定ステップと
を有することを特徴とする、コンピュータで実行させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理装置、該信号処理装置に適用される映像繋ぎ編集方法、及び該映像繋ぎ編集方法をコンピュータに実行させるためのプログラムに関する。
【背景技術】
【０００２】
従来、動画像を撮影して磁気テープに記録し、再生するビデオカメラが知られている。このビデオカメラにおいてＮＴＳＣ方式を採用した場合には、６０フィールド／秒のインタレース走査方式（以下「６０ｉ方式」という）の映像信号を記録している。
【０００３】
また一般に、映画フィルムには２４コマ／秒の映像信号（以下「２４ｐ映像信号」という）が記録されるが、近年では、こうした２４ｐ映像信号をＮＴＳＣの６０ｉ方式の映像信号に変換して記録媒体に記録するテレシネ装置が存在する（例えば、特許文献１参照）。２４ｐ映像信号を６０ｉ方式の映像信号に変換するには、２−３プルダウン方式、３−２プルダウン方式などの各種の変換方式がある。
【０００４】
なお従来、６０ｉ方式の映像信号を得る撮影モードに加え、２４ｐ映像信号を得る撮影モードも選択でき、これによって、映像制作の可能性を拡大するようにしたＤＶＣ（Digital Video Camera）が商品化されている。このＤＶＣでは、報道やスポーツ、ドキュメンタリー番組の制作に適した６０ｉ方式の映像信号を得ることも、映画やドラマ制作に適した２４ｐ映像信号を得ることもできる。
【０００５】
こうした６０ｉ方式の映像信号を得る撮影モードに加え、２４ｐ映像信号を得る撮影モードも選択できるＤＶＣでは、２４ｐ映像信号は６０ｉ方式の映像信号に変換した上で記録媒体上に記録される。このように、２４ｐ映像信号を６０ｉ方式の映像信号に変換した上で記録媒体上に記録することにより、多く普及している６０ｉ方式の記録装置により映像信号を記録することができる。また映像再生表示装置も、多く普及している６０ｉ方式の映像再生表示装置を利用できる。これによって、記録媒体や映像再生表示装置を内蔵するＤＶＣの商品価格を低く抑えることが可能となる。
【特許文献１】特開平１１−８８８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記の２４ｐ映像信号を６０ｉ方式の映像信号に変換して記録する従来のＤＶＣが複数台あって、それらからそれぞれ出力された６０ｉ方式の映像信号を繋ぎ編集した場合に、次のような問題があった。
【０００７】
すなわち、２４ｐ映像信号と６０ｉ方式の映像信号とを相互に変換する方式には、複数の異なる方式がある。複数のＤＶＣが、異なる変換方式に基づいてそれぞれ映像信号の変換を行い、得られた６０ｉ方式の映像信号をそれぞれ出力し、それらが繋ぎ編集されたとする。その後の再生時において、繋ぎ編集された６０ｉ方式の映像信号を２４ｐ映像信号に逆変換した場合、繋ぎ目で映像が乱れたり、繋ぎ目以降で映像の逆変換ができなかったりするという問題があった。
【０００８】
本発明はこのような問題点に鑑みてなされたものであって、繋ぎ編集された６０ｉ方式の映像信号を２４ｐ映像信号に正常に逆変換することを可能にした映像処理システム、映像繋ぎ編集方法、及びプログラムを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、請求項１記載の発明によれば、フレーム周波数２４Ｈｚの映像信号を第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第１の映像信号を入力する第１の入力手段と、フレーム周波数２４Ｈｚの映像信号を、前記第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第２の映像信号を入力する第２の入力手段と、前記第１の映像信号と前記第２の映像信号とをそれぞれ設定された遅延量に従って遅延させる遅延手段と、前記遅延手段より遅延された前記第１の映像信号と第２の映像信号とを並列に記録装置に出力する出力手段と、前記第１の映像信号の変換手順と前記第２の変換手順とを検出し、この検出結果に従って前記遅延手段による前記第１の映像信号と第２の映像信号との遅延量を設定する遅延量設定手段とを備えることを特徴とする信号処理装置が提供される。
【００１０】
また、請求項５記載の発明によれば、フレーム周波数２４Ｈｚの映像信号を第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第１の映像信号を入力する第１の入力手段と、フレーム周波数２４Ｈｚの映像信号を、前記第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第２の映像信号を入力する第２の入力手段と、前記第１の映像信号を設定された遅延量に従って遅延させる遅延手段と、前記遅延手段より遅延された前記第１の映像信号と前記第２の入力手段により入力された第２の映像信号とを並列に記録装置に出力する出力手段と、前記第１の映像信号の変換手順と前記第２の変換手順とを検出し、この検出結果に従って前記遅延手段による前記第１の映像信号の遅延量を設定する遅延量設定手段とを備えることを特徴とする信号処理装置が提供される。
【００１１】
また、請求項６記載の発明によれば、フレーム周波数２４Ｈｚの映像信号を第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第１の映像信号を入力する第１の入力ステップと、フレーム周波数２４Ｈｚの映像信号を、前記第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第２の映像信号を入力する第２の入力ステップと、前記第１の映像信号と前記第２の映像信号とをそれぞれ設定された遅延量に従って遅延させる遅延ステップと、前記遅延ステップにおいて遅延された前記第１の映像信号と第２の映像信号とを並列に記録装置に出力する出力ステップと、前記第１の映像信号の変換手順と前記第２の変換手順とを検出し、この検出結果に従って前記遅延ステップにおいて遅延された前記第１の映像信号と第２の映像信号との遅延量を設定する遅延量設定ステップとを有することを特徴とする映像繋ぎ編集方法が提供される。
【００１２】
また、請求項１０記載の発明によれば、フレーム周波数２４Ｈｚの映像信号を第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第１の映像信号を入力する第１の入力ステップと、フレーム周波数２４Ｈｚの映像信号を、前記第１の変換手順または第２の変換手順によりフィールド周波数６０Ｈｚに変換して得られた第２の映像信号を入力する第２の入力ステップと、前記第１の映像信号を設定された遅延量に従って遅延させる遅延ステップと、前記遅延ステップにおいて遅延された前記第１の映像信号と前記第２の入力手段により入力された第２の映像信号とを並列に記録装置に出力する出力ステップと、前記第１の映像信号の変換手順と前記第２の変換手順とを検出し、この検出結果に従って前記遅延ステップにおいて遅延された前記第１の映像信号の遅延量を設定する遅延量設定ステップとを有することを特徴とする映像繋ぎ編集方法が提供される。
【００１３】
さらに、上記映像繋ぎ編集方法をコンピュータに実行させるためのプログラムが提供される。
【発明の効果】
【００１４】
本発明によれば、方式が異なるプルダウン処理を行う複数の撮像信号出力装置からそれぞれ出力された撮像信号を繋ぎ編集するシステムにおいて、プルダウン逆変換を正常に行うことが可能となる。それによって、映像信号の繋ぎ目（境目）で映像が乱れることが抑制され、ユーザに対し、違和感なく、安定した２４ｐ映像（フレーム周波数２４Ｈｚのプログレッシブ走査方式によって撮像して得られた撮像信号による再生映像）をリアルタイムで提供することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
【００１６】
〔第１の実施の形態〕
図１は、２−３プルダウン変換における信号相関関係を示す図である。
【００１７】
（Ａ）は、フレーム周波数２４Ｈｚのプログレッシブ走査方式による２４ｐ映像信号４フレーム分を示し、（Ｂ）は、フィールド周波数６０Ｈｚのインタレース走査方式（６０ｉ方式）の映像信号５フレーム分を示す。
【００１８】
図１（Ａ）に示す２４ｐ映像信号の連続する４フレームＡ、Ｂ、Ｃ、Ｄが、２−３プルダウン変換により、図１（Ｂ）に示す６０ｉ方式の映像信号の連続するフレーム１〜５に変換される。６０ｉ方式の映像信号の各フレームはそれぞれフィールド１，２（１ｓｔ、２ｎｄ）からなる。
【００１９】
すなわち、２４ｐ映像信号のフレームＡが、奇数ラインからなるフィールドと偶数ラインからなるフィールドとに分離され、該分離されたフィールドがそれぞれ、６０ｉ方式の映像信号のフレーム番号１のフィールド１（図中、○印）とフィールド２（図中、□印）として記録される。
【００２０】
２４ｐ映像信号のフレームＢは、６０ｉ方式の映像信号のフレーム番号２のフィールド１、フィールド２、および６０ｉ方式の映像信号のフレーム番号３のフィールド１として記録される。
【００２１】
２４ｐ映像信号のフレームＣは、６０ｉ方式の映像信号のフレーム番号３のフィールド２、および６０ｉ方式の映像信号のフレーム番号４のフィールド１として記録される。
【００２２】
２４ｐ映像信号のフレームＤは、６０ｉ方式の映像信号のフレーム番号４のフィールド２、および６０ｉ方式の映像信号のフレーム番号５のフィールド１、フィールド２として記録される。
【００２３】
こうした２４ｐ映像信号の各フレームが６０ｉ方式の映像信号の各フィールドに割り当てられるフィールド変換パターンが、２４ｐ映像信号の４フレーム周期で繰り返される。
【００２４】
図２は、３−２プルダウン変換における信号相関関係を示す図である。
【００２５】
ここでも、（Ａ）は、２４ｐ映像信号４フレーム分を示し、（Ｂ）は、６０ｉ方式の映像信号５フレーム分を示す。
【００２６】
図２（Ａ）に示す２４ｐ映像信号の連続する４フレームＡ、Ｂ、Ｃ、Ｄが、３−２プルダウン変換により、図２（Ｂ）に示す６０ｉ方式の映像信号の連続するフレーム１〜５に変換される。
【００２７】
すなわち、２４ｐ映像信号のフレームＡが、奇数ラインからなるフィールドと偶数ラインからなるフィールドとに分離され、該分離されたフィールドがそれぞれ、６０ｉ方式の映像信号のフレーム番号１のフィールド１（図中、○印）、フィールド２（図中、□印）、および６０ｉ方式の映像信号のフレーム番号２のフィールド１（図中、○印）として記録される。
【００２８】
２４ｐ映像信号のフレームＢは、６０ｉ方式の映像信号のフレーム番号２のフィールド２および６０ｉ方式の映像信号のフレーム番号３のフィールド１として記録される。
【００２９】
２４ｐ映像信号のフレームＣは、６０ｉ方式の映像信号のフレーム番号３のフィールド２、および６０ｉ方式の映像信号のフレーム番号４のフィールド１、フィールド２として記録される。
【００３０】
２４ｐ映像信号のフレームＤは、６０ｉ方式の映像信号のフレーム番号５のフィールド１とフィールド２として記録される。
【００３１】
以上のように、３−２プルダウン変換でも、２４ｐ映像信号の各フレームが６０ｉ方式の映像信号の各フィールドに割り当てられるフィールド変換パターンが、２４ｐ映像信号の４フレーム周期で繰り返される。
【００３２】
このように、２４ｐ映像信号を６０ｉ方式の映像信号に変換するプルダウン変換方式として、例えば２−３プルダウン変換方式と３−２プルダウン変換方式とが存在する。そして、この２つの変換方式で作成された各映像信号においては、３−２プルダウン変換方式で作成された映像信号を４フレーム分（または１フレーム分）ずらすと、その１周期分のフィールド変換パターンは、２−３プルダウン変換方式で作成された映像信号における１周期分のフィールド変換パターンと一致する。具体的には、図１（Ｂ）に示す６０ｉ方式の映像信号のフレーム番号１，２，３，４，５の各フレームが、図２（Ｂ）に示す６０ｉ方式の映像信号のフレーム番号５，１，２，３，４の各フレームに、フィールド変換パターンにおいて一致する。
【００３３】
こうした２−３プルダウン変換方式と３−２プルダウン変換方式との間の相互関係に着目して、第１の実施の形態では、異なるプルダウン変換方式でそれぞれ変換された映像信号が繋ぎ編集された場合に、この繋ぎ編集された映像信号に対してプルダウン逆変換を正常に行うことができるようにする。
【００３４】
図３は、本発明の第１の実施の形態に係る映像処理システムの構成を示すブロック図である。
【００３５】
本映像処理システムは、２４ｐ映像信号を出力する複数のＤＶＣ（Digital Video Camera）１０１，１０２と編集機１０３とで構成され、複数のＤＶＣ１０１，１０２にてそれぞれ撮影されて得られたデジタル映像データを、編集機１０３にて繋ぎ編集することが行われる。
【００３６】
図中１０４は、編集機１０３にて編集された２４ｐ映像信号を受け取って記録する記録装置、１０５，１０６はプルダウン情報付加部、１０７はプルダウン情報検出部、１０８，１０９は遅延量制御部である。なお、ＤＶＣ１０１，１０２および編集機１０３はそれぞれ、制御装置を含む。該制御装置は、例えば中央演算装置（ＣＰＵ）、ＣＰＵが実行する制御プログラムを記憶するＲＯＭ（Read Only Memory）、ＣＰＵが演算に使用するＲＡＭ（Random Access Memory）、入出力装置等から構成される。そして、上記のプルダウン情報付加部１０５，１０６、プルダウン情報検出部１０７、遅延量制御部１０８，１０９は、対応のＣＰＵが制御プログラムを実行することにより実現される機能を表す。
【００３７】
また、ＤＶＣ１０１，１０２から編集機１０３にそれぞれ送出される映像信号は、ＤＶＣ１０１，１０２の記録媒体に対する記録方式である６０ｉ方式のＳＤＩ（Serial Digital Interface）映像信号であるものとする。ＳＤＩ映像信号は、ＡＮＣＩＬＬＡＲＹデータのＵＳＥＲ＿ＤＡＴＡ＿ＡＲＥＡ（最大２５５ｗｏｒｄ、１ｗｏｒｄ／１０ｂｉｔ）を含み、これを利用して、対応のＤＶＣにおけるプルダウン変換情報が編集機１０３に送信される。
【００３８】
ところで、ＤＶＣ１０１，１０２からそれぞれ出力された映像信号を編集者が編集機１０３にて繋ぎ編集する場合について、以下に説明する。
【００３９】
例えば、ＤＶＣ１０１が、２−３プルダウン変換方式で映像信号を変換していて、２−３プルダウン変換された映像信号を編集機１０３に出力し、一方、ＤＶＣ１０２が、３−２プルダウン変換方式で変換を行っていて、３−２プルダウン変換された映像信号を編集機１０３に出力しているとする。この場合、２−３プルダウン変換によるフィールド変換パターンと３−２プルダウン変換によるフィールド変換パターンとが異なるので、図４に示すような繋ぎ編集上の問題が発生してしまう。
【００４０】
図４は、２−３プルダウン変換方式で変換された映像信号と、３−２プルダウン変換方式で変換された映像信号とを、この様な変換方式の違いを特に考慮せずに繋ぎ編集した場合を示す図である。
【００４１】
（Ａ）は、２−３プルダウン変換方式で変換されてＤＶＣ１０１から出力された映像信号を示し、（Ｂ）は、３−２プルダウン変換方式で変換されてＤＶＣ１０２から出力された映像信号を示す。（Ｃ）は、（Ａ）の映像信号のＥ１点に、（Ｂ）の映像信号のＥ２点を繋ぎ編集した場合の６０ｉ方式の映像信号の各フィールドを示す。（Ｄ）は、（Ｃ）の６０ｉ方式の映像信号を２４ｐ映像信号に逆変換した場合の信号状態を示す。なお、Ｅ１点は、２−３プルダウン変換方式のフィールド変換パターンの途中の位置であり、Ｅ２点は、３−２プルダウン変換方式のフィールド変換パターンの先頭の位置である。
【００４２】
図４（Ｃ）に示す繋ぎ編集された６０ｉ方式の映像信号を２４ｐ映像信号に逆変換する場合、図４（Ｃ）に実線で示すような２−３プルダウン変換方式のフィールド変換パターンに従って２−３プルダウン逆変換が行われる。その場合、繋ぎ目（編集点）以降では、図４（Ｃ）に破線で示すような３−２プルダウン変換方式のフィールド変換パターンと錯綜してしまい、６０ｉ方式の映像信号を２４ｐ映像信号に逆変換することができなくなってしまう。このように、異なる方式のプルダウン変換が行われた複数の映像信号を単純に繋いだことにより、２４ｐ映像信号に逆変換する際に必要なフィールドの相関関係が崩れてしまう。したがって、図４（Ｄ）に示すように、繋ぎ目（編集点）以降で、２４ｐ映像信号を得られなくなり、２４コマ撮り（２４コマ／秒）の映画フィルムのような映像を得られなくなってしまう。
【００４３】
そこで、本発明の第１の実施の形態では、２４ｐ映像信号を得るためのプルダウン逆変換が正常に行えるように、６０ｉ方式の映像信号の繋ぎ編集において該映像信号に対してのタイミング制御（フレーム遅延制御）を行う。すなわちまず、図３におけるＤＶＣ１０１において、２４ｐ映像信号から２−３プルダウン変換された６０ｉ方式のＳＤＩ映像信号を編集機１０３に送出する際、プルダウン情報付加部１０５が、「２−３プルダウン変換がされたこと」を示すプルダウン変換情報をＳＤＩ映像信号に書き込む。例えば、ＳＤＩ映像信号におけるＡＮＣＩＬＬＡＲＹデータのＵＳＥＲ＿ＤＡＴＡ＿ＡＲＥＡにおいて、所定のｗｏｒｄ番号におけるデータのＬＳＢ（Least Significant Bit/Byte）を「１」にする。
【００４４】
また同様に、図３におけるＤＶＣ１０２において、２４ｐ映像信号から３−２プルダウン変換された６０ｉ方式のＳＤＩ映像信号を編集機１０３に送出する際、プルダウン情報付加部１０６が、「３−２プルダウン変換がされたこと」を示すプルダウン変換情報をＳＤＩ映像信号に書き込む。例えば、ＳＤＩ映像信号におけるＡＮＣＩＬＬＡＲＹデータのＵＳＥＲ＿ＤＡＴＡ＿ＡＲＥＡにおいて、ＤＶＣ１０１と同一のｗｏｒｄ番号におけるデータのＬＳＢを「０」にする。
【００４５】
こうした６０ｉ方式のＳＤＩ映像信号を受け取った編集機１０３では、プルダウン情報検出部１０７が、ＳＤＩ映像信号におけるＡＮＣＩＬＬＡＲＹデータのＵＳＥＲ＿ＤＡＴＡ＿ＡＲＥＡに書き込まれたプルダウン変換情報を検出する。すなわち、プルダウン情報検出部１０７では、「１」が検出されれば、受け取った６０ｉ方式のＳＤＩ映像信号が、予め２−３プルダウン変換を行われていると判別し、「０」が検出されれば、予め３−２プルダウン変換を行われていると判別する。
【００４６】
遅延量制御部１０８，１０９は各々、プルダウン情報検出部１０７から受け取った判別結果に応じて、ＤＶＣ１０１，１０２からそれぞれ受信した６０ｉ方式のＳＤＩ映像信号に対して、タイミング制御（フレーム遅延制御）を行う。
【００４７】
図５は、遅延量制御部１０８，１０９において行われるタイミング制御（フレーム遅延制御）を示す図である。
【００４８】
（Ａ）は、２−３プルダウン変換方式で変換されてＤＶＣ１０１から出力された映像信号を示し、（Ｂ）は、３−２プルダウン変換方式で変換されてＤＶＣ１０２から出力された映像信号を示す。（Ｃ）は、（Ａ）の映像信号に、（Ｂ）の映像信号を繋ぎ編集した場合の６０ｉ方式の映像信号の各フィールドを示す。（Ｄ）は、（Ｃ）の６０ｉ方式の映像信号を２４ｐ映像信号に逆変換した場合のフレームを示す。
【００４９】
ここでは例えば、図５（Ａ）に示す２−３プルダウン変換方式で変換された映像信号のＰ１点に、図５（Ｂ）に示す３−２プルダウン変換方式で変換された映像信号のＰ３点を繋ぎ編集しようとした場合の遅延量制御部１０８，１０９のタイミング制御を説明する。なお、Ｐ１点は、２−３プルダウン変換方式のフィールド変換パターンの途中の位置であり、Ｐ３点は、３−２プルダウン変換方式のフィールド変換パターンの先頭の位置である。プルダウン情報検出部１０７は、ＤＶＣ１０１からの映像信号とＤＶＣ１０２からの映像信号のプルダウン方式を検出する。そして、検出したプルダウン方式に基づき、各映像信号が、図１（Ｂ）、図２（Ｂ）の６０ｉ方式のＳＤＩ映像信号の５フレームのうちの何れであるかを検出し、検出したフレーム番号に基づいて遅延量制御部１０８、１０９による遅延量を設定する。
【００５０】
遅延量制御部１０８は、プルダウン情報検出部１０７から受け取った遅延量の情報に基づいてＤＶＣ１０１から受信した映像信号を遅延させる。例えばＤＶＣ１０１からの映像信号が図５（Ａ）に示すタイミングで入力され、ＤＶＣ１０２からの映像信号が図５（Ｂ）のタイミングで入力された場合を考える。この場合、ＤＶＣ１０１から受信した２−３プルダウン変換された６０ｉ方式のＳＤＩ映像信号（図５（Ａ））に対して、Ｐ２点までの遅延を行う。すなわち、Ｐ１点では、図１(Ａ)に示す２４ｐ映像信号のフレームＤが、図１(Ｂ)に示すように６０ｉ方式の映像信号のフレーム４とフレーム５とに跨っているので、こうした複数フレームに跨った状態を避けるべくＰ２点まで、遅延量制御部１０８が、図５（Ａ）に示す映像信号に対して遅延を行う。
【００５１】
また、遅延量制御部１０９は、ＤＶＣ１０２から受信した３−２プルダウン変換された６０ｉ方式のＳＤＩ映像信号（図５（Ｂ））に対して、Ｐ４点までの遅延を行う。すなわち前述のように、３−２プルダウン変換方式で作成された映像信号を４フレーム分（または１フレーム分）ずらすと、該１フレーム分ずらされた映像信号における１周期分のフィールド変換パターンが、２−３プルダウン変換方式で作成された映像信号における１周期分のフィールド変換パターンと一致する。これに着目して、図５（Ｂ）に示す映像信号に対して、遅延量制御部１０９がＰ３点からＰ４点まで（４フレーム分）遅延を行い、２−３プルダウン変換された６０ｉ方式のＳＤＩ映像信号（図５（Ａ））のＰ２点に、このＰ４点を繋ぐようにする。この結果得られる６０ｉ方式のＳＤＩ映像信号（図５（Ｃ））は、２−３プルダウン変換方式によるフィールド変換パターンと合致する。
【００５２】
この様に、遅延量調整部１０８、１０９により調整された６０ｉ映像信号がそれぞれ記録装置１０４に供給される。記録装置１０４では、２つの６０ｉ映像信号のタイミングが前述の様に調整されているため、何れのタイミングで映像信号を切り替えた場合にも、繋ぎ位置においてフィールド周期がみだれることがない。
【００５３】
このため、図５（Ｃ）に示す繋ぎ編集が行われた６０ｉ方式のＳＤＩ映像信号に対して、２−３プルダウン変換方式によるフィールド変換パターンに基づき、プルダウン逆変換を正常に行うことができ、繋ぎ目で映像が乱れることのない、図５（Ｄ）に示すような２４ｐ映像信号を得ることができる。
【００５４】
〔第２の実施の形態〕
次に、本発明の第２の実施の形態について説明する。
【００５５】
図６は、本発明の第２の実施の形態に係る映像処理システムの構成を示すブロック図である。
【００５６】
本映像処理システムも、２４ｐ映像信号を出力する複数のＤＶＣ６０１，６０２と編集機６０３とで構成され、複数のＤＶＣ６０１，６０２によってそれぞれ撮影されて得られたデジタル映像データを、編集機６０３にて繋ぎ編集することが行われる。
【００５７】
図中６０４は、編集機６０３から出力された映像信号を記録する記録装置である。６０５，６０６はプルダウン情報付加部、６０７はプルダウン情報検出部、６０８は遅延量制御部である。なお、ＤＶＣ６０１，６０２および編集機６０３には、第１の実施の形態と同様に、それぞれ制御装置が含まれる。そして、上記のプルダウン情報付加部６０５，６０６、プルダウン情報検出部６０７、遅延量制御部６０８は、対応の制御装置において制御プログラムが実行されることにより実現される機能を表す。
【００５８】
また、ＤＶＣ６０１，６０２から編集機６０３に送出される映像信号は、ＤＶＣ６０１，６０２の記録媒体に対する記録方式である６０ｉ方式のＳＤＩ映像信号であるものとする。ＳＤＩ映像信号は、ＡＮＣＩＬＬＡＲＹデータのＵＳＥＲ＿ＤＡＴＡ＿ＡＲＥＡを含み、これを利用して、対応のＤＶＣにおけるプルダウン変換情報を編集機６０３に送信する。
【００５９】
すなわち、ＤＶＣ６０１において、２４ｐ映像信号から２−３プルダウン変換された６０ｉ方式のＳＤＩ映像信号を編集機６０３に送出する際、プルダウン情報付加部６０５が、「２−３プルダウン変換されたこと」を示すプルダウン変換情報をＳＤＩ映像信号に書き込む。例えば、ＳＤＩ映像信号におけるＡＮＣＩＬＬＡＲＹデータのＵＳＥＲ＿ＤＡＴＡ＿ＡＲＥＡにおいて、所定のｗｏｒｄ番号におけるデータのＬＳＢ（Least Significant Bit/Byte）を「１」にする。
【００６０】
また同様に、ＤＶＣ６０２において、２４ｐ映像信号から３−２プルダウン変換された６０ｉ方式のＳＤＩ映像信号を編集機６０３に送出する際、プルダウン情報付加部６０６が、「３−２プルダウン変換されたこと」を示すプルダウン変換情報をＳＤＩ映像信号に書き込む。例えば、ＳＤＩ映像信号におけるＡＮＣＩＬＬＡＲＹデータのＵＳＥＲ＿ＤＡＴＡ＿ＡＲＥＡにおいて、ＤＶＣ１０１と同一のｗｏｒｄ番号におけるデータのＬＳＢ（Least Significant Bit/Byte）を「０」にする。
【００６１】
こうした６０ｉ方式のＳＤＩ映像信号を受け取った編集機６０３では、プルダウン情報検出部６０７が、ＳＤＩ映像信号におけるＡＮＣＩＬＬＡＲＹデータのＵＳＥＲ＿ＤＡＴＡ＿ＡＲＥＡに書き込まれたプルダウン変換情報を検出する。すなわち、プルダウン情報検出部６０７では、「１」が検出されれば、受け取った６０ｉ方式のＳＤＩ映像信号が、予め２−３プルダウン変換を行われていると判別し、「０」が検出されれば、予め３−２プルダウン変換を行われていると判別する。プルダウン情報検出部６０７は、これらの検出結果と、ＤＶＣ６０１からの映像信号とＤＶＣ６０２からの映像信号の前述の５フレーム内におけるフレーム番号に従って遅延量制御部６０８の遅延量を設定する。
【００６２】
遅延量制御部６０８は、プルダウン情報検出部６０７から受け取った遅延量の設定結果に応じて、ＤＶＣ６０１から受信した６０ｉ方式のＳＤＩ映像信号に対して、タイミング制御（フレーム遅延制御）を行う。
【００６３】
図７は、遅延量制御部６０８において行われるタイミング制御（フレーム遅延制御）を示す図である。
【００６４】
（Ａ）は、２−３プルダウン変換方式で変換されてＤＶＣ６０１から出力された映像信号を示し、（Ｂ）は、３−２プルダウン変換方式で変換されてＤＶＣ６０２から出力された映像信号を示す。（Ｃ）は、（Ａ）の映像信号に、（Ｂ）の映像信号を繋ぎ編集した場合の６０ｉ方式の映像信号の各フィールドを示す。（Ｄ）は、（Ｃ）の６０ｉ方式の映像信号を２４ｐ映像信号に逆変換した場合のフレームを示す。
【００６５】
ここでは例えば、図７（Ａ）に示す２−３プルダウン変換方式で変換された映像信号のＰ１点に、図７（Ｂ）に示す３−２プルダウン変換方式で変換された映像信号のＰ３点を繋ぎ編集しようとした場合の遅延量制御部６０８のタイミング制御を説明する。なお、Ｐ１点は、２−３プルダウン変換方式のフィールド変換パターンの途中の位置であり、Ｐ３点は、３−２プルダウン変換方式のフィールド変換パターンの先頭の位置である。
【００６６】
遅延量制御部６０８が、プルダウン情報検出部６０７から、「２−３プルダウン変換」という判別結果を受け取ると、ＤＶＣ６０１から受信した２−３プルダウン変換された６０ｉ方式のＳＤＩ映像信号（図７（Ａ））に対して、Ｐ２点までの遅延を行う。すなわち、Ｐ１点では、２４ｐ映像信号の１フレーム分が、６０ｉ方式の映像信号の２つのフレームに跨っているので、こうした複数フレームに跨った状態を避けるべくＰ２点まで、遅延量制御部６０８が、図７（Ａ）に示す映像信号に対して遅延を行う。
【００６７】
なお、ＤＶＣ６０２から受信した３−２プルダウン変換された６０ｉ方式のＳＤＩ映像信号（図７（Ｂ））の繋ぎ目（編集点）に関しては、第１の実施の形態のようにＰ３点からＰ４点まで遅延を行うことをしない。すなわち、ＤＶＣ６０２から受信したＳＤＩ映像信号（図７（Ｂ））のＰ３点は、３−２プルダウン変換方式のフィールド変換パターンの先頭の位置であり、第２の実施の形態では、遅延を行うことを必要としない。
【００６８】
この様に遅延量を設定することで、記録装置６０４においては、２−３プルダウン変換された６０ｉ方式のＳＤＩ映像信号（図７（Ａ））のＰ２点に、ＤＶＣ６０２から受信した３−２プルダウン変換された６０ｉ方式のＳＤＩ映像信号（図７（Ｂ））のＰ３点を繋ぎ記録し、２４ｐ映像信号に逆変換した場合にも、フィールド周期がみだれることがない。
【００６９】
〔他の実施の形態〕
また、本発明の目的は、前述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。
【００７０】
この場合、記憶媒体から読み出されたプログラムコード自体が前述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００７１】
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
【００７２】
また、コンピュータが読み出したプログラムコードを実行することにより、前述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も含まれる。
【００７３】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって前述した各実施の形態の機能が実現される場合も含まれる。
【図面の簡単な説明】
【００７４】
【図１】２−３プルダウン変換における信号相関関係を示す図である。
【図２】３−２プルダウン変換における信号相関関係を示す図である。
【図３】本発明の第１の実施の形態に係る映像処理システムの構成を示すブロック図である。
【図４】２−３プルダウン変換方式で変換された映像信号と、３−２プルダウン変換方式で変換された映像信号とを従来の方法で繋ぎ編集した場合を示す図である。
【図５】遅延量制御部において行われるタイミング制御（フレーム遅延制御）を示す図である。
【図６】本発明の第２の実施の形態に係る映像処理システムの構成を示すブロック図である。
【図７】遅延量制御部において行われるタイミング制御（フレーム遅延制御）を示す図である。
【符号の説明】
【００７５】
１０１，１０２  ＤＶＣ
１０３  編集機
１０４  記録装置
１０５，１０６  プルダウン情報付加部
１０７  プルダウン情報検出部
１０８，１０９  遅延量制御部  
【図１】
2007158961.tif 000003
【図２】
2007158961.tif 000004
【図３】
2007158961.tif 000005
【図４】
2007158961.tif 000006
【図５】
2007158961.tif 000007
【図６】
2007158961.tif 000008
【図７】
2007158961.tif 000009