(57)【要約】【課題】  薄膜電子部品の性能の低下を防ぐことの可能な薄膜電子部品の製造方法を提供する。【解決手段】  本発明に係る薄膜電子部品の製造方法は、第１の貫通孔１６ａ、１６ｂを有する誘電体層１６を基材１０上に設け、その誘電体層の少なくとも一部を覆う第１の導電層３１を設ける。基板１０の上面に更に第２の導電層３２を設けてもよく、誘電体層１６はこの第２の導電層３２の少なくとも一部を覆っていてもよい。この後、基材を貫通し、第１の貫通孔１６ａ、１６ｂの内側を通り、第１および第２の導電層を達する貫通孔５２、５３を形成する。これらの貫通孔の内面に導電性材料を付着させることにより、導電層３１、３２に導通するビア５４、５５を形成することができる。【選択図】  図２
2007036156.tif 000002
【特許請求の範囲】
【請求項１】
第１の貫通孔を有する誘電体層を前記基材上に設ける工程と、
前記誘電体層の少なくとも一部を覆う第１の導電層を設ける工程と、
前記基材を貫通し、前記第１の貫通孔の内側を通り、前記第１の導電層に達する第２の貫通孔を形成する工程と、
を備える薄膜電子部品の製造方法。
【請求項２】
前記第２の貫通孔の内面に導電性材料を付着させて、第１の導電層に導通するビアを形成する工程を更に備える請求項１に記載の方法。
【請求項３】
前記基材は、互いに対向する第１および第２の主面を有する板であり、
前記誘電体層を設ける工程は、前記基材の第１の主面に前記誘電体層を設ける工程を含んでおり、
前記第２の貫通孔を形成する工程は、前記基材の第２の主面から前記第２の貫通孔を穿孔する工程を含んでいる、
請求項１または２のいずれかに記載の方法。
【請求項４】
前記第２の貫通孔を形成する工程は、レーザ光を前記基材に照射することにより前記第２の貫通孔を形成する工程を含んでいる、
請求項１〜３のいずれかに記載の方法。
【請求項５】
前記誘電体層を設ける工程は、前記基材として第２の導電層を用意し、当該第２の導電層上に前記誘電体層を設ける工程を含んでいる、請求項１〜４のいずれかに記載の方法。
【請求項６】
前記誘電体層を設ける工程は、前記基材上に第２の導電層を設け、当該第２の導電層の少なくとも一部を覆うように前記誘電体層を設ける工程を含んでいる、請求項１〜４のいずれかに記載の方法。
【請求項７】
前記誘電体層は、第３の貫通孔を有しており、
前記第２の貫通孔を形成する工程は、前記基材を貫通し、前記第３の貫通孔の内側を通り、前記第２の導電層に達する第４の貫通孔を形成する工程を含んでいる、請求項６に記載の方法。
【請求項８】
前記第４の貫通孔の内面に導電性材料を付着させて、前記第２の導電層に導通するビアを形成する工程を更に備える請求項７に記載の方法。
【請求項９】
前記基材は、互いに対向する第１および第２の主面を有する板であり、
前記誘電体層を設ける工程は、前記基材の第１の主面に前記誘電体層を設ける工程を含んでおり、
前記第２の貫通孔を形成する工程は、前記基材の第２の主面から前記第４の貫通孔を穿孔する工程を含んでいる、請求項７または８に記載の方法。
【請求項１０】
前記第２の貫通孔を形成する工程は、レーザ光を前記基材に照射することにより前記第４の貫通孔を形成する工程を含んでいる、
請求項７〜９のいずれかに記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、薄膜電子部品の製造方法に関する。
【背景技術】
【０００２】
下記の特許文献１および２は、貫通孔を有する基板上に形成された薄膜電子部品を開示している。この貫通孔は、例えば、基板の表面上の配線を裏面上の配線に導通させるビアを作製するために使用される。特許文献１に記載されるように、この貫通孔はレーザを用いて開けることができる。
【特許文献１】特開平１１−２６０１４８号公報
【特許文献２】特開２００４−４８０４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
貫通孔を有する基板上に形成された薄膜電子部品を作製する場合、大きく分けて二つの方法がある。一つは貫通孔を開けてから電子部品を作製する方法であり、もう一つは基板上に電子部品を作製してから貫通孔を開ける方法である。
【０００４】
基板に貫通孔をあけてから電子部品を作製する場合、貫通孔に充填した材料がその後の熱処理で基板や電子部品に拡散する、貫通孔の位置がその後の熱処理で所定の位置からずれてしまう、基板に貫通孔があるがゆえに基板表面にフォトレジスト等の溶液を塗布しようとすると貫通孔を通り裏面に達してしまうなど、数々の不具合が発生する。
【０００５】
一方、基板上に電子部品を作製してから貫通孔を開ける方法の例としては、薄膜電子部品の製造方法が挙げられる。ここでは、あるパターンを有する誘電体層を基板の表面に設け、その後、基板の裏面から基板および誘電体層を貫通する孔を形成する方法を考える。薄膜電子部品の強度を確保するためには、基板には十分な厚さや強度が必要とされる。このような基板に貫通孔を設けるための手法を用いて、基板と一緒に誘電体層に貫通孔を形成すると、誘電体層に損傷を与えて、そのパターンを崩したり、誘電体が飛散して基板上の望ましくない箇所に付着したりして、薄膜電子部品の性能を低下させるおそれがある。
【０００６】
そこで、本発明は、薄膜電子部品の性能の低下を防ぐことの可能な薄膜電子部品の製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００７】
本発明は、薄膜電子部品を製造する方法に関する。この方法は、第１の貫通孔を有する誘電体層を基材上に設ける工程と、誘電体層の少なくとも一部を覆う第１の導電層を設ける工程と、基材を貫通し、第１の貫通孔の内側を通り、第１の導電層に達する第２の貫通孔を形成する工程とを備えている。
【０００８】
本発明に係る方法は、第２の貫通孔の内面に導電性材料を付着させて、前記第１の導電層に導通するビアを形成する工程を更に備えていてもよい。
【０００９】
基材は、互いに対向する第１および第２の主面を有する板であってもよい。誘電体層を設ける工程は、基材の第１の主面上に誘電体層を設ける工程を含んでいてもよい。第２の貫通孔を形成する工程は、基材の第２の主面から第２の貫通孔を穿孔する工程を含んでいてもよい。
【００１０】
第２の貫通孔を形成する工程は、レーザ光を基材に照射することにより第２の貫通孔を形成する工程を含んでいてもよい。
【００１１】
誘電体層を設ける工程は、基材として第２の導電層を用意し、当該第２の導電層上に誘電体層を設ける工程を含んでいてもよい。
【００１２】
誘電体層を設ける工程は、基材上に第２の導電層を設け、当該第２の導電層の少なくとも一部を覆うように誘電体層を設ける工程を含んでいてもよい。
【００１３】
前記誘電体層は、第３の貫通孔を有していてもよい。第２の貫通孔を形成する工程は、基材を貫通し、第３の貫通孔の内側を通り、第２の導電層に達する第４の貫通孔を形成する工程を含んでいてもよい。
【００１４】
本発明に係る方法は、第４の貫通孔の内面に導電性材料を付着させて、第２の導電層に導通するビアを形成する工程を更に備えていてもよい。
【００１５】
基材は、互いに対向する第１および第２の主面を有する板であってもよい。誘電体層を設ける工程は、基材の第１の主面に誘電体層を設ける工程を含んでいてもよい。第２の貫通孔を形成する工程は、基材の第２の主面から第４の貫通孔を穿孔する工程を含んでいてもよい。
【００１６】
第２の貫通孔を形成する工程は、レーザ光を基材に照射することにより第４の貫通孔を形成する工程を含んでいてもよい。
【発明の効果】
【００１７】
本発明に係る方法は、誘電体層に設けられた第１の貫通孔の内側を通るように基材に第２の貫通孔を形成するので、第２の貫通孔の形成時に誘電体層に損傷を与えたり、誘電体が飛散して基材上の望ましくない箇所に付着したりする可能性が低い。したがって、基材上に形成される薄膜電子部品の性能の低下を防ぐことができる。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００１９】
図１〜図３は、本実施形態に係る薄膜電子部品の製造方法を示す概略断面図である。本実施形態では、薄膜電子部品として薄膜コンデンサを製造する。まず、図１（ａ）に示されるように、アルミナからなる基板１０を用意し、基板１０の一方の主面１０ａを研磨して平坦化した後、その主面１０ａを絶縁膜１２で覆う。基板１０の主面１０ａは、薄膜コンデンサが形成される面であり、以下では表面と呼ぶ。基板１０の他方の主面１０ｂは裏面と呼ぶことにする。絶縁膜１２は、ＳｉＯ２ガラスから構成されており、プラズマＣＶＤや化学溶液堆積（ＣＳＤ）などの方法により形成することができる。
【００２０】
次に、図１（ｂ）に示されるように、任意の成膜方法を利用して絶縁膜１２上に下部電極層１４を形成する。下部電極層１４は、フォトリソグラフィ技術などを利用してパターニングされ、開口１４ａが設けられる。開口１４ａは円環状の平面形状を有する溝であり、下部電極層１４の上面から下部電極層１４を貫通して絶縁膜１２の上面まで延びている。開口１４ａの内側には、下部電極層１４の主要部分２１から分離されたアイランド部２０が残る。アイランド部２０は、円形の平面形状を有している。
【００２１】
続いて、図１（ｃ）に示されるように、高い誘電率を有する誘電体層１６を下部電極層１４の上に形成する。この誘電体層１６は、ＢＳＴ（バリウムストロンチウムチタネイト）から構成されている。誘電体層１６は開口１４ａを充填し、絶縁膜１２に接触する。誘電体層１６は、複数の貫通孔１６ａおよび１６ｂを有するように、フォトリソグラフィ技術などを利用してパターニングされる。これらの開口は、円形の平面形状を有している。貫通孔１６ａは、下部電極層１４のアイランド部２０に位置合わせされている。このため、アイランド部２０の表面が貫通孔１６ａから露出する。貫通孔１６ｂは、下部電極層１４の主要部分２１の上に設けられている。このため、主要部分２１の表面の一部が貫通孔１６ｂから露出する。
【００２２】
この後、図１（ｄ）に示されるように、任意の成膜方法によって、誘電体層１６を覆う上部電極層１８が形成される。上部電極層１８は誘電体層１６の貫通孔１６ａおよび１６ｂを充填し、下部電極層１４と接触する。上部電極層１８において、下部電極層１４の主要部分２１の上方には、開口１８ａが設けられている。開口１８ａは円環状の平面形状を有する溝であり、上部電極層１８の上面から上部電極層１８を貫通して誘電体層１６の上面まで延びている。開口１８ａの内側には、上部電極層１８の主要部分２３から離間したアイランド部２２が残る。アイランド部２２は、円形の平面形状を有している。
【００２３】
上部電極層１８の主要部分２３は、誘電体層１６の貫通孔１６ａを充填し、下部電極層１４のアイランド部２０と接触する。この結果、アイランド部２０と主要部分２３とは、一つのコンデンサ電極層３１として機能する。また、上部電極層１８のアイランド部２２は、誘電体層１６の貫通孔１６ｂを充填し、下部電極層１４の主要部分２１と接触する。この結果、アイランド部２２と主要部分２１とは、一つのコンデンサ電極層３２として機能する。これらのコンデンサ電極層３１および３２は、誘電体層１６を介して互いに電気的に絶縁されている。このようにして、二つのコンデンサ電極層３１および３２の間に誘電体層１６が挟まれた構造を有する薄膜コンデンサ４０が得られる。
【００２４】
次に、基板１０にビアを設けて、コンデンサ電極層３１、３２への電気的な接続を基板１０の両面で確保する。まず、図２（ｅ）に示されるように、基板１０の両面にパッシベーション膜２４および２５が設けられる。パッシベーション膜２４は、上部電極層１８を覆うと共に、開口２４ａを有するようにパターニングされる。パッシベーション膜２５は、基板１０の裏面１０ｂを覆うと共に、開口２５ａを有するようにパターニングされる。これらの開口２４ａおよび２５ａは、ほぼ円形の横断面を有しており、誘電体層１６の貫通孔１６ａおよび１６ｂよりも小さな径を有している。開口２４ａおよび２５ａは、後続の工程で形成されるビアに対応する位置に設けられる。
【００２５】
続いて、図２（ｆ）に示されるように、基板１０、絶縁膜１２、およびコンデンサ電極層３１、３２を貫通する孔５２、５３が設けられる。貫通孔５２および５３は、ほぼ円形の横断面を有している。本実施形態では、貫通孔５２は、誘電体層１６の貫通孔１６ａより小さい径を有している。同様に、貫通孔５３は、誘電体層１６の貫通孔１６ｂより小さい径を有している。
【００２６】
これらの貫通孔５２、５３は、レーザドリリングやマイクロドリリングなどの方法を用いて、基板１０の裏面１０ｂから穿孔される。例えば、レーザドリリングを使用する場合、パッシベーション膜２５の開口２５ａを通して基板１０の裏面１０ｂにレーザ光が照射され、孔が掘り進められる。これらの孔は基板１０の裏面１０ｂに対してほぼ垂直に形成され、絶縁膜１２を貫通した後、誘電体層１６の貫通孔１６ａの内側を通って延びてゆき、コンデンサ電極層３１、３２を貫通して、開口２４ａに連通する。こうして、貫通孔５２、５３が形成される。
【００２７】
以下に、レーザドリリングの代表的な装置と条件を示す。
・レーザ機種：ＥＳＩ社製ＵＶ  ＬＡＳＥＲ  μ  ＶＩＡ  ＤＲＩＬＬ  ｍｏｄｅｌ５３２０
・光源：ＵＶ−ＹＡＧ
・加工方式：スパイラル法（開口の中心から最外周まで螺旋状にレーザを照射する）
・レーザ出力：２．８Ｗ
・ショット数：１００ショット
【００２８】
なお、基板１０の裏面１０ｂにレーザ光を照射するのは、表面１０ａ上に形成された薄膜コンデンサ４０に損傷を与えないようにするためである。一般に、図４に示されるように、レーザドリリングでは、レーザ光の入射口径Ｄ１が出射口径Ｄ２よりも大きくなりがちである。このため、表面１０ａにレーザ光を照射すると、薄膜コンデンサ４０に損傷を与える可能性が高くなる。
【００２９】
次に、図３（ｇ）に示されるように、貫通孔５２、５３に導電性材料を充填して、基板１０の一方の側から他方の側に延びるビア５４、５５を形成する。導電性材料の例としては、銀や銅を挙げることができる。導電性材料は、貫通孔５２、５３を完全に充填してもよいし、貫通孔５２、５３の内面に付着しているだけでもよい。ビア５４、５５は、それぞれ第１および第２のコンデンサ電極層３１、３２と接触しており、これらの電極層との間に電気的な導通を有している。
【００３０】
図３（ｈ）に示されるように、ビア５４、５５の両端には、ＵＢＭ（Under Bump Metal：バンプ下地金属）５６、５７が設けられる。これらのＵＢＭ５６、５７は、それぞれビア５４、５５に電気的に接続されたパッド状の電極である。ＵＢＭ５６、５７上には、図３（ｉ）に示されるように、半田バンプ５８、５９が設けられる。半田バンプ５８、５９は、薄膜コンデンサ４０を搭載する基板１０（あるいは基板１０をダイシングして得られるチップ）を別のチップに接続するために使用される。
【００３１】
以下では、本実施形態の利点を説明する。本実施形態では、基板１０の表面１０ａに設けられた誘電体層１６に貫通孔１６ａ、１６ｂを設け、それらの貫通孔１６ａ、１６ｂの内側を通るように、基板１０の裏面１０ｂから貫通孔５２、５３を穿孔する。このため、基板１０のみならず誘電体層１６まで穿孔して貫通孔を形成する場合に比べ、誘電体層に損傷を与えたり、誘電体が飛散して基材上の望ましくない箇所に付着する可能性が低い。これにより、薄膜コンデンサ４０の性能の低下を防ぐことができる。
【００３２】
次に、貫通孔５２、５３の形成に使用するレーザ光の適切なパワーを検討する。本発明者らは、上述した方法によって薄膜コンデンサ４０を複数回にわたり実際に製造した。このとき、製造のたびに異なるパワーのレーザ光を用いてレーザドリリングを実施し、貫通孔５２、５３を形成した。形成された貫通孔５２、５３は、図４に示されるように、互いに異なる入射口径Ｄ１と出射口径Ｄ２を有していた。なお、レーザドリリングは、貫通孔５２、５３の出射口径Ｄ２が４０μmになるように実施した。また、誘電体層１６の貫通孔１６ａ、１６ｂの径は６０μmとした。
【００３３】
レーザ光のパワーを変えることにより、入射口径Ｄ１と出射口径Ｄ２の比を変えることができる。以下の表１は、レーザ光のパワーの変化に応じて、入射口径Ｄ１と出射口径Ｄ２の比がどのように変化するかを示している。
【表１】
2007036156.tif 000003
【００３４】
表１に示されるように、レーザ光のパワーが小さくなるにつれて、入射口径Ｄ１は大きくなる。また、入射口径Ｄ１と出射口径Ｄ２の比が大きいほど、薄膜コンデンサ４０にショートが発生する確率が高いことが分かる。出射口径Ｄ２の入射口径Ｄ１に対する比Ｄ２／Ｄ１が０．５以下であれば、薄膜コンデンサ４０にショートが発生する確率は０％であった。また、Ｄ２／Ｄ１が０．５７の場合、ショート確率が５％であるのに対し、Ｄ２／Ｄ１が０．６２になると、ショート確率が１５％に増大した。
【００３５】
一方、レーザ光のパワーを小さくすれば、ショート確率は減少するものの、一つの貫通孔を開けるのに要する時間が増加する。パワーが３．２Ｗから２．８Ｗの範囲（出射口径の入射口径に対する比Ｄ２／Ｄ１が０．５以上）では、一つの貫通孔を開けるのに要する時間は０．４秒以下であるが、パワーが２．６Ｗ（Ｄ２／Ｄ１が０．４）では０．６秒であった。また、パワーが２．４Ｗ（Ｄ２／Ｄ１が０．２２）では、一つの貫通孔を開けるのに要する時間は１．８秒であり、パワーが２．６Ｗのときに比べ３倍に増加した。
【００３６】
次に、誘電体層１６に設けられる貫通孔１６ａ、１６ｂの適切な径を検討する。本発明者らは、上述した方法によって薄膜コンデンサ４０を複数回にわたり実際に製造した。このとき、製造のたびに異なる径の貫通孔１６ａ、１６ｂを形成し、その後、レーザドリリングを行って貫通孔５２、５３を形成した。貫通孔１６ａ、１６ｂの径は、フォトリソグラフィ工程で使用するフォトマスクを変えることにより変更することができる。なお、レーザドリリングに使用するレーザ光に関する条件は一定とし、貫通孔５２、５３の出射口径Ｄ２も４０μｍに固定した。
【００３７】
下記の表２は、貫通孔１６ａ、１６ｂの径Ｄ３と薄膜コンデンサ４０にショートが発生する確率との関係を示している。
【表２】
2007036156.tif 000004
【００３８】
表２に示されるように、貫通孔径Ｄ３の出射口径Ｄ２に対する比Ｄ３／Ｄ２が１．２５以上の場合、薄膜コンデンサ４０にショートが発生する確率は０％であった。また、Ｄ３／Ｄ２が１の場合、ショート確率は１０％、Ｄ３／Ｄ２が０．７５の場合、ショート確率は６０％、Ｄ３／Ｄ２が０．５以下の場合、ショート確率は７０％であった。このように、貫通孔１６ａ、１６ｂの径を大きくすれば、薄膜コンデンサ４０にショートが発生する確率は減少する。ただし、貫通孔径の拡大に伴って、コンデンサとして機能する部分の面積も減少することになる。
【００３９】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【００４０】
本発明は、薄膜コンデンサの製造方法に限らず、他の任意の薄膜電子部品の製造方法に適用できる。上記実施形態では、基板１０を基材として使用し、その基板１０上に絶縁膜１２および下部電極層１４を形成する。しかし、絶縁膜１２および下部電極層１４は、製造する薄膜電子部品によっては不要である。また、基板１０の代わりに、下部電極層１４を基材として使用し、基板１０および絶縁膜１２を省いてもよい。この場合、下部電極層１４には、必要な強度を確保するために十分な厚みを持たせることが好ましい。
【００４１】
上記実施形態では、誘電体層１６の貫通孔１６ａ、１６ｂをコンデンサ電極層３１、３２で完全に充填してから、これらの電極層３１、３２に達する貫通孔５２、５３を形成する。しかし、コンデンサ電極層３１、３２とビア５４、５５との電気的な導通が確保されるのであれば、貫通孔１６ａ、１６ｂは、コンデンサ電極層３１、３２によって部分的に充填されてもよいし、あるいはコンデンサ電極層３１、３２によって全く充填されなくてもよい。
【図面の簡単な説明】
【００４２】
【図１】実施形態に係る薄膜コンデンサの製造方法を示す概略断面図である。
【図２】実施形態に係る薄膜コンデンサの製造方法を示す概略断面図である。
【図３】実施形態に係る薄膜コンデンサの製造方法を示す概略断面図である。
【図４】貫通孔の両端の径の違いを示す概略断面図である。
【符号の説明】
【００４３】
１０…基板、１２…絶縁膜、１４…下部電極層、１６…誘電体層、１６ａ、１６ｂ…貫通孔、１８…上部電極層、２０…アイランド部、３１、３２…コンデンサ電極層、４０…薄膜コンデンサ、５２、５３…貫通孔、５４、５５…ビア、５６、５７…バンプ下地金属（ＵＢＭ）、５８、５９…半田バンプ。
【図１】
2007036156.tif 000005
【図２】
2007036156.tif 000006
【図３】
2007036156.tif 000007
【図４】
2007036156.tif 000008