(57)【要約】【課題】従来の半導体プロセスとの親和性が高く、機械的に電気的導通路を完全遮断するスイッチング機能を有し、かつ不揮発性の情報記録を可能とするメモリ素子を実現する。【解決手段】基板上に形成された電気機械メモリであって、メモリセルを電極で挟む形で形成されており、ポスト部を介して中空に架橋された梁である可動電極を具備した電気機械メモリを実現する。この構成により、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器が実現可能となる。【選択図】図２
2007036201.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された電気機械メモリであって、
基板上に、第１の電極と、第２の電極とで、メモリセルを挟むように形成したメモリ部と、
前記第１の電極と所定の間隔を隔てて、前記基板上に形成されたポスト部上に張架された梁状体である可動電極を具備し、静電力による前記可動電極の変位により、前記第１の電極と前記可動電極との間に、電気的伝導路を形成し得るように形成されたスイッチング部とを備え、
前記メモリセルへのデータの書き込みおよび読み出しを行う電気機械メモリ。
【請求項２】
請求項１記載の電気機械メモリであって、
前記静電力は、前記メモリ部に近接して配置された駆動電極と前記可動電極との間の電位差によって生成される電気機械メモリ。
【請求項３】
請求項２記載の電気機械メモリであって、
前記駆動電極は、前記メモリ部の両側に、並置された２つの固定電極で構成された電気機械メモリ。
【請求項４】
請求項１記載の電気機械メモリであって、
前記静電力は、前記第２の電極と前記可動電極との間の電位差によって生成される電気機械メモリ。
【請求項５】
請求項１記載の電気機械メモリであって、
前記メモリ部が、並置された複数のメモリ部で構成された電気機械メモリ。
【請求項６】
請求項５に記載の電気機械メモリであって、
前記複数のメモリ部は、第１または第２の電極の少なくとも一方が共通電位に接続された電気機械メモリ。
【請求項７】
請求項５に記載の電気機械メモリであって、
前記複数のメモリ部は、第１または第２の電極の少なくとも一方が互いに独立した電位に接続された電気機械メモリ。
【請求項８】
請求項２に記載の電気機械メモリであって、
前記駆動電極は、前記駆動電極の側壁を覆う絶縁膜を介して前記メモリ部または前記ポスト部に当接するように形成された電気機械メモリ。
【請求項９】
請求項２に記載の電気機械メモリであって、
前記駆動電極は、前記可動電極と絶縁膜を介して対向せしめられる電気機械メモリ。
【請求項１０】
請求項４に記載の電気機械メモリであって、
前記ポスト部は、前記メモリ部の側壁を覆う絶縁膜を介して前記メモリ部に当接するように形成された電気機械メモリ。
【請求項１１】
請求項１記載の電気機械メモリであって、
前記可動電極を挟んで、前記メモリ部に対して対称となるように第２のメモリ部を配設してなる電気機械メモリ。
【請求項１２】
請求項１記載の電気機械メモリであって、
前記メモリ部の面積が前記可動電極と対向する面積より大きくなるよう形成された電気機械メモリ。
【請求項１３】
請求項１記載の電気機械メモリであって、
前記第２の電極の面積が前記第１の電極の面積より大きくなるよう形成された電気機械メモリ。
【請求項１４】
請求項１記載の電気機械メモリであって、
前記基板上に、複数の電気機械メモリを形成してなり、前記可動電極が、ビット線を構成する電気機械メモリ。
【請求項１５】
請求項２記載の電気機械メモリであって、
前記基板上に、複数の電気機械メモリを形成してなり、前記駆動電極が、ワード線を構成する電気機械メモリ。
【請求項１６】
請求項４記載の電気機械メモリであって、
前記基板上に、複数の電気機械メモリを形成してなり、前記第２の電極が、ワード線を構成する電気機械メモリ。
【請求項１７】
請求項１記載の電気機械メモリであって、
前記メモリセルを、絶縁体で形成した電気機械メモリ。
【請求項１８】
請求項１記載の電気機械メモリであって、
前記メモリセルを、誘電体で形成した電気機械メモリ。
【請求項１９】
請求項１記載の電気機械メモリであって、
前記メモリセルを挟む電極を、磁性体で形成した電気機械メモリ。
【請求項２０】
請求項１乃至１９のいずれかに記載の電気機械メモリを用いた電気回路。 
【請求項２１】
基板上に、第１の電極と、第２の電極とで、メモリセルを挟むように形成したメモリ部と、
前記第１の電極と所定の間隔を隔てて、前記基板上に形成されたポスト部上に張架された梁状体である可動電極を具備し、前記第２の電極と前記可動電極との間の電位差によって生成される静電力による前記可動電極の変位により、前記第１の電極と前記可動電極との間に、電気的伝導路を形成し得るように形成されたスイッチング部とを備え、前記メモリセルへのデータの書き込みおよび読み出しを行う電気機械メモリの駆動方法であって、
書き込みに際しては、書き込み電圧を、書き込み時スイッチ駆動電圧および読み出し時スイッチ駆動電圧よりも高くなるように、
前記第２電極の電位を制御することにより書き込みおよび読み出しを実行するようにした電気機械メモリの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小電気機械によるメモリ素子およびそれを用いた電気回路に関する。
【背景技術】
【０００２】
無線端末などの情報通信機器の高機能化が進む中、ユーザのニーズに答えるサービスの提供においては、情報機器の適応情報量の増大は必要不可欠である。無線端末のメモリにおいては、小型、大容量、低消費電力といった性能が要求される。現在は、DRAM（Dynamic Random Access Memory）、SRAM（Static Random Access Memory）、SDRAM（Static Dynamic Random Access Memory）の半導体メモリが使用されている。DRAMにおいては、記録保持動作が必要な記録装置であり、消費電力の増大の課題がある。
【０００３】
現在、低消費電力化に関する研究開発が進められており、リフレッシュ動作を最小限に抑える機能を内蔵して、パソコン向けのDRAMの1/10の低消費電力化を図る技術が開発されている。メモリを分割して必要なブロックのみリフレッシュする機能PASR（Partial Array Self Refresh）と、温度によって最適なリフレッシュ時間を自動的に決めて平均リフレッシュ時間を延ばす機能TCSR（Temperature Compensated Self Refresh）が搭載されている。クロック周波数100MHz時にデータ転送速度400Mbyte/sであり、電源電圧は携帯電話で一般的な1.8Vである（エルピーダメモリ、2004年5月）。
【０００４】
また、SRAMの高速性、DRAMの大容量性を兼ね備えた無線端末用SDRAMの研究開発も行われている。DDR（Double Date Rate）技術を適用し、データ転送速度が1.1Gbyte/s、256MB、PASR、TCSRなどの低消費電力化技術を採用している。携帯電話機やPDAなどの携帯機器で、3次元動画を表示する用途に向けた技術である（サムスン電子、2004年5月）。半導体メモリ素子においては、情報の1、0bitの記録をキャパシタへの電荷の蓄電、放電で行っており、蓄電した電荷量の減少による経時的な情報劣化が生じる揮発性メモリである。これは、電荷が逃げる経路を完全に遮断すれば回避可能であるが、トランジスタによる電気的スイッチングにおいては電気伝導路を完全に遮断することが困難であり、避けられない現象である。このため、一定時間おきに記録保持動作が必要であるわけであるが、この動作が消費電力を増大させる原因となっている。
【０００５】
そこで、従来の半導体メモリ素子に置き換わる不揮発性のメモリ素子の研究開発が行われている。MRAM（Magnetic Random Access Memory）、FeRAM（Ferroelectric Random Access Memory）は、メモリセルに磁性体や誘電体を使用し、磁気的分極や電気的分極を半永久的に保持可能な記録データとする仕組みになっている。記録保持動作が必要ないため、低消費電力化を実現するメモリ素子技術として期待されており、携帯端末のような消費電力の低減が重要となる分野への応用が考えられる。
【０００６】
また、従来の半導体プロセスとの親和性が高く、電気伝導路の遮断を可能とする素子として、微小電気機械（MEMS：Micro Electro Mechanical Systems）技術により作製される電気機械スイッチの研究開発が活発になっている。本来、無線通信端末において高周波信号の伝搬経路を切替えるRF−MEMSスイッチとしての研究分野が主であり、RF−MEMSスイッチとは、微小な可動電極を動かし機械的に信号の伝播経路を切り替えるスイッチである。その利点は、超低損失、高アイソレーションといった高周波特性が優れていることにある。
【０００７】
また、RF−ICと親和性の良いプロセスで製造可能であるため、スイッチをRF-ICに内蔵することも可能であり、無線部の小型化に大きく貢献する技術として期待されている。
【０００８】
従来、大きさが数百μｍ程度のスイッチとして、非特許文献２に記載されているものが知られている。このスイッチは、メンブレン上に、高周波信号が伝達される信号ラインを形成し、当該信号ラインの直下に制御電極を設けている。制御電極に直流電位を印加すると、メンブレンが制御電極側に静電引力により引き付けられ、撓み、基板上に形成されている接地電極と接触することにより、メンブレンに形成されている信号ラインは短絡状態となり、信号ラインを流れる信号は減衰され、遮断される。これに対して、制御電極に直流電位を印加しなければ、メンブレンは撓まず、当該メンブレン上の信号ラインを流れる信号は、接地電極から損失することなく、スイッチを通過する。
【０００９】
また、メモリ素子に電気機械スイッチを適用した素子として特許文献１に開示された電気機械スイッチがある。特許文献１では、電気機械スイッチにより蓄電するコンデンサを選択し、蓄電された電荷を一定時間で徐々に発光素子で消費する仕組みである。一定時間のメモリ機能を備えた発光素子である。
【００１０】
【特許文献１】特開2002−366058号公報
【非特許文献１】Y. Asao et al., in Int. Electron Device Meeting Tech. Dig., Dec. 2004.
【非特許文献２】J. B. Muldavin and G. M. Rebeiz, IEEE Microwave Wireless Compon. Lett., vol. 11, pp. 334-336, Aug. 2001.
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、現在のところ非特許文献１に示すような不揮発性メモリの構成では、トランジスタとメモリセルを複雑なプロセス技術で集積化し、製造コストをいかに抑えるかが重要な課題となっている。また、従来の半導体プロセスに磁性体プロセス、誘電体プロセスを混合することは、プロセスラインの異物による汚染を招き高性能な製品を安定に製造する上で技術的な課題があり、新しい専用の製造ラインを構築するには多額の設備投資も必要となる。
【００１２】
従来の半導体プロセスとの親和性が高く、機械的に電気的導通路を完全遮断するスイッチング機能を有し、かつ不揮発な情報記録を可能とするメモリ素子を実現する必要がある。
また、特許文献１における発光素子では、コンデンサへのデータの書き込み（コンデンサへの蓄電）はできるが、読み出しができない構成となっており、メモリ素子としては適用が困難である。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明の電気機械メモリは、基板上に、第１の電極と、第２の電極とで、メモリセルを挟むように形成したメモリ部と、前記第１の電極と所定の間隔を隔て、前記基板上に形成されたポスト部上に張架された梁状体である可動電極を具備し、静電力による前記可動電極の変位により、前記第１の電極と前記可動電極との間に、電気的伝導路を形成し得るように形成されたスイッチング部とを備え、前記メモリセルへのデータの書き込みおよび読み出しを可能にしたことを特徴とする。
この構成によれば、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリを実現することができる。メモリセルと、電気伝導路を機械的にオンオフしてスイッチングを行うスイッチング部とを一体化するようにしているため、オフ時の電流を完全に遮断することができ、メモリの低消費電力化、低コスト化を実現することができる。
【００１４】
また、本発明の電気機械メモリは、前記静電力が、前記メモリ部に近接して配置された駆動電極と、前記可動電極との間の電位差によって生成されるものを含む。
この構成により、駆動電極とメモリ部を電気的に分離することができ、可動電極による読み出し動作とメモリ部への書き込み動作を独立に制御することが可能となる。また、駆動電極を別個に設けることによって、駆動が簡単になり、極めて簡単な駆動回路でメモリを構成することができる。
【００１５】
また、本発明の電気機械メモリは、前記駆動電極が、前記メモリ部の両側に、並置された２つの固定電極で構成されたものを含む。
この構成により、伝導路を構成する第１の電極の両側に駆動電極を設けることにより、可動電極の変位を容易かつ平衡度を保ちながら実現することができる。また、１つの電気機械メモリ素子で複数の記録データを記録することが可能となり、１スイッチ複数メモリセルへと記録容量を拡張することが可能となる。
【００１６】
また、本発明の電気機械メモリは、前記静電力が、前記第２の電極と前記可動電極との間の電位差によって生成されるものを含む。
この構成により、別に駆動電極を形成することなく可動電極との間に静電力を生起することができるため、極めて簡単な構成でメモリを構成することができる。
【００１７】
また、本発明の電気機械メモリは、前記メモリ部が、並置された複数のメモリ部で構成されたものを含む。
この構成により、大容量化をはかることができる。
【００１８】
また、本発明の電気機械メモリは、前記複数のメモリ部が、第１または第２の電極の少なくとも一方が共通電位に接続されたものを含む。
この構成により、より小型化が可能となる。また、可動電極または駆動電極の制御信号を簡素化することが可能となる。
【００１９】
また、本発明の電気機械メモリは、前記複数のメモリ部の、第１または第２の電極の少なくとも一方が互いに独立した電位に接続されたものを含む。
この構成により、独立したメモリ制御が可能となる。
【００２０】
また、本発明の電気機械メモリは、前記駆動電極の側壁を覆う絶縁膜を介して前記メモリ部または前記ポスト部に当接するように形成されたものを含む。
この構成により、メモリ部、ポスト部および駆動電極のパターン形成におけるマージンが不要となり、最大限にメモリ部、ポスト部と駆動電極とを近づけることができるため、更なる微細化が可能となり、短絡の恐れもないため信頼性の向上を図ることができる。
【００２１】
また、本発明の電気機械メモリは、前記駆動電極が、前記可動電極と絶縁膜を介して対向せしめられるものを含む。
この構成により、駆動電極と可動電極とが当接するまで、可動電極が変位しても、絶縁膜が介在しているため、当接状態を維持することができ、安定なスイッチングが可能となる。また、駆動電極とメモリ部とを同程度の高さに形成することができるため、表面の平坦化を図ることができ、パターン形成が容易となり、更なる高精度のパターン形成が可能となる。
【００２２】
また、本発明の電気機械メモリは、前記ポスト部が、前記メモリ部の側壁を覆う絶縁膜を介して前記メモリ部に当接するように形成されたものを含む。
この構成により、メモリ部のパターン形成におけるマージンが不要となり、最大限にポスト部に近づけることができるため、更なる微細化が可能となり、短絡の恐れもないため信頼性の向上を図ることができる。
【００２３】
また、本発明の電気機械メモリは、前記可動電極を挟んで、前記メモリ部に対して対称となるように第２のメモリ部を配設してなるものを含む。
この構成によれば、大容量の電気機械メモリを形成することが可能となる。ここで対称とは、必ずしも位置的に対称ではなくてよい。容量値として同程度となるように形成することにより、書き込み読み出しの作業性を向上することができる。可動電極をはさんで異なる側にメモリ部を設け、一方の側のリリース時に他方の側の駆動をおこなうことにより、可動電極の復元力を高め、より高速駆動をおこなうことが可能となる。
【００２４】
また、本発明の電気機械メモリは、前記メモリ部の面積が前記可動電極と対向する面積より大きくなるよう形成されたものを含む。
この構成により、容量の増大をはかることが可能となる。
【００２５】
また、本発明の電気機械メモリは、前記第２の電極の面積が前記第１の電極の面積より大きくなるよう形成されたものを含む。
この構成によれば、大出力化を実現することができる。また、蓄電された第１電極と可動電極間の電界による、第２の電極と可動電極間の電界の遮蔽を低減することができる。
【００２６】
また、本発明の電気機械メモリは、前記基板上に、複数の電気機械メモリを形成してなり、前記可動電極が、ビット線を構成するものを含む。
この構成により、集積性を高めることができ、簡易なプロセスで製造可能であるため製造コストを低減することができる。
【００２７】
また、本発明の電気機械メモリは、前記基板上に、複数の電気機械メモリを形成してなり、前記駆動電極が、ワード線を構成するものを含む。
この構成により、メモリセルへの記録動作と可動電極の駆動動作を分離することが可能となり、各動作の信号の混信を防ぐことが可能となる。
【００２８】
また、本発明の電気機械メモリは、前記基板上に、複数の電気機械メモリを形成してなり、前記第２の電極が、ワード線を構成するものを含む。
この構成により、集積性を高めることができ、簡易なプロセスで製造可能であるため製造コストを低減することができる。
【００２９】
また、本発明の電気機械メモリは、前記メモリセルを絶縁体で形成することを特徴とする。
この構成により、安価な材料でキャパシタを形成することが可能である。
【００３０】
また、本発明の電気機械メモリは、前記メモリセルを誘電体で形成することを特徴とする。
【００３１】
また、本発明の電気機械メモリは、前記メモリセルを挟む電極を磁性体で形成することを特徴とする。
この構成により、不揮発性のメモリセルを実現し、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器が実現可能となる。
【００３２】
また、本発明の電気機械メモリを用いた電気回路により、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器が実現可能となる。
【００３３】
また、本発明は、基板上に、第１の電極と、第２の電極とで、メモリセルを挟むように形成したメモリ部と、前記第１の電極と所定の間隔を隔てて、前記基板上に形成されたポスト部上に張架された梁状体である可動電極を具備し、前記第２の電極と前記可動電極との間の電位差によって生成される静電力による前記可動電極の変位により、前記第１の電極と前記可動電極との間に、電気的伝導路を形成し得るように形成されたスイッチング部とを備え、前記メモリセルへのデータの書き込みおよび読み出しを可能にした電気機械メモリの駆動方法であって、書き込みに際しては、書き込み電圧を、書き込み時スイッチ駆動電圧および読み出し時スイッチ駆動電圧よりも高くなるように、前記第２電極の電位を制御することにより書き込みおよび読み出しを実行するようにしたことを特徴とする。
つまり、前記第２電極の電位を制御することにより書き込みおよび読み出しを実行するもので、書き込みに際しては、書き込み電圧を書き込み時スイッチ駆動電圧および読み出し時スイッチ駆動電圧よりも高くしたことを特徴とする。
この構成により、第２の電極に印加する電圧を制御することにより、読み出し動作が可能なメモリ素子を実現することができる。また、ワード線と第２電極とを共通化することができ、駆動電圧を調整することで端子数を低減し、小型化をはかることができる。
【発明の効果】
【００３４】
以上説明したように、本発明によれば、メモリセルと機械的に電気伝導路を遮断することを可能とするスイッチとを一体化することにより、簡易な構造の不揮発性メモリを実現可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器を実現する。
また、１スイッチ複数メモリセルを可能とし、大容量化への拡張性の良さを有することができる。
なお、本発明電気機械スイッチは、無線通信用電気回路のみならず、様々な用途の電気回路に適用可能である。
また、本発明電気機械スイッチは、無線通信端末のみならず、様々な用途の電気機器に適用可能である。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の各実施の形態について、図面を参照して詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１における電気機械メモリの構成を示す斜視図である。図１に示す電気機械メモリ１００では、ビット線１０２とワード線１０３の交差する位置に電気機械メモリ素子１０１が形成されており、マトリックス状に電気機械メモリ素子１０１が配置されている。ビット線１０２は、ワード線１０３上では中空に形成された構造となっている。
【００３６】
図２（ａ）は、本発明の実施の形態１における電気機械メモリの構成を示す断面図であり、図１におけるビット線１０２方向に対する断面を示している。図５はその上面説明図である。この電気機械メモリ素子１０１では、表面に絶縁膜１０９が形成された基板１１０上に、メモリセル１０５を挟む形で形成された第１電極としての浮遊電極１０６と第２の電極としての下部電極１０７が形成されている。また、ポスト部１０８を介して中空に架橋された梁からなる可動電極１０４が形成されており、可動電極１０４およびポスト部１０８はビット線１０２と同一の電気伝導路を形成している。メモリセル１０５の両側には、ワード線１０３が形成されている。この両側のワード線は１本でもよいが静電力を大きくするために両側に分岐して設けられている。
【００３７】
図２（ｂ）は、本発明の実施の形態１における電気機械メモリの構成を示す回路図であり、図２（ａ）に説明した電気機械メモリ１００の構成を回路図で示している。
電気機械メモリ１００における記録の書き込み、読み出しの仕組みを説明する。
【００３８】
図３は、本発明の実施の形態１における電気機械メモリの制御信号を示す図であり、図３（ａ）は、書き込み時、図３（ｂ）は、読み出し時である。
まず、書き込み時においては、マトリックス状に配置された複数の電気機械メモリ素子１０１の内、１もしくは０データを書き込みたい電気機械メモリ素子１０１を選択するため、アクティブにしたい電気機械メモリ素子１０１の位置（図３中で黒点で表示）で交差するビット線１０２とワード線１０３の間に電気機械メモリ素子１０１の駆動電圧Vdの電位差を持たせるように、ビット線１０２とワード線１０３のそれぞれに電圧を印加する。
【００３９】
意図しない電気機械メモリ素子１０１がアクティブとならないよう素子選択に関与しないワード線１０３、ビット線１０２に電圧を加える。電位差がVdより小さくなるよう0からVdの間の中間電位を印加しており、図３の場合0.5Vdの場合を示している。
図４は、本発明の実施の形態１における電気機械メモリの制御信号を示す図である。
図２に示したように、ビット線１０２は可動電極１０４に接続されているため、電位差が可動電極１０４とワード線１０３間に印加され、静電力が生じる。
【００４０】
書き込み時においては、ビット線１０２に駆動電圧のVd、ワード線１０３に0Vを印加する。ここでは左端のビット線１０２に書き込みがなされた状態を示す。該当箇所の可動電極１０４は、静電力により下方駆動し浮遊電極１０６と接触する。つまり、ビット線１０２とワード線１０３間は可変容量を形成し、同時にビット線１０２と浮遊電極１０６との間はスイッチを形成している。スイッチがＯＮ状態となった浮遊電極１０６には電位が供給され、接地電位に接続された下部電極１０７間に電位差が生じる。メモリセル１０５を絶縁体で形成した場合、浮遊電極１０６と下部電極１０７はメモリセルである絶縁体を挟んでキャパシタを形成するため、両電極間の電位差により電荷が蓄電される。この状態が１データを記録した状態である。
【００４１】
キャパシタへの蓄電が完了した後、ビット線１０２に印加した電圧を0Vとすることにより、ワード線１０３と同電位となり静電力を切ることができる。可動電極１０４は、両持ち梁のバネ力により上方へ駆動し、浮遊電極１０６との電気伝導路を機械的に完全に遮断して、スイッチＯＦＦ状態となる。この仕組みによって、一度蓄電された電荷の逃げる電気伝導路はなくなり、記録が劣化しない不揮発性メモリを実現することができる。
【００４２】
また、読み出し時においては、マトリックス状に配置された複数の電気機械メモリ素子１０１の内、記録を読み出したい電気機械メモリ素子１０１を選択するため、アクティブにしたい電気機械メモリ素子１０１の位置で交差する、ビット線１０２とワード線１０３の間に電位差を印加する。書き込み時とは逆にビット線１０２に0V、ワード線１０３に駆動電圧Vdを印加する。可動電極１０４は、静電力により下方駆動し、浮遊電極１０６と接触する。キャパシタを形成している浮遊電極１０６と下部電極１０７との間に、電荷が蓄電されている場合、つまり１データが記録されている場合は、電荷が接触した可動電極１０４へと逃げ、出力がビット線１０２から取り出される。
【００４３】
また、電荷が蓄電されていない場合、つまり０データが記録されている場合は、出力は得られない。この場合、浮遊電極１０６と接地に接続された下部電極１０７間は、同電位であるため新たな蓄電は起こらず、蓄電された電荷の読み出し動作のみ実行される。
０データの書き込みは読み出し動作と同様である。１データが既に記録されている場合には、０データへの書き換えになり、０データが既に記録されている場合には、０データを再び書き込むことになる。
【００４４】
記録の書き込み読み出し時間（アクセスタイム）は、可動電極１０４の電気機械駆動における応答時間が支配的であるが、可動電極の幅5μm、厚み250nm、長さ20μm、可動電極１０４とワード線１０３間のギャップ130nmとした場合、応答時間20nsecを実現することが可能であり、高速アクセスを実現することができる。
【００４５】
以上のように、電気機械メモリ素子のワード線とメモリセルを電気的に分離することにより、電気機械スイッチによる読み書き出し動作とメモリセルへの書き込み動作を独立に制御することが可能となる。記録の書き込み読み出し動作を行い、不揮発性の電気機械メモリを実現することが可能となる。
【００４６】
この構成により、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリを実現することができる。またこの電気機械メモリを用いて携帯電話などの電気機器を形成することが可能である。
【００４７】
また、本発明の電気機械メモリは、マトリックス状に配置された電気機械メモリ素子にランダムにアクセスすることが可能であり、RAMとして使用することが可能である。
なお、図５のように浮遊電極１０６、メモリセル１０５、下部電極１０７の積層構造のサイズを大きくすることが可能である。
この構造では、メモリセルの面積を増大することが可能となり、静電容量の大容量化や大出力化を図ることができる。
なお、本実施の形態１においては、メモリセルの形が四角形の場合を示したが、丸形を含む任意の形状とすることが可能であり、スペースが許す範囲で形成することが可能である。
【００４８】
なお、本発明におけるビット線１０２、ワード線１０３は、逆でもよく、ビット線１０２をワード線、ワード線１０３をビット線としてもよい。
【００４９】
また、本実施の形態１における電気機械メモリ素子１０１においては、ワード線１０３を二つ形成したが、単数または３つ以上の複数でもよい。
【００５０】
また、本発明においては、電気機械メモリ素子間のビット線１０２の間隔は、もっと微細でもよく、電気的に絶縁分離されていればよい。電気機械メモリの高密度化を実現可能である。
また、本発明においては、ワード線方向の電気機械メモリ素子の間隔を、隣接する素子間で干渉がない範囲で近づけることが可能であり、電気機械メモリの高密度化を実現可能である。
【００５１】
また、本発明においては、微細加工の最小寸法にまで電気機械メモリ素子を微細化することが可能であり、電気機械メモリの高密度化を実現可能である。
【００５２】
また、本発明においては、メモリセルを強誘電体PZT、BSTなどを含む誘電体で形成することが可能である。メモリセルを挟む両電極間に印加される電界の方向によって、誘電体の電気的分極方向を制御し、１、０データを記録する。記録の読み出し時は、電極上に励起された電荷の量や正負の極性の変化を、ビット線またはワード線から出力する。この場合、電気分極の反転が起こる電界より小さい電界を発生する電圧で可動電極を駆動し、記録を壊さないよう注意する必要がある。
【００５３】
また、本発明においては、メモリセルを挟む電極を磁性体で形成することが可能である。この場合、ビット線、ワード線に流す電流の方向により、それぞれの電流から発生する混合磁界の方向を制御し、片側の電極の磁化方向を制御する。これによって１、０データを書き込む。両電極の磁化方向が並行の場合は抵抗が低く、反並行の場合は抵抗が大きいため、両電極間をメモリセルの絶縁膜を介して流れるスピン依存トンネル電流の大きさが変化する。記録の読み出し時には、可動電極と浮遊電極を接触させ、両電極間に流れる電流量で１、０データをビット線またはワード線から出力する。この場合、例えばビット線に駆動電圧のVd、ワード線１０３に0Vを印加し、両電極間に電位差が印加されるよう制御信号を与える必要がある。
【００５４】
また、本発明電気機械メモリは、無線通信用電気回路のみならず、様々な用途の電気回路に適用可能である。
また、本発明電気機械メモリは、携帯電話などの無線通信端末のみならず、様々な用途の電気機器に適用可能である。
【００５５】
（実施の形態２）
図６は、本発明実施の形態２における電気機械メモリの構成を示す図である。図６に示す電気機械メモリ２００では、ビット線１０２とワード線１０３ａおよびワード線１０３ｂの交差する位置に電気機械メモリ素子２０１が形成されており、マトリックス状に電気機械メモリ素子２０１が配置されている。ビット線１０２に接続された可動電極１０４は、ワード線１０３ａおよびワード線１０３ｂ上では、中空に形成された構造となっている。
【００５６】
図６（ａ）は、本発明の実施の形態２における電気機械メモリの構成を示す断面図であり、ビット線１０２方向に対しての断面図を示す。図６（ａ）に示す電気機械メモリ素子２０１では、実施の形態１に示した電気機械メモリ素子１０１に対し、キャパシタを形成するメモリセル、浮遊電極、下部電極が、二つに分割して形成された点が異なるもので、１つのビット線に対して２ビットのメモリ素子を構成している。それらをメモリセル１０５ａ、１０５ｂ、浮遊電極１０６ａ、１０６ｂで示す。また、一つの電気機械メモリ素子２０１に対し、二本の独立のワードライン１０３ａ、１０３ｂが挿入されており、それぞれメモリセル１０５ａ、１０５ｂの両側に形成されている。
【００５７】
図６（ｂ）は、本発明実施の形態２における電気機械メモリの構成を示す回路図であり、図６（ａ）に説明した電気機械メモリ２００の構成を回路図で示している。
基本的な記録の書き込み読み出しの仕組みは実施の形態１における電気機械メモリ素子１００と同様であるが、本実施の形態２における電気機械メモリ２００においては、１つの電気機械メモリ素子２０１で２つの記録データを記録することが可能となる。つまり、１スイッチ１メモリセルから、１スイッチ２メモリセルへと記録容量を拡張することが可能となるわけである。
【００５８】
電気機械メモリ２００におけるメモリセルの選択の仕組みを説明する。
ワード線１０３ａとビット線１０２の間に電位差を印加した場合、静電力は図６（ａ）の中心軸に対しワード線１０３ａ側に偏って印加され、可動電力１０４は中心軸に対して非対称的に下方へ曲がり、浮遊電極１０６ａと接触する。この場合、可動電極１０４は、浮遊電極１０６ｂと距離が近くなるが接触することはない。二つあるメモリセル１０５ａ、１０５ｂの内、メモリセル１０５ａにのみアクセスし、その選択をワードライン１０３ａ、１０３ｂにより行っている。メモリセル１０５ｂへのアクセスの場合は、同様にワードライン１０３ｂを使用すればよい。
【００５９】
なお、本発明の実施の形態２においては、メモリセルが二つの場合を示したが、メモリセルまたはそれに対応するワードラインを複数形成してもよい。
以上のように、本実施の形態２における電気機械メモリにおいては、１つの電気機械メモリ素子で複数の記録データを記録することが可能となり、１スイッチ複数メモリセルへと記録容量を拡張することが可能となる。
【００６０】
（実施の形態３）
図７は、本発明の実施の形態３における電気機械メモリの構成を示す断面図である。図７に示す電気機械メモリ３００では、ビット線１０２とワード線１０３の交差する位置に電気機械メモリ素子３０１が形成されており、マトリックス状に電気機械メモリ素子３０１が配置されている。本実施の形態では、ワード線１０３が、前記実施の形態１および２における下部電極１０７と共用されていることを特徴とする。上記実施の形態１および２と同様に、ビット線１０２に接続された可動電極１０４は、ワード線１０３上では中空に形成され、梁状の可動電極１０４を構成した構造となっている。
【００６１】
図７（ａ）は、本発明の実施の形態３における電気機械メモリの構成を示す断面図であり、ビット線１０２方向に対する断面を示す図である。図７（ａ）に示す電気機械メモリ素子３０１では、表面に絶縁膜１０９が形成された基板１１０上に、メモリセル１０５を挟む形で形成された浮遊電極１０６とワード線１０３が形成されている。また、ポスト部１０８を介して中空に架橋された梁を構成する可動電極１０４が形成されており、可動電極１０４およびポスト部１０８はビット線１０２と同一の電気伝導路を形成している。
【００６２】
図７（ｂ）は、図７（ａ）に説明した本発明の実施の形態３における電気機械メモリの構成を示す回路図である。図８はこの電気機械メモリの上面説明図である。
【００６３】
本実施の形態では、下部電極である第２電極がワード線を兼ねているため、書き込み、読み出しの仕組みは前記実施の形態１とおよび２と若干異なる。
図９は、本発明実施の形態３における電気機械メモリの制御信号を示す図である。
電気機械メモリ３００における記録の書き込み、読み出しの仕組みを説明する。
【００６４】
まず、書き込み時においては、マトリックス状に配置された複数の電気機械メモリ素子３０１の内、１もしくは０データを書き込みたい電気機械メモリ素子３０１を選択する。このため、アクティブにしたい電気機械メモリ素子３０１の位置で交差する、ビット線１０２とワード線１０３の間に電位差を印加する。図７に示したように、ビット線１０２は可動電極１０４に接続されているため、電位差が可動電極１０４とワード線１０３間に印加され、静電力が生じる。可動電極１０４は、静電力により下方へ駆動し、浮遊電極１０６と接触する。つまり、ビット線１０２と浮遊電極１０６との間でスイッチを形成している。
【００６５】
この場合、図９（ａ）に示すように可動電極１０４の駆動時間tdの期間、駆動電圧Vdを印加する。スイッチがＯＮ状態となった浮遊電極１０６には電位が供給され、ワード線１０３間に電位差が生じる。メモリセル１０５を絶縁体で形成した場合、浮遊電極１０６とワード線１０３はキャパシタを形成するため、両電極間に印加された電位差により電荷が蓄電される。本実施の形態では、ワード線１０３がスイッチの駆動電極とメモリセル１０５の電極としての機能を兼ね備えているため、スイッチを駆動した際にデータが記録される。そのため、駆動時に蓄電される電荷より記録時に蓄電される電荷量を大きくし、その差を出力として得る必要がある。つまり、１データを記録する場合には、図９（ａ）に示すように、駆動時間tdから記録時間tmまで駆動電圧Vdより高い電圧の記録電圧Vmを印加し、キャパシタへの蓄電を行う。
【００６６】
この状態が１データを記録した状態である。キャパシタへの蓄電が完了した後、ビット線１０２、ワード線１０３間に印加した電位差を切ることにより同電位となり、静電力を切ることができる。可動電極１０４は、両持ち梁のバネ力により上方へ駆動し、浮遊電極１０６との電気伝導路を、機械的に完全に遮断したスイッチＯＦＦ状態となる。この仕組みによって、一度蓄電された電荷の逃げる電気伝導路はなくなり、記録状態が劣化することのない不揮発性メモリを実現することができる。
【００６７】
また、読み出し時においては、マトリックス状に配置された複数の電気機械メモリ素子３０１の内、記録状態を読み出したい電気機械メモリ素子３０１を選択する。このため、アクティブにしたい電気機械メモリ素子３０１の位置で交差する、ビット線１０２とワード線１０３の間に電位差を印加する。この場合、図９（ｂ）に示すように可動電極１０４の駆動時間tdのあいだ駆動電圧Vdを印加する。可動電極１０４は、静電力により下方駆動し、浮遊電極１０６と接触する。キャパシタを形成している浮遊電極１０６にQOUT= CVm（C：キャパシタの静電容量）の電荷が蓄電されている場合、つまり１データが記録されている場合は、電荷が接触した可動電極１０４、またはワード線１０３へと逃げ、出力がビット線１０２またはワード線１０３から取り出される。また、電荷QOUTが蓄電されていない場合、つまり０データが記録されている場合は、出力は得られない。
０データの書き込みは読み出し動作と同様である。１データが既に記録されている場合には、０データへの書き換えになり、０データが既に記録されている場合には、０データを再び書き込むことになる。０データが記録された状態では、Q0=CVdの電荷量が蓄電されている。
なお、本実施の形態の場合、ビット線１０２とワード線１０３のどちらか一方に制御電圧、制御電圧を印加していない方に0Vを印加すればよい。
【００６８】
以上のように、記録の書き込み読み出し動作を行い、不揮発性の電気機械メモリを実現することが可能となる。この構成により、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器を実現することが可能となる。
【００６９】
なお、本発明の実施の形態３においては、メモリセルが一つである場合について説明したが、実施の形態２と同様にメモリセルを複数形成してもよい。
なお、図８のように浮遊電極１０６、メモリセル１０５、ワード線１０３の積層構造のサイズを大きくすることが可能である。
【００７０】
この構造では、メモリセルの面積を増大することが可能となり、静電容量の大容量化や大出力化を図ることができる。また、電荷が蓄電された浮遊電極１０６と可動電極１０４間に電界がかかるため、ワード線１０３と可動電極１０４間の電界が遮蔽される現象への対策としても有効である。本構成により浮遊電極１０６に蓄電された電荷を広範囲に分散させることが可能であり、電界強度を低下させることにより遮蔽の影響を低減することが可能である。
【００７１】
なお、本実施の形態３においては、メモリセルの形が四角形の場合を示したが、丸形を含む任意の形状とすることが可能であり、スペースが許す範囲で形成することが可能である。
図１０（ａ）は、本発明の実施の形態３における電気機械メモリの構成を示す断面図であり、図１０（ｂ）は、この電気機械メモリの上面説明図である。電気機械メモリ１２０１においては、ワード線１０３が浮遊電極１０６より幅が広く、可動電極１０４と浮遊電極１０６との対向面積より可動電極１０４とワード線１０３との対向面積の方が大きくなるよう構成されている。
【００７２】
かかる構成によれば、蓄電された浮遊電極１０６と可動電極１０４間の電界による、ワード線１０３と可動電極１０４間の電界の遮蔽への対策として有効である。可動電極１０４とワード線１０３との対向面積を大きくすることにより静電容量を増大させ、電界を増大させることが可能である。遮蔽の影響を低減することが可能である。
【００７３】
（実施の形態４）
図１１は、本発明の実施の形態４における電気機械メモリの構成を示す断面図である。図１１に示す電気機械メモリでは、ビット線１０２で形成された梁状の可動電極１０４に対し、それぞれ上層に形成される絶縁体からなるメモリセル１０５ａ、１０５ｂ、浮遊電極１０６ａ、１０６ｂとで、キャパシタを形成するワード線１０３ａ、１０３ｂが形成されている。このワード線１０３ａ、１０３ｂの交差する位置に、電気機械メモリ素子４０１が形成されている。この電気機械メモリ素子４０１は、マトリックス状に配列されて電気機械メモリ４００を構成している。本実施の形態では、ワード線１０３が、前記実施の形態１および２における下部電極１０７と共用されていることを特徴とする。上記実施の形態１および２と同様に、ビット線１０２は、ワード線１０３上では中空に形成され、梁状の可動電極１０４を構成した構造となっている。
【００７４】
図１１（ａ）は、本発明の実施の形態３における電気機械メモリの構成を示す断面図であり、ビット線１０２方向に対しての断面を示す。図１１（ａ）に示す電気機械メモリ素子４０１では、実施の形態３に示した電気機械メモリ素子３０１に対し、キャパシタを形成するメモリセル、浮遊電極、ワード電極が、二つに分割して形成されている。それらをメモリセル１０５ａ、１０５ｂ、浮遊電極１０６ａ、１０６ｂで示す。また、一つの電気機械メモリ素子４０１に対し、二本の独立のワードライン１０３ａ、１０３ｂが挿入されている。
【００７５】
図１１（ｂ）は、図１１（ａ）に説明した本発明実施の形態４における電気機械メモリの構成を示す回路図である。
電気機械メモリにおける記録の書き込み、読み出しおよびメモリセルの選択の仕組みは、実施の形態３における電気機械メモリ素子３００と本実施の形態２における電気機械メモリ２００と同様である。
【００７６】
１つの電気機械メモリ素子４０１で２つの記録データを記録することが可能となる。つまり、１スイッチ１メモリセルから、１スイッチ２メモリセルへと記録容量を拡張することが可能となるわけである。
【００７７】
なお、本発明実施の形態４においては、メモリセルが二つである場合を示したが、メモリセルを３つ以上形成してもよい。
以上のように、本実施の形態３における電気機械メモリにおいては、１つの電気機械メモリ素子で複数の記録データを記録することが可能となり、１スイッチ複数メモリセルへと記録容量を拡張することが可能となる。
【００７８】
（実施の形態５）
次に、これまで説明した、電気機械メモリの製造方法について説明する。いずれも同様であるが、ここでは、本実施の形態１における電気機械メモリ１００の製造方法について説明する。図１２（ａ）〜（ｄ）は、本発明の実施の形態１における電気機械スイッチの製造工程を段階的に説明する断面図である。
先ず、図１２（ａ）に示すように、Si、GaAsなどの基板１１０上に、SiO2、Si3N4あるいはこれらの積層膜などの絶縁膜１０９を、熱酸化やスパッタなどにより形成する。次に、ワード線１０３となるAl、Au、Cuなどの導電性材料を、スパッタやCVD（Chemical Vapor Deposition）などにより形成した後、下部電極１０３となる材料の上に電子線ビームリソグラフィやフォトリソグラフィなどにより、下部電極１０３のパターニングを施したレジストを形成し、ドライエッチングもしくはウエットエッチングなどにより成形し、レジストをアッシングなどにより除去する。
【００７９】
さらに、その上に、図１２（ｂ）に示すように、下部電極１０７となるAl、Au、Cuなどの導電性材料、メモリセル１０５となるSiO2、Si3N4などの絶縁材料、浮遊電極１０６となるAl、Au、Cuなどの導電性材料を、堆積、フォトリソグラフィによるレジストのパターニング、エッチング工程を繰り返すことにより形成する。
【００８０】
次に図１２（ｃ）に示すように、犠牲層１１１となるフォトレジスト、SiO2などの材料を形成し、その上にビット線１０２、ポスト部１０８、可動電極１０４となるAl、Au、Cuなどの導電性材料を、スパッタやCVDなどにより形成した後、電子線ビームリソグラフィやフォトリソグラフィなどにより、ビット線１０２、ポスト部１０８、可動電極１０４のパターニングを施したレジストを形成し、ドライエッチングもしくはウエットエッチングなどにより成形する。最後に、犠牲層１１１をアッシングもしくはウエットエッチングにより除去し、図１２（ｄ）に示すような可動電極１０４の中空構造を作製する。
このようにして極めて容易に寸法精度の高い高品質の電気機械メモリを得ることが出来る。なお、前記実施の形態では実施の形態１の電気機械メモリの製造方法について説明したが、実施の形態２乃至４の電気機械メモリについても同様に形成可能であることはいうまでもない。
【００８１】
（実施の形態６）
次に、微細化を企図した他の構造について説明する。図１３は、本発明の実施の形態６における電気機械メモリの構成を示す断面図である。図１３に示す電気機械メモリ素子５０１では、ビット線１０２に接続されたポスト部１０８、ワード線１０３、下部電極１０７の間隔を最小限にし、かつ短絡を生じないようにするために、これらの間に熱酸化膜などで構成された絶縁膜２０９を配置したことを特徴とするものである。これにより電気機械メモリ素子の幅を大幅に低減することができる。
【００８２】
他は前記実施の形態１と同様に形成される。絶縁性の高い絶縁膜を介在させることにより、絶縁分離が確実となるため、配線間距離を低減することができ、微細化を図ることが可能となる。この絶縁膜２０９は、後述する図１４（ｄ）に示すように、ワード線１０３の側壁にのみ形成されていてもよい。
【００８３】
図１４（ａ）乃至（ｄ）に、本発明の実施の形態６における電気機械メモリの製造工程を段階的に説明するための断面図を示す。
先ず、例えばSi、GaAsなどの基板１１０上に、SiO2、Si3N4あるいはこれらの積層膜などの絶縁膜１０９を、熱酸化やスパッタなどにより形成する。次に、ワード線１０３となるポリシリコン、Al、Au、Cuなどの導電性材料を、スパッタやCVD（Chemical Vapor Deposition）などにより形成した後、ワード線１０３となる材料の上に、電子線ビームリソグラフィやフォトリソグラフィなどにより、ワード線１０３のパターニングを施したレジストを形成し、ドライエッチングもしくはウエットエッチングなどにより、該導電性材料をパターニングし、レジストをアッシングなどにより除去する。
【００８４】
この後、図１４（ａ）に示すように、ワード線１０３の周りに絶縁膜２０９を形成する。例えばワード線をポリシリコンとタングステン層との積層構造で形成し、この状態で、ワード線のパターニングを行い、この後、熱酸化を行う。これにより、ワード線側壁にのみ絶縁膜２０９が形成される。
【００８５】
また、ＣＶＤ法などにより、酸化シリコン膜あるいは窒化シリコン膜を形成し、異方性エッチングにより、ワード線側壁にのみ絶縁膜２０９を残留させるようにしてもよい。またＣＶＤ法による成膜に先立ち、熱酸化により薄い酸化シリコン膜を形成しておき、その上層にＣＶＤ膜を形成することにより、より絶縁性が確実となり、素子の信頼性の向上を図ることができる。
【００８６】
この構成においては、ワード線１０３側壁のみならず、上部にも絶縁膜２０９が形成されていてもよい。絶縁膜２０９がワード線１０３上部にも存在している場合には、可動電極が変位して、ワード線１０３上の絶縁膜２０９に接触しても、ワード線とビット線との間の電位差を維持し、可動電極１０４の変位を安定的に維持することができる。
【００８７】
また、ワード線１０３の側壁にのみ絶縁膜２０９が形成されている場合には、浮遊電極に接触する程度に可動電極１０４が変位した場合にも、ワード線の上面が浮遊電極１０６の上面に接触しないように、ワード線の上面は、浮遊電極１０６の上面よりも十分に低くする必要がある。
【００８８】
以下の工程は、図１２（ｂ）乃至（ｄ）に示した前記実施の形態５と同様であり、説明は省略するが、図１４（ｂ）乃至（ｄ）に示すように、犠牲層１１１としてのフォトレジストあるいはSiO2を形成し、この上層に可動電極１０４を形成した後、犠牲層１１１を除去することにより、ポスト部１０８に可動電極１０４が張架された梁状構造体を有する微細な電気機械メモリが形成される。
【００８９】
この構成により、微細化が容易となり、パターニングに際してマージンが不要となるため、大幅な微細化が可能となり、かつ信頼性の高い電気機械メモリを得ることができる。
また、ワード線１０３と浮遊電極１０６の高さについては必ずしも一致する必要はないが、図１３に示したように、ワード線１０３の上部に絶縁膜を形成することにより、ワード線１０３と浮遊電極１０６の高さを同程度にすることができ、ワード線の膜厚を最大限に大きくすることができるため、線幅を小さくしても十分な導電性を得ることができ、伝送損失を低減することができる。これはさらなる微細化に有効となる。
【００９０】
（実施の形態７）
図１５は、本発明実施の形態７における電気機械メモリの構成を示す断面図である。図１５に示す電気機械メモリでは、（シリコン）基板１１０上に、ビット線１０２とワード線１０３の交差する位置に電気機械メモリ素子６０１が形成されており、マトリックス状に電気機械メモリ素子６０１が配置されている。ビット線１０２に接続された可動電極１０４は、ワード線１０３上では中空に形成された構造となっている。ワード線１０３とメモリセル１０５と浮遊電極１０６との積層体と、ポスト部１０８との間に絶縁膜２０９が介在せしめられている点以外は図７に示した実施の形態３の電気機械メモリと同様に形成されている。
【００９１】
この構成によれば、絶縁膜２０９の膜厚を、ポスト部１０８と浮遊電極１０６との間での絶縁分離が可能な程度の大きさにとるだけで、絶縁分離が可能となるため、大幅な微細化が可能となる。つまり、ワード線とメモリセルと浮遊電極との積層体の側壁に絶縁膜２０８を形成するとともに、この側壁に当接するようにポスト部１０８を形成するのみで絶縁性も確保されるため、さらなる小型化を形成することができる。
【００９２】
（実施の形態８）
図１６は、本発明の実施の形態８における電気機械メモリの構成を示す断面図である。図１６に示す電気機械メモリ素子と、図２に示した実施の形態１の電気機械メモリ素子との異なる点は、本実施の形態の電気機械メモリ素子７０１は、基板１１０上に直接下部電極１０７を形成することにより、基板１１０と下部電極１０７との電気的接続を実現した点である。他の構造としては実施の形態１の電気機械メモリ素子と同様である。
【００９３】
製造に際しては、シリコン基板上に下部電極１０７を構成する導電層を形成し、これをパターニングした後に、絶縁膜１０９を形成すればよい。この構造によれば、基板の裏面を接地すればよく、構造が簡単となる。また、キャパシタ全体の高さが絶縁膜分だけ低くなるため、表面の平坦化をはかることができ、後続工程におけるパターニングが容易となるため、より微細化が可能となる。
かかる構成によれば、構造の簡略化、薄型化および微細化を図ることができる。
また、容量の増大を図るために、下部電極１０７表面に凹凸を形成し、キャパシタ面積の増大を図るようにすることも可能である。
【００９４】
（実施の形態９）
図１７は、本発明の実施の形態９における電気機械メモリ素子の構成を示す断面図である。図１７に示す電気機械メモリ素子８０１では、図１６に示した実施の形態８の電気機械メモリ素子における下部電極１０７を設けることなく、基板１１０上に直接メモリセルを構成する絶縁膜１０５を形成し、基板１１０と浮遊電極１０６との間でキャパシタを構成したことを特徴とするものである。他の構造としては実施の形態８の電気機械メモリ素子と同様である。
【００９５】
この構造は、シリコン基板上に下部電極１０７を構成する導電層を形成することなく、直接メモリセルを構成する絶縁膜１０５を、形成することによって得ることができる。
この構造によれば、実施の形態８と同様、基板の裏面を接地すればよく、構造がさらに簡単となる。また、キャパシタ全体の高さが、実施の形態８の構造に比べ、さらに下部電極の分だけ低くなるため、さらなる表面の平坦化をはかることができ、後続工程におけるパターニングが容易となるため、さらなる微細化が可能となる。
【００９６】
（実施の形態１０）
図１８は、本発明の実施の形態１０における電気機械メモリ素子の構成を示す断面図である。図１８に示す電気機械メモリ素子９０１では、図２に示した実施の形態１の電気機械メモリ素子の可動電極１０４に対して所定の間隔を隔てて、浮遊電極１０６Ｕが位置するように、表面に下部電極１０７Ｕと、絶縁体からなるメモリセル１０５Ｕと浮遊電極１０６Ｕとを積層した上部基板１１０Ｕを配置し、メモリセルの静電容量の大容量化をはかる。
【００９７】
この構造では、データの書き込みに際し、まず、上側のワード線１０３Ｕはビット線１０２と同電位にしておき、下側のワード線１０３との間で静電力が働くようにして、可動電極を下側に変位させ、メモリセル１０５に電荷を蓄積する。続いて、下側のワード線１０３をビット線１０２と同電位にし、上側のワード線１０３Ｕに電圧を印加し、ビット線１０２に接続された可動電極１０４と上側のワード線１０３Ｕとの間で静電力が働くようにして、可動電極を上側に変位させ、メモリセル１０５Ｕに電荷を蓄積する。
このようにして、上下のメモリセルに電荷を蓄積することにより、２倍の電荷を蓄積することができる。
なお、本実施の形態１０においては、可動電極１つ、メモリセル２つの場合を示したが、１つの電気機械メモリ素子において、複数の可動電極、複数のメモリセルを形成することが可能である。
【００９８】
（実施の形態１１）
図１９は、本発明の実施の形態１１における電気機械メモリ素子の構成を示す断面図である。図１９に示す電気機械メモリ素子１１０１では、図１８に示した実施の形態１０の電気機械メモリ素子と同様可動電極１０４を共用する点では同様であるが、上部基板１１０Ｕにもビット線１０２Ｕを形成し、１つの可動電極１０４に対し、２つのメモリセル１０５、メモリセル１０５Ｕを有した１スイッチ２メモリセル型となっている。
【００９９】
この構造では、電気機械メモリの記憶容量の大容量化を図ることができる。
なお、本実施の形態１１においては、可動電極１つ、メモリセル２つの場合を示したが、１つの電気機械メモリ素子において、複数の可動電極、複数のメモリセルを形成することが可能であり、電気機械メモリの大容量化を図ることができる。例えば、１スイッチ４メモリセル（１Ｓ４Ｃ）型などである。
【０１００】
（実施の形態１２）
図２０は、本発明の実施の形態１２における電気機械メモリ素子の構成を示す上面説明図である。図２０に示す電気機械メモリ素子１１０２では、図８に上面説明図を示した実施の形態３の電気機械メモリ素子と浮遊電極１０６、メモリセル１０５、ワード線１０３の積層構造のサイズが違う点を除き同様である。
【０１０１】
図８に示した実施の形態３では、ワード線１０３とメモリセル１０５とをほぼ同一幅で構成したのに対し、この構造では、ワード線１０３の幅より、浮遊電極１０６、メモリセル１０５、ワード線１０３の積層構造の幅を大きくしたことを特徴とするもので、この構成によれば、メモリセルの面積を増大することが可能となり、静電容量の大容量化や大出力化を図ることができる。
なお、本実施の形態１２においては、メモリセルの形が四角形の場合を示したが、丸形を含む任意の形状とすることが可能であり、スペースが許す範囲で形成することが可能である。
なお、本実施の形態１２におけるメモリセルの面積を増大する構造は、実施の形態１における図５に上面説明図を示したような浮遊電極１０６、メモリセル１０５、下部電極１０７の積層構造にも適用可能である。
【０１０２】
前記実施の形態２乃至４，８，９，１０，１１、１２の電気機械メモリは、本発明実施の形態５における電気機械メモリ１００の製造方法と同様の製造方法で作製可能である。
【０１０３】
前記実施の形態７の電気機械メモリは、本発明実施の形態６における電気機械メモリの製造方法と同様の製造方法で作製可能である。
【産業上の利用可能性】
【０１０４】
本発明に係る電気機械スイッチは、簡易な構造で不揮発性メモリを実現することが可能となり、従来実現困難であった低消費電力、低コストの高性能電気機械メモリおよびそれを用いた電気機器として有用である。
【図面の簡単な説明】
【０１０５】
【図１】本発明実施の形態１における電気機械メモリの構成を示す斜視図
【図２】（ａ）本発明実施の形態１における電気機械メモリの構成を示す断面図（ｂ）本発明実施の形態１における電気機械メモリの構成を示す回路図
【図３】本発明の実施の形態１における電気機械メモリの制御信号を示す図、（ａ）書き込み時、（ｂ）読み出し時
【図４】本発明の実施の形態１における電気機械メモリの制御信号を示す図
【図５】本発明実施の形態２における電気機械メモリの上面説明図
【図６】（ａ）本発明実施の形態２における電気機械メモリの構成を示す断面図（ｂ）本発明実施の形態２における電気機械メモリの構成を示す回路図
【図７】（ａ）本発明実施の形態３における電気機械メモリの構成を示す断面図（ｂ）本発明実施の形態３における電気機械メモリの構成を示す回路図
【図８】本発明実施の形態３における電気機械メモリの上面説明図
【図９】本発明実施の形態３における電気機械メモリの制御信号を示す図
【図１０】（ａ）本発明の実施の形態３における電気機械メモリの構成を示す断面図、（ｂ）本発明の実施の形態３における電気機械メモリの構成を示す上面説明図
【図１１】（ａ）本発明実施の形態４における電気機械メモリの構成を示す断面図（ｂ）本発明実施の形態４における電気機械メモリの構成を示す回路図
【図１２】本発明実施の形態５における電気機械スイッチの製造工程を段階的に説明する断面図
【図１３】本発明実施の形態６における電気機械メモリの構成を示す断面図
【図１４】本発明実施の形態６における電気機械メモリの製造工程を示す断面図
【図１５】本発明実施の形態７における電気機械メモリの構成を示す断面図
【図１６】本発明実施の形態８における電気機械メモリの構成を示す断面図
【図１７】本発明実施の形態９における電気機械メモリの構成を示す断面図
【図１８】本発明実施の形態１０における電気機械メモリの構成を示す断面図
【図１９】本発明実施の形態１１における電気機械メモリの構成を示す断面図
【図２０】本発明実施の形態１２における電気機械メモリの構成を示す上面説明図
【符号の説明】
【０１０６】
１００  電気機械メモリ
１０１、２０１、３０１、４０１、５０１、６０１、７０１、８０１、９０１、１１０１、１１０２、１２０１  電気機械メモリ素子
１０２  ビット線
１０３、１０３ａ、１０３ｂ  ワード線
１０４  可動電極
１０５、１０５ａ、１０５ｂ  メモリセル
１０６、１０６ａ、１０６ｂ  浮遊電極（第１の電極）
１０７  下部電極（第２の電極）
１０８  ポスト部
１０９  絶縁膜
２０９  絶縁膜
１１０  基板
１１１  犠牲層 
【図１】
2007036201.tif 000003
【図２】
2007036201.tif 000004
【図３】
2007036201.tif 000005
【図４】
2007036201.tif 000006
【図５】
2007036201.tif 000007
【図６】
2007036201.tif 000008
【図７】
2007036201.tif 000009
【図８】
2007036201.tif 000010
【図９】
2007036201.tif 000011
【図１０】
2007036201.tif 000012
【図１１】
2007036201.tif 000013
【図１２】
2007036201.tif 000014
【図１３】
2007036201.tif 000015
【図１４】
2007036201.tif 000016
【図１５】
2007036201.tif 000017
【図１６】
2007036201.tif 000018
【図１７】
2007036201.tif 000019
【図１８】
2007036201.tif 000020
【図１９】
2007036201.tif 000021
【図２０】
2007036201.tif 000022