(57)【要約】      （修正有）【課題】光受信回路に用いる可変利得型の増幅器に関し、利得を切り替えた場合でも過剰ピーキングのない平坦な周波数特性を得ることができるようにする。【解決手段】増幅信号Ｓが出力されるエミッタ接地回路１Ａの出力端子ＯＵＴａに電流源回路３を接続して、エミッタ接地回路１Ａの入力段トランジスタへ供給されるバイアス電流を電流源回路３へ分流し、この際、利得切替回路２０で選択された増幅回路１０Ａの利得に応じて分流する電流の大きさを調整する。【選択図】  図１
2007036329.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅し増幅信号として出力するエミッタ接地回路と、このエミッタ接地回路からの前記増幅信号を電力増幅し出力信号として出力するエミッタフォロワ回路とを有する並列帰還型の増幅回路であって、
前記増幅信号が出力される前記エミッタ接地回路の出力端子に接続されて、電流量が調整可能な電流源回路を備えることを特徴とする増幅回路。
【請求項２】
請求項１に記載の増幅回路において、
前記エミッタ接地回路の負荷抵抗が能動抵抗素子からなることを特徴とする増幅回路。
【請求項３】
請求項１に記載の増幅回路において、
前記電流源回路は、当該増幅回路の利得に応じた電流を前記エミッタ接地回路の出力端子から分流することを特徴とする増幅回路。
【請求項４】
請求項１〜請求項３のいずれかに記載の増幅回路において、
前記エミッタ接地回路に代えて、ソース接地回路を備えることを特徴とする増幅回路。
【請求項５】
請求項１〜請求項４のいずれかに記載の増幅回路において、
前記エミッタフォロワ回路に代えて、ソースフォロワ回路を備えることを特徴とする増幅回路。
【請求項６】
入力電流を電圧変換して信号増幅を行い前記入力電流に応じて変化する出力電圧を出力する増幅回路と、前記出力電圧の大きさに応じて前記増幅回路の利得を切り替える利得切替判断回路とを有するトランスインピーダンスアンプであって、
前記増幅回路として、請求項１〜請求項３のいずれかに記載した増幅回路を備えることを特徴とするトランスインピーダンスアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変利得型の増幅回路に関し、特に光受信回路において、受光素子が光電気変換した電流信号を受信し電圧信号に変換増幅するトランスインピーダンスアンプで用いられる増幅回路に関する。
【背景技術】
【０００２】
高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク（以下、ＰＯＮという：Passive Optical Network）システム等の光伝送回路では、光信号を電気信号に変換する光受信回路において、トランスインピーダンスアンプを用いる。
トランスインピーダンスアンプは、受信した光信号を受光素子により光電気変換して得られた入力電流Ｉｉｎを入力とし、帰還抵抗の値に比例するトランスインピーダンス利得によって、出力電圧Ｖｏｕｔに変換して出力するものである。
【０００３】
この種のトランスインピーダンスアンプでは、入力電流Ｉｉｎが大きくなると出力電圧Ｖｏｕｔの振幅が飽和し波形歪が生じる。
したがって、従来のトランスインピーダンスアンプは、高感度と広ダイナミックレンジ特性を両立させるために、入力電流Ｉｉｎが大きくなった場合に帰還抵抗の値を小さくしてトランスインピーダンス利得を下げることで、大電流入力時も歪の少ない出力電圧Ｖｏｕｔを得るようにしている。
【０００４】
図１４に、利得切替回路により複数の帰還抵抗を切替接続するよう構成した従来のトランスインピーダンスアンプ４００の基本構成を示す（例えば、特許文献１など参照）。このトランスインピーダンスアンプ４００は、トランスインピーダンスアンプコア回路４１０と、利得切替判断回路４２０とを備えている。トランスインピーダンスアンプコア回路４１０は、増幅回路４１１と利得切替回路４１２とを有し、受光素子１００から出力された入力電流Ｉｉｎを電圧変換して信号増幅を行う。利得切替判断回路４２０は、トランスインピーダンスアンプコア回路４１０からの出力電圧Ｖｏｕｔに応じて利得切替回路４１２での利得切り替えを制御する。
【０００５】
このトランスインピーダンスアンプ４００は、スイッチが直列接続された複数の帰還抵抗で利得切替回路４１２を構成し、増幅回路４１１からの出力電圧Ｖｏｕｔの直流レベルを利得切替判断回路４２０によりモニタして得た利得切替信号ＳＥＬによって、利得切替回路４１２のスイッチをオン／オフして帰還抵抗の値を切り替えている。
【０００６】
従来、このようなトランスインピーダンスアンプのトランスインピーダンスコアアンプ回路で、可変利得型の増幅回路として、図１５に示すような増幅回路が用いられる。
この増幅回路１０は、入力端子ＩＮから入力される入力電流Ｉｉｎを所定の増幅率（電流利得）で増幅し増幅信号Ｓとして出力するエミッタ接地回路１と、このエミッタ接地回路１からの増幅信号Ｓを電力増幅して低インピーダンスで出力端子ＯＵＴから出力するエミッタフォロワ回路２とから構成されている。
【０００７】
また、利得切替回路２０が、増幅回路１０の入力端子ＩＮと出力端子ＯＵＴの間に帰還抵抗Ｒとして接続されている。
前述したトランスインピーダンスアンプ４００では、この帰還抵抗Ｒが切り替えられることにより、増幅回路１０のフィードバック電流の量が変化し、結果として増幅回路１０の利得が切り替えられる。
【０００８】
【特許文献１】特許第３２５９７０７号（特開２０００−２５２７７４）公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、このような従来技術では、エミッタ接地回路の入力段トランジスタが有する帰還容量に起因して、入力電流Ｉｉｎの周波数が高くなるとコレクタ側からベース側への漏れ電流が大きくなり増幅率が低下するとともに、この増幅率の低下は利得切替回路で選択される利得の大小に応じて変化するため、いずれの利得でも平坦な周波数特性を得ることが難しいという問題点があった。
【００１０】
例えば、利得大が選択された場合に最適化するため高周波領域での増幅率が持ち上がるように、予めエミッタ接地回路の入力段トランジスタへのバイアス電流（直流コレクタ電流）を決定する負荷抵抗値などを回路設計し、周波数特性として図１６に示すような平坦な特性６００が得られたとする。ここで利得を利得小に切り替えた場合、高周波領域での増幅率の低下分が減少するため、元々高周波領域での増幅率に顕著な低下が見られない利得小では、結果として高周波領域で利得が大きくなる過剰ピーキングが発生する。したがって、その周波数特性は平坦な特性６０１とはならず、上記過剰ピーキングを含む特性６０２となる。
【００１１】
これにより、利得小の場合に高周波数領域で利得が所望以上に大きくなり、その出力電圧の波形にオーバーシュートやアンダーシュートを引き起こして波形品質が劣化する。このため、このような増幅回路をトランスインピーダンスアンプのトランスインピーダンスコアアンプ回路に用いた場合、データの受信エラーを引き起こす原因となる。
本発明はこのような課題を解決するためのものであり、利得を切り替えた場合でも過剰ピーキングのない平坦な周波数特性を得ることができる増幅回路およびトランスインピーダンスアンプを提供することを目的としている。
【課題を解決するための手段】
【００１２】
このような目的を達成するために、本発明にかかる増幅回路は、入力信号を増幅し増幅信号として出力するエミッタ接地回路と、このエミッタ接地回路からの増幅信号を電力増幅し出力信号として出力するエミッタフォロワ回路とを有する並列帰還型の増幅回路であって、増幅信号が出力されるエミッタ接地回路の出力端子に接続されて、電流量が調整可能な電流源回路を備えている。
【００１３】
この際、エミッタ接地回路の負荷抵抗として能動抵抗素子を用いてもよい。
【００１４】
また、電流源回路で、当該増幅回路の利得に応じた電流をエミッタ接地回路の出力端子から分流するようにしてもよい。
【００１５】
また、エミッタ接地回路に代えて、ソース接地回路を用いてもよく、エミッタフォロワ回路に代えて、ソースフォロワ回路を用いてもよい。
【００１６】
また、本発明にかかるトランスインピーダンスアンプは、入力電流を電圧変換して信号増幅を行い入力電流に応じて変化する出力電圧を出力する増幅回路と、出力電圧の大きさに応じて増幅回路の利得を切り替える利得切替判断回路とを有するトランスインピーダンスアンプであって、増幅回路として、前述したいずれかの増幅回路を備えている。
【発明の効果】
【００１７】
本発明によれば、エミッタ接地回路の出力端子に、電流量が調整可能な電流源回路を接続したので、エミッタ接地回路の入力段増幅用能動素子へ供給されるバイアス電流から、任意の電流量を電流源回路へ分流することができる。
したがって、電流源回路への分流により、エミッタ接地回路の入力段増幅用能動素子へ供給されるバイアス電流を、例えば増幅回路の利得に応じて調整することができ、増幅回路において利得が大きく切り替えられる場合でも、任意の利得において高周波領域での過剰ピーキングが抑制された平坦な周波数特性を得ることができる。
【００１８】
例えば、増幅回路において、利得大が選択された状態で増幅回路の周波数特性が高周波領域での増幅率が持ち上がるよう回路設計が行われている場合、エミッタ接地回路の入力段増幅用能動素子へ供給されるバイアス電流として、利得小の場合にバイアス電流を小さくし、利得が大きくなるにつれてバイアス電流を大きくするよう電流源回路の電流量を制御する。
これにより、例えば利得小が選択されている状態では、エミッタ接地回路の入力段増幅用能動素子へのバイアス電流が削減されるため、入力段増幅用能動素子の遮断周波数が低下してその高周波領域の増幅率が低減し、結果として高周波領域での過剰ピーキングが抑制された平坦な周波数特性が得られる。
【００１９】
また、本発明によれば、エミッタ接地回路の入力段増幅用能動素子から見たインピーダンスは、負荷抵抗と電流源回路のインピーダンスの並列接続となるため、等価的に入力段増幅用能動素子の交流抵抗Ｒｄｓが小さくなり、高周波領域での過剰ピーキングを相乗的に抑制できる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態にかかる増幅回路について説明する。図１は、本発明の第１の実施の形態にかかる増幅回路の構成を示すブロック図であり、前述の図１５と同じまたは同等部分には同一符号を付してある。
【００２１】
この増幅回路１０Ａは、入力端子ＩＮから入力される入力電流Ｉｉｎを所定の増幅率（電流利得）で増幅し増幅信号Ｓとして出力するエミッタ接地回路１Ａと、このエミッタ接地回路１Ａからの増幅信号Ｓを電力増幅して低インピーダンスで出力端子ＯＵＴから出力するエミッタフォロワ回路２とから構成されている。
また、利得切替回路２０が、増幅回路１０Ａの入力端子ＩＮと出力端子ＯＵＴの間に帰還抵抗Ｒとして接続されており、この帰還抵抗Ｒが切り替えられることにより、増幅回路１０Ａのフィードバック信号の大きさが変化し、結果として増幅回路１０Ａの利得が切り替えられる。
【００２２】
本実施の形態は、増幅信号Ｓが出力されるエミッタ接地回路１Ａの出力端子ＯＵＴａに電流源回路３を接続して、エミッタ接地回路１Ａの入力段トランジスタへ供給されるバイアス電流（直流コレクタ電流）を電流源回路３へ分流し、この際、利得切替回路２０で選択された増幅回路１０Ａの利得に応じて分流する電流の大きさを調整するようにしたものである。
【００２３】
以下、本実施の形態にかかる増幅回路１０Ａについて詳細に説明する。
エミッタ接地回路１Ａには、入力段トランジスタ（入力段増幅用能動素子）Ｑａ、負荷抵抗ＲＬ、抵抗ＲＥ、および電流源回路３が設けられている。
トランジスタＱａは、ＮＰＮトランジスタからなり、ベース端子はエミッタ接地回路１Ａの入力端子ＩＮａに接続され、コレクタ端子は負荷抵抗ＲＬを介して電源電位Ｖｃｃに接続され、エミッタ端子は抵抗ＲＥを介して接地電位ＧＮＤに接続されている。トランジスタＱａのコレクタ端子はエミッタ接地回路１Ａの出力端子ＯＵＴａに接続されており、トランジスタＱａで増幅された増幅信号Ｓが出力端子ＯＵＴａからエミッタフォロワ回路２の入力端子ＩＮｂへ出力される。
【００２４】
エミッタフォロワ回路２には、出力段トランジスタＱｂと定電流源Ｉｅが設けられている。
トランジスタＱｂは、ＮＰＮトランジスタからなり、ベース端子はエミッタフォロワ回路２の入力端子ＩＮｂに接続され、コレクタ端子は電源電位Ｖｃｃに接続され、エミッタ端子はエミッタフォロワ回路２の出力端子ＯＵＴｂを介して増幅回路１０Ａの出力端子ＯＵＴに接続されている。定電流源Ｉｅの入力端子はトランジスタＱｂのエミッタ端子に接続され、定電流源Ｉｅの出力端子は接地電位ＧＮＤに接続されている。
【００２５】
電流源回路３は、利得切替回路２０で選択された利得に応じた制御電流Ｉｔを接地電位ＧＮＤへ出力する電流源からなり、トランジスタＱａのコレクタ端子と接地電位ＧＮＤとの間に接続されている。
これにより、電源電位Ｖｃｃから負荷抵抗ＲＬを介して供給された直流電流が、トランジスタＱａのコレクタ端子へのバイアス電流Ｉｂｓと電流源回路３の制御電流Ｉｔに分流され、結果として利得切替回路２０で選択された利得に応じてバイアス電流Ｉｂｓが制御される。
【００２６】
増幅回路１０Ａにおいて、利得切替回路２０により利得大が選択された状態で、増幅回路１０Ａの周波数特性が高周波領域での増幅率が持ち上がるよう回路設計が行われている場合、エミッタ接地回路１Ａの入力段トランジスタでコレクタ側からベース側へ漏れる高周波領域での漏れ電流は、利得大に比べて利得小が選択されている方が大きくなる。
【００２７】
この際、電流源回路３は、エミッタ接地回路１Ａの入力段トランジスタＱａへ供給されるバイアス電流Ｉｂｓとして、図２に示すように、利得小の場合にバイアス電流Ｉｂｓを小さくし、利得が大きくなるにつれてバイアス電流Ｉｂｓを大きくするよう制御電流Ｉｔを制御する。
これにより、例えば利得小が選択されている状態では、エミッタ接地回路１Ａの入力段トランジスタＱａへのバイアス電流Ｉｂｓが削減されるため、トランジスタＱａの遮断周波数が低下してトランジスタＱａにおける高周波領域の増幅率が低減し、図１６に示したように、結果として高周波領域での過剰ピーキングが抑制された平坦な周波数特性６０１が得られる。
【００２８】
このように、本実施の形態は、エミッタ接地回路１Ａに電流源回路３を設け、利得切替回路２０で選択された増幅回路１０Ａの利得に応じて制御するようにしたので、エミッタ接地回路１Ａの入力段トランジスタＱａへ供給されるバイアス電流を増幅回路１０Ａの利得に応じて調整することができる。
これにより、増幅回路において利得が大きく切り替えられる場合でも、任意の利得において高周波領域での過剰ピーキングが抑制された平坦な周波数特性を得ることができる。
【００２９】
また、本実施の形態によれば、トランジスタＱａのコレクタ端子から見たインピーダンスは、負荷抵抗ＲＬと電流源回路３のインピーダンスの並列接続となるため、等価的にトランジスタＱａの交流抵抗Ｒｄｓが小さくなり、高周波領域での過剰ピーキングを相乗的に抑制できる。
【００３０】
なお、制御電流Ｉｔおよびバイアス電流Ｉｂｓについては、図２のように利得の変化に対して滑らかに制御してもよく、図３に示すように、利得切替回路２０で選択される利得に応じて段階的に切替制御してもよい。高周波領域で発生する過剰ピーキングと所望の周波数特性に合わせて制御電流Ｉｔを制御すればよい。
【００３１】
また、電流源回路３の具体的構成としては、例えば図４に示すように、ＭＯＳトランジスタＭＮｔを用いてもよい。
この電流源回路３ＡのトランジスタＭＮｔは、Ｎ型のＭＯＳトランジスタからなり、ドレイン端子がトランジスタＱａのコレクタ端子に接続され、ソース端子が接地電位ＧＮＤに接続され、ゲート端子に制御電圧Ｖｔが印加されている。
【００３２】
この場合、トランジスタＭＮｔがＮ型であることから、図２の制御電流Ｉｔと同様に、利得小の場合に制御電圧Ｖｔを大きくし、利得が大きくなるにつれて制御電圧Ｖｔを小さくするようを制御すればよい。これにより、ＭＯＳトランジスタという極めて簡素な回路素子を追加するだけで、高周波領域での過剰ピーキングが抑制された平坦な周波数特性を得ることができる。
【００３３】
また、本実施の形態では、制御電圧Ｖｔを増幅回路の利得に応じて制御する場合を例として説明したが、利得とは別個に入力信号の大きさに応じて制御電圧Ｖｔを制御してもよい。例えば、増幅回路１０Ａの出力信号の直流電位（平均値）が入力信号電力に応じて変化するのを利用して、その直流電位に応じて制御電圧Ｖｔを制御してもよい。これにより、利得の切り替えとは別個の任意の特性でトランジスタＱａへのバイアス電流を制御でき、高周波領域での過剰ピーキングが抑制された平坦な周波数特性を得ることができる。
なお、電流源回路３については、前述したような可変電流源であればよく、他の公知の技術を用いて実現してもよい。
【００３４】
［第２の実施の形態］
次に、図５を参照して、本発明の第２の実施の形態にかかる増幅回路について説明する。図５は、本発明の第２の実施の形態にかかる増幅回路で用いられる負荷抵抗の構成例である。
前述した第１の実施の形態では、エミッタ接地回路１Ａの入力段トランジスタＱａに接続されている負荷抵抗ＲＬとして固定抵抗素子を用いた場合を例として説明した。本実施の形態は、負荷抵抗ＲＬとして能動抵抗素子を用いる場合について説明する。なお、本発明の第２の実施の形態にかかる増幅回路の他の構成については、前述した第１の実施の形態と同様であり、ここでの詳細な説明は省略する。
【００３５】
本実施の形態において、負荷抵抗ＲＬは、図５に示すように、ＮＭＯＳトランジスタＭＮｆからなり、ドレイン端子が電源電位Ｖｃｃに接続され、ソース端子がトランジスタＱａのコレクタ端子に接続され、ゲート端子に固定電位Ｖｆが印加されている。
【００３６】
一般的には、エミッタ接地回路において増幅率を大きくしたい場合、負荷抵抗を大きくすればよい。しかし、負荷抵抗を大きくした場合、その負荷抵抗での電圧降下量が大きくなってエミッタ接地回路１Ａの入力段トランジスタＱａのコレクタ電位が低下するため、そのコレクタ−エミッタ間電圧も小さくなる。このため、トランジスタＱａのバイアス電流が減少し、高周波特性が劣化するとともに、振幅の大きな信号が入力された大信号動作時に出力波形歪みが生じる。
【００３７】
本実施の形態では、負荷抵抗として固定抵抗素子に代えて能動抵抗素子を用いたので、負荷抵抗ＲＬのインピーダンス（交流抵抗成分）を大きく保ったままその直流抵抗成分を低減でき、トランジスタＱａのコレクタ−エミッタ間電圧を大きくすることができる。これにより、エミッタ接地回路１Ａの高周波特性が向上するとともに、大信号動作時における出力波形歪みを低減できる。
また、トランジスタＱａのコレクタ端子から見た負荷抵抗ＲＬのインピーダンスは、ＭＯＳトランジスタＭＮｆすなわち定電流源の出力インピーダンスとなるため、簡素な回路構成で大きな増幅率が得られるとともに、広帯域化が得られる。
【００３８】
なお、本実施の形態では、能動抵抗素子として、ＮＭＯＳトランジスタＭＮｆを用いた場合を例として説明したが、これに限定されるものではなく、ＰＭＯＳトランジスタで実現してもよい。また、他の公知技術、例えばＮＰＮトランジスタやＰＮＰトランジスタとダイオードを組み合わせて能動抵抗素子を実現してもよい。
【００３９】
［第３の実施の形態］
次に、図６〜図９を参照して、本発明の第３の実施の形態にかかるトランスインピーダンスアンプについて説明する。図６は、一般的なＰＯＮシステムの構成例である。図７は、一般的なＰＯＮシステムの上りデータとして送信されるパケットの構成例である。図８は、一般的なＰＯＮシステムの下りデータとして送信されるパケットの構成例である。図９は、本発明の第３の実施の形態にかかるトランスインピーダンスアンプの構成を示すブロック図である。
【００４０】
通常、高速データ伝送を可能とする光伝送システム、特にＰＯＮシステムにおいては、高感度で広入力ダイナミックレンジ、かつバースト応答性が要求される。図６にＰＯＮシステムの構成を示す。このＰＯＮシステムは、１台の局側装置（ＯＬＴ：Optical Line Terminal）５０１と複数台の宅側装置（ＯＮＵ：Optical Network Unit）５１１〜５１ｎとからなり、光カプラ５０２などのパッシブデバイスと光ファイバ５０３を介して接続されている。
【００４１】
この際、各宅側装置５１１〜５１ｎから局側装置５０１への上り（ＯＮＵからＯＬＴへ）のデータすなわちパケット５２１〜５２ｎは、それぞれの経路の違いにより、局側装置５０１への到達時の光パワーが異なってくる。このため、局側装置５０１の光受信回路で用いられるトランスインピーダンスアンプ（ＴＩＡ：TransImpedance Amp）には広いダイナミックレンジが要求される。
【００４２】
図６のＰＯＮシステムでは、ある宅側装置がパケットを送出している間（パケット期間）は、他の宅側装置はパケットを送出できないので、伝送効率を高めるには、パケット間の時間を短くする必要がある。したがって、図７に示すように、パケット５２０の先頭には、プリアンブル５２ｘと呼ばれる特定ビットが用意され、局側装置５０１でパケットの同期に使用される。
【００４３】
前述したように、局側装置５０１への到達時の光パワーの差Ｐｄに起因して、各パケット５２０の信号振幅はパケットごとに異なっている。また、伝送効率を高めるためには、短いプリアンブル５２ｘでパケットを同期させて後続のペイロード５２ｙを受信しなければならず、短いプリアンブル５２ｘで、瞬時に利得を切り替えることができる光受信回路が必要となる。このため、光受信回路には、瞬時応答が可能で、広ダイナミックレンジを有するトランスインピーダンスアンプが要求される。
【００４４】
一方、局側装置５０１から各宅側装置５１１〜５１ｎへの下り（ＯＬＴからＯＮＵへ）のデータすなわちパケット５３１〜５３ｎは、図８に示すように、伝送効率を高めるためにそれぞれ所定の時間位置に設けられたペイロード５３ｙにそれぞれ連続して格納されて、プリアンブルやパケット間隔のないストリームとして宅側装置５０１から送出され、光カプラ５０２で各宅側装置５１１〜５１ｎへ分配される。
【００４５】
この際、前述した上りデータと同様に、各宅側装置５１１〜５１ｎまでの経路の違いにより、宅側装置５１１〜５１ｎへの到着時の光パワーが異なってくる。このため、設置状況に応じた経路の違いに対応するためには、局側装置５０１と同様に宅側装置５１１〜５１ｎの光受信回路で用いられるトランスインピーダンスアンプにも広いダイナミックレンジが要求される。
【００４６】
本実施の形態にかかるトランスインピーダンスアンプ２００は、図９に示すように、トランスインピーダンスアンプ２００は、主な回路構成として、第１のトランスインピーダンスアンプコア回路２１０、第２のトランスインピーダンスアンプコア回路２２０、中間段バッファ回路２３０、出力バッファ回路２４０、および利得切替判断回路２５０を備えている。
【００４７】
第１のトランスインピーダンスアンプコア回路２１０は、入力端子が受光素子１００の出力端子に接続されて、受光素子１００から出力された入力電流Ｉｉｎを電圧変換して信号増幅を行い、入力電流Ｉｉｎに応じて変化する出力電圧Ｖ１を出力端子から出力する増幅回路２１１と、この増幅回路２１１の入力端子と出力端子との間に接続されて、利得切替判断回路２５０からの利得切替信号ＳＥＬに応じて増幅回路２１１のトランスインピーダンス利得を切り替える利得切替回路２１２とを有している。
【００４８】
第２のトランスインピーダンスアンプコア回路２２０は、第１のトランスインピーダンスアンプコア回路２１０の増幅回路２１１と同様であるものの入力端子が開放されており、出力電圧Ｖ１の参照電圧として入力電流Ｉｉｎに応じて変化しない一定の出力電圧Ｖ２を出力端子から出力する増幅回路２２１と、第１のトランスインピーダンスアンプコア回路２１０の利得切替回路２１２と同様の利得切替回路２２２を有している。
これら増幅回路２１１，２２１として、前述の第１または第２の実施の形態で説明した増幅回路１０Ａが用いられる。また、制御電圧Ｖｔとして利得切替信号ＳＥＬを用いてもよく、利得切替信号ＳＥＬを任意に信号処理して用いてもよい。
【００４９】
中間段バッファ回路２３０は、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の出力端子が差動入力端子に接続されて、この差動入力端子に入力された出力電圧Ｖ１，Ｖ２を差動増幅し（例えば、利得＝１）、出力電圧Ｖ３（非反転出力）および出力電圧Ｖ４（反転出力）からなる差動出力信号として差動出力端子から出力するバッファ回路である。
出力バッファ回路２４０は、中間段バッファ回路２３０の差動出力端子が差動入力端子に接続されて、この差動入力端子に入力された出力電圧Ｖ３，Ｖ４を差動増幅し（例えば、利得＝１）、出力電圧Ｖｏｕｔｐ（非反転出力）およびＶｏｕｔｎ（反転出力）を、トランスインピーダンスアンプ２００の出力電圧Ｖｏｕｔとして出力するバッファ回路である。
【００５０】
利得切替判断回路２５０は、中間段バッファ回路２３０の出力電圧Ｖ３，Ｖ４からなる比較入力電圧Ｖｃ（＝Ｖ４−Ｖ３）を入力として、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得切替回路２１２，２２２へ利得切替信号ＳＥＬを出力することにより、受光素子１００からの入力電流Ｉｉｎに応じて第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得を切り替える判断回路である。
【００５１】
［第３の実施の形態の動作］
次に、図１０〜図１３を参照して、本発明の第３の実施の形態にかかるトランスインピーダンスアンプの動作について説明する。図１０は、本発明の第３の実施の形態にかかるトランスインピーダンスアンプの各部における信号波形例である。図１１は、本発明の第３の実施の形態にかかるトランスインピーダンスアンプで用いられる利得切替コンパレータのヒステリシス特性例である。図１２は、利得切替コンパレータおよびデータ検出コンパレータの動作特性例である。図１３は、本発明の第３の実施の形態にかかるトランスインピーダンスアンプの動作例を示すタイミングチャート図である。
【００５２】
まず、図１０を参照して、第１のトランスインピーダンスアンプコア回路２１０、第２のトランスインピーダンスアンプコア回路２２０、中間段バッファ回路２３０、および出力バッファ回路２４０の動作について説明する。
光ファイバを介して局側装置（ＯＬＴ）から送信された光信号は、光カプラで分配されて宅側装置（ＯＮＵ）に到達し、その光受信回路の受光素子１００により光電気変換され、入力電流Ｉｉｎとしてトランスインピーダンスアンプ２００へ入力される。
【００５３】
トランスインピーダンスアンプ２００の第１のトランスインピーダンスアンプコア回路２１０は、入力された入力電流Ｉｉｎを増幅回路２１１で電圧変換して信号増幅を行い、この入力電流Ｉｉｎに応じて変化する出力電圧Ｖ１を出力する。
一方、第２のトランスインピーダンスアンプコア回路２２０は、常時、出力電圧Ｖ１の参照電圧として入力電流Ｉｉｎに応じて変化しない一定の出力電圧Ｖ２を出力している。
【００５４】
中間段バッファ回路２３０には、これら第１のトランスインピーダンスアンプコア回路２１０の出力電圧Ｖ１と、第２のトランスインピーダンスアンプコア回路２２０の出力電圧Ｖ２が入力され、入力電流Ｉｉｎが大きくなると出力電圧Ｖ３，Ｖ４との間の電位差（Ｖ４−Ｖ３）が大きくなるような差動出力信号が得られる。これら出力電圧Ｖ３，Ｖ４は、所定の中心電位Ｖ０を中心として上下に対称な振幅を持つ信号波形となる。
中間段バッファ回路２３０の差動出力信号は、出力バッファ回路２４０に入力され、出力電圧Ｖｏｕｔｐ（非反転出力）およびＶｏｕｔｎ（反転出力）からなるトランスインピーダンスアンプ２００の出力電圧Ｖｏｕｔとして出力される。
【００５５】
次に、図１１〜図１３を参照して、利得切替判断回路２５０の動作について説明する。
中間段バッファ回路２３０の差動出力信号は、比較入力電圧Ｖｃとして利得切替判断回路２５０へ供給され、利得切替判断回路２５０の利得切替コンパレータ２５１およびデータ検出コンパレータ２５２へ入力される。
【００５６】
図１１に示すように、利得切替コンパレータ２５１は、比較入力電圧Ｖｃの増大を検出する電圧検出レベルＶｈ１と、常に比較入力電圧Ｖｃより低い電圧検出レベルＶｈ２とからなるヒステリシス特性を有している。ヒステリシスコンパレータの立ち上がり動作や立ち下がり動作が行われる時点における差動入力端子の入力電圧すなわち比較入力電圧を電圧検出レベルという。
【００５７】
トランスインピーダンスアンプ２００の構成では、常に、受光素子１００から入力電流Ｉｉｎが入力されるため、出力電圧Ｖ２＞出力電圧Ｖ１となり、比較入力電圧Ｖｃ（＝Ｖ４−Ｖ３）＞０である。したがって、図１２に示すように、入力電流Ｉｉｎが増加して電流Ｉ１を超えて比較入力電圧Ｖｃが電圧検出レベルＶｈ１を超えた時点で、利得切替コンパレータ２５１からの出力すなわち利得切替信号ＳＥＬの論理が反転する。
【００５８】
この際、利得切替コンパレータ２５１では、一旦利得が反転した場合、そのヒステリシス特性の立ち下がり動作まで比較入力電圧Ｖｃが変化しない限り、出力論理はリセットされない。本実施の形態では、比較入力電圧Ｖｃ＞０であり、立ち下がり動作を行う電圧検出レベルＶｈ２が常に比較入力電圧Ｖｃより低く設定してあるため、結果として一旦反転した場合には、その論理が保持される。
【００５９】
本実施の形態では、パケットを受信する前に、利得切替信号ＳＥＬの論理を「利得大」に初期化しておき、利得切替コンパレータ２５１のヒステリシス特性における立ち上がり動作に応じて、利得切替信号ＳＥＬの論理を「利得大」（第１の利得）から「利得小」（第２の利得）へ切り替えている。
これにより、利得切り替えが行われる電流Ｉ１付近で入力電流Ｉｉｎが変動しても、利得切替コンパレータ２５１の比較動作は安定するため、トランスインピーダンスアンプコア回路２１０，２２０の利得を安定させることができ、振幅変動の小さい出力信号Ｖｏｕｔが得られる。
【００６０】
したがって、図１３に示すように、パケットの受信が開始されて入力電流Ｉｉｎが増加し、時刻Ｔ１において比較入力電圧Ｖｃが電圧検出レベルＶｈ１へ到達した場合、利得切替コンパレータ２５１からの利得切替信号ＳＥＬが「利得大」から「利得小」へ反転する。これにより、第１および第２のトランスインピーダンスアンプコア回路２１０，２２０の利得が小さくなる。
【００６１】
その後、利得切り替えが行われる電流Ｉ１付近で入力電流Ｉｉｎが変動しても、利得切替コンパレータ２５１の比較動作は安定するため、トランスインピーダンスアンプコア回路２１０，２２０の利得を安定させることができ、振幅変動の小さい出力信号Ｖｏｕｔが得られる。
【００６２】
このように、本実施の形態では、トランスインピーダンスアンプコア回路２１０，２２０の増幅回路２１１，２２１として、前述の第１または第２の実施の形態で説明した増幅回路１０Ａを用いるようにしたので、受光素子１００からの入力電流Ｉｉｎの大きさに応じて利得を切り替えた場合でも過剰ピーキングのない平坦な周波数特性を得ることができ、広入力ダイナミックレンジが要求されるようなＰＯＮシステムなどの光伝送システムにおいて、良好な通信品質が得られる。
【００６３】
［実施の形態の拡張］
以上で説明した各実施の形態で用いたエミッタ接地回路１Ａについては、図１の構成に限定されるものではなく、他の回路構成であってもよい。例えば、エミッタ接地回路１Ａの入力段トランジスタＱａとしてＮＰＮトランジスタに代えてＰＮＰトランジスタでもよい。なお、図１７に示すように、入力段トランジスタＱａとしてＮＰＮトランジスタに代えてＮＭＯＳトランジスタを用いてもよく、この場合、エミッタ接地回路１Ａではなくソース接地回路１ＡＳとなる。もちろんＮＭＯＳトランジスタに代えてＰＭＯＳトランジスタを用いてもよい。
【００６４】
また、同様に、エミッタフォロワ回路２についても、図１の構成に限定されるものではなく、プッシュプル型など他の回路構成であってもよい。
例えば、図１のエミッタフォロワ回路２のうち、トランジスタＱｂと電流源Ｉｅとの間にＰＮＰトランジスタＱｃを設け、このトランジスタＱｃのエミッタ端子をトランジスタＱｂのエミッタ端子および出力端子ＯＵＴｂに接続し、コレクタ端子を電流源Ｉｅに接続し、ベース端子をトランジスタＱｂのベース端子に接続すればよい。この場合、利得切替回路２０の一端は出力端子ＯＵＴではなく、トランジスタＱｃのコレクタ端子に接続される。あるいは図１８に示すように、トランジスタＱｂとしてＮＰＮトランジスタに代えてＮＭＯＳトランジスタを用いてもよく、この場合、エミッタフォロワ回路２ではなくソースフォロワ回路２Ｓとなる。もちろんＮＭＯＳトランジスタに代えてＰＭＯＳトランジスタを用いてもよい。
【００６５】
また、第３の実施の形態では、第１および第２の実施の形態にかかる増幅回路が、ＰＯＮシステムなど高感度で広入力ダイナミックレンジかつバースト応答性が要求される光伝送システムにおいて、宅側装置（ＯＮＵ）や局側装置（ＯＬＴ）のトランスインピーダンスアンプで用いられる場合について説明したが、これに限定されるものではなく、第１および第２の実施の形態にかかる増幅回路を他の回路装置で用いてもよく、前述と同様の作用効果が得られる。
【産業上の利用可能性】
【００６６】
本増幅回路およびトランスインピーダンスアンプは、高速データ伝送を可能とする光伝送システム、光インターコネクション、パッシブオプティカルネットワーク，（以下、ＰＯＮと称する）システム等の光伝送回路において、光信号を電気信号に変換する光受信回路に好適である。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施の形態にかかる増幅回路の構成を示す回路図である。
【図２】本発明の第１の実施の形態にかかる増幅回路の利得とバイアス電流および制御電流との関係を示す説明図である。
【図３】本発明の第１の実施の形態にかかる増幅回路の利得とバイアス電流および制御電流との他の関係を示す説明図である。
【図４】電流源回路の具体的構成を示す回路図である。
【図５】本発明の第２の実施の形態にかかる増幅回路で用いられる負荷抵抗の構成例である。
【図６】一般的なＰＯＮシステムの構成例である。
【図７】一般的なＰＯＮシステムの上りデータとして送信されるパケットの構成例である。
【図８】一般的なＰＯＮシステムの下りデータとして送信されるパケットの構成例である。
【図９】本発明の第３の実施の形態にかかるトランスインピーダンスアンプの構成を示すブロック図である。
【図１０】本発明の第３の実施の形態にかかるトランスインピーダンスアンプの各部における信号波形例である。
【図１１】本発明の第３の実施の形態にかかるトランスインピーダンスアンプで用いられる利得切替コンパレータのヒステリシス特性例である。
【図１２】利得切替コンパレータおよびデータ検出コンパレータの動作特性例である。
【図１３】本発明の第３の実施の形態にかかるトランスインピーダンスアンプの動作例を示すタイミングチャート図である。
【図１４】従来のトランスインピーダンスアンプの回路図である。
【図１５】従来の可変利得型増幅回路の構成を示すブロック図である。
【図１６】可変利得型増幅回路の周波数特性を示す説明図である。
【図１７】ソース接地回路の構成例である。
【図１８】ソースフォロワ回路の構成例である。
【符号の説明】
【００６８】
１０Ａ…増幅回路、１Ａ…エミッタ接地回路、２…エミッタフォロワ回路、３，３Ａ…電流源回路、２０…利得切替回路、１００…受光素子、２００…トランスインピーダンスアンプ、２１０…第１のトランスインピーダンスアンプコア回路、２１１…増幅回路、２１２…利得切替回路、２２０…第２のトランスインピーダンスアンプコア回路、２２１…増幅回路、２２２…利得切替回路、２３０…中間段バッファ回路、２４０…出力バッファ回路、２５０…利得切替判断回路、２５１…利得切替コンパレータ、５０１…局側装置（ＯＬＴ）、５０２…光カプラ、５０３…光ファイバ、５１１〜５１ｎ…宅側装置（ＯＮＵ）、５２０，５２１〜５２ｎ，５３０，５３１〜５３ｎ…パケット、Ｑａ…入力段トランジスタ（エミッタ接地回路）、ＲＬ…負荷抵抗（エミッタ接地回路）、ＲＥ…抵抗（エミッタ接地回路）、Ｑｂ…出力段トランジスタ（エミッタフォロワ回路）、Ｉｅ…定電流源（エミッタフォロワ回路）、ＭＮｔ…ＮＭＯＳトランジスタ（電流源回路）、Ｉｉｎ…入力電流、Ｉｂｓ…バイアス電流、Ｓ…増幅信号、Ｉｔ…制御電流、Ｖｔ…制御電圧、Ｖｆ…固定電位、ＩＮ…入力端子（増幅回路）、ＯＵＴ…出力端子（増幅回路）、ＩＮａ…入力端子（エミッタ接地回路）、ＯＵＴａ…出力端子（エミッタ接地回路）、ＩＮｂ…入力端子（エミッタフォロワ回路）、ＯＵＴｂ…出力端子（エミッタフォロワ回路）、Ｖｃｃ…電源電位、ＧＮＤ…接地電位、Ｖ，Ｖ１，Ｖ２…出力電圧、Ｖ３…出力電圧（非反転出力）、Ｖ４…出力電圧（反転出力）、Ｖｃ…比較入力電圧、Ｖｈ１…検出レベル電圧、Ｖｈ２…検出レベル電圧、ＳＥＬ…利得切替信号、Ｖｏｕｔ…出力電圧、Ｖｏｕｔｐ…出力電圧（非反転出力）、Ｖｏｕｔｎ…出力電圧（反転出力）。
【図１】
2007036329.tif 000003
【図２】
2007036329.tif 000004
【図３】
2007036329.tif 000005
【図４】
2007036329.tif 000006
【図５】
2007036329.tif 000007
【図６】
2007036329.tif 000008
【図７】
2007036329.tif 000009
【図８】
2007036329.tif 000010
【図９】
2007036329.tif 000011
【図１０】
2007036329.tif 000012
【図１１】
2007036329.tif 000013
【図１２】
2007036329.tif 000014
【図１３】
2007036329.tif 000015
【図１４】
2007036329.tif 000016
【図１５】
2007036329.tif 000017
【図１６】
2007036329.tif 000018
【図１７】
2007036329.tif 000019
【図１８】
2007036329.tif 000020