(57)【要約】【課題】開始電圧を適切な値に設定し、基板電圧の検査時間を短縮することができる固体撮像素子の検査方法を提供する。【解決手段】信号電荷を発生し蓄積する有効画素領域と、この有効画素領域に隣接して形成されたオプティカルブラック領域と、有効画素領域からオプティカルブラック（ＯＢ）領域への余剰電荷の漏れ量を基板電圧Ｖｓｕｂによって制御可能とする縦型オーバーフロードレインとを備えたＣＣＤイメージセンサを検査対象（ＤＵＴ）とする。各ＤＵＴの検査において、基板電圧Ｖｓｕｂを所定の開始電圧から電圧ΔＶだけ変化させながらＯＢ領域から出力される信号レベルに基づいて基板電圧Ｖｓｕｂの適正値を検出し、これをメモリに保存するとともに、次のＤＵＴの検査に用いる上記開始電圧を、メモリに保存されている適正値の平均値Ｖａｖｅに所定のレベルシフト電圧Ｖｌｓを加算した値とする。【選択図】図５
2007158949.tif 000002
【特許請求の範囲】
【請求項１】
信号電荷を発生し蓄積する有効画素領域と、この有効画素領域に隣接して形成されたオプティカルブラック領域と、前記有効画素領域から前記オプティカルブラック領域への余剰電荷の漏れ量を基板電圧によって制御可能とする縦型オーバーフロードレインとを備えた固体撮像素子を検査対象として、前記基板電圧を所定の開始電圧から変化させながら前記オプティカルブラック領域から出力される信号レベルに基づいて前記基板電圧の適正値を検出する固体撮像素子の検査方法において、
複数の固体撮像素子を順に検査対象として検査を行いながら、各検査において、検出した前記適正値をメモリに保存するとともに、次の検査で用いる前記開始電圧を、前記メモリに保存されている前記適正値に基づいて決定することを特徴とする固体撮像素子の検査方法。
【請求項２】
次の検査で用いる前記開始電圧を、前記メモリに保存されている前記適正値の平均値または中央値に基づいて決定することを特徴とする請求項１記載の固体撮像素子の検査方法。
【請求項３】
前記固体撮像素子は、ＣＣＤイメージセンサであって、前記オプティカルブラック領域は、前記有効画素領域と水平ＣＣＤとの間に配置されていることを特徴とする請求項１または２記載の固体撮像素子の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子の検査方法に関し、特に、縦型オーバーフロードレインを制御する基板電圧の適正値を検出する技術に関する。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device）イメージセンサ等の固体撮像素子では、受光面に強い光が入ると、そこで発生した余剰電荷が周辺の受光素子（フォトダイオード）に漏れ出る、いわゆるブルーミングという現象が発生し、画像は、周囲に光がにじみ出たようになる。このブルーミングを防止する技術として、各受光素子の最大取り扱い電荷量（最大電荷蓄積量）を基板電圧によって制御可能とし、これを超えた信号電荷を基板に排出する縦型オーバーフロードレイン（ＯＦＤ）構造が知られている。
【０００３】
信号電荷に対する縦型ＯＦＤのポテンシャル（エネルギー障壁）は、基板電圧によって制御される。基板電圧は、信号電荷が隣接する受光素子や垂直転送路に漏れ出ることがなく、かつ、最大取り扱い電荷量ができるだけ大きくなるように、適切に設定される必要がある。特許文献１には、縦型ＯＦＤのポテンシャルを基板電圧によって変化させながら、有効画素領域から隣接するオプティカルブラック（ＯＢ）領域へ漏れ出る信号電荷を測定することにより、基板電圧の適正値を検出する方法が開示されている。
【特許文献１】特開２００５−８６６７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１では、ある一定値を開始電圧として基板電圧を細かく下げながらＯＢ領域の電荷量を測定する方法を取っているので、開始電圧の設定値によっては適正値の検出までに要される時間が増し、全体の検査時間が増大することがある。基板電圧の適正値は個々の固体撮像素子によってばらつきが存在するため、この方法の場合には、ばらつきを見込んで、開始電圧をある程度大きく設定しておく必要がある。
【０００５】
本発明は、上記課題を鑑みてなされたものであって、開始電圧を適切な値に設定し、基板電圧の検査時間を短縮することができる固体撮像素子の検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の固体撮像素子の検査方法は、信号電荷を発生し蓄積する有効画素領域と、この有効画素領域に隣接して形成されたオプティカルブラック領域と、前記有効画素領域から前記オプティカルブラック領域への余剰電荷の漏れ量を基板電圧によって制御可能とする縦型オーバーフロードレインとを備えた固体撮像素子を検査対象として、前記基板電圧を所定の開始電圧から変化させながら前記オプティカルブラック領域から出力される信号レベルに基づいて前記基板電圧の適正値を検出する固体撮像素子の検査方法において、複数の固体撮像素子を順に検査対象として検査を行いながら、各検査において、検出した前記適正値をメモリに保存するとともに、次の検査で用いる前記開始電圧を、前記メモリに保存されている前記適正値に基づいて決定することを特徴とする。
【０００７】
なお、次の検査で用いる前記開始電圧を、前記メモリに保存されている前記適正値の平均値または中央値に基づいて決定することが好ましい。
【０００８】
また、前記固体撮像素子は、ＣＣＤイメージセンサであって、前記オプティカルブラック領域は、前記有効画素領域と水平ＣＣＤとの間に配置されていることが好ましい。
【発明の効果】
【０００９】
本発明の固体撮像素子の検査方法は、複数の固体撮像素子を順に検査対象として検査を行いながら、各検査において、検出した適正値をメモリに保存するとともに、次の検査で用いる開始電圧を、メモリに保存されている適正値に基づいて決定するので、開始電圧が適切な値に設定され、検査時間を短縮することができる。
【発明を実施するための最良の形態】
【００１０】
図１において、検査対象としてのＣＣＤイメージセンサ１０（以下、単にＣＣＤ１０という）は、２次元状に配列されたフォトダイオード（ＰＤ）１１と、各ＰＤ１１に設けられた読み出し転送ゲート（ＴＧ）１２と、ＰＤ１０の垂直列ごとに設けられた垂直ＣＣＤ（ＶＣＣＤ）１３と、各ＶＣＣＤ１３の最終段に共通に接続された水平ＣＣＤ（ＨＣＣＤ）１４と、ＨＣＣＤ１４の最終段に接続された出力アンプ１５とを含んで構成されている。また、ＨＣＣＤ１４に隣接した１水平ライン分のＰＤ１１は、光遮光膜１６により覆われ、オプティカルブラック（ＯＢ）領域が構成されている。ＯＢ領域以外の領域は、ＰＤ１１に光が入射される有効画素領域である。
【００１１】
ＰＤ１１は、入射された光に対して光電変換を行い、入射光の光量に応じた信号電荷を生成して蓄積する。ＴＧ１２は、ＰＤ１１に蓄積された信号電荷を露光期間終了後にＶＣＣＤ１３に読み出す。ＶＣＣＤ１３は、ＰＤ１１から読み出された信号電荷を受け取り、ＨＣＣＤ１４に向けて一段ずつ垂直転送を行う。ＨＣＣＤ１４は、ＶＣＣＤ１３の最終段から出力される信号電荷を一段ずつ受け取り、一段分の信号電荷を受け取るたびに出力アンプ１５に向けて水平転送を行う。出力アンプ１５は、ＨＣＣＤ１４の最終段から出力される信号電荷を検出し、その電荷量に応じた信号電圧（撮像信号Ｖｏｕｔ）を外部出力する。
【００１２】
図２は、図１のＡ−Ｂ−Ｃ線に沿うＣＣＤ１０の断面構造を示す。ｎ型シリコン基板２０上には、ｐウエル層２１が形成されている。ＰＤ１１の形成領域において、ｐウエル層２１上には、信号電荷（電子）を蓄積するｎ型層２２が形成されている。ＰＤ１１は、ｐウエル層２１とｎ型層２２とにより構成され、その界面のｐｎ接合部で光電変換により信号電荷を発生する。隣接する２つのＰＤ１１（ｎ型層２２）の間は、ｐ型のチャネルストッパ（ＣＳ）２３によって分離されている。また、ＶＣＣＤ１３の形成領域において、ｐウエル層２１上には、信号電荷を垂直転送する転送路としてのｎ型層２４が形成されている。
【００１３】
ｎ型層２４とｎ型層２２との間のｐウエル層２１上には、ＴＧ１２を構成するｐ型層２５が形成されている。ｎ型層２４とｐ型層２５との上方には、絶縁層２６を介して転送電極２７および光遮光膜２８が形成されている。転送電極２７は、ＴＧ１２の読み出し用電極として、また、ＶＣＣＤ１３の垂直転送用電極として機能する。また、ＯＢ領域のｎ型層２２およびＣＳ２３の上方には、前述の光遮光膜１６が形成されており、ｎ型層２２への光入射を防止している。
【００１４】
なお、絶縁層２６上には、平坦化層、色フィルタ、およびマイクロレンズが順に積層されているが、これらは周知であるため、図示および説明は省略する。
【００１５】
図３（Ａ）は、図２のＤ−Ｅ−Ｆ線に沿う信号電荷に対するポテンシャル状態を示す。ＰＤ１１を構成するｎ型層２２のポテンシャルは、信号電荷が蓄積されていない状態では、電位状態３０ａで示すように深く、露光により信号電荷が蓄積されていくと、電位状態３０ｂで示すように浅くなる。ＴＧ１２を構成するｐ型層２５のポテンシャルは、転送電極２７への印加電圧によって制御され、電荷蓄積時（露光時）には電位状態３１ａ、ＶＣＣＤ１３への読み出し時には電位状態３１ｂに設定される。なお、本実施形態では、信号電荷を電子としており、電位は図の下方が高い。
【００１６】
ＣＳ２３のポテンシャルは、ｐ型層２５の電位状態３１ａと同等か、またはそれより若干低く（電位的には高く）なるように設計されている。これは、高輝度の光照射時に、ブルーミングとしてＰＤ１１から溢れ出す信号電荷の電荷量を、ＯＢ領域で検出するためである。すなわち、ＯＢ領域のＰＤ１１から読み出される電荷量により、ブルーミングの発生を検出することができる。
【００１７】
図３（Ｂ）は、図２のＦ−Ｅ−Ｇ線に沿う信号電荷に対するポテンシャル状態を示す。縦型ＯＦＤは、ｎ型層２２下の空乏化されたｐウエル層２１と、その下のｎ型シリコン基板２０によって構成される。図２に示すように、接地されたｐウエル層２１に対してｎ型シリコン基板２０に印加される基板電圧Ｖｓｕｂの値により、縦型ＯＦＤ部のポテンシャルが変化する。基板電圧Ｖｓｕｂが低い場合は、ｐウエル層２１には、ＣＳ２３より高い、電位状態３２ａで示すポテンシャルが形成され、ｎ型層２２の信号電荷はこれを乗り越えることができない。基板電圧Ｖｓｕｂを上げて行き、ｐウエル層２１のポテンシャルが低下して電位状態３２ｂのようになると、ｎ型層２２の信号電荷（余剰電荷）はこれを乗り越え、ｎ型シリコン基板２０へ排出される。ＣＣＤ１０の実使用時には、基板電圧Ｖｓｕｂは、ブルーミングを発生させず、かつｎ型層２２の最大取り扱い電荷量（蓄積可能な最大電荷量）を最も大きくする適正値に設定される必要がある。
【００１８】
この基板電圧Ｖｓｕｂの適正値は、例えば、図４に示すように、複数のＣＣＤ１０がパターン形成されたシリコンウエーハ４０において、周知のＩＣテスタ（半導体検査装置）４１を用いて測定される。ＩＣテスタ４１は、基板電圧Ｖｓｕｂとともに、電源電圧ＶＤＤ、接地電圧ＧＮＤ、垂直駆動パルスＶφ、水平駆動パルスＨφなどをＣＣＤ１０に印加して受光・転送動作を行わせながら、ＣＣＤ１０から撮像信号Ｖｏｕｔを受信する。ＩＣテスタ４１は、基板電圧Ｖｓｕｂを変更しながらこれを繰り返し、ＯＢ領域の信号レベルが所定値となる基板電圧Ｖｓｕｂを適正値として検出する。なお、メモリ４１ａは、検出された適正値を保存しておくデータ格納部である。
【００１９】
以下に、複数のＣＣＤ１０を検査対象とし、各ＣＣＤ１０の基板電圧Ｖｓｕｂの適正値を効率よく検出する方法を図５のフローチャートを用いて説明する。まず、ＩＣテスタ４１は、シリコンウエーハ４０上の複数のＣＣＤ１０から１つをＤＵＴ（Device Under Test）として選択し（ステップＳ１）、基板電圧Ｖｓｕｂを初期電圧Ｖｉｎｉ（例えば、１２Ｖ）と設定する（ステップＳ２）。この初期電圧Ｖｉｎｉは、図３（Ｂ）の電位状態３２ｂのように、ｐウエル層２１のポテンシャルをＣＳ２３より十分に低くし、ｎ型層２２の余剰電荷をＯＢ領域へ流出させず、ｎ型シリコン基板２０へ流出させる電圧である。
【００２０】
次いで、ＩＣテスタ４１は、この基板電圧Ｖｓｕｂと、電源電圧ＶＤＤ、接地電圧ＧＮＤ、垂直駆動パルスＶφ、水平駆動パルスＨφなどをＤＵＴに印加して駆動を行い、ＤＵＴから撮像信号Ｖｏｕｔを取得する（ステップＳ３）。この撮像信号Ｖｏｕｔには、有効画素領域からの画素信号の他、ＯＢ領域からの画素信号が含まれている。ＩＣテスタ４１は、ＯＢ領域の信号レベル（例えば、ＯＢ領域の各画素信号の平均値）が規定値以上であるか否かを判定する（ステップＳ４）。この初期のＤＵＴの場合、基板電圧Ｖｓｕｂとして上記初期電圧Ｖｉｎｉが印加されており、ＯＢ領域に余剰電荷が流れ出る（ブルーミングが生じる）ことはないので、ステップＳ４の判定はパスする（Ｙｅｓ判定）。
【００２１】
次いで、ＩＣテスタ４１は、設定中の基板電圧Ｖｓｕｂから、十分に小さい正のステップ電圧ΔＶ（例えば、０．２Ｖ）を減じて、これを新たな基板電圧Ｖｓｕｂとした上で（ステップＳ５）、上記ステップＳ３と同様に、ＤＵＴを駆動して撮像信号Ｖｏｕｔを取得する（ステップＳ６）。ＩＣテスタ４１は、ＯＢ領域の信号レベルが規定値以上であるか否かを判定し（ステップＳ７）、ＯＢ領域の信号レベルが規定値より小さければ（Ｎｏ判定）、ステップＳ５に以降して、さらに基板電圧Ｖｓｕｂからステップ電圧ΔＶを減じ、ステップＳ６，Ｓ７を実施する。
【００２２】
ＩＣテスタ４１は、ステップＳ５〜Ｓ７を繰り返し、ステップ７において、ＯＢ領域の信号レベルが規定値以上であると判定すると（Ｙｅｓ判定）、現在の基板電圧Ｖｓｕｂにステップ電圧ΔＶを加算した、１つ前の基板電圧Ｖｓｕｂを適正値とし、これをメモリ４１ａに保存する（ステップＳ８）。そして、ＩＣテスタ４１は、現在選択中のＤＵＴが検査対象の最後のＤＵＴであるか否かを判定し（ステップＳ９）、最後のＤＵＴである場合には（Ｙｅｓ判定）、検査を終了する。
【００２３】
一方、それが最後のＤＵＴでない場合には（Ｎｏ判定）、ＩＣテスタ４１は、未検査の別のＣＣＤ１０を新たなＤＵＴとして選択して（ステップＳ１０）、メモリ４１ａに保存されている全ての適正値の平均値Ｖａｖｅを算出し（ステップＳ１１）、この平均値Ｖａｖｅに正のレベルシフト電圧Ｖｌｓ（例えば、１Ｖ）を加算した値を、新たな基板電圧Ｖｓｕｂとする（ステップＳ１２）。この後、ステップＳ３に以降し、ＩＣテスタ４１は、前述の各ステップを同様に実施する。なお、レベルシフト電圧Ｖｌｓは、ステップＳ４においてＹｅｓ判定となることのないように、適切な値に設定されるべきであるが、もしステップＳ４においてＹｅｓ判定となった場合には、ステップＳ２に移行し、基板電圧Ｖｓｕｂが初期電圧Ｖｉｎｉに設定される。
【００２４】
また、レベルシフト電圧Ｖｌｓは、一定値であってもよいが、メモリ４１ａに保存された適正値の分散値等を算出し、これに基づいて随時変更するようにしてもよい。また、ステップ電圧ΔＶは、少なくともレベルシフト電圧Ｖｌｓより小さく設定されなければならない。また、ステップＳ１１では、平均値を算出するようにしているが、これに代えて、中央値を算出するようにしてもよい。
【００２５】
以上の方法によれば、次のＤＵＴの検査に用いる基板電圧Ｖｓｕｂの開始電圧を、メモリ４１ａに保存されている検査済みのＤＵＴの基板電圧Ｖｓｕｂの適正値に基づいて決定しているので、適正値の検出までにかかる時間が短縮され、検査が効率化される。
【００２６】
なお、上記実施形態では、ＯＢ領域を、有効画素領域とＨＣＣＤとの間に設けているが、本発明はこれに限定されず、ＯＢ領域は、有効画素領域に隣接する位置であれば、どこに設けてもよい。
【００２７】
また、上記実施形態では、検査対象の固体撮像素子としてＣＣＤイメージセンサを例に挙げて説明しているが、本発明はこれに限定されず、基板電圧によって制御される縦型ＯＦＤを有するものであれば、ＣＭＯＳイメージセンサ等の他の固体撮像素子に適用することも可能である。
【００２８】
また、上記実施形態では、信号電荷が電子の場合を例に挙げて説明しているが、本発明はこれに限定されず、信号電荷が正孔（ホール）の場合にも適用することが可能である。
【００２９】
また、上記実施形態では、ウエーハ上に形成された固体撮像素子を検査対象としているが、本発明はこれに限定されず、パッケージ化された固体撮像素子など、他の形態の固体撮像素子を検査対象とすることも可能である。
【図面の簡単な説明】
【００３０】
【図１】ＣＣＤイメージセンサの構成を概念的に示す平面図である。
【図２】図１のＡ−Ｂ−Ｃ線に沿うＣＣＤイメージセンサの断面図である。
【図３】信号電荷に対するポテンシャル図であり、（Ａ）は、図２のＤ−Ｅ−Ｆ線に沿うポテンシャル図、（Ｂ）は、図２のＦ−Ｅ−Ｇ線に沿うポテンシャル図である。
【図４】複数のＣＣＤイメージセンサがパターン形成されたシリコンウエーハおよびＩＣテスタを示す図である。
【図５】ＩＣテスタにより基板電圧の適正値を検出する方法を説明するフローチャートである。
【符号の説明】
【００３１】
１０  ＣＣＤイメージセンサ
１６  光遮光膜
２０  ｎ型シリコン基板
２１  ｐウエル層
２２  ｎ型層
２３  チャネルストッパ
２４  ｎ型層
２５  ｐ型層
２７  転送電極
４０  シリコンウエーハ
４１  ＩＣテスタ
４１ａ  メモリ
【図１】
2007158949.tif 000003
【図２】
2007158949.tif 000004
【図３】
2007158949.tif 000005
【図４】
2007158949.tif 000006
【図５】
2007158949.tif 000007