(57)【要約】  【課題】基板電圧の制約を回避し、分光特性、感度、およびリニアリティを悪化させることなく、画素混合モードによる適切な駆動を可能とした駆動方法を提供する。  【解決手段】複数の光電変換部１と、信号電荷を読み出す移送部２，４と、基準電圧により設定される飽和電荷量を超えた過剰電荷を光電変換部から排出する過剰電荷排出部とを備えた固体撮像装置を駆動する。信号電荷を各画素毎に個別に検出する全画素モードと、信号電荷を所定個数分加算混合して検出する画素混合モードとを選択的に適用して駆動し、全画素モード時は、光電変換部に電荷が蓄積する期間である電荷蓄積期間における基準電圧と、移送部が電荷を読み出す期間である電荷移送期間における基準電圧とを同一に設定し、画素混合モード時は、電荷蓄積期間の基準電圧として低レベル電圧を印加し、電荷移送期間の基準電圧として低レベル電圧よりも高電圧の高レベル電圧を印加する。【選択図】図１
2007036609.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた信号電荷を蓄積する複数の光電変換部と、
前記光電変換部に蓄積された信号電荷を読み出す移送部と、
基準電圧により設定される飽和電荷量を超えた過剰電荷を前記光電変換部から排出する過剰電荷排出部とを備えた固体撮像装置を駆動する方法において、
前記光電変換部に蓄積された信号電荷を各画素毎に個別に検出する全画素モードと、信号電荷を所定個数分加算混合して検出する画素混合モードとを選択的に適用して駆動し、
前記全画素モード時は、前記光電変換部に電荷が蓄積する期間である電荷蓄積期間における前記基準電圧と、前記移送部が電荷を読み出す期間である電荷移送期間における前記基準電圧とを同一に設定し、
前記画素混合モード時は、前記電荷蓄積期間の前記基準電圧として低レベル電圧を印加し、前記電荷移送期間の前記基準電圧として前記低レベル電圧よりも高電圧の高レベル電圧を印加することを特徴とする固体撮像装置の駆動方法。
【請求項２】
前記画素混合モード時の前記基準電圧は、第１基準電圧発生回路から発生した電圧にタイミング発生回路から供給される制御パルスが重畳した波形である請求項１記載の固体撮像装置の駆動方法。
【請求項３】
前記画素混合モード時の前記基準電圧は、前記第１基準電圧発生回路から供給された電圧と、第２基準電圧発生回路の信号出力を受けて前記タイミング発生回路より供給された制御パルスが重畳した波形である請求項２記載の固体撮像装置の駆動方法。
【請求項４】
前記電荷移送期間における前記基準電圧として、第１または第２の高レベル電圧を印加する請求項１記載の固体撮像装置の駆動方法。
【請求項５】
前記第１の高レベル電圧は、第１基準電圧発生回路から供給された第１電圧に、第２基準電圧発生回路の信号出力を受けてタイミング発生回路より供給された制御パルスが重畳した波形であり、
前記第２の高レベル電圧は、前記固体撮像装置の画像信号を受けた前記第２基準電圧発生回路が前記画像信号に基づいて前記固体撮像装置の状態に対応する補正信号を出力し、前記補正信号を受けて前記タイミング発生回路から出力する前記制御パルスが前記第１電圧に重畳した波形であり、
前記第２の高レベル電圧は、前記第１の高レベル電圧よりも高い電圧である請求項４記載の固体撮像装置の駆動方法。
【請求項６】
前記第２の高レベル電圧は、高輝度被写体を画素混合モードで撮像するときに印加される請求項４または５記載の固体撮像装置の駆動方法。
【請求項７】
前記画素混合モード時における、前記電荷移送期間の高レベル電圧、第１または第２の高レベル電圧として、それぞれ、第３の高レベル電圧または第４の高レベル電圧を印加し、モニターモードでは前記第３の高レベル電圧を選択し、動画モードでは前記第４の高レベル電圧を選択し、前記第４の高レベル電圧は前記第３の高レベル電圧よりも高い電圧である請求項１〜４のいずれか１項に記載の固体撮像装置の駆動方法。
【請求項８】
前記高レベル電圧の立ち上がりは、前記画素混合モード時の前記電荷移送期間の開始と同位相あるいは異相となるように設定する請求項１〜４のいずれか１項に記載の固体撮像装置の駆動方法。
【請求項９】
前記高レベル電圧の立ち下がりは、前記画素混合モード時の前記電荷移送期間の終了と同位相あるいは遅相となるように設定する請求項１〜４のいずれか１項に記載の固体撮像装置の駆動方法。
【請求項１０】
入射光量に応じた信号電荷を蓄積する複数の光電変換部と、
前記光電変換部に蓄積された信号電荷を読み出す移送部と、
基準電圧により設定される飽和電荷量を超えた過剰電荷を前記光電変換部から排出する過剰電荷排出部と、
前記過剰電荷排出部に前記基準電圧を供給する第１基準電圧供給部と、
前記過剰電荷排出部に供給するための前記基準電圧を出力する第２基準電圧供給部と、
前記第２基準電圧供給部から出力した信号を受けて制御パルスを供給するタイミング発生回路と、
前記制御パルスあるいはシャッタパルスを切替えて前記過剰電荷排出部に供給する切替回路とを備えた固体撮像装置。
【請求項１１】
前記第２基準電圧供給部と前記タイミング発生回路の間にバッファ回路を備えた請求項１０記載の固体撮像装置。
【請求項１２】
前記第２基準電圧供給部と前記バッファ回路の間にＡ／Ｄ変換部とパラレル／シリアル変換部を備え、前記第２基準電圧供給部の出力信号をＡ／Ｄ変換およびパラレル／シリアル変換し、前記バッファ回路から出力した信号に対して、前記タイミング発生回路でシリアル／パラレル変換およびＤ／Ａ変換を施す請求項１１記載の固体撮像装置。
【請求項１３】
前記第２基準電圧供給部に補正信号を供給する補正回路を備え、前記補正回路は、前記光電変換部から読み出された画素信号に基づいて前記補正信号を生成する請求項１０記載の固体撮像装置。
【請求項１４】
前記過剰電荷排出部は、前記光電変換部および前記移送部を備えた半導体基板である請求項１０記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス状に配列された複数の光電変換部に蓄積された信号電荷を読み出して、二次元の画像信号を得るように構成された固体撮像装置の駆動方法および固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置は、ビデオカメラやデジタルカメラの撮像部、あるいはファックスやイメージスキャナの画像認識部を構成し、撮像素子としてはＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型イメージセンサが広く用いられている。
【０００３】
従来例のＣＣＤ型イメージセンサを用いた固体撮像装置の平面構造について、図１９の概念図を参照して説明する。
【０００４】
１は光電変換部を形成するフォトダイオードであり、マトリクス状に複数配列されている。フォトダイオード１の各列間に、垂直ＣＣＤ２が配列されて撮像領域３が形成されている。
【０００５】
各フォトダイオード１に蓄積された電荷は垂直ＣＣＤ２へ移送され、垂直ＣＣＤ２により、水平ＣＣＤ４へ向けて垂直方向に並列転送される。従って水平ＣＣＤ４には、複数本の垂直ＣＣＤ２から１走査線に相当する信号電荷が順次転送される。
【０００６】
水平ＣＣＤ４に達した電荷は水平方向へ転送されて、電荷検出部５により信号電圧に変換され、出力アンプ６で増幅された後、撮像出力ＯＵＴとして導出される。以上の要素により構成された固体撮像素子７が、ｎ型基板７５上に形成されている。
【０００７】
そして、撮像出力は、信号処理部３０で信号処理が行われる。
【０００８】
垂直ＣＣＤ２は、タイミング発生回路８から供給される、例えば４相の転送クロックφＶ１，φＶ２，φＶ３，φＶ４によって転送駆動される。
【０００９】
これにより、垂直ＣＣＤ２に読み出された信号電荷は、水平ブランキング期間に１走査線に相当する部分ずつ順に垂直方向に転送される。
【００１０】
水平ＣＣＤ４は、例えば２相の水平転送クロックφＨ１，φＨ２によって転送駆動される。これにより、１走査線分の信号電荷は、水平ブランキング期間後の水平走査期間において、順次水平方向に転送される。
【００１１】
ｎ型基板７５は抵抗１１を介して接地されており、ｎ型基板７５と抵抗１１の接続点に、基準電圧発生回路９がダイオード１０を介して接続されている。
【００１２】
基準電圧発生回路９が発生する基準電圧は、基板電圧Ｖｓｕｂとしてｎ型基板７５に印加される。
【００１３】
基板電圧Ｖｓｕｂは、後述するように、フォトダイオード１に蓄積される信号電荷の飽和量を決定するために印加される電圧である。
【００１４】
ＣＣＤ型イメージセンサの製造ばらつきに伴う、基板電圧Ｖｓｕｂにより形成されるポテンシャル障壁の高さのばらつきを考慮して、基準電圧は、個々の素子（チップ）ごとに最適値に設定されている。
【００１５】
一方、電子シャッタ動作が可能なＣＣＤイメージセンサでは、タイミング発生回路８でシャッタパルスＳＰを生成し、このシャッタパルスＳＰがコンデンサ１２で直流カットされた後、ｎ型基板７５に印加される。
【００１６】
このとき、シャッタパルスＳＰの低レベルは、ダイオード１０によって基準電圧の直流レベルにクランプされる（例えば特許文献１を参照）。
【００１７】
図１９のＡ−Ａ線に沿った素子断面図を、図２０に示す。
【００１８】
ｎ型基板７５の上部にｐウェル領域１７が形成され、その中にフォトダイオード１、および垂直ＣＣＤチャンネル２ａが形成されている。
【００１９】
その上に、垂直ＣＣＤの転送電極とフォトダイオード１からの信号電荷の移送を制御する電極を兼ねた電極１８が形成されている。
【００２０】
１９は素子分離領域である。この構造の素子は、３値のパルスによって駆動され、最も高い電圧が印加された時に、フォトダイオード１から移送ゲート領域２４を通って、信号電荷が垂直ＣＣＤチャンネル２ａに移送される。
【００２１】
この素子における、ブルーミング抑制のための動作について、図２０のＢ−Ｃ−Ｄ線に沿った電位分布を表わす図２１を参照して説明する。
【００２２】
同図における各領域は、対応するフォトダイオード１、移送ゲート領域２４、垂直ＣＣＤチャンネル２ａ、ｐウェル領域１７、ｎ型基板７５と同一の参照番号を用いて示す。
【００２３】
ｐウエル領域１７とｎ型基板７５間には基板電圧Ｖｓｕｂが印加されているので、ｐｎ接合されたフォトダイオード１の下部のｐウェル領域１７は空乏化され、実線で示される電位分布において電位障壁が形成されている。
【００２４】
また、移送ゲート領域２４の実線で示される電位は、信号電荷が移送されないときの状態を示す。信号電荷を移送するときは破線で示される電位になる。
【００２５】
移送ゲート領域２４が破線で示す電位になったときに、フォトダイオード１の電荷が垂直ＣＣＤチャンネル２ａへ移送されることにより、フォトダイオード１は電位２５ａで示す空の状態になる。
【００２６】
移送期間が終了し蓄積期間が開始されると、入射する光により電荷が蓄積されるのに伴い、フォトダイオード１のポテンシャルの井戸は電位２５ｂに示すように浅くなっていく。
【００２７】
電位２５ｂが、実線の電位分布におけるｐウェル領域１７の電位２６ａよりも下がると、過剰電荷がｐウェル領域１７を通過してｎ型基板７５に排出される。
【００２８】
このようにして、ｐウェル領域１７の電位障壁で決まる飽和電荷量を超えてフォトダイオード１に電荷が蓄積されたとき、過剰電荷がｎ型基板７５に排出されることにより、ブルーミングが抑制される。
【００２９】
基板電圧Ｖｓｕｂを高くすれば、電位分布は破線で示す状態になり、ｐウェル領域１７の電位２６ｂで示される飽和電荷量が低い値に設定される。
【００３０】
基板電圧Ｖｓｕｂを適宜設定することにより、素子の特性に適合したブルーミング抑制効果を得ることができる。
【００３１】
しかしこのブルーミング抑制方法には次のような欠点がある。
【００３２】
すなわち、図２１に示す移送ゲート領域２４を破線で示す電位にして信号電荷を移送する期間中においては、フォトダイオード１で発生した電荷は、蓄積された電荷による電位２５ｂが、ｐウェル領域１７の電位２６ａよりも低くなる電荷量に達するまで、垂直ＣＣＤチャンネル２ａ、移送ゲート領域２４、フォトダイオード１に蓄積される。
【００３３】
ところが、垂直ＣＣＤチャンネル２ａ内の隣接した領域とのバリヤーの電位が電位２６ａよりも高いと、過剰電荷がｎ型基板７５に溢れ始める前に、垂直ＣＣＤチャンネル２ａ内の隣接した領域に電荷が溢れ出す。
【００３４】
即ち、フォトダイオード１から信号電荷を移送する期間中は、事実上ブルーミング抑制作用が機能しなくなる。
【００３５】
電荷移送期間中もブルーミング抑制作用を機能させるために、特許文献２には、フォトダイオードへの電荷蓄積期間と電荷移送期間とにｎ型基板７５へ異なる電位を与える構成が記載されている。
【００３６】
すなわち、信号電荷蓄積期間の殆んどはｐウェル領域１７を従来と同じ低レベルの電位２６ａの状態とし、移送期間中に、高レベルの電位２６ｂの状態とする。
【００３７】
それにより、電荷移送期間には、過剰電荷を排出する電位２６ｂよりも浅い（低い）電荷は、フォトダイオード１に蓄積されずにｎ型基板７５に排出され、ブルーミング抑制作用が機能する。
【００３８】
但し、垂直ＣＣＤ２の隣接領域とのバリヤーの電位は、電位２６ｂより低いことが必要である。
【特許文献１】特開平７−２８４０２６号公報
【特許文献２】特開昭６１−２６３７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００３９】
例えばディジタルカメラ用途の高画素数ＣＣＤには、全画素の蓄積電荷を個別に検出して画像データを作成する全画素モード（例えば静止画モード）と、ラインを間引きつつ情報加算することで情報量を減らしフレームレートを高める画素混合モード（例えばモニタモード、動画モード）とがある。
【００４０】
画素混合モードでは、同一の垂直ＣＣＤに読み出される同一色画素の信号電荷を、所定個数分加算混合して電荷検出部に転送することにより、垂直方向の所定間隔毎に一本のラインの画像信号を得るように駆動する。
【００４１】
画素混合モードでは、複数画素の電荷を混合するため、加算された電荷量が大きくなるので、垂直あるいは水平ＣＣＤにおける転送能力を超えないように、転送すべき電荷量を制限する必要がある。
【００４２】
そのため、画素混合モードの場合は基板電圧Ｖｓｕｂを高くして、フォトダイオードに蓄積される電荷を制限し、加算された電荷量が転送に支障を生じない範囲になるように制御している。
【００４３】
電荷を加算する画素数が多い程、基板電圧Ｖｓｕｂを高くして飽和電荷量を低下させる必要があるが、設定可能な電圧は素子として制約を受ける。
【００４４】
すなわち、電荷を加算する画素数が多過ぎると、基板電圧Ｖｓｕｂを、対応する高い電圧に設定することが不可能になる。
【００４５】
また、電荷蓄積時に高い基板電圧Ｖｓｕｂを印加して、フォトダイオードの固有の電荷蓄積能力に対して極めて低い飽和電荷量となるように制御すると、個別転送モードの場合に比べて分光特性、および感度が変化し、またリニアリティが劣化する。
【００４６】
特許文献２に記載の方法においては、画素混合モードによる駆動は想定されていないため、信号電荷移送期間中のブルーミングを一律に抑制することのみが考慮され、画素混合モードによる駆動における上述のような問題を解決するものではない。
【００４７】
本発明は、基板電圧として印加可能な電圧の制約を回避し、分光特性、感度、およびリニアリティを悪化させることなく、画素混合モードによる駆動を可能とした固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００４８】
本発明の固体撮像装置の駆動方法は、入射光量に応じた信号電荷を蓄積する複数の光電変換部と、前記光電変換部に蓄積された信号電荷を読み出す移送部と、基準電圧により設定される飽和電荷量を超えた過剰電荷を前記光電変換部から排出する過剰電荷排出部とを備えた固体撮像装置を駆動する方法である。
【００４９】
上記課題を解決するために、本発明の固体撮像装置の駆動方法は、前記光電変換部に蓄積された信号電荷を各画素毎に個別に検出する全画素モードと、信号電荷を所定個数分加算混合して検出する画素混合モードとを選択的に適用して駆動し、前記全画素モード時は、前記光電変換部に電荷が蓄積する期間である電荷蓄積期間における前記基準電圧と、前記移送部が電荷を読み出す期間である電荷移送期間における前記基準電圧とを同一に設定し、前記画素混合モード時は、前記電荷蓄積期間の前記基準電圧として低レベル電圧を印加し、前記電荷移送期間の前記基準電圧として前記低レベル電圧よりも高電圧の高レベル電圧を印加することを特徴とする。
【００５０】
本発明の固体撮像装置は、入射光量に応じた信号電荷を蓄積する複数の光電変換部と、
前記光電変換部に蓄積された信号電荷を読み出す移送部と、基準電圧により設定される飽和電荷量を超えた過剰電荷を前記光電変換部から排出する過剰電荷排出部と、前記過剰電荷排出部に前記基準電圧を供給する第１基準電圧供給部と、前記過剰電荷排出部に供給するための前記基準電圧を出力する第２基準電圧供給部と、前記第２基準電圧供給部から出力した信号を受けて制御パルスを供給するタイミング発生回路と、前記制御パルスあるいはシャッタパルスを切替えて前記過剰電荷排出部に供給する切替回路とを備える。
【発明の効果】
【００５１】
上記構成の固体撮像装置あるいはその駆動方法によれば、電荷蓄積期間には、フォトダイオードの固有の電荷蓄積能力を活かして、分光特性、感度、およびリニアリティを損なうことなく電荷蓄積を行うことが可能であり、電荷移送期間には、不要な電荷を排出し電荷量を減らして移送することにより、印加可能な電圧の制約を回避して画素混合モードによる良好な駆動が可能となる。
【発明を実施するための最良の形態】
【００５２】
本発明の固体撮像装置の駆動方法において、前記画素混合モード時の前記基準電圧は、第１基準電圧発生回路から発生した電圧にタイミング発生回路から供給される制御パルスが重畳した波形とすることができる。
【００５３】
また、前記画素混合モード時の前記基準電圧は、前記第１基準電圧発生回路から供給された電圧と、第２基準電圧発生回路の信号出力を受けて前記タイミング発生回路より供給された制御パルスが重畳した波形とすることが好ましい。
【００５４】
前記電荷移送期間における前記基準電圧として、第１または第２の高レベル電圧を印加することが好ましい。
【００５５】
前記第１の高レベル電圧は、第１基準電圧発生回路から供給された第１電圧に、第２基準電圧発生回路の信号出力を受けてタイミング発生回路より供給された制御パルスが重畳した波形であり、前記第２の高レベル電圧は、前記固体撮像装置の画像信号を受けた前記第２基準電圧発生回路が前記画像信号に基づいて前記固体撮像装置の状態に対応する補正信号を出力し、前記補正信号を受けて前記タイミング発生回路から出力する前記制御パルスが前記第１電圧に重畳した波形であり、前記第２の高レベル電圧は、前記第１の高レベル電圧よりも高い電圧とすることが好ましい。
【００５６】
前記第２の高レベル電圧は、高輝度被写体を画素混合モードで撮像するときに印加されることができる。
【００５７】
前記画素混合モード時における、前記電荷移送期間の高レベル電圧、第１または第２の高レベル電圧として、それぞれ、第３の高レベル電圧または第４の高レベル電圧を印加し、モニターモードでは前記第３の高レベル電圧を選択し、動画モードでは前記第４の高レベル電圧を選択し、前記第４の高レベル電圧は前記第３の高レベル電圧よりも高い電圧であることが好ましい。
【００５８】
前記高レベル電圧の立ち上がりは、前記画素混合モード時の前記電荷移送期間の開始と同位相あるいは異相となるように設定することが好ましい。
【００５９】
前記高レベル電圧の立ち下がりは、前記画素混合モード時の前記電荷移送期間の終了と同位相あるいは遅相となるように設定することが好ましい。
【００６０】
本発明の固体撮像装置において、前記第２基準電圧供給部と前記タイミング発生回路の間にバッファ回路を備えることが好ましい。
【００６１】
また、前記第２基準電圧供給部と前記バッファ回路の間にＡ／Ｄ変換部とパラレル／シリアル変換部を備え、前記第２基準電圧供給部の出力信号をＡ／Ｄ変換およびパラレル／シリアル変換し、前記バッファ回路から出力した信号に対して、前記タイミング発生回路でシリアル／パラレル変換およびＤ／Ａ変換を施すことが好ましい。
【００６２】
また、前記第２基準電圧供給部に補正信号を供給する補正回路を備え、前記補正回路は、前記光電変換部から読み出された画素信号に基づいて前記補正信号を生成することが好ましい。
【００６３】
前記過剰電荷排出部は、前記光電変換部および前記移送部を備えた半導体基板とすることができる。
【００６４】
以下に、本発明の実施形態における固体撮像装置およびその駆動方法について、図面を参照して具体的に説明する。
【００６５】
（第１の実施形態）
図１は、第１の実施形態における固体撮像装置の平面構造を示す概念図である。
【００６６】
基本的な構造は図１９に示した固体撮像装置と同様であるので、同様の構成要素については、各々同一の参照番号を付して具体的な説明に代える。
【００６７】
素子の断面構造は、図２０に示した従来例と同様であり、また、フォトダイオード１の周辺の電位分布は図２１と同様であるので、図２０および図２１も参照して説明する。
【００６８】
本実施の形態における固体撮像装置は、駆動モードとして、上述のような全画素モードと画素混合モードを備える。
【００６９】
駆動モードに応じてｎ型基板７０に印加する基板電圧Ｖｓｕｂを異ならせて、フォトダイオード１における飽和電荷量を制御するために、タイミング発生回路８とコンデンサ１２の間に、切替回路１３が接続されている。
【００７０】
タイミング発生回路８は、ｎ型基板７０に印加するパルス電圧として、シャッタパルスＳＰに加えて、制御パルスＣＯＮも供給する。
【００７１】
この制御パルスとは、具体的には画素混合モードの電荷移送期間における高レベルの基準電圧に相当するパルスである。
【００７２】
切替回路１３は、コンデンサ１２に接続された端子１４に対して、シャッタパルスＳＰが供給される端子１５、および制御パルスＣＯＮが供給される端子１６を選択的に切替えて接続する。
【００７３】
従って、シャッタパルスＳＰまたは制御パルスＣＯＮのいずれかが、コンデンサ１２を介して、基準電圧に重畳されて基板電圧Ｖｓｕｂとしてｎ型基板７０に印加される。
【００７４】
なお、本実施形態においては、フォトダイオード１、垂直ＣＣＤ２、撮像領域３、水平ＣＣＤ４、電荷検出部５、出力アンプ６、第１基準電圧発生回路５０、およびダイオード１０が、ｎ型基板７０からなる同一の半導体基板チップに設けられている。
【００７５】
基板電圧Ｖｓｕｂは、図２１に示されるように、フォトダイオード１における飽和電荷量を制御する基準電圧として機能する。
【００７６】
切替回路１３による上記の選択は、図示されていない駆動モード選択部による選択に応じて供給されるモード選択信号Ｓｍにより切替えられる。
【００７７】
制御パルスＣＯＮは、駆動モードが画素混合モードのときに、第１基準電圧発生回路５０により供給される基準電圧に重畳されてｎ型基板７０に印加される。
【００７８】
図２は、本実施の形態における駆動パルスの例を示す。
【００７９】
図２（ａ）に示すクロックパルス２０は、垂直ＣＣＤ２の転送電極とフォトダイオード１からの信号電荷の移送を制御する電極を兼ねた電極１８（図２０参照）へ印加される。電圧２０ａ、２０ｂが交互に印加されることにより垂直ＣＣＤ２内を電荷が転送される。
【００８０】
電圧２０ｃが印加されている期間が、電荷の移送期間である。
【００８１】
これは従来と同じである。
【００８２】
図２（ｂ）は、全画素モードの場合にｎ型基板７０に印加される基板電圧２１を示す。
【００８３】
電圧２１ａは、第１基準電圧発生回路５０から供給される基準電圧に対応し、電荷蓄積期間および電荷移送期間を通して一定である。
【００８４】
但し、切替回路１３を介してタイミング発生回路８から供給されるシャッタパルスＳＰについては、説明の簡略化のため図示を省略する。
【００８５】
電圧２１ａは、図２１に示した過剰電荷を排出する閾値、すなわち飽和電荷量を規定する電位２６ａに対応する。
【００８６】
すなわち、電圧２１ａがｎ型基板７０に印加されたときに、ｐウェル領域１７における電位障壁は電位２６ａに設定される。
【００８７】
このように、全画素モードの場合には、電荷蓄積期間および電荷移送期間を通して一定の、図２１に示した低い電位２６ａにより飽和電荷量が規定される。
【００８８】
図２（ｃ）には、画素混合モードの場合にｎ型基板７０に印加される基板電圧２２を示す。電圧２１ｂは、タイミング発生回路８から供給される制御パルスＣＯＮに対応する。すなわち、基板電圧２２は、第１基準電圧発生回路５０から供給される基準電圧に、制御パル
スＣＯＮが重畳された波形を有する。
【００８９】
基板電圧２２は、クロックパルス２０における電荷移送期間に対応して、高レベルの電圧２１ｂになり、その他の期間には低レベルの電圧２１ａである。
【００９０】
電圧２１ｂは、図２１に示した飽和電荷量を規定する電位２６ｂに対応する。
【００９１】
このように、画素混合モードの場合の飽和電荷量は、電荷蓄積期間には大きく設定され、電荷移送期間には小さく設定される。
【００９２】
それにより、電荷蓄積期間には、フォトダイオード１の固有の電荷蓄積能力を活かして、分光特性、感度、およびリニアリティを損なうことなく電荷蓄積を行うことができる。
【００９３】
しかも、電荷移送期間には、不要な電荷を排出し電荷量を減らして移送することにより、印加可能な電圧の制約を回避して画素混合モードによる良好な駆動が可能となる。
【００９４】
次に、図２（ａ）のクロックパルス２０と、図２（ｃ）の基板電圧２２における高レベルの電圧２１ｂの位相関係について、図３を参照して説明する。
【００９５】
図２（ａ）のクロックパルス２０、および図２（ｃ）の基板電圧２２について、そのＥ期間を拡大して、それぞれ図３（ａ）および（ｂ）に模式的に示す。
【００９６】
また、基板電圧２２の他の例を図３（ｃ）および（ｄ）に示す。
【００９７】
図３（ｂ）に示す基板電圧２２の電圧２１ｂの期間は、図３（ａ）のクロックパルス２０の電圧２０ａの期間と重なりを持つ。
【００９８】
すなわち信号電荷蓄積期間の殆んどは、従来と同様の低レベルの電圧２１ａが印加され、移送期間中に、高レベルの電圧２１ｂが印加される。
【００９９】
それにより、過剰電荷を排出する図２１の電位２６ｂよりも浅い（低い）電荷はフォトダイオード１に蓄積されずにｎ型基板７０に排出される。
【０１００】
高レベルの電圧２１ｂの立上りの位相は、図３（ａ）のクロックパルス２０における電圧２０ｃの立上り、すなわち移送期間の開始と同位相が望ましい。
【０１０１】
しかし、過剰電荷を排出する作用が若干低くなり、信号量の制御性が低下する。
【０１０２】
さらに、信号量の制御性が低下するが、図３（ｄ）に示す制御パルス２４のように、少し遅れても構わない。
【０１０３】
また、図３（ｃ）に示すように、移送期間になる前にｎ型基板７０に高レベル２１ｂが印加されると、フォトダイオード１に蓄積された信号電荷が図２１の電位２６ｂまで排出されるため、フォトダイオード１のダイナミックレンジが低下するが、信号量の制御性は向上する。
【０１０４】
ｎ型基板７０へ印加する高レベルの電圧２１ｂの立ち下がりの位相は移送期間の終了と同時でもよいが、同期制御の容易さからは、図３（ｂ）〜（ｄ）に示すように若干遅れた方がよい。
【０１０５】
以上の説明では、画素混合モードの場合の電荷移送期間に印加する基板電圧Ｖｓｕｂとして、単一の電圧のみが供給される例を示したが、電荷が混合される画素数に応じて電荷移送期間に印加する基板電圧Ｖｓｕｂを異ならせて、各々の場合に最適の飽和電荷量に設定することができる。
【０１０６】
例えば、デジタルカメラにおいては、全画素モードである静止画モードに対して、画素混合モードとしてモニターモードと動画モードがある。
【０１０７】
モニターモードでは２画素の電荷を混合し、動画モードでは９画素の電荷を混合する。
【０１０８】
静止画モードの場合に飽和電荷量を適切に設定するためには、基板電圧ＶｓｕｂとしてＤＣ４Ｖを印加する。
【０１０９】
これに対して、画素混合モードでは、混合後の電荷量を転送能力内に制限するために、モニターモードでは基板電圧ＶｓｕｂとしてＤＣ６Ｖを印加し、動画モードでは基板電圧ＶｓｕｂとしてＤＣ１４Ｖを印加する必要がある。
【０１１０】
従って、本実施形態を適用した画素混合モードの場合、電荷蓄積期間には基板電圧Ｖｓｕｂとして４Ｖを印加し、電荷移送期間には、６Ｖあるいは１４Ｖの基板電圧Ｖｓｕｂを印加する。
【０１１１】
また、画素混合モードでは、同一色の画素、あるいは垂直方向に並んだ画素どうしに限らず、種々の態様で信号電荷を混合する場合があり得るが、本実施の形態は、どのような形態で画素を混合する場合にも適用可能である。
【０１１２】
また、図１に示した構成では、第１基準電圧発生回路５０から供給される基準電圧に対して、制御パルスＣＯＮをＡＣ結合で重畳することにより所定の基板電圧Ｖｓｕｂを印加する。さらに具体的にいえば、ＡＣ結合であるため、所望の基板電圧Ｖｓｕｂに対して第１基準電圧発生回路５０が発生する基準電圧との差分電圧を、切替回路１３を介して、タイミング発生回路８から供給する。
【０１１３】
しかし、このような構成に限定されず、所定の絶対値を持つ基板電圧ＶｓｕｂをＤＣ結合により印加する構成とし、さらに具体的に言えば、図１においてコンデンサ１２がなく切替回路１３から直接基板電圧Ｖｓｕｂを印加する、という構成を用いることも出来る。
【０１１４】
このような構成にすると、図１に示した構成の場合、基板電圧Ｖｓｕｂの低レベルが基準電圧の直流レベルにクランプされるので、個々のチップごとに最適値に設定された基準電圧の値を反映した状態で基板電圧Ｖｓｕｂを変化させること、すなわち画素加算をしない場合の加算誤差が問題にならないケースにおける、個々のチップごとに最適値に設定された基準電圧を発生させることが可能となる利点がある。
【０１１５】
第１基準電圧発生回路５０は、図４に示す一例のように構成することができる。
【０１１６】
この回路は、入力端子φｐと接地（ＧＮＤ）間に、複数の抵抗を直列に接続した抵抗分割回路である。入力端子φｐから、電源電圧が供給される。
【０１１７】
複数の抵抗Ｒ、Ｒ１およびＲ２の各接続点にパッドＰ１〜Ｐ１０が形成されている。
【０１１８】
各接続点はまた、それぞれフューズＦを介して基準電圧供給用のパッドＰ１１と接続されている。
【０１１９】
また、各フューズとパッドＰ１１とを接続する配線の途中に共通パッドＰ１２が形成されている。
【０１２０】
各フューズＦは、パッドＰ１〜Ｐ１０のうち対応するものと共通パッドＰ１２の間に電流を印加することにより切断される。
【０１２１】
不要なフューズＦを選択的に切断することにより所定の電圧を発生させ、その電圧をパッドＰ１１から供給する。それにより、チップ個々の製造ばらつきを補償して、最適な基準電圧を設定することができる。
【０１２２】
なお、本実施形態では、電荷排出部がｐウェル構造の例について説明したが、これに限定されるものではなく、フォトダイオードから過剰電荷を排出する機能を有するものであれば何でもよい。
【０１２３】
例えば、フォトダイオードに隣接してオーバーフローコントロールゲート及びオーバーフロードレインを有したいわゆる「オーバーフロードレイン構造」のものでも、オーバーフローコントロールゲートに制御パルスを印加することによって同様の効果を得ることができる。
【０１２４】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る固体撮像装置およびその駆動方法について、図面を参照して説明する。
【０１２５】
図５は、本実施形態に係る固体撮像装置の平面構造を示す概念図である。
【０１２６】
基本的な構造は図１９に示した固体撮像装置と同様であるので、同様の構成要素については、各々同一の参照番号を付して具体的な説明に代える。
【０１２７】
素子の断面構造は、図２０に示した従来例と同様であり、また、フォトダイオード１の周辺の電位分布は図２１と同様であるので、図２０および図２１も参照して説明する。
【０１２８】
本実施形態における固体撮像装置は、駆動モードとして、全画素モードと画素混合モードを備える。駆動モードに応じてｎ型基板７０に印加する基板電圧Ｖｓｕｂを異ならせて、フォトダイオード１における飽和電荷量を制御するために、タイミング発生回路８とコンデンサ１２の間に、切替回路１３が接続されている。
【０１２９】
タイミング発生回路８は、ｎ型基板７０に印加するパルス電圧として、シャッタパルスＳＰに加えて、制御パルスＣＯＮも供給する。
【０１３０】
この固体撮像装置には、第１基準電圧発生回路５０に加えて、第２基準電圧発生回路５１が設けられている。
【０１３１】
制御パルスＣＯＮの電圧値は、第２基準電圧発生回路５１の出力信号で決定される。第２基準電圧発生回路５１の出力信号は、バッファ回路５２を通じてタイミング発生回路８に基準信号として出力される。
【０１３２】
第２基準電圧発生回路５１は、第1基準電圧発生回路５０よりも高レベルの基準電圧を発生する。
【０１３３】
このような構成により、必要に応じて、通常時の電荷移送期間に印加する高レベル基板電圧Ｖｓｕｂより高い基板電圧Ｖｓｕｂの印加が可能であり、電荷信号量を減少させることで、個々のチップの最良のダイナミックレンジを確保しつつ、さらに多くの画素数を混合モード混合させることが可能となる。
【０１３４】
例えば、第１の実施形態の場合、９画素の混合を実施可能であるが、本実施形態によれば、さらに１２画素や１８画素以上の混合を実施しても、第１の実施形態の９画素の混合以上のダイナミックレンジを確保できる。
【０１３５】
切替回路１３は、コンデンサ１２に接続された端子１４に対して、シャッタパルスＳＰが供給される端子１５、および制御パルスＣＯＮが供給される端子１６を選択的に切替えて接続する。
【０１３６】
従って、シャッタパルスＳＰまたは制御パルスＣＯＮのいずれかが、コンデンサ１２を介して、基準電圧に重畳されて基板電圧Ｖｓｕｂとしてｎ型基板７０に印加される。
【０１３７】
なお、本実施形態は、フォトダイオード１、垂直ＣＣＤ２、撮像領域３、水平ＣＣＤ４、電荷検出部５、出力アンプ６、第１基準電圧発生回路５０、および第２基準電圧発生回路５１が、ｎ型基板７０からなる同じ半導体基板チップに設けられていることを特徴とする。
【０１３８】
このような構成により、撮像装置の小型化および省電力化を図ることが可能である。
【０１３９】
しかし、第２基準発生回路５１を固体撮像素子７と同一チップに置くことにより、例えば第２基準電圧発生回路５１の発熱による半導体基板チップの熱分布に起因して、固体撮像素子７の暗電流などの特性にばらつきが生じる場合は、第２基準発生回路５１を外部回路としても良い。
【０１４０】
第２基準発生回路５１を外部回路とした場合でも、常時の電荷移送期間に印加する高レベル基板電圧Ｖｓｕｂより高い基板電圧Ｖｓｕｂを印加することが可能であり、電荷信号量を減少させる、という効果を得ることが出来る。
【０１４１】
切替回路１３による上記の選択は、図示されていない駆動モード選択部による選択に応じて供給されるモード選択信号Ｓｍにより切替えられる。
【０１４２】
制御パルスＣＯＮは、駆動モードが画素混合モードのときに、第１基準電圧発生回路５０により供給される基準電圧に重畳されてｎ型基板７０に印加される。
【０１４３】
図６は、本実施形態における駆動パルスの例を示す。
【０１４４】
図６（ａ）に示すクロックパルス２０は、垂直ＣＣＤ２の転送電極とフォトダイオード１からの信号電荷の移送を制御する電極を兼ねた電極１８へ印加される。
【０１４５】
電圧２０ａ、２０ｂが交互に印加されることにより垂直ＣＣＤ２内を電荷が転送される。
【０１４６】
電圧２０ｃが印加されている期間が、電荷の移送期間である。
【０１４７】
これは従来と同じである。
【０１４８】
図６（ｂ）は、全画素モードの場合にｎ型基板７０に印加される基板電圧２１を示す。電圧２１ａは、第１基準電圧発生回路５０から供給される基準電圧に対応し、電荷蓄積期間および電荷移送期間を通して一定である。
【０１４９】
切替回路１３を介してタイミング発生回路８から供給されるシャッタパルスＳＰについては、説明の簡略化のため図示を省略する。
【０１５０】
電圧２１ａは、図２１に示した過剰電荷を排出する閾値、すなわち飽和電荷量を規定する電位２６ａに対応する。
【０１５１】
すなわち、電圧２１ａがｎ型基板７０に印加されたときに、ｐウェル領域１７における電位障壁は電位２６ａに設定される。
【０１５２】
このように、全画素モードの場合には、電荷蓄積期間および電荷移送期間を通して一定の、図２１に示した低い電位２６ａにより飽和電荷量が規定される。
【０１５３】
図６（ｃ）には、画素混合モードの場合にｎ型基板７０に印加される基板電圧２２を示す。
【０１５４】
電圧２１ｂは、タイミング発生回路８から供給される制御パルスＣＯＮに対応する。
【０１５５】
すなわち基板電圧２２は、第１基準電圧発生回路５０から供給される基準電圧に、第２基準電圧発生回路５１の信号出力で電圧値が決定される制御パルスＣＯＮが重畳された波形を有する。
【０１５６】
基板電圧２２は、クロックパルス２０における電荷移送期間に対応して、高レベルの電圧２１ｂになり、その他の期間には低レベルの電圧２１ａである。
【０１５７】
電圧２１ｂは、図２１に示した飽和電荷量を規定する電位２６ｂに対応する。
【０１５８】
このように、画素混合モードの場合の飽和電荷量は、電荷蓄積期間には大きく設定され、電荷移送期間には小さく設定される。
【０１５９】
それにより、電荷蓄積期間には、フォトダイオード１の固有の電荷蓄積能力を活かして、分光特性、感度、およびリニアリティを損なうことなく電荷蓄積を行うことができる。
【０１６０】
しかも、電荷移送期間には、不要な電荷を排出し電荷量を減らして移送することにより、印加可能な電圧の制約を回避して画素混合モードによる良好な駆動が可能となる。
【０１６１】
次に、図６（ａ）のクロックパルス２０と、図６（ｃ）の基板電圧２２における高レベルの電圧２１ｂの位相関係について、図７を参照して説明する。
【０１６２】
図６（ａ）のクロックパルス２０、および図６（ｃ）の基板電圧２２について、そのＥ期間を拡大して、それぞれ図７（ａ）および（ｂ）に模式的に示す。
【０１６３】
また、基板電圧２２の他の例を図７（ｃ）および（ｄ）に示す。
【０１６４】
図７（ｂ）に示す基板電圧２２の電圧２１ｂの期間は、図７（ａ）のクロックパルス２０の電圧２０ａの期間と重なりを持つ。
【０１６５】
すなわち信号電荷蓄積期間の殆んどは、従来と同様の低レベルの電圧２１ａが印加され、移送期間中に、高レベルの電圧２１ｂが印加される。
【０１６６】
それにより、過剰電荷を排出する図２１の電位２６ｂよりも浅い（低い）電荷は、フォトダイオード１に蓄積されずにｎ型基板７０に排出される。
【０１６７】
高レベルの電圧２１ｂの立上りの位相は、図７（ａ）のクロックパルス２０における電圧２０ｃの立上り、すなわち移送期間の開始と同位相が望ましい。
【０１６８】
しかし、過剰電荷を排出する作用が若干低くなり、信号量の制御性が低下する。
【０１６９】
さらに信号量の制御性が低下するが、図７（ｄ）に示す制御パルス２４のように、少し遅れても構わない。
【０１７０】
また、図７（ｃ）に示すように、移送期間になる前にｎ型基板７０に高レベル２１ｂが印加されると、フォトダイオード１に蓄積された信号電荷が図２１の電位２６ｂまで排出されるため、フォトダイオード１のダイナミックレンジが低下するが、信号量の制御性は向上する。
【０１７１】
ｎ型基板７０へ印加する高レベルの電圧２１ｂの立ち下がりの位相は移送期間の終了と同時でもよいが、同期制御の容易さからは、図７（ｂ）〜（ｄ）に示すように若干遅れた方がよい。
【０１７２】
第１基準電圧発生回路５０は、図８に示す一例のように構成することができる。この第１基準電圧発生回路５０の構成は、図４に示した第１の実施形態で用いた第１基準電圧発生回路５０と同様である。
【０１７３】
また、第２基準電圧発生回路５１、バッファ回路５２、およびタイミング発生回路８は、図９あるいは図１０に示す一例のように構成することができる。
【０１７４】
まず、図９に示した第２基準電圧発生回路５１、バッファ回路５２、およびタイミング発生回路８について説明する。なお、図９におけるタイミング発生回路８は、第２基準電圧発生回路５１、バッファ回路５２から供給された信号を、制御パルスとして端子１６に供給することに関係した構成のみが示される。
【０１７５】
第２基準電圧発生回路５１は、入力端子φｐと接地（ＧＮＤ）間に、複数の抵抗を直列に接続した抵抗分割回路を備えている。入力端子φｐから、電源電圧が供給される。
【０１７６】
複数の抵抗Ｒ、Ｒ１およびＲ２の各接続点に、パッドＰ１〜Ｐ１０が形成されている。
【０１７７】
各接続点はまた、それぞれフューズＦを介して基準電圧供給用のパッドＰ１１と接続されている。
【０１７８】
また、各フューズＦとパッドＰ１１とを接続する配線の途中に、共通パッドＰ１２が形成されている。
【０１７９】
各フューズＦは、パッドＰ１〜Ｐ１０にうち対応するものと共通パッドＰ１２の間に電流を印加することにより切断される。
【０１８０】
不要なフューズＦを選択的に切断することにより所定の電圧を発生させ、その電圧をパッドＰ１１から供給する。それにより、チップ個々の製造ばらつきを補償して、最適な基準電圧を設定することができる。
【０１８１】
第２基準電圧発生回路５１から出力した信号電圧は、タイミング発生回路８を駆動するためにインピーダンス変換を行うことを目的としたバッファ回路５２に供給される。
【０１８２】
さらに、バッファ回路５２から出力された信号電圧は、タイミング発生回路８に供給される。タイミング発生回路８の内部では、電圧値調整部８ａで電圧調整を行ったのち、電圧調整が行われた基準電圧として、切り替え回路１３の端子１６に出力される。
【０１８３】
図９のような構成により、チップ個々の製造ばらつきに応じた最良のダイナミックレンジを確保するように基準電圧を設定することができる。
【０１８４】
次に、図１０に示した第２基準電圧発生回路５１、バッファ回路５２およびタイミング発生回路８の別の構成例について説明する。なお、図１０におけるタイミング発生回路８は、第２基準電圧発生回路５１、バッファ回路５２から供給された信号を、制御パルスとして端子１６に供給することに関係した構成のみが示される。
【０１８５】
まず、第２基準電圧発生回路５１は、入力端子φｐと接地（ＧＮＤ）間に、複数の抵抗を直列に接続した抵抗分割回路を備えている。入力端子φｐから、電源電圧が供給される。
【０１８６】
複数の抵抗Ｒ、Ｒ１およびＲ２の各接続点に、パッドＰ１〜Ｐ１０が形成されている。
【０１８７】
各接続点はまた、それぞれフューズＦを介して基準電圧供給用のパッドＰ１１と接続されている。
【０１８８】
また、各フューズＦとパッドＰ１１とを接続する配線の途中に、共通パッドＰ１２が形成されている。
【０１８９】
各フューズＦは、パッドＰ１〜Ｐ１０にうち対応するものと共通パッドＰ１２の間に電流を印加することにより切断される。
【０１９０】
不要なフューズＦを選択的に切断することにより所定の電圧を発生させ、その電圧をパッドＰ１１から供給する。
【０１９１】
この回路で発生したアナログ出力を、Ａ／Ｄ変換部５３でデジタル信号に変換し、Ａ／Ｄ変換部５３が出力するパラレルデータをパラレル−シリアル変換部５４でシリアルデータに変換する。
【０１９２】
さらに、第２基準電圧発生回路５１から出力され、シリアル変換された信号パルスまたは信号パルス電圧は、タイミング発生回路８を駆動するためインピーダンス変換を行うことを目的としたバッファ回路５２に供給される。
【０１９３】
バッファ回路５２から出力されたデジタルのシリアルデータである信号パルスまたは信号パルス電圧は、タイミング発生回路８に供給される。
【０１９４】
タイミング発生回路８では、供給された信号パルスまたは信号パルス電圧をシリアル／パラレル変換部８ｂでパラレルデータに変換し、さらにＤ／Ａ変換部８ｃにてアナログ信号に変換し、電圧値調整部８ａで電圧調整を行ったのち、電圧調整が行われた基準電圧として切り替え回路１３の端子１６に出力される。
【０１９５】
図１０のような構成により、図９と同様に、チップ個々の製造ばらつきに応じた最良のダイナミックレンジを確保するように基準電圧を設定することができる。
【０１９６】
なお、図９に示した構成は、図１０に示した構成と比較すると、回路が簡素である為、撮像装置の小型化が容易である、という長所を備えている。
【０１９７】
一方、図１０に示した構成は、図９に示した構成と比較すると、基準電圧をデジタル信号に変換することから、ノイズ耐性が優れた固体撮像装置を実現できる、という長所を備えている。
【０１９８】
なお、本実施形態では、タイミング発生回路８で制御パルスＣＯＮを発生させる例を示したが、ＣＣＤの水平転送パルスもしくは垂直転送パルスを供給するドライバや、ＣＣＤ出力信号を処理する信号処理部３０で制御パルスＣＯＮを発生させる構成とすることもできる。
【０１９９】
以上のとおり、本発明の第２の実施形態に係る固体撮像装置およびその駆動方法によれば、必要に応じて、通常時の電荷移送期間に印加する高レベル基板電圧Ｖｓｕｂよりも高い基板電圧Ｖｓｕｂを印加することが可能であり、電荷信号量を減少させることで、個々のチップの最良のダイナミックレンジを確保しつつ、さらに多くの画素の信号を混合することが可能となる。
【０２００】
例えば、第１の実施形態においては、９画素の混合を実施する場合が示されているが、本実施形態では、さらに１２画素や１８画素以上の混合を実施しても、第１の実施形態の９画素の混合以上のダイナミックレンジを確保できる。
【０２０１】
このように多数画素の混合が出来る理由は、以下の通りである。
【０２０２】
まず、本実施形態では、電荷蓄積期間には、フォトダイオードの固有の電荷蓄積能力を活かして、分光特性、感度、およびリニアリティを損なうことなく電荷蓄積を行うことが可能である。
【０２０３】
また、電荷移送期間には、不要な電荷を排出し電荷量を減らして移送することにより、印加可能な電圧の制約を回避して画素混合モードによる良好な駆動が可能なためである。
【０２０４】
また、第１および第２基準電圧発生回路５０、５１から単画素の信号量と複数の画素の加算信号量に適したそれぞれの基準電圧を供給することにより、複数の画素の加算信号制御を適正に行うことが可能である。
【０２０５】
さらに、基準電圧は、個々の固体撮像素子７のフォトダイオード特性のばらつきに対して、最適な電圧に調整することが可能である。
【０２０６】
すなわち、不要電荷の排出を十分に行いながら、前述のリニアリティ特性を最大にとることができるため、第２基準電圧発生回路５１で発生する基板電圧Ｖｓｕｂは、単画素の信号量を基準として基板電圧Ｖｓｕｂを設定すると画素を加算した際に基板電圧Ｖｓｕｂの設定誤差が累積して電荷転送劣化が起こる、という特性異常を防ぎ最大のダイナミックレンジを確保出来る。
【０２０７】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る固体撮像装置およびその駆動方法について、図面を参照して説明する。
【０２０８】
図１１は、本実施形態における固体撮像装置の平面構造を示す概念図である。
【０２０９】
基本的な構造は図１９に示した固体撮像装置と同様であるので、同様の構成要素については、各々同一の参照番号を付して具体的な説明に代える。
【０２１０】
素子の断面構造は、図２０に示した従来例と同様である。
【０２１１】
また、図１８に、本実施形態に係るフォトダイオード１の周辺の電位分布を示す。
【０２１２】
本実施形態における固体撮像装置は、駆動モードとして、全画素モードと画素混合モードを備える。駆動モードに応じてｎ型基板７０に印加する基板電圧Ｖｓｕｂを異ならせて、フォトダイオード１における飽和電荷量を制御するために、タイミング発生回路８とコンデンサ１２の間に、切替回路１３が接続されている。
【０２１３】
タイミング発生回路８は、ｎ型基板７０に印加するパルス電圧として、シャッタパルスＳＰに加えて、制御パルスＣＯＮも供給する。
【０２１４】
制御パルスＣＯＮの電圧値は、第２基準電圧発生回路５１の出力信号で決定される。第２基準電圧発生回路５１の出力信号は、バッファ回路５２を通じてタイミング発生回路８に基準信号として出力される。
【０２１５】
第２の基準電圧発生回路５１は、補正回路８１からの出力により、固体撮像素子７の撮像出力に応じて出力信号が補正され、その結果、基板電圧Ｖｓｕｂが適切に補正されるように構成されている。
【０２１６】
次に、図１２を用いて補正回路８１について説明する。
【０２１７】
補正回路８１は、ローパスフィルタ８３およびコンパレータ８４を有し、ローパスフィルタ８３に、出力アンプ６からの画像信号８０が入力される。ローパスフィルタ８３で画像信号８０のＤＣ成分を抽出し、抽出されたＤＣ成分についてコンパレータ８４で所定の基準電位との比較処理を行い、その比較結果を補正信号８２として第２基準電圧発生回路５１に供給するように構成される。
【０２１８】
撮像出力は、明るい被写体ほどそのＤＣ成分は低下していく特性を有している。従って、コンパレータ８４で画像信号のＤＣ成分がある電位以下であることを判定すると、通常時より高い電圧の補正信号８２を第２基準電圧発生回路５１に供給する。
【０２１９】
本実施形態の第２基準電圧発生回路５１は、第1基準電圧発生回路５０よりも高レベルの基準電圧を発生することを特徴とする。
【０２２０】
このような構成によって、例えば、画素混合モードで通常想定外の太陽のような高輝度被写体を撮像した場合に、基板電圧Ｖｓｕｂとして、通常時の電荷移送期間に印加する高レベル基板電圧Ｖｓｕｂよりも高い電圧を印加できる。それにより電荷信号量を減少させることで、画素混合モード時に明るい被写体表現ができ、優れた画像特性を得ることが出来る。
【０２２１】
切替回路１３は、コンデンサ１２に接続された端子１４に対して、シャッタパルスＳＰが供給される端子１５、および制御パルスＣＯＮが供給される端子１６を選択的に切替えて接続する。
【０２２２】
従って、シャッタパルスＳＰまたは制御パルスＣＯＮのいずれかが、コンデンサ１２を介して、基準電圧に重畳されて基板電圧Ｖｓｕｂとしてｎ型基板７０に印加される。
【０２２３】
なお、本実施形態では、フォトダイオード１、垂直ＣＣＤ２、撮像領域３、水平ＣＣＤ４、電荷検出部５、出力アンプ６、第１基準電圧発生回路５０、および第２基準電圧発生回路５１が、ｎ型基板７０からなる同じ半導体基板チップに設けられていることを特徴とする。
【０２２４】
固体撮像素子７と第２基準電圧発生回路５１が同一の半導体基板チップ７０に設けられていると、撮像装置の小型化および省電力化を図ることが出来る。
【０２２５】
しかし、第２基準発生回路５１や補正回路８１を固体撮像素子７と同一チップに置くことにより、例えば第２基準電圧発生回路５１あるいは補正回路８１の発熱による半導体基板チップ熱分布に起因して、固体撮像素子７の暗電流などに特性がばらつきが生じる場合は、第２基準発生回路５１あるいは補正回路８１、あるいはその両方を、外部回路としても良い。第２基準発生回路５１、あるいは補正回路８１、あるいはその両方を外部回路とした場合でも、本実施形態による、常時の電荷位相期間に印加する高レベル基板電圧Ｖｓｕｂより高い基板電圧Ｖｓｕｂを印加して、電荷信号量を減少させる、という効果を得ることが可能である。
【０２２６】
また、基板電圧Ｖｓｕｂは、図２１に示されるように、フォトダイオード１における飽和電荷量を制御する基準電圧として機能する。
【０２２７】
切替回路１３による上記の選択は、図示されていない駆動モード選択部による選択に応じて供給されるモード選択信号Ｓｍにより切替えられる。
【０２２８】
制御パルスＣＯＮは、駆動モードが画素混合モードのときに、第１基準電圧発生回路５０により供給される基準電圧に重畳されてｎ型基板７０に印加される。
【０２２９】
図１３は、本実施形態における駆動パルスの例を示す。
【０２３０】
図１３（ａ）に示すクロックパルス２０は、垂直ＣＣＤ２の転送電極とフォトダイオード１からの信号電荷の移送を制御する電極を兼ねた電極１８へ印加される。
【０２３１】
電圧２０ａ、２０ｂが交互に印加されることにより、垂直ＣＣＤ２内を電荷が転送される。
【０２３２】
電圧２０ｃが印加されている期間が、電荷の移送期間である。
【０２３３】
図１３（ｂ）は、全画素モードの場合にｎ型基板７０に印加される基板電圧２１を示す。電圧２１ａは、第１基準電圧発生回路５０から供給される基準電圧に対応し、電荷蓄積期間および電荷移送期間を通して一定である。
【０２３４】
切替回路１３を介してタイミング発生回路８から供給されるシャッタパルスＳＰについては、説明の簡略化のため図示を省略する。
【０２３５】
電圧２１ａは、図２１に示した過剰電荷を排出する閾値、すなわち飽和電荷量を規定する電位２６ａに対応する。
【０２３６】
すなわち、電圧２１ａがｎ型基板７０に印加されたときに、ｐウェル領域１７における電位障壁は電位２６ａに設定される。
【０２３７】
このように、全画素モードの場合には、電荷蓄積期間および電荷移送期間を通して一定の、図１８に示した低い電位２６ａにより飽和電荷量が規定される。
【０２３８】
図１３（ｃ）には、画素混合モードの場合にｎ型基板７０に印加される基板電圧２２を示す。
【０２３９】
電圧２１ｂは、タイミング発生回路８から供給される制御パルスＣＯＮに対応する。
【０２４０】
すなわち基板電圧２２は、第１基準電圧発生回路５０から供給される基準電圧に、第２基準電圧発生回路５１の信号出力で電圧値が決定される制御パルスＣＯＮが重畳された波形を有する。
【０２４１】
基板電圧２２は、クロックパルス２０における電荷移送期間に対応して、高レベルの電圧２１ｂになり、その他の期間には低レベルの電圧２１ａである。
【０２４２】
電圧２１ｂは、図１８に示した飽和電荷量を規定する電位２６ｂに対応する。
【０２４３】
このように、画素混合モードの場合の飽和電荷量は、電荷蓄積期間には大きく設定され、電荷移送期間には小さく設定される。
【０２４４】
それにより、電荷蓄積期間には、フォトダイオード１の固有の電荷蓄積能力を活かして、分光特性、感度、およびリニアリティを損なうことなく電荷蓄積を行うことができる。
【０２４５】
しかも、電荷移送期間には、不要な電荷を排出し電荷量を減らして移送することにより、印加可能な電圧の制約を回避して画素混合モードによる良好な駆動が可能となる。
【０２４６】
以上の構成は、第１の実施形態および第２の実施形態と同じである。
【０２４７】
さらに、本実施形態は、出力アンプ６からの画像信号の一部を補正回路８１に供給することを特徴とする。
【０２４８】
補正回路８１から第２基準電圧発生回路５１に補正信号８２が供給される場合の一例は、固体撮像素子７が高輝度被写体を撮像した場合である。
【０２４９】
具体的には、固体撮像素子７が高輝度被写体を撮像したときには、出力アンプ６から出力される画像信号に基づいて、高輝度被写体であることを補正回路８１が認識、判断し、補正回路８１から補正信号８２が出力される。
【０２５０】
補正信号８２を受けた第２基準電圧発生回路５１は、画素混合モード時の高輝度被写体の撮像に対応するため、電圧２１ｂから、さらに高レベルの電圧２１ｃを出力する。
【０２５１】
すなわち、本実施形態では第２基準電圧発生回路５１の電圧は、固体撮像素子７の被写体の明暗に対応し、その明暗に対応するため出力アンプ６から得られる画像信号、例えば飽和電荷量を規定する電位２６ｃ（図１８参照）となる。
【０２５２】
したがって、本実施形態では、画素混合モードの場合の飽和電荷量はより小さくなり、画素混合モード時の高輝度被写体の撮像時に優れた画像特性を得ることが出来る。
【０２５３】
次に、図１３（ａ）のクロックパルス２０と、図１３（ｃ）の基板電圧２２における高レベルの電圧２１ｂの位相関係について、図１４を参照して説明する。
【０２５４】
図１３（ａ）のクロックパルス２０、および図１３（ｃ）の基板電圧２２について、そのＥ期間を拡大して、それぞれ図１４（ａ）および（ｂ）に模式的に示す。
【０２５５】
また、基板電圧２２の他の例を図１４（ｃ）および（ｄ）に示す。
【０２５６】
図１４（ｂ）に示す基板電圧２２の電圧２１ｂの期間は、図１４（ａ）のクロックパルス２０の電圧２０ａの期間と重なりを持つ。
【０２５７】
すなわち信号電荷蓄積期間の殆んどでは、従来と同様の低レベルの電圧２１ａが印加され、移送期間中に、高レベルの電圧２１ｂが印加される。
【０２５８】
それにより、図１８における過剰電荷を排出する電位２６ｂよりも浅い（低い）電荷は、フォトダイオード１に蓄積されずにｎ型基板７０に排出される。
【０２５９】
高レベルの電圧２１ｂの立上りの位相は、図１４（ａ）のクロックパルス２０における電圧２０ｃの立上り、すなわち移送期間の開始と同位相が望ましい。
【０２６０】
しかし、過剰電荷を排出する作用が若干低くなり、信号量の制御性が低下する。
【０２６１】
さらに信号量の制御性が低下するが、図１４（ｄ）に示す制御パルス２４のように、少し遅れても構わない。
【０２６２】
また、図１４（ｃ）に示すように、移送期間になる前にｎ型基板７０に高レベル２１ｂが印加されると、フォトダイオード１に蓄積された信号電荷が図２１の電位２６ｂまで排出されるため、フォトダイオード１のダイナミックレンジが低下するが、信号量の制御性は向上する。
【０２６３】
ｎ型基板７０へ印加する高レベルの電圧２１ｂの立ち下がりの位相は、移送期間の終了と同時でもよいが、同期制御の容易さからは、図１４（ｂ）〜（ｄ）に示すように若干遅れた方がよい。
【０２６４】
さらに、補正回路８１で高輝度被写体を撮像したことを検知した場合は、図１４（ｂ）〜（ｄ）に示す基板電圧２２〜２４としては、低レベルの電圧２１ａと、より高レベルの電圧２１ｃが印加される。
【０２６５】
第１基準電圧発生回路５０は、図１５に示す一例のように構成することができる。この第１基準電圧発生回路５０は、図４に示した第１の実施形態、および図８に示した第２の実施形態で用いた第１基準電圧発生回路５０と同じである。
【０２６６】
また、第２基準電圧発生回路５１、バッファ回路５２およびタイミング発生回路８は、図１６および図１７に示す一例のように構成することができる。
【０２６７】
まず、図１６に示す第２基準電圧発生回路５１、バッファ回路５２およびタイミング発生回路８の構成について説明する。なお、タイミング発生回路８については、第２基準電圧発生回路５１、バッファ回路５２から供給された信号を、制御パルスとして端子１６に送ることに関係した構成のみを示す。
【０２６８】
まず、第２基準電圧発生回路５１は、入力端子φｐと接地（ＧＮＤ）間に、複数の抵抗を直列に接続した抵抗分割回路を備えている。入力端子φｐから、電源電圧が供給される。
【０２６９】
また、補正回路８１から補正信号８２を受ける場合は、電源電圧に代わりに補正信号８２が第２基準電圧発生回路５１の入力端子φｐに入力される。
【０２７０】
その他の構成および回路動作は、図９に示した第２の実施形態の場合と同じである。
【０２７１】
この構成により、チップ個々の製造ばらつきに応じた最良のダイナミックレンジを確保することが出来る。
【０２７２】
次に、図１７に示した第２基準電圧発生回路５１、バッファ回路５２およびタイミング発生回路８の別の構成例について説明する。なお、タイミング発生回路８については、第２基準電圧発生回路５１、バッファ回路５２から供給された信号を、制御パルスとして端子１６に送ることに関係した構成のみを示す。
【０２７３】
まず、第２基準電圧発生回路５１は、入力端子φｐと接地（ＧＮＤ）間に、複数の抵抗を直列に接続した抵抗分割回路を備えている。入力端子φｐから、電源電圧が供給される。
【０２７４】
また、補正回路８１から補正信号８２を受ける場合は、電源電圧に代えて補正信号８２が入力端子φｐに入力される。
【０２７５】
その他の構成および回路動作は、図１０に示した第２の実施形態の場合と同様である。
【０２７６】
なお、図１６に示した構成は、図１７に示した構成と比較すると、回路が簡素である為、撮像装置が容易である、という長所を備えている。
【０２７７】
一方、図１７に示した構成は、図１６に示した構成と比較すると、基準電圧をデジタル信号に変換することから、ノイズ耐性が優れた固体撮像装置を実現できる、という長所を備えている。
【０２７８】
なお、本実施形態では、タイミング発生回路８で制御パルスＣＯＮを発生させる例を示したが、ＣＣＤの水平転送パルスもしくは垂直転送パルスを供給するドライバや、ＣＣＤ出力信号を処理する信号処理部３０で制御パルスＣＯＮを発生させることもできる。
【０２７９】
以上のとおり、本発明の第３の実施形態に係る固体撮像装置およびその駆動方法によれば、必要に応じて、通常時の電荷移送期間に印加する高レベル基板電圧Ｖｓｕｂよりも高い基板電圧Ｖｓｕｂの印加が可能であり、電荷信号量を減少させることで、個々のチップの最良のダイナミックレンジを確保しつつ、さらに多くの画素数を混合モード混合させることが可能となる。
【０２８０】
例えば、第１の実施形態の場合、９画素の混合が示されているが、本実施形態では、さらに１２画素や１８画素以上の混合を実施しても、第１の実施形態の９画素の混合以上のダイナミックレンジを確保できる。
【０２８１】
さらに、補正回路８１から補正信号８２を受けることにより、画素混合モードの飽和電荷量はより小さくなり、画素混合モード時の高輝度被写体の撮像時に優れた画像特性を得ることが出来る。
【０２８２】
このように、多画素の混合と高輝度被写体時の優れた画像特性の両立が出来る理由は、以下の通りである。
【０２８３】
まず、本実施形態では、電荷蓄積期間には、フォトダイオードの固有の電荷蓄積能力を活かして、分光特性、感度、およびリニアリティを損なうことなく電荷蓄積を行うことが可能である。
【０２８４】
また、電荷移送期間には、不要な電荷を排出し電荷量を減らして移送することにより、印加可能な電圧の制約を回避して画素混合モードによる良好な駆動が可能である。
【０２８５】
また、第１および第２基準電圧発生回路５０、５１から単画素の信号量と複数の画素の加算信号量に適したそれぞれの基準電圧を供給することにより、複数の画素の加算信号制御を適正に行うことが可能である。
【０２８６】
さらに、基準電圧は、個々の固体撮像素子７のフォトダイオード特性のばらつきに対して、最適な電圧に調整することが可能である。
【０２８７】
すなわち、不要電荷の排出を十分に行いながら、前述のリニアリティ特性を最大にとることができるため、第２の基準電圧発生回路５１で発生する基板電圧Ｖｓｕｂの設定により、単画素の信号量を基準として基板電圧Ｖｓｕｂを設定すると画素を加算した際に基板電圧Ｖｓｕｂの設定誤差が累積し電荷転送劣化が起こる、という特性異常を防ぎ、最大のダイナミックレンジを確保可能である。
【０２８８】
以上の事項は第２の実施形態と同じ効果であるが、さらに本実施形態では、第２の基準電圧発生回路５１と補正回路８１は、個々の固体撮像素子７が有する飽和特性に合わせて、最適化した基準電圧を補正し、タイミング発生回路８に供給することが出来る。そのため、画素混合モード時の高輝度撮影時に優れた画像特性を得ることが出来る。
【０２８９】
なお、従来は基板電圧を決定する基準電圧としては、ＤＣ電圧としての基準電圧についてのみ同一の半導体基板チップ７０内にその基準電圧発生回路が設けられていたが、その基準電圧は一定値であり、また画素混合モードを備えていない固体撮像装置は、基準電圧を補正する必要はなかった。
【０２９０】
さらに、第２基準電圧発生回路５１を、固体撮像素子７が形成された同一の半導体基板チップ７０に設けるという思想がなかったため、本実施形態のような補正信号８２を第２基準電圧発生回路５１に供給することは出来なかった。
【０２９１】
しかし、本実施形態によれば、補正回路８２、第２基準電圧発生回路５１を同一の半導体基板チップ７０に備えることにより、外部装置および外部回路を介すことなく、基準電圧Ｖｓｕｂを決定するための個々の情報として画像信号８０、補正信号８２を得て、画素混合モードの電荷移送期間のときに、基準電圧Ｖｓｕｂの補正を行うことが出来る。
【０２９２】
また、本実施形態では、補正回路８１から補正信号８２を供給する構成となっているが、ＣＤＳまたはＤＳＰなどの信号処理部３０を同じ半導体基板チップ７０内に構成することにより、信号処理部３０から補正信号８２を供給する構成としてもよい。
【０２９３】
この場合は、出力アンプ６から出た信号を外部装置および外部回路に対して分配しないため、出力アンプ６からみた負荷容量が小さく、信号出力の電圧や周波数特性低下を防ぐことが出来る。
【産業上の利用可能性】
【０２９４】
本発明の固体撮像装置の駆動方法および固体撮像装置は、電荷蓄積期間には、分光特性、感度、およびリニアリティを損なうことなく電荷蓄積を行うことが可能であり、電荷移送期間に不要な電荷を排出し電荷量を減らして移送することにより、印加可能な電圧の制約を回避して画素混合モードによる良好な駆動が可能となるので、一体型ビデオカメラ、デジタルスチルカメラ、医療用内視鏡のイメージセンサとして好適である。
【図面の簡単な説明】
【０２９５】
【図１】本発明の第１の実施形態に係る固体撮像装置の平面構造を示す概念図
【図２】同固体撮像装置駆動用のパルス波形を示す波形図
【図３】同パルス波形を詳細に示す波形図
【図４】同固体撮像装置を構成する第１基準電圧発生回路の一例を示す回路図
【図５】本発明の第２の実施形態に係る固体撮像装置の平面構造を示す概念図
【図６】同固体撮像装置駆動用のパルス波形を示す波形図
【図７】同パルス波形を詳細に示す波形図
【図８】同固体撮像装置を構成する第１基準電圧発生回路の一例を示す回路図
【図９】同固体撮像装置を構成する第２基準電圧発生回路、バッファ回路、タイミング発生回路の一部の一例を示す図
【図１０】同固体撮像装置を構成する第２基準電圧発生回路、バッファ回路、タイミング発生回路の一部の他の例を示す図
【図１１】本発明の第３の実施形態に係る固体撮像装置の平面構造を示す概念図
【図１２】同固体撮像装置を構成する補正回路を示す図
【図１３】同固体撮像装置駆動用のパルス波形を示す波形図
【図１４】同パルス波形を詳細に示す波形図
【図１５】同固体撮像装置を構成する第１基準電圧発生回路の一例を示す回路図
【図１６】同固体撮像装置を構成する第２基準電圧発生回路、バッファ回路、タイミング発生回路の一部の一例を示す図
【図１７】同固体撮像装置を構成する第２基準電圧発生回路、バッファ回路、タイミング発生回路の一部の他の例を示す図
【図１８】同固体撮像装置におけるフォトダイオード周辺部の各部における電位分布を示す図
【図１９】従来例の固体撮像装置の平面構造を示す概念図
【図２０】従来例の固体撮像装置のフォトダイオード周辺部の構造を示す図１のＡ−Ａ’断面図
【図２１】図１９のフォトダイオード周辺部の各部における電位分布を示す図
【符号の説明】
【０２９６】
１  フォトダイオード
２  垂直ＣＣＤ
２ａ  垂直ＣＣＤチャンネル
３  撮像領域
４  水平ＣＣＤ
５  電荷検出部
６  出力アンプ
７  固体撮像素子
８  タイミング発生回路
８ａ  電圧値調整部
８ｂ  シリアル／パラレル変換部
８ｃ  Ｄ／Ａ変換部
９  基準電圧発生回路
１０  ダイオード
１１  抵抗
１２  コンデンサ
１３  切替回路
１４、１５、１６  端子
１７  ｐウェル領域
１８  電極
１９  素子分離領域
２０  クロックパルス
２０ａ、２０ｂ、２０ｃ  電圧
２１、２２、２３、２４  基板電圧
２１ａ、２１ｂ、２１ｃ  電圧
２４  移送ゲート領域
２５ａ、２５ｂ  電位
２６ａ、２６ｂ、２６ｃ  電位
５０  第１基準電圧発生回路
５１  第２基準電圧発生回路
５２  バッファ回路
５３  Ａ／Ｄ変換部
５４  パラレル／シリアル変換部
７０、７５  ｎ型基板
８０  画像信号
８１  補正回路
８２  補正信号
８３  ローパスフィルタ
８４  コンパレータ
【図１】
2007036609.tif 000003
【図２】
2007036609.tif 000004
【図３】
2007036609.tif 000005
【図４】
2007036609.tif 000006
【図５】
2007036609.tif 000007
【図６】
2007036609.tif 000008
【図７】
2007036609.tif 000009
【図８】
2007036609.tif 000010
【図９】
2007036609.tif 000011
【図１０】
2007036609.tif 000012
【図１１】
2007036609.tif 000013
【図１２】
2007036609.tif 000014
【図１３】
2007036609.tif 000015
【図１４】
2007036609.tif 000016
【図１５】
2007036609.tif 000017
【図１６】
2007036609.tif 000018
【図１７】
2007036609.tif 000019
【図１８】
2007036609.tif 000020
【図１９】
2007036609.tif 000021
【図２０】
2007036609.tif 000022
【図２１】
2007036609.tif 000023