(57)【要約】【課題】複数の画像処理を実行する画像処理装置において、構成の簡素化と処理の高速化を可能にする。【解決手段】画像データには行の区切りを示すライン識別情報が埋め込まれている。画像処理装置は、所定の画像処理を実行する画像処理ブロック１３２を複数備えており、それぞれの画像処理ブロック１３２は、付加情報抽出ブロックＢ１と、画像処理実行ブロックＢ２と、付加情報再付加ブロックＢ３とを有する。画像処理ブロック１３２は、付加情報抽出ブロックＢ１においてライン識別情報を認識し、これを画像データから削除する処理を行い、その後画像処理実行ブロックＢ２において所定の画像処理を実行する。画像処理の実行に際しては、付加情報抽出ブロックＢ１において認識されたライン識別情報を利用する。そして、画像処理ブロック１３２は付加情報再付加ブロックＢ３において、画像処理が実行された画像データに再びライン識別情報を埋め込み、画像データを後段に出力する。【選択図】図３
2007304818.tif 000002
【特許請求の範囲】
【請求項１】
入力された複数行複数列の画素からなる画像データに対して実行する画像処理に用いられる付加情報を当該画像データに埋め込む情報付加手段と、
前記情報付加手段により前記画像データに埋め込まれた付加情報を認識し、当該付加情報を用いて前記画像データに前記画像処理を実行する画像処理手段と、
前記画像処理手段により画像処理が実行された画像データを出力する出力手段と
を備えることを特徴とする画像処理装置。
【請求項２】
前記情報付加手段は、
前記画像データの行の区切りを示す情報を前記付加情報として埋め込む
ことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記情報付加手段は、
前記画像データの終端を示す情報を前記付加情報として埋め込む
ことを特徴とする請求項１に記載の画像処理装置。
【請求項４】
前記画像処理手段は、
それぞれ異なる画像処理を実行する複数の画像処理部を備え、
前記複数の画像処理部の少なくとも１つは、
前記画像データから前記付加情報を削除する抽出部と、
前記抽出部により前記画像データから削除された付加情報を用いて、当該付加情報が削除された画像データに対して画像処理を実行する処理実行部と、
前記処理実行部により画像処理が実行された画像データに、前記抽出部により削除された付加情報に相当する情報を付加して後段の画像処理部に供給する供給部とを有する
ことを特徴とする請求項１に記載の画像処理装置。
【請求項５】
前記画像処理手段は、
それぞれ異なる画像処理を実行する複数の画像処理部を備え、
前記情報付加手段は、
前記複数の画像処理部のそれぞれに用いられるパラメータを前記付加情報として埋め込む
ことを特徴とする請求項１に記載の画像処理装置。
【請求項６】
前記複数の画像処理部の少なくとも１つは、
前記画像データに埋め込まれた付加情報に含まれるパラメータを認識する認識部と、
前記認識部により認識されたパラメータに自らが用いるパラメータが含まれるとき、当該パラメータを用いて前記画像データに画像処理を実行する処理実行部と、
前記付加情報から前記処理実行部において用いられるパラメータを削除して後段の画像処理部に供給する供給部とを有する
ことを特徴とする請求項５に記載の画像処理装置。
【請求項７】
コンピュータに、
入力された複数行複数列の画素からなる画像データに対して実行する画像処理に用いられる付加情報を当該画像データに埋め込む機能と、
前記画像データに埋め込まれた前記付加情報を認識し、当該付加情報を用いて前記画像データに所定の画像処理を実行する機能と、
前記画像処理が実行された画像データを出力する機能と
を実現させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像処理装置において複数の異なる画像処理を実行するための技術に関する。
【背景技術】
【０００２】
ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）を用いた画像処理装置には、複数の画像処理を実行できるものがある。また、画像処理装置が実行する画像処理には、それぞれの処理に応じたパラメータ（例えば拡大・縮小処理であれば、倍率等）が必要となるものがある。このようなパラメータは、それぞれの画像処理を実行する処理ブロックに対応するレジスタに書き込まれ、それぞれの画像処理はレジスタへの書き込みが終了してから開始される。
【０００３】
ここで、従来の画像処理装置の構成の一例を図９に示す。同図に示すように、この画像処理装置９００は、画像入力部９１０と、レジスタ設定部９２０と、画像処理部９３０と、バッファ部９４０と、画像出力部９５０とを備えている。この構成において、レジスタ設定部９２０はＣＰＵ（Central Processing Unit）により実現され、画像処理部９３０はＡＳＩＣにより実現されているものとする。このような画像処理装置９００においては、レジスタ設定部９２０は画像処理部９３０のレジスタＩＦ（インタフェース）部９３４を介して、画像処理部９３０の各処理ブロック（入力ＩＦ９３１、画像処理ブロック９３２ａ〜９３２ｃおよび出力ＩＦ１３３）に対応するレジスタ９３５ａ〜９３５ｅにパラメータを書き込む必要がある。
【０００４】
また、画像処理ブロックがフィルタ処理のような複数行の画像データを参照する処理を行う場合には、図１０に示すようなラインバッファが必要となる。ラインバッファに各行の画像データを適切に格納するためには、画像データの行やページの区切りを正しく認識する必要がある。そのため、画像処理部９３０は、画像データを供給する信号線とは異なる信号線を介して、行の区切りを示すライン同期信号やページの区切りを示すページ同期信号の供給を受けている。また、画像処理ブロック９３２ａ〜９３２ｃにおいては、画素カウンタ９３６ａ〜９３６ｃを用いて画素データをカウントし、行やページの区切りを特定する必要がある。
【特許文献１】特開２００３−３０４３８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上述のような構成を有する画像処理装置においては、各画像処理を実行するためにはＣＰＵによるレジスタへの書き込みを待たねばならないため、処理に遅延が生じていた。また、レジスタに書き込むためのＩＦや、ライン同期信号・ページ同期信号を入力するための信号線が必要となるため、画像処理部（すなわちＡＳＩＣ等）のパッケージサイズが大型化し、コスト高になるという不都合も生じていた。
【０００６】
本発明はかかる事情に鑑みてなされたものであり、その目的は、複数の画像処理を実行する画像処理装置において、構成の簡素化と処理の高速化を可能にするための技術を提供することにある。
【課題を解決するための手段】
【０００７】
上述の目的を達成するために、本発明は、入力された複数行複数列の画素からなる画像データに対して実行する画像処理に用いられる付加情報を当該画像データに埋め込む情報付加手段と、前記情報付加手段により前記画像データに埋め込まれた付加情報を認識し、当該付加情報を用いて前記画像データに前記画像処理を実行する画像処理手段と、前記画像処理手段により画像処理が実行された画像データを出力する出力手段とを備える画像処理装置を提供する。
【０００８】
また、本発明において、前記画像処理手段は、それぞれ異なる画像処理を実行する複数の画像処理部を備え、前記複数の画像処理部の少なくとも１つは、前記画像データから前記付加情報を削除する抽出部と、前記抽出部により前記画像データから削除された付加情報を用いて、当該付加情報が削除された画像データに対して画像処理を実行する処理実行部と、前記処理実行部により画像処理が実行された画像データに、前記抽出部により削除された付加情報に相当する情報を付加して後段の画像処理部に供給する供給部とを有する構成であることが望ましい。
【０００９】
あるいは、本発明において、前記画像処理手段は、それぞれ異なる画像処理を実行する複数の画像処理部を備え、前記情報付加手段は、前記複数の画像処理部のそれぞれに用いられるパラメータを前記付加情報として埋め込む構成であることが望ましい。さらに、前記複数の画像処理部の少なくとも１つは、前記画像データに埋め込まれた付加情報に含まれるパラメータを認識する認識部と、前記認識部により認識されたパラメータに自らが用いるパラメータが含まれるとき、当該パラメータを用いて前記画像データに画像処理を実行する処理実行部と、前記付加情報から前記処理実行部において用いられるパラメータを削除して後段の画像処理部に供給する供給部とを有する構成であると、より好適である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図面を参照しながら説明する。ここでは、本発明に係る画像処理装置として２つの実施形態を例示して説明する。これらの画像処理装置は、例えば、複写機やカラープリンタ等の画像形成装置に搭載されるものである。なお、以下に示す２つの実施形態は、それぞれ異なる画像処理装置を説明しているが、これらを適宜に組み合わせて実施することも可能である。
【００１１】
また、説明の便宜上、以下に示す実施形態においては、画素データは、レッド（Ｒ）、グリーン（Ｇ）およびブルー（Ｂ）の各色について８ビットの階調（すなわち各色２５６階調）を有するデータであるとする。すなわち、以下の実施形態における画像データは、いわゆる２４ビットカラーのフルカラー画像データである。また、以下の説明においては、画素データの色を６桁の１６進数の値で示す。そして、その表記に際しては、Ｃ言語等の表記方法に準じ、先頭に「0x」を付して１０進数と区別する。例えば「0x000000」と表記される値は、１〜２桁目がＲの階調、３〜４桁目がＧの階調、５〜６桁目がＢの階調を表しており、このように表記される画素データの色が「黒」であることを表現している。同様に、例えば「0xffffff」、「0xff0000」と表記される値は、それぞれ、画素データの色が「白」、「赤」であることを表現している。
【００１２】
［第１実施形態］
図１は、本発明の第１の実施形態である画像処理装置１００の機能構成を示した機能ブロック図である。同図に示すように、画像処理装置１００の構成を機能別に分類すると、画像入力部１１０と、情報付加部１２０と、画像処理部１３０と、バッファ部１４０と、画像出力部１５０とに大別される。
【００１３】
画像入力部１１０は、スキャナやコンピュータ等の入力装置から画像データを取得するためのインタフェース部であり、画像処理装置１００に画像データを供給する機能を実現する。なお、ここで画像データとは、それぞれが所定の色調や階調を表す画素データをマトリクス（行列）状に配列することで１つのページを表現するデータの集合のことである。つまり、画像データは、画素データを行方向および列方向に複数配列してなるデータである。画像入力部１１０は、このような画像データを１次元的なデータ列として、第１行から順次供給する。
【００１４】
情報付加部１２０は、画像入力部１１０から供給された画像データに付加情報を埋め込む機能を実現する。情報付加部１２０の機能は、例えば、ＣＰＵが所定のプログラムを実行することにより実現される。ここで付加情報とは、画像データの行の区切りやページの区切りを表す情報である。付加情報は、画像データを表すデータ列中の所定の間隔毎に埋め込まれる。
【００１５】
図２は、本実施形態における付加情報が埋め込まれた画像データを示した概念図である。同図において、Ｄ１、Ｄ２およびＤ３はそれぞれ、第１行、第２行および第３行の画像データを表している。また、Ｌ１、Ｌ２およびＬ３はそれぞれ、第１行、第２行および第３行の画像データの終端を示す「ライン識別情報」を表しており、Ｐ１はこの画像データの終端を示す「ページ識別情報」を表している。このライン識別情報とページ識別情報が、本実施形態における「付加情報」に相当する。なお、同図に図示されてはいないものの、第４行以降についても同様に、各行の画像データの間にその区切りを示すライン識別情報が埋め込まれている。ライン識別情報はライン同期信号（ラインシンク）に相当し、ページ識別情報はページ同期信号（ページシンク）に相当する付加情報である。また、ページ識別情報が埋め込まれることにより、異なるページの画像データの区切りを認識することが可能となっている。
【００１６】
ライン識別情報とページ識別情報は、それぞれ、所定の画素数（本実施形態においては「４」である。）のパターンに対応するデータとなっており、各々が互いに異なる値をとることで各々を識別可能としている。また、ライン識別情報とページ識別情報は、通常の画像データにおいては発生し得ない画素パターンとすることで、画像データとの識別を可能としている。例えば、隣り合う画素データが「黒（0x000000）」から「白（0xffffff）」に急激に変化するようなことは、通常の画像データにおいてはほとんど発生することがない。そこで、本実施形態においては、付加情報としてこのような階調変化の組み合わせを用いることとしている。具体的には、例えば、ライン識別情報を「黒・白・黒・白」という４画素分の画素データの組み合わせとし、ページ識別情報を「白・黒・白・黒」という４画素分の画素データの組み合わせとすればよい。
【００１７】
ここで図１の説明に戻る。画像処理部１３０は、所定の複数の画像処理を実行する機能を実現する。この機能は、例えばＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）により実現される。画像処理部１３０は、より詳細には、入力ＩＦ１３１と、画像処理ブロック１３２ａ、１３２ｂおよび１３２ｃと、出力ＩＦ１３３とに分類される。
【００１８】
入力ＩＦ１３１および出力ＩＦ１３３は、画像処理部１３０が画像データの入出力を行うためのインタフェース（InterFace）部である。入力ＩＦ１３１および出力ＩＦ１３３は、バッファ部１４０に画像処理や画像データに関する情報を書き込み、あるいはここから読み出す。バッファ部１４０はＲＡＭ（Random Access Memory）等のメモリにより構成され、必要なデータを一時的に記憶する機能を実現する。
【００１９】
画像処理ブロック１３２ａ〜１３２ｃは、それぞれが異なる画像処理を実行する。なお、画像処理ブロック１３２ａ〜１３２ｃにおいて行われる画像処理は特に限定されないが、例えば、色変換処理や圧縮・伸張処理、拡大・縮小処理、フィルタ処理などである。また、以下の説明において、画像処理ブロック１３２ａ〜１３２ｃを特に区別する必要がない場合には、これらの総称として「画像処理ブロック１３２」という表記を用いる。
【００２０】
ここで図３は、画像処理ブロック１３２の構成を示したブロック図である。同図に示すように、画像処理ブロック１３２は、付加情報抽出ブロックＢ１と、画像処理実行ブロックＢ２と、付加情報再付加ブロックＢ３とに分類される。付加情報抽出ブロックＢ１は、画像データに埋め込まれた付加情報を認識して削除する機能を有する。つまり、付加情報抽出ブロックＢ１は、付加情報を抜き出した状態の画像データを画像処理実行ブロックＢ２に供給する。画像処理実行ブロックＢ２は、付加情報抽出ブロックＢ１から供給された画像データに対して所定の画像処理を実行する機能を有する。画像処理実行ブロックＢ２は、必要に応じて付加情報抽出ブロックＢ１が抽出した付加情報を参照し、この付加情報を用いて画像処理を実行する。付加情報再付加ブロックＢ３は、画像処理実行ブロックＢ２が画像処理を実行した画像データの所定の位置に付加情報を再び付加し、この画像データを後段の画像処理ブロックに供給する機能を有する。画像処理ブロック１３２にこのような機能を実装するのは、以下の理由による。
【００２１】
図４は、各種の画像処理の前後における画像データの長さ（すなわち容量）の変化を示した概念図である。なお、同図において、Ｄ１は処理前の１行分の画像データ（以下「ラインデータ」という。）を表し、Ｄ１ａ、Ｄ１ｂおよびＤ１ｃは処理後のラインデータを表している。同図に示すように、画像処理の種類によっては、その前後でラインデータの長さに変化が生じる。例えば、拡大処理であればラインデータは長くなるし、圧縮処理であればラインデータは短くなる。特に、圧縮処理の場合、そのアルゴリズムによっては処理後のラインデータの長さは必ずしも一定とはならないため、処理後の各行のラインデータの長さがまちまちとなる場合もある。そのため、画像データが１次元のデータ列として出力されるときには、各ラインデータの区切りを示す情報がなければその区切りを認識することができず、その後に適切な画像処理を行うことが不可能となる。
【００２２】
また、例えばフィルタ処理のように、処理の前後で画像データの長さが変化しない画像処理であっても、ラインデータに含まれる画素データの内容そのものは変化する。それゆえ、付加情報を含んだまま画像処理実行ブロックＢ２が画像処理を実行すると、付加情報に相当する画素データの内容が本来の内容とは異なってしまい、それが付加情報であることが認識できなくなる。これらの理由から、画像処理ブロック１３２は、画像処理実行ブロックＢ２に供給する画像データから付加情報を一時的に削除することとしている。また、後段の画像処理ブロックにおける処理の便宜のため、画像処理ブロック１３２は、処理後の画像データに対して再び付加情報を付加することとしている。
【００２３】
ここで図１の説明に戻る。画像出力部１５０は、画像データを出力するためのインタフェース部であり、画像形成装置に画像データを供給する機能を実現する。画像出力部１５０から画像データを供給された画像形成装置は、この画像データにより表される画像を記録用紙に形成する。
【００２４】
このような構成の画像処理装置１００によれば、付加情報（ライン識別情報、ページ識別情報）により画像データの行およびページの区切りを認識することができるため、ＣＰＵが画像処理部１３０にライン同期信号やページ同期信号を供給したり、画像処理ブロックのそれぞれが画素データのカウントを行ったりする必要がない。そのため、この画像処理装置１００によれば、ライン同期信号やページ同期信号を供給するための信号線や端子が不要となり、また、画素カウンタも不要となるため、装置の簡素化やパッケージサイズの小型化が可能となる。
【００２５】
［第２実施形態］
続いて、本発明の第２の実施形態を説明する。図５は、本実施形態の画像処理装置２００の機能構成を示した機能ブロック図である。同図に示すように、画像処理装置２００の構成を機能別に分類すると、画像入力部２１０と、情報付加部２２０と、画像処理部２３０と、バッファ部２４０と、画像出力部２５０とに大別される。このうち、画像入力部２１０、バッファ部２４０および画像出力部２５０の各機能は、それぞれ、上述の画像処理装置１００の画像入力部１１０、バッファ部１４０および画像出力部１５０の各機能とほぼ同様である。そのため、ここではこれらの各部の説明を省略する。
【００２６】
情報付加部２２０は、上述の情報付加部１２０と同様に、画像入力部２１０から供給された画像データに付加情報を埋め込む機能を有するが、本実施形態の情報付加部２２０は、その埋め込む付加情報の内容に異なる部分がある。この情報付加部２２０は、上述のライン識別情報とページ識別情報に相当する情報に加え、画像処理部２３０が実行する画像処理に必要なヘッダ情報を画像データに埋め込むように構成されている。なお、ヘッダ情報の詳細については、後述する。
【００２７】
画像処理部２３０は、所定の複数の画像処理を実行する機能を実現する。画像処理部２３０は、より詳細には、入力ＩＦ２３１と、画像処理ブロック２３２ａ、２３２ｂおよび２３２ｃと、出力ＩＦ２３３とに分類される。画像処理ブロック２３２ａ、２３２ｂおよび２３２ｃは、それぞれ所定の画像処理を実行する。画像処理ブロック２３２ａ〜２３２ｃにおいて行われる画像処理は特に限定されないが、例えば、色変換処理や圧縮・伸張処理、拡大・縮小処理、フィルタ処理などである。以下では、画像処理ブロック２３２ａ、２３２ｂおよび２３２ｃが実行する画像処理のことを、それぞれ「画像処理Ａ」、「画像処理Ｂ」および「画像処理Ｃ」という。また、以下の説明において、画像処理ブロック２３２ａ〜２３２ｃを特に区別する必要がない場合には、これらの総称として「画像処理ブロック２３２」という表記を用いる。
【００２８】
ここで図６は、画像処理ブロック２３２の構成を示したブロック図である。同図に示すように、画像処理ブロック２３２は、付加情報抽出ブロックｂ１と、画像処理実行ブロックｂ２と、付加情報再付加ブロックｂ３とに分類される。付加情報抽出ブロックｂ１は、画像データに埋め込まれた付加情報を認識して削除する機能を有する。画像処理実行ブロックｂ２は、付加情報抽出ブロックｂ１から供給された画像データに対して所定の画像処理を実行する機能を有する。このとき、画像処理実行ブロックｂ２は、付加情報抽出ブロックｂ１により抽出された付加情報のうち、自ブロックにおいて必要なヘッダ情報を参照し、このヘッダ情報を用いて画像処理を実行する。付加情報再付加ブロックｂ３は、画像処理実行ブロックｂ２が画像処理を実行した画像データの所定の位置に付加情報を再び付加し、この画像データを後段の画像処理ブロックに供給する機能を有する。このとき、付加情報再付加ブロックｂ３は、画像処理実行ブロックｂ２が用いたヘッダ情報、すなわち自ブロックにおいて必要なヘッダ情報を除外し、このヘッダ情報以外の付加情報を付加するように構成されている。
【００２９】
なお、本実施形態の入力ＩＦ２３１および出力ＩＦ２３３は、第１実施形態の入力ＩＦ１３１および出力ＩＦ１３３と同様の機能に加え、上述の付加情報抽出ブロックｂ１および付加情報再付加ブロックｂ３に相当する機能を有している。そして、入力ＩＦ２３１および出力ＩＦ２３３は、バッファ部２４０にヘッダ情報やパラメータ等の付加情報を書き込み、あるいはここから読み出す。バッファ部２４０に書き込まれる付加情報は、例えば、個々の処理ブロックに依存しないパラメータや、全ての処理ブロックに共通するパラメータなどである。
【００３０】
なお、ここにおいて、パラメータとは種々の画像処理を実行する際に必要となる設定情報のことである。例えば、拡大・縮小処理であれば「倍率」がパラメータの一例に相当し、圧縮処理であれば「圧縮率（圧縮レベル）」がパラメータの一例に相当する。また、上述したように、個々の処理ブロックに依存しない情報もパラメータに含まれる。このようなパラメータとしては、例えば、画像データのサイズや形式等がある。
【００３１】
図７は、本実施形態における付加情報が埋め込まれた画像データを示した概念図である。同図において、Ｄ１、Ｄ２およびＤ３はそれぞれ、第１行、第２行および第３行の画像データを表している。また、Ｐｅ１はこの画像データの終端を示す「ページ識別情報」を表している。ページ識別情報は、所定の画素パターンとして画像データに埋め込まれる。
【００３２】
また、画像データの先頭部分にあるＨｓ、Ｈ１およびＨｅは、全体として「ヘッダ情報」を示す付加情報を構成している。このうち、ＨｓおよびＨｅはそれぞれ、ヘッダ情報の開始位置と終了位置を表す画素パターンとなっており、Ｈ１はヘッダ情報の実体的内容であるパラメータ等のデータとなっている。
【００３３】
ヘッダ情報Ｈ１は、複数の処理ＩＤ（ＩＤ１、ＩＤ２、ＩＤ３…）と、これに対応するパラメータ（Ｐ１１、Ｐ１２、Ｐ２１、Ｐ３１…）とを含んでいる。処理ＩＤは画像処理ブロック２３２、入力ＩＦ２３１または出力ＩＦ２３３を一意的に特定するための識別情報である。すなわち、それぞれの処理ＩＤは画像処理ブロック２３２、入力ＩＦ２３１または出力ＩＦ２３３のいずれかに対応する。また、それぞれの処理ＩＤには１または複数のパラメータが対応付けられており、このパラメータはそれぞれの処理ＩＤに対応する画像処理ブロック２３２等において用いられる。
【００３４】
なお、本実施形態の「ライン識別情報」も、上述のヘッダ情報に類似した構造となっている。Ｌｓ１およびＬｅ１がそれぞれ、第１行のラインデータに対応するライン識別情報の開始位置と終了位置を表す画素パターンとなっており、これらの画素パターンに挟まれるようにしてパラメータ（Ｐ１）が埋め込まれている。このようなパラメータは、ライン毎に固有の情報を設定するときに埋め込まれる。また、この構造は、第２行（Ｌｓ２、Ｐ２、Ｌｅ２）および第３行（Ｌｓ３、Ｐ３、Ｌｅ３）のラインデータに対応するライン識別情報についても同様である。
【００３５】
続いて、画像処理装置２００が画像処理を実行するときの動作を説明する。ここでは、ヘッダ情報に対する処理を中心に説明し、その他の処理については適宜省略する。また、以下の説明においては、入力ＩＦ２３１、画像処理ブロック２３２ａ、２３２ｂ、２３２ｃおよび出力ＩＦ２３３に対応する処理ＩＤは、それぞれ、「ＩＤ１」、「ＩＤ２」、「ＩＤ３」、「ＩＤ４」および「ＩＤ５」であるとする。
【００３６】
図８は、画像処理部２３０の各部に供給される画像データを説明するための図である。なお、同図においては、ヘッダ情報以外の付加情報を省略している。つまり、同図に示すデータＤは、ライン識別情報やページ識別情報を含んだものとなっている。同図に示すように、入力ＩＦ２３１に供給される画像データには、入力ＩＦ２３１、画像処理ブロック２３２ａ〜２３２ｃおよび出力ＩＦ２３３に対応するヘッダ情報の全てが含まれている。この画像データを供給された入力ＩＦ２３１は、ヘッダ情報から自らに対応する処理ＩＤ（ＩＤ１）を特定し、この処理ＩＤに対応付けられたパラメータ（Ｐ１１、Ｐ１２）をバッファ部１４０に書き込む。そして入力ＩＦ２３１は、自らが用いた処理ＩＤとパラメータを削除したヘッダ情報を画像データに付加し、後段の画像処理ブロック２３２ａに供給する。
【００３７】
画像処理ブロック２３２ａに供給される画像データは、ヘッダ情報の一部が削除されている。これは、前段の処理ブロックである入力ＩＦ２３１が、自らが用いたヘッダ情報を削除したからである。画像処理ブロック２３２ａはこの画像データのヘッダ情報から自らに対応する処理ＩＤ（ＩＤ２）を特定し、この処理ＩＤに対応付けられたパラメータ（Ｐ２１）を用いて画像処理を実行する。そして画像処理ブロック２３２ａは、自らが用いた処理ＩＤとパラメータを削除したヘッダ情報を画像データに付加し、後段の画像処理ブロック２３２ｂに供給する。
【００３８】
画像処理ブロック２３２ｂは、具体的な画像処理の内容は異なるものの、基本的には、上述の画像処理ブロック２３２ａと同様の手順で画像データからヘッダ情報を参照したり、ヘッダ情報を画像データに付加したりする動作を行う。しかし、同図に示す場合のように、自ブロックに対応する処理ＩＤ（ＩＤ３）がヘッダ情報に含まれていない場合には、画像処理ブロック２３２ｂは画像処理を実行せずに、画像データをそのまま後段の画像処理ブロック２３２ｃに供給する。また、画像処理ブロック２３２ｃ、出力ＩＦ２３３のそれぞれも、上述の入力ＩＦ２３１や画像処理ブロック２３２ａ、２３２ｂと同様の動作を行う。
【００３９】
このような動作を行うことにより、本実施形態の画像処理装置２００は、個々の画像処理に係るパラメータをレジスタに書き込むことなく画像処理を実行することが可能となる。そのため、この画像処理装置２００においては、レジスタや、ＣＰＵがレジスタにデータを書き込むための信号線や端子が不要となるため、装置の簡素化やパッケージサイズの小型化が可能となる。加えて、本実施形態の画像処理装置２００によれば、ＣＰＵからレジスタにパラメータを書き込む必要がないため、ＣＰＵのクロック周波数（すなわち性能）に依存せずに画像処理を実行することが可能となる。そのため、例えば、画像処理部２３０のＡＳＩＣが画像処理装置２００や上位装置のＣＰＵよりも高速に動作可能である場合などに、ＡＳＩＣの本来の性能を十分に発揮させて画像処理を実行することができる。
【００４０】
［変形例］
以上の説明においては、２つの実施形態を例示して本発明を説明したが、本発明は上述の実施形態に限定されるものではなく、その他の種々の態様にて実施することが可能である。本発明においては、例えば、上述した実施形態に対して以下のような変形を適用することができる。なお、これらの変形は、各々を適宜に組み合わせることも可能である。
【００４１】
上述の実施形態においては、画像データはＲ、Ｇ、Ｂの各色について８ビットの階調を有する画素データの集合であると説明したが、画像データはこのような形式に限定されない。例えば、輝度成分（Ｙ）のみからなる画像データや、輝度成分と色差成分（Ｃｂ、Ｃｒ）からなる画像データであってもよいし、より階調数の大きい（あるいは小さい）画像データであってもよい。
【００４２】
また、上述の第２実施形態においては、使用済みのヘッダ情報（すなわち、前段の処理ブロックにおいて用いたパラメータ等）を削除する態様を説明したが、使用済みのヘッダ情報は必ずしも削除する必要はなく、そのままの状態で後段の処理ブロックに供給してもよい。しかしながら、各処理ブロックが処理するデータ容量に鑑みれば、使用済みのヘッダ情報を削除したほうが、効率的な画像処理を実行することができるといえる。
【００４３】
また、上述の第２実施形態においては、特定の処理ブロックに処理を行わせないようにするためには、対応する処理ＩＤをヘッダ情報内に埋め込まないようにすると説明したが、このような態様に限定されない。例えば、ヘッダ情報内に当該ブロックでの処理を行わない旨の情報を埋め込む態様としてもよいし、ＣＰＵが処理の実行を要求する処理ブロックを指定する態様としてもよい。後者の場合、ある処理ブロックが処理の実行を要求されていなかった場合、自ブロックに対応するヘッダ情報を削除する処理のみ行って、画像データをそのまま後段の処理ブロックに供給するようにしてもよい。
【００４４】
また、上述の実施形態においてＣＰＵやＡＳＩＣにより実現されていた機能は、コンピュータがプログラムを実行することによって実現することもできる。すなわち、本発明は、上述した画像処理装置のみならず、上述の画像処理装置が実行する機能を実現するためのプログラムとしても提供され得るものである。
【図面の簡単な説明】
【００４５】
【図１】本発明の第１の実施形態である画像処理装置の機能構成を示した機能ブロック図である。
【図２】同実施形態における付加情報が埋め込まれた画像データを示した概念図である。
【図３】同実施形態における画像処理ブロックの構成を示したブロック図である。
【図４】各種の画像処理の前後における画像データの長さの変化を示した概念図である。
【図５】本発明の第２の実施形態である画像処理装置の機能構成を示した機能ブロック図である。
【図６】同実施形態における画像処理ブロックの構成を示したブロック図である。
【図７】同実施形態における付加情報が埋め込まれた画像データを示した概念図である。
【図８】同実施形態において画像処理部の各部に供給される画像データを説明するための図である。
【図９】従来の画像処理装置の構成の一例を示した図である。
【図１０】従来の画像処理部の構成の一例を示した図である。
【符号の説明】
【００４６】
１００、２００、９００…画像処理装置、１１０、２１０…画像入力部、１２０、２２０…情報付加部、１３０、２３０…画像処理部、１３１、２３１…入力ＩＦ、１３２、１３２ａ、１３２ｂ、１３２ｃ、２３２、２３２ａ、２３２ｂ、２３２ｃ…画像処理ブロック、Ｂ１、ｂ１…付加情報抽出ブロック、Ｂ２、ｂ２…画像処理実行ブロック、Ｂ３、ｂ３…付加情報再付加ブロック、１３３…出力ＩＦ、１４０…バッファ部、１５０…画像出力部
【図１】
2007304818.tif 000003
【図２】
2007304818.tif 000004
【図３】
2007304818.tif 000005
【図４】
2007304818.tif 000006
【図５】
2007304818.tif 000007
【図６】
2007304818.tif 000008
【図７】
2007304818.tif 000009
【図８】
2007304818.tif 000010
【図９】
2007304818.tif 000011
【図１０】
2007304818.tif 000012