(57)【要約】【課題】簡単に周波数特性をもたせることが実現できる多層抵抗線路を提供する。【解決手段】基板上６に金属層４と抵抗体層３とが重ね合わせて形成されており、かつ、抵抗体層３が金属層４の上に形成されており、かつ、引き出し金属配線１に接続されている。抵抗体層３と金属層４を重ね合わせた多層構造は、低周波では多層構造全体で平均的に電界が加わり、高周波域では下層側に電界が集中する。そのため、簡単に周波数特性をもたせることが可能となる。【選択図】図１
2007158172.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された金属層と抵抗体層との積層構造からなる多層抵抗線路。
【請求項２】
前記抵抗体層は前記金属層の上に形成されている請求項１記載の多層抵抗線路。
【請求項３】
前記金属層は前記抵抗体層の上に形成されている請求項１記載の多層抵抗線路。
【請求項４】
前記金属層と抵抗体層との積層構造はスパイラル形状またはメアンダ形状に形成されている請求項１記載の多層抵抗線路。
【請求項５】
基板上に形成された第１の金属層と抵抗体層と誘電体層と第２の金属層との積層構造からなり、前記誘電体層は前記第１および第２の金属層の間に位置する多層抵抗線路。
【請求項６】
前記第１の金属層と前記抵抗体層と前記誘電体層と前記第２の金属層は、前記第１の金属層、前記抵抗体層、前記誘電体層、前記第２の金属層の順に前記基板上に積層されている請求項５記載の多層抵抗線路。
【請求項７】
前記第１の金属層と前記抵抗体層と前記誘電体層と前記第２の金属層は、前記第１の金属層、前記誘電体層、前記抵抗体層、前記第２の金属層の順に前記基板上に積層されている請求項５記載の多層抵抗線路。
【請求項８】
前記抵抗体層は、第１および第２の抵抗体層からなり、前記第１の金属層と前記第１および第２の抵抗体層と前記誘電体層と前記第２の金属層は、前記第１の金属層、前記第１の抵抗体層、前記誘電体層、前記第２の抵抗体層、前記第２の金属層の順に前記基板上に積層されている請求項５記載の多層抵抗線路。
【請求項９】
請求項１または５記載の多層抵抗線路を高周波増幅回路と前記高周波増幅回路にバイアス電圧を与えるバイアス回路との間の接続線路として使用した高周波増幅装置。
【請求項１０】
請求項１または５記載の多層抵抗線路を高周波増幅回路と前記高周波増幅回路の動作を制御する制御回路との間の接続線路として使用した高周波増幅装置。
【請求項１１】
請求項１または５記載の多層抵抗線路を高周波増幅回路からの信号出力線路として使用した高周波増幅装置。
【請求項１２】
請求項１または５記載の多層抵抗線路を高周波増幅回路への信号入力線路として使用した高周波増幅装置。
【請求項１３】
請求項１または５記載の多層抵抗線路において、基板が半導体基板であり、前記半導体基板上に複数のエミッタ接地の信号増幅用のヘテロバイポーラトランジスタが形成されていて、前記複数のヘテロバイポーラトランジスタの各々のベース端子がそれぞれ請求項１または５記載の多層抵抗線路を介して並列接続されている高周波増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に半導体基板上に形成された高周波受動素子としての多層抵抗線路に関するものである。特にＭＭＩＣ（マイクロ波モノリシックＩＣ）に搭載される高周波受動素子の高性能化に適用しうるものである。
【背景技術】
【０００２】
ＭＭＩＣ等に代表されるような半導体装置は、年々、高性能化が進みつつある。特に、半導体装置を構成する配線や抵抗等の受動素子は半導体装置の特性に大きな影響を与えることから、それら配線や受動素子のさらなる高性能化が望まれている。抵抗線路はＭＭＩＣの回路素子として、バイアス回路等の用途に広く用いられている。プレーナ素子には、抵抗線路の他に、スパイラルインダクタ、ＭＩＭキャパシタ等がある。抵抗線路は周波数特性を設計して作成する自由度がない。
【０００３】
図８は従来の抵抗線路の構造を示す概略図であり、（ａ）は平面図であり、（ｂ）は同図（ａ）のＡ−Ａ′線の断面図である。
【０００４】
この抵抗線路は、図８に示すように、基板６の主面に抵抗体（金属）層３としてＷＳｉまたはＷＳｉＮを形成した後、絶縁膜５としてＳｉＮを形成し、コンタクトホールを開け、コンタクト２を形成している。そして、絶縁膜５の上に引き出し用の配線１を形成し、コンタクト２を介して抵抗体３と配線１とを接続している。
【特許文献１】特開２００３−２５７７３９号公報
【特許文献２】特許第３０８９６６６号公報
【特許文献３】特許第３１２５６１８号公報（特開平０８−２６５００８号公報）
【特許文献４】特許第３１６０８６５号公報（特開平０８−３３０８１３号公報）
【特許文献５】特開平０９−０５５６３３号公報
【特許文献６】米国特許第５６２９６４８号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来のような構成では、抵抗体層３によって決まる抵抗値がＤＣから高い周波数まで一様に抵抗として働くだけである。そのため、周波数特性を持たせることができなかった。
【０００６】
したがって、本発明の目的は、周波数特性を容易にもたせることができる多層抵抗線路を提供することである。
【課題を解決するための手段】
【０００７】
本発明の特徴は、金属層と抵抗体層を積層した多層構造にしたことにある。すなわち従来技術では抵抗体はＤＣから高い周波数まで一様に抵抗として働くだけであるが、金属層を上層にし、抵抗体層を下層にすることで、高周波では抵抗体層に電界集中させることで、例えば低域通過フィルタとして機能させることを特徴とする。また、金属層と抵抗体層の上下関係を入れ替え、高周波では金属層に電界を集中させることで、例えば、高域通過フィルタとして機能させることもできる。
【０００８】
具体的に説明する。図９（ａ），（ｃ）に示すように、例えば基板１０１上に金属層１０２と抵抗体層１０３とが、抵抗体層１０３を下層にした状態で積層された構成を有し、かつ基板１０１の下面にグラウンドに接続される金属層１０４が配置されている構成について説明する。
【０００９】
このような構成においては、図９（ｃ）に示すように、高い周波数になると、下層の抵抗体層１０３に電界が集中する。図９（ｃ）において、符号１１１は多層抵抗線路を流れる高周波電流によって発生する電気力線を示す。これによって、金属層１０２と抵抗体層１０３の積層構造の断面における、電流の分布は、図９（ｄ）において符号１２１で示すように、抵抗体層１０３に偏る。その結果、多層抵抗線路の抵抗値は大きくなる。
【００１０】
また、図９（ａ）に示すように、低い周波数では金属層１０２と抵抗体層１０３の断面全体に平均して電界が分布する。これによって、金属層１０２と抵抗体層１０３の積層構造の断面における、電流の分布は、図９（ｂ）において符号１２２で示すように、金属層１０２と抵抗体層１０３とに一様になる。その結果、多層抵抗線路の抵抗値は小さくなる。
【００１１】
つまり、低い周波数の方が多層抵抗線路の抵抗値が小さく見えるので、低域の方が通過しやすくなり、低域通過フィルタとなる。
【００１２】
なお、図９のような構造のマイクロストリップ・ラインでは、導体下方向に発生する電気力線に対してグラウンド層が結合する働きを持ち、多くの電気力線を捕捉する。
【００１３】
また、上記の説明では、基板１０１の下面に接地された金属層１０４がある場合について説明したが、金属層１０４が存在しない場合でも同様の作用が得られる。つまり、電気力線は誘電率の高い基板側に引き寄せられるので、必ずしも接地された金属層は必要ではない。図１０（ａ）〜（ｄ）は接地された金属層がない状態を示している。ただ、図９および図１０を比べてわかるように、接地金属層があると、電界がより下側に集中するので、電流分布の偏りが変化し、高周波の場合に多層抵抗線路の抵抗値がより大きくなる。
【００１４】
また、金属層が下層で抵抗層が上層の場合の電気力線および電流分布は、特に図示していないが、基本的には、図９および図１０と類似していると考えられる。電流はなるべく抵抗の小さいところを流れる傾向があるので、ほんの少し集中が緩和された状態になると考えられる。
【００１５】
以下、具体的に説明する。
【００１６】
第１の発明の多層抵抗線路は、基板上に形成された金属層と抵抗体層との積層構造からなる。この際、抵抗体層が金属層の上に形成されていても、金属層が抵抗体層の上に形成されていてもよい。必要な特性に応じて選択される。
【００１７】
本発明によれば、抵抗体層と金属層を重ね合わせた多層構造を採用したことにより、低周波では多層構造全体に平均して電界が加わり、高周波域では下層側に電界が集中する。そのため、その用途に応じて下層側に金属層または抵抗体層を配置することで簡単に周波数特性をもたせることが実現できる。
【００１８】
上記構成において、金属層と抵抗体層との積層構造はスパイラル形状またはメアンダ形状に形成されていてもよい。このように構成すると、多層抵抗線路にインダクタンスを持たせることができる。
【００１９】
第２の発明の多層抵抗線路は、基板上に形成された第１の金属層と抵抗体層と誘電体層と第２の金属層との積層構造からなり、誘電体層は第１および第２の金属層の間に位置する。この際、第１の金属層と抵抗体層と誘電体層と第２の金属層は、例えば、第１の金属層、抵抗体層、誘電体層、第２の金属層の順に基板上に積層されている。
【００２０】
また、第１の金属層と抵抗体層と誘電体層と第２の金属層は、第１の金属層、誘電体層、抵抗体層、第２の金属層の順に基板上に積層されていてもよい。
【００２１】
さらに、抵抗体層が第１および第２の抵抗体層からなり、第１の金属層と第１および第２の抵抗体層と誘電体層と第２の金属層が、第１の金属層、第１の抵抗体層、誘電体層、第２の抵抗体層、第２の金属層の順に基板上に積層されていてもよい。
【００２２】
第３の発明の高周波増幅装置は、第１または第２の発明の多層抵抗線路を高周波増幅回路と高周波増幅回路にバイアス電圧を与えるバイアス回路との間の接続線路として使用するものである。
【００２３】
この構成によれば、多層抵抗線路をフィルタとして使用することができ、個別の部品で構成したフィルタを用いるのに比べて回路構成をシンプルにすることができる。
【００２４】
第４の発明の高周波増幅装置は、第１または第２の発明の多層抵抗線路を高周波増幅回路と高周波増幅回路の動作を制御する制御回路との間の接続線路として使用するものである。
【００２５】
この構成によれば、多層抵抗線路をフィルタとして使用することができ、個別の部品で構成したフィルタを用いるのに比べて回路構成をシンプルにすることができる。
【００２６】
第５の発明の高周波増幅装置は、第１または第２の発明の多層抵抗線路を高周波増幅回路からの信号出力線路として使用するものである。
【００２７】
この構成によれば、多層抵抗線路をフィルタとして使用することができ、個別の部品で構成したフィルタを用いるのに比べて回路構成をシンプルにすることができる。
【００２８】
第６の発明の高周波増幅装置は、第１または第２の発明の多層抵抗線路を高周波増幅回路への信号入力線路として使用するものである。
【００２９】
この構成によれば、多層抵抗線路をフィルタとして使用することができ、個別の部品で構成したフィルタを用いるのに比べて回路構成をシンプルにすることができる。
【００３０】
第７の発明の高周波増幅装置は、第１または第２の発明の多層抵抗線路において、基板が半導体基板であり、半導体基板上に複数のエミッタ接地の信号増幅用のヘテロバイポーラトランジスタが形成されていて、複数のヘテロバイポーラトランジスタの各々のベース端子がそれぞれ第１または第２の発明の多層抵抗線路を介して並列接続されているものである。
【００３１】
この構成によれば、多層抵抗線路をフィルタとして使用することができ、個別の部品で構成したフィルタを用いるのに比べて回路構成をシンプルにすることができる。
【発明の効果】
【００３２】
以上のように本発明の多層抵抗線路によれば、抵抗体層と金属層を重ね合わせた多層構造を採用したことにより、低周波では多層構造全体に平均して電界が加わり、高周波域では下層側に電界が集中する。そのため、その用途に応じて下層側に金属層または抵抗体層を配置することで簡単に周波数特性をもたせることが実現できる。
【００３３】
また、本発明の高周波増幅装置によれば、多層抵抗線路をフィルタとして使用することができ、個別の部品で構成したフィルタを用いるのに比べて回路構成をシンプルにすることができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００３５】
（実施の形態１）
本発明の実施の形態１を、図１を用いて説明する。
【００３６】
図１は本発明の実施の形態１である多層抵抗線路の構造を示す概略図であり、（ａ）は平面図であり、（ｂ）は同図（ａ）のＡ−Ａ′線の断面図である。図１に示すように、金属配線で形成された引き出し配線１がコンタクト２を通じて抵抗体層３に接続されている。さらに、本実施の形態では、抵抗体層３と半絶縁性ＧａＡｓ基板６の間に金属層４が形成された構成となっている。
【００３７】
図２は本発明の実施の形態１である多層抵抗線路の作成方法を示す工程順断面図である。
【００３８】
図２（ａ）は半絶縁性ＧａＡｓ基板６の断面図を示している。図２（ｂ）に示すように、半絶縁性ＧａＡｓ基板６の主面に第１配線金属層４として蒸着によりＴｉ／Ｐｔ／Ａｕを形成した後、図２（ｃ）に示すようにレジスト７を形成する。次に図２（ｄ）に示すように、抵抗体層をつけるためにエッチング窓８を開ける。そして、図２（ｅ）に示すように、例えばＷＳｉからなる抵抗体層３をフォトリソグラフィで形成する。次に、図２（ｆ）に示すように、レジスト７を除去し、図２（ｇ）に示すように、絶縁膜５としてＳｉＮを形成する。次に、図２（ｈ）に示すように、エッチングによりコンタクトホール９を開け、コンタクト２を形成する。最後に、図２（ｉ）に示すように、引き出し配線１として蒸着によりＴｉ／Ｐｔ／Ａｕを蒸着する。
【００３９】
この構成によれば、抵抗体層３と金属層４を重ね合わせた多層構造を採用したことにより、低周波では多層構造全体に平均して電界が加わり、高周波域では下層側の金属層４に電界が集中する。そのため、簡単に周波数特性（高域通過フィルタ特性）をもたせることが実現できる。
【００４０】
本発明では半絶縁性ＧａＡｓ基板を用いた多層抵抗線路を示しているが、それ以外の基板、例えばSi,SiGe等の他の半導体基板、あるいは、アルミナ等のセラミック基板を用いても同様な効果が得られるのは言うまでもない。
【００４１】
また、本発明では絶縁膜５としてＳｉＮを用いているが、ＳｉＯ２等を用いても同様の効果が得られるのは言うまでもない。
【００４２】
また、本発明ではＷＳｉからなる抵抗体層３を用いているが、ＷＳｉＮからなる抵抗体層等を用いても同様の効果が得られるのは言うまでもない。
また、本実施の形態では、引き出し配線１は、Ｔｉ／Ｐｔ／Ａｕからなる金属配線により構成されているが、他の導体金属でも同様の効果が得られるのはいうまでもない。
【００４３】
（実施の形態２）
図３（ａ）は本発明の実施の形態２である多層抵抗線路で形成したスパイラルインダクタを上から見た平面図であり、図３（ｂ）は（ａ）のＡ−Ａ′線における断面図である。
【００４４】
図３（ａ）に示すように、実施の形態１で示した多層抵抗線路を用いて、インダクタンス成分を持たせるためにスパイラル状に巻いて形成したことを特徴としている。図３においては、符号１０は引き出し配線を示し、符号１１はコンタクトホールを示している。
【００４５】
本実施の形態では、スパイラル状に形成しているが、メアンダ状等に形成しても同様の効果が得られるのは言うまでもない。その他の効果は、実施の形態１と同様である。
【００４６】
（実施の形態３）
図４（ａ）は本発明の実施の形態３である多層抵抗線路を用いたＭＩＭ（metal-insulate-metal）キャパシタの一例を上から見た平面図であり、図４（ｂ）は（ａ）のＡ−Ａ′線における断面図である。
【００４７】
図４（ａ）に示すように、実施の形態１で示した多層抵抗線路と同様にまず、第１配線金属層４として蒸着によりＴｉ／Ｐｔ／Ａｕを形成した後、ＷＳｉからなる抵抗体層３をフォトリソグラフィで形成する。その上に誘電体膜１２としてＳｉＮを形成する。ここまでの作成方法は、実施の形態１と同じである。本実施の形態では、上記誘電体膜１２の上に上部電極１３としてＴｉ／Ｐｔ／Ａｕを蒸着することでＭＩＭキャパシタとして構成されている。なお、引き出し配線については図示を省略している。
【００４８】
この構成によれば、抵抗体層３と金属層４を重ね合わせた多層構造を採用したことにより、低周波では多層構造全体に平均して電界が加わり、高周波域では下層側の金属層４に電界が集中する。そのため、簡単に周波数特性（高域通過フィルタ特性）をもたせることが実現できる。
【００４９】
本実施の形態では、ＧａＡｓ基板上に形成されたＭＩＭキャパシタについて説明しているが、ＳｉＧｅ、Ｓｉ、ＧａＮ等の他の半導体基板、あるいは、アルミナ等のセラミック基板、樹脂基板においても同様に構成できるのは言うまでもない。
【００５０】
また、本実施の形態ではＴｉ／Ｐｔ／Ａｕ、Ａｕ等の金属配線により構成されているが、他の導体金属でも同様の効果が得られるのはいうまでもない。
【００５１】
また、絶縁層の物質に関しても他の誘電体により構成されていても同様の効果があるのはいうまでもない。
【００５２】
本実施の形態ではＷＳｉからなる抵抗体層３が第１配線金属層４上に形成されているが、上部電極１３の下（誘電体膜１２の上）に形成されていても同様な効果があるのは言うまでもない。
【００５３】
また、本実施の形態ではＷＳｉからなる抵抗体層３が第１配線金属層４上に形成されているが、それに加えて、上部電極１３の下（誘電体膜１２の上）に形成されると更に効果的であるのは言うまでもない。
【００５４】
なお、このＭＩＭキャパシタは、周波数が高くなると、分布定数線路として動作するので、多層抵抗線路の一種である。これは、ＭＩＭキャパシタの等価回路モデルからも類推できる。つまり、第１配線金属層４および上部電極１３自体が線路にもなりうるということである。
【００５５】
（実施の形態４）
図５（ａ）は本発明の実施の形態４である多層抵抗線路を用いたＭＩＭ（metal-insulate-metal）キャパシタの一例を上から見た平面図であり、図５（ｂ）は（ａ）のＡ−Ａ′線における断面図である。逆にいえば、ＭＩＭ（metal-insulate-metal）キャパシタ構造を有する多層抵抗線路となる。
【００５６】
図５（ａ）に示すように本実施の形態では、実施の形態１で示した多層抵抗線路の第１配線金属層４とＷＳｉからなる抵抗体層３とが入れ替わった層構成になっていることを特徴とする。このようにすることで、実施の形態１と逆の周波数特性を持たせることができる特徴をもっている。具体的に説明する。高い周波数になると、積層構造の下層側（基板側）に電界が集中する。低い周波数では断面全体に電界が分布する。下層側に抵抗体層３があると、低い周波数では断面全体に電界が分布するので、第１配線金属層４にも電界が分布して抵抗が小さくなる。一方、高い周波数では下層側にある抵抗体層３に電界が集中するため、抵抗が大きくなる。つまり、高い周波数の方が抵抗が大きく見えるので、低い周波数の方が通過しやすくなり、低域通過フィルタとなる。
【００５７】
本実施の形態では、実施の形態１において第１配線金属層４とＷＳｉからなる抵抗体層３が入れ替わった層構成になっていることを特徴としているが、実施の形態２、実施の形態３でも同様に第１配線金属層４とＷＳｉからなる抵抗体層３が入れ替わった層構成をとることで、逆の周波数特性をとりうることは言うまでもない。
【００５８】
この実施の形態の効果は、上記の実施の形態と同様である。
【００５９】
（実施の形態５）
図６は本発明の実施の形態５である多層抵抗線路を用いた高周波増幅装置を示す回路図である。
【００６０】
図６に示すように、送信信号はパワーアンプ（高周波増幅回路）１５を介して電力増幅された後、第１の多層抵抗線路１６を介して出力される。パワーアンプ１５は、電源１４から第２の多層抵抗線路１７を介して電源電圧またはバイアス電圧が供給されている。
【００６１】
この高周波増幅装置では、第１の多層抵抗線路１６は所望周波数のみを通過させるフィルタとして動作し、第２の多層抵抗線路１７はＤＣのみを通過させるフィルタとして動作するように配線厚、抵抗厚が設定されている。
【００６２】
本実施の形態では図６に示すようにパワーアンプ１５の出力側に多層抵抗線路１６を接続しているが、入力側に多層抵抗線路を接続しても同様な効果が得られるのは言うまでもない。
【００６３】
また、本実施の形態では電源供給線路またはバイアス線路に第２の多層抵抗線路１７を接続しているが、例えば、自動パワー制御回路や比較器等の低い周波数で動作する回路との間に用いても上記同様にフィルタとして同様の効果が得られるのはいうまでもない。
【００６４】
この実施の形態によれば、フィルタとして多層抵抗線路を使用しているので、個別の部品で構成したフィルタを用いるのに比べて回路構成をシンプルにできる。
【００６５】
（実施の形態６）
図７（ｂ）は本発明の実施の形態６である多層抵抗線路を用いた高周波増幅装置である。
【００６６】
ＧａＡｓ半導体を用いた電界効果トランジスタは、このような需要を満たす高出力半導体装置として広く用いられているが、近年、化合物半導体のヘテロ接合を利用したバイポーラトランジスタ（以下、ＨＢＴと略す）が、その優れた高周波特性と高電流駆動能力から、高出力半導体装置として注目されている。
【００６７】
このような高出力半導体装置では、高周波の大電力を取り扱うため、半導体基板上に複数のトランジスタを配置し、これらを互いに並列形態に接続することで高出力化を図っている。
【００６８】
図７（ａ）にこのような従来の高出力用のヘテロ接合バイポーラトランジスタを用いた高周波増幅装置の一例を示す。図７（ａ）に示すように、従来の高周波増幅装置では、ヘテロ接合バイポーラトランジスタ２６、２７、２８が並列的に設けられている。この際、３つのトランジスタ２６、２７、２８のベース電極がそれぞれコンデンサ２１、２３、２５を介してＲＦ入力１９に接続されている。
【００６９】
バイアスに関しても、ベース電極がそれぞれ抵抗２０、２２、２４を介してバイアス電源１８と接続されており、電源電圧が印加される構成になっている。
【００７０】
このような構成をとっているのは、チップ上で複数のＨＢＴを並列接続した構成では、電源として投入された直流電力の一部、あるいは信号としての高周波電力の一部が電力損失として熱に変換される際、隣接するＨＢＴの熱的干渉により熱的粗密分布が生じて熱が集中したＨＢＴにコレクタ電流が集中するようになることを防ぐためである。このような現象をコラプス現象と呼ぶが、全ＨＢＴの均一な動作ができなくなり、利得の低下、電力効率の低下が生じ、場合によっては、素子の劣化、破壊の原因にもなるものである。
【００７１】
以上説明したように、図７（ａ）に示した従来の高周波電力増幅装置では、各ＨＢＴを均一に動作させるために、各ＨＢＴのベース電極と電源回路の間に抵抗を挿入し熱暴走を防ぐ手段を取っている。
【００７２】
一方、本実施の形態である図７（ｂ）では、バイアス供給とＲＦ供給とひとつにまとめた回路構成にすることができる。すなわち、ベース電極を多層抵抗線路２９Ａ、２９Ｂ、２９Ｃを介して信号入力、バイアス電圧入力共用の入力３０に接続している。多層抵抗線路２９Ａ、２９Ｂ、２９Ｃに周波数特性を持たせ、低周波に対しては抵抗、入力高周波信号に対しては低抵抗で信号を通過させる高域通過フィルタとしての機能をもたせることで、非常にシンプルな回路構成にすることができる。
【産業上の利用可能性】
【００７３】
本発明にかかる多層抵抗線路は、容易に周波数特性をもたせることができ、ＭＭＩＣ（マイクロ波モノリシックＩＣに搭載される高周波受動素子等として有用である。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態１における多層抵抗線路の構成を示す平面図および断面図である。
【図２】本発明の実施の形態１の多層抵抗線路の作成方法を示す工程順断面図である。
【図３】本発明の実施の形態２における多層抵抗線路の構成を示す平面図および断面図である。
【図４】本発明の実施の形態３における多層抵抗線路の構成を示す平面図および断面図である。
【図５】本発明の実施の形態４における多層抵抗線路の構成を示す平面図および断面図である。
【図６】本発明の実施の形態５における高周波増幅装置の構成を示す回路図である。
【図７】従来例および本発明の実施の形態６における高周波増幅装置の構成を示す回路図である。
【図８】従来の形態における多層抵抗線路の構成を示す平面図および断面図である。
【図９】本発明の動作原理を示す説明するための図である。
【図１０】本発明の動作原理を示す説明するための図である。
【符号の説明】
【００７５】
１    引き出し配線
２    コンタクト
３    抵抗体
４    金属体
５    絶縁膜
６    半絶縁性ＧａＡｓ基板
７    レジスト
８    エッチング窓
１０    引き出し配線
１１    コンタクトホール
１２    誘電体膜
１３    上部電極
１４    電源
１５    パワーアンプ
１６    第1の多層抵抗線路
１７    第２の多層抵抗線路
１８    バイアス電源
１９    ＲＦ入力
２０    抵抗
２１    コンデンサ
２２    抵抗
２３    コンデンサ
２４    抵抗
２５    コンデンサ
２６    ヘテロ接合バイポーラトランジスタ
２７    ヘテロ接合バイポーラトランジスタ
２８    ヘテロ接合バイポーラトランジスタ
２９Ａ、２９Ｂ、２９Ｃ    多層抵抗線路
３０    入力
【図１】
2007158172.tif 000003
【図２】
2007158172.tif 000004
【図３】
2007158172.tif 000005
【図４】
2007158172.tif 000006
【図５】
2007158172.tif 000007
【図６】
2007158172.tif 000008
【図７】
2007158172.tif 000009
【図８】
2007158172.tif 000010
【図９】
2007158172.tif 000011
【図１０】
2007158172.tif 000012