(57)【要約】【課題】  任意領域読み出し時の非読み出し画素セルによる光電荷のあふれの影響を抑え、偽信号のない良好な画質を有する画像信号が得られるようにした固体撮像装置を提供する。【解決手段】  画素セルを二次元に配置した画素部11と、画素部の読み出し行を選択するのに用いられる垂直走査回路12と、露光の開始を決定するのに用いられる電子シャッタ走査回路13と、任意領域の読み出し時には、電子シャッタ走査回路により読み出し領域と読み出し領域近傍の非読み出し領域の走査を行わせ、読み出し領域の電子シャッタ動作と非読み出し領域のリセット動作とを合わせて行うように各走査回路を制御する走査制御部３とを備えて固体撮像装置を構成する。【選択図】        図  １
2007158741.tif 000002
【特許請求の範囲】
【請求項１】
入射光を光電変換して電荷として蓄積し、電気信号に変換する画素セルが複数、二次元に配置された画素部と、該画素部の行方向に配列された画素セルに共通に接続された複数のラインと、前記画素部に対し、前記電気信号を読み出す対象たる第１のラインを選択する第１のライン選択信号を出力する読み出し走査回路と、前記画素部に対し、露光時間に応じた動作設定を行う対象たる第２のラインを選択する第２のライン選択信号を出力する電子シャッタ走査回路と、前記画素部内の、複数のラインからなる読み出し領域において、前記読み出し走査回路における前記第１のラインの選択を制御する第１の制御、及び、前記読み出し領域及び前記読み出し領域近傍の非読み出し領域を選択対象として、前記電子シャッタ走査回路における前記第２のラインの選択を制御し、且つ、第２のラインに属する前記画素セルをリセットするタイミングを、前記露光時間に応じて制御する第２の制御を実行する走査制御部とを有する固体撮像装置。
【請求項２】
前記読み出し走査回路は、第１のシフトレジスタユニットが多段に縦列接続されてなり、前記第１のシフトレジスタユニットは、前段の前記第１のシフトレジスタユニットからの出力信号を次段の前記第１のシフトレジスタユニットに伝達すると共に、前記前段の第１のシフトレジスタユニットからの出力信号に基づいて前記第１のライン選択信号を出力する第１のサブユニットと、この第１のサブユニットの出力信号を記憶すると共に、前記第１のサブユニットに出力する読み出し用記憶部とを有し、前記電子シャッタ走査回路は、第２のシフトレジスタユニットが多段に縦列接続されてなり、前記第２のシフトレジスタユニットは、前段の前記第２のシフトレジスタユニットからの出力信号を次段の前記第２のシフトレジスタユニットに伝達すると共に、前記前段の第２のシフトレジスタユニットからの出力信号に基づいて前記第２のライン選択信号を出力する第２のサブユニットと、この第２のサブユニットの出力信号を記憶すると共に、前記第２のサブユニットに出力する第２の記憶部とを有し、前記走査制御部は、前記第１の制御において、前記読出し領域の開始ラインに対応する前記第１のサブユニットの出力信号を前記第１の記憶部に記憶させ、読み出し開始時に、記憶されている前記出力信号を前記第１のサブユニットに設定すると共に、前記読み出し領域の終了ラインに対応する前記第１のサブユニットから次段の前記第１のサブユニットへの出力信号の伝達を停止させ、一方、前記第２の制御において、前記非読み出し領域の開始ラインに対応する前記第２のサブユニットの出力信号を前記第２の記憶部に記憶させ、前記露光時間に応じ、記憶されている前記出力信号を前記第２のサブユニットに設定することを特徴とする請求項１に係る固体撮像装置。
【請求項３】
前記走査制御部は、前記非読み出し領域の終了ラインに対応する前記第２のサブユニットから次段の前記第２のサブユニットへの出力信号の伝達を停止させることを特徴とする請求項２に係る固体撮像装置。
【請求項４】
前記走査制御部は、前記第２の制御において、前記電子シャッタ走査回路に対し、前記読み出し領域近傍の非読み出し領域内の複数の前記ラインに対して、同時に前記第２のライン選択信号を出力させることを特徴とする請求項２又は３に係る固体撮像装置。
【請求項５】
前記走査制御部は、前記第２の制御において、前記電子シャッタ走査回路に対し、前記読み出し領域内の１ラインと前記非読み出し領域内の少なくとも１ラインとに対して、同時に前記第２のライン選択信号を出力させることを特徴とする請求項２又は３に係る固体撮像装置。
【請求項６】
前記ラインを順次選択して、有効画素領域の全域の走査を行う第１のモード、及び、前記有効画素領域内に任意の大きさの前記読み出し領域を設定し、前記読み出し領域内の前記ラインを順次選択して走査を行う第２のモードを、外部からの入力により切り換えて設定するモード切換部を更に有し、前記走査制御部は、前記モード切換部により設定されたモードに応じ、前記読み出し走査回路及び前記電子シャッタ走査回路を制御することを特徴とする請求項１に係る固体撮像装置。
【請求項７】
前記第２のモードが設定されたとき、前記走査制御部は、前記第２の制御を実行することを特徴とする請求項６に係る固体撮像装置。
【請求項８】
前記走査制御部は、前記第２の制御において、前記電子シャッタ走査回路に対し、前記読み出し領域近傍の非読み出し領域内の複数の前記ラインに対して、同時に前記第２のライン選択信号を出力させることを特徴とする請求項７に係る固体撮像装置。
【請求項９】
前記走査制御部は、前記第２の制御において、前記電子シャッタ走査回路に対し、前記読み出し領域内の１ラインと前記非読み出し領域内の少なくとも１ラインとに対して、同時に前記第２のライン選択信号を出力させることを特徴とする請求項７に係る固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、固体撮像装置、特に任意領域の読み出しと電子シャッタ機能を有する固体撮像装置に関する。
【背景技術】
【０００２】
従来、電子シャッタ機能を備えた固体撮像装置に関して、種々の技術が提案されている。例えば、特開平５−３１６４３１号公報では、画素部の読み出し行を走査するための垂直走査回路と、各画素に光を入射させる露光動作のタイミングを決定するための電子シャッタ走査回路を設けることで、電子シャッタ機能を実現するようにした固体撮像装置が開示されている。
【０００３】
従来の電子シャッタ機能を備えた固体撮像装置の構成について、図16に示したブロック構成図を用いて説明する。この固体撮像装置は、複数の画素セルＰＩＸ11〜ＰＩＸ88を行列方向に配置して構成される画素部11（ここでは説明を簡単にするためにＰＩＸ11〜ＰＩＸ88の64個の画素セルのみを示している）と、画素部11の読み出し行を選択するのに用いられる垂直走査回路12と、露光の開始を決定するのに用いられる電子シャッタ走査回路13と、垂直走査回路12と電子シャッタ走査回路13のいずれか一方の出力を画素部11に出力するマルチプレクサ14と、列毎の垂直信号ラインＶ１〜Ｖ８に読み出された信号に含まれるノイズを抑圧するノイズ抑圧回路15と、ノイズ抑圧回路15からの信号を水平選択スイッチＭ１〜Ｍ８を選択的にＯＮ，ＯＦＦさせることにより取り出す水平走査回路16と、取り出した信号を増幅する出力アンプ17とを備えている。
【０００４】
また、図16において、φＶ１〜φＶ８は読み出し用行選択ライン、φＶＥ１〜φＶＥ８は電子シャッタ用行選択ライン、φＲＳＴ１〜φＲＳＴ８は行毎の画素リセットパルスライン、φＴＲ１〜φＴＲ８は行毎の画素転送パルスライン、Ｖ１〜Ｖ８は列毎の垂直信号ライン、φＨ１〜φＨ８は列選択ライン、ＯＵＴはセンサ出力ラインを、それぞれ示している。
【０００５】
次に、図16に示した固体撮像装置の動作を、図17に示すタイミングチャートを用いて説明する。図17に示すタイミングチャートには、ＶＤ（垂直同期信号）、φＶ１〜φＶ8 （読み出し用行選択ライン）、φＶＥ１〜φＶＥ８（電子シャッタ用行選択ライン）、φＲＳＴ１〜φＲＳＴ８（行毎の画素リセットパルスライン）、φＴＲ１〜φＴＲ８（行毎の画素転送パルスライン）の波形が示されている。また、ＰＤ11，ＰＤ12は、図16における画素セルＰＩＸ11及びＰＩＸ12のフォトダイオード（図示せず）の電位をそれぞれ表している。
【０００６】
時刻ｔ1 において、電子シャッタ走査回路13により電子シャッタ用行選択ラインφＶＥ１が“Ｈ”レベルとなると、該電子シャッタ用行選択ラインφＶＥ１は選択状態となる。その後、マルチプレクサ14により画素リセットパルスラインφＲＳＴ１を“Ｈ”レベルとして、画素セルＰＩＸ11を所定の電圧値にセットした後に、時刻ｔ2 にて画素転送パルスラインφＴＲ１を“Ｈ”レベルとすると、画素セルＰＩＸ11のフォトダイオードは電荷を排出し、フォトダイオードの電位ＰＤ11はリセットされる。引き続き時刻ｔ2 ′にて画素転送パルスラインφＴＲ１を“Ｌ”レベルにし、次に、時刻ｔ4 において、垂直走査回路12により読み出し用行選択ラインφＶ１が選択され、その後、時刻ｔ5 において、マルチプレクサ14により再び画素転送パルスラインφＴＲ１が“Ｈ”レベルとなり、画素セルＰＩＸ11の画素信号が転送されるまでの時刻ｔ2 ′〜時刻ｔ5 の期間が、ＰＩＸ11の露光時間となる。電子シャッタ走査回路13及び垂直走査回路12は順次走査を行うため、図17に示されるように時刻ｔ3 ′〜時刻ｔ6 の期間が、同様にしてＰＩＸ12の露光時間となる。
【０００７】
このように、画素部の読み出し行を走査するための垂直走査回路と、各画素に光を入射させる露光動作のタイミングを決定するための電子シャッタ走査回路を設けることで、電子シャッタ機能を実現している。
【０００８】
更に、画素信号を高速に読み出すことが可能な固体撮像装置に関して、種々の技術が提案されている。例えば、特開平６−３５０９３３号公報では、任意の位置から走査を開始し、任意の位置で走査を停止させることができる任意領域走査の可能な走査回路を備えた固体撮像装置が開示されている。図16に示した固体撮像装置の垂直走査回路12及び電子シャッタ走査回路13に任意領域走査が可能な走査回路を用いることで、画素部11の任意領域を読み出すことが可能となる。例えば、高精細な静止画を撮像する際には全画素の信号を読み出し、動画を出力する際には任意領域を切り出して高速な信号読み出しを行うといった使い方ができるようになる。
【特許文献１】特開平５−３１６４３１号公報
【特許文献２】特開平６−３５０９３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、図16に示した従来の固体撮像装置において任意領域読み出しを行うように構成した場合、読み出されない画素セルはリセットが行われないため、その画素セルのフォトダイオードに蓄積する電荷は光照射後いずれ飽和電荷量に達し、飽和電荷量を越え発生した電荷は隣接する画素セルのフォトダイオードに流入し、隣接画素セルに偽信号を発生させる原因となる。
【００１０】
この点を更に詳しく説明するために、図18に示すタイミングチャートを用いて説明する。図18のタイミングチャートには、ＶＤ（垂直同期信号）、φＶ１〜φＶ８（読み出し用行選択ライン）、φＶＥ１〜φＶＥ８（電子シャッタ用行選択ライン）、φＲＳＴ１〜φＲＳＴ８（行毎の画素リセットパルスライン）、φＴＲ１〜φＴＲ８（行毎の画素転送パルスライン）の波形が示されている。また、ＰＤ12，ＰＤ13は、図16に示した固体撮像装置における画素セルＰＩＸ12及びＰＩＸ13のフォトダイオードＰＤ12，ＰＤ13（図示せず）の電位をそれぞれ表している。
【００１１】
図18に示すタイミングチャートは、図16に示す固体撮像装置において、画素部11の３〜６行目を読み出し、１，２，７，８行目は読み出さない場合に対応している。
【００１２】
図18に示す動作タイミングでは、上記のように垂直走査回路12及び電子シャッタ走査回路13は任意領域走査（３〜６行目の読み出し走査）を行っているため、φＶ２及びφＶＥ２は常に“Ｌ”レベルであり（なおφＶ１，φＶ７，φＶ８及びφＶＥ１，φＶＥ７，φＶＥ8 も同様であるが、代表としてφＶ２及びφＶＥ２で説明する）、画素セルＰＩＸ12のフォトダイオードＰＤ12はリセットが行われない。したがって、フォトダイオードＰＤ12は読み出し動作中に飽和電荷量に達し（時刻ｔｓ）、飽和電荷量を越えて発生した電荷は隣接する画素セルのフォトダイオード（例えば、画素セルＰＩＸ13のフォトダイオードＰＤ13）に流入する。その結果、時刻ｔｓ以降に飽和したフォトダイオードからあふれた電荷は、図示のようにフォトダイオードＰＤ13に偽信号として現れる。
【００１３】
本発明は、上記課題に鑑みてなされたものであり、任意領域読み出し時の非読み出し画素セルによる光電荷のあふれの影響を抑え、偽信号のない良好な画質を有する画像を得ることが可能な固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するため、請求項１に係る発明は、入射光を光電変換して電荷として蓄積し、電気信号に変換する画素セルが複数、二次元に配置された画素部と、該画素部の行方向に配列された画素セルに共通に接続された複数のラインと、前記画素部に対し、前記電気信号を読み出す対象たる第１のラインを選択する第１のライン選択信号を出力する読み出し走査回路と、前記画素部に対し、露光時間に応じた動作設定を行う対象たる第２のラインを選択する第２のライン選択信号を出力する電子シャッタ走査回路と、前記画素部内の、複数のラインからなる読み出し領域において、前記読み出し走査回路における前記第１のラインの選択を制御する第１の制御、及び、前記読み出し領域及び前記読み出し領域近傍の非読み出し領域を選択対象として、前記電子シャッタ走査回路における前記第２のラインの選択を制御し、且つ、第２のラインに属する前記画素セルをリセットするタイミングを、前記露光時間に応じて制御する第２の制御を実行する走査制御部とを備えて固体撮像装置を構成するものである。
【００１５】
この請求項１に係る発明の実施例には、実施例１〜３が対応する。そして、このように構成された固体撮像装置においては、読み出し領域近傍の非読み出し領域も、第２のライン選択信号による選択対象とし、第２のライン選択信号により選択されたラインに属する画素セルに対し、露光時間に応じたタイミングでリセット動作を行うことで、非読み出し領域のラインに属する画素セルに対してもリセットが行われることとなり、非読み出し領域のラインに属する画素セルの電荷飽和が抑えられ、非読み出し領域近傍、特に、隣接する第１のラインに属する画素セルにおける偽信号の発生を抑えることができる。
【００１６】
請求項２に係る発明は、請求項１に係る固体撮像装置において、前記読み出し走査回路は、第１のシフトレジスタユニットが多段に縦列接続されてなり、前記第１のシフトレジスタユニットは、前段の前記第１のシフトレジスタユニットからの出力信号を次段の前記第１のシフトレジスタユニットに伝達すると共に、前記前段の第１のシフトレジスタユニットからの出力信号に基づいて前記第１のライン選択信号を出力する第１のサブユニットと、この第１のサブユニットの出力信号を記憶すると共に、前記第１のサブユニットに出力する読み出し用記憶部とを有し、前記電子シャッタ走査回路は、第２のシフトレジスタユニットが多段に縦列接続されてなり、前記第２のシフトレジスタユニットは、前段の前記第２のシフトレジスタユニットからの出力信号を次段の前記第２のシフトレジスタユニットに伝達すると共に、前記前段の第２のシフトレジスタユニットからの出力信号に基づいて前記第２のライン選択信号を出力する第２のサブユニットと、この第２のサブユニットの出力信号を記憶すると共に、前記第２のサブユニットに出力する第２の記憶部とを有し、前記走査制御部は、前記第１の制御において、前記読出し領域の開始ラインに対応する前記第１のサブユニットの出力信号を前記第１の記憶部に記憶させ、読み出し開始時に、記憶されている前記出力信号を前記第１のサブユニットに設定すると共に、前記読み出し領域の終了ラインに対応する前記第１のサブユニットから次段の前記第１のサブユニットへの出力信号の伝達を停止させ、一方、前記第２の制御において、前記非読み出し領域の開始ラインに対応する前記第２のサブユニットの出力信号を前記第２の記憶部に記憶させ、前記露光時間に応じ、記憶されている前記出力信号を前記第２のサブユニットに設定することを特徴とするものである。
【００１７】
この請求項２に係る発明の実施例には、実施例１〜３が対応する。そして、このように構成された固体撮像装置においては、第１のサブユニットの出力信号を記憶して且つ出力する第１の記憶部を読み出し走査回路が備え、第２のサブユニットの出力信号を記憶して且つ出力する第２の記憶部を電子シャッタ走査回路が備え、その記憶及び出力の制御を走査制御部が行うようにすることで、電気信号の読み出し開始ライン、及び、非読み出し領域のリセット開始ラインを任意に、且つ繰り返し設定することが可能となる。
【００１８】
請求項３に係る発明は、請求項２に係る固体撮像装置において、前記走査制御部は、前記非読み出し領域の終了ラインに対応する前記第２のサブユニットから次段の前記第２のサブユニットへの出力信号の伝達を停止させることを特徴とするものである。
【００１９】
この請求項３に係る発明の実施例には、実施例２が対応する。そして、このように構成された固体撮像装置においては、非読み出し領域の終了ラインに対応する第２のサブユニットから次段の第２のサブユニットへの出力信号の伝達が停止されることで、非読み出し領域のみのリセット動作が可能となる。
【００２０】
請求項４に係る発明は、請求項２又は３に係る固体撮像装置において、前記走査制御部は、前記第２の制御において、前記電子シャッタ走査回路に対し、前記読み出し領域近傍の非読み出し領域内の複数の前記ラインに対して、同時に前記第２のライン選択信号を出力させることを特徴とするものである。
【００２１】
この請求項４に係る発明の実施例には、実施例２及び３が対応する。そして、このように構成された固体撮像装置においては、読み出し領域近傍の非読み出し領域内の複数のラインに対し、同時に第２のライン選択信号が出力されることにより、読み出し領域近傍の非読み出し領域の複数のラインの同時リセット動作が可能となり、１フレーム期間を短くすることが可能となり、高速な任意領域の読み出しが可能となる。
【００２２】
請求項５に係る発明は、請求項２又は３に係る固体撮像装置において、前記走査制御部は、前記第２の制御において、前記電子シャッタ走査回路に対し、前記読み出し領域内の１ラインと前記非読み出し領域内の少なくとも１ラインとに対して、同時に前記第２のライン選択信号を出力させることを特徴とするものである。
【００２３】
この請求項５に係る発明の実施例には、実施例３が対応する。そして、このように構成された固体撮像装置においては、読み出し領域内の１ラインと非読み出し領域内の少なくとも１ラインとに対して、同時に第２のライン選択信号が出力されることにより、読み出し領域の１ラインの露光開始、及び非読み出し領域内の少なくとも１ラインのリセット動作を同時に行うことが可能となり、１フレーム期間を短くすることが可能となり、高速な任意領域の読み出しが可能となる。
【００２４】
請求項６に係る発明は、請求項１に係る固体撮像装置において、前記ラインを順次選択して、有効画素領域の全域の走査を行う第１のモード、及び、前記有効画素領域内に任意の大きさの前記読み出し領域を設定し、前記読み出し領域内の前記ラインを順次選択して走査を行う第２のモードを、外部からの入力により切り換えて設定するモード切換部を更に有し、前記走査制御部は、前記モード切換部により設定されたモードに応じ、前記読み出し走査回路及び前記電子シャッタ走査回路を制御することを特徴とするものである。
【００２５】
この請求項６に係る発明の実施例には、実施例１〜３が対応する。そして、このように構成された固体撮像装置においては、モード切換部を更に有し、このモード切換部により設定されたモードに応じ、ライン走査回路及び電子シャッタ走査回路を走査制御部が制御することで、外部から、第１のモードと第２のモードの設定が可能となる。
【００２６】
請求項７に係る発明は、請求項６に係る固体撮像装置において、前記第２のモードが設定されたとき、前記走査制御部は、前記第２の制御を実行することを特徴とするものである。
【００２７】
この請求項７に係る発明の実施例には、実施例１〜３が対応する。そして、このように構成された固体撮像装置においては、第２のモードが設定されたとき、第２の制御が実行されることで、第２のモード時、非読み出し領域のラインに属する画素セルに対してもリセットが行われることとなり、非読み出し領域のラインに属する画素セルの電荷飽和が抑えられ、非読み出し領域近傍、特に、隣接する第１のラインに属する画素セルにおける偽信号の発生を抑えることができる。
【００２８】
請求項８に係る発明は、請求項７に係る固体撮像装置において、前記走査制御部は、前記第２の制御において、前記電子シャッタ走査回路に対し、前記読み出し領域近傍の非読み出し領域内の複数の前記ラインに対して、同時に前記第２のライン選択信号を出力させることを特徴とするものである。
【００２９】
この請求項８に係る発明の実施例には、実施例２及び３が対応する。そして、このように構成された固体撮像装置においては、読み出し領域近傍の非読み出し領域内の複数のラインに対し、同時に第２のライン選択信号が出力されることにより、読み出し領域近傍の非読み出し領域の複数のラインの同時リセット動作が可能となり、１フレーム期間を短くすることが可能となり、高速な任意領域の読み出しが可能となる。
【００３０】
請求項９に係る発明は、請求項７に係る固体撮像装置において、前記走査制御部は、前記第２の制御において、前記電子シャッタ走査回路に対し、前記読み出し領域内の１ラインと前記非読み出し領域内の少なくとも１ラインとに対して、同時に前記第２のライン選択信号を出力させることを特徴とするものである。
【００３１】
この請求項９に係る発明の実施例には、実施例３が対応する。そして、このように構成された固体撮像装置においては、読み出し領域内の１ラインと非読み出し領域内の少なくとも１ラインとに対して、同時に第２のライン選択信号が出力されることにより、読み出し領域の１ラインの露光開始、及び非読み出し領域内の少なくとも１ラインのリセット動作を同時に行うことが可能となり、１フレーム期間を短くすることが可能となり、高速な任意領域読み出しが可能となる。
【発明の効果】
【００３２】
本発明によれば、任意領域読み出しを行うときには、読み出しラインに属する画素セルの露光時間を決定する電子シャッタ動作と合わせて非読み出しラインの画素セルのリセット動作も行うため、非読み出し画素セルのフォトダイオードに蓄積される電荷が飽和に達するのを抑制することが可能となり、偽信号の発生が防止でき、スミア、ブルーミング、混色のない高品質の画像が得られる固体撮像装置を実現することができる。
【発明を実施するための最良の形態】
【００３３】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００３４】
（実施例１）
まず、本発明に係る固体撮像装置の実施例１について、図面を参照しつつ詳細に説明する。図１は、本実施例１に係る固体撮像装置の基本構成を示す概略ブロック図である。本実施例に係る固体撮像装置は、図１に示すように、被写体からの光束を透過させて所定の被写体像を形成し、所定の撮像面上に結像させる撮影光学系の一部を構成する撮像レンズ１と、複数の画素セルからなる撮像面を備え、撮像レンズ１を透過して撮像面に結像される被写体像を受けて光電変換を行い、その結果取得される電気信号を出力する固体撮像素子２と、該固体撮像素子２の各走査回路の走査制御を行うための走査制御部３と、各走査回路の走査モードを切り換えるモード切換部４とを備えている。
【００３５】
図２は、固体撮像素子２の概略構成を示すブロック図であり、図16に示した従来例と同一又は対応する構成要素には同一符号を付して示している。この固体撮像素子は、複数の画素セルＰＩＸ11〜ＰＩＸ88を行列方向に配置して構成される画素部11（ここでは説明を簡単にするためにＰＩＸ11〜ＰＩＸ88の64個の画素セルのみを示している）と、画素部11に電流を供給する電流源９と、画素部11の読み出し行を選択するのに用いられる垂直走査回路12と、露光の開始を決定するのに用いられる電子シャッタ走査回路13と、垂直走査回路12と電子シャッタ走査回路13のいずれか一方の選択ラインの出力を画素部11に出力するマルチプレクサ14と、列毎の垂直信号ラインＶ１〜Ｖ８に読み出された信号に含まれるノイズを抑制するノイズ抑圧回路15と、ノイズ抑圧回路15からの信号を水平選択スイッチＭ１〜Ｍ８を選択的にＯＮ，ＯＦＦさせることにより取り出す水平走査回路16と、取り出した信号を増幅する出力アンプ17とを備えている。
【００３６】
また、図２において、10は画素セルの電源ライン（ＶＤＤＣＥＬ）、18は読み出し用リセットパルスライン（ＲＳＴ）、19は読み出し用転送パルスライン（ＴＲ）、20は電子シャッタ用リセットパルスライン（ＥＲＳＴ）、21は電子シャッタ用転送パルスライン（ＥＴＲ）、22は垂直走査回路12及び電子シャッタ走査回路13の出力を取り込むためのパルスライン（ＶＤＲＲＳ）、φＶ１〜φＶ８は読み出し用行選択ライン、φＶＥ１〜φＶＥ８は電子シャッタ用行選択ライン、φＲＳＴ１〜φＲＳＴ８は行毎の画素リセットパルスライン、φＴＲ１〜φＴＲ８は行毎の画素転送パルスライン、Ｖ１〜Ｖ８は列毎の垂直信号ライン、φＨ１〜φＨ８は列選択ライン、ＯＵＴはセンサ出力ラインである。
【００３７】
そして、垂直走査回路12，電子シャッタ走査回路13，マルチプレクサ14及び水平走査回路16は、図１に示されている走査制御部３に接続され、走査制御部３に接続されているモード切換部４からの信号に従い、走査制御部３で生成される制御信号によって制御されるようになっている。
【００３８】
図３は、図２に示す固体撮像素子における各画素セルＰＩＸ11〜ＰＩＸ88の具体的な構成例を示す回路構成図であり、この画素セルは、入射光を電気信号に変換するフォトダイオードＰＤ40と、転送用トランジスタＭ41と、リセット用トランジスタＭ42と、画素アンプ用トランジスタＭ43とから構成されている。そして、φＲＳＴは画素リセットパルスライン、φＴＲは画素転送パルスライン、ＶＤＤＣＥＬは画素セルの電源ライン、ＰＩＸＯＵＴは画素出力ラインである。また、44はフローティングデフュージョン（Floating Diffusion、以下ＦＤと呼ぶ）部である。
【００３９】
図４及び図５は、図２に示す固体撮像素子におけるマルチプレクサ14の具体的な構成例を示す回路構成図であり、このマルチプレクサ14は、図４に示す画素リセットパルス出力回路と、これと同一の構成をもつ図５に示す画素転送パルス出力回路の対で構成されている。実際のマルチプレクサの構成では、このような対構成のものを画素部の行数だけ備えている。図４及び図５において、Ｍ51，Ｍ61は垂直走査回路12の出力取り込み用トランジスタ、Ｍ52，Ｍ62は電子シャッタ走査回路13の出力取り込み用トランジスタ、Ｍ53は読み出し用リセットパルス出力トランジスタ、Ｍ54は電子シャッタ用リセットパルス出力トランジスタ、Ｍ63は読み出し用転送パルス出力トランジスタ、Ｍ64は電子シャッタ用転送パルス出力トランジスタ、Ｃ51，Ｃ52及びＣ61，Ｃ62は容量である。また、ＲＳＴは読み出し用リセットパルスライン、ＥＲＳＴは電子シャッタ用リセットパルスライン、ＴＲは読み出し用転送パルスライン、ＥＴＲは電子シャッタ用転送パルスライン、ＶＤＲＲＳは走査回路出力取り込みパルスライン、φＶは読み出し用行選択ライン、φＶＥは電子シャッタ用行選択ライン、φＲＳＴは画素リセットパルスライン、φＴＲは画素転送パルスラインである。
【００４０】
次に、図３に示す画素セルのリセット動作及び読み出し動作について説明する。まず、画素セルのリセット動作について説明する。画素セルの電源ライン（ＶＤＤＣＥＬ）10を“Ｈ”レベルにセットすると、電流源９より画素セルに電流が供給されて動作モードになる。画素リセットパルスラインφＲＳＴによりリセット用トランジスタＭ42をＯＮさせると、ＦＤ部44が電源ラインＶＤＤＣＥＬと同じ“Ｈ”レベルにセットされる。次に、画素リセットパルスラインφＲＳＴによりリセット用トランジスタＭ42をＯＦＦしたのち、画素転送パルスラインφＴＲにより転送用トランジスタＭ41をＯＮさせると、フォトダイオードＰＤ40に蓄積された電荷は転送用トランジスタＭ41を介してＦＤ部44に転送される。これによってフォトダイオードＰＤ40の電荷がクリアされ、リセット動作を行う。その後、画素転送パルスラインφＴＲにより転送用トランジスタＭ41をＯＦＦさせ、フォトダイオードＰＤ40を電荷蓄積状態にし、リセット動作を終了する。
【００４１】
また、電源ラインＶＤＤＣＥＬを“Ｌ”レベルにセットした後、画素リセットパルスラインφＲＳＴによりリセット用トランジスタＭ42をＯＮさせると、ＦＤ部44は電源ラインＶＤＤＣＥＬと同じ“Ｌ”レベルにセットされる。次に、画素リセットパルスラインφＲＳＴによりリセット用トランジスタＭ42をＯＦＦさせることで、ＦＤ部44は“Ｌ”レベルを保持し、これにより、画素セルは非動作状態になる。この状態で入射した光が電気信号としてフォトダイオードＰＤ40に蓄積される。
【００４２】
次に、画素セルの読み出し動作について説明する。まず、電源ラインＶＤＤＣＥＬを“Ｈ”レベルにセットする。次に、画素リセットパルスラインφＲＳＴによりリセット用トランジスタＭ42をＯＮさせてＦＤ部44を電源ラインＶＤＤＣＥＬと同じ“Ｈ”レベルにセットする。次に、画素リセットパルスラインφＲＳＴによりリセット用トランジスタＭ42をＯＦＦさせたのち、画素転送パルスラインφＴＲにより転送用トランジスタＭ41をＯＮさせて、フォトダイオードＰＤ40に蓄積された電荷をＦＤ部44に転送する。その後、画素転送パルスラインφＴＲにより転送用トランジスタＭ41をＯＦＦさせて転送を終了する。
【００４３】
ＦＤ部44における電荷は、画素アンプ用トランジスタＭ43を介して画素の出力ラインＰＩＸＯＵＴに電圧として出力される。次に、電源ラインＶＤＤＣＥＬを“Ｌ”レベルにセットし、画素リセットパルスラインφＲＳＴによりリセット用トランジスタＭ42をＯＮさせて、ＦＤ部44を電源ラインＶＤＤＣＥＬと同じ“Ｌ”レベルにセットする。その後、画素リセットパルスラインφＲＳＴによりリセット用トランジスタＭ42をＯＦＦさせてＦＤ部44を“Ｌ”レベルに保持させる。この時点で画素セルからの信号の読み出しが終了する。
【００４４】
次に、図４及び図５で構成されるマルチプレクサ14の動作について説明する。前記したように、図４及び図５に示す画素リセットパルス出力回路と画素転送バルス出力回路共に同一構成であり、その動作は実質的に同一であるので、ここでは図４に示す画素リセットパルス出力回路の動作についてのみ説明する。読み出し用リセットパルスラインＲＳＴを“Ｌ”レベルとした状態で入力された読み出し用行選択ラインφＶのレベルが例えば“Ｈ”レベルのときに、走査回路出力取り込みパルスラインＶＤＲＲＳにより出力取り込み用トランジスタＭ51をＯＮすると、読み出し用行選択ラインφＶの“Ｈ”レベルの信号が容量Ｃ51に蓄積される。走査回路出力取り込みパルスラインＶＤＲＲＳにより出力取り込み用トランジスタＭ51をＯＦＦにした後も、容量Ｃ51に蓄積された信号レベルは保持される。ここで読み出し用リセットパルスラインＲＳＴを“Ｈ”レベルとすると、“Ｈ”レベルが画素リセットパルスラインφＲＳＴに出力される。
【００４５】
一方、読み出し用行選択ラインφＶが“Ｌ”レベルのときには、容量Ｃ51に“Ｌ”レベルの信号が蓄積される。この場合には、読み出し用リセットパルス出力トランジスタＭ53がＯＦＦしているので、読み出し用リセットパルスラインＲＳＴがどのような信号レベルであっても画素リセットパルスラインφＲＳＴに出力されない。以上は、読み出し用行選択ラインφＶについて説明したが、電子シャッタ用行選択ラインφＶＥについても同様である。このように、読み出し用行選択ラインφＶ，電子シャッタ用行選択ラインφＶＥが“Ｈ”レベルのときのみ、読み出し用リセットパルスラインＲＳＴ又は電子シャッタ用リセットパルスラインＥＲＳＴのレベルに応じて、画素リセットパルスラインφＲＳＴにパルスが出力されるようになっている。したがって、各走査回路12，13の出力とマルチプレクサ14の動作に応じて、画素リセットパルスラインφＲＳＴ及び画素転送パルスラインφＴＲが駆動され、上記に述べた画素セルのリセット動作及び読み出し動作が行われる。
【００４６】
図６は、垂直走査回路12及び電子シャッタ走査回路13に用いるシフトレジスタの基本構成例を示すブロック構成図である。図６において、１段分のシフトレジスタユニット30は、第１及び第２のサブユニット31及び32と、記憶部33とで構成されている。シフトレジスタユニット30の出力端は、記憶部33の入力端と接続されており、更に、次段のシフトレジスタユニット30の入力端に接続されている。また、記憶部33の出力端は、第２のサブユニット32の入力端に接続されている。そして、第１及び第２のサブユニット31，32は、それぞれ駆動パルスφ１-2，φ１-1により駆動され、記憶部33は、制御パルスφｍにより信号の記憶を行い、制御パルスφｓにより信号の読み出しを行う機能を備えている。
【００４７】
なお、以下の説明では、各シフトレジスタユニット、各サブユニット及び各記憶部が、何段目のシフトレジスタユニット、サブユニットあるいは記憶部に相当するか区別するときには、括弧書きの符号を用いて示す。例えば、１段目であればシフトレジスタユニット30(1) ，第１及び第２のサブユニット31(1) ，32(1) ，記憶部33(1) の如く示す。
【００４８】
図６に示したシフトレジスタが順次走査を行う場合の動作を、図７に示すタイミングチャートを用いて説明する。図７において、時刻ｔ0 に入力信号ＳＴが１段目のシフトレジスタユニット30(1) に印加されると、それと同時に駆動パルスφ１−２が“Ｈ”レベルのときに、シフトレジスタユニット30(1) を構成する第１のサブユニット31(1) から第２のサブユニット32(1) へ信号が伝達される。続く時刻ｔ1 では、駆動パルスφ１-1が“Ｈ”レベルのときに、第２のサブユニット32(1) により、信号が次段のシフトレジスタユニット30(2) に伝達されると同時に、１段目のシフトレジスタユニット30(1) の出力ＳＲout1が“Ｈ”レベルとなる。以下、同様にして、駆動パルスφ１−２及びφ１−１が“Ｈ”レベルとなるタイミング（ｔ2 ，ｔ3 ・・・）で、信号が逐次伝達される。また、このような動作の中で、制御パルスφｍ及びφｓは“Ｌ”レベルのままであり、記憶部33は動作しない。したがって、シフトレジスタからはＳＲout1，ＳＲout2，ＳＲout3，・・・という順番で信号が出力され、順次走査が行われる。
【００４９】
次に、図６に示したシフトレジスタが、画素部11の任意領域を切り出し走査を行う場合の動作を、図８に示すタイミングチャートを用いて説明する。図８において、時刻ｔ0 に入力信号ＳＴが１段目のシフトレジスタユニット30(1) に印加されると、駆動パルスφ１−２及びφ１−１が“Ｈ”レベルとなるタイミングで信号が逐次伝達され、順次走査が行われる。時刻ｔ1 で、制御パルスφｍが“Ｈ”レベルとなると、そのときのシフトレジスタユニットの各出力レベルが各記憶部33に記憶される。ここでは、３段目のシフトレジスタユニット30(3) の出力ＳＲout3が“Ｈ”レベルであるため、３段目のシフトレジスタユニット30(3) の記憶部33(3) にのみ“Ｈ”レベルが記憶され、その他のシフトレジスタユニット30の記憶部33には“Ｌ”レベルが記憶される。
【００５０】
次に時刻ｔ2 では、制御パルスφｓが“Ｈ”レベルとなり、各記憶部33から保持されている信号レベルが読み出される。このとき、３段目のシフトレジスタユニット30(3) の記憶部33(3) には“Ｈ”レベルが保持されているため、３段目のシフトレジスタユニット30(3) の第２のサブユニット32(3）の入力端は“Ｈ”レベルとなる。更に、時刻ｔ3 で駆動パルスφ１−１が“Ｈ”レベルとなると、３段目の第２のサブユニット32(3) により信号が次段、つまり４段目のシフトレジスタユニット30(4) に伝達されると同時に、３段目のシフトレジスタユニット30(3) の出力ＳＲout3の出力が“Ｈ”レベルとなる。続く時刻ｔ4 では、駆動パルスφ１−２が“Ｈ”レベルのときに、４段目の第１のサブユニット31(4) から第２のサブユニット32(4) に信号が伝達され、同時に制御パルスφｍが“Ｈ”レベルのときに３段目の出力ＳＲout3の“Ｈ”レベルが、再び３段目の記憶部33(3) に記憶される。以降、駆動パルスφ１−１，φ１−２が“Ｈ”レベルとなるタイミングで信号が逐次伝達され、シフトレジスタは、３段目から始まる順次走査を行う。このように、制御パルスφｍ，φｓの制御により、任意の位置から走査を開始することが可能となる。
【００５１】
なお、図６〜８に示したシフトレジスタ及びその動作説明において、シフトレジスタ動作を停止するための構成とタイミングについては説明していないが、公知の所謂リセット機能付シフトレジスタを用い、停止させる位置のシフトレジスタユニットから次段のサブユニットへの出力信号の伝達を停止させることで、任意の位置でシフトレジスタを停止することが可能である。したがって、図６に示したシフトレジスタを固体撮像装置の各走査回路に用いることで、画素部11の任意領域の読み出しが可能となる。
【００５２】
次に、本実施例に係る固体撮像装置において、行方向の任意領域の読み出し動作と非読み出し画素セルのリセット動作を合わせて行う場合の動作について説明する。図９は、任意領域読み出し時の各画素領域を概念的に表したものであり、70は有効領域、71は任意領域読み出し動作により読み出される読み出し領域、72及び73は、読み出されない領域の内、画素セルのリセット動作が行われる第１及び第２のリセット領域である。
【００５３】
ここで、読み出し領域71が３〜６行目、第１のリセット領域72が２行目、第２のリセット領域73が７行目である領域読み出し時の動作を図10のタイミングチャートを用いて説明する。図10には、ＶＤ（垂直同期信号）、ＶＤＤＣＥＬ（画素セルの電源ライン10）、ＲＳＴ（読み出し用リセットパルスライン18）、ＴＲ（読み出し用転送パルスライン19）、ＥＲＳＴ（電子シャッタ用リセットパルスライン20）、ＥＴＲ（電子シャッタ用転送パルスライン21）、ＶＤＲＲＳ（走査回路出力取り込みパルスライン22）、φＶ１〜φＶ８（読み出し用行選択ライン）、φＶＥ１〜φＶＥ８（電子シャッタ用行選択ライン）、φＲＳＴ１〜φＲＳＴ８（行毎の画素リセットパルスライン）、φＴＲ１〜φＴＲ８（行毎の画素転送パルスライン）の波形がそれぞれ示されている。また、ＰＤ12，ＰＤ13は、図２に示した固体撮像素子における画素セルＰＩＸ12及びＰＩＸ13のフォトダイオードＰＤ12，ＰＤ13の電位をそれぞれ表している。
【００５４】
時刻ｔ1 において、電子シャッタ走査回路13により電子シャッタ用行選択ラインφＶＥ２が“Ｈ”レベルになると、上記説明に従い、マルチプレクサ14の２段目の所定の容量に“Ｈ”レベルが保持される。その後、マルチプレクサ14の動作により、２行目の画素セルのＦＤ部44が電源ラインＶＤＤＣＥＬと同じ“Ｈ”レベルにセットされ、時刻ｔ2 で画素転送パルスラインφＴＲ２が“Ｈ”レベルとなると、２行目の画素セルのフォトダイオードに蓄積された電荷がＦＤ部44に転送される。これにより、２行目の画素セルのフォトダイオードの電荷はクリアされ、同画素セルのリセット動作が完了する（時刻ｔ3 ）。電子シャッタ走査回路13の動作により、時刻ｔ4 で電子シャッタ用行選択ラインφＶＥ３が“Ｈ”レベルになると、今度は３行目の画素セルに対して同様のリセット動作が行われる。ここで、読み出し行である３行目の画素セルにおいては、時刻ｔ5 （画素転送パルスラインφＴＲ３が“Ｈ”レベルから“Ｌ”レベルに切り換わる時点）が露光開始タイミングに相当する。以降、４行目、５行目・・・と同様に画素セルのリセット動作が行われる。
【００５５】
続く時刻ｔ6 では、電子シャッタ走査回路13により電子シャッタ用行選択ラインφＶＥ７が“Ｈ”レベルとなると同時に、垂直走査回路12により読み出し用行選択ラインφＶ３が“Ｈ”レベルとなる。これにより、時刻ｔ7 でマルチプレクサ14により画素転送パルスラインφＴＲ３が“Ｈ”レベルとなると、３行目の画素セルの電荷転送が行われ、３行目の画素セルの電荷読み出しが行われる。更に、時刻ｔ8 でマルチプレクサ14により画素転送パルスラインφＴＲ７が“Ｈ”レベルとなると、７行目の画素セルのリセット動作が行われる。
【００５６】
時刻ｔ9 以降では、再び電子シャッタ走査回路13により電子シャッタ用行選択ラインφＶＥ２が“Ｈ”レベルとなり、２行目の画素セルのリセット動作が行われ、垂直走査回路12により読み出し用行選択ラインφＶ４が“Ｈ”レベルとなり、４行目の画素セルの電荷読み出し動作が行われる。このようにして、２行目〜７行目のリセット動作と、３行目〜６行目の読み出し動作が繰り返される。
【００５７】
以上のように、電子シャッタ走査回路13は１フレーム期間毎に第１のリセット領域72，読み出し領域71及び第２のリセット領域73を走査するため、電子シャッタ動作と非読み出し画素行のリセット動作を合わせて行うことが可能となる。したがって、読み出し領域71に隣接する非読み出し画素行（第１及び第２のリセット領域72，73）のリセット動作が１フレーム期間毎に行われるため、非読み出し画素セルのフォトダイオードに蓄積される電荷が飽和に達成するのを抑制することが可能となり、読み出し画素セルに対する偽信号の発生を防止できる。
【００５８】
上記動作によって、スミア、ブルーミング、混色のない高品質な画像が得られる。また、上記実施例１では、２つのリセット領域72及び73が１画素行に相当する場合を例にとって説明したが、これに限るものではなく、本実施例は用途に応じて２つのリセット領域を複数の画素行とする場合に対しても適用できることはいうまでもない。
【００５９】
（実施例２）
次に、実施例２について説明する。この実施例２に係る固体撮像装置及びその固体撮像素子の基本構成は図１及び図２に示した実施例１と同様である。この実施例２においては、図２に示した実施例１に係る固体撮像素子２を構成する電子シャッタ走査回路13の構成を異にするもので、図11にその構成を示す。図11において、１段分のシフトレジスタユニット30は、第１及び第２のサブユニット31，32と、第１及び第２の記憶部33，34とで構成されている。シフトレジスタユニット30の出力端は、第１及び第２の記憶部33，34の入力端と接続されており、更に、次段のシフトレジスタユニット30の入力端に接続されている。また、第１及び第２の記憶部33，34の出力端は、第２のサブユニット32の入力端に接続されている。そして、第１及び第２のサブユニット31，32は、それぞれ駆動パルスφ１−２，φ１−１により駆動され、第１及び第２の記憶部33，34は、それぞれ制御パルスφｍ−１，φｍ−２により信号の記憶を行い、制御パルスφｓ−１，φｓ−２により信号の読み出しを行う機能を備えている。
【００６０】
なお、以下の説明では、各シフトレジスタユニット、各サブユニット及び各記憶部が何段目のシフトレジスタユニット、サブユニット及び記憶部に相当するか区別するときは、括弧書きの符号を用いて示す。例えば、１段目であれば、シフトレジスタユニット30(1) ，サブユニット31(1) ，32(1) ，記憶部33(1) ，34(1) の如く表示する。
【００６１】
図11に示したシフトレジスタが、順次走査及び所定領域の切り出し走査を行う場合の動作は、上記図７及び図８に示したタイミングチャートによる実施例１の動作説明と同一である。この実施例２においては、更に、切り出し走査を行う際にシフトレジスタが複数の信号を同時に出力することができるようにしたものであるが、その場合の動作について、図12のタイミングチャートを用いて説明する。図12において、時刻ｔ0 に入力信号ＳＴが１段目のシフトレジスタユニット30(1) に印加されると、駆動パルスφ１−２及びφ１−１が“Ｈ”レベルとなるタイミングで入力信号ＳＴが逐次伝達され、順次走査が行われる。時刻ｔ1 で、制御パルスφｍ−１が“Ｈ”レベルとなると、そのときの各シフトレジスタユニットの出力レベルが各第１の記憶部33に記憶される。ここでは、３段目のシフトレジスタユニット30(3) の出力ＳＲout3が“Ｈ”レベルであるため、３段目の第１の記憶部33(3) のみに“Ｈ”レベルが記憶され、その他の段の第１の記憶部33には“Ｌ”レベルが記憶される。次に、５段目のシフトレジスタユニット30(5) の出力ＳＲout5が“Ｈ”レベルとなっている時刻ｔ2 おいて、再び入力信号ＳＴが印加されると、続く時刻ｔ3 では、１段目及び６段目のシフトレジスタユニット30(1) 及び30(6) の出力ＳＲout1，ＳＲout6が“Ｈ”レベルとなる。更に、２段目及び７段目のシフトレジスタユニット30(2) 及び30(7) の出力ＳＲout2，ＳＲout7が“Ｈ”レベルとなっている時刻ｔ4 で制御パルスφｍ−２が“Ｈ”レベルとなると、各シフトレジスタユニットの出力レベルに従い、２段目及び７段目の第２の記憶部34(2) 及び34(7) に“Ｈ”レベルが記憶される。
【００６２】
次に、いずれのシフトレジスタユニットの出力も“Ｌ”レベルとなっている時刻ｔ5 において、制御パルスφｓ−１が“Ｈ”レベルとなると、各記憶部33に保持されている信号レベルが読み出される。このとき、３段目の第１の記憶部33(3) からは“Ｈ”レベルが読み出されるため、時刻ｔ6 では３段目のシフトレジスタユニット30(3) の出力ＳＲout3が“Ｈ”レベルとなる。続く時刻ｔ7 で制御パルスφｍ−１が“Ｈ”レベルとなると、再び３段目の第１の記憶部33(3) に“Ｈ”レベルが記憶される。以降、駆動パルスφ１−１，φ１−２が“Ｈ”レベルとなるタイミングで信号が逐次伝達され、これによりシフトレジスタは、３段目から始まる切り出し走査を行う。
【００６３】
次に時刻ｔ8 で、制御パルスφｓ−２が“Ｈ”レベルとなると、各第２の記憶部34に保持されている信号レベルが読み出される。このとき、２段目及び７段目の第２の記憶部34(2) 及び34(7) からは“Ｈ”レベルが読み出されるため、時刻ｔ9 では２段目及び７段目のシフトレジスタユニット30(2) 及び30(7) の出力ＳＲout2，ＳＲout7が“Ｈ”レベルとなる。続く時刻ｔ10で制御パルスφｍ−２が“Ｈ”レベルとなると、再び２段目及び７段目の第２の記憶部34(2) 及び34(7) に“Ｈ”レベルが記憶される。次いで時刻ｔ11で再び制御パルスφｓ−１が“Ｈ”レベルとなると、同様にして３段目のシフトレジスタユニット30(3) の出力ＳＲout3が“Ｈ”レベルとなり、信号が逐次伝達される。このように、制御パルスφｍ−１，φｍ−２，φｓ−１，φｓ−２の制御により、任意の位置から走査を開始することが可能となる。更に、入力信号ＳＴの印加タイミングにより、シフトレジスタから複数の信号を同時に出力することが可能となる。
【００６４】
なお、図11及び12に示したシフトレジスタ及びその動作説明では、シフトレジスタ動作を停止するための構成とタイミングについては明記していないが、公知の所謂リセット機能付シフトレジスタを用い、停止させる位置のシフトレジスタユニットから次段のシフトレジスタユニットへの出力信号の伝達を停止させることで、任意の位置でシフトレジスタを停止することが可能である。したがって、図11に示したシフトレジスタを固体撮像素子の各走査回路に用いることで、画素部11の任意領域読み出しが可能となる。
【００６５】
次に、本実施例に係る固体撮像装置において、行方向の任意領域読み出し動作と非読み出し画素のリセット動作を合わせて行う場合の動作について、図13に示すタイミングチャートを用いて説明する。図13は、図９おける読み出し領域71が３〜６行目、第１のリセット領域72が２行目、第２のリセット領域73が７行目であるとした場合の領域読み出し時の動作を示すものであり、ＶＤ（垂直同期信号）、ＶＤＤＣＥＬ（画素セルの電源ライン10）、ＲＳＴ（読み出し用リセットパルスライン18）、ＴＲ（読み出し用転送パルスライン19）、ＥＲＳＴ（電子シャッタ用リセットパルスライン20）、ＥＴＲ（電子シャッタ用転送パルスライン21）、ＶＤＲＲＳ（走査回路出力取り込みパルスライン22）、φＶ１〜φＶ８（読み出し用行選択ライン）、φＶＥ１〜φＶＥ８（電子シャッタ用行選択ライン）、φＲＳＴ１〜φＲＳＴ８（行毎の画素リセットパルスライン）、φＴＲ１〜φＴＲ８（行毎の画素転送パルスライン）の波形が示されている。また、ＰＤ12，ＰＤ13は、図２に示した撮像素子における画素セルＰＩＸ12及びＰＩＸ13のフォトダイオードＰＤ12，ＰＤ13の電位をそれぞれ表している。
【００６６】
時刻ｔ1 において、電子シャッタ走査回路13により電子シャッタ用行選択ラインφＶＥ３が“Ｈ”レベルとなり、続く時刻ｔ2 においてマルチプレクサ14により画素転送パルスラインφＴＲ３が“Ｈ”レベルとなると、３行目の画素セルのリセット動作が行われる（時刻ｔ3 ）。以降、電子シャッタ走査回路13とマルチプレクサ14の動作に従い、読み出し領域71のリセット動作が行われ、各画素行の露光開始タイミングが決定される。
【００６７】
次に時刻ｔ4 において、垂直走査回路12により読み出し用行選択ラインφＶ３が“Ｈ”レベルとなり、続いて時刻ｔ5 で画素転送パルスラインφＴＲ３が“Ｈ”レベルとなり、３行目の画素行の読み出し動作が行われる。なお、時刻ｔ4 では同時に、電子シャッタ走査回路13により電子シャッタ用行選択ラインφＶＥ２及びφＶＥ７が“Ｈ”レベルとなり、続く時刻ｔ6 においてマルチプレクサ14の動作により、第１及び第２のリセット領域72及び73である２行目と７行目の画素セルのリセット動作が行われる。以降、垂直走査回路12とマルチプレクサ14の動作に従い、読み出し領域71である３〜７行目の画素の読み出し動作が行われ、時刻ｔ7 になると、再び電子シャッタ走査回路13により、読み出し領域71の電子シャッタ動作が行われる。
【００６８】
以上のように、電子シャッタ走査回路13は１フレーム期間毎に第１のリセット領域72，読み出し領域71及び第２のリセット領域73を走査するため、電子シャッタ動作と非読み出し画素行のリセット動作を合わせて行うことが可能となる。したがって、読み出し領域71に隣接する非読み出し画素行（第１及び第２のリセット領域72，73）のリセット動作が１フレーム期間毎に行われるため、非読み出し画素セルのフォトダイオードに蓄積される電荷が飽和に達成するのを抑制することが可能となり、読み出し画素セルに対する偽信号の発生を防止できる。上記実施例においては、第１及び第２のリセット領域72及び73のリセット動作を同時に行うことができるため、前記実施例１で示した手法より１フレーム期間を短くすることができ、高速な任意領域読み出しが可能となる。
【００６９】
上記動作によって、スミア、ブルーミング、混色のない高品質な画像が得られる。また、上記実施例２では、第１及び第２の２つのリセット領域72及び73が１画素行に相当する場合を例にとって説明したが、これに限るものではなく、本実施例は用途に応じて２つのリセット領域を複数の画素行とする場合に対しても適用できることはいうまでもない。
【００７０】
（実施例３）
次に、実施例３について説明する。この実施例は、図６に示した実施例１におけるシフトレジスタを、切り出し走査を行いながら複数の信号を同時に出力することができるように構成したものであり、図14は、かかる動作を行う実施例３に係るシフトレジスタの動作を示すタイミングチャートである。図14において、時刻ｔ0 に入力信号ＳＴが１段目のシフトレジスタユニット30(1) に印加されると、駆動パルスφ１−１が“Ｈ”レベルとなる時刻ｔ1 で１段目のシフトレジスタユニット30(1) の出力ＳＲout1が“Ｈ”レベルとなり、以下駆動パルスφ１−２及びφ１−１が“Ｈ”レベルとなるタイミングで入力信号ＳＴが逐次伝達され、順次走査が行われる。時刻ｔ2 で、再び入力信号ＳＴが１段目のシフトレジスタユニット30(1) に印加されると、時刻ｔ3 には１段目及び５段目のシフトレジスタユニット30(1) 及び30(5) の出力ＳＲout1，ＳＲout5が“Ｈ”レベルとなる。以降、シフトレジスタは２つの信号の伝達を行い、シフトレジスタの出力には２つの“Ｈ”レベルが同時に出力される。続く時刻ｔ4 で、制御パルスφｍが“Ｈ”レベルとなると、そのときの各シフトレジスタユニットの出力レベルが各記憶部33に記憶される。ここでは、３段目及び７段目の出力ＳＲout3とＳＲout7とが“Ｈ”レベルであるため、３段目及び７段目の記憶部33(3），33(7) にのみ“Ｈ”レベルが記憶され、その他の段の記憶部33には“Ｌ”レベルが記憶される。
【００７１】
次に時刻ｔ5 において、制御パルスφｓが“Ｈ”レベルとなると、各記憶部33に保持されている信号レベルが読み出される。このとき、３段目及び７段目の記憶部33(3) ，33(7) からは“Ｈ”レベルが読み出されるため、時刻ｔ6 では３段目及び７段目のシフトレジスタユニット30(3) 及び30(7) の出力ＳＲout3，ＳＲout7が“Ｈ”レベルとなる。続く時刻ｔ7 で制御パルスφｍが“Ｈ”レベルとなると、再び３段目及び７段目の記憶部33(3) ，33(7) に“Ｈ”レベルが記憶される。更に時刻ｔ8 で、入力信号ＳＴが１段目のシフトレジスタユニット30(1) に印加されると、時刻ｔ9 では、１，５，９段目のシフトレジスタユニット30(1) ，30(5) ，30(9) の出力ＳＲout1，ＳＲout5, ＳＲout9が“Ｈ”レベルとなる。以降、シフトレジスタは３つの信号の伝達を行い、シフトレジスタの出力には３つの“Ｈ”レベルが同時に出力される。
【００７２】
このように、制御パルスφｍ，φｓの制御により、任意の位置から走査を開始することが可能となる。更に、入力信号ＳＴの印加タイミングにより、シフトレジスタから複数の信号を同時に出力することが可能となる。なお、図６，14に示したシフトレジスタ及びその動作説明では、シフトレジスタ動作を停止するための構成とタイミングについては明記していないが、公知の所謂リセット機能付シフトレジスタを用いることで、同様に、任意の位置でシフトレジスタを停止することが可能である。したがって、図６に示したシフトレジスタを固体撮像素子の各走査回路に用いることで、画素部11の任意領域読み出しが可能となる。
【００７３】
次に、本実施例に係る固体撮像装置が、行方向の任意領域の読み出し動作と非読み出し画素のリセット動作を合わせて行う場合の動作について図15に示すタイミングチャートを用いて説明する。図15は、図９おける読み出し領域71が３〜６行目、第１のリセット領域72が１，２行目、第２のリセット領域73が７，８行目とした場合における領域読み出し時の動作を示すものであり、ＶＤ（垂直同期信号）、ＶＤＤＣＥＬ（画素セルの電源ライン10）、ＲＳＴ（読み出し用リセットパルスライン18）、ＴＲ（読み出し用転送パルスライン19）、ＥＲＳＴ（電子シャッタ用リセットパルスライン20）、ＥＴＲ（電子シャッタ用転送パルスライン21）、ＶＤＲＲＳ（走査回路出力取り込みパルスライン22）、φＶ１〜φＶ８（読み出し用行選択ライン）、φＶＥ１〜φＶＥ８（電子シャッタ用行選択ライン）、φＲＳＴ１〜φＲＳＴ８（行毎の画素リセットパルスライン）、φＴＲ１〜φＴＲ８（行毎の画素転送パルスライン）の波形が示されている。また、ＰＤ12，ＰＤ13は、図２に示した撮像素子における画素セルＰＩＸ12及びＰＩＸ13のフォトダイオードＰＤ12，ＰＤ13の電位をそれぞれ表している。
【００７４】
時刻ｔ1 において、電子シャッタ走査回路13により電子シャッタ用行選択ラインφＶＥ３，φＶＥ７が“Ｈ”レベルとなり、続く時刻ｔ2 においてマルチプレクサ14により画素転送パルスラインφＴＲ３，φＴＲ７が“Ｈ”レベルとなると、３及び７行目の画素セルのリセット動作が行われる（時刻ｔ3 ）。更に時刻ｔ4 では、電子シャッタ走査回路13により電子シャッタ用行選択ラインφＶＥ４，φＶＥ８が“Ｈ”レベルとなり、４及び８行目の画素セルのリセット動作が行われる。時刻ｔ5 では、電子シャッタ走査回路13により電子シャッタ用行選択ラインφＶＥ１，φＶＥ５が“Ｈ”レベルとなり、１及び５行目の画素セルのリセット動作が行われる。続く時刻ｔ6 では、電子シャッタ用行選択ラインφＶＥ２，φＶＥ６が“Ｈ”レベルとなり、２及び６行目の画素セルのリセット動作が行われる。
【００７５】
次に時刻ｔ7 になると、垂直走査回路12により読み出し用行選択ラインφＶ３が“Ｈ”レベルとなり、続く時刻ｔ8 でマルチプレクサ14により画素転送パルスラインφＴＲ３が“Ｈ”レベルとなると、３行目の画素セルの電荷読み出し動作が行われる。以降、垂直走査回路12とマルチプレクサ14の動作に従い、読み出し領域71である３〜７行目の画素の読み出し動作が行われると同時に、時刻ｔ9 になると、再び電子シャッタ走査回路13により、読み出し領域71の電子シャッタ動作とリセット領域72，73のリセット動作が行われる。
【００７６】
以上のように、電子シャッタ走査回路13は１フレーム期間毎に第１のリセット領域72，読み出し領域71及び第２のリセット領域73を走査するため、電子シャッタ動作と非読み出し画素行のリセット動作を合わせて行うことが可能となる。したがって、読み出し領域71に隣接する非読み出し画素行のリセット動作が１フレーム期間毎に行われるため、非読み出し画素セルのフォトダイオードに蓄積される電荷が飽和に達成するのを抑制することが可能となり、読み出し画素セルに対する偽信号の発生を防止できる。本実施例３においては、リセット領域72及び73のリセット動作を電子シャッタ動作と同時に行うことができるため、前記実施例１及び２で示した方法より１フレーム期間を短くすることができ、高速な任意領域読み出しが可能となる。
【００７７】
上記動作によって、スミア、ブルーミング、混色のない高品質な画像が得られる。また、上記実施例３では、第１及び第２の２つのリセット領域72及び73が２画素行に相当する場合を例にとって説明したが、これに限るものではなく、本発明は用途に応じて任意の画素行を２つのリセット領域として設定した場合に対しても適用できることはいうまでもない。
【００７８】
以上実施例に基づいて説明したように、本発明によれば偽信号の発生を抑制でき、スミアやブルーミングや混色が生じない、高品質の画像が得られる固体撮像装置を実現することができる。
【図面の簡単な説明】
【００７９】
【図１】本発明に係る固体撮像装置の実施例１の基本構成を示すブロック図である。
【図２】図１に示した実施例に係る固体撮像装置の撮像素子の構成を示すブロック構成図である。
【図３】図２に示した撮像素子における画素セルの構成例を示す回路構成図である。
【図４】図２に示した撮像素子におけるマルチプレクサを構成する画素リセットパルス出力回路の構成を示す回路構成図である。
【図５】図２に示した撮像素子におけるマルチプレクサを構成する画素転送パルス出力回路の構成を示す回路構成図である。
【図６】図２に示した撮像素子における電子シャッタ走査回路に用いるシフトレジスタの基本構成例を示すブロック構成図である。
【図７】図６に示したシフトレジスタが順次走査を行う場合の動作を説明するためのタイミングチャートである。
【図８】図６に示したシフトレジスタが切り出し走査を行う場合の動作を説明するためのタイミングチャートである。
【図９】図２に示した撮像素子において、任意領域の読み出し時の画素部における各画素領域を概念的に示す図である。
【図１０】図９に示した任意領域の読み出し時の動作を説明するためのタイミングチャートである。
【図１１】本発明の実施例２に係る固体撮像装置における電子シャッタ走査回路を構成するシフトレジスタの構成例を示すブロック構成図である。
【図１２】図11に示したシフトレジスタにおいて、切り出し走査を行う際にシフトレジスタが複数の信号を同時に出力する場合の動作を説明するためのタイミングチャートである。
【図１３】図11に示したシフトレジスタにおいて、行方向に任意領域の読み出し動作と非読み出し画素セルのリセット動作を合わせて行う場合の動作を説明するためのタイミングチャートである。
【図１４】本発明の実施例３に係る固体撮像装置において、電子シャッタ走査回路に用いるシフトレジスタが、切り出し走査を行いながら複数の信号を同時に出力する動作を説明するためのタイミングチャートである。
【図１５】図14のタイミングチャートに示した動作を行うシフトレジスタにおいて、行方向の任意領域の読み出し動作と非読み出し画素セルのリセット動作を合わせて行う場合の動作を説明するためのタイミングチャートである。
【図１６】従来の電子シャッタ機能を備えた固体撮像装置の構成例を示すブロック構成図である。
【図１７】図16に示した固体撮像装置における動作を説明するためのタイミングチャートである。
【図１８】図16に示した固体撮像装置において、任意領域の読み出しを行った場合における動作を説明するためのタイミングチャートである。
【符号の説明】
【００８０】
１  撮像レンズ
２  撮像素子
３  走査制御部
４  モード切換部
９  電流源
10  電源ライン
11  画素部
12  垂直走査回路
13  電子シャッタ走査回路
14  マルチプレクサ
15  ノイズ抑圧回路
16  水平走査回路
17  出力アンプ
18  読み出し用リセットパルスライン
19  読み出し用転送パルスライン
20  電子シャッタ用リセットパルスライン
21  電子シャッタ用転送パルスライン
22  出力取り込みパルスライン
30  シフトレジスタユニット
31  第１のサブユニット
32  第２のサブユニット
33  記憶部、第１の記憶部
34  第２の記憶部
ＰＤ40  フォトダイオード
Ｍ41  転送用トランジスタ
Ｍ42  リセット用トランジスタ
Ｍ43  画素アンプ用トランジスタ
44  ＦＤ部
Ｍ51，Ｍ61  垂直走査回路の出力取り込み用トランジスタ
Ｍ52，Ｍ62  電子シャッタ走査回路の出力取り込み用トランジスタ
Ｍ53  読み出し用リセットパルス出力トランジスタ
Ｍ54  電子シャッタ用リセットパルス出力トランジスタ
Ｍ63  読み出し用転送パルス出力トランジスタ
Ｍ64  電子シャッタ用転送パルス出力トランジスタ
70  有効領域
71  読み出し領域
72  第１のリセット領域
73  第2 のリセット領域
【図１】
2007158741.tif 000003
【図２】
2007158741.tif 000004
【図３】
2007158741.tif 000005
【図４】
2007158741.tif 000006
【図５】
2007158741.tif 000007
【図６】
2007158741.tif 000008
【図７】
2007158741.tif 000009
【図８】
2007158741.tif 000010
【図９】
2007158741.tif 000011
【図１０】
2007158741.tif 000012
【図１１】
2007158741.tif 000013
【図１２】
2007158741.tif 000014
【図１３】
2007158741.tif 000015
【図１４】
2007158741.tif 000016
【図１５】
2007158741.tif 000017
【図１６】
2007158741.tif 000018
【図１７】
2007158741.tif 000019
【図１８】
2007158741.tif 000020