(57)【要約】【課題】画面の高精細化を実現することができるプラズマディスプレイパネルを提供する。【解決手段】放電空間を介して互いに対向する、前面基板の背面側に設けられ各々が行方向に延びかつ列方向に並設された複数の行電極と、背面基板の前面側に設けられ各々が列方向に延びかつ行方向に並設された複数の列電極と、列電極及び行電極を駆動してその列電極及び隣接する行電極の対の交差位置に単位発光領域を形成する駆動回路と、を含むプラズマディスプレイ装置であって、行電極上で放電空間を仕切りかつ各々が行方向に延びる複数の行放電空間を形成する複数の横隔壁と、行放電空間毎の行電極の対にサスティンパルスを印加して放電を線順次走査にて生じせしめる行電極駆動回路と、放電を抑制する放電抑制電位を列電極に選択的に印加する列電極駆動回路と、を含む。【選択図】図２
2007133345.tif 000002
【特許請求の範囲】
【請求項１】
放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の背面側に設けられ各々が行方向に延びかつ列方向に並設された複数の行電極と、前記背面基板の前面側に設けられ各々が列方向に延びかつ行方向に並設された複数の列電極と、前記列電極及び前記行電極を駆動してその前記列電極及び隣接する前記行電極の対の交差位置に単位発光領域を形成する駆動回路と、を含むプラズマディスプレイ装置であって、
前記行電極上で前記放電空間を仕切りかつ各々が行方向に延びる複数の行放電空間を形成する複数の横隔壁を含み、前記駆動回路は、前記行放電空間毎の前記行電極の対にサスティンパルスを印加して放電を線順次走査にて生じせしめる行電極駆動回路と、放電を抑制する放電抑制電位を前記列電極に選択的に印加する列電極駆動回路と、を含むことを特徴とするプラズマディスプレイ装置。
【請求項２】
前記横隔壁は、前記前面基板の背面側に設けられたことを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記行電極の各々は、行方向に伸長するバス電極部と前記単位発光領域毎に放電ギャップを介して互いに対向するように前記バス電極部から列方向に突出する突出部とで形成されていることを特徴とする請求項１又は２に記載のプラズマディスプレイ装置。
【請求項４】
前記行放電空間毎に前記背面基板の前面側に設けられ単位発光領域に区分しかつ列方向に延びかつ前記前面基板に達しない高さを有する縦壁を含むことを特徴とする請求項１〜３のいずれかに記載のプラズマディスプレイ装置。
【請求項５】
前記縦壁によって区分される領域にはそれぞれ赤緑青色の蛍光体が独立に塗布されていることを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項６】
前記縦壁の高さは少なくとも２０μｍであることを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項７】
前記縦壁はその上部には前記蛍光体が塗布されていない領域を有することを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項８】
前記行放電空間毎に前記背面基板の前面側に設けられ複数の前記単位発光領域をまとめて画素領域に区分しかつ列方向に延びかつ前記前面基板に達する高さを有する縦隔壁を含むことを特徴とする請求項４に記載のプラズマディスプレイ装置。
【請求項９】
放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の背面側に設けられ各々が行方向に延びかつ列方向に並設された複数の行電極と、前記背面基板の前面側に設けられ各々が列方向に延びかつ行方向に並設された複数の列電極と、前記列電極及び前記行電極を駆動してその前記列電極及び隣接する前記行電極の対の交差位置に単位発光領域を形成する駆動回路と、を含むプラズマディスプレイ装置の駆動方法であって、
前記行電極の対を構成する行電極にリセットパルスを印加して前記単位発光領域のための行電極近傍に壁電荷を形成するリセットステップと、
前記行電極の対により形成される行放電空間毎の前記行電極にサスティンパルスを印加して放電を線順次走査にて生じせしめると共に、表示データに基づいて選択する列電極へアドレス電位を、かつ非選択の列電極へ放電抑制電位を選択的に印加するサスティンステップと、を含むことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項１０】
前記リセットステップ中に隣接する前記行電極の対の一方の電位と同一の極性の放電強度制御電位を前記列電極へ印加することを特徴とする請求項９に記載のプラズマディスプレイ装置の駆動方法。
【請求項１１】
前記リセットステップ中に、アドレス電位を一定に保ち、サスティンステップ中に輝度に応じたアドレス電位を与えることを特徴とする請求項９に記載のプラズマディスプレイ装置の駆動方法。
【請求項１２】
前記リセットステップ中に、サスティンステップ中のアドレス電位の変化よりも粗くアドレス電位を変化させることを特徴とする請求項９に記載のプラズマディスプレイ装置の駆動方法。
【請求項１３】
前記サスティンステップ中に、アドレス電位を一定に保ち、リセットステップ中に輝度に応じたアドレス電位を与えることを特徴とする請求項９に記載のプラズマディスプレイ装置の駆動方法。
【請求項１４】
前記サスティンステップ中に、リセットステップ中のアドレス電位の変化よりも粗くアドレス電位を変化させることを特徴とする請求項９に記載のプラズマディスプレイ装置の駆動方法。
【請求項１５】
前記リセットステップ中のアドレス電圧をＶadr-resetとし、サスティンステップ中のアドレス電圧をＶadr-susとした場合、｜Ｖadr-reset｜≠｜Ｖadr-sus｜を満たす範囲でアドレス電圧の制御を行うことを特徴とする請求項９〜１４のいずれかに記載のプラズマディスプレイ装置の駆動方法。
【請求項１６】
前記放電抑制電位として負又は零の値を設定することを特徴とする請求項９〜１５のいずれかに記載のプラズマディスプレイ装置の駆動方法。
【請求項１７】
前記リセットステップが、前記サスティンステップの直前において全ての行電極に対して同時に行われることを特徴とする請求項９〜１６のいずれかに記載のプラズマディスプレイ装置の駆動方法。
【請求項１８】
前記リセットステップが、前記サスティンステップ中において各行電極に対して夫々行われることを特徴とする請求項９〜１７のいずれかに記載のプラズマディスプレイ装置の駆動方法。
【請求項１９】
前記放電抑制電位は、放電が生じる前記列電極への前記アドレス電位の範囲を超える電位であることを特徴とする請求項９〜１８のいずれかに記載のプラズマディスプレイ装置の駆動方法。
【請求項２０】
前記サスティンパルスの回数は前記行電極毎に、１ないし１０回であることを特徴とする請求項９〜１９のいずれかにに記載のプラズマディスプレイ装置の駆動方法。
【請求項２１】
前記サスティンパルスは前記行電極の対の一方の行電極と他方の行電極に互いに逆相のパルスとして印加されることを特徴とする請求項９〜２０のいずれかに記載のプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面放電方式交流型プラズマディスプレイ装置のパネル構造とその駆動方法に関する。
【背景技術】
【０００２】
図１は従来のプラズマディスプレイ装置のパネル構造を表わしている（特許文献１参照）。図１はパネルの構成を説明するために前面基板と背面基板に分解した分解斜視図である。
【０００３】
図１のプラズマディスプレイパネルは、背面基板４とこれに放電空間を介して互いに対向する前面基板とが平行に貼り合わされて、形成される。背面基板４の前面側には、各々が列方向に延びかつ行方向に並設された複数の列電極Ｄが設けられ、その上に列電極保護層５が形成される。そして、前面基板の背面側には、各々が行方向に延びかつ列方向に並設された複数の行電極対が設けられる。
【０００４】
図１に示すように、背面基板４の列電極保護層５上には、行方向に並設された各列電極Ｄの間の位置において列方向に延びる縦隔壁と行方向に延びる横隔壁との結合によって略格子状（井形）に成形された隔壁６が形成されている。
【０００５】
そして、この略格子形状の隔壁６によって、列電極及び行電極対の交差位置に単位発光領域を構成するように、方形室として放電セルＣが区画されている。
【特許文献１】特開２００２−１９７９８１
【発明の開示】
【発明が解決しようとする課題】
【０００６】
プラズマディスプレイパネルは大型の薄型ディスプレイとして、優れた性能を有している。現在市場では３０インチ以上の大型のパネルが製造されている。
【０００７】
近年、プラズマディスプレイパネルを従来のような大型のパネルだけではなく、２６インチ位の中型でフルＨＤクラスの高精細のディスプレイにも用いることが検討されている。
【０００８】
しかしながら、放電セルサイズを微細化すると、例えばセルサイズが１００μｍ以下となった場合には、放電セルＣが狭くなりすぎ、放電空間が縮小し、発光効率が著しく低下してしまうといった問題があった。これは単位放電セルのサイズが小さくなると、プラズマの陽光柱（陰極と陽極との間の空間のプラズマ）が充分に大きくとれなくなり、その結果、輝度の低下や発光効率の低下を招くからである。
【０００９】
本実施形態は、以上のような従来の面放電方式交流型プラズマディスプレイパネルにおける問題点を解決するためになされたものであり、本発明の解決しようとする課題には、輝度の低下と放電セルにおける誤放電を防止して、画面の高精細化を実現することができるプラズマディスプレイパネルとその駆動方法を提供することが一例として挙げられる。
【課題を解決するための手段】
【００１０】
このような目的を達成するために、本発明によるプラズマディスプレイ装置は、以下の構成を具備するものであり、その特徴は以下の通りである。
【００１１】
請求項１記載のプラズマディスプレイ装置は、放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の背面側に設けられ各々が行方向に延びかつ列方向に並設された複数の行電極と、前記背面基板の前面側に設けられ各々が列方向に延びかつ行方向に並設された複数の列電極と、前記列電極及び前記行電極を駆動してその前記列電極及び隣接する前記行電極の対の交差位置に単位発光領域を形成する駆動回路と、を含むプラズマディスプレイ装置であって、
前記行電極上で前記放電空間を仕切りかつ各々が行方向に延びる複数の行放電空間を形成する複数の横隔壁を含み、前記駆動回路は、前記行放電空間毎の前記行電極の対にサスティンパルスを印加して放電を線順次走査にて生じせしめる行電極駆動回路と、放電を抑制する放電抑制電位を前記列電極に選択的に印加する列電極駆動回路と、を含むことを特徴とする。
【００１２】
請求項９記載のプラズマディスプレイ装置の駆動方法は、放電空間を介して互いに対向する前面基板及び背面基板と、前記前面基板の背面側に設けられ各々が行方向に延びかつ列方向に並設された複数の行電極と、前記背面基板の前面側に設けられ各々が列方向に延びかつ行方向に並設された複数の列電極と、前記列電極及び前記行電極を駆動してその前記列電極及び隣接する前記行電極の対の交差位置に単位発光領域を形成する駆動回路と、を含むプラズマディスプレイ装置の駆動方法であって、
前記行電極の対を構成する行電極にリセットパルスを印加して前記単位発光領域のための行電極近傍に壁電荷を形成するリセットステップと、
前記行電極の対により形成される行放電空間毎の前記行電極にサスティンパルスを印加して放電を線順次走査にて生じせしめると共に、表示データに基づいて選択する列電極へアドレス電位を、かつ非選択の列電極へ放電抑制電位を選択的に印加するサスティンステップと、を含むことを特徴とする。
【００１３】
本発明によれば、列方向に延びる放電セル間の縦壁を取り除くことで行方向に延びる放電空間を確保し、放電を安定にするため非選択セルに放電抑制電位を印加することで、輝度の低下と放電セルにおける誤放電を防止して、画面の高精細化を達成できる。
【００１４】
また、本実施形態では画像表示をアドレス表示分離（ＡＤＳ）サブフレーム法ではなく線順次走査で行い、輝度の調節はサスティン放電期間（サスティンステップ）中に列電極の電位を変化することで行うので、動画偽輪郭が発生しない。
【００１５】
さらに、線順次走査発光放電のプラズマディスプレイ装置のための駆動法において、リセット放電時にも列電極に負（又は零）の電位すなわち隣接行電極の対の一方の電位と同一の極性の電位（放電強度制御電位）を印加することによって、発光強度の制御範囲を拡大することが可能となる。
【発明を実施するための形態】
【００１６】
以下に本発明の実施形態を図面を参照しつつ説明する。
【００１７】
図２〜図５は本実施形態のプラズマディスプレイ装置のパネル構造を表わしている。図２はパネルの構成を模式的に表す斜視図、図３はパネルを前面基板と背面基板に分解した分解斜視図、図４は図２のＡ１−Ａ１線における断面図、図５は図２のＢ１−Ｂ１線における断面図である。
【００１８】
図２に示すように、表示面であるガラスからなる前面基板１の背面に、複数の行電極対Ｘ，Ｙが、ガラスからなる前面基板１の行方向（図２の左右方向）に延びるように平行に配列されている。
【００１９】
行電極Ｘは、前面基板１の行方向に延びる金属膜からなる帯状の共通バス電極部Ｋｂと、この共通バス電極部Ｋｂに沿って等間隔に並設されてその幅狭の基端部が共通バス電極部Ｋｂに接続されたＩＴＯなどの透明導電膜からなるＴ字形状の透明電極部Ｋａとによって構成されている。
【００２０】
行電極Ｙも同様に、前面基板１の行方向に延びる金属膜からなる帯状の共通バス電極部Ｋｂと、この共通バス電極部Ｋｂに沿って等間隔に並設されてその幅狭の基端部が共通バス電極部Ｋｂに接続されたＩＴＯなどの透明導電膜からなるＴ字形状の透明電極部Ｋａ（バス電極部から列方向に突出する突出部）とによって構成されている。
【００２１】
この行電極ＸとＹは、前面基板１の列方向（図２の上下方向）に交互に配列されて、２本の共通バス電極部Ｋｂに沿って並設された透明電極部Ｋａが、互いに対となる相手の行電極側に延びて、互いの透明電極部Ｋａのそれぞれの幅広の頂辺が、それぞれ所要の幅の放電ギャップを介して互いに対向されている。行電極Ｙにおいて行電極Ｘの反対側に隣接する行電極にも行電極対を構成するように、透明電極部Ｋａが高密度で並列されている。すなわち、行電極の列方向両側に透明電極部Ｋａが設けられている。
【００２２】
図２に示すように、前面基板１の背面側の行電極対Ｘ，Ｙの上には、これらを被覆する誘電体層２が形成されている。
【００２３】
誘電体層２の背面側には、誘電体層２から背面側に放電空間へ突出する帯状の嵩上げ誘電体層２Ａが、バス電極部Ｋｂ上に平行に形成されている。そして、この誘電体層２と嵩上げ誘電体層２Ａの背面側には、ＭｇＯからなる保護層３が形成されている。
【００２４】
一方、前面基板１と放電空間を介して平行に配置される背面基板４の前面基板１と対向する面（表示側の面）の下側には、列電極Ｄ（アドレス電極）が、それぞれ各行電極対Ｘ，Ｙの互いに対になっている透明電極部Ｋａに対向する位置において列方向に延びるように、等間隔に並設されている。
【００２５】
背面基板４の表示側の面上には、さらに、列電極保護層５（誘電体層）が形成されて、列電極Ｄを被覆している。
【００２６】
図２〜図５に示した構造において、前面基板１上の嵩上げ誘電体層２Ａには行方向にだけ横隔壁１６が形成されていて、列方向には隔壁は形成されていない。これにより行電極対Ｘ，Ｙの電極間放電時のプラズマの行方向の断面積を広くとることができる。すなわち、横隔壁１６により放電空間から仕切られ各々が行方向に延びる複数の行放電空間（行セル）が得られる。前面基板１のバス電極部Ｋｂ上に横隔壁１６が形成されることにより、製造中の前面基板及び背面基板の貼り合わせ工程において位置ずれ精度が向上する。背面基板側に横隔壁を設けた場合、横隔壁とバス電極部と位置合わせが必要である。
【００２７】
また、背面基板上にはＲＧＢ各色ごとの放電セルの放電領域を区分するための縦壁１５Ａが列方向に形成されている。縦壁１５Ａの高さは蛍光体を塗り分けるのに必要な高さで放電領域の区分に必要な最低限の高さで約２０μｍ位である。このように、縦壁１５Ａは、単位発光領域に区分しかつ列方向に延び前面基板（保護層３）に達しない高さを有する。
【００２８】
そして、２つの横隔壁１６により挟まれた行放電空間内の放電セルの各々の選択は、図２〜図５に示される列電極Ｄに印加されるアドレス電圧及び放電抑制電圧（後述する）によって制御される。
【００２９】
各放電セルＣに面する縦壁１５Ａの各側面と列電極保護層５の表面には、これらの三つの面を覆うように、各放電セルＣ毎に赤（Ｒ），緑（Ｇ），青（Ｂ）の三原色に色分けされた蛍光体層７が形成されて、この三原色が行方向に順に並ぶように配列されている。
【００３０】
そして、放電空間内には、キセノンガスＸｅを含む放電ガスが封入されている。
【００３１】
次に、本実施形態のパネル構造において、どのようにして選択的に放電発光が行われるかその様子を図６及び図７に基づいて説明する。図６及び図７は４図に示す断面図と同一であり、ここでは図２における直線Ａ１−Ａ１と直線Ｂ１−Ｂ１が交わっている位置にある放電セルを選択して発光させ表示しているものとする。
【００３２】
図６に示すように、背面基板４の選択した放電セルの列電極Ｄには０Ｖのアドレス電圧Ｖａｄｒが印加され、選択されない放電セルの列電極には−１００Ｖの放電抑制電圧Ｖｒｅｓが印加される。この時、電位分布は図７に示すようになる。この選択した放電セル以外のセルでは放電空間に拡がろうとすると電子が列電極側からの反発力で押し戻され、グロー放電が抑制されている。
【００３３】
そのため、放電空間内ではグロー放電が発生できないか、グロー放電が発生しても、その発光強度はきわめて弱いものとなる。
【００３４】
一方、選択した放電セル内では、このような反発力はなく、選択セルから、隣の非選択セルに広がろうとする電子に対して、電界により電子を収束させるいわゆる電子レンズ効果による押し戻し作用が働いている。
【００３５】
さらに、隣り合う２つの放電セルが同時に選択された場合には、放電セル間の縦隔壁がないので、２つの放電セルの放電プラズマが結合して放電空間の断面積が約２倍となり、発光効率が改善される。
【００３６】
一方、本実施形態で示したような放電制御方法を行わない場合には、図８に示すように、時間の経過と共に、行方向に並ぶ放電セル同士間で放電の干渉が生じ、しだいに放電セルの選択性が失われてしまう。それに対して本実施形態による放電制御方法を用いた場合には、図９のように非選択放電セルの列電極（基準０Ｖ）には、そのセルの輝度に応じて、あるタイミングで例えば負の放電抑制電位が印加され、そのセルに放電電圧が印加されていても、その放電が抑制され時間が経過しても、放電が時間経過とともに拡がってしまうことがなく、時間経過に対しても安定である。なお、図８及び図９は４図に示す断面図と同一である。
【００３７】
図２に示した第１の実施形態に加えて、図１０に示す第２の実施形態のような構造を用いてもよい。図１０に示すような第２の実施形態では前面基板１側に横隔壁１６と縦隔壁１６Ｂの両方を設け、縦隔壁１６ＢによりＲＧＢ３色の発光に対応する３つの放電セル（蛍光体Ｒ，Ｇ，Ｂ）ごとに区切られている。このようにＲＧＢからなる１画素ごとに隔壁で区分することにより、画素間は完全に分離され、発光制御はより完全になる。
【００３８】
図１１は、本実施形態のプラズマディスプレイ及びその駆動方法を示す模式図である。これは、列電極駆動回路２１２に接続された列電極Ｄ１〜Ｄｍと行電極駆動回路２１０に接続された行電極対Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎを備えるプラズマディスプレイのパネル本体１２０を駆動する駆動装置の構成の一例である。プラズマディスプレイでは、放電が行われる行電極対を線表示で切換え走査すると共に、この走査に同期して背面基板側の列電極Ｄ１〜Ｄｍに画像信号をそれぞれ印加することにより表示駆動が行われる。行電極対間に放電が発生する行方向に広がる内部はほぼ一様の電位になり、１行の放電セル毎に発光部の選択が行われる。一組の行電極対は走査線１ライン分に対応する。行電極の電圧印加状態で各列電極に画像信号（アドレス電圧）が印加されると、サンプリングが行われ発光部の階調（明暗の輝度レベル）が制御できる。このように、画像信号に応じて画像表示を行う。ここでＲＧＢ画像信号を順次供給し、表示していない色の列電極に放電抑制電圧を印加する。
【００３９】
プラズマディスプレイ装置は少なくともパネル本体１２０、列電極駆動回路２１２、行電極駆動回路２１０及び読出タイミング信号発生回路２０７を備えている。パネル本体１２０は行電極対X，Yを有し、逐次放電して放電セルを線表示で走査する。各行電極対は一対の放電電極の複数を備えており、行電極駆動回路２１０によって駆動される。行電極駆動回路２１０は各行電極対の放電電極に駆動パルスを印加して放電セルの走査を行う。列電極駆動回路２１２は前述した行電極対X，Yの線表示走査に同期して画像信号を各列電極に印加し、列電極Ｄ１〜Ｄｍの１つと行電極対の１つとの交差部に放電セルＣｉｊを形成する。なお、読出タイミング信号発生回路２０７は列電極駆動回路２１２と行電極駆動回路２１０の同期制御を行う。
【００４０】
図１１において、同期分離回路２０１は、供給された入力ビデオ信号中から水平及び垂直同期信号を抽出してこれらをタイミングパルス発生回路２０２に供給する。タイミングパルス発生回路２０２は、これら抽出された水平及び垂直同期信号に基づいた抽出同期信号タイミングパルスを発生してこれをＡ／Ｄ変換器２０３、メモリ制御回路２０５及び読出タイミング信号発生回路２０７の各々に供給する。Ａ／Ｄ変換器２０３は、上記抽出同期信号タイミングパルスに同期して入力ビデオ信号を１画素毎に対応したディジタル画素データに変換し、これをフレームメモリ２０４に供給する。メモリ制御回路２０５は、上記抽出同期信号タイミングパルスに同期した書込信号及び読出信号をフレームメモリ２０４に供給する。フレームメモリ２０４は、書込信号に応じて、Ａ／Ｄ変換器２０３から供給された各画素データを順次取り込む。また、フレームメモリ２０４は、読出信号に応じて、このフレームメモリ２０４内に記憶されている画素データを順次読み出して次段の出力処理回路２０６へ供給する。読出タイミング信号発生回路２０７は、放電発光動作を制御するための各種タイミング信号を発生してこれらを行電極駆動回路２１０及び出力処理回路２０６の各々に供給する。出力処理回路２０６は、読出しタイミング信号発生回路２０７からのタイミング信号に同期させて、フレームメモリ２０４から供給された画素データを列電極駆動回路２１２に供給する。
【００４１】
列電極駆動回路２１２は、出力処理回路２０６から供給される各画素データに応じた画素データパルス（アドレス電圧及び放電抑制電圧）を発生してパネル本体１２０の列電極Ｄ１〜Ｄｍに印加する。
【００４２】
行電極駆動回路２１０は、パネル本体１２０の全ての行電極対間で、予備放電を行うための予備放電パルス、荷電粒子を再形成するためのプライミングパルス、データ書き込み時の放電を安定させるリセットパルス、放電を維持するためのサスティンパルス、更に維持発光放電を停止するための消去パルス、などを生成できる。行電極駆動回路２１０は、これらのパルスを上記読出タイミング信号発生回路２０７から供給される各種のタイミング信号に応じたタイミングにてパネル本体１２０の行電極Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎに印加する。
【００４３】
ここで注意すべきは、行電極駆動回路２１０は行放電空間毎の行電極にサスティンパルスを印加して放電を線順次走査にて生じせしめる機能を有することと、列電極駆動回路２１２が放電を抑制する放電抑制電位を列電極に選択的に印加する機能を有することである。
【００４４】
行電極駆動回路２１０は、行電極Ｘ１〜Ｘｎへの第１サスティンパルスを生成するＸドライバを、行電極Ｙ１〜Ｙｎへの第１サスティンパルスとは逆送の第２サスティンパルスを生成するＹドライバを含んでいる。
【００４５】
次に本実施形態のプラズマディスプレイパネルの駆動方法について説明する。
【００４６】
図１２に本実施形態の面放電交流型プラズマディスプレイパネル表示装置のタイミングチャートを示す。行電極は上から順にＸ１，Ｙ１，Ｘ２，Ｙ２・・・Ｘｎ，Ｙｎと符号が付けてある。図１２にこれらの電極に印加する駆動波形は、対応する電極の右側に示されている。ここで、図は行電極のすべての対ごとにパルスを印加した場合の駆動波形を示している。まず、リセット放電期間（リセットステップ）中では全ての行で同時に行電極対の行電極間に矩形及び漸次変化する逆極性のリセットパルスを印加して、リセット放電によって全てのセルの初期化を行う。次に線順次サスティン放電期間において、行電極の対にサスティンパルスを印加してサスティン放電を線順次走査にて生じせしめる。すべての行電極対に印加されるパルス駆動波形は、互いに位相が１８０度ずれている。
【００４７】
一組の行電極対において、どちらか一方のみが印加された場合には放電は発生しない。両者が同時に印加されるとその期間だけ放電が発生する。例えば、行電極対Ｘ１、Ｙ１すなわち第１及び２行電極に着目すると、行電極Ｘ１に正負極性パルスが印加されると、ほぼ同時に行電極Ｙ１に負正極性パルスが印加される。これにより、行電極Ｙの負極性パルスが所定値に立ち下がるタイミングで１番目の放電が発生する。これに合わせて、列電極Ｄ１〜Ｄｍのそれぞれに所定の画像信号を印加することで、所定輝度分布で第１行セルの行が発光する。
【００４８】
次に、行電極Ｘ１は接地電位（０Ｖ）になるので、第１行セルでは消光するが、正負極性パルスが印加されている行電極Ｙ１と次の行電極Ｘ２の行電極対において２番目の放電電位が生成され、これに合わせて、列電極Ｄ１〜Ｄｍのそれぞれに所定の画像信号を印加することで、所定輝度分布で第２行セルの行が発光する。次に、同様に行電極対Ｘ２、Ｙ２の第３行セルが発光する。なお、行電極Ｘ及び行電極Ｙ共に隣接する行電極対間にまたがって（共用して）いるが、本駆動により実際に放電するのは行電極の片側のみであり、順次走査することが可能となる。
【００４９】
換言すると、各行のサスティン放電は線順次に行われ、表示は線順次にされる。従来のプラズマディスプレイパネルの駆動法におけるスキャン動作に相当するところが、サスティン動作に置き換わっている。従来のプラズマディスプレイパネルの駆動法においてスキャンパルスは一回であるが、本実施形態のサスティンパルスの数は１ないし１０回程度であり、１行の表示期間だけ継続する。
【００５０】
さらに詳述すると、図１２に示したサスティンパルスは電圧値が＋Ｖと−Ｖが交互に繰り返す交流波形となっていて、選択した放電セルの上側の行電極（第１行電極）と選択した放電セルの下側の行電極（第２行電極）とでは互いに逆位相の波形になっている。
【００５１】
このときサスティンパルスの電圧値｜＋Ｖ｜＋｜−Ｖ｜が放電開始電圧Ｖｆより高くなるように設定され、電圧値｜＋Ｖ｜、｜−Ｖ｜単独では放電開始電圧Ｖｆよりも低くなるように設定される。これにより、選択した放電セル間にだけ放電電圧Ｖｆ＝｜＋Ｖ｜＋｜−Ｖ｜が印加され、隣接した非選択放電セルには電圧値｜＋Ｖ｜または｜−Ｖ｜の電圧しか、印加されないので、上下隣接セルが非選択のときは、放電が起こらないように制御できる。よって、図１２に示した駆動法では、選択行の上部又は下部に隣接するセルが、非選択の場合には放電開始電圧に達しないため、上下セルを区別して選択することが可能である。
【００５２】
さらに、輝度の調節は上記サスティン放電期間中の列電極電位（アドレス電位）の大小で制御される。列電極電位が負の方向に大きいと、同じサスティン電圧でも、電子の進入領域が抑制され、放電電流や発光効率が低くなり、列電極電位がプラスの方向に大きくても、今度はイオンの進入領域が抑制され、放電電流や、発光効率が小さくなる。かかる輝度調節を各ＲＧＢについて行うことで色合いの調節を行うことができる。
【００５３】
上記の駆動法では、リセット放電を全ての行で同時に行っているが、他の実施形態では、これを各行ごとに、サスティン放電発光の直前に行ってもよい、リセット放電を直前に行うことにより放電遅れを防止できる。
【００５４】
さらに、本実施形態のパネル構造はＡＣ放電型プラズマディスプレイパネルだけでなく、ＤＣ型プラズマディスプレイパネルに対しても適用することができる。
【００５５】
図１３にＤＣ型プラズマディスプレイパネルに適用したときの構造図を示す。かかるパネルと図４に示したＡＣ型プラズマディスプレイパネルとの違いは列電極保護層５が高抵抗体層１１５に変更されている点である。他の構造は図４と同じである。
【００５６】
図１３に示した放電セルの構造を用いたＤＣ型プラズマディスプレイパネルにおいては、行電極にＤＣを印加して面放電を行うのであるが、図１４に示すように複数のサスティンパルスではなく単一のパルスで各行の選択放電を行う。
【００５７】
本実施形態によれば、放電セル間を区切る縦隔壁を無くしても紫外線発光が選択した放電セル内に限定されるため、選択した放電セルのみを発光することができる。このとき、選択した放電セルでの紫外光が隣接した放電セルへ漏洩することにより、選択した放電セル以外の放電セルの蛍光体がわずかに発光してしまうことがある。図１５にこの様子を示す。この漏れた紫外光の影響を無くすには、図１６に示すように放電セルを区分している縦壁１５ＡＡの高さを高めに設定し、縦壁の上部の一部を、蛍光体７が塗られていない（非蛍光体ＮＬ）構造にして、隣接した放電セルの蛍光体に紫外光が当たらないようにすればよい。
【００５８】
また、ガス圧を高くすることによっても、放電ガスの紫外線吸収作用によって、隣接した放電セルの蛍光体への紫外光の到達を防ぐことも可能である。
【００５９】
このように本実施形態の放電セルの構造を用いることにより、放電セルの微細化を行った際にも、充分な放電空間を確保することができるため発光効率が低下せず、高精細プラズマディスプレイパネルにおいても充分な輝度を実現できる。
【００６０】
一方、発明者は、プラズマディスプレイパネル表示装置の列電極の制御に着目して、その高精細化を目的としたセルサイズの微細化とともに、発光効率を高める実験を行った。
【００６１】
図１７に他の実施形態の面放電交流型プラズマディスプレイパネル表示装置のタイミングチャート、すなわちパネルへ供給される駆動波形を示す。図１２のタイミングチャートと比較して主な相違点は、リセット放電時にも列電極に負の電位が印加されている点である（図１２では零の電位）。発明者は線順次サスティン放電時のアドレス電位の絶対値と面放電発光強度との関係を調べた。
【００６２】
図１８はサスティン放電時のアドレス電位Ｖadr-susの絶対値と面放電発光強度ＬＩとの関係を示す。つまり、列電極へのアドレス電位（負の値）の絶対値が大きくなるにつれ、発光強度は減少する。この関係から、セルごとに無限の階調を実現することが可能であることが分かる。
【００６３】
以上のように実施形態においては、リセット放電期間中にアドレス電位を一定に保ち、サスティン放電期間中にセル毎に輝度に応じたアドレス電位を与えることにより、階調を得ることができる。この場合さらに、リセット放電期間中にもセル毎のアドレス電位を段階的に選択することにより、更なる多階調を得ることもできる。リセット放電期間中に、サスティン放電期間中のアドレス電位の変化よりも粗くアドレス電位を変化させることにより、階調を得ることもできるのである。例えば、リセット放電期間のアドレス電位を、サスティン放電期間のアドレス電位に比べて少ない電位レベルの数で、リセット放電期間では２つのレベル（電位差）でサスティン放電期間では５つのレベルで、変化させることができる。
【００６４】
また、サスティン放電期間中に、アドレス電位を一定に保ち、リセット放電期間中にセル毎に輝度に応じたアドレス電位を与えることにより、階調を得ることもできる。この場合さらに、サスティン放電期間中にもセル毎のアドレス電位を段階的に選択することにより、更なる多階調を得ることもできる。サスティン放電期間中に、リセット放電期間中のアドレス電位の変化よりも粗くアドレス電位を変化させることにより、階調を得ることもできるのである。例えば、サスティン放電期間のアドレス電位を、リセット放電期間のアドレス電位に比べて少ない電位レベルの数で、サスティン放電期間では２つのレベル（電位差）でリセット放電期間では５つのレベルで変化させることができる。
【００６５】
リセット放電時及びサスティン放電のアドレス電位において、それらを粗く選択する効果は例えば、サスティン放電時に、行電極（Ｘ又はY電極）と列電極間の電位差が大きすぎて、Ｘ−Y電極間放電が起きる前に行電極のいずれかと列電極と間に放電（誤放電）が起こることを防ぐことが可能となる。
【００６６】
発光強度の減少の度合は、図１８に示すようにリセット放電時の列電極へのアドレス電位の絶対値｜Ｖadr-reset｜に依存する。すなわち、発光強度の減少の度合は｜Ｖadr-reset｜小の場合は｜Ｖadr-reset｜大の場合よりも高いレベルで飽和してしまう。階調は、基本的にはサスティン放電時の列電極へのアドレス電位によって行えばよいが、上の性質を用いて、リセット放電時の列電極へのアドレス電位を変化させることによっても、階調が実現可能であることが分かる。
【００６７】
また、発明者はリセット放電時のアドレス電位と面放電発光強度との関係を調べた。図１９はリセット放電時のアドレス電位の絶対値｜Ｖadr-reset｜と面放電発光強度ＬＩとの関係を示す。図に示すように、リセット放電時のアドレス電位の絶対値の増加とともに、発光強度は減少する。
【００６８】
発光強度の減少の度合は、図１９に示すようにサスティン放電時の列電極へのアドレス電位の絶対値｜Ｖadr-sus｜に依存する。すなわち、発光強度の減少の度合は｜Ｖadr-sus｜大の場合は｜Ｖadr-sus｜小の場合よりも高いレベルで飽和してしまう。サスティン放電時のアドレス電位の絶対値が小さいほど発光強度のカーブはより、敏感に、アドレス電位に依存し、より高い制御性が得られることが分かる。
【００６９】
しかしながら、逆にサスティン放電時のアドレス電位の絶対値が高くなり過ぎて、｜Ｖadr-reset｜＝｜Ｖadr-sus｜或いはリセット放電時のアドレス電位にほぼ等しくなると、面放電発光（ＳＵＳ）パルスの条件によっては、図２０に示すように、殆ど、リセット放電時のアドレス電位による発光強度の制御が不可能となることも判明した。
【００７０】
従って、リセット放電時のアドレス電位をＶadr-resetとし、サスティン放電時のアドレス電位をＶadr-susとした場合、それらの絶対値が互いに異なる関係すなわち、｜Ｖadr-reset｜≠｜Ｖadr-sus｜を満たす範囲でアドレス電圧の制御を行うことが、発光強度の制御を考える上で望ましいことが分かる。
【００７１】
また、面発光放電パルスすなわちサスティンパルスとして、複数のパルスを用いているが、サスティンパルスとして単一のパルスのみによる発光でもよい。例えば、図２１にこの実施形態の面放電交流型プラズマディスプレイパネル表示装置のタイミングチャートを示す。この場合、単一サスティンパルスあたりの放電発光時間が長い時などに複数のパルスを用いた場合に比べてトータルの放電発光時間を短縮できるメリットがある。
【００７２】
さらに、上記の駆動法では、リセット放電を全ての行で同時に行っているが、他の実施形態では、これを各行ごとに、サスティン放電期間の直前に行ってもよい。リセット放電を直前に行うことにより放電遅れを防止できる。図２２にこの実施形態の面放電交流型プラズマディスプレイパネル表示装置のタイミングチャートを示す。この場合、サスティン放電時のアドレス電位は一定であり、階調はリセット放電時のアドレス電位によって行う。
【図面の簡単な説明】
【００７３】
【図１】従来の面放電交流型プラズマディスプレイパネルを説明するために前面基板と背面基板に分解した分解斜視図である。
【図２】本発明による実施形態の面放電交流型プラズマディスプレイパネルの構成を模式的に表す斜視図である。
【図３】本発明による実施形態の面放電交流型プラズマディスプレイパネルの構成を説明するために前面基板と背面基板に分解した分解斜視図である。
【図４】図２のＡ１−Ａ１線における断面図である。
【図５】図２のＢ１−Ｂ１線における断面図である。
【図６】図２のＡ１−Ａ１線における断面図である。
【図７】図２のＡ１−Ａ１線における断面図である。
【図８】図２のＡ１−Ａ１線における断面図である。
【図９】図２のＡ１−Ａ１線における断面図である。
【図１０】本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの構成を模式的に表す断面図である。
【図１１】本発明による実施形態の面放電交流型プラズマディスプレイパネルの表示装置の構成を示すブロック図である。
【図１２】本発明による実施形態の面放電交流型プラズマディスプレイパネルの駆動方法の実施例を示す印加される各種パルスのタイミング図である。
【図１３】本発明による他の実施形態のＤＣ型プラズマディスプレイパネルの構成を模式的に表す断面図である。
【図１４】本発明による他の実施形態のＤＣ型プラズマディスプレイパネルの駆動方法の実施例を示す印加される各種パルスのタイミング図である。
【図１５】図２のＡ１−Ａ１線における断面図である。
【図１６】本発明による他の実施形態の面放電交流型プラズマディスプレイパネルの構成を模式的に表す断面図である。
【図１７】本発明による他の実施形態のＤＣ型プラズマディスプレイパネルの駆動方法の実施例を示す印加される各種パルスのタイミング図である。
【図１８】本発明による他の実施形態のＤＣ型プラズマディスプレイパネルの駆動時におけるサスティン放電時のアドレス電位Ｖadr-susの絶対値と面放電発光強度ＬＩとの関係を示すグラフである。
【図１９】本発明による他の実施形態のＤＣ型プラズマディスプレイパネルの駆動時におけるリセット放電時のアドレス電位の絶対値｜Ｖadr-reset｜と面放電発光強度ＬＩとの関係を示すグラフである。
【図２０】本発明による他の実施形態のＤＣ型プラズマディスプレイパネルの駆動時におけるリセット放電時のアドレス電位の絶対値｜Ｖadr-reset｜と面放電発光強度ＬＩとの関係を示すグラフである。
【図２１】本発明による他の実施形態のＤＣ型プラズマディスプレイパネルの駆動方法の実施例を示す印加される各種パルスのタイミング図である。
【図２２】本発明による他の実施形態のＤＣ型プラズマディスプレイパネルの駆動方法の実施例を示す印加される各種パルスのタイミング図である。
【符号の説明】
【００７４】
１  前面基板
２  誘電体層
２Ａ  嵩上げ誘電体層
３  保護層
４  背面基板
５  列電極保護層
７  蛍光体層
１５Ａ  縦壁
１６  横隔壁
１２０  パネル本体
２０１  同期分離回路
２０２  タイミングパルス発生回路
２０３  Ａ／Ｄ変換器
２０４  フレームメモリ
２０５  メモリ制御回路
２０６  出力処理回路
２０７  読出タイミング信号発生回路
２１０  行電極駆動回路
２１２  列電極駆動回路
Ｄ  列電極
Ｘ，Ｙ  行電極
Ｋｂ  共通バス電極部
Ｋａ  透明電極部
【図１】
2007133345.tif 000003
【図２】
2007133345.tif 000004
【図３】
2007133345.tif 000005
【図４】
2007133345.tif 000006
【図５】
2007133345.tif 000007
【図６】
2007133345.tif 000008
【図７】
2007133345.tif 000009
【図８】
2007133345.tif 000010
【図９】
2007133345.tif 000011
【図１０】
2007133345.tif 000012
【図１１】
2007133345.tif 000013
【図１２】
2007133345.tif 000014
【図１３】
2007133345.tif 000015
【図１４】
2007133345.tif 000016
【図１５】
2007133345.tif 000017
【図１６】
2007133345.tif 000018
【図１７】
2007133345.tif 000019
【図１８】
2007133345.tif 000020
【図１９】
2007133345.tif 000021
【図２０】
2007133345.tif 000022
【図２１】
2007133345.tif 000023
【図２２】
2007133345.tif 000024