(57)【要約】      （修正有）【課題】複写先の数が増えても、複写先が一つである場合の比較時間以下で全ての比較を終了できる情報記憶媒体の複写内容の比較方法及びその為の装置を提供する。【解決手段】中央処理装置ブロック１、複数の情報記憶媒体ブロック及びシステムバスブロック３を備え、複写先の上記複数の情報記憶媒体ブロックは、各々の情報記憶媒体からデータを読出して、当該中央処理装置ブロックにより読出され当該システムバスブロックに流された複写元のデータと比較する為の比較部と、該比較結果を当該システムバスブロックに出力する比較結果出力線を備え、当該中央処理装置ブロックは、当該システムバスブロックを経由して当該比較結果を記憶する比較結果記憶部を有し、該比較結果記憶部に記憶される当該比較結果を読出し、正しく複写されているか否かを確認する。【選択図】図２
2007133922.tif 000002
【特許請求の範囲】
【請求項１】
中央処理装置ブロック、複数の情報記憶媒体ブロック及びシステムバスブロックを備え、上記複数の情報記憶媒体ブロックの一つに記憶された複写元のデータと、それ以外の上記複数の情報記憶媒体ブロックに記憶された複写先のデータを比較し、その一致不一致を判定する方法に於いて、
上記中央処理装置ブロックに比較結果記憶部を設け、各情報記憶媒体ブロックに比較部と比較結果出力線を設け、
上記中央処理装置ブロックは、複写元のデータを読出して、当該データを上記システムバスブロックに通して上記情報記憶媒体ブロックの各々の各比較部に流すステップと、
複写先の上記情報記憶媒体ブロックは、各々の情報記憶媒体からデータを読出し、各比較部に於いて上記複写元のデータと比較し、当該比較結果を比較結果出力線及び上記システムバスブロックに通すステップと、
上記比較結果が、比較結果記憶部に記憶されるステップと、
上記中央処理装置ブロックは、比較結果記憶部に記憶される上記比較結果を読出し、正しく複写されているか否かを確認するステップからなる情報記憶媒体の複写内容の比較方法。
【請求項２】
中央処理装置ブロック、複数の情報記憶媒体ブロック及びシステムバスブロックを備え、上記複数の情報記憶媒体ブロックの一つに記憶された複写元のデータと、それ以外の上記複数の情報記憶媒体ブロックに記憶された複写先のデータを比較し、その一致不一致を判定する装置に於いて、
上記した複数の複写先情報記憶媒体ブロックは、各々の情報記憶媒体からデータを読出して、上記中央処理装置ブロックにより読出され上記システムバスブロックに流された複写元のデータと比較する為の比較部と、当該比較結果を上記システムバスブロックに出力する比較結果出力線を備え、
上記中央処理装置ブロックは、上記システムバスブロックを経由して上記比較結果を取得し記憶する比較結果記憶部を備え、上記比較結果記憶部に記憶される比較結果を読出し、正しく複写されているか否かを確認する情報記憶媒体の複写内容の比較装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報記憶媒体の複写内容の比較方法及びその為の比較装置に関し、更に詳しくは、複写元の情報記憶媒体から複数の複写先の情報記憶媒体へ記憶データを複写する手続において、複写元の情報記憶媒体の記憶データが複数の複写先の情報記憶媒体に正しく複写されたか否かを比較する方法とその為の装置に関し、情報記憶媒体を扱う技術分野に広く利用される発明に関する。
【背景技術】
【０００２】
周知の通り、プログラム（データ及び命令）を記憶する情報記憶媒体を取り扱う分野、例えば、電子産業、電気産業、情報機器産業、通信機器産業等々においては、ある情報記憶媒体（何らかの物理的手段によってプログラムの命令及びデータが格納されているもの、例えば、磁気テープ、ＦＤ、ＨＤのような磁気ディスク、ＭＯ、ＣＤ、ＤＶＤのような光利用媒体やメモリカードのような半導体メモリ等である。）に記憶されたデータをその他の情報記憶媒体に複写することが広く行われ、かつ、通常は、複写元の情報記憶媒体の記憶データと複数の複写先の記憶データが一致しているか比較され、その一致不一致の確認が行われている。
【０００３】
この比較の為の従来技術を見ると、図４の通りである。即ち、図４において、従来の情報記憶媒体の複写内容の比較装置は、中央処理装置ブロック（１０１）（電子情報処理装置の中心部であって、情報処理装置全体の制御及び情報の処理を行うもの）、２個以上の情報記憶媒体ブロック（１０４、１０５、１０６・・・）及びシステムバスブロック（１０３）よりなる。中央処理装置ブロック（１０１）は、内部記憶部（１０２）（中央処理装置ブロック内部の記憶装置であり、例えば、レジスタ、キャッシュ及びメインメモリ等がこれに当たる。）を備え、システムバスブロック（１０３）に接続されている。各情報記憶媒体ブロック（１０４、１０５、１０６、１０７・・・）は、情報記憶媒体を備え、上記システムバスブロック（１０３）に接続されている。なお、複写元データが記憶されている情報記憶媒体を備えた情報記憶媒体ブロックが、複写元の情報記憶媒体ブロック（１０４）であり、複写先データが記憶されている情報記憶媒体を備えた情報記憶媒体ブロックが、複写先の情報記憶媒体ブロック（１０５、１０６、１０７・・・）である。
【０００４】
そして、この従来の技術を用いた情報記憶媒体の複写内容の比較方法は、図４及び図６を参照しながら説明すると、次のようにして行われる。
【０００５】
（処理１）中央処理装置ブロック（１０１）が複写元の情報記憶媒体ブロック（１０４）にデータ読出し命令を出すと、複写元データは、複写元の情報記憶媒体から、複写元の情報記憶媒体ブロック（１０４）及びシステムバスブロック（１０３）を経由して内部記憶部（１０２）に記憶される。尚、この処理は、図６では処理番号０にあたる。
【０００６】
（処理２）同様に、中央処理装置ブロック（１０１）が複写先の情報記憶媒体ブロックの一つ(１０５）にデータ読出し命令を出すと、複写先データは、複写先の情報記憶媒体から、複写先の情報記憶媒体ブロックの一つ（１０５）及びシステムバスブロック（１０３）を経由して内部記憶部（１０２）に記憶される。尚、処理１と処理２は、時間的な前後を問わない。また、この処理は、図６では処理番号１−ａ、２−ａ、３−ａ、４−ａ、５−ａ、６−ａ、７−ａ、８−ａ及び９−ａにあたる。
【０００７】
（処理３）処理１及び処理２の後、中央処理装置ブロック（１０１）は、内部記憶部（１０２）に記憶された複写元データと複写先データを比較し、その一致不一致を判定する。尚、この処理は、図６では処理番号１−ｂ、２−ｂ、３−ｂ、４−ｂ、５−ｂ、６−ｂ、７−ｂ、８−ｂ及び９−ｂにあたる。
【０００８】
（処理４）処理２及び処理３を、複写先の情報記憶媒体数に応じて繰り返す。その際、複写先の情報記憶媒体ブロックの符号は、１０６、１０７・・・と昇順に付される。
【０００９】
（処理５）処理１から処理４を、複写元データの量に応じて繰り返す。
【００１０】
処理１から処理４までの比較処理ステップの更なる詳細については、図６により示されている。
【００１１】
以上に示された比較動作にかかる時間は、複写元データの全データをｍ個（ｍは正の整数。以下同じ。）、複写先の情報記憶媒体数をｎ個（ｎは１以上の整数。以下同じ。）、情報記憶媒体から内部記憶部までの１データの読込み時間をＴｒ、内部記憶部に記憶された１データの比較時間をＴｃ（Ｔｒ及びＴｃは正数。以下同じ。）とすると、全比較時間は（２×Ｔｒ＋Ｔｃ）×ｍ×ｎとなる。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記従来技術によると、複写元データの全データをｍ個、複写先の情報記憶媒体数をｎ個、情報記憶媒体から内部記憶部までの１データの読込み時間をＴｒ、内部記憶部に記憶された１データの比較時間をＴｃとすると、全比較時間は（２×Ｔｒ＋Ｔｃ）×ｍ×ｎとなるので、複写先の情報記憶媒体数が増えると、その数ｎに比例して比較時間が大きくなり、複写データの比較作業時間短縮に関する効率向上に限界を与える。
【００１３】
そこで、本発明の目的は、複写先の情報記憶媒体数に比例して複写データ内容の比較時間が増大する問題を解決し、複写先の情報記憶媒体数が増えても、複写先情報記憶媒体数が一つである場合の比較時間以下で全ての比較を終了できる情報記憶媒体の複写内容の比較方法及びその為の装置を提供することである。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本願の請求項１の発明は、
中央処理装置ブロック、複数の情報記憶媒体ブロック及びシステムバスブロックを備え、上記複数の情報記憶媒体ブロックの一つに記憶された複写元のデータと、それ以外の上記複数の情報記憶媒体ブロックに記憶された複写先のデータを比較し、その一致不一致を判定する方法に於いて、
上記中央処理装置ブロックに比較結果記憶部を設け、各情報記憶媒体ブロックに比較部と比較結果出力線を設け、
上記中央処理装置ブロックは、複写元のデータを読出して、当該データを上記システムバスブロックに通して上記情報記憶媒体ブロックの各々の各比較部に流すステップと、
複写先の上記情報記憶媒体ブロックは、各々の情報記憶媒体からデータを読出し、各比較部に於いて上記複写元のデータと比較し、当該比較結果を比較結果出力線及び上記システムバスブロックに通すステップと、
上記比較結果が、比較結果記憶部に記憶されるステップと、
上記中央処理装置ブロックは、比較結果記憶部に記憶される上記比較結果を読出し、正しく複写されているか否かを確認するステップからなる情報記憶媒体の複写内容の比較方法である。
【００１５】
更に、本願の請求項２の発明は、
中央処理装置ブロック、複数の情報記憶媒体ブロック及びシステムバスブロックを備え、上記複数の情報記憶媒体ブロックの一つに記憶された複写元のデータと、それ以外の上記複数の情報記憶媒体ブロックに記憶された複写先のデータを比較し、その一致不一致を判定する装置に於いて、
上記した複数の複写先情報記憶媒体ブロックは、各々の情報記憶媒体からデータを読出して、上記中央処理装置ブロックにより読出され上記システムバスブロックに流された複写元のデータと比較する為の比較部と、当該比較結果を上記システムバスブロックに出力する比較結果出力線を備え、
上記中央処理装置ブロックは、上記システムバスブロックを経由して上記比較結果を取得し記憶する比較結果記憶部を備え、上記比較結果記憶部に記憶される比較結果を読出し、正しく複写されているか否かを確認する情報記憶媒体の複写内容の比較装置である。
【発明の効果】
【００１６】
本発明の装置又は方法によると、複写先の情報記憶媒体数に比例して複写データ内容の比較時間が増大する問題を解決し、複写先の数が増えても、複写先が一つである場合の比較時間以下で全ての比較を終了できる。
【発明を実施するための最良の形態】
【００１７】
添付図面に従い、本発明の一実施例を詳細に説明する。
【実施例１】
【００１８】
図１から図３は、本発明の一実施例を説明したものである。そして、図４から図６は、比較のために従来技術例を説明したものである。
【００１９】
まず、本発明理解の為に、従来技術例を本発明の一実施例との対比をする際に必要な範囲で概略的に説明したブロック図である図４に従って説明すると、中央処理装置ブロック（１０１）、システムバスブロック（１０３）及び複数の情報記憶媒体ブロック（１０４、１０５、１０６・・・（１０４＋ｘ））（ｘは非負の整数。以下同じ。）からなっており、中央処理装置ブロック（１０１）とシステムバスブロック（１０３）が接続され、各情報記憶媒体ブロック（１０４、１０５、１０６・・・（１０４＋ｘ））とシステムバスブロック（１０３）がそれぞれ接続されている。そして、中央処理装置ブロック（１０１）は、内部記憶部（１０２）を備えている。処理手順は、上記背景技術で説明した通りである。
【００２０】
図５は、図４で示した比較装置及び比較方法を機能ブロックにより具体的に説明した図である。図５では、中央処理装置ブロック（１０１）、システムバスブロック（１０３）及び１０個の情報記憶媒体ブロック（１０４〜１１３）を備えており、当該中央処理装置ブロック（１０１）と当該システムバスブロック（１０３）が接続され、当該情報記憶媒体ブロック（１０４〜１１３）と当該システムバスブロック（１０３）がそれぞれ接続されている。
【００２１】
上記中央処理装置ブロック（１０１）は、内部記憶部（１０２）を備え、更に、中央処理装置（１０１ａ）、制御部（１０１ｂ）、内部アドレスバス（１０１ｃ）、内部読出しコマンドバス（１０１ｄ１）、内部書出しコマンドバス（１０１ｄ２）、内部データバス（１０１ｅ）、アドレスバッファ（１０１ｆ）、コマンドバッファ（１０１ｇ）及びトランシーバ（１０１ｈ）を備えている。上記中央処理装置（１０１ａ）は、内部記憶部（１０２）の一種であるレジスタを備え、上記内部アドレスバス（１０１ｃ）、上記内部読出しコマンドバス（１０１ｄ１）、上記内部書出しコマンドバス（１０１ｄ２）及び上記内部データバス（１０１ｅ）に接続されている。上記内部記憶部（１０２）は、上記内部アドレスバス（１０１ｃ）、上記内部読出しコマンドバス（１０１ｄ１）、上記内部書出しコマンドバス（１０１ｄ２）及び上記内部データバス（１０１ｅ）に接続されている。上記内部アドレスバス（１０１ｃ）は、上記制御部（１０１ｂ）に接続され、更に、上記アドレスバッファ（１０１ｆ）を経由して上記システムバスブロック（１０３）に繋がっている。上記内部読出しコマンドバス（１０１ｄ１）及び上記内部書出しコマンドバス（１０１ｄ２）は、上記制御部（１０１ｂ）に接続され、更に、上記コマンドバッファ（１０１ｇ）を経由して上記システムバスブロック(１０３)に繋がっている。上記内部データバス（１０１ｅ）は、上記トランシーバ（１０１ｈ）を経由して上記システムバスブロック（１０３）に繋がっている。上記制御部（１０１ｂ）は、上記内部アドレスバス、上記内部読出しコマンドバス及び上記内部書出しコマンドバスの他に、上記トランシーバ（１０１ｈ）に繋がっており、上記中央処理装置ブロック（１０１）を制御している。
【００２２】
上記システムバスブロック（１０３）は、上記中央処理装置ブロック（１０１）及び上記情報記憶媒体ブロック（１０４〜１１３）の各々に接続され、両者の間でアドレス、命令及びデータを伝送する。
【００２３】
上記情報記憶媒体ブロック（１０４）は、書出しデータ伝送線（１０４ａ）、情報記憶媒体（１０４ｂ）、読出しデータ伝送線（１０４ｃ）、情報記憶媒体ブロック制御部（１０４ｈ）、アドレス伝送線（１０４ｉ）、読出しコマンド伝送線（１０４ｊ１）、書出しコマンド伝送線（１０４ｊ２）、アドレスバッファ（１０４ｋ１、１０４ｋ２）、コマンドバッファ（１０４ｌ１、１０４ｌ２）、読出しデータバッファ（１０４ｍ１）、書出しデータバッファ（１０４ｍ２）、トランシーバ（１０４ｎ１、１０４ｎ２）及びラッチ（１０４ｏ）を有している。１０５から１１３の情報記憶媒体ブロックに付いても同様の構成を取っているので、１０４の場合と同様に符号が付けられる。例えば、情報記憶媒体ブロック（１１３）の書出しコマンド伝送線は１１３ｊ２となり、読出しデータバッファは１１３ｍ１となる。そして、上記したように、システムバスブロック（１０３）と各情報記憶媒体ブロック（１０４〜１１３）は接続されている。上記アドレス伝送線（１０４ｉ）は、上記システムバスブロック（１０３）と接続され、上記アドレスバッファ（１０４ｋ１）を経由して上記情報記憶媒体ブロック制御部（１０４ｈ）に接続され、更に、上記アドレスバッファ（１０４ｋ２）を経由して上記情報記憶媒体（１０４ｂ）に接続されている。上記読出しコマンド伝送線（１０４ｊ１）は、上記システムバスブロック（１０３）と接続され、上記コマンドバッファ（１０４ｌ１）を経由して上記情報記憶媒体ブロック制御部（１０４ｈ）に接続され、更に、上記コマンドバッファ(１０４ｌ２)を経由して上記情報記憶媒体（１０４ｂ）に接続されている。上記書出しコマンド伝送線（１０４ｊ２）は、上記読出しコマンド伝送線（１０４ｊ１）と同様に接続されている。上記書出しデータ伝送線（１０４ａ）は、上記システムバスブロック（１０３）に接続され、上記トランシーバ（１０４ｎ１）、上記書出しデータバッファ（１０４ｍ２）及び上記トランシーバ（１０４ｎ２）を経由して、上記情報記憶媒体（１０４ｂ）に接続されている。上記読出しデータ伝送線（１０４ｃ）は、上記システムバスブロック（１０３）と接続され、上記トランシーバ（１０４ｎ１）、上記読出しデータバッファ（１０４ｍ１）、上記ラッチ（１０４ｏ）及び上記トランシーバ（１０４ｎ２）を経由して、上記情報記憶媒体（１０４ｂ）に接続されている。上記情報記憶媒体ブロック制御部（１０４ｈ）は、上記のように接続される他に、上記読出しデータバッファ（１０４ｍ１）、上記書出しデータバッファ（１０４ｍ２）、上記トランシーバ（１０４ｎ１及び１０４ｎ２）及び上記ラッチ（１０４ｏ）に接続され、上記情報記憶媒体ブロック（１０４）の制御を行う。
【００２４】
他の情報記憶媒体ブロック（１０５〜１１３）は上記情報記憶媒体ブロック（１０４）と同様の構成を持つ。
【００２５】
この装置を用いた情報記憶媒体の複写内容の比較は、次のようにして行われる。なお、複写元のデータを記憶する情報記憶媒体を有する情報記憶媒体ブロックを１０４とし、複写先のデータが記憶されている情報記憶媒体を有する情報記憶媒体ブロックを１０５〜１１３とする。
【００２６】
（処理１）中央処理装置（１０１ａ）は、複写元情報記憶媒体のデータ読出し命令とそのデータの記憶アドレスを発する。すると、上記記憶アドレスは、内部アドレスバス（１０１ｃ）を通って、アドレスバッファ（１０１ｆ）及びシステムバスブロック（１０３）を経由し、複写元の情報記憶媒体ブロック（１０４）のアドレス伝送線（１０４ｉ）に到達する。更に、アドレスバッファ（１０４ｋ１）、情報記憶媒体ブロック制御部（１０４ｈ）及びアドレスバッファ（１０４ｋ２）を経由して情報記憶媒体（１０４ｂ）に到達することにより、読出すべきデータの記憶アドレスが指定される。一方、上記データ読出し命令は、内部読出しコマンドバス（１０１ｄ１）を通って、コマンドバッファ（１０１ｇ）及びシステムバスブロック（１０３）を経由し、複写元の情報記憶媒体ブロック（１０４）の読出しコマンド伝送線（１０４ｊ１）に到達する。更に、コマンドバッファ（１０４ｌ１）、情報記憶媒体ブロック制御部（１０４ｈ）及びコマンドバッファ（１０４ｌ２）を経由して情報記憶媒体（１０４ｂ）に到達することにより、上記記憶アドレスのデータ読出しがはじまる。
【００２７】
（処理２）処理１により読出されたデータは、読出しデータ伝送線（１０４ｃ）を通り、トランシーバ（１０４ｎ２）、ラッチ（１０４ｏ）、読出しデータバッファ（１０４ｍ１）及びトランシーバ（１０４ｎ１）を経由して、システムバスブロック（１０３）に到達する。そして、上記データは、上記システムバスブロック（１０３）を通って内部データバス（１０１ｅ）に到達し、トランシーバ（１０１ｈ）を経由して、内部記憶部（１０２）に記憶される。尚、処理１及び処理２は、図６では処理番号０にあたる。
【００２８】
（処理３）複写先の情報記憶媒体ブロック（１０５）についても、処理１及び処理２と同様の処理を行い、複写先の情報記憶媒体（１０５ｂ）に記憶されたデータは内部記憶部（１０２）に記憶される。尚、この処理は、図６では１−ａ、２−ａ、３−ａ、４−ａ、５−ａ、６−ａ、７−ａ、８−ａ及び９−ａにあたる。
【００２９】
（処理４）処理１から処理３を終えた後、中央処理装置（１０１ａ）は、内部記憶部（１０２）に記憶された複写元データと複写先データを比較し、それらが一致しているかいないかを判定する。尚、この処理は、図６では処理番号１−ｂ、２−ｂ、３−ｂ、４−ｂ、５−ｂ、６−ｂ、７−ｂ、８−ｂ及び９−ｂにあたる。
【００３０】
（処理５）処理３及び処理４を、他の複写先の情報記憶媒体ブロック（１０６から１１３まで）について繰り返す。
【００３１】
（処理６）処理１から処理５を、複写元のデータの量に応じて、読出しの為に指定するアドレスを変更しながら反復する。
【００３２】
図６は、処理１から処理５の比較処理について、反復する処理を省略せずに説明した図である。
【００３３】
以上に示された比較動作にかかる時間は、複写元データの全データをｍ個、複写先の情報記憶媒体数をｎ個、情報記憶媒体から内部記憶部までの１データの読込み時間をＴｒ、内部記憶部に記憶された１データの比較時間をＴｃとすると、全比較時間は（２×Ｔｒ＋Ｔｃ）×ｍ×ｎとなる。
【００３４】
続いて、本発明の一実施例を説明する。図１は、本発明の一実施例を従来技術例との対比をする際に必要な範囲で概略的に説明したブロック図である。図１は、中央処理装置ブロック（１）、システムバスブロック（３）及び複数の情報記憶媒体ブロック（４、５、６・・・（４＋ｘ））からなっており、中央処理装置ブロック（１）とシステムバスブロック（３）が接続され、各情報記憶媒体ブロック（４、５、６・・・（４＋ｘ））とシステムバスブロック（３）がそれぞれ接続されている。上記中央処理装置ブロック（１）は、内部記憶部（２）と比較結果記憶部（２ａ）を備えている。上記情報記憶媒体ブロック（４）は、書出しデータ伝送線（４ａ）、情報記憶媒体（４ｂ）、読出しデータ伝送線（４ｃ）、複写元データ伝送線（４ｄ）、複写先データ伝送線（４ｅ）、比較部（４ｆ）及び比較結果出力線（４ｇ）を有している。上記書出しデータ伝送線（４ａ）は、上記システムバスブロック（３）に接続され、更に、上記情報記憶媒体（４ｂ）に接続されている。上記読出しデータ伝送線（４ｃ）は、上記システムバスブロック（３）に接続され、更に、上記情報記憶媒体（４ｂ）に接続されている。上記複写元データ伝送線（４ｄ）は、上記システムバスブロック（３）に接続され、更に、上記比較部（４ｆ）に接続されている。上記複写先データ伝送線（４ｅ）は、上記情報記憶媒体（４ｂ）に接続され、更に、上記比較部（４ｆ）に接続されている。上記比較結果出力線（４ｇ）は、上記比較部（４ｆ）に接続され、更に、上記システムバスブロック（３）を経由して、上記比較結果記憶部（２ａ）に接続されている。尚、他の情報記憶媒体ブロック（５、６・・・・（４＋ｘ））も同様の構成を備えている。
【００３５】
図２は、図１で示した比較装置及び比較方法を機能ブロックにより具体的に説明した図である。図２では、中央処理装置ブロック（１）、システムバスブロック（３）及び１０個の情報記憶媒体ブロック（４、５、６、７、８、９、１０、１１、１２、１３）を備えており、中央処理装置ブロック（１）とシステムバスブロック（３）が接続され、各情報記憶媒体ブロック（４〜１３）とシステムバスブロック（３）がそれぞれ接続されている。
【００３６】
上記中央処理装置ブロック（１）は、内部記憶部（２）を備え、更に、中央処理装置（１ａ）、制御部（１ｂ）、内部アドレスバス（１ｃ）、内部読出しコマンドバス（１ｄ１）、内部書出しコマンドバス（１ｄ２）、内部データバス（１ｅ）、アドレスバッファ（１ｆ）、コマンドバッファ（１ｇ）、トランシーバ（１ｇ）及び比較結果記憶部（２ａ）を備えている。上記中央処理装置（１ａ）は、内部記憶部（２）の一種たるレジスタを備え、上記内部アドレスバス（１ｃ）、上記内部読出しコマンドバス（１ｄ１）、上記内部書出しコマンドバス（１ｄ２）及び上記内部データバス（１ｅ）に接続されている。上記内部記憶部（２）は、上記内部アドレスバス（１ｃ）、上記内部読出しコマンドバス（１ｄ１）、上記内部書出しコマンドバス（１ｄ２）及び上記内部データバス（１ｅ）に接続されている。上記内部アドレスバス（１ｃ）は、上記制御部（１ｂ）に接続され、更に、上記アドレスバッファ（１ｆ）を経由して上記システムバスブロック（３）に繋がっている。上記内部読出しコマンドバス（１ｄ１）及び上記内部書出しコマンドバス（１ｄ２）は、上記制御部（１ｂ）に接続され、更に、上記コマンドバッファ（１ｇ）を経由して上記システムバスブロック(３)に繋がっている。上記内部データバス（１ｅ）は、上記比較結果記憶部（２ａ）に接続されている。上記制御部（１ｂ）は、上記内部アドレスバス（１ｃ）、上記内部読出しコマンドバス（１ｄ１）及び上記内部書出しコマンドバス（１ｄ２）の他に、上記比較結果記憶部（２ａ）に繋がっており、上記中央処理装置ブロック（１）を制御している。
【００３７】
上記システムバスブロック（３）は、上記中央処理装置ブロック（１）及び各情報記憶媒体ブロック（４〜１３）に接続され、両者の間でアドレス、命令及びデータを伝送する。
【００３８】
上記情報記憶媒体ブロック（４）は、書出しデータ伝送線（４ａ）、情報記憶媒体（４ｂ）、読出しデータ伝送線（４ｃ）、複写元データ伝送線（４ｄ）、複写先データ伝送線（４ｅ）、比較部（４ｆ）、比較結果出力線（４ｇ）、情報記憶媒体ブロック制御部（４ｈ）、アドレス伝送線（４ｉ）、読出しコマンド伝送線（４ｊ１）、書出しコマンド伝送線（４ｊ２）、アドレスバッファ（４ｋ１、４ｋ２）、コマンドバッファ（４ｌ１、４ｌ２）、読出しデータバッファ（４ｍ１）、書出しデータバッファ（４ｍ２）、トランシーバ（４ｎ１、４ｎ２）及びラッチ（４ｏ）を有している。５から１３の情報記憶媒体ブロックに付いても同様の構成を取っているので、４の場合と同様に符号が付けられる。例えば、情報記憶媒体ブロック（１３）の比較結果出力線は１３ｇであり、その読出しデータバッファは１３ｍ１となる。そして、上記したように、システムバスブロック（３）と各情報記憶媒体ブロック（４〜１３）は接続されている。上記アドレス伝送線（４ｉ）は、上記システムバスブロック（３）に接続され、上記アドレスバッファ（４ｋ１）を経由して上記情報記憶媒体ブロック制御部(４ｈ)に接続され、更に、上記アドレスバッファ（４ｋ２）を経由して上記情報記憶媒体（４ｂ）に接続されている。上記読出しコマンド伝送線（４ｊ１）は、上記システムバスブロック（３）と接続され、上記コマンドバッファ（４ｌ１）を経由して上記情報記憶媒体ブロック制御部（４ｈ）に接続され、更に、上記コマンドバッファ(４ｌ２)を経由して上記情報記憶媒体（４ｂ）に接続されている。上記書出しコマンド伝送線（４ｊ２）の構成は、上記読出しコマンド伝送線（４ｊ１）と同様である。上記書出しデータ伝送線（４ａ）は、上記システムバスブロックに接続され、上記トランシーバ（４ｎ１）、上記書出しデータバッファ（４ｍ２）及び上記トランシーバ（４ｎ２）を経由して、上記情報記憶媒体（４ｂ）に接続されている。上記読出しデータ伝送線（４ｃ）は、上記システムバスブロックに接続され、上記トランシーバ（４ｎ１）、上記読出しデータバッファ（４ｍ１）、上記ラッチ（４ｏ）及び上記トランシーバ（４ｎ２）を経由して、上記情報記憶媒体（４ｂ）に接続されている。上記複写元データ伝送線（４ｄ）は、上記書出しデータ伝送線（４ａ）と上記比較部（４ｆ）の間を接続する。上記複写先データ伝送線（４ｅ）は、上記読出しデータ伝送線（４ｃ）と上記比較部（４ｆ）の間を接続する。上記の通り、上記比較部（４ｆ）は、上記複写元データ伝送線（４ｄ）及び上記複写先データ伝送線（４ｅ）に接続され、更に、上記比較結果出力線（４ｇ）にも接続されている。上記情報記憶媒体ブロック制御部（４ｈ）は、上記に示される他に、上記読出しデータバッファ（４ｍ１）、上記書出しデータバッファ（４ｍ２）、上記トランシーバ（４ｎ１及び４ｎ２）及び上記ラッチ（４ｏ）に接続され、上記情報記憶媒体ブロック（４）の制御を行う。
【００３９】
他の情報記憶媒体ブロック（５〜１３）は上記情報記憶媒体ブロック（４）と同様の構成を持つ。
【００４０】
この装置を用いた情報記憶媒体の複写内容の比較は、次のようにして行われる。なお、複写元のデータを記憶する情報記憶媒体ブロックを４とし、複写先のデータが記憶されている情報記憶媒体ブロックを５〜１３とする。
【００４１】
（処理１）中央処理装置（１ａ）は、複写元のデータ読出し命令とそのデータのアドレスを発する。尚、この処理は、図３では処理番号０に含まれる。
【００４２】
（処理２）上記記憶アドレスは、内部アドレスバス（１ｃ）を通って、アドレスバッファ（１ｆ）及びシステムバスブロック（３）を経由し、複写元の情報記憶媒体ブロック（４）のアドレス伝送線（４ｉ）に到達する。更に、アドレスバッファ（４ｋ１）、情報記憶媒体ブロック制御部（４ｈ）及びアドレスバッファ（４ｋ２）を経由して情報記憶媒体（４ｂ）に到達することによって、読出すべきデータの記憶アドレスが指定される。一方、上記読出し命令は、内部読出しコマンドバス（１ｄ１）を通って、コマンドバッファ（１ｇ）及びシステムバスブロック（３）を経由し、複写元の情報記憶媒体ブロック（４）の読出しコマンド伝送線（４ｊ１）に到達する。更に、コマンドバッファ（４ｌ１）、情報記憶媒体ブロック制御部（４ｈ）及びコマンドバッファ（４ｌ２）を経由して情報記憶媒体（４ｂ）に到達することによって、当該記憶アドレスのデータ読出しがはじまる。そして、読出されたデータは、読出しデータ伝送線（４ｃ）を通り、トランシーバ（４ｎ２）、ラッチ（４ｏ）、読出しデータバッファ（４ｍ１）及びトランシーバ（４ｎ１）を経由して、システムバスブロック（３）に到達する。更に、読出されたデータは、上記システムバスブロック（３）を通って、全ての複写先の情報記憶媒体ブロック（５〜１３）の書出しデータ伝送線（５ａ〜１３ａ）、トランシーバ（５ｎ１〜１３ｎ１）及び複写元データ伝送線（５ｄ〜１３ｄ）を経由し、各比較部（５ｆ〜１３ｆ）に伝送される。尚、この処理は、図３では処理番号０‐ａに含まれる。
【００４３】
（処理３）中央処理装置（１ａ）は、複写先のデータ読出し命令とそのデータのアドレスを発する。尚、この処理は、図３では処理番号０に含まれる。
【００４４】
（処理４）上記記憶アドレスは、内部アドレスバス（１ｃ）を通って、アドレスバッファ（１ｆ）及びシステムバスブロック（３）を経由し、全ての複写先の情報記憶媒体ブロック（５〜１３）のアドレス伝送線（５ｉ〜１３ｉ）に到達する。更に、それらのアドレスバッファ（５ｋ１〜１３ｋ１）、情報記憶媒体ブロック制御部（５ｈ〜１３ｈ）及びアドレスバッファ（５ｋ２〜１３ｋ２）を経由して各情報記憶媒体（５ｂ〜１３ｂ）に到達することによって、読出すべきデータの記憶アドレスが指定される。一方、読出し命令は、内部読出しコマンドバス（１ｄ１）を通って、コマンドバッファ（１ｇ）及びシステムバスブロック（３）を経由し、全ての複写元の情報記憶媒体ブロック（５〜１３）の読出しコマンド伝送線（５ｊ１〜１３ｊ１）に到達する。更に、それらのコマンドバッファ（５ｌ１〜１３ｌ１）、情報記憶媒体ブロック制御部（５ｈ〜１３ｈ）及びコマンドバッファ（５ｌ２〜１３ｌ２）を経由して各情報記憶媒体（５ｂ〜１３ｂ）に到達することによって、上記記憶アドレスのデータ読出しがはじまる。そして、読出されたデータは、各読出しデータ伝送線（５ｃ〜１３ｃ）を通り、各トランシーバ（５ｎ２〜１３ｎ２）及びラッチ（５ｏ〜１３ｏ）を経由し、更に各複写先データ伝送線（５ｅ〜１３ｅ）を通って、各比較部（５ｆ〜１３ｆ）に伝送される。尚、処理４は、図３では処理番号０‐ａに含まれている。
【００４５】
（処理５）各比較部（５ｆ〜１３ｆ）は、複写元の情報記憶媒体から読出したデータと複写先の情報記憶媒体から読出したデータを比較し、それらが一致しているかいないかを判定する。
【００４６】
（処理６）上記比較部のそれぞれ（５ｆ〜１３ｆ）は、処理６で得た比較結果を各比較結果出力線（５ｇ〜１３ｇ）に出力する。
【００４７】
（処理７）処理６により出力された比較結果は、システムバスブロック（３）を通って、中央処理装置ブロック（１）の比較結果記憶部（２ａ）に伝送される。尚、処理５〜７は、図３では処理番号０−ｂに含まれている。
【００４８】
（処理８）処理１から処理７を、複写元のデータの量に応じて、読み出しの為に指定するアドレスを変更しながら反復する。
【００４９】
（処理９）中央処理装置（１）は、上記比較結果記憶部から比較結果を読出し、複写先の各情報記憶媒体（５ｂ〜１３ｂ）に記憶されているデータが、複写元の情報記憶媒体（４ｂ）に記憶されているデータを正しく複写しているかどうかを判定する。尚、この処理は、図３では０‐ｃにあたる。
【００５０】
図３は、以上の比較処理について、更に詳細に説明した図である。
【００５１】
以上に示された比較動作にかかる時間は、複写元データの全データをｍ個、情報記憶媒体から内部記憶部までの１データの読込み時間をＴｒとすると、全比較時間はＴｒ×ｍとなる。
【００５２】
図５で示された従来技術例と図２で示された本発明の一実施例との比較処理時間を比較してみると、以下の式が成立する。
（Ｔｒ×ｍ）／（２×Ｔｒ＋Ｔｃ）×ｎ×ｍ＝（１／ｎ）×（１／（２＋Ｔｃ／Ｔｒ））
ここで、従来技術例と本発明の一実施例の比較処理時間の差がもっとも小さい場合とは、上記式の値が１に最も近い場合である。そして、Ｔｒ及びＴｃは共に正数であり、Ｔｃ／Ｔｒは常に０以上であるから、上記の場合とは、上記式の分母たるｎ×（２＋（Ｔｃ／Ｔｒ））が最小になる場合であり、それはＴｃ／Ｔｒ＝０の場合である。この場合、上記式は１／２ｎとなるので、本発明の一実施例の比較処理時間は、従来技術例より少なくとも１／２ｎ倍となることが分かる。例えば、複写先の情報記憶媒体が１０個である場合（ｎ＝１０の場合）、従来技術例の比較処理時間の１／２０倍の時間で済むこととなる。そして、Ｔｃ／Ｔｒ＞０の場合、本発明の一実施例の比較処理時間は、上記の場合に比べて更に短縮されることとなる。
【図面の簡単な説明】
【００５３】
【図１】本発明の概略的ブロック図。
【図２】本発明の一実施形態の機能ブロック図。
【図３】本発明の一実施形態の比較動作順序図。
【図４】従来技術の概略的ブロック図。
【図５】従来技術の一実施形態の機能ブロック図。
【図６】従来技術の一実施形態の比較動作順序図。
【符号の説明】
【００５４】
１                              中央処理装置ブロック
１ａ                            中央処理装置
１ｂ                            制御部
１ｃ                            内部アドレスバス
１ｄ１                          内部読出しコマンドバス
１ｄ２                          内部書出しコマンドバス
１ｅ                            内部データバス
１ｆ                            アドレスバッファ
１ｇ                            コマンドバッファ
２                              内部記憶部
２ａ                            比較結果記憶部
３                              システムバスブロック
４、５、６・・・４＋ｘ          情報記憶媒体ブロック
４ａ                            書出しデータ伝送線
４ｂ                            情報記憶媒体
４ｃ                            読出しデータ伝送線
４ｄ                            複写元データ伝送線
４ｅ                            複写先データ伝送線
４ｆ                            比較部
４ｇ                            比較結果出力線
４ｈ                            情報記憶媒体ブロック制御部
４ｉ                            アドレス伝送線
４ｊ１                          読出しコマンド伝送線
４ｊ２                          書出しコマンド伝送線
４ｋ１、ｋ２                    アドレスバッファ
４ｌ１、ｌ２                    コマンドバッファ
４ｍ１                          読出しデータバッファ
４ｍ２                          書出しデータバッファ
４ｎ１、ｎ２                    トランシーバ
４ｏ                            ラッチ
１０１                          中央処理装置ブロック
１０１ａ                        中央処理装置
１０１ｂ                        制御部
１０１ｃ                        内部アドレアバス
１０１ｄ１                      内部読出しコマンドバス
１０１ｄ２                      内部書出しコマンドバス
１０１ｅ                        内部データバス
１０１ｆ                        アドレスバッファ
１０１ｇ                        コマンドバッファ
１０１ｈ                        トランシーバ
１０２                          内部記憶部
１０３                          システムバスブロック
１０４、１０５・・・１０４＋ｘ  情報記憶媒体ブロック
１０４ａ                        書出しデータ伝送線
１０４ｂ                        情報記憶媒体
１０４ｃ                        読出しデータ伝送線
１０４ｈ                        情報記憶媒体ブロック制御部
１０４ｉ                        アドレス伝送線
１０４ｊ１                      読出しコマンド伝送線
１０４ｊ２                      書出しコマンド伝送線
１０４ｋ１、ｋ２                アドレスバッファ
１０４ｌ１、ｌ２                コマンドバッファ
１０４ｍ１                      読出しデータバッファ
１０４ｍ２                      書出しデータバッファ
１０４ｎ１、ｎ２                トランシーバ
１０４ｏ                        ラッチ
【図１】
2007133922.tif 000003
【図２】
2007133922.tif 000004
【図３】
2007133922.tif 000005
【図４】
2007133922.tif 000006
【図５】
2007133922.tif 000007
【図６】
2007133922.tif 000008