(57)【要約】【課題】  メモリデバイスの書き込み信号などの高レベル信号を発生させるアンプをバイパスするスイッチとしてメカニカルなリレー接点を用いなければならないため、交換可能にする必要があり、構成が複雑になる。また、メカニカルなリレーは光ＭＯＳＦＥＴに比べて高価なので、コストアップの要因になるという課題を解決する。【解決手段】  高レベル信号を発生させるアンプの入力側に、信号の高周波成分を除去する帯域制限部を設けるようにした。光ＭＯＳＦＥＴの入出力間の容量によって発生する微分波形を除去することができるので、アンプをバイパスする接点として光ＭＯＳＦＥＴなどの半導体接点を用いることができる。【選択図】                    図１
2007064629.tif 000002
【特許請求の範囲】
【請求項１】
被測定半導体に試験パターンを与え、この被測定半導体の出力と期待値とを比較して、前記被測定半導体の良否を判定する半導体検査装置において、
前記試験パターンを出力するドライバと、
入力された信号の高周波成分をカットする帯域制限部と、
この帯域制限部の出力が入力される増幅器と、
前記ドライバの出力を前記帯域制限部に入力し、また切り離す第１の半導体接点と、
前記増幅器の出力を前記被測定半導体に供給し、また切り離す第２の半導体接点と、
前記ドライバと前記第２の半導体接点の間に設置され、前記ドライバの出力をバイパスさせる第３の半導体接点と、
を具備したことを特徴とする半導体検査装置。
【請求項２】
前記帯域制限部は、
信号が通過する信号線と共通電位点との間に設置されたコンデンサで構成されることを特徴とする請求項１に記載の半導体検査装置。
【請求項３】
前記第３の半導体リレーとして、光ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)を用いるようにことを特徴とする請求項１若しくは請求項２に記載の半導体検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩ等の半導体を検査する半導体検査装置に関し、特にメモリデバイスの検査に用いて好適な半導体検査装置に関するものである。
【背景技術】
【０００２】
半導体検査装置は、被測定半導体に試験パターンを与え、被測定半導体の出力と期待値とを比較し、被測定半導体の良否の判定を行うものである。半導体検査装置の先行技術としては、特許文献１が挙げることができる。以下、この特許文献１の概要を、図３を用いて説明する。
【０００３】
図３において、メインフレームＭＦはハードディスクＨＤＤ、テスタコントローラＴＳＣ、タイミングジェネレータＴＧおよびＤＣソース・メジャーＳＭで構成される。ハードディスクＨＤＤ内には２つの記憶装置ＰＤＡ、ＰＤＢが配置される。ＰＤＡには、試験パターンと期待値パターン等からなるテストパターンデータが、ＰＤＢにはこのテストパターンデータを１６ピン単位で圧縮したデータが格納される。
【０００４】
テストコントローラＴＳＣは、圧縮手段ＣＭＰおよび送信手段ＴＲＳで構成される。圧縮手段ＣＭＰは記憶装置ＰＤＡに格納されたテストパターンデータを１６ピン単位で圧縮して記憶装置ＰＤＢに格納する。送信手段ＴＲＳは、記憶装置ＰＤＢに格納された圧縮データを読み出し、外部に送信する。タイミングジェネレータＴＧはテストレートを生成し、ＤＣソース・メジャーＳＭは被測定半導体に電源を供給する。
【０００５】
テストヘッドＴＨはクロック分配部ＣＡ、インターフェイスＩＦおよび複数のピンエレクトロニクスＰＥで構成され、メインフレームＭＦによって制御される。ピンエレクトロニクスＰＥは被測定半導体のピン数に対応して設けられる。
【０００６】
各ピンエレクトロニクスＰＥには、メモリＭＥＭ、解凍手段ＤＣＭおよびパターンジェネレータＰＧ、図示しないパターン発生部、ドライバ、コンパレータ等で構成される。また、パターンジェネレータＰＧはシーケンシャルパターンアドレスジェネレータＰＡＧおよびパターンメモリＰＭで構成される。
【０００７】
メモリＭＥＭには、インターフェイスＩＦを介して送信手段ＴＲＳから送られてきた１６ピン分の圧縮されたテストパターンデータが格納される。解凍手段ＤＣＭはこのデータを解凍し、パターンメモリＰＭに格納する。クロック分配部ＣＡは、タイミングジェネレータＴＧから送られてきたテストレートを、シーケンシャルパターンアドレスジェネレータＰＡＧ、パターンメモリＰＭおよびパターン発生部に分配する。
【０００８】
シーケンシャルパターンアドレスジェネレータＰＡＧは、テストレートに同期してパターンアドレスをパターンメモリＰＭに出力する。パターンメモリＰＭは、入力されたパターンアドレスに基づいてテストパターンデータをパターン発生部に出力する。パターン発生部は、テストパターンデータに基づき、ドライバを介して、試験パターンを被測定半導体に出力し、被測定半導体の出力を、コンパレータを介して入力し、テストパターンデータの期待値と比較する。
【０００９】
半導体には、メモリデバイスのように書き込むときに通常より高レベルの信号を必要とするものがある。図４に、高レベル信号を出力することができる出力部の構成を示す。なお、この出力部はピンエレクトロニクスＰＥに搭載される。
【００１０】
図４において、パターン発生部２で発生させた試験パターンは、ドライバ４を介して被測定半導体であるメモリデバイスに出力される。ＶＩＨレベル発生部１はドライバ４出力の高レベル側の電圧を発生し、ＶＩＬレベル発生部３はドライバ４出力の低レベル側の電圧を発生する。ＶＩＨレベル発生部１、ＶＩＬレベル発生部３の出力電圧は、例えば３Ｖと０Ｖに設定される。
【００１１】
６は所定の増幅率を有するアンプであり、ドライバ４の出力を増幅する。例えば、アンプ６の増幅率を４、ドライバ４の高レベル出力を３Ｖとすると、アンプ６の出力電圧は１２Ｖになる。５および７は光ＭＯＳＦＥＴ、８はメカニカルリレー接点である。
【００１２】
被測定半導体に通常レベルの信号を出力するときは、光ＭＯＳＦＥＴ５、７をオフ、リレー接点８をオンにする。ドライバ４の出力はそのまま被測定半導体に出力される。被測定半導体に高レベルの信号を出力するときは、光ＭＯＳＦＥＴ５、７をオン、リレー接点８をオフに設定する。ドライバ４の出力はアンプ６で増幅されて被測定半導体に印可される。
【００１３】
すなわち、ドライバ４の出力をそのまま被測定半導体に印可するときは、光ＭＯＳＦＥＴ５、７をオフにし、リレー接点８をオンにする。また、高レベル信号を出力するときは、光ＭＯＳＦＥＴ５、７をオフにして、リレー接点８をオフにする。そのため、ドライバ４の出力とアンプ６の出力がぶつかることはない。
【００１４】
光ＭＯＳＦＥＴは、特性のよいものでも入出力間に１〜１０ｐＦの容量と抵抗があり、入出力間のアイソレーションはメカニカルな接点よりも劣る。従って、入出力間を小容量のコンデンサで結合した状態になり、オフ時でも信号が漏れるという欠点がある。このことを図５を用いて説明する。
【００１５】
図５は、リレー接点８の代わりに光ＭＯＳＦＥＴ９（図示せず）を用いた場合の波形を示したものである。なお、光ＭＯＳＦＥＴ５、７はオン、光ＭＯＳＦＥＴ９はオフとする。図５（１）はドライバ４の出力側（Ａ点）の波形、（２）はアンプ６の出力側（Ｂ点）の波形、（３）は光ＭＯＳＦＥＴ９の出力側（Ｃ点）の波形、（４）は光ＭＯＳＦＥＴ７と９の合流点（Ｄ点）の波形である。
【００１６】
（３）に示すように、光ＭＯＳＦＥＴ９の入出力間容量の影響で、Ｃ点にドライバ４出力の微分波形が発生する。このため、（４）に示すように、この微分波形がアンプ６の出力に重畳し、この重畳した信号が被測定半導体に印可される。
【００１７】
この微分波形が重畳した信号を被測定半導体に印可すると、正確な検査ができなくなる。従って、アンプ６をバイパスするスイッチは、入出力間容量がほとんどないメカニカルな接点を用いなければならなかった。
【００１８】
【特許文献１】特開２０００−２９２５００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかし、メカニカルな接点には寿命があり、オンオフ回数が制限される。そのため、メンテナンスを容易にするために、コネクタを介してリレーを接続するなどして交換できるようにしなければならず、構成が複雑になるという課題があった。また、メカニカルリレーは光ＭＯＳＦＥＴに比べて比較的高価であり、コストアップの要因になるという課題もあった。
【００２０】
従って本発明の目的は、メカニカルな接点を光ＭＯＳＦＥＴ等の半導体接点に置き換えることができる半導体検査装置を提供することにある。
【課題を解決するための手段】
【００２１】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
被測定半導体に試験パターンを与え、この被測定半導体の出力と期待値とを比較して、前記被測定半導体の良否を判定する半導体検査装置において、
前記試験パターンを出力するドライバと、
入力された信号の高周波成分をカットする帯域制限部と、
この帯域制限部の出力が入力される増幅器と、
前記ドライバの出力を前記帯域制限部に入力し、また切り離す第１の半導体接点と、
前記増幅器の出力を前記被測定半導体に供給し、また切り離す第２の半導体接点と、
前記ドライバと前記第２の半導体接点の間に設置され、前記ドライバの出力をバイパスさせる第３の半導体接点と、
を具備したものである。第３の接点として寿命が長く、安価な半導体接点を使用することができる。
【００２２】
請求項２記載の発明は、請求項１記載の発明において、
前記帯域制限部を、
信号が通過する信号線と共通電位点との間に設置されたコンデンサで構成するようにしたものである。構成を簡単にすることができる。
【００２３】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記第３の半導体接点として、光ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)を用いるようにしたものである。駆動回路が簡単になる。
【発明の効果】
【００２４】
以上説明したことから明らかなように、本発明によれば、通常レベル信号をアンプで増幅して高レベル信号を被測定半導体に印可する構成の半導体検査装置において、アンプの前段に帯域制限部を設け、信号の高周波成分を除去するようにした。
【００２５】
帯域制限部で半導体接点の入出力間容量に起因する微分ノイズをカットすることができるので、アンプをバイパスして通常レベル信号を被測定半導体に印可するための接点として、半導体接点を用いることができる。そのため、部品交換のためのコネクタ接続が不要になり、構成を簡単にし、かつコストを低減することができるという効果がある。
【００２６】
また、帯域制限部としてバイパス用のコンデンサを用いることにより、帯域制限部の構成を極限にまで簡略化することができるという効果もある。さらに、半導体接点として光ＭＯＳＦＥＴを用いることにより、駆動回路を簡略化することができるという効果もある。
【発明を実施するための最良の形態】
【００２７】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る半導体検査装置の出力部の構成を示したものである。なお、図４と同じ要素には同一符号を付し、説明を省略する。
【００２８】
図１において、１０は帯域制限部であり、光ＭＯＳＦＥＴ５の出力側とアンプ６の入力側の間に配置される。この帯域制限部１０は入力信号の高周波成分を除去し、低周波成分のみを通過させる。１１は光ＭＯＳＦＥＴであり、図４のリレー接点８の代わりに用いられる。なお、動作は図４と同じなので、説明を省略する。
【００２９】
メモリデバイスの書き込み等高レベル信号が必要なときは、光ＭＯＳＦＥＴ５および７をオン、光ＭＯＳＦＥＴ１１をオフにする。このため、ドライバ４の出力は帯域制限部１０に入力される。帯域制限部１０は、入力された信号から微分波形などの高周波成分を除去し、アンプ６に出力する。また、帯域制限部１０により、光ＭＯＳＦＥＴ１１に流れる高周波信号を防止する。そのため、アンプ６をバイパスするスイッチとして、入出力間に容量成分がある光ＭＯＳＦＥＴを使用することができる。
【００３０】
帯域制限部１０があると高周波成分が除去されるために、信号の帯域が制限される。しかし、メモリデバイスの書き込み等高レベルが必要な信号は、高速性を要求されない。例えば、通常レベルの信号の帯域は２００ＭＨｚ以上であるのに対して、メモリデバイスの書き込みで要求される高レベル信号の帯域は１ＭＨｚ程度である。そのため、帯域制限部１０によって高周波成分が除去されても、検査装置の性能に影響を与えることはない。
【００３１】
なお、通常レベル信号を出力するときは、光ＭＯＳＦＥＴ５、７はオフにされる。従って、ドライバ４の出力は帯域制限部１０を通過しないので、この帯域制限部１０によって高速性が影響を受けることはない。
【００３２】
図２に帯域制限部１０の一例を示す。図２において、１２はコンデンサであり、ドライバ４の出力が通過する信号線と共通電位点の間に接続される。コンデンサのインピーダンスは周波数に反比例するので、高周波成分はバイパスされてアンプ６に入力されない。
【００３３】
なお、帯域制限部１０としては、図２の構成の他に一般的なローパスフィルタを用いることができる。また、光ＭＯＳＦＥＴ５、７、１１は光ＭＯＳＦＥＴに限らず、半導体リレー等メカニカル接点を持たない他の半導体接点を使用することができる。光ＭＯＳＦＥＴは駆動部と接点部が光で絶縁されているので、光ＭＯＳＦＥＴを用いると、駆動回路を簡単にすることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施例を示す構成図である。
【図２】帯域制限部の一実施例の構成図である。
【図３】半導体検査装置の構成図である。
【図４】従来の出力部の構成図である。
【図５】従来の欠点を示す波形図である。
【符号の説明】
【００３５】
１  ＶＩＨレベル発生部
２  パターン発生部
３  ＶＩＬレベル発生部
４  ドライバ
５、７、１１  光ＭＯＳＦＥＴ
６  アンプ
１０  帯域制限部
１２  コンデンサ
【図１】
2007064629.tif 000003
【図２】
2007064629.tif 000004
【図３】
2007064629.tif 000005
【図４】
2007064629.tif 000006
【図５】
2007064629.tif 000007