(57)【要約】【課題】、静電破壊試験の際に液晶表示装置の制御回路の誤動作及び破壊が生じることを抑制できる液晶表示装置を提供する。【解決手段】本発明に係る液晶表示装置は、第１の基板１０と、第１の基板１０に形成された画素電極と、第１の基板１０に対向して配置される第２の基板２０と、第２の基板２０のうち第１の基板１０と対向する面に形成された共通電極２２と、第１の基板１０と第２の基板２０の間に位置する液晶４０と、前記画素電極と共通電極２２それぞれに印加される電圧を制御する制御回路３１と、第２の基板２０のうち第１の基板１０と対向する面に形成され、液晶表示装置の外部に設けられたグランドに接続されている接地用導体パターン２１とを具備する。【選択図】図１
2007212610.tif 000002
【特許請求の範囲】
【請求項１】
液晶表示装置であって、
第１の基板と、
前記第１の基板に形成された画素電極と、
前記第１の基板に対向して配置される第２の基板と、
前記第２の基板のうち前記第１の基板と対向する面に形成された共通電極と、
前記第１の基板と前記第２の基板の間に位置する液晶と、
前記画素電極と前記共通電極それぞれに印加される電圧を制御する制御回路と、
前記第２の基板のうち前記第１の基板と対向する面に形成され、前記液晶表示装置の外部に設けられたグランドに接続されている接地用導体パターンと、
を具備する液晶表示装置。
【請求項２】
前記第１の基板に形成され、前記制御回路により制御されていて前記画素電極のスイッチとして機能するトランジスタを具備し、
前記接地用導体パターンは、一部が前記トランジスタの上方に位置する請求項１に記載の液晶表示装置。
【請求項３】
前記第２の基板には前記共通電極がマトリックス状に複数配置されており、
前記接地用導体パターンは、前記共通電極と同一層に位置しており、かつ前記複数の共通電極の相互間のスペースに、ストライプ状又は格子状に設けられている請求項１又は２に記載の液晶表示装置。
【請求項４】
前記接地用導体パターンは、前記共通電極とは異なる層に形成されている請求項１又は２に記載の液晶表示装置。
【請求項５】
前記接地用導体パターンは透明導電体により形成されており、一部が前記画素電極の上方に位置している請求項４に記載の液晶表示装置。
【請求項６】
前記制御回路を前記グランドに接続する第１のグランド配線と、
前記接地用導体パターンを前記グランドに接続する第２のグランド配線と、
を具備する請求項１〜５のいずれか一項に記載の液晶表示装置。
【請求項７】
前記第１のグランド配線は前記第２のグランド配線より抵抗が高い請求項６に記載の液晶表示装置。
【請求項８】
第１の基板と、
前記第１の基板に形成された画素電極と、
前記第１の基板に対向して配置される第２の基板と、
前記第２の基板のうち前記第１の基板と対向する面に形成された共通電極と、
前記第１の基板と前記第２の基板の間に位置する液晶と、
前記第２の基板のうち前記第１の基板と対向する面に形成され、前記液晶表示装置の外部に設けられたグランドに接続されている接地用導体パターンと、
を具備する液晶表示パネル。
【請求項９】
第１の基板に画素電極、前記画素電極のスイッチとして機能するトランジスタ、及び共通配線を形成する工程と、
第２の基板に導電膜を形成する工程と、
前記導電膜を選択的に除去することにより、前記第２の基板に共通電極及び接地用導体パターンを形成する工程と、
前記第２の基板のうち前記共通電極及び前記接地用導体パターンが形成された面を前記第１の基板に対向させ、該２つの基板の間に液晶を配置する工程と、
を具備する液晶表示装置の製造方法。
【請求項１０】
第１の基板に画素電極、前記画素電極のスイッチとして機能するトランジスタ、及び共通配線を形成する工程と、
第２の基板に接地用導体パターンを形成する工程と、
前記接地用導体パターン上に絶縁膜を形成する工程と、
前記絶縁膜上に共通電極を形成する工程と、
前記第２の基板のうち前記共通電極及び前記接地用導体パターンが形成された面を前記第１の基板に対向させ、該２つの基板の間に液晶を配置する工程と、
を具備する液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、液晶表示パネル、及び液晶表示装置の製造方法に関する。特に本発明は、静電破壊試験の際に液晶表示装置の制御回路の誤動作及び破壊が生じることを抑制できる液晶表示装置、液晶表示パネル、及び液晶表示装置の製造方法に関する。
【背景技術】
【０００２】
図６（Ａ）は、従来の液晶表示装置の構成を説明する為の平面図であり、図６（Ｂ）は液晶表示装置が有する液晶表示パネル１００のＡ−Ａ´断面図である。この液晶表示装置は液晶表示パネル１００及びＦＰＣ（フレキシブルプリント配線板）１０２を有している。ＦＰＣ１０２は、液晶表示パネル１００を外部のシステム（図示せず）に接続している。
【０００３】
液晶表示パネル１００は、基板１１０と対向基板１２０の間に液晶１４０を封止した構造を有している。基板１１０には画素電極（図示せず）、トランジスタ（図示せず）、ソース配線（図示せず）、ゲート配線（図示せず）、及び共通配線１１１が設けられており、対向基板１２０には共通電極１２２が設けられている。共通電極１２２は、基板１１０と対向基板１２０の間に配置された導電性スペーサ１４２を介して共通配線１１１に接続しており、共通配線１１１から基準電位が印加される。なお、図示していないが基板１１０及び対向基板１２０それぞれと液晶の間には配向膜が設けられている。
【０００４】
また、共通配線１１１は、配線１１１ａを介して、基板１１０に載置されているドライバＩＣ１３１に接続されている。ドライバＩＣ１３１は、ＦＰＣ１０２に設けられた配線１３２により、外部のシステムグランドに接続されている。
【０００５】
液晶表示装置の信頼性試験の一つに静電破壊試験がある。静電破壊試験は、対向基板１２０のうち外部に露出している面に静電気印加銃１５０を用いて１０ｋＶ台の静電気を印加するものである（例えば特許文献１参照）
【特許文献１】特開平１１−２２３８２７号公報（第４段落）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
静電破壊試験において対向基板のうち外部に露出している面に静電気を印加すると、対向基板の反対側の面に逆極性の電荷が帯電するが、この逆極性の電荷が、液晶表示パネルの制御回路（例えばドライバＩＣ）を経由して対向基板に流入することがある。この場合、制御回路の基準電位が揺らぎ、制御回路が誤動作することがある。また最悪の場合、制御回路が破壊する可能性がある。
【０００７】
本発明は上記のような事情を考慮してなされたものであり、その目的は、静電破壊試験の際に液晶表示装置の制御回路の誤動作及び破壊が生じることを抑制できる液晶表示装置、液晶表示パネル、及び液晶表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明に係る液晶表示装置は、
第１の基板と、
前記第１の基板に形成された画素電極と、
前記第１の基板に対向して配置される第２の基板と、
前記第２の基板のうち前記第１の基板と対向する面に形成された共通電極と、
前記第１の基板と前記第２の基板の間に位置する液晶と、
前記画素電極と前記共通電極それぞれに印加される電圧を制御する制御回路と、
前記第２の基板のうち前記第１の基板と対向する面に形成され、前記液晶表示装置の外部に設けられたグランドに接続されている接地用導体パターンとを具備する。
【０００９】
この液晶表示装置によれば、前記第２の基板に前記接地用導体パターンを設けたため、前記第２の基板のうち外部に露出している面に静電気を印加しても、前記第２の基板の反対側の面に帯電する逆極性の電荷は、前記グランドから前記接地用導体パターンに直接流入する。従って、流入する電荷が前記制御回路経由することを抑制して、前記制御回路の基準電位が揺らいで誤動作が生じること、及び前記制御回路が破壊することを抑制できる。
【００１０】
前記第１の基板に形成され、前記制御回路により制御されていて前記画素電極のスイッチとして機能するトランジスタを具備している場合、前記接地用導体パターンは、一部が前記トランジスタの上方に位置するのが好ましい。このようにすると、前記液晶表示装置の開口率を下げることなく、前記接地用導体パターンの面積を大きくして効率的に逆極性の電荷を流入させることができる。
【００１１】
前記第２の基板には前記共通電極がマトリックス状に複数配置されている場合、前記接地用導体パターンは、前記共通電極と同一層に位置しており、かつ前記複数の共通電極の相互間のスペースに、ストライプ状又は格子状に設けられていてもよい。このようにすると、前記共通電極と前記接地用導体パターンを同一工程で形成することができる。
【００１２】
前記接地用導体パターンは、前記共通電極とは異なる層に形成されていてもよい。この場合、前記接地用導体パターンは透明導電体により形成されており、一部が前記画素電極の上方に位置させてもよい。
【００１３】
前記制御回路を前記グランドに接続する第１のグランド配線と、前記接地用導体パターンを前記グランドに接続する第２のグランド配線とを具備するのが好ましい。この場合、前記第１のグランド配線は前記第２のグランド配線より抵抗が高くするのが好ましい。
【００１４】
本発明に係る液晶表示パネルは、第１の基板と、
前記第１の基板に形成された画素電極と、
前記第１の基板に対向して配置される第２の基板と、
前記第２の基板のうち前記第１の基板と対向する面に形成された共通電極と、
前記第１の基板と前記第２の基板の間に位置する液晶と、
前記第２の基板のうち前記第１の基板と対向する面に形成され、前記液晶表示装置の外部に設けられたグランドに接続されている接地用導体パターンとを具備する。
【００１５】
本発明に係る液晶表示装置の製造方法は、第１の基板に画素電極、前記画素電極のスイッチとして機能するトランジスタ、及び共通配線を形成する工程と、
第２の基板に導電膜を形成する工程と、
前記導電膜を選択的に除去することにより、前記第２の基板に共通電極及び接地用導体パターンを形成する工程と、
前記第２の基板のうち前記共通電極及び前記接地用導体パターンが形成された面を前記第１の基板に対向させ、該２つの基板の間に液晶を配置する工程とを具備する。
【００１６】
本発明に係る他の液晶表示装置の製造方法は、第１の基板に画素電極、前記画素電極のスイッチとして機能するトランジスタ、及び共通配線を形成する工程と、
第２の基板に接地用導体パターンを形成する工程と、
前記接地用導体パターン上に絶縁膜を形成する工程と、
前記絶縁膜上に共通電極を形成する工程と、
前記第２の基板のうち前記共通電極及び前記接地用導体パターンが形成された面を前記第１の基板に対向させ、該２つの基板の間に液晶を配置する工程とを具備する。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施形態について説明する。図１（Ａ）は本発明の第１の実施形態に係る液晶表示装置の構成を説明する為の平面図であり、図１（Ｂ）は断面図である。この液晶表示装置は液晶表示パネル１と、液晶表示パネル１をシステム（図示せず）に接続するＦＰＣ（フレキシブルプリント配線板）２を有している。
【００１８】
液晶表示パネル１は、基板１０と対向基板２０の間にシール材４０ａを用いて液晶４０を封止した構造を有している。基板１０には共通配線１１が設けられており、対向基板２０には、液晶４０を封止する側の面に、共通電極２２及び接地用導体パターン２１が設けられている。共通電極２２は、基板１０と対向基板２０の間に配置された導電性スペーサ４２を介して共通配線１１に接続しており、共通配線１１から基準電位が印加される。接地用導体パターン２１は共通電極２２とは絶縁しており、シール材４０ａに設けられた導電パターン４０ｂを介して、基板１０に設けられた配線１０ａに接続している。配線１０ａは、ＦＰＣ２に設けられた配線２ａを介して、前記したシステムのグランドに直接接続している。配線１０ａ，２ａは、システムのグランドから接地用導体パターン２１までの距離が最短になるように引き回されている。なお、基板１０及び対向基板２０それぞれと液晶の間には配向膜（図示せず）が設けられており、基板１０のうち外部に露出している面には、偏光板（図示せず）及び反射板（図示せず）がこの順に設けられており、対向基板２０のうち外部に露出している面には、偏光板（図示せず）が設けられている。
【００１９】
また、共通配線１１は、基板１０に設けられた配線１１ａを介して、基板１０にＣＯＧ実装されているドライバＩＣ３１に接続されている。ドライバＩＣ３１は、ＦＰＣ２に設けられた配線３２によってシステムグランドに接続されている。配線３２は配線２ａより抵抗が高いのが好ましい。このような構成は、例えば抵抗３２ａを有することにより実現されるが、抵抗３２ａを設けなくても良い場合もある。
【００２０】
液晶表示パネル１に静電破壊試験を行う場合、対向基板２０のうち外部に露出している面に、静電気印加銃５０を用いて１０ｋＶ台の静電気を印加する。この際、対向基板２０の反対側の面には、印加された静電気とは逆極性の電荷が帯電するが、この逆極性の電荷は、配線２ａ，１０ａを介してシステムグランドから接地用導体パターン２１に流入する。従って、流入する電荷がドライバＩＣ３１を経由することが抑制され、ドライバＩＣ３１の基準電位が揺らいで誤動作が生じること、及びドライバＩＣ３１が破壊することが抑制される。配線３２の抵抗を配線２ａの抵抗より高くした場合、この効果が顕著になる。
【００２１】
図２（Ａ）は、基板１０に設けられた回路の構成を説明する為の図である。基板１０には共通配線１１、ソース配線１２及びゲート配線１３が設けられている。共通配線１１及びゲート配線１３は互いに平行に設けられており、ソース配線１２は共通配線１１に直交する方向に設けられている。
【００２２】
共通配線１１、ソース配線１２及びゲート配線１３によって囲まれた領域が画素になるが、画素は複数マトリクス状に配置されている。各画素には画素電極１５及びトランジスタ１４が設けられている。トランジスタ１４は、画素電極１５とソース配線１２を接続するスイッチング素子であり、ゲート電極がゲート配線１３に接続している。
【００２３】
図２（Ｂ）は対向基板２０に設けられた回路の構成を説明する為の図である。対向基板２０の共通電極２２は、画素電極１５に対向する位置に配置されている。接地用導体パターン２１は、トランジスタ１４の上方に位置する電極部２１ａと、電極部２１ａを配線２ａに接続する配線部２１ｂを有している。配線部２１ｂは共通電極２２の相互間のスペース、すなわちソース配線１２の上方、若しくはゲート配線１３及び共通配線１１の上方を引き回されている。電極部２１ａをトランジスタ１４の上方に設けることにより、画素の開口率を下げることなく、効率的に電荷を移動させることができる。
【００２４】
図３の各図は、それぞれ接地用導体パターン２１のパターン例を示している。なおこれらの図では、接地用導体パターン２１の配線部２１ｂのみを示しており、電極部２１ａの図示を省略している。
【００２５】
図３（Ａ）に示す例において配線部２１ｂは、ストライプ状であり図中縦方向に延伸する複数の配線２１２を、対向基板２０の縁に沿うように配線された口字状の配線２１１で相互に接続したものである。
図３（Ｂ）に示す例において配線部２１ｂは、ストライプ状であり図中横方向に延伸している複数の配線２１３を口字状の配線２１１で相互に接続したものである。
図３（Ｃ）に示す例において配線部２１ｂは、口字状の配線２１１の内側に配線２１４を格子状に設けたものである。
【００２６】
図３の各図に示したパターンそれぞれにおいて、配線２１１は、４つの角部２１ｃそれぞれにおいて図１に示した配線１０ａに接続しており、低インピーダンス化が図られている。なお、配線２１２と配線１０ａの接続ポイントは角部２１ｃに限定されず、他の任意の場所に設定することができる。
【００２７】
次に、本実施形態に係る液晶表示装置の製造方法について説明する。まず基板１０に、共通配線１１、ソース配線１２、ゲート配線１３、トランジスタ１４、及び接地用の配線１０ａを形成する。接地用の配線１０ａは、共通配線１１、ソース配線１２、及びゲート配線１３のいずれかと同一工程で形成される。
【００２８】
また、対向基板２０の一面に透明導電膜（例えばＩＴＯ膜）を形成する。次いで、透明導電膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、透明導電膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして透明導電膜をエッチングする。これにより透明導電膜は選択的に除去され、接地用導体パターン２１及び共通電極２２が形成される。
【００２９】
次いで、対向基板２０のうち接地用導体パターン２１及び共通電極２２が形成された面を基板１０に対向させ、シール材４０ａを用いて、基板１０及び対向基板２０の間に液晶を封止する。シール材４０ａには予め導電パターン４０ｂが設けられているため、この工程によって配線１０ａと接地用導体パターン２１が接続される。
【００３０】
また、基板１０及び対向基板２０の間に導電性スペーサ４２を配置して、共通電極２２を共通配線１１に接続する。
その後、基板１０にドライバＩＣ３１を実装し、さらにＦＰＣ２を取り付ける。
【００３１】
以上、本発明の第１の実施形態によれば、対向基板２０に接地用導体パターン２１を設けたため、対向基板２０のうち外部に露出している面に１０ｋＶ台の静電気を印加しても、対向基板２０の反対側の面に帯電する逆極性の電荷は、接地用導体パターン２１及び配線２ａを介してシステムグランドから直接流入する。従って、流入する電荷がドライバＩＣ３１を経由することを抑制して、ドライバＩＣ３１の基準電位が揺らいで誤動作が生じること、及びドライバＩＣ３１が破壊することを抑制できる。
【００３２】
また、接地用導体パターン２１は共通電極２２と同一工程で形成されるため、製造工程数は増加しない。従って、接地用導体パターン２１を設けても製造コストは増加しない。また接地用導体パターン２１は、対向基板２０のうち外部に露出していない面に形成されているため、液晶表示装置のハンドリング時に傷付かない。
【００３３】
また、接地用導体パターン２１が共通電極を挟み込むような構成になるため、接地用導体パターン２１は、共通電極２２を電磁波等から保護するシールドとしても機能する。
【００３４】
図４は、本発明の第２の実施形態に係る液晶表示装置の構成を説明する為の断面図であり、第１の実施形態における図１（Ｂ）に相当する図である。本実施形態は、接地用導体パターン２１と共通電極２２が互いに別の層として形成されている点を除いて、第１の実施形態と同様の構成である。詳細には、対向基板２０上には、接地用導体パターン２１、絶縁膜２３、及び共通電極２２がこの順に積層されている。以下、第１の実施形態と同様の構成については同一の符号を付して説明を省略する。
【００３５】
図５の各図は、本実施形態における接地用導体パターン２１のパターン形状を示す図である。図５（Ａ）に示す例では、接地用導体パターン２１は透明導電体（例えばＩＴＯ）により形成されており、対向基板２０の全面に形成されている。このため、対向基板２０の反対側の面に逆極性の電荷が帯電しやすくなる。
図５（Ｂ）に示す例では、接地用導体パターン２１は第１の実施形態と同様のパターンとなっており、画素電極と重なっていない。このため、接地用導体パターン２１を透明導電体により形成する必要がない。
【００３６】
本実施形態に係る液晶表示装置の製造方法は、接地用導体パターン２１及び共通電極２２を形成する方法を除いて第１の実施形態に係る製造方法と同様である。以下、接地用導体パターン２１及び共通電極２２を形成する方法を除いて説明を省略する。
【００３７】
接地用導体パターン２１及び共通電極２２は以下のようにして形成される。まず、対向基板２０上に導電膜を形成する。接地用導体パターン２１が図５（Ａ）のパターンの場合、この導電膜が接地用導体パターン２１になる。接地用導体パターン２１が図５（Ｂ）の場合、この導電膜上にフォトレジスト膜を形成し、このフォトレジスト膜を露光及び現像する。これにより、導電膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして導電膜をエッチングする。これにより、導電膜は選択的に除去され、接地用導体パターン２１になる。その後レジストパターンを除去する。
【００３８】
次いで、接地用導体パターン２１上を含む全面上に絶縁膜（例えば酸化シリコン膜）を形成する。次いで、絶縁膜上に透明導電膜（例えばＩＴＯ膜）を形成する。次いで、透明導電膜上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像する。これにより、透明導電膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして透明導電膜をエッチングする。これにより透明導電膜は選択的に除去され、共通電極２２が形成される。
【００３９】
以上、第２の実施形態によっても第１の実施形態と同様の効果を得ることができる。
【００４０】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００４１】
【図１】（Ａ）は本発明の第１の実施形態に係る液晶表示装置の構成を説明する為の平面図、（Ｂ）は断面図。
【図２】（Ａ）は基板１０に設けられた回路の構成を説明する為の図、（Ｂ）は対向基板２０に設けられた回路の構成を説明する為の図。
【図３】各図は、第１の実施形態における接地用導体パターン２１のパターン形状を示す図。
【図４】第２の実施形態に係る液晶表示装置の構成を説明する為の断面図。
【図５】各図は、第２の実施形態における接地用導体パターン２１のパターン形状を示す図。
【図６】（Ａ）は従来の液晶表示装置の構成を説明する為の平面図、（Ｂ）は断面図。
【符号の説明】
【００４２】
１，１００…液晶表示パネル、２，１０２…ＦＰＣ、２ａ，１０ａ，１１ａ，３２，１１１ａ，１３２，２１１〜２１４…配線、１０，１１０…基板、１１，１１１…共通配線、１２…ソース配線、１３…ゲート配線、１４…トランジスタ、１５…画素電極、２０，１２０…対向基板、２１…接地用導体パターン、２１ａ…電極部、２１ｂ…配線部、２２，１２２…共通電極、２３…絶縁膜、３１，１３１…ドライバＩＣ、３２ａ…抵抗、４０，１４０…液晶、４０ａ…シール材、４０ｂ…導電パターン、４２，１４２…導電性スペーサ、５０，１５０…静電気印加銃
【図１】
2007212610.tif 000003
【図２】
2007212610.tif 000004
【図３】
2007212610.tif 000005
【図４】
2007212610.tif 000006
【図５】
2007212610.tif 000007
【図６】
2007212610.tif 000008