(57)【要約】【課題】  過渡応答ノイズに起因する信号エラーやデータ誤りの発生を防止することができる制御情報伝送システムを提供する。【解決手段】  制御情報伝送システム１は、マスタ局２と、スレーブ局４，５と、マスタ局２およびスレーブ局４，５のそれぞれに設けられてこれら２つの局の間でサイクリックにシリアル伝送される制御信号の伝送を制御する伝送制御回路３とを備える。この制御情報伝送システム１において、伝送制御回路３は、マスタ局２およびスレーブ局４（５）の一方から伝送されて他方で受信された受信制御信号の信号がオン状態とオフ状態との間で切り換えられた後の信号切換時の変化傾向を予め記憶する記憶手段７と、記憶手段７に記憶された信号切換時変化傾向を用いて受信制御信号のオンオフの切換えを判定する判定手段８と、判定手段８により受信制御信号のオンオフの切換えが判定されたときに該伝送システムの構成に基づいて発生する受信制御信号の乱れの影響を除去する乱れ除去手段９とを備える。【選択図】  図１
2007036547.tif 000002
【特許請求の範囲】
【請求項１】
マスタ局と、スレーブ局と、前記マスタ局および前記スレーブ局のそれぞれに設けられてこれら２つの局の間でサイクリックにシリアル伝送される制御信号の伝送を制御する伝送制御回路と、を備える制御情報伝送システムにおいて、
前記伝送制御回路は、
前記マスタ局および前記スレーブ局の一方から伝送されて他方で受信された受信制御信号がオン状態とオフ状態との間で切り換えられた後の信号切換時の変化傾向を予め記憶する記憶手段と、
前記記憶手段に記憶された前記信号切換時の変化傾向を用いて前記受信制御信号のオンオフの切換えを判定する判定手段と、
前記判定手段により前記受信制御信号のオンオフの切換えがあったものと判定されたときに該伝送システムの構成に基づいて発生する前記受信制御信号の乱れの影響を除去する乱れ除去手段と、
を備えたことを特徴とする制御情報伝送システム。
【請求項２】
前記記憶手段は前記受信制御信号のオンオフの切換え後の波形とオンオフの切換え後にこの波形に現れるノイズ成分の波形とを前記信号切換時の変化傾向として予め記憶し、前記判定手段は前記受信制御信号の信号波形と前記記憶手段が記憶する波形およびノイズ成分とを比較して受信制御信号にオンオフの切換えがあったことを判定し、前記乱れ除去手段は前記受信制御信号に前記ノイズ成分が印加されたときでも前記波形における誤り発生位置を推定して正常な波形に復元することを特徴とする請求項１に記載の制御情報伝送システム。
【請求項３】
前記伝送制御回路は前記スレーブ局に設けられ、前記記憶手段が記憶する前記信号切換時の変化傾向としてのノイズ発生情報を前記マスタ局に通知する通知手段をさらに備えたことを特徴とする請求項１または請求項２の何れかに記載の制御情報伝送システム。
【請求項４】
前記伝送制御回路は、前記記憶手段により記憶された前記信号切換時の変化傾向を前記受信制御信号の波形として表示する表示手段をさらに備え、前記受信制御信号におけるオンオフの切換え時の前記乱れの傾向を表示したことを特徴とする請求項１ないし請求項３の何れかに記載の制御情報伝送システム。
【請求項５】
前記マスタ局は昇降機を制御する制御信号をサイクリックにシリアル伝送するマスタコントローラであり、前記スレーブ局は伝送ラインを介して前記マスタコントローラからサイクリックにシリアル伝送される前記昇降機の前記制御信号を受信するホールコントラーラおよびかごコントローラであることを特徴とする請求項１ないし請求項４の何れかに記載の制御情報伝送システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御情報伝送システムに関し、特に、マスタ局とスレーブ局との間で制御情報をサイクリックにシリアル伝送するための制御信号の伝送を制御する制御装置を備える制御情報伝送システムに関する。本発明は、より好ましくは、伝送ラインを介してマスタコントローラと複数のホールコントローラやかごコントローラを備える昇降機の制御情報伝送システムに適用される。
【背景技術】
【０００２】
制御情報をサイクリックにシリアル伝送する伝送ラインを備えるシステムは、昇降機の制御を行なう昇降機制御システムや、道路・河川・空間等の空間監視やビル・工場等建家内の状況監視や各種構造物・機械・電気設備等の状態監視の分野に適用される監視システム等の種々の分野に用いられている。この明細書においては、制御情報がサイクリックにシリアル伝送されるこれら全てのシステムに適用される制御情報伝送システムのうちから昇降機制御情報伝送システムを一例にとって説明するが、本発明が他の制御情報サイクリックシリアル伝送システムにも適用できることはもちろんである。
【０００３】
従来の制御情報伝送システムは、マスタ局からアドレス情報を送信し、そのアドレスに対応するスレーブ局がデータの入出力の応答をしており、アドレス情報を正しく受け取ることができた場合に、読み出しデータの伝送応答やデータ書き込み処理等を行なうようにしていた。このような処理を行なうために、マイクロコンピュータが使用されており、自局向けの制御情報の伝送が行なわれたか否かの判断は、マイクロコンピュータを動作させているプログラムの中に含まれているデータを用いて実施されていた。
【０００４】
また、伝送ラインを介して複数接続されているスレーブ局は種々の機能を有しているので、これら種々の機能を有する伝送局に合わせるために、専用のプログラムを作成していた。このため、伝送局の種類や機能毎にプログラムの管理やメインテナンスを行なう必要があった。
【０００５】
このような制約や必要性に対応するため、本願発明者達は、特許文献１の「昇降機制御伝送システム」および特許文献２の「エレベータの情報伝送制御装置」において、複雑な構成を取らずに、システム全体の情報の伝送効率を高めることができる技術を提案している。
【特許文献１】特開２００１−２４７２６９号公報
【特許文献２】特開２００３−８１５４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１および特許文献２により提案した技術によれば、伝送された受信制御信号に発生するノイズ成分を含む乱れの除去については何ら対策を講じていないため、制御情報の伝送ラインの接続構成の仕方によってはノイズ成分等の乱れが受信信号に現れる場合があり、これが過渡応答ノイズとなってその影響により信号エラーやデータ誤りが生じてしまう虞があるという問題がある。
【０００７】
本発明は上記課題に鑑みてなされたものであり、過渡応答ノイズに起因する信号エラーやデータ誤りの発生を防止することができる制御情報伝送システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するため、本発明の基本構成としての第１の構成に係る制御情報伝送システムは、マスタ局と、スレーブ局と、前記マスタ局および前記スレーブ局のそれぞれに設けられてこれら２つの局の間でサイクリックにシリアル伝送される制御信号の伝送を制御する伝送制御回路とを備える制御情報伝送システムにおいて、前記伝送制御回路は、前記マスタ局および前記スレーブ局の一方から伝送されて他方で受信された受信制御信号がオン状態とオフ状態との間で切り換えられた後の信号切換時の変化傾向を予め記憶する記憶手段と、前記記憶手段に記憶された前記信号切換時の変化傾向を用いて前記受信制御信号のオンオフの切換えを判定する判定手段と、前記判定手段により前記受信制御信号のオンオフの切換えがあったものと判定されたときに該伝送システムの構成に基づいて発生する前記受信制御信号の乱れの影響を除去する乱れ除去手段と、を備えたことを特徴としている。
【０００９】
また、本発明の第２の構成に係る制御情報伝送システムは、上記第１の構成に係る伝送システムにおいて、前記記憶手段は前記受信制御信号のオンオフの切換え後の波形とオンオフの切換え後にこの波形に現れるノイズ成分の波形とを前記信号切換時の変化傾向として予め記憶し、前記判定手段は受信制御信号の信号波形と前記記憶手段が記憶する波形およびノイズ成分とを比較して受信制御信号にオンオフの切換えがあったことを判定し、前記乱れ除去手段は前記受信制御信号に前記ノイズ成分が印加されたときでも前記波形における誤り発生位置を推定して正常な波形に復元させることを特徴とする。
【００１０】
さらに、本発明の第３の構成に係る制御情報伝送システムは、上記第１および第２の構成に記載の伝送システムにおいて、前記伝送制御回路は前記スレーブ局に設けられ、前記記憶手段が記憶する前記信号切換時の変化傾向としてのノイズ発生情報を前記マスタ局に通知する通知手段をさらに備えることを特徴とする。
【００１１】
また、本発明の第４の構成に係る制御情報伝送システムは、上記第１ないし第３の構成に記載の伝送システムにおいて、前記伝送制御回路は、前記記憶手段により記憶された前記信号切換時の変化傾向を前記受信制御信号の波形として表示する表示手段をさらに備えることにより、前記受信制御信号におけるオンオフの切換え時の前記乱れの傾向を表示するようにしても良い。
【００１２】
また、本発明の第５の構成に係る制御情報伝送システムは、上記第１ないし第４の構成に記載の伝送システムにおいて、前記マスタ局は昇降機を制御する制御信号をサイクリックにシリアル伝送するマスタコントローラであり、前記スレーブ局は伝送ラインを介して前記マスタコントローラからサイクリックにシリアル伝送される前記昇降機の前記制御信号を受信するホールコントラーラおよびかごコントローラであっても良い。
【発明の効果】
【００１３】
上記構成により、本発明によれば、受信制御信号のオンオフ切換えの際のノイズ成分に対する対策を予め講じることができるので、制御情報伝送システムの伝送効率を高めることができると共に、そのための複雑な構成を取ることを避けることができ、制御信号用の伝送路の構成の仕方によっては生じる虞のある過渡応答ノイズに起因する信号エラーやデータ誤りを防止することができる効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照しながら本発明に係る制御情報伝送システムの実施形態について詳細に説明する。上述したように、本発明は昇降機の制御情報伝送システムや各種の監視システムにおける制御情報伝送システムに適用可能であるので、第１実施形態としては特定の技術分野に限定されず、相対する２つの伝送局間でサイクリックにシリアル伝送される制御信号の伝送を制御する一般的な制御情報伝送システムについて説明すると共に、第２実施形態としては、特に昇降機の制御情報伝送システムを重点的に説明する。
【００１５】
［第１実施形態］
図１は、本発明の基本概念としての第１実施形態の制御情報伝送システムの構成を示すブロック図である。図１において、制御情報伝送システム１は、マスタ局２と、スレーブ局４，５と、マスタ局２およびスレーブ局４および５のそれぞれに設けられてサイクリックにシリアル伝送される制御信号の伝送を制御する伝送制御回路３と、２つの局の間を接続する伝送ライン６とを備えている。
【００１６】
この基本構成による制御情報伝送システム１において、伝送制御回路３は、マスタ局２およびスレーブ局４（５）の何れか一方から伝送されて他方で受信された受信制御信号がオン状態とオフ状態との間で切り換えられた後の信号切換時の変化傾向を予め記憶する記憶手段７と、記憶手段７に記憶された信号切換時の変化傾向を用いて受信制御信号のオンオフの切換えを判定する判定手段８と、判定手段８により受信制御信号のオンオフの切換えが判定されたときに該伝送システム１の構成に基づいて発生する受信制御信号の乱れの影響、例えばノイズを除去する乱れ除去手段９をそれぞれ備えている。なお、各局は伝送ライン６との間で信号の送受を行なうためのインタフェース１０を備えている。
【００１７】
次に、図２，図３を参照しながら上記構成に基づく動作を説明する。図２は第１実施形態に係る制御情報伝送システム１のマスタ局２，スレーブ局４（５）で受信された制御信号の波形の概略を示す特性図であり、図２において、大きなドットで示す正弦波状の波形がアナログ入力信号Ｓ１であり、小さなドットで示す矩形波状の波形が対応するディジタル入力信号Ｓ２であり、中程度のドットで示す矩形波状の波形が補正出力Ｓ３となっている。受信された制御信号入力においては、オンからオフまたはオフからオンに切り換わったときに、この切換えによって生じる信号の変化に応じて信号線に伝わる過渡応答特性に起因して波形が変化して、図２に示すアナログ入力信号Ｓ１のようになる場合があり、具体的には図２に示すように、オンからオフまたはオフからオンへの切換の直後には直ちに変換されたレベルに収束せずにノイズ状の波形が現れている。
【００１８】
このアナログ入力信号Ｓ１が信号インタフェース（図示せず）を介してディジタル信号に変換されると、図２に示すディジタル入力信号Ｓ２のようになり、このディジタル入力信号Ｓ２の波形は、変換後のレベルの一部分で信号のレベルが反転される区間を生じている。これは、入力信号レベルの切換が行なわれるたびに繰り返し発生するものと考えられるので、判定手段８が入力アナログ信号Ｓ２の信号レベルの切換を判定して、切換があった場合にはアナログ入力信号Ｓ１を記憶手段７に記憶されている信号パターンを有する補正出力Ｓ３に切り換えて用いるようにして、信号レベルが反転される虞のある区間を補正している。
【００１９】
記憶手段７は、例えば後述する第２実施形態の伝送パターン保存ＲＡＭであり、この記憶手段７に例えばノイズ情報データが保存されている。このパターン信号を用いて、例えばモータ起動に起因する近傍からの誘導ノイズのような通常想定されるノイズとは異なるノイズ、例えば制御信号の切換に応じて信号路に伝わる過渡応答特性のようなノイズが発生した場合に、その発生位置を特定することができる。判定手段８がパターン信号と受信信号とを比較して、大きく相違する部分があった場合にその部分をノイズ発生ビット位置と判定する。このエラー発生ビット数が少ない場合には、伝送されてきた受信信号中に含まれるパリティ信号・ＣＲＣ（Cyclic Redundancy Check―周期冗長度チェック―）信号の値に基づいて正しい値に復元する。このときのマスタ局２とスレーブ局４との間で制御信号の伝送動作フォーマットを示しているのが図３（ａ）（ｂ）である。
【００２０】
図３（ａ）はマスタトーカ（master talker）伝送すなわちマスタ局２が送信データを作成してから何れかのスレーブ局４へ制御信号を伝送する場合の伝送動作フォーマットを示し、図３（ｂ）はマスタリスナ（master listener）伝送すなわち何れかのスレーブ局４に伝送したデータ信号およびＣＲＣ信号をそのスレーブ局４からマスタ局２が受信した場合の伝送動作フォーマットを示している。上述したように、ノイズ情報データは伝送初期処理時に記憶手段７の内部に保存され、次に専用アドレスに対応した共通ＲＡＭエリア（後述する）に保管される。この保管されたパターン信号は、専用アドレス値がマスタ局２から送られてきた場合にスレーブ局４から送り返している。この送り返された情報をマスタ局２が受け取り、情報を確認できるように他の表示装置に受け渡している。
【００２１】
図３（ａ）はマスタ局２がＣＲＣ信号を付してデータをスレーブ局４（５）へ送る際の伝送動作フォーマットであり、図３（ｂ）はスレーブ局４がＣＲＣ信号を付したデータをマスタ局２へ送り返す際の伝送動作フォーマットを示している。なお、第１実施形態の作用を説明するために用いた図２および図３（ａ）（ｂ）は第２実施形態のより詳細な動作の説明においても用いるものとする。
【００２２】
このようにして第１実施形態によれば、信号レベルの切換があったときには図２に示す補正出力Ｓ３を出力するようにしているので、信号ノイズ等の信号の乱れのない受信信号を取り出すことができる。この補正された受信信号を用いてノイズの影響等の信号の乱れを除去した受信処理を行なうことができる。この結果、伝送エラーの発生する割合が減少し、伝送情報の伝送効率が向上する。
【００２３】
［第２実施形態］
上述した第１実施形態に係る制御情報伝送システムにおいては、適用される技術分野を特に限定せず、制御情報がサイクリックにシリアル伝送される制御システムであれば何れの分野においても適用可能であることを前提として総論的な実施形態について説明していたが、本発明の趣旨がより明瞭となるように、本発明を昇降機の制御情報伝送システムとして適用した場合について図２ないし図１０に示された第２実施形態を用いて説明する。図２ないし図１０に示された構成要素のうち、図１に用いられた符号と同一符号を用いたものは、第１実施形態と同様もしくは相当する構成要素示している。
【００２４】
［昇降機の制御情報伝送システムのシステム構成］
図４は、本発明の第２実施形態としての昇降機の制御情報伝送システムの全体的なシステム構成を示すブロック図である。図４において、マスタコントローラ２は、昇降機のシステム制御およびかご動作制御を行ない、伝送ライン６を介してスレーブ局４，５の１つとしてのホールコントローラ４と、別の１つとしてのかごコントローラ５とに接続されており、ホールコントローラ４は、エレベータホールにおけるスイッチ入力や表示出力を行ない、かごコントローラ５は、エレベータかご内部のスイッチ入力や表示出力を行なっている。マスタコントローラ２は、マスタ局あるいは伝送マスタとして動作し、ホールコントローラ４およびかごコントローラ５は、スレーブ局・ローカル局あるいが伝送スレーブとして動作する。
【００２５】
［マスタコントローラの詳細構成］
図５は、図４におけるマスタコントローラ２の詳細な構成を示すブロック図であり、図５において、マスタコントローラ２は、制御データ信号の伝送を制御する伝送制御回路３と、伝送ライン６と接続された例えばＣＳ４８５インタフェース１０と、かご動作制御および伝送データ内容の作成などを行なうホストＣＰＵ（Central Processing Unit）１１と、伝送設定データや伝送入出力データを蓄積する共通ＲＡＭ１２と、種別データや伝送動作データを記憶する設定ＲＯＭ１３と、ローカルバス１４とを備える。
【００２６】
ホストＣＰＵ１１は、かご動作制御や伝送データ内容の作成などを行ない、ローカルバス１４を介して伝送制御回路３と接続され、バス制御ライン１５を介してバス制御信号を送受する。伝送制御回路３は、ＲＡＭ入出力ライン１８を介して共通ＲＡＭ１２と接続され、ホストＣＰＵ１１から伝送制御回路３に対して出力される共通ＲＡＭ１２アクセス要求に基づいて、伝送制御回路３が共通ＲＡＭ１２との間でデータ入出力を行なっている。
【００２７】
伝送制御回路３はホストＣＰＵ１１から伝送実施指令を受け取ると、共通ＲＡＭ１２から伝送動作設定データを読み出して、データの内容に応じて送受信処理を行なう。さらに伝送制御回路３は設定ＲＯＭ１３とＲＯＭ入出力ライン１９により接続されているので、初期化時に設定ＲＯＭ１３から種別データや伝送動作設定データを読み出して、ＲＡＭ入出力ライン１８を介して共通ＲＡＭ１２にこれらのデータを保存する。また、伝送制御回路３はホストＣＰＵ１１からの指令により、共通ＲＡＭ１２に蓄積された伝送動作設定データを設定ＲＯＭ１３に書き込むことができる。
【００２８】
［ホールコントローラの構成］
図６はホールコントローラ４の構成例を示すブロック図であり、図６において、ホールコントローラ４は、伝送制御回路３、インタフェース１０、共通ＲＡＭ１２、設定ＲＯＭ１３の他に、ローカルバス１４を介して伝送制御回路３に接続された押しボタン表示ＬＥＤ（Light Emitting Diode）２０と、伝送制御回路３に接続されたアドレス指定スイッチ２１とを備える。伝送制御回路３とアドレス指定スイッチ２１とは、場所特定情報ライン２２により接続されている。
【００２９】
伝送制御回路３は、図５と同様にＲＳ４８５インタフェース１０を介して伝送ライン６と接続されており、さらにＲＯＭ入出力ライン１９を介して設定ＲＯＭ１３と接続されており、初期化時に設定ＲＯＭ１３から種別データ、伝送動作設定データ、入出力動作設定データを取り出して、共通ＲＡＭ１２に伝送動作設定データや入出力動作設定データを保存する。その後、共通ＲＡＭ１２から伝送動作設定データを読み出して、データの内容に応じて送受信処理を行なう。
【００３０】
また、伝送制御回路３は、マスタコントローラ２からの制御情報に基づく伝送設定により、共通ＲＡＭ１２に蓄えられた伝送動作設定データや入出力動作設定データの変更と設定ＲＯＭ１３への書き込みを実施している。また、伝送制御回路３は、場所特定情報ライン２２を介してアドレス指定スイッチ２１からのアドレス情報を受取り、伝送応答アドレスとの比較を行なう。
【００３１】
［かごコントローラの構成］
図７は、かごコントローラ５の構成例を示すブロック図である。伝送制御回路３は、ローカルバス１４とバス制御信号１５により押しボタン表示ＬＥＤ２０に接続されている。伝送制御回路３は、ＲＡＭ入出力ライン１８により、伝送設定データや伝送入出力データが蓄えられている共通ＲＡＭ１２と接続されている。また、伝送制御回路３は、ＲＳ４８５インタフェース１０を介して伝送ライン６と接続されている。
【００３２】
さらに、伝送制御回路３は、ＲＯＭ入出力ライン１９を介して設定ＲＯＭ１３と接続されており、初期化の際に設定ＲＯＭ１３より種別データ、伝送動作設定データ、入出力動作設定データを読み出して、共通ＲＡＭ１２にこれらの設定データを保存する。その後、共通ＲＡＭ１２から伝送動作設定データを読み出して、データの内容に応じて送受信処理を行なう。また、読み出した入出力動作設定データの内容に応じてデータの入出力を行なっている。さらに、伝送制御回路３は、場所特定情報ライン２２を介して装置指定スイッチ２３からの装置番号情報を受け取り、伝送応答アドレスを変化させる。
【００３３】
［伝送制御回路の詳細構成］
図８は、図５に示したマスタコントローラ２、図６に示したホールコントローラ４、図７に示したかごコントローラ５のそれぞれで使用される伝送制御回路３の内部構成を示すブロック図である。図８において、伝送制御回路３は、バスインタフェース２４、ＲＡＭインタフェース２５、ＲＯＭインタフェース２６と伝送インタフェース回路３０を備えている。
【００３４】
ローカルバス１４とバス制御信号ライン１５はバスインタフェース２４に接続され、ＲＡＭ入出力ライン１８はＲＡＭインタフェース２５に接続され、ＲＯＭ入出力ライン１９はＲＯＭインタフェース２６に接続され、送信信号ライン１６と受信信号ライン１７は伝送インタフェース回路３０に接続されている。ホールコントローラ４およびかごコントローラ５のそれぞれに設けられた伝送制御回路３においては、スイッチ情報入力ライン２２がバスインタフェース２４と伝送インタフェース回路３０とに接続されている。
【００３５】
図５に示したマスタコントローラ２のように、ホストＣＰＵ１１と接続した構成の場合は、バスインタフェース２４ではホストＣＰＵ１１からの動作設定を内部レジスタ（図示せず）に保管する。動作設定は、伝送開始、動作モード、タイムアウト時間などについて行なわれる。また、伝送異常発生の状態や異常回数などを内部レジスタに蓄積しておいてホストＣＰＵ１１からの読み出しを行なえるようにしている。動作設定および伝送異常情報は、伝送ＩＦ／バスＩＦ入出力信号ライン２７を介して伝送インタフェース３０との間でやり取りされる。
【００３６】
図６のホールコントローラ４および図７のかごコントローラ５のようにホストＣＰＵ１１と接続されない他の構成においては、初期設定後に、定期的にバスインタフェース２４からのデータ入出力動作を実施する。共通ＲＡＭ１２へのアクセス要求があった場合は、バスインタフェース２４からは、バスＩＦ／ＲＡＭ入出力信号ライン２８を介してＲＡＭインタフェース２５と接続される。
【００３７】
バスインタフェース２４では初期化時にバスＩＦ／ＲＯＭ入出力信号ライン２９を介してＲＯＭインタフェース２６にＲＯＭ読み出し要求を出力し、ＲＯＭインタフェース２６はＲＯＭ入出力ライン１９を介して設定ＲＯＭ１３との間で設定データの読み出しを行ない、バスＩＦ／ＲＯＭ入出力ライン２９を介してバスインタフェース２４に対して機種設定データ、伝送動作設定データ、および入出力動作設定データを提供し、それらの内容はバスインタフェース２４からＲＡＭインタフェース２５を介して共通ＲＡＭへと転送される。
【００３８】
伝送インタフェース回路３０では、バスインタフェース２４からの動作設定信号を伝送ＩＦ／バスＩＦ入出力信号ライン２７を介して受け取り伝送動作を開始する。この場合、ＲＡＭインタフェース２５の設定データの読み出し要求を行ない、伝送ＩＦ／ＲＡＭ入出力信号ライン２８を介してデータを得ている。その結果に基づいて、伝送ライン送信信号１６および伝送ライン受信信号１７の入出力が行なわれる。
【００３９】
ＲＡＭインタフェース２５では伝送ＩＦ／ＲＡＭ入出力信号ライン３１、バスＩＦ／ＲＡＭ入出力信号ライン２８を介して２種類の要求を受け取り、その内の１つを選択してＲＡＭ入出力信号ライン１８を用いて共通ＲＡＭ１２との間でデータ入出力を行なう。
【００４０】
図５に示すマスタコントローラ２のように、ホストＣＰＵ１１が接続されている構成であって、設定データの変更が生じた場合は、ホストＣＰＵ１１からの要求により、バスインタフェース２４は、ＲＯＭインタフェース２６に対して書き込み要求を出力して設定ＲＯＭ１３に対して設定データの書き込みを行なう。図６に示すホールコントローラ４や図７に示すかごコントローラ５のようにホストＣＰＵ１１が接続されていない構成においては、マスタコントローラ２からの伝送データ中に含まれる書き込み指令にしたがって設定ＲＯＭ１３に対してデータの書き込みを実施する。スイッチ入力情報２２は、バスインタフェース２４と伝送インタフェース回路３０の両方に入力されている。
【００４１】
［伝送インタフェース回路の詳細構成］
図９は、図８に示した伝送インタフェース回路３０の詳細な構成を示すブロック図である。図９において、伝送インタフェース回路３０は、シリアルデータ送受信回路３２と、データ送受信制御部３３と、データ入出力動作回路４０と、設定読み込み動作回路４１を備えている。データ送受信制御部３３は、送受信制御回路３４と、異常検出回路３５と、送信データ作成回路３６と、データレジスタ３７およびアドレスレジスタ３８と、伝送動作アドレステーブル３９とを備える。
【００４２】
伝送ＩＦ／バス入出力信号ライン２７を介して供給される動作設定信号に基づいて設定読み込み動作回路４１は、マスタ動作かスレーブ動作かを判定して伝送動作を開始する。何れの場合もバスインタフェース２４からＲＡＭ読み込みデータ信号５８を取り出して送受信設定データ５６として取り込んでいる。マスタコントローラ２で実行されるマスタ動作の場合は、このデータに基づいてデータ内のスタートアドレスを送信アドレスとして、アドレスレジスタ３８に書き込んで、これをアドレス送受信データ５７とする。データ送受信制御部３３内の送信データ作成回路３６においては、送受信制御回路３４からの指令を受けてシリアル送信データ５３を作成し、シリアルデータ送受信回路３２に出力する。また、送受信回路３４では、送信要求信号５２をシリアルデータ送受信回路３２に出力してシリアル伝送を行なう。シリアルデータ送受信回路３２では受け取ったシリアル送信データ５３をシリアル変換してライン送信信号１６として出力している。
【００４３】
次に、送信設定内容がデータ送信の場合には、データ入出力動作回路４０がＲＡＭから送信データをＲＡＭ読み込みデータ信号５８として取り出し送信データとして送信データ作成回路３６へと出力し、送受信制御回路３４から指令を受けてシリアル送信データ５３を作成し、これをシリアルデータ送受信回路３２に出力する。また、送受信制御回路３４では送信要求信号５２をシリアルデータ送受信回路３２に出力してシリアル伝送を行なっている。シリアルデータ送受信回路３２では受け取ったシリアル送信データ５３をシリアル変換してライン送信信号１６として出力する。
【００４４】
また、送信設定内容がデータ受信である場合には、送受信制御回路３４では受信要求信号５２をシリアルデータ送受信回路３２に出力し、シリアルデータ送受信回路３２ではライン受信信号１７中の受信データをシリアル−パラレル変換してシリアル受信データ５４として取り出している。このシリアル受信データ５４を送受信制御回路３４からの指令に基づいてデータレジスタ３７に書き込んでいる。
【００４５】
データ入出力動作回路４０では、データ受信が行なわれると伝送ＩＦ／ＲＡＭ入出力信号ライン２８（図８参照）の信号上にＲＡＭ書き込み要求をセットしＲＡＭへも保管を実行する。また、受信実行中は異常検出回路３５により読み出しデータのチェックや読み出し時間のタイムアウトチェックが行なわれ異常発生時の伝送処理の打ち切りや異常データの保管処理指令の作成が行なわれる。
【００４６】
設定読み込み動作回路４１では、上記アドレスの送信やデータ送受信が終了すると、アドレスレジスタ３８の値を１つ増分して次のデータの処理を行なう。また、アドレス値が設定データ内の終了アドレス値となった場合は、設定読み込み動作回路４１は、次の設定データを読み込むように動作して伝送動作を繰り返していくことになる。
【００４７】
ホールコントローラ４やかごコントローラ５の伝送制御回路３の場合には伝送インタフェース回路３０はスレーブ動作を行なう。スレーブ動作の場合は、送受信設定データ５６を読み出した後で、アドレス受信待ちとなる。読み出したデータがアドレスの場合はアドレスレジスタ３８にアドレス受信データを保管して、伝送動作アドレステーブル３９にアドレス値が登録データと一致しているか否かを判断する。伝送動作アドレステーブル３９には、図６に示すアドレス指定スイッチ２１の場合、そのスイッチ情報ライン２２を介してスイッチ情報が入力され、ホールコントローラ４の動作の場合には伝送動作有無情報として用いられる。
【００４８】
［シリアルデータ送受信回路の詳細構成］
図１０は、シリアルデータ送受信回路３２の詳細な構成を示すブロック図である。この図１０において、シリアルデータ送受信回路３２は、送受信制御回路４２と、シフトレジスタ４３と、パリティ作成・チェック回路４４と、送信バッファ４５と、ノイズ削減回路４６と、伝送パターン保存ＲＡＭ４７とを備えている。第１実施形態の説明箇所で上述したように、この伝送パターン保存ＲＡＭ４７は図１における記憶手段７に相当し、ノイズ削減回路４６は図１の判定手段８および乱れ除去手段９の２つに相当している。
【００４９】
送信時にはシリアルデータ送受信回路３２では、受け取ったシリアル送信データ５３をシリアル変換してライン送信信号１６として出力する。送受信制御回路４２では、送信要求信号５２を受け取り、シフトレジスタ４３に送信データ５３を取り込む内容のシフトレジスタ制御信号６１を送信する。その後、送受信制御回路４２は、シフトレジスタ４３およびパリティ作成・チェック回路４４に送信データ内容に応じたシフトレジスタ制御信号６１およびパリティ回路制御信号６２を送信する。
【００５０】
受信時にはシリアルデータ送受信回路３２では、ライン受信信号１７中の受信データをシリアル−パラレル変換してシリアル受信データ５４として取り出している。ライン受信信号１７は、まず、ノイズ削減回路４６に取り込まれて、伝送パターン保存ＲＡＭ４７に保存された伝送パターン信号６３と比較され修正されてノイズ削減受信信号６４として出力される。このノイズ削減受信信号６４は、シフトレジスタ４３に取り込まれて、同時にシフトレジスタ４３からパリティ作成・チェック回路４４にも送られる。パリティ作成・チェック回路４４では、伝えられたシフト送受信信号６５を用いてパリティチェックを行なう。送受信制御回路４２では、シフトレジスタ制御信号６１、パリティ回路制御信号６２、ノイズ削減回路制御信号６６をそれぞれシフトレジスタ４３、パリティ作成・チェック回路４４、ノイズ削減回路４６にそれぞれ送信して制御する。
【００５１】
［第２実施形態の基本的な動作の説明］
上記構成を備える第２実施形態による制御信号伝送システムにおける伝送受信信号の変化傾向の記憶による伝送受信制御の乱れの影響の除去について説明する。まず、図１０を参照しながらシリアル受信時の信号の流れについて説明する。
【００５２】
受信時にはシリアルデータ送受信回路３２では、ライン受信信号１７中の受信データをシリアル−パラレル変換してシリアル受信データ５４として取り出している。ライン受信信号１７はまず、ノイズ削減回路４６に取り込まれ、伝送パターン保存ＲＡＭ４７に保存された伝送パターン６３と比較されて修正され、ノイズ削減受信信号６４として出力される。このノイズ削減受信信号６４は、シフトレジスタ４３に取り込まれ、同時にシフトレジスタ４３からパリティ作成・チェック回路４４に送られる。パリティ作成・チェック回路４４では、送られてきたシフト送受信信号６５を用いてパリティチェックを行なう。送受信制御回路４２では、シフトレジスタ制御信号６１、パリティ回路制御信号６２およびノイズ削減回路制御信号６６を各回路に送信して制御を行なう。
【００５３】
伝送パターン信号６３は、伝送初期動作時に複数回分のデータを取り込み平均化して個別に発生するノイズ成分の影響を除外して作成されている。その後、受信信号が発生する毎に、この受信伝送パターン保存ＲＡＭ４７の保存内容とライン受信信号１７との比較を行ない、信号の変化に起因して繰り返し発生するノイズの影響分を削減してノイズ削減受信信号６４を作成する。
【００５４】
上述した第１実施形態による制御信号伝送システムの説明でも用いた図２を再び参照して第２実施形態による制御信号伝送システムの動作を説明する。図２の特性図は、ノイズ削減動作のイメージを示しており、オンからオフへ、または、オフからオンへと信号が変化するのに応じて信号線を伝わる信号の過渡応答特性によって波形が変化して、図２に示すアナログ入力信号Ｓ１のような波形になる場合がある。このアナログ入力信号Ｓ１を信号インタフェースを介してディジタル信号へと変換すると、図２にディジタル入力信号Ｓ２のように一部の信号が反転する区間が発生する。これは、制御信号がオンからオフ、またはオフからオンへと信号変化するたびに繰り返し発生するものと考えられるので、記憶した信号パターンを用いて信号変化後に信号レベルが反転する区間の部分を補正して、図２に示す補正信号Ｓ３のような受信信号出力を取り出すようにしている。この信号を用いることにより、ノイズの影響を除去した受信処理を行なうことが可能となる。この結果、伝送エラーの発生割合が減少して、伝送情報の伝達効率が大幅に向上する。
【００５５】
［ノイズ発生による誤りビット位置の推定と正常データへの復元］
次に、ノイズ発生による誤りビット位置の推定と正常データへの復元動作について説明する。上述したように、ノイズ情報データは、伝送初期処理時に伝送パターン保存ＲＡＭ４７の内部に保管される。この保管された伝送パターン信号を用いて通常想定されるノイズとは異なったノイズ（近傍からのモータ起動に起因する誘導ノイズ等）の発生した場合にその発生位置を特定することができる。パターン信号と受信信号とを比較して、大きく異なる部分があった場合にノイズ発生ビット位置と判定する。このエラー発生ビット数が少ない場合には、伝送信号中に含まれる、パリティ信号・ＣＲＣ信号の値に基づいて正しい値に復元することができる。このときの伝送フォーマットの例は、図３（ａ）（ｂ）に示されている。このファーマットによる伝送の結果、伝送エラーの発生割合が減少し、伝送情報の伝達効率が向上する。
【００５６】
［記憶ノイズ情報を上位に通知］
記憶されているノイズ情報を上位に通知する動作について説明する。上述したようにノイズ情報は伝送初期処理時に伝送パターン保存ＲＡＭ４７内に保管されている。続いてある専用のアドレスに対応した共通ＲＡＭ１２に保管される。この保管されたパターン信号を前記専用のアドレス値が伝送マスタ局から送られてきた場合にスレーブ局から送り返すようにしている。この送り返された情報をマスタ局が受け取り、情報を確認できるように他の表示装置に受け渡している。
【００５７】
図３（ａ）（ｂ）は伝送動作フォーマットの例を示している。このような動作により、ノイズ発生情報を上位装置に伝達することができ、この結果、信号線を敷設した後にノイズの発生頻度や内容を把握することができ、問題が発生しそうな場合には信号線の敷設状況を変化させて、対応を取ることが容易になる。これにより、伝送エラーの発生割合が減少して伝送情報の伝達効率が向上することになる。
【００５８】
［記憶ノイズ情報をデータ表示］
記憶ノイズ情報を上位にデータ表示する動作について説明する。上述したようにノイズ情報は伝送処理初期時に伝送パターン保存ＲＡＭ４７に保管される。この保管された伝送パターンを決められたモード設定が行なわれた場合に利用者等が見て理解できるように表示する。例えば、ホールコントローラ４の場合には、ホールに設けられた操作盤上に、また、かごコントローラ５の場合には階床表示部に出力するようにする。
【００５９】
このような動作により、ノイズ発生情報をエレベータの利用者に伝達することができるようになり、この結果、信号線敷設後にノイズの発生頻度や内容を把握することができるようになり、問題が生じそうな場合には、信号線敷設状況を変化させるように対応を取ることが容易になる。これによって、伝送エラーの発生割合が大幅に減少し、伝送情報の伝達効率が向上する。
【００６０】
以上説明したように、第２実施形態に係る制御情報伝送システムとしての昇降機制御情報伝送システムは、伝送パターン保存ＲＡＭ４７に保管されている伝送パターンを、入力されたアナログ入力信号波形と比較して記憶されている信号パターンを用いて反転される虞のある区間を補正して補正出力としてのノイズ成分を除去された信号を取り出すようにしているので、この信号ノイズの影響を除去した受信処理を行なうことが可能となる。この結果、伝送エラーの発生割合が減少して、伝送情報の伝達効率が大幅に向上する。
【００６１】
なお、本発明は上記第１および第２実施形態に限定されず種々に変形可能である。例えば、第２実施形態においては制御情報伝送システムを昇降機制御情報伝送システムに限定して説明したが、本発明はこれに限定されず、各種の監視システムにおける制御情報の伝送制御の分野に適用可能である。また、第１、第２実施形態においては、制御情報の信号レベルがオンからオフ、または、オフからオンに切り換えられてから一定区間の波形の乱れをその区間の長さだけ補正信号を出力することにより補正していたが、本発明はこれに限定されず、信号のレベル切換後の波形の乱れを打ち消すような逆特性の波形を重ね合わせるようにして制御情報の補正を行なっても良い。
【図面の簡単な説明】
【００６２】
【図１】第１実施形態の制御情報伝送システムの構成を示すブロック図。
【図２】第１および第２実施形態の動作を説明するための波形図。
【図３】同じく動作を説明するための伝送動作フォーマット図。
【図４】第２実施形態の昇降機制御情報伝送システムの構成を示すブロック図。
【図５】第２実施形態におけるマスタコントローラの構成を示すブロック図。
【図６】同じくホールコントローラの構成を示すブロック図。
【図７】同じくかごコントローラの構成を示すブロック図。
【図８】同じく各コントローラにおける伝送制御回路の構成を示すブロック図。
【図９】同じく伝送制御回路における伝送インタフェース回路の詳細構成を示すブロック図。
【図１０】伝送インタフェース回路におけるシリアルデータ送受信回路の詳細構成を示すブロック図。
【符号の説明】
【００６３】
２  マスタ局
３  伝送制御回路
４  スレーブ局（ホールコントローラ）
５  スレーブ局（かごコントローラ）
７  記憶手段
８  判定手段
９  乱れ除去手段
１０  インタフェース
１１  ホストＣＰＵ
１２  共通ＲＡＭ
１３  設定ＲＯＭ
３０  伝送インタフェース回路
３２  シリアルデータ送受信回路
４２  送受信制御回路
４３  シフトレジスタ
４６  ノイズ削減回路（判定手段、乱れ除去手段）
４７  伝送パターン保存ＲＡＭ（記憶手段）
【図１】
2007036547.tif 000003
【図２】
2007036547.tif 000004
【図３】
2007036547.tif 000005
【図４】
2007036547.tif 000006
【図５】
2007036547.tif 000007
【図６】
2007036547.tif 000008
【図７】
2007036547.tif 000009
【図８】
2007036547.tif 000010
【図９】
2007036547.tif 000011
【図１０】
2007036547.tif 000012