(57)【要約】【課題】  良質な乱数を十分に発生させることが可能な高性能の乱数発生装置を提供する。【解決手段】  ソース領域１６ａと、ドレイン領域１６ｂと、ソース領域とドレイン領域との間に設けられたチャネル領域１１と、チャネル領域上に設けられた絶縁部であって、ダングリングボンドに基づくトラップを有し且つＳｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yＭz（ただし、ＭはＳｉ、Ｏ及びＮ以外の元素、ｘ≧０、１≧ｙ≧０、ｚ≧０、ｘ＝０且つｙ＝１且つｚ＝０の場合は除く）で表されたトラップ絶縁膜１３を含んだ絶縁部と、を備え、トラップに捕捉された電荷の量に応じてチャネル領域の導電性がランダムに変動する半導体素子と、半導体素子に接続され、チャネル領域の導電性のランダムな変動に基づく乱数を生成する乱数生成部と、を備える。【選択図】      図１
2007304730.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域と、ドレイン領域と、前記ソース領域とドレイン領域との間に設けられたチャネル領域と、前記チャネル領域上に設けられた絶縁部であって、ダングリングボンドに基づくトラップを有し且つＳｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yＭz（ただし、ＭはＳｉ、Ｏ及びＮ以外の元素、ｘ≧０、１≧ｙ≧０、ｚ≧０、ｘ＝０且つｙ＝１且つｚ＝０の場合は除く）で表されたトラップ絶縁膜を含んだ絶縁部と、を備え、前記トラップに捕捉された電荷の量に応じて前記チャネル領域の導電性がランダムに変動する半導体素子と、
前記半導体素子に接続され、前記チャネル領域の導電性のランダムな変動に基づく乱数を生成する乱数生成部と、
を備えたことを特徴とする乱数発生装置。
【請求項２】
前記絶縁部は、前記チャネル領域と前記トラップ絶縁膜との間に設けられたトンネル絶縁膜をさらに備える
ことを特徴とする請求項１に記載の乱数発生装置。
【請求項３】
前記チャネル領域のチャネル長をＬ［μｍ］、前記チャネル領域のチャネル幅をＷ［μｍ］、前記チャネル領域と前記トラップ絶縁膜との間のトンネル絶縁膜の厚さをＴ［ｎｍ］（ただし、Ｔ≧０）、前記トンネル絶縁膜のバリア高をＨ［ｅＶ］として、
以下の関係が満たされる
［ｘ／（ｘ＋７−４ｙ+ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧０．３７［μｍ-7/5］
ことを特徴とする請求項１に記載の乱数発生装置。
【請求項４】
前記トラップ絶縁膜が、Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y（ただし、ｘ≧０、１＞ｙ＞０）と表され、
以下の関係が満たされる
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧０．３７［μｍ-7/5］
ことを特徴とする請求項３に記載の乱数発生装置。
【請求項５】
前記トラップ絶縁膜が、ＳｉUＮ（ただし、Ｕ≧０．７５）と表され、
以下の関係が満たされる
（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧０．３７［μｍ-7/5］
ことを特徴とする請求項３に記載の乱数発生装置。
【請求項６】
前記トラップ絶縁膜が、ＳｉVＯ（ただし、Ｖ＞０．５）と表され、
以下の関係が満たされる
［｛（Ｖ−０．５）／（Ｖ+１）｝×２＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧０．３７［μｍ-7/5］
ことを特徴とする請求項３に記載の乱数発生装置。
【請求項７】
前記チャネル領域のチャネル長をＬ［μｍ］、前記チャネル領域のチャネル幅をＷ［μｍ］として、
以下の関係が満たされる
１／（Ｌ×Ｗ2/5）≧２．２３
ことを特徴とする請求項１に記載の乱数発生装置。
【請求項８】
前記トラップ絶縁膜が、Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yＭz（ただし、ｘ＞０、１≧ｙ≧０、ｚ≧０）と表され、
以下の関係が満たされる
［ｘ／（ｘ＋７−４ｙ+ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧０．３７［μｍ-7/5］
ことを特徴とする請求項３に記載の乱数発生装置。
【請求項９】
前記チャネル領域のチャネル長をＬ［μｍ］、前記チャネル領域のチャネル幅をＷ［μｍ］、前記チャネル領域と前記トラップ絶縁膜との間のトンネル絶縁膜の厚さをＴ［ｎｍ］（ただし、Ｔ≧０）、前記トンネル絶縁膜のバリア高をＨ［ｅＶ］として、
以下の関係が満たされる
［ｘ／（ｘ＋７−４ｙ+ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７［μｍ-7/5］
ことを特徴とする請求項１に記載の乱数発生装置。
【請求項１０】
前記トラップ絶縁膜が、Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y（ただし、ｘ≧０、１＞ｙ＞０）と表され、
以下の関係が満たされる
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７［μｍ-7/5］
ことを特徴とする請求項９に記載の乱数発生装置。
【請求項１１】
前記トラップ絶縁膜が、ＳｉUＮ（ただし、Ｕ≧０．７５）と表され、
以下の関係が満たされる
（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７［μｍ-7/5］
ことを特徴とする請求項９に記載の乱数発生装置。
【請求項１２】
前記トラップ絶縁膜が、ＳｉVＯ（ただし、Ｖ＞０．５）と表され、
以下の関係が満たされる
［｛（Ｖ−０．５）／（Ｖ+１）｝×２＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７［μｍ-7/5］
ことを特徴とする請求項９に記載の乱数発生装置。
【請求項１３】
前記チャネル領域のチャネル長をＬ［μｍ］、前記チャネル領域のチャネル幅をＷ［μｍ］として、
以下の関係が満たされる
１／（Ｌ×Ｗ2/5）≧２２．２５
ことを特徴とする請求項１に記載の乱数発生装置。
【請求項１４】
前記トラップ絶縁膜が、Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yＭz（ただし、ｘ＞０、１≧ｙ≧０、ｚ≧０）と表され、
以下の関係が満たされる
［ｘ／（ｘ＋７−４ｙ+ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７［μｍ-7/5］
ことを特徴とする請求項９に記載の乱数発生装置。
【請求項１５】
前記チャネル領域のチャネル長をＬ［μｍ］、前記チャネル領域のチャネル幅をＷ［μｍ］、前記チャネル領域と前記トラップ絶縁膜との間のトンネル絶縁膜の厚さをＴ［ｎｍ］（ただし、Ｔ≧０）、前記トンネル絶縁膜のバリア高をＨ［ｅＶ］として、
以下の関係が満たされる
［ｘ／（ｘ＋７−４ｙ+ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３６．６７［μｍ-7/5］
ことを特徴とする請求項１に記載の乱数発生装置。
【請求項１６】
前記トラップ絶縁膜が、Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y（ただし、ｘ≧０、１＞ｙ＞０）と表され、
以下の関係が満たされる
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３６．６７［μｍ-7/5］
ことを特徴とする請求項１５に記載の乱数発生装置。
【請求項１７】
前記トラップ絶縁膜が、ＳｉUＮ（ただし、Ｕ≧０．７５）と表され、
以下の関係が満たされる
（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３６．６７［μｍ-7/5］
ことを特徴とする請求項１５に記載の乱数発生装置。
【請求項１８】
前記トラップ絶縁膜が、ＳｉVＯ（ただし、Ｖ＞０．５）と表され、
以下の関係が満たされる
［｛（Ｖ−０．５）／（Ｖ+１）｝×２＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３６．６７［μｍ-7/5］
ことを特徴とする請求項１５に記載の乱数発生装置。
【請求項１９】
前記チャネル領域のチャネル長をＬ［μｍ］、前記チャネル領域のチャネル幅をＷ［μｍ］として、
以下の関係が満たされる
１／（Ｌ×Ｗ2/5）≧２．２３×１０2
ことを特徴とする請求項１に記載の乱数発生装置。
【請求項２０】
前記トラップ絶縁膜が、Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yＭz（ただし、ｘ＞０、１≧ｙ≧０、ｚ≧０）と表され、
以下の関係が満たされる
［ｘ／（ｘ＋７−４ｙ+ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３６．６７［μｍ-7/5］
ことを特徴とする請求項１５に記載の乱数発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、乱数発生装置に関する。
【背景技術】
【０００２】
乱数は、情報セキュリティを目的とした暗号技術において、鍵生成などに用いられている。近年では、特に小型で高速な乱数発生装置が求められている。通常は、擬似乱数が用いられることが多い。
【０００３】
しかしながら、個人情報保護などにおいて、より高度なセキュリティ技術が必要とされてきている。そのため、暗号を解読されないよう、より予測不可能性の高い真性乱数を発生させる必要がある。真性乱数の生成には、物理現象を利用したランダムノイズが有効である。物理現象に基づくランダムノイズの生成には、ダイオード電流のゆらぎを利用するものが知られている。しかしながら、微小な白色ノイズの増幅のために大きな増幅回路が必要となるため、小型の乱数生成装置を得ることは困難である。
【０００４】
また、小型、高速かつ良質な乱数生成装置として、Ｓｉナノ微結晶ＭＯＳＦＥＴを用いたものが提案されている（特許文献１参照）。このＳｉナノ微結晶ＭＯＳＦＥＴでは、チャネルと導電性微粒子との間には、非常に薄いトンネル絶縁膜が介在しているだけである。そのため、熱揺らぎにより、ランダムな電子の充放電が起こる。その結果、チャネルに流れる電流がランダムに変動し、ランダムノイズが発生する。このランダムノイズをデジタル乱数へ変換することで、乱数を発生させることが可能である。
【０００５】
通常のセキュリティシステムでは、１Mbits/sec以上の生成レートで乱数を生成する必要がある。しかしながら、上述したＳｉナノ微結晶ＭＯＳＦＥＴでは、ランダムノイズが小さいため、良質な乱数を十分に発生させることができない。また、１Mbits/sec以上の乱数生成レートを達成するためには、技術的にもコスト的にも難度の高い微細化技術が必要である。
【０００６】
このように、情報セキュリティのより一層の向上をはかるため、小型、高速かつ良質な乱数発生装置が要求されている。しかしながら、従来は、良質な乱数を十分に発生させることができる高性能の小型乱数発生装置を得ることが困難であった。
【特許文献１】特開２００５−１６７１６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、良質な乱数を十分に発生させることが可能な高性能の乱数発生装置を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の一視点に係る乱数発生装置は、ソース領域と、ドレイン領域と、前記ソース領域とドレイン領域との間に設けられたチャネル領域と、前記チャネル領域上に設けられた絶縁部であって、ダングリングボンドに基づくトラップを有し且つＳｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yＭz（ただし、ＭはＳｉ、Ｏ及びＮ以外の元素、ｘ≧０、１≧ｙ≧０、ｚ≧０、ｘ＝０且つｙ＝１且つｚ＝０の場合は除く）で表されたトラップ絶縁膜を含んだ絶縁部と、を備え、前記トラップに捕捉された電荷の量に応じて前記チャネル領域の導電性がランダムに変動する半導体素子と、前記半導体素子に接続され、前記チャネル領域の導電性のランダムな変動に基づく乱数を生成する乱数生成部と、を備える。
【発明の効果】
【０００９】
本発明によれば、良質な乱数を十分に発生させることが可能な高性能の乱数発生装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態を図面を参照して説明する。
【００１１】
図１は、本発明の実施形態に係るノイズ生成素子（半導体素子）の構成を模式的に示した断面図である。
【００１２】
シリコン基板（半導体基板）１０の表面領域には、ソース領域１６ａ、ドレイン領域１６ｂ、及びソース領域１６ａとドレイン領域１６ｂとの間に位置するチャネル領域１１が設けられている。チャネル領域１１のゲート長Ｌ及びチャネル幅（ゲート幅）Ｗは小さいことが望ましい。また、図２に示すように、チャネル領域１１は、チャネル長Ｌ及びチャネル幅Ｗの細線チャネルを一部に有するものであってもよい。ソース領域１６ａ及びドレイン領域１６ｂには、リン（Ｐ）或いはヒ素（Ａｓ）といったｎ型不純物が含有されている。これらのチャネル領域１１、ソース領域１６ａ及びドレイン領域１６ｂは、素子分離絶縁領域によって分離されている。
【００１３】
チャネル領域１１上にはトンネル絶縁膜１２が形成され、トンネル絶縁膜１２上にはトラップ絶縁膜１３が形成されている。これらのトンネル絶縁膜１２及びトラップ絶縁膜１３によって絶縁部が形成されている。トラップ絶縁膜１３は、ダングリングボンドに基づくトラップを有し、Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yＭz（ただし、ＭはＳｉ、Ｏ及びＮ以外の元素、ｘ≧０、１≧ｙ≧０、ｚ≧０、ｘ＝０且つｙ＝１且つｚ＝０の場合は除く）なる一般式で表される。例えば、トラップ絶縁膜１３は、非ストイキオメトリなシリコン酸窒化膜で形成されている。このトラップ絶縁膜１３上には制御酸化膜（制御絶縁膜）１４が形成され、制御酸化膜１４上にはｎ+型ポリシリコンで形成されたゲート電極（制御電極）１５が形成されている。
【００１４】
上述したように、本実施形態のノイズ生成素子には、ダングリングボンドに基づくトラップを有するトラップ絶縁膜１３が形成されている。そのため、本実施形態のノイズ生成素子は、トンネル絶縁膜１２を介して、チャネル領域１１とトラップ絶縁膜１３との間で電子（電荷）の充放電を行うことが可能である。すなわち、チャネル領域１１とトラップ絶縁膜１３との間には非常に薄いトンネル絶縁膜１２が介在しているだけであるため、熱揺らぎに起因した電子のランダムな充放電が生じる。したがって、トラップ絶縁膜１３中のトラップに捕捉された電荷の量に応じて、チャネル領域の導電性がランダムに変動する。すなわち、トラップに捕捉された電荷の量に応じて、ソース領域１６ａ及びドレイン領域１６ｂ間に流れる電流がランダムに変動する。したがって、ノイズ生成素子に後述する乱数生成部を接続することにより、チャネル領域の導電性のランダムな変動に基づく乱数を生成することが可能である。
【００１５】
本実施形態のノイズ生成素子では、トラップ絶縁膜１３をＳｉリッチにすることにより、ダングリングボンドが増加してトラップが増加するため、ランダムノイズを大きくすることができる。また、トンネル絶縁膜１２の膜厚Ｔを薄くすることにより、トンネル確率が増加するため、ランダムノイズを大きくすることができる。さらに、チャネル領域１１のチャネル長Ｌ及びチャネル幅Ｗを短くすることにより、充放電電子の電流への影響が大きくなるため、ランダムノイズを大きくすることができる。その結果、本実施形態に係るノイズ生成素子は、１ＭＨｚのランダムノイズ成分を０．１％以上とすることが可能である。
【００１６】
本実施形態のノイズ生成素子が、１ＭＨｚのランダムノイズ成分を０．１％以上有するための条件は、実験データなどに基づいて特定することが可能である。１ＭＨｚのランダムノイズ成分が０．１％以上であれば、増幅回路なしで、１Ｍｂｉｔｓ／ｓｅｃ以上の乱数生成レートで真性乱数を生成すること可能である。具体的には、以下の通りである。ノイズ生成素子を含んだマルチバイブレーターを１ＭＨｚで発振させる。そして、発振周期の揺らぎ幅を、リングオシレータを用いた１ＧＨｚのクロックでカウントする（例えば、"S. Yasuda et al., International Conference on Solid State Devices and Materials, pp. 250-251, 2002" 参照）。１μｓの周期（周波数１ＭＨｚ）における揺らぎ成分を１ｎｓ（１μｓの０．１％）以上とすれば、一般的に最も高速な１ＧＨｚクロックであれば、カウント値をデジタル乱数に変換することができる。その結果、増幅回路なしで、１ＭＨｚ／ｓｅｃ以上の乱数生成レートで真性乱数を生成可能となる。
【００１７】
すでに述べたように、本実施形態のノイズ生成素子は、ダングリングボンドに基づくトラップによって電子の充放電を行っている。そのため、例えば従来技術で述べた導電性微粒子を用いたノイズ生成素子に比べて、ランダムノイズ成分を大きくすることが可能である。すなわち、ダングリングボンドは導電性微粒子に比べて、はるかに高密度化することが可能である。したがって、電子の充放電量を多くすることができ、ランダムノイズ成分を大きくすることが可能である。
【００１８】
図３〜図５は、上述した事項を実験的に示したものである。図３は本実施形態における固定バイアスでの電流揺らぎの実験結果を示した図であり、図４は従来技術における固定バイアスでの電流揺らぎの実験結果を示した図である。図５は、これらの電流揺らぎに対する周波数特性を示した図である。
【００１９】
ノイズ生成素子における半導体細線チャネルのゲート長及びチャネル幅（ゲート幅）は、従来技術に係る実験サンプルと本実施形態に係る実験サンプルとで同一である。具体的には、ゲート長Ｌは０．０８μｍ、チャネル幅Ｗは０．１５μｍである。従来技術に係るノイズ生成素子では、導電性微粒子の面密度Ｄｄｏｔは１．３３×１０12ｃｍ-2、平均粒径ｄは１０ｎｍである。また、トンネル絶縁膜として熱窒化膜を使用し、その膜厚Ｔは０．７ｎｍである。この従来技術に係るノイズ生成素子では、導電性微粒子及びトンネル絶縁膜に、最良に近いものを用いている。すなわち、Ｓｉナノ微粒子（平均粒径１０ｎｍ）は最密状態であり、トンネル絶縁膜にはトンネル抵抗が酸化膜よりも低い熱窒化膜を用いている。本実施形態に係るノイズ生成素子では、トラップ絶縁膜としてシリコンリッチなシリコン窒化膜を用いている。具体的には、シリコン（Ｓｉ）と窒素（Ｎ）の原子数比率が１、すなわちＳｉ／Ｎ＝１のシリコン窒化膜を用いている。トンネル絶縁膜には、熱窒化膜よりもトンネルバリア高の高いシリコン酸化膜を用いている。このシリコン酸化膜の膜厚Ｔは０．７ｎｍとしている。
【００２０】
図３に示すように、本実施形態のノイズ生成素子の電流揺らぎ成分は、電流全体の１５％程度である。一方、図４に示すように、従来技術のノイズ生成素子の電流揺らぎ成分は、電流全体の５％程度である。このように、本実施形態のノイズ生成素子の方が、従来技術のノイズ生成素子に比べて、電流揺らぎ成分が格段に大きくなっている。また、図５に示すように、実質的に全ての周波数において、本実施形態のノイズ生成素子の方が、従来技術のノイズ生成素子よりも、電流揺らぎ成分が大きくなっている。したがって、本実施形態のノイズ生成素子の方が、従来技術のノイズ生成素子よりも、高品質な真性乱数を生成することが可能である。
【００２１】
以下、本発明の各種実施形態について、さらに詳しく述べる。
【００２２】
（第１の実施形態）
本実施形態のノイズ生成素子は、トンネル絶縁膜１２にシリコン酸化膜を用い、トラップ絶縁膜１３にＳｉリッチなシリコン窒化膜（ＳｉUＮ：Ｕ＝１）を用いている（図１参照）。
【００２３】
まず、シリコン基板１０上に、幅Ｗが０．１５μｍの細線チャネルパターンを、トレンチ素子分離等によって形成する。続いて、チャネル領域１１上に、熱酸化によって、厚さ０．７ｎｍのトンネル絶縁膜１２を形成する。さらに、トンネル絶縁膜１２上に、トラップ絶縁膜１３としてＳｉリッチシリコン窒化膜を形成する。すなわち、Ｓｉ原料ガスとＮ原料ガスの比率を調節し、ＬＰＣＶＤによって原子数比率Ｓｉ／Ｎ＝１のＳｉリッチシリコン窒化膜１３（ＳｉUＮ：Ｕ＝１）を形成する。このＳｉリッチシリコン窒化膜１３の厚さは、２０ｎｍとする。
【００２４】
次に、ＬＰＣＶＤにより、厚さ６ｎｍの制御絶縁膜（制御酸化膜）１４を形成する。さらに、ゲート電極となる厚さ２００ｎｍのｎ+型ポリシリコン膜１５を、ＣＶＤによって堆積する。続いて、レジストパターンをマスクとして用いて、ｎ+型ポリシリコン膜１５をパターニングすることにより、ゲート電極１５を形成する。ゲート電極のゲート長Ｌは０．０６μｍとする。続いて、リン（Ｐ）又はヒ素（Ａｓ）をイオン注入し、さらに活性化アニールにより、ソース領域１６ａ及びドレイン領域１６ｂとなるｎ+型拡散層を形成する。
【００２５】
以上のようにして、図１に示すようなノイズ生成素子が形成される。このようにして形成されたノイズ生成素子は、１ＭＨｚの振動成分が０．１％以上含まれるランダムノイズを発生することが可能である。以下、本実施形態のノイズ生成素子が１ＭＨｚの振動成分を０．１％以上含む理由について述べる。
【００２６】
図６は、本実施形態のノイズ生成素子の、固定バイアス下における電流揺らぎ特性について示したものである。なお、ゲート長Ｌは０．０６μｍ、ゲート幅Ｗは０．１５μｍ、トンネル絶縁膜厚Ｔは０．７ｎｍ、シリコン窒化膜１３における原子数比率Ｓｉ/Ｎは１である。図６に示すように、電流揺らぎ成分は電流全体の１５％程度である。
【００２７】
図７は、図６の電流特性の周波数特性を示した図である。図７からわかるように、電流揺らぎ成分が０．１％の周波数は、２．８ＭＨｚ付近となる。また、１ＭＨｚでの電流揺らぎ成分は０．１６％程度である。したがって、１ＭＨｚにおける揺らぎ成分が０．１％以上という条件を満たしている。
【００２８】
また、構造パラメータを変えたノイズ生成素子を作製し、ノイズ生成素子の特性を調べた。構造パラメータには、半導体細線チャネルにおけるゲート長Ｌ及びチャネル幅（ゲート幅）Ｗ、トンネル絶縁膜厚Ｔ、及びシリコン窒化膜（ＳｉUＮ、Ｕ＞０．７５）の原子数比率Ｕがあげられる。
【００２９】
図８は、ゲート長（チャネル長）Ｌとフーリエ係数（Fourier coefficient）との関係を示した図である。Ｗは０．１５μｍ、Ｔは０．７ｎｍ、Ｓｉ/Ｎは１である。１００Ｈｚのフーリエ係数について、ゲート長Ｌとフーリエ係数との関係を示している。図８から、ランダムノイズは１／Ｌに比例することがわかる。
【００３０】
図９は、ゲート幅（チャネル幅）Ｗとフーリエ係数との関係を示した図である。Ｌは０．０６μｍ、Ｔは０．７ｎｍ、Ｓｉ/Ｎは１である。２５０Ｈｚのフーリエ係数について、ゲート幅Ｗとフーリエ係数との関係を示している。図９から、ランダムノイズは、Ｗ-2/5に比例することがわかる。
【００３１】
図１０は、トンネル絶縁膜厚Ｔとフーリエ係数との関係を示した図である。Ｌは０．０６μｍ、Ｗは０．１５μｍ、Ｓｉ/Ｎは１である。２５０Ｈｚのフーリエ係数について、トンネル絶縁膜厚Ｔとフーリエ係数との関係を示している。図１０から、ランダムノイズは、ｅｘｐ（−Ｔ／０．８６６４［ｎｍ］）に比例することがわかる。
【００３２】
図１１は、シリコン窒化膜（ＳｉUＮ、Ｕ＞０．７５）の原子数比率Ｕとフーリエ係数との関係を示した図ある。Ｌは０．０６μｍ、Ｗは０．１５μｍ、Ｔは０．７ｎｍである。３００Ｈｚのフーリエ係数について、原子数比率Ｕとフーリエ係数との関係を示している。
【００３３】
図１１には、理論モデルとして、ａ×（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2が図示されている。ここで、ａは定数である。この理論モデルは、統計学の中心極限定理に基づき、揺らぎは重ね合わせ数（トラップ密度）の１／２乗に比例する、という考えから導いたものである。ここで言うトラップ密度とは、１原子あたりのダングリングボンド数である。シリコン窒化膜ＳｉUＮでは、Ｕ＝０．７５でストイキオメトリが満たされるため、１原子あたりのダングリングボンド数は（Ｕ−０．７５）／（１＋Ｕ）となる。したがって、原子数比率（１原子あたりのダングリングボンド数）とフーリエ係数との関係は、上記の理論モデルで表される。また、Ｕ＝０．７５の時のａ×０．０１１７４1/2は、ストイキオメトリが満たされている場合のノイズ強度の目安である。
【００３４】
なお、上述した各種実験データは、本願発明者が実験によって独自に見出した実験データである。
【００３５】
各パラメータに対するフーリエ係数が、１ＭＨｚでの揺らぎ成分を０．１％以上の比率で含むための条件を以下に示す。ゲート長Ｌが０．０６μｍ、ゲート幅Ｗが０．１５μｍ、トンネル絶縁膜Ｔが０．７ｎｍ、原子数比率Ｓｉ/Ｎが１であるときのフーリエ係数の周波数依存性は、図７に示したようになる。図７より、フーリエ係数の回帰分析式は、
｜Fourier Coe.｜＝０．０００６ｆ-0.4705
となる。この式から、０．１％の揺らぎ成分に対するフーリエ係数の値を見積もることができる。
【００３６】
また、各パラメータの依存性を示す積Ｃは、
Ｃ＝（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2×ｅｘｐ（−Ｔ／０．８６６４［ｎｍ］）／ＬＷ2/5
となる。各パラメータが図７の条件と等しいとき、Ｃ＝５．８７［ｕｍ-7/5］となる。また、上記のフーリエ係数の回帰分析式から、周波数１ＭＨｚでの揺らぎ成分の比率は約０．１６％となる。各パラメータの積Ｃが、５．８７×（０．１／０．１６）よりも大きければ、１ＭＨｚにおける揺らぎ成分が０．１％以上であると考えられる。すなわち、以下の関係
（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2×ｅｘｐ（−Ｔ／０．８６６４［ｎｍ］）／ＬＷ2/5≧５．８６７８／１．６＝３．６７［ｕｍ-7/5］
が満たされるとき、１ＭＨｚにおける揺らぎ成分が０．１％以上であると考えられる。
【００３７】
また、図１０から、トンネル酸化膜厚が薄いほどフーリエ係数が増大することがわかる。また、図１１から、少なくともＳｉ／Ｎ比率が１以下の範囲では、Ｓｉ／Ｎ比率が大きいほどフーリエ係数が増大する（ダングリングボンド密度が増大する）ことがわかる。そこで、Ｔ＝０．７ｎｍ、Ｓｉ／Ｎ＝１として、２つのパラメータを固定する。この場合、Ｌ及びＷが、１／（Ｌ×Ｗ2/5）≧２２．２５［ｕｍ-7/5］という条件を満たせば、１ＭＨｚの振動成分を０．１％以上含んだ乱数を生成することが可能である。この条件は、以下の式
（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2×ｅｘｐ（−Ｔ／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７[μｍ-7/5]
に、Ｔ＝０．７［ｎｍ］及びＵ＝１を代入することで得られる。
【００３８】
ところで、トンネル抵抗Ｒｔは、ｅｘｐ（４πＴ（２ｍＨ）1/2／ｈ）に従って指数関数的に変化する。ここで、Ｔはトンネル絶縁膜の厚さ、Ｈ［ｅＶ］はトンネルバリアの高さ（チャネル半導体の伝導帯端とトンネル絶縁膜の伝導帯端とのエネルギー差）、ｍは直接トンネルの実効質量、πは円周率、ｈはプランク定数である。直接トンネルの実効質量ｍは、トンネル絶縁膜の伝導帯有効質量（シリコン酸化膜では、電子静止質量の０．５倍程度）と、チャネル半導体の伝導帯有効質量（シリコンでは、電子静止質量の０．１９倍程度）の間の値であり、直接トンネルしやすいほどチャネル半導体の伝導帯端有効質量に近づく。非常に直接トンネルしやすい状況では、有効質量は電子静止質量の０．３倍程度である（例えば、"T.Yoshidaetal., Jpn. J. Appl. Phys. Vol.31 (1995) L903" を参照）。
【００３９】
また、直接トンネルしやすいほど、高速で高周波ノイズを生成しやすい。すなわち、セキュリティシステムのほとんど全てにおいて適用可能な乱数レート（１Mbits/sec）以上の乱数レートで高速乱数を生成しやすい。直接トンネルの有効質量は、電子静止質量の約０．３倍と考えられる。酸化膜では、バリア高Ｈは３．１ｅＶ程度である。したがって、トンネル酸化膜の厚さをＴ［ｎｍ］とすると、トンネル抵抗Ｒｔは、ｅｘｐ(Ｔ／０．２５［ｎｍ］)に比例する。よって、トンネル抵抗と、図１０に示したトンネル絶縁膜とフーリエ係数との関係から、ランダムノイズはＲｔ-3/10にほぼ比例すると考えられる。
【００４０】
なお、本実施形態では、構造パラメータである、ゲート長Ｌ、チャネル幅Ｗ、トンネル絶縁膜厚Ｔ及び原子数比率Ｕを、それぞれ、Ｌ＝０．０６［μｍ］、Ｗ＝０．１５［μｍ］、Ｔ＝０．７０［ｎｍ］、Ｕ＝１．０とした。しかしながら、各構造パラメータの値はこれに限定されるものではない。すなわち、１ＭＨｚの振動成分を０．１％以上の比率で含んでいればよく、各構造パラメータのフーリエ係数に対する関係式から、条件式を導くことができる。すでに述べたように、各構造パラメータのフーリエ係数は、１／Ｌ、Ｗ-2/5、ｅｘｐ（−Ｔ／０．８６６４［ｎｍ］）、及び（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2に比例する。したがって、
（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2×ｅｘｐ（−Ｔ／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７［μｍ-7/5］
なる関係が満たされれば、１ＭＨｚの振動成分を０．１％以上含んだ乱数を生成することが可能なノイズ生成素子が得られる。
【００４１】
なお、本実施形態ではトンネル酸化膜を熱酸化によって形成しているが、大気中で形成される自然酸化膜を利用してもよい。
【００４２】
（第２の実施形態）
図１２は、本実施形態に係るノイズ生成素子（半導体素子）の構成を模式的に示した断面図である。本実施形態のノイズ生成素子は、トンネル絶縁膜を形成せずに、シリコン基板１０上にトラップ絶縁膜１３を直接形成している。トラップ絶縁膜１３には、Ｓｉリッチなシリコン窒化膜（ＳｉUＮ：Ｕ＝１）を用いている。
【００４３】
まず、シリコン基板１０上に、幅Ｗが０．１５μｍのチャネルパターンを形成する。続いて、チャネル領域１１上の酸化膜（図示せず）をフッ酸によって除去する。自然酸化膜が形成される前に直ちにＣＶＤ装置に基板を搬入し、厚さ２０ｎｍのシリコン窒化膜（トラップ絶縁膜）１３（原子数比率Ｓｉ／Ｎ＝１）を堆積する、或いは、ＳｉＮ堆積装置内で自然酸化膜を除去し、大気に晒すことなく、シリコン窒化膜１３（原子数比率Ｓｉ／Ｎ＝１）を堆積する。
【００４４】
次に、ＬＰＣＶＤにより、厚さ６ｎｍの制御絶縁膜（制御酸化膜）１４を形成する。さらに、ゲート電極となる厚さ２００ｎｍのｎ+型ポリシリコン膜１５を、ＣＶＤによって堆積する。続いて、レジストパターンをマスクとして、ｎ+型ポリシリコン膜１５をパターニングすることにより、ゲート電極１５を形成する。ゲート電極のゲート長Ｌは０．０６μｍとする。続いて、リン（Ｐ）又はヒ素（Ａｓ）をイオン注入し、さらに活性化アニールにより、ソース領域１６ａ及びドレイン領域１６ｂとなるｎ+型拡散層を形成する。
【００４５】
以上のようにして、図１２に示すようなノイズ生成素子が形成される。このようにして得られたノイズ生成素子は、１ＭＨｚの振動成分が０．１％以上含まれるランダムノイズを発生することが可能である。
【００４６】
本実施形態では、トンネル絶縁膜を形成していないため、トンネル抵抗が低くなり、より大きなランダムノイズを得ることが可能である。したがって、シリコン窒化膜１３（ＳｉUＮ、Ｕ＞０．７５）の原子数比率Ｕ＝１としたとき、Ｌ及びＷが、１／（Ｌ×Ｗ2/5）≧２２．２５［ｕｍ-7/5］という条件を満たせば、１ＭＨｚの振動成分を０．１％以上含んだ乱数を生成することが可能である。したがって、第１の実施形態と同様に、高速且つ高品質の乱数を生成することが可能である。
【００４７】
（第３の実施形態）
本実施形態のノイズ生成素子は、トンネル絶縁膜１２に酸化ハフニウム（ＨｆＯ2）膜を用い、トラップ絶縁膜１３にＳｉリッチなシリコン窒化膜（ＳｉUＮ：Ｕ＝１）を用いている（図１参照）。酸化ハフニウム膜のトンネルバリア高は、シリコン酸化膜のトンネルバリア高よりも高い。
【００４８】
まず、シリコン基板１０上に、幅Ｗが０．１５μｍのチャネルパターンを形成する。続いて、チャネル領域１１上に、トンネル絶縁膜１２として酸化ハフニウム膜を形成する。さらに、トンネル絶縁膜１２上に、Ｓｉリッチシリコン窒化膜（トラップ絶縁膜）１３を形成する。具体的には、ハフニウム（Ｈｆ）ターゲットを用い、酸素を含んだ雰囲気中でのスパッタリングによって、膜厚Ｔ＝０．７×（３．１／１．５）1/2ｎｍの酸化ハフニウム膜１２を形成する。さらに、Ｓｉ原料ガスとＮ原料ガスの比率を調節し、ＬＰＣＶＤによってＳｉリッチシリコン窒化膜１３（ＳｉUＮ：Ｕ＝１）を形成する。このＳｉリッチシリコン窒化膜１３の厚さは、２０ｎｍとする。
【００４９】
次に、ＬＰＣＶＤにより、厚さ６ｎｍの制御絶縁膜（制御酸化膜）１４を形成する。さらに、ゲート電極となる厚さ２００ｎｍのｎ+型ポリシリコン膜１５を、ＣＶＤによって堆積する。続いて、レジストパターンをマスクとして、ｎ+型ポリシリコン膜１５をパターニングすることにより、ゲート電極１５を形成する。ゲート電極のゲート長Ｌは０．０６μｍとする。続いて、リン（Ｐ）又はヒ素（Ａｓ）をイオン注入し、さらに活性化アニールにより、ソース領域１６ａ及びドレイン領域１６ｂとなるｎ+型拡散層を形成する。
【００５０】
以上のようにして、図１に示すようなノイズ生成素子が形成される。このようにして得られたノイズ生成素子は、１ＭＨｚの振動成分が０．１％以上含まれるランダムノイズを発生することが可能である。
【００５１】
本実施形態では、フーリエ係数は、１／Ｌ、Ｗ-2/5、Ｒｔ-3/10、及び（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2に比例する。本実施形態では、トンネル絶縁膜１２として、トンネルバリア高の低い酸化ハフニウム膜（Ｈ＝１．５ｅＶ程度）を用いているため、Ｒｔ-3/10は、
ｅｘｐ（−０．７×（３．１／１．５）1/2×{１．５／３．１}1/2／０．８６６４［ｎｍ］）／ｅｘｐ（−０．７／０．８６６４［ｎｍ］）＝１
となる。したがって、ＨｆＯ2膜をトンネル絶縁膜として用いた場合にも、ＳｉＯ2膜をトンネル絶縁膜として用いた第１の実施形態の場合と同様の振幅揺らぎが得られる。ここでは、非常にトンネルしやすい状況であるため、有効質量ｍは電子静止質量の０．３倍としている。
【００５２】
本実施形態では、シリコン窒化膜１３（ＳｉUＮ、Ｕ＞０．７５）の原子数比率Ｕが１であるとし、トンネル抵抗が厚さ０．７ｎｍのＳｉＯ2膜のトンネル抵抗と同じであるとすると、Ｌ及びＷが、１／（Ｌ×Ｗ2/5）≧２２．２５［ｕｍ-7/5］という条件を満たせば、１ＭＨｚの振動成分を０．１％以上含んだ乱数を生成することが可能である。したがって、第１の実施形態と同様に、高速且つ高品質の乱数を生成することが可能である。
【００５３】
すでに述べた議論と同様の議論から、トンネルバリア高Ｈ［ｅＶ］を持つトンネル絶縁膜では、
（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７［μｍ-7/5］
なる関係を満たしていれば、１ＭＨｚで０．１％以上のランダムノイズを得ることができる。
【００５４】
なお、シリコン酸化膜よりもトンネル抵抗の低いトンネル絶縁膜としては、酸化ハフニウムの他に、酸化セリウム等が考えられる。
【００５５】
（第４の実施形態）
本実施形態のノイズ生成素子は、トンネル絶縁膜１２にシリコン酸化膜を用い、トラップ絶縁膜１３にＳｉリッチなシリコン酸化膜（ＳｉVＯ：Ｖ＞０．５）を用いている（図１参照）。Ｓｉリッチシリコン酸化膜の１原子あたりのＳｉダングリングボンド数は、Ｓｉリッチシリコン窒化膜（ＳｉUＮ：Ｕ＝１）の１原子あたりのＳｉダングリングボンド数と同じである。
【００５６】
まず、シリコン基板１０上に、幅Ｗが０．１５μｍのチャネルパターンを形成する。続いて、チャネル領域１１上に、トンネル絶縁膜１２としてシリコン酸化膜を形成する。さらに、トンネル絶縁膜１２上に、Ｓｉリッチシリコン酸化膜（トラップ絶縁膜）１３を形成する。具体的には、熱酸化により、厚さ０．７ｎｍのシリコン酸化膜１２を形成する。さらに、Ｓｉ原料ガスとＯ原料ガスの比率を調節し、ＬＰＣＶＤによってＳｉリッチシリコン酸化膜１３（Ｓｉ0.6Ｏ）を形成する。このＳｉリッチシリコン酸化膜１３の厚さは、２０ｎｍとする。
【００５７】
次に、ＬＰＣＶＤにより、厚さ６ｎｍの制御絶縁膜（制御酸化膜）１４を形成する。さらに、ゲート電極となる厚さ２００ｎｍのｎ+型ポリシリコン膜１５を、ＣＶＤによって堆積する。続いて、レジストパターンをマスクとして、ｎ+型ポリシリコン膜１５をパターニングすることにより、ゲート電極１５を形成する。ゲート電極のゲート長Ｌは０．０６μｍとする。続いて、リン（Ｐ）又はヒ素（Ａｓ）をイオン注入し、さらに活性化アニールにより、ソース領域１６ａ及びドレイン領域１６ｂとなるｎ+型拡散層を形成する。
【００５８】
以上のようにして、図１に示すようなノイズ生成素子が形成される。このようにして得られたノイズ生成素子は、１ＭＨｚの振動成分が０．１％以上含まれるランダムノイズを発生することが可能である。
【００５９】
ストイキオメトリを満たすシリコン窒化膜は、Ｓｉ3Ｎ4である。したがって、Ｓｉリッチシリコン窒化膜（ＳｉUＮ：Ｕ＞０．７５）の場合は、１原子あたりのＳｉダングリングボンド数は（Ｕ−０．７５）／（Ｕ＋１）となる。Ｓｉ／Ｎ＝１の場合には、Ｕ＝１となり、１原子あたりのダングリングボンド数は０．１２５となる。
【００６０】
一方、ストイキオメトリを満たすシリコン酸化膜は、ＳｉＯ2である。したがって、Ｓｉリッチシリコン酸化膜（ＳｉVＯ：Ｖ＞０．５）の場合は、１原子あたりの過剰Ｓｉ数は（Ｖ−０．５）／（Ｖ＋１）となる。４本の原子結合手を有する過剰Ｓｉ原子１個が、２本の原子結合手を有するＯ原子と入れ替わることで、２本のダングリングボンドが発生する。したがって、ＳｉVＯの１原子あたりのＳｉダングリングボンド数は、｛（Ｖ−０．５）／（Ｖ＋１）｝×２となる。
【００６１】
シリコン酸化膜（ＳｉVＯ）の１原子あたりのＳｉダングリングボンド数が、シリコン窒化膜（ＳｉUＮ：Ｕ＝１）の１原子あたりのＳｉダングリングボンド数と同じである場合には、Ｖ＝０．６となる。この場合、シリコン酸化膜の１原子あたりのＳｉダングリングボンド数は、第１の実施形態で述べたシリコン窒化膜の１原子あたりのＳｉダングリングボンド数と同じになる。したがって、この場合、トンネル絶縁膜の厚さが０．７ｎｍとすると、Ｌ及びＷが、１／（Ｌ×Ｗ2/5）≧２２．２５［ｕｍ-7/5］という条件を満たせば、１ＭＨｚの振動成分を０．１％以上含んだ乱数を生成することが可能である。したがって、第１の実施形態と同様に、高速且つ高品質の乱数を生成することが可能である。
【００６２】
また、一般に、ゲート長Ｌ、ゲート幅Ｗ、トンネル絶縁膜厚Ｔ、及び原子数比率Ｖ（Ｖ＞０．５）が任意である場合には、
［｛（Ｖ−０．５）／（Ｖ＋１）｝×２＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７［μｍ-7/5］
なる関係を満たしていれば、１ＭＨｚで０．１％以上のランダムノイズを得ることができる。
【００６３】
なお、本実施形態ではトンネル酸化膜を熱酸化で作製しているが、大気中で形成される自然酸化膜をトンネル酸化膜として用いてもよい。また、第２の実施形態のように、トンネル絶縁膜を設けない構成にしてもよい。また、第３の実施形態のように、膜厚Ｔが０．７ｎｍのシリコン酸化膜と同じトンネル抵抗を有し、且つシリコン酸化膜よりもトンネルバリア高の低いトンネル絶縁膜を用いるようにしてもよい。
【００６４】
（第５の実施形態）
本実施形態のノイズ生成素子は、トンネル絶縁膜１２にシリコン酸化膜を用い、トラップ絶縁膜１３にＳｉリッチなシリコン酸窒化膜（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y（ただし、ｘ＞０、１≧ｙ≧０）を用いている（図１参照）。Ｓｉリッチシリコン酸窒化膜の１原子あたりのＳｉダングリングボンド数は、Ｓｉリッチシリコン窒化膜（ＳｉUＮ：Ｕ＝１）の１原子あたりのＳｉダングリングボンド数と同じである。
【００６５】
まず、シリコン基板１０上に、幅Ｗが０．１５μｍのチャネルパターンを形成する。続いて、チャネル領域１１上に、トンネル絶縁膜１２としてシリコン酸化膜を形成する。さらに、トンネル絶縁膜１２上に、Ｓｉリッチシリコン酸窒化膜（トラップ絶縁膜）１３を形成する。具体的には、熱酸化により、厚さ０．７ｎｍのシリコン酸化膜１２を形成する。さらに、Ｓｉ原料ガスとＯ原料ガスの比率を調節し、ＬＰＣＶＤによってＳｉリッチシリコン酸窒化膜１３（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y：ｘ＞０、１≧ｙ≧０）を形成する。このＳｉリッチシリコン酸窒化膜１３の厚さは、２０ｎｍとする。また、ｘ＝（１４−１５ｙ＋４ｙ2）／（ｙ＋１４）の関係が満たされるようにする。
【００６６】
次に、ＬＰＣＶＤにより、厚さ６ｎｍの制御絶縁膜（制御酸化膜）１４を形成する。さらに、ゲート電極となる厚さ２００ｎｍのｎ+型ポリシリコン膜１５を、ＣＶＤによって堆積する。続いて、レジストパターンをマスクとして、ｎ+型ポリシリコン膜１５をパターニングすることにより、ゲート電極１５を形成する。ゲート電極のゲート長Ｌは０．０６μｍとする。続いて、リン（Ｐ）又はヒ素（Ａｓ）をイオン注入し、さらに活性化アニールにより、ソース領域１６ａ及びドレイン領域１６ｂとなるｎ+型拡散層を形成する。
【００６７】
以上のようにして、図１に示すようなノイズ生成素子が形成される。このようにして得られたノイズ生成素子は、１ＭＨｚの振動成分が０．１％以上含まれるランダムノイズを発生することが可能である。
【００６８】
ストイキオメトリを満たすシリコン窒化膜は、Ｓｉ3Ｎ4である。したがって、Ｓｉリッチシリコン窒化膜（ＳｉUＮ：Ｕ＞０．７５）の場合は、１原子あたりのＳｉダングリングボンド数は（Ｕ−０．７５）／（Ｕ＋１）となる。Ｓｉ／Ｎ＝１の場合には、Ｕ＝１となり、１原子あたりのダングリングボンド数は０．１２５となる。
【００６９】
一方、ストイキオメトリを満たすシリコン酸窒化膜は、(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yである。したがって、Ｓｉリッチシリコン酸窒化膜（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y：ｘ＞０、１≧ｙ≧０）の場合は、１原子あたりの過剰Ｓｉ原子数はｘ／（ｘ＋７−４ｙ）となる。４本の原子結合手を有する過剰Ｓｉ原子１個が、３本の原子結合手を有するＮ原子及び２本の原子結合手を有するＯ原子と入れ替わることで、ダングリングボンドが発生する。Ｓｉ原子がＮ原子或いはＯ原子と入れ替わる確率は、ＮとＯの原子数比によって決まる。したがって、Ｓｉリッチシリコン酸窒化膜（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y：ｘ＞０、１≧ｙ≧０）の１原子あたりのＳｉダングリングボンド数は、
ｘ／（ｘ+７-４ｙ）×[（４−４ｙ）／（４−２ｙ）＋｛２ｙ／（４−２ｙ）｝×２]
となる。つまり、本実施形態では、１原子あたりのＳｉダングリングボンド数が、
ｘ／（ｘ+７-４ｙ）×[（４−４ｙ）／（４−２ｙ）＋｛２ｙ／（４−２ｙ）｝×２]＝０．１２５
となる。この条件式を満たすように、ｘ及びｙ値が決められる。例えばｙ＝０．５のときは、ｘ＝１５／２９となる。
【００７０】
Ｓｉリッチシリコン酸窒化膜（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y：ｘ＞０、１≧ｙ≧０）の１原子あたりのＳｉダングリングボンド数が、第１の実施形態のシリコン窒化膜（ＳｉUＮ：Ｕ＝１）の１原子あたりのＳｉダングリングボンド数と同じであり、トンネル絶縁膜の厚さが０．７ｎｍであるとする。この場合、Ｌ及びＷが、１／（Ｌ×Ｗ2/5）≧２２．２５［ｕｍ-7/5］という条件を満たせば、１ＭＨｚの振動成分を０．１％以上含んだ乱数を生成することが可能である。したがって、第１の実施形態と同様に、高速且つ高品質の乱数を生成することが可能である。
【００７１】
一般に、ゲート長Ｌ、ゲート幅Ｗ、トンネル絶縁膜厚Ｔ、及び原子数比率ｘ及びｙ（ｘ＞０、１≧ｙ≧０）が任意である場合には、
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７［μｍ-7/5］
なる関係を満たしていれば、１ＭＨｚで０．１％以上のランダムノイズを得ることができる。
【００７２】
さらに、トラップ絶縁膜が、Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yＭz（ただし、ＭはＳｉ、Ｏ及びＮ以外の元素、ｘ＞０、１≧ｙ≧０、ｚ≧０）で表される場合には、
［ｘ／（ｘ＋７−４ｙ+ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７［μｍ-7/5］
なる関係を満たしていれば、１ＭＨｚで０．１％以上のランダムノイズを得ることができる。
【００７３】
なお、本実施形態ではトンネル酸化膜を熱酸化で作製しているが、大気中で形成される自然酸化膜をトンネル酸化膜として用いてもよい。また、第２の実施形態のように、トンネル絶縁膜を設けない構成にしてもよい。また、第３の実施形態のように、膜厚Ｔが０．７ｎｍのシリコン酸化膜と同じトンネル抵抗を有し、且つシリコン酸化膜よりもトンネルバリア高の低いトンネル絶縁膜を用いるようにしてもよい。
【００７４】
（第６の実施形態）
本実施形態のノイズ生成素子は、第５の実施形態と同様、トンネル絶縁膜１２にシリコン酸化膜を用い、トラップ絶縁膜１３にＳｉリッチなシリコン酸窒化膜（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y（ただし、ｘ＞０、１≧ｙ≧０）を用いている（図１参照）。Ｓｉリッチシリコン酸窒化膜の１原子あたりのＳｉダングリングボンド数は、Ｓｉリッチシリコン窒化膜（ＳｉUＮ：Ｕ＝１）の１原子あたりのＳｉダングリングボンド数と同じである。また、本実施形態のノイズ生成素子では、１ＭＨｚの振動成分（１ＭＨｚにおける揺らぎ成分）を１％以上含んでいる。
【００７５】
すでに述べたように、ほとんど全てのセキュリティシステムで適用可能な乱数を生成するためには、１Mbits/sec以上のレートで乱数を発生させることが望ましい。ノイズ生成素子を含んだマルチバイブレーター等を１ＭＨｚで発振させ、発振周期の揺らぎ幅をリングオシレータを用いた１ＧＨｚのクロックでカウントする。そのカウント値をデジタル乱数に変換することで、１μｓの周期（周波数１ＭＨｚ）における揺らぎ成分を１ｎｓ（１μｓの０．１％）以上とすることができる。その結果、増幅回路なしで、１ＭＨｚ／ｓｅｃ以上の乱数生成レートで真性乱数を生成すること可能となる。
【００７６】
ところで、携帯電話等の小型機器では、使用クロックの周波数がより小さい１００ＭＨｚ程度であることがより望ましい。マルチバイブレーター等を用いて１ＭＨｚで発振させるためには、１μｓの周期における揺らぎ成分は１０ｎｓ（クロック周波数１００ＭＨｚの逆数）以上であることがより望ましい。そこで、本実施形態では、このような条件を満たすノイズ生成素子、すなわち１ＭＨｚにおける揺らぎ成分を１％以上含んだノイズ生成素子について述べる。
【００７７】
図１を参照して、本実施形態のノイズ生成素子の製造工程を説明する。
【００７８】
まず、シリコン基板１０上に、幅Ｗが０．０２μｍのチャネルパターンを形成する。続いて、チャネル領域１１上に、トンネル絶縁膜１２としてシリコン酸化膜を形成する。さらに、トンネル絶縁膜１２上に、Ｓｉリッチシリコン酸窒化膜（トラップ絶縁膜）１３を形成する。具体的には、熱酸化により、厚さ０．７ｎｍのシリコン酸化膜１２を形成する。さらに、Ｓｉ原料ガスとＯ原料ガスの比率を調節し、ＬＰＣＶＤによってＳｉリッチシリコン酸窒化膜１３（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y：ｘ＞０、１≧ｙ≧０）を形成する。このＳｉリッチシリコン酸窒化膜１３の厚さは、２０ｎｍとする。また、ｘ＝（１４−１５ｙ＋４ｙ2）／（ｙ＋１４）の関係が満たされるようにする。
【００７９】
次に、ＬＰＣＶＤにより、厚さ６ｎｍの制御絶縁膜（制御酸化膜）１４を形成する。さらに、ゲート電極となる厚さ２００ｎｍのｎ+型ポリシリコン膜１５を、ＣＶＤによって堆積する。続いて、レジストパターンをマスクとして、ｎ+型ポリシリコン膜１５をパターニングすることにより、ゲート電極１５を形成する。ゲート電極のゲート長Ｌは０．０２μｍとする。続いて、リン（Ｐ）又はヒ素（Ａｓ）をイオン注入し、さらに活性化アニールにより、ソース領域１６ａ及びドレイン領域１６ｂとなるｎ+型拡散層を形成する。
【００８０】
以上のようにして、図１に示すようなノイズ生成素子が形成される。このようにして得られたノイズ生成素子は、以下に述べるように、１ＭＨｚの振動成分が１％以上含まれるランダムノイズを発生することが可能である。
【００８１】
第１の実施形態で示したノイズ生成素子では、チャネル長Ｌが０．０６μｍ、チャネル幅Ｗが０．１５μｍであったのに対し、本実施形態のノイズ生成素子では、チャネル長Ｌが０．０２μｍ、チャネル幅Ｗが０．０２μｍとなっている。第１の実施形態で述べたようにノイズ成分は１／Ｌに比例することから、チャネル長Ｌに基づくノイズ成分は、第１の実施形態で示したノイズ生成素子の３倍となる。また、第１の実施形態で述べたようにノイズ成分はＷ-0.4に比例することから、チャネル幅Ｗに基づくノイズ成分は、第１の実施形態で示したノイズ生成素子の約２．２４倍となる。したがって、本実施形態のノイズ生成素子は、第１の実施形態のノイズ生成素子に対して、ノイズ成分が約６．７２倍（３×２．２４＝６．７２）となる。第１の実施形態では、図７で示したように、１ＭＨｚで約０．１６％の電流揺らぎが得られる。したがって、本実施形態では、上記のようにＬ及びＷを微細化することで、１ＭＨｚの振動成分が１．０７５％（０．１６×６．７２＝１．０７５）となり、１％以上の揺らぎ成分を得ることが可能である。
【００８２】
すでに述べたように、Ｓｉリッチシリコン窒化膜（ＳｉUＮ：Ｕ＞０．７５）の場合は、１原子あたりのＳｉダングリングボンド数は（Ｕ−０．７５）／（Ｕ＋１）となる。Ｓｉ／Ｎ＝１の場合には、Ｕ＝１となり、１原子あたりのダングリングボンド数は０．１２５となる。
【００８３】
一方、ストイキオメトリを満たすシリコン酸窒化膜は、(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yである。したがって、Ｓｉリッチシリコン酸窒化膜（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y：ｘ＞０、１≧ｙ≧０）の場合は、１原子あたりの過剰Ｓｉ原子数はｘ／（ｘ＋７−４ｙ）となる。４本の原子結合手を有する過剰Ｓｉ原子１個が、３本の原子結合手を有するＮ原子及び２本の原子結合手を有するＯ原子と入れ替わることで、ダングリングボンドが発生する。Ｓｉ原子がＮ原子或いはＯ原子と入れ替わる確率は、ＮとＯの原子数比によって決まる。また、Ｓｉ原子が３本の原子結合手を有するＮ原子と入れ替わることで１本のダングリングボンドが発生し、Ｓｉ原子が２本の原子結合手を有するＯ原子と入れ替わることで２本のダングリングボンドが発生する。したがって、Ｓｉリッチシリコン酸窒化膜（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y：ｘ＞０、１≧ｙ≧０）の１原子あたりのＳｉダングリングボンド数は、
ｘ／（ｘ＋７−４ｙ）×[（４−４ｙ）／（４−２ｙ）＋｛２ｙ／（４−２ｙ）｝×２]
となる。つまり、本実施形態では、１原子あたりのＳｉダングリングボンド数が、
ｘ／（ｘ＋７−４ｙ）×[（４−４ｙ）／（４−２ｙ）＋｛２ｙ／（４−２ｙ）｝×２]＝０．１２５
となる。この条件式を満たすように、ｘ及びｙ値が決められる。例えばｙ＝０．５のときは、ｘ＝１５／２９となる。
【００８４】
Ｓｉリッチシリコン酸窒化膜（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y：ｘ＞０、１≧ｙ≧０）の１原子あたりのＳｉダングリングボンド数が、第１の実施形態のシリコン窒化膜（ＳｉUＮ：Ｕ＝１）の１原子あたりのＳｉダングリングボンド数と同じであり、トンネル絶縁膜の厚さが０．７ｎｍであるとする。この場合、Ｌ及びＷが、１／（Ｌ×Ｗ2/5）≧２．２３×１０2［ｕｍ-7/5］という条件を満たせば、１ＭＨｚの振動成分を１％以上含んだ乱数を生成することが可能である。したがって、高速且つ高品質の乱数を生成することが可能である。
【００８５】
一般に、ゲート長Ｌ、ゲート幅Ｗ、トンネル絶縁膜厚Ｔ、及び原子数比率ｘ及びｙ（ｘ＞０、１≧ｙ≧０）が任意である場合には、
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３６．６７［μｍ-7/5］
なる関係を満たしていれば、１ＭＨｚで１％以上のランダムノイズを得ることが可能である。
【００８６】
さらに、トラップ絶縁膜が、Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yＭz（ただし、ＭはＳｉ、Ｏ及びＮ以外の元素、ｘ＞０、１≧ｙ≧０、ｚ≧０）で表される場合には、
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３６．６７［μｍ-7/5］
なる関係を満たしていれば、１ＭＨｚで１％以上のランダムノイズを得ることが可能である。
【００８７】
なお、本実施形態ではトンネル酸化膜を熱酸化で作製しているが、大気中で形成される自然酸化膜をトンネル酸化膜として用いてもよい。また、第２の実施形態のように、トンネル絶縁膜を設けない構成にしてもよい。また、第３の実施形態のように、膜厚Ｔが０．７ｎｍのシリコン酸化膜と同じトンネル抵抗を有し、且つシリコン酸化膜よりもトンネルバリア高の低いトンネル絶縁膜を用いるようにしてもよい。
【００８８】
（第７の実施形態）
本実施形態のノイズ生成素子は、第５の実施形態と同様、トンネル絶縁膜１２にシリコン酸化膜を用い、トラップ絶縁膜１３にＳｉリッチなシリコン酸窒化膜（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y（ただし、ｘ＞０、１≧ｙ≧０）を用いている（図１参照）。Ｓｉリッチシリコン酸窒化膜の１原子あたりのＳｉダングリングボンド数は、Ｓｉリッチシリコン窒化膜（ＳｉUＮ：Ｕ＝１）の１原子あたりのＳｉダングリングボンド数と同じである。また、本実施形態のノイズ生成素子では、１ＭＨｚの振動成分（１ＭＨｚにおける揺らぎ成分）を０．０１％以上含んでいる。
【００８９】
図１を参照して、本実施形態のノイズ生成素子の製造工程を説明する。
【００９０】
まず、シリコン基板１０上に、幅Ｗが０．６μｍのチャネルパターンを形成する。続いて、チャネル領域１１上に、トンネル絶縁膜１２としてシリコン酸化膜を形成する。さらに、トンネル絶縁膜１２上に、Ｓｉリッチシリコン酸窒化膜（トラップ絶縁膜）１３を形成する。具体的には、熱酸化により、厚さ０．７ｎｍのシリコン酸化膜１２を形成する。さらに、Ｓｉ原料ガスとＯ原料ガスの比率を調節し、ＬＰＣＶＤによってＳｉリッチシリコン酸窒化膜１３（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y：ｘ＞０、１≧ｙ≧０）を形成する。このＳｉリッチシリコン酸窒化膜１３の厚さは、２０ｎｍとする。また、ｘ＝（１４−１５ｙ＋４ｙ2）／（ｙ＋１４）の関係が満たされるようにする。
【００９１】
次に、ＬＰＣＶＤにより、厚さ６ｎｍの制御絶縁膜（制御酸化膜）１４を形成する。さらに、ゲート電極となる厚さ２００ｎｍのｎ+型ポリシリコン膜１５を、ＣＶＤによって堆積する。続いて、レジストパターンをマスクとして、ｎ+型ポリシリコン膜１５をパターニングすることにより、ゲート電極１５を形成する。ゲート電極のゲート長Ｌは０．５μｍとする。続いて、リン（Ｐ）又はヒ素（Ａｓ）をイオン注入し、さらに活性化アニールにより、ソース領域１６ａ及びドレイン領域１６ｂとなるｎ+型拡散層を形成する。
【００９２】
以上のようにして、図１に示すようなノイズ生成素子が形成される。このようにして得られたノイズ生成素子は、以下に述べるように、１ＭＨｚの振動成分が０．０１％以上含まれるランダムノイズを発生することが可能である。
【００９３】
第１の実施形態で示したノイズ生成素子では、チャネル長Ｌが０．０６μｍ、チャネル幅Ｗが０．１５μｍであったのに対し、本実施形態のノイズ生成素子では、チャネル長Ｌが０．５μｍ、チャネル幅Ｗが０．６μｍとなっている。第１の実施形態で述べたようにノイズ成分は１／Ｌに比例することから、チャネル長Ｌに基づくノイズ成分は、第１の実施形態で示したノイズ生成素子の約０．１２倍となる。また、第１の実施形態で述べたようにノイズ成分はＷ-0.4に比例することから、チャネル幅Ｗに基づくノイズ成分は、第１の実施形態で示したノイズ生成素子の約０．５７倍となる。したがって、本実施形態のノイズ生成素子は、第１の実施形態のノイズ生成素子に対して、ノイズ成分が０．０６９倍（０．１２×０．５７＝０．０６９）となる。第１の実施形態では、図７で示したように、１ＭＨｚで約０．１６％の電流揺らぎが得られる。したがって、本実施形態では、上記のようにＬ及びＷを決めることで、１ＭＨｚの振動成分が０．０１１％（０．１６×０．０６９＝０．０１１）となり、１ＭＨｚで０．０１％以上の揺らぎ成分を得ることが可能である。
【００９４】
Ｓｉリッチシリコン酸窒化膜（Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-y：ｘ＞０、１≧ｙ≧０）の１原子あたりのＳｉダングリングボンド数が、第１の実施形態のシリコン窒化膜（ＳｉUＮ：Ｕ＝１）の１原子あたりのＳｉダングリングボンド数と同じであり、トンネル絶縁膜の厚さが０．７ｎｍであるとする。この場合、Ｌ及びＷが、１／（Ｌ×Ｗ2/5）≧２．２３［ｕｍ-7/5］という条件を満たせば、１ＭＨｚの振動成分を０．０１％以上含んだ乱数を生成することが可能である。したがって、高速且つ高品質の乱数を生成することが可能である。
【００９５】
一般に、ゲート長Ｌ、ゲート幅Ｗ、トンネル絶縁膜厚Ｔ、及び原子数比率ｘ及びｙ（ｘ＞０、１≧ｙ≧０）が任意である場合には、
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧０．３７［μｍ-7/5］
なる関係を満たしていれば、１ＭＨｚで０．０１％以上のランダムノイズを得ることが可能である。
【００９６】
さらに、トラップ絶縁膜が、Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yＭz（ただし、ＭはＳｉ、Ｏ及びＮ以外の元素、ｘ＞０、１≧ｙ≧０、ｚ≧０）で表される場合には、
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧０．３７［μｍ-7/5］
なる関係を満たしていれば、１ＭＨｚで０．０１％以上のランダムノイズを得ることが可能である。
【００９７】
なお、本実施形態ではトンネル酸化膜を熱酸化で作製しているが、大気中で形成される自然酸化膜をトンネル酸化膜として用いてもよい。また、第２の実施形態のように、トンネル絶縁膜を設けない構成にしてもよい。また、第３の実施形態のように、膜厚Ｔが０．７ｎｍのシリコン酸化膜と同じトンネル抵抗を有し、且つシリコン酸化膜よりもトンネルバリア高の低いトンネル絶縁膜を用いるようにしてもよい。
【００９８】
以上説明したように、本発明の実施形態に係るノイズ生成素子は、トラップ絶縁膜中のトラップに捕捉された電荷の量に応じて、チャネル領域の導電性がランダムに変動する。すなわち、トラップに捕捉された電荷の量に応じて、ソース領域及びドレイン領域間に流れる電流がランダムに変動する。したがって、ノイズ生成素子に乱数生成部を接続することにより、チャネル領域の導電性のランダムな変動に基づく乱数を生成することが可能である。以下、このような乱数生成部について説明する。なお、以下に述べる事項は、本実施形態のみならず、すでに述べた各実施形態についても適用可能である。
【００９９】
乱数生成部として、ノイズ生成素子を含んだマルチバイブレーターを用いることについては、すでに説明した。以下に示す乱数生成部は、ローパスフィルタ（又はハイパスフィルタ）とコンパレータを含んでおり、マルチバイブレーターを使用した場合と比べて、より高速に乱数を生成することが可能である。
【０１００】
本発明の実施形態に係るノイズ生成素子では、伝導電子の数が少ないほど１つの電子の揺らぎによる影響が大きくなり、抵抗が大きくなるほどノイズは大きくなる。しかしながら、マルチバイブレーターを用いたデジタル乱数変換回路（乱数生成部）では、抵抗値が高くなると乱数生成速度が遅くなる。そのため、乱数生成速度に限界があると考えられる。ローパスフィルタ（又はハイパスフィルタ）及びコンパレータを含んだデジタル乱数変換回路に、ノイズ生成素子を接続することで、乱数生成速度を高速化することが可能である。
【０１０１】
図１３は、ローパスフィルタとコンパレータを用いたデジタル乱数変換回路の概略構成を示した電気回路図である。
【０１０２】
ノイズ生成素子を含んだノイズ源３０から出力されたノイズ信号は、入力回路４０に入力する。入力回路４０からの出力信号は、ローパスフィルタ５０及びコンパレータ６０の一方の端子に入力する。ローパスフィルタ５０からの出力信号は、コンパレータ６０の他方の端子に入力する。入力回路４０を設けた理由は、以下の通りである。すなわち、ノイズ源３０とフィルタ５０或いはコンパレータ６０を直接接続すると、フィルタ５０やコンパレータ６０の影響により、十分なノイズが得られない可能性がある。そのため、フィルタ５０やコンパレータ６０の影響を遮断するために、入力回路４０を設けている。
【０１０３】
コンパレータ６０では、コンパレータ６０に入力した２つの信号を比較し、ハイレベル信号又はロウレベル信号を出力する。ローパスフィルタ５０では、ノイズ信号の高周波成分が除去される。したがって、カットオフ周波数を適切に選べば、入力信号のほぼ中央値がローパスフィルタ５０から出力される。ただし、コンパレータ６０に入力する信号の大きさや、入力信号の変化速度によっては、コンパレータ６０の出力レベルが不十分となる場合がある。そこで、図１３では、コンパレータ６０にバッファ７０を接続している。バッファ７０によってコンパレータ６０の出力が増幅され、所望の電圧レベルを得ることができる。バッファ７０からの出力信号を、適当なクロックを用いてラッチすることで、乱数を生成することができる。
【０１０４】
図１４は、ハイパスフィルタとコンパレータを用いたデジタル乱数変換回路の概略構成を示した電気回路図である。
【０１０５】
ノイズ源３０から出力されたノイズ信号は、入力回路４０に入力する。入力回路４０からの出力信号は、ハイパスフィルタ８０に入力する。ハイパスフィルタ８０からの出力信号は、コンパレータ６０の一方の端子に入力する。コンパレータ６０の他方の端子には、参照電圧が入力している。ハイパスフィルタ８０では、ノイズ信号の低周波成分が除去される。コンパレータ６０では、コンパレータ６０に入力した２つの信号を比較し、ハイレベル信号又はロウレベル信号を出力する。
【０１０６】
図１４の場合も図１３の場合と同様、コンパレータ６０に入力する信号の大きさや、入力信号の変化速度によっては、コンパレータ６０の出力レベルが十分にとれない場合がある。そこで、コンパレータ６０にバッファ７０を接続している。バッファ７０によってコンパレータ６０の出力が増幅され、所望の電圧レベルを得ることができる。バッファ７０からの出力信号を、適当なクロックを用いてラッチすることで、乱数を生成することができる。
【０１０７】
図１５は、ノイズ源３０の構成例を示した図である。抵抗Ｒとノイズ生成素子３１とを直列に接続し、中間ノードの電圧をノイズ信号として出力している。
【０１０８】
図１６は、入力回路４０の構成例を示した図である。図１６（ａ）では、Ｐ型ＭＯＳＦＥＴ４１と抵抗Ｒとで入力回路４０が構成されている。図１６（ｂ）では、Ｎ型ＭＯＳＦＥＴ４２と抵抗Ｒとで入力回路４０が構成されている。
【０１０９】
図１７は、ローパスフィルタ５０及びハイパスフィルタ８０の構成例を示した図である。図１７（ａ）はローパスフィルタ５０の構成例であり、図１７（ｂ）はハイパスフィルタ８０の構成例である。ローパスフィルタ５０及びハイパスフィルタ８０いずれも、抵抗ＲとコンデンサＣによって構成されている。カットオフ周波数は、おおよそ１／（２πＣＲ）で決まる。コンデンサＣの容量値と抵抗Ｒの抵抗値を調整することで、コンパレータに入力する信号の強度を調整することができる。
【０１１０】
図１８は、コンパレータ６０の構成例を示した図である。入力１及び入力２は、コンパレータ６０の２つの入力である。入力１の電圧が入力２の電圧よりも高い場合は、出力はロウレベル電圧となる。逆に、入力２の電圧が入力１の電圧よりも高い場合は、出力はハイレベル電圧となる。入力１と入力２の電圧差が小さい場合や、感度の弱い領域に電圧が分布している場合には、出力電圧は完全にハイレベル或いはロウレベルにならない。このような場合には、コンパレータ６０にバッファ７０を接続する。
【０１１１】
図１９は、バッファ７０の構成例を示した図である。コンパレータ６０の出力をバッファ７０によって増幅することで、十分な電圧レベルを有するデジタル信号を得ることができる。図１９では、Ｎ型ＭＯＳＦＥＴ７１及びＰ型ＭＯＳＦＥＴ７２を有するインバータによってバッファ７０を構成している。
【０１１２】
上述したデジタル乱数変換回路を用い、ノイズ源として各実施形態で説明したノイズ生成素子を用いることにより、高速で乱数を生成することが可能となる。
【０１１３】
上述したデジタル乱数変換回路では、バッファ７０に用いるインバータの個数を調整することで、１ＭＨｚにおける振動成分の割合に応じた最適な乱数発生装置を構成することが可能である。上述した各実施形態において、ノイズ生成素子に印加する電圧は、シリコンのバンドギャップに対応した数Ｖ程度である。したがって、出力信号の電圧揺らぎが１０ｍＶオーダーであれば、揺らぎ成分は入力電圧の１％程度となる。同様に、出力信号の電圧揺らぎが１ｍＶオーダーであれば、揺らぎ成分は入力電圧の０．１％程度となる。出力信号の電圧揺らぎが０．１ｍＶオーダーであれば、揺らぎ成分は入力電圧の０．０１％程度となる。コンパレータ６０を構成するオペレーションアンプの増幅率は、典型的には１ＭＨｚで１００倍程度である。したがって、電圧揺らぎが１０ｍＶ程度であれば、バッファなしでデジタル乱数信号を取り出すことが可能である。０．１ｍＶオーダーの電圧揺らぎであれば、バッファとして１つのインバータを設けることで、デジタル乱数信号の取り出しが可能である。０．０１ｍＶオーダーの電圧揺らぎであれば、バッファに２つのインバータを直列に設けることで、デジタル乱数信号の取り出しが可能である。なお、回路シミュレーションからも上記のことが確認されている。
【０１１４】
以上のように、１ＭＨｚの振動成分を０．０１％以上含む場合には、コンパレータ６０の出力を２個のインバータで増幅することにより、小型で高速の乱数発生装置を構成することができる。また、第１〜第５の実施形態のように、１ＭＨｚの振動成分を０．１％以上含む乱数を生成可能なノイズ生成素子では、バッファ７０を１個のインバータで構成することができる。また、第６の実施形態のように、１ＭＨｚの振動成分を１％以上含む乱数を生成可能なノイズ生成素子では、バッファ７０を用いることなく、小型で高速の乱数発生装置を構成することが可能である。
【０１１５】
すでに述べたように、本発明の実施形態に係るノイズ生成素子では、トンネル絶縁膜厚は薄いほどよい。特に、トンネル絶縁膜厚Ｔを０．７ｎｍ以下にすることが望ましい。また、トラップ絶縁膜としてシリコン窒化膜を用いた場合、Ｓｉ／Ｎ比が大きいほどダングリングボンド密度が増加する。以下、Ｔ＝０．７ｎｍ、Ｓｉ／Ｎ＝１という２つの条件について述べる。
【０１１６】
トンネル抵抗は、トンネル絶縁膜厚Ｔに対して指数関数的に増加する。したがって、トンネル絶縁膜を極力薄くする、或いはトンネル絶縁膜を形成しないことが望ましい。ところが、通常の製造工程では、シリコン基板上に自然酸化膜が形成される。この自然酸化膜の典型的な値は０．７ｎｍ程度である。したがって、トンネル絶縁膜厚Ｔを０．７ｎｍ以下にすることは、トンネル絶縁膜厚Ｔを自然酸化膜厚以下にすることを意味する。すなわち、０．７ｎｍという値は、自然酸化膜厚に基づく値である。
【０１１７】
シリコン窒化膜（ＳｉUＮ）では、通常は、Ｕ値すなわちＳｉ／Ｎ比が大きいほどダングリングボンドが増加する。したがって、通常は、Ｕ値を増加させることで、ノイズを増加させることができる。しかしながら、Ｕ値が著しく大きくなると、過剰ＳｉによってＳｉ−Ｓｉのネットワークが形成され始める。その結果、Ｕ値が増加しても、Ｓｉダングリングボンドが増加しなくなる。Ｕ値が１（Ｓｉ／Ｎ＝１）程度でダングリングボンド数が最も多くなると考えられる（J.Robertson , Philosophical Magazine B, 1994, Vol.69, No.2, 307-326 参照）。したがって、Ｓｉ／Ｎ＝１という値は、ダングリングボンドに基づくノイズ成分が最も大きくなる値であると考えられる。
【０１１８】
以上のことから、１ＭＨｚの振動成分を０．０１％以上含む乱数を生成可能なノイズ生成素子では、Ｌ及びＷは、
１／（Ｌ・Ｗ2/5）≧２．２３［μｍ-7/5］
という条件を満たせばよい。
【０１１９】
また、１ＭＨｚの振動成分を０．１％以上含む乱数を生成可能なノイズ生成素子では、Ｌ及びＷは、
１／（Ｌ・Ｗ2/5）≧２２．２５［μｍ-7/5］
という条件を満たせばよい。
【０１２０】
また、１ＭＨｚの振動成分を１％以上含む乱数を生成可能なノイズ生成素子では、Ｌ及びＷは、
１／（Ｌ・Ｗ2/5）≧２．２３×１０2［μｍ-7/5］
という条件を満たせばよい。
【０１２１】
また、すでに述べたように、シリコン窒化膜（ＳｉUＮ：Ｕ＞０．７５）の実験データから、フーリエ係数は、ａ×（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）1/2に比例する。上式のａ×０．０１１７４1/2は、Ｕ＝０．７５のときのノイズ強度の典型的な目安である。しかしながら、例えば、シリコン酸窒化膜におけるＯ原子の含有量によって、上記の値は変動し得る。また、膜形成条件によっても上記の値は変動し得る。最もノイズが生成されにくい場合、すなわちストイキオメトリが満たされている場合に、上記ａ×０．０１１７４1/2の値が０でも、所望のノイズ成分が生成されることが望ましい。この場合、１ＭＨｚの振動成分を０．０１％以上含む乱数を生成可能なノイズ生成素子では、
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧０．３７［μｍ-7/5］
なる関係を満たす。
【０１２２】
また、１ＭＨｚの振動成分を０．１％以上含む乱数を生成可能なノイズ生成素子では、
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３．６７［μｍ-7/5］
なる関係を満たす。
【０１２３】
また、１ＭＨｚの振動成分を１％以上含む乱数を生成可能なノイズ生成素子では、
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝］1/2×ｅｘｐ（−Ｔ{Ｈ／３．１［ｅＶ］}1/2／０．８６６４［ｎｍ］）／ＬＷ2/5≧３６．６７［μｍ-7/5］
なる関係を満たす。
【０１２４】
また、以上の説明では、シリコン酸窒化膜部にダングリングボンドが豊富に存在するという前提の元、統計学の一般的法則から、ダングリングボンドの揺らぎへの寄与が１／２乗に依存すると仮定している。したがって、シリコン酸窒化膜部が、ダングリングボンドを豊富に有しないＳｉＯ2の場合は、上記仮定は当てはまらないと考えられる。
【０１２５】
すでに述べたように、トラップ絶縁膜は、Ｓｉx(ＳｉＯ2)y(Ｓｉ3Ｎ4)1-yＭz（ただし、ＭはＳｉ、Ｏ及びＮ以外の元素、ｘ≧０、１≧ｙ≧０、ｚ≧０、ｘ＝０且つｙ＝１且つｚ＝０の場合は除く）なる一般式で表される。ここで、元素Ｍとしては、ハフニウム、ランタン或いはジルコニウム等の金属元素があげられる。
【０１２６】
また、トラップ絶縁膜は、シリコン窒化膜、シリコン酸化膜或いはシリコン酸窒化膜が主成分である。したがって、これらのシリコン酸窒化膜等の原子数（ｘ＋７−４ｙ）が、元素Ｍの原子数ｚ以上になっていることが望ましい。したがって、「ｚ≦ｘ＋７−４ｙ」であることが望ましい。
【０１２７】
また、トラップ絶縁膜には、ダングリングボンドによるトラップが豊富に含まれていることが望ましい。通常は、ｘ値が大きいほどＳｉダングリングボンドが多くなるため、ｘ値が大きいことが望ましい。ただし、１原子当たりの過剰Ｓｉ原子数（ｘ／（ｘ＋７−４ｙ））が、「ｘ／（ｘ＋７−４ｙ）≦０．５９６」であることが望ましい。すなわち、「ｘ≦０．５９６（７−４ｙ）／（１−０．５９６）」であることが望ましい。ＳｉUＮにおいて、Ｕ値が０．７５から増加していくと、過剰ＳｉによるＳｉダングリングボンドは増加するが、過剰Ｓｉが多すぎると、Ｓｉ原子どうしの再結合により、Ｕ＝１付近をピークとしてダングリングボンドは減少し始める。そして、Ｕ値が約１０／３のときのダングリングボンド数は、Ｕ値が０．７５のときのダングリングボンド数とほぼ等しくなる（例えば、「S. Hasegawa et al., Appl. Phys. Lett. Vol.58, pp741-743 (1991)」参照）。Ｓｉ原子どうしの再結合の機会は、１原子当たりの過剰Ｓｉ原子数で決まると考えられる。Ｕ＝１０／３のときの１原子当たりの過剰Ｓｉ原子数は、（Ｕ−０．７５）／（１＋Ｕ）＝０．５９６個である。したがって、１原子当たりの過剰Ｓｉ原子数は、０．５９６個以下であることが望ましい。
【０１２８】
なお、以上説明した各実施形態では、半導体基板としてシリコン基板を用いたが、シリコン以外の半導体基板を用いてもよい。
【０１２９】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【０１３０】
【図１】本発明の第１の実施形態及び第３〜第７の実施形態に係るノイズ生成素子の構成を模式的に示した断面図である。
【図２】本発明の第１〜第７の実施形態に係るノイズ生成素子の構成を模式的に示した平面図である。
【図３】本発明の実施形態に係るノイズ生成素子の電流揺らぎの測定結果を示した図である。
【図４】従来技術に係るノイズ生成素子の電流揺らぎの測定結果を示した図である。
【図５】電流揺らぎの周波数特性を示した図である。
【図６】本発明の実施形態に係るノイズ生成素子の電流揺らぎの測定結果を示した図である。
【図７】本発明の実施形態に係るノイズ生成素子の電流揺らぎの周波数特性を示した図である。
【図８】本発明の実施形態に係るノイズ生成素子について、チャネル長とフーリエ係数との関係を示した図である。
【図９】本発明の実施形態に係るノイズ生成素子について、チャネル幅とフーリエ係数との関係を示した図である。
【図１０】本発明の実施形態に係るノイズ生成素子について、トンネル絶縁膜厚とフーリエ係数との関係を示した図である。
【図１１】本発明の実施形態に係るノイズ生成素子について、シリコン窒化膜の原子数比率とフーリエ係数との関係を示した図ある。
【図１２】本発明の第２の実施形態に係るノイズ生成素子の構成を模式的に示した断面図である。
【図１３】本発明の実施形態に係る乱数発生装置の概略構成の一例を示した電気回路図である。
【図１４】本発明の実施形態に係る乱数発生装置の概略構成の他の例を示した電気回路図である。
【図１５】本発明の実施形態に係る乱数発生装置におけるノイズ源の構成例を示した図である。
【図１６】本発明の実施形態に係る乱数発生装置における入力回路の構成例を示した図である。
【図１７】本発明の実施形態に係る乱数発生装置におけるローパスフィルタ及びハイパスフィルタの構成例を示した図である。
【図１８】本発明の実施形態に係る乱数発生装置におけるコンパレータの構成例を示した図である。
【図１９】本発明の実施形態に係る乱数発生装置におけるバッファの構成例を示した図である。
【符号の説明】
【０１３１】
１０…シリコン基板      １１…チャネル領域
１２…トンネル絶縁膜      １３…トラップ絶縁膜
１４…制御絶縁膜      １５…ゲート電極（制御電極）
１６ａ…ソース領域      １６ｂ…ドレイン領域
３０…ノイズ源      ３１…ノイズ生成素子
４０…入力回路      ４１、４２…ＭＯＳトランジスタ
５０…ローパスフィルタ      ６０…コンパレータ
７０…バッファ      ７１、７２…ＭＯＳトランジスタ
８０…ハイパスフィルタ
【図１】
2007304730.tif 000003
【図２】
2007304730.tif 000004
【図３】
2007304730.tif 000005
【図４】
2007304730.tif 000006
【図５】
2007304730.tif 000007
【図６】
2007304730.tif 000008
【図７】
2007304730.tif 000009
【図８】
2007304730.tif 000010
【図９】
2007304730.tif 000011
【図１０】
2007304730.tif 000012
【図１１】
2007304730.tif 000013
【図１２】
2007304730.tif 000014
【図１３】
2007304730.tif 000015
【図１４】
2007304730.tif 000016
【図１５】
2007304730.tif 000017
【図１６】
2007304730.tif 000018
【図１７】
2007304730.tif 000019
【図１８】
2007304730.tif 000020
【図１９】
2007304730.tif 000021