(57)【要約】【課題】  めっき法にてバンプ電極（突起電極）を形成する際に、バンプ電極の表面に望ましくない凸部が形成されてしまうことを防ぐ。【解決手段】  めっき処理開始時からの所定時間は、所定電流値の交流電流を印加することにより、下地の金属膜を所定量エッチングし、下地の金属膜の表面の凸部を除去する。続いて、その交流電流の電流波形のうち、バンプ電極となる金属膜を成長させる極性成分のみが所定量上昇した波形を有する交流電流を所定時間印加することによって金属膜を成長させ、バンプ電極を形成する。【選択図】  図８
2007048924.tif 000002
【特許請求の範囲】
【請求項１】
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
（ａ）半導体ウエハの主面に選択的に第１の金属膜を形成する工程、
（ｂ）前記第１の金属膜を下地膜とし、めっき法にて前記第１の金属膜上に前記突起電極を形成する工程、
を含み、
前記（ｂ）工程は、
（ｂ１）前記半導体ウエハに第１の電流値の第１の交流電力を印加することによるめっき処理を第１の時間施す工程、
（ｂ２）前記（ｂ１）工程後、前記突起電極を成長させる第１の極性成分が前記第１の極性成分とは反対の第２の極性成分より大きく、前記第１の極性成分が第２の電流値の第２の交流電力を前記半導体ウエハに印加することによるめっき処理を第２の時間施す工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
（ａ）半導体ウエハの主面に選択的に第１の金属膜を形成する工程、
（ｂ）前記第１の金属膜を下地膜とし、めっき法にて前記第１の金属膜上に前記突起電極を形成する工程、
を含み、
前記第１の金属膜は蒸着法にて形成し、
前記（ｂ）工程は、
（ｂ１）前記半導体ウエハに第１の電流値の第１の交流電力を印加することによるめっき処理を第１の時間施す工程、
（ｂ２）前記（ｂ１）工程後、前記突起電極を成長させる第１の極性成分が前記第１の極性成分とは反対の第２の極性成分より大きく、前記第１の極性成分が第２の電流値の第２の交流電力を前記半導体ウエハに印加することによるめっき処理を第２の時間施す工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
（ａ）半導体ウエハの主面に選択的に第１の金属膜を形成する工程、
（ｂ）前記第１の金属膜を下地膜とし、めっき法にて前記第１の金属膜上に前記突起電極を形成する工程、
を含み、
前記（ｂ）工程は、
（ｂ１）前記半導体ウエハに第１の電流値の第１の交流電力を印加することによるめっき処理を第１の時間施す工程、
（ｂ２）前記（ｂ１）工程後、前記突起電極を成長させる第１の極性の第２の電流値の第１の直流電力を前記半導体ウエハに印加することによるめっき処理を第２の時間施す工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
めっき法にて形成された突起電極を有する半導体装置の製造方法であって、
（ａ）半導体ウエハの主面に選択的に第１の金属膜を形成する工程、
（ｂ）前記第１の金属膜を下地膜とし、めっき法にて前記第１の金属膜上に前記突起電極を形成する工程、
を含み、
前記第１の金属膜は蒸着法にて形成し、
前記（ｂ）工程は、
（ｂ１）前記半導体ウエハに第１の電流値の第１の交流電力を印加することによるめっき処理を第１の時間施す工程、
（ｂ２）前記（ｂ１）工程後、前記突起電極を成長させる第１の極性の第２の電流値の第１の直流電力を前記半導体ウエハに印加することによるめっき処理を第２の時間施す工程、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、めっき法にて突起電極を形成する工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開平１１−８２１０号公報（特許文献１）には、めっき法にてＡｕ（金）膜を形成する際に、まずめっき液に交流電流を流すことによって下地金属膜表面の酸化膜を除去し、次いでめっき液に直流電流を流すことによって下地金属膜上にＡｕ膜を形成することにより、Ａｕ膜と下地金属膜との密着性を向上する技術が開示されている。
【０００３】
また、特開平７−１９７２９９号公報（特許文献２）には、めっき装置におけるアノード電極への電流出力を適宜切り替えることによって、ウエハ上に均一な高さのバンプ電極を形成する技術が開示されている。
【０００４】
また、特開２００２−１４６５９５号公報（特許文献３）には、電解めっき法にてウエハにめっき膜を成膜する際に、ウエハのめっき膜が形成される側とは反対側に交流印加電極を接続し、その交流印加電極に交流電力を印加することによって、ウエハ面内におけるめっき膜の膜厚均一性を高める技術が開示されている。
【０００５】
特開平６−３２６１１３号公報（特許文献４）には、めっき開始時から所定時間は定電圧源を用いてめっき処理を実施し、以降は定電流源を用いてめっき処理を実施することにより、めっき処理開始時から定常状態と同様のめっき処理を行える技術が開示されている。
【０００６】
また、特開２００３−６４４７９号公報（特許文献５）には、無電解めっき処理の前処理として基板（ウエハ）に交流電力を印加し、基板の表面の負電荷を除去する技術が開示されている。
【特許文献１】特開平１１−８２１０号公報
【特許文献２】特開平７−１９７２９９号公報
【特許文献３】特開２００２−１４６５９５号公報
【特許文献４】特開平６−３２６１１３号公報
【特許文献５】特開２００３−６４４７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
Ａｇ（銀）バンプ電極とリード（ジュメット線）とが圧着接続されて形成されるガラスパッケージダイオードの製造工程においては、バンプ電極を形成するに当たってめっき法が用いられている。バンプ電極をめっき法で形成するには、たとえばめっき膜の下地となる金属膜を蒸着法およびリフトオフ法を用いて選択的に形成した後に、めっき法を用いてその下地膜上にめっき膜を成長させる手段が用いられる。本発明者は、このような手段でバンプ電極を形成する際に以下のような課題が存在することを見出した。
【０００８】
すなわち、蒸着法で形成された上記下地膜の表面には凸部が形成されてしまう場合があり、このような凸部が存在する状況下でめっき法にてバンプ電極を形成してしまうと、めっき膜は下地段差に倣って形成されてしまうため、バンプ電極の表面にまで凸部が形成されてしまう。バンプ電極の表面に凸部が形成されてしまった場合には、バンプ電極とバンプ電極が接続するジュメット線との接触面積が縮小してしまうことから、バンプ電極とジュメット線との接続部では抵抗値が増加してしまい、ダイオードの電圧特性が所望の特性と異なるものになってしまう課題が存在する。また、バンプ電極とジュメット線との接触面積が縮小してしまうことから、バンプ電極とジュメット線との接触強度が低下してしまう課題が存在する。
【０００９】
本発明の目的は、めっき法にて形成するバンプ電極の表面に望ましくない凸部が形成されてしまうことを防ぐことのできる技術を提供することにある。
【００１０】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明による半導体装置の製造方法は、めっき法にて形成された突起電極を有する半導体装置の製造方法であり、
（ａ）半導体ウエハの主面に選択的に第１の金属膜を形成する工程、
（ｂ）前記第１の金属膜を下地膜とし、めっき法にて前記第１の金属膜上に前記突起電極を形成する工程、
を含み、
前記（ｂ）工程は、
（ｂ１）前記半導体ウエハに第１の電流値の第１の交流電力を印加することによるめっき処理を第１の時間施す工程、
（ｂ２）前記（ｂ１）工程後、前記突起電極を成長させる第１の極性成分が前記第１の極性成分とは反対の第２の極性成分より大きく、前記第１の極性成分が第２の電流値の第２の交流電力を前記半導体ウエハに印加することによるめっき処理を第２の時間施す工程、
を含むものである。
【００１３】
また、本発明による半導体装置の製造方法は、めっき法にて形成された突起電極を有する半導体装置の製造方法であり、
（ａ）半導体ウエハの主面に選択的に第１の金属膜を形成する工程、
（ｂ）前記第１の金属膜を下地膜とし、めっき法にて前記第１の金属膜上に前記突起電極を形成する工程、
を含み、
前記（ｂ）工程は、
（ｂ１）前記半導体ウエハに第１の電流値の第１の交流電力を印加することによるめっき処理を第１の時間施す工程、
（ｂ２）前記（ｂ１）工程後、前記突起電極を成長させる第１の極性の第２の電流値の第１の直流電力を前記半導体ウエハに印加することによるめっき処理を第２の時間施す工程、
を含むものである。
【発明の効果】
【００１４】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１５】
めっき法にてバンプ電極（突起電極）を形成する際に、バンプ電極の表面に望ましくない凸部が形成されてしまうことを防ぐことができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
本実施の形態の半導体装置は、たとえばバンプ電極とリード（ジュメット線）とが圧着接続されて形成されるガラスパッケージダイオードである。この本実施の形態の半導体装置の製造工程について図１〜図１４を用いて説明する。
【００１８】
まず、ｎ型不純物（たとえばＳｂ（アンチモン））が高濃度でドープされたＳｉ（シリコン）からなるウエハ状のｎ型高濃度基板（半導体ウエハ）１を用意する。このｎ型高濃度基板１にドープされたｎ型不純物の濃度は、たとえば１×１０１９個／ｃｍ３〜１×１０２０個／ｃｍ３程度とすることを例示できる。
【００１９】
続いて、ｎ型高濃度基板１の主面上にｎ型不純物（たとえばＰ（リン））がドープされたｎ型のＳｉ層をエピタキシャル成長させることにより、ｎ型低濃度層２を形成する。このｎ型低濃度層２は、抵抗率が約１００Ωｃｍ以上であり、その厚さは、たとえば約１５μｍ程度とし、ドープされたｎ型不純物の濃度は、１×１０１６個／ｃｍ３〜１×１０１９個／ｃｍ３程度とすることを例示できる。
【００２０】
続いて、ｎ型高濃度基板１に熱酸化処理を施し、ｎ型低濃度層２の表面に膜厚０．４μｍ〜１μｍ程度の酸化シリコン膜３を形成する。
【００２１】
次に、図２に示すように、ｎ型低濃度層２の表面の酸化シリコン膜３上にフォトレジスト膜４を成膜し、このフォトレジスト膜４をフォトリソグラフィ技術によってパターニングし、開口部を形成する。続いて、そのフォトレジスト膜４をマスクとして酸化シリコン膜３をエッチングし、ｎ型低濃度層２の表面の酸化シリコン膜３に次の工程において形成するｐ型拡散層を形成するための開口部６を選択的に形成する。
【００２２】
次に、開口部６内を含むｎ型低濃度層２上に、たとえばＰＢＦ（Poly Boron Film）などのドーピング材料を塗布する。続いて、約９００℃程度の雰囲気中にてｎ型高濃度基板１をアニールすることにより、そのｎ型低濃度層２にｐ型不純物であるＢ（ホウ素）をドーピングし、ｐ型拡散層７を形成する。続いて、Ｎ２（窒素）雰囲気中において、ｎ型高濃度基板１に約１０００℃程度の熱処理を施すことにより、ｐ型拡散層７とｎ型低濃度層２とによるｐｎ接合を形成し、ダイオード素子を形成することができる。
【００２３】
次に、図３に示すように、開口部６内を含むフォトレジスト膜４上に、たとえば蒸着法を用いてＰｄ（パラジウム）とＡｇ（銀）からなる膜厚１．０μｍ程度の金属膜（第１の金属膜）８を堆積する。続いて、図４に示すように、リフトオフ法によってフォトレジスト膜４を除去し、金属膜８を開口部６内に残す。次いで、図５に示すように、めっき法により、たとえばＡｇ膜を開口部６内の金属膜８から成長させることによって、高さ３５μｍ程度のバンプ電極（突起電極）ＢＭＰを形成する。
【００２４】
ところで、図６に示すように、蒸着法にて成膜した金属膜８には表面に高さ１μｍ〜２μｍ程度の凸部８Ａが形成されてしまうことがある。このような凸部８Ａが下地の金属膜８の表面に存在する状況下において、直流電源を用いためっき法によりバンプ電極ＢＭＰを形成すると、バンプ電極ＢＭＰとなるＡｇ膜の成長に凸部８Ａの外形が反映され、バンプ電極ＢＭＰの表面に凸部Ｔ１が形成されてしまうことを本発明者は見出した（図７参照）。このような凸部Ｔ１が形成されてしまった場合には、後の工程でバンプ電極ＢＭＰとジュメット線とを接続した際に、バンプ電極ＢＭＰとジュメット線との接触面積が縮小してしまうことから、バンプ電極ＢＭＰとジュメット線との接続部では抵抗値が増加してしまい、ダイオードの電圧特性が所望の特性と異なるものになってしまう不具合が生じる。また、バンプ電極ＢＭＰとジュメット線との接触面積が縮小してしまうことから、バンプ電極とジュメット線との接触強度が低下してしまう不具合も生じる。
【００２５】
ここで、本発明者は、交流電源を用いためっき法によりバンプ電極ＢＭＰを形成しようとすると、金属膜８の表面の凸部８Ａをエッチングできることを見出した。つまり、交流電流は、一方の極性成分（第１の極性成分）がめっき膜を成長させるように作用し、他方（第２の極性成分）がエッチングするように作用するものである。そこで、本実施の形態では、図８に示すような電流波形を有する交流電源を用いためっき法によりバンプ電極ＢＭＰを形成する。すなわち、めっき処理開始時から約７分間（第１の時間）は、たとえば電流値６０ｍＡ程度（第１の電流値）の交流電流（第１の交流電力）を印加することにより、金属膜８を１μｍ〜２μｍ程度エッチングする。それにより、金属膜８の表面の凸部８Ａを除去する。続いて、その電流波形のうち、バンプ電極ＢＭＰとなるＡｇ膜を成長させる極性成分のみが、たとえば４００ｍＡ程度（第２の電流値）まで上昇した波形を有する交流電流（第２の交流電力）を約６０分間（第２の時間）印加することにより、高さ３５μｍ程度のバンプ電極ＢＭＰを形成する。それにより、バンプ電極ＢＭＰの表面に凸部Ｔ１が形成されてしまうことを防ぐことができる。本発明者の行った実験によれば、直流電流のみを用いてめっき処理を行った場合に比べて歩留まりを約１０％向上することができた。その結果、後の工程でバンプ電極ＢＭＰとジュメット線とを接続した際に、バンプ電極ＢＭＰとジュメット線との接触面積が縮小してしまうことを防ぐことができるので、バンプ電極ＢＭＰとジュメット線との接続部での抵抗値の増加を防ぐことができる。すなわち、ダイオードの電圧特性が所望の特性と異なるものになってしまうことを防ぐことができる。また、バンプ電極ＢＭＰとジュメット線との接触面積が縮小してしまうことを防ぐことができるので、バンプ電極とジュメット線との接触強度の低下を防ぐことができる。
【００２６】
また、図８に示したような波形の交流電流を印加する代わりに、図９に示すような波形の電流を印加してもよい。すなわち、金属膜８のエッチングによって凸部８Ａを除去するまでの波形は、図に示した交流電流の波形と同様であるが、その後、バンプ電極ＢＭＰとなるＡｇ膜を成長させる極性（第１の極性）の４００ｍＡ程度の直流電流（第１の直流電力）を約６０分間（第２の時間）印加するものである。それによっても同様の効果を得ることができる。
【００２７】
次に、図１０に示すように、ｎ型高濃度基板１の裏面をグラインディングにより研削し、後述するパッケージ形態に合わせて、ｎ型高濃度基板１を薄くする。続いて、たとえばスピンエッチング装置を用いたウエットエッチング法により、ｎ型高濃度基板１の裏面をエッチングする。
【００２８】
続いて、ｎ型高濃度基板１を洗浄した後、たとえばスパッタリング法を用いてｎ型高濃度基板１の裏面にＡｇ（銀）膜を堆積し、裏面電極１７を形成する。続いて、ｎ型高濃度基板１上に形成されたダイオードの単位素子をダイシングにより分割し、単位素子のダイオードを有する半導体チップ１８を形成する。
【００２９】
次に、図１１に示すように、ジュメット電極形成用の比較的長いジュメット線を用意する。このジュメット線は、たとえばＦｅ（鉄）およびＮｉを主成分とする合金から形成された円柱状の芯部と、その芯部の外周に形成されたＣｕを主成分とする被覆層とから形成されている。続いて、そのジュメット線を、たとえばダイヤモンドカッターなどを用いて所定の長さに切断し、ジュメット電極２１、２２を形成する。なお、ジュメット電極２２については、後の工程で用いるため、図１１中での図示は省略する。
【００３０】
次に、外部リード２３をジュメット電極２１の端面の中心位置またはその近傍に接続（溶接）し、外部リード２４をジュメット電極２２の端面の中心位置またはその近傍に接続（圧着）する。この外部リード２３とジュメット電極２１との接続、および外部リード２４とジュメット電極２２との接続には、たとえばアーク溶接法またはスポット溶接法などを適用することができる。また、ジュメット電極２１、２２形成用のジュメット線の断面に外部リード２３（外部リード２４）を接続（溶接）した後に、ジュメット線を切断して、外部リード２３（外部リード２４）が接続（溶接）されたジュメット電極２１（ジュメット電極２２）を形成することもできる。なお、外部リード２４およびジュメット電極２２については、外部リード２３およびジュメット電極２１とほぼ同様の構造となるので、図１１中での図示は省略する。
【００３１】
次に、組立用治具２５を用いてガラス封止を行う。組立用治具２５の上面には、複数の円形の孔部が格子状に設けられている。孔部は、組立用治具２５の上面に形成されている。上記のように外部リード２３を接続したジュメット電極２１を、組立用治具２５の各孔部内に、ジュメット電極２１側を上に（外部リード２３側を下に）向けて挿入する。
【００３２】
次に、ガラス封止体となるガラス管２７にジュメット電極２１を嵌め合わせる。
【００３３】
次に、図１２に示すように、ガラス管２７内に、半導体チップ１８を投入する。これにより、半導体チップ１８が、ガラス管２７の孔内のジュメット電極２１上に配置される。この際、半導体チップ１８の主面（バンプ電極ＢＭＰ形成側の面）または裏面（裏面電極１７形成側の面）のいずれが上方を向いていてもよい。
【００３４】
次に、図１３に示すように、組立用治具２５の孔部内に、外部リード２４が接続されたジュメット電極２２を、ジュメット電極２２側を下に（外部リード２４側を上に）向けて挿入（投入）する。これにより、ジュメット電極２２はガラス管２７の孔内に嵌め合わされる。半導体チップ１８は、ジュメット電極２１、２２により挟まれる。そして、必要に応じて加圧器具（図示は省略）を用いてジュメット電極２２に対して荷重を加えることにより、半導体チップ１８に対してジュメット電極２１、２２を押圧した状態とする。
【００３５】
次に、ジュメット電極２１、２２、半導体チップ１８およびガラス管２７がセットされた組立用治具２５をガラス封止用の加熱装置（図示は省略）に投入し、所定の温度で加熱する。これにより、ガラス管２７が溶融して、ガラス管２７がジュメット電極２１、２２の外周面に融着する。加熱の後、冷却されてガラス管２７が硬化してガラス封止体となる。これにより、各部材が固定され、図１４に示すようなダイオードのパッケージが製造される。ガラス封止体とジュメット電極２１、２２の外周とが接着されるので、ジュメット電極２１とジュメット電極２２との間に位置する半導体チップ１８は気密封止される。製造されたパッケージは、組立用治具２５から取り出され、パッケージの極性を調べるための試験が行われ、パッケージのアノード側とカソード側とが判別され、必要に応じてマーキングが行われる。また、パッケージの配線基板への実装工程では、外部リード２３、２４が配線基板の配線パターンにはんだなどを介して接続される。
【００３６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００３７】
たとえば、前記実施の形態では、ダイオードのバンプ電極をめっき法にて形成する場合について説明したが、同様のバンプ電極形成工程は、バンプ電極を有する他の半導体装置（たとえばＬＤＣ（Liquid Crystal Display）ドライバ）のチップ上に形成するバンプ電極でも適用することができる。
【産業上の利用可能性】
【００３８】
本発明の半導体装置の製造方法は、たとえばバンプ電極を有し、そのバンプ電極で外部と電気的に接続するダイオードの製造工程にて適用することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施の形態である半導体装置の製造方法を説明する要部断面図である。
【図２】図１に続く半導体装置の製造工程中の要部断面図である。
【図３】図２に続く半導体装置の製造工程中の要部断面図である。
【図４】図３に続く半導体装置の製造工程中の要部断面図である。
【図５】図４に続く半導体装置の製造工程中の要部断面図である。
【図６】蒸着法にて成膜した金属膜に形成された凸部を説明する要部断面図である。
【図７】図６に示した凸部の存在下でめっき法によりバンプ電極を形成した場合において、バンプ電極に形成される凸部を説明する要部断面図である。
【図８】図５に示した半導体装置の製造工程中において、用いた交流電源の電流波形を示す説明図である。
【図９】図５に示した半導体装置の製造工程中において、用いた交流電源の電流波形を示す説明図である。
【図１０】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図１１】本発明の一実施の形態である半導体装置の製造工程中の要部断面図である。
【図１２】図１１に続く半導体装置の製造工程中の要部断面図である。
【図１３】図１２に続く半導体装置の製造工程中の要部断面図である。
【図１４】図１３に続く半導体装置の製造工程中の要部断面図である。
【符号の説明】
【００４０】
１  ｎ型高濃度基板（半導体ウエハ）
２  ｎ型低濃度層
３  酸化シリコン膜
４  フォトレジスト膜
６  開口部
７  ｐ型拡散層
８  金属膜（第１の金属膜）
８Ａ  凸部
１７  裏面電極
１８  半導体チップ
２１、２２  ジュメット電極
２３、２４  外部リード
２５  組立用治具
２７  ガラス管
ＢＭＰ  バンプ電極（突起電極）
Ｔ１  凸部
【図１】
2007048924.tif 000003
【図２】
2007048924.tif 000004
【図３】
2007048924.tif 000005
【図４】
2007048924.tif 000006
【図５】
2007048924.tif 000007
【図６】
2007048924.tif 000008
【図７】
2007048924.tif 000009
【図８】
2007048924.tif 000010
【図９】
2007048924.tif 000011
【図１０】
2007048924.tif 000012
【図１１】
2007048924.tif 000013
【図１２】
2007048924.tif 000014
【図１３】
2007048924.tif 000015
【図１４】
2007048924.tif 000016