(57)【要約】      （修正有）【課題】差動増幅回路の後段に比較回路を接続し、比較回路に差動増幅回路から供給される電圧値を基準電圧と比較して比較結果を得るに際して、この基準電圧を簡素な構成で実効的に高精度のものとして得るようにした差動増幅・比較回路及び比較回路における基準電圧設定方法を提供する。【解決手段】ソース同士が結合されて差動対をなす第１ＦＥＴ１１０および第２ＦＥＴ１２０の各ドレイン側である第１出力端および第２出力端１２２間の電圧を均等に二分割した中点電圧（１７０）であるコモン電圧Ｖcomを第３ＦＥＴ１５０と第４ＦＥＴ１６０との各ゲートに共通に供給すると共に、このコモン電圧を基準電圧として比較回路の基準入力端にも供給する。【選択図】図１
2007243635.tif 000002
【特許請求の範囲】
【請求項１】
差動増幅回路と比較回路とが接続されて構成された差動増幅・比較回路であって、
前記差動増幅回路は、自己のゲートが前記差動増幅回路の第１入力端とされドレインが第１出力端とされた第１ＦＥＴと、自己のゲートが前記差動増幅回路の第２入力端とされドレインが第２出力端とされた第２ＦＥＴと、前記第１ＦＥＴのソースと前記第２ＦＥＴのソースとを共通にして一端に接続し他端を第１電圧点に接続した電流源と、前記第１ＦＥＴのドレインと前記第１電圧点とは異なる所定の電圧値をとる第２電圧点との間に自己のソース−ドレインが接続されて介挿された第３ＦＥＴと、前記第２ＦＥＴのドレインと前記第２電圧点との間に自己のソース−ドレインが接続されて介挿された第４ＦＥＴと、前記第１出力端と第２出力端の間に直列に介挿された値の等しい第１抵抗および第２抵抗と、前記第１抵抗および第２抵抗の接続中点であるコモン電圧点のコモン電圧を前記第３ＦＥＴおよび第４ＦＥＴの各ゲートに共通に供給するコモン電圧供給回路と、前記コモン電圧を他の回路に基準電圧として供給するための基準電圧供給回路とを含んで構成され、
前記比較回路は、自己の基準入力端が前記コモン電圧点に前記差動増幅回路側の基準電圧供給回路によって接続されていることを特徴とする差動増幅・比較回路。
【請求項２】
前記記比較回路は、自己の比較信号入力端が前記差動増幅回路の第１出力端に接続された第１比較器と、自己の比較信号入力端が前記差動増幅回路の第２出力端に接続された第２比較器とを含んで構成され、且つ、前記第１比較器および第２比較器の各基準入力端が共通の前記コモン電圧点に前記差動増幅回路側の基準電圧供給回路によって接続されていることを特徴とする請求項１に記載の差動増幅・比較回路。
【請求項３】
ソース同士が結合されて差動対をなす第１ＦＥＴおよび第２ＦＥＴの各ドレイン側である第１出力端および第２出力端間の電圧を均等に分割する如く分圧し、該分圧による出力であるコモン電圧を、前記第１ＦＥＴおよび第２ＦＥＴの各ソース側と両者に共通の電圧点との間に各介挿された第３ＦＥＴおよび第４ＦＥＴの各ゲートに共通に供給する構成の差動増幅回路の後段で、前記第１出力端および第２出力端からの出力電圧を所定の基準電圧と比較するに際して、当該所定の基準電圧を前記差動増幅回路のコモン電圧とすることを特徴とする基準電圧設定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超短距離無線通信機の回路等として適合する、差動増幅回路と該差動増幅回路の出力を所定の基準電圧と比較して比較出力と得る比較回路とが結合されてなる差動増幅・比較回路及び前記比較回路における基準電圧設定方法に関し、特に、当該基準電圧の供給に関する構成の簡素化に関する。
【背景技術】
【０００２】
一般に、電圧比較回路において安定で正確な基準電圧の確保は極めて重要である。例えば、ＡＤ変換器における各比較回路に適用される比較回路においてもこの課題は顕著であり、相応の精度が確保されつつ要求仕様が緩和され得るような技術に関する提案もなされている（例えば特許文献１および特許文献２参照）。
また一方、携帯電話等の電池で動作する無線通信用の高周波ＩＣ内に用いる差動増幅回路の低電源電圧動作を実現し、低消費電力化を図った差動増幅回路を提供しようといった提案もなされている(例えば特許文献３参照)。
【０００３】
更に、小型化が可能であるにもかかわらず、平衡度の高い平衡信号を出力する差動増幅器を提供しようといった提案もなされている（例えば特許文献４参照）。
更にまた、第１及び第２の入力端子の初期電圧が入力ダイナミックレンジの範囲外であっても確実に増幅動作を開始することができる全差動増幅器を提供するための提案もなされている（例えば特許文献５参照）。
【特許文献１】特開２００３−０７８４１５号公報（段落００２０〜段落００２５、図１）
【特許文献２】特開２００４−０１５３４７号公報（段落００１０〜段落００１４、図４）
【特許文献３】特開２００５−３４１１４９号公報（段落００１３〜段落００１４、図１）
【特許文献４】特開２００５−２８６９９３号公報（段落０００５〜段落０００６、図２）
【特許文献５】特開２０００−３２３９４０号公報（段落００１７〜段落００１８、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述した各特許文献所載の技術では、差動増幅回路の後段に比較回路を接続し、比較回路に差動増幅回路から供給される電圧値を基準電圧と比較して比較結果を得るに際して、この基準電圧を如何に簡素な構成で実効的に高精度のものとして得るかといった視点からの技術課題の認識はなく、従ってこの課題に応え得るような提案はなされていない。
本発明は叙上のような状況に鑑みてなされたものであり、差動増幅回路の後段に比較回路を接続し、比較回路に差動増幅回路から供給される電圧値を基準電圧と比較して比較結果を得るに際して、この基準電圧を簡素な構成で実効的に高精度のものとして得るようにした差動増幅・比較回路及び比較回路における基準電圧設定方法を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記課題を解決するべく、本願では次に列記するような技術を提案する。
（１）差動増幅回路と比較回路とが接続されて構成された差動増幅・比較回路であって、
前記差動増幅回路は、自己のゲートが前記差動増幅回路の第１入力端とされドレインが
第１出力端とされた第１ＦＥＴと、自己のゲートが前記差動増幅回路の第２入力端とされドレインが第２出力端とされた第２ＦＥＴと、前記第１ＦＥＴのソースと前記第２ＦＥＴのソースとを共通にして一端に接続し他端を第１電圧点に接続した電流源と、前記第１ＦＥＴのドレインと前記第１電圧点とは異なる所定の電圧値をとる第２電圧点との間に自己のソース−ドレインが接続されて介挿された第３ＦＥＴと、前記第２ＦＥＴのドレインと前記第２電圧点との間に自己のソース−ドレインが接続されて介挿された第４ＦＥＴと、前記第１出力端と第２出力端の間に直列に介挿された値の等しい第１抵抗および第２抵抗と、前記第１抵抗および第２抵抗の接続中点であるコモン電圧点のコモン電圧を前記第３ＦＥＴおよび第４ＦＥＴの各ゲートに共通に供給するコモン電圧供給回路と、前記コモン電圧を他の回路に基準電圧として供給するための基準電圧供給回路とを含んで構成され、
前記比較回路は、自己の基準入力端が前記コモン電圧点に前記差動増幅回路側の基準電圧供給回路によって接続されていることを特徴とする差動増幅・比較回路。
【０００６】
上記（１）の差動増幅・比較回路では、第１ＦＥＴと第２ＦＥＴとの各ソース側である本差動増幅回路の第１出力端と第２出力端の間の電圧を均等に二分割した中点電圧であるコモン電圧を第３ＦＥＴと第４ＦＥＴとの各ゲートに共通に供給すると共に、このコモン電圧を基準電圧として比較回路の基準入力端にも供給することにより、別個の基準電圧の発生のための回路を設けることなく、簡素な構成で安定した動作が可能になる。
【０００７】
（２）前記記比較回路は、自己の比較信号入力端が前記差動増幅回路の第１出力端に接続された第１比較器と、自己の比較信号入力端が前記差動増幅回路の第２出力端に接続された第２比較器とを含んで構成され、且つ、前記第１比較器および第２比較器の各基準入力端が共通の前記コモン電圧点に前記差動増幅回路側の基準電圧供給回路によって接続されていることを特徴とする（１）の差動増幅・比較回路。
【０００８】
上記（２）の差動増幅・比較回路では、（１）の差動増幅・比較回路において特に、上記コモン電圧点が比較回路側の一対の第１比較器および第２比較器に共通の基準電圧としてこれら比較回路の基準入力端に供給され、別個の基準電圧の発生のための回路を設けることなく、簡素な構成で安定した動作が可能になる。
【０００９】
（３）ソース同士が結合されて差動対をなす第１ＦＥＴおよび第２ＦＥＴの各ドレイン側である第１出力端および第２出力端間の電圧を均等に分割する如く分圧し、該分圧による出力であるコモン電圧を、前記第１ＦＥＴおよび第２ＦＥＴの各ソース側と両者に共通の電圧点との間に各介挿された第３ＦＥＴおよび第４ＦＥＴの各ゲートに共通に供給する構成の差動増幅回路の後段で、前記第１出力端および第２出力端からの出力電圧を所定の基準電圧と比較するに際して、当該所定の基準電圧を前記差動増幅回路のコモン電圧とすることを特徴とする基準電圧設定方法。
【００１０】
上記（３）の基準電圧設定方法では、ソース同士が結合されて差動対をなす第１ＦＥＴおよび第２ＦＥＴの各ドレイン側である第１出力端および第２出力端間の電圧を均等に二分割した中点電圧であるコモン電圧を第３ＦＥＴと第４ＦＥＴとの各ゲートに共通に供給すると共に、このコモン電圧を基準電圧として比較回路の基準入力端にも供給することにより、簡素な構成で安定した動作が可能になる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態を図面を参照して説明する。尚、以下に参照する図においては、便宜上、説明の主題となる要部は適宜誇張し、要部以外については適宜簡略化し乃至省略されている。
図１は、本発明の実施の形態としての差動増幅・比較回路１を表す回路図である。差動増幅回路１０は、ゲートがこの増幅回路１０の第１入力端１１１（この第１入力端１０
１への入力信号をＶin-pと表記）とされ、ドレインが第１出力端１１２（この第１出力端１１２からの出力信号をＶout-pと表記）とされた第１ＦＥＴ１１０と、ゲートが第２入
力端１２１（この第２入力端１２１への入力信号をＶin-nと表記）に接続されドレインが第２出力端１２２（この第２出力端１２２からの出力信号をＶout-nと表記）に接続され
た第２ＦＥＴ１２０を有する。
【００１２】
更に、第１ＦＥＴ１１０のソースと第２ＦＥＴ１２０のソースとを共通にして一端１３１に接続し他端１３２を第１電圧点１３３（本例では接地電位点）に接続した電流源１３０と、第１ＦＥＴ１１０のドレインと第１電圧点１３３とは異なる所定の電圧値（本例では電源電圧Ｖdd）をとる第２電圧点１４０との間に自己のソース−ドレインが接続されて介挿された第３ＦＥＴ１５０と、第２ＦＥＴ１２０のドレインと第２電圧点１４０との間に自己のソース−ドレインが接続されて介挿された第４ＦＥＴ１６０が設けられている。
【００１３】
更にまた、第１出力端１１２と第２出力端１２２の間に直列に介挿された値の等しい第１抵抗Ｒ１および第２抵抗Ｒ２と、第１抵抗Ｒ１および第２抵抗Ｒ２の接続中点であるコモン電圧点１７０のコモン電圧Ｖcomを第３ＦＥＴ１５０および第４ＦＥＴ１６０の各ゲ
ートに共通に供給する配線であるコモン電圧供給回路１７１、および、コモン電圧点１７０のコモン電圧Ｖcomを他の回路に基準電圧として供給するための基準電圧供給回路１７
２が設けられ、以上の各部を含んで差動増幅回路１０が構成されている。
【００１４】
一方、比較回路２０は、比較信号入力端２１１が差動増幅回路１０の第１出力端１１２に接続された第１比較器２１０と、比較信号入力端２２１が差動増幅回路１０の第２出力端１２２に接続された第２比較器２２０とを含んで構成され、且つ、第１比較器２１０および第２比較器２２０の各基準入力端２１２、２２２（これらに供給される基準電圧値をVrefと表記）が共通のコモン電圧点１７０に差動増幅回路１０側の（本例では一本の導体である）基準電圧供給回路１７２を通して接続され、コモン電圧点１７０におけるコモン電圧Ｖcomが供給されるように構成されている。
【００１５】
本発明の差動増幅・比較回路１では、上述のように、第１ＦＥＴ１１０と第２ＦＥＴ１２０との各ソース側である作動増幅回路１０の第１出力端１１２と第２出力端１２２の間の電圧を均等に二分割した中点電圧であるコモン電圧Ｖcomを第３ＦＥＴ１５０と第４Ｆ
ＥＴ１６０との各ゲートに共通に供給すると共に、このコモン電圧Ｖcomを基準電圧Vref
として比較回路２０の基準入力端２１２、２２２にも供給することにより、別個の基準電圧の発生のための回路を設けることなく、簡素な構成で安定した動作が可能になる。
【００１６】
図２は、図１の差動増幅・比較回路１における差動増幅回路１０の特性を表す信号波形図である。
コモン電圧ＶcomはＶcom＝（Ｖin-p＋Ｖout-n）／２となり、Ｖin-p＝−Ｖout-nなる関係にあることから、直流電圧となる。
【００１７】
図では差動増幅回路１０の第１出力端１１２からの出力信号をＶout-p、および、第２
出力端１２２からの出力信号をＶout-n、ならびに、コモン電圧点（第１抵抗Ｒ１および
第２抵抗Ｒ２の接続中点）１７０のコモン電圧Ｖcomの関係が表されている。図において
横軸は時間であるが、表記された数値は、時間の経過を或る相対値で表したもので一定の単位における量を表すものではない。
【００１８】
図からも理解されるとおり、コモン電圧Ｖcomは、差動増幅回路１０の構成、従って、
動作の対象性から、第１出力端１１２からの出力信号Ｖout-pおよび第２出力端１２２か
らの出力信号Ｖout-nの値の変動がコモン電圧点１７０では丁度相殺されて、安定的に一
定値を維持する。
従って、このように安定したコモン電圧Ｖcomを比較回路２０の基準電圧値Vrefとして
設定することによって、同相ノイズの影響が相殺された安定した比較判定結果を得ることができる。このような作用については、次の図３を参照してさらに説明する。
【００１９】
図３は、図１における本発明の差動増幅・比較回路と、従来の回路における特性の比較を表す図である。
図３（Ａ）は、差動増幅回路１０の第１出力端１１２からの出力信号Ｖout-pおよび第
２出力端１２２からの出力信号Ｖout-nを、図１の比較回路２０とは異なる従来の一般的
な比較回路に供給して比較判定結果を得る場合を表している。ここに想定された従来の一般的な比較回路とは、図示は省略するが、基準電圧値Vrefを、コモン電圧Ｖcomを得るコ
モン電圧点１７０とは独立した別個の基準電圧発生回路から供給する構成のものである。これに対し、図３（B）は、本発明の差動増幅・比較回路における特性を表している。
【００２０】
図３（Ａ）の従来の回路では、入力側に同相のノイズが重畳すると比較回路における２つの比較器の出力で双方の出力が同じになってしまう期間が発生する。このような場合には、ベースバンドでサンプリングすると誤動作を誘発する虞がある。
これに対し、図３（B）の本発明の差動増幅・比較回路では、基準電圧がノイズに追随
するために２つの比較器の出力で双方の出力が同じになってしまう期間が発生せず誤動作が発生しない。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態としての差動増幅・比較回路を表す回路図である。
【図２】図１の差動増幅・比較回路における差動増幅回路の特性を表す信号波形図である。
【図３】図１における本発明の差動増幅・比較回路と、従来の回路における特性の比較を表す図である。
【符号の説明】
【００２２】
１…差動増幅・比較回路  １０…増幅回路  ２０…比較回路  １１０…第１ＦＥＴ      １１１…第１入力端  １１２…第１出力端  １２０…第２ＦＥＴ  １２１…第２入力端  １２２…第２出力端  １３０…電流源  １３１…一端  １３２…他端  １３３…第１電圧点  １４０…第２電圧点  １５０…第３ＦＥＴ  １６０…第４ＦＥＴ  １７０…接続中点（コモン電圧点）      １７１…コモン電圧供給回路  １７２…基準電圧供給回路  ２１０…第１比較器  ２１１…比較信号入力端  ２１２…基準入力端  ２２０…第２比較器  ２２１…比較信号入力端  ２２２…基準入力端  Ｒ１…第１抵抗  Ｒ２…第２抵抗
【図１】
2007243635.tif 000003
【図２】
2007243635.tif 000004
【図３】
2007243635.tif 000005