(57)【要約】【課題】イメージセンサで使用することができ、従来技術の限界と短所に起因する問題を根本的に克服できる信号発生器と信号発生方法を提供する。【解決手段】CMOSイメージセンサは、APSアレイ及びAPSアレイに対応するノイズ除去器アレイを含む。CMOSイメージセンサアレイを作動させる方法は、外部ノイズをAPSアレイに複製する可変基準信号を発生させる段階と、可変基準信号をノイズ除去器アレイに出力する段階と、ノイズ除去器アレイで可変基準信号を使ってAPSアレイに対する内部ノイズと外部ノイズとを除去する段階と、を含む。【選択図】図５
2007159115.tif 000002
【特許請求の範囲】
【請求項１】
APS(active pixel sensor)アレイと前記APSアレイに対応するノイズ除去器アレイ(noise canceller array)とを備えるCMOSイメージセンサを駆動させる方法において、
外部ノイズを前記APSアレイでミラーリングする可変基準信号を発生させる段階と、
前記可変基準信号を前記ノイズ除去器アレイに出力する段階と、
前記ノイズ除去器アレイで前記可変基準信号を使用して、前記APSアレイに対する内部ノイズと外部ノイズとを除去する段階と、を含むことを特徴とするCMOSイメージセンサを駆動させる方法。
【請求項２】
前記可変基準信号を発生させる段階は、前記APSアレイに電圧を供給する電源のノイズをミラーリングする段階を含むことを特徴とする請求項１に記載のCMOSイメージセンサを駆動させる方法。
【請求項３】
前記電源のノイズをミラーリングする段階は、前記APSアレイ内のピクセルのピクセル動作と前記電源からの電圧によって複製された信号を発生させる段階を含むことを特徴とする請求項２に記載のCMOSイメージセンサを駆動させる方法。
【請求項４】
前記可変基準信号を発生させる段階は、前記複製された信号を一定した基準電圧に加える段階をさらに含むことを特徴とする請求項３に記載のCMOSイメージセンサを駆動させる方法。
【請求項５】
前記複製された信号を発生させる段階は、前記APSアレイ内のピクセル構造と等価であるピクセル構造を有するオプティカルブラックピクセル(optical black pixel)を提供し、前記電源の前記電圧を前記オプティカルブラックピクセルに供給する段階を含むことを特徴とする請求項３に記載のCMOSイメージセンサを駆動させる方法。
【請求項６】
前記複製された信号を発生させる段階は、前記APSアレイ内の前記ピクセルの入力電圧に対する応答と同一の入力電圧に対する応答とを有する等価回路を提供し、前記電源の前記電圧を前記等価回路に供給する段階を含むことを特徴とする請求項３に記載のCMOSイメージセンサを駆動させる方法。
【請求項７】
前記可変基準信号を発生させる段階は、前記ノイズ除去器アレイ内にスイッチングオフセット(switching offset)ノイズをミラーリングする段階をさらに含むことを特徴とする請求項３に記載のCMOSイメージセンサを駆動させる方法。
【請求項８】
前記可変基準信号を発生させる段階は、前記ノイズ除去器アレイのノイズ除去器の構造と等価の構造を有するダミー(dummy)ノイズ除去器に前記複製された信号を供給する段階をさらに含むことを特徴とする請求項７に記載のCMOSイメージセンサを駆動させる方法。
【請求項９】
前記可変基準信号を発生させる段階は、スイッチングオフセットノイズを前記ノイズ除去器アレイ内にミラーリングする段階を含むことを特徴とする請求項１に記載のCMOSイメージセンサを駆動させる方法。
【請求項１０】
前記可変基準信号を発生させる段階は、前記ノイズ除去器アレイのノイズ除去器の構造と等価の構造を有するダミーノイズ除去器に一定基準信号を供給する段階をさらに含むことを特徴とする請求項９に記載のCMOSイメージセンサを駆動させる方法。
【請求項１１】
APSアレイと前記APSアレイに対応するノイズ除去器アレイとを備えるCMOSイメージセンサとともに使用される装置において、前記装置は、
外部ノイズを前記APSアレイにミラーリングする可変基準信号を発生させ、発生した前記可変基準信号を前記ノイズ除去器アレイに出力するための可変基準信号発生器を備えることを特徴とする装置。
【請求項１２】
前記可変基準信号は、前記APSアレイに電圧を供給する電源でノイズをミラーリングすることを特徴とする請求項１１に記載の装置。
【請求項１３】
前記装置は、
前記APSアレイ内のピクセルのピクセル動作と前記電源の前記電圧によって複製された信号を発生させるための複製部をさらに含むことを特徴とする請求項１２に記載の装置。
【請求項１４】
前記可変基準信号発生器は、前記複製された信号と一定した基準信号とを加えるための比較器を含むことを特徴とする請求項１３に記載の装置。
【請求項１５】
前記複製部は、
前記APSアレイ内の前記ピクセルの構造と等価のピクセル構造を有するオプティカルブラックピクセルを含み、前記オプティカルブロックピクセルは前記電源から前記電圧を供給されることを特徴とする請求項１３に記載の装置。
【請求項１６】
前記複製部は,
前記APSアレイ内の前記ピクセルの入力電圧に対する応答と同一の入力電圧に対する応答とを有する等価回路を含み、前記等価回路は前記電源から前記電圧を供給されることを特徴とする請求項１３に記載の装置。
【請求項１７】
前記可変基準信号は、スイッチングオフセットノイズを前記ノイズ除去器アレイ内にさらにミラーリングすることを特徴とする請求項１３に記載の装置。
【請求項１８】
前記基準信号発生器は、
前記ノイズ除去器アレイのノイズ除去器と等価の構造を有するダミーノイズ除去器を含み、前記ダミーノイズ除去器は前記複製された信号を受信することを特徴とする請求項１７に記載の装置。
【請求項１９】
前記可変基準信号は、スイッチングオフセットノイズを前記ノイズ除去器アレイ内にミラーリングすることを特徴とする請求項１１に記載の装置。
【請求項２０】
前記可変基準信号発生器は、前記ノイズ除去器アレイのノイズ除去器と等価の構造を有するダミーノイズ除去器を備えることを特徴とする請求項１９に記載の装置。
【請求項２１】
前記可変基準信号発生器は、複数のダミーノイズ除去器を含むことを特徴とする請求項２０に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサで使用される信号発生器及び信号発生方法に係り、より詳細には、改善されたノイズ減少及び/または除去特性及び向上した画質を有するCMOSイメージセンサ及びCMOSイメージセンサの駆動方法に関する。
【背景技術】
【０００２】
イメージセンサは、ロボット工学、交通、自動車、人工衛星基盤装置、及びナビゲーションなどに使われる。イメージセンサは、半導体基板の上に形成された２次元のピクセルアレイ(pixel array)を備え、各ピクセルアレイはイメージフレーム(image frame)のイメージフィールド(image field)に対応する。
【０００３】
イメージセンサは、例えば、可視光線などのエネルギを感知し、感知されたエネルギ量に対応する電荷を蓄積できる光電子変換素子(photoelectric conversion element)を備える。例えば、ピクセルアレイの各ピクセルは光電子変換素子を備え、この光電子変換素子の表面に光子が衝突する時、自由電荷キャリア(carrier)が発生する。このような自由電荷キャリアは、各光電子変換素子によって集められる。集められた電荷キャリアは、各々の量に対応する電流や電圧などの出力信号に変換される。
【０００４】
ピクセルアレイの多数のピクセルの各々は出力信号を出力し、各出力信号は出力回路に印加され、感知されたエネルギの量に対応するイメージを生成させるのに使われる。
【０００５】
電荷結合素子(charge coupled device、以下"CCD"と言う)イメージセンサとCMOSイメージセンサなど、多様な類型のイメージセンサが知られている。CCDイメージセンサとCMOSイメージセンサとを比べると、CMOSイメージセンサは一般的なCMOS工程によって製造することができ、他のCMOS装置とともに一つのチップに集積されて素子を小型化することができ、相対的に駆動電圧が低く、相対的に消費電力が少ないという長所がある。
【０００６】
しかし、CCDイメージセンサと比べると、CMOSイメージセンサは、APS(active pixel sensor、以下"APS"と言う)から受信したアナログ信号をデジタル信号に変換するため、一般的に高解像度のアナログ−デジタル変換器(ADC)を必要とする。
【０００７】
イメージセンサによって発生したイメージの質は、イメージセンサの信号対ノイズ比(S/N)と直接的に関連があるが、イメージセンサの信号対ノイズ比が高くなるほど、イメージセンサによって発生したイメージの解像度などのイメージの質は次第に向上する。CMOSイメージセンサは、ノイズを減らして信号対ノイズ比を増加させるために、相関二重サンプリング(correlated double sampling、以下"CDS"と言う)を実行するADCを使う。CDSを実行するこのようなADCは、ADC自体の特性に対応するノイズを減らす。しかし、CDSを実行するADCも、各ADC以外に各ピクセル部分によって発生する電源ノイズなど、他の形態のノイズを減らしたり除去することはできない。
【０００８】
さらに高い解像度を実現できるイメージセンサに対する要求が増加している。このような要求が増加する理由は、チップサイズが減少しており、イメージの質に対するノイズの否定的な影響が増加しているためである。したがって、改善されたノイズ減少特性と改善されたイメージの質を備えたイメージセンサの設計及び/または構造が要求される。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする技術的な課題は、イメージセンサで使用することができ、従来技術の限界と短所に起因する問題を根本的に克服できる信号発生器と信号発生方法を提供することである。
【００１０】
本発明の実施形態の特徴は、改善されたノイズ減少及び/または除去特性と改善されたイメージ特性を有するCMOSイメージセンサ及びCMOSイメージセンサ駆動方法を提供することである。
【００１１】
本発明の実施形態の個々の特徴は、CMOSイメージセンサの電源ノイズを減らすか除去することである。
【００１２】
本発明の実施形態の個々の特徴は、CMOSイメージセンサのスイッチングノイズを除去することである。
【００１３】
本発明の実施形態の個々の特徴は、CMOSイメージセンサのスイッチングノイズと電源ノイズとを減らすか除去することである。
【００１４】
本発明の実施形態の個々の特徴は、周知のCMOSイメージセンサの構成要素を利用するか、この構成要素とともにスイッチングノイズ及び電源ノイズの減少のための装置と方法とを提供することである。
【課題を解決するための手段】
【００１５】
前記した技術的課題を達成するためのAPS(active pixel sensor)アレイと前記APSアレイに対応するノイズ除去器アレイとを備えるCMOSイメージセンサを駆動させる方法は、外部ノイズを前記APSアレイに複製(mirror)する可変基準信号を発生させる段階と、前記可変基準信号を前記ノイズ除去器アレイに出力する段階と、 前記ノイズ除去器アレイで前記可変基準信号を使用して前記APSアレイに対する内部ノイズと外部ノイズとを除去する段階と、を含む。
【００１６】
前記可変基準信号を発生させる段階は、前記APSアレイに電圧を供給する電源のノイズをミラーリングする段階を含む。前記電源のノイズをミラーリングする段階は、前記APSアレイ内のピクセルのピクセル動作と前記電源からの電圧によって複製された信号を発生させる段階を含む。前記可変基準信号を発生させる段階は、前記複製された信号を一定した基準電圧に加える段階をさらに含む。前記複製された信号を発生させる段階は、前記APSアレイ内のピクセル構造と等価であるピクセル構造を有するオプティカルブラックピクセル(optical black pixel)を提供し、前記電源の前記電圧を前記オプティカルブラックピクセルに供給する段階を含む。
【００１７】
前記複製された信号を発生させる段階は、前記APSアレイ内の前記ピクセルの入力電圧に対する応答と同一の入力電圧に対する応答とを有する等価回路を提供し、前記電源の前記電圧を前記等価回路に供給する段階を含む。前記可変基準信号を発生させる段階は、前記ノイズ除去器内にスイッチングオフセット(switching offset)ノイズを複製する段階をさらに含む。
【００１８】
前記可変基準信号を発生させる段階は、前記ノイズ除去器アレイのノイズ除去器の構造と等価の構造を有するダミー(dummy)ノイズ除去器に前記複製された信号を供給する段階をさらに含む。前記可変基準信号を発生させる段階は、スイッチングオフセットノイズを前記ノイズ除去器アレイ内に複製する段階を含む。前記可変基準信号を発生させる段階は、前記ノイズ除去器アレイのノイズ除去器の構造と等価の構造を有するダミーノイズ除去器に一定基準信号を供給する段階をさらに含む。
【００１９】
前記技術的課題を達成するためのAPSアレイと前記APSアレイに対応するノイズ除去器アレイとを備えるCMOSイメージセンサとともに使用される装置において、前記装置は外部ノイズを前記APSアレイに複製する可変基準信号を発生させ、発生した前記可変基準信号を前記ノイズ除去器アレイに出力するための可変基準信号発生器を含む。前記可変基準信号は、前記APSアレイに電圧を供給する電源でノイズを複製する。前記装置は、前記APSアレイ内のピクセルのピクセル動作と前記電源の前記電圧によって複製された信号を発生させるための複製部をさらに含む。前記可変基準信号発生器は、前記複製された信号と一定した基準信号を加えるための比較器を含む。
【００２０】
前記複製部は、前記APSアレイ内の前記ピクセルの構造と等価のピクセル構造を有するオプティカルブロックピクセルを備え、前記オプティカルブロックピクセルは前記電源から前記電圧を供給される。前記複製部は、前記APSアレイ内の前記ピクセルの入力電圧に対する応答と同一の入力電圧に対する応答とを有する等価回路を備え、前記等価回路は前記電源から前記電圧を供給される。前記可変基準信号は、スイッチングオフセットノイズを前記ノイズ除去器アレイ内にさらに複製する。前記基準信号発生器は、前記ノイズ除去器アレイのノイズ除去器と等価の構造を有するダミーノイズ除去器を備え、前記ダミーノイズ除去器は前記複製された信号を受信する。
【００２１】
前記可変基準信号は、スイッチングオフセットノイズを前記ノイズ除去器アレイ内に複製する。前記可変基準信号発生器は、前記ノイズ除去器アレイのノイズ除去器と等価の構造を有するダミーノイズ除去器を含む。前記可変基準信号発生器は、多数のダミーノイズ除去器を含む。
【発明の効果】
【００２２】
本発明によるCMOSイメージセンサ及びその駆動方法は、ノイズを減らすか除去し、向上したイメージ特性を有する。
【発明を実施するための最良の形態】
【００２３】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
【００２４】
以下、添付した図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳しく説明する。各図面に付された同じ参照符号は、同じ部材を表す。実施形態についての説明において、"ロー"(LOW)と"ハイ"(HIGH)という用語の各々は、論理値"0"と"1"を表すなど論理的に反対の信号値または信号レベルを意味する。これらの"ロー"と"ハイ"という用語は、ある特定の電圧レベルに対応するものではない。
【００２５】
図１は、本発明による観点で適用できるCMOSイメージセンサの一般的なブロック図を表し、図２は、本発明による観点で適用できるCMOSイメージセンサのピクセルの構造図を表す。
【００２６】
図１を参照すれば、CMOSイメージセンサ５は、ロードライバ(row driver)１０、APS(active pixel sensor)アレイ２０、CDS(correlated double sampling)アレイ３０、デジタルコード出力部４０、及び基準電圧発生器５０を備える。
【００２７】
ロードライバ１０は、コントローラ(図示せず)からタイミング信号及び/または少なくとも一つ以上の制御信号を受信し、APSアレイ２０に多数の駆動信号を印加する。駆動信号は、APSアレイ２０のピクセルのリードアウト(read-out)動作(例えば、吸収された電荷を読取る動作)を制御する。
【００２８】
駆動信号は、リセット信号RX、伝送信号TX、及び/またはピクセル選択信号SELを含む。本発明の実施形態で、駆動信号はローワイズ方式(row-wise manner)でAPSアレイ２０に印加される。例えば、APSアレイ２０の各行(row)に対応する駆動信号は順次的に印加される。
【００２９】
APSアレイ２０は、各々が図２に図示された構造を有する多数のピクセル２２を備える。ピクセル２２は、行と列とのマトリックス状に配列される。例えば、n行とm列のAPSアレイは、n×m個のピクセル２２を備える。ここで、nとmは、定数である。ピクセル２２の各々は、イメージフレーム内の物体から反射された光を吸収することができ、吸収された光エネルギを電気的信号に変換する。前述したように、APSアレイ２０は、ロードライバ１０から多数の駆動信号を受信する。APSアレイ２０のピクセル２２の各々によって発生した電気的信号は、CDSアレイ３０に印加される。
【００３０】
図２に図示されたように、多数のピクセル２２の各々は、光電子変換素子PD、リセット素子TRX、伝送素子TTX、電荷検出素子N、増幅部TAMP、及び選択素子TSELを備える。
【００３１】
光電子変換素子PDは、フォトダイオード(photodiode)、フォトトランジスタ(phototransistor)、フォトゲート(photogate)、またはピンドフォトダイオード(Pinned Photo Diode; PPD)などとして実現可能である。光電子変換素子PDは、物体から反射された光を吸収して発生した電荷を集めうる。
【００３２】
伝送素子TTXは、光電子変換素子PDによって集められた電荷を電荷検出素子Nに伝送するためのスイッチやトランジスタとして実現可能である。伝送素子TTXは、例えば、少なくとも一つ以上のトランジスタを備えうる。図示されたように、伝送素子TTXは、伝送信号TXによって制御されうる。
【００３３】
リセット素子TRXは、リセット信号RXを伝送するためのスイッチやトランジスタとして具現可能である。図示されたように、リセット素子TRXは、リセット信号RXによって制御されうる。リセット素子TRXは、電荷検出素子Nを周期的にリセットする。図示されたように、リセット素子TRXは、外部電源VDD_Pに接続されたドレインを備える。
【００３４】
電荷検出素子Nは、例えば、フローティング拡散(floating diffusion、FD)領域である。電荷検出素子Nは、伝送素子TTXと増幅部TAMPとの間の電気的ノードに対応され、伝送素子TTXを介して光電子変換素子PDによって収集された電荷を受信する。図２に図示されたピクセル構造のように、電荷検出素子Nは、リセット素子TRXのソース、増幅部TAMPのゲート、及び/または伝送素子TTXに接続される。電荷検出素子Nは、電荷が蓄積的に集まる寄生キャパシタンス(capacitance)を有しうる。図２に図示されたキャパシタCpは、寄生キャパシタンスに対応するものであり、別途の追加的な素子ではない。
【００３５】
増幅器TAMPは、例えば、ピクセル２２外部の定電流源(図示せず)と結合したソースフォロワ(source follower)増幅器である。増幅器TAMPは、例えば、電荷検出素子Nによって受信された電圧に対応する可変電圧である出力信号OUTを出力する。図示されたように、増幅器TAMPのソースは、選択素子TSELのドレインに接続され、増幅器TAMPのドレインは外部電源VDD_Pに接続される。
【００３６】
選択素子TSELは、ローワイズ(row wise)方式で読取られる各ピクセル２２の選択を可能にする。各ピクセル２２がピクセル選択信号SELによって選択されれば、各ピクセル２２はピクセル出力信号APS_Oを出力する。図２に図示されたように、選択素子TSELのゲートは、ピクセル選択信号SELを受信し、選択素子TSELのソースは接地電圧VSS_Pに接続されるバイアス電流源(IBIAS)に接続される。
【００３７】
再び図１を参照すれば、CMOSイメージセンサ５の動作の一般的な概観が提供される。リセット信号RXは、APSアレイ２０のピクセル２２のリセット動作を制御する。例えば、APSアレイ２０のk番目の行(row)に対応するリセット信号RXkは、APSアレイ２０のk番目の行に配列された少なくとも一つ以上のピクセル２２をリセットさせるために印加される。各リセット信号RXは、ロードライバ１０とAPSアレイ２０に接続された電気的経路(図示せず)を介して印加される。伝送信号TXは、伝送素子TTXを制御する。
【００３８】
ピクセル選択信号SELは、APSアレイ２０のピクセル２２の選択を制御する。例えば、APSアレイ２０のk番目の行に対応するピクセル選択信号SELkは、APSアレイ２０のk番目の行の少なくとも一つ以上のピクセルを選択する。各ピクセル選択信号SELは、ロードライバ１０に接続された電気的経路(図示せず)を介してAPSアレイ２０に印加される。
【００３９】
CMOSイメージセンサ５が動作する間には、前述したように、APSアレイ２０のn個の行は、ピクセル選択信号SELに基づいて順次選択され、APSアレイ２０の選択された行のピクセル２２の各々は、各出力信号APS_OをCDSアレイ３０に出力する。例えば、n個の行とm個の列(column)とを有するAPSアレイ２０においては、前述したように、APSアレイ２０のn個の行の中から選択された一つの行に対応する時間周期の間には、m個のAPS出力信号APS_O_1ないしAPS_O_mの各々がCDSアレイ３０に出力される。ピクセル２２の中で一つのピクセルに印加される出力信号の特性、例えば、電圧特性は変化する。例えば、リセット信号サンプリング周期の間には、各APS出力信号の電圧はピクセル２２に印加される各リセット信号RXに連関されたリセット電圧Vresに対応する。また、イメージ信号サンプリング周期の間には、同一のピクセル２２によってCDSアレイ３０に供給される各APS出力信号の電圧は、イメージ信号電圧Vsigに対応できる。
【００４０】
APS出力信号APS_O_1ないしAPS_O_mの各々は、リセット電圧Vresとイメージ信号電圧Vsigとを含む各出力電圧Voutに対応する。図４に図示されたように、リセット信号電圧Vresとイメージ信号電圧Vsigは、APSアレイ２０の各ピクセル２２によって順次CDSアレイ３０に印加される。CDSアレイ３０は、受信された電圧、例えば、各リセット信号電圧Vresと各イメージ信号電圧Vsigとに基づいて相関二重サンプリングを実行する。
【００４１】
図３は、本発明による観点で適用できるCDSアレイの構造図を表わす。図３に図示されたように、CDSアレイ３０は、多数のCDS回路３２、３４、及び３６を備える。図面には、3個のCDS回路３２、３４、及び３６しか図示されていないが、CDSアレイ３０はCDS回路３２、３４、及び３６を含む多数のCDS回路を備えうる。CDS回路３２、３４、３６の各々は少なくとも一つ以上のスイッチ、少なくとも一つ以上のキャパシタ、少なくとも一つ以上の比較器、及び/または少なくとも一つ以上の増幅器を備える。図示されたように、CDS回路３２、３４、及び３６の各々は、４個のスイッチS1、S2、S3、S4、遮断キャパシタC1、信号保存キャパシタC2、信号伝送キャパシタC3、比較器A1、及び増幅器A2を備える。
【００４２】
CDSアレイ３０は、m個のCDS回路を備え、m個のCDS回路の各々は、APSアレイ２０のm個の列の各々のためのCDS回路であり、m個のCDS回路の各々は、各リセット信号電圧Vresと各イメージ信号電圧Vsigとを含むAPS出力信号APS_O_1ないしAPS_O_mの各々を受信し、各CDS出力信号CDS_O_1ないしCDS_O_mを出力する。図３に図示されたように、各CDS回路３２、３４、３６は、基準信号REFと電圧ラッピング信号であるランプ信号RAMPとを受信する。
【００４３】
図１に図示されたように、基準信号REFは、基準電圧発生器５０によって発生してCDSアレイ３０に印加される。ランプ信号RAMPは、ランプ信号発生器(図示せず)によって発生してCDSアレイ３０に印加される。
【００４４】
前述したところと図３を参照すれば、リセット信号電圧Vresとイメージ信号電圧Vsigとを含むAPS出力信号APS_O_1は、第1スイッチS1を経由してCDS回路３２に印加され、ランプ信号RAMPは第２スイッチS2を経由してCDS回路３２に印加される。遮断キャパシタC1は、第1スイッチS1、信号保存キャパシタC2と第２スイッチS2との間に接続される。第３スイッチS3は、比較器A1の入力端子INと比較器A1の出力端子DIFFとの間に並列に接続される。基準信号REFは、比較器A1の他の入力端子に印加される。信号伝送キャパシタC3は、比較器A1の出力端子DIFFと増幅器A2の入力端子との間に接続される。各第４スイッチS4は、各増幅器A2の入力端子と各CDS出力信号CDS_O_1ないしCDS_O_mのうちいずれか一つに対応する信号を出力する各増幅器A2の出力端子に並列に接続される。
【００４５】
図４は、一般的なCMOSイメージセンサのタイミング図を表す。簡略化のためにリセット信号RX、伝送信号TX、及びピクセル選択信号SELは、図４のタイミング図から省略する。
【００４６】
図４を参照すれば、リセット信号サンプリングが実行される区間である時刻(1)と時刻(3)との間では、各出力電圧VOUTは相対的にハイ(high)である。より詳細には、リセット信号サンプリングが実行される区間の間では、各ピクセル２２に連関された各リセット信号RXは、ハイである。すなわち、各ピクセル２２によって出力されるリセット電圧Vresは、ハイである。リセット信号サンプリングが実行される間には、スイッチS1、S2、S3、S4はターンオンされる。図４に図示されたように、スイッチS3は時刻(2)でターンオフされ、スイッチS1、S2、S4は時刻(3)でターンオフされる。
【００４７】
それにより、図４に図示されたように、イメージ信号サンプリングが実行される前である時刻(3)と時刻(4)との間の区間では、APS出力信号APS_O_1ないしAPS_O_mの各電圧VOUTは、APSアレイ２０の同一の各ピクセル２２によって出力されるイメージ信号電圧Vsigによってリセット電圧Vresから減少する。次のイメージ信号サンプリング区間である時刻(4)と時刻(5)との間では、比較器A1の入力端子の電圧VINはAPS出力信号APS_O_1ないしAPS_O_mの各電圧VOUTの電圧減少を反映する。図４に図示されたタイミング図より、電源、例えば、電源電圧VDD_Pから発生するノイズは、各APS出力信号APS_O_1ないしAPS_O_mの各電圧VOUTに含まれていることが分かる。例えば、時刻(2)でスイッチS3がターンオフされれば、ノイズは比較器A1に印加される各入力電圧VINに反映される。
【００４８】
図４に図示されたタイミング図を参照すれば、基準電圧発生器５０によって印加される基準信号REFの基準電圧VREFは、ノイズを反映しないか、無視できる程度のノイズを反映する。
【００４９】
CDSアレイ３０によって出力される結果信号に対して、各APS出力信号APS_O_1ないしAPS_O_mの各電圧VOUTに含まれているノイズの影響は、次の関係式で表すことができる。
【００５０】
リセット信号サンプリング区間の間、例えば、時刻(1)から時刻(3)まで、VIN_1に対するノイズの影響と、VIN_1、Vref及びVdiff_resに対するノイズのVref影響とは、下記のようである。
【００５１】
VIN_1＝Vref＋ΔVS3＋ΔVPOWER
Vref＝Vref
∴Vdiff_res＝VIN_1−Vref＝ΔVS3＋ΔVPOWER
【００５２】
ここで、ΔVPOWERは、電源VDD_Pによるノイズ成分、ΔVS3はスイッチS3をターンオフする時発生したノイズ成分を表し、Vdiff_resは比較器A1の入力電圧の差を表す。前述したように、時刻(2)でスイッチS3はターンオフされ、このとき発生したノイズはリセット信号サンプリング区間の間、信号ノイズの支配的な原因となる。
【００５３】
イメージ信号サンプリング区間の間、例えば、時刻(4)から時刻(5)の間でVIN_2、Vref、及びVdiff_sigに対するノイズの影響は、下記のようである。
【００５４】
VIN_2＝Vref＋ΔVS3＋ΔVPOWER−Vsig
Vref＝Vref
∴Vdiff_sig＝VIN_2−Vref＝ΔVS3＋ΔVPOWER−Vsig
【００５５】
Vdiff_sigは、比較器A1の入力電圧の差を表す。イメージ信号サンプリング以後である時刻(5)以後には、VIN_3、Vref、及びVdiff_res_sigに対するノイズの影響は、下記のようである。
【００５６】
VIN_2＝Vref＋ΔVS3＋ΔVPOWER−Vsig
VIN_3＝VIN_2＋VRAMP＋ΔVS1
＝Vref＋ΔVS3＋ΔVPOWER−Vsig＋VRAMP＋ΔVS1
Vref＝Vref
∴Vdiff_res_sig＝VIN_3−Vref＝ΔVS3＋ΔVPOWER−Vsig＋VRAMP＋ΔVS1
【００５７】
ここで、ΔVS1は、スイッチS1をターンオフする時に発生したノイズ成分を表し、VRAMPは、ランプ動作のために伝達される電圧を表す。前述したように、時刻(5)でスイッチS1はターンオフされ、ΔVS1はイメージ信号サンプリング区間の間の信号ノイズの支配的な原因となる。
【００５８】
Vdiff_res_sig信号に対するノイズの影響を反映する最後の数式からVsigとVRAMPのように伝送される要素に追加的にノイズΔVS3、ΔVPOWER、及びΔVS1の多数のノイズ源が存在することが分かる。
【００５９】
前述したところを参照すれば、電源及び/またはAPSアレイ２０外部の原因によって発生するノイズを減らすか、除去できるCMOSイメージセンサとCMOSイメージセンサを駆動するための方法が要求される。
【００６０】
図５は、本発明の第1実施形態によるCMOSイメージセンサ１０５のブロック図を表す。ただし、簡略化のため、図５に図示されたCMOSイメージセンサ１０５の実施形態と図１ないし図３で説明したCMOSイメージセンサ５との差異点についてのみ下記に説明する。
【００６１】
前述したCMOSイメージセンサ５と同様に、CMOSイメージセンサ１０５は、ロードライバ１１０、APSアレイ１２０、CDSアレイ１３０、デジタルコード出力部１４０を備える。本発明によるCMOSイメージセンサ１０５は、基準電圧発生器１５０を備える。また、CMOSイメージセンサ１０５は、オプティカルブラック(optical black;以下"OB"と言う)ピクセルアレイ１２２を備える。
【００６２】
OBピクセルアレイ１２２は、一般的にピクセルの電圧レベルオフセット(offset)を補償する自動レベル補償(automatic level compensation、ADLC)を実行するためにイメージセンサに提供される。本発明による実施形態で、基準電圧発生器１５０は、電源ノイズをコピーするためにOBピクセルアレイ１２２を使用する。OBピクセルアレイ１２２は、基準電圧発生器１５０にCMOSイメージセンサ１０５のCDSアレイ１３０の外部の電源などから発生されるノイズを含む出力信号(OB_O)を供給する。
【００６３】
図５に図示されたように、本発明による実施形態で、OBピクセルアレイ１２２は、少なくとも一つ以上の行と少なくとも一つ以上の列とに配列された多数のOBピクセルを備える。本発明による実施形態で、OBピクセルアレイ１２２の行の個数は、APSアレイ１２０の行の個数と同一である。例えば、OBピクセルアレイ１２２は、n個の行を有しうる。本発明による実施形態で、OBピクセルアレイ１２２は、多様な方法で実現可能である。OBピクセルアレイ１２２の多数の列の中で一つ、一部、またはすべての列は、例えば、電源ノイズのようなノイズをコピーするためにAPSアレイ１２０のm個の列の中の一つに対応する。
【００６４】
本発明の実施形態によるOBピクセルアレイ１２２は、APSアレイ１２０の列に対応する多数の列を備え、各出力信号OB_Oの一部または全部は一つの信号として基準電圧発生器１５０にともに接続可能である。APSアレイ１２０の列に対応する多数の列を備えるOBピクセルアレイ１２２を備える本発明による他の実施形態で、OBピクセルアレイ１２２の多数の列の各出力信号OB_Oの各々は個別に使用されうる。
【００６５】
APSアレイ１２０の列に対応する多数の列を備えるOBピクセルアレイ１２２を備える本発明による他の実施形態で、OBピクセルアレイ１２２の出力信号OB_Oはグループに分けられ、各出力信号OB_Oの個数に対応して基準電圧発生器１５０に出力される。本発明による実施形態で、OBピクセルアレイ１２２の各列の出力信号OB_Oの各々は、OBピクセルアレイ１２２の各列のOBピクセルの一つ、一部または全部に基づく。
【００６６】
図５を参照すれば、基準電圧発生器１５０は、OBピクセルアレイ１２２の出力信号OB_O、ランプ信号RAMP_R、及びREF_OB信号を受信し、REF_C信号を増幅器A3(図６に図示)を経由してCDSアレイ１３０に供給する。本発明による実施形態で、ロードライバ１１０、APSアレイ１２０、CDSアレイ１３０、及びデジタルコード出力部１４０は、図１ないし図３に図示されたCMOSイメージセンサのロードライバ１０、APSアレイ２０、CDSアレイ３０、及びデジタルコード出力部４０と対応する構造を有する。
【００６７】
本発明による実施形態で、ランプ信号発生器(図示せず)は、多数のランプ信号、例えば、 RAMP_R、RAMP_C信号を発生させうる。図５を参照すれば、RAMP_R信号は、基準電圧発生器１５０に印加され、RAMP_C信号は、CDSアレイ１３０に印加される。RAMP_R信号は、基準電圧発生器１５０に印加され、電圧変動を有さない。本発明による実施形態で、基準電圧発生器１５０に印加されるRAMP_R信号は、RAMP_C信号が増加し始める時刻(6)以後だけではなく、その以前にも実質的に一定しているか、完全に一定した電圧信号である。
【００６８】
本発明による実施形態で、REF_OB信号は、図１の基準電圧発生器５０によって発生されたノイズの影響を受けない(noise free)基準信号に対応する。
【００６９】
REF_C信号は、CDSアレイ１３０の外部の要因から発生するノイズを含みうる。このようなノイズ要因は、電源ノイズ、オン/オフスイッチング動作によって発生するクロックフィードスルーノイズ(clock feed-through noise)などになりうる。本発明による実施形態で、OBピクセルアレイ１２２は、CMOSイメージセンサ１０５の信号と同一であるか、事実上同一のノイズ特性を有する信号を発生させるための基準電圧発生器１５０によって使用され、出力信号REF_Cは、CMOSイメージセンサ１０５の信号の質を悪くするノイズをすべて除去するか、事実上すべて除去できる。CMOSイメージセンサ内のすべてまたは事実上すべてのノイズを含む基準電圧信号(例えば、REF_C)を印加することで画質に対するノイズの影響を減らすか、除去できる。
【００７０】
CDSアレイ１３０外部のソースから発生しうるノイズを減らすか除去するため、基準電圧発生器１５０は、CDSアレイ１３０のCDS回路に対応するCDS回路構造を備える。本発明による実施形態で、基準電圧発生器１５０は、CDSアレイ１３０に対応するものと同一のCDS構造を含みうるので、オン/オフスイッチング動作によって発生するクロックフィードスルーノイズは、発生した基準電圧信号REF_Cにコピーされうる。
【００７１】
図６は、本発明による基準電圧発生器１５０を備える図３に図示されたCDSアレイの構造図を表わす。図６に図示されたCDSアレイ１３０と図３に図示されたCDSアレイ３０との間の差異点を以下で説明する。
【００７２】
図６に図示されたCDSアレイ１３０は、図３に図示されたCDSアレイ３０に対応するため、本発明は図３に図示されたCDSアレイ３０に適用可能である。より詳細には、本発明の実施形態は、ノイズ除去装置、例えば、基準電圧発生器５０の代わりをする基準電圧発生器１５０を利用するか、CDSアレイ１３０以外の要因から発生するノイズを除去するための基準電圧発生器５０に加えて基準電圧発生器１５０を利用する。図６との関係で説明したように、基準電圧発生器１５０は、OBピクセルアレイ１２２からの出力信号OB_O、RAMP_R信号、REF_OB信号、及び前述したΔVS3、ΔVPOWER、及びΔVS1などの電源及びスイッチング動作によって発生するノイズ項に事実上または完全に対応するノイズを含む基準電圧信号REF_Cを発生させるためのCDSアレイ１３０のCDS回路１３２、１３４、１３６の構造に対応する構造１５２を利用する。
【００７３】
図７は、本発明によるCMOSイメージセンサ１０５のタイミング図を表わす。スイッチS1ないしS4の動作は、図４に図示されたスイッチS1ないしS4の動作に対応する。RAMP_C信号は、図４に図示されたRAMP信号に相応する。図７を参照すれば、出力電圧Vout信号は、図４に図示されたVout信号と事実上または完全に対応する。
【００７４】
前述したように、本発明による実施形態で、基準電圧信号発生器１５０に印加されるRAMP_R信号は、RAMP_C信号が上昇し始める時刻(6)以後だけではなく、その以前にも事実上一定(constant)であるか、完全に一定の電圧信号である。
【００７５】
また、前述したように、本発明による実施形態で、CDSアレイ１３０に印加される基準電圧信号REF_Cは、電源ノイズをノイズの影響を受けない基準電圧(REF_OB)でコピーできるOBピクセルアレイ１２２からの各出力信号OB_Oに基づいて発生しうる。したがって、図７に図示されたように、本発明による実施形態で、比較器A1の出力信号Vdiffは、電源ノイズを含まない。より詳細には、本発明による実施形態で、REF_C信号の電圧信号Vref_cは、Vout信号に存在するノイズを除去するので、出力信号Vdiffは、電源ノイズのようなノイズを事実上または全く含まない。したがって、本発明による実施形態は、イメージ信号の質(quality)を向上させる。
【００７６】
本発明によるCMOSイメージセンサの信号に対するノイズの影響をより詳細に説明する。CDSアレイ１３０によって出力された結果信号に対する各APS出力信号APS_O_1ないしAPS_O_mの各出力信号Voutに含まれたノイズの影響は、以下の関係式によって説明される。
【００７７】
リセット信号サンプリング区間である時刻(1)から時刻(3)の間では、VIN_1に対するノイズの影響、VIN_OB_1に対するノイズの影響、及びVdiff_resに対するノイズの影響は、下記のようである。
VIN_1＝Vref＋ΔVS3＋ΔVPOWER
VIN_OB_1＝Vref＋ΔVS3＋ΔVPOWER
∴Vdiff_res＝VIN_1−VIN_OB_1＝0
【００７８】
前述したように、時刻(3)で第3スイッチS3はターンオフされ、これはリセット信号サンプリング区間の間の信号ノイズの支配的な原因となる。
【００７９】
イメージ信号サンプリング区間である時刻(4)から時刻(5)の間で、VIN_2、VIN_OB_2、及びVdiff_sigに対するノイズの影響は、下記のようである。
【００８０】
VIN_2＝Vref＋ΔVS3＋ΔVPOWER−Vsig
VIN_OB_2＝Vref＋ΔVS3＋ΔVPOWER
∴Vdiff_sig＝VIN_2−VIN_OB_2＝−Vsig
【００８１】
イメージ信号サンプリング以後である時刻(5)以後には、VIN_3、VIN_OB_3、及びVdiff_res_sig に対するノイズの影響は、下記のようである。
【００８２】
VIN_3＝VIN_2＋VRAMP＋ΔVS1
＝Vref＋ΔVS1＋ΔVPOWER−Vsig＋VRAMP＋ΔVS1
VIN_OB_3＝VIN_OB_2＋ΔVS1
＝Vref＋ΔVS3＋ΔVPOWER＋ΔVS1
∴ Vdiff_res_sig＝VIN_3−VIN_OB_3＝VRAMP−Vsig
【００８３】
前述したように、時刻(5)でスイッチS1はターンオフされ、これはイメージ信号サンプリング区間の間の信号ノイズの支配的な原因となる。
【００８４】
したがって、前述したCMOSイメージセンサ５と反対に、Vdiff_res_sig信号に対するノイズの影響を反映する最後の数式からΔVS3、ΔVPOWER、及びΔVS1などの多数のノイズ源が除去され、VsigとVRAMPなど伝送される要素にはノイズがないか事実上ノイズがない。
【００８５】
図８は、本発明の他の実施形態による基準電圧発生器を表わす。図８に図示された基準電圧発生器１５０の第2実施形態は、図１に図示された基準電圧発生器５０に対応するが、一つ以上の対応するCDS回路構造１５２及び１５４を備える。本発明による実施形態は、増幅器A3が多数の比較器A1に接続されているために増幅器A3の入力キャパシタンスの影響を減らすため、多数の対応するCDS回路構造１５２及び１５４を使う。
【００８６】
図８には、たとえ二つの相応するCDS回路構造１５２、及び１５４のみ図示されたとしても、本発明による実施形態は、二つ以上の対応するCDS回路構造を使用できる。使われる対応するCDS回路構造の数は、比較器A1の個数と各基準電圧発生器１５０によって駆動される対応するCDSアレイ１３０の個数とに対応する。
【００８７】
図９は、本発明の第2実施形態によるCMOSイメージセンサのブロック図を表し、図１０は、本発明の一実施形態によるピクセルノイズ複製部の構造図を表わす。図５ないし図８の説明された実施形態との差は、以下で説明する。
【００８８】
図９に図示された実施形態で、ピクセルノイズ複製部１６０は、図５に図示されたCMOSイメージセンサ１０５のOBピクセルアレイ１２２の代わりとして使用される。ピクセルノイズ複製部１６０は、ピクセルノイズ(例えば、電源ノイズ)を基準電圧発生部１５０に供給される出力信号PRN_Oに複製する。
【００８９】
図１０を参照すれば、ピクセルノイズ複製部１６０は、電源ノイズのようなピクセルノイズの電圧レベルをスケーリング(scaling)するために多数の抵抗R3、R4、R5、及びR6と多数のスイッチS5、S6、及びS7とを備える。電源電圧VDD_Pと接地電源電圧VSS_Pは、APSアレイ１２０に供給される電圧源と同一の電圧を供給する。
【００９０】
本発明による実施形態は、ハードウェア実行によって説明されたが、前記過程は、機械装置による接近がなされると、その機械装置にノイズを減らすための信号を発生させるデータを含む、機械装置が接近可能な媒体を備える製品などのソフトウェアでも実現可能である。
【００９１】
本発明は、図面に図示された一実施形態を参考して説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まるべきである。
【産業上の利用可能性】
【００９２】
本発明による装置は、CMOSイメージセンサとともに使用されうる。
【図面の簡単な説明】
【００９３】
【図１】本発明による観点で適用できるCMOSイメージセンサの一般的なブロック図である。
【図２】本発明による観点で適用できるCMOSイメージセンサのピクセルの構造図である。
【図３】本発明による観点で適用できるCDSアレイの構造図である。
【図４】一般的なCMOSイメージセンサのタイミング図である。
【図５】本発明の第1実施形態によるCMOSイメージセンサのブロック図である。
【図６】本発明による基準電圧発生器と図３に図示されたCDSアレイの構造図である。
【図７】本発明によるCMOSイメージセンサのタイミング図である。
【図８】本発明の他の実施形態による基準電圧発生器を示す図面である。
【図９】本発明の第2実施形態によるCMOSイメージセンサのブロック図である。
【図１０】本発明の一実施形態によるピクセルノイズ複製部の構造図である。
【符号の説明】
【００９４】
10：ロードライバ
20：APSアレイ
30：CDSアレイ
40：デジタルコード出力部
50：基準電圧発生器
22：ピクセル
32、34、36：CDS回路
110：ロードライバ
120：APSアレイ
122：オプティカルブロックピクセルアレイ
130：CDSアレイ
140：デジタルコード出力部
150：基準電圧発生器
160：ピクセルノイズ複製部
【図１】
2007159115.tif 000003
【図２】
2007159115.tif 000004
【図３】
2007159115.tif 000005
【図４】
2007159115.tif 000006
【図５】
2007159115.tif 000007
【図６】
2007159115.tif 000008
【図７】
2007159115.tif 000009
【図８】
2007159115.tif 000010
【図９】
2007159115.tif 000011
【図１０】
2007159115.tif 000012