(57)【要約】    【課題】  ＩＣのピン数、チップ面積及び外付け部品を削減し、機器の小型化を図ることができるスイッチングレギュレータ及びその制御回路を得る。    【解決手段】  コンデンサＣ２を定電流源１３からの定電流で充電させてコンデンサＣ２の電圧ＶＵ１を時間に比例して上昇させることにより、ソフトスタート動作時には、ＰＷＭコンパレータ４から出力されるパルス信号Ｓｐｗのデューティサイクルが徐々に増加させ、ラッチ保護動作時には、電圧ＶＵ１が基準電圧Ｖｒｅｆになるまでの時間である一定期間、異常状態が続いているか否かの検出を行うようにして、ソフトスタートの時間設定とラッチ保護動作時における遅延時間設定を、ソフトスタート／ラッチ保護回路６における、制御回路１１、コンパレータ１２、コンデンサＣ２、定電流源１３、スイッチ１４及び基準電圧発生回路１６からなる１つ時間設定手段で行うようにした。【選択図】  図２
2007159316.tif 000002
【特許請求の範囲】
【請求項１】
外部から所定の起動信号が入力されると起動し、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力するスイッチングレギュレータにおいて、
入力された第１制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力端子から出力される出力電圧に比例した電圧を生成し、該比例電圧が入力された参照電圧になるように前記スイッチング素子に対するスイッチング制御を行うスイッチング制御回路部と、
前記起動時に該スイッチング制御回路部への前記参照電圧を設定された速度で所定値まで上昇させるソフトスタート動作を行い、該ソフトスタート動作終了後に前記出力端子の電圧異常の検出を行って該異常を所定時間継続して検出すると前記スイッチング制御回路部の動作を停止させ前記スイッチング素子をオフさせて遮断状態にする保護動作を行うソフトスタート／保護回路部と、
を備え、
前記ソフトスタート／保護回路部は、ソフトスタート動作時に前記参照電圧が前記所定値まで上昇するために要する第１所定時間、及び前記保護動作時の前記所定時間である第２所定時間の各設定を１つの時間設定回路で行うことを特徴とするスイッチングレギュレータ。
【請求項２】
前記ソフトスタート／保護回路部は、ソフトスタート動作時には、前記保護動作をリセット状態にして該保護動作の実行を禁止し、ソフトスタート動作終了後に該リセットを解除して前記保護動作を開始すると共に前記起動時までソフトスタート動作を禁止することを特徴とする請求項１記載のスイッチングレギュレータ。
【請求項３】
前記ソフトスタート／保護回路部は、ソフトスタート動作が終了してから第３所定時間後に前記リセットを解除することを特徴とする請求項２記載のスイッチングレギュレータ。
【請求項４】
前記ソフトスタート／保護回路部は、前記時間設定回路を構成する１つのコンデンサへの充電時間を用いて前記第１所定時間及び第２所定時間の設定を行うことを特徴とする請求項２又は３記載のスイッチングレギュレータ。
【請求項５】
前記時間設定回路は、
前記１つのコンデンサと、
入力された第２制御信号に応じて該コンデンサに対して所定の電流の供給を行って該コンデンサの充電を行う電流源と、
前記第２制御信号に応じて前記コンデンサの放電を行う放電スイッチと、
所定の基準電圧を生成して出力する基準電圧発生回路と、
前記コンデンサの電圧と該基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する電圧比較回路と、
該電圧比較回路の出力信号に応じて前記電流源及び放電スイッチの動作制御を行うソフトスタート／保護制御回路と、
を備え、
前記ソフトスタート／保護制御回路は、ソフトスタート動作時には、前記コンデンサの電圧を前記参照電圧としてスイッチング制御回路部に出力し、ソフトスタート動作終了後には、所定の定電圧を前記参照電圧としてスイッチング制御回路部に出力することを特徴とする請求項４記載のスイッチングレギュレータ。
【請求項６】
前記ソフトスタート／保護回路部は、前記出力端子の電圧異常の検出を行い、該異常を検出すると所定の異常検出信号を前記ソフトスタート／保護制御回路に出力する異常検出回路を備え、前記ソフトスタート／保護制御回路は、ソフトスタート動作時には、該異常検出回路をリセット状態にして動作を停止させ、前記保護動作時には、前記異常検出回路のリセット状態を解除して作動させ、前記異常検出回路から所定の異常検出信号が出力されていない場合は、前記電流源の電流供給動作を停止させると共に前記放電スイッチを用いて前記コンデンサの電荷を放電させることを特徴とする請求項５記載のスイッチングレギュレータ。
【請求項７】
前記電流源は、入力された制御信号に応じた電流を生成して出力し、前記ソフトスタート／保護制御回路は、該電流源に対して、ソフトスタート動作時と保護動作時で、異なる電流値を出力させることを特徴とする請求項５又は６記載のスイッチングレギュレータ。
【請求項８】
前記基準電圧発生回路は、入力された制御信号に応じた電圧の前記基準電圧を生成して出力し、前記ソフトスタート／保護制御回路は、該基準電圧発生回路に対して、ソフトスタート動作時と保護動作時で、異なる電圧値の基準電圧を出力させることを特徴とする請求項５、６又は７記載のスイッチングレギュレータ
【請求項９】
前記スイッチング制御回路部、電流源、放電スイッチ、基準電圧発生回路、電圧比較回路、ソフトスタート／保護制御回路及び異常検出回路は、１つのＩＣに集積されることを特徴とする請求項６記載のスイッチングレギュレータ。
【請求項１０】
前記スイッチング素子、整流素子、スイッチング制御回路部、電流源、放電スイッチ、基準電圧発生回路、電圧比較回路、ソフトスタート／保護制御回路及び異常検出回路は、１つのＩＣに集積されることを特徴とする請求項６記載のスイッチングレギュレータ。
【請求項１１】
入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記スイッチング素子に対するスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力するスイッチングレギュレータの制御回路において、
前記出力端子から出力される出力電圧に比例した電圧を生成し、該比例電圧が入力された参照電圧になるように前記スイッチング素子に対するスイッチング制御を行うスイッチング制御回路部と、
前記起動時に該スイッチング制御回路部への前記参照電圧を設定された速度で所定値まで上昇させるソフトスタート動作を行い、該ソフトスタート動作終了後に前記出力端子の電圧異常の検出を行って該異常を所定時間継続して検出すると前記スイッチング制御回路部の動作を停止させスイッチング素子をオフさせて遮断状態にする保護動作を行うソフトスタート／保護回路部と、
を備え、
前記ソフトスタート／保護回路部は、ソフトスタート動作時に前記参照電圧が前記所定値まで上昇するために要する所定時間、及び前記保護動作時の前記所定時間の各設定を１つの時間設定回路で行うことを特徴とするスイッチングレギュレータの制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路として多用されているスイッチングレギュレータに関し、特に、スイッチングレギュレータの起動回路及び保護回路に関するものである。
【背景技術】
【０００２】
スイッチングレギュレータは、出力電圧を分圧した分圧電圧と基準電圧とを比較する誤差増幅回路と、該誤差増幅回路の出力信号と基準三角波信号との電圧比較を行って該比較結果に応じたデューティサイクルのパルス信号を生成するＰＷＭコンパレータとを有し、該ＰＷＭコンパレータの出力信号に応じてスイッチング素子をなすトランジスタのスイッチング制御を行って前記出力電圧が所定値で一定になるようにする。
また、スイッチングレギュレータを起動させるときは、軽負荷の状態で出力電圧を０Ｖから上昇させていくようにすることが一般的であるが、この際、突入電流を抑えてバッテリ等の入力側電源への負担を小さくするため、スイッチングレギュレータの出力電圧を徐々に上昇させるようにするソフトスタート回路が多用されている。ソフトスタート回路は、前記ＰＷＭコンパレータにおいて、基準三角波信号と比較する電圧である誤差増幅回路の出力信号の電圧を徐々に増加させることで実現される。具体的には、ソフトスタート回路として、コンデンサを定電流で充電して徐々に増加する電圧を生成して前記誤差増幅回路に出力するようにしてソフトスタート機能を実現しているものが多い。
【０００３】
次に、スイッチングレギュレータの保護回路の１つに、タイマラッチ式の保護回路であるラッチ保護回路がある。出力短絡等の異常が発生した場合に、誤差増幅回路の出力電圧が最大値まで上昇して、基準三角波信号の最大電圧値を超えてしまった状態、すなわちＰＷＭ制御におけるデューティサイクルが最大値になった状態と該状態の継続時間を検出して、所定期間に渡って該状態が続くとラッチしてスイッチングレギュレータの動作を停止させるものである。該ラッチまでの遅延時間は、ソフトスタート時と同様に、コンデンサに定電流源を接続し該コンデンサの電圧が所定の電圧になるまでに要する充電時間によって決定するものが多い。市販のスイッチングレギュレータ用ＩＣでは、該コンデンサを外付けにすることで、ユーザにおいてラッチ保護回路が作動するまでの遅延時間やソフトスタート時間を設定できる構成のものもあった（例えば、特許文献１、非特許文献１及び２参照。）。また、コンデンサが外付けでない場合は、該コンデンサをＩＣに内蔵し、前記と同じ方法で実現しているものもあった。
【０００４】
図６は、従来のスイッチングレギュレータの構成例を示した図である。
図６において、スイッチングレギュレータ１００は、昇圧型のスイッチングレギュレータをなし、出力電圧検出用の抵抗Ｒ１０１，Ｒ１０２、誤差増幅回路１０１、三角波発生回路１０２、ＰＷＭコンパレータ１０３、駆動バッファ回路１０４、ソフトスタート回路１０５、ラッチ保護回路１０６、異常検出回路１０７を備え、これらの回路が１チップのＩＣに内蔵されている。更に、スイッチングレギュレータ１００は、平滑用のコンデンサＣ１０１、ソフトスタート時間設定用のコンデンサＣ１０２、遅延時間設定用のコンデンサＣ１０３、インダクタＬ１０１、スイッチング素子Ｍ１０１並びに整流用のダイオードＤ１０１を備えている。
【０００５】
図６のスイッチングレギュレータ１００では、ソフトスタート回路１０５内とラッチ保護回路１０６内に、それぞれ時間設定回路を備えている。
図７は、図６のソフトスタート回路１０５及びラッチ保護回路１０６の内部構成例を示した図である。
ソフトスタート回路１０５は、外部信号とのインタフェース回路を含むＳＳ制御回路１１１と、コンパレータ１１２と、定電流源１１３と、スイッチ１１４と、ソフトスタート時間設定用コンデンＣ１０２の電圧からソフトスタート信号ＳＳａを生成するＳＳ信号生成回路１１５と、所定の基準電圧Ｖｒｅｆａを生成して出力する基準電圧発生回路１１６とから構成されている。
【０００６】
また、ラッチ保護回路１０６は、外部信号とのインタフェースを行う回路を含むラッチ保護制御回路１２１と、コンパレータ１２２と、定電流源１２３と、スイッチ１２４と、所定の基準電圧Ｖｒｅｆｂを生成して出力する基準電圧発生回路１２５とで構成され、スイッチングレギュレータ１００の出力異常を検出する異常検出回路１０７と組み合わせて使用される。なお、コンデンサＣ１０２及びＣ１０３は集積回路に内蔵されている場合と、外付け端子に接続されている場合とがある。図７では外付けの場合を例にして示している。
【０００７】
ソフトスタート回路１０５及びラッチ保護回路１０６において、時間を設定する手段としてはコンデンサＣ１０２，Ｃ１０３と定電流源１１３，１２３を使用している。容量Ｃのコンデンサを定電流ｉｒで充電することにより、Ｔｃ＝Ｃ×Ｖｃ／ｉｒの関係、すなわち充電電圧Ｖｃと充電時間Ｔｃは比例する。コンパレータによって該充電電圧Ｖｃと基準電圧との電圧比較を行い、充電電圧Ｖｃが該基準電圧になった時点で、前記コンパレータの出力信号の信号レベルを反転させることにより、一定の時間を得ることができる。
【０００８】
図８は、図７の各信号の波形例を示したタイミングチャートであり、図８を参照しながら、図７の回路の動作について説明する。
スイッチングレギュレータ１００の起動信号であるチップイネーブル信号ＣＥにより、スイッチングレギュレータ１００が起動される。スイッチングレギュレータ１００が起動した後、制御信号ＣＳａがローレベルになり、スイッチ１１４がオフして遮断状態になり、定電流源１１３は作動する。したがって、電圧ＶＳａが徐々に上昇する。ＳＳ信号生成回路１１５によって、ソフトスタート信号ＳＳａが生成されて誤差増幅回路１０１の非反転入力端に出力され、誤差増幅回路１０１の出力信号は、ＰＷＭコンパレータ１０３で三角波発生回路１０２からの三角波信号ＴＷと比較されてソフトスタートが実現する。
【０００９】
ソフトスタート時間は、電圧ＶＳａが基準電圧Ｖｒｅｆａになるまでの時間Ｔａに等しく、電圧ＶＳａが基準電圧Ｖｒｅｆａになったか否かは、コンパレータ１１２で監視されている。ＳＳ制御回路１１１は、コンパレータ１１２の出力信号ＣＳｂからソフトスタートの終了を検出すると、ＳＳ信号生成回路１１５へ所定の制御信号ＣＳｃが出力され、ＳＳ信号生成回路１１５は、スイッチングレギュレータ１００の基準電圧をなすようにソフトスタート信号ＳＳａを定電圧にして出力する。この時点で、スイッチングレギュレータ１００は、ソフトスタートから通常動作へ移行する。ＳＳ制御回路１１１は、コンパレータ１１２の出力信号ＣＳｂから所定のリセット信号ＰＲＴＲＳＴを生成し、ラッチ保護回路１０６に対して、リセット状態を解除して通常動作時の出力電圧Ｖｏｕｔの監視を始めさせる。
【００１０】
異常検出回路１０７は、出力電圧Ｖｏｕｔの異常（例えば、ショート等）を検出すると、ラッチ保護回路１０６に対して異常を示す所定の信号ＰＲＯＴを生成し出力する。このため、図７のラッチ保護制御回路１２１は、所定の制御信号ＣＰａを生成して、スイッチ１２４をオフさせて遮断状態にすると共に定電流源１２３を作動させるため、電圧ＶＰａが上昇し始める。異常状態がこのまま継続し、電圧ＶＰａが基準電圧Ｖｒｅｆｂと等しくなる時間Ｔｂが経過した後、コンパレータ１２２の出力信号ＣＰｂの信号レベルが反転する。このため、ラッチ保護制御回路１２１は、所定の信号ＬＡＴＣＨを生成して駆動バッファ回路１０４に出力し、駆動バッファ回路１０４は動作を停止しスイッチング素子Ｍ１０１はオフして遮断状態になる。前記信号ＬＡＴＣＨによる駆動バッファ回路１０４の動作停止は、起動信号ＣＥがディスエーブルになるまで保持される。
【特許文献１】特開平７−３３６９９９号公報
【非特許文献１】（株）リコー製ＤＣ‐ＤＣコントローラＲ１２１１ｘシリーズ仕様書
【非特許文献２】（株）リコー製ＤＣ‐ＤＣコントローラＲ１２１２ｘシリーズ仕様書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このように、従来のスイッチングレギュレータでは、ソフトスタート時間設定用の回路とタイマラッチ式保護回路の遅延時間設定用の回路をそれぞれ別々に有していた。したがって、同様の構成のコンパレータや電流源等が２組必要であり、ＩＣを形成する際のチップ面積を考えると無駄であった。また、時間設定用のコンデンサをＩＣの外付けにした場合、該ＩＣには、これらのコンデンサを接続するための２つのＩＣピンが必要になる。また、携帯機器等の小型化が進められるなかで、電源部分においてＩＣのピン数削減及び外付け部品を削減を図って省面積化を図る必要があった。
【００１２】
本発明は、上記のような問題を解決するためになされたものであり、ソフトスタート回路とラッチ保護回路に含まれる時間設定手段を共有することにより、ＩＣのピン数の削減、チップ面積の削減及び外付け部品の削減を図ることができ、機器の小型化を図ることができるスイッチングレギュレータ及びスイッチングレギュレータの制御回路を得ることを目的とする。
【課題を解決するための手段】
【００１３】
この発明に係るスイッチングレギュレータは、外部から所定の起動信号が入力されると起動し、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力するスイッチングレギュレータにおいて、
入力された第１制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって前記入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
前記出力端子から出力される出力電圧に比例した電圧を生成し、該比例電圧が入力された参照電圧になるように前記スイッチング素子に対するスイッチング制御を行うスイッチング制御回路部と、
前記起動時に該スイッチング制御回路部への前記参照電圧を設定された速度で所定値まで上昇させるソフトスタート動作を行い、該ソフトスタート動作終了後に前記出力端子の電圧異常の検出を行って該異常を所定時間継続して検出すると前記スイッチング制御回路部の動作を停止させ前記スイッチング素子をオフさせて遮断状態にする保護動作を行うソフトスタート／保護回路部と、
を備え、
前記ソフトスタート／保護回路部は、ソフトスタート動作時に前記参照電圧が前記所定値まで上昇するために要する第１所定時間、及び前記保護動作時の前記所定時間である第２所定時間の各設定を１つの時間設定回路で行うものである。
【００１４】
また、前記ソフトスタート／保護回路部は、ソフトスタート動作時には、前記保護動作をリセット状態にして該保護動作の実行を禁止し、ソフトスタート動作終了後に該リセットを解除して前記保護動作を開始すると共に前記起動時までソフトスタート動作を禁止するようにした。
【００１５】
また、前記ソフトスタート／保護回路部は、ソフトスタート動作が終了してから第３所定時間後に前記リセットを解除するようにしてもよい。
【００１６】
また、前記ソフトスタート／保護回路部は、前記時間設定回路を構成する１つのコンデンサへの充電時間を用いて前記第１所定時間及び第２所定時間の設定を行うようにした。
【００１７】
具体的には、前記時間設定回路は、
前記１つのコンデンサと、
入力された第２制御信号に応じて該コンデンサに対して所定の電流の供給を行って該コンデンサの充電を行う電流源と、
前記第２制御信号に応じて前記コンデンサの放電を行う放電スイッチと、
所定の基準電圧を生成して出力する基準電圧発生回路と、
前記コンデンサの電圧と該基準電圧との電圧比較を行い、該比較結果を示す信号を生成して出力する電圧比較回路と、
該電圧比較回路の出力信号に応じて前記電流源及び放電スイッチの動作制御を行うソフトスタート／保護制御回路と、
を備え、
前記ソフトスタート／保護制御回路は、ソフトスタート動作時には、前記コンデンサの電圧を前記参照電圧としてスイッチング制御回路部に出力し、ソフトスタート動作終了後には、所定の定電圧を前記参照電圧としてスイッチング制御回路部に出力するようにした。
【００１８】
また、前記ソフトスタート／保護回路部は、前記出力端子の電圧異常の検出を行い、該異常を検出すると所定の異常検出信号を前記ソフトスタート／保護制御回路に出力する異常検出回路を備え、前記ソフトスタート／保護制御回路は、ソフトスタート動作時には、該異常検出回路をリセット状態にして動作を停止させ、前記保護動作時には、前記異常検出回路のリセット状態を解除して作動させ、前記異常検出回路から所定の異常検出信号が出力されていない場合は、前記電流源の電流供給動作を停止させると共に前記放電スイッチを用いて前記コンデンサの電荷を放電させるようにした。
【００１９】
また、前記電流源は、入力された制御信号に応じた電流を生成して出力し、前記ソフトスタート／保護制御回路は、該電流源に対して、ソフトスタート動作時と保護動作時で、異なる電流値を出力させるようにした。
【００２０】
また、前記基準電圧発生回路は、入力された制御信号に応じた電圧の前記基準電圧を生成して出力し、前記ソフトスタート／保護制御回路は、該基準電圧発生回路に対して、ソフトスタート動作時と保護動作時で、異なる電圧値の基準電圧を出力させるようにしてもよい。
【００２１】
前記スイッチング制御回路部、電流源、放電スイッチ、基準電圧発生回路、電圧比較回路、ソフトスタート／保護制御回路及び異常検出回路は、１つのＩＣに集積されるようにしてもよい。
【００２２】
前記スイッチング素子、整流素子、スイッチング制御回路部、電流源、放電スイッチ、基準電圧発生回路、電圧比較回路、ソフトスタート／保護制御回路及び異常検出回路は、１つのＩＣに集積されるようにしてもよい。
【００２３】
また、この発明に係るスイッチングレギュレータの制御回路は、入力された制御信号に応じてスイッチングを行うスイッチング素子と、
該スイッチング素子のスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
該インダクタの放電を行う整流素子と、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記スイッチング素子に対するスイッチング制御を行い、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力するスイッチングレギュレータの制御回路において、
前記出力端子から出力される出力電圧に比例した電圧を生成し、該比例電圧が入力された参照電圧になるように前記スイッチング素子に対するスイッチング制御を行うスイッチング制御回路部と、
前記起動時に該スイッチング制御回路部への前記参照電圧を設定された速度で所定値まで上昇させるソフトスタート動作を行い、該ソフトスタート動作終了後に前記出力端子の電圧異常の検出を行って該異常を所定時間継続して検出すると前記スイッチング制御回路部の動作を停止させスイッチング素子をオフさせて遮断状態にする保護動作を行うソフトスタート／保護回路部と、
を備え、
前記ソフトスタート／保護回路部は、ソフトスタート動作時に前記参照電圧が前記所定値まで上昇するために要する所定時間、及び前記保護動作時の前記所定時間の各設定を１つの時間設定回路で行うものである。
【発明の効果】
【００２４】
本発明のスイッチングレギュレータ及びスイッチングレギュレータの制御回路によれば、ソフトスタート動作時に前記参照電圧が前記所定値まで上昇するために要する第１所定時間、及び前記保護動作時の前記所定時間である第２所定時間の各設定を１つの時間設定回路で行うようにしたことから、ＩＣのピン数の削減、チップ面積の削減及び外付け部品の削減を図ることができ、機器の小型化を図ることができる。
【００２５】
また、前記時間設定回路の電流源が、入力された制御信号に応じた電流を生成して出力する、及び／又は前記時間設定回路の基準電圧発生回路が、入力された制御信号に応じた電圧の前記基準電圧を生成して出力するようにしたことから、前記第１所定時間及び第２所定時間を異なる値に設定することができ、柔軟性のある電源システムを構築することができる。
【発明を実施するための最良の形態】
【００２６】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
図１において、スイッチングレギュレータ１は、入力電圧として入力端子ＩＮに入力された電源電圧Ｖｄｄを所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する昇圧型のスイッチングレギュレータである。
スイッチングレギュレータ１は、電源電圧Ｖｄｄの出力制御を行うためのスイッチング動作を行うＮＭＯＳトランジスタからなるスイッチング素子Ｍ１と、整流用のダイオードＤ１とを備えている。
【００２７】
更に、スイッチングレギュレータ１は、出力電圧検出用の抵抗Ｒ１，Ｒ２と、インダクタＬ１と、平滑用のコンデンサＣ１と、誤差増幅回路２と、三角波発生回路３と、ＰＷＭコンパレータ４と、駆動バッファ回路５と、ソフトスタート／ラッチ保護回路６と、時間設定用のコンデンサＣ２と、異常検出回路７とを備えている。なお、ダイオードＤ１は整流素子をなし、誤差増幅回路２、三角波発生回路３、ＰＷＭコンパレータ４、駆動バッファ回路５及び抵抗Ｒ１，Ｒ２はスイッチング制御回路部をなし、コンデンサＣ２、ソフトスタート／ラッチ保護回路６及び異常検出回路７はソフトスタート／保護回路部をなす。
【００２８】
出力電圧検出用の抵抗Ｒ１，Ｒ２は、出力電圧Ｖｏｕｔを分圧して分圧電圧ＶＦＢを生成し出力する。また、誤差増幅回路２は、反転入力端に入力された分圧電圧ＶＦＢと非反転入力端に入力されたソフトスタート／ラッチ保護回路６からのソフトスタート信号ＳＳ１との電圧差を増幅して出力信号ＥＡｏを生成し出力する。また、三角波発生回路３は、所定の三角波信号ＴＷを生成して出力し、ＰＷＭコンパレータ４は、誤差増幅回路２の出力信号ＥＡｏと該三角波信号ＴＷからＰＷＭ制御を行うためのパルス信号Ｓｐｗを生成して出力する。パルス信号Ｓｐｗは、駆動バッファ回路５を介してスイッチング素子Ｍ１のゲートに入力される。
【００２９】
ソフトスタート／ラッチ保護回路６は、ソフトスタート動作時において、ソフトスタート信号ＳＳ１の電圧を徐々に上昇させ、三角波信号ＴＷと比較する電圧である誤差増幅回路２の出力信号ＥＡｏの電圧を徐々に増加させる。具体的には、ソフトスタート／ラッチ保護回路６は、コンデンサＣ２を定電流で充電して、徐々に増加する電圧を生成しソフトスタート信号ＳＳ１として前記誤差増幅回路２に出力する。また、異常検出回路７は、分圧電圧ＶＦＢから出力端子ＯＵＴが接地電圧に短絡した等の異常発生の検出を行い、所定期間に渡って該異常を継続して検出すると、所定の異常検出信号ＰＲＯＴをソフトスタート／ラッチ保護回路６に出力する。
【００３０】
ソフトスタート／ラッチ保護回路６は、異常検出回路７から所定の異常検出信号ＰＲＯＴが入力されると、駆動バッファ回路５への制御信号ＬＡＴＣＨを所定の状態にラッチして、駆動バッファ回路５に対してスイッチング素子Ｍ１をオフさせ続けてスイッチングレギュレータの動作を停止させ続ける。また、ソフトスタート／ラッチ保護回路６は、異常検出回路７から所定の異常検出信号ＰＲＯＴが入力されてから制御信号ＬＡＴＣＨを所定の状態にラッチするまでの遅延時間を、ソフトスタート時と同様に、コンデンサＣ２に定電流源を接続し該コンデンサＣ２の電圧が所定の電圧になるまでに要する充電時間によって決定する。
【００３１】
図２は、ソフトスタート／ラッチ保護回路６の内部構成例を示した図である。
図２において、ソフトスタート／ラッチ保護回路６は、外部信号とのインタフェース回路を含む制御回路１１と、コンパレータ１２と、定電流源１３と、スイッチ１４と、時間設定用コンデンＣ２の電圧ＶＵ１からソフトスタート信号ＳＳ１を生成するＳＳ信号生成回路１５と、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１６とから構成されている。なお、コンデンサＣ２、制御回路１１、コンパレータ１２、定電流源１３、スイッチ１４及び基準電圧発生回路１６は時間設定回路をなし、スイッチ１４は放電スイッチを、制御回路１１はソフトスタート／保護制御回路をそれぞれなす。また、制御信号ＣＵ１は第２制御信号をなす。
制御回路１１は、外部から起動信号であるチップイネーブル信号ＣＥが入力されると共に異常検出回路７から異常検出信号ＰＲＯＴが入力されている。
【００３２】
制御回路１１は、制御信号ＣＵ１を用いて定電流源１３及びスイッチ１４の動作制御を行い、制御信号ＣＵ３を用いてＳＳ信号生成回路１５の動作制御を行う。電源電圧Ｖｄｄと接地電圧との間には定電流源１３とスイッチ１４が直列に接続され、定電流源１３とスイッチ１４との接続部は、コンパレータ１２の非反転入力端及びＳＳ信号生成回路１５にそれぞれ接続されている。また、定電流源１３とスイッチ１４との接続部と接地電圧との間にはコンデンサＣ２が接続され、コンパレータ１２の反転入力端には基準電圧Ｖｒｅｆが入力されている。コンパレータ１２の出力信号ＣＵ２は、制御回路１１に入力されている。
【００３３】
図３は、制御回路１１の回路例を示した図である。
図３において、制御回路１１は、ＤフリップフロップＤＦＦ１，ＤＦＦ２、ＯＲ回路ＯＲ１，ＯＲ２、ＮＯＲ回路ＮＯＲ１〜ＮＯＲ４、ＡＮＤ回路ＡＮＤ１、ＮＡＮＤ回路ＮＡＮＤ１、バッファＢＵＦ１，ＢＵＦ２及びインバータＩＮＶ１〜ＩＮＶ４で構成されている。
ＤフリップフロップＤＦＦ１において、入力端Ｄには電源電圧Ｖｄｄが入力され、クロック入力端ＣＫにはバッファＢＵＦ１を介して出力信号ＣＵ２が入力されており、リセット入力端ＲＢにはインバータＩＮＶ２及びＩＮＶ３を介してチップイネーブル信号ＣＥが入力されている。ＤフリップフロップＤＦＦ１の出力端Ｑから制御信号ＣＵ３が出力される。
【００３４】
ＤフリップフロップＤＦＦ１から出力された制御信号ＣＵ３は、ＤフリップフロップＤＦＦ２のリセット入力端ＲＢ及びＯＲ回路ＯＲ２の一方の入力端にそれぞれ入力され、更に遅延回路をなすバッファＢＵＦ２で所定の遅延時間Ｄｅｌａｙだけ遅延されてＤフリップフロップＤＦＦ２のクロック入力端ＣＫに入力される。ＤフリップフロップＤＦＦ２において、入力端Ｄには電源電圧Ｖｄｄが入力され、出力端Ｑからの出力信号はＮＡＮＤ回路ＮＡＮＤ１の一方の入力端に入力されている。ＮＡＮＤ回路ＮＡＮＤ１の他方の入力端にはチップイネーブル信号ＣＥが入力されており、ＮＡＮＤ回路ＮＡＮＤ１の出力端からリセット信号ＰＲＴＲＳＴが出力される。
【００３５】
ＯＲ回路ＯＲ２の他方の入力端にはインバータＩＮＶ２を介してチップイネーブル信号ＣＥが入力され、ＯＲ回路ＯＲ２の出力信号はＡＮＤ回路ＡＮＤ１の一方の入力端に入力されている。ＡＮＤ回路ＡＮＤ１の他方の入力端及びＮＯＲ回路ＮＯＲ１の一方の入力端にはリセット信号ＰＲＴＲＳＴがそれぞれ入力され、ＮＯＲ回路ＮＯＲ１の他方の入力端には異常検出信号ＰＲＯＴが入力されている。ＯＲ回路ＯＲ１の各入力端には、ＡＮＤ回路ＡＮＤ１及びＮＯＲ回路ＮＯＲ１の各出力信号が対応して入力され、ＯＲ回路ＯＲ１の出力端から制御信号ＣＵ１が出力される。ＮＯＲ回路ＮＯＲ２の一方の入力端にはリセット信号ＰＲＴＲＳＴが入力され、ＮＯＲ回路ＮＯＲ２の他方の入力端にはインバータＩＮＶ１を介して出力信号ＣＵ２が入力されている。
【００３６】
ＮＯＲ回路ＮＯＲ３及びＮＯＲ４はラッチ回路を形成し、ＮＯＲ回路２の出力信号は該ラッチ回路の一方の入力端をなすＮＯＲ回路ＮＯＲ３の一方の入力端に入力され、該ラッチ回路の他方の入力端をなすＮＯＲ回路ＮＯＲ４の一方の入力端にはリセット信号ＰＲＴＲＳＴが入力されている。ＮＯＲ回路ＮＯＲ３の出力端はＮＯＲ回路ＮＯＲ４の他方の入力端に接続され、ＮＯＲ回路ＮＯＲ４の出力端はＮＯＲ回路ＮＯＲ３の他方の入力端に接続され、ＮＯＲ回路ＮＯＲ３から出力された信号はインバータＩＮＶ４を介して保護回路動作信号ＬＡＴＣＨとして駆動バッファ回路５に出力される。
【００３７】
図３において、チップイネーブル信号ＣＥがローレベルのとき、制御信号ＣＵ１はハイレベルになり、このときスイッチ１４はオンして導通状態になると共に定電流源１３はオフして電流出力を停止する。また、ＤフリップフロップＤＦＦ１及びＤＦＦ２はそれぞれリセットされており、各出力端Ｑからはそれぞれローレベルの信号が出力される。したがって保護回路動作信号ＬＡＴＣＨはローレベルになっている。
次に、チップイネーブル信号ＣＥがハイレベルになると、制御信号ＣＵ１はローレベルに立ち下がり、ＤフリップフロップＤＦＦ１のリセット状態が解除され、コンパレータ１２の出力信号ＣＵ２がハイレベルになるエッジを待つ状態になる。
【００３８】
出力信号ＣＵ２がハイレベルになると、制御信号ＣＵ３がハイレベルになりソフトスタート信号ＳＳ１の電圧が一定値に保持される。同時に、ＤフリップフロップＤＦＦ２のリセット状態が解除され、バッファＢＵＦ２による遅延時間Ｄｅｌａｙ経過後に、リセット信号ＰＲＴＲＳＴがローレベルになり、制御回路１１のラッチ保護回路部のリセット状態が解除される。出力信号ＣＵ２は、ソフトスタート動作時に変化するものの、リセット信号ＰＲＴＲＳＴでリセットされているため保護回路動作信号ＬＡＴＣＨの信号レベルは反転しない。前記ラッチ保護回路部のリセット状態解除、すなわちリセット信号ＰＲＴＲＳＴがローレベルになると、制御信号ＣＵ１は異常検出信号ＰＲＯＴのみによってコントロールされる。すなわち、異常検出回路７からの異常検出信号ＰＲＯＴのみによって、定電流源１３及びスイッチ１４は制御される。異常検出回路７が異常を検出して、異常検出信号ＰＲＯＴがハイレベルにならない限り、スイッチ１４によってコンデンサＣ２は放電され、定電流源１３はオフした状態を保持する。
【００３９】
図４は、図２及び図３の各信号の波形例を示したタイミングチャートであり、図４を参照しながら図２の回路の動作例について説明する。なお、ソフトスタート時の時間Ｔ１は第１所定時間をなし、出力異常検出時の時間Ｔ１は第２所定時間をなす。
チップイネーブル信号ＣＥがローレベルのときは、スイッチングレギュレータ１は動作を停止している。
スイッチングレギュレータ１を起動させるためにチップイネーブル信号ＣＥがハイレベルに立ち上がると、制御回路１１は、ソフトスタート動作を行うために制御信号ＣＵ１をローレベルにし、スイッチ１４をオフさせて遮断状態にすると共に定電流源１３はオンさせて所定の定電流を出力させる。このため、コンデンサＣ２は、定電流源１３からの定電流で充電され、コンデンサＣ２の電圧ＶＵ１が時間に比例して上昇する。
【００４０】
このとき、制御回路１１は、制御信号ＣＵ３をローレベルにし、ＳＳ信号生成回路１５に対して、入力された電圧ＶＵ１をソフトスタート信号ＳＳ１として誤差増幅回路２に出力させる。したがって、ＰＷＭコンパレータ４から出力されるパルス信号Ｓｐｗのデューティサイクルが徐々に増加させることができ、ソフトスタート動作を達成することができる。
このような状態では、コンパレータ１２の出力信号ＣＵ２はローレベルであり、制御回路１１は、リセット信号ＰＲＴＲＳＴをハイレベルにして異常検出回路７をリセット状態にし異常検出動作を停止させている。
【００４１】
コンパレータ１２は、基準電圧Ｖｒｅｆと電圧ＶＵ１の電圧比較を行っており、時間Ｔ１が経過して電圧ＶＵ１＞基準電圧Ｖｒｅｆの関係になると、出力信号ＣＵ２がハイレベルになり、制御回路１１は、制御信号ＣＵ３をハイレベルにし、ＳＳ信号生成回路１５に対して、所定の定電圧のソフトスタート信号ＳＳ１を誤差増幅回路２に出力させる。また、このとき制御回路１１は、制御信号ＣＵ１をハイレベルに立ち上げて、定電流源１３をオフさせて電流出力を停止させる共にスイッチ１４をオンさせてコンデンサＣ２に充電された電荷を放電させる。この後、制御回路１１は、所定の遅延時間Ｄｅｌａｙ経過後に、リセット信号ＰＲＴＲＳＴをローレベルに立ち下げて、異常検出回路７のリセット状態を解除し、異常検出回路７が作動開始してソフトスタート動作が終了し、スイッチングレギュレータ１は、所定の定電圧を生成して出力する通常動作を行う。
【００４２】
ここで、遅延時間Ｄｅｌａｙを設定しているのは、コンデンサＣ２の放電が不十分なままに制御回路１１のラッチ保護回路部のリセット状態を解除すると、即時に該保護回路部が誤動作してしまうこと、及びノイズによる誤動作を防止するためである。なお、制御回路１１は、通常動作時は、常にコンデンサＣ２は放電された状態になるように制御信号ＣＵ１を出力している。コンデンサＣ２を充電する場合は異常時のみであることとし、コンデンサＣ２に残留する電荷によって、前記ラッチ保護回路部が誤動作することを防止する。
【００４３】
次に、異常検出回路７が、出力短絡等の異常を検出して異常検出信号ＰＲＯＴをハイレベルに立ち上げると、制御回路１１は、制御信号ＣＵ１をローレベルに立ち下げて定電流源１３をオンさせると共にスイッチ１４をオフさせて遮断状態にし、コンデンサＣ２への充電を開始させる。電圧ＶＵ１はコンパレータ１２によって監視されており、所定時間Ｔ１後に電圧ＶＵ１＞基準電圧Ｖｒｅｆになると、コンパレータ１２は出力信号ＣＵ２をハイレベルに立ち上げる。制御回路１１は、入力された制御信号ＣＵ２によって、異常が一定期間続いていることを検出し、保護回路動作信号ＬＡＴＣＨをハイレベルに立ち上げて駆動バッファ回路５の動作を停止させスイッチング素子Ｍ１をオフさせて、スイッチングレギュレータ１の動作を停止させる。なお、異常動作の期間がラッチ保護動作を行うまでの遅延時間Ｔ１よりも短く、異常動作の後に通常動作に復帰した場合には、電圧ＶＵ１は出力信号ＣＵ２の信号レベルが反転する前に放電されることになる。この場合には、ラッチ保護回路動作信号ＬＡＴＣＨはアサートされず、スイッチングレギュレータ１は通常動作状態を続ける。
【００４４】
次に、図２の定電流源１３を、入力された制御信号によって出力する電流値を変えることができる可変電流源に置き換えてもよく、図２の基準電圧発生回路１６に、入力された制御信号によって出力する基準電圧Ｖｒｅｆの電圧を変えることができる可変電圧源を使用してもよく、これらのようにした場合、図２は図５のようになる。なお、図５では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図５における図２との相違点は、図２の定電流源１３を可変電流源１３ａに、基準電圧発生回路１６を可変電圧源１６ａにそれぞれ置き換え、図２の制御回路１１が、制御信号ＣＵ４を用いて、ソフトスタート動作時とラッチ保護動作時とで可変電流源１３ａから供給される電流値を切り替えさせると共に、制御信号ＣＵ５を用いて、ソフトスタート動作時とラッチ保護動作時とで可変電圧源１６ａから供給される基準電圧Ｖｒｅｆの電圧値を切り替えさせるようにしたことにある。
【００４５】
このようにすることにより、同じコンデンサＣ２に対して異なるスピードで充電することができることから、ソフトスタート時間とラッチ保護動作開始までの遅延時間を別々に設定することができ、柔軟性のある電源システムを構築することができる。なお、図５では、可変電流源１３ａ及び可変電圧源１６ａをそれぞれ設ける場合を例にして示したが、図２の定電流源１３を可変電流源１３ａに置き換えるか又は図２の基準電圧発生回路１６を可変電圧源１６ａに置き換えるようにしてもよい。
【００４６】
このように、本第１の実施の形態におけるスイッチングレギュレータは、ソフトスタート動作時の時間設定とラッチ保護動作時の遅延時間設定を、ソフトスタート／ラッチ保護回路６における、制御回路１１、コンパレータ１２、コンデンサＣ２、定電流源１３、スイッチ１４及び基準電圧発生回路１６からなる１つ時間設定手段で行うようにした。このことから、ソフトスタート時間設定用の回路とラッチ保護動作を行う際の遅延時間設定用の回路を共通化して使用することができ、ソフトスタート動作及びラッチ保護動作に対して、それぞれ時間設定用の回路等を設ける必要がなく、ＩＣのピン数の削減、チップ面積の削減及び外付け部品の削減を図ることができ、機器の小型化を図ることができる。
【００４７】
なお、前記第１の実施の形態では、スイッチングレギュレータとして昇圧型のスイッチングレギュレータを例にして説明したが、これは一例であり、本発明は降圧型及び昇降圧型のスイッチングレギュレータにも適用することができる。また、前記第１の実施の形態において、スイッチング素子Ｍ１及びダイオードＤ１をＩＣ内に設けるようにしてもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
【図２】図１のソフトスタート／ラッチ保護回路６の内部構成例を示した図である。
【図３】図２の制御回路１１の回路例を示した図である。
【図４】図２及び図３の各信号の波形例を示したタイミングチャートである。
【図５】図１のソフトスタート／ラッチ保護回路６における他の内部構成例を示した図である。
【図６】従来のスイッチングレギュレータの構成例を示した図である。
【図７】図６のソフトスタート回路１０５及びラッチ保護回路１０６の内部構成例を示した図である。
【図８】図７の各信号の波形例を示したタイミングチャートである。
【符号の説明】
【００４９】
１  スイッチングレギュレータ
２  誤差増幅回路
３  三角波発生回路
４  ＰＷＭコンパレータ
５  駆動バッファ回路
６  ソフトスタート／ラッチ保護回路
７  異常検出回路
１１  制御回路
１２  コンパレータ
１３  定電流源
１４  スイッチ
１５  ＳＳ信号生成回路
１６  基準電圧発生回路
１３ａ  可変電流源
１６ａ  可変電圧源
Ｍ１  スイッチング素子
Ｌ１  インダクタ
Ｄ１  ダイオード
Ｃ１，Ｃ２  コンデンサ
Ｒ１，Ｒ２  抵抗
【図１】
2007159316.tif 000003
【図２】
2007159316.tif 000004
【図３】
2007159316.tif 000005
【図４】
2007159316.tif 000006
【図５】
2007159316.tif 000007
【図６】
2007159316.tif 000008
【図７】
2007159316.tif 000009
【図８】
2007159316.tif 000010