(57)【要約】【課題】すべての負荷条件のもとで、改良された電圧レギュレーションを有し得る、直列共振ＤＣ−ＤＣ電力コンバータを提供すること。【解決手段】直列共振ＤＣ−ＤＣコンバータ（３００）は、入力ステージ（３１０）、スイッチステージ（３２０）、直列共振ステージ（３３０）、変圧器ステージ（３５０）、および電力出力ステージ（３７０）を含み得る。直列共振ＤＣ−ＤＣコンバータ（３００）はさらに、クランプステージと漏れインダクタンスキャンセルステージとを含み得る。クランプステージは、少なくとも漏れインダクタンスと寄生キャパシタンスとにより生成される超過電圧をクランプするように動作し得る。漏れインダクタンスキャンセルステージは、漏れインダクタンスによって生成される電圧降下に対応する電圧降下を生成するように動作し得る。【選択図】図３
2007089387.tif 000002
【特許請求の範囲】
【請求項１】
直列共振ＤＣ−ＤＣコンバータであって、
所定のスイッチサイクルにしたがってスイッチをオンおよびオフするように制御するように動作可能なスイッチステージであって、該スイッチサイクルは、該スイッチをオンにする第１のインターバルと、別のスイッチの次回のスイッチサイクルの前に該スイッチをオフにする第２のインターバルとを備える、スイッチステージと、
該スイッチステージに結合され、直列に結合されたキャパシタとインダクタとを備える直列共振ステージと、
第１の巻き線と第２の巻き線とを備える変圧器ステージであって、該第１の巻き線は、該直列共振ステージに直列に結合される、変圧器ステージと、
該スイッチステージと該変圧器ステージとの間に配置されたクランプステージであって、該クランプステージは、超過電圧をクランプするように動作可能な、クランプステージと、
該変圧器ステージの該第２の巻き線に結合され、負荷に電力供給するように構成された、出力ステージと
を備える、直列共振ＤＣ−ＤＣコンバータ。
【請求項２】
前記クランプステージは、直列に結合された第１のダイオードと第２のダイオードとを備える、請求項１に記載のコンバータ。
【請求項３】
前記直列共振ステージの前記インダクタは、互いが磁気的に結合された第１のインダクタと第２のインダクタとを備える、請求項１に記載のコンバータ。
【請求項４】
前記第１のインダクタにわたる電圧は、前記第２のインダクタにわたる電圧によってブーストされる、請求項３に記載のコンバータ。
【請求項５】
前記第１のインダクタにわたる電圧は、前記第２のインダクタにわたる電圧によって低減される、請求項３に記載のコンバータ。
【請求項６】
前記第２のインダクタは、前記クランプステージにおいて、クランプされた所定の電圧降下を生成する、請求項３に記載のコンバータ。
【請求項７】
前記所定の電圧降下は、前記変圧器ステージの漏れインダクタンスＬｓの電圧降下に等しい、請求項６に記載のコンバータ。
【請求項８】
前記第１のインダクタは、巻き数ｎ１を備え、該巻き数ｎ１は、前記直列共振ステージに含まれる共振インダクタンスＬｒを供給するように決定され、前記第２のインダクタは、巻き数ｎ２を備え、該巻き数ｎ２は、前記漏れインダクタンスＬｓの前記電圧降下をシュミレートするように決定される、請求項７に記載のコンバータ。
【請求項９】
前記巻き数ｎ２は、ｎ２＝ｎ１×（Ｌｓ／Ｌｒ）．．．（１）のように決定される、請求項８に記載のコンバータ。
【請求項１０】
前記巻き数ｎ２は、ｎ１×（Ｌｓ／Ｌｒ）の値に最も近い整数として選択される、請求項９に記載のコンバータ。
【請求項１１】
前記第１のインダクタおよび前記第２のインダクタは、単一の巻き線に形成される、請求項３に記載のコンバータ。
【請求項１２】
前記第１のインダクタは、巻き数ｎ１＋ｎ２を備え、該巻き数ｎ１＋ｎ２は、前記直列共振ステージに含まれる共振インダクタンスＬｒを供給するように決定され、前記第２のインダクタは、巻き数ｎ２を備え、該巻き数ｎ２は、前記漏れインダクタンスＬｓの前記電圧降下をシュミレートするように決定される、請求項７に記載のコンバータ。
【請求項１３】
前記巻き数ｎ２は、ｎ２＝（ｎ１＋ｎ２）×［Ｌｓ／（Ｌｒ＋Ｌｓ）］．．．（２）のように決定される、請求項１２に記載のコンバータ。
【請求項１４】
前記クランプステージによってクランプするための所定の電圧を生成するように動作可能な漏れインダクタンスキャンセルブロックをさらに備え、電圧は、前記変圧器ステージの漏れインダクタンスの電圧降下に対応する、請求項１に記載のコンバータ。
【請求項１５】
前記クランプステージは、少なくとも１つのダイオードを備え、前記漏れインダクタンスキャンセルブロックは、インダクタを備える、請求項１４に記載のコンバータ。
【請求項１６】
前記直列共振ステージの前記インダクタは、前記漏れインダクタンスキャンセルブロックを備える、請求項１４に記載のコンバータ。
【請求項１７】
前記直列共振ステージの共振インダクタンスは、前記漏れインダクタンスを備える、請求項１４に記載のコンバータ。
【請求項１８】
オーディオ増幅器に電力供給する直列共振ＤＣ−ＤＣコンバータであって、
第１の巻き線と第２の巻き線とを備える変圧器であって、漏れインダクタンスと寄生キャパシタンスとが該変圧器の中で発生する、変圧器と、
キャパシタとインダクタとを備える直列共振回路であって、該インダクタは、該漏れインダクタンスの電圧降下に対応する電圧降下によって動作可能な巻き線を備える、直列共振回路と、
スイッチデバイスと該変圧器との間に配置されたダイオード回路であって、該ダイオード回路は、少なくとも該漏れインダクタンスと該寄生キャパシタンスとに応答して生成された超過電圧をクランプするように動作可能であり、該インダクタの該電圧降下は、該ダイオード回路によってクランプされる、ダイオード回路と
を備える、直列共振ＤＣ−ＤＣコンバータ。
【請求項１９】
前記漏れインダクタンスは、前記直列共振回路の共振インダクタンスとして用いられるように構成される、請求項１８に記載のコンバータ。
【請求項２０】
前記インダクタは、第１の巻き線と第２の巻き線とを備え、該第２の巻き線は、前記漏れインダクタンスの前記電圧降下に対応する前記電圧降下によって動作可能である、請求項１９に記載のコンバータ。
【請求項２１】
前記第１の巻き線および前記第２の巻き線は、同じ極性を有するように磁気的に結合される、請求項２０に記載のコンバータ。
【請求項２２】
前記インダクタは、第１の巻き線と第２の巻き線とを備え、該第２の巻き線は、該第１の巻き線と前記漏れインダクタンスを表すインダクタとの間に配置される、請求項１８に記載のコンバータ。
【請求項２３】
前記漏れインダクタンスは、前記直列共振回路の共振インダクタンスの一部ではない、請求項２２に記載のコンバータ。
【請求項２４】
前記第１の巻き線および前記第２の巻き線は、磁気的に逆の極性を有するように構成される、請求項２２に記載のコンバータ。
【請求項２５】
前記第１の巻き線は、該第１の巻き線が一次電流を搬送するように、前記第２の巻き線よりも大きな巻き数を有する、請求項２４に記載のコンバータ。
【請求項２６】
入力電圧を供給するため有効および無効にされるスイッチデバイスをさらに備え、該スイッチデバイスは、交互にアクティブにされる２つのスイッチを備える、請求項１８に記載のコンバータ。
【請求項２７】
入力電圧を供給するため有効および無効にされるスイッチデバイスをさらに備え、該スイッチデバイスは、スイッチの第１のペアとスイッチの第２のペアとを備え、該第１のペアの１つのスイッチおよび該第２のペアの１つのスイッチは、実質的に同時にアクティブにされる、請求項１８に記載のコンバータ。
【請求項２８】
ＡＣ電圧を受信し該ＡＣ電圧をＤＣ波形に整流するように動作可能な第１のブリッジ整流回路をさらに備え、該第１のブリッジ整流回路は、全波整流回路および倍電圧器のうちの１つとして選択的に動作可能である、請求項１８に記載のコンバータ。
【請求項２９】
前記整流されたＡＣ電圧によって充電されるように構成された格納キャパシタをさらに備える、請求項２８に記載のコンバータ。
【請求項３０】
前記変圧器の前記第２の巻き線からの電圧を整流するように動作可能な第２のブリッジ整流回路をさらに備える、請求項２８に記載のコンバータ。
【請求項３１】
前記整流された電圧の高周波数成分をフィルタするように動作可能な出力フィルタキャパシタをさらに備える、請求項３０に記載のコンバータ。
【請求項３２】
オーディオ増幅器に電力供給する方法であって、
スイッチサイクルの間にスイッチデバイスをオンにするように駆動電圧を供給することであって、該駆動電圧は、該スイッチサイクルの終端と次回のスイッチサイクルの開始の前とでゼロ値を取る、ことと、
該スイッチデバイスをゼロ電流でオフにし、該スイッチデバイスをゼロ電圧でオンにすることと、
変圧器の第１の側から第２の側に電力を転送させることと、
少なくとも該変圧器の漏れインダクタンスと寄生キャパシタンスとの共振から生成される超過電圧をクランプすることと、
該転送された電力をクランプされた超過電圧を用いてオーディオ振幅器に供給することと
を包含する、方法。
【請求項３３】
前記漏れインダクタンスの電圧降下に対応する電圧降下を生成するインダクタを用いて生成することをさらに包含する、請求項３２に記載の方法。
【請求項３４】
前記インダクタの前記電圧降下を所定の大きさにクランプすることをさらに包含する、請求項３３に記載の方法。
【請求項３５】
第１の巻き線が巻き数ｎ１を有し、第２の巻き線が巻き数ｎ２を有するようにインダクタを構成することと、
該第１の巻き線と該第２の巻き線とを同じ極性を有するように磁気的に結合することと
をさらに包含する、請求項３３に記載の方法。
【請求項３６】
第１の巻き線が巻き数ｎ１＋ｎ２を有し、第２の巻き線が巻き数ｎ２を有するようにインダクタを形成することと、
該第１の巻き線と該第２の巻き線とを逆の極性を有するように磁気的に結合することと
をさらに包含する、請求項３３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関し、特に、改良された負荷レギュレーションを有する直列共振ＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、ソース電圧をステップアップまたはステップダウンすることにより、適切な電力を負荷に供給する。異なる負荷は、異なるレベルの電圧を必要とする。電圧のレベルを変化させるために、ＤＣ−ＤＣコンバータは、所定の負荷サイクルにしたがってオンおよびオフを行なうスイッチ回路を組み込んでいる。スイッチ回路のスイッチ操作は、しばしばスイッチ損失を生じ、上記スイッチ損失は、ＤＣ−ＤＣコンバータの電力効率に悪影響を与える。スイッチ損失を実質的に低減させるため、直列共振回路が、ＤＣ−ＤＣコンバータ（「直列共振ＤＣ−ＤＣコンバータ」）と共に用いられ得る。
【０００３】
直列共振ＤＣ−ＤＣコンバータは、エネルギーを負荷に転送する変圧器を含み得る。変圧器は、並列共振回路を含み得る。並列共振回路は、変圧器の第１の巻き線および／または第２の巻き線に発生する寄生キャパシタンスと漏れインダクタンスとから形成され得る。並列共振回路は、自然に形成され、トランスパレントであり得る。並列共振回路は、追加的なオーバーショット電圧（ｏｖｅｒｓｈｏｏｔ  ｖｏｌｔａｇｅ）および／またはリンギング電圧（ｒｉｎｇｉｎｇ  ｖｏｌｔａｇｅ）を生成し得る。追加的なオーバーショット電圧および／またはリンギング電圧は、超過ピーク電圧を生じ得る。超過ピーク電圧は、例えば整流器や負荷のような変圧器に結合された回路エレメントにダメージを与え得る。加えて、並列共振回路によって生成されたエネルギーは、浪費され得る。
【０００４】
軽量かつ高性能であり得るため、直列共振ＤＣ−ＤＣコンバータは、オーディオアプリケーションに対して適切であり得る。オーディオアプリケーションにおいて、負荷は、しばしばオーディオ増幅器であり得る。例えば幅広い周波数で動作する負荷のようなオーディオ増幅器は、低減された信号レベルで動作する。並列共振回路の結果として生成されるピーク電圧は、オーディオ増幅器のような負荷に深刻なダメージを与え得る。したがって、すべての負荷条件のもとでの改良された電圧レギュレーションを有し得る直列共振ＤＣ−ＤＣ電力コンバータに対する需要がある。
【発明の開示】
【課題を解決するための手段】
【０００５】
（要約）
直列共振ＤＣ−ＤＣコンバータは、電力入力ステージと、スイッチステージと、直列共振ステージと、変圧器ステージと、クランプステージと、出力ステージとを含む。電力入力ステージは、整流されたＡＣ電圧を供給し得る。電力入力ステージは、格納キャパシタに整流電圧を充電し得る。スイッチステージは、所定のスイッチサイクルにしたがって、スイッチをオンおよびオフにするように制御し得る。スイッチサイクルは、スイッチをオンにする第１のインターバルと、別のスイッチの次回のスイッチサイクルの前にスイッチをオフにする第２のインターバルとを含み得る。直列共振ステージは、スイッチステージに結合され、直列に結合されたキャパシタとインダクタとを含み得る。変圧器ステージは、第１の巻き線と第２の巻き線とを含み得る。第１の巻き線は、直列共振ステージに直列に結合され得る。クランプステージは、直列共振ステージと変圧器ステージとの間に直列に結合され得る。クランプステージは、超過電圧をクランプするように動作し得る。出力ステージは、変圧器ステージの第２の巻き線に結合され得る。出力ステージは、負荷に対して適切なＤＣ電圧を出力するように構成される。
【０００６】
当業者は、以下の図面と詳細な記述とを検討すれば、本発明に関するその他のシステム、方法、特性、および利点を明確に理解し得る。それら追加的なシステム、方法、特性、および利点のすべてが、記述の中に含まれ、本発明の範囲の中にあり、以下の請求の範囲によって保護されるということが、意図されている。
【０００７】
本発明は、以下の図面と記述とを参照することにより、より良く理解され得る。図中のコンポーネントは、必ずしも、本発明の原理を示す代わりに拡大縮小および強調されてはいない。さらに、図中では、異なる図面を通して、同じ参照番号が対応する部分を指定する。
【０００８】
本発明は、さらに以下の手段を提供する。
（項目１）
直列共振ＤＣ−ＤＣコンバータであって、
所定のスイッチサイクルにしたがってスイッチをオンおよびオフにするように制御するように動作可能なスイッチステージであって、該スイッチサイクルは、該スイッチをオンにする第１のインターバルと、別のスイッチの次回のスイッチサイクルの前に該スイッチをオフにする第２のインターバルとを備える、スイッチステージと、
該スイッチステージに結合され、直列に結合されたキャパシタとインダクタとを備える直列共振ステージと、
第１の巻き線と第２の巻き線とを備える変圧器ステージであって、該第１の巻き線は、該直列共振ステージに直列に結合される、変圧器ステージと、
該スイッチステージと該変圧器ステージとの間に配置されたクランプステージであって、該クランプステージは、超過電圧をクランプするように動作可能な、クランプステージと、
該変圧器ステージの該第２の巻き線に結合され、負荷に電力供給するように構成された、出力ステージと
を備える、直列共振ＤＣ−ＤＣコンバータ。
（項目２）
前記クランプステージは、直列に結合された第１のダイオードと第２のダイオードとを備える、項目１に記載のコンバータ。
（項目３）
前記直列共振ステージの前記インダクタは、互いが磁気的に結合された第１のインダクタと第２のインダクタとを備える、項目１に記載のコンバータ。
（項目４）
前記第１のインダクタにわたる電圧は、前記第２のインダクタにわたる電圧によってブーストされる、項目３に記載のコンバータ。
（項目５）
前記第１のインダクタにわたる電圧は、前記第２のインダクタにわたる電圧によって低減される、項目３に記載のコンバータ。
（項目６）
前記第２のインダクタは、前記クランプステージにおいて、クランプされた所定の電圧降下を生成する、項目３に記載のコンバータ。
（項目７）
前記所定の電圧降下は、前記変圧器ステージの漏れインダクタンスＬｓの電圧降下に等しい、項目６に記載のコンバータ。
（項目８）
前記第１のインダクタは、巻き数ｎ１を備え、該巻き数ｎ１は、前記直列共振ステージに含まれる共振インダクタンスＬｒを供給するように決定され、前記第２のインダクタは、巻き数ｎ２を備え、該巻き数ｎ２は、前記漏れインダクタンスＬｓの前記電圧降下をシュミレートするように決定される、項目７に記載のコンバータ。
（項目９）
前記巻き数ｎ２は、ｎ２＝ｎ１×（Ｌｓ／Ｌｒ）．．．（１）のように決定される、項目８に記載のコンバータ。
（項目１０）
前記巻き数ｎ２は、ｎ１×（Ｌｓ／Ｌｒ）の値に最も近い整数として選択される、項目９に記載のコンバータ。
（項目１１）
前記第１のインダクタおよび前記第２のインダクタは、単一の巻き線に形成される、項目３に記載のコンバータ。
（項目１２）
前記第１のインダクタは、巻き数ｎ１＋ｎ２を備え、該巻き数ｎ１＋ｎ２は、前記直列共振ステージに含まれる共振インダクタンスＬｒを供給するように決定され、前記第２のインダクタは、巻き数ｎ２を備え、該巻き数ｎ２は、前記漏れインダクタンスＬｓの前記電圧降下をシュミレートするように決定される、項目７に記載のコンバータ。
（項目１３）
前記巻き数ｎ２は、ｎ２＝（ｎ１＋ｎ２）×［Ｌｓ／（Ｌｒ＋Ｌｓ）］．．．（２）のように決定される、項目１２に記載のコンバータ。
（項目１４）
前記クランプステージによってクランプするための所定の電圧を生成するように動作可能な漏れインダクタンスキャンセルブロックをさらに備え、電圧は、前記変圧器ステージの漏れインダクタンスの電圧降下に対応する、項目１に記載のコンバータ。
（項目１５）
前記クランプステージは、少なくとも１つのダイオードを備え、前記漏れインダクタンスキャンセルブロックは、インダクタを備える、項目１４に記載のコンバータ。
（項目１６）
前記直列共振ステージの前記インダクタは、前記漏れインダクタンスキャンセルブロックを備える、項目１４に記載のコンバータ。
（項目１７）
前記直列共振ステージの共振インダクタンスは、前記漏れインダクタンスを備える、項目１４に記載のコンバータ。
（項目１８）
オーディオ増幅器に電力供給する直列共振ＤＣ−ＤＣコンバータであって、
第１の巻き線と第２の巻き線とを備える変圧器であって、漏れインダクタンスと寄生キャパシタンスとが該変圧器の中で発生する、変圧器と、
キャパシタとインダクタとを備える直列共振回路であって、該インダクタは、該漏れインダクタンスの電圧降下に対応する電圧降下によって動作可能な巻き線を備える、直列共振回路と、
スイッチデバイスと該変圧器との間に配置されたダイオード回路であって、該ダイオード回路は、少なくとも該漏れインダクタンスと該寄生キャパシタンスとに応答して生成された超過電圧をクランプするように動作可能であり、該インダクタの該電圧降下は、該ダイオード回路によってクランプされる、ダイオード回路と
を備える、直列共振ＤＣ−ＤＣコンバータ。
（項目１９）
前記漏れインダクタンスは、前記直列共振回路の共振インダクタンスとして用いられるように構成される、項目１８に記載のコンバータ。
（項目２０）
前記インダクタは、第１の巻き線と第２の巻き線とを備え、該第２の巻き線は、前記漏れインダクタンスの前記電圧降下に対応する前記電圧降下によって動作可能である、項目１９に記載のコンバータ。
（項目２１）
前記第１の巻き線および前記第２の巻き線は、同じ極性を有するように磁気的に結合される、項目２０に記載のコンバータ。
（項目２２）
前記インダクタは、第１の巻き線と第２の巻き線とを備え、該第２の巻き線は、該第１の巻き線と前記漏れインダクタンスを表すインダクタとの間に配置される、項目１８に記載のコンバータ。
（項目２３）
前記漏れインダクタンスは、前記直列共振回路の共振インダクタンスの一部ではない、項目２２に記載のコンバータ。
（項目２４）
前記第１の巻き線および前記第２の巻き線は、磁気的に逆の極性を有するように構成される、項目２２に記載のコンバータ。
（項目２５）
前記第１の巻き線は、該第１の巻き線が一次電流を搬送するように、前記第２の巻き線よりも大きな巻き数を有する、項目２４に記載のコンバータ。
（項目２６）
入力電圧を供給するため有効および無効にされるスイッチデバイスをさらに備え、該スイッチデバイスは、交互にアクティブにされる２つのスイッチを備える、項目１８に記載のコンバータ。
（項目２７）
入力電圧を供給するため有効および無効にされるスイッチデバイスをさらに備え、該スイッチデバイスは、スイッチの第１のペアとスイッチの第２のペアとを備え、該第１のペアの１つのスイッチおよび該第２のペアの１つのスイッチは、実質的に同時にアクティブにされる、項目１８に記載のコンバータ。
（項目２８）
ＡＣ電圧を受信し該ＡＣ電圧をＤＣ波形に整流するように動作可能な第１のブリッジ整流回路をさらに備え、該第１のブリッジ整流回路は、全波整流回路および倍電圧器のうちの１つとして選択的に動作可能である、項目１８に記載のコンバータ。
（項目２９）
前記整流されたＡＣ電圧によって充電されるように構成された格納キャパシタをさらに備える、項目２８に記載のコンバータ。
（項目３０）
前記変圧器の前記第２の巻き線からの電圧を整流するように動作可能な第２のブリッジ整流回路をさらに備える、項目２８に記載のコンバータ。
（項目３１）
前記整流された電圧の高周波数成分をフィルタするように動作可能な出力フィルタキャパシタをさらに備える、項目３０に記載のコンバータ。
（項目３２）
オーディオ増幅器に電力供給する方法であって、
スイッチサイクルの間にスイッチデバイスをオンにするように駆動電圧を供給することであって、該駆動電圧は、該スイッチサイクルの終端と次回のスイッチサイクルの開始の前とでゼロ値を取る、ことと、
該スイッチデバイスをゼロ電流でオフにし、該スイッチデバイスをゼロ電圧でオンにすることと、
変圧器の第１の側から第２の側に電力を転送させることと、
少なくとも該変圧器の漏れインダクタンスと寄生キャパシタンスとの共振から生成される超過電圧をクランプすることと、
該転送された電力をクランプされた超過電圧を用いてオーディオ振幅器に供給することと
を包含する、方法。
（項目３３）
前記漏れインダクタンスの電圧降下に対応する電圧降下を生成するインダクタを用いて生成することをさらに包含する、項目３２に記載の方法。
（項目３４）
前記インダクタの前記電圧降下を所定の大きさにクランプすることをさらに包含する、項目３３に記載の方法。
（項目３５）
第１の巻き線が巻き数ｎ１を有し、第２の巻き線が巻き数ｎ２を有するようにインダクタを構成することと、
該第１の巻き線と該第２の巻き線とを同じ極性を有するように磁気的に結合することと
をさらに包含する、項目３３に記載の方法。
（項目３６）
第１の巻き線が巻き数ｎ１＋ｎ２を有し、第２の巻き線が巻き数ｎ２を有するようにインダクタを形成することと、
該第１の巻き線と該第２の巻き線とを逆の極性を有するように磁気的に結合することと
をさらに包含する、項目３３に記載の方法。
【０００９】
（摘要）
直列共振ＤＣ−ＤＣコンバータは、負荷としてのオーディオ増幅器に電力供給する。直列共振ＤＣ−ＤＣコンバータは、電力入力ステージ、スイッチステージ、直列共振ステージ、変圧器ステージ、および電力出力ステージを含み得る。直列共振ＤＣ−ＤＣコンバータはさらに、クランプステージと漏れインダクタンスキャンセルステージとを含み得る。クランプステージは、少なくとも漏れインダクタンスと寄生キャパシタンスとにより生成される超過電圧をクランプするように動作し得る。漏れインダクタンスキャンセルステージは、漏れインダクタンスによって生成される電圧降下に対応する電圧降下を生成するように動作し得る。生成された電圧降下は、クランプの対象となり得る。クランプステージは、すべての負荷条件のもとで、漏れインダクタンスのいかなる影響をも受けることなしに、動作し得る。結果として、直列共振コンバータは、改良された負荷レギュレーションを達成し得る。
【発明を実施するための最良の形態】
【００１０】
（好ましい実施形態に関する詳細な記述）
オーディオアプリケーションにおいて電力を供給するため、直列共振ＤＣ−ＤＣコンバータが用いられ得る。電力供給は、オーディオシステムの全サイズと全重量とを支配し得る。直列共振ＤＣ−ＤＣコンバータは、低コストおよび軽量な電力供給として構成され得る。直列共振ＤＣ−ＤＣコンバータのこの特性は、オーディオシステムにおいて特別な利点を有する。
【００１１】
電力入力ステージにおいてブリッジ構造を有する直列ＤＣ−ＤＣコンバータは、良く知られた形態の電力供給であり、しばしばブリッジコンバータとして参照される。ブリッジコンバータは、スイッチ回路を含むスイッチモードの電力供給であり得る。スイッチ回路は、ハーフブリッジコンバータを形成する２つのスイッチを含み得る。スイッチ回路は、フルブリッジコンバータを形成する４つのスイッチを含み得る。フルブリッジコンバータは、通常、類似したハーフブリッジコンバータの２倍の電力を供給するため、高電力供給アプリケーションを取り扱う上で有用である。
【００１２】
図１は、例示的なブリッジコンバータ１００のブロック図である。ブリッジコンバータ１００は、ＡＣ入力電圧１１０を用いてオーディオ増幅器ステージ１８０に電力供給する。ラウドスピーカ１９０は、オーディオ増幅器ステージ１８０に結合され得る。ブリッジコンバータ１００は、第１の整流ステージ１２０、スイッチステージ１３０、および直列共振ステージ１４０を含む。さらに、ブリッジコンバータ１００は、クランプステージ１５０、漏れインダクタンスキャンセルステージ１５５、変圧器ステージ１６０、および第２の整流ステージ１７０を含む。ＡＣ入力電圧１１０は、例えば約１００Ｖから２４０Ｖまでのような所定の範囲に存在し得る。第１の整流ステージ１２０は、スイッチステージ１３０に提供されるべきＡＣ入力電圧を整流する。スイッチステージ１３０は、２つのスイッチまたは４つのスイッチを含み得る。上述のように、ブリッジコンバータ１００は、スイッチステージ１３０の構造に依存して、ハーフブリッジコンバータまたはフルブリッジコンバータであり得る。
【００１３】
スイッチステージ１３０は、スイッチ制御ステージ１３５に結合される。スイッチ制御ステージ１３５は、スイッチステージ１３０におけるスイッチを、所定の負荷サイクルにしたがって、オンまたはオフとなるように制御する。例えば、ハーフブリッジコンバータに対しては、２つのスイッチが、スイッチ制御ステージ１３５により、交互にオンになるように制御され得る。例えば、スイッチ制御ステージ１３５は、パルス幅変調制御回路を含み得る。
【００１４】
スイッチ制御ステージ１３５において、決定された時間間隔が、スイッチサイクルに挿入され得る。上記時間間隔の間、どのスイッチもオンにされない。例えば、ハーフブリッジコンバータでは、第１のスイッチが、スイッチサイクルの半サイクルの間に、オンにされる。半サイクルの終端において、第１のスイッチは、オフにされる。決定された時間間隔の間、第２のスイッチもまた、オフにされる。第２のスイッチは、次の半サイクルが開始したときにオンにされ得る。スイッチ制御は、ブリッジコンバータ１００が不連続伝導モード（「ＤＣＭ」；ｄｉｓｃｏｎｔｉｎｕｏｕｓ  ｃｏｎｄｕｃｔｉｏｎ  ｍｏｄｅ）で動作することを許容し得る。ブリッジコンバータ１００は、次回のスイッチサイクルの開始の前に変圧器からエネルギーを回収するようにＤＣＭで動作し得る。ＤＣＭの動作は、スイッチが比較的低いスイッチ損失条件で動作することを許容し得る。
【００１５】
直列共振ステージ１４０はさらに、ゼロ電圧スイッチングをも許容する。直列共振ステージ１４０において、インピーダンスは、周波数の変化に伴って変化し得る。インピーダンスは、大きさと位相とに関して変化し得る。結果として、直列共振ステージ１４０を流れている電流および電圧は、互いに先行するか遅れ得る。直列共振ステージ１４０における電流および電圧に関するこの変化する位相の関係は、スイッチが、ゼロ電流交差においてオフにされ、ゼロ電圧交差においてオンにされることを許容する。スイッチは、電流および電圧のゼロ交差において、それぞれオフおよびオンにされ得るため、スイッチ損失は、実質的に最小化され得る。
【００１６】
クランプステージ１５０および漏れインダクタンスキャンセルステージ１５５は、変圧器ステージ１６０における望ましくない漏れインダクタンスの望ましくない効果を最小化するように動作し得る。クランプステージ１５０は、複数のダイオードを含み得る。クランプステージ１５０の構成は、直列に結合された２つ以上のダイオード、ダイオードブリッジ回路、等を含み得る。漏れインダクタンスキャンセルステージ１５５は、インダクタまたは等価構造を含み得る。クランプステージ１５０および漏れインダクタンスキャンセルステージ１５５は、以下で詳細に記述され得る。
【００１７】
変圧器ステージ１６０は、第１の巻き線と第２の巻き線とを含む。ＡＣ入力電圧１１０は、第１の巻き線から第２の巻き線に転送され、最終的に、オーディオ増幅器ステージ１９０のような負荷に転送され得る。変圧器は、当業者には良く知られたものであり、変圧器の構造は、直列共振ＤＣ−ＤＣコンバータを実施する上で必要な限りにおいて記述され得る。
【００１８】
図２は、第１の巻き線２３０と第２の巻き線２４０とを含む変圧器２００の一例を図示している。理想的な変圧器は、漏れインダクタンスと寄生キャパシタンスとを一切有さない。しかしながら、実際には、理想的な変圧器は存在し得ない。漏れインダクタンスは、第１の巻き線２３０と第２の巻き線２４０とが完全にはリンクし得ないために、発生し得る。寄生キャパシタンスもまた、第１の巻き線２３０と第２の巻き線２４０との間に発生し得る。図２は、実用的な変圧器の等価回路を図示している。上記等価回路は、漏れインダクタンスＬｓを表す漏れインダクタ２１０と、複数の寄生キャパシタンス２２０とを含む。変圧器２００は、漏れインダクタンスＬｓおよび寄生キャパシタンスＣｐのため、並列共振を発生し得る。図１の直列共振ステージ１４０に結合されると、直列共振コンポーネントおよび並列共振コンポーネントから生じる複数の共振が、発生し得る。
【００１９】
図１において、第２の整流ステージ１７０は、第２の巻き線における電圧をＤＣ波形に整流するように動作し得る。電圧は、スイッチステージ１３０のスイッチがオンにされると、変圧器ステージ１６０の第１の巻き線から第２の巻き線に転送される。第２の巻き線における電圧は、第２の整流ステージ１７０を伝導し得る。上述のように、電流は、次回のスイッチサイクルが開始する前にゼロと交差し得る。電流がゼロ値と交差すると、第２の整流ステージ１７０は、伝導を中断し得、第２の整流ステージ１７０の望ましくないリバースリカバリ電流（ｒｅｖｅｒｓｅ  ｒｅｃｏｖｅｒｙ  ｃｕｒｒｅｎｔ）が最小化され得る。整流された電圧は、オーディオ増幅器ステージ１８０に出力され得る。
【００２０】
ブリッジコンバータ１００において、クランプステージ１５０および漏れインダクタンスキャンセルステージ１５５は、以下のように動作し得る。図２と関連して上述されたように、漏れインダクタンスＬｓおよび寄生キャパシタンスＣｐは、隠れ並列共振（ｈｉｄｄｅｎ  ｐａｒａｌｌｅｌ  ｒｅｓｏｎａｎｃｅ）として発生し得る。直列共振ステージ１４０により、隠れ並列共振は、ブリッジコンバータ１００を多重共振にし得る。寄生キャパシタンスＣｐ、第２の整流ステージ１７０のキャパシタンス、および直列共振ステージ１４０のキャパシタは、漏れインダクタンスＬｓのネットインダクタンス（ｎｅｔ  ｉｎｄｕｃｔａｎｃｅ）および直列共振ステージ１４０のインダクタンスと共振し得る。結果として、追加的なオーバーショット電圧またはリンギング電圧が生成され得る。第２の整流ステージ１７０は、オーバーショット電圧とリンギング電圧とから生じるピーク電圧に応答し得る。第２の整流ステージ１７０は、ピーク電圧によってダメージを受け得る。加えて、ピーク電圧が整流された場合でさえも、超過電圧により、負荷がダメージを受け得る。このことは、軽負荷では深刻になり得る。オーディオアプリケーションにおいて、超過電圧は、低減された信号範囲において高い周波数で動作するオーディオ増幅器にダメージを与え得る。
【００２１】
超過電圧が軽負荷に影響を及ぼさないようにするため、クランプステージ１５０が、変圧器ステージ１６０のＤＣ入力供給と第１の巻き線との間に配置され得る。図１において、ＤＣ入力供給は、第１の整流ステージ１２０であり得る。クランプステージ１５０は、変圧器ステージ１６０の第１の巻き線における電圧をクランプし、これにより、ピーク電圧が、第２の整流ステージ１７０とオーディオ増幅器ステージ１８０のような負荷とに到達しすることを、ブロックし得る。さらに、クランプステージ１５０は、図１に示されているような戻しライン（ｒｅｔｕｒｎ  ｌｉｎｅ）１２５を介し、並列共振エネルギーを、ＤＣ入力供給に戻し得る。
【００２２】
高負荷の電流において、クランプステージ１５０は、目的通りには動作し得ない。クランプステージ１５０は、漏れインダクタンスＬｓから生じる大きな電圧降下にさらされ得る。変圧器ステージ１６０は、漏れインダクタ２１０を含み得る変圧器２００（図２）を含み得る。漏れインダクタ２１０は、実用的なインダクタ内に発生する漏れインダクタンスＬｓを表し得る。負荷電流が増加すると、直列共振ステージ１４０を流れる共振電流が増加する。良く知られた等式Ｖ＝Ｌｓ＊（ｄｉ／ｄｔ）にしたがい電圧が誘導されるため、漏れインダクタ２１０にわたって大きな電圧降下が発生し得る。上述のように、漏れインダクタンスが、第１の巻き線２３０と第２の巻き線２４０とが完全にはリンクし得ないために、発生し得る。このため、漏れインダクタンスは、第１の巻き線２３０から第２の巻き線２４０へエネルギーを転送することには寄与し得ない。代わりに、漏れインダクタンスは、エネルギーを格納し、エネルギーを電源に戻し得る。結果として、漏れインダクタンスＬｓは、第１の回路（電源および第１の巻き線２３０）ならびに第２の回路（第２の巻き線２４０および負荷）への直列インピーダンスとして動作し得る。漏れインダクタンスＬｓは、インピーダンスとして電圧降下を引き起こし得る。
【００２３】
クランプステージ１５０が漏れインダクタ２１０（図２）にわたる電圧降下にさらされるとき、クランプステージ１５０は、漏れインダクタンスＬｓを短絡しようとし得る。漏れインダクタンスＬｓの短絡は、変圧器ステージ１６０の第１の巻き線に流れ込む共振電流を迂回させ得る。この電圧降下をクランプすることは、漏れインダクタンスＬｓの短絡を防止し得る。しかしながら、漏れインダクタンスＬｓおよび漏れインダクタ２１０にわたる電圧降下は、例えばクランプステージ１５０のようなその他の回路を物理的に表さず、トランスパレントであり得る。漏れインダクタンスキャンセルステージ１５５は、漏れインダクタ２１０にわたる電圧降下と等価な電圧を生成し、クランプから視覚可能（ｖｉｓｉｂｌｅ）な電圧を生成し得る。
【００２４】
漏れインダクタンスキャンセルステージ１５５は、不可視（ｉｎｖｉｓｉｂｌｅ）な電圧降下を合成し、電圧降下がクランプの対象となり得る。上述のように、漏れインダクタンスキャンセルステージ１５５はインダクタを含み、等価な電圧降下が生成され得る。クランプステージ１５０は、漏れインダクタンスキャンセルステージ１５５に結合され、電圧降下がクランプされ得る。
【００２５】
ブリッジコンバータ１００において、クランプステージ１５０は、超過電圧が、第２の整流ステージ１７０およびオーディオ増幅器ステージ１８０にダメージを与えることを防止し得る。さらに、クランプステージ１５０は、並列共振エネルギーをＤＣ入力供給に戻し得る。漏れインダクタンスキャンセルステージ１５５は、クランプステージ１５０が、すべての負荷条件のもとで適切に動作することを許容し得る。ブリッジコンバータ１００は、改良された負荷レギュレーションを達成し得る。
【００２６】
ブリッジコンバータ１００は、様々な回路構成を用いて実施され得る。図３は、例示的なハーフブリッジ直列共振ＤＣ−ＤＣコンバータ（「ブリッジコンバータ」）３００の回路図である。ブリッジコンバータ３００は、入力ステージ３１０、スイッチ回路３２０、および直列共振回路３３０を含む。ブリッジコンバータ３００はさらに、クランプダイオード３４０、変圧器回路３５０、整流器回路３６０および電力出力ステージ３７０を含む。入力ステージ３１０は、例えば図１の入力電圧１１０のようなＡＣ電圧入力を、入力端子３０２から受信する。例えば、ＡＣ電圧入力は、１００Ｖから２４０Ｖを変動し得る。ＡＣ電圧は、ブリッジ回路３０４への入力となり得る。ブリッジ回路３０４は、ＡＣ電圧をＤＣ電圧に整流し得る。入力ステージ３１０は、複数の位置の間、例えば上方位置（Ｕｐ）と下方位置（Ｌｐ）との間でシフトするように動作する制御スイッチ３０６を含み得る。図３の例において、上方位置（Ｕｐ）は、約２００から２４０Ｖを提供し、下方位置（Ｌｐ）は、約１００から１２０Ｖを提供し得る。
【００２７】
ブリッジ回路３０４は、全波整流器として動作し、制御スイッチ３０６は、例えば上方位置（Ｕｐ）のような第１の位置に存在し得る。ブリッジ回路３０４は、ＡＣ電圧入力をＤＣ電圧に整流し得る。ブリッジ回路３０４はまた、制御スイッチ３０６が、例えば下方位置（Ｌｐ）のような第２の位置に存在するときに、倍電圧器としても動作し得る。キャパシタＣ１およびＣ２は、下方位置に結合される。制御スイッチ３０６が下方位置（Ｌｐ）に存在するとき、ＡＣ電圧入力は、２倍のＤＣ電圧にされ、各キャパシタＣ１およびＣ２に充電され得る。キャパシタＣ１およびＣ２はまた、格納された電荷を用いることにより、ブリッジ回路３０４の出力電圧における変動を安定化し得る。
【００２８】
スイッチ回路３２０は、２つのスイッチＳ１およびＳ２を含む。スイッチＳ１およびＳ２は、半導体デバイスを用いて形成され得る。スイッチＳ１およびＳ２は、トランジスタ、ダイオード、およびその両方を用いて形成され得る。例えば、スイッチＳ１およびＳ２は、絶縁ゲートバイポーラトランジスタ（「ＩＧＢＴ」；ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）を用いて実施され得る。加えて、ダイオードが、ＩＧＢＴに追加され得る。代替的に、スイッチＳ１およびＳ２は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ；酸化金属半導体電界効果トランジスタ）を用いて形成され得る。やがて、スイッチＳ１およびＳ２は、交互（ａｌｔｅｒｎａｔｉｏｎ）または可換的（ｃｏｍｍｕｔａｔｅ）にアクティブにされ得る。スイッチＳ１がオンにされると、スイッチＳ２はオフにされ、あるいはその逆に、スイッチＳ２がオンにされると、スイッチＳ１がオフにされる。
【００２９】
図示されてはいないが、動作を制御するため、スイッチ制御がスイッチＳ１およびＳ２に結合され得る。スイッチ制御は、スイッチＳ１およびＳ２を交互にオンにするように動作し得る。ブリッジコンバータ３００がＤＣＭで動作するように、スイッチ制御がスイッチＳ１およびＳ２を制御することが望ましい。例えば、スイッチＳ１は、半スイッチサイクルの間にオンにされ、スイッチＳ２は、第２の半スイッチサイクルの間にオンにされる。決定された時間間隔が、各半スイッチサイクルに挿入され得る。この時間間隔の間、ゼロ電圧がスイッチＳ１またはＳ２の一方に印加され得る。電流もまた、次回のスイッチサイクルが開始する前にゼロ値になり得る。スイッチＳ１がオンにされるとき、半スイッチサイクルの終端に時間間隔が挿入され得る。別の決定された時間間隔もまた、スイッチＳ２がオンにされるときに、次回の半スイッチサイクルの終端に挿入され得る。このため、ブリッジコンバータ３００は、ＤＣＭにおいて動作し得る。
【００３０】
直列共振回路３３０は、スイッチＳ１およびＳ２の接合点に結合され得る。直列共振回路３３０は、キャパシタ３３１とインダクタ３３３とを含む。直列共振回路３３０は、スイッチＳ１およびＳ２がソフトなスイッチ条件のもとでオンおよびオフにされることを許容し得る。ソフトなスイッチ条件は、図１と関連して記述されたように、ゼロ電流スイッチングと、ゼロ電圧スイッチングとを含む。
【００３１】
インダクタ３３３は、第１のインダクタ３３２と第２のインダクタ３３４とを含み得る。第２のインダクタ３３４は、第１のインダクタ３３２に磁気的に結合され得る。図３の棒状の点線を用いて指示されているように、第１のインダクタ３３２および第２のインダクタ３３４は、同じ極性を有するように結合され得る。第１のインダクタ３３２および第２のインダクタ３３４は、ブースト構造を有し得、第１のインダクタ３３２および第２のインダクタ３３４の各々にわたる電圧が、追加され得る。このブリッジコンバータ３００において、第２のインダクタ３３４は、漏れインダクタンスキャンセルコンポーネントとして動作し得る。第２のインダクタ３３４は、第１の漏れインダクタンスＬｓにわたって降下する電圧に類似した電圧を生成し得る。図３において、第１の漏れインダクタンスＬｓは、寄生キャパシタンスＣｐと共にトランスパレントであり得ることを示唆するために、極めて細い線で図示されている。クランプダイオード３４０（Ｄ１およびＤ２）は、第２のコンダクタ３３４の終端であるノード３３６に結合される。第２のインダクタで生成され得る電圧のため、ノード３３６は、漏れインダクタンスを一切有さない理想的な変圧器の一次電圧をシュミレートし得るノードである。クランプダイオード３４０は、例えば図２の漏れインダクタ２１０のような漏れインダクタにわたって発生し得る電圧降下にさらされ得ない。
【００３２】
図１と関連して記述されたように、クランプダイオード３４０（Ｄ１およびＤ２）は、変圧器３５０の第１の巻き線３５２における電圧をクランプし、変圧器３５０における並列共振効果を最小化し得る。第１のインダクタ３３２および第２のインダクタ３３４にわたって発生する電圧は、クランプダイオード３４０（Ｄ１およびＤ２）によって追加およびクランプされ得る。クランプの後、オーバーショット電圧またはリンギング電圧の結果としての超過電圧は、整流回路３６０および電力出力ステージ３７０には到達し得ない。さらに、並列共振エネルギーは、例えば格納キャパシタＣ１およびＣ２のようなＤＣ入力供給に戻され得る。クランプダイオード３４０はまた、第１の漏れインダクタンスＬｓによって生成される電圧降下と等価な電圧降下をクランプし得る。以下で記述されるように、第２のインダクタ３３４は、巻き数ｎ２を調整することにより、等価な電圧を生成するように構成され得る。ノード３３６のため、第１の巻き線３５２における電圧は、明らかにクランプから視覚可能であり得る。
【００３３】
変圧器回路３５０は、第１の巻き線３５２と第２の巻き線３５４とを含み得る。第１の巻き線３５２の一端部は、第１のインダクタ３３２に結合され、第１の巻き線３５２の他方の端部は、キャパシタＣ１およびＣ２の接合点に結合される。したがって、ブリッジコンバータ３００は、直列共振回路３３０と変圧器３５０とに結合されるように構成され得る。さらに、第２の巻き線３５４は、整流ブリッジ回路３６０に結合され、次に、整流ブリッジ回路３６０は、出力ステージ３７０に結合され得る。
【００３４】
上述のように、変圧器３５０は、漏れインダクタンスＬｓおよび寄生キャパシタンスＣｐによって形成される隠れ並列共振コンポーネントを含み得る。漏れインダクタンスＬｓは、第１のインダクタ３３２と共に、共振インダクタンスを生成するように用いられ得る。共振インダクタンスは、直列共振コンバータの利点の１つである。漏れインダクタンスＬｓは、キャパシタ３３１のキャパシタンスＣｒ１および寄生キャパシタンスＣｐを有する複数の共振であり得るが、クランプダイオード３４０（Ｄ１およびＤ２）は、複数の共振効果を最小化するように動作し得る。さらに、第２のインダクタ３３４は、クランプから視覚可能な漏れインダクタンスＬｓを表す漏れインダクタにわたる電圧降下を生成するように動作し得る。クランプダイオード３４０（Ｄ１およびＤ２）は、軽負荷および重負荷において、適切に動作し得る。結果として、ブリッジコンバータ３００は、すべての負荷条件のもとで、目的の動作を達成し得る。
【００３５】
ブリッジコンバータ３００において、第１のインダクタ３３２および第２のインダクタ３３４は、それぞれ巻き数ｎ１およびｎ２を有する。第１のインダクタ３３２および第２のインダクタ３３４の巻き線は、２つの別個の巻き線から形成され得る。代替的に、第１のインダクタ３３２および第２のインダクタ３３４の巻き線は、単一の巻き線をタップ（ｔａｐ）することによって形成され得る。第１のインダクタ３３２の値ｎ１は、キャパシタ３３１と共振し得るインダクタンス値Ｌｒ１を生成するように決定され得る。共振周波数が決定され得る。共振周波数において、キャパシタ３３１およびインダクタ３３３の全インピーダンスは、ゼロである。第２のインダクタ３３４の巻き線の巻き数ｎ２は、ｎ２＝ｎ１×Ｌｓ／Ｌｒ１．．．（１）として計算され得る。ここに、Ｌｓは漏れインダクタンスであり、Ｌｒ１はインダクタ３３２の共振インダクタンスである。
【００３６】
上記等式（１）において、巻き数ｎ２は、巻き数ｎ１および漏れインダクタンスＬｓと共振インダクタンスＬｒ１との比に基づいて決定される。共振インダクタ３３３のインダクタンス値および漏れインダクタンスＬｓは、共振インダクタ３３３および第２のインダクタ３３４にわたる電圧、ならびに等式Ｖ＝Ｌ＊（ｄｉ／ｄｔ）に基づいて決定され得る。計算された値ｎ２は、整数になり得ない。使用のため、最も近い整数値が選択され得る。巻き数ｎ２は、第１の巻き線３５２と第２の巻き線３５４との間にさらなる空間を追加することにより、次に大きな整数となり得る。空間の追加は、漏れインダクタンスＬｓを増加させ得る。追加的な空間付けはまた、第１の巻き線３５２と第２の巻き線３５４との間のキャパシタンスを低減させ、これにより、ノイズ電流を低減させ得る。
【００３７】
ブリッジコンバータ３００において、キャパシタ３３１は、スイッチＳ１およびＳ２の共通ノードとインダクタ３３３との間に配置される。代替的に、キャパシタ３３１は、キャパシタＣ１およびＣ２の共通ノードと第１の巻き線３５２との間に配置され得る。この配置は、キャパシタ３３１にわたる電圧を、超過電圧を防止するためにクランプされ得る回路ループ内に配置し得る。この配置により、漏れインダクタンスは、クランプダイオード３４０（Ｄ１およびＤ２）に悪影響を与え得ない。
【００３８】
入力ステージ３１０において、制御スイッチ３０６は、上方位置（Ｕｐ）と下方位置（Ｌｐ）との間で切り換えを行なうために用いられ得る。代替的に、制御スイッチ３０６は、ＡＣ電圧入力が例えば約２００から２４０Ｖのような所定の範囲に存在する場合には、必要とされ得ない。その場合、２つのキャパシタＣ１およびＣ２が、キャパシタＣ１およびＣ２単独での電圧の２倍の電圧を提供し得る単一のキャパシタによって、置換され得る。信号キャパシタは、２つのキャパシタＣ１およびＣ２のキャパシタンスの半分のキャパシタンスを有し得る。
【００３９】
上述のように、ブリッジコンバータ３００は、改良された負荷レギュレーションを提供し得るため、オーディオアプリケーションにおいては、さらに好適である。軽負荷において、ブリッジコンバータ３００は、超過電圧を出力しないように規制され得る。オーディオ増幅器は、低減された信号レベルにおいて高い周波数で動作し得る。ブリッジコンバータ３００は、負荷としてオーディオ振幅器に電力供給するとき、超過電圧によってオーディオ増幅器にダメージを与え得ない。高負荷電流という条件では、ブリッジコンバータ３００はまた、超過電圧をクランプするように動作し得る。
【００４０】
図４は、例示的なフルブリッジ直列共振ＤＣ−ＤＣコンバータ４００（「フルブリッジコンバータ」）の回路図である。フルブリッジコンバータ４００は、ハーフブリッジコンバータ３００の２倍の電力を生成し得る。フルブリッジコンバータ４００は、入力ステージ３１０、直列共振回路３３０、変圧回路３５０、整流回路３６０および出力ステージ３７０を含み得る。これらは、図３と関連して上記で記述されている。
【００４１】
フルブリッジコンバータ４００は、４つのスイッチＳ１〜Ｓ４を有するスイッチ回路４２０を含み得る。スイッチＳ１〜Ｓ４は、以下のように動作し得る。スイッチＳ１およびＳ４は、同時にオンにされ、スイッチＳ２およびＳ３は、同時にオンにされ得る。スイッチＳ１およびＳ４は、第１の半スイッチサイクルの間にオンにされる。次回の半スイッチサイクルの前の時間間隔の間にスイッチＳ１およびＳ４が共にオフにされるように、第１の半スイッチサイクルの終端において、決定された時間間隔が挿入され得る。スイッチＳ２およびＳ３は、依然としてオフのままである。このため、ブリッジコンバータ４００は、スイッチ損失を最小化するＤＣＭにおいて動作し得る。次回の半スイッチサイクルの間、スイッチＳ２およびＳ３はオンにされ、決定された時間間隔が、第２の半スイッチサイクルの終端に挿入される。
【００４２】
フルブリッジコンバータ４００は、すべての負荷条件のもとで適切に動作し得る。クランプダイオード３４０（Ｄ１およびＤ２）は、変圧器３５０の第１の巻き線における電圧をクランプし、超過電圧が、整流回路３６０と出力ステージ４７０における電力における負荷にダメージを与えないようにし得る。さらに、例えば図２の漏れインダクタ２１０のような漏れインダクタにわたって生成され得る電圧は、クランプダイオード３４０（Ｄ１およびＤ２）によるクランプの対象となり得る。図３のハーフブリッジコンバータ３００と同様に、フルブリッジコンバータ４００は、負荷としてオーディオ増幅器を用いるオーディオアプリケーションに対して好適である。
【００４３】
図３および図４では、ハーフブリッジおよびフルブリッジの直列共振ＤＣ−ＤＣコンバータの例示的な回路構成が記述されている。記述された構成は、例示のみを目的としたものである。当業者は、その他様々な構成が可能であることを理解し得る。第２のインダクタ３３４に加え、漏れインダクタンスキャンセルステージ１５５の一例を実施することにより、図５〜７は、様々なハーフブリッジおよびフルブリッジ直列共振ＤＣ−ＤＣコンバータと共に用いられ、実質的に同じ動作と利点とを提供する、その他様々な漏れインダクタンスキャンセルステージ１５５の実施を図示している。
【００４４】
図５は、例えば図３のブリッジコンバータ３００のようなハーフブリッジ直列共振コンバータと共に用いられる、漏れインダクタンスキャンセルブロック５００の一例を図示している。示されてはいないが、ハーフブリッジコンバータは、電力入力ステージ、スイッチ回路、変圧器、ブリッジ整流回路、および電力出力ステージを含む。これらは、図３と関連して上記で記述されたものである。漏れインダクタンスキャンセルブロック５００は、直列共振回路５３０を含む。直列共振回路５３０は、キャパシタＣｒ４および直列に結合されたインダクタ５３６を含む。インダクタ５３６は、インダクタンスＬｒ４を有し、第３のインダクタ５３２と第４のインダクタ５３４とを含み得る。クランプダイオードＤ１およびＤ２は、第３のインダクタ５３２と第４のインダクタ５３４との間の接合点であるノード５３９に結合され得る。
【００４５】
インダクタ５３６において、棒状の点線の第３のインダクタ５３２および第４のインダクタ５３４は、逆の極性を示し得る。第４のインダクタ５３４は、第３のインダクタ５３２に対するバッキング巻き線（ｂｕｃｋｉｎｇ  ｗｉｎｄｉｎｇ）として動作し得る。第３の巻き線５３２において生成された電圧は、第４の巻き線５３４において生成された電圧によって低減され得る。ノード５３９において、第４のインダクタ５３４にわたる電圧によって低減される、結果として生じた電圧は、クランプされ得る。結果として生じた電圧は、漏れインダクタンスのいかなる効果をも有さない理想的な変圧器の第１の巻き線における電圧と等価なものであり得る。クランプダイオードＤ１およびＤ２は、例えば図２の漏れインダクタ２１０のような漏れインダクタにわたる電圧降下によって影響されず、すべての負荷条件のもとで適切に動作し得る。ノード５３９において、並列共振エネルギーは、図１に示されているような戻しライン１２５上に存在するＤＣ入力供給に戻され得る。
【００４６】
第３のインダクタ５３２は、巻き数ｎ３＋ｎ４を有し、第４のインダクタ５３４は、巻き数ｎ４を有し得る。バッキング巻き線の構造のため、第３のインダクタ５３２は、第４のインダクタ５３４の巻き数よりも大きな巻き数を有し得る。結果として、第３のインダクタ５３２は、例えば変圧器３５０（図３）のような変圧器に流れる一次電流全体を搬送し得る。第４のインダクタ５３４は、軽負荷の比較的小さい電流のみを搬送し得る。ｎ３およびｎ４の間の関係は、ｎ４＝（ｎ３＋ｎ４）×Ｌｓ／（Ｌｒ４＋Ｌｓ）．．．（２）であり得る。ここに、Ｌｓは漏れインダクタンスであり、Ｌｒ４はインダクタ５３６の共振インダクタンスである。ｎ４の値は、使用のため、整数として選択され得る。ｎ４の値は、変圧器の第１の巻き線と第２の巻き線との間にさらなる空間を追加することによって変化させることが可能であり得る。
【００４７】
漏れインダクタンスキャンセルブロック５００において、第４のインダクタ５３４は、主要な共振電流の経路において、漏れインダクタンスＬｓに遭遇し得る。結果として、漏れインダクタンスＬｓは、共振インダクタとしては用いられず、共振インダクタンスは、完全に外部から生成され得る。インダクタ５３６は、一次電流全体を搬送することが要求され得る。第４のインダクタ５３４は、軽負荷で、低い一次電流を搬送し得る。
【００４８】
図６は、例えば図４の例のようなフルブリッジ実施と共に用いられる、例示的な漏れインダクタンスキャンセルブロック６００である。フルブリッジ直列共振コンバータは、２つのスイッチではなく４つのスイッチＳ１〜Ｓ４を有するスイッチ回路６２０を含む。漏れインダクタンスキャンセルブロック６００と共に用いるブリッジコンバータはまた、すべての負荷条件のもとで、改良されたレギュレーションを提供し得る。
【００４９】
図７は、ハーフブリッジ直列共振コンバータと共に用いる、例示的な漏れインダクタンスキャンセルブロック７００である。漏れインダクタンスキャンセルブロック７００は、図５を参照して議論されたような、スイッチ回路５２０、直列共振回路５３０、およびクランプダイオード（Ｄ１およびＤ２）を含み得る。インダクタ５３６は、第３のインダクタ５３２および第４のインダクタ５３４の代わりに、第５のインダクタ７３６と第６のインダクタ７３７とを含み得る。第６のインダクタ７３７は、変圧器の第１の巻き線の他の端部に動かされ得る。動作および機能は変更され得ない。第５のインダクタ７３６は、巻き数ｎ３＋ｎ４を有し、第６のインダクタ５３４は、巻き数ｎ４を有する。巻き数とクランプダイオード（Ｄ１およびＤ２）の動作との間の関係は、図５と関連して上記で記述されている。漏れインダクタンスキャンセルブロック７００と共に用いるフルブリッジ実施もまた、可能である。
【００５０】
上述の直列共振ＤＣ−ＤＣコンバータは、すべての負荷条件のもとで、改良されたレギュレーションを提供し得る。特に、軽負荷において、超過電圧が防止され得る。このため、軽負荷において、整流回路へのダメージが防止され得る。クランプダイオードは、変圧器の第１および第２の巻き線における電圧をクランプし得る。クランプダイオードはさらに、漏れインダクタにわたって生成された電圧をクランプすることも可能であり得る。この電圧は、漏れインダクタンスキャンセルブロックを用いたクランプからは不可視であり得る。直列共振回路のインダクタは、漏れインダクタンスにわたるシュミレートされた電圧を表すノードを合成するように、追加的な巻き線を含むように構成され得る。クランプ回路は、この電圧をクランプし、漏れインダクタンスにおいて生成された電圧によるいかなる不適切な動作をも、被り得ない。
【００５１】
直列共振ＤＣ−ＤＣコンバータは、ハーフブリッジタイプおよび／またはフルブリッジタイプによって実施され得る。共振キャパシタおよびフィルタキャパシタの代替的な配置は、ＤＣ−ＤＣコンバータの性能に影響を与え得ない。
【００５２】
クランプ回路およびノードの合成は、単純な構成と低費用とで実施され得る。ＤＣ−ＤＣコンバータの性能は、オーディオ増幅器とラウドスピーカとが電力供給されるオーディオアプリケーションに対して、非常に適切なものであり得る。オーディオ増幅器が低減された信号レベルで動作するとき、上記で記述されたＤＣ−ＤＣコンバータは、最適な電力を提供し得る。
【００５３】
上記で記述されたＤＣ−ＤＣコンバータの回路構成は、例示のためのものである。回路エレメントに関するその他様々な構成および使用が可能である。例えば、様々なタイプの半導体デバイスが、スイッチおよび整流回路に用いられ得る。より多くまたはより少ないチャンネルに順応するように、必要に応じて出力ステージが変更され得る。加えて、キャパシタンスおよびインダクタンスの値は、オーディオ増幅器のアプリケーションに対して適切なように決定され得る。
【００５４】
本発明に関する様々な実施形態が記述されてきたが、当業者には、さらに多くの実施形態と実施とが、本発明の範囲の中で可能であることが、理解され得る。したがって、本発明は、添付の請求項とそれらの等価物に照らされる範囲以外には、制限され得ない。
【図面の簡単な説明】
【００５５】
【図１】ブリッジ直列共振ＤＣ−ＤＣコンバータのブロック図である。
【図２】実用的な変圧器の等価回路を図示している。
【図３】直列共振ＤＣ−ＤＣコンバータのハーフブリッジ回路である。
【図４】図１のＤＣ−ＤＣコンバータのフルブリッジ構造を図示している。
【図５】ハーフブリッジ直列共振ＤＣ−ＤＣコンバータと共に用いる漏れインダクタンスキャンセルブロックを図示している。
【図６】図５の漏れインダクタンスキャンセルブロックのフルブリッジ構造を図示している。
【図７】ハーフブリッジ直列共振ＤＣ−ＤＣコンバータと共に用いる別の漏れインダクタンスキャンセルブロックを図示している。
【符号の説明】
【００５６】
３１０  入力ステージ
３２０，４２０  スイッチ回路
３３０  直列共振回路
３４０  クランプダイオード
３５０  変圧器回路
３６０  整流器回路
３７０，４７０  出力ステージ
【図１】
2007089387.tif 000003
【図２】
2007089387.tif 000004
【図３】
2007089387.tif 000005
【図４】
2007089387.tif 000006
【図５】
2007089387.tif 000007
【図６】
2007089387.tif 000008
【図７】
2007089387.tif 000009
【手続補正書】
【提出日】平成18年9月20日(2006.9.20)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正の内容】
【図７】
2007089387.tif 000010