(57)【要約】【課題】  出力電圧の発振に対する安定性を確保したまま、電源変動応答特性を改善したスイッチングレギュレータを提供すること。【解決手段】  電源変動応答改善回路にて、トランスコンダクタンスアンプの出力抵抗を切り替えることにより、誤差増幅器のゲインを可変する構成とした。【選択図】  図１
2007159340.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングレギュレータの出力電圧を基準電圧と比較して、その電圧差を誤差増幅器で増幅してフィードバック制御するスイッチングレギュレータコントロールＩＣにおいて、誤差増幅器のゲインを電源変動があったときに一定期間変化させないように制御することを特徴とするスイッチングレギュレータコントロールＩＣ。
【請求項２】
スイッチングレギュレータの出力電圧を分圧し分圧電圧を出力する分圧抵抗と、
基準電圧を発生する基準電圧回路と、
前記分圧電圧と前記基準電圧と電圧差を増幅する誤差増幅器と、
前記出力電圧が低周波領域と高周波領域で前記誤差増幅器のゲインを切り替える出力抵抗回路と、
三角波の発生する三角波発生回路と、
前記誤差増幅器の出力電圧と前記三角波を比較しＰＷＭ信号を出力するＰＷＭコンパレータとからなるスイッチングレギュレータコントロールＩＣにおいて、
電源電圧が変動した時に前記誤差増幅器のゲインを切り替えないように前記出力抵抗回路を制御する電源変動応答改善回路を設けたことを特徴とするスイッチングレギュレータコントロールＩＣ。
【請求項３】
前記出力抵抗回路は、並列に接続した第1の抵抗および第２の抵抗と、前記第２の抵抗と直列に接続した容量及びスイッチ回路とからなり、前記スイッチ回路は前記電源変動応答改善回路によって制御されることを特徴とする請求項２記載のスイッチングレギュレータコントロールＩＣ。
【請求項４】
前記スイッチ回路は、電源変動があった時に一定期間の間、前記電源変動応答改善回路によって回路を遮断するように制御されることを特徴とする請求項３記載のスイッチングレギュレータコントロールＩＣ。
【請求項５】
請求項１から４のいずれかに記載のスイッチングレギュレータコントロールＩＣにより制御されるスイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチングレギュレータに関し、特にスイッチングレギュレータの電源変動応答特性の改善に関するものである。
【背景技術】
【０００２】
従来のスイッチングレギュレータは、トランスコンダクタンスアンプ誤差増幅器を用いている。トランスコンダクタンスアンプ誤差増幅器は、出力電圧端子の電圧を分割抵抗で分圧した電圧と基準電圧からの一定電圧の電位差を比較増幅している。トランスコンダクタンスアンプ誤差増幅器のゲインは、出力電流とトランスコンダクタンスアンプ出力抵抗により決定される。スイッチングレギュレータは、コイルと出力コンデンサによるＬＣフィルタを使用するため、ＬＣフィルタのカットオフ周波数付近で急激な位相の遅れが生じる。位相が１８０度以上遅れてしまう周波数領域でゲインが０ｄＢ以上では、異常発振してしまう。そのため、ＬＣフィルタのカットオフ周波数付近の高周波領域では、ゲインを下げておく必要がある（非特許文献１参照。）。
【０００３】
図３は、スイッチングレギュレータのブロック図である。スイッチングレギュレータは、スイッチングレギュレータコントロールＩＣ３４、電源２９、出力ドライバトランジスタ３０、ダイオード３１、コイル３２、出力コンデンサ３３により構成している。
【０００４】
スイッチングレギュレータコントロールＩＣ３４は、以下のように構成および動作している。出力電圧端子３５の電圧を分割抵抗３７を用いて出力電圧をセンスする。分割抵抗３７にて分圧された出力電圧は、トランスコンダクタンスアンプ誤差増幅器３８により基準電圧３９と比較増幅される。トランスコンダクタンスアンプ誤差増幅器３８の出力には、トランスコンダクタンスアンプ出力抵抗４０が接続されている。トランスコンダクタンスアンプ誤差増幅器３８の出力電圧は、ＰＷＭコンパレータ４１で三角波発生回路４２の出力電圧と比較され、トランスコンダクタンスアンプ誤差増幅器３８の出力電圧に応じたＰＷＭ波形が出力される。ＰＷＭコンパレータ４１より出力されるＰＷＭ波形は、バッファ４３を通った後、出力ドライバトランジスタ３０のゲートに入力される。トランスコンダクタンスアンプ誤差増幅器３８のゲインは、（トランスコンダクタンスアンプ誤差増幅器３８の出力電流）×（トランスコンダクタンスアンプ出力抵抗４０）で決定される。
【０００５】
図４に、従来のスイッチングレギュレータのトランスコンダクタンスアンプ出力抵抗４０の回路図の一例を示す。抵抗３と抵抗４が並列に接続されて、抵抗４はコンデンサ５を介して接地されている。出力抵抗入力端子１は、トランスコンダクタンスアンプ誤差増幅器３８の出力に接続される。低周波領域での出力抵抗は、抵抗３となる。コンデンサ５が短絡して見えてくる高周波領域での出力抵抗は、抵抗３と抵抗４の並列抵抗によりゲインが決定される。すなわち、（抵抗３）＞（抵抗３と抵抗４の並列抵抗）となるので、（低周波領域のゲイン）＞（高周波領域のゲイン）となる。
【０００６】
上述したように、スイッチングレギュレータは出力電圧の発振に対する安定性を確保するために、ＬＣフィルタのカットオフ周波数付近の高周波領域においてトランスコンダクタンスアンプ出力抵抗を下げることによってゲインを下げている。
【非特許文献１】SII CMOS IC DATA BOOK 2004  電源IC・MOS FET編  P 4-314  図12
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながらこのような従来のスイッチングレギュレータにおいては、トランスコンダクタンスアンプ誤差増幅器は異常発振防止のため、ＬＣフィルタのカットオフ周波数付近の高周波領域では、ゲインを下げているため、高周波の変動が出力電圧に発生してもトランスコンダクタンスアンプ誤差増幅器の反応が鈍くなってしまい、電源変動応答特性が悪いという課題があった。
【０００８】
本発明は上記課題を解決しようとするものであり、出力電圧の発振に対する安定性を確保したまま、電源変動応答特性を改善したスイッチングレギュレータを提供する。
【課題を解決するための手段】
【０００９】
本発明のスイッチングレギュレータは、スイッチングレギュレータコントロールＩＣ内に電源変動応答改善回路を付加し、誤差増幅器の出力抵抗を一時的に変化させることにより、上記課題を解決し電源変動応答特性を改善した。
【発明の効果】
【００１０】
本発明のスイッチングレギュレータコントロールＩＣによれば、出力電圧の発振に対する安定性を確保したまま、電源変動応答を改善したスイッチングレギュレータを提供することが可能になる。
【発明を実施するための最良の形態】
【００１１】
【実施例】
【００１２】
図１に、本発明のスイッチングレギュレータのトランスコンダクタンスアンプ出力抵抗の回路図を示す。トランスコンダクタンスアンプ出力抵抗は、直列接続した抵抗４とコンデンサ５が抵抗３と並列に接続されている。ここで、した抵抗４とコンデンサ５はＮ型ＭＯＳトランジスタ６を介して接地されている。Ｎ型ＭＯＳトランジスタ６のゲートは、電源変動応答改善回路７の出力に接続されている。電源変動応答改善回路７の入力端子２は電源２９に接続されている。出力抵抗入力端子１は、図３のスイッチングレギュレータコントロールＩＣのトランスコンダクタンスアンプ誤差増幅器３８の出力に接続される。
【００１３】
通常動作時は電源２９の電圧が変動しないとき、電源変動時は電源２９の電圧が変動しているときとする。電源変動応答改善回路７は、入力端子２の電圧が変化しないときはＨｉｇｈレベルを出力し、入力端子２の電圧が変化したときに一定期間Ｌｏｗレベルを出力するように構成する。
【００１４】
すなわち、本発明のトランスコンダクタンスアンプ出力抵抗は電源２９の電圧によって以下のように動作する。通常動作時は入力端子２の電圧は変化しないので、電源変動応答改善回路７はＨｉｇｈレベルを出力し、従ってＮ型ＭＯＳトランジスタ６はオンしている。従って出力抵抗値は、低周波領域では抵抗３となり、高周波領域では抵抗３と抵抗４の並列抵抗となる。電源変動時は、入力端子２の電圧は変化するので、電源変動応答改善回路７は一定期間Ｌｏｗレベルを出力し、Ｎ型ＭＯＳトランジスタ６は一定期間オフしている。従って出力抵抗値は高周波領域においても抵抗３となり、ゲインが小さくなることは無い。一定時期間過後、電源変動応答改善回路７の出力電圧はＬｏｗレベルとなるので、Ｎ型ＭＯＳトランジスタ６はオフするので出力抵抗値は通常動作時と同じになる。
【００１５】
図２に、本発明のスイッチングレギュレータの電源変動応答改善回路の回路図を示す。電源変動応答改善回路７は、電源電圧が上昇した場合に働く電源上昇用回路１０と、電源電圧が下降した場合に働く電源下降用回路１１で構成され、両者の出力信号はＮＯＲ２８により出力端子９にされる。
【００１６】
先ず、電源上昇用回路１０の動作を説明する。定電流源１２と定電流源１４は同じ電流値である。Ｎ型ＭＯＳトランジスタ１３とＮ型ＭＯＳトランジスタ１５は同じ閾値電圧のトランジスタである。Ｎ型ＭＯＳトランジスタ１８は、Ｎ型ＭＯＳトランジスタ１５よりも閾値電圧の高いトランジスタである。通常動作時、Ｎ型ＭＯＳトランジスタ１５のドレイン電圧は、Ｎ型ＭＯＳトランジスタ１８の閾値電圧よりも低いため、Ｎ型ＭＯＳトランジスタ１８はオフしている。そのため、Ｎ型ＭＯＳトランジスタ１８のドレイン電圧はＨｉｇｈレベルとなり、インバータ１９の出力はＬｏｗレベルとなる。
【００１７】
電源電圧が上昇する電源変動時、Ｎ型ＭＯＳトランジスタ１５のドレイン電圧は、コンデンサ１６によって一定時間上昇し、Ｎ型ＭＯＳトランジスタ１８はオンする。そのため、Ｎ型ＭＯＳトランジスタ１８のドレイン電圧はＬｏｗレベルとなり、インバータ１９の出力はＨｉｇｈレベルとなる。Ｎ型ＭＯＳトランジスタ１８がオンし続ける時間は、およそ定電流源１４の電流値×電源電圧の変動値÷コンデンサ１６の容量値である。電源電圧が下降する電源変動時、Ｎ型ＭＯＳトランジスタ１５のドレイン電圧は下降するが、Ｎ型ＭＯＳトランジスタ１８はオフしたままなので、通常動作時と同様、インバータ１９の出力はＬｏｗレベルとなる。
【００１８】
次に、電源下降用回路１１の動作を説明する。定電流源２０と定電流源２３は同じ電流値である。Ｎ型ＭＯＳトランジスタ２１とＮ型ＭＯＳトランジスタ２４は同じ閾値電圧のトランジスタである。Ｎ型ＭＯＳトランジスタ２６は、Ｎ型ＭＯＳトランジスタ２４よりも閾値電圧の高いトランジスタである。通常動作時、Ｎ型ＭＯＳトランジスタ２４のドレイン電圧は、Ｎ型ＭＯＳトランジスタ２６の閾値電圧よりも低いため、Ｎ型ＭＯＳトランジスタ２６はオフしている。そのため、Ｎ型ＭＯＳトランジスタ２６のドレイン電圧はＨｉｇｈレベルとなり、インバータ２７の出力はＬｏｗレベルとなる。
【００１９】
電源電圧が下降する電源変動時、Ｎ型ＭＯＳトランジスタ２４のゲート電圧は、コンデンサ２２によって一定時間下降し、Ｎ型ＭＯＳトランジスタ２４のドレイン電圧は上昇し、Ｎ型ＭＯＳトランジスタ２６はオンする。そのため、Ｎ型ＭＯＳトランジスタ２６のドレイン電圧はＬｏｗレベルとなり、インバータ２７の出力はＨｉｇｈレベルとなる。Ｎ型ＭＯＳトランジスタ２６がオンし続ける時間は、およそ定電流源２２の電流値×電源電圧の変動値÷コンデンサ２３の容量値である。電源電圧が上昇する電源変動時、Ｎ型ＭＯＳトランジスタ２４のゲート電圧は上昇し、Ｎ型ＭＯＳトランジスタ２４のドレイン電圧は下降するが、Ｎ型ＭＯＳトランジスタ２６はオフしたままなので、通常動作時と同様、インバータ１８の出力はＬｏｗレベルとなる。
【００２０】
よって、通常動作時は電源上昇用回路１０、電源下降用回路１１共に、出力電圧はＬｏｗレベルなのでＮＯＲ２８の出力はＨｉｇｈレベルとなる。電源電圧が上昇する電源変動時、電源上昇用回路１０の出力はＨｉｇｈレベル、電源下降用回路１１の出力はＬｏｗレベルなのでＮＯＲ２８の出力はＬｏｗレベルとなる。電源電圧が下降する電源変動時、電源上昇用回路１０の出力はＬｏｗレベル、電源下降用回路１１の出力はＨｉｇｈレベルなのでＮＯＲ２８の出力はＬｏｗレベルとなる。
【００２１】
上記構成により、電源電圧の変動時にトランスコンダクタンスアンプの出力抵抗を一定時間切り替えることができ、出力電圧の発振に対する安定性を確保したまま、電源変動応答を改善することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明のスイッチングレギュレータのトランスコンダクタンスアンプ出力抵抗の回路図である。
【図２】本発明のスイッチングレギュレータの電源変動応答改善回路の回路図である。
【図３】従来のスイッチングレギュレータのブロック図である。
【図４】従来のスイッチングレギュレータのトランスコンダクタンスアンプ出力抵抗の回路図である。
【符号の説明】
【００２３】
６、１３、１５、１８、２１、２４、２６    Ｎ型ＭＯＳトランジスタ
７      電源変動応答改善回路
１０    電源上昇用回路
１１    電源下降用回路
１２、１４、１７、２０、２３、２５    定電流源
１９、２７    インバータ
２８    ＮＯＲ
２９    電源
３０    出力ドライバトランジスタ
３４    スイッチングレギュレータコントロールＩＣ
３７    分割抵抗
３８    トランスコンダクタンスアンプ誤差増幅器
３９    基準電圧
４０    トランスコンダクタンスアンプ出力抵抗
４１    ＰＷＭコンパレータ
４２    三角波発生回路
４３    バッファ
【図１】
2007159340.tif 000003
【図２】
2007159340.tif 000004
【図３】
2007159340.tif 000005
【図４】
2007159340.tif 000006