(57)【要約】【課題】利用者にプログラムの設計の過度の負担を強いることなく、各種画像処理を行うべく複合機に搭載されるダイナミックリコンフィギュラブルプロセッサをより高速に動作させること。【解決手段】データ処理装置１のコントローラプロセッサ１４は、予め自身に設定されてある画像処理に応じた連携状態のセルアレイの処理量をカウントし、カウントした処理量が規定値に至ると、その次にセル３０のコンフィギュレーションレジスタ３５に書き込むはずであったコンフィギュレーションデータのセットを飛ばして同レジスタの書き換えを行うことにより、不要となった画像処理の実行をスキップさせるようにした。【選択図】図１
2007304802.tif 000002
【特許請求の範囲】
【請求項１】
自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、
各種データ処理を前記セル群が実行できるようにその各セルを連携させるためのコンフィギュレーションデータのセットを、データ処理の種別毎に記憶した第１の記憶手段と、
前記セル群に実行させるデータ処理の順序を示すローテーションデータを記憶した第２の記憶手段と、
前記第１の記憶手段に記憶されたコンフィギュレーションデータのセットを前記第２の記憶手段に記憶されたローテーションデータが示す順序に従って選択し、選択したセットを基に前記セル群の各セルのメモリの記憶内容を書き換えてそれら各セルの連携状態を遷移させながら各種データ処理を順次実行させる手段であって、ある連携状態のセル群にデータ処理を行わせて得た処理結果が所定の条件を満たすと、その次に前記セルのメモリに書き込むコンフィギュレーションデータのセットを前記第２の記憶手段に記憶されたローテーションデータが示す順序と異なる順序で選択するコンフィギュレーション制御手段と
を備えたデータ処理装置。
【請求項２】
請求項１に記載のデータ処理装置において、
前記コンフィギュレーション制御手段は、
前記ある連携状態のセル群に実行させたデータ処理の処理量が所定値に至ると、前記ローテーションデータに従うと次に選択するはずであったコンフィギュレーションデータをスキップして更にその次のコンフィギュレーションデータのセットを選択する
データ処理装置。
【請求項３】
請求項１に記載のデータ処理装置において、
前記コンフィギュレーション制御手段は、
前記ある連携状態のセル群に実行させたデータ処理の処理対象の中に所定の属性を有するデータが含まれていたとき、前記ローテーションデータに従うと次に選択するはずであったコンフィギュレーションデータをスキップして更にその次のコンフィギュレーションデータのセットを選択する
データ処理装置。
【請求項４】
請求項１乃至３に記載のデータ処理装置において、
前記セル群は、
隣接する複数のセル毎にグループ化されたセルアレイを形成している
データ処理装置。
【請求項５】
請求項１乃至４に記載のデータ処理装置において、
前記セル群を成す各セルが有する演算器は、
加減算回路、乗算回路、否定論理積回路、排他的論理和回路、定数出力回路、及びそれらのうちいずれかを選択する選択回路を有し、
前記コンフィギュレーションデータは、
前記選択回路に選択させる回路を指定する
データ処理装置。
【請求項６】
請求項１乃至５に記載のデータ処理装置において、
前記セル群を成す各セルが有する入力端子の各々は、
自身の外部にあるセルその他の素子にそれぞれ繋がる入力線と、それらの入力線のうちのいずれかと接続されるスイッチを有し、
前記コンフィギュレーションデータは、
前記スイッチと接続させる入力線を指定する
データ処理装置。
【請求項７】
請求項１乃至６に記載のデータ処理装置において、
前記セル群を成す各セルが有する出力端子の各々は、
自身の外部にあるセルその他の素子にそれぞれ繋がる出力線と、それらの出力線のうちのいずれかと接続されるスイッチを有し、
前記コンフィギュレーションデータは、
前記スイッチと接続させる出力線を指定する
データ処理装置。
【請求項８】
自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、各種データ処理を前記セル群が実行できるようにその各セルを連携させるためのコンフィギュレーションデータのセットを、データ処理の種別毎に記憶した第１の記憶手段と、前記セル群に実行させるデータ処理の順序を示すローテーションデータを記憶した第２の記憶手段とを備えたコンピュータ装置に、
前記第１の記憶手段に記憶されたコンフィギュレーションデータのセットを前記第２の記憶手段に記憶されたローテーションデータが示す順序に従って選択し、選択したセットを基に前記セル群の各セルのメモリの記憶内容を書き換えてそれら各セルの連携状態を遷移させながら各種データ処理を順次実行させる機能であって、ある連携状態のセル群にデータ処理を行わせて得た処理結果が所定の条件を満たすと、その次に前記セルのメモリに書き込むコンフィギュレーションデータのセットを前記第２の記憶手段に記憶されたローテーションデータが示す順序と異なる順序で選択するコンフィギュレーション制御機能
を実現させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理装置に関し、特に、各種画像処理を行わせるべく複合機内に搭載されるデータ処理装置に関する。
【背景技術】
【０００２】
複合機が原稿をスキャンして得た画像データは、地肌除去処理、色変換、文字／イメージ分離、平滑化、エッジ強調、圧縮などといった各種画像処理を施した上で後段のデバイスへ出力される。これらの処理はある程度高速であることが要求されるため、これまでの複合機は画像処理に特化した回路構成を持つＡＳＩＣ（Application Specific Integrated Circuit）を搭載するのが一般的であったが、最近では、このＡＳＩＣをダイナミックリコンフィギュラブルプロセッサで代用する試みが見られる。
【０００３】
リコンフィギュラブルプロセッサは、アレイ状に配置されたＡＬＵ（Arithmetic Logic Unit）などの演算回路と演算回路間を接続するスイッチとから構成される。リコンフィギャラブルプロセッサの演算回路は、加減算、ＮＡＮＤ、ＮＯＲなどといった各種演算が可能であり、それらのうちどの演算を選択するかはコンフィギュレーションレジスタと呼ばれるメモリの記憶内容により決定される。また、演算の入力信号をどこから得るか、あるいは演算の出力をどこに出力するかなどはスイッチの接続により決まり、スイッチの接続もコンフィギュレーションレジスタの記憶内容により決定される。よって、コンフィギュレーションレジスタの記憶内容を順次書き換えていくことにより、各演算回路間の連携を目的の処理に応じて遷移させていくことが可能である。そして、各種リコンフィギュラブルプロセッサの中でも処理の実行中でのコンフィギュレーションレジスタの書き換えを可能としたものを特に「ダイナミックリコンフィギュラブルプロセッサ」と呼ぶ。（特許文献１乃至３）。
【０００４】
複合機に搭載されたリコンフィギュラブルプロセッサの利用者は、コンフィギュレーションレジスタの記憶内容の書き換えの手順を画像データに施す一連の各処理の流れにあわせて記述したプログラムを自ら作成し、そのプログラムをリコンフィギュラブルプロセッサに読み込ませることによりカスタマイズを行う。
【特許文献１】特開２００４−３３４４２９号公報
【特許文献２】特開２００５−２７７６７号公報
【特許文献３】特開２００５−４４３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、画像データに施す各種画像処理の中には、一連の処理の途中で一部だけ実行する必要のなくなるものがある。このような処理については不要になった以降はスキップさせるのが処理の高速化を図る上では望ましいが、そのようなダイナミックな処理順序の変更をも加味した複雑なプログラムの作成を強いられることは、利用者からみれば極めて煩わしいものであった。
【０００６】
本発明は、このような背景の下に案出されたものであり、利用者にプログラムの設計の過度の負担を強いることなく、各種画像処理を行うべく複合機に搭載されるダイナミックリコンフィギュラブルプロセッサをより高速に動作させ得る仕組みを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の好適な態様であるデータ処理装置は、自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、各種データ処理を前記セル群が実行できるようにその各セルを連携させるためのコンフィギュレーションデータのセットを、データ処理の種別毎に記憶した第１の記憶手段と、前記セル群に実行させるデータ処理の順序を示すローテーションデータを記憶した第２の記憶手段と、前記第１の記憶手段に記憶されたコンフィギュレーションデータのセットを前記第２の記憶手段に記憶されたローテーションデータが示す順序に従って選択し、選択したセットを基に前記セル群の各セルのメモリの記憶内容を書き換えてそれら各セルの連携状態を遷移させながら各種データ処理を順次実行させる手段であって、ある連携状態のセル群にデータ処理を行わせて得た処理結果が所定の条件を満たすと、その次に前記セルのメモリに書き込むコンフィギュレーションデータのセットを前記第２の記憶手段に記憶されたローテーションデータが示す順序と異なる順序で選択するコンフィギュレーション制御手段とを備える。
【０００８】
この態様において、前記コンフィギュレーション制御手段は、前記ある連携状態のセル群に実行させたデータ処理の処理量が所定値に至ると、前記ローテーションデータに従うと次に選択するはずであったコンフィギュレーションデータをスキップして更にその次のコンフィギュレーションデータのセットを選択するようにしてもよい。
【０００９】
また、前記コンフィギュレーション制御手段は、前記ある連携状態のセル群に実行させたデータ処理の処理対象の中に所定の属性を有するデータが含まれていたとき、前記ローテーションデータに従うと次に選択するはずであったコンフィギュレーションデータをスキップして更にその次のコンフィギュレーションデータのセットを選択するようにしてもよい。
【００１０】
前記セル群は、隣接する複数のセル毎にグループ化されたセルアレイを形成していてもよい。
【００１１】
前記セル群を成す各セルが有する演算器は、加減算回路、乗算回路、否定論理積回路、排他的論理和回路、定数出力回路、及びそれらのうちいずれかを選択する選択回路を有し、前記コンフィギュレーションデータは、前記選択回路に選択させる回路を指定するようにしてもよい。
【００１２】
また、前記セル群を成す各セルが有する入力端子の各々は、自身の外部にあるセルその他の素子にそれぞれ繋がる入力線と、それらの入力線のうちのいずれかと接続されるスイッチを有し、前記コンフィギュレーションデータは、前記スイッチと接続させる入力線を指定するようにしてもよい。
【００１３】
前記セル群を成す各セルが有する出力端子の各々は、自身の外部にあるセルその他の素子にそれぞれ繋がる出力線と、それらの出力線のうちのいずれかと接続されるスイッチを有し、前記コンフィギュレーションデータは、前記スイッチと接続させる出力線を指定するようにしてもよい。
【００１４】
本発明の別の好適な態様であるプログラムは、自身の外部にある各素子のうちいずれかと結線され得る入力端子と出力端子、前記入力端子から入力されるデータに各種演算のうちいずれかを行って前記出力端子から出力させる演算器、入出端子と出力端子の各々と結線させる外部の素子と前記演算器の演算内容とを指定するデータであるコンフィギュレーションデータを記憶するためのメモリ、及び前記メモリに記憶されるコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータが指定する素子と前記両端子の各々を結線させると共にそのコンフィギュレーションデータが指定する演算内容の演算を前記演算器に行わせるデータ読出器をそれぞれ有する素子である各セルを集めたセル群と、各種データ処理を前記セル群が実行できるようにその各セルを連携させるためのコンフィギュレーションデータのセットを、データ処理の種別毎に記憶した第１の記憶手段と、前記セル群に実行させるデータ処理の順序を示すローテーションデータを記憶した第２の記憶手段とを備えたコンピュータ装置に、前記第１の記憶手段に記憶されたコンフィギュレーションデータのセットを前記第２の記憶手段に記憶されたローテーションデータが示す順序に従って選択し、選択したセットを基に前記セル群の各セルのメモリの記憶内容を書き換えてそれら各セルの連携状態を遷移させながら各種データ処理を順次実行させる機能であって、ある連携状態のセル群にデータ処理を行わせて得た処理結果が所定の条件を満たすと、その次に前記セルのメモリに書き込むコンフィギュレーションデータのセットを前記第２の記憶手段に記憶されたローテーションデータが示す順序と異なる順序で選択するコンフィギュレーション制御機能を実現させる。
【発明の効果】
【００１５】
本発明によると、各種画像処理を行うべく複合機に搭載されるダイナミックリコンフィギュラブルプロセッサを高速に動作させることができる。
【発明を実施するための最良の形態】
【００１６】
（発明の実施の形態）
本願発明の実施形態について説明する。
図１は、本実施形態にかかるデータ処理装置１のハードウェア概略構成を示す図である。このデータ処理装置１は、複合機などの画像形成装置に内蔵され、光学系デバイスに原稿を走査させて得た画像データに各種画像処理を順次施してから印字エンジンなどの画像形成デバイスへ出力する。
このデータ処理装置１は、外部インターフェース１１、データパスプロセッサ１２、コンフィギュレーションメモリ１３、コントローラプロセッサ１４、ＤＲＡＭ（Dynamic Random Access Memory）インターフェース１５、ＰＣＩインターフェース１６、及びＤＭＡＣ（Direct Memory Access Controller）１７を備える。これら各部はバスを介して接続され、ＤＭＡＣ１７による調停の下に各種データの遣り取りを行う。
【００１７】
各部の機能を説明すると、まず、ＰＣＩインターフェース１６は、図示しない制御部との間の各種データの遣り取りを司る。外部インターフェース１１は、光学系デバイスから画像データを自装置１へ入力し、各種画像処理を施して得られる画像処理済みの画像データを自装置１から印刷エンジンへ出力する。
【００１８】
データパスプロセッサ１２は、「セル」と呼ばれる回路素子をマトリクス状に並べた集積回路である。
図２、図３はデータパスプロセッサ１２の構成の詳細を示す図である。データパスプロセッサ１２は、図２に示すように、各々が連携して動作する６４個のセル３０を縦横に８列ずつ並べてなるセルアレイと、そのセルアレイより出力されるデータをバッファリングしておくためのバッファ４０とを有する。各セル３０の各々は、図示しないコンフィギュレーションバスを介してコンフィギュレーションメモリ１３と繋がっており、また、各セル同士及び各セルとバッファは、図示しないデータバスを介して繋がっている。
図３に示すように、セル３０の各々は、演算器３１、選択器３２、入力端子３３、出力端子３４、コンフィギュレーションレジスタ３５、読出器３６を備えてなる。演算器３１は、加減算回路、乗算回路、否定論理積回路、排他的論理和回路、マルチプレクサなどの各種演算回路を含んでおり、選択器３２はこれらのうち１つの演算回路を選択する。入力端子３３は、自身の他のセル３０及びバッファ４０へとそれぞれ繋がるデータバスのうち１つを選択して演算器３１の入力側と接続するスイッチを有している。また、出力端子３４は、自身の他のセル３０及びバッファ４０へとそれぞれ繋がるデータバスのうち１つを選択して演算器３１の出力側と接続するスイッチを有している。コンフィギュレーションレジスタ３５は、コンフィギュレーションバスが接続されており、コンフィギュレーションメモリ１３からこのコンフィギュレーションバスを介して伝送されてくるコンフィギュレーションデータを記憶する。
【００１９】
コンフィギュレーションデータは、演算器３１の演算内容と両端子３３、３４のスイッチの接続内容とを指定するデータである。演算器３１の演算内容を指定するデータには、選択器３２に選択させる演算回路を指定するデータのほか、選択された回路が入力データに定数を作用させるもの（例えば、乗算回路）であった場合におけるその定数を指定するデータも含まれる。また、両端子３３、３４のスイッチの接続内容を指定するデータには、入力端子３３へのデータの入力先となるセル３０又はバッファ４０を指定するデータと、出力端子３４からのデータの出力先となるセル３０又はバッファ４０を指定するデータとが含まれる。
【００２０】
読出器３６は、コンフィギュレーションレジスタ３５に新たなコンフィギュレーションデータが書き込まれるたびにそのコンフィギュレーションデータを読み出し、読み出したコンフィギュレーションデータを基に演算器３１の演算内容と両端子３３、３４のスイッチの接続内容を切り替える。
【００２１】
図１の説明に戻り、ＤＲＡＭインターフェース１５にはＤＲＡＭ２０が装着される。図に示すように、このＤＲＡＭインターフェース１５に装着されるＤＲＡＭ２０は、外部インターフェース１１を介して入力される画像処理待ちの画像データと同インターフェース１１を介して出力する画像処理済みの画像データを記憶するバッファとして用いられるほか、コンフィギュレーションカスタマイズプログラムをコンパイルして得られるコンフィギュレーションデータの各セットを記憶する。コンフィギュレーションカスタマイズプログラムは、セルアレイの各連携状態とその遷移の基本的順序とをＣ言語などの高級言語により記したプログラムである。
【００２２】
図４、図５は、コンフィギュレーションカスタマイズプログラムの構造を示す図である。コンフィギュレーションカスタマイズプログラムは、図４に示すように、複数のセルアレイ連携状態制御プログラムを並べたものである。セルアレイ連携状態制御プログラムの各々は、図５に示すように、各セルの演算器３１の演算内容と両端子３３、３４のスイッチの接続内容とを各セル毎に個別に定義したセル別制御プログラム群からなる。
【００２３】
コンフィギュレーションカスタマイズプログラムの作成は、以下の手順で行なわれる。まず、データパスプロセッサ１２に実行させる各種画像処理とその処理の基本的な順序のローテーションとを確定する。次に、確定した各画像処理を実現するために必要なセルアレイの連携状態、つまり、各セルの各々の演算器３１の演算内容と両端子３３、３４のスイッチの接続内容とを特定する。更に、その特定結果を基に連携状態毎のセル別制御プログラム群を個別に作成し、処理の基本的な順序に合わせた並びでそれらのセル別制御プログラム群を記述していくのである。例えば、画像処理Ａ、画像処理Ｂ、画像処理Ｃ、画像処理Ｄ、画像処理Ｅをこの順序で実行させる場合は、それらの５つの処理を実現するために必要なセルアレイの連携状態をそれぞれ定義したセル別制御プログラム群を個別に作成し、得られた５つのセル別制御プログラム群を、画像処理Ａ、画像処理Ｂ、画像処理Ｃ、画像処理Ｄ、画像処理Ｅの順序で並べて記述していく。
【００２４】
このようにして得られたコンフィギュレーションカスタマイズプログラムをその冒頭から順次コンパイルしていくと、画像処理Ａが実行されるような連携状態へとセルアレイを導くコンフィギュレーションデータの第１のセット、画像処理Ｂが実行されるような連携状態へとセルアレイを導くコンフィギュレーションデータの第２のセット、画像処理Ｃが実行されるような連携状態へとセルアレイを導くコンフィギュレーションデータの第３のセット、画像処理Ｄが実行されるような連携状態へとセルアレイを導くコンフィギュレーションデータの第４のセット、画像処理Ｅが実行されるような連携状態へとセルアレイを導くコンフィギュレーションデータの第５のセットの合計５セットのコンフィギュレーションデータが得られる。当然ながら、データパスプロセッサ１２のセルアレイに実行させる画像処理の種類が多くなればセル別制御プログラム群の数もそれだけ多くなり、図１のＤＲＡＭ２０に記憶されるコンフィギュレーションデータのセット数も多くなる。
【００２５】
ＤＲＡＭ２０に記憶されたコンフィギュレーションデータのセットは、コントローラプロセッサ１４による制御の下にコンフィギュレーションメモリ１３を経由して各セル３０のコンフィギュレーションレジスタ３５へ書き込まれるようになっている。上述したように、各セル３０の演算器３１の演算内容と両端子３３、３４の接続内容はコンフィギュレーションレジスタ３５に書き込まれたコンフィギュレーションデータに応じて直ちに設定される。このため、各セットのコンフィギュレーションデータによって各セルのコンフィギュレーションレジスタ３５の記憶内容が書き換えられる都度、セルアレイの連携状態も遷移する。よって、遷移前のセルアレイの末端のセル３０から出力されてくる画像処理結果を内部のバッファ又は外部の他の記憶素子に一旦記憶し、遷移後のセルアレイの先頭のセル３０へ入力させる、というルーチンを繰り返してくことにより、セルアレイの連携状態を遷移させながら、各種画像処理を時分割制御で順次実行していくことが可能である。
【００２６】
コンフィギュレーションメモリ１３は、ＤＲＡＭ２０に記憶されているコンフィギュレーションデータの各セットのうち任意の３セットを一度に記憶しておけるようになっている。
【００２７】
コントローラプロセッサ１４は、図示しない自身のメモリに記憶されたコントローラ制御プログラムに従って動作する。このコントローラ制御プログラムは、以下の２つの機能をコントローラプロセッサ１４に付与する。
ａ連携状態基本制御機能
これは、ＤＲＡＭ２０に記憶されているコンフィギュレーションデータの各セットをセルアレイに実行させる各画像処理の基本的な順序に従って選択し、選択したセットを基に各セル３０のコンフィギュレーションレジスタ３５の記憶内容を書き換えていく機能である。この機能に従った制御が行われることにより、データパスプロセッサ１２のセルアレイは自身の連携状態を順次遷移させながら各種画像処理を実行する。
ｂ連携状態割込制御機能
これは、予め設定されたある画像処理をそれに応じた連携状態のセルアレイに実行させた処理量が規定値に達すると、その次に各セル３０のコンフィギュレーションレジスタ３５に書き込むコンフィギュレーションデータのセットを基本的な順序と異なる順序で選択する機能である。
【００２８】
図６、図７は、コンフィグレーション制御モジュールによる制御の下に、画像処理Ａ乃至Ｅのうちから予め設定しておいた画像処理Ｂに応じた連携状態におけるセルアレイのデータ処理量をカウントし、カウントした処理量が規定値を越えると、その直後に遷移させるはずであった画像処理ＣとＤの連携状態をスキップさせる例である。
図に示す例では、画像処理Ａ乃至Ｅをこの順序で実行させる記述内容のコンフィギュレーションカスタマイズプログラムをコンパイルすることによって得られた、セットＡ、セットＢ、セットＣ、セットＤ、セットＥの計５セットのコンフィギュレーションデータがＤＲＡＭ２０に記憶されているものとする。これらの５セットのコンフィギュレーションデータを記憶したＤＲＡＭ２０に外部インターフェース１１から入力された処理待ち画像データが記憶されたときのコントローラプロセッサ１４の振る舞いを以下に詳述する。
【００２９】
コントローラプロセッサ１４は、セットＡ、セットＢ、セットＣのコンフィギュレーションデータをこの順番でＤＲＡＭ２０からコンフィギュレーションメモリ１３へ読み出す。続いて、コンフィギュレーションメモリ１３に読み出してあるＡ、Ｂ、Ｃの３セットのうち読み出し順が最も早かったセットＡの各コンフィギュレーションデータを各セル３０のコンフィギュレーションレジスタ３５へ書き込むことにより、セルアレイを画像処理Ａを実行可能な連携状態へと遷移させる（状態１）。更に、ＤＲＡＭ２０に記憶されているセットＤの各コンフィギュレーションデータを、セットＡの各コンフィギュレーションデータがそれまで書き込まれていたコンフィギュレーションメモリ１３の記憶領域へ読み出す（状態２）。
【００３０】
セルアレイの連携状態が遷移すると、ＤＲＡＭ２０に記憶されている処理待ち画像データがセルアレイの先頭のセル３０に入力され、その後段の各セル３０による各種演算を通じて画像処理Ａが施された画像処理Ａ済みデータが末端のセル３０から出力される。出力された画像処理Ａ済みデータはバッファにバッファリングされ、画像処理Ａの完了を示す完了通知信号がコントローラプロセッサ１４へ供給される（状態３）。
完了通知信号の供給を受けたコントローラプロセッサ１４は、コンフィギュレーションメモリ１３に読み出してあるＤ、Ｂ、Ｃの３セットのうち読み出し順が最も早かったセットＢのコンフィギュレーションデータで各セルのコンフィギュレーションレジスタ３５を書き換えることにより、セルアレイを画像処理Ｂを実行可能な連携状態へと遷移させる（状態４）。更に、ＤＲＡＭ２０に記憶されているセットＥの各コンフィギュレーションデータを、セットＢの各コンフィギュレーションデータがそれまで書き込まれていたコンフィギュレーションメモリ１３の記憶領域へ読み出す（状態５）。
【００３１】
セルアレイの連携状態が遷移すると、バッファにバッファリングしておいた画像処理Ａ済みデータがセルアレイの先頭のセル３０に入力され、その後段の各セル３０による各種演算を通じて画像処理Ｂが施された画像処理Ｂ済みデータが末端のセル３０から出力される。出力された画像処理Ｂ済みデータはバッファに再びバッファリングされる。ここで、この画像処理Ｂを実行するセルアレイは、自身のデータ処理量をカウントし、カウントした処理量が予め設定されていた規定値に達すると、そのことを示す割込み通知信号をコントローラプロセッサ１４へ供給する（状態６）。
割込み通知信号の供給を受けたコントローラプロセッサ１４は、コンフィギュレーションメモリ１３に読み出してあるＤ、Ｅ、Ｃの３セットのうち読み出し順が最も早かったセットＣとその次に早かったセットＤを飛ばし、セットＥのコンフィギュレーションデータで各セルのコンフィギュレーションレジスタ３５を書き換えることにより、セルアレイを画像処理Ｅを実行可能な連携状態へと遷移させる（状態７）。つまり、画像処理Ｂの処理量が規定値に至ったために不要となった画像処理ＣとＤをスキップさせるのである。
【００３２】
セルアレイの連携状態が遷移すると、ＤＲＡＭ２０に記憶されている処理待ち画像データがセルアレイの先頭のセル３０に入力され、その後段の各セル３０による各種演算を通じて画像処理Ａが施された画像処理Ｅ済みデータが末端のセルから出力される。出力された画像処理Ｅ済みデータはバッファに再びバッファリングされ、画像処理Ｅの完了を示す完了通知信号がコントローラプロセッサ１４へ供給される。
完了通知信号の供給を受けたコントローラプロセッサ１４は、バッファに記憶された画像処理Ｅ済みデータをＤＲＡＭインターフェース１５に記憶させる。ＤＲＡＭインターフェース１５に記憶された画像処理Ｅ済みデータは、外部インターフェース１１を介して印字デバイスへ出力される。
【００３３】
図に示す例では、画像処理Ｂのデータ処理量が規定値に達すると、その後の２つの処理である画像処理Ｃと画像処理Ｄがスキップされるような設定内容となっていたが、データ処理量をカウントする画像処理をどれにするか、及びその画像処理のデータ処理量が規定値に達したときに、後続するいくつの画像処理までスキップさせるかはユーザが任意に設定可能である。
【００３４】
以上説明した本実施形態では、コントローラプロセッサ１４が、予め自身に設定されてある画像処理に応じた連携状態のセルアレイの処理量をカウントし、カウントした処理量が規定値に至ると、その次にセル３０のコンフィギュレーションレジスタ３５に書き込むはずであったコンフィギュレーションデータのセットを飛ばして同レジスタ３５の書き換えを行うことにより、不要となった画像処理の実行をスキップさせるようになっている。よって、コンフィギュレーションカスタマイズプログラムの作成者自らが不要となった画像処理の実行をスキップさせるロジックをも組み込んだ複雑な制御プログラムを作らずとも、コントローラプロセッサ１４へ所定の設定さえしておけば不要となった画像処理のスキップが保証されることになり、コンフィギュレーションカスタマイズプログラムの作成負担を軽減しつつもより高速な処理を実現することができる。  
【００３５】
（他の実施形態）
本願発明は、種々の変形実施が可能である。
上記実施形態におけるコントローラプロセッサ１４は、予め自身に設定されてある画像処理に応じた連携状態のセルアレイの処理量をカウントし、カウントした処理量が規定値に至ると、その次にセル３０のコンフィギュレーションレジスタ３５に書き込むはずであったコンフィギュレーションデータのセットを飛ばして同レジスタ３５の書き換えを行うことにより、不要となった画像処理の実行をスキップさせるようになっている。これに対し、予め自身に設定されてある画像処理に応じた連携状態のセルアレイが処理対象とした画像データが所定の属性（例えば、文字ｏｒイメージ）を持つ画像データであったときに、その次にセル３０のコンフィギュレーションレジスタ３５に書き込むコンフィギュレーションデータのセットを基本的な順序と異なる順序で選択するようにしてもよい。この変形例によると、エッジ強調と平滑化といったような画像の属性に応じて一方が選択されるような２者択一的な処理がセルアレイに実行させる一連の画像処理の中に含まれている場合に、それらの前段階で実行されることになるテキスト／イメージ分離処理などの処理結果に応じて一方を選択して実行させるといった制御も自在となる。要するに、本願発明にかかるコントローラプロセッサ１４は、ある連携状態のセル群にデータ処理を行わせて得た処理結果が所定の条件を満たしたときに、その次に各セル３０のレジスタ３５に書き込むコンフィギュレーションデータのセットを基本的な順番と異なる順番で選択するようにさえなっていれば、条件の内容は問わない。
また、上記実施形態におけるデータパスプロセッサ１２のセルアレイは、６４個のセルを縦横にそれぞれ８個ずつ並べてなるものであったが、セル３０の個数及びその配列はこれに限定されるものでない。
また、上記実施形態においてセルアレイを成す各セル３０の演算器３１は、加減算回路、乗算回路、否定論理積回路、排他的論理和回路、マルチプレクサなどの各種演算回路を含んで構成されていたが、加算と減算を別回路として構成してもよい。要するに、各種画像処理で用いられる主要な演算機能を有してさえいれば、その回路構成の如何は問わない。
【図面の簡単な説明】
【００３６】
【図１】データ処理装置のハードウェア概略構成図である。
【図２】データパスプロセッサの構成図である。
【図３】セルアレイの構成図である。
【図４】コンフィギュレーションカスタマイズプログラムの構造図である。
【図５】コンフィギュレーションカスタマイズプログラムの構造図である。
【図６】セルアレイの連携状態の遷移手順を示す図である（前半部分）。
【図７】セルアレイの連携状態の遷移手順を示す図である（後半部分）。
【符号の説明】
【００３７】
１１…外部インターフェース、１２…データパスプロセッサ、１３…コンフィギュレーションメモリ、１４…コントローラプロセッサ、１５…インターフェース、１６…ＰＣＩインターフェース、１６…ＤＲＡＭ２０インターフェース、１７…ＤＭＡＣ、２０…ＤＲＡＭ、３０…セル、３０…各セル、３１…演算器、３２…選択器、３３…入力端子、３３…両端子、３４…出力端子、３５…コンフィギュレーションレジスタ、３６…読出器
【図１】
2007304802.tif 000003
【図２】
2007304802.tif 000004
【図３】
2007304802.tif 000005
【図４】
2007304802.tif 000006
【図５】
2007304802.tif 000007
【図６】
2007304802.tif 000008
【図７】
2007304802.tif 000009