(57)【要約】【課題】  自動利得制御の機能の他に、固定利得を設定する機能を付加しても、チップ面積が比較的小さな自動利得制御回路を提供する。【解決手段】  入力信号レベルの変化に係わらず出力信号レベルが一定になるように増幅器３の利得を可変制御する自動利得制御回路１であって、利得を可変制御するときにおこなう振幅設定と、利得を固定するときにおこなう固定利得設定と、を一体的な制御回路１内でそれぞれ切り替えておこなえるように構成される。【選択図】        図１
2007013865.tif 000002
【特許請求の範囲】
【請求項１】
入力信号レベルの変化に係わらず出力信号レベルが一定になるように増幅器の利得を可変制御する自動利得制御回路であって、
前記利得を可変制御するときにおこなう振幅設定と、前記利得を固定するときにおこなう固定利得設定と、を一体的な制御回路内でそれぞれ切り替えておこなえるように構成されたことを特徴とする自動利得制御回路。
【請求項２】
前記振幅設定と前記固定利得設定とをおこなうＤ／Ａ回路部を制御回路内に一体的に備え、
前記Ｄ／Ａ回路部を用いて前記振幅設定と前記固定利得設定との切り替えをおこなうことを特徴とする請求項１に記載の自動利得制御回路。
【請求項３】
前記Ｄ／Ａ回路部は、前記振幅設定をおこなうときの上側基準電圧及び下側基準電圧と、前記固定利得設定をおこなうときの上側基準電圧及び下側基準電圧と、を別々に設定できるように構成されたことを特徴とする請求項２に記載の自動利得制御回路。
【請求項４】
回路外から外部電圧を回路内に供給する電圧供給手段を備え、
前記電圧供給手段から供給される外部電圧を用いて前記振幅設定と前記固定利得設定との切り替えをおこなうことを特徴とする請求項１に記載の自動利得制御回路。
【請求項５】
前記電圧供給手段は、回路内に供給する前記外部電圧の大きさを可変できるように構成されたことを特徴とする請求項４に記載の自動利得制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光ディスク装置、無線通信装置等の種々の電気機器において、入力信号レベルの変化に係わらず出力信号レベルが一定になるように増幅器の利得を可変制御するために用いられる自動利得制御回路に関するものである。
【背景技術】
【０００２】
従来から、光ディスク装置、無線通信装置等の種々の電気機器において、増幅器の利得（ゲイン）を可変制御するために自動利得制御回路（ＡＧＣ回路）が広く用いられている（例えば、特許文献１参照。）。
これらの自動利得制御回路は、増幅器の利得について可変制御（ＡＧＣ動作）をおこなうための振幅設定用の回路（振幅設定回路）が設けられている。さらに、このような自動利得制御回路を備えた機器には、増幅器の利得を固定して動作（固定利得動作）させるための固定利得設定用の回路が設けられているものも少なくない。
【０００３】
具体的に、特許文献１等には、図６を参照して、自動利得制御回路（ＡＧＣ回路）とは別に固定利得設定回路（固定ゲイン回路）を設ける技術が開示されている。
また、特許文献２等には、図７を参照して、自動利得制御回路（ＡＧＣ回路）内に、振幅設定回路と固定利得設定回路とを併設する技術が開示されている。
【０００４】
【特許文献１】特開２００４−６４２６２号公報
【特許文献２】特開２００２−３１９１３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した従来の技術は、自動利得制御の機能の他に、固定利得を設定する機能を付加すると、回路を構成する半導体装置のチップ面積が大きくなってしまうという問題があった。
【０００６】
具体的に、特許文献１等においては、自動利得制御回路とは別に固定利得設定回路が設けられているために、半導体回路全体のチップ面積が大きくなっていた。
また、特許文献２等においては、自動利得制御回路内に振幅設定回路と固定利得設定回路とが併設されているものの、双方の回路は互いに独立した制御回路となっているために、自動利得制御回路のチップ面積がそれ程小さくなっていなかった。
【０００７】
この発明は、上述のような課題を解決するためになされたもので、自動利得制御の機能の他に、固定利得を設定する機能を付加しても、チップ面積が比較的小さな自動利得制御回路を提供することにある。
【課題を解決するための手段】
【０００８】
この発明の請求項１記載の発明にかかる自動利得制御回路は、入力信号レベルの変化に係わらず出力信号レベルが一定になるように増幅器の利得を可変制御する自動利得制御回路であって、前記利得を可変制御するときにおこなう振幅設定と、前記利得を固定するときにおこなう固定利得設定と、を一体的な制御回路内でそれぞれ切り替えておこなえるように構成されたものである。
【０００９】
また、請求項２記載の発明にかかる自動利得制御回路は、前記請求項１に記載の発明において、前記振幅設定と前記固定利得設定とをおこなうＤ／Ａ回路部を制御回路内に一体的に備え、前記Ｄ／Ａ回路部を用いて前記振幅設定と前記固定利得設定との切り替えをおこなうものである。
【００１０】
また、請求項３記載の発明にかかる自動利得制御回路は、前記請求項２に記載の発明において、前記Ｄ／Ａ回路部は、前記振幅設定をおこなうときの上側基準電圧及び下側基準電圧と、前記固定利得設定をおこなうときの上側基準電圧及び下側基準電圧と、を別々に設定できるように構成されたものである。
【００１１】
また、請求項４記載の発明にかかる自動利得制御回路は、前記請求項１に記載の発明において、回路外から外部電圧を回路内に供給する電圧供給手段を備え、前記電圧供給手段から供給される外部電圧を用いて前記振幅設定と前記固定利得設定との切り替えをおこなうものである。
【００１２】
また、請求項５記載の発明にかかる自動利得制御回路は、前記請求項４に記載の発明において、前記電圧供給手段は、回路内に供給する前記外部電圧の大きさを可変できるように構成されたものである。
【発明の効果】
【００１３】
本発明は、振幅設定と固定利得設定とを一体的な制御回路内でそれぞれ切り替えておこなえるように自動利得制御回路を構成しているために、自動利得制御の機能の他に、固定利得を設定する機能を付加しても、チップ面積が比較的小さな自動利得制御回路を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、この発明を実施するための最良の形態について、図面を参照して詳細に説明する。なお、各図中、同一又は相当する部分には同一の符号を付しており、その重複説明は適宜に簡略化ないし省略する。
【００１５】
実施の形態１．
図１及び図２にて、この発明の実施の形態１について詳細に説明する。図１は、実施の形態１における自動利得制御回路を示す回路図である。
図１に示すように、自動利得制御回路（ＡＧＣ回路）１は、主として、入力信号が入力される入力部２、増幅器としての電圧制御増幅器３、出力信号が出力される出力部４、バイパスフィルタ５、ピークホールド回路部（ＰＫＨ）６、ｇｍアンプ７、スイッチ８、振幅設定と固定利得設定とを切り替えておこなうためのＤ／Ａ回路部９、マイコン１０、コンデンサ１１、等で構成される。
【００１６】
本実施の形態１における自動利得制御回路（ＡＧＣ回路）１は、電圧制御増幅器３の利得（ゲイン）を可変制御するときにおこなう振幅設定と、電圧制御増幅器３の利得（ゲイン）を固定するときにおこなう固定利得設定と、をおこなうＤ／Ａ回路部９を制御回路内に一体的に備えている。そして、このＤ／Ａ回路部９を用いて振幅設定と固定利得設定との切り替えを適宜おこなう。
【００１７】
以下、本実施の形態１における自動利得制御回路１の動作について説明する。
まず、通常のＡＧＣ時（振幅設定時である。）の動作について説明する。
ＡＧＣ動作時には、マイコン１０によって、スイッチ８がｇｍアンプ７側に接続される。入力部２から入力された入力信号は、電圧制御増幅器３を通過して、さらにハイパスフィルタ５を通過してＶＲＥＦ基準の信号として出力される。その後、ハイパスフィルタ５から出力されたＶＲＥＦ基準の信号は、ピークホールド回路部（ＰＫＨ）６に入力される。ここで、ピークホールド回路部６は、ＶＲＥＦ基準の信号のピーク値をホールドして、ホールドした電圧値を出力する回路である。
【００１８】
その後、ピークホールド回路部６から出力された信号は、ｇｍアンプ７に入力される。ｇｍアンプ７では、振幅設定回路として機能するＤ／Ａ回路部９によって設定された値（ＶＰＫ値）と、ピークホールド回路部６から出力されたピーク値と、によって以下の動作がおこなわれる。
図２（Ａ）を参照して、ピーク値とＶＰＫ値とが等しい場合、ｇｍアンプ７からコンデンサ１１へ電流は流れずに安定状態となる。
図２（Ｂ）を参照して、ピーク値がＶＰＫ値よりも大きい場合、ｇｍアンプ７からコンデンサ１１へ電流が流れてコンデンサ１１の電圧値が上昇する。
図２（Ｃ）を参照して、ピーク値がＶＰＫ値よりも小さい場合、コンデンサ１１からｇｍアンプ７へ電流が流れてコンデンサ１１の電圧値が降下する。
【００１９】
ここで、電圧制御増幅器３の利得（ゲイン）は、コンデンサ１１の電圧値によって定まる。したがって、本実施の形態１の自動利得制御回路１では、ピークホールド回路部６から出力されるピーク値と、振幅設定回路として機能するＤ／Ａ回路部９によって設定されたＶＰＫ値と、によって回路が安定状態になるまでループされることになる。また、自動利得制御回路１の利得は、コンデンサ１１の電圧値によって定まることになる。すなわち、本実施の形態１の自動利得制御回路１は、出力信号がピークホールド回路部６によって設定された値とＶＲＥＦとの差の振幅になるまでゲイン調整をする回路となっている。
【００２０】
次に、固定ゲイン時（固定利得設定時である。）の動作について説明する。
固定ゲイン時には、マイコン１０によって、スイッチ８が固定利得設定回路として機能するＤ／Ａ回路部９側に接続される。ここで、上述したように、自動利得制御回路１の利得（ゲイン）は、コンデンサ１１の電圧値によって定まる。したがって、固定ゲイン時の固定利得設定は、固定利得設定回路として機能するＤ／Ａ回路部９によって定められた電圧値をコンデンサ１１に印加して、コンデンサ１１の電圧値を制御することで達成されることになる。
【００２１】
このように、本実施の形態１の自動利得制御回路１は、ＡＧＣ時の振幅設定と、固定ゲイン時の固定ゲイン設定と、を１つの制御回路でおこなうものである。そして、振幅設定回路と固定ゲイン設定回路とが１つの制御回路になることによって、自動利得制御回路１のチップ面積が比較的小さくなる。
【００２２】
以上説明したように、本実施の形態１のように構成された自動利得制御回路１においては、振幅設定と固定利得設定とが一体的な制御回路内でそれぞれ切り替えておこなわれるために、自動利得制御の機能の他に、固定利得を設定する機能を付加しても、回路のチップ面積を比較的小さくすることができる。
【００２３】
実施の形態２．
図３にて、この発明の実施の形態２について詳細に説明する。
図３は、実施の形態２における自動利得制御回路を示す回路図である。本実施の形態２の自動利得制御回路は、外部電圧を用いて振幅設定と固定利得設定との切り替えをおこなう点が、Ｄ／Ａ回路部９を用いて振幅設定と固定利得設定との切り替えをおこなう前記実施の形態１のものとは相違する。
【００２４】
図３に示すように、本実施の形態２の自動利得制御回路１は、前記実施の形態１のものとは異なり、Ｄ／Ａ回路部９が設けられていない。本実施の形態２の自動利得制御回路１は、電圧供給手段としての電力供給部（Ｉ／Ｏ）１３から回路内に外部電圧が供給されるように構成されている。そして、電力供給部１３から自動利得制御回路１内に直接的に電圧（外部電圧）を印加することで、前記実施の形態１と同様に、ＡＧＣ時の振幅設定と固定ゲイン時の固定ゲイン設定とを１つの制御回路でおこなう。
【００２５】
以上説明したように、本実施の形態２のように構成された自動利得制御回路１においては、振幅設定と固定利得設定とが一体的な制御回路内でそれぞれ切り替えておこなわれるために、自動利得制御の機能の他に、固定利得を設定する機能を付加しても、回路のチップ面積を比較的小さくすることができる。
特に、本実施の形態２では、自動利得制御回路１内にＤ／Ａ回路部９を設けていないために、回路のチップ面積を一層小さくすることができる。
【００２６】
実施の形態３．
図４にて、この発明の実施の形態３について詳細に説明する。
図４は、実施の形態３における自動利得制御回路を示す回路図である。本実施の形態３の自動利得制御回路は、回路内に供給する外部電圧の大きさを可変できる点が、前記実施の形態２のものとは相違する。
【００２７】
図４に示すように、本実施の形態３の自動利得制御回路１は、前記実施の形態２のものと同様に、Ｄ／Ａ回路部９が設けられておらず、電圧供給手段としての電力供給部（Ｉ／Ｏ）１４から回路内に外部電圧が供給されるように構成されている。さらに、本実施の形態３の自動利得制御回路１では、マイコン１０の制御によってスイッチ１５を切り替えることで、予め外部で定められた複数の電圧値のうち任意の電圧値を選択（電圧設定）できるように構成されている。
そして、電力供給部１４から自動利得制御回路１内に直接的に所望の外部電圧を印加することで、前記各実施の形態と同様に、ＡＧＣ時の振幅設定と固定ゲイン時の固定ゲイン設定とを１つの制御回路でおこなう。
【００２８】
以上説明したように、本実施の形態３のように構成された自動利得制御回路１においては、振幅設定と固定利得設定とが一体的な制御回路内でそれぞれ切り替えておこなわれるために、自動利得制御の機能の他に、固定利得を設定する機能を付加しても、回路のチップ面積を比較的小さくすることができる。
特に、本実施の形態３では、自動利得制御回路１内にＤ／Ａ回路部９を設けていないために、回路のチップ面積を一層小さくすることができる。
【００２９】
実施の形態４．
図５にて、この発明の実施の形態４について詳細に説明する。
図５は、実施の形態４における自動利得制御回路の一部を示す回路図であって、前記実施の形態１の図１におけるＤ／Ａ回路部近傍を示す図である。本実施の形態４の自動利得制御回路は、振幅設定時の上側基準電圧（ＶＲＴ）及び下側基準電圧（ＶＲＢ）と固定利得設定時の上側基準電圧（ＶＲＴ）及び下側基準電圧（ＶＲＢ）とを別々に設定できるようにＤ／Ａ回路部２０が構成されている点が、前記実施の形態１のものとは相違する。
【００３０】
図５に示すように、Ｄ／Ａ回路部２０には、マイコン１０で制御可能な２つのスイッチ２５、２６が接続されている。一方のスイッチ２５側には、大きさの異なる２つの上側基準電圧（ＶＲＴ１、ＶＲＴ２）を設定制御するための上側基準電圧制御部２１、２２が、切り替え可能に設置されている。他方のスイッチ２６側には、大きさの異なる２つの下側基準電圧（ＶＲＢ１、ＶＲＢ２）を設定制御するための下側基準電圧制御部２３、２４が、切り替え可能に設置されている。
【００３１】
そして、自動利得制御回路１にて、振幅設定時には第１の上側基準電圧制御部２１（ＶＲＴ１）及び下側基準電圧制御部２３（ＶＲＢ１）がＤ／Ａ回路部２０に接続され、固定利得設定時には第２の上側基準電圧制御部２２（ＶＲＴ２）及び下側基準電圧制御部２４（ＶＲＢ２）がＤ／Ａ回路部２０に接続される。
これによって、設定電圧帯の異なる２つの設定をする場合であっても、それぞれの設定に最適な上側基準電圧（ＶＲＴ）及び下側基準電圧（ＶＲＢ）が選択されて、最適な電圧範囲での振幅設定及び固定利得設定をおこなうことができる。
【００３２】
詳しくは、１つのＤ／Ａ回路部２０を用いて、設定電圧帯が異なる振幅設定と固定利得設定とをおこなうためには、上側基準電圧（ＶＲＴ）及び下側基準電圧（ＶＲＢ）の範囲をそれぞれの設定で網羅するように広げる必要がある。また、より細かな設定をおこなうためには、Ｄ／Ａ回路部２０のビット数を増やす必要がある。
しかし、上側基準電圧（ＶＲＴ）及び下側基準電圧（ＶＲＢ）の範囲を広げる場合には、１ビット当たりの設定幅が大きくなって、より細かな設定ができなくなってしまい、目標設定値との誤差が大きくなってしまう。また、Ｄ／Ａ回路部２０のビット数を増やす場合には、それだけ回路規模も大きくなってしまう。
【００３３】
本実施の形態４では、振幅設定と固定利得設定とにそれぞれ最適な上側基準電圧（ＶＲＴ）及び下側基準電圧（ＶＲＢ）が選択されるために、共通のＶＲＴ及びＶＲＢを用いる場合よりも、回路の調整精度を向上させることができる。また、Ｄ／Ａ回路部のビット数を増やす場合に比べて、回路規模を小さくすることができて、チップ面積が小さくなる。
【００３４】
以上説明したように、本実施の形態４のように構成された自動利得制御回路１においても、振幅設定と固定利得設定とが一体的な制御回路内でそれぞれ切り替えておこなわれるために、自動利得制御の機能の他に、固定利得を設定する機能を付加しても、回路のチップ面積を比較的小さくすることができる。
特に、本実施の形態４では、振幅設定と固定利得設定とにそれぞれ最適な上側基準電圧（ＶＲＴ）及び下側基準電圧（ＶＲＢ）が選択されるために、回路の調整精度を向上させることができる。
【００３５】
なお、本発明が前記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態の中で示唆した以外にも、各実施の形態は適宜変更され得ることは明らかである。また、前記構成部材の数、位置、形状等は前記各実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【図面の簡単な説明】
【００３６】
【図１】この発明の実施の形態１における自動利得制御回路を示す回路図である。
【図２】図１の自動利得制御回路におけるｇｍアンプに入力される信号波形を示す概略図である。
【図３】この発明の実施の形態２における自動利得制御回路を示す回路図である。
【図４】この発明の実施の形態３における自動利得制御回路を示す回路図である。
【図５】この発明の実施の形態４における自動利得制御回路の一部を示す回路図である。
【図６】従来の自動利得制御回路を示す回路図である。
【図７】従来の別の自動利得制御回路を示す回路図である。
【符号の説明】
【００３７】
１  自動利得制御回路（ＡＧＣ回路）、  ２  入力部、
３  電圧制御増幅器（増幅器）、  ４  出力部、
５  バイパスフィルタ、  ６  ピークホールド回路部（ＰＫＨ）、
７  ｇｍアンプ、
８、１５、２５、２６  スイッチ、
９、２０  Ｄ／Ａ回路部（振幅設定／固定利得設定部）、
１０  マイコン、  １１  コンデンサ、
１３、１４  電圧供給部（電圧供給手段）、
２１、２２  上側基準電圧制御部（ＶＲＴ）、
２３、２４  下側基準電圧制御部（ＶＲＢ）。
【図１】
2007013865.tif 000003
【図２】
2007013865.tif 000004
【図３】
2007013865.tif 000005
【図４】
2007013865.tif 000006
【図５】
2007013865.tif 000007
【図６】
2007013865.tif 000008
【図７】
2007013865.tif 000009