(57)【要約】【課題】複数の異なるバイアスが必要となる受光素子を１つの半導体基板に混載した半導体装置において、各バイアスに応じた最良の周波数特性が達成される半導体装置、及びこの半導体装置を備えた光ディスク装置、並びに半導体装置の製造方法を提供する。【解決手段】第１導電型半導体基板と、この第１導電型半導体基板上に形成した第１導電型半導体層と、この第１導電型半導体層上に形成してＰＮ接合を形成する第２導電型半導体層とを有し、ＰＮ接合の一領域に第１のバイアスが印加される第１の受光部と、ＰＮ接合の他の一領域に第１のバイアスよりも高いバイアスとした第２のバイアスが印加される第２の受光部とを設けた半導体装置において、第１の受光部における第１導電型半導体基板と第１導電型半導体層との接合部分に、第１導電型半導体層よりも不純物濃度を高めた高濃度第１導電型領域を設ける。【選択図】図１
2007158036.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型半導体基板と、
この第１導電型半導体基板上に形成した第１導電型半導体層と、
この第１導電型半導体層上に形成してＰＮ接合を形成する第２導電型半導体層と
を有し、
前記ＰＮ接合の一領域に第１のバイアスが印加される第１の受光部と、
前記ＰＮ接合の他の一領域に第１のバイアスよりも高いバイアスとした第２のバイアスが印加される第２の受光部と
を設けた半導体装置であって、
前記第１の受光部における前記第１導電型半導体基板と前記第１導電型半導体層との接合部分に、前記第１導電型半導体層よりも不純物濃度を高めた高濃度第１導電型領域を設けた半導体装置。
【請求項２】
第１導電型半導体基板と、
この第１導電型半導体基板上に形成した第１導電型半導体層と、
この第１導電型半導体層上に形成してＰＮ接合を形成する第２導電型半導体層と
を有し、
前記ＰＮ接合の一領域に第１のバイアスが印加される第１の受光部と、
前記ＰＮ接合の他の一領域に第１のバイアスよりも高いバイアスとした第２のバイアスが印加される第２の受光部と
を設けた半導体装置を備えた光ディスク装置であって、
前記半導体装置では、
前記第１の受光部における前記第１導電型半導体基板と前記第１導電型半導体層との接合部分に、前記第１導電型半導体層よりも不純物濃度を高めた高濃度第１導電型領域を設けている光ディスク装置。
【請求項３】
第１導電型半導体基板上に第１導電型半導体層を形成する工程と、
この第１導電型半導体層上に第２導電型半導体層を形成することによりＰＮ接合を形成する工程と
を有し、
前記ＰＮ接合の一領域は、第１のバイアスが印加される第１の受光部とし、
前記ＰＮ接合の他の一領域は、第１のバイアスよりも高いバイアスとした第２のバイアスが印加される第２の受光部とした
半導体装置の製造方法であって、
前記第１導電型半導体層の形成前に、前記第１導電型半導体基板における前記第１の受光部部分に、前記第１導電型半導体層よりも不純物濃度の高い高濃度第１導電型半導体層を形成する工程と、
前記第１導電型半導体層の形成後に、前記高濃度第１導電型半導体層の不純物を前記第１導電型半導体層に熱拡散させて、前記第１導電型半導体層よりも不純物濃度を高めた高濃度第１導電型領域を形成する工程と
を有する半導体装置の製造方法。
【請求項４】
前記高濃度第１導電型半導体層は、素子分離のために前記第１導電型半導体基板に不純物をイオン注入する際に、素子分離用の不純物と同一の不純物をイオン注入して形成していることを特徴とする請求項３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なるバイアスが印加される複数の受光素子を混載した半導体装置、及びこの半導体装置を備えた光ディスク装置、並びに半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、光ディスク装置では、光ピックアップに内蔵したレーザダイオードから照射された出射光を光ディスクに照射して、光ディスクに所要の情報を記憶したり、光ディスクからの反射光を検出して光ディスクに記録された情報の読み出しを行ったりしているが、このような光ディスク装置ではレーザダイオードから照射された出射光の強度を制御する制御手段を設けており、ほぼ一定の強度に制御された出射光を出力可能としている。
【０００３】
制御手段では、図９に示すように、レーザダイオード100から照射され回折格子200を通過してビームスプリッタ300に達した出射光の一部をそのまま透過させ、ビームスプリッタ300を透過した出射光を受光素子を備えた光量モニタ（フロントモニタ）400で受光して出射光の強度に応じた信号を出力させ、この信号を自動出力制御（ＡＰＣ）回路に入力してレーザダイオード100を制御する制御信号を生成し、この制御信号をレーザダイオード100に入力することにより出力制御を行っている。
【０００４】
図９中、500はビームスプリッタ300で反射した出射光を収束させる対物レンズであり、この対物レンズ500を通過して光ディスク600に達した出射光は、光ディスクで反射して対物レンズ500を再度通過し、さらにビームスプリッタ300を透過して受光素子を備えたフォトディテクタ700に達して、光ディスクから情報を読み出している場合には、フォトディテクタ700において受光した出射光の強度に応じた信号を出力し、この信号を再生回路で再生することにより所要の情報の読み出しが行えるようにしている（例えば、特許文献１参照。）。
【特許文献１】特開平０７−２４９２３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように、光ピックアップには、光量モニタと、フォトディテクタの２種類の受光部を設けており、光量モニタとフォトディテクタはそれぞれ別体となっているので、それぞれを所定の位置に配設する必要があり、光ピックアップの小型化を難しいものとしているという問題があった。
【０００６】
そこで、同一の半導体基板上に、光量モニタ用の受光素子と、フォトディテクタ用の受光素子とを形成することにより一体化して、小型化及び低コスト化を図ることが考えられるが、光量モニタ用の受光素子と、フォトディテクタ用の受光素子とでは求められる特性が異なっており、互いにトレードオフの関係となっていることにより、双方が共に高い周波数特性となることができないという問題があった。
【０００７】
すなわち、光量モニタ用の受光素子は、レーザダイオードから出力された一次光を受光するために大面積となっており、ＰＮ接合領域が大きくなることによってＰＮ接合容量が大きくなって周波数特性を低下させるおそれがある。そこで、光量モニタ用の受光素子では、高バイアスを印加してできるだけ大きい空乏層を形成することが望ましく、しかも、高バイアスを印加した場合に空乏層が充分に広がることができるようにＰＮ接合のＰ型エピタキシャル層の厚みを十分に厚くしておく必要がある。
【０００８】
一方、フォトディテクタの受光素子は、光ディスクで反射した出射光を受光するために、受光面積は比較的小面積で十分であり、低バイアスが必要とされており、ＰＮ接合のＰ型エピタキシャル層の厚みを十分に厚くした場合には空乏層が広がらず、高抵抗率のＰ型エピタキシャル層が残存することとなってアノードの取り出し抵抗が大きくなって、周波数特性が悪化することとなっていた。
【０００９】
そこで、低バイアスで動作させるフォトディテクタ用の受光素子において適正に空乏層が広がるようにＰ型エピタキシャル層を形成した場合には、高バイアスで動作させる光量モニタ用の受光素子においてＰ型エピタキシャル層が空乏層幅より薄くなるために空乏層が充分に広がることができず、寄生容量の削減ロスを生じて高い周波数特性が得られなくなっていた。
【００１０】
このような現状に鑑み、本発明者は、複数の異なるバイアスが必要となる受光素子を１つの半導体基板に混載した半導体装置において、各バイアスに応じた最良の周波数特性が達成される半導体装置を開発すべく研究を行って、本発明を成すに至ったものである。
【課題を解決するための手段】
【００１１】
本発明の半導体装置では、第１導電型半導体基板と、この第１導電型半導体基板上に形成した第１導電型半導体層と、この第１導電型半導体層上に形成してＰＮ接合を形成する第２導電型半導体層とを有し、ＰＮ接合の一領域に第１のバイアスが印加される第１の受光部と、ＰＮ接合の他の一領域に第１のバイアスよりも高いバイアスとした第２のバイアスが印加される第２の受光部とを設けた半導体装置であって、第１の受光部における第１導電型半導体基板と第１導電型半導体層との接合部分に、第１導電型半導体層よりも不純物濃度を高めた高濃度第１導電型領域を設けた。
【００１２】
また、本発明の光ディスク装置では、第１導電型半導体基板と、この第１導電型半導体基板上に形成した第１導電型半導体層と、この第１導電型半導体層上に形成してＰＮ接合を形成する第２導電型半導体層とを有し、ＰＮ接合の一領域に第１のバイアスが印加される第１の受光部と、ＰＮ接合の他の一領域に第１のバイアスよりも高いバイアスとした第２のバイアスが印加される第２の受光部とを設けた半導体装置を備えた光ディスク装置であって、半導体装置では、第１の受光部における第１導電型半導体基板と第１導電型半導体層との接合部分に、第１導電型半導体層よりも不純物濃度を高めた高濃度第１導電型領域を設けた。
【００１３】
また、本発明の半導体装置の製造方法では、第１導電型半導体基板上に第１導電型半導体層を形成する工程と、この第１導電型半導体層上に第２導電型半導体層を形成することによりＰＮ接合を形成する工程とを有し、ＰＮ接合の一領域は、第１のバイアスが印加される第１の受光部とし、ＰＮ接合の他の一領域は、第１のバイアスよりも高いバイアスとした第２のバイアスが印加される第２の受光部とした半導体装置の製造方法であって、第１導電型半導体層の形成前に、第１導電型半導体基板における第１の受光部部分に、第１導電型半導体層よりも不純物濃度の高い高濃度第１導電型半導体層を形成する工程と、第１導電型半導体層の形成後に、高濃度第１導電型半導体層の不純物を第１導電型半導体層に熱拡散させて、第１導電型半導体層よりも不純物濃度を高めた高濃度第１導電型領域を形成する工程とを有することとした。
【００１４】
さらに、高濃度第１導電型半導体層は、素子分離のために第１導電型半導体基板に不純物をイオン注入する際に、素子分離用の不純物と同一の不純物をイオン注入して形成していることにも特徴を有するものである。
【発明の効果】
【００１５】
本発明によれば、ＰＮ接合の一領域に第１のバイアスが印加される第１の受光部と、ＰＮ接合の他の一領域に第１のバイアスよりも高いバイアスとした第２のバイアスが印加される第２の受光部とを設けた半導体装置の第１の受光部における第１導電型半導体基板と第１導電型半導体層との接合部分に、第１導電型半導体層よりも不純物濃度を高めた高濃度第１導電型領域を設けていることによって、バイアスの違いにより異なる空乏層厚みに応じて、高濃度第１導電型領域により高抵抗率エピタキシャル層の領域が残存しないように調整しているので、異なるバイアスが印加される受光部をそれぞれ周波数特性の好適な状態で動作させることができる。
【００１６】
特に、高濃度第１導電型領域を形成するために第１導電型半導体基板に形成する高濃度第１導電型半導体層を、素子分離用の不純物と同一の不純物をイオン注入して形成することによって、素子分離とともに高濃度第１導電型半導体層を形成することができ、製造コストを増大させることなく高濃度第１導電型半導体層を形成できる。
【発明を実施するための最良の形態】
【００１７】
本発明の半導体装置、及びこの半導体装置を備えた光ディスク装置、並びに半導体装置の製造方法では、１つの半導体基板に印加するバイアスの異なる複数の受光素子を混載している半導体装置に関するものであり、特に、印加するバイアスが低い受光素子部分には不純物の高濃度領域を設けて、薄く形成される空乏層を補えるようにしているものである。
【００１８】
以下において、説明の便宜上、第１導電型をＰ型とし、第２導電型をＮ型として、説明を行う。なお、第１導電型がＮ型であって、第２導電型がＰ型であってもよく、その場合には、以下の説明におけるＰとＮを入れ替えるだけである。
【００１９】
図１は、本実施形態の混載型半導体装置の断面模式図である。この混載型半導体装置には、低バイアス受光部A1と、高バイアス受光部A2と、混載回路部A3が設けられている。混載回路部A3には所要のトランジスタやダイオードなどが形成されている。
【００２０】
図１では、説明の便宜上、低バイアス受光部A1と高バイアス受光部A2とを隣接させているが、低バイアス受光部A1と高バイアス受光部A2との間に混載回路部A3を設けてもよく、低バイアス受光部A1と高バイアス受光部A2とはできるだけ離隔させて設けた方が望ましい。
【００２１】
また、同一基板状に低バイアス受光部A1と高バイアス受光部A2とを設けた場合には、低バイアス受光部A1及び高バイアス受光部A2にそれぞれ照射される光の光路を、ミラーや光ファイバなどを用いて適宜調整して照射するようにしている。
【００２２】
低バイアス受光部A1及び高バイアス受光部A2は、Ｐ型半導体基板10上に、エピタキシャル成長によってＰ型半導体層20を積層し、このＰ型半導体層20上にエピタキシャル成長によってＮ型半導体層30を積層してＰＮ接合を形成している。
【００２３】
図１中、40はＮ型半導体層30の上面に設けた酸化膜であり、11は低バイアス受光部A1のアノード電極、12は低バイアス受光部A1のカソード電極、13は低バイアス受光部A1における引き出し電極、21は高バイアス受光部A2のアノード電極、22は高バイアス受光部A2のカソード電極、23は高バイアス受光部A2の引き出し電極である。
【００２４】
低バイアス受光部A1では、特に、Ｐ型半導体基板10とＰ型半導体層20との接合部分に高濃度Ｐ型領域14を形成している。
【００２５】
図２は、図１の低バイアス受光部A1と高バイアス受光部A2の要部のみを示した模式図であり、図２（Ａ）はバイアス印加前の状態を示し、図２（ｂ）はそれぞれバイアスを印加した状態を示している。図２（Ａ）及び図２（ｂ）は、図中左側が低バイアス受光部A1であり、図中右側が高バイアス受光部A2である。
【００２６】
それぞれバイアスが印加されると、図２（ｂ）に示すようにそれぞれのバイアスに応じた空乏層15が形成される。
【００２７】
低バイアス受光部A1では、印加されるバイアスが低いため、空乏層15が高バイアス受光部A2に形成される空乏層よりも薄くなっているが、この薄く形成された空乏層15が高濃度Ｐ型領域14に重なるように高濃度Ｐ型領域14を形成することによって、高抵抗率のエピタキシャル層であるＰ型半導体層20の領域が残存しないようにすることができ、異なるバイアスが印加される受光部A1,A2をそれぞれ周波数特性の好適な状態で動作させることができる。
【００２８】
高濃度Ｐ型領域14は、Ｐ型半導体基板10に高濃度Ｐ型半導体層を形成し、Ｐ型半導体基板10の上面にＰ型半導体層20を形成した後に高濃度Ｐ型半導体層の不純物を熱拡散させて形成している。
【００２９】
具体的には、図３（ａ）に示すように、まず、Ｐ型半導体基板10上に酸化膜16を形成し、次いで、図３（ｂ）に示すように酸化膜16を高濃度Ｐ型領域14の形成領域のみにパターニングによって残存させ、図３（ｃ）に示すように熱拡散によって酸化膜16の残存部分にのみ高濃度Ｐ型半導体層17を形成している。
【００３０】
その後、Ｐ型半導体基板10の上面にはＰ型半導体層20を形成して熱拡散を行うことにより、高濃度Ｐ型半導体層17の不純物を熱拡散させて、図３（ｄ）に示すように高濃度Ｐ型領域14を形成している。その後、図３（ｅ）に示すようにＰ型半導体層20の上面にＮ型半導体層30を形成している。図３では、図中左側を低バイアス受光部、図中右側が高バイアス受光部としている。
【００３１】
本実施形態では、Ｐ型半導体基板10は１×１０15〜１×１０17cm-3程度としており、Ｐ型半導体層20は１×１０17〜１×１０19cm-3程度としており、この場合、高濃度Ｐ型領域14は１×１０19〜１×１０21cm-3程度となっている。
【００３２】
Ｎ型半導体層30の形成後、混載回路部A3に通常のバイポーラトランジスタやＣＭＯＳ素子を形成し、所要の電極や配線を形成している。
【００３３】
他の高濃度Ｐ型領域14の形成方法として、図４（ａ）に示すように、まず、Ｐ型半導体基板10上に酸化膜16を形成し、次いで、酸化膜16上に図示しないレジストマスクを形成して、図４（ｂ）に示すように高濃度Ｐ型領域14の形成領域の酸化膜16にイオン注入を行い、その後、熱拡散を行って酸化膜16を除去することにより、図４（ｃ）に示すようにイオン注入部分にのみ高濃度Ｐ型半導体層17を形成している。
【００３４】
その後、Ｐ型半導体基板10の上面にはＰ型半導体層20を形成して熱拡散を行うことにより、高濃度Ｐ型半導体層17の不純物を熱拡散させて、図４（ｄ）に示すように高濃度Ｐ型領域14を形成している。その後、図４（ｅ）に示すようにＰ型半導体層20の上面にＮ型半導体層30を形成している。図４でも、図中左側を低バイアス受光部、図中右側が高バイアス受光部としている。
【００３５】
さらに他の高濃度Ｐ型領域14の形成方法として、図５（ａ）に示すように、まず、Ｐ型半導体基板10上に酸化膜16を形成し、次いで、酸化膜16上に図示しないレジストマスクを形成して、図５（ｂ）に示すように高濃度Ｐ型領域14の形成領域の酸化膜16を通してＰ型半導体基板10にイオン注入を行う。
【００３６】
その後、酸化膜16をウェットエッチングにより除去し、さらに、イオン注入によってＰ型半導体基板10の表面に形成されたダメージ層をエッチングにより除去し、図５（ｃ）に示すようにイオン注入部分にのみ高濃度Ｐ型半導体層17を形成している。
【００３７】
Ｐ型半導体基板10表面のエッチングは、気相のＨＣｌエッチングを使用することにより、Ｐ型半導体基板10表面のエッチング後に、そのままＰ型半導体層20の形成に用いるエピタキシャル成膜装置でＰ型半導体層20を形成でき、Ｐ型半導体基板10の表面がエッチングにより露出しても自然酸化膜の形成や、汚染といった不具合を抑えることができる。
【００３８】
Ｐ型半導体層20の形成後、熱拡散を行うことにより高濃度Ｐ型半導体層17の不純物を熱拡散させて、図５（ｄ）に示すように高濃度Ｐ型領域14を形成している。その後、図５（ｅ）に示すようにＰ型半導体層20の上面にＮ型半導体層30を形成している。図５でも、図中左側を低バイアス受光部、図中右側が高バイアス受光部としている。
【００３９】
また、高濃度Ｐ型領域14を厚く形成する方法として、図６（ａ）に示すように、まず、Ｐ型半導体基板10上に酸化膜16を形成し、次いで、酸化膜16上に図示しないレジストマスクを形成して、図６（ｂ）に示すように高濃度Ｐ型領域14の形成領域の酸化膜16を通してＰ型半導体基板10にイオン注入を行う。
【００４０】
その後、酸化膜16をウェットエッチングにより除去し、さらに、イオン注入によってＰ型半導体基板10の表面に形成されたダメージ層をエッチングにより除去し、図６（ｃ）に示すようにイオン注入部分にのみ高濃度Ｐ型半導体層17を形成している。
【００４１】
その後、Ｐ型半導体基板10の上面にＰ型半導体層20を形成して熱拡散を行うことにより高濃度Ｐ型半導体層17の不純物を熱拡散させて、図５（ｄ）に示すように高濃度Ｐ型領域14を形成している。
【００４２】
その後、Ｐ型半導体層20の上面には、図６（ａ）〜（ｃ）と同様に図示しない酸化膜を形成してイオン注入を行うことによって、図６（ｅ）に示すようにＰ型半導体層20に高濃度Ｐ型半導体層17'を形成し、この高濃度Ｐ型半導体層17'が形成されたＰ型半導体層20上にさらにＰ型半導体層20'を形成して熱拡散を行うことにより、図６（ｆ）に示すように高濃度Ｐ型領域14を厚く形成可能としている。
【００４３】
高濃度Ｐ型領域14が必要な厚みとなるまでＰ型半導体層20'を繰り返し形成することにより、所望の厚さの高濃度Ｐ型領域14を形成することができる。
【００４４】
そして高濃度Ｐ型領域14が所望の厚さとなったところで、図６（ｇ）に示すようにＰ型半導体層20の上面にＮ型半導体層30を形成している。図６でも、図中左側を低バイアス受光部、図中右側が高バイアス受光部としている。
【００４５】
このように、低バイアス受光部では高濃度Ｐ型領域14を形成することによって、図７の不純物濃度プロファイルに示すように、実線で示した低バイアス受光部には、Ｐ型半導体層20よりも不純物濃度の高い領域Ｗが形成され、波線で示した高バイアス受光部の不純物濃度プロファイルと比較して、Ｐ型半導体基板10がＰＮ接合側にあたかも近接しているかのように不純物濃度プロファイルを調整することができ、それぞれの受光部において最低限の容量と抵抗とすることができる。
【００４６】
上述したように、Ｐ型半導体基板10の所定位置にＰ型不純物を拡散またはイオン注入して高濃度Ｐ型半導体層17を形成する場合には、図８に示すように、低バイアス受光部A1と高バイアス受光部A2との間などの素子分離領域に、高濃度Ｐ型半導体層17の形成用のＰ型不純物の拡散またはイオン注入と同時にＰ型不純物を拡散またはイオン注入して素子分離用高濃度Ｐ型半導体層18を形成している。
【００４７】
さらに、この素子分離用高濃度Ｐ型半導体層18には、素子分離形成のためにイオン注入されるＰ型不純物の注入を行って形成された素子分離層19を接続させている。
【００４８】
このように、高濃度Ｐ型半導体層17の形成と同時に素子分離用高濃度Ｐ型半導体層18を形成することによって、素子分離用高濃度Ｐ型半導体層18によって電気的分離能力を高めることができ、低バイアス受光部A1と高バイアス受光部A2とのクロストークを抑制することができる。
【００４９】
したがって、低バイアス受光部A1と高バイアス受光部A2とを比較的隣接させたとしても、互いの特性を低下させることなくそれぞれ機能させることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施形態に係る半導体装置の概略模式図である。
【図２】本発明の実施形態に係る半導体装置の動作状態説明図であり、（ａ）はバイアス印加前、（ｂ）はバイアス印加状態である。
【図３】高濃度Ｐ型領域の形成方法説明図である。
【図４】高濃度Ｐ型領域の形成方法説明図である。
【図５】高濃度Ｐ型領域の形成方法説明図である。
【図６】変容例の説明図である。
【図７】低バイアス受光部と高バイアス受光部の不純物濃度プロファイルを示すグラフである。
【図８】本発明の実施形態に係る半導体装置の概略模式図である。
【図９】光量モニタとフォトディテクタの説明図である。
【符号の説明】
【００５１】
A1  低バイアス受光部
A2  高バイアス受光部
A3  混載回路部
10  Ｐ型半導体基板
20  Ｐ型半導体層
30  Ｎ型半導体層
40  酸化膜
11  アノード電極
12  カソード電極
13  引き出し電極
14  高濃度Ｐ型領域
15  空乏層
21  アノード電極
22  カソード電極
23  引き出し電極
【図１】
2007158036.tif 000003
【図２】
2007158036.tif 000004
【図３】
2007158036.tif 000005
【図４】
2007158036.tif 000006
【図５】
2007158036.tif 000007
【図６】
2007158036.tif 000008
【図７】
2007158036.tif 000009
【図８】
2007158036.tif 000010
【図９】
2007158036.tif 000011