(57)【要約】【課題】新たな構造の保持容量を採用することにより、保持容量の単位面積当たりの容量値をさらに高めることのできる電気光学装置を提供すること。【解決手段】液晶装置の保持容量１ｈでは、第１の電極３ｃと、ゲート絶縁膜４のうち、第１の電極３ｃと重なる部分からなる第１の誘電体層４ｃと、ドレイン電極６ｂの延設部分からなる保持容量用の第２の電極６ｃとによって第１の保持容量１ｉが形成されている。平坦化膜９の開口９１内には、パッシベーション膜８の一部からなる第２の誘電体層８ｃを介して第２の電極６ｃに対向する第３の電極２ｃが画素電極２ａと同時形成されており、第３の電極２ｃは、第２のコンタクトホール４１、８２を介して第１の電極３ｃに電気的に接続しているので、第１の保持容量１ｉに並列接続する第２の保持容量１ｊが形成れている。【選択図】図５
2007212812.tif 000002
【特許請求の範囲】
【請求項１】
素子基板の各画素領域に、ゲート電極、ゲート絶縁層、半導体層、ドレイン電極が順に積層された薄膜トランジスタと、前記薄膜トランジスタを覆う第１の層間絶縁膜に形成された第１のコンタクトホールを介して前記ドレイン電極に電気的に接続する画素電極と、保持容量とを有する電気光学装置において、
前記保持容量は、
前記ゲート電極と同一の層からなる第１の電極と、
前記ゲート絶縁層において前記第１の電極と重なる部分からなる第１の誘電体層と、
前記ドレイン電極から延設され、前記第１の電極に対して前記第１の誘電体層を介して対向する第２の電極と、
前記第１の層間絶縁膜において前記第２の電極と重なる部分からなる第２の誘電体層と、
該第２の誘電体層の上層で当該第２の誘電体層を介して前記第２の電極と対向し、前記第１の誘電体層および前記第２の誘電体層を貫通する第２のコンタクトホールを介して前記第１の電極に電気的に接続する第３の電極と、
を備えていることを特徴とする電気光学装置。
【請求項２】
前記第１の層間絶縁層と前記画素電極との層間には第２の層間絶縁層が形成され、
当該第２の層間絶縁層には、前記第１のコンタクトホールの形成領域および前記第３の電極の形成領域を含む領域に開口が形成され、
前記画素電極は、前記開口の内側で前記第１のコンタクトホールを介して前記ドレイン電極に電気的に接続し、
前記第３の電極は、前記開口の底部に形成されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第３の電極は、前記画素電極と材料および膜厚が同一の導電層から構成されていることを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
前記ゲート絶縁層は、前記第１の誘電体層として前記第１の電極と重なる部分の膜厚が前記ゲート電極と重なる部分の膜厚よりも薄いことを特徴とする請求項１乃至３の何れか一項に記載の電気光学装置。
【請求項５】
前記ゲート絶縁層は、前記第１の電極と重なる領域に開口を備えた第１のゲート絶縁層と、該第１のゲート絶縁層の上層側に形成された第２のゲート絶縁層とを備え、
前記第１の誘電体層は、前記第２のゲート絶縁層により構成されていることを特徴とする請求項４に記載の電気光学装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子基板上に薄膜トランジスタおよび保持容量を備えた電気光学装置に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型の液晶装置などでは、対向基板と間に液晶を保持する素子基板上に、画素スイッチング用の薄膜トランジスタおよびこの薄膜トランジスタを介してデータ線に電気的に接続された画素電極が形成されており、データ線から薄膜トランジスタを介して画素電極に印加された画像信号により液晶の配向を画素ごとに制御する。また、液晶を駆動する際の電荷の保持特性を向上させるために、素子基板上には保持容量が形成され、かかる保持容量では、薄膜トランジシタのゲート絶縁層を誘電体層として利用することが多い。ここで、保持容量の単位面積当たりの容量値を高めれば、電荷の保持特性が向上する一方、単位面積当たりの容量値が高くなった分、その占有面積を縮小すれば画素開口率を高めることができる。
【０００３】
そこで、シリコン酸化膜やシリコン窒化膜などの絶縁膜を複数層、積層してゲート絶縁層を形成する一方、フッ酸などのエッチャントを用いてゲート絶縁層を構成する絶縁膜のうち、最下層のシリコン酸化膜にハーフエッチングを施し、ゲート絶縁層において膜厚が薄い部分を保持容量の誘電体層として用いることにより、保持容量の単位面積当たりの容量値を高めた構造が提案されている（例えば、特許文献１参照）。
【特許文献１】特開平０６−３５００４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、保持容量の誘電体層を極端に薄くすると、その分、保持容量の耐電圧不足や容量ばらつきが発生しやすくなるなどの新たな問題点が発生するため、特許文献１に開示の構成では、保持容量の単位面積当たりの容量値をこれ以上、高めることができないという問題点がある。
【０００５】
以上の問題点に鑑みて、本発明の課題は、新たな構造の保持容量を採用することにより、保持容量の単位面積当たりの容量値をさらに高めることのできる電気光学装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明では、素子基板の各画素領域に、ゲート電極、ゲート絶縁層、半導体層、ドレイン電極が順に積層された薄膜トランジスタと、前記薄膜トランジスタを覆う第１の層間絶縁膜の上層側で当該第１の層間絶縁層に形成された第１のコンタクトホールを介して前記ドレイン電極に電気的に接続する画素電極と、保持容量とを有する電気光学装置において、前記保持容量は、前記ゲート電極と同一の層からなる第１の電極と、前記ゲート絶縁層において前記第１の電極と重なる部分からなる第１の誘電体層と、前記ドレイン電極から延設され、前記第１の電極に対して前記第１の誘電体層を介して対向する第２の電極と、前記第１の層間絶縁膜において前記第２の電極と重なる部分からなる第２の誘電体層と、該第２の誘電体層の上層で当該第２の誘電体層を介して前記第２の電極と対向し、前記第１の誘電体層および前記第２の誘電体層を貫通する第２のコンタクトホールを介して前記第１の電極に電気的に接続する第３の電極とを備えていることを特徴とする。
【０００７】
本発明では、ゲート電極と同一の層間に形成された第１の電極、ゲート絶縁層の少なくとも一部からなる第１の誘電体層、およびドレイン電極の延設部分からなる第２の電極によって保持容量部分を構成するとともに、第２の電極、第１の層間絶縁膜の一部からなる第２の誘電体層、および画素電極と同一の層間に形成された第３の電極によって保持容量部分を構成し、かつ、第１の電極と第３の電極を電気的に接続することにより、２つの保持容量部分を並列に電気的に接続している。すなわち、素子基板上にゲート電極、ドレイン電極、および画素電極の３つの導電層が形成され、かつ、これらの導電層の各層間の各々に絶縁層が形成されていることを利用して２つの保持容量部分を厚さ方向に多段に形成し、かつ、並列に接続している。このため、工程数の増加を最小限に抑えながら、占有面積を拡張することなく、保持容量の単位面積当たりの静電容量を高めることができる。
【０００８】
本発明において、前記第１の層間絶縁層と前記画素電極との層間には第２の層間絶縁層が形成され、当該第２の層間絶縁層には、前記第１のコンタクトホールの形成領域および前記第３の電極の形成領域と重なる領域に開口が形成され、前記画素電極は、前記開口の内側で前記第１のコンタクトホールを介して前記ドレイン電極に電気的に接続し、前記第３の電極は、前記開口の底部に形成されていることが好ましい。このよう構成すると、前記第１の層間絶縁層と前記画素電極との層間に第２の層間絶縁層が形成されている場合でも、第２の電極、第２の誘電体層および第３の電極によって保持容量部分を構成することができる。
【０００９】
本発明において、前記第３の電極は、前記画素電極と材料および膜厚が同一の導電層から構成されていることが好ましい。このように構成すると、前記第３の電極と前記画素電極と同時形成することができる。
【００１０】
本発明において、前記ゲート絶縁層は、前記第１の誘電体層として前記第１の電極と重なる部分の膜厚が前記ゲート電極と重なる部分の膜厚よりも薄いことが好ましい。このように構成すると、第１の電極、第１の誘電体層、および第２の電極によって構成された保持容量部分の静電容量を高めることができる。
【００１１】
このように構成するにあたって、前記ゲート絶縁層は、前記第１の電極と重なる領域に開口を備えた第１のゲート絶縁層と、該第１のゲート絶縁層の上層側に形成された第２のゲート絶縁層とを備え、前記第１の誘電体層は、前記第２のゲート絶縁層により構成されていることが好ましい。このように構成すると、ハーフエッチングにより膜厚を薄くする場合と比較して、膜厚を制御しやすいので、保持容量の単位面積当たりの静電容量ばらつきを防止することができる。
【００１２】
本発明に係る方法で製造した電気光学装置は、例えば液晶装置であり、モバイルコンピュータや携帯電話機などの電子機器において表示部として用いることができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して、本発明の実施の形態を説明する。なお、以下の説明に用いた各図では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を相違させてある。
【００１４】
［実施の形態１］
（液晶装置の全体構成）
図１（ａ）、（ｂ）はそれぞれ、液晶装置（電気光学装置）をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【００１５】
図１（ａ）、（ｂ）において、本形態の液晶装置１は、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、あるいはＶＡＮ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｅｄ  Ｎｅｍａｔｉｃ）モードの透過型のアクティブマトリクス型の液晶装置であり、シール材２２を介して素子基板１０と対向基板２０とが貼り合わされ、その間に液晶１ｆが保持されている。素子基板１０において、シール材２２の外側に位置する端部領域には、データ線駆動用ＩＣ６０、および走査線駆動用ＩＣ３０が実装されているとともに、基板辺に沿って実装端子１２が形成されている。シール材２２は、素子基板１０と対向基板２０とをそれらの周辺で貼り合わせるための光硬化樹脂や熱硬化性樹脂などからなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。なお、シール材２２には、その途切れ部分によって液晶注入口２５が形成され、液晶１ｆを注入した後、封止材２６により封止されている。
【００１６】
詳しくは後述するが、素子基板１０には、スイッチング素子としての薄膜トランジスタ１ｃや画素電極２ａがマトリクス状に形成され、その表面に配向膜１９が形成されている。これに対して、対向基板２０には、シール材２２の内側領域に遮光性材料からなる額縁２４（図１（ｂ）では図示を省略）が形成され、その内側が画像表示領域１ａになっている。対向基板２０には、図示を省略するが、各画素の縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜が形成され、その上層側には、対向電極２８および配向膜２９が形成されている。なお、図示を省略するが、対向基板２０において、素子基板１０の各画素に対向する領域には、ＲＧＢのカラーフィルタがその保護膜とともに形成され、それにより、液晶装置１をモバイルコンピュータ、携帯電話機、液晶テレビなどといった電子機器のカラー表示装置として用いることができる。
【００１７】
（素子基板１０の構成）
図２は、図１に示す液晶装置の素子基板の電気的な構成を示す説明図である。図２に示すように、素子基板１０には、画像表示領域１ａに相当する領域に複数のソース線６ａ（データ線）およびゲート線３ａ（走査線）が互いに交差する方向に形成され、これらの配線の交差部分に対応する位置に画素１ｂが構成されている。ゲート線３ａは走査線駆動用ＩＣ３０から延びており、ソース線６ａはデータ線駆動用ＩＣ６０から延びている。また、素子基板１０には、液晶１ｆの駆動を制御するための画素スイッチング用の薄膜トランジスタ１ｃが各画素１ｂ（画素領域）に形成され、薄膜トランジスタ１ｃのソースにはソース線６ａが電気的に接続され、薄膜トランジスタ１ｃのゲートにはゲート線３ａが電気的に接続されている。
【００１８】
さらに、素子基板１０には、ゲート線３ａと並行して容量線３ｂが形成されている。本形態では、薄膜トランジスタ１ｃに対して、対向基板２０との間に構成された液晶容量１ｇが直列に接続されているとともに、液晶容量１ｇに対して並列に保持容量１ｈが接続されている。ここで、容量線３ｂは、走査線駆動用ＩＣ３０に接続されているが、定電位に保持されている。
【００１９】
このように構成した液晶装置１では、薄膜トランジスタ１ｃを一定期間だけそのオン状態とすることにより、ソース線６ａから供給される画像信号を各画素１ｂの液晶容量１ｇに所定のタイミングで書き込む。このようにして液晶容量１ｇに書き込まれた所定レベルの画像信号は、液晶容量１ｇで一定期間保持されるとともに、保持容量１ｈは、液晶容量１ｇに保持された画像信号がリークするのを防止している。
【００２０】
（各画素の構成）
図３および図４は、本発明の実施の形態１に係る液晶装置の画素１つ分の平面図、およびＡ１−Ｂ１に相当する位置で液晶装置を切断したときの断面図である。なお、図３では、画素電極およびそれと同時形成された第３の電極を太くて長い点線で示し、ゲート線およびそれと同時形成された容量線を細い実線で示し、ソース線およびそれと同時形成されたドレイン電極を一点鎖線で示し、半導体膜を細くて短い点線で示してある。また、コンタクトホールに相当する部分については太い実線で表わしてある。
【００２１】
図３に示すように、素子基板１０では、ゲート線３ａとソース線６ａで囲まれた領域が画素１ｂとして構成され、画素１ｂには、ボトムゲート型の薄膜トランジスタ１ｃの能動層を構成するアモルファスシリコン膜からなる半導体層７ａが形成されている。また、ゲート線３ａからの突出部分によってゲート電極が形成されている。薄膜トランジスタ１ｃの能動層を構成する半導体層７ａのうち、ソース側の端部には、ソース線６ａがソース電極として重なっており、ドレイン側の端部にはドレイン電極６ｂが重なっている。また、ゲート線３ａと並列して容量線３ｂが形成されており、この容量線３ｂを用いて、後述する保持容量１ｈが形成されている。また、ドレイン電極６ｂに対しては、後述するコンタクトホールを介して、ＩＴＯ膜からなる画素電極２ａが電気的に接続されている。
【００２２】
このように構成した素子基板１０のＡ１−Ｂ１断面は、図４に示すように表される。まず、ガラス基板や石英基板からなる絶縁基板１１上には、アルミニウム膜やクロム膜からなるゲート線３ａ（ゲート電極）および容量線３ｂが形成されているとともに、容量線３ｂの突出部分からなる保持容量用の第１の電極３ｃが形成されている。
【００２３】
ゲート線３ａの上層側にはゲート線３ａを覆うように、膜厚が例えば３００ｎｍのシリコン窒化膜などからなるゲート絶縁層４が形成されており、かかるゲート絶縁層４は、素子基板の略全面に形成されている。
【００２４】
ゲート絶縁層４の表面のうち、ゲート線３ａの上層には、薄膜トランジスタ１ｃの能動層を構成する半導体層７ａ（真性のアモルファスシリコン膜）が形成されている。半導体層７ａのうち、ソース領域の上層には、ドープトシリコン膜からなるオーミックコンタクト層７ｂ、およびアルミニウム膜やクロム膜からなるソース線６ａが形成され、ドレイン領域の上層には、ドープトシリコン膜からなるオーミックコンタクト層７ｃ、およびアルミニウム膜やクロム膜からなるドレイン電極６ｂが形成され、薄膜トランジスタ１ｃが構成されている。また、ドレイン電極６ｂの延設部分によってアルミニウム膜やクロム膜からなる保持容量用の第２の電極６ｃが形成されている。
【００２５】
さらに、ソース線６ａ、ドレイン電極６ｂ、および第２の電極６ｃの上層側（薄膜トランジスタ１ｃの上層側）には、素子基板の略全面に、膜厚が例えば２００ｎｍのシリコン窒化膜などからなるパッシベーション膜８（第１の層間絶縁膜）が形成されている。また、パッシベーション膜８の上層側には感光性樹脂層からなる平坦化膜９（第２の層間絶縁膜）が形成されている。
【００２６】
また、平坦化膜９の表面に形成された画素電極２ａは、平坦化膜９に形成された開口９１、およびパッシベーション膜８に形成された第１のコンタクトホール８１を介して第２の電極６ｃに電気的に接続し、この第２の電極６ｃを介してドレイン電極６ｂに電気的に接続している。なお、画素電極２ａの表面には配向膜１９が形成されている。
【００２７】
このように構成された素子基板１０に対向するように対向基板２０が配置され、素子基板１０と対向基板２０との間には液晶１ｆが保持されている。対向基板２０には、各色のカラーフィルタ２７、対向電極２８および配向膜２９が形成されており、画素電極２ａと対向電極２８との間に液晶容量１ｇ（図２参照）が構成される。なお、対向基板２０の側にはブラックマトリクスや保護膜などが形成される場合があるが、それらの図示を省略する。
【００２８】
（保持容量の構成）
本形態では、まず、容量線３ｂからの突出部分からなる保持容量用の第１の電極３ｃと、ゲート絶縁膜４のうち、第１の電極３ｃと重なる部分からなる第１の誘電体層４ｃと、ドレイン電極６ｂの延設部分からなる保持容量用の第２の電極６ｃとによって、第１の保持容量１ｉが形成されている。
【００２９】
また、本形態では、平坦化膜９の開口９１内には、パッシベーション膜８のうち、保持容量用の第２の電極６ｃと重なる部分を第２の誘電体層８ｃとする第２の保持容量１ｊが形成されている。すなわち、平坦化膜９の開口９１の底部において、第２の誘電体層８ｃの上層には、画素電極２ａと同時形成されたＩＴＯ膜からなる保持容量用の第３の電極２ｃが形成されており、第３の電極２ｃは、第２の誘電体層８ｃを介して第２の電極６ｃに対向している。しかも、第３の電極２ｃは、ゲート絶縁層４およびパッシベーション膜８を貫通する第２のコンタクトホール４１、８２を介して第１の電極３ｃに電気的に接続している。
【００３０】
従って、本形態では、ドレイン電極６ｂ（画素電極２ａ）と容量線３ｂとの間において、第１の保持容量１ｉおよび第２の保持容量１ｊが並列に電気的に接続され、保持容量１ｈが構成されている。
【００３１】
このように本形態では、ゲート電極３ａと同時形成されされた第１の電極３ｃ、ゲート絶縁層４の一部からなる第１の誘電体層４ｃ、およびドレイン電極６ｂの延設部分からなる第２の電極６ｃによって第１の保持容量１ｉを構成するとともに、第２の電極６ｃ、パッシベーション膜８の一部からなる第２の誘電体層８ｃ、および画素電極２ａと同時形成された第３の電極２ｃによって第２の保持容量１ｊを構成している。また、第１の電極３ｃと第３の電極２ｃを電気的に接続することにより、２つの保持容量１ｉ、１ｊを並列に電気的に接続している。すなわち、本形態では、素子基板１０上にゲート電極３ａ、ドレイン電極６ｂ、および画素電極２ａの３つの導電層が形成され、かつ、これらの導電層の各層間の各々に絶縁層（ゲート絶縁層４およびパッシベーション膜８）が形成されていることを利用して２つの保持容量１ｉ、１ｊを厚さ方向に多段に形成し、かつ、並列に接続して、保持容量１ｈを構成している。このため、工程数の増加を最小限に抑えながら、占有面積を拡張することなく、保持容量１ｈの単位面積当たりの静電容量を高めることができる。それ故、液晶を駆動する際の電荷の保持特性を向上することができる一方、位面積当たりの容量値が高くなった分、その占有面積を縮小すれば画素開口率を高めることができる。
【００３２】
（液晶装置１の製造方法）
図５（ａ）〜（ｄ）、および図６（ａ）〜（ｃ）は、本形態の液晶装置１に用いた素子基板１０の製造方法を示す工程断面図である。なお、素子基板１０を製造するには、素子基板１０を多数取りできる大型基板の状態で以下の工程が行われるが、以下の説明では、大型基板についても素子基板１０として説明する。
【００３３】
まず、図５（ａ）に示す大型のガラス基板あるいは石英基板などの絶縁基板１１の表面に厚さが例えば１３０ｎｍのアルミニウム膜やクロム膜などといった金属膜を形成した後、フォトリソグラフィ技術を用いて金属膜をパターニングし、ゲート線３ａ（ゲート電極）、容量線３ｂ、および保持容量用の第１の電極３ｃを形成する。
【００３４】
次に、図５（ｂ）に示すゲート絶縁層形成工程では、プラズマＣＶＤ法により、ゲート絶縁層４を構成するシリコン窒化膜を約３００ｎｍの膜厚で形成した後、フォトリソグラフィ技術を用いて、第２のコンタクトホール４１を形成する。この工程により、ゲート絶縁層４のうち、第１の電極３ｃと重なる部分によって第１の誘電体層４ｃが形成される。
【００３５】
次に、図５（ｃ）に示す半導体層形成工程では、プラズマＣＶＤ法により、厚さが例えば３００ｎｍの真性のアモルファスシリコン膜からなる半導体膜、および厚さが例えば５０ｎｍのｎ型シリコン膜からなるオーミックコンタクト層を順次、形成した後、フォトリソグラフィ技術を用いてパターングし、オーミックコンタクト層７ｄおよび半導体層７ａを同時形成する。
【００３６】
次に、図５（ｄ）に示すように、厚さが例えば１３０ｎｍのアルミニウム膜やクロム膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、ソース線６ａ、ドレイン電極６ｂ、および保持容量用の第２の電極６ｃを形成する。続いて、ソース線６ａおよびドレイン電極６ｂをマスクとして用いて、ソース線６ａとドレイン電極６ｂとの間のオーミックコンタクト層７ｄをエッチングにより除去し、ソース・ドレインの分離を行う。その結果、ソース線６ａおよびドレイン電極６ｂが形成されていない領域からオーミックコンタクト層７ｄが除去されてオーミックコンタクト層７ｂ、７ｃが形成される。その際、半導体層７ａの表面に一部がエッチングされる。このようにして、ボトムゲート型の画素スイッチング用の薄膜トランジスタ１ｃが形成される。また、容量線３ｂからの突出部分からなる保持容量用の第１の電極３ｃと、ゲート絶縁膜４のうち、第１の電極３ｃと重なる部分からなる第１の誘電体層４ｃと、ドレイン電極６ｂの延設部分からなる保持容量用の第２の電極６ｃとによって、第１の保持容量１ｉが形成される。
【００３７】
次に、図６（ａ）に示すように、プラズマＣＶＤ法により、厚さが例えば２００ｎｍのシリコン窒化膜からなるパッシベーション膜８を形成した後、フォトリソグラフィ技術を用いてパッシベーション膜８に対してエッチングを行い、第１のコンタクトホール８１および第２のコンタクトホール８２を形成する。この工程により、パッシベーション膜８のうち、第２の電極６ｃと重なる部分によって第２の誘電体層８ｃが形成される。
【００３８】
次に、図６（ｂ）に示すように、スピンコート法により、感光性樹脂を塗布した後、露光、現像して、開口９１を備えた平坦化膜９を形成する。
【００３９】
次に、図６（ｃ）に示すように、スパッタ法により、厚さが例えば５０ｎｍのＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、画素電極２ａおよび保持容量用の第３の電極２ｃを形成する。その結果、平坦化膜９の開口９１の底部では、第２の電極６ｃと、パッシベーション膜８の一部からなる第２の誘電体層８ｃと、第２の電極３ｃによって、第２の保持容量１ｊが形成される。しかも、第３の電極２ｃは、ゲート絶縁層４およびパッシベーション膜８を貫通する第２のコンタクトホール４１、８２を介して第１の電極３ｃに電気的に接続している。それ故、ドレイン電極６ｂ（画素電極２ａ）と容量線３ｂとの間において、第１の保持容量１ｉおよび第２の保持容量１ｊが並列接続し、保持容量１ｈを構成する。
【００４０】
続いて、図４に示す配向膜１９を形成するためのポリイミド膜を形成した後、ラビング処理を施す。
【００４１】
このようにして大型基板の状態で各種配線やＴＦＴを形成した素子基板１０については、別途形成した大型の対向基板２０とシール材２２で貼り合わせた後、所定のサイズに切断する。それにより、液晶注入口２５が開口するので、液状注入口２５から素子基板１０と対向基板２０との間に液晶１ｆを注入した後、液晶注入口２５を封止材２６により封止する。
【００４２】
［実施の形態１の変形例］
上記形態では、図５（ｂ）および図６（ａ）に示すように、第１の誘電体層４ｃ（ゲート絶縁層４）の第２のコンタクトホール４１と、第２の誘電体層８ｃ（パッシベーション膜８）のコンタクトホール８１、８２とを各々、別の工程で形成した。但し、第１の電極３ｃ（ゲート線３ａおよび容量線３ｂ）と、ドレイン電極６ｂとが異なる材料で形成されており、これらの材料に対するエッチング選択性が高い場合や、ドレイン電極６ｂの膜厚が極めて厚い場合には、図７（ａ）に示すように、第１の誘電体層４ｃ（ゲート絶縁層４）および第２の誘電体層８ｃ（パッシベーション膜８）を形成した後、レジストマスク８０を形成した状態でエッチンングを行い、図７（ｂ）に示すように、第１の誘電体層４ｃ（ゲート絶縁層４）の第２のコンタクトホール４１と、第２の誘電体層８ｃ（パッシベーション膜８）のコンタクトホール８１、８２とを同時形成してもよい。
【００４３】
［実施の形態２］
（各画素の構成）
図８は、本発明の実施の形態２に係る液晶装置を、図３のＡ１−Ｂ１に相当する位置で液晶装置を切断したときの断面図である。なお、本形態の基本的な構成は、実施の形態１と同様であるため、共通する部分には同一の符号を付してそれらの詳細な説明を省略する。
【００４４】
図３および図８に示すように、本形態でも、素子基板１０では、ガラス基板や石英基板からなる絶縁基板１１上には、アルミニウム膜やクロム膜からなるゲート線３ａ（ゲート電極）および容量線３ｂが形成されているとともに、容量線３ｂの突出部分からなる保持容量用の第１の電極３ｃが形成されている。ゲート線３ａの上層側には、ゲート線３ａを覆うようにゲート絶縁層４が形成されており、かかるゲート絶縁層４は、素子基板の略全面に形成されている。ゲート絶縁層４の表面のうち、ゲート線３ａの上層側には、薄膜トランジスタ１ｃの能動層を構成する半導体層７ａが形成されておる。また、ソース・ドレイン領域に重なるように、オーミックコンタクト層７ｂ、７ｃが形成されている。さらに、オーミックコンタクト層７ｂ、７ｃの上層側にソース線６ａおよびドレイン電極６ｂが形成され、薄膜トランジスタ１ｃが構成されている。また、ドレイン電極６ｂの延設部分によってアルミニウム膜やクロム膜からなる保持容量用の第２の電極６ｃが形成されている。さらに、薄膜トランジスタ１ｃの上層側には、素子基板の略全面に、膜厚が例えば２００ｎｍのシリコン窒化膜などからなるパッシベーション膜８（第１の層間絶縁膜）が形成されている。また、パッシベーション膜８の上層側には感光性樹脂層からなる平坦化膜９（第２の層間絶縁膜）が形成されている。また、平坦化膜９の表面に形成された画素電極２ａは、平坦化膜９に形成された開口９１、およびパッシベーション膜８に形成された第１のコンタクトホール８１を介して第２の電極６ｃに電気的に接続し、この第２の電極６ｃを介してドレイン電極６ｂに電気的に接続している。
【００４５】
（保持容量の構成）
このように構成した液晶装置１においても、容量線３ｂからの突出部分からなる保持容量用の第１の電極３ｃと、ゲート絶縁膜４のうち、第１の電極３ｃと重なる部分からなる第１の誘電体層４ｃと、ドレイン電極６ｂの延設部分からなる保持容量用の第２の電極６ｃとによって、第１の保持容量１ｉが形成されている。
【００４６】
ここで、ゲート絶縁層４は、下層側の厚いシリコン窒化膜４ａ（第１のゲート絶縁層）と、上層側の薄いシリコン窒化膜４ｂ（第２のゲート絶縁層）との２層構造になっている。下層側のシリコン窒化膜４ａの膜厚は例えば約３００ｎｍであり、上層側のシリコン窒化膜４ｂの膜厚は例えば約１００ｎｍである。また、ゲート絶縁層４において下層側の厚いシリコン窒化膜４ａには、第１の電極３ｃと平面的に重なる領域に開口４１ａが形成されている一方、上層側の薄いシリコン窒化膜４ｂは、略全面に形成されている。このため、ゲート絶縁層４は、第１の電極３ｃと平面的に重なる領域（開口４１と平面的に重なる領域）に、上層側のシリコン窒化膜４ｂのみからなる膜厚の薄い部分を備えており、かかる膜厚の薄い部分によって、第１の保持容量１ｉの第１の誘電体層４ｃが構成されている。なお、第１の電極３ｃの上層側のうち、第１の電極３ｃの端縁に沿ってはゲート絶縁層４と同一厚の絶縁膜が形成されており、誘電体層４ｃは、この厚い絶縁膜で囲まれている。
【００４７】
また、本形態では、実施の形態１と同様、平坦化膜９の開口９１内には、パッシベーション膜８のうち、保持容量用の第２の電極６ｃと重なる部分を第２の誘電体層８ｃとする第２の保持容量１ｊが形成されている。すなわち、平坦化膜９の開口９１の底部において、第２の誘電体層８ｃの上層には、画素電極２ａと同時形成されたＩＴＯ膜からなる保持容量用の第３の電極２ｃが形成されており、第３の電極２ｃは、第２の誘電体層８ｃを介して第２の電極６ｃに対向している。しかも、第３の電極２ｃは、ゲート絶縁層４およびパッシベーション膜８を貫通する第２のコンタクトホール４１、８２を介して第１の電極３ｃに電気的に接続している。従って、本形態では、ドレイン電極６ｂ（画素電極２ａ）と容量線３ｂとの間において、第１の保持容量１ｉおよび第２の保持容量１ｊが並列接続し、保持容量１ｈを構成している。
【００４８】
このように本形態では、素子基板１０上にゲート電極３ａ、ドレイン電極６ｂ、および画素電極２ａの３つの導電層が形成され、かつ、これらの導電層の各層間の各々に絶縁層（ゲート絶縁層４およびパッシベーション膜８）が形成されていることを利用して２つの保持容量１ｉ、１ｊを厚さ方向に多段に形成し、かつ、並列に接続している。しかも、第１の保持容量１ｉにおいては、第１の誘電体層４ｃが薄いシリコン窒化膜４ｂからなるため、単位面積当たりの静電容量が高い。従って、占有面積を拡張することなく、保持容量１ｈの単位面積当たりの静電容量を高めることができる。それ故、液晶を駆動する際の電荷の保持特性を向上することができる一方、位面積当たりの容量値が高くなった分、その占有面積を縮小すれば画素開口率を高めることができる。
【００４９】
（液晶装置１の製造方法）
図９（ａ）〜（ｅ）、および図１０（ａ）〜（ｃ）は、本形態の液晶装置１に用いた素子基板１０の製造方法を示す工程断面図である。
【００５０】
本形態でも、まず、図９（ａ）に示す大型のガラス基板あるいは石英基板などの絶縁基板１１の表面に、厚さが例えば１３０ｎｍのアルミニウム膜やクロム膜などからなるゲート線３ａ（ゲート電極）、容量線３ｂ、および第１の電極３ｃを形成する。
【００５１】
次に、図９（ｂ）に示す第１のゲート絶縁層形成工程では、プラズマＣＶＤ法により、ゲート絶縁層４の下層側を構成する厚いシリコン窒化膜４ａ（第１のゲート絶縁層）を約３００ｎｍの膜厚で形成した後、フォトリソグラフィ技術を用いてシリコン窒化膜４ａにエッチングを行い、図９（ｃ）に示すように、開口４１ａを形成する。
【００５２】
次に、図９（ｄ）に示す第２のゲート絶縁層形成工程では、プラズマＣＶＤ法により、ゲート絶縁層４の上層側を構成する薄いシリコン窒化膜４ｂ（第２のゲート絶縁層）を約１００ｎｍの膜厚で形成した後、フォトリソグラフィ技術を用いてシリコン窒化膜４ｂにエッチングを行い、第２のコンタクトホール４１ｂを形成する。その結果、ゲート電極３ａの上層側には、厚いシリコン窒化膜４ａと薄いシリコン窒化膜４ｂとからなるゲート絶縁層４が形成される一方、ゲート絶縁層４には、開口４１と平面的に重なる領域に、上層側の薄いシリコン窒化膜４ｂのみからなる第１の誘電体層４ｃが形成される。
【００５３】
次に、図５（ｃ）、（ｄ）を参照して説明した工程を行い、図９（ｅ）に示すように、半導体層７ａ、オーミックコンタクト層７ｂ、７ｃ、ソース線６ａおよびドレイン電極６ｂを形成する。その結果、ボトムゲート型の画素スイッチング用の薄膜トランジスタ１ｃが形成される。また、容量線３ｂからの突出部分からなる保持容量用の第１の電極３ｃと、ゲート絶縁膜４のうち、第１の電極３ｃと重なる部分からなる第１の誘電体層４ｃと、ドレイン電極６ｂの延設部分からなる保持容量用の第２の電極６ｃとによって、第１の保持容量１ｉが形成される。
【００５４】
次に、図１０（ａ）に示すように、プラズマＣＶＤ法により、厚さが例えば２００ｎｍのシリコン窒化膜からなるパッシベーション膜８を形成した後、フォトリソグラフィ技術を用いてパッシベーション膜８に対してエッチングを行い、第１のコンタクトホール８１および第２のコンタクトホール８２を形成する。この工程により、パッシベーション膜８のうち、第２の電極６ｃと重なる部分によって第２の誘電体層８ｃが形成される。
【００５５】
次に、図１０（ｂ）に示すように、スピンコート法により、感光性樹脂を塗布した後、露光、現像して、開口９１を備えた平坦化膜９を形成する。
【００５６】
次に、図１０（ｃ）に示すように、スパッタ法により、厚さが例えば５０ｎｍのＩＴＯ膜を形成した後、フォトリソグラフィ技術を用いてパターニングし、画素電極２ａおよび第３の電極２ｃを形成する。その結果、平坦化膜９の開口９１の底部では、第２の電極６ｃと、パッシベーション膜８の一部からなる第２の誘電体層８ｃと、第２の電極３ｃによって、第２の保持容量１ｊが形成される。しかも、第３の電極２ｃは、ゲート絶縁層４およびパッシベーション膜８を貫通する第２のコンタクトホール４１、８２を介して第１の電極３ｃに電気的に接続している。それ故、ドレイン電極６ｂ（画素電極２ａ）と容量線３ｂとの間において、第１の保持容量１ｉおよび第２の保持容量１ｊが並列接続し、保持容量１ｈを構成する。
【００５７】
［実施の形態２の変形例］
上記形態では、図９（ｄ）および図１０（ａ）に示すように、第１の誘電体層４ｃ（シリコン窒化膜４ｂ）の第２のコンタクトホール４１ｂと、第２の誘電体層８ｃ（パッシベーション膜８）のコンタクトホール８１、８２とを各々、別の工程で形成した。但し、本形態では、第１の誘電体層４ｃ（シリコン窒化膜４ｂ）が薄いので、第１の電極３ｃ（ゲート線３ａおよび容量線３ｂ）とドレイン電極６ｂとを高い選択比をもってエッチングできる場合や、ドレイン電極６ｂの膜厚が極めて厚い場合には、図１１（ａ）に示すように、第１の誘電体層４ｃ（シリコン窒化膜４ｂ）および第２の誘電体層８ｃ（パッシベーション膜８）を形成した後、レジストマスク８０を形成した状態でエッチンングを行い、図１１（ｂ）に示すように、第１の誘電体層４ｃ（シリコン窒化膜４ｂ）の第２のコンタクトホール４１ｂと、第２の誘電体層８ｃ（パッシベーション膜８）のコンタクトホール８１、８２とを同時形成してもよい。
【００５８】
［その他の実施の形態］
実施の形態２では、ゲート絶縁層４が同一の絶縁膜が２層形成された構成になっていたが、ゲート絶縁層４は、異なる種類の絶縁膜が２層、あるいは２層以上積層された構造であってもよい。また、上記実施の形態１、２では、ＴＮモード、ＥＣＢモード、ＶＡＮモードのアクティブマトリクス型の液晶装置を例に説明したが、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードの液晶装置（電気光学装置）に本発明を適用してもよい。
【００５９】
さらに、電気光学装置として液晶装置に限らず、例えば、有機ＥＬ（エレクトロルミネッセンス）装置でも、有機ＥＬ膜を電気光学物質として保持する素子基板上の各画素領域に、薄膜トランジスタと、該薄膜トランジスタに電気的に接続された画素電極と、前記薄膜トランジスタのゲート絶縁層より下層側に第１の電極を具備する保持容量とが形成されるので、かかる有機ＥＬ装置に本発明を適用してもよい。
【００６０】
［電子機器の実施形態］
図１２は、本発明に係る液晶装置を各種の電子機器の表示装置として用いる場合の一実施形態を示している。ここに示す電子機器は、パーソナルコンピュータや携帯電話機などであり、表示情報出力源１７０、表示情報処理回路１７１、電源回路１７２、タイミングジェネレータ１７３、そして液晶装置１を有する。また、液晶装置１は、パネル１７５および駆動回路１７６を有しており、前述した液晶装置１を用いることができる。表示情報出力源１７０は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等といったメモリ、各種ディスク等といったストレージユニット、デジタル画像信号を同調出力する同調回路等を備え、タイミングジェネレータ１７３によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等といった表示情報を表示情報処理回路１７１に供給する。表示情報処理回路１７１は、シリアル−パラレル変換回路や、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等といった周知の各種回路を備え、入力した表示情報の処理を実行して、その画像信号をクロック信号ＣＬＫと共に駆動回路１７６へ供給する。電源回路１７２は、各構成要素に所定の電圧を供給する。
【図面の簡単な説明】
【００６１】
【図１】（ａ）、（ｂ）はそれぞれ、本発明が適用される液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図２】図１に示す液晶装置の素子基板の電気的な構成を示す説明図である。
【図３】本発明を適用した液晶装置の画素１つ分の平面図である。
【図４】本発明の実施の形態１に係る液晶装置を図３のＡ１−Ｂ１に相当する位置で切断したときの断面図である。
【図５】（ａ）〜（ｄ）は、図４に示す素子基板の製造方法を示す工程断面図である。
【図６】（ａ）〜（ｃ）は、図４に示す素子基板の製造方法を示す工程断面図である。
【図７】（ａ）、（ｂ）は、本発明の実施の形態１の変形例に係る素子基板の製造方法を示す工程断面図である。
【図８】本発明の実施の形態２に係る液晶装置を図３のＡ１−Ｂ１に相当する位置で切断したときの断面図である。
【図９】（ａ）〜（ｅ）は、図８に示す素子基板の製造方法を示す工程断面図である。
【図１０】（ａ）〜（ｃ）は、図８に示す素子基板の製造方法を示す工程断面図である。
【図１１】（ａ）、（ｂ）は、本発明の実施の形態２の変形例に係る素子基板の製造方法を示す工程断面図である。
【図１２】本発明に係る液晶装置を各種の電子機器の表示装置として用いた場合の説明図である。
【符号の説明】
【００６２】
１・・液晶装置（電気光学装置）、１ｂ・・画素、１ｃ・・薄膜トランジスタ、１ｆ・・液晶、１ｇ・・液晶容量、１ｈ・・保持容量、１ｉ・・第１の保持容量、１ｊ・・第２の保持容量、２ａ・・画素電極、２ｃ・・第３の電極、３ａ・・ゲート線（ゲート電極／走査線）、３ｂ・・容量線（配線）、３ｃ・・第１の電極、４・・ゲート絶縁層、４ａ、４ｂ・・シリコン窒化膜、４ｃ・・第１の誘電体層、６ａ・・ソース線（データ線）、６ｂ・・ドレイン電極、６ｃ・・第２の電極、８・・パッシベーション膜（第１の層間絶縁膜）、８ｃ・・第２の誘電体層、９・・平坦化膜（第２の層間絶縁膜）
【図１】
2007212812.tif 000003
【図２】
2007212812.tif 000004
【図３】
2007212812.tif 000005
【図４】
2007212812.tif 000006
【図５】
2007212812.tif 000007
【図６】
2007212812.tif 000008
【図７】
2007212812.tif 000009
【図８】
2007212812.tif 000010
【図９】
2007212812.tif 000011
【図１０】
2007212812.tif 000012
【図１１】
2007212812.tif 000013
【図１２】
2007212812.tif 000014