(57)【要約】【課題】スイッチによる周波数の切り替え時に発生する発振波形の乱れを解消した発振回路を提供することにある。【解決手段】第１のＩＤＴとしてのＩＤＴ１２ａおよび第２のＩＤＴとしてのＩＤＴ１２ｂの極性を反転する際に、スイッチ手段としてのスイッチＳＷ５〜ＳＷ８が遮断されて、第１のＩＤＴとしてのＩＤＴ１２ａおよび第２のＩＤＴとしてのＩＤＴ１２ｂの並列接続状態が解除される期間である期間Ｔｄにおいては、スイッチＳＷ５〜ＳＷ８がすべて遮断状態となる。期間Ｔｄを必要最小限にして十分な値に設定しておけば、何らかの要因で信号Ｖ１１または信号Ｖ２１のレベルが若干ずれたタイミングで切り替わったとしても、両信号が同時にハイレベルとなる事態を回避することができる。したがって、スイッチＳＷ５とスイッチＳＷ６、あるいは、スイッチＳＷ７とスイッチＳＷ８が、それぞれ同時に導通状態となることが回避される。【選択図】図８
2007243261.tif 000002
【特許請求の範囲】
【請求項１】
圧電基板上に第１のＩＤＴおよび第２のＩＤＴが隣接して設けられているＳＡＷ共振子と、前記第１のＩＤＴおよび前記第２のＩＤＴを任意の極性で並列に接続するためのスイッチ手段とを具備し、前記スイッチ手段が前記極性を反転させることで発振周波数が変化するように構成され、前記極性を反転する際に、前記スイッチ手段が遮断されて、前記第１のＩＤＴおよび前記第２のＩＤＴの並列接続状態が解除される期間が設けられていることを特徴とする発振回路。
【請求項２】
圧電基板上に第１のＩＤＴおよび第２のＩＤＴが隣接して設けられているＳＡＷ共振子と、前記第１のＩＤＴおよび前記第２のＩＤＴを任意の極性で並列に接続するためのスイッチ手段とを具備し、前記スイッチ手段が前記極性を反転させることで発振周波数が変化するように構成され、前記スイッチ手段が遮断状態から導通状態に遷移する際に、前記スイッチ手段のオン抵抗が徐々に低下することを特徴とする発振回路。
【請求項３】
前記スイッチ手段は電界効果型トランジスタで構成され、前記遮断状態から前記導通状態へ遷移する際に、前記電界効果型トランジスタのゲート端子に対する充放電の電流量を制限することで、前記オン抵抗が徐々に低下することを特徴とする請求項２に記載の発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＡＷ（Surface Accoustic Wave）共振子を具備した発振回路に関わり、特に、２値ＦＳＫ（Frequency Shift Keying）変調を用いる無線送信機に好適な発振回路を提供するものである。
【背景技術】
【０００２】
ＦＳＫ変調は、デジタル変調方式の一種であり、最も簡易な２値ＦＳＫの場合、ベースバンド信号の２値符号に応じて２つの異なる搬送波周波数が割り当てられる。２つの異なる搬送波周波数間の周波数差Δｆは、通常、搬送波周波数自体の１００〜２００ｐｐｍ程度の小さな値に設定される。
【０００３】
このようなＦＳＫ変調に適した発振回路として、圧電基板上に隣接した２つのＩＤＴ（Inter Digital Transduser）を有するＳＡＷ共振子を用いたものがある。（例えば、特許文献１参照。）このＳＡＷ共振子は２つのＩＤＴ間の相互接続状態を変えることによって、共振周波数が変化する特徴を有しており、その共振周波数差が、ＦＳＫ変調の周波数差Δｆと一致するように設計されている。
【０００４】
【特許文献１】特開２００５−３０３３５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、スイッチ回路を構成して発振回路に適用した場合、スイッチを切り替える瞬間に、増幅回路から得られる発振波形に乱れが生じることがあった。このような乱れが生じると、ＦＳＫ変調された搬送波から妨害波が輻射され、周囲の通信システムに悪影響を及ぼしてしまう問題がある。また、その搬送波を受信機が受信する際に、エラーレート（誤り率）が増加してしまう問題もある。
【０００６】
本発明は、このような従来の問題点に着目してなされたもので、その目的は、スイッチによる周波数の切り替え時に発生する発振波形の乱れを解消した発振回路を提供することにある。
【課題を解決するための手段】
【０００７】
上記した課題を解決するため、本発明の発振回路は、圧電基板上に第１のＩＤＴおよび第２のＩＤＴが隣接して設けられているＳＡＷ共振子と、第１のＩＤＴおよび第２のＩＤＴを任意の極性で並列に接続するためのスイッチ手段とを具備し、スイッチ手段が極性を反転させることで発振周波数が変化するように構成され、極性を反転する際に、スイッチ手段が遮断されて、第１のＩＤＴおよび第２のＩＤＴの並列接続状態が解除される期間を設けられていることを特徴とする。
【０００８】
これにより、第１のＩＤＴおよび第２のＩＤＴの極性を反転する際に、スイッチ手段が同時に導通状態となることを防止することができ、発振波形が乱れることがなくなる。
【０００９】
圧電基板上に第１のＩＤＴおよび第２のＩＤＴが隣接して設けられているＳＡＷ共振子と、第１のＩＤＴおよび第２のＩＤＴを任意の極性で並列に接続するためのスイッチ手段とを具備し、スイッチ手段が極性を反転させることで発振周波数が変化するように構成され、スイッチ手段が遮断状態から導通状態に遷移する際に、スイッチ手段のオン抵抗が徐々に低下することを特徴とする。
【００１０】
さらに、本発明の発振回路は電界効果型トランジスタで構成され、遮断状態から導通状態への遷移においては、電界効果型トランジスタのゲート端子に対する充放電の電流量を制限することで、オン抵抗が徐々に低下することを特徴とする。
【００１１】
これにより、電界効果型トランジスタで構成され、スイッチ手段によって遮断状態から導通状態へ遷移する際に、電界効果型トランジスタのゲート端子に対する充放電の電流量を制限することで、オン抵抗が徐々に低下し、遮断状態から導通状態へ遷移する際に発生する衝撃が緩和され、発振波形が乱れることがなくなる。
【発明を実施するための最良の形態】
【００１２】
本発明の発振回路を実施するための最良の形態を、以下の実施例に基づいて説明する。
【実施例１】
【００１３】
図１は、ＳＡＷ共振子１０の構造を示す模式図である。同図に示すように、ＳＡＷ共振子１０は、圧電基板１１の表面に隣接して形成された一対の第１のＩＤＴとしてのＩＤＴ１２ａと第２のＩＤＴとしてのＩＤＴ１２ｂと、これらＩＤＴ１２ａ，１２ｂを挟むように配置された反射器１３ａ，１３ｂ，１４ａ，１４ｂとで構成されている。圧電基板１１としては、水晶、タンタル酸リチウム（ＬｉＴａＯ3）、ニオブ酸リチウム（ＬｉＮｂＯ3）などの圧電性を有する単結晶が用いられる。あるいは、表面に酸化亜鉛（ＺｎＯ）などの圧電性薄膜を形成した各種の基板が代用されることもある。ＩＤＴ１２ａ，１２ｂ、および反射器１３ａ，１３ｂ，１４ａ，１４ｂは、金、銅、アルミニウムなどの導電性材料を用いて、圧電基板１１の表面にパターニングされたものである。なお、実際のパターンは、非常に微細で密度の高いものであるため、図１では、構造が判り易いように誇張して描画してある。
【００１４】
ＳＡＷ共振子１０が有するＩＤＴ１２ａ，１２ｂ、および反射器１３ａ，１３ｂ，１４ａ，１４ｂは電極Ｄ１，Ｄ２，Ｄ３，Ｄ４で構成され、電極Ｄ１の一部が反射器１３ａを形成している。この電極Ｄ１の他の一部と電極Ｄ２の一部とでＩＤＴ１２ａを形成している。この電極Ｄ２の他の一部が反射器１４ａを形成している。電極Ｄ３の一部が反射器１３ｂを形成している。この電極Ｄ３の他の一部と電極Ｄ４の一部とでＩＤＴ１２ｂを形成している。この電極Ｄ４の他の一部が反射器１４ｂを形成している。
【００１５】
また、ＳＡＷ共振子１０は端子Ａ１，Ａ２，Ｂ１，Ｂ２を有している。端子Ａ１は反射器１３ａを形成している電極Ｄ１に接続され、端子Ａ２はＩＤＴ１２ａを形成している電極Ｄ２に接続されている。端子Ｂ１は反射器１４ｂを形成している電極Ｄ４に接続され、端子Ｂ２はＩＤＴ１２ｂを形成している電極Ｄ３に接続されている。ここで、端子Ａ１と端子Ｂ１、端子Ａ２と端子Ｂ２を繋ぐと、ＳＡＷ共振子１０の共振周波数は共振周波数ｆ１となる。一方、端子Ａ１と端子Ｂ２、端子Ａ２と端子Ｂ１を繋ぐと、ＳＡＷ共振子１０の共振周波数は共振周波数ｆ２となる。このような共振周波数ｆ１，ｆ２に差異が生じるのは、圧電基板１１の表面に現れる弾性波の振動形態が変わるためである。ここで、ｆ１＜ｆ２であり、周波数差Δｆ（＝ｆ２−ｆ１）は、ＩＤＴ１２ａ，１２ｂの寸法を変えることにより、共振周波数ｆ１および共振周波数ｆ２の１００〜２００ｐｐｍの値に適宜設定可能である。さらに、設定した周波数差Δｆは、周囲温度が変化したとしても変わることがない性質を持つ。このため、ＳＡＷ共振子１０を用いて発振回路を構成すれば、ＦＳＫ変調に好適な発振回路１（図２参照）となる。
【００１６】
図２は、ＳＡＷ共振子１０を用いた発振回路１の基本構成を示すブロック図である。図２において、発振回路１は、少なくともＳＡＷ共振子１０と、増幅回路２０と、スイッチ手段としての４つのスイッチＳＷ１〜ＳＷ４とを備えている。スイッチＳＷ１は、ＳＡＷ共振子１０の端子Ａ２と端子Ｂ１との間に設けられ、スイッチＳＷ２は、ＳＡＷ共振子１０の端子Ａ１と端子Ｂ１との間に設けられ、スイッチＳＷ３は、ＳＡＷ共振子１０の端子Ａ２と端子Ｂ２との間に設けられ、スイッチＳＷ４は、ＳＡＷ共振子１０の端子Ａ１と端子Ｂ２との間に設けられている。スイッチ手段としての４つのスイッチＳＷ１〜ＳＷ４は、図２に示す通り、第１のＩＤＴとしてのＩＤＴ１２ａに設けられた端子Ａ１，Ａ２間と、および第２のＩＤＴとしてのＩＤＴ１２ｂに設けられた端子Ｂ１，Ｂ２間とに任意の極性で並列に接続されている。増幅回路２０は入力端子２１と出力端子２２とを有しており、ＳＡＷ共振子１０の端子Ａ１と端子Ａ２との間に接続される。増幅回路２０の作用により、発振が励起され、かつ持続される。
【００１７】
ここで、図２に示されているように、スイッチ手段としての４つのスイッチＳＷ１〜ＳＷ４が、第１のＩＤＴとしてのＩＤＴ１２ａと第２のＩＤＴとしてのＩＤＴ１２ｂとの極性を反転させるように設けられている。スイッチＳＷ１とスイッチＳＷ４を遮断（ＯＦＦ）し、スイッチＳＷ２とスイッチＳＷ３を導通（ＯＮ）させれば、端子Ａ１と端子Ｂ１が接続され、端子Ａ２と端子Ｂ２が接続される。すなわち、ＳＡＷ共振子１０の共振周波数は共振周波数ｆ１となる。一方、図示とは逆に、スイッチＳＷ１とスイッチＳＷ４を導通させ、スイッチＳＷ２とスイッチＳＷ３を遮断すれば、端子Ａ１と端子Ｂ２が接続され、端子Ａ２と端子Ｂ１が接続される。すなわち、ＳＡＷ共振子１０の共振周波数は共振周波数ｆ２となる。発振回路１は、ＳＡＷ共振子１０の共振周波数に極めて近い発振周波数で動作するため、以上のように、４つのスイッチＳＷ１〜ＳＷ４を適宜切り替えて共振周波数を周波数差Δｆだけ変移させれば、発振周波数もまた周波数差Δｆと等しい周波数差だけ変移させることができる。
【００１８】
図３は、増幅回路２０の具体例の一つである増幅回路２０ａの構成を示す回路図である。増幅回路２０ａは、入力端子２１と出力端子２２との間に縦続接続された３段の反転増幅器２３〜２５を備えている。反転増幅器２３は、相補的に接続された電界効果型トランジスタとしてのＰチャネルＭＯＳトランジスタＰ１と電界効果型トランジスタとしてのＮチャネルＭＯＳトランジスタＮ１を備え、反転増幅器２４は、相補的に接続された電界効果型トランジスタとしてのＰチャネルＭＯＳトランジスタＰ２と電界効果型トランジスタとしてのＮチャネルＭＯＳトランジスタＮ２を備え、反転増幅器２５は、相補的に接続された電界効果型トランジスタとしてのＰチャネルＭＯＳトランジスタＰ３と電界効果型トランジスタとしてのＮチャネルＭＯＳトランジスタＮ３を備えている。入力端子２１と出力端子２２との間には、抵抗器Ｒ１が接続されており、これにより各反転増幅器２３〜２５のバイアス電圧が定まる。さらに、入力端子２１にはコンデンサＣ１が、出力端子２２にはコンデンサＣ２が接続されており、これらによって、発振を生起させるために必要な負性抵抗を得ることができる。反転増幅器２４の入出力間には、必要に応じて抵抗器Ｒ２が接続され、適切な負性抵抗値を得るための位相調整が行なわれる。
【００１９】
さらに、図４は、増幅回路２０の他の具体例である増幅回路２０ｂの構成を示す回路図である。増幅回路２０ｂは、増幅回路２０ａにおける反転増幅器２３〜２５に代えて、反転増幅器３３〜３５を備えている。具体的には、反転増幅器３３は、反転増幅器２３のＰチャネルＭＯＳトランジスタＰ１の代わりに電流源ＢＴ１を備えており、反転増幅器３４は、反転増幅器２４のＰチャネルＭＯＳトランジスタＰ２の代わりに電流源ＢＴ２を備えており、反転増幅器３５は、反転増幅器２５のＰチャネルＭＯＳトランジスタＰ３の代わりに電流源ＢＴ３を備えている。このように構成された増幅回路２０ｂは、先の増幅回路２０ａに比して、電源変動の影響を受けにくい特徴を有する。
【００２０】
図５は、スイッチＳＷ５〜ＳＷ８、および、それらの駆動回路を含めたスイッチ回路の具体的構成例を示したものである。同図に示されるように、スイッチ手段としてのスイッチＳＷ５〜ＳＷ８は、それぞれＮチャネルＭＯＳトランジスタで構成されている。スイッチＳＷ５およびスイッチＳＷ８のゲート端子には、信号Ｖ１が接続されている。また、スイッチＳＷ６およびスイッチＳＷ７のゲート端子には、信号Ｖ１をＮＯＴゲート３０で論理反転させた信号Ｖ２が接続されている。いま、信号Ｖ１をローレベル（一般に接地電位）とすれば、信号Ｖ２はハイレベル（一般に電源電位）となり、これにより、スイッチＳＷ５とスイッチＳＷ８が遮断状態、スイッチＳＷ６とスイッチＳＷ７が導通状態となる。すなわち、共振周波数ｆ１が選択される。逆に、信号Ｖ１をハイレベルとすれば、信号Ｖ２はローレベルとなり、これにより、スイッチＳＷ５とスイッチＳＷ８が導通状態、スイッチＳＷ６とスイッチＳＷ７が遮断状態となる。すなわち、共振周波数ｆ２が選択される。以上のように、共振周波数ｆ１，ｆ２の切り替え動作は、信号Ｖ１のレベルを切り替えることで行なわれる。
【００２１】
図２、図３、図４、図５で説明したそれぞれのスイッチ手段を切り替える瞬間に、増幅回路から得られる発振波形に乱れが生じることがあった。このような不具合を解消するべく検討を行なった結果、発振波形が乱れる原因として、以下に説明する２つの事象が関与していることが明らかとなった。
【００２２】
第１の原因は、例えば、図２の場合において、スイッチＳＷ１〜ＳＷ４が理想的なタイミングで切り替わらないことである。また、第２の原因は、例えば、図２の場合において、スイッチＳＷ１〜ＳＷ４の切り替わり時に発生する衝撃である。先ず、第１の原因について図６に基づいて説明する。
【００２３】
図６は、スイッチＳＷ１が遮断状態（ＯＦＦ状態）から導通状態（ＯＮ状態）に転じ、スイッチＳＷ２が導通状態（ＯＮ状態）から遮断状態（ＯＦＦ状態）に転ずるタイミングを仮定している。このとき、仮にスイッチＳＷ２の状態変化がスイッチＳＷ１の状態変化に対して一瞬遅れて生じたとする。このような状況は、当該スイッチの駆動回路のタイミング誤差によって、しばしば起こり得る。例えば、図５に示したスイッチ回路においても、ＮＯＴゲート３０で生じる伝播遅延によって、信号Ｖ２の変化は、信号Ｖ１の変化に対して僅かに遅れたものとなる。この場合、図６に示すように、スイッチＳＷ１が導通状態へ遷移しているにも関わらず、スイッチＳＷ２がまだ導通状態を保持している状況が出現する。すなわち、本来、どちらか一方のみが導通しているべきスイッチＳＷ１とスイッチＳＷ２が、同時に導通状態となってしまう。すると、同図中に太い実線で示された経路で、ＳＡＷ共振子１０の端子Ａ１と端子Ａ２との間、および、増幅回路２０の入力端子２１と出力端子２２との間が、それぞれ短絡されてしまう。したがって、この間、ＳＡＷ共振子１０が本来の共振特性を消失してしまうとともに、増幅回路２０も所定の増幅作用を阻害されてしまう。これにより、増幅回路２０から所望の発振波形を得ることができなくなる。同様の不具合は、スイッチＳＷ１が導通状態から遮断状態に転じ、スイッチＳＷ２が遮断状態から導通状態に転ずる瞬間において、仮にスイッチＳＷ１の状態変化がスイッチＳＷ２の状態変化に対して一瞬遅く生じた場合にも発生する。さらに、スイッチＳＷ３とスイッチＳＷ４についても、以上と全く同様の状況が発生し得る。
【００２４】
第２の原因は、スイッチＳＷ１〜ＳＷ４の切り替わり時に発生する衝撃である。スイッチＳＷ１〜ＳＷ４が切り替わった直後には、ＳＡＷ共振子１０の端子Ｂ１と端子Ｂ２には、これまでと位相が反転した電位が印加される。一方、ＳＡＷ共振子１０は、圧電基板１１の内部に蓄えられた振動のエネルギーにより、スイッチＳＷ１〜ＳＷ４が切り替わった後も、切り替わる前の振動状態をしばらく持続しようとする。この振動の持続作用により、端子Ｂ１と端子Ｂ２には、スイッチＳＷ１〜ＳＷ４が切り替わる前と同じ位相の電位が、ＳＡＷ共振子１０の内部から励起され続けている。よって、スイッチＳＷ１〜ＳＷ４を介して端子Ｂ１と端子Ｂ２に供給される電位との間に衝突が生じる。このような電位の衝突により、各部の動作波形に一時的に乱れが生じてしまう。
【００２５】
図７は、本発明の実施例１に関わるスイッチ回路の具体例を示す回路図である。図７においても、スイッチ手段としてのスイッチＳＷ５〜ＳＷ８は、それぞれＮチャネルＭＯＳトランジスタで構成されている。スイッチＳＷ５〜ＳＷ８を切り替えて共振周波数を変移させるための信号Ｖ１は、スイッチ手段としての遅延回路４０に入力されるとともに、スイッチ手段としてのＡＮＤゲート４１、スイッチ手段としてのＮＯＲゲート４２のそれぞれ一方の入力端子にも入力される。遅延回路４０は、信号Ｖ１を期間Ｔｄだけ遅延させた信号Ｖ３を生成する。遅延回路４０は、偶数個のＮＯＴゲートを縦続接続して既知の技術で構成すればよい。信号Ｖ３は、ＡＮＤゲート４１、ＮＯＲゲート４２のそれぞれの他方の入力端子に入力される。ＡＮＤゲート４１が出力する信号Ｖ１１が、スイッチＳＷ５およびスイッチＳＷ８のゲート端子に接続されている。また、ＮＯＲゲート４２が出力する信号Ｖ２１が、スイッチＳＷ６およびスイッチＳＷ７のゲート端子に接続されている。
【００２６】
上記の構成により得られる各信号の波形を、図８に示したタイミングチャート図を用いて説明する。図８に示されるように、信号Ｖ１のレベルは、ある期間毎にローレベルからハイレベル、ハイレベルからローレベルへと切り替わっている。すなわち、時刻ｔ１において、ローレベルからハイレベルへと切り替わり、時刻ｔ２において、ハイレベルからローレベルへ切り替わり、時刻ｔ３において、ローレベルからハイレベルへと切り替わっている。遅延回路４０の作用により、信号Ｖ３のレベルの切り替わりは、信号Ｖ１から期間Ｔｄだけ遅れて生じる。すなわち、時刻ｔ１１において、ローレベルからハイレベルへと切り替わり、時刻ｔ２１において、ハイレベルからローレベルへ切り替わり、時刻ｔ３１において、ローレベルからハイレベルへと切り替わる。ＡＮＤゲート４１の出力である信号Ｖ１１は、信号Ｖ１と信号Ｖ３が共にハイレベルとなる期間のみハイレベルとなる。すなわち、時刻ｔ１１において、ローレベルからハイレベルへと切り替わり、時刻ｔ２において、ハイレベルからローレベルへ切り替わり、時刻ｔ３１において、ローレベルからハイレベルへと切り替わる。一方、ＮＯＲゲート４２の出力である信号Ｖ２１は、信号Ｖ１と信号Ｖ３がともにローレベルとなる期間のみハイレベルとなる。すなわち、時刻ｔ１において、ハイレベルからローレベルへと切り替わり、時刻ｔ２１において、ローレベルからハイレベルへ切り替わり、時刻ｔ３において、ハイレベルからローレベルへと切り替わる。
【００２７】
以上の結果、図８に示されるように、信号Ｖ１のレベルが変化した時点から時間である期間Ｔｄ、すなわち、時刻ｔ１から時刻ｔ１１、時刻ｔ２から時刻ｔ２１、時刻ｔ３から時刻ｔ３１の各期間Ｔｄは、信号Ｖ１１と信号Ｖ２１がともにローレベルとなる。すなわち、この第１のＩＤＴとしてのＩＤＴ１２ａ（図１参照）および第２のＩＤＴとしてのＩＤＴ１２ｂ（図１参照）の極性を反転する際に、スイッチ手段としてのスイッチＳＷ５〜ＳＷ８（図７参照）が遮断されて、第１のＩＤＴとしてのＩＤＴ１２ａおよび第２のＩＤＴとしてのＩＤＴ１２ｂの並列接続状態が解除される期間である期間Ｔｄにおいては、スイッチＳＷ５〜ＳＷ８（図７参照）がすべて遮断状態となる。いま、期間Ｔｄを必要最小限にして十分な値に設定しておけば、何らかの要因で信号Ｖ１１または信号Ｖ２１のレベルが若干ずれたタイミングで切り替わったとしても、両信号が同時にハイレベルとなる事態を回避することができる。したがって、スイッチＳＷ５とスイッチＳＷ６、あるいは、スイッチＳＷ７とスイッチＳＷ８が、それぞれ同時に導通状態となることが回避され、従来の発振回路の課題であった発振波形の乱れを抑制できる。
【００２８】
なお、スイッチＳＷ５〜ＳＷ８がすべて遮断状態となる期間Ｔｄは、ＳＡＷ共振子１０の端子Ｂ１と端子Ｂ２が切り離されて開放状態となるが、端子Ａ１と端子Ａ２は、増幅回路２０に常時接続されていることから、発振動作が途切れてしまうことはなく、連続的な波形を得ることができる。
【実施例２】
【００２９】
図９は、本発明の実施例２に関わるスイッチ回路の具体例を示す回路図である。図９においても、スイッチ手段としてのスイッチＳＷ１１〜ＳＷ１４は、それぞれ電界効果型トランジスタとしてのＮチャネルＭＯＳトランジスタで構成されている。スイッチＳＷ１１〜ＳＷ１４を切り替えて共振周波数を変移させるための信号Ｖ１は、スイッチ手段としてのＮＯＴゲート５０およびスイッチ手段としての制御ゲート５２に入力されており、ＮＯＴゲート５０が出力する信号Ｖ４は、スイッチ手段としての制御ゲート５１に入力されている。制御ゲート５１が出力する信号Ｖ１２が、スイッチＳＷ１１およびスイッチＳＷ１４のゲート端子に接続されている。また、制御ゲート５２が出力する信号Ｖ２２が、スイッチＳＷ１２およびスイッチＳＷ１３のゲート端子に接続されている。
【００３０】
制御ゲート５１は、電界効果型トランジスタとしてのＰチャネルＭＯＳトランジスタＰ１１と電界効果型トランジスタとしてのＮチャネルＭＯＳトランジスタＮ１１とを相補的に組み合わせて構成されている。また、制御ゲート５２は、電界効果型トランジスタとしてのＰチャネルＭＯＳトランジスタＰ１２と電界効果型トランジスタとしてのＮチャネルＭＯＳトランジスタＮ１２とを相補的に組み合わせて構成されている。ここで、ＰチャネルＭＯＳトランジスタＰ１１およびＰチャネルＭＯＳトランジスタＰ１２は、それぞれ、チャネル幅Ｗとチャネル長Ｌとのアスペクト比（＝Ｗ／Ｌ）が小さくなるようにゲート電極の寸法が定められている。すなわち、各々の飽和電流値が意図的に少量に制限されている。
【００３１】
上記の構成により得られる各信号の波形を、図１０に示したタイミングチャート図を用いて説明する。図１０に示されるように、信号Ｖ１のレベルは、ある期間毎にローレベルからハイレベル、ハイレベルからローレベルへと切り替わっている。すなわち、時刻ｔ１において、ローレベルからハイレベルへと切り替わり、時刻ｔ２において、ハイレベルからローレベルへ切り替わり、時刻ｔ３において、ローレベルからハイレベルへと切り替わっている。ＮＯＴゲート５０の出力である信号Ｖ４は、信号Ｖ１の論理が反転されたものとなるから、時刻ｔ１において、ハイレベルからローレベルへと切り替わり、時刻ｔ２において、ローレベルからハイレベルへ切り替わり、時刻ｔ３において、ハイレベルからローレベルへと切り替わる。
【００３２】
時刻ｔ１において、信号Ｖ４がローレベルに切り替わると、制御ゲート５１の内部において、ＰチャネルＭＯＳトランジスタＰ１１が導通状態となり、ＮチャネルＭＯＳトランジスタＮ１１が遮断状態となる。この結果、スイッチＳＷ１１とスイッチＳＷ１４のゲート端子に電源電位から充電が行なわれ、ローレベルに維持されていた信号Ｖ１２のレベルが上昇し始める。しかしながら、前述したようにＰチャネルＭＯＳトランジスタＰ１１の飽和電流は制限されているため、信号Ｖ１２のレベルの上昇度合いは、図示した通りに緩慢なものとなる。このため、スイッチＳＷ１１とスイッチＳＷ１４は、時刻ｔ１以降、徐々にそれらのオン抵抗を下げながら、緩やかに導通状態へと遷移していく。同じく、時刻ｔ１においては、信号Ｖ１がハイレベルに切り替わることから、制御ゲート５２の内部において、ＰチャネルＭＯＳトランジスタＰ１２が遮断状態となり、ＮチャネルＭＯＳトランジスタＮ１２が導通状態となる。この結果、スイッチＳＷ２とスイッチＳＷ３のゲート端子から接地電位へ放電が行なわれ、ハイレベルに維持されていた信号Ｖ２２のレベルが下降する。ＮチャネルＭＯＳトランジスタＮ１２は飽和電流値が制限されていないため、信号Ｖ２２のレベルの下降度合いは、図示した通りに速やかなものとなる。同じく、時刻ｔ１においては、信号Ｖ１がハイレベルに切り替わることから、制御ゲート５２の内部において、ＰチャネルＭＯＳトランジスタＰ１２が遮断状態となり、ＮチャネルＭＯＳトランジスタＮ１２が導通状態となる。この結果、スイッチＳＷ１２とスイッチＳＷ１３のゲート端子から接地電位へ放電が行なわれ、ハイレベルに維持されていた信号Ｖ２２のレベルが下降する。ＮチャネルＭＯＳトランジスタＮ１２は飽和電流値が制限されていないため、信号Ｖ２２のレベルの下降度合いは、図示した通りに速やかなものとなる。
【００３３】
続く時刻ｔ２において、信号Ｖ１がローレベルに切り替わると、制御ゲート５２の内部において、ＰチャネルＭＯＳトランジスタＰ１２が導通状態となり、ＮチャネルＭＯＳトランジスタＮ１２が遮断状態となる。この結果、スイッチＳＷ１２とスイッチＳＷ１３のゲート端子に電源電位から充電が行なわれ、ローレベルに維持されていた信号Ｖ２２のレベルが上昇し始める。しかしながら、前述したようにＰチャネルＭＯＳトランジスタＰ１２の飽和電流は制限されているため、信号Ｖ２２のレベルの上昇度合いは、図示した通りに緩慢なものとなる。このため、スイッチＳＷ１２とスイッチＳＷ１３は、時刻ｔ２以降、徐々にそれらのオン抵抗を下げながら、緩やかに導通状態へと遷移していく。同じく、時刻ｔ２においては、信号Ｖ４がハイレベルに切り替わることから、制御ゲート５１の内部において、ＰチャネルＭＯＳトランジスタＰ１１が遮断状態となり、ＮチャネルＭＯＳトランジスタＮ１１が導通状態となる。この結果、スイッチＳＷ１１とスイッチＳＷ１４のゲート端子から接地電位へ放電が行なわれ、ハイレベルに維持されていた信号Ｖ１２のレベルが下降する。ＮチャネルＭＯＳトランジスタＮ１１は飽和電流値が制限されていないため、信号Ｖ１２のレベルの下降度合いは、図示した通りに速やかなものとなる。
【００３４】
続く時刻ｔ３における動作は、前述した時刻ｔ１におけるものと同一である。
【００３５】
以上説明したように、図９のスイッチ回路によれば、各スイッチＳＷ１１〜ＳＷ１４が遮断状態から導通状態に遷移するときは、電界効果型トランジスタのゲート端子に対する充放電の電流量を制限することによって、それらのオン抵抗は瞬時に低下することなく、徐々に低下していく。したがって、スイッチＳＷ１１〜ＳＷ１４の切り替わり時に発生する衝撃が緩和され、従来の発振回路の課題であった発振波形の乱れを抑制できる。
【００３６】
以上、２つの実施例について説明したが、これらは独立して用いられる必然性はない。両実施例を組み合わせて使用することで、より効果を高めることが可能である。また、以上の実施例は一例に過ぎず、各構成要素が様々な形態を採り得ることは言うまでもない。例えば、スイッチＳＷ５〜ＳＷ８またはスイッチＳＷ１１〜ＳＷ１４は、ＮチャネルＭＯＳトランジスタには限られず、ＰチャネルＭＯＳトランジスタであってもよいし、ＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタを並列に接続したトランスミッションゲートであってもよい。このような各種の置換は、若干の回路変更を伴うが、既知の技術によって容易に実施可能である。
【図面の簡単な説明】
【００３７】
【図１】ＳＡＷ共振子１０の構造を示す模式図。
【図２】ＳＡＷ共振子１０を用いた発振回路１の基本構成を示すブロック図。
【図３】増幅回路２０の第１の構成例を示す回路図。
【図４】増幅回路２０の第２の構成例を示す回路図。
【図５】本発明の発振回路に用いられるスイッチ回路の第１の構成例を示す回路図。
【図６】図２の発振回路１の動作を示すタイミングチャート図。
【図７】本発明の発振回路に用いられるスイッチ回路の第２の構成例を示す回路図。
【図８】本発明の図７のスイッチ回路の動作を示すタイミングチャート図。
【図９】本発明の発振回路に用いられるスイッチ回路の第３の構成例を示す回路図。
【図１０】本発明の図９のスイッチ回路の動作を示すタイミングチャート図。
【符号の説明】
【００３８】
１…発振回路、１０…ＳＡＷ共振子、１１…圧電基板、１２ａ…第１のＩＤＴとしてのＩＤＴ、１２ｂ…第２のＩＤＴとしてのＩＤＴ、１３ａ，１３ｂ，１４ａ，１４ｂ…反射器、２０，２０ａ，２０ｂ…増幅回路、２１…入力端子、２２…出力端子、２３，２４，２５，３３，３４，３５…反転増幅器、３０…ＮＯＴゲート、４０…スイッチ手段としての遅延回路、４１…スイッチ手段としてのＡＮＤゲート、４２…スイッチ手段としてのＮＯＲゲート、５０…スイッチ手段としてのＮＯＴゲート、５１，５２…スイッチ手段としての制御ゲート、Ａ１，Ａ２，Ｂ１，Ｂ２…端子、ＢＴ１，ＢＴ２，ＢＴ３…電流源、Ｃ１，Ｃ２…コンデンサ、Ｄ１，Ｄ２，Ｄ３，Ｄ４…電極、ｆ１，ｆ２…共振周波数、Ｌ…チャネル長、Ｎ１，Ｎ２，Ｎ３，Ｎ１１，Ｎ１２…電界効果型トランジスタとしてのＮチャネルＭＯＳトランジスタ、Ｐ１，Ｐ２，Ｐ３，Ｐ１１，Ｐ１２…電界効果型トランジスタとしてのＰチャネルＭＯＳトランジスタ、Ｒ１，Ｒ２…抵抗器、ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…スイッチ、ＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８，ＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４…スイッチ手段としてのスイッチ、ｔ１，ｔ２，ｔ３，ｔ１１，ｔ２１，ｔ３１…時刻、Ｔｄ…期間、Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ１１，Ｖ１２，Ｖ２１，Ｖ２２…信号、Ｗ…チャネル幅、Δｆ…周波数差。
【図１】
2007243261.tif 000003
【図２】
2007243261.tif 000004
【図３】
2007243261.tif 000005
【図４】
2007243261.tif 000006
【図５】
2007243261.tif 000007
【図６】
2007243261.tif 000008
【図７】
2007243261.tif 000009
【図８】
2007243261.tif 000010
【図９】
2007243261.tif 000011
【図１０】
2007243261.tif 000012