(57)【要約】【課題】  クロックの遅延量に変化が生じた場合にも、適切なタイミングでサンプリングを行なう。【解決手段】  画像を読み取り、クロックに基づいて読み取りデータを出力する読み取り基板と、伝送路を介して前記読み取りデータを入力し、前記クロックと同じ周波数のサンプリングクロックでサンプリングする制御基板とを備えた画像読取装置であって、前記読み取り基板は、所定のテストデータを前記クロックに基づいて出力するテストデータ出力手段を備え、前記制御基板は、前記テストデータに対して、複数の位相のサンプリングクロックでサンプリングを行ない、各位相におけるサンプリングの結果にしたがって、読み取りデータのサンプリングの際のサンプリングタイミングの調整値を設定するタイミング調整手段を備えることを特徴とする画像読取装置。【選択図】  図１
2007036818.tif 000002
【特許請求の範囲】
【請求項１】
画像を読み取り、クロックに基づいて読み取りデータを出力する読み取り基板と、伝送路を介して前記読み取りデータを入力し、前記クロックと同じ周波数のサンプリングクロックでサンプリングする制御基板とを備えた画像読取装置であって、
前記読み取り基板は、所定のテストデータを前記クロックに基づいて出力するテストデータ出力手段を備え、
前記制御基板は、
前記テストデータに対して、複数の位相のサンプリングクロックでサンプリングを行ない、各位相におけるサンプリングの結果にしたがって、読み取りデータのサンプリングの際のサンプリングタイミングの調整値を設定するタイミング調整手段を備えることを特徴とする画像読取装置。
【請求項２】
請求項１に記載の画像読取装置であって、
前記読み取り基板におけるクロックは、前記制御基板が前記伝送路を介して供給することを特徴とする画像読取装置。
【請求項３】
請求項１に記載の画像読取装置であって、
前記制御基板は、
各位相において前記テストデータの読み取り誤り率を算出し、誤り率が所定の基準値より低い位相において読み取りデータのサンプリングが行なわれるようにサンプリングタイミングを調整することを特徴とする画像読取装置。
【請求項４】
画像を読み取り、クロックに基づいて読み取りデータを出力する読み取り基板と、伝送路を介して前記読み取りデータを入力し、前記クロックと同じ周波数のサンプリングクロックでサンプリングする制御基板とを備えた画像読取装置におけるサンプリングタイミング調整方法であって、
前記読み取り基板が、所定のテストデータを前記クロックに基づいて出力するテストデータ出力ステップと、
前記制御基板が、前記テストデータに対して、複数の位相のサンプリングクロックでサンプリングを行ない、各位相におけるサンプリングの結果にしたがって、読み取りデータのサンプリングの際のサンプリングタイミングの調整値を設定するタイミング調整ステップとを有することを特徴とするサンプルタイミング調整方法。
【請求項５】
請求項４に記載のサンプルタイミング調整方法であって、
前記テストデータ出力ステップおよび前記タイミング調整ステップは、前記画像読取装置の起動の際に行なわれることを特徴とするサンプリングタイミング調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像読取装置に係り、特に、読み取りデータのサンプリングのタイミングを調整する画像読取装置に関する。
【背景技術】
【０００２】
スキャナ装置に代表される画像読み取り装置では、上部に平らなテーブル状の台を持ち、原稿を載せた状態で、読み取り機構を動作させることでデータを読み取るようになっているフラットベッド方式が一般的で、広く普及している。
【０００３】
通常、フラットベッド方式の画像読み取り装置は、読み取り機構として一次元の撮像素子（ＣＣＤイメージセンサ）を備え、撮像素子を搭載したセンサ基板を原稿に対して移動させながら、原稿からの反射光を読み取ることで２次元の画像情報を取得するようになっている。
【０００４】
また、画像読み取り装置は、読み取り処理の制御、画像処理等を行なうメイン基板を備えており、センサ基板とメイン基板とはフラットケーブルにより接続され、クロック、読み取りデータ等の送受信を行なっている。
【０００５】
図５は、センサ基板とメイン基板とでやり取りされるクロックと読み取りデータの関係について説明する図である。
【０００６】
本図に示すように、メイン基板はセンサ基板にクロックを供給し、センサ基板はこのクロックに基づいて原稿の画像を読み取り、Ａ／Ｄ変換を施して読み取りデータとしてメイン基板に送信する。そして、メイン基板では、受信した読み取りデータをサンプリングしてデータを読み取っている。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
読み取りデータは、メイン基板が供給したクロックに基づいているため、メイン基板では、このクロックに従ったサンプリングタイミングで受信したデータを読み取ることができる。しかしながら、メイン基板とセンサ基板とはフラットケーブルにより接続されているため、一般に、読み取りデータのクロックは供給しているクロックに対して遅延が生じる。
【０００８】
このため、メイン基板では、クロックの遅延に対応した調整値を設定しておき、調整されたサンプリングタイミングでデータの読み取りを行なうようにしている。
【０００９】
従来、調整値は製品開発の段階で実測値等に基づいて定められており、設定後は固定値として扱われていた。
【００１０】
このため、製品開発の段階で調整値を設定する作業が必要になるとともに、ケーブルの種類、クロック値等の設計変更があった場合には、調整値を設定し直さなければならない。また、使用時の環境、経年変化等でケーブルの特性が変化した場合でも設定時の値が使用されることになっている。
【００１１】
本発明は、クロックの遅延量に変化が生じた場合にも、適切なタイミングでサンプリングを行なえるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため本発明の第１の態様である画像読取装置は、
画像を読み取り、クロックに基づいて読み取りデータを出力する読み取り基板と、伝送路を介して前記読み取りデータを入力し、前記クロックと同じ周波数のサンプリングクロックでサンプリングする制御基板とを備えた画像読取装置であって、
前記読み取り基板は、所定のテストデータを前記クロックに基づいて出力するテストデータ出力手段を備え、
前記制御基板は、
前記テストデータに対して、複数の位相のサンプリングクロックでサンプリングを行ない、各位相におけるサンプリングの結果にしたがって、読み取りデータのサンプリングの際のサンプリングタイミングの調整値を設定するタイミング調整手段を備えることを特徴とする。
【００１３】
本発明によれば、テストデータに対して複数のサンプリングポイントでサンプリングを行ない、その結果に基づいてサンプリングタイミングの調整値を設定するため、クロックの遅延量に変化が生じた場合にも、最適なタイミングで読み取りデータのサンプリングが行なえるようになる。
【００１４】
ここで、前記読み取り基板におけるクロックは、前記制御基板が前記伝送路を介して供給することができる。
【００１５】
また、前記制御基板は、各位相において前記テストデータの読み取り誤り率を算出し、誤り率が所定の基準値より低い位相において読み取りデータのサンプリングが行なわれるようにサンプリングタイミングを調整することができる。
【００１６】
上記課題を解決するため本発明の第２の態様であるサンプリングタイミング調整方法は、
画像を読み取り、クロックに基づいて読み取りデータを出力する読み取り基板と、伝送路を介して前記読み取りデータを入力し、前記クロックと同じ周波数のサンプリングクロックでサンプリングする制御基板とを備えた画像読取装置におけるサンプリングタイミング調整方法であって、
前記読み取り基板が、所定のテストデータを前記クロックに基づいて出力するテストデータ出力ステップと、
前記制御基板が、前記テストデータに対して、複数の位相のサンプリングクロックでサンプリングを行ない、各位相におけるサンプリングの結果にしたがって、読み取りデータのサンプリングの際のサンプリングタイミングの調整値を設定するタイミング調整ステップとを有することを特徴とする。
【００１７】
ここで、前記テストデータ出力ステップおよび前記タイミング調整ステップは、前記画像読取装置の起動の際に行なうようにすることができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施形態について図面を参照して説明する。
【００１９】
図１は、本発明を適用した画像読取装置１０のメイン基板２０とセンサ基板３０の構成を説明するためのブロック図である。
【００２０】
本図に示すようにメイン基板２０とセンサ基板３０とはフラットケーブル４０により接続されており、フラットケーブル４０を介して、クロック、読み取りデータのやり取りを行なう。また、サンプリングタイミングの調整時には、クロックおよびテストデータのやり取りを行なう。
【００２１】
すなわち、本実施形態では、サンプリングタイミングの調整時において、センサ基板３０はサンプリングタイミング調整用のテストデータをメイン基板２０に対して出力する。そして、メイン基板２０は、受信したテストデータを用いてサンプリングタイミングの調整値を決定し、その調整値を用いて実際の画像読み取りの際のサンプリングを行なう。
【００２２】
本図に示すように、メイン基板２０には、サンプリング回路２１、画像処理回路２２、クロック生成回路２３、タイミング調整回路２４が設けられている。
【００２３】
サンプリング回路２１は、センサ基板３０から送られてきたデータのサンプリングを行なう。サンプリングはクロック生成回路２３が生成したクロックに基づいて行なうが、この際に、タイミング調整回路２４により位相を調整されたクロックが用いられる。
【００２４】
画像処理回路２２は、サンプリングされた読み取りデータに対してシェーディング補正、ガンマ補正、その他の画像処理を施す。画像処理回路２２で処理された読み取りデータは、外部に接続されているコンピュータ等へ出力される。
【００２５】
クロック生成回路２３は、メイン基板２０における処理に用いるクロックおよびセンサ基板３０に供給するクロックを生成する。センサ基板３０に供給するクロックは、画像処理回路２２等に供給する高速のクロックを基に生成することができる。また、センサ基板３０に供給するクロックに基づいて読み取りデータを読み取る際のサンプリングタイミングが定められる。
【００２６】
タイミング調整回路２４は、サンプリングタイミングの調整値を設定し、設定された調整値に基づいて画像読み取りの際のサンプリングタイミングを調整する。サンプリングタイミングの調整値は、センサ基板３０から送られるテストデータを、クロックの位相をシフトさせていくことにより複数のタイミングでサンプルし、その読み取り結果に基づいて定めるようにする。
【００２７】
なお、メイン基板２０は、ハードウェア的には、ＣＰＵ、ＲＡＭ、ＲＯＭ、ＡＳＩＣ、発振器等により構成することができる。
【００２８】
センサ基板３０には、ＣＣＤイメージセンサ３１、ＣＣＤドライバ３２、ＡＤコンバータ３３、および、テストデータ発生回路３４が設けられている。ＣＣＤイメージセンサ３１、ＣＣＤドライバ３２、ＡＤコンバータ３３は従来と同様とすることができる。
【００２９】
テストデータ発生回路３４は、サンプリングタイミングの調整値の設定時に所定のテストデータを発生させ、フラットケーブル４０を介してメイン基板２０に出力する。
【００３０】
つぎに、サンプリングタイミングの調整値の設定処理について、図２〜図４を参照して説明する。ここで、図２は、サンプリングタイミングの調整値の設定処理を説明するフロー図である。図３は、サンプリングタイミングの調整値の設定の際のサンプリングポイントのシフトについて説明するための図である。また、図４は、テストデータの一例を示す図である。
【００３１】
本処理は、例えば、画像読取装置１０の起動時に自動的に行なうようにする。これにより、起動時毎に最適な調整値を設定することができるようになる。ただし、毎起動時ではなく、定期的、不定期的あるいはユーザからの指示に基づいて行なうようにしてもよい。
【００３２】
本処理では、まず、サンプリングポイントの初期設定を行なう（Ｓ１０１）。サンプリングポイントの初期値は、任意のタイミングとすることができるが、例えば、センサ基板３０に送信するクロックと同期したタイミング、すなわち調整値０とすることができる。
【００３３】
ここで、サンプリングポイントのシフトについて図３を参照して説明する。上述のように、本実施形態では、センサ基板３０から送られるテストデータを、クロックの位相をシフトさせていくことにより複数のタイミングでサンプルし、その読み取り結果に基づいてサンプリングタイミングの調整値を設定する。
【００３４】
具体的には、入力されたテストデータに対して、まず、サンプリングポイントの初期タイミングでサンプリングを行なう。ここでは、図３に示すサンプリングポイント（１）の実線の矢印で示すタイミングでサンプリングを行なうものとする。
【００３５】
つぎに、サンプリングポイントをシフトして、再度、サンプリングを行なう。ここでは、図３に示すサンプリングポイント（２）のタイミングでサンプリングを行なうものとする。このように順次サンプリングポイントをシフトさせていき、それぞれのサンプリングポイントでの読み取り結果を記憶する。
【００３６】
そして、評価対象とする全サンプリングポイントにおける各読み取り結果に応じて、あるサンプリングポイントを抽出し、そのサンプリングポイントに対応するタイミングでサンプリングが行なわれる値を調整値として設定する。
【００３７】
図２のフロー図に戻って、メイン基板２０のタイミング調整回路２４は、サンプリングタイミングの初期値を設定すると、センサ基板３０のテストデータ発生回路３４にあらかじめ定められたテストデータの出力を開始させる（Ｓ１０２）。
【００３８】
ここで、テストデータは、例えば、図４に示すようなデータとすることができる。なお、ＲＬ（ｎ）は、Ｒ（赤）のｎ番目の画素データのＬ（下位バイト）を意味し、ＧＨ（ｎ＋１）は、Ｇ（緑）の（ｎ＋１）番目の画素データのＨ（上位バイト）を意味する。
【００３９】
本図の例では、Ｒ（赤）の上位バイトを０ｘＦＦとし、他は０ｘ００としたデータをテストデータとして用いている。このようなテストデータを用いることで、サンプリングタイミングの調整に加え、図示しない色カウンタ回路のリセット位置を調整することでＲ（赤）位置のあわせこみも行なえるようにしている。ただし、テストデータは本図の例に限られない。
【００４０】
そして、サンプリング回路２１が、設定されているサンプリングポイントでサンプリングを行なう（Ｓ１０３）。タイミング調整回路２４は、サンプリングの読み取り結果を保存する（Ｓ１０４）。ここで、サンプリングの読み取り結果の保存処理では、例えば、テストデータに対する誤り率を算出し、その値を読み取り結果として保存するようにする。テストデータの値は既知であるため、評価対象のサンプリングポイントにおける読み取り誤り率は容易に算出することができる。
【００４１】
つぎに、評価対象となる全てのサンプリングポイントについて読み取り結果を保存したかどうかを判断し（Ｓ１０５）、終了していない場合（Ｓ１０５：Ｎ）には、サンプリングポイントをシフトし（Ｓ１０６）、上述のサンプリング処理（Ｓ１０３）以降の処理を繰り返す。
【００４２】
なお、評価対象となるサンプリングポイントは、例えば、画像処理回路２２等に供給する高速のクロックに同期したタイミングとすることができる。
【００４３】
評価対象となる全てのサンプリングポイントについて読み取り結果を保存すると（Ｓ１０５：Ｙ）、センサ基板３０のテストデータ発生回路３４にテストデータの出力を終了させる（Ｓ１０７）。
【００４４】
そして、保存している各サンプリングポイントにおける読み取り結果に基づいて、サンプリングタイミングの調整値を設定する（Ｓ１０８）。
【００４５】
サンプリングタイミングの調整値の設定は、いくつかの方法が考えられる。ここでは、図３に示すような方法を採用するものとする。
【００４６】
すなわち、各サンプリングポイントにおける読み取り誤り率が所定の値（図中の破線）より小さい値を示すサンプリングポイントの範囲を安定範囲とし、安定範囲の中間に対応するサンプリングポイントでサンプリングが行なわれるような調整値を設定するものとする。
【００４７】
もちろん、本発明において、サンプリングタイミングの調整値の設定はこの方法に限られない。例えば、最も誤り率の低いサンプリングポイントでサンプリングが行なわれるような調整値を設定するようにしてもよい。また、安定範囲の中間に対応するサンプリングポイントから前後にずれたサンプリングポイントでサンプリングが行なわれるような調整値を設定するようにしてもよい。このずれをどの程度にするかは、実験的等により定めることができる。さらには、誤り率を算出することなく、読み取り誤りの有り無しで判断するようにしてもよい。すなわち、読み取り誤りが発生していないサンプリングポイントでサンプリングが行われるように調整値を設定してもよい。この場合は処理を一層簡易にすることができる。
【００４８】
サンプリング調整値が設定されると、メイン基板２０は、この調整値を用いて、実際の画像読み取りの際のサンプリングを行なうようにする。これにより、フラットケーブル４０の特性の変化、周辺環境等により、クロックの遅延量に変化が生じた場合にも、適切なタイミングでサンプリングを行なうことが可能となる。また、製品開発の段階で調整値を設定する必要もなくなる。
【００４９】
なお、上記の実施形態では、メイン基板２０がクロックを生成して、センサ基板３０に供給するようにしていたが、センサ基板３０がクロックを生成し、そのクロックに同期して読み取りデータをメイン基板２０に出力する形態にも本発明は適用することができる。この場合、メイン基板２０では同じ周波数のクロックで読み取りデータをサンプリングすることになるが、この際に用いる調整値を上記実施形態と同様に設定することができる。
【図面の簡単な説明】
【００５０】
【図１】画像読取装置のメイン基板とセンサ基板の構成を説明するためのブロック図。
【図２】サンプリングタイミングの調整値の設定処理について説明するフロー図。
【図３】サンプリングポイントのシフトについて説明するための図。
【図４】テストデータの一例を示す図である。
【図５】従来の読み取りデータのサンプリングについて説明するための図。
【符号の説明】
【００５１】
１０…画像読取装置、２０…メイン基板、２１…サンプリング回路、２２…画像処理回路、２３…クロック生成回路、２４…タイミング調整回路、３０…センサ基板、３１…ＣＣＤイメージセンサ、３２…ＣＣＤドライバ、３３…ＡＤコンバータ、３４…テストデータ発生回路、４０…フラットケーブル
【図１】
2007036818.tif 000003
【図２】
2007036818.tif 000004
【図３】
2007036818.tif 000005
【図４】
2007036818.tif 000006
【図５】
2007036818.tif 000007