(57)【要約】【課題】  ホストデバイスとスレーブデバイスとを備えた電子回路において、スレーブデバイスに供給する信号波形に生じる欠陥を軽減する。【解決手段】  フレキシブル配線１３を介してスレーブデバイス４０に供給する信号に基づいてハイレベルまたはローレベルの信号を出力する出力バッファ２２ａと、スレーブデバイス３０に供給する信号に基づいてハイレベルまたはローレベルの信号を出力する出力バッファ２２ｂと、出力バッファ２２ａ，２３ａのドライブ能力をそれぞれ設定するバッファ設定部２３ａ，２３ｂと、バッファ設定部２３ａ，２３ｂによる上記ドライブ能力の設定を制御するホストＣＰＵ２１とを備える。ホストＣＰＵ２１は、各スレーブデバイスへの供給信号に波形鈍り，オーバーシュート，アンダーシュート等の欠陥が生じることを防止または軽減するように各出力バッファ２２ａ，２２ｂのドライブ能力を制御する。【選択図】  図１
2007013807.tif 000002
【特許請求の範囲】
【請求項１】
バッファの出力信号をスレーブデバイスに供給するホストデバイスを備えた電子回路であって、
上記スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記バッファのドライブ能力を制御するドライブ能力制御手段を備えていることを特徴とする電子回路。
【請求項２】
上記ドライブ能力制御手段は、
上記スレーブデバイスに入力される信号に波形鈍りが生じる場合に、上記バッファのドライブ能力を大きくすることを特徴とする請求項１に記載の電子回路。
【請求項３】
上記スレーブデバイスは、上記ホストデバイスに対して可撓性を有する配線を介して接続されていることを特徴とする請求項２に記載の電子回路。
【請求項４】
上記ドライブ能力制御手段は、
上記スレーブデバイスに入力される信号に、オーバーシュートおよび／またはアンダーシュートが生じる場合に、上記バッファのドライブ能力を小さくすることを特徴とする請求項１に記載の電子回路。
【請求項５】
上記スレーブデバイスは、上記ホストデバイスと同一基板上に形成されていることを特徴とする請求項４に記載の電子回路。
【請求項６】
上記スレーブデバイスに入力される信号または上記スレーブデバイスに入力される信号に応じた信号を上記ドライブ能力制御手段にフィードバックするフィードバック手段を備え、
上記ドライブ能力制御手段は、
上記バッファの出力信号と上記フィードバックされた信号とに基づいて、上記バッファのドライブ能力を制御することを特徴とする請求項１に記載の電子回路。
【請求項７】
上記スレーブデバイスに入力される信号に生じる信号波形の欠陥を防止または軽減するための上記バッファのドライブ能力を予め記憶した記憶手段を備え、
上記ドライブ能力制御手段は、上記記憶手段に記憶されている上記ドライブ能力に基づいて、上記バッファのドライブ能力を制御することを特徴とする請求項１に記載の電子回路。
【請求項８】
上記バッファの出力信号を供給されるスレーブデバイスを複数備え、
上記ドライブ能力制御手段は、上記各スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記バッファのドライブ能力を制御することを特徴とする請求項１に記載の電子回路。
【請求項９】
上記バッファの出力信号を共用する複数のスレーブデバイスと、
上記出力信号を有効に作用させるスレーブデバイスを指定するチップセレクト信号を生成するチップセレクト信号生成手段とを備え、
上記ドライブ能力制御手段は、上記チップセレクト信号によって指定されたスレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記バッファのドライブ能力を制御することを特徴とする請求項１に記載の電子回路。
【請求項１０】
複数の上記バッファと、
上記各バッファの出力信号がそれぞれ入力される複数のスレーブデバイスとを備え、
上記ドライブ能力制御手段は、上記各スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記各バッファのドライブ能力を制御することを特徴とする請求項１に記載の電子回路。
【請求項１１】
複数のグループに分割された複数のスレーブデバイスと、
それぞれ異なる上記グループに出力信号を供給するように設けられた、上記グループと同数の上記バッファとを備え、
上記ドライブ能力制御手段は、上記各グループに含まれるスレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記各バッファのドライブ能力を制御することを特徴とする請求項１に記載の電子回路。
【請求項１２】
上記スレーブデバイスは、上記ホストデバイスと同一の基板上に形成されたスレーブデバイスからなる第１のグループと、上記ホストデバイスと異なる基板上に形成され、可撓性を有する配線を介して上記ホストデバイスに接続されたスレーブデバイスからなる第２のグループとに分割されていることを特徴とする請求項１１に記載の電子回路。
【請求項１３】
バッファの出力信号をスレーブデバイスに供給するホストデバイスを備えた電子回路における、上記ホストデバイスから上記スレーブデバイスへの信号供給方法であって、
上記スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記バッファのドライブ能力を制御することを特徴とする信号供給方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力バッファの出力信号をスレーブデバイスに供給するホストデバイスを備えた電子回路、および、その電子回路におけるスレーブデバイスへの信号供給方法に関する。より詳細には、スレーブデバイスに入力される信号に信号波形の欠陥（波形鈍り，オーバーシュート，アンダーシュート等）が生じることを防止または軽減することのできる電子回路および信号供給方法に関するものである。
【背景技術】
【０００２】
開閉動作や回転動作などを行う可動部を備えた電子機器が広く普及している。例えば、ノートパソコンや折り畳み式の携帯電話などでは、表示画面が備えられる蓋部と操作入力部が備えられる本体部とが互いの連結部を軸として開閉動作できるようになっている。また、例えば携帯電話の中には、上記の蓋部にカメラが設けられており、この蓋部が、上記の開閉動作の軸に対して直交する方向を軸として回転可能に備えられているものもある。
【０００３】
電子機器におけるこれらの可動部では、可動部を介して本体部に備えられた回路基板と蓋部に備えられた回路基板とを接続するために、フレキシブル配線（例えばポリイミドやポリエステルなどの高分子からなる可撓性の絶縁フィルム上に形成された配線）などの可撓性を有する配線が用いられるのが一般的である。
【０００４】
しかしながら、フレキシブル配線は、容量成分が大きいために信号波形が大きく鈍る場合があるという欠点を持ち合わせている。そして、信号波形の鈍りが大きい場合、例えば、フレキシブル配線を介して接続された各スレーブデバイスのＡＣタイミング規定（動作タイミングの条件）が満たせない等の問題が発生する可能性がある。
【０００５】
図８は、フレキシブル配線を備えた従来の電子回路１００の一例を示す回路図である。この図に示すように電子回路１００は、基板（下基板）１０１と基板（上基板）１０２とを備えている。そして、基板１０１にはホストデバイス１１１とスレーブデバイス１１２（メモリ等）とが備えられ、基板１０２にはスレーブデバイス１１３（ＬＣＤ(Liquid Crystal Display)コントローラ等）が備えられており、ホストデバイス１１１とスレーブデバイス１１３とは、フレキシブル配線１０３を介して接続されている。
【０００６】
ホストデバイス１１１には、電子回路１００における各部の動作を制御するためのホストＣＰＵ１２１と、スレーブデバイス１１２およびスレーブデバイス１１３に供給する制御信号を生成する信号生成部１２３と、上記の制御信号に基づいてハイまたはローの電圧レベルの信号を出力する出力バッファ１２２とが備えられている。出力バッファ１２２を介して出力された制御信号は、基板１０１内で分岐され、基板１０１内に備えられたスレーブデバイス１１２に供給されるとともに、基板１０２に備えられたスレーブデバイス１１３にフレキシブル配線１０３を介して供給される。
【０００７】
このような構成からなる電子回路１００では、出力バッファ１２２のドライブ能力を高くすると（出力バッファ１２２が電流源から引ける電流値を大きくし、電圧の変動幅を大きく（遷移時間を早く）すると）、図９に示すように、スレーブデバイス１１２に供給される制御信号のオーバーシュートおよびアンダーシュートが大きくなってしまう。また、出力バッファ１２２のドライブ能力を低くすると、図１０に示すように、フレキシブル配線１０３を介してスレーブデバイス１１３に供給される制御信号の波形が大きく鈍ってしまう。
【０００８】
このような信号波形の鈍りによるスレーブデバイスの動作タイミングのずれを防止するためには、例えば、各スレーブデバイスに対するクロック信号の供給タイミングを制御することが考えられる。
【０００９】
クロック信号の供給タイミングを制御する技術として、例えば、特許文献１には、木構造のバッファ回路において、配線の微細化，配線の多層化に起因する配線抵抗のバラツキによって発生する信号伝達の遅延（クロックスキュー）を低減するために、信号伝達時間が許容範囲を超えるバッファを、信号伝達時間を許容範囲内に納めることができるバッファに置換する技術が開示されている。
【００１０】
また、特許文献２には、集積度の高い大規模な回路ブロックを備えた半導体集積回路において、各回路ブロックにおける貫通電流が同じタイミングで生じることを防止することによって電源電圧低下やＥＭＩを低減するために、それぞれの回路ブロックに遅延値の異なるクロック信号を供給するクロック信号分配回路が開示されている。
【特許文献１】特開２００１−１１７９６７号公報（公開日：２００１年４月２７日）
【特許文献２】特開２００４−１９２２０２号公報（公開日：２００４年７月８日）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１および特許文献２の技術では、信号伝達時間の調整はできるものの、信号波形の鈍りを本質的に解消することはできない。
【００１２】
また、特許文献１の技術は、木構造のクロック分配回路に適用することを前提としており、最終段の各部位に到達する伝達時間と基準時間との差分を計算し、その計算結果に基づいて置換するバッファおよび短絡させるバッファを決定している。このような構成は、ＩＣ（集積回路）内部に設けられるクロック分配回路に適用することは容易であるが、例えば複数のＩＣ間をフレキシブル配線や細線同軸線等で接続する構成に適用することは困難である。つまり、特許文献１の技術では、ＩＣ内での信号伝達の遅延を低減できるものの、異なるＩＣ間での信号伝達の遅延を解消することはできない。
【００１３】
また、特許文献１の技術では、各枝（共通点から各最終段までの信号伝達径路）について共通の基準時間を用いる必要があるので、各枝についての基準時間が異なる場合、すなわち配線長，配線抵抗等が異なる場合には適用できない。また、特許文献１の技術では、遅延時間の異なる多数のバッファを備える必要があるので、装置（ＩＣ）の大型化を招来する。
【００１４】
また、特許文献２の技術は、各回路ブロックの貫通電流が同じタイミングに集中することを避けるためにクロック信号のタイミングを回路ブロックごとに異ならせる必要があるので、各回路ブロックを同じタイミングで動作させる場合には適用できない。
【００１５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、ホストデバイスとスレーブデバイスとを備えた電子回路において、スレーブデバイスに供給する信号に生じる信号波形の欠陥（例えば、波形鈍り，オーバーシュート，アンダーシュート等）を防止または軽減することにある。
【課題を解決するための手段】
【００１６】
本発明の電子回路は、上記の課題を解決するために、バッファの出力信号をスレーブデバイスに供給するホストデバイスを備えた電子回路であって、上記スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記バッファのドライブ能力を制御するドライブ能力制御手段を備えていることを特徴としている。
【００１７】
上記の構成によれば、ドライブ能力制御手段が、スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、バッファのドライブ能力を制御する。これにより、スレーブデバイスに入力される信号に信号波形の欠陥が生じることを防止または軽減することができる。
【００１８】
また、例えば、上記電子回路を複数製造する場合に、各電子回路（各製品，各個体）について、信号波形に生じる欠陥の程度、あるいは信号波形に欠陥が生じる条件にバラツキがある場合（例えば、工程検査等で信号波形の鈍りに製品間個体間のバラつきが確認された場合）でも、信号波形の欠陥を防止または低減するためのバッファのドライブ能力を各電子回路について適切に設定することができる。
【００１９】
また、上記ドライブ能力制御手段は、上記スレーブデバイスに入力される信号に波形鈍りが生じる場合に、上記バッファのドライブ能力を大きくする構成としてもよい。
【００２０】
上記の構成によれば、ドライブ能力制御手段がバッファのドライブ能力を大きく設定することで、スレーブデバイスに入力される信号に生じる波形鈍りを解消または軽減できる。
【００２１】
また、上記スレーブデバイスは、上記ホストデバイスに対して可撓性を有する配線を介して接続されている構成であってもよい。
【００２２】
スレーブデバイスが可撓性を有する配線（例えばフレキシブル配線、細線同軸線等）を介してホストデバイスに接続されている構成では、スレーブデバイスに入力される信号に波形鈍り（信号波形の欠陥）が生じる場合がある。上記の構成によれば、ドライブ能力制御手段がバッファのドライブ能力を大きく設定することで、上記のように可撓性を有する配線を介して接続されるスレーブデバイスに入力される信号に生じる波形鈍りを解消または軽減できる。
【００２３】
また、上記ドライブ能力制御手段は、上記スレーブデバイスに入力される信号に、オーバーシュートおよび／またはアンダーシュートが生じる場合に、上記バッファのドライブ能力を小さくする構成としてもよい。
【００２４】
上記の構成によれば、ドライブ能力制御手段がバッファのドライブ能力を小さく設定することで、スレーブデバイスに入力される信号に生じるオーバーシュートおよび／またはアンダーシュートを解消または軽減できる。
【００２５】
また、上記スレーブデバイスは、上記ホストデバイスと同一基板上に形成されている構成であってもよい。
【００２６】
スレーブデバイスがホストデバイスと同一の基板上に形成されている構成（スレーブデバイスがホストデバイスに対してフレキシブル配線等の可撓性を有する配線を介さずに接続される構成）では、スレーブデバイスに入力される信号の信号波形にオーバーシュートおよび／またはアンダーシュートが生じる場合がある。上記の構成によれば、ドライブ能力制御手段がバッファのドライブ能力を小さく設定することで、上記スレーブデバイスに入力される信号に生じるオーバーシュートおよび／またはアンダーシュートを解消または軽減できる。
【００２７】
また、上記スレーブデバイスに入力される信号または上記スレーブデバイスに入力される信号に応じた信号を上記ドライブ能力制御手段にフィードバックするフィードバック手段を備え、上記ドライブ能力制御手段は、上記バッファの出力信号と上記フィードバックされた信号とに基づいて、上記バッファのドライブ能力を制御する構成であってもよい。
【００２８】
上記の構成によれば、上記ドライブ能力制御手段は、バッファの出力信号とスレーブデバイスに入力される信号または上記スレーブデバイスに入力される信号に応じた信号とに基づいて、上記バッファのドライブ能力を制御する。このため、スレーブデバイスに入力される信号の信号波形に欠陥が生じる場合、それを確実に解消または軽減できる。
【００２９】
また、上記スレーブデバイスに入力される信号に生じる信号波形の欠陥を防止または軽減するための上記バッファのドライブ能力を予め記憶した記憶手段を備え、上記ドライブ能力制御手段は、上記記憶手段に記憶されている上記ドライブ能力に基づいて、上記バッファのドライブ能力を制御する構成としてもよい。
【００３０】
上記の構成によれば、上記記憶手段に、スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するための、上記バッファのドライブ能力が予め記憶されている。例えば、上記記憶手段には、スレーブデバイスに入力される信号に生じる信号波形の欠陥を防止または軽減するためのドライブ能力が、バッファに入力される信号の振幅，周期，デューティ等の条件や、バッファからスレーブデバイスまでの配線径路の容量，抵抗値等の条件などと関連付けて予め記憶されている。そして、上記ドライブ能力制御手段は、上記記憶手段に記憶されている上記ドライブ能力に基づいて、上記バッファのドライブ能力を制御する。これにより、スレーブデバイスに入力される信号に信号波形の欠陥が生じることを防止または軽減できる。
【００３１】
また、上記バッファの出力信号を供給されるスレーブデバイスを複数備え、上記ドライブ能力制御手段は、上記各スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記バッファのドライブ能力を決定する構成としてもよい。
【００３２】
上記の構成によれば、上記各スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減できる。
【００３３】
また、上記バッファの出力信号を共用する複数のスレーブデバイスと、上記出力信号を有効に作用させるスレーブデバイスを指定するチップセレクト信号を生成するチップセレクト信号生成手段とを備え、上記ドライブ能力制御手段は、上記チップセレクト信号によって指定されたスレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記バッファのドライブ能力を制御する構成としてもよい。
【００３４】
上記の構成によれば、上記ドライブ能力制御手段は、チップセレクト信号によって指定されたスレーブデバイスに入力される信号に信号波形の欠陥が生じることを防止または軽減するように、上記バッファのドライブ能力を制御する。これにより、上記出力信号が有効に作用するスレーブデバイスにおいて、信号波形の欠陥に起因する動作タイミングのずれなどの誤作動が生じることを防止または軽減できる。
【００３５】
また、複数の上記バッファと、上記各バッファの出力信号がそれぞれ入力される複数のスレーブデバイスとを備え、上記ドライブ能力制御手段は、上記各スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記各バッファのドライブ能力を制御する構成としてもよい。
【００３６】
上記の構成によれば、スレーブデバイス毎にバッファのドライブ能力を適切に設定できるので、各スレーブデバイスに入力される信号に信号波形の欠陥が生じることを防止または軽減でき、所望の波形の信号を各スレーブデバイスに入力させることができる。また、所望の波形の信号を各スレーブデバイスに入力させることで、ホストデバイスおよび各スレーブデバイスのＡＣタイミング規定を満たすことが容易になるので、ホストデバイスおよび各スレーブデバイスに要求される各種ホールド時間，セットアップ時間などを確保できる。これにより、サイクルタイムを短くすることが可能となるので、システム全体のパフォーマンスを向上させることができる。また、ＡＣタイミング規定を満たすことが容易になるので、スレーブデバイスの選択肢を広げることができる。
【００３７】
また、複数のグループに分割された複数のスレーブデバイスと、それぞれ異なる上記グループに出力信号を供給するように設けられた、上記グループと同数の上記バッファとを備え、上記ドライブ能力制御手段は、上記各グループに含まれるスレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記各バッファのドライブ能力を制御する構成としてもよい。
【００３８】
上記の構成によれば、上記グループ毎にバッファのドライブ能力を適切に設定できるので、各グループに含まれるスレーブデバイスに入力される信号に信号波形の欠陥が生じることを防止または軽減できる。
【００３９】
また、上記スレーブデバイスは、上記ホストデバイスと同一の基板上に形成されたスレーブデバイスからなる第１のグループと、上記ホストデバイスと異なる基板上に形成され、可撓性を有する配線を介して上記ホストデバイスに接続されたスレーブデバイスからなる第２のグループとに分割されている構成としてもよい。
【００４０】
スレーブデバイスがホストデバイスに対して可撓性を有する配線（例えばフレキシブル配線、細軸同軸線ななど）を介して接続されている場合、バッファのドライブ能力が小さいと、そのスレーブデバイスに入力される信号には波形鈍りが生じる場合がある。一方で、スレーブデバイスがホストデバイスと同一基板上に形成されている場合（スレーブデバイスが可撓性を有する配線を介さずにホストデバイスに接続されている場合）、バッファのドライブ能力が大きいと、そのスレーブデバイスに入力される信号にはオーバーシュートおよび／またはアンダーシュートが生じる場合がある。
【００４１】
これに対して、上記の構成によれば、スレーブデバイスが、ホストデバイスと同一の基板上に形成されたスレーブデバイスからなる第１のグループと、ホストデバイスと異なる基板上に形成され、可撓性を有する配線を介してホストデバイスに接続されたスレーブデバイスからなる第２のグループとに分割されている。そして、ドライブ能力制御手段が、各グループに含まれるスレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、各バッファのドライブ能力を制御するようになっている。
【００４２】
これにより、グループ毎にバッファのドライブ能力を適切に設定できるので、各スレーブデバイスに信号波形の欠陥が生じることを防止または軽減できる。つまり、第１のグループに含まれるスレーブデバイスへの入力信号に波形鈍りが生じることを防止または軽減するとともに、第２のグループに含まれるスレーブデバイスにオーバーシュートおよび／またはアンダーシュートが生じることを防止または軽減できる。
【００４３】
本発明の信号供給方法は、バッファの出力信号をスレーブデバイスに供給するホストデバイスを備えた電子回路における、上記ホストデバイスから上記スレーブデバイスへの信号供給方法であって、上記スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記バッファのドライブ能力を制御することを特徴としている。
【００４４】
上記の方法によれば、バッファのドライブ能力を制御することで、スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減できる。また、例えば、上記電子回路を複数製造する場合に、各電子回路について、信号波形に生じる欠陥の程度にバラツキがある場合（例えば、工程検査等で信号波形の鈍りに製品間個体間のバラつきが確認された場合）でも、信号波形の欠陥を防止または低減するためのバッファのドライブ能力を各電子回路について適切に設定することができる。
【発明の効果】
【００４５】
本発明の電子回路は、上記スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記バッファのドライブ能力を制御するドライブ能力制御手段を備えている。また、本発明の信号供給方法は、上記スレーブデバイスに入力される信号の信号波形に欠陥が生じることを防止または軽減するように、上記バッファのドライブ能力を制御する。
【００４６】
それゆえ、スレーブデバイスに入力される信号に信号波形の欠陥が生じることを防止または軽減することができる。
【発明を実施するための最良の形態】
【００４７】
〔実施形態１〕
本発明の一実施形態について説明する。図１は、本実施形態にかかる電子回路１の概略構成を示す回路図である。この電子回路１は、例えば、折り畳み式携帯電話，折り畳み式ＰＨＳ（Personal Handyphone System、登録商標），折り畳み式ＰＤＡ（Personal Digital Assistant），折り畳み式ノートパソコン等の可動部を有する電子機器に備えられるものである。
【００４８】
図１に示すように、電子回路１は、基板（下基板）１１と基板（上基板）１２とを備えている。基板１１には、ホストデバイス２０とスレーブデバイス３０とが備えられ、基板１２にはスレーブデバイス４０が備えられている。ホストデバイス２０とスレーブデバイス４０とは、フレキシブル配線１３を介して接続されている。
【００４９】
スレーブデバイス３０は、ホストデバイスが用いる各種データを記憶するメモリである。また、スレーブデバイス４０は、電子回路１とともに電子機器に備えられる液晶表示装置（ＬＣＤ(Liquid Crystal Display)）の表示状態を制御するＬＣＤコントローラである。ただし、各スレーブデバイスの構成，種類は、これに限るものではなく、電子回路に備えられる各種デバイスを用いることができる。
【００５０】
ホストデバイス２０は、ホストＣＰＵ２１，出力バッファ２２ａおよび２２ｂ，バッファ設定部２３ａおよび２３ｂ，信号生成部２４を備えている。
【００５１】
ホストＣＰＵ２１は、電子回路１における各部の動作を制御するものである。信号生成部２４は、スレーブデバイス３０および４０に供給する信号（共有信号）を生成するものである。なお、スレーブデバイス３０および４０に供給する信号（共有信号）の種類は特に限定されるものではなく、例えばクロック信号、リセット信号、バス制御信号等、複数のスレーブデバイスで共有され得る信号であればよい。
【００５２】
出力バッファ２２ａは、信号生成部２４によって生成された信号に基づいて、ハイレベルまたはローレベルの電圧レベルの信号（信号Ｓ１）を出力し、フレキシブル配線１３を介してスレーブデバイス４０に供給する。また、出力バッファ２２ｂは、信号生成部２４によって生成された信号に基づいて、ハイレベルまたはローレベルの電圧レベルの信号（信号Ｓ２）を出力し、スレーブデバイス３０に供給する。
【００５３】
バッファ設定部２３ａ，２３ｂは、出力バッファ２２ａ，２２ｂのドライブ能力（出力バッファ２２ａ（２２ｂ）に供給する電流あるいは出力バッファ２２ａ（２２ｂ）から引き込む電流の電流量）を制御するものである。図２は、バッファ設定部２３ａ（バッファ設定部２３ｂについても同様）の構成例を模式的に示した説明図である。
【００５４】
この図に示すように、バッファ設定部２３ａ（２３ｂ）は、ホストＣＰＵ２１から入力されるレジスタ設定値に応じた出力信号を出力するレジスタ２５と、レジスタ２５の出力信号に応じて出力バッファ２２ａ（２２ｂ）のドライブ能力を制御するドライブ能力制御部２６とを備えている。
【００５５】
ドライブ能力制御部２６が、出力バッファ２２ａ（２２ｂ）のドライブ能力を制御することにより、出力バッファ２２ａ（２２ｂ）にはドライブ能力に応じた電流（例えば、２Ａ，４ｍＡ，６ｍＡ，８ｍＡ，１０ｍＡ，１２ｍＡ，１６ｍＡ，・・・など）が供給される（なお、出力バッファ２２ａ（２２ｂ）がＬｏを出力する場合に出力バッファ２２ａ（２２ｂ）からドライブ能力に応じた電流が電流源側に引き込まれる。）なお、図２に示した構成は、出力バッファ２２ａ（２２ｂ）のドライブ能力を制御するための一構成例を示したものであって、この構成に限られるものではなく、出力バッファ２２ａ（２２ｂ）のドライブ能力をホストＣＰＵ２１から入力されるレジスタ設定値に応じて設定できるものであればよい。
【００５６】
次に、電子回路１の動作について説明する。図３（ａ）は信号生成部２４からの出力信号（共通信号、共有信号）の波形、図３（ｂ）は出力バッファ２２ａに供給する電流を４ｍＡとする場合にスレーブデバイス４０に供給される信号Ｓ１の波形、図３（ｃ）は出力バッファ２２ｂに供給する電流を４ｍＡとする場合にスレーブデバイス３０に供給される信号Ｓ２の波形、図３（ｄ）は出力バッファ２２ａに供給する電流を６ｍＡとした場合にスレーブデバイス４０に供給される信号Ｓ１の波形、図３（ｅ）は出力バッファ２２ｂに供給する電流を２ｍＡとした場合にスレーブデバイス３０に供給される信号Ｓ２の波形、をそれぞれ示している。なお、これらの図に示した電流値は、電子回路１の動作を説明するための一例であり、本発明を限定するものではない。
【００５７】
ホストＣＰＵ２１は、信号生成部２４に各スレーブデバイスに供給するための信号（共有信号）を生成させ、生成した信号を出力バッファ２２ａおよび２２ｂに出力させる。そして、出力バッファ２２ａ，２２ｂは、その信号に基づいて、ハイレベルまたはローレベルの出力信号をスレーブデバイス４０，３０にそれぞれ出力する。
【００５８】
図３（ｂ）に示すように、出力バッファ２２ａに供給する電流値が小さすぎる場合（例えば出力バッファ２２ａに供給する電流が４ｍＡの場合）、スレーブデバイス４０に入力される信号Ｓ１には、波形鈍り（信号波形の欠陥）が生じる。
【００５９】
この場合、ホストＣＰＵ２１は、出力バッファ２２ａに供給する電流を大きくする（例えば６ｍＡに設定する）ためのレジスタ設定値をバッファ設定部２３ａに供給する。バッファ設定部２３ａのレジスタ２５はレジスタ設定値に応じた出力信号をドライブ能力制御部２６に出力し、ドライブ能力制御部２６はその出力信号に応じて出力バッファ２２ａのドライブ能力を制御する。これにより、図３（ｄ）に示すように、スレーブデバイス４０に入力される信号Ｓ１の波形鈍りを解消あるいは軽減することができる。
【００６０】
また、図３（ｃ）に示すように、出力バッファ２２ｂに供給する電流値が大きすぎる場合（例えば出力バッファ２２ｂに４ｍＡの電流を供給する場合）、スレーブデバイス３０に入力される信号Ｓ２には、オーバーシュート（信号波形の欠陥）およびアンダーシュート（信号波形の欠陥）が生じる。
【００６１】
この場合、ホストＣＰＵ２１は、出力バッファ２２ｂに供給する電流を小さくする（例えば２ｍＡに設定する）ためのレジスタ設定値をバッファ設定部２３ｂに供給する。バッファ設定部２３ｂのレジスタ２５はレジスタ設定値に応じた出力信号をドライブ能力制御部２６に出力し、ドライブ能力制御部２６はその出力信号に応じて出力バッファ２２ｂのドライブ能力を制御する。これにより、図３（ｅ）に示すように、スレーブデバイス３０に入力される信号Ｓ２に生じるオーバーシュートおよびアンダーシュートを解消あるいは軽減することができる。
【００６２】
以上のように、本実施形態にかかる電子回路１は、ホストデバイス２０に、フレキシブル配線１３を介して出力信号をスレーブデバイス４０に供給する出力バッファ２２ａと、この出力バッファ２２ａのドライブ能力を設定するバッファ設定部２３ａと、スレーブデバイス３０に出力信号を供給する出力バッファ２２ｂと、この出力バッファ２２ｂのドライブ能力を設定するバッファ設定部２３ｂと、バッファ設定部２３ａおよび２３ｂが設定すべきドライブ能力に応じたレジスタ設定値をバッファ設定部２３ａおよび２３ｂに供給するホストＣＰＵ２１とを備えている。
【００６３】
そして、ホストＣＰＵ２１は、スレーブデバイス４０に供給される信号Ｓ１に波形鈍りが生じる場合には、出力バッファ２２ａのドライブ能力を大きくさせる。これにより、スレーブデバイス４０に供給される信号Ｓ１に生じる波形鈍りを解消または低減できる。
【００６４】
また、ホストＣＰＵ２１は、スレーブデバイス３０に供給される信号Ｓ２にオーバーシュートおよび／またはアンダーシュートが生じる場合には、出力バッファ２２ａのドライブ能力を小さくさせる。これにより、スレーブデバイス３０に供給される信号Ｓ２に生じるオーバーシュートおよび／またはアンダーシュートを、解消または低減できる。
【００６５】
つまり、本実施形態にかかる電子回路１では、ホストＣＰＵ１が、各スレーブデバイスに出力信号を供給する各出力バッファのドライブ能力をそれぞれ制御することで、波形鈍りやオーバーシュートおよび／またはアンダーシュートを解消または軽減し、各スレーブデバイスに入力される信号の波形を、信号生成部２４の生成した信号の波形（所望の波形）に近づけることができる。
【００６６】
これにより、従来の電子回路で問題となっていた、出力バッファのドライブ能力を高めると同一基板内に備えられたスレーブデバイスに供給される信号のオーバーシュート、アンダーシュートが大きくなってしまい、出力バッファのドライブ能力を低くするとフレキシブル配線を介して接続されたスレーブデバイスに供給される信号の波形が大きく鈍ってしまう、といった問題を解決することができる。
【００６７】
なお、ホストデバイスに接続されるスレーブデバイスは、通常、複数個存在する。例えば、ホストデバイスからの同一信号を複数のスレーブデバイスが共有している場合、スレーブデバイスが１つでもフレキシブル配線を介してホストデバイスに接続されていると、各スレーブデバイスへの同一信号に波形鈍りが生じる場合がある。
【００６８】
これに対して、本実施形態にかかる電子回路１によれば、スレーブデバイス毎に適当な出力バッファのドライブ値（ドライブ能力）を設定することができるので、各スレーブデバイスに入力される信号に波形鈍りが生じることを防止または軽減でき、所望の波形の信号を各スレーブデバイスに入力させることができる。
【００６９】
また、所望の信号を各スレーブデバイスに入力させることで、ホストデバイスおよび各スレーブデバイスのＡＣタイミング規定を満たすことが容易になるので、ホストデバイスおよび各スレーブデバイスに要求される各種ホールド時間，セットアップ時間などを確保できる。これにより、サイクルタイムを短くすることが可能となるので、システム全体のパフォーマンスを向上させることができる。また、ＡＣタイミング規定を満たすことが容易になるので、スレーブデバイスの選択肢を広げることができる。
【００７０】
また、ホストＣＰＵ２１は、上記したように、各出力バッファのドライブ能力を、信号波形の欠陥（波形鈍りや、オーバーシュートおよび／またはアンダーシュートなど）を解消または軽減するように設定する。ここで、信号波形の欠陥を解消または軽減するための具体的なドライブ能力の設定値については、例えば、設定すべき出力バッファ２２ａのドライブ能力を、信号生成部２４の信号の振幅，周期，デューティ等の信号波形の条件や、出力バッファからスレーブデバイスまでの配線径路の容量，抵抗値等の条件などを互いに関連付けて、あらかじめ記憶手段（図示せず）などに記憶させておき、ホストＣＰＵ２１がそれを読み出し、参照して設定するようにしてもよい。あるいは、スレーブデバイスに供給される信号の信号波形を検出する手段を設け、その検出結果に基づいてホストＣＰＵ２１が出力バッファのドライブ能力を設定するようにしてもよい。あるいは、供給された信号に応じたリターン信号をスレーブデバイスからホストＣＰＵに返信（フィードバック）させ（あるいはスレーブデバイスに入力される直前の信号をホストＣＰＵにフィードバックさせ）、そのリターン信号に基づいてホストＣＰＵ２１が出力バッファのドライブ能力を設定するようにしてもよい。
【００７１】
また、本実施形態では、ドライブ能力制御部２６が、レジスタ２５からの出力信号に応じて複数の電流値の中から何れかの電流値を選択して出力バッファ２２ａ（２２ｂ）に供給または出力バッファ２２ａ（２２ｂ）から引き込むものとしたが、これに限るものではない。例えば、ドライブ能力制御部２６が、レジスタ２５からの出力信号に応じて、出力バッファ２２ａ（２２ｂ）に供給する電流あるいは出力バッファ２２ａ（２２ｂ）から引き込む電流の電流値を連続的に変化させてもよい。
【００７２】
また、本実施形態では、ホストデバイス２０にホストＣＰＵ２１が備えられているものとしたが、これに限らず、ホストデバイス２０にホストＣＰＵ２１が備えられていない構成としてもよい。なお、ホストデバイス２０にホストＣＰＵ２１が備えられていない場合には、例えばホストデバイス２０の外部に備えられたＣＰＵからレジスタ設定値の供給するようにしてもよい。
【００７３】
また、本実施形態では、バッファ設定部２３ａ，２３ｂに対するレジスタ設定値の供給を、ホストＣＰＵ２１が行うものとしたが、これに限るものではない。例えば、レジスタ設定値を生成してバッファ設定部２３ａ，２３ｂに供給する手段を、ホストＣＰＵ２１あるいはホストデバイス２０の外部に備えられるＣＰＵとは別に設けてもよい。
【００７４】
また、本実施形態では、スレーブデバイスが２つだけ備えられている構成について説明したが、接続されるスレーブデバイスの数はこれに限るものではなく、スレーブデバイスを１つのみ備えた構成であってもよく、あるいは、３つ以上のスレーブデバイスを備えた構成であってもよい。また、各スレーブデバイスの種類も特に限定されるものではなく、メモリやＬＣＤコントローラのほか、電子機器に備えられる様々なデバイスを適用できる。
【００７５】
また、スレーブデバイスを３つ以上備える場合、スレーブデバイスと同数の出力バッファを備え、各出力バッファが出力信号をそれぞれ特定のスレーブデバイスへ供給するようにしてもよい。あるいは、３つ以上のスレーブデバイスを複数のグループに分けるとともに、グループ数と同数の出力バッファを設け、各出力バッファが出力信号をそれぞれ特定のグループに含まれるスレーブデバイスへ供給するようにしてもよい。例えば、基板１１に形成されるスレーブデバイス群に対して１つの出力バッファ２２ｂの出力信号を供給し、基板１２に形成されるスレーブデバイス群に対して１つの出力バッファ２２ａの出力信号を供給するようにしてもよい。
【００７６】
また、本実施形態では、スレーブデバイス４０がフレキシブル配線１３を介してホストデバイス２０に接続される構成について説明したが、これに限るものではない。例えば、細線同軸線（可撓性を有する配線）等を介して接続されていてもよい。
【００７７】
また、本実施形態では、一方のスレーブデバイスがホストデバイスと異なる基板に備えられている構成に付いて説明したが、これに限るものではなく、各スレーブデバイスがホストデバイスと共通の基板上に備えられていてもよい。
【００７８】
また、本実施形態では、ホストデバイス２０内に備えられた信号生成部２４が、各スレーブデバイスに供給する信号を生成するものとしたが、これに限らず、ホストデバイス２０の外部から入力される共通の信号を、各出力バッファ２２ａ，２２ｂを介して出力する構成としてもよい。
【００７９】
〔実施形態２〕
本発明の他の実施形態について説明する。なお、説明の便宜上、実施形態１で説明した各部材と同様の機能を有する部材については、実施形態１と同じ符号を付し、その説明を省略する。
【００８０】
図４は、本実施形態にかかる電子回路２の概略構成を示す回路図である。この電子回路２は、実施形態１における電子回路１と同様、例えば、折り畳み式携帯電話，折り畳み式ＰＨＳ（Personal Handyphone System、登録商標），折り畳み式ＰＤＡ（Personal Digital Assistant），折り畳み式ノートパソコン等の可動部を有する電子機器に備えられるものである。
【００８１】
図４に示すように、電子回路２は、基板（下基板）１１と基板（上基板）１２とを備えている。基板１１には、ホストデバイス５０とスレーブデバイス３０とが備えられ、基板１２にはスレーブデバイス４０が備えられている。ホストデバイス５０とスレーブデバイス４０とは、フレキシブル配線１３を介して接続されている。
【００８２】
スレーブデバイス３０は、ホストデバイスが用いる各種データを記憶するメモリである。また、スレーブデバイス４０は、電子回路２とともに電子機器に備えられる液晶表示装置（ＬＣＤ(Liquid Crystal Display)）の表示状態を制御するＬＣＤコントローラである。ただし、各スレーブデバイスの構成，種類は、これに限るものではなく、電子回路に備えられる各種デバイスを用いることができる。
【００８３】
ホストデバイス５０は、ホストＣＰＵ５１，出力バッファ２２，バッファ設定部５３，信号生成部２４，アドレスデコーダ５５を備えている。
【００８４】
ホストＣＰＵ５１は、電子回路２における各部の動作を制御するものである。信号生成部２４は、スレーブデバイス３０および４０に供給する信号（共有信号）を生成するものである。なお、本実施形態では、信号生成部２４の生成したバス制御信号（例えばRead信号,Write信号,DATA信号,ADDRESS信号等）が、出力バッファ２２を介して各スレーブデバイス（スレーブデバイス３０および４０）に供給されるようになっている。つまり、信号生成部２４の生成するバス制御信号はスレーブデバイス３０および４０で共有されている。そして、ホストデバイス５０が各スレーブデバイスにアクセスする場合には、ホストＣＰＵ５１が、選択するスレーブデバイスに対応したＣＳ信号（チップセレクト信号）を有効にする。
【００８５】
出力バッファ２２は、信号生成部２４によって生成された信号に基づいて、ハイレベルまたはローレベルの出力信号を、スレーブデバイス３０および４０に供給する。
【００８６】
バッファ設定部５３は、アドレスデコーダ５５から選択されたアドレス選択信号（チップセレクト信号：ＣＳ）に対応してホストＣＰＵ５１から入力されるレジスタ設定値に応じて、出力バッファ２２のドライブ能力を制御するものである。なお、バッファ設定部５３は、ＣＳ１用ドライブ設定部５３ａ，ＣＳ２用ドライブ設定部５３ｂ，・・・を備えている。各ドライブ設定部５３ａ，５３ｂ，・・・の構成は、実施形態１におけるバッファ設定部２３ａ，２３ｂの構成と略同様である。
【００８７】
アドレスデコーダ５５は、ＣＳ１用アドレス記憶部５５ａ，ＣＳ２用アドレス記憶部５５ｂ，・・・を備えており、各アドレス記憶部には、ホストＣＰＵ５１から伝達されるＣＳ信号（ＣＳ１，ＣＳ２，・・・）に対応するアドレス空間（Ａ，Ｂ，・・・）に関する情報がそれぞれ記憶されている。
【００８８】
また、アドレスデコーダ５５は、ホストＣＰＵ５１から伝達されたＣＳ信号を、そのＣＳ信号に応じたアドレス空間（ＣＳ信号に応じたスレーブデバイス）に出力する。図４の例では、ＣＳ１信号がアドレス空間Ａに対応しており、このアドレス空間Ａにはスレーブデバイス４０が接続されている。また、ＣＳ２信号がアドレス空間Ｂに対応しており、このアドレス空間Ｂにはスレーブデバイス３０が接続されている。
【００８９】
次に、電子回路２における動作について説明する。
【００９０】
ホストＣＰＵ５１は、信号生成部２４にバス制御信号を生成させるとともに、そのバス制御信号を有効にするスレーブデバイスを選択するＣＳ信号をアドレスデコーダ５５に伝達する。さらに、ホストＳＰＵ５１は、アドレスデコーダ５５に伝達するＣＳ信号に応じたレジスタ設定値をバッファ設定部５３に出力する。なお、ホストＣＰＵ５１は、レジスタ設定値を、各アドレス空間へ供給するバス制御信号に波形鈍りやオーバーシュートおよび／またはアンダーシュートを生じさせないような（あるいは軽減するような）条件に設定する。
【００９１】
アドレスデコーダ５５は、ホストＣＰＵ５１からＣＳ信号を受け取ると、そのＣＳ信号を各スレーブデバイスに出力する。
【００９２】
バッファ設定部５３は、ホストＣＰＵ５１から入力されたレジスタ設定値に基づいて、出力バッファ２２のドライブ能力を制御する。なお、上記したように、ホストＣＰＵ５１は、各アドレス空間へ供給するバス制御信号に波形鈍りやオーバーシュートおよび／またはアンダーシュートを生じさせないような（あるいは軽減するような）条件に設定するためのレジスタ設定値をバッファ設定部５３に出力する。したがって、バッファ設定部５３がホストＣＰＵ５１から入力されるレジスタ設定値に基づいて出力バッファ２２のドライブ能力を設定することで、有効となるスレーブデバイスに供給するバス制御信号に生じる波形鈍りやオーバーシュートおよび／またはアンダーシュートを解消または軽減できる。
【００９３】
以上のように、本実施形態にかかる電子回路２では、各スレーブデバイスに供給するバス制御信号（共有信号）を生成する信号生成部２４と、信号生成部２４の生成したバス制御信号に基づいてハイレベルまたはローレベルの出力信号を各スレーブデバイスに供給する出力バッファ２２と、アドレス空間（あるいはそのアドレス空間に接続されるスレーブデバイス）に応じたレジスタ設定値を出力するホストＣＰＵ５１と、ホストＣＰＵ５１から入力されるレジスタ設定値に基づいて出力バッファ２２のドライブ能力を設定するバッファ設定部５３とを備えている。
【００９４】
そして、ホストＣＰＵ５１が、有効とするアドレス空間（あるいはそのアドレス空間に接続されるスレーブデバイス）を選択するＣＳ信号をアドレスデコーダ５５に伝達するとともに、そのＣＳ信号に応じたレジスタ設定値をバッファ設定部５３に出力し、バッファ設定部５３がそのレジスタ設定値に基づいて出力バッファ２２のドライブ能力を設定する。つまり、ＣＳ信号によって選択される（有効にされる）スレーブデバイスに応じて、出力バッファ２２のドライブ能力を設定する。
【００９５】
これにより、有効とされるスレーブデバイスに供給されるバス制御信号に、波形鈍りやオーバーシュートおよび／またはアンダーシュートが生じることを防止または低減できる。
【００９６】
また、本実施形態にかかる電子回路２では、ホストデバイス５０からのバス制御信号（共有信号）の出力端子および出力バッファが各１つだけであるにもかかわらず、波形鈍りやオーバーシュートおよび／またはアンダーシュートが生じることを防止または低減できる。つまり、本実施形態にかかる電子回路２は、実施形態１にかかる電子回路１のように、ホストデバイス５０から各スレーブデバイスに供給する同一信号の出力端子を複数設けなくても、単一の出力端子および出力バッファを用いて、実施形態１の電子回路１と略同様の効果を奏する。したがって、実施形態１にかかる電子回路１と比べて、回路構成を簡略化することができる。
【００９７】
なお、本実施形態では、スレーブデバイスを２つだけ備えた構成の電子回路２について説明したが、電子回路２の構成はこれに限るものではなく、スレーブデバイスを１つのみ備えた構成であってもよく、あるいは、３つ以上のスレーブデバイスを備えた構成であってもよい。この場合にも、各スレーブデバイスを選択するＣＳ信号に応じて、出力バッファ２２のドライブ能力を設定することで、有効とされるスレーブデバイスに供給されるバス制御信号に、波形鈍りやオーバーシュートおよび／またはアンダーシュートが生じることを防止または低減できる。
【００９８】
また、本実施形態では、ホストデバイス５０にホストＣＰＵ５１が備えられているものとしたが、これに限らず、ホストデバイス５０にホストＣＰＵ５１が備えられていない構成としてもよい。この場合には、例えばホストデバイス５０の外部に備えられたＣＰＵからアドレスデコーダ５５にレジスタ設定値を入力するようにすればよい。
【００９９】
また、本実施形態では、ホストデバイス５０内に備えられた信号生成部２４が、各スレーブデバイスに供給する信号を生成するものとしたが、これに限らず、ホストデバイス５０の外部から入力される共通の信号を、出力バッファ２２を介して各スレーブデバイスに出力する構成としてもよい。
【０１００】
また、電子回路２の構成は、上記した構成に限らず、出力バッファのドライブ能力を、選択するアドレス空間（あるいはスレーブデバイス）に応じて、波形鈍りやオーバーシュートおよび／またはアンダーシュートが生じることを防止または低減するように設定できるものであればよい。
【０１０１】
〔実施形態３〕
本発明のさらに他の実施形態について説明する。なお、説明の便宜上、実施形態１または２で説明した各部材と同様の機能を有する部材については、実施形態１または２と同じ符号を付し、その説明を省略する。
【０１０２】
図５は、本実施形態にかかる電子回路３の概略構成を示す回路図である。この電子回路３は、実施形態１，２における電子回路１，２と同様、例えば、折り畳み式携帯電話，折り畳み式ＰＨＳ（Personal Handyphone System、登録商標），折り畳み式ＰＤＡ（Personal Digital Assistant），折り畳み式ノートパソコン等の可動部を有する電子機器に備えられるものである。
【０１０３】
図５に示すように、電子回路３は、基板（下基板）１１と基板（上基板）１２とを備えている。基板１１には、ホストデバイス６０とスレーブデバイス３０とが備えられ、基板１２にはスレーブデバイス４０および４１が備えられている。ホストデバイス６０とスレーブデバイス４０，４１とは、フレキシブル配線１３を介して接続されている。
【０１０４】
スレーブデバイス３０は、ホストデバイスが用いる各種データを記憶するメモリである。また、スレーブデバイス４０は、電子回路３とともに電子機器に備えられる液晶表示装置（ＬＣＤ(Liquid Crystal Display)）の表示状態を制御するＬＣＤコントローラである。また、スレーブデバイス４１は、電子回路３とともに電子機器に備えられる音声出力手段の出力を制御する音源ＩＣ（音源コントローラ）である。ただし、各スレーブデバイスの構成，種類は、これに限るものではなく、電子回路に備えられる各種デバイスを用いることができる。
【０１０５】
ホストデバイス６０は、ホストＣＰＵ６１，出力バッファ２２，バッファ設定部２３，信号生成部２４，差分判定部６２を備えている。
【０１０６】
ホストＣＰＵ６１は、電子回路３における各部の動作を制御するものである。信号生成部２４は、スレーブデバイス３０，４０，４１に供給する信号（共有信号）を生成するものである。
【０１０７】
出力バッファ２２は、信号生成部２４によって生成された信号に基づいて、ハイレベルまたはローレベルの出力信号をスレーブデバイス３０，４０，４１に供給する。なお、電子回路３では、出力バッファ２２の出力信号（共有信号）が、各スレーブデバイス（スレーブデバイス３０，４１，４２）で共有されるようになっている。
【０１０８】
差分判定部６２は、出力バッファ２２からの出力信号と、各スレーブデバイスに供給される信号との差分を算出し、算出結果に応じたレジスタ設定値をバッファ設定部２３に出力する。つまり、図５に示すように、電子回路３には、各スレーブデバイスに入力される直前の信号（リターン信号）を差分判定部６２に入力（フィードバック）するための配線（フィードバック手段）が備えられている。そして、差分判定部６２は、出力バッファ２２から出力された直後の出力信号（共有信号、元の信号）と、各スレーブデバイスに入力される直前の信号（リターン信号）との差分を算出し、さらに、算出した差分を小さくするためのレジスタ設定値をさらに算出し、算出したレジスタ設定値をバッファ設定部２３に出力する。
【０１０９】
なお、例えば、スレーブデバイス４０についてのリターン信号を、スレーブデバイス４０への入力信号とは別ライン（別の信号線）によってホストデバイス６０へリターンさせるようにしてもよい。この場合には、差分判定部６２において差分を検出する際、リターン時に生じる波形鈍りを考慮するようにしてもよい。例えば、差分判定器６２に入力されるスレーブデバイス４０についてのリターン信号を、リターン時に生じた波形鈍りを考慮して補正してから上記の差分の算出を行うようにしてもよい。あるいは、上記の差分の算出結果を、リターン時に生じた波形鈍りを考慮して補正するようにしてもよい。
【０１１０】
バッファ設定部２３は、差分判定部６２から入力されるレジスタ設定値に応じて、出力バッファ２２のドライブ能力を制御する。なお、バッファ設定部２３の構成は、実施形態１におけるバッファ設定部２３ａ，２３ｂの構成と略同様である。ただし、本実施形態では、ホストＣＰＵ６１が、差分判定部６２の差分判定結果に基づいて、最適なレジスタ設定値をバッファ設定部２３に出力するようになっている。
【０１１１】
次に、電子回路３の動作について説明する。図６（ａ）は出力バッファ２２からの出力信号（共通信号）の波形、図６（ｂ）は波形鈍りが生じている場合のリターン信号Ｒ１（フレキシブル配線１３を通過した後、スレーブデバイス４０，４１に入力される直前の位置からのリターン信号）の波形、図６（ｃ）はオーバーシュートおよびアンダーシュートが生じている場合のリターン信号Ｒ２（スレーブデバイス３０に入力される直前の位置からのリターン信号）の波形をそれぞれ示している。また、図６（ｄ）は、図６（ｂ）に示したリターン信号Ｒ１に基づいて出力バッファ２２のドライブ能力を設定した後のリターン信号Ｒ１の波形を示している。また、図６（ｅ）は、図６（ｃ）に示したリターン信号Ｒ２に基づいて出力バッファ２２のドライブ能力を設定した後のリターン信号Ｒ２の波形を示している。
【０１１２】
ホストＣＰＵ６１は、信号生成部２４に各スレーブデバイスに供給する信号を生成させ、生成した信号を出力バッファ２２に出力させる。出力バッファ２２は、信号生成部２４から入力された信号に基づいてハイレベルまたはローレベルの出力信号を各スレーブデバイスへ出力する（図６（ａ）参照）。
【０１１３】
出力バッファ２２から出力された信号（元出力信号）は、各スレーブデバイスに入力されるとともに、各スレーブデバイスの直前で分岐されて差分判定部６２にリターン信号として入力される。なお、基板１２側に備えられるスレーブデバイス４０，４１については、フレキシブル配線１３を通過した後の位置で分岐されたリターン信号を差分判定部６２に入力することが好ましい。
【０１１４】
差分判定部６２は、出力バッファ２２から出力された直後の元出力信号と、各スレーブデバイスについてのリターン信号との差分をそれぞれ算出し、ホストＣＰＵ６１に伝達する。
【０１１５】
そして、例えば、図６（ｂ）に示したように、フレキシブル配線１３を介して信号を供給されるスレーブデバイス４０，４１についての上記差分が所定値（第１の所定値）より大きい場合、ホストＣＰＵ６１は、波形鈍りおよび遅延が大きいと判断し、出力バッファ２２のドライブ能力を高めるためのレジスタ設定値を設定する。また、ホストＣＰＵ６１は、出力バッファ２２のドライブ能力を変化させる度合いを、上記差分の大きさに応じて設定する。つまり、上記差分と上記第１の所定値との差に応じて、出力バッファ２２のドライブ能力を変化させる度合いを設定する。
【０１１６】
これにより、図６（ｄ）に示したように、スレーブデバイス４０，４１に入力される信号の波形を、図６（ａ）に示した元信号波形に近づけることができる。つまり、スレーブデバイス４０，４１に入力される信号に生じる波形鈍りを解消または低減することができる。
【０１１７】
また、図６（ｃ）に示したように、ホストデバイス６０と同一基板上に形成されたスレーブデバイス３０についての上記差分が所定値（第２の所定値）より大きい場合、ホストＣＰＵ６１は、オーバーシュートおよび／またはアンダーシュートが生じているものと判断し、出力バッファ２２のドライブ能力を低くするためのレジスタ設定値を設定する。また、ホストＣＰＵ６１は、出力バッファ２２のドライブ能力を変化させる度合いを、上記差分の大きさに応じて設定する。つまり、上記差分と上記第２の所定値との差に応じて、出力バッファ２２のドライブ能力を変化させる度合いを設定する。
【０１１８】
これにより、図６（ｅ）に示したように、スレーブデバイス３０に入力される信号の波形を、図６（ａ）に示した元信号波形に近づけることができる。つまり、スレーブデバイス３０に入力される信号に生じるオーバーシュートおよび／またはアンダーシュートを解消または低減することができる。
【０１１９】
以上のように、本実施形態にかかる電子回路３では、差分判定部６２が、出力バッファ２２からの出力信号（元出力信号）と、各スレーブデバイスに入力される直前の信号（リターン信号）との差分を算出し、その算出結果に基づいてホストＣＰＵ６１が出力バッファ２２のドライブ能力を設定する。
【０１２０】
これにより、各スレーブデバイスに入力される信号に、波形鈍りやオーバーシュートおよび／またはアンダーシュートが生じることを、防止または軽減することができる。
【０１２１】
なお、リターン信号を差分判定部６２にフィードバックさせるための配線径路を、スレーブデバイスへの入力信号の配線径路と異ならせてもよい。この場合には、ホストＣＰＵ６１が、レジスタ設定値を、フィードバック時に生じる信号波形の欠陥（波形鈍り，オーバーシュート，アンダーシュート等）を考慮して設定するようにしてもよい。例えば、リターン信号がフレキシブル配線を介してフィードバックされる場合には、リターン時に生じる波形鈍りを考慮して出力バッファ２２のドライブ能力を設定するようにしてもよい。
【０１２２】
また、本実施形態では、各スレーブデバイスに入力される直前の信号を基板上で分岐して（ループして）差分判定部６２に入力させる構成について説明したが、これに限るものではない。例えば、各スレーブデバイス３０，４０，４１が、ホストデバイス６０から供給された信号に応じた信号を、リターン信号として差分判定部６２に出力（フィードバック）するようにしてもよい。
【０１２３】
この場合、例えば、各スレーブデバイスが、ホストデバイス６０から供給された信号をそのまま差分判定部６２に出力（リターン）するようにしてもよい。
【０１２４】
あるいは、図７に示したように、各スレーブデバイスが、ホストデバイス６０から供給された信号を、リターン信号用のバッファ３０Ｂ，４０Ｂ，４１Ｂおよびリターン信号用の配線（フィードバック手段）を介して差分判定部６２に入力するようにしてもよい。この場合、例えば、差分判定部６２に、バッファ３０Ｂ，４０Ｂ，４１Ｂのドライブ能力を把握させておき、元出力信号と、各リターン信号からバッファ３０Ｂ，４０Ｂ，４１Ｂの影響分を差し引いた信号との差分を取るようにしてもよい。
【０１２５】
また、本実施形態では、ホストデバイス６０と各スレーブデバイス（スレーブデバイス３０，４１，４２）との間で同一信号（信号生成部２４によって生成され、出力バッファ２２から出力される信号）が共有化されるようになっているが、例えば、実施形態２と同様、選択されたスレーブデバイスのみを有効にする構成としてもよい。この場合には、ホストＣＰＵ６１が、出力バッファ２２から出力された直後の出力信号（元出力信号）と、有効にするスレーブデバイスについてのリターン信号との差分を算出し、算出した上記差分をゼロにするように（あるいは小さくするように）レジスタ設定値を設定すればよい。これにより、選択されたスレーブデバイスへの供給信号に波形鈍りやオーバーシュートおよび／またはアンダーシュートが生じることを防止または軽減できる。
【０１２６】
また、本実施形態では、基板１１に１つのスレーブデバイス３０を備え、基板１２に２つのスレーブデバイス４０，４１を備える構成について説明したが、これに限るものではない。スレーブデバイスを１つのみ備えた構成であってもよく、あるいは、スレーブデバイスを３つ以上備えた構成であってもよい。
【０１２７】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲の種々の変更が可能であって、異なる実施形態にそれぞれ開示された技術的手段を適時組み合わせて得られる実施形態に関しても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１２８】
本発明は、バッファの出力信号をスレーブデバイスに供給するホストデバイスを備えた電子回路に適用できる。
【０１２９】
本発明は、ホストデバイスからスレーブデバイスへ供給する信号に波形鈍りが生じることを防止または軽減できるので、ホストデバイスと異なる基板上に形成され、フレキシブル配線や細線同軸線等の可撓性を有する配線を介してホストデバイスに接続されるスレーブデバイスを備えた電子回路に特に好適である。
【０１３０】
また、ホストデバイスからスレーブデバイスへ供給する信号にオーバーシュートやアンダーシュートが生じることを防止または軽減できるので、ホストデバイスと同一基板上に形成されたスレーブデバイスを備えた電子回路にも好適である。
【図面の簡単な説明】
【０１３１】
【図１】本発明の一実施形態にかかる電子回路の概略構成を示す回路図である。
【図２】図１に示した電子回路に備えられるバッファ設定部の概略構成を示す説明図である。
【図３】図１に示した電子回路における信号波形を示す波形図であり、（ａ）は信号生成部２４からの出力信号の波形、（ｂ）は出力バッファ２２ａに供給する電流を４ｍＡとする場合にスレーブデバイス４０に供給される信号Ｓ１の波形、図３（ｃ）は出力バッファ２２ｂに供給する電流を４ｍＡとする場合にスレーブデバイス３０に供給される信号Ｓ２の波形、図３（ｄ）は出力バッファ２２ａに供給する電流を６ｍＡとした場合にスレーブデバイス４０に供給される信号Ｓ１の波形、図３（ｅ）は出力バッファ２２ｂに供給する電流を２ｍＡとした場合にスレーブデバイス３０に供給される信号Ｓ２の波形、をそれぞれ示している。
【図４】本発明の他の実施形態にかかる電子回路の概略構成を示す回路図である。
【図５】本発明のさらに他の実施形態にかかる電子回路の概略構成を示す回路図である。
【図６】図５に示した電子回路における信号波形を示す波形図であり、（ａ）は出力バッファ２２からの出力信号の波形、（ｂ）は波形鈍りが生じている場合のリターン信号Ｒ１の波形、（ｃ）はオーバーシュートおよびアンダーシュートが生じている場合のリターン信号Ｒ２の波形、（ｄ）は（ｂ）に示したリターン信号Ｒ１に基づいて出力バッファ２２のドライブ能力を設定した後のリターン信号Ｒ１の波形、（ｅ）は（ｃ）に示したリターン信号Ｒ２に基づいて出力バッファ２２のドライブ能力を設定した後のリターン信号Ｒ２の波形を示している。
【図７】本発明のさらに他の実施形態にかかる電子回路の一変形例を示す回路図である。
【図８】フレキシブル配線を備えた従来の電子回路の一例を示す回路図である。
【図９】図８に示した従来の電子回路において、ホストデバイスの出力バッファのドライブ値を大きくした場合の、ホストデバイスから、そのホストデバイスと同一基板に備えられるスレーブデバイスに供給される制御信号の信号波形図である。
【図１０】図８に示した従来の電子回路において、ホストデバイスの出力バッファのドライブ値を小さくした場合の、ホストデバイスから、そのホストデバイスとフレキシブル配線を介して接続されるスレーブデバイスに供給される制御信号の信号波形図である。
【符号の説明】
【０１３２】
１，２，３  電子回路
１１，１２  基板
１３  フレキシブル配線（可撓性を有する配線）
２０，５０，６０  ホストデバイス
２１，５１，６１  ホストＣＰＵ（ドライブ能力制御手段、チップセレクト信号生成手段）
２２，２２ａ，２２ｂ  出力バッファ（バッファ）
２３，２３ａ，２３ｂ  バッファ設定部（ドライブ能力制御手段）
２４  信号生成部
２５  レジスタ（ドライブ能力制御手段）
２６  ドライブ能力制御部（ドライブ能力制御手段）
３０，４０，４１  スレーブデバイス
３０Ｂ，４０Ｂ，４１Ｂ  リターン信号用のバッファ（フィードバック手段）
５０，６０  ホストデバイス
５３  バッファ設定部（ドライブ能力制御手段）
５３ａ，５３ｂ  ドライブ設定部（ドライブ能力制御手段）
５５  アドレスデコーダ（記憶手段）
５５ａ，５５ｂ  アドレス記憶部
６２  差分判定部
【図１】
2007013807.tif 000003
【図２】
2007013807.tif 000004
【図３】
2007013807.tif 000005
【図４】
2007013807.tif 000006
【図５】
2007013807.tif 000007
【図６】
2007013807.tif 000008
【図７】
2007013807.tif 000009
【図８】
2007013807.tif 000010
【図９】
2007013807.tif 000011
【図１０】
2007013807.tif 000012