(57)【要約】      （修正有）【課題】ヒートスプレッダをはんだで半導体チップに固着した半導体装置において、ゲートライナーを被覆しているポリイミド膜の端部上の角部からはんだ内へのクラックの発生を防止した半導体装置を提供する。【解決手段】半導体基板１上に酸化膜２を形成し、ポリシリコンで形成したＩＧＢＴのゲート電極と接続するポリシリコンゲート配線３を酸化膜２上に形成し、さらに絶縁膜４および開口部５を形成し、開口部５を介してゲートライナー６、７とポリシリコンゲート配線３を接続し、ＩＧＢＴのエミッタ領域と複数のエミッタ電極９を接続する。ゲートライナー６、７上をポリシリコン膜１０、１１で被覆し、エミッタ電極９で挟まれた箇所のゲートライナー６上のポリイミド膜１０の端部上の角部を丸め、冷熱繰り返し環境における当該箇所への応力を低減することで、ヒートスプレッダ１２とエミッタ電極９を固着するはんだ１３にクラックが発生することを防止する。【選択図】図３
2007048889.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１主面に形成された複数の第１主電極と、
前記第１主面に形成されたゲート電極パッドと、
前記第１主面であって、少なくとも前記第１主電極に挟まれた箇所に形成され、前記ゲート電極パッドと接続されたゲートライナーと、
該ゲートライナーを被覆する層間絶縁膜と、
前記複数の第１主電極間を前記ゲートライナーをまたぐように配置され、前記複数の第１主電極にはんだ接合されたヒートスプレッダとを有する半導体装置において、
前記層間絶縁膜の角部が面取りされてなることを特徴とする半導体装置。
【請求項２】
半導体基板の第１主面に形成された複数の第１主電極と、
前記第１主面に形成されたゲート電極パッドと、
前記第１主面であって、少なくとも前記第１主電極に挟まれた箇所に形成され、前記ゲート電極パッドと接続されたゲートライナーと、
該ゲートライナーを被覆する層間絶縁膜と、
前記複数の第１主電極間を前記ゲートライナーをまたぐように配置され、前記複数の第１主電極にはんだ接合されたヒートスプレッダとを有する半導体装置において、
前記層間絶縁膜がさらに樹脂で被覆され、該樹脂の角部が面取りされてなることを特徴とする半導体装置。
【請求項３】
前記面取りは、角部を所定の曲率半径で丸めたものであることを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
前記面取りは角部を１μｍ以上切り欠いたものであることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記樹脂に導電性粒子が混在していることを特徴とする請求項２に記載の半導体装置。
【請求項６】
前記導電性粒子は、銀，ニッケル，金，パラジウム，ならびにこれらの金属合金、もしくはカーボンのうち少なくとも１種であることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記樹脂は、紫外線もしくは可視光線で硬化する光硬化性樹脂、あるいは熱硬化性樹脂であることを特徴とする請求項２に記載する半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体チップの温度低減のために、半導体チップの上面にはんだ接合されたヒートスプレッダを有する半導体装置に関する。
【背景技術】
【０００２】
近年、電力変換装置の小型化・高密度化が進んできている。電力変換装置の小型化・高密度化に対しては、パッケージ内部の配線、パッケージ構造、放熱方法などを改良する必要がある。特にパワーデバイスであるＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等の半導体チップでは、大電流化、小型化にともない、高電流密度で使用されることが多くなってきている。
ここで問題となるのが高電流密度化にともなう発熱密度の増加である。例えば、従来では定格５０Ａで使用していた半導体チップに、半導体チップの高性能化にともなって５０Ａ以上の電流、例えば７５Ａの電流を流すという使われ方が多くなってきている。
半導体チップの定格電流により、必要とされるチップ面積があるが、例えば１０ｍｍ□の半導体チップを１枚のウェハから取り出すことができる半導体チップの個数が１００個であった場合、チップ面積が３０％小さなもの（約８．４ｍｍ□）では、同じウェハから取り出すことのできる半導体チップの個数は約１４２個となり、１ウェハ当たりの半導体チップの取れ数が多くなる。このように、より小さな半導体チップで、より多くの電流を流すことができれば、１ウェハ当たりの半導体チップの取れ数が増加し、コスト低減につながる。
【０００３】
また、半導体チップの小型化は、これらの半導体チップを複数個組み合わせて構成されるモジュールの半導体パッケージのサイズを小さくできるメリットもある。これらのことから、同じ定格電流でも、より小さなチップが使用される傾向が強く、結果として高発熱密度化が進んできている現状がある。
ＩＧＢＴ等のパワーデバイスでは、動作温度の上限を１２５℃としている場合が多い。しかし、半導体チップの小型化や高電流密度化に伴って発熱密度が増加し、従来のアルミワイヤによる配線では半導体チップの温度上昇を抑えることが困難となっている。
これは、アルミワイヤが例えばφ３００μｍやφ４００μｍといった細線であり、チップで発生した熱を移動することが出来ないばかりか、アルミワイヤ自身がジュール発熱により発熱し、場合によっては溶断してしまうからである。
【０００４】
片面冷却の半導体パッケージでは、半導体チップから発生した熱は半導体チップの下面からしか放熱が出来ない。半導体パッケージ内には、絶縁保護のためにシリコーン系の封止樹脂が充填されており、半導体チップの上面はこの封止樹脂で覆われている。シリコーン系封止樹脂の熱伝導率は０．１Ｗ／ｍＫ〜０．２Ｗ／ｍＫ程度であり、この構成では半導体チップ上面からの放熱は期待できない。
これに対して、半導体チップ上面から効率的に熱を逃がす方法がある。これは半導体チップ上面に熱拡散部材である金属製のヒートスプレッダを熱伝導性樹脂あるいははんだにより固着し、熱を半導体チップの上面からも放散し、最も高温となる半導体チップ中央部の熱を周辺に拡散することで最高温度を下げる方法が報告されている（例えば、特許文献１）。
【０００５】
図７は、ヒートスプレッダを有するＩＧＢＴモジュールの要部断面図である。このＩＧＢＴモジュールの構成について説明する。コレクタ端子７２、エミッタ端子７３およびゲート端子７４などの導電パターンを表面に形成し、裏面に裏面金属膜７５を形成したセラミックス基板７１のコレクタ端子７２にはんだ７６を介してＩＧＢＴチップ２００の裏面の図示しないコレクタ電極を固着し、ＩＧＢＴチップ２００の表面の図示しないエミッタ電極をはんだ６３を介してヒートスプレッダ６２に固着する。このヒートスプレッダ６２とエミッタ端子７３をボンディングワイヤ７７で接続する。またＩＧＢＴチップ２００の表面の図示しないゲートパッドとゲート端子７４をボンデッィングワイヤ７７で接続する。裏面金属膜７５に図示しない冷却体をはんだを介して固着する。これらを図示しないＰＰＳ（ポリ・フェニレン・サルファイド）又はＰＢＴ（ポリ・ブチレン・テレフタレート）などの樹脂ケース内に収納し、さらにその中に素子保護としてシリコーン樹脂を充填してＩＧＢＴモジュールは完成する。
【０００６】
ＩＧＢＴチップの面積が大きい場合、ゲート信号を均一に行き渡らせるために、ゲートライナーでエミッタ電極を複数に分割する。このエミッタ電極が分割されたＩＧＢＴチップについて説明する。ｎ半導体基板の一方の主面に形成され、ゲートライナーで分割された複数の１層目のエミッタ電極を２層目のエミッタ電極でゲートライナーを架橋して１層目のエミッタ電極と接続する構造にして、分割された複数の１層目のエミッタ電極を一体化する。こうすることで、コンタクト端子体（ヒートスプレッド機能あり）で２層目のエミッタ電極面を片加圧した場合でもＩＧＢＴチップ全面で均一な動作をさせることができて、ＩＧＢＴチップが破壊するのを防止できることが報告されている（例えば、特許文献２）。
【特許文献１】特開２０００−３０７０５８号公報
【特許文献２】特開２００４−２２１２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ＩＧＢＴチップとヒートスプレッダをはんだ接合する場合、熱伝導性樹脂による接合に比べ、はんだの体積固有抵抗が低いために電気的損失およびジュール熱による熱的損失が低い。しかし、ＩＧＢＴチップの熱膨張係数に比べて銅などの高熱伝導材からなるヒートスプレッダの熱膨張係数が大きく、温度サイクルやヒートサイクルなどの冷熱繰り返し環境において、この熱膨張係数の差によりはんだに繰り返し応力が働き、はんだ内にクラックが生じてしまう。
図８、図９は、ヒートスプレッダをはんだ接合したＩＧＢＴチップの冷熱繰り返し環境でのヒートスプレッダの伸縮挙動を示す図であり、図８は高温時の模式図、図９は低温時の模式図である。これらの図は図７のＢ部を示す。図８の高温時では、図７のＩＧＢＴチップ２００を構成する半導体基板５１に比べヒートスプレッダ６２の熱膨張係数の方が大きいため、ヒートスプレッダ６２によりはんだ６３に左右に引っ張られる応力が加わる。図９の低温時では、逆にヒートスプレッダ６２によりはんだ６３が中心方向に圧縮される応力が加わる。
【０００８】
ＩＧＢＴモジュールの信頼性試験においては、高温側は１２５℃、低温側は−４０℃の温度条件にて、数百サイクルの繰り返し試験（温度サイクル試験）が実施されている。この繰り返し応力によりはんだ６３が熱疲労を起こして劣化し、最も応力が大きいゲートライナーを被覆するポリイミド膜の端部上の角部からクラックが発生する。
ＩＧＢＴチップ２００を構成するシリコン基板（半導体基板５１）の熱膨張係数は約３×１０-6／℃であり、ヒートスプレッダ６２を構成する銅の熱膨張係数は１．６５×１０-5／℃である。これらの熱膨張係数の違いにより、半導体基板５１とヒートスプレッダ６２を固着するはんだに応力が加わる。
この応力によりはんだ６３内にクラックが発生し、そのクラックが進展した場合、はんだ６３内での電流経路が狭まり、はんだ部の電気抵抗が増加する。このクラックが大きくなると導通不良に発展する場合も生じる。
【０００９】
図１０は、大きな面積のＩＧＢＴチップのポリイミド膜を被覆する前の要部平面図である。電流容量が大きいＩＧＢＴチップ２００では、チップ面積も大きくなり、大きな面積のエミッタ電極の周囲を取り囲むゲートライナーだけではＩＧＢＴチップ内でのゲート信号が均等に伝達されない。そのために、エミッタ電極５９をゲートライナーで分割し、その分割されたエミッタ電極５９の間に配置されたゲートライナー５６により、ＩＧＢＴチップ２００内でゲート信号が均等に伝達されるようにしている。
図１１は、図１０のＩＧＢＴチップにポリイミド膜を被覆した後の要部平面図である。層間絶縁膜であるポリイミド膜６０、６１でエミッタ電極５９に挟まれた箇所（中央部）とエミッタ電極５９の外周部が被覆されており、エミッタ電極５９の端部近傍も被覆されている。この被覆の方法は図示しないが、全面に半硬化状のポリイミド膜を被覆し、その上にレジストマスクを形成する。このレジストマスクを用いて、ウェットエッチングでポリイミド膜をエッチングして不必要なポリイミド膜を除去する。その後、加熱処理して半硬化状のポリイミド膜を硬化させてポリイミド膜６０、６１が出来上がる。ポリイミド膜６０はエミッタ電極５９に挟まれた箇所（中央部）に被覆されたもので、ポリイミド膜６１はエミッタ電極５９の外周部を被覆したものである。
【００１０】
図１２は、大きな面積のＩＧＢＴチップのエミッタ電極上にはんだを介してヒートスプレッダを固着した場合の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
図１２において、ヒートスプレッダ６２はゲートライナー５６を跨いで配置されている。ゲートライナー５６の上部には、絶縁保護のために層間絶縁膜であるポリイミド膜６０が被覆している。尚、図中の５１は半導体基板、５２は酸化膜、５３はポリシリコンゲート配線、５４はＢＰＳＧ（ボロン・りんガラス）などの層間絶縁膜、５５はコンタクトホール、５７は外周部に形成されたゲートライナー、５８はゲートパッド、５９はエミッタ電極、６０は中央部のポリイミド膜、６１は外周部のポリイミド膜、６３ははんだ、７０はクラックである。
【００１１】
図１３は、ポリイミド膜の形状を示した図であり、同図（ａ）はポリイミド膜の表面と側面が直角に交わっている場合の図、同図（ｂ）はポリイミド膜の表面と側面げ鈍角で交わっている場合の図である。
前記したように、ポリイミド膜６０、６１はレジストマスクでウェットエッチングされるために、その端部上の角部は直角または鈍角になっている。
図１４は、図１３（ｂ）のポリイミド膜６０の角部の拡大図である。図１４で示すように、ポリイミド膜６０の端部上の角部を拡大すると曲率半径が１μｍ未満の微小円弧でポリイミド膜６０の表面と側面が連続して繋がっている。尚、図１３（ａ）の場合も同様に曲率半径が１μｍ未満の微小円弧でポリイミド膜６０の表面と側面が連続して繋がっている。
【００１２】
前述した冷熱繰り返し試験により、このようにポリイミド膜６０の端部上の角部の曲率半径が１μｍ未満と微小円弧の場合には、この箇所からはんだ６３の内部にクラック７０が発生する。
この発明の目的は、前記の課題を解決して、ゲートライナーを被覆している層間絶縁膜の端部上の角部からはんだ内へのクラックの発生を防止した半導体装置を提供することにある。
【課題を解決するための手段】
【００１３】
前記の目的を達成するために、半導体基板の第１主面に形成された複数の第１主電極と、前記第１主面に形成されたゲート電極パッドと、前記第１主面であって、少なくとも前記第１主電極に挟まれた箇所に形成され、前記ゲート電極パッドと接続されたゲートライナーと、該ゲートライナーを被覆する層間絶縁膜と、前記複数の第１主電極間を前記ゲートライナーをまたぐように配置され、前記複数の第１主電極にはんだ接合されたヒートスプレッダとを有する半導体装置において、前記層間絶縁膜の角部が面取りされてなる構成とする。
また、半導体基板の第１主面に形成された複数の第１主電極と、前記第１主面に形成されたゲート電極パッドと、前記第１主面であって、少なくとも前記第１主電極に挟まれた箇所に形成され、前記ゲート電極パッドと接続されたゲートライナーと、該ゲートライナーを被覆する層間絶縁膜と、前記複数の第１主電極間を前記ゲートライナーをまたぐように配置され、前記複数の第１主電極にはんだ接合されたヒートスプレッダとを有する半導体装置において、前記層間絶縁膜がさらに樹脂で被覆され、該樹脂の角部が面取りされてなる構成する。
【００１４】
また、前記面取りは、角部を所定の曲率半径で丸めたものであるとよい。
また、前記面取りは角部を１μｍ以上切り欠いたものであるとよい。
また、前記樹脂に導電性粒子が混在しているとよい。
また、前記導電性粒子は、銀，ニッケル，金，パラジウム，ならびにこれらの金属合金、もしくはカーボンのうち少なくとも１種であるとよい。
また、前記樹脂は、紫外線もしくは可視光線で硬化する光硬化性樹脂、あるいは熱硬化性樹脂であるとよい。
【発明の効果】
【００１５】
この発明によれば、ゲートライナーを被覆している層間絶縁膜であるポリイミド膜の端部上の角部を面取りしたことで、応力が集中が分散され角部を起点としてはんだ内へのクラック発生を防止することができる。
また、層間絶縁膜であるポリイミド膜の端部上の角部の曲率半径を１μｍ未満の場合、ポリイミド膜の表面を樹脂で被覆し、この樹脂の端部上の角部を面取りしたことで、角部を起点としてはんだ内へのクラック発生を防止することができる。
また、この樹脂の中に導電性物質２２を混在させることで、樹脂の熱伝導を良好にし、はんだ１３と樹脂２１を導電性物質を介して強固に固着させることができる。
はんだ内のクラック発生を防止することで、高信頼性のヒートスプレッダを有する半導体装置を供給することができる。
【発明を実施するための最良の形態】
【００１６】
実施の形態を以下の実施例にて説明する。
【実施例１】
【００１７】
図１は、この発明の第１実施例の半導体装置であり、ポリイミド膜を被覆する前のＩＧＢＴチップの要部平面図である。電流容量が大きいＩＧＢＴチップ１００では、エミッタ電極９をゲートライナー６で分割して、その分割されたエミッタ電極９の間にゲートライナー６を配置して、ＩＧＢＴチップ１００内でゲート信号が均等に伝達されるようにしている。ゲートライナー７はエミッタ電極９の外周部に形成されゲートライナー６と接続している。また、ゲートライナー７はゲートパッド８と接続する。
図２は、図１のＩＧＢＴチップに層間絶縁膜としてポリイミド膜を被覆した後の要部平面図である。ポリイミド膜１０、１１でエミッタ電極９に挟まれた箇所（中央部）とエミッタ電極９の外周部を被覆し、エミッタ電極９の端部近傍も被覆する。
図３は、この発明の第１実施例の半導体装置で、ヒートスプレッダを配置したときの要部構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）は同図（ｂ）のＡ部拡大図である。
【００１８】
半導体基板１上に酸化膜２（ゲート酸化膜も含む）を形成し、ポリシリコンで形成したＩＧＢＴの図示しないゲート電極と接続するポリシリコンゲート配線３をこの酸化膜２上に形成し、ポリシリコンゲート配線３上にＢＰＳＧ膜などの絶縁膜４を形成する。この絶縁膜４に開口部５を形成し、この開口部５を介して、ゲートライナー６、７およびゲートパッド８とポリシリコンゲート配線３を接続する。また図示しない開口部を介して図示しないＩＧＢＴのエミッタ領域と複数のエミッタ電極９を接続する。ゲートライナー６、７は、例えば、厚み（高さ）が５μｍ程度で幅が３０μｍ〜３５μｍ程度のＡｌで形成される。ゲートライナー６、７上を厚さ６μｍ程度のポリイミド膜１０、１１で被覆する。ゲートライナー６、７とポリイミド膜１０、１１を合わせた高さは１１μｍ程度となる。エミッタ電極９で挟まれた箇所において、ゲートライナー６上のポリイミド膜１０の端部上の角部を面取りする。面取りは角部を直線的に切り欠いたもの、角部を多面状に切り欠いたもの、図３（ｃ）の如くＲ形状に角部を丸めたものなどが適用できる。角部を直線的に切り欠くことにより鈍角の角部が２つとなって、１つの角部に集中していた応力が分散される。さらに多面状に切り欠けば鈍角の角部が多数となり応力は縒り分散される。また、特に、Ｒ形状に角部を丸めることで応力は偏ることなく均一に分散するのでクラックの発生を防止させるのに最も効果的である。なおこれらの面取りの形状は凹型治具１６の形状によって決めることができる。
【００１９】
このポリイミド膜１０の角部を面取りする方法について角部を丸める方法を例に説明する。全面に半硬化状のポリイミド膜を被覆し、その上にレジストマスクを形成する。このレジストマスクを用いて、ウェットエッチングでポリイミド膜をエッチングして不必要なポリイミド膜を除去する。半硬化状のポリイミド膜に図４に示す凹型治具１６を上から押し当て、半硬化状のポリイミド膜の端部上の角部を丸める。その後、加熱処理して半硬化状のポリイミド膜を硬化させて端部上の角部が丸められた中央部のポリイミド膜１０と外周部のポリイミド膜１１となる。このポリイミド膜１０の端部上の角部の曲率半径Ｒを１μｍ以上にする。このポリイミド膜１０、１１は加熱することで硬化する熱硬化型のポリイミド膜である。
エミッタ電極９上にエミッタ電極９で挟まれた箇所のゲートライナー６を跨いでヒートスプレッダ１２を配置し、エミッタ電極９とヒートスプレッダ１２をはんだ１３（Ｓｎ−３．５Ａｇはんだなど）で固着する。ヒートスプレッダ１２は高導電材であることは勿論のこと高熱伝導材であるとよい。例えば、銅，モリブデン，タングステンあるいはこれらの金属の合金などが材料として好適である。
【００２０】
図３（ｃ）に示すように、硬化後のポリイミド膜１０の端部上の角部（表面と側面が交わる箇所：曲率部）の曲率半径（以下、Ｒと称す）を１μｍ以上とする。
このように、ゲートライナー６を被覆しているポリイミド膜１０の端部上の角部を１μｍ以上のＲに丸めることで、冷熱繰り返し環境におけるこの箇所への応力を低減することができて、はんだ１３内へのクラックの発生を防止することができる。
図３（ｃ）で示すＲを確保する方法としては、前記したように、凹型治具１６を用いる方法や、図示しないが硬化後のポリイミド膜１０の端部上の角部を機械的に研削して面取りする方法がある。
つぎに、従来のように、硬化後のポリイミド膜の端部上の角部のＲが１μｍ未満と小さい場合でもはんだ内にクラックが発生しないようにできる方法について説明する。尚、このＲはポリイミド膜をレジストマスク用いてウェットエッチングしたときに自然に形成されるＲであり、そのＲは０．０１μｍ〜０．１μｍのオーダである。
【実施例２】
【００２１】
図５は、この発明の第２実施例の半導体装置の要部断面図である。第１実施例との違いは、ゲートライナー６上にを被覆しているポリイミド膜１０ａ上を樹脂２１でさらに被覆して、この樹脂２１の端部上の角部のＲを１μｍ以上とする。Ｒを１μｍ以上とすることで、はんだ１３内にクラックが発生することを防止することができる。
この樹脂２１の角部にＲを付ける方法は、Ｒが１μｍ未満のポリイミド膜１０ａの表面に液状の樹脂をディスペンサーにて適量塗布することで、ポリイミド膜１０ａの角部を被覆する液状の樹脂に表面張力により丸みがつく。その後、紫外線又は可視光線又は加熱によって液状の樹脂を硬化させて角部のＲが１μｍ以上の樹脂２１とする。所定のＲとするには、液状の樹脂の粘度を調整して行うとよい。その後、ヒートスプレッダ１２をエミッタ電極９にはんだ１３を介して固着する。樹脂２１としては、アクリル樹脂、エポキシ樹脂、シリコーン樹脂およびウレタン樹脂などが好適である。角部の面取り形状としてＲ形状以外のものも適用可能であるのは実施例１と同様である。
【実施例３】
【００２２】
図６は、この発明の第３実施例の半導体装置の要部断面図である。この図は図５に相当する要部断面図である。
第２実施例との違いは、図５の樹脂２１の中に、銀，ニッケル，金，カーボン，パラジウムなどの導電性物質２２を混在させた点である。これらの導電性物質２２を混在させることで、樹脂２１のみの場合より導電性と熱伝導性を高めることができる。また、樹脂２１の中に銀，ニッケル，金，パラジウムなどの金属を混在させることで、はんだ１３の冷却過程において樹脂２１の表面に露出した状態の導電性物質２２と合金層を形成し、はんだ１３と樹脂２１は導電性物質を介して強固に固着されヒートスプレッダの接合信頼性が向上する。
さらに、樹脂２１のなかに導電性物質として銀、ニッケル，金、カーボン，パラジウムなどの熱伝導性の高い粒子を混在させることで、樹脂２１のみの場合より熱伝導性を高めることができる。
【００２３】
この場合もはんだ１３と接する樹脂２１の端部上の角部のＲを１μｍ以上とすることで、はんだ１３にクラックが発生することを防止することができる。
尚、前記の第１実施例〜第３実施例では半導体装置として、ＩＧＢＴを例に挙げて説明したが、ＭＯＳＦＥＴやＭＯＳサイリスタなど他のスイッチングデバイスの場合にもこの発明が適用できることは勿論である。
【図面の簡単な説明】
【００２４】
【図１】この発明の第１実施例の半導体装置であり、ポリイミド膜を被覆する前のＩＧＢＴチップの要部平面図
【図２】図１のＩＧＢＴチップにポリイミド膜を被覆した後の要部平面図
【図３】この発明の第１実施例の半導体装置で、ヒートスプレッダを配置したときの要部構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）は（ｂ）のＡ部拡大図
【図４】ポリイミド膜の角部を丸めるための凹型治具の要部斜視図
【図５】この発明の第２実施例の半導体装置の要部断面図
【図６】この発明の第３実施例の半導体装置の要部断面図
【図７】ヒートスプレッダを有するＩＧＢＴモジュールの要部断面図
【図８】ヒートスプレッダをはんだ接合したＩＧＢＴチップの高温時の図
【図９】ヒートスプレッダをはんだ接合したＩＧＢＴチップの低温時の図
【図１０】大きな面積のＩＧＢＴチップのポリイミド膜を被覆する前の要部平面図
【図１１】図１０のＩＧＢＴチップにポリイミド膜を被覆した後の要部平面図
【図１２】大きな面積のＩＧＢＴチップ上にはんだを介してヒートスプレッダを接合した場合の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図１３】ポリイミド膜の形状を示した図であり、（ａ）はポリイミド膜の表面と側面が直角に交わっている場合の図、（ｂ）はポリイミド膜の表面と側面げ鈍角で交わっている場合の図
【図１４】図１３（ｂ）のポリイミド膜の角部の拡大図
【符号の説明】
【００２５】
１    半導体基板
２    酸化膜
３    ポリシリコンゲート配線
４    層間絶縁膜
５    コンタクトホール
６    ゲートライナー（中央部）
７    ゲートライナー（外周部）
８    ゲートパッド
９    エミッタ電極
１０、１０ａ  ポリイミド膜（中央部）
１１    ポリイミド膜（外周部）
１２    ヒートスプレッダ
１３    はんだ
１６    凹型治具
２１    樹脂
２２    導電性物質
１００    ＩＧＢＴチップ
【図１】
2007048889.tif 000003
【図２】
2007048889.tif 000004
【図３】
2007048889.tif 000005
【図４】
2007048889.tif 000006
【図５】
2007048889.tif 000007
【図６】
2007048889.tif 000008
【図７】
2007048889.tif 000009
【図８】
2007048889.tif 000010
【図９】
2007048889.tif 000011
【図１０】
2007048889.tif 000012
【図１１】
2007048889.tif 000013
【図１２】
2007048889.tif 000014
【図１３】
2007048889.tif 000015
【図１４】
2007048889.tif 000016