(57)【要約】【課題】発光層のより多くの部分でドーパント材料の濃度を最適値とすることにより有機ＥＬ素子の発光効率を高める。【解決手段】本発明の有機ＥＬ素子の製造方法は、気化したホスト材料と気化したドーパント材料とをそれぞれ第１及び第２ノズルから電極に向けて噴き出しながら第１及び第２動作を交互に各々少なくとも２回行って前記電極上に発光層を形成することを含み、前記第１及び第２動作の各々は前記第１及び第２ノズルの配列方向に平行な相対移動方向に前記第１及び第２ノズルを前記電極に対して相対的に移動させることを含み、前記第１及び第２動作の一方において前記配列方向と前記相対移動方向とは互いに等しく、前記第１及び第２動作の他方において前記配列方向と前記相対移動方向とは互いに逆であることを特徴とする。【選択図】      なし【特許請求の範囲】
【請求項１】
第１及び第２電極とそれらの間に介在した発光層とを具備し、前記発光層はホスト材料とドーパント材料とを含んだ混合物からなり、前記発光層において、その膜厚方向についての前記ドーパント材料の濃度プロファイルは２つ以上の極大値又は２つ以上の極小値を含んでいることを特徴とする有機ＥＬ素子。
【請求項２】
複数の画素を具備し、前記複数の画素の各々は請求項１に記載の有機ＥＬ素子を含んだことを特徴とする有機ＥＬ表示装置。
【請求項３】
第１及び第２電極とそれらの間に介在した発光層とを具備した有機ＥＬ素子の製造方法であって、
気化したホスト材料と気化したドーパント材料とをそれぞれ第１及び第２ノズルから前記第１電極に向けて噴き出しながら第１及び第２動作を交互に各々少なくとも２回行って前記第１電極上に前記発光層を形成することと、前記発光層上に前記第２電極を形成することとを含み、
前記第１及び第２動作の各々は前記第１及び第２ノズルの配列方向に平行な相対移動方向に前記第１及び第２ノズルを前記第１電極に対して相対的に移動させることを含み、前記第１及び第２動作の一方において前記配列方向と前記相対移動方向とは互いに等しく、前記第１及び第２動作の他方において前記配列方向と前記相対移動方向とは互いに逆であることを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機エレクトロルミネッセンス（ＥＬ）素子、有機ＥＬ表示装置、及び有機ＥＬ素子の製造方法に関する。
【背景技術】
【０００２】
有機ＥＬ素子は、発光層を含む有機物層を一対の電極で挟んだ構造を有している。発光層は、通常、ホスト材料とドーパント材料とを含んだ混合物からなる。発光層は、例えば、特許文献１に記載されるような真空蒸着法により形成することができる。
【０００３】
ところで、有機ＥＬ素子の発光効率を高めるうえでは、発光層内の全ての部分でドーパント材料の濃度を最適値とすることが理想的である。しかしながら、通常、発光層において、ドーパント材料の濃度は、膜厚方向に沿って単調増加しているか又は単調減少している。そのため、発光層の主面と平行な一平面でしか、ドーパント材料の濃度は最適値とはならない。このような理由で、多くの有機ＥＬ素子には、発光効率が低いという問題がある。
【特許文献１】特開２００３−１５７９７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、発光層のより多くの部分でドーパント材料の濃度を最適値とすることにより有機ＥＬ素子の発光効率を高めることにある。
【課題を解決するための手段】
【０００５】
本発明の第１側面によると、第１及び第２電極とそれらの間に介在した発光層とを具備し、前記発光層はホスト材料とドーパント材料とを含んだ混合物からなり、前記発光層において、その膜厚方向についての前記ドーパント材料の濃度プロファイルは２つ以上の極大値又は２つ以上の極小値を含んでいることを特徴とする有機ＥＬ素子が提供される。
【０００６】
本発明の第２側面によると、複数の画素を具備し、前記複数の画素の各々は第１側面に係る有機ＥＬ素子を含んだことを特徴とする有機ＥＬ表示装置が提供される。
【０００７】
本発明の第３側面によると、第１及び第２電極とそれらの間に介在した発光層とを具備した有機ＥＬ素子の製造方法であって、気化したホスト材料と気化したドーパント材料とをそれぞれ第１及び第２ノズルから前記第１電極に向けて噴き出しながら第１及び第２動作を交互に各々少なくとも２回行って前記第１電極上に前記発光層を形成することと、前記発光層上に前記第２電極を形成することとを含み、前記第１及び第２動作の各々は前記第１及び第２ノズルの配列方向に平行な相対移動方向に前記第１及び第２ノズルを前記第１電極に対して相対的に移動させることを含み、前記第１及び第２動作の一方において前記配列方向と前記相対移動方向とは互いに等しく、前記第１及び第２動作の他方において前記配列方向と前記相対移動方向とは互いに逆であることを特徴とする方法が提供される。
【発明の効果】
【０００８】
本発明によると、発光層のより多くの部分でドーパント材料の濃度を最適値とし、これにより有機ＥＬ素子の発光効率を高めることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１０】
図１は、本発明の一態様に係るプロセスで使用可能な真空蒸着装置の一例を概略的に示す図である。図２は、図１の真空蒸着装置が含む蒸発ユニットを概略的に示す断面図である。
【００１１】
図１の真空蒸着装置は、真空排気系に接続された真空チャンバＶＣを含んでいる。この真空チャンバＶＣは、典型的には、複数の真空チャンバで薄膜を順次成膜するマルチチャンバ型枚葉式装置に組み込まれる。
【００１２】
真空チャンバＶＣ内には、基板ホルダＨＬＤと、蒸発ユニットＥＵと、図示しない膜厚センサとが配置されている。
【００１３】
基板ホルダＨＬＤは、基板ＡＳを、その被成膜面が蒸発ユニットＥＵと向き合うように着脱可能に支持している。この例では、基板ホルダＨＬＤは、マスクＭＳＫを支持するマスクホルダを兼ねている。
【００１４】
膜厚センサは、例えば、水晶板の両面に電極を配置した構造を含んでおり、図示しないコントローラと共に水晶膜厚計を構成している。膜厚センサは、基板ＡＳとＸ１方向に隣り合うように配置されている。典型的には、膜厚センサは、その検出部の高さが基板ＡＳの被成膜面の高さとほぼ等しくなるように配置される。
【００１５】
蒸発ユニットＥＵは、図２に示すように、坩堝ＣＲ１及びＣＲ２と、図示しないヒータと、蓋ＣＰ１及びＣＰ２と、堆積シールドＤＳとを含んでいる。
【００１６】
坩堝ＣＲ１及びＣＲ２は、Ｘ１方向とＺ１方向とに垂直なＹ１方向に細長い形状を有している。坩堝ＣＲ１及びＣＲ２は、それぞれ蒸発材料ＥＭ１及びＥＭ２を収容する。坩堝ＣＲ１及びＣＲ２は、例えば、石英、金属材料、カーボンなどからなる。
【００１７】
ヒータは、例えば抵抗加熱ヒータである。ヒータは、坩堝ＣＲ１及びＣＲ２を加熱し、これにより、それらに収容された蒸発材料ＥＭ１及びＥＭ２を蒸発させる。これらヒータに供給する電力の大きさは、図示しない膜厚センサからの出力に基づき、図示しないコントローラによって制御する。
【００１８】
蓋ＣＰ１及びＣＰ２は、それぞれ坩堝ＣＲ１及びＣＲ２の開口を塞いでいる。蓋ＣＰ１及びＣＰ２には、Ｙ１方向に細長い１つの貫通孔が設けられているか、又は、Ｙ１方向に並んだ複数の貫通孔が設けられている。蓋ＣＰ１の貫通孔を設けた部分は、気化した蒸発材料ＥＭ１を噴出するノズルＮＺＬ１としての役割を果たす。蓋ＣＰ２の貫通孔を設けた部分は、気化した蒸発材料ＥＭ２を噴出するノズルＮＺＬ２としての役割を果たす。蓋ＣＰ１及びＣＰ２の材料としては、例えば、石英、金属材料、カーボンなどを使用することができる。
【００１９】
堆積シールドＤＳは、一対のシールド板ＳＰを含んでいる。これらシールド板ＳＰの主面は、Ｙ１方向に平行であり且つＸ１方向と交差している。シールド板ＳＰは、ノズルＮＺＬ１及びＮＺＬ２を挟んでいる。シールド板ＳＰは、ノズルＮＺＬ１から噴出した蒸発材料ＥＭ１の流れの向きと、ノズルＮＺＬ２から噴出した蒸発材料ＥＭ２の流れの向きとを規制する役割を果たす。
【００２０】
この真空蒸着装置は、図示しない移動機構と図示しないコントローラとをさらに含んでいる。
【００２１】
移動機構は、基板ＡＳに対して、蒸発ユニットＥＵをＸ１方向に相対的に移動させる。典型的には、移動機構は、蒸発ユニットＥＵをＸ１方向に移動させる。
【００２２】
コントローラは、移動機構と膜厚センサとヒータとに接続されている。コントローラは、移動機構の動作を制御する。加えて、コントローラは、膜厚センサの出力に基づいてヒータに供給する電力の大きさを制御する。
【００２３】
図３は、本発明の一態様に係るプロセスで製造可能な有機ＥＬ表示装置の一例を概略的に示す平面図である。図４は、図３の有機ＥＬ表示装置で使用可能な表示パネルの一例を概略的に示す断面図である。図５は、図４の表示パネルが含み得る有機ＥＬ素子の一例を概略的に示す断面図である。なお、図４では、表示パネルを、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。
【００２４】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、図３に示すように、表示パネルＤＰと、映像信号線ドライバＸＤＲと、走査信号線ドライバＹＤＲとを含んでいる。
【００２５】
表示パネルＤＰは、図３及び図４に示すように、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００２６】
基板ＳＵＢ上には、図４に示すように、アンダーコート層ＵＣが形成されている。アンダーコート層ＵＣは、例えば、基板ＳＵＢ上にＳｉＮx層とＳｉＯx層とをこの順に積層してなる。
【００２７】
アンダーコート層ＵＣ上では、半導体層ＳＣが配列している。各半導体層ＳＣは、例えば、ｐ型領域とｎ型領域とを含んだポリシリコン層である。
【００２８】
アンダーコート層ＵＣ上では、図示しない下部電極がさらに配列している。これら下部電極は、例えば、ｎ+型ポリシリコン層である。
【００２９】
半導体層ＳＣ及び下部電極は、ゲート絶縁膜ＧＩで被覆されている。ゲート絶縁膜ＧＩは、例えばＴＥＯＳ（tetraethyl orthosilicate）などを用いて形成することができる。
【００３０】
ゲート絶縁膜ＧＩ上には、図３に示す走査信号線ＳＬ１及びＳＬ２が形成されている。走査信号線ＳＬ１及びＳＬ２は、図３に示すように、各々が後述する画素ＰＸの行方向（Ｘ２方向）に延びており、画素ＰＸの列方向（Ｙ２方向）に配列している。走査信号線ＳＬ１及びＳＬ２は、例えばＭｏＷなどからなる。
【００３１】
ゲート絶縁膜ＧＩ上では、図示しない上部電極がさらに配列している。これら上部電極は、例えばＭｏＷなどからなる。上部電極は、走査信号線ＳＬ１及びＳＬ２と同一の工程で形成することができる。
【００３２】
走査信号線ＳＬ１及びＳＬ２のそれぞれは半導体層ＳＣと交差しており、これら交差部は薄膜トランジスタを構成している。また、上部電極は半導体層ＳＣと交差しており、これら交差部も薄膜トランジスタを構成している。具体的には、走査信号線ＳＬ１と半導体層ＳＣとの交差部が形成している薄膜トランジスタは、図３及び図４に示す出力制御スイッチＳＷａである。走査信号線ＳＬ２と半導体層ＳＣとの交差部が形成している薄膜トランジスタは、図３に示すダイオード接続スイッチＳＷｃ及び映像信号供給制御スイッチＳＷｂである。上部電極と半導体層ＳＣとの交差部が形成している薄膜トランジスタは、図３に示す駆動制御素子ＤＲである。
【００３３】
なお、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃには、トップゲート型のｐチャネル薄膜トランジスタを使用している。また、図４において参照符号Ｇで示す部分は、走査信号線ＳＬ１に接続された、スイッチＳＷａのゲートである。
【００３４】
上部電極は、下部電極と向き合っている。上部電極と下部電極とそれらの間に介在している絶縁膜ＧＩとは、図３に示すキャパシタＣを構成している。
【００３５】
ゲート絶縁膜ＧＩ、走査信号線ＳＬ１及びＳＬ２、並びに上部電極は、図４に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。
【００３６】
層間絶縁膜ＩＩ上には、図３に示す映像信号線ＤＬと電源線ＰＳＬとが形成されている。層間絶縁膜ＩＩ上には、図４に示すソース電極ＳＥ及びドレイン電極ＤＥがさらに形成されている。
【００３７】
映像信号線ＤＬは、図１に示すように、各々がＹ２方向に延びており、Ｘ２方向に配列している。映像信号線ＤＬは、画素ＰＸが含む映像信号供給制御スイッチＳＷｂのドレインに接続されている。
【００３８】
電源線ＰＳＬは、この例では、各々がＹ２方向に延びており、Ｘ２方向に配列している。電源線ＰＳＬは、駆動制御素子ＤＲのソースに接続されている。
【００３９】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩ及びゲート絶縁膜ＧＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインにそれぞれ接続されている。ソース電極ＳＥ及びドレイン電極ＤＥは、画素ＰＸが含む素子間の接続に利用している。
【００４０】
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。これらは、同一工程で形成可能である。
【００４１】
映像信号線ＤＬと電源線ＰＳＬとソース電極ＳＥとドレイン電極ＤＥとは、図４に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００４２】
パッシベーション膜ＰＳ上では、画素電極ＰＥが配列している。各画素電極ＰＥは、パッシベーション膜ＰＳに設けたコンタクトホールを介して、図４のドレイン電極ＤＥに接続されている。
【００４３】
画素電極ＰＥは、この例では光透過性の前面電極である。また、画素電極ＰＥは、この例では陽極である。画素電極ＰＥの材料としては、例えば、ＩＴＯ（indium tin oxide）などの透明導電性酸化物を使用することができる。
【００４４】
パッシベーション膜ＰＳ上には、さらに、隔壁絶縁層ＰＩが形成されている。隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、画素電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、画素電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００４５】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００４６】
画素電極ＰＥ上には、活性層として、図５に示す発光層ＥＭＴを含んだ有機物層ＯＲＧが形成されている。発光層ＥＭＴは、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層ＥＭＴに加え、正孔輸送層ＨＴ及び電子輸送層ＥＴ、並びに、図示しない正孔注入層、正孔ブロッキング層、及び電子注入層などもさらに含むことができる。
【００４７】
発光層ＥＭＴは、具体的には、ホスト材料とゲスト材料とを含んだ混合物からなる。  
ホスト材料としては、アントラセン類、アミン類、スチリル類、シロール類、アゾール類、ポリフェニル類、金属錯体類などの有機物又は有機金属化合物を使用することができる。例えば、ホスト材料として、ジフェニルアントラセン誘導体、ビスカルバゾール、スチリルアミン、ジスチリルアリーレン、オキサゾール、オキサジアゾール、ベンゾイミダゾール、トリス（８−ヒドロキシキノレート）アルミニウム（Ａｌｑ3）などを使用してもよい。
【００４８】
ドーパント材料としては、ジシアノメチレンピラン類、ジシアノ類、フェノキサゾン類、チオキサンテン類、ルブレン類、スチリル類、クマリン類、キナクリドン類、縮合多環芳香環類、重金属錯体類などの有機物又は有機金属化合物を使用することができる。例えば、ドーパント材料として、クマリン、ルブレン、ペリレン、アザチオキサンテン、Ｎ−メチルキナクリドン、ジフェニルナフタセン、ペリフランテン、フェニルピリジンをイリジウムに３配位させた錯体（Ｉｒ（ｐｐｙ）3）などを使用してもよい。
【００４９】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、図４及び図５に示す対向電極ＣＥで被覆されている。この例では、対向電極ＣＥは、画素ＰＸ間で互いに接続された電極，すなわち共通電極，である。また、この例では、対向電極ＣＥは、陰極であり且つ光反射性の背面電極である。対向電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥと、有機物層ＯＲＧと、対向電極ＣＥとを含んでいる。
【００５０】
画素ＰＸは、図３に示すように、駆動制御素子ＤＲと、スイッチＳＷａ乃至ＳＷｃと、有機ＥＬ素子ＯＬＥＤと、キャパシタＣとを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷａ乃至ＳＷｃにはｐチャネル薄膜トランジスタを使用している。
【００５１】
駆動制御素子ＤＲと出力制御スイッチＳＷａと有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、電源端子ＮＤ１は高電位電源端子であり、電源端子ＮＤ２は低電位電源端子である。
【００５２】
具体的には、駆動制御素子ＤＲのソースは電源端子ＮＤ１に接続されており、有機ＥＬ素子ＯＬＥＤの対向電極ＣＥは電源端子ＮＤ２に接続されている。出力制御スイッチＳＷａは、駆動制御素子ＤＲのドレインと有機ＥＬ素子ＯＬＥＤの画素電極ＰＥとの間に接続されており、そのゲートは走査信号線ＳＬ１に接続されている。
【００５３】
キャパシタＣは、定電位端子ＮＤ１’と駆動制御素子ＤＲのゲートとの間に接続されている。この例では、キャパシタＣは、下部電極が電源線ＰＳＬに接続されており、上部電極が駆動制御素子ＤＲのゲートに接続されている。
【００５４】
映像信号供給制御スイッチＳＷｂは、映像信号線ＤＬと駆動制御素子ＤＲのドレインとの間に接続されている。映像信号供給制御スイッチＳＷｂのゲートは、走査信号線ＳＬ２に接続されている。
【００５５】
ダイオード接続スイッチＳＷｃは、駆動制御素子ＤＲのドレインとゲートとの間に接続されている。ダイオード接続スイッチＳＷｃのゲートは、走査信号線ＳＬ２に接続されている。
【００５６】
なお、この表示パネルＤＰから有機物層ＯＲＧと対向電極ＣＥとを省略したものがアレイ基板ＡＳに相当している。
【００５７】
映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、この例では、表示パネルＤＰにＣＯＧ（chip on glass）実装している。映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲは、ＣＯＧ実装する代わりに、ＴＣＰ（tape carrier package）実装してもよい。
【００５８】
映像信号線ドライバＸＤＲには、映像信号線ＤＬが接続されている。この例では、映像信号線ドライバＸＤＲには、電源線ＰＳＬがさらに接続されている。映像信号線ドライバＸＤＲは、映像信号線ＤＬに映像信号として電流信号を出力すると共に、電源線ＰＳＬに電源電圧を供給する。
【００５９】
走査信号線ドライバＹＤＲには、走査信号線ＳＬ１及びＳＬ２が接続されている。この例では、走査信号線ドライバＹＤＲは、走査信号線ＳＬ１及びＳＬ２にそれぞれ走査信号として電圧信号を出力する。
【００６０】
この有機ＥＬ表示装置で画像を表示する場合、例えば、走査信号線ＳＬ１及びＳＬ２の各々を線順次駆動する。そして、或る行の画素ＰＸに映像信号を書き込む書込期間では、まず、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷａを開く（ＯＦＦ）走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷｂ及びＳＷｃを閉じる（ＯＮ）走査信号を電圧信号として出力する。この状態で、映像信号線ドライバＸＤＲから、先の画素ＰＸが接続された映像信号線ＤＬに映像信号を電流信号としてそれぞれ出力し、駆動制御素子ＤＲのゲート−ソース間電圧を、先の映像信号に対応した大きさに設定する。その後、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷｂ及びＳＷｃを開く（ＯＦＦ）走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷａを閉じる（ＯＮ）走査信号を電圧信号として出力する。
【００６１】
スイッチＳＷａを閉じ（ＯＮ）ている有効表示期間では、有機ＥＬ素子ＯＬＥＤには、駆動制御素子ＤＲのゲート−ソース間電圧に対応した大きさの駆動電流が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流の大きさに対応した輝度で発光する。
【００６２】
この有機ＥＬ表示装置は、例えば、以下の方法で製造することができる。  
まず、アレイ基板を準備し、その画素電極ＰＥ上に有機物層ＯＲＧ及び対向電極ＣＥを順次形成する。有機物層ＯＲＧが含む発光層ＥＭＴは、後で詳述するように、図１の真空蒸着装置を用いて形成する。また、典型的には、有機物層ＯＲＧが含む発光層ＥＭＴ以外の層及び対向電極ＣＥも真空蒸着法により形成する。次いで、このようにして得られた有機ＥＬ素子ＯＬＥＤを封止し、表示パネルＤＰを完成する。さらに、表示パネルＤＰに映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲを実装する。以上のようにして、有機ＥＬ表示装置を完成する。
【００６３】
発光層ＥＭＴは、例えば、以下の方法で形成する。  
まず、真空チャンバＶＣ内を真空とする。このとき、坩堝ＣＲ１は蒸発材料ＥＭ１としてホスト材料を収容しており、坩堝ＣＲ２は蒸発材料ＥＭ２としてドーパント材料を収容している。
【００６４】
次に、図示しないヒータに電力を供給し、坩堝ＣＲ１及びＣＲ２を十分に昇温させる。坩堝ＣＲ１及びＣＲ２は、例えば５００℃以下に、典型的には３００℃乃至４００℃に昇温させる。これにより、坩堝ＣＲ１内のホスト材料ＥＭ１と坩堝ＣＲ２内のドーパント材料ＥＭ２とを気化させる。
【００６５】
坩堝ＣＲ１内で気化したホスト材料ＥＭ１及び坩堝ＣＲ２内で気化したドーパント材料ＥＭ２は、それぞれ、ノズルＮＺＬ１及びＮＺＬ２から噴き出す。ノズルＮＺＬ１及びＮＺＬ２から噴き出たホスト材料ＥＭ１及びドーパント材料ＥＭ２は、膜厚センサの検出部に堆積する。コントローラは、膜厚センサの出力に基づいて、ヒータに供給する電力の大きさを制御する。このフィードバック制御により、ホスト材料ＥＭ１及びドーパント材料ＥＭ２の蒸着レートを目標値とほぼ等しくする。
【００６６】
その後、画素電極ＰＥ上に正孔輸送層ＨＴを形成したアレイ基板ＡＳを、真空を維持したまま、真空チャンバＶＣ内に搬送する。真空チャンバＶＣでは、アレイ基板ＡＳは、隔壁絶縁層ＰＩが下方を向くように基板ホルダＨＬＤに支持させる。すなわち、アレイ基板ＡＳは、図１のＺ１方向と図４のＺ２方向とが一致するように、基板ホルダＨＬＤに支持させる。
【００６７】
続いて、第１動作を行う。すなわち、ノズルＮＺＬ１及びＮＺＬ２からホスト材料ＥＭ１及びドーパント材料ＥＭ２を噴き出させたまま、蒸発ユニットＥＵをＸ１方向に一定の速度で移動させる。ノズルＮＺＬ１及びＮＺＬ２から噴き出たホスト材料ＥＭ１及びドーパント材料ＥＭ２は、堆積シールドＤＳによって流れの向きを規制され、マスクＭＳＫに設けた貫通孔を通って正孔輸送層ＨＴ上に堆積する。
【００６８】
蒸発ユニットＥＵがアレイ基板ＡＳの正面を横切った後、第２動作を行う。すなわち、ノズルＮＺＬ１及びＮＺＬ２からホスト材料ＥＭ１及びドーパント材料ＥＭ２を噴き出させたまま、蒸発ユニットＥＵを逆向きに一定の速度で移動させる。ノズルＮＺＬ１及びＮＺＬ２から噴き出たホスト材料ＥＭ１及びドーパント材料ＥＭ２は、堆積シールドＤＳによって流れの向きを規制され、マスクＭＳＫに設けた貫通孔を通って正孔輸送層ＨＴ上に堆積する。
【００６９】
これら第１及び第２動作を、交互に各２回以上行う。このようにして、発光層ＥＭＴが得られる。
【００７０】
次に、真空を維持したまま、成膜後のアレイ基板ＡＳを真空チャンバＶＣから搬出し、蒸発ユニットＥＵを膜厚センサＳＮＳの下方に移動させる。次いで、２枚目のアレイ基板ＡＳを真空チャンバＶＣに搬入すると共に、先のフィードバック制御を行う。その後、２枚目のアレイ基板ＡＳに対しても、１枚目のアレイ基板ＡＳに対して行ったのと同様の成膜を行う。３枚目以降のアレイ基板ＡＳは、これと同様の方法により処理する。
【００７１】
この方法によると、膜厚方向についてのドーパント材料の濃度プロファイルが２つ以上の極大値又は２つ以上の極小値を含んだ発光層ＥＭＴが得られる。これについて、図６乃至図９を参照しながら説明する。
【００７２】
図６は、被成膜面の蒸発ユニットに対する相対位置と蒸着レートとの関係の例を示すグラフである。図中、横軸は、被成膜面内での基準位置からのＸ１方向に沿った距離を示しており、縦軸は蒸着レートを示している。なお、この基準位置は、被成膜面内であって、ノズルＮＺＬ１からの距離とノズルＮＺＬ２からの距離とが等しい位置である。また、図６において、曲線ＣHはホスト材料ＥＭ１の蒸着レートを示し、曲線ＣDはドーパント材料ＥＭ２の蒸着レートを示している。
【００７３】
曲線ＣHで示すデータは、ホスト材料ＥＭ１のみを蒸発させながら、蒸発ユニットＥＵを静止させた状態での膜厚センサによる蒸着レートの測定と、蒸発ユニットＥＵのＸ１方向へのシフトとを交互に行うことにより得られたものである。また、曲線ＣDで示すデータは、ドーパント材料ＥＭ２のみを蒸発させながら、蒸発ユニットＥＵを静止させた状態での膜厚センサによる蒸着レートの測定と、蒸発ユニットＥＵのＸ１方向へのシフトとを交互に行うことにより得られたものである。
【００７４】
なお、ホスト材料ＥＭ１とドーパント材料ＥＭ２とを同時に蒸発させながら、蒸発ユニットＥＵを静止させた状態での膜厚センサによる蒸着レートの測定と、蒸発ユニットＥＵのＸ１方向へのシフトとを交互に行うことにより得られたデータは、曲線ＣHで示すデータと曲線ＣDで示すデータとの和にほぼ等しかった。したがって、ホスト材料ＥＭ１とドーパント材料ＥＭ２とを同時に蒸発させた場合には、ホスト材料ＥＭ１の蒸着レートプロファイルは曲線ＣHとほぼ等しく、ドーパント材料ＥＭ２の蒸着レートプロファイルは曲線ＣDとほぼ等しいと推定される。
【００７５】
ホスト材料ＥＭ１の蒸着レートは、ノズルＮＺＬ１の正面又はその近傍で大きく、そこから離れるに従って小さくなる。他方、ドーパント材料ＥＭ２の蒸着レートは、ノズルＮＺＬ２の正面又はその近傍で大きく、そこから離れるに従って小さくなる。ノズルＮＺＬ１とノズルＮＺＬ２とはＸ１方向に並んでいるので、図６に示すように、ホスト材料ＥＭ１の蒸着レートが最大となる位置と、ドーパント材料ＥＭ２の蒸着レートが最大となる位置とは一致しない。したがって、被成膜面上の堆積物中に占めるドーパント材料ＥＭ２の割合は、Ｘ１方向に沿った位置に応じて変化する。
【００７６】
図７は、第１動作を１回のみ行うことにより得られる発光層における、ドーパント材料の膜厚方向についての濃度プロファイルの例を示すグラフである。図中、横軸は被成膜面からの距離を示し、縦軸はドーパント材料の濃度を示している。
【００７７】
図７に示すドーパント材料の濃度プロファイルを有する発光層ＥＭＴは、静止時に図６の蒸着レートでホスト材料ＥＭ１及びドーパント材料ＥＭ２を堆積させる蒸発ユニットＥＵを、Ｘ１方向に等速度で１回のみ移動させることにより得られる。すなわち、蒸発ユニットＥＵをＸ１方向に１回のみ移動させることにより得られる発光層ＥＭＴでは、ドーパント材料の膜厚方向に沿った濃度は単調増加又は単調減少する。そのため、発光層ＥＭＴの主面と平行な一平面でしか、ドーパント材料ＥＭＴの濃度は最適値とはならない。
【００７８】
図８は、第１及び第２動作を交互に各々２回行うことにより得られる発光層における、膜厚方向についてのドーパント材料の濃度プロファイルの例を示すグラフである。図中、横軸は被成膜面からの距離を示し、縦軸はドーパント材料の濃度を示している。
【００７９】
図８に示すドーパント材料の濃度プロファイルを有する発光層ＥＭＴは、静止時に図６の蒸着レートでホスト材料ＥＭ１及びドーパント材料ＥＭ２を堆積させる蒸発ユニットＥＵを、Ｘ１方向に等速度で移動させる第１動作と、これとは逆向きに等速度で移動させる第２動作とを交互に各々２回行うことにより得られる。すなわち、蒸発ユニットＥＵのＸ１方向に沿った前進及び後退運動を交互に各々２回行うことにより得られる発光層ＥＭＴでは、ドーパント材料の膜厚方向に沿った濃度は２つの極大値と１つの極小値とを含んでいる。
【００８０】
そのため、ドーパント材料の濃度の最適値が先の極大値よりも小さく且つ先の極小値よりも大きければ、発光層ＥＭＴの主面と平行な４つの平面で、ドーパント材料ＥＭＴの濃度は最適値となる。したがって、図８を参照しながら説明した方法で発光層ＥＭＴを形成すると、図７を参照しながら説明した方法で発光層ＥＭＴを形成した場合と比較して、有機ＥＬ素子ＯＬＥＤの発光効率を高めることができる。
【００８１】
なお、蒸発材料ＥＭ１としてホスト材料を使用し且つ蒸発材料ＥＭ２としてドーパント材料を使用する代わりに、蒸発材料ＥＭ１としてドーパント材料を使用し且つ蒸発材料ＥＭ２としてホスト材料を使用すると、ドーパント材料の膜厚方向に沿った濃度が１つの極大値と２つの極小値とを含んだ発光層ＥＭＴが得られる。
【００８２】
図９は、第１及び第２動作を交互に各々２回行うことにより得られる発光層における、膜厚方向についてのドーパント材料の濃度プロファイルの他の例を示すグラフである。図中、横軸は被成膜面からの距離を示し、縦軸はドーパント材料の濃度を示している。
【００８３】
図９に示すドーパント材料の濃度プロファイルを有する発光層ＥＭＴは、蒸発材料ＥＭ１としてホスト材料を使用し且つ蒸発材料ＥＭ２としてドーパント材料を使用する代わりに、蒸発材料ＥＭ１としてドーパント材料を使用し且つ蒸発材料ＥＭ２としてホスト材料を使用したこと以外は、図８を参照しながら説明したのと同様の方法により得られる。この方法によると、図８を参照しながら説明した方法と同様、図７を参照しながら説明した方法と比較して、有機ＥＬ素子ＯＬＥＤの発光効率を高めることができる。
【００８４】
第１及び第２動作を各々１回行った場合、第１動作を１回のみ行った場合や第２動作を１回のみ行った場合と比較すれば、有機ＥＬ素子ＯＬＥＤの発光効率を高めることができる。しかしながら、高い発光効率を実現する観点では、第１及び第２動作を交互に各々２回以上行うことが有利である。これについて、図１０を参照しながら説明する。
【００８５】
図１０は、第１及び第２動作の各々の回数と有機ＥＬ素子の発光効率との関係の例を示すグラフである。図中、横軸は第１及び第２動作の各々の回数を示し、縦軸は有機ＥＬ素子ＯＬＥＤの発光効率を示している。
【００８６】
図１０に示すように、第１及び第２動作を交互に各々２回以上行った場合、第１及び第２動作を各々１回行った場合と比較して、有機ＥＬ素子ＯＬＥＤの発光効率は著しく高い。このように、第１及び第２動作を交互に各々２回以上行うと、第１動作を１回のみ行った場合や第２動作を１回のみ行った場合と比較して著しく高い発光効率を実現できるのは勿論、第１及び第２動作を各々１回行った場合と比較しても著しく高い発光効率を実現することができる。
【００８７】
本態様では、蒸発ユニットＥＵを移動させる構成を採用したが、その代わりに、基板ＳＵＢを移動させる構成を採用してもよい。また、本態様に係る真空蒸着装置は、マルチチャンバ型枚葉式装置に組み込まれてもよく、インライン型バッチ式の製造装置に組み込まれてもよい。
【図面の簡単な説明】
【００８８】
【図１】本発明の一態様に係るプロセスで使用可能な真空蒸着装置の一例を概略的に示す図。
【図２】図１の真空蒸着装置が含む蒸発ユニットを概略的に示す断面図。
【図３】本発明の一態様に係るプロセスで製造可能な有機ＥＬ表示装置の一例を概略的に示す平面図。
【図４】図３の有機ＥＬ表示装置で使用可能な表示パネルの一例を概略的に示す断面図。
【図５】図４の表示パネルが含み得る有機ＥＬ素子の一例を概略的に示す断面図。
【図６】被成膜面の蒸発ユニットに対する相対位置と蒸着レートとの関係の例を示すグラフ。
【図７】第１動作を１回のみ行うことにより得られる発光層における、ドーパント材料の膜厚方向についての濃度プロファイルの例を示すグラフ。
【図８】第１及び第２動作を交互に各々２回行うことにより得られる発光層における、膜厚方向についてのドーパント材料の濃度プロファイルの例を示すグラフ。
【図９】第１及び第２動作を交互に各々２回行うことにより得られる発光層における、膜厚方向についてのドーパント材料の濃度プロファイルの他の例を示すグラフ。
【図１０】第１及び第２動作の各々の回数と有機ＥＬ素子の発光効率との関係の例を示すグラフ。
【符号の説明】
【００８９】
ＡＳ…アレイ基板、Ｃ…キャパシタ、ＣD…曲線、ＣH…曲線、ＣＥ…対向電極、ＣＰ１…蓋、ＣＰ２…蓋、ＣＲ１…坩堝、ＣＲ２…坩堝、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＰ…表示パネル、ＤＲ…駆動制御素子、ＤＳ…堆積シールド、ＥＭ１…蒸発材料、ＥＭ２…蒸発材料、ＥＭＴ…発光層、ＥＴ…電子輸送層、ＥＵ…蒸発ユニット、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＨＬＤ…基板ホルダ、ＨＴ…正孔輸送層、ＩＩ…層間絶縁膜、ＭＳＫ…マスク、ＮＤ１…電源端子、ＮＤ１’…定電位端子、ＮＤ２…電源端子、ＮＺＬ１…ノズル、ＮＺＬ２…ノズル、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＰ…シールド板、ＳＵＢ…絶縁基板、ＳＷａ…出力制御スイッチ、ＳＷｂ…映像信号供給制御スイッチ、ＳＷｃ…ダイオード接続スイッチ、ＵＣ…アンダーコート層、ＶＣ…真空チャンバ、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【図１】
2007036157.tif 000002
【図２】
2007036157.tif 000003
【図３】
2007036157.tif 000004
【図４】
2007036157.tif 000005
【図５】
2007036157.tif 000006
【図６】
2007036157.tif 000007
【図７】
2007036157.tif 000008
【図８】
2007036157.tif 000009
【図９】
2007036157.tif 000010
【図１０】
2007036157.tif 000011