(57)【要約】【課題】  絶縁基板に，抵抗膜と，その両端に対する端子電極とを形成して成るチップ抵抗器において，その大電力化と，耐サージ特性の向上とを図る。【解決手段】  矩形にした絶縁基板２における左右両側面２′に，半田接続用の端子電極３を形成する一方，前記絶縁基板における上面のうち前記両端子電極間の部分に，両端が両端子電極に導通する複数個の抵抗膜４を，並列に並べて形成し，この抵抗膜の各々を，その一端における端子電極からその他端における端子電極に向かってつづら折りに構成する。【選択図】                図１
2007036012.tif 000002
【特許請求の範囲】
【請求項１】
矩形にした絶縁基板における左右両側面に，半田接続用の端子電極を形成する一方，前記絶縁基板における上面のうち前記両端子電極間の部分に，両端が両端子電極に導通する複数個の抵抗膜を，並列に並べて形成し，この抵抗膜の各々を，その一端における端子電極からその他端における端子電極に向かってつづら折りに構成することを特徴とする大電力用チップ抵抗器。
【請求項２】
前記請求項１の記載において，前記絶縁基板が長方形であり，前記両端子電極が，前記絶縁基板における左右両長手側面に形成されていることを特徴とする大電力用チップ抵抗器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，チップ型にした絶縁基板の表面に抵抗膜を形成して成るチップ抵抗器のうち，大電力に対応できるように構成したチップ抵抗器に関するものである。
【背景技術】
【０００２】
従来，この種のチップ抵抗器Ａは，例えば，特許文献１等に記載され，且つ，図４に示すように，長さ寸法がＬで，幅寸法がＷの長方形にした絶縁基板Ａ１の上面に，抵抗膜Ａ２を絶縁基板Ａ１における長さ方向に延びるように形成する一方，前記絶縁基板Ａ１における長さ方向の両端面Ａ１′に，前記抵抗膜Ａ２の両端に対する端子電極Ａ３を形成して，この両端子電極Ａ３を，プリント基板等に対して半田付けにて実装するという構成にしている。
【０００３】
但し，この図３において符号Ａ４は，抵抗値調整用のトリミング溝である。
【特許文献１】特開平１１−２７３９０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記図４に示す従来のチップ抵抗器Ａにおいては，プリント基板等に対して半田付けされる左右一対の端子電極Ａ３の間に，一つの抵抗膜Ａ２を設けて成るという形態であることにより，両端子電極Ａ３に対する印加電力が，その間の一つに抵抗膜Ａ２に集中し，当該一つの抵抗膜Ａ２における温度上昇が大きくなるから，大電力用に適用することができないという問題があった。
【０００５】
この場合において，図５に示すように，前記と同じ長方形サイズ（長さ寸法Ｌを同じにするとともに，幅寸法Ｗを同じにする）にした絶縁基板Ｂ１において，その上面に，当該絶縁基板Ｂ１における幅方向に延びる抵抗膜Ｂ２の複数個を，長さ方向に並列に形成する一方，前記絶縁基板Ｂ１における長さ方向の左右両側面，つまり，左右両長手側面Ｂ１′に，前記各抵抗膜Ｂ２について共通の端子電極Ｂ３を形成するというように多連のチップ抵抗器Ｂに構成することにより，印加電力を複数の抵抗膜Ｂ２に分散できるから，前記図４の図示したチップ抵抗器Ａと同じ長方形サイズのままで，大電力化を図ることができる。
【０００６】
しかし，その反面，この多連のチップ抵抗器Ｂにおける各抵抗膜Ｂ２は，絶縁基板Ｂ１における幅方向に延びる長さであることにより，その電流経路の長さが，前記図４のチップ抵抗器Ａの場合よりも大幅に短くなるから，静電気や電源ノイズ等の影響で発生するサージ電圧が印加した場合における抵抗値の変化率が大きくて，耐サージ特性が低いという問題がある。
【０００７】
本発明は，大電力に適合し，且つ，耐サージ特性の高いチップ抵抗器を提供することを技術的課題とするものである。
【課題を解決するための手段】
【０００８】
この技術的課題を達成するため本発明の請求項１は，
「矩形にした絶縁基板における左右両側面に，半田接続用の端子電極を形成する一方，前記絶縁基板における上面のうち前記両端子電極間の部分に，両端が両端子電極に導通する複数個の抵抗膜を，並列に並べて形成し，この抵抗膜の各々を，その一端における端子電極からその他端における端子電極に向かってつづら折りに構成する。」
ことを特徴としている。
【０００９】
また，請求項２は，
「前記請求項１の記載において，前記絶縁基板が長方形であり，前記両端子電極が，前記絶縁基板における左右両長手側面に形成されている。」
ことを特徴としている。
【発明の効果】
【００１０】
前記請求項１に記載した構成にすることにより，両端子電極に対する印加電力は，複数個の各抵抗膜に分散されることになるから，大電力に適応することができる一方，前記各抵抗膜は，つづら折りで電流経路の長さが長いから，サージ電圧が印加した場合における抵抗値の変化率が小さくなり，耐サージ特性を向上できる。
【００１１】
特に，請求項２に記載した構成によると，長方形のサイズを変更することなく，大電力化と，耐サージ特性の向上とを図ることができる。
【発明を実施するための最良の形態】
【００１２】
以下，本発明の実施の形態を図面について説明する。
【００１３】
図１〜図３は，本発明の実施の形態によるチップ抵抗器１を示す。
【００１４】
このチップ抵抗器１は，セラミック等の耐熱絶縁体製の絶縁基板２を備え，この絶縁基板２は，長さ寸法がＬで，幅寸法がＷの長方形に形成されている。
【００１５】
前記絶縁基板２におけるその長さ方向の左右両側面，つまり，左右両長手側面２′には，半田接続用の端子電極３を，長手側面２′に沿って延びるように形成している。
【００１６】
一方，前記絶縁基板２における上面のうち前記両端子電極３の間の部分には，抵抗膜４の複数個（図面は，３個にした場合を示す）が，絶縁基板２の長さ方向に適宜間隔で並列状に並べて形成されており，この各抵抗膜４は，その両端が前記両端子電極３に対して電気的に導通されている。
【００１７】
しかも，前記各抵抗膜４は，当該抵抗膜における一方の側面４′からの複数本（図面では二本）の入り込み溝５と，他方の側面４″からの複数本（図面では二本）の入り込み溝６とを交互に設けることにより，つづら折りに構成されている。
【００１８】
また，前記絶縁基板２の上面には，前記各抵抗膜４の全体を覆うカバーコート７が形成されている。
【００１９】
なお，前記各抵抗膜４は，当該抵抗膜４をスクリーン印刷にて形成するときに同時に入り込み溝５，６を設けることによって，つづら折りに構成しても良いが，前記入り込み溝５，６の一部又は全部を，スクリーン印刷した後でのレーザ光線の照射等の加工によって刻設することによって，つづら折りに構成しても良い。
【００２０】
前記した構成において，両端子電極３に対する印加電力は，複数個の各抵抗膜４に分散されることになるから，大電力に適応することができる一方，前記各抵抗膜４は，つづら折りでであることにより，電流経路の長さが長いから，サージ電圧が印加した場合における抵抗値の変化率が小さくなり，耐サージ特性を向上できる。
【００２１】
図６及び図７は，前記図１〜図３に示す本発明によるチップ抵抗器１，前記図４に示す従来のチップ抵抗器Ａ及び前記図５に示す多連のチップ抵抗器Ｂを，同じ長方形サイズ（長さ寸法Ｌを同じにするととにも，幅寸法Ｗを同じにする）して，その性能比較した実験結果を示す。
【００２２】
すなわち，図６は，両端子電極に対して電力を印加した場合に抵抗膜の表面における温度上昇を示すもので，前記従来のチップ抵抗器Ａの場合には，温度上昇が，一点鎖線Ｃで示すように大きいのに対し，前記本発明によるチップ抵抗器１及び前記多連のチップ抵抗器Ｂの場合には，温度上昇が，実線Ｄで示すように大幅に低くことができるのであった。      
【００２３】
次に，図７は，静電破壊試験（耐サージ特性評価）を示すもので，前記多連のチップ抵抗器Ｂの場合には，抵抗値の変化が，一点鎖線Ｅで示すように可成り大きいのに対し，前記本発明によるチップ抵抗器１及び前記従来のチップ抵抗器Ａの場合には，抵抗値の変化が，実線Ｆで示すように大幅に小さくできることができるのであった。
【００２４】
これらの実験により，本発明によると，従来のチップ抵抗器１と同じ長方形サイズにした状態のもとで，大電力化と，耐サージ特性の向上とを図ることができることが明らかになった。
【００２５】
なお，本実施の形態の場合，前記絶縁基板２における左右両長手側面２′には，少なくとも一つの凹所８を設けて，この凹所８の内面にも，端子電極３を形成して，プリント基板９等への半田付けに際して半田フレットが，前記凹所８内の部分にまで盛り上がるように構成することにより，半田付け強度の向上を図るようにしている。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態によるチップ抵抗器の平面図である。
【図２】図１のII−II視断面図である。
【図３】図１のIII −III 視断面図である。
【図４】従来のチップ抵抗器を示す斜視図である。
【図５】従来の多連チップ抵抗器を示す斜視図である。
【図６】抵抗膜の表面における温度上昇を示す図である。
【図７】静電破壊試験の結果を示す図である。
【符号の説明】
【００２７】
１                        チップ抵抗器
２                        絶縁基板
２′                      長手側面
３                        端子電極
４                        抵抗膜
５，６                    入り込み溝
７                        カバーコート
【図１】
2007036012.tif 000003
【図２】
2007036012.tif 000004
【図３】
2007036012.tif 000005
【図４】
2007036012.tif 000006
【図５】
2007036012.tif 000007
【図６】
2007036012.tif 000008
【図７】
2007036012.tif 000009