(57)【要約】【課題】レジスト直下部の突起形状の形成を抑制し、表面保護膜と金属膜の密着性を高めてメタルの段切れを防止することを目的とする。【解決手段】表面保護膜３をエピタキシャル層２側から順にエッチングレートが速くなるような絶縁体の積層構造にすることにより、開口部４を形成する際に突起形状のできやすいレジスト膜直下領域の絶縁体のエッチングレートが最も速くなるため、レジスト直下部の突起形状の形成を抑制し、表面保護膜３と金属膜５の密着性を高めてメタルの段切れを防止することができる。【選択図】図１
2007158287.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の第１主面上に形成されるエピタキシャル層と、
前記エピタキシャル層の表面に形成される表面保護膜と、
前記表面保護膜に形成される前記エピタキシャル層に至る開口部と、
少なくとも前記開口部に形成される金属膜と、
前記金属膜上および前記半導体基板の第２主面に形成される電極とを有し、
前記表面保護膜が前記エピタキシャル層側から順番にエッチングレートが速くなる少なくとも３層の絶縁体から成ることを特徴とするショットキーバリアダイオード。
【請求項２】
前記表面保護膜が、少なくとも前記エピタキシャル層上に酸化膜、前記酸化膜上にＰＳＧ膜、前記ＰＳＧ膜上に窒化膜の順番に積層された絶縁体を有したことを特徴とする請求項１記載のショットキーバリアダイオード。
【請求項３】
半導体基板の第１主面上にエピタキシャル層を形成する工程と、
前記エピタキシャル層の表面に前記エピタキシャル層側から順番にエッチングレートが速くなる少なくとも３層の絶縁体から成る表面保護膜を形成する工程と、
前記表面保護膜に前記エピタキシャル層に至る開口部を形成する工程と、
少なくとも前記開口部に金属膜を形成する工程と、
前記金属膜上および前記半導体基板の第２主面に電極を形成する工程と
を有することを特徴とするショットキーバリアダイオードの製造方法。
【請求項４】
前記表面保護膜形成工程が、少なくとも前記エピタキシャル層上に酸化膜、前記酸化膜上にＰＳＧ膜、前記ＰＳＧ膜上に窒化膜の順番に積層した絶縁体を形成する工程を備えたことを特徴とする請求項３記載のショットキーバリアダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面保護膜の開口部に金属膜を介して電極を形成するショットキーバリアダイオードとショットキーバリアダイオードの製造方法に関するものである。
【背景技術】
【０００２】
従来のショットキーバリアダイオードの製造方法としては、第１導電型の半導体基板上に第１導電型のエピタキシャル層を形成し、エピタキシャル層の表面に保護膜を形成し、表面保護膜にエピタキシャル層に到達する開口部を形成する方法があった（例えば、特許文献１参照）。
【０００３】
以下、図５，図６を用いて従来のショットキーバリアダイオードについて説明する。
【０００４】
図５は従来のショットキーバリアダイオードを示す断面図、図６は従来のショットキーバリアダイオードの製造方法を説明する断面図であり、図６（ａ）〜図６（ｄ）はその製造方法の工程フローに沿った工程断面図、図６（ｅ）は図６（ｃ）のＢ部拡大図である。
【０００５】
図５において、従来のショットキーバリアダイオードは、高濃度にドーピングされたＮ型半導体基板１０１の第１主面上にエピタキシャル層１０２が形成され、エピタキシャル層１０２の表面に酸化シリコン膜１０３ａとＰＳＧ（Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜１０３ｂからなる表面保護膜１０３が形成され、表面保護膜１０３にはエピタキシャル層１０２に到達する開口部１０４が形成され、少なくとも開口部１０４上とその周辺部分の表面保護膜１０３上にパターニングされた金属膜１０５が形成され、金属膜１０５上とＮ型半導体基板１０１の第２主面に電極１０６が形成されていた。
【０００６】
図６（ａ）〜（ｅ）に示すように、従来のショットキーバリアダイオードの製造方法は、まず、高濃度にドーピングされたＮ型半導体基板１０１の第１主面上に気相成長法によりエピタキシャル層１０２を形成する（図６（ａ））。次に、エピタキシャル層１０２の表面に熱酸化法を用いて酸化シリコン膜１０３ａを形成し、酸化シリコン膜１０３ａ上にＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法を用いてＰＳＧ（Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜１０３ｂを形成することにより、表面保護膜１０３を形成する（図６（ｂ））。表面保護膜１０３にフォトリソグラフィによりパターンニングしたレジスト膜１０７を形成し、レジスト膜１０７をマスキングに用いてエピタキシャル層１０２に到達する表面保護膜１０３の開口部１０４をエッチングにより形成する（図６（ｃ））。次に、開口部１０４上とその周辺部分の表面保護膜１０３上にパターニングを形成し、金属膜１０５をＣＶＤ法により形成する（図６（ｄ））。最後に、金属膜１０５上とＮ型半導体基板１０１の第２主面にＣＶＤ法を用いて電極１０６を形成する。
【特許文献１】特開２００３−３４７５４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、前記従来の構成では、表面保護膜１０３にフォトリソグラフィによりパターンニングしたレジスト膜１０７を形成し、レジスト膜１０７をマスキングに用いてエピタキシャル層１０２に到達する表面保護膜１０３の開口部１０４をエッチングにより形成する為、レジスト膜１０７近傍付近では、図６（ｅ）に示す様に、レジスト膜１０７の下部までまわりこんでエッチングされるために均一的にエッチングできない領域が生じ、表面保護膜１０３の一部に突起形状１０８が発生するという問題がある。また、突起形状１０８は金属膜１０６との密着性に影響を与え、カバレージの低下によるメタルの段切れが生じる。
【０００８】
本発明のショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法は、前記従来の問題点を解決するものであり、レジスト直下部の突起形状の形成を抑制し、表面保護膜と金属膜の密着性を高めてメタルの段切れを防止することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明に係るショットキーバリアダイオードは、半導体基板の第１主面上に形成されるエピタキシャル層と、前記エピタキシャル層の表面に形成される表面保護膜と、前記表面保護膜に形成される前記エピタキシャル層に至る開口部と、少なくとも前記開口部に形成される金属膜と、前記金属膜上および前記半導体基板の第２主面に形成される電極とを有し、前記表面保護膜が前記エピタキシャル層側から順番にエッチングレートが速くなる少なくとも３層の絶縁体から成ることを特徴とする。
【００１０】
本発明に係るショットキーバリアダイオードの製造方法は、半導体基板の第１主面上にエピタキシャル層を形成する工程と、前記エピタキシャル層の表面に前記エピタキシャル層側から順番にエッチングレートが速くなる少なくとも３層の絶縁体から成る表面保護膜を形成する工程と、前記表面保護膜に前記エピタキシャル層に至る開口部を形成する工程と、少なくとも前記開口部に金属膜を形成する工程と、前記金属膜上および前記半導体基板の第２主面に電極を形成する工程とを有することを特徴とする。
【００１１】
以上により、レジスト直下部の突起形状の形成を抑制し、表面保護膜と金属膜の密着性を高めてメタルの段切れを防止することができる。
【発明の効果】
【００１２】
本発明のショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法は、表面保護膜をエピタキシャル層側から順にエッチングレートが速くなるような絶縁体の積層構造にすることにより、開口部を形成する際に突起形状のできやすいレジスト膜直下領域の絶縁体のエッチングレートが最も速くなるため、レジスト直下部の突起形状の形成を抑制し、表面保護膜と金属膜の密着性を高めてメタルの段切れを防止することができる。
【発明を実施するための最良の形態】
【００１３】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００１４】
（実施の形態１）
図１は本発明の実施の形態１におけるショットキーバリアダイオードを示す断面図である。
【００１５】
図１において、高濃度にドーピングされた第１導電型の半導体基板１の第１主面上にエピタキシャル層２を形成し、エピタキシャル層２の表面に酸化シリコン膜３ａと第１のＰＳＧ（Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜３ｂと第２のＰＳＧ膜３ｃからなる表面保護膜３を形成し、表面保護膜３にはエピタキシャル層２に到達する開口部４（製造工程を示す図２（ｃ）参照）を形成し、少なくとも開口部４上とその周辺部の表面保護膜３上にパターニングした金属膜５を形成し、金属膜５上と半導体基板１の第２主面とに電極６を形成している。
【００１６】
このとき、表面保護膜３は、酸化シリコン膜３ａ、第１のＰＳＧ膜３ｂ、第２のＰＳＧ膜３ｃの順番にエッチングレートが速くなる様に選択して形成している。
【００１７】
このように、表面保護膜３をエピタキシャル層２側から順にエッチングレートが速くなるような絶縁体の積層構造にすることにより、開口部４を形成する際に突起形状のできやすいレジスト膜７（製造工程を示す図２（ｃ）参照）直下領域の絶縁体のエッチングレートが最も速くなるため、開口部４に保護膜３のエッチング残りが発生することがなく、レジスト膜７近傍付近に突起形状のない連続したテーパー形状を有するため、表面保護膜３と金属膜５の密着性を高めてメタルの段切れを防止することができるものである。
【００１８】
ここで、酸化シリコン膜３ａの上に形成する２種類のＰＳＧ膜として、濃度の異なる２層のＰＳＧ膜（例えば４モルと７モル）を形成しても良い。
【００１９】
また、表面保護膜３が３層構造の場合について説明したが、エピタキシャル層２側から順にエッチングレートが速くなり、突起形状が最も生じやすい領域に最もエッチングレートの速い絶縁膜が形成されるような、３層以上の積層構造構造であっても良い。
【００２０】
図２は本発明の実施の形態１におけるショットキーバリアダイオードの製造方法を説明する断面図であり、図２（ａ）〜図２（ｄ）は該ショットキーバリアダイオードの製造方法の工程フローに沿った工程断面図、図２（ｅ）は図２（ｃ）のＡ部拡大図である。
【００２１】
図２（ａ）〜図２（ｅ）において、まず、第１導電型の半導体基板１の第１主面上に薄膜結晶を成長させエピタキシャル層２を形成する（図２（ａ））。
【００２２】
次に、エピタキシャル層２の表面に熱酸化法により酸化シリコン膜３ａを形成し、酸化シリコン膜３ａの表面にＣＶＤ法により第１のＰＳＧ膜３ｂを形成し、ＰＳＧ膜３ｂの表面にＣＶＤ法により第２のＰＳＧ膜３ｃを形成し、酸化シリコン膜３ａ、第１のＰＳＧ膜３ｂ、第２のＰＳＧ膜３ｃからなる表面保護膜３を形成する（図２（ｂ））。
【００２３】
次に、表面保護膜３にフォトリソグラフィ技術によりパターンニングしたレジスト膜７を形成し、レジスト膜７をマスキングとして用いてエピタキシャル層２に到達する表面保護膜３の開口部４をエッチングにより形成する（図２（ｃ））。
【００２４】
このとき、表面保護膜３は熱酸化法による酸化シリコン膜３ａ、ＰＳＧ膜３ｂ、高濃度ＰＳＧ膜３ｃの順番にエッチングレートが速くなる構成としている。たとえば、酸化シリコン膜３ａの上に濃度の異なる２種類のＰＳＧ膜（例えば４モルと７モル）３ｂと３ｃを形成する方法がある。
【００２５】
このように、表面保護膜３をエピタキシャル層２側から順にエッチングレートが速くなるような絶縁体の積層構造にしてエッチングにより開口部４を形成することにより、突起形状のできやすいレジスト膜７直下領域の絶縁体のエッチングレートが最も速くなるため、図２（ｅ）に示すように、開口部４に保護膜３のエッチング残りが発生することがなく、レジスト膜７近傍付近に突起形状のない連続したテーパー形状を有するため、表面保護膜３と金属膜５の密着性を高めてメタルの段切れを防止することができるものである。
【００２６】
次に、少なくとも開口部４上と周辺部を含む表面保護膜３上にパターニング（図示せず）を形成し、金属膜５をＣＶＤ法により形成し、金属膜５上と半導体基板１の第２主面にＣＶＤ法を用いて電極６を形成する（図２（ｄ））。
【００２７】
（実施の形態２）
図３は本発明の実施の形態２におけるショットキーバリアダイオードを示す断面図である。
【００２８】
図３において、図１、２と同じ構成要素については同じ符号を用い、説明を省略する。高濃度にドーピングされた第１導電型の半導体基板１の第１主面上にエピタキシャル層２を形成し、エピタキシャル層２の表面に酸化シリコン膜３ａとＰＳＧ膜３ｂとシリコン窒化膜３ｄからなる表面保護膜３を形成し、表面保護膜３にはエピタキシャル層２に到達する開口部４（製造工程を示す図４（ｃ）参照）を形成し、少なくとも開口部４とその周辺部の表面保護膜３上にパターニングした金属膜５を形成し、金属膜５上と半導体基板１の第２主面とに電極６を形成している。
【００２９】
このとき、表面保護膜３は、酸化シリコン膜３ａ、ＰＳＧ膜３ｂ、シリコン窒化膜３ｃの順番にエッチングレートが速くなる様に選択して形成している。
【００３０】
このように、表面保護膜３をエピタキシャル層２側から順にエッチングレートが速くなるような絶縁体の積層構造にすることにより、開口部４を形成する際に突起形状のできやすいレジスト膜７（製造工程を示す図４（ｃ）参照）直下領域の絶縁体のエッチングレートが最も速くなるため、開口部４に保護膜３のエッチング残りが発生することがなく、レジスト膜７近傍付近に突起形状のない連続したテーパー形状を有するため、表面保護膜３と金属膜５の密着性を高めてメタルの段切れを防止することができるものである。
【００３１】
さらに、表面保護膜３の最表層にシリコン窒化膜３ｄを形成することで、金属膜５上に形成した電極６をアルミニウムで形成した場合においても、ＰＳＧ膜３ｂとアルミニウムが直接接触することがなく、アルミニウムの腐蝕を防止することができる。
【００３２】
図４は本発明の実施の形態２におけるショットキーバリアダイオードの製造方法を説明する断面図であり、図４（ａ）〜図４（ｄ）は本発明の実施の形態２におけるショットキーバリアダイオードの製造方法の工程フローに沿った工程断面図である。
【００３３】
図４（ａ）〜図４（ｄ）において、まず、第１導電型の半導体基板１の第１主面上に薄膜結晶を成長させエピタキシャル層２を形成する（図４（ａ））。
【００３４】
次に、エピタキシャル層２の表面に熱酸化法により酸化シリコン膜３ａを形成し、酸化シリコン膜３ａの表面にＣＶＤ法によりＰＳＧ膜３ｂを形成し、ＰＳＧ膜３ｂの表面にＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法によりシリコン窒化膜３ｄを形成し、酸化シリコン膜３ａ、ＰＳＧ膜３ｂ、シリコン窒化膜３ｄからなる表面保護膜３を形成する（図４（ｂ））。
【００３５】
次に、表面保護膜３にフォトリソグラフィ技術によりパターンニングしたレジスト膜７を形成し、レジスト膜７をマスキングとして用いてエピタキシャル層２に到達する表面保護膜３の開口部４をエッチングにより形成する（図４（ｃ））。
【００３６】
このとき、表面保護膜３は熱酸化法による酸化シリコン膜３ａ、ＰＳＧ膜３ｂ、シリコン窒化膜３ｄの順番にエッチングレートが速くなる構成としている。
【００３７】
このように、表面保護膜３をエピタキシャル層２側から順にエッチングレートが速くなるような絶縁体の積層構造にしてエッチングにより開口部３を形成することにより、突起形状のできやすいレジスト膜７直下領域の絶縁体のエッチングレートが最も速くなるため、開口部４に保護膜３のエッチング残りが発生することがなく、レジスト膜７近傍付近に突起形状のない連続したテーパー形状を有するため、表面保護膜３と金属膜５の密着性を高めてメタルの段切れを防止することができるものである。
【００３８】
次に、少なくとも開口部４上と周辺部を含む表面保護膜３上にパターニング（図示せず）を形成し、金属膜５をＣＶＤ法により形成し、金属膜５上と半導体基板１の第２主面にＣＶＤ法を用いて電極６を形成する（図４（ｄ））。
【００３９】
なお、酸化膜の種類を３層にすることによりレジスト直下部の突起形状の形成を防ぐことは、上記の熱酸化法による酸化シリコン膜の上に濃度の異なる２種類のＰＳＧ膜を形成する方法に限らず、熱酸化法による酸化シリコン膜の上にＮＳＧ（ｎｏｎｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜を形成した後、ＰＳＧ膜（例えば７モル）を形成する方法や、熱酸化法による酸化シリコン膜の上にＰＳＧ膜（例えば４モル）を形成してアニールした後、さらに濃度の等しいＰＳＧ膜（例えば４モル）を形成してアニールを行わない方法など、エッチングレートの異なる３種類、またはそれ以上の酸化膜を形成する方法であれば、本発明の思想に逸脱しない限り適宜変更可能である。
【産業上の利用可能性】
【００４０】
本発明は、レジスト直下部の突起形状の形成を抑制し、表面保護膜と金属膜の密着性を高めてメタルの段切れを防止することができ、表面保護膜の開口部に金属膜を介して電極を形成するショットキーバリアダイオードとショットキーバリアダイオードの製造方法等に有用である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態１におけるショットキーバリアダイオードを示す断面図
【図２】本発明の実施の形態１におけるショットキーバリアダイオードの製造方法を説明する断面図
【図３】本発明の実施の形態２におけるショットキーバリアダイオードを示す断面図
【図４】本発明の実施の形態２におけるショットキーバリアダイオードの製造方法を説明する断面図
【図５】従来のショットキーバリアダイオードを示す断面図
【図６】従来のショットキーバリアダイオードの製造方法を説明する断面図
【符号の説明】
【００４２】
１    半導体基板
２    エピタキシャル層
３ａ  酸化シリコン膜
３ｂ  ＰＳＧ膜
３ｃ  ＰＳＧ膜
３ｄ  シリコン窒化膜
３    表面保護膜
４    開口部
５    金属膜
６    電極
７    レジスト膜
【図１】
2007158287.tif 000003
【図２】
2007158287.tif 000004
【図３】
2007158287.tif 000005
【図４】
2007158287.tif 000006
【図５】
2007158287.tif 000007
【図６】
2007158287.tif 000008