(57)【要約】【課題】露光期間にてＣＣＤイメージセンサの受光画素内で電位井戸を移動させる撮像装置において、ブルーミングが生じやすい。【解決手段】ＣＣＤイメージセンサは、基板電圧Ｖsubに応じて電荷転送チャネル領域から不要な情報電荷を排出する縦型オーバーフロードレイン構造を有する。各画素毎の複数の転送電極のうちオン電圧を印加する電極を露光期間内にて切り替えて、電位井戸と共に情報電荷の蓄積位置を各画素内にて移動させる。電位井戸の移動に先行して基板に通常時の基準直流電圧ＶＳＬよりも高い排出電圧ＶＳＨのパルス７０を印加し、電位井戸に蓄積されている情報電荷のうち所定の上限量を超える分を排出する。【選択図】図５
2007158412.tif 000002
【特許請求の範囲】
【請求項１】
電荷転送チャネル領域上に配列された複数の転送電極により複数の画素それぞれに対応する電位井戸を形成し、露光により発生する情報電荷を前記電位井戸に蓄積するＣＣＤシフトレジスタからなる撮像部と、排出電圧の印加に応じて前記電荷転送チャネル領域から不要な前記情報電荷を当該ドレイン領域に排出するドレイン構造とを備えた固体撮像素子の駆動方法において、
前記各画素毎の複数の前記転送電極のうち前記電位井戸を形成するオン電極を露光期間内にて切り替えて、当該電位井戸と共に前記情報電荷の蓄積位置を前記各画素内にて移動させる蓄積位置移動ステップと、
前記露光期間内において、前記蓄積位置移動ステップに先行して前記排出電圧を前記ドレイン構造へ与え、前記電位井戸に蓄積されている前記情報電荷のうち所定の上限量を超える分を排出する電荷排出ステップと、
を有することを特徴とする駆動方法。
【請求項２】
請求項１に記載の駆動方法において、
前記電荷排出ステップは、前記蓄積位置移動ステップにて互いに隣接する前記転送電極を並行して前記オン電極とする期間の直前に実行すること、を特徴とする駆動方法。
【請求項３】
請求項１又は請求項２に記載の駆動方法において、
前記ＣＣＤシフトレジスタは、半導体基板表面に設けられた第１導電型の表面側領域とその下に設けられた第２導電型の下地領域とを有する埋込チャネル構造であり、
前記ドレイン構造は、前記下地領域のさらに下に設けられた第１導電型の裏面側領域を前記ドレイン領域とし、当該ドレイン領域に前記排出電圧を印加される縦型オーバーフロードレイン構造であること、
を特徴とする駆動方法。
【請求項４】
請求項３に記載の駆動方法において、
前記排出電圧は、所定の基準直流電圧にパルス信号として重畳され、
前記基準直流電圧は、前記情報電荷のフレーム転送における所要転送能力に応じて設定されること
を特徴とする駆動方法。
【請求項５】
電荷転送チャネル領域上に配列された複数の転送電極により複数の画素それぞれに対応する電位井戸を形成し、露光により発生する情報電荷を前記電位井戸に蓄積するＣＣＤシフトレジスタからなる撮像部と、排出電圧の印加に応じて前記電荷転送チャネル領域から不要な前記情報電荷を当該ドレイン領域に排出するドレイン構造とを備えた固体撮像素子と、当該固体撮像素子を駆動する駆動回路とを含んだ撮像装置において、
前記駆動回路は、
前記各画素毎の複数の前記転送電極のうち前記電位井戸を形成するオン電極を露光期間内にて切り替えて、当該電位井戸と共に前記情報電荷の蓄積位置を前記各画素内にて移動させる蓄積位置移動動作を行い、
前記露光期間内において、前記蓄積位置移動ステップに先行して前記排出電圧を前記ドレイン構造へ与え、前記電位井戸に蓄積されている前記情報電荷のうち所定の上限量を超える分を排出する電荷排出動作を行うこと、
を特徴とする撮像装置。
【請求項６】
請求項５に記載の撮像装置において、
前記駆動回路は、前記電荷排出動作を、前記蓄積位置移動動作にて互いに隣接する前記転送電極を並行して前記オン電極とする期間の直前に実行すること、を特徴とする撮像装置。
【請求項７】
請求項５又は請求項６に記載の撮像装置において、
前記ＣＣＤシフトレジスタは、半導体基板表面に設けられた第１導電型の表面側領域とその下に設けられた第２導電型の下地領域とを有する埋込チャネル構造であり、
前記ドレイン構造は、前記下地領域のさらに下に設けられた第１導電型の裏面側領域を前記ドレイン領域とし、当該ドレイン領域に前記排出電圧を印加される縦型オーバーフロードレイン構造であること、
を特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＣＤシフトレジスタにて受光して情報電荷を発生する固体撮像素子に関し、特に、露光期間中のブルーミングの抑制に関する。
【背景技術】
【０００２】
フレーム転送方式のＣＣＤ固体撮像素子は、露光により画素毎に情報電荷を生成し蓄積する撮像部と、撮像部から高速に転送された情報電荷を水平転送部により１行ずつ読み出されるまでの間、保持する遮光された蓄積部とを含んで構成される。
【０００３】
撮像部及び蓄積部はそれぞれ、垂直方向に延在して互いに平行に配置された複数の電荷転送チャネル領域と、水平方向に延在して互いに平行に配置された複数の転送電極とを含んで構成された複数の垂直ＣＣＤレジスタからなる。当該ＣＣＤシフトレジスタの各ビットは、隣接して配置された複数本の転送電極を含み、それら転送電極に印加する電圧によって、情報電荷を蓄積する電位井戸を１つずつ電荷転送チャネル領域に形成する。このＣＣＤシフトレジスタの各ビットがそれぞれ撮像素子の画素に対応付けられる。
【０００４】
従来の駆動回路は、撮像部のＣＣＤシフトレジスタの各ビットに露光期間中、固定位置に電位井戸を形成し、この電位井戸に入射光量に応じた情報電荷を蓄積させる。すなわち、各ビットの互いに位相がずれた複数相クロックで駆動される複数の転送電極のうち一定の相のクロックに対応する転送電極にオン電圧を印加して、当該転送電極の下に電位井戸を形成する。
【０００５】
図６は、撮像部を３相駆動のＣＣＤシフトレジスタで構成した場合の露光期間における従来の駆動方法での電位井戸を示す模式図である。電荷転送チャネル領域２の上に、クロックパルスφi1，φi2，φi3がそれぞれ印加される転送電極３-1〜３-3が周期的に配置される。連続して配置される転送電極３-1〜３-3のセットが１画素に対応付けられる。図６には、１画素に対応する３本の転送電極３-1〜３-3の上にマイクロレンズアレイを構成する各レンズ４を示している。露光期間には、例えば、レンズ中心に対応する画素の中央の転送電極３-2にオン電圧を印加し、一方、他の転送電極３-1，３-3にはオフ電圧を印加して、転送電極３-2の下に電位井戸５を形成し、当該電位井戸５に入射光により発生する情報電荷６を蓄積する。
【０００６】
電荷転送チャネル領域では、例えば、半導体基板表面近傍の界面準位等に起因して暗電流が発生する。露光期間にて形成される電位井戸５には、入射光に応じた発生した情報電荷６と共に、対応する領域で発生した暗電流も蓄積し、Ｓ／Ｎ比の劣化原因となり得る。暗電流の発生量は、界面準位等の制御困難な原因に依存し、電荷転送チャネル領域の場所によって異なり得る。従来の電位井戸を転送電極３本毎に間隔をおいて形成する駆動方法では、各画素の情報電荷に混入する暗電流成分は、もっぱら当該電位井戸の形成位置、すなわちオン電圧を印加した転送電極（例えば転送電極３-2）下で発生した暗電流成分となる。そのため、位置に応じた暗電流の発生量のばらつきの影響を比較的受けやすい。すなわち、従来技術では、この画素毎の暗電流成分量のばらつきに起因した画面上のノイズが大きくなりやすく、画面上、視覚的にざらついた感じ（面ざら感）を与えるという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、各画素毎の複数の転送電極３-1〜３-3のうち電位井戸を形成するオン電極を露光期間内にて切り替えて、電位井戸と共に情報電荷の蓄積位置を各画素内にて移動させる駆動方法が考えられている。図７は、露光期間において撮像部に形成される電位井戸を移動させる駆動方法を示す模式図であり、電荷転送チャネル領域に形成される電位井戸の時間的な変化を示している。電荷転送チャネル領域に転送電極Ｇ1〜Ｇ3が列方向に周期的に配置され、連続する転送電極Ｇ1〜Ｇ3がそれぞれ１つの画素に対応付けられる。Ｇ2の下に形成された電位井戸６０は時間と共に順次、Ｇ1下の電位井戸６２、Ｇ2下の電位井戸６４、Ｇ3下の電位井戸６６へと移動する。このように、露光期間にて電位井戸が画素内で移動することにより、画素内の異なる位置での暗電流成分が蓄積される。これにより、各画素の範囲内にて暗電流の位置についての平均化がなされ、画素間での暗電流成分のばらつきが抑制されるので、面ざら感が低減される。
【０００８】
露光期間にて画素内で電位井戸を移動させる際に、隣接する２つの転送電極にオン電圧が印加されるタイミングが存在する（図７（ｂ）（ｄ）（ｆ））。このタイミングでは、２つの転送電極下に形成される電位井戸相互間が１つの転送電極下に形成される電位障壁で分離される。ここで、画素サイズの微細化に伴い各転送電極下のチャネル長も極めて短くなる。そのため、短チャネル効果によって、１つの転送電極のみにオフ電圧を印加して形成する電位障壁は、例えば隣接する２つの転送電極にオフ電圧を印加して形成する電位障壁よりも低くなりやすい。図８は、短チャネル効果を考慮した電位井戸の様子を示す模式図である。図において実線で示すチャネル電位７-1は図７（ｂ）に対応し、点線で示すチャネル電位７-2は図７（ａ）に対応する。この図は、１つの転送電極Ｇ3のみで形成した電位障壁８-1が、２つの隣接する転送電極Ｇ3及びＧ1で形成した電位障壁８-2より低くなる様子を示している。画素内にて電位井戸を移動させる駆動方法を採用した場合、この電位障壁の低下によって、隣接する２つの転送電極が並行してオン状態とされるタイミングにて、ブルーミングが起こりやすくなるという問題がある。
【０００９】
本発明は、上記問題点を解決するためになされたものであり、露光期間にて画素内で電位井戸を移動させつつ情報電荷を蓄積し面ざら感を抑制する固体撮像素子の駆動方法及び撮像装置において、ブルーミングが抑えられた好適な画像の取得を可能とすることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る固体撮像素子の駆動方法は、電荷転送チャネル領域上に配列された複数の転送電極により複数の画素それぞれに対応する電位井戸を形成し、露光により発生する情報電荷を前記電位井戸に蓄積するＣＣＤシフトレジスタからなる撮像部と、排出電圧の印加に応じて前記電荷転送チャネル領域から不要な前記情報電荷を当該ドレイン領域に排出するドレイン構造とを備えた固体撮像素子の駆動方法であって、前記各画素毎の複数の前記転送電極のうち前記電位井戸を形成するオン電極を露光期間内にて切り替えて、当該電位井戸と共に前記情報電荷の蓄積位置を前記各画素内にて移動させる蓄積位置移動ステップと、前記露光期間内において、前記蓄積位置移動ステップに先行して前記排出電圧を前記ドレイン構造へ与え、前記電位井戸に蓄積されている前記情報電荷のうち所定の上限量を超える分を排出する電荷排出ステップと、を有する方法である。電位障壁の低下は転送電極間での電位井戸の移動過程で起こるが、本駆動方法では、その移動過程に先行して、情報電荷を多く蓄積している電位井戸から部分的に情報電荷を排出し、これによりブルーミングを抑制する。
【００１１】
上記駆動方法においては、前記電荷排出ステップを、前記蓄積位置移動ステップにて互いに隣接する前記転送電極を並行して前記オン電極とする期間の直前に実行することができる。
【００１２】
また、上記駆動方法は、前記ＣＣＤシフトレジスタが、半導体基板表面に設けられた第１導電型の表面側領域とその下に設けられた第２導電型の下地領域とを有する埋込チャネル構造であり、前記ドレイン構造が、前記下地領域のさらに下に設けられた第１導電型の裏面側領域を前記ドレイン領域とし、当該ドレイン領域に前記排出電圧を印加される縦型オーバーフロードレイン構造である固体撮像素子に適用することができる。さらに、上記駆動方法は、前記排出電圧が、所定の基準直流電圧にパルス信号として重畳され、前記基準直流電圧が、前記フレーム転送における所要転送能力に応じて設定される場合に適用することができる。基準直流電圧は、縦型オーバーフロードレインによるブルーミング制御に用い得ると共に、露光期間の撮像部以外の電荷転送チャネル、具体的にはフレーム転送時の撮像部及び蓄積部やライン転送時の蓄積部の転送能力にも影響を与え得る。上記駆動方法では、縦型オーバーフロードレインによるブルーミング抑制はパルス信号の排出電圧により制御でき、基準直流電圧はブルーミング抑制のためには調整する必要がない。そこで、基準直流電圧は、露光期間の撮像部以外の電荷転送チャネルの転送能力が好適に確保されるように調節することができるようになる。
【００１３】
本発明に係る撮像装置は、電荷転送チャネル領域上に配列された複数の転送電極により複数の画素それぞれに対応する電位井戸を形成し、露光により発生する情報電荷を前記電位井戸に蓄積するＣＣＤシフトレジスタからなる撮像部と、排出電圧の印加に応じて前記電荷転送チャネル領域から不要な前記情報電荷を当該ドレイン領域に排出するドレイン構造とを備えた固体撮像素子と、当該固体撮像素子を駆動する駆動回路とを含んだ撮像装置であって、前記駆動回路が、前記各画素毎の複数の前記転送電極のうち前記電位井戸を形成するオン電極を露光期間内にて切り替えて、当該電位井戸と共に前記情報電荷の蓄積位置を前記各画素内にて移動させる蓄積位置移動動作を行い、前記露光期間内において、前記蓄積位置移動ステップに先行して前記排出電圧を前記ドレイン構造へ与え、前記電位井戸に蓄積されている前記情報電荷のうち所定の上限量を超える分を排出する電荷排出動作を行う。
【００１４】
上記撮像装置においては、前記駆動回路が、前記電荷排出動作を、前記蓄積位置移動動作にて互いに隣接する前記転送電極を並行して前記オン電極とする期間の直前に実行することができる。
【００１５】
また、上記撮像装置は、前記ＣＣＤシフトレジスタが、半導体基板表面に設けられた第１導電型の表面側領域とその下に設けられた第２導電型の下地領域とを有する埋込チャネル構造であり、前記ドレイン構造が、前記下地領域のさらに下に設けられた第１導電型の裏面側領域を前記ドレイン領域とし、当該ドレイン領域に前記排出電圧を印加される縦型オーバーフロードレイン構造である固体撮像素子を搭載したものに適用することができる。
【発明の効果】
【００１６】
本発明によれば、露光期間にて電位井戸を画素内で移動させる際に起こりやすいブルーミングが抑制される。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１８】
図１は、本撮像装置の概略の構成を示すブロック図である。この撮像装置は、イメージセンサ１０の他、クロック発生回路１２、タイミング制御回路１４、アナログ信号処理回路１６、Ａ／Ｄ変換回路１８及びデジタル信号処理回路２０を備えている。
【００１９】
イメージセンサ１０は、フレーム転送方式のＣＣＤイメージセンサであり、半導体基板表面に形成された撮像部１０ｉ、蓄積部１０ｓ、水平転送部１０ｈ及び出力部１０ｄを備える。撮像部１０ｉ及び蓄積部１０ｓは互いに列方向に互いのチャネルが連続した垂直ＣＣＤシフトレジスタからなり、撮像部１０ｉ及び蓄積部１０ｓにはそれら垂直ＣＣＤシフトレジスタが行方向（画像上の水平方向）に複数配列される。これら垂直ＣＣＤシフトレジスタは転送電極として、基板上に行方向に渡され、かつ列方向に複数本並列に配列されたゲート電極を備え、これら転送電極に位相をずらしたクロックを印加することで垂直ＣＣＤシフトレジスタ内を画素毎の情報電荷が垂直転送される。本イメージセンサ１０においては、撮像部１０ｉ及び蓄積部１０ｓのＣＣＤシフトレジスタは３相駆動であり、撮像部１０ｉに３相クロックφi、蓄積部１０ｓに３相クロックφsが供給され、それぞれにおける情報電荷の蓄積、転送が制御される。
【００２０】
撮像部１０ｉの垂直ＣＣＤシフトレジスタの各ビットにより構成される受光画素は入射光に応じて信号電荷を発生し蓄積する。この撮像部１０ｉでの情報電荷の蓄積動作についてはあとで詳述する。設定された露光期間が経過すると、３相クロックφi，φsにより撮像部１０ｉ及び蓄積部１０ｓそれぞれの垂直ＣＣＤシフトレジスタが駆動され、撮像部１０ｉから蓄積部１０ｓへのフレーム転送が行われる。蓄積部１０ｓは遮光膜で覆われ、光の入射による電荷発生を防止されるので、フレーム転送された撮像部１０ｉからの信号電荷をそのまま保持することができる。水平転送部１０ｈはＣＣＤシフトレジスタからなり、その各ビットは蓄積部１０ｓの複数の垂直ＣＣＤシフトレジスタの各出力に接続される。蓄積部１０ｓに保持された１画面分の信号電荷はライン転送動作により、１行単位で水平転送部１０ｈに転送される。水平転送部１０ｈに転送された信号電荷は、水平転送部１０ｈの水平転送駆動によって出力部１０ｄに転送される。出力部１０ｄは、電気的に独立した容量及びその電位変化を取り出すアンプからなり、水平転送部１０ｈから出力される信号電荷を１ビット単位で容量に受けて電圧値に変換し、時系列の画像信号Ｙ0(t)として出力する。
【００２１】
クロック発生回路１２は、撮像部１０ｉの垂直シフトレジスタを駆動するクロックφi、蓄積部１０ｓの垂直シフトレジスタを駆動するクロックφs、水平転送部１０ｈを駆動するクロックφh、出力部１０ｄのリセットゲートを駆動するクロックφr、ｎ型半導体基板に印加される基板電圧Ｖsubを生成してイメージセンサ１０を駆動する。なお、クロック発生回路１２は、タイミング制御回路１４から供給されるタイミング信号に基づいて生成される。
【００２２】
タイミング制御回路１４は、一定周期の基準クロックＣＫをカウントする複数のカウンタを含んで構成され、基準クロックＣＫを分周してタイミング信号、例えば水平同期信号ＨＤ及び垂直同期信号ＶＤを生成する。
【００２３】
アナログ信号処理回路１６は、サンプルホールド、自動利得制御（ＡＧＣ：Auto Gain Control）等の処理を画像信号Ｙ0(t)に施し、所定のフォーマットに従う画像信号Ｙ1(t)を生成する。
【００２４】
Ａ／Ｄ変換回路１８はアナログ信号処理回路１６から出力される画像信号Ｙ1(t)をデジタルデータに変換して、画像データＤ1(n)を出力する。
【００２５】
デジタル信号処理回路２０はＡ／Ｄ変換回路１８から画像データＤ1(n)を取り込み、各種の処理を行う。例えば、デジタル信号処理回路２０は、画像データＤ1(n)から輝度データや色データを生成し、生成したデータに対して輪郭補正やガンマ補正等の処理を施す。また、デジタル信号処理回路２０は、自動露光制御回路を含み、画像データを１画面単位で積分し、その積分値に応じて露光期間Ｅを伸縮制御する自動露光制御を行う。例えば、自動露光制御回路は１カウントが１水平走査期間（１Ｈ）を意味する露光制御値Ｉoにより露光時間Ｅを指定する。
【００２６】
図２は、撮像部１０ｉの一部の模式的な平面図である。受光画素は垂直シフトレジスタのビットに対応しており、１画素の情報電荷を蓄積することができる。垂直シフトレジスタのチャネル領域３０ｃ同士はチャネル分離領域３０ｓで分離される。それぞれ列方向に延びるチャネル領域３０ｃの上に、転送電極Ｇ1〜Ｇ3（転送電極３２-1〜３２-3）が列方向に周期的に配置される。各受光画素３４の上には、転送電極３２-1〜３２-3が１組ずつ配置される。ここでは、転送電極３２-2が画素の中央部に配置される。転送電極３２-1〜３２-3は、クロック発生回路１２からそれぞれクロックφi1〜φi3を印加されるように構成される。
【００２７】
図３は、撮像部１０ｉのＣＣＤシフトレジスタの電荷転送方向に沿った模式的な断面図であり、図２の直線Ａ−Ａ’に沿った垂直断面を示している。ｎ型半導体基板４０には、ｐ型不純物を拡散して形成されたｐウェル４２及び、ｎ型不純物を拡散してｐウェル４２より浅く形成されたｎウェル４４が形成される。これにより、ＣＣＤシフトレジスタの電荷転送チャネルは埋込チャネルとして形成され、また基板の深さ方向にはｎｐｎ型の構造が形成され、これにより縦型オーバーフロードレイン（ＶＯＤ：Vertical Overflow Drain）が実現される。基板表面には間にゲート酸化膜４６を介在して、列方向に転送電極３２-1〜３２-3が周期的に配列される。上述のように転送電極３２-1〜３２-3にはそれぞれ３相クロックφi1〜φi3が印加され、このクロック電圧に応じて、ゲート酸化膜４６下の半導体基板内のチャネル電位が制御される。なお、図３には、マイクロレンズアレイ４８も示している。マイクロレンズアレイ４８を構成する各レンズ４８'はそれぞれ受光画素に対応して配置され、各レンズ４８'に入射する光を受光画素へ向けて集光する。
【００２８】
図４は、図３に断面図を示したＣＣＤシフトレジスタの基板深さ方向のポテンシャルプロファイルを示す模式図である。図において横軸が基板表面からの深さを表す。また、縦軸は電位を表し、下が正電位側、上が負電位側となる。曲線５０（ＡＢＣＤ）、曲線５２（Ａ’Ｂ'ＣＤ）はそれぞれ、各画素の１つの転送電極３２を転送クロックのオン電圧が印加されるオン電極とし、残りの２つの転送電極３２を転送クロックのオフ電圧が印加されるオフ電極としたときのポテンシャルプロファイルであり、曲線５０（ＡＢＣＤ）がオン電極下のポテンシャルプロファイルを表し、曲線５２（Ａ'Ｂ'ＣＤ）がオフ電極下のポテンシャルプロファイルを表している。曲線５０上のＢ点は電位井戸のポテンシャルを表し、曲線５２上のＢ’点は電位井戸間に形成される電位障壁の鞍点のポテンシャルを表す。一方、曲線５４（Ａ’Ｂ"ＣＤ）は、電位井戸の移動過程でのオフ電極下でのポテンシャルプロファイルを表す。この電位井戸の移動過程では、各画素の２つの転送電極３２がオン電極とされ、残り１つの転送電極３２だけがオフ電極とされる。そのため、短チャネル効果により、Ｂ"点のポテンシャルは両側のオン電極下の電位井戸のポテンシャルの影響を受けて、Ｂ'点のポテンシャルより深くなる。すなわち、電位井戸の移動過程において２つの転送電極３２がオン電極とされるタイミングでの電位井戸を分離する電位障壁の高さは、１つの転送電極３２下のみがオン電極となるタイミングでの電位障壁の高さより低くなる。そのため、電位井戸に蓄積される情報電荷が電位障壁を越えて隣接する電位井戸に流れ込むブルーミングという現象が起こりやすいという問題があった。
【００２９】
ちなみに、オン電圧は所定の正電圧ＶＨに設定される。一方、オフ電圧は、露光期間における撮像部１０ｉのＣＣＤシフトレジスタに対しては、所定の負電圧ＶＬ２に設定され、蓄積部１０ｓのＣＣＤシフトレジスタ及び露光期間以外の撮像部１０ｉのＣＣＤシフトレジスタに対しては、ＶＬ２より高い所定の負電圧ＶＬ１に設定される。例えば、ＶＬ２はこれを印加した転送電極下の基板表面の電位をピンニング（pinning）する電圧に設定される。ピンニング状態での基板表面にはチャネル分離領域３０ｓから供給されるホールが蓄積した反転層が形成される。このようにホールによって反転された状態では、ゲート酸化膜との界面での熱励起電子の発生が抑制される。例えば、反転状態では界面の価電子帯の自由なホールの濃度が大きいために、基板とゲート酸化膜との界面に生じる表面順位がホールを捕獲する割合が高くなり、価電子帯から表面準位へ励起された電子がホールを捕獲して再び価電子帯に戻りやすくなる。このピンニング状態のように、負のオフ電圧を印加した転送電極下では、電子が伝導帯へ励起されにくくなり、表面準位を介した暗電流を抑制することができる。
【００３０】
なお、図４において、点線で示す曲線５６（Ａ'Ｂ'Ｃ'Ｄ'）は、電子シャッタ動作でのポテンシャルプロファイルを表している。電子シャッタ動作では、撮像部の全ての転送電極にオフ電圧を印加し、基板電圧Ｖsubを通常時の電圧（点Ｄ）より高い正電圧（点Ｄ'）とする。Ｖsubを上げることにより、通常、Ｃ点にあるｐウェル４２の電位がＣ'点まで深くなり、ｐウェル４２による基板深さ方向の電位障壁を消失させることができる。これにより、基板表面側の情報電荷をｐウェル４２を越えて基板裏面へ排出することができる。
【００３１】
一方、ブルーミングを抑制するための電荷排出動作（ブルーミング抑制動作）では、情報電荷を蓄積する電位井戸に対応する転送電極にはオン電圧を印加したままで、基板電圧Ｖsubを通常時の電圧（点Ｄ）より高い正電圧（点Ｄ'）とする。このブルーミング抑制動作でのオン電極下でのポテンシャルプロファイルは、曲線５８（ＡＢＣ'Ｄ'）で表され、オフ電極下でのポテンシャルプロファイルは曲線５６（Ａ'Ｂ'Ｃ'Ｄ'）で表される。これにより、電位井戸に蓄積された情報電荷のうち、ｐウェル４２のポテンシャル（点Ｃ'）を越える分が基板裏面へ排出される。ここで、ｐウェル４２のポテンシャル（点Ｃ'）が点Ｂ"より深くなるように基板電圧Ｖsubを設定する。このように電位井戸に蓄積される情報電荷量を電位井戸の移動過程の前に、当該移動過程でのオフ電極下での電位障壁（点Ｂ"）以下に減らすことで、当該移動過程にてブルーミングを起こりにくくすることができる。
【００３２】
次に、本撮像装置におけるイメージセンサの駆動方法について説明する。図５は、クロック発生回路１２がイメージセンサ１０に供給する各種電圧信号の基本的な変化を示す模式的なタイミング図である。図５において、時間は横軸右方向に経過する。図５には撮像部１０ｉの転送電極に印加される転送クロック信号φi1〜φi3、基板電圧信号Ｖsub、及び蓄積部１０ｓの転送電極に印加される転送クロックφs1それぞれの模式的な波形と発生タイミングとが示されている。転送クロックφsの残りのφs2及びφs3は、３相駆動を実現するようにφs1とは位相がシフトしている点を除けば基本的にφs1と同様であり、簡略化のため図示を省略している。本撮像装置は、図７を用いて上述した、露光期間において情報電荷の蓄積位置を各画素内にて移動させる駆動方法を採用する。以下、露光期間Ｅにおいて撮像部１０ｉに形成される電位井戸を示す模式図である図７を参照しつつ説明する。
【００３３】
１画面の撮影において、まず撮像部１０ｉが露光される。露光期間Ｅは、電子シャッタ動作により制御される。電子シャッタ動作では、撮像部１０ｉに配置される転送電極Ｇ1〜Ｇ3に印加されるクロック電圧φi1〜φi3を所定期間、全てオフ電圧とし（期間ｔ1〜ｔ2）、さらに、当該期間にて基板電圧Ｖsubを通常時に印加する直流電圧（基準直流電圧ＶＳＬ、図４の点Ｄの電圧に相当する）より高い排出電圧ＶＳＨ（図４の点Ｄ'の電圧に相当する）とする。これにより、撮像部１０ｉのチャネル領域に蓄積された情報電荷が一旦、基板裏面へ排出される。
【００３４】
また、電子シャッタ動作が完了する時刻ｔ2では、φiの所定位相のクロック信号、例えばφi2がオン状態とされ、撮像部１０ｉの対応する転送電極下に電位井戸６０が形成される（図７（ａ））。このタイミングから露光期間Ｅが始まる。一方、露光期間Ｅの終了タイミングは、フレーム転送の開始時刻ｔ18で規定される。
【００３５】
本撮像装置は、露光期間Ｅに電位井戸の位置を画素内で移動させる。電位井戸は、各露光期間において、各画素に配置される３本の転送電極Ｇ1〜Ｇ3それぞれの下に互いに同じ時間だけ形成される。具体的には、クロック発生回路１２は、転送クロックφi2を時刻ｔ2から時間αだけオン電圧に保つ。これにより、Ｇ2の下に電位井戸６０が形成され、期間αに応じた情報電荷が蓄積される（図７（ａ））。次に、φi2のオン電圧の終了に所定期間βだけ先行する時刻ｔ4から転送クロックφi1を時間２αだけオン電圧とする。これにより、Ｇ2の下に蓄積された情報電荷がＧ1の下に新たに形成された電位井戸６２へ移動し、当該電位井戸にＧ1下で発生する情報電荷が期間２αに亘ってさらに蓄積される（図７（ｂ）（ｃ））。引き続いて、φi1のオン電圧の終了に所定期間βだけ先行する時刻ｔ6から転送クロックφi2を再び時間αだけオン電圧とする。これにより、Ｇ1の下に蓄積された情報電荷がＧ2の下に新たに形成された電位井戸６４へ移動し、当該電位井戸にＧ2下で発生する情報電荷が期間αに亘って累積される（図７（ｄ）（ｅ））。さらに、φi2のオン電圧の終了に所定期間βだけ先行する時刻ｔ8から時間２αだけ転送クロックφi3をオン電圧とする。これにより、Ｇ2の下に蓄積された情報電荷がＧ3の下に新たに形成された電位井戸６６へ移動し、当該電位井戸にＧ3下で発生する情報電荷が期間２αに亘って累積される（図７（ｆ）（ｇ））。以上、電位井戸の位置を順にＧ2、Ｇ1、Ｇ2、Ｇ3の下に移動する動作を１サイクルとして、電子シャッタ動作からフレーム転送までの期間に１又は数サイクルの電位井戸の移動動作が行われる。図５にはこの移動動作を２サイクル繰り返す例を示しており、時刻ｔ10，ｔ12，ｔ14及びｔ16において時刻ｔ2，ｔ4，ｔ6及びｔ8におけると同様に、順にＧ2、Ｇ1、Ｇ2、Ｇ3の下に電位井戸が移動する。
【００３６】
以上の動作により、露光期間Ｅにおいて各転送電極Ｇ1〜Ｇ3の下に電位井戸が形成される期間はそれぞれ１サイクル当たり２αとなる。よって、蓄積部１０ｓへ転送された各画素の情報電荷には、当該画素の各転送電極Ｇ1〜Ｇ3の下で発生した暗電流が互いに等しい期間に対応する量ずつ含まれることになり、画素内の位置に応じた暗電流の平均化がなされ、画素間での暗電流成分のばらつきが抑制される。
【００３７】
また、以上の露光期間における撮像部１０ｉのＣＣＤシフトレジスタのオフ電圧は既に述べたように、他の場合のオフ電圧ＶＬ１より低いＶＬ２に設定される。これにより、上述したように各画素に蓄積される暗電流成分を低減できる。
【００３８】
Ｇ３の下の電位井戸６６に蓄積された情報電荷は、時刻ｔ18から開始されるフレーム転送によって、蓄積部１０ｓへ高速に移動される。クロック発生回路１２は、フレーム転送において、転送クロックφi（φi1〜φi3）及びφs（φs1〜φs3）として、ＶＬ１からＶＨを振幅とする互いに同期した高速なクロックを撮像部１０ｉの列方向の画素数に応じたサイクルだけ発生させる（期間ｔ18〜ｔ19）。これにより、撮像部１０ｉの全画素の信号電荷が全て、遮光膜を備えた蓄積部１０ｓへ短時間に移送される。蓄積部１０ｓへ転送された情報電荷は、ライン転送によって水平転送部１０ｈへ転送される。クロック発生回路１２は、タイミング制御回路１４が生成する水平同期信号ＨＤに同期した各タイミングにて、１サイクルの転送クロックφsを生成しライン転送を実行する。このライン転送におけるφsの各クロックの振幅はＶＬ１からＶＨに設定される。水平転送部１０ｈは水平転送によって情報電荷を出力部１０ｄへ転送し、出力部１０ｄは情報電荷を画像信号Ｙ0(t)に変換し順次、出力する。
【００３９】
以上の動作のうち、露光期間Ｅでは、電位井戸を転送電極間で移動させる際に、移動元に対応する転送電極と移動先に対応する転送電極との双方が同時にオン電圧を印加される期間βが存在する。この期間βでは、電位障壁が１つの転送電極のみで形成されることとなり、その障壁の低下によりブルーミングが生じやすくなる。本撮像装置では、この問題を解決するために、期間βに先行して、上述したブルーミング抑制動作を実行する。図５の例では、期間βが始まる時刻ｔ4，ｔ6，ｔ8，ｔ10，ｔ12，ｔ14，ｔ16に先行して、Ｖsubの基準直流電圧ＶＳＬにパルス７０が重畳され、排出電圧ＶＳＨが基板に印加される。これにより、ｐウェル４２のポテンシャルが、通常時のポテンシャル（図４の点Ｃ）より深いポテンシャル（図４の点Ｃ'）となり、電位井戸に蓄積された情報電荷のうち、ｐウェル４２のポテンシャル（点Ｃ'）を越える分が基板裏面へ排出される。このように電位井戸に蓄積される情報電荷量を電位井戸の移動過程である期間βの前に減らすことで、期間βにてブルーミングが起こりにくくなる。
【００４０】
パルス７０から期間βの開始までの期間には、撮像部１０ｉの電位井戸には新たに発生した情報電荷が蓄積され、当該期間の増加と共にブルーミング抑制動作による情報電荷の排出の効果が低下し得る。そこで、パルス７０は期間βの直前に行うことが好適である。
【００４１】
また、露光期間に複数存在し得る期間βのうち一部のみに対応してパルス７０を生成させる構成とすることもできる。例えば、図５の電位井戸の移動動作では、Ｇ1及びＧ3の下での電位井戸が連続して存在する時間は２αであり、Ｇ2の下に電位井戸が連続して存在する時間αより長い。そのため、Ｇ1及びＧ3の下に電位井戸が存在する期間における情報電荷の増加量はＧ2の下においてより一般に大きくなり、時刻ｔ6，ｔ10，ｔ14から始まるＧ2下への電位井戸の移動の際にブルーミングが起こりやすいことが考えられる。そこで、時刻ｔ6，ｔ10，ｔ14に先行するパルス７０のみ発生させ、他の時刻ｔ4，ｔ8，ｔ12，ｔ16に先行するパルス７０は省略することもできる。この構成では、パルス７０の発生タイミングが等間隔となり、タイミング制御回路１４の構成を簡略化することができる。また、情報電荷の蓄積が進み、ブルーミングが起こりやすくなる露光期間の後半部分のみパルス７０を発生させる方法も可能である。
【００４２】
なお、フレーム転送の開始直前のタイミングｔ17においても、Ｖsubの基準直流電圧ＶＳＬにパルス７２が重畳され、排出電圧ＶＳＨが基板に印加され、撮像部１０ｉの各電位井戸から余剰電荷が排出される。これにより、露光期間Ｅでのφiの振幅とフレーム転送及びライン転送でのφi，φsの振幅との相違に起因するブルーミングが抑制される。
【００４３】
本撮像装置の駆動方法では、撮像部１０ｉでのブルーミングをＶsubに重畳するパルス７０によって抑制することとしているため、基準直流電圧ＶＳＬをブルーミング抑制とは独立して定めることが可能である。ここで、Ｖsubに連動してｐウェル４２のポテンシャルが変化し、さらに、電位井戸（点Ｂ）の基板表面からの深さが変化する。具体的には、Ｖsubを下げると、ｐウェル４２のポテンシャルが浅くなり、電位井戸が基板表面側に近づく。これに起因して、転送電極３２と電荷転送チャネルとの容量が増加し、転送クロックに対するチャネルの電位変化が大きくなって電荷転送能力が増加し得る。そこで、本撮像装置では、パルス７０の排出電圧ＶＳＨを調整してブルーミングを抑制する一方、基準直流電圧ＶＳＬを低く設定して、フレーム転送及びライン転送において必要とされる電荷転送能力を確保することが可能となる。
【００４４】
本実施形態ではパルス７０の基板電圧Ｖsubと電子シャッタ動作時の基板電圧Ｖsubとは共にＶＳＨとして互いに等しくなるように設定しているが、互いに異なる電圧とすることも可能である。
【００４５】
なお、上述の露光期間Ｅにおける電位井戸の移動動作において、タイミング制御回路１４は、自動露光制御回路からの露光制御値Ｉoに応じて、各転送電極Ｇ1〜Ｇ3における電位井戸の存在時間を定める上記αを伸縮させる。また、タイミング制御回路１４は、１つの転送電極の下に形成された電位井戸が継続して存在する時間が所定の上限値τmax以下となるように電位井戸の移動サイクル数を設定する。具体的には、図５に示すように上述の駆動方法では、転送電極Ｇ1及びＧ3の下に形成される電位井戸の持続時間がそれぞれ２αであり、転送電極Ｇ2の下に形成される電位井戸の持続時間αより長くなる。そこで、タイミング制御回路１４は例えば、Ｇ1及びＧ3下での電位井戸の持続時間がそれぞれ上限値τmaxを超えないような最小のサイクル数を選択する。さらに、タイミング制御回路１４は、選択したサイクル数のφiのクロック動作期間が露光期間Ｅに一致するようにαを伸縮制御する。例えば、タイミング制御回路１４は、αを上述した基準クロックＣＫのカウント数で定義することができる。また、露光期間Ｅは上述のように露光制御値Ｉoに基づいて制御されるので、タイミング制御回路１４は、Ｉoに応じてサイクル数を決定するように構成できる。これらサイクル数の決定やαの決定は、タイミング制御回路１４が演算処理により行うように構成できるし、予めテーブルにＩoとサイクル数及びαを表す基準クロックＣＫのカウント数との対応関係を格納し、このテーブルを検索して決定するように構成することもできる。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態に係る撮像装置の概略の構成を示すブロック図である。
【図２】撮像部の一部の模式的な平面図である。
【図３】撮像部のＣＣＤシフトレジスタの電荷転送方向に沿った模式的な断面図である。
【図４】図３に断面図を示したＣＣＤシフトレジスタの基板深さ方向のポテンシャルプロファイルを示す模式図である。
【図５】クロック発生回路がイメージセンサに供給する各種電圧信号の基本的な変化を示す模式的なタイミング図である。
【図６】撮像部を３相駆動のＣＣＤシフトレジスタで構成した場合の露光期間における従来の駆動方法での電位井戸を示す模式図である。
【図７】露光期間Ｅにおいて撮像部に形成される電位井戸を示す模式図である。
【図８】短チャネル効果を考慮した電位井戸の様子を示す模式図である。
【符号の説明】
【００４７】
１０  イメージセンサ、１０ｉ  撮像部、１０ｓ  蓄積部、１０ｈ  水平転送部、１０ｄ  出力部、１２  クロック発生回路、１４  タイミング制御回路、１６  アナログ信号処理回路、１８  Ａ／Ｄ変換回路、２０  デジタル信号処理回路、３０ｃ  チャネル領域、３０ｓ  素子分離領域、３２  転送電極、３４  受光画素、４０  ｎ型半導体基板、４２  ｐウェル、４４  ｎウェル、４６  ゲート酸化膜、４８  マイクロレンズアレイ。
【図１】
2007158412.tif 000003
【図２】
2007158412.tif 000004
【図３】
2007158412.tif 000005
【図４】
2007158412.tif 000006
【図５】
2007158412.tif 000007
【図６】
2007158412.tif 000008
【図７】
2007158412.tif 000009
【図８】
2007158412.tif 000010