(57)【要約】【課題】    高調波歪を低減でき、かつ静電放電保護回路を有する高周波半導体回路およびこれを備えた無線機器を提供する。【解決手段】  キャパシタンスを有する回路要素と、前記キャパシタンスと直列共振を生じるインダクタと、高周波伝送線路と、を備え、前記回路要素と前記インダクタとの直列共振回路は、前記高周波伝送線路と接地電位との間に挿入されており、前記直列共振回路の共振周波数は、前記高周波伝送線路を搬送させる搬送波の高調波のいずれかと一致していることを特徴とした高周波半導体回路が提供される。【選択図】    図１
2007013031.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタンスを有する回路要素と、
前記キャパシタンスと直列共振を生じるインダクタと、
高周波伝送線路と、
を備え、
前記回路要素と前記インダクタとの直列共振回路は、前記高周波伝送線路と接地電位との間に挿入されており、
前記直列共振回路の共振周波数は、前記高周波伝送線路を搬送させる搬送波の高調波のいずれかと一致していることを特徴とした高周波半導体回路。
【請求項２】
前記直列共振回路を複数個備え、それぞれの前記直列共振回路は互いに並列に接続され、それぞれの前記直列共振回路の共振周波数が前記搬送波の高調波のいずれかと一致していることを特徴とした請求項１記載の高周波半導体回路。
【請求項３】
前記搬送波の周波数をｆ０、ｊ番目の前記直列共振回路の前記インダクタのインダクタンスをＬｓ（ｊ）、前記ｊ番目の前記直列共振回路の前記回路要素の前記キャパシタンスをＣｓ（ｊ）、ｎを自然数、前記直列共振回路の数をＮ、とした時に、次式
１／（２π［Ｌｓ（ｊ）×Ｃｓ（ｊ）］１／２）＝ｎｆ０
（但し、１≦ｊ≦Ｎ、１≦Ｎ）  
が成立することを特徴とする請求項１または２に記載の高周波半導体回路。
【請求項４】
前記回路要素は、半導体ダイオードを含む静電放電保護素子であることを特徴とする請求項１〜２のいずれかひとつに記載の高周波半導体回路。
【請求項５】
請求項１〜４のいずれか１つに記載の高周波半導体回路と、
前記高周波半導体回路に接続された送信器及び受信器のうちの少なくともひとつと、
を備えたことを特徴とする無線通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波半導体回路および無線通信機器に関し、特に、静電放電保護回路を内蔵した高周波半導体回路および無線通信機器に関する。
【背景技術】
【０００２】
携帯電話や無線ＬＡＮなど、無線通信システム市場の拡大は目覚ましく、これを実現するための技術の進展も著しい。無線通信機器の主要構成要素は、アンテナ、送受信切り替えスイッチ回路および送受信回路である。無線通信機器の使用環境条件は厳しいので、静電気によるサージ電圧に対して、保護手段が必要である。
【０００３】
よく用いられる静電放電（ＥＳＤ：Electro Static Discharge）保護手段としては、アンテナと送受信切り替え回路との間に、主として保護ダイオードからなる静電放電保護回路をシャントに挿入する方法がある。これにより、降伏電圧より大きなサージ電圧が印加されると、サージ電流が保護ダイオードに分流され、送信回路および受信回路などが保護される。この場合、静電放電保護回路は、高周波伝送線路中にシャントに挿入されるために、伝送線路の特性インピーダンスとの整合性を考慮する必要がある。例えば、静電放電保護回路を分散して、高周波回路に配置させる技術の開示がある（特許文献１）。ただし、この回路設計は、通過周波数帯域内、すなわち搬送周波数帯域内においてなされていた。
【０００４】
一方、無線通信機器は、情報量の拡大に対応するために、隣接チャネルへの信号漏洩及び高調波歪を低減することにより、通信品質を更に改善する必要が生じている。この対策として、歪補償回路の挿入、フィルタの挿入、能動素子の非線形成分を低減、などの方法があるが、機器の小型化要求とは相容れないことが多かった。特に、携帯電話などの携帯機器においては、回路素子数の増加、回路素子の大型化となる方法の採用は困難であった。この結果、高調波歪が充分に抑えられずに、さらなるチャネル数の増大、受信感度の改善などにとっての障害となっていた。
【特許文献１】特表２０００−５１０６５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、高調波歪を低減でき、かつ静電放電保護回路を有する高周波半導体回路およびこれを備えた無線通信機器を提供するものである。
【課題を解決するための手段】
【０００６】
本発明の一態様によれば、
キャパシタンスを有する回路要素と、
前記キャパシタンスと直列共振を生じるインダクタと、
高周波伝送線路と、
を備え、
前記回路要素と前記インダクタとの直列共振回路は、前記高周波伝送線路と接地電位との間に挿入されており、
前記直列共振回路の共振周波数は、前記高周波伝送線路を搬送させる搬送波の高調波のいずれかと一致していることを特徴とした高周波半導体回路が提供される。
【発明の効果】
【０００７】
本発明によれば、高調波歪が低減され、かつ静電放電保護回路を有する高周波半導体回路およびこれを備えた無線通信機器が提供される。
【発明を実施するための最良の形態】
【０００８】
以下、図面を参照しつつ、本発明の実施の形態につき説明する。  
図１は、本発明の具体例にかかる高周波半導体回路１３０の等価回路図である。  
本具体例にかかる高周波半導体回路１３０は、ショットキーダイオードペア１０２、１０４、１０６と、インダクタ１０８、１１０、１１２と、を備える。ショットキーダイオードペア１０２、１０４、１０６は、キャパシタンスを有する回路要素であり、外部から印加された静電気によるサージ電圧から無線通信機器を保護する静電放電保護素子としての役割を有する。また、インダクタ１０８、１１０、１１２は、ショットキーダイオードペアの等価回路におけるキャパシタンスと直列共振回路を形成し、第ｍ高調波（ｍは２以上の整数）を反射する役割を有する。
【０００９】
ショットキーダイオードペア１０２、１０４、１０６とインダクタ１０８、１１０、１１２との直列共振回路は、１〜Ｎ個の範囲で、特性インピーダンスＺ０を有する高周波伝送線路１０１に対しシャントに挿入されている。ショットキーダイオードとしては、１ＧＨｚ以上の高い周波数領域において電子移動度の大きいＧａＡｓなどの材料からなるものを用いることができる。
【００１０】
高周波伝送線路１０１としては、同軸線路、マイクロストリップ線路、コプレーナ線路、コプレーナウェーブガイドなどの分布定数線路を用いることができる。また、線路長が短い場合は、集中定数回路として取扱うことができる。すなわち、図１において、高周波伝送線路１０１の長さＬが波長に対して短い場合には、集中定数素子として取り扱うことができる。
【００１１】
なお、本具体例においては、静電放電保護素子として、ショットキーダイオードペアを用いたが、降伏電圧以上でサージ電流を分流させることができれば、ショットキーダイオードペアに限定されることはない。また、多段でも、単体でもよい。ショットキーダイオードペアを用いると、搬送波振幅の正負両側に対して一定の降伏電圧を維持できるために、搬送波の漏れを低減できる。この場合、カソードコモンでもアノードコモンであっても同様の効果が得られる。
【００１２】
例えば、以下に具体例を挙げて説明するように、高周波半導体回路１３０に用いられる電子素子やウェーハの一部を流用して静電放電保護素子としてのダイオードをモノリシックに形成することができる。
【００１３】
高周波半導体回路１３０にＧａＡｓなどからなる高移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）が用いられる場合、そのＨＥＭＴの形成プロセスにおいて、ゲートメタルを利用したショットキーダイオードを静電放電保護素子としてモノリシックに形成することができる。
また、高周波半導体回路１３０に、ｐｎ接合を有するエピタキシャルウェーハを用いる場合には、そのｐｎ接合を利用したダイオードをやはり静電放電保護素子としてモノリシックに形成することができ、便利である。例えば、ＧａＡｌＡｓ系やＧａＩｎＰ系のＨＢＴ（Hetero Bipolar Transsitor）の例えばベース−エミッタ間を接続したダイオードを静電放電保護素子としてモノリシックに形成することもできる。ＧａＡｌＡｓ系やＧａＩｎＰ系のＨＢＴで構成されるパワーアンプ（ＰＡ）においては、このようなダイオードを共通プロセスにより実現できるので、好ましい。
【００１４】
また、高周波半導体回路１３０に、ｐｎ接合を有するエピタキシャルウェーハを用いる場合には、そのｐｎ接合を利用したダイオードをやはり静電放電保護素子としてモノリシックに形成することができ便利である。つまり、高周波半導体回路１３０に用いられる電子素子やウェーハを流用して静電放電保護素子としてのダイオードをモノリシックに形成することができる。
【００１５】
ショットキーダイオードは、アルミニウムなどの金属を被着する簡単な工程でダイオード特性が得られる点で、有利である。また、ｐｎ接合ダイオードは、より安定した整流特性とブレークダウンを得られる点で有利である。
【００１６】
また、そのような静電放電保護素子の材料としては、ＧａＡｓに限定されず、Ｓｉ，ＩｎＰ、ＧａＮなどの各種の半導体材料が使用できる。さらに、ＳｉＧｅ系のＨＢＴ（Hetero Bipolar Transsitor）の例えばベース−エミッタ間を接続したダイオード構造であってもよい。例えば、シリコン（Ｓｉ）を用いて静電放電素子を形成する場合、高周波半導体回路１３０の全体をモノリシックに形成できないが、イオン注入などを利用して最適な降伏特性を有するダイオードを簡単に形成できる点で有利である。この場合、ツェナーダイオードあるいはアバランシェダイオードのような降伏特性を有するダイオードを形成すれば、静電放電保護素子として最適である。
【００１７】
図２は、本具体例にかかる高周波半導体回路１３０の応用例を表わす等価回路図である。  ここで、アンテナ１００は送受信共用である。また、送信器（Ｔｘ）１１８または受信機（Ｒｘ）１２０と、高周波半導体回路１３０との間には送受信切り替えスイッチ回路１３４が設けられている。
【００１８】
まず、送受信切り替えスイッチ回路１３４について説明する。  
入力側高周波伝送線路１０１は、ＧａＡｓ  ＦＥＴ１１４と、ＧａＡｓ  ＦＥＴ１１６とに分岐される。送信時には、ＧａＡｓ  ＦＥＴ１１４をオンとし、ＧａＡｓ  ＦＥＴ１１６をオフとする。送信器１１８の終段部は送信用高出力増幅器（ＰＡ）であり、信号波により変調された搬送波（Ｐ１）がアンテナ１００から放射される。一方、受信時には、ＧａＡｓ  ＦＥＴ１１４をオフとし、ＧａＡｓ  ＦＥＴ１１６をオンとする。アンテナ１００からの受信搬送波（Ｐ２）が、受信回路（Ｒｘ）１２０の初段部に設けられた受信用低雑音増幅器（ＬＮＡ）に入射する。
【００１９】
ＧａＡｓ  ＦＥＴのゲートには、３ボルトのオン電圧、または０ボルトのオフ電圧がゲート制御電圧ＶＧ１，ＶＧ２として印加される。なお、ＦＥＴとしては、ＧａＡｓでなく、Ｓｉでもよいが、半絶縁性基板上に形成が容易で高周波特性においてすぐれるＧａＡｓ  ＦＥＴが、より好ましい。
【００２０】
ＧａＡｓ材料を用いて、ゲートをショットキーバリアとしたＦＥＴにおいては、ゲート制御電圧をＤＣ３ボルトとすると、ゲート−ソース間およびゲート−ドレイン間のＤＣ順方向電位は、約０．５ボルトであるので、ソース及びドレインの電位は共に約２．５ボルト（ＤＣ）となる。もし、ゲート閾値電圧がマイナス１ボルトであると、ＦＥＴはオンとなり低抵抗を示すので、搬送波は低損失でＦＥＴを通過できる。一方、ゲート制御電圧を０ボルトとすると、（ゲート−ソース間電圧（Ｖｇｓ）−閾値電圧（Ｖｔｈ））はマイナスとなるので、ＦＥＴはオフとなり高抵抗を示すので、搬送波の通過は困難となる。以上説明したメカニズムにより、端子Ａを、端子Ｂまたは端子Ｃのいずれかに切り替えることができる。
【００２１】
ここで再び図１に戻って、高周波半導体回路１３０の作用について説明する。  
まず、ショットキーダイオードペア１０２、１０４、１０６は、それぞれ同一特性のショットキーダイオードをカソードコモンとしたものであり、外部から降伏電圧より大きなサージ電圧が印加されると、サージ電流Ｑ１，Ｑ２，Ｑｊを接地に分流させる。この結果、図２における送信器１１８及び受信回路１２０内に、サージ電流が流れることを阻止できるので、送信回路１１８および受信回路１２０が保護される。
【００２２】
次に、高調波抑制の作用について詳細に説明する。  
図１及び図２において、符号１０２は第１番目のショットキーダイオードペア、符号１０４は第２番目のショットキーダイオードペア、符号１０６は第ｊ番目のショットキーダイオードペアをそれぞれ表すものとする。また、符号１０８は、第１番目のボンディングワイヤによる第１番目のインダクタ、符号１１０は、第２番目のボンディングワイヤによる第２番目のインダクタ、符号１１２は、第ｊ番目のボンディングワイヤによる第ｊ番目のインダクタをそれぞれ表すものとする。但し、ｊ≧１とする。
【００２３】
第ｊインダクタのインダクタンスをＬｓ（ｊ），第ｊ番目のショットキーダイオードぺアの等価回路における接合容量をＣｓ（ｊ）と表わすことにする。第ｊ番目の直列共振回路におけるインダクタンスＬｓ（ｊ）と接合容量Ｃｓ（ｊ）の共振周波数は、次式により表される。
１／（２π［Ｌｓ（ｊ）×Ｃｓ（ｊ）］１／２）
端子Ｆからの入射波Ｐ３の周波数がこの共振周波数であるとき、第ｊ番目の直列接続回路を見込んだインピーダンスＺＴはゼロとなる。この結果、反射係数の絶対値は１となるので、入射波は全反射し（Ｐｊ）、高調波が低減された搬送波Ｐ４が、端子Ｈより取り出される。このようにして、シャントに挿入する直列共振回路の数だけの共振周波数が設定できる。ここで、１≦ｊ≦Ｎである（但し、Ｎ≧１）。
【００２４】
なお、静電放電は、無線ＬＡＮや携帯電話のような無線通信システムに用いられる搬送波の周期と比較して、遅い現象である。従って、静電放電保護素子が分散していても、集中定数的に作用する。この結果、静電放電保護効果が損なわれることはない。
【００２５】
まず、Ｎ＝１のとき、すなわち、直列共振回路数が１個の場合について説明する。  
この場合には、Ｌｓ（１）とＣｓ（１）の共振周波数を、搬送波周波数ｆ０の２以上の整数倍とすることができる。すなわち、２ｆ０とすると第２高調波に対してＺＴ＝０とでき、３ｆ０とすると第３高調波に対してＺＴ＝０とできる。もし、端子Ｆへの入射波Ｐ３が、周波数ｆ０なる基本波のほかに、第ｍ高調波を含んでいる場合には、共振周波数を第ｍ高調波と一致させる。この場合、直列共振回路を見込んだインピーダンスＺＴ＝０となるので、第ｍ高調波のみ反射されて、端子Ｈの伝送波Ｐ４は殆ど基本波成分のみとできる。
【００２６】
次に、Ｎ＝２のとき、すなわち、直列共振回路数が２個の場合について説明する。  
端子Ｆへの入射波Ｐ３が、周波数ｆ０なる基本波のほかに、周波数２ｆ０の第２高調波及び周波数３ｆ０の第３高調波を含んでいるとする。もし第１の直列接続回路がＬｓ（１）とＣｓ（１）とにより、第２高調波に等しい共振を生じさせ、第２の直列接続回路がＬｓ（２）とＣｓ（２）とにより、第３高調波に等しい共振を生じさせることができれば、端子Ｈの伝送波Ｐ４は、殆ど基本波成分ｆ０のみとすることができる。高調波は、第２及び第３とは限らないので、影響を低減したい次数ｍの高調波に合わせて、共振周波数を設定すればよい。
【００２７】
さらに、図１に例示されるように、直列共振回路はＮ個まで挿入できるが、影響を排除したい高調波の数にあわせて、決めることができる。以上のような高周波半導体回路１３０における、Ｌｓ（ｊ）およびＣｓ（ｊ）の数値は、通過周波数帯域内特性仕様により決定されるものではない。従って、従来の静電放電保護回路設計においては、殆ど考慮されなかった。本発明者は、高調波歪低減回路の検討の結果、静電放電保護回路が高調波歪低減に有効活用できることを見出した。
【００２８】
次に、本具体例にかかる高周波半導体回路を、無線ＬＡＮ（ＩＥＥＥ８０１．１１ａ準拠、  ｆ０＝５．２ＧＨｚ）に応用した例についてより詳細に説明する。  
まず、用いられる半導体素子について述べる。高周波半導体回路１３０を構成するショットキーダイオードペア１０２、１０４、１０６は、同一のダイオードを順方向と逆方向とに接続したものである。第１番目の直列共振回路が第２高調波の共振回路を構成し、第２番目の直列共振回路が第３高調波の共振回路を構成したＮ＝２の場合の例について説明する。  
第１番目の直列共振回路は、第１番目のショットキーダイオードペア１０２及び第１番目のボンディングワイヤが生じる第１番目のインダクタ１０８で構成され、第２番目の直列共振回路は、第２番目のショットキーダイオードペア１０４及び第２番目のボンディングワイヤが生じる第２番目のインダクタ１１０で構成されている。第１番目のショットキーダイオードペア１０２の２個のアノード形状は、共に５μｍ×２３４μｍの矩形であり、第２番目のショットキーダイオードペア１０４のアノード形状は、５μｍ×１０４μｍの矩形である。
【００２９】
図３は、ショットキーダイオードペア１０２および１０４のオフ容量の電圧依存性を表わすグラフ図である。  
第１番目のショットキーダイオードペア１０２の０ボルトにおけるオフ時の接合容量は、０．８２ｐＦであり、第２番目のショットキーダイオードペア１０４の０ボルトにおけるオフ時の接合容量は、０．３７ｐＦである。また、図２の回路の駆動状態においては、ゲート制御電圧である３ボルトが印加されているので、３ボルトのオフ時の接合容量を比較すると、第１番目のショットキーダイオードペア１０２において０．２３４ｐＦ，第２番目のショットキーダイオードペア１０４において、０．１０４ｐＦである。
【００３０】
また、ボンディングワイヤは、一定の長さにでき、本具体例においては、１ナノヘンリーと選んだ。以上より、Ｌｓ（１）＝Ｌｓ（２）＝１ｎＨ、かつＣｓ（１）＝０．２３４ｐＦ，Ｃｓ（２）＝０．１０４ｐＦである。この結果、第１番目の直列共振回路の共振周波数は、１０．４ＧＨｚとなり、２ｆ０と一致させることができる。また、第２番目の直列共振回路の共振周波数は、１５．６ＧＨｚとなり、３ｆ０と一致させることができる。
【００３１】
図４は、比較例である静電放電保護回路１３１、および後段に接続される送受信切り替えスイッチ回路１３４である。  
ショットキーダイオードペア１０５のアノード形状は、５μｍ×３３８μｍであり、本具体例のＮ＝２の場合における第１番目のショットキーダイオード１０２と第２番目のショットキーダイオード１０４のアノード面積和に等しく設定されている。従って、容量も両者の和となるので、静電放電保護に関しては、ほぼ同様の効果が得られている。ボンディングワイヤによるインダクタ１１１のインダクタンスは、１ナノヘンリーとした。この静電放電保護回路１３１は、第ｍ高調波に対して共振を生じるように設計されていない。
【００３２】
次に、Ｎ＝２に対応する本具体例の高調波歪特性について、比較例と対比して説明する。  図５は、基本波が５．２ＧＨｚにおける第２高調波（１０．４ＧＨｚ）および第３高調波（１５．６ＧＨｚ）のスペクトラム相対強度を表わすグラフ図である。同図においては、本具体例を実線で、比較例を破線で表わした。
【００３３】
図５においては、端子Ａへの入力電力が２０ｄＢｍのときの端子Ｃにおける出力スペクトラムをスペクトラムアナライザにて測定した結果を表わす。本実施例においては、基本波に対して、第２高調波がマイナス７８ｄＢ，第３高調波がマイナス８２ｄＢであった。一方、比較例においては、基本波に対して、第２高調波がマイナス６５ｄＢ，第３高調波がマイナス６４ｄＢであった。本具体例のほうが、第２高調波においては１３ｄＢ，第３高調波においては１８ｄＢ高調波歪が低減できた。
【００３４】
図６は、基本波に対する高調波成分のスペクトル強度差、すなわち高調波歪の入力電力依存性を表わすグラフ図である。  
端子Ａからの入力電力Ｐｉｎが増加するにつれて、送受信切り替えスイッチ回路におけるＦＥＴ１１６の非線形成分が増加する。この結果、端子Ｃにおける出力搬送波中の高調波歪が増加してくる。図６に例示される測定結果においては、本実施例において、第２及び第３高調波間での歪差は約８ｄＢ以下であった。また、第２及び第３高調波歪は、本実施例においては比較例より大幅に低減されており、しかも入力電力Ｐｉｎが大きいほどその効果が大きいことが理解される。
【００３５】
さらに、送信器出力段を構成するＦＥＴなど、非線形成分を生じる要素が存在すると、本具体例の効果が更に高まる。図２において、送信回路１１８を端子Ｂに接続し、ＧａＡｓ  ＦＥＴ１１４をオンとし、ＧａＡｓ  ＦＥＴ１１６をオフとする。一般に、送信回路１１８は、ＧａＡｓ  ＦＥＴなどを用いて大振幅動作をさせることにより高出力を得ている。この結果、出力信号は高調波成分を多く含んでいる。端子Ｂへの入力電力を高くする、すなわち送信回路１１８の出力を大とするほど、高調波成分が増加する。このような場合、本具体例の高周波半導体回路１３０により、高調波成分を大幅に低減でき、その効果が大きくなる。
【００３６】
なお、受信回路１２０と端子Ｃとが接続されている場合にも同様の効果が得られる。すなわち、高調波成分を含んだ搬送波が端子Ａから入射される場合、本具体例である高周波半導体回路１３０により、第ｍ高調波を反射して、受信回路１２０には基本波を入射させることが可能である。
【００３７】
次に、送信回路１１８及び受信回路１２０の通過周波数帯域を含む周波数特性について説明する。図２において、高周波伝送線路１０１の特性インピーダンスＺ０は、例えば５０Ωとすることができる。このとき、端子Ａの電位をＶ１，端子Ｂの電位をＶ２，端子Ｃの電位をＶ３とする。ＧａＡｓ  ＦＥＴ１１４がオン、ＧａＡｓ  ＦＥＴ１１６がオフのとき、Ａ−Ｂ間の挿入損失（Insertion Loss）及びＡ−Ｃ間のアイソレーション（Isolation）は以下の式（１）及び（２）で、それぞれ表わされる。
挿入損失＝−２０ｌｏｇ（Ｖ２／Ｖ１）      ［ｄＢ］          （１）
アイソレーション＝−２０ｌｏｇ（Ｖ３／Ｖ１）    ［ｄＢ］    （２）  
ここで、送受信切り替えスイッチ回路１３４を構成するＧａＡｓ  ＦＥＴ１１４及び１１６は、同一性能を有するものとする。さらに、ゲート数は２本で、ゲート幅Ｗｇは２ミリメータとし、オン抵抗Ｒｇ＝１．４Ω、接合容量Ｃｏｆｆ＝０．２６ｐＦ（ゲート制御電圧３ボルト）であるとする。
【００３８】
図７は、挿入損失を表わすグラフ図である。  
通過帯域である５．２ＧＨｚ付近において、本実施例では０．９ｄＢ，比較例において１．２ｄＢである。本実施例のほうが、０．３ｄＢほど、挿入損失が小さい。さらに、５．２ＧＨｚ以上において、比較例における挿入損失が増加している。
【００３９】
図８は、アイソレーションを表わすグラフ図である。  
通過帯域である５．２ＧＨｚ付近において、いずれもほぼ２９ｄＢであり、充分にアイソレーションされている。また、比較例との差異は小さい。以上のように、直列共振回路が２個配置された、静電放電用ダイオードペアを含んだ本具体例の高周波半導体回路１３０と、送受信切り替えスイッチ回路１３４とを接続するとき、通過帯域内の高周波特性を損なうことなく高調波歪が低減できる。
【００４０】
さらに、本具体例における静電耐圧は、「マシンモデル」で３５０ボルトであり、「人体モデル」で２，１２０ボルトであった。一方、比較例における静電耐圧は、「マシンモデル」で３６０ボルトであり、「人体モデル」で２，０３０ボルトであった。本具体例において、２個の直列共振回路に分散させても、静電放電保護効果が損なわれることはなかった。
【００４１】
次に、静電放電保護用のショットキーダイオードペアを内蔵し、高調波低減のための直列共振回路を含んだ高周波半導体回路１３０と、送受信切り替えスイッチ回路１３４とを、集積した高周波半導体回路について説明する。ショットキーダイオードペア１０２、１０４、１０６、及びＧａＡｓ  ＦＥＴ１１４、１１６、及び高周波伝送線路１０１は、半絶縁性ＧａＡｓ基板上に形成できる。
【００４２】
図２に例示した無線通信機器は、携帯電話や無線ＬＡＮなどに広く使用するために、小型化が重要である。ＧａＡｓにおける媒質内波長は、λ０／ｎｒ（λ０は、真空中の波長、ｎｒは屈折率で約３．６）であるから、真空中の波長の約２８％に波長が短縮できる。このため、本具体例の高周波回路１３０及び送受信切り替えスイッチ回路１３４をＧａＡｓ基板上に集積すると、大幅な小型化が実現できる。この場合、静電放電保護用ショットキーダイオードペア１０２、１０４、１０６、およびＧａＡｓＦＥＴ１１４、１１６の製造プロセスはほぼ共通であるので、シリコンと比べて工程の簡素化が図れる。また、半絶縁性ＧａＡｓ基板に、高周波伝送線路１０１、バイアホール、裏面メタライズなどを設けるプロセスは、上記半導体素子プロセスと整合性が良いので、集積化が容易である。このように、化合物半導体基板上に静電放電保護回路を含んだ高周波半導体回路１３０、および送受信切り替えスイッチ回路１３４を集積することにより、フィルタや歪補償回路を用いることなく、高調波歪低減が可能となり、かつ通信機器の小型化および高信頼化が実現できる。
【００４３】
図９は、本発明の具体例にかかる無線通信機器を搭載したノートパソコンを表す模式図である。  
すなわち、このノートパソコン２００には、例えばＩＥＥＥ８０１．１１ａ（５．２ＧＨｚ）の無線ＬＡＮ通信が可能なアンテナ、送信回路、受信回路などとともに、本実施形態の高周波半導体回路１３０が内蔵されている。本実施形態によれば、高調波歪みが低減され、ＥＳＤに対する耐圧も高く、且つコンパクトな無線通信機器を内蔵させることができ、小型軽量で安定したＬＡＮ通信が可能なノートパソコンを実現できる。
【００４４】
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし本発明はこれら具体例に限定されるものではない。例えば、静電放電保護素子としては、ショットキーダイオードペアに限定されず、ダイオード多段であっても、ダイオード単体であっても、ＦＥＴであっても良い。また、ショットキー接合ではなく、ｐｎ接合ダイオードでも良い。さらに、材料も、Ｓｉ，ＧａＡｓ，ＩｎＰ，ＧａＮ、ＩＩ−ＶＩ族化合物などの半導体材料を広く用いることができる。
【００４５】
その他、高周波半導体回路を構成する静電放電保護素子、インダクタなどの各要素の形状、サイズ、材質、配置関係などに関して当業者が各種の設計変更を加えたものであっても、本発明の要旨を有する限りにおいて本発明の範囲に包含される。
【図面の簡単な説明】
【００４６】
【図１】本発明の具体例にかかる高周波半導体回路を表わす等価回路図である。
【図２】本発明の具体例にかかる高周波半導体回路と、送受信切り替えスイッチ回路との接続を表わす等価回路図である。
【図３】本発明の具体例にかかる高周波半導体回路を構成するショットキーダイオードペアの接合容量の印加電圧依存性を表わすグラフ図である。
【図４】比較例の静電放電回路および、これと接続される送受信切り替えスイッチ回路とを表わす等価回路図である。
【図５】本発明の具体例にかかる高周波半導体回路を通過したスペクトラム相対強度を現すグラフ図である。
【図６】本発明の具体例にかかる高周波半導体回路を通過した高調波歪の入力電力依存性を表わすグラフ図である。
【図７】本発明の具体例にかかる高周波半導体回路の挿入損失の周波数特性を表すグラフ図である。
【図８】本発明の具体例にかかる高周波半導体回路のアイソレーションの周波数特性を表すグラフ図である。
【図９】本発明の具体例にかかる無線通信機器を搭載したノートパソコンを表す模式図である。
【符号の説明】
【００４７】
１００  アンテナ
１０１  高周波伝送線路
１０２、１０４、１０６  静電放電保護素子
１０５  静電放電保護素子
１１１  インダクタ
１０８、１１０、１１２  インダクタ
１１４、１１６  ＦＥＴ
１１８  送信回路
１２０  受信回路
１３０  高周波半導体回路
１３１  静電放電保護回路
１３４  送受信切り替えスイッチ回路
【図１】
2007013031.tif 000003
【図２】
2007013031.tif 000004
【図３】
2007013031.tif 000005
【図４】
2007013031.tif 000006
【図５】
2007013031.tif 000007
【図６】
2007013031.tif 000008
【図７】
2007013031.tif 000009
【図８】
2007013031.tif 000010
【図９】
2007013031.tif 000011