(57)【要約】【課題】比較的大きな時定数を持ち、フィルタ特性が可変可能で、且つ、ＬＳＩ化が可能なフィルタ回路の実現。【解決手段】フィルタ回路１０は、ＬＰＦであり、抵抗Ｒ１及びコンデンサＣ１によりＲＣフィルタ（ＬＰＦ）が形成されているとともに、抵抗Ｒ１の入力側にスイッチＳＷ１が直列接続されている。スイッチＳＷ１は、所定周期のパルス信号である制御電圧によってそのオン／オフが制御される。そして、フィルタ回路１０の時定数は制御電圧のデューティによって可変され、この制御電圧のデューティが小さくなるに従ってフィルタ回路１０の時定数は小さくなる。【選択図】図１
2007158927.tif 000002
【特許請求の範囲】
【請求項１】
抵抗とコンデンサから成るフィルタ部と、
当該フィルタ部の抵抗に流れる電流を通流／遮断するためのスイッチ素子部と、
当該スイッチ素子部を周期的にオン／オフ制御する制御回路部と、
を備え、
前記制御回路部は、前記スイッチ素子部をオン／オフ制御する時間比により時定数を可変させることを特徴とするフィルタ回路。
【請求項２】
前記コンデンサの一つの電極が接地されることによりローパスフィルタを形成することを特徴とする請求項１に記載のフィルタ回路。
【請求項３】
前記スイッチ素子部がオフの場合に出力電圧を前記スイッチ素子部の入力側に帰還させる帰還回路部と、
を更に備えることを特徴とする請求項１に記載のフィルタ回路。
【請求項４】
前記スイッチ素子部のオン／オフにより前記抵抗が接地／開放されるハイパスフィルタを形成することを特徴とする請求項１に記載のフィルタ回路。
【請求項５】
第１の抵抗と、第１のコンデンサと、第１のスイッチ素子と、前記第１の抵抗に流れる電流を周期的に通流／遮断するように前記第１のスイッチ素子をオン／オフ制御する第１の制御回路部とを有するローパスフィルタ回路と、
第２の抵抗と、第２のコンデンサと、第２のスイッチ素子と、前記第２の抵抗を接地／開放させるように前記第２のスイッチ素子をオン／オフ制御する第２の制御回路とを有するハイパスフィルタ回路と、
前記ローパスフィルタ回路から出力される信号と前記ハイパスフィルタ回路から出力される信号とを加算して出力させる加算回路と、
を備え、
前記第１の制御回路部と前記第２の制御回路部は、前記第１のスイッチ素子と前記第２のスイッチ素子とを同じ時間比で同時にオン／オフするように制御することにより、前記ローパスフィルタ回路と前記ハイパスフィルタ回路とに入力された信号の位相を９０度シフトさせて前記加算回路から出力することを特徴とするフィルタ回路。
【請求項６】
前記第１の抵抗と第１のコンデンサとに基づく時定数と、前記第２の抵抗と第２のコンデンサとに基づく時定数とは等しいことを特徴とする請求項５に記載のフィルタ回路。
【請求項７】
前記第１の制御回路部と前記第２の制御回路部は、周期とデューディの等しい制御電圧を出力し、この出力された制御電圧により前記第１のスイッチ素子と前記第２のスイッチ素子とを同時にオン／オフするように制御することを特徴とする請求項５に記載のフィルタ回路。
【請求項８】
抵抗と、コンデンサと、スイッチ素子と、前記抵抗に流れる電流を周期的に通流／遮断するように前記スイッチ素子をオン／オフ制御する制御回路部とを有するローパスフィルタ回路部と、
入力信号が反転入力端子と前記ローパスフィルタ部を介して非反転入力端子とに入力され、更に出力信号が帰還抵抗を介して前記反転入力端子に帰還された演算増幅部と、
を備え、
前記制御回路部は、前記スイッチ素子をオン／オフ制御する時間比により前記入力信号の位相をシフトさせて前記演算増幅部から出力することを特徴とするフィルタ回路。
【請求項９】
利得制御信号に従って受信信号を増幅する増幅回路と、
この増幅回路により増幅された信号を検波する検波回路と、
抵抗とコンデンサとスイッチ素子と前記抵抗に流れる電流を周期的に通流／遮断するように前記スイッチ素子をオン／オフ制御する制御回路部とから構成されるフィルタ回路と、
このフィルタ回路から出力された信号と所定の基準信号とを比較し、この比較結果に応じた信号を前記利得制御信号として前記増幅回路に出力する比較回路と、
を備えることを特徴とする受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗及びコンデンサを備えるフィルタ回路、及び受信回路に関する。
【背景技術】
【０００２】
抵抗素子及びコンデンサを用いたアナログフィルタのフィルタ特性は、その抵抗値Ｒ及び容量Ｃによって決まる。即ち、時定数Ｔは、Ｔ＝Ｒ・Ｃ、であり、カットオフ周波数Ｆは、Ｆ＝１／（２π・Ｒ・Ｃ）、である。そして、これらフィルタ特性は使用する抵抗素子及びコンデンサにより固定的に決定されていた。
【０００３】
一方、フィルタ特性を可変可能なフィルタとして使用するコンデンサを選択的に接続してフィルタ特性を切替える方法が知られている（例えば、特許文献１）。
また、フィルタ特性を可変可能なフィルタとしてスイッチドキャパシタフィルタが知られている。スイッチドキャパシタフィルタは、コンデンサの両端に設けられた各スイッチを所定周波数のクロック信号でオン／オフ制御してコンデンサを抵抗素子として機能させるものであり、そのクロック信号の周波数によってフィルタ特性が決まる（例えば、特許文献２，３参照）。
【特許文献１】特開平７−５８５８８号公報
【特許文献２】特許第３２１６４９０号公報
【特許文献３】特開平９−１９９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
抵抗素子及びコンデンサから成るアナログフィルタは、例えば、カットオフ周波数の低いＬＰＦ（Low Pass Filter：ローパスフィルタ）を構成する場合、コンデンサの容量Ｃを大きくする必要がある。しかし、ＬＳＩに内蔵される場合、プロセスの関係上、大容量のコンデンサは形成面積やコスト等を考えるとデメリットが大きい。例えば、抵抗素子の抵抗値Ｒを「１ＭΩ」としてカットオフ周波数Ｆが「１００Ｈｚ」のＬＰＦを構成する場合、コンデンサの容量Ｃは約「１６００ｐＦ」とする必要があるが、この容量を形成するためには相当のチップ面積を必要とし、現実的ではなかった。このため、比較的大容量のコンデンサは、外付け部品としてＬＳＩの外部に取り付けることが一般的であった。
【０００５】
また、複数の抵抗素子やコンデンサを用いたり、スイッチドキャパシタフィルタを利用してフィルタ特性を変更若しくは可変とした場合、回路規模が増大するという問題があった。
【０００６】
上記事情に鑑み、本発明は、比較的大きな時定数を持ち、フィルタ特性が可変可能で、且つ、ＬＳＩ化が可能なフィルタ回路を実現することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、請求項１に記載のフィルタ回路（例えば、図１のフィルタ回路１０）は、抵抗（例えば、図１の抵抗Ｒ１）と、コンデンサ（例えば、図１のコンデンサＣ１）から成るフィルタ部と、当該フィルタ部の抵抗に流れる電流を通流／遮断するためのスイッチ素子部（例えば、図１のスイッチＳＷ１）と、当該スイッチ素子部を周期的にオン／オフ制御する制御回路部（例えば、図１の制御回路４１０）とを備え、前記制御回路部は、前記スイッチ素子部をオン／オフ制御する時間比により時定数を可変させることを特徴とする。
【０００８】
請求項２に記載の発明は、請求項１に記載のフィルタ回路において、前記コンデンサの一つの電極が接地されることによりローパスフィルタを形成することを特徴とする。
【０００９】
請求項３に記載の発明は、請求項１に記載のフィルタ回路において、前記スイッチ素子部がオフの場合に、当該フィルタ回路の出力電圧を前記スイッチ素子部の入力側に帰還させる帰還回路部（例えば、図１０のオペアンプ３１及びスイッチＳＷ２）を備えることを特徴とする。
【００１０】
請求項４に記載の発明は、請求項１に記載のフィルタ回路において、前記スイッチ素子部のオン／オフにより前記抵抗が接地／開放されるハイパスフィルタを形成することを特徴とする。
【００１１】
請求項５に記載のフィルタ回路は、第１の抵抗（例えば、図１４の抵抗Ｒ１）と、第１のコンデンサ（例えば、図１４のコンデンサＣ１）と、第１のスイッチ素子（例えば、図１４のスイッチＳＷ１）と、前記第１の抵抗に流れる電流を周期的に通流／遮断するように前記第１のスイッチ素子をオン／オフ制御する第１の制御回路部（例えば、図１４の制御回路４１０）とを有するローパスフィルタ回路（例えば、図１４のフィルタ回路１０）と、
第２の抵抗（例えば、図１４の抵抗Ｒ２）と、第２のコンデンサ（例えば，図１４のコンデンサＣ２）と、第２のスイッチ素子（例えば、図１４のスイッチＳＷ２）と、前記第２の抵抗を接地／開放させるように前記第２のスイッチ素子をオン／オフ制御する第２の制御回路（例えば、図１４の制御回路４２０）とを有するハイパスフィルタ回路（例えば、図１４のフィルタ回路２０）と、
前記ローパスフィルタ回路から出力される信号と前記ハイパスフィルタ回路から出力される信号とを加算して出力させる加算回路（例えば、図１４の加算器１０１）とを備え、
前記第１の制御回路部と前記第２の制御回路部は、前記第１のスイッチ素子と前記第２のスイッチ素子とを同じ時間比で同時にオン／オフするように制御することにより、前記ローパスフィルタ回路と前記ハイパスフィルタ回路とに入力された信号の位相を９０度シフトさせて前記加算回路から出力することを特徴とする。
【００１２】
請求項６に記載の発明は、請求項５に記載のフィルタ回路において、前記第１の抵抗と第１のコンデンサとに基づく時定数と、前記第２の抵抗と第２のコンデンサとに基づく時定数とは等しいことを特徴とする。
【００１３】
請求項７に記載の発明は、請求項５に記載のフィルタ回路において、前記第１の制御回路部と前記第２の制御回路部は、周期とデューディの等しい制御電圧を出力し、この出力された制御電圧により前記第１のスイッチ素子と前記第２のスイッチ素子とを同時にオン／オフするように制御することを特徴とする。
【００１４】
請求項８に記載のフィルタ回路は、抵抗（例えば、図１７の抵抗Ｒ１）と、コンデンサ（例えば、図１７のコンデンサＣ１）と、スイッチ素子（例えば、図１７のスイッチＳＷ１）と、前記抵抗に流れる電流を周期的に通流／遮断するように前記スイッチ素子をオン／オフ制御する制御回路部（例えば、図１７の制御回路４１０）とを有するローパスフィルタ回路部（例えば、図１７のフィルタ回路１０）と、
入力信号が反転入力端子と前記ローパスフィルタ部を介して非反転入力端子とに入力され、更に出力信号が帰還抵抗を介して前記反転入力端子に帰還された演算増幅部（例えば、図１７のオペアンプ２０１）とを備え、
前記制御回路部は、前記スイッチ素子をオン／オフ制御する時間比により前記入力信号の位相をシフトさせて前記演算増幅部から出力することを特徴とする。
【００１５】
請求項９に記載の受信回路は、利得制御信号に従って受信信号を増幅する増幅回路（例えば、図１９のＲＦ増幅回路３１０、ＩＦ増幅回路３５０）と、この増幅回路により増幅された信号を検波する検波回路（例えば、図１９の検波回路３７０）と、
抵抗とコンデンサとスイッチ素子と前記抵抗に流れる電流を周期的に通流／遮断するように前記スイッチ素子をオン／オフ制御する制御回路部とから構成されるフィルタ回路（例えば、図１９及び図２０のフィルタ回路１０）と、
このフィルタ回路から出力された信号と所定の基準信号とを比較し、この比較結果に応じた信号を前記利得制御信号として前記増幅回路に出力する比較回路（例えば、図１９及び図２０のＡＧＣ回路３８０）とを備えることを特徴とする。
【発明の効果】
【００１６】
請求項１に記載の発明によれば、抵抗とコンデンサから成るフィルタ部と、当該フィルタ部の抵抗に流れる電流を通流／遮断するためのスイッチ素子部と、当該スイッチ素子部を周期的にオン／オフ制御する制御回路部とを備え、この制御回路部がスイッチ素子部をオン／オフ制御する時間比により時定数を可変させるフィルタ回路が実現される。これにより、コンデンサと抵抗の値から得られる固有の時定数以上の時定数を持つフィルタ回路が実現可能となり、大きな時定数のフィルタ回路のＬＳＩ化に必要であった大容量のコンデンサが不要となるとともに、スイッチ素子のオン／オフ時間比を、例えば外部から制御することでフィルタ特性を可変可能な、汎用性の高いフィルタ回路を実現することができる。
【００１７】
請求項２に記載の発明によれば、スイッチ素子部のオン／オフ時間比により時定数が可変するフィルタ回路として、コンデンサが接地されたローパスフィルタを実現することができる。
【００１８】
請求項３に記載の発明によれば、スイッチ素子部がオフの場合に、出力電圧がスイッチ素子部の入力側に帰還される。ところで、スイッチ素子部のオン／オフ時間比により時定数が可変するフィルタ回路において実際に得られる時定数は、スイッチ素子部のオフ抵抗の影響により、抵抗やコンデンサの値、スイッチ素子部のオン／オフ時間比等から得られる理想的な時定数より小さな値となる。即ち、スイッチ素子部がオフのとき、このスイッチ素子部のオフ抵抗によりスイッチ素子部の両端に電流が流れてコンデンサの保持電圧が変動し、これにより、実際の時定数が理想的な時定数より小さくなる。しかし、出力電圧をスイッチ素子部の入力側に帰還させることで、スイッチ素子部がオフのとき、スイッチ素子部の両端電圧がゼロとなってコンデンサの保持電圧が変動しないため、フィルタ回路の実際の時定数を理想的な時定数とすることができる。
【００１９】
請求項４に記載の発明によれば、スイッチ素子部のオン／オフ時間比により時定数が可変するフィルタ回路として、抵抗がスイッチ素子部のオン／オフにより接地／開放されるハイパスフィルタを実現することができる。
【００２０】
請求項５に記載の発明によれば、ローパスフィルタ回路及びハイパスフィルタ回路それぞれのスイッチ素子のオン／オフ時間比を可変させてその時定数を可変させることで、任意の周波数の入力信号の位相を９０度シフトさせることが可能な、汎用性の高いフィルタ回路を実現することができる。
【００２１】
請求項６に記載の発明によれば、ローパスフィルタ回路及びハイパスフィルタ回路それぞれのスイッチ素子のオン／オフ時間比を可変させてその時定数を可変させるフィルタ回路において、ローパスフィルタ回路における時定数とハイパスフィルタ回路における時定数とが等しいフィルタ回路を実現することができる。
【００２２】
請求項７に記載の発明によれば、ローパスフィルタ回路及びハイパスフィルタ回路それぞれのスイッチ素子のオン／オフ時間比を可変させてその時定数を可変させるフィルタ回路において、ローパスフィルタ回路のスイッチ素子とハイパスフィルタ回路のスイッチ素子とを同時にオン／オフするように制御することができる。
【００２３】
請求項８に記載の発明によれば、ローパスフィルタ回路のスイッチ素子のオン／オフ時間比を可変させてその時定数を可変させることで、入力信号の位相を任意にシフトさせて出力させることが可能なフィルタ回路を実現することができる。
【００２４】
請求項９に記載の発明によれば、受信信号を増幅回路で増幅し検波した検波信号をフィルタ回路に通過させた信号と基準信号とを比較し、その比較結果に応じて増幅回路の増幅度を制御（利得制御）する受信回路であって、フィルタ回路の時定数を、スイッチ素子のオン／オフ時間比により可変させることが可能な受信回路が実現される。従って、例えば、フィルタ回路の時定数を、検波信号の認識前は高速性を図るために小さくし、認識後は受信信号の搬送波の周期程度より充分大きくなるように可変することで、利得制御の追従性の向上させることが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して、本発明に好適な実施形態を説明する。
【００２６】
［第１実施形態］
先ず、第１実施形態を説明する。第１実施形態は、本発明をＬＰＦ（Low Pass Filter：ローパスフィルタ）のフィルタ回路に適用した場合の実施形態である。
【００２７】
（構成）
図１は、第１実施形態におけるフィルタ回路１０の回路構成図である。同図によれば、フィルタ回路１０は、抵抗Ｒ１と、コンデンサＣ１と、スイッチＳＷ１と、制御回路４１０とを備えて構成される。
【００２８】
抵抗Ｒ１は入出力端子間に直列に接続され、コンデンサＣ１は出力端子と接地電位との間に並列に設けられており、抵抗Ｒ１及びコンデンサＣ１によりＲＣフィルタ（ＬＰＦ）が形成されている。
【００２９】
制御回路４１０は、所定周期のパルス信号を生成し出力する。
スイッチＳＷ１は、抵抗Ｒ１の入力側に抵抗Ｒ１と直列に接続されている。スイッチＳＷ１には、制御回路４１０で生成された所定周期のパルス信号が制御電圧として与えられ、この制御電圧によりそのオン／オフが制御される。即ち、スイッチＳＷ１は、制御電圧が「Ｈ」のときオンされ、制御電圧が「Ｌ」のときオフされる。
【００３０】
そして、スイッチＳＷ１がオンの場合、抵抗Ｒ１に電流が通流して、即ち抵抗Ｒ１に電流が流れることによりコンデンサＣ１に電荷が充電され、このコンデンサＣ１に充電された電荷の電荷量が充電電圧、又は出力電圧として出力される。また、スイッチＳＷ１がオフの場合、入力端子と抵抗Ｒ１の間が遮断されるため、前記コンデンサＣ１に充電され保持された電荷が、保持電圧又は出力電圧として出力される。
【００３１】
尚、スイッチＳＷ１は、抵抗Ｒ１の入力側ではなく、図２に示すように、抵抗Ｒ１の出力側であってコンデンサＣ１との接続点より入力側に設けられることとしても良い。
【００３２】
（動作原理）
図３は、フィルタ回路１０の動作原理を説明する図である。
フィルタ回路１０に、スイッチＳＷ１を常にオンさせた状態で所定レベルのステップ信号を入力する場合を考えると、これは、同図（ａ）に示すように、抵抗Ｒ１及びコンデンサＣ１から成るＲＣフィルタ（ＬＰＦ）にこのステップ信号を入力したことと等価である。この場合、出力電圧は、ステップ信号の入力開始時刻ｔから徐々にレベルが上昇して所定レベルに達する。この出力電圧のレベル上昇の程度は、抵抗Ｒ１の抵抗値とコンデンサＣ１の容量の積である固有の時定数（固有時定数）に応じたものとなる。
【００３３】
また、フィルタ回路１０に、スイッチＳＷ１を所定周期でオン／オフさせた状態で所定レベルのステップ信号を入力する場合を考えると、これは、同図（ｂ）に示すように、抵抗Ｒ１及びコンデンサＣ１から成る従来のＲＣフィルタに周期的なパルス信号を入力したことと等価である。即ち、スイッチＳＷ１を同周期でオン／オフすることに等しい。
【００３４】
この場合、出力電圧は、ステップ信号（最初のパルス）の入力開始時刻ｔから徐々にレベルが上昇して所定レベルに達するが、その上昇の程度は、同図（ａ）の場合と比較して緩やかである。つまり、スイッチＳＷ１を周期的にオン／オフさせた場合、スイッチＳＷ１を常にオンさせた場合に比較してコンデンサＣ１に電荷を蓄えるのに時間が要するので、フィルタ回路１０の時定数は、スイッチＳＷ１を常にオンさせた場合よりも等価的に「大きい」とみなせる。これは、パルス信号が入力されていない期間、即ちスイッチＳＷ１がオフの期間は回路内での電荷移動が無くコンデンサＣ１が充電されないためであり、その分、フィルタ回路１０の時定数が等価的に大きくなる。
【００３５】
また、この時定数の変化は、スイッチＳＷ１のオン／オフ時間比に応じたものとなる。具体的に、時定数は、パルス信号のデューティの逆数に比例して変化する。つまり、フィルタ回路１０の時定数は、制御電圧のデューティが大きいほど小さくなり、制御電圧のデューティが小さいほど大きくなる。
【００３６】
但し、入力信号が抵抗Ｒ１及びコンデンサＣ１で構成されるＲＣフィルタで充分積分されなくてはならないため、スイッチＳＷ１に与えられる制御電圧のデューティは、スイッチＳＷ１のオン／オフ切替周期が抵抗Ｒ１及びコンデンサＣ１の固有時定数より短くなるよう、設定される。
【００３７】
（シミュレーション結果）
次に、このフィルタ回路１０のシミュレーション結果を説明する。
図４は、フィルタ回路１０についてのシミュレーション回路の構成図である。同図に示すように、シミュレーション回路では、抵抗Ｒ０及びコンデンサＣ０から成る従来のＲＣフィルタであるＬＰＦ６０と、本実施形態のフィルタ回路１０とが並列に接続され、それぞれに所定周期のパルス信号が入力される。
【００３８】
図５は、ＬＰＦ６０とフィルタ回路１０をシミュレーション回路を用いてシミュレーションを行った結果である。同図（ａ）は、制御電圧のデューティを「１／１００」とした場合の入力信号及び出力信号を示し、同図（ｂ）は、制御電圧のデューティを「１／１０」とした場合の入力信号及び出力信号を示している。同図（ａ），（ｂ）の何れも、下側に入力信号を示し、上側にＬＰＦ６０の出力信号を破線で示すとともにフィルタ回路１０の出力信号を実線で示している。また、同図（ａ），（ｂ）ともに入力信号は同一である。
【００３９】
同図（ａ）によれば、制御電圧のデューティが「１／１００」の場合、ＬＰＦ６０及びフィルタ回路１０それぞれの出力信号波形はほぼ一致している。つまり、フィルタ回路１０とＬＰＦ６０との時定数がほぼ等しいといえる。
【００４０】
一方、フィルタ回路１０の制御電圧のデューティを「１／１０」とした場合を考える。同図（ｂ）によれば、フィルタ回路１０の出力信号波形は、ＬＰＦ６０の出力信号波形に比較して、立上がり及び立下りが急峻な波形となっている。尚、ＬＰＦ６０の出力信号は、フィルタ回路１０の制御電圧とは無関係であるため、同図（ａ）の出力信号と同一波形となっている。
【００４１】
このシミュレーションの結果、制御電圧のデューティを大きくすることで、フィルタ回路１０の時定数を小さくさせることができると共に、制御電圧のデューティを小さくすることで、フィルタ回路１０の時定数を大きくさせることができることがわかる。
【００４２】
［第２実施形態］
次に、第２実施形態を説明する。第２実施形態は、本発明をＨＰＦ（High Pass Filter：ハイパスフィルタ）のフィルタ回路に適用した場合の実施形態である。
【００４３】
（構成）
図６は、第２実施形態におけるフィルタ回路２０の回路構成図である。同図によれば、フィルタ回路２０は、コンデンサＣ２と、抵抗Ｒ２と、スイッチＳＷ２と、制御回路４２０とを備えて構成される。
【００４４】
コンデンサＣ２は入出力端子間に直列に接続され、抵抗Ｒ２は出力端子と接地電位との間に並列に設けられており、コンデンサＣ２及び抵抗Ｒ２によりＣＲフィルタ（ＨＰＦ）が形成されている。
【００４５】
スイッチＳＷ２は、抵抗Ｒ２の接地側に抵抗Ｒ２と直列に接続されている。スイッチＳＷ２には、所定周期のパルス信号が制御回路４２０から制御信号として与えられ、この制御信号によりそのオン／オフが制御される。即ち、スイッチＳＷ２は、制御電圧が「Ｈ」のときオンされ、「Ｌ」のときオフされる。
【００４６】
そして、スイッチＳＷ２がオンの場合、抵抗Ｒ２が接地され、入力信号の交流成分による抵抗Ｒ２の両端電圧が出力電圧として出力される。即ち、抵抗Ｒ２が接地されるとコンデンサＣ２の電極端子間に電位差が発生し、コンデンサＣ２に保持されていた電荷が出力される。そして、この出力された電荷により抵抗Ｒ２の両端子間に電圧が発生し、この発生した電圧が出力電圧として出力される。
また、スイッチＳＷ２がオフの場合、抵抗Ｒ２が開放され、コンデンサＣ２により入力信号の直流成分が遮断されて交流成分がそのまま出力端子に出力される。
【００４７】
（シミュレーション結果）
次に、このフィルタ回路２０のシミュレーション結果を説明する。
図７は、フィルタ回路２０についてのシミュレーション回路の構成図である。同図によれば、シミュレーション回路は、コンデンサＣ０及び抵抗Ｒ０から成る従来のＣＲフィルタであるＨＰＦ７０と、本実施形態のフィルタ回路２０とが並列接続され、それぞれに所定周期のパルス信号が入力される。
【００４８】
図８は、このシミュレーション回路によるシミュレーション結果である。同図（ａ）において、破線がＨＰＦ７０の出力信号を示し、実線がフィルタ回路２０の出力信号を示しており、同図（ｂ）は、入力信号を示している。但し、フィルタ回路２０の出力信号がＨＰＦ７０の出力信号とほぼ一致するよう、制御電圧のデューティを調整した。
【００４９】
同図によれば、ＨＰＦ７０及びフィルタ回路２０それぞれの出力信号波形はほぼ一致している。つまり、制御電圧のデューティの調整等により、フィルタ回路２０の時定数をＨＰＦ７０の時定数にほぼ等しくすることができるといえる。
フィルタ回路２０は、フィルタ回路１０と同様に制御電圧のデューティを大きくすると時定数を小さくさせることができ、また、制御電圧のデューティを小さくすると時定数を大きくさせることができる。
【００５０】
［第３実施形態］
次に、第３実施形態を説明する。第３実施形態は、本発明をＬＰＦのフィルタ回路に適用した場合の実施形態である。上述した第１実施形態におけるフィルタ回路１０では、スイッチＳＷ１のオフ抵抗により所望の時定数が得られない場合が考えられる。第３実施形態は、この問題を解決したフィルタ回路についての実施形態である。
【００５１】
先ず、第１実施形態のフィルタ回路１０の問題点について説明する。
図９は、スイッチＳＷ１のオフ抵抗を考慮した第１実施形態におけるフィルタ回路１０の等価回路１２である。同図によれば、この等価回路１２は、直列接続された抵抗Ｒｏｆｆ及びスイッチＳＷｏｆｆが、直列接続された抵抗Ｒ１及びスイッチＳＷ１に並列接続されて構成される。ここで、抵抗ＲｏｆｆはスイッチＳＷ１のオフ抵抗である。そして、スイッチＳＷｏｆｆには、スイッチＳＷ１に与えられる制御電圧がインバータ１３を介して与えられ、この信号（制御電圧のレベルを反転した信号）によりそのオン／オフが制御される。つまり、スイッチＳＷ１，ＳＷｏｆｆは、制御回路４１２から出力される制御電圧に同期して交互にオン／オフする。
【００５２】
そして、スイッチＳＷ１がオンの場合、スイッチＳＷｏｆｆがオフし、第１実施形態と同様に、抵抗Ｒ１に電流が通流してコンデンサＣ１に電荷が充電され、このコンデンサＣ１に充電された電荷の電荷量が充電電圧として出力される。また、スイッチＳＷ１がオフの場合、スイッチＳＷｏｆｆがオンして抵抗Ｒｏｆｆに電流が通流し、これによりコンデンサＣ１の充電電圧が変動して出力電圧が変動する。
【００５３】
つまり、理想的な状態では、スイッチＳＷ１がオフのときには、入力端子とコンデンサＣ１との間が完全に遮断されてコンデンサＣ１の充電電圧が保持されるが、実際には、スイッチＳＷ１のオフ抵抗により入力端子とコンデンサＣ１との間が導通し、これによりコンデンサＣ１に保持されている電荷が変動し充電電圧が変動する。その結果、実際の時定数が、抵抗Ｒ１の抵抗値、コンデンサＣ１の容量及び制御電圧のデューティから得られる理想的な時定数より小さくなることが考えられる。
【００５４】
そして、このスイッチＳＷ１のオフ抵抗による時定数の劣化を無くすためには、（抵抗Ｒ１の抵抗値）／（制御電圧のデューティ）＞＞（抵抗Ｒｏｆｆの抵抗値）、を満足する必要がある。例えば、ＬＳＩで形成されるスイッチＳＷ１のオフ抵抗値は「１０ＭΩ」程度であり、制御電圧のデューティを「１／１００」とすると、抵抗Ｒ１の抵抗値は「１００ｋΩ」より充分小さくなければならない。
【００５５】
（構成）
そこで、第３実施形態では、ＬＰＦであるフィルタ回路を次のように構成する。
図１０は、第３実施形態におけるフィルタ回路３０の回路構成図である。同図によれば、フィルタ回路３０は、抵抗Ｒ１と、コンデンサＣ１と、スイッチＳＷ１，ＳＷ２と、インバータ３２と、制御回路４３０と、オペアンプ３１とを備えて構成される。
【００５６】
オペアンプ３１の非反転入力端子（＋）は、直列接続された抵抗Ｒ１及びスイッチＳＷ１を介して入力端子に接続されているとともに、コンデンサＣ１を介して接地されている。反転入力端子（−）は、当該オペアンプ３１の出力端子に接続されている。つまり、オペアンプ３１はボルテージ・フォロワとして動作し、非反転入力端子への入力電圧をそのまま出力する。このオペアンプ３１の出力電圧が、フィルタ回路３０の出力電圧となる。
【００５７】
また、オペアンプ３１の出力端子が、スイッチＳＷ２を介して抵抗Ｒ１とスイッチＳＷ１の接続点に接続されて負帰還ループが形成されている。
【００５８】
スイッチＳＷ１には、周期的なパルス信号である制御電圧が与えられ、この制御電圧によりそのオン／オフが制御される。また、スイッチＳＷ２は、この制御電圧がインバータ３２を介して与えられ、この信号（制御電圧のレベルを反転した信号）によりそのオン／オフが制御される。従って、スイッチＳＷ１，ＳＷ２は、制御電圧に同期して交互にオン／オフする。
【００５９】
そして、スイッチＳＷ１がオンし、スイッチＳＷ２がオフする場合、抵抗Ｒ１に電流が通流してコンデンサＣ１に電荷が充電され、このコンデンサＣ１に充電された電荷により生じる充電電圧がオペアンプ３１の非反転入力端子に入力されて出力電圧として出力される。
【００６０】
また、スイッチＳＷ１がオフし、スイッチＳＷ２がオンする場合、コンデンサＣ１に充電され保持された電荷が保持電圧としてオペアンプ３１の非反転入力端子に入力され、そのまま出力電圧として出力されるとともに、この出力電圧（即ち、コンデンサＣ１の保持電圧）が、スイッチＳＷ２を介してスイッチＳＷ１の入力側に帰還される。つまり、スイッチＳＷ１の出力側の電位はコンデンサＣ１の充電電圧であるので、スイッチＳＷ１の両端電圧が等しくなり、その結果、スイッチＳＷ１には電流が流れず、コンデンサＣ１の保持電圧が一定に保たれる。
【００６１】
このように、フィルタ回路３０では、スイッチＳＷ１がオフのときにコンデンサＣ１の保持電圧が変動せず、出力電圧が変動しない。そのため、フィルタ回路３０の実際の時定数は、抵抗Ｒ１の抵抗値、コンデンサＣ１の容量及び制御電圧のデューティから得られる理想的な時定数とほぼ等しくなる。
【００６２】
（シミュレーション結果）
次に、このフィルタ回路３０のシミュレーション結果を説明する。
図１１は、フィルタ回路３０についてのシミュレーション回路の構成図である。同図によれば、シミュレーション回路は、従来のＲＣフィルタであるＬＰＦ６０と、第１実施形態のフィルタ回路１０と、本実施形態のフィルタ回路３０とが並列接続され、それぞれに所定周期のパルス信号が入力される。
ここで、フィルタ回路３０は、安定したシミュレーション結果を得るために抵抗１０を追加したが、抵抗Ｒ１０は大きな値としたので、抵抗Ｒ１０の両端には電位差は生じないものと推定できる。
【００６３】
図１２は、このシミュレーション回路によるシミュレーション結果であり、入力信号の周波数を「１０Ｈｚ」から「２０００Ｈｚ」まで変化させた場合のＬＰＦ６０、フィルタ回路１０，３０それぞれの出力信号である。同図（ａ）はＬＰＦ６０の出力信号を示し、同図（ｂ）はフィルタ回路１０の出力信号を示し、同図（ｃ）はフィルタ回路３０の出力信号を示している。
【００６４】
但し、スイッチＳＷ１，ＳＷ２それぞれに与える制御電圧の周期及びデューティはともに等しくした。
また、抵抗Ｒ１の抵抗値と、コンデンサＣ１の容量及び制御回路４１０，４３０から出力された制御電圧のデューティとから得られるフィルタ回路１０，３０の時定数と、ＬＰＦ６０の抵抗Ｒ０及びコンデンサＣ０による時定数（固有時定数）とがほぼ等しくなるよう、抵抗Ｒ０，Ｒ１とコンデンサＣ１とを選択した。
【００６５】
同図によれば、何れの場合も、入力信号の周波数が高くなるに従って出力信号のレベルが低下している。これは、ＬＰＦである各回路の積分作用によるものであり、入力信号の周波数が高くなるに伴う出力信号のレベル低下は、該ＬＰＦの時定数が大きくなるほど大きくなる。
【００６６】
同図（ａ），（ｂ）によれば、入力信号の高周波数化に伴うフィルタ回路１０の出力信号のレベル低下は、ＬＰＦ６０の場合と比較して小さい。つまり、フィルタ回路１０の実際の時定数は、ＬＰＦ６０の固有時定数より小さいといえる。
【００６７】
また、同図（ａ），（ｃ）によれば、入力信号の高周波数化に伴うフィルタ回路３０の出力信号のレベル低下は、ＬＰＦ６０の場合と同程度である。つまり、フィルタ回路３０の実際の時定数は、ＬＰＦ６０の固有時定数とほぼ同一になっているといえる。このように、フィルタ回路３０では、スイッチＳＷ１のオフ抵抗による時定数の劣化が抑制され、ＬＰＦ６０の固有時定数と同程度の時定数となっていることがわかる。
【００６８】
このように、フィルタ回路１０は、ＬＰＦ６０の固有時定数と時定数が同じになるように抵抗Ｒ１の抵抗値、コンデンサＣ１の容量、及び制御電圧のデューティを設定しても、スイッチＳＷ１のオフ抵抗による時定数の劣化により、実際にはＬＰＦ６０と同じ出力特性は得られない。
これに対して、フィルタ回路３０は、ＳＷ１がオフの時にＳＷ２をオンすることにより、オペアンプ３１の非反転入力端子（＋）の電位がＳＷ１のオン／オフにより変化しないようにすることにより、コンデンサＣ１に電流が流れないようにした。これにより、ＬＰＦ６０とほぼ同じ出力特性をえることができる。
【００６９】
続いて、上述した各実施形態におけるフィルタ回路の具体的な適用例を説明する。
［適用例１］
先ず、適用例１を説明する。
適用例１は、入力された信号の位相をシフトさせる移相器としてのフィルタ回路への適用例である。
【００７０】
図１３は、従来の移相器としてのフィルタ回路の一例を示す回路構成図である。同図によれば、従来のフィルタ回路１００は、ＬＰＦ６０と、ＨＰＦ７０と、加算器１０１とを備えて構成される。
【００７１】
ＬＰＦ６０は、抵抗及びコンデンサから成るＲＣフィルタであり、入力信号から時定数に応じた低帯域の周波数信号を抽出して出力する。ＨＰＦ７０は、コンデンサ及び抵抗から成るＣＲフィルタであり、入力信号から時定数に応じた高帯域の周波数信号を抽出して出力する。また、ＬＰＦ６０とＨＰＦ７０は、その時定数が等しく構成されている。
【００７２】
加算器１０１は、ＬＰＦ６０から出力された信号とＨＰＦ７０から出力された信号とを加算して出力する。この加算器１０１の出力信号が、フィルタ回路１００の出力信号となる。
【００７３】
つまり、フィルタ回路１００は、入力信号の位相を９０度シフトさせて出力し、この移相させることができる入力信号の周波数は、ＬＰＦ６０及びＨＰＦ７０の時定数によって決まる。しかし、ＬＰＦ６０及びＨＰＦ７０の時定数が固定であるため、ＬＰＦ６０及びＨＰＦ７０のカットオフ周波数に等しい１種類の周波数の入力信号しか移相させることができない。
【００７４】
そこで、本適用例では、このフィルタ回路１００に第１実施形態のフィルタ回路１０及び第２実施形態のフィルタ回路２０を適用し、任意の周波数の入力信号の位相を９０度シフトさせることを可能とする。
【００７５】
（構成）
図１４は、適用例１における移相器としてのフィルタ回路１２０の回路構成図である。同図によれば、フィルタ回路１２０は、第１実施形態におけるフィルタ回路１０と、第２実施形態におけるフィルタ回路２０と、加算器１０１とを備えて構成される。このフィルタ回路１２０は、入力信号を９０度シフトさせて出力する回路であり、フィルタ回路１０，２０は、それぞれの時定数によって定まる周波数帯域の信号を出力する。
【００７６】
但し、抵抗Ｒ１及びコンデンサＣ１によるフィルタ回路１０の時定数と、コンデンサＣ２及び抵抗Ｒ２によるフィルタ回路２０の時定数とが等しくなるよう、抵抗Ｒ１，Ｒ２とコンデンサＣ１，Ｃ２とが選択されている。また、フィルタ回路１０のスイッチＳＷ１及びフィルタ回路２０のスイッチＳＷ２それぞれに制御回路４１０，４２０から与えられる制御電圧の周期及びデューティは等しい。
【００７７】
（シミュレーション例）
図１５は、このフィルタ回路１２０についてのシミュレーション結果である。同図は、スイッチＳＷ１，ＳＷ２それぞれに与える制御電圧のデューティを変化させた場合の入力信号及び出力信号であり、入力信号を実線で示し、出力信号を破線で示している。
【００７８】
同図（ａ）は、スイッチＳＷ１、ＳＷ２をともに常にオンとした場合である。この場合、フィルタ回路１０は、抵抗Ｒ１及びコンデンサＣ１から成る従来のＲＣフィルタとして機能し、フィルタ回路２０は、コンデンサＣ２及び抵抗Ｒ２で成る従来のＣＲフィルタとして機能する。この場合、周波数「１００Ｈｚ」の入力信号の位相が９０度シフトされて出力される。
【００７９】
また、同図（ｂ）は、スイッチＳＷ１，ＳＷ２に与える制御電圧のデューティを「１０％（１／１０）」とした場合である。この場合、周波数「１０Ｈｚ」の入力信号の位相が９０度シフトされて出力される。また、同図（ｃ）は、制御電圧のデューティを「５０％（１／２）」とした場合である。この場合、周波数が「５０Ｈｚ」の入力信号の位相が９０度シフトされて出力される。
【００８０】
シミュレーションの結果、スイッチＳＷ１，ＳＷ２に与える制御電圧のデューティを変化させてフィルタ回路１０，２０それぞれの時定数を変化させることで、位相を９０度シフトさせることのできる入力信号の周波数が変化することがわかる。また、デューティを小さくするに従って、フィルタ回路１０，２０の時定数が大きくなるため、位相シフトさせることができる入力信号の周波数が低くなる。
【００８１】
尚、本適用例において、フィルタ回路１０に替えて第３実施形態におけるフィルタ回路３０を用いることとしても良い。
【００８２】
［適用例２］
次に、適用例２を説明する。
適用例２は、適用例１とは回路構成の異なる他の移相器としてのフィルタ回路への適用例である。
【００８３】
図１６は、従来の移相器としてのフィルタ回路２００の回路構成図である。同図によれば、フィルタ回路２００は、ＬＰＦ６０と、オペアンプ２０１と、抵抗Ｒａ，Ｒｂとを備えて構成される。
【００８４】
ＬＰＦ６０は、抵抗及びコンデンサから成るＲＣフィルタであり、入力信号から時定数に応じた低帯域の周波数信号を抽出して出力する。
【００８５】
オペアンプ２０１の非反転入力端子（＋）には、ＬＰＦ６０が接続されている。また、反転入力端子（−）には、抵抗Ｒａを介して入力端子が接続されているとともに、抵抗Ｒｂを介して該オペアンプ２０１の出力端子が帰還接続されている。そして、このオペアンプの出力信号が、フィルタ回路２００の出力信号となる。
【００８６】
つまり、フィルタ回路２００は、入力信号の位相をシフト（移相）させて出力し、このときの位相シフト量（位相シフト角度）は、ＬＰＦ６０の時定数によって決まる。しかし、ＬＰＦ６０の時定数が固定であるため、位相シフト量は固定である。
【００８７】
そこで、本適用例では、このフィルタ回路２００に第１実施形態のフィルタ回路１０を適用し、任意の位相シフト量で入力信号を位相シフト（移相）させることを可能とする。
【００８８】
（構成）
図１７は、適用例２における移相器としてのフィルタ回路２２０の回路構成である。同図によれば、フィルタ回路２２０は、第１実施形態におけるフィルタ回路１０と、オペアンプ２０１と、抵抗Ｒａ，Ｒｂとを備えて構成される。このフィルタ回路２２０は、入力信号を、フィルタ回路１０の時定数に応じた位相シフト量だけ位相シフトさせて出力する。
【００８９】
オペアンプ２０１の非反転入力端子（＋）には、フィルタ回路１０が接続されている。また、反転入力端子（−）には、抵抗Ｒａを介して入力端子が接続されるとともに、抵抗Ｒｂを介して該オペアンプ２０１の出力端子が接続されている。そして、このオペアンプ２０１の出力信号がフィルタ回路２２０の出力信号となる。
【００９０】
（シミュレーション例）
図１８は、このフィルタ回路２２０のシミュレーション結果である。同図は、制御回路４１０からＳＷ１に与える制御電圧のデューティを変化させた場合の周波数特性であり、スイッチＳＷ１を常にオンした場合の周波数特性を破線で示し、スイッチＳＷ１に与える制御電圧のデューティを「８０％」とした場合の周波数特性を実線で示し、デューティを「５０％」とした場合の周波数特性を一点鎖線で示し、デューティを「４０％」とした場合の周波数特性を間隔の狭い点線で示し、デューティを「２０％」とした場合の周波数特性を二点鎖線で示し、デューティを「１０％」とした場合の周波数特性を点線で示している。
【００９１】
同図によれば、スイッチＳＷ１を常にオンした場合、入力信号と出力信号との位相差は９０度であり、従って、位相シフト量は「９０度」である。また、スイッチＳＷ１に与える制御電圧のデューティを「８０％」とした場合、入力信号と出力信号との位相差（位相シフト量）は１０２度である。また、デューティを「５０％」とした場合、入力信号と出力信号との位相差は１２５度である。また、デューティを「４０％」とした場合、入力信号と出力信号との位相差は１３５度である。また、デューティを「２０％」とした場合、入力信号と出力信号との位相差は１５６度である。また、デューティを「１０％」とした場合、入力信号と出力信号との位相差は１６８度である。
【００９２】
シミュレーションの結果、スイッチＳＷ１に与える制御電圧のデューティを変化させてフィルタ回路１０の時定数を変化させることで、位相シフト量が変化することがわかる。また、デューティを小さくするに従って、位相シフト量が大きくなる。
【００９３】
尚、本適用例において、フィルタ回路１０に替えて第３実施形態におけるフィルタ回路３０を用いることとしても良い。
【００９４】
［適用例３］
次に、適用例３を説明する。
適用例３は、電波受信装置（受信回路）への適用例である。
【００９５】
（構成）
図１９は、適用例３における電波受信装置３００のブロック構成図である。同図によれば、電波受信装置３００は、受信アンテナＡＮＴと、ＲＦ増幅回路３１０と、フィルタ回路３２０，３４０，３６０と、周波数変換回路３３０と、局部発振回路３３２と、ＩＦ増幅回路３５０と、検波回路３７０と、ＡＧＣ回路３８０とを備えて構成される。
【００９６】
ＲＦ増幅回路３１０は、受信アンテナＡＮＴで受信される信号を、ＡＧＣ回路３８０から入力されるＡＧＣ制御信号に応じて増幅或いは減衰して出力する。フィルタ回路３２０は、ＲＦ増幅回路３１０から入力される信号に対して所定の周波数範囲の信号を通過させ、範囲外の周波数成分を遮断して出力する。
【００９７】
周波数変換回路３３０は、フィルタ回路３２０から入力される信号を、局部発振回路３３２から入力される信号（局部発振信号）と合成し、中間周波数の信号（中間周波信号）に変換して出力する。フィルタ回路３４０は、周波数変換回路３３０から入力される信号に対して所定の周波数範囲の信号を通過させ、範囲外の周波数成分を遮断して出力する。
【００９８】
ＩＦ増幅回路３５０は、フィルタ回路３４０から入力される信号を、ＡＧＣ回路３８０から入力されるＡＧＣ制御信号に応じて増幅或いは減衰して出力する。フィルタ回路３６０は、ＩＦ増幅回路３５０から入力される信号に対して所定の周波数範囲の信号を通過させ、範囲外の周波数成分を遮断して出力する。検波回路３７０は、フィルタ回路３６０から入力される信号を検波して出力する。
【００９９】
ＡＧＣ回路３８０は、検波回路３７０から入力される信号のレベルに応じて、ＲＦ増幅回路３１０及びＩＦ増幅回路３５０それぞれにおける増幅度を制御するＡＧＣ制御信号を生成して出力する。
【０１００】
図２０に、ＡＧＣ回路３８０の回路構成を示す。同図によれば、ＡＧＣ回路３８０は、第１実施形態におけるフィルタ回路１０と、コンパレータ３８１とを有して構成される。
【０１０１】
フィルタ回路１０は、検波回路３７０から入力される検波信号から、時定数に応じた所定の低帯域の周波数信号を抽出して出力する。このフィルタ回路１０の時定数は、制御回路４１０から出力される所定周期のパルス信号が制御電圧としてスイッチＳＷ１に与えられ、このスイッチＳＷ１に与えられる制御電圧のデューティが制御されることによって切り替えられる。  制御回路４１０は、例えば電波受信装置３００外部のＣＰＵ（図示せず）から出力される時定数切替信号（図示せず）により制御される。
【０１０２】
コンパレータ３８１は、フィルタ回路１０から入力される信号のレベルと所定の基準電圧とを比較し、その差電圧をＡＧＣ制御信号として出力する。
【０１０３】
即ち、ＡＧＣ回路３８０では、検波回路３７０から入力される検波信号の平均信号レベルと基準電圧とを比較し、その比較結果に基づいて、ＲＦ増幅回路３１０及びＩＦ増幅回路３５０における増幅度を制御（利得制御）している。そして、フィルタ回路１０の時定数は、次のように切り替えられる。即ち、検波信号の認識前は、利得制御の高速性を図るため、フィルタ回路１０の時定数を小さく設定し、検波信号の認識後は、変調信号の影響を受けないよう、フィルタ回路１０の時定数を受信信号の搬送波の周期より充分大きく設定する。これにより、ＡＧＣ回路３８０における利得制御の追従性の向上を図ることが可能となる。
【０１０４】
［変形例］
尚、本発明の適用は、上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。また、上述した適用例に限定されることなく、フィルタ回路を用いる他の各種回路にも同様に適用可能なのは勿論である。
【図面の簡単な説明】
【０１０５】
【図１】本発明の第１実施形態におけるフィルタ回路の構成図。
【図２】本発明の第1実施形態におけるフィルタ回路の他の構成図。
【図３】(ａ)，（ｂ）は本発明の第１実施形態におけるフィルタ回路の動作原理の説明図。
【図４】本発明の第１実施形態におけるフィルタ回路をシミュレーションする際のシミュレーション回路の構成図。
【図５】本発明の第１実施形態におけるフィルタ回路をシミュレーションしたシミュレーション結果。
【図６】本発明の第２実施形態におけるフィルタ回路の構成図。
【図７】本発明の第２実施形態におけるフィルタ回路をシミュレーションする際のシミュレーション回路の構成図。
【図８】本発明の第２実施形態におけるフィルタ回路をシミュレーションしたシミュレーション結果。
【図９】本発明の第１実施形態におけるフィルタ回路の等価回路図。
【図１０】本発明の第３実施形態におけるフィルタ回路の構成図。
【図１１】本発明の第３実施形態におけるフィルタ回路をシミュレーションする際のシミュレーション回路の構成図。
【図１２】本発明の第３実施形態におけるフィルタ回路をシミュレーションしたシミュレーション結果。
【図１３】本発明の適用例１における従来の移相器としてのフィルタ回路の構成図。
【図１４】本発明の適用例１における移相器としてのフィルタ回路の構成図。
【図１５】本発明の適用例１における移相器としてのフィルタ回路をシミュレーションしたシミュレーション結果。
【図１６】本発明の適用例２における従来の移相器としてのフィルタ回路の構成図。
【図１７】本発明の適用例２における移相器としてのフィルタ回路の構成図。
【図１８】本発明の適用例２における移相器としてのフィルタ回路をシミュレーションしたシミュレーション結果。
【図１９】本発明の適用例３における電波受信装置（受信回路）の構成図。
【図２０】本発明の適用例３における電波受信装置（受信回路）に含まれるＡＧＣ回路の構成図。
【符号の説明】
【０１０６】
１０，２０，３０  フィルタ回路
Ｒ１，Ｒ２  抵抗
Ｃ１，Ｃ２  コンデンサ
ＳＷ１，ＳＷ２  スイッチ
１２０，２２０  移相器としてのフィルタ回路
３００  電波受信装置
３８０  ＡＧＣ回路
【図１】
2007158927.tif 000003
【図２】
2007158927.tif 000004
【図３】
2007158927.tif 000005
【図４】
2007158927.tif 000006
【図５】
2007158927.tif 000007
【図６】
2007158927.tif 000008
【図７】
2007158927.tif 000009
【図８】
2007158927.tif 000010
【図９】
2007158927.tif 000011
【図１０】
2007158927.tif 000012
【図１１】
2007158927.tif 000013
【図１２】
2007158927.tif 000014
【図１３】
2007158927.tif 000015
【図１４】
2007158927.tif 000016
【図１５】
2007158927.tif 000017
【図１６】
2007158927.tif 000018
【図１７】
2007158927.tif 000019
【図１８】
2007158927.tif 000020
【図１９】
2007158927.tif 000021
【図２０】
2007158927.tif 000022