(57)【要約】【課題】ナノワイヤを有する電気素子において、電気素子の特性を修正する。【解決手段】複数のナノワイヤのうち１本以上のナノワイヤは、電気素子の特性値が要求された値となるように切断されている。好適な態様では、電気素子は、基板５上にソース電極２、ドレイン電極３、及びゲート電極４を有し、ソース電極２及びドレイン電極３間の導電性チャネルとして複数のナノワイヤ１を用いたＴＦＴ素子である。このＴＦＴ素子の特性を測定し、測定された特性値が所望の値になるように、レーザートリミングを用いて、ナノワイヤ１を１本以上切断する。【選択図】図１
2007158119.tif 000002
【特許請求の範囲】
【請求項１】
複数のナノワイヤを有する電気素子において、
前記複数のナノワイヤのうち１本以上のナノワイヤは、前記電気素子の特性値が要求された値となるように切断され又は電気的性質を変化させていることを特徴とする電気素子。
【請求項２】
前記電気素子は、基板上にソース電極、ドレイン電極、及びゲート電極を有し且つ前記ソース電極及び前記ドレイン電極間の導電性チャネルとして前記複数のナノワイヤを用いたＴＦＴ素子であることを特徴とする請求項１記載の電気素子。
【請求項３】
複数のナノワイヤを有する複数の電気素子が同一基板上に配置されている電気素子集合体において、
前記複数の電気素子のうち特性値が要求された値の範囲外にある電気素子は、前記複数のナノワイヤのうち１本以上のナノワイヤが切断されていることを特徴とする電気素子集合体。
【請求項４】
複数のナノワイヤを有する電気素子の製造方法において、
前記複数のナノワイヤを用いて前記電気素子を形成する工程と、
形成された前記電気素子の特性値を測定する工程と、
測定された前記電子素子の特性値が要求される値となるように前記複数のナノワイヤのうち１本以上のナノワイヤを切断する工程とを有することを特徴とする電気素子の製造方法。
【請求項５】
前記１本以上のナノワイヤを切断する工程が、レーザートリミングにより行うものであることを特徴とする請求項４記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ナノワイヤを有する電気素子およびその製造方法並びに電気素子集合体に係り、特にナノワイヤを導電性チャネルとするＴＦＴ素子等の電気素子およびその製造方法に関する。
【背景技術】
【０００２】
各種電子デバイスで用いるスイッチング素子の１つとして、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が使用されている。このＴＦＴを構成するトランジスタ素子には、シリコン系トランジスタ（単結晶、多結晶、アモルファス）、化合物半導体トランジスタ（ＩＩＩ−Ｖ族、ＩＩ−ＶＩ族、ＩＶ−ＩＶ族）、有機トランジスタ（低分子、高分子）等が知られている。
【０００３】
このうち、シリコン系トランジスタは、半導体層にケイ素を用いたトランジスタであり、以下のような特長がある。１）材料であるケイ素が地表に無尽蔵に存在する。２）ドーピングによりｐ型・ｎ型の構造を得られる。３）良質な絶縁膜としてケイ素の酸化物であるＳｉＯ２を利用できる。４）高いキャリア移動度（単結晶：〜１０３ｃｍ２／Ｖｓ、多結晶：〜１０２ｃｍ２／Ｖｓ、アモルファス：〜１ｃｍ２／Ｖｓ）により優れたトランジスタ性能を得ることができる。しかし、シリコン系トランジスタは、素子形成プロセスにおいて、クリーンルームのような大規模な製造施設で、大型装置を用いて、高温真空下の化学気相堆積法等の成膜方法により成膜する必要がある。このため、低コスト化・プロセスの簡易化が課題となっている。
【０００４】
また、化合物半導体トランジスタは、半導体層に複数の元素から成る化合物（ＧａＡｓ、ＳｉＣ等）を用いたトランジスタである。このトランジスタは、シリコン系のものよりもはるかに高いキャリア移動度を持つほか、化合物の種類により、高周波数域での低電力駆動、光反応性、マイクロ波放出といった様々な特性を示す。しかし、この化合物半導体トランジスタについては、材料が高価であるだけでなく、素子形成プロセスにおいて、前述のシリコン系トランジスタと同様の大規模かつ複雑なプロセスが必要になるため、その用途は限られている。
【０００５】
さらに、有機トランジスタは、半導体層に有機物（低分子ではペンタセン等、高分子ではＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等）を用いたトランジスタである。このトランジスタは、特に高分子系において塗布製膜が可能であることから、インクジェット法やロール・トゥ・ロール法による簡易・大量・低コストな素子形成が可能である。しかし、この有機トランジスタについては、トランジスタの性能を決めるキャリア移動度がシリコン系に比べて著しく低く（〜０．１ｃｍ２／Ｖｓ）、各種電子デバイスへ応用するには材料面・製造プロセス面での飛躍的な発展が必要とされる。
【０００６】
このように既存のＴＦＴ素子においては、高いトランジスタ性能と簡易かつ低コストな素子形成プロセスとを両立したものは無く、その開発が望まれている。このような次世代型のＴＦＴ素子として、ナノワイヤＴＦＴが注目を集めている。
【０００７】
ナノワイヤＴＦＴとは、トランジスタ素子におけるソース−ドレイン電極間をつなぐ半導体層として、数ｎｍ〜数百ｎｍの直径と数μｍ〜百μｍの長さの高いアスペクト比を有するナノワイヤを用いたＴＦＴである。ナノワイヤＴＦＴは、ナノワイヤの結晶性が優れている場合、高いトランジスタ性能が期待でき、特にナノワイヤの径が５ｎｍ以下である場合、量子効果が発現することにより、単電子トランジスタや高移動度等、高性能な性能が期待できる。また、ナノワイヤＴＦＴでは、ナノワイヤを基板上に配向・配列制御するだけでＴＦＴ構造を形成できることから、簡易かつ低コストな素子形成プロセスも実現可能である。よって、ナノワイヤＴＦＴを用いることにより、従来のＴＦＴ技術には無かった、高いトランジスタ性能と簡易かつ低コストな素子形成プロセスとを両立した次世代型ＴＦＴの実現が期待される。
【０００８】
現在開発が進められているナノワイヤをチャネルとする電界効果型トランジスタのチャネル材料としては、カーボンナノチューブ、Ｓｉナノワイヤ、Ｇｅナノワイヤや、ＧａＡｓ、ＩｎＰ等のＩＩＩ−Ｖ族化合物半導体、ＣｄＳ等のＩＩ−ＶＩ族化合物半導体等々の半導体材料が挙げられる。
【０００９】
ナノワイヤの合成方法としては、例えば、気相−液相−固相（Ｖａｐｏｒ−Ｌｉｑｕｉｄ−Ｓｏｌｉｄ：ＶＬＳ）成長法が知られている。シリコンナノワイヤの場合、例えば次の方法が知られている（例えば、特許文献１参照）。まず、シリコンウエハ面上に金を蒸着させた後、シランガス雰囲気下で加熱する。これにより、シリコンウエハ表面にシリコンと金の溶融化合物合金が形成される。これを触媒としてシランガスが分解され、シリコンナノワイヤが成長する。
【００１０】
このようにして得られたシリコンナノワイヤは、軸方向の結晶性が非常に優れており、ＴＦＴの半導体層として用いた場合、多結晶シリコンから単結晶シリコン並みの高いトランジスタ性能を示す（例えば、非特許文献１参照）。
【００１１】
また素子の形成においては、ナノワイヤを溶液中に分散させることで基板上への塗布形成が可能である。しかし、ただナノワイヤ溶液を基板上に塗布するだけでは不十分で、各々のナノワイヤの配向・配列制御をすることが必要である。このような配列手段としては、非特許文献１、あるいは特許文献２において、ナノワイヤ溶液を基板上に流すことにより配向・配列させる技術が報告されている。このように、ナノワイヤの塗布形成方法は、簡易・低コスト・大量生産といったプロセス面でのメリットがある。
【００１２】
上記のように、ナノワイヤＴＦＴは、ＴＦＴ性能に優れるだけでなく、曲げ耐性に優れ、完全溶液プロセスによる常温常圧形成の可能性を持つといった特徴をもつ。このため、プラスチック基板上に成型することで、従来のＴＦＴ技術では成し得なかった高いＴＦＴ性能を有するスイッチング素子や高度な電気処理回路をフレキシブルな基板上に、低コストなプロセスにより形成が可能である。例えば、液晶ディスプレイ、有機ＥＬディスプレイといったフラットパネルディスプレイ用のＴＦＴ基板とする場合、シリコンナノワイヤＴＦＴ技術により、画素毎のＴＦＴを複数形成できるばかりでなく、ディスプレイ周辺回路のドライバ回路等を形成できる。これにより、高画質・低消費電力で駆動可能なフレキシブルディスプレイを低い温度により製造可能となる。
【００１３】
ところで一方、電気素子の特性を修正する方法として、トリミング処理が知られている。このトリミングは、一般に抵抗、コンデンサ、コイル等の電気素子に用いられている。抵抗体の場合には、抵抗体の幅を減じるとか、その有効長を変化させるなどにより、抵抗値を高くして、所定の抵抗値を達成する方法が採用されている。コンデンサの場合には、電極の一部を減らすことにより、容量を減らして調整することが可能である。
【００１４】
このようなトリミング法としては、レーザービームを用いる他、従来から知られているサンドブラスト法、ダイヤモンド円周刃法、電子ビーム加工法、超音波加工法、陽極酸化法等各種の方法が利用できる。特に、レーザートリミングは、次のよな各種利点を有している。１）加工物と機械的接触が無く、汚染、損傷が少ない。２）透明パッケージ外からのトリミングが可能である。３）微小な幅の加工が可能である。４）高密度の集積回路の抵抗をトリミング可能である。５）精度・再現性が高い。６）径時変化の小さいトリミングが可能である。このため、トリミング法としては、レーザートリミングが適しており、ＹＡＧレーザー、ＣＯ２レーザーなどのレーザートリミングが主流となっている。なお、このレーザートリミングは、ＴＦＴ素子に対しては行うことができず、仮に行ったとしてもＴＦＴ自体を不使用にすることしかできない。
【００１５】
トリミング法には、素子トリミングと機能トリミングがあるが、現在では回路全体の機能を観察しつつ、印刷抵抗を最適な抵抗値とするようにトリミングする機能トリミングが広く利用されている。
【特許文献１】特開平１０−１０６９６０号公報
【特許文献２】米国特許第６８７２６４５号明細書
【非特許文献１】Nature, Vol.425, 18 Sep. 2003, p.274-278
【非特許文献２】Appl. Phys. Lett., Vol.78, p.2214-2216, 2001
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上記ナノワイヤＴＦＴでは、ナノワイヤＴＦＴの配列はナノワイヤが分散された溶液を基板上に流すことでナノワイヤＴＦＴを堆積させることにより行なわれ、容易なプロセスである。この反面、ナノワイヤの配列のばらつきによる特性のばらつきは、多少起こってしまう。ナノワイヤの配列のばらつきには、有効に作用するナノワイヤの本数のばらつき、ソース−ドレイン電極とナノワイヤとの角度が垂直からずれることによる電極間のナノワイヤの長さばらつき、ナノワイヤ同士の重なり等が挙げられる。これらナノワイヤの配列に関わるばらつきによって、ナノワイヤの特性は仕様値からずれてしまうことがある。
【００１７】
本発明は、ナノワイヤを用いた電気素子において、電気素子の特性を修正することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するため、本発明に係る電気素子は、複数のナノワイヤを有する電気素子において、前記複数のナノワイヤのうち１本以上のナノワイヤは、前記電気素子の特性値が要求された値となるように切断され又は電気的性質を変化させていることを特徴とする。
【００１９】
好適には、前記電気素子は、基板上にソース電極、ドレイン電極、及びゲート電極を有し且つ前記ソース電極及び前記ドレイン電極間の導電性チャネルとして前記複数のナノワイヤを用いたＴＦＴ素子である。
【００２０】
本発明に係る電気素子集合体は、複数のナノワイヤを有する複数の電気素子が同一基板上に配置されている電気素子集合体において、前記複数の電気素子のうち特性値が要求された値の範囲外にある電気素子は、前記複数のナノワイヤのうち１本以上のナノワイヤが切断されていることを特徴とする。
【００２１】
本発明に係るナノワイヤを有する電気素子の製造方法は、複数のナノワイヤを有する電気素子の製造方法において、前記複数のナノワイヤを用いて前記電気素子を形成する工程と、形成された前記電気素子の特性値を測定する工程と、測定された前記電子素子の特性値が要求される値となるように前記複数のナノワイヤのうち１本以上のナノワイヤを切断する工程とを有することを特徴とする。
【００２２】
好適には、前記１本以上のナノワイヤを切断する工程が、レーザートリミングにより行うものである。
【発明の効果】
【００２３】
本発明によれば、ナノワイヤを用いた電気素子において、ナノワイヤを切断することにより電気素子の特性を修正することができる。これにより、性能が高いナノワイヤを用いた電気素子を安価に、容易に、大面積に製造できる。また、ナノワイヤの配列技術が高性能でなくても電気素子の特性を修正することができ、特性のばらつきを低減できる。このナノワイヤを用いた電気素子を用いると、アクティブマトリックス型ディスプレイ、撮像素子、位相同期型アンテナ等の性能向上が可能となる。
【００２４】
また、電気素子として、ナノワイヤを導電性チャネルとする構成のＴＦＴ素子を用いた場合には、ナノワイヤを用いることにより、次のような効果も得られる。すなわち、ナノワイヤを用いたＴＦＴ素子では、従来のＴＦＴ素子のようにトリミング対象のＴＦＴ素子を完全に無機能にするのではなく、ＴＦＴ素子の特性を生かしつつトリミングを行うことが可能になる。これにより、従来のＴＦＴ素子では行えなかったレーザートリミングを用いることが可能になり、レーザートリミングの各種利点を活用することができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照して、本発明に係るナノワイヤを有する電気素子およびその製造方法を実施するための最良の形態について具体的に説明する。
【００２６】
本実施の形態に係る電気素子は、複数のナノワイヤを有する電気素子において、電気素子の特性を測定し、その特性から所望の値にすべくナノワイヤの１本以上を切断あるいは電気的性質を変化させることにより、電気素子の特性を修正したものである。
【００２７】
これによれば、複数のナノワイヤを有する電気素子の場合、ナノワイヤは独立に並列に電気的に接続しており、ナノワイヤの１本以上を切断あるいは電気的性質を変化させることにより、他のナノワイヤに悪影響を与えることなく修正することができる。また、ナノワイヤ１本あたりの特性をほぼ把握できている場合、ナノワイヤ何本を切断あるいは電気的性質を変化させればよいか算出できるため、所望の特性に近づけることが容易である。本実施の形態によれば、ナノワイヤを有する電気素子に特有である特性が複数のナノワイヤの合計により決定されるということにより、その本数を制御することで特性を制御できる。
【００２８】
好適には、電気素子は、複数のナノワイヤを導電性チャネルとするＴＦＴ素子である。これによれば、電気素子は、複数のナノワイヤを導電性チャネルとするＴＦＴ素子であり、ＴＦＴのチャネルを構成するナノワイヤを１本以上切断することにより、ＴＦＴ特性を所望の値にすることが可能となる。ＴＦＴ特性としては、ゲート電圧Ｖｇ、ドレイン電圧Ｖｄを変化させてドレイン電流Ｉｄを測定し、出力特性（Ｖｄ−Ｉｄ）、伝達特性（Ｖｇ−Ｉｄ）を計測する。そして、所望の値に相互コンダクタンスを修正するように適当なナノワイヤを適当な本数だけ切断することで制御可能となる。また、ドレイン電流Ｉｄの他にも、電界効果移動度、閾値電圧、サブスレッショルドスウィング等も測定し、適当なナノワイヤを切断することで修正が可能な場合もある。
【００２９】
本実施の形態に係る電気素子集合体は、複数のナノワイヤを有する電気素子が同一基板上に複数配置されている電気素子集合体において、電気素子の特性を測定し、それら特性値のうち所望の値の範囲よりもずれている電気素子に関してナノワイヤの１本以上を切断することにより、電気素子の特性のばらつきを減らしたものである。
【００３０】
これによれば、該電気素子が同一基板上に複数配置されている電気素子集合体において、電気素子の特性のばらつきを減少することが可能となる。具体的には、ナノワイヤを切断することで、処理前のばらつきよりも格段に低減できる。
【００３１】
本実施の形態に係る電気素子の製造方法は、複数のナノワイヤを有する電気素子において、該電気素子の特性を測定し、その特性から所望の値にすべく該ナノワイヤの１本以上を切断することにより、電気素子の特性を修正するものである。
【００３２】
これによれば、複数のナノワイヤを有する電気素子において、ナノワイヤの１本以上を切断することにより、電気素子の特性を修正している。この場合、複数のナノワイヤは各々電気的に独立であるため、所望のナノワイヤを切断した場合に他のナノワイヤを損傷することが無い。また、ナノワイヤ１本あたりの特性への影響を把握しておけば、どのナノワイヤを切断するかが判断でき、その結果、所望の特性を得ることが可能となる。
【００３３】
好適には、ナノワイヤの１本以上を切断する方法が、レーザートリミングである。これによれば、ナノワイヤの１本以上を切断する方法が、レーザートリミングであることにより、大面積に渡って、必要な場所だけ、高速で、処理することができる。
【００３４】
以下、本発明に係るナノワイヤを有する電気素子の種々の実施例として、ナノワイヤを導電性チャネルとするＴＦＴ素子、すなわちナノワイヤＴＦＴに適用した場合を説明する。
【実施例１】
【００３５】
まず、図１〜図６を参照して、本発明の第１の実施例を説明する。
【００３６】
図１は、本実施例のナノワイヤＴＦＴの概略図である。同図において、１は半導体材料からなるナノワイヤ、２はソース電極、３はドレイン電極、４はゲート電極、５はガラス基板である。
【００３７】
ナノワイヤ１は、数ｎｍ〜数百ｎｍの直径、数μｍ〜百μｍの長さで、アスペクト比が１０〜１０４のワイヤ形状を有する材料である。ナノワイヤ１の形状としては、ワイヤ形状に限定されず、例えばカーボンナノチューブ等のチューブ形状も含む。
【００３８】
ナノワイヤ１の半導体材料としては、ＩＶ族半導体（Ｃ，Ｓｉ，Ｇｅ，Ｓｎ）とそれらの組合せ、ＩＩＩ−Ｖ族半導体（Ａｌ，Ｇａ，Ｉｎ）（Ｎ，Ｐ，Ａｓ，Ｓｂ）、ＩＩ−ＶＩ族半導体（Ｂｅ，Ｍｇ，Ｚｎ，Ｃｄ，Ｈｇ）（Ｏ，Ｓ，Ｓｅ，Ｔｅ）、その他の半導体（Ｇｅ，Ｓｎ，Ｐｂ）（Ｓ，Ｓｅ，Ｔｅ）、（Ｃｕ，Ａｇ）（Ｆ，Ｃｌ，Ｂｒ，Ｉ）、（Ｃｕ，Ａｇ）（Ａｌ，Ｇａ，Ｉｎ，Ｔｌ，Ｆｅ）（Ｓ，Ｓｅ，Ｔｅ）２、（Ａｌ，Ｇａ，Ｉｎ）２（Ｓ，Ｓｅ，Ｔｅ）３、ＢｅＳｉＮ２、ＣａＣＮ２，ＺｎＧｅＰ２、ＣｄＳｎＡｓ２、ＺｎＳｎＳｂ２、ＣｕＧｅＰ３、ＣｕＳｉ２Ｐ３、Ｓｉ３Ｎ４、Ｇｅ３Ｎ４、Ａｌ２Ｏ３、Ａｌ２ＣＯ等とこれらの組合せが適用可能である。ここで、（  ）内の元素は、それらの内の一種類からなる材料、あるいは複数種類の材料の混合からなる材料の全てを総括的に表している。また更に、ｐ型半導体、ｎ型半導体の形成のために、適宜ドーパントが添加されてもよい。本実施例では、ナノワイヤ１の半導体材料は、シリコン（Ｓｉ）から構成される。
【００３９】
ナノワイヤ１の構造としては、ナノワイヤ１の長手方向に異種材料が繋がる構造や、ナノワイヤ１の断面方向に異種材料が繋がる構造、またそれらの組合せ等、多種のものが適用可能である。その一例を図２〜図４に示す。
【００４０】
図２（ａ）、図３（ａ）、図４（ａ）は、ナノワイヤ１の長手方向に平行な断面図を示し、図２（ｂ）、図３（ｂ）、図４（ｂ）及び（ｃ）は、それぞれに図示したナノワイヤ１の破線部ｘ−ｘ’、ｙ−ｙ’、ｚ１−ｚ１’、ｚ２−ｚ２’における断面図を示す。
【００４１】
図２（ａ）及び（ｂ）の例では、ナノワイヤ１は、半導体材料からなるコア１（１０）の周囲をそれとは異なる材料からなるシェル１（２０）で被覆している。また、図３（ａ）及び（ｂ）の例では、ナノワイヤ１は、コア１（１０）の周囲をシェル１（２０）で被覆し、その外側をそれとは異なる材料のシェル２（３０）で被覆している。さらに、図４（ａ）〜（ｃ）の例では、ナノワイヤ１は、互いに異なる材料からなるコア１（１０）及びコア２（４０）が長手方向に繋がっていて、それらの周囲をシェル１（２０）で被覆している。いずれの構造でも適用可能である。
【００４２】
本実施例では、ナノワイヤ１は、シリコンをコアとし、その外側を酸化シリコンが被覆している（図２（ａ）及び（ｂ）参照）。この場合、シリコンコアがＴＦＴ素子の導電性チャネルとなり、酸化シリコン被覆層がＴＦＴ素子のゲート絶縁層となる。
【００４３】
ナノワイヤ１の配列に関しては、全てのナノワイヤ１がソース−ドレイン電極２、３間にまたがって垂直に配向し、かつ全てのナノワイヤ１が平行に等間隔に重なりなく配向している。図１の例は、複数のナノワイヤ１が理想的に配列した場合を示す。
【００４４】
上記のようにＴＦＴ素子を構成するナノワイヤ１は、少なくとも１本、或いは複数からなる。本実施例では、ナノワイヤ１は複数からなり、そのうち１本以上のナノワイヤ１をトリミング処理で切断することで、ＴＦＴ素子の特性が所望の特性に修正されている。以下、この方法について説明する。
【００４５】
複数のナノワイヤを導電性チャネルとするＴＦＴ素子では、ナノワイヤ１の本数が所望の値よりも大きくなる場合がある。
【００４６】
そこで、まず、ナノワイヤＴＦＴの初期特性として、ゲート電圧Ｖｇ及びドレイン電圧Ｖｄを変化させてドレイン電流Ｉｄを計測する。特定のゲート電圧Ｖｇ及びドレイン電圧Ｖｄに対するドレイン電流Ｉｄを測定しても良い。ナノワイヤＴＦＴの出力特性（Ｖｄ−Ｉｄ）、伝達特性（Ｖｇ−Ｉｄ）を計測し、飽和電流Ｉｄを測定しても良い。
【００４７】
図５は、本実施例のナノワイヤＴＦＴの出力特性（Ｖｄ−Ｉｄ）の計測結果を示す。図５に示すように、トリミング処理前の計測値として、ナノワイヤＴＦＴのゲート電圧Ｖｇ＝Ｖｇ０、ドレイン電圧Ｖｄ＝Ｖｄ０のときのドレイン電流Ｉｄは、Ｉｄ０値を示している。本実施例では、このドレイン電流ＩｄのＩｄ０値を所望のＩｄ１値に修正するため、トリミング処理を行い、ナノワイヤ１を１本以上切断している。このトリミング処理では、ナノワイヤ１の１本あたりのドレイン電流は、平均値として把握でき、ｉｄ０であるため、ナノワイヤ１をおよそ（（Ｉｄ０−Ｉｄ１）／ｉｄ０）本だけ切断すればよい。
【００４８】
その結果、トリミング処理後の計測値として、図５に示すように、ナノワイヤＴＦＴのゲート電圧Ｖｇ＝Ｖｇ０、ドレイン電圧Ｖｄ＝Ｖｄ０のときのドレイン電流Ｉｄは、Ｉｄ１値を示すように修正された。従って、ナノワイヤＴＦＴのドレイン電流Ｉｄの初期特性値であるＩｄ０値を所望のＩｄ１値に修正するように適当なナノワイヤ１を適当な本数だけ切断することで、ドレイン電流Ｉｄを初期特性値であるＩｄ０値から所望の値Ｉｄ０の範囲内に制御可能となる。
【００４９】
本実施例では、図１に示したように、トリミング処理により、複数のナノワイヤ１のうち必要な本数のナノワイヤ１を切断する。ナノワイヤ１を切断するためのトリミング処理は、本実施例では、レーザートリミングを用いて行う。このレーザートリミングは、顕微鏡下で自動的に撮像を行い、適当な本数のナノワイヤ１をレーザートリミングする。図１の例では、１本のナノワイヤをレーザートリミングした場合について模式的に示している（図中のナノワイヤ切断部Ａ参照）。
【００５０】
次に、本実施例のナノワイヤ１を有するＴＦＴ素子の製造方法を説明する。
【００５１】
本実施例によるＴＦＴ素子の製造方法は、ナノワイヤ１を別途製造しておき、それを基板上へ配列させることで、ＴＦＴ素子を製造するものである。
【００５２】
まず、＜１１１＞シリコン基板上に２０ｎｍ径の金微粒子を並べ、真空下（＜１００ｍＴｏｒｒ）で加熱（４４０℃）し、例えばＳｉＨ４ガスを供給してＶＬＳ（気相−液相−固相）法によりシリコンナノワイヤ１を成長させる。次に、酸素雰囲気下で加熱処理し、シリコンナノワイヤ１の表面を熱酸化処理する。その後、シリコンナノワイヤ１をシリコン基板から切断することで収穫する（例えば、非特許文献２参照）。得られたシリコンナノワイヤ１は、例えば直径２０ｎｍ、長さ２０μｍで、その周囲を酸化シリコンが５ｎｍの膜厚で取り囲んでいる。
【００５３】
次いで、上記のように得られたシリコンナノワイヤ１を、溶媒としてのエタノール中に分散してナノワイヤ溶液とする。このナノワイヤ溶液を、例えば、前述の非特許文献１に記載された方法を用いて、流路に沿って流すことにより、基板表面上に配向させて堆積させる。続いて、基板表面上に配向して堆積したＴＦＴ素子のチャネル部分のナノワイヤ１を残すように、フォトレジスト塗布、露光、エッチング処理をして、不要な領域のナノワイヤ１を除去する。
【００５４】
その後、上記のナノワイヤ１を有する基板上に、通常の半導体プロセスにより、ソース電極２、ドレイン電極３、ゲート電極４を形成し、ナノワイヤＴＦＴを形成する。このナノワイヤＴＦＴの構造は、シリコンナノワイヤ１がチャネルとなり、その周囲の酸化シリコン絶縁層がゲート絶縁層となる。
【００５５】
次いで、得られたナノワイヤＴＦＴの初期特性を測定し、その特性から所望の値にすべく、１本以上のナノワイヤ１をトリミング処理で切断する。これにより、例えば図５に示すように、ナノワイヤＴＦＴのゲート電圧Ｖｇ＝Ｖｇ０、ドレイン電圧Ｖｄ＝Ｖｄ０において、トリミング処理前のドレイン電流Ｉｄ＝Ｉｄ０値が、トリミング処理後に所望のドレイン電流Ｉｄ＝Ｉｄ１に修正される。このときのナノワイヤ１の切断本数は、例えばナノワイヤ１の１本あたりのドレイン電流（平均値）ｉｄ０を用いて、（（Ｉｄ０−Ｉｄ１）／ｉｄ０）本である。これにより、ナノワイヤＴＦＴにおいて、所望のＴＦＴ特性を得ることができる。
【００５６】
本実施例では、上記のトリミング処理として、レーザートリミングを使用している。上記のようにナノワイヤを導電性チャネルとするナノワイヤＴＦＴ素子を用いると、トリミング対象のＴＦＴを完全に無機能にするのではなく、そのＴＦＴ特性を生かしつつトリミングが行える。これにより、従来ではＴＦＴ素子に対し行えなかったレーザートリミングを用いることが可能になり、レーザートリミングの各種利点を活用することができる。
【００５７】
すなわち、レーザートリミングは、非接触なトリミングが可能、微小な幅の加工が可能、高密度の集積回路の抵抗をトリミング可能、精度・再現性が高く、径時変化の小さいトリミングが可能である等の各種利点を有している。本実施例では、ＹＡＧレーザー、ＣＯ２レーザーなどのレーザ光源を用いたレーザートリミングが有効である。
【００５８】
従って、本実施例によれば、ナノワイヤＴＦＴにおいて、必要な本数のナノワイヤをレーザートリミングにより切断することにより、所望の特性値（ドレイン電流）の範囲におさまるＴＦＴ素子を得ることができる。
【００５９】
また、本実施例では、ＴＦＴ素子の導電性チャネルにナノワイヤを用いている。このため、ナノワイヤを用いないＴＦＴ素子のようにトリミング対象のＴＦＴを完全に無機能にするのではなく、ＴＦＴ素子の特性を生かしつつトリミングが行える。これにより、従来のＴＦＴ素子では行えなかったレーザートリミングを用いることが可能になり、レーザートリミングの各種利点を活用することもできる。
【００６０】
なお、本実施例では、ナノワイヤを有する電気素子として、ＴＦＴ素子に適用した場合を説明しているが、本発明は必ずしもこれに限定されない。例えば、ナノワイヤを有する電気素子として、抵抗体、コンデンサ、コイル、電界効果型トランジスタ、電界発光素子、光検出器等に適用可能である。
【実施例２】
【００６１】
次に、図６を参照して、本発明の第２の実施例を説明する。
【００６２】
前述の第１の実施例では、ナノワイヤ１が理想的に配列している状態で、ＴＦＴ素子の特性を修正する場合を説明した。これに対し、本実施例では、ナノワイヤ１が規則正しく配列していない状態で、ＴＦＴ素子の特性を修正する場合を説明する。
【００６３】
図６は、本実施例のナノワイヤを有するＴＦＴ素子の概略図である。同図において、１は半導体材料からなるナノワイヤ、２はソース電極、３はドレイン電極、４はゲート電極、５はガラス基板である。ＴＦＴ素子の構成及び製造方法は、第１の実施例と同様である。
【００６４】
図６の例では、主として、ナノワイヤ１の配列の欠陥により特性値の悪化が生じた場合を示している。例えば、ナノワイヤ１の長さ方向とソース−ドレイン電極２、３間とが垂直から大きくずれており、ＴＦＴのチャネル長と実際のナノワイヤ１のチャネル長とが一致しない場合が時として発生する。また、複数のナノワイヤ１が重なり合ってしまう場合が発生する。これらは、移動度の低下、閾値電圧の増加、サブスレッショルドスウィングの増加を招く。
【００６５】
このため、形成されたナノワイヤＴＦＴのトリミング処理に際し、このように特性を悪化させるナノワイヤ１がある場合には、優先的にそれを切断する。このようなナノワイヤ１は、目視あるいは顕微鏡を用いたカメラで自動的に画像認識することで発見可能である。すなわち、本実施例では、これら特性の悪化を修正するためには、目視あるいは画像処理により、斜めになっているナノワイヤ１、あるいは重なり合っているナノワイヤ１を特定し、該ナノワイヤ１の切断を行なうことで特性を修正している。
【００６６】
図６中のＢ及びＣは、正しくは配向せずに特性を悪化させているナノワイヤ１を切断した部分、すなわちナノワイヤ切断部を示す。ナノワイヤ切断部Ｂでは、チャネル長が長いため、他のナノワイヤ１に比べてドレイン電流が小さくなり、特性のばらつきの要因となっているナノワイヤ１を切断している。ナノワイヤ切断部Ａでは、ナノワイヤ１同士の重なりにより、ゲート電極４との電気的な接続に問題があり有効にゲート電界が印加されない要因となっているとナノワイヤ１を切断している。
【００６７】
従って、本実施例によれば、第１の実施例と同様の効果に加え、ナノワイヤＴＦＴのトリミング処理に際し、正しくは配向せずに特性を悪化させているナノワイヤ１を優先的に切断することにより、ＴＦＴ素子の特性（ドレイン電流、電界効果移動度、閾値電圧、サブスレッショルドスウィング等）を所定の特性値の範囲に収めることができる。
【実施例３】
【００６８】
次に、図７及び図８を参照して、本発明の第３の実施例を説明する。
【００６９】
本実施例は、前述のナノワイヤＴＦＴ素子を同一基板上に複数配置したナノワイヤＴＦＴ素子集合体（電気素子集合体）に適用したものである。
【００７０】
図７に示すナノワイヤＴＦＴ素子集合体は、アクティブマトリックス駆動の液晶ディスプレイ用基板の表示部を構成するもので、基板１０上にナノワイヤＴＦＴ素子（電気素子）２００を有するスイッチング素子が行列方向に沿って２次元状に複数形成されている。各ＴＦＴ素子２００の構成は、前述のナノワイヤＴＦＴと同様であるため、その説明を省略する。
【００７１】
図８は、図７に示すナノワイヤＴＦＴ素子２００の各々の相互コンダクタンスの度数分布を示す。図７では、ナノワイヤの修正前（トリミング処理前）と修正後（トリミング処理後）の特性分布の変化を示す。これによれば、トリミング処理により各ＴＦＴ素子２００のナノワイヤを１本以上切断することにより、各ＴＦＴ素子２００の特性分布を許容範囲内に狭め、ナノワイヤＴＦＴ素子２００の各々の相互コンダクタンスのばらつきを減少させることが可能となる。この効果を有効に活用するためには、修正前のナノワイヤＴＦＴ素子２００は、ナノワイヤの本数を所定の本数よりも多めにしておけば、その本数を超える分のナノワイヤを切断対象とすることで所定の特性に合わせこむことが可能となる。
【００７２】
従って、本実施例によれば、ナノワイヤＴＦＴ素子を同一基板上に複数配置したナノワイヤＴＦＴ素子集合体において、各々のナノワイヤＴＦＴ素子の特性のばらつきを許容範囲内に狭めることが可能である。これにより、ディスプレイ基板の表示部の面内において、均一な画質を表示可能なＴＦＴを実現できる。
【実施例４】
【００７３】
次に、図９を参照して、本発明の第４の実施例を説明する。
【００７４】
本実施例は、複数種類の電気素子を同一基板上に配置した電気素子集合体として、例えば液晶ディスプレイ用基板に適用したものである。液晶ディスプレイ用基板の場合、画素ごとに配置されたＴＦＴ素子のほかに、シフトレジスタ等からなる駆動回路が配置されている。
【００７５】
図９に示す電気素子集合体は、同一基板上に、前述同様のナノワイヤＴＦＴ素子集合体（電気素子集合体）３００のほか、その周辺部に駆動回路１（４００）及び駆動回路２（５００）がそれぞれ形成されている。駆動回路１（４００）及び駆動回路２（５００）は、ナノワイヤＴＦＴを駆動するためのシフトレジスタ等の半導体回路から成る。ナノワイヤＴＦＴ素子集合３００の構成は、第３の実施例のナノワイヤＴＦＴ素子集合体と同様であるため、その説明を省略する。
【００７６】
なお、本実施例では液晶ディスプレイ基板に適用した場合を説明しているが、本発明にこれに限らず、例えば有機ＥＬ用基板にも適用可能である。有機ＥＬ用基板の場合、１画素内には、画素の発光を切り換えるためのスイッチング用ＴＦＴと、素子へ電流を流すための駆動用ＴＦＴとの２つ以上が配置され、表示領域の周辺部には、シフトレジスタ等からなるドライバ回路が配置されている。本実施例の電気素子集合体は、このような有機ＥＬ用基板にも適用可能である。
【００７７】
また、本実施例では、電気素子の特性値が要求された値となるように複数のナノワイヤのうち１本以上のナノワイヤが切断される場合を説明しているが、本発明は必ずしもこれに限定されない。例えば、電気素子の特性値が要求された値となるように複数のナノワイヤのうち１本以上のナノワイヤの電気的性質を変化させてもよい。この場合、電気的性質の変化として絶縁化を例示することができる。
【産業上の利用可能性】
【００７８】
以上説明したように、本発明は、ナノワイヤを導電性チャネルとするＴＦＴ素子等のナノワイヤを用いた電気素子、その電気素子を複数同一基板上に配置した電気素子集合体、及び電気素子の製造方法の用途に適用可能である。例えば、液晶ディスプレイ基板、有機ＥＬ用基板等のアクティブマトリックス型ディスプレイ、撮像素子、位相同期型アンテナ等の用途に適用可能である。
【図面の簡単な説明】
【００７９】
【図１】本発明の第１の実施例に係る電気素子としてのナノワイヤＴＦＴ素子の構造を説明する概略図である。
【図２】ナノワイヤの構造を説明する図で、（ａ）は、ナノワイヤの長手方向の断面図、（ｂ）は、（ａ）中のｘ−ｘ’線に沿ったナノワイヤの断面図である。
【図３】ナノワイヤの構造を説明する図で、（ａ）は、ナノワイヤの長手方向の断面図、（ｂ）は、（ａ）中のｙ−ｙ’線に沿ったナノワイヤの断面図である。
【図４】ナノワイヤの構造を説明する図で、（ａ）は、ナノワイヤの長手方向の断面図、（ｂ）は、（ａ）中のｚ１−ｚ１’線に沿ったナノワイヤの断面図、（ｃ）は、（ａ）中のｚ２−ｚ２’線に沿ったナノワイヤの断面図である。
【図５】第１の実施例において、ナノワイヤＴＦＴ素子のドレイン電流Ｉｄ−ドレイン電圧Ｖｄの特性を示すグラフである。
【図６】本発明の第２の実施例に係る電気素子としてのナノワイヤＴＦＴ素子の構造を説明する概略図である。
【図７】本発明の第３の実施例に係る電気素子としてのナノワイヤＴＦＴ素子を同一基板上に複数有するナノワイヤＴＦＴ素子集合体の構造を説明する概略図である。
【図８】図７に示すナノワイヤＴＦＴ素子集合体のレーザートリミング前後の特性分布（相互コンダクタンスの度数分布）の変化を示すグラフである。
【図９】本発明の第４の実施例に係る電気素子としてのナノワイヤＴＦＴ素子を同一基板上に複数有するナノワイヤＴＦＴ素子集合体と駆動回路を有する基板の構造を説明する概略図である。
【符号の説明】
【００８０】
１  ナノワイヤ
２  ソース電極
３  ドレイン電極
４  ゲート電極
５  基板
１０  コア１
２０  シェル１
３０  シェル２
４０  コア２
１００  基板
２００  ナノワイヤＴＦＴ素子
３００  ナノワイヤＴＦＴ素子集合体
４００  駆動回路１
５００  駆動回路２
Ｉｄ  ドレイン電流
Ｖｄ  ドレイン電圧
Ｖｇ  ゲート電圧
Ａ、Ｂ、Ｃ  ナノワイヤ切断部
【図１】
2007158119.tif 000003
【図２】
2007158119.tif 000004
【図３】
2007158119.tif 000005
【図４】
2007158119.tif 000006
【図５】
2007158119.tif 000007
【図６】
2007158119.tif 000008
【図７】
2007158119.tif 000009
【図８】
2007158119.tif 000010
【図９】
2007158119.tif 000011