(57)【要約】【課題】ＬＤ駆動オフ時に出力する電流を確実に１００μＡ以下にする。【解決手段】差動回路と定電流源トランジスタに直列に第１の遮断用トランジスタを接続して、ＬＤ駆動オフ時にその第１の遮断用トランジスタを遮断させ、定電流源トランジスタにより供給されていた動作電流を遮断させる。【選択図】図１
2007158084.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２のトランジスタからなる差動回路と、該差動回路の出力側に接続された一対の負荷抵抗と、前記差動回路に動作電流を供給する定電流源トランジスタとからなり、前記第１および第２のトランジスタに入力する差動ＬＤ駆動信号によって前記一対の負荷抵抗に生じる差動電圧に基づく出力電流をＬＤに供給するＬＤドライバ回路において、
前記差動回路と前記定電流源トランジスタに直列に、第１の遮断用トランジスタを接続し、該第１の遮断用トランジスタを遮断させることにより前記出力電流を遮断させること特徴とするＬＤドライバ回路。
【請求項２】
第１および第２のトランジスタからなる差動回路と、該差動回路の出力側に接続された一対の負荷抵抗と、前記差動回路に動作電流を供給する定電流源トランジスタとからなり、前記第１および第２のトランジスタに入力する差動ＬＤ駆動信号によって前記一対の負荷抵抗に生じる差動電圧に基づく出力電流をＬＤに供給するＬＤドライバ回路において、
前記定電流源トランジスタのベース又はゲートと電源端子間に第２の遮断用トランジスタを接続し、且つ前記定電流源トランジスタのベース又はゲートと定電流源制御端子間に第３の遮断用トランジスタを接続し、前記第２の遮断用トランジスタを導通させると共に前記第３の遮断用トランジスタを遮断させることにより、前記定電流源トランジスタを遮断させ、前記出力電流を遮断させること特徴とするＬＤドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザーダイオード（以下ＬＤと称する）を差動駆動するＬＤドライバ回路に関するものである。
【背景技術】
【０００２】
従来のＬＤドライバ回路を図３に示す（例えば、非特許文献１参照）。このＬＤドライバは、差動回路を構成するｎｐｎトランジスタＱ１，Ｑ２、定電流源としてのｎｐｎトランジスタＱ３、負荷抵抗ＲＬＰ，ＲＬＮ、定電流源安定化抵抗ＲＳＳ、スイッチング差動入力端子ＩＳＰ，ＩＳＮ、差動出力端子ＯＳＰ，ＯＳＮ、高電位電源端子ＶＣＣ、低電位電源端子ＶＥＥ、及び定電流源制御端子ＶＣＳを有する。
【０００３】
入力端子ＩＳＮはトランジスタＱ１のべースに接続し、入力端子ＩＳＰはトランジスタＱ２のべースに接続し、出力端子ＯＳＰはトランジスタＱ１のコレクタ及び負荷抵抗ＲＬＰの共通接続点に接続し、出力端子ＯＳＮはトランジスタＱ２のコレクタ及び負荷抵抗ＲＬＮの共通接続点に接続し、負荷抵抗ＲＬＰ，ＲＬＮのもう一端は高電位電源端子ＶＣＣに接続し、トランジスタＱ１，Ｑ２のエミッタはトランジスタＱ３のコレクタに共通接続し、定電流源制御端子ＶＣＳはトランジスタＱ３のべースに接続し、そのトランジスタＱ３のエミッタは電流源安定化抵抗ＲＳＳを介して低電位電源端子ＶＥＥに接続して、構成されている。
【０００４】
このＬＤドライバ回路を、差動入力端子ＩＳＰ，ＩＳＮにバースト信号を入力して使用する場合、ＬＤ駆動オフ時には出力端子ＯＳＰ又はＯＳＮに流れる電流を１００μＡ以下にし、良好なオフ特性を実現する必要がある。
【非特許文献１】S.Morley,"Conventional Laser Diode Driver（LDD)",ISSCC 2005 VISUALS SUPPLEMENT,p.170
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、ＬＤデバイスの特性によっては、この条件を満足できないことが、シミュレーションで確認された。そこで、ＬＤ駆動オフ時に確実に電流を１００μＡ以下にすることが要求されていた。
【０００６】
本発明の目的は、ＬＤ駆動オフ時の出力電流を確実に１００μＡ以下にできるようにしたＬＤドライバ回路を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１にかかる発明は、第１および第２のトランジスタからなる差動回路と、該差動回路の出力側に接続された一対の負荷抵抗と、前記差動回路に動作電流を供給する定電流源トランジスタとからなり、前記第１および第２のトランジスタに入力する差動ＬＤ駆動信号によって前記一対の負荷抵抗に生じる差動電圧に基づく出力電流をＬＤに供給するＬＤドライバ回路において、前記差動回路と前記定電流源トランジスタに直列に、第１の遮断用トランジスタを接続し、該第１の遮断用トランジスタを遮断させることにより前記出力電流を遮断させること特徴とする。
請求項２にかかる発明は、第１および第２のトランジスタからなる差動回路と、該差動回路の出力側に接続された一対の負荷抵抗と、前記差動回路に動作電流を供給する定電流源トランジスタとからなり、前記第１および第２のトランジスタに入力する差動ＬＤ駆動信号によって前記一対の負荷抵抗に生じる差動電圧に基づく出力電流をＬＤに供給するＬＤドライバ回路において、前記定電流源トランジスタのベース又はゲートと電源端子間に第２の遮断用トランジスタを接続し、且つ前記定電流源トランジスタのベース又はゲートと定電流源制御端子間に第３の遮断用トランジスタを接続し、前記第２の遮断用トランジスタを導通させると共に前記第３の遮断用トランジスタを遮断させることにより前記定電流源トランジスタを遮断させ、前記出力電流を遮断させること特徴とする。
【発明の効果】
【０００８】
本発明のＬＤドライバ回路によれば、ＬＤ駆動オフ時、定電流源トランジスタにより供給されていた動作電流が遮断されることになるので、ＬＤドライバ出力電流を確実に１００μＡ以下にすることができ、良好なオフ特性を実現することができ、差動入力信号としてバースト信号を入力して使用する場合に好適となる。
【発明を実施するための最良の形態】
【０００９】
図１は本発明の第１の実施例を示すＬＤドライバ回路の構成を示す回路図である。このＬＤドライバは、差動回路を構成するｎｐｎトランジスタＱ１，Ｑ２、定電流源としてのｎｐｎトランジスタＱ３、遮断用としてのＮＭＯＳトランジスタＭＮ１（第１の遮断用トランジスタ）、負荷抵抗ＲＬＰ，ＲＬＮ、定電流源安定化抵抗ＲＳＳ、スイッチング差動入力端子ＩＳＰ，ＩＳＮ、差動出力端子ＯＳＰ，ＯＳＮ、高電位電源端子ＶＣＣ、低電位電源端子ＶＥＥ、及び定電流源制御端子ＶＣＳ、ゲート端子ＩＳＨを有する。
【００１０】
入力端子ＩＳＮはトランジスタＱ１のべースに接続し、入力端子ＩＳＰはトランジスタＱ２のべースに接続し、出力端子ＯＳＰはトランジスタＱ１のコレクタ及び負荷抵抗ＲＬＰの共通接続点に接続し、出力端子ＯＳＮはトランジスタＱ２のコレクタ及び負荷抵抗ＲＬＮの共通接続点に接続し、負荷抵抗ＲＬＰ，ＲＬＮのもう一端は高電位電源端子ＶＣＣに接続する。トランジスタＱ１及びＱ２のエミッタはトランジスタＭＮｌのドレインに共通接続し、そのトランジスタＭＮ１のソースはトランジスタＱ３のコレクタに接続し、そのトランジスタＭＮ１のゲートはゲート端子ＩＳＨに接続し、定電流源制御端子ＶＣＳはトランジスタＱ３のべースに接続し、トランジスタＱ３のエミッタは定電流源安定化抵抗ＲＳＳを介して低電位電源端子ＶＥＥに接続する。
【００１１】
さて、トランジスタＭＮ１のゲート端子ＩＳＨに低電位電源端子ＶＥＥと同じ電圧であるローレベルを入力すると、定電流源トランジスタＭＮ１は完全にオフするので、そこには電流が流れず、結果として、ＬＤドライバ回路の出力電流は流れなくなる。つまり、ＬＤ駆動オフ時に出力する電流は確実に１００μＡ以下となる。
【００１２】
なお、トランジスタＭＮ１は低電流源トランジスタＱ３と抵抗ＲＳＳの間、あるいは抵抗ＲＳＳと低電位電源端子ＶＥＥの間に接続してもよい。
【００１３】
図２は本発明の第２の実施例を示すＬＤドライバ回路の構成を示す回路図である。このＬＤドライバは、差動回路を構成するｎｐｎトランジスタＱ１，Ｑ２、定電流源としてのｎｐｎトランジスタＱ３、遮断用としてのＮＭＯＳトランジスタＭＮ２，ＭＮ３（第２，第３の遮断用トランジスタ）、負荷抵抗ＲＬＰ，ＲＬＮ、定電流源安定化抵抗ＲＳＳ、スイッチング差動入力端子ＩＳＰ，ＩＳＮ、差動出力端子ＯＳＰ，ＯＳＮ、高電位電源端子ＶＣＣ、低電位電源端子ＶＥＥ、及び定電流源制御端子ＶＣＳ、ゲート端子ＩＳＨＰ，ＩＳＨＮを有する。
【００１４】
入力端子ＩＳＮはトランジスタＱ１のべースに接続し、入力端子ＩＳＰはトランジスタＱ２のべースに接続し、出力端子ＯＳＰはトランジスタＱ１のコレクタ及び負荷抵抗ＲＬＰの共通接続点に接続し、出力端子ＯＳＮはトランジスタＱ２のコレクタ及び負荷抵抗ＲＬＮの共通接続点に接続し、負荷抵抗ＲＬＰ，ＲＬＮのもう一端は高電位電源端子ＶＣＣに接続する。トランジスタＱ１及びＱ２のエミッタはトランジスタＱ３のコレクタに共通接続し、そのトランジスタＱ３のエミッタは定電流源安定化抵抗ＲＳＳを介して低電位電源端子ＶＥＥに接続する。また、そのトランジスタＱ３のベースはトランジスタＭＮ２のドレインとＭＮ３のソースに接続し、トランジスタＭＮ２のソースは電源端子ＶＥＥに接続し、ゲートはゲート端子ＩＳＨＮに接続し、トランジスタＭＮ３のドレインは定電流源制御端子ＶＣＳに接続し、ゲートはゲート端子ＩＳＨＰに接続して、構成されている。
【００１５】
さて、ゲート端子ＩＳＨＰに低電位電源端子ＶＥＥと同じ電圧であるローレベルを入力し、ゲート端子ＩＳＨＮにしかるべきハイレベル（たとえば２．５Ｖまたは３．３Ｖ）を入力するとトランジスタＭＮ２はオンし、トランジスタＭＮ３はオフするので、トランジスタＱ３はべース電位がＶＥＥとなってオフし、定電流源であるそのトランジスタＱ３には電流が流れず、結果として、ＬＤドライバ回路の出力電流は流れなくなる。つまり、ＬＤ駆動オフ時に出力する電流は確実に１００μＡ以下となる。
【００１６】
なお、以上の各実施例において、トランジスタＱ１，Ｑ２，Ｑ３はパイボーラのｎｐｎトランジスタで説明したが、ＮＭＯＳトランジスタでも同様の効果がある。また、各トランジスタＱ１，Ｑ２，Ｑ３，ＭＮ，ＭＮ２，ＭＮ３を化合物半導体トランジスタで形成しても同様の効果がある。
【図面の簡単な説明】
【００１７】
【図１】本発明の第１の実施例のＬＤドライバ回路の回路図である。
【図２】本発明の第２の実施例のＬＤドライバ回路の回路図である。
【図３】従来の実施例のＬＤドライバ回路の回路図である。
【符号の説明】
【００１８】
Ｑ１，Ｑ２，Ｑ３：バイポーラトランジスタ
ＭＮ１，ＭＮ２，ＭＮ３：ＮＭＯＳトランジスタ
ＲＬＰ，ＲＬＮ：負荷抵抗
ＲＳＳ：定電流源安定化抵抗
ＩＳＮ，ＩＳＰ：スイッチング差動入力端子
ＯＳＮ，ＯＳＰ：差動出力端子
ＩＳＨ，ＩＳＨＰ，ＩＳＨＮ：ゲート端子
ＶＣＳ：定電流源制御端子
ＶＣＣ：高電位電源端子
ＶＥＥ：低電位電源端子
【図１】
2007158084.tif 000003
【図２】
2007158084.tif 000004
【図３】
2007158084.tif 000005