(57)【要約】【課題】半導体と金属との接合時に自然に形成されるショットキートンネル障壁をトンネル障壁として用いたショットキー障壁トンネルトランジスタのゲート側壁の損傷によるリーク電流を最小化するショットキー障壁トンネルトランジスタ及びその製造方法を提供する。【解決手段】本発明に係るショットキー障壁トンネルトランジスタの製造方法は、絶縁体基板上に半導体チャネル層を形成する工程と、半導体チャネル層にダミーゲートを形成する工程と、絶縁体基板上のダミーゲートの両側に各々当接する位置にソース及びドレインを形成する工程と、ダミーゲートを除去する工程と、ダミーゲートが除去された側壁に絶縁膜を形成する工程と、ダミーゲートが除去された空間にアクチュアルゲートを形成する工程と、を備える。【選択図】図２
2007158294.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板と、
前記ＳＯＩ基板上に形成されたチャネル層と、
前記ＳＯＩ基板上の前記チャネル層の両端に形成されたソース及びドレインと、
前記チャネル層上に形成されたゲートと、
前記ゲートを前記ソース、前記ドレイン及び前記チャネル層と絶縁するための第１ゲート絶縁膜と、
前記第１ゲート絶縁膜と前記ゲートとの間に形成される第２ゲート絶縁膜と、
を備えることを特徴とするショットキー障壁トンネルトランジスタ。
【請求項２】
前記ゲートは、全体が金属により形成されることを特徴とする請求項１に記載のショットキー障壁トンネルトランジスタ。
【請求項３】
前記ソース、前記ドレイン及び前記ゲートが形成されていないＳＯＩ基板、並びに、前記ソース及びドレインを覆っている反応遮断膜と、
前記反応遮断膜上に形成されるＨＳＱ（Ｈｙｄｒｏｇｅｎ  ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜と、
前記ＨＳＱ膜上に形成される高誘電率の絶縁膜と、
をさらに備えることを特徴とする請求項１に記載のショットキー障壁トンネルトランジスタ。
【請求項４】
前記第２ゲート絶縁膜は、高誘電率のゲート絶縁膜であることを特徴とする請求項１乃至３のいずれか一項に記載のショットキー障壁トンネルトランジスタ。
【請求項５】
（ａ）絶縁体基板上に半導体チャネル層を形成する工程と、
（ｂ）前記半導体チャネル層にダミーゲートを形成する工程と、
（ｃ）前記絶縁体基板上の前記ダミーゲートの両側に各々当接する位置にソース及びドレインを形成する工程と、
（ｄ）前記ダミーゲートを除去する工程と、
（ｅ）前記ダミーゲートが除去された側壁に絶縁膜を形成する工程と、
（ｆ）前記ダミーゲートが除去された空間にアクチュアルゲートを形成する工程と、
を備えることを特徴とするショットキー障壁トンネルトランジスタの製造方法。
【請求項６】
前記絶縁体基板は、メインシリコン基板上に形成されるシリコン酸化物層であることを特徴とする請求項５に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項７】
前記（ｂ）工程は、
前記半導体チャネル層上に酸化膜を形成する工程と、
前記酸化膜上にポリシリコン又はシリコン窒化膜によりダミーゲートを形成する工程と、
を備えることを特徴とする請求項５に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項８】
前記（ｂ）工程の後に、前記ダミーゲートの露出面に酸化膜を形成する工程をさらに備えることを特徴とする請求項５に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項９】
前記（ｃ）工程は、
前記絶縁体基板上の前記ソース及びドレインが形成される領域にシリコンソース層及びシリコンドレイン層を形成する工程と、
前記シリコンソース層及びシリコンドレイン層上に金属を付加する工程と、
熱処理する工程と、
を備えることを特徴とする請求項５に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項１０】
前記（ｄ）工程は、
（１）前記（ｃ）工程の結果物の上部表面に反応遮断膜を形成する工程と、
（２）ＨＳＱをコーティングする工程と、
（３）エッチング工程により前記ダミーゲートを除去する工程と、
を備えることを特徴とする請求項５に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項１１】
前記金属は、サマリウム（Ｓｍ）、エルビウム（Ｅｒ）、ネオジム（Ｎｄ）及びイッテルビウム（Ｙｂ）の中から選択された少なくとも一つ以上の元素であることを特徴とする請求項９に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項１２】
前記金属は、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）の中から選択された一つ以上の元素であることを特徴とする請求項９に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項１３】
前記半導体チャネル層は、１００ｎｍ以下の厚さを有することを特徴とする請求項５に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項１４】
前記アクチュアルゲートは、前記絶縁膜上に金属を蒸着して形成することを特徴とする請求項５乃至１３のいずれか一項に記載のショットキー障壁トンネルトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体と金属との接合時に自然に形成されるショットキートンネル障壁（Ｓｃｈｏｔｔｋｙ  ｔｕｎｎｅｌ  ｂａｒｒｉｅｒ）をトンネル障壁として用いたショットキー障壁トンネルトランジスタ及びその製造方法に関する。特に、本発明は、ショットキー障壁トンネルトランジスタのゲート側壁の損傷によるリーク電流を最小化することができるショットキー障壁トンネルトランジスタの製造方法に関し、サマリウムシリサイドを利用するショットキー障壁トンネルトランジスタの製造にさらに有用な技術である。
【背景技術】
【０００２】
最近、半導体素子を製造する技術は、５０ｎｍ以下の短チャネルを有するトランジスタを製造するに至っている。しかし、素子の大きさが微細化するに伴って、新しい現象が生じ、素子の動作特性を悪化させている。特に、１００ｎｍ以下のチャネル長を有するトランジスタでは、短チャネル効果によるリーク電流が非常に大きくなり、これに対する適切な制御が非常に重要である。このような問題点を克服するための多様な研究が進行しており、新しい代案として、ソースとドレインとを金属又はシリサイドに取り替えるショットキーモストランジスタ（Ｓｃｈｏｔｔｋｙ  ＭＯＳＦＥＴ）のチャネル長を３５ｎｍ以下に低減できる可能性が論議されている。既存のイオン拡散によるソース−ドレイン拡張領域（ＳＤＥ：Ｓｏｕｒｃｅ  Ｄｒａｉｎ  Ｅｘｔｅｎｓｉｏｎ）を含むソース・ドレインの寄生抵抗成分は、接合深さが小さいほど増加して、１×１０１９／ｃｍ３のドーピング濃度と１０ｎｍの深さとを仮定する場合、面抵抗値が５００Ｏｈｍ／ｓｑ．を上回るようになる。
【０００３】
図１は、従来、広く使用されているショットキー障壁トンネルトランジスタの断面図である。ショットキー障壁トンネルトランジスタを製造する従来の技術は、主にゲート電極２１を先ず形成し、ソース及びドレインのシリサイド工程を最後に実施している。しかし、ｎ型ショットキー障壁トンネルトランジスタの場合、ソース及びドレインに反応性が非常に強い金属を蒸着し、熱処理することによって、ゲート側壁の絶縁膜２８を介したゲートリーク電流が発生するようになる。即ち、ショットキー障壁トンネルトランジスタの製造において、従来の技術の問題点は、ｎ型トランジスタの場合、ソース及びドレインに蒸着される金属が非常に反応性が大きく、ゲートの側壁絶縁膜２８を損傷させ、ゲートリーク電流を発生させるようになることである。
【０００４】
前述のような副作用を防止するために、従来の技術に係る上記構造のトランジスタ製造方法では、シリサイド工程を行った後、ゲート側壁絶縁膜２８に発生する金属膜を除去しなければならないが、その金属膜除去作業は、実際には非常に難しく、これにより、ゲート側壁絶縁膜２８の損傷によるゲートリーク電流の発生を抑制することが困難であった。
【特許文献１】米国特許第ＵＳ６，３３９，００５Ｂ１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記問題点を解決するためになされたもので、本発明の目的は、ゲートリーク電流を最小化することができるショットキー障壁トンネルトランジスタを提供することにある。
【０００６】
また、本発明の他の目的は、シリサイド工程によるゲート側壁絶縁膜の損傷を復旧することができるショットキー障壁トンネルトランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様に係るショットキー障壁トンネルトランジスタは、ＳＯＩ基板と、前記ＳＯＩ基板上に形成されたチャネル層と、前記ＳＯＩ基板上の前記チャネル層の両端に形成されたソース及びドレインと、前記チャネル層上に形成されたゲートと、前記ゲートを前記ソース、前記ドレイン及び前記チャネル層と絶縁するための第１ゲート絶縁膜と、前記第１ゲート絶縁膜と前記ゲートとの間に形成され、高誘電率の絶縁膜よりなる第２絶縁膜と、を備えることを特徴とする。
【０００８】
本発明の他の態様に係るショットキー障壁トンネルトランジスタの製造方法は、絶縁体基板上に半導体チャネル層を形成する工程と、前記半導体チャネル層にダミー（ｄｕｍｍｙ）ゲートを形成する工程と、前記絶縁体基板上の前記ダミーゲートの両側に各々当接する位置にソース及びドレインを形成する工程と、前記ダミーゲートを除去する工程と、前記ダミーゲートが除去された側壁に絶縁膜を形成する工程と、前記ダミーゲートが除去された空間にアクチュアル（ａｃｔｕａｌ）ゲートを形成する工程と、を備えることを特徴とする。
【０００９】
従来の技術のゲート側壁損傷現象は、ゲートの形成後、高反応性の金属蒸着及び熱処理が随伴するシリサイド工程が実施されることによって発生するものである。本発明では、製造工程中に一時的に生成するダミー（ｄｕｍｍｙ）ゲートを使用して、ｎ型ショットキー障壁トンネルトランジスタのゲート側壁絶縁膜を安定化させて、ゲートリーク電流を低減することができる。これに加えて、高誘電率のゲート酸化膜とゲート電極と酸化膜との間の空乏（ｄｅｐｌｅｔｉｏｎ）効果によって有効酸化膜の厚さが増加する効果をもちらす結果、製造工程上、ポリシリコン金属ゲートを形成することが容易になり、また、ゲートオーバーラップを向上させて、飽和電流を増加させることができる可能性を有するようになった。
【００１０】
言い換えれば、ショットキー障壁トンネルトランジスタの製造は、主にゲート電極を形成した後、最終的にソース及びドレインに金属を蒸着し、その後、熱処理工程でソース及びドレインをシリサイド化するが、反応性が非常に強い希土類金属の場合は、熱処理温度が増加するに従ってゲート側壁絶縁膜と反応してゲートリーク電流を増加させて、素子の特性を劣化させるようになる。本発明では、これを防止するために、ダミーゲートを用いてソース及びドレインにシリサイドを先ず成長させた後、アクチュアルゲート及び後続のゲート絶縁膜、金属ゲートを形成する方法を提案する。
【発明の効果】
【００１１】
本発明の構成によってショットキー障壁トンネルトランジスタを製造することにより、製造中のシリサイド工程によるショットキー障壁トンネルトランジスタのゲート側壁絶縁膜の損傷を復旧できるという効果がある。
【００１２】
これにより、本発明の製造方法によって製造されたショットキー障壁トンネルトランジスタは、ゲートリーク電流を最小化できるという効果がある。
【００１３】
また、本発明に係る、ダミーゲートを用いたショットキー障壁トンネルトランジスタの製作は、高誘電率のゲート絶縁膜及び金属ゲートの形成を容易に実施することができ、反応性が非常に強い金属膜のシリサイド化において安定した特性を示すことができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
以下、添付の図面を参照して、本発明に係る好適な実施の形態を詳細に説明する。下記の実施の形態は、当業者に本発明の思想が十分に伝達され得るようにするために一例として提示されるものである。
【００１５】
図２は、本発明において提案する、高誘電率のゲート絶縁膜８と金属ゲート電極１２とを使用して製造されたショットキー障壁トンネルトランジスタを示す断面図である。トランジスタの抵抗を効果的に低減するために、図示のショットキー障壁トンネルトランジスタのソース及びドレイン９をシリコンと金属の化合物であるシリサイドとにより形成し、チャネル領域は、高誘電率の絶縁膜及び金属層により形成されたゲート電極となる。また、ソース及びゲート間、そして、ドレイン及びゲート間の絶縁のためにゲート１２の側壁に第１絶縁膜８及び第２絶縁膜１１が形成されている。ここで、第１絶縁膜８は、ダミーゲートを形成する前に形成された絶縁膜であり、第２絶縁膜１１は、ダミーゲートを除去した後に形成した絶縁膜である。実施態様によっては、第１絶縁膜８は、第２絶縁膜１１を形成する前に完全に除去することができ、第２絶縁膜１１は、基板材質と関連のない高誘電率物質を別途に蒸着して形成することができる。ゲート１２は、全体を金属で製造することによって、トランジスタの特性をさらに向上させることもできるが、これは、金属ゲート１２の形成がシリサイド工程の後に実施されるので、シリサイド工程時に、金属ゲートを構成する金属分子に起因するゲート絶縁膜１１の破損のおそれがないため、可能となる。
【００１６】
図３乃至図１１は、図２のような構造のショットキー障壁トンネルトランジスタ構造を製造するための細部工程を順次示す工程図である。
【００１７】
図３は、厚さが薄いＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ、以下、ＳＯＩという。）チャネル層４を形成した後、ドライエッチングを用いてショットキー障壁トンネルトランジスタが形成される領域を残した状態の断面図である。
【００１８】
本発明に係るショットキー障壁トンネルトランジスタは、絶縁体基板を基本にして製造されなければならないが、シリコンチップ内への実装性及び製造費用の節減の観点から、図示のようにシリコン基板６の上部に絶縁物質層５を形成することが好ましい。絶縁物質層５もシリコン基板上で形成が容易なシリコン酸化物（例：ＳｉＯ２）であることが好ましい。このとき、ＳＯＩチャネル層４の厚さを薄くして素子を製作する場合（好ましくは、１００ｎｍ以下）、ゲートが制御するチャネル領域の厚さが減少するので、反転層の形成を非常に容易に調節することができ、その結果、完成されたトランジスタのソース及びドレイン間のリーク電流を低減することができる。
【００１９】
図４は、ソース及びドレインにシリサイド工程を金属ゲートの形成に先立って実施するために、ゲートシリコン酸化膜とポリシリコンとにより形成されたダミーゲート１をフォトレジストを用いてパターニングした後、ドライエッチングを実施した後の断面図である。即ち、図３のダミーゲートは、ＳＯＩチャネル層４上に酸化膜を形成する工程と、酸化膜上にポリシリコン（又はシリコン窒化膜）でダミーゲート１を形成する工程とを行うことによって形成される。
【００２０】
実施態様によって、ゲートシリコン酸化膜を形成することなく、ダミーゲートを形成することができるが、後続工程において形成されるアクチュアルゲートの絶縁膜特性をさらに均一に確保するために、上記工程においてＳＩＯチャネル層４にシリコン酸化膜を形成することが好ましい。
【００２１】
図５は、ポリシリコンゲート４を形成し、ドレイン及びゲート間の側壁絶縁膜を形成するために、ダミーゲート４の露出面にシリコン酸化膜８を形成した後、ドライエッチングを行うことによって、全体的な構造が形成された形態を示す。ここで、側壁絶縁膜８は、酸素雰囲気下で熱処理して生成するシリコン酸化膜や窒化シリコン膜を使用して形成することができる。
【００２２】
その後、ソース及びドレインが形成される領域のＳＯＩチャネル層４をエッチングし、フォトグラフィ工程を用いてソース及びドレイン９を形成する。ここで、ソース及びドレイン９は、シリコン材料により形成するが、ポリシリコンにより形成することができる。
【００２３】
図６は、ソース及びドレイン９に反応性が強い希土類金属を蒸着してソース及びドレイン９電極のシリサイド工程を実施し、未反応の金属を除去した後、次の工程においてＨＳＱ（Ｈｙｄｒｏｇｅｎ  ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）とシリサイドとの反応を防ぐために、窒化シリコン（ＳｉＮ）膜１３を蒸着した状態を示している。ここで、シリサイドの形成は、サマリウム（Ｓｍ）、エルビウム（Ｅｒ）、イッテルビウム（Ｙｂ）、ネオジム（Ｎｄ）、ジスプロシウム（Ｄｙ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）金属膜を蒸着した後、急速熱処理装置により反応させて形成し、ソース、ドレイン、ゲート電極以外の金属膜は、硫酸と過酸化水素水とが１：１で混合された溶液により除去される。ｎ型トランジスタを製造する場合には、サマリウム（Ｓｍ）、エルビウム（Ｅｒ）、ネオジム（Ｎｄ）、イッテルビウム（Ｙｂ）、及び、ジスプロシウム（Ｄｙ）のうち一つ以上を選択し、ｐ型トランジスタを製造する場合には、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）のうち一つ以上を選択することができる。即ち、図６のソース及びドレイン９は、シリコン酸化物層５のソース及びドレインが形成される領域にシリコンソース層及びシリコンドレイン層を形成する工程と、シリコンソース層及びシリコンドレイン層上に希土類金属を付加する工程と、熱処理する工程とを行うことによって形成される。
【００２４】
前述のような工程によりソース及びドレイン９のシリサイドが完成された後、ダミーゲート１を除去しなければならない。ダミーゲート１を除去する方法には、一般的なフォトリソグラフィ工程を使用する方法と、構造物の高さの差を用いた選択的エッチングを利用した方法がある。これらのうち、前者の方法は、一般的な半導体工程のフォトリソグラフィ工程を利用可能であるが、後者の方法がより安価で且つ簡便である。従来の技術から類推可能な前者の方法は説明を省略し、以下、後者の方法について説明する。この場合、上記ダミーゲート除去工程は、図５の結果物の上部表面に反応遮断膜１３を形成する工程と、反応遮断膜を覆った結果物にＨＳＱ１０をコーティングする工程と、ＨＳＱ１０がコーティングされた結果物をエッチングしてダミーゲート１を除去する工程とから構成されることができる。以下、図面を参照して上記工程を説明する。
【００２５】
図７は、シリサイド工程を行った図６の結果物にスピンコータでＨＳＱ１０をコーティングした後、熱処理して形成された構造を示している。スピンコータの回転による遠心力及びＨＳＱ１０の表面張力により、ＨＳＱ１０は、上記結果物上に均等な高さを有するようにコーティングされるが、他の部分に比べて突出度が激しいダミーゲート１の部分は、非常に薄い厚さでコーティングされる。
【００２６】
図８は、コーティングされたＨＳＱ１０をドライ又はウェット方式でダミーゲート１までエッチングした状態を示している。このとき、ソース及びドレインのシリサイドは、まだ充分なＨＳＱ１０により覆われている状態なので、外部に露出されない。
【００２７】
図９は、露出されたダミーゲート１をシリコンエッチング液やリン酸により除去して、シリコンチャネル領域が露出された状態を示す図である。ＨＳＱ１０は、ダミーゲートをエッチングする時、ソース及びドレイン９のシリサイドを保護するためのもので、所定のエッチング液によってエッチングされるが、シリコンエッチング液又はリン酸にはエッチングが困難な物質であって、シリコンエッチング液又はリン酸に対してはエッチング遮断物質として機能する。
【００２８】
図１０は、シリコンチャネル上に高誘電率の絶縁膜１１を形成した状態を示している。シリコンから生成される絶縁化合物により形成することもできるが、高誘電率を確保して、さらに向上した特性を得るために、シリコン基板のシリコンと反応せずに、別途に蒸着される高誘電物質で形成することができる。
【００２９】
図１１は、高誘電率の絶縁膜１１上に金属を蒸着してゲート１２を形成した後、ゲート、ソース、ドレイン電極を形成した状態を示している。このような工程により、本発明に係る単位ショットキー障壁トンネルトランジスタが完成され、その後、ソース、ゲート及びドレインに必要な配線が連結される。
【００３０】
前述のような図３乃至図１１の一連の工程を行うことによって、本発明が提案する信頼性あるショットキー障壁トンネルトランジスタを製造することができる。
【００３１】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施の形態及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００３２】
【図１】従来より広く使用されている、ＳＯＩ基板上に形成されたショットキー障壁トンネルトランジスタの断面図。
【図２】本発明の実施の一形態に係る、ＳＯＩ基板上に形成されたショットキー障壁トンネルトランジスタの断面図。
【図３】図２において提案する構造を形成するための細部工程を示す断面図。
【図４】図２において提案する構造を形成するための細部工程を示す断面図。
【図５】図２において提案する構造を形成するための細部工程を示す断面図。
【図６】図２において提案する構造を形成するための細部工程を示す断面図。
【図７】図２において提案する構造を形成するための細部工程を示す断面図。
【図８】図２において提案する構造を形成するための細部工程を示す断面図。
【図９】図２において提案する構造を形成するための細部工程を示す断面図。
【図１０】図２において提案する構造を形成するための細部工程を示す断面図。
【図１１】図２において提案する構造を形成するための細部工程を示す断面図。
【符号の説明】
【００３３】
１  ダミーゲートとして使用されるポリシリコン層
４  シリコンチャネル領域
５  埋め込み絶縁酸化膜層
６  機械的な支持のためのシリコン基板
８  熱処理により形成されたゲート側壁絶縁酸化膜
９  シリサイドにより形成されたショットキー障壁トンネルトランジスタのソース又はドレイン領域
１０  ＨＳＱ（Ｈｙｄｒｏｇｅｎ  ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）層
１１  高誘電率のゲート絶縁層
１２  金属ゲート電極
１３  シリコン窒化膜
【図１】
2007158294.tif 000003
【図２】
2007158294.tif 000004
【図３】
2007158294.tif 000005
【図４】
2007158294.tif 000006
【図５】
2007158294.tif 000007
【図６】
2007158294.tif 000008
【図７】
2007158294.tif 000009
【図８】
2007158294.tif 000010
【図９】
2007158294.tif 000011
【図１０】
2007158294.tif 000012
【図１１】
2007158294.tif 000013