(57)【要約】【課題】ソース領域及びドレイン領域における不純物の活性化を効率良く行うことができる、生産性に優れた半導体装置の製造方法を提供すること。【解決手段】基板上に半導体膜を形成する工程、前記半導体膜上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上にゲート電極を形成する工程、前記半導体膜の所定領域に選択的に不純物を注入し、ソース領域及びドレイン領域を形成する工程、前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜を形成する工程、前記層間絶縁膜の上に光吸収層を形成する工程、前記光吸収層上に保護絶縁層を形成する工程、及び前記保護絶縁層を通して前記光吸収層に光を照射し、それにより加熱された前記光吸収層からの熱により前記ソース領域及びドレイン領域中の不純物を活性化する工程を具備することを特徴とする。【選択図】図３
2007048892.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体膜を形成する工程と、
前記半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体膜の所定領域に選択的に不純物を注入し、ソース領域及びドレイン領域を形成する工程と、
前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に光吸収層を形成する工程と、
前記光吸収層上に保護絶縁層を形成する工程と、
前記保護絶縁層を通して前記光吸収層に光を照射し、それにより加熱された前記光吸収層からの熱により前記ソース領域及びドレイン領域中の不純物を活性化する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
前記光吸収層へ照射される光は、フラッシュランプ光又はレーザ光であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記フラッシュランプは、キセノンランプであることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記保護絶縁層の膜厚は、フラッシュランプ光の極大波長又はレーザー光波長に対して前記光吸収層の反射率が略最小となるような膜厚であることを特徴とする請求項２又は３に記載の半導体装置の製造方法。
【請求項５】
前記光吸収層は、前記半導体膜よりも高融点の金属からなることを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記光吸収層は、Ｍｏ、Ｔｉ、Ｗ、Ｔａ、これらの合金、及びこれらの窒化物からなる群から選ばれた物質からなることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記保護絶縁層は、ＳｉＯ2 、ＳｉＯx 、ＳｉＯＮ、及びＳｉＮxからなる群から選ばれた物質からなることを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記不純物の活性化を行った後、前記保護絶縁層及び前記光吸収層を除去する工程、前記層間絶縁層及び前記ゲート絶縁膜を貫通し、前記ソース領域及びドレイン領域に達するコンタクトホールを形成する工程、及び前記コンタクトホールを介して前記ソース領域及びドレイン領域と接続するソース電極及びドレイン電極を形成する工程を更に具備することを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
【請求項９】
請求項請求項１〜８のいずれか１項に記載の半導体装置の製造方法により製造された半導体装置によりスイッチング回路を構成してなることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および表示装置に係り、特に、半導体膜中の不純物を熱処理により活性化させる技術に関する。
【背景技術】
【０００２】
液晶表示装置等の表示装置として、マトリクス状に配置された多数の画素を、画素毎に駆動するために、各画素に薄膜半導体装置である薄膜トランジスタ（ＴＦＴ）を設けたアクティブマトリクス型の表示装置が知られている。かかる用途に用いられるＴＦＴとしては、多結晶シリコンＴＦＴが広く用いられている。このような多結晶シリコンＴＦＴの製造プロセスは、以下の通りである。
【０００３】
まず、非結晶シリコン膜にレーザ照射によりアニールして多結晶化し、得られた多結晶シリコン膜を所定の形状にパターニングすることにより、能動層として機能する多結晶シリコン膜を形成する。なお、レーザー照射については、例えば、特許文献１に記載されている。
【０００４】
次いで、パターニングされた多結晶シリコン膜上に、ゲート絶縁膜及びパターニングしたゲート電極を順次形成し、このゲート電極をマスクとして、多結晶シリコン膜に対し、不純物イオンを注入し、ソース領域、ドレイン領域を形成する。この時、多結晶シリコン膜において、ゲート電極の直下に位置し、不純物イオンが導入されなかった部分はチャネル領域となる。
【０００５】
不純物イオンの注入後、層間絶縁膜を形成し、ファーネス炉アニールもしくはレーザーアニール等の方法により、ソース領域、ドレイン領域の不純物の活性化を行う。次に、層間絶縁膜を貫通して多結晶シリコン膜に達するコンタクトホールを形成し、このコンタクトホール内及び層間絶縁膜上に、ソース領域及びドレイン領域に接続するソース電極及びドレイン電極を形成して、多結晶シリコンＴＦＴが完成する。
【０００６】
このような方法により多結晶シリコンＴＦＴを製造するに際しては、不純物イオンを注入し、層間絶縁膜を成膜した後、熱処理を施し、ソース領域及びドレイン領域内の不純物を活性化する必要があるが、ファーネス炉内の熱処理によると、ガラス基板を用いる表示装置では、処理温度を高くすることができないため、十分な不純物の活性化を達成することができないという問題がある。加えて、ファーネス炉による熱処理では、長時間を要するため、生産性の観点からも好ましくない。
【０００７】
一方、ソース領域及びドレイン領域にレーザー光を照射してアニールする方法があるが、この方法によると、ゲート電極端部直下の領域に結晶欠陥が発生するという問題がある。
【０００８】
また、ソース領域及びドレイン領域を含むシリコン層のアニールを、前記シリコン層の上方及び下方の少なくとも一方の位置に、不純物導入型のＲＴＡシリコン層からなる光吸収層を配置してＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）を行うことで、光エネルギーを光吸収層で熱に変換し、そこから伝達される熱により被アニール領域を所定の温度まで高める方法が、特許文献２に開示され、更に、その各種変形法が、特許文献３〜９に開示されている。
【０００９】
しかし、不純物導入型のＲＴＡシリコン層からなる光吸収層を用いる方法では、不純物導入型ＲＴＡ用多結晶シリコン層の融点以上に温度を上げることができず、不純物導入型ＲＴＡ用多結晶シリコン層が溶解すると、光学定数変化やアブレーションが発生する等の問題がある。また、光吸収層として高融点金属を用いた場合には、ＲＴＡ用のランプ波長での反射率が高く、効率よい加熱が出来ないという問題がある。
【特許文献１】特開昭５８−１８６９４９号公報
【特許文献２】特開平５−５３１４３号公報
【特許文献３】特開平１０−２６７７２号公報
【特許文献４】特開２０００−１３８１７７２号公報
【特許文献５】特開２００２−５７１６４号公報
【特許文献６】特開２００３−１９７６３１号公報
【特許文献７】特開２００３−２４９５０５号公報
【特許文献８】特開２００３−３０３７６９号公報
【特許文献９】特開２００３−３０３８３２号公報。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以上のように、不純物イオンの活性化をファーネス炉でのアニールにより行う方法によると、ガラス基板を用いる表示装置では処理温度を高くすることができないため、十分な不純物の活性化を行うことができず、加えて熱処理に長時間を要し、生産性の観点から好ましくない。また、ソース領域及びドレイン領域にレーザー光を照射してアニールする方法では、ゲート電極端部直下の領域に結晶欠陥が発生するという問題がある。更に、不純物導入型のＲＴＡ用シリコン層（光吸収層）を介して被アニール領域を所定の温度まで高める方法では、不純物導入型シリコン層の融点以上に光吸収層の温度を上げることができず、溶解により光学定数が変化したり、光吸収層のアブレーションが発生する等の問題がある。更にまた、光吸収層に高融点金属を用いた場合には、ＲＴＡ用のランプ波長での反射率が高く、効率よい加熱が出来ないという問題がある。
【００１１】
本発明は、このような事情に鑑みてなされたものであり、ソース領域及びドレイン領域における不純物の活性化を効率良く行うことができる、生産性に優れた半導体装置の製造方法および表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、本発明の一態様は、基板上に半導体膜を形成する工程、前記半導体膜上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上にゲート電極を形成する工程、前記半導体膜の所定領域に選択的に不純物を注入し、ソース領域及びドレイン領域を形成する工程、前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜を形成する工程、前記層間絶縁膜の上に光吸収層を形成する工程、前記光吸収層上に保護絶縁層を形成する工程、及び前記保護絶縁層を通して前記光吸収層に光を照射し、それにより加熱された前記光吸収層からの熱により前記ソース領域及びドレイン領域中の不純物を活性化する工程を具備することを特徴とする半導体装置の製造方法を提供する。
【００１３】
以上のように構成される本発明の一態様に係る半導体装置の製造方法において、光吸収層へ照射される光として、フラッシュランプ光又はレーザ光を用いることができる。この場合、フラッシュランプとして、キセノンランプを用いることができる。
【００１４】
保護絶縁層の膜厚をフラッシュランプ光の極大波長又はレーザ光波長に対して光吸収層の反射率が略最小となるような膜厚とすることが望ましい。
【００１５】
光吸収層は、半導体膜よりも高融点の金属により構成することができる。また、光吸収層は、Ｍｏ、Ｔｉ、Ｗ、Ｔａ、これらの合金、及びこれらの窒化物からなる群から選ばれた物質とすることができる。
【００１６】
保護絶縁層は、ＳｉＯ2 、ＳｉＯx 、ＳｉＯＮ、及びＳｉＮxからなる群から選ばれた物質により構成することができる。
【００１７】
不純物の活性化を行った後、保護絶縁層及び光吸収層を除去する工程、層間絶縁層及びゲート絶縁膜を貫通し、ソース領域及びドレイン領域に達するコンタクトホールを形成する工程、及び前記コンタクトホールを介して前記ソース領域及びドレイン領域と接続するソース電極及びドレイン電極を形成する工程を更に具備する構成とすることができる。
【００１８】
本発明の他の態様は、上述の半導体装置の製造方法により製造された半導体装置によりスイッチング回路を構成してなることを特徴とする表示装置を提供する。
【発明の効果】
【００１９】
本発明によると、光吸収層の上に保護絶縁層を設け、保護絶縁層を通して光吸収層に光照射を行っているため、保護絶縁層による蓄熱効果によってアニールの効率が向上するとともに、保護絶縁層の存在により光吸収層のアブレーションが抑制され、それらによって不純物の効率的な活性化を図ることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態について説明する。  
図１〜図４は、本発明の一実施形態に係る、液晶表示装置を駆動する薄膜トランジスタの製造方法を工程順に示す断面図である。
【００２１】
図１は、ガラス基板上に結晶化半導体薄膜を形成するまでのプロセスを工程順に説明するための断面図である。まず、大粒径の結晶化領域を形成するための被処理基板を作成する。被処理基板１９は、図１（ａ）に示すように、例えば、ガラス板からなる絶縁基板１上に、下地絶縁層２、非単結晶半導体薄膜３、及び結晶化用保護膜４を順次成膜することにより形成される。
【００２２】
下地絶縁膜２としては、窒化シリコン（ＳｉＮ）膜、酸化シリコン（ＳｉＯ２）膜、ＳＯＧ(Spin On Glass)膜等を用いることができる。ＳｉＮ膜とＳｉＯ２膜、ＳＯＧ膜とＳｉＮ膜、ＳＯＧ膜とＳｉＯ２膜との積層構造としても良い。これらの膜は、ＣＶＤ（例えば，プラズマ化学気相成長法や低圧化学気相成長法など）やスパッタ法を用いて成膜することができる。
【００２３】
このような下地絶縁膜２は、ガラス基板１からの不純物による汚染防止、拡散防止と共に、後の工程におけるレーザ光の照射による結晶化の際に、その断熱性による蓄熱効果により、冷却速度を遅らせ、より大きな結晶成長を促進する働きをも有している。
【００２４】
非単結晶半導体薄膜３は、そこに薄膜トランジスタを形成するための非晶質シリコンもしくは多結晶シリコンからなる半導体薄膜であり、例えば、プラズマＣＶＤ法やスパッタ法により、３０ｎｍ〜３００ｎｍ、例えば、約１００ｎｍの膜厚に形成される。
【００２５】
結晶化用保護膜４は、絶縁膜、例えばＳｉＯ２膜、ＳｉＯＮ膜、ＳｉＮｘ膜、ＳｉＯｘ膜などの１層又はこれら複数膜の積層膜を用いることが出来、その膜厚は、４０〜５００ｎｍが好ましく、例えば約３００ｎｍである。結晶化用保護膜４は、例えばプラズマＣＶＤにより成膜される。
【００２６】
また、結晶化用保護膜４は、外部からの汚染防止、パーティクル汚染防止と共に、その断熱性による蓄熱効果により、レーザの照射後、非単結晶半導体膜３がゆっくりと冷却（降温）されるため、より大きな結晶粒の成長を得ることができる。なお、結晶粒径拡大の効果を得るためには、結晶化用保護膜４としてＳｉＯＮ膜もしくはＳｉＯｘ膜を用いるのが好ましい。このようにして大粒径の結晶化領域を形成するための被処理基板１９が形成される。
【００２７】
次に、上記被処理基板１９における大粒径の結晶化工程を実行する。図１（ｂ）に示すように、非単結晶半導体薄膜３の結晶化を行う。この結晶化工程は、位相変調エキシマレーザ結晶化法を用いて、保護膜４の表面に逆ピーク状の光強度分布Ｒを有するエキシマパルスレーザ光を照射することにより行われる。上記パルスレーザ光５によるレーザ照射により、非単結晶半導体薄膜３の照射された領域は溶融する。この溶融領域は、パルスレーザ光の遮断期間に上記蓄熱効果によりゆっくり降温し、逆ピーク状の光強度分布Ｒにより形成される温度勾配に沿って凝固位置が横方向に移動し、大粒径の結晶化領域の結晶成長を可能にする。その結果、非単結晶半導体薄膜３のレーザ光受光領域は、結晶化された結晶化半導体薄膜６に変換される。逆ピーク状の光強度分布Ｒのパルスレーザ光の照射は、非単結晶半導体薄膜３の同一エリアについて１回でもよいが、複数回行ってもよく、また、パルスレーザ光の照射とフラッシュランプ光の照射を組合せてもよい。
【００２８】
逆ピーク状の光強度分布Ｒは、レーザ光源からの光路にホモジナイザを設け、このホモジナイザの出射光路に例えば１８０度の位相差を有する段差が形成された位相シフタを設けることにより出射光路に得ることができる。
【００２９】
その後、図１（ｃ）に示すように、上記結晶化領域に薄膜トランジスタを形成するためのパターニング工程を実行する。即ち、図１（ｂ）に示す結晶化工程が終了した保護膜４及び結晶化された結晶化半導体薄膜６を、フォトリソグラフィ技術を用いてエッチングし、所定の孤立パターン７を形成する。所定の孤立パターン７は、例えば一つの薄膜トランジスタを構成するために予め定められたパターンであり、ソース領域、チャネル領域、及びドレイン領域が形成される領域である。
【００３０】
次に、図１（ｄ）に示すように、孤立パターン７を覆うように上記基板１上にゲート絶縁膜８を形成するために例えばＳｉＯ２膜をプラズマＣＶＤ法により形成する。
【００３１】
図２は、結晶化半導体薄膜にトップゲート型トランジスタ構造のゲート電極を形成するまでのプロセスを示す図である。まず、図２（ａ）に示すように、ゲート絶縁膜８上にゲート電極を形成するためにゲート電極用材料、例えばＭｏＷからなるゲート電極層９を基板１上に形成する。次いで、このゲート電極層９をフォトリソグラフィ技術を用いてゲート電極を形成するためのパターニングを施すことにより、図２（ｂ）に示すように、ゲート絶縁膜８上の予め定められた位置に、パターニングされたゲート電極１０を形成する。
【００３２】
次に、図２（ｃ）に示すように、ゲート電極１０をマスクとして、ソース・ドレイン領域を形成するための不純物イオンを結晶化半導体薄膜５に高濃度にイオン注入する。不純物イオンとしては、Ｎチャネルトランジスタの場合には、例えばリンを、Ｐチャネルトランジスタの場合には、例えばホウ素を用いる。
【００３３】
その後、図２（ｄ）に示すように、ゲート絶縁層８及びゲート電極１０上に層間絶縁層１１を形成する。
【００３４】
図３は、高濃度に不純物がイオン注入されて形成されたソース・ドレイン領域の不純物の活性化工程から、上記ソース・ドレイン領域などのコンタクトホールの形成工程までのプロセスを示す。次に、図３を参照して活性化工程からコンタクトホールの形成工程までのプロセスを説明する。
【００３５】
まず、図３（ａ）に示すように、層間絶縁層１１の上に、例えば、ＭｏＷからなる光吸収層１２を、膜厚例えば２００ｎｍの厚さに形成し、更に、光吸収層１２の上に光吸収層１２を保護するために、例えば、酸化シリコンからなる保護絶縁層１３を膜厚例えば約１９０ｎｍの厚さに形成する。
【００３６】
次いで、図３（ｂ）に示すように、可視領域の極大波長３７０〜４５０ｎｍのキセノンフラッシュランプ光を光吸収層１２の側から保護絶縁層１３を通して照射することにより、入射した上記ランプ光の一部を光吸収層１２が吸収し、この光吸収層１２を加熱する。このようにして加熱された光吸収層１２からの熱が、シリコン層７に伝達され、ソース・ドレイン領域に注入された不純物の活性化が行われる。この時、保護絶縁層１３の膜厚は、光吸収層１２の表面における反射を抑制するような膜厚に設定することにより、キセノンフラッシュランプ光を不純物の活性化のために効率的に利用することができる。
【００３７】
また、保護絶縁層１３は、加熱された光吸収層１２の冷却を抑制する蓄熱効果とともに、光吸収層１２のアブレーションを抑制する効果をも有する。更に、キセノンフラッシュランプ光のようなランプ加熱では、光吸収層１２がパターン化されていると、加熱効果のパターンサイズによる依存性が発生するが、上記のように層間絶縁層１１の全面に形成された光吸収層１２を加熱することにより、均一な加熱を達成することができる。
【００３８】
光吸収層１２としては、ＭｏＷ以外にも、例えば、Ｍｏ、Ｔｉ、Ｗ、及びＴａのような高融点金属、又はこれらの窒化物であるＴｉＮ、ＴａＮ等を用いてもよい。
【００３９】
光吸収層の膜厚は、例えば１００ｎｍ〜４００ｎｍ程度であるのが好ましい。
【００４０】
また、保護絶縁層１３としては、酸化シリコン（ＳｉＯ2 ）以外にも、ＳｉＯx 、ＳｉＯＮ、ＳｉＮxのような透明絶縁層、又はこれらの積層構造膜を用いても良い。
【００４１】
更に、保護絶縁層１３の膜厚は、加熱に用いる光の波長と光吸収層の光学定数（屈折率、吸収係数）、保護絶縁層の光学定数（屈折率、吸収係数）から、光吸収層の反射率が略極小となるような膜厚とするのが望ましく、蓄熱効果やアブレーション抑制効果も加味して設定するのがよい。
【００４２】
光吸収層１２として膜厚２００ｎｍのＭｏＷ層を用い、保護絶縁層１３として酸化シリコン（ＳｉＯ2 ）を用い、極大波長４００ｎｍのキセノンフラッシュランプ光を用いた場合、保護絶縁層１３の膜厚は、例えば反射率が極小となる１９０ｎｍもしくは３２０ｎｍ程度であるのが好ましい。
【００４３】
キセノンフラッシュランプとしては、微量のハロゲン化金属や水銀等の金属を含むものが、紫外から可視光領域に光強度を有するために好適である。フラッシュランプのパルス半値幅としては、結晶化に用いられる１ｍｓ以下のものではなく、例えば（１）ｍｓ以上のようにパルスの広いものを用いる方が、不純物の活性化には好適である。
【００４４】
フラッシュランプ装置としては、図５に示すように、気密容器２１内に上記被処理基板である試料２２と対向して配置された１本又は複数本の棒状のキセノンフラッシュランプ２３とを備えている構造のものを用いることができる。キセノンフラッシュランプ２３の上方には、上方に放射されたランプ光を試料２２方向に反射させるために、リフレクタ２４が配置され、キセノンフラッシュランプ２３の光は、例えば石英等の紫外線から可視領域の光の透過性を有する透光板２５を通過して試料２２に照射される。
【００４５】
なお、光の均一性を高めるために、光拡散板２６を配置してもよい。また、試料２２を支持するプレート２７に加熱手段を配置して予備加熱（例えば２５０〜５５０℃）を行うようにしてもよい。キセノンフラッシュランプ２３は、その内部にキセノンガスが封入され、その両端にコンデンサーに接続された陽極及び陰極が配置されたガラス管であり、駆動電源回路のコンデンサーに蓄えられた電気がガラス管内に流れ、その時に生ずるジュール熱でキセノンガスが加熱されて、光が放出される。
【００４６】
このように、キセノンフラッシュランプ光の瞬時の照射により、ソース・ドレイン領域の不純物を活性化する。その後、図３（ｃ）に示すように、保護絶縁層１３と光吸収層１２を除去する。その後、図３（ｄ）に示すように、層間絶縁層１１に、ソース・ドレイン領域に達する、ソース電極及びドレイン電極との接続のためのコンタクトホール１４を形成する。
【００４７】
図４は、ソース電極及びドレイン電極を形成するプロセスを示す。図４（ａ）に示すように、コンタクトホール１４を埋めるように、全面にソース電極及びドレイン電極となる電極層１５を形成し、図４（ｂ）に示すように、電極層１５を加工することによって、ソース電極１６及びドレイン電極１７を形成し、薄膜トランジスタが完成する。
【００４８】
以上説明した本発明の一実施形態に係る方法によると、光吸収層上に保護絶縁膜を設けた状態で、キセノンフラッシュランプの光照射を行っているため、ソース領域及びドレイン領域における不純物の活性化を短時間で効率よく行うことができた。不純物の活性化を短時間で出来ることにより、薄膜トランジスタの製造を低温プロセスで行うことが可能である。低温プロセスは、薄膜トランジスタを構成する材料をプラスチック基板のような低価格材料の使用を可能とする。
【００４９】
なお、以上の実施形態では、吸収層１２をフラッシュランプの照射により加熱したが、ＣＷ−ＹＡＧレーザー光を走査することによって加熱を行うことも可能である。さらに、上記の半導体装置の製造方法により製造された半導体装置により表示装置の画素選択用スイッチング回路を構成することにより短時間で十分なソース・ドレイン領域の不純物の活性化を行うことができるので、良好なトランジスタ特性を得ることができ、高速スイッチング特性を得ることができる。
【００５０】
さらに、上記実施形態では、トップゲート型薄膜トランジスタの実施例について説明したが、ボトムゲート型薄膜トランンジスタに実施しても同様に良好な特性のトランジスタを製造することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図５】本発明の一実施形態に係る半導体装置の製造方法に用いるフラッシュランプ装置を示す図である。
【符号の説明】
【００５２】
１・・・絶縁基板、２・・・下地絶縁層、３・・・非単結晶半導体薄膜、４・・・結晶化用保護膜、５・・・パルスレーザ、６・・・結晶化半導体薄膜、７・・・孤立パターン、８・・・ゲート絶縁膜、９・・・ゲート電極層、１０・・・ゲート電極、１１・・・層間絶縁層、１２・・・光吸収層、１３・・・絶縁層、１４・・・コンタクトホール、１５・・・電極層、１６・・・ソース電極、１７・・・ドレイン電極、１９・・・被処理基板、２１・・・気密容器、２２・・・試料、２３・・・キセノンフラッシュランプ、２４・・・リフレクタ、２５・・・透光板、２６・・・光拡散板、２７・・・プレート。
【図１】
2007048892.tif 000003
【図２】
2007048892.tif 000004
【図３】
2007048892.tif 000005
【図４】
2007048892.tif 000006
【図５】
2007048892.tif 000007