(57)【要約】【課題】異方性エッチングを通じて生成されるシリコン１１１面（結晶構造を有する半導体においてその結晶方向を示すミラー指数）にショットキー接合を形成させることによって、安定的で、且つ電子に対して低いショットキー障壁を有する高性能のＮ−型ショットキー障壁貫通トランジスタを提供する。【解決手段】本発明のショットキー障壁貫通トランジスタは、絶縁層が蒸着された基板と、 前記絶縁層上の所定領域が低い不純物濃度を有するチャンネル領域とソース／ドレイン領域とに分離され、前記ソース／ドレイン領域と接合されるチャンネル領域の境界面がシリコン１１１面となるようにし、ソース／ドレイン領域が所定の金属でシリサイド化され、前記チャンネル領域と接合されるようにし、前記チャンネル領域上に順次に形成されたゲート絶縁膜及びゲート電極と、前記ゲート絶縁膜及びゲート電極の両側壁に形成された側壁絶縁膜と、を備えて構成される。【選択図】図２
2007158300.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ基板と、
前記絶縁層上に形成されたソース／ドレインと、
前記ソース／ドレイン間に形成されたチャンネルと、
前記チャンネル上に順次に形成されたゲート絶縁膜及びゲート電極と、
前記ゲート絶縁膜及びゲート電極の両側壁に形成された側壁絶縁膜と、を備えて構成され、
前記ソース及びドレインのうち少なくとも１つと前記チャンネルとの境界面は、シリコン面を有し、前記シリコン面を含んでソース及びドレインの少なくとも一部分が所定の金属物質でシリサイド化され、ショットキー接合されることを特徴とするショットキー障壁貫通トランジスタ。
【請求項２】
前記チャンネルの高さは、前記ソース及びドレインの高さより高く形成し、前記境界面が傾いた傾斜面を有することを特徴とする請求項１に記載のショットキー障壁貫通トランジスタ。
【請求項３】
前記チャンネルは、５０ｎｍ以下の厚さで構成されることを特徴とする請求項１に記載のショットキー障壁貫通トランジスタ。
【請求項４】
前記基板は、ＳＯＩ基板、バルクシリコン基板のうちいずれか１つで構成されることを特徴とする請求項１に記載のショットキー障壁貫通トランジスタ。
【請求項５】
ＳＯＩ基板上にＳＯＩ層をパターニングしてチャンネル領域、ソース／ドレイン領域を定義する段階と、
前記シリコン面を有するチャンネル領域上にゲート絶縁膜、ゲート電極及び窒化膜を形成する段階と、
前記ゲート絶縁膜、ゲート電極及び窒化膜の両側壁に側壁絶縁膜を形成する段階と、
前記チャンネル領域とソース／ドレイン領域との境界面を異方性エッチングを通じてシリコン面を生成する段階と、
前記窒化膜を除去する段階と、
前記結果物の全体上部面に所定厚さの金属物質を形成した後、シリサイド化し、シリコン面を含むチャンネル領域にショットキー接合界面を形成する段階と、
を備えることを特徴とするショットキー障壁貫通トランジスタの製造方法。
【請求項６】
前記ＳＯＩ層の不純物濃度は、１０１７ｃｍ−３以下の低濃度ドーピング基板を使用することを特徴とする請求項５に記載のショットキー障壁貫通トランジスタの製造方法。
【請求項７】
前記ゲート絶縁膜は、シリコン酸化膜（ＳｉＯ２）、アルミニウム酸化膜（Ａｌ２Ｏ３）、ハフニウム酸化膜（ＨｆＯ２）のうちいずれか１つからなることを特徴とする請求項５に記載のショットキー障壁貫通トランジスタの製造方法。
【請求項８】
前記ゲート電極は、ポリシリコン、アルミニウム、チタン（Ｔｉ）のうちいずれか１つからなることを特徴とする請求項５に記載のショットキー障壁貫通トランジスタの製造方法。
【請求項９】
前記側壁絶縁膜は、シリコン酸化膜（ＳｉＯ２）からなることを特徴とする請求項５に記載のショットキー障壁貫通トランジスタの製造方法。
【請求項１０】
前記異方性エッチングは、ＫＯＨまたはＴＨＡＭを用いて異方性ウェットエッチングすることを特徴とする請求項５に記載のショットキー障壁貫通トランジスタの製造方法。
【請求項１１】
前記ショットキー接合界面を形成する段階は、シリサイドに反応しない金属物質を除去する段階をさらに備えることを特徴とする請求項５に記載のショットキー障壁貫通トランジスタの製造方法。
【請求項１２】
前記金属物質としては、エルビウム（Ｅｂ）、イッテルビウム（Ｙｂ）、サマリウム（Ｓｍ）、イットリウム（Ｙ）、ガトリウム（Ｇｄ）、テルビウム（Ｔｂ）、セリウム（Ｃｅ）のうちいずれか１つからなることを特徴とする請求項５に記載のショットキー障壁貫通トランジスタの製造方法。
【請求項１３】
前記シリサイド化は、４００℃乃至６００℃の温度範囲で熱処理することを特徴とする請求項５に記載のショットキー障壁貫通トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造技術に関し、特に、ショットキー障壁貫通トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
半導体製造技術は、低電力化、高集積化、高速動作化が進行されてきており、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）は、このような条件を満足させるために小型化されてきた。去る３０年間の集積化は、ワンチップに集積されるトランジスタの数が１８ケ月毎に２倍になるというムーア（Gordon Moore）の法則としてよく説明されてきた。かくして、現在トランジスタは、そのゲート長さが１００ｎｍを下回っている。
【０００３】
一方、２００３年発表されたＩＴＲＳ（International Technology Roadmap for Semiconductors）資料は、２００５年にトランジスタのゲート長さが３０ｎｍであり、２０１５年には、１０ｎｍになるだろうと予測した。
【０００４】
しかし、トランジスタの大きさがその程度まで小さくなる場合、既存の素子とは異なる特性が現れるようになる。まず、ゲート絶縁膜が薄くなり、厚さの不均一、絶縁膜を介した電子のトンネリング、短チャンネル効果（Short channel effect）に起因するリーク電流の増加、パンチ−スールー（punch-through）などが発生する。また、チャンネル部分の不均一な不純物分布に起因してスレショルド電圧の変動が発生し、ホット−キャリア（Hot-Carrier）効果によって絶縁膜にトラップされた電荷により絶縁膜が劣化するなどの問題が発生し、素子の性能や信頼度が低下するようになる。
【０００５】
したがって、前記ＩＴＲＳ資料で予測している大きさでトランジスタを製作し、正しく動作させるためには、ナノリソグラフィ技術以外にも、克服すべき多くの問題が残っている。
【０００６】
前述したような短チャンネル効果を低減するためには、ソース、ドレインの浅い接合が必要である。しかし、ソース、ドレイン形成のために一般的に使われるイオン注入によるドーピングは、浅くて、均一に制御することが難しいだけでなく、チャンネル抵抗に相当する大きい面抵抗を有するようになる。
【０００７】
このような問題点を克服するために、絶縁膜とゲート、ソースとドレインを新しい物質に代替しようとする研究が進行されており、構造的な変化も試みられている。
【０００８】
それらのうち１つがショットキー障壁貫通トランジスタであるが、これは、ソースとドレインを、ドーピングでなく、シリコンの金属化合物であるシリサイドで形成し、ソース、ドレインとチャンネル間にショットキー障壁を形成する。
【０００９】
図１は、従来技術に係るショットキー障壁貫通トランジスタの構成を示す図である。
【００１０】
図１に示されるように、基板１０上に形成された絶縁層２０と、前記絶縁層２０上の所定領域の低い不純物濃度を有するチャンネル領域８０と、ソース／ドレイン領域３０ａ、３０ｂとに分離され、前記ソース／ドレイン領域３０ａ、３０ｂは、所定の金属でシリサイド化され、前記チャンネル領域８０とショットキー接合され、前記チャンネル領域８０上に順次に形成されたゲート絶縁膜４０及びゲート電極６０と、前記ゲート絶縁膜４０及びゲート電極６０の両側壁に形成された側壁絶縁膜５０と、を含んで構成される。
【００１１】
この際、前記ＳＯＩ層は、一般的に最も多く使用されるシリコン１００方向を有する基板を使用し、低い障壁高さを具現するために、エルビウムシリサイド／シリコンショットキー接合を形成する場合、電子に対する障壁高さは、略０．４Ｖとなる。
【００１２】
このように構成されるショットキー障壁貫通トランジスタの技術は、１００ｎｍ以下のゲート長さを有する短チャンネルモストランジスタの場合にも、一定の障壁高さが維持され、リーク電流を制御することができ、ソース及びドレインが金属であるから、浅い接合に小さい面抵抗を有するように製作されることができる。このように、ショットキー障壁貫通トランジスタが有するソースとドレインの小さい面抵抗は、トランジスタの寄生抵抗で、動作速度を初めとするトランジスタの特性に影響を与える。したがって、ショットキー障壁貫通トランジスタは、素子の小型化や集積化だけでなく、高速化に有利な素子である。
【００１３】
しかも、トランジスタが小型化するにつれて、ドレインによるチャンネルの電界を効果的に低減するために、ゲート絶縁膜４０の厚さが薄くならなければならない。しかし、ゲート絶縁膜４０が薄くなることによって、ゲート電極６０からのリーク電流が大きくなるので、強誘電物希土類酸化膜物質に既存のシリコン酸化膜を代替する研究が活発に進行されている。
【００１４】
また、多結晶シリコンゲートは、チャンネルがｎ型またはｐ型であるかによって、仕事関数を調節することができ、工程自体がよく知られていて、収率を高めることができるという長所があるが、多結晶シリコンの界面に空乏層が形成されていて、絶縁膜を厚くし、抵抗が大きいという短所があることから、ナイトライドゲートやシリサイドゲートに代替するために研究されている。
【００１５】
これにより、図１のように構成されるショットキー障壁貫通トランジスタは、このようなソース／ドレイン領域３０ａ、３０ｂをシリサイドで形成するので、既存のモス電界効果トランジスタの工程とは異なって、不純物の注入以後、熱処理を必要としないので、６００℃以下の低温で工程が施され、シリサイド金属ゲートや、絶縁膜として強誘電物質を使用するのに適する。
【００１６】
このようなショットキー障壁貫通トランジスタの特性において、金属シリサイドとシリコン界面のショットキー接合は、素子の性能に重要な要因として作用する。すなわち、低いショットキー障壁を有するトランジスタは、動作電流やオフ電流の特性が良好であるが、反対に、高いショットキー障壁を有する場合、抵抗が大きくなるので、動作電流が低くなり、負の電荷（Ｎ−型の場合、電子に対するホール）の流入のため、オフ電流が高くなり、トランジスタの特性を悪化させる。
【００１７】
したがって、低いショットキー障壁を形成するために、 Ｎ−型ショットキー障壁貫通トランジスタでは、低い仕事関数を有するエルビウム、イッテルビウム、イットリウム、サマリウムのような金属でシリサイドを形成する。しかし、ショットキー接合の際、ショットキー障壁高さは、界面シリサイドの仕事関数やシリコンの電子親化度のみならず、シリコンの不純物と界面状態、界面の微細構造などによって変わる。
【００１８】
これにより、このような低い仕事関数を有する金属を使用するにも関わらず、実際ショットキー障壁高さは、前述したような他の条件により影響を受けるため、容易に制御することができないという問題点を有する。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
従って、本発明は、前述のような問題点を解決するためになされたもので、その目的は、異方性エッチングを通じて生成されるシリコン１１１面（結晶構造を有する半導体においてその結晶方向を示すミラー指数） にショットキー接合を形成させることによって、安定的で、且つ電子に対して低いショットキー障壁を有する高性能のＮ−型ショットキー障壁貫通トランジスタを製作することにある。
【課題を解決するための手段】
【００２０】
前記目的を達成するために、本発明の一態様に係るショットキー障壁貫通トランジスタは、ＳＯＩ基板と、 前記絶縁層上の所定領域が低い不純物濃度を有するチャンネル領域とソース／ドレイン領域とに分離され、前記ソース／ドレイン領域と接合されるチャンネル領域の境界面がシリコン１１１面となるようにし、ソース／ドレイン領域が所定の金属でシリサイド化され、前記チャンネル領域とショットキー接合され、前記チャンネル領域上に順次に形成されたゲート絶縁膜及びゲート電極と、前記ゲート絶縁膜及びゲート電極の両側壁に形成された側壁絶縁膜と、を備えて構成される。
【００２１】
また、本発明の他の態様に係るショットキー障壁貫通トランジスタの製造方法は、シリコン１００方向を有するＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板のシリコン層をパターニングし、素子の領域を定義する段階と、ゲート電極及び窒化膜を形成し、ゲートパターニング及びエッチングを行う段階と、ゲートの側壁絶縁膜を形成する段階と、前記チャンネル領域とソース／ドレイン領域との境界面を異方性エッチングを通じてシリコン１１１面を生成する段階と、前記窒化膜を除去する段階と、前記結果物の全体上部面に所定厚さの金属物質を形成した後、シリサイド化し、シリコン１１１面を含むチャンネル領域にショットキー接合界面を形成する段階と、を備える。
【００２２】
好ましくは、前記ＳＯＩ層は、９９ｎｍ以下の厚さで形成され、前記半導体層は、１ｎｍ〜２０ｎｍの厚さ範囲で形成される。
【００２３】
好ましくは、前記ＳＯＩ層の不純物濃度は、１０１７ｃｍ−３以下の低濃度ドーピング基板を使用する。
【００２４】
好ましくは、前記ゲート絶縁膜は、シリコン酸化膜（ＳｉＯ２）、アルミニウム酸化膜（Ａｌ２Ｏ３）、ハフニウム酸化膜（ＨｆＯ２）のうちいずれか１つからなる。
【００２５】
好ましくは、前記ゲート電極は、ポリシリコン、アルミニウム、チタン（Ｔｉ）のうちいずれか１つからなる。
【００２６】
好ましくは、前記側壁絶縁膜は、シリコン酸化膜（ＳｉＯ２）からなる。
【００２７】
好ましくは、前記ゲート電極の大きさ及びチャンネル領域の幅は、１０ｎｍ以下である。
【００２８】
好ましくは、前記異方性エッチングは、ＫＯＨまたはＴＨＡＭ（tetramethyl-ammonium-hydroxide）を用いて異方性ウェット（ｗｅｔ）エッチングする。
【００２９】
好ましくは、前記ショットキー接合界面を形成する段階は、シリサイドに反応しない金属物質を除去する段階を備える。
【００３０】
好ましくは、前記金属物質には、エルビウム（Ｅｂ）、イッテルビウム（Ｙｂ）、サマリウム（Ｓｍ）、イットリウム（Ｙ）、ガトリウム（Ｇｄ）、テルビウム（Ｔｂ）、セリウム（Ｃｅ）のうちいずれか１つからなる。
【００３１】
好ましくは、前記シリサイド化は、４００℃乃至６００℃の温度範囲で熱処理する。
【発明の効果】
【００３２】
本発明に係るショットキー障壁貫通トランジスタ及びその製造方法は、この間問題とされてきた低い飽和電流を有するＮ−型ショットキー障壁貫通トランジスタの問題点を解決する製造工程方法であって、信頼性が向上し、且つ高性能のショットキー障壁貫通トランジスタの製造を可能にすることによって、今後のナノ領域での適用可能な素子を提示することができる。
【発明を実施するための最良の形態】
【００３３】
本発明の他の目的、特性及び利点は、添付の図面を参照とする実施例の詳細な説明により自明になるだろう。
【００３４】
以下、本発明に係るショットキー障壁貫通トランジスタ及びその製造方法の好適な実施例について添付の図面を参照して説明する。なお、本願明細書において、シリコン１１１のシリサイド化は、シリコン１１１面に金属物質を浸透させて、シリコン１１１面に対してシリサイド化することを言う。
【００３５】
図２は、本発明に係るショットキー障壁貫通トランジスタの構成を示す一実施例である。
【００３６】
図２に示されるように、絶縁層２０が蒸着された基板１０と、前記絶縁層２０上に形成されたソース／ドレイン３０ａ、３０ｂと、前記ソース／ドレイン３０ａ、３０ｂ間に形成されたチャンネル８０と、前記チャンネル８０上に順次に形成されたゲート絶縁膜４０及びゲート電極６０と、前記ゲート絶縁膜４０及びゲート電極６０の両側壁に形成された側壁絶縁膜５０と、を備えて構成される。この際、前記ソース及びトレイン３０ａ、３０ｂと前記チャンネル８０との境界面は、シリコン１１１面を有し、前記シリコン１１１面と接合されるソース及びドレイン３０ａ、３０ｂは、所定の金属物質でシリサイド化され、ショットキー接合されるようになる。
【００３７】
前記チャンネルの高さは、前記ソース及びドレインの高さより高く形成し、前記境界面が傾いた傾斜面を有する。そして、前記傾斜面においてシリコン１１１シリサイド化がなされる。
【００３８】
また、前記基板１０は、ゲート電極６０がチャンネル領域８０の電界を効率的に調節して、リーク電流を抑制するようにするために、厚さが約５０ｎｍ以下の厚さで構成することが好ましい。この際、使われる基板としては、ＳＯＩ基板を使用することが好ましいが、ＳＯＩ基板に限らず、バルクシリコン基板でも、後述する技術的な内容を適用すれば、同様に製作することができる。
【００３９】
このように構成された本発明に係るショットキー障壁貫通トランジスタの製造方法について添付の図面を参照して詳細に説明する。
【００４０】
図３ａ乃至図３ｆは、本発明の一実施例に係るショットキー障壁貫通トランジスタの製造方法を説明するための断面図である。
【００４１】
まず、図３ａに示されたように、ＳＯＩ基板は、最下部にシリコン基板１０、その上部に絶縁層２０及びシリコン層を有するＳＯＩ層３０が順次に形成されている。そして、所定のエッチングマスク（図示せず）を用いてチャンネル、ソース及びドレインを形成すべきアクティブ領域を残して、前記ＳＯＩ層３０をパターニングする。
【００４２】
この際、前記ＳＯＩ層３０は、ゲート電極６０がチャンネル領域８０の電界を効率的に調節し、リーク電流を抑制するようにするために、数ｎｍ〜数十ｎｍ以下の厚さ範囲で製作されることが好ましい。
【００４３】
そして、前記ＳＯＩ層３０の不純物濃度は、１０１７ｃｍ−３以下の低濃度ドーピング基板を使用する。
【００４４】
次に、図３ｂに示されたように、前記ＳＯＩ層３０上部の所定領域にゲート絶縁膜４０及びポリシリコン６０又は金属を蒸着し、その上に前記ゲート電極６０を保護する窒化膜（シリコンナイトライド）７０を順次に形成する。そして、フォトレジストなどのエッチングマスクを用いてパターニングした後、ドライエッチングを行い、前記ゲート絶縁膜４０、ゲート電極６０及び窒化膜７０をエッチングする。
【００４５】
この際、前記ゲート絶縁膜４０は、一般的な場合には、シリコンを熱酸化して形成するシリコン酸化膜（ＳｉＯ２）を使用することができ、さらに高いゲートの電界効果を利用するためには、アルミニウム酸化膜（Ａｌ２Ｏ３）またはハフニウム酸化膜（ＨｆＯ２）などの高誘電率薄膜を使用することも可能である。また、前記ゲート電極６０に使われる物質として、現在広く使われているポリシリコンを使用することができ、さらに向上したショットキー障壁貫通トランジスタの性能のためには、アルミニウム及びチタン（Ｔｉ）などの金属物質を使用することも可能である。
【００４６】
次に、図３ｃに示されたように、前記ゲート絶縁膜４０、ゲート電極６０及び窒化膜７０の側壁に形成され、ソース及びドレインとゲート電極６０にシリサイド形成時の電気的な連結を防止するための側壁スペーサ（sidewall spacer）を蒸着した後、ドライエッチング方法でエッチングすることによって、前記ゲート絶縁膜４０、ゲート電極６０及び窒化膜７０の側壁に側壁絶縁膜５０を形成する。
【００４７】
この際、前記側壁絶縁膜５０として使われる物質は、できるだけ低い誘電定数を有する物質が好ましく、代表的なものは、シリコン酸化膜（ＳｉＯ２）物質で構成された絶縁膜である。
【００４８】
次に、図３ｄに示されたように、ＫＯＨやＴＨＡＭ（tetramethyl-ammonium-hydroxide）を用いてソース／ドレイン領域３０ａ、３０ｂ（図２参照）とチャンネル領域８０（図２参照）との境界面を異方性ウェットエッチングし、シリコン１１１面を有するように製造する。この際、ドライエッチングの適当な条件を用いて製作することもできる。
【００４９】
このようなエッチングを通じて前記ソース／ドレイン領域の高さがチャンネル領域より低く形成され、前記境界面が傾いた傾斜面を有するようになる。
【００５０】
次に、図３ｅに示されたように、前記ポリシリコン６０を保護するために残した窒化膜（シリコンナイトライド）７０を、ウェットエッチングやドライエッチングを通じて除去し、前記シリコン１１１面が含まれた結果物の全体上部面に所定の厚さの金属物質９０を蒸着するか、希土類金属のシリサイドをエッピ成長させる。エッピ成長膜はさらに均一な界面特性を現わす。
【００５１】
この際、前記ウェットエッチングで使われる溶液は、前記側壁絶縁膜５０より選択比が高い溶液を用いて、ウェットエッチングによる側壁絶縁膜５０の損傷を最小化する。また、前記金属物質９０としては、エルビウム（Ｅｂ）、イッテルビウム（Ｙｂ）、サマリウム（Ｓｍ）、イットリウム（Ｙ）、ガトリウム（Ｇｄ）、テルビウム（Ｔｂ）、セリウム（Ｃｅ）を使用することが好ましい。
【００５２】
最後に、図３ｆに示されたように、所定の厚さの金属物質９０が蒸着された前記シリコン１１１面が含まれた結果物を、急速熱処理（ＲＴＡ）装置により熱処理し、シリサイドを形成する。これにより、前記ソース／ドレイン領域３０ａ、３０ｂが前記金属物質９０でシリサイド化され、前記チャンネル領域８０とショットキー接合されるようになる。
【００５３】
この際、前記シリサイドは、シリコンが露出された領域であるソース／ドレイン領域３０ａ、３０ｂ及びポリシリコン６０にのみ形成され、シリコンが存在しない絶縁層２０及び側壁絶縁膜５０の領域に蒸着された未反応の金属物質９０は、ウェットエッチングにより除去する。前記未反応の金属物質９０を除去するためにウェットエッチングに使われる溶液には、硫酸と過酸化水が１：１で混合された溶液を使用することが好ましい。
【００５４】
前記シリサイド化は、４００℃〜６００℃の温度範囲で熱処理することが好ましい。
【００５５】
ポリシリコン６０の代わりに、金属６０を使用する場合、前記窒化膜（シリコンナイトライド）７０を残して、その上に前記金属物質を蒸着し、シリサイドを形成する。その後、未反応の金属物質９０を除去した後、窒化膜（シリコンナイトライド）７０を除去する。
【００５６】
図４は、シリコン１００面とシリコン１１１面に各々製作されたエルビウムシリサイドショットキーダイオードの電気的特性測定結果を示す図である。
【００５７】
図４を参照すれば、エルビエムシリサイド／シリコンショットキー障壁高さ（Schottky Barrier Height：ＳＢＨ）は、シリコン１００面に製作された場合、０．３９Ｖであり、シリコン１１１面の場合、０．３１Ｖである。すなわち、シリコン１１１面が０．０８Ｖ分だけさらに低い。これをショットキー障壁トランジスタに適用する場合、トランジスタの動作電流とオフ電流の比率を増加させて、その特性が向上すると期待される。
【００５８】
また、ダイオード理想指数ｎは、シリコン１００面の場合、１．０６であり、シリコン１１１面の場合、１．０３であって、これもやはりシリコン１１１面である場合が理想的な指数である１にさらに近く接近することが分かる。
【００５９】
このような実験値から明らかなように、本発明は、さらに信頼性が向上し、且つ高性能のショットキー障壁貫通トランジスタの製造が可能であることが分かる。
【００６０】
以上より、詳細な説明と図面により本発明の最適な実施例を開示した。なお、用語は、ただ本発明を説明するための目的で使用されたもので、意味限定や特許請求範囲に記載された本発明の範囲を制限するために使用されたものではない。したがって、以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００６１】
【図１】従来技術に係るショットキー障壁貫通トランジスタの構成を示す図である
【図２】本発明に係るショットキー障壁貫通トランジスタの構成を示す一実施例である。
【図３ａ】本発明の一実施例に係るショットキー障壁貫通トランジスタの製造方法を説明するための断面図である。
【図３ｂ】本発明の一実施例に係るショットキー障壁貫通トランジスタの製造方法を説明するための断面図である。
【図３ｃ】本発明の一実施例に係るショットキー障壁貫通トランジスタの製造方法を説明するための断面図である。
【図３ｄ】本発明の一実施例に係るショットキー障壁貫通トランジスタの製造方法を説明するための断面図である。
【図３ｅ】本発明の一実施例に係るショットキー障壁貫通トランジスタの製造方法を説明するための断面図である。
【図３ｆ】本発明の一実施例に係るショットキー障壁貫通トランジスタの製造方法を説明するための断面図である。
【図４】シリコン１００面及びシリコン１１１面に各々製作されたエルビウムシリサイドショットキーダイオードの電気的特性測定結果を示す図である。
【符号の説明】
【００６２】
１０  基板
２０  絶縁層
３０  ＳＯＩ層
３０ａ  ソース領域
３０ｂ  ドレイン領域
４０  ゲート絶縁膜（酸化膜及び強誘電体膜）
５０  側壁絶縁膜
６０  ゲート電極（金属或いはポリシリコン）
７０  窒化膜
８０  チャンネル領域
９０  金属物質
【図１】
2007158300.tif 000003
【図２】
2007158300.tif 000004
【図３ａ】
2007158300.tif 000005
【図３ｂ】
2007158300.tif 000006
【図３ｃ】
2007158300.tif 000007
【図３ｄ】
2007158300.tif 000008
【図３ｅ】
2007158300.tif 000009
【図３ｆ】
2007158300.tif 000010
【図４】
2007158300.tif 000011