(57)【要約】【課題】シリサイド化されたゲートの形成方法を提供する。【解決手段】ゲートは、ゲートの上部を通じたシリサイド化を制限しつつ、その側面を通じてシリサイド化される。ブロッキング膜は、ゲート膜上に形成され、ゲート膜の側壁は露出される。ゲートの側壁上に金属膜が形成され、熱処理されてゲート膜をシリサイド化する。ブロッキング膜上に形成されたシリサイド膜をエッチングマスクとして使用するエッチング工程を通じてゲートの側壁は露出される。【選択図】図１５
2007036243.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にゲート膜を形成し、
前記ゲート膜の上部を覆うブロッキング膜を形成し、
前記ゲート膜の側壁を露出させ、
前記ゲート膜の側壁を通じて前記ゲート膜をシリサイド化することを含むゲート構造物の形成方法。
【請求項２】
前記ブロッキング膜は、シリコン窒化物を含む請求項１に記載のゲート構造物の形成方法。
【請求項３】
前記ブロッキング膜は、３００ないし１０００Åの厚さに形成される請求項２に記載のゲート構造物の形成方法。
【請求項４】
前記ゲート膜の側壁を露出させる段階は、前記ゲート膜の高さの少なくとも１／２を露出させることを含む請求項１に記載のゲート構造物の形成方法。
【請求項５】
前記側壁を露出させる段階は、前記ブロッキング膜上にシリサイド膜を形成し、前記シリサイド膜をエッチングマスクとして使用することを含む請求項１に記載のゲート構造物の形成方法。
【請求項６】
前記ブロッキング膜上にシリサイド膜を形成する段階は、前記ブロッキング膜上にポリシリコン膜を形成し、前記ポリシリコン膜をシリサイド化することを含む請求項５に記載のゲート構造物の形成方法。
【請求項７】
前記ブロッキング膜は、シリコン窒化物を含む請求項６に記載のゲート構造物の形成方法。
【請求項８】
前記ゲート構造物の各側面の前記半導体基板内にアクティブ領域を形成し、前記アクティブ領域上に第２ブロッキング膜を形成することをさらに含む請求項１に記載のゲート構造物の形成方法。
【請求項９】
前記第２ブロッキング膜を形成する段階は、前記ゲート膜の側壁にスペーサを形成し、前記アクティブ領域上に層間絶縁膜を形成し、前記スペーサ及び前記層間絶縁膜の一部をエッチングすることを含む請求項８に記載のゲート構造物の形成方法。
【請求項１０】
前記ゲート膜の側壁を通じて前記ゲート膜をシリサイド化する段階は、前記ブロッキング膜及び前記ゲート膜の露出された側壁上に金属膜を形成し、前記ゲート膜及び前記金属膜を熱処理することを含む請求項１に記載のゲート構造物の形成方法。
【請求項１１】
前記金属膜は、ニッケルを含む請求項１０に記載のゲート構造物の形成方法。
【請求項１２】
トランジスタのチャンネル領域上にゲート膜を形成し、
前記ゲート膜の側壁を通じて前記ゲート膜をシリサイド化し、
前記ゲート膜の上部を通じたシリサイド化を制限することを含むゲート構造物の形成方法。
【請求項１３】
前記ゲート膜は、金属単一膜により完全にシリサイド化される請求項１２に記載のゲート構造物の形成方法。
【請求項１４】
前記ゲート膜の上部を通じたシリサイド化を制限する段階は、前記ゲート膜上にブロッキング膜を形成することを含む請求項１２に記載のゲート構造物の形成方法。
【請求項１５】
前記ブロッキング膜は、シリコン窒化物を含む請求項１４に記載のゲート構造物の形成方法。
【請求項１６】
前記ブロッキング膜は、３００ないし１０００Åの厚さに形成される請求項１５に記載のゲート構造物の形成方法。
【請求項１７】
前記ブロッキング膜上にシリサイド膜を形成することをさらに含む請求項１４に記載のゲート構造物の形成方法。
【請求項１８】
エッチングマスクとして前記シリサイド膜を利用して、前記ゲート膜の側壁を露出させることをさらに含む請求項１７に記載のゲート構造物の形成方法。
【請求項１９】
前記ブロッキング膜上にシリサイド膜を形成する段階は、前記ブロッキング膜上にポリシリコン膜を形成し、前記ポリシリコン膜をシリサイド化することを含む請求項１７に記載のゲート構造物の形成方法。
【請求項２０】
半導体基板上にゲート膜を形成する工程と、
前記ゲート膜をシリサイド化する工程と、
前記ゲート膜の上部におけるシリサイド化を防止する工程と、を含むゲート構造物の形成方法。
【請求項２１】
前記ゲート膜をシリサイド化する工程は、前記ゲート膜の側壁を通じて前記ゲート膜をシリサイド化する工程を含む請求項２０に記載のゲート構造物の形成方法。
【請求項２２】
前記ゲート膜の上部におけるシリサイド化を防止する工程は、金属膜が前記ゲート膜の上部と接触することをブロッキングする工程を含む請求項２０に記載のゲート構造物の形成方法。
【請求項２３】
前記金属膜が前記ゲート膜の上部と接触することをブロッキングする工程は、前記ゲート膜上にブロッキング膜を形成することを含む請求項２０に記載のゲート構造物の形成方法。
【請求項２４】
前記ブロッキング膜上にシリサイド膜を形成することをさらに含む請求項２３に記載のゲート構造物の形成方法。
【請求項２５】
前記スペーサの側壁を露出させる工程をさらに含む請求項２４に記載のゲート構造物の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に係り、より具体的には、シリサイド化されたゲート構造物を形成する方法に関する。
【背景技術】
【０００２】
図１は、従来の金属−酸化物−半導体（ＭＯＳ）トランジスタの断面図である。トランジスタは、単一結晶の半導電性物質、最も一般的には、シリコンから形成される基板１００上に製造される。ゲート構造物１０２は、絶縁膜１０４、ゲート電極１０６、マスク膜（または、キャッピング膜）１０８及び側壁スペーサ１１０を備える。絶縁膜１０４は、一般的に基板１００上に薄いシリコン酸化膜を成長させることによって形成される。その後、ゲート電極１０６は、酸化膜上に導電性物質膜を蒸着することで形成される。導電性物質は、金属またはドープされたポリシリコンでありうる。マスク膜１０８及び側壁スペーサ１１０は、シリコン酸化物及びシリコン窒化物のような絶縁性物質で形成される。
【０００３】
その後、ソース及びドレイン領域（アクティブ領域とも称される）１１２は、ゲート構造物の反対側面の基板内に形成される。ソース及びドレイン領域１１２は、基板１００内に侵入する高エネルギー不純物イオンと基板とを衝突させるイオン注入により形成できる。このような工程中、ゲート構造物１０２はマスクとして役割を行い、イオンがゲート構造物下の基板内に注入されることを防止する。その後、トランジスタは、ゲート電極及びアクティブ領域とコンタクトを形成するように配列され、一般的にアルミニウムから形成された金属導電体を通じて他の回路素子に連結される。
【０００４】
ソース及びドレイン間のゲート構造物直下の基板１００領域はチャンネル領域として知られており、正常状態では導電性が乏しい。ゲートに電圧が印加されれば、チャンネル領域の電気導電性が向上し、ソース及びドレイン間に電流が流れてスイッチングまたは増幅のような有効な機能が行われうる。
【０００５】
典型的な集積回路（ＩＣ）チップは、ウェーハとして知られた大型単一結晶の一部である基板上に製造された数多くのＭＯＳトランジスタを含むことができる。数十のチップが単一ウェーハ上に製造されうるが、製造工程が完了した後、個別のＩＣチップにカッティングされる。ＩＣチップの密度及び複雑性が増加し続けることによって、単一チップ上にさらに多くのトランジスタを積載するためにソース、ドレイン及びゲートのようなトランジスタの形態の大きさが減少せねばならない。特徴寸法を減少させる一つの技術的な試みは、それぞれのトランジスタのゲート、ソース及びドレインの十分な電気的連結を維持させることである。特徴寸法が減少するにつれて、金属導電体とシリコン形態との間のコンタクト領域が減少し、したがって、コンタクト抵抗が増加する。
【０００６】
さらに小さい表面領域を通じてさらに信頼性のあるコンタクトを提供するために、いずれかの金属を使用してコンタクトを形成できるが、これは、それらがシリコンと反応して導電性が高くて信頼できるコンタクトを提供するシリサイドを形成するためである。コンタクトが形成されるシリコン領域上に金属薄膜を形成することによってシリサイドコンタクトを典型的に形成し、その後、熱的に処理してシリコンと金属とが反応してシリサイドを形成する。例えば、ソースまたはドレインを含む、ある例で、残留するシリコンの半導電性特性を保存するために、単にシリコン形態の一部のみシリサイドに変換されねばならない。例えば、ゲート電極を含む他の例で、シリコンを完全にシリサイド化して最大の導電性を提供することは利点がありうる。
【０００７】
ＭＯＳトランジスタのゲートをシリサイド化する一つの従来技術は、ゲート上面を通じてゲート全体をシリサイド化しようとする。図１に示すように、このような技術でポリシリコンゲートを含むＭＯＳトランジスタは、まず従来の方式で製造される。その後、図２を参照すれば、自己整列的シリサイド（サリサイド；ｓａｌｉｃｉｄｅ（ｓｅｌｆ−ａｌｉｇｎｅｄ ｓｉｌｉｃｉｄｅ））工程を通じてアクティブ領域の一部をシリサイド化して、ソース及びドレイン１１２に対するシリサイドコンタクト１１４を形成する。ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域１１６は、チャンネル領域の各側面上に形成されてゲートのエッジ付近で電界強度とそれによる逆効果を減少させる。
【０００８】
その後、シリコン酸化物またはシリコン窒化物の絶縁膜１１８を全体基板１００上に形成する。その後、図２に示すように、化学機械的研磨（ＣＭＰ）のような平坦化工程を通じて、マスク膜１０８及び側壁スペーサ１１０の一部と共に絶縁膜１１８の一部を除去してゲート膜１０６を露出させる。図３に示すように、チタン（Ｔｉ）、コバルト（Ｃｏ）、またはニッケル（Ｎｉ）のような薄い金属膜１２０を全体ウェーハ上に形成した後、熱処理して金属をポリシリコンと反応させてシリサイド膜１２２を形成する。保護膜の表面上の反応しない金属はエッチング工程を通じて除去される。
【０００９】
たとえゲート膜の多くの部分がこの工程を通じてシリサイド化されるとしても、金属膜とポリシリコンゲート間の小さな接触領域によりゲート膜を完全にシリサイド化することは、困難または不可能である。さらに完全なシリサイド化を提供するためのさらに他の従来技術は、ゲート膜の上面と側面とを金属膜に露出させる。また、この技術も、従来の方式でポリシリコンゲートを持つＭＯＳトランジスタを形成することによって始まる。その後、図４に示すように、ゲート膜１０６及びアクティブ領域は、サリサイド工程を通じて部分的にシリサイド化されてシリサイド膜１２４を形成する。
【００１０】
次いで、絶縁膜１２６を全体基板１００上に形成する。図５に示すように、絶縁膜１２６と側壁スペーサ１１０とをエッチングしてゲート膜の上面だけでなく側壁の一部も露出させる。図６に示すように、さらに他の金属層１２８をゲート膜１０６の上部及び側壁上に形成し、その構造物を再び熱処理してゲート膜を完全にシリサイド化する。
【００１１】
たとえ図４ないし図６に図示された工程がゲート全体を完全にシリサイド化できるとしても、容認できない特性を持つゲートが作られる傾向がある。例えば、ゲート膜のコーナーがラウンド処理され、側壁が外側に膨らむ場合がある。これは、工程進行をさらに難しくし、不規則な素子形状を招き、隣接したゲート構造物間に寄生キャパシタンスを増加させることができる。また、この工程もシリサイド化工程により特にゲート酸化膜と合うゲート膜１０６の底にポリシリコンが消費されることによって、ゲート膜１０６内のボイドを形成できる。
【特許文献１】米国特許第６，８６４，１７８号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明が解決しようとする技術的課題は、完全にシリサイド化されたゲートを形成することによって、半導体素子の信頼性を向上させることができるゲート構造物の形成方法を提供しようとすることである。
【００１３】
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていない他の技術的課題は下の記載から当業者に明確に理解されうる。
【課題を解決するための手段】
【００１４】
前記技術的課題を達成するための本発明の一実施形態によるゲート構造物の形成方法は、半導体基板上にゲート膜を形成し、前記ゲート膜の上部を覆うブロッキング膜を形成し、前記ゲート膜の側壁を露出させ、前記ゲート膜の側壁を通じて前記ゲート膜をシリサイド化することを含む。
【００１５】
前記技術的課題を達成するための本発明の他の実施形態によるゲート構造物の形成方法は、トランジスタのチャンネル領域上にゲート膜を形成し、前記ゲート膜の側壁を通じて前記ゲート膜をシリサイド化し、前記ゲート膜の上部を通じたシリサイド化を制限することを含む。
【００１６】
前記技術的課題を達成するための本発明の一実施形態によるゲート構造物の形成方法は、半導体基板上にゲート膜を形成する工程と、前記ゲート膜をシリサイド化する工程と、前記ゲート膜の上部でシリサイド化を防止する工程と、を含む。
【発明の効果】
【００１７】
本発明によれば、ゲートの上部からのシリサイド化は抑制しつつ、完全にシリサイド化されたゲートを形成することによって、半導体素子の信頼性を向上させることができるゲート構造物を提供できる。
【発明を実施するための最良の形態】
【００１８】
本発明の利点及び特徴、そしてこれを達成する方法は、添付された図面に基づいて詳細に後述されている実施例を参照すれば明確になる。しかし、本発明は以下で開示される実施例に限定されるものではなく、この実施例から外れて多様な形に具現でき、本明細書で説明する実施例は、本発明の開示を完全にし、本発明が属する技術分野で当業者に発明の範ちゅうを完全に報せるために提供されるものであり、本発明は請求項及び発明の詳細な説明により定義されるだけである。一方、明細書全体に亘って同一な参照符号は同一な構成要素を示す。
【００１９】
本明細書に開示された発明思想によってシリサイド化されたゲートを形成する方法の一実施形態が図７ないし図１６に図示される。
【００２０】
図７を参照すれば、トランジスタのゲート構造物２０を半導体基板１０上に形成する。ゲート構造物は、ゲート絶縁膜１１、ポリシリコンゲート膜１３、第１ブロッキング膜１５、さらに他のポリシリコン膜１７、マスク膜１８及び側壁スペーサ１９ａを備える。第１ブロッキング膜１５は、ゲート膜１３の上部を通じたシリサイド化を遅延させるか、または防止できるものならばいかなるものでもよい。本実施形態で、第１ブロッキング膜１５は、例えば、約３００ないし１０００Åの厚さに形成されたシリコン窒化膜（Ｓｉ３Ｎ４）でありうる。また、マスク膜１８もシリコン窒化物で形成できる。
【００２１】
ゲート構造物２０が形成されれば、ゲート絶縁膜１１下のチャンネル領域をマスキングするゲート構造物２０を利用して、イオン注入を通じて基板１０内にソース及びドレイン領域２１（アクティブ領域と称される）を形成する。また、ＬＤＤ領域２３は、チャンネル領域の各側面に形成される。その後、図８に示すように、サリサイド工程でソース及びドレイン領域２１の表面に金属シリサイド膜２５を形成する。
【００２２】
図９を参照すれば、基板１０の全体トランジスタ領域上に層間絶縁膜３０ａを形成するが、例えば、側壁スペーサ１９ａと同じ物質であるシリコン酸化物（ＳｉＯ２）を使用できる。その後、図１０に示すように、ＣＭＰのような工程を通じてマスク膜１８、側壁スペーサ１９ａの上部と共に層間絶縁膜３０ａの上部を除去してポリシリコン膜１７を露出させる。
【００２３】
図１１を参照すれば、露出されたポリシリコン膜１７、層間絶縁膜３０ａの残留した部分３０ｂ及び側壁スペーサの残留した部分１９ｂ上に金属膜４０を形成する。適切な金属の例としては、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、プラチナ（Ｐｔ）、ハフニウム（Ｈｆ）、モリブデニウム（Ｍｏ）などを含む。
【００２４】
その後、金属膜４０とポリシリコン膜１７とが反応を起こすように構造物全体を熱処理し、これにより金属シリサイドを形成する。望ましくは、図１２に示すように、ポリシリコン膜１７は、金属シリサイド膜５０に完全に変換される。反応しない金属は、ウェットエッチングのような適切な工程で除去される。
【００２５】
その後、図１３に示すように、残留した側壁スペーサ１９ｂと共に残留した層間絶縁膜３０ｂとを除去してゲート膜１３の側壁を露出させる。本実施形態で、ゲート膜１３は、その高さの１／２以上に露出される。層間絶縁膜３０と側壁スペーサ１９部分は、例えば、シリサイド膜５０をマスク膜としてウェット及び／またはドライエッチングを通じて除去できる。残留した層間絶縁膜３０及び側壁スペーサ１９は、第２ブロッキング膜６０を形成するが、本実施形態で、約５０〜３００Åの厚さであることが望ましい。
【００２６】
図１４を参照すれば、シリサイドマスク膜５０は、エッチングのような適切な工程で除去される。
【００２７】
図１５を参照すれば、ゲート膜１３の露出された側壁部分だけでなく、第１ブロッキング膜１５と第２ブロッキング膜６０のような他の露出された表面にも金属膜７０を形成する。金属膜は、例えばＮｉ、Ｃｏ、Ｍｏ、Ｔｉ、Ｈｆ、Ｔａ、Ｗ、Ｐｔのような高融点金属またはこれらの組合物で形成できるが、最も望ましくは、ＮｉまたはＮｉを含む組合物である。金属膜は気化、スパッタリング蒸着、化学的気相蒸着（ＣＶＤ）、原子層蒸着（ＡＬＤ）のような適当な蒸着技術で形成できる。
【００２８】
その後、さらに他の熱処理工程を行って金属膜７０とポリシリコンゲート膜１３とを反応させ、これにより側壁を通じて金属膜１３をシリサイド化する。第１ブロッキング膜１５は、ゲート膜１３の上部からのシリサイド形成を防止し、第２ブロッキング膜６０は、ソース及びドレイン領域上へのシリサイド形成を防止する。図１６に示すように、反応しない金属は、ウェットエッチングのような適当な工程を通じて再び除去され、これにより、シリサイド化されたゲート膜８０が残る。
【００２９】
シリサイド工程についての方向性制御の側面を知らせることによって、本明細書に開示された発明の思想は、ゲート膜を通じて進むにつれて、シリコン−シリサイド界面の挙動の改善された制御を提供できる。したがって、前述した実施形態では、ラウンド処理されたコーナーと表面、ボイドのような従来技術の不利な結果の一部または全部を回避しつつも完全にシリサイド化されたゲート膜を形成できる。
【００３０】
前述した実施形態は、本明細書に開示された発明の思想によって配列及び細部で変形できる。例えば、ゲート物質はポリシリコンに限定されず、多様なスペーサ、絶縁膜、誘電膜などは特定物質に限定されない。同様に、ゲートの上部を通じてシリサイド化を抑制するか、ブロッキングするための他の技術も本明細書に開示された発明の思想によって可能である。したがって、その変更及び変形は特許請求の範囲内に属すると考えられる。
【００３１】
以上、添付図を参照して本発明の実施例を説明したが、本発明が属する技術分野で当業者ならば本発明がその技術的思想や必須特徴を変更せずとも他の具体的な形に実施されうるということが理解できるであろう。したがって、前述した実施例は全ての面で例示的なものであって、限定的なものではないと理解せねばならない。
【産業上の利用可能性】
【００３２】
本発明のゲート構造物の形成方法が適用される素子は、高集積回路半導体素子、プロセッサー、ＭＥＭ’ｓ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ）素子、光電子素子、ディスプレイ素子などの微細電子素子である。ただし、前述したゲート構造物の形成方法が適用される素子は例示的なものにすぎない。
【図面の簡単な説明】
【００３３】
【図１】従来のＭＯＳトランジスタを示す図面である。
【図２】ゲートの上面を通じたＭＯＳトランジスタゲートをシリサイド化するための従来技術を示す図面である。
【図３】ゲートの上面を通じたＭＯＳトランジスタゲートをシリサイド化するための従来技術を示す図面である。
【図４】ゲートの上面及び側壁を通じてＭＯＳトランジスタのゲートをシリサイド化するための従来技術を示す図面である。
【図５】ゲートの上面及び側壁を通じてＭＯＳトランジスタのゲートをシリサイド化するための従来技術を示す図面である。
【図６】ゲートの上面及び側壁を通じてＭＯＳトランジスタのゲートをシリサイド化するための従来技術を示す図面である。
【図７】本明細書に開示された発明思想によってシリサイド化されたゲートを形成する方法の一実施形態を示す図面である。
【図８】本明細書に開示された発明思想によってシリサイド化されたゲートを形成する方法の一実施形態を示す図面である。
【図９】本明細書に開示された発明思想によってシリサイド化されたゲートを形成する方法の一実施形態を示す図面である。
【図１０】本明細書に開示された発明思想によってシリサイド化されたゲートを形成する方法の一実施形態を示す図面である。
【図１１】本明細書に開示された発明思想によってシリサイド化されたゲートを形成する方法の一実施形態を示す図面である。
【図１２】本明細書に開示された発明思想によってシリサイド化されたゲートを形成する方法の一実施形態を示す図面である。
【図１３】本明細書に開示された発明思想によってシリサイド化されたゲートを形成する方法の一実施形態を示す図面である。
【図１４】本明細書に開示された発明思想によってシリサイド化されたゲートを形成する方法の一実施形態を示す図面である。
【図１５】本明細書に開示された発明思想によってシリサイド化されたゲートを形成する方法の一実施形態を示す図面である。
【図１６】本明細書に開示された発明思想によってシリサイド化されたゲートを形成する方法の一実施形態を示す図面である。
【符号の説明】
【００３４】
１０  半導体基板
１１  ゲート絶縁膜
１３  ポリシリコンゲート膜
１５  第１ブロッキング膜
１７  ポリシリコン膜
１８  マスク膜
１９ａ、１９  側壁スペーサ
２１  ソース及びドレイン領域
２３  ＬＤＤ領域
２５  金属シリサイド膜
３０ａ、３０ｂ、３０  層間絶縁膜
４０、７０  金属膜
５０  シリサイドマスク膜
６０  第２ブロッキング膜
８０  シリサイド化されたゲート膜
【図１】
2007036243.tif 000003
【図２】
2007036243.tif 000004
【図３】
2007036243.tif 000005
【図４】
2007036243.tif 000006
【図５】
2007036243.tif 000007
【図６】
2007036243.tif 000008
【図７】
2007036243.tif 000009
【図８】
2007036243.tif 000010
【図９】
2007036243.tif 000011
【図１０】
2007036243.tif 000012
【図１１】
2007036243.tif 000013
【図１２】
2007036243.tif 000014
【図１３】
2007036243.tif 000015
【図１４】
2007036243.tif 000016
【図１５】
2007036243.tif 000017
【図１６】
2007036243.tif 000018