(57)【要約】【課題】  次世代の半導体プロセスで製造されるＣＰＵやＤＳＰ等のＬＳＩの電源として利用される低電圧出力レギュレータ回路方式を現行の半導体プロセスで安価に構成する技術を提供する。【解決手段】  低電圧出力レギュレータ回路は、第１の基準電圧Ｖｒｅｆ１を発生する第１の基準電圧発生回路１と、第１の基準電圧Ｖｒｅｆ１より大きい電圧である第２の基準電圧Ｖｒｅｆ２を発生する第２の基準電圧発生回路２との２つの基準電圧発生回路が設けられており、コンパレータ３負入力には、出力電圧ＶＯＵＴと第２の基準電圧Ｖｒｅｆ２の差分と、出力電圧調整用抵抗で分圧した電圧が入力される。【選択図】      図１
2007159299.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を制御して安定化した出力電圧を得る低電圧出力レギュレータ回路において、
入力電圧を制御するパワートランジスタと、
該パワートランジスタを駆動するためのコンパレータと、
第１の基準電圧を発生する第１の基準電圧発生回路と、
第２の基準電圧を発生する第２の基準電圧発生回路と、を備え、
該コンパレータの一方の入力には、該第１の基準電圧を入力し、
該コンパレータの他方の入力には、該出力電圧と該第２の基準電圧との差分を分圧した電圧を入力することを特徴とする低電圧出力レギュレータ回路。
【請求項２】
請求項１に記載の低電圧出力レギュレータ回路を用いたことを特徴とするリニアレギュレータＩＣ。
【請求項３】
請求項１に記載の低電圧出力レギュレータ回路を用いたことを特徴とするスイッチングレギュレータＩＣ。
【請求項４】
同一のＩＣパッケージ内に複数のレギュレータ回路を備え、複数種類の電圧を出力する複合レギュレータＩＣであって、低い方の電圧を出力するレギュレータ回路にはリニアレギュレータ回路が用いられており、かつ、該リニアレギュレータ回路には請求項１に記載の低電圧出力レギュレータ回路が用いられていることを特徴とする複合レギュレータＩＣ。
【請求項５】
同一のＩＣパッケージ内に複数のレギュレータ回路を備え、複数種類の電圧を出力する複合レギュレータＩＣであって、低い方の電圧を出力するレギュレータ回路にはスイッチングレギュレータ回路が用いられており、かつ、該スイッチングレギュレータ回路には請求項１に記載の低電圧出力レギュレータ回路が用いられていることを特徴とする複合レギュレータＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、次世代の半導体プロセスで製造されるＣＰＵやＤＳＰ等のＬＳＩの電源として用いられる低電圧出力レギュレータ回路及びその回路を用いた種々のレギュレータＩＣに関する。
【背景技術】
【０００２】
現在主流となっている９０〜１３０ｎｍプロセスで製造されたＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）やＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｅｒ）などのＬＳＩ（大規模集積回路）では、Ｉ／Ｏ電圧（ＬＳＩ同士がＩ／Ｆを行う為に必要とする電圧）が３．３Ｖで、コア電圧（ＬＳＩ内部回路の動作電圧）が１．２〜１．８Ｖであるのが標準的な構成である。近年、ＣＰＵやＤＳＰ等のＬＳＩにおいては、仕様の変更・追加、及び、周辺回路の統合化などにより、集積回路規模がますます大きくなる傾向に有る。このような傾向に対処するために、これらのＬＳＩを製造する半導体製造メーカーは、半導体製造プロセスを更に微細化する事により対応を進めている。最新の半導体製造プロセスは、４５〜６５ｎｍプロセスとなり、これに伴いコア電圧も低電圧化が進み、１Ｖ以下の電圧出力が可能なレギュレータＩＣの必要性が増えてきている。
【０００３】
ＣＰＵやＤＳＰ等のＬＳＩに電源電圧を供給するレギュレータＩＣは、ＩＣ内部に基準電圧を内蔵したものが一般的で有る。この基準電圧は約１．２Ｖが一般的で有り、この大きさはシリコンのバンドギャップ電圧の値に起因しており、これにほぼ等しくなっている。レギュレータＩＣは、この電圧を基準にして出力電圧が安定する様な制御を行う。
【０００４】
特許文献１（特開２００１−１９５１３８号公報）には、出力として用いられる出力ＰＭＯＳ−ＦＥＴとグランドとの間に接続された２つの抵抗の中間電圧を基準電圧と比較する比較増幅部を有し、入力電源または出力をその電源とするアンプ回路からなり、前記出力ＰＭＯＳ−ＦＥＴを制御することにより所望の出力電圧を得るレギュレータ電源回路が開示されている。
【特許文献１】特開２００１−１９５１３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、特許文献１に記載されたようなリニアレギュレータＩＣの主要回路構成を図示すると図５のようになる。図５において、１０１は基準電圧Ｖｒｅｆを発生する基準電圧発生回路、１０２はコンパレータ、１０３はパワートランジスタ、１０４、１０５は出力電圧調整用抵抗、１０６は入力電源電圧ＶＣＣが入力される入力電源電圧端子、１０７は出力電圧ＶＯＵＴが出力される出力電圧端子、１０８はグランド端子である。
【０００６】
リニアレギュレータＩＣは、このような回路構成において、出力電圧（ＶＯＵＴ）をコンパレータの負入力（−）と正入力（＋）の基準電圧（Ｖｒｅｆ）と等しくなる様に出力制御を行う。この回路構成の場合の出力電圧は、次式（１）で表すことができる。
【０００７】
ＶＯＵＴ＝Ｖｒｅｆ×（１＋Ｒ１／Ｒ２）                            （１）
式（１）によれば、出力電圧ＶＯＵＴを最小とするには、Ｒ１＝０Ωにするか、Ｒ２を無限大(∞)にすれば良い。そして、そのようにした時、ＶＯＵＴ＝Ｖｒｅｆとなり、出力電圧は最小値となる。しかし、このようなリニアレギュレータＩＣの回路構成では、基準電圧（Ｖｒｅｆ）以下の電圧を出力するのは、式（１）からも分かるように不可能で有る。
【０００８】
１Ｖ以下の電源電圧の供給を必要とする最新の半導体製造プロセスにより製造されたＬＳＩに対応するために、このようなリニアレギュレータＩＣで出力電圧として１Ｖ以下を得るには、基準電圧発生回路で発生させる基準電圧Ｖｒｅｆを１Ｖ以下とすれば良いのであるが、このような基準電圧を実現するには、
・製造工程において、個々のＩＣにレーザートリミング等の補正作業を行い、調整する方法
・補正回路を形成して、基準電圧を下げる方法
などの方法を採用することが必要となる。これらの方法を用いた基準電圧が０．７〜０．９ＶであるレギュレータＩＣも現在、存在するには存在するのであるが、調整作業や追加回路が加わる分、製造コストが高くなるという問題があった。
【課題を解決するための手段】
【０００９】
この発明は、上記課題を解決するものであって、現行のプロセスを用いて、基準電圧も下げる事無く、基準電圧以下の出力電圧を出力する本発明の実施の形態に係る低電圧出力レギュレータ回路及びその回路を用いた各種レギュレータＩＣを提供するものであり、そのために、本願請求項１に係る発明は、入力電圧を制御して安定化した出力電圧を得る低電圧出力レギュレータ回路において、入力電圧を制御するパワートランジスタと、該パワートランジスタを駆動するためのコンパレータと、第１の基準電圧を発生する第１の基準電圧発生回路と、第２の基準電圧を発生する第２の基準電圧発生回路と、を備え、該コンパレータの一方の入力には、該第１の基準電圧を入力し、該コンパレータの他方の入力には、該出力電圧と該第２の基準電圧との差分を分圧した電圧を入力することを特徴とする。
【００１０】
また、請求項２に係る発明は、請求項１に記載の低電圧出力レギュレータ回路を用いたことを特徴とするリニアレギュレータＩＣである。
【００１１】
また、請求項３に係る発明は、請求項１に記載の低電圧出力レギュレータ回路を用いたことを特徴とするスイッチングレギュレータＩＣである。
【００１２】
また、請求項４に係る発明は、同一のＩＣパッケージ内に複数のレギュレータ回路を備え、複数種類の電圧を出力する複合レギュレータＩＣであって、低い方の電圧を出力するレギュレータ回路にはリニアレギュレータ回路が用いられており、かつ、該リニアレギュレータ回路には請求項１に記載の低電圧出力レギュレータ回路が用いられていることを特徴とする複合レギュレータＩＣである。
【００１３】
また、請求項５に係る発明は、同一のＩＣパッケージ内に複数のレギュレータ回路を備え、複数種類の電圧を出力する複合レギュレータＩＣであって、低い方の電圧を出力するレギュレータ回路にはスイッチングレギュレータ回路が用いられており、かつ、該スイッチングレギュレータ回路には請求項１に記載の低電圧出力レギュレータ回路が用いられていることを特徴とする複合レギュレータＩＣである。
【発明の効果】
【００１４】
本発明によれば、製造工程において個々のＩＣにレーザートリミング等の補正作業を行い調整したり、追加回路を形成したりすることなく、既存のプロセスの延長により、次世代の半導体プロセスで製造されるＣＰＵやＤＳＰ等のＬＳＩの電源として用いられる低電圧出力レギュレータを提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面を参照しつつ説明する。図1は、本発明の実施の形態に係る低電圧出力レギュレータ回路の主要回路構成を示す図である。当該図は、本発明の実施の形態に係る低電圧出力レギュレータ回路をリニアレギュレータＩＣに適用したものを示す図である。図１において、１は第１の基準電圧Ｖｒｅｆ１を発生する第１の基準電圧発生回路、２は第２の基準電圧Ｖｒｅｆ２を発生する第２の基準電圧発生回路、３はコンパレータ、４はパワートランジスタ、５、６は出力電圧調整用抵抗（Ｒ１、Ｒ２）、７は動作安定用抵抗（Ｒ３）、８は入力電源電圧ＶＣＣが入力される入力電源電圧端子、９は出力電圧ＶＯＵＴが出力される出力電圧端子、１０はグランド端子である。本実施形態の低電圧出力レギュレータ回路の回路構成の場合、出力電圧ＶＯＵＴは次式（２）による得ることができる。
【００１６】
ＶＯＵＴ＝Ｖｒｅｆ１＋（Ｖｒｅｆ１−Ｖｒｅｆ２）×Ｒ１／Ｒ２              （２）
この式（２）から、本実施形態の低電圧出力レギュレータ回路方式では、Ｖｒｅｆ１＜Ｖｒｅｆ２とすれば、Ｖｒｅｆ１よりも低い出力電圧ＶＯＵＴを得ることができることが分かる。
【００１７】
このように本実施形態では、第１の基準電圧（Ｖｒｅｆ１）の他に、この第１の基準電圧（Ｖｒｅｆ１）より高い基準電圧を有する第２の基準電圧（Ｖｒｅｆ２）をレギュレータＩＣ内部に設けることによって、第１の基準電圧（Ｖｒｅｆ１）より低い出力電圧ＶＯＵＴを出力することを可能とすることができる。このような第１の基準電圧（Ｖｒｅｆ１）より高い基準電圧を有する第２の基準電圧（Ｖｒｅｆ２）をレギュレータＩＣ内部に設けることは技術的に困難なことではないので、本実施形態に係る低電圧出力レギュレータ回路の回路構成を有するリニアレギュレータＩＣを製作することは、前述した種々の方法に比して、簡便である。
【００１８】
例として、出力電圧ＶＯＵＴとして１Ｖを得る場合の出力電圧調整用抵抗５、６の計算方法について説明する。仮に図１に示されるように、第１の基準電圧Ｖｒｅｆ１を１．２５Ｖ、第２の基準電圧Ｖｒｅｆ２を２．５Ｖと設定する。次に、出力電圧調整用抵抗（Ｒ１）の抵抗値を適当に設定する。ここでは、Ｒ１＝１ＫΩとすると、式（２）を変形した次式（３）、
Ｒ２＝（Ｖｒｅｆ１−Ｖｒｅｆ２）×Ｒ１／（ＶＯＵＴ−Ｖｒｅｆ１）            （３）
に各数値を当てはめると
Ｒ２＝（１．２５Ｖ−２．５Ｖ）×１ＫΩ／（１Ｖ−１．２５Ｖ）＝５ＫΩ
を得ることができる。
【００１９】
次に、動作安定用抵抗（Ｒ３）の値を求める。この動作安定用抵抗（Ｒ３）は、出力負荷が取り除かれた場合でも定電圧化動作を維持出来る様にするための抵抗であり、無負荷時にＶＯＵＴがＶＣＣまで上昇するのを抑えるための抵抗ですある。
【００２０】
Ｒ３＝ＶＯＵＴ×Ｒ１／（Ｖｒｅｆ１−ＶＯＵＴ）                            （４）
式（４）に各数値を当てはめると
Ｒ３＝１Ｖ×１ＫΩ／（１．２５Ｖ−１Ｖ）＝４ＫΩ
を得ることができる。以上の例では、出力電圧ＶＯＵＴとして１Ｖを得る場合につき、一例として示したが、本実施形態では、出力電圧調整用抵抗（Ｒ１、Ｒ２）、動作安定用抵抗（Ｒ３）の抵抗値を種々変更することにより、出力電圧ＶＯＵＴとして０Ｖ近くまで出力電圧を出力することができる。
【００２１】
次に本発明の低電圧出力レギュレータ回路をスイッチングレギュレータＩＣに適用した場合について説明する。リニアレギュレータＩＣの場合、降圧した時に生じる余分な電力は、熱に変換されて放出されてしまう。例えば、５Ｖの入力電圧から１Ｖの出力電圧を取り出す場合、電流が２００ｍＡ流れたとすると、Ｐ＝（５Ｖ−１Ｖ）×０．２Ａ＝０．８Ｗから、０．８Ｗの熱損失が生じることとになる。このようにリニアレギュレータの場合、出力電流が大きくなると、比例して熱損失も大きくなる。このため、入出力電圧差が大きく、出力電流が大きいレギュレータとして、リニアレギュレータＩＣを用いることは適切とはいえない。
【００２２】
このリニアレギュレータＩＣの電圧変換効率を改善する場合には、スイッチングレギュレータ方式を用いることが有効であり、本発明の低電圧出力レギュレータ回路をスイッチングレギュレータＩＣに適用した例を以下に示す。
【００２３】
図２は、本発明の実施の形態に係る低電圧出力レギュレータ回路をスイッチングレギュレータＩＣに適用した場合の主要回路構成を示す図である。図２において、スイッチングレギュレータＩＣ自体は、右側の枠内で囲まれた部分と各端子までであり、図示するように各端子に接続された外付けの回路を付加し全体をスイッチングレギュレータとして用いるものである。図２において、１１は第１の基準電圧Ｖｒｅｆ１を発生する第１の基準電圧発生回路、１２は第２の基準電圧Ｖｒｅｆ２を発生する第２の基準電圧発生回路、１３は第１のコンパレータ、１４は第２のコンパレータ、１５はプリドライバー、１６はパワートランジスタ、１７は発信器、１８はソフトスタート、１９、２０は出力電圧調整用抵抗（Ｒ１、Ｒ２）、２１は入力電源電圧ＶＣＣが入力される入力電源電圧端子、２２は出力端子、２３は帰還端子、２４は位相補償用コンデンサ接続端子、２５はグランド端子、２６はダイオード、２７はコイル、２８はコンデンサ、２９は位相補償用コンデンサ、３０はスイッチングレギュレータ回路としての出力端子である。
【００２４】
図２のスイッチングレギュレータＩＣの回路の動作の概略について説明する。パワートランジスタ１０のオン／オフ制御は、第１のコンパレータ１３、プリドライバー１５、発信器１７で行う。
【００２５】
ソフトスタート１８の入力には、位相補償用コンデンサ２９で位相補償された第２のコンパレータ１４の出力が用いられる。この第２のコンパレータ１４からの出力を得るまでの回路として、本実施形態の低電圧出力レギュレータ回路が用いられる。すなわち、第２のコンパレータ１４の出力として、前述したように第１の基準電圧発生回路１１、第２の基準電圧発生回路１２、出力電圧調整用抵抗（Ｒ１、Ｒ２）を調整することにより、所望の低電圧を得ることができる。
【００２６】
ソフトスタート１８の出力は、第１のコンパレータ１３の反転入力端子に入力され、第１のコンパレータ１３の非反転入力端子には発振器１７の出力信号が入力される。
【００２７】
第１のコンパレータ１３は、ソフトスタート１８から出力信号と発振器１７からの出力波形を比較する。プリドライバー１５の出力は、発振器１７の周波数に同期して、プリドライバー１５に接続されているパワートランジスタ１６をオン／オフさせる。これらの動作を連続的に行う事により、出力電圧を安定させる。
【００２８】
ソフトスタート１８は、入力電源投入時にコンデンサ２８に流れ込む突貫電流でパワートランジスタ１６が破損するのを防ぐ目的、及び、出力電圧の立上り波形のオーバーシュートを防ぐ目的のために設けられた、出力電圧を除々に滑らかに立ち上げる制御を行う保護回路である。
【００２９】
基本的な電圧設定方法は、リニアレギュレータＩＣの場合と同様の原理であり、出力電圧及び、出力電圧調整用抵抗（Ｒ１、Ｒ２）は、式（２）、（３）で求める。また、リニアレギュレータＩＣの場合と違い、動作安定用抵抗Ｒ３を接続する必要はない。周波数同期型スイッチングレギュレータの場合、その電流の吐き出しと吸い込みを外付けのコイル・ダイオードで行う為、無負荷時にＶｏｕｔがＶｃｃまで上昇することがなく、動作安定用抵抗Ｒ３を省くことができる。
【００３０】
次に本発明の低電圧出力レギュレータ回路を複合レギュレータＩＣに適用した場合について説明する。「背景技術」の欄で説明したように、ＤＳＰやＣＰＵ等のＬＳＩは、Ｉ／Ｏ電圧とコア電圧の2つの電源を必要とするものがあり、同一のレギュレータＩＣパッケージで、Ｉ／Ｏ電圧とコア電圧の双方を供給することができれば非常に望ましい。
【００３１】
図３は、本発明の実施の形態に係る低電圧出力レギュレータ回路を複合レギュレータＩＣに適用した場合の主要回路構成を示す図である。図４は、同一ＩＣパッケージの中に、リニアレギュレータを２回路内蔵して、３．３Ｖと１Ｖの電圧出力を可能とした構成例を示すものである。なお、同一ＩＣパッケージの中に設けるリニアレギュレータの数は２回路に限定されるものではなく、複数設けてもよい。要は、リニアレギュレータから出力される複数種類の電圧のうち低いものに本発明の低電圧出力レギュレータ回路が適用されればよい。
【００３２】
図３において、３１は第１の基準電圧Ｖｒｅｆ１を発生する第１の基準電圧発生回路、３２は第２の基準電圧Ｖｒｅｆ２を発生する第２の基準電圧発生回路、３３は第１のコンパレータ、３４は第２のコンパレータ、３５、３６は出力電圧調整用抵抗（Ｒ４、Ｒ５）、３７、３８は出力電圧調整用抵抗（Ｒ１、Ｒ２）、３９は動作安定用抵抗（Ｒ３）、４０、４１はパワートランジスタ、４２は入力電源電圧ＶＣＣが入力される入力電源電圧端子、４３はＩ／Ｏ用電圧を出力する出力電圧ＶＯＵＴ１が出力される第１出力電圧端子、４４はコア用電圧を出力する出力電圧ＶＯＵＴ２が出力される第２出力電圧端子、４５はグランド端子である。
【００３３】
図３に示されるように、３．３ＶのＩ／Ｏ用電圧を出力するための回路は、従来のリニアレギュレータ回路として示した図５で示される回路が用いられており、１Ｖのコア用電圧を出力するための回路として、第１の基準電圧Ｖｒｅｆ１と第２の基準電圧Ｖｒｅｆ２の双方を利用する本実施形態に係る低電圧出力レギュレータ回路が用いられている。
【００３４】
図４は、本発明の実施の形態に係る低電圧出力レギュレータ回路を複合レギュレータＩＣに適用した場合の主要回路構成を示す図である。図４は、同一ＩＣパッケージの中に、リニアレギュレータ回路と降圧型スイッチングレギュレータ回路を内蔵して、３．３Ｖと１Ｖの電圧出力を可能とした構成例を示すものである。なお、同一ＩＣパッケージの中に設けるレギュレータ回路を、リニアレギュレータと降圧型スイッチングレギュレータの２回路に限定する必要はなく、複数設けてもよい。要は、レギュレータ回路から出力される複数種類の電圧のうち低いものに本発明の低電圧出力レギュレータ回路が適用されればよい。図４において、スイッチングレギュレータＩＣ自体は、右側の枠内で囲まれた部分と各端子までであり、図示するように各端子に接続された外付けの回路を付加し全体をスイッチングレギュレータとして用いるものである。
【００３５】
図４において、５１は第１の基準電圧Ｖｒｅｆ１を発生する第１の基準電圧発生回路、５２は第２の基準電圧Ｖｒｅｆ２を発生する第２の基準電圧発生回路、５３は第１のコンパレータ、５４は第２のコンパレータ、５５はプリドライバー、５６、５７はパワートランジスタ、５８はソフトスタート、５９は発信器、６０、６１は出力電圧調整用抵抗（Ｒ１、Ｒ２）、６２、６３は出力電圧調整用抵抗（Ｒ４、Ｒ５）、６５は入力電源電圧ＶＣＣが入力される入力電源電圧端子、６６はコア用電圧を出力する第１出力電圧端子、６７は帰還端子、６８は位相補償用コンデンサ接続端子、６９はＩ／Ｏ用電圧を出力する第２出力電圧端子、７０はグランド端子である。
【００３６】
図４に示されるように、３．３ＶのＩ／Ｏ用電圧を出力するための回路は、従来のリニアレギュレータ回路として示した図５で示される回路が用いられており、１Ｖのコア用電圧を出力するための回路として、第１の基準電圧Ｖｒｅｆ１と第２の基準電圧Ｖｒｅｆ２の双方を利用する本実施形態に係る低電圧出力レギュレータ回路が用いられている。この複合レギュレータＩＣでは、入出力電圧差が大きい１Ｖのコア用電圧を出力するための電源部分をスイッチング方式にすることにより、電圧の変換効率を向上させている。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施の形態に係る低電圧出力レギュレータ回路の主要回路構成を示す図である。
【図２】本発明の実施の形態に係る低電圧出力レギュレータ回路を降圧型スイッチングレギュレータＩＣに適用した場合の主要回路構成を示す図である。
【図３】本発明の実施の形態に係る低電圧出力レギュレータ回路を複合レギュレータＩＣに適用した場合の主要回路構成を示す図である。
【図４】本発明の実施の形態に係る低電圧出力レギュレータ回路を複合レギュレータＩＣに適用した場合の主要回路構成を示す図である。
【図５】従来のリニアレギュレータＩＣの主要回路構成を示す図である。
【符号の説明】
【００３８】
１・・・第１の基準電圧発生回路、２・・・第２の基準電圧発生回路、３・・・コンパレータ、４・・・パワートランジスタ、５、６・・・出力電圧調整用抵抗（Ｒ１、Ｒ２）、７・・・動作安定用抵抗（Ｒ３）、８・・・入力電源電圧端子、９・・・出力電圧端子、１０・・・グランド端子、１１・・・第１の基準電圧発生回路、１２・・・第２の基準電圧発生回路、１３・・・第１のコンパレータ、１４・・・第２のコンパレータ、１５・・・プリドライバー、１６・・・パワートランジスタ、１７・・・発信器、１８・・・ソフトスタート、１９、２０・・・出力電圧調整用抵抗（Ｒ１、Ｒ２）、２１・・・入力電源電圧端子、２２・・・出力端子、２３・・・帰還端子、２４・・・位相補償用コンデンサ接続端子、２５・・・グランド端子、２６・・・ダイオード、２７・・・コイル、２８・・・コンデンサ、２９・・・位相補償用コンデンサ、３０・・・出力端子、３１・・・第１の基準電圧発生回路、３２・・・第２の基準電圧発生回路、３３・・・第１のコンパレータ、３４・・・第２のコンパレータ、３５、３６・・・出力電圧調整用抵抗（Ｒ４、Ｒ５）、３７、３８・・・出力電圧調整用抵抗（Ｒ１、Ｒ２）、３９・・・動作安定用抵抗（Ｒ３）、４０、４１・・・パワートランジスタ、４２・・・入力電源電圧端子、４３・・・第１出力電圧端子、４４・・・第２出力電圧端子、４５・・・グランド端子、５１・・・第１の基準電圧発生回路、５２・・・第２の基準電圧発生回路、５３・・・第１のコンパレータ、５４・・・第２のコンパレータ、５５・・・プリドライバー、５６、５７・・・パワートランジスタ、５８・・・ソフトスタート、５９・・・発信器、６０、６１・・・出力電圧調整用抵抗（Ｒ１、Ｒ２）、６２、６３・・・出力電圧調整用抵抗（Ｒ４、Ｒ５）、６５・・・入力電源電圧端子、６６・・・第１出力電圧端子、６７・・・帰還端子、６８・・・位相補償用コンデンサ接続端子、６９・・・第２出力電圧端子、７０・・・グランド端子、１０１・・・基準電圧発生回路、１０２・・・コンパレータ、１０３・・・パワートランジスタ、１０４、１０５・・・出力電圧調整用抵抗、１０６・・・入力電源電圧端子、１０７・・・出力電圧端子、１０８・・・グランド端子
【図１】
2007159299.tif 000003
【図２】
2007159299.tif 000004
【図３】
2007159299.tif 000005
【図４】
2007159299.tif 000006
【図５】
2007159299.tif 000007