(57)【要約】【課題】システムの接続構成などによって異なるノイズ成分を適切に除去して正常なデータ伝送を実現する。【解決手段】マスタ局およびスレーブ局のそれぞれに設けられたデータ送受信回路４１内に動作変更可能なノイズ除去回路６５を組み込んでおき、このノイズ除去回路６５のノイズ除去構成を回路設定情報３９によって変更可能な構成とする。これにより、システムの接続構成などによって異なるノイズ成分を適切に除去して正常なデータ伝送を実現することができる。【選択図】      図７
2007036588.tif 000002
【特許請求の範囲】
【請求項１】
マスタ局とスレーブ局との間で伝送ラインを介してエレベータの運転制御に関わるデーをサイクリックにシリアル伝送するエレベータの伝送制御システムにおいて、
上記マスタ局およびスレーブ局のそれぞれに設けられ、上記伝送ラインを介して受信されるデータからノイズ成分を除去するノイズ除去手段と、
このノイズ除去手段におけるノイズ除去の構成を伝送エラーの特性に応じて変更する変更手段と
を具備したことを特徴とするエレベータの伝送制御システム。
【請求項２】
伝送エラーの発生状況を検出する伝送エラー検出手段を備え、
上記変更手段は、上記伝送エラー検出手段によって検出された伝送エラーの発生状況に基づいて、上記ノイズ除去手段におけるノイズ除去の構成を変更することを特徴とする請求項１記載のエレベータの伝送制御システム。
【請求項３】
上記マスタ局に接続された外部機器を備え、
上記変更手段は、上記外部機器からの指示に従って、上記ノイズ除去手段におけるノイズ除去の構成を変更することを特徴とする請求項１記載のエレベータの伝送制御システム。
【請求項４】
上記外部機器は、
伝送エラーの発生状況を検出する伝送エラー検出手段と、
この伝送エラー検出手段によって検出された伝送エラーの発生状況に基づいて、伝送エラーが一定の発生率以下となるように上記ノイズ除去手段におけるノイズ除去の構成を最適化する最適化手段と
を備えたことを特徴とする請求項３記載のエレベータの伝送制御システム。
【請求項５】
上記外部機器は、
伝送エラーの発生状況を検出する伝送エラー検出手段と、
上記ノイズ除去手段に関する複数の構成情報を記憶したデータベース手段と、
上記伝送エラー検出手段によって検出された伝送エラーの発生状況に基づいて、伝送エラーが一定の発生率以下となるような構成情報を上記データベース手段から検索する検索手段と、
この検索手段によって得られた構成情報に基づいて、上記ノイズ除去手段におけるノイズ除去の構成を最適化する最適化手段と
を備えたことを特徴とする請求項３記載のエレベータの伝送制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスタ局とスレーブ局との間でエレベータの運転制御に関わるデータをサイクリックにシリアル伝送するエレベータの伝送制御システムに関する。
【背景技術】
【０００２】
エレベータの伝送制御システムでは、マスタ局とスレーブ局との間でエレベータの運転制御に関わるデータをサイクリックにシリアル伝送している。マスタ局とは、メインコントローラのことである。このメインコントローラは、エレベータの機械室などに設置されて、エレベータ全体の制御を統括的に行う。これに対し、スレーブ局とは、各階の乗り場や乗りかご内に個別に設置されたコントローラのことである。
【０００３】
通常、マスタ局からスレーブ局毎に固有のアドレス情報を送ることにより、そのアドレス情報に対応したスレーブ局が応答して、例えばデータの読み出し処理や書き込み処理などを行っている。
【０００４】
従来、このようなエレベータの伝送制御システムに関し、例えば特許文献１，２では、複雑な構成を取らずに、システム全体の伝送効率を高めるための提案がなされている。
【特許文献１】特開２００１−２４７２６９号公報
【特許文献２】特開２００３−８１５４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したエレベータの伝送制御システムでは、例えばエレベータ運転中におけるインバータのスイッチング動作などが原因で伝送ライン上にノイズが発生する問題がある。このノイズは、マスタ局やスレーブ局が伝送ライン上を介してデータを受信した際に影響を与え、信号エラーやデータ誤りを招く。上記特許文献１，２では、このような伝送ライン上に発生するノイズについて特に考慮されていない。
【０００６】
一方、フィルタなどを用いたノイズ除去回路をデータ受信部に組み込んでおく構成もある。しかし、システムの接続構成などによってノイズの特性が異なって来るため、固定的なノイズ除去構成では、受信データに含まれるノイズ成分を適切に除去できないなどの問題もある。
【０００７】
本発明は上記のような点に鑑みなされたもので、システムの接続構成などによって異なるノイズ成分を適切に除去して正常なデータ伝送を実現するエレベータの伝送制御システムを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の請求項１に係るエレベータの伝送制御システムは、マスタ局とスレーブ局との間で伝送ラインを介してエレベータの運転制御に関わるデーをサイクリックにシリアル伝送するエレベータの伝送制御システムにおいて、上記マスタ局およびスレーブ局のそれぞれに設けられ、上記伝送ラインを介して受信されるデータからノイズ成分を除去するノイズ除去手段と、このノイズ除去手段におけるノイズ除去の構成を変更する変更手段とを具備したことを特徴とする。
【０００９】
また、本発明の請求項２は、上記請求項１記載のエレベータの伝送制御システムにおいて、伝送エラーの発生状況を検出する伝送エラー検出手段を備え、上記変更手段は、上記伝送エラー検出手段によって検出された伝送エラーの発生状況に基づいて、上記ノイズ除去手段におけるノイズ除去の構成を変更することを特徴とする。
【００１０】
また、本発明の請求項３は、上記請求項１記載のエレベータの伝送制御システムにおいて、上記マスタ局に接続された外部機器を備え、上記変更手段は、上記外部機器からの指示に従って、上記ノイズ除去手段におけるノイズ除去の構成を変更することを特徴とする
また、本発明の請求項４は、上記請求項３記載のエレベータの伝送制御システムにおいて、上記外部機器は、伝送エラーの発生状況を検出する伝送エラー検出手段と、この伝送エラー検出手段によって検出された伝送エラーの発生状況に基づいて、伝送エラーが一定の発生率以下となるように上記ノイズ除去手段におけるノイズ除去の構成を最適化する最適化手段とを備えたことを特徴とする。
【００１１】
また、本発明の請求項５は、上記請求項３記載のエレベータの伝送制御システムにおいて、上記外部機器は、伝送エラーの発生状況を検出する伝送エラー検出手段と、上記ノイズ除去手段に関する複数の構成情報を記憶したデータベース手段と、上記伝送エラー検出手段によって検出された伝送エラーの発生状況に基づいて、伝送エラーが一定の発生率以下となるような構成情報を上記データベース手段から検索する検索手段と、この検索手段によって得られた構成情報に基づいて、上記ノイズ除去手段におけるノイズ除去の構成を最適化する最適化手段とを備えたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、マスタ局とスレーブ局に設けられたノイズ除去手段におけるノイズ除去構成を伝送エラーの特性に応じて変更な可能としたことにより、システムの接続構成などによって異なるノイズ成分を適切に除去して正常なデータ伝送を実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の実施形態を説明する。
【００１４】
＜システム構成＞  
図１は本発明の一実施形態に係るエレベータの伝送制御システムの構成を示すブロック図である。
【００１５】
本システムは、マスタコントローラ１とスレーブコントローラ２を備える。マスタコントローラ１は、「マスタ局」として動作するコントローラであって、システム制御・かご動作制御などを行う。このマスタコントローラ１には、伝送ライン５を介してスレーブコントローラ２が接続されている。
【００１６】
スレーブコントローラ２は、「スレーブ局」として動作するコントローラであって、ホールコントローラ３、かごコントローラ４などが含まれる。ホールコントローラ３は、各階のエレベータホール（乗り場）のスイッチ入力や表示出力などを行うためのコントローラである。かごコントローラ４は、エレベータの乗りかご内のスイッチ入力や表示出力を行うためのコントローラである。
【００１７】
これらのコントローラ１，３，４は、マイクロコンピュータによって構成され、所定のプログラムの起動により動作する。
【００１８】
また、マスタコントローラ１には、設定用ＰＣ（パソコン）６がパソコン接続伝送ライン７を介して接続されると共に、上位制御コントローラ８がＬＡＮ（Local Area Network）９を介して接続される。
【００１９】
設定用ＰＣ６は、作業員がシステムの設定変更を行う場合などに用いる外部機器であり、必要に応じてマスタコントローラ１に接続される。これに対し、上位制御コントローラ８は、他のエレベータシステムを含めて各エレベータの動作監視を行うための外部機器であり、オンラインでマスタコントローラ１に常時接続された状態にある。この上位制御コントローラ８には、後述するデータベース１０が備えられている。
【００２０】
以下に、マスタコントローラ１、ホールコントローラ３、かごコントローラ４の内部構成について説明する。なお、それぞれの内部構成はハードウェア的に類似しており、同一もしくは類似の機能を持つ回路要素には同一符号を付して説明するものとする。
【００２１】
＜マスタコントローラの構成＞  
図２は本システムにおけるマスタコントローラ１の内部構成を示すブロック図である。
【００２２】
マスタコントローラ１は、ホストＣＰＵ１１、伝送制御回路１２、ＲＳ４８５インタフェース１３、共通ＲＡＭ１４などから構成される。このマスタコントローラ１は、ホストＣＰＵ１１の制御の下でかご動作制御・伝送データ内容の作成処理などを行う。ホストＣＰＵ１１は、ローカルバス２０を介して伝送制御回路１２と接続されており、バス制御信号１５を授受する。また、ホストＣＰＵ１１は、図１に示した設定用のパソコン６と設定パソコン接続伝送ライン７で接続され、上位制御コントローラ８とはＬＡＮ９で接続されている。
【００２３】
ここで、伝送制御回路１２は、各コントローラ１，３，４間の伝送制御を行う部分であり、この中に本発明の特徴部分である動作変更可能なノイズ除去回路６５（図７参照）が設けられている。
【００２４】
伝送制御回路１２は、共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続されている。この共通ＲＡＭ１４は、各コントローラ１，３，４間での伝送制御に必要となる伝送設定データや伝送入出力データなどを記憶している。ホストＣＰＵ１１から伝送制御回路１２に対しアクセス要求を出力することにより、伝送制御回路１２が共通ＲＡＭ１４との間でデータ入出力を行う。
【００２５】
また、伝送制御回路１２は、ＲＳ４８５インタフェース１３を介して伝送ライン５と接続される。伝送制御回路１２は、ホストＣＰＵ１１から伝送指令を受け取ると、共通ＲＡＭ１４から伝送設定データを読み出し、その伝送設定データの内容に応じた送受信処理を行う。なお、図中の１６，１７はＲＳ４８５インタフェース１３を介して伝送ライン５へ送信される信号と伝送ライン５から受信される信号である。
【００２６】
この伝送制御回路１２は、動作内容が書き換え可能な素子で構成されており、設定用ＰＣ６からの指令により動作内容を変更することが可能である。
【００２７】
＜ホールコントローラの構成＞  
図３は本システムにおけるホールコントローラ３の構成を示す図である。
【００２８】
ホールコントローラ３には、上記マスタコントローラ１と同様に伝送制御回路１２が設けられている。
【００２９】
ホールコントローラ３において、伝送制御回路１２はローカルバス２０を介して押しボタン表示ＬＥＤ２２と接続されている。また、伝送制御回路１２は、共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続されると共に、ＲＳ４８５インタフェース１３を介して伝送ライン５と接続される。共通ＲＡＭ１４には、伝送設定データや伝送入出力データなどが記憶される。
【００３０】
この伝送制御回路１２は、アドレス指定スイッチ２３からのアドレス情報を受け取り、伝送応答アドレスとの比較処理などを行う。
【００３１】
なお、このホールコントローラ３においても、伝送制御回路１２は動作内容が書き換え可能な素子で構成されており、設定用ＰＣ６からの指令により動作内容を変更することが可能である。
【００３２】
＜かごコントローラの構成＞  
図４は本システムにおけるかごコントローラ４の構成を示す図である。
【００３３】
かごコントローラ４は、上記マスタコントローラ１と同様に伝送制御回路１２が設けられている。
【００３４】
伝送制御回路１２は、ローカルバス２０を介して押しボタン表示ＬＥＤ２２と接続されている。また、伝送制御回路１２は、伝送設定データや伝送入出力データなどを記憶するための共通ＲＡＭ１４とＲＡＭ入出力ライン２１を介して接続されると共に、ＲＳ４８５インタフェース１３を介して伝送ライン５と接続される。
【００３５】
この伝送制御回路１２は、装置指定スイッチ２８からスイッチ入力情報２７を通じて装置番号情報を受け取り、伝送応答アドレスを変更するなどの処理を行う。
【００３６】
なお、このかごコントローラ４においても、伝送制御回路１２は動作内容が書き換え可能な素子で構成されており、設定用ＰＣ６からの指令により動作内容を変更することが可能である。
【００３７】
＜伝送制御回路の構成＞  
次に、各コントローラ１，３，４に共通に設けられた伝送制御回路１２の内部構成について詳しく説明する。
【００３８】
図５は本システムにおける伝送制御回路１２の内部構成を示すブロック図である。
【００３９】
ローカルバス２０は、伝送制御回路１２内のバスインタフェース３１に接続される。マスタコントローラ１のように、伝送制御回路１２がホストＣＰＵ１１と直接接続される構成にあっては、バスインタフェース３１は、ホストＣＰＵ１１から与えられる動作設定情報を内部レジスタ３１ａに保持する機能を備える。この動作設定情報は、例えば伝送開始、動作モード、タイムアウト時間などに関する情報を含む。
【００４０】
また、バスインタフェース３１は、伝送異常発生状態・回数などの情報を上記内部レジスタ３１ａに保持し、ホストＣＰＵ１１から読み出しを行い得るようにする。上記動作設定情報および伝送異常情報は、伝送ＩＦ・バスＩＦ入出力信号ライン３５を介して伝送インタフェース回路３２との間でやり取りされる。
【００４１】
なお、ホールコントローラ３やかごコントローラ４のように、伝送制御回路１２がホストＣＰＵ１１と接続しない他の構成では、バスインタフェース３１から初期設定完了後、定期的にデータ入出力動作を実施することになる。
【００４２】
ここで、伝送インタフェース回路３２には、後述する回路設定情報３９がバスインタフェース３１を介して入力される。
【００４３】
一方、図２乃至図４に示した共通のＲＡＭ１４へのアクセス要求があると、バスインタフェース３１はバスＩＦ・ＲＡＭ入出力信号ライン３６を介してＲＡＭインタフェース３３に接続する。
【００４４】
伝送インタフェース回路３２では、上述した動作設定情報をバスインタフェース３１から伝送ＩＦ・バスＩＦ入出力信号ライン３５を介して受けとり、伝送動作を開始する。この場合、伝送インタフェース回路３２は、ＲＡＭインタフェース３３に対して共通ＲＡＭ１４内の伝送設定データの読み出し要求を行うことにより、この伝送設定データをＲＡＭインタフェース３３から伝送ＩＦ・ＲＡＭ入出力信号ライン３８を介して取得する。この取得した伝送設定データに基づき、伝送ライン送信信号１６の出力と伝送ライン受信信号１７の入力を実施する。
【００４５】
ＲＡＭインタフェース３３では、伝送ＩＦ・ＲＡＭ入出力信号ライン３８とバスＩＦ・ＲＡＭ入出力信号ライン３６からの２種類の要求信号を受け取り、そのうち１つを選択し、ＲＡＭ入出力ライン２１を介して共通ＲＡＭ１４とのデータ入出力を行う。
【００４６】
また、図３に示すアドレス指定スイッチ２３や、図４に示す装置指定スイッチ２８のスイッチ入力情報２７は、バスインタフェース３１と伝送インタフェース回路３２の両方に入力される。
【００４７】
＜伝送インタフェース回路の構成＞  
次に、伝送制御回路１２に設けられた伝送インタフェース回路３２の内部構成について説明する。
【００４８】
図６は本システムにおける伝送インタフェース回路３２の内部構成を示すブロック図である。
【００４９】
伝送インタフェース回路３２は、シリアルデータ送受信回路４１、データ送受信制御回路４２、データ入出力動作回路５０および設定読み込み動作回路６０から構成される。また、上記データ送受信制御回路４２は、送受信制御回路４３、異常検出部４４、送信データ作成回路４５、データレジスタ４６、アドレスレジスタ４７、伝送動作アドレステーブル４８から構成される。
【００５０】
この伝送インタフェース回路３２において、設定読み込み動作回路６０は、図５に示したバスインタフェース３１から伝送ＩＦ・バス入出力信号ライン３５を介して送られる動作設定情報に基づいて、マスタ動作あるいはスレーブ動作であるのかを判定してデータ伝送動作を開始する。どちらの場合も、共通ＲＡＭ１４から読み出したデータ５８を送受信設定データ５６として取り込む。
【００５１】
（ａ）マスタ動作
ここで、マスタコントローラ１の場合、伝送インタフェース回路３２はマスタ動作を行う。マスタ動作では、伝送インタフェース回路３２内のデータ送受信制御部４２は、送受信設定データ５６に基づいてデータ内のスタートアドレスを送信アドレスとしてアドレスレジスタ４７に書き込み、これをアドレス送受信データ５７とする。
【００５２】
送信データ作成回路４５では、送受信制御回路４３から指令を受けてシリアル送信データ５３を作成し、シリアルデータ送受信回路４１に渡す。また、送受信制御回路４３では、送信要求信号５１をシリアルデータ送受信回路４１に出力してシリアル伝送を行う。これにより、シリアルデータ送受信回路４１では、送信データ作成回路４５から受け取ったシリアル送信データ５３をシリアル変換し、その変換後のデータを伝送ライン送信信号１６として出力する。
【００５３】
ここで、送受信設定データ５６の内容がデータ送信の場合、データ入出力動作回路５０が共通ＲＡＭ１４から送信データをＲＡＭ読み込みデータ５８として取り出し、送信データ５９として送信データ作成回路４５に渡す。送信データ作成回路４５は、送受信制御回路４３から指令を受けて上記送信データ５９を元にシリアル送信データ５３を作成し、シリアルデータ送受信回路４１に渡す。
【００５４】
また、送受信制御回路４３では、送信要求信号５１をシリアルデータ送受信回路４１に出力してシリアル伝送を行う。シリアルデータ送受信回路４１では、送信データ作成回路４５から受け取ったシリアル送信データ５３をシリアル変換して伝送ライン送信信号１６として出力する。
【００５５】
一方、送受信設定データ５６の内容がデータ受信の場合、送受信制御回路４３は、受信要求信号５２をシリアルデータ送受信回路４１に送る。シリアルデータ送受信回路４１では、伝送ライン受信信号１７中の受信データをシリアル／パラレル変換し、シリアル受信データ５４として取り出す。このシリアル受信データ５４を送受信制御回路４３からの指令でデータレジスタ４６に書き込む。
【００５６】
データ受信が行われると、データ入出力動作回路５０は、伝送ＩＦ・ＲＡＭ入出力信号ライン３８上にＲＡＭ書き込み要求をセットし、共通ＲＡＭ１４への保存も実行する。また、受信実行中は異常検出部４４にて読み出しデータのチェック・読み出し時間のタイムアウトチェックが行われ、異常発生時の伝送処理の打ち切り、異常データの保管処理指令の作成が行われる。
【００５７】
設定読み込み動作回路６０は、アドレス送信・データ送受信が終わると、アドレスレジスタの値を１つ増やし、次のアドレスのデータの処理を行う。アドレス値が設定データ内の終了アドレス値となった場合は、設定読み込み動作回路６０は、次の設定データを読み込む動作を行い、伝送動作を続けていく。
【００５８】
（ｂ）スレーブ動作
ホールコントローラ２やかごコントローラ３の場合、伝送インタフェース回路３２はスレーブ動作を行う。スレーブ動作であれば、伝送インタフェース回路３２のデータ送受信制御回路４２は、送受信設定データ５６を読み出した後で、アドレス受信待ちとなる。読み出したデータがアドレスであれば、データ送受信制御回路４２は、アドレスレジスタ４７にアドレス受信データを保存し、伝送動作アドレステーブル４８にアドレス値が登録データであるかを判断する。
【００５９】
なお、この伝送インタフェース回路３２に設けられた伝送動作アドレステーブル４８にはスイッチ入力情報２７が入力される。ホールコントローラ３であれば、そのスイッチ入力情報２７は伝送動作有無情報として使用される。
【００６０】
また、この伝送インタフェース回路３２に設けられたシリアルデータ送受信回路４１には回路設定情報３９が入力され、その回路設定情報３９によってノイズ除去方式が変更される。
【００６１】
＜シリアルデータ送受信回路の構成＞  
次に、伝送インタフェース回路３２に設けられたシリアルデータ送受信回路４１の内部構成について説明する。
【００６２】
図７は本システムにおけるシリアルデータ送受信回路４１の内部構成を示すブロック図である。
【００６３】
シリアルデータ送受信回路４１は、送受信制御回路６１、シフトレジスタ６２、パリティ作成チェック回路６３、送信バッファ６４からなる。さらに、このシリアルデータ送受信回路４１には、ノイズ除去回路６５と伝送パターン保存ＲＡＭ６６が設けられている。
【００６４】
（ａ）データ送信時
データ送信時において、シリアルデータ送受信回路４１は、図４に示すデータ送受信制御回路４２から受け取ったシリアル送信データ５３をシリアル変換し、その変換後のデータを伝送ライン送信信号１６として出力する。
【００６５】
送受信制御回路６１は、データ送受信制御回路４２から送信要求信号５１を受け取ったときに、シリアル送信データ５３の取り込みを示すシフトレジスタ制御信号６７をシフトレジスタ６２に出力する。
【００６６】
その後、送受信制御回路６１は、所定のフォーマットに従い、送信バッファ６４に送信バッファ制御信号６９を出力する。これにより、シフトレジスタ６２から出されるシフト送受信信号６８とパリティ作成チェック回路６３から出されるパリティ送信信号７０が選択されて、伝送ライン送信信号１６が送出されることになる。この時、送受信制御回路６１は、シフトレジスタ６２とパリティ作成チェック回路６３に対して、送信データ内容に応じたシフトレジスタ制御信号６７とパリティ回路制御信号７１をそれぞれに出力している。
【００６７】
（ｂ）データ受信時
データ受信時において、シリアルデータ送受信回路４１は、伝送ライン受信信号１７に含まれる受信データをシリアル／パラレル変換し、その変換後のデータをシリアル受信データ５４として取り出す。
【００６８】
ここで、本システムにおいて、伝送ライン受信信号１７は、まず、伝送パターン保存ＲＡＭ６６に保存された伝送パターンと比較、修正された後、ノイズ除去受信信号７３としてシフトレジスタ６２に与えられる。パリティ作成チェック回路６３は、シフトレジスタ６２から出力されるシフト送受信信号６８を用いてパリティチェックを行う。
【００６９】
また、送受信制御回路６１は、シフトレジスタ６２に対してシフトレジスタ制御信号６７、パリティ作成チェック回路６３に対してパリティ回路制御信号７１を出力してデータ送受信制御を行う。さらに、送受信制御回路６１は、ノイズ除去回路６５に対してノイズ除去制御信号７２を出力することにより、このノイズ除去回路６５によるノイズ除去動作を制御する。
【００７０】
次に、本システムのノイズ除去動作について詳しく説明する。
【００７１】
（ａ）ノイズ除去構成の可変化
各コントローラ１，３，４において、シリアルデータ送受信回路４１のデータ受信側にノイズ除去回路６５が設けられている。このノイズ除去回路６５は、他のコントローラから伝送ライン５を介してデータを受信した際に、その受信データに含まれるノイズ成分を除去する機能を備える。
【００７２】
ここで、本システムでは、ノイズ除去回路６５に対して回路設定情報３９を与えることで、ノイズ除去構成を変更することができる。「ノイズ除去構成」を変更するとは、具体的には、以下のような項目を変更することを言う。
【００７３】
１．受信データのサンプリング間隔
２．受信データのサンプリング周期
３．データ使用範囲
すなわち、ノイズ除去回路６５では、受信データを所定の間隔でサンプリングして得たデータのパターンと、上記伝送パターン保存ＲＡＭ６６に保存された伝送パターンとを比較することで、当該受信データに含まれるノイズ成分を抽出して除去する。このときのサンプリング間隔やサンプリング周期、あるいは、比較対象とするデータの使用範囲を外部から与えられる回路設定情報３９によって変更することで、受信データに対して異なるノイズ除去処理が行われることになる。
【００７４】
したがって、伝送エラーの特性に応じて、上記各項目を変更することにより、システムの接続構成などによって異なるノイズ成分を適切に除去して正常なデータ伝送を実現できる。
【００７５】
（ｂ）ノイズ除去回路のパラメータの最適化
ノイズ除去回路６５では、回路内部にパラメータを持ち、そのパラメータによってノイズ除去特性を変えている。ここで言う「パラメータ」とは、受信データに対して施すノイズ除去処理に用いられるものであり、具体的には、上述したサンプリング間隔、サンプリング周期、データ使用範囲の設定値のことである。
【００７６】
マスタコントローラ１では、伝送制御回路１２にて伝送エラーの発生状況を検出すると、ホストＣＰＵ１１にて一定のエラー発生率以下になるようにローカルバス２０を通じて伝送制御回路１２に対してノイズ除去回路６５のパラメータを変更する指令を送る。この変更指令に従って、図５に示す伝送制御回路１２内部のバスインタフェース３１から回路設定情報３９を通じてノイズ除去回路６５内のパラメータを変更する。
【００７７】
また、ホールコントローラ３とかごコントローラ４に対しては、マスタコントローラ１にて伝送エラーの発生状況を検出し、一定のエラー発生率以下になるように伝送データにノイズ除去回路６５内のパラメータを変更するための情報を含ませる。これにより、ホールコントローラ３とかごコントローラ４において、図５に示す伝送制御回路１２内部のバスインタフェース回路３１が伝送データを受信したタイミングで、回路設定情報３９を通じてノイズ除去回路６５内のパラメータを変更する。
【００７８】
このように、伝送エラーの発生状況に応じてノイズ除去回路６５内のパラメータが最適化される。したがって、システムの接続構成などによって異なるノイズ成分を適切に除去して正常なデータ伝送を実現できる。
【００７９】
（ｃ）ノイズ除去回路の可変化
本システムの別の機能では、マスタコントローラ１にて伝送エラーの発生状況を検出し、一定のエラー発生率以下になるように、ホストＣＰＵ１１から回路変更指令を出力してノイズ除去回路６５の回路構成を変更する。「回路構成」を変更するとは、具体的にはノイズ除去回路６５のフィルタ特性を変更したり、フィードバック機能を追加するなど、回路構成的にノイズ除去の構成を変更することを言う。
【００８０】
図８にノイズ除去回路６５のフィルタ特性を変更する場合の一例を示す。図８（ａ）は変更前の構成、同図（ｂ）は変更後の構成を示している。また、図９にノイズ除去回路６５にフィードバック機能を追加する場合の一例を示す。図９（ａ）は変更前の構成、同図（ｂ）は変更後の構成を示している。
【００８１】
ノイズ除去回路６５は、デジタルフィルタ回路８１および受信サンプリング回路８２を備える。デジタルフィルタ回路８１は、指定された周波数帯の信号のみ通過可能として、それ以外の周波数帯域の信号をノイズ成分としてカットする。受信サンプリング回路８２は、このデジタルフィルタ回路８１を通じて得られた受信データをサンプリングする。上述したように、このサンプリングによって得られたデータが伝送パターン保存ＲＡＭ６６に保存された伝送パターンと比較、修正された後、ノイズ除去受信信号７３としてシフトレジスタ６２に与えられることになる。
【００８２】
ここで、マスタコントローラ１では、伝送制御回路１２にて伝送エラーの発生状況を検出すると、ホストＣＰＵ１１にて一定のエラー発生率以下になるようにローカルバス２０を通じて伝送制御回路１２に対してノイズ除去回路６５の回路構成を変更する指令を送る。この変更指令に従って、図５に示す伝送制御回路１２内部のバスインタフェース３１から回路設定情報３９を通じてノイズ除去回路６５の回路構成が変更される。
【００８３】
図８の例では、変更前はデジタルフィルタ回路８１が１０ＭＨｚ以下の信号を通すローパスフィルタの構成であったのに対し、１０Ｈｚ〜１０ＫＨｚの信号を通過帯域とするバンドバスフィルタの構成に変更されている。また、図９の例では、デジタルフィルタ回路８１の出力をフィードバックする構成に変更されている。どのような回路構成に変更するのかは、例えばエラー発生状況とそれに対処する回路構成とが定められた図示せぬテーブルを参照するなどして決定される。
【００８４】
また、ホールコントローラ３とかごコントローラ４に対しては、マスタコントローラ１にて伝送エラーの発生状況を検出し、一定のエラー発生率以下になるように伝送データにノイズ除去回路６５の回路構成を変更するための情報を含ませる。これにより、ホールコントローラ３とかごコントローラ４において、図５に示す伝送制御回路１２内部のバスインタフェース回路３１が上記伝送データを受信したタイミングで、回路設定情報３９を通じてノイズ除去回路６５の回路構成を変更する。
【００８５】
このように、伝送エラーに応じてノイズ除去回路６５の回路構成を最適化することで、上記パラメータを最適化した場合と同様に、システムの接続構成などによって異なるノイズ成分を適切に除去して正常なデータ伝送を実現できる。
【００８６】
（ｄ）外部機器からの回路構成の変更
本システムの別の機能では、マスタコントローラ１にて検出される伝送エラーの発生状況を設定用ＰＣ６にてモニタする。その際に、モニタ監視者が伝送エラーの発生状況を確認し、その伝送エラーの発生状況に適した回路構成を選択し、設定用ＰＣ６を通じてマスタコントローラ１に指示を出す。
【００８７】
マスタコントローラ１内のホストＣＰＵ１１は、この指令を受け取ることで、上記選択された回路構成を示す情報を伝送制御回路１２に対して送出することで、ノイズ除去回路６５の回路構成を変更する。
【００８８】
また、ホールコントローラ３とかごコントローラ４に対しては、設定用ＰＣ６からの指令をマスタコントローラ１内のホストＣＰＵ１１に与え、ホストＣＰＵ１１からの伝送データの中に回路構成の変更情報を含み入れる。そして、伝送制御回路１２内部のバスインタフェース回路３１が上記伝送データを受信したタイミングで、回路設定情報３９を通じてノイズ除去回路６５の回路構成を変更する。
【００８９】
このように、外部機器である設定用ＰＣ６から指示を出してノイズ除去回路６５の回路構成を変更することでも、受信データに含まれるノイズ成分を適切に除去して正常なデータ伝送を実現できる。
【００９０】
なお、ここでは回路構成を変更する場合を想定して説明したが、設定用ＰＣ６から指示を出してノイズ除去回路６５のパラメータを変更することでも良い。
【００９１】
（ｅ）外部機器によるノイズ除去回路の最適化
本システムの別の機能では、マスタコントローラ１にて検出される伝送エラーの発生状況を設定用ＰＣ６にてモニタする。その際に、当該設定用ＰＣ６に搭載されたソフトウェアにより、予め設定用ＰＣ６に保存された回路構成情報の中から最適な回路構成を自動選択する。そして、この選択した回路構成を示す情報を設定用ＰＣ６からマスタコントローラ１内のホストＣＰＵ１１に与えて、ノイズ除去回路６５の回路構成を変更する。
【００９２】
また、ホールコントローラ３とかごコントローラ４に対しては、設定用ＰＣ６からの回路構成情報をマスタコントローラ１内のホストＣＰＵ１１に与え、ホストＣＰＵ１１からの伝送データ中に含み入れる。そして、伝送制御回路１２内部のバスインタフェース回路３１が上記伝送データを受信したタイミングで、回路設定情報３９を通じてノイズ除去回路６５の回路構成を変更する。
【００９３】
図１０は本システムにおけるノイズ除去回路の最適化処理を示すフローチャートである。
【００９４】
今、外部機器である設定用ＰＣ６が伝送エラーの発生状況に応じてノイズ除去回路６５を最適化する場合を想定して説明する。
【００９５】
設定用ＰＣ６は、まず、ノイズ除去回路６５を標準的な回路構成とするべく、その回路構成情報をマスタコントローラ１内のホストＣＰＵ１１に与えて、ノイズ除去回路６５の回路構成を設定する（ステップＡ１１）。具体的には、図８に示したように、ノイズ除去回路６５のフィルタ構成を標準設定して、例えば１０ＭＨｚ以下の信号を通すような構成としておく。
【００９６】
各コントローラ１，３，４間でデータ伝送処理が実行されると（ステップＡ１２）、設定用ＰＣ６はその間に発生した伝送エラーをマスタコントローラ１から取得して、その発生率を算出する（ステップＡ１３）。
【００９７】
ここで、上記伝送エラーの発生率が規定値を超えた場合には（ステップＡ１４のＮｏ）、設定用ＰＣ６は、伝送エラーの発生率を上記規定値以下に抑えるようにノイズ除去回路６５の回路構成を変更する（ステップＡ１５）。すなわち、図８の例で言えば、ノイズ除去回路６５のフィルタ構成を１０Ｈｚ〜１０ＫＨｚの信号のみ通すような構成に変更することで、ノイズ除去能力を上げるようにする。
【００９８】
このように、外部機器である設定用ＰＣ６にて伝送エラーの発生状況を監視し、その伝送エラーの発生状況に応じてノイズ除去回路６５の回路構成を最適化することで、受信データに含まれるノイズ成分を適切に除去して正常なデータ伝送を実現できる。
【００９９】
なお、ここではノイズ除去回路６５の回路構成を最適化する場合を想定して説明したが、ノイズ除去回路６５のパラメータを最適化することでも良い。
【０１００】
（ｆ）ノイズ除去回路の最適データのデータベース化
図１に示すように、上位制御コントローラ８は、ノイズ除去回路用のデータベース１０を持ち、マスタコントローラ１に上位コントローラ接続ＬＡＮ９を介して接続される。上記データベース１０には、図１１に示すように、「構成番号」，「構成名称」，「回路構成情報」，「回路パラメータ情報」，「適応装置番号情報」，「適応履歴情報」といったノイズ除去回路６５の回路構成に関する情報が記憶されている。
【０１０１】
ここで、マスタコントローラ１内のホストＣＰＵ１１によってエラー発生状況が検出されると、上位制御コントローラ８では、そのエラー発生状況をモニタする。その際、モニタ監視者が上記データベース１０の中からエラー発生状況に応じた最も適した回路構成を選び、マスタコントローラ１に指令を出す。
【０１０２】
マスタコントローラ１内のホストＣＰＵ１１は、この指令を受け取ることで、上記選択された回路構成を示す情報を伝送制御回路１２に対して送出することで、ノイズ除去回路６５の回路構成を変更する。
【０１０３】
また、ホールコントローラ３とかごコントローラ４に対しては、上位制御コントローラ８からの回路構成情報をマスタコントローラ１内のホストＣＰＵ１１に与え、ホストＣＰＵ１１からの伝送データ中に含み入れる。そして、伝送制御回路１２内部のバスインタフェース回路３１が上記伝送データを受信したタイミングで、回路設定情報３９を通じてノイズ除去回路６５の回路構成を変更する。
【０１０４】
このように、予めデータベース１０を用意しておくことにより、エラー発生状況に応じた最適な回路構成にノイズ除去回路６５を変更することができる。これにより、受信データに含まれるノイズ成分を適切に除去して正常なデータ伝送を実現できる。
【０１０５】
なお、ここではノイズ除去回路６５の回路構成を最適化する場合を想定して説明したが、ノイズ除去回路６５のパラメータを最適化することでも良い。
【０１０６】
（ｇ）ノイズ除去回路の最適データのデータベースからの自動選択
図１に示すように、上位制御コントローラ８は、ノイズ除去回路用のデータベース１０を持ち、マスタコントローラ１に上位コントローラ接続ＬＡＮ９を介して接続される。上記データベース１０には、図１１に示すように、「構成番号」，「構成名称」，「回路構成情報」，「回路パラメータ情報」，「適応装置番号情報」，「適応履歴情報」といったノイズ除去回路６５の回路構成に関する情報が記憶されている。
【０１０７】
ここで、マスタコントローラ１内のホストＣＰＵ１１によってエラー発生状況が検出されると、上位制御コントローラ８では、このエラー発生状況に基づいてデータベース１０の中から最も適した回路構成を当該上位制御コントローラ８に搭載されたソフトウェアにより自動選択する。そして、この選択した回路構成に変更するべく、マスタコントローラ１に対して指令を出す。
【０１０８】
マスタコントローラ１内のホストＣＰＵ１１は、この指令を受け取ることで、上記選択された回路構成を示す情報を伝送制御回路１２に対して送出することで、ノイズ除去回路６５の回路構成を変更する。
【０１０９】
また、ホールコントローラ３とかごコントローラ４に対しては、上位制御コントローラ８からの回路構成情報をマスタコントローラ１内のホストＣＰＵ１１に与え、ホストＣＰＵ１１からの伝送データ中に含み入れる。そして、伝送制御回路１２内部のバスインタフェース回路３１が上記伝送データを受信したタイミングで、回路設定情報３９を通じてノイズ除去回路６５の回路構成を変更する。
【０１１０】
図１２は本システムにおけるデータベースを利用したノイズ除去回路の最適化処理を示すフローチャートである。
【０１１１】
今、外部機器である上位制御コントローラ８が伝送エラーの発生状況に応じてノイズ除去回路６５を最適化する場合を想定して説明する。
【０１１２】
上位制御コントローラ８は、まず、ノイズ除去回路６５を標準的な回路構成とするべく、その回路構成情報をマスタコントローラ１内のホストＣＰＵ１１に与えて、ノイズ除去回路６５の回路構成を設定する（ステップＢ１１）。具体的には、図８に示したように、ノイズ除去回路６５のフィルタ構成を標準設定して、例えば１０ＭＨｚ以下の信号を通すような構成としておく。
【０１１３】
各コントローラ１，３，４間でデータ伝送処理が実行されると（ステップＢ１２）、上位制御コントローラ８はその間に発生した伝送エラーをマスタコントローラ１から取得し、その発生率を算出する（ステップＢ１３）。
【０１１４】
ここで、上記伝送エラーの発生率が規定値を超えた場合には（ステップＢ１４のＮｏ）、上位制御コントローラ８は、データベース１０の中から当該伝送エラーの発生状況に応じた最適な回路構成を検索する（ステップＢ１５）。
【０１１５】
上述したように、データベース１０には、予めノイズ除去回路６５の回路構成に関する情報が記憶されている。その中から最も適した回路構成を伝送エラーの発生状況から判断して、上位制御コントローラ８からマスタコントローラ１に通知することで、ノイズ除去回路６５の回路構成を変更する（ステップＢ１６）。すなわち、図８の例で言えば、ノイズ除去回路６５のフィルタ構成を１０Ｈｚ〜１０ＫＨｚの信号のみ通すような構成に変更することで、ノイズ除去能力を上げるようにする。
【０１１６】
このように、外部機器である上位制御コントローラ８にデータベース１０を備え、伝送エラーの発生状況に応じてデータベース１０の中から最適な回路構成を選択することでも、上記同様にノイズ除去回路６５を最適化できる。これにより、受信データに含まれるノイズ成分を適切に除去して正常なデータ伝送を実現できる。
【０１１７】
なお、ここではノイズ除去回路６５の回路構成を最適化する場合を想定して説明したが、ノイズ除去回路６５のパラメータを最適化することでも良い。
【０１１８】
要するに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の形態を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を省略してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【０１１９】
【図１】図１は本発明の一実施形態に係るエレベータの伝送制御システムの構成を示すブロック図である。
【図２】図２は同実施形態の伝送制御システムにおけるマスタコントローラの内部構成を示すブロック図である。
【図３】図３は同実施形態の伝送制御システムにおけるホールコントローラの内部構成を示すブロック図である。
【図４】図４は同実施形態の伝送制御システムにおけるかごコントローラの内部構成を示すブロック図である。
【図５】図５は同実施形態の伝送制御システムにおける伝送制御回路の内部構成を示すブロック図である。
【図６】図６は同実施形態の伝送制御システムにおける伝送インタフェース回路の内部構成を示すブロック図である。
【図７】図７は同実施形態の伝送制御システムにおけるシリアルデータ送受信回路の内部構成を示すブロック図である。
【図８】図８は同実施形態の伝送制御システムにおけるノイズ除去回路のフィルタ特性を変更する場合の一例を示す図であり、図８（ａ）は変更前の構成、同図（ｂ）は変更後の構成を示す図である。
【図９】図９は同実施形態の伝送制御システムにおけるノイズ除去回路にフィードバック機能を追加する場合の一例を示す図であり、図９（ａ）は変更前の構成、同図（ｂ）は変更後の構成を示す図である。
【図１０】図１０は同実施形態の伝送制御システムにおけるノイズ除去回路の最適化処理を示すフローチャートである。
【図１１】図１１は同実施形態の伝送制御システムにおける上位制御コントローラに備えられたデータベースの一例を示す図である。
【図１２】図１２は同実施形態の伝送制御システムにおけるデータベースを利用したノイズ除去回路の最適化処理を示すフローチャートである。
【符号の説明】
【０１２０】
１…マスタコントローラ、２…スレーブコントローラ、３…ホールコントローラ、４…かごコントローラ、５…伝送ライン、６…設定用ＰＣ、７…パソコン接続伝送ライン、８…上位制御コントローラ、９…上位コントローラ接続ＬＡＮ、１１…ホストＣＰＵ、１２…伝送制御回路、１３…ＲＳ４８５インタフェース、１４…共通ＲＡＭ、１５…バス制御信号、１６…伝送ライン送信信号、１７…伝送ライン受信信号、２０…ローカルバス、２１…ＲＡＭ入出力ライン、２２…押しボタン表示ＬＥＤ、２３…アドレス指定スイッチ、２７…スイッチ入力情報、２８…装置指定スイッチ、３１…バスインタフェース、３２…伝送インタフェース回路、３３…ＲＡＭインタフェース、３４…ＲＯＭインタフェース、３５…伝送ＩＦ・バスＩＦ入出力信号ライン、３６…バスＩＦ・ＲＡＭ入出力信号ライン、３８…伝送ＩＦ・ＲＡＭ入出力信号ライン、３９…回路設定情報、４１…シリアルデータ送受信回路、４２…データ送受信制御、４３…送受信制御回路、４４…ＣＲＣ作成チェック回路、４５…送信データ作成回路、４６…データレジスタ、４７…アドレスレジスタ、４８…伝送動作アドレステーブル、５０…データ入出力動作回路、５１…送信要求信号、５２…受信要求信号、５３…シリアル送信データ、５４…シリアル受信データ、５５…受信データ、５６…送受信設定データ、５７…アドレス送受信データ、５８…ＲＡＭ読み込みデータ、５９…送信データ、６０…設定読み込み動作回路、６１…送受信制御回路、６２…シフトレジスタ、６３…パリティ作成チェック回路、６４…送信バッファ、６５…ノイズ除去回路、６７…シフトレジスタ制御信号、６８…シフト送受信信号、６９…送信バッファ制御信号、７０…パリティ送信信号、７１…パリティ回路制御信号、７２…ノイズ除去回路制御信号、７３…ノイズ除去後のライン受信信号、８１…デジタルフィルタ回路、８２…受信サンプリング回路。
【図１】
2007036588.tif 000003
【図２】
2007036588.tif 000004
【図３】
2007036588.tif 000005
【図４】
2007036588.tif 000006
【図５】
2007036588.tif 000007
【図６】
2007036588.tif 000008
【図７】
2007036588.tif 000009
【図８】
2007036588.tif 000010
【図９】
2007036588.tif 000011
【図１０】
2007036588.tif 000012
【図１１】
2007036588.tif 000013
【図１２】
2007036588.tif 000014