(57)【要約】【課題】貫通電極、及び再配置配線を形成した後であっても、電気特性検査を実施できる半導体装置、及び半導体装置の電気特性検査方法を提供する。【解決手段】基板１０と、基板１０の能動面１０ａ側に設けられた第１電極パッド１１と、基板１０を貫通するとともに第１電極パッド１１の底面側に当接して形成される少なくとも１つの貫通電極３０と、を備える半導体装置１００である。第１電極パッド１１上には絶縁層１４，１７が設けられていて、第１電極パッド１１には、第１電極パッド１１上に直接、あるいは第１電極パッド１１から引き出された再配置配線１６を介して設けられた第２電極パッド２０が、絶縁層１４，１７の表面に露出した状態に設けられている。【選択図】図１
2007158042.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板の能動面側に設けられた第１電極パッドと、前記基板を貫通するとともに前記第１電極パッドの底面側に当接して形成される少なくとも１つの貫通電極と、を備える半導体装置であって、
前記第１電極パッド上には絶縁層が設けられていて、
前記第１電極パッドには、該第１電極パッド上に直接、あるいは前記第１電極パッドから引き出された再配置配線を介して設けられた第２電極パッドが、前記絶縁層の表面に露出した状態に設けられてなることを特徴とする半導体装置。
【請求項２】
前記第２電極パッドが、電気特性検査用パッドとして用いられることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第２電極パッドが直接設けられた前記第１電極パッドの底面側に、前記貫通電極が当接していることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第１電極パッド上に直接設けられている前記第２電極パッドの大きさは、前記再配置配線を介して設けられる前記第２電極パッドの大きさよりも小さくなっていることを特徴とする請求項３に記載の半導体装置。
【請求項５】
請求項１〜４のいずれか一項に記載の半導体装置を用いて、該半導体装置の能動面と反対の裏面側を支持基板に保持し、前記第２電極パッドに対し電気特性検査を行うことを特徴とする半導体装置の電気特性検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、及び半導体装置の検査方法に関する。
【背景技術】
【０００２】
近年、半導体装置が実装される電子機器等は、小型化及び多機能化がさらに求められており、半導体装置の三次元実装技術が開発されている。三次元実装技術では、半導体基板の上下面を導通させる貫通電極を備えた半導体装置を積層することで高密度実装を図る技術である。
【０００３】
このような貫通電極を備えた半導体装置を形成する技術として、集積回路等が形成された半導体基板の能動面側から孔部を形成し、該孔部に導電部材を埋め込んだ後、前記能動面の反対の裏面側から前記半導体基板を薄厚化することで、前記導電部材を裏面側に露出させ貫通電極とする方法がある（例えば、特許文献１参照）。
また、上記特許文献中には、半導体装置に例えばプローブによる電気特性検査を行うことで、この半導体装置の品質を保証し、半導体装置を搭載するデバイスの歩留まりを向上させ、デバイスの低コスト化を図る方法も開示されている。この電気特性検査は、例えば基板の能動面側、及び裏面側に露出した貫通電極にプロービングすることで電気的検査を行っている。そして、この電気特性検査を採用するためには、貫通電極を形成する必要の無い電極パッドにも前記貫通電極を形成しなければならない。一般的に、能動面側から貫通電極を形成する場合、電極パッドを貫通して半導体基板に孔部を形成している。しかしながら、電極パッドは積層膜から形成されているので、貫通孔を形成するにはエッチングプロセスが煩雑となって生産性が低下し、コスト面で問題があった。
【特許文献１】特開２００５−５１１４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そのため、前記貫通電極を形成する際に、基板の裏面側から必要な電極パッドにのみ当接する孔部を設け、該孔部に貫通電極を形成することにより製造工程を簡略化し、生産性を高めることが考えられる。ところで、このように裏面側から形成された貫通電極を備えた半導体装置の能動面に、デバイスを実装する場合、半導体基板（基板）の能動面上に再配置配線を形成し、前記デバイスの端子配置に電極パッドを対応させる必要がある。また、再配置配線に前記デバイスに接続される外部接続端子を形成する際には、半導体基板の能動面側に絶縁層を設けて、例えば半導体基板が熱膨張した際に前記デバイスと外部接続端子との間に生じる応力を緩和するようにしている。なお、貫通電極が当接する電極パッドについては、その一部又は全部が前記他のデバイスに対して接続されることがないことから、その表面が絶縁層により覆われた状態となっていた。すなわち、貫通電極が当接した前記電極パッドに対しては、基板の裏面側で導通可能となっているために、能動面側に導電部を設ける必要がないと考えられるからである。
【０００５】
ところで、このような半導体装置に対しても、上述した電気特性検査を行う必要がある。
しかしながら、このような半導体装置は、各電極パッドに導通する端子が半導体基板の能動面及び裏面側の両面側に設けられているため、半導体基板の両面側に対しプロービングを行わなければならず、検査工程が煩雑となってしまう。
【０００６】
本発明はこのような事情に鑑みてなされたものであって、基板の裏面側から設けられた貫通電極を有した、電気特性検査を容易に行うことができる、半導体装置、及び半導体装置の電気特性検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の半導体層は、基板と、該基板の能動面側に設けられた第１電極パッドと、前記基板を貫通するとともに前記第１電極パッドの底面側に当接して形成される少なくとも１つの貫通電極と、を備える半導体装置であって、前記第１電極パッド上には絶縁層が設けられていて、前記第１電極パッドには、該第１電極パッド上に直接、あるいは前記第１電極パッドから引き出された再配置配線を介して設けられた第２電極パッドが、前記絶縁層の表面に露出した状態に設けられてなることを特徴とする。
【０００８】
本発明の半導体装置によれば、第１電極パッド上に直接、あるいは前記第１電極パッドから引き出された再配置配線を介して設けられた第２電極パッドが基板の能動面側に設けられた絶縁層の表面に露出しているので、第２電極パッドを例えばプロービングする際の電気特性検査用の端子として利用可能となる。
ここで、例えば、第１電極パッド上に直接設けられる第２電極パッド、及び再配置配線を介して設けられる第２電極パッドの上面をそれぞれ同一面上に設定すれば、プロービング時の各端子面での段差が無くなって、より確実なプロービングが可能となる。ここで、第１電極パッドの底面側に当接して形成された貫通電極は、基板の能動面と反対の裏面側から形成されたものとなっている。
したがって、裏面側から形成された貫通電極を有した半導体装置であっても、上述したように能動面側に配置された第２電極パッドに対しプロービングすることで簡便かつ確実な電気特性検査が可能となり、品質保証、及び信頼性の高いものとなる。
【０００９】
また、前記半導体装置においては、前記第２電極パッドが、電気特性検査用パッドとして用いられるのが好ましい。
このようにすれば、上述したように能動面側に配置された第２電極パッドに対しプロービングすることで、半導体装置に対する電気特性検査が容易なものとなる。
【００１０】
また、前記半導体装置においては、前記第２電極パッドが直接設けられた前記第１電極パッドの底面側に、前記貫通電極が当接しているのが好ましい。
ここで、貫通電極は、基板の裏面側に実装するデバイスとの接続に利用されるので、前記貫通電極が当接した第１電極パッド上に設けられた第２電極パッドは、電気特性検査用端子としてのみ利用することができ、再配置配線を介して設けられた第２電極パッドを能動面側に実装されたデバイスとの外部接続端子として利用することができる。
そこで、本発明を採用すれば、電気特性検査用端子として利用される第２電極パッドが第１電極パッド上に直接形成されているので、基板上のスペースを再配置配線を引き回すのに有効に利用でき、外部接続端子として利用する第２電極パッドを所望の位置に配置することができる。したがって、能動面側に実装するデバイスに対応した自由度の高い再配置配線の引き回しが可能となる。
【００１１】
このとき、前記第１電極パッド上に直接設けられている前記第２電極パッドの大きさは、前記再配置配線を介して設けられる前記第２電極パッドの大きさよりも小さくなっているのがより好ましい。
このようにすれば、電気特性検査用端子としてのみ利用する第２電極パッドが外部接続端子として利用する第２電極パッドよりも小さくなっているので、上述したような再配置配線を引き回すスペースがより大きくなり、外部接続端子として機能する第２電極パッドを配置する際の自由度がより向上する。
【００１２】
本発明の半導体装置の電気特性検査方法は、上記半導体装置を用いて、該半導体装置の能動面と反対の裏面側を支持基板に保持し、前記第２電極パッドに対し電気特性検査を行うことを特徴とする。
【００１３】
本発明の半導体装置の電気特性検査方法によれば、例えばプロービングによる電気特性検査を行う場合、支持基板に半導体装置を保持した状態のもとで基板の電気特性検査を行うことで基板の反りを防止し、反りによるプロービング不良や半導体装置の割れ等といった不具合を防止している。また、上述した半導体装置を用いているので、例えば第２電極パッドを電気特性検査時の検査用端子として用いることで、簡便かつ確実な電気特性検査を行うことができる。
特に、例えば前記半導体装置が第１電極パッド上に直接設けられる第２電極パッド、及び第１電極パッドから引き出された再配置配線を介して設けられる第２電極パッドの上面が同一面上に配置されたものとなっている場合、プロービング時に各端子面間で段差が生じることがなく、より確実なプロービングが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下に、本発明の半導体装置の一実施形態について図面を参照して説明する。ここで、図１は、本実施形態における半導体装置の側断面構造を示す図であり、同図中符号１００が半導体装置である。図２は、半導体装置１００の能動面１０ａ側における平面図を示すものであって、図１におけるＡ−Ａ線矢視による半導体装置１００の側断面図である。
【００１５】
（半導体装置）
図１，図２に示すように半導体装置１００は、トランジスタやメモリ素子などの半導体素子からなる集積回路（図示せず）を形成してなるシリコンからなる基板１０と、この基板１０の能動面１０ａ側、すなわち前記集積回路を形成した側に設けられた第１電極パッド１１と、前記基板１０を貫通するとともに前記第１電極パッド１１の底面側に当接して形成された少なくとも１つの貫通電極３０とを備えたものである。
【００１６】
前記能動面１０ａ上には、図１に示すようにパッシベーション膜として機能する前記第１絶縁層（絶縁層）１４が形成されており、この第１絶縁層１４上に第２絶縁層（絶縁層）１７が順に積層されている。そして、前記第２絶縁層１７の表面には、前記第１電極パッド１１上に直接、あるいは前記第１電極パッド１１から引き出された再配置配線１６を介して設けられた第２電極パッド２０が、それぞれ露出した状態に設けられている。なお、前記第１電極パッド１１に接続された再配置配線１６は、前記電極パッド１１のピッチを変換して再配置を行っている。
【００１７】
上記第１絶縁層１４や第２絶縁層１７を形成するための樹脂としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等が用いられる。なお、第１絶縁層１７については、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の無機絶縁材料によって形成することもできる。
【００１８】
前記第２絶縁層１７には、開口部１７ａが形成されていて、この開口部１７ａには、直接あるいは再配置配線１６を介して設けられることで第１電極パッド１１に電気的に接続する前記第２電極パッド２０が露出した状態に設けられている。
【００１９】
なお、本実施形態では、前記第２電極パッド２０は、半導体装置１００の基板１０に設けられている集積回路に対しての各種の電気特性検査（電気的な機能検査や機能調整等）際に、検査や調整用のプローブと電気的に接続される電気特性検査用のパッドとして用いられている。よって、能動面１０ａ側に配置された第２電極パッド２０に対し、例えばプロービングすることで、半導体装置１００に対する電気特性検査を容易に行うことができる。
【００２０】
また、第１電極パッド１１上に直接設けられた第２電極パッド２０、及び再配置配線１６を介して設けられた電極パッド２０がそれぞれ前記第２絶縁層１７における同一面上に設けられていて、これによりプロービング時の各端子面での段差が無くなり確実なプロービングが可能となっている。
【００２１】
上述したように、前記第２電極パッド２０は、前記第１電極パッド１１上に直接、あるいは再配置配線１６を介して前記第１電極パッド１１に電気的に接続されている。
前記第１電極パッド１１は、基板１０の前記集積回路に直接導通して形成されたもので、図２に示すように矩形状の基板１０の周辺部に複数が配列して設けられている。なお、図２中においては、前記第２絶縁層１７の図示を省略している。
【００２２】
前記第１電極パッド１１の一部には、底面側に貫通電極３０が当接した状態に設けられている。具体的に本実施形態に係る半導体装置１００では、前記基板１０の外周辺の中央部に配置された第１電極パッド１１の底面側（基板１０に対向する側）に貫通電極３０が当接した状態に設けられている。図１に示したように、前記貫通電極３０には、上記半導体チップを実装するための電極パッド３０ａが設けられている。
【００２３】
そして、前記貫通電極３０が当接する第１電極パッド１１には、該第１電極パッド１１上に直接第２電極パッド２０が設けられている。
前記貫通電極３０は、後述するように基板１０の裏面（能動面１０ａの反対側の面）１０ｂから形成されたものであって、半導体装置１００の裏面１０ｂ側に例えば半導体チップ等のデバイスを実装する際の接続端子として用いられる。
【００２４】
そのため、貫通電極３０が当接する第１電極パッド１１上に直接設けられた第２電極パッド２０（基板１０の裏面１０ａ側）には、他のデバイスが実装されることないため、主に電気特性検査用端子としてのみ用いられる（以下、この第２電極パッド２０を検査用端子２０ａとも呼ぶ）。
【００２５】
一方、基板１０の四隅に配置された第１電極パッド１１には、貫通電極３０が設けられていない。そして、この第１電極パッド１１からは再配置配線１６が引き出されていて、該再配置配線１６を介して設けられた第２電極パッド２０が、基板１０の中央部に配置されている。この第２電極パッド２０は、例えば半導体装置１００を図示しない回路基板上に実装する際の外部接続端子として用いられるものである（以下、この第２電極パッド２０を外部接続端子２０ｂとも呼ぶ）。
【００２６】
本実施形態に係る半導体装置１００は、上述したように、検査用端子２０ａが第１電極パッド１１上に直接形成されているので、基板１０上のスペースを再配置配線１６を引き回すのに有効に利用でき、図２に示したように、前記外部接続端子２０ｂを所望の位置に配置することができる。したがって、能動面１０ａ側に実装するデバイスに対応した自由度の高い再配置配線１６の引き回しが可能となっている。
【００２７】
このとき、前記第１電極パッド１１上に直接設けられている前記検査用端子２０ａの大きさは、前記再配置配線１６を介して設けられる前記外部接続端子２０ｂの大きさよりも小さくなっている。具体的には、上記外部接続端子２０ｂは、図２に示したように外部との電気的な接続をなすためのパッド状のものとなっていて、前記検査用端子２０ａは検査用のプローブ等が接触できる程度の大きさ（例えば８０μｍ×８０μｍ程度の四角形状）を有している。
このように、検査用端子２０ａとしてのみ利用するパッドが外部接続端子２０ｂとして利用するパッドよりも小さくなっているので、該外部接続端子２０ｂに接続される再配置配線１６を引き回すスペースをより大きくとることができ、外部接続端子２０ｂを配置する際の自由度がより高いものとなる。
【００２８】
なお、上述したように、半導体装置１００を回路基板上に実装する際には、前記外部接続端子２０ｂ上に、必要に応じてはんだボールからなるバンプ等を設け、該バンプを介して前記外部接続端子２０ｂと回路基板の電極パッドとを接続するようにしてもよい。このとき、バンプと前記外部接続端子２０ｂとが電気的に接続しているので、バンプに対して検査や調整用のプローブを接触させることで、後述する電気特性検査を行ってもよい。
【００２９】
また、前記電極パッド１１、外部接続端子２０ｂ、及び検査用端子２０ａは、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、あるいは、これらを含む合金等によって形成されている。特に外部接続端子２０ｂ、及び検査用端子２０ａについては、例えば電気特性検査時のプローブとの電気的接触性を高め、あるいはワイヤボンディングの際の接合性を高めるため、その表面にニッケル（Ｎｉ）、金（Ａｕ）のメッキを施しておくのが好ましい。このようにすることで、特にさびによる接触性、接合性の低下を防止することができる。また、ハンダメッキ、ハンダプリコートなどの最表面処理を施したものとしてもよい。
【００３０】
前記再配置配線１６は、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、金（Ａｕ）の他、銀（Ａｇ）、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、パラジウム（Ｐｄ）等によって形成されている。また、再配置配線１６としては、前記材料による単層構造としてもよく、複数種を組み合わせた積層構造としてもよい。
【００３１】
本実施形態の半導体装置１００によれば、第１電極パッド１１上に直接、あるいは第１電極パッド１１から引き出された再配置配線１６を介して設けられた第２電極パッド２０ａ，ｂが基板の能動面１０ａ側に設けられた第２絶縁層１７の表面に露出しているので、この第２電極パッド２０ａ，ｂを電気特性検査用の端子として利用できる。
また、本実施形態の半導体装置１００は、第１電極パッド上に直接設けられた検査用端子２０ａ、及び再配置配線１６を介して設けられた外部接続端子２０ｂがそれぞれ前記第２絶縁層１７における同一面上に設けられているので、プロービング時の各端子面での段差が無くなり確実なプロービングが可能である。
本実施形態の半導体装置１００は、基板の裏面１０ｂ側から形成された貫通電極３０を有しているものの、能動面１０ａ側に配置された第２電極パッド（検査用端子２０ａ、外部接続端子２０ｂ）に対しプロービングすることで簡便かつ確実な電気特性検査が可能となるため、品質保証、及び信頼性が高いものとなっている。
【００３２】
（半導体装置の製造方法）
続いて、上記半導体装置１００を製造する工程について図面を参照して説明する。
はじめに、シリコン基板から構成される基板１０の一方の面上に図示しないトランジスタやメモリ素子、その他の電子素子からなる集積回路等を公知の方法によって形成し、これらが形成された側を基板１０における前記能動面１０ａとする。
【００３３】
まず、前記能動面１０ａ上の集積回路等を覆うようにして、例えばＳｉＯ２からなる絶縁層（図示せず）を形成し、該絶縁層を介して基板１０の能動面１０ａ上に電極パッド１１を形成する。
そして、電極パッド１１を覆って基板１０上にパッシベーション膜となる第１絶縁層１４を形成し、該第１絶縁層１４を介して再配置配線１６を形成する。
【００３４】
具体的には、図３（ａ）に示すように、周知のフォトリソグラフィ法及びエッチング法によって前記第１絶縁層１４をパターニングし、所定の形状、すなわち前記電極パッド１１の少なくとも一部を露出させる。本実施形態では、電極パッド１１の上面を露出する開口部１４ａを前記第１絶縁層１４に形成している。このとき、後述する工程で形成する前記再配置配線１６を引き回しやすくするために、前記開口部１４ａの壁面を図３（ａ）に示すように底面に向かって鋭角に傾斜するテーパー形状にしている。また、基板１０の中央部には後述する再配置配線１６を良好に引き回すために凸状部１５を形成している。
【００３５】
次いで、図３（ｂ）に示すように電極パッド１１に接続する再配置配線１６を形成する。前記再配置配線１６の形成については、前記開口部１４ａ内にて電極パッド１１に導通するようにして導電材料、例えばＣｕ、Ａｌ、Ｗ、Ａｕ等を液滴吐出法により吐出して形成し、焼成することにより配線層を形成している。なお、前記再配置配線１６としては、例えばＴｉＷ、Ｃｕをこの順にスパッタ法で成膜し、配線形状にパターニングすることにより形成した後、得られたパターン上にＣｕをメッキ法で積層することで形成してもよい。このとき、再配置配線１６を介して前記第１電極パッド１１に接続される第２電極パッド２０、すなわち外部接続端子２０ｂを公知の方法により形成する。
【００３６】
次いで、再配置配線１６、及び外部接続端子２０ｂを覆って第２絶縁層１７を形成する。このとき、基板１０の外周辺の中央部に配置された第１電極パッド１１の底面側には、後述する製造工程により貫通電極３０が形成されるようになっている。したがって、このように底面側に貫通電極３０が当接される第１電極パッド１１からは、再配置配線１６が引き回されることなく、その直上に検査用端子２０ａが直接設けられることとする（図２参照）。
【００３７】
よって、図３（ｂ）に示したように、後に形成する貫通電極３０に当接される第１電極パッド１１は、再配置配線１６を形成することなく前記第２絶縁層１７により覆う。そして、周知のフォトリソグラフィ法及びエッチング法によって前記絶縁層１７を除去して、前記検査用端子２０ａを形成するための電極パッド１１及び前記外部接続端子２０ｂを露出させる。
【００３８】
ここで、半導体装置１００においては、上述したように貫通電極３０が当接される電極パッド１１上に検査用端子２０ａを直接形成する。これにより、前記第１電極パッドに接続された再配置配線１６を引き回す基板１０上のスペースが大きくなって、外部接続端子２０ｂを配置する際の自由度が高いものとなる。
【００３９】
また、前記検査用端子２０ａは、前記外部接続用端子２０ａに比べて、その大きさを小さくしている。具体的には、前記検査用端子２０aの大きさは、少なくとも後述する電気特性検査時のプロービングが可能な大きさ、例えば８０μｍ×８０μｍ程度の四角形状としている。これにより、基板１０上のスペースを再配置配線１６を形成する際により広く使用することができる。
【００４０】
このようにして基板１０の能動面１０ａ側に、電極パッド１１上に直接、あるいは再配置配線１６を介して設けられた第２電極パッド（外部接続端子２０ｂ、検査用端子２０ａ）２０形成した後、図３（ｃ）に示すように基板１０の能動面１０ａ側を接着層１５０を介して、ガラスウエハからなる支持部材２００に支持する。なお、この支持部材としては、前記基板（シリコンウエハ）と略同じ大きさのものを用いている。これにより、基板１０を裏面１０ｂ側から薄厚加工する際に、基板１０に割れ等が発生するのを防止することができる。
【００４１】
また、前記接着剤としては、熱硬化性接着剤や光硬化性接着剤等の硬化性接着剤を使用するのが望ましい。これにより、基板１０の能動面１０ａにおける凹凸を吸収しつつ、支持部材を強固に装着することができる。さらに、接着剤として紫外線硬化性接着剤等の光硬化性接着剤を使用した場合には、上述したように支持部材としてガラス等の透光性材料を採用するのが好ましい。この場合、支持部材の外側から光を照射することによって、簡単に接着剤を硬化させることができる。
【００４２】
このようにして、基板１０を支持部材に貼り付けた後、基板１０の裏面１０ｂ側から砥石等の研削部材を用いて基板１０を研削（バックグラインド）し、１００μｍ程度の厚みまで薄厚化する。その後、スピンエッチング、又はドライポリッシュ等により研削により基板表面に形成された破砕層を取り除く。これにより、破砕層を起点として基板１０にヒビが入ったり、割れが生じるといった不具合を防止している。なお、基板の薄厚化する方法として、ＣＭＰ（化学的機械的研磨）を用いてもよい。
【００４３】
基板１０を所定の厚みに形成した後、図４（ａ）に示すように、前記検査用端子２０ａが直接設けられている第１電極パッド１１に対し、基板の裏面１０ｂ側から孔部Ｈ３を形成する。なお、前記孔部Ｈ３は、前記電極パッド１１下に設けられた絶縁層（図示しない）と基板１０との界面に到達させるようにして形成する。
【００４４】
具体的には、まず基板１０の裏面１０ｂの全面にレジスト等を塗布して、前記孔部Ｈ３を形成する位置が開口したレジストパターンを形成する。次に、パターニングされたレジストをマスクとして、基板１０にドライエッチングを行う。このようなドライエッチングとしては、ＲＩＥ（反応性イオンエッチング）等を採用することができる。その後、レジストを剥離することにより、基板１０の裏面１０ｂ側に孔部Ｈ３が形成される。または、レジストパターニングすることなく、全面に対しドライエッチングを行うことで除去してもよい。
【００４５】
続いて、図４（ｂ）に示すように、基板１０の裏面１０ｂ上及び孔部Ｈ３内をＳｉＯ２からなる絶縁層２３を形成する。この絶縁層２３を形成する方法としては、例えばＣＶＤ法などが採用できる。これにより、前記孔部Ｈ３の底面は絶縁層２３によって覆われた状態となる。ここで、前記電極パッド１１との導通を取るため、電極パッド１１の底面側に形成されている絶縁層２３を除去する。なお、この孔部Ｈ３には後述する工程により、導電材料を埋め込まれて基板１０の能動面１０ａ側と裏面１０ｂ側とを導通させる貫通電極３０を形成する。そのため、孔部Ｈ３内において、シリコンからなる基板１０と貫通電極３０との間で絶縁性を保持する必要がある。よって、前記電極パッド１１の底面上に形成されている絶縁層２３をエッチング時に、前記孔部Ｈ３の内側面を覆っている絶縁層２３を除去することなく、電極パッド１１の底面上の絶縁層２３を除去する必要がある。
【００４６】
本実施形態では、フォトリソグラフィ法やエッチングを用いることで、前記孔部Ｈ３の内側面に設けられた絶縁層２３を覆い、孔部Ｈ３底面のみを露出するレジストマスクを形成する。このレジストマスクを介し、異方性の高いドライエッチングを行うことで、図４（ｃ）に示すように孔部Ｈ３の底面に形成された絶縁層２３のみを選択的に除去する。
【００４７】
その後、孔部Ｈ３の内部及び裏面１０ｂに図示しない下地膜を形成する。この下地膜は、開口穴の内部及び上記電極パッド上にメッキ処理を施すことで、後述する貫通電極３０を形成するためのものである。そして、下地膜は、例えば、バリア層及びシード層からなり、まずバリア層を形成した後で、バリア層上にシード層を形成することで成膜する。バリア層は、例えばＴｉＷまたはＴｉＮから形成され、シード層はＣｕから形成される。
【００４８】
これらは、例えばスパッタリング法、ＩＭＰ（イオンメタルプラズマ）法、真空蒸着、イオンプレーティングなどのＰＶＤ（Physical Vapor Deposition）法、ＣＶＤ法、または無電解メッキ法などを用いて形成できるが、本実施形態ではスパッタリング法によって成膜している。なお、バリア層及びシード層は、一旦ウェハ全面に形成し、製造工程の最後に不要部をエッチングで除去する。また、下地膜を構成するバリア層の膜厚は、例えば１００ｎｍ程度であり、シード層の膜厚は、例えば数百ｎｍから１０００ｎｍ程度である。
【００４９】
このようにして孔部Ｈ３の内面及び電極パッド１１上に下地膜を形成した後に、その孔部Ｈ３の内面及び電極パッド１１にメッキ処理を施すことで、図４（ｄ）に示すように貫通電極３０を形成する。
具体的には、メッキ処理の方法として電解メッキを用いることで、孔部Ｈ３内にＣｕを埋め込んでいる。このとき、貫通電極３０の埋め込みと同時に、基板１０の裏面１０ｂに図示しない配線、パッド等を形成してよい。また、貫通電極３０を形成した後、電解メッキにより、例えば鉛フリーはんだからなるはんだ層を前記外部接続端子２０ｂ上に設けてもよい。このように外部接続端子２０ｂにはんだ層を設けることにより、該ハンダ層が端子として機能し、例えば半導体装置１００を回路基板上または他の部品上への良好な実装が可能となる。なお、はんだ層をメッキで形成するのに代えて、はんだペーストを印刷することで形成するようにしてもよい。
最後に、図５に示すように、ダイシング装置１１０によってシリコンウエハ（基板）１０を半導体装置１００毎にダイシング（切断）し、個片化した後、接着層１５０を介して保持されている支持部材２００から各半導体装置１００を取り外す。
このような工程により、図１に示した半導体装置１００が製造される。
【００５０】
（電気特性検査方法）
次に、本発明の半導体装置の電気特性検査の一実施形態として、上述した半導体装置１００を用いて電気特性検査を行う場合について説明する。図６は、電気特性検査工程を説明する図である。なお、半導体装置１００は、能動面側に設けられた再配置配線層の表面に検査用端子として用いることのできる第２電極パッド（外部接続端子２０ｂ、検査用端子２０ａ）２０がすべて露出した状態となっている。
【００５１】
ところで、前記半導体装置１００は、その厚みが１００μｍ以下と薄く加工されたものとなっているので、基板１０に反り等が生じてプロービングが不確実になったり、基板１０に割れが生じるといった不具合を生じるおそれがある。
そこで、本実施形態では、図６（ａ）に示すように、半導体装置１００に対して電気特性検査を行う際に、半導体装置１００の裏面側１０ｂに支持板３００を貼り合せる。ここで、半導体装置１００と支持部材２００とは、樹脂からなる接着層２５０を介して貼り合わせている。これにより、前記接着層２５０が前記半導体装置１００の裏面側に設けられた端子等の凹凸を吸収するとともに、後述するプロービングによる電気特性検査時に半導体装置１００に働く応力を緩和するようになっている。
【００５２】
続いて、電気特性検査を行う。具体的には、図６（ｂ）に示すように、例えば検査ツールとして用いたプロービング装置１４０の端子（プロービングニードル）１４２を半導体装置１００の能動面側に露出した第２電極パッド（外部接続端子２０ｂ、検査用端子２０ａ）２０に接触させることにより、各第２電極パッド２０が接続している第１電極パッド１１及びこれに接続する配線等の不良を判定することができる。
よって、本実施形態における半導体装置の電気特性検査方法によれば、第１電極パッド１１上に直接設けられる検査用端子（第２電極パッド）２０ｂ、及び第１電極パッド１１から引き出された再配置配線１６を介して設けられる外部接続端子（第２電極パッド）２０ａの上面が同一面上に配置されたも半導体装置１００を用いているので、プロービング時に各端子面間で段差が生じることがなく、より確実なプロービングが可能となる。
なお、電気特性検査時に用いられる装置としては、上記プロービング装置１４０に限定されることなく、半導体装置の電気特性検査時に用いられている公知の検査装置を用いてもよい。
【図面の簡単な説明】
【００５３】
【図１】実施形態に係る半導体装置の側断面構造を示す図である。
【図２】半導体装置の能動面側における平面図を示す図である。
【図３】（ａ）〜（ｃ）は、半導体装置の製造工程を説明する図である。
【図４】(ａ)〜（ｄ）は、図３に続く製造工程を説明する図である。
【図５】半導体装置を形成する際に行うダイシング工程を示す図である。
【図６】（ａ），（ｂ）は、半導体装置を用いた電気特性検査方法を示す図である。
【符号の説明】
【００５４】
１０…基板、１０ａ…能動面、１０ｂ…裏面側、１１…第１電極パッド、１４…第１絶縁層（絶縁層）、１６…再配置配線（配線）、１７…第２絶縁層（絶縁層）、２０…第２電極パッド、２０ａ…検査用端子（第２電極パッド）、２０ｂ…外部接続端子（第２電極パッド）、３０…貫通電極、１００…半導体装置、２００…支持基板
【図１】
2007158042.tif 000003
【図２】
2007158042.tif 000004
【図３】
2007158042.tif 000005
【図４】
2007158042.tif 000006
【図５】
2007158042.tif 000007
【図６】
2007158042.tif 000008