(57)【要約】【課題】  縦スジノイズ、シェーディング等を補正するのに好適な補正データを取得することが可能な撮像装置を提供する。【解決手段】  メカシャッタ１と、イメージセンサ10と、Ａ／Ｄ変換部20と、遮光時のＡ／Ｄ変換部からの信号を列方向に加算平均して補正データを出力する選択画素垂直加算平均部35と、補正データを保持するラインメモリ40と、撮像信号からラインメモリに保持された補正データを減算する減算部50と、減算部からの信号を画像処理し画像信号を出力する画像処理部60と、ＣＰＵ80からの命令に応じて、補正データ取得のための選択画素領域１e を設定する領域設定部100 と、領域設定部からの命令に応じてメカシャッタの開閉を制御するシャッタドライバ90と、領域設定部からの命令に応じてイメージセンサの読み出し画素を制御する撮像素子ドライバ91とで撮像装置を構成する。【選択図】        図  ２
2007013292.tif 000002
【特許請求の範囲】
【請求項１】
光電変換を行う複数の画素が２次元に配列された画素部と、遮光指示信号により前記画素部を遮光する遮光部と、前記遮光指示信号を出力すると共に、被写体像が結像される前記画素部の有効画素領域に補正用の画素データを取り出す補正用画素領域を設定する領域設定部と、遮光時における、前記補正用画素領域からの画素データを保持するラインメモリと、前記ラインメモリに保持された画素データを用いて前記画素部からの画素データの出力を補正する補正部とを有する撮像装置。
【請求項２】
前記領域設定部は、前記画素部の有効画素領域の垂直方向に複数のラインを前記補正用画素領域として設定し、前記ラインメモリは、前記複数のラインからの前記画素データを垂直加算した結果を保持することを特徴とする請求項１に係る撮像装置。
【請求項３】
前記補正部は、前記画素部からの画素データに対してライン毎に補正を行うことを特徴とする請求項１又は２に係る撮像装置。
【請求項４】
前記画素部の欠陥画素のアドレスを保持する欠陥画素アドレス保持部を更に有し、前記領域設定部は、前記欠陥画素のアドレスに基づき、前記欠陥画素が所定の個数以下となるように前記複数のラインを設定することを特徴とする請求項２に係る撮像装置。
【請求項５】
前記領域設定部は、所定の期間毎に、前記補正用画素領域を更新することを特徴とする請求項１〜４のいずれか１項に係る撮像装置。
【請求項６】
前記領域設定部は、所定の期間毎に、前記遮光指示信号を出力し、前記ラインメモリは、前記遮光指示信号が出力される毎に、保持する画素データが更新されることを特徴とする請求項１〜５のいずれか１項に係る撮像装置。
【請求項７】
前記領域設定部は、撮像時毎に、前記遮光指示信号を出力し、前記ラインメモリは、撮像時毎に、保持する画素データが更新されることを特徴とする請求項１〜５のいずれか１項に係る撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、撮像装置に係わり、特に増幅型ＭＯＳイメージセンサを用いた撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤイメージセンサや、ＭＯＳ型イメージセンサ等の固体撮像装置は光を電気信号に変換する装置であり、デジタルカメラ等に広く用いられている。図９の（Ａ）は、従来のＭＯＳ型イメージセンサの一構成例を示す図である。
【０００３】
この構成例のＭＯＳ型イメージセンサは、光電変換部であるフォトダイオードＰＤ１と前記フォトダイオードの検出信号を増幅する増幅トランジスタＭ１と前記フォトダイオードＰＤ１の検出信号をリセットするリセットトランジスタＭ２と各行を選択するための行選択トランジスタＭ３と画素電源ＶＤＤから成る行列状に配置された単位画素11と、単位画素11を駆動する垂直走査部12と、単位画素11の出力となる垂直信号線13と、垂直信号線13に定電流を流すバイアス用トランジスタＭ５と、バイアス用トランジスタＭ５の電流値を決めるバイアス電流調整電圧線ＶＢＩＡＳと、垂直信号線13に接続されたクランプ容量Ｃ11と、垂直信号線13の電圧変化分を保持するホールド容量Ｃ12と、クランプ容量Ｃ11とホールド容量Ｃ12を接続するサンプルホールドトランジスタＭ12と、クランプ容量Ｃ11とホールド容量Ｃ12を所定の電圧にクランプするためのクランプトランジスタＭ11と、各列のホールド容量Ｃ12から信号を読み出すための該ホールド容量Ｃ12の一端に一方の端子を接続した列選択トランジスタＭ13と、列選択トランジスタＭ13の他方の端子が接続された水平信号線15と、出力アンプ16と、列選択トランジスタＭ13を駆動する水平走査部14とから構成される。なお、クランプ容量Ｃ11とホールド容量Ｃ12とクランプトランジスタＭ11とサンプルホールドトランジスタＭ12とで、各列毎のノイズ抑圧部17を構成している。
【０００４】
図９の（Ｂ）は、このように構成された従来例のＭＯＳ型イメージセンサの動作を説明するための駆動タイミングチャートの概略を示す図である。１行目の行選択パルスφＲＯＷ１＝Ｈにすると、１行目の各単位画素11の行選択トランジスタＭ３がオン状態となり、垂直信号線13に単位画素11の信号電圧が出力される。このとき、クランプ制御パルスφＣＬＰ＝Ｈ，及びサンプルホールド制御パルスφＳＨ＝Ｈとして、サンプルホールドトランジスタＭ12とクランプトランジスタＭ11をオン状態にし、クランプ容量Ｃ11とサンプルホールド容量Ｃ12を基準電位ＶＲＥＦに固定する。
【０００５】
次に、クランプ制御パルスφＣＬＰ＝Ｌとし、クランプトランジスタＭ11をオフ状態とすることで、クランプ容量Ｃ11とホールド容量Ｃ12の接続ラインをフローティング状態とした後、１行目のリセット制御パルスφＲＥＳ１＝ＨとしリセットトランジスタＭ２をオン状態とし、フォトダイオードＰＤ１の検出信号をリセットし、再びリセット制御パルスφＲＥＳ１＝Ｌに戻し、リセットトランジスタＭ２をオフ状態とする。このとき、フォトダイオードＰＤ１をリセットする前後の電圧変化ΔＶsig が垂直信号線13に現れ、クランプ容量Ｃ11及びサンプルホールドトランジスタＭ12を介してホールド容量Ｃ12に蓄積する。
【０００６】
その後、サンプルホールド制御パルスφＳＨ＝ＬとしサンプルホールドトランジスタＭ12をオフ状態にすることで、ホールド容量Ｃ12にフォトダイオードＰＤ１の信号成分が保持される。
【０００７】
最後に、水平走査部14から出力される水平選択パルスφＨ１，φＨ２によってホールド容量Ｃ12に保持された信号成分が水平信号線15へ順次読み出され、出力アンプ16から取り出される。このとき、列毎に備えたノイズ抑圧部17のばらつきや、水平走査部14から出力されるクロックの負荷の違いにより、得られた信号を画像にしたときに縦スジノイズや、水平方向の暗時シェーディングが発生するという問題点がある。
【０００８】
そこで、従来の構成のＭＯＳ型イメージセンサでは、この縦スジノイズや水平方向の暗時シェーディングを補正するために、以下のような手法を用いている。図10，図11に示す構成は、特開２０００−２６１７３０号公報に示されている縦スジノイズ及び水平方向の暗時シェーディングを補正する手法を説明するためのブロック図である。
【０００９】
図10は、図９の（Ａ）に示した従来のＭＯＳ型イメージセンサの構成を簡略化して示したもので、図９の（Ａ）と共通の要素については同一の符号を付して示している。複数行列の単位画素によって構成される全画素領域１a 内に、表面を遮光膜で覆ったＯＢ領域１c と、実際の撮像に使用する有効画素領域１b を備え、ＯＢ領域１c の上側を垂直ＯＢ領域１d とする。
【００１０】
図11は、図10に示すイメージセンサを搭載した撮像装置の構成を示すブロック図である。この撮像装置は、イメージセンサ10とイメージセンサ10からの信号をデジタル信号に変化するＡ／Ｄ変換部20と、Ａ／Ｄ変換部20からの信号をイメージセンサ10の垂直ＯＢ領域１d 分を抜き出して、列方向に加算平均する垂直ＯＢ領域加算平均部30と、垂直ＯＢ領域加算平均部30からの信号（補正データ）を保持するラインメモリ40と、撮像信号からラインメモリ40に保持された補正データを減算する減算部50と、減算部50からの信号を画像処理し画像信号を出力する画像処理部60とから構成される。
【００１１】
この補正手法では、撮像信号を取得する際に、垂直ＯＢ領域１d の信号を列方向に加算平均したものを、縦スジノイズ及び水平方向の暗時シェーディングの補正データとしてラインメモリ40に保持し、通常の撮像時に撮像信号からラインメモリ40に保持されている補正データを減算することで、縦スジノイズ及び水平方向の暗時シェーディングを補正している。ここで、列方向に加算平均を行うのは、ランダムノイズ成分の影響を受けにくくするためである。
【００１２】
また、特開平１０−３１３４２８号公報に示されているように遮光時の出力から補正データを取得する手法も知られている。
【特許文献１】特開２０００−２６１７３０号公報
【特許文献２】特開平１０−３１３４２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記特開２０００−２６１７３０号公報に開示されている手法では、垂直ＯＢ領域１d により補正データを取得するため、次のような問題点がある。すなわち、垂直ＯＢ領域１d は遮光膜で覆われている等実際の撮像信号を取得する有効画素領域１b とは状態が異なるため、特性に差がある可能性があり、補正データとして最適とは言えない。また効果的なランダムノイズの除去や欠陥画素を考慮に入れた場合、垂直ＯＢ領域１d を広くする必要があり、チップ面積や画像取得時間の増大に繋がってしまう。また、特開平１０−３１３４２８号公報に開示されている手法は、欠陥画素に関しては考慮がなされていない。
【００１４】
本発明は、従来の撮像装置における上記問題点を解消するためになされたもので、撮像装置の縦スジノイズ、水平方向の暗時シェーディング等を補正するのに好適な補正データを取得することが可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、請求項１に係る発明は、光電変換を行う複数の画素が２次元に配列された画素部と、遮光指示信号により前記画素部を遮光する遮光部と、前記遮光指示信号を出力すると共に、被写体像が結像される前記画素部の有効画素領域に補正用の画素データを取り出す補正用画素領域を設定する領域設定部と、遮光時における、前記補正用画素領域からの画素データを保持するラインメモリと、前記ラインメモリに保持された画素データを用いて前記画素部からの画素データの出力を補正する補正部とを備えて撮像装置を構成するものである。
【００１６】
このように構成された撮像装置においては、領域設定部により、被写体像が結像される画素部の有効画素領域に補正用の画素データを取り出す補正用画素領域が設定され、その領域設定部が出力した遮光指示信号により、遮光部による画素部の遮光が実行され、その際に、補正用画素領域から出力される画素データが、ラインメモリに保持される。画素部からの画素データの出力は、補正部により、ラインメモリに保持された画素データを用いて補正される。
【００１７】
請求項２に係る発明は、請求項１に係る撮像装置において、前記領域設定部は、前記画素部の有効画素領域の垂直方向に複数のラインを前記補正用画素領域として設定し、前記ラインメモリは、前記複数のラインからの前記画素データを垂直加算した結果を保持することを特徴とするものである。
【００１８】
このように構成された撮像装置においては、垂直方向に複数のラインが、領域設定部により、補正用画素領域として設定され、複数のラインからの画素データを垂直加算した結果が、ラインメモリにより保持される。
【００１９】
請求項３に係る発明は、請求項１又は２に係る撮像装置において、前記補正部は、前記画素部からの画素データに対してライン毎に補正を行うことを特徴とするものである。
【００２０】
このように構成された撮像装置においては、画素部からの画素データは、ライン毎に、補正部により、補正が行われる。
【００２１】
請求項４に係る発明は、請求項２に係る撮像装置において、前記画素部の欠陥画素のアドレスを保持する欠陥画素アドレス保持部を更に有し、前記領域設定部は、前記欠陥画素のアドレスに基づき、前記欠陥画素が所定の個数以下となるように前記複数のラインを設定することを特徴とするものである。
【００２２】
このように構成された撮像装置においては、欠陥画素アドレス保持部に保持されたアドレスに基づき、領域設定部により、欠陥画素が所定の個数以下となるように複数のラインが設定される。
【００２３】
請求項５に係る発明は、請求項１〜４のいずれか１項に係る撮像装置において、前記領域設定部は、所定の期間毎に、前記補正用画素領域を更新することを特徴とするものである。
【００２４】
このように構成された撮像装置においては、所定の期間毎に、領域設定部により、補正用画素領域が更新される。
【００２５】
請求項６に係る発明は、請求項１〜５のいずれか１項に係る撮像装置において、前記領域設定部は、所定の期間毎に、前記遮光指示信号を出力し、前記ラインメモリは、前記遮光指示信号が出力される毎に、保持する画素データが更新されることを特徴とするものである。
【００２６】
このように構成された撮像装置においては、所定の期間毎に、領域設定部により、遮光指示信号が出力され、ラインメモリは、遮光指示信号が出力される毎に、更新された画素データを保持する。
【００２７】
請求項７に係る発明は、請求項１〜５のいずれか１項に係る撮像装置において、前記領域設定部は、撮像時毎に、前記遮光指示信号を出力し、前記ラインメモリは、撮像時毎に、保持する画素データが更新されることを特徴とするものである。
【００２８】
このように構成された撮像装置においては、ラインメモリは、撮像時毎に、更新された画素データを保持する。
【発明の効果】
【００２９】
請求項１に係る発明によれば、画素部の有効画素領域に、補正用の画素データを取り出す領域を設定することで、画素の特性が略同一の補正用の画素データを取得することが可能となり、縦スジノイズや水平方向の暗時シェーディング等を補正するのに好適な補正データを取得することが可能な撮像装置を実現することができる。請求項２に係る発明によれば、複数ラインからの画素データを垂直加算することでランダムノイズが抑制され、精度の良い補正用の画素データを得ることが可能となる。請求項３に係る発明によれば、画素部からの画素データのライン毎の補正が可能となる。請求項４に係る発明によれば、欠陥画素が所定の個数以下となるように複数のラインが設定されるため、精度の良い補正データを取得することが可能となる。請求項５〜７に係る発明によれば、画素の特性の経時的な変化に対応した補正用の画素データを得ることが可能となる。
【発明を実施するための最良の形態】
【００３０】
次に、本発明を実施するための最良の形態について説明する。
【実施例】
【００３１】
図１は、本発明に係る撮像装置の実施例におけるイメージセンサの構成を示す概略平面図である。なお、図10に示した従来例と共通の構成要素については同一の符号を付して示している。図９の（Ａ）に示したと同様な構成の単位画素が行列方向に配置された全画素領域（画素部）１a と、単位画素を駆動する垂直走査部12と、全画素領域１a の列毎に設けられた図９の（Ａ）に示したと同様な構成のノイズ抑圧部17と、ノイズ抑圧部17から信号を読み出すための一方の端子を該ノイズ抑圧部17に接続した列選択トランジスタＭ13と、列選択トランジスタＭ13の他方の端子が接続された水平信号線15と、出力アンプ16と、列選択トランジスタＭ13を駆動する水平走査部14とで、イメージセンサが構成されている。図１における選択画素領域１e は、補正用の画素データを取り出す領域であり、有効画素領域１b における任意の複数行領域を意味しており、補正データを取得するために後述のように最適な領域を設定するようになっている。
【００３２】
図２は、図１に示すイメージセンサを搭載した本実施例に係る撮像装置の構成を示すブロック図である。この実施例に係る撮像装置は、メカシャッタ１と、イメージセンサ10と、イメージセンサ10からの信号をデジタル信号に変換するＡ／Ｄ変換部20と、遮光時のＡ／Ｄ変換部20からの信号を列方向に加算平均する選択画素垂直加算平均部35と、選択画素垂直加算平均部35からの信号（補正データ）を保持するラインメモリ40と、撮像信号からラインメモリ40に保持された補正データを減算する減算部50と、減算部50からの信号を画像処理し画像信号を出力する画像処理部60と、イメージセンサ10内の欠陥画素を検出する欠陥画素検出部70と、欠陥画素のアドレスを保持する欠陥画素アドレス保持部71と、ＣＰＵ80と、ＣＰＵ80からの命令に応じて、補正データ取得のための選択画素領域を設定する領域設定部100 と、領域設定部100 からの命令に応じて、メカシャッタ１の開閉を制御するシャッタドライバ90と、領域設定部100 からの命令に応じて、イメージセンサ10の読み出し画素を制御する撮像素子ドライバ91とで構成されている。
【００３３】
図１及び図２に示す撮像装置における、縦スジノイズ及び水平方向の暗時シェーディングを補正するための、補正データ取得時の動作を、図３のフローチャートを用いて説明する。補正データの取得時に、ＣＰＵ80より補正データの取得命令が出されると、領域設定部100 からの信号により、シャッタドライバ90は、メカシャッタ１を制御してイメージセンサ10を遮光状態（レンズクローズ）とする。次に、撮像素子ドライバ91は、イメージセンサ10の垂直走査部12を制御して、領域設定部100 により全画素領域１a に設定された選択画素領域１e を走査する。更に、水平走査部14により、選択画素領域１e の信号は水平信号線15に読み出され、出力アンプ16から出力される。ここで、垂直走査部12は、選択画素領域１e の走査を終えると、そこで走査を終了し、イメージセンサ10からは、選択画素領域１e 分のみの撮像信号が出力される。
【００３４】
Ａ／Ｄ変換部20は、この選択画素領域１e の暗時撮像信号をデジタル信号に変換する。そして、選択画素領域加算平均部35で選択画素領域１e の暗時撮像デジタル信号を列方向に加算平均（垂直加算平均）したものを補正データとして、ラインメモリ40に保持する。なお、この際、暗時撮像デジタル信号を列方向に加算（垂直加算）した結果を補正データとしてもよい。
【００３５】
次に、通常の撮像時の撮像信号の補正動作を図４のフローチャートを用いて説明する。イメージセンサ10からは全画素領域１a の撮像信号が行毎に出力される。この撮像信号をＡ／Ｄ変換部20でデジタル信号に変換する。そのデジタル信号からラインメモリ40に保持された補正データを減算部50で減算したものが画像処理部60に入力される。以上の処理を行毎の撮像信号について行う。そして、画像処理部60で補正後の撮像信号を画像処理し、補正された画像信号が出力される。
【００３６】
次に、選択画素領域１e の設定に関して説明する。図５は、図１に示すイメージセンサの全画素領域１a を抜き出して示したもので、図１と共通の構成要素については同一の符号を付して示している。全画素領域１a 内には、有効画素領域１b とＯＢ領域１c がある。ここで、単位画素11は正常な出力信号が得られない欠陥画素を含んでおり、図２に示すように、欠陥画素検出部70により、出荷時や電源入力時に全画素領域１a 内の欠陥画素（図５において×印で示す）の検出が行われ、欠陥画素があれば、そのアドレスを欠陥画素アドレス保持部71に保持する。
【００３７】
図６は、欠陥画素を考慮した領域設定部100 による選択画素領域１e の設定手法を示すフローチャートである。ここで、選択画素領域１e の行数をｎ行とする。まず、欠陥画素アドレス保持部71に記憶されている欠陥画素アドレスから、欠陥画素のない連続するｎ行の領域があるか否かが検査される。図５は、欠陥画素のない連続するｎ行（図示例では、ｎ＝４）が検出された場合で、その領域を選択画素領域１e として、領域設定部100 により設定される。
【００３８】
また、欠陥画素のない連続するｎ行の領域がない場合は、欠陥画素のない行が合計ｎ行となるように選択画素領域１e が設定される。例えば、図７に示すような、２つの領域でｎ行となる選択画素領域１e が設定される。更に、欠陥画素のない行が、合計してもｎ行ない場合は、欠陥画素が最も少なくなるようにｎ行を選択して選択画素領域１e が設定される。例えば、図８に示すような、欠陥画素を１つ含む連続するｎ行を選択し、選択画素領域１e が設定される。
【００３９】
以上のように、選択画素領域１e を設定することで、欠陥画素を含まない、あるいは欠陥画素が所定の個数以下となるような領域での補正データの取得が可能となり、より適切な補正データで縦スジ及び水平方向の暗時シェーディングを補正することが可能となる。なお、選択画素領域１e の行数は任意に設定可能であり、行数が多いほどランダムノイズの低減が可能となり、一方、行数が少ないほど補正データの取得時間を短縮することができるが、通常16行程度が妥当である。
【００４０】
選択画素領域１e の設定は、出荷時等に行えばよい。更に電源投入時などに行うことにより、後発的な欠陥が発生した場合でも、補正データを取得するのに適切な領域を選択画素領域１e として設定できる。また、選択画素領域１e は、所定期間毎に更新するようにしてもよい。
【００４１】
補正データの取得は、システムの安定性やイメージセンサの環境に対する特性に応じて、適宜例えば所定期間毎に実施すれば、温度変化などによる、暗時縦スジや水平方向の暗時シェーディングの変化に対応した補正が可能となる。また、補正データの取得を、毎撮像時に行えば、常に最適な暗時縦スジや水平方向の暗時シェーディングの補正が可能となる。
【図面の簡単な説明】
【００４２】
【図１】本発明に係る撮像装置の実施例におけるイメージセンサの構成を示す概略平面図である。
【図２】図１に示したイメージセンサを用いた本発明に係る撮像装置の実施例の構成を示すブロック図である。
【図３】図２に示した撮像装置における補正データ取得時の動作を説明するためのフローチャートである。
【図４】図２に示した撮像装置における撮像信号の補正動作を説明するためのフローチャートである。
【図５】図１に示したイメージセンサにおける選択画素領域（補正用画素領域）の設定態様を示す説明図である。
【図６】図２に示した撮像装置の領域設定部による選択画素領域の設定手法を説明するためのフローチャートである。
【図７】図１に示したイメージセンサにおける選択画素領域の他の設定態様を示す説明図である。
【図８】図１に示したイメージセンサにおける選択画素領域の更に他の設定態様を示す説明図である。
【図９】従来のＭＯＳ型イメージセンサの構成を示す回路構成図、及びその動作を説明するためのタイミング図である。
【図１０】図９に示したＭＯＳ型イメージセンサを概略的に示した図である。
【図１１】図10に示したＭＯＳ型イメージセンサを用いた従来の撮像装置の構成例を示すブロック図である。
【符号の説明】
【００４３】
１  メカシャッタ
１a   全画素領域
１b   有効画素領域
１c   ＯＢ領域
１d   垂直ＯＢ領域
１e   選択画素領域
10  イメージセンサ
11  単位画素
12  垂直走査部
13  垂直信号線
14  水平走査部
15  水平信号線
16  出力アンプ
17  ノイズ抑圧部
20  Ａ／Ｄ変換部
35  選択画素垂直加算平均部
40  ラインメモリ
50  減算部
60  画像処理部
70  欠陥画素検出部
71  欠陥画素アドレス保持部
80  ＣＰＵ
90  シャッタドライバ
91  撮像素子ドライバ
100   領域設定部
【図１】
2007013292.tif 000003
【図２】
2007013292.tif 000004
【図３】
2007013292.tif 000005
【図４】
2007013292.tif 000006
【図５】
2007013292.tif 000007
【図６】
2007013292.tif 000008
【図７】
2007013292.tif 000009
【図８】
2007013292.tif 000010
【図９】
2007013292.tif 000011
【図１０】
2007013292.tif 000012
【図１１】
2007013292.tif 000013