(57)【要約】【課題】半導体素子の検査の並列処理に好適で、検査にかかるコストを低減することができる半導体素子の検査装置及び検査方法を提供する。【解決手段】本発明は、複数の半導体素子を並列処理によって検査する半導体素子の検査装置であって、検査の対象となる複数の半導体素子のそれぞれに接続され、半導体素子に駆動信号を出力する駆動回路と、半導体素子のそれぞれに接続され、該半導体素子から出力される画像信号のノイズを除去する相関２重サンプリング回路とを備え、相関２重サンプリング回路のそれぞれから出力される出力信号を一つのシリアル信号に変換するシリアル処理回路が設けられている。【選択図】図１
2007327817.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体素子を並列処理によって検査する半導体素子の検査装置であって、
検査の対象となる複数の半導体素子のそれぞれに接続され、前記半導体素子に駆動信号を出力する駆動回路と、
前記半導体素子のそれぞれに接続され、該半導体素子から出力される画像信号のノイズを除去する相関２重サンプリング回路とを備え、
前記相関２重サンプリング回路のそれぞれから出力される出力信号を一つのシリアル信号に変換するシリアル処理回路が設けられていることを特徴とする検査装置。
【請求項２】
前記シリアル処理回路がマルチプレクス回路であることを特徴とする請求項１に記載の検査装置。
【請求項３】
複数の半導体素子を並列処理によって検査する半導体素子の検査方法であって、
検査の対象となる複数の半導体素子のそれぞれに駆動信号を駆動回路によって入力し、前記半導体素子のそれぞれに接続された相関２重サンプリング回路によって、該半導体素子から出力される画像信号のノイズを除去し、前記相関２重サンプリング回路のそれぞれから出力される出力信号を、シリアル処理回路を用いて一つのシリアル信号に変換することを特徴とする検査方法。
【請求項４】
前記シリアル処理回路がマルチプレクス回路であることを特徴とする請求項３に記載の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の検査処理装置に関し、特に、半導体ウエハに形成された半導体素子のうち複数個を同時に検査する半導体素子の検査装置及び検査方法に関する。
【背景技術】
【０００２】
固体撮像素子等の半導体素子の検査工程では、半導体ウエハ上に半導体素子を形成した後、プローブカード等の検査装置のプローブ針をそれぞれ半導体素子の回路基板に接触させ、出力信号を検出している（例えば、下記特許文献１参照）。図４は、従来の半導体素子の検査工程の信号処理を示す図である。一般的に、半導体素子の検査では、複数（図４では４個の場合を示す。）の半導体素子の出力信号を並列処理してスループットを確保している。
【０００３】
【特許文献１】特開２０００−２１６２０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、並列処理を行う際に、各処理系統ごとに接続されるＡＤボードや画像処理ボードは高額であり、検査対象とする半導体素子の数に比例して処理系統が増加するため検査の処理にかかる費用が高くなる傾向にある点で改善の余地があった。また、半導体素子ごとの画像処理系統同士で測定値にばらつきが生じることが懸念される。さらに、検査の際に、ＡＤボードと画像処理ボード上のメモリが必ずしも完全に活用されていると限らない場合があり、例えば、少数画素の固体撮像素子の検査の場合には、１Ｍ画素の固体撮像素子を８Ｍ搭載のＡＤボードで信号処理する場合には、１／８のパフォーマンスとなってしまう。
【０００５】
本発明は、上記事情に鑑みてなされたもので、その目的は、半導体素子の検査の並列処理に好適で、検査にかかるコストを低減することができる半導体素子の検査装置を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の上記目的は、複数の半導体素子を並列処理によって検査する半導体素子の検査装置であって、検査の対象となる複数の半導体素子のそれぞれに接続され、前記半導体素子に駆動信号を出力する駆動回路と、前記半導体素子のそれぞれに接続され、該半導体素子から出力される画像信号のノイズを除去する相関２重サンプリング回路とを備え、前記相関２重サンプリング回路のそれぞれから出力される出力信号を一つのシリアル信号に変換するシリアル処理回路が設けられていることを特徴とする検査装置によって達成される。
【０００７】
また、本発明の上記目的は、複数の半導体素子を並列処理によって検査する半導体素子の検査方法であって、検査の対象となる複数の半導体素子のそれぞれに駆動信号を駆動回路によって入力し、前記半導体素子のそれぞれに接続された相関２重サンプリング回路によって、該半導体素子から出力される画像信号のノイズを除去し、前記相関２重サンプリング回路のそれぞれから出力される出力信号を、シリアル処理回路を用いて一つのシリアル信号に変換することを特徴とする検査方法によって達成される。
【０００８】
本発明は、シリアル処理回路を備え、半導体素子ごとに設けられた処理系統の相関２重サンプリング回路から出力される出力信号を一つのシリアル信号に変換することで、処理系統を一つに統合した構成である。このため、シリアル処理回路によって変換されたシリアル信号を処理するＡＤボードや画像処理ボードを一つづつ設置すればよく、検査対象となる半導体素子の数に比例して処理系統が増加しても、検査の処理にかかる費用が高くなることを防止できる。また、処理系統をシリアル信号に変換して一つの処理系統に統合することで、半導体素子ごとの画像処理系統同士で測定値にばらつきが生じることを防止することができ、検査の精度を向上できる。
【０００９】
上記シリアル処理回路がマルチプレクス回路であることが好ましい。こうすれば、半導体素子ごとに設けられた処理系統から出力される出力信号をマルチプレクス回路によって一つのシリアル信号に変換することができ、処理系統を一つに統合することで検査の処理にかかる費用の増加を防止できる。
【発明の効果】
【００１０】
本発明によれば、半導体素子の検査の並列処理に好適で、検査にかかるコストを低減することができる半導体素子の検査装置を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面に基づいて詳しく説明する。
図１は、本発明にかかる半導体素子の駆動装置の構成を示す図である。本実施形態では、半導体素子の一例として、固体撮像素子を用いて説明する。しかし、本発明にかかる半導体素子は、固体撮像素子に限定されず、例えば、ＣＭＯＳ型のイメージセンサの検査に適用することができる。
【００１２】
検査装置は、図１のＣＣＤ１〜ＣＣＤ４で示す複数（本実施形態では４個）の半導体素子の画像データを取得し、この画像データに基づいて所定の検査を行うため、信号処理を行う。
【００１３】
検査装置は、検査の対象となる複数の半導体素子のそれぞれに接続され、検査時にこれら複数の半導体素子のそれぞれに駆動信号を出力する駆動回路が設けられている。
【００１４】
また、複数の半導体素子のそれぞれには、図１においてＣＤＳ１〜４に示す相関２重サンプリング回路（ＣＤＳ回路ともいう。）が接続されている。相関２重サンプリング回路は、画素信号のノイズが抑圧するための回路であり、固体撮像素子から、ペデスタルレベル（一般的に黒レベル）と信号レベルの対により構成された画素信号を得て、ペデスタルレベルをクランプ電位にクランプし、信号レベルが出力されている走査期間中に、該クランプを解除して、ペデスタルレベルから信号レベルへの変化分をサンプルホールドする。特に、ＣＣＤ等の固体撮像素子のアレイ上には、遮光領域を設けられており、この遮光領域の画素信号を黒レベルとして固定している。
【００１５】
検査時には、駆動回路から半導体素子のそれぞれに駆動信号が出力され、複数の半導体素子で生成された画像信号が２重サンプリング回路に出力される。本実施形態では、半導体素子のそれぞれと２重サンプリング回路とが１つの処理系統を構成し、つまり、４つの半導体素子に対して４つの処理系統が形成されている構成である。
【００１６】
本実施形態の検査装置は、それぞれの２重サンプリング回路から出力された出力信号が入力されるシリアル処理回路が設けられている。本実施形態のシリアル処理回路は、マルチプレクス回路（ＭＵＸ回路ともいう。）を用いている。シリアル処理回路は、半導体素子から複数の出力信号を取り込み、これら出力信号を複数の転送ラインで転送する際に、これら転送ラインを切り替えてデジタル信号を出力させる構成である。
【００１７】
図２は、本実施形態の固体撮像素子からの出力信号と、マルチプレクス回路の出力信号とのそれぞれの値を時系列に示す図である。
本実施形態では、４つの固体撮像素子のそれぞれから出力される出力信号である画像信号のうち、Ｇ１、Ｂ、Ｇ２、Ｒ（緑は２信号）をシリアル処理によってそれぞれ、１つのシリアル信号に変換する。
【００１８】
図１に示すように、シリアル処理回路から出力されたシリアル信号は、アンプ（ＡＭＰ）を介して、ＡＤボードに出力され、そして、ＡＤ変換されたあと、画像処理ボードに出力される。本実施形態の検査装置は、シリアル処理回路によって一つのシリアル信号が、１つのＡＤボードと１つの画像処理ボードを有する単一の処理系統に出力され、信号処理される。本実施形態では、１画素あたりの周波数は４倍とするため、少数画素かつ低周波駆動の半導体素子に特に適している。
【００１９】
シリアル処理回路から出力されたシリアル信号は、ＡＤボードのメモリに格納され、その後、ＡＤボードのメモリに格納された信号が、所定のタイミングで画像処理ボードのビデオメモリに転送される。こうすることで、４個の半導体素子のＲ，Ｇ１，Ｇ２，Ｂの４種類の信号を１つの画像処理ボードで処理することができる。
【００２０】
図３（ａ）は、従来の検査装置で半導体素子の検査において並列処理した際に、それぞれのＡＤボードのメモリに格納される情報を示している。図３（ｂ）は、本実施形態の検査装置によって半導体素子の検査を行った際に、ＡＤボードのメモリに格納される情報を示している。図３（ａ）に示す従来の検査装置では、ＡＤボードのメモリの一部の領域しか使用されず、無駄が多かった。しかし、本実施形態の検査装置では、図３（ｂ）に示すように、４個分の半導体素子の画素を１枚のＡＤボードのメモリに格納することができ、格納できる画素数は通常４倍となり、ＡＤボード処理パフォーマンスを向上させることができる。
【００２１】
シリアル処理回路を備え、半導体素子ごとに設けられた処理系統の相関２重サンプリング回路から出力される出力信号を一つのシリアル信号に変換することで、処理系統を一つに統合した構成である。このため、シリアル処理回路によって変換されたシリアル信号を処理するＡＤボードや画像処理ボードを一つづつ設置すればよく、検査対象となる半導体素子の数に比例して処理系統が増加しても、検査の処理にかかる費用が高くなることを防止できる。また、処理系統をシリアル信号に変換して一つの処理系統に統合することで、半導体素子ごとの画像処理系統同士で測定値にばらつきが生じることを防止することができ、検査の精度を向上できる。
【００２２】
なお、本発明は、前述した実施形態に限定されるものではなく、適宜な変形、改良などが可能である。
【図面の簡単な説明】
【００２３】
【図１】本発明にかかる半導体素子の駆動装置の構成を示す図である。
【図２】本実施形態の固体撮像素子からの出力信号と、マルチプレクス回路の出力信号とのそれぞれの値を時系列に示す図である。
【図３】（ａ）従来の検査装置で半導体素子の検査において並列処理した際に、それぞれのＡＤボードのメモリに格納される情報を示す図である。（ｂ）本実施形態の検査装置によって半導体素子の検査を行った際に、ＡＤボードのメモリに格納される情報を示す図である。
【図４】従来の半導体素子の検査工程の信号処理を示す図である。
【符号の説明】
【００２４】
ＣＣＤ１〜ＣＣＤ４    固体撮像素子（半導体素子）
ＡＤ    ＡＤボード
【図１】
2007327817.tif 000003
【図２】
2007327817.tif 000004
【図３】
2007327817.tif 000005
【図４】
2007327817.tif 000006