(57)【要約】【課題】電気負荷に対して所定波形の電流信号を通電するものにおいて、低ノイズ化を図ると共に、スイッチング損失の増加も抑制できる信号生成装置を提供する。【解決手段】駆動装置１の信号生成手段４２は、ランプ４に流れる電流を制御するＦＥＴ２をスイッチング制御する際にランプ駆動電流の立ち上がり、立下り部分が正弦波状となる制御信号を生成してＦＥＴ２に出力する。具体的には、近似波形生成手段４１が、ＰＷＭ信号の立上り期間にコンデンサ３７を充電させ、立下り期間にコンデンサ３７を放電させて、端子電圧の上昇度合い並びに下降度合いを複数段階に切替えて折線近似により正弦波状信号を生成し、ローパスフィルタ３９を介して出力する。【選択図】図１
2007013916.tif 000002
【特許請求の範囲】
【請求項１】
直流電源から電気負荷に至る通電経路に設けられ、前記電気負荷に流れる電流を制御する電流制御用素子と、
この電流制御用素子をスイッチング制御する際に、前記電気負荷に流れる電流波形の立上り及び立下り部分が正弦波状になるような制御信号を出力する信号生成手段とを備えて構成されることを特徴とする信号生成装置。
【請求項２】
通信に使用される信号を直流電源に基づき生成して出力するための信号出力用素子と、
この信号出力用素子を駆動制御する際に、前記通信信号波形の少なくとも立上りの開始点及び終了点、並びに立下りの開始点及び終了点の傾きを、滑らかに変化させるように制御信号を出力する信号生成手段とを備えて構成されることを特徴とする信号生成装置。
【請求項３】
前記信号生成手段は、前記制御信号の出力段にローパスフィルタを備えて構成されることを特徴とする請求項１又は２記載の信号生成装置。
【請求項４】
前記信号生成手段は、前記制御信号を所定の波形に折線近似して生成出力する近似波形生成手段と、
前記制御信号を低域濾波するローパスフィルタとで構成されることを特徴とする請求項１又は２記載の信号生成装置。
【請求項５】
前記近似波形生成手段は、出力波形が立上る期間にコンデンサを充電させ、前記出力波形が立下る期間に前記コンデンサを放電させることで、当該コンデンサの端子電圧の上昇度合い並びに下降度合いを複数段階に切り替えて、前記制御信号を生成するように構成されていることを特徴とする請求項４記載の信号生成装置。
【請求項６】
前記近似波形生成手段は、複数の定電流源を前記コンデンサに対して断続することで、前記端子電圧の上昇度合い並びに下降度合いを切り替えることを特徴とする請求項５記載の信号生成装置。
【請求項７】
前記近似波形生成手段は、複数レベルの基準電圧と出力電圧とを比較する複数のコンパレータを備え、これら複数のコンパレータの出力信号に応じて、前記複数の定電流源の断続を制御することを特徴とする請求項６記載の信号生成装置。
【請求項８】
前記近似波形生成手段は、ＰＷＭ信号に基づいて制御信号を生成出力し、
前記複数の定電流源より前記コンデンサに対して出力される電流の合計の２倍の電流を流すように構成される放電用定電流源を前記コンデンサに並列に接続し、
前記放電用定電流源を、前記ＰＷＭ信号のロウレベル期間においてアクティブにすることを特徴とする請求項７記載の信号生成装置。
【請求項９】
前記信号生成手段は、
前記信号波形の立上り部分、立下り部分を所定の波形とするためのデータが記憶され、与えられたアドレスに対応するデータを読み出して出力する波形データ記憶回路と、
この波形データ記憶回路より出力されるデータをＤ／Ａ変換するＤ／Ａコンバータとで構成されることを特徴とする請求項１又は２記載の信号生成装置。
【請求項１０】
前記信号生成手段は、
出力電圧をＡ／Ｄ変換するＡ／Ｄコンバータと、
前記電流波形の立上り期間，立下り期間に対応した波形データを含む基準データ出力手段と、
前記Ａ／Ｄ変換データと前記基準データとの差分をとる減算器と、
前記差分データを、１演算周期前の出力データと加算する加算器と、
この加算器の出力データを、ＰＷＭ信号に同期して出力するタイミング制御部と、
このタイミング制御部の出力データをＤ／Ａ変換するＤ／Ａコンバータとで構成されることを特徴とする請求項１又は２記載の信号生成装置。
【請求項１１】
前記減算器より出力される差分データを定数倍して、前記加算器に出力する乗算器を備えたことを特徴とする請求項１０記載の信号生成装置。
【請求項１２】
前記Ｄ／Ａコンバータより出力されるアナログ信号を低域濾波するローパスフィルタを備えたことを特徴とする請求項９乃至１１の何れかに記載の信号生成装置。
【請求項１３】
前記素子を介して流れる電流を検出する電流検出手段と、
この電流検出手段により検出される電流と前記信号生成手段により生成される制御信号とに基づいて、前記素子を介して流れる電流を制御する電流制御手段とを備えたことを特徴とする請求項１乃至１２の何れかに記載の信号生成装置。
【請求項１４】
前記電流検出手段は、前記素子を介して流れる電流の経路内に挿入される電流検出抵抗で構成され、
前記電流制御手段は、前記信号生成手段と前記素子との間に配置されるオペアンプによって構成され、前記オペアンプは、前記電流検出抵抗による電圧降下に応じて発生する電位と、前記制御信号とに基づいて前記素子を制御することを特徴とする請求項１３記載の信号生成装置。
【請求項１５】
前記信号生成手段は、前記波形の少なくとも立上り部分及び立下がり部分が正弦波状となるように前記制御信号を出力することを特徴とする請求項１乃至１４の何れかに記載の信号生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気負荷に対して所定波形の電流信号を出力する信号生成装置、又は通信に使用される信号を直流電源に基づき生成して出力する信号生成装置に関する。
【背景技術】
【０００２】
例えば車両に設けられたランプやコイルなどの電気負荷をオンオフ駆動する場合、その通断電時の急峻な電流変化によりノイズが発生し、車両に搭載されたラジオや他の制御回路に悪影響を与えるおそれがある。特に、こうした電気負荷は通電に伴う発熱によってそのインピーダンスが変化するため、通電開始直後のインピーダンスの低い状態では定常通電時よりも電流変化が大きくなり、ノイズが一層増大する傾向がある。特許文献１に開示された信号生成装置は、上記問題を解決することを目的としてなされたものであり、ＰＷＭ制御における電流波形を台形状にすることで、通断電時の電流変化を緩慢にして、ノイズレベルを低減させるようにしている。
【特許文献１】特開２００３−６９４０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１の技術において、ノイズレベルの低減を図るには、電流波形の立ち上がり、立下りの傾きをより小さくするのが好ましい。しかしながら、その場合、ＦＥＴなどのスイッチング素子におけるスイッチング損失が増加して素子の発熱が大きくなってしまう。すると、その発熱に耐え得るようにスイッチング素子を選択したり、ヒートシンクを用いる必要があり、コストや配置スペースの面でデメリットが生じる。また、上記の電流波形に限ることなく、通信に使用される信号の波形についても、その立上り，立下り部分の傾きは緩やかである方がノイズの低減を図るという点では望ましい。
本発明は上記事情に鑑みてなされたもので、その目的は、直流電源に基づき電気負荷を駆動するもの、又は通信信号を出力するものにおいて、低ノイズ化を図ると共に、スイッチング損失の増加も抑制することができる信号生成装置を提供することにある。
【課題を解決するための手段】
【０００４】
請求項１記載の信号生成装置によれば、信号生成手段は、電気負荷に流れる電流を制御する電流制御用素子をスイッチング制御する際に、前記電流波形の少なくとも立上りの開始点及び終了点、並びに立下りの開始点及び終了点の傾きを、滑らかに変化させるように制御信号を出力する。尚、ここで言う「滑らかに変化させる」とは、数学的に表現すれば「微分不能」であるような急激な変化点を含まない波形とすることを意味する。即ち、急激な変化点を含まない波形に整形された制御信号を生成して電流制御素子をスイッチングさせれば、低ノイズ化を図ると同時にスイッチング損失の増加も抑制することができる。
【０００５】
請求項２記載の信号生成装置によれば、信号生成手段は、通信に使用される信号を直流電源に基づき生成して出力するための信号出力用素子を駆動制御する際に、前記通信信号波形の少なくとも立上りの開始点及び終了点、並びに立下りの開始点及び終了点の傾きを、滑らかに変化させるように制御信号を出力する。尚、ここで言う「滑らかに変化させる」とは、請求項１において定義したものと同様の意味である。斯様に構成すれば、通信においてハイ，ロウの２値レベルに変化する信号を伝送する場合に、その信号波形に含まれる高調波成分を除去することができ、不要輻射などのノイズを低減することができる。
【０００６】
請求項３記載の信号生成装置によれば、信号生成手段を、制御信号の出力段にローパスフィルタを備える構成とするので、請求項１又は２における特徴を有する制御信号を、高調波成分を除去して簡単に出力することができる。
請求項４記載の信号生成装置によれば、信号生成手段を、制御信号を所定の波形に折線近似して生成出力する近似波形生成手段と、その制御信号を低域濾波するローパスフィルタとで構成するので、出力電流波形又は通信信号波形の少なくとも立上り開始点及び終了点、並びに立下り開始点及び終了点の傾きを滑らかに変化させる制御信号を、比較的容易に生成することができる。
【０００７】
請求項５記載の信号生成装置によれば、近似波形生成手段は、出力波形が立上る期間にコンデンサを充電させ、出力波形が立下る期間にコンデンサを放電させて、充電電圧の上昇度合い並びに放電電圧の下降度合いを複数段階に切り替えて制御信号を生成する。即ち、コンデンサの容量をＣ，端子電圧をＶ，充電電荷をｑとすればＶ＝ｑ／Ｃであり、両辺を時間微分すれば、
ｄＶ／ｄｔ＝（ｄｑ／ｄｔ）／Ｃ＝Ｉ／Ｃ
となる。従って、コンデンサの充放電電流量が一定であれば電圧の上昇，下降度合いは一定となり直線をなすので、上記充放電電流量を段階的に制御すれば、端子電圧波形の傾きを段階的に変化させて制御信号を所定の波形に折れ線近似することができる。
【０００８】
請求項６記載の信号生成装置によれば、近似波形生成手段は、複数の定電流源をコンデンサに対して断続することで端子電圧の上昇度合い並びに下降度合いを切り替える。斯様に構成すれば、コンデンサの充放電電流量を容易に制御することができる。
請求項７記載の信号生成装置によれば、近似波形生成手段は、複数レベルの基準電圧と出力電圧（即ち、信号生成装置が信号を出力することに基づいて発生する電圧）とを比較する複数のコンパレータの出力信号に応じて複数の定電流源の断続を制御する。即ち、信号生成手段が出力する制御信号により素子の導通状態が制御されると、それに伴い負荷の端子電圧が変化するので、当該電圧の上昇度合い又は下降度合いを参照すれば、複数の定電流源の断続タイミングを適切に制御して所定波形の制御信号を生成することができる。
【０００９】
請求項８記載の信号生成装置によれば、近似波形生成手段は、複数の定電流源よりコンデンサに対して出力される電流の合計の２倍の電流を流す放電用定電流源をコンデンサに並列接続し、その放電用定電流源をＰＷＭ信号のロウレベル期間においてアクティブにする。即ち、放電用定電流源がインアクティブである場合には、コンデンサの充電電流は、接続された１つ以上の定電流源より供給される電流値の合計となる。そして、放電用定電流源がアクティブになれば出力電流合計の２倍の電流を流すので、コンデンサは放電されてその端子電圧は低下することになる。従って、電流の立下り期間の波形を形成するために、立上り期間の波形を形成するのに必要な定電流源と同数の定電流源を用意する必要がなく、少ない数の定電流源で近似波形生成手段を構成することができる。
【００１０】
請求項９記載の信号生成装置によれば、信号生成手段は、波形データ記憶回路より出力されるデータをＤ／Ａ変換するので、出力電流波形又は通信信号波形の立上り部分、立下り部分を所定の波形とするための制御信号を簡単に得ることができる。
請求項１０記載の信号生成装置によれば、信号生成手段を、出力電圧（即ち、信号生成装置が信号を出力することに基づいて発生する電圧）をＡ／Ｄ変換したデータと、前記電流波形の立上り期間，立下り期間に対応した波形データを含む基準データとの差分をとり、その差分データを、１演算周期前の出力データと加算した結果をＰＷＭ信号に同期して出力する。そして、その出力データをＤ／Ａ変換することで所定の波形を得る。即ち、電圧検出手段により出力電圧を検出し、基準データとの差分に基づき所定波形を得るので、使用する電流制御用素子又は信号出力用素子の特性にばらつきがある場合でも、ノイズの増加を抑制することができる。
【００１１】
請求項１１記載の信号生成装置によれば、減算器より出力される差分データを乗算器が定数倍して加算器に出力するので、例えば、個別の駆動装置によっては、素子に出力される制御信号のレベルが過大となり発振動作することも想定される。そのような場合は乗算器において「１」未満の定数を乗じるようにすれば、制御信号のレベルを制限して安定した動作を行なわせることが可能となる。
【００１２】
請求項１２記載の信号生成装置によれば、Ｄ／ＡコンバータによってＤ／Ａ変換された信号にローパスフィルタを介すことで、制御信号の立上り期間，立下り期間の波形をより滑らかにすることができる。
請求項１３記載の信号生成装置によれば、電流制御手段は、電流検出手段によって検出される電流と信号生成手段により生成される制御信号とに基づき、素子を介して流れる電流を制御するので、出力電流の増加を抑制してノイズを抑えることができる。
【００１３】
請求項１４記載の信号生成装置によれば、電流制御手段を構成するオペアンプは、電流検出抵抗による電圧降下に応じて発生する電位と制御信号とに基づいて素子を制御するので、オペアンプの機能を利用して出力電流を制御することができる。
請求項１５記載の信号生成装置によれば、信号生成手段は、波形の少なくとも立上り部分及び立下がり部分が正弦波状となるように制御信号を出力する。即ち、本願発明の発明者は、出力波形の立上り及び立下り部分を正弦波状にすることで、素子のスイッチング損失が大幅に抑制されることを確認した。従って、そのような波形に整形された制御信号を生成して素子を駆動させれば、ノイズの低減及びスイッチング損失の抑制を一層図ることができる。
【発明を実施するための最良の形態】
【００１４】
（第１実施例）
以下、本発明を車両用のランプを負荷として駆動する駆動装置に適用した場合の第１実施例について図１乃至図５を参照して説明する。図１は、駆動装置の電気的構成を示すものである。駆動装置（信号生成装置）１において、ＮチャネルＭＯＳＦＥＴ（トランジスタ，電流制御用素子）２のドレインは車両のバッテリ（直流電源）３に接続されており、ソースはランプ４を介してグランドに接続されている。尚、本実施例では、ＭＯＳＦＥＴは「ＦＥＴ」、バイポーラトランジスタは「トランジスタ」と称すことにする。
【００１５】
また、バッテリ３とグランドとの間には抵抗５〜１１の直列回路が接続されており、隣り合う抵抗間の共通接続点は夫々基準電圧Ｖref6〜Ｖref1を生成する。そして、基準電圧Ｖref6〜Ｖref4はコンパレータ１２〜１４の非反転入力端子に夫々与えられており、基準電圧Ｖref3〜Ｖref1はコンパレータ１５〜１７の反転入力端子に夫々与えられている。コンパレータ１２〜１４の反転入力端子、及びコンパレータ１５〜１７の非反転入力端子には、ＦＥＴ２のソースが共通に接続されている。
【００１６】
コンパレータ１２及び１７の出力端子はＡＮＤゲート１８の入力端子に夫々接続され、コンパレータ１３及び１６の出力端子はＡＮＤゲート１９の入力端子に夫々接続され、コンパレータ１４及び１５の出力端子は、ＡＮＤゲート２０の入力端子に夫々接続されている。４つの定電流源２１〜２４（設定電流値Ｉ１〜Ｉ４）の一端はバッテリ３に接続されており、それらのうち定電流源２１〜２３の他端はスイッチ２５〜２７を介して、定電流源２４の他端は直接、ＮＰＮトランジスタ２８のコレクタに接続されている。そして、スイッチ２５〜２７はアナログスイッチで構成され、それらの開閉制御はＡＮＤゲート１８〜２０の出力信号によって行なわれる。
【００１７】
トランジスタ２８とＮＰＮトランジスタ２９とは電流比１：１のミラー対を構成しており、両者のエミッタはグランドに接続され、両者のベースはトランジスタ２８のコレクタに接続されている。また、バッテリ３とトランジスタ２９のコレクタとの間には、ＰＮＰトランジスタ３０のエミッタ−コレクタが接続されている。ＰＮＰトランジスタ３１及び３２は、トランジスタ３０と共に電流比１：１：１のカレントミラーを構成しており、これらのエミッタもバッテリ３に接続されている。そして、トランジスタ３０〜３２のベースは、トランジスタ３０のコレクタに接続されている。
【００１８】
トランジスタ３１及び３２のコレクタには、ＮＰＮトランジスタ３３及び３４のコレクタが夫々接続されている。これらのトランジスタ３３及び３４も電流比１：２のミラー対を構成しており、両者のエミッタはグランドに接続され、両者のベースはトランジスタ３３のコレクタに接続されている。また、トランジスタ３３に対して並列に、ＮチャネルＭＯＳＦＥＴ３５が接続されている。ＦＥＴ３５のゲートには、外部よりＰＷＭ信号が与えられており、ＦＥＴ３５は、ＰＷＭ信号がハイレベルを示す期間にオンするようになっている。
【００１９】
トランジスタ３２及び３４のコレクタは、コンデンサ３７を介してグランドに接続されていると共に、ゲート駆動用のバッファ３８及びローパスフィルタ（ＬＰＦ）３９を介してＦＥＴ２のゲートに接続されている。そして、トランジスタ２８〜３４及びＦＥＴ３５は、放電用定電流源４０を構成している。
また、以上の構成において、抵抗５〜１１、コンパレータ１２〜１７、ＡＮＤゲート１８〜２０、定電流源２１〜２４、スイッチ２５〜２７、コンデンサ３７は近似波形生成手段４１を構成しており、その近似波形生成手段４１にローパスフィルタ３９を加えたものが信号生成手段４２を構成している。
【００２０】
図２（ａ）〜（ｃ）は、ローパスフィルタ３９の具体構成例を示すものであり、何れもＲＣフィルタで構成した例である。ローパスフィルタ３９を高次のアクティブフィルタで構成しても良いが、図２のように一次のパッシブフィルタで構成しても十分に効果がある。但し、フィルタの時定数を大きくし過ぎると、ノイズの低減については有効だが制御信号の波形鈍りも大きくなるため、スイッチング時間が長くなり損失が増大してしまう。従って、ノイズレベルの低減とスイッチング損失の低減とを考慮して時定数を決定する必要がある。また、ＦＥＴ２の容量ばらつきが比較的大きい場合には、抵抗値を小さくし、容量を大きくすると良い。
【００２１】
図２（ａ）は抵抗３９ａとコンデンサ３９ｂをＦＥＴ２のゲートとグランドとの間に接続した場合、図２（ｂ）はコンデンサ３９ｂのグランド側端子をＦＥＴ２のソースに接続した場合、図２（ｃ）は（ｂ）に加えて、もう１つのコンデンサ３９ｃをＦＥＴ２のゲート−ドレイン間にも接続した場合を示す。図２（ｂ）のように構成すると、制御信号における立上り、立下り期間波形の最大傾斜部分（スイッチング損失最大）の傾きをそれほど変化させることなく、立上り開始部分、立下り開始部分を緩やかにすることができる。
【００２２】
次に、本実施例の作用について図３乃至図５も参照して説明する。図３は、図１の駆動装置１において、ＰＷＭ信号（Ｖ１）の立上り期間に正弦波状の信号が出力される状態を示す波形図である。初期状態で、コンデンサ３７の端子電圧（Ｖ２）及びランプ４の端子電圧（Ｖ３，出力電圧）がグランドレベルであるとすると、コンパレータ１２〜１４の出力信号は何れもハイレベル、コンパレータ１５〜１７の出力信号は何れもロウレベルとなる。従って、スイッチ２５〜２７は何れもＯＦＦになっており、トランジスタ２８に流入する電流Ｉinは、定電流源２４のＩ４のみとなっている。
また、ＰＷＭ信号がロウレベルの期間はＦＥＴ３５がＯＦＦであるから、トランジスタ３３及び３４のカレントミラー回路が動作しており、トランジスタ３４は（２×Ｉ４）の電流を流している。
【００２３】
この状態から、ＰＷＭ信号がハイレベルになると、ＦＥＴ３５がＯＮとなり上記カレントミラー回路の動作は停止する。すると、コンデンサ３７は定電流Ｉ４によって充電されるようになり端子電圧Ｖ２は線形に上昇し、バッファ３８及びローパスフィルタ３９を介してＦＥＴ２のゲート電圧も上昇する。従って、ランプ４にも駆動電流が供給されるようになり、その端子電圧Ｖ３は電圧Ｖ２よりローパスフィルタ３９の時定数分の遅れを以って上昇を開始する。
そして、端子電圧Ｖ３が基準電圧Ｖref1を超えるとコンパレータ１７の出力信号がハイレベルとなり、ＡＮＤゲート１８を介してスイッチ２７がＯＮとなる（時刻Ｔ０＝ｔ０）。すると、トランジスタ２８への流入電流Ｉinは（Ｉ４＋Ｉ３）に増加し、コンデンサ３７の端子電圧Ｖ２の上昇度合いはより大きくなる。
【００２４】
尚、一般にコンデンサの容量をＣ，端子電圧をＶ，充電電荷をｑとすればＶ＝ｑ／Ｃであり、両辺を時間微分すれば、
ｄＶ／ｄｔ＝（ｄｑ／ｄｔ）／Ｃ＝Ｉ／Ｃ
である。従って、図２において時間ｔ０の間における端子電圧Ｖ２の上昇度合いは、
Ｖref1／ｔ０＝Ｉ４／Ｃ
となり、コンデンサ３７の容量と定電流源２４の定電流Ｉ４とで決まることになる。また、電流Ｉ４が一定であるから端子電圧は線形に上昇する。
【００２５】
そして、端子電圧Ｖ２，Ｖ３が更に上昇し、端子電圧Ｖ３が基準電圧Ｖref2を超えるとコンパレータ１６の出力信号がハイレベルとなり、ＡＮＤゲート１９を介してスイッチ２６がＯＮとなる（時刻Ｔ１＝ｔ０＋ｔ１）。すると、トランジスタ２８への流入電流Ｉinは（Ｉ４＋Ｉ３＋Ｉ２）に増加し、コンデンサ３７の端子電圧Ｖ２の上昇度合いは更に大きくなる。同様に、端子電圧Ｖ３が基準電圧Ｖref3を超えればスイッチ２５がＯＮとなり（時刻Ｔ２）、トランジスタ２８への流入電流Ｉinは（Ｉ４＋Ｉ３＋Ｉ２＋Ｉ１）に増加し、コンデンサ３７の端子電圧Ｖ２の上昇度合いは最大になる。
【００２６】
その後、更に時間が経過して端子電圧Ｖ３が基準電圧Ｖref4を超えると、今度はコンパレータ１４の出力信号がロウレベルになり、ＡＮＤゲート２０を介してスイッチ２５がＯＦＦとなる（時刻Ｔ３）。すると、トランジスタ２８への流入電流Ｉinは（Ｉ４＋Ｉ３＋Ｉ２）に減少し、コンデンサ３７の端子電圧Ｖ２の上昇度合いは、時刻Ｔ１−Ｔ２間と同様になる。
そして、更に時間が経過して端子電圧Ｖ３が基準電圧Ｖref5，Ｖref6を超えると、コンパレータ１３，１２の出力信号が順次ロウレベルになり、スイッチ２６，２７が順次ＯＦＦとなる（時刻Ｔ４，Ｔ５）。すると、トランジスタ２８への流入電流Ｉinは（Ｉ４＋Ｉ３），Ｉ４に順次減少し、端子電圧Ｖ２の上昇度合いは、時刻Ｔ０−Ｔ１間，時刻０−Ｔ０間と同様になる。
【００２７】
以上のような動作の結果、ＰＷＭ信号の立上り期間におけるコンデンサ３７の端子電圧Ｖ２は、正弦波を折線近似した電圧波形となり（擬似正弦波）、その波形信号がローパスフィルタ３９を介すことで、ＦＥＴ２のゲート電圧波形は正弦波に一層近いものになる。
また、ＰＷＭ信号の立下り期間については図示しないが、ＦＥＴ３５がＯＦＦとなることでコンデンサ３７は放電を開始する。その場合、トランジスタ２８への流入電流Ｉinは、図３に示す立上がり期間と逆のプロセスを辿って増加→減少するので、コンデンサ３７の放電電流波形は、図３に示す波形を左右対称に折り返した形となって、やはり折線近似した正弦波波形となる。
尚、図３に示す波形は正弦波を６点で折線近似したものであるが、図４には、折線近似の近似点数を５点，１０点，２０点，３０点に変化させた場合と、従来使用されていた台形波と、完全な正弦波との波形を示すシミュレーション結果である。近似点数が増加するほど、近似波形は完全な正弦波に近付くことが判る。
【００２８】
また、図５（ａ）は、従来使用していたＰＷＭ信号の立上り，立下り期間の波形が台形波である場合、図５（ｂ）は本実施例のように同波形部分を正弦波とした場合に、ノイズ発生レベルをシミュレーションしたものである。ｔｒは、立上り，立下り期間の長さであり、τはＰＷＭ信号がハイレベルを示す期間の長さを示す。図５から明らかなように、周波数が１／π・ｔｒを超える領域では、前者のノイズレベルは−４０ｄＢ／ｄｅｃで低下するのに対し、後者のノイズレベルは−６０ｄＢ／ｄｅｃで低下しており、ノイズレベルの低減効果が極めて高いことが判る。
【００２９】
以上のように本実施例によれば、駆動装置１の信号生成手段４２は、ランプ４に流れる電流を制御するＦＥＴ２をスイッチング制御するＰＷＭ信号の立上り期間及び立下り期間の波形が正弦波状となる、即ち、少なくともＰＷＭ信号波形の立上り開始点及び終了点、並びに立下り開始点及び終了点の傾きを滑らかに変化させるような波形の信号を生成してＦＥＴ２に出力するようにした。
具体的には、近似波形生成手段４１が、ＰＷＭ信号の立上り期間にコンデンサ３７を充電させ、立下り期間にコンデンサ３７を放電させて、端子電圧の上昇度合い並びに下降度合いを複数段階に切り替えて折線近似により正弦波状信号を生成し、ローパスフィルタ３９を介して出力するようにした。従って、ランプ４に流れる負荷電流波形が立上る部分，立下る部分を正弦波状にすることが可能となり、低ノイズ化を図ると同時にＦＥＴ２におけるスイッチング損失の増加も抑制することができる。
【００３０】
また、近似波形生成手段４１は、複数の定電流源２１〜２４及び放電用定電流源４０をコンデンサ３７に対して断続することで、端子電圧の上昇度合い並びに下降度合いを切り替えるので、コンデンサ３７の充放電電流量を容易に制御することができる。更に、近似波形生成手段４１は、複数レベルの基準電圧Ｖref1〜Ｖref6とランプ４の端子電圧とを比較する複数のコンパレータ１２〜１７の出力信号に応じて複数の定電流源２１〜２３の断続を制御するので、その断続タイミングを適切に制御して正弦波状信号を生成することができる。
【００３１】
加えて、近似波形生成手段４１は、複数の定電流源２１〜２４よりコンデンサ３７に対して出力される電流合計の２倍の電流を流す放電用定電流源４０をコンデンサ３７に並列接続し、その放電用定電流源４０をＰＷＭ信号のロウレベル期間においてアクティブにするようにした。従って、立下り期間の波形を形成するために、立上り期間の波形を形成するのに必要な定電流源と同数の定電流源を用意する必要がなく、少ない数の定電流源で近似波形生成手段４１を構成することができる。
【００３２】
（第２実施例）
図６及び図７は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第２実施例の駆動装置（信号生成装置）４３は、第１実施例の駆動装置１におけるバッファ３８の入力側に、信号生成手段４４を備えている。信号生成手段４４は、理想正弦波データ出力部（基準データ出力手段）４５、正弦波情報演算部４６、Ａ／Ｄコンバータ（電圧検出手段，ＡＤＣ）４７、Ｄ／Ａコンバータ（ＤＡＣ）４８で構成されている。
【００３３】
理想正弦波データ出力部４５は、正弦波データが記憶されたメモリを備えており、ＰＷＭ信号出力部３６より与えられるトリガに応じてアドレスカウンタが動作し、そのアドレスに応じた正弦波データを読み出して正弦波情報演算部４６に出力する。Ａ／Ｄコンバータ４７は、ランプ４の端子電圧をＡ／Ｄ変換して正弦波情報演算部４６に出力する。正弦波情報演算部４６は、両者のデータを演算処理することで、ＰＷＭ信号の立上がり期間，立下り期間に対応する正弦波データを生成し、Ｄ／Ａコンバータ４８に出力する。そして、Ｄ／Ａコンバータ４８がＤ／Ａ変換したアナログ電圧信号は、バッファ３８に出力されるようになっている。
【００３４】
図７は、正弦波情報演算部４６の内部構成、及び各部の信号波形を示すものである。正弦波情報演算部４６は、立上り期間，立下り期間に夫々対応した正弦波データを生成する立上り用演算回路４６Ｕ，立下り用演算回路４６Ｄを備えている。以下、立上り用演算回路４６Ｕについて説明する。
Ａ／Ｄコンバータ４７の出力データと、理想正弦波データ出力部４５の出力データ（基準データ）とは減算器４９に与えられ、両者の差分データが出力される。その差分データは、係数乗算器５０において係数αが乗じられ、加算器５１に出力される。加算器５１の出力データは、演算周期毎に最新データ格納メモリ５２，前回データ格納メモリ５３に順次格納されるようになっており、加算器５１は、前回データ格納メモリ５３に格納されたデータと、係数乗算器５０の出力データとを加算するようになっている。そして、加算器５９の出力データは、立上り／立下り波形合成部５４に出力される。
【００３５】
一方、立下り用演算回路４６Ｄは、基本的に立上り用演算回路４６Ｕと同様にして、ＰＷＭ信号の立下り期間に対応する正弦波データを生成出力するように構成されている。そして、立上り／立下り波形合成部５４では、演算回路４６Ｕ，４６Ｄの出力データがＰＷＭ信号のＤＵＴＹと等しくなるように合成されてＤ／Ａコンバータ４８に出力される。尚、係数乗算器５０において乗じる係数αは「１」であっても良いが、ＦＥＴ２に出力されるゲート電圧が過大となり発振動作するおそれなどがある場合には、α＜１となるように適宜調整すれば良い。
【００３６】
正弦波情報演算部４６において以上のようにデータ処理が行なわれる結果、各部の信号波形は（１）〜（６）に、最終的な出力波形は（７）のようになる。尚、波形（１），（３）の立上りタイミングと、ハイレベルに飽和するタイミングとにずれがあるが、これは、ＦＥＴ２が実際にＯＮするのは、ゲート電圧がしきい値電圧Ｖthを超えた時点からであること（従って、ＰＷＭ信号（６）と波形（３）との立上りは一致している）、また、ＦＥＴ２をＯＮさせた場合は低ＯＮ抵抗状態にしてスイッチング損失を抑制する目的でゲート信号に付与した部分に対応する。これらの部分は、メモリ５２又は５３の初期値において予め与えられている。
【００３７】
以上のように第２実施例によれば、駆動装置４３の信号生成手段４４を、ランプ４の端子電圧をＡ／Ｄ変換したデータと、立上り期間，立下り期間に対応した正弦波データを含む基準データとの差分をとり、その差分データを、１演算周期前の出力データと加算した結果をＰＷＭ信号に同期して出力する。そして、その出力データをＤ／Ａ変換してローパスフィルタ３９を介すことで、ＰＷＭ信号の立上り期間，立下り期間の波形を純粋な正弦波にすることができる。また、係数乗算器５０により必要に応じて係数αを「１」未満に設定することで、加算器５１に出力するデータレベルを制限し、発振動作の発生を防止することができる。
【００３８】
（第３実施例）
図８は本発明の第３実施例であり、第１実施例と異なる部分のみ説明する。第３実施例の駆動装置（信号生成装置）６１は、正弦波生成回路６２によって出力される正弦波信号をローパスフィルタ３９に入力するが、正弦波生成回路６２は、第１実施例の近似波形生成手段４１，第２実施例の信号生成手段４４（但し、重複するローパスフィルタは除く）の何れであっても良い。
【００３９】
バッテリ３とＦＥＴ２のドレイン（電源側端子）との間には、抵抗（電流検出抵抗）６３が挿入されている。また、バッテリ３は、抵抗６４、ＮＰＮトランジスタ６５及び抵抗６６を介してグランドに接続されており、トランジスタ６５のベースには、ローパスフィルタ３９の出力端子が接続されている。そして、ＦＥＴ２のドレイン、トランジスタ６５のコレクタは、オペアンプ（電流制御手段）６７の入力端子に夫々接続されており、オペアンプ６７の出力端子はＦＥＴ２のゲートに接続されている。
【００４０】
次に、第３実施例の作用について説明する。オペアンプ６７は電流制御作用をなすものであり、ランプ４に流れる電流は、ＦＥＴ２のドレイン、トランジスタ６５のコレクタ双方の電位が等しくなるように制御される。即ち、第１、第２実施例の構成では、負荷が変わると駆動電流も変化するので、負荷抵抗が小さくなると駆動電流は増加してノイズレベルが上昇する。そして、誘導性の負荷であるランプ４などの場合、点灯直後にはラッシュ電流が流れるためノイズレベルが大きくなってしまう。そこで、第３実施例では、オペアンプ６７により電流制御を行うことで、ランプ４に流れる電流は、抵抗６３，６４の抵抗比によって決定されるようにする。
【００４１】
また、ローパスフィルタ３９をオペアンプ６７の出力側に配置すると、オペアンプ６７のフィードバックが遅延して動作速度が低下することになり、波形歪や発振等が発生するおそれがあるため、ローパスフィルタ３９はトランジスタ６５の前段に配置している。
以上のように第３実施例によれば、オペアンプ６７が、自身の入力電圧とＦＥＴ２のドレイン電圧とが等しくなるように、ＦＥＴ２を介してランプ４に流れる電流を制御するので、負荷電流の増加を抑制してノイズを抑えることができる。
【００４２】
（第４実施例）
図９及び図１０は、本発明の第４実施例を示すものである。第４実施例の駆動装置（信号生成装置）６８においては、バッファ３８に正弦波生成回路（信号生成手段）６９の出力信号を入力するように構成されている。正弦波生成回路６９の構成は、第１、第２実施例のようにランプ４の端子電圧を検出することなく正弦波信号を生成して出力する構成である。
例えば、図１０に示すように、正弦波データが記憶されているメモリ（波形データ記憶回路）７０と、そのメモリ７０より読み出されたデータをＤ／Ａ変換するＤ／Ａコンバータ７１とで構成しても良い。この場合、メモリ７０は、第２実施例のようにＰＷＭ信号のレベル変化をトリガとしてデータの読出しを開始し、アドレスカウンタのカウンタ値の増加に応じて読出しアドレスを進めるように構成される。
以上のように構成された第４実施例によれば、正弦波生成回路６９は、メモリ７０より読み出されたデータをＤ／Ａコンバータ７１によりＤ／Ａ変換するので、立上り，立下り期間が正弦波となる制御信号を簡単に得ることができる。
【００４３】
（第５実施例）
図１１は本発明の第５実施例を示すものであり、第４実施例と異なる部分のみ説明する。第５実施例の駆動装置（信号生成装置）７２も正弦波生成回路６９を使用するが、ローパスフィルタ３９の出力端子は、オペアンプ７３の非反転入力端子に接続されている。また、オペアンプ（電流制御手段）７３の反転入力端子はＦＥＴ２のドレインに接続されており、出力端子はＦＥＴ２のゲートに接続されている。そして、ＦＥＴ２のドレインとバッテリ３との間には抵抗（電流検出手段）７４が接続されている。
即ち、第５実施例も第４実施例と同様にランプ４の端子電圧は参照しないが、オペアンプ７３がローパスフィルタ３９の出力電圧とＦＥＴ２のドレイン電圧とが等しくなるように電流制御を行う。従って、斯様に構成した場合も、ランプ４に流れる駆動電流に制限をかけることができる。
【００４４】
（第６実施例）
図１２及び図１３は本発明の第６実施例を示すものであり、第４実施例と異なる部分についてのみ説明する。第６実施例の駆動装置（信号生成装置）７５は、第４実施例における正弦波生成回路６９を台形波生成回路７６に置き換えたもので、ローパスフィルタ３９と台形波生成回路７６との組み合わせによってＦＥＴ２のゲート信号を生成する構成である。
【００４５】
台形波生成回路７６は、電源とグランドとの間に接続される２つの定電流源７７及び７８、これらの間に挿入されているスイッチ７９、並びに定電流源７７とスイッチ７９との共通接続点とグランドとの間に接続されるコンデンサ８０とで構成されている。グランド側の定電流源７８が流す電流の値は、電源側の定電流源７７が流す電流の値の２倍に設定されており、スイッチ７９の開閉は、駆動信号出力回路８１によって行われる。尚、台形波生成回路７６とローパスフィルタ３９とを組み合わせたものが、信号生成手段９０を構成している。
【００４６】
次に、第６実施例の作用について図１３も参照して説明する。ゲート信号レベルをロウからハイに遷移させる場合はスイッチ７９を開くことで、電源側の定電流源７７によってコンデンサ８０に充電を行う。逆に、ゲート信号レベルをハイからロウに遷移させる場合はスイッチ７９を閉じることで、グランド側の定電流源７８によってコンデンサ８０を放電させる。すると、バッファ３８の入力端子には、図１３に示す台形波状の信号Ｓ１が与えられる。
【００４７】
上記信号Ｓ１は、直列抵抗３９Ｒ及びＦＥＴ２のゲート−ドレイン間に接続されるコンデンサ３９Ｃより構成されるローパスフィルタ３９を介すことで、立上り及び立下りの波形が滑らかに変化して出力タイミングが遅延するようになり、ＦＥＴ２のゲートには図１３に示す信号Ｓ２が与えられる。
以上のように第６実施例によれば、台形波生成回路７６と、その信号出力段に配置されるローパスフィルタ３９との組み合わせによってＦＥＴ２のゲート信号を生成するようにしたので、少なくともＰＷＭ信号波形の立上り開始点及び終了点、並びに立下り開始点及び終了点の傾きを滑らかに変化させるような波形の信号を簡単に生成することができる。
【００４８】
（第７実施例）
図１４は本発明の第７実施例を示すものであり、第６実施例と異なる部分についてのみ説明する。第７実施例は、第６実施例の駆動装置７５と同様の構成を通信に適用した場合である。送信ノード８２側において、第６実施例の駆動信号出力回路８１は通信制御回路８３に置き換えられており、ローパスフィルタ３９の出力側にはＦＥＴ２及びランプ３に替わって通信ドライバ（信号出力用素子）８４が接続されている。
【００４９】
そして、通信ドライバ８４の出力端子は、信号線８５を介して受信ノード８６側の受信コンパレータ８７を介して通信制御回路８８の入力端子に接続されている。尚、第７実施例において、台形波生成回路７６，バッファ３８及びローパスフィルタ３９の組み合わせは通信信号生成手段８９を構成しており、その通信信号生成手段８９に通信ドライバ８４を加えたものが通信信号生成装置９１を構成している。
以上のように構成された第７実施例によれば、送信ノード８２より信号線８５を介して受信ノード８６に伝送される信号波形は、第６実施例の図１３に示す信号Ｓ２と同様の波形になる。従って、上記通信においてハイ，ロウの２値レベルで変化する信号が繰り返し伝送される場合に、低ノイズ化を図ると同時に通信ドライバ８４におけるスイッチング損失の増加も抑制することができる。
【００５０】
本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形が可能である。
第２実施例において、係数乗算器５０は必要に応じて設ければ良い。
第２、第４実施例において、ローパスフィルタ３９は、必要に応じて設ければ良い。
第４、第５実施例において、正弦波生成回路６９は、第１実施例のような折線近似方式を、ランプ４の端子電圧を参照することなく実現するものに置き換えても良い。その場合、複数の定電流源をＯＮ／ＯＦＦさせるタイミングは、ＰＷＭ信号をトリガとしてタイマカウンタのカウント動作を開始させ、そのカウンタ値が予め定めた各所定値に達した時点とすれば良い。
【００５１】
第７実施例の構成と、第１乃至第５実施例の構成とを組み合わせて実施しても良い。
トランジスタはＦＥＴ２に限ることなく、ＰチャネルＭＯＳＦＥＴ，パワートランジスタ、ＩＧＢＴなどであっても良い。
電気負荷はランプ４に限ることなく、直流電源によって駆動されるものであれば、ＤＣモータやソレノイドなどであっても良い。また、車両用の負荷に限ることはない。
トランジスタをスイッチング制御する信号は、必ずしもＰＷＭ信号に基づいて生成する必要はなく、要は電気負荷に流れる電流波形、若しくは通信に使用される波形の立上り部分及び立下り部分が例えば正弦波状であるような、少なくとも波形の立上り開始点及び終了点、並びに立下り開始点及び終了点の傾きを滑らかに変化させるような波形となるように制御信号を生成すれば、どのような形態の信号に基づいて生成しても良い。
【図面の簡単な説明】
【００５２】
【図１】本発明を車両用のランプを負荷として駆動する駆動装置に適用した場合の第１実施例であり、駆動装置の電気的構成を示す図
【図２】ローパスフィルタの具体構成例を示す図
【図３】ＰＷＭ信号の立上り期間に正弦波状信号が出力される状態を示す波形図
【図４】折線近似の近似点数を変化させた場合のシミュレーション結果、台形波、完全な正弦波の各波形を示す図
【図５】（ａ）は従来使用していた台形波の場合、（ｂ）は立上り，立下り期間を正弦波とした場合の、ノイズ発生レベルをシミュレーションした結果を示す図
【図６】本発明の第２実施例を示す図１相当図
【図７】正弦波情報演算部の内部構成、及び各部の信号波形を示す図
【図８】本発明の第３実施例を示す図１相当図
【図９】本発明の第４実施例を示す図１相当図
【図１０】正弦波生成回路の内部構成を示す図
【図１１】本発明の第５実施例を示す図１０相当図
【図１２】本発明の第６実施例を示す図９相当図
【図１３】バッファの入力側と、ＦＥＴのゲート側との信号波形を夫々示す図
【図１４】本発明を通信に適用した場合の第７実施例であり、通信システムの構成を示す図
【符号の説明】
【００５３】
図面中、１は駆動装置（信号生成装置）、２はＮチャネルＭＯＳＦＥＴ（トランジスタ，電流制御用素子）、３はバッテリ（直流電源）、４はランプ（電気負荷）、１２〜１７はコンパレータ、２１〜２４は定電流源、３７はコンデンサ、３９はローパスフィルタ、４０は放電用定電流源、４１は近似波形生成手段、４２は信号生成手段、４３は駆動装置（信号生成装置）、４４は信号生成手段、４５は理想正弦波データ出力部（基準データ出力手段）、４７はＡ／Ｄコンバータ（電圧検出手段）、４８はＤ／Ａコンバータ、４９は減算器、５０は係数乗算器、５１は加算器、６１は駆動装置（信号生成装置）、６２は正弦波生成回路（近似波形生成手段，信号生成手段）、６３は抵抗（電流検出抵抗）、６７はオペアンプ（電流制御手段）、６８は駆動装置（信号生成装置）、６９は正弦波生成回路（信号生成手段）、７０はメモリ（波形データ記憶回路）、７１はＤ／Ａコンバータ、７２は駆動装置（信号生成装置）、７３はオペアンプ（電流制御手段）、７４は抵抗（電流検出抵抗）、７５は駆動装置（信号生成装置）、８４は通信ドライバ（信号出力用素子)、８９及び９０は信号生成手段、９１は通信信号生成装置を示す。
【図１】
2007013916.tif 000003
【図２】
2007013916.tif 000004
【図３】
2007013916.tif 000005
【図４】
2007013916.tif 000006
【図５】
2007013916.tif 000007
【図６】
2007013916.tif 000008
【図７】
2007013916.tif 000009
【図８】
2007013916.tif 000010
【図９】
2007013916.tif 000011
【図１０】
2007013916.tif 000012
【図１１】
2007013916.tif 000013
【図１２】
2007013916.tif 000014
【図１３】
2007013916.tif 000015
【図１４】
2007013916.tif 000016