(57)【要約】【課題】  半田等の接合材の流出を防止する溝の形状を最適化した回路装置およびその製造方法を提供する。【解決手段】  回路装置１０では、導電パターン１１Ａ〜１１Ｉが設けられており、これらの導電パターンにはトランジスタ１２Ｄ等の回路素子が接合材１９を介して固着されている。そして、接合材１９が形成される領域を囲むように、導電パターンの主面にドット形状の凹部１４が設けられている。また、導電パターン１１Ａ〜１１Ｉの裏面が露出された状態で、これらの導電パターンおよび回路素子は封止樹脂１６により被覆される。【選択図】  図１
2007036071.tif 000002
【特許請求の範囲】
【請求項１】
導電パターンと、
接合材を介して前記導電パターンに固着される回路素子とを具備し、
前記接合材が塗布される領域を囲むように、前記導電パターンの主面にドット状の凹部を設けることを特徴とする回路装置。
【請求項２】
前記凹部を等間隔に設けることを特徴とする請求項１記載の回路装置。
【請求項３】
前記凹部は、前記導電パターンの主面をウェットエッチングすることにより形成されることを特徴とする請求項１記載の回路装置。
【請求項４】
前記回路素子は半導体素子であり、
前記半導体素子の裏面が前記接合材を介して前記導電パターンの主面に固着され、
前記半導体素子を囲むように、前記導電パターンの主面に前記凹部を設けることを特徴とする請求項１記載の回路装置。
【請求項５】
前記導電パターンの裏面を露出した状態で前記導電パターンおよび前記回路素子を封止する封止樹脂を具備することを特徴とする請求項１記載の回路装置。
【請求項６】
前記接合材は、半田、導電性ペーストまたは絶縁性接着材であることを特徴とする請求項１記載の回路装置。
【請求項７】
前記回路素子はチップ素子であり、
前記チップ素子の電極に接続する接合材が形成される領域を囲むように前記凹部が形成されることを特徴とする請求項１記載の回路装置。
【請求項８】
前記凹部は、前記チップ素子の長手方向の端部から離間する位置に形成されることを特徴とする請求項７記載の回路装置。
【請求項９】
導電パターンに接合材を介して回路素子を固着する工程を具備する回路装置の製造方法に於いて、
前記接合材が塗布される領域の前記導電パターンを囲むように、前記導電パターンの主面にドット状の凹部を形成することを特徴とする回路装置の製造方法。
【請求項１０】
導電箔の主面に分離溝を設けることにより導電パターンを凸状に形成する工程と、前記導電パターンに塗布された接合材を介して回路素子を固着する工程と、前記分離溝に充填され且つ前記導電パターンおよび前記回路素子が被覆されるように封止樹脂を形成する工程と、前記分離溝に充填された前記封止樹脂が露出するまで前記導電箔を裏面から除去して前記導電パターンを分離する工程とを具備し、
前記分離溝を設ける工程では、前記接合材が塗布される領域を囲むように、ドット状の凹部を、前記導電箔の主面に形成することを特徴とする回路装置の製造方法。
【請求項１１】
前記分離溝および前記凹部は、同時に行うウェットエッチングにより形成されることを特徴とする請求項１０記載の回路装置の製造方法。
【請求項１２】
前記凹部および前記分離溝は、第１開口部および第２開口部が設けられたエッチングマスクを用いたウェットエッチングにより同時に形成され、
前記凹部が形成される前記第１開口部の幅は、前記分離溝が形成される第２分離溝の幅よりも狭いことを特徴とする請求項１０記載の回路装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、装置内部にて回路素子が接合材を介して導電パターンに固着される回路装置およびその製造方法に関するものである。
【背景技術】
【０００２】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、ＣＳＰ（Chip Scale Package）と呼ばれる、内蔵される半導体素子と同等のサイズを有する回路装置が開発されている。
【０００３】
図１０は、支持基板として基板６５を採用した、チップサイズよりも若干大きいＣＳＰ６６を示すものである。ここでは、半田等の接合材７５を介して、基板６５にトランジスタチップＴが実装されている。
【０００４】
この基板６５の表面には、第１の電極６７、第２の電極６８およびダイパッド６９が形成され、裏面には第１の裏面電極７０Ａと第２の裏面電極７０Ｂが形成されている。そしてスルーホールＴＨを介して、第１の電極６７と第１の裏面電極７０Ａが接続されている。更にスルーホールＴＨを介して、第２の電極６８と第２の裏面電極７０Ｂが電気的に接続されている。
【０００５】
ダイパッド６９にはトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極６７が金属細線７２を介して接続される。更に、トランジスタのベース電極と第２の電極６８が金属細線７２を介して接続されている。トランジスタチップＴを覆うように基板６５に樹脂層７３が設けられている。
【０００６】
しかしながら、上記したＣＳＰ６６では、接合材７５を介してトランジスタチップＴを実装する工程に於いて、溶融された液状の接合材７５がダイパッド６９から周囲に流出してしまう問題があった。接合材７５がダイパッド６９から周囲に流出すると、流出した接合材７５により、第１の電極６７または第２の電極６８とダイパッド６９とがショートしてしまう恐れがあった。更には、トランジスタＴの接合に寄与する接合材７５の量が少なくなり、トランジスタＴの接続信頼性が低下してしまう恐れもあった。
【０００７】
これらの問題を解決するために、本出願人は図１１に示す回路装置１００を開発した（下記特許文献１を参照）。図１１（Ａ）は回路装置１００の平面図であり、図１１（Ｂ）はその断面図である。
【０００８】
回路装置１００では、ダイパッド１０１の上面に接合材１０９を介して半導体素子１０３が固着されている。そして、ダイパッド１０１の上面には、半導体素子１０３を完全に取り囲む溝１０４が設けられていた。また、ダイパッド１０１を取り囲むように、多数個のボンディングパッド１０２が設けられていた。半導体素子１０３とボンディングパッド１０２とは、金属細線１０５により接続されている。また、半導体素子１０３、ダイパッド１０１およびボンディングパッド１０２を被覆するように、絶縁性樹脂１０６が形成される。また、回路装置１００の裏面はレジスト１０８により覆われる。更に、ダイパッド１０１およびボンディングパッド１０２の裏面の所望の箇所には、半田等から成る外部電極１０７が形成される。
【０００９】
また、ダイパッド１０１とボンディングパッド１０２とは、分離溝１０６により分離されている。
【００１０】
回路装置１００では、ダイパッド１０１の上面の周辺部に溝１０４を設けることで、半導体素子１０３を実装する工程に於いて、液状化した接合材１０９の外部への流出を防止していた。即ち、溝１０４に接合材１０９が流入することで、液状の接合材１０９がダイパッド１０１の上面から外部に流出することが防止されていた。また、上述した溝１０４は、ウェットエッチングにて形成されていた。
【特許文献１】特開２００４−０７１８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記した回路装置１００では、接合材１０９が形成される領域を完全に囲むように溝１０４が形成されていたので、多量の接合材１０９が溝１０４に流入してしまう問題があった。溝１０４に多量の接合材１０９が流入すると、半導体素子１０３の接続に寄与する接合材１０９の量が減少し、半導体素子１０３の接続信頼性が低下してしまう問題が発生する。
【００１２】
更に、ウェットエッチングにより形成される溝１０４が、局所的に深く形成されてしまう問題があった。図１１（Ａ）を参照して、特にこの問題は、平面的に四角状に形成される溝１０４の角部に於いて発生していた。この原因は、溝１０４を形成するウェットエッチングの工程に於いて、エッチングに用いられるエッチャントが、矩形状に配置される溝１０４の角部に於いて合流するからである。
【００１３】
溝１０４が局所的に深く形成されると、溝１０４の深さが分離溝１０６と同等程度と成ってしまい、溝１０４が形成された箇所にてダイパッド１０１が分離されてしまう問題があった。
【００１４】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、接合材の流出を防止する部位の形状を最適化した回路装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明の回路装置は、導電パターンと、接合材を介して前記導電パターンに固着される回路素子とを具備し、前記接合材が塗布される領域を囲むように、前記導電パターンの主面にドット状の凹部を設けることを特徴とする。
【００１６】
本発明の回路装置の製造方法は、導電パターンに接合材を介して回路素子を固着する工程を具備する回路装置の製造方法に於いて、前記接合材が塗布される領域の前記導電パターンを囲むように、前記導電パターンの主面にドット状の凹部を形成することを特徴とする。
【００１７】
更に、本発明の回路装置の製造方法は、導電箔の主面に分離溝を設けることにより導電パターンを凸状に形成する工程と、前記導電パターンに塗布された接合材を介して回路素子を固着する工程と、前記分離溝に充填され且つ前記導電パターンおよび前記回路素子が被覆されるように封止樹脂を形成する工程と、前記分離溝に充填された前記封止樹脂が露出するまで前記導電箔を裏面から除去して前記導電パターンを分離する工程とを具備し、前記分離溝を設ける工程では、前記接合材が塗布される領域を囲むように、ドット状の凹部を、前記導電箔の主面に形成することを特徴とする。
【発明の効果】
【００１８】
本発明の回路装置では、接合材が塗布される領域を囲むように、導電パターンの主面にドット状の凹部を設けている。従って、接合材１０９を完全に囲むように溝１０４を設けていた背景技術と比較すると、凹部に流入する接合材の量を低減させることができる。このことから、回路素子の接続に寄与する接合材の量を多くすることができるので、回路素子の接続信頼性を確保することができる。
【００１９】
更に本発明の回路装置の製造方法では、ドット状に凹部を形成することで、ウェットエッチングの工程に於いて、エッチャントの流動を規制して、凹部を浅く形成することができる。更に本発明では、導電パターン間に設けられる分離溝と上記凹部とをウェットエッチングにより同時に形成する場合に於いて、分離溝に対して凹部の深さを十分に浅くすることができる。このことから、凹部が形成された箇所にて導電パターンが分離されることを防止することができる。
【発明を実施するための最良の形態】
【００２０】
＜第１の実施の形態＞
本実施の形態では、図１を参照して、本発明の回路装置１０の構成を説明する。図１（Ａ）は回路装置１０の平面図であり、図１（Ｂ）は図１（Ａ）のＢ−Ｂ’線に於ける断面図である。
【００２１】
図１（Ａ）および図１（Ｂ）を参照して、回路装置１０では、導電パターン１１Ａ〜１１Ｉが設けられており、これらの導電パターンにはトランジスタ１２Ｄ等の回路素子が接合材１９を介して固着されている。そして、接合材１９が形成される領域を囲むように、ドット状の凹部１４が導電パターンの主面に設けられている。また、導電パターン１１Ａ〜１１Ｉの裏面が露出された状態で、これらの導電パターンおよび回路素子は封止樹脂１６により被覆される。このような各構成要素を以下にて説明する。
【００２２】
導電パターン１１Ａ〜１１Ｉは、銅（Ｃｕ）等の金属から成り、裏面を露出させて封止樹脂１６に埋め込まれている。導電パターン１１Ａ、１１Ｂ、１１Ｃおよび１１Ｄは、回路装置１０の４角に位置してダイパッド形状を呈している。そして、導電パターン１１Ａ〜１１Ｄの間に、導電パターン１１Ｅ、１１Ｆ、１１Ｇ、１１Ｉが形成されている。各導電パターン１１Ａ〜１１Ｉは、分離溝１３により略等間隔に離間されており、側面は湾曲形状と成っている。また、導電パターン１１の上面に於いて、トランジスタ１２Ｄ等の回路素子が実装される領域は、銀（Ａｇ）や金（Ａｕ）等から成るメッキ膜２０が形成される。更に、金属細線１５が接続される導電パターン１１の上面もメッキ膜２０により被覆される。
【００２３】
各導電パターン１１Ａ〜１１Ｉは、分離溝１３により等間隔に分離されている。分離溝１３の幅Ｗ１は、例えば１２５μｍ〜１５０μｍ程度である。また、分離溝１３の深さは６０μｍ程度である。
【００２４】
導電パターン１１には、接合材１９を介してトランジスタ１２Ｄ等の回路素子が実装される。導電パターン１１に実装される回路素子としては、能動素子および受動素子の両方が採用可能である。具体的には、トランジスタ、ダイオード、ＩＣ、システムＬＳＩ、コンデンサ、抵抗等を回路素子として採用可能である。
【００２５】
回路素子の固着に用いる接合材１９としては、鉛共晶半田、鉛フリー半田、導電性ペースト等の導電性材料が採用される。更には、エポキシ樹脂等から成る絶縁性の接着剤を接合材１９として採用することもできる。
【００２６】
導電パターン１１Ｂ、１１Ｃおよび１１Ｄの上面には、それぞれダイオード１２Ｂ、ダイオード１２Ｃおよびトランジスタ１２Ｄが接合材１９を介して実装されている。そして、これらの導電パターンの上面には、接合材１９の流出を防止するために、ドット状の凹部１４が設けられている。
【００２７】
凹部１４を設けることにより、接合材１９を用いてトランジスタ１２Ｄ等の回路素子を実装する工程に於いて、液状または半固形状の接合材１９が、導電パターンの上面から外部に流出することを防止することができる。凹部１４の詳細な構成は下記する。
【００２８】
封止樹脂１６は、導電パターン１１Ａ〜１１Ｉの裏面を露出させて、全体を封止している。更に、導電パターンの表面に形成された凹部１４にも封止樹脂１６は充填されている。ここでは、封止樹脂１６は、チップ素子１２Ａ等の回路素子、金属細線１５、導電パターン１１Ａ〜１１Ｉを封止している。封止樹脂１６の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。
【００２９】
レジスト１８は、封止樹脂１６の下面および導電パターン１１の下面を被覆するように形成されている。また、半田等から成る外部電極１７が形成される領域の導電パターンは、レジスト１８から露出される。
【００３０】
本形態では、導電パターン１１の表面に凹部１４を設けることにより、回路素子の実装に用いる接合材１９の流出を防止している。この詳細を、図１（Ａ）および図１（Ｂ）に示す導電パターン１１Ｄを例に説明する。
【００３１】
導電パターン１１Ｄの上面には、接合材１９を介してトランジスタ１２Ｄが固着されている。そして、トランジスタ１２Ｄが実装される領域を囲むように、ドット状の複数の凹部１４が導電パターン１１Ｄの表面に形成されている。
【００３２】
ここでは、各凹部１４は円形の平面的形状となっているが、４角形等の多角形状でも良い。凹部１４の幅（径：Ｗ２）は、例えば、２０μｍ〜３０μｍ程度である。また、凹部１４の深さは、例えば１０μｍ〜２０μｍ程度であり、分離溝１３と比較すると浅く形成される。本形態では、このような形状の凹部１４が、例えば３０μｍ〜２００μｍピッチで等間隔に配置されている。
【００３３】
上述したように、凹部１４を設けることにより、液状または半固形状の接合材１９を用いてトランジスタ１２Ｄを実装する工程に於いて、接合材１９が導電パターン１１から外部に流出することを防止することができる。具体的には、液状化した接合材１９が周囲に広がろうとしても、凹部１４が形成された箇所に於いて、接合材１９に表面張力が作用し、接合材１９の広がりが阻止される。更に、凹部１４に接合材１９が流入することによっても、接合材１９の広がりを抑止することができる。従って、接合材１９が導電パターンの上面から漏出しない。
【００３４】
また、本形態ではドット状に凹部１４が形成されているので、凹部１４の全てに接合材１９が流入したとしても、凹部１４に流入する接合材１９の量は、背景技術と比較すると少ない。従って、トランジスタ１２Ｄの接合に寄与する接合材１９の量を充分に確保することができる。
【００３５】
更に、トッド状に離間して凹部１４が形成されているので、液状の接合材１９が１つの凹部１４に流入しても、その流入が隣接する凹部１４に伝搬することを防止することができる。
【００３６】
図２を参照して、チップ素子１２Ａが実装される箇所に形成される凹部１４を説明する。図２（Ａ）はチップ素子１２Ａが実装される領域の回路装置の平面図であり、図２（Ｂ）は図２（Ａ）のＢ−Ｂ’線での断面図である。
【００３７】
ここでは、チップ素子１２Ａの一方の電極が接合材１９を介して導電パターン１１Ａに固着されている。また、チップ素子１２Ａの他方の電極は、接合材１９を介して導電パターン１１Ｆに固着されている。導電パターン１１Ａおよび１１Ｆの上面に於いては、チップ素子１２Ａの固着に用いられる接合材１９が塗布される領域を囲むように、ドット状の凹部１４が形成されている。
【００３８】
凹部１４をドット状に形成することにより、凹部１４に流入する接合材１９の量を少なくすることができる。従って、チップ素子１２Ａの両端部にてフィレットを形成する為に充分な量の接合材１９を確保して、接続信頼性を向上させることができる。
【００３９】
更に、凹部１４は、チップ素子１２Ａの長手方向の端部からは、離間した位置に形成されている。このようにすることで、図２（Ｂ）に示すように、チップ素子１２Ａの両端部に於いて、接合剤１９から成るフィレットを形成することができる。
【００４０】
本実施の形態では、封止樹脂１６に導電パターン１１が埋め込まれた形状を有する回路装置１０を例に説明したが、他の形態の回路装置にも本実施の形態を適用させることも可能である。例えば、図１０に示したような基板６５を用いる回路装置にも本形態を適用させることもできる。この場合は、ダイパッド６９に塗布される接合材７５を囲むように、ダイパッド６９の上面にドット状の凹部１４が形成される。また、２層以上の多層の導電パターンを有する回路装置にも本形態は適用可能である。
【００４１】
＜第２の実施の形態＞
次に、図３から図９を参照して、上記した回路装置１０の製造方法を説明する。
【００４２】
第１工程：図３から図５を参照
本工程では、ウェットエッチングにより導電箔４０の表面に分離溝１３および凹部１４を形成する。分離溝１３を設けることにより、導電箔４０の表面に凸状の導電パターン１１が形成される。ドット状の凹部１４は、後の工程にて回路素子の固着に用いる接合材の流出を防止するために形成される。
【００４３】
図３を参照して、先ず、導電箔４０の上面をエッチングレジスト４１により被覆する。図３（Ａ）は導電箔４０の断面図であり、図３（Ｂ）は導電箔４０全体を示す平面図であり、図３（Ｃ）は導電箔４０の一部分を拡大した平面図である。
【００４４】
図３（Ａ）を参照して、導電箔４０の材料は、ロウ材の付着性等が考慮されて選択され、Ｃｕを主材料とした導電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の合金から成る導電箔等が採用される。また、導電箔４０の厚さは、後の工程にて分離溝１３および凹部１４が形成可能な程度であり、例えば１００μｍ〜３００μｍ程度である。
【００４５】
導電箔４０の上面は、エッチングマスクであるレジスト４１により被覆される。ここでは、後の工程にて導電パターンと成る部分の導電箔４０が選択的に被覆されるようにレジスト４１がパターニングされている。具体的には、レジスト４１には開口部４８、４９が設けられ、これらの開口部から導電箔４０の上面が露出している。開口部４９は、点線にて示す分離溝１３を形成するために設けられ、その幅Ｗ３は、１００μｍ〜１５０μｍ程度である。開口部４８は、比較的浅い凹部１４を形成するために設けられ、その幅Ｗ４は１５μｍ〜２０μｍ程度である。
【００４６】
上記のように、開口部４９に対して開口部４８の幅を十分に狭くすることにより、開口部４８から形成される凹部１４の深さを、開口部４９から形成される分離溝１３よりも浅くすることができる。従って、分離溝１３が設けられた箇所にて各導電パターン（不図示）を分離する後の工程に於いて、凹部１４が設けられた箇所から導電パターンが分離されることを防止することができる。この事項については、図８を参照して詳述する。
【００４７】
図３（Ｂ）の平面図を参照して、短冊状の導電箔４０には、多数の回路装置部４５が形成されるブロック４２が４〜５個離間して並べられる。１つのブロック４２は、マトリックス状に配置された複数個の回路装置部４５から成る。ここで、回路装置部４５とは、１つの回路装置を構成する部位を指す。
【００４８】
また、各ブロック４２間にはスリット４３が設けられ、モールド工程等での加熱処理で発生する導電箔４０の応力を吸収する。導電箔４０の上下周端にはインデックス孔４４が一定の間隔で設けられ、各工程での位置決めに用いられる。スリット４３およびインデックス孔４４は、導電箔４０を厚み方向に貫通して設けられ、本工程のエッチングにより、分離溝１３等と共に同時に形成することも可能である。
【００４９】
図３（Ｃ）を参照して、１つの回路装置部４５に形成されるレジスト４１Ａ〜４１Ｉを説明する。回路装置部４５の内部に於いては、図１に示す導電パターン１１Ａ〜１１Ｉと同様の形状の、レジスト４１Ａ〜４１Ｉが形成されている。そして、レジスト４１Ａ〜１４Ｉ同士の間に、開口部４９が設けられている。
【００５０】
更に、図１に示す凹部１４に対応して、開口部４８がレジスト４１Ｄ等に形成されている。ドット状の凹部１４を形成するために、開口部４８もドット状に形成される。具体的には、レジスト４１Ｄを参照すると、全体として四角形状に成るようにドット状に多数個の開口部４８が形成されている。また、他のレジスト４１Ａ、４１Ｂ、４１Ｃ、４１Ｆに於いても、同様の形状の開口部４８が形成される。
【００５１】
図４を参照して、次に、レジスト４１を用いて導電箔４０をウェットエッチングする。図４（Ａ）は本工程に於ける導電箔４０の断面図であり、図４（Ｂ）は導電箔４０の平面図であり、図４（Ｃ）は１つの回路装置部４５を拡大した平面図である。
【００５２】
図４（Ａ）を参照して、本工程では、ノズル５０を用いて、エッチャントを導電箔４０にシャワーリングしてウェットエッチングが行われる。ここでは、導電箔４０の上方からノズル５０を用いてシャワーリングを行っているが、導電箔４０の下方からシャワーリングを行っても良い。また、エッチャントに導電箔４０を浸漬してウェットエッチングを行っても良い。
【００５３】
図４（Ｂ）および図４（Ｃ）を参照して、ノズル５０からシャワーリングされたエッチャントは、導電箔４０の表面を流動する。図４（Ｂ）ではエッチャントの流れＦを矢印にて示している。導電路４０の表面にてエッチャントが流動することにより、レジスト４１から露出する導電箔４０のエッチングが進行する。
【００５４】
図４（Ｃ）の拡大図を参照してエッチャントの流れを詳述すると、導電箔４０の上面に於いては、レジスト４１の開口部に沿ってエッチャントは優先的に流動する。ここでは、各レジスト４１間に設けられる開口部４９に沿って流動するエッチャントの流れを、矢印Ｆ１で示している。エッチングの進行に伴い、開口部４９の下方には分離溝１３（不図示）が徐々に深く形成される。そして、徐々に深く形成される分離溝１３もエッチャントが流動する経路として機能する。
【００５５】
開口部４８の形状は、上述したようにドット形状であり、連続した溝形状ではない。従って、ドット形状の開口部４８に沿ってエッチャントは流動しないので、開口部４８の内部に於いては、エッチャントの流動性が規制されている。即ち、本形態では、開口部４８をドット形状にすることにより、開口部４８内部に於けるエッチャントの流動を抑制して、開口部４８から形成される凹部１４を浅く形成している。このことから、開口部４９から形成される分離溝１３と比較して、開口部４８から形成される凹部１４を充分に浅くすることができる。
【００５６】
また、本工程のエッチングにより、図４（Ｂ）に示すスリット４３およびインデックス孔４４も形成することができる。
【００５７】
図５に上記したエッチングにより分離溝１３および凹部１４が形成された導電箔４０を示す。図５（Ａ）は導電箔４０の断面図であり、図５（Ｂ）は１つのブロック４２を拡大した平面図である。
【００５８】
図５（Ａ）を参照して、上記エッチングの工程により、開口部４９の下方には、導電パターン１１を凸状に突出させる分離溝１３が形成される。また、開口部４８の下方には、分離溝１３よりも充分に浅い凹部１４が形成される。具体的には、分離溝１３の深さＤ１は、例えば６０μｍ程度であり、凹部１４の深さは１０μｍ〜２０μｍ程度である。
【００５９】
図５（Ｂ）を参照して、１つのブロック４２には２行２列のマトリックス状に４個の回路装置部４５が配列され、各回路装置部４５毎に同一の導電パターン１１が設けられている。ブロック４２の周辺には枠状のパターン４６が設けられ、それと少し離間した内側にダイシング時の位置合わせマーク４７が設けられている。
【００６０】
また、エッチングの工程が終了した後に、レジスト４１は剥離される。更に、後の工程にて回路素子が実装される領域および金属細線が接続される領域の導電パターン１１の表面には、銀（Ａｇ）等から成るメッキ膜２０が形成される。
【００６１】
第２工程：図６および図７参照
本工程では、導電パターン１１にトランジスタ１２Ｄ等の回路素子を実装して電気的に接続する。
【００６２】
図６を参照して、半田等の接合材１９を用いて、トランジスタ１２Ｄ等の回路素子を導電パターン１１の表面に固着する。図６（Ａ）は本工程を示す断面図であり、図６（Ｂ）は平面図である。
【００６３】
トランジスタ１２Ｄ等の実装に用いる接合材１９としては、半田、導電性ペーストまたは絶縁性接着剤を用いることができる。半田としては鉛共晶半田、鉛フリー半田が採用される。
【００６４】
接合材１９として半田が採用された場合、先ず、導電パターン１１の表面に半田クリーム（不図示）を塗布した後に、半田クリームの上部にトランジスタ１２Ｄ等の回路素子を載置する。その後に、リフロー工程により半田クリームを加熱溶融する。これらの工程により、半田から成る接合材１９を用いて回路素子が導電パターン１１に実装される。
【００６５】
本形態では、接合材１９が設けられる領域を囲むように、ドット状に凹部１４を設けているので、液状または半固形状の接合材１９が導電パターン１１の上面から分離溝１３に流出してしまうのを防止することができる。
【００６６】
具体的には、図６（Ａ）を参照して、本工程に於いては、接合材１９は液状または半固形状の状態である。従って、接合材１９の上部にトランジスタ１２Ｄを載置すると、トランジスタ１２Ｄの重み等により、周囲に広がろうとする力が接合材１９に作用する。そこで本形態では、接合材１９が塗布される領域（トランジスタ１２Ｄが載置される領域）を囲むようにドット状に凹部１４を設けている。従って、周囲に広がろうとする接合材１９は、凹部１４の近傍に於いて表面張力が作用して、広がりが阻止される。また、凹部１４に接合剤１９が流れ込むことによっても、その広がりが阻止される。従って、接合剤１９は、導電パターン１１の上面から分離溝１３に流出しない。
【００６７】
分離溝１３に接合材１９が流出してしまうと、後の工程にて、導電箔４０を裏面からエッチングして各導電パターン１１を分離しても、分離溝１３に流入した接合材１９により、隣接する導電パターン１１同士がショートしてしまう。特に、半田を接合材１９として用いた場合は、加熱溶融された半田は液状であるので、外部に流出する恐れが高い。本形態では、凹部１４を設けて接合材１９の流出を防止しているので、後の工程に於いて、分離溝１３が設けられた箇所にて確実に導電パターン１１同士を分離することができる。
【００６８】
また、チップ素子１２Ａが固着される導電パターン１１Ａ、１１Ｆに於いては、チップ素子１２Ａの電極に溶着される接合材１９を囲むように、凹部１４が形成されている。また、導電パターン１１Ｆに於いては、本形態の凹部１４の作用により、チップ素子１２Ａの固着に用いられる接合材１９が、メッキ膜２０に到達するのを防止することができる。また、接合材１９として半田が用いられた場合は、半田クリームに含まれるフラックス等がメッキ膜２０に到達するのを、凹部１４により防止することができる。メッキ膜２０の表面が接合材１９等により汚染されると、メッキ膜２０への金属細線の接続が困難になる恐れがある。
【００６９】
更に本形態では、凹部１４は、ドット状に不連続に形成されている。従って、溝１０４（図１１参照）が完全に連続して形成された背景技術と比較すると、全ての凹部１４に接合材１９が流入した場合でも、凹部１４に流入する接合材１９の量を低減させることができる。従って、トランジスタ１２Ｄと導電パターン１１Ｄとの間に位置する接合材１９の量を多くして、トランジスタ１２Ｄの接続信頼性を向上させることができる。
【００７０】
次に、図７を参照して、トランジスタ１２Ｄ等の回路素子と導電パターン１１とを金属細線１５を用いて電気的に接続する。図７（Ａ）は本工程を示す断面図であり、図７（Ｂ）は平面図である。
【００７１】
具体的には、図７（Ｂ）を参照して、ダイオード１２Ｂの上面に形成された電極が金属細線１５を介して導電パターン１１Ｅと接続される。また、ダイオード１２Ｃは、金属細線１５を介して導電パターン１１Ｉと接続される。更に、トランジスタ１２Ｄのソース電極は金属細線１５を介して導電パターン１１Ｆと接続され、ゲート電極は導電パターン１１Ｃと接続される。
【００７２】
第３工程：図８および図９を参照
本工程では、回路素子等が被覆されるように封止樹脂１６を形成し、導電箔４０を裏面から除去して各導電パターン１１を分離する。更に、ブロック４２をダイシングして個別の回路装置１０を得る。
【００７３】
図８（Ａ）を参照して、先ず、トランジスタ１２Ｄ等の回路素子を被覆し、分離溝１３および凹部１４に充填されるように封止樹脂１６を形成する。
【００７４】
本工程では、図８（Ａ）に示すように、封止樹脂１６は、トランジスタ１２Ｄ等の回路素子および複数の導電パターン１１を完全に被覆する。更に、分離溝１３および凹部１４にも封止樹脂１６が充填される。分離溝１３および凹部１４の側面はエッチングにより形成された湾曲形状と成っているので、封止樹脂１６と強固に結合する。本工程は、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００７５】
更に、本工程でトランスファーモールドする際に、図８（Ｂ）に示すように各ブロック４２毎に１つの封止樹脂１６で共通にモールドを行う。
【００７６】
図８（Ｃ）を参照して、次に、上記した導電箔４０を裏面からエッチングにより取り除いて、各導電パターン１１を分離する。
【００７７】
具体的には、分離溝１３に埋め込まれた封止樹脂１６が下方に露出するまで、導電箔４０の裏面を全面的にウェットエッチングする。本工程では、分離溝１３の深さＤ１よりも、導電パターン１１の厚みＤ３が薄くなるまで、導電箔４０をエッチングしている。従って、分離溝１３に充填された封止樹脂１６は、導電パターン１１の裏面から外部に露出する。このようにすることで、分離溝１３の深さが不均一であっても、各導電パターン１１を確実に分離することができる。例えば、分離溝の深さＤ１が６０μｍ程度の場合は、導電パターン１１の厚みＤ３が４０μｍ程度に薄くなるように、導電箔４０はオーバーエッチングされる。
【００７８】
更に、凹部１４は分離溝１３よりも充分に浅く均一の深さに形成されるため、本工程のエッチングは、凹部１４には到達しない。例えば、凹部１４の深さは１０μｍ以下であるので、凹部１４の深さに±１０μｍ程度の偏差が生じても、導電パターン１１の厚みを４０μｍ残す本工程のエッチングは、凹部１４までは到達しない。従って、本形態では、凹部１４が形成された箇所にて導電パターン１１が分離されてしまう問題が発生しない。
【００７９】
更にまた、上述した凹部１４の作用により、トランジスタ１２Ｄの接合に用いられる接合材１９は、導電パターン１１の上面からの流出が防止されている。即ち、分離溝１３には、導電性の接合材１９は流入していない。従って、本工程のエッチングにより、分離溝１３が設けられた箇所にて、各導電パターン１１同士は確実に分離される。
【００８０】
上記工程が終了した後に、導電パターン１１の裏面処理を行い、例えば図１に示す最終構造を得る。すなわち、封止樹脂１６およびそこから露出する導電パターン１１の裏面をレジスト１８（図１参照）により被覆する。更に、導電パターン１１の裏面を部分的にレジスト１８から露出させて、半田等の導電材料から成る外部電極１７（図１参照）を形成する。
【００８１】
図９を参照して、次に、各ブロック４２の封止樹脂１６をダイシングすることにより、回路装置部４５を個別に分離する。
【００８２】
本工程では、ブロック４２を不図示のダイシング装置の載置台に真空で吸着させ、ダイシングブレード４９で各回路装置部４５間のダイシングライン（一点鎖線）に沿って封止樹脂１６をダイシングし、個別の回路装置に分離する。
【００８３】
上記の工程により、図１に構造を示す回路装置１０が製造される。
【図面の簡単な説明】
【００８４】
【図１】本発明の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【図２】本発明の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【図３】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は平面図である。
【図４】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は平面図である。
【図５】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図６】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図７】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図である。
【図８】本発明の回路装置の製造方法を示す図であり、（Ａ）は断面図であり、（Ｂ）は平面図であり、（Ｃ）は断面図である。
【図９】本発明の回路装置の製造方法を示す平面図である。
【図１０】従来の回路装置を示す断面図である。
【図１１】従来の回路装置を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【符号の説明】
【００８５】
１０            回路装置
１１            導電パターン
１１Ａ〜１１Ｆ  導電パターン
１２            回路素子
１２Ａ          チップ素子
１２Ｂ、１２Ｃ  ダイオード
１２Ｄ          トランジスタ
１３            分離溝
１４            凹部
１５            金属細線
１６            封止樹脂
１７            外部電極
１８            レジスト
１９            接合材
２０            メッキ膜
４０            導電箔
４１            レジスト
４１Ａ〜４１Ｆ  レジスト
４２            ブロック
４３            スリット
４４            インデックス孔
４５            回路装置部
４６            パターン
４７            位置合わせマーク
４８、４９      開口部
５０            ノズル
【図１】
2007036071.tif 000003
【図２】
2007036071.tif 000004
【図３】
2007036071.tif 000005
【図４】
2007036071.tif 000006
【図５】
2007036071.tif 000007
【図６】
2007036071.tif 000008
【図７】
2007036071.tif 000009
【図８】
2007036071.tif 000010
【図９】
2007036071.tif 000011
【図１０】
2007036071.tif 000012
【図１１】
2007036071.tif 000013