(57)【要約】【課題】ＭＯＳ回路による非線形演算回路で利得可変とし、温度依存性やプロセスによる利得特性のばらつきを低減する。また、種々の非線形演算に適用可能とする。【解決手段】  非線形演算回路１は、２つの乗算器１０，２０と演算増幅器３０とを備える。演算増幅器３０の正相入力端子に２つの乗算器の何れか一方の乗算器の出力端子を接続し、逆相入力端子に２つの乗算器の他方の乗算器の出力端子を接続する。さらに、演算増幅器３０の出力端子に２つの乗算器の何れかの乗算器が備える一方の入力端子を接続し、これによって、演算増幅器の演算出力をその乗算器に帰還させる。【選択図】図１
2007133540.tif 000002
【特許請求の範囲】
【請求項１】
２つの乗算器と演算増幅器とを備え、
前記演算増幅器は、
正相入力端子に前記２つの乗算器の何れか一方の乗算器の出力端子を接続し、
逆相入力端子に前記２つの乗算器の他方の乗算器の出力端子を接続し、
演算増幅器の出力端子に前記２つの乗算器の何れかの乗算器が備える一方の入力端子を接続し、演算増幅器の演算出力を接続した乗算器に帰還させることを特徴とする、非線形演算回路。
【請求項２】
前記一方の乗算器が備える２つの入力端を２つの入力電圧用端子とし、
前記他方の乗算器が備える一方の入力端を利得調整電圧端子とし、他方の入力端を帰還端子として、乗算回路を構成することを特徴とする、請求項１に記載の非線形演算回路。
【請求項３】
前記一方の乗算器が備える一方の入力端を被除数に相当する電圧を入力する入力電圧用端子とし、他方の入力端を除数に相当する電圧を入力する入力電圧用端子とし、
前記他方の乗算器が備える一方の入力端を利得調整電圧端子とし、他方の入力端を帰還端子として、除算回路を構成することを特徴とする、請求項１に記載の非線形演算回路。
【請求項４】
前記一方の乗算器が備える２つの入力端を入力電圧用端子として同一の入力電圧を入力し、
前記他方の乗算器が備える一方の入力端を利得調整電圧端子とし、他方の入力端を帰還端子として、自乗回路を構成することを特徴とする、請求項１に記載の非線形演算回路。
【請求項５】
前記一方の乗算器が備える一方の入力端を入力電圧用端子とし、他方の入力端を利得調整電圧端子とし、
前記他方の乗算器が備える２つの入力端を帰還端子として、平方根回路を構成することを特徴とする、請求項１に記載の非線形演算回路。
【請求項６】
前記一方の乗算器が備える２つの入力端を２つの入力電圧用端子とし、
前記他方の乗算器が備える２つの入力端を帰還端子として、相乗平均回路を構成することを特徴とする、請求項１に記載の非線形演算回路。
【請求項７】
複数の乗算器と１つの演算増幅器とを備え
前記演算増幅器の正相入力端子と逆相入力端子の各入力端子に、隣接する乗算器の出力端子と入力端子とを接続してなるカスケード接続をそれぞれ接続し、
演算増幅器の出力端子と一方のカスケード接続の演算増幅器側端に接続される乗算器の入力端子とを接続し、演算出力を当該乗算器に帰還させることを特徴とする、非線形演算回路。
【請求項８】
前記一方の乗算器が備える２つの入力端子を入力電圧用端子として同一の入力電圧を入力し、
前記他方の乗算器が備える２つの入力端子を帰還端子として演算出力を当該乗算器に帰還させ、
前記各乗算器による入力電圧の自乗値と帰還値の自乗値とを等価とする演算を行い、
両乗算器のゲイン比により利得可変とすることを特徴とする、請求項１に記載の非線形演算回路。
【請求項９】
前記一方の乗算器が備える入力端子の一方を入力電圧用端子とし、
前記一方の乗算器の他方の入力端子と他方の乗算器の他方の入力端子とを接続し、
前記他方の乗算器が備える入力端子に演算増幅器の出力端子を接続して演算出力を当該乗算器に帰還させ、
両乗算器のゲイン比により利得可変とすることを特徴とする、請求項１に記載の非線形演算回路。
【請求項１０】
前記一方の乗算器が備える入力端子と他方の乗算器が備える入力端子とを接続して入力電圧用端子とし、
前記一方の乗算器が備える他方の入力端子と演算増幅器の出力端子とを接続して演算出力を当該乗算器に帰還させ、
両乗算器のゲイン比により利得可変とすることを特徴とする、請求項１に記載の非線形演算回路。
【請求項１１】
前記一方の乗算器が備える入力端子と他方の乗算器が備える入力端子とを接続し、
前記一方の乗算器が備える他方の入力端子と演算増幅器の出力端子を接続して演算出力を当該乗算器に帰還させ、
前記他方の乗算器が備える他方の入力端子を入力電圧用端子とし、
両乗算器のゲイン比により利得可変とすることを特徴とする、請求項１に記載の非線形演算回路。
【請求項１２】
前記一方の乗算器が備える出力端子と他方の乗算器が備える入力端子とを接続して演算出力を当該乗算器に帰還させ、
前記他方の乗算器が備える入力端子と演算増幅器の出力端子を接続し、
前記他方の乗算器のゲインにより利得可変とすることを特徴とする、請求項１に記載の非線形演算回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非線形演算回路、特にアナログ非線形演算回路に関する。
【背景技術】
【０００２】
種々のアナログ信号を信号処理する回路として、例えば、乗算、除算、自乗、平方根、相乗平均などの処理を行う非線形演算回路が知られている。このような非線形演算回路では、利得が可変であることが求められる場合がある。
【０００３】
例えば、非線形演算回路の一例として、２つの入力信号の積を出力する電圧乗算回路がある。この電圧乗算回路において、回路を構成する乗算器のバイアス電流の比によって利得を可変とすることが示されている（例えば、非特許文献１参照）。
【０００４】
また、乗算器において、バイポーラ回路で構成されるカレントミラー回路に流れる電流あるいは電流比によって利得を可変とすることが示されている（例えば、非特許文献２参照）。
【０００５】
また、電気的に分離された２つの回路構成によって乗算回路の利得を可変とする構成も示されている（例えば、非特許文献３参照）。
【０００６】
図２４は、上記した回路構成の一例を説明するための回路図である。この乗算回路は、乗算器１０１によって入力信号ＵxにゲインＫxを乗じて出力信号Ｕoを出力する第１の回路構成と、２つの入力信号Ｕｙ及びＵｚを入力する増幅器１０３、及び一方の入力信号ＵzにゲインＫzを乗じる乗算器１０２とを備える第２の回路構成とを、それぞれ独立して備え、一方の乗算器１０１のゲインＫxと他方の乗算器１０２のゲインＫzとを増幅器１０３の出力電圧Ｕ1で制御する構成であり、ゲインＫxとゲインＫzが等しければ乗算回路の出力信号ＵoはＵo＝Ｕx・Ｕy／Ｕzで表される。
【０００７】
【非特許文献１】山形健二、兵庫明、関根慶太郎“バイアス電流による利得可変な電圧乗算器”、電気学会電子回路研究会資料ECT-01-84，pp73-76，2003-09
【非特許文献２】C.Tourmazou,F.J.Lidgey,and D.G.Gaigh;”Analog IC design:the current-mode approach”,Peter Peregrinus Ltd,p56,57  1990
【非特許文献３】U.Tietze,and Ch.Schnk:”Electric Circuits”Springer-Verlag,  p312〜223  1991
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記した非特許文献で示される回路構成は、利得可変の機能をいずれも電流駆動によるバイポーラ回路で実現するによるものである。非線形演算回路を実現する回路構成として、バイポーラ回路のほかＭＯＳ回路がある。ＭＯＳ回路においても同様に利得を可変とする機能が求められるが、本出願の発明者が知る限り、電圧駆動されるＭＯＳ回路において利得可変の機能を実現する回路構成は知られていない。
【０００９】
また、上記した非特許文献３の構成では、ゲインＫxとゲインＫzを等しくすることができれば、Ｕo＝Ｕx・Ｕy／Ｕzの入出力関係が得られる。この入出力関係から、乗算値Ｕx・Ｕyの利得を（１／Ｕz）によって制御することが考えられる。しかしながら、この回路構成では、増幅器１０１から第２の乗算器（ゲインＫz）への負帰還が正帰還となって発振が発生しないように、入力Ｕzは十分に正方向に大きい必要がある。そのため、（１／Ｕz）によって変更し得る利得の範囲が制限されるおそれがある。
【００１０】
また、非特許文献３の回路構成では、第１の乗算器（ゲインＫx）と第２の乗算器（ゲインＫz）の各ゲインは、増幅器１０１の出力電圧Ｕ1によって、それぞれ独立して制御される。そのため、各乗算器の温度依存性やプロセスが相違すると、その利得特性にばらつきが生じ、乗算器の利得特性が変動するため、ゲインＫxとゲインＫzを等しくすることは困難であり、結局Ｕo＝Ｕx・Ｕy／Ｕzの入出力関係を得ることは難しいという問題がある。
【００１１】
さらに、上記した各回路構成は乗算回路に関わる構成に過ぎず、その他の除算、自乗、平方根、相乗平均などの非線形演算への適用が困難であるという問題がある。
【００１２】
本発明は前記した従来の問題点を解決し、バイポーラ回路及びＭＯＳ回路において適用することができる利得可変な非線形演算回路を提供することを目的とする。
【００１３】
また、本発明は、温度依存性やプロセスによる利得特性のばらつきを低減することができる利得可変な非線形演算回路を提供することを目的とする。
【００１４】
また、本発明は、乗算、除算、自乗、平方根、相乗平均などの種々の非線形演算に容易に適用するができる利得可変な非線形演算回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の非線形演算回路は、バイポーラ回路及びＭＯＳ回路に適用可能な回路構成であり、入力電圧によって利得を可変とする他、非線形演算回路を構成する乗算器の利得や利得比によって非線形演算回路の利得を可変とすることができる。
【００１６】
また、本発明の非線形演算回路は、非線形演算回路を構成する演算増幅器に正相入力端子側と逆相入力端子側に乗算器を接続し、演算増幅器の出力を一方の入力端子側の乗算器に帰還する構成によって、その出力特性において、乗算器に含まれる温度依存性やプロセスによる利得特性のばらつきの項の影響を低減する。また、本発明の非線形演算回路は、電源変動に対する影響を低減することができる。
【００１７】
また、本発明の非線形演算回路は、各乗算器の入力端子への入力において、演算の入力電圧と利得調整電圧との対応関係を切り替えることによって、共通する回路構成で乗算、除算、自乗、平方根、相乗平均などの種々の非線形演算に容易に切り替えて適用するができる。
【００１８】
本発明の非線形演算回路の第１の態様は、構成要素として２つの乗算器と演算増幅器とを備える。
【００１９】
乗算器は、入力電圧を乗算し、さらにゲイン倍して出力する。また、演算増幅器はオペレーションアンプとも呼ばれ、正相入力端子と逆相入力端子と出力端子を備える。
【００２０】
本発明の非線形演算回路の基本的な構成は、演算増幅器の正相入力端子に２つの乗算器の何れか一方の乗算器の出力端子を接続し、逆相入力端子に２つの乗算器の他方の乗算器の出力端子を接続する。さらに、演算増幅器の出力端子に２つの乗算器の何れかの乗算器が備える一方の入力端子を接続し、これによって、演算増幅器の演算出力をその乗算器に帰還させる。
【００２１】
演算増幅器は、正相入力端子に入力した電圧と逆相入力端子に入力した電圧とが等しくなるように動作する。この演算増幅器の動作によって、演算増幅器の出力において、各乗算器の入力電圧間に、乗算、除算、自乗、平方根、相乗平均などの所定の演算関係を形成する。非線形演算回路をいずれの演算機能として働かせるかは、乗算器の入力端子に入力する電圧と演算内容との対応関係、及び乗算器の入力端子間の接続関係によって切り替えることができる。
【００２２】
本発明の非線形演算回路は、これらの入力電圧間の関係において、所定の演算内容によっていずれの入力電圧を演算に用いる入力電圧として用いるかが定まり、残余の入力電圧は演算結果の利得を調整する電圧として用いることができる。
【００２３】
本発明の非線形演算回路の第１の形態は乗算回路であり、一方の乗算器が備える２つの入力端を２つの入力電圧用端子とし、他方の乗算器が備える一方の入力端を利得調整電圧端子とし、さらに、他方の乗算器が備える他方の入力端を帰還端子として演算増幅器の出力を他方の乗算器に帰還させる。
【００２４】
この乗算回路の形態では、一方の乗算器に入力した２つの入力電圧の乗算結果を他方の乗算器に入力した入力電圧で除したものを出力する。ここで、他方の乗算器に入力した入力電圧は利得調整電圧として作用し、この入力電圧を調整することで乗算結果の利得を調整することができる。
【００２５】
本発明の非線形演算回路の第２の形態は除算回路であり、一方の乗算器が備える一方の入力端子と他の乗算器が備える一方の入力端子を入力電圧用端子とし、一方の乗算器が備える他方の入力端を利得調整電圧端子とし、さらに、他方の乗算器が備える他方の入力端を帰還端子として演算増幅器の出力を他方の乗算器に帰還させる。
【００２６】
この除算回路の形態では、一方の乗算器に入力した入力電圧を他方の乗算器に入力した入力電圧で除した除算結果に、一方の乗算器に入力した入力電圧を乗じたものを出力する。ここで、一方の乗算器に入力した入力電圧は利得調整電圧として作用し、この入力電圧を調整することで除算結果の利得を調整することができる。
【００２７】
本発明の非線形演算回路の第３の形態は自乗回路であり、前記した第１の形態において、２つの入力電圧として同電圧を入力することで構成することができる。つまり、一方の乗算器が備える２つの入力端を入力電圧用端子として同一の入力電圧を入力し、他方の乗算器が備える一方の入力端を利得調整電圧端子とし、さらに、他方の乗算器が備える他方の入力端を帰還端子として演算増幅器の出力を他方の乗算器に帰還させる。
【００２８】
この自乗回路の形態では、一方の乗算器に入力した同一の入力電圧を乗算することで得られる自乗結果を他方の乗算器に入力した入力電圧で除したものを出力する。ここで、他方の乗算器に入力した入力電圧は利得調整電圧として作用し、この利得調整電圧を調整することで自乗結果の利得を調整することができる。
【００２９】
本発明の非線形演算回路の第４の形態は平方根回路であり、一方の乗算器が備える一方の入力端子を入力電圧用端子とし、一方の乗算器が備える他方の入力端を利得調整電圧端子とし、さらに、他方の乗算器が備える２つの入力端を帰還端子として演算増幅器の出力を他方の乗算器に帰還させる。
【００３０】
この平方根回路の形態では、一方の乗算器に入力した入力電圧と利得調整電圧とを乗じた値の平方根を出力する。ここで、一方の乗算器の他方の入力端子に入力した電圧は利得調整電圧として作用し、この利得調整電圧を調整することで入力電圧の平方根の利得を調整することができる。
【００３１】
本発明の非線形演算回路の第５の形態は相乗平均回路であり、一方の乗算器が備える２つの入力端子を２つの入力電圧用端子とし、さらに、他方の乗算器が備える２つの入力端を帰還端子として演算増幅器の出力を他方の乗算器に帰還させる。
【００３２】
この相乗平均回路の形態では、一方の乗算器に入力した２つの入力電圧を乗じた値の平方を出力する。
【００３３】
なお、上記した第１の形態から第５の形態において、二つの乗算器のゲインは同一としても、また、異ならせてもよい。
【００３４】
本発明の非線形演算回路は、上記した乗算、除算、自乗、平方根、相乗平均の各形態の他に、他の機能として作用する形態を含む。
【００３５】
本発明の非線形演算回路の第６の形態は入力電圧の利得調整回路であり、一方の乗算器が備える２つの入力端子を入力電圧用端子として同一の入力電圧を入力し、他方の乗算器が備える２つの入力端子を帰還端子として演算増幅器の出力を他方の乗算器に帰還させる。
【００３６】
演算増幅器は、一方の乗算器による入力電圧の自乗値と、他方の帰還値の自乗値とを等価とする演算を行う。この形態では、入力電圧に２つの乗算器のゲインの比を平方した値を乗じたものを出力する。ここで、２つの乗算器のゲイン比により、入力電圧の利得を可変とすることができる。
【００３７】
本発明の非線形演算回路の第７の形態は入力電圧の利得調整回路の他の形態であり、一方の乗算器が備える入力端子の一方を入力電圧用端子とし、一方の乗算器の他方の入力端子と他方の乗算器の一方の入力端子とを接続し、他方の乗算器が備える他方の入力端子に演算増幅器の出力端子を接続して演算増幅器の出力を他方の乗算器に帰還させる。
【００３８】
演算増幅器は、一方の乗算器による２つの入力電圧の乗算値と、他方の乗算器による１入力電圧と出力電圧との乗算値とを等価とする演算を行う。この形態では、一方の乗算器に入力した電圧に２つの乗算器のゲインの比を乗じたものを出力する。ここで、２つの乗算器のゲイン比により、入力電圧の利得を可変とすることができる。
【００３９】
本発明の非線形演算回路の第８の形態は入力電圧の利得調整回路の別の形態であり、一方の乗算器が備える入力端子と他方の乗算器が備える入力端子とを接続して入力電圧用端子とし、一方の乗算器が備える他方の入力端子と演算増幅器の出力端子とを接続して演算増幅器の出力を他方の乗算器に帰還させる。
【００４０】
演算増幅器は、一方の乗算器による入力電圧の乗算値と、他方の乗算器による入力電圧と出力電圧との乗算値とを等価とする演算を行う。この形態では、入力電圧に２つの乗算器のゲインの比を乗じたものを出力する。ここで、２つの乗算器のゲイン比により、入力電圧の利得を可変とすることができる。
【００４１】
本発明の非線形演算回路の第９の形態は入力電圧の利得調整回路のさらに別の形態であり、一方の乗算器が備える入力端子と他方の乗算器が備える入力端子とを接続し、他方の乗算器が備える他方の入力端子を入力電圧用端子とし、一方の乗算器が備える他方の入力端子と演算増幅器の出力端子を接続して演算増幅器の出力を一方の乗算器に帰還させる。
【００４２】
演算増幅器は、一方の乗算器による入力電圧と出力電圧の乗算値と、他方の乗算器による２つの入力電圧の乗算値とを等価とする演算を行う。この形態では、他の乗算器に入力した電圧に２つの乗算器のゲインの比を乗じたものを出力する。ここで、２つの乗算器のゲイン比により、入力電圧の利得を可変とすることができる。
【００４３】
本発明の非線形演算回路の第１０の形態は基準電圧回路の形態であり、一方の乗算器が備える出力端子と他方の乗算器が備える入力端子とを接続し、他方の乗算器が備える入力端子と演算増幅器の出力端子を接続し演算増幅器の出力を他方の乗算器に帰還させる。
【００４４】
この形態では、他の乗算器のゲインの逆数を出力する。ここで、乗算器のゲイン比により、基準電圧の利得を可変とすることができる
【００４５】
さらに、本発明の非線形演算回路の第２の態様は、構成要素として複数の乗算器と演算増幅器とを備える。
【００４６】
隣接する乗算器の出力端子と入力端子とを接続した２組のカスケード接続を形成し、一方のカスケード接続を演算増幅器の正相入力端子に接続し、他方のカスケード接続を演算増幅器の逆相入力端子に接続する。さらに、演算増幅器の出力端子と一方のカスケード接続の演算増幅器側に接続される乗算器の入力端子とを接続して、演算出力をその乗算器に帰還させる。
【００４７】
第２の態様においても、前記した第１の態様と同様に、演算増幅器は正相入力端子に入力した電圧と逆相入力端子に入力した電圧とが等しくなるように動作する。この演算増幅器の動作によって、演算増幅器の出力において、各乗算器の入力電圧間に所定の演算関係を形成する。非線形演算回路を、いずれの演算機能として働かせるかは、乗算器の入力端子に入力する電圧と演算内容との対応関係、及び乗算器の入力端子間の接続関係によって切り替えることができる。
【００４８】
本発明の非線形演算回路は、これらの入力電圧間の関係において、所定の演算内容によっていずれの入力電圧を演算に用いる入力電圧として用いるかが定まり、残余の入力電圧は演算結果の利得を調整する電圧として用いることができる。
【００４９】
また、本発明の各態様では、演算増幅器演算増幅器は正相入力端子に入力した乗算器出力と逆相入力端子に入力した乗算器出力とが等しくなるように動作することによって、出力において、各乗算器のゲインに含まれる温度依存性のパラメータや乗算器を製造する際のプロセスパラメータを互いにキャンセルし、温度依存性やプロセスによる利得特性のばらつきを低減することができる。
【発明の効果】
【００５０】
以上説明したように、本発明によれば、バイポーラ回路及びＭＯＳ回路において、利得可変な非線形演算回路に適用することができる。
【００５１】
また、本発明の非線形演算回路は、温度依存性やプロセスによる利得特性のばらつきを低減することができる。
【００５２】
また、本発明の非線形演算回路は、電源電圧の変動の影響を低減させることができる。
【００５３】
また、本発明の非線形演算回路は、入力電圧の組み合わせや、入力端子間の接続を調整することによって、乗算、除算、自乗、平方根、相乗平均などの種々の非線形演算に適用することができる。
【発明を実施するための最良の形態】
【００５４】
以下、本発明の実施の形態について、図を参照しながら詳細に説明する。
【００５５】
はじめに、図１を用いて本発明の非線形演算回路の基本構成について説明する。
【００５６】
図１において、非線形演算回路１は、２つの乗算器１０，２０と演算増幅器３０とを備える。演算増幅器３０は、正相入力端子（図中の“＋”で表示する）に第１の乗算器１０の出力端子を接続し、逆相入力端子（図中の“−”で表示する）に第２の乗算器２０の出力端子を接続し、演算増幅器３０の出力端子に乗算器２０の一方の入力端子を接続する。
【００５７】
第１の乗算器１０はゲインＫ1を有し、２つの入力端子に入力される入力電圧Ｖxと入力電圧Ｖyとを乗じた値にゲインＫ1を乗じたＫ1・Ｖx・Ｖyを出力する。また、第２の乗算器２０はゲインＫ2を有し、一方の入力端子に入力される入力電圧Ｖzと出力端子から帰還された出力電圧Ｖoutとを乗じた値にゲインＫ2を乗じた値Ｋ2・Ｖz・Ｖoutを出力する。
【００５８】
演算増幅器３０は、第１の乗算器１０からの出力Ｋ1・Ｖx・Ｖyと第２の乗算器２０からの出力Ｋ2・Ｖz・Ｖoutが等しくなるように動作する。この演算増幅器３０の動作によって、入力電圧Ｖx，Ｖy，Ｖzと出力電圧Ｖoutとの間には以下の式（１）で表される関係が形成される。
Ｋ1・Ｖx・Ｖy＝Ｋ2・Ｖz・Ｖout                          …（１）
【００５９】
上記式（１）で表される関係から、出力電圧Ｖoutは以下の式（２）で表される。
Ｖout＝（Ｋ1／Ｋ2）・（Ｖx・Ｖy／Ｖz）                  …（２）
【００６０】
図２は乗算器の一構成例を説明するための図であり、図３は演算増幅器の一構成例を説明するための図である。図２に示す構成例は、要素乗算器として最も基本的なギルバートセルを用いた例であり、ここでは、レベルシフト回路を接続することによって、乗算器と演算増幅器（オペアンプ）との間の直流バイアスの相違を補償している。また、レベルシフト回路は、差動電圧（平衡電圧）を不平衡電圧に変換する機能も奏している。一般的には、平衡−不平衡変換には演算増幅器（オペアンプ）を用いるが、レベルシフト回路を用いることで回路構成を簡略化することができる。
【００６１】
なお、図２及び図３に示す回路構成は一例に過ぎず、本発明の非線形演算回路は、他の構成の乗算器あるいは演算増幅器であっても適用することができる。
【００６２】
ここで、第１の乗算器１０と第２の乗算器２０をＭＯＳ回路で構成したとき、ＭＯＳ回路を同一のプロセスで生成した場合には、プロセスパラメータβが共通となるため、各乗算器のゲインＫ1，Ｋ2は以下の式（３）、（４）で表すことができる。
Ｋ1＝Ａβ（Ｗ／Ｌ）1                                    …（３）
Ｋ2＝Ｂβ（Ｗ／Ｌ）2                                    …（４）
【００６３】
なお、βはＭＯＳＦＥＴの単位トランスコンダクタンス係数を表す。Ｗはデバイスのチャンネル幅、Ｌはチャンネル長さを表し、（Ｗ／Ｌ）はアスペクト比を示している。Ａ，Ｂは回路によって決まる比例係数である。
【００６４】
なお、単位トランスコンダクタンス係数βは、主にキャリア移動度と単位面積当たりのゲート酸化膜容量で決まり、短チャンネルデバイスでは、２次効果として他のプロセス条件にも依存する。
【００６５】
また、ＭＯＳトランジスタの特性は、単位トランスコンダクタンス係数をβを用いて、飽和領域では、ＩD＝Ｋ（Ｗ／Ｌ）（Ｖgs−Ｖth）2で表される。
【００６６】
本発明の非線形演算回路の回路構成によれば、式（２）で表される出力電圧Ｖoutは、以下の式（５）で表すことができる。
Ｖout＝［（（Ｗ／Ｌ）1／（Ｗ／Ｌ）2］  ・（Ｖx・Ｖy／Ｖz）  …（５）
【００６７】
トランスコンダクタンス係数は温度依存性があるため、一般に、乗算器は温度依存性がある。
【００６８】
上記式（５）から、本発明の非線形演算回路に出力電圧は、プロセスパラメータ（トランスコンダクタンス係数）βの項をキャンセルして除くことができるため、仮に温度依存性やプロセスによって乗算器の利得特性が変動したとしても、それらの利得特性の変動はキャンセルされ、非線形演算回路の出力の利得特性が変動するという問題は解消される。
【００６９】
図４は温度変化による出力特性を示し、図４（ａ）は非線形演算回路を構成する要素乗算器の温度特性を示し、図４（ｂ）は図１の回路構成による本発明の非線形演算回路の温度特性を示している。なお、図４（ａ）と図４（ｂ）は利得が同じとなるように設定している。図４に示す出力電圧の比較から、本発明の非線形演算回路によれば温度依存性を５０分の１以下に抑えることができ、温度依存性の低減効果を確認することができる。
【００７０】
また、図５はプロセスパラメータ（トランスコンダクタンス係数）の変化による出力特性の変化を示し、図５（ａ）は非線形演算回路を構成する要素乗算器のプロセスパラメータ（トランスコンダクタンス係数）特性を示し、図５（ｂ）は図１の回路構成による本発明の非線形演算回路のプロセスパラメータ（トランスコンダクタンス係数）特性を示している。図５は、ＩＣウエハ上でＭＯＳトランジスタの特性がばらついたときの出力特性のばらつきを評価しており、モデルパラメータ中心値（ＴＹＰで表示）と、４つの異なるトランジスタパラメータを用いてシミュレートして結果を示している。なお、図中のＳＳはトランジスタパラメータの上限を用いたシミュレート結果を示し、ＦＦはトランジスタパラメータの下限を用いたシミュレート結果を示している。なお、このトランジスタ・モデルはコーナーモデルと呼ばれるもので、プロセスのばらつきを評価する際に一般的に用いられるものである。
【００７１】
図５に示す出力電圧の比較から、本発明の非線形演算回路によればプロセスのばらつきの影響を抑制することができ、プロセス依存性の低減効果を確認することができる。
【００７２】
さらに、本発明の非線形演算回路の利得中には、電源電圧の項が含まれていないので、電源電圧依存性についてもその影響が低減される。
【００７３】
図６は電源電圧の変動による出力特性を示し、図６（ａ）は非線形演算回路を構成する電源電圧変動による出力特性を示し、図６（ｂ）は図１の回路構成による本発明の非線形演算回路の電源電圧変動による出力特性を示している。なお、図６では、電源電圧を±１０％変化させたときの出力特性を示している。図６に示す出力電圧の比較から、本発明の非線形演算回路によれば電源電圧変動の抑制効果を確認することができる。
【００７４】
また、上記式（５）において、出力電圧Ｖout中の（Ｖx・Ｖy／Ｖz）あるいは、その一部の出力（例えば、Ｖx・ＶyやＶx／Ｖz等の出力電圧Ｖout中で得られる任意の電圧の組み合わせ）に対して、［（（Ｗ／Ｌ）1／（Ｗ／Ｌ）2］は利得調整項として取り扱うことができる。［（（Ｗ／Ｌ）1／（Ｗ／Ｌ）2］を利得調整項とする場合には、例えば、各乗算器のデバイスの（Ｗ／Ｌ）で表されるアスペクト比によって利得調整のパラメータとすることができる。
【００７５】
また、上記式（２）において、ゲインＫ1とゲインＫ2が等しい場合には、出力電圧Ｖoutは以下の式（６）で表される。
Ｖout＝（Ｖx・Ｖy／Ｖz）                                …（６）
【００７６】
これによれば、出力電圧Ｖoutは、入力電圧Ｖx，Ｖy，及びＶzの関係で表すことができき、入力電圧Ｖxと入力電圧Ｖyは分子側の項であるため、出力電圧Ｖoutに対して比例の関係にあり、また、入力電圧Ｖzは分母側に項であるため、出力電圧Ｖoutに対して逆比例の関係にある。
【００７７】
ここで、これら入力電圧Ｖx，Ｖy，Ｖzの関係を、非線形演算回路で実現しようとする演算内容に応じて所定の関係に設定することによって、乗算、除算、自乗、平方根、相乗平均等の演算機能を実現することができる。
【００７８】
表１は、これらの演算機能と、入力、出力、及び利得調整電圧との関係を示している。  
【表１】
2007133540.tif 000003
【００７９】
上記表中の乗算機能は、入力として入力電圧Ｖx及び入力電圧Ｖyを設定することにより、出力としてＶx・Ｖyを取得する。このとき、利得は（１／Ｖz）によって調整することができる。除算機能は、入力として入力電圧Ｖx及び入力電圧Ｖｚを設定することにより、出力としてＶx／Ｖzを取得する。このとき、利得はＶyによって調整することができる。
【００８０】
図７は本発明の非線形演算回路による乗算特性を示す図である。図７の出力特性によれば、一方の入力Ｖxに比例した出力Ｖoutが得られ、また、他方の入力Ｖyを変えることによっても、そのＶyに比例した出力Ｖoutが得られる。したがって、出力ＶoutはＶxとＶyとの乗算として得られ、本発明の非線形演算回路が乗算器として機能することが確認される。
【００８１】
また、図８は本発明の非線形演算回路による利得可変特性を示す図である。図８によれば、利得調整用の電圧Ｖzを変えることによって、この電圧Ｖzに反比例した出力Ｖoutを得ることが確認される。
【００８２】
自乗機能は、入力として入力電圧Ｖxを設定することにより、出力としてＶx2を取得する。このとき、利得は（１／Ｖz）で調整することができる。平方根機能は、入力として入力電圧Ｖxを設定することにより、出力としてＶx1/2を取得する。このとき、利得はＶy1/2で調整することができる。また、相乗平均機能は、入力として入力電圧Ｖxと入力電圧Ｖyを設定することにより、出力としてＶx1/2・Ｖy1/2を取得する。
【００８３】
また、ゲインＫ1とゲインＫ2が等しい場合には、出力電圧Ｖoutは、各乗算器のゲインＫ1及びゲインＫ2と無関係とすることができるため、仮に各乗算器の温度依存性やプロセスが相違して、その利得特性にばらつきが生じた場合であっても、非線形演算回路の出力の利得特性が変動するという問題は解消される。
【００８４】
また、バイポーラ回路の場合、出力はＩC＝αFＩSexp（ＶBE／ＶT）で表される。ここで、ＩSはＭＯＳ回路のβに相当するため、バイポーラ回路についてもＭＯＳ回路と同様に、ＩSの温度依存性の影響を除くことができる。
【００８５】
以下、上記した乗算、除算、自乗、平方根、相乗平均の各演算機能を実現する回路構成について、図９〜図１１を用いて説明する。なお、以下の各回路構成では、２つの乗算器のゲインを同一とした例について説明しているが、２つの乗算器のゲインを異ならせた構成としてもよく、その場合にはゲイン比に応じた出力が得られる他は、以下に示すゲインを同一とした例と同様である。
【００８６】
はじめに、乗算の演算機能を実現する回路構成について図９（ａ）を用いて説明する。
【００８７】
図９（ａ）において、非線形演算回路１Ａは、２つの乗算器１０，２０のゲインを同一ゲインＫ１とし、一方の乗算器１０が備える２つの入力端を２つの入力電圧用端子として入力電圧Ｖxと入力電圧Ｖyを入力し、他方の乗算器２０が備える一方の入力端を利得調整電圧端子として入力電圧Ｖzを入力する。さらに、他方の乗算器２０が備える他方の入力端を帰還端子として演算増幅器３０の出力Ｖoutを他方の乗算器３０に帰還させる。この構成によって乗算回路を構成する。
【００８８】
演算増幅器３０の動作によって、乗算回路の出力電圧Ｖoutは以下の式（７）で表される。
Ｖout＝Ｖx・Ｖy／Ｖz                                  …（７）
【００８９】
上記した出力電圧Ｖoutは、一方の乗算器１０に入力した２つの入力電圧Ｖx及びＶyを乗算演算して得られる乗算結果Ｖx・Ｖyを、他方の乗算器２０に入力した入力電圧Ｖzで除したものとして表される。ここで、入力電圧Ｖzは乗算結果Ｖx・Ｖyの利得調整電圧として作用させることができる。
【００９０】
次に、除算の演算機能を実現する回路構成について図９（ｂ）を用いて説明する。
【００９１】
図９（ｂ）において、非線形演算回路１Ｂは、２つの乗算器１０，２０のゲインを同一ゲインＫ１とし、一方の乗算器１０が備える一方の入力端子を入力電圧用端子として入力電圧Ｖxを入力し、他の乗算器２０が備える一方の入力端子を入力電圧用端子とし入力電圧Ｖzを入力し、一方の乗算器１０が備える他方の入力端を利得調整電圧端子として入力電圧Ｖyを入力する。さらに、他方の乗算器２０が備える他方の入力端を帰還端子として演算増幅器３０の出力Ｖoutを他方の乗算器３０に帰還させる。
【００９２】
この構成によって除算回路を構成する。
【００９３】
演算増幅器３０の動作によって、除算回路の出力電圧Ｖoutは以下の式（８）で表される。
Ｖout＝（Ｖx／Ｖz）・Ｖy                                …（８）
【００９４】
上記した出力電圧Ｖoutは、一方の乗算器１０に入力した入力電圧Ｖxを被除数とし、他方の乗算器２０に入力した入力電圧Ｖzを除数として得られる除算結果Ｖx／Ｖzに、一方の乗算器１０に入力した入力電圧Ｖyを乗じたものとして表される。ここで、入力電圧Ｖyは除算結果Ｖx／Ｖzの利得調整電圧として作用させることができる。
【００９５】
次に、自乗の演算機能を実現する回路構成について図１０（ａ）を用いて説明する。
【００９６】
図１０（ａ）において、非線形演算回路１Ｃは、２つの乗算器１０，２０のゲインを同一ゲインＫ１とし、一方の乗算器１０が備える２つの入力端を２つの入力電圧用端子として同一の入力電圧Ｖxを入力し、他方の乗算器２０が備える一方の入力端を利得調整電圧端子として入力電圧Ｖzを入力する。さらに、他方の乗算器２０が備える他方の入力端を帰還端子として演算増幅器３０の出力Ｖoutを他方の乗算器３０に帰還させる。この構成によって自乗回路を構成する。
【００９７】
演算増幅器３０の動作によって、自乗回路の出力電圧Ｖoutは以下の式（９）で表される。
Ｖout＝Ｖx2／Ｖz                                  …（９）
【００９８】
上記した出力電圧Ｖoutは、一方の乗算器１０に入力した入力電圧Ｖxを自乗演算して得られる自乗結果Ｖx2を、他方の乗算器２０に入力した入力電圧Ｖzで除したものとして表される。ここで、入力電圧Ｖzは自乗結果Ｖx2の利得調整電圧として作用させることができる。
【００９９】
次に、平方根の演算機能を実現する回路構成について図１０（ｂ）を用いて説明する。
【０１００】
図１０（ｂ）において、非線形演算回路１Ｄは、一方の乗算器１０が備える一方の入力端子を入力電圧用端子として入力電圧Ｖxを入力し、一方の乗算器１０が備える他方の入力端を利得調整電圧端子とし入力電圧Ｖyを入力する。さらに、他方の乗算器２０が備える２つの入力端を帰還端子として演算増幅器３０の出力を他方の乗算器２０に帰還させる。この構成によって平方根回路を構成し、一方の乗算器１０に入力した入力電圧Ｖxと利得調整電圧Ｖyとを乗じた値の平方根を出力する。
【０１０１】
演算増幅器３０の動作によって、平方根回路の出力電圧Ｖoutは以下の式（１０）で表される。
Ｖout＝√Ｖx・√Ｖy                                  …（１０）
【０１０２】
上記した出力電圧Ｖoutは、一方の乗算器１０に入力した入力電圧Ｖxを平方演算して得られる平方根√Ｖxと、他方の乗算器１０に入力した入力電圧Ｖyを平方演算して得られる平方根√Ｖyとの積として表される。ここで、入力電圧Ｖyは平方根√Ｖxの利得調整電圧として作用させることができる。
【０１０３】
次に、相乗平均の演算機能を実現する回路構成について図１１を用いて説明する。
【０１０４】
図１１において、非線形演算回路１Ｅは、一方の乗算器１０が備える一方の入力端子を入力電圧用端子として入力電圧Ｖxを入力し、一方の乗算器１０が備える他方の入力端を入力電圧用端子とし入力電圧Ｖyを入力する。さらに、他方の乗算器２０が備える２つの入力端を帰還端子として演算増幅器３０の出力を他方の乗算器２０に帰還させる。この構成によって相乗平均回路を構成し、一方の乗算器１０に入力した入力電圧Ｖxと入力電圧Ｖyとの乗算結果の平方根を出力する。
【０１０５】
演算増幅器３０の動作によって、相乗平均回路の出力電圧Ｖoutは以下の式（１１）で表される。
Ｖout＝√Ｖx・√Ｖy                                  …（１１）
【０１０６】
上記した出力電圧Ｖoutは、一方の乗算器１０の一方に入力端子に入力した入力電圧Ｖxを平方演算して得られる平方根√Ｖxと、一方の乗算器１０に入力した入力電圧Ｖyを平方演算して得られる平方根√Ｖyとの積として表される。
【０１０７】
前記式（５）で示したように、上記した乗算、除算、自乗、平方根、相乗平均の各演算機能を実現する回路においても、乗算器を形成するデバイスの（Ｗ／Ｌ）で表されるアスペクト比によっても利得調整を行うことができる。
【０１０８】
上記した図１、図９〜図１１に示した回路構成では、第１の乗算器の出力を演算増幅器の正相入力端子に入力し、第２の乗算器の出力を演算増幅器の逆相入力端子に入力する構成例を示しているが、演算増幅器の入力端子を入れ替えた構成としてもよい。図１２は演算増幅器の入力端子の関係を入れ替えた非線形演算回路の構成例を説明する図である。
【０１０９】
図１２に示す非線形演算回路１Ｆは、図１に示した非線形演算回路１において、演算増幅器３０の入力端子に対して、第１の乗算器１０と第２の乗算器２０との関係を入れ替えた回路である。その他の構成は図１の構成と同様であるため、ここでの詳細な説明は省略する。
【０１１０】
演算増幅器３０の動作によって、入力電圧Ｖx，Ｖy，Ｖzと出力電圧Ｖoutとの間には、前記式（１）と同様に以下の式（１２）で表される関係が形成される。
Ｋ1・Ｖx・Ｖy＝Ｋ2・Ｖz・Ｖout                        …（１２）
【０１１１】
上記式（１２）で表される関係から、出力電圧Ｖoutは前記式（２）と同様に以下の式（１３）で表される。
Ｖout＝（Ｋ1／Ｋ2）・（Ｖx・Ｖy／Ｖz）                    …（１３）
【０１１２】
したがって、本発明の非線形演算回路は、回路の対称性を備えている。
【０１１３】
次に、本発明の非線形演算回路は、乗算器が２乗回路の場合にも同様に取り扱うことができる。図１３に示す非線形演算回路１Ｇは、図１に示した非線形演算回路１において、第１の乗算器１０を２乗器１０ｇとした回路であり、２乗器１０ｇには入力電圧Ｖxが入力され、Ｖx２を出力する。その他の構成は図１の構成と同様であるため、ここでの詳細な説明は省略する。
【０１１４】
演算増幅器３０の動作によって、入力電圧Ｖx，Ｖzと出力電圧Ｖoutとの間には、以下の式（１４）で表される関係が形成される。
Ｋ1・Ｖx2＝Ｋ2・Ｖz・Ｖout                            …（１４）
【０１１５】
上記式（１４）で表される関係から、出力電圧Ｖoutは以下の式（１５）で表される。
Ｖout＝（Ｋ1／Ｋ2）・（Ｖx2／Ｖz）                        …（１５）
【０１１６】
前記したように、２乗器１０ｇと第２の乗算器２０をＭＯＳ回路で構成したとき、ＭＯＳ回路を同一のプロセスで生成した場合には、プロセスパラメータβが共通となるため、仮に温度依存性やプロセスによって乗算器の利得特性が変動したとしても、それらの利得特性の変動はキャンセルされ、非線形演算回路の出力の利得特性の変動を抑制することができる。
【０１１７】
また。入力電圧Ｖzを利得調整電圧として利得調整を行う他に、前記式（５）で示したように、乗算器として２乗器を備えた回路においても、この２乗器を形成するデバイスの（Ｗ／Ｌ）で表されるアスペクト比によっても利得調整を行うことができる。
【０１１８】
次に、本発明の非線形演算回路の第２の態様について説明する。第２の態様は、構成要素として複数の乗算器と演算増幅器とを備える態様である。
【０１１９】
図１４、図１５は本発明の第２の態様を説明するための図である。
【０１２０】
図１４において、非線形演算回路２は、隣接する乗算器１１と乗算器１２において、乗算器１１の出力端子と乗算器１２の入力端子とを接続してカスケード接続を形成し、また、隣接する乗算器２１と乗算器２２において、乗算器２１の出力端子と乗算器２２の入力端子とを接続してカスケード接続を形成して、２組のカスケード接続を形成し、一方のカスケード接続を演算増幅器３０の正相入力端子に接続し、他方のカスケード接続を演算増幅器３０の逆相入力端子に接続する。
【０１２１】
さらに、演算増幅器３０の出力端子と一方のカスケード接続の演算増幅器２２側に接続される乗算器２２の入力端子とを接続して、演算出力をその乗算器２２に帰還させる。
【０１２２】
演算増幅器３０の動作によって、一方のカスケード接続に入力される入力電圧Ｖp，Ｖq，Ｖrと、他方のカスケード接続に入力される入力電圧Ｖzと、出力電圧Ｖoutとの間には、以下の式（１６）で表される関係が形成される。
Ｋ1・Ｋ2・Ｖp・Ｖq・Ｖr＝Ｋ3・Ｋ4・Ｖz2・Ｖout        …（１６）
【０１２３】
上記式（１６）で表される関係から、出力電圧Ｖoutは以下の式（１７）で表される。
Ｖout＝Ｋ1・Ｋ2・Ｖp・Ｖq・Ｖr／（Ｋ3・Ｋ4・Ｖz2）          …（１７）
【０１２４】
演算増幅器３０の動作によって、演算増幅器３０の出力において、各乗算器１１，１２の入力電圧間に所定の演算関係を形成する。非線形演算回路を、いずれの演算機能として働かせるかは、乗算器の入力端子に入力する電圧と演算内容との対応関係、及び乗算器の入力端子間の接続関係によって切り替えることができる。
【０１２５】
例えば、３つの入力電圧Ｖp，Ｖq，Ｖrの積Ｖp・Ｖq・Ｖrを取得することができ、入力電圧Ｖzを利得調整電圧とすることで、積Ｖp・Ｖq・Ｖrの出力利得を調整することができる。
【０１２６】
図１５は本発明の第２の態様において、各カスケード接続でｍ個の乗算器を接続した構成例を示している。
【０１２７】
図１５において、非線形演算回路２Ａは、複数の乗算器１１〜乗算器１mにおいて、隣接する乗算器の出力端子と入力端子とを接続してカスケード接続を形成し、また、複数の乗算器２１〜乗算器２mにおいて、隣接する乗算器の出力端子と入力端子とを接続してカスケード接続を形成して、２組のカスケード接続を形成し、一方のカスケード接続を演算増幅器３０の正相入力端子に接続し、他方のカスケード接続を演算増幅器３０の逆相入力端子に接続する。
【０１２８】
演算増幅器３０の動作によって、一方のカスケード接続に入力される入力電圧Ｖ11，Ｖ12，…，Ｖ１m+1と、他方のカスケード接続に入力される入力電圧Ｖ21〜Ｖ2mと、出力電圧Ｖoutとの間には、以下の式（１８）で表される関係が形成される。
Ｋ11・Ｋ12・〜・Ｋ1m・Ｖ11・Ｖ12・〜・Ｖ1m+1
＝Ｋ21・Ｋ22・〜・Ｋ2m・Ｖ21・Ｖ22・〜・Ｖ2m・Ｖout    …（１８）
【０１２９】
上記式（１８）で表される関係から、出力電圧Ｖoutは以下の式（１９）で表される。
Ｖout＝Ｋ11・Ｋ12・〜・Ｋ1m・Ｖ11・Ｖ12・〜・Ｖ1m+1／
Ｋ21・Ｋ22・〜・Ｋ2m・Ｖ21・Ｖ22・〜・Ｖ2m      …（１９）
【０１３０】
本発明の非線形演算回路は、前記した第１の態様で示した乗算、除算、自乗、平方根、相乗平均の各形態の他に、他の機能として作用する形態を含む。
【０１３１】
以下、前記した第１の態様の更に別の構成例について、図１６〜図２０を用いて説明する。
【０１３２】
図１６は、入力電圧の利得調整回路の例である。
【０１３３】
図１６において、非線形演算回路３は、一方の乗算器１０が備える２つの入力端子を入力電圧用端子として同一の入力電圧Ｖxを入力し、他方の乗算器２０が備える２つの入力端子を帰還端子として演算増幅器３０の出力を他方の乗算器に帰還させる。この構成によって入力電圧の利得調整回路を構成する。
【０１３４】
演算増幅器３０の動作によって、利得調整回路の出力電圧Ｖoutは以下の式（２０）で表される。
Ｖout＝（√Ｋ1／√Ｋ2）・Ｖx                              …（２０）
【０１３５】
上記した出力電圧Ｖoutは、一方の乗算器１０に入力した入力電圧Ｖxにゲイン比（Ｋ１／Ｋ2）の平方根を乗じたものとして表される。ここで、ゲイン比（Ｋ１／Ｋ2）の平方根は入力電圧Ｖxの利得調整電圧として作用させることができる。
【０１３６】
図１７は、入力電圧の利得調整回路の他の例である。
【０１３７】
図１７において、非線形演算回路４は、一方の乗算器１０が備える入力端子の一方を入力電圧用端子とし、一方の乗算器１０の他方の入力端子と他方の乗算器２０の一方の入力端子とを接続し、他方の乗算器２０が備える他方の入力端子に演算増幅器３０の出力端子を接続して演算増幅器３０の出力を他方の乗算器２０に帰還させる。演算増幅器３０は、一方の乗算器１０による入力電圧Ｖxと入力電圧Ｖyの乗算値Ｖx・Ｖyと、他方の乗算器２０による入力電圧Ｖyと出力電圧Ｖoutとの乗算値Ｖy・Ｖoutとを等価とする演算を行う。この構成によって入力電圧の利得調整回路を構成する。
【０１３８】
演算増幅器３０の動作によって、利得調整回路の出力電圧Ｖoutは以下の式（２１）で表される。
Ｖout＝（Ｋ1／Ｋ2）・Ｖx                                  …（２１）
【０１３９】
上記した出力電圧Ｖoutは、一方の乗算器１０に入力した入力電圧Ｖxにゲイン比（Ｋ１／Ｋ2）を乗じたものとして表される。ここで、ゲイン比（Ｋ１／Ｋ2）は入力電圧Ｖxの利得調整電圧として作用させることができる。
【０１４０】
図１８は、入力電圧の利得調整回路の別の例である。
【０１４１】
図１８において、非線形演算回路５は、一方の乗算器１０が備える２つの入力端子と他方の乗算器２０が備える入力端子とを接続して入力電圧用端子として入力電圧Ｖxを入力し、他方の乗算器２０が備える他方の入力端子と演算増幅器３０の出力端子とを接続して演算増幅器３０の出力を他方の乗算器２０に帰還させる。演算増幅器３０は、一方の乗算器１０による入力電圧Ｖxの自乗値Ｖx2と、他方の乗算器２０による入力電圧Ｖxと出力電圧Ｖoutとの乗算値Ｖx・Ｖoutとを等価とする演算を行う。この構成によって入力電圧の利得調整回路を構成する。
【０１４２】
演算増幅器３０の動作によって、利得調整回路の出力電圧Ｖoutは以下の式（２２）で表される。
Ｖout＝（Ｋ1／Ｋ2）・Ｖx                                  …（２２）
【０１４３】
上記した出力電圧Ｖoutは、一方の乗算器１０に入力した入力電圧Ｖxにゲイン比（Ｋ１／Ｋ2）を乗じたものとして表される。ここで、ゲイン比（Ｋ１／Ｋ2）は入力電圧Ｖxの利得調整電圧として作用させることができる。
【０１４４】
図１９は、入力電圧の利得調整回路のさらに別の例である。
【０１４５】
図１９おいて、非線形演算回路６は、一方の乗算器１０が備える入力端子と他方の乗算器２０が備える入力端子とを接続して入力電圧Ｖxを入力し、他方の乗算器２０が備える他方の入力端子を入力電圧用端子として入力電圧Ｖyを入力し、一方の乗算器１０が備える他方の入力端子と演算増幅器３０の出力端子を接続して演算増幅器の出力を一方の乗算器１０に帰還させる。
【０１４６】
演算増幅器３０は、一方の乗算器１０による２つの入力電圧Ｖxと出力電圧Ｖoutの乗算値Ｖx・Ｖoutと、他方の乗算器２０による入力電圧ＶxとＶyとの乗算値Ｖx・Ｖyとを等価とする演算を行う。この構成によって入力電圧の利得調整回路を構成する。
【０１４７】
演算増幅器３０の動作によって、利得調整回路の出力電圧Ｖoutは以下の式（２３）で表される。
Ｖout＝（Ｋ2／Ｋ1）・Ｖy                                  …（２３）
【０１４８】
上記した出力電圧Ｖoutは、他方の乗算器２０に入力した入力電圧Ｖyにゲイン比（Ｋ2／Ｋ1）を乗じたものとして表される。ここで、ゲイン比（Ｋ2／Ｋ1）は入力電圧Ｖyの利得調整電圧として作用させることができる。
【０１４９】
図２０は、基準電圧回路の形態の例である。
【０１５０】
図２０おいて、非線形演算回路７は、一方の乗算器１０が備える出力端子と他方の乗算器１０が備える入力端子とを接続し、他方の乗算器２０が備える入力端子と演算増幅器３０の出力端子を接続し演算増幅器３０の出力を他方の乗算器２０に帰還させる。
【０１５１】
演算増幅器３０は、一方の乗算器１０による入力電圧Ｖxの自乗値Ｖx2と、他方の乗算器２０による自乗値Ｖx2と出力電圧Ｖoutの乗算値Ｖx2・Ｖoutとを等価とする演算を行う。この構成によって基準電圧回路を構成する。
【０１５２】
演算増幅器３０の動作によって、基準電圧回路の出力電圧Ｖoutは以下の式（２４）で表される。
Ｖout＝（１／Ｋ2）                                      …（２４）
【０１５３】
上記した出力電圧Ｖoutは、他の乗算器２０のゲインＫ2の逆数を出力する。ここで、乗算器のゲイン比により、基準電圧の利得を可変とすることができる。
【０１５４】
また、本発明の非線形演算回路によれば、入力電圧の２乗の出力や３乗の出力を得ることもできる。
【０１５５】
図２１は、本発明の非線形演算回路により入力電圧の２乗の出力を構成した例である。
【０１５６】
図２１において、非線形演算回路８は、乗算器１１と乗算器１２を自乗器としてカスケード接続して演算増幅器３０の正相入力端子に接続し、また、乗算器２１に乗算器２２を自乗器としてカスケード接続して演算増幅器３０の逆相入力端子に接続し、乗算器１１に入力電圧Ｖxを入力し、乗算器２１の一方の入力端子に利得調整電圧Ｖzを入力し、演算増幅器３０の出力端子を乗算器２１の他方の入力端子に接続する。
【０１５７】
この構成により、出力電圧Ｖoutは以下の式（２５）で表される。
Ｖout＝［（Ｋ1・√Ｋ2）/（Ｋ3・√Ｋ4）］・Ｖx2／√Ｖz      …（２５）
【０１５８】
上記した出力電圧Ｖoutは、入力電圧Ｖxの２乗値を出力する。入力電圧Ｖzは利得調整電圧として出力電圧Ｖoutの利得を可変とすることができる
【０１５９】
図２２は、本発明の非線形演算回路により入力電圧の３乗の出力を構成した例である。図２２において、非線形演算回路９は、乗算器１１と乗算器１２を自乗器としてカスケード接続して演算増幅器３０の正相入力端子に接続し、また、乗算器２１を自乗器とし、乗算器２２，２３をカスケード接続して演算増幅器３０の逆相入力端子に接続し、乗算器１１に入力電圧Ｖxを入力し、乗算器２１の入力端子に利得調整電圧Ｖzを入力し、演算増幅器３０の出力端子を乗算器２３の他方の入力端子に接続する。
【０１６０】
この構成により、出力電圧Ｖoutは以下の式（２６）で表される。
Ｖout＝［（Ｋ12・Ｋ2）/（Ｋ3・Ｋ4・Ｋ5）］・Ｖx2／Ｖz2    …（２６）
【０１６１】
上記した出力電圧Ｖoutは、入力電圧Ｖxの３乗値を出力する。入力電圧Ｖzは利得調整電圧として出力電圧Ｖoutの利得を可変とすることができる。
【０１６２】
図２３は、図２２に示した非線形演算回路の回路例による温度特性を説明するための図である。図２３（ａ）は非線形演算回路が備える要素乗算器の温度による出力特性を示し、図２３（ｂ）は本発明の非線形演算回路の温度による出力特性を示している。図２３によれば、図２２に示した非線形演算回路においても温度依存性の低減効果が得られることが確認される。
【０１６３】
上記した各構成例の非線形演算回路はＭＯＳ回路において利得可変とすることができる。
【０１６４】
また、入力電圧あるいは、乗算器のゲインによって出力の利得を可変とすることができる。
【０１６５】
また、出力電圧において、乗算器のゲインを、分子側の項数と分母側の項数を合わせることで、温度依存性やプロセスによる利得特性のばらつきを低減することができる。
【産業上の利用可能性】
【０１６６】
本発明は、アナログ信号処理回路に適用することができ、例えば、変調回路、復調回路、可変利得増幅回路、増幅器の自動利得制御、神経回路網の回路による構築、ログドメインフィルタ等に適用することができる。
【図面の簡単な説明】
【０１６７】
【図１】本発明の非線形演算回路の基本構成を説明するための図である。
【図２】本発明の乗算器の一構成例を説明するための図である。
【図３】本発明の演算増幅器の一構成例を説明するための図である。
【図４】本発明の演算増幅器の温度変化による出力特性を説明するための図である。
【図５】本発明の演算増幅器のプロセスパラメータ（トランスコンダクタンス係数）の変化による出力特性を説明するための図である。
【図６】本発明の演算増幅器の電源電圧の変動による出力特性を説明するための図である。
【図７】本発明の非線形演算回路による乗算特性を説明するための図である。
【図８】本発明の非線形演算回路による利得可変特性を説明するための図である。
【図９】本発明の非線形演算回路を乗算回路及び除算回路に適用した回路構成を説明するための図である。
【図１０】本発明の非線形演算回路を自算回路及び平方根回路に適用した回路構成を説明するための図である。
【図１１】本発明の非線形演算回路を相乗平均回路に適用した回路構成を説明するための図である。
【図１２】本発明の非線形演算回路において、演算増幅器の入力端子の関係を入れ替えた構成例を説明する図である。
【図１３】本発明の非線形演算回路に自乗器を適用した構成を説明するための図である。
【図１４】本発明の第２の態様を説明するための図である。
【図１５】本発明の第２の態様を説明するための図である。
【図１６】本発明の非線形演算回路を入力電圧の利得調整回路に適用した構成例を説明するための図である。
【図１７】本発明の非線形演算回路を入力電圧の利得調整回路に適用した他の構成例を説明するための図である。
【図１８】本発明の非線形演算回路を入力電圧の利得調整回路に適用した別の構成例を説明するための図である。
【図１９】本発明の非線形演算回路を入力電圧の利得調整回路に適用したさらに別の構成例を説明するための図である。
【図２０】本発明の非線形演算回路を基準電圧回路に適用した構成例を説明するための図である。
【図２１】本発明の非線形演算回路を入力電圧の２乗の出力に適用した構成例を説明するための図である。
【図２２】本発明の非線形演算回路を入力電圧の３乗の出力に適用した構成例を説明するための図である。
【図２３】図２２に示した非線形演算回路の回路例による温度特性を説明するための図である。
【図２４】従来の非線形演算回路の回路構成の一例を説明するための回路図である。
【符号の説明】
【０１６８】
１，１Ａ〜１Ｇ…非線形演算回路
１０，１１，１２…第１の乗算器
２０，２１，２２，２３…第２の乗算器
３０…演算増幅器
１０１，１０２…乗算器
１０３…演算増幅器
【図１】
2007133540.tif 000004
【図２】
2007133540.tif 000005
【図３】
2007133540.tif 000006
【図４】
2007133540.tif 000007
【図５】
2007133540.tif 000008
【図６】
2007133540.tif 000009
【図７】
2007133540.tif 000010
【図８】
2007133540.tif 000011
【図９】
2007133540.tif 000012
【図１０】
2007133540.tif 000013
【図１１】
2007133540.tif 000014
【図１２】
2007133540.tif 000015
【図１３】
2007133540.tif 000016
【図１４】
2007133540.tif 000017
【図１５】
2007133540.tif 000018
【図１６】
2007133540.tif 000019
【図１７】
2007133540.tif 000020
【図１８】
2007133540.tif 000021
【図１９】
2007133540.tif 000022
【図２０】
2007133540.tif 000023
【図２１】
2007133540.tif 000024
【図２２】
2007133540.tif 000025
【図２３】
2007133540.tif 000026
【図２４】
2007133540.tif 000027