(57)【要約】【課題】プロセッサを有する半導体装置において、内部回路の安定動作を保証した上で半導体素子の低消費電力化を図る。さらに、チップサイズの増大の抑制と製造コストの抑制とを図る。【解決手段】電圧検出手段が内部回路へ供給される内部電源電圧の電圧値を検出し、電圧監視手段が電圧検出手段が検出した内部電源電圧の電圧値を監視する。そして、電圧監視手段は、内部電源電圧の電圧値が所定値と異なる場合に、内部電源電圧を所定値にするための制御信号を電圧調整手段に入力する。【選択図】図１
2007089353.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに形成されて、所定範囲の内部電源電圧に対して動作が保証されている内部回路を備える半導体装置であって、
上記内部回路へ供給する内部電源電圧を上記所定範囲の下限値である所定値に調整する電圧調整手段と、
上記内部電源電圧の電圧値を検出する電圧検出手段と、
上記電圧検出手段が検出した内部電源電圧の電圧値が上記所定値と異なる場合に、該内部電源電圧を該所定値にするための制御信号を上記電圧調整手段へ出力する電圧監視手段とを備えていることを特徴とする半導体装置。
【請求項２】
請求項１において、
上記内部回路の活性状態を検出するための活性状態検出手段を備え、
上記電圧監視手段は、上記活性状態検出手段で検出された内部回路の活性状態が非活性モードである場合に、上記所定値を活性モードである場合の上記所定範囲の下限値よりも低い値に設定することを特徴とする半導体装置。
【請求項３】
請求項２において、
上記活性状態検出手段は、上記内部回路の動作モードに応じた制御信号をデコードして、上記内部回路の活性状態を制御するための制御信号を生成するデコーダ回路を備えていることを特徴とする半導体装置。
【請求項４】
請求項１乃至３の何れか１つにおいて、
上記内部回路は、デジタル信号処理回路を備え、
上記電圧調整手段は、上記デジタル信号処理回路へ供給する内部電源電圧を上記所定値に調整するレギュレータ回路を備え、
上記電圧検出手段は、上記内部電源電圧の電圧値をデジタル信号に変換するＡＤコンバータ回路を備え、
上記電圧監視手段は、上記ＡＤコンバータ回路でデジタル信号に変換された内部電源電圧の電圧値を上記所定値と比較するプロセッサと、上記内部電源電圧の電圧値が上記所定値と異なる場合に該内部電源電圧を該所定値にするための制御信号を上記レギュレータ回路へ出力するチャージポンプ回路及びローパスフィルタとを備えていることを特徴とする半導体装置。
【請求項５】
請求項４において、
上記ＡＤコンバータ回路は、上記内部電源電圧が入力される状態と上記プロセッサで処理される入力信号が入力される状態とが切換可能に構成され、上記内部電源電圧と上記入力信号とを選択的にデジタル信号に変換して上記プロセッサへ出力することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧の制御を行う半導体装置に関するものである。
【背景技術】
【０００２】
近年、システムＬＳＩである半導体装置においてプロセッサを有するものが主流となっており、その半導体装置の大規模回路化や動作速度の高速化に伴いその消費電力が増大しつつある。また、半導体装置は、各素子等の微細化に伴い、その電源電圧がデジタル回路供給用の電源とアナログ回路供給用の電源とに分けられ、さらに消費電力を低減するためにデジタル回路供給用の電源についても低電圧化が図られてきている。
【０００３】
一般的に、CMOS回路の消費電力モデルは、下式で表される。
【０００４】
Pavg＝Pswitching＋Pshort-curcut＋Pleakage
Pswitching：容量の充放電により消費される電力（CL×Vdd2×fclk）
Pshort-curcut：貫通電流により消費される電力
Pleakage：リーク電流
消費電力は、回路動作時においてはPswitchingが支配的となる。Pswitchingは、電源電圧(Vdd)の2乗に比例するため、消費電力を低減させるには電源を遮断することや電源電圧を低減することが効果的である。
【０００５】
従って、従来より半導体装置には、デジタル回路における消費電力を低減させるために、大規模なデジタル回路に対して、動作周波数やプロセスバラツキや温度変動を考慮し、半導体装置が正常に動作するように電源電圧を制御したり、また動作モードにおいても動作周波数を可変にしたり、電源電圧を制御したりする様な機構が設けられている。
【０００６】
例えば、特許文献１には、この種の半導体装置が開示されている。この半導体装置には、可変電源電圧制御方式の機構が設けられている。この半導体装置は、図５に示すように、電源電圧の供給により動作するプロセッサを含む半導体回路と、その半導体回路の遅延時間をモニターするためのレプリカ回路と、そのレプリカ回路からの遅延信号の位相を検出して位相差情報をプロセッサに出力する位相検出回路と、プロセッサで処理された位相差情報に応じたデジタル信号をアナログ電圧に変換するＤＡコンバータとを備えている。
【０００７】
この半導体装置では、半導体回路と同等のクリティカルパスを有するようにレプリカ回路が構成されている。従って、レプリカ回路からの遅延信号の位相に基づいて半導体回路の遅延時間をモニターすることができ、そのモニター結果から半導体回路への供給電圧を調整することができる。
【特許文献１】特開２０００−２１６３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１の半導体装置では、半導体回路と同等のクリテイィカルパスになるようにレプリカ回路を精度よく構成することが難しく、またレプリカ回路自体のプロセスバラツキや温度変動、及びそのプロセスバラツキに対するマージンを考慮する必要があるので、半導体回路の最適電圧値を精度よく検知することが困難である。
【０００９】
さらに、半導体回路の最適電圧値を検知するための機構であるレプリカ回路、位相検出回路、及びＤＡコンバータを半導体チップに配置しようとすると、半導体装置のチップサイズにおいては可変電源電圧制御方式の専用回路としてオーバーヘッドが発生するという問題もある。また、ＤＡコンバータの検査コストにより半導体素子の製造コストの増大を招くという問題もある。
【００１０】
本発明は、かかる点に鑑みてなされたものであり、その目的は、プロセッサを有する半導体装置において、内部回路の安定動作を保証した上で半導体素子の低消費電力化を図ることにある。さらに、チップサイズの増大の抑制と製造コストの抑制とを図ることも目的とする。
【課題を解決するための手段】
【００１１】
第１の発明は、半導体チップに形成されて、所定範囲の内部電源電圧に対して動作が保証されている内部回路を備える半導体装置を対象とする。そして、この半導体装置は、上記内部回路へ供給する内部電源電圧を上記所定範囲の下限値である所定値に調整する電圧調整手段と、上記内部電源電圧の電圧値を検出する電圧検出手段と、上記電圧検出手段が検出した内部電源電圧の電圧値が上記所定値と異なる場合に、該内部電源電圧を該所定値にするための制御信号を上記電圧調整手段へ出力する電圧監視手段とを備えている。
【００１２】
第１の発明では、電圧検出手段が内部回路へ供給される内部電源電圧の電圧値を検出し、電圧監視手段が電圧検出手段が検出した内部電源電圧の電圧値を監視する。そして、電圧監視手段は、内部電源電圧の電圧値が上記所定値と異なる場合に、内部電源電圧をその所定値にするための制御信号を電圧調整手段に入力する。すなわち、電圧調整手段は内部電源電圧を所定値に調整しようとするが、電圧調整手段にはプロセスバラツキや温度変動に起因する精度バラツキがあるので必ずしも内部電源電圧は所定値にはならない。従って、従来のように、内部電源電圧が内部回路の動作保証電圧の下限値を下回ることがないようにその動作保証電圧のセンター値又は上限側の値に調整されるのに比べて、この第１の発明では、電圧調整手段が内部電源電圧を上記所定範囲の下限値に調整するようにしても、電圧検出手段及び電圧監視手段が設けられているため内部電源電圧が所定値で概ね維持されるので、内部電源電圧が内部回路の動作保証電圧の下限値を下回って半導体装置の誤動作にまで及ぶことがない。従って、内部回路の安定動作を保証した上で半導体装置の低消費電力化を図ることができる。
【００１３】
第２の発明は、上記第１の発明において、上記内部回路の活性状態を検出するための活性状態検出手段を備え、上記電圧監視手段は、上記活性状態検出手段で検出された内部回路の活性状態が非活性モードである場合に、上記所定値を活性モードである場合の上記所定範囲の下限値よりも低い値に設定する。
【００１４】
第２の発明では、活性状態検出手段によって内部回路の活性状態を検出可能として、内部回路が非活性モードである場合には、電圧監視手段が上記所定値を活性モードである場合の上記所定範囲の下限値よりも低い値に設定するようにしている。つまり、内部回路が非活性モードである場合には、内部電源電圧が上記所定範囲内にある必要はないので、その所定範囲の下限値よりも低い非活性モードに応じた値に内部電源電圧を調節して、その内部回路における電力消費量が抑制されるようにしている。従って、半導体装置の低消費電力化をさらに図ることができる。
【００１５】
第３の発明は、上記第２の発明において、上記活性状態検出手段が、上記内部回路の動作モードに応じた制御信号をデコードして、上記内部回路の活性状態を制御するための制御信号を生成するデコーダ回路を備えている。
【００１６】
第３の発明では、デコード回路が内部回路の動作モードに応じた制御信号をデコードして内部回路の活性状態を制御するための制御信号を生成することで、内部回路の活性状態が検出される。つまり、内部回路の動作モードに応じた制御信号からその活性状態を検出するために、デコード回路を設けている。
【００１７】
第４の発明は、上記第１乃至第３の何れか１つの発明において、上記内部回路が、デジタル信号処理回路を備え、上記電圧調整手段が、上記デジタル信号処理回路へ供給する内部電源電圧を上記所定値に調整するレギュレータ回路を備え、上記電圧検出手段が、上記内部電源電圧の電圧値をデジタル信号に変換するＡＤコンバータ回路を備え、上記電圧監視手段が、上記ＡＤコンバータ回路でデジタル信号に変換された内部電源電圧の電圧値を上記所定値と比較するプロセッサと、上記内部電源電圧の電圧値が上記所定値と異なる場合に該内部電源電圧を該所定値にするための制御信号を上記レギュレータ回路へ出力するチャージポンプ回路及びローパスフィルタとを備えている。
【００１８】
第４の発明では、ＡＤコンバータ回路が、デジタル信号処理回路へ供給される内部電源電圧の電圧値をデジタル信号に変換し、電圧監視手段のプロセッサが、ＡＤコンバータ回路でデジタル信号に変換された内部電源電圧の電圧値を上記所定値と比較する。そして、その内部電源電圧の電圧値が上記所定値と異なる場合には、電圧監視手段のチャージポンプ回路及びローパスフィルタが、内部電源電圧を上記所定値にするための制御信号をレギュレータ回路へ出力する。これにより、レギュレータ回路からデジタル信号処理回路へ供給される内部電源電圧は、その電圧値が所定値になるように調整される。この第４の発明では、特許文献１の半導体装置で用いられているレプリカ回路や位相検出回路やＤＡコンバータを適用することなく、内部電源電圧を所定値に概ね維持することができる半導体装置が構成されている。従って、チップサイズの増大を抑制することができると共に、ＤＡコンバータの検査コストが必要ないので半導体装置の製造コストを抑制することができる。
【００１９】
第５の発明は、上記第４の発明において、上記ＡＤコンバータ回路が、上記内部電源電圧が入力される状態と上記プロセッサで処理される入力信号が入力される状態とが切換可能に構成され、上記内部電源電圧と上記入力信号とを選択的にデジタル信号に変換して上記プロセッサへ出力する。
【００２０】
第５の発明では、ＡＤコンバータ回路とプロセッサとに、プロセッサで処理される入力信号か内部電源電圧の電圧値の何れかが入力される。つまり、プロセッサとＡＤコンバータ回路とは、上記入力信号に係る制御と内部電源電圧の電圧値の監視とに兼用されている。従って、入力信号の制御用と内部電源電圧の電圧値の監視用とのそれぞれにＡＤコンバータ回路とプロセッサとを設ける必要がないので、半導体装置のコンパクト化を図ることができる。
【発明の効果】
【００２１】
本発明によれば、プロセッサを有する半導体装置において、内部回路の安定動作を保証した上で半導体素子の低消費電力化を図ることができる。さらに、チップサイズの増大の抑制と製造コストの抑制とを図ることもできる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態を図面に基づいて詳細に説明する。この実施形態に係る半導体装置１０の概略構成図を図１に示す。
【００２３】
−半導体装置の構成−
図１に示すように、半導体装置１０は、デジタル回路構成の第１機能ブロック２０、デジタル回路構成の第２機能ブロック３０、デジタル回路構成のプロセッサ４０、アナログ回路構成のＮｂｉｔのＡＤコンバータ回路５０、電圧制御回路部１５、及び電圧調整回路２５を備え、それぞれが半導体チップに形成されている。
【００２４】
上記第１機能ブロック２０と第２機能ブロック３０とは、それぞれ本発明に係る内部回路を構成している。各機能ブロック２０，３０は、動作周波数が互いに異なる別機能のセル化されたデジタル信号処理回路であって、プロセッサ４０の制御、監視のもとにシステム動作を行う。各機能ブロック２０，３０は、プロセスバラツキやマージンを含む温度変動が考慮されており、所定範囲（１．２Ｖ−１０％〜１．２Ｖ＋１０％）の内部電源電圧（動作保証電圧）に対して活性モードにおける正常な動作が保証されている。
【００２５】
上記電圧調整回路２５は、内部電源電圧を調整するためのものであり、レギュレータ回路２４を備えている。レギュレータ回路２４は、本発明に係る電圧調整手段を構成している。このレギュレータ回路２４には、所定の幅をもつ外部電源からの外部電源電圧（Vo）が供給される。外部電源電圧（Vo）の電圧値は１．２Ｖ±１０％である。なお、この±１０％は外部電源電圧（Vo）のバラツキマージンである。レギュレータ回路２４は、外部電源電圧（Vo）を調整して内部電源電圧として各機能ブロック２０，３０へ供給するように構成されている。
【００２６】
ＡＤコンバータ回路５０は、本発明に係る電圧検出手段を構成しており、プロセッサ４０の動作モードに応じて切り換えられるアナログスイッチ１４を有している。ＡＤコンバータ回路５０は、アナログスイッチ１４の切り換えによって、レギュレータ回路２４からの内部電源電圧が入力される状態と外部からのプロセッサ４０で処理される入力信号（アナログ信号）が入力される状態とが切り換え可能に構成され、プロセッサ４０が入力信号処理モードの時は上記入力信号が入力される一方、プロセッサ４０が入力信号非処理モードの時は内部電源電圧が入力される。
【００２７】
ＡＤコンバータ回路５０は、プロセッサ４０が入力信号処理モードの時に、上記入力信号を受け取るとその入力信号をデジタル信号に変換し、プロセッサ４０に出力する。また、ＡＤコンバータ回路５０は、プロセッサ４０が入力信号非処理モードの時に、内部電源電圧を受け取るとその内部電源電圧の電圧値をデジタル信号に変換してプロセッサ４０に出力する。
【００２８】
電圧制御回路部１５は、ローパスフィルタ＋アンプ１６とチャージポンプ回路１７とを備えている。チャージポンプ回路１７は、プロセッサ４０からの制御信号から内部電源電圧を所定値にするための制御信号（アナログ信号）を生成し、ローパスフィルタ＋アンプ１６へ出力する。ローパスフィルタ＋アンプ１６は、チャージポンプ回路１７からの制御信号の周波数の低い成分をレギュレータ回路２４に出力する。プロセッサ４０、ローパスフィルタ＋アンプ１６、及びチャージポンプ回路１７は、本発明に係る電圧監視手段を構成している。
【００２９】
−半導体装置の動作−
この半導体装置１０では、レギュレータ回路２４の精度バラツキによって内部電源電圧が第１機能ブロック２０及び第２機能ブロック３０の動作保証電圧の下限値を下回ることで各機能ブロック２０，３０での誤動作やシステム破綻が生じないように、レギュレータ回路２４からの内部電源電圧をプロセッサ４０が監視している。この半導体装置１０における内部電源電圧の制御に係る動作フロー図を図２に示す。
【００３０】
この半導体装置１０は、起動時（例えばアプリ動作時）に「内部電源電圧（Vdd1）の初期設定」を行う。「内部電源電圧（Vdd1）の初期設定」では、レギュレータ回路２４が、第１機能ブロック２０及び第２機能ブロック３０の動作保証電圧の下限値である所定値（Vdd1＝１．０８Ｖ）の内部電源電圧を出力するように制御目標値を設定する。
【００３１】
そして、半導体装置１０の起動後において、この半導体装置１０は、プロセッサ４０が入力信号非処理モードである時にアナログスイッチ１４が切り換えられると、「内部電源電圧（Vdd1）の監視」を行う。「内部電源電圧（Vdd1）の監視」は、プロセッサ４０の非実動作時間を利用している。「内部電源電圧（Vdd1）の監視」では、ＡＤコンバータ回路５０がレギュレータ回路２４から入力された内部電源電圧をデジタル信号に変換してプロセッサ４０に出力し、プロセッサ４０がそのデジタル信号に基づいて内部電源電圧を所定値と比較する。そして、内部電源電圧が所定値と異なる場合には、「内部電源電圧（Vdd1）の調整」に移行する。内部電源電圧が所定値である場合には、「内部電源電圧（Vdd1）の監視」に移行する。
【００３２】
「内部電源電圧（Vdd1）の調整」では、プロセッサ４０が２ｂｉｔの制御信号を電圧制御回路部１５のチャージポンプ回路１７に出力する。チャージポンプ回路１７では、プロセッサ４０からの２ｂｉｔの制御信号から内部電源電圧を所定値にするための制御信号（アナログ信号）が生成される。この内部電源電圧を所定値にするための制御信号は、ローパスフィルタ＋アンプ１６に入力され、周波数の低い成分が制御信号としてレギュレータ回路２４へ入力される。レギュレータ回路２４は、この入力された制御信号に基づいて、内部電源電圧が所定値になるように制御目標値を調整する。「内部電源電圧（Vdd1）の調整」が終了すると、「内部電源電圧（Vdd1）の監視」に移行する。
【００３３】
−実施形態の効果−
上記実施形態では、レギュレータ回路２４が内部電源電圧を各機能ブロック２０，３０の活性モードにおける動作保証電圧の下限値である所定値（Vdd1＝１．０８Ｖ）に調整するようにしても、ＡＤコンバータ回路５０、プロセッサ４０、及び電圧制御回路部１５が設けられているため内部電源電圧が所定値で概ね維持されるので、内部電源電圧が各機能ブロック２０，３０の動作保証電圧の下限値を下回って半導体装置１０の誤動作にまで及ぶことがない。従って、各機能ブロック２０，３０の安定動作を保証した上で半導体装置１０の低消費電力化を図ることができる。なお、特許文献１のレプリカ回路を設けない従来の半導体装置は、図６に示すように半導体装置が構成されており、各機能ブロック２０，３０へ供給される内部電源電圧が、各機能ブロック２０，３０の動作保証電圧の下限値を下回ることがないように、その動作保証電圧のセンター値又は上限側の値に調整されていた。本実施形態の半導体装置１０の消費電力は、この場合に比べて小さくなっている。
【００３４】
また、上記実施形態では、特許文献１の半導体装置で用いられているレプリカ回路や位相検出回路やＤＡコンバータを適用することなく、内部電源電圧を所定値に概ね維持することができる半導体装置１０が構成されている。従って、チップサイズの増大を抑制することができると共に、ＤＡコンバータの検査コストが必要ないので半導体装置１０の製造コストを抑制することができる。
【００３５】
また、上記実施形態では、各機能ブロック２０，３０の制御、監視を行うプロセッサ４０を、内部電源電圧の電圧値の監視に兼用している。また、ＡＤコンバータ回路５０も、上記外部からの入力信号と内部電源電圧とのデジタル変換用に兼用している。従って、内部電源電圧の電圧値を監視するためのプロセッサ４０とＡＤコンバータ回路５０とを別途に設ける必要がないので、半導体装置１０のコンパクト化を図ることができる。
【００３６】
−実施形態の変形例−
実施形態の変形例について説明する。この変形例の半導体装置１０の概略構成図を図３に示す。この半導体装置１０には、各機能ブロック２０，３０の活性状態を検出するための活性状態検出手段であるデコーダ回路３５が設けられている。
【００３７】
具体的に、デコーダ回路３５には、各機能ブロック２０，３０の動作モードに応じた制御信号が入力される。デコーダ回路３５は、その制御信号をデコードして、各機能ブロック２０，３０に出力する一方、各機能ブロック２０，３０の活性状態を検出するための制御信号をプロセッサ４０に出力するように構成されている。各機能ブロック２０，３０に出力された制御信号は、各機能ブロック２０，３０の動作モードを制御する。プロセッサ４０は、デコーダ回路３５からの制御信号に基づいて各機能ブロック２０，３０の活性状態を検出可能に構成されている。
【００３８】
この半導体装置１０における内部電源電圧の制御に係る動作フロー図を図４に示す。この半導体装置１０では、各機能ブロック２０，３０の活性状態に応じて内部電源電圧を変化させる。
【００３９】
具体的に、この半導体装置１０では、起動時に「機能ブロック２０，３０の活性状態の検出」を行う。「機能ブロック２０，３０の活性状態の検出」では、デコーダ回路３５が、各機能ブロック２０，３０の動作モードに応じた制御信号をデコードして各機能ブロック２０，３０の活性状態を制御するための制御信号をプロセッサ４０に出力する。プロセッサ４０は、各機能ブロック２０，３０が活性モードであれば、内部電源電圧を所定値（Vdd1＝１．０８Ｖ）にするための制御信号をチャージポンプ回路１７へ出力する。一方、プロセッサ４０は、各機能ブロック２０，３０が非活性モードであれば、内部電源電圧を上記活性モード時の動作保証電圧の下限値よりも低い所定値（Vdd2＜１．０８Ｖ）にするための制御信号をチャージポンプ回路１７へ出力する。
【００４０】
チャージポンプ回路１７では、プロセッサ４０からの制御信号から内部電源電圧を所定値（Vdd1又はVdd2）にするための制御信号（アナログ信号）が作成される。この制御信号（アナログ信号）は、ローパスフィルタ＋アンプ１６に入力され、周波数の低い成分が制御信号としてレギュレータ回路２４へ入力される。レギュレータ回路２４は、この入力された制御信号に基づいて、所定値（Vdd1又はVdd2）になるように内部電源電圧を調整する。
【００４１】
この半導体装置１０では、上記実施形態と同様に起動後において、プロセッサ４０が内部電源電圧の監視を行い、レギュレータ回路２４からの内部電源電圧が所定値（Vdd1又はVdd2）に概ね維持される。
【００４２】
この変形例では、デコーダ回路３５によって各機能ブロック２０，３０の活性状態を検出可能として、各機能ブロック２０，３０が非活性モードである場合には、レギュレータ回路２４から各機能ブロック２０，３０へ供給される内部電源電圧が上記活性モード時の動作保証電圧の下限値よりも低い値に調整されるようにしている。つまり、各機能ブロック２０，３０が非活性モードである場合には、内部電源電圧が動作保証電圧の範囲内にある必要はないので、内部電源電圧をその非活性モードに応じた値に調節して、その各機能ブロック２０，３０における電力消費量が抑制されるようにしている。従って、半導体装置１０の低消費電力化をさらに図ることができる。
【００４３】
なお、以上の実施形態は、本質的に好ましい例示であって、本発明、その適用物、あるいはその用途の範囲を制限することを意図するものではない。
【産業上の利用可能性】
【００４４】
以上説明したように、本発明は、内部回路の安定動作を保証した上で半導体素子の低消費電力化を図ることができる効果と、チップサイズの増大の抑制と製造コストの抑制とを図ることができる効果を有し、電源電圧の制御を行う半導体装置として有用である。
【図面の簡単な説明】
【００４５】
【図１】実施形態に係る半導体装置の概略構成図である。
【図２】実施形態の半導体装置における内部電源電圧の制御に係る動作フロー図である。
【図３】実施形態の変形例に係る半導体装置の概略構成図である。
【図４】実施形態の変形例の半導体装置における内部電源電圧の制御に係る動作フロー図である。
【図５】特許文献１の半導体装置の概略構成図である。
【図６】特許文献１のレプリカ回路を設けない場合の従来の半導体装置の概略構成図である。
【符号の説明】
【００４６】
10  半導体装置
16  ローパスフィルタ＋アンプ（電圧監視手段）
17  チャージポンプ回路（電圧監視手段）
24  レギュレータ回路（電圧調整手段）
20  機能ブロック１（内部回路）
30  機能ブロック２（内部回路）
35  デコーダ回路（活性状態検出手段）
40  プロセッサ（電圧監視手段）
50  ＡＤコンバータ回路（電圧検出手段）
【図１】
2007089353.tif 000003
【図２】
2007089353.tif 000004
【図３】
2007089353.tif 000005
【図４】
2007089353.tif 000006
【図５】
2007089353.tif 000007
【図６】
2007089353.tif 000008