(57)【要約】      （修正有）【課題】製造工程の工程数を削減し、製造処理時間を短縮し、よって製造コストを大幅に低減でき、且つ、製造歩留りを向上させる方法の提供。【解決手段】基板１０と、基板１０上に設けられたゲート電極１２ａと、ゲート配線と、ゲート配線に接続する電極取出しパッド部１２ｂと、ゲート絶縁膜１３と、ゲート絶縁膜１３上に設けられたｉ型シリコン層１４と、前記ｉ型シリコン層１４上にチャンネル部にて隔てて設けられたｎ型シリコン層１５と、ソース・ドレイン電極１６ａ、１６ｂと、ソース・ドレイン配線と、前記ソース・ドレイン電極１６ａ、１６ｂに接続された透明導電膜から成る透明電極と、を具備したＴＦＴ基板において、前記ゲート絶縁膜１３が前記ｉ型シリコン層１４の下部にのみ存在させる。この構成により、３枚のマスクで各層のパターニングを可能とさせる。【選択図】図４
2007048786.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられたゲート電極と、
前記基板上に設けられた、前記ゲート電極に接続するゲート配線と、
前記基板上に設けられた、前記ゲート配線に接続する電極取出しパッド部と、
前記ゲート電極及びゲート配線上に設けられたゲート絶縁膜と、
前記ゲート電極上のゲート絶縁膜上に設けられたｉ型シリコン層と、
前記ｉ型シリコン層上にチャンネル部にて隔てて設けられたｎ型シリコン層と、
前記ｎ型シリコン層上に設けられたソース・ドレイン電極と、
前記ソース・ドレイン電極に接続するソース・ドレイン配線と、
前記ソース・ドレイン電極に電気的に接続された透明導電膜から成る透明電極と、
を具備したＴＦＴ基板において、
前記ゲート絶縁膜が前記ｉ型シリコン層の下部にのみ存在することを特徴とするＴＦＴ基板。
【請求項２】
基板と、
前記基板上に設けられたゲート電極と、
前記基板上に設けられた、前記ゲート電極に接続するゲート配線と、
前記基板上に設けられた、前記ゲート配線に接続する電極取出しパッド部と、
前記ゲート電極及びゲート配線上に設けられたゲート絶縁膜と、
前記ゲート電極上のゲート絶縁膜上に設けられたｉ型シリコン層と、
前記ｉ型シリコン層上にチャンネル部にて隔てて設けられたｎ型シリコン層と、
前記ｎ型シリコン層上に設けられたソース・ドレイン電極と、
前記ソース・ドレイン電極に接続するソース・ドレイン配線と、
前記ソース・ドレイン電極に電気的に接続された透明導電膜から成る透明電極と、
を具備したＴＦＴ基板において、
前記透明電極と、前記ソース・ドレイン電極とは、それらの間に他の層を設けずに積層されて成ることを特徴とするＴＦＴ基板。
【請求項３】
基板と、
前記基板上に設けられたゲート電極と、
前記ゲート電極上に設けられたゲート絶縁膜と、
前記ゲート電極上のゲート絶縁膜上に設けられたｉ型シリコン層と、
前記ｉ型シリコン層上にチャンネル部にて隔てて設けられたｎ型シリコン層と、
前記ｎ型シリコン層上に設けられたソース・ドレイン電極と、
前記ソース・ドレイン電極に接続するソース・ドレイン配線と、
前記ソース・ドレイン電極に電気的に接続された透明導電膜から成る透明電極と、
を具備したＴＦＴ基板において、
前記ゲート絶縁膜と、前記ｉ型シリコン層とは、同一の平面形状であり、平面上同一の位置に重畳して設けられており、
前記ソース・ドレイン電極は、前記ｎ型シリコン層と同一平面形状であり、平面上同一の位置に重畳して設けられており、前記ｎ型シリコン層の上にのみ存在し、
前記透明電極と、前記ソース・ドレイン電極とは、それらの間に他の層を設けずに積層されて成ることを特徴とするＴＦＴ基板。
【請求項４】
基板と、
前記基板上に設けられたゲート電極と、
前記基板上に設けられた、前記ゲート電極に接続するゲート配線と、
前記基板上に設けられた、前記ゲート配線に接続する電極取出しパッド部と、
前記ゲート電極及びゲート配線上に設けられたゲート絶縁膜と、
前記ゲート電極上のゲート絶縁膜上に設けられたｉ型シリコン層と、
前記ｉ型シリコン層上にチャンネル部にて隔てて設けられたｎ型シリコン層と、
前記ｎ型シリコン層上に設けられたソース・ドレイン電極と、
前記ソース・ドレイン電極に接続するソース・ドレイン配線と、
前記ソース・ドレイン電極に電気的に接続された透明導電膜から成る透明電極と、
を具備したＴＦＴ基板において、
前記ソース・ドレイン配線及び前記ソース・ドレイン電極は、金属薄膜及びその金属薄膜を被覆する前記透明導電膜から成る積層膜により形成され、
前記ゲート配線の電極取出しパッド部も、金属薄膜及びその金属薄膜を被覆する前記透明導電膜から成る積層膜により形成されていることを特徴とするＴＦＴ基板。
【請求項５】
基板上に所定の層を堆積し、所定のマスクを用いたエッチングを行って前記所定の層を所定の形状に形成して、請求項１、２、３又は４のいずれかに記載のＴＦＴ基板を製造する方法において、
第一のマスクを用いてゲート配線を形成する第一工程と、
第二のマスクを用いて、第一のエッチング工程によってソース・ドレイン配線の形成と、ｉ型シリコン層とｎ型シリコン層とが積層されたシリコン層の形成と、を行う第二ａ工程と、前記第二のマスクを用いて第二のエッチング工程によってチャンネルの形成及びゲート電極の取出しパッド部の形成を行う第二ｂ工程と、
第三のマスクを用いて前記透明導電膜をパターニングしてソース・ドレイン電極に電気的に接続された透明導電膜から成る透明電極と、ソース・ドレイン配線を被覆する層と、ゲート電極取り出しパッド部を被覆する層と、を形成する第三工程と、
を含むことを特徴とするＴＦＴ基板の製造方法。
【請求項６】
前記請求項５記載の、前記ｉ層及びｎ層のシリコン層を形成する前記第二ａ工程は、
前記第二のマスクを用いてレジストをハーフトーン露光させ、現像することによって所定の形状のレジストを形成する工程と、
前記レジストに覆われていない露出部分の前記ゲート絶縁膜の厚みを前記ｎ型シリコン層の厚みより同一になるか薄くなるようにエッチングする前記第一のエッチング工程と、
を有することを特徴とする請求項５記載のＴＦＴ基板の製造方法。
【請求項７】
前記透明導電膜は、酸化インジウムと、酸化亜鉛と、酸化スズと、から成る群から選択された２種以上の酸化物を含むことを特徴とする請求項５記載のＴＦＴ基板の製造方法。
【請求項８】
請求項１、２、３又は４のいずれかに記載のＴＦＴ基板と、
前記ＴＦＴ基板上のＴＦＴによって駆動される液晶層又は有機ＥＬ層と、
を具備することを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置や有機ＥＬ発光装置に用いられるＴＦＴ基板及びその製造方法に関する。さらに、そのＴＦＴ基板を用いた液晶表示装置や有機ＥＬ表示装置に関する。
【背景技術】
【０００２】
ＬＣＤ（液晶表示装置）や有機ＥＬ表示装置は、表示性能、省エネルギー等の理由から広く利用されている。特に、携帯電話やＰＤＡ、パソコンやラップトップパソコン、テレビ等の表示機としてはほぼ主流を占めるに至っている。
【０００３】
これらの表示装置には、一般に、ＴＦＴ（薄膜トランジスタ）基板が用いられている。
【０００４】
例えば、液晶表示装置は、ＴＦＴ基板と対向基板との間に液晶などの表示材料を充填し、この表示材料に対して画素ごとに選択的に電圧を印加するように構成されている。ここで、ＴＦＴ基板とは、通常は、半導体薄膜（半導体膜とも呼ばれる）などからなるＴＦＴ（薄膜トランジスタ）等が配置されている基板を言う。
【０００５】
一般に、このＴＦＴ基板は、アレイ状に薄膜トランジスタが配置されているので、「ＴＦＴアレイ基板」と呼ばれることも多い。したがって、本発明におけるＴＦＴ基板には、このＴＦＴアレイ基板も含まれる。
【０００６】
なお、液晶表示装置などに用いられるＴＦＴアレイ基板は、ＴＦＴと液晶表示装置の画面の１画素との組（これを１ＵＮＩＴと呼ぶ）が、ガラス基板上に縦横に配置されているものを言う。ガラス基板上に、ゲート配線は例えば縦方向に等間隔で配置されており、ソース又はドレイン配線は、横方向に等間隔で配置されている。一方、ゲート電極、ソース電極、ドレイン電極は、各画素を構成する上記ＵＮＩＴ中にそれぞれ設けられている。
【０００７】
ＴＦＴ基板の従来の製造方法
さて、このＴＦＴ基板の製造法としては、通常、５枚のマスクを使用する５マスクプロセス、ハーフトーン露光を利用してマスクを４枚に減らした４枚マスクプロセス、等が知られている。
【０００８】
しかしながら、このようなＴＦＴ基板の製造法では、５枚ないし４枚のマスクを使用することから、その製造プロセスは工程数が大きなものとなりがちである。４枚マスクプロセスの場合でも３５ステップ（工程）、５枚マスクプロセスの場合では、４０ステップ（工程）を超える工程が必要であることが知られていいる。これらのように工程数が大きくなってしまうことによって製造歩留りが低下する恐れがある。また、工程数が多いので、工程が複雑となりがちであり、製造コストが過大になる恐れも無視できない。
【０００９】
５枚のマスクを用いた従来手法
マスクを５枚用いる手法によるＴＦＴ基板の製造の様子を説明する。この製造工程の様子を、図１０を用いて説明する。
【００１０】
（１）まず、ガラス基板２１０上に、金属Ａｌをスパッタリングによって堆積し、その後、所望形状にエッチングすることによってゲート電極２１２を設ける。この様子を示す断面模式図が図１０（１）に示されている。このゲート電極２１２の形状を設定するのに１枚目のマスクが必要である。
【００１１】
その後、ＳｉＮ膜（窒化シリコン膜）となるゲート絶縁膜２１３、及び、α−Ｓｉ：Ｈ（ｉ）膜２１４を順に積層する。
【００１２】
（２）次に、チャネル保護層であるＳｉＮ膜（窒化シリコン膜）を堆積した後、ＣＨＦガスを用いてこのＳｉＮ膜を所望の形状にドライエッチングし、チャネル保護層２１５を形成する。このチャネル保護層２１５は、エッチストッパーと呼ばれる。このチャネル保護層２１５を形成した後の模式断面図が図１０（２）に示されている。チャネル保護層２１５の形状を確定するために２枚目のマスクが必要である。
【００１３】
（３）次に、α−Ｓｉ：Ｈ（ｉ）膜２１６を堆積する。さらにその上にＣｒ／Ａｌ二層膜を真空蒸着、又は、スパッタリング法で堆積する。
【００１４】
その後、このＣｒ／Ａｌ二層膜を、エッチングし、所望の形状のソース電極２１７ａ、ドレイン電極２１７ｂを形成する。このエッチングは、Ａｌに対してはＨ３ＰＯ４−ＣＨ３ＣＯＯＨ−ＨＮＯ３を用いたホトエッチングによって実行する。また、Ｃｒは硝酸第二セリウムアンモニウム水溶液を用いたホトエッチングによって実行する。
【００１５】
さらに、α−Ｓｉ：Ｈ膜（２１６及び２１４）をＣＨＦガスを用いたドライエッチングとヒドラジン水溶液（ＮＨ２ＮＨ２・Ｈ２０）を用いたウェットエッチングを併用してエッチングし、所望の形状のα−Ｓｉ：Ｈ（ｉ）膜２１６及びα−Ｓｉ：Ｈ（ｉ）膜２１４を得る。
【００１６】
これらのエッチングの結果を示す断面模式図が図１０（３）に示されており、このエッチングの形状（ソース電極２１７ａ、ドレイン電極２１７ｂ、α−Ｓｉ：Ｈ（ｉ）膜２１６及びα−Ｓｉ：Ｈ（ｉ）膜２１４のパターン）を規定するために３枚目のマスクが必要である。
【００１７】
（４）次に、透明電極２１９を形成する前に、層間絶縁膜２１８を堆積する。そして、ソース電極２１７ａと次に述べる透明電極２１９とを電気的に接続するためのスルーホール２１８ａをエッチングで形成する。この形成には第４枚目のマスクが必要である。層間絶縁膜２１８にスルーホール２１８ａが開けられた様子を示す断面模式図が図１０（４）に示されている。
【００１８】
（５）次に、このソース電極２１７ａ及びドレイン電極２１７ｂのパターンが形成された上面に酸化インジウムと酸化亜鉛を主成分とする非晶質透明導電膜をスパッタリング法で堆積する。この非晶質透明導電膜を蓚酸２０重量％の水溶液をエッチャントとして用いてホトエッチングを行い、ソース電極２１７ａと電気的に接続するような形状にパターニングする。これによって、透明電極２１９が形成される。この様子が図１０（５）に示されている。この透明電極２１９の形状を規定するために５枚目のマスクが必要である。５枚のマスクを用いたＴＦＴ基板の製造プロセスの一例は以上の通りである。
【００１９】
３枚マスクプロセスによるＴＦＴ基板の製造方法
従来の技術に対する改良として、マスクの数を減らし（例えば３枚）、より簡単なプロセスでＴＦＴ基板を製造することが考えられている。このような考えに基づき、３枚マスクによる製造方法が種々提案されている。
【００２０】
しかし、現在提案されている３枚マスクプロセスはいずれも実用に供することが困難なものが多い。例えば、下記特許文献１、特許文献２、特許文献３、特許文献４、特許文献５、特許文献６、特許文献７、にこのような３枚マスクプロセスによる製造方法が記載されている。しかしながら、これらに記載の３枚マスクプロセスでは、ゲート絶縁膜の陽極酸化工程が付加されている等、未だに非常に煩雑な製造プロセスであると言わざるを得ない。そのため、現在知られている３枚マスクプロセスを実用に供するメリットはほとんどない。
【００２１】
【特許文献１】特開２００４−３１７６８５号公報
【特許文献２】特開２００４−３１９６５５号公報
【特許文献３】特開２００５−０１７６６９号公報
【特許文献４】特開２００５−０１９６６４号公報
【特許文献５】特開２００５−０４９６６７号公報
【特許文献６】特開２００５−１０６８８１号公報
【特許文献７】特開２００５−１０８９１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
上述したように、より簡単なプロセスでＴＦＴ基板を製造することができる方法が強く望まれている。
【００２３】
本発明は、係る課題に鑑みなされたものであり、製造工程の工程数を削減し、製造処理時間を短縮し、よって製造コストを大幅に低減でき、且つ、製造歩留りを向上させる方法を提案することを目的とする。
【課題を解決するための手段】
【００２４】
（１）本発明は、上記課題を解決するために、基板と、前記基板上に設けられたゲート電極と、前記基板上に設けられた、前記ゲート電極に接続するゲート配線と、前記基板上に設けられた、前記ゲート配線に接続する電極取出しパッド部と、前記ゲート電極及びゲート配線上に設けられたゲート絶縁膜と、前記ゲート電極上のゲート絶縁膜上に設けられたｉ型シリコン層と、前記ｉ型シリコン層上にチャンネル部にて隔てて設けられたｎ型シリコン層と、前記ｎ型シリコン層上に設けられたソース・ドレイン電極と、前記ソース・ドレイン電極に接続するソース・ドレイン配線と、前記ソース・ドレイン電極に電気的に接続された透明導電膜から成る透明電極と、を具備したＴＦＴ基板において、前記ゲート絶縁膜が前記ｉ型シリコン層の下部にのみ存在することを特徴とするＴＦＴ基板である。
【００２５】
このような構成によって、後述する実施の形態で説明するように、使用するマスク数を減らすことが出来るので、製造工程数の削減を図ることが出来る。また、ゲート絶縁膜がゲート電極の近傍部分にのみ位置することによって、透明電極等と重なる部分が少なくなる。その結果、透明部分の光の透過率を向上させることができる。
【００２６】
（２）また、本発明は、  基板と、前記基板上に設けられたゲート電極と、前記基板上に設けられた、前記ゲート電極に接続するゲート配線と、前記基板上に設けられた、前記ゲート配線に接続する電極取出しパッド部と、前記ゲート電極及びゲート配線上に設けられたゲート絶縁膜と、前記ゲート電極上のゲート絶縁膜上に設けられたｉ型シリコン層と、前記ｉ型シリコン層上にチャンネル部にて隔てて設けられたｎ型シリコン層と、前記ｎ型シリコン層上に設けられたソース・ドレイン電極と、前記ソース・ドレイン電極に接続するソース・ドレイン配線と、前記ソース・ドレイン電極に電気的に接続された透明導電膜から成る透明電極と、を具備したＴＦＴ基板において、前記透明電極と、前記ソース・ドレイン電極とは、それらの間に他の層を設けずに積層されて成ることを特徴とするＴＦＴ基板である。
【００２７】
このような構成によって、透明電極とソース・ドレイン電極等との間に層間絶縁膜等を設けていないので、透明電極部分の光の透過率を向上させることができる。
【００２８】
（３）また、本発明は、基板と、前記基板上に設けられたゲート電極と、前記ゲート電極上に設けられたゲート絶縁膜と、前記ゲート電極上のゲート絶縁膜上に設けられたｉ型シリコン層と、前記ｉ型シリコン層上にチャンネル部にて隔てて設けられたｎ型シリコン層と、前記ｎ型シリコン層上に設けられたソース・ドレイン電極と、前記ソース・ドレイン電極に接続するソース・ドレイン配線と、前記ソース・ドレイン電極に電気的に接続された透明導電膜から成る透明電極と、を具備したＴＦＴ基板において、前記ゲート絶縁膜と、前記ｉ型シリコン層とは、同一の平面形状であり、平面上同一の位置に重畳して設けられており、前記ソース・ドレイン電極は、前記ｎ型シリコン層と同一平面形状であり、平面上同一の位置に重畳して設けられており、前記ｎ型シリコン層の上にのみ存在し、前記透明電極と、前記ソース・ドレイン電極とは、それらの間に他の層を設けずに積層されて成ることを特徴とするＴＦＴ基板である。
【００２９】
このような構成によって、ゲート絶縁膜がゲート電極の近傍にのみ配置されているので、透明電極等を重畳する部分が少なく、透明電極の光の透過率が向上する。また、層間絶縁膜等を設けずにソース・ドレイン電極上に直接透明電極が設けられているので、透明電極の光の透過率がより一層向上する。
【００３０】
（４）本発明は、上記課題を解決するために、基板と、前記基板上に設けられたゲート電極と、前記基板上に設けられた、前記ゲート電極に接続するゲート配線と、前記基板上に設けられた、前記ゲート配線に接続する電極取出しパッド部と、前記ゲート電極及びゲート配線上に設けられたゲート絶縁膜と、前記ゲート電極上のゲート絶縁膜上に設けられたｉ型シリコン層と、前記ｉ型シリコン層上にチャンネル部にて隔てて設けられたｎ型シリコン層と、前記ｎ型シリコン層上に設けられたソース・ドレイン電極と、前記ソース・ドレイン電極に接続するソース・ドレイン配線と、前記ソース・ドレイン電極に電気的に接続された透明導電膜から成る透明電極と、を具備したＴＦＴ基板において、前記ソース・ドレイン配線及び前記ソース・ドレイン電極は、金属薄膜及びその金属薄膜を被覆する前記透明導電膜から成る積層膜により形成され、前記ゲート配線の電極取出しパッド部も、金属薄膜及びその金属薄膜を被覆する前記透明導電膜から成る積層膜により形成されていることを特徴とするＴＦＴ基板である。
【００３１】
このような構成にすれば、後述する実施の形態等で説明するように、３枚のマスクで全ての層をエッチングし、パターニングすることができるようになる。
【００３２】
（５）また、本発明は、上記課題を解決するために、基板上に所定の層を堆積し、所定のマスクを用いたエッチングを行って前記所定の層を所定の形状に形成して、（１）、（２）、（３）又は（４）のいずれかに記載のＴＦＴ基板を製造する方法において、第一のマスクを用いてゲート配線を形成する第一工程と、第二のマスクを用いて、第一のエッチング工程によってソース・ドレイン配線の形成と、ｉ型シリコン層とｎ型シリコン層とが積層されたシリコン層の形成と、を行う第二ａ工程と、前記第二のマスクを用いて第二のエッチング工程によってチャンネルの形成及びゲート電極の取出しパッド部の形成を行う第二ｂ工程と、第三のマスクを用いて前記透明導電膜をパターニングしてソース・ドレイン電極に電気的に接続された透明導電膜から成る透明電極と、ソース・ドレイン配線を被覆する層と、ゲート電極取り出しパッド部を被覆する層と、を形成する第三工程と、を含むことを特徴とするＴＦＴ基板の製造方法である。
【００３３】
このような手法によって、３枚のマスクを用いてＴＦＴ基板を製造することができる。
【００３４】
（６）また、本発明は、（５）の前記ｉ型及びｎ型のシリコン層を形成する前記第二ａ工程は、前記第二のマスクを用いてレジストをハーフトーン露光させ、現像することによって所定の形状のレジストを形成する工程と、前記レジストに覆われていない露出部分の前記ゲート絶縁膜の厚みを前記ｎ型シリコン層の厚みより同一になるか薄くなるようにエッチングする前記第一のエッチング工程と、を有することを特徴とする上記（５）のＴＦＴ基板の製造方法である。
【００３５】
このように構成すれば、前記第二ｂ工程において、上記チャネルの形成及びゲート電極の取出しパッド部の形成を同時に実行しやすくなる。
【００３６】
（７）また、本発明は、前記透明導電膜は、酸化インジウムと、酸化亜鉛と、酸化スズと、から成る群から選択された２種以上の酸化物を含むことを特徴とする（５）記載のＴＦＴ基板の製造方法である。
【００３７】
このような材料を用いることによって、３枚のマスクのみを用いたＴＦＴ基板の製造方法でも良好な表示品質を有するＴＦＴ基板、並びに、それを用いた液晶表示装置を構成可能である。
【００３８】
（８）また、本発明は、上記（１）（２）（３）（４）のいずれかに記載のＴＦＴ基板と、前記ＴＦＴ基板上のＴＦＴによって駆動される液晶層又は有機ＥＬ層と、を具備することを特徴とする表示装置である。
【発明の効果】
【００３９】
以上述べたように、本発明によれば、製造に使用するマスクを３枚に削減したので、製造工程数の削減、及び処理時間を短縮し、製造歩留りを向上させることができる。さらに、本発明によれば、工程数が削減されているので、製造コストが低減することも期待される。
【発明を実施するための最良の形態】
【００４０】
以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。
【００４１】
概要
まず、本実施の形態によるＴＦＴアレイ基板の製造の流れを概説する。
【００４２】
図１、図３、図４、図５、図６は、ＴＦＴアレイ基板を作成する工程における透明基板１０及びその上に設けられた各種層の断面を模式的に表した断面模式図である。製造工程は、図１（１）、図１（２）、図１（３）、図１（４）、図３（１）、図３（２）、図３（３）、図４（１）、図４（２）、図４（３）、図４（４）、図５（１）、図５（２）、図５（３）、図６の順で進む。なお、図２は、後述するように図１（４）に関する平面図である。
【００４３】
なお、本特許では、ソース・ドレイン電極とは、ソース電極又はドレイン電極と成りうる電極群をいう。また、ソース・ドレイン配線とは、ソース配線又はドレイン配線と成りうる配線群をいう。
【００４４】
（ａ）ゲート配線の形成
図１には、ゲート配線の形成工程の説明図が示されている。この図１は、形成工程における透明基板１０及びその上に設けられた各種層の断面を模式的に表した断面模式図である。
【００４５】
まず、図１（１）に示すように、透明基板１０上に、ゲート配線となるべき金属薄膜１２を成膜しする（図１（２））。この成膜を「メタル成膜」と言う。次に、図１（３）に示すようにレジスト１４を塗布する。
【００４６】
その後、所定の第１のマスクを用いて露光を行い、現像、エッチング処理を実行してからレジスト１４を剥離する。このような処理によって、図１（４）に示すように、ゲート電極１２ａ、及び、ゲート配線取出し口１２ｂを形成する。
【００４７】
なお、図１（４）の状態のゲート電極１２ａを中心とした平面図が図２に示されている。便宜上、この図２においてはゲート電極１２ａに対してハッチングを施してある。
【００４８】
この時、金属薄膜１２は、Ａｌ、Ａｇ、Ａｕ、Ｃｕ、Ｔｉ、Ｍｏ、ＭｏＴａ、ＷＴａ、等の金属薄膜１２が良好に用いられる。また、Ａｌ若しくはＡｌを主成分とする合金上にＭｏ、Ｔｉ、Ｃｒなどのキャップメタルを成膜する構成を採用することも好ましい。
【００４９】
（ｂ）ゲート絶縁膜、ソース・ドレイン配線、チャネル配線の形成
図３には、ゲート絶縁膜、ソース・ドレイン配線、チャネル配線の形成工程の説明図が示されている。
【００５０】
まず、図３（１）には、図１（３）と同様に、透明基板１０上にゲート電極１２ａ、ゲート配線取出し口１２ｂが形成された状態が示されている。
【００５１】
この状態から、ゲート絶縁膜１３と、第１のシリコン層であるα−Ｓｉ：Ｈ（ｉ）膜１４と、第２のシリコン層であるα−Ｓｉ：Ｈ（ｎ）膜１５と、をＣＶＤによって形成する。ここで、ゲート絶縁膜１３は、ＳｉＮｘ，ＳｉＯｘ等である。
【００５２】
また、第１のシリコン層であるα−Ｓｉ：Ｈ（ｉ）膜１４は、ｉ型シリコン層である。また、第２のシリコン層であるα−Ｓｉ：Ｈ（ｎ）膜１５は、ｎ型シリコン層である。
【００５３】
続けてさらに、ソース・ドレイン配線及び電極となるべきソース・ドレイン配線金属１６の薄膜を成膜する。この金属薄膜は、ゲート配線、すなわちゲート電極１２ａ、ゲート配線取出し口１２ｂで用いた金属が良好に用いられる。また、ソース・ドレイン配線金属１６は、キャップメタルを配線金属薄膜の上下に成膜した多層構造を利用して形成することも好ましい。さらに、図３（２）に示すように、レジスト１７を塗布する。
【００５４】
次に、ハーフトーン露光技術を応用して、レジストを感光させた後、現像・エッチング処理を行って、ソース・ドレイン配線及びソース電極・ドレイン部を形成する。同時に、シリコンアイランドも形成する。これらを形成する際に、レジストから露出しているゲート絶縁膜の厚みを第２のシリコン層であるα−Ｓｉ：Ｈ（ｎ）膜１５の厚みと同一か又は薄くなるようにエッチングを行っておく。この結果が、図３（３）に示されている。
【００５５】
なお、本実施の形態においては、シリコンは、薄膜トランジスタ部分だけでなく、他の部分にまで伸展しているので、これをアイランド（島状）と呼ぶのは、形状からは妥当ではないかもしれない。しかし、一般的な呼び方を踏襲した方が好ましいかと思われるので、本特許では、薄膜トランジスタ部分のシリコンを「シリコンアイランド」又は単に「アイランド」と呼ぶことがある。
【００５６】
図４には、図３の処理から引き続いて行われる処理の様子を示す断面模式図が示されている。図４（１）は、図３（３）と同様の図である。
【００５７】
この図４（１）の状態から、まず、レジストをプラズマなどで半分程度まで焼却する。この結果が図４（２）に示されている。
【００５８】
シリコンアイランド内のチャネル部を構成し、さらにソース電極１６ａ、ドレイン電極１６をエッチングして形成する。エッチング後の様子が図４（３）に示されている。
【００５９】
さらに、第２のシリコン層であるα−Ｓｉ：Ｈ（ｎ）膜１５もエッチングし、チャネルを形成する。このチャネルを形成すると同時にゲート配線と外部電極との接続部に当たるパッド部分もエッチングし、ゲート配線金属を露出させておく。この様子が図４（４）に示されている。また、この図４（４）の平面図が図５に示されている。
【００６０】
なお、このパッド部分は、パッド部、ゲート配線取出し口、ゲート電極取出し部、等と呼ぶ場合もある。
【００６１】
（ｃ）透明導電膜の形成
続いて、透明導電膜２０を全面に成膜し、ゲート電極の取出し口、ソース・ドレイン配線及び電極を被覆し、且つ画素電極となる透明電極２０ａを形成する。
【００６２】
図６には、透明導電膜の形成処理を行う際の透明基板１０及びその上の各層の断面を模式的に表現した断面模式図が示されている。
【００６３】
図６（１）には、図４（４）と同様の図であり、チャネルが形成されると共に、ソース電極１６ａ及びドレイン電極１６ｂが形成されている。この状態から透明導電膜２０を全面に成膜した様子が図６（２）に示されている。
【００６４】
この図６（２）の状態から、レジストを塗布し、所望のパターンとなるようにマスクを用いてレジストを露光させ、現像してエッチングを行った。この結果、所望の箇所にのみ透明導電膜を被覆させると共に、透明電極２０ａを形成した。この様子が図７に示されている。この図７は、同盟電極２０ａが形成された状態の断面模式図であるが、後述するように、別々の場所の断面図を便宜上１つの図にまとめたものである。
【００６５】
このようにして、ＴＦＴ基板を完成させることができる。この処理においては、上記（ａ）（ｂ）（ｃ）の各処理において１枚ずつマスクを使用し、合計３枚のマスクのみ用いている。そのため、より簡便な処理でＴＦＴ基板を製造することができる。
【００６６】
なお、本実施例で作成するＴＦＴ基板の様子を示す平面図が図８、図９に示されている。図８には、ＴＦＴ基板全体の様子を示す平面図が示されている。この図に示すように、基板上には、１画素を表す１ＵＮＩＴが縦横に整然と配列されている。ただし、図８においては、説明の都合上、代表的な画素を１個のみ示している。
【００６７】
図８で示した１画素の拡大平面図が図９に示されている。図９では、１画素分の平面図が示されている。この図に示す例では、ソース・ドレイン配線１６が横方向に走っている。また、ゲート線３０が縦方向に走っており、その端部には、ゲート配線取り出し口１２ｂが形成されている。なお、図９は、後述するように図７の平面図でもある。
【００６８】
なお、ソース・ドレイン配線１６の表面は、図７にも示すように、透明導電膜２０で覆われている。
【００６９】
また、図９は平面図ではあるが、識別を容易にするために、便宜上図７等の断面図と同様のハッチングを付している。また、図９のＡ−Ａ’線の断面図、及び同図のＢ−Ｂ’、Ｃ−Ｃ’の断面図が図７に示されている。
【００７０】
実施例１
以下、具体的な製造の内容を説明する。
【００７１】
（ａ）第１のマスクを用いた処理
まず、透光性のガラス基板１０上にＭｏ１２を高周波スパッタリング法を用いて膜厚３０００オングストローム堆積する。これを硝酸、酢酸、リン酸系水溶液をエッチング液として用いたホトエッチング法により所望の形状のゲート電極１２ａ及びゲート電極配線１２ｂとする。
【００７２】
このホトエッチングの際に、レジスト１４を用い、所定の第１のマスクを使用して露光、現像を行っている。
【００７３】
（ｂ）第２のマスクを用いた処理
次にグロー放電ＣＶＤ法により、窒化シリコン（ＳｉＮｘ）膜であるゲート絶縁膜１３を膜厚３０００オングストローム堆積する。放電ガスとしては、ＳｉＨ４−ＮＨ３−Ｎ２系ガスを用いた。
【００７４】
続いて、同じくグロー放電ＣＶＤ法によって、第一のシリコン層であるα−Ｓｉ：Ｈ（ｉ）膜１４を膜厚３５００オングストローム堆積する。この時、放電ガスとしては、ＳｉＨ４−Ｎ２系の混合ガスを用いた。
【００７５】
さらに続いて、同じくグロー放電ＣＶＤ法によって、第二のシリコン層α−Ｓｉ：Ｈ（ｎ）膜１５を膜厚３０００オングストロームで堆積する。このとき、放電ガスとしては、ＳｉＨ４−Ｈ２−ＰＨ３系の混合ガスを用いた。
【００７６】
次にこれらの上にＭｏ膜１６を膜厚０．３μｍ、スパッタリング法により堆積する。そして、レジスト１７をこの上に積層し、所定の第２のマスクを用いてハーフトーン露光し、現像を行った後、エッチングを行う。
【００７７】
このエッチングにおいては、まずシリコンアイランドとなる部分及びソース・ドレインとなる部分のエッチングを行う。また、この最上層のＭｏ膜１６は硝酸、酢酸、リン酸水溶液系エッチング液を用いて、所望のソース電極１６ａ及びドレイン電極１６ｂのパターンとなるように形成する。
【００７８】
さらにα−Ｓｉ：Ｈ膜をＣＦ４ガスを用いたドライエッチング及びヒドラジン（ＮＨ２ＮＨ２・Ｈ２Ｏ）水溶液を用いたウェットエッチングを併用してエッチングする。このエッチングによって、所望の形状にα−Ｓｉ：Ｈ（ｉ）膜１４をパターニングし、さらに、所望の形状にα−Ｓｉ：Ｈ（ｎ）膜１５もパターニングする。
【００７９】
さらに、ゲート絶縁膜１３を半分の厚み以下になるまでオーバーエッチングを行う。この時、第２のシリコン層（α−Ｓｉ：Ｈ（ｎ）膜１５）をエッチングする時間でゲート絶縁膜１３が完全に無くなると考えられる厚み以下にしておくことが重要である。
【００８０】
ゲート絶縁膜１３のスライスエッチングが終了した後、ハーフトーン露光されたレジスト１７を酸素プラズマ等によりスライスエッチングし、チャネル部分を露出させる。これによって別個の新しいマスクを用いる必要が無くなるのである。
【００８１】
すなわち、ハーフトーン露光によってレジスト１７のゲート領域部分を半分露光させてその部分のレジストの厚みを小さくしているのである。この結果、プラズマ等で薄い部分を焼却すればレジスト１７の形状を変化させることが出来るのである。この結果、新しいマスクが不要となったものである。
【００８２】
さらに、チャネル部となるべき露出したＭｏ膜１６を硝酸、酢酸、リン酸系水溶液をエッチング液としてエッチングした後、さらに、α−Ｓｉ：Ｈ（ｎ）膜１５をＣＦ４ガスを用いドライエッチングすることによってチャネルを形成する。チャネルの形成と同時に、ゲート配線取出し口１２ｂになるパッド部分のゲート絶縁膜１３もエッチングしゲート配線を露出させる。
【００８３】
（ｃ）第３のマスクを用いた処理
次に、透明導電膜を全面に堆積する。本実施例では、酸化インジウムと酸化亜鉛を主成分とする非晶質透明導電膜２０をスパッタリング法で堆積する。スパッタリングで用いるターゲットは、ＩｎとＺｎの原子比である［Ｉｎ／（Ｉｎ＋Ｚｎ）］を０．８３に調整したＩｎ２Ｏ３−ＺｎＯ焼結体である。この式中、Ｉｎは、インジウムの原子の数、Ｚｎは、亜鉛の原子の数、を表す。この焼結体ターゲットを、プレーナマグネトロン型のカソードに設置して用いた。また、放電ガスは純アルゴン又は１Ｖｏｌ％程度の微量の酸素ガスを混入させたアルゴンガスを用いた。このような方法で、透明電極膜２０を膜厚１０００オングストローム堆積した。この堆積したＩｎ２Ｏ３−ＺｎＯ膜はＸ線回折法で分析するとピークは観察されず非晶質であった。この非晶質透明導電膜２０を蓚酸３．４ｗｔ％の水溶液でホトエッチング法によりエッチングした。エッチングは、所望の画素電極、ソース・ドレイン金属配線を被覆するような形状になるように行った。また、このエッチングによってゲート配線取出し口１２ｂをパターンニングした。すなわち、非晶質透明導電膜２０を所定の形状にパターニングすることによって、ゲート配線取出し口１２ｂを形成したのである。
【００８４】
次に、遮光膜パターンを形成して、α―ＳｉＴＦＴ基板が完成する。この基板を用いてＴＦＴ−ＬＣＤ方式平面ディスプレイを製造した。その後、ビデオ信号を入力し、表示性能を確認したが表示性能は良好であった。
【００８５】
比較例１
上記実施例１の透明導電膜２０の形成工程において、その透明導電膜の材質をインジウム・スズ酸化物（ＩＴＯ）を用いて、同様の処理によってＴＦＴ基板を製造した。材質以外の処理・動作は同様である。このようにして製造したＴＦＴ基板を用いてＴＦＴ−ＬＣＤ方式平面ディスプレイを製造した。そのＴＦＴ−ＬＣＤ方式平面ディスプレイに、ビデオ信号を入力し表示性能を確認したが、電池反応による断線がひどく、信号入力できず表示性能は不良であった。
【００８６】
まとめ
以上述べたように、本実施の形態によれば、３枚のマスクのみを用いてＴＦＴ基板を製造することが可能となる。
【００８７】
さらに、本実施の形態で説明した方法によって製造したＴＦＴ基板には以下のような特徴がある。
【００８８】
・従来必要であった層間絶縁膜が不要である。その結果、透明電極２０ａ部分の光の透過率が向上した。
【００８９】
・ゲート絶縁膜１３がゲート電極１２ａ近傍にのみ設けられているので、透明電極２０ａ部分の光の透過率がより一層向上した。
【００９０】
このように、本実施の形態によれば、製造工程をより簡単にすることができるとともに、光の透過率がより向上したＴＦＴ基板を得ることが可能である。
【図面の簡単な説明】
【００９１】
【図１】本実施例によるＴＦＴ基板（薄膜トランジスタ基板）の製造工程を示す断面模式図であり、特にゲート配線の形成を示す図である。
【図２】図１（４）の平面図である。
【図３】本実施例によるＴＦＴ基板（薄膜トランジスタ基板）の製造工程を示す断面模式図であり、特にゲート絶縁膜等の形成を示す図である。
【図４】本実施例によるＴＦＴ基板（薄膜トランジスタ基板）の製造工程を示す断面模式図であり、特にゲート絶縁膜等の形成を示す図である。
【図５】図４（４）の平面図である。
【図６】本実施例によるＴＦＴ基板（薄膜トランジスタ基板）の製造工程を示す断面模式図であり、特に透明導電膜の形成を示す図である。
【図７】本実施例によるＴＦＴ基板（薄膜トランジスタ基板）の製造工程を示す断面模式図であり、特に透明導電膜の形成を示す図である。
【図８】本実施例で作成するＴＦＴ基板の様子を示す平面図である。
【図９】本実施例で作成するＴＦＴ基板の様子を示す平面図であり、図７の平面図である。
【図１０】マスクを５枚用いる従来の手法を説明するための断面模式図である。
【符号の説明】
【００９２】
１０  透明基板、ガラス基板
１２  金属薄膜
１２ａ  ゲート電極
１２ｂ  ゲート配線取出し口
１３  ゲート絶縁膜
１４  α−Ｓｉ：Ｈ（ｉ）膜
１５  α−Ｓｉ：Ｈ（ｎ）膜
１６  ソース・ドレイン配線、ソース・ドレイン配線金属、Ｍｏ膜
１６ａ  ソース電極
１６ｂ  ドレイン電極
１７  レジスト
２０  透明導電膜
２０ａ  透明電極
３０  ゲート線
１１７  レジスト
２１０  透明基板
２１２  ゲート電極
２１３  ゲート絶縁膜
２１４  α−Ｓｉ：Ｈ（ｉ）膜
２１５  チャネル保護層
２１６  α−Ｓｉ：Ｈ（ｎ）膜
２１７ａ  ソース電極
２１７ｂ  ドレイン電極
２１８  層間絶縁膜
２１８ａ  スルーホール
２１９  透明電極
【図１】
2007048786.tif 000003
【図２】
2007048786.tif 000004
【図３】
2007048786.tif 000005
【図４】
2007048786.tif 000006
【図５】
2007048786.tif 000007
【図６】
2007048786.tif 000008
【図７】
2007048786.tif 000009
【図８】
2007048786.tif 000010
【図９】
2007048786.tif 000011
【図１０】
2007048786.tif 000012