(57)【要約】【課題】配線の寄生インダクタンスによって発生する不要信号成分が低利得時に本信号出力に重畳して、出力レベルを最小レベルに絞れなくなることを改善し、安定動作を確保するとともに、簡易な構成で低利得時の可変範囲を広げる。【解決手段】第３および第６のトランジスタＱ３，Ｑ６のコレクタに抵抗器１１，１２を介して接続する電源配線と、第４および第５のトランジスタＱ４，Ｑ５のコレクタに接続する電源配線とを分離し、別々に電源給電端子を設ける。これにより、電源配線の寄生インダクタンスによってコレクタ電流に信号が重畳することなく、低利得時の出力信号レベルを下げることができ、結果、可変範囲を広げることができる。【選択図】図１
2007158994.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を差動増幅する第１の差動増幅回路と、前記第１の差動増幅回路の出力する差動出力信号の一方を差動増幅する第２の差動増幅回路と、前記第１の差動増幅回路の出力する差動出力信号の他方を差動増幅する第３の差動増幅回路とを具備し、
前記第１の差動増幅回路を構成する第１および第２のトランジスタの各々のベースを所定バイアス状態で前記入力信号が印加される第１および第２の入力端とし、前記第２の差動増幅回路を構成する第３および第４のトランジスタのエミッタを前記第１の差動増幅回路における第１のトランジスタのコレクタと接続し、前記第３の差動増幅回路を構成する第５および第６のトランジスタのエミッタを前記第１の差動増幅回路における第２のトランジスタのコレクタと接続するとともに、前記第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して第１の電源電圧を印加し、前記第４および第５のトランジスタのコレクタに第２の電源電圧を印加し、前記第３および第６のトランジスタのベースに抵抗器を介して前記入力信号に応じて変化する第１のバイアス電圧を印加し、前記第４および第５のトランジスタのベースに抵抗器を介して所定電圧の第２のバイアス電圧を印加してなる可変利得増幅器であって、
前記第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して前記第１の電源電圧を印加する第１の電源配線と、前記第４および第５のトランジスタのコレクタに前記第２の電源電圧を印加する第２の電源配線とを備え、前記第１および第２の電源配線を分離し、前記第１および第２の電源電圧を供給する端子を別々に設けたことを特徴とする可変利得増幅器。
【請求項２】
少なくともｎ本（ｎは整数）以上の前記第１の電源配線と、少なくともｎ本（ｎは整数）以上の前記第２の電源配線と、前記第１の電源配線と前記第２の電源配線のそれぞれに電源電圧を供給する端子を別々に設けたことを特徴とする請求項１記載の可変利得増幅器。
【請求項３】
前記第１の電源配線の配線幅が等しく、前記第２の電源配線の配線長が等しいことを特徴とする請求項２記載の可変利得増幅器。
【請求項４】
前記第１の電源配線の配線長が等しく、前記第２の電源配線の配線幅が等しいことを特徴とする請求項２記載の可変利得増幅器。
【請求項５】
前記第１の電源配線の配線幅および配線長が等しく、前記第２の電源配線の配線幅および配線長が等しいことを特徴とする請求項２記載の可変利得増幅器。
【請求項６】
前記第１および第２の電源配線の配線幅が３０μｍ以上１００μｍ以下で、配線長が５００μｍ以上１０００μｍ以下であることを特徴とする請求項３〜５のいずれか１項に記載の可変利得増幅器。
【請求項７】
入力信号を差動増幅する第１の差動増幅回路と、前記第１の差動増幅回路の出力する差動出力信号の一方を差動増幅する第２の差動増幅回路と、前記第１の差動増幅回路の出力する差動出力信号の他方を差動増幅する第３の差動増幅回路とを具備し、
前記第１の差動増幅回路を構成する第１および第２のトランジスタの各々のベースを所定バイアス状態で前記入力信号が印加される第１および第２の入力端とし、前記第２の差動増幅回路を構成する第３および第４のトランジスタのエミッタを前記第１の差動増幅回路における第１のトランジスタのコレクタと接続し、前記第３の差動増幅回路を構成する第５および第６のトランジスタのエミッタを前記第１の差動増幅回路における第２のトランジスタのコレクタと接続するとともに、前記第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して電源電圧を印加し、前記第４および第５のトランジスタのコレクタに前記電源電圧を印加し、前記第３および第６のトランジスタのベースに抵抗器を介して前記入力信号に応じて変化する第１のバイアス電圧を印加し、前記第４および第５のトランジスタのベースに抵抗器を介して所定電圧の第２のバイアス電圧を印加してなる可変利得増幅器であって、
前記第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して前記電源電圧を印加し、かつ前記第４および第５のトランジスタのコレクタに前記電源電圧を印加する電源配線を備え、前記第４および第５のトランジスタの各々のコレクタにそれぞれコンデンサを介して接地端と接続することを特徴とする可変利得増幅器。
【請求項８】
入力信号を差動増幅する第１の差動増幅回路と、前記第１の差動増幅回路の出力する差動出力信号の一方を差動増幅する第２の差動増幅回路と、前記第１の差動増幅回路の出力する差動出力信号の他方を差動増幅する第３の差動増幅回路とを具備し、
前記第１の差動増幅回路を構成する第１および第２のトランジスタの各々のベースを所定バイアス状態で前記入力信号が印加される第１および第２の入力端とし、前記第２の差動増幅回路を構成する第３および第４のトランジスタのエミッタを前記第１の差動増幅回路における第１のトランジスタのコレクタと接続し、前記第３の差動増幅回路を構成する第５および第６のトランジスタのエミッタを前記第１の差動増幅回路における第２のトランジスタのコレクタと接続するとともに、前記第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して電源電圧を印加し、前記第４および第５のトランジスタのコレクタに前記電源電圧を印加し、前記第３および第６のトランジスタのベースに抵抗器を介して前記入力信号に応じて変化する第１のバイアス電圧を印加し、前記第４および第５のトランジスタのベースに抵抗器を介して所定電圧の第２のバイアス電圧を印加してなる可変利得増幅器であって、
前記第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して前記電源電圧を印加し、かつ前記第４および第５のトランジスタのコレクタに前記電源電圧を印加する少なくともｎ本（ｎは整数）以上の電源配線を備え、前記電源配線の接続を共通にしたことを特徴とする可変利得増幅器。
【請求項９】
前記電源配線の配線幅が等しいことを特徴とする請求項８記載の可変利得増幅器。
【請求項１０】
前記電源配線の配線長が等しいことを特徴とする請求項８記載の可変利得増幅器。
【請求項１１】
前記電源配線の配線幅および配線長が等しいことを特徴とする請求項８記載の可変利得増幅器。
【請求項１２】
前記電源配線の配線幅が３０μｍ以上１００μｍ以下で、配線長が５００μｍ以上１０００μｍ以下であることを特徴とする請求項９〜１１のいずれか１項に記載の可変利得増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話等におけるＩＦ（Ｉntermediate Ｆrequency）周波数帯あるいはＲＦ（Ｒadio Ｆrequency）周波数帯の信号を、その入力レベルに応じた増幅度で増幅する可変利得増幅器に係り、特に低利得時における最小出力レベルを改善し、可変範囲の拡大を図る技術に関するものである。
【背景技術】
【０００２】
従来のこの種の可変利得増幅器として、特許文献１で提案されているものを図５に示し、図５を参照しながら説明する。図５に示すように従来の回路は、入力信号に対して差動増幅するように構成した第１の差動増幅回路１０１と、この第１の差動増幅回路１０１の出力する差動出力信号の一方に対して差動増幅するように構成した第２の差動増幅回路１０２と、同じく第１の差動増幅回路１０１の出力する差動出力信号の他方に対して差動増幅するように構成した第３の差動増幅回路１０３とを具備している。
【０００３】
第１の差動増幅回路１０１は、ｎｐｎ型の第１および第２のトランジスタＱ１，Ｑ２を主たる構成要素としてなり、第１のトランジスタＱ１のベースには第１の入力端子７が、第２のトランジスタＱ２のベースには第２の入力端子８が、それぞれ接続されており、それぞれのベースが入力端となっている。
【０００４】
また、第１のトランジスタＱ１のベースは第６の抵抗器１６を介して、第２のトランジスタＱ２のベースは第７の抵抗器１７を介して、共に第３のバイアス電源２７に接続されて、所定のバイアス電圧Ｖｃが印加されるようになっている。一方、第１のトランジスタＱ１のエミッタは第１の電流源２０を介して、第２のトランジスタＱ２のエミッタは第２の電流源２１を介して、それぞれＧＮＤ配線につながりＧＮＤ端子５０に接続されるとともに、双方のエミッタは、電流帰還抵抗器としての第５の抵抗器１５を介して相互に接続されている。
【０００５】
さらに、第１のトランジスタＱ１のコレクタは第２の差動増幅回路１０２を構成する第３および第４のトランジスタＱ３，Ｑ４のエミッタに、また第２のトランジスタＱ２のコレクタは第３の差動増幅回路１０３を構成する第５および第６のトランジスタＱ５，Ｑ６のエミッタに、それぞれ接続されている。
【０００６】
第２の差動増幅回路１０２は、ｎｐｎ型の第３および第４のトランジスタＱ３，Ｑ４を主たる構成要素としてなるもので、この第３および第４のトランジスタＱ３，Ｑ４のエミッタは、先に述べたように第１のトランジスタＱ１のコレクタに共通に接続される一方、第３のトランジスタＱ３のコレクタは、負荷抵抗器としての第１の抵抗器１１に接続されており、この第１の抵抗器１１を介して電源配線に接続され電源供給端子５１から所定の電源電圧ＶＣＣ１が印加されるようになっているとともに、第１の出力端子９に接続されて出力端となっている。一方、第４のトランジスタＱ４のコレクタは、電源配線に接続され電源供給端子５１につながり所定の電源電圧ＶＣＣ１が印加される。
【０００７】
また、第３のトランジスタＱ３のベースは第３の差動増幅回路１０３を構成する第６のトランジスタ６のベースと相互に接続されるとともに、第１のバイアス用抵抗素子としての第３の抵抗器１３を介して第１のバイアス電源２５に接続されて、第１のバイアス電圧Ｖａが印加される。一方、第４のトランジスタＱ４のベースは第３の差動増幅回路１０３を構成する第５のトランジスタ５Ｑのベースと相互に接続されるとともに、第２のバイアス用抵抗素子としての第４の抵抗器１４を介して第２のバイアス電源２６に接続されて、所定の第２のバイアス電圧Ｖｂが印加される。
【０００８】
第３の差動増幅回路１０３は、ｎｐｎ型の第５および第６のトランジスタＱ５，Ｑ６を主たる構成要素としてなるもので、それぞれのベース、エミッタの接続は、先に説明した通りである。そして、第６のトランジスタＱ６のコレクタは、負荷抵抗器としての第２の抵抗器１２に接続されており、この第２の抵抗器１２を介して電源配線につながり、電源供給端子５１に接続されるとともに、第２の出力端子１０に接続されており、出力端となっている。一方、第５のトランジスタＱ５のコレクタにおいても、電源配線に接続され電源供給端子５１から所定の電源電圧ＶＣＣ１が印加されるようになっている。
【０００９】
そして、第１のバイアス電圧Ｖａの変化により第１，第２の抵抗器１１，１２に流れる電流が制御され、結果として出力利得が変わり、合わせて出力レベルを可変することができる。
【特許文献１】特開平１１−３１７６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、このような構成の可変利得増幅器において、ＧＨｚ帯で使用することを想定した場合、電源配線および信号配線の寄生成分によりクロストークし、最小出力レベルに絞ることができなくなるという問題があった。
【００１１】
本発明は、前記従来技術の問題を解決することに指向するものであり、配線の寄生インダクタンスによって発生する不要信号成分が低利得時に本信号出力に重畳して、出力レベルを最小レベルに絞れなくなることを改善し、安定動作を確保するとともに、簡易な構成で低利得時の可変範囲を広げることができる可変利得増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前記の目的を達成するために、本発明に係る可変利得増幅器は、入力信号を差動増幅する第１の差動増幅回路と、第１の差動増幅回路の出力する差動出力信号の一方を差動増幅する第２の差動増幅回路と、第１の差動増幅回路の出力する差動出力信号の他方を差動増幅する第３の差動増幅回路とを具備し、第１の差動増幅回路を構成する第１および第２のトランジスタの各々のベースを所定バイアス状態で入力信号が印加される第１および第２の入力端とし、第２の差動増幅回路を構成する第３および第４のトランジスタのエミッタを第１の差動増幅回路における第１のトランジスタのコレクタと接続し、第３の差動増幅回路を構成する第５および第６のトランジスタのエミッタを第１の差動増幅回路における第２のトランジスタのコレクタと接続するとともに、第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して第１の電源電圧を印加し、第４および第５のトランジスタのコレクタに第２の電源電圧を印加し、第３および第６のトランジスタのベースに抵抗器を介して入力信号に応じて変化する第１のバイアス電圧を印加し、前記第４および第５のトランジスタのベースに抵抗器を介して所定電圧の第２のバイアス電圧を印加してなる可変利得増幅器であって、第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して第１の電源電圧を印加する第１の電源配線と、第４および第５のトランジスタのコレクタに第２の電源電圧を印加する第２の電源配線とを備え、第１および第２の電源配線を分離し、第１および第２の電源電圧を供給する端子を別々に設けたことを特徴とする。
【００１３】
また、少なくともｎ本（ｎは整数）以上の第１の電源配線と、少なくともｎ本（ｎは整数）以上の第２の電源配線と、第１の電源配線と第２の電源配線のそれぞれに電源電圧を供給する端子を別々に設けたこと、さらに、第１の電源配線の配線幅が等しく、第２の電源配線の配線長が等しいこと、または第１の電源配線の配線長が等しく、第２の電源配線の配線幅が等しいこと、または第１の電源配線の配線幅および配線長が等しく、第２の電源配線の配線幅および配線長が等しいこと、さらには、第１および第２の電源配線の配線幅が３０μｍ以上１００μｍ以下で、配線長が５００μｍ以上１０００μｍ以下であることを特徴とする。
【００１４】
また、可変利得増幅器は、入力信号を差動増幅する第１の差動増幅回路と、第１の差動増幅回路の出力する差動出力信号の一方を差動増幅する第２の差動増幅回路と、第１の差動増幅回路の出力する差動出力信号の他方を差動増幅する第３の差動増幅回路とを具備し、第１の差動増幅回路を構成する第１および第２のトランジスタの各々のベースを所定バイアス状態で入力信号が印加される第１および第２の入力端とし、第２の差動増幅回路を構成する第３および第４のトランジスタのエミッタを第１の差動増幅回路における第１のトランジスタのコレクタと接続し、第３の差動増幅回路を構成する第５および第６のトランジスタのエミッタを第１の差動増幅回路における第２のトランジスタのコレクタと接続するとともに、第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して電源電圧を印加し、第４および第５のトランジスタのコレクタに電源電圧を印加し、第３および第６のトランジスタのベースに抵抗器を介して入力信号に応じて変化する第１のバイアス電圧を印加し、第４および第５のトランジスタのベースに抵抗器を介して所定電圧の第２のバイアス電圧を印加してなる可変利得増幅器であって、第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して電源電圧を印加し、かつ第４および第５のトランジスタのコレクタに電源電圧を印加する電源配線を備え、第４および第５のトランジスタの各々のコレクタにそれぞれコンデンサを介して接地端と接続することを特徴とする。
【００１５】
また、可変利得増幅器は、入力信号を差動増幅する第１の差動増幅回路と、第１の差動増幅回路の出力する差動出力信号の一方を差動増幅する第２の差動増幅回路と、第１の差動増幅回路の出力する差動出力信号の他方を差動増幅する第３の差動増幅回路とを具備し、第１の差動増幅回路を構成する第１および第２のトランジスタの各々のベースを所定バイアス状態で入力信号が印加される第１および第２の入力端とし、第２の差動増幅回路を構成する第３および第４のトランジスタのエミッタを第１の差動増幅回路における第１のトランジスタのコレクタと接続し、第３の差動増幅回路を構成する第５および第６のトランジスタのエミッタを第１の差動増幅回路における第２のトランジスタのコレクタと接続するとともに、第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して電源電圧を印加し、第４および第５のトランジスタのコレクタに電源電圧を印加し、第３および第６のトランジスタのベースに抵抗器を介して入力信号に応じて変化する第１のバイアス電圧を印加し、第４および第５のトランジスタのベースに抵抗器を介して所定電圧の第２のバイアス電圧を印加してなる可変利得増幅器であって、第３および第６のトランジスタの各々のコレクタにそれぞれ抵抗器を介して電源電圧を印加し、かつ第４および第５のトランジスタのコレクタに電源電圧を印加する少なくともｎ本（ｎは整数）以上の電源配線を備え、電源配線の接続を共通にしたことを特徴とする。
【００１６】
さらに、電源配線の配線幅が等しいこと、または電源配線の配線長が等しいこと、または電源配線の配線幅および配線長が等しいこと、さらには、電源配線の配線幅が３０μｍ以上１００μｍ以下で、配線長が５００μｍ以上１０００μｍ以下であることを特徴とする。
【００１７】
前記構成によれば、第３および第６のトランジスタの各々のコレクタに抵抗器を介して電源電圧を印加する第１の電源配線と、第４および第５のトランジスタのコレクタに直接電源電圧を印加する第２の電源配線と、第１および第２の電源配線を分離し、電源供給端子をそれぞれ別に分け電源配線の寄生インダクタンスにより発生の不要信号成分の干渉，回り込みを抑え、低利得時の出力レベルを最小にすることができ、また、直接電源配線に接続する第４および第５のトランジスタのコレクタと回路の接地端との間にコンデンサをつなぎ寄生インダクタンスと並列共振させ使用周波数帯域でインピーダンスを下げることができ、低利得時に出力レベルを最小にして安定な動作が確保でき、また、電源電圧を給電する電源配線のインピーダンスを下げるために電源配線のｎ本を並列に配置し接続することにより同様に安定な動作が確保できる。
【発明の効果】
【００１８】
本発明によれば、電源配線の寄生インダクタンスにより発生の不要信号成分の干渉，回り込みを抑え、低利得時の出力レベルを最小にして、安定な動作を確保することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００２０】
図１は本発明の実施の形態１における可変利得増幅器の概略構成を示す回路図である。ここで、前記従来例を示す図５において説明した構成部材に対応し同等の機能を有するものには同一の符号を付して示し、以下の各図においても同様とする。
【００２１】
図１に示すように本実施の形態１の可変利得増幅器は、入力信号に対して差動増幅するように構成した第１の差動増幅回路１０１と、第１の差動増幅回路１０１の出力する差動出力信号の一方に対して差動増幅するように構成した第２の差動増幅回路１０２と、同じく第１の差動増幅回路１０１の出力する差動出力信号の他方に対して差動増幅するように構成した第３の差動増幅回路１０３とを具備するものである。
【００２２】
可変利得増幅器において、第１の差動増幅回路１０１を構成する第１および第２のトランジスタＱ１，Ｑ２の各々のベースを所定バイアス状態で入力信号が印加される第１および第２の入力端７，８とし、第２の差動増幅回路１０２を構成する第３および第４のトランジスタＱ３，Ｑ４のエミッタを第１の差動増幅回路１０１の第１のトランジスタＱ１のコレクタと接続し、第３の差動増幅回路１０３を構成する第５および第６のトランジスタＱ５，Ｑ６のエミッタを第１の差動増幅回路１０１の第２のトランジスタＱ２のコレクタと接続する。
【００２３】
また、第３および第６のトランジスタＱ３，Ｑ６の各々のコレクタにそれぞれ抵抗器１１，１２を介して第１の電源電圧ＶＣＣ１を印加し、第４および第５のトランジスタＱ４，Ｑ５のコレクタに第２の電源電圧ＶＣＣ２を印加し、第３および第６のトランジスタＱ３，Ｑ６のベースに第１のバイアス用抵抗素子の抵抗器１３を介して入力信号に応じ変化する第１のバイアス電源２５のバイアス電圧Ｖａを印加し、第４および第５のトランジスタＱ４，Ｑ５のベースに第２のバイアス用抵抗素子の抵抗器１４を介して所定電圧の第２のバイアス電源２６のバイアス電圧Ｖｂを印加する。
【００２４】
さらに、第３および第６のトランジスタＱ３，Ｑ６の各々のコレクタにそれぞれ抵抗器１１，１２を介して第１の電源電圧ＶＣＣ１を印加する電源配線と、第４および第５のトランジスタＱ４，Ｑ５のコレクタに第２の電源電圧ＶＣＣ２を印加する電源配線とを分離し、電源供給端子を別々に設ける。これにより、電源配線の寄生インダクタンスによって発生する不要信号成分の干渉，回り込みを抑え、低利得時の出力レベルを最小にすることができる。
【００２５】
以下に、本実施の形態１について、図を参照しながら説明する。なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内において種々改変することが可能である。
【００２６】
まず、図１に示した回路構成において、可変利得増幅器は、入力段を構成する第１の差動増幅回路１０１と、次段を構成する第２および第３の差動増幅回路１０２，１０３とに大別されて構成されたものとなっている。第１の差動増幅回路１０１は、ｎｐｎ型の第１および第２のトランジスタＱ１，Ｑ２を主たる構成要素としてなるもので、第１のトランジスタＱ１のベースには第１の入力端子７が、第２のトランジスタＱ２のベースには第２の入力端子８が、それぞれ接続されており、それぞれのベースが入力端となっている。
【００２７】
また、第１のトランジスタＱ１のベースは第６の抵抗器１６を介して、第２のトランジスタＱ２のベースは第７の抵抗器１７を介して、共に第３のバイアス電源２７に接続されて、所定のバイアス電圧Ｖｃが印加されるようになっている。一方、第１のトランジスタＱ１のエミッタは第１の電流源２０を介して、第２のトランジスタＱ２のエミッタは第２の電流源２１を介して、それぞれＧＮＤ配線につながりＧＮＤ端子５０に接続されるとともに、双方のエミッタは、電流帰還抵抗器としての第５の抵抗器１５を介して相互に接続されている。
【００２８】
さらに、第１のトランジスタＱ１のコレクタは第２の差動増幅回路１０２を構成する第３および第４のトランジスタＱ３，Ｑ４のエミッタに、第２のトランジスタＱ２のコレクタは第３の差動増幅回路１０３を構成する第５および第６のトランジスタＱ５，Ｑ６のエミッタに、それぞれ接続されている。
【００２９】
第２の差動増幅回路１０２は、ｎｐｎ型の第３および第４のトランジスタＱ３，Ｑ４を主たる構成要素としてなるもので、この第３および第４のトランジスタＱ３，Ｑ４のエミッタは、先に述べたように第１のトランジスタＱ１のコレクタに共通に接続される一方、第３のトランジスタＱ３のコレクタは、負荷抵抗器としての第１の抵抗器１１に接続されており、この第１の抵抗器１１を介して電源配線に接続され電源供給端子５１から所定の電源電圧ＶＣＣ１が印加されるとともに、第１の出力端子９に接続されており、出力端となっている。一方、第４のトランジスタＱ４のコレクタは、電源配線に接続され第２の電源供給端子５２から所定の電源電圧ＶＣＣ２が印加される。
【００３０】
また、第３のトランジスタＱ３のベースは、第３の差動増幅回路１０３を構成する第６のトランジスタＱ６のベースと相互に接続されるとともに、第１のバイアス用抵抗素子としての第３の抵抗器１３を介して第１のバイアス電源２５に接続されて、バイアス電圧Ｖａが印加される。一方、第４のトランジスタＱ４のベースは、第３の差動増幅回路１０３を構成する第５のトランジスタＱ５のベースと相互に接続されるとともに、第２のバイアス用抵抗素子としての第４の抵抗器１４を介して第２のバイアス電源２６に接続されて、所定のバイアス電圧Ｖｂが印加される。
【００３１】
ここで、第１のバイアス電源２５は、入力信号の強弱によって、いわゆるＡＧＣ（Ａutomatic Ｇain Ｃontrol）信号を発生するよう構成されたＡＧＣ回路で実現されるもので、このようなＡＧＣ信号を発生する回路としては、例えば、平均値ＡＧＣ回路、尖頭値ＡＧＣ回路、キードＡＧＣ回路等の公知，周知の回路でよく、いずれか特定のものに限定される必要はないので、ここでの詳細な説明は省略することとする。
【００３２】
なお、この回路構成において、第１のバイアス電圧Ｖａは、第１および第２の入力端子７，８に外部の回路から印加される入力信号が大きくなるに伴い、逆に小さくなるように設定されたものとなっている。すなわち、ネガティブフィードバック制御が係る構成である。
【００３３】
また、第３の差動増幅回路１０３は、ｎｐｎ型の第５および第６のトランジスタＱ５，Ｑ６を主たる構成要素としてなるもので、それぞれのベース、エミッタの接続は、先に説明した通りである。そして、第６のトランジスタＱ６のコレクタは、負荷抵抗器としての第２の抵抗器１２に接続されており、この第２の抵抗器１２を介して電源配線につながり、電源供給端子５１に接続されるとともに、第２の出力端子１０に接続されており、出力端となっている。一方、第５のトランジスタＱ５のコレクタにおいても、電源配線に接続され第２の電源供給端子５２から所定の電源電圧ＶＣＣ２が印加されるようになっている。
【００３４】
本実施の形態１の構成における動作について説明する。前提として、第１のバイアス電源２５のバイアス電圧Ｖａは、第１および第２の入力端子７，８に印加される入力信号に応じて変わるものであり、入力信号が小さい場合にはバイアス電圧Ｖａは大きく、入力信号が大きい場合にはバイアス電圧Ｖａは小さくなるものとする。また、第１のバイアス電圧Ｖａが小さい場合に、その大きさは、第２のバイアス電源２６のバイアス電圧Ｖｂ以下となるように相互の関係が予め設定されているものとする。
【００３５】
以上の前提のもと、第１および第２の入力端子７，８に入力信号が印加されると、その入力信号は、第１の差動増幅回路１０１により増幅され、その増幅出力は、次段の第２および第３の差動増幅回路１０２，１０３に入力される。例えば、第１および第２の入力端子７，８に印加された入力信号が小さくなると、それに伴い第１のバイアス電圧Ｖａは大きくなり、所定電圧の第２のバイアス電圧Ｖｂを越えると、第３および第６のトランジスタＱ３，Ｑ６のエミッタ電流は増加し始める一方、第４および第５のトランジスタＱ４，Ｑ５のエミッタ電流は減少する。入力信号がさらに小さくなり、第１のバイアス電圧Ｖａが所定電圧の第２のバイアス電圧Ｖｂに比べて十分大きくなると、第４および第５のトランジスタＱ４，Ｑ５のエミッタ電流は流れなくなる。
【００３６】
一方、第３および第６のトランジスタＱ３，Ｑ６のエミッタ電流は最大となり、それぞれ入力段の第１および第２のトランジスタＱ１，Ｑ２のコレクタ電流と等しくなる。したがって、第１および第２の入力端子７，８に印加され、第１の差動増幅回路１０１を介して、第２および第３の差動増幅回路１０２，１０３へ入力された入力信号に対する第４および第５のトランジスタＱ４，Ｑ５による減衰量は最小となる。また、この場合、第３および第６のトランジスタＱ３，Ｑ６による最大の増幅を受け、第１および第２の出力端子９，１０には最大出力が得られることとなる。
【００３７】
次に、入力信号が大きくなった場合の動作について説明する。この場合は、入力信号の増大とともに、第１のバイアス電圧Ｖａは、減少していくこととなる。そして、この第１のバイアス電圧Ｖａが、第２のバイアス電圧Ｖｂ以下となると、第３，６のトランジスタＱ３，Ｑ６のそれぞれのエミッタ電流が減少する。一方第４および第５のトランジスタＱ４，Ｑ５のエミッタ電流は共に増加することとなる。
【００３８】
入力信号がさらに大きくなった場合は、それに伴い第１のバイアス電圧Ｖａが第２のバイアス電圧Ｖｂに比べて十分小さくなると、第３および第６のトランジスタＱ３，Ｑ６のエミッタ電流は流れなくなる。一方、第４および第５のトランジスタＱ４，Ｑ５のエミッタ電流は最大となり、それぞれ入力段の第１および第２のトランジスタＱ１，Ｑ２のコレクタ電流と等しくなる。したがって、第１および第２の入力端子７，８に印加され、第１の差動増幅回路１０１を介して、第２および第３の差動増幅回路１０２，１０３へ入力された入力信号に対する第３および第６のトランジスタＱ３，Ｑ６による減衰量は最大となり、第１および第２の出力端子９，１０には最小出力が得られることとなる。
【００３９】
この可変利得増幅器は、第１のバイアス電圧Ｖａおよび第２のバイアス電圧Ｖｂの差電圧により第３および第６のトランジスタＱ３，Ｑ６のコレクタ電流を制御し、入力信号を増幅したり減衰させたりするものである。また、第３および第６のトランジスタＱ３，Ｑ６のコレクタにつながる抵抗器１１，１２を介して電源配線に接続し所定の電源電圧ＶＣＣ１を供給する電源供給端子５１まで配線し、また一方、第４および第５のトランジスタＱ４，Ｑ５のコレクタを直接電源配線に接続し電源供給端子５１とは、別の第２の電源供給端子５２まで配線したものである。
【００４０】
すなわち、第３および第６のトランジスタＱ３，Ｑ６のコレクタ電流を供給する電源供給端子５１および電源配線と、第４および第５のトランジスタＱ４，Ｑ５のコレクタ電流を供給する第２の電源供給端子５２および電源配線を別々に設けることで、低利得時に出力レベルを最小限まで絞りきることができ、可変範囲（ダイナミックレンジ）の改善がなされるものである。
【００４１】
ここで、可変範囲の改善について、詳細に説明する。この可変利得増幅器をＷＣＤＭＡ（Ｗideband Ｃode Ｄivision Ｍultiple Ａccess）方式の携帯電話システムの送受信回路に使用した場合、入力周波数は１９００〜２２００［ＭＨｚ］となり高周波信号を扱うこととなる。この際、電源配線は寄生インダクタンスとして振舞うこととなり低インピーダンス配線ではなくなる。
【００４２】
したがって、図５に示す従来のような回路構成の場合、第４，第５のトランジスタＱ４，Ｑ５および第３，第６のトランジスタＱ３，Ｑ６の電源電圧の給電配線が共通につながっているため配線の寄生インダクタンスが共通負荷になり、第３および第６のトランジスタＱ３，Ｑ６においてコレクタ電流を絞って最小出力レベルに絞っても、第４および第５のトランジスタＱ４，Ｑ５のコレクタ電流と電源配線の寄生インダクタンスにより信号が発生し、第１，第２の抵抗器１１，１２を介して第１，２の出力端子９，１０から出力されるため、最小出力レベルが十分絞りきれなくなる。
【００４３】
図６に従来の回路構成によるバイアス電圧Ｖａに対する出力レベルの変化をプロットした実験の測定結果例を示す。以下、図６を参照しながら詳細に説明する。この実験は、電源電圧に２．８５［Ｖ］を印加し、第１および第２の入力端子７，８に周波数２０１５［ＭＨｚ］、入力レベル−１０［ｄＢｍ］を入力し、バイアス電圧Ｖａを変化させた時のものである。この測定結果から分るようにバイアス電圧Ｖａが１．０［Ｖ］以下になると（この結果では、Ｖａ＝０．７［Ｖ］）跳ね返りが起こり以下−６０［ｄＢｍ］で収束してしまう。このバイアス電圧Ｖａの変化に対する跳ね返りは、前記で詳述したように電源配線の寄生インダクタンスと第４および第５のトランジスタＱ４，Ｑ５側の捨て電流により信号成分が発生し、抵抗器１１，１２で生成する信号に重畳したためである。
【００４４】
そして、図２は本実施の形態１の構成としたことによる効果を示す測定結果である。印加電源電圧、入力周波数、入力レベル等測定条件は前記従来構成例の測定条件と同一である。図６で起こっていたようなバイアス電圧に対する出力レベルの跳ね返り特性が改善されていることが分る。従来の構成例においてはバイアス電圧Ｖａが０．７［Ｖ］以下で−６０［ｄＢｍ］で律則していたが、本実施の形態１の構成では０．７［Ｖ］以下も減衰特性が得られ、−８５［ｄＢｍ］まで下がりきっていることが分る。
【００４５】
本実施の形態１のような可変利得増幅器を高周波増幅回路として使用する場合、低利特時に流れるトランジスタのコレクタ配線と負荷側に給電する電源配線とを別々に分離することにより最小出力レベルを２５［ｄＢｍ］改善していることが確認できる。すなわち、利得可変範囲が２５［ｄＢｍ］広がっている。
【００４６】
図３は本発明の実施の形態２における可変利得増幅器の概略構成を示す回路図である。なお、図１の構成例と同じ構成要素については、その説明を省略して相違点を中心に説明する。図３に示すように本実施の形態２は、従来構成例と同様に第４および第５のトランジスタＱ４，Ｑ５および抵抗器１１，１２に電源電圧を給電する電源配線が共通に接続されているが、さらに第４および第５のトランジスタＱ４，Ｑ５の各々のコレクタに第１および第２のコンデンサＣ１，Ｃ２をそれぞれ接続し、第１，第２のコンデンサＣ１，Ｃ２の他端をＧＮＤ端子につないだものである。これにより、電源配線による寄生インダクタンスと第１，第２のコンデンサＣ１，Ｃ２によって並列共振し、周波数＝１／２π√（ＬＣ）においてインピーダンスが無限小となり抵抗器１１，１２に信号が回り込んでくることを阻止することができる。前述した実施の形態１の構成回路と同一の効果が得られる。なお、回路全体の増幅動作は図１に示された回路構成と基本的に同様であるので、ここでの詳細な説明は省略することとする。
【００４７】
図４は本発明の実施の形態３における可変利得増幅器の概略構成を示す回路図である。また、図１の構成例と同じ構成要素については、その説明を省略して相違点を中心に説明する。図４に示すように本実施の形態３は、従来構成例と同様に第４および第５のトランジスタＱ４，Ｑ５および抵抗器１１，１２に電源電圧を給電する電源配線は共通につながっているが、電源供給端子５１までの電源配線をｎ本並列に配線して電源配線の寄生インダクタンスを下げることにより、第４および第５のトランジスタＱ４，Ｑ５のコレクタ電流と電源配線の寄生インダクタンスにより発生する信号レベルを下げることができる。これにより、前述した実施の形態１の構成回路とほぼ同一の効果が得られる。なお、回路全体の増幅動作は図１に示された回路構成と基本的に同様であるので、ここでの詳細な説明は省略することとする。
【００４８】
また、前述した実施の形態１において、本実施の形態３のように、別々に設けた第３および第６のトランジスタＱ３，Ｑ６のコレクタに接続した電源配線と、第４および第５のトランジスタＱ４，Ｑ５のコレクタに接続した電源配線のそれぞれをｎ本並列に配線することによって、電源配線の寄生インダクタンスにより発生する信号レベルをさらに下げることができる。
【００４９】
さらに、ｎ本設けた電源配線の配線長や配線幅のいずれか一方、あるいは両方を等しくして、さらに、電源配線の配線幅を３０μｍ以上１００μｍ以下、配線長を５００μｍ以上１０００μｍ以下とすることで、電源配線の寄生インダクタンスにより発生する信号レベルをさらに下げることができる。
【００５０】
また、前述した各実施の形態においては、いずれの回路構成例も、ｎｐｎ型トランジスタを例に用いたが、勿論これに限定されるものではなく、さらに、バイポーラトランジスタに代えて電界効果トランジスタ等の他の形態のトランジスタを用いて構成してもよいことはいうまでもない。
【産業上の利用可能性】
【００５１】
本発明に係る可変利得増幅器は、電源配線の寄生インダクタンスにより発生の不要信号成分の干渉，回り込みを抑え、低利得時の出力レベルを最小にして、安定な動作を確保することができ、入力レベルに応じた増幅度で増幅する可変利得増幅器の低利得時における最小出力レベルを改善し、可変範囲の拡大を図る技術として有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１における可変利得増幅器の概略構成を示す回路図
【図２】本実施の形態１のバイアス電圧に対する出力レベルの測定結果を示す図
【図３】本発明の実施の形態２における可変利得増幅器の概略構成を示す回路図
【図４】本発明の実施の形態３における可変利得増幅器の概略構成を示す回路図
【図５】従来の可変利得増幅器の概略構成を示す回路図
【図６】従来のバイアス電圧に対する出力レベルの測定結果を示す図
【符号の説明】
【００５３】
７，８  入力端子
９，１０  出力端子
１１，１２，１３，１４，１５，１６，１７  抵抗器
２０，２１  電流源
５０  ＧＮＤ端子
５１，５２  電源供給端子
１０１  第１の差動増幅回路
１０２  第２の差動増幅回路
１０３  第３の差動増幅回路
【図１】
2007158994.tif 000003
【図２】
2007158994.tif 000004
【図３】
2007158994.tif 000005
【図４】
2007158994.tif 000006
【図５】
2007158994.tif 000007
【図６】
2007158994.tif 000008