(57)【要約】      （修正有）【課題】フォトダイオードとシリコン基板の表面との間の隔離のために導入されるＰ型不純物領域の深さを浅くしてブルー系の光の光効率を改善し、イオン注入時に生じる決定欠陥を抑制し、高濃度のＰ型不純物領域を形成することにより光特性を改善させるＣＭＯＳイメージセンサの製造方法を提供すること。【解決手段】第１導電型の半導体層のフォトダイオードが形成される領域にイオン注入を行い、第２導電型の第１の不純物領域２７を形成するステップ及び第１導電型の不純物原子が含有されたガス雰囲気（Ｂ２Ｈ６）でアニーリングを行い、前記第１の不純物領域内の前記半導体層の表面に、前記第１導電型の不純物原子（ボロン）を拡散してドーピングされた第１導電型の第２の不純物領域３０を形成するステップとを含む。【選択図】図２Ｄ
2007013178.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体層のフォトダイオードが形成される領域にイオン注入を行い、第２導電型の第１の不純物領域を形成するステップと、
第１導電型の不純物原子が含有されたガス雰囲気でアニーリングを行い、前記第１の不純物領域内の前記半導体層の表面に、前記第１導電型の不純物原子が拡散してドーピングされた第１導電型の第２の不純物領域を形成するステップと
を含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
【請求項２】
前記第２の不純物領域を形成するステップが、
前記半導体層の上部にバリア層を形成するステップと、
該バリア層を選択的にエッチングして、前記第１の不純物領域の前記半導体層の表面を開放させるステップと、
前記バリア層により開放された前記第１の不純物領域の前記半導体層の表面に対して、前記第１導電型の不純物原子が含有されたガス雰囲気でアニーリングを行い、前記第２の不純物領域を形成するステップと、
前記バリア層を除去するステップと
を含むことを特徴とする請求項１に記載のＣＭＯＳイメージセンサの製造方法。
【請求項３】
前記第１導電型の不純物原子が含有されたガス雰囲気でアニーリングが、
電気炉工程を利用することを特徴とする請求項１又は２に記載のＣＭＯＳイメージセンサの製造方法。
【請求項４】
前記第１導電型の不純物原子が含有されたガス雰囲気でアニーリングが、
急速熱処理工程を利用することを特徴とする請求項１又は２に記載のＣＭＯＳイメージセンサの製造方法。
【請求項５】
前記第１導電型の不純物原子が含有されたガス雰囲気でアニーリングが、
５００℃〜１０００℃の範囲の温度で行うことを特徴とする請求項１又は２に記載のＣＭＯＳイメージセンサの製造方法。
【請求項６】
前記第１導電型の不純物原子が含有されたガス雰囲気でアニーリングが、
ボロン原子が含まれたガス雰囲気で行うことを特徴とする請求項１又は２に記載のＣＭＯＳイメージセンサの製造方法。
【請求項７】
前記ボロン原子が含有されたガス雰囲気が、Ｂ２Ｈ６ガスを使用することを特徴とする請求項６に記載のＣＭＯＳイメージセンサの製造方法。
【請求項８】
前記Ｂ２Ｈ６ガスを希釈させるために、Ｈ２又はＮ２ガスを添加することを特徴とする請求項７に記載のＣＭＯＳイメージセンサの製造方法。
【請求項９】
前記バリア層が、酸化膜で形成することを特徴とする請求項２に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１０】
前記酸化膜が、低圧電気炉化学気相蒸着法で蒸着することを特徴とする請求項９に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１１】
前記酸化膜が、枚葉式化学気相蒸着法で蒸着することを特徴とする請求項９に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１２】
前記酸化膜が、ＴＥＯＳで形成することを特徴とする請求項９に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１３】
前記バリア層を除去するステップが、
ウェットエッチングで行うことを特徴とする請求項２に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１４】
前記バリア層を除去するステップが、
フッ酸水溶液を用いることを特徴とする請求項１３に記載のＣＭＯＳイメージセンサの製造方法。
【請求項１５】
前記第１導電型がＰ型で、第２導電型がＮ型であることを特徴とする請求項１又は２に記載のＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサに関し、特に、ＣＭＯＳイメージセンサの製造方法に関する。
【背景技術】
【０００２】
一般に、イメージセンサとは、半導体物質が光に反応する性質を利用して映像情報をキャプチャーする装置であって、光の明るさ及び波長などが他の被写体を感知する各画素で異なるように現れる電気的な値を、信号処理が可能なレベルに作る装置を称する。
【０００３】
このようなイメージセンサには、ＣＣＤ（Charged Coupled Device）イメージセンサとＣＭＯＳイメージセンサとがあり、外部の被写体映像を撮像した光を吸収して光電荷を集め、蓄積する受光素子としてフォトダイオードを利用する。
【０００４】
通常のＣＭＯＳイメージセンサの単位画素は、１つのフォトダイオードと４つのＮＭＯＳとからなり、４つのＮＭＯＳは、フォトダイオードによって集束された光電荷（Photo-generated charge）をフローティングディヒュージョン領域（Floating Diffusion）に運送するためのトランスファートランジスタ（Transfer transistor）、所望の値にノードの電位をセッティングし、電荷Ｃｐｄを排出して、フローティングディヒュージョン領域をリセットするためのリセットトランジスタ（Reset transistor）、ソースフォロワー−バッファ増幅器（Source Follower Buffer Amplifier）の役割を果たすドライブトランジスタ（Drive transistor）、スイッチングによってアドレッシングできるようにするセレクトトランジスタ（Select transistor）からなる。ここで、トランスファートランジスタ及びリセットトランジスタは、ネイティブトランジスタ（Native NMOS）を用い、ドライブトランジスタ及びセレクトトランジスタは、一般なトランジスタ（Normal NMOS）を用い、リセットトランジスタは、ＣＤＳ（Correlated Double Sampling）のためのトランジスタである。
【０００５】
前記のようなＣＭＯＳイメージセンサの単位画素は、ネイティブトランジスタ（Ｎative Transistor）を使用して、フォトダイオードにおいて可視光線波長帯域の光を感知した後、感知された光電荷（Photo-generated charge）をフローティングディヒュージョン領域に、すなわち、ドライブトランジスタのゲートに伝達された量を出力端Ｖｏｕｔから電気的信号として出力する。
【０００６】
図１は、従来の技術に係るＣＭＯＳイメージセンサの構造を示した図であり、フォトダイオードとトランスファートランジスタのみを図示している。
【０００７】
同図に示すように、Ｐ型不純物が高濃度でドーピングされたＰ＋＋基板１１に、Ｐ型不純物がインシチューでドーピングされてエピタキシャル成長したＰ型エピタキシャル層１２が形成され、Ｐ型エピタキシャル層１２の一部に素子間の隔離のためのフィールド酸化膜１３が形成される。
【０００８】
そして、Ｐ型エピタキシャル層１２の一側面上にゲート酸化膜１４が形成され、ゲート酸化膜１４上にトランスファートランジスタのゲート電極１５が形成され、ゲート酸化膜１４及びゲート電極１５の壁の両側にスペーサ１６が形成されている。
【０００９】
そして、ゲート電極１５の一側のスペーサ１６エッジに整列され、かつ、Ｐ型エピタキシャル層１２の内部に所定の深さを有するＮ型不純物領域１７が形成され、Ｎ型不純物領域１７の上部とＰ型エピタキシャル層１２の表面下部にスペーサ１６に整列されるＰ型不純物領域１８が形成される。ここで、Ｎ型不純物領域１７は、深いＮ−領域と称し、Ｐ型不純物領域１８は、Ｐ０領域と称する。
【００１０】
図１の従来の技術は、Ｎ型不純物領域１７及びＰ型エピタキシャル層１２からなるＰＮ接合付近において、光による電子−ホールペア（Electron-Hole Pair;ＥＨＰ）キャリアが生じ、このキャリアが印加されたバイアスによりトランスファートランジスタに移動して電流を生じることにより、光エネルギーを電流に切り換える。
【００１１】
つまり、Ｎ型不純物領域１７及びＰ型エピタキシャル層１２からなるＰＮ接合がフォトダイオードとなる。
【００１２】
そして、Ｎ型不純物領域１７上に位置する、すなわち、フォトダイオードの最上部に位置するＰ型不純物領域１８は、フォトダイオードとシリコン基板（Ｐ型エピタキシャル層）の表面を隔離させ、シリコン基板の表面のシリコンダングリングボンド（Silicon dangling bond）による暗電流（Dark current）の流入を抑制させる。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来の技術は、Ｐ型不純物領域１８を形成する時、次のような問題点を有する。
【００１４】
第１に、Ｐ型不純物領域１８をイオン注入によって形成することから、イオン注入による決定欠陥が生じる。イオン注入の特性（イオン衝突）に起因した決定欠陥の発生は避けられず、このような決定欠陥は暗電流の原因となる。
【００１５】
第２に、イオン注入の特性上、ボロンが注入される深さを浅く制限することが困難である。したがって、イオン注入後、電気的に活性化させる熱処理の過程を経ると、表面で１０００Åまで拡散するようになるが、このため、表面の１０００Åがフォトダイオードから除外される。４００ｎｍ帯域の波長を有するブルー系の光は、シリコンでの浸透の深さは４００Å程度しかならない。したがって、Ｐ型不純物領域１８の深さが１０００Åまで深まると、４００ｎｍ〜５００ｎｍ波長帯域の光に対する光効率は相当劣化するのである。すなわち、波長が４００ｎｍ帯域のブルー系の光は、シリコン層を４００Å以上透過できないという特性を有するが、前記Ｐ型不純物領域１８の深さが深くなると、ブルー系の光は、キャリア生成効率（Carrier generation efficiencyｎcy）が相当低下することになる。
【００１６】
第３に、上記において発生する問題を解決するためには、Ｐ型不純物領域１８の深さを下げなければならないため、Ｐ型不純物領域１８のドーピングを十分に行われず、Ｐ型不純物領域１８の役割を十分に果たすことができないため、光特性が制約を受けるようになる。
【００１７】
前記のようなイオン注入法によるＰ型不純物領域１８を形成するときに生じる決定欠陥を防止するために、ＢＳＧ（Boron Silicate Glass）蒸着を介し、ＢＳＧにドーピングされているボロンを拡散させてＰ型不純物領域１８を形成する方法が提案された。
【００１８】
しかし、ＢＳＧ蒸着による方法では、高濃度でドーピングされたＰ型不純物領域１８を形成させることが難しく、その深さも同様に浅く形成されることが困難である。
【００１９】
本発明は、上記した従来の技術の問題を解決するために提案されたものであって、その目的は、フォトダイオードとシリコン基板の表面との間の隔離のために導入されるＰ型不純物領域の深さを浅くしてブルー系の光の光効率を改善し、イオン注入時に生じる決定欠陥を抑制、高濃度のＰ型不純物領域を形成することにより光特性を改善させるＣＭＯＳイメージセンサの製造方法を提供することにある。
【課題を解決するための手段】
【００２０】
そこで、上記の目的を達成するためのＣＭＯＳイメージセンサの製造方法は、第１導電型の半導体層のフォトダイオードが形成される領域にイオン注入を行い、第２導電型の第１の不純物領域を形成するステップと、前記第１導電型の不純物原子が含有されたガス雰囲気においてアニーリングを行い、前記第１の不純物領域内の前記半導体層の表面に、前記第１導電型の不純物原子が拡散してドーピングされた第１導電型の第２の不純物領域を形成するステップとを含むことを特徴とし、前記第１導電型の不純物原子が含有されたガス雰囲気におけるアニーリングが、電気炉工程又は急速熱処理工程が利用されることを特徴とし、前記第１導電型の不純物原子が含有されたガス雰囲気でアニーリングが、５００℃〜１０００℃の範囲の温度で行われることを特徴とし、前記第１導電型の不純物原子が含有されたガス雰囲気におけるアニーリングが、ボロン原子が含有されたガス（Ｂ２Ｈ６）雰囲気で行われることを特徴とし、前記Ｂ２Ｈ６ガスを希釈させるために、Ｈ２ガス又はＮ２ガスを添加することを特徴とする。
【発明の効果】
【００２１】
本発明は、フォトダイオードの上部に位置するＰ型不純物領域を、Ｐ型不純物原子を含有するガス（Ｂ２Ｈ６）雰囲気におけるアニーリングを介して形成することにより、イオン注入によって生じる決定欠陥を根本的に抑制でき、また、アニーリングを介して高濃度で浅く形成されるため、暗電流を減らし、かつ、ブルー系の波長及びグリーン系の波長に対する光特性を向上させるという効果がある。
【発明を実施するための最良の形態】
【００２２】
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。
【００２３】
図２Ａ〜図２Ｅは、本発明の実施形態に係るＣＭＯＳイメージセンサの製造工程を説明するための断面図である。
【００２４】
図２Ａに示すように、高濃度Ｐ型不純物がドーピングされたＰ＋＋基板２１上に低濃度Ｐ型不純物がドーピングされたＰ型エピタキシャル層２２を成長させた後、Ｐ型エピタキシャル層２２の所定領域にフィールド酸化膜２３を形成する。ここで、Ｐ型エピタキシャル層２２を成長させる理由は、低濃度Ｐ型エピタキシャル層２２が存在するので、フォトダイオードの空乏層の深さの増加が可能なため、優れた光感度特性が得られ、フォトダイオードの空乏層が到達しないＰ＋＋基板２１の深い所で発生し得る光電荷の不規則な移動による単位画素間のクロストーク現像を、高濃度のＰ＋＋基板２１の存在により光電荷を再結合させることで防止できるためである。
【００２５】
上記のような、Ｐ＋＋基板２１とＰ型エピタキシャル層２２とは、Ｐ型不純物がドーピングされたものであるから、便宜上、Ｐ型半導体層２０と略称する。
【００２６】
次に、Ｐ型エピタキシャル層２２上にゲート酸化膜２４を形成した後、ゲート酸化膜２４上に単位画素の４個のトランジスタのゲート電極２５を形成する。ここで、ゲート電極２５は、トランスファートランジスタのゲート電極という。
【００２７】
次いで、ゲート電極の両壁に接するスペーサ２６を形成する。この時、スペーサ２６は、窒化膜蒸着及びエッチバックを介して形成される。
【００２８】
前記のように、単位画素を構成するトランジスタのゲート電極を形成した後、フォトダイオード領域を形成するための工程に入る。
【００２９】
まず、ゲート電極２５の一側（フィールド酸化膜とゲート電極との間）のＰ型エピタキシャル層２２内に、スペーサ２６エッジに整列されるＮ型不純物領域２７を形成する。この時、Ｎ型不純物領域２７は、Ｎ型不純物をイオン注入して形成されるが、例えば、リン（Ｐ）又はヒ素（Ａｓ）をイオン注入する。
【００３０】
前記のようなＮ型不純物領域２７の形成によって、Ｐ型半導体層２０のＰ型エピタキシャル層２２とＮ型不純物領域２７とからなるＰＮ接合が形成され、このＰＮ接合は、フォトダイオードを構成する。
【００３１】
図２Ｂに示すように、ゲート電極及びスペーサを含む全面にバリア層２８を形成する。この時、バリア層２８は、低圧化学気相蒸着法（Low Pressure Chemical Vapor Deposition;ＬＰＣＶＤ）を利用して２００Å〜３００Åの範囲の厚さに蒸着した酸化膜、特に、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）である。以上の低圧化学気相蒸着法を「低圧電気炉化学気相蒸着法」と称する。
【００３２】
一方、バリア層２８の形成の際、低圧電気炉化学気相蒸着法ではなく、枚葉式化学気相蒸着法を利用することもできるが、このように、枚葉式化学気相蒸着法を利用してバリア層２８を形成すれば、低圧電気炉化学気相蒸着法で形成するときに生じるサーマルバジェット（Thermal budget）が抑制される。
【００３３】
前記バリア層２８は、後続のアニーリング工程の際、フォトダイオード領域を除いた残りの領域にボロンが拡散することを防止するためのものである。
【００３４】
図２Ｃに示すように、バリア層２８を含む全面に感光膜を塗布し、露光及び現像でパターニングしてフォトダイオード領域の上部を開放させるマスクパターン２９を形成する。
【００３５】
次いで、マスクパターン２９をエッチングバリアとして、ＢＯＥ（Buffered Oxide Etchant）を利用してバリア層２８をウェットエッチングし、パターニングされたバリア層２８Ａを形成する。これにより、バリア層２８Ａは、フォトダイオード領域では存在せず、残りの領域にのみ残留する。
【００３６】
図２Ｄに示すように、マスクパターン２９を除去する。前記のように、マスクパターン２９を除去した後の結果をみると、フォトダイオード領域のＰ型エピタキシャル層２２の表面が露出する。
【００３７】
続いて、Ｐ型不純物原子を含有するガスを流しながら、例えば、Ｂ２Ｈ６ガス雰囲気においてアニーリングを行い、Ｎ型不純物領域２７のＰ型エピタキシャル層２２の表面にボロンを拡散させ、高濃度のボロンがドーピングされたＰ型不純物領域３０（Ｐ＋）を形成する。Ｐ型不純物領域３０は、「Ｄ２」の厚さを有する。この時、Ｂ２Ｈ６雰囲気においてアニーリングを行う時、バリア層２８Ａが覆っているフォトダイオード領域以外の領域では、Ｂ２Ｈ６雰囲気に露出しないため、ボロンのドーピングが行われず、Ｎ型不純物領域２７の表面層のみ高濃度でボロンがドーピングされる。
【００３８】
前記Ｂ２Ｈ６ガス雰囲気におけるアニーリングは、５００℃〜１０００℃の範囲で電気炉工程を利用して行う。また、サーマルバジェットを減らすために急速熱処理工程（Rapid Thermal Process）を利用することもできる。
【００３９】
そして、アニーリングの際、Ｂ２Ｈ６ガスを希釈させるために、Ｈ２又はＮ２を添加してアニーリングを行い、アニーリング雰囲気ガスとして、Ｂ２Ｈ６以外に、他のボロンソースガスを使用することもできる。一例として、ボロンソースガスには、ＢＨ３を使用することができる。
【００４０】
前述したように、本発明は、Ｎ型不純物領域２７上に位置してフォトダイオードとＰ型エピタキシャル層２２の表面を隔離させ、Ｐ型エピタキシャル層２２の表面のシリコンダングリングボンドによる暗電流の流入を抑制させるために導入されるＰ型不純物領域３０を、イオン注入法ではない、アニーリングを介して高濃度のボロンをドーピングさせ、Ｐ０型の不純物領域ではない、Ｐ＋型の不純物領域を形成している。
【００４１】
このように、Ｂ２Ｈ６雰囲気のアニーリングを介してＰ型不純物領域３０を形成すれば、Ｐ型エピタキシャル層２２の表面におけるイオン衝突がないので（Ｂ２Ｈ６ガスで分解されたボロンが拡散して形成される）、決定欠陥が根本的に防止され、また、イオン注入法ではない、アニーリングを介して形成するため、Ｂ２Ｈ６ガスの流量調節を介して十分に、かつ、高濃度でボロンを浅くドーピングすることができる。このように、浅く、かつ高濃度なＰ型不純物領域を形成すれば、ブルー系の波長はもちろん、グリーン系の波長に対しても光特性を改善させることが可能である。
【００４２】
図２Ｅに示すように、フッ酸（ＨＦ）水溶液を用いたウェットエッチングでバリア層２８Ａを除去する。このバリア層２８Ａを除去する際、ドライエッチングを利用すると、ドライエッチングの際のイオン衝突により決定欠陥が生じる恐れがあるため、ウェットエッチングで除去することが好ましい。
【００４３】
本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００４４】
【図１】従来の技術に係るＣＭＯＳイメージセンサの構造を示した図である。
【図２Ａ】本発明の実施形態に係るＣＭＯＳイメージセンサのフォトダイオード製造方法を示した工程を説明するための断面図である。
【図２Ｂ】本発明の実施形態に係るＣＭＯＳイメージセンサのフォトダイオード製造方法を示した工程を説明するための断面図である。
【図２Ｃ】本発明の実施形態に係るＣＭＯＳイメージセンサのフォトダイオード製造方法を示した工程を説明するための断面図である。
【図２Ｄ】本発明の実施形態に係るＣＭＯＳイメージセンサのフォトダイオード製造方法を示した工程を説明するための断面図である。
【図２Ｅ】本発明の実施形態に係るＣＭＯＳイメージセンサのフォトダイオード製造方法を示した工程を説明するための断面図である。
【符号の説明】
【００４５】
２１      Ｐ＋＋基板
２２      Ｐ型エピタキシャル層
２３      フィールド酸化膜
２４      ゲート酸化膜
２５      ゲート電極
２６      スペーサ
２７      Ｎ−層
２８      バリア層
２９      マスクパターン
３０      Ｐ＋層
【図１】
2007013178.tif 000003
【図２Ａ】
2007013178.tif 000004
【図２Ｂ】
2007013178.tif 000005
【図２Ｃ】
2007013178.tif 000006
【図２Ｄ】
2007013178.tif 000007
【図２Ｅ】
2007013178.tif 000008