(57)【要約】      （修正有）【課題】半導体チップをフリップチップ実装する場合の実装の信頼性が良好である実装基板と、当該実装基板に半導体チップが実装されてなる半導体装置を提供する。【解決手段】半導体チップがリップチップ実装され、当該半導体チップの下にアンダーフィルが浸透される実装基板１００であって、第１の絶縁層１０１に形成される、前記半導体チップと接続される接続パッド１０３と、前記第１の絶縁層上に形成される、前記接続パッドが露出される開口部１０４を有する第２の絶縁層と１０２、を有し、前記接続パッドは、前記半導体チップの周縁部に対応して略四角形に配列される第１の接続パッド１０３Ａと、前記第１の接続パッドに囲まれるように設置される第２の接続パッド１０３Ｂとを含み、前記第２の接続パッドが露出する前記開口部１０４Ｂは、前記アンダーフィルが導入されるためのアンダーフィル導入部１０４Ｃを有することを特徴とする実装基板。【選択図】図４
2007158081.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップがリップチップ実装され、当該半導体チップとの間にアンダーフィルが浸透される実装基板であって、
第１の絶縁層に形成される、前記半導体チップと接続される接続パッドと、
前記第１の絶縁層上に形成される、前記接続パッドが露出される開口部を有する第２の絶縁層と、を有し、
前記接続パッドは、前記半導体チップの周縁部に対応して略四角形に配列される第１の接続パッドと、前記第１の接続パッドに囲まれるように設置される第２の接続パッドとを含み、
前記第２の接続パッドが露出する前記開口部は、前記アンダーフィルが導入されるためのアンダーフィル導入部を有することを特徴とする実装基板。
【請求項２】
前記第２の絶縁層はソルダーレジスト層よりなることを特徴とする請求項１記載の実装基板。
【請求項３】
前記アンダーフィル導入部は、前記アンダーフィルを前記開口部に導入する場合の当該アンダーフィルの表面積の増大を制御する構造を有することを特徴とする請求項１または２記載の実装基板。
【請求項４】
前記アンダーフィル導入部は、平面視した場合に実質的に鋭角となる部分を有することを特徴とする請求項１乃至３のうち、いずれか１項記載の実装基板。
【請求項５】
前記アンダーフィル導入部は、前記第２の絶縁層の表面側から該第２の絶縁層の前記第１の絶縁層に面する側にかけて、該第２の絶縁層が斜めに開口された構造を含むことを特徴とする請求項１乃至４のうち、いずれか１項記載の実装基板。
【請求項６】
前記第２の接続パッドは、前記半導体チップの電源ラインまたは接地ラインに接続されることを特徴とする請求項１乃至５のうち、いずれか１項記載の実装基板。
【請求項７】
半導体チップが実装基板にフリップチップ実装され、当該半導体チップと当該実装基板との間にアンダーフィルが浸透されてなる半導体装置であって、
前記実装基板は、
第１の絶縁層に形成される、前記半導体チップと接続される接続パッドと、
前記第１の絶縁層上に形成される、前記接続パッドが露出される開口部を有する第２の絶縁層と、を有し、
前記接続パッドは、前記半導体チップの周縁部に対応して略四角形に配列される第１の接続パッドと、前記第１の接続パッドに囲まれるように設置される第２の接続パッドとを含み、
前記第２の接続パッドが露出する前記開口部は、前記アンダーフィルが導入されるためのアンダーフィル導入部を有することを特徴とする半導体装置。
【請求項８】
前記アンダーフィル導入部は、前記アンダーフィルを前記開口部に導入する場合の当該アンダーフィルの表面積の増大を制御する構造を有することを特徴とする請求項７記載の半導体装置。
【請求項９】
前記アンダーフィル導入部は、平面視した場合に実質的に鋭角となる部分を有することを特徴とする請求項７または８記載の半導体装置。
【請求項１０】
前記アンダーフィル導入部は、前記第２の絶縁層の表面側から該第２の絶縁層の前記第１の絶縁層に面する側にかけて、該第２の絶縁層が斜めに開口された構造を含むことを特徴とする請求項７乃至９のうち、いずれか１項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップをフリップチップ実装する実装基板、および半導体チップが実装基板にフリップチップ実装されてなる半導体装置に関する。
【背景技術】
【０００２】
半導体チップを実装する方法については様々なタイプの方法が提案されているが、例えば半導体チップをフリップチップ実装する方法は、パッケージを小型化・薄型化することが容易である特徴を有している。
【０００３】
図１は、半導体チップをフリップチップ実装するための実装基板の構成の一例を示す平面図である。
【０００４】
図１を参照するに、本図に示す実装基板１０は、絶縁層１１に、半導体チップに接続されるための接続パッド１３が形成された構造を有している。前記絶縁層１１上には、前記接続パッド１３を露出させる開口部１４を有するソルダーレジスト層１２が形成されている。前記ソルダーレジスト層１２は、該開口部１４を挟んで形成されるソルダーレジスト層１２Ａ，１２Ｂより構成されている。この場合、前記接続パッド１３の両端は、それぞれソルダーレジスト層１２Ａ，１２Ｂで覆われた構造となっている。
【０００５】
前記実装基板１０に実装される半導体チップ１５（図示の都合上、見やすいように点線で概略のみ表示）は、該半導体チップ１５の電極に形成された半田バンプなどの接続部（図示せず）が、前記接続パッド１３に電気的に接続されるようにして実装される。
【０００６】
また、前記半導体チップ１５と前記実装基板１０の間には、アンダーフィルと呼ばれる樹脂が浸透され、隣接する接続部（接続パッド）の絶縁が図られる。
【特許文献１】特開平１１−１８６３２２号公報
【特許文献２】特開２０００−７７４７１号公報
【特許文献３】特開２００２−３２９７４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、近年の半導体チップでは接続部が、半導体チップの４辺に対応した周縁部に形成されるだけでなく、さらに半導体チップの中心部にも形成されるものがある。図２は、実装基板との接続部が、周縁部に加えて中心部にも形成されたタイプの半導体チップに対応した実装基板の一例を示した図である。
【０００８】
図２を参照するに、本図に示す実装基板２０は、絶縁層２１に、半導体チップに接続されるための接続パッド２３が形成された構造を有し、前記接続パッド２３は、接続パッド２３Ａ，２３Ｂを含む構成となっている。前記接続パッド２３Ａは、実装される半導体チップ２５の周縁部に対応して略四角形に配列されている。一方、前記接続パッド２３Ｂは、配列された前記接続パッド２３Ａに囲まれるように、半導体チップの中心付近に対応して設置されている。
【０００９】
前記絶縁層２１上には、前記接続パッド２３を露出させる開口部２４を有するソルダーレジスト層２２が形成されている。前記開口部２４は、前記接続パッド２３Ａを露出するために、該接続パッド２３Ａに対応して略四角形状に形成された開口部２４Ａと、前記接続パッド２３Ｂを個別に露出させるように形成された開口部２４Ｂを含む構成となっている。前記ソルダーレジスト層２２は、前記開口部２４Ａを挟んで、２つのソルダーレジスト層２２Ａ，２２Ｂに分割された構造となっている。この場合、前記接続パッド２３Ａの両端は、それぞれソルダーレジスト層２２Ａ，２２Ｂで覆われ、前記接続パッド２３Ｂの両端はソルダーレジスト層２２Ｂで覆われた構造となっている。
【００１０】
前記実装基板２０に実装される半導体チップ２５（図示の都合上、見やすいように点線で概略のみ表示）は、該半導体チップ２５の電極に形成された半田バンプなどの接続部（図示せず）が、前記接続パッド２３Ａ，２３Ｂにそれぞれ電気的に接続されるようにして実装される。
【００１１】
また、前記半導体チップ２５と前記実装基板２０の間には、アンダーフィルと呼ばれる樹脂が浸透され、隣接する接続部（接続パッド）の絶縁が図られる。
【００１２】
しかし、上記の実装基板２０においては、半導体チップ２５との間のアンダーフィルの浸透に問題が生じる場合があった。例えば、前記開口部２４Ｂでは、アンダーフィルの浸透が困難であり、ボイドとよばれる空間が発生する問題が生じる場合があった。このため、接続部の絶縁の信頼性が低下し、半導体チップの実装の信頼性が低下してしまう問題が生じていた。
【００１３】
図３Ａは、上記の実装基板２０の前記開口部２４Ｂ付近の一部拡大図であり、前記半導体チップ２５と前記実装基板２０の間に、アンダーフィル３０が浸透する状態を模式的に示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００１４】
図３Ａを参照するに、本図に示す場合、アンダーフィルは半導体チップ２５と実装基板２０の狭い隙間を浸透するが、当該開口部２４Ｂ内に浸透することが困難になっており、当該開口部２４Ｂがアンダーフィルで十分に満たされない（ボイドが発生した）状態となってしまう場合がある。その理由を、上記の図３Ａの断面図である図３Ｂを用いて説明する。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００１５】
図３Ｂを参照するに、アンダーフィル３０は、前記開口部２４Ｂの段差を流れ落ちるためには、その表面積を短時間のうちに急激に増大させる必要がある。通常、アンダーフィルには表面積の増大を抑える力（表面張力）が働いているので、このように急激な段差を流れ落ちて開口部をアンダーフィルで満たすことが困難になっていた。
【００１６】
そこで、本発明では上記の問題を解決した、新規で有用な実装基板と、半導体チップが実装基板に実装されてなる半導体装置を提供することを統括的課題としている。
【００１７】
本発明の具体的な課題は、半導体チップをフリップチップ実装する場合の実装の信頼性が良好である実装基板と、当該実装基板に半導体チップが実装されてなる半導体装置を提供することである。
【課題を解決するための手段】
【００１８】
本発明の第１の観点では、上記の課題を、半導体チップがリップチップ実装され、当該半導体チップとの間にアンダーフィルが浸透される実装基板であって、第１の絶縁層に形成される、前記半導体チップと接続される接続パッドと、前記第１の絶縁層上に形成される、前記接続パッドが露出される開口部を有する第２の絶縁層と、を有し、前記接続パッドは、前記半導体チップの周縁部に対応して略四角形に配列される第１の接続パッドと、前記第１の接続パッドに囲まれるように設置される第２の接続パッドとを含み、前記第２の接続パッドが露出する前記開口部は、前記アンダーフィルが導入されるためのアンダーフィル導入部を有することを特徴とする実装基板により、解決する。
【００１９】
本発明によれば、半導体チップをフリップチップ実装する場合の実装の信頼性が良好である実装基板を提供することが可能となる。
【００２０】
また、前記第２の絶縁層はソルダーレジスト層よりなると、半導体チップの実装の信頼性が良好となる。
【００２１】
また、前記アンダーフィル導入部は、前記アンダーフィルを前記開口部に導入する場合の当該アンダーフィルの表面積の増大を制御する構造を有すると、アンダーフィルの表面張力の増大を抑制して、アンダーフィルのボイドの発生を抑制することが可能となる。
【００２２】
また、前記アンダーフィル導入部は、平面視した場合に実質的に鋭角となる部分を有すると、アンダーフィルが前記開口部に導入される場合の表面積の増大の速度を抑制することが可能となり、アンダーフィルのボイドの発生を抑制することが可能となる。
【００２３】
また、前記アンダーフィル導入部は、前記第２の絶縁層の表面側から該第２の絶縁層の前記第１の絶縁層に面する側にかけて、該第２の絶縁層が斜めに開口された構造を含むことを特徴とすると、アンダーフィルが前記開口部に導入される場合の表面積の増大の速度を抑制することが可能となり、アンダーフィルのボイドの発生を抑制することが可能となる。
【００２４】
また、前記第２の接続パッドは、前記半導体チップの電源ラインまたは接地ラインに接続されると、低電圧対応の半導体チップを実装することが可能となる。
【００２５】
また、本発明の第２の観点では、上記の課題を、半導体チップが実装基板にフリップチップ実装され、当該半導体チップと当該実装基板との間にアンダーフィルが浸透されてなる半導体装置であって、前記実装基板は、第１の絶縁層に形成される、前記半導体チップと接続される接続パッドと、前記第１の絶縁層上に形成される、前記接続パッドが露出される開口部を有する第２の絶縁層と、を有し、前記接続パッドは、前記半導体チップの周縁部に対応して略四角形に配列される第１の接続パッドと、前記第１の接続パッドに囲まれるように設置される第２の接続パッドとを含み、前記第２の接続パッドが露出する前記開口部は、前記アンダーフィルが導入されるためのアンダーフィル導入部を有することを特徴とする半導体装置により、解決する。
【００２６】
本発明によれば、半導体チップが実装基板にフリップチップ実装されてなる、実装の信頼性が良好である半導体装置を提供することが可能となる。
【００２７】
また、前記アンダーフィル導入部は、前記アンダーフィルを前記開口部に導入する場合の当該アンダーフィルの表面積の増大を制御する構造を有すると、アンダーフィルの表面張力の増大を抑制して、アンダーフィルのボイドの発生を抑制することが可能となる。
【００２８】
また、前記アンダーフィル導入部は、平面視した場合に実質的に鋭角となる部分を有すると、アンダーフィルが前記開口部に導入される場合の表面積の増大の速度を抑制することが可能となり、アンダーフィルのボイドの発生を抑制することが可能となる。
【００２９】
また、前記アンダーフィル導入部は、前記第２の絶縁層の表面側から該第２の絶縁層の前記第１の絶縁層に面する側にかけて、該第２の絶縁層が斜めに開口された構造を含むことを特徴とすると、アンダーフィルが前記開口部に導入される場合の表面積の増大の速度を抑制することが可能となり、アンダーフィルのボイドの発生を抑制することが可能となる。
【発明の効果】
【００３０】
本発明によれば、半導体チップをフリップチップ実装する場合の実装の信頼性が良好である実装基板と、当該実装基板に半導体チップが実装されてなる半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００３１】
次に、本発明の実施の形態に関して図面に基づき、以下に説明する。
【実施例１】
【００３２】
図４は、本発明の実施例１による実装基板１００を模式的に示した平面図である。図４を参照するに、本図に示す実装基板１００は、絶縁層１０１に、半導体チップに接続されるための接続パッド１０３が形成された構造を有し、前記接続パッド１０３は、接続パッド１０３Ａ，１０３Ｂを含む構成となっている。前記接続パッド１０３Ａは、実装される半導体チップ２００の周縁部に対応して略四角形または略枠状に配列されている。一方、前記接続パッド１０３Ｂは、配列された前記接続パッド１０３Ａに囲まれるように、半導体チップ２００の中心付近に対応して設置されている。
【００３３】
前記絶縁層１０１上には、前記接続パッド１０３を露出させる開口部１０４を有するソルダーレジスト層（絶縁層）１０２が形成されている。前記開口部１０４は、前記接続パッド１０３Ａを露出するために、該接続パッド１０３Ａに対応して略四角形状に形成された開口部１０４Ａと、前記接続パッド１０３Ｂを個別に露出させるように形成された開口部１０４Ｂを含む構成となっている。
【００３４】
前記ソルダーレジスト層１０２は、前記開口部１０４Ａを挟んで、２つのソルダーレジスト層（絶縁層）１０２Ａ，１０２Ｂに分割された構造となっている。この場合、前記接続パッド１０３Ａの両端は、それぞれソルダーレジスト層１０２Ａ，１０２Ｂで覆われ、前記接続パッド１０３Ｂの両端はソルダーレジスト層１０２Ｂで覆われた構造となっている。
【００３５】
この場合、例えば、前記接続パッド１０３Ｂは、実装される半導体チップの電源ラインまたは接地ラインに接続される。近年の半導体チップでは、特に省電力化（低電圧対応）の要求があり、低電圧対応のためには、電源系のライン（電源ラインまたは接地ライン）が、半導体チップのデバイスが形成された中心部近傍に形成されていることが好ましい。このため、近年の低電圧対応の半導体チップでは、電源系ラインの強化のために電源系のラインを半導体チップの中心近傍に増設する構成とされる場合がある。
【００３６】
前記実装基板１００に実装される半導体チップ２００（図示の都合上、見やすいように点線で概略のみ表示）は、該半導体チップ２００の電極に形成された半田バンプなどの接続部（図示せず）が、前記接続パッド１０３Ａ，１０３Ｂにそれぞれ電気的に接続されるようにして実装される。また、前記半導体チップ２００と前記実装基板１００の間には、アンダーフィルと呼ばれる樹脂が浸透され、隣接する接続部（接続パッド）の絶縁が図られる。
【００３７】
上記の構造において、従来の半導体装置では、中央部に孤立して形成される前記開口部１０４Ｂに、アンダーフィルを浸透させることが困難となる場合が生じていた。そこで、本実施例による実装基板１００では、前記開口部１０４Ｂが、アンダーフィルが導入されるためのアンダーフィル導入部１０４Ｃを有することを特徴としている。このため、前記開口部１０４Ｂにアンダーフィルが流入することが容易となり、当該開口部１０４Ｂでアンダーフィルのボイドの発生が抑制される効果を奏する。
【００３８】
例えば、前記開口部１０４Ｂは、平面視した場合に略長方形状の開口部本体１０４Ｄに加えて、平面視した場合に鋭角となる部分を含む、アンダーフィル導入部１０４Ｃを有するように構成されている。
【００３９】
図５は、上記の開口部１０４Ｂ周辺を拡大した斜視図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。図５を参照するに、前記アンダーフィル導入部１０４Ｃは、前記ソルダーレジスト層１０２Ｂの表面側から該第ソルダーレジスト層１０２Ｂの前記絶縁層１０１に面する側にかけて、該ソルダーレジスト層１０２Ｂが斜めに開口された構造を有している。
【００４０】
すなわち、前記アンダーフィル導入部１０４Ｃは、前記ソルダーレジスト層１０２Ｂが、その表面側の一端（開口の先端）から、前記絶縁層１０１の側に向かってその開口が広がるように（開口の方向に従って開口面の面積が増大するように）斜めに開口された構造を有している。この場合、平面視すると、当該一端からの開口部は、実質的な鋭角となるように形成されることが好ましい。しかし、実際には加工状の問題（露光・現像の精度の問題）があるため、厳密な意味では鋭角とはならず、上記の「鋭角」は、厳密には先端の丸みを含むものであり、実質的な意味での鋭角を意味している。
【００４１】
例えば、平面視した場合に鋭角部を有するマスクを用いて、感光性の前記ソルダーレジスト層１０２Ｂに対して露光・現像を行うことにより、上記の開口部１０４Ｃの形状を形成することができる。この場合、前記ソルダーレジスト層１０２Ｂの開口の先端（マスクの鋭角の先端に対応する部分）は精密に露光・現像することが困難なため、開口部の底に現像後の樹脂が残る。このため、開口の先端から前記絶縁層１０１の側に向かってその開口が扇状に広がるように（開口の方向に従って開口面の面積が増大するように）斜めに開口された前記開口部１０４Ｃを形成することができる。
【００４２】
上記の実装基板１００に半導体チップを実装する場合、アンダーフィルを、前記アンダーフィル導入部１０４Ｃの側から前記開口部本体１０４Ｄの側に向かう方向に導入することにより、アンダーフィルは、当該アンダーフィル導入部１０４Ｃから前記開口部本体１０４Ｄに導入（流入）されることになる。
【００４３】
ここで、前記開口部１０４Ｂにアンダーフィルが導入（流入）される場合のアンダーフィルの表面積の増大の速度が抑制され、アンダーフィルが前記開口部１０４Ｂに充填される場合のボイドの発生が抑制される。すなわち、前記アンダーフィル導入部１０４Ｃは、アンダーフィルを前記開口部１０４Ｂに導入する場合に当該アンダーフィルの表面積の急激な増大を制御する構造であり、このためにアンダーフィルの表面積の急激な増大による表面張力の急激な増大が抑制されている。
【００４４】
上記の構造を有しているため、本実施例による実装基板１００では、半導体チップを実装した場合のアンダーフィルのボイドの発生が抑制され、半導体チップをフリップチップ実装する場合の実装の信頼性が良好である特徴を有している。
【００４５】
また、前記開口部１０４Ｂ（前記アンダーフィル導入部１０４Ｃ）は、上記の形状に限定されず、様々に変形・変更することが可能である。
【００４６】
例えば図６Ａは、上記の開口部１０４Ｂの変形例である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００４７】
図６Ａを参照するに、本図に示す場合、前記接続パッド１０３Ｂが露出する開口部２０４Ｂは、アンダーフィル導入部２０４Ｃと開口部本体２０４Ｄ（前記アンダーフィル導入部１０４Ｃと前記開口部本体１０４Ｄにそれぞれ相当）を有している。この場合、前記開口部２０４Ｂが、前記開口部１０４Ｂより大きく、またそれに対応して前記アンダーフィル導入部２０４Ｃと前記開口部本体２０４Ｄが大きく形成されている。
【００４８】
このため、前記開口部２０４Ｂから露出する前記接続部１０３Ｂが２個（前記開口部１０４Ｂの場合は１個）となっている。この場合であっても、前記アンダーフィル導入部２０４Ｃは、先に説明したアンダーフィル導入部１０４Ｃと同様の効果を奏し、アンダーフィルのボイドの発生を抑制する効果を奏する。
【００４９】
また、図６Ｂは、上記の開口部１０４Ｂの別の変形例である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００５０】
図６Ｂを参照するに、本図に示す場合、前記接続パッド１０３Ｂが露出する開口部３０４Ｂは、アンダーフィル導入部３０４Ｃと開口部本体３０４Ｄ（前記アンダーフィル導入部１０４Ｃと前記開口部本体１０４Ｄにそれぞれ相当）を有している。本図に示す場合、前記アンダーフィル導入部３０４Ｃは、平面視した場合に略長方形となる前記開口部本体３０４Ｄの長手側に形成されている。このように、アンダーフィル導入部は、開口部本体に対して様々な位置に形成することが可能である。なお、この場合、アンダーフィルは、前記アンダーフィル導入部３０４Ｃ側から導入されることが好ましいことは、先に説明した場合と同様である。
【実施例２】
【００５１】
また、図７は、本発明の実施例２による半導体装置３００を模式的に示す平面図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００５２】
図７を参照するに、本実施例による半導体装置３００は、実施例１で先に説明した実装基板１００に、半導体チップ２００が実装された構造を有している。また、前記半導体チップ２００と前記実装基板１００の間には、アンダーフィルＵＦが浸透されている。本実施例による半導体装置３００は、先に実施例１で説明した場合と同様の効果を有し、例えば、当該アンダーフィルＵＦにボイドが発生することが抑制され、半導体チップの実装の信頼性が良好となっている。
【００５３】
また、図８は、図７の半導体装置３００において、前記半導体チップ２００と前記実装基板１００の位置関係がわかりやすいように、便宜的に当該半導体チップ２００を透過して実装基板をみた形で記載したものである。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。
【００５４】
図８を参照するに、前記半導体チップ２００は、チップ本体２０１と、当該チップ本体２０１に形成された、前記接続パッド１０４に接続されるための複数の接続部２０２を有している。前記接続部２０２は、例えば電極パッドに半田バンプ（ともに図示せず）が形成されてなる構造を有している。また、前記接続部２０２は、前記チップ本体２０１の周縁部に対応して略四角形に配列される接続部２０２Ａと、配列された前記接続部２０２Ａに囲まれるように設置される接続部２０２Ｂを含むように構成されている。
【００５５】
この場合、例えば、前記接続部２０２Ｂは、半導体チップの電源ラインまたは接地ラインに対応している。先に説明したように、近年の半導体チップでは、特に省電力化（低電圧対応）の要求があり、低電圧対応のために電源系のラインを半導体チップの中心近傍に増設する構成とされる場合がある。上記の構造において、前記接続部２０２Ａと前記接続パッド１０３Ａが、また前記接続部２０２Ｂと前記接続パッド１０３Ｂが、それぞれ接続される。すなわち、本実施例による半導体装置３００は、低電圧化に対応が可能であるとともに、実装の信頼性が良好である特徴を有している。
【００５６】
また、近年の半導体装置では薄型化の要求が有り、半導体チップと実装基板の間隔が小さくなってアンダーフィルの浸透が困難になっているが、本発明はこのような半導体装置の薄型化に対応する有効な技術である。
【００５７】
また、上記の実施例１、実施例２に示した構造は本発明の実施の形態の一例であり、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【産業上の利用可能性】
【００５８】
本発明によれば、半導体チップをフリップチップ実装する場合の実装の信頼性が良好である実装基板と、当該実装基板に半導体チップが実装されてなる半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００５９】
【図１】実装基板の構成例を示す図（その１）である。
【図２】実装基板の構成例を示す図（その２）である。
【図３Ａ】図２の実装基板にアンダーフィルが浸透する状態を示す図（その１）である。
【図３Ｂ】図２の実装基板にアンダーフィルが浸透する状態を示す図（その２）である。
【図４】実施例１による実装基板の構成例を示す図である。
【図５】図４の実装基板の一部を拡大した斜視図である。
【図６Ａ】図４の実装基板の変形例を示す図（その１）である。
【図６Ｂ】図４の実装基板の変形例を示す図（その２）である。
【図７】実施例２による半導体装置を示す図（その１）である。
【図８】実施例２による半導体装置を示す図（その２）である。
【符号の説明】
【００６０】
１００  実装基板
１０１  絶縁層
１０２，１０２Ａ，１０２Ｂ  絶縁層（ソルダーレジスト層）
１０３，１０３Ａ，１０３Ｂ  接続パッド
１０４，１０４Ａ，１０４Ｂ，２０４，２０４Ａ，２０４Ｂ，３０４，３０４Ａ，３０４Ｂ  開口部
１０４Ｃ，２０４Ｃ，３０４Ｃ  ソルダーレジスト導入部
１０４Ｄ，２０４Ｄ，３０４Ｄ  開口部本体
２００  半導体チップ
２０１  チップ本体
２０２，２０２Ａ，２０２Ｂ  接続部
３００  半導体装置
【図１】
2007158081.tif 000003
【図２】
2007158081.tif 000004
【図３Ａ】
2007158081.tif 000005
【図３Ｂ】
2007158081.tif 000006
【図４】
2007158081.tif 000007
【図５】
2007158081.tif 000008
【図６Ａ】
2007158081.tif 000009
【図６Ｂ】
2007158081.tif 000010
【図７】
2007158081.tif 000011
【図８】
2007158081.tif 000012