(57)【要約】【課題】標準的な半導体集積回路の製造プロセスで製造可能であり、ＬＣタンク回路のチューナブル容量（バラクタ）として高耐圧デバイスを不要とし、かつノイズ特性の良好な電圧制御発振回路と半導体集積回路を提供すること。【解決手段】電圧制御発振回路ＶＣＯは、発振トランジスタ１＿１、１＿２を含む。ＶＣＯの発振周波数制御回路２は、発振制御電圧ＶＴＵＮＥが印加される複数の単位制御回路２＿１、２＿２…２＿Ｎを含む。ひとつの単位制御回路は、電界効果トランジスタＭＮ１と第１と第２の容量Ｃ１、Ｃ２とを含む。複数の単位制御回路の複数の電界効果トランジスタＭＮ１は、発振制御電圧ＶＴＵＮＥの異なるレベルでターンオンする。発振周波数変化ゲインＫｖは適切な値となる。【選択図】図１
2007158750.tif 000002
【特許請求の範囲】
【請求項１】
発振用トランジスタと、
発振制御電圧に応答して発振周波数を制御する発振周波数制御回路とを含み
前記発振周波数制御回路は、前記発振用トランジスタと接続され、
前記発振周波数制御回路は、前記発振制御電圧が印加される複数の単位制御回路を含み、
前記複数の単位制御回路のそれぞれは、ゲートが前記発振制御電圧に応答する電界効果トランジスタと、前記電界効果トランジスタのドレイン・ソースの一方と他方とにそれぞれ接続された第１の容量と第２の容量とを含み、
前記発振周波数制御回路の前記複数の単位制御回路のそれぞれは前記電界効果トランジスタが前記発振制御電圧に応答してオン状態となることにより、前記第１の容量と前記第２の容量とを前記発振周波数の決定に関与させ、
前記発振周波数制御回路の前記複数の単位制御回路のそれぞれは前記電界効果トランジスタが前記発振制御電圧に応答してオフ状態となることにより、前記第１の容量と前記第２の容量との前記発振周波数の決定への関与を実質的に中止し、
前記発振周波数制御回路の前記複数の単位制御回路の複数の電界効果トランジスタのそれぞれは、前記発振制御電圧の異なるレベルでターンオンするように設定されている電圧制御発振回路。
【請求項２】
前記発振用トランジスタに接続された発振用インダクタをさらに含む請求項１に記載の電圧制御発振回路。
【請求項３】
前記発振用トランジスタは入力と出力とが交差接続された交差接続トランジスタ対を含む請求項１に記載の電圧制御発振回路。
【請求項４】
バンド選択信号に応答して複数の発振周波数バンドから選択されたひとつの発振周波数バンド中に前記発振周波数の周波数を粗調整するバンド選択回路をさらに含む請求項１に記載の電圧制御発振回路。
【請求項５】
前記バンド選択回路は複数の単位選択回路を含み、
前記複数の単位選択回路のそれぞれは、ゲートが前記バンド選択信号に応答する他の電界効果トランジスタと、前記他の電界効果トランジスタのドレイン・ソースの一方と他方とにそれぞれ接続された第３の容量と第４の容量とを含み、前記他の電界効果トランジスタのゲートとドレイン・ソースとは前記バンド選択信号に応答して互いに逆位相で駆動される請求項４に記載の電圧制御発振回路。
【請求項６】
前記電圧制御型発振回路の動作電流として所定の電流を供給する電流源が前記電圧制御型発振回路に接続されている請求項１に記載の電圧制御発振回路。
【請求項７】
前記電圧制御型発振回路の動作電圧として所定の電圧を供給する電圧源が前記電圧制御型発振回路に接続されている請求項１に記載の電圧制御発振回路。
【請求項８】
前記発振周波数制御回路の前記複数の単位制御回路のそれぞれでは前記電界効果トランジスタの前記ドレインと前記ソースとに印加される基準電位のレベルが異なっている請求項１に記載の電圧制御発振回路。
【請求項９】
前記発振周波数制御回路の前記複数の単位制御回路のそれぞれでは前記発振制御電圧に応答して駆動される前記電界効果トランジスタのゲートの駆動電圧のレベルが異なっている請求項１に記載の電圧制御発振回路。
【請求項１０】
前記発振用トランジスタは半導体集積回路外部で水晶振動子が接続されるように適合化され、前記電圧制御型発振回路を水晶発振回路型で動作可能に構成されている請求項１に記載の電圧制御発振回路。
【請求項１１】
アンテナにより受信されるＲＦ受信信号を増幅するローノイズアンプと、
前記ローノイズアンプの出力とＲＦキャリア受信信号とから受信信号を生成する受信ミキサーと、
ベースバンド送信信号と中間周波送信キャリア信号とから中間周波送信信号を生成する送信ミキサーと、
前記送信ミキサーからの前記中間周波送信信号が供給される位相比較器と、前記位相比較器の出力に応答するローパスフィルターと、前記ローパスフィルターの出力に応答して送信用ＲＦ電力増幅器に供給されるＲＦ送信信号を発振する送信用発振器と、前記送信用発振器のＲＦ出力周波数が供給されることによって前記位相比較器へ供給する中間周波送信位相帰還信号を生成する周波数ダウンミキサーとを含む位相変調用ループ回路と、
前記受信ミキサーに供給する前記ＲＦキャリア受信信号と前記送信ミキサーに供給する前記中間周波送信キャリア信号の生成のベースとなるＲＦ信号を生成するＲＦ発振器と、
半導体チップ外部の水晶振動子に基づいて前記ＲＦ発振器へ供給される基準クロック信号を生成するシステム基準クロック発振器とを半導体チップ上に具備してなり、
前記システム基準クロック発振器と前記ＲＦ発振器と前記送信用発振器との少なくともひとつの発振器は、
発振用トランジスタと、
発振制御電圧に応答しての発振周波数を制御する発振周波数制御回路とを含み
前記発振周波数制御回路は、前記発振用トランジスタと接続され、
前記発振周波数制御回路は、前記発振制御電圧が印加される複数の単位制御回路を含み、
前記複数の単位制御回路のそれぞれは、ゲートが前記発振制御電圧に応答する電界効果トランジスタと、前記電界効果トランジスタのドレイン・ソースの一方と他方とにそれぞれ接続された第１の容量と第２の容量とを含み、
前記発振周波数制御回路の前記複数の単位制御回路のそれぞれは前記電界効果トランジスタが前記発振制御電圧に応答してオン状態となることにより、前記第１の容量と前記第２の容量とを前記発振周波数の決定に関与させ、
前記発振周波数制御回路の前記複数の単位制御回路のそれぞれは前記電界効果トランジスタが前記発振制御電圧に応答してオフ状態となることにより、前記第１の容量と前記第２の容量との前記発振周波数の決定への関与を実質的に中止し、
前記発振周波数制御回路の前記複数の単位制御回路の複数の電界効果トランジスタのそれぞれは、前記発振制御電圧の異なるレベルでターンオンするように設定されている半導体集積回路。
【請求項１２】
前記発振用トランジスタに接続された発振用インダクタをさらに含む請求項１１に記載の半導体集積回路。
【請求項１３】
前記発振用トランジスタは入力と出力とが交差接続された交差接続トランジスタ対を含む請求項１１に記載の半導体集積回路。
【請求項１４】
バンド選択信号に応答して複数の発振周波数バンドから選択されたひとつの発振周波数バンド中に前記発振周波数の周波数を粗調整するバンド選択回路をさらに含む請求項１１に記載の半導体集積回路。
【請求項１５】
前記バンド選択回路は複数の単位選択回路を含み、
前記複数の単位選択回路のそれぞれは、ゲートが前記バンド選択信号に応答する他の電界効果トランジスタと、前記他の電界効果トランジスタのドレイン・ソースの一方と他方とにそれぞれ接続された第３の容量と第４の容量とを含み、前記他の電界効果トランジスタのゲートとドレイン・ソースとは前記バンド選択信号に応答して互いに逆位相で駆動される請求項１２に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振回路（ＶＣＯ；Voltage Controlled Oscillator）およびそれを用いた半導体集積回路に関し、特に、ノイズ特性の良好なＲＦ信号処理を可能とするのに有益な技術に関する。
【背景技術】
【０００２】
無線通信の進歩により、携帯電話通信端末のような無線製品を低コスト、低消費電力、コンパクトサイズとする需要が増大している。安価なシリコンＣＭＯＳ製造技術を活用して、ローノイズアンプ、ミキサー、電圧制御発振回路（ＶＣＯ）等のＲＦ部品のＣＭＯＳ技術によるインプリメンテーションに関心が集まっている。電圧制御発振回路は、ＲＦ通信応用のための周波数シンセサイザでのキーとなる部品となっている。
【０００３】
電圧制御発振回路としては、発振用ＬＣタンク回路の寄生抵抗を打ち消すための負性抵抗を交差接続トランジスタ対で生成することが一般的となっている。また発振用ＬＣタンク回路のタンク容量Ｃは固定容量とチューナブル容量（バラクタ）との組合せとなっている。制御電圧によりチューナブル容量（バラクタ）の容量値が変化して、電圧制御発振回路の発振周波数を希望する周波数にチューニングすることが可能となる。シリコンＣＭＯＳ技術によりチューナブル容量（バラクタ）を実現するには、色々な方法がある。ひとつ目としては、標準的なｐｎ接合バラクタである。ふたつ目としては、ＭＯＳゲート容量によるＭＯＳバラクタである。これらは下記の非特許文献１に記載されている。
【０００４】
電圧制御発振回路ための発振用ＬＣタンク回路のタンクのインダクター（Ｌ）は、無線周波数（ＲＦ）の半導体集積回路（ＩＣ）上に集積回路製造の配線プロセスによりオンチップのインダクターとして形成することができる。例えば、下記の非特許文献２には、銅の配線によってインダクタータンクの直列損失を低減でき、高いＱファクター（性能指数）を得ることができることが記載されている。
【０００５】
一方、下記の特許文献１には、モノリシックＩＣに集積できる可変容量ダイオードの容量値の変化率が±２０％と非常に狭いという技術課題を解決するため、タンク共振回路に可変インピーダンス回路を接続することを記載している。この可変インピーダンス回路は、負性抵抗回路の交差接続トランジスタ対の出力間にふたつのキャパシタとこのふたつのキャパシタとの間にソース・ドレイン経路が挿入されたＭＯＳトランジスタとからなる直列接続回路を接続している。ＭＯＳトランジスタのゲート制御電圧によりＭＯＳトランジスタがオフの時には、直列接続回路のふたつのキャパシタは機能しないので、発振周波数ｆ１は高い周波数となる。ＭＯＳトランジスタがオンの時には、直列接続回路のふたつのキャパシタは機能するので、発振周波数ｆ２は低い周波数となる。従って、ＭＯＳトランジスタのゲート制御電圧をオフとオンとの間で変化させると、発振周波数ｆ１と発振周波数ｆ２との間の発振周波数を得ることができる。
【０００６】
【特許文献１】特開２００２−１５８５３９号公報
【非特許文献１】Ｒｙａｎ  Ｌｅｅ  Ｂｕｎｃｈ  ｅｔ  ａｌ，“Ｌａｒｇｅ−Ｓｉｇｎａｌ  Ａｎａｌｙｓｉｓ  ＭＯＳＶａｒａｃｔｏｒｓ  ｉｎ  ＣＭＯＳ−Ｇｍ  ＬＣ  ＶＣＯｓ”，ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．  ３８，  ＮＯ．８，  Ａｕｇｕｓｔ  ２００３．  ＰＰ．１３２５〜１３３２，
【非特許文献２】Ｄｉｍｉｔｒｉ  Ｌｉｎｔｅｎ  ｅｔ  ａｌ， “ Ｌｏｗ−Ｐｏｗｅｒ  Ｖｏｌｔａｇｅ−Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒｓ  ｉｎ  ９０−ｎｍ  ＣＭＯＳ  Ｕｓｉｎｇ  Ｈｉｇｈ−Ｑｕａｌｉｔｙ  Ｔｈｉｎ−Ｆｉｌｍ  Ｐｏｓｔｐｒｏｃｅｓｓｅｄ  Ｉｎｄｕｃｔｏｒｓ”，ＩＥＥＥ  ＪＯＵＲＮＡＬ  ＯＦ  ＳＯＬＩＤ−ＳＴＡＴＥ  ＣＩＲＣＵＩＴＳ，  ＶＯＬ．  ４０，  ＮＯ．９，ＳＥＰＴＥＭＢＥＲ  ２００５，ＰＰ．１９２２〜１９３１，
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明に先立って、本発明者等は前記の背景技術に関して、下記のような検討を行った。
【０００８】
前記非特許文献１で提案されている標準的なｐｎ接合バラクタによる可変容量ダイオードの容量値の変化率を大きくするには、ｐｎ接合を超階段接合とする必要がある。標準的なＣＭＯＳ製造プロセスでは、これが困難であることが判明した。
【０００９】
前記非特許文献１で提案されているＭＯＳゲート容量によるＭＯＳバラクタは、電圧制御発振回路の発振電圧振幅が大きくなるとＭＯＳゲート絶縁膜などが破壊する。従って、ＭＯＳバラクタを高耐圧デバイスとする必要があり、ＣＭＯＳ  ＬＳＩの製造コストが増大するということが判明した。例えば、電圧制御発振回路の発振用ＬＣタンク回路のインダクターＬの両端に６ボルトのピーク・ツー・ピークの正弦波の交流電圧振幅が誘起されると、正弦波の半波の３ボルトの電圧振幅が１個のＭＯＳバラクタに印加される。従って、ＣＭＯＳ  ＬＳＩの製造のマージンを考慮すると、ＭＯＳバラクタとして５ボルトの耐圧を確保する必要がある。さらに、良く知られているように、ＭＯＳバラクタの容量値はゲート電圧によって変化する。ゲート電圧によりＭＯＳバラクタのＭＯＳ構造のシリコン表面のエネルギーハンドがフラットバンドの状態では、ゲート容量はゲート絶縁膜厚ＴＯＸで決定される容量値ＣＯＸ（＝εＯＸ／ＴＯＸ）となる。ゲート電圧の極性によって、ゲート絶縁膜直下にゲート電圧に比例した数の多数キャリアが蓄積されるとこの蓄積電荷によってゲート容量はフラットバンド状態の容量値ＣＯＸよりも増大する。しかし、ゲート電圧の増大によって、蓄積電荷も増大するが、蓄積電荷は上限に達する。従って、ゲート容量も最大値に達する。ゲート電圧が反対の極性となると、ゲート絶縁膜直下に少数キャリアが蓄積される。しかし、少数キャリアの蓄積にはかなりの応答遅延が必要なので、ＲＦ信号を扱う電圧制御発振回路のＭＯＳバラクタにおいては、少数キャリア蓄積の反対極性のゲート電圧は使用されない。このように、電圧制御発振回路のチューナブル容量（バラクタ）としてＭＯＳバラクタを使用すると、電圧制御発振回路の発振電圧振幅に依存してＭＯＳバラクタの容量値する。その結果、周波数制御用チューニング電圧ＶＴＵＮＥに対する発振周波数の変化ゲイン（Ｋｖ）が大きく変化して、ＰＬＬ回路の閉ループ特性の悪化が懸念される。
【００１０】
一方、前記特許文献１に記載されたゲート制御電圧で制御されるＭＯＳトランジスタを含む可変インピーダンス回路を有する電圧制御発振回路では、下記のような理由によって、周波数制御用チューニング電圧ＶＴＵＮＥに対するノイズ特性が十分ではないという問題が明らかとされた。これは、周波数制御用チューニング電圧ＶＴＵＮＥが低レベルから高レベルに変化する際に、ＭＯＳトランジスタのゲート・スレッシュホールド電圧Ｖｔｈの近傍でＭＯＳトランジスタがオフから急激にオンとなることに起因する。従って、オフからの急激なオンにより、発振周波数も高い発振周波数ｆ１から低い発振周波数ｆ２に急激に変化する。従って、周波数制御用チューニング電圧ＶＴＵＮＥに対する発振周波数の変化ゲイン（Ｋｖ）が非常に高いことになる。従って、制御用チューニング電圧ＶＴＵＮＥに含まれるノイズにより、電圧制御発振回路の発振周波数が急激に変化することとなる。例えば、ＲＦ通信等のための周波数シンセサイザをこのノイズ特性の十分でない電圧制御発信回路を含むＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路で構成したとする。すると、ＰＬＬ回路から生成されＲＦ  ＩＣ内部の送受信回路で使用されるＲＦ搬送波信号のノイズも増大してしまう。従って、ＲＦ  ＩＣの送受信でのノイズ特性も、劣化するこことなる。
【００１１】
従って、本発明は、上記のような本発明者らによる背景技術に関する検討結果を基にしてなされたものである。従って、本発明の目的とするところは、標準的な半導体集積回路の製造プロセスで製造可能であり、ＬＣタンク回路のチューナブル容量（バラクタ）として高耐圧デバイスを不要とし、かつノイズ特性の良好な電圧制御発振回路を提供することにある。
【００１２】
また、本発明のその他の目的は、標準的な半導体集積回路の製造プロセスで製造可能であり、高耐圧デバイスを不要とし、かつノイズ特性の良好なＲＦ信号処理を可能とする半導体集積回路を提供することにある。
【００１３】
本発明の前記並びにその他の目的と新規な特徴とは、本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１４】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記の通りである。
【００１５】
すなわち、本発明のひとつの形態による電圧制御型発振回路（ＶＣＯ）は、発振用トランジスタ（１＿１；１＿２）と、前記電圧制御型発振回路（ＶＣＯ）に印加される発振制御電圧（ＶＴｕｎｅ）に応答して前記電圧制御型発振回路（ＶＣＯ）の発振周波数を制御する発振周波数制御回路（２）とを含む。前記発振周波数制御回路（２）は、前記発振用トランジスタ（１＿１；１＿２）と接続されている。前記発振周波数制御回路（２）は、前記発振制御電圧（ＶＴＵＮＥ）が印加される複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）を含む。前記単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）のそれぞれは、ゲートが前記発振制御電圧（ＶＴｕｎｅ）に応答する電界効果トランジスタ（ＭＮ１）と、前記電界効果トランジスタ（ＭＮ１）のドレイン・ソースの一方と他方とにそれぞれ接続された第１の容量（Ｃ１）と第２の容量（Ｃ２）とを含む。前記発振周波数制御回路（２）の前記複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）のそれぞれは前記電界効果トランジスタ（ＭＮ１）が前記発振制御電圧（ＶＴＵＮＥ）に応答してオン状態となることにより、前記第１の容量（Ｃ１）と前記第２の容量（Ｃ２）とを前記発振周波数の決定に関与させる。前記発振周波数制御回路（２）の前記複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）のそれぞれは前記電界効果トランジスタ（ＭＮ１）が前記発振制御電圧（ＶＴＵＮＥ）に応答してオフ状態となることにより、前記第１の容量（Ｃ１）と前記第２の容量（Ｃ２）との前記発振周波数の決定への関与を実質的に中止する。前記発振周波数制御回路（２）の前記複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）の複数の電界効果トランジスタ（ＭＮ１）のそれぞれは、前記発振制御電圧（ＶＴＵＮＥ）の異なるレベルでターンオンするように設定されている（図１参照）。
【００１６】
本発明のひとつの形態の手段によれば、前記発振制御電圧（ＶＴｕｎｅ）に対して前記発振周波数制御回路（２）の前記複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）の複数の電界効果トランジスタ（ＭＮ１）がオンとなる前記発振制御電圧（ＶＴＵＮＥ）のレベルが互いに異なっている。従って、発振制御電圧ＶＴＵＮＥに対する発振周波数の変化ゲイン（Ｋｖ）が高すぎとなることがなく、適切なレベルの変化ゲイン（Ｋｖ）とすることができ、ノイズ特性を改善できる。また、電圧制御発振回路の出力から高電圧振幅を持つピーク・ツー・ピークの正弦波交流電圧振幅が誘起されても、前記複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）のそれぞれでは前記第１の容量（Ｃ１）と前記電界効果トランジスタ（ＭＮ１）のドレイン・ソース経路と前記第２の容量（Ｃ２）とが直列接続されている。従って、この３個の回路素子のそれぞれに高電圧振幅を分圧した電圧が印加されるので、高耐圧デバイスの使用を不要にでき、標準的な半導体集積回路の製造プロセスで製造可能とすることができる（図１参照）。
【００１７】
本発明の具体的な形態は、前記発振用トランジスタ（１＿１；１＿２）に接続された発振用インダクタ（Ｌ）をさらに含む（図１参照）。
【００１８】
本発明の具体的な形態は、前記発振用トランジスタ（１＿１；１＿２）は入力と出力とが交差接続された交差接続トランジスタ対（ＱＮ１、ＱＮ２；ＱＰ１、ＱＰ２）を含む（図１参照）。
【００１９】
本発明の具体的な形態は、バンド選択信号（ＶＢＳＬ）に応答して複数の発振周波数バンドから選択されたひとつの発振周波数バンド中に前記発振周波数の周波数を粗調整するバンド選択回路（４）をさらに含む（図１参照）。
【００２０】
本発明のより具体的な形態は、前記バンド選択回路（４）は複数の単位選択回路を含む。前記単位選択回路のそれぞれは、ゲートが前記バンド選択信号（ＶＢＳＬ）に応答する他の電界効果トランジスタ（ＭＮ２）と、前記他の電界効果トランジスタ（ＭＮ２）のドレイン・ソースの一方と他方とにそれぞれ接続された第３（Ｃ３）の容量と第４の容量（Ｃ４）とを含む。前記他の電界効果トランジスタ（ＭＮ２）のゲートとドレイン・ソースとは前記バンド選択信号（ＶＢＳＬ）に応答して互いに逆位相で駆動される（図１参照）。
【００２１】
本発明のより具体的な形態は、前記電圧制御型発振回路（ＶＣＯ）の動作電流として所定の電流を供給する電流源（５）が前記電圧制御型発振回路（ＶＣＯ）に接続されている（図１参照）。
【００２２】
本発明のより具体的な形態は、前記電圧制御型発振回路（ＶＣＯ）の動作電圧として所定の電圧を供給する電圧源（６）が前記電圧制御型発振回路（ＶＣＯ）に接続されている（図１参照）。
【００２３】
本発明のより具体的な形態では、前記発振周波数制御回路（２）の前記複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）のそれぞれでは前記電界効果トランジスタ（ＭＮ１）の前記ドレインと前記ソースとに印加される基準電位（ＶＲＥＦ１、ＶＲＥＦ２、ＶＲＥＦ３…ＶＲＥＦＮ）のレベルが異なっている（図１参照）。
【００２４】
本発明のより具体的な形態では、前記発振周波数制御回路（２）の前記複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）のそれぞれでは前記発振制御電圧（ＶＴｕｎｅ）に応答して駆動される前記電界効果トランジスタ（ＭＮ１）のゲートの駆動電圧（ＶＴｕｎｅ、ＶＴｕｎｅ−ＶＲＥＦ２、ＶＴｕｎｅ−ＶＲＥＦ２−ＶＲＥＦ３…、ＶＴｕｎｅ−ＶＲＥＦ２−ＶＲＥＦ３…ＶＲＥＦＮ）のレベルが異なっている（図４参照）。
【００２５】
本発明の他の具体的な形態では、前記発振用トランジスタ（１＿１）は半導体集積回路外部で水晶振動子が接続されるように適合化され、前記電圧制御型発振回路（ＶＣＯ）を水晶発振回路型で動作可能に構成されている（図３参照）。
【００２６】
本発明の他の形態による半導体集積回路は、アンテナ（１００）により受信されるＲＦ受信信号を増幅するローノイズアンプ（３０１１）と、前記ローノイズアンプ（３０１１）の出力とＲＦキャリア受信信号とから受信信号を生成する受信ミキサー（３０１２）と、ベースバンド送信信号と中間周波送信キャリア信号とから中間周波送信信号を生成する送信ミキサー（３０２１）と、前記送信ミキサー（３０２１）からの前記中間周波送信信号が供給される位相比較器（ＰＣ）と、前記位相比較器（ＰＣ）の出力に応答するローパスフィルター（ＬＦ）と、前記ローパスフィルター（ＬＦ）の出力に応答して送信用ＲＦ電力増幅器（ＲＦ＿ＰＡ）に供給されるＲＦ送信信号を発振する送信用発振器（ＴＸＶＣＯ）と、前記送信用発振器（ＴＸＶＣＯ）のＲＦ出力周波数が供給されることによって前記位相比較器（ＰＣ）へ供給する中間周波送信位相帰還信号を生成する周波数ダウンミキサー（ＤＷＮ＿ＭＩＸ＿ＰＭ）とを含む位相変調用ループ回路（３０２２）と、前記受信ミキサー（３０１２）に供給する前記ＲＦキャリア受信信号と前記送信ミキサー（３０２１）に供給する前記中間周波送信キャリア信号の生成のベースとなるＲＦ信号を生成するＲＦ発振器（ＲＦＶＣＯ）と、半導体チップ外部の水晶振動子（５０１）に基づいて前記ＲＦ発振器（ＲＦＶＣＯ）へ供給される基準クロック信号を生成するシステム基準クロック発振器（ＤＣＸＯ）とを半導体チップ上に具備してなり、前記システム基準クロック発振器（ＤＣＸＯ）と前記ＲＦ発振器（ＲＦＶＣＯ）と前記送信用発振器（ＴＸＶＣＯ）との少なくともひとつの発振器は、発振用トランジスタ（１＿１；１＿２）と、前記電圧制御型発振回路（ＶＣＯ）に印加される発振制御電圧（ＶＴｕｎｅ）に応答して前記電圧制御型発振回路（ＶＣＯ）の発振周波数を制御する発振周波数制御回路（２）とを含む。前記発振周波数制御回路（２）は、前記発振用トランジスタ（１＿１；１＿２）と接続されている。前記発振周波数制御回路（２）は、前記発振制御電圧（ＶＴＵＮＥ）が印加される複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）を含む。前記単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）のそれぞれは、ゲートが前記発振制御電圧（ＶＴｕｎｅ）に応答する電界効果トランジスタ（ＭＮ１）と、前記電界効果トランジスタ（ＭＮ１）のドレイン・ソースの一方と他方とにそれぞれ接続された第１の容量（Ｃ１）と第２の容量（Ｃ２）とを含む。前記発振周波数制御回路（２）の前記複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）のそれぞれは前記電界効果トランジスタ（ＭＮ１）が前記発振制御電圧（ＶＴＵＮＥ）に応答してオン状態となることにより、前記第１の容量（Ｃ１）と前記第２の容量（Ｃ２）とを前記発振周波数の決定に関与させる。前記発振周波数制御回路（２）の前記複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）のそれぞれは前記電界効果トランジスタ（ＭＮ１）が前記発振制御電圧（ＶＴＵＮＥ）に応答してオフ状態となることにより、前記第１の容量（Ｃ１）と前記第２の容量（Ｃ２）との前記発振周波数の決定への関与を実質的に中止する。前記発振周波数制御回路（２）の前記複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）の複数の電界効果トランジスタ（ＭＮ１）のそれぞれは、前記発振制御電圧（ＶＴＵＮＥ）の異なるレベルでターンオンするように設定されている（図５参照）。
【００２７】
本発明の他の形態の手段によれば、前記発振制御電圧（ＶＴｕｎｅ）に対して前記発振周波数制御回路（２）の前記複数の単位制御回路（２＿１、２＿２、２＿３…２＿Ｎ）の複数の電界効果トランジスタ（ＭＮ１）がオンとなる前記発振制御電圧（ＶＴＵＮＥ）のレベルが互いに異なっている。従って、発振制御電圧（ＶＴＵＮＥ）に対する発振周波数の変化ゲイン（Ｋｖ）が高すぎとなることがなく、適切なレベルの変化ゲイン（Ｋｖ）にでき、ノイズ特性の良好なＲＦ信号処理を可能とする半導体集積回路を提供することができる。
【発明の効果】
【００２８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
【００２９】
すなわち、本発明によれば、標準的な半導体集積回路の製造プロセスで製造可能であり、ＬＣタンク回路のチューナブル容量（バラクタ）として高耐圧デバイスを不要とし、かつノイズ特性の良好な電圧制御発振回路を提供することができる。
【００３０】
また、本発明によれば、標準的な半導体集積回路の製造プロセスで製造可能であり、高耐圧デバイスを不要とし、かつノイズ特性の良好なＲＦ信号処理を可能とする半導体集積回路を提供することができる。
【発明を実施するための最良の形態】
【００３１】
≪電圧制御型発振回路（ＶＣＯ）の回路構成≫
図１は、第１の本発明の一つの実施形態による電圧制御型発振回路ＶＣＯの回路構成を示す図である。
【００３２】
図１に示した電圧制御型発振回路ＶＣＯの全ての回路素子は、ひとつのシリコン半導体チップ上に生成されている。この電圧制御型発振回路ＶＣＯは、発振用トランジスタ１＿１；１＿２と、前記電圧制御型発振回路ＶＣＯに印加される発振制御電圧ＶＴｕｎｅに応答して前記電圧制御型発振回路ＶＣＯの発振周波数を制御する発振周波数制御回路２とを含む。前記発振周波数制御回路２は、前記発振用トランジスタ１＿１；１＿２と接続されている。前記発振周波数制御回路２は、前記発振制御電圧ＶＴＵＮＥが印加される複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎを含む。前記単位制御回路２＿１、２＿２、２＿３…２＿Ｎのそれぞれは、ゲートが前記発振制御電圧ＶＴｕｎｅに応答する電界効果トランジスタＭＮ１と、前記電界効果トランジスタＭＮ１のドレイン・ソースの一方と他方とにそれぞれ接続された第１の容量Ｃ１と第２の容量Ｃ２とを含む。前記発振周波数制御回路２の前記複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎのそれぞれは前記電界効果トランジスタＭＮ１が前記発振制御電圧ＶＴＵＮＥに応答してオン状態となることにより、前記第１の容量Ｃ１と前記第２の容量Ｃ２とを前記発振周波数の決定に関与させる。前記発振周波数制御回路２の前記複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎのそれぞれは前記電界効果トランジスタＭＮ１が前記発振制御電圧ＶＴＵＮＥに応答してオフ状態となることにより、前記第１の容量Ｃ１と前記第２の容量Ｃ２との前記発振周波数の決定への関与を実質的に中止する。前記発振周波数制御回路２の前記複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎの複数の電界効果トランジスタＭＮ１のそれぞれは、前記発振制御電圧ＶＴＵＮＥの異なるレベルでターンオンするように設定されている。
【００３３】
図１に示した実施形態では、前記発振周波数制御回路２の前記複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎのそれぞれでは前記電界効果トランジスタＭＮ１の前記ドレインと前記ソースとに印加される基準電位のレベルがＶＲＥＦ１、ＶＲＥＦ2、ＶＲＥＦ3…ＶＲＥＦNと異なっている。図１に示した形態は、前記発振用トランジスタ１＿１；１＿２に接続された発振用インダクタ３（Ｌ）をさらに含む。図１に示した形態では、前記発振用トランジスタ１＿１；１＿２は入力と出力とが交差接続された交差接続トランジスタ対ＱＮ１、ＱＮ２；ＱＰ１、ＱＰ２を含む。交差接続トランジスタ対ＱＮ１、ＱＮ２はＮチャンネルＭＯＳＦＥＴであり、交差接続トランジスタ対ＰチャンネルＭＯＳＦＥＴである。これらの交差接続の発振用トランジスタ１＿１；１＿２は発振用ＬＣタンク回路の寄生抵抗を打ち消すための負性抵抗を生成する。
【００３４】
図１に示した実施形態は、バンド選択信号ＶＢＳＬに応答して例えば２５６個の複数の発振周波数バンドから選択されたひとつの発振周波数バンド中に前記発振周波数の周波数を粗調整するバンド選択回路４をさらに含む。図１に示した形態では、前記バンド選択回路４は複数の単位選択回路を含む。前記単位選択回路のそれぞれは、ゲートが前記バンド選択信号ＶＢＳＬに応答する他の電界効果トランジスタＭＮ２と、前記他の電界効果トランジスタＭＮ２のドレイン・ソースの一方と他方とにそれぞれ接続された第３の容量Ｃ３と第４の容量Ｃ４とを含む。前記他の電界効果トランジスタＭＮ２のゲートとドレイン・ソースとは前記バンド選択信号ＶＢＳＬに応答して互いに逆位相で駆動される。図１に示したより具体的な形態は、前記電圧制御型発振回路ＶＣＯの動作電流として所定の電流を供給する電流源５が前記電圧制御型発振回路ＶＣＯに接続されている。図１に示したより具体的な形態は、前記電圧制御型発振回路ＶＣＯの動作電圧として所定の電圧を供給する電圧源６が前記電圧制御型発振回路ＶＣＯに接続されている。
【００３５】
≪電圧制御型発振回路（ＶＣＯ）の回路動作≫
図１に示した電圧制御型発振回路ＶＣＯは、下記のように動作する。
【００３６】
まず、バンド選択回路４の例えば２５６個の複数の単位選択回路では他の電界効果トランジスタＭＮ２のドレイン・ソースに接続された容量Ｃ３、Ｃ４の値の重み付けがなされている。従って、バンド選択回路４の例えば２５６個の複数の単位選択回路から、ひとつの単位選択回路にのみローレベルのバンド選択信号ＶＢＳＬが印加される。すると、この選択されたひとつの単位選択回路のインバータのハイレベル出力によって他の電界効果トランジスタＭＮ２はオン状態となる。ただし、他の電界効果トランジスタＭＮ２のソースとドイレンとには抵抗を介して同一のローレベルのバンド選択信号ＶＢＳＬが印加されている。従って、他の電界効果トランジスタＭＮ２のドレイン・ソース経路にはＤＣ電流は流れない。他の電界効果トランジスタＭＮ２がオン状態となると、容量Ｃ３、Ｃ４を介して供給されるＡＣ信号に対するＭＮ２のドレイン・ソース間インピーダンスが大幅に低下すると言うＡＣ動作となることに注目されたい。従って、タンク回路３のコイルＬの値と、この選択されたひとつの単位選択回路の重み付けがなされている容量Ｃ３、Ｃ４の値とに従って、例えば２５６個の複数の発振周波数バンドから選択されたひとつの発振周波数バンドに粗調整される。このバンドの粗調整の後に、希望する発振周波数への正確なチューニングが行われる。この正確なチューニングのために、前記発振周波数制御回路２は、前記発振用トランジスタ１＿１；１＿２と接続されている。前記発振周波数制御回路２は、前記発振制御電圧ＶＴＵＮＥが印加される複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎを含んでいる。前記単位制御回路２＿１、２＿２、２＿３…２＿Ｎのそれぞれは、ゲートが前記発振制御電圧ＶＴｕｎｅに応答する電界効果トランジスタＭＮ１と、前記電界効果トランジスタＭＮ１のドレイン・ソースの一方と他方とにそれぞれ接続された第１の容量Ｃ１と第２の容量Ｃ２とを含む。前記発振周波数制御回路２の前記複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎのそれぞれは前記電界効果トランジスタＭＮ１が前記発振制御電圧ＶＴＵＮＥに応答してオン状態となることにより、前記第１の容量Ｃ１と前記第２の容量Ｃ２とを前記発振周波数の決定に関与させる。前記発振周波数制御回路２の前記複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎのそれぞれは前記電界効果トランジスタＭＮ１が前記発振制御電圧ＶＴＵＮＥに応答してオフ状態となることにより、前記第１の容量Ｃ１と前記第２の容量Ｃ２との前記発振周波数の決定への関与を実質的に中止する。前記発振周波数制御回路２の前記複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎの複数の電界効果トランジスタＭＮ１のそれぞれは、前記発振制御電圧ＶＴＵＮＥの異なるレベルでターンオンするように設定されている。尚、複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎのそれぞれにおいても、電界効果トランジスタＭＮ１のドレイン・ソース経路にはＤＣ電流は流れないことと、電界効果トランジスタＭＮ１がオン状態となると、容量Ｃ１、Ｃ２を介して供給されるＡＣ信号に対するＭＮ２のドレイン・ソース間インピーダンスが大幅に低下すると言うＡＣ動作となることに注目されたい。前記発振周波数制御回路２の前記複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎのそれぞれでは前記電界効果トランジスタＭＮ１の前記ドレインと前記ソースとに印加される基準電位のレベルがＶＲＥＦ１、ＶＲＥＦ2、ＶＲＥＦ3…ＶＲＥＦNと異なっている。具体的な一例として、ＶＲＥＦ１は０．４ボルト、ＶＲＥＦ2は０．２ボルト、ＶＲＥＦ3は０．２ボルト、ＶＲＥＦ4は０．２ボルト、ＶＲＥＦN＝ＶＲＥＦ4は０．２ボルトとなっている。
【００３７】
図２は、図１に示した電圧制御発振回路ＶＣＯの前記発振周波数制御回路２の前記複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎの前記発振制御電圧ＶＴＵＮＥへの応答動作を説明するための図である。尚、この図２では、特に制限されるわけではないが、ＤＣＳ１８００ＭＨｚ（正確には１７１０〜１７８５ＭＨｚの周波数帯域で使用されるＤＣＳ帯域）の中のひとつの周波数バンドにおけるチューニング動作である。尚、ＤＣＳは、Ｄｉｇｉｔａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍの略である。また、前記発振周波数制御回路２の前記複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎの複数の電界効果トランジスタＭＮ１のゲート・スレッシュホールド電圧Ｖｔｈは約０．４ボルトとなっている。一つ目の単位制御回路２＿１での電界効果トランジスタＭＮ１のドレイン・ソースには、それぞれ抵抗を介して０．４ボルトの基準電圧ＶＲＥＦ１が印加されている。従って、発振制御電圧ＶＴＵＮＥが０．８ボルト未満では、一つ目の単位制御回路２＿１での電界効果トランジスタＭＮ１からＮ個（５個）目の単位制御回路２＿Ｎ、２＿５での電界効果トランジスタＭＮ１の全てがオフ状態となっている。従って、一つ目の単位制御回路２＿１からＮ個（５個）目の単位制御回路２＿Ｎ、２＿５までのすべてで前記第１の容量（Ｃ１）と前記第２の容量（Ｃ２）とは前記発振周波数の決定に関与していない。一方、発振制御電圧ＶＴＵＮＥが０．８ボルトを超えると、一番低い基準電圧ＶＲＥＦ１が供給されている一つ目の単位制御回路２＿１での電界効果トランジスタＭＮ１が、オフ状態からオン状態に移行し始める。すると、一つ目の単位制御回路２＿１での前記第１の容量（Ｃ１）と前記第２の容量（Ｃ２）とは前記発振周波数の決定に関与し始める。この関与の程度は、電界効果トランジスタＭＮ１の導通度に比例する。従って、発振制御電圧ＶＴＵＮＥによって電界効果トランジスタＭＮ１の導通度が増加すると発振周波数は低下し始める。これは良く知られているように、電圧制御発振回路の発振周波数ｆ０が、ｆ０＝１／２π（ＬＣ）１／２で与えられるからであるからである。尚、ＬとＣとはそれぞれタンク回路のインダクタンスと容量とである。さらに発振制御電圧ＶＴＵＮＥが１．０ボルトを超えると、基準電圧ＶＲＥＦ１＋ＶＲＥＦ2＝０．６ボルトが印加されている二つ目の単位制御回路２＿２での電界効果トランジスタＭＮ１が、オフ状態からオン状態に移行し始める。すると、二つ目の単位制御回路２＿２でも電界効果トランジスタＭＮ１の導通度の増加によって発振周波数が低下し始める。さらに発振制御電圧ＶＴＵＮＥが１．２ボルトを超えると、基準電圧ＶＲＥＦ１＋ＶＲＥＦ2＋ＶＲＥＦ３＝０．８ボルトが印加されている三つ目の単位制御回路２＿３での電界効果トランジスタＭＮ１が、オフ状態からオン状態に移行し始める。すると、三つ目の単位制御回路２＿３でも電界効果トランジスタＭＮ１の導通度の増加によって発振周波数が低下し始める。さらに発振制御電圧ＶＴＵＮＥが１．４ボルトを超えると、基準電圧ＶＲＥＦ１＋ＶＲＥＦ2＋ＶＲＥＦ３＋ＶＲＥＦ４＝１．０ボルトが印加されている四つ目の単位制御回路２＿４での電界効果トランジスタＭＮ１が、オフ状態からオン状態に移行し始める。すると、四つ目の単位制御回路２＿４でも電界効果トランジスタＭＮ１の導通度の増加によって発振周波数が低下し始める。最後に発振制御電圧ＶＴＵＮＥが１．６ボルトを超えると、基準電圧ＶＲＥＦ１＋ＶＲＥＦ2＋ＶＲＥＦ３＋ＶＲＥＦ４＋ＶＲＥＦ５＝１．２ボルトが印加されている五つ目の単位制御回路２＿５（２＿Ｎ）での電界効果トランジスタＭＮ１が、オフ状態からオン状態に移行し始める。すると、五つ目の単位制御回路２＿５（２＿Ｎ）でも電界効果トランジスタＭＮ１の導通度の増加によって発振周波数が低下し始める。これらの５個（Ｎ個）の単位制御回路２＿１、２＿２、２＿３…２＿Ｎが並列に接続されているので、並列の総合特性は図２の太い実線＿Ｔｏａｔｌに示すようになる。この並列の総合特性によって発振制御電圧ＶＴＵＮＥが０．８ボルトから２．６ボルトまで変化することによって、発振周波数は１７７６ＭＨｚから１７４７ＭＨｚまで徐々に変化することが理解できる。かくして発振制御電圧ＶＴＵＮＥに対する発振周波数の変化ゲイン（Ｋｖ）を適切なレベルとすることができ、ノイズ特性を改善できる。
【００３８】
≪その他の実施形態の電圧制御型発振回路≫
尚、基準電位ＶＲＥＦ１、ＶＲＥＦ2、ＶＲＥＦ3…ＶＲＥＦNを発生する基準電圧発生回路からの雑音が問題となる場合には、これら基準電圧発生回路の出力と単位制御回路２＿１、２＿２、２＿３…２＿Ｎの電界効果トランジスタＭＮ１のドレイン・ソースとの間にＲＣローパスフィルタを接続されることが推奨される。また、単位制御回路２＿１、２＿２、２＿３…２＿Ｎの電界効果トランジスタＭＮ１のゲート・スレッシュホールド電圧Ｖｔｈのバラツキが問題となる場合には、基準電位ＶＲＥＦ１、ＶＲＥＦ2、ＶＲＥＦ3…ＶＲＥＦNを発生する基準電圧発生回路にＶｔｈのバラツキを補償する回路を採用することが推奨される。
【００３９】
図３は、本発明の他の実施形態によるコルピッツ型の電圧制御発振回路の回路構成を示す図である。図３の電圧制御発振回路は、交差接続トランジスタ対ではなく、本質的に１つの発振トランジスタ１＿１；Ｑ１０により構成されている。この発振トランジスタ１＿１；Ｑ１０には半導体チップ中に形成された抵抗Ｒ５、Ｒ６、容量Ｃ５、Ｃ６か接続されるとともに、半導体チップ外部で発振用の水晶振動子Ｘｔａｌが接続されている。これによって、コルピッツ型発振回路が構成されている。半導体チップ内部には、図１の前記発振周波数制御回路２の前記複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎと全く同一の回路を含んでいる。従って、外部端子１４に供給される発振制御電圧ＶＴＵＮＥに従って、コルピッツ型の電圧制御発振回路の発振周波数を徐々に変化させることができる。
【００４０】
図４は、本発明の他の実施形態による電圧制御発振回路の回路構成を示す図である。図１の実施形態との相違は、発振周波数制御回路２の複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎ中の複数の電界効果トランジスタＭＮ１のドレイン・ソースに同一の基準電位ＶＲＥＦ１が印加される点である。さらに、発振制御電圧ＶＴＵＮＥに応答する複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎ中の複数の電界効果トランジスタＭＮ１のゲート電圧に、レベル差が与えられている。一つ目の単位制御回路２＿１の電界効果トランジスタＭＮ１のゲート電圧が一番高く、最後のＮ個目の単位制御回路２＿Ｎの電界効果トランジスタＭＮ１のゲート電圧が一番低くなる。図４の電圧制御発振回路の回路動作は基本的には図１と同様となる。
【００４１】
≪ローノイズ特性のＲＦ送受信信号処理を行う半導体集積回路≫
図５は図１もしくは図４の電圧制御発振回路と図３のコルピッツ型の電圧制御発振回路とをひとつの半導体チップに内蔵したＲＦ  ＩＣの回路図である。ＲＦ  ＩＣのひとつの半導体チップには、３つのサブユニット３００、３０１、３０２を含んでいる。図５には、携帯電話端末機器の送受信用のアンテナ１００と、フロントエンドモジュール２００も示されている。フロントエンドモジュール２００は、アンテナスイッチ２０１（ＡＮＴ＿ＳＷ）と送信用ＲＦ電力増幅器２０３とを含んでいる。
【００４２】
サブユニット３００内部ではシステム基準クロック発振器３１４（ＤＣＸＯ）には図３のコルピッツ型の電圧制御発振回路が使用され、サブユニット３００内部ではＲＦ発振器３０４（ＲＦＶＣＯ）には図１もしくは図４の電圧制御発振回路が使用されて、ＲＦ送信信号アナログ信号処理サブユニット３０２（ＴＸ  ＳＰＵ）内部では送信用発振器ＴＸＶＣＯには図１もしくは図４の電圧制御発振回路が使用されている。その結果、図５に示されたＲＦ  ＩＣは全体として、標準的な半導体集積回路の製造プロセスで製造可能であり、高耐圧デバイスを不要とし、かつＲＦ送受信の信号処理のノイズ特性を良好とすることができる。
【００４３】
図５において、集積回路ＲＦ  ＩＣの外部の水晶振動子５０１（Ｘｔａｌ）によって発振周波数が安定に維持されたシステム基準クロック発振器３１４（ＤＣＸＯ）のシステム基準クロック信号ＳｙｓＣＬｋが印加された周波数シンセサイザ３０３はＲＦ発振器３０４（ＲＦＶＣＯ）の周波数も安定に維持する。ＲＦ発振器３０４（ＲＦＶＣＯ）のＲＦ出力が分周器３０５（１／Ｍ）に供給されることにより、分周器３０５（１／Ｍ）の出力からＲＦ信号ΦＲＦが得られる。ＲＦ信号ΦＲＦは、ＲＦアナログ信号処理集積回路ＲＦ  ＩＣ内部のＲＦ受信信号アナログ信号処理サブユニット３０１（ＲＸ  ＳＰＵ）とＲＦ送信信号アナログ信号処理サブユニット３０２（ＴＸ  ＳＰＵ）とに供給される。
【００４４】
受信状態に設定されたタイムスロットでは、フロントエンドモジュール２００（ＦＥＭ）のアンテナスイッチ２０１（ＡＮＴ＿ＳＷ）は上側に接続される。従って、アンテナ１００で受信されたＲＦ受信信号は、例えば表面弾性波デバイスによる受信フィルタ２０２（ＳＡＷ）を介してＲＦ受信信号アナログ信号処理サブユニット３０１（ＲＸ  ＳＰＵ）のローノイズアンプ３０１１（ＬＮＡ）の入力に供給される。このローノイズアンプ３０１１（ＬＮＡ）のＲＦ増幅出力信号は、受信ミキサー３０１２を構成する二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑの一方の入力に供給される。二つの混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿Ｑの他方の入力には、分周器３０５（１／Ｍ）からのＲＦ信号ΦＲＦに基づいて９０°位相器３０１４（９０Ｄｅｇ）で形成された９０°位相を有するふたつのＲＦ受信キャリア信号が供給される。その結果、受信ミキサー３０１２の混合回路ＲＸ−ＭＩＸ＿Ｉ、ＲＸ−ＭＩＸ＿ＱではＲＦ受信信号周波数からベースバンド信号周波数へのダイレクトダウン周波数コンバージョンが実行されて、出力から受信アナログベースバンド信号ＲｘＡＢＩ、ＲｘＡＢＱが得られる。この受信アナログベースバンド信号ＲｘＡＢＩ、ＲｘＡＢＱは受信タイムスロット設定で利得が調整された可変利得アンプ３０１４、３０１５で増幅された後、ＲＦ  ＩＣのチップ内のＡ／Ｄ変換器によりデジタル信号に変換される。このデジタル受信信号は、図示されていないベースバンド信号処理ＬＳＩへ供給される。
【００４５】
送信状態に設定されたタイムスロットでは、図示されていないベースバンド信号処理ＬＳＩからデジタル送信信号がＲＦ  ＩＣに供給される。ＲＦ  ＩＣ内部の図示されていないＤ／Ａ変換器の出力からアナログベースバンド送信信号ＴｘＡＢＩ、ＴｘＡＢＱが送信ミキサー３０２１の二つの混合回路ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑの一方の入力に供給される。分周器３０５（１／Ｍ）の出力からのＲＦ信号ΦＲＦが他の分周器３０２２（１／Ｎ）で分周されることにより、約８０ＭＨｚの中間周波数（以下、ＩＦと称す）の信号ΦＩＦが得られる。このＩＦ信号ΦＩＦに基づいて９０°位相器３０２３（９０Ｄｅｇ）で形成された９０°位相を有するふたつのＩＦ送信キャリア信号が二つの混合回路ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑの他方の入力に供給される。その結果、送信ミキサー３０２１の混合回路ＴＸ−ＭＩＸ＿Ｉ、ＴＸ−ＭＩＸ＿Ｑではアナログベースバンド送信信号の周波数からＩＦ送信信号への周波数アップコンバージョンが実行され、加算器３０３３からベクトル合成されたひとつのＩＦ送信信号が得られる。加算器３０３３からのＩＦ送信信号はＲＦ送信信号アナログ信号処理サブユニット３０２（ＴＸ  ＳＰＵ）の位相変調成分の送信のためのＰＭループ回路３０２２（ＰＭ  ＬＰ）を構成する位相比較器ＰＣの一方の入力に供給されている。ＰＭループ回路３０２２（ＰＭ  ＬＰ）では、位相比較器ＰＣの出力はチャージポンプＣＰとローパスフィルタＬＦとを介して送信用発振器ＴＸＶＣＯの制御入力に伝達される。送信用発振器ＴＸＶＣＯの出力はＰＭループ用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの入力に供給されることにより、ＤＷＮ＿ＭＩＸ＿ＰＭの出力のＩＦ送信位相帰還信号が得られる。送信タイムスロットがＧＳＭ方式の時には、このＩＦ送信位相帰還信号がスイッチＳＷ＿１を介してＰＭループ回路３０２２（ＰＭ  ＬＰ）を構成する位相比較器ＰＣの他方の入力に供給される。この結果、送信用ＲＦ電力増幅器２０３の出力の送信パワー信号はＧＳＭ方式の正確な位相変調情報を含むようになる。一方、送信タイムスロットがＧＳＭ方式の時は、ＲＦアナログ信号処理集積回路３００内部のランプ信号Ｄ／Ａ変換器３０９（Ｒａｍｐ  ＤＡＣ）の出力電圧ＶｒａｍｐがスイッチＳＷ２を介して１０ＭＨｚフィルタ３１５に供給される。このフィルタ３１５からの自動パワー制御電圧Ｖａｐｃによる電源電圧制御もしくはバイアス電圧制御によって送信用ＲＦ電力増幅器２０３の増幅ゲインは基地局と携帯通信端末装置との距離に比例して設定される。
【００４６】
一方、送信タイムスロットがＥＤＧＥ方式の時は、加算器３０３３からＩＦ送信信号は位相変調情報だけではなく振幅変調情報も含むことになる。従って、この時には、加算器３０３３からＩＦ送信信号はＰＭループ回路３０２２（ＰＭ  ＬＰ）を構成する位相比較器ＰＣの一方の入力に供給されだけではなく、ＡＭループ回路３０２３（ＡＭ  ＬＰ）を構成する振幅比較器ＡＣの一方の入力に供給される。この時には、位相比較器ＰＣの他方の入力には、送信用発振器ＴＸＶＣＯの出力がＰＭループ用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＰＭの入力に供給されるのではない。むしろ、送信用ＲＦ電力増幅器２０３の送信パワーに関係する情報が、パワー検出器ＰＤＥＴ、可変利得回路ＭＶＧＡ、ＡＭループ用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＡＭを介して位相比較器ＰＣの他方の入力に供給されることとなる。また、ＡＭループ回路３０２３（ＡＭ  ＬＰ）を構成する振幅比較器ＡＣの他方の入力にも、送信用ＲＦ電力増幅器２０３の送信パワーに関係する情報がパワー検出器ＰＤＥＴ、可変利得回路ＭＶＧＡ、ＡＭループ用周波数ダウンミキサーＤＷＮ＿ＭＩＸ＿ＡＭを介して供給されることとなる。ＡＭループ回路３０２３（ＡＭ  ＬＰ）では、振幅比較器ＡＣの出力はローパスフィルタＬＦ、可変利得回路ＩＶＧＡ、電圧・電流変換器Ｖ／Ｉ、チャージポンプＣＰ、スイッチＷＳ２を介して１０ＭＨｚフィルタ３１５に供給される。この結果、まずＰＭループ回路３０２２（ＰＭ  ＬＰ）によって、送信用発振器ＴＸＶＣＯのＲＦ発振出力信号を増幅する送信用ＲＦ電力増幅器２０３の出力の送信パワー信号はＥＤＧＥ方式の正確な位相変調情報を含むようになる。さらに、ＡＭループ回路３０２３（ＡＭ  ＬＰ）によって、送信用ＲＦ電力増幅器２０３の出力の送信パワー信号はＥＤＧＥ方式の正確な振幅変調情報を含むようになる。
【００４７】
尚、送信用ＲＦ電力増幅器２０３の送信パワーを検出するパワー検出器ＰＤＥＴとしては、ＲＦ電力増幅器２０３の送信パワーを電磁気的もしくは容量的に検出するカップラー形検出器を採用することができる。このパワー検出器ＰＤＥＴとしては、それ以外に、カレントセンス形検出器も採用することができる。このカレントセンス形検出器は、ＲＦ電力増幅器２０３の最終段パワー増幅素子のＤＣ・ＡＣ動作電流に比例する小さな検出ＤＣ・ＡＣ動作電流を検出増幅素子に流すものである。
【００４８】
図５のＲＦアナログ信号処理集積回路３００では、ランプ信号Ｄ／Ａ変換器３０９（Ｒａｍｐ  ＤＡＣ）の出力Ｖｒａｍｐに応答するＡＭループ回路３０２３（ＡＭ  ＬＰ）の二つの可変利得回路ＭＶＧＡ、ＩＶＧＡの利得は逆方向となるように、制御回路３１４（ＣＮＴＬ）が二つの制御信号を生成している。すなわち、出力Ｖｒａｍｐに応答して可変利得回路ＭＶＧＡの利得が減少する時は、可変利得回路ＩＶＧＡの利得が増加することで、二つの可変利得回路ＭＶＧＡ、ＩＶＧＡの利得の和がほぼ一定となる。この結果、ＡＭループ回路３０２３のオープンループ周波数特性での位相余裕が出力Ｖｒａｍｐに応答して著しく小さくなることを軽減している。
【００４９】
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【００５０】
例えば、図１の実施形態において、発振用トランジスタ１＿１のＮチャンネルＭＯＳＦＥＴによる交差接続トランジスタ対ＱＮ１、ＱＮ２は、シリコンの電界効果トランジスタ以外のＧａＡｓやＩｎＰ等の化合物半導体のＭＥＳＦＥＴやＨＥＭＴのＮチャンネルの電界効果トランジスタでも良い。さらに、ＮチャンネルＭＯＳＦＥＴによる交差接続トランジスタ対ＱＮ１、ＱＮ２は、ＳｉＧｅのＮＰＮ超高周波バイポーラトランジスタにも置換可能である。また、発振用トランジスタ１＿２のＰチャンネルＭＯＳＦＥＴによる交差接続トランジスタ対ＱＰ１、ＱＰ２は、シリコンの電界効果トランジスタ以外のＧａＡｓやＩｎＰ等の化合物半導体のＭＥＳＦＥＴやＨＥＭＴのＰチャンネルの電界効果トランジスタでも良い。さらに、ＰチャンネルＭＯＳＦＥＴによる交差接続トランジスタ対ＱＰ１、ＱＰ２は、ＳｉＧｅのＰＮＰ超高周波バイポーラトランジスタに置換可能である。また、発振周波数制御回路２の複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎのそれぞれの電界効果トランジスタＭＮ１は、シリコンの電界効果トランジスタ以外のＧａＡｓやＩｎＰ等の化合物半導体のＭＥＳＦＥＴやＨＥＭＴの電界効果トランジスタでも良い。
【図面の簡単な説明】
【００５１】
【図１】図１は、第１の本発明の一つの実施形態による電圧制御型発振回路ＶＣＯの回路構成を示す図である。
【図２】図２は、図１に示した電圧制御発振回路ＶＣＯの発振周波数制御回路２の複数の単位制御回路２＿１、２＿２、２＿３…２＿Ｎの前記発振制御電圧ＶＴＵＮＥへの応答動作を説明するための図である。
【図３】図３は、本発明の他の実施形態によるコルピッツ型の電圧制御発振回路の回路構成を示す図である。
【図４】図４は、本発明の他の実施形態による電圧制御発振回路の回路構成を示す図である。
【図５】図５は図１もしくは図４の電圧制御発振回路と図３のコルピッツ型の電圧制御発振回路とをひとつの半導体チップに内蔵したＲＦ  ＩＣの回路図である。
【符号の説明】
【００５２】
ＶＣＯ  電圧制御型発振回路
１＿１；１＿２  発振用トランジスタ
２  発振周波数制御回路
２＿１、２＿２、２＿３…２＿Ｎ  単位制御回路
３  発振用インダクタ
４  バンド選択回路
ＶＢＳＬ  ハンド選択信号
ＶＴＵＮＥ  発振制御電圧
５  電流源
６  電圧源
【図１】
2007158750.tif 000003
【図２】
2007158750.tif 000004
【図３】
2007158750.tif 000005
【図４】
2007158750.tif 000006
【図５】
2007158750.tif 000007