(57)【要約】【課題】多段化したＦＥＴのゲート幅を各々のＦＥＴに入力される電力に応じて個別に制御することによって、アイソレーション特性の劣化を招くことなく最大入力電力を向上させることの可能な高周波用スイッチ回路を提供すること。【解決手段】多段化したＦＥＴのうち、高周波信号入力側のＦＥＴの電流容量を高周波信号出力側のＦＥＴの電流容量よりも大きくすることにより最大入力電力を向上させるとともに、高周波信号出力側のＦＥＴのゲート幅を小さくすることによりアイソレーション特性の劣化を防ぐ。【選択図】図１
2007243410.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号を入出力する複数の高周波入出力端子と、前記高周波入出力端子間に配置された複数個の半導体スイッチ部とを備えた高周波用スイッチ回路であって、
前記複数個の半導体スイッチ部はそれぞれ複数のトランジスタが多段に接続された構成であることを特徴とし、前記複数のトランジスタのうち高周波信号入力側のトランジスタの電流容量値が高周波信号出力側のトランジスタの電流容量値より大きいことを特長とする高周波用スイッチ回路。
【請求項２】
前記半導体スイッチ部が複数の電界効果型トランジスタのドレイン及びソースの直列接続からなることを特徴とした請求項１記載の高周波用スイッチ回路。
【請求項３】
前記複数の電界効果型トランジスタにおいて、高周波信号入力側の電界効果型トランジスタのゲート幅が高周波信号出力側の電界効果型トランジスタのゲート幅より大きいことを特長とする請求項２記載の高周波用スイッチ回路。
【請求項４】
前記複数の電界効果型トランジスタにおいて、高周波信号入力側の電界効果型トランジスタの閾値電圧と前記高周波信号入力側の電界効果型トランジスタをオン状態とした際のゲート、ソース間電圧との差異が、高周波信号出力側の電界効果型トランジスタの閾値電圧と前記高周波信号出力側の電界効果型トランジスタをオン状態とした際のゲート、ソース間電圧との差異よりも大きなことを特徴とする請求項２記載の高周波用スイッチ回路。
【請求項５】
前記複数の電界効果型トランジスタにおいて、高周波信号入力側の電界効果型トランジスタに印加するゲート、ソース間電圧が高周波信号出力側の電界効果型トランジスタに印加するゲート、ソース間電圧より大きいことを特徴とする請求項２記載の高周波用スイッチ回路。
【請求項６】
高周波信号入力側の電界効果型トランジスタのゲート幅と高周波信号出力側の電界効果型トランジスタのゲート幅が異なる半導体スイッチ部を有することを特徴とする高周波用スイッチ回路であって、前記複数個の半導体スイッチ部が対称の構成を持つことを特徴とする請求項２記載の高周波用スイッチ回路。
【請求項７】
請求項１〜６記載のいずれかの項に記載の高周波用スイッチ回路を半導体基板上に集積化したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は移動体通信機器等の無線装置に関し、特に送受信信号を切り替える高周波用スイッチ回路に関するものである。
【背景技術】
【０００２】
以下従来の高周波用スイッチ回路の一つであるＳＰＤＴ（Ｓｉｎｇｌｅ−Ｐｏｌｅ  Ｄｏｕｂｌｅ−Ｔｈｒｏｗ）スイッチについて図６を用いて説明する。
【０００３】
図６の高周波用スイッチ回路において、１０１はアンテナ端子、１０２は受信端子、１０３は送信端子、１０６〜１０９はデプレッション型電界効果型トランジスタ（以下ＦＥＴと呼ぶ）、１０４、１０５は１０６〜１０９のＦＥＴのオン状態／オフ状態を制御するためにＨｉｇｈ／Ｌｏｗの電圧をゲート端子に与えるために配置されたコントロール端子、１１０〜１１３はゲート抵抗、１１４〜１１７は１０６〜１０９の各ＦＥＴのドレイン電圧とソース電位とをほぼ同電位にするために配置された電位固定用抵抗である。
【０００４】
図６における高周波用スイッチ回路においては、例えばコントロール端子１０４にＨｉｇｈの電圧を印加し、コントロール端子１０５にＬｏｗの電圧を印加した場合、ＦＥＴ１１４、１１５がオン状態、ＦＥＴ１１６、１１７がオフ状態となることにより、アンテナ端子１０１から受信端子１０２の経路がオン状態、アンテナ端子１０１から送信端子１０３の経路がオフ状態となる。
【０００５】
逆に、コントロール端子１０５にＨｉｇｈの電圧を印加し、コントロール端子１０４にＬｏｗの電圧を印加した場合、ＦＥＴ１１４、１１５がオフ状態、ＦＥＴ１１６、１１７がオン状態となることにより、アンテナ端子１０１から送信端子１０３の経路がオン状態、アンテナ端子１０１から受信端子１０２の経路がオフ状態となる。
【０００６】
一方、図６に示す高周波用スイッチ回路では、アンテナ端子１０１と受信端子１０２間ではＦＥＴ１１４とＦＥＴ１１５、アンテナ端子１０１と送信端子１０３間ではＦＥＴ１１６とＦＥＴ１１７とがそれぞれ２段に直列接続されており、高周波信号送信時に送信端子から入力された信号電圧はＦＥＴ１１４、１１５によって分圧される。したがって、大信号が入力された際においても、ＦＥＴ１１４、１１５はオフ状態を維持しやすい。その結果、多段のＦＥＴを配置することによりＦＥＴ１段の場合との比較において、優れた歪特性や高い入力飽和電力を得ることが可能となる。
【０００７】
また従来の技術における高周波用スイッチ回路においては、例えば特許文献１の図６記載のＳＰＤＴスイッチ回路のようにＦＥＴ１１４、１１５、１１６、１１７のゲート幅、閾値電圧、ゲート長など諸条件が同一のものが使用されている。
【特許文献１】特開２０００−２７７７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の技術における高周波用スイッチ回路においては以下のような課題があった。
１）高周波用スイッチ回路の最大入力電力がオン状態となるＦＥＴの電流容量値で決定する場合、最大入力電力を向上させるためにはゲート幅を大きくする必要があるが、多段化したＦＥＴのゲート幅が全て同じである場合には、ゲート幅を大きくするとＦＥＴがオフ状態となった際のソース、ドレイン間容量値が大きくなるためにアイソレーション特性が劣化してしまい、逆にアイソレーション特性を確保するためにゲート幅を小さくすると、最大入力電力が小さくなってしまう。
２）最大入力電力を向上させるためにゲート幅を大きくすると、半導体基板上に高周波用スイッチ回路を集積化した際のチップ面積が増大してしまう。
【０００９】
本発明は、このような従来技術の問題点を解決しようとするもので、多段化したＦＥＴのゲート幅を各々のＦＥＴに入力される電力に応じて個別に制御することによって、アイソレーション特性の劣化を招くことなく最大入力電力を向上させることの可能な高周波用スイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明における高周波用スイッチ回路は、多段化したＦＥＴのうち高周波信号入力側のＦＥＴの電流容量を高周波信号出力側のＦＥＴの電流容量よりも大きくすることにより最大入力電力を向上させるとともに、高周波信号出力側のＦＥＴのゲート幅を小さくすることによりアイソレーション特性の劣化を防ぐものである。以下詳細に説明する。
【００１１】
第一の発明の高周波用スイッチ回路は、高周波信号の送受信切り替えを行う高周波用スイッチの送信系の回路における発明であり、多段化したＦＥＴのゲート幅を全て同じとした際のゲート幅との比較において、高周波信号出力側のＦＥＴのゲート幅を小さくしたことを特徴としている。
【００１２】
換言すれば、直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成され、ある入力電力を通過させるために必要なゲート幅をＷｇ（ｘ）、高周波信号入力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのゲート幅をＷｇ（ｉ）としたとき、（数１）が成立することとしてもよい。
【００１３】
【数１】
2007243410.tif 000003
【００１４】
ＦＥＴのゲート幅とＦＥＴがオフ状態となった際のソース、ドレイン間容量値とは比例関係にあり、多段化したＦＥＴの直列接続からなるスイッチ部のオフ時の合成容量は（数２）で表されることから、高周波信号出力側のＦＥＴのゲート幅を小さくすることにより、オフ時の合成容量を小さくすることが可能となる。
【００１５】
【数２】
2007243410.tif 000004
【００１６】
なお、高周波信号入力側のＦＥＴに印加された高周波信号は、その全ての電力が高周波信号出力側のＦＥＴに印加されることはなく、各ＦＥＴを信号が通過する際にはａ）オン状態のＦＥＴの抵抗による電力消費、ｂ）半導体チップ、封止樹脂等を介して電力が漏洩する電力損失、により信号強度が低下するため、高周波信号出力端子に近づくにつれＦＥＴに印加される高周波信号の強度は低下する。したがって、高周波信号出力側のＦＥＴのゲート幅は高周波信号入力側のＦＥＴほど大きいゲート幅を用いる必要はなく、ａ）、ｂ）の効果により低下する信号強度に応じて高周波信号出力側のＦＥＴのゲート幅を小さくすることによって最大入力電力を低下させることなくアイソレーション特性を改善させることが可能となる。
【００１７】
ａ）に記載のオン状態のＦＥＴの抵抗により消費される電力については各ＦＥＴの抵抗値が高いほど大きくなり、ｂ）に記載の半導体チップ、封止樹脂等を介して漏洩する電力については使用周波数が高いほど顕著に現れるため、オン状態のＦＥＴの抵抗値が高くなるほど、また使用周波数が高くなるほど、出力側のＦＥＴのゲート幅を小さくすることが可能となり、アイソレーション特性の改善レベルが大きくなる。
【００１８】
第二の発明の高周波用スイッチ回路は、高周波信号の送受信切り替えを行う高周波用スイッチの送信系の回路における発明であり、多段化したＦＥＴのゲート幅を全て同じくした際のゲート幅との比較において、高周波信号入力側のＦＥＴのゲート幅を大きく、高周波信号出力側のＦＥＴのゲート幅を小さくしたことを特徴としている。
【００１９】
換言すれば、直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成され、高周波信号入力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのゲート幅をＷｇ（ｉ）としたとき、（数３）が成立することとしてもよい。なお、（数３）におけるＷｇ（ｘ）は（数１）におけるＷｇ（ｘ）と同じ値とする。
【００２０】
【数３】
2007243410.tif 000005
【００２１】
第二の発明の高周波用スイッチ回路においても、第一の発明と同様の効果が得られアイソレーション特性の改善が可能となる。また、ＦＥＴのゲート幅と電流容量とは比例関係にあり、入力電力（Pin）とＦＥＴの電流容量(Idss)との間には（数４）に示すような相関関係が見られるため、高周波信号入力側のＦＥＴにおいてゲート幅を大きくすることにより電流容量値が大きくなり、最大入力電力の向上が可能となる。
【００２２】
【数４】
2007243410.tif 000006
【００２３】
第三の発明の高周波用スイッチ回路は、高周波信号の送受信切り替えを行う高周波用スイッチの送信系の回路における発明であり、高周波信号入力側のＦＥＴの閾値電圧を高周波信号出力側のＦＥＴの閾値電圧より深くすることを特徴としている。
【００２４】
換言すれば、直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成され、高周波信号入力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴの閾値電圧をＶｔｈ（ｉ）としたとき、（数５）が成立することとしてもよい。
【００２５】
【数５】
2007243410.tif 000007
【００２６】
第三の発明の高周波用スイッチ回路においては、高周波信号入力側の閾値電圧を深くすることにより、高周波信号入力側のＦＥＴの電流容量を向上させることが可能となり、最大入力電力の向上が可能となる。また、ＦＥＴがオン状態となった際のオン抵抗が低減するため、挿入損失を低減させることが可能となる。
【００２７】
第四の発明の高周波用スイッチ回路は、高周波信号の送受信切り替えを行う高周波用スイッチの受信系の回路における発明であり、送信系と左右対称の構成を持ち、高周波信号入力側のＦＥＴのゲート幅を小さく、高周波信号出力側のＦＥＴのゲート幅を大きくしたことを特徴としている。
【００２８】
先述の通り、多段化したＦＥＴの直列接続からなるスイッチ部のオフ時の合成容量は（数２）で表されることから、各々のＦＥＴのゲート幅の総和が等しい時には、全ての電解効果型トランジスタのゲート幅が同一となる時にオフ時の合成容量が最大となる。例えば、各々のオフ時の容量がＣ０＋ａ、Ｃ０−ａである２つのＦＥＴが直列接続された場合、オフ時の合成容量は（数６）、（数７）に示す通りとなり、ａ2の項が０に近づく時、すなわち２つのＦＥＴのゲート幅が等しくオフ容量が等しい時に合成容量値が最も大きくなることが分かる。
【００２９】
【数６】
2007243410.tif 000008
【００３０】
【数７】
2007243410.tif 000009
【００３１】
このため、高周波信号入力側と高周波信号出力側とのゲート幅を変えることにより、各々のＦＥＴのゲート幅の和が等しい時には、オフ時の合成容量を低減させることが可能となる。すなわち同一チップサイズの設計においてアイソレーション特性の向上が可能となる。また、本発明における高周波用スイッチ回路においては送受信を行うアンテナ端子に対して送信系と受信系とが対称の構成を持つことから、本発明における高周波用スイッチ回路をＩＣ化した際に送信系と受信系との区別をする必要がなく、アンテナスイッチモジュール等のモジュール及び携帯通信端末の設計を行う上で、レイアウト上の自由度が減少してしまうという課題を回避することが可能となる。
【００３２】
なお、高周波信号入力側ではＦＥＴのゲート幅が小さくなることにより電流容量値が小さくなり受信系においては最大入力電力の低下を引き起こすが、一般的に高周波信号の送受信システムにおいて、受信系で入力される高周波信号の電力は送信系で入力される高周波信号の電力と比較して十分に低いため、この最大入力電力の低下が実使用上問題となることはない。
【００３３】
第五の発明は、半導体基板上に上記第一の発明の高周波用スイッチ回路を集積化したことを特徴とした半導体装置である。
【００３４】
第五の発明の半導体装置においては、第一の発明の高周波用スイッチ回路を用いることにより各ＦＥＴのゲート幅の総和を小さくすることが可能となるため、半導体基板上に集積化した際のチップ面積を小さくすることが可能となる。
【００３５】
第六の発明は、第一の発明から第四の発明の高周波用スイッチ回路のうち少なくとも一つを搭載したことを特徴とする無線通信端末である。
【発明の効果】
【００３６】
以上のように、本発明により以下のような効果が期待される。
１）無線通信装置の送信系において、最大入力電力の低下を招くことなくアイソレーショ    ン特性を改善させることが可能となる。
２）無線通信装置の送信系において、アイソレーション特性の劣化を招くことなく最大入    力電力を向上させることが可能となる。
３）無線通信装置の送信系において、最大入力電力を向上させ、かつ挿入損失を減少させ
ることが可能となる。
４）無線通信装置の受信系において、同一チップサイズの設計でアイソレーション特性を
向上させることが可能となる。
５）チップサイズの低減が可能となる。
【発明を実施するための最良の形態】
【００３７】
本発明に係る実施の一例を図１から図５を用いて以下詳細に説明する。
【００３８】
（第一の実施形態）
図１は、本発明の第一の実施形態に係る高周波用スイッチ回路の回路図である。
【００３９】
図１において、００１はアンテナ端子、００２は受信端子、００３は送信端子、００４、００５はＦＥＴのオン状態、オフ状態を制御するための電圧を印加するコントロール端子、００６〜００９はＦＥＴ、０１０〜０１３はゲート抵抗、０１４〜０１７は各ＦＥＴのドレイン及びソースの電位状態を固定するために配置された電位固定用抵抗である。この際、送信信号は送信端子００３より入力され、アンテナ端子００１より出力される。また受信信号はアンテナ端子００１より入力され、受信端子００２に出力される。なお、第一の実施形態における各ＦＥＴのゲート幅については、送信経路における送信端子００３側のＦＥＴ００９のゲート幅を９００μｍ、アンテナ端子００１側のＦＥＴ００８のゲート幅を８５４μｍ、受信経路のＦＥＴ００６、００７のゲート幅を９００μｍ、ＦＥＴ００９がオン状態となった際の抵抗値を５Ω、コントロール端子００４、００５に印加する電圧をそれぞれ０Ｖ、３Ｖとした。
【００４０】
第一の実施形態における高周波用スイッチ回路において、ＦＥＴ００９のゲート幅９００μｍで入力可能な最大電力を０．５Ｗとした場合、５０Ω系における入力電力の電流最大振幅（Ｉｍａｘ）は、（数８）により０．１４１４Ａとなる。
【００４１】
【数８】
2007243410.tif 000010
【００４２】
また、高周波信号入力側のＦＥＴ００９で消費される電力は（数９）により決定され、ＦＥＴ００９の抵抗値が５Ωである場合には０．０５Ｗが消費される。
【００４３】
【数９】
2007243410.tif 000011
【００４４】
したがって、高周波信号出力側のＦＥＴ００８に印加される電力は０．４５Ｗとなり、（数８）により、ＦＥＴ００８に入力される電力の電流最大振幅は０．１３４２Ａとなる。ゲート幅と電流容量値とは比例関係にあるため、以上の計算結果より、ＦＥＴ００８のゲート幅はＦＥＴ００９と比較して０．１３４２／０．１４１４倍、すなわち８５４μｍとしても入力可能な最大電力を低下させることはない。
【００４５】
図２は第一の実施形態におけるアイソレーション特性の計算結果である。
【００４６】
図２において、横軸は周波数を、縦軸はアイソレーション特性を表す。第一の実施形態においては、従来技術と比較して６ＧＨｚでのアイソレーション特性が約０．２２ｄＢ改善している。なお、従来技術におけるＦＥＴ００８、００９のゲート幅は共に９００μｍとし、比較を行っている。
【００４７】
以上の説明では、ＦＥＴ００８、００９のゲート幅については一例を示したが、上記の値に限定されるものではなく、直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたスイッチ回路において、ある入力電力を通過させるために必要なゲート幅をＷｇ（ｘ）、高周波信号入力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのゲート幅をＷｇ（ｉ）としたとき、Ｗｇ（ｉ）のいずれかがＷｇ（ｘ）より小さければよい。より好ましくは、次式（数１０）が成立することとしてもよく、さらに好ましくは、（数１１）が成立することとしてもよい。
【００４８】
【数１０】
2007243410.tif 000012
【００４９】
【数１１】
2007243410.tif 000013
【００５０】
以上に示すように、多段化したＦＥＴのゲート幅を全て同じくした際のゲート幅との比較において、高周波信号出力側のＦＥＴのゲート幅を高周波信号入力側のＦＥＴで消費される電力に応じて小さくすることによって、入力可能な最大電力を低減させることなく、アイソレーション特性を向上させることが可能となる。
【００５１】
（第二の実施形態）
第二の実施形態においても回路構成としては第一の実施形態と同様であり、図１に示す通りとなっているが、第一の実施形態とは構成要素のパラメータが異なっている。
【００５２】
第二の実施形態における各ＦＥＴのゲート幅については、送信経路における送信端子００３側のＦＥＴ００９のゲート幅を９２２μｍ、アンテナ端子００１側のＦＥＴ００８のゲート幅を８７５μｍ、受信経路のＦＥＴ００６、００７のゲート幅を共に９００μｍ、ＦＥＴ００９がオン状態となった際の抵抗値を５Ω、コントロール端子００４、００５に印加する電圧をそれぞれ０Ｖ、３Ｖとした。
【００５３】
第二の実施形態における高周波用スイッチ回路において、ＦＥＴ００６、００７のゲート幅９００μｍで入力可能な最大電力を０．５Ｗ（電流最大振幅：０．１４１４Ａ）とした場合、ＦＥＴ００９においてはゲート幅を９２２μｍと大きくしていることにより、入力可能な電流最大振幅は９２２／９００倍、すなわち０．１４１４（Ａ）×９２２／９００＝０．１４４９（Ａ）となり、（数８）により算出される入力電力は０．５２５Ｗとなり、０．５Ｗと比較して大きくすることが可能となる。
【００５４】
また、高周波信号入力側のＦＥＴ００９で消費される電力は（数９）により決定され、ＦＥＴ００９の抵抗値が５Ωである場合には０．０５２５Ｗが消費される。したがって、高周波信号出力側のＦＥＴ００８に印加される電力は０．４７２５Ｗとなり、（数８）により、ＦＥＴ００８に入力される電力の電流最大振幅は０．１３７５Ａとなる。ゲート幅と電流容量値とは比例関係にあるため、以上の計算結果より、ＦＥＴ００８のゲート幅はＦＥＴ００９と比較して０．１３７５／０．１４４９倍、すなわち８７５μｍとしても入力可能な最大電力を低下させることはない。
【００５５】
図３は第二の実施形態におけるアイソレーション特性の計算結果である。
【００５６】
第二の実施形態においては、従来技術と比較して６ＧＨｚでのアイソレーション特性の差異は約０．０２ｄＢであり、高周波信号入力側のＦＥＴのゲート幅を増大させたにも関わらず、従来技術とほぼ同等のアイソレーション特性を確保することが可能となる。
【００５７】
本実施形態においても、第一の実施形態と同様ＦＥＴ００８、００９のゲート幅については上記の値に限定されるものではない。直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたスイッチ回路において、第一の実施形態に示した入力電力を通過させるために必要なゲート幅をＷｇ（ｘ）、高周波信号入力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴのゲート幅をＷｇ（ｉ）としたとき、高周波信号入力側のＷｇ（ｉ）のいずれかがＷｇ（ｘ）より大きく、高周波信号出力側のＷｇ（ｉ）のいずれかがＷｇ（ｘ）より小さければよい。より好ましくは、次式（数１２）が成立することとしてもよい。
【００５８】
【数１２】
2007243410.tif 000014
【００５９】
（第三の実施形態）
第三の実施形態においても回路構成としては第一の実施形態と同様であり、図１に示す通りとなっているが、第一の実施形態及び第二の実施形態とは構成要素のパラメータが異なっている。
【００６０】
第三の実施形態においては、ＦＥＴ００６〜００９のゲート幅を６６０μｍとし、ＦＥＴ００６〜００８の閾値電圧を−０．６Ｖ、ＦＥＴ００９の閾値電圧を−０．８Ｖ、コントロール端子００４、００５に印加する電圧をそれぞれ０Ｖ、３Ｖとした。
【００６１】
図４は実測により得られたゲート幅６６０μｍのＦＥＴの電流容量値（Ｉｄｓｓ）とオン状態となったＦＥＴの抵抗値（Ｒｏｎ）の閾値電圧（Ｖｔｈ）依存性を表すグラフである。
【００６２】
図４により閾値電圧を−０．６Ｖとした際のＩｄｓｓは０．０７７Ａであり、電流最大振幅がＩｄｓｓとなる場合の電力は（数８）により０．１４８Ｗとなることから、ＦＥＴ００８と００９の閾値電圧を同じくし、−０．６Ｖとした際の入力可能な最大電力は０．１４８Ｗとなる。これに対して、閾値電圧−０．８Ｖ時のＩｄｓｓは０．１１１Ａであることから、高周波信号入力側のＦＥＴ００９の閾値電圧を−０．８Ｖとすることにより、最大入力電力の向上が可能となる。
【００６３】
第三の実施形態において入力電力を０．１６Ｗとした場合、高周波信号入力側のＦＥＴ００９で消費される電力は（数９）により決定され、また図４よりＦＥＴ００９の抵抗値は３．７Ωであることから、消費電力は０．０１２Ｗとなる。この場合、高周波信号出力側のＦＥＴ００８に入力される電力は０．１６（Ｗ）−０．０１２（Ｗ）＝０．１４８（Ｗ）となることから、ＦＥＴ００８の閾値電圧を−０．６Ｖとしても入力可能な最大電力を低下させることはない。
【００６４】
図５は第三の実施形態における挿入損失特性の計算結果である。
【００６５】
図５において、横軸は周波数を、縦軸は挿入損失特性を表す。第三の実施形態においては、従来技術と比較して６ＧＨｚでの挿入損失特性が約０．０４ｄＢ改善している。
【００６６】
本実施形態においても、第一及び第二の実施形態と同様ＦＥＴ００８、００９の閾値電圧については上記の値に限定されるものではなく、直列接続されたｎ個（ｎは２以上の整数）のＦＥＴによって構成されたスイッチ回路において、高周波信号入力端子側から数えてｉ番目（ｉは１以上ｎ以下の整数）のＦＥＴの閾値電圧をＶｔｈ（ｉ）としたとき、Ｖｔｈ（１）がＶｔｈ（２）〜Ｖｔｈ（ｎ）のいずれかよりも小さければよい。より好ましくは、次式（数１３）が成立することとしてもよく、さらに好ましくは、（数１４）が成立することとしてもよい。
【００６７】
【数１３】
2007243410.tif 000015
【００６８】
【数１４】
2007243410.tif 000016
【産業上の利用可能性】
【００６９】
以上説明したように、本発明は高周波用スイッチ回路において、アイソレーション特性の劣化を招くことなく最大入力電力を向上させることの可能な高周波用スイッチ回路を提供する点において有用である。
【図面の簡単な説明】
【００７０】
【図１】本発明の第一の実施形態における高周波用スイッチ回路の回路図
【図２】本発明の第一の実施形態におけるアイソレーション特性の計算結果を示すグラフ
【図３】本発明の第二の実施形態におけるアイソレーション特性の計算結果を示すグラフ
【図４】ＦＥＴの電流容量値（Ｉｄｓｓ）の閾値電圧（Ｖｔｈ）依存性及びオン状態のＦＥＴの抵抗値（Ｒｏｎ）の閾値電圧（Ｖｔｈ）依存性を表すグラフ
【図５】本発明の第三の実施形態における挿入損失特性の計算結果を示すグラフ
【図６】従来の高周波用スイッチ回路の回路図
【符号の説明】
【００７１】
００１  アンテナ素子
００２  受信端子
００３  送信端子
００４、００５  コントロール端子
００６〜００９  電界効果型トランジスタ（ＦＥＴ）
０１０〜０１３  ゲート抵抗
０１４〜０１７  電位固定用抵抗
【図１】
2007243410.tif 000017
【図２】
2007243410.tif 000018
【図３】
2007243410.tif 000019
【図４】
2007243410.tif 000020
【図５】
2007243410.tif 000021
【図６】
2007243410.tif 000022