(57)【要約】【課題】金属酸化物ナノ粒子に基づく不揮発性抵抗メモリセル、その製造方法、およびそのメモリセル配置を提供する。【解決手段】第１の導電性電極領域と、第２の導電性電極領域と、それらの間に配置されるメモリ領域とを含む不揮発性メモリが開示されている。メモリ領域は一つ以上の金属酸化物ナノ粒子を含み、該金属酸化物ナノ粒子は、接触位置を介して第１および第２の電極領域に接触して電気的に接続し、外部電圧が加えられた場合に双安定抵抗特性を発揮する。【選択図】図１
2007036256.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電性電極領域と、
第２の導電性電極領域と、
それらの間に配置されるメモリ領域とを備える不揮発性メモリセルであって、前記メモリ領域が一つ以上の金属酸化物ナノ粒子を備え、該金属酸化物ナノ粒子が、接触位置を介して第１および第２の電極領域に接触して電気的に接続するとともに外部電圧が加えられた場合に双安定抵抗特性を発揮する不揮発性メモリセル。
【請求項２】
前記金属酸化物ナノ粒子がＮｉＯ１−ｘナノ粒子であり、ここで、ｘが０．５から０．９５の範囲内であり、好ましくは０．７から０．９の範囲内である請求項１に記載のメモリセル。
【請求項３】
前記第１の電極領域がタングステン電極である請求項１に記載のメモリセル。
【請求項４】
前記第２の電極領域が、アルミニウム、チタン、および白金からなる群のうちの少なくとも一つの金属からなる請求項１に記載のメモリセル。
【請求項５】
ａ）基板上に第１の導電性電極領域を設ける工程と、
ｂ）第１の電極領域上に金属酸化物ナノ粒子を配置する工程と、
ｃ）金属酸化物ナノ粒子と誘電体とが共通の表面を形成するように、金属酸化物ナノ粒子間の空隙に誘電体を充填する工程と、
ｄ）第２の電極領域が金属酸化物ナノ粒子に接触するように、前記共通の表面上に第２の導電性電極領域を配置する工程と
を備える不揮発性抵抗メモリ素子の製造方法。
【請求項６】
前記基板がシリコン基板である請求項５に記載の方法。
【請求項７】
前記金属酸化物ナノ粒子がＮｉＯ１−ｘナノ粒子であり、ここで、ｘが０．５から０．９５の範囲内であり、好ましくは０．７から０．９の範囲内である請求項５に記載の方法。
【請求項８】
前記第１の導電性電極領域がタングステン接点である請求項５に記載の方法。
【請求項９】
前記第２の導電性電極領域が、アルミニウム、チタン、および白金からなる群のうちの少なくとも一つの金属を備える請求項５に記載の方法。
【請求項１０】
前記誘電体が、ＳｉＯ２、Ｓｉ３Ｎ４、およびＡｌ２Ｏ３からなる群のうちの少なくとも一つを備える請求項５に記載の方法。
【請求項１１】
ＳｉＯ２がヘキサメチルジシロキサンの解離によって蒸着される請求項１０に記載の方法。
【請求項１２】
金属酸化物ナノ粒子の粒度が２．５から１５ｎｍである請求項５に記載の方法。
【請求項１３】
金属酸化物ナノ粒子の粒度が３から８ｎｍである請求項５に記載の方法。
【請求項１４】
請求項１乃至４のいずれか一項に記載の複数のメモリセルを備える不揮発性メモリセル配置。
【請求項１５】
前記メモリセルがクロスポイント配列で配置されている請求項１４に記載の不揮発性メモリセル配置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属酸化物ナノ粒子の双安定抵抗特性に基づく不揮発性抵抗メモリセル、該不揮発性メモリセルの製造方法、および複数の前記メモリセルのメモリセル配置への配置に関する。
【背景技術】
【０００２】
従来の格納技術（フラッシュおよびＤＲＡＭなどのフローティングゲートメモリ）は、無機材料（シリコン系材料）内への電荷の格納に基づいている。電荷を格納するためのこれらの技術は、近い将来、その寸法限界に達するであろう。このため、情報を格納するための代替方法の研究が増えている。本願では、金属酸化物ナノ粒子内の双安定抵抗の変化に基づく抵抗メモリの原理が有望であると証明している。
【０００３】
ただし、抵抗切り換え式の金属酸化物格納材料を製造するための従来の方法では、寸法が数ナノメートルであるアクティブメモリセルを達成することができない。微結晶格納物質の蒸着のために現在使用される技術は、気相成長法、またはスパッタリングおよびその後の金属膜の酸化などの従来の薄膜手法である（非特許文献１〜３参照）。蒸着の際、誘発された内部機械応力が層内に生じる可能性がある。この内部機械応力は、部分的にかなり高いことがある。加えて、この応力は、サーミスタ効果により、さらに大きな層の容量の不均一な加熱により増加することがあり、層の付着性が切り換えサイクルを制限することが多く、層が剥離するおそれがある（非特許文献４および５参照）。現在までのところ、酸化ニッケルでの双安定切換は、限られたサイクル数の後に層が崩壊されている、細長いフィラメント内の酸化物材料の化学変換または化学反応との関連においてのみ観察されている。
【０００４】
さらに、寸法の縮小が困難であることから、この技術では高格納密度が実現され得ない。
単安定または一時的に制限された双安定切換の仕組みは、絶縁体の崩壊、および接触材料のメモリセル内への拡散と連動するサーミスタ効果に基づいており、従って、少数回の切換サイクルのみが可能となる。これは寿命を著しく制限する。
【特許文献１】独国特許出願公開第１０２４５５５４号明細書
【特許文献２】独国特許出願公開第１９７４４８３７号明細書
【非特許文献１】Ｊ．Ｆ．ギボンズ（J.F. Gibbons）およびＷ.Ｅ.ビードル（W.E. Beadle）、Solid-State Electron.、7、７８５（１９６４年）
【非特許文献２】Ｗ.Ｒ.ハイアット（W.R. Hiat）およびＴ.Ｗ.ヒックモット（T.W. Hickmott）、Appl．Phys．Lett.、6、１０６（１９６５年）
【非特許文献３】Ｆ.アーゴール（F. Argall）、Solid-State Electron.、１１、５３５（１９６８年）
【非特許文献４】Ｓ．セオ（S. Seo）、Ｍ．Ｊ．リー（M.J. Lee）、Ｄ.Ｈ.セオ（D.H. Seo）、Ｅ.Ｊ.ジュン（E.J. Jeoung）、Ｄ.Ｓ.スー（D.S. Suh）、Ｙ.Ｓ.ジュン（Y.S. Joung）、Ｉ.Ｋ.ヨー（I.K. Yoo）、Ｉ.Ｒ.ファン（I.R. Hwang）、Ｓ.Ｈ.キム（S.H. Kim）、Ｉ.Ｓ.ジュン（I.S. Gyun）、Ｊ.Ｓ.キム（J.S. Kim）、Ｊ.Ｓ.チョイ（J.S. Choi）、Ｂ.Ｈ.パク（B.H.Park）、Appl.Phys.Lett.、８５、５６５５（２００４年）
【非特許文献５】Ｓ.セオ（S. Seo）、Ｍ.Ｊ.リー（M.. Lee）、Ｓ.Ｋ.チョイ（S.K. Choi）、Ｄ.Ｓ.スー（D.S. Suh）、Ｙ.Ｓ.ジュン（Y.S. Joung）、Ｉ.Ｋ.ヨー（I.K. Yoo）、Ｉ.Ｓ.ブン（I.S. Buyn）、Ｉ.Ｒ.ファン（I.R. Hwang）、Ｓ.Ｈ.キム（S.H. Kim）、Ｂ.Ｈ.パク（B.H.Park）、Appl.Phys.Let.、Ｖｏｌ.86（２００５年）、Ｓ．０９３５０９
【発明の開示】
【発明が解決しようとする課題】
【０００５】
したがって、本発明の目的は、簡単に製造可能な新型のメモリセルを提供することにある。本発明によると、この目的は、請求項１、５および１４の主題により達成される。
【課題を解決するための手段】
【０００６】
本発明の第１の態様によると、不揮発性メモリセルは、２つの電極領域間に配される金属酸化物ナノ粒子を備え、該金属酸化物ナノ粒子は、各電極領域を電気的に接続するとともに双安定抵抗特性を発揮する。
【０００７】
切換および格納効果が、ほんの数個のナノ粒子あるいは単一のナノ粒子のみまで減少することから、本発明に係るメモリセルは、より低いコストで高い格納密度を達成する。従って、従来の蒸着ＮｉＯ１−ｘ層を用いた格納技術に比べて、低い切換出力および高速の切換回数を実現することができる。
【０００８】
金属酸化物ナノ粒子の独創的な使用法は、ナノ粒子内の２つの双安定抵抗状態の間での切換を可能にする。狭い範囲内で対応する電圧を加えることで、これらの抵抗状態の間で切換が可能となる。トラップセンタとの熱電子相互作用と、ナノ結晶粒子境界に沿った金属イオン拡散とにより、高導電性の状態が安定化される。高導電性のフィラメント領域の発生および崩壊が、サーミスタ効果にさらに連動する。このサーミスタ効果は、電圧が加えられた場合の金属酸化物格納材料内での不均一な温度分布により、拡散工程と、欠乏状態での帯電および放電工程とを増進する。
【０００９】
本発明の第２の態様によると、不揮発性抵抗メモリ素子の製造方法は、基板上に第１の導電性電極領域を設ける工程と、第１の電極領域上に金属酸化物ナノ粒子を配置する工程と、金属酸化物ナノ粒子と誘電体とが共通の表面を形成するように、金属酸化物ナノ粒子間の空隙に誘電体を充填する工程と、前記表面上に第２の導電性電極領域を配置する工程とを備える。
【００１０】
本発明は、単純で廉価な低温処理を用いて、ＣＭＯＳと適合する接点上にジロック共重合体を化学蒸着することにより、例えば非化学量論的ＮｉＯ１−ｘからなる金属酸化物ナノ粒子の生成方法を提供する。
【００１１】
金属酸化物ナノ粒子の、より小さい粒度と、蒸着の密度および均一性とにより、より高い密度と、向上された切換および格納特性とを有するメモリセルが実現され得る。ここで、双安定切換は、約３ｎｍ×３．５ｎｍの単一の粒子のみで実行可能である。従って、導電性フィラメントは、３ｎｍ未満の寸法までオン状態で縮小され得る。この寸法は、熱電子切換および格納効果の限界値に対応する。
【００１２】
複数のナノ粒子が接点対に接触する場合であっても、双安定切換は、１つのナノ粒子によってのみ実施される。最初に導電性フィラメントを形成するナノ粒子が情報の格納に着手する。従って、１つのナノ粒子が失敗すると、別のナノ粒子が直ちに、失敗したナノ粒子の機能を引き受けることができる。そのため、メモリセルの最小寸法は、単に現在のＣＭＯＳ技術によってのみ制限される。
【００１３】
上述したように、本発明は、金属酸化物ナノ粒子の双安定抵抗特性に基づいて不揮発性メモリセルを提供する。このメモリ素子の製造方法は、ジブロック共重合体の単層を介して塗布されるナノ結晶の生成に基づく。
【００１４】
本発明のさらなる態様によると、複数の不揮発性メモリセルを備えるメモリセル配置が提供される。
好適な実施形態によると、金属酸化物ナノ粒子はＮｉＯ１−ｘナノ粒子を備える。ここで、ｘは０．５から０．９５の範囲内であり、好ましくは０．７から０．９の範囲内である。
【００１５】
金属カルコゲニドの中で酸化ニッケルは、その約４．５ｅＶという広いバンドギャップにより例外的な立場を有する。室温において、化学量論的組成における酸化ニッケルは絶縁半導体である。さらに、十分な電圧が加えられる場合の抵抗−温度特性の険しさにより、酸化ニッケルは、サーミスタ効果に起因して、負の差動抵抗の領域とＩ−Ｕ特性の単安定切換とを発揮する。
【００１６】
一方で、酸素の欠乏により電子欠陥がＮｉＯ１−ｘナノ粒子の層内で発生し、他方で、余分なニッケルにより、欠陥および粒子境界線に沿ったニッケルイオン拡散の増加が生じる。ニッケルの拡散はまた、熱により活性化される工程である。その結果、ニッケルイオン拡散の熱で強化される相互作用と、酸素の欠乏を通して発生する深部欠陥の電子帯電および放電との非常に複雑な工程となる。ＮｉＯ１−ｘの非化学量論組成により、この組成は酸欠状態である。
【００１７】
さらなる好適な実施形態によると、第１の電極領域はタングステン電極である。
さらなる改良された実施形態によると、第２の電極領域は、アルミニウム、チタン、または白金からなる。
【００１８】
さらなる好適な実施形態によると、基板はシリコン基板である。
さらなる好適な実施形態によると、適用される金属酸化物ナノ粒子はＮｉＯ１−ｘナノ粒子である。ここで、ｘは０．５から０．９５の範囲内であり、好ましくは０．７から０．９の範囲内である。
【００１９】
さらなる好適な実施形態によると、第１の導電性電極領域はタングステン下接点である。
さらなる好適な実施形態によると、第２の導電性電極領域は、アルミニウム、チタン、または白金からなる。
【００２０】
さらなる好適な実施形態によると、金属酸化物ナノ粒子間の誘電体は、ＳｉＯ２、Ｓｉ３Ｎ４、またはＡｌ２Ｏ３を含む。
さらなる好適な実施形態によると、誘電体ＳｉＯ２は、ヘキサメチルジシロキサンの解離により蒸着される。
【００２１】
さらなる好適な実施形態によると、金属酸化物ナノ粒子の粒度は２．５から１５ｎｍであり、好ましくは３から８ｎｍである。
さらなる好適な実施形態によると、メモリセルはクロスポイント配列で配置される。
【００２２】
本発明の上記およびこの他の目的ならびに特徴は、添付図面と組み合わせて好適な実施形態の以下の説明から明白となる。図内の同一の参照記号は、同一または機能的に同一の構成部品を表す。
【発明を実施するための最良の形態】
【００２３】
図１はメモリ素子Ｓを図示している。２つの例えばＮｉＯ１−ｘのナノ粒子１０は、誘電体の絶縁マトリクス１１内に埋め込まれている。ナノ粒子１０は、接触位置Ｋ１を介して下接点９に接触し、接触位置Ｋ２を介して上接点１２に接触している。
【００２４】
図２（ａ）及び（ｂ）はそれぞれ、本実施例に従って製造された、２．９ｎｍの粒径および７．９ｎｍの粒径を有するナノ粒子の構造を図示している。
図３は、導電性フィラメントなし（左）およびあり（右）の絶縁マトリクス１１内のＮｉＯ１−ｘナノ粒子１０を示している。ナノ粒子は、
下部電極９および上部電極１２に接触している。
【００２５】
図４および５は、メモリ素子配列の構成を図示している。図４は、メモリ素子配列の上面図を示している。ワード線９−１、９−２および９−３ならびにビット線１２−１、１２−２および１２−３は、たとえばシリコン製の基板１上に配置されている。ナノ粒子が埋め込まれている絶縁マトリクス１１は、ワード線とビット線との間に配置されている。個々のワード線およびビット線は、メモリ素子Ｓ１〜Ｓ９に接触している。
【００２６】
図５（ａ）は図４のＡ−Ａ’線に沿って切り取られた断面図を示し、図５（ｂ）は図４のＢ−Ｂ’線に沿って切り取られた断面図を示している。図５（ａ）において、ワード線９−１は基板１上に配置されている。ナノ粒子が埋め込まれている絶縁マトリクス１１は、このワード線上に配置されている。個々のメモリ素子Ｓ７、Ｓ８およびＳ９は、例えばワード線９−１に対して垂直に延びるビット線１２−１、１２−２および１２−３を介して接触している。
【００２７】
図５（ｂ）は、図４のＢ−Ｂ’線に沿って切り取られた断面図を示している。酸化シリコン層２と、窒化シリコンのエッチング停止層２ａと、他の酸化シリコン層３とが基板１上に配置されている。ワード線接点９−１、９−２および９−３は、酸化シリコンからなる層３内に配置されている。絶縁マトリクス層１１は酸化シリコン層３上に配置されている。ワード線９−１、９−２および９−３を介してメモリ素子Ｓ７、Ｓ４およびＳ１を画定するナノ粒子は、この層１１内に埋め込まれている。メモリ素子Ｓ７、Ｓ４およびＳ１に接触するビット線１２−１が、絶縁マトリクス１１の層上に配置されている。
【００２８】
図６（ａ）から（ｄ）は、下部電極の製造工程を図示している。酸化シリコン層２と、窒化シリコンからなるエッチング停止層２ａと、他の酸化シリコン層３ａとがシリコン基板１上に配置されている。図６（ｂ）は、タングステン９−１ａが酸化シリコン層３ａ内にどのように蒸着されるかを図示している。図６（ｃ）は、酸化シリコン層３ａ上に配置される酸化シリコン層３ｂを図示している。この酸化シリコン層３ｂは、タングステン９−１ａの蒸着を完全に覆っている。層３ａおよび３ｂは層３に結合され得る。図６（ｄ）は、サブリソグラフィプラグ９−１ｂが、どのように酸化シリコン層３ｂ内に配置されてタングステン９−１ａの蒸着に接触するかを示している。要素９−１ａおよび９−１ｂの両方は、下接点９-１に結合され得る。
【００２９】
メモリ素子の製造は、従来技術に従って予め洗浄されたシリコンウェハに基づいている。このシリコンウェハ上の電極構造は、ＣＭＯＳ技術に従って作製されている。これは、下部電極の形成に関して図６に示されている。現在の技術によると、メモリセルの有効寸法を定義するサブリソグラフィプラグの寸法は約４０ｎｍである。従って、メモリ素子の寸法は、ＣＭＯＳ技術で現在可能な寸法によって決定されている。この技術が進歩するにつれて、より小型のメモリ素子が可能となる。
【００３０】
金属酸化物ナノ粒子の作製は、Ｒ．Ｆ．マリガン（R.F. Mulligan）、Ａ．イリアディス（A. Iliadis）、Ｐ．コフィナス（P.Kofinas）、J. Appl. Polymer Science、ｖｏｌ．８９（２００３年）およびＲ．Ｔ．クレイ（R.T. Clay）、Ｒ．Ｅ．コーエン（R.E. Cohen）、Supramol. Science.、ｖｏｌ．５（１９９８年）に従って実施される。マリガンらの例において、酸化亜鉛ナノ粒子が蒸着されている。しかしながら、この方法は例えばＮｉＯで同様に実施され得る。
【００３１】
金属酸化物ナノ粒子は、ジブロック共重合体単層の自己組織化蒸着（自己組織化単層、ＳＡＭ）の工程によって生成されている。これは、ポリノルボルネンおよびカルボン酸ポリノルボルネンから形成可能であり、金属酸化物微結晶の均一蒸着の基礎をなす。
【００３２】
ナノ粒子はジブロック共重合体内に埋め込まれている。このジブロック共重合体は、例えばポリノルボルネンおよびポリ（カルボン酸ノルボルネン）から形成可能である。共重合体の合成後、乾燥後に共重合体が再び溶液に添加され、例えばテトラヒドロフランにも溶解される所望量のＮｉＣｌ２が次に溶液に添加される。溶液内に存在するＮｉ２＋イオンが、共重合体の一成分のカルボキシル基と結合する。この溶液がタングステン下接点に塗布されると、自己組織化工程において、六角形に配列された層が成長する。溶液は、例えばスピンコート法で塗布され得る。しかしながら、ウエハを溶液内に単に浸漬することも可能である。その結果得られる金属塩がその後、水酸化アンモニウム塩基により、対応する金属酸化物に変換される。共重合体はプラズマ灰化により除去される。
【００３３】
その後、酸化ニッケル粒子は、プラズマ工程において水素処理気体により部分的に減少され、酸欠ＮｉＯ１−ｘ組成にいたる。ウエハ上にはＮｉＯ１−ｘナノ粒子の均一で緊密な構造が残り、図２に図示されるように、ナノ粒子は粒度は２．９および７．９ｎｍである。
【００３４】
酸化ニッケルナノ粒子１０を絶縁するために、ＳｉＯ２薄層１１が、ヘキサメチルジシロキサンの解離により連続して蒸着される。この層１１は、絶縁ＳｉＯ２がその間の空隙内のみに残るまで、ＮｉＯ１−ｘ粒子１０から化学機械的研磨（ＣＭＰ）で除去される。誘電体を設けることで、上接点および下接点の間の短絡を防止している。スパッタリングによる、例えばアルミニウム、チタン、または白金からなる上接点１２の配置によりメモリ配置が完成する。
【００３５】
本発明を好適な実施形態により説明してきたが、決してこれに限定されるものではなく、多数の改変が可能である。特に、ナノ粒子は、遷移金属酸化物、特にニオブ、チタン、タングステン、バナジウム、および鉄の酸化物からも作製可能である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態における２つの電極間の誘電体内に埋め込まれた金属酸化物ナノ粒子の配置を示す図。
【図２】（ａ）は本発明の実施形態に従って製造される、粒度が２．９ｎｍであるナノ構造を示す図、（ｂ）は本発明の実施形態に従って製造される、粒度が７．９ｎｍであるナノ構造を示す図。
【図３】ナノ粒子内での導電性フィラメントの生成を示す図。
【図４】本発明の実施形態として機能するクロスポイント配列の形態のメモリセルの配置を示す図。
【図５】（ａ）は図４のＡ−Ａ’線に沿って切り取られた断面図、（ｂ）は図４のＢ−Ｂ’線に沿って切り取られた断面図。
【図６】（ａ）から（ｄ）は下接点の製造工程を示す図。
【符号の説明】
【００３７】
１…シリコン基板、２、３、３ａ、３ｂ…酸化シリコン層、２ａ…窒化シリコンのエッチング停止層、４…ＮｉＯ１−ｘナノ粒子、５…酸化シリコン絶縁層、６、１２…上接点、９−１…下接点、９−１ａ…タングステン蒸着、９−１ｂ…タングステンからなるサブリソグラフィプラグ、１０…ナノ粒子、１１…絶縁マトリックス、Ｋ１…下接点の接触位置、Ｋ２…上接点の接触位置、Ｓ、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９…メモリ素子。
【図１】
2007036256.tif 000003
【図２】
2007036256.tif 000004
【図３】
2007036256.tif 000005
【図４】
2007036256.tif 000006
【図５】
2007036256.tif 000007
【図６】
2007036256.tif 000008