(57)【要約】【課題】  改善されたパッド構造を有する半導体装置及び半導体装置のパッド形成方法を提供する。【解決手段】  半導体装置は、集積回路と、集積回路に接続されるパッドとを備える。前記パッドは、プロービング領域及びボンディング領域を備え、多段の高さを有する。【選択図】  図３
2007036252.tif 000002
【特許請求の範囲】
【請求項１】
集積回路と、
前記集積回路に接続されるパッドと、を備え、
前記パッドは、プロービング領域及びボンディング領域を備え、
前記パッドは、多段の高さを有することを特徴とする半導体装置。
【請求項２】
前記パッドのプロービング領域は第１高さを有し、前記パッドのボンディング領域は前記第１高さとは異なる第２高さを有することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記プロービング領域と前記ボンディング領域との境界線は、前記半導体装置のスクライブラインと平行することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記プロービング領域のサイズは、前記ボンディング領域のサイズと同じであることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記パッドは、
最上位金属層として、または前記最上位金属層の下部に配置される中間金属層として形成されることを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記パッドは、前記プロービング領域と前記ボンディング領域との間に配置される分離領域をさらに備え、
前記分離領域は、前記プロービング領域の高さ及び前記ボンディング領域の高さとは異なる高さを有することを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記プロービング領域の高さは、前記ボンディング領域の高さと同じであることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記分離領域は、
前記半導体装置のスクライブラインと平行に配置されることを特徴とする請求項６に記載の半導体装置。
【請求項９】
前記パッドは、前記プロービング領域及び前記ボンディング領域を取り囲む周囲領域をさらに備え、
前記周囲領域は、前記プロービング領域の高さ及び前記ボンディング領域の高さとは異なる高さを有することを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記プロービング領域の高さは、前記ボンディング領域の高さと同じであることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記パッドは、前記プロービング領域と前記ボンディング領域との間に配置される水平領域と、前記プロービング領域の中心と前記ボンディング領域の中心とを通る直線上に配置される垂直領域と、をさらに備え、
前記水平領域及び前記垂直領域は、前記プロービング領域の高さ及び前記ボンディング領域の高さとは異なる高さを有することを特徴とする請求項１に記載の半導体装置。
【請求項１２】
(ａ)半導体基板上に集積回路を形成する段階と、
(ｂ)プロービング領域及びボンディング領域を備えるパッドを形成する段階と、
(ｃ)前記パッドに多段の高さを形成する段階と、を含むことを特徴とする半導体装置のパッド形成方法。
【請求項１３】
前記(ｃ)段階は、
前記プロービング領域に第１高さを形成する段階と、
前記ボンディング領域に前記第１高さとは異なる第２高さを形成する段階と、を含むことを特徴とする請求項１２に記載の半導体装置のパッド形成方法。
【請求項１４】
前記プロービング領域と前記ボンディング領域との境界線は、前記半導体装置のスクライブラインと平行に形成されることを特徴とする請求項１２に記載の半導体装置のパッド形成方法。
【請求項１５】
前記プロービング領域のサイズは、前記ボンディング領域のサイズと同じであることを特徴とする請求項１２に記載の半導体装置のパッド形成方法。
【請求項１６】
前記パッドは、
最上位金属層として、または前記最上位金属層の下部に配置される中間金属層として形成されることを特徴とする請求項１２に記載の半導体装置のパッド形成方法。
【請求項１７】
前記プロービング領域と前記ボンディング領域との間に分離領域を形成する段階をさらに含み、
前記分離領域は、前記プロービング領域の高さ及び前記ボンディング領域の高さとは異なる高さを有するように形成されることを特徴とする請求項１２に記載の半導体装置のパッド形成方法。
【請求項１８】
前記プロービング領域の高さは、前記ボンディング領域の高さと同じであることを特徴とする請求項１７に記載の半導体装置のパッド形成方法。
【請求項１９】
前記プロービング領域及び前記ボンディング領域を取り囲む周囲領域を形成する段階をさらに含み、
前記周囲領域は、前記プロービング領域の高さ及び前記ボンディング領域の高さとは異なる高さを有するように形成されることを特徴とする請求項１２に記載の半導体装置のパッド形成方法。
【請求項２０】
前記プロービング領域の高さは、前記ボンディング領域の高さと同じであることを特徴とする請求項１９に記載の半導体装置のパッド形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッド構造を改善した半導体装置及び半導体装置のパッド形成方法に係り、さらに詳細には、半導体チップ上に形成されるパッドのプロービング領域とボンディング領域とを区分して認識するようにして、ワイヤボンディングエラーを防止することができる半導体装置及び半導体装置のパッド形成方法に関する。
【背景技術】
【０００２】
図１は、一般的な半導体装置を示す図面である。
【０００３】
一般的に半導体装置は、その内部の配線に電気的に接続された複数個のパッドを備える。ウェーハ(図示せず)に形成される半導体装置１０には、集積回路１１が中央部に形成され、半導体装置１０の周辺部に沿って複数個のパッド１２が形成される。パッド１２は、中央部に形成される集積回路１１と外部とを接続する接続通路としての役割を果たす。これによって、パッド１２は、半導体ウェーハの生産完了後のテストモードでテスト装置との接続のために、プローブチップが接続される端子となり、かつ、半導体パッケージ組立て工程では、金線やはんだボールを接続する端子となる。
【０００４】
一般的に、半導体装置の製造工程では、シリコンウェーハ上に拡散工程、フォトリソグラフィ工程、エッチング工程及びイオン注入工程などの一連の工程を行って、ウェーハ上に複数のチップを形成する。そして、ウェーハを構成している各チップの正常及び異常を確認して選別し、異常チップに対してはリペアを行い、リペアできない異常チップは早期に除去することによって、パッケージ工程及びパッケージ検査にかかる時間及びコストを節減することができる。
【０００５】
前記半導体装置に対して電気的特性テスト(ＥＤＳ：Ｅｌｅｃｔｒｉｃａｌ  Ｄｉｅ  Ｓｏｒｔｉｎｇ)工程を行って、前記半導体装置の正常及び異常を判断することができる。前記ＥＤＳ工程は、テスト装備から発生するテスト信号を伝送するプローブチップが前記パッドに接続されてプロービング動作が行われる。
【０００６】
しかし、前記のようなＥＤＳ工程が進行する場合、プロービングが数回行われながら前記プローブチップによって前記パッドに損傷が発生しうる。これについて図２を参照して以下に説明する。
【０００７】
図２は、従来のパッド構造を説明する図面である。
【０００８】
図２に示されるように半導体装置１０上に一つ以上のパッド１２が形成され、パッド１２は、ＥＤＳ工程時に前記プローブチップが数回接続される。これによって、パッド１２が損傷される可能性があり、このような損傷は、パッド１２に前記プローブチップが接触する回数または前記プローブチップがパッド１２を押さえる圧力などによって影響を受ける。
【０００９】
大部分の半導体装置の場合、半導体パッケージ工程時に前記半導体装置と外部の電源及び信号源などを電気的に接続するために、ボンディングワイヤを通じてパッド１２とリードフレームに付着されたピンとを接続する。しかし、前述したようにパッド１２の損傷された部分に再びワイヤボンディングされるため、半導体パッケージ工程時に不良が発生するという問題がある。特に、最近の半導体装置には、ファインピッチパッド(Ｆｉｎｅ  Ｐｉｔｃｈ  ＰＡＤ)を適用した場合が多いが、この場合、前記ＥＤＳ工程時にパッド１２にプロービングがランダムに進行するので、パッド１２の損傷問題はもっと深刻になる。
【００１０】
このような問題を解決するために、特許文献１には通常のパッドの間に別途の補助パッドを使用する方法が開示されている。しかし、半導体素子が高集積化されるにつれて、物理的な制約によって、前記パッドの数を増加させるには限界がある。また、特許文献２には、前記パッドをプロービングするための領域とワイヤをボンディングするための領域とに区分する方法が開示されている。最近の半導体素子は、ファインピッチパッド構造を有する傾向にあり、プロービング損傷による問題点を改善することができる構造を有するパッドが要求されている。
【特許文献１】米国特許第５，５０６，４９９号明細書
【特許文献２】米国特許第６，５６３，２２６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上記のような問題点を解決するためのものであって、パッドのプロービング領域とボンディング領域とを区分して認識して、前記パッドの損傷によりワイヤボンディングのエラーが発生するという問題を改善することができる半導体装置及び半導体装置のパッド形成方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の側面による半導体装置は、集積回路と、前記集積回路に接続されるパッドと、を備える。前記パッドは、プロービング領域及びボンディング領域を備え、前記パッドは、多段の高さを有する。
【００１３】
本発明の好適な一実施形態において、前記パッドのプロービング領域は第１高さを有し、前記パッドのボンディング領域は前記第１高さとは異なる第２高さを有しうる。
【００１４】
本発明の一実施形態において、前記プロービング領域と前記ボンディング領域との境界線は、前記半導体装置のスクライブラインと平行する。
【００１５】
本発明の好適な一実施形態において、前記プロービング領域のサイズは、前記ボンディング領域のサイズと同じでありうる。
【００１６】
本発明の好適な一実施形態において、前記パッドは、最上位金属層として、または前記最上位金属層の下部に配置される中間金属層として形成されうる。
【００１７】
本発明の好適な一実施形態において、前記パッドは、前記プロービング領域と前記ボンディング領域との間に配置される分離領域をさらに備え、前記分離領域は、前記プロービング領域の高さ及び前記ボンディング領域の高さとは異なる高さを有しうる。この場合、前記プロービング領域の高さは、前記ボンディング領域の高さと同じでありうる。また、前記分離領域は、前記半導体装置のスクライブラインと平行に配置されうる。
【００１８】
本発明の好適な一実施形態において、前記パッドは、前記プロービング領域及び前記ボンディング領域を取り囲む周囲領域をさらに備え、前記周囲領域は、前記プロービング領域の高さ及び前記ボンディング領域の高さとは異なる高さを有する。
【００１９】
本発明の好適な一実施形態において、前記パッドは、前記プロービング領域と前記ボンディング領域との間に配置される水平領域と、前記プロービング領域の中心と前記ボンディング領域の中心とを通る直線上に配置される垂直領域と、をさらに備え、前記水平領域及び前記垂直領域は、前記プロービング領域の高さ及び前記ボンディング領域の高さとは異なる高さを有する。
【００２０】
本発明の第２の側面による半導体装置のパッド形成方法は、(ａ)半導体基板上に集積回路を形成する段階と、(ｂ)プロービング領域及びボンディング領域を備えるパッドを形成する段階と、(ｃ)前記パッドに多段の高さを形成する段階と、を含む。
【００２１】
本発明の好適な一実施形態において、前記(ｃ)段階は、前記プロービング領域に第１高さを形成する段階と、前記ボンディング領域に前記第１高さとは異なる第２高さを形成する段階と、を含みうる。
【００２２】
本発明の好適な一実施形態において、本発明による半導体装置のパッド形成方法は、前記プロービング領域と前記ボンディング領域との間に分離領域を形成する段階をさらに含み、前記分離領域は、前記プロービング領域の高さ及び前記ボンディング領域の高さとは異なる高さを有するように形成される。
【００２３】
本発明の好適な一実施形態において、本発明による半導体装置のパッド形成方法は、前記プロービング領域及び前記ボンディング領域を取り囲む周囲領域を形成する段階をさらに含み、前記周囲領域は、前記プロービング領域の高さ及び前記ボンディング領域の高さとは異なる高さを有するように形成される。
【発明の効果】
【００２４】
本発明によれば、テストモード時にパッドのプロービング領域とボンディング領域とが区分して認識されうるため、ワイヤボンディングエラーを防止して組立て収率を確保することができる。
【発明を実施するための最良の形態】
【００２５】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照しなければならない。以下、添付した図面を参照して本発明の望ましい実施形態を説明することによって、本発明を詳細に説明する。各図面に提示された同一参照符号は同様の構成要素を示す。
【００２６】
図１０は、本発明の好適な実施の形態に係る半導体装置を示す平面図である。
【００２７】
本発明の好適な実施の形態に係る半導体装置１００は、集積回路１０２及びパッド１０４を備える。本発明の好適な実施の形態において、パッド１０４は、プロービング領域１１０とボンディング領域２１０とに分けられ、また、パッド１０４は多段の高さを有する。
【００２８】
例えば、パッド１０４に多段の高さを形成するために、プロービング領域１１０及びボンディング領域２１０の高さを異ならせるか(図３参照)、プロービング領域１１０の高さ及びボンディング領域２１０の高さとは異なる高さを有する分離領域３２０をパッド内に備えるか(図６参照)、プロービング領域１１０の高さ及びボンディング領域２１０の高さとは異なる高さを有する水平領域３３１及び垂直領域３３２をパッド内に備えるか(図７参照)、プロービング領域１１０の高さ及びボンディング領域２１０の高さとは異なる高さを有する周囲領域３４０をパッド内に備えることができる。以下、図３〜図９を参照して、本発明の好適な実施の形態に係る半導体装置のパッド構造を説明する。
【００２９】
図３は、本発明の好適な第１実施形態を説明する図面である。
【００３０】
プロービング領域１１０には、ＥＤＳ工程でウェーハソーティング時にテスト装備から発生するテスト信号を伝送するプローブチップが接続される。１１１は、プロービング領域１１０内に前記プローブチップが接続される領域を示す。
【００３１】
ワイヤボンディングを通じて、ボンディング領域２１０はリードフレームに付着されたピンと接続される。このような接続によって半導体装置は、外部の電源及び信号源などと電気的に接続される。２１１は、ボンディング領域２１０内に前記ワイヤがボンディングされる領域を示す。
【００３２】
ＥＤＳ工程時に前記プローブチップが前記パッドに数回接続されることによって、パッドの損傷が発生する。しかし、前記パッドを、前記ＥＤＳ工程時にプローブチップが接続される領域と、半導体パッケージ工程時にワイヤがボンディングされる領域とに区分するため、ワイヤボンディング時に損傷されたパッドに前記ワイヤをボンディングすることにより発生する工程上の不良を防止することができる。特に、前記ＥＤＳ工程のようなテストモードにおいて、オートセンシングを通じてプロービング領域１１０とボンディング領域２１０とが区別して認識されるように、図３のようにプロービング領域１１０及びボンディング領域２１０の高さが異なるようにする。
【００３３】
図３の右側に示す断面図は、図３の左側に示す平面図で前記パッドをＡ−Ａ'方向に切断した様子を示す。図３の右側の断面図に示されるように、ボンディング領域２１０の高さをプロービング領域１１０より高くするか、プロービング領域１１０の高さをボンディング領域２１０より高くすることができる。そして、図３の左側に示すように、プロービング領域１１０及びボンディング領域２１０のサイズが同一となるように形成することができる。
【００３４】
図４は、本発明の好適な実施の形態に係るパッド構造の一例を示す断面図である。
【００３５】
半導体基板１５０上に酸化膜や窒化膜から形成される層間絶縁膜１６０が形成され、層間絶縁膜１６０上には、第１金属層１７１が形成される。第１金属層１７１上に絶縁膜を形成してパターニングした後、複数の垂直ビアホール１８１が形成される。また、複数の垂直ビアホール１８１上に第２金属層１７２が形成される。第２金属層１７２の形成時、メタルが垂直ビアホール１８１に埋め込まれ、これによって複数の垂直ビアホール１８１を介して第１金属層１７１と第２金属層１７２とが接続される。
【００３６】
また、第２金属層１７２上に絶縁膜を形成してパターニングした後、複数の垂直ビアホール１８２が形成され、複数の垂直ビアホール１８２上に第３金属層１７３が形成される。最上位金属層の第３金属層１７３をエッチングすることにより、図３に示されるようにプロービング領域１１０とボンディング領域２１０との高さが異なるように形成することができる。図４には、第３金属層１７３のプロービング領域１１０に対応する領域の高さ４０１が、第３金属層１７３のボンディング領域２１０に対応する領域の高さ４０２より低い実施形態が示されている。パッドの高さは、半導体基板１５０の表面に垂直な方向４０６を基準に定めることができる。
【００３７】
図５は、プロービング領域とボンディング領域との境界線の方向を説明する図面である。
【００３８】
図５に示されるように、ウェーハ上に複数個の半導体チップを形成することができ、前記複数個の半導体チップのそれぞれは、スクライブラインによって区分される。第１セルＣＥＬＬ１を備える半導体チップの場合、前記セルの周辺に一つ以上のパッドが形成される。
【００３９】
前記パッドは、プロービング領域１１０とボンディング領域２１０とに区分され、プロービング領域１１０とボンディング領域２１０との境界線は、前記半導体装置のスクライブラインと平行に形成されうる。そして、前記境界線は、プロービング領域１１０とボンディング領域２１０のサイズが同一になるように、前記パッドの面積を分けることができる。
【００４０】
図６は、本発明の好適な第２実施形態を説明する図面である。
【００４１】
図６に示されたパッドは、プロービング領域１２０、ボンディング領域２２０、及び分離領域３２０を備える。前述したように、プロービング領域１２０には、ウェーハソーティング時にプローブチップが接続される。１２１は、プロービング領域１２０内に前記プローブチップが接続される領域を示す。また、ボンディング領域２２０には、半導体パッケージ工程時にボンディングワイヤがボンディングされる。２２１は、ボンディング領域２２０内に前記ボンディングワイヤがボンディングされる領域を示す。
【００４２】
ＥＤＳ工程時にオートセンシングを通じてプロービング領域１２０とボンディング領域２２０とが分かれて認識されるように、分離領域３２０をプロービング領域１２０とボンディング領域２２０との間に配置させる。分離領域３２０は、プロービング領域１２０の高さ及びボンディング領域２２０の高さとは異なる高さを有する。
【００４３】
図６の右側に示す断面図は、図６の左側に示す平面図で前記パッドをＢ−Ｂ'方向に切断した様子を示す。図６の右側の断面図に示されるように、分離領域３２０の高さをプロービング領域１２０の高さ及びボンディング領域２２０の高さより小さく（低く）するか、反対に分離領域３２０の高さをプロービング領域１２０の高さ及びボンディング領域２２０の高さより大きく（高く）することができる。この場合には、図６の右側の断面図に示されるように、プロービング領域１２０及びボンディング領域２２０の高さを同一にすることができる。
【００４４】
分離領域３２０は、半導体装置のスクライブラインと平行に配置することが望ましい。また、分離領域３２０を前記パッドの中央部に形成することによって、プロービング領域１２０及びボンディング領域２２０のサイズを同一にすることができる。
【００４５】
図７は、本発明の好適な第３実施形態を説明する図面である。
【００４６】
図７に示されたパッドは、プロービング領域１３０、ボンディング領域２３０、水平領域３３１、及び垂直領域３３２を備える。１３１は、プロービング領域１３０内にプローブチップが接続される領域を示し、２３１は、ボンディング領域２３０内にボンディングワイヤがボンディングされる領域を示す。
【００４７】
水平領域３３１は、プロービング領域１３０とボンディング領域２３０との間に配置される。水平領域３３１は、図６における分離領域３２０と同様に、ＥＤＳ工程時にオートセンシングを通じてプロービング領域１３０とボンディング領域２３０とを分けて認識させる役割を果たす。垂直領域３３２は、プロービング領域１３０の中心とボンディング領域２３０の中心とを通る直線上に配置される。垂直領域３３２は、前記プローブチップ及び前記ボンディングワイヤをプロービング領域１３０及びボンディング領域２３０のそれぞれの中央部に合わせてして接続する。水平領域３３１と垂直領域３３２との交差領域を前記パッドの中央部に位置させる。水平領域３３１は、半導体装置のスクライブラインと平行に配置することが望ましい。
【００４８】
本発明の好適な実施の形態では、水平領域３３１及び垂直領域３３２の高さをプロービング領域１３０の高さ及びボンディング領域２３０の高さより小さくするか、反対に水平領域３３１及び垂直領域３３２の高さをプロービング領域１３０及びボンディング領域２３０の高さより大きくする。
【００４９】
図８は、本発明の好適な第４実施形態を説明する図面である。
【００５０】
図８に示されたパッドは、プロービング領域１４０、ボンディング領域２４０、及び周囲領域３４０を備える。１４１は、プロービング領域１４０内に前記プローブチップが接続される領域を示し、２４１は、ボンディング領域２４０内に前記ボンディングワイヤがボンディングされる領域を示す。
【００５１】
周囲領域３４０は、プロービング領域１４０及びボンディング領域２４０を取り囲む領域である。ＥＤＳ工程時にオートセンシングを通じてプロービング領域１４０とボンディング領域２４０が分かれて認識されるように、周囲領域３４０の高さをプロービング領域１４０の高さ及びボンディング領域２４０の高さと異なるようにする。図８の左側に示す平面図で前記パッドをＣ−Ｃ'方向に切断した様子を示す図８の右側に示す断面図から分かるように、周囲領域３４０の高さをプロービング領域１４０及びボンディング領域２４０の高さより高くするか、反対に周囲領域３４０の高さをプロービング領域１４０及びボンディング領域２４０の高さより低くすることができる。この場合に、図８の右側の断面図に示されるように、プロービング領域１４０及びボンディング領域２４０の高さを同一にすることができる。
【００５２】
図９は、本発明の好適な実施の形態に係るパッド構造の他の例を示す断面図である。
【００５３】
半導体基板２５０上に酸化膜や窒化膜から作られる層間絶縁膜２６０が形成され、層間絶縁膜２６０の上部には一つ以上の中間金属層が形成される。その一例として図９には、第１中間金属層２７１及び第２中間金属層２７２が示されている。
【００５４】
一方、第２中間金属層２７２の上方には最上位金属層２７３が形成される。また、第１中間金属層２７１と第２中間金属層２７２とは、第１垂直ビアホール２８１を介して互いに接続され、第２中間金属層２７２と最上位金属層２７３とは、第２垂直ビアホール２８２を介して互いに接続される。
【００５５】
特に、テストモード時に、プローブチップが接続されるプロービング領域とボンディングワイヤがボンディングされるボンディング領域とが分かれて認識されるように、第１、第２中間金属層２７１、２７２の少なくとも一方でプロービング領域に対応する領域をエッチングするか、またはボンディング領域に対応する領域をエッチングする。図９には、第２中間金属層２７２の一部領域がエッチングされた実施形態が示されている。
【００５６】
図４に示されるように、最上位金属層１７３の一部領域をエッチングするか、または図９に示されるように、第１、第２中間金属層２７１、２７２の少なくとも一方の一部領域をエッチングする際に、上述した本発明のの好適な第１実施形態〜第４実施形態に対応するようにエッチングされうる。
【００５７】
本発明の好適な実施の形態は、次のような方法発明の側面にも適用されうる。すなわち、本発明の好適な実施の形態に係る半導体装置のパッド形成方法は、次のような段階を含む。
【００５８】
まず、半導体基板上に集積回路を形成し、プロービング領域及びボンディング領域を備えるパッドを形成した後、前記パッドに多段の高さを形成する段階を行う。
【００５９】
前記パッドに多段の高さを形成するために、前記プロービング領域は、第１高さを有し、前記ボンディング領域は、前記第１高さとは異なる第２高さを有しうる。または、前記プロービング領域と前記ボンディング領域との間に、前記プロービング領域及び前記ボンディング領域の高さとは異なる高さを有する分離領域を形成することができる。または、前記プロービング領域及び前記ボンディング領域を取り囲み、前記プロービング領域及び前記ボンディング領域の高さとは異なる高さを有する周囲領域を形成することができる。
【００６０】
本発明の好適な一実施形態において、前記プロービング領域と前記ボンディング領域との境界線は、前記半導体装置のスクライブラインと平行に形成され、前記プロービング領域を前記ボンディング領域のサイズと同一に形成することができる。
【００６１】
図４及び図９で説明したように、前記パッドは、最上位金属層として、または前記最上位金属層の下部に配置される中間金属層として形成されうる。
【００６２】
本発明は、図面に示された一実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の技術的範囲は、特許請求の範囲の記載に基づいて定められなければならない。
【産業上の利用可能性】
【００６３】
本発明は、半導体装置関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００６４】
【図１】一般的な半導体装置を示す図面である。
【図２】従来のパッド構造を説明する図面である。
【図３】本発明の好適な第１実施形態を説明する図面である。
【図４】本発明の好適な実施形態に係るパッド構造の一例を示す断面図である。
【図５】プロービング領域とボンディング領域との境界線の方向を説明する図面である。
【図６】本発明の好適な第２実施形態を説明する図面である。
【図７】本発明の好適な第３実施形態を説明する図面である。
【図８】本発明の好適な第４実施形態を説明する図面である。
【図９】本発明の好適な実施形態に係るパッド構造の他の例を示す断面図である。
【図１０】本発明の好適な実施形態に係る半導体装置を示す平面図である。
【符号の説明】
【００６５】
１００  半導体装置
１０２  集積回路
１０４  パッド
１１０、１２０、１３０、１４０  プロービング領域
２１０、２２０、２３０、２４０  ボンディング領域
３２０  分離領域
３３１  水平領域
３３２  垂直領域
３４０  周囲領域
【図１】
2007036252.tif 000003
【図２】
2007036252.tif 000004
【図３】
2007036252.tif 000005
【図４】
2007036252.tif 000006
【図５】
2007036252.tif 000007
【図６】
2007036252.tif 000008
【図７】
2007036252.tif 000009
【図８】
2007036252.tif 000010
【図９】
2007036252.tif 000011
【図１０】
2007036252.tif 000012