(57)【要約】【課題】表示ユニット内での信号遅延による表示不良を防止するためのタイミング信号と映像信号との位相差の調整を、制御回路等において簡単に行えるようにする。【解決手段】ドライバモノリシック型の液晶パネル６００が、当該液晶パネル内での信号遅延を補償するために調整すべき位相差の量を示すデジタル信号を調整量指示信号として表示開始前に出力する。この調整量指示信号は、その値が抵抗素子Ｒ１，Ｒ２の接続によって設定され、スリーステートバッファ６１ｏ，６２ｏを介して入出力兼用端子Ｔｄ１，Ｔｄ２から出力され、コントローラ２００に与えられる。コントローラ２００は、この調整量指示信号に応じて、液晶パネル６００に与えるべきデータクロック信号ＤＣＫ等と映像信号ＤＡとの位相差を調整する。上記入出力兼用端子Ｔｄ１，Ｔｄ２は、表示開始後は、コントローラ２００から制御信号等を受け取るための端子として使用される。【選択図】図９
2007212543.tif 000002
【特許請求の範囲】
【請求項１】
映像信号およびタイミング信号を受け取り、当該映像信号の表す画像を当該タイミング信号に基づき表示する表示ユニットであって、
前記タイミング信号に基づき前記映像信号から複数のデータ信号を生成する駆動回路と、
前記複数のデータ信号に基づき前記画像を形成する複数の画素回路と、
前記駆動回路における信号遅延を補償するために前記タイミング信号と前記映像信号との位相差につき調整すべき調整量を示すデジタル信号を、前記画像の表示が開始される前に外部に出力する調整量出力回路と
を備えることを特徴とする、表示ユニット。
【請求項２】
前記駆動回路は、
前記映像信号をサンプリングするためのサンプリングパルスを前記タイミング信号に基づき生成するサンプリングパルス生成回路と、
前記サンプリングパルスで前記映像信号をサンプリングすることにより前記複数のデータ信号を生成するサンプリング回路とを含み、
前記調整量は、前記映像信号と前記サンプリングパルスとの相対的な時間関係についての前記信号遅延によるずれを抑制するために前記位相差につき調整すべき量を含むことを特徴とする、請求項１に記載の表示ユニット。
【請求項３】
前記調整量出力回路は、前記調整量として予め決められた値を前記デジタル信号として出力することを特徴とする、請求項１に記載の表示ユニット。
【請求項４】
前記調整量出力回路は、前記調整量として予め決められた値が前記調整量出力回路の形成のためのマスクの修正またはレーザ照射による配線修正により変更可能に構成されていることを特徴とする、請求項３に記載の表示ユニット。
【請求項５】
前記調整量出力回路は、前記調整量を示すデジタル信号を複数回出力することを特徴とする、請求項１に記載の表示ユニット。
【請求項６】
前記調整量出力回路は、前記表示ユニットが受け取るべき信号を入力するための端子のうちの所定端子を入出力兼用端子として、当該所定端子から前記調整量を示すデジタル信号を出力することを特徴とする、請求項１に記載の表示ユニット。
【請求項７】
前記入出力兼用端子は、前記映像信号を入力するための端子および前記タイミング信号を入力するための端子を除く前記表示ユニットの端子のうちのいずれかであることを特徴とする、請求項６に記載の表示ユニット。
【請求項８】
前記入出力兼用端子は、複数個の前記デジタル信号の出力に対応する個数だけ設けられていることを特徴とする、請求項６に記載の表示ユニット。
【請求項９】
前記調整量出力回路は、外部から与えられる識別情報に基づき複数の入出力兼用端子から選択された入出力兼用端子から前記調整量を示すデジタル信号を出力することを特徴とする、請求項８に記載の表示ユニット。
【請求項１０】
前記調整量出力回路は、外部から与えられる所定情報に基づき、前記調整量を示すデジタル信号の前記入出力兼用端子からの出力を抑制する手段を含むことを特徴とする、請求項６に記載の表示ユニット。
【請求項１１】
前記調整量を示すデジタル信号が所定の抵抗成分を介して外部に出力されるように前記入出力兼用端子に接続された抵抗素子を更に備えることを特徴とする、請求項６に記載の表示ユニット。
【請求項１２】
前記調整量として予め決められた値が前記デジタル信号として外部に出力されるように、前記入出力兼用端子にプルアップ抵抗またはプルダウン抵抗が接続されていることを特徴とする、請求項１１に記載の表示ユニット。
【請求項１３】
前記調整量出力回路は、前記調整量を示すデジタル信号の値を前記画像の表示における１水平期間の１／１０よりも長い期間で切り替えることを特徴とする、請求項１に記載の表示ユニット。
【請求項１４】
前記駆動回路および前記調整量出力回路を構成する能動素子が、前記複数の画素回路が形成されている基板と同一の基板上に形成されていることを特徴とする、請求項１に記載の表示ユニット。
【請求項１５】
請求項１に記載の表示ユニットと、
前記映像信号および前記タイミング信号を生成して前記表示ユニットに与える制御回路とを備え、
前記制御回路は、前記調整量を示すデジタル信号を前記表示ユニットから受け取り、前記信号遅延が補償されるように当該デジタル信号に基づき前記映像信号と前記タイミング信号との位相差を調整することを特徴とする、表示装置。
【請求項１６】
複数の請求項１に記載の表示ユニットと、
前記映像信号および前記タイミング信号を生成して各表示ユニットに与える制御回路とを備え、
各表示ユニットは、前記調整量を示すデジタル信号を出力するための前記入出力兼用端子を、複数個の当該デジタル信号の出力に対応する個数だけ備え、
前記制御回路は、前記調整量を示すデジタル信号を各表示ユニットから受け取り、前記遅延量が補償されるように当該デジタル信号に基づき、当該表示ユニットに与えるべき前記映像信号と前記タイミング信号との位相差を調整することを特徴とする、表示装置。
【請求項１７】
各表示ユニットは、当該表示ユニットにおいて複数の前記入出力兼用端子のうち前記調整量を示すデジタル信号を出力する入出力兼用端子を指定する識別情報を外部から受け取り、
各表示ユニットにおける前記調整量出力回路は、前記識別情報に基づき複数の入出力兼用端子から選択された入出力兼用端子から前記調整量を示すデジタル信号を出力し、
前記制御回路は、複数の前記入出力兼用端子のいずれかから出力された前記調整量を示すデジタル信号を受け取ると、当該デジタル信号が出力された入出力兼用端子を前記識別情報で指定された表示ユニットに与えるべき前記映像信号と前記タイミング信号との位相差を調整することを特徴とする、請求項１６に記載の表示装置。
【請求項１８】
各表示ユニットの所定端子は、当該所定端子を介して前記識別情報が当該表示ユニットに与えられるように当該表示ユニットの外部で結線されていることを特徴とする、請求項１７に記載の表示装置。
【請求項１９】
前記制御回路は、予め決められた複数の位相量のうち前記調整量を示すデジタル信号に応じて選択された位相量だけ前記位相差を調整することを特徴とする、請求項１５または１６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素回路からなる表示部と駆動回路とを含む表示ユニット、例えば画素回路と駆動回路とが同一基板上に一体的に形成された表示ユニットとしてのドライバモノリシック型液晶パネル、および、そのような表示ユニットを備えた表示装置に関する。
【背景技術】
【０００２】
近年、多数の画素回路を有するマトリクス型の表示装置として薄膜トランジスタ（以下「ＴＦＴ」という）を用いたアクティブマトリクス型の液晶表示装置が広く使用されている。アクティブマトリクス型の液晶表示装置における表示部は、液晶層を挟んで互いに対向する２枚のガラス基板等の絶縁性基板からなり、当該２枚のガラス基板のうちＴＦＴ基板と呼ばれる一方の基板には、複数の走査信号線と、当該複数の走査信号線に交差する複数のデータ信号線と、当該複数の走査信号線と当該複数のデータ信号線との交差点にそれぞれ対応してマトリクス状に配置された複数の画素回路とが設けられている。アクティブマトリクス型の液晶表示装置は、このような表示部を駆動するための走査信号線駆動回路およびデータ信号線駆動回路等の駆動回路と、その駆動回路に供給すべきタイミング信号等の制御信号や映像信号を生成する制御回路（コントローラ）とを備えている。これらの構成要素のうち駆動回路の一部または全部が表示部とともに一つの表示ユニットとしてモジュール化されることがある。例えば、データ信号線駆動回路等を構成する能動素子が、各画素回路が形成されるＴＦＴ基板上に多結晶シリコンを用いたＴＦＴとして一体的に形成されることにより、データ信号線駆動回路等と表示部とが一体化した液晶パネル（以下「ドライバモノリシック型液晶パネル」という）が知られている。
【０００３】
ところで、液晶表示装置において表示の高精細化が進んでいることから、表示ユニット内のデータ信号線駆動回路等における信号の遅延量によっては表示不良を起こすおそれがある。例えば、データ信号線駆動回路において、映像信号をサンプリングすることによって上記データ信号を生成する際に、表示ユニットに与えられるクロック信号に基づき生成されるサンプリング信号の当該クロック信号に対する遅延量によっては、サンプリングのためのホールド時間やセットアップ時間が不足し、正しいデータ信号を生成できなくなったり、不正確なデータ信号が生成されたりすることがある。このような場合には、表示不良が発生することがある（例えば特許文献１、２参照）。特に、ドライバモノリシック型液晶パネルにおいては、データ信号線駆動回路の能動素子として特性のばらつきの大きいＴＦＴが使用されることから、単結晶シリコン基板上でデータ信号線駆動回路が実現される場合に比べ、上記遅延量のばらつきが大きく、表示の高精細化への対応は容易ではない。
【０００４】
これに対し、従来より、上記遅延量に相当する遅延時間を検出し、その検出結果に基づいて、データ信号線駆動回路に供給すべきクロック信号等のタイミング信号と映像信号との位相差を調整するように構成された表示装置が提案されている（例えば特許文献１〜４参照）。
【特許文献１】特開２０００−２９４１９号公報
【特許文献２】特開２０００−２９４２０号公報
【特許文献３】特開２００１−２８２１７１号公報
【特許文献４】特開２００４−９４２７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、データ信号線駆動回路等が表示部とともに一つの表示ユニットとしてモジュール化された液晶表示装置に上記従来技術を適用した場合には、データ信号線駆動回路内に供給された上記タイミング信号に基づく信号が２箇所から検出信号として取り出されて表示ユニットから出力される。制御回路は、これらの検出信号に基づき上記遅延量を決定し、その遅延量に基づいてタイミング信号と映像信号の位相差を調整することになる。このため、これらの検出信号に基づいてタイミング信号と映像信号の位相差を調整するための構成を制御回路に追加する必要があり、その構成は、表示ユニット内での検出信号の生成の仕方等の表示ユニットの構成に依存する。
【０００６】
そこで本発明では、表示ユニット内での信号の遅延に起因する表示不良を防止するためのタイミング信号と映像信号との位相差の調整を、表示ユニットの構成に関わらず簡単に行うことができる表示装置、および、そのような表示装置のための表示ユニットを提供することを目的とする。
【課題を解決するための手段】
【０００７】
第１の発明は、映像信号およびタイミング信号を受け取り、当該映像信号の表す画像を当該タイミング信号に基づき表示する表示ユニットであって、
前記タイミング信号に基づき前記映像信号から複数のデータ信号を生成する駆動回路と、
前記複数のデータ信号に基づき前記画像を形成する複数の画素回路と、
前記駆動回路における信号遅延を補償するために前記タイミング信号と前記映像信号との位相差につき調整すべき調整量を示すデジタル信号を、前記画像の表示が開始される前に外部に出力する調整量出力回路とを備えることを特徴とする。
【０００８】
第２の発明は、第１の発明において、
前記駆動回路は、
前記映像信号をサンプリングするためのサンプリングパルスを前記タイミング信号に基づき生成するサンプリングパルス生成回路と、
前記サンプリングパルスで前記映像信号をサンプリングすることにより前記複数のデータ信号を生成するサンプリング回路とを含み、
前記調整量は、前記映像信号と前記サンプリングパルスとの相対的な時間関係についての前記信号遅延によるずれを抑制するために前記位相差につき調整すべき量を含むことを特徴とする。
【０００９】
第３の発明は、第１の発明において、
前記調整量出力回路は、前記調整量として予め決められた値を前記デジタル信号として出力することを特徴とする。
【００１０】
第４の発明は、第３の発明において、
前記調整量出力回路は、前記調整量として予め決められた値が前記調整量出力回路の形成のためのマスクの修正またはレーザ照射による配線修正により変更可能に構成されていることを特徴とする。
【００１１】
第５の発明は、第１の発明において、
前記調整量出力回路は、前記調整量を示すデジタル信号を複数回出力することを特徴とする。
【００１２】
第６の発明は、第１の発明において、
前記調整量出力回路は、前記表示ユニットが受け取るべき信号を入力するための端子のうちの所定端子を入出力兼用端子として、当該所定端子から前記調整量を示すデジタル信号を出力することを特徴とする。
【００１３】
第７の発明は、第６の発明において、
前記入出力兼用端子は、前記映像信号を入力するための端子および前記タイミング信号を入力するための端子を除く前記表示ユニットの端子のうちのいずれかであることを特徴とする。
【００１４】
第８の発明は、第６の発明において、
前記入出力兼用端子は、複数個の前記デジタル信号の出力に対応する個数だけ設けられていることを特徴とする。
【００１５】
第９の発明は、第８の発明において、
前記調整量出力回路は、外部から与えられる識別情報に基づき複数の入出力兼用端子から選択された入出力兼用端子から前記調整量を示すデジタル信号を出力することを特徴とする。
【００１６】
第１０の発明は、第６の発明において、
前記調整量出力回路は、外部から与えられる所定情報に基づき、前記調整量を示すデジタル信号の前記入出力兼用端子からの出力を抑制する手段を含むことを特徴とする。
【００１７】
第１１の発明は、第６の発明において、
前記調整量を示すデジタル信号が所定の抵抗成分を介して外部に出力されるように前記入出力兼用端子に接続された抵抗素子を更に備えることを特徴とする。
【００１８】
第１２の発明は、第１１の発明において、
前記調整量として予め決められた値が前記デジタル信号として外部に出力されるように、前記入出力兼用端子にプルアップ抵抗またはプルダウン抵抗が接続されていることを特徴とする。
【００１９】
第１３の発明は、第１の発明において、
前記調整量出力回路は、前記調整量を示すデジタル信号の値を前記画像の表示における１水平期間の１／１０よりも長い期間で切り替えることを特徴とする。
【００２０】
第１４の発明は、第１の発明において、
前記駆動回路および前記調整量出力回路を構成する能動素子が、前記複数の画素回路が形成されている基板と同一の基板上に形成されていることを特徴とする。
【００２１】
第１５の発明は、表示装置であって、
請求項１に記載の表示ユニットと、
前記映像信号および前記タイミング信号を生成して前記表示ユニットに与える制御回路とを備え、
前記制御回路は、前記調整量を示すデジタル信号を前記表示ユニットから受け取り、前記信号遅延が補償されるように当該デジタル信号に基づき前記映像信号と前記タイミング信号との位相差を調整することを特徴とする。
【００２２】
第１６の発明は、表示装置であって、
複数の請求項１に記載の表示ユニットと、
前記映像信号および前記タイミング信号を生成して各表示ユニットに与える制御回路とを備え、
各表示ユニットは、前記調整量を示すデジタル信号を出力するための前記入出力兼用端子を、複数個の当該デジタル信号の出力に対応する個数だけ備え、
前記制御回路は、前記調整量を示すデジタル信号を各表示ユニットから受け取り、前記遅延量が補償されるように当該デジタル信号に基づき、当該表示ユニットに与えるべき前記映像信号と前記タイミング信号との位相差を調整することを特徴とする。
【００２３】
第１７の発明は、第１６の発明において、
各表示ユニットは、当該表示ユニットにおいて複数の前記入出力兼用端子のうち前記調整量を示すデジタル信号を出力する入出力兼用端子を指定する識別情報を外部から受け取り、
各表示ユニットにおける前記調整量出力回路は、前記識別情報に基づき複数の入出力兼用端子から選択された入出力兼用端子から前記調整量を示すデジタル信号を出力し、
前記制御回路は、複数の前記入出力兼用端子のいずれかから出力された前記調整量を示すデジタル信号を受け取ると、当該デジタル信号が出力された入出力兼用端子を前記識別情報で指定された表示ユニットに与えるべき前記映像信号と前記タイミング信号との位相差を調整することを特徴とする。
【００２４】
第１８の発明は、第１７の発明において、
各表示ユニットの所定端子は、当該所定端子を介して前記識別情報が当該表示ユニットに与えられるように当該表示ユニットの外部で結線されていることを特徴とする。
【００２５】
第１９の発明は、第１５または第１６の発明において、
前記制御回路は、予め決められた複数の位相量のうち前記調整量を示すデジタル信号に応じて選択された位相量だけ前記位相差を調整することを特徴とする。
【発明の効果】
【００２６】
上記第１の発明によれば、表示ユニットに与えられる映像信号とタイミング信号との位相差につき調整すべき調整量を示すデジタル信号が当該表示ユニットから出力され、当該表示ユニットに与えるべき映像信号とタイミング信号を生成する制御回路等において、上記位相差をそのデジタル信号に応じて調整することで、当該表示ユニットにおいて画素回路に与えるべきデータ信号を生成する駆動回路での信号遅延を補償することができる。したがって、例えばドライバモノリシック型液晶パネルが表示ユニットとして使用され、その内部で信号の遅延量が大きくばらつくような場合であっても、当該遅延量を補償して表示不良を防止するための上記位相差の調整を、当該表示ユニットの種別や構成に拘わらず上記デジタル信号に基づき簡単に行うことができる。
【００２７】
上記第２の発明によれば、表示ユニット内の駆動回路において映像信号とサンプリングパルスとの相対的な時間関係についての信号遅延によるずれが抑制されるように、当該表示ユニットに与えるべき映像信号とタイミング信号との位相差が調整される。これにより、映像信号に対するサンプリングの際のホールド時間やセットアップ時間の不足等に起因する表示不良を防止することができる。
【００２８】
上記第３の発明によれば、表示ユニットでの信号遅延を補償して表示不良を防止するための位相差の調整量を示すデジタル信号を、抵抗素子の接続などによる簡単な構成で生成することができる。
【００２９】
上記第４の発明によれば、表示ユニットでの信号遅延を補償して表示不良を防止するための位相差の調整量を示すデジタル信号の値が抵抗素子などの接続によって予め決められていても、当該デジタル信号の値の変更が特定の表示ユニットにつき個別に必要になった場合には、マスク修正またはレーザ照射により当該デジタル信号の値を変更できる。
【００３０】
上記第５の発明によれば、表示ユニットでの信号遅延を補償して表示不良を防止するための位相差の調整量を示すデジタル信号が複数回出力されるので、当該デジタル信号の伝送誤りを回避して、上記信号遅延に起因する表示不良を確実に防止できる。
【００３１】
上記第６の発明によれば、表示ユニットでの信号遅延を補償して表示不良を防止するための位相差の調整量を示すデジタル信号が入出力兼用端子から出力されるので、当該デジタル信号を制御回路等へ伝送するための信号線や端子を新たに設ける必要はない。
【００３２】
上記第７の発明によれば、他の信号に比べて周波数の高い映像信号やタイミング信号を入力するための端子は入出力兼用端子とはならないので、入出力兼用端子とすることによる容量の付加等によって表示のための動作に不具合を生じる可能性が抑えられる。
【００３３】
上記第８の発明によれば、入出力兼用端子は複数個の上記デジタル信号の出力に対応する個数だけ設けられているので、複数の表示ユニットに供給される信号の信号線が共通化されている場合であっても、表示ユニット毎に出力される上記デジタル信号に基づき表示ユニット毎に上記位相差を調整することができる。
【００３４】
上記第９の発明によれば、外部から与えられる識別情報に基づき複数の入出力兼用端子から選択された入出力兼用端子から上記調整量を示すデジタル信号が出力されるので、複数の表示ユニットに供給される信号の信号線が共通化されている場合であっても、表示ユニット毎に出力される上記デジタル信号に基づき表示ユニット毎に上記位相差を調整することができる。
【００３５】
上記第１０の発明によれば、外部から与えられる所定情報に基づき、上記調整量を示すデジタル信号の入出力兼用端子からの出力が抑制されるので、上記調整量を示すデジタル信号を受け取る機能を有しない制御回路にも表示ユニットを接続することができる。
【００３６】
上記第１１の発明によれば、上記調整量を示すデジタル信号が所定の抵抗成分を介して外部に出力されるので、上記調整量を示すデジタル信号を受け取る機能を有しない制御回路にも表示ユニットを接続することができる。
【００３７】
上記第１２の発明によれば、表示ユニットでの信号遅延を補償して表示不良を防止するために必要な位相差の調整量に応じて入出力兼用端子にプルアップ抵抗またはプルダウン抵抗を接続することにより、当該調整量を示すデジタル信号を簡易に生成することができる。しかも、このようなプルアップ抵抗またはプルダウン抵抗の接続によって電源起動時における不安定動作も抑制される。また、このような構成の表示ユニットは、上記調整量を示すデジタル信号を受け取る機能を有しない制御回路にも接続可能となる。
【００３８】
上記第１３の発明によれば、上記調整量を示すデジタル信号の値が画像表示における１水平期間の１／１０よりも長い期間で切り替わるので、上記調整量を示すデジタル信号がシリアル信号としてまたは時分割的に表示ユニットから出力される場合に、映像信号とタイミング信号との位相差を調整する制御回路等に上記調整量が誤り無く伝達される。
【００３９】
上記第１４の発明によれば、ドライバモノリシック型液晶パネル等のように信号の遅延量のばらつきの大きい表示ユニットにおいて、そのばらつきの反映された調整量を示すデジタル信号が出力される。したがって、そのばらつきに応じて映像信号とタイミング信号との位相差が調整されることで、表示ユニットでの信号遅延に起因する表示不良が防止される。
【００４０】
上記第１５の発明によれば、制御回路が、上記調整量を示すデジタル信号を表示ユニットから受け取り、当該デジタル信号に基づき映像信号とタイミング信号との位相差を調整することで、表示ユニットでの信号遅延に起因する表示不良が防止される。
【００４１】
上記第１６の発明によれば、制御回路に複数の表示ユニットが接続され、当該複数の表示ユニットに供給される信号の信号線が共通化されている場合であっても、表示ユニット毎に出力される上記デジタル信号に基づき表示ユニット毎に上記位相差を調整することができる。
【００４２】
上記第１７の発明によれば、各表示ユニットにおいて、外部から与えられる識別情報に基づき複数の入出力兼用端子から選択された入出力兼用端子から上記調整量を示すデジタル信号が出力されるので、複数の表示ユニットに供給される信号の信号線が共通化されている場合であっても、各表示ユニットは、当該表示ユニットに割り当てられた信号線を介して確実に上記調整量を示すデジタル信号を、制御回路等に伝送することができる。
【００４３】
上記第１８の発明によれば、各表示ユニットの所定端子への外部結線によって与えられる識別情報に基づき、上記調整量を示すデジタル信号を出力すべき入出力兼用端子が複数の入出力兼用端子から選択される。これにより、複数の表示ユニットに供給される信号の信号線が共通化されている場合であっても、各表示ユニットは、当該表示ユニットに割り当てられた信号線を介して確実に上記調整量を示すデジタル信号を、制御回路等に伝送することができる。
【００４４】
上記第１９の発明によれば、予め決められた複数の位相量のうち上記調整量を示すデジタル信号に応じて選択された位相量だけ、映像信号とタイミング信号との位相差が調整されるので、簡易な構成で表示ユニットにおける信号遅延の補償することができる。
【発明を実施するための最良の形態】
【００４５】
以下、添付図面を参照しつつ本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１  全体の構成および動作＞
図１は、本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、制御回路としてのコントローラ２００と液晶パネル６００とを備えている。液晶パネル６００は、ドライバモノリシック型の液晶パネルであって、表示部５００と共に、データ信号線駆動回路としてのデータドライバ３００および走査信号線駆動回路としてのゲートドライバ４００を含んでいる。図２に示すように、表示部５００には、データドライバ３００と接続された複数本のデータ信号線Ｌｓと、ゲートドライバ４００と接続された複数本の走査信号線Ｌｇと、当該複数本のデータ信号線Ｌｓと当該複数本の走査信号線Ｌｇとの交差点にそれぞれ対応して設けられた複数の画素回路と、当該複数の画素回路に共通的に設けられた共通電極Ｅｃおよび液晶層とが含まれており、この液晶層は、各画素回路に含まれる画素電極と共通電極Ｅｃとに間に挟持されている。各画素回路は、画素電極と共通電極Ｅｃとによって形成される液晶容量からなる画素容量Ｃｐと、スイッチング素子としてのＴＦＴ１０とを含んでいる。このＴＦＴ１０のゲート端子およびソース端子は、当該画素回路に対応する交差点を通過する走査信号線Ｌｇおよびデータ信号線Ｌｓにそれぞれ接続され、このＴＦＴ１０のドレイン端子は上記画素電極に接続されている。また、共通電極Ｅｃは、（不図示の）共通電極駆動回路に接続され、所定の対向電圧Ｖｃｏｍが与えられる。
【００４６】
コントローラ２００は、外部からデジタル画像信号ＤＶと制御信号ＣＶとを受け取り、液晶パネル６００における表示部５００にデジタル画像信号ＤＶの表す画像を表示させるための信号として、データスタートパルス信号ＤＳＰ、データクロック信号ＤＣＫ、アナログ映像信号ＡＶまたはデジタル映像信号ＤＡ、ゲートスタートパルス信号ＧＳＰ、および、ゲートクロック信号ＧＣＫ等を出力し、これらの信号ＤＳＰ，ＤＣＫ，ＡＶ（ＤＡ），ＧＳＰ，ＧＣＫは、液晶パネル６００に与えられる（後述のように、他にラッチストローブ信号ＬＳや極性反転制御信号φ等もコントローラ２００から液晶パネル６００に与えられる）。液晶パネル６００に与えられる信号のうち、データスタートパルス信号ＤＳＰとデータクロック信号ＤＣＫとアナログ映像信号ＡＶまたはデジタル映像信号ＤＡとは、データドライバ３００に与えられ、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとは、ゲートドライバ４００に与えられる。
【００４７】
データドライバ３００は、表示部５００における各データ信号線Ｌｓと接続されており、表示部５００で画像を表示するために各データ信号線Ｌｓに印加すべきデータ信号を、データスタートパルス信号ＤＳＰ、データクロック信号ＤＣＫ、および、アナログ映像信号ＡＶまたはデジタル映像信号ＤＡ等に基づき生成する。また、ゲートドライバ４００は、表示部５００における各走査信号線Ｌｇと接続されており、各走査信号線Ｌｇに印加すべき走査信号をゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫに基づき生成する。そしてゲートドライバ４００は、データドライバ３００から各データ信号線Ｌｓに印加されるデータ信号を各画素回路（の画素容量Ｃｐ）に書き込むために、走査信号を各走査信号線Ｌｇに印加することにより画像表示の各フレーム期間（各垂直走査期間）において表示部５００における走査信号線Ｌｇをほぼ１水平走査期間ずつ順次選択する。
【００４８】
上記のようにして表示部５００において、対向電極としての共通電極Ｅｃには共通電極駆動回路（不図示）によって対向電圧Ｖｃｏｍが与えられ、各画素回路の画素電極には、表示すべき画像に応じた電圧がデータドライバ３００およびゲートドライバ４００によって与えられる。その結果、各画素電極と共通電極Ｅｃとの間に挟持される液晶層には、それらの電極間の電位差に応じた電圧が印加される。これによって液晶層の各部分の光学的変調が行われることで画像表示が実現される。
【００４９】
＜１．２  データドライバの構成および動作＞
図３は、データドライバ３００の第１の構成例を示すブロック図である。この構成例によるデータドライバ３００は、サンプリングパルス発生回路としてのシフトレジスタ３０１と、表示すべき画像を表す映像信号をサンプリングするサンプリング回路３０２とを備えており、サンプリングすべき映像信号としてアナログ映像信号ＡＶがコントローラ２００からサンプリング回路３０２に与えられる。シフトレジスタ３０１は、コントローラ２００からのデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰに基づき、画像表示のための各水平走査期間において、スタートパルス信号ＤＳＰに含まれる１つのパルスを入力端から出力端へと順次転送し、この転送に応じてサンプリングパルスＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…を順次出力する。サンプリング回路３０２は、これらのサンプリングパルスＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…，ＳＡＭｎによりアナログ映像信号ＡＶを順次サンプリングし、これによりデータ信号Ｄ（１），Ｄ（２），Ｄ（３），…，Ｄ（ｎ）を生成する。このようにして生成されたデータ信号Ｄ（１）〜Ｄ（ｎ）は、表示部５００における（ｎ本の）データ信号線Ｌｓにそれぞれ印加される。なお、図３に示す構成では、コントローラ２００から出力されるアナログ映像信号ＡＶが直接にサンプリング回路３０２に入力されているが、レベルシフタ等の回路を介して入力される場合は、コントローラ２００から出力されるアナログ映像信号ＡＶとサンプリング回路３０２に入力されるアナログ映像信号ＡＶとでは位相が若干異なる。
【００５０】
図４は、データドライバ３００の第２の構成例を示すブロック図である。この構成例によるデータドライバ３００は、サンプリングパルス発生回路としてのシフトレジスタ３１１と、サンプリング・ラッチ回路３１２と、出力回路３１３とを備えており、サンプリングすべき映像信号としてデジタル映像信号ＤＡがサンプリング・ラッチ回路３１２に与えられる。シフトレジスタ３１１は、第１の構成例と同様、データクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰに基づき、画像表示のための各水平期間において、スタートパルス信号ＤＳＰに含まれる１つのパルスを入力端から出力端へと順次転送し、この転送に応じてサンプリングパルスＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…を順次出力する。サンプリング・ラッチ回路３１２は、これらのサンプリングパルスＳＡＭ１，ＳＡＭ２，ＳＡＭ３，…，ＳＡＭｎにより、画素単位でシリアルに入力されるデジタル映像信号ＤＡを順次サンプリングして１水平期間ずつ保持する第１のラッチ回路と、第１ラッチ回路に１行分の映像信号が読み込まれた後に、１水平期間毎にアクティブとなるラッチストローブ信号ＬＳにより、当該１行分の映像信号（デジタル信号）を同時に読み込んで１水平期間だけ保持する第２のラッチ回路とを有している。第２ラッチ回路で保持されている１行分の映像信号ｄ（１）〜ｄ（ｎ）は、出力回路３１３に入力される。出力回路３１３は、サンプリング・ラッチ回路３１２から出力される１行分のデジタル映像信号ｄ（１）〜ｄ（ｎ）を、極性反転制御信号φに基づき、水平期間毎および１フレーム期間毎に極性の反転するアナログ電圧信号であるデータ信号Ｄ（１）〜Ｄ（ｎ）に変換する。このようにして生成されたデータ信号Ｄ（１）〜Ｄ（ｎ）は、表示部５００における（ｎ本の）データ信号線Ｌｓにそれぞれ印加される。なお、図４に示す構成では、コントローラ２００から出力されるデジタル映像信号ＤＡが直接にサンプリング・ラッチ回路３１２に入力されているが、レベルシフタ等の回路を介して入力される場合は、コントローラ２００から出力されるデジタル映像信号ＤＡとサンプリング・ラッチ回路３１２に入力されるデジタル映像信号ＤＡとでは位相が若干異なる。
【００５１】
次に、上記のデータドライバ３００の動作を図５および図６に示すタイミングチャートを参照して説明する。なお、上記第１および第２の構成例のいずれにおいても映像信号ＡＶ，ＤＡに対するサンプリングにおけるサンプリングパルスＳＡＭｉ（ｉ＝１〜ｎ）とクロック信号ＤＣＫとのタイミング関係は同様である。以下では、第２の構成例を前提として説明を進める。
【００５２】
図５は、従来の液晶表示装置におけるデータドライバの動作を示すタイミングチャートである。図５（ａ）（ｂ）に示すデータスタートパルス信号ＤＳＰおよびデータクロック信号ＤＣＫに基づき、図５（ｄ）〜（ｆ）に示すようなサンプリングパルスＳＡＭ１〜ＳＡＭｎが生成され、これらのサンプリングパルスＳＡＭ１〜ＳＡＭｎの立ち下がりで、図５（ｃ）に示す映像信号ＤＡがサンプリングされる。いま、１番目のサンプリングパルスＳＡＭ１に着目すると、このサンプリングパルスＳＡＭ１によるサンプリングは、データドライバ３００内での信号遅延が無いものとすると、時刻ｔ１で行われる。しかし、実際には、データドライバ３００内での信号遅延により、サンプリング時点（サンプリングパルスＳＡＭ１の立ち下がり時点）は時刻ｔ２となり、時間ｔｄだけ遅延する。この遅延時間ｔｄは、データドライバ３００の回路構成や素子特性に依存する。本実施形態のようにデータドライバが能動素子としてのＴＦＴを用いて作製されている場合には、この遅延時間ｔｄの値やばらつきは、データドライバが半導体チップとして単結晶シリコン基板上に形成される場合に比べ、大きなものとなる。このため、高精細な表示を行う場合には、クロック周期が短くなり、上記サンプリングに基づき正しいデータ信号Ｄ（１）〜Ｄ（ｎ）を生成できなかったり、不正確なデータ信号Ｄ（１）〜Ｄ（ｎ）が生成されたりすることがある。その結果、表示不良が発生することがある。
【００５３】
これに対し、本実施形態では、上記の遅延時間Ｔｄが補償されるように（低減または解消されるように）、すなわち映像信号ＤＡとサンプリングパルスＳＡＭｉとの相対的な時間関係についての信号遅延によるずれが抑制されるように（ｉ＝１，２，…，ｎ）、コントローラ２００においてタイミング信号としてのデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰと映像信号ＤＡとの位相差が調整される。これは、本実施形態におけるデータドライバ３００内での信号の遅延量を補償して表示不良を防止すべく、表示ユニットとしての液晶パネル６００に与えるべきタイミング信号と映像信号との位相差が調整されることを意味する。この調整のために、上記遅延量を示すデジタル信号ＡＰが表示開始の際に液晶パネル６００からコントローラ２００に与えられる。このデジタル信号ＡＰは、それに基づきタイミング信号と映像信号との位相差が調整されるので、表示不良が生じないように上記遅延量を補償するために当該位相差を調整すべき量を示す信号と考えることができる。そこで以下では、このデジタル信号を「調整量指示信号」と呼ぶものとする。
【００５４】
なお本実施形態では、タイミング信号としてのデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰと映像信号ＤＡとの位相差が調整されるが、調整量の範囲とデータスタートパルス信号ＤＳＰとの関係によっては、データクロック信号ＤＣＫと映像信号ＤＡとの位相差のみを調整するようにしてよい（後述の第２の実施形態においても同様）。
【００５５】
図６は、本実施形態に係る液晶表示装置におけるデータドライバの動作を示すタイミングチャートである。本実施形態では、図６（ａ）〜（ｃ）において実線で示すように、上記調整量指示信号ＡＰに基づき、タイミング信号としてのデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰと映像信号ＤＡとの位相差が調整される（図６（ａ）〜（ｆ）において点線は当該位相差の調整を行わない場合のタイミングを示している）。すなわち、１番目のサンプリングパルスＳＡＭ１に着目すると、このサンプリングパルスＳＡＭ１によるサンプリング時点は、上記位相差の調整が行われない場合には、時刻ｔ２であって（理想的な場合に対して）比較的大きな遅延時間が存在したが、本実施形態によれば、このサンプリング時点は時刻ｔ３となり、遅延時間ｔｄが大幅に低減されている。ここで、当該位相差の調整量は、使用すべき液晶パネル６００から出力される調整量指示信号ＡＰに基づいており、この調整量指示信号ＡＰは後述のように当該液晶パネルにおける信号遅延のばらつきを反映した値を示す。したがって、液晶パネル６００（のデータドライバ３００）における信号の遅延量が大きくばらついても、それに応じて当該位相差が調整され、正しいデータ信号Ｄ（１）〜Ｄ（ｎ）が各画素回路に与えられる。
【００５６】
＜１．３  コントローラおよび液晶パネルの要部構成＞
図７は、本実施形態におけるコントローラ２００および液晶パネル６００のうち上記の位相差の調整に関わる部分の構成（要部構成）を示すブロック図である。
【００５７】
図７に示すように、液晶パネル６００は、当該液晶パネル６００内での信号遅延を補償するための位相差の調整量を示すデジタル信号を調整量指示信号ＡＰとして出力する調整量出力回路６１１を備えている。ここで、上記信号遅延を補償するために調整すべき位相差は、コントローラ２００から与えられるタイミング信号としてのデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰと映像信号ＤＡとの位相差であり、調整量指示信号ＡＰの示す値は表示ユニットとしての当該液晶パネル６００毎に決まり、当該値は、温度条件等の環境の変化も反映されるように動的に上記遅延量を検出して決定されてもよいし、当該液晶パネル毎または当該液晶パネルの種類毎に予め決められた値であってもよい。
【００５８】
また、本実施形態における液晶パネル６００は、所定端子を入出力兼用端子として使用すべく、当該端子に接続される調整量出力回路６１１内の出力バッファを制御するための出力制御信号Ｃｓｔｄを生成する出力制御部６１５を備えている。この出力制御信号Ｃｓｔｄで当該出力バッファの出力が制御されることにより、コントローラ２００からの制御信号等を入力するための端子である上記所定端子は、表示開始前には上記調整量指示信号ＡＰを出力するための端子として使用される。
【００５９】
本実施形態におけるコントローラ２００は、液晶パネル６００に与えられるタイミング信号としてのデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰを生成するためのタイミング信号生成回路２１３を備えると共に、位相調整部２１１および位相制御部２１２を備えている。位相調整部２１１は、液晶パネル６００から出力される調整量指示信号ＡＰに基づき、外部から与えられる映像信号ＤＶに基づく映像信号ＤＡ０（の位相）を調整することにより、液晶パネル６００に与えるべき映像信号ＤＡを生成する。位相制御部２１２は、データクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰの位相が調整されるように上記タイミング信号生成回路２１３によるデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰの生成を制御する。このような位相調整部２１１と位相制御部２１２とによって、調整量指示信号ＡＰに応じて、タイミング信号（データクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰ）と映像信号ＤＡとの位相差が調整される。具体的な位相差調整量の決定方法としては、例えば、調整量指示信号ＡＰの値とデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰの位相との関係、ならびに、調整量指示信号ＡＰの値とデジタル映像信号ＤＡの位相との関係との関係を与えるテーブルをコントローラ２００内に予め保持しておき、そのテーブルを参照して、データクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰの位相ならびにデジタル映像信号ＤＡの位相を調整すればよい。この場合、予め決められた複数の位相量のうち調整量指示信号ＡＰの値に応じて選択された位相量だけ上記位相差が調整されることになる。これにより、液晶パネル６００内の信号遅延が補償されるように、調整量指示信号ＡＰに応じて上記位相差を調整することができる。なお、所望の範囲でタイミング信号と映像信号ＤＡとの位相差の調整ができるのであれば、位相調整部２１１と位相制御部２１２のうちいずれか一方は省略されてもよい。
【００６０】
また、本実施形態におけるコントローラ２００は、液晶パネル６００から出力される上記調整量指示信号ＡＰを入力するための端子を入出力兼用端子として使用すべく、当該端子に接続される出力バッファを制御するための出力制御信号Ｃｓｔｃを生成する出力制御部２１５を備えている。この出力制御信号Ｃｓｔｃで当該出力バッファの出力が制御されることにより、コントローラ２００から制御信号等を出力するための所定端子が、表示開始前に上記調整量指示信号ＡＰを入力するための端子として使用される。このように、液晶パネル６００の入出力兼用端子から出力される調整量指示信号ＡＰをコントローラ２００の入出力兼用端子から入力することにより、コントローラ２００と液晶パネル６００との間の信号線の数を増やすことなく、上記調整量指示信号ＡＰを液晶パネル６００からコントローラ２００に伝送することができる。
【００６１】
なお、コントローラ２００の出力制御部２１５で生成される出力制御信号Ｃｓｔｃと液晶パネル６００の出力制御部６１５で生成される出力制御信号Ｃｓｔｄとは、位相が若干異なるが、ほぼ同等の信号であるため、以下では、特に区別する必要がないときには同一の参照符号“Ｃｓｔ”で表すものとする。この出力制御信号Ｃｓｔは、表示開始信号ＳＴＤに加えて、垂直同期信号および／または水平同期信号等に基づき生成され、この出力制御信号Ｃｓｔで決定されるタイミングで液晶パネル６００から調整量指示ＡＰが出力されコントローラ２００に入力される（図８参照）。
【００６２】
上記のような構成によれば、コントローラ２００は、それに接続された液晶パネル６００から、当該液晶パネル６００における信号遅延を補償するための位相差調整量を示す調整量指示信号ＡＰを受け取り、その調整量指示信号ＡＰに応じて、当該液晶パネル６００に与えるべきタイミング信号（データクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰ）と映像信号ＤＡとの位相差を調整する。液晶パネル６００は、その調整後のデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰと映像信号ＤＡとを用いて画像を表示する。
【００６３】
＜１．４  調整量指示信号の授受＞
図８は、上記調整量指示信号ＡＰの液晶パネル６００からコントローラ２００への伝送すなわち調整量指示信号ＡＰの授受を説明するためのタイミングチャートである。本実施形態では、液晶表示装置における電源投入の検出等に基づき、表示開始を示す信号である表示開始信号ＳＴＤが生成される。この表示開始信号ＳＴＤに基づき、液晶表示装置の電源が立ち上がってから表示が開始されるまでの間に上記調整量指示信号ＡＰが液晶パネル６００からコントローラ２００に伝送される。このために、図８（ａ）〜（ｃ）に示すように、液晶表示装置の電源Ｅが立ち上がってから表示開始信号ＳＴＤがアクティブ（ハイレベル）となるまでの間に、出力制御信号Ｃｓｔに基づき、所定期間において、液晶パネル６００の入出力兼用端子から調整量指示信号ＡＰが出力され、コントローラ２００の入出力兼用端子から当該調整量指示信号ＡＰが入力される。当該所定期間（以下「調整量授受期間」という）に液晶パネル６００から出力される調整量指示信号ＡＰの値は固定されていてもよいが、図８（ｇ）に示す如く、１個の入出力兼用端子から複数ビットの調整量指示信号ＡＰがシリアルに出力されるように所定期間Ｔａｐ毎に調整量指示信号ＡＰの値を切り替えるようにしてもよい。なお、このように調整量指示信号ＡＰをシリアル出力すなわち時分割出力するための信号値の切換周期Ｔａｐは、調整量指示信号ＡＰの出力バッファの駆動能力を低減して液晶パネル６００の負担を軽減すべく、比較的長い期間、例えば１水平期間の１／１０よりも長い期間とするのが好ましい。
【００６４】
また、図８（ｅ）（ｆ）に示すように、本実施形態では、表示開始信号ＳＴＤがアクティブとなるまでの間、すなわち表示開始までの間に、調整量授受期間（出力制御信号Ｃｓｔがアクティブとなる期間）が２つ設けられており、これにより、同一の調整量指示信号ＡＰが液晶パネル６００からコントローラ２００に２回伝送される。このようにして調整量指示信号ＡＰを複数回伝送することにより、液晶パネル６００からコントローラ２００への位相差調整量の伝送誤りを回避し、液晶パネル６００における信号遅延の補償のための位相差調整を確実に行うことができる。なお、上記調整量授受期間以外の期間では、コントローラ２００の入出力兼用端子は出力端子として使用され、液晶パネル６００の入出力兼用端子は入力端子として使用される。これに対し従来のコントローラでは、図８（ｄ）に示すように、本実施形態におけるコントローラ２００の入出力兼用端子に対応する端子は常に出力端子として使用される。
【００６５】
＜１．５  調整量指示信号の生成および授受のための構成＞
次に、図９〜図１２を参照して、上記調整量指示信号ＡＰを液晶パネル６００において生成しコントローラ２００に伝送するための構成について説明する。
【００６６】
＜１．５．１  第１の構成例＞
図９（ａ）は、上記調整量指示信号ＡＰを液晶パネル６００において生成しコントローラ２００に伝送するための第１の構成例を示す回路図である。この構成例では、コントローラ２００における２個の端子Ｔｃ１，Ｔｃ２と液晶パネル６００における２個の端子Ｔｄ１，Ｔｄ２とが調整量指示信号ＡＰの伝送のための入出力兼用端子として使用される。これらの入出力兼用端子は、データクロック信号ＤＣＫおよび映像信号ＤＡの伝送のための端子以外から選ばれる（これは他の構成例においても同様）。データクロック信号ＤＣＫおよび映像信号ＤＡは、他の信号に比べて周波数が高いので、それらを入力したり出力したりする端子を入出力兼用端子とした場合には容量の付加等によって表示のための動作に不具合を生じる可能性があるからである。
【００６７】
この構成例では、液晶パネル６００の入出力兼用端子Ｔｄ１，Ｔｄ２には、表示開始後において制御信号等を受け取るための入力バッファ６１ｉ，６２ｉがそれぞれ接続されると共に、電源が立ち上がってから表示が開始される前（以下、単に「表示開始前」という）に、調整量指示信号ＡＰを構成する信号（この例では２つの１ビットデジタル信号から調整量指示信号ＡＰが構成される）を出力するためのスリーステートバッファ６１ｏ，６２ｏがそれぞれ接続されている。これらのスリーステートバッファ６１ｏ，６２ｏの制御端子には既述の出力制御信号Ｃｓｔが入力される。そして、スリーステートバッファ６１ｏの入力端は電源ラインに接続されると共に抵抗素子Ｒ１の一端に接続されており、当該抵抗素子Ｒ１の他端は接地されている。また、スリーステートバッファ６２ｏの入力端は接地されると共に抵抗素子Ｒ２の一端に接続されており、当該抵抗素子Ｒ２の他端は電源ラインに接続されている。したがって、ハイレベル（Ｈレベル）は“１”を、ローレベル（Ｌレベル）は“０”をそれぞれ表すものとすると、出力制御信号Ｃｓｔがアクティブであるときに、調整量指示信号ＡＰを構成する信号として入出力兼用端子Ｔｄ１，Ｔｄ２から“１”，“０”がそれぞれ出力される。このようにして、スリーステートバッファ６１ｏ，６２ｏの入力端への抵抗素子の接続の仕方によって、デジタル信号である調整量指示信号ＡＰの値が固定値として設定される。液晶パネルについての既述の遅延量は、量産段階で液晶パネルの種類毎（機種毎）にほぼ一定値に落ち着いていれば、調整量指示信号ＡＰの値を上記のような抵抗素子の接続によって固定値（予め決められた値）として設定しても当該遅延量を適切に補償することができる。
【００６８】
液晶パネル６００における上記入出力兼用端子Ｔｄ１，Ｔｄ２は、信号線Ｌ１，Ｌ２をそれぞれ介して、コントローラ２００の入出力兼用端子Ｔｃ１，Ｔｃ２にそれぞれ接続されている。コントローラ２００の入出力兼用端子Ｔｃ１，Ｔｃ２には、表示開始後において制御信号等を出力するための出力バッファ２１ｏ，２２ｏがそれぞれ接続されると共に、表示開始前に、調整量指示信号ＡＰを構成する２つの信号をそれぞれ受け取るための２つの入力バッファ２１ｉ，２２ｉがそれぞれ接続されている。出力バッファ２１ｏ，２２ｏは、スリーステートバッファであって、それらの制御端子には既述の出力制御信号Ｃｓｔの論理反転信号が入力される。入力バッファ２１ｉ，２２ｉが受け取った信号は調整量指示信号ＡＰを構成し、この調整量指示信号ＡＰは、既述のように、位相調整部２１１および位相制御部２１２に与えられ、タイミング信号（データクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰ）と映像信号ＤＡとの位相差を調整するために使用される（図７参照）。
【００６９】
上記のような構成によれば、表示開始前の調整量授受期間には、出力制御信号Ｃｓｔがアクティブ（Ｈレベル）となり（図８（ｂ））、液晶パネル６００において抵抗素子Ｒ１，Ｒ２の接続によって値の設定された調整量指示信号ＡＰが、スリーステートバッファ６１ｏ，６２ｏ、入出力兼用端子Ｔｄ１，Ｔｄ２、信号線Ｌ１，Ｌ２、入出力兼用端子Ｔｃ１，Ｔｃ２を介してコントローラ２００の入力バッファ２１ｉ，２２ｉに入力される。一方、表示開始後は、出力制御信号Ｃｓｔが非アクティブ（Ｌレベル）となり（図８（ｂ））、コントローラ２００の出力バッファ（スリーステートバッファ）２１ｏ，２２ｏから出力される制御信号等が、入出力兼用端子Ｔｃ１，Ｔｃ２、信号線Ｌ１，Ｌ２、入出力兼用端子Ｔｄ１，Ｔｄ２を介して液晶パネル６００の入力バッファ６１ｉ，６２ｉに入力される。したがって、液晶パネル６００やコントローラ２００の（外部）端子や信号線を増やすことなく、液晶パネル６００からコントローラ２００に調整量指示信号ＡＰを伝送することができる。なお、コントローラ２００側の出力制御信号Ｃｓｔ（Ｃｓｔｃ）と液晶パネル６００側の出力制御信号Ｃｓｔ（Ｃｓｔｄ）とは、実際には位相が若干異なり、これにより、コントローラ２００の出力バッファ２ｋｏの出力信号と液晶パネル６００の出力バッファ６ｋｏの出力信号とが衝突しないように（ｋ＝１，２，…）両出力信号のいずれをも出力させない移行期間が設けられている。この点は、図１０や図１２（ａ）、図１５に示す構成におけるコントローラ側の出力制御信号Ｃｓｔｃと液晶パネル側の出力制御信号Ｃｓｔｄについても同様である。
【００７０】
上記では、液晶パネルにおける信号遅延を補償するための調整量指示信号ＡＰの値は固定値として設定されているが、液晶パネルの量産開始後においても、調整量指示信号ＡＰの値を変更したい場合がある。図９（ａ）に示したように抵抗素子Ｒ１，Ｒ２の接続によって調整量指示信号ＡＰの値が設定される構成によれば、この場合においても、液晶パネル６００におけるデータドライバ３００等の回路を形成するためのマスクの修正または製造後のレーザ照射による配線修正により、調整量指示信号ＡＰの値を変更することができる（この点は、後述の第２の構成例においても同様）。例えば図９（ｂ）に示すように、スリーステートバッファ６１ｏの入力端に接続される抵抗素子Ｒ１の一端と電源ラインとの間の接続をマスク修正またはレーザ照射によって解除することにより、調整量指示信号ＡＰを構成する信号のうち入出力兼用端子Ｔｄ１から出力される信号の値を“１”から“０”に変更することができる。
【００７１】
＜１．５．２  第２の構成例＞
図１０は、上記調整量指示信号ＡＰを液晶パネル６００において生成しコントローラ２００に伝送するための第２の構成例を示す回路図である。この構成例では、コントローラ２００における１個の端子Ｔｃ１と液晶パネル６００における１個の端子Ｔｄ１とが調整量指示信号ＡＰの伝送のための入出力兼用端子として使用される。
【００７２】
液晶パネル６００の入出力兼用端子Ｔｄ１には、表示開始後において制御信号等を受け取るための入力バッファ６１ｉが接続されると共に、表示開始前に調整量指示信号ＡＰを出力するためのスリーステートバッファ６１ｏが接続されている。このスリーステートバッファ６１ｏの制御端子には既述の出力制御信号Ｃｓｔが入力される。この構成例における液晶パネル６００は、調整量指示信号ＡＰの生成手段として、１つの出力端と第１および第２の入力端とを有する切換スイッチＳＷ１と２個の抵抗素子Ｒ１，Ｒ２とからなるシリアル信号生成回路を含んでいる。切換スイッチＳＷ１の出力端はスリーステートバッファ６１ｏの入力端に接続されており、当該切換スイッチＳＷ１は、所定の制御信号に応じて、その出力端に第１および第２の入力端のいずれかを接続する。第１の入力端には抵抗素子Ｒ１の一端が、第２の入力端には抵抗素子Ｒ２の一端がそれぞれ接続されており、抵抗素子Ｒ１の他端は電源ラインに接続され、抵抗素子Ｒ２の他端は接地されている。したがって、Ｈレベルは“１”を、Ｌレベルは“０”をそれぞれ表すものとすると、出力制御信号Ｃｓｔがアクティブであるときに、調整量指示信号ＡＰとして入出力兼用端子Ｔｄ１から“１”と“０”が切換スイッチＳＷ１による切換に応じてシリアルに（時分割で）出力される（図８（ｇ）参照）。
【００７３】
液晶パネル６００における上記入出力兼用端子Ｔｄ１は、信号線Ｌ１を介してコントローラ２００の入出力兼用端子Ｔｃ１に接続されている。コントローラ２００の入出力兼用端子Ｔｃ１には、表示開始後において制御信号等を出力するための出力バッファ２１ｏが接続されると共に、表示開始前に調整量指示信号ＡＰを受け取るための入力バッファ２１ｉが接続されている。出力バッファ２１ｏは、スリーステートバッファであって、その制御端子には既述の出力制御信号Ｃｓｔの論理反転信号が入力される。入力バッファ２１ｉが受け取った調整量指示信号ＡＰは、既述のように、位相調整部２１１および位相制御部２１２に与えられ、タイミング信号（データクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰ）と映像信号ＤＡとの位相差を調整するために使用される（図７参照）。
【００７４】
上記のような構成によれば、表示開始前の調整量授受期間には、出力制御信号Ｃｓｔがアクティブ（Ｈレベル）となり（図８（ｂ））、液晶パネル６００において抵抗素子Ｒ１，Ｒ２の接続によって値の設定された調整量指示信号ＡＰが、シリアル信号として、スリーステートバッファ６１ｏ、入出力兼用端子Ｔｄ１、信号線Ｌ１、入出力兼用端子Ｔｃ１を介してコントローラ２００の入力バッファ２１ｉに入力される。一方、表示開始後は、出力制御信号Ｃｓｔが非アクティブ（Ｌレベル）となり（図８（ｂ））、コントローラ２００の出力バッファ（スリーステートバッファ）２１ｏから出力される制御信号等が、入出力兼用端子Ｔｃ１、信号線Ｌ１、入出力兼用端子Ｔｄ１を介して液晶パネル６００の入力バッファ６１ｉに入力される。したがって、液晶パネル６００やコントローラ２００の（外部）端子や信号線を増やすことなく、液晶パネル６００からコントローラ２００に調整量指示信号ＡＰを伝送することができる。
【００７５】
＜１．５．３  第３の構成例＞
図１１（ａ）は、上記調整量指示信号ＡＰを液晶パネル６００において生成しコントローラ２００に伝送するための第３の構成例を示す回路図である。この構成例では、コントローラ２００における２個の端子Ｔｃ１，Ｔｃ２と液晶パネル６００における２個の端子Ｔｄ１，Ｔｄ２とが調整量指示信号ＡＰの伝送のための入出力兼用端子として使用される。
【００７６】
液晶パネル６００の入出力兼用端子Ｔｄ１，Ｔｄ２には、制御信号等を受け取るための入力バッファ６１ｉ，６２ｉがそれぞれ接続されると共に、表示開始前に出力すべき調整量指示信号ＡＰを構成する信号（この例では２つの１ビットデジタル信号で調整量指示信号ＡＰが構成される）に応じて、プルアップ抵抗Ｒｕまたはプルダウン抵抗Ｒｄが接続される。図１１（ａ）に示した例では、入出力兼用端子Ｔｄ１にプルダウン抵抗Ｒｄが、入出力兼用端子Ｔｄ２にはプルアップ抵抗Ｒｕがそれぞれ接続されている。すなわち、入出力兼用端子Ｔｄ１には抵抗素子Ｒｄの一端が接続され当該抵抗素子Ｒｄの他端は接地されており、入出力兼用端子Ｔｄ２には抵抗素子Ｒｕの一端が接続され当該抵抗素子Ｒｕの他端は電源ラインに接続されている。
【００７７】
上記以外のコントローラ２００内の構成については、図９（ａ）に示した第１の構成例と同様である。したがって、出力制御信号Ｃｓｔがアクティブ（Ｈレベル）のときには、コントローラ２００における出力バッファ２１ｏ，２２ｏの出力は高インピーダンス状態となるので、液晶パネル６００の入出力兼用端子のうち、プルダウン抵抗Ｒｄの接続された入出力兼用端子Ｔｄ１からはＬレベルの信号が出力され、プルアップ抵抗Ｒｕの接続された入出力兼用端子Ｔｄ２からはＨレベルの信号が出力される。このようにプルダウン抵抗Ｒｄまたはプルアップ抵抗Ｒｕの接続によって値の設定された２ビットの信号は調整量指示信号ＡＰとして、第１の構成例と同様にしてコントローラ２００に入力され、タイミング信号（データクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰ）と映像信号ＤＡとの位相差を調整するために使用される（図７参照）。
【００７８】
上記のような構成によれば、表示開始前の調整量授受期間には、出力制御信号Ｃｓｔがアクティブ（Ｈレベル）となり（図８（ｂ））、液晶パネル６００において入出力兼用端子Ｔｄ１，Ｔｄ２へのプルダウン抵抗Ｒｄまたはプルアップ抵抗Ｒｕの接続によって値の設定された調整量指示信号ＡＰが、コントローラ２００の入力バッファ２１ｉ，２２ｉに入力される。一方、表示開始後は、出力制御信号Ｃｓｔが非アクティブ（Ｌレベル）となり（図８（ｂ））、コントローラ２００の出力バッファ（スリーステートバッファ）２１ｏ，２２ｏから制御信号等が出力される。プルアップ抵抗Ｒｕおよびプルダウン抵抗Ｒｄの抵抗値は出力バッファ２１ｏ，２２ｏの駆動能力に比べて十分に高く、これらの出力バッファ２１ｏ，２２ｏは、液晶パネル６００の入出力兼用端子Ｔｄ１，Ｔｄ２へのプルアップ抵抗Ｒｕまたはプルダウン抵抗Ｒｄの接続に拘わらす、上記制御信号等を液晶パネル６００内の入力バッファ６１ｉ，６２ｉに安定的に与えることができる。
【００７９】
このようにして、液晶パネル６００においてプルアップ抵抗Ｒｕまたはプルダウン抵抗Ｒｄの所定端子Ｔｄ１，Ｔｄ２への接続によって、表示開始前にコントローラ２００に伝送すべき調整量指示信号ＡＰを簡易に生成し、かつ、液晶パネル６００やコントローラ２００の（外部）端子や信号線を増やすことなく、液晶パネル６００からコントローラ２００に調整量指示信号ＡＰを伝送することができる。しかも、上記のように液晶パネル６００の所定端子Ｔｄ１，Ｔｄ２にプルアップ抵抗Ｒｕまたはプルダウン抵抗Ｒｄが接続されることで、電源起動時における不安定動作も抑制される。また、上記のようにプルアップ抵抗Ｒｕおよびプルダウン抵抗Ｒｄを利用した本構成例による液晶パネル６００は、図１１（ｂ）に示すように、上記調整量指示信号ＡＰを受け取る機能を有しない従来のコントローラ（以下「旧式コントローラ」という）２５０に接続することも可能である。
【００８０】
＜１．５．４  第４の構成例＞
図１２（ａ）は、上記調整量指示信号ＡＰを液晶パネル６００において生成しコントローラ２００に伝送するための第４の構成例を示す回路図である。この構成例は、液晶パネル６００においてスリーステートバッファ６１ｏと入出力兼用端子Ｔｄ１との間に抵抗素子Ｒ１ｏが挿入されると共に、スリーステートバッファ６２ｏと入出力兼用端子Ｔｄ２との間に抵抗素子Ｒ２ｏが挿入される点を除けば、第１の構成例と同様である。したがって、表示開始前の調整量授受期間において液晶パネル６００の入出力兼用端子Ｔｄ１，Ｔｄ２から調整量指示信号ＡＰが出力される際に出力インピーダンスが若干高くなる点を除けば、第１の構成例と同様に動作し、同様の効果が得られる。
【００８１】
このような効果に加えて、本構成例による本構成例の液晶パネル６００は、図１２（ｂ）に示すように、上記調整量指示信号ＡＰを受け取る機能を有しない旧式コントローラ２５０に接続することも可能である。この旧式のコントローラ２５０における出力バッファ２１ｏ，２２ｏの駆動能力が、液晶パネル６００内の上記の挿入抵抗素子Ｒ１ｏ，Ｒ２ｏの抵抗値に比べて十分に大きければ、液晶パネル６００内のスリーステートバッファ６１ｏ，６２ｏの出力が高インピーダンス状態か否かに拘わらず（出力制御信号Ｃｓｔｄがアクティブか否かに拘わらず）、上記出力バッファ２１ｏ，２２ｏからの制御信号等を液晶パネル６００内の入力バッファ６１ｉ，６２ｉに安定的に与えることができる。
【００８２】
＜１．６  効果＞
上記実施形態によれば、タイミング信号としてのデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰと映像信号ＤＡとの位相差につき調整すべき量を示すデジタル信号が、調整量指示信号ＡＰとして表示開始前にコントローラ２００に与えられる。コントローラ２００は、タイミング信号（データクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰ）と映像信号ＤＡとの位相差をこの調整量指示信号ＡＰに応じて調整し、液晶パネル６００は、その調整後のデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰと映像信号ＤＡとに基づき画像を表示する。この調整量指示信号ＡＰは、液晶パネル６００における信号遅延を補償するために上記位相差につき調整すべき量を示しており、液晶パネル６００における信号の遅延量を示す信号とも言える。液晶パネル６００に与えられるタイミング信号と映像信号との位相差がこのような調整量指示信号ＡＰに応じて調整されることにより、当該液晶パネル６００における信号遅延が補償される。したがって、表示ユニットとしての液晶パネル６００内での信号の遅延量が大きくばらついても、当該液晶パネルに供給すべきタイミング信号と映像信号との位相差を、当該液晶パネルの種別や構成に関わらず調整量指示信号ＡＰに基づきコントローラ２００において簡易に調整することで、当該液晶パネル内での信号の遅延に起因する表示不良を防止することができる。また、この調整量指示信号ＡＰはデジタル信号としてコントローラ２００に与えられ、その信号値は安定しているので、上記位相差の調整も安定化しており調整動作がふらつくことはない。
【００８３】
また、上記実施形態によれば、液晶パネル６００およびコントローラ２００の所定端子を入出力兼用端子とすることにより、既存の端子および信号線を利用して上記調整量指示信号ＡＰが液晶パネル６００からコントローラ２００に伝送される（図９〜図１２参照）。したがって、上記調整量指示信号ＡＰの伝送のために新たに信号線を設ける必要はない。
【００８４】
＜２．第２の実施形態＞
図１３は、本発明の第２の実施形態に係る液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、制御回路としてのコントローラ２２０と第１液晶パネル６２０ａおよび第２液晶パネル６２０ｂとを備えている。第１液晶パネル６２０ａと第２液晶パネル６２０ｂとは、互いに構成が基本的に同じであり、両者を区別する必要がない場合には同一の参照符号“６２０”で示すものとする。コントローラ２２０は、３個の液晶パネルが接続可能に構成されており、接続される各液晶パネルに与えるべきタイミング信号（データクロック信号およびデータスタートパルス信号）と映像信号との位相差につき調整すべき量を示す調整量指示信号ＡＰを各液晶パネルから受け取るための入出力兼用端子を備えている。図１３に示したコントローラ２２０は、最大３個の液晶パネルの接続が可能であるので、このような入出力兼用端子として第１〜第３の端子Ｔｃａ，Ｔｃｂ，Ｔｃｃを備えている。また、本実施形態における各液晶パネルも、上記調整量指示信号ＡＰを出力するための入出力兼用端子を、上記最大個数に対応した数だけ備えている。したがって、図１３に示した各液晶パネル６２０ａ，６２０ｂは、当該入出兼用力端子として第１〜第３の端子Ｔｄａ，Ｔｄｂ，Ｔｄｃを備えている。
【００８５】
コントローラ２２０の入出力兼用端子である第１〜第３の端子には第１〜第３の信号線Ｌａ，Ｌｂ，Ｌｃがそれぞれ接続されており、これらの第１〜第３の信号線Ｌａ，Ｌｂ，Ｌｃに、各液晶パネル６２０ａ，６２０ｂの入出力兼用端子である第１〜第３の端子Ｔｄａ，Ｔｄｂ，Ｔｄｃがそれぞれ接続されている。これらの第１〜第３の信号線Ｌａ，Ｌｂ，Ｌｃは、表示開始後にコントローラ２２０から各液晶パネル６２０ａ，６２０ｂに制御信号等を伝送するために使用される既存の信号線であり、表示開始前の調整量授受期間（図８参照）には、コントローラ２２０に接続される各液晶パネルから当該コントローラ２２０に調整量指示信号を伝送するために使用される。ただし、本実施形態では、コントローラ２２０には２個の液晶パネル６２０ａ，６２０ｂが接続されているだけであるので、第３の信号線Ｌｃは調整量指示信号の伝送には使用されない。
【００８６】
＜２．１  コントローラおよび液晶パネルの要部構成＞
図１４は、本実施形態におけるコントローラ２２０および液晶パネル６２０のうち上記の位相差の調整に関わる部分の構成（要部構成）を示すブロック図である。本実施形態の構成のうち当該要部構成以外については上記第１の実施形態と同様であるので、同一部分には同一の参照符号を付して説明を省略する。
【００８７】
図１４に示すように、液晶パネル６２０は、上記第１の実施形態と同様、表示不良が生じないように当該液晶パネル６２０での信号の遅延量を補償するための位相差の調整量を示すデジタル信号を調整量指示信号ＡＰｘとして出力する調整量出力回路６２１を備えている（ｘ＝ａ，ｂ，ｃ）。ここで、上記遅延量を補償するために調整すべき位相差は、コントローラ２００から与えられるタイミング信号としてのデータクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰと映像信号ＤＡとの位相差であり、この点も上記第１の実施形態と同様である。しかし、上述のように、調整量指示信号ＡＰを出力するための入出力兼用端子が３個設けられていることから、これらの入出力兼用端子に接続される出力バッファ等も３個設けられている（詳細は後述）。また、本実施形態における液晶パネル６００は、上記第１〜第３の端子Ｔｄａ，Ｔｄｂ，Ｔｄｃを入出力兼用端子として使用すべく、上記第１〜第３の端子Ｔｄａ，Ｔｄｂ，Ｔｄｃに接続される調整量出力回路６２１内の出力バッファを制御するための出力制御信号Ｃｓｔを生成する出力制御部６２５を備えている。この出力制御信号Ｃｓｔで当該出力バッファの出力が制御されることにより、コントローラ２００からの制御信号等を入力するための端子である上記第１〜第３の端子Ｔｄａ，Ｔｄｂ，Ｔｄｃのいずれかは、表示開始前に上記調整量指示信号ＡＰｘを出力するための端子として使用される。
【００８８】
本実施形態におけるコントローラ２２０は、上記第１の実施形態と同様、タイミング信号生成回路２２３、位相制御部２２２、および位相調整部２２１を備えている。タイミング信号生成回路２２３は、当該コントローラ２２０に接続可能な液晶パネルの最大個数である３に対応して、３個のデータクロック信号ＤＣＫａ，ＤＣＫｂ，ＤＣＫｃおよび３個のデータスタートパルス信号ＤＳＰａ，ＤＳＰｂ，ＤＳＰｃを生成し出力する。位相調整部２２１は、コントローラ２２０に接続される各液晶パネルから出力される調整量指示信号ＡＰａ，ＡＰｂ，ＡＰｃに基づき、外部からの映像信号ＤＶに基づく映像信号ＤＡ０（の位相）を調整することにより、各液晶パネルに与えるべき映像信号ＤＡａ，ＤＡｂ，ＤＡｃを生成する。位相制御部２２２は、データクロック信号ＤＣＫａ〜ＤＣＫｃおよびデータスタートパルス信号ＤＳＰａ〜ＤＳＰｃの位相が調整されるように上記タイミング信号生成回路２２３によるデータクロック信号ＤＣＫａ〜ＤＣＫｃおよびデータスタートパルス信号ＤＳＰａ〜ＤＳＰｃの生成を制御する。このような位相調整部２２１と位相制御部２２２とによって、各液晶パネルから与えられる調整量指示信号ＡＰａ〜ＡＰｃに応じて各液晶パネルに与えるべきタイミング信号としてのデータクロック信号ＤＣＫａ〜ＤＣＫｃおよびデータスタートパルス信号ＤＳＰａ〜ＤＳＰｃと映像信号ＤＡとの位相差が調整される。
【００８９】
また、本実施形態におけるコントローラ２２０は、各液晶パネルから出力される上記調整量指示信号ＡＰａ〜ＡＰｃを入力するための端子を入出力兼用端子として使用すべく、当該端子に接続される出力バッファを制御するための出力制御信号Ｃｓｔを生成する出力制御部２２５を備えている。この出力制御信号Ｃｓｔで当該出力バッファの出力が制御されることにより、コントローラ２２０から制御信号等を出力するための所定端子が、表示開始前に上記調整量指示信号ＡＰａ〜ＡＰｃを入力するための端子として使用される。
【００９０】
＜２．２  調整量指示信号の生成および授受のための構成＞
本実施形態において上記調整量指示信号ＡＰｘの液晶パネル６２０からコントローラ２２０への伝送（調整量指示信号の授受）は、上記第１の実施形態と同様、図８に示すタイミングで行われる。しかし、本実施形態はコントローラ２２０に複数の液晶パネルが接続可能な構成となっていることから、調整量指示信号ＡＰｘの授受のための構成は、上記第１の実施形態と相違する。以下、図１５を参照して、本実施形態における当該構成について説明する。
【００９１】
図１５に示すように、コントローラ２２０は、接続可能な液晶パネルの最大個数である３に対応して、調整量指示信号ＡＰａ，ＡＰｂ，ＡＰｃを各液晶パネルから入力するための入出力兼用端子として第１〜第３の端子Ｔｃａ，Ｔｃｂ，Ｔｃｃを備えている。これら第１〜第３の端子Ｔｃａ，Ｔｃｂ，Ｔｃｃに対応して、コントローラ２２０に接続される各液晶パネル６２０ａ，６２０ｂは、当該液晶パネル内の信号遅延に対応した調整量指示信号ＡＰｘを出力するための入出力兼用端子として第１〜第３の端子Ｔｄａ，Ｔｄｂ，Ｔｄｃを備えている。各液晶パネル６２０ａ，６２０ｂの第１〜第３の端子Ｔｄａ，Ｔｄｂ，Ｔｄｃは、第１〜第３の信号線Ｌａ，Ｌｂ，Ｌｃをそれぞれ介して、コントローラ２２０の第１〜第３の端子Ｔｃａ，Ｔｃｂ，Ｔｃｃにそれぞれ接続されている。
【００９２】
各液晶パネル６２０ｘの第１〜第３の端子Ｔｄａ，Ｔｄｂ，Ｔｄｃには、表示開始後に制御信号等を受け取るための入力バッファ６１ｉ，６２ｉ，６３ｉがそれぞれ接続されると共に、表示開始前に調整量指示信号ＡＰｘを出力するためのスリーステートバッファ６１ｏ，６２ｏ，６３ｏがそれぞれ接続されている（ｘ＝ａ，ｂ）。これらのスリーステートバッファ６１ｏ，６２ｏ，６３ｏの入力端には、上記第１の実施形態における調整量指示信号の生成および授受のための第２の構成例（図１０）と同様のシリアル信号生成回路が接続されている。このシリアル信号生成回路は、切換スイッチＳＷ１と抵抗素子Ｒ１，Ｒ２とからなり、当該抵抗素子Ｒ１，Ｒ２の接続によって値の決まる調整量指示信号ＡＰｘをデジタルのシリアル信号として生成する。
【００９３】
また、スリーステートバッファ６１ｏ，６２ｏ，６３ｏにそれぞれ対応してＡＮＤゲート６１ｇ，６２ｇ，６３ｇが設けられており、各スリーステートバッファ６１ｏ，６２ｏ，６３ｏの制御端子には、それに対応するＡＮＤゲート６１ｇ，６２ｇ，６３ｇの出力信号が入力される。各ＡＮＤゲート６１ｇ，６２ｇ，６３ｇは、２つの入力信号の論理積の信号を出力するゲートであって、一方の入力端には既述の出力制御信号Ｃｓｔが入力され、他方の入力端は当該液晶パネル６２０ｘの外部端子に接続されている。この外部端子は、当該液晶パネル６２０ｘの外部で電源ラインまたは接地ラインに接続される。この外部端子が外部結線によって電源ラインに接続された場合には、対応するスリーステートバッファの出力が高インピーダンス状態となるか否かが上記出力制御信号Ｃｓｔによって決まり、この外部端子が外部結線によって接地ラインに接続された場合には、対応するスリーステートバッファの出力は常に高インピーダンス状態となる。
【００９４】
図１５に示すように、第１液晶パネル６２０ａでは、ＡＮＤゲート６１ｇの入力端の接続される外部端子は外部結線ＥＣａによって電源ラインに接続され、ＡＮＤゲート６２ｇおよび６３ｇの入力端の接続される外部端子は外部結線ＥＣｂおよびＥＣｃによって共に接地ラインに接続されている。したがって、スリステートバッファ６２ｏ，６３ｏの出力は常に高インピーダンス状態となり、出力制御信号Ｃｓｔがアクティブのときは、スリーステートバッファ６１ｏの接続される入出力兼用端子である第１の端子Ｔｄａからのみ調整量指示信号ＡＰａが出力される。これに対し、第２液晶パネル６２０ｂでは、３個のＡＮＤゲート６１ｇ，６２ｇ，６３ｇの入力端の接続される外部端子のうち、外部結線によって電源ラインに接続されているのは、ＡＮＤゲート６２ｇの入力端の接続される外部端子のみであり、他は外部端子は接地ラインに接続されている。したがって、出力制御信号Ｃｓｔがアクティブのときは、スリーステートバッファ６２ｏの接続される入出力兼用端子である第２の端子Ｔｄｂからのみ調整量指示信号ＡＰｂが出力される。
【００９５】
このようにして、出力制御信号Ｃｓｔがアクティブのとき、すなわち、表示開始前の調整量授受期間において、第１液晶パネル６２０ａの第１の端子Ｔｄａから出力される調整量指示信号ＡＰａは、第１の信号線Ｌａを介してコントローラ２２０の第１の端子Ｔｃａに与えられ、第２液晶パネル６２０ｂの第２の端子Ｔｄｂから出力される調整量指示信号ＡＰｂは、第２の信号線Ｌｂを介してコントローラ２２０の第２の端子Ｔｃｂに与えられる。なお図１５に示した例では、各液晶パネル６２０ａ，６２０ｂの第３の端子Ｔｄｃ、第３の信号線Ｌｃ、およびコントローラ２２０の第３の端子Ｔｃｃは、調整量指示信号の伝送には使用されない。
【００９６】
コントローラ２２０における入出力兼用端子としての第１〜第３の端子Ｔｃａ，Ｔｃｂ，Ｔｃｃには、表示開始後において制御信号等を出力するための出力バッファ２１ｏ，２２ｏ，２３ｏがそれぞれ接続されると共に、表示開始前に最大３個の液晶パネルからの調整量指示信号ＡＰａ，ＡＰｂ，ＡＰｃをそれぞれ受け取るための３つの入力バッファ２１ｉ，２２ｉ，２３ｉがそれぞれ接続されている。出力バッファ２１ｏ，２２ｏ，２３ｏは、スリーステートバッファであって、それらの制御端子には既述の出力制御信号Ｃｓｔの論理反転信号が入力される。入力バッファ２１ｉ，２２ｉ，２３ｉがそれぞれ受け取った調整量指示信号ＡＰａ，ＡＰｂ，ＡＰｃは、既述のように、位相調整部２２１および位相制御部２２２に与えられる。これにより、各液晶パネルから与えられる調整量指示信号ＡＰｘに応じて、当該液晶パネルに与えるべきタイミング信号（データクロック信号ＤＣＫｘおよびデータスタートパルス信号ＤＳＰｘ）と映像信号ＤＡｘとの位相差が調整される（ｘ＝ａ，ｂ，ｃ）（図７参照）。
【００９７】
上記のような構成によれば、表示開始前の調整量授受期間には、出力制御信号Ｃｓｔがアクティブ（Ｈレベル）となり（図８（ｂ））、各液晶パネル６２０ｘにおいて抵抗素子Ｒ１，Ｒ２の接続によって設定された値を有するデジタルのシリアル信号が、調整量指示信号ＡＰｘとして、入出力兼用端子である第１〜第３の端子Ｔｄａ，Ｔｄｂ，Ｔｄｃのうち当該液晶パネル６２０ｘの外部結線によって選択された端子Ｔｄｘ（より一般的には外部から与えられる識別情報によって選択された端子Ｔｄｘ）から出力され、信号線Ｌｘ、入出力兼用端子Ｔｃｘを介してコントローラ２２０の入力バッファ２１ｉ，２２ｉ，２３ｉのいずれかに入力される。一方、表示開始後は、出力制御信号Ｃｓｔが非アクティブ（Ｌレベル）となり（図８（ｂ））、コントローラ２００の出力バッファ（スリーステートバッファ）２１ｏ〜２３ｏから出力される制御信号等が、入出力兼用端子としての第１〜第３の端子Ｔｃａ〜Ｔｃｃ、信号線Ｌａ〜Ｌｃ、入出力兼用端子としての第１〜第３の端子Ｔｄａ〜Ｔｄｃを介して各液晶パネル６００の入力バッファ６１ｉ〜６３ｉに入力される。したがって、各液晶パネル６２０ｘとコントローラ２２０との間の信号線を増やすことなく、各液晶パネル６２０ｘからコントローラ２２０に調整量指示信号ＡＰｘを伝送することができる。
【００９８】
なお、図１５に示した調整量指示信号の生成手段としてのシリアル信号生成回路の構成からわかるように、上記実施形態においても、必要に応じ、マスク修正またはレーザ照射による配線修正により、液晶パネル６２０ｘから出力すべき調整量指示信号ＡＰｘを変更することができる。
【００９９】
また、上記調整量指示信号を受け取る機能を有しない旧式のコントローラ２５０が使用される場合には、その旧式コントローラ２５０に接続されるべき液晶パネルにおける上記外部端子（ＡＮＤゲート６１ｇ〜６３ｇの入力端に接続される外部端子）を全て外部結線によって接地ラインに接続することにより、入出力兼用端子Ｔｄａ，Ｔｄｂ，Ｔｄｃに接続されるスリーステートバッファ６１ｏ，６２ｏ，６３ｏの出力を全て高インピーダンス状態とすればよい。この場合、ＡＮＤゲート６１ｇ〜６３ｇおよびスリーステートバッファ６１ｏ〜６３ｏは、外部から与えられる所定情報に基づき入出力兼用端子Ｔｄａ〜Ｔｄｃからの出力を抑制する手段として機能する。なお、旧式のコントローラが使用される場合に液晶パネルの入出力兼用端子からの出力を抑制するための具体的構成は、図１５に示したような外部結線に基づく構成に限定されるものではない。液晶パネルが、その外部から与えられる所定情報に基づき、上記調整量指示信号を受け取る機能を有するコントローラ（新式コントローラ）と上記調整量指示信号を受け取る機能を有しないコントローラ（旧式コントローラ）のいずれが使用されているかを識別し、その識別結果に基づき、旧式コントローラが使用されている場合に液晶パネルの入出力兼用端子からの出力が抑制されるように構成されていればよい。例えば、新式コントローラと旧式コントローラとで表示開始前の入力信号状態（タイミング）を変えることにより、新式および旧式コントローラのいずれが使用されているかを液晶パネルが識別し、その識別結果に基づき、旧式コントローラが使用されている場合に液晶パネルの入出力兼用端子からの出力が抑制されるように構成されていてもよい。
【０１００】
＜２．３  効果＞
上記実施形態によれば、コントローラ２２０に複数の液晶パネルが接続される場合においても、各液晶パネル６２０ｘから出力される調整量指示信号ＡＰｘに応じて、当該液晶パネル６２０ｘに与えるべきをタイミング信号（データクロック信号ＤＣＫｘおよびデータスタートパルス信号ＤＳＰｘ）と映像信号ＤＡｘとの位相差を液晶パネル毎に調整することができる。したがって、表示ユニットとしての液晶パネル毎に信号の遅延量が大きくばらついても、各液晶パネルに供給すべきタイミング信号と映像信号との位相差を、当該液晶パネルの種別や構成に関わらずデジタル信号としての調整量指示信号ＡＰｘに基づき簡易に調整することで、各液晶パネル６２０ｘ内での信号の遅延に起因する表示不良を防止することができる。
【０１０１】
また、上記実施形態によれば、各液晶パネル６２０およびコントローラ２２０の所定端子を入出力兼用端子とすることにより、既存の信号線を利用して上記調整量指示信号ＡＰが液晶パネル６００からコントローラ２００に伝送される（図１５）。したがって、上記調整量指示信号ＡＰｘの伝送のために新たに信号線を設ける必要はない。
【０１０２】
＜３．変形例＞
上記第１および第２の実施形態については、データドライバ３００とゲートドライバ４００を画素回路とともにガラス基板等の絶縁性基板に一体的に形成したいわゆるドライバモノリシック型の液晶表示装置を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、データドライバ３００やゲートドライバ４００が半導体チップとしてガラス基板上に実装されたＣＯＧ実装方式による表示ユニットを備えた液晶表示装置にも適用可能である。さらに本発明は、液晶表示装置やそれに使用される表示ユニットに限定されるものではなく、映像信号およびタイミング信号を受け取り、当該映像信号の表す画像を当該タイミング信号に基づき表示する表示ユニットや当該表示ユニットを備えた表示装置であれば適用可能である。
【０１０３】
上記第１および第２の実施形態では、調整量指示信号を液晶パネルからコントローラに伝送するために所定端子を入出力兼用端子として使用することで、調整量指示信号の伝送のための新たな信号線の増設を不要としているが、これに代えて、調整量指示信号の伝送のために専用の（外部）端子や専用の信号線を設けてもよい。
【０１０４】
なお、タイミング信号（データクロック信号ＤＣＫおよびデータスタートパルス信号ＤＳＰ）と映像信号ＤＡとの位相差を調整するための構成として上記で説明したもの（図７および図１２に示したコントローラ２００の構成）は一例であり、当該位相差を調整可能な構成であれば他の構成であってもよく、各構成要素の具体的な実現方法も特に限定されない（例えば特許文献１〜４参照）。
【図面の簡単な説明】
【０１０５】
【図１】本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】上記第１の実施形態における表示部の構成を示す回路図である。
【図３】上記第１の実施形態におけるデータドライバの第１の構成例を示すブロック図である。
【図４】上記第１の実施形態におけるデータドライバの第２の構成例を示すブロック図である。
【図５】従来の液晶表示装置におけるデータドライバの動作を示すタイミングチャートである。
【図６】上記第１の実施形態におけるデータドライバの動作を示すタイミングチャートである。
【図７】上記第１の実施形態におけるコントローラおよび液晶パネルの要部構成を示すブロック図である。
【図８】上記第１の実施形態において映像信号とタイミング信号との位相差についての調整量指示信号の授受を説明するためのタイミングチャートである。
【図９】上記第１の実施形態において映像信号とタイミング信号との位相差を調整するための調整量指示信号の生成および授受のための第１の構成例を示す回路図である。
【図１０】上記第１の実施形態において映像信号とタイミング信号との位相差を調整するための調整量指示信号の生成および授受のための第２の構成例を示す回路図である。
【図１１】上記第１の実施形態において映像信号とタイミング信号との位相差を調整するための調整量指示信号の生成および授受のための第３の構成例を示す回路図である。
【図１２】上記第１の実施形態において映像信号とタイミング信号との位相差を調整するための調整量指示信号の生成および授受のための第４の構成例を示す回路図である。
【図１３】本発明の第２の実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図１４】上記第２の実施形態におけるコントローラおよび液晶パネルの要部構成を示すブロック図である。
【図１５】上記第２の実施形態において映像信号とタイミング信号との位相差を調整するための調整量指示信号の生成および授受のための構成例を示す回路図である。
【符号の説明】
【０１０６】
１０                …薄膜トランジスタ（ＴＦＴ）
２００，２２０      …コントローラ（制御回路）
２１１，２２１      …位相調整部
２１２，２２２      …位相制御部
２１３，２２３      …タイミング信号生成回路
２１５，２２５      …出力制御部
３００              …データドライバ（データ信号線駆動回路）
３０１，３１１      …シフトレジスタ（サンプリングパルス発生回路）
３０２              …サンプリング回路
３１２              …サンプリング・ラッチ回路
４００              …ゲートドライバ（走査信号線駆動回路）
５００              …表示部
６００              …液晶パネル
６２０ａ，６２０ｂ  …液晶パネル
２１ｏ，２２ｏ，２３ｏ  …出力バッファ（スリーステートバッファ）
６１ｏ，６２ｏ，６３ｏ  …スリーステートバッファ
６１ｇ，６２ｇ，６３ｇ  …ＡＮＤゲート
ＳＷ１                  …切換スイッチ
Ｒ１，Ｒ２              …抵抗素子
Ｒｕ                    …プルアップ抵抗
Ｒｄ                    …プルダウン抵抗
Ｌ１，Ｌ２              …信号線
Ｌａ，Ｌｂ，Ｌｃ        …信号線
Ｔｃ１，Ｔｃ２          …コントローラの入出力兼用端子
Ｔｄ１，Ｔｃ２          …コントローラの入出力兼用端子
Ｔｃａ，Ｔｃｂ，Ｔｃｃ  …コントローラの入出力兼用端子
Ｔｄａ，Ｔｄｂ，Ｔｄｃ  …コントローラの入出力兼用端子
ＡＰ，ＡＰｘ            …調整量指示信号（ｘ＝ａ，ｂ，ｃ）
ＤＣＫ，ＤＣＫｘ        …データクロック信号（ｘ＝ａ，ｂ，ｃ）
ＤＳＰ，ＤＳＰｘ        …データスタートパルス信号（ｘ＝ａ，ｂ，ｃ）
ＤＡ，ＤＡｘ            …映像信号（ｘ＝ａ，ｂ，ｃ）
【図１】
2007212543.tif 000003
【図２】
2007212543.tif 000004
【図３】
2007212543.tif 000005
【図４】
2007212543.tif 000006
【図５】
2007212543.tif 000007
【図６】
2007212543.tif 000008
【図７】
2007212543.tif 000009
【図８】
2007212543.tif 000010
【図９】
2007212543.tif 000011
【図１０】
2007212543.tif 000012
【図１１】
2007212543.tif 000013
【図１２】
2007212543.tif 000014
【図１３】
2007212543.tif 000015
【図１４】
2007212543.tif 000016
【図１５】
2007212543.tif 000017