(57)【要約】【課題】バックコンバータに使用するスイッチング素子の破壊を防止するための保護回路を低コストな構成で実現することが可能なバックコンバータを提供することを目的とする。【解決手段】マイコン１４は、コンデンサＣ１の電圧ＶＣ１を検出し、ハーフブリッジ回路１１の起動前に、コンデンサＣ１の電圧の検出結果に基づいて、ディスチャージコントロール部１６およびＳＷ回路１７を介して、ハーフブリッジ回路１１のスイッチング素子Ｑ２をＯＮさせて、コンデンサＣ１に蓄積された電荷を、スイッチング素子Ｑ２を介してグランドに放電させる。【選択図】        図１
2007089371.tif 000002
【特許請求の範囲】
【請求項１】
ハーフブリッジ回路内に設けられたスイッチング素子と、
前記ハーフブリッジ回路と接続された、コンデンサを含むローパスフィルタと、
前記コンデンサに蓄積された電荷を放電させる放電制御手段と、
を備え、
前記放電制御手段は、前記ハーフブリッジ回路の起動前に、前記スイッチング素子を介して前記コンデンサに蓄積された電荷を放電させることを特徴とするバックコンバータ。
【請求項２】
前記放電制御手段は、前記スイッチング素子のＯＮとＯＦＦを連続的に切り替えながら、前記コンデンサに蓄積された電荷を前記スイッチング素子を介して放電させることを特徴とする請求項１に記載のバックコンバータ。
【請求項３】
前記放電制御手段は、前記コンデンサの電圧を検出し、前記コンデンサの電圧の検出結果に基づいて前記スイッチング素子のＯＮとＯＦＦを切り替えるタイミングを制御することを特徴とする請求項２に記載のバックコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バックコンバータに関し、詳細には、バックコンバータのコンデンサに蓄積された電荷を放電するための保護回路を備えたバックコンバータに関する。
【背景技術】
【０００２】
ハーフブリッジ式バックコンバータは、各種デジタルアンプシステムに利用されている。かかるハーフブリッジ式バックコンバータは、主として、ハーフブリッジコントロール部と、ハーフブリッジ回路と、コイルＬ・コンデンサＣからなるローパスフィルタとで構成される。
【０００３】
図６は、ハーフブリッジ式バックコンバータを備えたデジタルアンプシステムの従来の構成例を示す図である。同図において、１００はハーフブリッジコントロール部、２００はハーフブリッジ回路、ＬＰＦはローパスフィルタ、３００はデジタルアンプ、４００はスピーカ、５００はディスチャージ保護回路を示している。ハーフブリッジコントロール部１００、ハーフブリッジ回路２００、およびローパスフィルタＬＰＦはバックコンバータを構成する。
【０００４】
同図において、ローパスフィルタＬＰＦのコンデンサＣ１に電荷が蓄積されている状態のまま、ＡＣがＯＦＦ（本体電源がＯＦＦ）されると、コンデンサＣ１に蓄積された電荷は放電されにくくなる。コンデンサＣ１に多くの電荷が残った状態からＡＣをＯＮ（本体電源を投入）した場合、バックコンバータが起動する際に、ハーフブリッジ回路２００のスイッチング素子Ｑ２を破壊する場合がある。具体的には、通常、スイッチング素子Ｑ２から起動を開始（スイッチング素子Ｑ２  ＯＮ）させるため、コンデンサＣ１の電荷がスイッチング素子Ｑ２を介してグランドに放電する。ここで、コンデンサＣ１に蓄えられている電荷が多い状態で、スイッチング素子Ｑ２のＯＮ時間が長いと、コンデンサＣ１の定格電流を越える電流が流れてしまい、スイッチング素子Ｑ２を破壊してしまうことになる。
【０００５】
このため、バックコンバータを起動する前にコンデンサＣ１の電荷を予め放電するためのディスチャージ保護回路５００が設けられている。このディスチャージ保護回路５００では、バックコンバータを起動する前に、電圧検出部５０１は、コンデンサＣ１の電圧を検出し、ディスチャージコントロール部５０２は、スイッチング素子Ｑ３をＯＮさせて、コンデンサＣ１に蓄積した電荷を、抵抗Ｒおよびスイッチング素子Ｑ３を介してグランドに放電させる。
【０００６】
しかしながら、コンデンサＣ１はアンプ電源用コンデンサであり、例えば、１００Ｗを越えるようなハイパワーアンプの場合には、コンデンサＣ１の電荷容量もかなり大きくなるため、ディスチャージ保護回路５００に使用するスイッチング素子Ｑ３の定格も大きいものとなり、ディスチャージ保護回路５００のコストが高くなるという問題がある。なお、平滑コンデンサの放電に回生抵抗を使用するものとして、例えば、特許文献１が公知である。
【特許文献１】特開平９−１２１５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記に鑑みてなされたものであり、バックコンバータに使用するスイッチング素子の破壊を防止するための保護回路を低コストな構成で実現することが可能なバックコンバータを提供することを目的の１つとする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、本発明は、前記ハーフブリッジ回路と接続された、コンデンサを含むローパスフィルタと、前記コンデンサに蓄積された電荷を放電させる放電制御手段と、を備え、前記放電制御手段は、前記ハーフブリッジ回路の起動前に、前記スイッチング素子を介して前記コンデンサに蓄積された電荷を放電させることを特徴とする。
【発明を実施するための最良の形態】
【０００９】
以下に添付図面を参照して、この発明に係るバックコンバータの最良の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではなく、また、実施の形態の中で説明されている特徴の組み合わせのすべてが発明の解決手段に必要であるとは限らない。また、下記実施の形態における構成要素には、当業者が容易に想定できるものまたは実質的に同一のものが含まれる。
【００１０】
本実施の形態に係るバックコンバータは、コンデンサに蓄積された電荷でスイッチング素子の破壊を防止するために使用するコンデンサの放電回路を低コストな構成で実現するために、新たに放電用のスイッチング素子を設けることなく、搭載されている部品を代用することにより、すなわち、他の用途でも使用されるスイッチング素子を使用して、コンデンサの電荷を放電させるものである。具体的には、（１）バックコンバータのハーフブリッジ回路のスイッチング素子を使用してコンデンサの電荷をグランドに放電させる、（２）バックコンバータの後段に設けられたハーフブリッジ回路のスイッチング素子を使用してコンデンサの電荷を放電させる。この場合、放電時に放電に使用するスイッチング素子の破壊を防止するために、スイッチング素子をＯＮ／ＯＦＦさせるタイミングをコンデンサの電圧に応じて変更し、コンデンサの電圧が高い場合は、そのＯＮ幅を小さくし、コンデンサの電圧が低くなるのに伴って、ＯＮ幅を大きくする。これにより、スイッチング素子を破壊することなく、コンデンサの電荷を短時間に放電させることが可能となる。
【実施例１】
【００１１】
図１は、実施例１に係るバックコンバータを搭載したデジタルアンプシステムの構成例を示す図である。図１に示すデジタルアンプシステムは、ハーフブリッジコントロール部１０と、ハーフブリッジ回路１１と、ローパスフィルタＬＰＦと、アンプ１２と、スピーカ１３と、マイコン１４と、ディスチャージ切替部１５と、ディスチャージコントロール部１６と、ＳＷ回路１７とを備えている。ハーフブリッジコントロール部１０、ハーフブリッジ回路１１、およびローパスフィルタＬＰＦはバックコンバータを構成する。
【００１２】
ハーフブリッジコントロール部１０は、マイコン１４の制御に従って、ハーフブリッジ回路１１のスイッチング素子Ｑ１，Ｑ２のスイッチングを行う。ハーフブリッジ回路１１は、定電圧源ＶＤＤとグランド間に、パワーＭＯＳ ＦＥＴ等のスイッチング素子Ｑ１，Ｑ２が直列接続されて構成されている。ハーフブリッジ回路１１には、本体電源が投入（ＡＣがＯＮ）された場合に定電圧ＶＤＤが印加される。ハーフブリッジ回路１１は、ハーフブリッジコントロール部１０でスイッチング素子Ｑ１，Ｑ２がスイッチングされてスイッチング信号を出力する。
【００１３】
ローパスフィルタＬＰＦは、スイッチング素子Ｑ１とＱ２の接続点とアンプ１２間に接続されたコイルＬ１と、コイルＬ１とアンプ１２の接続点とグランド間に接続されたコンデンサＣ１とからなり、ハーフブリッジ回路１１から入力するスイッチング信号の交流成分を除去する。コンデンサＣ１に蓄積された電荷の放電方法は後述する。アンプ１２は、例えば、クラスＤアンプからなり、不図示のオーディオ回路から入力されるオーディオ信号を増幅してスピーカ１３に出力する。
【００１４】
ＳＷ回路１７は、その出力側がハーフブリッジ回路１１のスイッチング素子Ｑ２のゲートに接続されており、ディスチャージ切替部１５からの切替信号に応じて、ハーフブリッジコントロール部１０とディスチャージコントロール部１６との入力の切り替えを行う。
【００１５】
ディスチャージ切替部１５は、マイコン１４から入力されるコントロール信号に応じて、ハーフブリッジコントロール部１０とディスチャージコントロール部１６との入力の切替を指示する切替信号をＳＷ回路１７に出力する。ディスチャージコントロール部１６は、例えば、ＰＷＭパルス発生回路からなり、マイコン１４から入力されるコントロール信号に応じたパルス幅のディスチャージコントロール信号を、ＳＷ回路１７を介してハーフブリッジ回路１１のスイッチング素子Ｑ２に出力する。
【００１６】
マイコン１４は、デジタルアンプシステムの動作全体を制御するものであり、コンデンサＣ１の電圧ＶＣ１を検出したり、ハーフブリッジコントロール部１０、ディスチャージ切替部１５、およびディスチャージコントロール部１６を制御して、ハーフブリッジ回路１１の起動やコンデンサＣ１の電荷放電の制御等を行う。
【００１７】
図２は、マイコン１４の制御動作を説明するためのフローチャートである。ここでは、ディスチャージコントロール信号のＯＮ幅（パルス幅）を一定とした場合について説明する。
【００１８】
図２において、本体電源が投入（ＡＣがＯＮ）されると、電源供給ラインからハーフブリッジ回路１１に定電圧ＶＤＤが印加されるとともに、マイコン１４が起動する。まず、マイコン１４は、コンデンサＣ１の電圧ＶＣ１を検出し、コンデンサＣ１の電圧ＶＣ１≦Ｖ0であるか否かを判断する（ステップＳ１）。
【００１９】
マイコン１４は、コンデンサＣ１の電圧ＶＣ１≦Ｖ0でない場合（ステップＳ１の「Ｎｏ」）、すなわち、コンデンサＣ１の電圧がＶ0を越えている場合には、ディスチャージ切替部１５を介して、ＳＷ回路１７の接続をディスチャージコントロール部１６側に切り替える。ディスチャージコントロール部１６は、マイコン１４から入力されるコントロール信号に従って、ＯＮ幅（パルス幅）一定のディスチャージコントロール信号をスイッチング素子Ｑ２に出力し、コンデンサＣ１に蓄積した電荷を、スイッチング素子Ｑ２を介してグランドに放電させる（ステップＳ２）。この場合、ディスチャージコントロール信号は、スイッチング素子Ｑ２の定格電流を越えないようなパルス幅とする。
【００２０】
他方、マイコン１４は、コンデンサＣ１の電圧ＶＣ１≦Ｖ0である場合には（ステップＳ１の「Ｙｅｓ」）、ディスチャージ切替部１７を介して、ＳＷ回路１７の接続をハーフブリッジコントロール部１０側に切替え、ハーフブリッジコントロール部１０にハーフブリッジ回路１１のスイッチングを行わせて、ハーフブリッジ回路１１を起動する（ステップＳ３）。
【００２１】
これにより、ハーフブリッジ回路１１では、スイッチング素子Ｑ１，Ｑ２がスイッチングされて、そのスイッチング信号が出力される。ハーフブリッジ回路１１の出力は、コイルＬ１でノイズが除去された後、コンデンサＣ１に電荷がチャージされることにより、リップルが除去されて安定化した電圧がアンプ１２に供給される。
【００２２】
図３は、マイコン１４の制御動作の他の例を説明するためのフローチャートである。ここでは、ディスチャージコントロール信号のＯＮ幅をコンデンサＣ１の電圧ＶＣ１に基づいて変更する場合について説明する。図３において、Ｔm＜Ｔm-1＜Ｔm-2＜Ｔ0、Ｖm＞Ｖm-1＞Ｖm-2＞Ｖ0である。図４は、タイミングチャートの一例を示す図である。図４では、マイコン１４の電源電圧Ｖｃｃ、ハーフブリッジコントロール部１０の電源電圧Ｖｃ、スイッチング素子Ｑ１のコントロール電圧Ｖ01、スイッチング素子Ｑ２のコントロール電圧Ｖ02を示している。
【００２３】
図３において、本体電源が投入（ＡＣがＯＮ）されると、電源供給ラインからハーフブリッジ回路１１に定電圧ＶＤＤが印加されるとともに、マイコン１４が起動する。マイコン１４は、コンデンサＣ１の両端間の電圧ＶＣ１を検出し、コンデンサＣ１の電圧ＶＣ１≦Ｖmであるか否かを判断する（ステップＳ１１）。マイコン１４は、コンデンサＣ１の電圧ＶＣ１≦Ｖmでない場合には（ステップＳ１１の「Ｎｏ」）、ディスチャージ切替部１５を介して、ＳＷ回路１７の接続をディスチャージコントロール部１６側に切替える。そして、マイコン１４はＯＮ幅をＴmとするコントロール信号をディスチャージコントロール部１６に出力し、これに応じて、ディスチャージコントロール部１６は、ＯＮ幅Ｔmのディスチャージコントロール信号をスイッチング素子Ｑ２に出力し、コンデンサＣ１に蓄積した電荷を、スイッチング素子Ｑ２を介してグランドに放電させる（ステップＳ１２）。
【００２４】
マイコン１４は、コンデンサＣ１の電圧ＶＣ１≦Ｖmである場合には（ステップＳ１１の「Ｙｅｓ」）、コンデンサＣ１の電圧ＶＣ１≦Ｖm-1であるか否かを判断する（ステップＳ１３）。コンデンサＣ１の電圧ＶＣ１≦Ｖm-1でない場合には（ステップＳ１３の「Ｎｏ」）、ディスチャージ切替部１５を介して、ＳＷ回路１７の接続をディスチャージコントロール部１６側に切替える。そして、マイコン１４はＯＮ幅をＴm-1とするコントロール信号をディスチャージコントロール部１６に出力し、これに応じて、ディスチャージコントロール部１６は、ＯＮ幅Ｔm-1のディスチャージコントロール信号をスイッチング素子Ｑ２に出力し、コンデンサＣ１に蓄積した電荷を、スイッチング素子Ｑ２を介してグランドに放電させる（ステップＳ１４）。
【００２５】
マイコン１４は、コンデンサＣ１の電圧ＶＣ１≦Ｖm-1である場合には（ステップＳ１３の「Ｙｅｓ」）、コンデンサＣ１の電圧ＶＣ１≦Ｖm-2であるか否かを判断する（ステップＳ１５）。コンデンサＣ１の電圧ＶＣ１≦Ｖm-2でない場合には（ステップＳ１５の「Ｎｏ」）、ディスチャージ切替部１５を介して、ＳＷ回路１７の接続をディスチャージコントロール部１６側に切替える。そして、マイコン１４はＯＮ幅をＴm-2とするコントロール信号をディスチャージコントロール部１６に出力し、これに応じて、ディスチャージコントロール部１６は、ＯＮ幅Ｔm-2のディスチャージコントロール信号をスイッチング素子Ｑ２に出力し、コンデンサＣ１に蓄積した電荷を、スイッチング素子Ｑ２を介してグランドに放電させる（ステップＳ１６）。
【００２６】
マイコン１４は、コンデンサＣ１の電圧ＶＣ１≦Ｖm-2である場合には（ステップＳ１５の「ＹＥＳ」）、コンデンサＣ１の電圧ＶＣ１≦Ｖ0であるか否かを判断する（ステップＳ１７）。マイコン１４は、コンデンサＣ１の電圧ＶＣ１≦Ｖ0でない場合には（ステップＳ１７の「Ｎｏ」）、ディスチャージ切替部１５を介して、ＳＷ回路１７の接続をディスチャージコントロール部１６側に切替える。そして、マイコン１４はＯＮ幅をＴ0とするコントロール信号をディスチャージコントロール部１６に出力し、これに応じて、ディスチャージコントロール部１６は、ＯＮ幅Ｔ0のディスチャージコントロール信号をスイッチング素子Ｑ２に出力し、コンデンサＣ１に蓄積した電荷を、スイッチング素子Ｑ２を介してグランドに放電させる（ステップＳ１８）。
【００２７】
マイコン１４は、コンデンサＣ１の電圧ＶＣ１≦Ｖ0である場合には（ステップＳ１７の「Ｙｅｓ」）、ディスチャージ切替部１５を介して、ＳＷ回路１７の接続をハーフブリッジコントロール部１０側に切替え、ハーフブリッジコントロール部１０にハーフブリッジ回路１１のスイッチングを行わせて、ハーフブリッジ回路１１を起動する（ステップＳ１９）。
【００２８】
以上説明したように、実施例１によれば、マイコン１４は、コンデンサＣ１の電圧ＶＣ１を検出し、ハーフブリッジ回路１１の起動前に、コンデンサＣ１の電圧の検出結果に基づいて、ディスチャージコントロール部１６およびＳＷ回路１７を介して、スイッチング素子Ｑ２をＯＮさせて、コンデンサＣ１に蓄積された電荷を、スイッチング素子Ｑ２を介してグランドに放電させることとしたので、新たに放電用のスイッチング素子を設けることなく、バックコンバータに搭載されているスイッチング素子を使用してコンデンサの電荷を放電させることができ、バックコンバータで使用するスイッチング素子の破壊を防止するための保護回路を低コストな構成で実現することが可能となる。
【００２９】
また、マイコン１４は、コンデンサＣ１の電荷を放電する際に、コンデンサＣ１の電圧ＶＣ１に応じてスイッチング素子Ｑ２をＯＮさせるディスチャージコントロール信号のＯＮ幅（パルス幅）を変更することとしたので、スイッチング素子Ｑ２を破壊することなく短時間でコンデンサＣ１の電荷を放電させることが可能となる。なお、図４では、コンデンサＣ１の検出電圧ＶＣ１の所定範囲毎に、パルス幅を一定とした場合について説明したが、本発明はこれに限られるものではなく、パルス幅を一定にしなくてもよい。
【実施例２】
【００３０】
図５は、実施例２に係るバックコンバータを搭載したデジタルアンプシステムの構成例を示す図である。実施例１に係るバックコンバータでは、コンデンサＣ１の電荷をハーフブリッジ回路１１のスイッチング部Ｑ２を介してグランドに放電する構成とした。これに対して、実施例２に係るバックコンバータでは、アンプ２２の出力段に設けられたハーフブリッジ回路のスイッチング素子ＱＡ１，ＱＡ２からコンデンサＣ１に蓄積された電荷を放電する構成である。実施例１と共通する部分の説明は省略し、異なる部分についてのみ説明する。
【００３１】
図５に示すデジタルアンプシステムは、ハーフブリッジコントロール部２０と、ハーフブリッジ回路２１と、ローパスフィルタＬＰＦと、アンプ２２と、マイコン２３と、ハーフブリッジコントロール部２４と、ディスチャージ切替部２５と、ディスチャージコントロール部２６と、ＳＷ回路２７，２８と、スピーカ２９とを備えている。ハーフブリッジコントロール部２０、ハーフブリッジ回路２１、およびローパスフィルタＬＰＦはバックコンバータを構成する。
【００３２】
アンプ２２は、ローパスフィルタＬＰＦとグランド間に、パワーＭＯＳ ＦＥＴ等のスイッチング素子ＱＡ１，ＱＡ２が直列接続されて構成されるハーフブリッジ回路を備えている。ハーフブリッジコントロール部２４は、マイコン２３の制御に従って、アンプ２２のスイッチング素子ＱＡ１，ＱＡ２のスイッチングを行う。
【００３３】
ＳＷ回路２７，２８は、その出力側がアンプ２２のハーフブリッジ回路のスイッチング素子ＱＡ１，ＱＡ２のゲートにそれぞれ接続されており、ディスチャージ切替部２５からの切替信号に応じて、ハーフブリッジコントロール部２４とディスチャージコントロール部２６との入力の切り替えを行う。
【００３４】
ディスチャージ切替部２５は、マイコン２３から入力されるコントロール信号に応じて、ハーフブリッジコントロール部２４とディスチャージコントロール部２６との入力の切替を指示する切替信号をＳＷ回路２７，２８に出力する。ディスチャージコントロール部２６は、例えば、ＰＷＭパルス発生回路からなり、マイコン２３から入力されるコントロール信号に応じたパルス幅のディスチャージコントロール信号を、ＳＷ回路２７，２８を介して、スイッチング素子ＱＡ１，ＱＡ２に出力する。
【００３５】
マイコン２３は、デジタルアンプシステムの動作全体を制御するものであり、コンデンサＣ１の電圧を検出したり、ハーフブリッジコントロール部２０、２４、ディスチャージ切替部２５、およびディスチャージコントロール部２６を制御して、ハーフブリッジ回路２１の起動やコンデンサＣ１の電荷放電の制御等を行う。
【００３６】
つぎに、マイコン２３の制御動作を簡単に説明する。まず、本体電源が投入（ＡＣがＯＮ）されると、電源供給ラインからハーフブリッジ回路２１に定電圧ＶＤＤが印加されるとともに、マイコン２３が起動する。マイコン２３は、コンデンサＣ１の電圧ＶＣ１を検出し、コンデンサＣ１の電圧ＶＣ１≦Ｖ0であるか否かを判断する。マイコン２３は、コンデンサＣ１の電圧ＶＣ１≦Ｖ0でない場合、すなわち、コンデンサＣ１の電圧がＶ0を越えている場合には、ディスチャージ切替部２５を介して、ＳＷ回路２７，２８の接続をディスチャージコントロール部２６側に切り替える。ディスチャージコントロール部２６は、マイコン２３から入力されるコントロール信号に従って、ＯＮ幅（パルス幅）一定のディスチャージコントロール信号をアンプ２２のスイッチング素子ＱＡ１，ＱＡ２に出力し、コンデンサＣ１に蓄積した電荷を、スイッチング素子ＱＡ１，ＱＡ２を介してグランドに放電させる。この場合、ディスチャージコントロール信号は、スイッチング素子ＱＡ１，ＱＡ２の定格電流を越えないようなパルス幅とする。なお、上記図３および図４で説明したように、ディスチャージコントロール信号のＯＮ幅（パルス幅）をコンデンサＣ１の電圧ＶＣ１に基づいて変更することにしてもよい。
【００３７】
他方、マイコン２３は、コンデンサＣ１の電圧ＶＣ１≦Ｖ0である場合には、ディスチャージ切替部２５を介して、ＳＷ回路２７，２８の接続をハーフブリッジコントロール部２４側に切替える。そして、マイコン２３は、ハーフブリッジコントロール部２０にハーフブリッジ回路２１のスイッチング素子Ｑ１，Ｑ２のスイッチングを行わせて、ハーフブリッジ回路２１を起動するとともに、ハーフブリッジコントロール部２４にアンプ２２のＱＡ１，ＱＡ２のスイッチングを行わせて、アンプ２２を起動する。
【００３８】
これにより、ハーフブリッジ回路２１では、スイッチング素子Ｑ１，Ｑ２がスイッチングされて、スイッチング信号が出力される。ハーフブリッジ回路２１の出力は、コイルＬ１でノイズが除去された後、コンデンサＣ１に電荷がチャージされることにより、リップルが除去されて安定化した電圧がアンプ２２に供給される。
【００３９】
以上説明したように、実施例２によれば、マイコン２３は、コンデンサＣ１の電圧ＶＣ１を検出し、ハーフブリッジ回路２１の起動前に、コンデンサＣ１の電圧の検出結果に基づいて、ディスチャージコントロール部２６およびＳＷ回路２７，２８を介して、アンプ２２のスイッチング素子ＱＡ１，ＱＡ２をＯＮさせて、コンデンサＣ１に蓄積された電荷をスイッチング素子ＱＡ１，ＱＡ２を介してグランドに放電させることとしたので、新たに放電用のスイッチング素子を設けることなく、アンプに搭載されているスイッチング素子を使用して、コンデンサの電荷を放電させることができ、バックコンバータで使用するスイッチング素子の破壊を防止するための保護回路を低コストな構成で実現することが可能となる。
【００４０】
また、マイコン２３は、コンデンサＣ１の電荷を放電する際に、コンデンサＣ１の電圧ＶＣ１に応じてスイッチング素子ＱＡ１，ＱＡ２をＯＮさせるディスチャージコントロール信号のＯＮ幅（パルス幅）を変更することとしたので、スイッチング素子ＱＡ１，ＱＡ２を破壊することなく短時間でコンデンサＣ１の電荷を放電させることが可能となる。
【産業上の利用可能性】
【００４１】
本発明に係るバックコンバータは、オーディオ装置に限らず各種電源装置に広く適用可能である。
【図面の簡単な説明】
【００４２】
【図１】実施例１に係るバックコンバータを搭載したデジタルアンプシステムの構成例を示す図である。
【図２】マイコンの制御動作を説明するためのフローチャートである。
【図３】マイコンの制御動作の他の例を説明するためのフローチャートである。
【図４】デジタルアンプシステムのタイミングチャートの一例を示す図である。
【図５】実施例２に係るバックコンバータを搭載したデジタルアンプシステムの構成例を示す図である。
【図６】ハーフブリッジ式バックコンバータを備えたデジタルアンプシステムの従来の構成例を示す図である。
【符号の説明】
【００４３】
１０  ハーフブリッジコントロール部
１１  ハーフブリッジ回路
１２  アンプ
１３  スピーカ
１４  マイコン
１５  ディスチャージ切替部
１６  ディスチャージコントロール部
１７  ＳＷ回路
２０  ハーフブリッジコントロール部
２１  ハーフブリッジ回路
２２  アンプ
２３  マイコン
２４  ハーフブリッジコントロール部
２５  ディスチャージ切替部
２６  ディスチャージコントロール部
２７，２８  ＳＷ回路
２９  スピーカ
１００  ハーフブリッジコントロール部
２００  ハーフブリッジ回路
３００  デジタルアンプ
４００  スピーカ
５００  ディスチャージ保護回路
５０１  電圧検出部
５０２  ディスチャージコントロール部
【図１】
2007089371.tif 000003
【図２】
2007089371.tif 000004
【図３】
2007089371.tif 000005
【図４】
2007089371.tif 000006
【図５】
2007089371.tif 000007
【図６】
2007089371.tif 000008