(57)【要約】【課題】  スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子を提供する。【解決手段】  情報を磁性体の磁化状態により保持する記憶層１７に対して、中間層１６を介して磁化固定層３１が設けられ、中間層１６が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより記憶層１７の磁化Ｍ１の向きが変化して、記憶層１７に対して情報の記録が行われ、記憶層を構成する強磁性層のうち少なくとも一層がＣｏＦｅＴａを主成分として成り、Ｔａの含有量が１原子％以上２０原子％以下である記憶素子３を構成する。【選択図】        図２
2007048790.tif 000002
【特許請求の範囲】
【請求項１】
情報を磁性体の磁化状態により保持する記憶層を有し、
前記記憶層に対して、中間層を介して磁化固定層が設けられ、
前記中間層が、絶縁体から成り、
積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、
前記記憶層を構成する強磁性層のうち少なくとも一層がＣｏＦｅＴａを主成分として成り、Ｔａの含有量が１原子％以上２０原子％以下である
ことを特徴とする記憶素子。
【請求項２】
前記記憶層を構成する強磁性層のうち少なくとも一層が、ＣｏＦｅＴａＢを主成分として成り、Ｔａの含有量が１原子％以上２０原子％以下であり、かつＢの含有量が１０原子％以上３０原子％以下であることを特徴とする請求項１に記載の記憶素子。
【請求項３】
前記中間層が酸化マグネシウムからなることを特徴とする請求項１に記載の記憶素子。
【請求項４】
情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、
互いに交差する２種類の配線とを備え、
前記記憶素子は、前記記憶層に対して、中間層を介して磁化固定層が設けられ、前記中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、前記記憶層の磁化の向きが変化して、前記記憶層に対して情報の記録が行われ、前記記憶層を構成する強磁性層のうち少なくとも一層が、ＣｏＦｅＴａを主成分として成り、Ｔａの含有量が１原子％以上２０原子％以下である構成であり、
前記２種類の配線の交点付近かつ前記２種類の配線の間に、前記記憶素子が配置され、
前記２種類の配線を通じて、前記記憶素子に前記積層方向の電流が流れる
ことを特徴とするメモリ。
【請求項５】
前記記憶素子は、前記記憶層を構成する強磁性層のうち少なくとも一層が、ＣｏＦｅＴａＢを主成分として成り、Ｔａの含有量が１原子％以上２０原子％以下であり、かつＢの含有量が１０原子％以上３０原子％以下であることを特徴とする請求項４に記載のメモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強磁性層の磁化状態を情報として記憶する記憶層と、磁化の向きが固定された磁化固定層とから成り、電流を流すことにより記憶層の磁化の向きを変化させる記憶素子及びこの記憶素子を備えたメモリに係わり、不揮発メモリに適用して好適なものである。
【背景技術】
【０００２】
コンピュータ等の情報機器では、ランダム・アクセス・メモリとして、動作が高速で、高密度なＤＲＡＭが広く使われている。
しかし、ＤＲＡＭは電源を切ると情報が消えてしまう揮発性メモリであるため、情報が消えない不揮発のメモリが望まれている。
【０００３】
そして、不揮発メモリの候補として、磁性体の磁化で情報を記録する磁気ランダム・アクセス・メモリ（ＭＲＡＭ）が注目され、開発が進められている（例えば非特許文献１参照）。
【０００４】
ＭＲＡＭは、ほぼ直交する２種類のアドレス配線（ワード線、ビット線）にそれぞれ電流を流して、各アドレス配線から発生する電流磁場によって、アドレス配線の交点にある磁気記憶素子の磁性層の磁化を反転して情報の記録を行うものである。
【０００５】
一般的なＭＲＡＭの模式図（斜視図）を、図８に示す。
シリコン基板等の半導体基体１１０の素子分離層１０２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域１０８、ソース領域１０７、並びにゲート電極１０１が、それぞれ形成されている。
また、ゲート電極１０１の上方には、図中前後方向に延びるワード線１０５が設けられている。
ドレイン領域１０８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域１０８には、配線１０９が接続されている。
そして、ワード線１０５と、上方に配置された、図中左右方向に延びるビット線１０６との間に、磁化の向きが反転する記憶層を有する磁気記憶素子１０３が配置されている。この磁気記憶素子１０３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。
さらに、磁気記憶素子１０３は、水平方向のバイパス線１１１及び上下方向のコンタクト層１０４を介して、ソース領域１０７に電気的に接続されている。
ワード線１０５及びビット線１０６にそれぞれ電流を流すことにより、電流磁界を磁気記憶素子１０３に印加して、これにより磁気記憶素子１０３の記憶層の磁化の向きを反転させて、情報の記録を行うことができる。
【０００６】
そして、ＭＲＡＭ等の磁気メモリにおいて、記録した情報を安定に保持するためには、情報を記録する磁性層（記憶層）が、一定の保磁力を有していることが必要である。
一方、記録された情報を書き換えるためには、アドレス配線にある程度の電流を流さなければならない。
ところが、ＭＲＡＭを構成する素子の微細化に従い、磁化の向きを反転させる電流値が増大する傾向を示す反面、アドレス配線が細くなるため、充分な電流が流せなくなってくる。
【０００７】
そこで、より少ない電流で磁化反転が可能な構成として、スピン注入による磁化反転を利用する構成のメモリが注目されている（例えば、特許文献１、特許文献２、非特許文献２、非特許文献３参照）。
スピン注入による磁化反転とは、磁性体の中を通過してスピン偏極した電子を、他の磁性体に注入することにより、他の磁性体において磁化反転を起こさせるものである。
【０００８】
例えば、巨大磁気抵抗効果素子（ＧＭＲ素子）や磁気トンネル接合素子（ＭＴＪ素子）に対して、その膜面に垂直な方向に電流を流すことにより、これらの素子の少なくとも一部の磁性層の磁化の向きを反転させることができる。
【０００９】
そして、スピン注入による磁化反転は、素子が微細化されても、電流を増やさずに磁化反転を実現することができる利点を有している。
【００１０】
上述したスピン注入による磁化反転を利用する構成のメモリの模式図を図６及び図７に示す。図６は斜視図、図７は断面図である。
シリコン基板等の半導体基体６０の素子分離層５２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域５８、ソース領域５７、並びにゲート電極５１が、それぞれ形成されている。このうち、ゲート電極５１は、図７中前後方向に延びるワード線を兼ねている。
ドレイン領域５８は、図６中左右の選択用トランジスタに共通して形成されており、このドレイン領域５８には、配線５９が接続されている。
そして、ソース領域５７と、上方に配置された、図６中左右方向に延びるビット線５６との間に、スピン注入により磁化の向きが反転する記憶層を有する記憶素子５３が配置されている。
この記憶素子５３は、例えば磁気トンネル接合素子（ＭＴＪ素子）により構成される。図中６１及び６２は磁性層を示しており、２層の磁性層６１，６２のうち、一方の磁性層を磁化の向きが固定された磁化固定層として、他方の磁性層を磁化の向きが変化する磁化自由層即ち記憶層とする。
また、記憶素子５３は、ビット線５６と、ソース領域５７とに、それぞれ上下のコンタクト層５４を介して接続されている。これにより、記憶素子５３に電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
【００１１】
このようなスピン注入による磁化反転を利用する構成のメモリの場合、図８に示した一般的なＭＲＡＭと比較して、デバイス構造を単純化することができ、そのために高密度化が可能になるという特徴も有している。
また、スピン注入による磁化反転を利用することにより、外部磁界により磁化反転を行う一般的なＭＲＡＭと比較して、素子の微細化が進んでも、書き込みの電流が増大しないという利点がある。
【００１２】
ところで、ＭＲＡＭの場合は、記憶素子とは別に書き込み配線（ワード線やビット線）を設けて、書き込み配線に電流を流して発生する電流磁界により、情報の書き込み（記録）を行っている。そのため、書き込み配線に、書き込みに必要となる電流量を充分に流すことができる。
【００１３】
一方、スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
【００１４】
また、読み出し信号を大きくするためには、大きな磁気抵抗変化率を確保する必要があり、そのためには記憶層の両側に接している中間層をトンネル絶縁層（トンネルバリア層）とした記憶素子の構成にすることが効果的である。
このように中間層としてトンネル絶縁層を用いた場合には、トンネル絶縁層が絶縁破壊することを防ぐために、記憶素子に流す電流量に制限が生じる。この観点からも、スピン注入時の電流を抑制する必要がある。
【００１５】
従って、スピン注入により記憶層の磁化の向きを反転させる構成の記憶素子では、スピン注入効率を改善して、必要とする電流を減らす必要がある。
【００１６】
そこで、スピン注入時の電流を抑制するための解決策として、記憶素子を、一般的な磁気トンネル接合素子である磁化固定層／中間層／記憶層という構成から、磁化固定層／中間層／記憶層／中間層／磁化固定層の積層構造を有し、かつ記憶層の上下に設けた磁化固定層の磁化の向きを反対向きにした構成に、変更することが提案されている（特許文献３参照）。
そして、上記特許文献３において、上下の磁化固定層の磁化の向きを互いに反対向きにすることにより、スピン注入効率を倍増させることが可能であることが示されている。
【００１７】
【非特許文献１】日経エレクトロニクス  ２００１．２．１２号（第１６４頁−１７１頁）
【非特許文献２】Ｐｈｙｓ．Ｒｅｖ．Ｂ  ５４．９３５３（１９９６）
【非特許文献３】Ｊ．Ｍａｇｎ．Ｍａｔ．  １５９．Ｌ１（１９９６）
【特許文献１】特開２００３−１７７８２号公報
【特許文献２】米国特許第６２５６２２３号明細書
【特許文献３】米国特許公開第２００４／００２７８５３号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１８】
確かに、理論的には、上記特許文献３に記載された構造を採ることにより、スピン注入効率が倍増すると考えられる。
【００１９】
しかしながら、上記特許文献３に記載された構造の記憶素子を実際に作製し、この記憶素子の特性を調べた結果、理論通りの結果は得られず、充分なスピン注入効率の向上が認められなかった。
【００２０】
上述した問題の解決のために、本発明においては、スピン注入効率を向上することにより、書き込みに要する電流値を低減することができる記憶素子、並びにこの記憶素子を有するメモリを提供するものである。
【課題を解決するための手段】
【００２１】
本発明の記憶素子は、情報を磁性体の磁化状態により保持する記憶層を有し、記憶層に対して、中間層を介して磁化固定層が設けられ、中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われ、記憶層がＣｏＦｅＴａを主成分として成り、Ｔａの含有量が１原子％以上２０原子％以下であるものである。
【００２２】
本発明のメモリは、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、２種類の配線を通じて、記憶素子に前記積層方向の電流が流れるものである。
【００２３】
上述の本発明の記憶素子の構成によれば、情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に中間層を介して磁化固定層が設けられており、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われるので、積層方向に電流を流してスピン偏極した電子を注入することにより、スピン注入による情報の記録を行うことができる。
また、中間層が絶縁体からなり、記憶層がＣｏＦｅＴａを主成分として成り、Ｔａの含有量が１原子％以上２０原子％以下であるものであることにより、スピン注入効率を大幅に増大させることが可能になる。これにより、スピン注入により記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
【００２４】
上述の本発明のメモリの構成によれば、情報を磁性体の磁化状態により保持する記憶層を有する記憶素子と、互いに交差する２種類の配線とを備え、記憶素子が上記本発明の記憶素子の構成であり、２種類の配線の交点付近かつ２種類の配線の間に記憶素子が配置され、これら２種類の配線を通じて記憶素子に積層方向の電流が流れるものであることにより、２種類の配線を通じて記憶素子の積層方向に電流を流してスピン偏極した電子を注入することにより、スピン注入による情報の記録を行うことができる。
また、スピン注入により記憶素子の記憶層の磁化の向きを反転させるために必要な電流量（閾値電流）を低減することができる。
【発明の効果】
【００２５】
上述の本発明によれば、記憶層の磁化の向きを反転させるために必要となる電流量（閾値電流）を抑制することができるため、情報の記録に必要な電流量を低減することができる。
【００２６】
これにより、記憶素子の動作マージンが充分に得られ、エラーなく、高速で記憶素子を動作させることができる。
また、大きな電圧をかける必要がなくなることから、中間層である絶縁体が破壊されることがない。
【００２７】
従って、安定して動作する、信頼性の高いメモリを実現することができる。
また、メモリ全体の消費電力を低減することが可能になる。
【発明を実施するための最良の形態】
【００２８】
まず、本発明の具体的な実施の形態の説明に先立ち、本発明の概要について説明する。
本発明は、前述したスピン注入により、記憶素子の記憶層の磁化の向きを反転させて、情報の記録を行うものである。記憶層は、強磁性層等の磁性体により構成され、情報を磁性体の磁化状態（磁化の向き）により保持するものである。
【００２９】
スピン注入により磁性層の磁化の向きを反転させる基本的な動作は、巨大磁気抵抗効果素子（ＧＭＲ素子）もしくはトンネル磁気抵抗効果素子（ＭＴＪ素子）から成る記憶素子に対して、その膜面に垂直な方向に、ある閾値以上の電流を流すものである。このとき、電流の極性（向き）は、反転させる磁化の向きに依存する。
この閾値よりも絶対値が小さい電流を流した場合には、磁化反転を生じない。
【００３０】
スピン注入によって、磁性層の磁化の向きを反転させるときに、必要となる電流の閾値Ｉｃは、現象論的に、下記数１により表される（例えば、F.J.Albert他著、Appl.Phys.Lett.,77,p.3809,2000年、等を参照）。
【００３１】
【数１】
2007048790.tif 000003
【００３２】
本発明では、式（１）で表されるように、電流の閾値が、磁性層の体積Ｖ、磁性層の飽和磁化Ｍｓ、実効的な磁気異方性の大きさを制御することにより、任意に設定することが可能であることを利用する。
そして、磁化状態により情報を保持することができる磁性層（記憶層）と、磁化の向きが固定された磁化固定層とを有する記憶素子を構成する。
【００３３】
記憶層の磁化状態を変化させる電流の閾値は、実際には、例えば記憶層の厚さが２ｎｍであり、平面パターンが１２０〜１３０ｎｍ×１００ｎｍの略楕円形の巨大磁気抵抗効果素子（ＧＭＲ素子）において、＋側の閾値＋Ｉｃ＝＋０．６ｍＡであり、−側の閾値−Ｉｃ＝−０．２ｍＡであり、その際の電流密度は約６×１０６Ａ・ｃｍ２である。これらは、上記の式（１）にほぼ一致する（屋上他著，日本応用磁気学会誌，Vol.28,No.2,p.149,2004年参照）。
【００３４】
一方、電流磁場により磁化反転を行う通常のＭＲＡＭでは、書き込み電流が数ｍＡ以上必要となる。
これに対して、スピン注入により磁化反転を行う場合には、上述のように、書き込み電流の閾値が充分に小さくなるため、集積回路の消費電力を低減させるために有効であることがわかる。
また、通常のＭＲＡＭで必要とされる、電流磁界発生用の配線（図８の１０５）が不要となるため、集積度においても通常のＭＲＡＭに比較して有利である。
【００３５】
しかしながら、前述したように、スピン注入による磁化反転を利用する構成のメモリにおいては、記憶素子に流す電流によりスピン注入を行って、記憶層の磁化の向きを反転させる必要がある。
そして、このように記憶素子に直接電流を流して情報の書き込み（記録）を行うことから、書き込みを行うメモリセルを選択するために、記憶素子を選択トランジスタと接続してメモリセルを構成する。この場合、記憶素子に流れる電流は、選択トランジスタに流すことが可能な電流（選択トランジスタの飽和電流）の大きさに制限される。
このため、選択トランジスタの飽和電流以下の電流で書き込みを行う必要があり、スピン注入の効率を改善して、記憶素子に流す電流を低減する必要がある。
【００３６】
種々の検討を行った結果、記憶層を構成する強磁性層のうち、少なくとも一層の材料を限定し、さらにこの層の組成を規定することにより、スピン注入効率が改善され、記憶層の磁化の向きを反転させるために必要となる電流密度が低減されることを見出した。
【００３７】
そこで、本発明では、記憶層を構成する強磁性層のうち、少なくとも一層を、ＣｏＦｅＴａを主成分として成り、Ｔａの含有量が１原子％以上２０原子％以下である構成とする。
これにより、スピン注入効率を向上し、記憶層の磁化の向きを反転させるために必要となる電流密度を低減することができる。
また、記憶層を構成する強磁性層のうち、少なくとも一層を、ＣｏＦｅＴａＢを主成分としてなり、Ｔａの含有量が１原子％以上２０原子％以下であり、Ｂの含有量が１０原子％以上３０原子％以下である構成としても良い。
【００３８】
以下、記憶層にＴａを含有させることによって電流密度を低減することができる理由について述べる。
前述した式（１）において、実効的な磁気異方性ＨＫeffectiveの項は、磁性層の膜面内方向のＨＫと膜面に垂直な方向のＨＫで構成され、膜面内に磁気異方性を持つＣｏＦｅやＣｏＦｅＢ記憶層の場合、膜面に垂直な方向のＨＫが膜面内方向のＨＫよりも大きく、膜面に垂直な方向のＨＫがＭｓ／２で表される。
この場合、式（１）は、次式で表される。
Ｉｃ＝Ｍｓ・Ｖ・（ＨＫ＋Ｍｓ／２）・（ｋ／ｇ）            （２）
ここで、ＨＫ≪Ｍｓである。
【００３９】
上記式（２）より、電流の閾値Ｉｃを下げるには飽和磁化Ｍｓを下げることが効果的であることがわかる。
本発明では、Ｔａを添加することにより、飽和磁化Ｍｓが低下するので、電流の閾値Ｉｃが飽和磁化Ｍｓの自乗に比例して減少する。
また、Ｔａを添加した場合には、他の元素を添加した場合と比較して、少量の添加量で飽和磁化Ｍｓが低下するので、元素の添加によるＭＲ比の低下を抑えることが可能になる。
したがって、飽和磁化Ｍｓを下げることにより電流の閾値Ｉｃを下げることができ、さらに、従来と同等のＭＲ比の値を確保することができる。
【００４０】
一方でメモリとしての特性を維持するためには、熱による磁化の反転が起こらないよう、熱安定性指標Δを一定値以上確保しなければならない。一般に、Δは６０以上必要であるといわれている。このΔは、次式で表される。
Δ＝Ｍｓ・Ｖ・ＨＫ・（１／２ｋＴ)             （３）
ここで、ｋはボルツマン定数、Ｔは温度である。
【００４１】
上記式（３）より、熱安定性指標Δは、飽和磁化Ｍｓの低下とともに低下する。
このため、飽和磁化Ｍｓの低下に伴う、電流の閾値Ｉｃの増大を防ぐためには異方性磁界ＨＫを増やすことが必要である。
異方性磁界ＨＫを増やすには、素子の短軸寸法を小さくし、素子のアスペクト比を大きくとることにより対応できる。また、記憶層の強磁性材料のＨＫを増やすことによっても対応ができ、その場合には、ＣｏＦｅＴａあるいはＣｏＦｅＴａＢによる記憶層と、他のＨＫの大きな強磁性層とを積層させることにより実現できる。
【００４２】
以上のように本発明によれば、記憶層を構成する強磁性層のうち、少なくとも一層を、ＣｏＦｅまたはＣｏＦｅＢにＴａを添加した構成とすることにより、ＭＲ比、熱安定性を確保しつつ、磁化反転電流を下げることができる。
【００４３】
Ｔａの添加方法としては、ＣｏＦｅＴａあるいはＣｏＦｅＴａＢターゲットを作製するのが単純な方法である。しかし、ＣｏＦｅＴａあるいはＣｏＦｅＴａＢは、合金ターゲットを作る一般的なホットプレス焼結法では組成偏析が大きいため、均質な薄膜が形成されない可能性がある。また、真空溶解して鋳込む方法でも脆いため、圧延による再結晶粒形成は難しく、鋳込みのまま使用しなければならない。そのため、この方法は実行可能であるが、ターゲットの作製が難しい。
そこで、Ｔａの添加方法として、ＣｏＦｅ層やＣｏＦｅＢ層の中にＴａ極薄膜を挿入させる方法や、Ｔａをコ・スパッタにより混入させる方法を採用する。そして、ＣｏＦｅ層やＣｏＦｅＢ層の中にＴａ極薄膜を挿入させることにより、Ｔａ添加量を再現性良く調整することが可能になる。
ただし、ＭＲ比を確保するためには、トンネル絶縁層（トンネルバリア層）と直接接している記憶層の界面にＴａを含まないように記憶層を形成することが望ましい。
【００４４】
ＣｏＦｅ層やＣｏＦｅＢ層へのＴａの添加量は、１原子％以上２０原子％以下とする。
Ｔａ添加量が増えるほど飽和磁化Ｍｓが低下するが、添加量が２０原子％を超えるとＭｓの低下が著しくなり、異方性磁界ＨＫを大きくして熱安定性指標Δを確保することが難しい。そのため、記憶層の磁化が小さくなりすぎ、メモリの記憶層としての機能が果たせなくなる。
また、Ｔａの下限については、Ｔａ添加の効果が認められるのが１原子％以上であり、Ｔａ添加量の増加とともに反転電流が低減され、熱安定性指標Δが減少していく。そのため、メモリとして要求される特性に応じて、Ｔａ添加量を決定する。
【００４５】
上述のようにＴａを１原子％以上あるいは２０原子％以下の量を添加することにより、記憶素子として必要な熱安定性（指標Δ）を確保しつつ、磁化反転電流を下げることができる。これにより、選択トランジスタの飽和電流値を小さくすることができる。すなわち、トランジスタのゲート幅を小さくすることができるため、セルの微細化が可能となり、高容量の不揮発メモリを実現することが可能になる。
【００４６】
なお、磁化量と軟磁気特性の確保の観点から、ＣｏＦｅＴａ合金における強磁性成分であるＣｏとＦｅの合計の含有比率は、８０原子％以上であることが好ましい。
さらに、具体的には、ＣｏＦｅＴａ合金において、Ｃｏの含有比率が３２原子％以上９０原子％以下であり、Ｆｅの含有比率が８原子％以上６０原子％以下であることが好ましい。
【００４７】
また、ＣｏＦｅＴａＢ合金における強磁性成分であるＣｏとＦｅの合計の含有比率は、６０原子％以上であることが好ましい。
さらに、具体的には、ＣｏＦｅＴａＢ合金において、Ｃｏの含有比率が２０原子％以上８０原子％以下であり、Ｆｅの含有比率が５原子％以上５５原子％以下であることが好ましい。
【００４８】
ＣｏとＦｅの合計の含有比率が６０原子％以下になると、強磁性層としての飽和磁化量、及び保磁力が得られなくなってしまう。また、一般的にＣｏＦｅの比率はＣｏ：Ｆｅが９０：１０から４０：６０の範囲にあるときに磁気異方性分散が適当に抑制された、良好な軟磁気特性を示す。従って、上述のように、本発明の場合においても強磁性成分として良好な特性を得るためのＣｏとＦｅの含有比率が設定できる。
【００４９】
さらに、本発明では、選択トランジスタの飽和電流値を考慮して、記憶層と磁化固定層との間の非磁性の中間層として、絶縁体から成るトンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成する。トンネル絶縁層を用いて磁気トンネル接合（ＭＴＪ）素子を構成することにより、非磁性導電層を用いて巨大磁気抵抗効果（ＧＭＲ）素子を構成した場合と比較して、磁気抵抗変化率（ＭＲ比）を大きくすることができ、読み出し信号強度を大きくすることができるためである。
【００５０】
そして、特に、このトンネル絶縁層の材料として、酸化マグネシウム（ＭｇＯ）を用いることにより、これまで一般的に用いられてきた酸化アルミニウムを用いた場合よりも、磁気抵抗変化率（ＭＲ比）を大きくすることができる。
また、一般に、スピン注入効率はＭＲ比に依存し、ＭＲ比が大きいほど、スピン注入効率が向上し、磁化反転電流密度を低減することができる。
従って、中間層であるトンネル絶縁層の材料として酸化マグネシウムを用いることにより、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
【００５１】
これにより、ＭＲ比（ＴＭＲ比）を確保して、スピン注入による書き込み閾値電流を低減することができ、少ない電流で情報の書き込み（記録）を行うことができる。また、読み出し信号強度を大きくすることができる。
なお、酸化マグネシウム（ＭｇＯ）膜から成るトンネル絶縁層に関しては、ＭｇＯ膜が結晶化していて、００１方向に結晶配向性を維持していることがより望ましい。
【００５２】
なお、本発明において、記憶層と磁化固定層との間の中間層は、酸化マグネシウムから成る構成（トンネル絶縁層）とする他にも、例えば酸化アルミニウム、窒化アルミニウム、ＳｉＯ２、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ、ＳｒＴｉＯ２、ＡｌＬａＯ３、Ａｌ−Ｎ−Ｏなどの各種の絶縁体、誘電体、半導体を用いて構成することもできる。
【００５３】
また、中間層に酸化マグネシウムを用いた場合に、優れたＭＲ特性を得るためには、一般に、アニール温度を３００℃以上、望ましくは３４０℃〜３６０℃の高い温度とすることが要求される。これは、従来中間層に用いられている酸化アルミニウムの場合のアニール温度の範囲（２５０℃〜２８０℃）と比較して、高温になっている。
これは、酸化マグネシウムの適正な内部構造や結晶構造を形成するためには、高い温度が必要になるからであると考えられる。
このため、記憶素子の強磁性層にも、この高い温度のアニールに耐性を有するように、耐熱性のある強磁性材料を用いないと、優れたＭＲ特性を得ることができない。
【００５４】
そこで、記憶層を構成する強磁性層において、融点の高いＴａを添加することにより、強磁性層を構成する磁性体の耐熱性を改善することができ、強磁性層と隣接する層との間の元素拡散を抑制する効果が認められることもわかった。
【００５５】
Ｂの含有量に関しては、４００℃までの耐熱性を確保するためには、１０原子％以上が必要である。一方、Ｂの含有量が３０原子％を超えると、磁性層としては存在しえるが、記憶素子を構成するために必要となる飽和磁化量が得られなくなるため、Ｂの含有量は３０原子％以下とする。
【００５６】
なお、一般的なＭＲＡＭの構成の記憶層の材料として、ＣｏＦｅ合金が用いられており、このＣｏＦｅ合金のＦｅ含有量が多くなると、確かにＭＲ比が大きくなり、スピン注入効率が向上する傾向は認められる。
しかしながら、実際には、ＭＲ比の増大分から予想されるほどの反転電流密度の減少は得られない。
【００５７】
また、記憶素子に充分な書き込み電流を流すためには、トンネル絶縁層（トンネルバリア層）の面積抵抗値を小さくする必要がある。
トンネル絶縁層の面積抵抗値は、スピン注入により記憶層の磁化の向きを反転させるために必要な電流密度を得る観点から、数十Ωμｍ２程度以下に制御する必要がある。
そして、ＭｇＯ膜から成るトンネル絶縁層では、面積抵抗値を上述の範囲とするために、ＭｇＯ膜の膜厚を１．５ｎｍ以下に設定する必要がある。
【００５８】
また、記憶層の磁化の向きを、小さい電流で容易に反転できるように、記憶素子を小さくすることが望ましい。
従って、好ましくは、記憶素子の面積を０．０４μｍ２以下とする。
【００５９】
本発明は、記憶層を構成する強磁性層のうち少なくとも一層を、上述した組成範囲を有するＣｏＦｅＴａあるいはＣｏＦｅＴａＢを主成分とする構成とする。
即ち、記憶層を構成する強磁性層のうちの一層或いは全ての層を、上述した組成範囲を有するＣｏＦｅＴａあるいはＣｏＦｅＴａＢを主成分とする構成とする。
【００６０】
なお、上述した組成範囲を有するＣｏＦｅＴａあるいはＣｏＦｅＴａＢを主成分とする構成の強磁性層と、材料又は組成範囲の異なる他の強磁性層とを直接積層させることも可能である。また、強磁性層と軟磁性層とを積層させたり、複数層の強磁性層を軟磁性層や非磁性層を介して積層させたりすることも可能である。このように積層させた場合でも、本発明の効果が得られる。
特に複数層の強磁性層を非磁性層に介して積層させた構成としたときには、強磁性層の層間の相互作用の強さを調整することが可能になるため、記憶素子の寸法がサブミクロン以下になっても、磁化反転電流が大きくならないように抑制することが可能になるという効果が得られる。この場合の非磁性層の材料としては、Ｒｕ，Ｏｓ，Ｒｅ，Ｉｒ，Ａｕ，Ａｇ，Ｃｕ，Ａｌ，Ｂｉ，Ｓｉ，Ｂ，Ｃ，Ｃｒ，Ｔａ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｗ，Ｍｏ，Ｎｂまたはそれらの合金を用いることができる。
【００６１】
通常、記憶層は主として、Ｃｏ，Ｆｅ，Ｎｉ，Ｇｄ等の強磁性材料から構成され、これら２種以上の合金を一つの層として、一層以上の積層状態で記憶層が形成される。
記憶層を構成する強磁性層に、上述した組成範囲を有するＣｏＦｅＴａあるいはＣｏＦｅＴａＢを主成分とする構成を適用する場合には、その強磁性層に、例えば、ＣｏＦｅＴａあるいはＣｏＦｅＴａＢを主成分として、Ｎｉ，Ｇｄ等の磁性元素や、他の元素として、Ｃ，Ｎ，Ｓｉ，Ｐ，Ａｌ，Ｔａ，Ｍｏ，Ｃｒ，Ｎｂ，Ｃｕ，Ｚｒ，Ｗ，Ｖ，Ｈｆ，Ｇｄ，Ｍｎ，Ｐｄが添加された材料を用いることができる。
【００６２】
記憶層のＣｏＦｅＴａあるいはＣｏＦｅＴａＢを主成分とする強磁性層以外の強磁性層や、磁化固定層の強磁性層の材料としては、ＮｉＦｅ合金、ＣｏＦｅ合金、ＣｏＦｅＮｉ合金、または、Ｃｏ，Ｆｅ，Ｎｉから選ばれる１種類以上にＳｉ，Ｂから選ばれる１種類以上の元素を添加した材料や、前記材料にさらにＰ，Ａｌ，Ｍｏ，Ｎｂ，Ｍｎから選ばれる１種類以上の元素を添加した材料、または、ＣｏにＺｒ，Ｈｆ，Ｎｂ，Ｔａ，Ｔｉから選ばれる１種類以上の元素を添加したアモルファス材料、ＣｏＭｎＳｉ，ＣｏＭｎＡｌやＣｏＣｒＦｅＡｌなどのホイスラー材料を用いることができる。
【００６３】
磁化固定層は一方向異方性を有していることが望ましく、記憶層は一軸異方性を有していることが望ましい。また、磁化固定層及び記憶層のそれぞれの膜厚は、１ｎｍから３０ｎｍであることが好ましい。
【００６４】
記憶素子のその他の構成は、スピン注入により情報を記録する記憶素子の従来公知の構成と同様とすることができる。
磁化固定層は、強磁性層のみにより、或いは反強磁性層と強磁性層の反強磁性結合を利用することにより、その磁化の向きが固定された構成とする。
【００６５】
また、磁化固定層は、単層の強磁性層から成る構成、或いは複数層の強磁性層を非磁性層を介して積層した積層フェリ構造とする。
磁化固定層を積層フェリ構造としたときには、磁化固定層の外部磁界に対する感度を低下させることができるため、外部磁界による磁化固定層の不要な磁化変動を抑制して、記憶素子を安定して動作させることができる。さらに、各強磁性層の膜厚を調整することができ、磁化固定層からの漏洩磁界を抑えることができる。
積層フェリ構造の磁化固定層を構成する強磁性層の材料としては、Ｃｏ，ＣｏＦｅ，ＣｏＦｅＢ等を用いることができる。また、非磁性層の材料としては、Ｒｕ，Ｒｅ，Ｉｒ，Ｏｓ等を用いることができる。
【００６６】
反強磁性層の材料としては、ＦｅＭｎ合金、ＰｔＭｎ合金、ＰｔＣｒＭｎ合金、ＮｉＭｎ合金、ＩｒＭｎ合金、ＮｉＯ、Ｆｅ２Ｏ３等の磁性体を挙げることができる。
また、これらの磁性体に、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｓｉ，Ｂｉ，Ｔａ，Ｂ，Ｃ，Ｏ，Ｎ，Ｐｄ，Ｐｔ，Ｚｒ，Ｈｆ，Ｉｒ，Ｗ，Ｍｏ，Ｎｂ等の非磁性元素を添加して、磁気特性を調整したり、その他の結晶構造や結晶性や物質の安定性等の各種物性を調整したりすることができる。
【００６７】
また、記憶素子の膜構成は、記憶層が磁化固定層の上側に配置される構成でも、下側に配置される構成でも全く問題はない。
【００６８】
なお、記憶素子の記憶層に記録された情報を読み出す方法としては、記憶素子の記憶層に薄い絶縁膜を介して、情報の基準となる磁性層を設けて、絶縁層を介して流れる強磁性トンネル電流によって読み出してもよいし、磁気抵抗効果により読み出してもよい。
【００６９】
続いて、本発明の実施の形態を説明する。
本発明の一実施の形態として、メモリの概略構成図（斜視図）を図１に示す。
このメモリは、互いに直交する２種類のアドレス配線（例えばワード線とビット線）の交点付近に、磁化状態で情報を保持することができる記憶素子が配置されて成る。
即ち、シリコン基板等の半導体基体１０の素子分離層２により分離された部分に、各メモリセルを選択するための選択用トランジスタを構成する、ドレイン領域８、ソース領域７、並びにゲート電極１が、それぞれ形成されている。このうち、ゲート電極１は、図中前後方向に延びる一方のアドレス配線（例えばワード線）を兼ねている。
ドレイン領域８は、図中左右の選択用トランジスタに共通して形成されており、このドレイン領域８には、配線９が接続されている。
【００７０】
そして、ソース領域７と、上方に配置された、図中左右方向に延びる他方のアドレス配線（例えばビット線）６との間に、記憶素子３が配置されている。この記憶素子３は、スピン注入により磁化の向きが反転する強磁性層から成る記憶層を有する。
また、この記憶素子３は、２種類のアドレス配線１，６の交点付近に配置されている。
この記憶素子３は、ビット線６と、ソース領域７とに、それぞれ上下のコンタクト層４を介して接続されている。
これにより、２種類のアドレス配線１，６を通じて、記憶素子３に上下方向の電流を流して、スピン注入により記憶層の磁化の向きを反転させることができる。
【００７１】
また、本実施の形態のメモリの記憶素子３の断面図を図２に示す。
図２に示すように、この記憶素子３は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に磁化固定層３１を設けている。磁化固定層３１の下に反強磁性層１２が設けられ、この反強磁性層１２により、磁化固定層３１の磁化の向きが固定される。
記憶層１７と磁化固定層３１との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１６が設けられ、記憶層１７と磁化固定層３１とにより、ＭＴＪ素子が構成されている。
【００７２】
また、反強磁性層１２の下には下地層１１が形成され、記憶層１７の上にはキャップ層１８が形成されている。
【００７３】
磁化固定層３１は、積層フェリ構造となっている。
具体的には、磁化固定層３１は、２層の強磁性層１３，１５が、非磁性層１４を介して積層されて反強磁性結合した構成である。
【００７４】
磁化固定層３１の各強磁性層１３，１５が積層フェリ構造となっているため、強磁性層１３の磁化Ｍ１３が右向き、強磁性層１５の磁化Ｍ１５が左向きとなっており、互いに反対向きになっている。
これにより、磁化固定層３１の各強磁性層１３，１５から漏れる磁束が、互いに打ち消し合う。
【００７５】
本実施の形態においては、特に記憶層１７を、ＣｏＦｅＴａを主成分として、Ｔａの含有量が１原子％以上２０原子％以下である構成とする。または、記憶層１７を、ＣｏＦｅＴａＢを主成分として、Ｔａの含有量が１原子％以上２０原子％以下であり、Ｂの含有量が１０原子％以上３０原子％以下である構成とする。
【００７６】
上述した組成範囲のＣｏＦｅＴａあるいはＣｏＦｅＴａＢを主成分とする強磁性層には、その他の元素として、Ｆｅ，Ｃｏ，Ｇｄのほか、Ｍｏ，Ｍｎ，Ｃｕ，Ｎｂ，Ｚｒ等の遷移金属、Ｂ，Ｃ等の軽元素を含有させてもよい。
【００７７】
さらに、より好ましくは中間層である絶縁層１６を、酸化マグネシウム層とする。ただし、中間層には酸化マグネシウム層以外にも、酸化アルミニウム、窒化アルミニウム、ＳｉＯ２、Ｂｉ２Ｏ３、ＭｇＦ２、ＣａＦ、ＳｒＴｉＯ２、ＡｌＬａＯ３、ＡｌＮＯなどの各種の絶縁体、誘電体、半導体を適用することもできる。
【００７８】
磁化固定層３１の積層フェリを構成する非磁性層１４の材料としては、前述した材料が使用できる。非磁性層１４の膜厚は、材料によって変動するが、好ましくは、ほぼ０．５ｎｍから２．５ｎｍの範囲で使用する。
反強磁性層１２の材料としても、前述した材料を適用することができる。
磁化固定層３１の強磁性層１３，１５の構成材料は、例えば、Ｆｅ，Ｎｉ，Ｃｏ，Ｇｄの１種もしくは２種以上からなる合金材料を用いることができる。さらに、Ｎｂ，Ｚｒ等の遷移金属元素やＢ，Ｃ等の軽元素を含有させることもできる。
磁化固定層３１の強磁性層１３，１５の膜厚は、適宜調整することが可能で、１ｎｍ以上５ｎｍ以下が適当である。
【００７９】
本実施の形態の記憶素子３は、下地層１１からキャップ層１８までを真空装置内で連続的に形成して、その後エッチング等の加工により記憶素子３のパターンを形成することにより、製造することができる。
【００８０】
上述の本実施の形態によれば、記憶素子３の記憶層１７を、ＣｏＦｅＴａを主成分として、Ｔａの含有量が１原子％以上２０原子％以下である構成、または、ＣｏＦｅＴａＢを主成分として、Ｔａの含有量が１原子％以上２０原子％以下であり、Ｂの含有量が１０原子％以上３０原子％以下である構成としたことにより、高いＭＲ比を維持しつつ、スピン反転効率を向上させて、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を著しく低減することが可能となる。
【００８１】
また、強磁性層の耐熱性を高めて、４００℃のアニールにも磁気特性が劣化することがなく耐えうるようになる。
これにより、記憶素子３を備えたメモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有し、本実施の形態の記憶素子３を備えたメモリを、汎用メモリとして適用することが可能になる。
【００８２】
さらに、本実施の形態において、中間層である絶縁層１６を、酸化マグネシウム層とした場合には、磁気抵抗変化率（ＭＲ比）を高くすることができる。
このようにＭＲ比を高くすることによっても、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を低減することができる。
【００８３】
従って、安定して動作する信頼性の高いメモリを実現することができ、記憶素子３を備えたメモリにおいて、消費電力を低減することができる。
【００８４】
次に、本発明の他の実施の形態として、メモリを構成する記憶素子の断面図を図３に示す。
この記憶素子３０は、スピン注入により磁化Ｍ１の向きが反転する記憶層１７に対して、下層に磁化固定層３１を設け、上層に磁化固定層３２を設けている。即ち、記憶層１７に対して、上下２つの磁化固定層３１，３２を設けた構成である。
【００８５】
上層の磁化固定層３２は、単層の強磁性層２０のみを有する構成である。
記憶層１７と上層の磁化固定層３２との間には、トンネルバリア層（トンネル絶縁層）となる絶縁層１９が設けられ、記憶層１７と磁化固定層３２とにより、ＭＴＪ素子が構成されている。
そして、磁化固定層３２の上に反強磁性層２１が設けられ、この反強磁性層２１により磁化固定層３２の強磁性層２０の磁化Ｍ２０の向きが固定される。
また、反強磁性層２１の上にキャップ層１８が形成されている。
【００８６】
本実施の形態においては、特に、記憶層１７がＣｏＦｅＴａを主成分として、Ｔａの含有量が１原子％以上２０原子％以下である構成、または、記憶層１７がＣｏＦｅＴａＢを主成分として、Ｔａの含有量が１原子％以上２０原子％以下であり、Ｂの含有量が１０原子％以上３０原子％以下である構成とする。
さらに、より好ましくは、中間層である絶縁層１６，１９を、酸化マグネシウム層とする。
【００８７】
上述した組成範囲のＣｏＦｅＴａあるいはＣｏＦｅＴａＢを主成分とする強磁性層には、その他の元素として、Ｆｅ，Ｇｄのほか、Ｍｏ，Ｍｎ，Ｃｕ，Ｎｂ，Ｚｒ等の遷移金属、Ｂ，Ｃ等の軽元素を含有させてもよい。
【００８８】
その他の構成は、図２に示した記憶素子３と同様であるので、同一符号を付して重複説明を省略する。
【００８９】
また、本実施の形態の記憶素子３０を用いて、図１に示したメモリと同様の構成のメモリを構成することができる。
即ち、記憶素子３０を２種類のアドレス配線の交点付近に配置してメモリを構成し、２種類のアドレス配線を通じて記憶素子３０に上下方向（積層方向）の電流を流して、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させて、記憶素子３０に情報の記録を行うことができる。
【００９０】
上述の本実施の形態によれば、記憶素子３０の記憶層１７を、ＣｏＦｅＴａを主成分として、Ｔａの含有量が１原子％以上２０原子％以下である構成、または、ＣｏＦｅＴａＢを主成分として、Ｔａの含有量が１原子％以上２０原子％以下であり、Ｂの含有量が１０原子％以上３０原子％以下である構成としたことにより、高いＭＲ比を確保することができると共に、スピン注入効率を向上させて、スピン注入により記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を著しく低減することが可能となる。
【００９１】
また、強磁性層の耐熱性を高めて、４００℃のアニールにも磁気特性が劣化することがなく耐えうるようになる。
これにより、記憶素子３０を備えたメモリを製造する際に、一般の半導体ＭＯＳ形成プロセスを適用できるという利点を有し、本実施の形態の記憶素子３０を備えたメモリを、汎用メモリとして適用することが可能になる。
【００９２】
さらに、本実施の形態において、中間層である絶縁層１６，１９を、酸化マグネシウム層とした場合には、磁気抵抗変化率（ＭＲ比）を高くすることができる。
このようにＭＲ比を高くすることによっても、スピン注入の効率を向上して、記憶層１７の磁化Ｍ１の向きを反転させるために必要な電流密度を低減することができる。
【００９３】
さらにまた、本実施の形態では、記憶層１７に対して、下層側と上層側に絶縁層１６，１９を介して、それぞれ磁化固定層３１，３２が設けられているため、この構成の作用によっても、記憶層１７の磁化Ｍ１の向きを反転させるために必要となる電流を低減することができる。
【００９４】
従って、安定して動作する信頼性の高いメモリを実現することができ、記憶素子３０を備えたメモリにおいて、消費電力を低減することができる。
【００９５】
（実施例）
ここで、本発明の記憶素子の構成において、具体的に各層の材料や膜厚等を選定して、特性を調べた。
実際には、メモリには、図１や図６に示したように、記憶素子以外にもスイッチング用の半導体回路等が存在するが、ここでは、記憶層の磁気抵抗特性を調べる目的で、記憶素子のみを形成したウエハにより検討を行った。
【００９６】
＜実験１＞
厚さ０．７２５ｍｍのシリコン基板上に、厚さ３００ｎｍの熱酸化膜を形成し、その上に図２に示した構成の記憶素子３を形成した。
具体的には、図２に示した構成の記憶素子３において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層となる絶縁層（バリア層）１６を膜厚０．９ｎｍの酸化マグネシウム膜、記憶層１７を膜厚３ｎｍのＣｏＦｅＴａ膜、キャップ層１８を膜厚５ｎｍのＴａ膜と選定し、また下地膜１１と反強磁性層１２との間に図示しない膜厚１００ｎｍのＣｕ膜（後述するワード線となるもの）を設けて、各層を形成した。
上記膜構成で、ＰｔＭｎ膜の組成はＰｔ５０Ｍｎ５０（原子％）、ＣｏＦｅ膜の組成はＣｏ９０Ｆｅ１０(原子％)とした。
ＣｏＦｅＴａ膜のＣｏとＦｅの比率は８０：２０とした。
酸化マグネシウム膜から成る絶縁層１６以外の各層は、ＤＣマグネトロンスパッタ法を用いて成膜した。
酸化マグネシウム（ＭｇＯ）膜から成る絶縁層１６は、ＲＦマグネトロンスパッタ法を用いて成膜した。
さらに、記憶素子３の各層を成膜した後に、磁場中熱処理炉で、１０ｋＯｅ・３６０℃・２時間の熱処理を行い、反強磁性層１２のＰｔＭｎ膜の規則化熱処理を行った。
【００９７】
次に、ワード線部分をフォトリソグラフィによってマスクした後に、ワード線以外の部分の積層膜に対してＡｒプラズマにより選択エッチングを行うことにより、ワード線（下部電極）を形成した。この際に、ワード線部分以外は、基板の深さ５ｎｍまでエッチングされた。
【００９８】
その後、電子ビーム描画装置により記憶素子３のパターンのマスクを形成し、積層膜に対して選択エッチングを行い、記憶素子３を形成した。記憶素子３部分以外は、ワード線のＣｕ層直上までエッチングした。
なお、特性評価用の記憶素子には、磁化反転に必要なスピントルクを発生させるために、記憶素子に充分な電流を流す必要があるため、トンネル絶縁層の抵抗値を抑える必要がある。そこで、記憶素子３のパターンを、短軸０．０９μｍ×長軸０．１８μｍの楕円形状として、記憶素子３の面積抵抗値（Ωμｍ2）が３０Ωμｍ2となるようにした。
【００９９】
次に、記憶素子３部分以外を、厚さ１００ｎｍ程度のＡｌ２Ｏ３のスパッタリングによって絶縁した。
その後、フォトリソグラフィを用いて、上部電極となるビット線及び測定用のパッドを形成した。
このようにして、記憶素子３の試料を作製した。
【０１００】
上述の製造方法により、それぞれ記憶層１７のＣｏＦｅＴａ膜のＴａの添加量を変えた、記憶素子３の各試料を作成した。
即ち、Ｔａの添加量を、０原子％（Ｃｏ８０Ｆｅ２０）、２原子％、５原子％、１０原子％、１５原子％、２０原子％、２５原子％、３０原子％とした試料をそれぞれ作製した。
【０１０１】
＜実験２＞
図２に示した構成の記憶素子３において、各層の材料及び膜厚を、下地膜１１を膜厚３ｎｍのＴａ膜、反強磁性層１２を膜厚２０ｎｍのＰｔＭｎ膜、磁化固定層３１を構成する強磁性層１３を膜厚２ｎｍのＣｏＦｅ膜、強磁性層１５を膜厚２．５ｎｍのＣｏＦｅＢ膜、積層フェリ構造の磁化固定層３１を構成する非磁性層１４を膜厚０．８ｎｍのＲｕ膜、トンネル絶縁層となる絶縁層（バリア層）１６を膜厚０．８ｎｍの酸化マグネシウム膜、記憶層１７を膜厚３ｎｍのＣｏＦｅＴａＢ膜、キャップ層１８を膜厚５ｎｍのＴａ膜と選定した。
ＣｏＦｅＴａＢ膜のＣｏとＦｅの比率は８０：２０とした。
【０１０２】
その他の構成及び製造方法は、実験１の記憶素子３と同様にした。
【０１０３】
上述の製造方法により、それぞれ記憶層１７のＣｏＦｅＴａＢ膜のＴａの添加量及びＢの添加量を変えた、記憶素子３の各試料を作製した。
即ち、Ｔａの添加量を、０原子％、５原子％、１０原子％、１５原子％、２０原子％、２５原子％、３０原子％とし、Ｂの添加量を５原子％、１０原子％、２０原子％、３０原子％、４０原子％とした試料（合計４２通りの組成の試料）をそれぞれ作製した。
【０１０４】
これら実験１及び実験２で作製した記憶素子３の各試料に対して、それぞれ以下のようにして特性の評価を行った。
測定に先立ち、反転電流のプラス方向とマイナス方向の値を対称になるように制御することを可能にするため、記憶素子３に対して、外部から磁界を与えることができるように構成した。また、記憶素子３に流す電圧が、絶縁層１６が破壊しない範囲内の１Ｖまでとなるように設定した。
【０１０５】
（反転電流値・ＭＲ比の測定）
記憶素子３に電流を流して、その後の記憶素子３の抵抗値を測定した。記憶素子３の抵抗値を測定する際には、温度を室温２５℃として、ワード線の端子とビット線の端子にかかるバイアス電圧が１０ｍＶとなるように調節した。さらに、記憶素子３に流す電流量を変化させて、この記憶素子３の抵抗値の測定を行い、測定結果から抵抗−電流曲線を得た。なお、この抵抗−電流曲線を得る測定は、両極性（プラス方向及びマイナス方向）の電流について行った。
この抵抗−電流曲線から、抵抗値が変化する電流値を求めて、これを磁化の向きを反転させる反転電流値とした。両極性の電流について、この反転電流値を求めた。
そして、両極性の反転電流値の絶対値の平均値を計算し、この平均値を素子面積で割ることにより、磁化反転電流密度（ＭＡ／ｃｍ２）を算出した。
また、磁化固定層３１の記憶層１７側の強磁性層１５の磁化Ｍ１５の向きと記憶層１７の磁化Ｍ１の向きとが反平行状態にあって抵抗が高い状態での抵抗値と、これらの磁化Ｍ１５，Ｍ１の向きが平行状態にあって抵抗が低い状態での抵抗値との比を求め、これをＭＲ比（ＴＭＲ比）とした。
【０１０６】
実験１の各試料の測定結果を図４Ａ及び図４Ｂに示し、実験２の各試料の測定結果を図５Ａ及び図５Ｂに示す。図４Ａ及び図５Ａは、Ｔａの添加量（原子％）あるいはＢの添加量（原子％）とＭＲ比との関係を示しており、図４Ｂ及び図５Ｂは、Ｔａの添加量（原子％）あるいはＢの添加量（原子％）と磁化反転電流密度との関係を示している。
【０１０７】
図４Ａ及び図５Ａより、実験１及び実験２の記憶素子３の構成において、記憶層１７のＣｏＦｅＴａ層のＴａの添加量が１原子％以上２０原子％以下、ＣｏＦｅＴａＢ層のＴａの添加量が１原子％以上２０原子％以下、Ｂの添加量が１０原子％以上３０原子％以下の範囲とする、即ち本発明の範囲内とすることにより、７５％以上のＭＲ比が確保されていることがわかる。
７５％のＭＲ比はメモリとして、読み取り速度とマージンを得るために必要な値であり、反転電流密度を改善するためにＭＲ比が犠牲になったとしても、メモリとしての特性を維持できる範囲である。
【０１０８】
同様に、図４Ｂ及び図５Ｂより、実験１及び実験２の記憶素子３の構成において、記憶層１７のＣｏＦｅＴａ層のＴａの添加量が１原子％以上２０原子％以下、ＣｏＦｅＴａＢ層のＴａの添加量が１原子％以上２０原子％以下、Ｂの添加量が１０原子％以上３０原子％以下の範囲とする、即ち本発明の範囲内とすることにより、磁化反転電流密度をスピン反転を利用したメモリとして実現可能な３ＭＡ／ｃｍ２以下に小さくすることができる。
【０１０９】
以上の結果から、記憶層１７の強磁性層がＴａを含み、ＭＲ比の低下が認められても、本発明の組成範囲に調整することにより、メモリとしての読み出し動作に必要なＭＲ比７５％を維持することができると共に、最も大きな課題である反転電流密度を飛躍的に低減することができる。そして、本発明の構成とすることにより、３ＭＡ／ｃｍ２以下の比較的小さい電流密度で情報の書き込みを行うことが可能な記憶素子を作製することができ、これまでにない低消費電力型のスピン注入磁化反転を利用した磁気メモリを実現することが可能になる。
【０１１０】
本発明では、上述の各実施の形態で示した記憶素子３，３０の膜構成に限らず、様々な膜構成を採用することが可能である。
【０１１１】
上述の各実施の形態では、磁化固定層３１が２層の強磁性層１３，１５と非磁性層１４から成る積層フェリ構造となっているが、例えば、磁化固定層を単層の強磁性層により構成してもよい。
【０１１２】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【０１１３】
【図１】本発明の一実施の形態のメモリの概略構成図（斜視図）である。
【図２】図１の記憶素子の断面図である。
【図３】本発明の他の実施の形態の記憶素子の断面図である。
【図４】Ａ  実験１の各試料のＴａの添加量（原子％）とＭＲ比との関係を示す図である。  Ｂ  実験１の各試料のＴａの添加量（原子％）と反転電流密度との関係を示す図である。
【図５】Ａ  実験２の各試料のＴａの添加量（原子％）及びＢの添加量（原子％）とＭＲ比との関係を示す図である。  Ｂ  実験２の各試料のＴａの添加量（原子％）及びＢの添加量（原子％）と反転電流密度との関係を示す図である。
【図６】スピン注入による磁化反転を利用したメモリの概略構成図（斜視図）である。
【図７】図６のメモリの断面図である。
【図８】従来のＭＲＡＭの構成を模式的に示した斜視図である。
【符号の説明】
【０１１４】
３，３０  記憶素子、１１  下地層、１２，２１  反強磁性層、１３，１５，２０  強磁性層、１４  非磁性層、１６，１９  絶縁層、１７  記憶層、１８  キャップ層、３１，３２  磁化固定層
【図１】
2007048790.tif 000004
【図２】
2007048790.tif 000005
【図３】
2007048790.tif 000006
【図４】
2007048790.tif 000007
【図５】
2007048790.tif 000008
【図６】
2007048790.tif 000009
【図７】
2007048790.tif 000010
【図８】
2007048790.tif 000011