(57)【要約】【課題】ゲート走査回路のバッファ部のオフ電圧保持用ＴＦＴに電流負荷が極端にかからない液晶表示装置を提供する。【解決手段】ゲート走査回路は、アウトプットイネーブル信号に基づいてオンゲートパルスを書き込む期間に加えて、アウトプットイネーブル信号がゲートオフレベルを出力している期間もオンするオンパルス書き込み用ＴＦＴ２２と、ゲート線にオンパルスを書き込まない期間に、ゲートオフ電圧をＤＣ電源から供給することによりオフレベルを保持するオフ電圧保持用ＴＦＴ２４とを有し、１フィールド期間のうち半分の期間はオフ電圧保持用ＴＦＴ２２をオンし、残りの半分の期間はオンパルス書き込み用ＴＦＴ２４をオンし、ｎ本のゲート線を一つのブロックとして、ブロック毎にオンパルス書き込み用ＴＦＴ２２がオンする期間をずらせる。【選択図】      図３
2007212916.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上にマトリックス状に配線された複数の信号線と複数のゲート線と、
前記信号線と前記ゲート線の交差部近傍に形成された画素ＴＦＴと、
前記画素ＴＦＴが前記信号線から映像信号を書き込むために前記ゲート線へオンゲートパルスを１水平期間出力するゲート走査回路と、
を具備し、
前記ゲート走査回路は前記絶縁基板上に前記画素ＴＦＴと同一のプロセスを用いて形成され、かつ、アウトプットイネーブル信号に基づいてオンゲートパルスを書き込む期間に加えて、前記アウトプットイネーブル信号がゲートオフレベルを出力している期間もオンするオンパルス書き込み用ＴＦＴ、及び、前記ゲート線にオンパルスを書き込まない期間に、ゲートオフ電圧をＤＣ電源から供給することによりオフレベルを保持するオフ電圧保持用ＴＦＴを有する
ことを特徴とする液晶表示装置。
【請求項２】
１フィールド期間のうち半分の期間は前記オフ電圧保持用ＴＦＴをオンし、残りの半分の期間は前記オンパルス書き込み用ＴＦＴをオンする
ことを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記ゲート走査回路は、前記オンパルス書き込み用ＴＦＴをオンする指示信号と、オフ電圧保持用ＴＦＴがオフレベルを保持するための指示信号とを出力する演算回路を有し、
前記演算回路は、前記アウトプットイネーブル信号がゲートオフレベルを出力している期間もオンするための指示信号を前記オンパルス書き込み用ＴＦＴへ出力する
ことを特徴とする請求項１記載の液晶表示装置。
【請求項４】
前記液晶表示装置はＯＣＢ方式であって、ＯＣＢ液晶の配向状態を変化させる際に前記ゲート線に初期転移用のオンパルスを入力させるための信号線を具備し、この信号線を前記指示信号を入力するための信号線として用いる
ことを特徴とする請求項３記載の液晶表示装置。
【請求項５】
前記演算回路は、外部から入力する外部制御信号に同期して前記指示信号を出力する
ことを特徴とする請求項４記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置をＴＶ用途等の動画表示に対応させるため、高速応答性と高画質とを併せ持つことが望まれており、これらの要求を満たすための取り組みが盛んに行われている。
【０００３】
これらの要求を満たすために様々な液晶の表示方式が検討されているが、その中でもＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｅｎｄ）方式は特に優れた高速応答性を有しているため、製品化が進められている（例えば、特許文献１、特許文献２参照）。
【０００４】
一方、アクティブマトリクス型の液晶表示装置は画面に信号を書き込むための走査回路が必要である。従来、この走査回路は画素内の薄膜トランジスタ（以下、画素ＴＦＴという）が形成されているアレイ基板上にＩＣチップを実装するのが一般的な方法であるが、ＩＣチップのコストが必要となるため高コストになるという課題があった。
【０００５】
これに対し近年の液晶表示装置１０は、図１２に示すように画素ＴＦＴ１０６に多結晶シリコンを用い、かつ、これと同様の形成プロセスを用いてアレイ基板１００上に走査回路１０２を同時形成する方法も用いられている。これによりＩＣチップが不要になるために低コスト化が実現できる。なお、図１２中の符号１０４は信号線駆動回路である。
【０００６】
前記走査回路１０２のうち、１水平期間にゲート線にオンパルスを出力する回路（以下、ゲート走査回路という）１０８は、一般的にはゲート線にゲートパルスを書き込む最終段階のバッファ部と、そのバッファ部のＴＦＴのゲートのオン／オフを制御する演算回路部とで構成される。
【０００７】
前記バッファ部は、以下の２つの構成を有している。
【０００８】
第１の構成は、アウトプットイネーブル信号に基づいて、当該ゲート線にオンパルスを書き込む期間のみ出力させ、それ以外の期間は出力させないようにする薄膜トランジスタ（以下、「オンパルス書き込み用ＴＦＴ」という）からなる。なお、アウトプットイネーブル信号は、１水平期間の周期でオンパルスを１フィールド期間の間は常時出力している信号である。
【０００９】
第２の構成は、当該ゲート線にオンパルスを書き込まない期間に、ゲートオフ電圧をＤＣ電源から供給することによりオフレベルを保持するための薄膜トランジスタ（以下、「オフ電圧保持用ＴＦＴ」という）である。
【００１０】
アウトプットイネーブル信号は１系統のみで全ゲート線に共通に用いるのが簡単でよいが、同時に大きな電流が流れるために、消費電力が大きい等の問題がある。このため、アウトプットイネーブル信号を複数系統に分け、オンパルスを出力させる期間とゲートオフレベルを保持させる期間とを交互に繰り返すようにし、かつ、信号線間で前記２つの期間をずらして出力させることにより、消費電力を低減する等の方法が用いられている。
【特許文献１】特開２００１−２８１７０７号公報
【特許文献２】特開２００５−２３４３７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら多結晶シリコンプロセスを用いてゲート走査回路をアレイ基板上に形成した液晶表示装置を長時間表示させると、ゲート走査回路を構成するＴＦＴの特性が劣化して走査回路が本来出力すべき信号パルス波形が出力されず、その結果、横スジ等の表示不良が発生するという問題が生じる。
【００１２】
特に、液晶の表示方法としてＯＣＢ方式等を用いる場合、液晶を駆動するのに必要となる電圧が、一般的に用いられているＴＮ（ツイスティドネマティック）方式に比べ高いため、必然的にゲート走査回路を構成するＴＦＴの各端子に印加される電圧は高くなり電流−電圧特性の劣化が加速されるため、より重大な問題となる。
【００１３】
それに加えてＯＣＢ方式を用いる場合、その駆動方法が特殊であることから、ゲート走査回路が出力する信号パルス波形の異常に対し、表示不良がより発生しやすいという点も、問題の発生要因となっている。
【００１４】
具体的にはＯＣＢ方式を用いる場合、表示中はベンド配向と呼ばれる配向状態を保つ必要があるが、ＴＮ方式で用いられている従来の駆動方法ではスプレイ配向と呼ばれる配向状態に変化してしまい正常に表示できなくなるため一定期間の割合で黒電圧信号を書き込むことによってベンド配向状態を保持している。この黒電圧信号は水平方向の複数ラインの信号書き込みに１回の割合でソース線駆動回路から出力される。このため複数ラインの信号書き込みに相当するゲート線のうち、黒電圧信号を出力する直前に出力される信号書き込みに相当するゲート線のみ、直後に逆極性の黒電圧信号が出力されるため、ＴＦＴ特性劣化に起因するゲートパルス遅延や過渡的な電圧変動により、直後の１水平期間にゲートオン状態が一部残った場合、逆極性に変化する信号を一部書き込んで保持することになる。この結果、他のゲート線と比べて本来書き込むべき信号電圧レベルよりも低いレベルの電圧で保持されるので、複数本に１本の間隔で横スジが発生し、表示上問題となる。
【００１５】
表示不良の原因となるゲート走査回路が出力する信号パルス波形の異常は、ゲート走査回路を構成する前記最終段のバッファ部のうち、前記オフ電圧保持用ＴＦＴの電流−電圧特性が劣化することが原因の一つである。前記オンパルス書込み用ＴＦＴは、１フィールド期間のうちゲートオンパルスを書き込む期間しかオンしていないため、ゲートパルス立上り、立下りに伴う過渡電流以外の電流は流れないため、電流による自己発熱はほとんど発生しないと考えられるので、電流−電圧特性劣化はほとんど見られない。
【００１６】
これに対し、前記オフ電圧保持用ＴＦＴは、１フィールド期間のうちのほとんどの期間を占めるゲートオフ電圧の保持期間中オンしており、この間にゲート線やその他の経路を介したリーク電流、或いはゲート線とソース線、対向電極等の間の容量結合等を介したゲート線電位の変動に伴うゲートオフ電圧電源からの過渡電流等による自己発熱が大きいために電流−電圧特性が劣化すると考えられる。すなわちバッファ部の駆動原理上、片方のＴＦＴに電流負荷が極端にかかる構成となっていることが根本的な問題となっている。
【００１７】
そこで、本発明は上記問題点に鑑みて、ゲート走査回路のバッファ部のオフ電圧保持用ＴＦＴに電流負荷が極端にかからない液晶表示装置を提供する。
【課題を解決するための手段】
【００１８】
本発明になる液晶表示装置は、絶縁基板上にマトリックス状に配線された複数の信号線と複数のゲート線と、前記信号線と前記ゲート線の交差部近傍に形成された画素ＴＦＴと、前記画素ＴＦＴが前記信号線から映像信号を書き込むために前記ゲート線へオンゲートパルスを１水平期間出力するゲート走査回路と、を具備し、前記ゲート走査回路は前記絶縁基板上に前記画素ＴＦＴと同一のプロセスを用いて形成され、かつ、アウトプットイネーブル信号に基づいてオンゲートパルスを書き込む期間に加えて、前記アウトプットイネーブル信号がゲートオフレベルを出力している期間もオンするオンパルス書き込み用ＴＦＴ、及び、前記ゲート線にオンパルスを書き込まない期間に、ゲートオフ電圧をＤＣ電源から供給することによりオフレベルを保持するオフ電圧保持用ＴＦＴを有することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、ゲート走査回路のバッファ部のオフ電圧保持用ＴＦＴに電流負荷が極端にかかることのない液晶表示装置を提供できる。
【発明を実施するための最良の形態】
【００２０】
（第１の実施形態）
本発明の第１の実施形態を説明するに当たり、まず１段のゲート走査回路の構成及び各ノードにおける信号波形について図１及び図２に基づいて述べる。
【００２１】
図１は本実施形態にかかる１段分のゲート走査回路Ｇの構成を示すブロック図、図２は図１のゲート走査回路Ｇにおける駆動方法での各ノードの理想信号波形を示す波形図である。
【００２２】
以下に図１と図２を用いて、ゲート線走査波形がどのようにして出力されるかを順を追って説明する。
【００２３】
初期転移用ゲート全オン信号（以下、「初期転移用信号」という）Ｖｇｏｎは、全ゲート線の画素ＴＦＴを全て同時にオンさせるためのパルスを出力させるための信号である。すなわち、初期転移用信号Ｖｇｏｎは、バネル表示開始時にＯＣＢ液晶をスプレイ配向状態からベンド配向状態に変化させる初期転移と呼ばれる過程において、対向電位を変動させることにより画素ＴＦＴに印加される電圧が、許容範囲を越えるという課題に対処するための信号である。
【００２４】
バッファ部を制御する演算回路部の一つである黒書込み用シフトレジスタ回路部（以下、「黒シフトレジスタ」という）１２は、ＯＣＢ液晶の逆転移と呼ばれるベンド配向からスプレイ配向に戻ることによる表示不良を防止するために、一定期間毎に黒電圧信号を書き込むためにゲート線をオンさせるパルスを出力させるための黒書込み信号Ｖｓｒ１を出力する。
【００２５】
バッファ部を制御する演算回路部の一つである信号書込み用シフトレジスタ回路部（以下、「信号シフトレジスタ」という）１４は、通常の映像信号を書き込むためにゲート線をオンさせるパルスを出力させるための映像書込み信号Ｖｓｒ２を出力する。
【００２６】
初期転移用信号Ｖｇｏｎ，黒書込み信号Ｖｓｒ１，映像書込み信号Ｖｓｒ２の各ノードから、それぞれ図２に示すようなタイミングでパルスが出力されている。
【００２７】
次に、これらのパルス状の初期転移用信号Ｖｇｏｎ，黒書込み信号Ｖｓｒ１，映像書込み信号Ｖｓｒ２は、全て正相出力用加算回路部（以下、「正相加算回路」という）１６及び逆相出力用加算回路部（以下、「逆相加算回路」という）１８に入力される。
【００２８】
それぞれの出力ノードから出力される第１指示信号Ｖａｄｄ１，第２指示信号Ｖａｄｄ２は、図２に示すように、初期転移用信号Ｖｇｏｎ，黒書込み信号Ｖｓｒ１，映像書込み信号Ｖｓｒ２のオンパルスが全て加算された信号及びその反転信号である。第１指示信号Ｖａｄｄ１，第２指示信号Ｖａｄｄ２はそれぞれバッファ部の第２ＴＦＴ２４と第１ＴＦＴ２２のゲート端に入力される。なお、ブーストラップ回路２０は第１指示信号Ｖａｄｄ１と第２指示信号Ｖａｄｄ２の電圧が異なるようにするために第１指示信号Ｖａｄｄ１を下げてブーストラップ信号Ｖｂｓとして出力する。バッファ部の第１ＴＦＴ２２は、オフ電圧保持用ＴＦＴ（以下、「オフ電圧保持ＴＦＴ２２」という）である。バッファ部の第２ＴＦＴ２４は、オンパルス書き込み用ＴＦＴ（以下、「書込みＴＦＴ２４」という）である。
【００２９】
書込みＴＦＴ２４のドレイン端にはアウトプットイネーブル信号Ｖｏｅｌｅのノードが接続されている。書込みＴＦＴ２４のゲート端がオンのときは図２に示すアウトプットイネーブル信号Ｖｏｅｌｅにおけるパルスがゲート信号Ｖｏｕｔとして出力され、オフのときはアウトプットイネーブル信号Ｖｏｅｌｅのパルスは出力されない。また、書込みＴＦＴ２４のソース端にはオフ電圧保持ＴＦＴ２２のドレイン端が接続されている。
【００３０】
一方、オフ電圧保持ＴＦＴ２２のソース端にはＤＣ電源電圧Ｖｄｄのノードが接続されている。オフ電圧保持ＴＦＴ２２のゲート端がオンのときは図２に示すＤＣ電源電圧Ｖｄｄがゲート信号Ｖｏｕｔとして出力され、オフのときは出力されない。
【００３１】
書込みＴＦＴ２４、オフ電圧保持ＴＦＴ２２のゲート端にはそれぞれ互いに反転した信号が入力されているため同時にオン／オフすることはなく、どちらか一方のみが必ずオンするように制御される。すなわち、ゲート信号Ｖｏｕｔのノードには初期転移用信号Ｖｇｏｎ，黒書込み信号Ｖｓｒ１，映像書込み信号Ｖｓｒ２のうちどれか一つでもオンしている期間はアウトプットイネーブル信号Ｖｏｅｌｅのパルスが出力され、初期転移用信号Ｖｇｏｎ，黒書込み信号Ｖｓｒ１，映像書込み信号Ｖｓｒ２の全てがオフしている期間はＤＣ電源電圧Ｖｄｄが出力され、その結果、図２に示すようなゲート信号Ｖｏｕｔのパルスがノードから出力される。
【００３２】
なお、図１に示すゲート走査回路Ｇはｐチャネル型ＴＦＴのみから構成されている場合を想定したものである。したがって図２に示す波形は負論理で記載している。
【００３３】
以上はゲート走査回路が１段分の駆動方法に関する説明である。
【００３４】
次に、本発明における第１の実施形態にかかる複数段のゲート走査回路について図３、図４に基づき説明する。
【００３５】
図３は第１の実施形態の１６段分のゲート走査回路１０８のブロック図、図４は第１の実施形態の１６段分のゲート走査回路１０８に入力される信号波形図である。
【００３６】
ここで図３中のブロックＧ１〜Ｇ１６は上述した図１の１段分のゲート走査回路Ｇと同じであり、その各ノードの理想波形図は図２と同じである。また、図３においてはブロックＧ１〜Ｇ１６からの出力であるノードＶｏｕｔは省略してある。
【００３７】
図３においてアウトプットイネーブル信号Ｖｏｅは、Ｖｏｅｌｏ，Ｖｏｅ１ｅ，Ｖｏｅ２ｏ，Ｖｏｅ２ｅの４種類に分けられており、Ｇ１〜Ｇ４にはＶｏｅｌｏとＶｏｅｌｅが交互に入力され、Ｇ５〜Ｇ８にはＶｏｅ２ｏとＶｏｅ２ｅが交互に入力されている。４段分で１ブロックとすると２ブロックで１サイクルの構成となっており、以降Ｇ９〜Ｇ１６も同様の入力方法となっている。
【００３８】
一方、初期転移用信号Ｖｇｏｎの入力方法は、本実施形態においては初期転移用信号Ｖｇｏｎ１，Ｖｇｏｎ２の２系統に分かれており、１ブロック（４段分）毎に交互に入力するように構成されている。
【００３９】
一方、アウトプットイネーブル信号Ｖｏｅの波形は図４に示す通りであり、アウトプットイネーブル信号Ｖｏｅの初期転移期間において、Ｖｏｅｌｏ，Ｖｏｅｌｅ，Ｖｏｅ２ｏ，Ｖｏｅ２ｅは全てオンしており、信号書込期間Ｇ１〜Ｇ４はＧ１，Ｇ３に相当する期間はアウトプットイネーブル信号Ｖｏｅｌｏのみオン、Ｇ２，Ｇ４に相当する期間はアウトプットイネーブル信号Ｖｏｅｌｅのみオンしている。信号書込期間Ｇ５〜Ｇ８はＧ５，Ｇ７に相当する期間はアウトプットイネーブル信号Ｖｏｅ２ｏのみオン、Ｇ６，Ｇ８に相当する期間はアウトプットイネーブル信号Ｖｏｅ２ｅのみオンしている。Ｇ９〜Ｇ１６も同様のタイミングでオンされる。
【００４０】
黒挿入期間は４ライン目の信号書込直後毎に設けられており、アウトプットイネーブル信号Ｖｏｅは４系統分同時オンとなっている。
【００４１】
アウトプットイネーブル信号Ｖｏｅは全ゲート線に共通の１系統のみ入力することは構成上可能であり、その場合は全て１水平期間毎にオンする波形となるが、このようにすると外部回路に同時に大電流が流れる等の問題がある。
【００４２】
したがって、ここでは４系統に分ける等の方法を示している。また初期転移用信号Ｖｇｏｎは４水平期間毎にオン／オフを繰り返す波形となっている。
【００４３】
ところで、本実施形態では、１フィールド期間のうち半分の期間はオフ電圧保持ＴＦＴ２２がオンし、残りの半分の期間は書込みＴＦＴ２４がオンするため、オフ電圧保持ＴＦＴ２２にかかるオンストレスは少なく、表示不良が起こりにくいと考えられる。
【００４４】
図４において初期転移用信号Ｖｇｏｎがオンしている期間はアウトプットイネーブル信号Ｖｏｅがオフレベルを出力している期間と同期するように設定されている。
【００４５】
アウトプットイネーブル信号Ｖｏｅがオフレベルを出力している期間は、注目しているゲート線が属しているブロックによって２通りに異なるため、初期転移用信号Ｖｇｏｎも２系統に分けてオンする期間が異なるように設定されている。
【００４６】
（第２の実施形態）
本発明における第２の実施形態について図５〜図７に基づいて説明する。
【００４７】
図５は第２の実施形態の１段分のゲート走査回路Ｇのブロック図、図６は図５のゲート走査回路に入力される信号波形図（１６段分）、図７は第２の実施形態の１６段分のゲート走査回路１０８に入力される信号波形図である。
【００４８】
本実施形態も第１の実施形態と同様の考え方であるが、オフ電圧保持ＴＦＴ２２，２のオン／オフ制御信号として初期転移用信号Ｖｇｏｎを使用せずに、新たな外部制御信号Ｖｅｘｔ１，Ｖｅｘｔ２を導入する点が第１の実施形態と異なる点である。なお、外部制御信号Ｖｅｘｔ１，Ｖｅｘｔ２は図６，図７に示す通り、第１の実施形態における初期転移用信号Ｖｇｏｎ１，Ｖｇｏｎ２と同じ構成及び信号波形となっている。
【００４９】
図５においては、正相加算回路１６及び逆相加算回路１８に対し、シフトレジスタからの出力、及び初期転移用信号Ｖｇｏｎの他に、外部制御信号Ｖｅｘｔを入力する構成となっている。したがって、図６，図７に示す通り、初期転移用信号Ｖｇｏｎは１系統のみで、初期転移期間以外は常時オフレベルとなっている（図７参照）。
【００５０】
本実施形態の構成によれば、初期転移用信号Ｖｇｏｎが必要ない場合でも所望のオン期間の制御が可能になるという利点がある。
【００５１】
（第３の実施形態）
本発明における第３の実施形態について図８〜図１１に基づいて述べる。
【００５２】
図８は第３の実施形態の１段分のゲート走査回路Ｇのブロック図、図９は図８のゲート走査回路のノードの理想波形図、図１０は第３の実施形態の１６段分のゲート走査回路のブロック図、図１１は第２の実施形態のゲート走査回路に入力される信号波形図（１６段分）である。
【００５３】
本実施形態も第１の実施形態及び第２の実施形態と同様の考え方に基づくものであるが、初期転移用信号Ｖｇｏｎ及び黒挿入駆動も想定しない、すなわち、一般的な駆動に対する場合を想定したものである。
【００５４】
図８において、正相加算回路１６及び逆相加算回路１８に、信号シフトレジスタ１４からの出力及び外部制御信号Ｖｅｘｔの出力のみを入力する構成となっている。なお、外部制御信号Ｖｅｘｔ１，Ｖｅｘｔ２は図１０，図１１に示す通り、第２の実施形態における外部制御信号Ｖｅｘｔ１，Ｖｅｘｔ２と同じ構成及び信号波形となっている。
【００５５】
したがって、図９に示す通り、信号書込シフトレジスタ１４の出力がオンレベルの期間のみゲートオンパルスが出力されるという最も簡単な構成となっている。
【００５６】
本実施形態の構成によれば、初期転移用信号Ｖｇｏｎ及び黒挿入駆動が必要ない場合でも所望のオン期間の制御が可能になるという利点がある。
【図面の簡単な説明】
【００５７】
【図１】第１の実施形態における１段分のゲート走査回路のブロック図。
【図２】図１のゲート走査回路の各ノードの理想波形図。
【図３】第１の実施形態の１６段分のゲート走査回路を示すブロック図。
【図４】図３のゲート走査回路に入力される信号を示す波形図（１６段分）。
【図５】第２の実施形態の１段分のゲート走査回路を示すブロック図。
【図６】第２の実施形態の１６段分のゲート走査回路を示すブロック図。
【図７】図６の実施形態のゲート走査回路に入力される信号を示す波形図（１６段分）。
【図８】第３の実施形態の１段分のゲート走査回路を示すブロック図。
【図９】図８のゲート走査回路の各ノードの理想波形図。
【図１０】第３の実施形態の１６段分のゲート走査回路を示すブロック図。
【図１１】図１０のゲート走査回路に入力される信号を示す波形図（１６段分）。
【図１２】液晶表示装置のブロック図。
【符号の説明】
【００５８】
Ｇ    １段分のゲート走査回路
１２    黒シフトレジスタ
１４    信号シフトレジスタ」
１６    正相加算回路
１８    逆相加算回路
２０    ブーストラップ回路
２２    オフ電圧保持ＴＦＴ
２４    書込みＴＦＴ
１００    １６段分のゲート走査回路
【図１】
2007212916.tif 000003
【図２】
2007212916.tif 000004
【図３】
2007212916.tif 000005
【図４】
2007212916.tif 000006
【図５】
2007212916.tif 000007
【図６】
2007212916.tif 000008
【図７】
2007212916.tif 000009
【図８】
2007212916.tif 000010
【図９】
2007212916.tif 000011
【図１０】
2007212916.tif 000012
【図１１】
2007212916.tif 000013
【図１２】
2007212916.tif 000014