(57)【要約】【課題】半導体集積回路の電気特性検査を行った後、電極パッド上にバンプを形成する場合において、電極パッド上の突起形状（プローブ痕）により、バンプ形成後、バンプ表面にも大きな突起が形成され、実装の信頼性を低下させるため、本発明では電極パッド上の突起を抑制することが目的である。【解決手段】電極パッドの表層に複数の溝を形成し島形状とし、これにより、電極パッドとプローブとの接触によって発生する針ゴミが小破片となり大きな突起が発生しない。【選択図】図１
2007243013.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の入出力端子となる電極パッドにテストプローブを接触させて、前記半導体集積回路の電気特性検査を行った後、前記電極パッド上にバンプを形成する半導体集積回路装置において、
前記電極パッドが２層以上の複数の導電体層で構成されている半導体集積回路装置であって、前記複数の導電体層の最上部に形成されている第１の導電体層は軟質の金属材料で形成され、かつ、前記第１の導電体層の下層に形成されている第２の導電体層は硬質の金属材料で形成されており、
前記第１の導電体層には複数の溝が形成され島形状となっていることを特徴とする半導体集積回路装置。
【請求項２】
前記第１の導電体層に形成されている複数の溝は、前記テストプローブが接触する領域およびその周辺領域に形成されていることを特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】
前記第１の導電体層はＡｌまたはＡｌを含む合金で形成されていることを特徴とする請求項１または請求項２に記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置において、特に電気特性検査後に電極パッド上にバンプを形成する場合の電極パッドの構造に関するものである。
【背景技術】
【０００２】
図４は従来の半導体集積回路装置のバンプの概要構成を模式的に示す断面図、また、図５は電極パッド上に形成されるバンプの製造工程を模式的に示す断面図である。
【０００３】
図４において、１０１は半導体集積回路を形成した半導体基板、１０２は半導体基板１０１の半導体素子（図示せず）上に形成されている外部入出力端子と接続するための電極パッド、１０３は電極パッド１０２の一部を含み半導体基板１０１上に形成された保護膜、１０４はバリアメタルとしてのバンプ下地金属膜、１０５はバンプ下地金属膜１０４上に形成されたバンプである。ただし、図４は電気特性検査を行わずにバンプ形成を行った場合の模式図であって、電極パッド１０２にプローブ痕（後述する）が形成されていない状態である。
【０００４】
次に、図５で電極パッド上に形成されるバンプの製造工程を説明する。図５（ａ）で、半導体基板１０１上には保護膜１０３が被覆されており、電極パッド１０２と外部入出力端子とを電気的に接続するために、保護膜１０３をフォトリソグラフィー技術によってパターニングを行い、電極パッド１０２上にスールホール１０６が形成されている。
【０００５】
次に、図５（ｂ）で、バリアメタルとしてのバンプ下地金属膜１０４を所定の厚みで全面成膜する。通常、バンプ下地金属膜１０４は電極パッド１０２および後工程で形成されるバンプ１０５との密着性が高い金属を用いる。また、バンプ下地金属膜１０４は多層構造で形成される場合もあり、最終的には後工程のバンプ１０５の導電層となる。
【０００６】
次に、図５（ｃ）で、バンプ下地金属膜１０４上に、スピンコート法等によってフォトレジスト１０７を塗布した後に、フォトリソグラフィー技術によってレジストパターンを形成する。この時、任意の高さに形成するバンプ１０５の厚さよりも、フォトレジスト１０７を厚く塗布する。
【０００７】
次に、図５（ｄ）で、電気めっき法によって、めっき用導電層（バンプ下地金属膜）１０４に所定の電流を流し、フォトレジスト１０７で覆われていない領域にバンプ１０５を選択的に形成する。
【０００８】
次に、図５（ｅ）で、フォトレジストの剥離液に所定の時間浸漬させフォトレジストを１０７の除去を行い、バンプ下地金属膜１０４を露出させる。次に、バンプ１０５をマスクとしてバンプ下地金属膜１０４をエッチングし、バンプ下地金属膜１０４を所望の形状に形成する。このような製造工程により、図４に示すバンプ構造が製造される。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
通常、バンプ下地金属膜１０４を成膜する工程（図５（ｂ））の前工程として、電極パッド１０２で半導体集積回路の半導体素子特性のテスト（電気特性検査）がなされる。
【００１０】
図３で、電気特性検査を行った場合のバンプの製造工程について説明する。図３（ａ）で、一般に電極パッド１０２はＡｌまたはＡｌを含む合金等で形成されているため、表面は自然酸化膜で覆われている。したがって、電気特性検査を行う場合には、テストプローブ２０１と電極パッド１０２で電気的接触を確実に行うために、電極パッド１０２の表面に形成されている自然酸化膜を排除してテストプローブ２０１と電極パッド１０２をコンタクトさせる必要がある。
【００１１】
したがって、図３（ｂ）に示すように、一般にはテストプローブ２０１を電極パッド１０２上で擦らせることによって自然酸化膜を剥ぎ取り、テストプローブ２０１と電極パッド１０２を接触させるため、電極パッド１０２の表面にはプローブ痕２０２（凹凸形状）が形成される。
【００１２】
また、テストプローブ２０１により剥ぎ取られた電極パッドの一部（針ゴミ）は基板表面に付着し、また、別の一部は大きな突起２０４として電極パッド１０２上に残る。したがって、電気特性検査後、基板表面に付着した針ゴミ等を除去するために洗浄を行うが、図３（ｃ）に示すように、電極パッド上に形成された大きな突起２０４については、洗浄工程を経てもほとんど除去されず、電極パッド１０２上にそのまま残存する。
【００１３】
この状態で電極パッド上にバンプを形成すると、図３（ｄ）に示すように、バンプ１０５の形状がくずれ、バンプ表面に大きな突起２０５が形成される。このバンプ１０５の表面に形成された大きな突起２０５の影響により、プローブ痕のない電極パッドにバンプを形成した場合と比較してバンプ密着強度が低下したり、実装工程において半導体基板１０１にクラックが発生したりといった実装の信頼性低下に関する問題があった。
【００１４】
この問題点を解消するために、例えば特許文献１では、電極パッド上に形成されたプローブ痕に対して、レーザー光等を照射し、電極パッド表面を溶融することによって、プローブ痕を補修する方法が提案されている。しかしながら、この方法では、ウエハ上に無数に存在する電極パッドに対してレーザー光等の照射を行わなければならないため、生産能力の低下やコストアップが懸念される。
【００１５】
そこで、本発明では前述した問題点を解消するためになされたものであって、半導体素子特性をテストした（電気特性検査）後に、電極パッド上にバンプを形成する場合において、生産能力の低下やコストアップすることなく、実装の信頼性低下を招かない電極パッドの構造を提供することが目的である。
【特許文献１】特開平６−２６７８８４号公報
【課題を解決するための手段】
【００１６】
上記目的を達成するために本発明は、以下の特徴を有する。
【００１７】
すなわち、半導体集積回路の入出力端子となる電極パッドにテストプローブを接触させて、前記半導体集積回路の電気特性検査を行った後、前記電極パッド上にバンプを形成する半導体集積回路装置において、前記電極パッドが２層以上の複数の導電体層で構成されている半導体集積回路装置であって、前記複数の導電体層の最上部に形成されている第１の導電体層は軟質の金属材料で形成され、かつ、前記第１の導電体層の下層に形成されている第２の導電体層は硬質の金属材料で形成されており、前記第１の導電体層には複数の溝が形成され島形状となっていることを特徴とする。前記第１の導電体層に形成されている複数の溝は前記テストプローブが接触する領域およびその周辺領域に形成されていることを特徴とする。
【００１８】
前記第１の導電体層はＡｌまたはＡｌを含む合金で形成されていることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、半導体集積回路の入出力端子となる電極パッドの表層に複数の溝を形成したことにより、電気特性検査後の電極パッド上には大きな凹凸（プローブ痕）のない形状が得られる。したがって、電気特性検査後に電極パッド上にバンプを形成する場合において、バンプ密着強度の低下や実装工程における半導体基板へのクラック発生といった問題が発生しないため、実装の信頼性が高い半導体集積回路装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
本発明は、半導体集積回路装置において、特に電気特性検査後に電極パッド上にバンプを形成する場合の電極パッドの構造に関するものであり、本発明の実施形態を以下に説明する。
【実施例】
【００２１】
図１は、本発明の実施例における半導体集積回路装置の電極パッドの構造を示す模式図である。
【００２２】
図１において、半導体集積回路を形成した半導体基板１０１の上層には、半導体基板１０１に形成された半導体素子（図示せず）と外部入出力端子とを接続するための電極パッドとして、第２の導電体層１０８、第１の導電体層１０９が順次積層されている。ここで、第１の導電体層１０９は軟質の金属材料であり、例えばＡｌまたはＡｌを含む合金で形成されている。また、第２の導電体層１０８は（テストプローブ２０１の材質よりも）硬質の金属材料で形成されている。
【００２３】
半導体基板１０１および第１の導電体層１０９の上層には、保護膜１０３が形成され、第１の導電体層１０９上には、外部入出力端子と電気的接続を可能とするために、保護膜１０３にはスールホール１０６が形成されている。さらに、第１の導電体層１０９は、フォトリソグラフィー技術によって複数の溝が形成されており島形状となっている。
【００２４】
本実施例においては、図１に示すように、スルーホール１０６の全面に格子状の溝を形成しているが、前記複数の溝は少なくとも電極パッドとテストプローブが接触する領域に形成されていればよい。
【００２５】
次に、図２で、本発明で提案する電極パッド構造で、電気特性検査を行った後にバンプ形成を行った場合の製造工程について説明する。図２（ａ）で、電極パッド部の最上層である第１の導電体層１０９はＡｌまたはＡｌを含む合金等で形成されているため、表面は自然酸化膜で覆われている。したがって、電気特性検査を行う場合には、テストプローブ２０１と第１の導電体層１０９で電気的接触を確実に行うために、第１の導電体層１０９の表面に形成されている自然酸化膜を排除してテストプローブ２０１と第１の導電体層１０９をコンタクトさせる必要がある。
【００２６】
したがって、図２（ｂ）に示すように、テストプローブ２０１を第１の導電体層１０９上で擦らせることによって自然酸化膜を剥ぎ取り、テストプローブ２０１と電極パッドを接触させる。この時、第１の導電体層１０９は島形状であり、また、第２の導電体層１０８は硬質の金属材料であるため、テストプローブ２０１の先端部は第１の導電体層１０９と第２の導電体層１０８の界面を移動し、島形状である第１の導電体層１０９の一部は小さな破片２０３となって剥ぎ取られ、基板表面等に付着する。したがって、電極パッド上にはプローブ痕が形成されるが、図３（ｂ）に示すような大きな突起は形成されない。
【００２７】
次に、電気特性検査後、洗浄を行い基板表面に付着した針ゴミ等を除去する。テストプローブ２０１により生じる小さな破片２０３は、前記洗浄によって除去されるため、電極パッド上には、図３（ｃ）で示すような大きな突起は存在しない。
【００２８】
次に、図２（ｄ）で、バンプの製造工程を経ることによって、電極パッド部にバンプ１０５が形成される。電極パッド部の表面には大きな突起が形成されていないため、図３（ｄ）と比較してバンプ表面の凹凸は小さく、より平坦な形状となる。したがって、バンプの密着強度が低下したり、また、実装工程において半導体基板１０１にクラック発生したりといった問題は発生しなかった。
【図面の簡単な説明】
【００２９】
【図１】本発明における代表的な半導体集積回路装置の電極パッドの構造を示す模式図である。
【図２】本発明における電極パッド構造で電気特性検査後にバンプ形成を行った場合の製造工程を示す断面図である。
【図３】従来の電極パッド構造で電気特性検査後にバンプ形成を行った場合の製造工程を示す断面図である。
【図４】従来の電極パッドの概要構成を模式的に示す断面図である。
【図５】図４の概要構成に至るまでの製造工程を模式的に示す断面図である。
【符号の説明】
【００３０】
１０１  半導体基板
１０２  電極パッド
１０３  保護膜
１０４  バンプ下地金属膜
１０５  バンプ
１０６  スルーホール
１０７  フォトレジスト
１０８  第２の導電体層
１０９  第１の導電体層
２０１  テストプローブ
２０２  プローブ痕
２０３  電極パッドの小さな破片（小さな破片）
２０４  電極パッドの大きな破片（大きな突起）
２０５  バンプ上の突起
【図１】
2007243013.tif 000003
【図２】
2007243013.tif 000004
【図３】
2007243013.tif 000005
【図４】
2007243013.tif 000006
【図５】
2007243013.tif 000007