(57)【要約】【課題】通信用半導体集積回路装置および無線通信システムにおけるノイズ耐性を向上させる。【解決手段】例えば、変調／復調等を行う半導体チップ上に、交差結合型のトランジスタ対を含む差動型発振回路部ＤＦ＿ＶＣＯと、トランジスタ対の共通ノード側に接続される内部パッドＰ１，Ｐ４と、トランジスタ対の差動出力ノード側に接続される内部パッドＰ２，Ｐ３とを設ける。Ｐ１〜Ｐ４は、それぞれボンディングワイヤＢＷを介して外部リード端子ＬＤ１〜ＬＤ４に接続する。ＬＤ２，ＬＤ３には、それぞれチップ外付け部品となる外部負荷素子ＬＯＡＤ１，ＬＯＡＤ２を接続し、ＬＤ１，ＬＤ４には、固定電圧を印加する。このような構成において、外部リード端子では、ＬＤ２とＬＤ３を隣接して配置し、ＬＤ２とＬＤ３を挟むようにＬＤ１とＬＤ４を配置する。【選択図】図３
2007158738.tif 000002
【特許請求の範囲】
【請求項１】
交差結合型のトランジスタ対を含み、差動動作によって発振を行う発振回路と、
前記トランジスタ対の共通ノード側からボンディングワイヤを介して接続され、外部より固定電圧が印加される第１および第４外部端子と、
前記トランジスタ対の差動出力ノード側からそれぞれボンディングワイヤを介して接続され、前記発振回路の発振周波数を定める外部負荷素子を接続するための第２および第３外部端子と備えた通信用半導体集積回路装置であって、
前記第２外部端子の両隣に前記第１外部端子と前記第３外部端子が配置され、
前記第３外部端子の両隣に前記第２外部端子と前記第４外部端子が配置されることを特徴とする通信用半導体集積回路装置。
【請求項２】
請求項１記載の通信用半導体集積回路装置において、
前記第１〜前記第４外部端子は、リード端子であることを特徴とする通信用半導体集積回路装置。
【請求項３】
請求項１記載の通信用半導体集積回路装置において、
前記通信用半導体集積回路装置は、ＱＦＰパッケージに実装されることを特徴とする通信用半導体集積回路装置。
【請求項４】
請求項１記載の通信用半導体集積回路装置において、
前記発振回路には、前記トランジスタ対の差動出力ノード側に接続された容量素子が含まれ、
前記第２外部端子には、前記外部負荷素子となる第１インダクタ素子の一端が接続され、
前記第３外部端子には、前記外部負荷素子となる第２インダクタ素子の一端が接続され、
前記第２および前記第３外部端子の他端には、電源電圧が印加され、
前記第１および前記第４外部端子には、外部より接地電圧が印加されることを特徴とする通信用半導体集積回路装置。
【請求項５】
請求項１記載の通信用半導体集積回路装置において、
前記発振回路には、前記トランジスタ対の差動出力ノード側に接続された容量素子が含まれ、
前記第２外部端子には、前記外部負荷素子となる第１インダクタ素子の一端が接続され、
前記第３外部端子には、前記外部負荷素子となる第２インダクタ素子の一端が接続され、
前記第２および前記第３外部端子の他端には、接地電圧が印加され、
前記第１および前記第４外部端子には、外部より電源電圧が印加されることを特徴とする通信用半導体集積回路装置。
【請求項６】
交差結合型のトランジスタ対を含み、差動動作によって発振を行う発振回路と、
連続した順番で配置された第１、第２、第３および第４内部パッドと、
連続した順番で配置された第１、第２、第３および第４外部端子と、
前記第１内部パッドと前記第１外部端子を接続する第１ボンディングワイヤと、
前記第２内部パッドと前記第２外部端子を接続する第２ボンディングワイヤと、
前記第３内部パッドと前記第３外部端子を接続する第３ボンディングワイヤと、
前記第４内部パッドと前記第４外部端子を接続する第４ボンディングワイヤとを備えた通信用半導体集積回路装置であって、
前記第１内部パッドと前記第４内部パッドは、前記トランジスタ対の共通ノード側に接続され、
前記第２内部パッドは、前記トランジスタ対の差動出力ノード側の一端に接続され、
前記第３内部パッドは、前記トランジスタ対の差動出力ノード側の他端に接続されることを特徴とする通信用半導体集積回路装置。
【請求項７】
電圧制御発振回路を含み局部発振信号を生成するＰＬＬ回路と、前記局部発振信号を用いて送受信信号の周波数変換を行う回路と、変調回路および復調回路とを含んだ第１デバイスと、
前記第１デバイスからの送信信号を増幅するパワーアンプ回路を含んだ第２デバイスとを備えた無線通信システムであって、
前記電圧制御発振回路は、交差結合型のトランジスタ対を含み、
前記第１デバイスと前記第２デバイスは、１つの誘電体基板上に実装され、
前記第１デバイスには、
前記電圧制御発振回路に含まれるトランジスタ対の共通ノード側からボンディングワイヤを介して接続される第１および第４外部端子と、
前記電圧制御発振回路に含まれるトランジスタ対の差動出力ノード側からそれぞれボンディングワイヤを介して接続される第２および第３外部端子とが備わっており、
前記第２外部端子の両隣には、前記第１外部端子と前記第３外部端子が配置され、
前記第３外部端子の両隣には、前記第２外部端子と前記第４外部端子が配置され、
前記誘電体基板上には、
一端に前記第２外部端子が接続され、他端に第１固定電圧が印加された第１インダクタ素子と、
一端に前記第３外部端子が接続され、他端に前記第１固定電圧が印加された第２インダクタ素子とが実装され、
前記第１外部端子と前記第４外部端子には、第２固定電圧が印加されることを特徴とする無線通信システム。
【請求項８】
請求項７記載の無線通信システムにおいて、
前記第１デバイスは、ＱＦＰパッケージに実装されることを特徴とする無線通信システム。
【請求項９】
請求項７記載の無線通信システムにおいて、
前記無線通信システムは、コードレス電話システムであることを特徴とする無線通信システム。
【請求項１０】
請求項７記載の無線通信システムにおいて、
前記第１固定電圧は、電源電圧であり、
前記第２固定電圧は、接地電圧であることを特徴とする無線通信システム。
【請求項１１】
請求項７記載の無線通信システムにおいて、
前記第１固定電圧は、接地電圧であり、
前記第２固定電圧は、電源電圧であることを特徴とする無線通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信用半導体集積回路装置および無線通信システムに関し、特に周波数変換や変調／復調などを行うフロントエンドＩＣとそれを含んだコードレス電話システムなどに適用して有効な技術に関するものである。
【背景技術】
【０００２】
例えば、特許文献１には、基準発振信号の生成回路や、この基準発振信号が入力されるＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路などを含んだチューナ用集積回路において、基準発振信号の生成回路に発振子を接続するための外部接続端子を、外部電源端子と外部接地端子の間に設置した構成が示されている。これによって、発振子の外部接続端子がシールドされるため、この外部接続端子が他の外部端子に及ぼすノイズを低減することが可能となる。
【特許文献１】特開２００３−２１９２９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
一般的に、無線通信システムには、送信／受信信号と局部発振信号を合成するアップコンバータ／ダウンコンバータと、局部発振信号を生成する電圧制御発振回路（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）及びそれを含んだＰＬＬ回路などが含まれている。近年、このような無線通信システムでは、高周波数帯が用いられることが多く、ノイズなどの影響が益々大きくなっている。例えば、無線通信システムの一つであるコードレス電話システムでは、使用する周波数数帯が９００ＭＨｚ帯から、２．４ＧＨｚ帯、更には５．８ＧＨｚ帯等へと推移している。そうすると、ＶＣＯ回路などのノイズが増大するが、一方でコードレス電話ではアナログ変調を用いる場合があるため高いノイズ耐性が求められる。
【０００４】
図８は、本発明の前提として検討した通信用半導体集積回路装置において、それに含まれるＶＣＯ回路の構成例を示す回路図である。例えば、コードレス電話システムなどで使用されるＶＣＯ回路は、図８に示すように、ＬＣ共振を利用した差動型（交差結合型）の発振回路が用いられる。図８では、半導体チップ内に、差動対を構成するＮＰＮ型バイポーラトランジスタＱ８１，Ｑ８２と、抵抗Ｒ８２を介して周波数調整信号ＳＰＤ８が入力されるノードＮＤ８とＱ８１のコレクタおよびＱ８２のコレクタとの間にそれぞれ設けられたバラクタダイオードＶＣ８１およびＶＣ８２などを含んでいる。
【０００５】
Ｑ８１のコレクタ、Ｑ８２のコレクタは、それぞれ内部パッドＰＬＡ，ＰＬＢおよびボンディングワイヤＢＷを介して外部リード端子ＬＬＡ，ＬＬＢに接続され、外部リード端子ＬＬＡ，ＬＬＢの先にインダクタ素子Ｌ８１，Ｌ８２が接続される。また、一方の外部リード端子（例えばＬＬＡ）の隣には、接地電圧ＧＮＤに接続される外部リード端子ＬＧＮＤが設けられ、このＬＧＮＤは、ボンディングワイヤＢＷ、内部パッドＰＧＮＤおよび抵抗Ｒ８１を介してＱ８１，Ｑ８２のエミッタに共通接続される。
【０００６】
例えば、コードレス電話システムなどでは、さほど高密度な実装を行う必要がないため、このようにインダクタ素子Ｌ８１，Ｌ８２を半導体チップ上で形成せずに、外付け部品とすることが多い。また、外付け部品とすることで、半導体チップ上に形成する際に必要なインダクタンス調整回路等が不要となり、簡素な構成になるため、低コストで安定した発振性能を発揮させることが可能となる。
【０００７】
ところで、図８のような構成において、インダクタ素子に接続される一方の外部リード端子（例えばＬＬＡ）およびボンディングワイヤＢＷ（以降、これらを纏めて外部リード端子部と呼ぶ）は、その隣に配置されたＧＮＤに接続される外部リード端子部ＬＧＮＤ，ＢＷから相互インダクタンスＬｍ１の影響を受けている。これに対して、他方の外部リード端子部ＬＬＢ，ＢＷは、その隣に配置された何らかの信号に対応する外部リード端子部から相互インダクタンスの影響を受けるか、もしくは、このような外部リード端子部が存在しない場合もある。したがって、外部リード端子部ＬＬＡ，ＢＷと外部リード端子部ＬＬＢ，ＢＷのそれぞれに影響する相互インダクタンスは不均衡となる。更に、ＧＮＤとなる外部リード端子部ＬＧＮＤ，ＢＷは、外部リード端子部ＬＬＡ，ＢＷとの相互インダクタンスＬｍ１によって差動信号の片方のみから影響を受ける。本発明者の検討によると、このようなアンバランスに起因して、ＶＣＯの周波数が高くなるほど安定した発振が困難となることが判明した。
【０００８】
そこで、ＧＮＤとなる外部リード端子部ＬＧＮＤ，ＢＷを外部リード端子部ＬＬＡ，ＢＷと外部リード端子部ＬＬＢ，ＢＷの間に配置することが考えられる。この場合、外部リード端子部ＬＬＡ，ＢＷと外部リード端子部ＬＬＢ，ＢＷとの距離が離れることになる。外部リード端子部ＬＬＡ，ＢＷと外部リード端子部ＬＬＢ，ＢＷは、差動対の関係となっているため、これらの間の相互インダクタンスＬｍ２は、各外部リード端子部の実効的なインダクタンスを低減する方向に作用する。したがって、距離が離れると、実質上、各外部リード端子部の実効的なインダクタンスが増加することに等しくなり、その増加分、外付けのインダクタ素子Ｌ８１，Ｌ８２のＬ（インダクタンス）値を小さくしなければならない。
【０００９】
一般的に、発振周波数（共振周波数）を高くするためには、Ｌ値が小さいインダクタ素子を用いる必要があるが、これに加えて、前述したような要因に伴い更にＬ値を下げる必要性が生じると、外付けのインダクタ素子ではこのＬ値の仕様を満たせない恐れがある。例えば、現状汎用的に存在する外付けインダクタ素子は、Ｌ値が小さいもので１ｎＨ程度のものが存在する。本発明者の検討によると、前述したように外部リード端子部ＬＬＡ，ＢＷとＬＬＢ，ＢＷの間隔を離した状態で例えば１４５０ＭＨｚの発振を実現するためには、外付けのインダクタ素子Ｌ８１，Ｌ８２に１ｎＨ程度のＬ値を要求することになる。そうすると、外付けのインダクタ素子の製造誤差（例えば±０．３ｎＨ）を考慮した場合、周波数調整信号ＳＰＤ８による補正では賄えず、安定した発振の実現は困難と予想される。また、Ｌ値が小さい外付けのインダクタ素子を用いるほど、製造コストも増大する。
【００１０】
そこで、本発明の目的は、通信用半導体集積回路装置および無線通信システムにおけるノイズ耐性を向上させることにある。また、本発明の他の目的は、低コストな通信用半導体集積回路装置および無線通信システムを提供することにある。本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１１】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１２】
本発明による通信用半導体集積回路装置は、交差結合型のトランジスタ対を含み、差動動作によって発振を行う発振回路と、第１〜第４外部端子とを有するものとなっている。ここで、第１および第４外部端子には、前述したトランジスタ対の共通ノード側がボンディングワイヤを介して接続され、外部より固定電圧が印加される。また、第２および第４外部端子には、前述したトランジスタ対の差動出力ノード側がそれぞれボンディングワイヤを介して接続され、それぞれの端子には、発振回路の発振周波数を定める外部負荷素子が接続される。そして、このような構成において、第２外部端子の両隣に第１外部端子と第３外部端子が配置され、第３外部端子の両隣に第２外部端子と第４外部端子が配置されることが特徴となっている。
【００１３】
すなわち、それぞれに外部負荷素子が接続される２つの外部端子（第２、第３）が隣接して配置され、この２つの外部端子を挟んだ両側に固定電圧が印加される外部端子（第１、第４）が配置される。したがって、第２外部端子の部分に影響を及ぼす相互インダクタンスと、第３外部端子の部分に影響を及ぼす相互インダクタンスは、対象な端子配置であるためにほぼ同一となり、発振のアンバランスが生じず、ノイズ耐性が向上する。更に、差動対の関係となる第２外部端子と第３外部端子が隣接して配置されるため、互いの相互インダクタンスによって見かけ上のインダクタンス値が低下し、外部負荷素子のインダクタンスを広範囲に設定することが可能となる。
【００１４】
また、本発明による無線通信システムは、電圧制御発振回路を含み局部発振信号を生成するＰＬＬ回路と、この局部発振信号を用いて送受信信号の周波数変換を行う回路と、変調回路および復調回路とを含んだ第１デバイスと、第１デバイスからの送信信号を増幅するパワーアンプ回路を含んだ第２デバイスとを備えたものとなっている。ここで、第１デバイスと第２デバイスは、１つの誘電体基板上に実装され、第１デバイス内の電圧制御発振回路は、交差結合型のトランジスタ対を含んでいる。また、第１デバイスは、このトランジスタ対の共通ノード側からボンディングワイヤを介して接続される第１および第４外部端子と、このトランジスタ対の差動出力ノード側からそれぞれボンディングワイヤを介して接続される第２および第３外部端子とを備えている。このような構成において、第２外部端子の両隣に、第１外部端子と第３外部端子が配置され、第３外部端子の両隣に、第２外部端子と第４外部端子が配置されることが特徴となっている。更に、前述した誘電体基板上に、一端に第２外部端子が接続され、他端に第１固定電圧が印加された第１インダクタ素子と、一端に第３外部端子が接続され、他端に第１固定電圧が印加された第２インダクタ素子とが実装され、第１外部端子と第４外部端子に、第２固定電圧が印加されることが特徴となっている。
【００１５】
このような構成を用いると、前述したように、第２外部端子と第３外部端子に影響を及ぼす相互インダクタンスがほぼ等しくなり、差動型の電圧制御発振回路によってバランスが取れた発振が実現できるため、無線通信システムのノイズ耐性を向上させることが可能となる。また、第２外部端子と第３外部端子の隣接配置によって、無線通信システムの実装部品となる第１インダクタ素子と第２インダクタ素子にインダクタンス値が大きいものを用いることが可能になるため、低コストな無線通信システムを実現可能となる。
【発明の効果】
【００１６】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、通信用半導体集積回路装置および無線通信システムにおけるノイズ耐性を向上させることが可能となる。また、低コストな無線通信システムを実現できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１８】
図１は、本発明の一実施の形態による無線通信システムにおいて、その送信系ブロックの構成例を示す概略図である。図２は、本発明の一実施の形態による無線通信システムにおいて、その受信系ブロックの構成例を示す概略図である。ここでは、図１および図２の無線通信システムが、例えば、コードレス電話システムである場合を例として説明する。
【００１９】
図１に示す送信系ブロックは、送信用フロントエンド回路ＴＸ＿ＩＣと、これに外付けされるマイクロコンピュータＭＣＵ、マイクＭＩＣ、フィルタＦＴ１、ループフィルタＬＦＴ１、インダクタ素子Ｌ１１，Ｌ１２、インピーダンス整合回路ＭＡＴＨ１およびパワーアンプ回路ＰＡ１、アンテナＡＮＴ＿Ｔなどから構成される。送信用フロントエンド回路（通信用半導体集積回路装置）ＴＸ＿ＩＣは、送信用の音声処理回路ＴＸ＿ＡＦと、制御回路ＬＯＧ１と、位相比較回路ＰＤ１と、チャージポンプ回路ＣＰ１と、送信用の電圧制御発振回路ＴＸ＿ＶＣＯと、パワーアンプ回路ＰＡ２と、分周回路ＤＩＶ１などを含んでいる。
【００２０】
このような構成において、マイクＭＩＣより入力されたアナログ音声信号ＡＦＩＮは、送信用音声処理回路ＴＸ＿ＡＦに入力される。ＴＸ＿ＡＦでは、例えば音量の調整、音声の圧縮、ノイズの除去といった各種音声処理が行われ、その出力信号は、フィルタＦＴ１を介して発振回路ＴＸ＿ＶＣＯに入力される。ＴＸ＿ＶＣＯでは、前述したフィルタＦＴ１の出力となる変調信号ＭＯＤを用いて、送信用の局部発振信号に対して周波数変調が加えられる。すなわち、周波数変換（アップコンバート）と変調が行われることになる。例えば、この局部発振信号は１４２５ＭＨｚであり、これに対し、ＭＯＤの電圧値に応じて例えば±７．５ｋＨｚ程度の変調が加えられる。
【００２１】
送信用の局部発振信号は、電圧制御発振回路ＴＸ＿ＶＣＯ、分周回路ＤＩＶ１、位相比較回路ＰＤ１、チャージポンプ回路ＣＰ１、ループフィルタＬＦＴ１等から構成されるＰＬＬ回路によって生成される。ＰＤ１の一方には、水晶振動子等に基づいて生成された基準周波数信号（図示せず）が制御回路ＬＯＧ１を介して入力され、他方には、ＴＸ＿ＶＣＯの出力をＤＩＶ１によって分周した信号がＬＯＧ１を介して入力される。ＰＤ１は、これらの信号の位相比較結果に基づいてＣＰ１を制御する。ＣＰ１は、ＰＤ１の位相比較結果に応じてＬＦＴ１に対する電流の供給または吐き出しを行う。そして、これによって定まるＬＦＴ１の電圧信号ＴＸＰＤをＴＸ＿ＶＣＯに印加することで局部発振信号の周波数が制御される。
【００２２】
制御回路ＬＯＧ１は、マイクロコンピュータＭＣＵからのデータ入力を処理し、例えば分周回路ＤＩＶ１での分周率の設定等を含むＴＸ＿ＩＣ全体の制御を行う。発振回路ＴＸ＿ＶＣＯは、詳細な構成は後述するが、外付け部品のインダクタ素子Ｌ１１，Ｌ１２や、前述したＬＦＴ１の電圧信号ＴＸＰＤによって、所望の周波数（例えば１４２５ＭＨｚ）を備えた局部発振信号を生成し、更には、変調信号ＭＯＤに応じた周波数変調を行う。ＴＸ＿ＶＣＯの出力は、分周回路ＤＩＶ１とパワーアンプ回路ＰＡ２に入力される。ＰＡ２の出力信号ＲＦＯＵＴは、外付け部品のインピーダンス整合回路ＭＡＴＨ１およびパワーアンプ回路ＰＡ１に入力され、ＰＡ１の出力がアンテナＡＮＴ＿Ｔを介して送信される。なお、図示はしないが、ＰＡ２の前段には、例えば、４倍の逓倍回路が設けられ、これによって、ＡＮＴ＿Ｔからの送信周波数は５．８ＧＨｚ帯となる。
【００２３】
一方、図２に示す受信系ブロックは、受信用フロントエンド回路ＲＸ＿ＩＣと、これに外付けされるマイクロコンピュータＭＣＵ、スピーカＳＰＫＲ、フィルタＦＴ２，ＦＴ３、ループフィルタＬＦＴ２、インダクタ素子Ｌ２１，Ｌ２２、インピーダンス整合回路ＭＡＴＨ２およびロウノイズアンプ回路ＬＮＡ、アンテナＡＮＴ＿Ｒなどから構成される。受信用フロントエンド回路（通信用半導体集積回路装置）ＲＸ＿ＩＣは、受信用の音声処理回路ＲＸ＿ＡＦと、制御回路ＬＯＧ２と、位相比較回路ＰＤ２と、チャージポンプ回路ＣＰ２と、受信用の電圧制御発振回路ＲＸ＿ＶＣＯと、ミキサ回路ＩＲＭＩＸと、復調回路ＩＦ＿ＤＥＭと、分周回路ＤＩＶ２などを含んでいる。
【００２４】
このような構成において、ＡＮＴ＿Ｒより受信した高周波信号は、ＬＮＡおよびＭＡＴＨ２によって増幅およびインピーダンス整合され、これらの処理を経た信号ＲＦＩＮは、ミキサ回路ＩＲＭＩＸの一方の入力となる。ＩＲＭＩＸの他方には、ＲＸ＿ＶＣＯから受信用の局部発振信号が入力され、ＩＲＭＩＸは、この局部発振信号と入力信号ＲＦＩＮとを合成する。すなわち、周波数変換（ダウンコンバート）が行われる。例えば、入力信号ＲＦＩＮは、５．７１ＧＨｚ帯であり、受信用の局部発振信号は、５．７ＧＨｚであり、ＩＲＭＩＸによって、これらの和および差となる周波数帯の信号が生成される。
【００２５】
ＩＲＭＩＸによって生成された信号は、復調回路ＩＦ＿ＤＥＭに入力される。ＩＦ＿ＤＥＭでは、外付け部品のフィルタＦＴ２を用いてＩＲＭＩＸでの差の周波数帯となる１０ＭＨｚ帯の信号を抽出し、これに対して波形の成形やＦＭ検波（周波数−電圧変換）などを行い、アナログ音声信号を生成する。このアナログ音声信号は、フィルタＦＴ３を介して音声処理回路ＲＸ＿ＡＦに出力される。ＲＸ＿ＡＦでは、例えば、ノイズの除去、音量調整、音声の伸長といった各種音声処理が行われ、その出力信号ＡＦＯＵＴがスピーカＳＰＫＲに出力される。
【００２６】
受信用の局部発振信号は、電圧制御発振回路ＲＸ＿ＶＣＯ、分周回路ＤＩＶ２、位相比較回路ＰＤ２、チャージポンプ回路ＣＰ２、ループフィルタＬＦＴ２等から構成されるＰＬＬ回路によって生成される。なお、このＰＬＬ回路および制御回路ＬＯＧ２の動作に関しては、図１で述べた送信系ブロックと同様であるため詳細な説明は省略する。発振回路ＲＸ＿ＶＣＯは、詳細な構成は後述するが、外付け部品のインダクタ素子Ｌ２１，Ｌ２２や、ループフィルタＬＦＴ２の電圧信号ＲＸＰＤによって、所望の周波数（例えば１４２５ＭＨｚ）を備えた局部発振信号を生成する。
【００２７】
ところで、図１および図２においては、送信系ブロックと受信系ブロックを分離して示したが、実際上は図１の送信用フロントエンド回路ＴＸ＿ＩＣと図２の受信用フロントエンド回路ＲＸ＿ＩＣとを１つの半導体チップ上に形成することが可能である。このような半導体チップは、例えば、ボンディングワイヤおよび外部リード端子を備えたＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）などのパッケージに実装される。そして、誘電体基板上に、このようなパッケージと、その各種外付け部品（フィルタＦＴ１〜３，ＬＦＴ１，２、アンプ回路ＰＡ１，ＬＮＡ、整合回路ＭＡＴＨ１，２、マイクロコンピュータＭＣＵ、およびインダクタ素子Ｌ１１，１２，２１，２２等）が実装される。なお、この場合は、マイクロコンピュータＭＣＵなどは送信系と受信系で共通使用が可能である。
【００２８】
以上のような無線通信システムにおいて、本発明の主要な特徴は、電圧制御発振回路ＴＸ＿ＶＣＯ，ＲＸ＿ＶＣＯに関する外部リード端子の配置構成にある。以降、電圧制御発振回路ＴＸ＿ＶＣＯ，ＲＸ＿ＶＣＯおよびその周辺部の詳細な構成例について説明する。
【００２９】
図３は、図１または図２の無線通信システムにおいて、その電圧制御発振回路周りの構成例を示す概略図である。すなわち、図１の送信用電圧制御発振回路ＴＸ＿ＶＣＯ周りや図２の受信用電圧制御発振回路ＲＸ＿ＶＣＯ周りに該当する。図３に示す電圧制御発振回路は、周波数調整信号ＳＰＤの電圧によって周波数の調整が可能な差動型の発振回路部ＤＦ＿ＶＣＯを含んでいる。このＤＦ＿ＶＣＯは、例えば差動対となる交差結合型のトランジスタを含み、この差動対となるトランジスタが、共通ノードとなるノードＮＤ３を基準として差動動作を行い、内部パッドＰ２と内部パッドＰ３にそれぞれ差動信号を出力する。
【００３０】
この内部パッドＰ２，Ｐ３は、それぞれボンディングワイヤＢＷを介して外部リード端子ＬＤ２，ＬＤ３に接続される。チップ外部には、差動対となるトランジスタの負荷となり、ＤＦ＿ＶＣＯの発振周波数を定めるための外部負荷素子（リアクタンス素子）ＬＯＡＤ１，ＬＯＡＤ２が設けられる。ＬＯＡＤ１の一端は、外部リード端子ＬＤ２に接続され、ＬＯＡＤ２の一端は、外部リード端子ＬＤ３に接続される。ＬＯＡＤ１，ＬＯＡＤ２の他端には、固定電圧が供給される。
【００３１】
一方、ノードＮＤ３は、内部パッドＰ１，Ｐ４に接続される。内部パッドＰ１，Ｐ４は、ボンディングワイヤＢＷを介して外部リード端子ＬＤ１，ＬＤ４に接続される。外部リード端子ＬＤ１，ＬＤ４には、ＬＯＡＤ１，ＬＯＡＤ２の他端とは反対の極性となる固定電圧が供給される。すなわち、ＬＤ１，ＬＤ４が接地電圧ＧＮＤの場合は、ＬＯＡＤ１，ＬＯＡＤ２の他端は電源電圧ＶＣＣとなり、ＬＤ１，ＬＤ４がＶＣＣの場合は、ＬＯＡＤ１，ＬＯＡＤ２の他端はＧＮＤとなる。なお、ＤＦ＿ＶＣＯからは、差動の発振出力信号ＯＵＴ，ＯＵＴＢが出力されているが、この出力信号は、内部パッドＰ２，Ｐ３から得ることも可能である。
【００３２】
このような構成において、本発明の主要な特徴は、外部リード端子部ＬＤ２，ＢＷの両隣に、外部リード端子部ＬＤ３，ＢＷと外部リード端子部ＬＤ１，ＢＷが配置され、外部リード端子部ＬＤ３，ＢＷの両隣に、外部リード端子部ＬＤ２，ＢＷと外部リード端子部ＬＤ４，ＢＷが配置されることにある。すなわち、一方の外部負荷素子が接続される外部リード端子が、他方の外部負荷素子が接続される外部リード端子と固定電圧が供給される外部リード端子とによって挟まれる構成となっている。
【００３３】
したがって、一方の外部負荷素子が接続される外部リード端子部ＬＤ２，ＢＷは、他方の外部負荷素子が接続される外部リード端子部ＬＤ３，ＢＷから相互インダクタンスＬｍ２を受け、固定電圧が供給される外部リード端子部ＬＤ１，ＢＷから相互インダクタンスＬｍ１を受ける。これと同様に、他方の外部負荷素子が接続される外部リード端子部ＬＤ３，ＢＷも、外部リード端子部ＬＤ２，ＢＷから相互インダクタンスＬｍ２を受け、外部リード端子部ＬＤ４，ＢＷから相互インダクタンスＬｍ１を受ける。すなわち、外部リード端子部ＬＤ２，ＢＷおよびＬＤ３，ＢＷは、影響を受ける相互インダクタンス値がほぼ同一となるため、差動対となる各トランジスタから見た実効的な負荷も同一となり、発振に際してアンバランスが生じない。これによって、ノイズ耐性を向上させることが可能となる。
【００３４】
また、外部リード端子部ＬＤ２，ＢＷおよびＬＤ３，ＢＷは、その両側が固定電圧（ＧＮＤ又はＶＣＣ）によって挟まれた構成となっている。したがって、他の外部リード端子部などからのノイズに対してもシールド効果が働き、これによってもノイズ耐性を向上させることが可能となる。
【００３５】
更に、外部リード端子部ＬＤ２，ＢＷとＬＤ３，ＢＷは、互いに隣接して配置される。これにより、図８で前述したように、この間の相互インダクタンスＬｍ２によって外部リード端子部ＬＤ２，ＢＷおよびＬＤ３，ＢＷの実効的なインダクタンス値などを低減することができ、外部負荷素子ＬＯＡＤ１，ＬＯＡＤ２の設定範囲を広げることが可能となる。したがって、無線通信システムの実装部品として汎用的な外部負荷素子を用いることが可能となり、低コストな無線通信システムを構築できる。
【００３６】
図４は、図１の無線通信システムにおいて、図３の構成を適用した送信用電圧制御発振回路周りの詳細な構成例を示す回路図である。図４に示す送信用電圧制御発振回路ＴＸ＿ＶＣＯは、差動対を構成するＮＰＮ型バイポーラトランジスタＱ４１，Ｑ４２と、抵抗Ｒ４２を介して周波数調整信号ＴＸＰＤが入力されるノードＮＤ４１とＱ４１のコレクタおよびＱ４２のコレクタとの間にそれぞれ設けられたバラクタダイオードＶＣ４１およびＶＣ４２などを含んでいる。バラクタダイオード（可変容量素子）ＶＣ４１は、ノードＮＤ４１側がアノード、Ｑ４１のコレクタ側がカソードであり、ＶＣ４２は、ノードＮＤ４１側がアノード、Ｑ４２のコレクタ側がカソードである。周波数調整信号ＴＸＰＤは、図１で述べたように、チャージポンプ回路ＣＰ１や外部リード端子ＬＰＤに接続されるループフィルタ（図示せず）によって生成される。
【００３７】
また、ＴＸ＿ＶＣＯは、図１で述べたように外部リード端子ＬＭＯＤから入力された変調信号ＭＯＤによって周波数変調を行うため、バラクタダイオードＶＣ４３およびＶＣ４４などを備えている。ＶＣ４３は、抵抗Ｒ４５を介して変調信号ＭＯＤが入力されるノードＮＤ４２にアノードが接続され、Ｑ４１のコレクタにカソードが接続される。ＶＣ４４は、抵抗Ｒ４６を介して変調信号ＭＯＤが入力されるノードＮＤ４３にアノードが接続され、Ｑ４２のコレクタにカソードが接続される。また、ノードＮＤ４２とノードＮＤ４３の間には、容量素子Ｃ４３とＣ４４が設けられ、Ｃ４３とＣ４４の間が接地されている。
【００３８】
Ｑ４１のコレクタ、Ｑ４２のコレクタは、差動出力ノードとなり、それぞれ内部パッドＰＬＡ，ＰＬＢおよびボンディングワイヤＢＷを介して外部リード端子ＬＬＡ，ＬＬＢに接続される。ＬＬＡは、チップ外付けのインダクタ素子Ｌ４１の一端に接続され、ＬＬＢは、チップ外付けのインダクタ素子Ｌ４２の一端に接続される。Ｌ４１およびＬ４２の他端には、電源電圧ＶＣＣが印加される。Ｑ４１のベースは、容量素子Ｃ４１を介して、Ｑ４２のコレクタに接続され、Ｑ４２のベースは、容量素子Ｃ４２を介して、Ｑ４１のコレクタに接続される。すなわち、交差結合となっている。また、Ｑ４１およびＱ４２のベースには、それぞれ、抵抗Ｒ４３およびＲ４４を介してバイアス電圧ＶＢ４が印加される。ここでは、このバイアス電圧ＶＢ４が印加されたＱ４１，Ｑ４２のベースから、それぞれ発振出力信号（送信用局部発振信号）ＯＵＴＢ，ＯＵＴを得ている。
【００３９】
Ｑ４１のエミッタおよびＱ４２のエミッタは、共通ノードとなり、抵抗Ｒ４１を介して２つの内部パッドＰＧＮＤ，ＰＧＮＤ２に接続される。ＰＧＮＤ，ＰＧＮＤ２は、それぞれボンディングワイヤＢＷを介して外部リード端子ＬＧＮＤ，ＬＧＮＤ２に接続され、この外部リード端子ＬＧＮＤ，ＬＧＮＤ２には、接地電圧ＧＮＤが印加される。なお、Ｃ４１およびＣ４２は、直流カット用の容量素子である。このような電圧制御発振回路ＴＸ＿ＶＣＯは、Ｌ４２とＶＣ４２（及びＬ４１とＶＣ４１）によるＬＣ共振によって、例えば１４２５ＭＨｚなどで発振する。更に、変調信号ＭＯＤに応じてＶＣ４３およびＶＣ４４の容量値を変更することで、１４２５ＭＨｚに対して例えば±７．５ｋＨｚ程度の変調が加わる。
【００４０】
図４のＴＸ＿ＶＣＯは、図３で述べたように、一方の外部負荷素子（インダクタ素子）が接続される外部リード端子が、他方のインダクタ素子が接続される外部リード端子と固定電圧（接地電圧ＧＮＤ）が供給される外部リード端子とによって挟まれる構成となっている。したがって、前述したようなノイズ耐性の向上効果や、低コスト化の効果を得ることが可能となる。また、例えば外部リード端子間のピッチを０．５ｍｍとした場合、本発明者の検討によると、１４２５ＭＨｚの発振を行うためのインダクタ素子Ｌ４１，Ｌ４２のＬ値は、１．６ｎＨ〜２．４ｎＨ程度を用いればよく、汎用的な部品で十分に対応可能である。さらに、本発明者の検討によると、図８のような構成では、１２００ＭＨｚ程度でノイズ量がコードレス電話に求められる規定値を超えるため１４５０ＭＨｚ帯の実現が困難であったが、図４の構成例を用いることで、許容範囲内のノイズ量で１４５０ＭＨｚ帯が実現できることとなった。
【００４１】
図５は、図４の構成例と図８の構成例とでノイズ量の比較を行った結果を示す表である。図５は、図４の構成例（両側ＧＮＤ）と図８の構成例（片側ＧＮＤ）を用いて、それぞれ無変調時の送信出力をＦＭ検波器に入力し、ＦＭ残留ノイズを測定した結果である。図５に示すように、図４の構成例を基準にすると、図８の構成例では、差動回路のアンバランスなどに起因して１．２〜１．５倍のノイズ量が発生している。
【００４２】
図６は、図２の無線通信システムにおいて、図３の構成を適用した受信用電圧制御発振回路周りの詳細な構成例を示す回路図である。図６に示す受信用電圧制御発振回路ＲＸ＿ＶＣＯａは、差動対を構成するＮＰＮ型バイポーラトランジスタＱ６１，Ｑ６２と、抵抗Ｒ６２を介して周波数調整信号ＲＸＰＤが入力されるノードＮＤ６とＱ６１のコレクタおよびＱ６２のコレクタとの間にそれぞれ設けられたバラクタダイオードＶＣ６１およびＶＣ６２などを含んでいる。バラクタダイオードＶＣ６１は、ノードＮＤ６側がアノード、Ｑ６１のコレクタ側がカソードであり、ＶＣ６２は、ノードＮＤ６側がアノード、Ｑ６２のコレクタ側がカソードである。周波数調整信号ＲＸＰＤは、図２で述べたように、チャージポンプ回路ＣＰ２や外部リード端子ＬＰＤに接続されるループフィルタ（図示せず）によって生成される。
【００４３】
Ｑ６１のコレクタ、Ｑ６２のコレクタは、それぞれ内部パッドＰＬＡ，ＰＬＢおよびボンディングワイヤＢＷを介して外部リード端子ＬＬＡ，ＬＬＢに接続される。ＬＬＡは、チップ外付けのインダクタ素子Ｌ６１の一端に接続され、ＬＬＢは、チップ外付けのインダクタ素子Ｌ６２の一端に接続される。Ｌ６１およびＬ６２の他端には、電源電圧ＶＣＣが印加される。Ｑ６１のベースは、容量素子Ｃ６１を介して、Ｑ６２のコレクタに接続され、Ｑ６２のベースは、容量素子Ｃ６２を介して、Ｑ６１のコレクタに接続される。すなわち、交差結合となっている。また、Ｑ６１およびＱ６２のベースには、それぞれ、抵抗Ｒ６３およびＲ６４を介してバイアス電圧ＶＢ６が印加される。ここでは、このバイアス電圧ＶＢ６が印加されたＱ６１，Ｑ６２のベースから、それぞれ発振出力信号（受信用局部発振信号）ＯＵＴＢ，ＯＵＴを得ている。
【００４４】
Ｑ６１のエミッタおよびＱ６２のエミッタは、共通に接続され、抵抗Ｒ６１を介して２つの内部パッドＰＧＮＤ，ＰＧＮＤ２に接続される。ＰＧＮＤ，ＰＧＮＤ２は、それぞれボンディングワイヤＢＷを介して外部リード端子ＬＧＮＤ，ＬＧＮＤ２に接続され、この外部リード端子ＬＧＮＤ，ＬＧＮＤ２には、接地電圧ＧＮＤが印加される。なお、Ｃ６１およびＣ６２は、直流カット用の容量素子である。また、このような電圧制御発振回路ＲＸ＿ＶＣＯａは、Ｌ６２とＶＣ６２（及びＬ６１とＶＣ６１）によるＬＣ共振によって発振する。
【００４５】
図６のＲＸ＿ＶＣＯａは、図３で述べたように、一方の外部負荷素子（インダクタ素子）が接続される外部リード端子が、他方のインダクタ素子が接続される外部リード端子と固定電圧（接地電圧ＧＮＤ）が供給される外部リード端子とによって挟まれる構成となっている。したがって、前述したようなノイズ耐性の向上効果や、低コスト化の効果を得ることが可能となる。
【００４６】
図７は、図６を変形した受信用電圧制御発振回路周りの構成例を示す回路図である。図７に示す受信用電圧制御発振回路ＲＸ＿ＶＣＯｂは、図６の構成例と比較して電源電圧ＶＣＣと接地電圧ＧＮＤの極性を入れ替えたような構成となっている。そして、これに伴い差動対にＰＮＰ型バイポーラトランジスタＱ７１，Ｑ７２を用い、バラクタダイオードＶＣ７１，ＶＣ７２の極性も入れ替わっている。すなわち、Ｑ７１，Ｑ７２のエミッタは、抵抗Ｒ７１を介して２つの内部パッドＰＶＣＣ，ＰＶＣＣ２に接続され、ＰＶＣＣ，ＰＶＣＣ２はボンディングワイヤＢＷを介して外部リード端子ＬＶＣＣ，ＬＶＣＣ２に接続される。そして、ＬＶＣＣ，ＬＶＣＣ２には電源電圧ＶＣＣが印加される。一方、外部リード端子ＬＬＡ，ＬＬＢにそれぞれ接続されるインダクタ素子Ｌ７１，Ｌ７２の他端には、接地電圧ＧＮＤが印加される。そして、ＶＣ７１は、Ｑ７１のコレクタにアノード側が接続され、ＶＣ７２は、Ｑ７２のコレクタにアノード側が接続される。なお、これ以外の構成については、図６と同様であるため詳細な説明は省略する。
【００４７】
図７のＲＸ＿ＶＣＯｂは、図３で述べたように、一方の外部負荷素子（インダクタ素子）が接続される外部リード端子が、他方のインダクタ素子が接続される外部リード端子と固定電圧（電源電圧ＶＣＣ）が供給される外部リード端子とによって挟まれる構成となっている。したがって、前述したようなノイズ耐性の向上効果や、低コスト化の効果を得ることが可能となる。
【００４８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４９】
例えば、これまでに説明ではパッケージ形状としてＱＦＰを挙げたが、ボンディングワイヤと外部リード端子を備えたＳＯＰ（Ｓｍａｌｌ  Ｏｕｔｌｉｎｅ  Ｐａｃｋａｇｅ）等のパッケージ形状に適用した場合も同様の効果が得られる。更には、ボンディングワイヤを用いるＱＦＮ（Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄｅｄ  ｐａｃｋａｇｅ）などのパッケージに対しても効果が期待できる。また、差動対となるトランジスタは、バイポーラトランジスタに限らず、勿論ＭＯＳトランジスタを用いることも可能である。更に、図４に示した送信用電圧制御発振回路ＴＸ＿ＶＣＯは、図７と同様に逆極性の回路としてもよい。また、本実施の形態においては、コードレス電話システムを例として説明を行ったが、これに限らず、高密度実装が不要であり、外付けのインダクタ素子を用いて発振信号を生成可能なＢｌｕｅｔｏｏｔｈやＩＥＥＥ  ８０２．１１等の無線通信システムに対しても同様に適応可能である。
【産業上の利用可能性】
【００５０】
本発明の無線通信システムは、特に、周波数変換や変調／復調などを行うフロントエンドＩＣを含んだコードレス電話システムに適用して有効な技術であり、これに限らず、外付けのインダクタ素子などを用いて差動型の発振を行う通信用部品およびこれを搭載した無線通信システムに対して広く適用可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施の形態による無線通信システムにおいて、その送信系ブロックの構成例を示す概略図である。
【図２】本発明の一実施の形態による無線通信システムにおいて、その受信系ブロックの構成例を示す概略図である。
【図３】図１または図２の無線通信システムにおいて、その電圧制御発振回路周りの構成例を示す概略図である。
【図４】図１の無線通信システムにおいて、図３の構成を適用した送信用電圧制御発振回路周りの詳細な構成例を示す回路図である。
【図５】図４の構成例と図８の構成例とでノイズ量の比較を行った結果を示す表である。
【図６】図２の無線通信システムにおいて、図３の構成を適用した受信用電圧制御発振回路周りの詳細な構成例を示す回路図である。
【図７】図６を変形した受信用電圧制御発振回路周りの構成例を示す回路図である。
【図８】本発明の前提として検討した通信用半導体集積回路装置において、それに含まれるＶＣＯ回路の構成例を示す回路図である。
【符号の説明】
【００５２】
ＭＣＵ  マイクロコンピュータ
ＭＩＣ  マイク
ＬＯＧ  制御回路
ＰＤ  位相比較回路
ＣＰ  チャージポンプ回路
ＴＸ＿ＡＦ  送信用音声処理回路
ＦＴ  フィルタ
ＬＦＴ  ループフィルタ
ＴＸ＿ＶＣＯ  送信用電圧制御発振回路
ＤＩＶ  分周回路
ＬＬＡ，ＬＬＢ，ＬＧＮＤ，ＬＧＮＤ２，ＬＶＣＣ，ＬＶＣＣ２，ＬＭＯＤ，ＬＰＤ，ＬＤ  外部リード端子
ＰＬＡ，ＰＬＢ，ＰＧＮＤ，ＰＧＮＤ２，ＰＶＣＣ，ＰＶＣＣ２，ＰＭＯＤ，ＰＰＤ，Ｐ  内部パッド
ＰＡ  パワーアンプ回路
ＭＡＴＨ  インピーダンス整合回路
ＡＮＴ  アンテナ
ＴＸ＿ＩＣ  送信用フロントエンド回路
ＲＸ＿ＩＣ  受信用フロントエンド回路
ＳＰＫＲ  スピーカ
ＲＸ＿ＡＦ  受信用音声処理回路
ＩＦ＿ＤＥＭ  復調回路
ＩＲＭＩＸ  ミキサ回路
ＲＸ＿ＶＣＯ  受信用電圧制御発振回路
ＬＮＡ  ロウノイズアンプ回路
ＬＯＡＤ  外部負荷素子
ＤＦ＿ＶＣＯ  差動型発振回路部
ＶＣ  バラクタダイオード
Ｒ  抵抗
Ｃ  容量素子
Ｌ  インダクタ素子
Ｑ  バイポーラトランジスタ
ＢＷ  ボンディングワイヤ
【図１】
2007158738.tif 000003
【図２】
2007158738.tif 000004
【図３】
2007158738.tif 000005
【図４】
2007158738.tif 000006
【図５】
2007158738.tif 000007
【図６】
2007158738.tif 000008
【図７】
2007158738.tif 000009
【図８】
2007158738.tif 000010