(57)【要約】【課題】１本の信号線に対して複数の信号線をスイッチで切り替えて接続する液晶表示装置の電源が遮断された場合に、液晶容量に蓄積された電荷を素早く放電させ、液晶材料の劣化や焼き付きなどの画質低下を防止する。【解決手段】複数の走査線Ｙと複数の信号線Ｘの各交差部に配置された画素ＴＦＴ２２と、各画素ＴＦＴ２２に接続された画素電極２０とこれに対向配置された対向電極２４との間に挟持された液晶層１８と、走査線Ｙを駆動する走査線駆動回路２８と、１本の映像信号線３５に対して複数の信号線Ｘをスイッチング素子ＳＷで切り替えて接続する信号線選択回路３０と、この信号選択回路３０を駆動制御する外部制御部３２を備え、外部制御部３２は、検出手段４２により入力電源Ｖｄｄのオフ状態を検出したときに、画素ＴＦＴ２２をオン状態とするとともにスイッチング素子ＳＷをオン状態として液晶層１８に蓄積されている電荷を外部制御部３２へ放出する。【選択図】図１
2007133251.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線の各交差部に配置された画素ＴＦＴを含む画素と、
各画素ＴＦＴに接続された画素電極とこれに対向配置された対向電極との間に挟持された液晶層と、
前記複数の走査線を駆動する走査線駆動回路と、
前記複数の信号線をＮ個（Ｎは２以上の整数）の信号線群に区分したときの各信号線群毎に対応する映像信号を出力する信号線駆動回路と、
信号線ごとに接続されたスイッチング素子を有し、前記スイッチング素子のオン／オフを切り替えることで、前記信号線駆動回路からの映像信号線を前記信号線群の対応する信号線に順次振り分ける信号線選択回路と、
入力電源のオフ状態を検出する検出手段と、
前記検出手段で電源のオフ状態を検出したときに、前記画素ＴＦＴのそれぞれをオン状態とするとともに前記スイッチング素子をオン状態として、前記信号線駆動回路へ前記画素に蓄積されている電荷を放出する電荷放電手段と、
を有することを特徴とする液晶表示装置。
【請求項２】
前記電荷放出手段は、前記検出手段で電源のオフ状態を検出したときに、前記対向電極を接地することを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記画素ＴＦＴのそれぞれに対応して設けられ、信号線の映像信号に応じた電荷を蓄積する補助容量ＴＦＴを備え、
前記電荷放出手段は、前記検出手段で電源のオフ状態を検出したときに、全ての補助容量ＴＦＴをオフ状態として、補助容量ＴＦＴが保持する電荷を放電させることを特徴とする請求項１又は２に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、残像の改善を実現する液晶表示装置に関する。
【背景技術】
【０００２】
画素に薄膜トランジスタ（Thin Film Transistor（以下、ＴＦＴという））などのスイッチング素子を有する液晶表示装置では、画素に表示信号を保持しているため、電源オフ時に画素に表示信号を保持したままの状態で回路が動作終了してしまう場合がある。したがって、電源が遮断された場合には、通常の駆動状態、つまり画像を表示している状態よりも液晶駆動回路のインピーダンスが高くなるため、画素に蓄積された表示信号の電荷が長時間残ってしまう。その結果、液晶を直流で駆動したときのように、液晶材料の劣化や画面の焼き付きなどの表示品質の劣化を生じてしまうという問題があり、このような残像を防止するために、例えば、下記特許文献１に記載された液晶表示装置では、画素中のＴＦＴをオン状態にして信号線を対向電極と同電位にするようになっている。
【０００３】
ところで、液晶表示装置では、信号線駆動回路の回路規模を削減するため信号線の数を削減し、１本の信号線に対して複数の信号線を信号線選択回路により切り替えて接続する場合がある。しかし、かかる液晶表示装置において、上記した残像を防止する構成を適用しても、信号線選択回路があるため、液晶容量に蓄積されている電荷を放電することができない問題がある。
【特許文献１】特開２００１−２０９３５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、上記問題に鑑みてなされたものであり、１本の信号線に対して複数の信号線をスイッチで切り替えて接続する信号線選択回路を備えて液晶表示装置において、確実に液晶材料の劣化や焼き付きなどの画質低下を防止することが可能な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の液晶表示装置は、複数の走査線と複数の信号線の各交差部に配置された画素ＴＦＴと、各画素ＴＦＴに接続された画素電極とこれに対向配置された対向電極との間に挟持された液晶層と、走査線を駆動する走査線駆動回路と、前記複数の信号線をＮ個（Ｎは２以上の整数）の信号線群に区分したときの各信号線群毎に対応する映像信号をシリアルに出力する外部制御部と、信号線ごとに接続されたスイッチング素子を有し、前記スイッチング素子のオン／オフを切り替えることで、外部制御部からの映像信号線を前記信号線群の対応する信号線に順次振り分ける信号線選択回路とを備えた液晶表示装置において、前記外部制御部は、入力電源のオフ状態を検出する検出手段を有し、前記検出手段で電源のオフ状態を検出したときに、前記画素ＴＦＴをオン状態とするとともに前記スイッチング素子をオン状態として、外部制御部へ前記液晶層に蓄積されている電荷を放出することを特徴とする。
【発明の効果】
【０００６】
以上のように、本発明によれば、１本の信号線に対して複数の信号線をスイッチング素子で切り替えて接続する信号線選択回路を備えた液晶表示装置であっても、電源のオフ状態を検出したときに、各画素容量に蓄積されている電荷を素早く放電することができ、液晶材料の劣化や焼き付きなどの画質低下を防止することができる。
【発明を実施するための最良の形態】
【０００７】
以下、本発明の一実施形態について図面を参照して説明する。図１は、本実施形態に係る液晶表示装置１０の構成を概略的に示す図であり、図２は同液晶表示装置１０における画素の構成を示す等価回路、図３は同液晶表示装置１０における電源制御部４０を示すブロック図、図４は同液晶表示装置１０の動作を示すタイミングチャートである。
【０００８】
本実施形態に係る液晶表示装置１０は、図１に示すように、例えばアクティブマトリクス型液晶表示装置であって、液晶パネル１２と、液晶パネル１２の外部に配設され液晶パネル１２を駆動制御する外部制御部３２を備えている。
【０００９】
液晶パネル１２は、アレイ基板１４と、このアレイ基板１４に対して所定の間隔をおいて対向配置された対向基板１６と、アレイ基板１４と対向基板１６との間に封入された液晶組成物より構成された液晶層１８とを備えている。
【００１０】
アレイ基板１４は、行方向に沿って延出された複数の走査線Ｙと、列方向に沿って延出された複数の信号線Ｘと、走査線Ｙと信号線Ｘとの各交差部に設けられたスイッチング素子としての画素薄膜トランジスタすなわち画素ＴＦＴ２２と、走査線Ｙと信号線Ｘとによって囲まれた各画素に対応して設けられた画素電極２０と、走査線Ｙを駆動するための走査信号を出力する走査線駆動回路２８と、表示信号を出力する信号線Ｘを選択するための信号線選択回路３０と、を備えている。
【００１１】
画素ＴＦＴ２２は、多結晶シリコン膜を半導体層とするＰチャネル型の多結晶シリコンＴＦＴであって、そのゲート電極が走査線Ｙに接続され、ソース電極が信号線Ｘに接続され、ドレイン電極が画素電極２０に接続されている。
【００１２】
走査線駆動回路２８は、外部制御部３２内のガラス内信号生成部３７から供給されるスイッチ制御信号ＳＷＳに基づき走査線Ｙ１，Ｙ２…に１水平走査期間ごとに順次走査信号を出力する。
【００１３】
信号線選択回路３０は、画素ＴＦＴ２２と同一のＰチャネル型の多結晶シリコンＴＦＴからなるスイッチング素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂ…とを備えており、ガラス内信号生成部３７から出力されるスイッチ制御信号ＡＳＷ１ａ，ＡＳＷ１ｂ，ＡＳＷ２ａ，ＡＳＷ２ｂ…が、各スイッチング素子ＳＷ１ａ，ＳＷ１ｂ，ＳＷ２ａ，ＳＷ２ｂ…のゲート電極のそれぞれに入力される。これにより、各水平走査期間において信号線駆動回路３８から映像信号線３５を介して出力される映像信号を隣接する２つの信号線Ｘに順次振り分けるようになっている。なお、３６は、静電気からスイッチング素子ＳＷを保護する静電気保護回路である。この静電気保護回路３６は一対のダイオード３６ａ、３６ｂからなり、一方のダイオード３６ａのアノードと他方のダイオード３６ｂのカソードをスイッチング素子ＳＷにスイッチ制御信号ＡＳＷを入力するＡＳＷ信号線と接続されている。また、一方のダイオード３６ａのカソードと他方のダイオード３６ｂのアノードには、後述するＶＧＧ電源とＶＧＬ電源がそれぞれ接続されている。
【００１４】
また、対向基板１６は、ガラス基板上に遮光層及びカラーフィルター層を介して対向電極２４が形成されている。
【００１５】
対向電極２４は、すべての画素に対して共通に配置され、液晶層１８を介してマトリクス状に配置された画素電極２０すべてに対向するようになっており、画素電極２０と対向電極２４によって液晶容量ＣＬを構成する。この液晶容量ＣＬと電気的に並列な補助容量ＣＳを形成する補助容量ＴＦＴ２６が画素電極２０に電気的に接続されている。
【００１６】
補助容量ＴＦＴ２６は、図２に示すように、画素ＴＦＴ２２やスイッチング素子ＳＷと同一のポリシリコン半導体層を有するＰチャネル型の多結晶シリコンＴＦＴであり、そのソース電極が画素電極２０と接続され、ゲート電極が電圧発生回路４０に接続されている。これにより、補助容量ＴＦＴ２６のオン状態とオフ状態を切り替えることで、オン状態において寄生容量が発生して補助容量ＣＳを形成し、オフ状態において寄生容量を持たなくなり保持電荷がなくなるようになっている。
【００１７】
外部制御部３２は、メイン制御部３４、ガラス内信号生成部３７、信号線駆動回路３８、及び電源制御部４０を備えており、アレイ基板１４と不図示のＦＰＣ（フレキシブル配線基板）により電気的に接続されている。
【００１８】
メイン制御部３４は、外部から供給される基準クロック信号やデジタルの映像信号などの外部信号に基づき、ガラス内信号生成部３７に垂直同期信号と垂直スタート信号などを出力するとともに、信号線駆動回路３８に水平同期信号と水平スタート信号と映像信号などを出力する。
【００１９】
ガラス内信号生成部３７は、メイン制御部３４より供給される垂直同期信号と垂直スタート信号などに基づいて、走査線駆動回路２８と信号線選択回路３０にスイッチング制御信号ＳＷＳを出力する。
【００２０】
信号線駆動回路３８は、メイン制御部３４より供給される水平同期信号、水平スタート信号及び映像信号などに基づいて、２つの信号線に対応したシリアルな各映像信号を含むアナログ映像信号を信号線選択回路３０に出力する。
【００２１】
電源制御部４０は、図３に示すように、外部電源Ｖｄｄの電圧値を監視する入力電圧検出部４２と、外部電源Ｖｄｄから液晶パネル１２を駆動する各種電圧レベルの駆動電源を生成する電源生成部４４と、対向電極２４に基準電源を供給する対向電極駆動部４８とを有している。入力電圧検出部４２の出力信号が、電源生成部４４、対向電極駆動部４８及び外部制御部３２内のメイン制御部３４が入力されるようになっている。
【００２２】
次に、外部制御部３２の動作について説明する。
【００２３】
液晶表示装置１０において、外部から入力される基準クロック信号、デジタルの映像データ及び外部電源Ｖｄｄのうち、外部電源Ｖｄｄは、外部制御部３２内の電源制御部４０に入力され、液晶パネル１２や信号線選択回路３０などを駆動する各種電圧レベルの駆動電源に変換され、これを液晶パネル１２内の各回路に供給される。電源制御部４０に入力された外部電源Ｖｄｄは、入力電圧検出部４２、電源生成部４４および対向電極駆動部４８のそれぞれに供給される。
【００２４】
入力電圧検出部４２では、外部電源Ｖｄｄが所定電圧値以上である場合にＨレベル信号を、所定電圧値に満たない場合にＬレベル信号を、電圧生成部４４および対向電極駆動部４８のそれぞれへ出力する。ここでは、外部電源Ｖｄｄが所定電圧値以上であるとして、入力電圧検出部４２からの出力は、Ｈレベル信号であるとする（図４（ａ）参照）。
【００２５】
電源生成部４４では、外部電源ＶｄｄをＤＣ／ＤＣスイッチング回路４４ａによって直流変換し、これを昇圧回路４４ｂ及び反転昇圧回路４４ｃにそれぞれ出力する。昇圧レギュレーション回路４４ｂは、外部電源Ｖｄｄを電圧値ＶＧＨに昇圧し、これをＶＧＨ放電回路４４ｄ、電源切替回路４４ｅ及び補助容量切替回路４４ｆに出力する。反転昇圧回路４４ｃは、外部電源Ｖｄｄを電圧値ＶＧＬ’に反転昇圧し、これを電源切替回路４４ｅ及びレギュレーション回路４４ｇに出力する。
【００２６】
ＶＧＨ放電回路４４ｄは、入力電圧検出部４２から出力される信号に応じてＶＧＨと接地レベルの電圧を切り替えてＶＧＨ端子５０から出力するものであり、入力電圧検出部４２からＨレベル信号の入力を受けて、ＶＧＨの電圧を出力する（図４（ｂ）参照）。
【００２７】
電源切替回路４４ｅは、入力電圧検出部４２から出力される信号に応じてＶＧＨとＶＧＬ’の電圧を切り替えてＶＧＧ端子５２から出力するものであり、入力電圧検出部４２からＨレベル信号の入力を受けて、ＶＧＨの電圧を出力する（図４（ｃ）参照）。
【００２８】
レギュレーション回路４４ｇは、反転昇圧回路４４ｃより入力されたＶＧＬ’の電圧をＶＧＬに降圧調節し（すなわち、｜ＶＧＬ’｜＞｜ＶＧＬ｜）、これを補助容量切替回路４４ｆへ出力するとともに、入力電圧検出回路４２から出力されるレベル信号に応じてＶＧＬとＶＧＬ’の電圧を切り替えてＶＧＬ端子５４から出力するものであり、入力電圧検出部４２からＨレベル信号の入力を受けて、ＶＧＬの電圧を出力する（図４（ｄ）参照）。なお、ＶＧＬの電圧は、画素ＴＦＴ２２、信号線選択回路３０内のスイッチング素子ＳＷ及び補助容量素子２６の動作電圧になるように設定されている。
【００２９】
補助容量切替回路４４ｆは、入力電圧検出部４２から出力される信号に応じてＶＧＬとＶＧＨの電圧を切り替えてＶｃｓ端子５６から補助容量素子２６のゲート電極に出力するものであり、入力電圧検出部４２からＨレベル信号の入力を受けて、ＶＧＬの電圧を出力する（図４（ｅ）参照）。
【００３０】
また、対向電極駆動回路４８は、対向電圧生成回路４８ａにより外部電源Ｖｄｄを所定の対向電圧Ｖｃｏｍに変換し、この対向電圧Ｖｃｏｍの入力を受けた対向電圧放電回路４８ｂが入力電圧検出部４２から出力される信号に応じてＶｃｏｍと接地レベルの電圧を切り替えてＶｃｏｍ端子５８から対向電極２４に出力するものであり、入力電圧検出部４２からＨレベル信号の入力を受けて、Ｖｃｏｍの電圧を出力する（図４（ｆ）参照）。
【００３１】
一方、外部制御回路３２内のメイン制御部３４に入力された基準クロック信号及びデジタルの映像データは、映像データや各種制御信号（垂直同期信号、垂直スタート信号、水平同期信号、水平スタート信号）に変換及び加工され、ガラス内信号生成部３７及び信号線駆動回路３８に入力される。
【００３２】
ガラス内信号生成部３７は、ＶＧＨ端子５０及びＶＧＬ端子５４と接続されており、入力電圧検出部４２から外部制御部３４を介して入力されるＨレベル信号の入力を受けて、ＶＧＨとＶＧＬの電圧に基づいてスイッチ制御信号ＳＷＳを生成する（図４（ｇ）参照）。
【００３３】
以上のように、外部電源Ｖｄｄに所定値以上の電圧が入力されている状態では、走査線Ｙが順次駆動されることで液晶パネル１２の各画素ごとに設けられてた画素ＴＦＴ２２が順次オン状態となり、信号線Ｘの映像信号が画素電極２０に供給されるとともに、Ｖｃｏｍの電圧が対向電極２４に供給されることで、表示信号に対応した電圧が液晶容量ＣＬに印加される。また、補助容量素子２６のゲート電極２６ＧにＶＧＬの電圧が供給され、補助容量素子２６をオン状態にして補助容量ＣＳを発生させる。
【００３４】
次に、上記した通常動作の後、液晶表示装置１０へ外部電源Ｖｄｄがオフ状態になり、入力電圧検出部４２は外部電圧Ｖｄｄが所定電圧値に満たないとしてＬレベル信号が出力されると、図４に示すように、ＶＧＨ放電回路４４ｄは端子５０をアース接続して接地レベルの電圧をＶＧＨ端子５０から出力し、電源切替回路４４ｅはＶＧＬ’の電圧をＶＧＧ端子５２から出力し、レギュレーション回路４４ｇはＶＧＬ’の電圧をＶＧＬ端子５４から出力し、補助容量切替回路４４ｆはＶＧＨの電圧をＶｃｓ端子５６から補助容量素子２６のゲート電極に出力し、対向電極駆動回路５０はＶｃｏｍ端子５８をアース接続して接地レベルの電圧をＶｃｏｍ端子５８から出力する。
【００３５】
また、ガラス内信号生成部３７は、入力電圧検出部４２から外部制御部３４を介してＬレベル信号の入力を受け、ＶＧＬ端子５４からのＶＧＬ’の電圧をスイッチ制御信号ＳＷＳとして、信号線選択回路３０内の全てのスイッチング素子のゲート電極Ｓに出力し、走査線駆動回路２８は、ＶＧＬ’電圧を走査信号として全ての走査線Ｙに出力する。
【００３６】
これにより、信号線選択回路３０内の全てのスイッチング素子ＳＷがオン状態となるとともに、全ての画素ＴＦＴ２２がオン状態となり、画素電極２０に蓄積されていた電荷が信号線選択回路３０を介して外部制御回路３２に放電することができる。また、対向電極駆動回路５０を介してアース接続されＶｃｏｍ端子５８に対向電極２４が接続されているため、対向電極２４に蓄積されている電荷を放電することができる。さらにまた、補助容量素子２６のゲート電極にＶＧＨの電圧が供給されることで、補助容量素子２６をオフ状態にして保持電荷を無くすことができる。そのため、確実に液晶材料の劣化や焼き付きなどの画質低下を防止することができる。
【００３７】
また、本実施形態では、画素ＴＦＴ２２や信号線選択回路３０内のスイッチング素子ＳＷの動作電圧であるＶＧＬの電源を得るために、ＶＧＬより更に低いレベルのＶＧＬ’の電圧を生成する反転昇圧回路４０ｅを利用しており、この反転昇圧回路４０ｅが生成するＶＧＬ’の電圧を、外部電源Ｖｄｄがオフされた時に画素ＴＦＴ２２やスイッチング素子ＳＷに供給するようにしているため、画素ＴＦＴ２２やスイッチング素子ＳＷの動作電圧特性にばらつきが合っても、確実にオン状態にすることができることに加え、外部電源Ｖｄｄがオフされた後もＶＧＬレベルの電位を長く保持することで、画素ＴＦＴ２２及び信号線選択回路３０内のスイッチング素子ＳＷを長時間オン状態に保つことができ、より確実に画素電極２０に蓄積されていた電荷を放電することができる。
【００３８】
なお、本実施形態において、静電気保護回路３６はＶＧＧ電源とＶＧＬ電源と接続されており、外部電源ＶｄｄがオフされたときにＡＳＷ信号線に入力されるＶＧＬ’レベルの電位と等しい電位に設定されているため、確実に信号線選択回路３０内のスイッチング素子ＳＷに動作電圧を入力してスイッチング素子ＳＷをオン状態にすることができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態における液晶表示装置の構成を概略的に示す図である。
【図２】同液晶表示装置における画素の構成を示す等価回路である。
【図３】同液晶表示装置における電源制御回路を示すブロック図である。
【図４】同液晶表示装置の動作を示すタイミングチャートである。
【符号の説明】
【００４０】
１０…液晶表示装置
１２…液晶パネル
１４…アレイ基板
１６…対向基板
１８…液晶層
２０…画素電極
２２…画素ＴＦＴ
２４…対向電極
２８…走査線駆動回路
３０…信号線選択回路
３２…外部制御部
Ｘ…信号線
Ｙ…走査線（ゲート線）
ＳＷ…スイッチング素子
【図１】
2007133251.tif 000003
【図２】
2007133251.tif 000004
【図３】
2007133251.tif 000005
【図４】
2007133251.tif 000006