(57)【要約】【課題】  磁気抵抗センサの測定部を小型化することができる磁気抵抗素子回路を得る。【解決手段】  第１磁気抵抗素子１２と第２磁気抵抗素子１４とを直列接続すると共に、磁界に対する感度の方向が互いに直角となるように配置する。第１磁気抵抗素子１２及び第２磁気抵抗素子１４に、第１の方向（矢印Ａ方向）と第２の方向（矢印Ｂ方向）とに電流を流し、それぞれの状態における中点電位を第１の出力電圧Ｖ１、第２の出力電圧Ｖ２として出力し、差分演算部５０がそれらの差分を演算する。【選択図】      図１
2007048846.tif 000002
【特許請求の範囲】
【請求項１】
作用する磁界に応じて電気抵抗が変化する第１の磁気抵抗素子と、
前記第１の磁気抵抗素子と直列に接続され、作用する磁界に応じて電気抵抗が変化すると共に、磁界に対する感度の方向が前記第１の磁気抵抗素子と直角となるように配置された第２の磁気抵抗素子と、
前記第１の磁気抵抗素子及び前記第２の磁気抵抗素子に第１の方向に電流を流した状態での前記第１の磁気抵抗素子と前記第２の磁気抵抗素子との接続点の中点電位に応じた第１の出力電圧を連続出力する第１の連続出力手段と、
前記第１の磁気抵抗素子及び前記第２の磁気抵抗素子に前記第１の方向と逆方向の第２の方向に電流を流した状態での前記第１の磁気抵抗素子と前記第２の磁気抵抗素子との接続点の中点電位に応じた第２の出力電圧を連続出力する第２の連続出力手段と、
前記第１の出力電圧と前記第２の出力電圧との差分を演算する差分演算手段と、
を含むことを特徴とする磁気抵抗素子回路。
【請求項２】
前記第１の磁気抵抗素子及び前記第２の磁気抵抗素子に流す電流の向きを前記第１の方向と前記第２の方向とに交互に切り替える電流方向切替手段を設け、
前記第１の連続出力手段を、前記第１の方向に電流を流した状態でオン、かつ前記第２の方向に電流を流した状態でオフされる第１のスイッチと、前記第１のスイッチと直列接続された第１のコンデンサとで構成し、前記中点電位が前記第１のスイッチと前記第１のコンデンサとの接続点から出力されるようにし、
前記第２の連続出力手段を、前記第１の方向に電流を流した状態でオフ、かつ前記第２の方向に電流を流した状態でオンされる第２のスイッチと、前記第２のスイッチと直列接続された第２のコンデンサとで構成し、前記中点電位が前記第２のスイッチと前記第２のコンデンサとの接続点から出力されるようにしたことを特徴とする請求項１記載の磁気抵抗素子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気抵抗素子を配置した磁気抵抗素子回路に関する。
【背景技術】
【０００２】
磁気抵抗センサにおいては、作用する磁界に応じて電気抵抗が変化する磁気抵抗素子を測定部に配置している（例えば、特許文献１参照）。このような磁気抵抗センサの磁気抵抗素子回路では、磁気抵抗素子でフルブリッジ回路を構成して磁界を感度良く測定するために、対になるパターンの磁気抵抗素子を２組並べて配置している。
【０００３】
この従来の磁気抵抗素子回路では、４個の磁気抵抗素子を並べるために、磁気抵抗センサの測定部を小型化することが難しい。
【特許文献１】特開２００３−２９８１４０公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、上記事実を考慮して、磁気抵抗センサの測定部を小型化することができる磁気抵抗素子回路を提供することを課題とする。
【課題を解決するための手段】
【０００５】
請求項１に記載する本発明の磁気抵抗素子回路は、作用する磁界に応じて電気抵抗が変化する第１の磁気抵抗素子と、前記第１の磁気抵抗素子と直列に接続され、作用する磁界に応じて電気抵抗が変化すると共に、磁界に対する感度の方向が前記第１の磁気抵抗素子と直角となるように配置された第２の磁気抵抗素子と、前記第１の磁気抵抗素子及び前記第２の磁気抵抗素子に第１の方向に電流を流した状態での前記第１の磁気抵抗素子と前記第２の磁気抵抗素子との接続点の中点電位に応じた第１の出力電圧を連続出力する第１の連続出力手段と、前記第１の磁気抵抗素子及び前記第２の磁気抵抗素子に前記第１の方向と逆方向の第２の方向に電流を流した状態での前記第１の磁気抵抗素子と前記第２の磁気抵抗素子との接続点の中点電位に応じた第２の出力電圧を連続出力する第２の連続出力手段と、前記第１の出力電圧と前記第２の出力電圧との差分を演算する差分演算手段と、を含むことを特徴とする。
【０００６】
請求項１に記載する本発明の磁気抵抗素子回路によれば、第１の磁気抵抗素子及び第２の磁気抵抗素子は、作用する磁界に応じて電気抵抗が変化し、第２の磁気抵抗素子は、磁界に対する感度の方向が第１の磁気抵抗素子と直角となっている。ここで、第１の連続出力手段は、第１の磁気抵抗素子及び第２の磁気抵抗素子に第１の方向に電流を流した状態での第１の磁気抵抗素子と第２の磁気抵抗素子との接続点の中点電位に応じた第１の出力電圧を連続出力する。また、第２の連続出力手段は、第１の磁気抵抗素子及び第２の磁気抵抗素子に第１の方向と逆方向の第２の方向に電流を流した状態での第１の磁気抵抗素子と第２の磁気抵抗素子との接続点の中点電位に応じた第２の出力電圧を連続出力する。そして、第１の出力電圧と第２の出力電圧との差分を差分演算手段が演算する。
【０００７】
請求項２に記載する本発明の磁気抵抗素子回路は、請求項１記載の構成において、前記第１の磁気抵抗素子及び前記第２の磁気抵抗素子に流す電流の向きを前記第１の方向と前記第２の方向とに交互に切り替える電流方向切替手段を設け、前記第１の連続出力手段を、前記第１の方向に電流を流した状態でオン、かつ前記第２の方向に電流を流した状態でオフされる第１のスイッチと、前記第１のスイッチと直列接続された第１のコンデンサとで構成し、前記中点電位が前記第１のスイッチと前記第１のコンデンサとの接続点から出力されるようにし、前記第２の連続出力手段を、前記第１の方向に電流を流した状態でオフ、かつ前記第２の方向に電流を流した状態でオンされる第２のスイッチと、前記第２のスイッチと直列接続された第２のコンデンサとで構成し、前記中点電位が前記第２のスイッチと前記第２のコンデンサとの接続点から出力されるようにしたことを特徴とする。
【０００８】
請求項２に記載する本発明の磁気抵抗素子回路によれば、電流方向切替手段が第１の磁気抵抗素子及び第２の磁気抵抗素子に流す電流の向きを第１の方向と第２の方向とに交互に切り替える。
【０００９】
ここで、第１のスイッチは、第１の方向に電流を流した状態でオン、かつ第２の方向に電流を流した状態でオフされ、第１の連続出力手段は、第１の方向に電流を流した状態での第１の磁気抵抗素子と第２の磁気抵抗素子との接続点の中点電位を、第１のスイッチと第１のコンデンサとの接続点から出力する。
【００１０】
また、第２のスイッチは、第１の方向に電流を流した状態でオフ、かつ第２の方向に電流を流した状態でオンされ、第２の連続出力手段は、第１の方向と逆方向の第２の方向に電流を流した状態での第１の磁気抵抗素子と第２の磁気抵抗素子との接続点の中点電位を、第２のスイッチと第２のコンデンサとの接続点から出力する。
【発明の効果】
【００１１】
以上説明したように、本発明の磁気抵抗素子回路によれば、磁気抵抗センサの測定部を小型化することができるという優れた効果を有する。
【発明を実施するための最良の形態】
【００１２】
本発明における磁気抵抗素子回路の実施の形態を図面に基づき説明する。図１には、磁気抵抗センサ用の磁気抵抗素子回路１０が示されている。
【００１３】
磁気抵抗素子回路１０は、作用する磁界方向に応じて電気抵抗が変化する第１磁気抵抗素子１２を備える。この第１磁気抵抗素子１２には、第２磁気抵抗素子１４が直列に接続されている。第２磁気抵抗素子１４は、作用する磁界方向に応じて電気抵抗が変化すると共に、磁界に対する感度の方向が第１の磁気抵抗素子１２と直角となるように配置されている。
【００１４】
ここで、第１磁気抵抗素子１２及び第２磁気抵抗素子１４には、公知の磁気抵抗素子を適用できる。図２には、磁気抵抗センサの測定部となる第１磁気抵抗素子１２及び第２磁気抵抗素子１４の平面図が示されている。図２に示されるように、第１磁気抵抗素子１２及び第２磁気抵抗素子１４は、いずれも大きな抵抗値変化を得るために、ジグザグ状に折り返されたパターン形状とされて両端部間の長さが長くなっている。
【００１５】
図１に示されるように、第１磁気抵抗素子１２は、第２磁気抵抗素子１４とは反対側がＰチャンネルのＭＯＳＦＥＴで構成されたＰ−ＭＯＳスイッチ２１のドレインに接続されている。Ｐ−ＭＯＳスイッチ２１のソースは、電圧Ｖｃｃが印加されるように、直流電源に接続され、Ｐ−ＭＯＳスイッチ２１のゲートは、インバータ３１を介してクロック信号入力線３０に接続されている。
【００１６】
クロック信号入力線３０は、クロック発振器１８に接続されている。クロック発振器１８は、ハイレベル及びローレベルを交互に高速で切り替えてのクロック信号を出力するようになっている。
【００１７】
第２磁気抵抗素子１４は、第１磁気抵抗素子１２とは反対側がＮチャンネルのＭＯＳＦＥＴで構成されたＮ−ＭＯＳスイッチ４１のドレインに接続されている。Ｎ−ＭＯＳスイッチ４１のソースは、接地されており、Ｎ−ＭＯＳスイッチ４１のゲートは、クロック信号入力線３０に接続されている。
【００１８】
電圧Ｖｃｃを印加する直流電源とＰ−ＭＯＳスイッチ２１のソースとの接続点は、ＰチャンネルのＭＯＳＦＥＴで構成されたＰ−ＭＯＳスイッチ２２のソースに接続されている。Ｐ−ＭＯＳスイッチ２２のドレインは、第２磁気抵抗素子１４とＮ−ＭＯＳスイッチ４１のドレインとの接続点に接続されており、Ｐ−ＭＯＳスイッチ２２のゲートは、クロック信号入力線３０に接続されている。
【００１９】
Ｐ−ＭＯＳスイッチ２１のドレインと第１磁気抵抗素子１２との接続点は、ＮチャンネルのＭＯＳＦＥＴで構成されたＮ−ＭＯＳスイッチ４２のドレインに接続されている。Ｎ−ＭＯＳスイッチ４２のソースは、接地されており、Ｎ−ＭＯＳスイッチ４２のゲートは、インバータ３２を介してクロック信号入力線３０に接続されている。
【００２０】
第１磁気抵抗素子１２と第２磁気抵抗素子１４との接続点２０には、ＰチャンネルのＭＯＳＦＥＴで構成された第１のスイッチとしてのＰ−ＭＯＳスイッチ２３のソースが接続されている。Ｐ−ＭＯＳスイッチ２３のドレインは、第１コンデンサ５１を介して接地されており、Ｐ−ＭＯＳスイッチ２３と第１コンデンサ５１とが直列接続されている。Ｐ−ＭＯＳスイッチ２３のドレインと第１コンデンサ５１との接続点６１は、差分演算手段としての差分演算部５０の第１端子５０Ａに接続されている。Ｐ−ＭＯＳスイッチ２３のゲートは、インバータ３３を介してクロック信号入力線３０に接続されている。
【００２１】
第１磁気抵抗素子１２と第２磁気抵抗素子１４との接続点２０には、Ｐ−ＭＯＳスイッチ２３と並列に、ＰチャンネルのＭＯＳＦＥＴで構成された第２のスイッチとしてのＰ−ＭＯＳスイッチ２４のソースが接続されている。Ｐ−ＭＯＳスイッチ２４のドレインは、第２コンデンサ５２を介して接地されており、Ｐ−ＭＯＳスイッチ２４と第２コンデンサ５２とが直列接続されている。Ｐ−ＭＯＳスイッチ２４のドレインと第２コンデンサ５２との接続点６２は、差分演算部５０の第２端子５０Ｂに接続されている。Ｐ−ＭＯＳスイッチ２４のゲートは、クロック信号入力線３０に接続されている。
【００２２】
差分演算部５０は、第１端子５０Ａに出力された第１の出力電圧Ｖ１と、第２端子５０Ｂに出力された第１の出力電圧Ｖ１と、の差分を演算するようになっている。
【００２３】
なお、クロック発振器１８、Ｐ−ＭＯＳスイッチ２１、２２、Ｎ−ＭＯＳスイッチ４１、４２、及び、インバータ３１、３２は、電流方向切替手段を構成し、Ｐ−ＭＯＳスイッチ２３及び第１コンデンサ５１は、第１の連続出力手段を構成し、Ｐ−ＭＯＳスイッチ２４及び第２コンデンサ５２は、第２の連続出力手段を構成している。
【００２４】
次に、上記の実施形態の作用を説明する。
【００２５】
クロック発振器１８からのクロック信号がハイレベルになると、Ｐ−ＭＯＳスイッチ２２、２４、Ｎ−ＭＯＳスイッチ４１の各ゲートには、ハイレベルが入力され、Ｐ−ＭＯＳスイッチ２１、２３、Ｎ−ＭＯＳスイッチ４２の各ゲートには、ローレベルが入力される。
【００２６】
これにより、Ｐ−ＭＯＳスイッチ２１、２３、Ｎ−ＭＯＳスイッチ４１がオンし、Ｐ−ＭＯＳスイッチ２１、２３、Ｎ−ＭＯＳスイッチ４１の各ドレイン−ソース間に電流が流れる。また、これと同時にＰ−ＭＯＳスイッチ２２、２４、Ｎ−ＭＯＳスイッチ４２はオフとなる。このとき、第１磁気抵抗素子１２と第２磁気抵抗素子１４とには、第１の方向（矢印Ａ方向）に電流が流れる。
【００２７】
第１磁気抵抗素子１２と第２磁気抵抗素子１４との接続点２０の中点電位は、第１端子５０Ａに電圧（第１の出力電圧Ｖ１）として出力され、また、第１コンデンサ５１には、第１の出力電圧Ｖ１に応じた電荷が蓄積される。ここで、第１端子５０Ａには、図３により、電圧Ｖｃｃを印加した場合と同様の電圧が出力される。
【００２８】
次に、図１に示されるクロック発振器１８からのクロック信号がローレベルになると、Ｐ−ＭＯＳスイッチ２２、２４、Ｎ−ＭＯＳスイッチ４１の各ゲートには、ローレベルが入力され、Ｐ−ＭＯＳスイッチ２１、２３、Ｎ−ＭＯＳスイッチ４２の各ゲートには、ハイレベルが入力される。
【００２９】
これにより、Ｐ−ＭＯＳスイッチ２２、２４、Ｎ−ＭＯＳスイッチ４２がオンし、Ｐ−ＭＯＳスイッチ２２、２４、Ｎ−ＭＯＳスイッチ４２の各ドレイン−ソース間に電流が流れる。また、これと同時にＰ−ＭＯＳスイッチ２１、２３、Ｎ−ＭＯＳスイッチ４１はオフとなる。このとき、第１磁気抵抗素子１２と第２磁気抵抗素子１４とには、第１の方向と逆方向の第２の方向（矢印Ｂ方向）に電流が流れる。
【００３０】
第２の方向（矢印Ｂ方向）に電流を流した状態での第１磁気抵抗素子１２と第２磁気抵抗素子１４との接続点２０の中点電位は、第２端子５０Ｂに電圧（第２の出力電圧Ｖ２）として出力され、また、第２コンデンサ５２には、第２の出力電圧Ｖ２に応じた電荷が蓄積される。ここで、第２端子５０Ｂには、図４により、電圧Ｖｃｃを印加した場合と同様の電圧が出力される。
【００３１】
このように、クロック発振器１８からのクロック信号をハイレベルとローレベルとに切り替えることで、第１磁気抵抗素子１２及び第２磁気抵抗素子１４に流す電流の向きを第１の方向（矢印Ａ方向）と第２の方向（矢印Ｂ方向）とに交互に切り替えることができる。
【００３２】
ここで、磁界方向変化に対して十分に高速なクロック発振機１８を使用することにより、クロック信号ハイレベルで得る第１の出力電圧Ｖ１、及び、クロック信号ローレベルで得る第２の出力電圧Ｖ２をそれぞれ第１コンデンサ５１、第２コンデンサ５２で保持することができ、連続出力を可能とする。
【００３３】
以上により、第１端子５０Ａに出力された第１の出力電圧Ｖ１による出力波形は、図５に示されるようなハーフブリッジの出力波形となり、第２端子５０Ｂに出力された第２の出力電圧Ｖ２による出力波形は、図６に示されるようなハーフブリッジの出力波形となる。
【００３４】
また、図１に示される差分演算部５０が、第１端子５０Ａに出力された第１の出力電圧Ｖ１と第２端子５０Ｂに出力された第２の出力電圧Ｖ２との差分を演算することで、図７に示されるように、４個の磁気抵抗素子を並べたフルブリッジ回路による出力波形と同様の出力波形を得ることができる。このように、磁気抵抗素子回路１０によれば、磁気抵抗センサの測定部を１／２に小型化しながら、４個の磁気抵抗素子を並べたフルブリッジ回路による出力波形と同様の出力波形を得ることができる。なお、図５〜図７のグラフでは、横軸が磁界方向の変化、縦軸が出力電圧を示している。
【００３５】
なお、上記実施形態では、図１に示される磁気抵抗素子回路１０は、磁気抵抗素子回路１０に設けられた電流方向切替手段（クロック発振器１８、Ｐ−ＭＯＳスイッチ２１、２２、Ｎ−ＭＯＳスイッチ４１、４２、及び、インバータ３１、３２）によって第１磁気抵抗素子１２及び第２磁気抵抗素子１４に流す電流の向きを変えているが、例えば、磁気抵抗素子回路を外部回路等に接続して外部回路等によって第１の磁気抵抗素子及び第２の磁気抵抗素子に流す電流の向きを変える等のような他の構成の磁気抵抗素子回路としてもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係る磁気抵抗素子回路を示す回路図である。
【図２】本発明の実施形態における第１磁気抵抗素子及び第２磁気抵抗素子を示す平面図である。
【図３】本発明の実施形態における第１端子に電圧が出力される構成を簡略化した図である。
【図４】本発明の実施形態における第２端子に電圧が出力される構成を簡略化した図である。
【図５】第１端子に出力された第１の出力電圧の出力波形を示す図である。
【図６】第２端子に出力された第２の出力電圧の出力波形を示す図である。
【図７】第１端子に出力された第１の出力電圧と第２端子に出力された第２の出力電圧とを差分演算した結果として得られた出力波形を示す図である。
【符号の説明】
【００３７】
１０    磁気抵抗素子回路
１２    第１磁気抵抗素子（第１の磁気抵抗素子）
１４    第２磁気抵抗素子（第２の磁気抵抗素子）
１８    クロック発振器（電流方向切替手段）
２１    Ｐ−ＭＯＳスイッチ（電流方向切替手段）
２２    Ｐ−ＭＯＳスイッチ（電流方向切替手段）
２３    Ｐ−ＭＯＳスイッチ（第１のスイッチ（第１の連続出力手段））
２４    Ｐ−ＭＯＳスイッチ（第２のスイッチ（第２の連続出力手段））
３１    インバータ（電流方向切替手段）
３２    インバータ（電流方向切替手段）
４１    Ｎ−ＭＯＳスイッチ（電流方向切替手段）
４２    Ｎ−ＭＯＳスイッチ（電流方向切替手段）
５０    差分演算部（差分演算手段）
５１    第１コンデンサ（第１のコンデンサ（第１の連続出力手段））
５２    第２コンデンサ（第２のコンデンサ（第２の連続出力手段））
Ａ      第１の方向
Ｂ      第２の方向
【図１】
2007048846.tif 000003
【図２】
2007048846.tif 000004
【図３】
2007048846.tif 000005
【図４】
2007048846.tif 000006
【図５】
2007048846.tif 000007
【図６】
2007048846.tif 000008
【図７】
2007048846.tif 000009