(57)【要約】【課題】  信頼性が高く、安価で安定した電源供給が可能な小型化に適した電源装置及びその装置を用いた記録装置を提供することである。【解決手段】  外部入力デジタル制御信号に基づいて設定出力電圧を変化させることが可能な電源装置に次の構成を備える。即ち、デジタル制御信号を入力する時定数回路と、その回路によって歪んだデジタル制御信号を入力するＤ／Ａコンバータと、そこから出力される電圧値を閾値として出力電圧値を比較するコンパレータとを備える。さらに、その比較結果によりパルス幅変調を行なうコントローラと、パルス幅変調された制御信号によりオンオフし、入力電圧を設定出力電圧に変換して出力するスイッチング素子とを備える。さらに、これらの構成要素は同一基板上に実装し、また、時定数回路の時定数をデジタル制御信号の周期とスイッチング素子のスイッチング動作に係るノイズの周波数とを考慮して定める。【選択図】  図３
2007159201.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力されるデジタル制御信号に基づいて設定出力電圧を変化させることが可能な電源装置であって、
前記デジタル制御信号を入力する時定数回路と、
前記時定数回路によって歪んだデジタル制御信号を入力するＤ／Ａコンバータと、
前記Ｄ／Ａコンバータから出力される電圧値を閾値として前記出力電圧値を比較するコンパレータと、
前記コンパレータからの比較結果によりパルス幅変調を行なうコントローラと、
前記コントローラによりパルス幅変調された制御信号によりオンオフし、入力電圧を前記設定出力電圧に変換して出力するスイッチング素子とを有し、
前記時定数回路と前記Ｄ／Ａコンバータと前記コンパレータと前記コントローラと前記スイッチング素子とは同一基板上に実装され、
前記時定数回路の時定数は、前記デジタル制御信号の周期と前記スイッチング素子のスイッチング動作に係るスイッチングノイズの周波数とを考慮して定められることを特徴とする電源装置。
【請求項２】
前記スイッチング素子はＭＯＳ−ＦＥＴであることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記デジタル制御信号はシリアル転送され、クロック信号とラッチ信号とデジタルデータ信号とを含み、
前記時定数回路の時定数は前記クロック信号の周期を考慮して定められることを特徴とする請求項１又は２に記載の電源装置。
【請求項４】
前記時定数回路は、前記デジタル制御信号の入力端子近傍に配置されることを特徴とする請求項１乃至３のいずれかに記載の電源装置。
【請求項５】
前記時定数（τ）の上限値は、
前記クロック信号の１周期を正弦波の周期とした周波数（ｆCLK）をカットオフ周波数として、
τ＜１／２πｆCLK
を満たし、
前記時定数（τ）の下限値は、
前記スイッチング動作に伴い発生するノイズ成分の正の最大値をＡｎとし、前記コンパレータの閾値をＶTH(Logic)とし、この時のノイズ周波数をｆNoiseとしたとき
τ＞√｛（Ａｎ／ＶTH(Logic)）2−１｝／２πｆNoise
を満たすことを特徴とする請求項２に記載の電源装置。
【請求項６】
前記電源装置はＤＣ／ＤＣコンバータであることを特徴とする請求項１乃至５のいずれかに記載の電源装置。
【請求項７】
請求項１乃至６のいずれかに記載の電源装置を記録ヘッドに電力を供給するために用いた記録装置であって、
前記電源装置を内蔵するとともに、前記記録ヘッドを搭載して往復移動するキャリッジと、
前記デジタル制御信号を生成する生成手段と、
前記生成手段と前記キャリッジとを接続し、前記デジタル制御信号と、前記記録ヘッドに対する記録信号とを転送する信号線と内蔵するフレキシブルフラットケーブルとを有することを特徴とする記録装置。
【請求項８】
前記記録ヘッドはインクジェット記録ヘッドであることを特徴とする請求項７に記載の記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置及び該電源装置を備える記録装置に関し、特に、例えば、ＤＣ／ＤＣコンバータのような電源装置を内部に備えるインクジェット記録装置に関する。
【背景技術】
【０００２】
従来より、外部から入力されるデジタル制御信号によって出力電圧値を可変するＤＣ／ＤＣコンバータが知られている（例えば、特許文献１参照）。
【０００３】
図７は従来のＤＣ／ＤＣコンバータの構成例を示すブロック図である。
【０００４】
図７によれば、デジタル／アナログコンバータ（以下、Ｄ／Ａコンバータ）７１５の出力を、ＤＣ／ＤＣコンバータのエラーアンプ（コンパレータ）７０６の基準電圧として使用して、ＤＣ／ＤＣコンバータの出力電圧と比較する。そして、その比較結果を制御回路（ＣＮＴＬ）７０５により、フィードバックをかけて出力電圧を安定化する。
【０００５】
なお、図７において、７０１は電圧入力端子、７０３はスイッチ、７０４はダイオード、７０９は入力側ローパスフィルタ（ＬＰＦ）、７１０は出力側ＬＰＦ、７１２は電圧出力端子、７１６はデジタル制御信号入力端子である。
【０００６】
ところが、この技術により出力電圧の設定を可変するＤＣ／ＤＣコンバータは、その回路内部に、Ｄ／Ａコンバータを内蔵しているため、Ｄ／ＡコンバータにＤＣ／ＤＣコンバータ自身のスイッチングノイズが、回路基板内で回り込んで誤動作を引き起こす。その結果、設定電圧が変化してしまうといった問題が発生する。
【０００７】
従来の技術でも、Ｄ／Ａコンバータを内蔵するＤＣ／ＤＣコンバータでは、しばしば起こる問題として、このスイッチングノイズによる誤動作を防止する技術が以下に示すようにいくつか開示されている。
【０００８】
例えば、特許文献２は、同一プリント基板内にＤＣ／ＤＣコンバータを内蔵する場合の電源ノイズによる回路動作の誤動作を防止する電源配線パターンの引き回しに関して、共通インピーダンスを低減するように、所謂「一点アース」の構成を提案している。
【０００９】
特許文献３は、アナログ部とデジタル部の回路基板を分離して特に回り込みによるノイズで誤動作を防止する技術を開示している。
【００１０】
上記の２つの例は、回路実装の工夫によるノイズ防止策の提案である。
【００１１】
また、電子回路そのものをノイズによる誤動作を防止する技術として、特許文献４は、デジタルオーディオの技術分野での所謂ＰＬＬ（フェーズド・ロック・ループ）を構成する技術を開示している。
【００１２】
また、機械接点などのチャタリングによるノイズを防止する回路として、特許文献５は積分フィルタの使用を提案している。
【特許文献１】特開平６−００６９６９号公報
【特許文献２】特開平９−０６２８１５号公報
【特許文献３】特開平７−１７０１８４号公報
【特許文献４】特開平８−０５５４２９号公報
【特許文献５】特開平８−２３７０８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献２に示される提案は、電源配線パターンの引き回しにある程度の余裕がある場合に対しては有効であるが、電源配線パターンの引き回しに大きな制約がある場合は適用することができない。例えば、インクジェット記録装置に用いる記録ヘッドを搭載するキャリッジのキャリッジ基板のように、設計上、基板の面積に大きな制限がある場合には、有効な解決策とは言えない。
【００１４】
また、特許文献３に示される提案も、回路基板の大きさに制約がある場合には適用することができない。
【００１５】
さらに、特許文献４に示される提案も回路構成が複雑となり、ＤＣ／ＤＣコンバータのコストが上昇してしまうという問題がある。また、ＰＬＬ回路を実装するためにそれなりの実装面積も必要となってしまい適用が困難である。
【００１６】
上述のように、ＤＣ／ＤＣコンバータにおけるＤ／Ａコンバータの誤動作に関わるノイズの原因はデジタル信号の伝送に伴って発生する信号ノイズである。また、特許文献２〜４において開示された技術はいずれもパソコンのマザーボードやオーディオ機器の信号処理系に適用した例であった。
【００１７】
以下、さらに、インクジェット記録装置などに適用されるＤＣ／ＤＣコンバータが抱える解決すべき課題について具体的に説明する。
【００１８】
図８はルネサス社製のＤ／Ａコンバータ（Ｍ６２３４２ＧＰ）の入力端子のオシロスコープによる電圧波形を示す図である。図８において、縦軸は電圧、横軸は時間であり、電圧軸の目盛りは電圧軸は１Ｖであり、時間軸の目盛りは１μｓとなっている。従って、図８はおよそ１０μｓのレンジの波形を表している。
【００１９】
このＤ／Ａコンバータは、シリアルデータ転送方式を採用しており、入力デジタル信号は、クロック信号（ＣＬＫ）、ラッチ信号（ＬＤ）、デジタルデータ信号（ＤＩ）の３つとなっている。
【００２０】
図８に示される観測波形は、ＤＣ／ＤＣコンバータ動作時に取得されたもので、Ｄ／Ａコンバータからの電圧設定信号のやり取りはしていない時の波形である。図示される波形には、本来ＧＮＤレベルにあるべきＣＬＫ信号、ＬＤ信号、ＤＩ信号の各端子電圧へ凡そＤＣ／ＤＣコンバータのスイッチング周波数の周期でスイッチングノイズが載っているのが観測される。そのスイッチング周波数（ｆsw）はｆsw＝２５０ｋＨｚである。
【００２１】
さて、このデジタル信号のロジック電圧は３．３Ｖになっているので、±１Ｖ程度のノイズは、ロジック電圧の閾値電圧値レベル（１．６５Ｖ）から各種のバラツキを考慮すると明らかにノイズマージンが少ない状態となっている。
【００２２】
図９はＤＣ／ＤＣコンバータがＤ／Ａコンバータからの電圧設定信号のやり取りを行っている時の波形を示した図である。図９に示す横軸（時間軸）の目盛りは１００μｓであり、図８のそれと比較してより長く取ってある。従って、図９はおよそ１ｍｓのレンジの波形を表している。
【００２３】
このため、図８に示したスイッチングノイズは、図９ではＧＮＤレベルから上下に雲のように濃淡のある幅を持った波形として観測される。
【００２４】
図９によれば、Ｔ１の区間で、Ｄ／Ａコンバータへ、３つの入力端子を通じて電圧設定のデータが書き込まれ、時刻ｔ＝Ｔ２でＤＣ／ＤＣコンバータが起動して、出力電圧Ｖｏが立ち上がっていくのが観測される。
【００２５】
図１０は電圧設定タイミング時のＤ／Ａコンバータの出力値とＤＣ／ＤＣコンバータの出力値（Ｖｏ）との関係を示した図である。
【００２６】
図１０において、（ａ）はＤＣ／ＤＣコンバータに誤動作が発生していない時の波形であり、（ｂ）は誤動作が発生した時の波形である。
【００２７】
図１０に示すように、Ｄ／Ａコンバータの出力が確定後に、ＤＣ／ＤＣコンバータ動作の開始に伴って、出力電圧値（Ｖｏ）が上昇していくのが観測される。一方、これと同じタイミングで、ＣＬＫ信号とＬＤ信号にスイッチングノイズが重畳される様子が観測できる。
【００２８】
特に、図１０（ｂ）には、ＣＬＫ信号とＬＤ信号にスイッチングノイズが重畳される時刻ｔ＝Ｔ３では、Ｄ／Ａコンバータの出力がＧＮＤレベルに落ちていることが観測されている。図８に関連して、スイッチイングノイズが重畳するとノイズマージンが少なくなると述べたが、図１０（ｂ）に示す例では、ＤＣ／ＤＣコンバータで実際に誤動作が発生する。
【００２９】
この設定では、ＤＣ／ＤＣコンバータの制御が負論理となっているため、ＤＣ／ＤＣコンバータの出力電圧設定が最高電圧となるように制御がかかり、出力電圧（Ｖｏ）の立ち上がりの曲線の傾きが急になることが見て取れる。
【００３０】
また、図１０（ａ）と図１０（ｂ）とを比較すると、図１０（ｂ）における時刻ｔ＝Ｔ３近傍で、ＤＣ／ＤＣコンバータの起動に伴うＣＬＫ信号とＬＤ信号の入力端子のＧＮＤレベルノイズが大きくなっているのも観測されている。
【００３１】
以上説明した実際の動作波形から推察されるように、例えば、インクジェット記録装置（以下、記録装置）のキャリッジ基板上に実装したＤＣ／ＤＣコンバータは、実装面積上の制約が大きく、その動作波形は極めてノイズの影響を受けやすい。
【００３２】
即ち、ＤＣ／ＤＣコンバータのスイッチング動作に伴って発生するスイッチングノイズが通常のデジタル信号伝送に伴って発生するノイズレベルよりも大きいために、Ｄ／Ａコンバータの誤動作を引き起こし、出力電圧の設定値を変えてしまう場合がある。
【００３３】
従って、記録装置のキャリッジ基板のように実装面積の制約が厳しいプリント回路基板上に外部からの入力デジタル制御信号に従って出力電圧を可変設定するＤ／Ａコンバータを実装する構成を採用したＤＣ／ＤＣコンバータには従来技術の適用が困難である。
【００３４】
一方、ノイズ除去に対する一般的な解決手段として、τ＝ＣＲの時定数をもつ積分回路を用いることが広く知られている。そのため、ＤＣ／ＤＣコンバータのコンパレータにはノイズの影響をなくすためにヒステリシス特性を持ったコンパレータが用いられる。
【００３５】
例えば、特許文献５に開示される方法は、機械式接点のチャタリングを防止するには有効な方法である。しかし、特許文献５において用いられる機械式接点のチャタリングは、１／１０００秒オーダのもので、ここで問題としている時定数とは桁が異なる。その積分回路は時定数の値によって現れる機能は異なり、引用文献５にはその時定数の決定方法に関する詳細な開示はない。
【００３６】
本発明は上記従来例に鑑みてなされたものであり、信頼性が高く、安価で安定した電源供給が可能な小型化に適した電源装置及びその装置を用いた記録装置を提供することを目的としている。
【課題を解決するための手段】
【００３７】
上記目的を達成するために本発明の電源装置は、以下のような構成からなる。
【００３８】
即ち、外部から入力されるデジタル制御信号に基づいて設定出力電圧を変化させることが可能な電源装置であって、前記デジタル制御信号を入力する時定数回路と、前記時定数回路によって歪んだデジタル制御信号を入力するＤ／Ａコンバータと、前記Ｄ／Ａコンバータから出力される電圧値を閾値として前記出力電圧値を比較するコンパレータと、前記コンパレータからの比較結果によりパルス幅変調を行なうコントローラと、前記コントローラによりパルス幅変調された制御信号によりオンオフし、入力電圧を前記設定出力電圧に変換して出力するスイッチング素子とを有し、前記時定数回路と前記Ｄ／Ａコンバータと前記コンパレータと前記コントローラと前記スイッチング素子とは同一基板上に実装され、前記時定数回路の時定数は、前記デジタル制御信号の周期と前記スイッチング素子のスイッチング動作に係るスイッチングノイズの周波数とを考慮して定められることを特徴とする。
【００３９】
なお、前記スイッチング素子はＭＯＳ−ＦＥＴである。
【００４０】
また、前記デジタル制御信号はシリアル転送され、クロック信号とラッチ信号とデジタルデータ信号とを含むものである。この場合、前記時定数回路の時定数はクロック信号の周期を考慮して定められる。
【００４１】
さらに、前記時定数回路は、デジタル制御信号の入力端子近傍に配置されることが望ましい。
【００４２】
さて、前記時定数（τ）の上限値は、クロック信号の１周期を正弦波の周期とした周波数（ｆCLK）をカットオフ周波数として、τ＜１／２πｆCLKを満たすと良い。一方、その下限値は、スイッチング動作に伴い発生するノイズ成分の正の最大値をＡｎとし、コンパレータの閾値をＶTH(Logic)とし、この時のノイズ周波数をｆNoiseとしたとき、τ＞√｛（Ａｎ／ＶTH(Logic)）2−１｝／２πｆNoiseを満たすと良い。
【００４３】
上記構成の電源装置はＤＣ／ＤＣコンバータの形態をとることが望ましい。
【００４４】
また他の発明によれば、上記構成の電源装置を記録ヘッドに電力を供給するために用いた記録装置であって、前記電源装置を内蔵するとともに、前記記録ヘッドを搭載して往復移動するキャリッジと、前記デジタル制御信号を生成する生成手段と、前記生成手段と前記キャリッジとを接続し、前記デジタル制御信号と、前記記録ヘッドに対する記録信号とを転送する信号線と内蔵するフレキシブルフラットケーブルとを有することを特徴とする記録装置を備える。
【００４５】
なお、前記記録ヘッドはインクジェット記録ヘッドであることが望ましい。
【発明の効果】
【００４６】
従って本発明によれば、安価で、簡単でかつ小型化に適した回路構成で、スイッチング動作に伴うノイズにより引き起こされるＤ／Ａコンバータによる電圧設定エラーが発生することを防止できるという効果がある。
【００４７】
これにより、安定した電力を供給し、安定した記録動作を行なう記録装置を提供することができる。
また本出願に係わる第２の発明によれば、この発明を用いたこのＤＣ／ＤＣコンバータ
【発明を実施するための最良の形態】
【００４８】
以下添付図面を参照して本発明の好適な実施例について、さらに具体的かつ詳細に説明する。
【００４９】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみを表すものではない。これに加えて、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００５０】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００５１】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきものである。即ち、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００５２】
またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００５３】
＜インクジェット記録装置の説明（図１）＞
図１は本発明の代表的な実施例であるインクジェット記録装置１の構成の概要を示す外観斜視図である。
【００５４】
図１に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド３をキャリッジ２に搭載している。キャリッジ２には、キャリッジモータＭ１によって発生する駆動力を伝達機構４より伝え、キャリッジ２を矢印Ａ方向に往復移動させる。記録時には、例えば、記録紙などの記録媒体Ｐを給紙機構５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００５５】
また、記録ヘッド３の状態を良好に維持するためにキャリッジ２を回復装置１０の位置まで移動させ、間欠的に記録ヘッド３の吐出回復処理を行う。
【００５６】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクカートリッジ６を装着する。インクカートリッジ６はキャリッジ２に対して着脱自在になっている。
【００５７】
図１に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００５８】
さて、キャリッジ２と記録ヘッド３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施例の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用している。このため、記録ヘッド３には熱エネルギーを発生するために電気熱変換体を備えている。その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００５９】
図１に示されているように、キャリッジ２はキャリッジモータＭ１の駆動力を伝達する伝達機構４の駆動ベルト７の一部に連結されており、ガイドシャフト１３に沿って矢印Ａ方向に摺動自在に案内支持されるようになっている。従って、キャリッジ２は、キャリッジモータＭ１の正転及び逆転によってガイドシャフト１３に沿って往復移動する。また、キャリッジ２の移動方向（矢印Ａ方向）に沿ってキャリッジ２の絶対位置を示すためのスケール８が備えられている。この実施例では、スケール８は透明なＰＥＴフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ９に固着され、他方は板バネ（不図示）で支持されている。
【００６０】
また、記録装置１には、記録ヘッド３の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられている。そして、キャリッジモータＭ１の駆動力によって記録ヘッド３を搭載したキャリッジ２が往復移動されると同時に、記録ヘッド３に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Ｐの全幅にわたって記録が行われる。
【００６１】
さらに、図１において、１４は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動される搬送ローラ、１５はバネ（不図示）により記録媒体Ｐを搬送ローラ１４に当接するピンチローラである。また、１６はピンチローラ１５を回転自在に支持するピンチローラホルダ、１７は搬送ローラ１４の一端に固着された搬送ローラギアである。そして、搬送ローラギア１７に中間ギア（不図示）を介して伝達された搬送モータＭ２の回転により、搬送ローラ１４が駆動される。
【００６２】
またさらに、２０は記録ヘッド３によって画像が形成された記録媒体Ｐを記録装置外ヘ排出するための排出ローラであり、搬送モータＭ２の回転が伝達されることで駆動されるようになっている。なお、排出ローラ２０は記録媒体Ｐをバネ（不図示）により圧接する拍車ローラ（不図示）により当接する。２２は拍車ローラを回転自在に支持する拍車ホルダである。
【００６３】
またさらに、記録装置１には、記録ヘッド３を搭載するキャリッジ２の記録動作のための往復運動の範囲外（記録領域外）の所望位置（例えば、ホームポジションに対応する位置）に、記録ヘッド３の吐出不良を回復するための回復装置１０が配設されている。
【００６４】
回復装置１０は、記録ヘッド３の吐出口面をキャッピングするキャッピング機構１１と記録ヘッド３の吐出口面をクリーニングするワイピング機構１２を備えている。そして、キャッピング機構１１による吐出口面のキャッピングに連動して回復装置内の吸引手段（吸引ポンプ等）により吐出口からインクを強制的に排出させ、記録ヘッド３のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理を行う。
【００６５】
また、非記録動作時等には、記録ヘッド３の吐出口面をキャッピング機構１１によるキャッピングすることによって、記録ヘッド３を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構１２はキャッピング機構１１の近傍に配され、記録ヘッド３の吐出口面に付着したインク液滴を拭き取るようになっている。
【００６６】
これらキャッピング機構１１及びワイピング機構１２により、記録ヘッド３のインク吐出状態を正常に保つことが可能となっている。
【００６７】
＜インクジェット記録装置の制御構成（図２）＞
図２は図１に示した記録装置の制御構成を示すブロック図である。
【００６８】
図２に示すように、コントローラ６００は、ＭＰＵ６０１、特殊用途集積回路（ＡＳＩＣ）６０３、インタフェース６１１、モータドライバ６４０などで構成される。ここで、ＭＰＵ６０１には記録制御シーケンスに対応したプログラム、所要のテーブル、その他の固定データを格納するＲＯＭ（不図示）が接続され、このプログラムをＲＡＭ（不図示）上に読み出して実行する。また、そのＲＡＭは画像データの展開領域などとしても用いられる。ＡＳＩＣ６０３は、所定の画像処理を実行するとともに、キャリッジモータＭ１の制御、搬送モータＭ２の制御、及び、記録ヘッド３の制御のための制御信号を生成する。
【００６９】
また、図２において、ホスト装置と総称される画像データの供給源となるコンピュータ（或いは、画像読取り用のリーダやデジタルカメラなど）からはインタフェース（Ｉ／Ｆ）６１１を介して画像データ、コマンド、ステータス信号等を送受信する。
【００７０】
さらに、６３０は装置状態を検出するためのセンサ群であり、フォトカプラなどのホームポジションｈを検出するための位置センサや記録装置の適宜の箇所に設けられ環境温度を検出するために用いられる温度センサ等から構成される。
【００７１】
さらに、キャリッジ２を矢印Ａ方向に往復走査させるためのキャリッジモータＭ１と記録媒体Ｐを搬送するための搬送モータＭ２はモータドライバ６４０により駆動される。またさらに、キャリッジ２に実装されるキャリッジプリント基板６４４は、記録ヘッド３を記録装置と電気的に接続して、記録装置から電力供給を行い画像信号と制御信号とを転送する。
【００７２】
なお、記録装置を動作させる全ての電力は電源ユニット６５０から供給される。
【００７３】
またさらに、図中、太線で記載されたところは、複数の信号線でやり取りされる線である。
【００７４】
さて、キャリッジプリント基板６４４はＤＣ／ＤＣコンバータ３１と、記録ヘッド３の記録位置情報を検出するリニアエンコーダなどのセンサ部３２とを実装している。
【００７５】
記録装置１とキャリッジ２とはフレキシブルフラットケーブル（以下、ＦＦＣ）２０で接続されている。電気的には、ＦＦＣ２０はキャリッジプリント基板６４４とコントローラ６００とを接続するものであり、配線の集合体である。
【００７６】
２０−１はＦＦＣ２０の配線の一部でコントローラ６００から送出される、ＤＣ／ＤＣコンバータ３１の出力電圧設定デジタルデータ（ＣＬＫ信号、ＬＤ信号、ＤＩ信号）を伝送する複数の配線を表している。また、２０−２は、複数の配線２０−１以外のＤＣ／ＤＣコンバータ３１のオン／オフ制御信号や出力電圧のモニタ信号やステイタス信号などの信号線群である。
【００７７】
＜ＤＣ／ＤＣコンバータの構成（図３）＞
図３はＤＣ／ＤＣコンバータ３１の詳細な構成を示すブロック図である。
【００７８】
図３において、１００はＭＯＳＦＥＴ、１０１はＤＣ／ＤＣコンバータ３１の電源制御を行うＩＣである。電源制御ＩＣ１０１にはＰＷＭコントローラ１０２とエラーアンプ（コンパレータ）１０３を含んでいる。
【００７９】
また、１０４は外部からの電圧設定デジタルデータ信号からＤＣ／ＤＣコンバータ３１の基準電圧を生成するＤ／Ａコンバータである。
【００８０】
さらに、１０５はインダクタ、１０６は整流ダイオード、１０７は平滑用の電解コンデンサ、１０８と１０９は各々ＤＣ／ＤＣコンバータ３１の出力電圧値を検出する分圧抵抗である。
【００８１】
ＤＣ／ＤＣコンバータ３１が実装されるプリント配線基板がキャリッジプリント基板６４４のように面積的な制約が大きい場合、電源系配線（特にＧＮＤ配線）には細心の注意を払う必要がある。このため、この実施例ではＤ／Ａコンバータ１０４のＧＮＤとＤ／Ａコンバータ１０４に電力を供給するレギュレータ１１２のＧＮＤをＤＣ／ＤＣコンバータ３１の電解コンデンサ１０７のマイナス（−）端子の可能な限り近傍から分岐して取るように配線する。さらに、Ｄ／Ａコンバータ１０４のデジタル信号入力のＬＧＮＤはＤ／Ａコンバータ１０４のＧＮＤ端子から取るように接続する。
【００８２】
なお、１１０は抵抗、コンデンサ、及びコンパレータから構成される積分時定数回路であり、この部分の動作は、図４を参照して後で説明する。
【００８３】
１１１はＤ／Ａコンバータ１０４用のデカップリングコンデンサ、１１３はＤＣ／ＤＣコンバータ３１の入力側の電解コンデンサである。
【００８４】
実際の回路には、Ｄ／Ａコンバータ１０４の出力とエラーアンプ１０３の入力＋端子との間には、エラーアンプ１０３の入力電流の影響を無くすための抵抗やノイズ除去コンデンサが備えられる。加えて、エラーアンプ１０３の位相補償用の抵抗やコンデンサも構成要素として備えられるが、図面が煩雑になるのと、これらの構成要素は本発明に直接は関係しないため図からは省略する。また、ＤＣ／ＤＣコンバータ３１の電源制御ＩＣ１０１とレギュレータ１１２用のデカップリングコンデンサも同様に省略している。実際の回路では、このコンデンサがこれら２つのＩＣの可能な限り近傍の電源端子とＧＮＤ端子間に接続されている。
【００８５】
この実施例のＤＣ／ＤＣコンバータ３１はバック型コンバータと呼ばれ、ＭＯＳＦＥＴ１００をスイッチングすることにより、入力電圧（Ｖｉ）より低い出力電圧（Ｖｏ）を供給することができる。
【００８６】
次に、以上の構成において、外部からの電圧設定デジタル信号に従ってＤＣ／ＤＣコンバータ３１の出力電圧設定が変化する動作を簡単に説明する。
【００８７】
（１）まず、ＭＯＳＦＥＴ１００がオンをすると、インダクタ１０５に電流が流れて、平滑用電解コンデンサ１０７を充電する。
【００８８】
（２）出力電圧（Ｖｏ）が上昇し、抵抗１０８と１０９により検出される分圧出力の電圧値も上昇する。
【００８９】
（３）この電圧をエラーアンプ（コンパレータ）１０３が予めＤ／Ａコンバータ１０４で設定した電圧と比較する。その比較結果、分圧がその設定電圧より大きくなった場合には、ＰＷＭコントローラ１０２にＭＯＳＦＥＴ１００をオフする信号を送出し、ＭＯＳＦＥＴ１０２はオフする。
【００９０】
（４）このとき、インダクタ１０５は、今まで流れていた電流を維持するように、誘導起電力を発生させ、整流ダイオード１０６のカソード側がＧＮＤ電位より下がる。
【００９１】
（５）すると整流ダイオード１０６がオンをして、インダクタ１０５は、オン時間に蓄積したエネルギーを放出しながら、負荷（不図示）に電流を放出する。
【００９２】
（６）このとき、平滑用電解コンデンサ１０７も負荷にエネルギーを供給するため、平滑用電解コンデンサ１０７の端子電圧（即ち、出力電圧（Ｖｏ））は下がる。この状態は、抵抗１０８と１０９により検出された分圧出力の電圧値が予めＤ／Ａコンバータ１０４に設定した電圧と比較して小さくなるまで続く。
【００９３】
（７）抵抗１０８と１０９により検出された分圧出力の電圧値が小さくなると、エラーアンプ１０３からＰＷＭコントローラ１０２にＭＯＳＦＥＴ１００をオンする信号を送出し、ＭＯＳＦＥＴ１０２は再びオンする。
【００９４】
以上、（１）〜（７）の動作を繰り返すことにより、ＰＷＭコントローラ１００は出力電圧（Ｖｏ）をＤ／Ａコンバータ１０４で設定された電圧で維持できるように、エラーアンプ１０３からのオンオフ信号の時間を制御する。これにより、出力電圧（Ｖｏ）を安定化させる。なお、このような制御はＰＷＭ制御と呼ばれている。
【００９５】
今度は、一度出力電圧が安定化した状態で、コントローラ６００からＤ／Ａコンバータ１０４へ出力電圧設定デジタルデータ（ＣＬＫ、ＬＤ、ＤＩ信号）が送出されてくる。
【００９６】
このデータにより、エラーアンプ１０３の入力（＋）端子に与えている基準電圧が変化する。
【００９７】
すると、このときに抵抗１０８と１０９により検出された分圧の出力電圧（Ｖｏ）と比較して、基準電圧が高い場合はＭＯＳＦＥＴ１００をオフにし、低い場合はＭＯＳＦＥＴ１００をオンにするようにＰＷＭコントローラ１０２がパルス幅を制御する。そして、既に説明したように前述の（１）〜（７）の動作を繰り返す。これによって、出力電圧が新たに設定された出力電圧設定値になり出力電圧（Ｖｏ）は安定化する。
【００９８】
＜積分時定数回路(図４〜図６）＞
図４は、ＤＣ／ＤＣコンバータに組み込まれる積分時定数回路１１０の一部を表した回路図である。図４では、図３に示した抵抗ＲとコンデンサＣとコンパレータ２０１とから構成されている積分時定数回路１１０の１つを抜き出している。
【００９９】
この部分は、抵抗ＲとコンデンサＣの積で与えられる時定数τを持つ積分回路として動作する。
【０１００】
図５は積分回路の動作を示す信号波形図である。
【０１０１】
図５に示すように、積分回路は入力された信号パルスの立上がりと立下りを鈍らせるように動作する。これにより、高周波信号の帯域制限をするローパスフィルタの役割を果たす。コンパレータ２０１は、電源電圧ＶＤＤの半分を閾値として、ヒステリシスを持たないことが特徴である。
【０１０２】
このように構成するのは、入力されるパルスのデューティ比を崩さないためであり、クロック信号パルスなどのデューティ比を崩すと、デジタル回路としての動作タイミングに不都合を生じるからである。
【０１０３】
なお、積分回路を特許文献５に開示した「チャタリング防止回路」のように使用する場合は、積分回路で帯域制限した入力パルスから本来の長いパルスの状態を取り出すのが目的であるため、エッジタイミング情報は不要である。
【０１０４】
従って幅の短いパルスは、ヒステリシスの範囲内に振幅制限するように時定数を決定し、次段に繋がるバッファ回路の入力はヒステリシスコンパレータを用いるのである。
【０１０５】
この実施例では、ヒステリシスコンパレータを用いるとパルスデューティ比が崩れ、エッジタイミング情報が失われてしまうので使用しない。
【０１０６】
さて従来技術で説明した図８〜図１０から理解できるように、Ｄ／Ａコンバータのロジックレベルが本来ローレベルでなければならないタイミングでＧＮＤレベルにノイズが載ると、Ｄ／Ａコンバータのロジックのハイレベルを検知する閾値電圧を超えてしまう。これが誤動作の原因となる。このため、Ｄ／Ａコンバータに入力される出力電圧設定デジタルデータ（ＣＬＫ信号、ＬＤ信号、ＤＩ信号）が異なったタイミングでロジックし、所定の電圧設定データではないアナログ値が出力されてしまう。
【０１０７】
このような問題を解決するために、この実施例では、図４に示すようなＣＲの時定数をもつ積分回路をＣＬＫ信号、ＬＤ信号、ＤＩ信号の各入力端子に挿入する。
【０１０８】
次に、誤動作を防止するために必要十分な時定数の値をどのように決定するかについて説明する。
【０１０９】
従来は実測波形で決めた値にマージンを取ることにより、その時定数を決定していた。しかしながら、ノイズに対する耐性を強化するために単に時定数を大きな値とすると、ＤＣ／ＤＣコンバータの正しい動作に必要な信号波形が鈍ってしまう。これはＤ／Ａコンバータに必要なロジックのタイミングを維持できなくなることにつながり、誤動作や動作不良の原因となる。
【０１１０】
また時定数の下限を決定することは更に難しい。従来は、実験で使用したサンプルのＤＣ／ＤＣコンバータを評価した結果に基づいた値でノイズマージンを決めていた。このため、いくつかのサンプルを評価して、統計的な処理によりその値を決めなくてはならず、これには必ずサンプリング数に基づく危険率が含まれることになる。
【０１１１】
このような問題点を踏まえて、この実施例では、時定数の上限と下限値とを求める。これにより、その範囲内での時定数を設定すれば、確実にＤＣ／ＤＣコンバータの誤動作の少なくすることが可能となる。
【０１１２】
以下にその時定数の上限値と下限値決定手順を示す。
【０１１３】
(１) 時定数τの上限値（τMAX）の決定
上限値を決定するには、パルスをどこまで鈍らせることが可能かを考慮する。
【０１１４】
図５（ｂ）は時定数を上限値とした時の波形を示している。上限値とはノイズマージンを出来るだけ確保しつつ、パルス波形を鈍らせても、元のパルスの波高値振幅が維持できる値である。これは、Ｄ／Ａコンバータ１０４のクロックパルス信号の１周期（バースト状の場合は、連続部）を正弦波の周期とした周波数をｆCLKと定義して、ｆCLKが、ちょうどカットオフ周波数となる時定数を上限とすることにより求められる。図５（ｂ）では、細い実線の正弦波形がｆCLKに相当する。
【０１１５】
即ち、次式を満たす条件とする。
【０１１６】
τMAX＝１／２πｆCLK
このＣＲの時定数値で鈍らせたパルスが図５（ｂ）の太い線で表したものであり、元のパルスの波高値振幅がほぼ維持ができていることが分かる。
【０１１７】
この後、コンパレータ２０１において、ロジック信号のハイレベルの閾値を、パルスの波高値の１／２の値に設定すれば、元のクロック信号のパルス波形が持つ情報のうち、デューティ関係は再生することが可能となる。その結果、時間Ｔｄだけ遅延しただけの波形を得ることが可能となる。
【０１１８】
そこで、図３に示すように、Ｄ／Ａコンバータ１０４の出力電圧設定デジタルデータ（ＣＬＫ信号、ＬＤ信号、ＤＩ信号）の全てを同様の時定数で鈍らせれば、遅延時間Ｔｄ分は相殺することが出来る。ＤＣ／ＤＣコンバータ３１の電圧設定タイミングに対しては、この遅延時間（Ｔｄ）は十分に小さいので影響がない。
【０１１９】
(２) 時定数τの下限値（τMIN）の決定
下限値の決定に当たってはノイズ成分を何処まで小さくすればロジックの誤動作を無くせるかを考える必要がある。
【０１２０】
一般論で考えると、ノイズ成分の周波数が特定できないため、この数値を決めるのは困難である。従って、従来はケースバイケースで対応していた。即ち、上述の述べたように、幾つかのサンプルを選別し、実際に実験値を求め、その値の範囲を統計的な処理で決定していた。ＤＣ／ＤＣコンバータを量産した場合、異なったロットの部品が入って当初統計的な処理で考えていたよりもノイズ分布がずれるなどにより問題を引き起こすことがあった。
【０１２１】
そこで、この実施例では問題点をもう一度分析した。
【０１２２】
図１０を参照して説明したように、ＤＣ／ＤＣコンバータの誤動作の原因は、出力電圧設定デジタルデータに載ったノイズ成分により本来ローレベルでなければならない区間でロジック信号をハイレベルにしてしまうことである。
【０１２３】
問題の分析に当たり注目したのは、図８に示したように、ＤＣ／ＤＣコンバータの動作に伴って発生するスイッチングノイズである。このノイズ波形はオシロスコープの測定から求められる。ここで、ノイズ波形の最初に現れる一番振幅の大きい周波数成分の１周期分に注目する。
【０１２４】
図８では４００ｎｓの周期を持つ正弦波の成分が観測できる。
【０１２５】
実際には、正弦波の歪が見られるが、この成分はフーリエ級数展開すれば（即ち、スペクトラムアナライザで観測すれば）、必ず基本波の整数倍の高調波成分として現れその振幅は基本波より小さくなる。従って、このノイズ波形の最初に現れる一番振幅の大きい周波数成分を正弦波と見立てた周波数を、ｆNoiseと定義する。
【０１２６】
図８に示した例では、ｆNoise＝１／４００〔ｎｓ〕＝２．５〔ＭＨｚ〕である。
【０１２７】
次に最悪状態（誤動作が発生）におけるノイズ成分のＧＮＤを基準とした正の最大値をＡｎと定義する。そして、図１０（ｂ）から誤動作が発生した時の数値を見ると、Ａｎ＝２．５〔Ｖ〕であった。
【０１２８】
さて、コンパレータ２０１の論理閾値をＶTH(Logic)と定義する。
【０１２９】
この実施例では、ロジック信号を３．３Ｖとしているので、閾値はその半分の１．６５Ｖとなる。すると、誤動作が発生しない条件は、式（１）で与えられる。
【０１３０】
ＶTH(Logic)  ＞  Ａｎ        ……（１）
ところが、実際は、ＶTH(Logic)＜Ａｎであるにも係らず誤動作を引き起こしていることがある。
【０１３１】
そこで、減衰率（Ｋｄ：Ｋｄ≦１）を考える。
【０１３２】
すると誤動作が発生しない条件は、式（２）のようになる。
【０１３３】
ＶTH(Logic)  ＞  Ｋｄ×Ａｎ  ……（２）
即ち、Ｋｄ＜ＶTH(Logic)／Ａｎとなれば良いことが分かる。
【０１３４】
このとき、Ｋｄ（MAX)は、Ｋｄ(MAX)＝ＶTH(Logic)／Ａｎで与えられる。
【０１３５】
減衰率（Ｋｄ）は、積分フィルタの場合、インピーダンスの分圧で与えられるので、式（３）のように表される。
【０１３６】
Ｋｄ(MAX)＝ＶTH(Logic)／Ａｎ
＝（１／ωＣ）／√｛Ｒ2＋（１／ωＣ）2｝……（３）
ここで、ω＝２π×ｆNoise、Ｒ×Ｃ＝τとして、τについて整理すると求めるべき時定数の下限値（τMIN）は、式（４）のようになる。
【０１３７】
τMIN＝√｛（Ａｎ／ＶTH(Logic)）2−１｝／２πｆNoise  ……  （４）
以上説明したようにこの実施例では、ＤＣ／ＤＣコンバータのスイッチング動作に起因するノイズ成分がＤ／Ａコンバータの誤動作の原因であると判断し、ＤＣ／ＤＣコンバータが実装されるキャリッジプリント基板内で用いる積分回路の時定数を決定している。即ち、その積分回路の時定数の最小値は、そのノイズ成分が最大レベルで、なおかつ周波数的には一番低い低周波成分であることとを利用して決定する。一方、その最大値は、デジタル伝送としてパルスを何処まで帯域制限できるかについて考察して、ノイズマージンを広く取れる数値を明らかにして決定している。
【０１３８】
この数式に基づいて条件を以下のように定めて電気回路シミュレータを用いてシミュレーションを行った結果、求めた時定数が下限値の時のパルス応答は図５（ａ）に示すようになり、上限値の時のパルス応答は図５（ｂ）に示すようになる。
【０１３９】
シミュレーション条件
クロック周波数：        ｆCLK  ＝１ＭＨｚ
ノイズ周波数：          ｆNoise＝２．５ＭＨｚ
ロジック閾値レベル：    ＶTH（Logic)＝１．６５Ｖ
ノイズの正の最大振幅：  Ａｎ＝２．５Ｖ 
なお、図５における時間軸の目盛りは、２００ｎｓである。
【０１４０】
図６はシミュレーション結果を示す信号波形図である。
【０１４１】
図６において、太線で表された振幅の小さい正弦波は、積分回路通過後のノイズ成分相当波形である。また、このシミュレーションでは、抵抗Ｒ＝３６２．５Ω、コンデンサＣ＝２００ｐＦ、下限の時定数τMIN＝７２．５〔ｎｓ〕としている。
【０１４２】
このシミュレーション結果から、実際のＤＣ／ＤＣコンバータにおいては、この値より大きな時定数τが採用される。また、シミュレーション条件であるノイズ周波数２．５ＭＨｚより実際に発生するノイズ成分は、高い周波数で、かつ振幅の小さいすべてとなるので、ロジック信号のハイレベルの閾値以下にノイズレベルを確実に押さえることが可能となる。
【０１４３】
また、Ｄ／ＡコンバータのＣＬＫ信号、ＬＤ信号、ＤＩ信号の入力端子の全てに、同じ時定数を持つ積分回路を用いたのは、コンパレータで波形整形した際に、３つの入力信号のタイミング変化をそろえるという意図があるからである。なお、３つの信号のタイミング変化が厳しくない場合は、この値をそろえなくとも良い。
【０１４４】
なお、以上の実施例では、説明を分かりやすくするために前段の回路の出力インピーダンスはゼロ、次段の回路の入力インピーダンスは無限大として説明したが、実際の回路に適用する場合は、その影響を考慮した抵抗値とコンデンサの容量値とする必要がある。
【０１４５】
また、以上の実施例ではＣＲ積分回路を用いて説明したが、式（５）で表すように、時定数τが等しいインダクタと抵抗で置換することも可能である。
【０１４６】
τ＝ＣＲ＝Ｌ／Ｒ  ……  （５）
以上説明したように、従来技術ではどのノイズ成分が誤動作の原因になっているか特定ができなかったため、積分回路の設計値を実験によって決めなければならず、実験時に現れなかったノイズ成分に対しては、誤動作を引き起こす可能性が否定できなかった。
【０１４７】
しかしながら、以上説明した実施例ではＤ／Ａコンバータの誤動作の原因がＤＣ／ＤＣコンバータの動作に起因するノイズ成分であることを特定し、そのノイズ成分を考慮して積分回路の時定数の最低値を決定した。一方、その最大値は、デジタル伝送としてパルスを何処まで帯域制限できるかについて考察し、ノイズマージンを広く取れる数値を明らかにして決定した。このようにして決定した最大値と最低値に基づいて積分回路の時定数を定めることによりＤＣ／ＤＣコンバータがノイズに対しても安定的な動作を実現できる。
【０１４８】
また、ＤＣ／ＤＣコンバータのスイッチングノイズの周波数成分が明らかになったので、Ｄ／Ａコンバータの動作クロックをぎりぎりまで上げた場合の時定数マージンとノイズ除去のマージンも明らかにすることが出来る。
【０１４９】
ここで、再び図２に戻って、以上説明したＤＣ／ＤＣコンバータを用いた記録装置の動作について説明する。
【０１５０】
あるタイミングでコントローラ６００から記録ヘッド３へ供給する電圧を変更するために、ＤＣ／ＤＣコンバータ３１に実装されているＤ／Ａコンバータ１０４へＦＦＣ２０の配線２０−１を介して出力電圧設定デジタルデータが送出される場合を考える。
【０１５１】
この場合、ＤＣ／ＤＣコンバータ３１は、このデジタルデータに基づいて、上述のように出力電圧設定の変更を行う。これにより、記録ヘッド３は、新しく設定された電圧で記録動作を行うのである。
【０１５２】
シリアルタイプの記録装置は記録のために記録媒体の上を図１に示すように矢印Ａ方向にキャリッジ２を何度も往復させながら記録媒体を搬送する。ＦＦＣ２０は記録装置の機種にもよるが、通常５０〜８０ｃｍ程度の長さがあり、ＤＣ／ＤＣコンバータ３１の電圧設定信号送出線２０−１は、長く引き伸ばされている。加えて、インクの色に対応した各色成分の画像信号も記録ヘッド３に伝送しなくてはならずＦＦＣ２０の配線を通すことの出来る信号線数も制限がある。従って、自ずとＦＦＣ２０の配線の太さも制限され、配線インピーダンスは高くなりノイズの影響を受けやすくなる。
【０１５３】
しかしながら、この実施例では上述のようなＤＣ／ＤＣコンバータ３１を用いているため、ノイズに強く出力電圧設定に誤動作がない。従って、安定した電力を記録ヘッド３に供給できるため、安定した記録が可能となる。
【０１５４】
また、この実施例によれば、記録装置が記録動作中に記録ヘッドの電圧の設定を変更した場合にも以下の理由で安定した記録動作が実現できる。
【０１５５】
記録動作中には、記録装置のＡＳＩＣ６０３やＭＰＵ６０１で実行される画像処理動作やコントロール６００で行われる数々の制御信号のやり取りに伴って発生するデジタルノイズが増加する。しかしながら、これらのノイズは、ＤＣ／ＤＣコンバータのスイッチング動作に伴うノイズ成分よりそのレベルが小さく、かつ周波数も高い成分となるため、上述した時定数をもつ積分時定数回路１１０により十分押さえられる。
【０１５６】
さらには、既に述べたように記録装置の記録動作のためには記録媒体上をキャリッジが何度も往復しながら記録媒体を搬送する構造となっているため、その構造上、ＦＦＣケーブルがノイズの放射アンテナとして作用する。しかしながら、以上説明した実施例のＤ／Ａコンバータの制御信号の高調波成分が、時定数回路１１０で押さえられているので、ＦＦＣ２０の配線をアンテナとして放射しているノイズ成分を小さくすることができる。従って記録装置として、ＥＭＣのノイズ規格に適合しやすくなるという利点もある。
【図面の簡単な説明】
【０１５７】
【図１】本発明の代表的な実施例であるインクジェット記録装置１の構成の概要を示す外観斜視図である。
【図２】図１に示した記録装置の制御構成を示すブロック図である。
【図３】ＤＣ／ＤＣコンバータ３１の詳細な構成を示すブロック図である。
【図４】ＤＣ／ＤＣコンバータに組み込まれる積分時定数回路１１０の一部を表した回路図である。
【図５】積分回路の動作を示す信号波形図である。
【図６】シミュレーション結果を示す信号波形図である。
【図７】従来のＤＣ／ＤＣコンバータの構成例を示すブロック図である。
【図８】従来のＤ／Ａコンバータの入力端子のオシロスコープによる電圧波形を示す図である。
【図９】ＤＣ／ＤＣコンバータがＤ／Ａコンバータからの電圧設定信号のやり取りを行っている時の波形を示した図である。
【図１０】電圧設定タイミング時のＤ／Ａコンバータの出力値とＤＣ／ＤＣコンバータの出力値（Ｖｏ）との関係を示した図である。
【符号の説明】
【０１５８】
１  インクジェット記録装置
３  記録ヘッド
２０  フレキシブルフラットケーブル（ＦＦＣ）
３１  ＤＣ／ＤＣコンバータ
１００  ＭＯＳＦＥＴ
１０１  電源制御ＩＣ
１０２  ＰＷＭコントローラ
１０３  エラーアンプ（コンパレータ）
１０４  Ｄ／Ａコンバータ
１０５  インダクタ
１０６  整流ダイオード
１０７  平滑用電解コンデンサ
１０８、１０９  分圧抵抗
１１０  時定数回路
１１１  デカップリングコンデンサ
１１２  レギュレータ
２０１  コンパレータ
６４４  キャリッジプリント基板
６５０  電源ユニット
【図１】
2007159201.tif 000003
【図２】
2007159201.tif 000004
【図３】
2007159201.tif 000005
【図４】
2007159201.tif 000006
【図５】
2007159201.tif 000007
【図６】
2007159201.tif 000008
【図７】
2007159201.tif 000009
【図８】
2007159201.tif 000010
【図９】
2007159201.tif 000011
【図１０】
2007159201.tif 000012