(57)【要約】【課題】  ＨＢＴセル内での発熱均一性を保ち、かつ、高周波帯域の利得特性を向上させたバイポーラトランジスタを提供する。【解決手段】  ベースメサフィンガー（エミッタレッジ層１５、ベース層１６及びコレクタ層１７）を２本のコレクタフィンガー（コレクタ電極１３）で挟み、ベースメサフィンガー上に１本のベースフィンガー（ベース電極１２）及びその両側の２本のエミッタフィンガー（エミッタ層１４及びエミッタ電極１１）を形成した構造である。２本のエミッタフィンガーは、ベースフィンガーを基準に対称の位置に形成される。【選択図】  図１Ｂ
2007036138.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたバイポーラトランジスタであって、
１本のベースフィンガー、
前記１本のベースフィンガーを中心に対称となる位置に、前記１本のベースフィンガーと平行して配置された２本のエミッタフィンガー、及び
前記１本のベースフィンガー及び前記２本のエミッタフィンガーを挟む位置に配置された２本のコレクタフィンガーで構成される、バイポーラトランジスタ。
【請求項２】
前記２本のエミッタフィンガーの長さが、共に３０μｍ以下であることを特徴とする、請求項１に記載のバイポーラトランジスタ。
【請求項３】
前記１本のベースフィンガーの電極幅が、１μｍ以下であることを特徴とする、請求項１又は２に記載のバイポーラトランジスタ。
【請求項４】
ベース層にヘテロ接合されたエミッタ層を有するヘテロ接合バイポーラトランジスタであり、
前記１本のベースフィンガーの電極が、前記エミッタ層のワイドギャップ層を貫通して前記ベース層にオーミック接合された構造であることを特徴とする、請求項１〜３のいずれかに記載のバイポーラトランジスタ。
【請求項５】
半導体基板上に形成されたバイポーラトランジスタであって、
１本のベースフィンガー、
前記１本のベースフィンガーを中心に対称となる位置に、前記１本のベースフィンガーと平行して縦列配置された偶数本のエミッタフィンガー、及び
前記１本のベースフィンガー及び前記偶数本のエミッタフィンガーを挟む位置に配置された２本のコレクタフィンガーで構成される、バイポーラトランジスタ。
【請求項６】
複数のバイポーラトランジスタを並列に接続して構成される電力増幅器であって、
ベースが共通接続され、コレクタが高周波信号出力端子に接続され、かつエミッタが接地された、電流増幅を行う請求項３〜５のいずれかに記載の複数のバイポーラトランジスタと、
高周波信号入力端子と前記複数のバイポーラトランジスタの共通接続されたベースとを接続する容量と、
バイアス供給端子と前記複数のバイポーラトランジスタの共通接続されたベースとを接続する抵抗とを備える、電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタ及び電力増幅器に関し、より特定的には、携帯電話等の高周波帯を利用した無線携帯端末の信号送信部に用いられる電力増幅用半導体集積回路に、能動素子として形成されるバイポーラトランジスタ、及びそのバイポーラトランジスタを用いた電力増幅器に関する。
【背景技術】
【０００２】
近年、携帯電話等の無線携帯端末の信号送信部には、高周波動作が可能かつ正電源動作が可能な化合物半導体であるバイポーラトラジスタを能動素子として利用した電力増幅用半導体集積回路が、よく用いられている。特に、ベース層がｐ型ＧａＡｓ層であり、かつそのベース層とヘテロ接合されたエミッタ層がバンドギャップの広いＡｌＧａＡｓ又はＩｎＧａＰからなる層である、ヘテロ接合バイポーラトラジスタ（以下、ＨＢＴと略す）がよく用いられる。バイポーラポランジスタの中でもこのＨＢＴが用いられる理由は、ベース層のホールがエミッタ層に逆流してエミッタの電子キャリアと再結合することを防止し、エミッタからベースへの電子キャリアの注入を高効率化し、その結果としてトランジスタを高効率動作させることができるためである。
【０００３】
このＨＢＴは、一般的にストリップライン状のエミッタフィンガーが１本又は複数本並んだマルチフィンガー構造をしている（特許文献１及び特許文献２を参照）。図１０Ａ及び図１０Ｂは、エミッタフィンガーが１本であるＨＢＴの構造例を示した平面図及び断面図である。図１０Ａ及び図１０Ｂに示す従来のＨＢＴは、１本のエミッタフィンガー（エミッタ層１０４及びエミッタ電極１０１）と、このエミッタフィンガーの両端に設けられた２本のベースフィンガー（ベース電極１０２）とを、２本のコレクタフィンガー（コレクタ電極１０３）で挟んだ構造である。通常、ＨＢＴの出力電力は、エミッタの面積で決まる。このため、エミッタフィンガーが１本であるＨＢＴで高出力電力を実現させるためには、エミッタフィンガー長Ｌを長くする必要があるが、これは半導体のチップ面積を無駄に占有してしまう原因となる。
【０００４】
そこで、エミッタフィンガー長Ｌを長くせずＨＢＴを高出力電力にさせるために、エミッタフィンガーを複数本設ける構造が採られる。図１１Ａ及び図１１Ｂは、エミッタフィンガーが４本であるＨＢＴの構造例を示した平面図及び断面図である。図１１Ａ及び図１１Ｂに示す従来のＨＢＴは、４本のエミッタフィンガーと、このエミッタフィンガーの両端に設けられた５本のベースフィンガーとを、２本のコレクタフィンガーで挟んだ構造である。このように、図１１Ａに示すＨＢＴは、複数本のエミッタフィンガーでエミッタ面積を稼げるため、ＨＢＴで高出力電力を実現させる場合、図１０Ａに示したＨＢＴよりもエミッタフィンガー長Ｌを短くすることができる。
【０００５】
また、この高周波特性の優れたマルチフィンガー構造のＨＢＴを１ユニットセルとして、複数のＨＢＴセルを並列接続して出力を合成した多セル構造が、電力増幅用ＨＢＴの構造によく用いられる。この多セル構造による電力増幅用ＨＢＴの構造例を、図１２Ａ及び図１２Ｂに示す。図１２Ａは、１本のエミッタフィンガーを有するＨＢＴセルを多セル構造にした例である。図１２Ｂは、４本のエミッタフィンガーを有するＨＢＴセルを多セル構造にした例である。図１２Ａ及び図１２Ｂでは、各ＨＢＴセルのコレクタ出力は共通のコレクタ配線１００でまとめて接続され、また各ＨＢＴセルのエミッタは共通のエミッタ配線１１０でまとめて接続されている。さらに、エミッタ配線１１０にはビアホール１２０が設けられて、接地されている。
【０００６】
しかし、このような多セル構造の場合、次の点を注意する必要がある。電力増幅用ＨＢＴでは、電流密度が高くなるため各ＨＢＴセルが発熱する。ところが、各ＨＢＴセルの発熱は均一に生じず、ＨＢＴセル間での発熱の不均一性が起因となってＨＢＴセルの動作不良が起こる。より詳しく説明すると、温度上昇の高い周辺より温度の高いＨＢＴセルが、正帰還によってさらに発熱するという熱暴走が生じ、最終的に破壊に至るのである。また、各ＨＢＴセルの発熱がＨＢＴセル間で不均一であると、ＨＢＴのエミッタが全て有効に機能せず、高周波特性が劣化するという問題も生じる。
【０００７】
このため、ＨＢＴセル間での発熱不均一性への対策として、図１２Ａ及び図１２Ｂに明示しているように、各ＨＢＴセルにＤＣバイアスを供給するためのＤＣバイアス供給線１５０と各ＨＢＴセルのベース配線１４０との間に、外部ベース抵抗１３０をそれぞれ挿入する手法が採られる。外部ベース抵抗１３０を挿入することによって、ＨＢＴのベース電流の増加を抑制させることができ、温度が上昇しても熱暴走を回避させることができる。この外部ベース抵抗１３０は、ＨＢＴセルの動作を安定させるためのものであり、一般的にはベースバラスト抵抗と呼ばれる。なお、各ＨＢＴセルのエミッタにバラスト抵抗を入れても、コレクタ電流の増加を抑制して熱暴走を回避させることができる。しかし、バラスト抵抗が取り得る値の範囲の狭さが原因で、最近ではコレクタバラスト抵抗よりもベースバラスト抵抗の方が多く利用されている。
【特許文献１】特開平６−３４２８０３号公報
【特許文献２】特開２００２−１１０９０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したように、ベースバラスト抵抗を用いた従来の電力増幅用ＨＢＴでは、ＨＢＴセル間での発熱不均一性については対策されているが、各ＨＢＴセル内での発熱不均一性は考慮されていない。このＨＢＴセル内での発熱不均一性とは、エミッタフィンガー間の発熱不均一性を意味し、以下の原因で生じる。
【０００９】
図１１Ａに示したエミッタフィンガーが４本のＨＢＴセルにおいて、全てのエミッタフィンガーが同程度に発熱した場合、中心２本のエミッタフィンガーは、外側２本のエミッタフィンガーから熱の影響を受けるため、より高い温度になる。すなわち、中心２本のエミッタフィンガーの発熱分布領域が、外側２本のエミッタフィンガーの発熱分布領域と重なるため、中心２本のエミッタフィンガーの温度が高くなる（図１３を参照）。なお、この問題の対策としては、エミッタフィンガーの間隔を十分広くとって発熱分布領域を完全に分離させることが考えられるが、ＨＢＴセル面積が大きくなり、チップ面積の増大及び高周波特性の劣化等の新たな課題が発生するため、実用的ではない。
【００１０】
また、図１１Ａに示したＨＢＴセルは、４本のエミッタフィンガーの両端に５本のベースフィンガーがあるので、その各ベースフィンガーのベース電極とベース層との接触抵抗において、フィンガー間で不均一性が生じ易い。このため、ベース電流の注入量に不均一が生じ、結果としてエミッタフィンガー間での不均一性につながるという問題もある。
【００１１】
この問題は、図１０Ａに示した１本のエミッタフィンガー及び２本のベースフィンガーであるＨＢＴセルについても、同様に存在する。すなわち、２本のベースフィンガーのベース電極とベース層との接触抵抗において、フィンガー間で不均一性が生じ易い。特に、このＨＢＴセルは、エミッタフィンガーに合わせてベースフィンガーも長いため、フィンガーの長さ方向に接触抵抗の不均一性が増大する結果となる。そして、両側のベース抵抗の不均一性により、ＨＢＴセル内での不均一動作性が増大する。例えば、エミッタフィンガー中を流れる電流が、左側のベースフィンガー寄りよりも右側のベースフィンガー寄りの方が多くなる等である。
【００１２】
さらに、ＨＢＴセルでは、ベース−コレクタ間の寄生容量が高く、この寄生容量による電力の帰還によって高周波帯応用において利得劣化が起こるという課題がある。ＨＢＴの高周波特性は、主にベース層とコレクタ層とで発生する寄生容量によるが、その寄生容量は、図１０Ｂ及び図１１Ｂに示したベースメサ幅Ｗ１に比例する。ベース−コレクタ間容量は、コレクタ層を挟むベース層とコレクタ層との面積に比例するからである。このベースメサ幅Ｗ１を狭めるためには、必要なエミッタ面積以外の面積をできる限り減らすことが必要である。しかし、図１１Ｂに示したＨＢＴセルの構造ではエミッタ４本に対しベース５本、図１０Ｂに示したＨＢＴセルの構造ではエミッタ１本に対しベース２本と、必要なエミッタ面積よりも常に１本分のベース電極面積が多くなる。このように、従来のＨＢＴセルの構造では、ベースフィンガーの影響で、ベースメサ幅Ｗ１を狭くすることに限度があり、高周波帯における利得特性が劣化するという課題があった。
【００１３】
一方、多セル構造の電力増幅用ＨＢＴでは、図１２Ａ及び図１２Ｂで示したように、外部ベース抵抗１３０の値が大きくなる。このため、電力増幅用ＨＢＴを実際に半導体に集積するとき、外部ベース抵抗用に大きな面積を確保するが必要があり、結果チップ面積が大きくなってコストが高くなるという課題がある。
【００１４】
それ故に、本発明の目的は、ＨＢＴセル内での発熱均一性を保ち、かつ、高周波帯域の利得特性を向上させたバイポーラトランジスタ、及び多セル構造でのチップ面積の縮小を図った電力増幅器を提供することである。
【課題を解決するための手段】
【００１５】
本発明は、半導体基板上に形成されたバイポーラトランジスタに向けられている。そして、上記目的を達成させるために、本発明のバイポーラトランジスタは、１本のベースフィンガー、この１本のベースフィンガーを中心に対称となる位置に、１本のベースフィンガーと平行して配置された２本のエミッタフィンガー、及び１本のベースフィンガー及び２本のエミッタフィンガーを挟む位置に配置された２本のコレクタフィンガーで構成されている。なお、エミッタフィンガーは、１本のベースフィンガーを中心に対称となる位置に、１本のベースフィンガーと平行して偶数本縦列に配置されてもよい。
【００１６】
好ましくは、２本のエミッタフィンガーの長さを共に３０μｍ以下にする。また、好ましくは、１本のベースフィンガーの電極幅を１μｍ以下にする。
【００１７】
このバイポーラトランジスタが、ベース層にヘテロ接合されたエミッタ層を有するヘテロ接合バイポーラトランジスタである場合には、１本のベースフィンガーの電極が、エミッタ層のワイドギャップ層を貫通してベース層にオーミック接合された構造とすることも可能である。
【００１８】
これらのバイポーラトランジスタを複数用いて、ベースを共通接続し、コレクタを高周波信号出力端子に接続し、かつエミッタを接地して、高周波信号入力端子と共通接続したベースとの間に容量を挿入し、バイアス供給端子と共通接続したベースとの間に抵抗を挿入することで、電力増幅器を構成することができる。
【発明の効果】
【００１９】
上記本発明によれば、セル内の均一動作が優れており、ベース−コレクタ間容量も小さくできるので、低コストで優れた高周波特性が得られる。また、内蔵ベース抵抗値が高いため、多セル化して電力増幅器を構成した場合には、外部ベース抵抗のない小サイズでかつ破壊耐性に優れた電力増幅器を実現することができる。
【発明を実施するための最良の形態】
【００２０】
〈バイポーラトランジスタの構造〉
まず、本発明の一実施形態に係るバイポーラトランジスタの構造を説明する。
図１Ａは、本発明の一実施形態に係るバイポーラトランジスタの構造を示す平面図である。図１Ｂは、図１Ａに示すバイポーラトランジスタのａ−ａ断面図である。この実施形態に係るバイポーラトランジスタは、ベースメサフィンガー（エミッタレッジ層１５、ベース層１６及びコレクタ層１７）を２本のコレクタフィンガー（コレクタ電極１３）で挟み、ベースメサフィンガー上に１本のベースフィンガー（ベース電極１２）及びその両側の２本のエミッタフィンガー（エミッタ層１４及びエミッタ電極１１）を形成した構造である。２本のエミッタフィンガーは、ベースフィンガーを基準に対称の位置に形成される。また、このバイポーラトランジスタは、典型的にはヘテロ接合バイポーラトランジスタ（ＨＢＴ）である。
【００２１】
この実施形態に係るバイポーラトランジスタの構造では、２本のエミッタフィンガーがベースフィンガーから対称な位置にあるので、２本のエミッタフィンガーの発熱は図２に示すように均一になる。また、ベースフィンガーは１本しかないので、ベースフィンガー間が不均一となる問題は発生しない。
【００２２】
また、不均一を発生させないためのエミッタフィンガー長Ｌとしては、３０μｍ以下が好ましい。例えば、図３に示すように、ＨＢＴの出力負荷をＶＳＷＲ＝１０：１としたときの、１ＨＢＴセルの熱暴走破壊する飽和出力に対する加入力電力の特性を、不均一性を表す指標として考える。この場合は、数字が大きいほどデバイスの安定性が良いことを示しており、エミッタフィンガー長Ｌが３０μｍ以下で加入力電力が５ｄＢであっても、ＨＢＴが破壊しないことがわかる。
【００２３】
さらに、この実施形態に係るバイポーラトランジスタの構造では、２本のエミッタフィンガーの間にベースフィンガーが１本だけなので、１エミッタフィンガー当たりのベースフィンガーの数が最小となっている。このため、必要な出力電力に相当するエミッタ面積に対するベースフィンガーの面積が小さく、エミッタ面積よりも大きくなるベース層の面積を小さくすることができる。よって、ベースメサ幅Ｗ１を狭くすることができ、結果ベース−コレクタ間の容量を低減するため、高周波帯での高利得を実現できる。
【００２４】
ここで、ベース電極１２の幅を１μｍ以下に設定すれば、ベース電極１２とベース層１６との接触面積が小さくなるので、接触抵抗を大きくすることができる。図４に、本発明のバイポーラトランジスタを１セルとして複数セルを並列接続した電力増幅用ＨＢＴの構成例を示す。図５に、ＨＢＴのエミッタフィンガー長Ｌを３０μｍとした場合の、ベース電極幅と破壊耐性とベース−コンタクト抵抗との特性相関図を示す。この図５からわかるように、ベース電極幅が１μｍ以下ではトランジスタの寄生ベース抵抗が２０Ωと高く、破壊耐性性能も高くなるため、熱暴走対策用としてのベースバラスト抵抗が不要となる。よって、バイポーラトランジスタを１セルとして複数セルを並列接続した電力増幅用ＨＢＴを構成する場合には、従来の構成（図１１Ａ等）には必要であったベースバラスト抵抗１３０の分だけ構成面積を小さくすることができる。
【００２５】
なお、電力増幅器に高出力特性が必要になって多くのセル数が必要になったときは、ベースメサを２つ以上並べ、かつ、ベース電極１２及びコレクタ電極１３を共通に用いた構造のＨＢＴセルを製造すればよい。図６Ａに、そのバイポーラトランジスタの構造例を示す。ベースフィンガーが長いにもかかわらず、１つのベースメサ部に２０Ω程度のベース抵抗が入っているので、新たなユニットセルの中の２つのベースメサ部における不均一性は抑制される。本発明の構造は、容易にセルの接続ができ、新たなセルを構成することができる。図６Ｂに、このバイポーラトランジスタを１セルとして複数セルを並列接続した電力増幅用ＨＢＴの構成例を示す。
【００２６】
〈バイポーラトランジスタの製造方法〉
次に、本発明の一実施形態に係るバイポーラトランジスタの製造方法を説明する。
図７は、図１Ｂに示した本発明の一実施形態に係るバイポーラトランジスタを製造する各工程Ａ〜Ｅを説明する図である。
【００２７】
エミッタ部は、ｎ型ＧａＡｓ層エミッタ層１４とｎ型ＩｎＧａＰエミッタレッジ層１５とからなる層である。ＷＳｉからなるエミッタ電極１１と接触する層は、オーミック接触する必要があるので、薄層のＩｎＧａＡｓがエミッタの最上層に設けられている。エミッタ部の下層には、ベース部となるｐ型ＧａＡｓベース層１６がある。その下層にはｎ型ＧａＡｓコレクタ層１７がある。さらにその下層には、高濃度ドーピングされたサブコレクタ層と呼ばれるｎ＋型ＧａＡｓサブコレクタ層１８がある。このエピタキシャル層に対して、エッチング加工を施し、エミッタメサ層及びベースメサ層を形成し、トランジスタの３つの端子の電極を半導体層上に形成する方法によって、トランジスタを製造する。
ＨＢＴでは、エッチング工程においてＧａＡｓとＩｎＧａＰの選択エッチングを利用することができる。コレクタ電極１３は、Ｎｉ／ＡｕＧｅ／Ａｕの合金を用い、ベース電極１２はＴｉ／Ｐｔ／Ａｕである。
【００２８】
まず、エミッタ領域に形成したＷＳｉエミッタ電極１１をマスクしてｎ型ＧａＡｓエミッタ層１４をエッチングし、ｎ型ＩｎＧａＰエミッタレッジ層１５を露出させる（工程Ａ）。このとき、ＧａＡｓとＩｎＧａＰの選択エッチングの製造方法を利用する。次に、ｎ型ＩｎＧａＰエミッタレッジ層１５、ｐ型ＧａＡｓベース層１６、及びｎ型ＧａＡｓコレクタ層１７をエッチングして、ｎ＋型ＧａＡｓサブコレクタ層１８を露出させる（工程Ｂ）。この工程Ｂは、ベースメサ層を形成する工程である。このベースメサ幅Ｗ１が小さければ小さい程ベース−コレクタ容量が小さくなり、高周波特性が優れる。
【００２９】
ここで、ヘテロ接合のエミッタレッジ層の機能を簡単に説明しておく。エミッタ部をエッチング除去して露出されるｐ型のベース層の表面には、表面準位が多く存在し、その準位での表面再結合により結晶の劣化が発生するという問題がある。そこで、この問題の対策として、必要な面積のエミッタ層の周辺のベース層表面をできるだけ他の安定層、すなわちエミッタレッジ層で堆積して保護させるのである。このエミッタレッジ層による構造は、ガードリング構造とも呼ばれる。
【００３０】
エミッタメサ間隔Ｗ４の幅の中で、ｎ型ＩｎＧａＰエミッタレッジ層１５をエッチングして、ｐ型ＧａＡｓベース層１６を露出させる（工程Ｃ）。このエッチングは、選択エッチングを用い、レッジ開口幅Ｗ２を開口する。高周波性能を上げるために、狭いエミッタメサ間隔Ｗ４の中に高精度な狭いエミッタレッジ開口幅Ｗ２を形成するときは、高精度なフォトリソグラフィー技術及び高精度なエッチング技術を必要とするので、高コストな製造方法を必要とする。
【００３１】
次に、幅１μｍ以下のＴｉ／Ｐｔ／Ａｕからなるベース電極１２を、蒸着リフトオフによって形成する（工程Ｄ）。次に、ｎ＋型ＧａＡｓサブコレクタ層１８にＡｕＧｅＮｉ／Ａｕコレクタ電極１３を蒸着リフトオフによって形成し、その後に４００℃程度の加熱をしてアロイ化する（工程Ｅ）。
【００３２】
ところで、高周波特性に優れたＨＢＴにおいて高周波帯での性能向上を図るためには、ベースメサ幅Ｗ１を狭くして、その狭いベースメサ幅Ｗ１の中にレッジ開口幅Ｗ２を確保し、その中に幅１μｍ以下のベース電極を形成する必要がある。しかし、上述したように製造コストが高くなってしまう。
【００３３】
そこで、この製造方法を簡便化させたＨＢＴ構造及び製造方法を、図８に示す。この図８に示すＨＢＴ構造では、レッジの開口がそもそもなく、通常のｐ型ＧａＡｓベース層１６にヘテロ接合されるｎ型ＩｎＧａＰエミッタレッジ層１５をベース電極８２が貫通してｐ型ＧａＡｓベース層１６に接触している。このＨＢＴ構造では、微細なｎ型ＩｎＧａＰエミッタレッジ層１５の開口エッチング工程がないので、製造方法が簡便となる。ベース電極８２は、ｎ型ＩｎＧａＰエミッタレッジ層１５の上に蒸着形成された後に、熱を加えることによりベース電極８２がｎ型ＩｎＧａＰエミッタレッジ層１５を熱拡散して、ｐ型ＧａＡｓベース層１６に接触させる。この構造では、レッジ開口幅がなく、ベース幅Ｗ３も狭いので、ベースメサ幅Ｗ１はどの構造よりも最小にすることができ、ベース−コレクタ間の容量も小さくなって、利得と効率が向上し高周波特性が良好となる。
なお、コレクタ電極１３は、Ｎｉ／ＡｕＧｅ／Ａｕの合金を用い、ベース電極８２はＰｔを最下層に入れたＰｔ／Ｔｉ／Ｐｔ／Ａｕである。
【００３４】
まず、エミッタ領域に形成したＷＳｉエミッタ電極１１をマスクしてｎ型ＧａＡｓエミッタ層１４をエッチングし、ｎ型ＩｎＧａＰエミッタレッジ層１５を露出させる（工程Ａ）。このとき、ＧａＡｓとＩｎＧａＰの選択エッチングの製造方法を利用する。次に、ｎ型ＩｎＧａＰエミッタレッジ層１５、ｐ型ＧａＡｓベース層１６、及びｎ型ＧａＡｓコレクタ層１７をエッチングして、ｎ＋型ＧａＡｓサブコレクタ層１８を露出させる（工程Ｂ）。この工程Ｂは、ベースメサ層を形成する工程である。このベースメサ幅Ｗ１が小さければ小さい程ベース−コレクタ容量が小さくなり、高周波特性が優れる。この工程Ａ及び工程Ｂは、図７と同じである。
【００３５】
ベースメサを形成した後に、ｎ型ＩｎＧａＰエミッタレッジ層１５にＰｔ／Ｔｉ／Ｐｔ／Ａｕからなるベース電極８２を蒸着リフトオフして形成する（工程Ｆ）。そして、ＡｕＧｅＮｉ／Ａｕコレクタ電極１３を、蒸着リフトオフによって形成し、その後に４００℃程度の加熱をし、アロイ化してコレクタ電極１３を形成する（工程Ｇ）。この４００℃程度の加熱によって、コレクタ電極１３がアロイ化されるばかりではなく、ｎ型ＩｎＧａＰエミッタレッジ層１５の上のＰｔ／Ｔｉ／Ｐｔ／Ａｕベース電極８２中の最下層のＰｔが、熱拡散係数が高いのでｎ型ＩｎＧａＰエミッタレッジ層１５の間を熱拡散して貫通し、ｐ型ＧａＡｓベース層１６に接触し、オーミック接続する。
【００３６】
この構造では、高周波性能を上げるために、狭いエミッタメサ間隔Ｗ４の中に、高精度な狭いエミッタレッジ開口幅Ｗ２を形成するための高性能な製造方法は必要はないので、低コスト化できる。また、Ｗ１＞Ｗ４＞Ｗ３となれば良いので、同じベース幅Ｗ３に対してよりエミッタメサ間隔Ｗ４を狭くでき、結果としてベースメサ幅Ｗ１を狭くすることができる。よって、よりベース−コレクタ間容量を低減することができ、高周波帯における性能を上げることができる。
【００３７】
〈電力増幅器の構成〉
次に、本発明の一実施形態に係るバイポーラトランジスタを用いた電力増幅器について説明する。
図９Ａは、図１Ｂに示した本発明の一実施形態に係るバイポーラトランジスタを複数並列接続した電力増幅器の構成例を示す図である。図９Ｂは、図９Ａに示した電力増幅器の等価回路図である。この図９Ａ及び図９Ｂは、バイポーラトランジスタを４つ並列接続した電力増幅器の構成例である。
【００３８】
この電力増幅器は、複数のバイポーラトランジスタＱと、容量Ｃと、抵抗Ｒとで構成される。複数のバイポーラトランジスタＱのベース電極は、共通接続され、容量Ｃを介して高周波信号入力（ＲＦ入力）端子に、また抵抗Ｒを介してバイアス供給（ＤＣ入力）端子に、それぞれ接続される。容量Ｃは、高周波信号を通過させるための容量である。抵抗Ｒは、ベース電流が過剰に流れないようにするための抑制用抵抗である。複数のバイポーラトランジスタＱのエミッタ電極は、共通配線からビアホールを介し接地される。複数のバイポーラトランジスタＱのコレクタ電極は、共通接続され、高周波信号出力（ＲＦ出力）端子に接続される。
【００３９】
この電力増幅器は、図１Ｂに示したバイポーラトランジスタを並列接続した構成であるため、ベース−コレクタ容量が小さくなり、利得及び効率が向上して高周波特性が良好となる。また、破壊耐性性能も高いため、熱暴走対策用としてのベースバラスト抵抗が不要になり、バイポーラトランジスタを１セルとして複数セルを並列接続した電力増幅用ＨＢＴを構成する場合には、従来の構成（図１１Ａ等）には必要であったベースバラスト抵抗１３０の分だけ構成面積を小さくすることができる。
【００４０】
以上のように、本発明の一実施形態に係るバイポーラトランジスタによれば、セル内の均一動作が優れており、ベース−コレクタ間容量も小さくできるので、低コストで優れた高周波特性が得られる。また、多セル化して電力増幅器を構成した場合には、外部ベース抵抗のない小サイズでかつ破壊耐性に優れた電力増幅器を実現することができる。
【産業上の利用可能性】
【００４１】
本発明のバイポーラトランジスタ及び電力増幅器は、高周波帯を利用した無線携帯端末の信号送信部等で利用することが可能であり、特にトランジスタの発熱に対する耐破壊性及び高周波帯域の利得特性向上を図りたい場合等に有用である。
【図面の簡単な説明】
【００４２】
【図１Ａ】本発明の一実施形態に係るバイポーラトランジスタの構造を示す平面図
【図１Ｂ】図１Ａのバイポーラトランジスタのａ−ａ断面図
【図２】図１Ａのバイポーラトランジスタのユニットセル温度分布
【図３】エミッタフィンガー長と破壊耐性との相関を示す特性図
【図４】図１Ａのバイポーラトランジスタを多セル化した電力増幅用ＨＢＴの構成例
【図５】ベース電極幅（内蔵ベース抵抗値）と破壊耐性との相関を示す特性図
【図６Ａ】本発明の一実施形態に係る他のバイポーラトランジスタの構造を示す平面図
【図６Ｂ】図６Ａのバイポーラトランジスタを多セル化した電力増幅用ＨＢＴの構成例
【図７】図１Ｂのバイポーラトランジスタを製造する工程を説明する図
【図８】図１Ｂを改良したバイポーラトランジスタを製造する他の工程を説明する図
【図９Ａ】本発明の一実施形態に係るバイポーラトランジスタを複数並列接続した電力増幅器の構成例を示す図
【図９Ｂ】図９Ａに示した電力増幅器の等価回路図
【図１０Ａ】従来のバイポーラトランジスタの構造を示す平面図
【図１０Ｂ】図１０Ａのバイポーラトランジスタのｃ−ｃ断面図
【図１１Ａ】従来の他のバイポーラトランジスタの構造を示す平面図
【図１１Ｂ】図１１Ａのバイポーラトランジスタのｄ−ｄ断面図
【図１２Ａ】図１０Ａのバイポーラトランジスタを多セル化した従来の電力増幅用ＨＢＴの構成例
【図１２Ｂ】図１１Ａのバイポーラトランジスタを多セル化した従来の電力増幅用ＨＢＴの構成例
【図１３】図１１Ａのバイポーラトランジスタのユニットセル温度分布
【符号の説明】
【００４３】
１１、１０１  エミッタ電極
１２、８２、１０２  ベース電極
１３、１０３  コレクタ電極
１４、１０４  エミッタ層
１５、１０５  エミッタレッジ層
１６、１０６  ベース層
１７、１０７  コレクタ層
１８、１０８  サブコレクタ層
４０、１００  コレクタ配線
４１、１１０  エミッタ配線
４２、１２０  ビアホール（接地）
４５、１５０  ＤＣバイアス供給線
１３０  外部ベース抵抗
１４０  ベース配線
Ｗ１  ベースメサ幅
Ｗ２  レッジ開口幅
Ｗ３  ベース電極幅
Ｗ４  エミッタメサ幅
Ｌ  エミッタフィンガー長
【図１Ａ】
2007036138.tif 000003
【図１Ｂ】
2007036138.tif 000004
【図２】
2007036138.tif 000005
【図３】
2007036138.tif 000006
【図４】
2007036138.tif 000007
【図５】
2007036138.tif 000008
【図６Ａ】
2007036138.tif 000009
【図６Ｂ】
2007036138.tif 000010
【図７】
2007036138.tif 000011
【図８】
2007036138.tif 000012
【図９Ａ】
2007036138.tif 000013
【図９Ｂ】
2007036138.tif 000014
【図１０Ａ】
2007036138.tif 000015
【図１０Ｂ】
2007036138.tif 000016
【図１１Ａ】
2007036138.tif 000017
【図１１Ｂ】
2007036138.tif 000018
【図１２Ａ】
2007036138.tif 000019
【図１２Ｂ】
2007036138.tif 000020
【図１３】
2007036138.tif 000021