(57)【要約】【目的】集積回路に内蔵できる小さなコンデンサを用いて滑らかなソフトスタート信号Ｖｓを生成することのできるソフトスタート回路、及びこれを用いたスイッチング電源を提供する。【構成】この発明のソフトスタート回路は、定電流ＩｓによりコンデンサＣ１を間欠的に充電し、１回の充電時間を短くして１回あたりの充電量を小さなものにするので、小さなコンデンサＣ１を用いても必要なソフトスタート信号Ｖｓの立ち上がり時間を確保することができる。また、これを用いたこの発明のスイッチング電源は、ソフトスタートに用いるコンデンサＣ１を集積回路に容易に内蔵でき、端子数や回路規模の増大を抑制することができる。【選択図】        図１
2007159306.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング電源にソフトスタート信号を与えるソフトスタート回路であって、第１の定電流源，第1のスイッチおよび第１のコンデンサをこの順に直列に接続した積分回路を有し、第1のスイッチを間欠的にオンし、前記第１のスイッチと前記第１のコンデンサの接続点の電位を前記ソフトスタート信号とすることを特徴とするソフトスタート回路。
【請求項２】
前記ソフトスタート回路にはクロック信号が供給され、該クロック信号の立ち上がりもしくは立ち下がりに同期して所定期間前記第１のスイッチをオンすることを特徴とする請求項１に記載のソフトスタート回路。
【請求項３】
前記ソフトスタート回路にはクロック信号が供給され、該クロック信号の立ち上がりもしくは立ち下がりに同期して発生する単発パルスにより前記第１のスイッチをオンすることを特徴とする請求項１に記載のソフトスタート回路。
【請求項４】
前記ソフトスタート回路は第２の定電流源および第２のコンデンサを有し、前記第１のスイッチがオンすると同時に前記第２のコンデンサが前記第２の定電流源から供給される定電流の積分を開始し、その積分値が所定の電圧に達したときに前記第１のスイッチをオフするようにしたことを特徴とする請求項２または３に記載のソフトスタート回路。
【請求項５】
負荷に対して出力される電圧値を検出し、該電圧値と第１の基準電圧値との誤差電圧信号または請求項１ないし４のいずれかに記載のソフトスタート回路から得られるソフトスタート信号に基づいて入力電源と前記負荷の間にあるスイッチング手段のオン・オフをパルス幅変調（ＰＷＭ）制御することにより前記負荷に一定の電圧を印加するようにしたことを特徴とするスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソフトスタート信号生成に用いるコンデンサを集積回路に内蔵することのできるソフトスタート回路及びこれを用いたスイッチング電源に関する。
【背景技術】
【０００２】
スイッチング電源においては、電源起動時に電源回路に発生する突入電流やオーバーシュートの防止を目的として、ソフトスタート機能を設けることがある。ソフトスタート機能は、起動開始から一定期間、基準電圧，オンデューティ比（もしくは単にデューティ比、スイッチング周期におけるスイッチング素子がオンしている時間の比率）または出力電流を制限することにより実現されるが、いずれの場合も制限を徐々に解除するために、１０ｍｓオーダーで立ち上がる信号が必要となる。
図４にソフトスタート機能をもつスイッチング電源の例を示す。図４は入力電圧Ｖｉｎより出力電圧Ｖｏを生成して負荷Ｚに供給するＰＷＭ（パルス幅変調）方式の降圧型ＤＣ／ＤＣコンバータである。このＤＣ／ＤＣコンバータは誤差増幅器１，ソフトスタート信号Ｖｓを生成するソフトスタート回路（ソフトスタート信号生成回路）２，三角波Ｖｏｓｃを生成する発振器３，ＰＷＭコンパレータ４、スイッチング素子であるＰチャネルＭＯＳＦＥＴ５，同期整流方式の転流素子としてのＮチャネルＭＯＳＦＥＴ６，ＰＷＭコンパレータ４の出力に従いＰチャネルＭＯＳＦＥＴ５およびＮチャネルＭＯＳＦＥＴ６を駆動するドライブ回路７，インダクタ８，コンデンサ９，電圧設定用のフィードバック手段となる抵抗１０および１１，基準電圧Ｖｒｅｆを発生する基準電圧源１２，並びに出力端子１３を有している。１４は入力電源より入力電圧Ｖｉｎが供給される電源供給ラインである。誤差増幅器１の非反転入力端子には基準電圧Ｖｒｅｆが入力され、出力端子と反転入力端子の間には位相補償素子として抵抗１５およびコンデンサ１６が接続されている。ＰＷＭコンパレータ４の２つの非反転入力端子には誤差増幅器１の出力信号Ｖｅｒｒおよびソフトスタート信号Ｖｓがそれぞれ入力され、非反転入力端子には三角波Ｖｏｓｃが入力される。ＰＷＭコンパレータ４は誤差増幅器１の出力信号Ｖｅｒｒおよびソフトスタート信号Ｖｓのうちその信号レベルの小さい方（すなわち最小値）と三角波Ｖｏｓｃを比較し、三角波Ｖｏｓｃの信号レベルの方が小さければＨ（ハイレベル）を、三角波Ｖｏｓｃの信号レベルの方が大きければＬ（ローレベル）をＰＷＭ信号（ＰＷＭ  ＳＩＧＮＡＬ）としてドライブ回路７に出力するものである。ＰチャネルＭＯＳＦＥＴ５およびＮチャネルＭＯＳＦＥＴ６のドレインは互いに接続されるとともにインダクタ８の一端に接続されている。またＰチャネルＭＯＳＦＥＴ５およびＮチャネルＭＯＳＦＥＴ６のソースはそれぞれ電源供給ライン１４および接地電位（ＧＮＤ）に接続されている。インダクタ８の他端は出力端子１３に接続されている。出力端子１３とＧＮＤの間にはコンデンサ９および抵抗１０，１１の直列回路が接続されている。抵抗１０と１１の接続点の電位はフィードバック信号ＶＦＢとして誤差増幅器１の反転入力端子へ入力される。またＤＣ／ＤＣコンバータの負荷として、出力端子１３に負荷１７が接続されている。
【０００３】
以下、簡単にこのＤＣ／ＤＣコンバータの動作を説明する。まずソフトスタート信号Ｖｓを無視して（Ｖｓが最大値になっている定常状態の場合）、動作を説明する。
誤差増幅器１は基準電圧Ｖｒｅｆとフィードバック信号ＶＦＢの差を増幅した信号ＶｅｒｒをＰＷＭコンパレータ４に入力する。ＰＷＭコンパレータ４はＶｅｒｒと三角波Ｖｏｓｃを比較することにより、周期は一定であるが１周期内のＨとＬの割合が誤差増幅器１の出力により変化する方形波パルス（ＰＷＭ信号）をドライブ回路７を介してＰチャネルＭＯＳＦＥＴ５のゲートに出力する。すなわち、（Ｖｒｅｆ−ＶＦＢ）が大きい（小さい）ほど１周期内のＰチャネルＭＯＳＦＥＴ７１がオンする期間が長く（短く）なるような方形波パルスを発生し、インダクタ６に蓄積するエネルギを大きく（小さく）することにより出力電圧ＶＯを一定に保つ。ＮチャネルＭＯＳＦＥＴ６のゲートにも同様に方形波パルスが出力される。基本的にはＰチャネルＭＯＳＦＥＴ５とＮチャネルＭＯＳＦＥＴ６のゲートに出力される方形波パルスは同相であるが、ＰチャネルＭＯＳＦＥＴ５とＮチャネルＭＯＳＦＥＴ６が同時にオンして貫通電流が流れることがないように、両方オフの期間であるデッドタイムを設ける。
【０００４】
次に電源の起動時を考える。スイッチング電源の起動直後は出力電圧が不足しているため、スイッチング素子（図４のＤＣ／ＤＣコンバータにおけるＰチャネルＭＯＳＦＥＴ５に相当）のオンデューティ（デューティ比）が最大となる駆動パルスが出力される。しかし、起動直後は出力コンデンサ（図４のコンデンサ９に相当）が未充電であるため、見かけ上出力電流は短絡状態とほぼ等しくなるため、インダクタ（図４のインダクタ８に相当）に流れる電流が際限なく大きくなる。従い、インダクタやスイッチング素子に大電流が流れ、これらの素子が破壊されるおそれがある。そこでソフトスタート機能によりスイッチング素子のオン幅を徐々に広げていくことにより、インダクタに流れる電流を徐々に増加させ、出力コンデンサも徐々に充電されていく方式がとられる。ソフトスタート機能について、図５によりさらに説明を行う。
【０００５】
図５に示す回路は、従来のソフトスタート信号Ｖｓを生成する回路である。この回路は定電流Ｉｓを流す定電流回路２０，コンデンサＣｓおよびＮチャネルＭＯＳＦＥＴ２１からなる。ＮチャネルＭＯＳＦＥＴ２１のゲートに入力される信号ＲＥＳＥＴによりＮチャネルＭＯＳＦＥＴ２１を一時オンしてコンデンサＣｓを放電することによりＶｓをゼロに初期化した後、定電流ＩｓがコンデンサＣｓを充電することにより、Ｉｓ×ｔ／Ｃｓという式に従う電圧をＶｓとして出力する（便宜的にコンデンサＣｓの容量値もＣｓで示す）。ここで、ｔはＮチャネルＭＯＳＦＥＴ２１に対するリセット信号が解除されてからの（ＮチャネルＭＯＳＦＥＴ２１が一旦オンした後に再度オフしてからの）時間である。
スイッチング電源の立ち上がりにおけるソフトスタート動作を示すために、図５のソフトスタート回路および図４のＰＷＭコンパレータ４の出力（ＰＷＭ  ＳＩＧＮＡＬ）に関するタイミングチャートを図６に示す。ソフトスタート信号Ｖｓが誤差増幅器１の出力Ｖｅｒｒより小さいときは三角波Ｖｏｓｃとソフトスタート信号Ｖｓとの大小関係でＰＷＭ信号ＰＷＭ  ＳＩＧＮＡＬが決定され、ソフトスタート信号Ｖｓが誤差増幅器１の出力Ｖｅｒｒより大きくなると三角波Ｖｏｓｃと誤差増幅器１の出力Ｖｅｒｒとの大小関係でＰＷＭ信号ＰＷＭ  ＳＩＧＮＡＬが決定されることにより、ＲＥＳＥＴ信号が解除されてからデューティ比がゼロから定常値まで次第に大きくなるＰＷＭ信号ＰＷＭ  ＳＩＧＮＡＬを実現することができる。
【０００６】
図４に示すようなスイッチング電源のコストや大きさを低減させるためには、できるだけ多くの部分を電源制御用ＩＣ（集積回路）として集積し、この電源制御ＩＣの端子数および外付け部品を極力削減することが望ましい。ここで、問題となるのがソフトスタート回路に用いられているコンデンサＣｓであり、従来のソフトスタート回路では、上述の１０ｍｓオーダーで立ち上がるソフトスタート信号を得るためには大容量のコンデンサＣｓが必要となり（例えば、後述の特許文献２には３３０００ｐＦという例が示されている）、電源制御ＩＣ内に内蔵することができない。さらに、コンデンサＣｓを外付けにせざるを得ないことから外付け用の端子も設ける必要があり、コストおよび大きさを低減することができない。これに対し、外付けのコンデンサを用いずにソフトスタート信号を生成することのできる電源制御集積回路装置およびスイッチング電源装置が特許文献１，２にそれぞれ開示されている。
【０００７】
特許文献１に開示されている電源制御集積回路装置は、図７に示すようにカウンタ２０，ＤＡコンバータ２１および電源とＧＮＤ間に接続された抵抗ラダー２２によりソフトスタート信号Ｖｓを生成するものである。その動作を簡単に説明する。カウンタ２０はクロック入力ＣＫをカウントし、その結果を（Ｓ１，Ｓ２，Ｓ２，Ｓ４）からなる４ビットのデジタル信号としてＤＡコンバータに入力する。ＤＡコンバータ２１は抵抗ラダー２２を構成する各抵抗の接続点のうち、入力信号（Ｓ１，Ｓ２，Ｓ２，Ｓ４）の値に対応するものを選択して出力Ｖｓに接続する。これにより、４ビットのデジタル信号（Ｓ１，Ｓ２，Ｓ２，Ｓ４）の値に比例したソフトスタート信号Ｖｓを得ることができる。この方式はＤＡコンバータによりソフトスタート信号Ｖｓを生成するので、コンデンサＣｓが不要となる。
【０００８】
特許文献２に開示されているスイッチング電源装置は、図８に示すようにスイッチドキャパシタ回路によりソフトスタート信号Ｖｓを生成するものである。図８に示すスイッチドキャパシタ回路は基準電圧源Ｖｏ（その出力電圧も便宜的にＶｏとする），コンデンサＣ１０，Ｃ２０，スイッチＳＷ１，ＳＷ２およびスイッチ制御回路３０を有していて、スイッチ制御回路３０はスイッチＳＷ１，ＳＷ２のオン（導通），オフ（遮断）を制御するものである。この回路の動作を簡単に説明する。図示しないリセット手段によりコンデンサＣ１０，Ｃ２０がリセットされてその充電電圧がゼロになっているものとする。まずスイッチＳＷ２オフしてスイッチＳＷ１をオンすることによりコンデンサＣ１０をＶｏに充電する。次にスイッチＳＷ１をオフし、スイッチＳＷ２をオンすることによりコンデンサＣ１０に蓄積された電荷をコンデンサＣ１０とＣ２０で分配する。このときのコンデンサＣ１０，Ｃ２０の充電電圧をＶｓ（１）とすると、Ｖｏ＞Ｖｓ（１）である。次に再びスイッチＳＷ２をオフしてスイッチＳＷ１をオンすることによりコンデンサＣ１０をＶｏに再充電する。そして、スイッチＳＷ１をオフし、スイッチＳＷ２をオンすることによりコンデンサＣ１０とＣ２０間で電荷を再分配する。このときのコンデンサＣ１０，Ｃ２０の充電電圧をＶｓ（２）とすると、Ｖｏ＞Ｖｓ（２）＞Ｖｓ（１）である。この動作を繰り返すことにより、単調増加するソフトスタート信号Ｖｓ（１），Ｖｓ（２），Ｖｓ（３），・・・を得ることができる。この方式によれば、ソフトスタート信号Ｖｓの立ち上がり時間が、外付けコンデンサＣｓの容量値ではなく、コンデンサＣ１０とＣ２０の容量値の比で規定されるので、大きなコンデンサが不要となるというものである。
【特許文献１】特開２００４−２３９４８号公報  （段落００２０−００３９、図１−３）
【特許文献２】特開２００４−８８９６４号公報  （段落００２４−００４８、図１−４）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１に開示されている電源制御集積回路装置は、生成されるソフトスタート信号Ｖｓを滑らかなものにするためには、図７に示すカウンタ２０およびＤＡコンバータ２１のビット数を増やす必要があるが、ビット数を増やすと回路規模が増大してしまうという課題がある。なお、ソフトスタート信号Ｖｓが滑らかでないと、インダクタ電流が急増して、背景技術の項で説明したようなインダクタやスイッチング素子に大電流が流れる状況に繋がりかねない危険性が生じる。
特許文献２に開示されている方式により生成されるソフトスタート信号Ｖｓを滑らかなものにするためには、図８に示すコンデンサＣ１０とＣ２０の容量値の比（Ｃ２０／Ｃ１０）を大きくする必要がある。集積回路に内蔵して動作が保証できるＣ１０の容量値には下限が存在するため、実際にはコンデンサＣ２０の容量値を大きくする必要があり、集積回路のチップ面積を増大させてしまうという問題がある。また、ソフトスタート信号Ｖｓ（ｉ）が基準電圧Ｖｏに近づくほどソフトスタート信号Ｖｓの増分△Ｖｓ＝Ｖｓ（ｉ＋１）−Ｖｓ（ｉ）が小さくなってしまうという課題もある。これに対し特許文献２では増分△Ｖｓを一定に保つ対策は示されているものの、回路構成が複雑なものになってしまっている。
【００１０】
本発明は上記の点を鑑みてなされたものであり、その目的は上記の課題を解決して、集積回路に内蔵できる小さなコンデンサを用いて滑らかなソフトスタート信号Ｖｓを生成することのできるソフトスタート回路、及びこれを用いたスイッチング電源を提供することにある。
【課題を解決するための手段】
【００１１】
そこで、上記課題を解決するために、請求項１に係る発明は、スイッチング電源にソフトスタート信号を与えるソフトスタート回路であって、第１の定電流源，第1のスイッチおよび第１のコンデンサをこの順に直列に接続した積分回路を有し、第1のスイッチを間欠的にオンし、前記第１のスイッチと前記第１のコンデンサの接続点の電位を前記ソフトスタート信号とすることを特徴とする。
請求項２に係る発明は、請求項１に係る発明において、前記ソフトスタート回路にはクロック信号が供給され、該クロック信号の立ち上がりもしくは立ち下がりに同期して所定期間前記第１のスイッチをオンすることを特徴とする。
請求項３に係る発明は、請求項１に係る発明において、前記ソフトスタート回路にはクロック信号が供給され、該クロック信号の立ち上がりもしくは立ち下がりに同期して発生する単発パルスにより前記第１のスイッチをオンすることを特徴とする。
【００１２】
請求項４に係る発明は、請求項２または３に係る発明において、前記ソフトスタート回路は第２の定電流源および第２のコンデンサを有し、前記第１のスイッチがオンすると同時に前記第２のコンデンサが前記第２の定電流源から供給される定電流の積分を開始し、その積分値が所定の電圧に達したときに前記第１のスイッチをオフするようにしたことを特徴とする。
請求項５に係る発明は、負荷に対して出力される電圧値を検出し、該電圧値と第１の基準電圧値との誤差電圧信号または請求項１ないし４のいずれかに係る発明のソフトスタート回路から得られるソフトスタート信号に基づいて入力電源と前記負荷の間にあるスイッチング手段のオン・オフをパルス幅変調（ＰＷＭ）制御することにより前記負荷に一定の電圧を印加するようにしたスイッチング電源であることを特徴とする。
【発明の効果】
【００１３】
この発明のソフトスタート回路は、定電流によりコンデンサを間欠的に充電し、１回の充電時間を短くして１回あたりの充電量を小さなものにするので、小さなコンデンサを用いても必要なソフトスタート信号の立ち上がり時間を確保することができる。短時間に少しだけソフトスタート信号が上昇し、所定期間をおいてまた少しだけソフトスタート信号が上昇するという動作を繰り返してソフトスタート信号が徐々に上昇していくが、１回あたりのコンデンサ充電量が小さく、ソフトスタート信号の上昇量も微小なことから、全体として滑らかなソフトスタート信号を得ることができる。
また、これを用いたこの発明のスイッチング電源は、ソフトスタートに用いるコンデンサを集積回路に容易に内蔵でき、端子数や回路規模の増大を抑制することができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を用いて本発明の測定方法について説明する。
図１は本発明のソフトスタート回路の原理・構成を示すもので、微小パルス発生回路ＰＧ，微小パルス発生回路ＰＧの出力によりそのオン・オフが制御されるスイッチＳＷ，コンデンサＣ１および定電流源Ｉｓ（便宜的にその定電流値もＩｓとする）より構成されている。微小パルス発生回路ＰＧは、図１中に示すように、入力端子ＣＫに入力されるクロック信号ＣＫの立ち上がり（もしくは図１とは逆に立ち下り）に同期して出力端子ＯＵＴから微小パルス信号ＯＵＴを出力する。なお、ＣＫとＯＵＴは便宜的に端子名と信号名とに共通に用いている。微小パルスが出力されている期間だけスイッチＳＷはオンし、コンデンサＣ１と定電流源Ｉｓを接続して、定電流ＩｓがコンデンサＣ１に積分（充電）される。コンデンサＣ１とスイッチの接続点の電位Ｖｓ、すなわち定電流ＩｓのＣ１による積分電圧がソフトスタート信号を与える。なお、積分動作を開始する前に、図示しないリセットスイッチなどによりコンデンサＣ１は初期化されてＶｓ＝０となっている。
【００１５】
微小パルスのパルス幅をクロック信号ＣＫのＨ期間やＬ期間に対し充分短くすれば、１クロックあたりの積分量（電圧Ｖｓの増加量）も微小なものにできるから、コンデンサＣ１の容量を集積回路に容易に内蔵できる程度に小さくすることができる。また、ある程度までソフトスタート信号Ｖｓを大きくするためには多数のクロック信号を入力させる必要があり、多数回に亘って徐々にスタート信号Ｖｓを上昇させていくから、スタート信号は滑らかなものになる。
図２は本発明のソフトスタート回路の具体的構成例を示す。図２においてＭ０〜Ｍ２およびＭ４〜Ｍ６はＰチャネルＭＯＳＦＥＴ（以下単にトランジスタともいう）、Ｍ３はＮチャネルＭＯＳＦＥＴ（以下単にトランジスタともいう）、Ｉｂは定電流源（便宜的にその定電流値もＩｂとする）、Ｃ１，Ｃ２はコンデンサ（便宜的にその容量値もそれぞれＣ１，Ｃ２とする）、ＩＮＶ１，ＩＮＶ２はインバータ、ＣＫはクロック信号が入力される入力端子（上と同様に便宜的にクロック信号名もＣＫとする）、Ｖｓはソフトスタート信号である。ＰチャネルＭＯＳＦＥＴ・Ｍ０はそのドレインとゲートがダイオード接続されるとともに、定電流源Ｉｓに接続されている。ＰチャネルＭＯＳＦＥＴ・Ｍ０のゲートはＰチャネルＭＯＳＦＥＴ・Ｍ１，Ｍ４のゲートに接続され、Ｍ０，Ｍ１およびＭ４はカレントミラー回路を構成している。従い、ＰチャネルＭＯＳＦＥＴ・Ｍ１，Ｍ４は定電流Ｉｂに比例した定電流が流れる。また、ＰチャネルＭＯＳＦＥＴ・Ｍ１，Ｍ４のミラー比（（Ｍ４のゲート幅Ｗ／ゲート長Ｌ）／（Ｍ１のゲート幅Ｗ／ゲート長Ｌ））をＡとすると、ＰチャネルＭＯＳＦＥＴ・Ｍ４にはＰチャネルＭＯＳＦＥＴ・Ｍ１のＡ倍の電流が流れる。トランジスタＭ１，Ｍ２およびＭ３が直列に電源ＶＤＤと接地ＧＮＤの間に直列に接続され、トランジスタＭ４，Ｍ５，Ｍ６およびコンデンサＣ１が電源ＶＤＤと接地ＧＮＤの間に直列に接続されている。クロック信号ＣＫはトランジスタＭ２，Ｍ３およびＭ５のゲートに入力されている。トランジスタＭ２とＭ３の接続点がインバータＩＮＶ１の入力端子およびコンデンサＣ２の一端に接続されている。コンデンサＣ２の他端は接地ＧＮＤに接続されている。インバータＩＮＶ１の出力端子はインバータＩＮＶ２の入力端子に接続され、インバータＩＮＶ２の出力端子はトランジスタＭ６のゲートに接続されている。トランジスタＭ６とコンデンサＣ１との接続点の電位、すなわちコンデンサＣ１の積分（充電電圧）Ｖｓがソフトスタート信号を与える。
【００１６】
図２の定電流源ＩｂおよびトランジスタＭ１，Ｍ４が図１の定電流源Ｉｓに相当し、図２のトランジスタＭ５，Ｍ６が図１のスイッチＳＷに相当し、図２のＣ１が図１のＣ１に相当する。また、図２のトランジスタＭ０，Ｍ１，Ｍ２，Ｍ３，コンデンサＣ２およびインバータＩＮＶ１，ＩＮＶ２が図１の微小パルス発生回路ＰＧに相当する。
図２に示す回路はクロック信号ＣＫ立ち下がり後の微小時間、トランジスタＭ５の定電流をコンデンサＣ１に流すものになっている。以下、その動作を説明する。
コンデンサＣ１は、最初に、図示されない手段によりリセットされる，クロック信号がＨにして十分時間をおき自然放電により電荷が放電されている，もしくは電源オフ時にリセットされている、などによりその電荷が放電されていて両端電圧がゼロになっているものとする。
【００１７】
まず、クロック信号がＨであると、トランジスタＭ２がオフするとともにトランジスタＭ３がオンすることによりコンデンサＣ２の電荷が放電されてインバータＩＮＶ１にＬが入力される。その結果、インバータＩＮＶ２の出力もＬとなってトランジスタＭ６がオンするものの、クロック信号ＣＫのＨを受けてトランジスタＭ５がオフしているためにコンデンサＣ１に電流は流れず、ソフトスタート信号Ｖｓは一定電圧を保つことになる。次に、クロック信号ＣＫが立ち下がってＬになると、トランジスタＭ２がオンし、トランジスタＭ３がオフして、トランジスタＭ１に流れる定電流によるコンデンサＣ２の充電が開始する。コンデンサＣ２の充電が開始しても、その充電電圧がインバータＩＮＶ１の閾値電圧Ｖｔｈより小さい期間はトランジスタＭ６がオンしており、トランジスタＭ５もクロック信号ＣＫのＬを受けてオンしているから、トランジスタＭ４に流れる定電流によるコンデンサＣ１の充電が行われる。この充電はコンデンサＣ２の充電電圧がインバータＩＮＶ１の閾値電圧に達すると停止する。すなわち、コンデンサＣ２の充電電圧がインバータＩＮＶ１の閾値電圧に達すると、インバータＩＮＶ１，ＩＮＶ２の出力がそれぞれＬ，ＨになるからトランジスタＭ６がオフとなり、コンデンサＣ１への充電電流が遮断されて充電が停止することになる。なお、コンデンサＣ２に充電された電荷はクロック信号ＣＫの次のＨで放電されてリセットされる。また、トランジスタＭ１に流れる電流、すなわちコンデンサＣ２の充電電流に比してコンデンサＣ２の容量値を十分小さなものにしておけば、トランジスタＭ６がオンしている期間も十分短い微小時間とすることができる。（逆に言えば、トランジスタＭ６がオンしている期間を微小時間にするためには、コンデンサＣ２の容量値を小さなものにすればよい。）
上記のようにインバータＩＮＶ１の閾値電圧をＶｔｈとし、上述のミラー比Ａを用いると、ソフトスタート信号Ｖｓのクロック信号ＣＫ１クロックあたりの電圧上昇幅△Ｖｓは、次の（１）式で表される。
【００１８】
［数１］
△Ｖｓ＝Ｖｔｈ・Ａ・（Ｃ２／Ｃ１）  ・・・（１）
すなわち、ソフトスタート信号Ｖｓの１クロックあたりの電圧上昇幅△Ｖｓは、コンデンサＣ１，Ｃ２の容量値自体ではなくその比によって定まるので、コンデンサＣ１，Ｃ２の容量値を集積回路に内蔵できる十分小さなものとすることができる。また、同じコンデンサＣ２に対して、ミラー比Ａの値を小さくすることによりコンデンサＣ１を一層小さくすることができ、集積回路のチップサイズをさらに低減することが可能である。なお、容量値Ｃ２はコンデンサＣ２の充電電圧が所定値に充電されるまでの積分時間を与え（正確にはＣ２・Ｖｔｈ／（Ｃ２の充電電流）がＶｔｈまでの積分時間を与える）、同様にＣ１／ＡはコンデンサＣ１の積分時間を与えるから、（１）式のＡ・（Ｃ２／Ｃ１）＝Ｃ２／（Ｃ１／Ａ）の項が十分小さいということは、トランジスタＭ６がオンしている期間が微小時間であることを表しているものと考えられる。また、△Ｖｓは定電流Ｉｂの電流値およびソフトスタート信号Ｖｓに依存しない一定値となっていて、一定値とさせるための制御回路は不要である。なお、コンデンサＣ１，Ｃ２に電圧依存性がなく、インバータＩＮＶ１，ＩＮＶ２の遅延がなく（十分小さく無視できる）、ＭＯＳＦＥＴスイッチのクロックフィードスルーやオフ時のリークは無視できるものとしている。
【００１９】
図２に示すソフトスタート回路のシミュレーション結果を図３に、シミュレーションに用いたパラメータ値（各素子のサイズ、容量値など）を表１に示す。図３において横軸は時間（単位はｍｓ）、縦軸はスタート信号Ｖｓの出力電圧値（単位はＶ）である。集積回路に内蔵できる小さな容量（Ｃ１＝０．２ｐＦ，Ｃ２＝１６ｐＦ）で、必要とするソフトスタート信号を得ることができている。
【００２０】
【表１】
2007159306.tif 000003
また、本発明のソフトスタート回路を図４に示すスイッチング電源のソフトスタート回路２に適用すれば、ソフトスタートに用いるコンデンサを集積回路に容易に内蔵でき、端子数や回路規模の増大を抑制することのできるソフトスタート機能付スイッチング電源を実現することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明のソフトスタート回路の原理・構成を示す回路ブロック図である。
【図２】本発明のソフトスタート回路の具体的構成例を示す回路図である。
【図３】図２に示すソフトスタート回路のシミュレーション結果である。
【図４】ソフトスタート機能をもつスイッチング電源の例を示す回路ブロック図である。
【図５】従来のソフトスタート信号Ｖｓを生成する回路の回路図である。
【図６】図４のＰＷＭコンパレータ４の動作および図５のソフトスタート信号Ｖｓに関するタイミングチャートである。
【図７】特許文献１に開示されているソフトスタート信号Ｖｓを生成する方法を説明するための回路ブロック図である。
【図８】特許文献２に開示されているソフトスタート信号Ｖｓを生成する方法を説明するための回路ブロック図である。
【符号の説明】
【００２２】
１                      誤差増幅器
２                      ソフトスタート信号生成回路
３                      発振器
４                      ＰＷＭコンパレータ
５                      ＰチャネルＭＯＳＦＥＴ
６                      ＮチャネルＭＯＳＦＥＴ
７                      ドライブ回路
８                      インダクタ
９，１６                コンデンサ
１０，１１，１５        抵抗
１２                    基準電圧源
１７                    負荷
Ｃ１，Ｃ２              コンデンサまたはその容量値
ＣＫ                    クロック信号またはその入力端子
Ｉｂ，Ｉｓ              定電流源またはその定電流値
ＩＮＶ１，ＩＮＶ２      インバータ
Ｍ０〜Ｍ２，Ｍ４〜Ｍ６  ＰチャネルＭＯＳＦＥＴ
Ｍ３                    ＮチャネルＭＯＳＦＥＴ
ＰＧ                    微小パルス発生回路
ＳＷ                    スイッチ
Ｖｓ                    ソフトスタート信号
M0
２＊６／４
M6
１＊２．４／０．８
M1
３＊６／４
Ｃ１
１６ｐＦ
M2
１＊２．４／０．８
Ｃ２
０．２ｐＦ
M3
１＊１．３／０．８
ＣＫの周波数
１１ｋＨｚ
M4
１＊６／４
Ｉｂ
１μＡ
M5
１＊２．４／０．８
注１）トランジスタに関するＮ＊Ｗ／Ｌという表記は、同じＷ（ゲート幅）／Ｌ（ゲー
ト長）というサイズのトランジスタをＮ個並列接続したことを意味する。なお、Ｗ
とＬの単位はμｍ。
注２）Ｃ１，Ｃ２はＭＯＳ容量（電圧依存性あり）
【図１】
2007159306.tif 000004
【図２】
2007159306.tif 000005
【図３】
2007159306.tif 000006
【図４】
2007159306.tif 000007
【図５】
2007159306.tif 000008
【図６】
2007159306.tif 000009
【図７】
2007159306.tif 000010
【図８】
2007159306.tif 000011