(57)【要約】 【課題】    抵抗メモリ装置の電流リミッタとして利用可能な金属／半導体／金属の背中合わせ構造の双方向ショットキーダイオードの形成方法を提供する。【解決手段】    基板１０２を提供する工程と、基板上に第１仕事関数を有する金属下部電極１０４を形成する工程と、金属下部電極上に第１仕事関数よりも小さい第２仕事関数を有する半導体層１０６を形成する工程と、半導体層上に第２仕事関数よりも大きい第３仕事関数を有する金属上部電極１０８を形成する工程とを備える。好ましくは、金属上部電極及び金属下部電極は、Ｐｔ、Ａｕ、Ａｇ、ＴｉＮ、Ｔａ、Ｒｕ、ＴａＮ等の材料で形成し、更に好ましくは、金属上部電極と金属下部電極は、同じ仕事関数を有する同じ材料で形成する。半導体層は、非晶質シリコン、多結晶シリコン、ＩｎＯｘ、ＺｎＯ等の材料で形成する。【選択図】        図１
2007158325.tif 000002
【特許請求の範囲】
【請求項１】
金属／半導体／金属の背中合わせ構造の双方向ショットキーダイオードの形成方法であって、
基板を提供する工程と、
前記基板上に第１仕事関数を有する金属下部電極を形成する工程と、
前記金属下部電極上に前記第１仕事関数よりも小さい第２仕事関数を有する半導体層を形成する工程と、
前記半導体層上に前記第２仕事関数よりも大きい第３仕事関数を有する金属上部電極を形成する工程と、
を備えることを特徴とする双方向ショットキーダイオードの形成方法。
【請求項２】
前記金属下部電極を形成する工程と前記金属上部電極を形成する工程において、前記金属下部電極と前記金属上部電極を、同じ仕事関数を有する同じ材料で形成することを特徴とする請求項１に記載の双方向ショットキーダイオードの形成方法。
【請求項３】
前記金属下部電極を形成する工程と前記金属上部電極を形成する工程において、前記金属下部電極と前記金属上部電極を、Ｐｔ、Ａｕ、Ａｇ、ＴｉＮ、Ｔａ、Ｒｕ、ＴａＮから成るグループから選択される材料で形成することを特徴とする請求項１に記載の双方向ショットキーダイオードの形成方法。
【請求項４】
前記半導体層を形成する工程において、前記半導体層を、非晶質シリコン、多結晶シリコン、ＩｎＯｘ、ＺｎＯから成るグループから選択される材料で形成することを特徴とする請求項１に記載の双方向ショットキーダイオードの形成方法。
【請求項５】
前記半導体層を形成する工程において、前記半導体層を、原子層成長法（ＡＬＤ）、化学気相成長法（ＣＶＤ）、物理的気相成長法（ＰＶＤ）、スピンコーティング、直流（ＤＣ）スパッタリング、高周波（ＲＦ）スパッタリング、有機金属化学気相成長法（ＭＯＣＶＤ）から成るグループから選択されるプロセスを用いて堆積することを特徴とする請求項１に記載の双方向ショットキーダイオードの形成方法。
【請求項６】
前記半導体層を形成する工程において、前記半導体層を、約１０〜１００ｎｍの範囲の膜厚で堆積することを特徴とする請求項１に記載の双方向ショットキーダイオードの形成方法。
【請求項７】
前記金属下部電極を形成する工程と前記金属上部電極を形成する工程において、前記金属下部電極と前記金属上部電極を、夫々約３０〜２００ｎｍの範囲の膜厚で形成することを特徴とする請求項１に記載の双方向ショットキーダイオードの形成方法。
【請求項８】
前記半導体層をｎ型ドーパント及びｐ型ドーパントから成るグループから選択されるドーパントでドーピングすることを更に特徴とする請求項１に記載の双方向ショットキーダイオードの形成方法。
【請求項９】
金属／半導体／金属の背中合わせ構造の双方向ショットキーダイオードを備える抵抗メモリ装置の形成方法であって、
メモリ抵抗下部電極を形成する工程と、
前記メモリ抵抗下部電極上にメモリ抵抗材料を形成する工程と、
前記メモリ抵抗材料上に第１仕事関数を有する双方向ショットキーダイオードの金属下部電極を形成する工程と、
前記金属下部電極上に前記第１仕事関数よりも小さい第２仕事関数を有する双方向ショットキーダイオードの半導体層を形成する工程と、
前記半導体層上に前記第２仕事関数よりも大きい第３仕事関数を有する双方向ショットキーダイオードの金属上部電極を形成する工程と、
を備えることを特徴とする抵抗メモリ装置の形成方法。
【請求項１０】
前記メモリ抵抗材料と前記金属下部電極の間にメモリ抵抗上部電極を形成することを特徴とする請求項９に記載の抵抗メモリ装置の形成方法。
【請求項１１】
前記メモリ抵抗材料を形成する工程において、前記メモリ抵抗材料を、Ｐｒ０．３Ｃａ０．７ＭｎＯ３（ＰＣＭＯ）、巨大磁気抵抗（ＣＭＲ）膜、遷移金属酸化物、モット絶縁体、高温超伝導体（ＨＴＳＣ）、ペロブスカイト材料を含むグループから選択される材料で形成することを特徴とする請求項９に記載の抵抗メモリ装置の形成方法。
【請求項１２】
基板と、
前記基板上に第１仕事関数を有する金属下部電極と、
前記金属下部電極上に前記第１仕事関数よりも小さい第２仕事関数を有する半導体層と、
前記半導体層上に前記第２仕事関数よりも大きい第３仕事関数を有する金属上部電極と、を備えてなり、
金属／半導体／金属の背中合わせ構造を有する双方向ショットキーダイオード。
【請求項１３】
前記金属上部電極と前記金属下部電極が、同じ仕事関数を有する同じ材料であることを特徴とする請求項１２に記載の双方向ショットキーダイオード。
【請求項１４】
前記金属上部電極と前記金属下部電極が、Ｐｔ、Ａｕ、Ａｇ、ＴｉＮ、Ｔａ、Ｒｕ、ＴａＮから成るグループから選択される材料で形成されていることを特徴とする請求項１２に記載の双方向ショットキーダイオード。
【請求項１５】
前記半導体層が、非晶質シリコン、多結晶シリコン、ＩｎＯｘ、ＺｎＯから成るグループから選択される材料で形成されていることを特徴とする請求項１２に記載の双方向ショットキーダイオード。
【請求項１６】
前記半導体層が、約１０〜１００ｎｍの範囲の膜厚を有することを特徴とする請求項１２に記載の双方向ショットキーダイオード。
【請求項１７】
前記金属上部電極と前記金属下部電極が夫々、約３０〜２００ｎｍの範囲の膜厚を有することを特徴とする請求項１２に記載の双方向ショットキーダイオード。
【請求項１８】
前記半導体層が、ｎ型ドーパント及びｐ型ドーパントから成るグループから選択されるドーパントでドーピングされていることを特徴とする請求項１２に記載の双方向ショットキーダイオード。
【請求項１９】
金属／半導体／金属の背中合わせ構造の双方向ショットキーダイオードを備えてなる抵抗メモリ装置であって、
メモリ抵抗下部電極と、
前記メモリ抵抗下部電極上に形成されたメモリ抵抗材料と、
前記メモリ抵抗材料上に形成された第１仕事関数を有する金属下部電極と、
前記金属下部電極上に形成された前記第１仕事関数よりも小さい第２仕事関数を有する半導体層と、
前記半導体層上に形成された前記第２仕事関数よりも大きい第３仕事関数を有する金属上部電極と、
を備えてなることを特徴とする抵抗メモリ装置。
【請求項２０】
前記メモリ抵抗材料と前記金属下部電極の間にメモリ抵抗上部電極を備えることを特徴とする請求項１９に記載の抵抗メモリ装置。
【請求項２１】
前記メモリ抵抗材料が、Ｐｒ０．３Ｃａ０．７ＭｎＯ３（ＰＣＭＯ）、巨大磁気抵抗（ＣＭＲ）膜、遷移金属酸化物、モット絶縁体、高温超伝導体（ＨＴＳＣ）、ペロブスカイト材料を含むグループから選択される材料で形成されていることを特徴とする請求項１９に記載の抵抗メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には集積回路製造プロセスに関し、特に、背中合わせ構造の双方向（ｂａｃｋ−ｔｏ−ｂａｃｋ）ショットキーダイオードとして機能する金属／半導体／金属（ＭＳＭ）構造体を備えたクロスポイント型抵抗メモリ装置に関する。
【背景技術】
【０００２】
クロスポイント型メモリアレイは、マトリックス状に並んだメモリ素子（メモリセル）から成り、電気的な接続点がｘ軸（即ちワード線）とｙ軸（即ちビット線）に沿って並んでいる。実施形態によっては、デジタル値が各メモリ素子の抵抗状態（高抵抗或いは低抵抗）として記憶されるものもある。メモリセルの記憶状態は、選択されたメモリ素子に接続するワード線に電圧を印加することによって読み出される。抵抗或いは記憶状態は、選択されたメモリセルに接続するビット線の出力電圧として読み出される。
【０００３】
クロスポイント型抵抗メモリアレイは、読み出し時に障害（誤読み出し）を起こし易いという問題がある。読み出し動作の一部として、電流は選択されたワード線から、選択されたメモリセルを経由して選択されたビット線に流れるが、同時に選択されたビット線と交差する非選択ワード線にも、非選択メモリセルを介して流れる。非選択ワード線に電流が流れることによって、出力インピーダンスが減少し、それに従い出力電圧も減少する。記憶状態を明確に区別するためには、出力電圧は明確に区別できる必要がある。
【０００４】
非選択の抵抗メモリセルに不要な電流が流れる問題は、直列接続したダイオードを用いることによって対処できる。ダイオードは逆バイアスでは電流が流れにくいためである。しかし、この特徴によって、１ダイオード／１抵抗（１Ｄ１Ｒ）型のメモリセルへの書き込みが困難になる。ダイオードの逆バイアスはメモリ抵抗（メモリ素子）に十分な書き込み電圧が印加されず使用できない。従って、１Ｄ１Ｒセルは、単極性型の書き込み（メモリ素子の抵抗を高抵抗化する書き込み電圧と低抵抗化する書き込み電圧が同極性となる書き込み）に適している。更に、ダイオードは、最適な動作を得るために単結晶のシリコンから形成することが望ましい。しかし、薄膜堆積プロセスを用いて大きな結晶粒子を形成することは困難である。
【０００５】
面積の大きいクロスポイント型抵抗メモリアレイの読み出し時におけるクロストークを最小限に抑えるため、多くのクロスポイント型抵抗メモリアレイ構造が提案されてきた。１Ｄ１Ｒ型メモリセルは、単極性型の書き込みに大変適している。しかし、良質のダイオードは、単結晶のシリコン上でしか製造できない。多層３次元アレイでは、堆積したシリコンの再結晶化によってダイオードの上部層を形成するが、その結果得られるダイオードは通常電気的特性を殆ど示さない。しかも、ダイオードをかなり厚いシリコン膜から形成する必要がある。
【０００６】
下記特許文献１は、メモリ抵抗と直列に接続された金属／絶縁体／金属（ＭＩＭ）構造のメモリセルを提案している。ＭＩＭ構造体は、低バイアスでは非導電性である。バイアス電圧が一定値よりも高い場合、その導電性は大幅に増加する。この電圧は、「電流上昇電圧」または「バリスタ電圧」と呼ばれる。ＭＩＭ構造体は、高電流領域に対して高電界が発生することにより、インパクトイオン化が生じる。広く知られているように、ＭＩＭ構造体は、高い電流密度ストレスに晒されると不安定になる。これは、絶縁体に高電界が印加された時に、絶縁体に深いトラップ状態が生じ、局地的なアバランシェ降伏が生じるためである。結果として、電流電圧特性は、電流が比較的小さい状態においてのみ、可逆性を持つことになる。従って、非オーミックのＭＩＭ構造体は、多数の書き込み動作を必要とするクロスポイント型メモリセルには適さない。尚、具体的なＭＩＭ材料、或いは、ＭＩＭ構造体の製造方法については、下記特許文献１では開示されていない。
【０００７】
【特許文献１】米国特許第６，７５３，５６１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、上記従来の抵抗メモリ装置の問題点に鑑みてなされたもので、その目的は、薄膜堆積プロセスで容易に形成でき、高電圧バイアス状態で双方向に電流を流し、低電圧バイアス状態で電流を遮断可能な双方向ダイオードを実現して、抵抗メモリ装置の電流リミッタとして応用することにある。
【課題を解決するための手段】
【０００９】
これより、高電圧の（順及び逆）バイアス状態の下では順方向、逆方向ともに電流が流れるが、低電圧のバイアス状態の下では電流が遮断される双方向ダイオード装置について説明する。抵抗メモリセルに電流リミッタを追加することができる。これにより、高電圧の双極性型の書き込み（メモリ素子の抵抗を高抵抗化する書き込み電圧と低抵抗化する書き込み電圧が逆極性となる書き込み）が可能となり、低電圧の読み出し時には電流が非選択ワード線に流れないようにすることが可能となる。
【００１０】
従来の多くのクロスポイント型抵抗メモリアレイでは、電流が選択されたワード線から選択されたメモリセルを経由して選択されたビット線に流れると同時に、選択されたビット線と交差する非選択ワード線にも非選択メモリセルを介して流れることによって、読み出し時に障害（誤読み出し）が生じる虞があった。しかし、メモリセル内に電流リミッタを備えるクロスポイント型アレイであれば、非選択ワード線に電流が流れるのを最小限に抑え、出力（読み出し）電圧の変動を最小限に抑えることが可能である。
【００１１】
金属／半導体／金属（ＭＳＭ）の背中合わせ構造の双方向ショットキーバリア装置は、正負両方のバイアス電圧に関して対称的な非オーミック特性を現す。この装置は、抵抗クロスポイント型メモリアレイに対するメモリセル電流リミッタとして使用することができる。半導体の導電性は高く、トラップ状態の捕獲断面は小さいので、当該装置は高電界において安定した動作が可能である。ＭＳＭ構造体の電流密度は、ＭＩＭ構造体よりも数桁高くすることができる。
【００１２】
従って、金属／半導体／金属（ＭＳＭ）の背中合わせ構造の双方向ショットキーダイオードの形成方法は、基板を提供する工程と、前記基板上に第１仕事関数を有する金属下部電極を形成する工程と、前記金属下部電極上に前記第１仕事関数よりも小さい第２仕事関数を有する半導体層を形成する工程と、前記半導体層上に前記第２仕事関数よりも大きい第３仕事関数を有する金属上部電極を形成する工程とを備える。
【００１３】
金属上部電極及び金属下部電極は、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、ＴｉＮ、Ｔａ、ＴａＮ等の材料で形成される。一実施形態において、金属上部電極と金属下部電極は、同じ仕事関数を有する同じ材料で形成される。半導体層は、非晶質シリコン、多結晶シリコン、ＩｎＯｘ、ＺｎＯ等の材料で形成される。半導体層は、原子層成長法（ＡＬＤ）、化学気相成長法（ＣＶＤ）、物理的気相成長法（ＰＶＤ）、スピンコーティング、直流（ＤＣ）スパッタリング、高周波（ＲＦ）スパッタリング、有機金属化学気相成長法（ＭＯＣＶＤ）等のプロセスを用いて堆積される。
【００１４】
また、金属／半導体／金属（ＭＳＭ）の背中合わせ構造の双方向ショットキーダイオードを備える抵抗メモリ装置の形成方法は、メモリ抵抗下部電極を形成する工程と、前記メモリ抵抗下部電極上にメモリ抵抗材料を形成する工程と、前記メモリ抵抗材料上に第１仕事関数を有する双方向ショットキーダイオードの金属下部電極を形成する工程と、前記金属下部電極上に前記第１仕事関数よりも小さい第２仕事関数を有する双方向ショットキーダイオードの半導体層を形成する工程と、前記半導体層上に前記第２仕事関数よりも大きい第３仕事関数を有する双方向ショットキーダイオードの金属上部電極を形成する工程と、を備える。
【００１５】
上述のＭＳＭ構造の双方向ショットキーダイオードの形成方法、抵抗メモリ装置の形成方法、ＭＳＭ構造の双方向ショットキーダイオード、及び、ＭＳＭ構造の双方向ショットキーダイオードを備える抵抗メモリ装置について、更に詳細に以下において説明する。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明に係る金属／半導体／金属（ＭＳＭ）の背中合わせ構造の双方向ショットキーダイオードの部分断面図である。双方向ショットキーダイオード１００は、基板１０２と、基板１０２上に重なる金属下部電極（ＭＢＥ）１０４を備える。基板１０２は特定の材料に限らず、Ｓｉ、Ｇｅ、ＳｉＯ２、ＧｅＡｓ、ガラス、石英、プラスチックといった材料から成る。金属下部電極１０４は、第１仕事関数を有する。半導体層（Ｓ）１０６は金属下部電極１０４の上に重なり、第１仕事関数よりも小さい第２仕事関数を有する。金属上部電極１０８は半導体層１０６の上に重なり、第２仕事関数よりも大きい第３仕事関数を有する。
【００１７】
仕事関数は、電子ボルト（ｅＶ）で表され、金属のフェルミ準位から遠点まで電子を取り出すために必要な最小エネルギーの指標である。一般に、金属の仕事関数は、その金属の自由原子のイオン化エネルギーの約半分である。金属／半導体の界面を持つショットキーダイオードの設計において、仕事関数は重要な考慮事項である。仕事関数は、一般に半導体チャネル領域上に金属ゲート電極を用いるＭＯＳＦＥＴ装置の閾値電圧に密接な関係がある。
【００１８】
金属上部電極１０８と金属下部電極１０４は、Ｐｔ、Ａｕ、Ａｇ、Ｒｕ、ＴｉＮ、Ｔａ、ＴａＮといった材料から成る。但し、導電性電極材料として用いられる材料が他にもあることが従来技術で公知となっている。一実施形態において、金属上部電極１０８と金属下部電極１０４は同じ材料から成り、そのため、同じ仕事関数を有する。半導体層１０６は非晶質シリコン、多結晶シリコン、ＩｎＯｘ、ＺｎＯといった材料から成る。但し、上述ように、双方向ショットキーダイオード１００はこの一連の材料に必ずしも限られるものではない。
【００１９】
一実施形態において、半導体層１０６は約１０〜１００ｎｍの範囲の膜厚１１０を有する。金属上部電極１０８と金属下部電極１０４は夫々、約３０〜２００ｎｍの範囲の膜厚１１２を有する。但し、金属上部電極１０８は必ずしも金属下部電極１０４と同じ膜厚である必要はない。他の実施形態において、半導体層１０６はｎ型ドーパントまたはｐ型ドーパントを含む。
【００２０】
図２は、ＭＳＭ構造の双方向ショットキーダイオードを備えた抵抗メモリ装置の部分断面図である。抵抗メモリ装置２００は、メモリ抵抗下部電極（ＭＲＢＥ）２０２と、メモリ抵抗下部電極２０２上に重なるメモリ抵抗（ＭＲ）材料２０４を備える。双方向ショットキーダイオード１００は、メモリ抵抗材料２０４上に重なる。図１に示すように、双方向ショットキーダイオード１００は第１仕事関数を有する金属下部電極１０４を備え、当該金属下部電極１０４はメモリ抵抗材料２０４上に形成されている。半導体層１０６は金属下部電極１０４の上に重なり、第１仕事関数よりも小さい第２仕事関数を有する。金属上部電極１０８は半導体層１０６の上に重なり、第２仕事関数よりも大きい第３仕事関数を有する。ＭＳＭ構造の双方向ショットキーダイオード１００の詳細は、上記図１の説明にて示されており、簡略化のため重複する説明は省略する。
【００２１】
図３は、図２の抵抗メモリ装置の一実施形態の部分断面図である。この実施形態の抵抗メモリ装置２００は、図２に示された抵抗メモリ装置の全ての要素を備え、更に、メモリ抵抗材料２０４と金属下部電極１０４の間にメモリ抵抗上部電極（ＭＲＴＥ）３００を備える。
【００２２】
図２または３に示すように、メモリ抵抗下部電極２０２上に重なるメモリ抵抗材料２０４は、Ｐｒ０．３Ｃａ０．７ＭｎＯ３（ＰＣＭＯ）、巨大磁気抵抗（ＣＭＲ）膜、遷移金属酸化物、モット絶縁体、高温超伝導体（ＨＴＳＣ）、ペロブスカイト材料等の材料で形成される。
【００２３】
双方向ショットキーダイオード１００の金属上部電極１０８は、接続する抵抗メモリセルのメモリアレイにおいてワード線と成り得る。メモリアレイでは、従来技術で公知であるように、複数の抵抗メモリ装置２００が、各ビット線及び各ワード線に夫々接続している。次に、メモリ抵抗下部電極２０２はメモリアレイにおいて他の抵抗メモリ装置（図示せず）に接続しているビット線である。図では双方向ショットキーダイオード１００はメモリセルの「上側」に形成されているが、これとは反対に、他の実施形態では抵抗メモリセルの「下側」に形成される（図示せず）。即ち、双方向ショットキーダイオード１００の金属下部電極１０４がビット線となり、メモリ抵抗下部電極２０２は双方向ショットキーダイオード１００の金属上部電極１０８上に形成される。また、メモリ抵抗上部電極３００はワード線となる。メモリ抵抗上部電極及びメモリ抵抗下部電極としては、Ｐｔ、Ｉｒ、Ａｕ、Ａｇ、Ｒｕ、ＴｉＮ、Ｔｉ、Ａｌ、ＡｌＣｕ、Ｐｄ、Ｒｈ、Ｗ、Ｃｒ、導電性酸化物といった材料を用いて形成することが可能である。
【００２４】
クロスポイント型抵抗メモリアレイでは、書き込み干渉（他のメモリセルの記憶状態に対する干渉）、書き込み障害（誤書き込み）、及び、読み出し障害（誤読み出し）を最小限にするために、メモリセル毎にメモリ抵抗と直列に接続されたダイオード等の電流制限装置が必要となる。メモリセル毎のメモリ抵抗に直列なダイオードを備えるクロスポイント型メモリアレイは、単極性型電圧パルスを用いた書き込みのみが可能である。金属多層膜上では良質のダイオードが製造できないため、抵抗クロスポイント型メモリアレイとダイオード／メモリ抵抗との統合は不可能である。また、金属／絶縁体／金属（ＭＩＭ）構造はたとえ微小な電流密度の動作においても信頼性に乏しく、ＭＩＭ電流リミッタをダイオードの代わりに用いることはできない。信頼性が低い原因は、絶縁体における深い捕獲状態と、局地的な絶縁破壊にある。絶縁体を半導体材料に置き換えれば、双方向ショットキーダイオードの形成が可能である。
【００２５】
図４はクロスポイント型抵抗メモリアレイのメモリセルの部分断面図である。メモリ抵抗材料としてＰＣＭＯが使われている。一実施形態では、メモリ抵抗の下部電極及び上部電極であるＭ１、Ｍ２は、Ｐｔ、Ａｕ、Ａｇ、ＴｉＮ、Ｔａ、Ｒｕ、ＴａＮ等の貴金属或いは金属化合物、及び、類似の材料で形成される。双方向ショットキーダイオードの金属下部電極Ｍ３と金属上部電極Ｍ４の仕事関数は、双方向ショットキーダイオードの半導体Ｓの仕事関数よりも大きい。一実施形態において、双方向ショットキーダイオードがバイアス電圧の発生に関して対称的な特性を持つように、電極Ｍ３、Ｍ４には同じ材料を用いることが望ましい。メモリ抵抗の上部電極Ｍ２が双方向ショットキーダイオードの形成に適するのであれば、金属下部電極Ｍ３はなくても構わない。電極Ｍ３、Ｍ４に適する材料としては、Ｐｔ、ＴｉＮ、Ａｇ、Ａｕ、Ｔａ、Ｔｉ、Ｒｕ、及び、ＴａＮがある。
【００２６】
図５は、ＭＳＭ構造の双方向ショットキーダイオード装置の望ましい電流電圧特性を示すグラフである。
【００２７】
図６（ａ）及び６（ｂ）は、金属／Ａｌ２Ｏ３／金属ダイオードのＭＩＭ構造の電気的特性を示すグラフである。Ａｌ２Ｏ３薄膜の堆積には、原子層成長法（ＡＬＤ）を用いることができる。図６（ａ）と図６（ｂ）のＡｌ２Ｏ３の膜厚は、夫々５．５ｎｍと３０ｎｍである。図６（ａ）と図６（ｂ）に示すように、降伏電流は絶縁体の膜厚には殆ど依存しない。最大電流密度は約０．１Ａ／ｃｍ２と小さく、クロスポイント型抵抗メモリアレイの応用には適さない。また、その電流レベルでは、絶縁体は非常に不安定である。
【００２８】
図７及び図８は、夫々、非晶質シリコンＭＳＭ構造体と酸化亜鉛ＭＳＭ構造体の電気的特性を示す図である。非晶質シリコンＭＳＭ構造体と酸化亜鉛ＭＳＭ構造体は、何れも高電流密度を安定して扱うことができる。ＭＳＭ構造体の最大電流密度は、半導体層の膜厚に依存している。１０００Ａ／ｃｍ２よりも高い電流密度を有する信頼性の高い装置を得ることが可能である。非晶質シリコンＭＳＭ構造体及び酸化亜鉛ＭＳＭ構造体のデータのみが特に示されているが、半導体の仕事関数が金属電極の仕事関数よりも低い半導体材料であれば本発明に係る双方向ショットキーダイオードに用いることができる。
【００２９】
ＭＳＭ構造体は、双方向ショットキーダイオードとして機能する。電流密度は、半導体に関しては金属のバリアの高さに依存する。ＭＳＭ構造体の直列抵抗は、半導体材料の膜厚及び抵抗を減少させることによって減少する。半導体層の膜厚が薄すぎると、双方向ショットキーダイオードのリーク電流が増加し、低電圧バイアス電流が過度に増加して実際のメモリセルの応用には適さなくなる。双方向ショットキーダイオードの目的はメモリアレイの非選択メモリセルを通る電流を制限することであり、双方向ショットキーダイオードの電流電圧特性はゼロバイアス電圧を中心に対称である必要はない。従って、双方向ショットキーダイオードの上部及び下部電極は同じ材料である必要はない。
【００３０】
本製造工程は以下の通りである。
１．シリコンが集積されたサポート回路の完成後、層間シリコン酸化物を堆積させる。シリコンウェハの表面を平坦化させる。コンタクトビアをエッチングにより開口し、Ｗ、ＷＳｉ２、ＴｉＮ、ｎ＋不純物がドープされた多結晶シリコン等の適切なコンタクト材料を充填する。
２．メモリ抵抗下部電極Ｍ１、ＰＣＭＯ（メモリ抵抗材料）、メモリ抵抗上部電極Ｍ２、及び、金属下部電極Ｍ３を堆積させる。
３．次に、半導体層Ｓを物理的気相成長法（ＰＶＤ）、化学気相成長法（ＣＶＤ）、有機金属成長（ＭＯＤ）等の適切な最新の方法を用いて堆積させる。半導体層Ｓはドープしてもしなくても何れでも構わない。半導体層Ｓの膜厚は、約１０〜１００ｎｍである。
４．金属上部電極Ｍ４とハードマスクを堆積させる。
５．金属上部電極Ｍ４、半導体層Ｓ、金属下部電極Ｍ３、メモリ抵抗上部電極Ｍ２、ＰＣＭＯ、及び、メモリ抵抗下部電極Ｍ１をプラズマエッチングし、単一の積層構造から成るＭＳＭ構造体とメモリ抵抗が直列に接続した抵抗メモリ装置を形成する。メモリセル積層構造のエッチングは、複数のマスクを用いてもよいし、エッチング工程を簡略化してもよい。
６．Ａｌ２Ｏ３、Ｓｉ３Ｎ４等の保護絶縁層を堆積させる。
７．パッシベーション酸化膜を堆積させる。
８．最新技術を用いて、層間金属配線処理を行う。
【００３１】
図９は、金属／半導体／金属の背中合わせ構造の双方向ショットキーダイオードの形成方法を示すフローチャートである。形成方法は、明瞭性のために工程の番号順に示されているが、この番号は必ずしも工程の順序を決定付けるものではない。これらの工程は省略されたり、並行して行われたり、順序の厳守を要件とせずに行われることもある。形成方法はステップ＃９００から始まる。
【００３２】
ステップ＃９０２では、基板を提供する。ステップ＃９０４では、基板上に重なり、第１仕事関数を有する金属下部電極（ＭＢＥ）を形成する。ステップ＃９０６では、金属下部電極上に重なり、第１仕事関数よりも小さい第２仕事関数を有する半導体層を形成する。一実施形態では、ステップ＃９０７が追加され、半導体層をｎ型或いはｐ型のドーパントでドープする。ステップ＃９０８では、半導体層上に重なり、第２仕事関数よりも大きい第３仕事関数を有する金属上部電極（ＭＴＥ）を形成する。
【００３３】
一実施形態では、金属上部電極を形成する工程（ステップ＃９０８）及び金属下部電極を形成する工程（ステップ＃９０４）において、Ｐｔ、Ａｕ、Ａｇ、ＴｉＮ、Ｔａ、Ｒｕ、ＴａＮ等の材料で各金属電極を形成する。他の実施形態において、ステップ＃９０４及び＃９０８で、金属下部電極及び金属上部電極を夫々同じ材料で形成する。この場合は、金属上部電極と金属下部電極は、同じ仕事関数を有する。
【００３４】
別の実施形態では、ステップ＃９０６の半導体層を形成する工程において、非晶質シリコン、多結晶シリコン、ＩｎＯｘ、ＺｎＯ等の材料で半導体層を形成する。ステップ＃９０６では、原子層成長法（ＡＬＤ）、化学気相成長法（ＣＶＤ）、物理的気相成長法（ＰＶＤ）、スピンコーティング、直流（ＤＣ）スパッタリング、高周波（ＲＦ）スパッタリング、有機金属化学気相成長法（ＭＯＣＶＤ）等のプロセスを用いて半導体材料を堆積させる。
【００３５】
一実施形態では、ステップ＃９０６の半導体層を形成する工程において、約１０〜１００ｎｍの範囲の膜厚になるまで半導体材料を堆積させる。ステップ＃９０８の金属上部電極を形成する工程、及び、ステップ＃９０４の金属下部電極を形成する工程においては、約３０〜２００ｎｍの範囲の膜厚で各電極を形成する。
【００３６】
図１０は、ＭＳＭ構造の双方向ショットキーダイオードを備えた抵抗メモリ装置の形成方法を示すフローチャートである。形成方法はステップ＃１０００から始まる。ステップ＃１００２では、メモリ抵抗下部電極（ＭＲＢＥ）を形成する。ステップ＃１００４では、メモリ抵抗下部電極上に重なるメモリ抵抗（ＭＲ）材料を形成する。ステップ＃１００６では、メモリ抵抗材料上に重なり、第１仕事関数を有するＭＳＭ金属下部電極（ＭＢＥ）を形成する。一実施形態では、ステップ＃１００５にて、メモリ抵抗材料とＭＳＭ金属下部電極の間にメモリ抵抗上部電極（ＭＲＴＥ）を形成する。ステップ＃１００８では、金属下部電極上に重なり、第１仕事関数よりも小さい第２仕事関数を有するＭＳＭ半導体層を形成する。ステップ＃１０１０では、半導体層上に重なり、第２仕事関数よりも大きい第３仕事関数を有するＭＳＭ金属上部電極（ＭＴＥ）を形成する。
【００３７】
ステップ＃１００４にて、メモリ抵抗下部電極上にメモリ抵抗材料を形成する工程において、ＰＣＭＯ、ＣＭＲ膜、遷移金属酸化物、モット絶縁体、ＨＴＳＣ、ペロブスカイト材料等の材料を用いてメモリ抵抗を形成する。
【００３８】
双方向ショットキーダイオードの形成方法についての詳細は図９にて示されており、簡略化のため重複する説明は省略する。尚、本製造工程では、メモリ抵抗（ＭＲ）を下層に位置するように双方向ショットキーダイオードよりも先に形成しているが、他の実施形態にて双方向ショットキーダイオードを下層に位置するようにメモリ抵抗（ＭＲ）よりも先に形成することも可能である。
【００３９】
以上、金属／半導体／金属（ＭＳＭ）の背中合わせ構造の双方向ショットキーダイオード、当該双方向ショットキーダイオードを備えた抵抗メモリ装置、及び、対応する各形成方法について説明した。本発明を説明するために、プロセスの詳細について例を挙げた。同様に、抵抗メモリ装置は、応用の一例として示した。しかし、本発明はこれらの例に限定されるものではない。本発明方法の他の変形及び実施形態は、当業者によって想起されるであろう。
【図面の簡単な説明】
【００４０】
【図１】金属／半導体／金属（ＭＳＭ）の背中合わせ構造の双方向ショットキーダイオードの部分断面図
【図２】双方向ショットキーダイオードを備えた抵抗メモリ装置の部分断面図
【図３】図２の抵抗メモリ装置の一実施形態の部分断面図
【図４】クロスポイント型抵抗メモリアレイのメモリセルの部分断面図
【図５】双方向ショットキーダイオード装置の望ましい電流電圧特性を示すグラフ
【図６】金属／Ａｌ２Ｏ３／金属ダイオードの電気的特性を示すグラフ
【図７】非晶質シリコンＭＳＭ構造体の電気的特性を示す図
【図８】酸化亜鉛ＭＳＭ構造体の電気的特性を示す図
【図９】金属／半導体／金属（ＭＳＭ）の背中合わせ構造の双方向ショットキーダイオードの形成方法を示すフローチャート
【図１０】双方向ショットキーダイオードを備えた抵抗メモリ装置の形成方法を示すフローチャート
【符号の説明】
【００４１】
１００：  本発明に係る金属／半導体／金属（ＭＳＭ）の背中合わせ構造の双方向ショットキーダイオード
１０２：  基板
１０４：  金属下部電極
１０６：  半導体層
１０８：  金属上部電極
１１０：  半導体層の膜厚
１１２：  金属下部電極と金属上部電極の膜厚
２００：  本発明に係る双方向ショットキーダイオードを備えた抵抗メモリ装置
２０２：  メモリ抵抗下部電極
２０４：  メモリ抵抗材料
３００：  メモリ抵抗上部電極
【図５】
2007158325.tif 000003
【図９】
2007158325.tif 000004
【図１０】
2007158325.tif 000005
【図１】
2007158325.tif 000006
【図２】
2007158325.tif 000007
【図３】
2007158325.tif 000008
【図４】
2007158325.tif 000009
【図６】
2007158325.tif 000010
【図７】
2007158325.tif 000011
【図８】
2007158325.tif 000012