(57)【要約】【課題】  ４０Ｇｂ／ｓ以上の高ビットレートで伝送されるＤＢＰＳＫ変調またはＤＱＰＳＫ変調された光信号を復調する際の合波における遅延時間整合をｐｓ単位で実現できるようにする。【解決手段】  基板１０には１対の受光器１１、１対の増幅器２０が実装され、基板１１の後部（図面上）にはコプレーナ導波路３０が形成されている。受光器のアノード端子１６と増幅器２０の入力端子２１はワイヤ２７で接続されている。２つの増幅器２０の出力端子２３ｓと１対のグランド端子２３ｇは、それぞれ、フレキシブル基板４０ａ、４０ｂによりコプレーナ導波路３０の信号線（Ｓ）と１対のグランド線（Ｇ）に接続されている。２つの受光器１１が遅延干渉計から入力する２つの分岐光信号（光信号と相補光信号）の合波は、電気信号に変換されてから、フレキシブル基板４０ａ、４０ｂの信号線が接続しているコプレーナ導波路３０の信号線（Ｓ）上で行われる。【選択図】図１
2007013761.tif 000002
【特許請求の範囲】
【請求項１】
差分位相偏移変調された光信号を復調する光受信機において、遅延干渉計内で受信光信号を分岐することにより得られる２つの分岐光信号が、該遅延干渉計内で干渉した後、受光器により電気信号に変換されてから合波される時点で両分岐光信号の遅延時間が整合するように調整する遅延時間調整装置であって、
前記２つの分岐光信号を個別に光電変換する１対の受光器と、
該１対の受光器に対応して設けられ、対応する受光器から出力される光電変換信号を入力・増幅する１対の増幅器と、
該１対の増幅器の出力端子と前記２つの分岐光信号の光電変換信号が合波する信号線を接続し、前記２つの分岐光信号が合波する時点での遅延時間を調整するフレキシブル基板とを有するバランス型受信回路を、
少なくとも１つ備えることを特徴とする。
【請求項２】
請求項１記載の遅延時間制御装置であって、
前記バランス型受信回路は、
前記遅延干渉計から出力される合波する必要がある一方の分岐光信号を第１の電気信号に変換する第１の受光器と、
該第１の受光器から出力される電気信号を増幅出力する第１の電気増幅器と、
該第１の電気増幅器の出力端子と前記合波が行われる信号線を接続する第１のフレキシブル基板と、
前記遅延干渉計から出力される合波する必要がある他方の分岐光信号を第２の電気信号に変換する第２の受光器と、
該第２の受光器から出力される電気信号を増幅出力する第２の電気増幅器と、
該第２の電気増幅器の出力端子と前記合波が行われる信号線を接続する第２のフレキシブル基板と、
を備えることを特徴とする。
【請求項３】
差分位相偏移変調された光信号を復調する光受信機において、遅延干渉計内で受信光信号を分岐することにより得られる２つの分岐光信号が、該遅延干渉計内で干渉した後、受光器により電気信号に変換されてから合波される時点で両分岐光信号の遅延時間が整合するように調整する遅延時間調整装置であって、
前記２つの分岐光信号を個別に光電変換するバランス型検波器を構成する２つの受光器と、
該２つの受光器から出力される電気信号が入力される入力端子を有する増幅器と、
前記一方の受光器の端子と前記増幅器の入力端子を接続する第１のフレキシブル基板と、
前記他方の受光器の端子と前記増幅器の入力端子を接続する第２のフレキシブル基板とを有するバランス型受信回路を、
少なくとも１つ備えることを特徴とする遅延時間調整装置。
【請求項４】
請求項２または３記載の遅延時間制御装置であって、
前記差分位相偏移変調はＤＢＰＳＫ変調であり、前記バランス型受信回路を１つ備えることを特徴とする。
【請求項５】
請求項２または３記載の遅延時間制御装置であって、
前記差分位相偏移変調はＤＱＰＳＫ変調であり、前記バランス型受信回路を２つ備えることを特徴とする。
【請求項６】
請求項１記載の遅延時間制御装置であって、
前記バランス型受信回路を２つ有し、
該２つのバランス型受信回路が有する４個の増幅器は、合波される電気信号が隣接して出力されないように配設されており、
合波される第１系統の２つの電気信号を出力する２つの増幅器の出力端子と、該合波が行われる信号線とを接続する第１のフレキシブル基板と、
合波される第２系統の２つの電気信号を出力する２つの増幅器の出力端子と、該合波が行われる信号線とを接続する第２のフレキシブル基板と、
を備えることを特徴とする。
【請求項７】
請求項１記載の遅延時間制御装置であって、
前記第１の受光器の端子と前記第１の増幅器の入力端子を接続する第１のワイヤと、
前記第２の受光器の端子と前記第２の増幅器の入力端子を接続する第２のワイヤと、
を備えることを特徴とする。
【請求項８】
請求項１、２または６記載の遅延時間制御装置であって、
前記フレキシブル基板は、ループ状にして接続されていることを特徴とする。
【請求項９】
請求項１、２、６または８記載の遅延時間制御装置を備えたＤＢＰＳＫ変調された光信号を復調する光受信機。
【請求項１０】
請求項１、２、６または８記載の遅延時間制御装置を備えたＤＱＰＳＫ変調された光信号を復調する光受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差分位相偏移変調された光信号を復調する技術に係わり、特に、バランス型受信回路において２つの分岐光信号を光電変換後に合波する時に両信号の遅延時間が整合するように調整する遅延時間調整装置及びそれを用いた光受信機に関する。
【背景技術】
【０００２】
フォトニックネットワークは、ルーティングやスイッチングを光信号のままで行うことで、超高速・大容量のネットワークを実現する技術である。フォトニックネットワークでは、送信側において光信号（信号光）はディジタル変調されて通信網に送出され、受信側において該ディジタル変調された光信号はディジタル復調されて復元される。
【０００３】
１波長当たり４０Ｇｂ／ｓ以上の高ビットレート伝送に対応したフォトニックネットワークにおけるディジタル変調方式には、ＤＢＰＳＫ(Differential Binary Phase Shift Keying)やＤＱＰＳＫ(Differential Quadrature Phase Shift keying)などが用いられる。
【０００４】
ＤＢＰＳＫやＤＱＰＳＫは、送信に差分符号化、受信に遅延検波を用いる方式である。ＤＢＰＳＫは、光雑音耐力、非線形耐力に優れている。ＤＱＰＳＫは、ボーレートが下がるため、波長分析耐力等も優れている。また、ＤＢＰＳＫやＤＱＰＳＫは、位相変化に規則性を持つので誤りにも強いという利点がある。ＤＱＰＳＫには、ＤＱＰＳＫ信号をゼロ復帰(RZ:Return to Zero)パルス化したＲＺ−ＤＱＰＳＫやキャリア抑圧(Career Suppressed)した（ＣＳ）ＲＺ−ＤＱＰＳＫなどもある。
【０００５】
図２１は、４０Ｇｂ／ｓの（ＣＳ）ＲＺ−ＤＱＰＳＫ信号光（以下、ＤＱＰＳＫ信号光と記載）を復調する（ＣＳ）ＲＺ−ＤＱＰＳＫ光受信機の回路構成を示す図である。
同図に示す（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機１０００において、入力されるＤＱＰＳＫ信号光は２つに分岐され、一方の分岐光が遅延干渉計１１１０に、他方の分岐光が遅延干渉計１１２０に入光する。
【０００６】
遅延干渉計１１１０は、マッハツェンダ干渉計を構成する上アーム１１１１ａと下アーム１１１１ｂから構成されている。上記２つのアームの光路長は異なっており、上アーム１１１１ａを伝播する分岐光と下アーム１１１１ｂを伝播する分岐光の伝播時間の相対的時間差が、データ変調速度のシンボル周期に概ね等しい時間となるように構成されている。すなわち、上アーム１１１１ａの伝播時間の方が下アーム１１１１ｂの伝播時間よりもほぼデータ変調の１シンボル周期だけ長くなるように、上アーム１１１１ａの光路長が下アーム１１１１ｂの光路長よりも長くなるように構成されている。遅延部１１１２は下アーム１１１１ｂの電極に適正な電圧を加えることによって伝播する分岐光の位相をπ／４だけシフトさせる回路である。
【０００７】
遅延干渉計１１２０も、遅延干渉計１１１０とほぼ同様な構成となっており、上アーム１１２１ａと下アーム１１２１ｂにおける分岐光の伝播時間の相対的な時間差が、データ変調速度のシンボル周期にほぼ等しくなるように構成されている。遅延干渉計１１１０と異なるのは遅延部１１２２が、下アーム１１２１ｂを伝播する分岐光の位相を−Π／４だけシフトさせる回路となっていることである。
【０００８】
遅延干渉計１１１０において、上アーム１１１１ａと下アーム１１１１ｂを伝播した分岐光は干渉点１１１３で干渉し、その干渉により生成された光信号は差動受光器と増幅器から構成されるバランス型受信回路１１３０に入力される。
【０００９】
バランス型受信回路１１３０は、直列接続された２個のＰＩＮフォトダイオードから成る差動受光器１１３１と増幅器１１３２とで構成されており、遅延干渉計１１１０から入力される光信号を送信機が変調したデータに対応する電気信号ａに復調する。そして、その電気信号ａを２０Ｇｂ／ｓのＣＤＲ（Clock Data Recovery）回路１１５０に出力する。
【００１０】
同様にして、遅延干渉計１１２０においても、上アーム１１１１ａと下アーム１１１１ｂを伝播した分岐光が干渉点１１２３で干渉し、その干渉により生成された光信号が差動受光器と増幅器から構成されるバランス型受信回路１１４０に入力される。直列接続された２個のＰＩＮフォトダイオードから成る差動受光器１１４１と増幅器１１４２とで構成されているバランス型受信回路１１４０は、遅延干渉計１１２０から入力される光信号を送信機が変調したデータに対応する電気信号ｂに復調し、その電気信号ｂを２０Ｇｂ／ｓのＣＤＲ（クロックデータリカバリー）回路１１６０に出力する。
【００１１】
ＣＤＲ回路１１５０、１１６０は、それぞれ、入力される電気信号ａ、ｂから識別再生(regenerating)ためのタイミング信号となるクロックを抽出し、該クロックを基に電気信号ａ、ｂをより安定な電気信号に変換してフレーマ（Framer）回路１１７０に出力する。フレーマ回路１１７０は、ＳＤＨ／ＳＯＮＮＥＴ／ＯＴＮ等のフレーム同期処理、フレーム生成、ＦＥＣ(Forward Error Correction )によるエラー訂正などを行う。
【００１２】
上記構成の（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機１０００においては、入力光を分岐後、それらの分岐光が遅延干渉計（１１１０、１１３０）を通過してからバランス型受信回路（１１３０、１１４０）内のＰＩＮフォトダイオードで光電変換を受けた後に合成される際の遅延時間の整合が重要である。
【００１３】
すなわち、一方のＰＩＮフォトダイオードによる光電変換により生成された第１の電気信号と他方のＰＩＮフォトダイオードによる光電変換により生成された第2の電気信号が合波するときの両電気信号の遅延整合が大切である。４０Ｇｂ／ｓの光伝送システムでは、該合波するときの遅延差としてｐｓ（ピコ秒）単位での整合が要求される。
【００１４】
図２２〜図２４は、図２１の（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機１０００を構成する回路のモジュール構成の各種形態を示す図である。
図２１の（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機１０００は、フレーマ回路１１７０を除く部分の回路構成が上下対称となっている。すなわち、上半分と下半分が、共に、遅延干渉計、バランス型受信回路及びＣＤＲ回路から構成されるユニットとなっている。
【００１５】
ここでは、便宜上、遅延干渉計、バランス型受信回路及びＣＤＲ回路から構成される回路を“ユニット”と呼ぶことにする。また、上記第１の電気信号と第2の電気信号が合波する位置を、便宜上、“合波点”と呼ぶことにする。
【００１６】
図２２は、ユニットの第一の構成例を示す図である。
同図に示すユニット２０００は、遅延干渉計モジュール２１１０、光路２１２０ａ、２１２０ｂ、及び光受信モジュール２１３０で構成されている。
【００１７】
遅延干渉計モジュール２１１０は、図２１の遅延干渉計（１１１０、１１２０）と同様な回路構成を有するモジュールである。光受信モジュール２１３０は、図２１のバランス型受信回路（１１３０、１１４０）とＣＤＲ回路（１１５０、１１６０）を有するモジュールである。遅延干渉計モジュール２１１０と光受信モジュール２１３０は、２つの光路２１２０ａ、２１２０ｂで接続されている。光路２１２０ａは、遅延干渉計モジュール２１１０内の干渉点２１１３と光受信モジュール２１３０内のＰＩＮフォトダイオード２１３１ａを接続している。光路２１２０ｂは、遅延干渉計モジュール２１１０内の干渉点２１１３と光受信モジュール２１３０内のＰＩＮフォトダイオード２１３１ｂを接続している。
【００１８】
ユニット２０００において、ＰＩＮフォトダイオード２１３１ａのアノードとＰＩＮフォトダイオード２１３１ｂのカソードを接続する電気信号路の１点が合波点２１１３となる。
【００１９】
図２３は、ユニットの第二の構成例を示す図である。
同図に示すユニット３０００は、図２２の遅延干渉計モジュール２１１０と光受信モジュール２１３０を一体化した構成となっている。
【００２０】
このユニット３０００において、ＰＩＮフォトダイオード３１１３ａのアノードとＰＩＮフォトダイオード３１１３ｂのカソードを接続する電気信号路の１点が合波点３１３２となる。
【００２１】
図２４は、ユニットの第三の構成例を示す図である。
同図に示すユニット４０００は、遅延干渉計モジュール４１１０、光路４１２０ａ、４１２０ｂ及び光受信モジュール４１３０で構成されている。
【００２２】
ユニット４０００とユニット２０００との構成上の相違点は、光受信モジュールの構成である。ユニット４０００の光受信モジュール４１３０では、ＰＩＮフォトダイオード４１３１ａとＰＩＮフォトダイオード４１３１ｂの光電変換出力を、それぞれに対応して設けられた増幅器４１３３ａ、４１３３ｂで個別に増幅した後に合波点４１３３ｂで合波するようにしている。この構成においては、ＰＩＮフォトダイオード４１３３ａ、４１３３ｂのカソード電極またはアノード電極が増幅器４１３３ａ、４１３３ｂの入力端子に接続される。
【００２３】
図２５は、図２２または図２３に示す回路構成の光受信モジュールの構成例を示す図である。
図２５に示す光受信モジュールにおいては、バランス型受信回路における上部のＰＩＮフォトダイオード（２１３１ａ、３１３１ａ）のアノード端子５００６と下部のＰＩＮフォトダイオード（２１３１ｂ、３１３１ｂ）のカソード端子５００５の接続に、ワイヤ・ボンディングを使用されている。より詳細に説明すると、上部のＰＩＮフォトダイオード（２１３１ａ、３１３１ａ）のアノード端子５００６とグランド・コプレーナ導波路５１００の信号線（Ｓ）がワイヤ５００７ａにより接続され、下部のＰＩＮフォトダイオード（２１３１ｂ、３１３１ｂ）のカソード端子５００５とグランド・コプレーナ導波路５１００の信号線（Ｓ）がワイヤ５００７ｂにより接続されている。
【００２４】
図２６は、図２４に示す回路構成の光受信モジュールの構成例を示す図である。
図２６に示す光受信モジュールにおいては、上部のＰＩＮフォトダイオード４１３１ａのアノード端子５００６と第１の電気増幅器４１３３ａの入力端子４１３５ａがワイヤ５００９ａによって接続され、下部のＰＩＮフォトダイオード４１３１ｂのアノード端子５００６ｂと第２の電気増幅器４１３３ｂの入力端子４１３５ｂがワイヤ５００９ｂによって接続されている。また、第１の電気増幅器４１３３ａの出力端子４１３７ｓと１対のグランド端子４１３７ｇが、ワイヤ５０１０ａによってグランド・コプレーナ導波路５２００の信号線（Ｓ）及び１対のグランド線（Ｇ）に接続されている。また、さらに、第２の電気増幅器４１３３ｂの出力端子４１３７ｓと１対のグランド端子４１３７ｇが、ワイヤ５０１０ｂによってグランド・コプレーナ導波路５２００の信号線（Ｓ）及び１対のグランド線（Ｇ）に接続されている。
【００２５】
図２６に示す光受信モジュールにおいては、第１の電気増幅器４１３３ａの出力端子４１３３ｓとコプレーナ導波路５２００の信号線（Ｓ）を接続するワイヤ５０１０ａと第２の電気増幅器４１３３ｂの出力端子４１３３ｓとグランド・コプレーナ導波路５２００の信号線（Ｓ）を接続するワイヤ５０１０ｂの長さを調整することによって遅延時間整合を図ることができる。
【００２６】
図２７は、ＤＱＰＳＫ空間光学系による遅延干渉計を用いた光受信モジュールの構成を示す図である。
同図に示す光受信モジュールは、遅延干渉計６０００、光路長調節６０３０、４個の集光レンズ６０４１及び光電変換部６０５０から構成される。
【００２７】
遅延干渉計６０００は、コリメートレンズ６００１、光分岐部６００２、ハーフミラー６００３、６０２１、１８０度折返し反射器６０１１、位相差板６０１２及びミラー６０２２から構成される。
【００２８】
ＤＱＰＳＫ受信光信号はコリメートレンズ６００１で平行な光ビームに変換され光分岐部６００２に入光する。光分岐部６００２は、該光ビームを光ビームUpBmと光ビームDwnBmの２つの平行な光ビームに分岐させてハーフミラー６００３に入光させる。ハーフミラー６００３は、入光する光ビームUpBmを垂直方向に反射して１８０度折返し反射器６０１１に入光する第1の光ビームUpBmとハーフミラー６００３を通過して位相差板６０１２に入光する第２のUpBmに分岐させる。ハーフミラー６００３は、光ビームDwnBmも、光ビームUpBmと同様に、第１の光ビームDwnBmと第２の光ビームDwnBmに分岐させる。１８０度折返し反射器６０１１は、入光する第１の光ビームUpBm、DwnBmを２回９０度反射させて、ハーフミラー６０２１に入光させる。位相差板７２は、入光する第２のUpBmと第２のDwnBmにπ／２の位相差を与えてハーフミラー６０２１に入光させる。
【００２９】
ハーフミラー６０２１は、１８０度折返し反射器６０１１で折り返されて入光する第１の光ビームUpBm、DwnBmを、通過してミラー６０２２に入光する光ビームと反射して光路長調節部６０３０に入光する光ビームに分岐させる。ハーフミラー６０２１は、位相差板６０１２を通過して入光する第２の光ビームUpBm、DwnBmも、第１の光ビームUpBm、DwnBmと同様に、光路長調節部６０３０に入光する光ビームとミラー６０２２に入光する光ビームに分岐する。ミラー６０２２は、ハーフミラー６０２１から入光する光ビームを平行な方向に反射させる。
【００３０】
ハーフミラー６００３で反射されてから１８０度折返し反射器６０１１で折り返されてハーフミラー６０２１に入光するまでの光路長は、ＤＱＰＳＫ変調の１シンボル周期に対応する。また、位相差板７２を通過する第２の光ビームUpBmと第２の光ビームDwnBmにはπ／２の位相差が与えられる。
【００３１】
このため、ハーフミラー６０２１で第１の光ビームUpBmと第２の光ビームUpBmの干渉と第１の光ビームDwnBmと第２の光ビームDwnBmを干渉させることができ、光ビームUpBmと光ビームDwnBmの強度を復調できる。
【００３２】
以上のようにして、ハーフミラー６０２１から光信号Ａ、Ｂが出力され、ミラー６０２２から相補光信号Ａ、Ｂが出力される。したがって、遅延干渉計６０００の光信号の出力位置は図２８に示すようになる。
【００３３】
光電変換部６０５０には、バランス型受信回路の配線距離を短くして高速光信号を高品位に受信できるように、上から順に、光信号Ａ、相補光信号Ａ、光信号Ｂ、相補光信号Ｂ用のＰＩＮフォトダイオード６０５１が配設されている。
【００３４】
光路長調節部６０３０は、光電変換部６０５０のＰＩＮフォトダイオード６０５１ので光電変換が正しく行われるように、光遅延干渉計７０００から隣接して出力される光信号Ａと相補光信号Bの出力位置を変更するために設けられたものであり、３つのガラス体６０３１、６０３３、６０３４で構成されている。光信号Ａと相補光信号Ｂの光路の入れ替えはガラス体６０３３によって行われる。
【００３５】
光電変換部６０５０のガラス体６０３１、６０３３、６０３４の光路方向の長さは、遅延干渉計６０００のハーフミラー６０２１及びミラー６０２２から光電変換部６０５０の各ＰＩＮフォトダイオード６０５１までの光路長がほぼ等しくなるように作製されている。
【特許文献１】特表２００４−５１６４７３号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
光路においては１ｍｍの線路差は概ね５ｐｓ（ピコ秒）の遅延差となるので、ＤＱＰＳＫ受信機においては、遅延干渉計に入光後に２つに分岐する光信号について、それらの光路長、伝送線路長を数百μｍの単位で整合させる必要がある。
【００３７】
しかしながら、遅延干渉計は長い光路を有し、特に、図２２のユニット２０００の場合にはファイバインターフェースを有するので、光学系を数百μｍ以下の精度で作製するのは困難であり補償部が必要となる。
【００３８】
図２５及び図２６に示す構成の光受信モジュールにおいては、ワイヤ・ボンディングのボンディング長を変えることにより、合波における遅延時間整合を図ることも可能である。
図２５に示す光受信モジュールにおいては、ワイヤ５００７ａとワイヤ５００７ｂの長さを調整することによって、合波における遅延時間整合を図ることができる。
【００３９】
図２６に示す光受信モジュールにおいては、第１の電気増幅器４１３３ａの出力端子４１３３ｓとグランド・コプレーナ導波路５２００の信号線（Ｓ）を接続するワイヤ５０１０ａと第２の電気増幅器４１３３ｂの出力端子４１３３ｓとグランド・コプレーナ導波路５２００の信号線（Ｓ）を接続するワイヤ５０１０ｂの長さを調整することによって遅延時間整合を図ることができる。
【００４０】
しかしながら、図２５や図２６に示す構成の光受信モジュールにおいて、ワイヤ・ボンディングのボンディング長を調整して合波における遅延時間整合を図る方法の場合、高周波特性、損失、反射などの特性への影響が大きく、高ビットレートのフォトニックネットワークで使用される（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機には適さない。また、セラミック基板などの調整用基板を用いることも考えられるが、セラミック基板は高価な上に、基板サイズの制約があり、多品種生産を行うと製品が高価なものとなる。
【００４１】
また、図２７に示す光受信モジュールは、ガラス体から構成される光路長調節部６０３０により光路の入れ替えを行っているので、光路長調節部６０３０自体のサイズが大きくなると共に、製造コストが高くなるという欠点がある。このため、光受信モジュールのサイズの小型化が困難であり、コストも高価になるという問題がある。
【００４２】
本発明の目的は、安価な構成で、ＤＢＰＳＫ変調またはＤＱＰＳＫ変調された受信光信号の２つの分岐光信号を遅延干渉後に電気信号に変換してから合波する時点での該２つの分岐信号の遅延時間を高精度で整合できるようにすることである。
【課題を解決するための手段】
【００４３】
本発明の遅延時間制御装置は、差分位相偏移変調された光信号を復調する光受信機において、遅延干渉計内で受信光信号を分岐することにより得られる２つの分岐光信号が、該遅延干渉計内で干渉した後、受光器により電気信号に変換されてから合波される時点で両分岐光信号の遅延時間が整合するように調整することを前提とする。
【００４４】
本発明の第１態様の遅延時間制御装置は、前記２つの分岐光信号を個別に光電変換する１対の受光器と、該１対の受光器に対応して設けられ、対応する受光器から出力される光電変換信号を入力・増幅する１対の増幅器と、該１対の増幅器の出力端子と前記２つの分岐光信号の光電変換信号が合波する信号線を接続し、前記２つの分岐光信号が合波する時点での遅延時間を調整するフレキシブル基板とを有するバランス型受信回路を、少なくとも１つ備えることを特徴とする。
【００４５】
本発明の第１態様の遅延時間制御装置によれば、フレキシブル基板により増幅器の出力端子と前記２つの分岐光信号の光電変換信号が合波する信号線を接続するようにしたので、バランス型受信回路において、差分位相偏移変調された光信号の２つの分岐光信号を合波する時点での遅延時間整合を、安価でかつ高精度に実現できる。
【００４６】
本発明の第２態様の遅延時間制御装置は、上記第１態様の遅延時間制御装置であって、
前記バランス型受信回路は、前記遅延干渉計から出力される合波する必要がある一方の分岐光信号を第１の電気信号に変換する第１の受光器と、該第１の受光器から出力される電気信号を増幅出力する第１の電気増幅器と、該第１の電気増幅器の出力端子と前記合波が行われる信号線を接続する第１のフレキシブル基板と、前記遅延干渉計から出力される合波する必要がある他方の分岐光信号を第２の電気信号に変換する第２の受光器と、該第２の受光器から出力される電気信号を増幅出力する第２の電気増幅器と、該第２の電気増幅器の出力端子と前記合波が行われる信号線を接続する第２のフレキシブル基板と、を備えることを特徴とする。
【００４７】
本発明の第２態様の遅延時間制御装置によれば、例えば、トランスインピーダンスアンプ方式のバランス型検波器を有するバランス型受信回路において、差分位相偏移変調された光信号の２つの分岐光信号を合波する時点での遅延時間整合を、安価かつ高精度に実現できる。
【００４８】
本発明の第３態様の遅延時間制御装置は、上記第１態様の遅延時間制御装置において、前記２つの分岐光信号を個別に光電変換するバランス型検波器を構成する２つの受光器と、該２つの受光器から出力される電気信号が入力される入力端子を有する増幅器と、前記一方の受光器の端子と前記増幅器の入力端子を接続する第１のフレキシブル基板と、前記他方の受光器の端子と前記増幅器の入力端子を接続する第２のフレキシブル基板を有するバランス型受信回路を、少なくとも１つ備えることを特徴とする。
【００４９】
本発明の第３態様の遅延時間制御装置によれば、バランス型検波器を構成する２つの受光器をフレキシブル基板により増幅器に接続するようにしたので、バランス型検波器を有するバランス型受信回路において、差分位相偏移変調された光信号の２つの分岐光信号を合成する時点での遅延時間整合を、安価かつ高精度に実現できる。また、受光器と増幅器間の伝送線路長の調整が容易になる、該伝送線路長を長くしやすいという利点がある。
【００５０】
本発明の第４態様の遅延時間制御装置は、上記第２または３態様の遅延時間制御装置において、前記差分位相偏移変調はＤＢＰＳＫ変調であり、前記バランス型受信回路を１つ備えることを特徴とする。本発明の第４態様の遅延時間制御装置によれば、ＤＢＰＳＫ変調された光信号の２つ分岐光信号を合波する時点での遅延時間整合を、安価でかつ高精度に実現できる。
【００５１】
本発明の第５態様の遅延時間制御装置は、上記第２または３態様の遅延時間制御装置において、前記差分位相偏移変調はＤＱＰＳＫ変調であり、前記バランス型受信回路を１つ備えることを特徴とする。
【００５２】
本発明の第５態様の遅延時間制御装置によれば、ＤＱＰＳＫ変調された光信号の２つ分岐光信号を合波する時点での遅延時間整合を、安価でかつ高精度に実現できる。
本発明の第６態様の遅延時間制御装置は、上記第１態様の遅延時間制御装置において、
前記バランス型受信回路を２つ有し、該２つのバランス型受信回路が有する４個の増幅器は、合波される電気信号が隣接して出力されないように配設されており、合波される第１系統の２つの電気信号を出力する２つの増幅器の出力端子と、該合波が行われる信号線とを接続する第１のフレキシブル基板と、合波される第２系統の２つの電気信号を出力する２つの増幅器の出力端子と、該合波が行われる信号線とを接続する第２のフレキシブル基板と、を備えることを特徴とする。
【００５３】
上記第６態様の遅延時間制御装置において、前記第１及び第２のフレキシブル基板は、例えば、略Y字形状をしている。前記第１及び第２のフレキシブル基板の２つの分岐部の長さは、等しくても、互いに異なっていてもよい。
本発明の第６態様の遅延時間制御装置によれば、遅延干渉計が合波される２つの分岐光信号を隣接出力しない構成であっても、ＤＱＰＳＫ変調された光信号の２つ分岐光信号を合波する時点での遅延時間整合を、安価でかつ高精度に実現できる。  本発明の第７態様の遅延時間制御装置は、上記第１態様の遅延時間制御装置において、前記第１の受光器の端子と前記第１の増幅器の入力端子を接続する第１のワイヤと、前記第２の受光器の端子と前記第２の増幅器の入力端子を接続する第２のワイヤとを備えることを特徴とする。
【００５４】
前記第１のワイヤの長さと前記第２のワイヤの長さは、例えば、異なっていてもよい。また、逆に、前記第１のワイヤの長さと前記第２のワイヤの長さは等しくてもよい。
本発明の第７態様の遅延時間制御装置によれば、例えば、遅延干渉計を基板に接着する際に、接着剤の厚みのバラツキなどの影響で遅延干渉計にあおりが発生し、その影響で、受光器の位置調整が必要になった場合などにも、ワイヤとフレキシブル基板の長さを調整することで、合波時の遅延時間整合補償処置を迅速・簡単に実施できる。
【００５５】
本発明の第８態様の遅延時間制御装置は、前記第１、２または６態様の遅延時間制御装置において、前記フレキシブル基板は、ループ状にして接続されていることを特徴とする。
【００５６】
本発明の第８態様の遅延時間制御装置によれば、基板に平行な方向（例えば、長手方向）の配線幅を短縮できるので、装置全体を小型化することが可能となる。
本発明の第１、２、３または６態様の遅延時間制御装置において、前記フレキシブル基板は、例えば、グランド・コプレーナ導波路を有し、該グランド・コプレーナ導波路の信号線を介して、前記１対の増幅器の出力端子と前記２つの分岐光信号の光電変換信号が合波する信号線を接続する構成であてもよい。また、例えば、コプレーナ導波路を有し、該コプレーナ導波路の信号線を介して、前記１対の増幅器の出力端子と前記２つの分岐光信号の光電変換信号が合波する信号線を接続するような構成であってもよい。また、さらには、例えば、マイクロスプリットラインを有し、該マイクロスプリットラインの信号線を介して、前記１対の増幅器の出力端子と前記２つの分岐光信号の光電変換信号が合波する信号線を接続するような構成であってもよい。
【００５７】
本発明の第１態様の光受信機は、上記第１、２または３態様の遅延時間制御装置を備えたＤＢＰＳＫ変調された光信号を復調する光受信機である。
本発明の第１態様の光受信機によれば、ＤＢＰＳＫ変調された４０Ｇｂ／ｓ以上の高ビットレートで伝送される光信号を正確に受信できるようになる。
【００５８】
本発明の第２態様の光受信機は、上記第１、２，３または６態様の遅延時間制御装置を備えたＤＱＰＳＫ変調された光信号を復調する光受信機である。
本発明の第２態様の光受信機によれば、ＤＱＰＳＫ変調された４０Ｇｂ／ｓ以上の高ビットレートで伝送される光信号を正確に受信できるようになる。
【００５９】
上記第１及び第２態様の光受信機において、例えば、前記受光器と前記フレキシブル基板はハーメチックシールされる。
このように、ハーメチックシールすることにより、耐湿性というフレキシブル基板の弱点を解消できる。
【発明の効果】
【００６０】
本発明によれば、ＤＢＰＳＫ変調またはＤＱＰＳＫ変調された光信号を受信する光受信機における光電変換された２つの分岐光信号の遅延時間整合を高精度かつ安価に実現できる。
【発明を実施するための最良の形態】
【００６１】
以下、図面を参照しながら、本発明の実施形態を説明する。
[実施例１]
図１は、本発明を図２４の光受信モジュールに適用した実施例の構成を示す図である。
【００６２】
同図に示す光受信モジュールは、ＣＤＲ回路を省略している。また、同一の構成要素には同じ符号を付与している。
本実施例の光受信モジュールは、ＤＢＰＳＫ光受信機及びＤＱＰＳＫ光受信機に適用可能であり、ＤＢＰＳＫ光受信機の場合は１個搭載され、ＤＱＰＳＫ光受信機の場合は２個搭載される。
【００６３】
基板１０の前面上方には、１対の表面入射型のＰＩＮフォトダイオード１１が横方向に対向して配設されている。ＰＩＮフォトダイオード１１の前面中央には受光面１３が設けられている。
【００６４】
ＰＩＮフォトダイオード１１の前面及び上面には、右側にアノード端子１５が、左側にカソード端子１６が配設されている。ＰＩＮフォトダイオード１１のカソード電極（不図示）は、ＰＩＮフォトダイオード１１の前面でワイヤ１７によって前記カソード端子１６に接続されている。前記アノード端子１５は、ＰＩＮフォトダイオード１１のアノード電極（不図示）に接続されている。
【００６５】
基板１０の表面前部には１対の電気増幅器２０が横方向に略並列して実装されている。また、基板１０の表面後部には第１のグラウンド線（Ｇ）、信号線（Ｓ）、第２のグラウンド線（Ｇ）の各配線パターンを有するコプレーナ導波路３０が形成されている。
【００６６】
電気増幅器２０の表面前部には入力端子２１が設けられ、表面後部には１対のグランド端子２３ｇと出力端子２３ｓが設けられている。出力端子２３ｓは中央に配設され、その両側にグランド端子２３ｇが配設されている。電気増幅器２０の入力端子２１は、ワイヤ２７によってＰＩＮフォトダイオード１１のカソード端子１６と接続されている。
【００６７】
左方（図面上）の電気増幅器２０の出力端子２３ｓと１対のグランド端子２３ｇは、第１のフレキシブル基板４０ａを介して、前記コプレーナ導波路３０に接続されている。右方（図面上）の電気増幅器２０も、左方（図面上）の電気増幅器２０と同様にして、第２のフレキシブル基板４０ｂにより、前記コプレーナ導波路３０に接続されている。
【００６８】
尚、本実施例では、受光面１３のカソード電極を電気増幅器２０の入力端子に接続する構成にしているが、受光面１３のアノード電極を電気増幅器２０の入力端子に接続する構成にしてもよい。これは、後述する実施例についても同様である。
【００６９】
次に、上記第１及び第２のフレキシブル基板４０ａ、４０ｂの構成例を説明する。
｛フレキシブル基板の構成例１｝
図２は、図１の第１及び第２のフレキシブル基板４０ａ、４０ｂの第１の構成例を示す図である。図２おいて、図１の左方（図面上）の電気増幅器２０と右方（図面上）の電気増幅器２０は、それぞれ、電気増幅器２０ａ、２０ｂに対応している。これは、後述する図３と図４においても同様である。
【００７０】
図２に示す第１及び第２のフレキシブル基板４０ａ、４０ｂはグランド・コプレーナ導波路を有しており、表面側には１対のグランド線４１ｇ１、４１ｇ２とそれらのグランド線の間に形成された信号線４１ｓが形成され、裏面側全体にはグランド層（不図示）が形成されている。第１及び第２のグランド線４１ｇ１、４１ｇ２は、スルホール４２を介して上記裏面側のグランド層に接続されている。
【００７１】
第１のフレキシブル基板４０ａと第２のフレキシブル基板４０ａのグランド・コプレーナ導波路は左右対称な構成となっている。
第１のフレキシブル基板４０ａにおいては、第１のグランド線４１ｇ１は長手方向全体に形成されているが、第２のグランド線４１ｇ２は長手方向に略中間の位置まで形成されている。第１のフレキシブル基板４０ａの信号線４１ｓは、第１のグランド線４１ｇ１と同様に、長手方向全体に形成されている。
【００７２】
第２のフレキシブル基板４０ｂにおいては、第２のグランド線４１ｇ２は長手方向全体に形成されているが、第１のグランド線４１ｇ１は長手方向に略中間の位置まで形成されている。第１のフレキシブル基板４０ａの信号線４１ｓは、第１のグランド線４１ｇ１と同様に、長手方向全体に形成されている。
【００７３】
第１の電気増幅器２０ａに表面後方に設けられた２つの端子（左方（図面上）のグランド端子２３ｇと出力端子２３ｓ）とコプレーナ導波路３０の２つの線路（左方（図面上）のグランド線（Ｇ）と信号線（Ｓ））は、第１のフレキシブル基板４０ａに形成された前記グランド・コプレーナ導波路によって接続されている。同様にして、第２の電気増幅器２０ｂに設けられた２つの端子（右方（図面上）のグランド端子２３ｇと出力端子２３ｓ）とコプレーナ導波路３０の２つの線路（右方（図面上）のグランド線（Ｇ）と信号線（Ｓ））は、第２のフレキシブル基板４０ｂに形成された前記グランド・コプレーナ導波路によって接続されている。
【００７４】
上記接続構成をより詳細に説明すると、第１及び第２の電気増幅器２０ａ、２０ｂの出力端子２３ｓは、それぞれ、第１及び第２のフレキシブル基板４０ａ、４０ｂに形成された信号線４１ｓを介してコプレーナ導波路３０の信号線（Ｓ）に接続されている。第１のフレキシブル基板４０ａの信号線４１ｓ及び第２のフレキシブル基板４０ｂの信号線４１ｓの一方の端部は、共に、コプレーナ導波路３０の信号線（Ｓ）の前端部に接続している。
上記構成により、本実施例においては、第１のフレキシブル基板４０ａの信号線４１ｓと第２のフレキシブル基板４０ｂの信号線４１ｓが接続するコプレーナ導波路３０の信号線（Ｓ）の前端部において合波が行われる。
【００７５】
本実施例においては、上記合波箇所において、第1のフレキシブル基板４０ａの信号線４１ｓを流れる第１の電気信号と第２のフレキシブル基板４０ｂの信号線４１ｓを流れる第２の電気信号の遅延差がｐｓ単位で収まるように、第１のフレキシブル基板４０ａと第２のフレキシブル基板４０ｂの長さを決定する。
【００７６】
この長さの決定は、例えば、長さの異なる複数のフレキシブル基板を用意して、実際に、（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機もしくは（ＣＳ）ＲＺ−ＤＢＰＳＫ受信機を作製して、ＤＱＰＳＫ変調光信号（ＤＢＰＳＫ変調光信号）が（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機（（ＣＳ）ＲＺ−ＤＢＰＳＫ受信機）に入力してから左方（図面上）の電気増幅器２０ａの出力端子２３ｓから電気信号として出力されるまでの時間と、ＤＱＰＳＫ変調光信号（ＤＢＰＳＫ変調光信号）が（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機（（ＣＳ）ＲＺ−ＤＢＰＳＫ受信機）に入力してから第２の電気増幅器２０ｂの出力端子２３ｓから電気信号として出力されるまでの時間の差（遅延差）を測定することによって実験的に行う。また、例えば、この手法とは別に、（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機（（ＣＳ）ＲＺ−ＤＢＰＳＫ受信機）を構成する各構成要素の設計データや試験データを基に回路モデルを作成し、その回路モデルによるシミュレーションを実施して上記遅延差を予測することによって、第１及び第２のフレキシブル基板４０ａ、４０ｂの適切な長さを見積もるなどの方法によって行う。
【００７７】
以上のような手法で、第１及び第２のフレキシブル基板４０ａ、４０ｂの長さを決定し、合波時における遅延時間整合を行うことにより、以下のような効果が得られる。
（１）  ５０Ωの伝送線路を形成することが可能である。
（２）  配線長を数十μｍの加工精度で実現できるので、ｐｓ単位での遅延補償が可能である。
（３）  挿入損失が０．０５ｄＢ／ｍｍ以下と十分に小さい。
（４）  フレキシブル基板はマスクと金型により製造できるので、低コストで多品種の製造が可能である。
｛フレキシブル基板の第２の構成例｝
図３は、第１及び第２のフレキシブル基板４０ａ、４０ｂの第２の構成例を示す図である。
【００７８】
図３に示す第１及び第２のフレキシブル基板４０ａ、４０ｂは、コプレーナ導波路を有している。このコプレーナ導波路は、第１及び第２のフレキシブル基板４０ａ、４０ｂの表面側に形成された１対のグランド線４１ｇ１、４１ｇ２とそれらの間に形成された１本の信号線４１ｓから構成されている。第１及び第２のフレキシブル基板４０ａの裏面側にはグランド層は形成されていない。このため、グランド線４１ｇにはスルホールが形成されていない。
【００７９】
上記構成の第１及び第２のフレキシブル基板４０ａ、４０ｂにおいては、コプレーナ導波路を介して、第１及び第２の電気増幅器２０a、２０ｂの出力端子２３ｓとコプレーナ導波路３０の信号線（Ｓ）が接続される。この接続構成は、上述した第１の構成例のフレキシブル基板４０ａ、４０ｂと同様であるので、詳しい説明は省略する。
【００８０】
第２の構成例のフレキシブル基板４０ａ、４０ｂにおいても、上述した第１の構成例のフレキシブル基板４０ａ、４０ｂの場合と同様にして、第１及び第２のフレキシブル基板４０ａ、４０ｂのコプレーナ導波路の信号線４１ｓが接続するコプレーナ導波路３０の信号線（Ｓ）の前端部において合波が行われる。
【００８１】
この第２の構成例のフレキシブル基板４０ａ、４０ｂの長さも、上記第１の構成例のフレキシブル基板４０ａ、４０ｂの場合と同様な方法により適切に決定される。そして、第２の構成例のフレキシブル基板４０ａ、４０ｂを用いることにより、上記（１）〜（４）の効果を得ることができる。
｛フレキシブル基板の第３の構成例｝
図４は、図１の第１及び第２のフレキシブル基板４０ａ、４０ｂの第３の構成例を示す図である。
【００８２】
図４に示す第１及び第２のフレキシブル基板４０ａ、４０ｂは、マイクロスプリットラインを有している。このマイクロスプリットラインは、第１及び第２のフレキシブル基板４０ａ、４０ｂの表面側に形成された信号線４１ｓと、裏面側全体に形成されたグランド層（不図示）から構成されている。
【００８３】
第１及び第２のフレキシブル基板４０ａ、４０ｂにおいて、マイクロスプリットラインの信号線４１ｓは、第１及び第２の電気増幅器２０ａ、２０ｂの出力端子２３ｓとコプレーナ導波路３０の信号線（Ｓ）に接続されている。また、マイクロスプリットラインのグランド層は、１対のリード部を介して第１及び第２の電気増幅器２０ａ、２０ｂの１対のグランド端子２３ｇに接続されると共に、１本のリード部を介してコプレーナ導波路３０のグランド線（Ｇ）にも接続されている。
【００８４】
このように、第１及び第２のフレキシブル基板４０ａ、４０ｂに形成されたマイクロスプリットラインの信号線４１ｓを介して、第１及び第２の電気増幅器２０ａ、２０ｂの出力端子２３ｓとコプレーナ導波路３０の信号線（Ｓ）が接続されている。そして、前記第１及び第２の構成例の第１及び第２のフレキシブル基板４０ａ、４０ｂと同様に、両フレキシブル基板の信号線４１ｓが接続するコプレーナ導波路３０の信号線（Ｓ）の前端部で合波が行われる。
【００８５】
このマイクロスプリットラインを有する第１のフレキシブル基板４０ａと第２のフレキシブル基板４０ｂの長さは、上述した第１の構成例の第１及び第２のフレキシブル基板４０ａ、４０ｂと同様な手法により適切に決定することができる。そして、この第３の構成例の第１及び第２のフレキシブル基板４０ａ、４０ｂを用いることにより、前記（１）〜（４）の効果を得ることが可能となる。
[実施例２]
図５は、本発明を図２２及び図２３に示す光受信モジュールに適用した実施例の構成を示す図である。図５に示す光受信モジュールにおいて、図１と同一の構成要素には同じ符号を付与し、詳しい説明は省略する。
【００８６】
本実施例の光受信モジュールは、ＤＢＰＳＫ光受信機及びＤＱＰＳＫ光受信機に適用可能であり、ＤＢＰＳＫ光受信機の場合は１個搭載され、ＤＱＰＳＫ光受信機の場合には２個搭載される。
【００８７】
基板１０の前面上方の左方（図面上）に配設されたＰＩＮフォトダイオード１１のカソード端子１６は、第１のフレキシブル基板４３ａによって電気増幅器２６の入力端子２７に接続されている。また、基板１０の前面上方の右方（図面上）に配設されたＰＩＮフォトダイオード１１のカソード端子１６も、第２のフレキシブル基板４３ｂにより、電気増幅器２６の入力端子２７に接続されている。したがって、本実施例においては、合波は、第１のフレキシブル基板４３ａの信号線（不図示）と第２のフレキシブル基板４３ｂの信号線（不図示）が接続する電気増幅器２６の入力端子２７で行われる。また、電気増幅器２６の１対のグランド端子２８ｇと出力端子２８ｓは、ワイヤ２９によって、コプレーナ導波路３０の１対のグランド線（Ｇ）と信号線（Ｓ）に接続されている。
【００８８】
本実施例においても、前記第1の実施例とほぼ同様な手法を用いて、上記合波が行われる箇所において、第1のフレキシブル基板４０ａの信号線４１ｓを流れる電気信号と第２のフレキシブル基板４０ｂの信号線４１ｓを流れる電気信号間の遅延差がｐｓ単位で収まるように、第１のフレキシブル基板４０ａと第２のフレキシブル基板４０ｂの長さを決定する。
【００８９】
すなわち、長さの異なる複数のフレキシブル基板を用意して、実際に、（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機もしくは（ＣＳ）ＲＺ−ＤＢＰＳＫ受信機を作製し、ＤＱＰＳＫ変調光信号（ＤＢＰＳＫ変調光信号）が（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機（（ＣＳ）ＲＺ−ＤＢＰＳＫ受信機）に入力してから、前記左方のＰＩＮフォトダイオード１１のカソード端子１６の終端から第1の電気信号として出力されるまでの第１の時間と前記右方のＰＩＮフォトダイオード１１のカソード端子１６の終端から第２の電気信号として出力されるまでの第２の時間との差（遅延差）を測定することによって実験的に行う。この手法とは別に、前記第1実施例と同様に、回路モデルによるシミュレーションを行って上記遅延差を予測することによって、第１及び第２のフレキシブル基板４３ａ、４３ｂの適切な長さを見積もる手法などでもよい。
【００９０】
本実施例における第１及び第２のフレキシブル基板４３ａ、４３ｂも、前記第1の実施例の第１及び第２のフレキシブル基板４０ａ、４０ｂと同様に、グランド・コプレーナ導波路、コプレーナ導波路またはマイクロスプリットラインのいずれかの形態の伝送線路を有する構成が可能である。
【００９１】
本実施例は、ＰＩＮフォトダイオード１１と電気増幅器２６との接続に第１及び第２のフレキシブル基板４３ａ、４３ｂを用いるため、該接続にワイヤを用いる従来構成に比較して、ＰＩＮフォトダイオード１１と電気増幅器２６間の配線長を長くしやすい、該配線長を調節しやすいなどの利点を有する。
［第３の実施例］
第３の実施例は、本発明を図２７に示す遅延干渉計を有するＤＱＰＳＫ受信機に適用したものである。同図に示す遅延干渉計から出力される復調される光信号は、光信号Ａ、光信号Ｂ、相補光信号Ａ、相補光信号Ｂとなるので、遅延干渉計とバランス型受信回路との間に図２８に示すような光路長調節部を設けない場合には、バランス型受信回路の２対の差動受光器には、それぞれ、（光信号Ａ、光信号Ｂ）、（相補光信号Ａ、相補光信号Ｂ）が入光する。
図６は、図２８に示す配置の光信号出力を行う遅延干渉計と組み合わせて使用するのに好適な光受信モジュールの要部構成図である。
【００９２】
同図に示す光受信モジュールは、モジュール基板４０と、そのモジュール基板に実装された１対の光電変換部５０、４個の電気増幅器６０、１対のコプレーナ導波路７０及び１対のフレキシブル基板８０を備えている。
【００９３】
１対の光電変換部５０（５０ａ、５０ｂ）はモジュール基板４０の前面に配設されている。各１対の光電変換部５０は、横方向に並行して配設された２個のＰＩＮフォトダイオード５１から構成されている。
【００９４】
左方（図面上）の１対の光電変換部５０ａは、横方向に並行して配設された１対のＰＩＮフォトダイオード５１（５１ａ、５１ｂ）を備えている。ＰＩＮフォトダイオード５１ａは光信号Ａを第１の電気信号Ａに変換し、ＰＩＮフォトダイオード５１ｂは相補光信号Ａを第２の電気信号Ａに変換する。
【００９５】
右方（図面上）の１対の光電変換部５０ｂも上記１対の光電変換部５０ａと同様な構成となっており、左方（図面上）のＰＩＮフォトダイオード５１ａと右方（図面上）のＰＩＮフォトダイオード５１ｂにより、光信号Ｂと相補光信号Ｂを、それぞれ、第１の電気信号Ｂと第２の電気信号Ｂに変換する。
【００９６】
ＰＩＮフォトダイオード５１の中央には、受光面５３が配設されている。受光面５３の左方（図面上）と右方（図面上）には、それぞれ、カソード端子５５とアノード端子５６が形成されている。これらのカソード端子５５とアノード端子５６は、それぞれ、ＰＩＮフォトダイオード５１の上方側面の左端と右端に延伸して形成されている。カソード端子５５は、ＰＩＮフォトダイオード５１のアノード電極（不図示）と接続されている。また、アノード端子５６は、ワイヤ５７を介してＰＩＮフォトダイオード５１のカソード電極（不図示）と接続されている。
【００９７】
モジュール基板４０の表面前部には、上記１対の光電変換部５０の各ＰＩＮフォトダイオード５１の個々に対応して、４個の電気増幅器６０が並行に配設されている。
電気増幅器６０の表面部の前端中央には入力端子６１が設けられている。また、該表面部の後部の両端には１対のグランド端子６３ｇが設けられ、それらのグランド端子６３ｇ間には出力端子６３ｓが設けられている。電気増幅器６０の入力端子６１は、ワイヤ５９によって対応するＰＩＮフォトダイオード５１のアノード端子５６に接続されている。
【００９８】
フレキシブル基板８０は略Ｙ字形状をしており、中央で２つに分岐している。したがって、フレキシブル基板８０は、略Ｖ字形状を構成する１対の分岐部８１、８２と１つの直線部８３でから構成されている。各分岐部８１〜８３には、グランド・コプレーナ導波路が形成されている。対をなす分岐部８１のグランド・コプレーナ導波路と分岐部８２のグランド・コプレーナ導波路はそれらの接続部位で合流し、該合流部位で、直線部８３のグランド・コプレーナ導波路に接続されている。
【００９９】
左方（図面上）のフレキシブル基板８０のグランド・コプレーナ導波路は、左から１番目と３番目の電気増幅器６０の１対のグランド端子並びに出力端子とモジュール基板４０の表面の後方に形成された左方（図面上）のコプレーナ導波路７０の１対のグランド線Ｇ並びに信号線Ｓを接続する。右方（図面上）のフレキシブル基板８０のグランド・コプレーナ導波路は、左から２番目と４番目の電気増幅器６０の１対のグランド端子並びに出力端子とモジュール基板４０の表面後方に形成された左方（図面上）のコプレーナ導波路７０の１対のグランド線Ｇ並びに信号線Ｓを接続する。
【０１００】
上記構成の光受信モジュールにおいて、遅延干渉計（不図示）から出力される光信号Ａと光信号光Ｂは、左方（図面上）の光電変換部５０のＰＩＮフォトダイオード５１により第１の電気信号Ａと第１の電気信号Ｂに変換され、ワイヤ５９を介して左側から１番目の電気増幅器６０と２番目の電気増幅器６０の入力端子６１に入力する。また、前記遅延干渉計から出力される相補光信号Ａと相補光信号光Ｂは、右方（図面上）の光電変換部５０のＰＩＮフォトダイオード５１により第２の電気信号Ａと第２の電気信号Ｂに変換され、ワイヤ５９を介して左側から３番目の電気増幅器６０と４番目の電気増幅器６０の入力端子６１に入力する。
【０１０１】
左から１番目と３番目の電気増幅器６０によって増幅された第１の電気信号Ａと第２の電気信号Ａは、右方（図面上）のフレキシブル基板８０の前記合流部位で合波する。また、左から２番目と４番目の電気増幅器６０によって増幅された第１の電気信号Ｂと第２の電気信号Ｂは、右方（図面上）のフレキシブル基板８０の前記合流部位で合波する。
【０１０２】
このように、本実施例の光受信モジュールによれば、図２７に示す遅延干渉計５００から出力される光信号Ａ、光信号Ｂ、相補光信号Ａ、相補光信号Ｂを、１対の光電変換部５０によって、それぞれ、第1の電気信号Ａ、第１の電気信号Ｂ、第２の電気信号Ａ、第２の電気信号Ｂに変換した後、電気増幅器６０によって増幅し、左方（図面上）のフレキシブル基板８０の前記合流部位において第１の電気信号Ａと第２の電気信号Ａを合波し、右方（図面上）のフレキシブル基板８０の前記合流部位において第１の電気信号Ｂと第２の電気信号Ｂを合波することが可能となる。
【０１０３】
図７は、本実施例で使用するフレキシブル基板８０の各種形状を示すものである。
同図（ａ）に示すフレキシブル基板９１は、左右の分岐部の形状が等しいものである。フレキシブル基板９１は、例えば、図８に示すようにグランド・コプレーナ導波路またはコプレーナ導波路を有する構成であってもよい。
【０１０４】
同図（ｂ）に示すフレキシブル基板９２は、右方（図面上）の分岐部が左方（図面上）の分岐部よりも長くなっている。同図（ｃ）に示すフレキシブル基板９３は、左方（図面上）の分岐部が右方（図面上）の分岐部よりも長くなっている。フレキシブル基板９３は、図９に示すように、グランド・コプレーナ導波路またはコプレーナ導波路を有する構成であってもよい。特に図示していないが、フレキシブル基板９２も、フレキシブル基板９１、９３と同様に、グランド・コプレーナ導波路またはコプレーナ導波路を有する構成であってもよい。また、フレキシブル基板９１〜９３は、マイクロスプリットラインを有する構成であってもよい。また、さらには、フレキシブル基板８０の分岐部８１、８２及び直線部８３の伝送線路構成を統一せずに、上記各部が、グランド・コプレーナ導波路、コプレーナ導波路、またはマイクロスプリットラインのいずれかを自由にとりうるような構成にしてもよい。このような構成にした場合、各部の伝送線路構成の組合せは、グランド・コプレーナ導波路、コプレーナ導波路及びマイクロスプリットラインの様々な組合せをとりうることになる。
【０１０５】
尚、図８と図９においては、フレキシブル基板９１、９３の分岐部は直線形状となっているが、図８、図９はフレキシブル基板９１、９３を模式的に示した図にすぎない。したがって、図８及び図９に示すフレキシブル基板９１、９３は、分岐部が直線形状のフレキシブル基板に限定されるものではなく、分岐部が曲線形状であるフレキシブル基板も含むものである。
【０１０６】
本実施例では、電気増幅器６０の出力端子６３ｓで前記遅延差を測定し、その遅延差に応じて、同図（ａ）〜（ｃ）に示す形状のフレキシブル基板から適切な形状のものを選択することにより、上記（１）〜（４）の効果を得ることができる。
［第４の実施例］
図１０は、端面入射型のＰＩＮフォトダイオードを備える光電変換部を採用した光受信モジュールの構成を示す図である。
【０１０７】
本実施例の光受信モジュールは、ＤＢＰＳＫ光受信機及びＤＱＰＳＫ光受信機に適用可能であり、ＤＢＰＳＫ光受信機の場合には１個搭載され、ＤＱＰＳＫ光受信機の場合には２個搭載される。
【０１０８】
同図に示す光受信モジュールは、基板１０１上に実装された遅延干渉計１１０と光電変換部１２０を備えており、遅延干渉計１１０の１対の光出力部１１１から出力される光信号１１３を光電気変換部１２０の前面で受光する構成となっている。
【０１０９】
光電気変換部１２０は、４５度に傾斜したミラー１２３を備え、遅延干渉計１１０から入光される光信号をミラー１２３で反射させ、光電変換部１２０の上面に設けられた１対のＰＩＮフォトダイオード１２１の受光部（不図示）に入光させる。ＰＩＮフォトダイオード１２１は、入光する光信号を電気信号に変換・出力する。
【０１１０】
図１１は、図１０に示す構成の光受信モジュールで発生する第１の課題を示す模式図である。
遅延干渉計１１０は基板１０１上に接着剤で接着されることにより固設されるが、接着剤の厚みにバラツキがあると、その影響で“あおり”が発生する。このあおりの影響で、図１０に示すように、遅延干渉計１１０の光出力部１１１から出力される光信号は上下方向にぶれが生じる。このぶれの影響により、ミラー１２３で反射される光信号の光路が左右にずれ、ＰＩＮフォトダイオード１２１の受光部に光信号がうまく入光しなくなる不具合が生じる。このため、ＰＩＮフォトダイオード１２１を実装する際に位置調整が必要となる。
【０１１１】
図１２は、上記第１の課題を補償するために生じる新たな課題を示す模式図である。
上述した遅延干渉計１１０のあおりによる問題を光電気変換部１２０で補償しようとすると、光電気変換部１２０のＰＩＮフォトダイオード１２１の位置を調整するために、光電気変換部１２０を左右に回転させて配置する調整が必要になる。
【０１１２】
本来、基板１０１の長手方向に対して垂直に配設すべきであった光電気変換部１２０の向きを左右に回転させると、光電気変換部１２０に配設されているＰＩＮフォトダイオード１２１の位置も左右方向に回転し、その電極の位置が左右にずれてしまう。
【０１１３】
このため、光受信モジュール１２０に設けられていた一方のＰＩＮフォトダイオード１２１の電極とそれに対応する電気増幅器１３０の入力端子を接続するワイヤ１４３ａの長さと、他方のＰＩＮフォトダイオード１２１とそれに対応する電気増幅器１３０の入力端子１３１を接続するワイヤ１４３ｂの長さが異なってくる。
【０１１４】
このため、合波の遅延時間整合のためにワイヤ１４３ａ，１４３ｂの長さを調整する必要が生じるが、上述したように、ワイヤ・ボンディングは高周波特性への影響が大きいため、ワイヤ長の調整は高ビットレートの光信号を受信する光受信モジュールに適用することはできない。
｛フレキシブル基板による補償の構成例１｝
図１３は、遅延干渉計のあおりにより影響を補償するために光電気変換部１２０の配置位置を左方向に傾けた場合におけるフレキシブル基板による補償の第１の構成の上面図であり、図１４はその側面図である。
【０１１５】
図１３に示すように、光電気変換部１２０を本来の位置よりも左に傾けて配置した場合、光電気変換部１２０の左方（図１３では上方）のＰＩＮフォトダイオード１２１ａと右方（図面上）のＰＩＮフォトダイオード１２１ｂの基板１０１の長手方向の位置は異なってしまう。このため、電気増幅器１３０ａ、１３０ｂの基板１０１上での配置位置を変更しない場合には、ＰＩＮフォトダイオード１２１ａの電極（カソード電極またはアノード電極）と電気増幅器１３０ａの入力端子１３１を接続するワイヤ１４１ａの長さとＰＩＮフォトダイオード１２１ｂの電極（カソード電極またはアノード電極）と電気増幅器１３０ｂの入力端子１３１を接続するワイヤ１４１ｂの長さは異なり、ワイヤ１４１ａがワイヤ１４１ｂよりも長くなってしまう。
【０１１６】
このため、本構成の場合には、第１及び第２の電気増幅器１３０ａ、１３０ｂの出力端子１３３ｓとコプレーナ導波路１５０の信号線（Ｓ）を、それぞれ、第１及び第２のフレキシブル基板１６１ａ、１６１ｂで接続し、図１４に示すように、第１のフレキシブル基板１６１ａと第２のフレキシブル基板１６１ｂの長さを調整することにより、合波時の遅延時間整合を図る。第１及び第２のフレキシブル基板１６１ａ、１６１ｂの長さは、上述した第１の実施例と同様な手法を用いて決定する。
【０１１７】
第１及び第２のフレキシブル基板１６１ａ、１６１ｂの伝送線路は、図１３に示すグランド・コプレーナ導波路以外に、コプレーナ導波路またはマイクロスプリットラインであってもよい。
｛フレキシブル基板による補償の構成例２｝
図１５は、遅延干渉計のあおりにより影響を補償するために光電気変換部１２０の配置位置を左方向に傾けた場合におけるフレキシブル基板による補償の第２の構成の上面図であり、図１６はその側面図である。
【０１１８】
上述したように、光電気変換部１２０を本来の位置よりも左に傾けて配置した場合、光電気変換部１２０の左方（図１３では上方）のＰＩＮフォトダイオード１２１ａと右方（図面上）のＰＩＮフォトダイオード１２１ｂの基板１０１上での長手方向の位置は異なってしまう。図１５及び図１６に示す本構成例では、第１及び第２の電気増幅器１３０ａ、１３０ｂの基板１０１上での配置位置を、ＰＩＮフォトダイオード１２１ａの電極（カソード電極またはアノード電極）と電気増幅器１３０ａの入力端子１３１を接続するワイヤ１４１ａの長さとＰＩＮフォトダイオード１２１ｂの電極（カソード電極またはアノード電極）と電気増幅器１３０ｂの入力端子１３１を接続するワイヤ１４１ｂの長さが等しくなるように調整する。
【０１１９】
この結果、本構成の場合には、第１の電気増幅器１３０ａとコプレーナ導波路１５０の距離と第２の電気増幅器１３０ｂとコプレーナ導波路１５０の距離が異なってしまう。このため、本構成では、図１５，１６に示すように、第１及び第２の電気増幅器１３０ａ、１３０ｂの出力端子１３３ｓとコプレーナ導波路１５０の信号線（Ｓ）を、それぞれ、第１及び第２のフレキシブル基板１６３ａ、１６３ｂで接続し、図１５、１６に示すように、第１のフレキシブル基板１６３ａと第２のフレキシブル基板１６３ｂの長さを調整することにより、合波時の遅延時間整合を図る。第１及び第２のフレキシブル基板１６３ａ、１６３ｂの長さは、上述した第１の実施例と同様な手法により決定する。
【０１２０】
第１及び第２のフレキシブル基板１６３ａ、１６３ｂの伝送線路は、図１５に示すグランド・コプレーナ導波路以外に、コプレーナ導波路またはマイクロスプリットラインであってもよい。
【０１２１】
ところで、本実施例では、第１の電気増幅器１３０ａとコプレーナ導波路１５０の接続と第２の電気増幅器１３０ｂとコプレーナ導波路１５０の接続を、それぞれ、個別のフレキシブル基板１６３ａ、１６３ｂで接続するようにしているが、例えば、第３の実施例で使用しているＹ字形状のフレキシブル基板などにより、１つのフレキシブル基板で接続するような構成も可能である。
［第５の実施例］
本発明の第５の実施例は、上述した第１〜第４実施例の光受信モジュールにおいて、基板上に配設された電気増幅器と基板上に形成されたコプレーナ導波路をフレキシブル基板で接続する際に、該フレキシブル基板の長手方向の短縮化を図るものである。
【０１２２】
図１７は、第５の実施例の側面図である。
同図に示す光受信モジュールは、基板の前面に配設されたＰＩＮフォトダイオード２１０、基板の表面に配設された電気増幅器２３０並びにコプレーナ導波路２５０、及び電気増幅器の出力端子（不図示）とコプレーナ導波路２５０の信号線（Ｓ）を接続するフレキシブル基板２４０を備えている。ＰＩＮフォトダイオード２１０のアノード電極（不図示）は、ＰＩＮフォトダイオード２１０の前面並びに上面に形成されたアノード端子２１６を介して電気増幅器２３０の入力端子（不図示）に接続されている。
【０１２３】
図１８は、ＰＩＮフォトダイオード２１０の構成の詳細図である。
同図に示すように、基板２０１の前面上部には受光面２１３が配設されている。ＰＩＮフォトダイオード２１０のアノード電極（不図示）はワイヤ２１７により基板２０１の左端近傍に形成されたアノード端子２１６に接続されている。ＰＩＮフォトダイオード２１０のカソード電極（不図示）は基板２０１の前面並びに上面に形成されたカソード端子２１５に接続されている。
【０１２４】
本実施例では、電気増幅器２３０とコプレーナ導波路２５０を接続するフレキシブル基板２４０をループ状にする。このため、フレキシブル基板２４０の長手方向の長さを短縮でき、遅延時間の拡大や電気増幅器２３０とコプレーナ導波路２５０間の距離の短縮が可能となり、さらに、光受信モジュールの小型化も可能となる。
【０１２５】
今までに述べた実施例は、全て、受光器として表面入射型のＰＩＮフォトダイオードを用いていたが、本発明は、図１９に示すような端面入射型のＰＩＮフォトダイオードを使用することも可能である。
【０１２６】
図１９に示す端面入射型のＰＩＮフォトダイオード３００は、基板３０１の端面３１０中央下方に矩形の受光エリア３１１が設けられており、この受光領域３１１に光が入射するような構成となっている。基板３０１の表面前方には受光部３１４とアノード電極３１５が積層形成されており、受光部３１４の後方にはカソード電極３１６が形成されている。
【０１２７】
基板の裏面の略中央には、図示してはいないが、Ｖ字型の溝が形成されおり、裏面全体はＡＲ（Anti Reflection）コートが施されている。受光エリア３１１に入射した光信号は前記Ｖ字型の溝の面で反射され受光部３１４に入光・吸収される。
【０１２８】
ところで、フレキシブル基板は耐湿性に問題があるが、ＰＩＮフォトダイオードと共にハーメチックシール（気密封止）することにより、この問題を解消できる。
図２０は、上述した各実施例の光受信モジュールのパッケージ構成を示す断面図である。
同図に示す光受信モジュールは、ファイバ（光ファイバ）４０１、該ファイバ４０１を挿入・固定するブーツ４０２、該ブーツ４０２を保持するホルダー兼用の第1のパッケージ４０３、該第１のパッケージ４０３に固着された第２のパッケージ４０４、ファイバ４０１から入光する光信号を平行光に変換出力するコリメートレンズ４０５、該コリメートレンズ４０５を保持する該第２のパッケージ４０４に固着された第１のレンズホルダー４０６、レンズコリメートレンズ４０５から出力される平行光を光ビームに変換・出力する集光レンズ４０７、該集光レンズ４０７を保持する第２のレンズホルダー４０８、集光レンズ４０７から出力される光ビームを入光し、それを電気信号に変換するＰＩＮフォトダイオード４１１、ＰＩＮフォトダイオード４１１から出力される電気信号を増幅する電気増幅器４１３、該ＰＩＮフォトダイオード４１１の電極（アノード電極またはカソード電極）と電気増幅器４１３を接続するワイヤ４１５、コプレーナ導波路（不図示）が表面に形成されているセラミック基板４１７、電気増幅器４１３とセラミック基板４１７上のコプレーナ導波路を接続するフレキシブル基板４１９、該コプレーナ導波路の信号線（Ｓ）に接続された出力端子４２１、上記構成要素（４０６、４０８、４１１、４１３、４１７、４１１）が搭載されたセラミック製または金属製の第３のパッケージ４２３、及び該第３のパッケージの空隙部分を覆う蓋４２５から構成されている。
【０１２９】
第１のパッケージ４０３、第２のパッケージ４０４、第３のパッケージ４２３及び蓋４２５で覆われたモジュール内部には、不活性ガスが封入されている。
上記実施例では、受光器として、ＰＩＮフォトダイオードを用いているが、ＰＩＮフォトダイオードの代わりにアバランシェフォトダイオード（ＡＰＤ）など他の受光器を用いるようにしてもよい。
【０１３０】
本発明は、上述の実施形態に限定されることなく発明の要旨を逸脱しない範囲内において様々に変形可能なことは明らかである。
上記実施例は、ＤＢＰＳＫ変調またはＤＱＰＳＫ変調された光信号の遅延時間調整に関わるものであるが、本発明は、ＤＱＰＳＫ変調方式で変調された光信号のみでなく、Ｍ相差分位相偏移変調（ＤＭＰＳＫ変調）された光信号の遅延時間調整にも適用可能である。尚、Ｍ＝２ｎ（ｎは自然数）である。また、本発明は、（ＣＳ）ＲＺ−差分位相偏移変調受信機に限定されるものでなく、ＲＺ−差分位相偏移変調受信機など差分位相偏移変調された光信号を復調する差分位相偏移変調光受信機全般に適用可能である。
【０１３１】
（付記１）
差分位相偏移変調された光信号を復調する光受信機において、遅延干渉計内で受信光信号を分岐することにより得られる２つの分岐光信号が、該遅延干渉計内で干渉した後、受光器により電気信号に変換されてから合波される時点で両分岐光信号の遅延時間が整合するように調整する遅延時間調整装置であって、
前記２つの分岐光信号を個別に光電変換する１対の受光器と、
該１対の受光器に対応して設けられ、対応する受光器から出力される光電変換信号を入力・増幅する１対の増幅器と、
該１対の増幅器の出力端子と前記２つの分岐光信号の光電変換信号が合波する信号線を接続し、前記２つの分岐光信号が合波する時点での遅延時間を調整するフレキシブル基板とを有するバランス型受信回路を、
少なくとも１つ備えることを特徴とする。
（付記２）
付記１記載の遅延時間制御装置であって、
前記バランス型受信回路は、
前記遅延干渉計から出力される合波する必要がある一方の分岐光信号を第１の電気信号に変換する第１の受光器と、
該第１の受光器から出力される電気信号を増幅出力する第１の電気増幅器と、
該第１の電気増幅器の出力端子と前記合波が行われる信号線を接続する第１のフレキシブル基板と、
前記遅延干渉計から出力される合波する必要がある他方の分岐光信号を第２の電気信号に変換する第２の受光器と、
該第２の受光器から出力される電気信号を増幅出力する第２の電気増幅器と、
該第２の電気増幅器の出力端子と前記合波が行われる信号線を接続する第２のフレキシブル基板と、
を備えることを特徴とする。
（付記３）
差分位相偏移変調された光信号を復調する光受信機において、遅延干渉計内で受信光信号を分岐することにより得られる２つの分岐光信号が、該遅延干渉計内で干渉した後、受光器により電気信号に変換されてから合波される時点で両分岐光信号の遅延時間が整合するように調整する遅延時間調整装置であって、
前記２つの分岐光信号を個別に光電変換するバランス型検波器を構成する２つの受光器と、
該２つの受光器から出力される電気信号が入力される入力端子を有する増幅器と、
前記一方の受光器の端子と前記増幅器の入力端子を接続する第１のフレキシブル基板と、
前記他方の受光器の端子と前記増幅器の入力端子を接続する第２のフレキシブル基板とを有するバランス型受信回路を、
少なくとも１つ備えることを特徴とする遅延時間調整装置。
（付記４）
付記２または３記載の遅延時間制御装置であって、
前記差分位相偏移変調はＤＢＰＳＫ変調であり、前記バランス型受信回路を１つ備えることを特徴とする。
（付記５）
付記２または３記載の遅延時間制御装置であって、
前記差分位相偏移変調はＤＱＰＳＫ変調であり、前記バランス型受信回路を２つ備えることを特徴とする。
（付記６）
付記１記載の遅延時間制御装置であって、
前記バランス型受信回路を２つ有し、
該２つのバランス型受信回路が有する４個の増幅器は、合波される電気信号が隣接して出力されないように配設されており、
合波される第１系統の２つの電気信号を出力する２つの増幅器の出力端子と、該合波が行われる信号線とを接続する第１のフレキシブル基板と、
合波される第２系統の２つの電気信号を出力する２つの増幅器の出力端子と、該合波が行われる信号線とを接続する第２のフレキシブル基板と、
を備えることを特徴とする。
（付記７）
付記６記載の遅延時間制御装置であって、
前記第１及び第２のフレキシブル基板は、略Y字形状をしていることを特徴とする。
（付記８）
付記７記載の遅延時間制御装置であって、
前記第１及び第２のフレキシブル基板の２つの分岐部の長さは等しいことを特徴とする。
（付記９）
付記６記載の遅延時間制御装置であって、
前記第１及び第２のフレキシブル基板の２つの分岐部の長さは互いに異なることを特徴とする。
（付記１０）
付記１記載の遅延時間制御装置であって、
前記第１の受光器の端子と前記第１の増幅器の入力端子を接続する第１のワイヤと、
前記第２の受光器の端子と前記第２の増幅器の入力端子を接続する第２のワイヤと、
を備えることを特徴とする。
（付記１１）
付記１０記載の遅延時間制御装置であって、
前記第１のワイヤの長さと前記第２のワイヤの長さは異なることを特徴とする。
（付記１２）
付記１１記載の遅延時間制御装置であって、
前記第１の増幅器と前記第２の増幅器は、並行に配設されていることを特徴とする。
（付記１３）
付記１０記載の遅延時間制御装置であって、
前記第１のワイヤの長さと前記第２のワイヤの長さは等しいことを特徴とする。
（付記１４）
付記１３記載の遅延時間制御装置であって、
前記第１の増幅器と前記第２の増幅器は、並行に配設されていないことを特徴とする。
（付記１５）
付記１１または１３記載の遅延時間制御装置であって、
前記第１の受光器における前記第１のワイヤが接続される端子と、前記第２の受光器における前記第２のワイヤが接続される端子は、ワイヤ結線方向において異なる位置に配設されていることを特徴とする。
（付記１６）
付記１０記載の遅延時間制御装置であって、
前記第１の増幅器の出力端子と前記合波が行われる信号線の前端との間の水平方向の距離と、前記第２の増幅器の出力端子と前記合波が行われる信号線の前端との間の水平方向の距離は異なることを特徴とする。
（付記１７）
付記１、２または６記載の遅延時間制御装置であって、
前記フレキシブル基板は、ループ状にして接続されていることを特徴とする。
（付記１８）
付記１、２または６記載の遅延時間制御装置であって、
前記フレキシブル基板は、グランド・コプレーナ導波路を有し、該グランド・コプレーナ導波路の信号線を介して、前記１対の増幅器の出力端子と前記２つの分岐光信号の光電変換信号が合波する信号線を接続することを特徴とする。
（付記１９）
付記１、２または６記載の遅延時間制御装置であって、
前記フレキシブル基板は、コプレーナ導波路を有し、該コプレーナ導波路の信号線を介して、前記１対の増幅器の出力端子と前記２つの分岐光信号の光電変換信号が合波する信号線を接続することを特徴とする。
（付記２０）
付記１、２または６記載の遅延時間制御装置であって、
前記フレキシブル基板は、マイクロスプリットラインを有し、該マイクロスプリットラインの信号線を介して、前記１対の増幅器の出力端子と前記２つの分岐光信号の光電変換信号が合波する信号線を接続することを特徴とする。
（付記２１）
付記１、２、６または８記載の遅延時間制御装置を備えたＤＢＰＳＫ変調された光信号を復調する光受信機。
（付記２２）
付記１、２、６または８記載の遅延時間制御装置を備えたＤＱＰＳＫ変調された光信号を復調する光受信機。
（付記２３）
付記２１または２２記載の光受信機であって、
前記受光器と前記フレキシブル基板はハーメチックシールされていることを特徴とする。
【図面の簡単な説明】
【０１３２】
【図１】本発明を図２４の光受信モジュールに適用した実施例の構成を示す図である。
【図２】図１に示す第１及び第２のフレキシブル基板の第１の構成例を示す図である。
【図３】図１に示す第１及び第２のフレキシブル基板の第２の構成例を示す図である。
【図４】図１に示す第１及び第２のフレキシブル基板の第３の構成例を示す図である。
【図５】本発明を図２２及び図２３に示す光受信モジュールに適用した実施例の構成を示す図である。
【図６】図２８に示す配置の光信号出力を行う遅延干渉計と組み合わせて使用するのに好適な光受信モジュールの要部構成図である。
【図７】本発明の第３実施例で使用するフレキシブル基板の各種形状を示すものである。
【図８】本発明の第３実施例で使用するフレキシブル基板の詳細構成を示す図（その１）である。
【図９】本発明の第３実施例で使用するフレキシブル基板の詳細構成を示す図（その２）図である。
【図１０】端面入射型のＰＩＮフォトダイオードを備える光電変換部を採用した光受信モジュールの構成を示す図である。
【図１１】図１０に示す構成の光受信モジュールで発生する第１の課題を示す模式図である。
【図１２】上記第１の課題を補償するために生じる新たな課題を示す模式図である。
【図１３】遅延干渉計のあおりにより影響を補償するために光電気変換部の配置位置を左方向に傾けた場合におけるフレキシブル基板による補償の第１の構成の上面図である。
【図１４】上記第１の構成の側面図である。
【図１５】遅延干渉計のあおりにより影響を補償するために光電気変換部の配置位置を左方向に傾けた場合におけるフレキシブル基板による補償の第２の構成の上面図である。
【図１６】上記第２の構成の側面図である。
【図１７】本発明の第５の実施例の側面図である。
【図１８】本発明の第５の実施例で使用する光電変換部の構成を詳細に示す図である。
【図１９】端面入射型のＰＩＮフォトダイオードの構成を示す図である。
【図２０】本発明の各実施例の光受信モジュールのパッケージ構成を示す断面図である。
【図２１】４０Ｇｂ／ｓの（ＣＳ）ＲＺ−ＤＱＰＳＫ信号光を復調する（ＣＳ）ＲＺ−ＤＱＰＳＫ光受信機の回路構成を示す図である。
【図２２】図２１の（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機を構成する回路のモジュール構成の第１の形態を示す図である。
【図２３】図２１の（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機を構成する回路のモジュール構成の第２の形態を示す図である。
【図２４】図２１の（ＣＳ）ＲＺ−ＤＱＰＳＫ受信機を構成する回路のモジュール構成の第３の形態を示す図である。
【図２５】図２２または図２３に示す回路構成の光受信モジュールの構成例を示す図である。
【図２６】図２４に示す回路構成の光受信モジュールの構成例を示す図である。
【図２７】ＤＱＰＳＫ空間光学系による遅延干渉計を用いた光受信モジュールの構成を示す図である。
【図２８】図２７に示す光受信モジュールの遅延干渉計の光信号の出力配置形態を示す図である。
【符号の説明】
【０１３３】
１０  基板
１１  ＰＩＮフォトダイオード
１３  受光面
１５  カソード端子
１６  アノード端子
１７、２７  ワイヤ
２０  電気増幅器
２１  入力端子
２３ｇ  グランド端子
２３ｓ  出力端子
３０  コプレーナ導波路
４０ａ、４０ｂ  フレキシブル基板
４１ｇ１、４１ｇ２  グランド線
４１ｓ  信号線
２６  電気増幅器
２７  入力端子
２８ｇ  グランド端子
２８ｓ  出力端子
５０、５０ａ、５０ｂ  光電変換部
５１、５１ａ、５１ｂ  ＰＩＮフォトダイオード
５３  受光面
５５  カソード端子
５６  アノード端子
５７、５９  ワイヤ
６０  電気増幅器
６１  入力端子
６３ｇ  グランド端子
６３ｓ  出力端子
７０  コプレーナ導波路
８０、９１、９２、９３  フレキシブル基板
８１、８２  分岐部
８３  直線部
１０１  基板
１１０  遅延干渉計
１１１  光出力部
１２０  光電変換部
１２１、１２１ａ、１２１ｂ  ＰＩＮフォトダイオード
１２３  ミラー
１３０、１３０ａ、１３０ｂ  電気増幅器
１３１  入力端子
１３３ｓ  出力端子
１４１ａ、１４１ｂ  ワイヤ
１５０  コプレーナ導波路
１６１ａ、１６１ｂ、１６３ａ、１６３ｂ  フレキシブル基板
２０１  基板
２１０  ＰＩＮフォトダイオード
２１３  受光面
２１５  カソード端子
２１６  アノード端子
２１７  ワイヤ
２２０  ワイヤ
２３０  電気増幅器
２４０  フレキシブル基板
２５０  コプレーナ導波路
３００  端面入射型ＰＩＮフォトダイオード
３０１  基板
３１０  端面
３１１  受光エリア
３１３  受光部
３１４  アノード電極
３１６  カソード電極
４０１  ファイバ
４０２  ブーツ
４０３  第１のパッケージ
４０４  第２のパッケージ
４０５  コリメートレンズ
４０６  第１のレンズホルダー
４０７  集光レンズ
４０８  第２のレンズホルダー
４１１  ＰＩＮフォトダイオード
４１３  電気増幅器
４１５  ワイヤ
４１７  セラミック基板
４１９  フレキシブル基板
４２１  出力端子
４２３  第３のパッケージ
４２５  蓋
【図１７】
2007013761.tif 000003
【図２１】
2007013761.tif 000004
【図２２】
2007013761.tif 000005
【図２３】
2007013761.tif 000006
【図２４】
2007013761.tif 000007
【図２８】
2007013761.tif 000008
【図１】
2007013761.tif 000009
【図２】
2007013761.tif 000010
【図３】
2007013761.tif 000011
【図４】
2007013761.tif 000012
【図５】
2007013761.tif 000013
【図６】
2007013761.tif 000014
【図７】
2007013761.tif 000015
【図８】
2007013761.tif 000016
【図９】
2007013761.tif 000017
【図１０】
2007013761.tif 000018
【図１１】
2007013761.tif 000019
【図１２】
2007013761.tif 000020
【図１３】
2007013761.tif 000021
【図１４】
2007013761.tif 000022
【図１５】
2007013761.tif 000023
【図１６】
2007013761.tif 000024
【図１８】
2007013761.tif 000025
【図１９】
2007013761.tif 000026
【図２０】
2007013761.tif 000027
【図２５】
2007013761.tif 000028
【図２６】
2007013761.tif 000029
【図２７】
2007013761.tif 000030