(57)【要約】【課題】オーディオスイッチャのように複数系統の入力信号を切換えて出力する装置において、サンプリング周波数や圧縮の有無の異なるデジタル信号を入力する際の制御回路の処理の負担を軽減する。【解決手段】入力処理回路１−１〜１−１２８は、入力した信号ＡＥＳＩ１〜ＡＥＳＩ２５６に、その信号を処理する際に用いる制御データを付加する制御データ付加手段を備える。出力処理回路４−１〜４−１２８は、入力処理回路１−１〜１−１２８から供給される信号に付加されているこの制御データに基づいて、その信号を処理する。【選択図】図１
2007158378.tif 000002
【特許請求の範囲】
【請求項１】
信号を入力する複数の入力処理回路と、
前記入力処理回路に入力した信号を出力する複数の出力処理回路と、
各々の前記入力処理回路と各々の前記出力処理回路との接続関係を切換える切換え回路と
を有する信号切換え装置において、
前記入力処理回路は、
入力した信号に、該信号を処理する際に用いる制御データを付加する制御データ付加手段
を備え、
前記出力処理回路は、前記入力処理回路から供給された信号に付加されている前記制御データに基づいて、該供給された信号を処理する
ことを特徴とする信号切換え装置。
【請求項２】
請求項１に記載の信号切換え装置において、
前記入力処理回路は、サンプリング周波数の異なる複数のデジタル信号を入力し、入力したデジタル信号のサンプリング周波数を測定する処理と、入力した各デジタル信号を共通の時分割多重オーディオ制御複合信号に変換する処理とを行い、
前記制御データ付加手段が付加する制御データは、前記入力処理回路によるサンプリング周波数の測定データを含み、
前記出力処理回路は、前記入力処理回路から供給されたデジタル信号のサンプリング周波数を入力時のサンプリング周波数に戻す処理を、該供給されたデジタル信号に付加されている前記測定データに基づいて行う
ことを特徴とする信号切換え装置。
【請求項３】
請求項１に記載の信号切換え装置において、
前記入力処理回路は、デジタル信号を入力し、入力したデジタル信号を復調する処理、及び／または、入力したデジタル信号のパリティチェックを行い、
前記制御データ付加手段が付加する制御データは、前記復調及び／または前記パリティチェックの結果が異常であった場合にミュート処理を指示するデータを含み、
前記出力処理回路は、前記入力処理回路から供給されたデジタル信号に前記ミュート処理を指示するデータが付加されている場合、該供給されたデジタル信号にミュート処理を施す
ことを特徴とする信号切換え装置。
【請求項４】
請求項３に記載の信号切換え装置において、
前記入力処理回路と前記出力処理回路との間に、前記入力処理回路から供給されたデジタル信号にデジタル信号処理を施す信号処理回路をさらに有しており、
前記信号処理回路は、
デジタル信号処理の結果が異常であった場合に、供給されたデジタル信号に、ミュート処理を指示する制御データを付加する制御データ付加手段
を備えたことを特徴とする信号切換え装置。
【請求項５】
請求項１に記載の信号切換え装置において、
前記入力処理回路は、チャンネルステータスの情報を含んだデジタル信号を入力し、該デジタル信号のサンプリング周波数を変換する処理を行い、
前記制御データ付加手段が付加する制御データは、サンプリング周波数を変換した際に、前記チャンネルステータスの生成を要求する生成リクエストを含み、
前記出力処理回路は、前記入力処理回路から供給されたデジタル信号に付加されている前記生成リクエストに基づき、該供給されたデジタル信号の前記チャンネルステータスの情報を、出力処理回路内で生成したチャンネルステータスに置き換える
ことを特徴とする信号切換え装置。
【請求項６】
請求項１に記載の信号切換え装置において、
前記入力処理回路は、データの圧縮の有無を示す情報を含んだデジタル信号を入力し、該情報を抽出する処理を行い、
前記入力処理回路と前記出力処理回路との間に、前記入力処理回路から供給されたデジタル信号にデジタル信号処理を施す信号処理回路をさらに有しており、
前記制御データ付加手段が付加する制御データは、前記入力処理回路が抽出した前記情報を含み、
前記信号処理回路は、前記入力処理回路から供給されたデジタル信号に付加されている前記情報に基づいて、該デジタル信号に対する処理内容を決定する
ことを特徴とする信号切換え装置。
【請求項７】
請求項１に記載の信号切換え装置において、
前記出力処理回路は、出力を許可される信号の属性を示す設定情報を記憶しており、
前記制御データ付加手段が付加する制御データは、前記属性を示すデータを含んでおり、
前記出力処理回路は、前記入力処理回路から供給された信号に付加されている前記制御データと前記設定情報とを比較し、出力を許可されない信号が供給された場合には、該信号に対してミュート処理を施す
ことを特徴とする信号切換え装置。
【請求項８】
請求項１に記載の信号切換え装置において、
前記入力処理回路は、入力した複数のデジタル信号を時分割多重信号に変換する変換手段を備え、
前記時分割多重信号に前記制御データが付加される
ことを特徴とする信号切換え装置。
【請求項９】
請求項８に記載の信号切換え装置において、
前記変換手段は、一定長のデータ毎にデータの存在しない区間を挟んだ時分割多重信号を生成し、
前記切換え回路は、前記区間で切換えを行う
ことを特徴とする信号切換え装置。
【請求項１０】
信号を入力する複数の入力処理回路と、
前記入力処理回路に入力した信号を出力する複数の出力処理回路と、
各々の前記入力処理回路と各々の前記出力処理回路との接続関係を切換える切換え回路と
を有する信号切換え装置の制御方法において、
前記入力処理回路が、入力した信号に、該信号を処理する際に用いる制御データを付加するステップと、
前記出力処理回路が、前記入力処理回路から供給された信号に付加されている前記制御データに基づいて、該供給された信号を処理するステップと
を有することを特徴とする信号切換え装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数チャンネルの入力信号を切換えて出力する装置に関し、特に、サンプリング周波数や圧縮の有無の異なる複数の信号を入力するのに適したものに関する。
【背景技術】
【０００２】
放送業務用の電子機器の一種に、オーディオスイッチャが存在する。オーディオスイッチャは、複数チャンネルのオーディオ信号（マイクロホンやＶＴＲ等からのオーディオ信号）を入力して、それらのオーディオ信号をそれぞれどの機器（番組送出装置や編集装置等）に対して出力するかを切換える装置である。一般に、オーディオスイッチャは、オーディオ信号入力用の複数の入力処理回路と、オーディオ信号出力用の複数の出力処理回路と、各入力処理回路と各出力処理回路との接続関係を切換える切換え回路（例えばマトリックススイッチ回路）とを有している。
【０００３】
放送業務分野では、従来は、デジタルオーディオ信号としてはサンプリング周波数４８ｋＨｚの非圧縮の信号だけが扱われていた。しかし、近年は、高音質化を目的としてサンプリング周波数９６ｋＨｚや１９２ｋＨｚの信号が扱われたり、圧縮した信号も扱われるようになっている。
【０００４】
それに対応して、オーディオスイッチャにも、４８ｋＨｚ，９６ｋＨｚ，１９２ｋＨｚというサンプリング周波数の異なるデジタルオーディオ信号や、圧縮デジタルオーディオ信号を入力して、それらのデジタルオーディオ信号の出力先を切換える機能が求められるようになっている。
【０００５】
ところが、このようにサンプリング周波数や圧縮の有無の異なるデジタルオーディオ信号を入力すると、オーディオスイッチャ内部でのデジタルオーディオ信号に対する処理が複雑になる。そのため、デジタルオーディオ信号の出力先を切換える（切換え回路での入力処理回路と出力処理回路との接続関係を切換える）操作が行われる毎に、オーディオスイッチャ内部の制御回路が、各出力処理回路に供給する制御データを変更する（例えば、サンプリング周波数の異なる２つのデジタルオーディオ信号ｘ１，ｘ２を、それぞれ出力処理回路ｙ１，ｙ２から出力していた状態から、逆に出力処理回路ｙ２，ｙ１から出力する状態に切換えた場合、出力処理回路ｙ１にそれまで供給していた制御データを今度は出力処理回路ｙ２のほうに供給し、出力処理回路ｙ２にそれまで供給していた制御データを今度は出力処理回路ｙ１のほうに供給する）必要が生じることがある。
【０００６】
このことは、制御回路の処理の負担を増大させてしまい、出力処理回路の数の多い（チャンネル数の多い）オーディオスイッチャの場合には制御回路の応答の遅延による切換えミスを招くこともある。また、応答の遅延を生じないような処理能力の高い制御回路を搭載しようとすると、オーディオスイッチャの製造コストの増大を招いてしまう。
【０００７】
従来、サンプリング周波数の異なるデジタル信号を扱うための技術としては、例えば、衛星放送でディジタルオーディオ信号を伝送する際に、サンプリング周波数の異なる複数のディジタルオーディオ信号を、各オーディオディジタル信号に対応する基準周期を基準にして時間軸圧縮した後、ディジタルビデオ信号の基準周期を基準にして多重化するという技術が提案されている（特許文献１参照）。
【０００８】
しかし、オーディオスイッチャのように複数チャンネルの入力信号を切換えて出力する装置において、サンプリング周波数や圧縮の有無の異なるデジタル信号を入力する際の制御回路の処理の負担を軽減するための技術は未だ提案されていない。
【０００９】
【特許文献１】特開平１０−６５６３５号公報（段落００３０、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上述の点に鑑み、オーディオスイッチャのように複数チャンネルの入力信号を切換えて出力する装置において、サンプリング周波数や圧縮の有無の異なるデジタル信号を入力する際などの制御回路の処理の負担を軽減することを課題とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明に係る信号切換え装置は、信号を入力する複数の入力処理回路と、この入力処理回路に入力した信号を出力する複数の出力処理回路と、各入力処理回路と各出力処理回路との接続関係を切換える切換え回路とを有する信号切換え装置において、入力処理回路は、入力した信号に、その信号を処理する際に用いる制御データを付加する制御データ付加手段を備え、出力処理回路は、入力処理回路から供給された信号に付加されているこの制御データに基づいて、その供給された信号を処理することを特徴とする。
【００１２】
また、本発明に係る信号切換え装置の制御方法は、信号を入力する複数の入力処理回路と、この入力処理回路に入力した信号を出力する複数の出力処理回路と、各入力処理回路と各出力処理回路との接続関係を切換える切換え回路とを有する信号切換え装置の制御方法において、入力処理回路が、入力した信号に、その信号を処理する際に用いる制御データを付加するステップと、出力処理回路が、入力処理回路から供給された信号に付加されているこの制御データに基づいて、その供給された信号を処理するステップとを有することを特徴とする。
【００１３】
本発明では、複数の入力処理回路と、複数の出力処理回路と、各入力処理回路と各出力処理回路との接続関係を切換える切換え回路とを有する信号切換え装置において、入力処理回路が、入力した信号自体に、その信号を処理する際に用いる制御データを付加する。
【００１４】
したがって、その信号の出力先がどのように切換えられても（切換え回路での入力処理回路と出力処理回路との接続関係がどのように切換えられても）、常に、その信号が供給される出力処理回路に、その信号を処理する際に用いる制御データが一緒に供給される。そして、出力処理回路が、この制御データに基づいて、供給された信号を処理する。
【００１５】
その結果、信号切換え装置内の制御回路は、こうした制御データを出力処理回路に供給したり、信号の出力先が切換わる毎に各出力処理回路に供給する制御データを変更する必要がなくなる。これにより、こうした信号切換え装置における制御回路の処理の負担が軽減される。
【発明の効果】
【００１６】
本発明によれば、例えばオーディオスイッチャのように複数チャンネルの入力信号を切換えて出力する装置において、サンプリング周波数や圧縮の有無の異なるデジタル信号を入力する際などの制御回路の処理の負担を軽減することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明をオーディオスイッチャに適用した例について、図面を用いて具体的に説明する。図１は、本発明を適用したオーディオスイッチャの全体構成例を示す図である。
【００１８】
このオーディオスイッチャには、１２８個の入力処理回路１（１−１〜１−１２８）と、マトリックススイッチ回路２と、オーディオプロセス回路３と、１２８個の出力処理回路４（４−１〜４−１２８）と、制御回路５とが設けられている。制御回路５は、ＣＰＵと、機器内部タイミング信号発生回路とで構成されている。
【００１９】
テレビジョン放送局のスタジオ等で番組の収録や放送を行う際には、各入力処理回路１には、マイクロホンやＶＴＲ等（図示略）から、２系統ずつのＡＥＳ／ＥＢＵフォーマットのデジタルオーディオ信号（以下単にＡＥＳ信号とも呼ぶ）が入力される。図では、入力処理回路１−１に入力される２系統のＡＥＳ信号をＡＥＳＩ１及びＡＥＳＩ２、入力処理回路１−２に入力される２系統のＡＥＳ信号をＡＥＳＩ３及びＡＥＳＩ４、…入力処理回路１−１２８に入力される２系統のＡＥＳ信号をＡＥＳＩ２５５及びＡＥＳＩ２５６と表している。
【００２０】
ＡＥＳ／ＥＢＵフォーマットでは、１サンプリング周期毎に、２チャンネルのデジタルオーディオ信号が１つのフレームに多重化される。図２は、このＡＥＳ／ＥＢＵフォーマットの１フレーム分のデジタルオーディオ信号を示す図である。１フレームは、サブフレームＡ及びサブフレームＢで構成される。ステレオモードの場合には、サブフレームＡが左チャンネル用のフレームとなり、サブフレームＢが右チャンネル用のフレームとなる。
【００２１】
各サブフレームＡ，Ｂは、４ビットのＳＹＮＣ（同期信号）と、４ビットのＡＵＸ／ＡＵＤＩＯ（補助／オーディオデータ）と、２０ビットのＡＵＤＩＯ ＤＡＴＡ（オーディオデータ）と、１ビットのオーディオサンプルバリディティビットＶと、１ビットのオーディオチャンネルステータスビットＣと、１ビットのユーザービットＵと、１ビットのサブフレームパリティビットＰとの合計３２ビットで構成される。
【００２２】
オーディオチャンネルステータスビットＣは、連続する１９２フレームで１ブロックを形成し、Ｎｏｎ−ＡｕｄｉｏやＥＭＰ等のチャンネルステータスの情報を伝送する。Ｎｏｎ−Ａｕｄｉｏは、伝送するオーディオデータが、ＰＣＭオーディオデータ（非圧縮のオーディオデータ）であるか、ドルビーＥ（ドルビー：ＤＯＬＢＹは登録商標）等の圧縮オーディオデータであるかを示す情報である。ＥＭＰは、エンファシス処理のオン／オフを指示する情報である。
【００２３】
図１の入力処理回路１は、いずれのサンプリング周波数のＡＥＳ信号でも入力可能である。しかし、オーディオスイッチャ全体としては、或る入力処理回路１にサンプリング周波数４８ｋＨｚのＡＥＳ信号が入力するのと同時に、別の入力処理回路１にサンプリング周波数９６ｋＨｚのＡＥＳ信号が入力し、さらに別の入力処理回路１にサンプリング周波数１９２ｋＨｚのＡＥＳ信号が入力する、というように、異なるサンプリング周波数のＡＥＳ信号が同時に入力する。
【００２４】
図３は、各入力処理回路１の構成を示す図である。入力処理回路１には、ＡＥＳ入力処理回路１１，サンプルレートコンバーター（ＳＲＣ）１２，ＦＩＦＯメモリ１３及びセレクタ１４から成る回路グループが、入力する２系統のＡＥＳ信号（ＡＥＳＩ（Ｎ），ＡＥＳＩ（Ｎ＋１）と表している）に対応して２組設けられるとともに、ＴＤＭ出力回路１５が設けられている。
【００２５】
図１の制御回路５からは、ＳＲＣ１２及びＦＩＦＯメモリ１３に機器内部タイミング信号Ｓ５が供給される。
【００２６】
入力処理回路１に入力した２系統のＡＥＳ信号は、それぞれ対応する組のＡＥＳ入力処理回路１１に供給される。ＡＥＳ入力処理回路１１は、次の(1)〜(5)の回路ブロックで構成されている。
(1)入力したＡＥＳ信号からクロックを抽出する回路
(2)入力したＡＥＳ信号からオーディオデータを復調する回路
(3)入力したＡＥＳ信号のパリティチェックを行う回路
(4)入力したＡＥＳ信号中のオーディオデータのサンプリング周波数を測定する回路
(5)入力したＡＥＳ信号のオーディオチャンネルステータスビットＣ（図２）から情報を抽出する回路
【００２７】
ＡＥＳ入力処理回路１１からは、復調したオーディオデータＳ１がＳＲＣ１２及びＦＩＦＯメモリ１３に供給されるとともに、抽出したクロック信号Ｓ２がＳＲＣ１２及びＦＩＦＯメモリ１３に供給される。
【００２８】
また、ＡＥＳ入力処理回路１１からは、次の(1)〜(3)のデータを含む制御データＳ６がＴＤＭ出力回路１５に供給される。
(1)サンプリング周波数の測定結果Ｆｓ
(2)オーディオチャンネルステータスビットＣの情報（Ｎｏｎ−Ａｕｄｉｏ，ＥＭＰ等）
(3)オーディオデータの復調結果（ＰＬＬの動作等）またはパリティチェックの結果が異常であった場合に、ミュート処理を指示するＭｕｔｅ
【００２９】
また、図示は省略するが、ＡＥＳ入力処理回路１１からは、このサンプリング周波数の測定結果Ｆｓを示す信号が、図１の制御回路５にも送られる。
【００３０】
ＳＲＣ１２は、ＡＥＳ入力処理回路１１から供給されたオーディオデータＳ１を、機器内部タイミング信号Ｓ５に同期したサンプリング周波数４８ｋＨｚのオーディオデータに変換する。
【００３１】
ＦＩＦＯメモリ１３は、ＡＥＳ入力処理回路１１から供給されたオーディオデータＳ１を、機器内部タイミング信号Ｓ５に同期させる。
【００３２】
ＳＲＣ１２によってサンプリング周波数変換処理及び同期処理を施されたオーディオデータＳ３と、ＦＩＦＯメモリ１３によって同期処理を施されたオーディオデータＳ４とは、２入力１出力のセレクタ１４の別々の入力端に送られる。
【００３３】
セレクタ１４には、図１の制御回路５から、ＡＥＳ入力信号が機器内部クロックに周波数同期していない場合にはＳＲＣ１２からのオーディオデータＳ３を選択させ、周波数同期している場合にはＦＩＦＯメモリ１３からのオーディオデータＳ４を選択させる制御信号が与えられる。
【００３４】
セレクタ１４によって選択されたオーディオデータは、ＴＤＭ出力回路１５に供給される。また、セレクタ１４からは、オーディオデータＳ３（サンプリング周波数を変換したオーディオデータ）を選択した場合には、制御データとしてＣＳ  Ｇｅｎ（チャンネルステータス生成リクエスト）がＴＤＭ出力回路１５に供給される。また、セレクタ１４からは、オーディオデータの選択を切換えた際には、制御データとしてＩｎｔｅｒｐ（オーディオ補間処理リクエスト）がＴＤＭ出力回路１５に供給される（図ではこれらの制御データを制御データＳ７として一括して示している）。
【００３５】
このＣＳ  Ｇｅｎは、オーディオチャンネルステータスビットＣ（図２）を生成し直させる制御データである。また、Ｉｎｔｅｒｐは、ＳＲＣ１２からのオーディオデータＳ３とＦＩＦＯメモリ１３からのオーディオデータＳ４とを切換えた際には切換え部分でオーディオ波形が不連続になってノイズが発生する場合があるので、切換え部分の前後のデータを補間させる制御データである。
【００３６】
ＴＤＭ出力回路１５は、各組のセレクタ１４から供給される２系統のＡＥＳ信号（合計４チャンネルのオーディオデータ）を時分割多重化（ＴＤＭ）するとともに、各組のＡＥＳ入力処理回路１１及びセレクタ１４からの上記信号Ｓ６及びＳ７をこのオーディオデータに付加することにより、時分割多重オーディオ制御複合信号（以下ＴＤＭ信号とも呼ぶ）を生成する。そして、このＴＤＭ信号（ＴＤＭＩ（Ｍ）と表している）を入力処理回路１から出力する。
【００３７】
図４は、ＴＤＭ出力回路１５によって時分割多重化されたデジタルオーディオ信号（以下ＴＤＭ信号とも呼ぶ）を示す図である。サンプリング周波数４８ｋＨｚのワードクロックの１周期（２０．８μＳ）内に、８個のデータ区間ＴＤＭ１，ＴＤＭ２，…ＴＤＭ８が存在する。各データ区間の時間長は２．０μＳであり、隣り合うデータ区間同士の間には０．６μＳのスイッチング区間（データの存在しない区間であり、後述するように、マトリックススイッチ回路２が切換えを行う区間である）が存在する。
【００３８】
各データ区間は、８ビットのトレーニングパターンＴＰと、８ビットの制御データＣ１と、２４ビットのオーディオデータＡ１と、８ビットの制御データＣ２と、２４ビットのオーディオデータＡ２と、８ビットの制御データＣ３と、２４ビットのオーディオデータＡ３と、８ビットの制御データＣ４と、２４ビットのオーディオデータＡ４と、１６ビットの補助制御データＡＵＸとの合計１５２ビットで構成される。
【００３９】
このＴＤＭ信号では、サンプリング周波数１９２ｋＨｚのＡＥＳ信号については、同じ音声を表すオーディオデータは１度だけこのデータ区間に格納される。これに対して、サンプリング周波数９６ｋＨｚのＡＥＳ信号については同じ音声を表すオーディオデータ（サンプル数はサンプリング周波数１９２ｋＨｚのオーディオデータの２分の１である）が２度重複してこのデータ区間に格納される。また、サンプリング周波数４８ｋＨｚのＡＥＳ信号については同じ音声を表すオーディオデータ（サンプル数はサンプリング周波数１９２ｋＨｚのオーディオデータの４分の１である）が４度重複してこのデータ区間に格納される。
【００４０】
このようにして、４８ｋＨｚ，９６ｋＨｚ，１９２ｋＨｚというサンプリング周波数の異なるＡＥＳ信号が、オーディオ制御複合信号のＴＤＭ信号に正規化される。このＴＤＭ信号のデータレートは、７３．７２８Ｍｂｐｓである。
【００４１】
オーディオデータＡ１〜Ａ４は、それぞれ１〜４番目のチャンネルのオーディオデータである。制御データＣ１〜Ｃ４は、それぞれオーディオデータＡ１〜Ａ４に付加される制御データであり、前述したＦｓ，オーディオチャンネルステータスビットＣの情報（Ｎｏｎ−Ａｕｄｉｏ，ＥＭＰ等）及びＭｕｔｅが含まれる。
【００４２】
補助制御データＡＵＸには、前述したＣＳ  Ｇｅｎ及びＩｎｔｅｒｐが含まれる。このＣＳ  ＧｅｎやＩｎｔｅｒｐがどのチャンネルのオーディオデータに付加されるかは、補助制御データＡＵＸビット内のビット位置によって区別される。
【００４３】
図１に示すように、各入力処理回路１からは、このＴＤＭ信号（入力処理回路１−１〜１−１２８からのＴＤＭ信号をそれぞれＴＤＭＩ１〜ＴＤＭＩ１２８と表している）がマトリックススイッチ回路２に送られる。
【００４４】
図５は、このマトリックススイッチ回路２内のスイッチブロックの構成を示す図である。マトリックススイッチ回路２は、１２８本の入力信号線ＩＮ１〜ＩＮ１２８と１２８本の出力信号線ＯＵＴ１〜ＯＵＴ１２８とを交差させ、各交差箇所に接続スイッチ（半導体素子）ＳＷを設けたものであり、この接続スイッチＳＷのオン／オフによって各入力処理回路１と各出力処理回路４との接続関係（デジタルオーディオ信号の出力先）を切換える。
【００４５】
入力信号線ＩＮ１〜ＩＮ１２８には、それぞれ入力処理回路１−１〜１−１２８からのＴＤＭ信号ＴＤＭＩ１〜ＴＤＭＩ１２８が入力される。
【００４６】
図示は省略するが、マトリックススイッチ回路２内の制御ブロックは、入力する各ＴＤＭ信号ＴＤＭＩ１〜ＴＤＭＩ１２８のスイッチング区間（図４）の位置を、それぞれのＴＤＭ信号のデータ区間中のトレーニングパターンＴＰ等に基づいて判別する。そして、ユーザーの操作に基づいて図１の制御回路５から切換えを指示する制御信号が与えられると、次に到来するスイッチング区間まで待ち、そのスイッチング区間でスイッチブロックに切換えを実行させる。このようにして、データ区間のデータ（オーディオデータ及び制御データ）を途中で欠落させることなく切換えを行う。
【００４７】
出力信号線ＯＵＴ１〜ＯＵＴ１２８から出力されたＴＤＭ信号（それぞれＴＤＭＳ１〜ＴＤＭＳ１２８と表している）は、図１に示すように、オーディオプロセス回路３に供給される。
【００４８】
図６は、オーディオプロセス回路３の構成を示す図である。オーディオプロセス回路３には、ＴＤＭ入力回路２１，ＤＳＰ（デジタル・シグナル・プロセッサ）２２，セレクタ２３及びＴＤＭ出力回路２４から成る回路グループが、図１のマトリックススイッチ回路２から供給される１２８系統のＴＤＭ信号ＴＤＭＳ１〜ＴＤＭＳ１２８に対応して、１２８組設けられている（図６では、ＴＤＭＳ１〜ＴＤＭＳ１２８をＴＤＭＳ（Ｍ）と表して、１組の回路グループのみを示している）。
【００４９】
図１の制御回路５からは、ＴＤＭ入力回路２１，ＤＳＰ２２及びＴＤＭ出力回路２４に機器内部タイミング信号Ｓ１４が供給される。
【００５０】
ＴＤＭ入力回路２１は、入力したＴＤＭ信号からオーディオデータ及び制御データ（図４の各データ区間のオーディオデータＡ１〜Ａ４，制御データＣ１〜Ｃ４及び補助制御データＡＵＸ）を抜き出す処理と、この抜き出したオーディオデータを、後段のＤＳＰ２２で処理可能なフォーマットに変換する処理とを行う。
【００５１】
また、ＴＤＭ入力回路２１は、これらの処理を正常に行えなかった場合には、ミュート処理を指示するデータＭｕｔｅを生成する。また、ＴＤＭ入力回路２１は、ＡＥＳ信号のオーディオチャンネルステータスビットＣ（図２）を変更すべき処理を指示する制御データ（ＥＭＰ等）を抜き出した場合には、チャンネルステータスの生成を要求するデータＣＳ  Ｇｅｎ（チャンネルステータス生成リクエスト）を生成する。
【００５２】
ＴＤＭ入力回路２１からは、ＴＤＭ信号から抜き出してフォーマット変換したオーディオデータＳ１１が、ＤＳＰ２２に供給されるとともに、２入力１出力のセレクタ２３の一方の入力端に送られる。
【００５３】
また、ＴＤＭ入力回路２１からは、ＤＳＰ２２，セレクタ２３の選択制御信号入力端，ＴＤＭ出力回路２４にそれぞれ制御データが供給される（図ではこれらの制御データを制御データＳ１３として一括して示している）。このうち、ＤＳＰ２２に供給される制御データは、ＴＤＭ信号から抜き出したＦｓ，ＥＭＰ及びＩｎｔｅｒｐである。セレクタ２３の選択制御信号入力端に供給される制御データは、ＴＤＭ信号から抜き出したＮｏｎ−Ａｕｄｉｏである。ＴＤＭ出力回路２４に供給される制御データは、ＴＤＭ入力回路２１自身が生成したＭｕｔｅ及びＣＳ  Ｇｅｎである。
【００５４】
ＤＳＰ２２は、ＰＣＭオーディオデータに対して、レベル調整，フィルター，エンファシス，ソフトスイッチング（図１のマトリックススイッチ回路２での切換えの直前に音をフェードアウトし、この切換えの直後にフェードインすることにより、切換え時のノイズを低減する処理），データ補間等のデジタル信号処理を施す回路である。
【００５５】
このうち、レベル調整処理，ソフトスイッチング処理及びフィルター処理は、ＴＤＭ入力回路２１からのＦｓに対応して行われる。また、エンファシスは、ＴＤＭ入力回路２１からのＥＭＰに対応して行われる。また、データ補間処理は、ＴＤＭ入力回路２１からＩｎｔｅｒｐが供給された場合にのみ行われる。ＤＳＰ２２で処理されたオーディオデータＳ１２は、セレクタ２３の残りの一方の入力端に送られる。
【００５６】
セレクタ２３は、選択制御信号入力端に供給されるＮｏｎ−ＡｕｄｉｏがＰＣＭオーディオデータを示すものである場合には、ＤＳＰ２２からのオーディオデータＳ１２を選択し、他方このＮｏｎ−Ａｕｄｉｏが圧縮オーディオデータを示すものである場合には、ＴＤＭ入力回路２１から直接供給されるオーディオデータＳ１１を選択する。セレクタ２３で選択されたオーディオデータは、ＴＤＭ出力回路２４に供給される。
【００５７】
ＴＤＭ出力回路２４は、ＴＤＭ入力回路２１によってＤＳＰ２２での処理用にフォーマット変換されたオーディオデータを、再び元のＴＤＭ信号のフォーマットに変換する。そして、このＴＤＭ信号（ＴＤＭＯ（Ｍ）と表している）をオーディオプロセス回路３から出力する。
【００５８】
図１に示すように、オーディオプロセス回路３からは、このようにして処理した１２８系統のＴＤＭ信号（ＴＤＭＯ１〜ＴＤＭＯ１２８と表している）が、それぞれ出力処理回路４−１〜４−１２８に供給される。
【００５９】
図７は、各出力処理回路４の構成を示す図である。出力処理回路４には、ＴＤＭ入力回路３１が設けられるとともに、１系統のＴＤＭ信号に時分割多重化されている２系統のＡＥＳ信号に対応して、ＣＳ（チャンネルステータス）生成回路３２，ミュート処理回路３３及びＡＥＳ出力回路３４から成る回路グループが２組設けられている。図１の制御回路５からは、これらの各回路に機器内部タイミング信号Ｓ２６が供給される。
【００６０】
ＴＤＭ入力回路３１は、入力したＴＤＭ信号（ＴＤＭＯ（Ｍ）と表している）からオーディオデータ及び制御データ（図４の各データ区間のオーディオデータＡ１〜Ａ４，制御データＣ１〜Ｃ４及び補助制御データＡＵＸ）を抜き出す。
【００６１】
ＴＤＭ入力回路３１からは、抜き出したオーディオデータのうち、ＴＤＭ信号に多重化されている２系統のＡＥＳ信号のうちの一方の系統のＡＥＳ信号に対応するオーディオデータＳ２１が、一方の組のミュート処理回路３３に供給される。
【００６２】
また、ＴＤＭ入力回路３１からは、抜き出した制御データのうち、上記一方の系統のＡＥＳ信号に対応するオーディオチャンネルステータスビットＣの情報Ｓ２３が、上記一方の組のＣＳ生成回路３２に供給される。
【００６３】
また、ＴＤＭ入力回路３１からは、上記一方の系統のＡＥＳ信号に対応する制御データが、上記一方の組のＣＳ生成回路３２，ミュート処理回路３３，ＡＥＳ出力回路３４にそれぞれ供給される（図ではこれらの制御データを制御データＳ１３として一括して示している）。このうち、ＣＳ生成回路３２に供給される制御データはＦｓ，Ｎｏｎ−Ａｕｄｉｏ及びＥＭＰであり、ミュート処理回路３３に供給される制御データはＭｕｔｅであり、ＡＥＳ出力回路３４に供給される制御データはＦｓ，Ｎｏｎ−Ａｕｄｉｏ及びＣＳ  Ｇｅｎである。
【００６４】
ＴＤＭ入力回路３１からは、抜き出したオーディオデータ及び制御データのうちの残りの一方の系統のＡＥＳ信号に対応するオーディオデータ及び制御データも、全く同様にして残りの一方の組のＣＳ生成回路３２，ミュート処理回路３３及びＡＥＳ出力回路３４に供給される。
【００６５】
ＣＳ生成回路３２は、供給されたＦｓ，Ｎｏｎ−Ａｕｄｉｏ及びＥＭＰを用いて、オーディオチャンネルステータスビットＣの情報Ｓ２３を生成し直す。ＣＳ生成回路３２からは、この生成し直したオーディオチャンネルステータスビットＣの情報Ｓ２４が、ＡＥＳ出力回路３４に供給される。
【００６６】
ミュート処理回路３３は、オーディオデータにミュート処理を施す回路である。ミュート処理回路３３は、ＴＤＭ入力回路３１からＭｕｔｅが供給された場合にのみ、ＴＤＭ入力回路３１からオーディオデータＳ２１をミュート処理して出力し、Ｍｕｔｅが供給されない場合には、このオーディオデータＳ２１をそのまま出力する。ミュート処理回路３３から出力されたオーディオデータＳ２２は、ＡＥＳ出力回路３４に供給される。
【００６７】
ＡＥＳ出力回路３４は、供給されたオーディオデータを、ＴＤＭ入力回路３１からのＦｓが示すサンプリング周波数の１系統のＡＥＳ信号（図２参照）に変換するとともに、ＴＤＭ入力回路３１からＣＳ  Ｇｅｎが供給された場合に、そのＡＥＳ信号のオーディオチャンネルステータスビットＣの情報をＣＳ生成回路３２からの情報Ｓ２４で置き換える回路である。
【００６８】
但し、各組のＡＥＳ出力回路３４には、そのＡＥＳ出力回路３４から出力を許可されるデジタルオーディオ信号の属性として、そのＡＥＳ出力回路３４からのデジタルオーディオ信号の出力先の機器（例えば機器編集端末や番組送出装置等）が処理可能なデジタルオーディオ信号を示す設定情報（例えば、サンプリング周波数４８ｋＨｚのデジタルオーディオ信号のみを処理可能であり、サンプリング周波数９６ｋＨｚや１９２ｋＨｚのデジタルオーディオ信号は処理不可能であるという設定情報や、ＰＣＭオーディオデータのみを処理可能であるという設定情報や、逆に圧縮オーディオデータのみを処理可能であるという設定情報等）が、予め記憶されている。この設定情報は、例えば、オーディオスイッチャの使用開始前に、ユーザーの設定操作によって図１の制御回路５から各出力処理回路４内のＡＥＳ出力回路３４に供給される。
【００６９】
各ＡＥＳ出力回路３４は、それぞれＴＤＭ入力回路３１からのＦｓ及びＮｏｎ−Ａｕｄｉｏとこの設定情報とを比較することにより、供給されたオーディオデータが、出力を許可されるものであるか否かを判断する。そして、出力を許可される（出力先の機器で処理可能である）場合には、前述のようなＡＥＳ信号への変換及びオーディオチャンネルステータスビットＣの情報の置換を行い、出力処理回路４からＡＥＳ信号（ＡＥＳＯ（Ｎ），ＡＥＳＯ（Ｎ＋１）と表している）を出力する。他方、出力を許可されない（出力先の機器が処理不可能なものである）場合には、ＡＥＳ信号への変換を行わず、ＡＥＳ信号を出力しない。
【００７０】
図１に示すように、各出力処理回路４から出力されたＡＥＳ信号 （出力処理回路４−１からの２系統のＡＥＳ信号をＡＥＳＯ１及びＡＥＳＯ２、出力処理回路４−２からの２系統のＡＥＳ信号をＡＥＳＯ３及びＡＥＳＯ４、…出力処理回路４−１２８からの２系統のＡＥＳ信号をＡＥＳＯ２５５及びＡＥＳＯ２５６と表している）、外部の機器（図示は省略するが、例えば編集端末や番組送出装置等）に供給される。
【００７１】
以上に説明したように、このオーディオスイッチャでは、入力処理回路１（さらにはオーディオプロセス回路３）が、入力するデジタルオーディオ信号自体に、そのデジタルオーディオ信号を処理する際に用いる制御データとして、自ら生成したＦｓ（サンプリング周波数の測定結果），Ｍｕｔｅ（ミュートの指示），ＣＳ  Ｇｅｎ（チャンネルステータス生成リクエスト），Ｉｎｔｅｒｐ（オーディオ補間処理リクエスト）や、ＡＥＳ信号のから抽出したオーディオチャンネルステータスビットＣの情報（Ｎｏｎ−Ａｕｄｉｏ，ＥＭＰ等）を付加する。
【００７２】
したがって、そのデジタルオーディオ信号の出力先がどのように切換えられても（マトリックススイッチ回路２での入力処理回路１と出力処理回路４との接続関係がどのように切換えられても）、常に、そのデジタルオーディオ信号が供給される出力処理回路４（さらにはオーディオプロセス回路３内でそのデジタルオーディオ信号を処理する回路）に、そのデジタルオーディオ信号を処理する際に用いる制御データが一緒に供給される。そして、出力処理回路４（さらにはオーディオプロセス回路３）が、この制御データに基づいて、供給されたデジタルオーディオ信号を処理する。
【００７３】
その結果、制御回路５は、こうした制御データを出力処理回路４（さらにはオーディオプロセス回路３）に供給したり、デジタルオーディオ信号の出力先が切換わる毎に各出力処理回路４（さらにはオーディオプロセス回路３内の各回路グループ）に供給する制御データを変更する必要がなくなるので、制御回路５の処理の負担が軽減される。
【００７４】
これにより、４８ｋＨｚ，９６ｋＨｚ，１９２ｋＨｚというようにサンプリング周波数の異なる入力デジタルオーディオ信号や、ＰＣＭオーディオデータ，ドルビーＥというように圧縮の有無の異なる入力デジタルオーディオ信号を、ユーザーの操作に応じて、迅速に様々な機器に供給することができる。
【００７５】
さらに、このオーディオスイッチャでは、前述のように、出力処理回路４内のＡＥＳ出力回路３４からは、出力先の機器が処理可能な種類のデジタルオーディオ信号だけが出力される。したがって、ユーザーが、誤ってデジタルオーディオ信号の出力先としてそのデジタルオーディオ信号を処理不可能な機器を選択する操作を行った場合（例えば、サンプリング周波数１９２ｋＨｚのデジタルオーディオ信号の出力先としてサンプリング周波数４８ｋＨｚのデジタルオーディオ信号のみを処理可能な機器を選択した場合）にも、そうした処理不可能な機器にデジタルオーディオ信号が供給される事態を防止することができる。
【００７６】
さらに、このオーディオスイッチャでは、入力処理回路１からオーディオプロセス回路３へ、オーディオプロセス回路３から出力処理回路４へというように、オーディオスイッチャ内の上流側の回路から下流側の回路に制御データが受け渡されていく。
【００７７】
したがって、オーディオスイッチャ内において、同一種類の処理を行う回路ブロックを入力処理回路１やオーディオプロセス回路３や出力処理回路４に個別に設ける必要がなくなり、その回路ブロックを最下流の出力処理回路４にのみ設けて、出力処理回路４で一括してその処理を行うことができるようになる。これにより、オーディオスイッチャの回路構成の簡素化や回路規模の小型化を実現することができる。
【００７８】
図８（ａ），（ｂ）は、こうした一括処理の例を示す図である。図８（ａ）は、入力処理回路１でのオーディオデータの復調結果またはパリティチェックの結果が異常であった場合や、オーディオプロセス回路３でＴＤＭ信号からのオーディオデータ及び制御データを正常に抜き出さなかった場合に、入力処理回路２やオーディオプロセス回路３によって付加されたで制御データＭｕｔｅにより、出力処理回路４内のミュート処理回路３３がミュート処理を行う例を示している。このように、ミュート処理回路を出力処理回路４にのみ設けて、出力処理回路４で一括してミュート処理を行うことができる。
【００７９】
図８（ｂ）は、入力処理回路１内のＳＲＣ回路１２でサンプリング周波数を変換したり、オーディオプロセス回路３内のＤＳＰ２２でエンファシス処理を施した場合に、入力処理回路２やオーディオプロセス回路３によって付加されたで制御データＣＳ  Ｇｅｎ（チャンネルステータス生成リクエスト）により、ＡＥＳ信号のオーディオチャンネルステータスビットＣが、ＣＳ生成回路３２によって生成された情報に置き換えられる例を示している。このように、ＣＳ生成回路を出力処理回路４にのみ設け、オーディオチャンネルステータスビットＣを生成し直すべき処理を行った際（元のＡＥＳ信号のオーディオチャンネルステータスビットＤと実際のオーディオデータとが一致しなくなった際）に、出力処理回路４で一括してオーディオチャンネルステータスビットを生成し直すことができる。
【００８０】
さらに、このオーディオスイッチャでは、図４に示したように、ＴＤＭ信号にスイッチング区間を設け、マトリックススイッチ回路２がこのスイッチング区間で切換えを行うようにしたので、データ（オーディオデータ及び制御データ）を途中で欠落させることなく切換えを行うことができる。これにより、４８ｋＨｚ，９６ｋＨｚ，１９２ｋＨｚという異なるサンプリング周波数のＡＥＳ信号同士の間での切換えを、シームレスに行うことができる。
【００８１】
なお、以外の例では、４８ｋＨｚ，９６ｋＨｚ，１９２ｋＨｚという３種類のサンプリング周波数のデジタルオーディオ信号が入力されるオーディオスイッチャについて説明したが、これ以外の複数種類のサンプリング周波数のデジタルオーディオ信号が入力されるオーディオスイッチャにも、以上に説明したのと同様にして本発明を適用することができる。
【００８２】
また、以上の例ではオーディオスイッチャについて説明したが、発明は、複数チャンネルの入力信号を切換えて出力するあらゆる切換え装置に適用することができる。
【図面の簡単な説明】
【００８３】
【図１】本発明を適用したオーディオスイッチャの全体構成例を示す図である。
【図２】ＡＥＳ／ＥＢＵフォーマットのデジタルオーディオ信号を示す図である。
【図３】入力処理回路の構成を示す図である。
【図４】入力処理回路から出力されるＴＤＭ信号を示す図である。
【図５】マトリックススイッチ回路の構成を示す図である。
【図６】オーディオプロセス回路の構成を示す図である。
【図７】出力処理回路の構成を示す図である。
【図８】図１のオーディオスイッチャにおける一括処理を示す図である。
【符号の説明】
【００８４】
１，１−１〜１−１２８  入力処理回路、  ２  マトリックススイッチ回路、  ３  オーディオプロセス回路、  ４，４−１〜４−１２８  出力処理回路、  ５  制御回路、  １１  ＡＥＳ入力処理回路、  １２  ＳＲＣ（サンプルレートコンバータ）、  １３  ＦＩＦＯメモリ、  １４  セレクタ、  １５  ＴＤＭ変換回路、  ２１  ＴＤＭ入力回路、  ２２  ＤＳＰ、  ２３  セレクタ、  ２４  ＴＤＭ出力回路、  ３１  ＴＤＭ入力回路、  ３２  ＣＳ（チャンネルステータス）生成回路、  ３３  ミュート処理回路、  ３４  ＡＥＳ出力回路
【図１】
2007158378.tif 000003
【図２】
2007158378.tif 000004
【図３】
2007158378.tif 000005
【図４】
2007158378.tif 000006
【図５】
2007158378.tif 000007
【図６】
2007158378.tif 000008
【図７】
2007158378.tif 000009
【図８】
2007158378.tif 000010