(57)【要約】【課題】  利得可変範囲を広くし、大きなダイナミックレンジを実現しながら、歪を抑えることができる信号増幅装置を提供する。【解決手段】  第一演算増幅器１１と第二演算増幅器１２とで、利得が離散値をとって段階的に変化する離散可変利得増幅部が構成され、この離散可変利得増幅部に直列に、利得が連続的に変化するリニア可変利得増幅部としての第三演算増幅器１３が接続される。コントロール信号出力手段としてのレベル検波器１５は、第三演算増幅器１３からの出力信号のレベルを検出し、比較レベルとしての基準電圧Ｖrefとの差分に応じたコントロール信号を出力して、リニア可変利得増幅部の利得を制御する。利得切換制御手段としてのコントロール信号電圧判別器１６及びアップダウンカウンタ１７は、離散可変利得増幅部の可変利得範囲に応じて設定されるコントロール信号の設定範囲に対して、コントロール信号が該設定範囲から外れるとき上記離散可変利得増幅部の利得を切換制御する。【選択図】  図１
2007243606.tif 000002
【特許請求の範囲】
【請求項１】
利得が離散値をとって段階的に変化する離散可変利得増幅部と、
上記離散可変利得増幅部に直列に接続され利得が連続的に変化するリニア可変利得増幅部と、
上記離散可変利得増幅部とリニア可変利得増幅部との直列接続回路からの出力信号のレベルを検出し、比較レベルとしての基準電圧との差分に応じたコントロール信号を出力して上記リニア可変利得増幅部の利得を制御するコントロール信号出力手段と、
上記離散可変利得増幅部の可変利得範囲に応じて設定される上記コントロール信号の設定範囲に対して、上記コントロール信号が該設定範囲から外れるとき上記離散可変増幅部の利得を切換制御する利得切換制御手段とを有することを特徴とする信号増幅装置。
【請求項２】
上記離散可変利得増幅部は、
入力信号電圧を電流に変換する第一演算増幅器と、
第一演算増幅器からの電流を電圧に変換し、抵抗値が段階的に変化する負荷抵抗部を有する第二演算増幅器と
を備えることを特徴とする請求項１記載の信号増幅装置。
【請求項３】
上記直列接続回路は、入力側に上記離散可変利得増幅部が、出力側に上記リニア可変利得増幅部がそれぞれ配置されて構成されることを特徴とする請求項１記載の信号増幅装置。
【請求項４】
上記直列接続回路は、入力側に上記リニア可変利得増幅部が、出力側に上記離散可変利得増幅部がそれぞれ配置されて構成されることを特徴とする請求項１記載の信号増幅装置。
【請求項５】
上記コントロール信号出力手段は、上記直列接続回路の出力信号の波高値が上記基準電圧より高いとき上記リニア可変利得増幅部の利得を下げる方向に、また上記直列接続回路の出力信号の波高値が上記基準電圧より低いとき上記リニア可変利得増幅部の利得を上げる方向に制御するコントロール信号を出力し、
上記利得切換制御手段は、上記コントロール信号が第１の閾値Ｖth-hより大きいとき上記離散可変利得増幅部の利得を１段階上げるように切換制御し、上記コントロール信号が第２の閾値Ｖth-lより小さいとき上記離散可変利得増幅部の利得を１段階下げるように切換制御し、上記コントロール信号が上記第１、第２の各閾値Ｖth-h〜Ｖth-lの間にあるとき上記離散可変利得増幅部の利得切換を停止することを特徴とする請求項１記載の信号増幅装置。
【請求項６】
上記離散可変利得増幅部の利得の１段階分の変化量Ｇdを、上記リニア可変利得増幅部の利得の変化幅２・ΔＧa以上とする（Ｇd≦２・ΔＧa）ことを特徴とする請求項５記載の信号増幅装置。
【請求項７】
上記コントロール信号の変化の時定数Ｔ１に対して、上記利得切換制御手段の切換制御の時定数Ｔ２を十分大きく（Ｔ１＜＜Ｔ２）設定することを特徴とする請求項１記載の信号増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、利得可変幅が広い自動利得制御増幅器に用いられる信号増幅装置に関するものである。
【背景技術】
【０００２】
入力信号レベルの変化に対して出力信号レベルを一定に保つような自動利得制御増幅器は、種々の用途に用いられているが、このような自動利得制御増幅器の回路をＩＣ（集積回路）内において構成する場合、可変利得増幅回路の構成方法としては、主として次の２通りの方法が考えられている。
【０００３】
すなわち、第１の方法は、入力信号を信号電流に変換し、その信号電流を増減させる方法であり、第２の方法は、出力信号の増幅度を決定する負荷抵抗を可変して出力レベルを変える方法である。上記第１の方法は、アナログ回路に多く応用されており、上記第２の方法の場合は、利得が段階的に可変されるので、ＭＯＳトランジスタを用いた回路に使用されることが多い。
【０００４】
上記第１の方法は、バイポーラ接合トランジスタ（ＢＪＴ）で比較的簡単に構成できるものであり、基本構成の一例を図８に示す。この図８において、ＮＰＮ型のトランジスタ１０１、１０２の各エミッタが共通接続されて電流源１０３に接続されており、トランジスタ１０１、１０２の各ベース間に制御信号電圧Ｖｃが印加されている。トランジスタ１０１、１０２の各コレクタに供給される電流をそれぞれＩ１、Ｉ２とし、電流源１０３を流れる電流を２・Ｉ０とするとき、各電流Ｉ１、Ｉ２、Ｉ０及び制御信号電圧Ｖｃの間には、次のような関係が成立している。
【０００５】
【数１】
2007243606.tif 000003
【０００６】
この式から明らかなように、各電流Ｉ１、Ｉ２は、制御信号電圧Ｖｃにより電流値が大きく変化することになる。
【０００７】
次に、上記第２の方法は、通常ＭＯＳトランジスタをスイッチ素子として用いるものであり、増幅器の入力側の電圧−電流変換部あるいは増幅器の出力側の電流−電圧変換部に使用される負荷抵抗を段階的に可変するものであって、利得はリニア（アナログ的）に変化するものでなく離散的（ディジタル的、段階的）に変化することになる。
【０００８】
図９は、この第２の方法による可変利得増幅回路の一例を説明するためのものである。図９の（Ａ）は、可変利得増幅回路の基本構成の一例を示す回路図であり、入力信号電圧Ｖinが供給される入力端子１１１は、入力側の電圧−電流変換部となる抵抗１１２を介して演算増幅器１１３の非反転入力端子（−端子）に接続され、演算増幅器１１３の非反転入力端子（＋端子）は基準電位、例えば接地電位に接続され、反転入力端子（−端子）と演算増幅器１１３の出力端子１１４との間には、出力側の電流−電圧変換部となる負荷抵抗回路１２０が接続されている。この負荷抵抗回路１２０は、その値（負荷抵抗値Ｒｄ）が段階的（離散的、ディジタル的）に変化するものであり、抵抗１２１ａ及びスイッチ１２２ａの直列接続回路と、抵抗１２１ｂ及びスイッチ１２２ｂの直列接続回路と、・・・、抵抗１２１ｎ及びスイッチ１２２ｎの直列接続回路とが、それぞれ並列接続されて構成されている。負荷抵抗回路１２０の各スイッチ１２２ａ、１２２ｂ、・・・、１２２ｎは、端子１２３からの切換制御信号（Control-Bit）により切換制御され、負荷抵抗回路１２０の抵抗値が段階的に変化することにより、図９の（Ｂ）に示すように、利得が段階的（離散的、ディジタル的）に変化する。
【０００９】
上記第１の方法の従来例を特許文献１に、また上記第２の方法の従来例を特許文献２にそれぞれ示す。
【００１０】
【特許文献１】特開平９−２４６８９７号公報
【特許文献２】特開２００３−２７３６７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、上記第１の方法の場合には、入力信号を信号電流に変換し、それ自体を絞る動作が初段で行われることが多いため、利得を絞る領域で信号のＳＮ比の悪化が著しい。また、利得を可変する際に使用するトランジスタの動作状態が、利得を絞る時と増幅するときとで大きく異なるため、大きな（広範囲の）利得可変幅を得ようとする場合、歪みが生ずる。
【００１２】
また、上記第２の方法の場合には、自動利得制御が段階的に行われる可変される最小の幅（ステップ）の利得変動範囲で利得振動してしまうことになる。また、利得変化をなるべくスムーズに（連続的に）行わせるためには非常に多くの段階数を要することになる。すなわち、上記第２の方法では、利得が離散的に変化するため利得可変の連続性が失われ、これを回避するためには切換段数を無限に大きくしなければならない。
【００１３】
本発明は、上述したような実情に鑑みてなされたものであって、利得可変範囲を広くとりながら、連続的な利得変化が得られるような信号増幅装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
上述の課題を解決するために、本発明は、利得が離散値をとって段階的に変化する離散可変利得増幅部と、上記離散可変利得増幅部に直列に接続され利得が連続的に変化するリニア可変利得増幅部と、上記離散可変利得増幅部とリニア可変利得増幅部との直列接続回路からの出力信号のレベルを検出し、比較レベルとしての基準電圧との差分に応じたコントロール信号を出力して上記リニア可変利得増幅部の利得を制御するコントロール信号出力手段と、上記離散可変利得増幅部の可変利得範囲に応じて設定される上記コントロール信号の設定範囲に対して、上記コントロール信号が該設定範囲から外れるとき上記離散可変増幅部の利得を切換制御する利得切換制御手段とを有することを特徴とする。
【００１５】
ここで、上記離散可変利得増幅部は、入力信号電圧を電流に変換する第一演算増幅器と、第一演算増幅器からの電流を電圧に変換し、抵抗値が段階的に変化する負荷抵抗部を有する第二演算増幅器とを備えることが好ましい。また、上記コントロール信号出力手段は、上記直列接続回路の出力信号の波高値が上記基準電圧より高いとき上記リニア可変利得増幅部の利得を下げる方向に、また上記直列接続回路の出力信号の波高値が上記基準電圧より低いとき上記リニア可変利得増幅部の利得を上げる方向に制御するコントロール信号を出力し、上記利得切換制御手段は、上記コントロール信号が第１の閾値Ｖth-hより大きいとき上記離散可変利得増幅部の利得を１段階上げるように切換制御し、上記コントロール信号が第２の閾値Ｖth-lより小さいとき上記離散可変利得増幅部の利得を１段階下げるように切換制御し、上記コントロール信号が上記第１、第２の各閾値Ｖth-h〜Ｖth-lの間にあるとき上記離散可変利得増幅部の利得切換を停止することが好ましい。
【発明の効果】
【００１６】
本発明によれば、リニアに利得を可変するリニア可変利得増幅部と、段階的に利得を可変する離散可変利得増幅部とを融合することで、可変利得と特性に広いダイナミックレンジを与えながら、動作素子の著しいバイアス状態の変化を避けることが可能となり、歪みを極力抑えることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
【００１８】
〔第１の実施の形態〕
図１は、本発明の第１の実施の形態となる信号増幅装置の構成例を示す回路図である。この図１において、入力端子１からの入力信号（Ｖin）は、電圧-電流変換能力がｇm［Ａ／Ｖ］の第一演算増幅器１１を介し、第二演算増幅器１２の反転入力端子（−端子）に送られる。この第二演算増幅器１２の非反転入力端子（＋端子）は基準電位、例えば接地電位に接続され、反転入力端子（−端子）と第二演算増幅器１２の出力端子との間には、電流−電圧変換部に当る負荷抵抗回路２０が接続されている。この負荷抵抗回路２０は、その値（負荷抵抗値Ｒｄ）が段階的（離散的、ディジタル的）に変化するものであり、抵抗２１ａ及びスイッチ２２ａの直列接続回路と、抵抗２１ｂ及びスイッチ２２ｂの直列接続回路と、・・・、抵抗２１ｎ及びスイッチ２２ｎの直列接続回路とが、それぞれ並列接続されて構成されている。第二演算増幅器１２からの出力信号は、リニアに利得が制御可能な第三演算増幅器１３に送られ、この第三演算増幅器１３から、出力端子２を介して出力信号（Ｖout）が取り出される。
【００１９】
出力端子２の出力信号（Ｖout）は、レベル検波器１５に送られることにより出力レベル（出力信号の波高値）に応じたコントロール信号が取り出され、第三演算増幅器１３の利得制御端子に送られると共に、コントロール信号電圧判別器１６に送られる。コントロール信号電圧判別器１６からは、アップダウンカウンタ１７をアップカウント（up）、ダウンカウント（down）させる信号、及びカウント動作を停止させるストップ（stop）信号が出力され、アップダウンカウンタ１７に送られ、このアップダウンカウンタ１７からの出力が第二演算増幅器１２の負荷抵抗回路２０に送られる。この負荷抵抗回路２０の負荷抵抗値Ｒｄは、アップダウンカウンタ１７からの出力により段階的に値が切換制御され、この負荷抵抗値Ｒｄに変化に応じて、第二演算増幅器１２の利得も段階的（離散的、ディジタル的）に切換制御される。第三演算増幅器１３は、リニアに（アナログ的に）利得が可変制御されるものであり、その可変幅が±ΔＧa（ｄＢ）で、固定の増幅度がＧa（ｄＢ）であるとするとき、トータルの利得は｛Ｇa±ΔＧa｝（ｄＢ）となる。
【００２０】
ここで、図１の信号増幅装置において、第一演算増幅器１１と第二演算増幅器１２とで、利得が離散値をとって段階的に変化する離散可変利得増幅部が構成され、この離散可変利得増幅部に直列に、利得が連続的に変化するリニア可変利得増幅部としての第三演算増幅器１３が接続され、第三演算増幅器１３からの出力信号のレベルを検出して比較レベルとしての基準電圧Ｖrefとの差分に応じたコントロール信号を出力して上記リニア可変利得増幅部の利得を制御するコントロール信号出力手段としてのレベル検波器１５が設けられ、離散可変利得増幅部の可変利得範囲に応じて設定されるコントロール信号の設定範囲に対して、コントロール信号が該設定範囲から外れるとき上記離散可変利得増幅部の利得を切換制御する利得切換制御手段として、コントロール信号電圧判別器１６及びアップダウンカウンタ１７が設けられている。コントロール信号出力手段であるレベル検波器１５は、第三演算増幅器１３からの出力信号の波高値が基準電圧Ｖrefより高いとき上記リニア可変利得増幅部としての第三演算増幅器１３の利得を下げる方向に、また第三演算増幅器１３からの出力信号の波高値が基準電圧Ｖrefより低いとき第三演算増幅器１３の利得を上げる方向に制御するコントロール信号を出力する。
【００２１】
この図１に示すような信号増幅回路において、入力（入力信号電圧）Ｖinに対する出力（出力信号電圧）Ｖoutは、次の式で表現される。
【００２２】
【数２】
2007243606.tif 000004
【００２３】
上記数２の式で表現された出力Ｖoutは、そのままレベル検波器１５に送られて、その振幅（波高値）が調べられる。すなわち、このレベル検波器１５は、出力信号の波高値を検出するものであり、同時にその波高値をＤＣ電位として得ている。同時にレベル検波器１５には、出力信号の波高値と比較される基準電位（目標電圧、比較電圧）Ｖrefが端子５を介して供給されており、この基準電位Ｖrefに対して、出力信号の波高値（ＤＣ電位）の高低を判別し、その差分に応じたコントロール信号を出力する。ここで、レベル検波器１５からのコントロール信号に対する第三演算増幅器１３の利得変動及びコントロール信号電圧判別器１６の判別出力を図２の（Ａ）及び（Ｂ）にそれぞれに示し、出力信号の波高値に対してレベル検波器１５が出力するコントロール信号を図３に示す。レベル検波器１５には時定数回路１９が接続されており、出力信号の波高値の変化に対して時定数Ｔ１をもってコントロール信号が変化する。レベル検波器１５からのコントロール信号は、第三の演算増幅器１３及びコントロール信号電圧判別器１６に送られる。第三演算増幅器１３は、このコントロール信号に応じて、上述したようにリニアに（アナログ的に）利得が可変制御される。
【００２４】
コントロール信号電圧判別器１６は、図２の（Ｂ）に示すように、レベル検波器１５からのコントロール信号の電圧を、第１、第２の閾値Ｖth-h、Ｖth-l（ただしＶth-h＞Ｖth-l）で識別（判別、弁別）し、アップダウンカウンタ１７をアップ／ダウンカウントさせるup／down信号、及びカウント動作を停止（ストップ）状態にするstop信号に変換して出力する。具体的には、コントロール信号の電圧が第１の閾値Ｖth-hより高くなるときup信号を、第１、第２の各閾値Ｖth-h〜Ｖth-lの間にあるときstop信号を、第２の閾値Ｖth-lより低くなるときdown信号をそれぞれ出力する。このコントロール信号電圧判別器１６からの出力信号により、アップダウンカウンタ１７のカウント動作が制御され、アップダウンカウンタ１７からの出力により第二演算増幅器１２の利得が段階的に切換制御される。
【００２５】
すなわち、コントロール信号電圧判別器１６からは、レベル検波器１５から閾値Ｖth-hを超えて高いコントロール信号が供給されると、第二演算増幅器１２の利得を１段階（１Step）上げるようにup信号が出力され、また、レベル検波器１５から閾値Ｖth-lより低いコントロール信号が供給されると、第二演算増幅器１２の利得を１段階（１Step）下げるようにDown信号が出力される。さらに、コントロール信号が閾値Ｖth-hとＶth-lとの間にある場合は不感帯となり、up／down信号のいずれも出力されず、同時にカウンタを停止するstop信号が出力されるようになっている。
【００２６】
ここで、アップダウンカウンタ１７には、そのカウント動作の速度を決めるクロック信号ＣＬＫがクロック入力端子７を介して供給されている。このクロック信号ＣＬＫの周期Ｔ２は、上記レベル検波器１５からコントロール信号を出力するときの時定数Ｔ１に比較して十分大きく（Ｔ１＜＜Ｔ２）設定されている。
【００２７】
次に、図４を参照しながら、第二演算増幅器１２がある固定された利得内でコントロール制御される場合の利得制御動作を説明する。この図４は、第二演算増幅器１２がある固定された利得の段階（Step）にある状態を示しており、利得制御動作が完了して定常状態になるポイントがＣ点であるとする。この時、たまたまコントロール信号がＡ点にあったとすると、これは目的よりも増幅器全体が大きな利得になっていることを示す。この状態では、出力レベル（出力信号の波高値）が上記基準電圧Ｖrefより高くなっていることになるから、上記図３より、レベル検波器１５は上記コントロール信号の電圧を、上記時定数Ｔ１をもって、低い値に変更しようとする。従って、図４のＡ点にあった電圧は下がり始め、Ｃ点の方向に向かう。このときの速度は、上記時定数回路１９の時定数で決まるものである。Ｃ点に向かったコントロール電圧は、Ｃ点を過ぎてＢ点まで行ってしまったとすると、これは目的よりも増幅器全体が小さな利得になっていることになる。この状態は、出力信号の波高値が上記基準電圧Ｖrefより低くなっていることに相当する。従って、レベル検波器１５は、そのコントロール電圧を、図３に示すように高い値に変更しようとする。従って、図４のＢ点にあった電圧は上がり始め、Ｃ点の方向に向かう。以上の動作を繰り返し、最終的にコントロール信号電圧はＶrefに波高値が落ち着くまで続けられ、動作は安定し、最終的にコントロール電圧はＣ点に落ち着くのである。この時の、第三演算増幅器１３の利得可変動作がゆっくり変わるようにするための時定数Ｔ１は、図１の時定数回路１９によって決定される。この時定数回路１９は、殆どの場合、コンデンサを用いる積分器型のＬＰＦ（ローパスフィルタ）であり、その値は実際の使い込みで決めることが多い。なぜならば、この時定数の設定で利得制御の応答速度が決まるからである。
【００２８】
次に、図５を参照しながら、第二演算増幅器１２がその段階的な利得を切り換えるように変化しながら利得制御を行う場合の動作を説明する。
【００２９】
上記数２の式に示すように、第三演算増幅器１３は、｛Ｇa±ΔＧa｝ｄＢの範囲で利得が変化するものである。今、初期状態でコントロール信号電圧がＰ点にあり、最終的な定常状態はＫ点とする。ここで、第二演算増幅器１２の離散的に切り換えられる利得の段階（Step）の番号として、上記初期状態をｊ、すなわち第二演算増幅器１２の利得が第ｊ段階（Stepｊ）にあるものとする。これは、図５のＰ点のときの第二演算増幅器１２の利得が第ｊ段階（Stepｊ）にあることになり、Ｋ点は第二演算増幅器１２の利得が第ｊ−１段階（Stepｊ−１）にある状態に相当する。
【００３０】
先ず、コントロール信号電圧がＰ点にあるということは、出力信号の波高値が上記基準電圧Ｖrefより高いことになる。従って、レベル検波器１５は、第三演算増幅器１３の利得を最も小さな状態である｛Ｇa−ΔＧa｝ｄＢにまで絞り込もうとし、上記時定数Ｔ１で演算増幅器の利得を極力絞るようにコントロール信号を出力し続ける。また同時に、コントロール信号電圧が閾値Ｖth-hを超えているため、コントロール信号電圧判別器１６から、第二演算増幅器１２をさらに高い利得の段階へ切換制御するup信号が出力され、アップダウンカウンタ１７に供給される。
【００３１】
これに対してアップダウンカウンタ１７は、クロック入力端子７を介して供給されるクロック信号ＣＬＫの周期Ｔ２でカウント動作し、上記up信号は、次のクロック信号ＣＬＫが入力されるタイミングまで無視される。この周期Ｔ２は、上記レベル検波器１５からのコントロール信号の時定数Ｔ１より十分に大きい（Ｔ１＜＜Ｔ２）ことから、この時定数Ｔ１で利得が制御される第三演算増幅器１３は、上記図３のカーブに従いながら、その利得を最も小さな状態である｛Ｇa−ΔＧa｝ｄＢにまで絞り込もうとし、結果として図５のＰ点はＱ点まで移動する。
【００３２】
このＱ点まで移動した時、所望の最終ポイントであるＫ点に対してＱ点はまだ増幅器全体の利得が大きい状態にあるため、出力信号の波高値は基準電圧Ｖrefより大きいことになる。従って、第三の演算増幅器１３はさらに利得を絞る方向にそのコントロール信号を出し続ける。しかしながら、アップダウンカウンタ１７からの出力によって第二演算増幅器１２がその段階（Step）を変えない限り利得は低くならないので、結果としてコントロール信号はＱ点に留まることになる。同時に、図２の（Ｂ）に示すように、コントロール信号判別器１６はdown信号を出し続ける。その時間が長くなり上記周期Ｔ２を超えると、アップダウンカウンタ１７の端子７にクロック信号ＣＬＫが入力される。このクロック信号ＣＬＫによりアップダウンカウンタ１７がカウント動作し、第二演算増幅器１２の利得の段階（この場合は上記第ｊ段階（Stepｊ））を１段階（１Step）下げるように切換制御する。この切換動作は、負荷抵抗回路２０の単純なスイッチ２２ａ、２２ｂ、・・・、２２ｎのオン／オフのため瞬時の動作である。従って、コントロール電圧はその電位を保ったまま第二演算増幅器１２は第ｊ−１段階（Stepｊ−１）の利得の状態（図５のＲ点）に遷移する。
【００３３】
第二演算増幅器１２の利得が第ｊ−１段階（Stepｊ−１）に遷移したポイントＲ点は、所望の最終ポイントであるＫ点に対して増幅器全体の利得が小さい状態にあるため、出力信号の波高値は上記基準電圧Ｖrefより低くなる。よって、コントロール信号はその利得を最も大きな状態である｛Ｇa＋ΔＧa｝ｄＢに向け上昇しようとする。この動作は上記時定数Ｔ１で行われる。つまり、次のクロック信号ＣＬＫが入力される前にコントロール信号は上昇し、先ず、上記閾値Ｖth-lを超える。この時点で図２の（Ｂ）における不感帯に入るため、アップダウンカウンタ１７は動作停止（ストップ）され、第二演算増幅器１２の利得切換はされない。時定数Ｔ１でコントロール信号はゆっくりと上昇し、Ｋ点を通過する。このＫ点を通過すると、出力信号の波高値が基準電圧Ｖrefを超えたことが認識され、第三演算増幅器１３の利得を絞る方向に動作する。Ｋ点を通過したコントロール信号は下がり始めＫ点に向かう。ここでＫ点を再び通過して増幅器全体の利得が所望の利得より低くなってしまうと、コントロール信号は利得を上げる方向に動く。以上の動作を繰り返しながら最終的にコントロール電圧はStepｊ−１のＫ点に落ち着くのである。以上のようにして、本発明の実施の形態の信号増幅装置は、あるレベルに出力レベルを制御することがリニアなリニア可変利得増幅部（第三演算増幅器１３）と、段階的（離散的）に利得が変化する離散可変利得増幅部（第一、第二演算増幅器１１、１２）との２種類の利得可変回路の融合を持って構成されるものである。このように、リニア可変利得増幅部と離散可変利得増幅部との融合された動作により自動利得制御回路は目的の利得を得ることができるものである。
【００３４】
上記図４、図５から分かるように、リニア利得可変幅は一定であり、同時にそれをコントロールする信号電圧の範囲も一定である。このことはリニア利得可変回路を構成する素子のバイアス状態が大きく変化することが無いことを意味し、歪みを抑えることができる点で非常に有効である。
【００３５】
上記図５は、段階的に利得の変化する離散可変利得増幅部（第一、第二演算増幅器１１、１２）の上記段階的な変化（Step変化）の間を、リニアな可変利得をもつリニア可変利得増幅部（第三演算増幅器１３）の利得制御曲線でスムーズに繋げたものである。ここで、図５と同様なコントロール曲線において、図６に示すように、第ｊ段階（Stepｊ）と第ｊ−１段階（Stepｊ−１）との間隔（Ｇd）が、上記リニアな可変利得範囲の２・ΔＧaより大きな場合を考える。
【００３６】
図６において、Ｋ点が目的とする最終コントロール電圧ポイントとした時に、最初のコントロール電圧ポイントがＰ点であったとする。Ｐ点では利得が大きすぎる。また、Ｐ点は上記閾値Ｖth-hを越えていないので、コントロール電圧は下げる方向に移動する。その電位は下がり続け、閾値Ｖth-lを超える（下回る）。このポイントをＱ点とする。Ｑ点はＶth-lを下回っているため、上記周期Ｔ２のクロック信号ＣＬＫ入力時にアップダウンカウンタ１７が作動し、利得を下げるように第二演算増幅器１２の負荷抵抗回路２０の抵抗値を１段階（１Step）切換制御する。従って、コントロール信号電圧は一気にＲ点に移動する。このＲ点の利得状態では、まだ目指すＫ点に対して十分利得が小さい。従って、離散可変利得増幅部（第一、第二演算増幅器１１、１２）は利得を上げる方向に動作し、Stepｊ−１の曲線上を左方向に上がって行く。上がり続けた結果コントロール信号はＳ点に達し上記閾値Vth-hを超える（上回る）。これにより、上記周期Ｔ２のクロック信号ＣＬＫ入力時にアップダウンカウンタ１７が作動し、利得を上げるように第二演算増幅器１２の負荷抵抗回路２０の抵抗値を１段階（１Step）切換制御して、利得を一つ上の第ｊ段階（Stepｊ）に遷移させ、Ｔ点に達する。Ｔ点の利得は求めているＫ点より高い利得であるため、Ｑ点方向にコントロール信号が移動しＱ点に達する。これ以降は先に述べたように同じルーチンを繰り返すようになり、いつまでも安定したポイントに達することができないことになる。この原因は最初に設定した条件がよくないためである。この点を考慮し、リニア可変利得増幅部と離散可変利得増幅部との融合による利得制御回路の条件は、
２・ΔＧa ≧ Ｇd
のように表現される。この式において、２・ΔＧaはリニア可変利得の幅であり、Ｇdは段階的に可変する利得の１段階（１Step）当りの変化量である。上式が満たされないと、先に説明したように利得制御ループが安定しない状態を引き起こすことになる。
【００３７】
また、本発明の実施の形態の信号増幅装置において、上記コントロール電圧が、上限、下限の２種類の閾値（Ｖth-h、Ｖth-l）の間にある場合に、上述したようにアップダウンカウンタ１７のカウンタ動作を停止する信号（stop信号）を出力し、アップダウンカウンタ１７を停止する機能を有している。すなわち、アップダウンカウンタ１７が動作しているときは、離散可変利得増幅部の第二演算増幅器１２が上記利得を段階的（離散的）に切り換える動作をしようとしているときであり、アップダウンカウンタ１７が停止しているときは、リニア可変利得増幅部（第三演算増幅器１３）のみが動作しているときである。この様に、カウンタを用いて離散可変利得増幅部、リニア可変利得増幅部の動作時間を制御することにより、無駄な消費電流を流さないことができると共に不要輻射を極力防ぐことができる。
【００３８】
さらに、本発明の実施の形態の信号増幅装置は、離散可変利得増幅部とリニア可変利得増幅部との二種類の増幅器を有する構成を有しているものであり、それぞれが所定の時定数（上記Ｔ２、Ｔ１）を持って動作するものである。すなわち、リニアな可変利得増幅部は時定数Ｔ１を有する第三演算増幅器１３であり、離散的に利得を可変する増幅部の主要部は、時定数Ｔ２を有する第二演算増幅器であって、Ｔ１＜＜Ｔ２の関係を有することが好ましい。
【００３９】
以上説明したような本発明の実施の形態によれば、リニア利得可変幅が狭い範囲で良いため、構成素子のバイアス状態が利得を上げるときと下げるときとであまり大きく変化しないため歪みや、ＮＦを良好に保ったまま利得制御が行える。また、段階的（離散的）な利得可変とリニアな利得可変の組み合わせのため、利得可変範囲を従来に比して広くとることが容易に実現ででる。また、ＭＯＳトランジスタのようなスイッチ動作に強く、リニア動作に弱い素子を利得制御回路に使用する場合に有利な回路を提供することができる。また、カウンタは必要に応じて動作を停止するため無駄な消費電力を避けることができる。また、段階的な利得可変とリニアな利得可変の組み合わせのため、従来のアナログ的な利得可変制御回路に比べて大きな利得可変幅を実現でき、特に、低消費で大きな可変幅を実現できる。さらに、段階的な利得可変とリニアな利得可変の組み合わせのため、段階的に変化する利得部分のステップ数、あるいはそれを制御するビット数が少なくてすむ。
【００４０】
〔第２の実施の形態〕
次に、本発明の第２の実施の形態について、図７を参照しながら説明する。この図７に示す信号増幅装置は、上記図１に示した第１の実施の形態の信号増幅装置に対して、離散可変利得増幅部（第一、第二演算増幅器１１、１２）とリニア可変利得増幅部（第三演算増幅器１３）との位置関係を逆にしたものである。
【００４１】
すなわち、図７において、入力端子１からの入力信号（Ｖin）は、上記リニア可変利得増幅部に相当する第三演算増幅器１３に送られ、この第三演算増幅器１３からの出力が、電圧-電流変換能力がｇm［Ａ／Ｖ］の第一演算増幅器１１を介し、第二演算増幅器１２の反転入力端子（−端子）に送られる。これらの第一、第二演算増幅器１１、１２が上記離散可変利得増幅部に相当するものであり、第二演算増幅器１２の非反転入力端子（＋端子）は基準電位、例えば接地電位に接続され、反転入力端子（−端子）と第二演算増幅器１２の出力端子との間には、電流−電圧変換部に当る負荷抵抗回路２０が接続されている。負荷抵抗回路２０は、その値（負荷抵抗値Ｒｄ）が段階的（離散的、ディジタル的）に変化するものであり、抵抗２１ａ及びスイッチ２２ａの直列接続回路と、抵抗２１ｂ及びスイッチ２２ｂの直列接続回路と、・・・、抵抗２１ｎ及びスイッチ２２ｎの直列接続回路とが、それぞれ並列接続されて構成されている。第二演算増幅器１２から、出力端子２を介して出力信号（Ｖout）が取り出される。
【００４２】
出力端子２の出力信号（Ｖout）は、レベル検波器１５に送られることにより出力レベル（出力信号の波高値）に応じたコントロール信号が取り出され、第三演算増幅器１３の利得制御端子に送られると共に、コントロール信号電圧判別器１６に送られる。コントロール信号電圧判別器１６からは、アップダウンカウンタ１７をアップカウント（up）、ダウンカウント（down）させる信号、及びカウント動作を停止させるストップ（stop）信号が出力され、アップダウンカウンタ１７に送られ、このアップダウンカウンタ１７からの出力が第二演算増幅器１２の負荷抵抗回路２０に切換制御信号として送られる。
【００４３】
また、レベル検波器１５には時定数回路１９が接続されており、出力信号の波高値の変化に対して時定数Ｔ１をもってコントロール信号が変化し、アップダウンカウンタ１７には、そのカウント動作の速度を決めるクロック信号ＣＬＫがクロック入力端子７を介して供給されている。
【００４４】
この図７に示すような本発明の第２の実施の形態の信号増幅装置の他の構成及び動作は、上記図１に示した本発明の第１の実施の形態の信号増幅装置と同様であるため、説明を省略する。すなわち、この第２の実施の形態の信号増幅装置においても、時定数Ｔ１、Ｔ２間の条件（Ｔ１＜＜Ｔ２）や、リニア可変利得の幅２・ΔＧaと離散可変利得の１段階（１Step）当たりの利得変化量との間の条件（２・ΔＧa ≧ Ｇd）等も、上記第１の実施の形態と同様である。また、この第２の実施の形態の信号増幅装置の総合利得（入力Ｖinに対する出力Ｖoutの比率）は上記数２の式に示される通りであり、逆に、上記数２の式を満たすような回路構成であれば、離散可変利得増幅部とリニア可変利得増幅部との配置関係は任意に変更可能である。この第２の実施の形態の信号増幅装置も、上記第１の実施の形態と同様な効果を奏することができることは勿論である。なお、このような信号増幅装置を構成する上で注意すべき点としては、それぞれの入力出力のダイナミック・レンジであり、また、リニア可変利得増幅部は、信号の増減をアナログ的に支配するものであるため、増幅装置の後段に置くほどＮＦの悪化は防げる点に注意すべきである。
【００４５】
なお、本発明は上述した実施の形態のみに限定されるものではなく、例えば、離散可変利得増幅部（第一、第二演算増幅器１１、１２）については、第二演算増幅器１２の電流−電圧変換部に使用される負荷抵抗部の抵抗値を段階的に切換制御しているが、入力電圧を電圧−電流変換する第一演算増幅器１１の抵抗値（電圧−電流変換能力ｇｍ）を段階的に切換制御するようにしたり、両者を切換制御するようにしてもよい。この他、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施の形態となる信号増幅装置の構成例を示す回路図である。
【図２】レベル検波器１５からのコントロール信号に対して、第三演算増幅器１３の利得変動（Ａ）、及びコントロール信号電圧判別器１６からの出力（Ｂ）を示す図である。
【図３】出力信号の波高値に対するコントロール信号を示す図である。
【図４】第二演算増幅器の利得が一定のときの動作を説明するための図である。
【図５】第二演算増幅器の利得が切り換えられるときの動作を説明するための図である。
【図６】第二演算増幅器の利得が切り換えられるときの他の例の動作を説明するための図である。
【図７】本発明の第２の実施の形態となる信号増幅装置の構成例を示す回路図である。
【図８】入力信号を信号電流に変換しその信号電流を増減させる可変利得増幅回路の例を示す回路図である。
【図９】出力信号の増幅度を決定する負荷抵抗を可変して出力レベルを変える可変利得増幅回路の例を示す回路図である。
【符号の説明】
【００４７】
１  入力端子、  ２  出力端子、  １１  第一演算増幅器、  １２  第二演算増幅器、  １３  第三演算増幅器、  １５  レベル検波器、  １６  １１  第一演算増幅器、  １７  アップダウンカウンタ、  １９  時定数回路、  ２０  負荷抵抗回路
【図１】
2007243606.tif 000005
【図２】
2007243606.tif 000006
【図３】
2007243606.tif 000007
【図４】
2007243606.tif 000008
【図５】
2007243606.tif 000009
【図６】
2007243606.tif 000010
【図７】
2007243606.tif 000011
【図８】
2007243606.tif 000012
【図９】
2007243606.tif 000013