(57)【要約】      （修正有）【課題】自立III-N層及びIII-N材料系の選択的に形成された後続層を備えるデバイスを効率的に提供または準備する。【解決手段】  III-N層上にマスクを形成する方法において、複数のファセットからなる表面を持つIII-N層が提供される。マスク材料は一または複数のファセット上に選択的に成長させるが、全てのファセット上に成長させるものではない。詳細には、マスク材料の成長は、III-N層のエピタキシャル成長期間、（ｉ）第一のファセット型または第一のファセット群上の少なくとも一の別のIII-N層の選択的成長と、（ｉｉ）第二のファセット型または第二のファセット群上のマスク材料の選択的成長とが同時に進行するような条件の下で行われる。【効果】厚い自立III-N層の製造が可能となる。さらに、独自の構造および層を有する半導体デバイスおよび部品が製造可能となる。【選択図】図１
2007243152.tif 000002
【特許請求の範囲】
【請求項１】
III-N層上（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）にマスク材料を形成する方法であって、
１つ以上のファセットを含む表面を有するIII-N層を用意し、
前記マスク材料を全てのファセット上ではなく一又は複数のファセット上に選択的に成長させることを特徴とする方法。
【請求項２】
前記マスク材料の成長は、III-N層の成長に使用されたものと同一の反応炉内で実施されることを特徴とする請求項１に記載の方法。
【請求項３】
前記マスク材料の選択的成長と同時に、別のIII-N層のエピタキシャル成長が、前記マスク材料の選択的成長がなされていない少なくとも１つまたは複数、あるいは全てのファセットに対してなされることを特徴とする請求項１に記載の方法。
【請求項４】
少なくとも一部分が覆われたIII-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）をエピタキシにより成長させる方法であって、
１つ以上のファセットを含む表面を有するIII-N層を用意し、
（ｉ）第一のファセット型または第一のファセット群上における少なくとも１つの別のIII-N層の選択的成長と、
（ｉｉ）第二のファセット型または第二のファセット群上におけるマスク材料の選択的成長とが、同時に進行するような成長条件の下で、
エピタキシャル成長を実行することを特徴とする方法。
【請求項５】
成長プロセスの少なくとも一過程において、少なくとも一のマスク材料源がエピタキシ反応炉に供給され、前記第一のファセット型またはファセット群上におけるIII-N材料系の成長速度が前記第二のファセット型またはファセット群上における成長速度よりも高くなるような成長条件下で、エピタキシャル成長が実行されることを特徴とする請求項４に記載の方法。
【請求項６】
少なくとも一部分が覆われたIII-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）をエピタキシにより成長させる方法であって、
成長プロセスの少なくとも一過程において、横方向成長の成長速度と縦方向成長の成長速度が異なる成長条件下で、エピタキシャル成長を実行し、
横方向成長速度と縦方向成長速度とが異なる間、少なくとも１つのマスク材料源をエピタキシ反応炉内へ供給することを特徴とする方法。
【請求項７】
前記マスク材料は窒化物化合物または酸化物化合物を含むことを特徴とする請求項１、４、または６に記載の方法。
【請求項８】
前記マスク材料はシリコン化合物を含むことを特徴とする請求項１、４または６に記載の方法。
【請求項９】
前記マスク材料は、アンモニアまたはアミン、および、シランまたはクロロシランを使用して成長させられる窒化ケイ素化合物を含むことを特徴とする請求項１、４または６に記載の方法。
【請求項１０】
前記マスク材料は、NH３または(CH3)2NNH2、SilH2l+2もしくはSilClmHn（ただし、ｌは１から８までの整数、ｍ、ｎはそれぞれ、０または（２ｌ＋２）の整数）を使用して成長させられる窒化ケイ素化合物を含むことを特徴とする請求項１、４または６に記載の方法。
【請求項１１】
成長させた前記マスク材料は、前工程において、第一マスク材料のパターンが、基板、テンプレートまたは基層の上に形成され、その後、前記パターンの非マスク部分から１つ以上のファセットを備える表面を有する前記III-N層を成長させる、第二マスク材料であることを特徴とする請求項１、４または６に記載の方法。
【請求項１２】
前記III-N層は、MOVPEまたはHVPEによって成長させられることを特徴とする請求項１、４または６に記載の方法。
【請求項１３】
自立III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）の製造方法であって、
請求項１、４または６に記載の方法のいずれか１つを行って、基板、テンプレートまたは基層上に選択的にマスキングされたIII-N層と、更に別のIII-N層とを形成するものであり、
前記別のIII-N層と、基板、テンプレートまたは基層との間の領域に選択的マスキングを形成し、
前記別のIII-N層を、基板、テンプレートまたは基層から分離させて、自立III-N層を提供することを特徴とする方法。
【請求項１４】
前記選択的マスキングにより前記基板と前記別のIII-N層との間にボイドが形成される、および／または前記別のIII-N層が前記基板、テンプレートまたは基層から自己分離可能であることを特徴とする請求項１３に記載の方法。
【請求項１５】
前記別のIII-N層は、間隔を置いて配置された棒状部または柱状部を介して、前記基板、テンプレートまたは基層に接続されていることを特徴とする請求項１３に記載の方法。
【請求項１６】
前記選択的マスキングは、前記基板、テンプレート、もしくは基層の主表面に平行でない一または複数のファセットの上に形成されることを特徴とする請求項１３に記載の方法。
【請求項１７】
前記別のIII-N層は、エピタキシャル成長により所望の厚さを有するように形成され、該エピタキシャル成長はMOVPEまたたはHVPEであることを特徴とする請求項１３に記載の方法。
【請求項１８】
請求項１３に記載の方法により得られることを特徴とする自立III-Nウエハ。
【請求項１９】
III-N材料（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）を含むデバイスを製造する方法であって、
形成されたマルチファセットIII-N層の少なくとも１つのファセット上に選択的マスキングが形成されるように、基板、テンプレートまたは基層上に選択的にマスキングされたIII-N層を形成するために、請求項1、４または６に記載の方法のいずれか１つを実施する工程と、
少なくとも１つのマスキングされていないファセット上にデバイス用の少なくとも一層を形成する工程とを含むことを特徴とする方法。
【請求項２０】
前記選択的マスキングは、前記基板、テンプレートもしくは基層の主表面と平行に広がるファセット上に形成され、前記基板、テンプレートもしくは基層の主表面と平行でない、少なくとも１つのファセット上に、前記デバイス用の少なくとも一層が形成されることを特徴とする請求項１９に記載の方法。
【請求項２１】
前記デバイス用の少なくとも一層が量子構造を備えることを特徴とする請求項１９に記載の方法。
【請求項２２】
前記デバイス用の少なくとも一層がエピタキシャル成長により形成され、該エピタキシャル成長はMOVPEまたはHVPEであることを特徴とする請求項１９に記載の方法。
【請求項２３】
請求項１９に記載の方法で得られることを特徴とする電子または光電子デバイス。
【請求項２４】
III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）を有する半導体デバイスであって、
異なる第一ファセット型と第二ファセット型、または異なる第一ファセット群と第二ファセット群を備える、マルチファセットのエピタキシャルIII-N層と、
マスク材料層を前記第二ファセット型または第二ファセット群上に選択的に成長させる間に、前記第一ファセット型または第一ファセット群上に選択的にエピタキシャル成長させた少なくとも１つの別のIII-N層とを備えていることを特徴とする半導体デバイス。
【請求項２５】
前記マスク材料層は、前記マルチファセットのエピタキシャルIII-N層下面の主表面と平行に広がる第二ファセット型上に成長させ、
前記別のIII-N層は、前記マルチファセットのエピタキシャルIII-N層下面の主表面と平行でない、少なくとも１つの第一ファセット型または第一ファセット群上にエピタキシャル成長させたことを特徴とする請求項２４に記載の半導体デバイス。
【請求項２６】
前記マスク材料層は前記別のIII-N層のエピタキシャル成長後に除去され、
そのマスク材料層の除去後に、少なくとも一の半導体層が、前記第二ファセット型または第二ファセット群上に、随意形成されたことを特徴とする請求項２４に記載の半導体デバイス。
【請求項２７】
前記第一ファセット型もしくは第一ファセット群上に選択的にエピタキシャル成長させた少なくとも１つの別のIII-N層内のバンドギャップは、他の半導体層または半導体デバイスにおける他のIII-N層のバンドギャップよりも小さいことを特徴とする請求項２４に記載の方法。
【請求項２８】
少なくとも１つの前記第一ファセット型上でエピタキシャル成長させた前記別のIII-N層における結晶面は、前記マルチファセットのエピタキシャル成長III-N層が形成された基板、テンプレートまたは基層における当初の結晶面よりも、小さな圧電定数を有することを特徴とする請求項２４に記載の半導体デバイス。
【請求項２９】
III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）を有する半導体デバイスであって、
異なる第一ファセット型と第二ファセット型、または異なる第一ファセット群と第二ファセット群を備える、マルチファセットのエピタキシャルIII-N層と、
（０００１）ファセットである第二ファセット型と、
必ずしも前記第二（０００１）ファセット型上ではなく、前記第一ファセット型または第一ファセット群上に、選択的にエピタキシャル成長させた少なくとも１つのIII-N量子構造と、を備えていることを特徴とする半導体デバイス。
【請求項３０】
一または複数の半導体層もしくはIII-N層は、前記III-N量子構造の少なくとも１つの下方および／または上方に位置する第一ファセット型または第一ファセット群上に形成されることを特徴とする請求項２９に記載の半導体デバイス。
【請求項３１】
前記第一ファセット型または第一ファセット群は、
｛１−１００｝面と、
｛１−１０１｝面と、
｛１１−２０｝面と、
｛１１−２２｝面と、からなる群より選択される１つの面に位置することを特徴とする請求項２４または２９に記載の半導体デバイス。
【請求項３２】
ドープされた半導体層もしくはIII-N層を備えることを特徴とする請求項２４または２９に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、成長、とりわけIII族窒化物（III-Nと略記）、なかでも（Al, Ga, In）Nのエピタキシャル成長における所定の結晶ファセット（結晶面）の選択的遮蔽方法、自立III-N層およびデバイスもしくは部品の製造方法、ならびにそのような方法により得られる光電子デバイスや電子デバイスのような製品に関する。
【０００２】
現在、III-N材料系（IIIとはAl, Gaおよび Inからなる群から選択される周期表第III族の少なくとも一元素を示す）は、半導体材料の中で重要な役割を果たしており、さまざまな光電子および電子デバイスに利用されている。新しいデバイスを製造する際、またIII-N層を異種基板から分離させる際、さまざまな用途において、半導体ウェハの所定部分をマスキングすることが行われている。
【０００３】
誘電材料のin situ成長が知られている（US6802902、US2004-0137732A）が、当該文献においては、ただ一つの結晶ファセット（結晶面）を表面に有する非構造基板が記述されているのみである。しかも、ウェハ全体がマスクで完全に覆われている。したがって、この方法は、転位密度の減少や、ひずみの緩和を目的として使用されており、複雑な構造を製造するために使用されていない。
【０００４】
K. Tomita et al., in phys. stat. sol. (a), 194, p. 563 (2002)には、自己分離による自立バルクGaN層の製造技術が記載されている。GaN層を成長させるエピタキシ反応炉外で、単一マスクが一工程でサファイア異種基板上に作製される。マスクの露出部分から出発して、マスクを横切ってエピタキシャル横方向過成長が生じ、厚いGaN層が生成する。このように成長したGaN層は、サファイア基板から自然に剥離する。
【０００５】
JP2004-051415AおよびJP2004-055799Aに記載されている方法では、III-N層が更に成長した後、棒（bar）または柱（column）のみが基板とIII-N層との連結部として残るようIII-N層が構成される。
【０００６】
Y. Oshima et al. in phys. stat. sol.(a) 194, p554(2002)およびA. Usui et al. in phys. stat. sol.(a) 194, p.572(2002)には、いわゆるVAS(Void Assisted Separation)法による自立III-N層の製造技術が記載されている。ここでもエピタキシ反応炉の外部で、TiN層がサファイア/GaN基板上に形成される。この基板は、後のアニーリング工程で、ナノネットに変換される。続いて、厚いGaN層のエピタキシャル成長によって、基板と厚いGaN層との間に、ミクロボイドが発生する。
【０００７】
S. Bohyama et al.(Japanese Journal of Applied Physics, Vol. 44, L24(2005))には、ある結晶ファセットがマスクによって覆われた構造基板上における成長が記載されている。このため、第一のマスクを別に形成することが必要であり、その後、エピタキシ工程が実施されて構造体が製造される。その後、やはりエピタキシ反応炉の外部で第二のマスクが形成され、構造化される。ここで、まずSiO２マスクがGaN層上に形成され、続いてGaN下地層の表層部が再び取り除かれて、更なる成長の種となる。ここで、構造体の位置は、第一のマスク構造上に正確に位置合わせする必要がある。
【０００８】
さらに、III-N材料系における量子（ヘテロ）構造の形成が注目を集めている。従来、III-N量子井戸は、GaNがａ方向へ成長するサファイアのｒ面のような、異種基板上の（００１０）面またはｃ面以外の平面上で成長していた（H.N.Ng,Appl.Phys.Lett.80,4369(2002)およびM.D.Craven et al., Appl.Phys.Lett.81,1201(2002)）。あるいはLiAlO２基板のｍ面上で成長していた（P.Waltereit et al., J.Cryst. Growth 218, 143(2000)）。Neubert et al. (Appl. Phys.Lett.87,182111(2005)では、III-N（すなわちGaN）ファセット上にIII-N（すなわちGaInN）量子井戸をエピタキシャル成長させているが、特定のファセット上にのみIII-N量子井戸を成長させるには至っていない。
【０００９】
【特許文献１】US6802902
【特許文献２】US2004-0137732A
【特許文献３】JP2004-055799A
【特許文献４】JP2004-051415A
【非特許文献１】K. Tomita et al., phys. stat. sol. (a), 194, p. 563 - 567 (2002)
【非特許文献２】Y. Oshima et al., phys. stat. sol. (a) 194, p. 554 - 558 (2002)
【非特許文献３】A. Usui et al., phys. stat. sol. (a) 194, p. 572 - 575 (2002)
【非特許文献４】S. Bohyama et al., Japanese Journal of Applied Physics, Vol. 44, L24 - L26 (2005)
【非特許文献５】H.N. Ng, Appl. Phys. Lett. 80, 4369 (2002) and M.D. Craven et al., Appl. Phys. Lett. 81, 1201 (2002)
【非特許文献６】P. Waltereit et al., J. Cryst. Growth 218, 143 (2000)
【非特許文献７】B. Neubert et al., Applied Physics Letters 87, 182111-182113 (2005)
【非特許文献８】K. Hiramatsu et al., phys. stat. sol. (a) 176, p. 535 - 543 (1999)
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、マスク材料をIII-N層上に成長（堆積）させる方法を改良することにより、自立III-N層及び／又はIII-N材料系の選択的に形成された後続層を備えるデバイスを、効率的に提供または準備することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明は下記を備えることを特徴とする。
（１）III-N層上（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）にマスク材料を形成する方法であって、
１つ以上のファセットを含む表面を有するIII-N層を用意し、
前記マスク材料を全てのファセット上ではなく一又は複数のファセット上に選択的に成長させることを特徴とする方法。
【００１２】
（２）前記マスク材料の成長は、III-N層の成長に使用されたものと同一の反応炉内で実施されることを特徴とする請求項１に記載の方法。
【００１３】
（３）前記マスク材料の選択的成長と同時に、別のIII-N層のエピタキシャル成長が、前記マスク材料の選択的成長がなされていない少なくとも１つまたは複数、あるいは全てのファセットに対してなされることを特徴とする請求項１に記載の方法。
【００１４】
（４）少なくとも一部分が覆われたIII-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）をエピタキシにより成長させる方法であって、
１つ以上のファセットを含む表面を有するIII-N層を用意し、
（ｉ）第一のファセット型または第一のファセット群上における少なくとも１つの別のIII-N層の選択的成長と、
（ｉｉ）第二のファセット型または第二のファセット群上におけるマスク材料の選択的成長とが、同時に進行するような成長条件の下で、
エピタキシャル成長を実行することを特徴とする方法。
【００１５】
（５）成長プロセスの少なくとも一過程において、少なくとも一のマスク材料源がエピタキシ反応炉に供給され、前記第一のファセット型またはファセット群上におけるIII-N材料系の成長速度が前記第二のファセット型またはファセット群上における成長速度よりも高くなるような成長条件下で、エピタキシャル成長が実行されることを特徴とする請求項４に記載の方法。
【００１６】
（６）少なくとも一部分が覆われたIII-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）をエピタキシにより成長させる方法であって、
成長プロセスの少なくとも一過程において、横方向成長の成長速度と縦方向成長の成長速度が異なる成長条件下で、エピタキシャル成長を実行し、
横方向成長速度と縦方向成長速度とが異なる間、少なくとも１つのマスク材料源をエピタキシ反応炉内へ供給することを特徴とする方法。
【００１７】
（７）前記マスク材料は窒化物化合物または酸化物化合物を含むことを特徴とする請求項１、４、または６に記載の方法。
【００１８】
（８）前記マスク材料はシリコン化合物を含むことを特徴とする請求項１、４または６に記載の方法。
【００１９】
（９）前記マスク材料は、アンモニアまたはアミン、および、シランまたはクロロシランを使用して成長させられる窒化ケイ素化合物を含むことを特徴とする請求項１、４または６に記載の方法。
【００２０】
（１０）前記マスク材料は、NH３または(CH3)2NNH2、SilH2l+2もしくはSilClmHn（ただし、ｌは１から８までの整数、ｍ、ｎはそれぞれ、０または（２ｌ＋２）の整数）を使用して成長させられる窒化ケイ素化合物を含むことを特徴とする請求項１、４または６に記載の方法。
【００２１】
（１１）成長させた前記マスク材料は、前工程において、第一マスク材料のパターンが、基板、テンプレートまたは基層の上に形成され、その後、前記パターンの非マスク部分から１つ以上のファセットを備える表面を有する前記III-N層を成長させる、第二マスク材料であることを特徴とする請求項１、４または６に記載の方法。
【００２２】
（１２）前記III-N層は、MOVPEまたはHVPEによって成長させられることを特徴とする請求項１、４または６に記載の方法。
【００２３】
（１３）自立III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）の製造方法であって、
請求項１、４または６に記載の方法のいずれか１つを行って、基板、テンプレートまたは基層上に選択的にマスキングされたIII-N層と、更に別のIII-N層とを形成するものであり、
前記別のIII-N層と、基板、テンプレートまたは基層との間の領域に選択的マスキングを形成し、
前記別のIII-N層を、基板、テンプレートまたは基層から分離させて、自立III-N層を提供することを特徴とする方法。
【００２４】
（１４）前記選択的マスキングにより前記基板と前記別のIII-N層との間にボイドが形成される、および／または前記別のIII-N層が前記基板、テンプレートまたは基層から自己分離可能であることを特徴とする請求項１３に記載の方法。
【００２５】
（１５）前記別のIII-N層は、間隔を置いて配置された棒状部または柱状部を介して、前記基板、テンプレートまたは基層に接続されていることを特徴とする請求項１３に記載の方法。
【００２６】
（１６）前記選択的マスキングは、前記基板、テンプレート、もしくは基層の主表面に平行でない一または複数のファセットの上に形成されることを特徴とする請求項１３に記載の方法。
【００２７】
（１７）前記別のIII-N層は、エピタキシャル成長により所望の厚さを有するように形成され、該エピタキシャル成長はMOVPEまたたはHVPEであることを特徴とする請求項１３に記載の方法。
【００２８】
（１８）請求項１３に記載の方法により得られることを特徴とする自立III-Nウエハ。
【００２９】
（１９）III-N材料（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）を含むデバイスを製造する方法であって、
形成されたマルチファセットIII-N層の少なくとも１つのファセット上に選択的マスキングが形成されるように、基板、テンプレートまたは基層上に選択的にマスキングされたIII-N層を形成するために、請求項1、４または６に記載の方法のいずれか１つを実施する工程と、
少なくとも１つのマスキングされていないファセット上にデバイス用の少なくとも一層を形成する工程とを含むことを特徴とする方法。
【００３０】
（２０）前記選択的マスキングは、前記基板、テンプレートもしくは基層の主表面と平行に広がるファセット上に形成され、前記基板、テンプレートもしくは基層の主表面と平行でない、少なくとも１つのファセット上に、前記デバイス用の少なくとも一層が形成されることを特徴とする請求項１９に記載の方法。
【００３１】
（２１）前記デバイス用の少なくとも一層が量子構造を備えることを特徴とする請求項１９に記載の方法。
【００３２】
（２２）前記デバイス用の少なくとも一層がエピタキシャル成長により形成され、該エピタキシャル成長はMOVPEまたはHVPEであることを特徴とする請求項１９に記載の方法。
【００３３】
（２３）請求項１９に記載の方法で得られることを特徴とする電子または光電子デバイス。
【００３４】
（２４）III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）を有する半導体デバイスであって、
異なる第一ファセット型と第二ファセット型、または異なる第一ファセット群と第二ファセット群を備える、マルチファセットのエピタキシャルIII-N層と、
マスク材料層を前記第二ファセット型または第二ファセット群上に選択的に成長させる間に、前記第一ファセット型または第一ファセット群上に選択的にエピタキシャル成長させた少なくとも１つの別のIII-N層とを備えていることを特徴とする半導体デバイス。
【００３５】
（２５）前記マスク材料層は、前記マルチファセットのエピタキシャルIII-N層下面の主表面と平行に広がる第二ファセット型上に成長させ、
前記別のIII-N層は、前記マルチファセットのエピタキシャルIII-N層下面の主表面と平行でない、少なくとも１つの第一ファセット型または第一ファセット群上にエピタキシャル成長させたことを特徴とする請求項２４に記載の半導体デバイス。
【００３６】
（２６）前記マスク材料層は前記別のIII-N層のエピタキシャル成長後に除去され、
そのマスク材料層の除去後に、少なくとも一の半導体層が、前記第二ファセット型または第二ファセット群上に、随意形成されたことを特徴とする請求項２４に記載の半導体デバイス。
【００３７】
（２７）前記第一ファセット型もしくは第一ファセット群上に選択的にエピタキシャル成長させた少なくとも１つの別のIII-N層内のバンドギャップは、他の半導体層または半導体デバイスにおける他のIII-N層のバンドギャップよりも小さいことを特徴とする請求項２４に記載の方法。
【００３８】
（２８）少なくとも１つの前記第一ファセット型上でエピタキシャル成長させた前記別のIII-N層における結晶面は、前記マルチファセットのエピタキシャル成長III-N層が形成された基板、テンプレートまたは基層における当初の結晶面よりも、小さな圧電定数を有することを特徴とする請求項２４に記載の半導体デバイス。
【００３９】
（２９）III-N層（IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す）を有する半導体デバイスであって、
異なる第一ファセット型と第二ファセット型、または異なる第一ファセット群と第二ファセット群を備える、マルチファセットのエピタキシャルIII-N層と、
（０００１）ファセットである第二ファセット型と、
必ずしも前記第二（０００１）ファセット型上ではなく、前記第一ファセット型または第一ファセット群上に、選択的にエピタキシャル成長させた少なくとも１つのIII-N量子構造と、を備えていることを特徴とする半導体デバイス。
【００４０】
（３０）一または複数の半導体層もしくはIII-N層は、前記III-N量子構造の少なくとも１つの下方および／または上方に位置する第一ファセット型または第一ファセット群上に形成されることを特徴とする請求項２９に記載の半導体デバイス。
【００４１】
（３１）前記第一ファセット型または第一ファセット群は、
｛１−１００｝面と、
｛１−１０１｝面と、
｛１１−２０｝面と、
｛１１−２２｝面と、からなる群より選択される１つの面に位置することを特徴とする請求項２４または２９に記載の半導体デバイス。
【００４２】
（３２）ドープされた半導体層もしくはIII-N層を備えることを特徴とする請求項２４または２９に記載の半導体デバイス。
【００４３】
一態様において、本発明は、III-N層上にマスク材料を形成する方法を提供する。ここで、IIIとは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示す。複数のファセットかを含む表面を有するIII-N層が準備され、マスク材料が全てのファセット上ではなく選択的に一又は複数のファセット上に成長させられる。
【００４４】
別の態様において、本発明は、少なくとも一部分が覆われたIII-N層をエピタキシにより成長させる方法を提供する。ここでIIIとは上記の通りであり、当該方法は、複数のファセットを備える表面を有するIII-N層を準備し、（ｉ）第一のファセット型または第一のファセット群上における少なくとも一の別のIII-N層の選択的成長と、（ｉｉ）第二のファセット型または第二のファセット群上におけるマスク材料の選択的成長とが同時に進行するような成長条件の下で、エピタキシャル成長を実行する。
【００４５】
別の態様において、本発明は、少なくとも一部分が覆われIII-N層を、エピタキシ反応炉内でエピタキシにより成長させる方法を更に提供する。ここでIIIは、Al, GaおよびInから選択される、元素周期表第III族の少なくとも一元素を示しており、当該方法は、成長プロセスの少なくとも一部において、横方向成長の成長速度と縦方向成長の成長速度が、異なる好ましくは顕著に異なるような成長条件の下、エピタキシャル成長を実行し、さらに、横方向成長速度と縦方向成長速度とが異なっている期間に、少なくとも一のマスク材料源をエピタキシ反応炉内へ供給する。この方法において、マスク材料を、遅い成長速度で形成された少なくとも一の平面（ファセット）上に成長させることができる。本発明のこの実施形態によれば、縦方向成長速度とは、水平（０００１）表面ファセットに作用する速度を意味し、横方向成長速度とは、傾斜及び／又は鉛直表面ファセットなど、他の表面ファセットの全部または一つに作用する速度を意味する。
【００４６】
好適な横方向成長速度と縦方向成長速度との差は、選択性を得るために、横方向成長速度と縦方向成長速度との十分有意な比、あるいはその反対に縦方向成長速度と横方向成長速度との十分有意な比によって定義される。たとえば、「十分有意な」とは、それぞれの比が、少なくとも１．５倍かそれ以上、好ましくは少なくとも３．０倍かそれ以上、更に好ましくは少なくとも５．０倍かそれ以上、特には少なくとも１０．０倍かそれ以上であることを意味する。
【００４７】
本発明方法の別の態様は、III-N層に容易に設けられる複数のファセットの１つの型または亜群上に、選択的且つ効率的にマスク材料を形成できるという利点を共通に提供するものである。この選択的ファセット・マスキング成長は、複数の成長ファセットを有するIII-N材料のエピタキシャル成長中に、in situで行われる。利用可能なファセットの全てをマスキングすることを避けることによって、マスキングされていないファセットでIII-N材料系における成長を続けることができる。たとえば、ドープまたは非ドープのIII-Nホモ構造及び／又はへテロ構造を形成したり、他の半導体材料の層を更に選択的に形成したりすることも可能である。所望する後続の処理に応じて、また選択的マスキングに対応してどの型またはどの群のファセットが選択されるかに応じて、得られた構造は有用な用途が見込まれる。
【００４８】
そのような有用な用途の第一の態様において、本発明は、自立III-N層（IIIの定義は上記の通りである）の製造方法を提供するものであり、当該方法においては、上記態様の方法のいずれか１つを行って、基板、テンプレートまたは基層上に、選択的にマスキングされたIII-N層を形成し、更に別のIII-N層を形成するものであり、この別のIII-N層と基板、テンプレートまたは基層との間の領域に、選択的マスキングを形成し、この別のIII-N層を基板、テンプレートまたは基層から分離させ、自立III-N層を提供するものである。選択的にマスキングされたIII-N層の上への別のIII-N層の形成は、所望の厚さになるまでいくらでも続行することができる。このように所望の厚さに別に形成されたIII-N層の分離は、選択的マスキングプロセスにより生じた構造的不安定に起因する自己分離プロセスで進行させてもよく、あるいは他の処理、たとえば機械的、化学的、熱的もしくはレーザ光学的処理またはそれらの任意の組み合わせによって補助してもよい。マスク材料を構成しているマルチファセットIII-N層の残りの材料は、必要に応じて、エッチング、研磨、CMPなどの好適な処理によって積極的に除去してもよい。
所望の厚さに形成された自立III-N層は、光学デバイス、電子デバイスまたは光電子デバイス、半導体部品などを製造するための基板として使用することができる。
【００４９】
上記有用な用途の第二の態様において、本発明は、III-N材料（IIIの定義は上記の通り）からなるデバイスを製造する方法を提供するものであり、当該方法は、形成されたマルチファセットIII-N層の少なくとも１つのファセット上に選択的マスキングが形成されるように、基板、テンプレートまたは基層上に選択的にマスキングされたIII-N層を形成する上記態様のいずれか１つによる方法を実施する工程と、少なくとも１つのマスキングされないファセット上にデバイス用の少なくとも一層を形成する工程とを含む。
本発明のこの実施形態による方法によって得られるデバイスは、光学デバイス、電子デバイスもしくは光電子デバイス、半導体部品などである。
【００５０】
本発明の方法によって、自立III-Nウェハ、あるいは電子デバイスもしくは光電子デバイスを製造することができる。そのような製品を、優れた特性で製造することができる。
【００５１】
本発明は、結晶、特に単結晶III-N化合物へ適用することができる。ここで、IIIとは、Al, Gaおよび Inからなる群から選択される元素周期表第III族の少なくとも一元素を示している。対応する一般式は、AlxGayInzNであり、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１且つｘ+ｙ+ｚ＝１である。可能なIII-N化合物としては、(Ga, Al, In)Nのような四元化合物、(Ga, Al)N, (Ga, In)Nおよび(Al, In)Nのような三元化合物、GaNまたはAlNのような二元化合物を挙げることができる。上記括弧内に例示したような、選択された第III族元素間においては、考えられるあらゆる原子比が可能である。すなわち、各元素について０〜１００原子％が可能である。たとえば、(Al, Ga)N＝AlxGa1-xNの場合、０≦x≦１である。(Ga, Al)NおよびGaNが特に好ましい。以下の好適な実施形態の記載は、以下に例示するIII-N化合物のみならず、あらゆる可能なIII-N化合物にも適用可能であり、III-N半導体やその他の半導体材料の両方からなるデバイスにも適用可能である。
【００５２】
「マスク材料」または「マスク材料化合物」という用語は、当該マスク材料上でのIII族窒化物すなわち(Al, Ga, In)N材料の成長を抑制するものを意味し、好ましくは本質的に抑制されており、更に好ましくは実質的に完全に抑制されていることを意味するものとする。結晶の「ファセット」または「面」という用語は、当業者に通用されている意味である。本発明において、複数の結晶ファセットまたは結晶面の可能な配向は限定されておらず、所望の方法で可変的に選択および調整可能である。本発明において使用される「ファセット」という用語は、通常は、その上に他の材料が積層されるIII-N結晶の上側ファセットを意味し、反対の下側面は、主要下側面または表面となるか、別のIII-N材料または他の材料との界面となる。
【００５３】
好適な基板としては、サファイア（Al２O３）、シリコンカーバイド（SiC）または酸化リチウムアルミニウムもしくは酸化リチウムガリウム（Li(Al,Ga)O2）などの異種基板、あるいは天然III-N基板などを挙げることができるが、これらに限定されるものではない。このような基板上に、たとえばバッファ層またはバリア層など、更に別な層を形成して、本発明において使用するテンプレートとしてもよい。そのようなバッファ層、バリア層またはテンプレート用の材料としては、（Ga, Al, In）N材料が好ましく、エピタキシャル成長させたものが好ましい。あるいは、複数のファセットを有するIII-N層を、たとえば（Ga, Al, In）N材料系以外の半導体材料など、基板の有無に関わらず所望の材料からなる他の基層または基本構造上に設けてもよい。
【００５４】
複数の露出した結晶ファセットを表面に有するIII-N層の形成を容易にする好適な前工程としては、基板上または基板上に形成されたフィルム上に形成された第一のマスク材料の構造化またはパターンニングがある。基板上の第一のマスク材料の構造化またはパターンニングは、従来の手法で行うことができる。たとえば、フォトリソグラフィ、マスク材料の連続平坦層の選択的エッチングなどを挙げることができる。第一のマスク材料としては、たとえばSiO２、窒化ケイ素（SiNもしくはSi３N４）など、酸化物化合物または窒化物化合物が好適である。第一のマスクの構造化またはパターンニングの設計は、適宜所望に選択できる。たとえばストライプ、円形もしくは多角形の島や他の構造のマトリクス、必要に応じて遮蔽された基板材料の露出開口部もしくは「窓」を、好ましくはその開口部または「窓」から更にIII-N層をエピタキシャル成長させるために、形成することができる。
【００５５】
複数の露出した結晶ファセットを有するIII-N層の製造方法としては、そのようなものとして知られている方法が好適であり、エピタキシャル成長法が好ましく、特にエピタキシャル横方向過成長（ELO）または選択成長（SAG）を伴うハイドライド気層成長（HVPE）法や有機金属化学気相エピタキシ（ＭＯＶＰＥ）法が好ましい。さらに別のエピタキシプロセスとしては、分子線エピタキシ（MBE）があり、とくにイオンビーム支援分子線エピタキシ（IBA-MBE）またはプラズマ支援分子線エピタキシ（PAMBE）がある。他のエピタキシプロセスとして、異なる結晶ファセットを有する構造を実現するために、連続層のエッチング法も同様に可能である。湿式化学エッチング、乾式エッチング、反応性イオンエッチングなど、選択的エッチング方法と同様に連続層の形成方法も知られている。
【００５６】
本発明の好適な一態様によれば、複数の結晶ファセットを有するIII-N層の表面上において、所定の結晶ファセット、すなわち利用可能な結晶ファセット全てではなく一又は複数のファセットにおける別の成長プロセスの間に、マスク材料が成長させられる。したがって、マスクはin situで選択的に成長し、それと同時に一または複数、あるいはまだ利用されていない残りの全てのファセット上にIII-N層が更にエピタキシャル成長する。この選択的成長は、III-N層の成長に使用されたものと同一の反応炉内で好適に実施される。複数のファセットを備えた表面を有するIII-N層を製造する前工程において、（第一の）マスク材料が既に使用されている場合、この選択的成長は第二のマスク材料に関するものとなる。第二のマスク材料は、第一のマスク材料とは独立に、好適なマスク材料の中から、好ましくは窒化物化合物および酸化物化合物の中から選択できる。第二のマスクとして最も好適な材料は、窒化ケイ素のようなシリコン化合物であり、たとえばSi３N４または他の化学量論的もしくは非化学量論的SiN化合物の形態から形成できる。
【００５７】
特に、選択的成長は、シリコンのようなマスク材料の成分が同時に存在する間に、一又は複数のプロセスパラメータを所望に調整して、それぞれ選択された（Ga, Al, In）N材料系における異なるファセットの成長速度を制御することにより実現できる。MOVPEまたはHVPEにおけるプロセスパラメータのファセットへの影響度は、寸法、方向もしくは配向、第一のマスク材料およびその充填比、成長温度、反応炉圧力、ソース化合物の流量、不活性ガス及び／又は不純物の種類および濃度、ならびに基板の種類からなる条件群から選択でき、上記条件の一又は複数の調整を組み合わせることができる。考えられる影響力のある条件について、文献K. Hiramatsu et al. in phys. stat. sol. (a) 176, p.535 (1999)ならびにその中で引用されている別の文献に記載されており、これらK. Hiramatsu et al.およびその中の引用文献は、参照することにより、本明細書の開示にその内容の全部を援用するものとする。
【００５８】
本発明の特に効率的な実施形態において、本発明による成長プロセスの間に、他のファセットに比べて遅い好ましくは実質的に遅い（Ga, Al, In）N材料系の成長速度で支配された一又は複数のファセット上に、マスク材料として好適な化合物が、選択的に成長することが保障される。たとえば好適なシリコン源化合物など、マスク材料として好適なソースを同時に導入する際には、第一のファセット型またはファセット群上で比較的速い（Ga, Al, In）N材料系成長速度が影響を及ぼす一方、第二のファセット型またはファセット上で比較的遅い好ましくは実質的に遅い（Ga, Al, In）N材料系成長速度が影響を及ぼして、マスク材料化合物が第二のファセット型またはファセット群上に選択的に成長するように、エピタキシャル成長条件が選択される。たとえば、横方向成長速度と縦方向成長速度との十分有意な比が、上記の如く所望に調整される。
【００５９】
この操作中に、マスク材料が第二のファセット型またはファセット群上に選択的に十分成長したら、第二のファセット型またはファセット群上での（Ga, Al, In）N材料系の成長を完全に停止させるが、第一のファセット型またはファセット群上での成長は継続させる。これによって、優れた選択性を得ることができる。マスク材料の選択的成長は、たとえばシリコンのようなマスク材料成分を、ドープIII-N層の形成下にある他のファセット（第一の型または群）上で結晶格子へ導入した場合にも実現される。選択性が得られると、このように十分なマスク材料を選択的に成長させられるので、成長条件を所望に変化させることができる。たとえば、マスク材料用ソース化合物の反応炉内への供給を停止したり、及び／又は比較的遅い成長速度をファセット毎に変化させたり、新たに調整したり、及び／又は必要に応じて揃えたりできる。なぜなら、既に成長したマスク層が、第二のファセット型またはファセット群上で（Ga, Al, In）N材料系がさらに成長するのを抑制または阻止するからである。
【００６０】
各種態様における本発明に係る方法の結果として、マスク材料は、少なくとも１つのファセット上に選択的に形成されるが、その他のファセットの少なくとも１つはマスク材料によって覆われていない、あるいは本質的に覆われていないままである。本発明の枠組みにおいて、驚くべきことに、複数の利用可能なファセットを備えたIII-N層上での更なるエピタキシャル成長中にマスク材料源を導入するとき、マスク材料の選択的なファセット特異的成長は、III-N層のファセット特異的成長速度を制御することにより、有効に制御可能であることが発見された。比較的遅いIII-N結晶成長速度により、マスク材料の過成長が引き起こされて、III-N結晶成長が減少あるいは抑制される。一方、比較的速いIII-N結晶成長速度により、マスク材料源が存在していたとしてもマスク材料のマスキング効果が克服されて、シリコンなどのマスク材料成分がドーパントとしてIII-N層へ取り込まれる。異なるファセットにおけるマスク材料とIII-N材料との成長選択度におけるバランスは、III-N材料の横方向成長速度に対する縦方向成長速度の比を制御することによって最も効果的に制御できる。十分な選択度が得られると、成長したIII-N層において所望または許容されるドーピングの程度に応じて、あるいは所望されるドーピング欠如に応じて、マスク材料源の追加供給が維持され、あるいは減少または停止される。
【００６１】
マスク材料の選択的成長により、マスク材料によって覆われず残っている一又は複数のファセット上でのみあるいは実質的に一又は複数のファセット上でのみ、同一反応炉内での別の（好ましくは同時に起こる）III-N層のエピタキシャル成長を生じさせることができる。エピタキシャル成長の間における上記の影響力のあるファクタの調整によって、III-N層の更なる別のエピタキシャル成長が起こる一又は複数の結晶ファセットを所望に選択することが可能になる。どのファセットがIII-N層の更なる選択的成長に選ばれるかに応じて、本発明の有用な用途における上記第一の態様による所望の厚さの自立III-N層の提供や、本発明の有用な用途における上記第二の態様で定義されたIII-N材料系におけるデバイスまたは他の半導体のための更なる別の層の成長というような有利な別の成果を実現できる。その結果、厚い自立III-N層またはIII-N材料系のデバイスもしくは他の半導体デバイス用の所定の別の層を効率的に製造できるのみならず、これら製造された層に改善され調整可能な特性を所期の方法で持たせることができる。
【００６２】
本発明により提供された各製品は、使用目的に応じて更に設計、加工または修正することができることは当業者には明らかである。たとえば、選択的に成長させたマスク材料はそのままにしてもよく、再度取り除いてもよい。さらに、先にマスキングされたファセット上に、III-N化合物材料以外の半導体材料、またはマルチファセットIII-N層あるいは先にファセット選択成長させたIII-N層における（Ga, Al,In）N組成のいずれかとは独立に選択された組成、もしくは当該組成のいずれかに調整された組成を持つ別のIII-N材料を成長させることもできる。たとえば、異なる組成のIII-N層を有するIII-Nへテロ構造およびIII-Nホモ構造を、有用なデバイス構造としてこの方法で得ることができる。
【００６３】
好ましくは、マスキングされていない上側の第一のファセット型もしくはファセット群上に選択的にエピタキシャル成長させた少なくとも１つの別のIII-N層におけるバンドギャップは、デバイスまたは部品の他の半導体層もしくは他のIII-N層におけるバンドギャップよりも小さくなっている。このことにより、特に、量子井戸、量子膜、量子細線及び／又は量子点などの量子（ヘテロ）構造の提供が可能になる。当業者には明らかであるように、デバイス用の一又は複数の層は、好適なドーパントによってドープされていてもよい。
【００６４】
本発明の実施形態に係る量子構造を有することが可能な半導体デバイスとしては、以下のものが挙げられるが、これらには限定されない。とりわけ、レーザもしくはLEDのような光電子デバイスについては、ｐドープ領域が量子構造の上側に形成され、続いてｐ接点がその上に形成される。好適な一実施形態においては、高いバンドギャップを持ち、通常はIII-N材料系で構成される薄いバリア層が、量子構造とｐドープ領域との間に形成される。
【００６５】
さらに、ｎ接点を設けたｎドープ領域が、量子構造の下側に典型的に形成される。
【００６６】
本発明に係る半導体デバイスがレーザダイオードとして設計されるとき、典型的に、量子膜のような量子構造は、たとえばAlGaNもしくは変性III-N材料からなる低屈折率の導波材料内に埋め込まれる。可能な材料の組み合わせとしては、以下のもの（下側から上側に向かう順番で示す）を挙げることができる。すなわち、緑/青/近UV発光の場合、GaN基層、InGaN量子構造およびGaNもしくはInGaNバリア層であり、遠UV発光の場合、AlNもしくはAlGaN基層、GaNもしくはAlGaN量子構造およびAlGaNもしくはAlNバリア層である。
典型的に、ｎ領域は基板と量子構造との間に形成され、ｐ領域は量子構造の上側に形成される。
【００６７】
本発明に係る半導体デバイスがトランジスタのような電子デバイスもしくは電子部品として設計されるとき、それぞれ異なるバンドギャップもしくは異なる圧電定数を有する各種連続層を使用してもよい。
【００６８】
可能な材料の組み合わせとしては、GaN基層、AlGaN層およびGaN層（下側から上側に向かう順番で示している）を含むAlGaN/GaN-FETを挙げることができる。各層はドープされていなくても（しかし典型的には薄い第二層はドープする）、ドープされていてもよい（たとえばFeでドープ）。
【発明を実施するための最良の形態】
【００６９】
本発明を、図面を参照しつつ実施形態および実施例によって更に詳細に説明するが、これらは全て本発明を説明することのみを目的とするものであり、本発明を限定的に解釈するものとして理解されるべきものではない。
【００７０】
（第一の実施形態）
まず、ここではGaNを含むIII-N層は、異種基板であるサファイア基板上に形成され、続いて構造化表面が作られる。たとえば、サファイア上の第一のGaN層上に、窒化ケイ素マスク、SiO２マスク、またはELOプロセスに好適な他の材料からなるマスク（第一のマスク）が、エピタキシ用反応炉の外部でサファイア上の第一のGaN層上に形成される。マスク材料の成長方法としては、スパッタ法、もしくはプラズマ励起気相成長（PECVD）法が可能である。続いて、フォトレジンがマスク上に形成され、フォトリソグラフィ法によってパターンが構成される。フォトレジン構造は、その後、ドライエッチングまたはウェットエッチング法によってマスク上へ移される。ここで、マスクは厚み方向の対応する位置または領域で除去され、このような位置または領域においてGaN表面が露出し、所望のマスクパターンが形成される。
【００７１】
続いて、ここではGaNであるIII-N層が、露出した位置または領域から、ELO法によりエピタキシ用反応炉内で成長可能となる（上記S. Bohyama et al.およびK. Hiramatsu et al.参照）。
【００７２】
＜１１-２０＞方向にパターン化されたストライプパターン状マスク（第一のマスク）上での成長の間、側面に｛１-１０１｝ファセットを有し、上面に（０００１）ファセットを有するGaN層の台形構造がまず形成される。本質的に成長パラメータから独立して、まず側面｛１-１０１｝ファセットが比較的低速の成長速度を示すが、その間、それに比べて高速の成長速度を与える上面（０００１）ファセットがまだ存在している。したがって、そのような構造は、本発明方法の出発点として非常に好適である。この段階でマスク材料の選択的成長を伴わなければ、台形の側面でのそれ以上の成長は停止し、台形は三角形が形成されるまで（０００１）ファセットの成長で充填される。このような完全な三角形は、｛１-１０１｝ファセットのみからなるため、不適である。
【００７３】
＜１-１００＞方向にパターン化されたストライプ状マスク（第一のマスク）の成長の間、成長パラメータの選択に応じて、側面に｛１１-２２｝ファセットを有し、上面に（０００１）ファセットを有する台形断面形状、または側面に｛１１-２０｝ファセットを有し、上弧に（０００１）ファセットを有する長方形断面形状が形成される。高い成長温度、たとえば約１０７０℃〜１１５０℃の範囲では、長方形構造の形成が促進され、比較的低温、たとえば約１０００℃〜１０５０℃の範囲では、台形構造が促進される。
【００７４】
本発明の目的のため、上記場合における縦方向成長速度に対する横方向成長速度の比は、プロセス・パラメータによって調整できる。それと同時に、マスク材料成長用ソースがエピタキシ反応炉内に導入される。マスク材料（第二のマスク）成長用のソース化合物としては、たとえばSiH４などのモノシランもしくはポリシランもしくはモノクロロシランもしくはポリクロロシランが使用される。これらは、たとえばNH３、アルキルアミン、ヒドラジンもしくはモノアルキルヒドラジンもしくはジアルキルヒドラジンのような窒素源化合物と共に、in situで、窒化ケイ素の成長をもたらす。基本的に、第二のマスク材料は、第一のマスク材料とは独立に選択できる。III-V系の縦方向成長速度に対する横方向成長速度の調整比と共に、マスク材料のソース化合物の供給または存在が、低速の成長速度を有する結晶ファセット上での第二のマスクの選択的成長をもたらす。反応炉圧力の減少、不活性ガスとしての水素への窒素添加、及び／又はたとえばマグネシウムなどの不純物の添加によって、横方向成長速度が増加し、縦方向成長速度が減少する。かわりに、反応炉圧力を増加させ、V/III比を低下させ、及び／又は不活性ガスとして純粋水素を使用するか窒素／水素の比を小さくすることによって、横方向成長に比べて縦方向成長を増加させることができる。
【００７５】
一次近似によれば、シリコン供給は全てのファセット上で類似もしくは本質的に同一である。同様に、単位時間当たり本質的に同量のシリコンが取り込まれる。
高成長速度のファセット上では、シリコンよりもガリウムが多量に取り込まれ、ドープ半導体が得られる。他方、低成長速度のファセットには、ガリウムよりもシリコンが多量に取り込まれ、窒化ケイ素層が形成され、この層は次の成長のマスクとして機能する。
【００７６】
説明のみを目的として例示される具体例において、基板すなわちGaN基層から出発してこのようにパターン化され、たとえば厚さ１０nm〜５μｍ（ここでは約１．５μｍ）で、第一のマスクの窓から露出しているテンプレートは、Aixtron 200/4RF-S MOVPE装置内で更に過成長に供せられる。ここで、温度は１０００℃〜１１００℃の範囲、反応炉圧力は約１００〜２００mbarの範囲、アンモニア（NH3）流量は約２〜４  l/minの範囲、トリメチルガリウム（TMGa）流量は約２０〜１００μmol/minである。台形、長方形または三角形構造が形成される。その後、濃度および流量が約３×１０−２μmol/minのSiH４が、２〜5分間で、反応炉内へ供給される。これにより、低成長速度のファセット上にSiN含有層が形成され、この層はマスクとして機能し、この部分における次の成長を阻止する。他方、高成長速度のファセット上には、Siでドープされただけの層が成長させられ、この層は、この部分における次の成長を阻止しない。一例として、（０００１）方向への成長速度は、｛１１−２０｝方向への成長速度の3倍になるよう設定され、｛１−１０１｝方向への成長速度の15倍になるよう設定される。
【００７７】
したがって、説明的な具体例において、エピタキシャル成長は本発明に従って行われ、GaN層が（０００１）平面で成長し、｛１−１０１｝平面上での成長はマスク材料（窒化ケイ素）の選択的成長によって停止する。図４のREMによる対応サンプルのスナップ写真を見ると、最後に述べた平面での成長は、低構造部分で停止しているのが分かる。
【００７８】
図５は、他の説明的実施例のREM顕微鏡写真を示しており、図４の実施例と異なり、第一のマスクが＜１−１００＞方向に沿ったストライプとして形成されている。ここで、（０００１）平面上の成長はマスク材料（第二のマスク）の選択的成長により効果的に停止し、GaN層は｛１１−２０｝平面で更に成長している。
【００７９】
（第二の実施形態）
この実施形態における目的は、冷却時の熱ひずみにより、バルクIII-N層の異種基板からの自己分離を可能、好ましくは容易にし、厚い自立III-N層を製造することにある。この目的のため、本発明においては、マスク材料（第二のマスク）の選択的成長の存在によって、厚いIII-N層と基板との間の部分に構造的不安定を発生させる。
【００８０】
ここで、柱状及び／又は棒状中間層を、成長中の上面が基板の主表面に平行になるように成長させている間に、側面ファセットの選択的in situマスキングによってボイドが形成される。上面上において更にエピタキシャル成長が可能な厚いバルクIII/N層は、その下の構造との不安定な結合のため、容易に分離可能である。バルク層はひとりでに都合よく分離しうる。自立III-N層は、たとえば基板の残りの部分及び／又は柱状及び／又は棒状中間層を除去する手段によって、更に所望に加工することができる。自立III-N層は、片面または両面において、任意の所望の処理に供することができる。そのような処理は、たとえば、強酸（王水のようなHNO3/HClなど）などの溶媒による処理、湿式化学もしくは乾式化学エッチング、機械的研磨、化学的機械的研磨（CMP）およびアニーリング（必要に応じて少なくともアンモニアを含むガス雰囲気でのアニーリング）などからなる群から選択されるが、これらに限定されない。
【００８１】
本実施形態に係る方法によって、たとえば少なくとも５ｃｍの直径（もしくは例えば少なくとも５ｃｍ四方の長方形底面積など、他の構造の底面積）を有し、所望範囲の厚さ、例えば少なくとも２０μｍ、好ましくは少なくとも２００μｍ、更には少なくとも３００μｍ、好適には上記各最小値から１０００μｍまでの厚さを有する自立III-N層を実現できる。
【００８２】
本実施形態に係る例示的具体例について、図１および２を参照しながら説明する。サファイアのような異種基板１上に直接、あるいは（図示のように）異種基板１上に形成された第一のIII-N層（ここではエピタキシャル成長させたGaN層）２上に間接に、第一のマスク４が形成され、開口部もしくは窓4ａが設けられるようパターン化される。これは、例えば、PECVDによってSiNなどのマスク材料を形成し、当該マスク材料をフォトリソグラフィ法によってパターンニングし、続いて湿式エッチングもしくは乾式化学エッチングによって除去すべきマスク部分をエッチングすることによりなされる。マスク部分４および開口部４ａそれぞれの幅および長さは、それぞれ互いに独立に自由に調整可能であり、例えばナノメートルオーダーから数マイクロメートルまで、場合により数十もしくは数百マイクロメートルまで調節可能である。パターンが細長い構造もしくはストライプとして形成される場合、この長さは限定されない。
【００８３】
この構造化された基板もしくはテンプレート上に、所定量、例えば厚さ10nm〜５μｍまで（ここでは約１μｍ）、III-N（ここでは、例えばGaN）がエピタキシャル成長させられ、異なるファセットを有するIII-N構造（層）３がマスクの開口部もしくは窓４ａに形成される。ここで、GaN層３は、構造およびその露出表面がそれぞれ側方ファセット（側面）および上方ファセット（上面）によって定義されるように、開口部から出発して成長させられる（ここではMOVPEによって）。成長プロセスの間、二つの側方ファセットが三角形とならないよう、また隣接する構造が融合しないよう取り扱われる結果、形成された表面が複数のファセットを有する。この実施形態に関し、後工程において当該位置での破断及び／又は破損を容易にするために、狭い幅を有するGaN層構造３が好ましい。したがって構造３の幅は、ほぼマスク開口部の幅、典型的にはサブミクロン領域から数マイクロメートルまでの範囲にある。構造３の高さは、ほぼ同様の寸法である。構造３の長さは限定されない。
【００８４】
次工程において、マスクが選択的に成長させられる。このため、第一の実施形態で既に説明したように、縦方向成長速度に対し遅い横方向成長速度を有する成長方法が選択される。またシリコンがシラン（ここではSiH４）の形態で反応炉内に供給される。N（窒素）含有ガス（ここではNH3）が混合ガスに含有されるので、窒化ケイ素膜５が側方ファセットに形成され、この窒化ケイ素膜がこれらファセットを覆い、この部分における次の成長を阻止する。次のIII-N（ここではGaN）の成長の間、構造（層）６は、事実上、上面（０００１）ファセットからのみ出発して成長するが、マスキングされたファセット上方で横方向にも続いて成長する。その結果、隣接構造6同士の融合によって、バルクIII-N（ここではGaN）層が連続的に形成される（図２参照）。エピタキシャル成長は、所望のIII-N層の厚さが得られるまで続けられる。
【００８５】
このように形成されたIII-N層６は、先に成長させた構造３の上面に載っており、該構造３のみによって基板もしくはテンプレートと繋がっている。図示のように基板１若しくは第一のIII-N層２への移行領域において、選択的マスキング５が形成される。したがって、ボイド７は、III-N層６と基板１もしくは第一の層２との間に所期の方法で形成され、このボイドが相互連結を不安定にしている。
【００８６】
続く冷却時に、連結部３の位置における熱膨張係数の違いにより大きなひずみが生じ、その結果、この領域で分離が起こる。したがって、基板１もしくは第一の層２から分離したバルクIII-N層（ここではGaN層）が得られる。
【００８７】
III-N組成（IIIはAl, GaおよびInから選択される）に関しては、層領域２、３および６におけるAl, GaおよびInの各原子比を自由に選択できる。結晶欠陥が発生する可能性を減少させるためには、この実施形態において同一もしくは類似の組成を選択することが好ましい。
【００８８】
K. Tomita et al. （上記参照）により記載された方法では、反応炉外での単一マスキング工程のみが利用される。横方向に成長した層は、マスクと直接結合し、その結果自己分離が阻害される。JP2004-051415AおよびJP2004-055799Aでは、パターンニングは、別途マスクを形成することにより行わねばならず、このマスクは後のエッチング工程を必要とし、コスト高となる。この方法では、構造と構造との間の部分と同様、棒および柱の側面もマスクにより保護されていないので、この部分でも成長が可能となり、エッチングされた露出部分が再び覆われたり、層の品質を顕著に低下させる微結晶が形成されたりする。Y.Oshima et al. およびA.Usui et al.（上記参照）により記載されたTiNナノネットは、任意の方法で製造される。したがって、基板と厚いGaN層との間の構造の寸法や間隔は、事実上、制御もしくは調整不能である。したがって、この方法では選択的マスキングは不可能である。
【００８９】
本発明においては、S.Bohyama et al.（上記参照）により記載された方法とは異なり、エピタキシ反応炉外で第二のマスクを外部成長させ構造化する必要がなくなるので、第二のマスクを選択的に除去したり、第二のマスクをその下の構造に合わせたりする面倒で困難な作業も排除できる。したがって、本発明による方法は、コストを顕著に低下させることができる。さらに、本発明においては、パターンニングおよび構造化における自由度および設計の可能性や、構造形成の正確さが顕著に向上する。
【００９０】
さらに、III-N中間層３の側方ファセット上に選択的に成長させたマスク５と棒/ボイドもしくは柱/ボイドとの組み合わせによる不安定な連結構造が分離を顕著に容易にする。基板もしくは第一の層と厚いIII-N層との間の連結部の高さは、広い範囲にわたって任意に調整できる。
【００９１】
（第三の実施形態）
本実施形態の目的は、典型的な（０００１）III-N（ここではGaN）ウェハ上において、所望のファセット上に所期方法で半導体デバイス用の一または複数の層（後続層）を成長させることである。具体例において、量子井戸（ＱＷ）は、｛１−１００｝面で排他的に配向しているものとする。
【００９２】
したがって、本発明の本実施形態において、複数のファセットを有する構造から出発して、｛１−１００｝面/ファセットを除く全てのファセットが、in situで選択的にマスキングされ、同時に起こる及び／又は後続の量子井戸成長の間、｛１−１００｝面/ファセットでのみ成長が生ずる。
【００９３】
図３に模式的に示す実施形態もしくは変形実施形態において、第一のマスク４は異種基板１（たとえばサファイア）もしくは第一のIII-N層２上に形成されパターン化される。ここで、＜１１−２０＞方向でストライプ状開口部/窓４ａを有するストライプパターンが、マスク構造として形成される。開口部４ａの幅および長さは、必要および要望に応じて、容易に選択できる。この構造化基板上に、所定量（好適には５０nm〜５０μｍの厚さまで）のIII-N（ここではGaN）が成長するが、このときマスクの開口部４ａから出発して、縦方向の｛１−１００｝ファセット/面と上部水平方向の（０００１）ファセット/面とで画定される長方形断面をもつ構造３が形成されるように成長させる。構造３の幅および高さは、層３の厚さと同様に開口部の幅および開口部の長さの選択に応じて、サブマイクロメートルもしくはマイクロメートル領域にあるが、この寸法に限定されない。構造３の長さ（すなわち図面の平面から垂直に突出しているので図３では示されていない）は、所望に選択できる。
【００９４】
次工程において、横方向に比べて遅い縦方向の成長速度を有する成長法が第一の実施形態で記載したように選択され、シリコン含有化合物（シラン）が反応炉内へ供給される。これにより、基板の主表面と平行もしくは本質的に平行な水平方向（０００１）ファセット上に、窒化ケイ素膜８が形成され、この膜がこのファセットを覆い、この部分における次の成長を阻止する。別のIII-N（ここではGaInN）を成長させるとき、その構造は、事実上、側面｛１-１００｝ファセットに基づいて、横方向にのみ成長する。この方法では、GaInNからなる量子井戸もしくは量子膜９が、縦方向の側面ファセットに排他的に形成される。このような量子井戸/膜は、所期の方法で、GaN基層３上に選択的に形成された後続層に相当する。機能的半導体部品もしくはデバイスを得るため、電気接点として、後続層の対応部位をｎドープもしくはｐドープすることもできる。
【００９５】
部品もしくはデバイスは、所望に応じてさらに改良、処理及び／又は修正することができる。たとえば、場合によりIII-N半導体材料を含む、場合により他の半導体材料を含む、他の半導体層を形成してもよい。必要に応じて、エッチングなどの適切な手段により、第一もしくは第二のマスク材料を除去してもよい。
【００９６】
第二のマスクの選択的堆積による成長を制御せずに、構造化基板上に量子井戸を成長させると、表面の全てのファセット上に形成された量子井戸が得られる（B. Neubert, P. Bruckner, F.Habel, F.Scholz, T.Riemann,J.Christen, M.Beer and J.Zweck, Applied Physics Letters 87, 182111-182113(2005)参照）。量子井戸の特性はファセットが相違すると異なるので、このような構造は半導体デバイス製造には不適当である。これに対して、本発明によれば、所定種類の量子井戸を所期の方法で一又は複数の所望結晶ファセット上に成長させることができる。したがって、半導体デバイスの特性は、所期の方法で左右され、有利に調整することができる。
【００９７】
上記実施形態においては、基板もしくは基板上に形成された第一のIII-N層を含む基礎もしくはテンプレート上に形成されたIII-N層上に、量子井戸が形成される。しかしながら、本発明と同様の原理を用いて、量子構造もしくは他の所望のIII-N層を他の基礎構造、たとえば基板なしで構成された基礎構造、あるいは他の半導体基層で構成された基礎構造などの上に選択的に形成することができる。さらに、各層にドーパントを含有させてもよい。
【００９８】
（第四の実施形態）
半導体デバイス用後続層を含む各種構造は、第三の実施形態で記載した方法で、サファイア-GaNテンプレート上に製造されるが、当該構造は量子膜もしくは量子井戸（ＱＷ）が選択的に成長可能な面毎に異なり、第二のマスクを選択的に成膜することによって他の結晶面が覆われる。
【００９９】
III族窒化物は、強磁性結晶構造を有している。したがって、共通（０００１）面の量子井戸に圧電場が形成される。圧電場は電子とホールとを分離させ、それによってLEDやレーザなどの半導体デバイスの効率を減少させる（量子閉じ込めシュタルク効果）（上記B. Neubert et al.参照）。しかしながら、量子井戸が、このような場の方向（｛１−１００｝面もしくは技術的に関係性の低い｛１１−２０｝面）に形成されると、この効果は減少し、半導体デバイスはより効率的になる。｛１−１０１｝もしくは｛１１−２０｝面に量子井戸を設けることによって、この効果の減少が既に可能となっており、効率が若干向上する。これらの面の量子井戸は、構造３（すなわち、従来のELO法に相当する構造）のみを成長させ、その後に、たとえば低いバンドギャップを有する数nm程度の一又は複数の薄いIII-N層を成長させることにより、既に実現することができる。しかしながら、量子井戸はマスキングされていない結晶ファセットすべての上に常に成長する（すなわち、この方法では、たとえば｛１−１００｝面のみに量子井戸を得ることが不可能である）。（０００１）面の量子井戸もやはり、常に得られるからである。さらに、各成分の取り込み効率の違いに起因して、各種面における量子井戸のバンドギャップが量的に異なることが予想される。
【０１００】
量子井戸が配向される面以外の結晶面について、本発明に係る所期の選択的マスキングによってのみ、望まれ且つ定められた量子井戸のみを成長させることが可能になる。選択的マスキング後、所望の半導体デバイス用として基本的にすべて利用可能な後続層が成長させられる。本発明によれば、基板の主表面に平行に広がるファセット上に選択的マスキングが形成され、基板の表面と平行でない少なくとも１つのファセット上に半導体デバイス用後続層が形成される用途例が実現されることが特に効果的である。共通（０００１）面から所望面へ層を移すことによって、層の厚さもしくは組成を場合に応じて変化させることができる。これは所望により修正できる。
【０１０１】
本発明に係る方法によって、たとえば、量子井戸のエピタキシャル層の成長を、第三の実施形態における｛１−１００｝面や、｛１−１０１｝面、｛１１−２２｝面、｛１１−２０｝面のような特異的に望まれる面上で行うことができる。
【０１０２】
機能的半導体デバイスを得るために、電気接点として、後続層の各領域をやはりｎドープもしくはｐドープしてもよい。
【０１０３】
第三もしくは第四の実施形態で記載した量子井戸の代わりに、半導体デバイスの特性を向上させるため、量子点もしくは量子細線を形成してもよい。このような層形成は、本発明にかかる方法で（０００１）面から他の面へ移送することもできる。
【０１０４】
第三もしくは第四の実施形態の方法によって、GaInN-GaNへテロ構造などのようなヘテロ構造を、本質的に内部場から自由に、製造することができる。
後続層が積層される結晶面は、基板の当初の結晶面よりも小さな圧電定数を有していることが好ましい。
【０１０５】
第三もしくは第四の実施形態にかかる方法によって、後続層のバンドギャップを、後続層の周囲の半導体のバンドギャップよりも小さくすることが可能になる。
【０１０６】
第三の実施形態の場合と同じく、第四の実施形態も同様に本発明の範囲内での修正が可能であり、たとえば半導体デバイス用後続層を、基板もしくは基板上に形成された第一のIII-N層上に形成するのみならず、たとえば基板を伴わずあるいは他の半導体基層を備えて構成された他の基礎構造上に当該後続層を選択的に形成してもよい。
さらに、各層にはドーパントを含有させてもよい。
【０１０７】
第三の実施形態の場合と同じく、第四の実施形態によって得られる部品もしくはデバイスを、所望により更に、改良、処理及び／又は修正してもよい。たとえば、場合によりIII-N半導体材料を含み、場合により他の半導体材料により同様に構成される、別の半導体層を形成してもよい。
【０１０８】
本発明を、好適な実施形態、具体例および説明用図面により説明してきたが、これらの記載および図面は本発明をそれらに限定するものと解釈するべきものではない。しかしながら、当業者であれば、添付の特許請求の範囲で定義された本発明の範囲および趣旨内で修正を行えるものである。
【図面の簡単な説明】
【０１０９】
【図１】本発明の一実施形態における層構造を模式的に示す断面図であり、エピタキシャル成長したIII-N層３が、上方ファセットおよび側方ファセットを有し、マスク材料５が当該側方ファセット上に選択的に成膜され、別のIII-N層６が当該上方ファセット上に更に成長しているものを示す。
【図２】図１に係る実施形態における進展を示す模式図であり、図１に係る複数の部分構造が、隣接して形成されており、III-N層が更に成長することによって基板表面に平行な連続バルクIII-N層６が最終的に得られ、自立III-N層として自ら分離するものを示す。
【図３】本発明の他の実施形態における層構造を模式的に示す断面図であり、図１と同様に、形成されたIII-N層３は、上方ファセットおよび側方ファセットを有するが、第一の実施形態とは異なり、マスク材料８が上方ファセット上に選択的に成膜され、別のIII-N層７が側方ファセット上に、基板表面とは非平行に、それぞれ成長可能になっているものを示す。
【図４】一実施例の走査電子顕微鏡（REM）写真であり、III-N層が（０００１）面で成長し、一方、｛１−１０１｝面上での成長はマスク材料の選択的成膜によって停止しているものを示す。
【図５】他の実施例の走査電子顕微鏡（REM）写真であり、図４の実施例と異なり、（０００１）面上での成長がマスク材料の選択的成膜により停止され、一方、III-N層は｛１１−２０｝面で成長しているものを示す。
【符号の説明】
【０１１０】
1    異種基板
2    第一III-N層
3    III-N層(構造)
4    第一のマスク
4a    開口部（窓）
5    窒化ケイ素膜
6    III-N層(構造)
【図１】
2007243152.tif 000003
【図２】
2007243152.tif 000004
【図３】
2007243152.tif 000005
【図４】
2007243152.tif 000006
【図５】
2007243152.tif 000007
【外国語明細書】
【発明の名称】Processes for Selective Masking of III-N Layers and for the Preparation of Free-Standing III-N Layers or of Devices, and Products Obtained thereby
【技術分野】
【０００１】
The invention relates to a process for the selective covering of predetermined crystal facets (crystal planes) during the growth, and in particular the epitaxial growth of group III-nitrides (in short: III-N), especially of (Al,Ga,In)N, as well as processes for the preparation of free-standing III-N layers and of devices or components, as well as to products such as optoelectronic and electronic devices obtained by such processes.
【０００２】
The material system III-N, wherein III denotes at least one element of group III of the Periodic Table, selected from the group consisting of Al,  Ga and In, currently plays a significant role among semiconductor materials. It is used for a range of optoelectronic and electronic devices. The masking of predetermined portions of semiconductor wafers is used in a variety of applications when preparing or manufacturing new devices as well as when separating the III-N layers from a foreign substrate.
【０００３】
The in situ deposition of dielectric materials is known (US Patent No. 6,802,902, US-A-20040137732); however, only non-structured substrates are described, which respectively have only one certain crystal facet (crystal plane) at the surface. Further, the whole wafer is covered entirely by a mask. This process therefore can only be used for reducing the dislocation density or also for the relaxation of strains, but not for the manufacture of complex structures.
【０００４】
K. Tomita et al., in phys. stat. sol. (a), 194, p. 563 (2002), describe the preparation of free-standing bulk GaN layers by self-separation. Outside an epitaxy reactor for the growth of the GaN layer, a single mask is generated in one step on a sapphire foreign substrate. Starting from exposed portions of the mask, an epitaxial lateral overgrowth across the mask is carried out for the formation of the thick GaN layer. The thus formed GaN layer separated itself from the sapphire substrate.
【０００５】
In the processes described in JP-A-2004-051415 and JP-A-2004-055799, III-N layers are structured such that, after further growth, only bars or columns remained as connections between the substrate and the III-N layer.
【０００６】
Y. Oshima et al. in phys. stat. sol. (a) 194, p. 554 (2002) and A. Usui et al in phys. stat. sol. (a) 194, p. 572 (2002) describe the preparation of free-standing GaN layers by the so-called "void assisted separation". Again outside of the epitaxy reactor, a TiN layer is formed on a sapphire/GaN substrate. This substrate is converted, in a further annealing step, into a "nano net". The subsequent epitaxial growth of a thick GaN layer leads to micro voids between the substrate and the thick GaN layer.
【０００７】
S. Bohyama et al. (Japanese Journal of Applied Physics, Vol. 44, L24 (2005)) have described the growth on structured substrates, wherein certain crystal facets have been covered by a mask. For this purpose, the external formation of a first mask is necessary, and then an epitaxy step is performed for the generation of the structures. Then, a second mask is formed, again outside the epitaxy reactor, and has to be structured. Hereby, a SiO2 mask is formed on the GaN layer first, and subsequently the top of the underneath GaN layer is removed again to provide a seed for the further growth. Here, the position of the structures must be aligned exactly above the structures of the first mask.
【０００８】
Furthermore, the formation of quantum (hetero)structures in the III-N material system has attracted interest. Conventionally, III-N quantum wells have however been grown on planes other than the (0010)- or c-plane only on foreign substrates, such as on the r-plane of sapphire, where GaN grows in the a-direction (H.N. Ng, Appl. Phys. Lett. 80, 4369 (2002) and M.D. Craven et al., Appl. Phys. Lett. 81, 1201 (2002)), or on the m-plane of LiAlO2 substrate (P. Waltereit et al., J. Cryst. Growth 218, 143 (2000)). Neubert et al.  (Appl. Phys. Lett. 87, 182111 (2005) have epitaxially grown III-N (namely GaInN) quantum wells on III-N (namely GaN) facets, however being unable to grow III-N quantum wells on specific facets only.  
【０００９】
【特許文献１】US6802902
【特許文献２】US2004-0137732A
【特許文献３】JP-A-2004-055799(Abstract and Claims in English)
【特許文献４】JP-A-2004-051415(Abstract and Claims in English)
【非特許文献１】K. Tomita et al., phys. stat. sol. (a), 194, p. 563 - 567 (2002)
【非特許文献２】Y. Oshima et al., phys. stat. sol. (a) 194, p. 554 - 558 (2002)
【非特許文献３】A. Usui et al., phys. stat. sol. (a) 194, p. 572 - 575 (2002)
【非特許文献４】S. Bohyama et al., Japanese Journal of Applied Physics, Vol. 44, L24 - L26 (2005)
【非特許文献５】H.N. Ng, Appl. Phys. Lett. 80, 4369 (2002) and M.D. Craven et al., Appl. Phys. Lett. 81, 1201 (2002)
【非特許文献６】P. Waltereit et al., J. Cryst. Growth 218, 143 (2000)
【非特許文献７】B. Neubert et al., Applied Physics Letters 87, 182111-182113 (2005)
【非特許文献８】K. Hiramatsu et al., phys. stat. sol. (a) 176, p. 535 - 543 (1999)
【発明の開示】
【発明が解決しようとする課題】
【００１０】
It is an object of the invention to improve a process for depositing a mask material on a III-N layer and thereby providing efficient possibilities for the preparation or the provision of a free-standing III-N layer and/or of devices comprising selectively formed subsequent layers in the III-N material system.
【課題を解決するための手段】
【００１１】
In order to achieve the object, the invention is characterized in that it provides:
(1) A process for the formation of a mask material on a III-N layer, wherein III denotes at least one element of group III of the Periodic Table of Elements, selected from Al, Ga and In, wherein a III-N layer having a surface is provided, which comprises more than one facet; and
a mask material is deposited selectively on one or more, but not on all facets.
【００１２】
(2) The process according to claim 1, wherein the deposition of the mask material is carried out within the same reactor which is also used for the growth of the III-N layer.
【００１３】
(3) The process according to claim 1, wherein, simultaneously with the selective deposition of the mask material, epitaxial growth of a further III-N layer is carried out on at least one, multiple or all facets other than that or those facet(s) where the mask material is selectively deposited.
【００１４】
(4) A process for the growth of an at least partially masked III-N layer by means of epitaxy, wherein III denotes at least one element of group III of the Periodic Table of Elements, selected from Al,  Ga and In, the process comprising:
providing a III-N layer having a surface, which comprises more than one facet; and carrying out epitaxial growth under growth conditions, by which 
(i) a growth of at least one further III-N layer selectively on a first type or a first group of facet(s) and 
(ii) a deposition of mask material selectively on a second type or a second group of facet(s) proceed simultaneously.
【００１５】
(5) The process according to claim 4, wherein epitaxial growth is carried out, during at least a part of the growth process, under growth conditions such that at least one source for the mask material is supplied to the epitaxy reactor, and that the growth rate for the III-N material system on the first type or group of facet(s) is higher relative to the growth rate on the second type or group of facet(s).
【００１６】
(6) A process for the growth of an at least partially masked III-N layer by means of epitaxy in an epitaxy reactor, wherein III denotes at least one element of group III of the Periodic Table of Elements, selected from Al,  Ga and In, the process comprising: 
performing epitaxial growth for the III-N layer, during at least a part of the growth process, under growth conditions where growth rates of lateral growth and vertical growth respectively are different; and 
supplying, during a period of respectively different  lateral and vertical growth rates, at least one source for a mask material into the epitaxy reactor. 
【００１７】
(7) The process according to claim 1,  4 or 6, wherein the mask material comprises a nitride compound or an oxide compound.
【００１８】
(8) The process according to claim 1,  4 or 6, wherein the mask material comprise a silicon compound.
【００１９】
(9) The process according to claim  1,  4 or 6, wherein the mask material comprises silicon nitride, which is deposited by using ammonia or an amine, and a silane or a chlorosilane.
【００２０】
(10) The process according to claim  1,  4 or 6, wherein the mask material comprises silicon nitride, is deposited by using NH3 or (CH3)2NNH2, and SilH2l+2 or SilClmHn, wherein l is an integer from 1 to 8, and m and n, respectively, are 0 or an integer with a sum of 2l+2.
【００２１】
(11) The process according to claim 1,  4 or 6, wherein the deposited mask material is a second mask material, wherein, in a prior step, a pattern of a first mask material has been formed on a substrate, a template or a base layer, and subsequently the III-N layer having the surface with more than one facet is grown, starting from the non-masked portions of the pattern.
【００２２】
(12) The process according to claim 1,  4 or 6, wherein the III-N layer is grown by means of MOVPE or HVPE.
【００２３】
(13) A process for the preparation of a free-standing III-N layer, wherein III denotes at least one element of the group III of the periodic Table of Elements, selected from Al,  Ga and In, the process comprising the steps of:
performing a process according to claim 1,  4 or 6 for forming a selectively masked III-N layer above a substrate, a template or a base layer, and
forming a further III-N layer, 
wherein selective masking is formed in a region between the further III-N layer and the substrate, the template or base layer , and
causing said further III-N layer to separate from the substrate, the template or the base layer, thereby providing the free-standing III-N layer.
【００２４】
(14) The process according to claim 13, wherein voids are generated between the substrate and the further III-N layer due to the selective masking, and/or wherein the further III-N layer is capable of self-separating from the substrate, the template or the base layer.
【００２５】
(15) The process according to claim 13, wherein the further III-N layer is connected to the substrate, the template or the base layer through spaced apart bars or  through spaced apart columns.
【００２６】
(16) The process according to claim 13, wherein selective masking is formed on one or more facet(s) other than the facet which is parallel in plane to the main surface of the substrate, the template or the base layer.
【００２７】
(17) The process according to claim 13, wherein the further III-N layer is formed to have a desired thickness by epitaxial growth, the epitaxial growth process being MOVPE or HVPE.
【００２８】
(18) Free-standing III-N wafer, obtainable by a process according to claim 13.
【００２９】
(19) A process for producing a device comprising a III-N material, wherein III denotes at least one element of the group III of the Periodic Table of Elements, selected from Al,  Ga and In, the process comprising the steps of:
performing a process according to claim 1, 4 or 6 for forming a selectively masked III-N layer above a substrate, a template or a base layer such that selective masking is formed on at least one facet of a formed multi-facet III-N layer; and forming at least one layer for the device on at least one of non-masked facet(s).
【００３０】
(20) The process according to claim 19, wherein selective masking is formed on a facet which is oriented in plane parallel to the main surface of the substrate, the template or the base layer, and that the at least one layer for the device is formed on at least one of other facets which are not parallel in plane to the main surface of the substrate, the template or the base layer.
【００３１】
(21) The process according to claim 19, wherein the at least one layer for the device comprises a quantum structure.
【００３２】
(22) The process according to claim 19, wherein the at least one layer for the device is formed by epitaxial growth, the epitaxial growth process being MOVPE or HVPE.
【００３３】
(23) An electronic or optoelectronic device, obtainable by a process according to claim 19.
【００３４】
(24) A semiconductor device comprising a III-N layer, wherein III denotes at least one element of the group III of the Periodic Table of Elements, selected from Al,  Ga and In, comprising:
a multi-facet, epitaxial III-N layer having different first and second types or groups of facets;
at least one further III-N layer epitaxially grown selectively on the first type or a first group of facets, while a mask material layer is selectively deposited on the second type or a second group of facets.
【００３５】
(25) The semiconductor device according to claim 24, wherein said mask material layer is deposited on a second type facet which is oriented in plane parallel to the main lower plane of the multi-facet, epitaxial III-N layer, and wherein the further III-N layer is epitaxially grown on at least one of first type or first group of facets which are not parallel in plane to the main lower plane of the multi-facet, epitaxial III-N layer.
【００３６】
(26) The semiconductor device according to claim 24, wherein said mask material layer is removed after epitaxial growth of the further III-N layer, and optionally at least one semiconductor layer is formed on the second type or a second group of facets after removal of the mask material layer. 
【００３７】
(27) The semiconductor device according to claim 24, wherein a band gap within the at least one further III-N layer epitaxially grown selectively on the first type or a first group of facets is smaller than a band gap of another semiconductor layer or another III-N layer of the semiconductor device.
【００３８】
(28) The semiconductor device according to claim 24, wherein the crystal plane, in which the further III-N layer is epitaxially grown on at least one of first type facets, has a piezoelectric constant lower than that of the original crystal plane of a substrate, a template or a base layer, on which the multi-facet, epitaxially grown III-N layer is formed.
【００３９】
(29) A semiconductor device comprising a III-N layer, wherein III denotes at least one element of the group III of the Periodic Table of Elements, selected from Al,  Ga and In, comprising:
a multi-facet, epitaxial III-N layer having different first and second types or groups of facets, a second type of facets being the (0001) facet;
at least one III-N quantum structure being epitaxially grown selectively on the first type or a first group of facets, but not or essentially not on the second type of (0001) facet.
【００４０】
(30) The semiconductor device according to claim 29, wherein one or more semiconductor layer(s) or III-N layer(s) are formed on the first type or group of facets below and/or above the at least one III-N quantum structure.
【００４１】
(31) The semiconductor device according to claim 24 or 29, wherein the first type or first group of facets lie in one of planes selected from the group consisting of:
{1-100} planes, 
{1-101} planes,
{11-20} planes, and
{11-22} planes.
【００４２】
(32) The semiconductor device according to claim 24 or 29, comprising a doped semiconductor or III-N layer.
【００４３】
In one aspect, the present invention provides a process for the formation of a mask material on a III-N layer, wherein III denotes at least one element of group III of the Periodic Table of Elements, selected from Al,  Ga and In, wherein
a III-N layer having a surface is provided, which comprises more than one facet; and a mask material is deposited selectively on one or more, but not on all facets. 
【００４４】
In a further aspect, the present invention provides a process for the growth of an at least partially masked III-N layer by means of epitaxy, wherein III is denoted as above, wherein the process comprises providing a III-N layer having a surface, which comprises more than one facet; and carrying out epitaxial growth under growth conditions, by which (i) a growth of at least one further III-N layer selectively on a first type or a first group of facet(s) and (ii) a deposition of mask material selectively on a second type or a second group of facet(s) proceed simultaneously.
【００４５】
In another aspect, the present invention further provides a process for the growth of an at least partially masked III-N layer by means of epitaxy in an epitaxy reactor, wherein III denotes at least one element of group III of the Periodic Table of Elements, selected from Al, Ga and In, the process comprising: performing epitaxial growth, during at least a part of the growth process, under growth conditions where growth rates of lateral growth and vertical growth respectively are different, preferably substantially different, and 
supplying, during a period of respectively different  lateral and vertical growth rates, at least one source for a mask material into the epitaxy reactor. In this manner, mask material is allowed to deposit on at least one plane (facet) formed by the lower growth rate. 
According to this embodiment of the invention, vertical growth rate  means the one affecting the horizontal (0001) surface facet, whereas lateral growth rate means the one affecting any one or all of other surface facets, including inclined and/or vertical surface facets. 
【００４６】
A suitable difference between lateral and vertical growth rates is defined by a sufficiently significant ratio between the respective lateral and vertical growth rates, or visa versa by a sufficiently significant ratio between the respective vertical and lateral growth rates, in order to achieve a selectivity. For example, “sufficiently significant” means a respective ratio factor being  at least 1.5 or higher, preferably at least 3.0 or higher, more preferably at least 5.0 or higher  and particularly at least 10.0 or higher.
【００４７】
The different aspects of the process of the present invention commonly provide an advantage that mask material can be selectively and effectively formed on one type or a subgroup of multiple facets that are accessibly provided at the III-N layer. This selective facet-masking deposition can be formed in situ during epitaxial growth of the III-N material having more than one growing facet. A masking of all accessible facets is avoided, thereby allowing the non-masked facet(s) to continuously grow in the III-N material system, including possibilities of forming doped or undoped III-N-homostructures and/or -heterostructures, and of forming selectively further layers of other semiconductor materials. Depending on the desired further processing and depending on which type or which group of facet has been correspondingly selected for the selective masking, the structure thus obtained then allows for useful applications.
【００４８】
In a first aspect of such useful application, the present invention provides a process for the preparation of a free-standing III-N layer (III being denoted as above), wherein a process according to either one of the above mentioned process aspects is performed for forming a selectively masked III-N layer above a substrate, a template or base layer, and a further III-N layer is formed, wherein the selective masking is formed in a region between the further III-N layer and the substrate or template or base layer, and causing the further III-N layer to separate from the substrate, template or base layer, thereby providing the free-standing III-N layer. The formation of the further III-N above the selectively masked III-N layer is allowed to proceed as long as a desired thickness is provided. The separation of the further formed III-N layer of desired thickness may proceed in a self-separation process owing to a structural instability generated by the selective masking process, or may be assisted by a further treatment such as mechanical, chemical, thermal or laser-optical treatment or any combination thereof. Any remaining material of the multifacet III-N layer comprising masking material may be actively removed, if desired or necessary, by suitable treatment such as etching, polishing, CMP or the like.
The free-standing III-N layer formed to a desired thickness may then be used as a substrate for producing optical, electronic or an optoelectronic devices, semiconductor components or the like. 
【００４９】
In a second aspect of such useful application, the present invention provides a process for producing a device comprising a III-N material, wherein III is denoted as above, which process comprises the steps of: performing a process according to either one of the above mentioned aspects for forming a selectively masked III-N layer above a substrate, a template or a base layer such that selective masking is formed on at least one facet of the formed multi-facet III-N layer, and forming at least one layer for the device on at least one of non-masked facet(s).
The device obtained by the process according to this embodiment of the invention may be an optical, an electronic or an optoelectronic device, a semiconductor component or the like. 
【００５０】
By the processes of the invention, free-standing III-N wafers, or electronic or optoelectronic devices can be manufactured. Such products can be manufactured with improved properties.
【００５１】
The invention can be applied to crystalline, particularly single-crystalline III-N compounds, wherein III denotes at least one element of group III of the Periodic Table of Elements, selected from the group consisting of Al,  Ga and In. A corresponding general formula is AlxGayInzN, wherein 0≦x≦1, 0≦y≦1, 0≦z≦1 and x + y + z = 1. Examples of possible III-N compounds are quaternary compounds such as (Ga,Al,In)N, ternary compounds such as (Ga,Al)N, (Ga,In)N and (Al,In)N, or binary compounds such as GaN or AlN. Among the selected elements of the group III, such as exemplified in the aforementioned brackets, all conceivable atomic ratios are possible, i.e. from 0 to 100 atom-% for the respective element (for example (Al,Ga)N = AlxGa1-xN, wherein 0≦x≦1). (Ga,Al)N and GaN are particularly preferred. The following description of preferred embodiments is not only applicable to the III-N compound examples indicated there, but to all possible III-N compounds, and to devices comprising both III-N semiconductor and other semiconductor materials.
【００５２】
The term "mask material" or "compound of the mask material" is understood to mean that the deposition of a III-nitride- or (Al,Ga,In)-N- material on the mask material is inhibited, preferably essentially prevented and more preferably practically entirely prevented. The terms "facet(s)" or "plane(s)" of a crystal have a meaning typical for the person skilled in the art. In accordance with the invention, the possible orientations of a plurality of crystal facets or crystal planes are not limited and are variably selectable and adjustable in a well-aimed manner as desired. The terms “facet(s)” used in the present invention usually mean upper facet(s) of a III-N crystal on which further material is to be layered; the opposite lower face may be a main lower plane or surface, or an interface to a further III-N material or another material.
【００５３】
Suitable substrates include, but are not limited to a foreign substrates such as sapphire (Al2O3), silicon carbide (SiC), or lithium aluminum oxide or lithium gallium oxide (Li(Al,Ga)O2); or native III-N substrates. Further layers may optionally be formed on such substrates, such as buffer layers or barrier layers, to thereby provide templates to be used in the present invention. Materials for such buffer layers, barrier layers or templates preferably include (Ga,Al,In)N-material, and these are preferably epitaxially grown. As an alternative, the III-N layer having more than one facet may be provided on any other base layer or base structure made of any desired material with or without a substrate, for example a semiconductor material other than the (Ga,Al,In)N-material system.
【００５４】
A suitable pre-step, which facilitates to provide the III-N layer having more than one exposed crystal facet(s) at the surface, includes the structuring or patterning of a first mask material formed on a substrate or on a film formed above a substrate.  The structuring or patterning of the first mask material on the substrate can be carried out by conventional techniques, including, for example, photolithography, selective etching of a continuous planar layer of a mask material, etc. As the first mask material, an oxide compound or a nitride compound, for example SiO2, silicon nitride (SiN or Si3N4) or the like, are suitable. The design of the structure or patterning of the first mask can be chosen as desired and suitable; for example, stripes, circular or polygonal islands or other structured matrices, exposed openings or "windows" of the optionally covered substrate material may be formed, preferably in order to subsequently allow epitaxial growth of a III-N layer from the openings or "windows".
【００５５】
As techniques for the provision of the III-N layer having more than one exposed crystal facets, processes known as such are suitable, preferably epitaxial growth processes and in particular Metalorganic Vapour Phase Epitaxy (MOVPE) and Hydride Vapor Phase Epitaxy (HVPE) with Epitaxial Lateral Overgrowth (ELO) or Selective Area Growth (SAG). Further epitaxy processes include Molecular Beam Epitaxy (MBE), in particular the Ion Beam Assisted Molecular Beam Epitaxy (IBA-MBE) or the Plasma Assisted Molecular Beam Epitaxy (PAMBE). As an alternative to epitaxy processes, etching techniques of a continuous layer are possible as well, in order to realize a structure having different crystal facets. Techniques for the formation of a continuous layer as well as for the selective etching, such as wet chemical etching, dry etching, reactive ion etching and the like, are known.
【００５６】
According to a preferred aspect of the present invention, on the surface of the III-N layer having multiple crystal facets, mask material is deposited during further growth process on predetermined crystal facets, i.e. only on one or more, but not on all of the accessible crystal facets. Thereby, a mask can be selectively deposited in situ, that is simultaneously with the further epitaxial growth of a III-N layer on one, multiple or all remaining, yet accessible facet(s). This selective deposition is suitably carried out in the same reactor which is used for the growth of the III-N layer. In case that in the previous step for providing the III-N layer having a surface with more than one facet, a (first) mask material was already used, this selective deposition now concerns a second mask material. The material for the second mask may be selected, independently from that of the first mask, among suitable mask materials, preferably among nitride compounds and oxide compounds. The most suitable material for the second mask is a silicon compound, such as silicon nitride, which may be formed in the form of Si3N4 or another, stoichiometric or non-stoichiometric SiN compound.
【００５７】
The selective deposition can be realized particularly by controlling the growth rates of the different facets in the respectively chosen (Ga,Al,In)N-material system by an aimed adjustment of one or more process parameter(s) during simultaneous presence of constituents for the mask material, such as e.g. silicon. The influences of the process parameters of the MOVPE or the HVPE towards the facets may be selected from the group of conditions comprising the size, the direction or orientation, the material and the fill factor of the first mask, the growth temperature, the reactor pressure, the flow rate of the source compounds, the type and concentration of an inert gas and/or an impurity, and the type of substrate, wherein the adjustments of one or more of the mentioned conditions may be combined. For the description of possible influencing conditions, it is referred to the literature of K. Hiramatsu et al. in phys. stat. sol. (a) 176, p. 535 (1999) as well as the further literature cited therein, wherein K. Hiramatsu et al. and the further literature cited therein are entirely included within the disclosure of this specification by way of reference.
【００５８】
In a particularly efficient embodiment of the present invention, it is safeguarded during the growth process according to the present invention, that a suitable compound for the mask material is selectively deposited on one or more facet(s) which is (are) predominated by a lower and preferably a substantially lower growth rate of the (Ga,Al,In)N-material system compared to the other facet(s). When simultaneously introducing a suitable source for the mask material such as e.g. a suitable silicon source compound, epitaxial growth conditions are selected, wherein a relatively high growth rate of the (Ga,Al,In)N-material system is effected on a first type or a first group of facet(s), whereas in comparison thereto a relatively low, preferably a substantially lower growth rate of the (Ga,Al,In)N-material system is effected on a second type or a second group of facet(s), such that the compound of the mask material is selectively deposited on the second type or group of facet(s). For example, a sufficiently significant ratio between lateral and vertical growth rates is adjusted as described above.
【００５９】
If during this operation sufficient mask material is deposited selectively on the second type or group of facet(s), the growth of the (Ga,Al,In)N-material system on this second type or group of facet(s) may be stopped entirely, but may continuously occur on the first type or group of facet(s), whereby an excellent selectivity is achieved. The selective deposition of the mask material may be effected also in case that constituents of the mask material, such as e.g. silicon, is incorporated into the crystal lattice on the other (i.e. first type or group) facet(s) under the formation of a doped III-N layer. Once the selectivity is achieved and thus sufficient mask material is selectively deposited, the growth conditions may be changed as desired. For example, the supply of a source compound for the mask material into the reactor may be stopped, and/or the relative growth rates for the respective facets may be varied, newly adjusted and/or optionally matched, because the already deposited mask layer inhibits or prevents further growth of a (Ga,Al,In)N-material system on the second type or group of facet(s).
【００６０】
As a result of the process according to the invention in various aspects, a mask material is selectively formed on at least one facet, but leaving at least one of other facet(s) uncovered or essentially uncovered by mask material. In the framework of the present invention, it was surprisingly found that when a source for the mask material is introduced during further epitaxial growth on a III-N layer provided with multiple accessible facets, a selective, facet-specific deposition of the mask material can be controlled most effectively by controlling the facet-specific growth rate of the III-N layer. A relatively low III-N crystal growth rate leads to an excessive deposition of mask material and thus further reduces and even inhibits III-N crystal growth. On the other hand, a relatively high III-N crystal growth rate overcomes a masking effect of a mask material, even if a source for the mask material is present, such that a component of the mask material such as silicon may be incorporated in to the III-N layer as dopant. A balance in the selectivity of depositing mask material and III-N material on different facets may be most effectively controlled by controlling the ratio of vertical to lateral growth rate of the III-N material. Once a sufficient selectivity is reached, further supply of the source of the mask material may be maintained or reduced or even stopped, depending on a desired or accepted degree of doping or on a desired absence of doping in the grown III-N layer.
【００６１】
The selective deposition of the mask material enables that further, preferably simultaneous epitaxial growth of the III-N layer in the same reactor occurs only or essentially only on one or multiple facet(s), which remain uncovered by the mask material. The adjustment of the influencing factors mentioned above during epitaxial growth allows aimed selection on which crystal facet or facets the further epitaxial growth of the III-N layer occurs. Depending on which facet(s) is (are) selected for the further selective growth of a III-N layer, advantageous further developments can be realized, such as the preparation of a free-standing III-N layer of a desired thickness in accordance with the aforementioned first aspect of useful application of the invention; and the deposition of further layers for devices in the III-N-material system or for other semiconductors as defined by the  aforementioned second aspect of useful application of the invention. Consequently, free-standing thick III-N layers or predetermined further layers for devices in the III-N material system or other semiconductors may not only be prepared efficiently, but may be provided also with improved and adjustable properties in a well-aimed manner.
【００６２】
It will become apparent to the person skilled in the art that the respective products provided according to the present invention can be further designed, further processed or further modified in accordance with the intended use. For example, the selectively deposited mask material may maintained, but alternatively it may be removed again. Further, a semiconductor material other than III-N compound material, or a further III-N material of a (Ga,Al,In)N composition being independently chosen from, or being adjusted to the (Ga,Al,In)N composition of either the multifacet III-N layer or of the previously facet-selectively grown III-N layer may be deposited on the previously masked facet(s). For example, III-N homostructures and III-N heterostructures having differently composed III-N layers may be obtained in this manner as useful device structures. 
【００６３】
Preferably, the band gap within the at least one further III-N layer epitaxially grown selectively on the non-masked first type or a first group of upper facets is smaller than the band gap of other semiconductor layers or other III-N layers of the device or component. This particularly allows for the provision of quantum (hetero)structures, including quantum wells, quantum films, quantum wires and/or quantum dots. As will become further apparent to those skilled in the art, one or more layers for the device may be doped by any suitable dopant.
【００６４】
Examples of possible semiconductor devices having quantum structures in accordance with embodiments of the present invention include, but are not limited to the following: 
Especially for optoelectronic devices such as lasers or LEDs, a p-doped region is formed above the quantum structure, and subsequently a p-contact is formed thereon. In a preferred embodiment, a thin barrier layer having a high band gap, and being usually composed of the III-N material system, may be formed between the quantum structure and the p-doped region.
【００６５】
Further, an n-doped region being n-contacted is typically formed below the quantum structure.
【００６６】
When the semiconductor device according to the present invention is designed as a laser diode, the quantum structure, such as quantum film(s), are typically embedded in wave conducing materials having low refractive index, which is for example made of AlGaN or a modified III-N material. As examples for possible material combinations, there may be mentioned (indicated in the order from bottom to top):Emission in green/blue/near-UV: GaN-base layer, InGaN-quantum structure, and GaN-or InGaN-barrier layer;far-UV: AlN- or AlGaN-base layer, GaN- or AlGaN-quantum structure, and AlGaN-or AlN-barrier layer;Typically, n-region is formed between substrats und quantum structure, and p-region is formed above the quantum structure.
【００６７】
When the semiconductor device according to the present invention is designed as an electronic device or component, such as a transistor, various consecutive layers having respectively different band gaps or different piezoelectric constants may be used.
【００６８】
As an example for a possible material combination, there may be mentioned (indicated in the order from bottom to top) an AlGaN/GaN-FET comprising GaN-base layer, AlGaN-layer, and GaN-layer. The layers may be non-doped (but typically except for a thin, 2d-layer with dopant), or doped (for example with Fe).
【発明を実施するための最良の形態】
【００６９】
The present invention will be explained in more detail by embodiments and examples by reference to the attached drawings, all of which, however, only serve for illustrating the invention and shall not be understood as interpreting the invention in a limitive manner.
【００７０】
（First Embodiment）
First, a III-N layer, here comprising GaN, is formed on a sapphire substrate as a foreign substrate, and a structured surface is generated subsequently. For example, on a first GaN-layer on sapphire a silicon nitride mask, a SiO2 mask or a mask of another material suitable for the ELO process (first mask) is formed on a first GaN-layer on sapphire outside the reactor for epitaxy. A possible process for depositing the mask material includes a sputter process, or a plasma enhanced vapour phase deposition (PECVD). Subsequently, a photoresin is formed on the mask, and a pattern is structured by photolithographic methods. The structure of the photoresin is then transferred onto the mask by dry etching or wet etching processes. Hereby, the mask is removed at the corresponding locations or regions throughout its thickness, such that a GaN surface is exposed at these locations or regions to form a desired pattern of a (first) mask.
【００７１】
Subsequently, a III-N layer, here GaN, is allowed to grow in a reactor for epitaxy, starting from the exposed locations or regions, by means of ELO technology (see S. Bohyama et al. and K. Hiramatsu et al., supra).
【００７２】
During growth on a stripe-patterned mask (first mask) which is patterned in a <11-20> direction, a trapezoidal structure of the GaN-layer having {1-101} facets on the sides and a top (0001) facet is formed first. Essentially independent from the growth parameters, the side {1-101} facets first show a relatively lower growth rate, as long as a top (0001) facet still exists which correspondingly provides a higher growth rate. Such a structure therefore is well suitable as a starting point for the process according to the invention. Without selective deposition of a mask material at this stage, further growth however would result in an almost standstill of the sides of the trapezoid, and the trapezoid would be filled by the growth of the (0001) facet, until a triangle is formed. Such a complete triangle comprises only {1-101} facets and therefore would be unsuitable.
【００７３】
During growth of a striped mask (first mask), which has been patterned in a <1-100> direction, again morphologies trapezoidal in section having {11-22} facets at the sides and a (0001) facet at the top, or morphologies having rectangular cross-sections with {11-20} facets at the sides and a (0001) facet at the top are formed, depending on the selection of the growth parameters. At higher growth temperatures, for example in the range of about 1070°C-1150°C, the formation of rectangular structures is enhanced, whereas at relatively lower temperatures, for example in the range of about 1000°C-1050°C,the trapezoidal structure is enhanced.
【００７４】
For the purpose of the present invention, the ratio of lateral to vertical growth rate in the above-mentioned cases can be adjusted by means of process parameters, while at the same time a source for the deposition of a mask material is introduced into the epitaxy reactor. As source compound for the deposition of the mask material (second mask), for example monosilane or polysilane or monochlorosilane or polychlorosilane, such as e.g. SiH4 is used, which leads in situ with nitrogen source compounds such as, for example, NH3, an alkyl-amine, hydrazine or a monoalkylhydrazine or di-alkylhyrazine, to the deposition of silicon nitride. Basically, the material for the second mask can be chosen independent from that of the first mask. In combination with the adjusted ratio of lateral to vertical growth rate of the III-V-system, the supply or presence of source compounds of the mask material results in a selective deposition of the (second) mask on the crystal facet(s) having a lower growth rate. A decrease of the reactor pressure, a high V/III-ratio, an addition of nitrogen to hydrogen as inert gas and/or an addition of certain impurities such as, for example, magnesium, enhance the lateral growth rate or reduce the vertical growth rate. In turn, vertical growth can be enhanced in comparison to lateral growth by using a higher reactor pressure, a lower V/III-ratio and/or the use of pure hydrogen or low nitrogen/hydrogen-ratios as inert gas.
【００７５】
According to first-order approximation, the supply of silicon is similar or essentially the same on all facets; likewise, essentially the same amount of silicon per time is incorporated.
Much more gallium than silicon is incorporated on facets having a high growth rate; there, a doped semiconductor is obtained. On the other hand, much more silicon than gallium is incorporated into facets having low growth rate; there, a silicon nitride layer is formed, which acts as a mask for further growth.
【００７６】
In a specific example, given for illustrative purpose only, the thus patterned template, starting from a substrate-based GaN layer, which is, for example, 10 nm to 5 μm (here approximately 1.5 μm) thick and exposed in the windows of the first mask, is subjected to a further overgrowth in an Aixtron 200/4RF-S MOVPE device. Here, the temperature lies in the range of 1000°C to 1100°C, the reactor pressure is in the range of about 100 to 200 mbar, the ammonia (NH3) flow rate is in the range of about 2 to 4 l/min, and the trimethylgallium (TMGa) flow rate lies in the range of about 20 to 100 μmol/min. Trapezoidal, rectangular or triangular structures are formed. Then, SiH4 with a concentration and flow rate of about 3 x 10-2 μmol/min is supplied into the reactor during a time of 2 to 5 minutes. Thereby, a SiN-containing layer is formed on facets having low growth rate, which acts as mask and prevents further growth on these portions. On the other hand, a layer which is merely doped by Si is deposited on facets having higher growth rate, which does not prevent further growth on that portions. As an example, the growth rate in (0001)-direction was set to be 3-fold higher than in {11-20}-direction, or was set to be 15-fold higher than in {1-101}-direction.
【００７７】
Accordingly, in a specific and illustrative example epitaxial growth was carried out according to the invention such that a GaN layer was allowed to grow in the (0001) plane, whereas growth on the {1-101} planes was stopped by selective deposition of mask material (silicon nitride). In the snapshot of a corresponding sample by means of REM according to Fig. 4, it is seen that the growth in the last-mentioned planes was stopped in the lower portion of the structure.
【００７８】
Fig. 5 shows a REM micrograph of another illustrative example, in which, contrary to the example according to Fig. 4, a first mask was formed in stripes along the <1-100> direction, whereupon growth on the (0001) plane was effectively stopped by selective deposition of mask material (second mask), while a GaN layer was allowed to grow further in the {11-20} planes.
【００７９】
（Second Embodiment）
In this embodiment, the aim is to enable and preferably facilitate self-separation of a bulk III-N layer from a foreign substrate due to thermal strains when cooling, and thus to produce a free-standing, thick III-N layer. For this purpose, a structural instability in the portion between the thick III-N layer and the substrate is generated according to the present invention by the existence of the selective deposition of mask material (second mask).
【００８０】
Hereby, while column-shaped and/or bar-shaped intermediate (inter) layers are allowed to grow, with a growing top plane being parallel to the main surface of the substrate, voids are formed by selective in situ masking of side facets. The thick, bulk III/N-layer, which is allowed to further grow epitaxially on the top plane, is easily separable due to the instable connection with the underneath structure. It may even advantageously separate by itself. The free-standing III-N layer may be further processed as desired, for example by measures to remove any remainder of substrate and/or of the column-shaped and/or bar-shaped intermediate layers. The free-standing III-N layer may be subjected, either one-sided or double-sided, to any desired treatment, for example selected from the group consisting of, but not limited to treatment by solvents such as strong acids (such as HNO3/HCl like aqua regia); wet chemical or dry chemical etching; mechanic polishing; chemical-mechanical polishing (CMP); and annealing, optionally in a gas atmosphere containing at least ammonia; etc.
【００８１】
By a process according to this embodiment, free-standing III-N layers having diameters of, for example, at least 5 cm (or with basic areas of other structures, such as for example with square of rectangular basic areas of at least 5 cm edge length) and having a thickness in a desired region, for example of at least 20 μm, preferably at least 200 μm, and even at least 300 μm, suitably in a range from the aforementioned respective minima up to 1000 μm, may be realized.
【００８２】
Referring to Fig. 1 and 2, a specific and illustrative example relating to this embodiment will be described. Directly on a foreign substrate 1, such as sapphire, or (as shown in the Figures) indirectly on a first III-N layer (here an epitaxially grown GaN-layer) 2 formed on the foreign substrate 1, a first mask 4 is formed and patterned while providing openings or windows 4a, for example by forming a mask material such as SiN by PECVD, patterning the same by a photolithographic process, and subsequently etching the portions of the mask to be removed by wet etching or dry chemical etching. The respective widths and lengths of the mask portions 4 and the openings 4a are respectively freely adjustable in a mutually independent manner, for example in the order of nanometers up to a few micrometers, possibly also up to several tens or even several hundreds of micrometers. If patterns are formed in elongate structures or in stripes, their length is not limited. 
【００８３】
On this structured substrate or template, a certain amount, for example up to a thickness in the range of 10 nm to 5 μm (here approximately 1 μm) III-N (here e.g. GaN) is then epitaxially grown, such that III-N structures (layers) 3 having different facets are formed in the openings or windows 4a of the mask. Here, the GaN-layer 3 is allowed to grow (here by MOVPE) starting from the openings such that the structure and its  exposed surface is respectively defined by side facets (side planes) and a top facet (top plane). During the growth process it is taken care that two side facets do not become a triangle, or that a coalescence of adjacent structures does not occur, so that the formed surface comprises more than one facet. For this embodiment, structures of the GaN-layer 3 having a small width are preferred, in order to facilitate a fracture and/or a breakage at this location at a later stage. The width of structure 3 therefore lies in the range of approximately the width of the mask opening, typically in the submicron region up to several micrometers. The height of structure 3 approximately lies in the same dimension. The length structure 3 may be unlimited.
【００８４】
In the next step, the mask is selectively deposited. For this, a growth modus having a lower lateral relative to vertical growth rate is selected, as explained above in the first embodiment, and silicon is supplied into the reactor in the form of silane (here SiH4). Since a N-containing gas (here NH3) is contained in the gas mixture, a silicon nitride film 5 is thereby formed on the side facets, which silicon nitride film covers these facets and prevents further growth at the portions. During the deposition of further III-N (here GaN) the structures (layer) 6 practically grow only starting from the top (0001) facet, but subsequently also laterally over the masked facets. As a consequence, by the coalescence of adjacent structures 6, a bulk III-N (here GaN) layer is continuously formed (see Fig. 2). The epitaxial growth can be continued until a desired thickness of the III-N layer is obtained.
【００８５】
The thus formed bulk continuous III-N layer 6 rests on top of the priorly grown structures 3 and is connected with the substrate or template only via them. In the transition region to the substrate 1 or the first III-N layer 2 as shown, the selective masking 5 is formed. Therefore, voids 7 are generated in a well-aimed manner between III-N layer 6 and substrate 1 or first layer 2, which voids make the inter-connection further instable.
【００８６】
During subsequent cooling, high strains are generated due to the different thermal expansion coefficients at the locations of the connection structures 3, which then results in the separation in this region. Thereby, a bulk III-N layer (here GaN-layer) separated from substrate 1 or first layer 2 is obtained.
【００８７】
Concerning the III-N composition (III being selected from Al, Gaand In), the respective atomic ratios of Al,  Ga and In, in the layer regions 2, 3 and 6 can be freely selected. In order to reduce the tendency for the generation of crystal defects, the same or a similar composition is preferably chosen in this application embodiment.
【００８８】
In the technique described by K. Tomita et al. (see supra), a single masking step outside the reactor is used only. The laterally grown layer is directly connected to the mask, whereby a self-separation is impeded. In JP-A-2004-051415 and JP-A-2004-055799, a patterning must also be carried out by externally forming a mask involving a subsequent etching process with high expenditure. As the sides of the bars or columns as well as the portion between the structures are not protected by a mask in that techniques, growth is enabled also at these portions, the etched exposed portions may be re-covered again, and even crystallites may be formed which drastically deteriorate the quality of the layer. The TiN nano-net described by Y. Oshima et al. and A. Usui et al. (see supra) is produced by an arbitrary process. Therefore, size and interval of the structures between the substrate and the thick GaN-layer may practically not be controlled or adjusted. Therefore, a selective masking is not possible in accordance with this process.
【００８９】
Contrary to the technique described by S. Bohyama et al. (see supra), the external deposition and structuring of a second mask outside the epitaxy reactor, which requires a selective removal of the second mask as well as a laborious and difficult alignment of the second mask onto the structure lying beneath, can be dispensed with according to the present invention. The process according to the present invention therefore needs a significantly lower expenditure. Furthermore, the latitude and the design possibilities of the patterning and structuring as well as the preciseness of the structure formation is significantly improved in the present invention.
【００９０】
Furthermore, the instable connection structure with the combination of bar/void or column/void and mask 5, which is selectively deposited on the side facets of the III-N intermediate (inter) layer 3, significantly facilitates the separation. The height of the connections between substrate or first layer and thick III-N layer can be optionally adjusted over a wide range.
【００９１】
（Third Embodiment）
The aim of this embodiment is to deposit, on a typical (0001) -III-N (here: GaN) wafer, one or more layers (subsequent layers) for semiconductor devices in an aimed manner on desired facets. In a specific example, quantum wells (QW) shall be oriented exclusively in {1-100} planes.
【００９２】
Therefore, in this embodiment of the present invention, starting from a structure having multiple facets, all other facets except for the {1-100} planes/facets are selectively masked in situ such that during the simultaneous and/or in the subsequent growth of the quantum wells, growth will occur only on {1-100} planes/facets.
【００９３】
In the embodiment schematically shown in Fig. 3 or a modified embodiment, a first mask 4 is formed and patterned on a foreign substrate 1 (e.g. sapphire) or on a first III-N layer 2. Here, a stripe pattern having stripe-shaped openings/windows 4a in a <11-20> orientation is formed as mask structure. Width and length of the openings 4a are readily choosable depending on the demand or desire. On this structured substrate, a certain amount (to a thickness of suitably 50 nm to 50 μm) III-N (here GaN) is then deposited such that, starting from the openings 4a of the mask, structures 3 rectangular in cross-section are formed, which are defined by vertical {1-100} facets/planes and by the top horizontal (0001) facet/plane. Width and height of structures 3 may lie, corresponding to the selection of the opening width and the opening length as well as the thickness of layer 3, in the sub micrometer or micrometer range, but it is not limited to these dimensions. The length of structures 3 (i.e. extending perpendicular to the plane of the drawing and thus not visible in Fig. 3) may be chosen as desired.
【００９４】
In the next step, a growth modus having lower vertical (relative to lateral) growth rate is selected as described in the first embodiment, and a silicon-containing compound (silane) is supplied into the reactor. Thereby, on the horizontal (0001) facet parallel or essentially parallel to the main surface of the substrate, a silicon nitride film 8 is formed, which covers this facet and prevents further growth at this portion. When depositing further III-N (here GaInN), the structures practically grow only laterally on the basis of the {1-100} side facets. In this manner, quantum wells or films 9 comprising GaInN can be deposited exclusively on the vertical side facets. Such quantum wells/films thus represent subsequent layers selectively formed on a GaN base layer 3 in a well-aimed manner. For the electric contact, the corresponding portions of the subsequent layers can be n- or p-doped in order to obtain a functional semiconductor component or device. 
【００９５】
The component or device can be further developed, treated and/or modified as desired. For example, further semiconductor layers, possibly comprising III-N semiconductor material but possibly other semiconductor materials as well, may be formed. First or second mask material may be removed, if desired, by appropriate means such as etching.
【００９６】
When growing quantum wells on structured substrates, however without controlling the growth by selective deposition of the second mask, quantum wells formed on all facets of the surface are usually obtained (see B. Neubert, P. Brueckner, F. Habel, F. Scholz, T. Riemann, J. Christen, M. Beer and J. Zweck, Applied Physics Letters 87, 182111-182113 (2005)). Since the properties of quantum wells differ on different facets, such structures are unsuitable for the preparation of semiconductor devices. Contrary to that, it is possible according to the present invention to allow a predetermined type of quantum well to grow on one or more desired crystal facet(s) in an aimed manner. Thereby, the properties of semiconductor devices can be influenced in an aimed manner and can be advantageously adjusted.
【００９７】
In the embodiment described above, quantum wells are formed on a III-N layer, which itself is formed on a basis or template that comprises either a substrate or a first III-N layer formed on a substrate. However, using the same principle of the present invention, quantum structures or other desired III-N layers may be formed selectively on other base structures, which are, for example, constituted without substrate or with other semiconductor base layers.
Further, respective layer(s) may comprise(s) dopants.
【００９８】
(Fourth Embodiment)
Various structures comprising subsequent layers for semiconductor devices are produced on sapphire-GaN-templates in a manner described in the third embodiment, wherein the structures differ in the planes in which the quantum films or quantum wells (QW) are allowed to selectively grow, while blocking other crystal planes by selective deposition of the second mask.
【００９９】
Group III-nitrides have a strongly polar crystal structure. A piezoelectric field is thereby formed in quantum wells in the common (0001) planes, which piezoelectric field separates electrons and holes and thereby decreases the efficiency of the semiconductor devices such as e.g. LEDs and lasers (quantum confined Stark effect) (see B. Neubert et al., supra). When the quantum wells, however, are formed in the direction of these fields (a {1-100} plane, or also in technically less relevant {11-20} planes), this effect is diminished, and the semiconductor device becomes more efficient. By positioning the quantum wells in {1-101} or {11-20} planes, a reduction of this effect is already enabled, and the efficiency is slightly increased. Quantum wells in these planes may be realized already by depositing a structure 3 alone, i.e. a structure corresponding to a conventional ELO process, together with a subsequent growth of one or more thin III-N layers of for example few or several nm having a reduced band gap. However, the quantum wells are then always deposited on all non-masked crystal facets, i.e. it is not possible in this manner to obtain quantum wells e.g. in the {1-100} plane only, because quantum wells in the (0001) plane are always obtained, too. Further, due to different incorporation efficiencies of the individual components, it is to be expected, that the band gap of the quantum wells in the various planes are quantitatively different.
【０１００】
Only by the aimed and selective masking according to the present invention for crystal planes other than that (or those), in which the quantum wells shall be oriented, it is realized that only desired and prescribed quantum wells are deposited. After the selective masking, basically all possible subsequent layers for a desired semiconductor devices may be deposited. According to the present invention, it is particularly efficient to realize application cases, in which the selective masking is formed on the facet which extends parallel in plane to the main surface of the substrate, and the subsequent layers for the semiconductor element are formed on at least one facet which is (are) not parallel in plane to the surface of the substrate. By transferring the layer(s) from the common (0001) plane onto the desired plane(s), the thickness or the composition of the layers is possibly changed. This may be corrected as desired.
【０１０１】
By the process according to the invention, for example the growth of epitaxial layers of quantum wells can be carried out on specifically desired planes, like on the 
{1-100} plane as in the third embodiment, in the following planes:
{1-101} planes
{11-22} planes
{11-20} planes.
【０１０２】
For electric contact, the respective regions of the subsequent layers are again n- or p-doped in order to obtain a functional semiconductor element.
【０１０３】
Instead of quantum wells described in the third or fourth embodiment, quantum dots or quantum wires may be generated, in order to improve properties of the semiconductor devices. These forms of layers may also be transferred from the (0001) plane to other planes by the process according to the invention.
【０１０４】
By the processes of the third or fourth embodiment, heterostructures, such as GaInN-GaN-heterostructures or the like, can be produced being essentially free of internal fields.
The crystal plane, in which the subsequent layer(s) is (are) layered, may beneficially have piezoelectric constants other, preferably lower that the original crystal plane of the substrate.
【０１０５】
By the processes of the third or fourth embodiment, it is beneficially possible that the band gap within the subsequent layer(s) may be made smaller than the band gap of a semiconductor surrounding the subsequent layer(s).
【０１０６】
As in the third embodiment, the fourth embodiment likewise allows modifications within the scope of the present invention, for example by forming the subsequent layers for the semiconductor device not only on a substrate or a first III-N layer formed on a substrate, but forming the same selectively on other base structures which are constituted e.g. without a substrate or with another semiconductor base layer.
Further, layer(s) may comprise(s) dopants.
【０１０７】
As in the third embodiment, the resulting component or device of the fourth embodiment may be further developed, treated and/or modified as desired. For example, further semiconductor layers, possibly comprising III-N semiconductor material but possibly other semiconductor materials as well, may be formed.
【０１０８】
Although the present invention has been described by reference to preferred embodiments, specific examples and illustrative drawings, these descriptions and drawings shall not be interpreted to limit the present invention thereto. However, the skilled person may carry out modifications within the spirit and scope of the invention as defined by the appended claims.
【図面の簡単な説明】
【０１０９】
【図１】Fig. 1 schematically shows a cross-sectional view of a layer structure of an embodiment of the present invention, wherein an epitaxially grown III-N layer 3 has a top facet and side facets, and mask material 5 is selectively deposited on the side facets, while a further III-N layer 6 is allowed to further grow on the top facet.
【図２】Fig. 2 schematically shows a further development of the embodiment according to Fig. 1, wherein multiple partial structures according to Fig. 1 are adjacently formed and, as a consequence of further growth of the III-N layer, a continuous bulk III-N layer 6 in parallel to the substrate surface is finally formed, which is separated by itself as a free-standing III-N layer.
【図３】Fig. 3 schematically shows a cross-sectional view of a layer structure of another embodiment of the present invention, according to which, similar to Fig. 1, a formed III-N layer 3 comprises a top facet and side facets, however wherein, different to the first embodiment, mask material 8 is selectively deposited on the top facet, whereas further III-N layers 7 are allowed to respectively grown on the side facets, thereby being non-parallel to the surface of the substrate.
【図４】Fig. 4 shows a scanning electron microscopy (REM) photography of an example, in which a III-N layer was allowed to grow in the (0001) plane, whereas the growth on the {1-101} planes were stopped by selective deposition of mask material.
【図５】Fig. 5 shows a scanning electron microscopy (REM) photograph of another example, in which, contrary to the example according to Fig. 4, growth on the (0001) plane was stopped by selective deposition of mask material, whereas a III-N layer was allowed to grow in the {11-20} planes.
【符号の説明】
【０１１０】
1    foreign substrate
2    first III-N layer
3    III-N layer (structures)
4    first mask
4a    openings (windows)
5    silicon nitride film
6    III-N layer (structures)
【請求項１】
A process for the formation of a mask material on a III-N layer, wherein III denotes at least one element of group III of the Periodic Table of Elements, selected from Al, Ga and In, wherein a III-N layer having a surface is provided, which comprises more than one facet; and
a mask material is deposited selectively on one or more, but not on all facets.
【請求項２】
The process according to claim 1, wherein the deposition of the mask material is carried out within the same reactor which is also used for the growth of the III-N layer.
【請求項３】
The process according to claim 1, wherein, simultaneously with the selective deposition of the mask material, epitaxial growth of a further III-N layer is carried out on at least one, multiple or all facets other than that or those facet(s) where the mask material is selectively deposited.
【請求項４】
A process for the growth of an at least partially masked III-N layer by means of epitaxy, wherein III denotes at least one element of group III of the Periodic Table of Elements, selected from Al,  Ga and In, the process comprising:
providing a III-N layer having a surface, which comprises more than one facet; and
carrying out epitaxial growth under growth conditions, by which 
(i) a growth of at least one further III-N layer selectively on a first type or a first group of facet(s) and 
(ii) a deposition of mask material selectively on a second type or a second group of facet(s) proceed simultaneously.
【請求項５】
The process according to claim 4, wherein epitaxial growth is carried out, during at least a part of the growth process, under growth conditions such that at least one source for the mask material is supplied to the epitaxy reactor, and that the growth rate for the III-N material system on the first type or group of facet(s) is higher relative to the growth rate on the second type or group of facet(s).
【請求項６】
A process for the growth of an at least partially masked III-N layer by means of epitaxy in an epitaxy reactor, wherein III denotes at least one element of group III of the Periodic Table of Elements, selected from Al,  Ga and In, the process comprising: 
performing epitaxial growth for the III-N layer, during at least a part of the growth process, under growth conditions where growth rates of lateral growth and vertical growth respectively are different; and 
supplying, during a period of respectively different  lateral and vertical growth rates, at least one source for a mask material into the epitaxy reactor. 
【請求項７】
The process according to claim 1,  4 or 6, wherein the mask material comprises a nitride compound or an oxide compound.
【請求項８】
The process according to claim 1,  4 or 6, wherein the mask material comprise a silicon compound.
【請求項９】
The process according to claim  1,  4 or 6, wherein the mask material comprises silicon nitride, which is deposited by using ammonia or an amine, and a silane or a chlorosilane.
【請求項１０】
The process according to claim  1,  4 or 6, wherein the mask material comprises silicon nitride, is deposited by using NH3 or (CH3)2NNH2, and SilH2l+2 or SilClmHn, wherein l is an integer from 1 to 8, and m and n, respectively, are 0 or an integer with a sum of 2l+2.
【請求項１１】
The process according to claim 1,  4 or 6, wherein the deposited mask material is a second mask material, wherein, in a prior step, a pattern of a first mask material has been formed on a substrate, a template or a base layer, and subsequently the III-N layer having the surface with more than one facet is grown, starting from the non-masked portions of the pattern.
【請求項１２】
The process according to claim 1,  4 or 6, wherein the III-N layer is grown by means of MOVPE or HVPE.
【請求項１３】
A process for the preparation of a free-standing III-N layer, wherein III denotes at least one element of the group III of the periodic Table of Elements, selected from Al, Gaand In, the process comprising the steps of:
performing a process according to claim 1,  4 or 6 for forming a selectively masked III-N layer above a substrate, a template or a base layer, and
forming a further III-N layer, 
wherein selective masking is formed in a region between the further III-N layer and the substrate, the template or base layer , and
causing said further III-N layer to separate from the substrate, the template or the base layer, thereby providing the free-standing III-N layer.
【請求項１４】
The process according to claim 13, wherein voids are generated between the substrate and the further III-N layer due to the selective masking, and/or wherein the further III-N layer is capable of self-separating from the substrate, the template or the base layer.
【請求項１５】
The process according to claim 13, wherein the further III-N layer is connected to the substrate, the template or the base layer through spaced apart bars or  through spaced apart columns.
【請求項１６】
The process according to claim 13, wherein selective masking is formed on one or more facet(s) other than the facet which is parallel in plane to the main surface of the substrate, the template or the base layer.
【請求項１７】
The process according to claim 13, wherein the further III-N layer is formed to have a desired thickness by epitaxial growth, the epitaxial growth process being MOVPE or HVPE.
【請求項１８】
Free-standing III-N wafer, obtainable by a process according to claim 13.
【請求項１９】
A process for producing a device comprising a III-N material, wherein III denotes at least one element of the group III of the Periodic Table of Elements, selected from Al, Gaand In, the process comprising the steps of:
performing a process according to claim 1, 4 or 6 for forming a selectively masked III-N layer above a substrate, a template or a base layer such that selective masking is formed on at least one facet of a formed multi-facet III-N layer; and forming at least one layer for the device on at least one of non-masked facet(s).
【請求項２０】
The process according to claim 19, wherein selective masking is formed on a facet which is oriented in plane parallel to the main surface of the substrate, the template or the base layer, and that the at least one layer for the device is formed on at least one of other facets which are not parallel in plane to the main surface of the substrate, the template or the base layer.
【請求項２１】
The process according to claim 19, wherein the at least one layer for the device comprises a quantum structure.
【請求項２２】
The process according to claim 19, wherein the at least one layer for the device is formed by epitaxial growth, the epitaxial growth process being MOVPE or HVPE.
【請求項２３】
An electronic or optoelectronic device, obtainable by a process according to claim 19.
【請求項２４】
A semiconductor device comprising a III-N layer, wherein III denotes at least one element of the group III of the Periodic Table of Elements, selected from Al,  Ga and In, comprising:
a multi-facet, epitaxial III-N layer having different first and second types or groups of facets;
at least one further III-N layer epitaxially grown selectively on the first type or a first group of facets, while a mask material layer is selectively deposited on the second type or a second group of facets.
【請求項２５】
The semiconductor device according to claim 24, wherein said mask material layer is deposited on a second type facet which is oriented in plane parallel to the main lower plane of the multi-facet, epitaxial III-N layer, and wherein the further III-N layer is epitaxially grown on at least one of first type or first group of facets which are not parallel in plane to the main lower plane of the multi-facet, epitaxial III-N layer.
【請求項２６】
The semiconductor device according to claim 24, wherein said mask material layer is removed after epitaxial growth of the further III-N layer, and optionally at least one semiconductor layer is formed on the second type or a second group of facets after removal of the mask material layer. 
【請求項２７】
The semiconductor device according to claim 24, wherein a band gap within the at least one further III-N layer epitaxially grown selectively on the first type or a first group of facets is smaller than a band gap of another semiconductor layer or another III-N layer of the semiconductor device.
【請求項２８】
The semiconductor device according to claim 24, wherein the crystal plane, in which the further III-N layer is epitaxially grown on at least one of first type facets, has a piezoelectric constant lower than that of the original crystal plane of a substrate, a template or a base layer, on which the multi-facet, epitaxially grown III-N layer is formed.
【請求項２９】
A semiconductor device comprising a III-N layer, wherein III denotes at least one element of the group III of the Periodic Table of Elements, selected from Al,  Ga and In, comprising:
a multi-facet, epitaxial III-N layer having different first and second types or groups of facets, a second type of facets being the (0001) facet;
at least one III-N quantum structure being epitaxially grown selectively on the first type or a first group of facets, but not or essentially not on the second type of (0001) facet.
【請求項３０】
The semiconductor device according to claim 29, wherein one or more semiconductor layer(s) or III-N layer(s) are formed on the first type or group of facets below and/or above the at least one III-N quantum structure.
【請求項３１】
The semiconductor device according to claim 24 or 29, wherein the first type or first group of facets lie in one of planes selected from the group consisting of:
{1-100} planes, 
{1-101} planes,
{11-20} planes, and
{11-22} planes.
【請求項３２】
The semiconductor device according to claim 24 or 29, comprising a doped semiconductor or III-N layer.
【要約】
In a process for forming a mask material on a III-N layer, wherein III denotes an element of the group III of the Periodic Table of Elements, selected from Al,  Ga and In, a III-N layer having a surface is provided which comprises more than one facet. Mask material is selectively deposited only on one or multiple, but not on all facets. The deposition of mask material may be particularly carried out during epitaxial growth of a III-N layer under growth conditions, by which (i) growth of at least a further III-N layer selectively on a first type or a first group of facet(s) and (ii) a deposition of mask material selectively on a second type or a second group of facet(s) proceed simultaneously. By the process according to the invention, it is possible to produce free-standing thick III-N layers. Further, semiconductor devices or components having special structures and layers can be produced.
【選択図】図１
【図１】
2007243152.tif 000008
【図２】
2007243152.tif 000009
【図３】
2007243152.tif 000010
【図４】
2007243152.tif 000011
【図５】
2007243152.tif 000012