(57)【要約】【課題】回路基板上にフリップチップ接続した半導体素子を樹脂封止するにあたって、封止樹脂と半導体素子との界面からの剥離を抑制する。【解決手段】半導体素子１の裏面１ｂにレーザ光を照射し、表面改質層としてアモルファス構造の層を形成する。このような半導体素子１を回路基板５上にフリップチップ接続する。あるいは、半導体素子を回路基板５にフリップチップ接続した後に、半導体素子の裏面にレーザ光を照射して表面改質層を形成する。表面改質層を有する半導体素子１の裏面１ｂと封止樹脂７とを接触させつつ、封止樹脂７で半導体素子１を封止する。【選択図】図１
2007048860.tif 000002
【特許請求の範囲】
【請求項１】
電極部を有する回路基板と、
前記回路基板上に搭載され、かつ前記電極部とバンプ電極を介して接続された半導体素子と、
前記半導体素子を封止する封止樹脂とを具備し、
前記封止樹脂と接触する前記半導体素子の裏面の少なくとも一部に、表面改質層としてアモルファス構造の層が形成されていることを特徴とする半導体装置。
【請求項２】
半導体素子の裏面にレーザ光を照射して表面改質層を形成する工程と、
電極部を有する回路基板上に前記半導体素子を搭載すると共に、前記半導体素子と前記回路基板の電極部とをバンプ電極を介して接続する工程と、
前記表面改質層を有する前記半導体素子の裏面と封止樹脂とを接触させつつ、前記封止樹脂で前記半導体素子を封止する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項３】
電極部を有する回路基板上に半導体素子を搭載すると共に、前記半導体素子と前記回路基板の電極部とをバンプ電極を介して接続する工程と、
前記回路基板上に搭載された前記半導体素子の裏面にレーザ光を照射して表面改質層を形成する工程と、
前記表面改質層を有する前記半導体素子の裏面と封止樹脂とを接触させつつ、前記封止樹脂で前記半導体素子を封止する工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項４】
請求項２または請求項３記載の半導体装置の製造方法において、
前記半導体素子の裏面に前記表面改質層としてアモルファス構造の層を形成することを特徴とする半導体装置。
【請求項５】
請求項２ないし請求項４のいずれか１項記載の半導体装置の製造方法において、
前記半導体素子の裏面に前記レーザ光を部分的に照射し、前記表面改質層を格子状に形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフリップチップ接続を適用した半導体装置とその製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子（半導体素子）の多ピン化、ファインピッチ化、信号速度の高速化等に対応するために、配線・接続長の短い実装方式としてフリップチップ接続が利用されている。フリップチップ接続は、素子領域を有する半導体素子の表面側に設けられた金属バンプを介して、半導体素子と回路基板とを電気的および機械的に接続する方法である。
【０００３】
回路基板上にフリップチップ接続された半導体素子は、回路基板と半導体素子との間にアンダフィル樹脂を注入して硬化させた後に、半導体素子全体をエポキシ系樹脂等からなる封止樹脂で封止している（例えば特許文献１参照）。フリップチップ接続された半導体素子を樹脂封止する場合、半導体基板の研削面にあたる裏面が封止樹脂と接触することになるため、その後のボールリフロー工程等で半導体素子と封止樹脂との界面に剥離が生じやすく、これにより半導体装置の信頼性が低下するという問題がある。
【０００４】
さらに、半導体装置の小型化や高集積化等を実現するために、複数の半導体素子を1つのパッケージ内に収納してシステム化したマルチチップモジュール（ＭＣＭ）が実用化されている。ＭＣＭの代表的な構造としては、1つの回路基板上にメモリ素子やプロセッサ素子等を実装し、これらを一括して封止した構造が挙げられる。さらに、ＭＣＭの小型・高密度実装化を図る上で、半導体素子を実装した回路基板を立体的に積層したスタック型ＭＣＭ、すなわちＰＯＰ(Package on Package)の実用化が進められている
【０００５】
スタック型ＭＣＭの構造例としては、半導体素子をフリップチップ接続した回路基板上にインターポーザとして機能する回路基板を積層し、半導体素子を上下の回路基板で挟み込んだ構造が知られている（例えば特許文献２参照）。上下の回路基板間には封止樹脂が充填され、半導体素子の封止が行われる。このようなスタック型ＭＣＭにボールリフロー工程等で熱が加わると、例えば上下の基板の材質の違い、封止樹脂と半導体素子との熱膨張係数の違い等に基づいて熱応力が生じる。この場合にも封止樹脂と半導体素子との密着性等が不十分であることから、上記した熱応力で半導体素子と封止樹脂との界面に剥離が生じやすいという問題がある。
【特許文献１】特開2001-326304号公報
【特許文献２】特開2000-299542号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、回路基板上にフリップチップ接続した半導体素子を樹脂封止するにあたって、封止樹脂と半導体素子との界面からの剥離を抑制することによって、信頼性や製造歩留りを高めることを可能にした半導体装置とその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様に係る半導体装置は、電極部を有する回路基板と、前記回路基板上に搭載され、かつ前記電極部とバンプ電極を介して接続された半導体素子と、前記半導体素子を封止する封止樹脂とを具備し、前記封止樹脂と接触する前記半導体素子の裏面の少なくとも一部に、表面改質層としてアモルファス構造の層が形成されていることを特徴としている。
【０００８】
本発明の一態様に係る半導体装置の製造方法は、半導体素子の裏面にレーザ光を照射して表面改質層を形成する工程と、電極部を有する回路基板上に前記半導体素子を搭載すると共に、前記半導体素子と前記回路基板の電極部とをバンプ電極を介して接続する工程と、前記表面改質層を有する前記半導体素子の裏面と封止樹脂とを接触させつつ、前記封止樹脂で前記半導体素子を封止する工程とを具備することを特徴としている。
【０００９】
本発明の他の態様に係る半導体装置の製造方法は、電極部を有する回路基板上に半導体素子を搭載すると共に、前記半導体素子と前記回路基板の電極部とをバンプ電極を介して接続する工程と、前記回路基板上に搭載された前記半導体素子の裏面にレーザ光を照射して表面改質層を形成する工程と、前記表面改質層を有する前記半導体素子の裏面と封止樹脂とを接触させつつ、前記封止樹脂で前記半導体素子を封止する工程とを具備することを特徴としている。
【発明の効果】
【００１０】
本発明の一態様に係る半導体装置およびその製造方法によれば、半導体素子の裏面にレーザ光を照射して表面改質層を形成しているため、半導体素子と封止樹脂との密着強度を高めることができる。従って、半導体素子と封止樹脂との界面剥離を抑制して、信頼性や製造歩留りを高めた半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のみの目的のために提供されるものであり、本発明はそれらの図面に限定するものではない。
【００１２】
図１は本発明の第１の実施形態による半導体装置の要部製造工程を示す図である。同図に基づいて、第１の実施形態による半導体装置の製造工程について述べる。まず、図１（ａ）に示すように、フリップチップ接続に対応させた半導体素子１を準備する。半導体素子１はフリップチップ接続用のバンプ電極として金属バンプ２を有している。このような半導体素子１は金属バンプ２が形成された面側（表面１ａ側）に、通常の半導体プロセスで形成された演算素子部や記憶素子部等の素子機能部を有している。
【００１３】
一方、半導体素子１の裏面１ｂ側は、半導体ウェハの段階で研削した研削面とされている。このような半導体ウェハ（半導体基板）の研削面のままで封止樹脂と接触させた場合、前述したように十分な密着強度が得られにくいため、半導体基板と封止樹脂との界面に剥離が生じやすくなる。そこで、この実施形態においては図２に示すように、半導体ウェハ３の段階で裏面にレーザ光を照射し、各半導体素子１の裏面１ｂに表面改質層４を形成する。なお、図２の円内は1つの半導体素子１を拡大して示している。
【００１４】
例えば、Ｓｉウェハにレーザ光を照射すると、レーザ光の照射部分はその照射エネルギーで単結晶状態からアモルファス状態に変質する。アモルファスＳｉは単結晶Ｓｉに比べて樹脂に対する密着性に優れる。また、アモルファスＳｉ層を形成することで表面粗さも増大するため、樹脂に対する密着性がより一層向上する。従って、Ｓｉ基板（Ｓｉチップ）の封止樹脂との接触面にレーザ光を照射してアモルファスＳｉ層を形成することによって、封止樹脂に対する密着強度を高めることができる。アモルファスＳｉ以外の他のアモルファス構造も、同様に樹脂に対する密着性に優れるものである。
【００１５】
このように、半導体素子１の裏面１ｂにレーザ光を照射し、このレーザ光の照射部分に表面改質層４としてアモルファス構造の層を形成することによって、封止樹脂に対する密着強度を向上させることが可能となる。図１（ａ）では図示を省略したが、半導体素子１の裏面１ｂには図２に示したように、半導体ウェハ３の段階でレーザ光を照射して形成した表面改質層４が設けられている。表面改質層４の代表例としては、上記したようにアモルファスＳｉ層のようなアモルファス構造の層が挙げられる。
【００１６】
半導体素子１の裏面１ｂに表面改質層（アモルファス構造の層）を形成するにあたって、レーザ光としてはＹＡＧレーザやＣＯ2レーザ等を使用することができる。例えば、出力が1〜3W、パルス周波数が50〜200kHz、重なり率が85〜95％、移動速度が100〜300mm/secのＹＡＧレーザ光（3倍波／ジャストフォーカス）を単結晶Ｓｉ基板に照射すると、照射部分の表面層に例えばアモルファスＳｉ層が形成される。このようなアモルファス構造の層は表面改質層４として好適である。
【００１７】
また、レーザ光の照射は半導体素子１の裏面１ｂ全面に対して実施してもよいが、封止樹脂に対する密着強度の向上効果とレーザ光の照射による加工効率との兼ね合いを考慮すると、レーザ光は半導体素子１の裏面１ｂに対して部分的に照射することが好ましい。具体的には、図２の拡大図（円内）に示したように、半導体ウェハ３の裏面にレーザグルービング加工を施して形成した格子状の表面改質層４が挙げられる。格子状の表面改質層４によれば、レーザ加工による工数を増加させることなく、半導体素子１の封止樹脂に対する密着強度を全体的に高めることができる。
【００１８】
上述したレーザ照射に基づく表面改質層（アモルファス構造の層）を有する半導体素子１は、図１（ｂ）に示すように回路基板５上に実装される。素子搭載用基板としての回路基板５を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等、各種の材料からなる基板を適用することができる。樹脂基板を適用した回路基板としては、一般的な多層銅張積層板（多層プリント配線板）等が挙げられる。回路基板５の素子搭載面となる上面側には図示を省略した電極パッドが設けられている。なお、図１では図示を省略したが、回路基板５はその下面側に設けられた半田バンプ等の外部接続端子と、この外部接続端子と上面側の電極パッドとを電気的に接続する内層配線とを有している。
【００１９】
このような回路基板５の素子搭載面上に半導体素子１をフリップチップ接続する。すなわち、回路基板５上に半導体素子１を搭載すると共に、半導体素子１を回路基板５の電極パッドと金属バンプ２を用いて接続する。半導体素子１と回路基板５とは金属バンプ２を介して電気的および機械的に接続される。従って、表面改質層（アモルファス構造の層等）を有する半導体素子１の裏面１ｂは、回路基板５に実装した後には上面側に位置する。半導体素子１と回路基板５との間にはアンダフィル樹脂６が充填、固化される。
【００２０】
この後、図１（ｃ）に示すように、半導体素子１全体を封止樹脂７で覆って封止する。樹脂封止工程は、まず回路基板５上にフリップチップ接続された半導体素子１全体を覆うのに十分な量の封止樹脂７を供給する。封止樹脂７には一般的なエポキシ系樹脂等の熱硬化性樹脂が用いられる。このような封止樹脂７をフィルム（ＮＣＦ）もしくはペースト（ＮＣＰ）として供給した後、封止樹脂７をキュアして硬化させることによって、図１（ｃ）に示した半導体装置８が得られる。
【００２１】
上述した樹脂封止工程において、封止樹脂７との接触面となる半導体素子１の裏面１ｂには表面改質層４としてアモルファス構造の層が形成されているため、半導体素子１と封止樹脂７との密着強度を高めることができる。従って、半導体装置８の下面側に半田バンプ等を形成するボールリフロー工程を実施し、半導体装置８に熱応力が生じた場合においても、半導体素子１と封止樹脂７との界面からの剥離を抑制することができる。従って、半導体装置８の信頼性や製造歩留りを高めることが可能となる。
【００２２】
次に、本発明の第２の実施形態による半導体装置の製造工程について、図３を参照して説明する。図３は本発明の第２の実施形態による半導体装置の要部製造工程を示す図である。まず、図３（ａ）に示すように、回路基板５上に半導体素子１をフリップチップ接続する。前述した第１の実施形態と同様に、半導体素子１は演算素子部や記憶素子部等の素子機能部を有する表面１ａ側に金属バンプ２が形成されている。回路基板５の素子搭載面となる上面側には、図示を省略した電極パッドが設けられている。このような回路基板５の素子搭載面上に、第１の実施形態と同様に半導体素子１をフリップチップ接続する。
【００２３】
回路基板５上に実装された半導体素子１の裏面１ｂは、半導体ウェハの段階で研削した研削面とされている。そこで、図３（ｂ）に示すように、上面側に位置する半導体素子１の裏面１ｂにレーザ光９を照射して表面改質層を形成する。レーザ光９の照射による表面改質層の形成工程は、第１の実施形態と同様にして実施する。すなわち、レーザ光９には第１の実施形態と同様に、ＹＡＧレーザやＣＯ2レーザ等が用いられる。また、レーザ光９の具体的な条件等も第１の実施形態と同様とすることが好ましい。
【００２４】
上述したようなレーザ光９を半導体素子１の裏面１ｂに照射することによって、表面改質層としてアモルファス構造の層（アモルファスＳｉ層等）を形成する。レーザ光９を照射することでアモルファス構造の層が形成される点については、前述した第１の実施形態で示した通りである。また、アモルファス構造の層は第１の実施形態と同様に格子状に形成することが好ましい。すなわち、半導体素子１の裏面１ｂにレーザグルービング加工を施して、格子状のアモルファス構造の層を形成することが好ましい。
【００２５】
この後、図３（ｃ）に示すように、半導体素子１全体を封止樹脂７で覆って封止する。すなわち、回路基板５上にフリップチップ接続された半導体素子１全体を覆うのに十分な量の封止樹脂７をフィルム（ＮＣＦ）もしくはペースト（ＮＣＰ）として供給した後、封止樹脂７をキュアして硬化させる。封止樹脂７としては第１の実施形態と同様に、一般的なエポキシ系樹脂等の熱硬化性樹脂を用いることができる。このように半導体素子１を封止樹脂７で覆って封止することによって、目的とする半導体装置８が得られる。
【００２６】
上述した樹脂封止工程において、封止樹脂７との接触面となる半導体素子１の裏面１ｂには表面改質層としてアモルファス構造の層が形成されているため、第１の実施形態と同様に半導体素子１と封止樹脂７との密着強度を高めることができる。従って、半導体装置８の下面側に半田バンプ等を形成するボールリフロー工程を実施し、半導体装置８に熱応力が生じた場合においても、半導体素子１と封止樹脂７との界面からの剥離を抑制することができる。従って、半導体装置８の信頼性や製造歩留りを高めることが可能となる。
【００２７】
次に、本発明の第３の実施形態による半導体装置の製造工程について、図４を参照して説明する。図４は本発明の第３の実施形態による半導体装置の要部製造工程を示す図である。ここでは、スタック型ＭＣＭ構造を有する半導体装置およびその製造方法に本発明を適用した例について述べる。スタック型ＭＣＭは半導体素子をフリップチップ接続した第１の回路基板上にインターポーザとして機能する第２の回路基板を積層し、半導体素子を上下の回路基板で挟み込んだ構造を有している。
【００２８】
まず、図４（ａ）に示すように、第１の回路基板１１上に半導体素子１をフリップチップ接続する。第１の回路基板１１は素子搭載面となる上面１１ａ側に電極パッドを含む配線層１２が設けられており、さらに配線層１２を下面側に引き回す内部配線１３を有している。このような第１の回路基板１１を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等、各種の材料からなる基板を適用することができる。樹脂基板を適用した回路基板１１としては多層銅張積層板（多層プリント配線板）等が挙げられる。
【００２９】
半導体素子１は前述した実施形態と同様に、演算素子部や記憶素子部等の素子機能部を有する表面１ａ側に金属バンプ２が形成されている。前述した実施形態と同様に、半導体素子１を第１の回路基板１１の素子搭載面上にフリップチップ接続する。半導体素子１と第１の回路基板１１の配線層１２とは金属バンプ２を介して電気的および機械的に接続される。図４では図示を省略したが、半導体素子１の裏面１ｂには表面改質層としてアモルファス構造の層が形成されている。
【００３０】
表面改質層としてのアモルファス構造の層は、第１の実施形態と同様に半導体ウェハの段階でレーザ光を照射して形成してもよいし、あるいは第２の実施形態と同様に回路基板１１上に実装した後にレーザ光を照射して形成してもよい。レーザ光には第１の実施形態と同様に、ＹＡＧレーザやＣＯ2レーザ等が用いられる。また、レーザ光の具体的な条件等も第１の実施形態と同様とすることが好ましい。さらに、アモルファス構造の層は第１の実施形態と同様に格子状に形成することが好ましい。
【００３１】
次に、図４（ｂ）に示すように、半導体素子１をフリップチップ接続した第１の回路基板１１上に、インターポーザとして機能する第２の回路基板１４を積層する。第２の回路基板１４は第１の回路基板１１と同様に、素子搭載面となる上面１４ａ側に設けられた上面側配線層１５と、第１の回路基板１１との接続面となる下面１４ｂ側に設けられた下面側配線層１６と、これら配線層１５、１６間を接続する内部配線１７とを有している。下面側配線層１６には、第１の回路基板１１と第２の回路基板１４との間の電気的な接続手段として、Ａｕ等による多段スタッドバンプ１８が設けられている。
【００３２】
半導体素子１の樹脂封止工程を含む第１の回路基板１１と第２の回路基板１４との接続工程は、例えば以下のようにして行われる。まず、半導体素子１が実装された第１の回路基板１１上に、第１の回路基板１１と第２の回路基板１４との間の隙間を埋めるのに十分な量の封止樹脂７を供給する。封止樹脂７には前述した実施形態と同様に、一般的なエポキシ系樹脂等の熱硬化性樹脂が用いられる。このような封止樹脂７をフィルム（ＮＣＦ）もしくはペースト（ＮＣＰ）として第１の回路基板１１上に供給した後、第２の回路基板１４を積層する。第２の回路基板１４は多段スタッドバンプ１８が第１の回路基板１１の配線層１２と接続するように配置する。
【００３３】
次いで、適度な圧力で第２の回路基板１４を加圧しながら熱処理することによって、封止樹脂７を硬化させる。このように、第１の回路基板１１と第２の回路基板１４との間に配置された封止樹脂７を硬化させることによって、半導体素子１を封止樹脂７で封止しつつ、第１の回路基板１１と第２の回路基板１４との間を機械的に接続する。第１の回路基板１１と第２の回路基板１４とは多段スタッドバンプ１８を介して電気的に接続される。このようにして、目的とするスタック型ＭＣＭ構造の半導体装置１９が得られる。図示を省略したが、第２の回路基板１４上には他の半導体素子が実装される。
【００３４】
上述した樹脂封止を含む接続工程において、封止樹脂７との接触面となる半導体素子１の裏面１ｂには表面改質層としてアモルファス構造の層が形成されているため、第１および第２の実施形態と同様に半導体素子１と封止樹脂７との密着強度を高めることができる。従って、半導体装置１９の下面側に半田バンプ等を形成するボールリフロー工程を実施し、半導体装置１９に熱応力が生じた場合においても、半導体素子１と封止樹脂７との界面からの剥離を抑制することができる。従って、スタック型ＭＣＭ構造を有する半導体装置１９の信頼性や製造歩留りを高めることが可能となる。
【００３５】
なお、本発明は上記した実施形態に限定されるものではなく、基板上にフリップチップ接続された半導体素子を樹脂封止する各種の半導体装置に適用することができる。そのような半導体装置およびその製造方法も本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００３６】
【図１】本発明の第１の実施形態による半導体装置の要部製造工程を示す断面図である。
【図２】図１に示す半導体装置の製造工程における半導体ウェハに対するレーザ光の照射状態を示す平面図である。
【図３】本発明の第２の実施形態による半導体装置の要部製造工程を示す断面図である。
【図４】本発明の第３の実施形態による半導体装置の要部製造工程を示す断面図である。
【符号の説明】
【００３７】
１…半導体素子、２…金属バンプ、４…表面改質層、５，１１，１４…回路基板、７…封止樹脂、８，１９…半導体装置。
【図１】
2007048860.tif 000003
【図２】
2007048860.tif 000004
【図３】
2007048860.tif 000005
【図４】
2007048860.tif 000006