(57)【要約】【課題】  メモリカードにおける書き込み処理時間を短縮し、該メモリカードの性能を向上させる。【解決手段】  メモリカード１に設けられた不揮発性半導体メモリ３ａ，３ｂには、ホスト機器から指定された論理アドレスから、不揮発性半導体メモリの物理アドレスへの変換を管理するアドレス変換テーブルがそれぞれ格納されている。不揮発性半導体メモリ３ａに格納されたアドレス変換テーブルは、不揮発性半導体メモリ３ｂの情報であり、不揮発性半導体メモリ３ｂに格納されたアドレス変換テーブルは、不揮発性半導体メモリ３ａの情報である。たとえば、不揮発性半導体メモリ３ａに書き込みを行う場合、コントローラ４は、不揮発性半導体メモリ３ａへの書き込みを行いながら、不揮発性半導体メモリ３ｂに格納されたアドレス変換テーブルの更新処理を行い、メモリカード１の書き込み処理時間を短縮する。【選択図】  図１
2007048184.tif 000002
【特許請求の範囲】
【請求項１】
複数の不揮発性メモリセルを有し、所定の情報を格納可能な複数の不揮発性半導体メモリと、外部から発行されたコマンドに基づいて前記不揮発性半導体メモリの動作指示を行うコントローラとを有したメモリカードであって、
前記メモリカードは、
前記不揮発性半導体メモリにおけるメモリ領域の物理アドレス毎に外部から供給される論理アドレスを対応付けし、前記メモリ領域におけるアドレス割り当て済み領域のアドレスを登録可能なアドレス変換テーブルを備え、
前記コントローラは、
データの書き込み時において、前記不揮発性半導体メモリへのデータの書き込みと前記アドレス変換テーブルの更新処理とを並列して行うことを特徴とするメモリカード。
【請求項２】
請求項１記載のメモリカードにおいて、
データの書き込み対象とされる任意の１つの前記不揮発性半導体メモリに対応するアドレス変換テーブルは、データの書き込み対象とされない他の任意の１つの前記不揮発性半導体メモリに格納され、
前記コントローラは、
データの書き込み対象とされる１つの前記不揮発性半導体メモリにデータの書き込みを行いながら、データの書き込み対象とされない前記不揮発性半導体メモリに前記データの書き込み対象とされる不揮発性半導体メモリに対応する前記アドレス変換テーブルの更新を行うことを特徴とするメモリカード。
【請求項３】
請求項２記載のメモリカードにおいて、
前記アドレス変換テーブルは、
前記不揮発性半導体メモリのシステム領域に格納されていることを特徴とするメモリカード。
【請求項４】
請求項１記載のメモリカードにおいて、
前記コントローラは、
前記複数の不揮発性半導体メモリにそれぞれ対応するアドレス変換テーブルを格納する  アドレス変換テーブル格納部を備え、
前記コントローラは、
データの書き込み対象とされる任意の１つの前記不揮発性半導体メモリにデータの書き込みを行いながら、前記アドレス変換テーブル格納部に格納された前記アドレス変換テーブルの更新を行うことを特徴とするメモリカード。
【請求項５】
複数の不揮発性メモリセルを有し、所定の情報を格納可能な１の不揮発性半導体メモリと、外部から発行されたコマンドに基づいて前記不揮発性半導体メモリの動作指示を行うコントローラとを有したメモリカードであって、
前記メモリカードは、
前記不揮発性半導体メモリにおけるメモリ領域の物理アドレス毎に外部から供給される論理アドレスを対応付けし、前記メモリ領域におけるアドレス割り当て済み領域のアドレスを登録可能なアドレス変換テーブルを備え、
前記コントローラは、
データの書き込み時において、前記不揮発性半導体メモリへのデータの書き込みと前記アドレス変換テーブルの更新処理とを並列して行うことを特徴とするメモリカード。
【請求項６】
請求項５記載のメモリカードにおいて、
前記コントローラは、
前記不揮発性半導体メモリに対応するアドレス変換テーブルを格納するアドレス変換テーブル格納部を備え、
前記コントローラは、
前記不揮発性半導体メモリにデータの書き込みを行いながら、前記アドレス変換テーブル格納部に格納された前記アドレス変換テーブルの更新を行うことを特徴とするメモリカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリカードにおけるデータの信頼性向上技術に関し、特に、データ書き込み／読み出し処理に伴うデータブロックのストレス解消に適用して有効な技術に関するものである。
【背景技術】
【０００２】
パーソナルコンピュータや多機能端末機などの記憶装置として、たとえば、マルチメディアカード（登録商標）やＣＦ（Ｃｏｍｐａｃｔ  Ｆｌａｓｈ）カード（登録商標）などのメモリカードが広く普及している。
【０００３】
近年の高性能化の要求に伴って、メモリカードに搭載される半導体メモリとして、たとえば、電気的に一括消去、書き換えが可能であり、大容量のデータを保持できるフラッシュメモリなどの不揮発性メモリが用いられている。
【０００４】
このようなメモリカードでは、ホストから指定された論理アドレスを該不揮発性半導体メモリにおけるメモリ領域の物理アドレスに変換するアドレス変換テーブルを備えたものが知られている。
【０００５】
このアドレス変換テーブルの情報は、たとえば、不揮発性半導体メモリにシステム情報として書き込まれており、該アドレス変換テーブルの情報の更新は、メモリカードへの書き込みがある度に行われる。
【０００６】
そして、不揮発性半導体メモリから書き込み／読み出しを行う場合、メモリカードの制御を司るコントローラが、アドレス変換テーブルに基づいてホストが指定した論理アドレスを不揮発性半導体メモリの物理アドレスに変換し、そのアドレスのデータを書き込み／読み出しする。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、上記のようなメモリカードにおけるデータの書き込み技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
すなわち、メモリカードへの書き込み処理では、アドレス変換テーブルに示された書き込み対象となるブロックには書き込みが行われず、書き込むデータを未使用ブロックに書き込む。このとき、書き込み対象となるブロックのデータは保持されたままとなる。
【０００９】
そして、未使用ブロックにデータが正常に書き込まれると、元の書き込み対象となっていたブロックのデータを消去し、該ブロックを未使用ブロックとしてその後に使用可能とする。その後、アドレス変換テーブルには、書き込みたい未使用ブロックであったブロックが入れ替わったために、その情報を更新する。
【００１０】
このように、アドレス変換テーブルにおける情報更新の処理は、不揮発性半導体メモリへの書き込み処理となるために、ユーザなどの外部から見れば、書き込みデータ以外の余分なデータの書き込み処理を行っていることになり、メモリカードの書き込み速度の低下が生じてしまうという問題がある。
【００１１】
本発明の目的は、メモリカードにおける書き込み速度を大幅に向上し、該メモリカードの性能を向上させることのできる技術を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１３】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１４】
本発明は、複数の不揮発性メモリセルを有し、所定の情報を格納可能な複数の不揮発性半導体メモリと、外部から発行されたコマンドに基づいて不揮発性半導体メモリの動作指示を行うコントローラとを有したメモリカードであって、該メモリカードは、不揮発性半導体メモリにおけるメモリ領域の物理アドレス毎に外部から供給される論理アドレスを対応付けし、メモリ領域におけるアドレス割り当て済み領域のアドレスを登録可能なアドレス変換テーブルを備え、該コントローラは、データの書き込み時において、不揮発性半導体メモリへのデータの書き込みとアドレス変換テーブルの更新処理とを並列して行うものである。
【００１５】
また、本発明は、データの書き込み対象とされる任意の１つの不揮発性半導体メモリに対応するアドレス変換テーブルが、データの書き込み対象とされない他の任意の１つの前記不揮発性半導体メモリに格納され、コントローラは、データの書き込み対象とされる１つの不揮発性半導体メモリにデータの書き込みを行いながら、データの書き込み対象とされない不揮発性半導体メモリにデータの書き込み対象とされる不揮発性半導体メモリに対応するアドレス変換テーブルの更新を行うものである。
【００１６】
さらに、本発明は、前記アドレス変換テーブルが、不揮発性半導体メモリのシステム領域に格納されているものである。
【００１７】
また、本発明は、前記コントローラに複数の不揮発性半導体メモリにそれぞれ対応するアドレス変換テーブルを格納するアドレス変換テーブル格納部を備え、コントローラは、データの書き込み対象とされる任意の１つの不揮発性半導体メモリにデータの書き込みを行いながら、アドレス変換テーブル格納部に格納されたアドレス変換テーブルの更新を行うものである。
【００１８】
さらに、本願のその他の発明の概要を簡単に示す。
【００１９】
本発明は、複数の不揮発性メモリセルを有し、所定の情報を格納可能な１の不揮発性半導体メモリと、外部から発行されたコマンドに基づいて該不揮発性半導体メモリの動作指示を行うコントローラとを有したメモリカードであって、該メモリカードは、不揮発性半導体メモリにおけるメモリ領域の物理アドレス毎に外部から供給される論理アドレスを対応付けし、メモリ領域におけるアドレス割り当て済み領域のアドレスを登録可能なアドレス変換テーブルを備え、コントローラは、データの書き込み時において、不揮発性半導体メモリへのデータの書き込みとアドレス変換テーブルの更新処理とを並列して行うものである。
【００２０】
また、本発明は、前記コントローラに、不揮発性半導体メモリに対応するアドレス変換テーブルを格納するアドレス変換テーブル格納部を備え、コントローラは、不揮発性半導体メモリにデータの書き込みを行いながら、アドレス変換テーブル格納部に格納されたアドレス変換テーブルの更新を行うものである。
【発明の効果】
【００２１】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００２２】
（１）メモリカードにおけるデータ書き込み時において、データ書き込み処理の時間を短縮することができる。
【００２３】
（２）上記（１）により、メモリカードの性能を向上させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２５】
図１は、本発明の一実施の形態によるメモリカードのブロック図、図２は、図１のメモリカードに設けられたメモリアレイ、およびアドレス変換テーブルの構成例を示す説明図、図３は、図１のメモリカードにおける書き込み処理を示したシーケンス図である。
【００２６】
本実施の形態において、メモリカード１は、図１に示すように、該メモリカード１の外部にホスト機器２が接続可能なようにされており、たとえば、デジタルビデオカメラ、携帯電話、携帯音楽プレーヤやパーソナルコンピュータなどのホスト機器２の外部記憶メディアとして用いられる。
【００２７】
メモリカード１は、フラッシュメモリに例示される電気的にデータの書き換え、消去が可能な不揮発性半導体メモリ３ａ，３ｂ、ならびにコントローラ４から構成されている。ここでは、２つの不揮発性半導体メモリ３ａ，３ｂよりなる構成としたが、該不揮発性半導体メモリは２つ以上であればよい。
【００２８】
コントローラ４は、ホスト側インタフェース５、コントロール部６、および記憶部側インタフェース７などから構成されている。このコントローラ４は、ホスト機器２と接続されており、不揮発性半導体メモリ３ａ，３ｂの制御を司り、該不揮発性半導体メモリ３ａ，３ｂに格納されたプログラムやデータなどを読み出してホスト機器２へ出力し、またはホスト機器２から入力されたプログラムやデータの書き込み動作指示を行う。
【００２９】
ホスト側インタフェース５は、ホスト機器２とコントロール部６のインタフェースである。コントロール部６は、コントローラ４におけるすべての制御を司る。記憶部側インタフェース７は、コントロール部６と不揮発性半導体メモリ３ａ，３ｂとのインタフェースである。
【００３０】
図２は、不揮発性半導体メモリ３ａ，３ｂにおけるメモリアレイＭＡ、およびアドレス変換テーブルＡＴＴの構成例を示す説明図である。
【００３１】
メモリアレイＭＡは、図示するように、データブロック領域ＤＢＡ、およびシステム領域ＳＡから構成されている。データブロック領域ＤＢＡは、複数のデータブロック（たとえば、２５６個）からなる。データブロックとは、ワード線に接続された複数の不揮発性メモリセルを一括消去することができる消去単位である。このデータブロック領域ＤＢＡは、ユーザがアクセス可能であり、ユーザデータなどが格納されるユーザ領域である。
【００３２】
システム領域ＳＡは、データブロック代替領域ＤＢＴＡ、ならびにテーブルブロック領域ＴＢＡから構成されている。データブロック代替領域ＤＢＴＡは、不良データブロックの代替が発生することを見込んでメモリカード全体の仕様として定められた容量以上に有する領域であって、予め論理アドレスに対応して物理アドレスを割り当てていないアドレス未割り当て領域である。
【００３３】
テーブルブロック領域ＴＢＡは、アドレス変換テーブルＡＴＴが格納される領域である。アドレス変換テーブルＡＴＴは、ホスト機器２から指定された論理アドレスから、不揮発性半導体メモリ３の物理アドレスへの変換を管理するテーブルである。
【００３４】
この場合、不揮発性半導体メモリ３ａに備えられているアドレス変換テーブルＡＴＴは、不揮発性半導体メモリ３ｂのテーブル情報を示しており、不揮発性半導体メモリ３ｂに備えられているアドレス変換テーブルＡＴＴは、不揮発性半導体メモリ３ａのテーブル情報を示している。
【００３５】
図２において、たとえば、論理アドレス’０’は、アドレス変換テーブルＡＴＴに示すように、物理アドレス’Ｂ’に割り当てられていることを示している。
【００３６】
次に、本実施の形態におけるメモリカード１の書き込み処理について説明する。
【００３７】
図３は、メモリカード１の書き込み処理のシーケンスを示した説明図である。
【００３８】
図３において、上方から下方にかけて、ホスト機器２、コントローラ４、不揮発性半導体メモリ３ａの動作、および不揮発性半導体メモリ３ｂの動作シーケンスをそれぞれ示している。なお、ここでは、不揮発性半導体メモリ３ａにデータを書き込む場合の処理ついて説明する。
【００３９】
まず、メモリカード１が、ホスト機器２からのライトコマンドを受け付けると、コントローラ４は、不揮発性半導体メモリ３ａ，３ｂからアドレス変換テーブルＡＴＴの情報を参照し、書き込み先ブロックと未使用ブロックの物理アドレスをそれぞれ取得する（ステップＳ１０１）。
【００４０】
続いて、コントローラ４は、取得した未使用ブロックの物理アドレスに基づいて、該当する不揮発性半導体メモリ３ａにおける該未使用ブロックの消去を行う（ステップＳ１０２）。
【００４１】
このとき、ホスト機器２は、書き込みを行うデータをコントローラ４に転送する（ステップＳ１０３）。コントローラ４は、不揮発性半導体メモリ３ａの未使用ブロックの消去終了を確認した後、ステップＳ１０３の処理で転送されたデータを書き込みを行う不揮発性半導体メモリ３ａに転送する（ステップＳ１０４）。
【００４２】
続いて、ホスト機器２は、次の書き込みデータをコントローラ４に転送する（ステップＳ１０５）。また、コントローラ４は、ステップＳ１０４の処理で転送されたデータを不揮発性半導体メモリ３ａに書き込む（ステップＳ１０６）。
【００４３】
コントローラ４は、不揮発性半導体メモリ３ａの書き込み（ステップＳ１０６）終了を確認した後、ステップＳ１０５で転送された次のデータを不揮発性半導体メモリ３ａに転送する（ステップＳ１０７）。
【００４４】
そして、コントローラ４は、ステップＳ１０７の処理で転送されたデータを不揮発性半導体メモリ３ａに書き込みする（ステップＳ１０８）。続いて、コントローラ４は、書き込み処理に伴うアドレス変換テーブルＡＴＴの更新データを不揮発性半導体メモリ３ｂに転送し（ステップＳ１０９）、そのデータに基づいて不揮発性半導体メモリ３ｂのアドレス変換テーブルＡＴＴが更新される（ステップＳ１１０）。
【００４５】
よって、データの書き込み処理（ステップＳ１０８）とアドレス変換テーブルＡＴＴの更新（ステップＳ１０９，Ｓ１１０）とを並列して処理することができるので、メモリカード１における書き込み処理時間を短縮することが可能となる。
【００４６】
一方、たとえば、不揮発性半導体メモリ３ａのアドレス変換テーブルを、該不揮発性半導体メモリ３ａのテーブルブロック領域に備えた場合には、図３の点線のブロックに示すように、ステップＳ１０８の処理におけるデータの書き込み処理が終了した後にアドレス変換テーブルの更新データが不揮発性半導体メモリ３ａに転送された後（ステップＳ１００１）、不揮発性半導体メモリ３ａのアドレス変換テーブルが更新されることになり（ステップＳ１００２）、これら処理による余分な書き込み時間が発生してしまうことになる。
【００４７】
それにより、本実施の形態によれば、不揮発性半導体メモリ３ａ，３ｂの書き込み時間を削減することができるので、メモリカード１における書き込み速度を向上させることができる。
【００４８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４９】
たとえば、前記実施の形態では、アドレス変換テーブルを不揮発性半導体メモリに備えた構成としたが、図４に示すように、コントローラ４内のコントロール部６などに、不揮発性半導体メモリ３ａ，３ｂにそれぞれ対応するアドレス変換テーブルを格納するアドレス変換テーブル格納部６ａを設けるようにしてもよい。
【００５０】
この場合、アドレス変換テーブル格納部６ａは、たとえば、フラッシュメモリに例示される不揮発性半導体メモリなどによって構成する。
【００５１】
この図４の構成によって、メモリカード１において、コントローラ４に接続される不揮発性半導体メモリが１つであっても、該不揮発性半導体メモリにデータの書き込みを行いながら、アドレス変換テーブルの更新処理を並列して行うことが可能となる。
【産業上の利用可能性】
【００５２】
本発明は、メモリカードへのデータ書き込み処理の時間を短縮し、メモリカードにおける性能を向上させる技術に適している。
【図面の簡単な説明】
【００５３】
【図１】本発明の一実施の形態によるメモリカードのブロック図である。
【図２】図１のメモリカードに設けられたメモリアレイ、およびアドレス変換テーブルの構成例を示す説明図である。
【図３】図１のメモリカードにおける書き込み処理を示したシーケンス図である。
【図４】本発明の他の実施の形態によるメモリカードのブロック図である。
【符号の説明】
【００５４】
１  メモリカード
２  ホスト機器
３  不揮発性半導体メモリ
４  コントローラ
５  ホスト側インタフェース
６  コントロール部
６ａ  アドレス変換テーブル格納部
７  記憶部側インタフェース
ＭＡ  メモリアレイ
ＫＵ  管理単位
ＤＢＡ  データブロック領域
ＳＡ  システム領域
ＤＢＥＡ  データブロック空き領域
ＴＢＡ  デーブルブロック領域
【図１】
2007048184.tif 000003
【図２】
2007048184.tif 000004
【図３】
2007048184.tif 000005
【図４】
2007048184.tif 000006