(57)【要約】【課題】III 族窒化物半導体発光素子の量子井戸活性層に生じるピットの生成を抑制できるようにすると共に、電子及びホールの量子井戸活性層への注入効率を向上させられるようにする。【解決手段】多重量子井戸活性層１５は、基板側から、膜厚が３ｎｍでＩｎの混晶比が０．１のＧａＩｎＮからなる井戸層１５１が３層と、各井戸層１５１の間に形成され、膜厚が５ｎｍでＡｌの混晶比が０．０２のＡｌＧａＮからなる障壁層１５２と、３層目の井戸層１５１の上面に形成され、膜厚が５ｎｍでＡｌの混晶比が０．１５のＡｌＧａＮからなる保護層１５３とから構成されている。また、ＭＯＶＰＥ法を用いて多重量子井戸活性層１５を成長する際には、ガリウム源としてトリエチルガリウムを用いる。【選択図】図２
2007013207.tif 000002
【特許請求の範囲】
【請求項１】
III−Ｖ族化合物窒化物半導体からなる半導体発光素子であって、
基板上に、複数の障壁層と各障壁層よりも狭い禁制帯幅を持つ井戸層とが交互に積層されてなる量子井戸層と、
前記基板上に前記量子井戸層を上下方向から挟むように形成されたｐ型伝導層及びｎ型伝導層とを備え、
前記複数の障壁層のうち、前記ｐ型伝導層と隣接する一の障壁層はアルミニウムを含み、前記ｐ型伝導層と隣接しない他の障壁層はアルミニウムを含まないことを特徴とする半導体発光素子。
【請求項２】
前記一の障壁層はｐ型不純物を含まないことを特徴とする請求項１に記載の半導体発光素子。
【請求項３】
前記ｐ型伝導層のうち前記一の障壁層と隣接する層は、前記一の障壁層よりもアルミニウム組成が大きいアルミニウム含有層であることを特徴とする請求項１又は２に記載の半導体発光素子。
【請求項４】
前記量子井戸層の前記基板側に設けられた第１の光ガイド層と、前記量子井戸層の前記基板と反対側に設けられた第２の光ガイド層とを有し、
前記第１の光ガイド層又は第２の光ガイド層はアルミニウムを含むことを特徴とする請求項１〜３のいずれか１項に記載の半導体発光素子。
【請求項５】
前記井戸層はインジウムを含むことを特徴とする請求項１〜４のいずれか１項に記載の半導体発光素子。
【請求項６】
前記井戸層は窒化ガリウムインジウムからなり、
前記一の障壁層は窒化アルミニウムガリウムからなり、前記他の障壁層は窒化ガリウムインジウム又は窒化ガリウムからなることを特徴とする請求項１〜５のいずれか１項に記載の半導体発光素子。
【請求項７】
前記井戸層のインジウムの混晶比は、０よりも大きく且つ０．１以下であることを特徴とする請求項５又は６に記載の半導体発光素子。
【請求項８】
前記障壁層は不純物としてシリコンを含むことを特徴とする請求項１〜７のいずれか１項に記載の半導体発光素子。
【請求項９】
前記井戸層は不純物としてシリコンを含むことを特徴とする請求項１〜８のいずれか１項に記載の半導体発光素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子等の発光素子、特に、紫外領域から青色領域の光を放出する半導体発光素子に関する。
【背景技術】
【０００２】
近年、光ディスクの記録密度の向上やレーザプリンタの解像度の向上を図ると共に、光計測機器、医療機器、ディスプレイ装置又は照明装置等への応用を図るため、紫外領域から青色領域までの短波長領域において発光可能な半導体発光素子、特に半導体レーザ素子の研究開発が盛んに行なわれている。
【０００３】
このような短波長領域において発光が可能な半導体材料として、III 族窒化物半導体が挙げられる。例えば、Ｊａｐａｎｅｎｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｉｓｉｃｓ，第３６巻（１９９７）ｐ．１５６８〜１５７１には、シリコン（Ｓｉ）がドープされたＧａＩｎＮ／ＧａＩｎＮの積層体よりなる多重量子井戸活性層を備えた半導体レーザ素子が、波長が約４０１ｎｍで室温において連続発振し、例えば、周囲温度が２０℃で且つ出力が２ｍＷの条件下で３０００時間程度の動作寿命を得られていることが記されている。
【０００４】
また、III 族窒化物半導体の結晶成長法として、一般に有機金属気相成長法（以下、ＭＯＶＰＥ法と呼ぶ。）が用いられており、特開平６−１９６７５７号公報には、キャリアガスに窒素を用いることにより、ＧａＮからなる半導体層上に結晶品質が優れたＧａＩｎＮからなる半導体層を成長させる方法が開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記従来のIII 族窒化物半導体の製造方法は、例えば、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ，第７２巻（１９９８）ｐ．７１０〜７１２に記されているように、活性層となるＧａＩｎＮ／ＧａＮからなる多重量子井戸構造には、発生密度が１０８ ｃｍ−２〜１０９ ｃｍ−２に及ぶ高密度のピットが生成するという問題がある。
【０００６】
このピットは、発光効率の低下を招くだけでなく、Ｉｎの組成の不均一を誘起して局在準位を形成したり、結晶成長中のＩｎの拡散源となったり、光導波路における散乱損失又は吸収損失の原因となったりするため、レーザ発振時のしきい値の上昇や信頼性低下等、発光素子の動作特性に悪影響を及ぼす。
【０００７】
III 族窒化物半導体を用いた発光素子、特に半導体レーザ素子の素子特性を光ディスク装置等に搭載できる実用レベルまで向上させるには、ＧａＩｎＮよりなる井戸層のＩｎの組成の均一化、及び多重量子井戸各層の均質化且つ平坦化が不可欠である。
【０００８】
また、素子の動作時にｎ型導電層から量子井戸層に注入される電子が、ｐ型伝導層にオーバーフローすることなく、効率良く且つ均一に活性層へ注入されるような素子構造も必要である。
【０００９】
本発明は、前記従来の問題を解決し、III 族窒化物半導体発光素子におけるインジウム及び窒素を含む量子井戸層に生ずるピットの生成を抑制できるようにすると共に、電子の量子井戸層への注入効率を向上できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
前記の目的を達成するため、本発明は以下の構成を持つ。
１）量子井戸層における障壁層にアルミニウムを含ませる。
２）障壁層に井戸層の歪みベクトルと逆符号の歪みベクトルを持たせる。
３）多重量子井戸層における複数の障壁層のうちｐ型伝導層と隣接する障壁層にのみアルミニウムを含ませる。
４）ＭＯＶＰＥ法を用いて量子井戸層を成長させる際に、ガリウム源としてトリエチルガリウムを用いる。
【００１１】
本願発明者らは、従来の製造方法により得られる、ＧａＩｎＮ／ＧａＮ又はＧａＩｎＮ／ＧａＩｎＮからなる多重量子井戸構造において、面方位が｛１−１０１｝面をファセットとする逆六角錐形状のピットが高密度で形成されるメカニズムを検討した結果、以下のような検討結果を得ている。
【００１２】
すなわち、ＧａＩｎＮ層に誘起される圧縮歪み、又はＩｎの局所的な偏析による歪みを緩和するために、ある臨界膜厚を越えた時点でピットの核が形成される。さらに、ＧａＩｎＮ層の成長温度、一般に８００℃程度の成長温度下においては、ＧａＩｎＮ層は、面方位が｛１−１０１｝面の成長速度が、面方位が（０００１）面の成長速度よりも小さいために、結晶が成長するにつれてピットのサイズが大きくなっていく。ＧａＩｎＮ層に形成されたピットは、該ＧａＩｎＮ層の上に光ガイド層及びクラッド層等を成長温度が１０００℃程度で順次成長させる際に、光ガイド層等における｛１−１０１｝面の成長速度が（０００１）面の成長速度よりも速いために次第に埋まっていき、結晶表面は平坦化していく。
【００１３】
なお、本明細書においては、晶帯軸の指数又は面方位のミラー指数に付加された符号”−”は該符号に続く一の指数の反転を表わしている。
【００１４】
これに対して、本願発明者らはピットの生成を抑制する方法について種々の検討を重ねた結果、以下の知見を得ている。
【００１５】
多重量子井戸構造にアルミニウム（Ａｌ）を含む障壁層を用いると、障壁層に引張り歪みが誘起されることにより、多重量子井戸構造における圧縮歪みの歪み量が減るため、臨界膜厚値が大きくなること、
結晶中に電場強度が大きいＡｌが存在することにより、インジウム（Ｉｎ）の拡散が抑制されるため、局所的に偏析する傾向が強いＩｎの偏析を抑制できること、
Ａｌを含む半導体層、すなわちＡｌＧａＮ層は面方位が｛１−１０１｝面の成長速度と（０００１）面の成長速度との差がＧａＩｎＮ層の場合よりも小さいため、ピットの拡大を抑制できること、
井戸層のＩｎの混晶比を０．１以下とすることにより、多重量子井戸構造の総膜厚が臨界膜厚を越えなくすることができること、
井戸層が有する歪みベクトルと逆符号の歪みベクトルを障壁層に持たせることにより、多重量子井戸構造における歪み量が小さくなるため、臨界膜厚値が大きくなること、
多重量子井戸構造の形成時に、ガリウム源としてトリエチルガリウム（ＴＥＧ）を用いると、量子井戸構造における面方位が（０００１）面の成長速度と｛１−１０１｝面の成長速度との差が小さくなること、
のため、ピットの拡大を抑制できる。
【００１６】
また、電子の注入効率を向上させる方法については以下の知見を得ている。
【００１７】
多重量子井戸構造に、各井戸層が有する歪みベクトルと逆符号の歪みベクトルを有する障壁層を用いると、多重量子井戸構造における歪み量が小さくなるため、多重量子井戸構造に誘起されるピエゾ電界が小さくなり、電子の各井戸層への注入が均一化する。
【００１８】
障壁層のうちｐ型伝導層と隣接する障壁層にのみＡｌを含み、ｐ型伝導層と隣接しない障壁層にはＡｌを含まない構造とすると、井戸層に注入される電子のｐ型伝導層へのオーバーフローが防止されるため、電子の井戸層への注入効率が向上する。
【００１９】
具体的に、本発明に係る第１の半導体発光素子は、III −Ｖ族化合物半導体からなる半導体発光素子を対象とし、基板上に、障壁層と該障壁層よりも狭い禁制帯幅を持つ井戸層とが交互に積層されてなる量子井戸層を備え、井戸層はＩｎ及びＮを含み、障壁層はＡｌ及びＮを含む。
【００２０】
第１の半導体発光素子によると、障壁層がＡｌ及びＮを含むため、該Ａｌが障壁層に含まれると、井戸層における圧縮歪みを緩和するために臨界膜厚を越えた時点で発生するピットに対して、障壁層に引張り歪みが誘起され、量子井戸層における圧縮歪みの歪み量を低減できるので、臨界膜厚を大きくできる。また、Ａｌが障壁層に含まれると、井戸層におけるＩｎの偏析を抑制でき、さらに面方位が｛１−１０１｝面の成長速度と面方位が（０００１）面の成長速度との差がＩｎを含む井戸層の場合よりも小さいため、ピットの拡大を防ぐことができる。
【００２１】
第１の半導体発光素子において、障壁層が、ｐ型伝導層とｎ型伝導層との間に複数層設けられており、複数の障壁層のうちｐ型伝導層と隣接する一の障壁層のアルミニウムの混晶比が、ｐ型伝導層と隣接しない他の障壁層のアルミニウムの混晶比よりも大きいことが好ましい。このようにすると、ｐ型伝導層と隣接する一の障壁層は、Ａｌが添加されることによりヘテロ障壁が大きくなるため、外部から注入された電子が井戸層に注入されることなくｐ型伝導層に流れてしまうオーバーフローを抑制できるので、電子の井戸層への注入効率が向上する。
【００２２】
この場合に、ｐ型伝導層と隣接する一の障壁層におけるアルミニウムの混晶比が、ｎ型伝導層側で小さく且つｐ型伝導層側で大きいことが好ましい。このようにすると、ｐ型伝導層と隣接する障壁層におけるホールの存在確率を小さくすることができるので、ホールの井戸層への注入効率をも向上させることができる。
【００２３】
第１の半導体発光素子において、井戸層が窒化ガリウムインジウム（ＧａＩｎＮ）又は窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）からなり、障壁層が窒化アルミニウムガリウム（ＡｌＧａＮ）からなることが好ましい。
【００２４】
本発明に係る第２の半導体発光素子は、III −Ｖ族化合物半導体からなる半導体発光素子を対象とし、基板上に、障壁層と該障壁層よりも狭い禁制帯幅を持つ井戸層とが交互に積層されてなる量子井戸層を備え、障壁層は井戸層の歪みベクトルと逆符号の歪みベクトルを有している。
【００２５】
第２の半導体発光素子によると、障壁層と井戸層との歪みベクトルが互いに逆符号であるため、量子井戸構造における歪み量が打ち消されて小さくなる。これにより、ピットが発生する臨界膜厚が大きくなるだけでなく、量子井戸構造に誘起されるピエゾ電界も小さくなるので、電子及びホールの各井戸層への注入が均一化して発光効率が向上する。
【００２６】
第２の半導体発光素子において、井戸層がＩｎを含み、障壁層がＡｌを含むことが好ましい。
【００２７】
第１又は第２の半導体発光素子は、量子井戸層の基板側に設けられる第１の光ガイド層と、量子井戸層の基板と反対側に設けられる第２の光ガイド層とをさらに備え、障壁層の禁制帯幅が、第１の光ガイド層及び第２の光ガイド層の禁制帯幅よりも小さいか又は同等であることが好ましい。
【００２８】
また、井戸層のＩｎの混晶比が０よりも大きく且つ０．１以下であることが好ましい。このようにすると、量子井戸層の総膜厚が臨界膜厚を越えないようにできる。
【００２９】
また、障壁層又は井戸層が不純物としてシリコン（Ｓｉ）を含むことが好ましい。このようにすると、量子井戸層に生じるＩｎの偏析を防ぐことができ、発光効率も向上する。
【００３０】
本発明に係る第３の半導体発光素子は、III −Ｖ族化合物族窒化物半導体からなる半導体発光素子を対象とし、基板上に、複数の障壁層と各障壁層よりも狭い禁制帯幅を持つ井戸層とが交互に積層されてなる量子井戸層と、基板上に量子井戸層を上下方向から挟むように形成されたｐ型伝導層及びｎ型伝導層とを備え、複数の障壁層のうち、ｐ型伝導層と隣接する一の障壁層はアルミニウムを含み、ｐ型伝導層と隣接しない他の障壁層はアルミニウムを含まない。
【００３１】
第３の半導体発光素子によると、ｐ型伝導層と隣接する一の障壁層と、該一の障壁層とｐ型伝導層の反対側で隣接する井戸層との間に、Ａｌに起因する大きなヘテロ障壁が存在するため、電子が井戸層を越えてｐ型伝導層にオーバーフローすることを抑制できる。また、電子が井戸層を越えるオーバーフローを抑制する方向に、ピエゾ電界が誘起されるので、井戸層への電子の注入効率が確実に向上する。
【００３２】
第３の半導体発光素子において、井戸層がＩｎを含むことが好ましい。
【００３３】
第３の半導体発光素子において、井戸層がＧａＩｎＮからなり、ｐ型伝導層と隣接する障壁層がＡｌＧａＮからなり、他の障壁層がＧａＩｎＮ又はＧａＮからなることが好ましい。
【００３４】
本発明に係る半導体発光素子の製造方法は、有機金属気相成長法を用いて、基板上に、障壁層と該障壁層よりも狭い禁制帯幅を持つ井戸層とを交互に積層することにより、障壁層及び井戸層からなる量子井戸層を形成するIII −Ｖ族化合物半導体からなる半導体発光素子の製造方法を対象とし、基板上に、第１の原料として少なくともガリウム源と窒素源とを用いることにより、ガリウム（Ｇａ）及び窒素（Ｎ）を含む障壁層を形成する障壁層形成工程と、障壁層の上に、第２の原料として少なくともガリウム源とインジウム源と窒素源とを用いることにより、Ｇａ、Ｉｎ及びＮを含む井戸層を形成する井戸層形成工程とを備え、障壁層形成工程及び井戸層形成工程におけるガリウム源はトリエチルガリウム（ＴＥＧ）からなる。
【００３５】
本発明の半導体発光素子の製造方法によると、障壁層形成工程及び井戸層形成工程において、ガリウム源にＴＥＧを用いているため、量子井戸層における面方位が（０００１）面の成長速度と面方位が｛１−１０１｝面の成長速度との差が小さくなる。
【００３６】
本発明の半導体発光素子の製造方法において、障壁層形成工程が、第１の原料がアルミニウム源をさらに含むことにより、ＡｌＧａＮからなる障壁層を形成する工程を有し、井戸層形成工程は、該井戸層形成工程における井戸層がＧａＩｎＮからなるか、又は第２の原料がアルミニウム源をさらに含むことにより、ＡｌＧａＩｎＮからなる井戸層を形成する工程を有することが好ましい。また、井戸層のＩｎの混晶比が０よりも大きく且つ０．１以下であることが好ましい。
【００３７】
本発明に係る光ディスク装置は、本発明の第１〜第３の発明に係る半導体発光素子と、半導体発光素子が発光する発光光をデータが記録された記録媒体上に集光する集光光学系装置と、記録媒体からの反射光を受光する光検出器とを備えている。
【００３８】
本発明の光ディスク装置において、光検出器が、発光光の反射光により記録媒体に記録されているデータを読み取ることが好ましい。
【００３９】
この場合に、光検出器が半導体発光素子の近傍に設けられていることが好ましい。
【００４０】
この場合に、光検出器がシリコンからなる基体の主面上に設けられ、半導体発光素子は基体の主面上に保持されていることが好ましい。
【００４１】
この場合に、基体の主面には、側壁にマイクロミラーを有する凹部が設けられており、半導体発光素子が、半導体発光素子からの発光光がマイクロミラーにより反射されて基体の主面に対してほぼ垂直方向に進むように、基体の凹部の底面上に固着されていることが好ましい。
【００４２】
この場合に、マイクロミラーの表面上には金属薄膜が形成されていることが好ましい。また、この金属薄膜が金、銀又はアルミニウムからなることが好ましい。
【発明の効果】
【００４３】
本発明に係る半導体発光素子によると、III −Ｖ族化合物半導体からなる量子井戸層に生じるピットの発生密度を大幅に低減できると共に、量子井戸層の障壁層に挟まれた井戸層への電子及びホールの注入が均一化することにより、注入効率を高めることができる。これにより、素子の発光効率が向上し、しきい値電流が低減するため、発光素子の信頼性が大きく向上する。
【００４４】
さらに、本発明の半導体発光素子を搭載した光ディスク装置によると、光出力部である発光素子に高信頼性を得られるため、記録密度が高い高密度光ディスクを扱える装置を実現できる。
【発明を実施するための最良の形態】
【００４５】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００４６】
図１は本発明の第１の実施形態に係る半導体発光素子の模式的な断面構成を示している。図１に示すように、例えば、主面に（０００１）面を持つＧａＮからなる基板１１上には、上面の一部が露出する露出部を有するｎ型ＧａＮからなるバッファ層１２と、ｎ型ＡｌＧａＮからなり、後述する多重量子井戸層にポテンシャル障壁を形成しｎ型キャリアを閉じ込めるｎ型クラッド層１３と、ｎ型ＡｌＧａＮからなり、発生した光を閉じ込めるｎ型光ガイド層１４と、ＧａＩｎＮからなる井戸層とＡｌＧａＮからなる障壁層とが交互に積層されてなり、ｎ型キャリアとｐ型キャリアとが再結合発光する多重量子井戸活性層１５と、ｐ型ＡｌＧａＮからなり、発生した光を閉じ込めるｐ型光ガイド層１６と、ｐ型ＡｌＧａＮからなり、多重量子井戸活性層１５にポテンシャル障壁を形成しｐ型キャリアを閉じ込めるｐ型クラッド層１７と、ｎ型ＧａＮからなり、多重量子井戸活性層１５に効率良く電流を注入するための電流ブロック層１８と、ｐ型ＧａＮからなり、ｐ側電極との間のオーミック接触を図るコンタクト層１９とが順次形成されている。
【００４７】
コンタクト層１９の上面にはＮｉ／Ａｕからなるｐ側電極２０が形成され、バッファ層１２の露出部には、Ｔｉ／Ａｌからなるｎ側電極２１が形成されている。
【００４８】
ここで、基板１１の材料は窒化ガリウム（ＧａＮ）に限らず、サファイア（Ａｌ２ Ｏ３ ）、炭化ケイ素（ＳｉＣ）、シリコン（Ｓｉ）、スピネル、硫化亜鉛（ＺｎＳ）、酸化亜鉛（ＺｎＯ）又は砒化ガリウム（ＧａＡｓ）等を用いることができる。但し、ＧａＮ以外の材料を基板１１に用いる場合には、該基板１１がＧａＮ系半導体結晶に対して異種の材料となるため、該基板１１との格子不整合を緩和することにより高品質なＧａＮ系半導体結晶を得られるように、ＧａＮ等からなる低温堆積バッファ層を、基板１１とバッファ層１２との間に設ける必要がある。
【００４９】
また、基板１１の面方位は、低指数面に限らず、所定方向に傾斜した基板であってもよく、例えば、基板にＧａＮを用いる場合には、ＧａＮの（０００１）面から晶帯軸が［１１−２０］方向に２度傾斜した基板を用いてもよい。また、基板１１の導電型については、ｎ型、ｐ型又は絶縁性であってもよい。
【００５０】
本実施形態においては、ＧａＮからなる基板１１上にＧａＮからなるバッファ層１２を設けることにより、高品質なIII 族窒化物半導体レーザ構造となる各半導体層を成長させることができる。バッファ層１２にＧａＮを選ぶ理由は、III 族窒化物半導体のうちで最も容易に高品質な結晶が得られるためである。バッファ層１２の膜厚は１００ｎｍ程度以上であればよい。但し、本実施形態のように基板１１に低抵抗な材料を用いない場合には、ｐ側電極２０及びｎ側電極２１を共に基板１１の素子形成面側に形成する必要があるため、１０００ｎｍ程度以上の膜厚とする。
【００５１】
ＡｌＧａＮからなるｎ型クラッド層１３及びｐ型クラッド層１７は、例えば、Ａｌの混晶比（組成比）が共に０．０９であり、ｎ型クラッド層１３の膜厚は約９００ｎｍであり、ｐ型クラッド層１７の膜厚は約６００ｎｍである。但し、ＡｌＧａＮには引張り歪みが加わるため、クラッド層１３、１７におけるＡｌの混晶比の増加及び膜厚の増加と共に成長中にクラックが発生しやすいので、例えば、膜厚が約３ｎｍのＡｌ０．１８Ｇａ０．８２Ｎからなる第１層と膜厚が約３ｎｍのＧａＮからなる第２層とが対をなす歪み超格子構造を形成することにより、クラックの発生を防止することが好ましい。さらに、この場合に、第１層にはｎ型又はｐ型の不純物をドープし、第２層には不純物をドープしない、いわゆる変調ドープを行なってもよい。また、ＡｌＧａＩｎＮからなる四元混晶を用いることにより、ＧａＮからなる基板１１に格子整合するレーザ構造を形成することができるため、クラックの発生はいうに及ばず転位の発生をも抑制できる。
【００５２】
ＡｌＧａＮからなるｎ型光ガイド層１４及びｐ型光ガイド層１６は、例えば、Ａｌの混晶比が０．０２であり、膜厚は共に１００ｎｍ程度である。但し、レーザ構造における光閉じ込め機能は、多重量子井戸活性層１５及びｎ型及びｐ型クラッド層１３、１７の膜厚及び屈折率等の構成にも関わるため、構成によってはＡｌを含まないＧａＮにより光ガイド層１４、１６を構成してもよい。
【００５３】
以下、第１の実施形態の特徴を有する多重量子井戸活性層を図面に基づいて説明する。図２は第１の実施形態に係る多重量子井戸活性層１５の詳細な断面構成を示している。図２に示すように、本実施形態に係る多重量子井戸活性層１５は、基板側から、膜厚が約３ｎｍでＩｎの混晶比が０．０８のＧａＩｎＮからなる井戸層１５１が３層と、各井戸層１５１の間に形成され、膜厚が約５ｎｍでＡｌの混晶比が０．０２のＡｌＧａＮからなる障壁層１５２が２層と、３層目の井戸層１５１の上面に形成され、膜厚が約５ｎｍでＡｌの混晶比が０．１５のＡｌＧａＮからなる保護層１５３とから構成されている。ここで、保護層１５３は井戸層１５１及び障壁層１５２を成長した後、最上部の井戸層１５１のＧａＩｎＮ結晶から気相中にＩｎが再脱離することを防ぐため、及び発光素子の動作時に電子を活性層に効率良く注入させるために設けられている。保護層１５３にはｐ型不純物がドープされていることが好ましい。
【００５４】
井戸層１５１におけるＩｎの混晶比に応じてレーザ光の発振波長を短波長側又は長波長側に制御できるが、結晶品質を高品位に維持するという観点からＩｎの混晶比は０よりも大きく且つ０．３以下とする。好ましくは、多重量子井戸活性層１５において、Ｉｎの組成が不均一となることを抑制すると共に発振しきい値電流を低減できるように、Ｉｎの混晶比は０よりも大きく且つ０．２以下とする。さらに、好ましくは、結晶成長時におけるピットの生成を抑制できるように、Ｉｎの混晶比は０よりも大きく且つ０．１以下とする。また、井戸層１５１及び障壁層１５２は、不純物としてＳｉがドープされていることが好ましい。
【００５５】
図３に、共振器長が約１ｍｍでリッジ幅が約５μｍの半導体レーザにおける井戸層のＩｎ混晶比と発振しきい値との関係を示す。図３に示すように、井戸層１５１におけるＩｎの混晶比が０．０５〜０．１の場合には、発振しきい値電流が２００ｍＡよりも小さくなっていることが分かる。
【００５６】
本実施形態に係る多重量子井戸活性層１５は、前述したように結晶成長時のピットの発生を抑制することができると共に、各井戸層１５１への電子及びホールの注入の均一化と電子の注入効率の向上とを実現させることができる。
【００５７】
まず、多重量子井戸活性層１５における障壁層１５２に対してＡｌを含む構成とすることにより、障壁層１５２には井戸層１５１の圧縮歪みを低減する方向に引張り歪みが誘起する。このため、ピット発生の臨界膜厚を大きくできる。従って、大きくなった臨界膜厚値に、多重量子井戸活性層１５の総膜厚値が収まるようにすれば、ピットの発生を効果的に抑えることができる。
【００５８】
また、結晶中に電場強度が大きいＡｌが含まれるため、該ＡｌがＩｎの拡散を抑制するので、局所的に偏析する傾向が強いＩｎの偏析を抑制できる。さらに、ＡｌＧａＮからなる障壁層１５２は、面方位が｛１−１０１｝面の成長速度と面方位が（０００１）面の成長速度との差が、ＧａＩｎＮからなる井戸層１５１の場合よりも小さいため、ピットが拡大することを防止できる。
【００５９】
図４は本実施形態に係る半導体発光素子の禁制帯幅のバンドダイアグラムをピエゾ電界を考慮して示している。図５は障壁層にＧａＩｎＮを用いる比較用の半導体発光素子の禁制帯幅のバンドダイアグラムを示している。図４及び図５において、図１及び図２に示す各半導体層と対応するエネルギー領域には同一の符号を付している。図５において多重量子井戸活性層１５の全体にわたって生じている、図面内で強い右下がりのピエゾ電界が、図４においてはＡｌを含む障壁層１５２による右上がりの電界が誘起されることによって弱まっていることが分かる。これにより、各井戸層１５１への電子及びホールの注入が均一化されて発光効率が向上する。
【００６０】
障壁層１５２のＡｌ混晶比は、ピットの抑制効果と電子及びホールの井戸層への均一な注入とのトレードオフから、０よりも大きくｎ型及びｐ型クラッド層１３、１７のＡｌの混晶比以下とする。好ましくは、０よりも大きくｎ型及びｐ型光ガイド層１４、１６のＡｌの混晶比以下とする。すなわち、障壁層１５２の禁制帯幅は、ｎ型及びｐ型光ガイド層１４、１６の禁制帯幅よりも狭いか又は同等とする。
【００６１】
次に、多重量子井戸活性層１５における障壁層１５２に対してＩｎを含まない構成とすることにより、多重量子井戸活性層１５に誘起される圧縮歪みの歪み量をより小さくできる。その上、Ｉｎを井戸層１５１のみに分離できるので、Ｉｎの拡散を抑制し、連続的なＩｎの偏析領域の拡大を防止できる。
【００６２】
さらに、井戸層１５１におけるＩｎの混晶比を０．１以下とすることによって、多重量子井戸活性層１５の総膜厚が臨界膜厚を越えなくすることができる。
【００６３】
このとき、臨界膜厚以外の観点からも、以下に挙げる構成が好ましい。すなわち、井戸層１５１の膜厚は発光効率の観点から２ｎｍ〜４ｎｍ程度が好ましく、井戸層１５１の層数はキャリアの均一な注入と利得の確保との観点から２層から４層程度が好ましい。
【００６４】
また、多重量子井戸活性層１５の結晶成長時にＳｉを不純物としてドープすると、Ｉｎの偏析を防ぐことができ、発光効率が向上する。メカニズムは明らかではないが、Ｓｉのサーファクタント効果によると考えられる。
【００６５】
以上説明したように、本実施形態に係る半導体発光素子によると、井戸層１５１と障壁層１５２とからなる多重量子井戸活性層１５において、障壁層１５２をＡｌＧａＮ結晶で構成することにより、障壁層１５２に引張り歪みが誘起されるため、多重量子井戸活性層１５における圧縮歪みの歪み量を低減できるので、結晶の臨界膜厚を大きくできる。
【００６６】
また、井戸層１５１を構成するＧａＩｎＮ結晶のＩｎの混晶比を０．１以下とすることにより、多重量子井戸活性層１５の総膜厚が、ピットの発生する臨界膜厚を越えないようにすることができる。従って、大きくなった臨界膜厚値に、多重量子井戸活性層１５の総膜厚値が収まるようにすれば、ピットの発生を極めて有効に防止できる。
【００６７】
以下、前記のように構成された半導体発光素子の製造方法について図１及び図２を参照しながら説明する。ここでは、本実施形態に係る半導体発光素子をＭＯＶＰＥ法を用いて製造する手順を説明する。
【００６８】
ＭＯＶＰＥ法においては、III 族元素の原料としてアルキル金属化合物を用いる。III 族元素の原料のうち、ガリウム源としてトリメチルガリウム（以下、ＴＭＧと略称する。）又はトリエチルガリウム（以下、ＴＥＧと略称する。）を用い、アルミニウム源としてトリメチルアルミニウム（以下、ＴＭＡと略称する。）を用い、インジウム源としてトリメチルインジウム（以下、ＴＭＩと略称する。）又はエチルジメチルインジウム等を用いる。
【００６９】
また、Ｖ族元素の原料となる窒素源としてはアンモニア（ＮＨ３ ）、ヒドラジン（Ｎ２ Ｈ４ ）等を用いる。ｎ型不純物を供給するシリコン源としてはシラン（ＳｉＨ４ ）ガス等を用い、ｐ型不純物を供給するマグネシウム源としてはビスシクロペンタジエニルマグネシウム（以下、Ｃｐ２Ｍｇと略称する。)等を用いる。
【００７０】
まず、主面が（０００１）面のＧａＮからなる基板１１を洗浄し、その後、洗浄した基板１１を反応室内のサセプタ上に保持する。続いて、反応室内を真空排気した後、圧力が約８００×１０２ Ｐａ（６００Ｔｏｒｒ）の水素及びアンモニア雰囲気において基板温度が１０３０℃で処理時間が１０分間の加熱を行なって基板１１の表面クリーニングを行なう。
【００７１】
次に、基板温度を１０００℃に設定し、反応室にＴＭＧとアンモニアとを、ＴＭＧのアンモニアに対するＶ族／III 族供給モル比（以下、Ｖ／III 比と呼ぶ。）が５０００となるように供給すると共に、Ｓｉのドーパントとして窒素で希釈したシランガスを供給することにより、図１に示すように、基板１１の主面上にキャリア密度が８×１０１７ｃｍ−３で膜厚が約２５００ｎｍのｎ型ＧａＮからなるバッファ層１２を成長させる。このときの成長速度は２５ｎｍ／分程度である。
【００７２】
次に、バッファ層１２の上に、アルミニウム源であるＴＭＡを新たに供給することにより、膜厚が約９００ｎｍのｎ型Ａｌ０．１ Ｇａ０．９ Ｎからなるｎ型クラッド層１３を成長させ、続いて、膜厚が約１００ｎｍのｎ型Ａｌ０．０２Ｇａ０．９８Ｎからなるｎ型光ガイド層１４を成長させる。ここで、ＡｌＧａＮにおけるＡｌの混晶比は、Ａｌの固相比がＡｌの気相比とほぼ一致するため容易に制御できる。
【００７３】
次に、図２に示すように、基板温度を８００℃程度にまで下げ、窒素をキャリアガスとして、III 族源のＴＥＧ、ＴＭＡ及びＴＭＩとＶ族源のアンモニアとを反応室に供給することにより、ｎ型光ガイド層１４の上に、膜厚が約３ｎｍのＧａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５１と膜厚が約５ｎｍのＡｌ０．０２Ｇａ０．９８Ｎからなる障壁層１５２と、膜厚が約５ｎｍのＡｌ０．１５Ｇａ０．８５Ｎからなる保護層１５３との積層構造からなる多重量子井戸活性層１５を成長させる。このときの各半導体層の成長速度は１ｎｍ／分程度である。また、各半導体層の原料の供給条件として、井戸層１５１は、ＴＭＩの気相比が０．７でＶ／III 比が５００００であり、障壁層１５２はＴＭＡの気相比が０．０２でＶ／III 比が２０００００であり、保護層１５３はＴＭＡの気相比が０．１５でＶ／III 比が１９００００である。なお、保護層１５３は９００℃程度の比較的高い温度で成長させることが好ましい。
【００７４】
本実施の形態に係る製造方法は、ガリウム源にＴＥＧを用いていることを特徴とする。ＴＥＧはＴＭＧよりも分解温度が低いため、成長表面においてアルキル基が結合していないＧａ原子が存在する割合が高くなる。さらに、アルキル基が結合していないＧａ原子の表面拡散長は、アルキル基と結合したＧａ分子の表面拡散長よりも長い。また、アルキル基が結合していないＧａ原子は結晶表面における選択成長性が低い。これらによって、ガリウム源にＴＥＧを用いると、面方位が（０００１）面の成長速度と｛１−１０１｝面の成長速度との差が小さくなるので、ピットの拡大を抑制できる。
【００７５】
次に、図１に示すように、基板温度を再度１０００℃にまで昇温した後、水素をキャリアガスとして、III 族源のＴＭＧ及びＴＭＡとＶ族源のアンモニアとを反応室に供給すると共に、ＭｇのドーパントであるＣｐ２ Ｍｇを供給することにより、多重量子井戸活性層１５の上に、膜厚が約１００ｎｍのｐ型ＡｌＧａＮからなるｐ型光ガイド層１６を成長させる。続いて、ｐ型光ガイド層１６の上に、膜厚が約６００ｎｍのｐ型ＡｌＧａＮからなるｐ型クラッド層１７を成長させる。その後、各原料ガスの供給を止めて、基板１１の温度を室温にまで下げる。
【００７６】
以上の結晶成長工程により得られた半導体ウェハ（エピタキシャル基板）に対して所定の加工を行なうことにより単一モードレーザ素子を形成する。すなわち、エピタキシャル成長基板に対して、フォトリソグラフィー工程、ドライエッチング工程、埋め込み再成長工程、電極蒸着工程、劈開工程及び実装工程等のプロセスを順次行なう。
【００７７】
まず、フォトリソグラフィー工程及びドライエッチング工程において、ｐ型クラッド層１７の上に幅３μｍのストライプ形状のＳｉＯ２ からなるマスクパターンを形成する。形成されたマスクパターンを用いて、ｐ型クラッド層１７がリッジ部を持つように該ｐ型クラッド層１７に対して深さが５００ｎｍ程度となるまでドライエッチングを行なう。
【００７８】
次に、埋め込み再成長工程において、ｐ型クラッド層１７にリッジ部が形成された基板１１を再度ＭＯＶＰＥ装置の反応室に投入し、ｐ型クラッド層１７におけるリッジ部の側方の領域が充填されるようにｎ型ＧａＮからなる電流ブロック層１８を該リッジ部の側方の領域に選択成長させる。
【００７９】
次に、基板１１を反応室から取り出し、マスクパターンを除去した後、再度、反応室に戻して、ｐ型クラッド層１７のリッジ部を含む電流ブロック層１８の上面に、膜厚が約３００ｎｍでキャリア密度が８×１０１７ｃｍ−３のｐ型ＧａＮからなるコンタクト層１９を成長させる。
【００８０】
各ｐ型半導体層のｐ型不純物であるＭｇアクセプタの活性化処理は、反応室内で行なってもよく、反応室から基板１１を取り出して別の熱処理炉で行なってもよく、また、電極蒸着工程におけるシンタリング処理と同時に行なってもよい。このときの熱処理条件は、例えば、窒素雰囲気において加熱温度が約６００℃で加熱時間が２０分間程度とする。
【００８１】
次に、電極蒸着工程において、コンタクト層１９の上面におけるｐ型クラッド層１７のリッジ部の上方に、例えば、膜厚が１０ｎｍのニッケル（Ｎｉ）からなる導体膜と、膜厚が約３００ｎｍの金（Ａｕ）からなる導体膜とが順次積層されてなるｐ側電極２０を蒸着法を用いて選択的に形成する。
【００８２】
次に、ｐ側電極形成領域にマスクパターンを形成し、形成されたマスクパターンを用いてエピタキシャル層に対してドライエッチングを行なってバッファ層１２の一部の領域を露出させる。露出した領域に、例えば、チタン（Ｔｉ）からなる導体膜と、Ａｌからなる導体膜とが順次積層されてなるｎ側電極２１を蒸着法を用いて選択的に形成する。
【００８３】
次に、劈開及び実装工程において、ｐ側及びｎ側電極２０、２１が形成された基板１１に対して、共振器長が例えば５００μｍ程度となるように劈開を行ない、その後、共振器における出射端面と反射端面とに適当な端面コーティングを施す。さらに、素子ごとに分割されたレーザ素子をヒートシンクに、該ヒートシンクの実装面とレーザ素子の電極形成面とを対向させる、いわゆるジャンクションダウン方式で実装する。
【００８４】
このようにして得られる半導体発光素子の多重量子井戸活性層１５において、多重量子井戸活性層１５を形成した直後の結晶表面について、走査電子顕微鏡及び原子間力顕微鏡を用いて、その表面モフォロジーを観察したところ、ピットの密度が従来のＧａＩｎＮ／ＧａＩｎＮからなる多重量子井戸層において観察されるピットの密度に比べて２〜３桁減少していることを確認している。
【００８５】
以上説明したように、本実施形態に係る製造方法によると、多重量子井戸活性層１５を成長させる際に、ガリウム源にＴＥＧを用いるため、ＴＭＧを用いる場合と比べて、面方位が（０００１）面の成長速度と｛１−１０１｝面の成長速度との差が小さくなるので、成長中の結晶表面に発生するピットが拡大することを抑制できる。
【００８６】
なお、本実施形態においては、多重量子井戸活性層１５における井戸層１５１にＧａＩｎＮを用い、障壁層１５２にＡｌＧａＮを用いたが、これに限らず、井戸層１５１に例えばＡｌＧａＩｎＮ等の混晶を用いてもよく、また障壁層１５２に例えばＡｌＧａＩｎＮ等の混晶を用いても、ピットの形成を抑制する効果がある。
【００８７】
また、III 族元素としてホウ素（Ｂ）を含んでもよく、Ｖ族元素として窒素（Ｎ）以外にヒ素（Ａｓ）又はリン（Ｐ）等を含む窒化物系半導体であっても同様の効果を得ることができる。
【００８８】
また、本実施形態においては、ＭＯＶＰＥ法を用いた結晶成長工程において、反応室内の圧力として、１気圧（＝１０１３×１０２ Ｐａ）よりもわずかに低圧の約８００×１０２ Ｐａとしたが、反応圧力は本発明には影響を与えず、従って、他の圧力としても同様の効果を得られる。
【００８９】
なお、多重量子井戸活性層１５における井戸層１５１と障壁層１５２との各組成及び膜厚を適当に選ぶことにより、井戸層１５１に誘起される圧縮歪みを障壁層１５２に誘起する引っ張り歪みで完全に打ち消し、多重量子井戸活性層１５全体で無歪みとすることもできる。
【００９０】
また、本実施形態の第１の変形例として、図６に示す多重量子井戸活性層１５において、１、２層目の障壁層１５２のＡｌ混晶比を例えば０．０２とし、ｐ型伝導層である保護層１５３と３層目の井戸層１５１との間にＡｌの混晶比が例えば０．０７の３層目の障壁層１５２Ａを設けてもよい。このようにすると、図７のバンド図に示すように、３層目の障壁層１５２Ａにおける伝導帯の下端のエネルギー（Ｅｃ）が、２層目の障壁層１５２よりも大きくなるため、この３層目の障壁層１５２Ａのヘテロ障壁により、外部から注入される電子が井戸層１５１を越えてｐ型伝導層へオーバーフローすることを抑制でき、井戸層１５１への電子の注入効率を向上させることができる。
【００９１】
さらには、第２変形例として、例えば、図６において、３層目の障壁層１５２のＡｌの混晶比を、井戸層１５１側で０．０２、ｐ型の保護層１５３側で０．０７となるよう徐々に大きくしてもよい。このようにすると、図８のバンド図に示すように、井戸層１５１への電子の注入効率を向上させられるだけでなく、３層目の障壁層１５２Ａにおける価電子帯の上端のエネルギー（Ｅｖ）が保護層１５３側で小さく、井戸層１５１側で大きくなるため、３層目の障壁層１５２におけるホールの存在確率を低減できるので、井戸層１５１へのホールの注入効率も向上させられるようになる。
【００９２】
以上説明したように、本実施形態によると、多重量子井戸活性層１５に生ずるピットの生成が抑制されると共に、多重量子井戸活性層１５への電子及びホールの注入効率が向上するため、レーザ発振時のしきい値が低く、且つ、長寿命となる等の信頼性が高い半導体レーザ素子を得ることができ、これを光ディスク装置の発光素子として組み込むことができる。
【００９３】
また、本実施形態に係る発明は、半導体発光素子だけでなく、本発明と同等の構成により得られるヘテロ接合を有するヘテロ接合電界効果トランジスタ等の高移動度電子素子にも適用でき、その結果、ヘテロ接合部に生じるピットを抑制できることにより、電子の移動度を向上させることができる。
【００９４】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００９５】
図９は本発明の第２の実施形態に係る半導体発光素子の模式的な断面構成を示している。図９において、図１に示す構成要素と同一の構成要素には同一の符号を付すことにより説明を省略する。図９に示す、本実施形態に係る半導体発光素子において、ｎ型クラッド層１３上に形成されているｎ型光ガイド層２４がｎ型ＧａＮからなり、ｎ型光ガイド層２４上の多重量子井戸活性層２５はＧａＩｎＮからなる井戸層とＧａＮ又はＡｌＧａＮからなる障壁層とが交互に積層されてなり、多重量子井戸活性層２５上のｐ型光ガイド層２６はｐ型ＧａＮにより構成されている。
【００９６】
図１０は本実施形態に係る多重量子井戸活性層２５の詳細な断面構成を示している。図１０に示すように、基板側から、膜厚が約３ｎｍでＩｎの混晶比が０．０８のＧａＩｎＮからなる井戸層２５１が３層と、膜厚が約５ｎｍで各井戸層１５１と交互に形成される第１及び第２の障壁層２５２、第３の障壁層２５２Ａと、第３の障壁層２５２Ａの上面に形成され、膜厚が約５ｎｍでＡｌの混晶比が０．１５のＡｌＧａＮからなる保護層２５３とから構成されている。
【００９７】
ここで、第１及び第２の障壁層２５２の組成は、例えばＧａＮであり、第３の障壁層２５２Ａの組成は、例えばＡｌの混晶比が０．０４のＡｌＧａＮである。
【００９８】
このようにすると、図１１のバンド図に示すように、保護層２５３と３層目の井戸層２５１との間に、保護層２５３よりも組成が小さいＡｌを含む第３の障壁層２５２Ａが設けられていることにより、第３の障壁層２５２Ａに含まれるＡｌに起因する第１及び第２の障壁層２５２よりも大きいヘテロ障壁が存在する。このため、外部から注入される電子が井戸層２５１を越えるオーバーフローを抑制できる。さらに、電子のオーバーフローを抑制する方向にピエゾ電界も誘起されるため、各井戸層２５１への電子の注入効率が向上する。
【００９９】
また、一変形例として、例えば、第３の障壁層２５２ＡのＡｌの混晶比を、井戸層２５１側で０とし、保護層２５３側で０．０４となるよう徐々に大きくしてもよい。このようにすると、各井戸層２５１への電子の注入効率が向上するだけでなく、第３の障壁層２５２Ａにおけるホールの存在確率を下げることができるので、各井戸層２５１へのホールの注入効率も向上する。
【０１００】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【０１０１】
図１２は本発明の第３の実施形態に係る光ディスク装置の構成を模式的に表わしている。本実施形態に係る光ディスク装置は、本発明の半導体発光素子を光ディスク装置の発光部に用いている。図１２に示すように、光ディスク装置には、キャンにレーザチップが実装されてなる半導体レーザ素子４１のレーザ出射部と、所望のデータが記録された記録媒体である光ディスク５０のデータ保持面とが互いに対向するように設けられ、半導体レーザ素子４１と光ディスク５０との間には集光光学系装置としての集光光学部４０Ａが設けられている。
【０１０２】
集光光学部４０Ａは、半導体レーザ素子４１側から順に設けられた、半導体レーザ素子４１から出射される出射光５１を平行光とするコリメータレンズ４２と、平行光を３本のビーム（図示せず）に分割する回折格子４３と、出射光５１を透過し且つ光ディスク５０からの反射光５２の光路を変更するハーフプリズム４４と、３本のビームを光ディスク５０上に集光させる集光レンズ４５とを有している。ここでは、発光光５１として波長が約４０５ｎｍのレーザ光を用いている。
【０１０３】
光ディスク５０上に集光された３本のビームは直径がそれぞれ０．８μｍ程度のスポット形状となる。この３つのスポットの位置によって検出される光ディスク５０の半径方向の位置ずれを、集光レンズ４５を適当に移動させることにより修正する駆動系回路４６が設けられている。
【０１０４】
ハーフプリズム４４からの反射光５２の光路上には反射光５２を絞る受光レンズ４７と、焦点の位置ずれを検出するシリンドリカルレンズ４８と、集光された反射光５２を電気信号に変換する光検出器としてのフォトダイオード素子４９とが設けられている。
【０１０５】
このように、半導体レーザ素子４１からの発光光５１を光ディスク５０に導く集光光学部４０Ａ、及び光ディスク５０により反射した反射光５２を受光するフォトダイオード素子４９とを備えた光ディスク装置に、青色レーザ光を安定して確実に発光できる本発明の半導体発光素子を適用すれば、記録密度が高い高密度光ディスク５０に記録されたデータの読み出し（再生）を行なうことができる。
【０１０６】
なお、レーザチップに自励発振特性を付与しておくと、低出力時にレーザチップへの戻り光の影響を受け難くなり、Ｓ／Ｎ比が向上するため、情報の読み出し精度が向上するので好ましい。このように自励発振特性を付加した場合には、半導体レーザ素子４１に戻り光の影響を低減するための高周波回路等を付加する必要がなくなるため、装置の構成が簡単となって装置の小型化を容易に図れるようになる。
【０１０７】
さらに、本実施形態に係る光ディスク装置は、レーザ光の出力が２５ｍＷ程度の高出力動作も可能となるため、光ディスク５０へデータの書き込み動作、すなわち記録動作をも行なえる。これにより、１つの半導体レーザ素子４１により再生動作と記録動作とを行なえると共に、簡単な構成で優れた特性を持つ光ディスク装置を実現できる。
【０１０８】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【０１０９】
図１３は本発明の第４の実施形態に係る光ディスク装置の構成を模式的に表わしている。本実施形態に係る光ディスク装置は、本発明の半導体発光素子を光ディスク装置の発光部に用いている。さらに、レーザチップ、光信号検出用フォトダイオード素子、及びレーザチップから出射されるレーザ光の光路を変更するマイクロミラーをシリコン（Ｓｉ）からなる基体又は基板上に設けることにより、小型化及び薄型化を図っている。ここでは、レーザチップ、フォトダイオード及びマイクロミラーを併せてレーザユニットと呼ぶ。
【０１１０】
図１３に示すように、光ディスク装置には、レーザユニット６１のレーザ出射部と、所望のデータが記録された記録媒体である光ディスク５０のデータ保持面とが互いに対向するように設けられ、レーザユニット６１と光ディスク５０との間には集光光学系装置としての集光光学部４０Ｂが設けられている。
【０１１１】
集光光学部４０Ｂは、レーザユニット６１側から順に、発光光５１が入射する第１の入射面に形成され、発光光５１を３本のビームに分割するグレーティング（格子）パターンと、光ディスク５０からの反射光５２が入射する第２の入射面に形成され、ディスク面に対して平行な方向に±１次光として集光及び発散作用を付加して回折するホログラムパターンとを有するホログラム素子６２と、円偏光と直線偏光とを相互に変換する１／４波長板６３と、発光光５１を光ディスク５０の情報トラック上に集光する対物レンズ６４とを有している。また、集光光学部４０Ｂの側方には発光光５１及び反射光５２の位置ずれを修正するアクチュエータ６５が設けられている。
【０１１２】
図１４は本実施形態に係るレーザユニット６１の構成を示している。図１４に示すように、レーザユニット６１は、Ｓｉからなる１つの基板７１上に形成されている。基板７１の主面上には凹部７１ａが設けられ、該凹部７１ａの底面上には本発明のレーザチップ７２が半田材等により固着されている。凹部７１ａにおけるレーザチップ７２の出射端面側の側壁には、基板７１の主面に対して４５°の角度をなすマイクロミラー７３が設けられている。これにより、レーザチップ７２から出射される発光光５１は、マイクロミラー７３により反射されて基板７１の主面に対してほぼ垂直に進行する。ここで、マイクロミラー７３はＳｉの面方位の（１１１）面を用いることが好ましい。このＳｉの（１１１）面は異方性エッチングにより容易に得られると共に化学的に安定な面であるため、光学的に平坦な面が得られやすい。また、この（１１１）面は（１００）面と正確に５４°の角度をなすので、（１００）面から［１１０］方向へ９°だけ傾斜した基板７１を用いることにより、基板７１の主面と４５°をなす壁面を確実に得ることができる。
【０１１３】
基板７１の凹部７１ａの壁面のうち、マイクロミラー７３と対向し且つ基板面との角度が６３°をなす壁面には、レーザチップ７２の反射端面から若干出射されるレーザ光からレーザチップの出力値をモニタする出力モニタ用フォトダイオード素子７４が形成されている。なお、マイクロミラー７３の表面はシリコンのままでもよく、さらには、レーザ光の利用効率を向上を図るために、凹部７１ａの壁面にレーザ光の反射率が高く且つ吸収率が低いＡｕ、Ａｇ又はＡｌ等の金属薄膜を蒸着してもよい。
【０１１４】
基板７１の上部におけるマイクロミラー７３の反射面と平行な方向であって該マイクロミラー７３を互いに挟む領域には、反射光５２を受光する光検出器としての第１のフォトダイオード素子７５Ａ及び第２のフォトダイオード素子７５Ｂが、半導体バルクとしての基板７１に直接形成されている。また、各フォトダイオード素子７５Ａ、７５Ｂはマイクロミラー７３の反射面と平行な方向に延びるようにそれぞれ５分割されている。
【０１１５】
図１５はホログラム素子６２の断面構成と素子の動作とを示している。図１５に示すように、ホログラム素子６２は、前述したように、マイクロミラー上の実質的な発光位置７３ａからの発光光５１を受ける第１の入射面６２ａにグレーティングパターン６２ｇを有し、第１の入射面６２ａと反対側の面であり反射光５２を受ける第２の入射面６２ｂにホログラムパターン６２ｈを有している。ここでは、ホログラム素子６２に入射される反射光５２のうち、第１のフォトダイオード素子７５Ａ側に回折される第１の回折光５２ａが第１のフォトダイオード素子７５Ａの受光面の前方に焦点を結ぶビームとなり、第２のフォトダイオード素子７５Ｂ側に回折される第２の回折光５２ｂが第２のフォトダイオード素子７５Ｂの受光面の後方に焦点を結ぶビームとなることを表わしている。
【０１１６】
図１６（ａ）は本実施形態に係るレーザユニットの平面構成を模式的に表わしている。図１６（ａ）において、図１４に示す構成要素と同一の構成要素には同一の符号を付している。図１６（ａ）に示すように、各フォトダイオード素子７５Ａ、７５Ｂは、５分割された受光領域のうち、中央部分の３つの領域に、３本のビーム状の反射光（回折光）５２のうちの中央の１本を受け、残りの両側部の領域に残りの２本のビーム状の反射光（回折光）５２をそれぞれ１本ずつ受ける。
【０１１７】
以下、トラッキングエラー信号、フォーカスエラー信号、及び光ディスクに記録されている情報信号の各検出方法の概略を説明する。
【０１１８】
トラッキングエラー信号（ＴＥＳ）は、図１６（ａ）に示すように、第１のフォトダイオード素子７５Ａの両側部の領域に受光する信号強度をＴ１及びＴ２とし、第２のフォトダイオード素子７５Ｂの両側部の領域に受光する信号強度をＴ３及びＴ４とすると、次の算出式（１）により求められる。
【０１１９】
ＴＥＳ＝（Ｔ１−Ｔ２）＋（Ｔ３−Ｔ４）  …（１）
フォーカスエラー信号（ＦＥＳ）は、図１６（ｂ）に示すように、第１のフォトダイオード素子７５Ａの中央部分の３本の領域に受光する信号強度を図面の上から順にＳ１、Ｓ２及びＳ３とし、同様に、第２のフォトダイオード素子７５Ｂの中央部分の３本の領域に受光する信号強度を順にＳ４、Ｓ５及びＳ６とすると、次の算出式（２）により求められる。
【０１２０】
ＦＥＳ＝（Ｓ１＋Ｓ３＋Ｓ５）−（Ｓ２＋Ｓ４＋Ｓ６）  …（２）
算出式（２）の値が０となるように、図１３に示すアクチュエータ６５を駆動させて対物レンズ６４を光ディスク５０の情報トラックに追従させる。
【０１２１】
ここで、図１６（ｂ）は、ＦＥＳ＝０の場合を示し、フォーカスエラーが生じていない状態を表わしている。図１６（ｃ）及び図１６（ｄ）はいずれもＦＥＳが０とならず、フォーカスエラーが生じている状態を表わしている。
【０１２２】
また、情報信号（ＲＦＳ）も、以下の算出式（３）により求められる。
【０１２３】
ＲＦＳ＝（Ｓ１＋Ｓ３＋Ｓ５）−（Ｓ２＋Ｓ４＋Ｓ６）  …（３）
本実施形態によると、図１４に示すレーザユニット６１を用いることにより、光ディスク装置の小型化及び薄型化を実現できる。さらに、本実施形態に係る光ディスク装置を製造する際にも、主面上に、各フォトダイオード７５Ａ、７５Ｂ、凹部７１ａ及び該凹部７１ａの一側壁にマイクロミラー７３が形成されたＳｉからなる基板７１をあらかじめ用意しておき、基板７１の凹部７１ａの底面上にレーザチップ７２をボンディングするだけで組み立てが完成するため、製造工程が簡略化でき、且つ、歩留まりも高くできる。
【産業上の利用可能性】
【０１２４】
本発明に係る半導体発光素子は、素子の発光効率が向上して、しきい値電流が低減するため、発光素子の信頼性が大きく向上し、特に、紫外領域から青色領域の光を放出する半導体発光素子等に有用である。
【図面の簡単な説明】
【０１２５】
【図１】本発明の第１の実施形態に係る半導体発光素子を示す模式的な構成断面図である。
【図２】本発明の第１の実施形態に係る半導体発光素子における多重量子井戸活性層の詳細構成を示す断面図である。
【図３】本発明の第１の実施形態に係る半導体発光素子における井戸層のＩｎの混晶比に対する発振しきい値電流の関係を示すグラフである。
【図４】本発明の第１の実施形態に係る半導体発光素子における禁制帯幅を示すエネルギーバンド図である。
【図５】障壁層にアルミニウムを含まない比較用の半導体発光素子における禁制帯幅を示すエネルギーバンド図である。
【図６】本発明の第１の実施形態の第１及び第２変形例に係る半導体発光素子における多重量子井戸活性層の詳細構成を示す断面図である。
【図７】本発明の第１の実施形態の第１変形例に係る半導体発光素子における禁制帯幅を示すエネルギーバンド図である。
【図８】本発明の第１の実施形態の第２変形例に係る半導体発光素子における禁制帯幅を示すエネルギーバンド図である。
【図９】本発明の第２の実施形態に係る半導体発光素子を示す模式的な構成断面図である。
【図１０】本発明の第２の実施形態に係る半導体発光素子における多重量子井戸活性層の詳細構成を示す断面図である。
【図１１】本発明の第２の実施形態に係る半導体発光素子における禁制帯幅を示すエネルギーバンド図である。
【図１２】本発明の第３の実施形態に係る光ディスク装置を示す模式的な構成図である。
【図１３】本発明の第４の実施形態に係る光ディスク装置を示す模式的な構成図である。
【図１４】本発明の第４の実施形態に係る光ディスク装置におけるレーザユニットを示す斜視図である。
【図１５】本発明の第４の実施形態に係る光ディスク装置におけるホログラム素子を示す模式的な構成断面図である。
【図１６】（ａ）は本発明の第４の実施形態に係る光ディスク装置におけるレーザユニットを示す模式的な平面図である。（ｂ）〜（ｄ）は本発明の第４の実施形態に係る光ディスク装置におけるレーザユニットのフォトダイオード素子が信号光を受光する様子を示す模式的な平面図である。
【符号の説明】
【０１２６】
１１      基板
１２      バッファ層
１３      ｎ型クラッド層
１４      ｎ型光ガイド層
１５      多重量子井戸活性層
１５Ａ    多重量子井戸活性層
１５１    井戸層
１５２    障壁層
１５２Ａ  障壁層
１５３    保護層
１６      ｐ型光ガイド層
１７      ｐ型クラッド層
１８      電流ブロック層
１９      コンタクト層
２０      ｐ側電極
２１      ｎ側電極
２４      ｎ型光ガイド層
２５      多重量子井戸活性層
２５１    井戸層
２５２    第１の障壁層
２５２    第２の障壁層
２５２Ａ  第３の障壁層
２５３    保護層
２６      ｐ型光ガイド層
４０Ａ    集光光学部（集光光学系装置）
４０Ｂ    集光光学部（集光光学系装置）
４１      半導体レーザ素子
４２      コリメータレンズ
４３      回折格子
４４      ハーフプリズム
４５      集光レンズ
４６      駆動系回路
４７      受光レンズ
４８      シリンドリカルレンズ
４９      フォトダイオード素子（光検出器）
５０      光ディスク
５１      発光光
５２      反射光
５２ａ    第１の回折光
５２ｂ    第２の回折光
６１      レーザユニット
６２      ホログラム素子
６２ａ    第１の入射面
６２ｂ    第２の入射面
６２ｇ    グレーティングパターン
６２ｈ    ホログラムパターン
６３      １／４波長板
６４      対物レンズ
７１      基板（基体）
７１ａ    凹部
７２      レーザチップ
７３      マイクロミラー
７３ａ    発光位置
７４      出力モニタ用フォトダイオード
７５Ａ    第１のフォトダイオード素子（光検出器）
７５Ｂ    第２のフォトダイオード素子（光検出器）
【図１】
2007013207.tif 000003
【図２】
2007013207.tif 000004
【図３】
2007013207.tif 000005
【図４】
2007013207.tif 000006
【図５】
2007013207.tif 000007
【図６】
2007013207.tif 000008
【図７】
2007013207.tif 000009
【図８】
2007013207.tif 000010
【図９】
2007013207.tif 000011
【図１０】
2007013207.tif 000012
【図１１】
2007013207.tif 000013
【図１２】
2007013207.tif 000014
【図１３】
2007013207.tif 000015
【図１４】
2007013207.tif 000016
【図１５】
2007013207.tif 000017
【図１６】
2007013207.tif 000018