(57)【要約】【課題】半導体パッケージ構造に関し、ヒートスプレッダのはんだ付け作業時における不良発生を確実に防止することを目的とする。【解決手段】パッケージ基板１に実装された半導体チップ２と、  半導体チップ２の回路面に対する反対面にはんだ付けされるヒートスプレッダ３とを有し、  前記ヒートスプレッダ３の半導体チップ２との接合面には、平面視において半導体チップ２を含む領域を包囲する枠形状のはんだダム４が形成される。【選択図】  図１
2007243106.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ基板に実装された半導体チップと、
半導体チップの回路面に対する反対面にはんだ付けされるヒートスプレッダとを有し、
前記ヒートスプレッダの半導体チップとの接合面には、平面視において半導体チップを含む領域を包囲する枠形状のはんだダムが形成される半導体パッケージ構造。
【請求項２】
前記はんだダムは、ヒートスプレッダの半導体接合面に膜形成される請求項１記載の半導体パッケージ構造。
【請求項３】
請求項１または２記載の半導体パッケージ構造を備えた半導体装置を搭載した電子装置。
【請求項４】
パッケージ基板上に実装された半導体チップにヒートスプレッダをはんだ付けする工程を有し、
該はんだ付け工程が、ヒートスプレッダの半導体チップへの接合面に形成され、周縁がはんだダムにより囲まれたはんだ供給領域に供給されるはんだをリフローして行われる半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ構造に関するものである。
【背景技術】
【０００２】
半導体チップのヒートシンク面にヒートスプレッダをはんだ付けした半導体パッケージ構造としては、特許文献１に記載されたものが知られている。この従来例において、放熱部材（ヒートスプレッダ）には基板（パッケージ基板）上に実装される半導体チップへの接合部が形成され、該接合部上に供給されたリフロー用はんだをリフローして半導体チップにはんだ付けされる。
【特許文献１】特開平５-１８３０７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上述した従来例において、ヒートスプレッダと半導体チップとの接合境界における空隙の発生を防止し、伝熱抵抗を可及的に低くするために十分な量のはんだを供給しようとすると、リフロー時のパッケージ基板側へのはんだ流出が生じ、パッケージ基板上のパターンショート、パッケージ基板に実装されている他の電子部品の短絡等を引き起こす虞がある。
【０００４】
とりわけ、リフロー用はんだにはんだシートを使用する場合、リフロー工程時の加熱によるヒートスプレッダの膨張によってはんだシート内に発生した大きな内圧が溶融とともに一気に解放されるために、溶融はんだは急速に周囲に広がり、パッケージ基板側に流出して上述した問題を発生させる。
【０００５】
本発明は、以上の欠点を解消すべくなされたものであって、ヒートスプレッダのはんだ付け作業時における不良発生を確実に防止することのできる半導体パッケージ構造の提供を目的とする。
【課題を解決するための手段】
【０００６】
半導体パッケージはパッケージ基板１上に実装される半導体チップ２と、半導体チップ２からの発熱を放熱して半導体チップ２を冷却するヒートスプレッダ３とを有する。半導体チップ２のパッケージ基板１への実装は、フリップ実装のみならず、ＡＢＧＡ（Advanced Ball Grid Array）等のキャビティダウン型のワイヤボンディング、あるいはＴＢＧＡ（Tape Ball Grid Array）等のテープボンディング実装等であってもよく、テープボンディング実装の場合には、パッケージ基板１としてＴＡＢテープが使用される。
【０００７】
ヒートスプレッダ３を半導体チップ２に接合する際に、半導体チップ２とヒートスプレッダ３との境界に十分な量のはんだを供給してリフローすると、溶融はんだは気相との間に適宜のフィレットを形成しながらヒートスプレッダ３と半導体チップ２との界面上を流動する。ヒートスプレッダ３上に形成されたはんだダム４は、ヒートスプレッダ３表面における溶融はんだの流動域を制限し、結果、パッケージ基板１上での流動域が規制される。
【０００８】
このため、パッケージ基板１上での受動部品等の他の電子部品実装域、あるいは露出配線パターン域等の短絡危険領域へのはんだの流入を確実に防止することが可能になる。
【発明の効果】
【０００９】
本発明によれば、ヒートスプレッダのはんだ付け作業時における不良発生を確実に防止することができる。
【発明を実施するための最良の形態】
【００１０】
図１にＦＣＢＧＡ（フリップチップボールグリッドアレイ）パッケージとして構成された本発明の実施の形態を示す。図１において１は有機基板材料、あるいはガラスセラミックにより形成されるパッケージ基板、２はこのパッケージ基板１の中央部に実装される半導体チップである。
【００１１】
パッケージ基板１のチップ搭載面には図外の接続ランドと、パターン配線が形成されるとともに、裏面には、上記ランド、あるいはパターン配線と図外のビア、あるいは内層配線を介して接続される接続用バンプ１ａの多数がマトリクス状に配置される。このパッケージ基板１の表面は、必要に応じて、電気的接続部を除いて全面に渡り絶縁皮膜が施される。
【００１２】
また、パッケージ基板１のチップ搭載面は、半導体チップ２に加えて、例えば当該半導体チップ２に構築された回路とのインタフェイス回路の一部を構成する抵抗、コンデンサ等の受動素子を中心とする電子部品５が実装される。
【００１３】
さらに、パッケージ基板１のチップ搭載面には、半導体チップ２、および電子部品５の搭載エリアを囲むように枠形状のスティフナ６が固定される。スティフナ６はパッケージ基板１の反り等の有害な変形、あるいはパッケージへの外力負荷時の破断を防止するための補剛、補強体として使用され、パッケージ基板１と熱膨張率が近いＣｕ、あるいはステンレス鋼が使用される。
【００１４】
半導体チップ２は、回路形成面に形成された電極２ａを利用してパッケージ基板１上の接続ランドに接続される。電極材料には、Ｓｎ-Ａｇ、あるいはＰｂ-Ｐｂはんだが使用される。
【００１５】
パッケージ基板１への接合部の防食、塵埃等の付着による短絡を防止するために、電極２ａのパッケージ基板１への接合部には絶縁性を有するアンダーフィル樹脂７が充填される。アンダーフィル樹脂７には、エポキシを主成分とする熱膨張率１５００〜２０００ｐｐｍ／℃程度の合成樹脂が使用される。
【００１６】
また、半導体チップ２の回路形成面の反対面には、はんだ濡れ性を高めて後述するヒートスプレッダ３とのはんだ接合状態を良好にするために、メタライズ処理を施して金属層が形成される。メタライズは、ウエハプロセス内でＣｕ、Ａｕ等を成膜することにより行うことができるが、この実施の形態においては、まず、ウエハ表面に密着金属として５０００（Å）程度の膜厚でＴｉ層を形成し、次いで、０．３（μｍ）程度の膜厚のＡｕ層を形成して構成される。
【００１７】
３はヒートスプレッダであり、熱伝導性能の良好な材料により形成される。ヒートスプレッダ３は、Ｃｕ、Ａｌ、あるいはこれをベースにした複合材料により形成することができるが、この実施の形態では無酸素銅が使用される。このヒートスプレッダ３には、後述するはんだリフロー処理工程における内部空間での容積変化によるパッケージ基板１、半導体チップ２への応力発生を防止するために、内部空間を外気に開放するための空気孔３ａが開設される。
【００１８】
また、ヒートスプレッダ３を上記半導体チップ２のメタライズ処理面にはんだ付けするために、ヒートスプレッダ３のはんだ付け面にははんだ濡れ性の向上のためのメタライズ処理が施される。ヒートスプレッダ３の材料に無酸素銅が使用されるこの実施の形態において、メタライズ処理は、図２（ｂ）に示すように、表層に膜厚３μｍ程度のＮｉ層３ｂ、および０．３μｍ程度のＡｕ層３ｃを電解メッキにより成膜して行われる。
【００１９】
さらに、上記ヒートスプレッダ３のメタライズ処理面にははんだダム４が形成される。はんだダム４は、はんだ濡れ性の悪い材料をメタライズ処理面の最表層に配置することによって溶融はんだの流動域を制限し、結果、パッケージ基板１上での流動域を制限する。図１に示すように、はんだダム４は、Ｎｉメッキ層によりヒートスプレッダ３を矩形に囲って形成されるが、図２（ｂ）に示すように、Ｎｉメッキ層３ｂとＡｕメッキ層３ｃによるメタライズ処理を行う場合には、Ａｕメッキ層３ｃをエッチングにより除去し、あるいはマスキングにより積層しないようにしてＮｉメッキ層３ｂを露出させることにより形成することもできる。
【００２０】
はんだダム４の形成領域は、はんだダム４により囲まれた領域内に充填されるはんだと、半導体チップ２、およびヒートスプレッダ３との接合面積が可及的に大きくなり、かつ、パッケージ基板１上の電子部品５がはんだの表面張力により決定されるフィレット形成域の外側に位置することとなるように設定される。したがって、はんだダム４は、図１に示すように、半導体チップ２の周囲をほぼ対称に囲む以外に、空気孔３ａ、電子部品５の配置により、図２（ａ）に示すように、非対称に半導体チップ２を囲むように形成することもできる。
【００２１】
図３に以上のように構成される半導体パッケージの製造方法を示す。図３（ａ）に示すように、パッケージ製造に際して、まず、パッケージ基板１上にスティフナ６を固定する。スティフナ６の固定には、エポキシ系の接着シート材料が使用される。接着厚を均一化するため、接着材料にはガラス繊維や無機フィラーが含まれている。
【００２２】
次いで、図３（ｂ）に示すように、パッケージ基板１上に半導体チップ２と電子部品５を実装する。半導体チップ２のパッケージ基板１上へのフリップチップ実装は、半導体チップ２に形成される電極を２３０℃から２５０℃程度でリフローして行われる。
【００２３】
この後、図３（ｃ）に示すように、フリップチップ実装面にアンダーフィル樹脂７を充填し、硬化させる。アンダーフィル樹脂７は、硬化完了後、１５０℃程度の温度でキュアされる。
【００２４】
次いで、図３（ｄ）に示すように、メタライズ処理面間にはんだシートを介装させて半導体チップ２上にヒートスプレッダ３を載置し、はんだシート８’を２３５℃から２５５℃程度の温度でリフローする。必要に応じ、スティフナ６とヒートスプレッダ３との境界には接着シート等が介装される。
【００２５】
リフロー炉内で溶融したはんだ８は、はんだダム４により囲まれた領域内で流動して半導体チップ２とヒートスプレッダ３を接合する。溶融はんだの流動域がはんだダム４により制限されているために、はんだは不用意にパッケージ基板１上の短絡危険域に侵入することがない。
【００２６】
この後、パッケージ基板１の裏面側に、上記ヒートスプレッダ３を接合しているはんだ８より低融点のはんだボールを供給した後、リフローして接続用バンプ１ａを形成して製造工程が終了する。
【図面の簡単な説明】
【００２７】
【図１】本発明による半導体パッケージを示す図で、（ａ）は断面図、（ｂ）は（ａ）の１Ｂ-１Ｂ線断面図である。
【図２】図１の変形例を示す図で、（ａ）ははんだダムの形成領域の変形例を示す断面図、（ｂ）ははんだダムの変形例を示す断面図である。
【図３】半導体パッケージの製造工程を示す説明図である。
【符号の説明】
【００２８】
１        パッケージ基板
２        半導体チップ
３        ヒートスプレッダ
４        はんだダム
【図１】
2007243106.tif 000003
【図２】
2007243106.tif 000004
【図３】
2007243106.tif 000005