(57)【要約】【課題】  浮遊容量等の違い等による波形劣化に起因するタイミングエラーを補正することができなかったという課題を解決する。【解決手段】  ２つの信号経路を伝搬する基準波形の各々についてコンパレータの比較電圧を変えてコンパレータが反転する時間の差を測定し、２つの信号経路を伝搬する基準波形の時間差の差から立ち上がり時間の違いによるタイミングエラーを算出して、このタイミングエラーを用いてタイミングを校正するようにした。簡単に立ち上がり時間の違いに起因するタイミングエラーを校正できる。【選択図】                    図１
2007212279.tif 000002
【特許請求の範囲】
【請求項１】
比較電圧を第１のレベルと第２のレベルに変化させて信号経路を伝搬した基準波形が比較電圧の各レベルに達する時間の時間差を測定する工程と、
異なる２つの経路における時間差の差に基づき前記２つの経路を伝搬した信号間のタイミングエラーを演算する工程と、
このタイミングエラーに基づき前記２つの経路間のタイミングを校正する工程と、
を具備したことを特徴とするタイミング校正方法。
【請求項２】
前記タイミングエラーｔｄＥを下式に基づいて演算することを特徴とする請求項１記載のタイミング校正方法。
ｔｄＥ＝（ｔｒＡ−ｔｒＢ）・（ＶＲＥＦ−ＶＬ）／（ＶＲＥＦ１―ＶＲＥＦ２）
但し、
ｔｒＡ：比較電圧を変えたときの信号経路Ａを通過する基準波形の時間差
ｔｒＢ：比較電圧を変えたときの信号経路Ｂを通過する基準波形の時間差
ＶＲＥＦ：基準になる比較電圧
ＶＬ：基準波形の低レベル側の電圧
ＶＲＥＦ１、ＶＲＥＦ２：時間差を測定するときの比較電圧
【請求項３】
レベルの異なる比較電圧を出力する比較電圧発生部と、
この比較電圧発生部の出力および信号経路を伝搬した基準波形が入力されるコンパレータと、
このコンパレータの出力が入力され、レベルの異なる比較電圧におけるコンパレータの出力から、２つの異なった信号経路を伝搬した信号間のタイミングエラーを演算するタイミングエラー演算部と、
このタイミングエラー演算部が演算したタイミングエラーが入力され、遅延量を調整してストローブ信号を出力するタイミング補正回路と、
を具備したことを特徴とするタイミング校正装置。
【請求項４】
前記タイミングエラー演算部は、下式に基づいてタイミングエラーｔｄＥを演算することを特徴とする請求項３記載のタイミング校正装置。
ｔｄＥ＝（ｔｒＡ−ｔｒＢ）・（ＶＲＥＦ−ＶＬ）／（ＶＲＥＦ１―ＶＲＥＦ２）
但し、
ｔｒＡ：比較電圧を変えたときの信号経路Ａを通過する基準波形の時間差
ｔｒＢ：比較電圧を変えたときの信号経路Ｂを通過する基準波形の時間差
ＶＲＥＦ：基準になる比較電圧
ＶＬ：信号Ａ、Ｂの低レベル側の電圧
ＶＲＥＦ１、ＶＲＥＦ２：時間差を測定するときの比較電圧
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気信号のタイミングを校正する方法およびその装置に関し、特に半導体検査装置に用いて好適なタイミング校正方法およびその装置に関するものである。
【背景技術】
【０００２】
半導体検査装置では、被測定半導体の各ピンの信号を高精度のタイミングで測定する必要がある。ところが、半導体検査装置から被測定半導体の各ピンまでの信号伝送路に着目すると、信号伝送路長間のばらつきがあり、タイミングのずれを生じている。
【０００３】
そこで、従来から、被測定半導体に代えてタイミング校正治具を接続して各ピンに基準波形を入力し、これら半導体検査装置の伝送路長間のばらつきを含んだ状態で被測定半導体の各ピンの位置におけるタイミングが等しくなるように、入力ピンおよび出力ピンのそれぞれについてタイミング補正回路で個別にタイミング補正することが行われている。
【０００４】
図４に、このような従来のタイミング校正の概念図を示す。このタイミング校正方式は特許文献１および特許文献２の前提になっているものである。
【０００５】
図４において、タイミング校正治具１は、タイミング校正にあたり、被測定半導体に代えて半導体検査装置に接続される。このタイミング校正治具１に入力される基準波形は、タイミング校正治具１の各出力点でタイミングが保証されているものである。
【０００６】
タイミング校正治具１の各出力点から出力される基準波形は、それぞれ遅延量ｔｄＡ〜ｔｄＣを有する伝送路２Ａ〜２Ｃを介してコンパレータ３Ａ〜３Ｃの一方の入力端子に入力される。コンパレータ３Ａ〜３Ｃの他方の入力端子には比較電圧ＶＲＥＦが入力されている。これらコンパレータ３Ａ〜３Ｃの出力は判定回路４Ａ〜４Ｃに入力される。
【０００７】
判定回路４Ａ〜４Ｃには、それぞれ個別のタイミング補正回路５Ａ〜５Ｃを介してストローブ信号が入力される。タイミング補正回路５Ａ〜５Ｃには可変遅延素子が内蔵されており、入力されたストローブ信号を所定量遅延させて出力する。判定回路４Ａ〜４Ｃはコンパレータ３Ａ〜３Ｃの出力が実際に変化する時刻と期待時刻を比較するものであり、この比較結果に基づいて可変遅延素子の遅延量を調整する。このようにして、伝送路２Ａ〜２Ｃの遅延量の違いを補正する。
【０００８】
コンパレータ３Ａ〜３Ｃは被測定半導体の出力が入力される。タイミング校正時には、被測定半導体が搭載されるパフォーマンスボードを校正用パフォーマンスボードと交換する。図４では省略されているが、実際には伝送路２Ａ〜２Ｃの途中には校正用パフォーマンスボードが配置される。
【０００９】
次に、図４の構成におけるタイミング校正の手順を図５の波形図を用いて説明する。図５（１）はタイミング校正治具１に入力される基準波形である。（２）はタイミング校正治具１の出力点、すなわちタイミング保証点での波形、（３）はコンパレータ３Ａ、３Ｂの入力点における波形であり、点線ｗＡは伝送路２Ａを伝搬したコンパレータ３Ａの入力波形、実線ｗＢは伝送路２Ｂを伝搬したコンパレータ３Ｂの入力波形である。なお、伝送路２Ａの遅延量ｔｄＡは、伝送路２Ｂの遅延量ｔｄＢより大きいとする。
【００１０】
時刻Ｔ３で波形ｗＢはコンパレータ３Ｂの比較電圧ＶＲＥＦを通過し、時刻Ｔ４で波形ｗＡはコンパレータ３Ａの比較電圧ＶＲＥＦを通過する。同時に通過しないのは、伝送路２Ａと２Ｂの遅延量が異なるためである。
【００１１】
波形ｗＡとｗＢはタイミング保証点を同時に通過することから、本来ならコンパレータ３Ａ、３Ｂに同時に到達しなければならない。そこで、タイミング補正回路５に内蔵されている可変遅延素子の遅延量を調整して、判定回路４Ａに入力されるストローブ信号Ａをストローブ信号Ｂより（Ｔ４−Ｔ３）時間だけ遅らせる。これにより、伝送路の遅延量の違いを補正することができる。なお、各伝送路の遅延量の差をできるだけ小さくすることも行われている。
【特許文献１】特開平７−５５８８２号公報
【特許文献２】特開２００１−２０８８０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、図４のタイミング校正方法では、タイミング校正治具１の出力点における基準波形の立ち上がり時間は一定であると仮定しているが、実際にはタイミング校正治具１の寄生容量ＣＣの違い等によって、立ち上がり時間が異なる。図４では、出力点Ａに寄生容量ＣＣが大きく影響している例を示している。
【００１３】
そのため、タイミング校正治具１の出力点（タイミング保証点）で比較電圧ＶＲＥＦに達するタイミングが同じにならず、ｔｄＥ＝Ｔ２−Ｔ１のタイミング校正治具のエラーが生じる。このタイミング校正治具エラーは、図５で説明した校正方法では取り除くことができなかったという課題があった。
【００１４】
近年、被測定半導体の高速化に伴い、半導体検査装置に要求されるタイミング精度は飛躍的に高くなった。そのため、従来なら実用上無視できるとされていた寄生容量による出力波形の劣化によるタイミング校正の悪化が、問題視されるようになってきた。
【００１５】
従って本発明の目的は、簡単な手法で波形劣化に起因するタイミング校正の悪化を補正できるタイミング校正方法およびその装置を提供することにある。
【課題を解決するための手段】
【００１６】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
比較電圧を第１のレベルと第２のレベルに変化させて信号経路を伝搬した基準波形が比較電圧の各レベルに達する時間の時間差を測定する工程と、
異なる２つの経路における時間差の差に基づき前記２つの経路を伝搬した信号間のタイミングエラーを演算する工程と、
このタイミングエラーに基づき前記２つの経路間のタイミングを校正する工程と、
を具備したものである。
これにより、信号の立ち上がり時間に起因するタイミングエラーを補正できる。
【００１７】
請求項２記載の発明は、請求項１に記載の発明において、
前記タイミングエラーｔｄＥを下式に基づいて演算するようにしたものである。簡単にタイミングエラーを求めることができる。
ｔｄＥ＝（ｔｒＡ−ｔｒＢ）・（ＶＲＥＦ−ＶＬ）／（ＶＲＥＦ１―ＶＲＥＦ２）
但し、
ｔｒＡ：比較電圧を変えたときの、信号経路Ａを通過する基準波形の時間差
ｔｒＢ：比較電圧を変えたときの、信号経路Ｂを通過する基準波形の時間差
ＶＲＥＦ：基準になる電圧
ＶＬ：基準波形の低レベル側の電圧
ＶＲＥＦ１、ＶＲＥＦ２：時間差を測定するときの比較電圧
【００１８】
請求項３記載の発明は、
レベルの異なる比較電圧を出力する比較電圧発生部と、
この比較電圧発生部の出力および信号経路を伝搬した基準波形が入力されるコンパレータと、
このコンパレータの出力が入力され、レベルの異なる比較電圧におけるコンパレータの出力から、２つの異なった信号経路を伝搬した信号間のタイミングエラーを演算するタイミングエラー演算部と、
このタイミングエラー演算部が演算したタイミングエラーが入力され、遅延量を調整してストローブ信号を出力するタイミング補正回路と、を具備したものである。
これにより、信号の立ち上がり時間に起因するタイミングエラーを補正できる。
【００１９】
請求項４記載の発明は、請求項３に記載の発明において、
前記タイミングエラー演算部は、下式に基づいてタイミングエラーｔｄＥを演算するようにしたものである。簡単にタイミングエラーを求めることができる。
ｔｄＥ＝（ｔｒＡ−ｔｒＢ）・（ＶＲＥＦ−ＶＬ）／（ＶＲＥＦ１―ＶＲＥＦ２）
但し、
ｔｒＡ：比較電圧を変えたときの、信号経路Ａを通過する基準波形の時間差
ｔｒＢ：比較電圧を変えたときの、信号経路Ｂを通過する基準波形の時間差
ＶＲＥＦ：基準になる電圧
ＶＬ：信号Ａ、Ｂの低レベル側の電圧
ＶＲＥＦ１、ＶＲＥＦ２：時間差を測定するときの比較電圧
【発明の効果】
【００２０】
以上説明したことから明らかなように、本発明は、比較電圧を変えて信号経路を伝搬した基準波形がこの比較電圧に達する時間の時間差を測定し、この時間差から２つの異なる信号経路を伝搬する信号の立ち上がり時間の差に起因するタイミングエラーを求め、このタイミングエラーにより２つの信号経路を伝搬する信号間のタイミングを校正する。
【００２１】
コンパレータの比較電圧を変えるという比較的簡単な方式で、立ち上がり時間や立ち下がり時間の差に起因するタイミングエラーを補正することができるという効果がある。また、特別なハードウエアを必要としないので、安価にタイミングエラーを校正することができるという効果もある。
【発明を実施するための最良の形態】
【００２２】
以下図面を用いて本発明を詳細に説明する。図１に本発明に係るタイミング校正方法の一実施例を示すフローチャートを示す。なお、この実施例では図４に示すＡ、Ｂ２つの信号経路を伝搬する波形の校正方法を示しているが、容易に３つ以上の波形のタイミング校正方法に拡張することができる。
【００２３】
図１において、工程（Ａ−１）で信号経路Ａを伝搬する基準波形について、コンパレータの比較電圧を第１のレベルＶＲＥＦ１と第２のレベルＶＲＥＦ２に設定し、そのときのコンパレータの出力が反転する時間の差を測定してこの時間差をｔｒＡとする。次に、工程（Ａ−２）で信号経路Ｂを伝搬する基準波形について、同様にコンパレータの比較電圧を第１のレベルＶＲＥＦ１と第２のレベルＶＲＥＦ２に変え、そのときのコンパレータの出力が反転する時間差を測定してこの時間差をｔｒＢとする。ここで、第１のレベルＶＲＥＦ１は基準波形振幅の例えば９０％とし、第２のレベルＶＲＥＦ２は基準波形振幅の例えば１０％とする。
【００２４】
次に、工程（Ａ−３）で、測定した時間差に基づき、下記（１）式を用いて経路Ａ、Ｂを伝搬した基準波形の立ち上がり時間の違いに起因するタイミングエラーｔｄＥを演算する。
ｔｄＥ＝（ｔｒＡ−ｔｒＢ）・（ＶＲＥＦ−ＶＬ）／（ＶＲＥＦ１―ＶＲＥＦ２）
・・・・・・・・・・  （１）
なお、ＶＲＥＦ１、ＶＲＥＦ２は工程（Ａ−１）、（Ａ−２）で設定した比較電圧、ＶＲＥＦは図４における比較電圧、ＶＬは基準波形の低レベル側の電圧である。ここで、ＶＲＥＦは基準波形振幅の例えば５０％とする。
【００２５】
次に、工程（Ａ−４）でタイミング補正回路５内の可変遅延素子の遅延量を調整し、このタイミングエラーｔｄＥを補正する。
【００２６】
図４の構成では、出力点Ａに寄生容量ＣＣが大きく影響していることから、入力波形Ａの立ち上がり時間は入力波形Ｂのそれより大きくなっている。そのため、本来タイミングが保証されているタイミング校正治具１の出力点で、入力波形Ａは入力波形Ｂに比べて遅れる。従って、コンパレータの比較電圧を変化させたときの時間差を測定し、前記（１）式を用いてタイミングエラーｔｄＥを演算して、このｔｄＥを用いて判定回路４Ａ〜４Ｃに入力されるストローブ信号のタイミングを補正する。
【００２７】
次に、図２の波形図を用いて、本実施例を詳細に説明する。なお、図５と同じ要素には同一符号を付し、説明を省略する。図２において、（１）は基準波形、（２）はタイミング保証点であるタイミング校正治具１出口における波形、（３）はコンパレータ３Ａ、３Ｂの入力波形、（４）は判定回路４Ｂに入力される校正後のストローブ信号Ｂの波形、（５）は判定回路４Ａに入力される校正後のストローブ信号Ａの波形である。
【００２８】
（２）に示すように、浮遊容量ＣＣの影響を受けることにより、波形ｗＡとｗＢの立ち上がり時間が異なる。そのため、波形ｗＢは時刻Ｔ１に比較電圧ＶＲＥＦに到達し、波形ｗＡは時刻Ｔ２に比較電圧ＶＲＥＦに到達する。この時間差Ｔ２−Ｔ１は波形の立ち上がり時間の違いに起因するタイミングエラーであり、図５で説明した従来の方法では取り除くことはできなかった。
【００２９】
このタイミング校正治具１に固有のタイミングエラーｔｄＥを補正するためには、タイミングエラーｔｄＥを測定しなければならない。そこで、波形ｗＢが入力されるコンパレータ３Ｂの比較電圧を第２のレベルＶＲＥＦ２とし、このコンパレータ３Ｂの出力が反転する時刻Ｔ５を測定する。次に、比較電圧を第１のレベルＶＲＥＦ１とし、同様にコンパレータ３Ｂ出力が反転する時刻Ｔ６を測定し、その差をｔｒＢとする。
ｔｒＢ＝Ｔ６−Ｔ５
【００３０】
次に、波形ｗＡが入力されるコンパレータ３Ａの比較電圧を第２のレベルＶＲＥＦ２とし、このコンパレータ３Ａの出力が反転する時刻Ｔ７を測定する。次に、比較電圧を第１
のレベルＶＲＥＦ１とし、同様にコンパレータ３Ａ出力が反転する時刻Ｔ８を測定し、その差をｔｒＡとする。
ｔｒＡ＝Ｔ８−Ｔ７
【００３１】
そして、このｔｒＡ、ｔｒＢから、前記（１）式を用いてタイミングエラーｔｄＥを計算し、このｔｄＥを用いてストローブ信号を補正する。図２の例では波形ｗＡの方が波形ｗＢよりも立ち上がり時間が遅いため、タイミング保証点であるタイミング校正用治具１の出力点で、波形ｗＡがｗＢに対してｔｄＥだけ遅れる。本来タイミング保証点では２つの波形のタイミングは一致しているので、信号Ａのストローブ信号を図５よりｔｄＥだけ早く出力するようにタイミング補正回路５内の可変遅延素子を調整して、このタイミングエラーｔｄＥを補正する。
【００３２】
図３に、タイミング校正装置の構成を示す。なお、図４と同じ要素には同一符号を付してそれらの説明を省略する。図３において、６は比較電圧発生部であり、レベルの異なった比較電圧ＶＲＥＦ１、ＶＲＥＦ２を出力する。７はコンパレータであり、比較電圧発生部６の出力および信号経路を伝搬した基準波形が入力される。
【００３３】
８はタイミングエラー演算部であり、コンパレータ７の出力が入力される。タイミングエラー演算部８は、２つの異なった信号経路を伝搬した基準波形について、レベルの異なる比較電圧ＶＲＥＦ１、ＶＲＥＦ２におけるコンパレータの反転時刻から、前記（１）式によりタイミングエラーｔｄＥを演算する。このタイミングエラーｔｄＥはタイミング補正回路５に入力される。タイミング補正回路５は、可変遅延素子の遅延量を調整して、タイミングエラーｔｄＥを補正するストローブ信号を出力する。
【００３４】
なお、これらの実施例では２つの異なった経路のタイミングを校正する手法を説明したが、３つ以上の経路を伝搬する信号のタイミングを補正することもできる。この場合、基準になる経路を定め、この経路と他の経路の２つの経路からなる組を複数設定し、これらの組内でタイミングを校正するようにすればよい。
【００３５】
また、このタイミング校正方法および装置は、半導体検査装置のタイミング補正全般に応用できることはもとより、他の装置にも応用することができる。
【００３６】
また、上記実施例では立ち上がり時間に着目したが、立ち下がり時間にも適用することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の一実施例を示すフローチャートである。
【図２】本発明の一実施例の動作を説明するための波形図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】タイミング校正の概要図である。
【図５】従来のタイミング校正手法を説明するための波形図である。
【符号の説明】
【００３８】
１  タイミング校正用治具
２Ａ〜２Ｃ  伝送路
３Ａ〜３Ｃ、７  コンパレータ
４Ａ〜４Ｃ  判定回路
５  タイミング補正回路
６  比較電圧発生部
８  タイミングエラー演算部
ｔｄＡ〜ｔｄＣ  遅延量
ｔｄＥ  タイミングエラー
ＶＲＥＦ、ＶＲＥＦ１、ＶＲＥＦ２  比較電圧
【図１】
2007212279.tif 000003
【図２】
2007212279.tif 000004
【図３】
2007212279.tif 000005
【図４】
2007212279.tif 000006
【図５】
2007212279.tif 000007