(57)【要約】【課題】従来の周波数補正機能を確保しつつ、制御感度又は変調感度が製造ばらつきや温度又は電源電圧等の変動による影響を受けることがない周波数シンセサイザを提供する。【解決手段】ＶＣＯ５に複数の制御電圧Ｖ１〜Ｖ３を順番に印加して、各制御電圧についてＶＣＯ５の発振周波数と目標周波数との差が最小になる可変容量素子ＶＣ５１〜ＶＣ５６の動作基準電圧Ｖref1〜Ｖref3をそれぞれ求める動作を行う。この動作によって、本発明の周波数シンセサイザは、単一の制御電圧に対するＶＣＯ５の発振周波数のみならず、制御電圧を可変した時のＶＣＯ５の発振周波数における制御感度を所望の値に設定することができる。【選択図】図１
2007158891.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路に用いられる周波数シンセサイザであって、
素子両端に印加される制御電圧に応じて容量値が変化する複数の可変容量素子を含む可変容量部を備え、当該制御電圧と所定の複数の動作基準電圧とに基づく発振周波数の信号を出力する電圧制御発振部と、
前記電圧制御発振部が出力する信号を所定の分周比で分周する分周部と、
前記分周部で分周された信号と所定の基準信号とを比較し、その比較結果に基づいて前記電圧制御発振部の発振周波数を帰還制御するための電圧を生成する電圧生成部と、
前記電圧生成部で生成された電圧と、値が異なる複数の固定電圧とを入力し、いずれか１つの電圧を選択的に切り換えて、前記制御電圧として前記電圧制御発振部へ出力する制御電圧切り換え部と、
前記分周部で分周された信号の周波数と所定の基準信号の周波数とを比較して、当該比較結果に基づいた誤差信号を生成する周波数検出部と、
前記周波数検出部で生成された誤差信号に従って、前記複数の可変容量素子に供給する複数の動作基準電圧をそれぞれ可変する動作基準電圧制御部と、
前記制御電圧切り換え部における選択する電圧の指示及び切り換えの動作タイミング、前記周波数検出部の動作タイミング、及び前記動作基準電圧制御部における可変する動作基準電圧の指示及び動作タイミングを、それぞれ制御するタイミング制御部とを備える、周波数シンセサイザ。
【請求項２】
前記動作基準電圧制御部は、いずれか２つの動作基準電圧間に直列挿入される複数の抵抗を備え、
前記複数の抵抗で分圧される電圧を動作基準電圧の少なくとも１つとして前記複数の可変容量素子に供給することを特徴とする、請求項１に記載の周波数シンセサイザ。
【請求項３】
前記電圧制御発振部は、前記可変容量部に固定容量を付加して電圧制御発振部の容量値を切り換える固定容量値切り換え部を含み、
前記タイミング制御部による制御に従って、前記固定容量値切り換え部が前記可変容量部に付加する固定容量値を制御する固定容量値制御部をさらに備える、請求項１又は２に記載の周波数シンセサイザ。
【請求項４】
半導体集積回路に用いられる周波数シンセサイザであって、
素子両端に印加される第１の制御電圧に応じて容量値が変化する複数の可変容量素子を含む第１の可変容量部と、素子両端に印加される第２の制御電圧に応じて容量値が変化する複数の可変容量素子を含む第２の可変容量部とを備え、当該第１及び第２の制御電圧と所定の複数の動作基準電圧とに基づく発振周波数の信号を出力する電圧制御発振部と、
前記電圧制御発振部の第１の可変容量部が出力する信号を所定の分周比で分周する分周部と、
前記分周部で分周された信号と所定の基準信号とを比較し、その比較結果に基づいて前記電圧制御発振部の発振周波数を帰還制御するための電圧を生成する電圧生成部と、
前記電圧生成部で生成された電圧と固定電圧とを入力し、いずれか１つの電圧を選択的に切り換えて、前記第１の制御電圧として前記電圧制御発振部へ出力する第１の制御電圧切り換え部と、
所定の変調信号電圧と、値が異なる複数の固定電圧とを入力し、いずれか１つの電圧を選択的に切り換えて、前記第２の制御電圧として前記電圧制御発振部へ出力する第２の制御電圧切り換え部と、
前記分周部で分周された信号の周波数と所定の基準信号の周波数とを比較して、当該比較結果に基づいた誤差信号を生成する周波数検出部と、
前記周波数検出部で生成された誤差信号に従って、前記第２の可変容量部の複数の可変容量素子に供給する複数の動作基準電圧をそれぞれ可変する動作基準電圧制御部と、
前記第１及び第２の制御電圧切り換え部における選択する電圧の指示及び切り換えの動作タイミング、前記周波数検出部の動作タイミング、及び前記動作基準電圧制御部における可変する動作基準電圧の指示及び動作タイミングを、それぞれ制御するタイミング制御部とを備える、周波数シンセサイザ。
【請求項５】
前記動作基準電圧制御部は、いずれか２つの動作基準電圧間に直列挿入される複数の抵抗を備え、
前記複数の抵抗で分圧される電圧を動作基準電圧の少なくとも１つとして前記複数の可変容量素子に供給することを特徴とする、請求項４に記載の周波数シンセサイザ。
【請求項６】
前記電圧制御発振部は、前記可変容量部に固定容量を付加して電圧制御発振部の容量値を切り換える固定容量値切り換え部を含み、
前記タイミング制御部による制御に従って、前記固定容量値切り換え部が前記可変容量部に付加する固定容量値を制御する固定容量値制御部を備える、請求項４又は５に記載の周波数シンセサイザ。
【請求項７】
請求項１〜６のいずれかに記載の周波数シンセサイザを含んだ受信回路と、受信アンテナとを備える、無線通信機器。
【請求項８】
請求項１〜６のいずれかに記載の周波数シンセサイザを含んだ送信回路と、送信アンテナとを備える、無線通信機器。
【請求項９】
電圧に応じて容量値が変化する可変容量素子に供給する制御電圧及び動作基準電圧を制御することで、周波数シンセサイザの出力信号を制御する方法であって、
値が異なる複数の制御電圧を所定の順で切り換えて、前記可変容量素子へ与えるステップと、
前記複数の制御電圧のうちの第１の制御電圧について、周波数シンセサイザの出力信号の周波数が第１の制御電圧に予め定められた第１の目標周波数と一致するように、対応する動作基準電圧を調整するステップと、
前記第１の制御電圧について動作基準電圧を調整した後、前記複数の第１の制御電圧以外の少なくとも１つの制御電圧について、周波数シンセサイザの出力信号の周波数が少なくとも１つの制御電圧に予め定められた目標周波数と一致するように、対応する動作基準電圧を調整するステップと、
前記少なくとも１つの制御電圧について動作基準電圧を調整した後、調整した全ての動作基準電圧を保持してＰＬＬ動作を行うステップとを備える、制御方法。
【請求項１０】
前記制御電圧を第１の値に設定して、その時の周波数シンセサイザの出力信号の周波数を第１の周波数として検出するステップと、
第１の動作基準電圧を可変して所望の周波数に調整するステップと、
前記第１の動作基準電圧を調整した後、前記制御電圧を第２の値に設定して、その時の周波数シンセサイザの出力信号の周波数を第２の周波数として検出するステップと、
第２の動作基準電圧を可変して所望の周波数に調整するステップと、
前記第２の動作基準電圧を可変することによる前記第１の周波数の変化を、前記第１の動作基準電圧を調整することによって補正する、請求項９に記載の制御方法。
【請求項１１】
固定容量値の切り換え制御、及び電圧に応じて容量値が変化する可変容量素子に供給する制御電圧及び動作基準電圧を制御することで、周波数シンセサイザの出力信号を制御する方法であって、
値が異なる複数の制御電圧を所定の順で切り換えて、前記可変容量素子へ与えるステップと、
前記複数の制御電圧のうちの第１の制御電圧について、周波数シンセサイザの出力信号の周波数が第１の制御電圧に予め定められた第１の目標周波数と一致するように、固定容量値の切り換えを調整するステップと、
前記第１の制御電圧について固定容量値の切り換えを調整した後、前記複数の第１の制御電圧以外の少なくとも１つの制御電圧について、周波数シンセサイザの出力信号の周波数が少なくとも１つの制御電圧に予め定められた目標周波数と一致するように、対応する動作基準電圧を調整するステップと、
前記少なくとも１つの制御電圧について動作基準電圧を調整した後、調整した全ての動作基準電圧を保持してＰＬＬ動作を行うステップとを備える、制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に用いられる周波数シンセサイザ、及びその周波数シンセサイザを用いた無線通信機器、並びにその周波数シンセサイザの制御方法に関する。
【背景技術】
【０００２】
従来、移動体通信分野等に用いられる半導体集積回路の周波数シンセサイザには、高周波動作や位相雑音性能確保の観点から、インダクタと可変容量の共振周波数を用いた構成が用いられてきた。また、周波数シンセサイザの応答特性及び位相雑音特性を広範囲に亘って安定化させたり、変調器として用いた場合の変調感度を安定化させるために、周波数シンセサイザに用いられる電圧制御発振部の線形性向上の対策が行われてきた（例えば、特許文献１や特許文献２を参照）。
【０００３】
図１４は、線形性を向上させた電圧制御発振部を用いた従来の周波数シンセサイザの回路構成を示す図である。図１４において、従来の周波数シンセサイザは、基準信号発生部５０１と、位相／周波数比較部５０２と、チャージポンプ部５０３と、ループフィルタ部５０４と、電圧制御発振部（ＶＣＯ）５０５と、分周部５０６と、動作基準電圧制御部５０９と、分周比制御部５１１と、シリアルデコード／ラッチ部５１２とを備える。
【０００４】
基準信号発生部５０１は、周波数シンセサイザに設定される動作周波数の基準となる周波数の基準信号を生成する。位相／周波数比較部５０２は、基準信号発生部５０１から出力される基準信号の周波数及び位相と、分周部５０６から出力される分周信号の周波数及び位相とを比較して、その比較結果に基づいた誤差信号を生成する。チャージポンプ部５０３は、位相／周波数比較部５０２で生成された誤差信号を適切な電圧に変換する。ループフィルタ部５０４は、チャージポンプ部５０３で変換された電圧を適切なループ帯域で制限して通過させる。分周部５０６は、分周比制御部５１１の制御に従ってＶＣＯ５０５が発振する信号を分周し、位相／周波数比較部５０２へ出力する。
【０００５】
ＶＣＯ５０５は、インダクタＬ５５１及びＬ５５２と、可変容量部５５１と、トランジスタＭ５５１及びＭ５５２と、電流源Ｉ５５１とを備える。ＶＣＯ５０５の発振周波数は、インダクタＬ５５１及びＬ５５２と、可変容量部５５１の合成容量とによって決定される。この可変容量部５５１は、両端に印加される電圧によりその容量値が変化する可変容量素子ＶＣ５５１〜ＶＣ５５６、可変容量素子ＶＣ５５１〜ＶＣ５５６の各片端に接続される直流分を遮断するための容量Ｃ５５１〜Ｃ５５６、及び可変容量素子ＶＣ５５１〜ＶＣ５５６の動作基準電圧を伝達するバイアス抵抗Ｒ５５１〜Ｒ５５６とで構成される。可変容量素子ＶＣ５５１及びＶＣ５５２は、入力電圧Ｖｔの上限領域での発振周波数特性を決定し、可変容量素子ＶＣ５５５及びＶＣ５５６は、入力電圧Ｖｔの下限領域での発振周波数特性を決定し、可変容量素子ＶＣ５５３及びＶＣ５５４は、入力電圧Ｖｔの中間領域での発振周波数特性を決定する。動作基準電圧制御部５０９は、可変容量素子ＶＣ５５１及びＶＣ５５２の動作基準電圧Ｖref1、可変容量素子ＶＣ５５５及びＶＣ５５６の動作基準電圧Ｖref2、及び可変容量素子ＶＣ５５３及びＶＣ５５４の動作基準電圧Ｖref3を出力する。シリアルデコード／ラッチ部５１２は、周波数（分周比）や周波数シンセサイザの動作ＯＮ／ＯＦＦ等の情報に関するシリアル入力信号を外部から入力し、このシリアル入力信号をデコード及びラッチして、分周比制御部５１１に出力する。分周比制御部５１１は、分周部５０６の分周比を制御する。
【０００６】
ここで、ＶＣＯ５０５の入力電圧Ｖｔ及び動作基準電圧Ｖref に対する発振周波数の変化動作を、図１５Ａ〜図１５Ｄを用いて説明する。
図１５Ａの横軸は、ＶＣＯ５０５の入力電圧Ｖｔと動作基準電圧Ｖref との電位差Ｖｔ−Ｖref 、縦軸は、ＶＣＯ５０５の発振周波数ｆvco である。簡単のために一組の可変容量素子の代表的な制御特性例を考えると、Ｖｔ−Ｖref ＝０の時を中心に、Ｖｔ−Ｖref ＜０で周波数が高く、Ｖｔ−Ｖref ＞０で周波数が低くなる特性を有する。
【０００７】
このような制御特性を持つ場合、図１５Ｂに示すように、横軸をＶＣＯ５０５の入力電圧Ｖｔとし、縦軸に動作基準電圧Ｖref に対するＶＣＯ５０５の発振周波数ｆvco を表すと、動作基準電圧Ｖref を上昇させると入力電圧Ｖｔの可変域は高い方（点線）に、動作基準電圧Ｖref を下降させると入力電圧Ｖｔの可変域は低い方（一点鎖線）に移動する。
【０００８】
この特性を利用して、動作基準電圧の異なる可変容量素子を複数用いると、各々の可変容量素子の制御特性は、図１５ＣのＧ１〜Ｇ３に示す実線のように各々Ｖｔ＝Ｖref1〜Ｖref3を中心とした可変域の狭い特性になるが、それを組み合わせることにより、図１５ＣのＧ１０の太い実線のように制御電圧Ｖｔに対する周波数ｆvco の可変域を広くすることが可能になる。従って、ＶＣＯ５０５の線形性を向上させることができる。
【特許文献１】特開２００４−１４７３１０号公報
【特許文献２】特開２００１−３５２２１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところが、図１４に示した特許文献１に記載の従来の周波数シンセサイザによる構成では、ＶＣＯ５０５の入力電圧Ｖｔの変化に対する周波数の変化、すなわち制御感度（本周波数シンセサイザを変調器として用いる場合には、変調感度）が、回路を構成するデバイス特性のばらつきや温度変動や電源電圧変動によって変動する。図１５Ｃに示されるように、従来の周波数シンセサイザによる構成では、感度を低くして線形な領域を拡張する効果があるが、１５Ｄの実線に示されるような所望の感度から、変動によって点線のように感度が低くなりすぎたり高くなったりすることがある、という問題がある。
【００１０】
また、特許文献２では、周波数補正を用いた回路が提案されているが、単に周波数を補正するだけでは感度が変化してしまう、という問題がある。また、特許文献２では、出力周波数のずれは補正できるが、その時の制御感度及び変調感度が変化してしまう、という問題がある。さらに、特許文献２では、変調用にサイズの小さな可変容量素子を用い、例えばそのサイズを１／１００にすることにより所望の感度を得ようとしているが、特に１ＧＨｚを超えるような高周波の発振器では、発振周波数ｆに対する発振ＭＯＳＴｒや配線の寄生容量Ｃｊの寄与が高くなり、可変容量素子の容量値Ｃｏと比べて無視できなくなる。すなわち、ｆ＝１／（２πＬ（Ｃｏ＋Ｃｊ）／２）となり、基準周波数を決定する可変容量素子の容量値Ｃｏを１／１００にしても、感度が正確に１／１００にはならない、という問題がある。
【００１１】
それ故に、本発明の目的は、特許文献２等で提案されている従来の周波数補正機能を確保しつつ、制御感度又は変調感度が製造ばらつきや温度又は電源電圧等の変動による影響を受けることがない周波数シンセサイザ及び無線通信機器並びに制御方法を提供することである。
【課題を解決するための手段】
【００１２】
本発明は、半導体集積回路に用いられる周波数シンセサイザ及びその周波数シンセサイザを用いた無線通信機器に向けられている。そして、上記目的を達成するために、本発明の周波数シンセサイザは、電圧制御発振部（ＶＣＯ）、分周部、電圧生成部、制御電圧切り換え部、周波数検出部、動作基準電圧制御部、及びタイミング制御部とを備える。
【００１３】
電圧制御発振部は、素子両端に印加される制御電圧に応じて容量値が変化する複数の可変容量素子を含む可変容量部を備え、制御電圧と所定の複数の動作基準電圧とに基づく発振周波数の信号を出力する。分周部は、電圧制御発振部が出力する信号を所定の分周比で分周する。電圧生成部は、分周部で分周された信号と所定の基準信号とを比較し、その比較結果に基づいて電圧制御発振部の発振周波数を帰還制御するための電圧を生成する。制御電圧切り換え部は、電圧生成部で生成された電圧と、値が異なる複数の固定電圧とを入力し、いずれか１つの電圧を選択的に切り換えて、制御電圧として電圧制御発振部へ出力する。周波数検出部は、分周部で分周された信号の周波数と所定の基準信号の周波数とを比較して、比較結果に基づいた誤差信号を生成する。動作基準電圧制御部は、周波数検出部で生成された誤差信号に従って、複数の可変容量素子に供給する複数の動作基準電圧をそれぞれ可変する。タイミング制御部は、制御電圧切り換え部における選択する電圧の指示及び切り換えの動作タイミング、周波数検出部の動作タイミング、及び動作基準電圧制御部における可変する動作基準電圧の指示及び動作タイミングを、それぞれ制御する。
【００１４】
ここで、動作基準電圧制御部に、いずれか２つの動作基準電圧間に直列挿入される複数の抵抗を備えさせて、複数の抵抗で分圧される電圧を動作基準電圧の少なくとも１つとして複数の可変容量素子に供給してもよい。また、電圧制御発振部に、可変容量部に固定容量を付加して電圧制御発振部の容量値を切り換える固定容量値切り換え部を含み、タイミング制御部による制御に従って、固定容量値切り換え部が可変容量部に付加する固定容量値を制御する固定容量値制御部をさらに備えてもよい。
【００１５】
なお、電圧制御発振部に構成される可変容量部は２つであっても構わない。この場合には、第１の可変容量部向けの制御電圧を切り換える第１の制御電圧切り換え部と、第２の可変容量部向けの制御電圧を切り換える第２の制御電圧切り換え部とを備えればよい。
【００１６】
上記構成による周波数シンセサイザは、値が異なる複数の制御電圧を所定の順で切り換えて、可変容量素子へ与え、複数の制御電圧のうちの第１の制御電圧について、周波数シンセサイザの出力信号の周波数が第１の制御電圧に予め定められた第１の目標周波数と一致するように、対応する動作基準電圧を調整し、第１の制御電圧について動作基準電圧を調整した後、複数の第１の制御電圧以外の少なくとも１つの制御電圧について、周波数シンセサイザの出力信号の周波数が少なくとも１つの制御電圧に予め定められた目標周波数と一致するように、対応する動作基準電圧を調整する方法を採ることで、正確なＰＬＬ動作を行うことが可能となる。
【００１７】
典型的には、制御電圧を第１の値に設定して、その時の周波数シンセサイザの出力信号の周波数を第１の周波数として検出し、第１の動作基準電圧を可変して所望の周波数に調整し、第１の動作基準電圧を調整した後、制御電圧を第２の値に設定して、その時の周波数シンセサイザの出力信号の周波数を第２の周波数として検出し、第２の動作基準電圧を可変して所望の周波数に調整し、第２の動作基準電圧を可変することによる第１の周波数の変化を、第１の動作基準電圧を調整することによって補正する。なお、固定容量値の切り換え制御を伴う場合には、第１の制御電圧について、周波数シンセサイザの出力信号の周波数が第１の制御電圧に予め定められた第１の目標周波数と一致するように、固定容量値の切り換えを調整すればよい。
【発明の効果】
【００１８】
以上のように、本発明によれば、特許文献２等で提案されている従来の周波数補正機能を確保しつつ、制御感度又は変調感度が製造ばらつきや温度又は電源電圧等の変動による影響を受けることがない周波数シンセサイザを実現することができる。
【発明を実施するための最良の形態】
【００１９】
〔第１の実施形態〕
図１は、本発明の第１の実施形態に係る周波数シンセサイザの回路構成を示す図である。図１において、第１の実施形態に係る周波数シンセサイザは、基準信号発生部１と、位相／周波数比較部２と、チャージポンプ部３と、ループフィルタ部４と、電圧制御発振部（ＶＣＯ）５と、分周部６と、制御電圧切り換え部７と、周波数検出部８と、動作基準電圧制御部９と、タイミング制御部１０と、分周比制御部１１と、シリアルデコード／ラッチ部１２とを備える。
【００２０】
基準信号発生部１は、周波数シンセサイザに設定される動作周波数の基準となる周波数ｆref の基準信号を生成する。位相／周波数比較部２は、基準信号発生部１から出力される基準信号の周波数及び位相と、分周部６から出力される分周信号の周波数及び位相とを比較して、その比較結果に基づいた誤差信号を生成する。チャージポンプ部３は、位相／周波数比較部２で生成された誤差信号を適切な電圧に変換する。ループフィルタ部４は、チャージポンプ部３で変換された電圧を適切なループ帯域で制限して通過させる。制御電圧切り換え部７は、ループフィルタ部４から出力される電圧と複数の電圧（図１の例ではＶ１〜Ｖ３）とを入力し、いずれか１つを選択的に切り換えて制御電圧として出力する。ＶＣＯ５は、制御電圧切り換え部７で選択された制御電圧を入力し、その制御電圧によって制御される周波数の信号を発振する。分周部６は、分周比制御部１１の制御に従ってＶＣＯ５が出力する信号を分周し、位相／周波数比較部２へ出力する。すなわち、基準信号発生部１、位相／周波数比較部２、チャージポンプ部３、及びループフィルタ部４は、ＶＣＯ５の発振周波数を帰還制御するための電圧を生成する電圧生成部として機能する。
【００２１】
ＶＣＯ５は、インダクタＬ５１及びＬ５２と、可変容量部５１と、トランジスタＭ５１及びＭ５２と、電流源Ｉ５１とを備える。ＶＣＯ５の発振周波数は、インダクタＬ５１及びＬ５２と、可変容量部５１の合成容量とによって決定される。この可変容量部５１は、素子両端に印加される電圧に応じて容量値が変化する可変容量素子ＶＣ５１〜ＶＣ５６、可変容量素子ＶＣ５１〜ＶＣ５６の各片端に接続される直流分を遮断するための容量Ｃ５１〜Ｃ５６、及び可変容量素子ＶＣ５１〜ＶＣ５６の動作基準電圧を伝達するバイアス抵抗Ｒ５１〜Ｒ５６とで構成される。可変容量素子ＶＣ５１及びＶＣ５２は、入力電圧Ｖｔの上限領域での発振周波数特性を決定し、可変容量素子ＶＣ５５及びＶＣ５６は、入力電圧Ｖｔの下限領域での発振周波数特性を決定し、可変容量素子ＶＣ５３及びＶＣ５４は、入力電圧Ｖｔの中間領域での発振周波数特性を決定する。
【００２２】
タイミング制御部１０は、送受信切り換え等の切り換え信号の入力によって、周波数検出部８の動作及び制御電圧切り換え部７の切り換えタイミングを制御する。周波数検出部８は、基準信号発生部１から出力される基準信号の周波数ｆref と、分周部６から出力される分周信号の周波数とを比較し、その比較結果に基づいた誤差信号を生成して動作基準電圧制御部９へ出力する。動作基準電圧制御部９は、周波数検出部８で生成された誤差信号を入力し、可変容量素子ＶＣ５１及びＶＣ５２の動作基準電圧Ｖref1、可変容量素子ＶＣ５５及びＶＣ５６の動作基準電圧Ｖref2、及び可変容量素子ＶＣ５３及びＶＣ５４の動作基準電圧Ｖref3を出力する。
【００２３】
シリアルデコード／ラッチ部１２は、周波数（分周比）や周波数シンセサイザの動作ＯＮ／ＯＦＦ等の情報に関するシリアル入力信号を外部から入力し、このシリアル入力信号をデコード及びラッチして、タイミング制御部１０及び分周比制御部１１に出力する。タイミング制御部１０は、制御電圧切り換え部７の切り換えタイミングや、周波数検出部８及び動作基準電圧制御部９の動作タイミングを制御する。分周比制御部１１は、分周部６の分周比を制御する。なお、図面上では、１つの制御信号が入力される箇所も複数の制御信号が入力される箇所も、１本の太線で示してある。
【００２４】
以下、上記構成による第１の実施形態に係る周波数シンセサイザの動作を説明する。
第１の実施形態に係る周波数シンセサイザは、ＶＣＯ５に複数の制御電圧Ｖ１〜Ｖ３を順番に印加して、各制御電圧についてＶＣＯ５の発振周波数と目標周波数との差が最小になる可変容量素子ＶＣ５１〜ＶＣ５６の動作基準電圧Ｖref1〜Ｖref3をそれぞれ求める動作を行うことに特徴がある。この動作によって、第１の実施形態に係る周波数シンセサイザは、単一の制御電圧に対するＶＣＯ５の発振周波数のみならず、制御電圧を可変した時のＶＣＯ５の発振周波数における制御感度を所望の値に設定することができるのである。
【００２５】
今、周波数シンセサイザの動作をＯＦＦ状態からＯＮ状態へ変化させるシリアル入力信号が、シリアルデコード／ラッチ部１２に与えられた場合を考える。
まず、シリアルデコード／ラッチ部１２からタイミング制御部１０へ、周波数シンセサイザの動作をＯＮ状態にする情報が通知される。この通知を受けて、タイミング制御部１０は、ＶＣＯ５へ制御電圧Ｖ１が入力されるように、制御電圧切り換え部７の切り換えを制御する。制御電圧Ｖ１が入力された時のＶＣＯ５の発振周波数ｆvco の目標周波数をｆvco1とすると、分周部６は、分周比Ｍ１がＭ１＝ｆvco1／ｆref となるように分周比制御部１１によって制御される。周波数検出部８は、分周部６から出力される分周信号の周波数と基準信号発生部１から出力される基準信号の周波数とを比較し、分周部６から出力される分周信号の周波数がｆvco ／Ｍ１＝ｆref 、すなわちＶＣＯ５の周波数がｆvco ＝ｆref ＊Ｍ１＝ｆvco1になるように、ＶＣＯ５の動作基準電圧Ｖref1を変化させる。
【００２６】
ＶＣＯ５の周波数が目標のｆvco1になり、その時の動作基準電圧Ｖref1が確定すると、次に、タイミング制御部１０は、ＶＣＯ５へ制御電圧Ｖ２が入力されるように、制御電圧切り換え部７の切り換えを制御する。制御電圧Ｖ２が入力された時のＶＣＯ５の発振周波数ｆvco の目標周波数をｆvco2とすると、分周部６は、分周比Ｍ２がＭ２＝ｆvco2／ｆref となるように分周比制御部１１によって制御される。周波数検出部８は、分周部６から出力される分周信号の周波数と基準信号発生部１から出力される基準信号の周波数とを比較し、分周部６から出力される分周信号の周波数がｆvco ／Ｍ２＝ｆref 、すなわちＶＣＯ５の周波数がｆvco ＝ｆref ＊Ｍ２＝ｆvco2になるように、ＶＣＯ５の動作基準電圧Ｖref2を変化させる。
【００２７】
ＶＣＯ５の周波数が目標のｆvco2になり、その時の動作基準電圧Ｖref2が確定すると、さらに、タイミング制御部１０は、ＶＣＯ５へ制御電圧Ｖ３が入力されるように、制御電圧切り換え部７の切り換えを制御する。制御電圧Ｖ３が入力された時のＶＣＯ５の発振周波数ｆvco の目標周波数をｆvco3とすると、分周部６は、分周比Ｍ３がＭ３＝ｆvco3／ｆref となるように分周比制御部１１によって制御される。周波数検出部８は、分周部６から出力される分周信号の周波数と基準信号発生部１から出力される基準信号の周波数とを比較し、分周部６から出力される分周信号の周波数がｆvco ／Ｍ３＝ｆref 、すなわちＶＣＯ５の周波数がｆvco ＝ｆref ＊Ｍ３＝ｆvco3になるように、ＶＣＯ５の動作基準電圧Ｖref3を変化させる。
【００２８】
第１の実施形態に係る周波数シンセサイザの動作を説明するタイミングチャートを、図２Ａ及び図２Ｂに示す。図２Ａは、検出動作を行う一定の検出期間を設けて、その検出期間が経過した時点に出力されている動作基準電圧を設定する電圧として確定する動作である。図２Ｂは、検出期間にかかわらず、動作基準電圧が集束したと判断された時点で出力されている動作基準電圧を設定する電圧として確定する動作である。
【００２９】
また、第１の実施形態に係る周波数シンセサイザの制御方法の一例を、図３Ａ及び図３Ｂに示す。図３Ａ及び図３Ｂは、ＶＣＯ５における制御電圧−発振周波数の特性を示す図である。
図３Ａにおいて、初期状態における可変容量素子ＶＣ５１とＶＣ５２、ＶＣ５５とＶＣ５６、及びＶＣ５３とＶＣ５４の各ペアの制御電圧に対する発振周波数特性は、Ｇ１〜Ｇ３の実線でそれぞれ示され、これらのペアを全て組み合わせた全体特性は、Ｇ１０の太実線で示される。まず、動作基準電圧制御部９は、制御電圧Ｖ１が選択されている時、分周部６から出力される分周信号の周波数が目標周波数ｆvco1になるように、動作基準電圧Ｖref1を調整する。このとき、発振周波数特性Ｇ１はＧ１’（点線）へ変化し、これによる全体特性Ｇ１０はＧ１０’（一点鎖線）へ変化する。従って、制御電圧Ｖ１時のＧ１０’の周波数がｆvco1になる。次に、図３Ｂにおいて、動作基準電圧制御部９は、制御電圧Ｖ２が選択されている時、分周部６から出力される分周信号の周波数が目標周波数ｆvco2になるように、動作基準電圧Ｖref2を調整する。このとき、周波数特性Ｇ２はＧ２’ （点線）へ変化し、これによる全体特性Ｇ１０’はＧ１０''（二点鎖線）へ変化する。従って、制御電圧Ｖ２時のＧ１０''の周波数がｆvco2になる。
【００３０】
このようにして、複数の制御電圧Ｖ１〜Ｖ３に対応した各々の目標周波数を満足するように動作基準電圧制御部９が出力する複数の動作基準電圧Ｖref1〜Ｖref3を調整した後、その動作基準電圧Ｖref1〜Ｖref3を保持してＰＬＬ動作を行うと、発振周波数のみならず、ＶＣＯ５に入力される制御電圧を可変した時の制御感度を所望の値に設定することができる。
【００３１】
なお、図３Ｂにおいて、動作基準電圧Ｖref2の調整に伴う周波数特性Ｇ２からＧ２’への変化によって制御電圧Ｖ１の時の周波数に影響を及ぼさないように制御電圧Ｖ２を設定すると、全体特性Ｇ１０からＧ１０’へ一度調整された制御電圧Ｖ１での周波数ｆvco1は、全体特性Ｇ１０’からＧ１０''への変化において再調整不要である。
また、周波数検出部８の比較結果によって、動作基準電圧Ｖref2の調整時に、初期状態から一定値以上変化させる必要が生じた時に、その比較結果に対応して動作基準電圧Ｖref1の値を補正するようにしておけばよい。こうすれば、補正しない時に周波数特性Ｇ２からＧ２’への変化によって制御電圧Ｖ１時の周波数に影響を及ぼす場合であっても、全体特性Ｇ１０からＧ１０’への変化において一度調整された制御電圧Ｖ１での周波数ｆvco1は、全体特性Ｇ１０’からＧ１０''への変化において保持することが可能となる。
【００３２】
以上のように、本発明の第１の実施形態によれば、特許文献２等で提案されている従来の周波数補正機能を維持しつつ、制御感度が製造ばらつきや温度又は電源電圧等の変動による影響を受けることがない周波数シンセサイザを実現することができる。
【００３３】
なお、上記第１の実施形態では、周波数シンセサイザの動作ＯＮ／ＯＦＦの切り換えをシリアル入力信号で行っている場合を説明したが、パラレル入力信号で行ってもよい。
また、制御電圧切り換え部７で切り換える動作基準電圧がＶref1〜Ｖref3の３つである場合を説明しているが、この動作基準電圧は要求される周波数特性の線形性に応じて２つ以上の任意の数で最適に選択することが可能である。例えば、動作基準電圧を周波数特性の上限値及び下限値に対応するＶref1及びＶref2の２つに設定した場合、構成や制御は容易になるが、動作基準電圧Ｖref1とＶref2との間の非線形性を補正できない。一方、動作基準電圧を多く設定すると、動作基準電圧Ｖref1とＶref2との間の非線形性を細かく補正できるが、構成や制御は大規模になる。
【００３４】
〔第２の実施形態〕
図４は、本発明の第２の実施形態に係る周波数シンセサイザの回路構成を示す図である。図４において、第２の実施形態に係る周波数シンセサイザは、基準信号発生部１と、位相／周波数比較部２と、チャージポンプ部３と、ループフィルタ部４と、ＶＣＯ５と、分周部６と、制御電圧切り換え部７と、周波数検出部８と、動作基準電圧制御部２９と、タイミング制御部１０と、分周比制御部１１と、シリアルデコード／ラッチ部１２と、電圧差分割部２３とを備える。
【００３５】
図４で分かるように、第２の実施形態に係る周波数シンセサイザは、上記第１の実施形態に係る周波数シンセサイザと比べて、動作基準電圧制御部２９及び電圧差分割部２３の構成が異なる。なお、第２の実施形態に係る周波数シンセサイザの他の構成は、上記第１の実施形態に係る周波数シンセサイザと同じであり同一の参照符号を付して説明を省略する。
【００３６】
動作基準電圧制御部２９は、周波数検出部８で生成された誤差信号を入力し、可変容量素子ＶＣ５１及びＶＣ５２の動作基準電圧Ｖref1、及び可変容量素子ＶＣ５５及びＶＣ５６の動作基準電圧Ｖref2を出力する。電圧差分割部２３は、直列に接続された抵抗Ｒ２３１及びＲ２３２を含み、抵抗Ｒ２３１の一方端が動作基準電圧Ｖref1に、抵抗Ｒ２３２の一方端が動作基準電圧Ｖref2にそれぞれ接続される。そして、抵抗Ｒ２３１の他方端と抵抗Ｒ２３２の他方端との接続点は、可変容量部５１のバイアス抵抗Ｒ５３及びＲ５４に接続され、この接続点に現れる分圧電圧が動作基準電圧Ｖref3として可変容量素子ＶＣ５３及びＶＣ５４に供給される。
【００３７】
この動作基準電圧Ｖref3は、下記の式（１）で求められる。
Ｖref3 ＝（Ｒ232×Ｖref1＋Ｒ231×Ｖref2）／（Ｒ231＋Ｒ232）  …（１）
特に、抵抗Ｒ２３１と抵抗Ｒ２３２との値が同じ場合には、下記の式（２）となる。
Ｖref3 ＝（Ｖref1＋Ｖref2）／２    …（２）
動作基準電圧Ｖref1及びＶref2を、可変容量素子ＶＣ５１〜ＶＣ５６に与える動作基準電圧の最大値及び最小値の設定に用いれば、動作基準電圧Ｖref3は動作基準電圧Ｖref1及びＶref2の変化に連動させることができる。
【００３８】
以上のように、本発明の第２の実施形態に係る周波数シンセサイザによれば、動作基準電圧制御部９からの出力が動作基準電圧Ｖref1及びＶref2の２つでよいため、簡単な構成でＶＣＯ５の制御電圧を可変した時の制御感度を所望の値に設定することができる。
なお、ノイズ除去のために、抵抗Ｒ２３１の他方端と抵抗Ｒ２３２の他方端との接続点と接地との間にコンデンサを挿入してもよい。また、動作基準電圧制御部２９と電圧差分割部２３とを別構成で説明しているが、動作基準電圧制御部として１つの構成にしてもよい。
【００３９】
〔第３の実施形態〕
図５は、本発明の第３の実施形態に係る周波数シンセサイザの回路構成を示す図である。図５において、第３の実施形態に係る周波数シンセサイザは、基準信号発生部１と、位相／周波数比較部２と、チャージポンプ部３と、ループフィルタ部４と、ＶＣＯ３５と、分周部６と、制御電圧切り換え部７と、周波数検出部８と、動作基準電圧制御部３９と、タイミング制御部１０と、分周比制御部１１と、シリアルデコード／ラッチ部１２と、固定容量値制御部３４とを備える。ＶＣＯ３５は、インダクタＬ５１及びＬ５２と、可変容量部５１と、固定容量値切り換え部５３と、トランジスタＭ５１及びＭ５２と、電流源Ｉ５１とを備える。
【００４０】
図５で分かるように、第３の実施形態に係る周波数シンセサイザは、上記第１の実施形態に係る周波数シンセサイザと比べて、動作基準電圧制御部３９、固定容量値制御部３４及び固定容量値切り換え部５３の構成が異なる。なお、第３の実施形態に係る周波数シンセサイザの他の構成は、上記第１の実施形態に係る周波数シンセサイザと同じであり同一の参照符号を付して説明を省略する。
【００４１】
動作基準電圧制御部３９は、周波数検出部８で生成された誤差信号を入力し、可変容量素子ＶＣ５３及びＶＣ５４の動作基準電圧Ｖref3、及び可変容量素子ＶＣ５５及びＶＣ５６の動作基準電圧Ｖref2を出力する。動作基準電圧Ｖref1は、固定値である。固定容量値切り換え部５３は、容量Ｃ７１〜Ｃ７６及びスイッチＳ７１〜Ｓ７６により構成され、固定容量値制御部３４の制御信号に基づいてスイッチＳ７１〜Ｓ７６のオン／オフ状態を切り換える。ＶＣＯ３５の発振周波数は、インダクタＬ５１及びＬ５２と、インダクタＬ５１及びＬ５２に並列な容量成分で決定される。このため、スイッチＳ７１〜Ｓ７６がオン状態の時には、容量Ｃ７１〜Ｃ７６が接続されて発振周波数に寄与するが、オフ状態の時には、発振周波数に寄与する実効容量値は非常に小さくなる。
【００４２】
以下、上記構成による第３の実施形態に係る周波数シンセサイザの動作を説明する。
第３の実施形態に係る周波数シンセサイザは、まず、制御電圧Ｖ１が選択されている時に、分周部６から出力される分周信号の周波数が目標周波数ｆvco1になるように、固定容量値制御部３４によって固定容量値切り換え部５３の実効容量値を変化させることに特徴がある。そしてその後、制御電圧Ｖ２及びＶ３に対応した各々の目標周波数ｆvco2及びｆvco3を満足するように動作基準電圧制御部３９が出力する複数の動作基準電圧Ｖref2及びＶref3を調整する。この動作によって、調整した動作基準電圧Ｖref2及びＶref3を保持してＰＬＬ動作を行うと、第１及び第２の実施形態と同様に、発振周波数のみならず、ＶＣＯ３５に入力される制御電圧を可変した時の制御感度を所望の値に設定することができる。
【００４３】
今、周波数シンセサイザの動作をＯＦＦ状態からＯＮ状態へ変化させるシリアル入力信号が、シリアルデコード／ラッチ部１２に与えられた場合を考える。
まず、シリアルデコード／ラッチ部１２からタイミング制御部１０へ、周波数シンセサイザの動作をＯＮ状態にする情報が通知される。この通知を受けて、タイミング制御部１０は、ＶＣＯ３５へ制御電圧Ｖ１が入力されるように、制御電圧切り換え部７の切り換えを制御する。分周部６は、分周比Ｍ１＝ｆvco1／ｆref となるように分周比制御部１１によって制御される。周波数検出部８は、分周部６から出力される分周信号の周波数と基準信号発生部１から出力される基準信号の周波数とを比較し、分周部６から出力される分周信号の周波数がｆvco ／Ｍ１＝ｆref になるように、固定容量値切り換え部５３の実効容量値を変化させる。以後、ＶＣＯ３５へ制御電圧Ｖ２及びＶ３が入力された時に動作基準電圧Ｖref2及びＶref3を求める動作は、上記第１の実施形態で説明した通りである。
【００４４】
図６Ａを参照して、固定容量値切り換え部５３の実効容量値の調整方法を説明する。図６Ａ及び図６Ｂは、ＶＣＯ３５における制御電圧−発振周波数の特性を示す図である。図５に示されるように、固定容量値制御部３４によって固定容量値切り換え部５３の実効容量値が３ビットで制御され、各制御電圧Ｖ１〜Ｖ３に対する周波数可変特性をＢＡＮＤ０００〜ＢＡＮＤ１１１で表すと、図６Ａのようになる。すなわち、制御電圧Ｖ１時のＶＣＯ３５の発振周波数ｆvoc の目標周波数がｆvco1になるように、最適な可変特性が選択される。図６Ａの例では、ＢＡＮＤ００１が最適値であり、固定容量値切り換え部５３の実効容量値はＢＡＮＤ００１で確定して検出処理が終了する。図７は、第３の実施形態に係る周波数シンセサイザの動作例を示すタイミングチャートである。
【００４５】
以上のように、本発明の第３の実施形態に係る周波数シンセサイザによれば、制御電圧Ｖ１に対する目標周波数ｆvco1の設定を、動作基準電圧Ｖref の調整ではなく、ＶＣＯ３５が有する固定容量値切り換え部５３の実効容量値を調整することで行う。これにより、ＶＣＯ３５の制御電圧を可変した時の制御感度を所望の値に設定することができる。
【００４６】
なお、上記第３の実施形態では、制御電圧Ｖ１の時の目標周波数ｆvco1を、固定容量値切り換え部５３の実効容量値の変化で調整し、動作基準電圧Ｖref1の調整を不要としている。しかし、ビット数が少なく各ＢＡＮＤでの固定容量値切り換え部５３の実効容量値の変化量が大きい場合、制御電圧Ｖ１の時の目標周波数ｆvco1の調整を、まず固定容量値制御部３４で粗調整した後、動作基準電圧Ｖref1で微調整する構成にしてもよい。この場合の周波数シンセサイザは、図８に示す回路構成となり、図９に示す動作を行うことになる。
【００４７】
〔第４の実施形態〕
図１０は、本発明の第４の実施形態に係る周波数シンセサイザの回路構成を示す図である。図１０において、第４の実施形態に係る周波数シンセサイザは、基準信号発生部１と、変調信号作成部４１と、位相／周波数比較部２と、チャージポンプ部３と、ループフィルタ部４と、ＶＣＯ４５と、分周部６と、第１の制御電圧切り換え部７と、第２の制御電圧切り換え部４７と、周波数検出部８と、動作基準電圧制御部９と、タイミング制御部１０と、分周比制御部１１と、シリアルデコード／ラッチ部１２と、固定容量値制御部３４とを備える。ＶＣＯ４５は、インダクタＬ５１及びＬ５２と、第１の可変容量部５１と、第２の可変容量部５２と、固定容量値切り換え部５３と、トランジスタＭ５１及びＭ５２と、電流源Ｉ５１とを備える。
【００４８】
図１０で分かるように、第４の実施形態に係る周波数シンセサイザは、上記第１の実施形態に係る周波数シンセサイザと比べて、変調信号作成部４１、第２の制御電圧切り換え部４７、固定容量値制御部３４、第２の可変容量部５２及び固定容量値切り換え部５３の構成が異なる。なお、第４の実施形態に係る周波数シンセサイザの他の構成は、上記第１及び第３の実施形態に係る周波数シンセサイザと同じであり同一の参照符号を付して説明を省略する。
【００４９】
第２の可変容量部５２は、両端に印加される電圧によりその容量値が変化する可変容量素子ＶＣ６１〜ＶＣ６６、可変容量素子ＶＣ６１〜ＶＣ６６の各片端に接続される直流分を遮断するための容量Ｃ６１〜Ｃ６６、及び可変容量素子ＶＣ６１〜ＶＣ６６の動作基準電圧を伝達するバイアス抵抗Ｒ６１〜Ｒ６６とで構成される。動作基準電圧制御部９は、周波数検出部８で生成された誤差信号を入力し、可変容量素子ＶＣ６１及びＶＣ６２の動作基準電圧Ｖref11 、可変容量素子ＶＣ６５及びＶＣ６６の動作基準電圧Ｖref12 、及び可変容量素子ＶＣ６３及びＶＣ６４の動作基準電圧Ｖref13 を出力する。制御電圧切り換え部７は、ループフィルタ部４から出力される電圧と制御電圧（図１０の例ではＶ１）とを入力し、いずれかを選択的に切り換えて第１の制御電圧としてＶＣＯ４５の第１の可変容量部５１へ出力する。変調信号作成部４１は、所定の変調用信号を生成する。第２の制御電圧切り換え部４７は、変調信号作成部４１で作成された変調用信号と、複数の制御電圧（図１０の例ではＶ１１〜Ｖ１３）とを入力し、いずれか１つを選択的に切り換えて第２の制御電圧としてＶＣＯ４５の第２の可変容量部５２へ出力する。動作基準電圧Ｖref1〜Ｖref3は、固定値である。
【００５０】
以下、上記構成による第４の実施形態に係る周波数シンセサイザの動作を説明する。
今、周波数シンセサイザの動作をＯＦＦ状態からＯＮ状態へ変化させるシリアル入力信号が、シリアルデコード／ラッチ部１２に与えられた場合を考える。タイミング制御部１０は、ＶＣＯ４５の第１の可変容量部５１へ第１の制御電圧Ｖ１が入力されるように、制御電圧切り換え部７の切り換えを制御し、ＶＣＯ４５の第２の可変容量部５２へ第２の制御電圧Ｖ１１が入力されるように、第２の制御電圧切り換え部４７の切り換えを制御する。第１の制御電圧Ｖ１及び第２の制御電圧Ｖ１１が入力された時のＶＣＯ４５の発振周波数ｆvco の目標周波数をｆvco1とすると、分周部６は、分周比Ｍ１がＭ１＝ｆvco1／ｆref となるように分周比制御部１１によって制御される。周波数検出部８は、分周部６から出力される分周信号の周波数と基準信号発生部１から出力される基準信号の周波数とを比較し、分周部６から出力される分周信号の周波数がｆvco ／Ｍ１＝ｆref 、すなわちＶＣＯ４５の周波数がｆvco ＝ｆref ＊Ｍ１＝ｆvco1になるように、ＶＣＯ４５の動作基準電圧Ｖref11 を変化させる。
【００５１】
ＶＣＯ４５の周波数が目標のｆvco1になり、その時の動作基準電圧Ｖref11 が確定すると、次に、タイミング制御部１０は、ＶＣＯ４５の第２の可変容量部５２へ第２の制御電圧Ｖ１２が入力されるように、第２の制御電圧切り換え部４７の切り換えを制御する。第２の制御電圧Ｖ１２が入力された時のＶＣＯ４５の発振周波数ｆvco の目標周波数をｆvco12 とすると、分周部６は、分周比Ｍ１２がＭ１２＝ｆvco12 ／ｆref となるように分周比制御部１１によって制御される。周波数検出部８は、分周部６から出力される分周信号の周波数と基準信号発生部１から出力される基準信号の周波数とを比較し、分周部６から出力される分周信号の周波数がｆvco ／Ｍ１２＝ｆref 、すなわちＶＣＯ４５の周波数がｆvco ＝ｆref ＊Ｍ１２＝ｆvco12 になるように、ＶＣＯ４５の動作基準電圧Ｖref12 を変化させる。
【００５２】
ＶＣＯ４５の周波数が目標のｆvco12 になり、その時の動作基準電圧Ｖref12 が確定すると、次に、タイミング制御部１０は、ＶＣＯ４５の第２の可変容量部５２へ第２の制御電圧Ｖ１３が入力されるように、第２の制御電圧切り換え部４７の切り換えを制御する。第２の制御電圧Ｖ１３が入力された時のＶＣＯ４５の発振周波数ｆvco の目標周波数をｆvco13 とすると、分周部６は、分周比Ｍ１３がＭ１３＝ｆvco13 ／ｆref となるように分周比制御部１１によって制御される。周波数検出部８は、分周部６から出力される分周信号の周波数と基準信号発生部１から出力される基準信号の周波数とを比較し、分周部６から出力される分周信号の周波数がｆvco ／Ｍ１３＝ｆref 、すなわちＶＣＯ４５の周波数がｆvco ＝ｆref ＊Ｍ１３＝ｆvco13 になるように、ＶＣＯ４５の動作基準電圧Ｖref13 を変化させる。
図１１は、第４の実施形態に係る周波数シンセサイザの動作例を示すタイミングチャートである。
【００５３】
以上のように、本発明の第４の実施形態によれば、特許文献２等で提案されている従来の周波数補正機能を維持しつつ、制御感度及び変調感度が製造ばらつきや温度又は電源電圧等の変動による影響を受けることがない周波数シンセサイザを実現することができる。
【００５４】
なお、上記第４の実施形態では、第１の可変容量部５１の第１の制御電圧Ｖ１に対する発振周波数（感度）の調整はしない構成を説明したが、上記第１の実施形態で述べたように、第１の制御電圧Ｖ１〜Ｖ３を順次切り換えてＶＣＯ４５に印加し、動作基準電圧Ｖref1〜Ｖref3をそれぞれ求める構成にしてもよい。この場合、動作基準電圧Ｖref1〜Ｖref3を調整した後に、動作基準電圧Ｖref11 〜Ｖref13 を調整するようにすれば、双方の動作基準電圧を所望の値に適切に調整することができる。
また、固定容量値制御部３４及び固定容量値切り換え部５３は、必須の構成ではない。また、動作基準電圧Ｖref13 に、動作基準電圧Ｖref11 と動作基準電圧Ｖref12 との間で抵抗分割した分圧電圧を用いてもよい。
【００５５】
なお、上記第１〜第４の実施形態では、ＶＣＯ５、３５及び４５における第１の可変容量部５１又は第２の可変容量部５２の構成が、それぞれ、可変容量素子ＶＣ５１とＶＣ５２、ＶＣ５３とＶＣ５４、及びＶＣ５５とＶＣ５６の３ペア、又は可変容量素子ＶＣ６１とＶＣ６２、ＶＣ６３とＶＣ６４、及びＶＣ６５とＶＣ６６の３ペアである場合を説明した。しかし、このペアの数は３つに限られるものではなく、所望する周波数特性に応じて２つや４つ以上であっても構わない。
【００５６】
〔無線通信機器の実施例１〕
図１２は、本発明の第１〜第４の実施形態に係る周波数シンセサイザを用いた無線通信機器１００の回路構成例を示す図である。図１２において、この無線通信機器１００は、アンテナ１２０と、増幅回路１０１と、周波数変換回路１０２と、周波数シンセサイザ１０３とで構成される。従って、この無線通信機器１００は、受信回路を構成する。
【００５７】
アンテナ１２０で受信されたＲＦ信号は、増幅回路１０１で増幅される。周波数シンセサイザ１０３は、上記第１〜第４の実施形態で説明した周波数シンセサイザのいずれかであり、局部発振信号を生成する。周波数変換回路１０２は、周波数シンセサイザ１０３で生成された局部発振信号を用いて、増幅回路１０１で増幅されたＲＦ信号を受信ベースバンド信号に変換する。ここで、周波数シンセサイザ１０３は、上述したように、周波数シンセサイザ１０３の発振周波数のみならず、制御感度が所望の値に設定されている。従って、この無線通信機器１００によれば、周波数シンセサイザ１０３の制御感度及び変調感度が製造ばらつきや温度又は電源電圧等の変動による影響を受けることがない機器を実現することができる。
【００５８】
〔無線通信機器の実施例２〕
図１３は、本発明の第１〜第４の実施形態に係る周波数シンセサイザを用いた無線通信機器２００の回路構成例を示す図である。図１３において、この無線通信機器２００は、アンテナ２２０と、増幅回路２０１と、周波数変換回路２０２と、周波数シンセサイザ２０３とで構成される。従って、この無線通信機器２００は、送信回路を構成する。
【００５９】
周波数シンセサイザ２０３は、上記第１〜第４の実施形態で説明した周波数シンセサイザのいずれかであり、局部発振信号を生成する。周波数変換回路２０２は、周波数シンセサイザ２０３で生成された局部発振信号を用いて、入力される送信ベースバンド信号をＲＦ信号に変換する。増幅回路２０１は、変換されたＲＦ信号を増幅してアンテナ２２０から送信する。ここで、周波数シンセサイザ２０３は、上述したように、周波数シンセサイザ２０３の発振周波数のみならず、制御感度が所望の値に設定されている。従って、この無線通信機器２００によれば、周波数シンセサイザ２０３の制御感度及び変調感度が製造ばらつきや温度又は電源電圧等の変動による影響を受けることがない機器を実現することができる。
【産業上の利用可能性】
【００６０】
本発明の周波数シンセサイザは、移動体通信分野等に利用可能であり、特に特許文献２等で提案されている従来の周波数補正機能を維持しつつ、制御感度が製造ばらつきや温度又は電源電圧等の変動による影響を受けさせたくない場合等に有用である。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１の実施形態に係る周波数シンセサイザの回路構成を示す図
【図２Ａ】本発明の第１の実施形態に係る周波数シンセサイザの動作を説明するタイミングチャート
【図２Ｂ】本発明の第１の実施形態に係る周波数シンセサイザの動作を説明するタイミングチャート
【図３Ａ】図１のＶＣＯ５における制御電圧−発振周波数の特性を示す図
【図３Ｂ】図１のＶＣＯ５における制御電圧−発振周波数の特性を示す図
【図４】本発明の第２の実施形態に係る周波数シンセサイザの回路構成を示す図
【図５】本発明の第３の実施形態に係る周波数シンセサイザの回路構成を示す図
【図６Ａ】図５のＶＣＯ３５における制御電圧−発振周波数の特性を示す図
【図６Ｂ】図５のＶＣＯ３５における制御電圧−発振周波数の特性を示す図
【図７】本発明の第３の実施形態に係る周波数シンセサイザの動作を説明するタイミングチャート
【図８】本発明の第３の実施形態を応用した周波数シンセサイザ回路構成を示す図
【図９】本発明の第３の実施形態を応用した周波数シンセサイザの動作を説明するタイミングチャート
【図１０】本発明の第４の実施形態に係る周波数シンセサイザの回路構成を示す図
【図１１】本発明の第４の実施形態に係る周波数シンセサイザの動作を説明するタイミングチャート
【図１２】本発明の第１〜第４の実施形態に係る周波数シンセサイザを用いた無線通信機器１００の回路構成例を示す図
【図１３】本発明の第１〜第４の実施形態に係る周波数シンセサイザを用いた無線通信機器２００の回路構成例を示す図
【図１４】従来の周波数シンセサイザの回路構成を示す図
【図１５Ａ】図１４のＶＣＯ５０５における制御電圧−発振周波数の特性を示す図
【図１５Ｂ】図１４のＶＣＯ５０５における制御電圧−発振周波数の特性を示す図
【図１５Ｃ】図１４のＶＣＯ５０５における制御電圧−発振周波数の特性を示す図
【図１５Ｄ】図１４のＶＣＯ５０５における制御電圧−発振周波数の特性を示す図
【符号の説明】
【００６２】
１、５０１  基準信号発生部
２、５０２  位相／周波数比較部
３、５０３  チャージポンプ部
４、５０４  ループフィルタ部
５、３５、４５、５０５  電圧制御発振部（ＶＣＯ）
６、５０６  分周部
７、４７  制御電圧切り換え部
８  周波数検出部
９、２９、３９、５０９  動作基準電圧制御部
１０  タイミング制御部
１１、５１１  分周比制御部
１２、５１２  シリアルデコード／ラッチ部
２３  電圧差分割部
３４  固定容量値制御部
５１、５２、５５１  可変容量部
５３  固定容量値切り換え部
１６  変調信号作成部
１００、２００  無線通信機器
１０１、２０１  増幅回路
１０２、２０２  周波数変換回路
１０３、２０３  周波数シンセサイザ
１２０、２２０  アンテナ
Ｃ５１〜Ｃ５６、Ｃ６１〜Ｃ６６、Ｃ７１〜Ｃ７６、Ｃ５５１〜Ｃ５５６  容量
Ｉ５１、Ｉ５５１  電流源
Ｌ５１、Ｌ５２、Ｌ５５１、Ｌ５５２  インダクタ
Ｍ５１、Ｍ５２、Ｍ５５１、Ｍ５５２  トランジスタ
Ｒ５１〜Ｒ５６、Ｒ６１〜Ｒ６６、Ｒ２３１、Ｒ２３２、Ｒ５５１〜Ｒ５５６  抵抗
Ｓ７１〜Ｓ７６  スイッチ
ＶＣ５１〜ＶＣ５６、ＶＣ６１〜ＶＣ６２、ＶＣ５５１〜ＶＣ５５６  可変容量素子
【図１】
2007158891.tif 000003
【図２Ａ】
2007158891.tif 000004
【図２Ｂ】
2007158891.tif 000005
【図３Ａ】
2007158891.tif 000006
【図３Ｂ】
2007158891.tif 000007
【図４】
2007158891.tif 000008
【図５】
2007158891.tif 000009
【図６Ａ】
2007158891.tif 000010
【図６Ｂ】
2007158891.tif 000011
【図７】
2007158891.tif 000012
【図８】
2007158891.tif 000013
【図９】
2007158891.tif 000014
【図１０】
2007158891.tif 000015
【図１１】
2007158891.tif 000016
【図１２】
2007158891.tif 000017
【図１３】
2007158891.tif 000018
【図１４】
2007158891.tif 000019
【図１５Ａ】
2007158891.tif 000020
【図１５Ｂ】
2007158891.tif 000021
【図１５Ｃ】
2007158891.tif 000022
【図１５Ｄ】
2007158891.tif 000023