(57)【要約】【課題】隣接するキャパシタ間のブリッジの発生を防止し、コンタクトホールの不完全な開放を防止することができる深いコンタクトホールを有する半導体素子の製造方法を提供すること。【解決手段】半導体基板（２１）の表面上に絶縁膜（２５Ａ、２５Ｂ）を形成する第１ステップと、絶縁膜（２５Ｂ）を選択的にエッチングして、第１開放部を形成する第２ステップと、前記第１開放部の表面積を拡張させる第３ステップと、拡張された前記第１開放部の側壁表面に湾曲防止スペーサ（２８Ａ）を形成する第４ステップと、湾曲防止スペーサ（２８Ａ）が形成された前記第１開放部の下部に残留する絶縁膜（２５Ａ）をエッチングして、第２開放部（２７Ｃ）を形成する第５ステップとを含む。【選択図】図３Ｆ
2007013081.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面上に絶縁膜を形成する第１ステップと、
前記絶縁膜を選択的にエッチングして、第１開放部を形成する第２ステップと、
前記第１開放部の表面積を拡張させる第３ステップと、
拡張された前記第１開放部の側壁表面に湾曲防止スペーサを形成する第４ステップと、
前記湾曲防止スペーサが形成された前記第１開放部の下部に残留する前記絶縁膜をエッチングして、第２開放部を形成する第５ステップとを含むことを特徴とする半導体素子の製造方法。
【請求項２】
前記半導体基板の表面上に絶縁膜を形成する前記第１ステップが、
基板の表面上に第１絶縁膜を形成するステップと、
前記第１絶縁膜の表面上にエッチング停止膜を形成するステップと、
前記エッチング停止膜の表面上にキャパシタ構造形成用の第２Ａ絶縁膜及び第２Ｂ絶縁膜を備える第２絶縁膜を形成するステップとを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記第１開放部を形成する前記第２ステップが、
前記第２Ｂ絶縁膜の表面上にハードマスクを形成するステップと、
前記ハードマスクをエッチングバリアとして用い、前記第２Ｂ絶縁膜が所定の厚さで残留するように前記第２Ｂ絶縁膜を選択的にエッチングするステップとを含むことを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記第１絶縁膜が、多層構造であることを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項５】
前記第２絶縁膜が、ＰＳＧで形成された前記第２Ａ絶縁膜と、ＴＥＯＳで形成された前記第２Ｂ絶縁膜とを含むことを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項６】
前記第１開放部を形成する前記第２ステップが、
ＭＥＲＩＥ型のプラズマソースに、ＣｘＦｙ及びＯ２の混合ガスを注入して得られるプラズマを用いて行うことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
前記ＣｘＦｙと前記Ｏ２との流量比が、約４０：１〜約１００：１の範囲の値であることを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項８】
前記ＣｘＦｙが、ＣＦ４、Ｃ４Ｆ８、Ｃ４Ｆ６及びＣ５Ｆ８からなる群から選択されるいずれか１つの物質又は該群から選択される複数の物質の混合物であることを特徴とする請求項７に記載の半導体素子の製造方法。
【請求項９】
前記第１開放部の表面積を拡張する前記第３ステップが、
薬液を利用した等方性エッチングを行うステップであることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１０】
前記薬液が、ＢＯＥ若しくはＨＦであることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記第１開放部の表面積を拡張させる前記第３ステップを、
隣接する前記第１開放部間の幅が約１０ｎｍ以上になるように行うことを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１２】
前記湾曲防止スペーサを形成する前記第４ステップが、
前記第１開放部を含む前記ハードマスクの表面上に湾曲防止膜を形成するステップと、
前記湾曲防止膜のうち、前記ハードマスクの上部表面に形成された部分と前記第１開放部の底面に形成された部分とを選択的にエッチングし、前記第１開放部の側壁表面に前記湾曲防止スペーサを形成するステップとを含むことを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項１３】
前記湾曲防止膜が下部電極として使用可能な物質で形成され、湾曲防止の役割を果たすことを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１４】
前記湾曲防止膜が、ＴｉＮ、Ｗ、Ｒｕ及びＩｒからなる群から選択される少なくともいずれか１つを含んで形成されることを特徴とする請求項１３に記載の半導体素子の製造方法。
【請求項１５】
前記湾曲防止膜の前記選択的エッチングを、
ＴＣＰ型又はＩＣＰ型のプラズマソースに、Ｃｌ２及びＡｒの混合ガスを所定の割合で注入して得られる高密度プラズマを用いて行うことを特徴とする請求項１４に記載の半導体素子の製造方法。
【請求項１６】
前記Ｃｌ２及び前記Ａｒの混合ガスが、約１：１０〜約１：２０の範囲の割合を有することを特徴とする請求項１５に記載の半導体素子の製造方法。
【請求項１７】
前記湾曲防止膜を、窒化物で形成することを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項１８】
前記湾曲防止膜の前記選択的エッチングを、
ＭＥＲＩＥ型のプラズマソースに、ｘ及びｙを自然数として、ＣｘＦｙ、ＣＨｘＦｙ及びＯ２の混合ガスを注入して得られる高密度プラズマを用いて行うことを特徴とする請求項１７に記載の半導体素子の製造方法。
【請求項１９】
前記湾曲防止膜を、約１００Å〜約２００Åの範囲の厚さに蒸着して形成することを特徴とする請求項１２に記載の半導体素子の製造方法。
【請求項２０】
前記第２開放部を形成する前記第５ステップが、
前記湾曲防止スペーサ及び前記ハードマスクをエッチングバリアとして用い、残留する前記第２絶縁膜をエッチングして、第２Ａ開放部を形成するステップと、
前記第２Ａ開放部下のエッチング停止膜をエッチングして、前記基板の表面を開放させる第２Ｂ開放部を形成するステップとを含むことを特徴とする請求項３に記載の半導体素子の製造方法。
【請求項２１】
前記第２開放部を形成する前記第５ステップを、
ＭＥＲＩＥ型のプラズマソースに、ＣｘＦｙ及びＯ２の混合ガスを注入して得られるプラズマを用いて行うことを特徴とする請求項２０に記載の半導体素子の製造方法。
【請求項２２】
前記ＣｘＦｙが、ＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＨＦ３及びＣＨ２Ｆ２からなる群から選択されるいずれかであることを特徴とする請求項２１に記載の半導体素子の製造方法。
【請求項２３】
半導体基板の表面上に絶縁膜を形成する第１ステップと、
前記絶縁膜を選択的にエッチングして、第１開放部を形成する第２ステップと、
前記第１開放部の表面積を拡張させる第３ステップと、
拡張された前記第１開放部の側壁表面に湾曲防止スペーサを形成する第４ステップと、
前記湾曲防止スペーサが形成された前記第１開放部の下部に残留する前記絶縁膜をエッチングして、第２開放部を形成する第５ステップと、
前記第１開放部及び前記第２開放部を含んで構成される開放部の底面及び側壁表面に接する下部電極を形成する第６ステップと、
前記下部電極の上に誘電膜及び上部電極を順に形成する第７ステップとを含むことを特徴とする半導体素子の製造方法。
【請求項２４】
前記半導体基板の表面上に絶縁膜を形成する前記第１ステップが、
基板の表面上に第１絶縁膜を形成するステップと、
前記第１絶縁膜の表面上にエッチング停止膜を形成するステップと、
前記エッチング停止膜の表面上にキャパシタ構造形成用の第２Ａ絶縁膜及び第２Ｂ絶縁膜を備える第２絶縁膜を形成するステップとを含むことを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項２５】
前記第１開放部を形成する前記第２ステップが、
前記第２Ａ絶縁膜の表面上にハードマスクを形成するステップと、
前記ハードマスクをエッチングバリアとして用い、前記第２Ｂ絶縁膜が所定の厚さで残留するように前記第２Ｂ絶縁膜を選択的にエッチングするステップとを含むことを特徴とする請求項２４に記載の半導体素子の製造方法。
【請求項２６】
前記第１絶縁膜が、多層構造であることを特徴とする請求項２５に記載の半導体素子の製造方法。
【請求項２７】
前記第２絶縁膜が、ＰＳＧで形成された前記第２Ａ絶縁膜と、ＴＥＯＳで形成された前記第２Ｂ絶縁膜とを含むことを特徴とする請求項２５に記載の半導体素子の製造方法。
【請求項２８】
前記第１開放部を形成する前記第２ステップが、
ＭＥＲＩＥ型のプラズマソースに、ＣｘＦｙ及びＯ２の混合ガスを注入して得られるプラズマを用いて行うことを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項２９】
前記ＣｘＦｙと前記Ｏ２との流量比が、約４０：１〜約１００：１の範囲の値であることを特徴とする請求項２８に記載の半導体素子の製造方法。
【請求項３０】
前記ＣｘＦｙが、ＣＦ４、Ｃ４Ｆ８、Ｃ４Ｆ６及びＣ５Ｆ８からなる群から選択されるいずれか１つの物質又は該群から選択される複数の物質の混合物であることを特徴とする請求項２９に記載の半導体素子の製造方法。
【請求項３１】
前記第１開放部の表面積を拡張する前記第３ステップが、
薬液を利用した等方性エッチングを行うステップであることを特徴とする請求項２３に記載の半導体素子の製造方法。
【請求項３２】
前記薬液が、ＢＯＥ若しくはＨＦであることを特徴とする請求項３１に記載の半導体素子の製造方法。
【請求項３３】
前記第１開放部の表面積を拡張させる前記第３ステップを、
隣接する前記第１開放部間の幅が約１０ｎｍ以上になるように行うことを特徴とする請求項３１に記載の半導体素子の製造方法。
【請求項３４】
前記湾曲防止スペーサを形成する前記第４ステップが、
前記第１開放部を含む前記ハードマスクの表面上に湾曲防止膜を形成するステップと、
前記湾曲防止膜のうち、前記ハードマスクの上部表面に形成された部分と前記第１開放部の底面に形成された部分とを選択的にエッチングし、前記第１開放部の側壁表面に前記湾曲防止スペーサを形成するステップとを含むことを特徴とする請求項２４に記載の半導体素子の製造方法。
【請求項３５】
前記湾曲防止膜が下部電極として使用可能な物質で形成され、湾曲防止の役割を果たすことを特徴とする請求項３４に記載の半導体素子の製造方法。
【請求項３６】
前記湾曲防止膜が、ＴｉＮ、Ｗ、Ｒｕ及びＩｒからなる群から選択される少なくともいずれか１つを含んで形成されることを特徴とする請求項３５に記載の半導体素子の製造方法。
【請求項３７】
前記湾曲防止膜の前記選択的エッチングを、
ＴＣＰ型又はＩＣＰ型のプラズマソースに、Ｃｌ２及びＡｒの混合ガスを所定の割合で注入して得られる高密度プラズマを用いて行うことを特徴とする請求項３６に記載の半導体素子の製造方法。
【請求項３８】
前記Ｃｌ２：及び前記Ａｒの混合ガスが、約１：１０〜約１：２０の範囲の割合を有することを特徴とする請求項３７に記載の半導体素子の製造方法。
【請求項３９】
前記湾曲防止膜を、窒化物で形成することを特徴とする請求項３４に記載の半導体素子の製造方法。
【請求項４０】
前記湾曲防止膜の前記選択的エッチングを、
ＭＥＲＩＥ型のプラズマソースに、ｘ及びｙを自然数として、ＣｘＦｙ、ＣＨｘＦｙ及びＯ２の混合ガスを注入して得られる高密度プラズマを用いて行うことを特徴とする請求項３９に記載の半導体素子の製造方法。
【請求項４１】
前記湾曲防止膜を、約１００Å〜約２００Åの範囲の厚さに蒸着して形成することを特徴とする請求項３４に記載の半導体素子の製造方法。
【請求項４２】
前記第２開放部を形成する前記第５ステップが、
前記湾曲防止スペーサ及び前記ハードマスクをエッチングバリアとして用い、残留する前記第２絶縁膜をエッチングして、第２Ａ開放部を形成するステップと、
前記第２Ａ開放部下のエッチング停止膜をエッチングして、前記基板の表面を開放させる第２Ｂ開放部を形成するステップとを含むことを特徴とする請求項２５に記載の半導体素子の製造方法。
【請求項４３】
前記第２開放部を形成する前記第５ステップを、
ＭＥＲＩＥ型のプラズマソースに、ＣｘＦｙ及びＯ２の混合ガスを注入して得られるプラズマを用いて行うことを特徴とする請求項４２に記載の半導体素子の製造方法。
【請求項４４】
前記ＣｘＦｙが、ＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＨＦ３及びＣＨ２Ｆ２からなる群から選択されるいずれかであることを特徴とする請求項４３に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造技術に関し、より詳細には、深いコンタクトホールを有する半導体素子の製造方法に関する。
【背景技術】
【０００２】
ＤＲＡＭのデザインルールが微細化されるに伴い、コンタクトホールを形成するためのマスクに使用される感光膜の厚さがますます薄くなり、これに伴い、エッチングの際に感光膜の厚さが不足するという問題が発生し始めた。
【０００３】
この問題を解消するために、最近では、主にハードマスクを利用して、コンタクトホールを形成している。
【０００４】
しかしながら、コンタクトホールの形成後にハードマスクを残留させると、後続の工程において、応力による膜の隆起（ｌｉｆｔｅｄ  ｕｐ）等の問題が発生するため、ハードマスクを適切に除去することが非常に重要である。
【０００５】
近年のＤＲＡＭのキャパシタ形成工程において、ストレージノードコンタクトホールを形成する際には、ハードマスクに主に窒化物（Ｎｉｔｒｉｄｅ）及びポリシリコン（Ｐｏｌｙｓｉｌｉｃｏｎ）等を使用している。ここで、ストレージノードコンタクトホールは、ストレージノードが形成される３次元構造を提供し、下部のストレージノードコンタクトプラグとストレージノードとを接続するためのコンタクトホールである。
【０００６】
図１Ａ及び図１Ｂは、従来技術に係る半導体素子のキャパシタ製造方法を示す各工程における断面図である。また、図２Ａは、従来技術に係るキャパシタ間ブリッジ（符号「Ｘ」を参照）を示す断面図であり、図２Ｂは、従来技術に係るコンタクトホールにおける問題である不完全な開放（符号「Ｙ」を参照）を示す断面図である。
【０００７】
先ず、図１Ａに示すように、従来技術に係る半導体素子のキャパシタ製造方法は、半導体基板１１の表面上に第１絶縁膜１２を形成した後、第１絶縁膜１２を貫通するストレージノードコンタクトホール（図示せず）をエッチングにより形成し、ストレージノードコンタクトホールを埋め込むストレージノードコンタクトプラグ１３を形成する。ここで、第１絶縁膜１２の形成前には、通常、ワードライン、トランジスタ及びビットラインの形成が行われているので、第１絶縁膜１２は、ワードライン（図示せず）、トランジスタ（図示せず）及びビットライン（図示せず）を備える多層構造である。
【０００８】
より詳細には、ストレージノードコンタクトホールを充填するまで、第１絶縁膜１２の表面にポリシリコン膜を蒸着した後、エッチバック又はＣＭＰ処理を行い、ストレージノードコンタクトプラグ１３を形成する。
【０００９】
次に、ストレージノードコンタクトプラグ１３を含む第１絶縁膜１２の表面上にエッチング停止絶縁膜１４を形成した後、エッチング停止絶縁膜１４の表面上にキャパシタ構造形成用の第２絶縁膜１５及び第３絶縁膜１６を形成する。
【００１０】
ここで、エッチング停止絶縁膜１４はシリコン窒化物で形成され、後続の第２絶縁膜１５及び第３絶縁膜１６のエッチングの際に、エッチングバリアの役割を果たす。また、キャパシタ構造を形成するための第２絶縁膜１５及び第３絶縁膜１６は、ストレージノードが形成される３次元構造を提供し、第２絶縁膜１５はＰＳＧ（ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ  ｇｌａｓｓ）で形成され、第３絶縁膜１６はＴＥＯＳで形成される。
【００１１】
次に、第３絶縁膜１６の表面上にハードマスク１７を形成する。より詳細には、ハードマスク用膜の表面上に感光膜を塗布し、露光及び現像処理によりパターニングして、フォトマスク（図示せず）を形成する。次に、フォトマスクをエッチングバリアとして用い、ハードマスク用膜をエッチングして、所定のマスクパターンのハードマスク１７を形成する。
【００１２】
次に、フォトマスクを除去した後、ハードマスク１７をエッチングバリアとして用い、高縦横比のコンタクトエッチングを行って、第３絶縁膜１６と第２絶縁膜１５とをエッチングしてコンタクトホール１８を形成する。この際、コンタクトホール１８の表面積を極大化するために、薬液を利用してウェットエッチングを行う。
【００１３】
その後、残っているハードマスク１７を除去し、エッチング停止絶縁膜１４をエッチングして、ストレージノードコンタクトプラグ１３の上部を開放する。
【００１４】
次に、図１Ｂに示すように、コンタクトホール１８の内部に下部電極１９を形成し、第２絶縁膜１５及び第３絶縁膜１６をディップ型のウェット洗浄により除去する。
【００１５】
上記のように、従来技術においては、パターンサイズの微細化に伴い、ＭＩＭ（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ）型キャパシタ等の、高縦横比のシリンダー型キャパシタのコンタクトサイズも減少するため、ＤＲＡＭ動作に必要なキャパシタンスを得るために、図１Ａ及び図１Ｂに示すように、コンタクトホール１８の表面積を増大させる方法とキャパシタの高さを増大させる方法との両方の方法を採用している。
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、従来技術に係るコンタクトホール１８の表面積の増大は、キャパシタ間の不十分な寸法（Ｄｉｍｅｎｓｉｏｎ）により、隣接するキャパシタ間にブリッジを発生させ（図２ＡのＸを参照）、キャパシタの高さの増大は、コンタクトホールの不完全な開放を発生（図２ＢのＹを参照）させるという問題がある。
【００１７】
このようなブリッジの発生及びコンタクトホールの不完全な開放は、デュアルビットエラー（Ｄｕａｌ  ｂｉｔ  ｆａｉｌ）、シングルビットエラー（Ｓｉｎｇｌｅ  ｂｉｔ  ｆａｉｌ）、及びＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）エラーの発生を増大させ、半導体素子の製造歩留まりを低下させるという問題がある。
【００１８】
本発明は、上記の従来技術の問題点を解決するためになされたものであり、その目的は、隣接するキャパシタ間のブリッジの発生を防止し、コンタクトホールの不完全な開放を防止することができる深いコンタクトホールを有する半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
上記の目的を達成するため、本発明の半導体素子の製造方法は、半導体基板の表面上に絶縁膜を形成する第１ステップと、前記絶縁膜を選択的にエッチングして、第１開放部を形成する第２ステップと、前記第１開放部の表面積を拡張させる第３ステップと、拡張された前記第１開放部の側壁表面に湾曲防止スペーサを形成する第４ステップと、前記湾曲防止スペーサが形成された前記第１開放部の下部に残留する前記絶縁膜をエッチングして、第２開放部を形成する第５ステップとを含むことを特徴とする。
【００２０】
また、本発明の半導体素子の製造方法は、半導体基板の表面上に絶縁膜を形成する第１ステップと、前記絶縁膜を選択的にエッチングして、第１開放部を形成する第２ステップと、前記第１開放部の表面積を拡張させる第３ステップと、拡張された前記第１開放部の側壁表面に湾曲防止スペーサを形成する第４ステップと、前記湾曲防止スペーサが形成された前記第１開放部の下部に残留する前記絶縁膜をエッチングして、第２開放部を形成する第５ステップと、前記第１開放部及び前記第２開放部を含んで構成される開放部の底面及び側壁表面に接する下部電極を形成する第６ステップと、前記下部電極の上に誘電膜及び上部電極を順に形成する第７ステップとを含むことを特徴とする。
【００２１】
ここで、前記半導体基板の表面上に絶縁膜を形成する前記第１ステップが、基板の表面上に第１絶縁膜を形成するステップと、前記第１絶縁膜の表面上にエッチング停止膜を形成するステップと、前記エッチング停止膜の表面上にキャパシタ構造形成用の第２Ａ絶縁膜及び第２Ｂ絶縁膜を備える第２絶縁膜を形成するステップとを含むこともできる。
【００２２】
ここで、前記第１開放部を形成する前記第２ステップが、前記第２Ｂ絶縁膜の表面上にハードマスクを形成するステップと、前記ハードマスクをエッチングバリアとして用い、前記第２Ｂ絶縁膜が所定の厚さで残留するように前記第２Ｂ絶縁膜を選択的にエッチングするステップとを含むこともできる。
【００２３】
ここで、前記第１絶縁膜が、多層構造であることもできる。
【００２４】
ここで、前記第２絶縁膜が、ＰＳＧで形成された前記第２Ａ絶縁膜と、ＴＥＯＳで形成された前記第２Ｂ絶縁膜とを含むこともできる。
【００２５】
ここで、前記第１開放部を形成する前記第２ステップが、ＭＥＲＩＥ型のプラズマソースに、ＣｘＦｙ及びＯ２の混合ガスを注入して得られるプラズマを用いて行うこともできる。
【００２６】
ここで、前記ＣｘＦｙと前記Ｏ２との流量比が、約４０：１〜約１００：１の範囲の値であることもできる。
【００２７】
ここで、前記ＣｘＦｙが、ＣＦ４、Ｃ４Ｆ８、Ｃ４Ｆ６及びＣ５Ｆ８からなる群から選択されるいずれか１つの物質又は該群から選択される複数の物質の混合物であることもできる。
【００２８】
ここで、前記第１開放部の表面積を拡張する前記第３ステップが、薬液を利用した等方性エッチングを行うステップであることもできる。
【００２９】
ここで、前記薬液が、ＢＯＥ若しくはＨＦであることもできる。
【００３０】
ここで、前記第１開放部の表面積を拡張させる前記第３ステップを、隣接する前記第１開放部間の幅が約１０ｎｍ以上になるように行うこともできる。
【００３１】
ここで、前記湾曲防止スペーサを形成する前記第４ステップが、前記第１開放部を含む前記ハードマスクの表面上に湾曲防止膜を形成するステップと、前記湾曲防止膜のうち、前記ハードマスクの上部表面に形成された部分と前記第１開放部の底面に形成された部分とを選択的にエッチングし、前記第１開放部の側壁表面に前記湾曲防止スペーサを形成するステップとを含むこともできる。
【００３２】
ここで、前記湾曲防止膜が下部電極として使用可能な物質で形成され、湾曲防止の役割を果たすこともできる。
【００３３】
ここで、前記湾曲防止膜が、ＴｉＮ、Ｗ、Ｒｕ及びＩｒからなる群から選択される少なくともいずれか１つを含んで形成されることもできる。
【００３４】
ここで、前記湾曲防止膜の前記選択的エッチングを、ＴＣＰ型又はＩＣＰ型のプラズマソースに、Ｃｌ２及びＡｒの混合ガスを所定の割合で注入して得られる高密度プラズマを用いて行うこともできる。
【００３５】
ここで、前記Ｃｌ２及び前記Ａｒの混合ガスが、約１：１０〜約１：２０の範囲の割合を有することもできる。
【００３６】
ここで、前記湾曲防止膜を、窒化物で形成することもできる。
【００３７】
ここで、前記湾曲防止膜の前記選択的エッチングを、ＭＥＲＩＥ型のプラズマソースに、ｘ及びｙを自然数として、ＣｘＦｙ、ＣＨｘＦｙ及びＯ２の混合ガスを注入して得られる高密度プラズマを用いて行うこともできる。
【００３８】
ここで、前記湾曲防止膜を、約１００Å〜約２００Åの範囲の厚さに蒸着して形成することもできる。
【００３９】
ここで、前記第２開放部を形成する前記第５ステップが、前記湾曲防止スペーサ及び前記ハードマスクをエッチングバリアとして用い、残留する前記第２絶縁膜をエッチングして、第２Ａ開放部を形成するステップと、前記第２Ａ開放部下のエッチング停止膜をエッチングして、前記基板の表面を開放させる第２Ｂ開放部を形成するステップとを含むこともできる。
【００４０】
ここで、前記第２開放部を形成する前記第５ステップを、ＭＥＲＩＥ型のプラズマソースに、ＣｘＦｙ及びＯ２の混合ガスを注入して得られるプラズマを用いて行うこともできる。
【００４１】
ここで、前記ＣｘＦｙが、ＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＨＦ３及びＣＨ２Ｆ２からなる群から選択されるいずれかであることもできる。
【発明の効果】
【００４２】
本発明によると、開放部又はコンタクトホールが完全に開放される前に、ウェットエッチングにより開放部の表面積を拡張させ、開放部の側壁に湾曲防止スペーサを形成することにより、表面積が最大限に増大されたコンタクトホールを実現することができる。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の好ましい実施の形態を添付の図面を参照して詳細に説明する。
【００４４】
図３Ａ〜図３Ｆは、本発明の実施の形態に係る半導体素子のキャパシタ製造方法を示す各工程における断面図である。
【００４５】
先ず、図３Ａに示すように、本発明の実施の形態に係る半導体素子のキャパシタ製造方法は、半導体基板２１の表面上に第１絶縁膜２２を形成した後、第１絶縁膜２２を貫通するストレージノードコンタクトホール（図示せず）をエッチングにより形成し、ストレージノードコンタクトホールを埋め込むストレージノードコンタクトプラグ２３を形成する。ここで、第１絶縁膜２２の形成前には、通常、ワードライン、トランジスタ及びビットラインの形成が行われているので、第１絶縁膜２２は、ワードライン（図示せず）、トランジスタ（図示せず）及びビットライン（図示せず）を備える多層構造である。
【００４６】
より詳細には、ストレージノードコンタクトホールを充填するまで、第１絶縁膜２２の表面にポリシリコン膜を蒸着した後、エッチバック又はＣＭＰ処理を行い、ストレージノードコンタクトプラグ２３を形成する。
【００４７】
次に、ストレージノードコンタクトプラグ２３を含む第１絶縁膜２２の表面上にエッチング停止絶縁膜２４を形成した後、エッチング停止絶縁膜２４の表面上にキャパシタ構造形成用の第２絶縁膜２５を形成する。
【００４８】
ここで、エッチング停止絶縁膜２４はシリコン窒化物で形成され、後続の第２絶縁膜２５のエッチングの際に、エッチングバリアの役割を果たす。また、キャパシタ構造を形成するための第２絶縁膜２５は、ストレージノードが形成される３次元構造を提供し、第１膜２５Ａと第２膜２５Ｂとを備える積層構造である。ここで、第１膜２５ＡはＰＳＧで形成され、第２膜２５ＢはＴＥＯＳで形成される。
【００４９】
次に、第２絶縁膜２５の表面上にハードマスク２６を形成する。より詳細には、ハードマスク用膜の表面上に感光膜を塗布し、露光及び現像処理によりパターニングして、フォトマスク（図示せず）を形成する。次に、フォトマスクをエッチングバリアとして用い、ハードマスク用膜をエッチングして、所定のマスクパターンのハードマスク２６を形成する。ハードマスク２６は、高縦横比の深いコンタクトホールを形成するために導入されたものであり、好ましくは、ポリシリコンで形成される。
【００５０】
ここで、ハードマスク２６のエッチングは、例えば、約２０ｍＴｏｒｒ（約０．１５ｍＰａ）の圧力で、約４５０Ｗのソースパワーと約５０Ｗのバイアスパワーとを印加しながら、ＨＢｒ（約３５０ｓｃｃｍ）、Ｃｌ２（約１０ｓｃｃｍ）及びＯ２（約３ｓｃｃｍ）の混合ガスを使用して行われる。
【００５１】
次に、フォトマスクを除去した後、ハードマスク２６をエッチングバリアとして用い、第２絶縁膜２５を部分的にエッチングする１次エッチングを行って、垂直な断面形状を有する第１開放部２７Ａを形成する。ここで、第１開放部２７Ａは、下部電極が形成される空間を提供する開放部の一部である。
【００５２】
この時、１次エッチングを、ＭＥＲＩＥ（Ｍａｇｎｅｔｉｃａｌｌｙ  Ｅｎｈａｎｃｅｄ  Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）型のプラズマソースに、ＣｘＦｙ及びＯ２の混合ガスを注入して得られる高密度プラズマを用いて行い、第１開放部２７Ａのエッチング側壁を垂直な断面形状に形成する。ここで、ＣｘＦｙとＯ２との流量比を、例えば、約４０：１〜約１００：１の範囲にしてＣｘＦｙがＯ２より多く注入するようにし、ＣｘＦｙには、例えばＣＦ４、Ｃ４Ｆ８、Ｃ４Ｆ６及びＣ５Ｆ８の中から選択されるいずれか単体又はこれらの混合を使用する。例えば、１次エッチングは、約１５ｍＴｏｒｒ（約０．１１ｍＰａ）の圧力で、１３００Ｗのソースパワーと約１８００Ｗのバイアスパワーとを印加しながら、Ｃ４Ｆ６（約３４ｓｃｃｍ）、Ｏ２（約３５ｓｃｃｍ）、ＣＦ４（約１４ｓｃｃｍ）及びＡｒ（約５５０ｓｃｃｍ）の混合ガスを使用して行われる。
【００５３】
なお、１次エッチングの際にエッチングされる部分は第２膜２５Ｂであり、第２膜２５Ｂは第１膜２５Ａの表面上で所定の厚さで残留する。
【００５４】
次いで、図３Ｂに示すように、ウェット洗浄装置（バッチ型又はシングル型）において、ＢＯＥ（Ｂｕｆｆｅｒ  Ｏｘｉｄｅ  Ｅｔｃｈａｎｔ）又はフッ酸（ＨＦ）の中から選択される薬液を利用した等方性エッチングを行い、第１開放部２７Ａの表面積を拡張させる。以下、表面積が拡張された第１開放部２７Ａを第２開放部２７Ｂと記す。
【００５５】
この時、第１開放部２７Ａの表面積は、キャパシタ間にブリッジが発生しない条件まで最大限拡張可能であり、キャパシタ間の幅（Ｗ）は、電気的絶縁が可能な１０ｎｍ以上（Ｗ≧１０ｎｍ）である。
【００５６】
表１は、本実施の形態において第１開放部２７Ａの表面積を拡張させる等方性エッチングを様々な条件で行った結果を示す表である。表１において、ＴＧは、ターゲット（目標値）を意味し、ＰＥ−ＴＥＯＳ  Ｅ／Ｒは、ＰＥ−ＴＥＯＳのエッチングレートを意味する。
【００５７】
【表１】
2007013081.tif 000003
表１に示すように、例えば、約１００：１に稀釈されたフッ酸（ＨＦ）溶液を利用して、約１７０秒間の等方性エッチングを行うことにより、第１開放部２７Ａの幅を４０ｎｍに拡張させることができる。
【００５８】
次いで、図３Ｃに示すように、ハードマスク２６及び第２開放部２７Ｂを含む表面に、湾曲防止のための湾曲防止膜２８を約１００Å〜約２００Åの範囲の厚さに蒸着する。
【００５９】
この時、湾曲防止膜２８は、後続の工程で形成する下部電極と同じ物質で形成され、湾曲防止の役割を果たしながらも、下部電極として使用され得る。例えば、湾曲防止膜２８は、ＴｉＮ、Ｗ、Ｒｕ及びＩｒの中から選択される物質で形成される。本実施の形態においては、湾曲防止膜２８はＴｉＮで形成されると仮定する。
【００６０】
次いで、図３Ｄに示すように、湾曲防止膜２８をエッチングして、第２開放部２７Ｂの側壁表面に湾曲防止スペーサ２８Ａを形成する。
【００６１】
この時、湾曲防止スペーサ２８Ａを形成するためのエッチングを、ＴＣＰ（Ｔｒａｎｓｆｏｒｍｅｒ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ）型又はＩＣＰ型のプラズマソースに、Ｃｌ２及びＡｒの混合ガスを約１：１０〜約１：２０の範囲の割合で注入して高密度プラズマを形成することにより行い、湾曲防止膜２８として形成したＴｉＮをエッチングする。この時、Ｃｌ２及びＡｒの混合ガスにおいて、Ａｒの割合を高くするのは、湾曲防止膜２８のＴｉＮをエッチングする際に、高密度プラズマの直進性を増大させて、第２開放部２７Ｂの外の基板表面に形成されたＴｉＮと、第２開放部２７Ｂの底面に形成されたＴｉＮとを、第２開放部２７Ｂの側壁に形成されたＴｉＮに比べてより速いエッチング速度でエッチングするためである。したがって、湾曲防止スペーサ２８Ａは、第２開放部２７Ｂの側壁表面に残留する。ここで、湾曲防止スペーサ２８Ａを形成するためのＴｉＮのエッチングは、例えば、約１０ｍＴｏｒｒ（約０．０８ｍＰａ）の圧力で、約３００Ｗのソースパワーと約１００Ｗのバイアスパワーとを印加しながら、Ａｒ（約１９０ｓｃｃｍ）及びＣｌ２（約１０ｓｃｃｍ）の混合ガスを使用して行われる。
【００６２】
次いで、図３Ｅに示すように、湾曲防止スペーサ２８Ａとハードマスク２６とをエッチングバリアとして用い、残留する第２絶縁膜２５の底面を再びエッチングする。この時、エッチング停止絶縁膜２４でエッチングが停止するようにする。その後、第２開放部２７Ｂ直下のエッチング停止絶縁膜２４をエッチングして、ストレージノードコンタクトプラグ２３の上部を完全に開放させる第３開放部２７Ｃを形成する。結局、第３開放部２７Ｃは、キャパシタの下部電極が形成される最終の３次元構造を提供する。
【００６３】
この時、第２絶縁膜２５のエッチングを、ＭＥＲＩＥ型プラズマソースに、ＣｘＦｙ及びＯ２の混合ガスを注入して得られる高密度プラズマを用いて行い、残留する第２絶縁膜２５の底面をエッチングする。ここで、既に形成された第２開放部２７Ｂの側壁表面の湾曲防止スペーサ２８Ａが、高いエッチング選択比（約２００：１以上）により開放部の湾曲防止膜の役割を果たすため、不完全な開放を防止するマージンが最大化された、開放部の垂直な断面形状を実現することができる。
【００６４】
好ましくは、ＣｘＦｙガスとして、ＣＦ４、Ｃ４Ｆ８、Ｃ５Ｆ８、ＣＨＦ３又はＣＨ２Ｆ２を使用することによって、多量のＣＨｘ基を生成して、湾曲防止スペーサ２８Ａに対しては高いエッチング選択比を有し、第２絶縁膜２５に対しては速いエッチング速度を有すようにして、エッチングする。
【００６５】
上記ＣｘＦｙガスを利用した第２絶縁膜２５のエッチングは、次の反応原理を利用する。
ＣＦ：ＳiＯ２＋４ＣＦ→ＳiＦ４＋２ＣＯ↑＋２Ｃ
ＣＦ２：ＳiＯ２＋２ＣＦ２→ＳiＦ４＋２ＣＯ↑
ＣＦ３：３ＳiＯ２＋４ＣＦ３→３ＳiＦ４＋Ｏ２＋４ＣＯ↑
残留している第２絶縁膜２５のエッチングは、例えば、約１５ｍＴｏｒｒ（約０．１１ｍＰａ）の圧力で、約１７００Ｗのソースパワーと約２３００Ｗのバイアスパワーとを印加しながら、Ｃ４Ｆ６（約３４ｓｃｃｍ）、Ｏ２（約３１ｓｃｃｍ）、ＣＦ４（約１６ｓｃｃｍ）及びＡｒ（約４００ｓｃｃｍ）の混合ガスを使用して行われる。
【００６６】
次いで、図３Ｆに示すように、第２開放部２７Ｂ及び第３開放部２７Ｃの底面及び側壁表面に下部電極２９を形成する。以後、図示していないが、後続の公知の工程により、誘電膜と上部電極とを形成する。
【００６７】
上述の本実施の形態に係る方法により製造されるキャパシタは、下部電極２９が形成される開放部の側壁表面に湾曲防止スペーサ２８Ａを備えるので、拡張された窒化膜ハーフスペーサ構造（Ｅｎｌａｒｇｅｄ  Ｎｉｔｒｉｄｅ  ｈａｌｆ  ｓｐａｃｅｒ  ｓｃｈｅｍｅ）を備えるキャパシタであると言える。
【００６８】
表２は、本実施の形態に係る方法により製造されたキャパシタの特性と従来技術に係る方法により製造されたキャパシタの特性との比較して示す表である。
【００６９】
【表２】
2007013081.tif 000004
ここで、表２のＡは、或るキャパシタンスを示す。
【００７０】
表２に示すように、本実施の形態に係る方法を採用すると、平面図上で、キャパシタ間の最小距離を約５０ｎｍから約２５ｎｍに減少させることができ、断面図上で、キャパシタ間の最小距離を約２０ｎｍから約１８ｎｍに減少させることができる。また、湾曲度を、一側面あたり約１３ｎｍから約１ｎｍに減少させ、キャパシタンスを、約１０ｆＦ改善することができる。
【００７１】
また、他の実施の形態として、湾曲防止膜２８を、窒化物を利用して、第２開放部２７Ｂを含む表面に約１００Å〜約２００Åの範囲の厚さに蒸着して形成してもよい。
【００７２】
この時には、図３Ｄに示すように、窒化物で形成された湾曲防止膜２８をエッチングして、第２開放部２７Ｂの側壁表面に、窒化物で形成された湾曲防止スペーサ２８Ａを形成する。
【００７３】
この時、湾曲防止スペーサ２８Ａを形成するためのエッチングを、ＭＥＲＩＥ型のプラズマソースに、ｘ及びｙを自然数として、ＣｘＦｙ、ＣＨｘＦｙ及びＯ２の混合ガスを注入して得られる高密度プラズマを用いて行い、湾曲防止膜２８をエッチングする。このエッチングにより、第２開放部２７Ｂの側壁表面に湾曲防止スペーサ２８Ａが形成され、第２開放部２７Ｂの底部が開放する。
【００７４】
この湾曲防止スペーサ２８Ａを形成するための窒化膜のエッチングは、例えば、約５０ｍＴｏｒｒ（約０．３８ｍＰａ）の圧力で、約５００Ｗのパワーを印加しながら、Ａｒ（約１００ｓｃｃｍ）、ＣＨＦ３（約２０ｓｃｃｍ）及びＯ２（約８ｓｃｃｍ）の混合ガスを使用して行われる。
【００７５】
以上、本実施の形態においては、キャパシタコンタクトのための深いコンタクトホールを形成する際に湾曲防止スペーサを形成したが、本発明は、キャパシタコンタクトの形成時以外にも、半導体素子の製造時に深いコンタクトホール（約３００００Å以上）を形成する全ての工程においても適用することができる。即ち、本発明を金属配線工程に適用する場合には、開放部はコンタクトホールになる。
【００７６】
なお、本発明は、上記の実施の形態に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００７７】
【図１Ａ】従来技術に係る半導体素子のキャパシタ製造方法を示す各工程における断面図である。
【図１Ｂ】従来技術に係る半導体素子のキャパシタ製造方法を示す各工程における断面図である。
【図２Ａ】従来技術に係るキャパシタ間ブリッジを示す断面図である。
【図２Ｂ】従来技術に係るコンタクトホールの不完全な開放問題を示す断面図である。
【図３Ａ】本発明の実施の形態に係る半導体素子のキャパシタ製造方法を示す各工程における断面図である。
【図３Ｂ】本発明の実施の形態に係る半導体素子のキャパシタ製造方法を示す各工程における断面図である。
【図３Ｃ】本発明の実施の形態に係る半導体素子のキャパシタ製造方法を示す各工程における断面図である。
【図３Ｄ】本発明の実施の形態に係る半導体素子のキャパシタ製造方法を示す各工程における断面図である。
【図３Ｅ】本発明の実施の形態に係る半導体素子のキャパシタ製造方法を示す各工程における断面図である。
【図３Ｆ】本発明の実施の形態に係る半導体素子のキャパシタ製造方法を示す各工程における断面図である。
【符号の説明】
【００７８】
２１        半導体基板
２２        第１絶縁膜
２３        ストレージノードコンタクトプラグ
２４        エッチング停止絶縁膜
２５        第２絶縁膜
２６        ハードマスク
２７Ａ      第１開放部
２７Ｂ      第２開放部
２７Ｃ      第３開放部
２８Ａ      湾曲防止スペーサ
２９        下部電極
【図１Ａ】
2007013081.tif 000005
【図１Ｂ】
2007013081.tif 000006
【図２Ａ】
2007013081.tif 000007
【図２Ｂ】
2007013081.tif 000008
【図３Ａ】
2007013081.tif 000009
【図３Ｂ】
2007013081.tif 000010
【図３Ｃ】
2007013081.tif 000011
【図３Ｄ】
2007013081.tif 000012
【図３Ｅ】
2007013081.tif 000013
【図３Ｆ】
2007013081.tif 000014