(57)【要約】【課題】連続パルスの立上りと立下りのうち一方の変化に応じて、確実に出力パルスを発生する。【解決手段】第１電流源と、前記第１電流源と接続される一対の差動トランジスタを有し、一方の前記差動トランジスタの制御電極に前記入力パルスが入力される差動増幅回路と、第２電流源と、前記第２電流源と接続され、制御電極に入力パルスが入力される入力トランジスタと、前記入力パルスの立上り又は立下りの一方の変化に対応する前記入力トランジスタの出力電圧の変化を遅延し、他方の前記差動トランジスタの制御電極に入力する遅延回路と、を備え、前記差動増幅回路が前記入力パルスの立上り又は立下りの一方の変化に応じて出力パルスを発生するパルス発生回路であって、一方の差動トランジスタの電流増幅率に対して前記入力トランジスタの電流増幅率を小とする設定回路、を備えた。【選択図】図１
2007158768.tif 000002
【特許請求の範囲】
【請求項１】
第１電流源と、
前記第１電流源と接続される一対の差動トランジスタを有し、一方の前記差動トランジスタの制御電極に入力パルスが入力される差動増幅回路と、
第２電流源と、
前記第２電流源と接続され、制御電極に前記入力パルスが入力される入力トランジスタと、
前記入力パルスの立上り又は立下りの一方の変化に対応する前記入力トランジスタの出力電圧の変化を遅延し、他方の前記差動トランジスタの制御電極に入力する遅延回路と、を備え、
前記差動増幅回路が前記入力パルスの立上り又は立下りの一方の変化に応じて出力パルスを発生するパルス発生回路であって、
一方の差動トランジスタの電流増幅率に対して前記入力トランジスタの電流増幅率を小とする設定回路、を備えたことを特徴とするパルス発生回路。
【請求項２】
前記第２電流源は、前記設定回路として、一方の前記差動トランジスタの電流増幅率に対して前記入力トランジスタの電流増幅率を小とするべく、前記第２電流源の電流供給量を制限する制限抵抗を有する、ことを特徴とする請求項１に記載のパルス発生回路。
【請求項３】
前記第２電流源は、前記設定回路として、一方の前記差動トランジスタの電流増幅率に対して前記入力トランジスタの電流増幅率を小とするべく、前記第２電流源の電流供給量を制限するエミッタサイズのバイポーラトランジスタを有する、ことを特徴とする請求項１に記載のパルス発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス発生回路に関する。
【背景技術】
【０００２】
商用電源を使用しないで動作する家庭用の機器として、例えばキッチンで使用する調理機器としてのガス機器がある。ガス機器は、一般に、例えば乾電池２個（３ボルト）の電池電源で動作するようになっている。このようなガス機器において使用中に燃焼状態が異常（例えば、ガス供給路に介在された電磁弁が開弁しているのに燃焼していない場合）になることがある。以下、燃焼状態が異常となった場合のことをガス機器の異常と称する。ガス機器には、当該ガス機器の動作を制御するマイクロコンピュータが備えられており、マイクロコンピュータはさらにガス機器の異常を検出するようになっている。そしてガス機器の異常が発生した場合、マイクロコンピュータの指示に基づいて当該ガス機器の電磁弁（以下、単に電磁弁とする）を閉弁するように制御を行う。なお、マイクロコンピュータがガスの燃焼状態を検出する方法としては、熱電対を用いて熱によって検出するものや（例えば、特許文献１参照）や、火炎センサを用いて燃焼時に発生するイオンによって検出するもの（例えば、特許文献２参照）がある。
【０００３】
この電磁弁の閉弁の制御として、例えばマイクロコンピュータが、異常を検出しない場合には所定周期の連続パルスを後段の監視回路に出力し、異常を検出した場合に前記連続パルスの出力を停止するものがある。  
監視回路は、マイクロコンピュータからの連続パルスの出力が停止した場合に、電磁弁を閉弁するための信号を後段のガス弁制御回路に出力する。  
ガス弁制御回路は、ガスの点火スイッチ（不図示）のオン／オフに基づいて電磁弁を開閉するものである。また、ガス弁制御回路は、点火スイッチがオンである場合に、監視回路から電磁弁を閉弁するための信号が入力されると電磁弁を閉弁する。  
なお、監視回路は、マイクロコンピュータから入力される連続パルスの立下りに同期した出力パルスを発生するパルス発生回路を有している（例えば特許文献３参照）。
【０００４】
図６は、従来のパルス発生回路の構成の一例を示す回路図である。従来のパルス発生回路は、抵抗１０、１６、２０、２８、３２、４０、４６、５４、５６、６６、ＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮトランジスタとする）１２、１４、４２、４８、５８、６０、６２、６４、ＰＮＰ型バイポーラトランジスタ（以下、ＰＮＰトランジスタとする）１８、２２、２４、２６、３０、３４、５０、定電流回路３６、インバータ３８、コンデンサ５２を有している。
【０００５】
ＮＰＮトランジスタ１２のコレクタには、例えば電池電圧の電圧Ｖｃｃから生成された定電圧Ｖｓが抵抗１０を介して印加されている。そして、ＮＰＮトランジスタ１２はダイオード接続され、そのベースがＮＰＮトランジスタ１４のベースと接続されており、ＮＰＮトランジスタ１２、１４により電流ミラー回路が構成されている。  
ＰＮＰトランジスタ１８、３０、３４のエミッタには、それぞれ抵抗１６、２８、３２を介して電圧Ｖｃｃが印加される。また、共通に接続されたＰＮＰトランジスタ２２、２４、２６のエミッタには、抵抗２０を介して電圧Ｖｃｃが印加される。  
ＰＮＰトランジスタ１８はダイオード接続され、そのベースがＰＮＰトランジスタ２２、２４、２６、３０、３４のベースと接続されており、ＰＮＰトランジスタ１８、２２、２４、２６、３０、３４により電流ミラー回路が構成されている。そして、ＰＮＰトランジスタ１８のコレクタは、ＮＰＮトランジスタ１４のコレクタと接続されている。  
なお、抵抗１６、２０、２８、３２の抵抗値をそれぞれ、例えばＲ、１／２Ｒ、Ｒ、Ｒとし、ＰＮＰトランジスタ１８、２２、２４、２６、３０、３４のエミッタサイズ比を、例えば２：１：２：１：２：２とする。
【０００６】
定電流回路３６は、入力信号がハイレベルとなることによって定電流Ｉを発生する。定電流回路３６の出力は、インバータ３８で反転される。インバータ３８の出力（以下、ａ点とする）は、抵抗４０を介してＮＰＮトランジスタ４２のベースに接続されるとともに、抵抗６６を介してＮＰＮトランジスタ６４のベースに接続される。ＮＰＮトランジスタ４２のコレクタ（以下、ｂ点とする）は、ＰＮＰトランジスタ３４のコレクタと接続され、ＮＰＮトランジスタ４２のエミッタは接地されている。  
ＮＰＮトランジスタ４８のベースはｂ点と接続され、ＮＰＮトランジスタ４８のコレクタは直列抵抗４４、４６を介してＰＮＰトランジスタ３０のコレクタと接続されている。
【０００７】
ＰＮＰトランジスタ５０のベースは、直列抵抗４４、４６の接続点（以下、ｃ点とする）と接続され、ＰＮＰトランジスタ５０のエミッタはＰＮＰトランジスタ３０のコレクタと接続されている。また、ＰＮＰトランジスタ５０のコレクタは、直列抵抗５４、５６を介して接地されている。なお、ＰＮＰトランジスタ５０のベース−コレクタ間にはコンデンサ５２が並列に接続されている。  
ＮＰＮトランジスタ５８のベースは、直列抵抗５４、５６の接続点（以下、ｄ点とする）と接続され、ＮＰＮトランジスタ５８のコレクタ（以下、ｅ点とする）はＰＮＰトランジスタ２６のコレクタと接続されている。ＮＰＮトランジスタ５８のエミッタは接地されている。
【０００８】
ＮＰＮトランジスタ６０のベースはｅ点と接続され、ＮＰＮトランジスタ６０のコレクタはＰＮＰトランジスタ２４のコレクタ（以下ｇ点とする）と接続されている。また、ＮＰＮトランジスタ６０のエミッタは接地されている。  
ＮＰＮトランジスタ６４のコレクタ（以下ｆ点とする）はＰＮＰトランジスタ２２のコレクタと接続され、ＮＰＮトランジスタ６４のエミッタは接地されている。  
ＮＰＮトランジスタ６２のコレクタはＰＮＰトランジスタ２４のコレクタと接続され、ＮＰＮトランジスタ６２のベースはｆ点と接続されている。また、ＮＰＮトランジスタ６２のエミッタは接地されている。  
なお、ｇ点の電圧がパルス発生回路の出力電圧となる。
【０００９】
次に、図６および図７を参照しつつ、パルス発生回路の動作について説明する。図７は従来のパルス発生回路の動作を説明するためのタイムチャートである。
【００１０】
≪入力信号がローレベルの場合≫
まず、図７において入力信号がローレベル（以下「Ｌ」とする）の期間（例えば時刻ｔ１より前）では、ａ点の電圧（以下、Ｖａとする）はハイレベル（以下「Ｈ」とする）でありＮＰＮトランジスタ４２がオンとなっている。ＮＰＮトランジスタ４２がオンすることによって、ｂ点の電圧（以下、Ｖｂとする）が「Ｌ」となりＮＰＮトランジスタ４８はオフとなる。このことにより、ｃ点にはＰＮＰトランジスタ３０のコレクタ電流が供給され、ｃ点の電圧（以下、Ｖｃとする）は「Ｈ」となる。よってＰＮＰトランジスタ５０がオフとなり、ｄ点の電圧（以下、Ｖｄとする）が「Ｌ」となる。Ｖｄが「Ｌ」となることにより、ＮＰＮトランジスタ５８がオフとなるので、ｅ点にはＰＮＰトランジスタ２６のコレクタ電流が供給され、ｅ点の電圧（以下、Ｖｅとする）は「Ｈ」となる。よって、ＮＰＮトランジスタ６０はオンとなる。  
一方、Ｖａが「Ｈ」であるので、ＮＰＮトランジスタ６４はオンとなり、ｆ点の電圧（以下、Ｖｆとする）は「Ｌ」となる。よって、ＮＰＮトランジスタ６２はオフとなる。  
つまり、入力信号が「Ｌ」の場合では、ＮＰＮトランジスタ６０がオン、ＮＰＮトランジスタ６２がオフとなるので、ＰＮＰトランジスタ２４のコレクタ電流はＮＰＮトランジスタ６０のコレクタに供給され、出力であるｇ点の電圧（以下Ｖｇとする）は「Ｌ」となる。
【００１１】
≪入力信号がハイレベルの場合≫
入力信号がハイレベル（以下「Ｈ」とする）の期間（例えば時刻ｔ１〜ｔ２）、Ｖａが「Ｌ」となりＮＰＮトランジスタ４２がオフとなっている。ＮＰＮトランジスタ４２がオフなので、ＰＮＰトランジスタ３４のコレクタ電流によってＶｂが「Ｈ」となり、ＮＰＮトランジスタ４８がオンとなる。ＮＰＮトランジスタ４８がオンとなることによりＶｃが「Ｌ」となり、ＰＮＰトランジスタ５０がオンとなる。よって、ＰＮＰトランジスタ５０のコレクタ電流がｄ点に供給され、Ｖｄは「Ｈ」となり、ＮＰＮトランジスタ５８はオンとなる。従って、Ｖｅは「Ｌ」となりＮＰＮトランジスタ６０はオフとなる。  
一方、Ｖａが「Ｌ」であるので、ＮＰＮトランジスタ６４はオフとなり、ｆ点にＰＮＰトランジスタ２２のコレクタ電流が供給されることによってＶｆは「Ｈ」となる。よって、ＮＰＮトランジスタ６２はオンとなる。  
つまり、入力信号が「Ｌ」の場合では、ＮＰＮトランジスタ６０がオフ、ＮＰＮトランジスタ６２がオンとなるので、ＰＮＰトランジスタ２４のコレクタ電流はＮＰＮトランジスタ６２のコレクタに供給されＶｇは「Ｌ」となる。
【００１２】
なお、このとき、ＮＰＮトランジスタ４８及びＰＮＰトランジスタ５０がオンすることによって、電圧Ｖｃｃ→抵抗２８→ＰＮＰトランジスタ３０→ＰＮＰトランジスタ５０→コンデンサ５２→抵抗４６→ＮＰＮトランジスタ４８の径路の電流が流れようになる。このため、コンデンサ５２は、ｄ点側（紙面右側）の電極がプラス、ｃ点側（紙面左側）の電極がマイナスに充電される。
【００１３】
≪入力信号の立下り≫
入力信号が「Ｈ」から「Ｌ」に立下る場合（例えば時刻ｔ２）、前述のようにＶａが「Ｈ」となり、Ｖｂが「Ｌ」、Ｖｃが「Ｈ」、Ｖｆが「Ｌ」となる。Ｖｂが「Ｌ」となることによりＮＰＮトランジスタ４８がオフとなり、又Ｖｃが「Ｈ」となることによりＰＮＰトランジスタ５０がオフとなるので、電圧Ｖｃｃ→抵抗２８→ＰＮＰトランジスタ３０→抵抗４４→コンデンサ５２→直列抵抗５４、５６の径路の電流が流れようになる。つまりコンデンサ５２のｃ点側がプラスとなりｄ点側がマイナスとなる。しかし、前述したように入力信号が「Ｈ」の期間にはコンデンサ５２のｃ点側がマイナス、ｄ点側がプラスとなっているため、コンデンサ５２の極性が切り替わるまでに時間を要することになる。よって、図７に示すように入力信号の立下り（例えばｔ２）から、Ｖｄが「Ｈ」から「Ｌ」に変化するまでに、遅延時間（図７のｔｄ）が生じる。それに伴いＶｅが「Ｌ」から「Ｈ」に変化するのも、入力信号の立下りからｔｄ遅れることになる。
【００１４】
時刻ｔ２と時刻（ｔ２＋ｔｄ）の間の期間は、ＶｅとＶｆがともに「Ｌ」となる。すなわち、この期間にはＮＰＮトランジスタ６０、６２がともにオフとなるため、Ｖｇは「Ｈ」となる。その後、時刻（ｔ２＋ｔｄ）でＶｄが「Ｌ」となることによって、ＮＰＮトランジスタ５８がオフとなる。よってＶｅが「Ｈ」となるためＮＰＮトランジスタ６０がオンとなり、Ｖｇは「Ｌ」になる。このように連続パルスの立下りに、出力パルスが発生することになる。
【００１５】
以下、同様に、パルス発生回路は、連続パルスの立下りに同期して、出力パルスを発生する。なお、インバータ３８を使用しない場合には、連続パルスの立上りに同期して出力パルスを発生することになる。
【特許文献１】特開平１１−３０８７８４号公報
【特許文献２】特開２００４−１７１０３６号公報
【特許文献３】特開平９−２８９４４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
前述したパルス発生回路において、連続パルスの立下りのみに出力パルスを出力するようにしているにもかかわらず、連続パルスの立上り、立下りの両方のタイミングで出力パルスを発生してしまう可能性があった。
【００１７】
以下、図８を参照しつつ、この理由について説明する。図８は図７における連続パルスの立上り（例えば時刻ｔ１）の前後におけるＶａ、Ｖｂ、Ｖｅ、Ｖｆ、Ｖｇの変化を横軸（時間）方向に拡大して示した図である。
【００１８】
前述したように、入力信号が「Ｌ」、つまりＶａが「Ｈ」である期間にはＮＰＮトランジスタ４２、６４はともにオンとなっている。  
ここで、電流ミラー回路を構成するＮＰＮトランジスタ１２、１４のエミッタサイズが等しく、コレクタ電流がともに定電流回路３６で発生する定電流Ｉと等しいとする。なお、このとき電流Ｉは、ＮＰＮトランジスタ１２のベース−エミッタ間電圧をＶＢＥ、抵抗１０の抵抗値をＲａとすると、Ｉ＝（Ｖｓ−ＶＢＥ）／Ｒａとなる。また、ＮＰＮトランジスタ１４のコレクタとＰＮＰトランジスタ１８のコレクタは直列接続されているため、ＰＮＰトランジスタ１８のコレクタ電流は定電流Ｉと等しくなる。さらに、前述した電流ミラー回路を構成するＰＮＰトランジスタ１８、２２、２４、２６、３０、３４のエミッタサイズ比の関係から、ＰＮＰトランジスタ１８、２２、２４、２６、３０、３４のコレクタ電流の比は２：１：２：１：２：２となる。よって、ＰＮＰトランジスタ２２のコレクタ電流（すなわちＮＰＮトランジスタ６４のコレクタ電流）はＩ／２となり、ＰＮＰトランジスタ３４のコレクタ電流（すなわちＮＰＮトランジスタ４２のコレクタ電流）はＩとなる。
【００１９】
一方、抵抗４０と抵抗６６の抵抗値が等しいとすると、定電流回路３６から出力される定電流Ｉは、ＮＰＮトランジスタ４２とＮＰＮトランジスタ６４に等しく分配供給される。すなわちＮＰＮトランジスタ４２、６４のベース電流は共にＩ／２ということになる。この結果、ＮＰＮトランジスタ４２の電流増幅率（以下、ｈｆｅ１とする）は、Ｉ／（Ｉ／２）＝２となり、ＮＰＮトランジスタ６４の電流増幅率（以下、ｈｆｅ２とする）は（Ｉ／２）／（Ｉ／２）＝１となる。このことにより、ＮＰＮトランジスタ６４の電荷蓄積がＮＰＮトランジスタ４２の電荷蓄積よりも多いことになる。従ってＶａが「Ｈ」から「Ｌ」に変化する場合、Ｖｆの立上りがＶｂの立上りよりも遅くなる。そして、Ｖｆ及びＶｅが共に「Ｌ」である期間が発生すると、Ｖｇは「Ｈ」となる。
【００２０】
このように、従来のパルス発生回路では、連続パルスの立上りと立下りの両方の変化に応じて出力パルスを発生する可能性があるという問題点があった。  
そこで、本発明は、連続パルスの立上りと立下りのうちの一方の変化に応じて、確実に出力パルスを発生することができるパルス発生回路を提供することを目的とする。
【課題を解決するための手段】
【００２１】
前記課題を解決するための主たる発明は、第１電流源と、前記第１電流源と接続される一対の差動トランジスタを有し、一方の前記差動トランジスタの制御電極に入力パルスが入力される差動増幅回路と、第２電流源と、前記第２電流源と接続され、制御電極に前記入力パルスが入力される入力トランジスタと、前記入力パルスの立上り又は立下りの一方の変化に対応する前記入力トランジスタの出力電圧の変化を遅延し、他方の前記差動トランジスタの制御電極に入力する遅延回路と、を備え、前記差動増幅回路が前記入力パルスの立上り又は立下りの一方の変化に応じて出力パルスを発生するパルス発生回路であって、一方の差動トランジスタの電流増幅率に対して前記入力トランジスタの電流増幅率を小とする設定回路、を備えたことを特徴とする。
【発明の効果】
【００２２】
本発明によれば、入力パルスの立上り又は立下りのうちの一方の変化に応じて確実に出力パルスを発生することができる。
【発明を実施するための最良の形態】
【００２３】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【００２４】
＝＝＝パルス発生回路の構成＝＝＝
以下、図１を参照しつつ本発明のパルス発生回路の構成について説明する。図１は本発明に係るパルス発生回路１００の構成の一例を示す回路図である。なお、図１において図６と同一部分には同一符号を付し説明を省略する。  
図１に示すパルス発生回路１００は、図６に示すパルス発生回路のＰＮＰトランジスタ３４の代わりに、ＰＮＰトランジスタ７０、７２を有している。
【００２５】
ＰＮＰトランジスタ７０（『設定回路』）のエミッタには抵抗３２を介して電圧Ｖｃｃが印加され、ＰＮＰトランジスタ７０のコレクタはＮＰＮトランジスタ４２（『入力トランジスタ』）のコレクタ（ｂ点）と接続されている。  
また、ＰＮＰトランジスタ７２のエミッタはＰＮＰトランジスタ７０のエミッタと接続され、ＰＮＰトランジスタ７２のコレクタは接地されている。  
さらに、ＰＮＰトランジスタ７０、７２のベースは、電流ミラー回路を構成するＰＮＰトランジスタ１８、２２、２４、２６、３０のベースと接続され、ＰＮＰトランジスタ１８、２２、２４、２６、３０、７０、７２によって電流ミラー回路が構成されている。
【００２６】
なお、ＰＮＰトランジスタ７０のエミッタサイズは、図６に示すＰＮＰトランジスタ３４のエミッタサイズより小さい（例えば１／４倍）とし、ＰＮＰトランジスタ７０とＰＮＰトランジスタ７２のエミッタサイズを加算すると、ＰＮＰトランジスタ３４のエミッタサイズと等しくなることとする。
【００２７】
図１において、抵抗１０、１６、２０、２８、ＮＰＮトランジスタ１２、１４、ＰＮＰトランジスタ１８、２２、２４、２６により本発明の第１電流源が構成される。また、抵抗１０、１６、３２、ＮＰＮトランジスタ１２、１４、抵抗ＰＮＰトランジスタ１８、７０により本発明の第２電流源が構成される。さらに、ＮＰＮトランジスタ５８、６０、６２、６４により本発明の差動増幅回路が構成される。ＮＰＮトランジスタ６２、６４により一対の差動トランジスタのうち一方の差動トランジスタが構成され、ＮＰＮトランジスタ５８、６０により他方の差動トランジスタが構成される。なお、本実施形態では、ＮＰＮトランジスタ６２、６４によって一方の差動トランジスタを構成し、ＮＰＮトランジスタ５８、６０によって他方の差動トランジスタを構成するようにしているが、一方の差動トランジスタ、および他方の差動トランジスタを、それぞれ一つのＮＰＮトランジスタで構成するようにしてもよい。
【００２８】
また、抵抗４４、４６、５４、５６、ＰＮＰトランジスタ５０、ＮＰＮトランジスタ４８、コンデンサ５２によって遅延回路が構成される。
【００２９】
＝＝＝パルス発生回路の動作＝＝＝
図１〜図３を参照しつつ本発明に係るパルス発生回路の動作について説明する。図２は本発明に係るパルス発生回路１００の動作を説明するためのタイムチャートである。図３は、図２における連続パルス（『入力パルス』）の立上り（例えば時刻ｔ１）の前後におけるＶａ、Ｖｂ、Ｖｅ、Ｖｆ、Ｖｇの変化を横軸（時間）方向に拡大して示した図である。
【００３０】
図２に示すタイムチャートは、基本的に従来の図７と同じであるため説明を省略する。ただし、本発明のパルス発生回路１００では、連続パルスの立下り（例えば時刻ｔ２、ｔ４）のみに出力パルスを発生し、連続パルスの立上り（例えば時刻ｔ１、ｔ３）には出力パルスを発生しない。以下、図１、図３を参照しつつ、この理由について説明する。
【００３１】
入力信号が「Ｌ」、つまりＶａが「Ｈ」である期間にはＮＰＮトランジスタ４２、６４はともにオンとなっている。  
また、前述したように、ＰＮＰトランジスタ１８のコレクタ電流はＩであり、ＰＮＰトランジスタ２２のコレクタ電流（すなわちＮＰＮトランジスタ６４のコレクタ電流）はＩ／２である。なお、ＰＮＰトランジスタ７０のコレクタ電流（すなわちＮＰＮトランジスタ４２のコレクタ電流）はＩ／４となる。一方、抵抗４０と抵抗６６の抵抗値が等しいとすると、定電流回路３６からの定電流Ｉは、ＮＰＮトランジスタ４２とＮＰＮトランジスタ６４に等しく分配供給される。すなわちＮＰＮトランジスタ４２、６４のベース電流は共にＩ／２ということになる。この結果、ｈｆｅ１は（Ｉ／４）／（Ｉ／２）＝１／２となり、ｈｆｅ２は（Ｉ／２）／（Ｉ／２）＝１となる。つまり、ＮＰＮトランジスタ４２の電荷蓄積がＮＰＮトランジスタ６４よりも多くなる。よって、Ｖａが「Ｈ」から「Ｌ」になる場合、Ｖｂの立上りがＶｆの立上りよりも遅くなる。従って、連続パルスの立上りにおいて、ＶｅとＶｆが共に「Ｌ」となる期間が発生せず、出力パルスが発生しないことになる。
【００３２】
＝＝＝監視回路の全体構成＝＝＝
以下、図４を参照しつつ本発明のパルス発生回路を適用した監視回路の全体構成について説明する。図４は、本発明のパルス発生回路を適用した監視回路の全体構成の一例を示す回路ブロック図である。
【００３３】
図４に示す監視回路は、パルス発生回路１００、ＲＳフリップフロップ回路１０６、１２４、定電流回路１０８、ＮＰＮトランジスタ１１０、１２８、コンデンサ１１２、コンパレータ１２０、１２２、抵抗１１４、１１６、１１８、１２６を有している。  
パルス発生回路１００は、例えばマイクロコンピュータからの連続パルスのうち、その立下りに同期した出力パルスを発生する。  
ＲＳフリップフロップ回路１０６のセット端子（以下Ｓ入力とする）はパルス発生回路１００の出力と接続され、リセット端子（以下Ｒ入力とする）は後述するコンパレータ１２２の出力と接続されている。また、ＲＳフリップフロップ回路１０６のＱ出力端子（以下Ｑ出力とする）はＮＰＮトランジスタ１１０のベースと接続されている。  
定電流回路１０８は、電圧Ｖｃｃから定電流Ｉａを発生する。
【００３４】
ＮＰＮトランジスタ１１０のコレクタは定電流回路１０８の出力と接続され、ＮＰＮトランジスタ１１０のエミッタは接地されている。なお、ＮＰＮトランジスタ１１０は、オンした場合、定電流Ｉａ以上（本実施形態では２×Ｉａとする）の電流を流す能力があるとする。  
コンデンサ１１２の非接地側の電極は、ＮＰＮトランジスタ１１０のコレクタと接続されている。  
抵抗１１４、１１６、１１８は、定電圧Ｖｓと接地間の電圧を分圧すべく直列接続されている。なお、抵抗１１４、１１６間に現れる電圧をＶｕとし、抵抗１１６、１１８間に現れる電圧をＶｌ（Ｖｕ＞Ｖｌ）とする。
【００３５】
コンパレータ１２０の反転入力端子（以下、−端子とする）は抵抗１１４、１１６間に接続され、非反転入力端子（以下、＋端子とする）はコンデンサ１１２の非接地側の電極と接続されている。  
コンパレータ１２２の＋端子は、抵抗１１６、１１８間に接続され、−端子はコンデンサ１１２の非接地側の電極と接続されている。  
ＲＳフリップフロップ回路１２４のＳ入力はコンパレータ１２０の出力と接続され、Ｒ入力はコンパレータ１２２の出力と接続されている。また、ＲＳフリップフロップ回路１２４のＱ出力はＮＰＮトランジスタ１２８のベースと接続されている。  
ＮＰＮトランジスタ１２８のコレクタには電圧Ｖｃｃが抵抗１２６を介して印加され、ＮＰＮトランジスタ１２８のエミッタは接地されている。なお、ＮＰＮトランジスタ１２８のコレクタ電圧が監視回路の出力ＶＯＵＴとなる。
【００３６】
なお、図４に示すＡ（パルス発生回路１００の入力）、Ｂ（パルス発生回路１００の出力）、Ｃ（ＮＰＮトランジスタ１１０のベース）、Ｄ（ＮＰＮトランジスタ１１０のコレクタ）、Ｅ（ＮＰＮトランジスタ１２８のベース）の電圧をそれぞれＶＡ、ＶＢ、ＶＣ、ＶＤ、ＶＥとする。
【００３７】
＝＝＝監視回路の動作＝＝＝
以下図５を参照しつつ、本発明のパルス発生回路を適用した監視回路の動作について説明する。図５は本発明のパルス発生回路１００を適用した監視回路の動作を説明するためのタイムチャートである。
【００３８】
図５の例えば時刻Ｔａ以前のＶＡが「Ｈ」の期間では、ＶＢが「Ｌ」であり、ＶＣも「Ｌ」となっている。すなわちＮＰＮトランジスタ１１０はオフとなり、コンデンサ１１２は定電流回路１０８からの定電流Ｉａによって充電されるのでＶＤは上昇していく。なお、この期間では、Ｖｕ＞ＶＤ＞Ｖｌであることとし、その場合コンパレータ１２０、１２２の出力はそれぞれ、「Ｌ」、「Ｌ」となる。よって、ＲＳフリップフロップ回路１２４のＱ出力は「Ｌ」となる。よって、ＮＰＮトランジスタ１２８はオフとなり、出力ＶＯＵＴは「Ｈ」である。
【００３９】
時刻ＴａでＶＡが「Ｈ」から「Ｌ」になると、それに同期してパルス発生回路１００の出力（ＶＢ）に出力パルスが発生する。するとＲＳフリップフロップ回路１０６のＳ入力が「Ｈ」となるため、ＲＳフリップフロップ回路１０６のＱ出力（すなわちＶＣ）が「Ｈ」となる。よってＮＰＮトランジスタ１１０がオンとなる。この場合、定電流回路１０８からの定電流ＩａではＮＰＮトランジスタ１１０に流す電流が不足するので、コンデンサ１１２からＩａの電流が放電される。よってＶＤは図５に示すＶｈから減少していく。なお、コンパレータ１２０の出力は「Ｌ」のままであるので、ＲＳフリップフロップ回路１２４のＱ出力は「Ｌ」のまま変化せず、ＮＰＮトランジスタ１２８はオフとなり、出力ＶＯＵＴは「Ｈ」である。
【００４０】
そして、ＶＤがＶｌに達する時刻Ｔｂで、コンパレータ１２２の出力が「Ｌ」から「Ｈ」に切り替わる。このことにより、ＲＳフリップフロップ回路１０６のＲ入力が「Ｈ」となるので、ＲＳフリップフロップ回路１０６のＱ出力（ＶＣ）が「Ｈ」から「Ｌ」に変化する。従って、ＮＰＮトランジスタ１１０はオフとなり、コンデンサ１１２は定電流回路１０８から出力される定電流Ｉａによって充電される。よって、ＶＤは上昇する。なお、ＲＳフリップフロップ回路１２４のＱ出力は「Ｌ」のままであるので、出力ＶＯＵＴは「Ｈ」である。
【００４１】
以下、同様にパルス発生回路１００による出力パルスの発生（例えば時刻Ｔｃ、Ｔｅ）によってＶＣが「Ｈ」となるとコンデンサ１１２を放電し、ＶＤがＶｌに達する（例えばＴｄ、Ｔｆ）と、コンデンサ１１２を充電する。
【００４２】
ところが、マイクロコンピュータから入力信号として連続パルスが入力されなくなると、パルス発生回路１００から出力パルスが発生しなくなる。つまり、ＶＣが「Ｌ」に固定となるのでＮＰＮトランジスタ１１０がオフのままとなり、コンデンサ１１２は継続して充電される。そして、時刻Ｔｇでコンデンサ１１２の充電電圧がＶｕに達すると、コンパレータ１２０の出力が「Ｈ」となる。すると、ＲＳフリップフロップ回路１２４のＱ出力（ＶＥ）が「Ｈ」となり、ＮＰＮトランジスタ１２８がオンとなる。ＮＰＮトランジスタ１２８がオンすることによって、出力ＶＯＵＴは「Ｌ」になる。
【００４３】
そして、時刻Ｔｈでマイクロコンピュータから入力信号として連続パルスが入力されると、その立下り（例えば時刻Ｔｉ）に同期してパルス発生回路１００から出力パルスが出力され、出力パルスに基づいてコンデンサ１１２を放電することになる。時刻Ｔｊでコンデンサ１１２の充電電圧がＶｌに達すると、コンパレータ１２２の出力が「Ｈ」となる。よって、ＲＳフリップフロップ回路１０６、１２４のＲ入力が「Ｈ」となるので、ＲＳフリップフロップ回路１０６、１２４のＱ出力はともに「Ｌ」となる。ＶＥが「Ｌ」となることによりＮＰＮトランジスタ１２８がオフとなり、出力ＶＯＵＴは「Ｈ」になる。
【００４４】
このように、監視回路は、入力信号として連続パルスが入力されているときには、「Ｈ」のＶＯＵＴを出力し、連続パルスが入力されなくなると、「Ｌ」のＶＯＵＴを出力する。この「Ｌ」のＶＯＵＴが、電磁弁を閉弁するための信号として監視回路の後段のガス弁制御回路に出力されることになる。
【００４５】
＝＝＝その他の実施形態＝＝＝
前述した実施形態では、パルス発生回路１００のＰＮＰトランジスタ７０のエミッタサイズをＰＮＰトランジスタ２２のエミッタサイズより小さくすることによって、ｈｆｅ１をｈｆｅ２よりも小さくするようにしたが、それ以外の方法でｈｆｅ１をｈｆｅ２よりも小さくすることも可能である。例えば、図６において、抵抗３２（『制限抵抗』）の抵抗値をＲよりも大きく（例えばＲの４倍）することによってＮＰＮトランジスタ４２のコレクタへの電流供給量を制限してｈｆｅ１を小さくするようにしてもよい。  
また、ｈｆｅ１がｈｆｅ２よりも相対的に小さくなるようにしてもよい。
【００４６】
以上、説明したように、本発明のパルス発生回路は、ｈｆｅ２よりｈｆｅ１が小さくなるようにすることによって、連続パルスの立上りにおけるＶｆの立上りがＶｂの立上りよりも早くなるので、連続パルスの立上りに出力パルスを発生することがなくなる。つまり、連続パルスの立下りだけに同期して出力パルスを発生することができる。なお、インバータ３８を使用しない場合には連続パルスの立上りだけに同期して出力パルスを発生することができる。
【００４７】
また、抵抗３２の抵抗値を大きくすることに応じてＮＰＮトランジスタ４２のコレクタへの電流供給量を制限して、ｈｆｅ１をｈｆｅ２よりも小さくすることができる。  
また、ＮＰＮトランジスタ３４よりもエミッタサイズの小さいＮＰＮトランジスタ７０を用いてＮＰＮトランジスタ４２のコレクタへの電流供給量を制限することによって、ｈｆｅ１をｈｆｅ２よりも小さくすることができる。
【００４８】
以上、本実施の形態について説明したが、前述した実施例は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【図面の簡単な説明】
【００４９】
【図１】本発明に係るパルス発生回路の構成を示す回路図である。
【図２】本発明に係るパルス発生回路の動作を説明するためのタイムチャートである。
【図３】図２の一部を横軸方向に拡大して示したものである。
【図４】本発明のパルス発生回路を適用した監視回路の全体構成を示す回路ブロック図である。
【図５】本発明のパルス発生回路を適用した監視回路の動作を説明するためのタイムチャートである。
【図６】従来のパルス発生回路の構成を示す回路である。
【図７】従来のパルス発生回路の動作を説明するためのタイムチャートである。
【図８】図７の一部を横軸方向に拡大して示したものである。
【符号の説明】
【００５０】
１０、１６、２０、２８、３２、４０、４４、４６、５４、５６、６６  抵抗
１２、１４、４２、４８、５８、６０、６２、６４  ＮＰＮトランジスタ
１８、２２、２４、２６、３０、３４、５０、７０、７２  ＰＮＰトランジスタ
３６、１０８  定電流回路
３８  インバータ
５２、１１２  コンデンサ
１００  パルス発生回路
１０６、１２４  ＲＳフリップフロップ
１１０、１２８  ＮＰＮトランジスタ
１１４、１１６、１１８、１２６  抵抗
１２０、１２２  コンパレータ
【図１】
2007158768.tif 000003
【図２】
2007158768.tif 000004
【図３】
2007158768.tif 000005
【図４】
2007158768.tif 000006
【図５】
2007158768.tif 000007
【図６】
2007158768.tif 000008
【図７】
2007158768.tif 000009
【図８】
2007158768.tif 000010