(57)【要約】【課題】  従来は外部装置からの書込みデータを映像信号受信装置がデータ通信線を介して受信し、内部のＣＰＵによりフラッシュメモリに書き込むようにしているため、データ容量が大きく、装置間のデータ通信伝送速度が低い場合などは書込みに長時間を要する。【解決手段】  データ加工及び映像信号生成部１２は、Ｇ信号の有効映像信号区間にフラッシュ書込みデータ保持部１１から読み出したフラッシュメモリ書込みデータを時系列に合成して配置し、このＧ信号をＢ信号及びＲ信号と共に静止画信号として映像信号出力部１３及び信号線３１を介して映像信号処理装置２０へ送信する。映像信号処理ブロック２３は受信した静止画信号を一旦、映像用フレームメモリ２５に格納する。その後、ＣＰＵ２４が映像信号処理ブロック２３を介して映像用フレームメモリ２５からＧ信号を読み出して、フラッシュメモリ書込みデータを分離抽出してフラッシュメモリ２６に書き込む。【選択図】            図１
2007036857.tif 000002
【特許請求の範囲】
【請求項１】
記憶手段を内蔵し制御プログラムデータに基づき映像信号処理を行うデータ受信装置に対して、前記記憶手段に格納すべき前記制御プログラムデータを送信するデータ送信装置において、
前記制御プログラムデータを映像信号の有効映像信号区間に配置したデータ書込み用映像信号を生成する信号生成手段と、
前記データ書込み用映像信号を前記データ受信装置へ送信する送信手段と、
前記データ受信装置との間で双方向の通信を行うと共に、前記送信手段の制御を行う通信手段と
を有し、前記通信手段は、前記データ受信装置に対して前記データ書込み用映像信号の送信開始を通知した後、前記データ受信装置から送信開始応答を受信したときは、前記送信手段を用いて前記データ書込み用映像信号の前記データ受信装置への送信を開始し、前記データ書込み用映像信号の送信が終了したときは、前記データ受信装置に対して前記データ書込み用映像信号の送信終了を通知することで、前記データ受信装置において受信した前記データ書込み用映像信号から前記制御プログラムデータを分離抽出させて前記記憶手段に格納させる通信手段であることを特徴とするデータ送信装置。
【請求項２】
内蔵の記憶手段に書込まれた制御プログラムデータに基づき映像信号処理を行うデータ受信装置において、
データ送信装置が送信した、前記制御プログラムデータが映像信号の有効映像信号区間に配置されたデータ書込み用映像信号を受信する映像信号受信手段と、
映像信号を格納する映像用メモリと、
前記映像信号受信手段が受信した前記データ書込み用映像信号を前記映像用メモリに格納し、前記映像用メモリに格納された前記データ書込み用映像信号を読み出すメモリ読み書き手段と、
前記メモリ読み書き手段を制御して前記映像用メモリに格納された前記データ書込み用映像信号を読み出し、そのデータ書込み用映像信号の有効映像信号区間から前記制御プログラムデータを分離抽出して前記記憶手段に格納する制御手段と、
前記データ送信装置との間で双方向の通信を行うと共に、前記映像信号受信手段及び前記制御手段の制御を行う通信手段と
を有し、前記通信手段は、前記データ送信装置が送信した前記データ書込み用映像信号の送信開始通知を受信した後、前記データ送信装置に送信開始応答を通知し、その後前記映像信号受信手段を用いて前記データ書込み用映像信号を受信して、その受信した前記データ書込み用映像信号を、前記制御手段により前記メモリ読み書き手段を制御させて前記映像用メモリに格納し、前記データ送信装置が送信した前記データ書込み用映像信号の送信終了通知を受信したときは、前記制御手段により前記メモリ読み書き手段を制御して、前記映像用メモリに格納された前記データ書込み用映像信号を読み出し、そのデータ書込み用映像信号の有効映像信号区間から前記制御プログラムデータを分離抽出して前記記憶手段に格納する通信手段であることを特徴とするデータ受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ送信装置及びデータ受信装置に係り、特にテレビ受像機等の映像信号受信装置内のフラッシュメモリに対する書込み用データを送信するデータ送信装置、及び映像信号受信装置内で上記の書き込み用データを受信するデータ受信装置に関する。
【背景技術】
【０００２】
テレビ受像機等の映像信号受信装置では、内部に実装された中央処理装置（ＣＰＵ）が受信装置全体を統括的に制御するのが一般的である。そのＣＰＵのプログラムは、機能仕様の変更などにより製品出荷後のサービス現場や出荷直前の製造現場などで変更可能なように、映像信号受信装置の内部に組み込まれた基板上に実装されているフラッシュメモリに外部からプログラム用データを書き込むことで、メモリを交換することなくプログラム変換可能とされている。そのため、従来は、映像信号受信装置内部のフラッシュメモリに、映像信号受信装置に専用コネクタを設けることなく、外部装置からプログラム用データを書き込むデータ送信装置が提案されている（例えば、特許文献１参照）。
【０００３】
図７は従来のデータ送信装置及びデータ受信装置の一例のブロック図を示す。同図において、データ送信装置である外部装置４０は、データ受信装置である映像信号受信装置５０内のフラッシュメモリ５６にＣＰＵ５５のプログラム用データを書き込むための装置で、フラッシュ書込みデータ保持部４１に保持しているフラッシュ書込みデータを、通信制御部４２を介して通信用トランシーバ部４３からデータ通信線６１へ出力する。
【０００４】
映像信号受信装置５０は、データ通信線６１を介して通信用トランシーバ部５３に供給されたフラッシュ書込みデータをＣＰＵ５５を介してフラッシュメモリ５６に書き込む。また、映像信号受信装置５０は、入力された映像信号に対して映像信号前処理部５１で所定の前処理を行い、前処理後の映像信号を映像信号処理ブロック５２にて、映像用フレームメモリ５４を用いて所定の信号処理を行う。
【０００５】
【特許文献１】特開平１１−２４９１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図７に示した従来のデータ送信装置及びデータ送受信装置では、データ送信装置である外部装置４０からデータ通信線６１を介してフラッシュ書込みデータをデータ受信装置である映像信号受信装置５０へ送信し、映像信号受信装置５０内でＣＰＵ５５がフラッシュメモリ５６に受信したフラッシュ書込みデータを書き込むようにしているため、外部装置４０と映像信号受信装置５０内のＣＰＵ５５との間のデータ通信伝送速度により書込み時間が左右され、データ容量が大きく、装置間のデータ通信伝送速度が低い場合などは書込み時間が長くなるという問題があった。
【０００７】
例えば、外部装置４０としてＰＣ（パーソナルコンピュータ）を用い、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）方式でＲＳ−２３２Ｃケーブルを介して映像信号受信装置５０内部のＣＰＵ５５と接続する場合、一般的なＵＡＲＴチップ１６５５０Ａ仕様に従った通信速度上限は１１５.２ｋｂｐｓとなる。しかし、通信速度と通信エラーのトレードオフの関係から、上限通信速度より低い速度で使っているのが実状である。
【０００８】
本発明は以上の点に鑑みなされたもので、通信伝送時間を大幅に短縮できるデータ送信装置及びデータ受信装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するため、本発明のデータ送信装置は、記憶手段を内蔵した制御プログラムデータに基づき映像信号処理を行うデータ受信装置に対して、記憶手段に格納すべき制御プログラムデータを送信するデータ送信装置において、制御プログラムデータを映像信号の有効映像信号区間に配置したデータ書込み用映像信号を生成する信号生成手段と、データ書込み用映像信号をデータ受信装置へ送信する送信手段と、データ受信装置との間で双方向の通信を行うと共に、送信手段の制御を行う通信手段とを有し、通信手段は、データ受信装置に対してデータ書込み用映像信号の送信開始を通知した後、データ受信装置から送信開始応答を受信したときは、送信手段を用いてデータ書込み用映像信号のデータ受信装置への送信を開始し、データ書込み用映像信号の送信が終了したときは、データ受信装置に対してデータ書込み用映像信号の送信終了を通知することで、データ受信装置において受信したデータ書込み用映像信号から制御プログラムデータを分離抽出させて記憶手段に格納させる通信手段であることを特徴とする。
【００１０】
この発明では、受信側のデータ受信装置内の記憶手段が格納すべき制御プログラムデータを、映像信号の有効映像信号区間に配置して生成したデータ書込み用映像信号を、データ受信装置へ送信するようにしたため、制御プログラムデータを映像信号の伝送速度で伝送できる。
【００１１】
また、上記の目的を達成するため、本発明のデータ受信装置は、内蔵の記憶手段に書込まれた制御プログラムデータに基づき映像信号処理を行うデータ受信装置において、データ送信装置が送信した、制御プログラムデータが映像信号の有効映像信号区間に配置されたデータ書込み用映像信号を受信する映像信号受信手段と、映像信号を格納する映像用メモリと、映像信号受信手段が受信したデータ書込み用映像信号を映像用メモリに格納し、映像用メモリに格納されたデータ書込み用映像信号を読み出すメモリ読み書き手段と、メモリ読み書き手段を制御して映像用メモリに格納されたデータ書込み用映像信号を読み出し、そのデータ書込み用映像信号の有効映像信号区間から制御プログラムデータを分離抽出して記憶手段に格納する制御手段と、データ送信装置との間で双方向の通信を行うと共に、映像信号受信手段及び制御手段の制御を行う通信手段とを有し、通信手段は、データ送信装置が送信したデータ書込み用映像信号の送信開始通知を受信した後、データ送信装置に送信開始応答を通知し、その後映像信号受信手段を用いてデータ書込み用映像信号を受信して、その受信したデータ書込み用映像信号を、制御手段によりメモリ読み書き手段を制御させて映像用メモリに格納し、データ送信装置が送信したデータ書込み用映像信号の送信終了通知を受信したときは、制御手段によりメモリ読み書き手段を制御させて映像用メモリに格納されたデータ書込み用映像信号を読み出し、そのデータ書込み用映像信号の有効映像信号区間から制御プログラムデータを分離抽出して記憶手段に格納する通信手段であることを特徴とする。
【００１２】
この発明では、記憶手段が格納すべき制御プログラムデータを映像信号の有効映像信号区間に配置して生成されたデータ書込み用映像信号を受信して一旦映像用メモリに格納した後、制御手段からメモリ読み書き手段を制御して読み出し、そのデータ書込み用映像信号の有効映像信号区間から制御プログラムデータを分離抽出して記憶手段に書き込むようにしたため、制御プログラムデータを映像信号の伝送速度で受信した後、映像用メモリに対してはメモリ読み書き手段のバスアクセススピード及び制御手段の外部バスアクセススピードでデータ転送して記憶手段に格納できる。
【００１３】
すなわち、本発明では、記憶手段へ書込みを行う制御プログラムデータを映像信号時系列データと見立てて生成したデータ書込み用映像信号を出力するデータ送信装置と、映像用メモリとその保持データをメモリ読み書き手段を介して読み出すことが可能な中央処理装置による制御手段を有するという特徴を持つデータ受信装置とを組み合わせることで、データ送信装置からデータ受信装置へ転送する制御プログラムデータは、最大でデータ受信装置の入力に対応する静止画サイズのデータ容量単位に転送でき、かつ、制御手段はメモリ読み書き手段のバス、及び制御手段の外部バスのアクセススピードで映像用メモリから書込みデータを取り出せる。
【発明の効果】
【００１４】
本発明によれば、受信側のデータ受信装置内の記憶手段が格納すべき制御プログラムデータを、有効映像信号区間に配置したデータ書込み用映像信号を生成して送信することにより、制御プログラムデータを映像信号の伝送速度で伝送するようにしたため、データ通信線で制御プログラムデータを伝送していた従来装置に比べて大容量の制御プログラムデータを短時間で伝送することができる。
【００１５】
また、本発明によれば、記憶手段が格納すべき制御プログラムデータが映像信号の有効映像信号区間に配置されたデータ書込み用映像信号を受信して一旦映像用メモリに格納した後、読み出し、そのデータ書込み用映像信号の有効映像信号区間から制御プログラムデータを分離抽出して記憶手段に書き込むことにより、制御プログラムデータを映像信号の伝送速度で受信した後、映像用メモリに対してはメモリ読み書き手段のバス、及び制御手段の外部バスアクセススピードでデータ転送して記憶手段に格納するため、高速に制御プログラムデータの転送を行うことができ、これより、メモリ書込みを伴う製造工程やサービス現場における作業効率の向上が期待できる。
【発明を実施するための最良の形態】
【００１６】
図１は本発明になるデータ送信装置とデータ受信装置の一実施の形態のブロック図を示す。データ送信装置の一実施の形態である外部装置１０は、後述するフラッシュメモリ２６に書込むための書込みデータ（これは、後述するＣＰＵ２４のプログラム用データである）を保持するデータ保持部１１と、データ加工及び映像信号生成部１２と、映像信号を出力する映像信号出力部１３と、通信制御部１４と、後述する映像信号受信装置２０に接続された通信用トランシーバ部１５とから構成されている。
【００１７】
データ加工及び映像信号生成部１２は、フラッシュ書込みデータ保持部１１からの書込みデータを静止画の時系列画素データに置き換え、かつ、指定の画像サイズに並び替えて静止画データをＣＰＵ２４の制御プログラムデータの書込み用映像信号として生成する。映像信号出力部１３は、データ加工及び映像信号生成部１２が生成した静止画データを外部へ出力する。また、通信制御部１４は、外部装置１０と映像信号受信装置２０間でフラッシュメモリ書込みデータから生成した静止画のサイズや出力タイミング等の情報をやり取りする。
【００１８】
データ加工及び映像信号生成部１２の出力静止画データはディジタル信号とし、その信号フォーマットはＲ（赤）信号、Ｇ（緑）信号、Ｂ（青）信号からなる三原色信号、又は輝度（Ｙ）信号、２種類の色差信号Ｐｂ、Ｐｒからなる信号と、水平・垂直同期信号及びピクセルクロックとする。後述する映像信号出力部１３が有するトランスミッタの入力信号仕様でディジタル映像信号の有効映像領域を表すイネーブル信号が必要な場合は、データ加工及び映像信号生成部１２において、イネーブル信号を生成及び出力するものとする。
【００１９】
映像信号出力部１３には映像信号用ディジタルインタフェース伝送方式のトランスミッタを有するものとし、例えばＤＶＩ（Digital Visual Interface）、ＨＤＭＩ（High-Definition Multimedia Interface）、ＬＶＤＳ（Low Voltage Differential Signaling）、ＳＤＩ（Serial Digital Interface）等が挙げられる。これらの伝送方式は、トランスミッタと対となるレシーバを用いれば、トランスミッタへの入力信号と等価な信号がレシーバ出力信号として現れることを保証する。映像信号出力部１３はデータ加工及び映像信号生成部１２からの出力信号を入力信号とし、採用するディジタルインタフェース伝送方式の専用フォーマットへ変換して出力する。
【００２０】
一方、本発明のデータ受信装置の一実施の形態としての映像信号受信装置２０は、外部装置１０の映像信号出力部１３が有するトランスミッタと対となるレシーバを内部に有し、外部からの映像信号を受信して装置内部のディジタル信号フォーマットに加工処理して出力する映像信号前処理部２１と、外部装置１０と通信を行うための通信用トランシーバ部２２と、ディジタル信号化された映像信号を信号処理するための映像信号処理ブロック２３と、映像信号受信装置２０全体を内蔵のプログラム又はフラッシュメモリ２６に格納されたプログラムに従って統括的に制御するＣＰＵ２４と、映像用フレームメモリ２５と、前記書込みデータが書き込まれるフラッシュメモリ２６とからなる。
【００２１】
上記の映像用フレームメモリ２５は、ディジタル信号化された映像信号データ及び映像信号処理ブロック２３で信号処理した途中データや処理後の最終データを保持する、映像信号処理ブロック２３を介してデータの読み書きが可能なメモリである。また、ＣＰＵ２４は、映像信号処理ブロック２３を介して映像用フレームメモリ２５へアクセス可能である。なお、フラッシュメモリ２６は、電気的に全ビット又はブロック単位で消去可能な半導体メモリであるが、これに限らず書き換え可能な不揮発性メモリであれば何でもよく、例えば、ＳＤカードあるいはＥＥＰＲＯＭなどでもよい。また、フラッシュメモリ２６の他の代替として、ハードディスクやフロッピディスク等の書き換え可能な記憶装置でもよい。
【００２２】
次に、フラッシュメモリ２６のデータ書込みについて、図１乃至図６を参照して詳細に説明する。まず、図１に示すように、外部装置１０の映像信号出力部１３と映像信号受信装置２０の映像信号前処理部２１、外部装置１０の通信用トランシーバ部１５と映像信号受信装置２０の通信用トランシーバ部２２を各々信号線３１、３２で接続する。次に、外部装置１０の通信制御部１４は、通信用トランシーバ部１５、データ通信線３２、映像信号受信装置２０内の通信用トランシーバ部２２を介してフラッシュメモリデータの書込みを開始するためのスタート信号をＣＰＵ２４に対して出力することで処理が開始される（図２のステップＳ１）。
【００２３】
その後、映像信号受信装置２０のＣＰＵ２４から外部装置１０の通信制御部１４へ応答信号ＡＣＫが送信され（図２のステップＳ２）、それを通信制御部１４が確認すると、フラッシュメモリ書込みデータ送信のための静止画情報（静止画サイズや、フラッシュメモリ書込みデータがどの映像信号に多重されているかなどの情報）を通信制御部１４が通信用トランシーバ部１５及びデータ通信線３２を介して映像信号受信装置２０へ送信する（図２のステップＳ３）。
【００２４】
映像信号受信装置２４内のＣＰＵ２４が通信用トランシーバ部２２を介して上記の静止画情報を受信すると、データ通信線３２を介して通信制御部１４へ応答信号ＡＣＫを送信し（図２のステップＳ４）、それを通信制御部１４が確認すると、以後、外部装置１０から映像信号受信装置２０へ信号線３１を用いて静止画信号の出力が開始される（図２のステップＳ６）。
【００２５】
上記のステップＳ６で出力される静止画信号は、データ加工及び映像信号生成部１２が生成して映像信号出力部１３から信号線３１を介して映像信号として映像信号前処理部２１へ出力される。上記の静止画信号は、例えば三原色信号を映像信号出力部１３から出力する場合は、その三原色信号のうちＧ信号に図３（Ａ）に示す如く、フラッシュメモリ書込みデータが多重される。
【００２６】
すなわち、図３（Ａ）に示すＧ信号は、同図（Ｂ）及び（Ｃ）に示す水平同期信号と同図（Ｄ）に示す垂直同期信号と共に出力されるが、Ｇ信号の有効映像信号区間にフラッシュ書込みデータ保持部１１から読み出されたフラッシュメモリ書込みデータＤｋが順番に時系列に合成して配置された構成とされている。
【００２７】
フラッシュメモリ書込みデータの先頭は、静止画映像信号の有効画像領域左上画素点のＧ信号になるように配置し、以後フラッシュメモリ書込みデータのデータ順が映像信号の時系列データとなるように配置していくが、フラッシュメモリの書込みデータは映像信号の水平有効画像区間単位に細切れになる。
【００２８】
そこで、水平有効画像区間単位に細切れになったデータの先頭と終端を区別し易くする目的で、図３（Ａ）に示すように、水平同期信号を基準としたデータの先頭を表す特殊符号ＭＫＨＳが、有効映像信号区間に配置される先頭のフラッシュメモリ書込みデータの直前に配置され、かつ、水平同期信号を基準としたデータの終端を表す特殊符号ＭＫＨＥが有効映像信号区間に最後に配置されるフラッシュメモリ書込みデータの直後に配置される。これらの特殊符号ＭＫＨＳ及びＭＫＨＥは、フラッシュメモリの書込みデータでは現れない信号列が望ましく、複数バイトで構成される。
【００２９】
なお、図３の一例では、映像信号のＧ信号にフラッシュメモリ書込みデータを配置したが、Ｒ信号又はＢ信号、あるいはＲ／Ｇ／Ｂ信号全てのいずれに配置してもよい。更に、出力する静止画映像信号がＹ／Ｐｂ／Ｐｒの色差信号の場合は、フラッシュメモリ書込みデータをＹ信号、Ｐｂ信号及びＰｒ信号のどれか一信号に配置するか、あるいはＹ／Ｐｂ／Ｐｒ信号全てに配置してもよい。
【００３０】
図３と共に説明したように、フラッシュメモリの書込みデータが有効映像信号区間に多重されたＧ信号を含む静止画映像信号は、図１の映像信号前処理部２１で映像信号受信装置２０内部のディジタル信号フォーマットに加工処理された後、映像信号処理ブロック２３により映像用フレームメモリ２５に一旦書き込まれる。
【００３１】
ここで、映像用フレームメモリ２５が図４（Ａ）に示すような、入出力幅（Ｉ／Ｏ幅）が３２ビットの２バンク（Ｂａｎｋ）構成のシンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）である場合、通常のＲ／Ｇ／Ｂの三原色信号からなる映像信号データは図４（Ｃ）に示すように、映像用フレームメモリ２５のバンク０に書き込まれるが、上記のＧ信号にフラッシュメモリ書込みデータが多重されている静止画信号データは、図４（Ｄ）に示すように、映像用フレームメモリ２５のバンク０に書き込まれる。
【００３２】
なお、先頭の画像データ｛Ｒ０,Ｇ０,Ｂ０｝又は｛Ｒ０,ＭＫＨＳ,Ｂ０｝は図４（Ｂ）に示すように、画面の左上端の位置の画像データである。また、図４（Ｄ）には特殊符号「ＭＫＨＳ」がバンク０に格納されているが、ここでは１バイトであるものとしている。なお、映像用フレームメモリ２５に格納する映像信号は三原色信号であるものとしているが、Ｙ／Ｐｂ／Ｐｒの構成の映像信号でもよいことは勿論である。
【００３３】
以上のようにして、図２のステップＳ９でデータ取り込みと映像用フレームメモリ２５にＧ信号にフラッシュメモリ書込みデータが多重されている１フレーム分の静止画信号データの書込みが終了すると、映像信号受信装置２０内のＣＰＵ２４は、通信用トランシーバ部２２を介して外部装置１０へデータ取り込み完了信号を送信する（図２のステップＳ１０）。外部装置１０の通信制御部１４が上記のデータ取り込み完了信号の受信を確認すると、通信用トランシーバ部１５を介して映像信号受信装置２０へ終了信号を送信し（図２のステップＳ１１）、これをＣＰＵ２４が確認すると、応答信号ＡＣＫを返送し（図２のステップＳ１２）、フラッシュメモリの書込みデータの一連の送受信処理が完了する。
【００３４】
なお、図２のステップＳ６で送信される、フラッシュメモリの書込みデータが多重された静止画データは１フレーム分であるが、送受信すべきフラッシュメモリの書込みデータが複数フレーム分での伝送を必要とする大きなデータ量であるときには、図２のステップＳ３〜Ｓ１０の処理を複数回繰り返すこととなる。
【００３５】
外部装置１０からフラッシュメモリの書込みデータを静止画データとして映像信号受信装置２０へ送信する動作が終了すると、映像信号受信装置２０内のＣＰＵ２４は、映像用フレームメモリ２５に格納されているフラッシュメモリの書込みデータを加工してフラッシュメモリ２６に書き込む処理を開始する。
【００３６】
この処理について図５と共に説明する。図５は外部データバス幅３２ビットのＣＰＵ２４が映像用フレームメモリ２５からフラッシュメモリ書込みデータを読出し、データ加工する例の説明図を示す。ＣＰＵ２５は映像信号処理ブロック２３のレジスタ部２３２を読み書きすることで映像信号処理ブロック２３の挙動を制御するのに加え、映像信号処理ブロック２３内のフレームメモリ制御部２３１を介して映像用フレームメモリ２５内のデータを読み書きできる構成になっている。
【００３７】
図５はＣＰＵ２４が図４（Ｄ）に示したフラッシュメモリ書込みデータを格納した映像用フレームメモリ２５のメモリ領域をアクセスし、１回のアクセスで３２ビットのデータを読み出す場合を示している。ＣＰＵ２４からは映像用フレームメモリ２５がＣＰＵ外部メモリの一つに見えるように、フレームメモリ制御部２３１がフレームメモリ制御部２３１とＣＰＵ２４間のバススピード、及びフレームメモリ制御部２３１と映像フレームメモリ２５間のバススピードの差異を吸収する処理を行っており、そのアクセススピードはＣＰＵ２４の外部バスアクセススピード、及びフレームメモリ制御部２３１と映像フレームメモリ２５間のバスアクセススピードになる。
【００３８】
フラッシュメモリ書込みデータは図３の一例に従いＧ信号に配置されているとすると、ＣＰＵ２４は映像用フレームメモリ２５の静止画映像信号のデータ並びに従って順番にアクセスして画素データを取出し、更にその中からＧ信号のみのデータを取出して順番に再配置する加工処理を行う。
【００３９】
また、水平有効画像区間単位に細切れになったフラッシュメモリ書込みデータの前後に「ＭＫＨＳ／ＭＫＨＥ」の特殊符号を配置した場合、ＣＰＵ２４がフラッシュメモリ書込みデータを取出す際には、特殊符号ＭＫＨＳとＭＫＨＥの間に挟まれたデータ列を取出し、特殊符号ＭＫＨＳとＭＫＨＥは映像用フレームメモリ２５から該当データを取り出す際の基準符号として用いることができる。加工処理を施したデータ列は本来のフラッシュメモリ書込みデータを再構築したことに相当し、ＣＰＵ２４はこのデータ列をフラッシュメモリ２６に書込む。
【００４０】
ところで、本実施の形態において、フラッシュメモリ書込みデータの伝送及び書込みを実行している期間、映像信号受信装置２０の映像用フレームメモリ２５内におけるフラッシュメモリ書込みデータが存在する領域は、人間の認識できる正常な映像信号としては成立しない。そこで、フラッシュメモリ書込みデータの伝送及び書込み期間中であることを映像信号受信装置２０側で映像として認知するために、図４（Ａ）に示した領域を持つ映像用フレームメモリ２５を、図６に示すように領域Ａと領域Ｂとに領域分割して使用してもよい。
【００４１】
ここで、図６はＣＰＵ２４がフラッシュメモリ書込みデータを読み出す領域Ａとは別に、映像信号処理ブロック２３が読み出す映像データ領域Ｂを確保する例を示す。外部装置１０からのフラッシュメモリ書込みデータが多重された静止画データは、図６に示す映像用フレームメモリ２５の領域Ａに格納されて、ＣＰＵ２４から読み出す処理が行われると同時に、映像信号処理ブロック２３は映像用フレームメモリ２５の領域Ｂに格納されている映像信号データを読み出す処理を行う。
【００４２】
これにより、映像信号処理ブロック２３が読み出す領域Ｂに、人間の認識できる映像信号データを格納しておくことで、フラッシュメモリ書込みデータの伝送及び書込みを実行している期間を映像信号受信装置２０側で映像として認知できる。例えば、映像信号受信装置２０内のＣＰＵ２４は、フラッシュメモリ書込みデータの伝送及び書込み処理の段階を外部装置１０との通信により認識し、処理の段階に見合った映像信号データを発生し、映像信号処理ブロック２３内のフレームメモリ制御部２３１を介して領域Ｂに書き込む。または、映像信号処理ブロック２３の内部に固有の映像信号発生部を有しておき、ＣＰＵ２４からの指示に従って処理の段階に見合った映像信号を発生してもよい。
【００４３】
この場合、映像信号処理ブロック２３の後段の処理部クロックと、映像信号発生部が生成する映像信号クロック間で同期がとれていないならば、映像信号発生部で発生した映像信号は領域Ｂに書き込んだ後、後段の処理部クロックで領域Ｂの映像信号を読み出す。同期がとれている場合は、発生した映像信号を領域Ｂに書き込まず、直接映像信号処理ブロック２３の後段へ出力してもよい。
【００４４】
次に、本実施の形態における外部装置１０と映像信号受信装置２０間のフラッシュメモリ書込みデータ伝送速度について説明する。映像信号受信装置２０の入力映像信号上限がＸＧＡ信号（総画素数１，３４４×８０６／有効画素数１，０２４×７６８／垂直同期周波数６０Ｈｚ／ピクセルクロック６５ＭＨｚ／ＲＧＢ信号）の場合を例にとる。外部装置１０は図３のようにＸＧＡ信号のＧ信号にフラッシュメモリ書込みデータを配置した信号を映像信号受信装置２０へ出力し、映像信号受信装置２０は図４のように映像用フレームメモリ２５へ受信データを格納する。
【００４５】
このときの外部装置１０と映像信号受信装置２０間の通信伝送速度は、１秒間に有効画素数のフレームデータを６０フレーム伝送する速度になるので、
１,０２４×７６８×６０＝４７,１８５,９２０バイト／秒
＝３７７,４８７,３６０ｂｐｓ≒３７７４８７.４ｋｂｐｓ
となり、従来技術のＵＡＲＴ方式通信速度１１５.２ｋｂｐｓと比較して３,０００倍以上のスピード向上を実現できる。
【００４６】
また、本実施の形態では、フラッシュメモリ書込みデータ格納先の映像用フレームメモリ２５とＣＰＵ２４間はＣＰＵ２４の外部バスアクセススピード、及びフレームメモリ制御部２３１と映像用フレームメモリ２５間のバスアクセススピードでデータ転送を行えることから、高速にフラッシュメモリ２６へ書込みを行うことができる。
【図面の簡単な説明】
【００４７】
【図１】本発明のデータ送信装置及びデータ受信装置の一実施の形態のブロック図である。
【図２】図１の外部装置と映像信号受信装置間でやりとりする一連の通信例を示すシーケンス図である。
【図３】図１中の外部装置においてフラッシュメモリへ書込むデータを静止画映像信号へ変換する例を示す図である。
【図４】図１中の映像信号受信装置において静止画映像信号を映像用フレームメモリへ格納する例を示す図である。
【図５】図１中のＣＰＵが映像用フレームメモリからフラッシュメモリへ書込むデータを読出し、データ加工する例の説明図である。
【図６】映像用フレームメモリを領域分割して使用する例
【図７】従来のデータ送信装置及びデータ受信装置の一例のブロック図である。
【符号の説明】
【００４８】
１０  外部装置
１１  フラッシュ書込みデータ保持部
１２  データ加工及び映像信号生成部
１３  映像信号出力部
１４  通信制御部
１５、２２  通信用トランシーバ部
２０  映像信号受信装置
２１  映像信号前処理部
２３  映像信号処理ブロック
２４  中央処理装置（ＣＰＵ）
２５  映像用フレームメモリ
２６  フラッシュメモリ
３１  信号線
３２  データ通信線
２３１  フレームメモリ制御部
２３２  レジスタ部
【図１】
2007036857.tif 000003
【図２】
2007036857.tif 000004
【図３】
2007036857.tif 000005
【図４】
2007036857.tif 000006
【図５】
2007036857.tif 000007
【図６】
2007036857.tif 000008
【図７】
2007036857.tif 000009