(57)【要約】【課題】  ケーブルを再接続することなくＤＣ測定とＡＣ測定を切り替え、高精度で高速なＦＥＴ特性測定装置を提供する。【解決手段】  パルス発生器に接続されて第１と第２のパルスを分割出力するディバイダと、第１のＳＭＵと、ディバイダからのパルスか第１のＳＭＵからの電圧かを選択する第１のスイッチと、第１のスイッチからの信号が印加されると共に被測定対象の第１の端子に該信号を供給する終端抵抗と、第２および第３のＳＭＵと、第３のＳＭＵに接続されたバイアスティーと、被測定対象の第２の端子を第２のＳＭＵに接続するか、または、第２の端子をバイアスティーの第３のＳＭＵからの電圧を重畳した信号に接続するかを選択する第２のスイッチと、ディバイダと前記バイアスティーに接続された電圧測定手段とを備える。【選択図】        図１
2007327791.tif 000002
【特許請求の範囲】
【請求項１】
パルス発生器と、
前記パルス発生器に接続され、前記パルス発生器からのパルスを第１と第２のパルスに分割するディバイダと、
電圧を供給する第１のＳＭＵと、
前記ディバイダおよび前記第１のＳＭＵから接続され、前記ディバイダからのパルスか、前記第１のＳＭＵからの電圧かを選択して信号を出力する第１のスイッチと、
他端が接地されており、前記第１のスイッチからの信号が印加されると共に被測定対象の第１の端子に該信号を供給する、前記第１のスイッチと前記被測定対象に接続された終端抵抗と、
第２および第３のＳＭＵと、
前記第３のＳＭＵに接続され、前記第３のＳＭＵからの電圧を重畳した信号と、直流成分を含まない信号を出力するバイアスティーと、
前記被測定対象の第２の端子と、前記第２のＳＭＵと、前記バイアスティーとに接続された第２のスイッチであって、前記第２の端子を前記第２のＳＭＵに接続するか、または、前記第２の端子を前記バイアスティーの前記第３のＳＭＵからの電圧を重畳した信号に接続するか、を選択する前記第２のスイッチと、
前記ディバイダと、前記バイアスティーに接続され、前記ディバイダの第２のパルスと、前記バイアスティーの直流成分を含まない信号を測定する電圧測定手段と
を備え、
前記被測定素子の直流特性を測定するときには、前記第１と第２のＳＭＵを被測定素子に接続し、前記被測定素子の交流特性を測定するときには、前記パルス発生器と前記第３のＳＭＵと前記電圧測定手段を被測定素子に接続するように、前記第１と第２のスイッチを選択するＦＥＴ特性測定装置。
【請求項２】
さらに、コントローラを備えたことを特徴とする請求項１に記載のＦＥＴ特性測定装置。
【請求項３】
前記コントローラは、プロセッサと記憶部を備えたことを特徴とする請求項２に記載のＦＥＴ特性測定装置。
【請求項４】
前記第１または第２のスイッチは、ＲＦスイッチであることを特徴とする請求項１ないし３のいずれかに記載のＦＥＴ特性測定装置。
【請求項５】
前記第２のＳＭＵは、電流も測定することを特徴とする請求項１ないし４に記載のＦＥＴ特性測定装置。
【請求項６】
前記電圧測定手段はオシロスコープであることを特徴とする請求項１ないし５に記載のＦＥＴ特性測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＥＴのゲートに電圧を印加し、それに伴ってＦＥＴに流れるドレイン電流を測定する特性測定技術に関し、特に、ＤＣ（直流）信号をゲートに印加するＤＣ測定と、ＡＣ（交流）信号をゲートに印加するＡＣ測定の両機能を兼ね備えたＦＥＴ特性測定装置に関する。
【背景技術】
【０００２】
近年、ＩＣ（半導体集積回路）の微細化により、ＦＥＴの特性評価技術に新しい手法が導入されている。特に、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）、歪みシリコン、Ｈｉｇｈ−ｋ（高誘電率）材料などを用いた先進のＭＯＳＦＥＴのＩＶ特性（電圧電流特性）を測定する場合には、ゲートにＤＣ電圧を印加するという従来の測定手法では、ＦＥＴの自己発熱現象のために信頼性の高いＩＶ特性の測定結果を得ることができない。そこで、例えば非特許文献１のような、ゲートに時間幅の短いパルスを印加することで、発熱の影響を受けない測定結果を得る測定手法が知られている。
【０００３】
また、非特許文献２のｐ１６には、上記のような新しい測定手法（以下、本明細書ではパルスＩＶ測定と呼ぶ）による測定装置が記載されており、さらに、この装置では接続を変更することなしにＤＣ測定もすることができると記載されている。本明細書の図４に、非特許文献２のｐ１６による測定装置を従来技術によるＦＥＴ特性測定ステム７００として記載する。
【０００４】
【非特許文献１】ＩＥＥＥ  ＥＬＥＣＴＲＯＮ  ＤＥＶＩＣＥ  ＬＥＴＴＥＲＳ，  ＶＯＬ．１６，  Ｎｏ．４，  ＡＰＲＩＬ  １９９５  Ｋ．Ａ．Ｊｅｎｋｉｎｓ  ａｎｄ  Ｊ．Ｙ−Ｃ．Ｓｕｎ  Ｐ１４５〜１４７
【非特許文献２】ＩＥＥＥ  ＩＣＭＴＳ  （ＩＮＴＥＲＮＡＴＩＯＮＡＬ  ＣＯＮＦＥＲＥＮＣＥ  ＯＮ  ＭＩＣＲＯＥＬＥＣＴＲＯＮＩＣ  ＴＥＳＴ  ＳＴＲＵＣＴＵＥ）  Ｔｅｘｔ  Ｂｏｏｋ  ｏｆ  ＴＵＴＯＲＩＡＬ  ＳＨＯＲＴ  ＣＯＵＲＳＥ，  Ｓｅｓｓｉｏｎ  ４：  Ｃｈａｒａｃｔｅｒｉｚｉｎｇ  Ｔｒａｎｓｉｅｎｔ  Ｄｅｖｉｃｅ  Ｂｅｈａｖｉｏｒ  Ｕｓｉｎｇ  Ｐｕｌｓｅ  Ｉ−Ｖ  Ｔｅｃｈｎｉｑｕｅ，  Ｍａｒｃｈ  ６，  ２００６，  Ｙ．Ｚｈａｏ
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、図４を参照して、本発明者が従来技術によるＦＥＴ特性測定装置７００の動作として想定する動作を説明する。被測定対象（ＤＵＴ）のＦＥＴ７１２のゲート端子には、パルス発生器（ＰＧ）７０６の出力が接続され、さらに、その間にバイアスティー７１０を介してＤＣ測定器７０２が接続されると共に、ピックオフティー７０８を介してオシロスコープ７０４が接続されている。
【０００６】
ＤＵＴ７１２のドレイン端子には、バイアスティー７１４を介してオシロスコープ７０４が接続され、さらに、バイアスティー７１４を介してＤＣ測定器７０２が接続されている。ＤＣ測定器７０２には、コントローラとしての機能もあり、オシロスコープ７０４とパルス発生器７０６を制御する。ピックオフティー７０８の構成についての具体的な説明は非特許文献２には記載されていないので、本明細書では、オシロスコープに信号を伝える何らかのブラックボックス手段として扱う。
【０００７】
ＤＵＴ７１２のゲート端子にパルスを印加する測定をする場合には、パルス発生器７０６から印加電圧Ｖｇとしてパルス波形を出力し、そのパルスをオシロスコープ７０４で観測し、ＤＵＴ７１２のドレイン端子にはバイアスティー７１４を介してＤＣ測定器７０２からバイアス電圧が印加され、該パルスによりＤＵＴ７１２のドレイン端子に現れる電圧Ｖｄの変動をバイアスティー７１４を介してオシロスコープ７０４で観測すると想定される。ここで、パルス発生器７０６の出力は、後述のようにバイアスティー７１０のコンデンサでＤＣ成分がブロックされるため、パルスのベースライン電圧を任意の電圧値に設定する場合には、ＤＣ測定器７０２からバイアスティー７１０を介してＤＵＴ７１２のベース端子に印加されるパルスにバイアス電圧をかけるものと想定される。
【０００８】
ＤＣ測定をする場合には、ＤＣ測定器７０２からバイアスティー７１０を介してＤＵＴ７１２のベース端子にＤＣ電圧を印加し、ＤＵＴ７１２のドレイン端子の電圧をバイアスティー７１４を介してＤＣ測定器７０２で測定する。
【０００９】
ここでバイアスティーについて図５を参照して説明する。図５は、典型的なバイアスティー８００の構成を示したもので、ＤＣポート８０２とＡＣ＋ＤＣポート８０６はインダクタを介して接続され、ＡＣポート８０４とＡＣ＋ＤＣポート８０６はキャパシタすなわちコンデンサを介して接続されている。したがって、図４に記載のバイアスティー７１０は、その動作目的から、ＤＣポートにＤＣ測定器７０２が接続され、ＡＣポートにパルス発生器７０６が接続されると想定され、バイアスティー７１４は、ＤＣポートにＤＣ測定器７０２が接続され、ＡＣポートにオシロスコープ７０４が接続されていると想定される。
【００１０】
上記のＦＥＴ特性測定装置７００を用いると、次のような問題点がある。
【００１１】
まず、パルスＩＶ測定からＤＣ測定に切り替えたときに、長い待ち時間が必要となる。なぜならば、２つのバイアスティーに内蔵されているキャパシタは、直流信号のＡＣポートへの漏洩を阻止するためで、通常、数μＨという大きな値のものが使われているためである。そのため、ＤＣ測定器７０２からゲート端子にＤＣ電圧を印加直後から、比較的長い時間にわたり、バイアスティー７１０のキャパシタの容量を充電するための過渡電流が流れる。従って、正確な測定をするためには、この期間測定を待たなければならない。他方、この過渡電流は、ドレイン端子に接続されたバイアスティー７１４のキャパシタについても同様で、正確に測定するためには、過渡電流が治まるまで測定を待つ必要がある。
このとき、十分な待ち時間を設けずにＤＣ測定すると、測定値が不正確になるのは言うまでもない。
【００１２】
次に、パルスＩＶ測定時に、ゲート端子に印加されるパルス波形の測定誤差が大きいので、ＩＶ特性の測定誤差が大きい可能性がある。従来技術によるＦＥＴ特性測定装置７００では、パルス電圧の観測のためのピックオフティー７０８がバイアスティー７１０より前段に置かれている。これは、ピックオフティー７０８をバイアスティー７１０より後段に挿入すると、ピックオフティー７０８からオシロスコープ７０４に流れる電流により、正確なパルス電圧測定ができなくなることを防ぐためと考えられる。しかしながら、一般的にバイアスティーは、その構造から通過帯域を十分広く、フラットな特性にすることが困難であるため、パルスの波形に歪みが生じる。そのため、オシロスコープ７０４で観測したパルス電圧波形と、実際にＤＵＴ７１２のゲート端子に印加されたパルス電圧波形は異なった波形となり、そのためにＩＶ特性の測定誤差が増す可能性がある。図６に、この現象を説明する例示として、パルスＩＶ測定で使用される条件に近い１００ｎｓｅｃのパルスを、利用可能周波数帯域が１２ＫＨｚから１５ＧＨｚの市販のパルス用バイアスティーに加えた際の、ＡＣポートでの波形Ｐ（実線）と、ＡＣ＋ＤＣポートでの波形Ｑ（点線）を示す。この図６で見ると、波形Ｑは、パルスの立ち上がりから落ち着くまでのスロープが長く、落ち着いてからもうねりが見て取れるが、波形Ｐを測定していては、そのような歪みはわからない。
【００１３】
さらに、従来技術によるＦＥＴ特性測定装置７００では、パルスの条件（周期、幅、立ち上がり、立ち下がり時間）を変更したときに、バイアスティーを２つも交換する必要があり、交換の手間や、交換機材のコストが増す。すなわち、通常、バイアスティーは帯域通過フィルタとして働くので、パルスを用いた測定の場合、使用するパルスの条件に適したバイアスティーを注意深く選択する必要がある。そのため、使用するパルスの条件を変更する場合、交換すべきバイアスティーを２個も用意しなければならない。
【００１４】
上述の問題点を解決するために、本発明の目的は、ＤＣ測定とパルスＩＶ測定などのＡＣ測定を切り替えでき、ケーブルを手動で接続し直すことなく、高精度かつ高速にＦＥＴの特性を測定するＦＥＴ特性測定装置を提供することである。
【００１５】
本発明の別の目的は、ＤＣ測定時には、バイアスティーのキャパシタに流れる過渡電流による待ち時間の影響を受けないＦＥＴ特性測定装置を提供することであり、本発明のさらに別の目的は、ＡＣ測定時に、ＤＵＴのゲート端子に与えたパルスを正確に測定することができるＦＥＴ特性測定装置を提供することである。
【００１６】
本発明のさらに別の目的は、ＡＣ測定において印加するパルスの条件を変えたとしても、その変更によって交換すべき部品を交換する時間や、交換部品にかかるコストを低減するＦＥＴ特性測定装置を提供することである。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明によるＦＥＴ特性測定装置では、パルス発生器と、パルス発生器に接続され、パルス発生器からのパルスを第１と第２のパルスに分割するディバイダと、電圧を供給する第１のＳＭＵと、ディバイダおよび第１のＳＭＵから接続されてディバイダからのパルスか第１のＳＭＵからの電圧かを選択して信号を出力する第１のスイッチと、他端が接地されており、第１のスイッチからの信号が印加されると共に被測定対象の第１の端子に該信号を供給する、第１のスイッチと被測定対象に接続された終端抵抗と、第２および第３のＳＭＵと、第３のＳＭＵに接続されて第３のＳＭＵからの電圧を重畳した信号と直流成分を含まない信号を出力するバイアスティーと、被測定対象の第２の端子と第２のＳＭＵとバイアスティーとに接続された第２のスイッチであって、第２の端子を第２のＳＭＵに接続するか、または、第２の端子をバイアスティーの第３のＳＭＵからの電圧を重畳した信号に接続するかを選択する第２のスイッチと、ディバイダとバイアスティーに接続されてディバイダの第２のパルスとバイアスティーの直流成分を含まない信号を測定する電圧測定手段とを備え、被測定素子の直流特性を測定するときには、第１と第２のＳＭＵを被測定素子に接続し、被測定素子の交流特性を測定するときには、パルス発生器と第３のＳＭＵと電圧測定手段を被測定素子に接続するように第１と第２のスイッチを選択することを特徴とする。
【００１８】
さらに、本発明によるＦＥＴ特性測定装置は、コントローラを備えた態様や、コントローラにプロセッサと記憶部を備えた態様や、第１と第２のスイッチがＲＦスイッチである態様や、第２のＳＭＵが電流も測定する態様や、電圧測定手段がオシロスコープである態様を含む。
【発明の効果】
【００１９】
以上のように、本発明を用いると、ケーブルを接続し直すことなく、ＤＣ測定とＡＣ測定を切り替えながら、高精度かつ高速にＦＥＴの特性を測定するＦＥＴ特性測定装置を提供することできる。
【００２０】
また、本発明を用いると、ＤＣ測定時には、バイアスティーのキャパシタに流れる過渡電流による待ち時間の影響を受けないので、測定を高速に行うことができる。
【００２１】
さらに、本発明を用いると、ＡＣ測定時には、ＤＵＴのゲート端子に与えたパルスを正確に測定することができる。
【００２２】
さらに、本発明を用いると、ＡＣ測定において印加するパルスの条件を変えたとしても、その変更によって交換すべき部品の交換時間や、交換部品にかかるコストを低減することができる。
【発明を実施するための最良の形態】
【００２３】
図１のブロック図を参照して、本発明による最良の実施の形態であるＦＥＴ特性測定装置１００を説明する。
【００２４】
パルス発生器（ＰＧ）１０２の出力は、ディバイダ１０４の端子（あるいは、コネクタ、以下同様）ａに接続され、ディバイダ１０４内で２分割された出力信号の一方は端子ｂからオシロスコープ（Ｓｃｏｐｅ）１１８の入力端子Ｃｈ１に接続される。ディバイダで分割された出力信号の他方は端子ｃからスイッチ（ＳＷ１）１０６の端子ｆに接続される。スイッチ１０６の端子ｈは被測定対象（ＤＵＴ）１１０のゲート端子Ｇに接続されるとともに、終端抵抗Ｒ（１０８）に接続される。終端抵抗１０８の他端は接地される。パルス発生器１０２とオシロスコープ１１８は、図１に一点差線で示されるように、ケーブル１２４で接続されてトリガー信号を伝える。ここでオシロスコープは、電圧測定が容易なディジタルオシロスコープであっても良い。
【００２５】
ＤＵＴ１１０のソース端子Ｓは接地されており、ドレイン端子Ｄはスイッチ（ＳＷ２）１１２のｉ端子に接続される。スイッチ１１２のｊ端子はバイアスティー（Ｂｉａｓ−Ｔ）１１４のＡＣ＋ＤＣポートに接続される。バイアスティー１１４のＤＣポートはＳｏｕｒｃｅ  Ｍｅａｓｕｒｅ  Ｕｎｉｔ（ＳＭＵ）１１６（以降、このＳＭＵ１１６をＳＭＵ３と呼んで識別しやすくする）に接続される。ＳＭＵとは、ここでは、ＤＣ電圧印加と電流測定機能を兼ね備えた測定器で、一例としてアジレント・テクノロジー社から提供されるＡｇｉｌｅｎｔ  ４１５６，  Ａｇｉｌｅｎｔ  Ｅ５２７０，  Ａｇｉｌｅｎｔ  Ｂ１５００などに搭載されたＳＭＵを使用することができる。また、ＤＣ電圧印加と電流測定機能を備えた他の測定器を使用することもできる。バイアスティー１１４のＡＣポートはオシロスコープ１１８の入力端子Ｃｈ２に接続される。
【００２６】
スイッチ１０６の端子ｇにはＳＭＵ１２０（以降ＳＭＵ１と呼ぶ）が接続される。スイッチ１１２の端子ｋには、ＳＭＵ（以降ＳＭＵ２と呼ぶ）１２２が接続される。
【００２７】
オシロスコープ１１８のＣｈ１とＣｈ２は、オシロスコープ内部でそれぞれの内部インピーダンスすなわちシャント抵抗に接続され、電圧測定が可能である。典型的には、このシャント抵抗は５０オームである。
【００２８】
スイッチ  ＳＷ１（１０６）とＳＷ２（１１２）は、時間幅の短いパルスが通せるように帯域の広いＲＦ用リレーである。このＲＦリレーには、例えば、ｓｉｎｇｌｅ−ｐｏｌｅ  ｄｏｕｂｌｅ−ｔｈｒｏｗ（ＳＰＤＴ）スイッチで使用可能周波数帯域がＤＣ〜２６．５ＧＨｚのアジレント・テクノロジー社製のＡｇｉｌｅｎｔ  Ｎ１８１０ＴＬ  Ｃｏａｘｉａｌ  Ｓｗｉｔｃｈが用いられる。
【００２９】
また、ＦＥＴ特性測定装置１００には、装置内の制御を行うコントローラ１３２が備えられ、図１で点線で示されるように、パルス発生器１０２、オシロスコープ１１８、ＳＭＵ１（１２０）、ＳＭＵ２（１２２）、ＳＭＵ３（１１６）、ＳＷ１（１０６）、ＳＷ２（１１２）に接続されてこれらを制御する。コントローラ１３２内には、プロセッサ１３４と記憶部１３６が備えられており、各種制御を行う。コントローラ１３２は、例えば、Ｗｉｎｄｏｗｓ（登録商標）ＯＳあるいはＵＮＩＸ（登録商標）ＯＳ搭載のパーソナルコンピュータ（ＰＣ）、ＵＮＩＸ（登録商標）ＯＳ搭載のワークステーション、その他の各種シーケンス制御装置を採用することができ、プロセッサ１３４は、ＣＰＵ，ＭＰＵ，ＤＳＰ、ゲートアレイなどの演算装置であり、記憶部１３６は、ＲＡＭ，ＲＯＭ，ハードディスクなどの記憶装置、または、各種ＣＤドライブ、各種ＤＶＤドライブなどの記憶媒体アクセス手段であっても良い。また、コントローラ１３２から各装置への制御バスにはＧＰＩＢ（Ｇｅｎｅｒａｌ  Ｐｕｒｐｏｓｅ  Ｉｎｔｅｒｆａｃｅ  Ｂｕｓ）などのバスを用いても良い。記憶部１３６には、本ＦＥＴ特性測定装置１００の制御に必要なＯＳの他、試験に必要な各種プログラム、試験のための各種設定値、試験結果の各種測定値やそれに基づいた計算値などが格納される。
【００３０】
次に、図２を参照して、本発明によるＦＥＴ特性測定装置１００のＤＣ測定時の接続と動作を説明する。ＤＣ測定時には、ＳＷ１（１０６）は端子ｇと端子ｈを接続するようにコントローラ１３２に制御され、ＳＷ２（１１２）は、端子ｉと端子ｋを接続するようにコントローラ１３２に制御される。これにより、ＤＵＴ１１０に対して、ＳＭＵ１（１２０）とＳＭＵ２（１２２）を用いて、所望のＩＶ特性などのＤＣ特性の測定を行うことができる。例えば、ＳＭＵ１（１２０）でＤＵＴ１１０のゲート端子Ｇに電圧を印加し、ＳＭＵ２（１２２）でドレイン端子Ｄにバイアスを掛けながら、流れる電流を測定する。その際、ＤＣ測定の経路上にはバイアスティーなどのキャパシタやインダクタなどの誘導性素子がないので、ＤＣ特性の測定を高精度で行うことができる。
【００３１】
次に、図３を参照して、本発明によるＦＥＴ特性測定装置１００のパルスＩＶ測定などのＡＣ測定時の接続と動作を説明する。ＡＣ測定時には、ＳＷ１（１０６）は端子ｆと端子ｈを接続するようにコントローラ１３２に制御され、ＳＷ２（１１２）は、端子ｉと端子ｊを接続するようにコントローラ１３２に制御される。これにより、パルス発生器１０２から出力されたパルスは、ディバイダ１０４で端子ａから端子ｂと端子ｃに２分割される。ディバイダ１０４の端子ｂから出力されたパルスは、オシロスコープ１１８の入力Ｃｈ１で観測される。ディバイダ１０４の端子ｃから出力されたパルスは、スイッチＳＷ１（１０６）を介して終端抵抗Ｒ１０８とＤＵＴ１１０のゲート端子Ｇに印加される。
【００３２】
ここで、図７を参照して、パルス発生器１０２からＤＵＴ１１０のゲート端子Ｇまでの回路について説明する。パルス発生器１０２には、出力インピーダンスＺ＿ｐｇｕが備えられ、パルスの設定値Ｖ＿ｓｅｔに対し、Ｖ＿ｓｏｕｒｃｅの電圧のパルスを発生する。Ｚ＿ｐｇｕは典型的には５０オームである。ディバイダ１０４は、３個のＺ＿ｄｉｖをスター型に接続して各端子に接続されており、典型的には、各Ｚ＿ｄｉｖは５０／３オームである。オシロスコープ１１８の入力端子Ｃｈ１には、内部インピーダンスＺ＿ｏｓｃが内部で接続されており、Ｚ＿ｏｓｃも典型的には５０オームである。ディバイダの端子ｃに接続される終端抵抗１０８の抵抗値も５０オームである。さらに、ＤＵＴのゲート端子の入力インピーダンスは通常数メガオーム以上であり、５０オームよりは充分大きいと考えられるので、スイッチ（ＳＷ１）１０６の端子ｈから見た終端抵抗を接続したゲート端子の合成インピーダンスは、ほぼ５０オームとみなすことができる。
【００３３】
従って、パルス発生器１０２からディバイダ１０４の端子ａに出力されたパルス電圧Ｖ＿ｏｕｔは、ディバイダ１０４内の端子ｂおよびｃにつながるインピーダンスがどちらも等しい値であるので、ＤＵＴ１１０のゲート端子Ｇに印加される電圧Ｖ＿ｄｕｔとオシロスコープ１１８の入力端子Ｃｈ１に印加される電圧Ｖ＿ｍｅａｓは等しい値となる。本発明では、このように構成することで、ＤＵＴのゲート端子にかかる電圧と等しい電圧をオシロスコープ１１８で測定することで、ゲート電圧にかかる電圧を高精度に測定することができる。
また、パルス発生器１０２でパルスのベースライン電圧を任意の電圧に設定した場合にも、オシロスコープ１１８で、ＤＵＴ１１０のゲート端子Ｇに印加されるのと等しいパルスのベースライン電圧と波高値を測定することができる。
【００３４】
なお、上記のＺ＿ｐｇｕ，Ｚ＿ｄｉｖ，Ｚ＿ｔｅｒｍ，Ｚ＿ｏｓｃを別の値とすること、あるいは、ディバイダ内の各抵抗を等しい値にしない、などの改変を行っても、その改変に適した換算をすることで、上記の構成の目的を達成することができる。その場合、これらの抵抗値が既知であり、変動したとしても容易に見積もれることが必要である。
【００３５】
図３に戻ると、ＤＵＴ１１０のドレイン端子Ｄには、ＳＭＵ３（１１６）からのバイアス電圧が、バイアスティー１１４のＤＣポートとＡＣ＋ＤＣポートを介して印加され、ＤＵＴ１１０ドレイン端子Ｄの電圧は、バイアスティー１１４のＡＣポートを介してオシロスコープ１１８の入力Ｃｈ２で測定される。オシロスコープ１１８の入力Ｃｈ２には、図７の説明と同様に、内部インピーダンスＺ＿ｏｓｃが接続されており、ここでの測定電圧とこの内部インピーダンスＺ＿ｏｓｃからＤＵＴ１１０に流れるドレイン電流値を得ることができる。
【００３６】
以上のＤＣ測定、ＡＣ測定での接続や設定は、コントローラ１３２から制御され、測定値の取得や格納もコントローラ１３２で行われる。
【００３７】
以上の説明から明らかなように、本発明によるＦＥＴ特性測定装置１００を用いると、ＤＣ測定とＡＣ測定時で使われる測定器などのリソースを、２つの広帯域のＲＦスイッチで切り替えて接続することができる。
【００３８】
従って、ＤＣ測定時には、経路上にバイアスティーが接続されないので、ＡＣ測定にしか必要ないキャパシタに流れる過渡電流が治まるまで測定を待つ必要はなく、迅速にＤＣ測定を行うことができる。
【００３９】
また、ＡＣ測定では、ＤＵＴのゲート端子に既知の抵抗値の終端抵抗を接続し、さらにパルス発生器の出力をディバイダで分割してＤＵＴのゲート端子とオシロスコープに接続したことで、パルス発生器からゲート端子までの経路に帯域を制限するキャパシタやインダクタなどの誘導性素子を含まないので、ＤＵＴのゲート電圧に印加される電圧を正確に測定することができる。ここで、終端抵抗は、広帯域でフラットな周波数特性のものを入手しやすいことも、高精度な測定値を得るのに寄与している。
【００４０】
従って、本発明によるＦＥＴ特性測定装置１００を用いると、ＡＣ測定を高精度にできる上に、ＤＣ測定を、接続を変更する手間をかけずに、従来より高精度かつ短い待ち時間で行うことができる。これにより、オペレータは、ＡＣ測定とＤＣ測定の値を正確かつ迅速に比較することもできる。
【００４１】
さらに、ＡＣ測定において印加するパルスの条件を変えたとしても、その変更によって交換すべき部品はバイアスティーが一つで済むので、交換時間や、交換に使われる予備部品にかかるコストを低減することができる。
【００４２】
以上、本発明の実施の形態について本発明を説明してきたが、本発明の思想に基づき、さまざまな変形・変更を施すことが可能できる。
【図面の簡単な説明】
【００４３】
【図１】本発明によるＦＥＴ特性測定装置のブロック図である。
【図２】図１のブロック図においてＤＣ測定の経路を説明する概念図である。
【図３】図１のブロック図においてＡＣ測定の経路を説明する概念図である。
【図４】従来技術によるＦＥＴ特性測定装置を示すブロック図である。
【図５】バイアスティーの構成を説明する回路図である。
【図６】バイアスティーにパルスを通したときの波形の影響を示す波形図である。
【図７】図３におけるＤＵＴのゲート端子の前段の動作を説明する回路図である。
【符号の説明】
【００４４】
１００  ＦＥＴ特性測定装置
１０２  パルス発生器
１０４  ディバイダ
１０６、１１２  スイッチ
１０８  終端抵抗
１１０  被測定対象（ＤＵＴ）
１１４  バイアスティー
１１６、１２０、１２２  ＳＭＵ
１１８  オシロスコープ
１２４  トリガー線
１３２  コントローラ
１３４  プロセッサ
１３６  記憶部
【図１】
2007327791.tif 000003
【図２】
2007327791.tif 000004
【図３】
2007327791.tif 000005
【図４】
2007327791.tif 000006
【図５】
2007327791.tif 000007
【図６】
2007327791.tif 000008
【図７】
2007327791.tif 000009