(57)【要約】【課題】カソード共通で１パッケージに２つの可変容量ダイオードが内蔵された素子をＬＣ共振回路に使用する場合、直流的にＨレベルになるポイントと高周波的にＨレベルとなるポイントが異なるため、直流カットのためのコンデンサや、高いインピーダンスのバイアス抵抗が必要であり、基板実装面積の削減が進まず、セットのコストダウンが図れない問題があった。【解決手段】カソード共通にした２つの可変容量ダイオードのアノード端子間に、高いインピーダンスの抵抗を接続し、１パッケージに封止する。抵抗は可変容量ダイオードのｐ−領域間に拡散領域にて形成するか、ポリシリコンでチップ上に配置できるので、可変容量ダイオードのチップサイズを維持したまま抵抗を内蔵させることができる。これにより高いインピーダンスのバイアス抵抗を別途設ける必要がなく、基板実装面積の削減および、セットのコストダウンを図ることができる。【選択図】図１
2007048901.tif 000002
【特許請求の範囲】
【請求項１】
アノード端子とカソード端子を有し、該カソード端子同士を共通に接続した２つの可変容量ダイオードと、
２つの前記アノード端子間に接続された高いインピーダンスを有する抵抗と、
前記共通に接続したカソード端子およびそれぞれのアノード端子からなる３つの外部端子とを具備することを特徴とする可変容量ダイオード。
【請求項２】
前記２つの可変容量ダイオードおよび前記抵抗とを１つのパッケージで封止することを特徴とする請求項１に記載の可変容量ダイオード。
【請求項３】
前記抵抗のインピーダンスは、前記２つのアノード端子間の使用周波数に対して十分高いことを特徴とする請求項１に記載の可変容量ダイオード。
【請求項４】
前記インピーダンスは、１０ＫΩ以上であることを特徴とする請求項３に記載の可変容量ダイオード。
【請求項５】
ＬＣ共振回路に用いる可変容量ダイオードであって、
アノード端子とカソード端子を有し該カソード端子同士を共通に接続した２つの可変容量ダイオードと、
２つの前記アノード端子間に接続された高いインピーダンスを有する抵抗と、
前記共通に接続したカソード端子およびそれぞれのアノード端子からなる３つの外部端子とを備えることを特徴とする可変容量ダイオード。
【請求項６】
前記２つの可変容量ダイオードおよび前記抵抗とを１つのパッケージで封止することを特徴とする請求項５に記載の可変容量ダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変容量ダイオードに係り、特に可変容量ダイオードを内蔵する場合の基板面積の削減、セットのコストダウンに寄与できる可変容量ダイオードに関する。
【背景技術】
【０００２】
図４は従来の可変容量ダイオードの一例を示す図であり、図４（Ａ）が回路図、図４（Ｂ）が平面図である。
【０００３】
図４（Ａ）の如く、可変容量ダイオードＤは、２つの可変容量ダイオードＤ１、Ｄ２よりなり、それぞれのカソードを共通接続した共通カソード端子ＣＡと、それぞれのアノード端子Ａ１、Ａ２を外部に導出した３端子素子である。
【０００４】
図４（Ｂ）は、上記の可変容量ダイオードＤをシリコン基板に集積化した一例を示す平面図である。
【０００５】
可変容量ダイオードＤは、カソードとなるｎ−型半導体基板２１にアノードとなる２つのｐ−型不純物領域２２を島状に設けたチップ２３を、リードフレーム２４などに固着して樹脂層などのパッケージ２５にて封止したものである。同一のｎ−型半導体基板２１に２つの可変容量ダイオードＤ１、Ｄ２のｐ−型不純物領域２２を配置することにより、図４（Ａ）の回路を実現している。共通カソード端子ＣＡと２つのアノード端子Ａ１、Ａ２は外部端子としてパッケージ２５外に導出される。
【０００６】
図５は上記の可変容量ダイオードＤを用いたＬＣ共振回路を示す図であり、一例としてチューナー用ＩＣなどで同調回路を構成する場合の回路図を示す。
【０００７】
図５（Ａ）は、発振側の同調回路（周波数選択回路）の一例である。この回路には、図４で示した、２つの可変容量ダイオードＤ１、Ｄ２のカソード同士が接続され、抵抗Ｒ１を介して所定の電圧ＶＴが印加される可変容量ダイオードＤが備わる。この場合、可変容量ダイオードＤ２の第２アノード端子Ａ２および可変容量ダイオードＤ１の第１アノード端子Ａ１は、共通カソード端子ＣＡに印加される電圧ＶＴより低電位とする。このため、第２アノード端子Ａ２は直接接地されており、第１アノード端子Ａ１は、抵抗Ｒｂを介して接地されている。第１アノード端子Ａ１にはコンデンサＣｂが接続し、このコンデンサの他端にはコイルＬ１の一端が接続され、コイルＬ１の他端にはコンデンサＣ１の一端が接続される。コイルＬ１の他端は端子Ｂに接続し、コンデンサＣ１の他端は接地している。
【０００８】
これにより可変容量ダイオードＤ１、Ｄ２とコンデンサＣｂ、Ｃ１の直列接続による合成容量と、コイルＬ１のインダクタンスによる並列ＬＣ共振回路が構成される。可変容量ダイオードＤに印加される電圧ＶＴにより所望の受信周波数の共振周波数が選択され、ＩＣへ入力される。
【０００９】
コンデンサＣｂは直流カットのため接続されており、これにより端子Ｂより印加されたバイアスが可変容量ダイオードＤ側へ流れることを阻止している。一方高周波信号は、端子Ｂから入力されＩＣに流れる。高周波信号はコンデンサＣｂを介して可変容量ダイオードＤ側にも流れるが、高抵抗のＲｂを介して接地に漏れる信号は非常に少なく無視できる（例えば特許文献１参照。）。
【００１０】
また、図５（Ｂ）は、カソード端子を共通として１パッケージに２つの可変容量ダイオードを内蔵した素子を用いて３点トラッキングさせるための回路の一例である。
【００１１】
この回路は、例えば受信側同調回路と発振側同調回路を１つのパッケージ内に構成したものであり、可変容量ダイオードＤの２つのアノード端子Ａ１、Ａ２の出力端にＬＣ共振回路がそれぞれ接続するものである。
【００１２】
第２アノード端子Ａ２は、コンデンサＣｏ、および高い抵抗値の抵抗Ｒｏの一端に接続し、コンデンサＣｏ、抵抗Ｒｏの他端はそれぞれ接地されている。ここで、第２アノード端子Ａ２側のＬＣ共振回路（Ｌｏ、Ｃｐ、Ｃｏ、Ａ２、Ｃｇ、Ｃ１）は、コイルＬｏと可変容量ダイオードＤ間に直列にトラッキング特性を補正するためのパディングコンデンサＣｐが接続される。
【００１３】
一方第１アノード端子Ａ１は、コンデンサＣｒ、コイルＬｒに接続し、コンデンサＣｒ、コイルＬｒの他端はそれぞれ接地されている。またコイルＬｒは直流バイアスをカットのためのコンデンサＣｃを介してＩＣに接続する。
【００１４】
可変容量ダイオードＤの共通カソード端子ＣＡには電位ＶＴが印加され容量が可変する。また共通カソード端子ＣＡはコンデンサＣｇを介して接地される。すなわち共通カソード端子ＣＡの入力端においては、直流バイアスとしては正電位（Ｈレベル）であり高周波信号としてはＧＮＤ電位（Ｌレベル）である。
【特許文献１】特開平５−２１８８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
同調回路に用いる可変容量ダイオードでは、第１および第２アノード端子Ａ１、Ａ２の電位より高い電位ＶＴを共通カソード端子ＣＡに印加する。このため、第１および第２アノード端子Ａ１、Ａ２を接地（ＧＮＤ電位）する回路構成が一般的である。
【００１６】
しかし、第１アノード端子Ａ１または第２アノード端子Ａ２が接続する信号ラインには、高周波信号が入力される。そこで、例えば発振側同調回路では、第１アノード端子Ａ１または第２アノード端子Ａ２を高い抵抗値を有する抵抗Ｒｂ、Ｒｏを介して接地し、高周波信号の漏れを防止している（図５（Ａ）、（Ｂ））。受信側同調回路では、コイルＬｒを介していずれかのアノード端子を接地し、高周波信号の漏れを防止している（図５（Ｂ））。
【００１７】
また、ＬＣ共振回路では、ＩＣへの入力端に接続する信号ライン側を高周波信号のＨレベルとする。従って、ＩＣへの入力端に接続しない側のＬＣ共振回路の端子（コイルＬ１、Ｌｏ、ＬｒのＩＣ側の端子と逆の端子）を接地し、高周波信号のＬレベルとしている。しかしＬレベルの信号ラインには直流バイアスも入力されるので、コンデンサＣ１、Ｃｏ、Ｃｒを接続することにより直流バイアスをカットしている。
【００１８】
図５（Ａ）の場合、ＬＣ共振回路を構成するコイルＬ１は、簡単な構造のコイル（ソレノイド）で実施できる。しかし、可変容量ダイオードＤの第１および第２アノード端子Ａ１、Ａ２を直流的に接地するための抵抗Ｒｂが必要となる。このため、部品点数、基板面積の増加が避けられず、またセットのコストアップになる問題がある。
【００１９】
一方図５（Ｂ）の回路では、第１アノード端子Ａ１は、コイルＬｒを通して直流的に接地される。しかし、第２アノード端子Ａ２が接続する信号ラインは、パディングコンデンサＣｐで直流バイアスがカットされているため接地できない。そこで、パディングコンデンサＣｐより第２アノード端子Ａ２側に接続点Ｐを設け、第２アノード端子Ａ２を接地する。しかし、この接続点は高周波信号がＨレベルの信号ライン上にあるため、高周波信号の漏れを防止するため、高抵抗の抵抗Ｒｏを接続する必要がある。従ってこの場合も、部品点数、基板面積の増加になるため、セットのコストアップになってしまう。
【課題を解決するための手段】
【００２０】
本発明は上述した諸々の事情に鑑み成されたものであり、第１に、アノード端子とカソード端子を有し、該カソード端子同士を共通に接続した２つの可変容量ダイオードと、２つの前記アノード端子間に接続された高いインピーダンスを有する抵抗と、前記共通に接続したカソード端子およびそれぞれのアノード端子からなる３つの外部端子とを具備することにより解決するものである。
【００２１】
第２に、ＬＣ共振回路に用いる可変容量ダイオードであって、アノード端子とカソード端子を有し該カソード端子同士を共通に接続した２つの可変容量ダイオードと、２つの前記アノード端子間に接続された高いインピーダンスを有する抵抗と、前記共通に接続したカソード端子およびそれぞれのアノード端子からなる３つの外部端子とを備えることにより解決するものである。
【発明の効果】
【００２２】
本発明に依れば以下の効果が得られる。
【００２３】
第１に、簡単な構造のコイル（ソレノイド）と、可変容量ダイオードを用いたＬＣ共振回路において、共振コイルを通してＩＣに直流バイアスを印加する場合、直流バイアスをカットするための抵抗が不要となる。従って、基板実装面積を削減でき、セットのコストダウンに貢献できる。
【００２４】
第２に、可変容量ダイオードを用いたＬＣ共振回路で３点トラッキングさせる回路を構成する場合に、パディングコンデンサに接続された第２アノード端子を、内蔵の抵抗及び第１アノード端子側のコイルＬｒを介して直流的に接地できる。これにより第２アノード端子側に接続していた直流バイアスをカットするための抵抗が不要となる。従って、基板実装面積を削減でき、セットのコストダウンに貢献できる。
【発明を実施するための最良の形態】
【００２５】
以下に本発明の実施の形態について図１から図３を参照して詳細に説明する。
【００２６】
図１には、本実施形態の可変容量ダイオードを示す。図１（Ａ）は平面図であり、図１（Ｂ）はは等価回路図である。
【００２７】
可変容量ダイオード１０は、２つの可変容量ダイオードＤ１、Ｄ２と、抵抗Ｒｉとから構成される。
【００２８】
可変容量ダイオードのチップ１３は、カソードとなるｎ−型半導体基板１１に、不純物の拡散などにより島状にアノードとなる２つのｐ−型不純物領域１２を設ける。これらのｐ−型不純物領域１２は、それぞれｎ−型半導体基板１１とｐｎ接合ダイオードを構成している。すなわち、２つの可変容量ダイオードＤ１、Ｄ２がカソードを共通として１つのチップ１３に集積化されている。
【００２９】
チップ１３は、３つの端子を有する例えばリードフレーム１４に実装される。すなわち、リードフレーム１４のアイランドにｎ−型半導体基板１１を固着する。そして、２つのｐ−型不純物領域１２は金属電極（不図示）とボンディングワイヤ１６等によりそれぞれ２つのリードと電気的に接続される。アイランドと連続するリードが共通カソード端子ＣＡとなり、他の２つのリードがそれぞれ第１および第２アノード端子Ａ１、Ａ２となり、外部に導出される。
【００３０】
チップ１３はリードフレーム１４の一部と共にエポキシ樹脂等の樹脂層１５を用いた、例えばトランスファーモールドにより完全に被覆保護され、３端子構造の可変容量ダイオード１０が構成される。
【００３１】
可変容量ダイオード１０は、ｐｎ接合への電圧印加により接合の空乏層幅が変化し、コンデンサの電極間隔を変化させたと同様の効果で容量が変化する現象を利用したダイオードである。すなわち、ｐｎ接合部の不純物濃度分布は、容量の電圧依存性が大きくなるように適宜選択されている。
【００３２】
また、２つのｐ−型不純物領域は、抵抗Ｒｉにて接続されている。抵抗Ｒｉは、基板にｐ型およびｎ型不純物を拡散した拡散領域であってもよいし、基板上に絶縁膜を介してパターンニングされたポリシリコンであってもよい。抵抗Ｒｉのインピーダンスは、第１アノード端子Ａ１および第２アノード端子Ａ２間の使用周波数に対して十分高く、数十ＫΩ（例えば１０ＫΩ以上）である。
【００３３】
図１（Ｂ）のごとく、本実施形態の可変容量ダイオード１０は、第１および第２アノード端子Ａ１、Ａ２間に高インピーダンスの抵抗Ｒｉを接続し、これらを１つのパッケージに封止したものである。外部端子は、第１アノード端子Ａ１、第２アノード端子Ａ２、共通カソード端子ＣＡの３端子である。共通カソード端子ＣＡに所定の電圧ＶＴを印加することにより、容量が変化する。
【００３４】
この可変容量ダイオード１０はＬＣ共振回路に採用すると好適である。以下ＬＣ共振回路の一例としてチューナー用ＩＣなどで同調回路を構成する場合を例に説明する。
【００３５】
図２は、可変容量ダイオード１０の第１アノード端子Ａ１および第２アノード端子Ａ２を直流的に接地して使用する場合で、ＬＣ共振回路のコイルを通してＩＣに直流バイアスを印加する回路の一例である。
【００３６】
この回路は例えば、図１の可変容量ダイオード１０をＬＣ共振回路に使用した発振側の同調回路（周波数選択回路）１００を示す回路図であり、例えば、ＦＭチューナーなどである。
【００３７】
可変容量ダイオード１０は、前述の如く、２つの可変容量ダイオードＤ１、Ｄ２のカソード同士が接続された共通カソード端子ＣＡと、第１アノード端子Ａ１および第２アノード端子Ａ２を有する。そして、第１アノード端子Ａ１および第２アノード端子Ａ２間に抵抗Ｒｉを接続し、これらを１チップに集積化した素子である。共通カソード端子ＣＡには、抵抗Ｒ１を介して所定の電圧ＶＴが印加される。
【００３８】
可変容量ダイオード１０の第２アノード端子Ａ２と第１アノード端子Ａ１は、共通カソード端子ＣＡに印加される電圧ＶＴより低電位とする。本実施形態では、第２アノード端子Ａ２が直接接地され、第１アノード端子Ａ１は可変容量ダイオード１０に内蔵された抵抗Ｒｉを介して接地することができる。
【００３９】
第１アノード端子Ａ１にはコンデンサＣｂが接続し、このコンデンサＣｂにはコイルＬ１の一端が接続し、ＬＣ共振回路によって高周波信号がＨレベル（交流的に高インピーダンス）となる信号ラインを形成する。また高周波信号がＬレベル（交流的に低インピーダンス）となるコイルＬ１の他端は、コンデンサＣ１と接続し、また直流バイアスが印加される端子Ｂに接続する。コンデンサＣ１は接地される。
【００４０】
これにより可変容量ダイオード１０とコンデンサＣｂ、Ｃ１の直列接続による合成容量と、コイルＬ１のインダクタンスによる並列ＬＣ共振回路が構成される。可変容量ダイオード１０に印加される電圧ＶＴにより所望の受信周波数の共振周波数が選択され、ＩＣへ入力される。
【００４１】
可変容量ダイオード１０の共通カソード端子ＣＡは直流的にはＨレベル（直流のＧＮＤ電位に対して高電位）であり、第２アノード端子Ａ２は直接接地され直流的にはＬレベル（ＧＮＤ電位）である。また、第１アノード端子Ａ１は抵抗Ｒｉを介して接地され、Ｌレベル（ＧＮＤ電位）となる。また直流バイアスが印加される端子Ｂは、直流的にはＨレベル（高電位）である。コンデンサＣｂは直流バイアスをカットするために接続されており、端子Ｂから印加された直流バイアスが可変容量ダイオード１０側へ流れることを阻止している。同様にコンデンサＣ１も端子Ｂに印加された直流バイアスが接地へ漏れることを阻止している。
【００４２】
ＬＣ共振回路では、ＩＣへの入力端となるコイルＬ１の一端に接続する信号ラインを高周波信号のＨレベル（交流的に高インピーダンス）とする。そしてコイルＬ１の他端を接地し、高周波信号のＬレベル（交流的にＧＮＤインピーダンス）としている。
【００４３】
高周波信号は、コンデンサＣｂを介して可変容量ダイオード１０側にも流れるが、可変容量ダイオード１０に内蔵された高抵抗の抵抗Ｒｉを介して接地に漏れる高周波信号は非常に少なく無視できる。
【００４４】
このように、本実施形態では、可変容量ダイオード１０に抵抗Ｒｉを内蔵している。これにより、ソレノイド等の簡単な構造のコイルを使用したＬＣ共振回路において、共振コイルを通してＩＣにバイアスを印加する場合、図５（Ａ）に示す従来の回路構成において必要であった外付けの抵抗Ｒｂが不要となる。
【００４５】
抵抗Ｒｉは、不純物拡散による場合は可変容量ダイオードの２つのｐ−領不純物域１２間にパターンニングされる。また、ｐ−型不純物領域１２間にパターンニングできない場合はポリシリコンなどにより抵抗Ｒｉを形成し、チップ上に絶縁膜を介して配置できる。つまり、従来の可変容量ダイオードのチップサイズを維持することができる。
【００４６】
従って、従来の抵抗Ｒｂの基板実装面積分を削減することができ、また部品点数の削減によるセットのコストダウンに寄与できる。
【００４７】
図３は、カソード端子を共通として１パッケージに２つの可変容量ダイオードを内蔵した素子を用いて３点トラッキングさせるための回路の一例である。
【００４８】
この回路２００は、例えば受信側同調回路と発振側同調回路を１つの基板内に構成し、可変容量ダイオード１０の第１アノード端子Ａ１、第２アノード端子Ａ２の出力端にＬＣ共振回路がそれぞれ接続するものであり、例えばＡＭチューナーなどである。
【００４９】
第２アノード端子側に発振側同調回路２０１が構成され、第１アノード端子Ａ１側に受信側同調回路２０２が構成される。
【００５０】
第２アノード端子Ａ２は、コンデンサＣｏを介して接地される。第２アノード端子Ａ２にはトラッキング特性を補正するためのパディングコンデンサＣｐが接続し、コイルＬｏのＩＣ側の一端と接続する。コイルＬｏの他端は、直流バイアスが印可される端子ＢおよびコンデンサＣ１の一端に接続する。コンデンサＣ１の他端は接地される。
【００５１】
一方第１アノード端子Ａ１はコンデンサＣｒを介して接地される。また、第１アノード端子は、コイルＬｒのＩＣ側の一端に接続する。コイルＬｒの他端は接地されている。またコイルＬｒはコンデンサＣｃを介してＩＣに接続する。尚、コンデンサＣｃは設けなくても良い。
【００５２】
これにより、発振側同調回路２０１ではコイルＬｏ、コンデンサＣｐ、Ｃｏ、可変容量ダイオード１０によりＬＣ共振回路が構成される。コンデンサＣｏの他端は接地され、ＬＣ共振回路において高周波的にＧＮＤ電位となる。
【００５３】
また、受信側同調回路２０２ではコイルＬｒ、コンデンサＣｒ、可変容量ダイオード１０によりＬＣ共振回路が構成される。コンデンサＣｒの他端は接地され、ＬＣ共振回路において高周波的にＧＮＤ電位となる。またコンデンサＣｃは直流バイアスをカットするために接続される。
【００５４】
可変容量ダイオード１０の共通カソード端子ＣＡは、接続点Ｐ１より所定の電位ＶＴが抵抗Ｒ１を介して印加される。また、接続点Ｐ１にはコンデンサＣｇの一端に接続し、コンデンサＣｇの他端は接地される。
【００５５】
可変容量ダイオード１０は電位ＶＴにより容量が可変する。すなわち共通カソード端子ＣＡの入力端においては、直流バイアスとしてＨレベルである。一方、第１アノード端子Ａ１および第２アノード端子Ａ２は、共通カソード端子ＣＡより低電位とする必要があり、一般には接地される。
【００５６】
第１アノード端子Ａ１は、コイルＬｒを介して接地される。一方、第２アノード端子Ａ２にはパディングコンデンサＣｐが接続している。広域帯では周波数のずれが大きくなるが、パディングコンデンサＣｐによって３点でトラッキングすることにより周波数のずれを小さくすることができる。しかし、パディングコンデンサＣｐにより、第２アノード端子Ａ２を接地することができない。
【００５７】
そこで、本実施形態の可変容量ダイオード１０では、第２アノード端子Ａ２を内蔵の抵抗Ｒｉを介して第１アノード端子Ａ１と接続する。つまり、第２アノード端子Ａ２は、第１アノード端子Ａ１およびコイルＬｒを介して接地することができる。
【００５８】
また、ＬＣ共振回路では、ＩＣへの入力端に接続する信号ライン側、すなわちコイルＬｒおよびコイルＬｏのＩＣ側の一端に接続する信号ラインを高周波信号のＧＮＤ電位に対して交流的に高インピーダンスとする。従って、コイルＬｒおよびコンデンサＣｒの他端を接地し、高周波信号のＬレベル（交流的に接地）としている。またコイルＬｏの他端（接続点Ｐ２側）およびコンデンサＣｏの他端を接地し、高周波信号のＬレベル（交流的に接地）としている。
【００５９】
可変容量ダイオード１０において、第１アノード端子Ａ１および第２アノードＡ２が抵抗Ｒｉにより接続されている。しかし抵抗Ｒｉの抵抗値は高周波信号に対して十分高い（１０ＫΩ以上）ので、第１アノード端子Ａ１および第２アノード端子Ａ２間は高周波信号を十分分離することができる。
【００６０】
発振側同調回路２０１においてコイルＬｏの他端は接地されるが、接続点Ｐ２に端子Ｂが接続し、直流バイアスが印加される。従って、接続点Ｐ２と接地間にコンデンサＣ１を接続し、直流バイアスをカットしている。
【００６１】
この回路において、共通カソードＣＡは接続点Ｐ１を介して接地される。そして、直流バイアスをカットするためコンデンサＣｇが接続され、高周波信号としてＬレベル（交流的に接地）となっている。
【００６２】
本実施形態では、第２アノード端子Ａ２が、抵抗ＲｉおよびコイルＬｒを介して接地される。従って、図５（Ｂ）に示す従来の回路構成において必要であった抵抗Ｒｏが不要となる。
【００６３】
これにより、従来のバイアス抵抗Ｒｏの基板実装面積分を削減することができ、また部品点数の削減によるセットのコストダウンに寄与できる。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施形態を説明するための（Ａ）平面図、（Ｂ）回路図である。
【図２】本発明の実施形態を説明する回路図である。
【図３】本発明の実施形態を説明する回路図である。
【図４】従来技術を説明する（Ａ）回路図、（Ｂ）平面図である。
【図５】従来技術を説明する回路図である。
【符号の説明】
【００６５】
１０    可変容量ダイオード
１１    ｎ−型半導体基板
１２    ｐ−型不純物領域
１３    チップ
１４    リードフレーム
１５    パッケージ
２１    ｎ−型半導体基板
２２    ｐ−型不純物領域
２３    チップ
２４    リードフレーム
２５    パッケージ
１００、２００    同調回路
２０１  発振側同調回路
２０２  受信側同調回路
Ｒｉ    抵抗
Ｄ、１０      可変容量ダイオード
Ａ１    第１アノード端子
Ａ２    第２アノード端子
ＣＡ    共通カソード端子
Ｐ、Ｐ１、Ｐ２  接続点
【図１】
2007048901.tif 000003
【図２】
2007048901.tif 000004
【図３】
2007048901.tif 000005
【図４】
2007048901.tif 000006
【図５】
2007048901.tif 000007