(57)【要約】【課題】低電力で高い利得を得る低雑音増幅器を提供する。【解決手段】本発明は、オン／オフ切り替え機能を含み、好ましくは超帯域（ＵＷＢ）インパルス無線（ＩＲ）受信機に適用される低電力低雑音増幅器（ＬＮＡ）に関する。本発明では、長いオン期間の間に最良の利得を供給するため、非常に低電力で高い利得の共通ゲートの静電性クロスカップリングカスケードＬＮＡが提案されている。本発明は、また、迅速なオン／オフ切り替えを実施する目的で、より短い受信パルス幅のための共通ソースカスコードＬＮＡも提供している。第１及び第２増幅段が、第１段の整合ネットワークと干渉しないように、入力信号は、第１増幅段に印加され、切り替え手段は、第２増幅段に接続されている。本発明は、また、複数の低雑音増幅素子を用いて、無線周波数信号を増幅する方法に関する。【選択図】図３
2007243946.tif 000002
【特許請求の範囲】
【請求項１】
互いに接続され、共同して入力信号を増幅する第１及び第２増幅素子と、当該低雑音増幅器をオン及びオフ切り替えする切り替え手段とを備える第１回路ブランチを有し、
前記第１増幅素子は、前記入力信号を受信する入力ノードを有し、
前記切り替え手段は、前記第２増幅素子にのみ接続され、前記第２増幅素子に作用することによって、当該低雑音増幅器をオン及びオフ切り替えすること
を特徴とする低雑音増幅器。
【請求項２】
前記第１増幅素子の出力端子は、前記第２増幅素子の入力端子に接続され、前記低雑音増幅器の出力ノードは、第２増幅素子に接続されていること
を特徴とする請求項１に記載の低雑音増幅器。
【請求項３】
前記第１増幅素子は、第１共通ゲートトランジスタであり、前記第２増幅素子は、第１共通ソーストランジスタであり、前記第１共通ゲートトランジスタのドレインは、前記第１共通ソーストランジスタに接続されていること
を特徴とする請求項１又は請求項２に記載の低雑音増幅器。
【請求項４】
前記第１共通ソーストランジスタのゲートは、前記第１共通ゲートトランジスタのドレインに、第１インピーダンスを介して接続され、前記第１インピーダンスの値は、前記第１共通ゲートトランジスタの前記ドレインにおける信号の少なくとも一部が前記第１共通ソーストランジスタの前記ゲートに入力するように選択され、前記第１共通ソーストランジスタのソースは、前記第１共通ゲートトランジスタの前記ドレインと第２インピーダンスを介して接続され、前記第２インピーダンスの値は、前記第１共通ゲートトランジスタの前記ドレインにおける信号の少なくとも一部が前記第１共通ソーストランジスタに入力するのを防ぐように選択されていること
を特徴とする請求項３に記載の低雑音増幅器。
【請求項５】
前記第１インピーダンスは、カップリングコンデンサであり、前記第２インピーダンスは、チョークインダクタであること
を特徴とする請求項４に記載の低雑音増幅器。
【請求項６】
バイパスコンデンサが前記第１共通ソーストランジスタの前記ソースとグラウンドとの間に接続されていること
を特徴とする請求項３乃至請求項５のいずれか一項に記載の低雑音増幅器。
【請求項７】
第１誘導インピーダンスは、前記第１共通ゲートトランジスタのソースとグラウンドとの間に接続されていること
を特徴とする請求項３乃至請求項６のいずれか一項に記載の低雑音増幅器。
【請求項８】
前記第１共通ソーストランジスタのドレインは、チョークインダクタを介してＤＣ電源に接続されていること
を特徴とする請求項３乃至請求項７のいずれか一項に記載の低雑音増幅器。
【請求項９】
前記第１回路ブランチと差動増幅器を形成する前記第１回路ブランチと対称の第２回路ブランチを備え、第２回路ブランチは、カスケード構造で接続されている第２共通ゲートトランジスタと、第２共通ソーストランジスタとを備え、前記第１及び第２共通ゲートトランジスタは、差動クロスカップリング入力スキームを備え、入力信号を当該低雑音増幅器に供給すること
を特徴とする請求項１乃至請求項８のいずれか一項に記載の低雑音増幅器。
【請求項１０】
前記クロスカップリング入力スキームは、直列に接続された第１及び第２コンデンサを備えること
を特徴とする請求項９に記載の低雑音増幅器。
【請求項１１】
前記第１コンデンサは、前記第１共通ゲートトランジスタの前記ゲートと前記第２共通ゲートトランジスタの前記ソースとの間に接続され、前記第２コンデンサは、前記第２共通ゲートトランジスタの前記ゲートと前記第１共通ゲートトランジスタの前記ソースとの間に接続され、当該低雑音増幅器の入力ノードは、前記第１及び第２共通ゲートトランジスタの前記ソースに接続されていること
を特徴とする請求項９又は請求項１０に記載の低雑音増幅器。
【請求項１２】
前記第１増幅素子は、第３共通ソーストランジスタであり、前記第２増幅素子は、第３共通ゲートトランジスタであり、両トランジスタは、カスケード構造で接続されるよう、前記第３共通ゲートトランジスタのソースは、第３共通ソーストランジスタのドレインに接続されていること
を特徴とする請求項１又は請求項２に記載の低雑音増幅器。
【請求項１３】
当該低雑音増幅器の入力ノードは、前記第３共通ソーストランジスタのゲートに接続され、当該低雑音増幅器の出力ノードは、前記第３共通ゲートトランジスタのドレインに接続されていること
を特徴とする請求項１２に記載の低雑音増幅器。
【請求項１４】
前記入力ノードは、誘導インピーダンスを介して前記第３共通ソーストランジスタに接続され、前記誘導インピーダンスの値は、入力インピーダンスに整合するよう、選択されること
を特徴とする請求項１２又は請求項１３に記載の低雑音増幅器。
【請求項１５】
前記第３共通ゲートトランジスタの前記ドレインは、チョークインダクタを介してＤＣ電源に接続されていること
を特徴とする請求項１２乃至請求項１４のいずれか一項に記載の低雑音増幅器。
【請求項１６】
前記低雑音増幅器は、差動増幅器を形成するように前記第１回路ブランチと対象の第３回路ブランチを備えること
を特徴とする請求項１２乃至請求項１５のいずれか一項に記載の低雑音増幅器。
【請求項１７】
前記切り替え手段は、レジスタを介して前記第１及び第２共通ソーストランジスタの前記ゲートに接続され、前記レジスタの値は、前記第１及び第２共通ソーストランジスタの前記ゲートにおける信号の少なくとも一部が前記切り替え手段に入力するのを防ぐよう、選択されること
を特徴とする請求項３乃至請求項１１のいずれか一項に記載の低雑音増幅器。
【請求項１８】
前記切り替え手段は、前記共通ソーストランジスタの前記ゲートに直接接続されていること
を特徴とする請求項１２乃至請求項１６のいずれか一項に記載の低雑音増幅器。
【請求項１９】
前記切り替え手段は、スイッチとして動作するようになされた１対の補足トランジスタを備えること
を特徴とする請求項１７又は請求項１８に記載の低雑音増幅器。
【請求項２０】
前記切り替え手段は、ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタを備え、前記ｐＭＯＳ及びｎＭＯＳトランジスタのドレインは、前記共通ソーストランジスタに接続され、前記ｐＭＯＳ及びｎＭＯＳトランジスタのゲートは、制御ノードに接続されており、前記ｐＭＯＳトランジスタのソースは、ＤＣ電源に接続され、前記ｎＭＯＳトランジスタのソースは、グラウンドに接続されていること
を特徴とする請求項３、請求項１７のうちのいずれかに記載の低雑音増幅器。
【請求項２１】
前記切り替え手段は、前記ｐＭＯＳトランジスタ及び前記ｎＭＯＳトランジスタを備え、前記ｐＭＯＳ及びｎＭＯＳトランジスタのドレインは、前記共通ゲートトランジスタのゲートに接続されており、前記ゲートは、制御ノードに接続され、前記ｐＭＯＳトランジスタの前記ソースは、ＤＣ電源に接続され、前記ｎＭＯＳトランジスタの前記ソースは、グラウンドに接続されていること
を特徴する請求項１２、請求項１８のうちのいずれかに記載の低雑音増幅器。
【請求項２２】
前記切り替え手段は、制御ノードに印加される矩形信号によって動作可能であること
を特徴とする請求項１７乃至請求項２１のいずれか一項に記載の低雑音増幅器。
【請求項２３】
前記トランジスタは、ＣＭＯＳ技術において実装されること
を特徴とする請求項３乃至請求項２２のいずれか一項に記載の低雑音増幅器。
【請求項２４】
インパルス無線超広帯域システムＩＲ−ＵＷＢにおいて動作するよう適応されること
を特徴とする請求項１乃至請求項２３のいずれか一項に記載の低雑音増幅器。
【請求項２５】
およそ８ＧＨｚの中央周波数を有する帯域内で動作するよう適応されること
を特徴とする請求項１乃至請求項２４のいずれか一項に記載の低雑音増幅器。
【請求項２６】
およそ−３ｄＢの帯域幅を有すること
を特徴とする請求項２５に記載の低雑音増幅器。
【請求項２７】
無線信号を受信するアンテナに接続され、前記アンテナによって受信される信号を増幅する請求項１乃至請求項２６のいずれか一項に記載の低雑音増幅器を含む、インパルス無線受信機。
【請求項２８】
請求項１乃至請求項２６のいずれか一項に記載の低雑音増幅器の少なくとも１つを含む半導体チップを有する集積回路。
【請求項２９】
請求項１乃至請求項２６のいずれか一項に記載の低雑音増幅器を含む無線通信機器。
【請求項３０】
互いに接続され、共同して無線周波信号を増幅する複数の増幅素子を用いて前記無線周波信号を増幅する方法において、
無線周波信号パルスフレームを受信する工程と、
前記受信信号を増幅素子に入力する工程と、
前記無線周波信号パルスフレームの期間と略同等の時間ウィンドウの期間にのみ、増幅器をオン切り替えする工程とを含み、
前記無線周波信号パルスフレームは、第１増幅素子に印加され、前記増幅器は、前記第１増幅素子に接続された第２増幅素子に作用することによって、オン及びオフ切り替えされること
を特徴とする方法。
【請求項３１】
前記第１増幅素子からの出力信号は、入力信号として前記第２増幅素子に印加されること
を特徴とする請求項３０に記載の方法。
【請求項３２】
前記第１増幅素子は、共通ゲートトランジスタであり、前記第２増幅素子は、共通ソーストランジスタであり、前記共通ゲートトランジスタの前記ドレインにおける前記信号は、前記共通ソーストランジスタの前記ゲートに印加されること
を特徴とする請求項３０又は請求項３１に記載の方法。
【請求項３３】
前記共通ソーストランジスタは、自身のゲート端子に印加されるバイアスに作用することによって、オン及びオフ切り替えされること
を特徴とした請求項３２に記載の方法。
【請求項３４】
前記第１増幅素子は、共通ソーストランジスタであり、前記第２増幅素子は、カスケード構造で接続された共通ゲートトランジスタであること
を特徴とした請求項３０又は請求項３１に記載の方法。
【請求項３５】
前記共通ゲートトランジスタは、自身のゲート端子に印加されるバイアスに作用することによって、オン及びオフ切り替えされること
を特徴とする請求項３４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、好ましくは超広帯域（ＵＷＢ）インパルス無線（ＩＲ）受信機に用いられる、オン／オフ切り替え機能を備えた低雑音増幅器（ＬＮＡ）に関する。
【０００２】
本発明において、超低電力及び高利得の共通ゲート増幅器が提案される。この第１のＬＮＡは、長いオン期間の間に最適利得を提供するので、パルス長が充分な長さ（数ナノ秒の範囲内）になったときにこのトポロジの最大効果が得られる。
【０００３】
本発明はまた、充分に高速のオン／オフ切り替えの実行を目的として、より短い受信パルス幅用の第２のＬＮＡを提供する。
【０００４】
ＬＮＡが継続的に動作する場合（例えば、無限オン期間）、同じ電力消費量に対して、第２のＬＮＡの利得は第１のＬＮＡよりも低い。しかしながら、オン／オフ切り替え技術が適用された場合、第２のトポロジは、より短いオン期間の間により高い利得を実現し、より高速のデータレートに適することを示している。
【０００５】
本発明はまた、低雑音増幅を提供する構造を備えた複数の能動素子及び受動素子を用いて無線周波数信号を増幅させる方法にも関する。
【背景技術】
【０００６】
アメリカ合衆国連邦通信委員会（ＦＣＣ）による文書、ＦＦＣ，「Ｆｉｒｓｔ  Ｒｅｐｏｒｔ  Ａｎｄ  Ｏｒｄｅｒ：Ｒｅｖｉｓｉｏｎ  ｏｆ  ｔｈｅ  ｐａｒｔ  １５  ｏｆ  ｔｈｅ  ｃｏｍｍｉｓｓｉｏｎ'ｓ  ｕｌｔｒａ−ｗｉｄｅｂａｎｄ  ｔｒａｎｓｍｉｓｓｉｏｎｓ  ｓｙｓｔｅｍ」ＦＣＣ，ＥＴ  Ｄｃｏｋｅｔ  ９８−１５３，２００２年４月の公開後、超広帯域（ＵＷＢ）通信技術の近距離・高速データレートの無線通信への適用に注目が高まっている。そのようなＵＷＢシステムのインパルス無線（ＩＲ）への実装は、その低複雑度、低消費電力、低コスト、高速データレート、及び他の無線システムとの共存能力に起因して、関心を引く候補となっている。
【０００７】
その通常の実現において、ＩＲ−ＵＷＢ送信機は、タイミング回路によって一様に始動されるパルス発生器を含み、ＩＲ−ＵＳＢは、一定周期の極短パルスの授受に基づいている。パルス発生器の出力は、アンテナに直接接続されている。ＵＷＢの送信電力は非常に低いため、電力増幅器は不要である。パルスのいくつかのパラメーター（例えば、ＢＰＳＫ変調におけるサインやＰＰＭ変調における位置）を修正することによって、データは送信される。通常のデータレートでは数ナノ秒間を有する各フレームでサブナノ秒パルスが送られるため、送信出力波形は、非常に小さいデューティサイクルを有する。
【０００８】
時間ホッピング（ＴＨ）技術は、複数のユーザのアクセスを可能にし、ＵＷＢ信号のスペクトルにおけるピークを回避するために、一般的に用いられている。擬似ランダムコードは、異なる位置における連続するパルスのそれぞれに、そのフレームに沿って見られる。ＩＲ−ＵＷＢ受信機は、いくつかの方法によって実装されるが、本発明は、近距離（ＢＡＮ（Body Area Network）アプリケーションにおいては、１メートル以下）用の低電力実装に注目する。このようなＩＲ−ＵＷＢ受信機を実現可能な構造を、図２に示す。
【０００９】
この構造は、局地的に発生したテンプレート波形を有する受信信号の逓倍結果をまとめた後の出力データシンボルを決定するコヒーレント受信機に対応する。アンテナのインピーダンスを入力に合わせ、充分な利得を供給して受信機のチェーンの雑音を最小化するために、低雑音増幅器（ＬＮＡ）が入力に必要である。ＬＮＡは自ら、受信信号に低雑音を付加しなければならない。
【００１０】
受信波形は極小のデューティサイクルを有するため、パルス受信時に、ＬＮＡ、乗算器、又は積算器などのブロックは、継続的に作動する必要はない。これらブロックに巧妙なオン／オフ切り替えを適用することにより、電力消費の重要な節約をすることができる。さらに、（同一のチップに集積される）受信機のデジタル部分から連結した基板雑音の影響を最小化し、オン／オフ切り替え信号自身の連結による好ましくない影響を軽減するため、受信機のチェーンは、完全に差動になるよう設定される。
【００１１】
バーストモードで起動する他のシステムでは、パルスが到達すると期待されるときのみ、ＩＲ−ＵＷＢ受信機のフロントエンドは理想的に作動することができる。ＬＮＡのオン／オフ切り替えは、大きな節電を可能にする技術として知られている。例えば、デュレーションが１ナノ秒でデータレートが１００Ｍｐｓの受信パルスを仮定すると、パルス時間のみフロントエンドブロックがオンに切り替えられた場合、理想的には９０％の電力低減が実現される。実際には、ＬＮＡは、パルス到達時には完全に安定しているよう、パルス受信に先立ってしばらくオンに切り替えられていないといけないので、節約される電力はそれほど高くはない。
【００１２】
電源スイッチを有するＬＮＡは、ＩＥＥＥ  Ｊｏｕｒｎａｌ  ０−７８０３−８２５１−Ｘ／２００４の「Ｔｒａｎｓｃｅｉｖｅｒｓ  ｃｉｒｃｕｉｔｓ  ｆｏｒ  ｐｕｌｓｅ−ｂａｓｅｄ  ｕｌｔｒａ−ｗｉｄｅｂａｎｄ」という題名の技術論文にて記述されている。図１は、上述の論文に記述されている、電源スイッチを有するＬＮＡのアナログ回路を示し、パルスに基づくＵＷＢの不連続特性の利点である、バイアス電流の切り替えによって電力消費を低減する。
【００１３】
図１のＬＮＡは、デジタル電源（ＶＤＤ）とグラウンド（ＧＮＤ）との間の電流を中断させるように、能動素子のゲートに作用することによって、各ブランチの能動素子のうちの１つをオフ及びオンに切り替える技術を用いている。ＮＭＯＳカスコード／カスケードトランジスタのゲートは、オン状態で、ＶＤＤから直流電力が印加されるため、通常、ＮＭＯＳカスコード／カスケードトランジスタを用いて上述の電流中断がなされる。オフ状態でグラウンドまでショートすることによって、増幅器の出力が効果的に落とされる。より具体的には、図１のＬＮＡにおいて、ＲＦ入力信号（ＲＦｉｎ）を受信するトランジスタ（Ｔｒ１），（Ｔｒ２）のゲートとグラウンドとを接続することによって、回路の出力が落とされる。この切り替えスキームにおいて、オン／オフ切り替えを実行するのに用いられるトランジスタ（Ｔｒ１），（ＴＲ２）は、入力信号パス及び入力整合回路と干渉し、結果的にＬＮＡの利得及び線形性にマイナスに作用する。トランジスタ（Ｔｒ３）は、増幅器全体を電力供給から切断するために用いられる。
【００１４】
一方、静電性のクロスカップリング（ＣＣＣ）技術は、差動増幅段の動作を向上させるものとして知られている。このＣＣＣ技術の詳細は、Ｗｅｉ  Ｚｈｏｕ氏、Ｓｈｅｒｉｆ  Ｅｍｂａｂｉ氏、Ｊｏｓｅ  Ｐｏｎｅｄａ  ｄｅ  Ｇｙｖｅｚ氏、及びＥｄｇａｒ  Ｓａｎｃｈｅｚ  Ｓｉｎｅｎｃｉｏ氏、  「Ｕｓｉｎｇ  Ｃａｐａｃｉｔｉｖｅ  Ｃｒｏｓｓ−Ｃｏｕｐｌｉｎｇ  Ｔｅｃｈｎｉｑｕｅ  ｉｎ  ＲＦ  Ｌｏｗ  Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒｓ  ａｎｄ  Ｄｏｗｎ−Ｃｏｎｖｅｒｓｉｏｎ  Ｍｉｘｅｒ  Ｄｅｓｉｇｎ」、  ｔｈｅ  Ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ｔｈｅ  Ｅｕｒｏｐｅａｎ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ  （ＥＳＳＣＩＲＣ）、  ２０００年９月１０〜２１日、７７〜８０頁、及びＤａｖｉｄ  Ｊ．  Ａｌｌｓｔｏｔ氏、  Ｘｉａｏｙｏｎｇ  Ｌｉ氏、及びＳｕｉｐ  Ｓｈｅｋｈａｒ氏、  「Ｄｅｓｉｇｎ  Ｃｏｎｓｉｄｅｒａｔｉｏｎ  ｆｏｒ  ＣＭＯＳ  Ｌｏｗ−Ｎｏｉｓｅ  Ａｍｐｌｉｆｉｅｒ」、  ＩＥＥＥ  Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  Ｓｙｍｐｏｓｉｕｍ  （ＲＦＩＣ）、２００４年、９７〜１００頁などの論文に載っている。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明は、ＵＷＢシステム、好ましくは、コヒーレントＩＲ−ＵＭＢ受信機のための低雑音増幅器ＬＮＡを提供する。ＬＮＡの差動出力に加えて、その簡単な構造によって実現される低電力動作によって、ＬＮＡは、例えばスマートタグ、センサーネットワーク、またはボディーエリアネットワーク（ＢＡＮ）通信アプリケーション用の、低コスト、低電力、及び適度なデータレートの単一チップＩＲ−ＵＷＢ送受信機を実現する優れた候補となる。
【課題を解決するための手段】
【００１６】
本発明によれば、低雑音増幅器は、互いに接続され、共同して入力信号を増幅する、少なくとも第１及び第２増幅素子を有し、第１の増幅素子は、前記入力信号を受信する入力ノードを有し、切り替え手段は、第２増幅素子と接続され、前記第２増幅素子を残りのＬＮＡの構成要素と共にオン及びオフ切り替えすることによって、ＬＮＡ全体をオン及びオフ切り替えする。それゆえ、入力信号を受信しない増幅素子をオン及びオフ切り替えすることによってのみ、ＬＡＮはオン及びオフ切り替えされる。
【００１７】
第１増幅段又は素子の出力端子は、第２増幅素子の入力端子に接続され、第１増幅素子によって増幅された信号は、続いて第２増幅素子によって増幅される。増幅器の出力ノードは、第２増幅素子に接続されている。
【００１８】
本発明において、増幅されるべき入力信号は、第１増幅段に印加される一方で、第２増幅段のみオン／オフ切り替えされ、切り替え手段は、第１増幅段の入力整合回路と干渉しない。
【００１９】
本発明によれば、能動及び受動素子を用いて無線周波数信号を増幅する方法は、低雑音増幅を提供する構造を有する。この方法は、無線周波数信号パルスフレームの受信、受信信号の増幅素子への入力、及び前記無線周波数信号パルスフレームの期間と略同一期間である時間ウィンドウの期間のみの増幅器のオン切り替えから成り、無線周波数信号パルスフレームは、第１増幅素子に印加され、前記第１増幅素子に接続された第２増幅素子に作用することによって、増幅器はオン及びオフ切り替えされる。
【００２０】
本発明の方法において、第１増幅素子からの出力信号は、入力信号として第２増幅素子に印加され、両増幅素子は、共同して前記信号を増幅させる。好ましくは、第１増幅素子は、共通ゲートトランジスタであり、第２増幅素子は、共通ソーストランジスタであり、共通ゲートトランジスタのドレインにおける信号は、共通ソーストランジスタのゲートに印加される。共通ソーストランジスタは、そのゲート端子に印加されるバイアスに作用することによって、オン及びオフ切り替えされる。
【００２１】
あるいは、第１増幅素子は、共通ソーストランジスタであり、第２増幅素子は、カスコード構造に接続された共通ゲートトランジスタである。増幅器は、共通ゲートトランジスタのゲート端子に印加されるバイアスに作用することによって、オン及びオフ切り替えされる。
【００２２】
低雑音増幅器が低電力で高い利得を得られるようになる。
【発明を実施するための最良の形態】
【００２３】
本発明の特徴は、本発明の望ましい実施例を示す添付図面を参照することにより、より良好に理解される。
【００２４】
狭帯域干渉は、ＩＲ−ＵＷＢシステムにおいて最も制限のある要因であることが知られている。通常適用されるアーキテクチャー上の解決策は、受信における干渉（例えば、２．４及び５ＧＨｚのＩＳＭ帯域において動作する無線システムが原因の干渉）を、できるだけ多くフィルターにかけることである。そのようなフィルターにかけることは、干渉の周波数前後のパルスのエネルギーのいくらかを失うことを意味する。
【００２５】
本発明の好適な実施例において、８ＧＨｚの中心周波数は、増幅器に適用され、−３ｄＢ帯域幅を１ＧＨｚに制限し、密集した２．４ＧＨｚ及び５ＧＨｚ帯域を回避している。上述した干渉の影響を弱めるために、本発明では、共振挙動を備えた２つのＬＮＡが設計されている。ＵＷＢアプリケーションにおいて意外なことであるようだが、結果として得られた通過帯域は、エネルギーが８ＧＨｚに集中しているパルスを適切に受信するに充分な広さを有する。
【００２６】
ＬＮＡに一般に要求される最も重要な特徴は、低雑音、高利得、及び許容可能な線形性である。要求される電力消費は、アプリケーションによって強く左右される。通信システムが、好ましくは、エネルギー収集技術によるセンサーネットワーク又はＢＡＮデバイスにおいて集約された本発明において、利得に加え、電力消費及び上述した中心周波数が、最も重要な設計制約である一方で、許容可能な雑音係数（最低係数でなく）は充分である。
【００２７】
［共通ゲート静電性クロスカップリングカスケコード低雑音増幅器、ＣＧ−ＣＣＣ  ＬＮＡ］
これら全ての問題を念頭におき、本発明の第１の好適な設計を図３に示す。第１ＬＮＡは、差動増幅器を実現する２つの対称な回路ブランチから成る。また、第１ＬＮＡは、それぞれ第１及び第２共通ゲートトランジスタ（Ｍ１，Ｍ２）のソースとグラウンドとの間に接続された第１インダクタ（Ｌ１）及び第２インダクタ（Ｌ２）とともに、第１トランジスタ（Ｍ１）及び第２トランジスタ（Ｍ２）（簡略化のため、自身のゲート中のバイアスレジスタは省略）から成る差動共通ゲート（ＣＧ）入力段を構成し、グラウンドへの信号経路をチョークしている。
【００２８】
このようなＣＧ入力は、基本的にＣＧ段利得を向上させる第１コンデンサ（Ｃ１）及び第２コンデンサ（Ｃ２）によって、静電性のクロスカップリング（ＣＣＣ）技術を可能にする。
【００２９】
より具体的には、第１カップリングコンデンサ（Ｃ１）は、第１共通ゲートトランジスタ（Ｍ１）のゲートと第２共通ゲートトランジスタ（Ｍ２）のソースとの間に接続され、第２カップリングコンデンサ（Ｃ２）は、（Ｍ２）のゲートと（Ｍ１）のソースとの間に接続される。または、クロスカップリングスキームは、カップリングコンデンサを用いずに実施可能であり、トランジスタ（Ｍ１）のゲートは、トランジスタ（Ｍ２）のソースに直接接続され、トランジスタ（Ｍ２）のゲートは、トランジスタ（Ｍ１）のソースに直接接続される。
【００３０】
ＣＧ段の上部には、共通ソース（ＣＳ）段が回路の第１及び第２差動ブランチに備えられている。このＣＳ段は、第１共通ソーストランジスタ（Ｍ３）として第１回路ブランチに配置される第３トランジスタと第２共通ソーストランジスタ（Ｍ４）として第２回路ブランチに配置される第４トランジスタとから成る。ＣＳ段は、有効な電力消費節約技術として、ＣＧ入力段の同一のＤＣ電流を再利用する。
【００３１】
共通ゲートトランジスタ（Ｍ１，Ｍ２）のドレインは、第１インピーダンスを介してそれぞれ共通ソーストランジスタ（Ｍ３，Ｍ４）に接続し、共通ゲートトランジスタ（Ｍ１，Ｍ２）のドレインにおける信号を、共通ソーストランジスタ（Ｍ３，Ｍ４）のゲートへ接続させ、前記第１インピーダンスの値は、少なくとも一部分が選択されるようになっている。この配置において、ＡＣ信号は、ＣＧ段からＣ段へ印加され、両トランジスタは共同して入力信号をカスケード構造において増幅するようになっている。前記インピーダンスは、図３に示すように、好ましくはトランジスタ（Ｍ１，Ｍ３）の第４カップリングコンデンサ（Ｃ５）であり、トランジスタ（Ｍ２，Ｍ４）の第６カップリングコンデンサ（Ｃ６）である。
【００３２】
さらに、第２インピーダンスは、共通ソーストランジスタ（Ｍ３，Ｍ４）のソースと共通ゲートトランジスタ（Ｍ１，Ｍ２）のドレインとの間に接続され、前記第２インピーダンスの値は、少なくとも一部分が選択され、共通ゲートトランジスタ（Ｍ１，Ｍ２）のドレインにおける信号の共通ソーストランジスタ（Ｍ３，Ｍ４）内への入力を防ぐようになっている。前記第２インピーダンスは、好ましくは、トランジスタ（Ｍ１，Ｍ３）の第３チョークインダクタ（Ｌ３）とトランジスタ（Ｍ２，Ｍ４）の第４チョークインダクタ（Ｌ４）内に存在する。
【００３３】
バイパス第３及び第４コンデンサ（Ｃ３，Ｃ４）は、それぞれ、トランジスタ（Ｍ３，Ｍ４）のソースとグラウンドとの間に接続される。チョークインダクタ（Ｌ３，Ｌ４）及びコンデンサ（Ｃ３，Ｃ４）は、前記ＡＣ信号がソースを介してＣＳ段内へ入力するのを防ぐ。
【００３４】
切り替え手段は、インピーダンス、好ましくはレジスタ（Ｒ１，Ｒ２）を介して共通ソーストランジスタ（Ｍ３，Ｍ４）のゲートへ接続され、前記レジスタ（Ｒ１，Ｒ２）の値は、少なくとも一部分が選択され、共通ソーストランジスタ（Ｍ３，Ｍ４）のゲートにおける信号が切り替え手段に入力するのを防ぐようになっている。
【００３５】
図３からも明らかなように、共通ソーストランジスタ（＜３，Ｍ４）のドレインは、インピーダンス、好ましくは第５チョークインダクタ（Ｌ５）及び第６チョークインダクタ（Ｌ６）をそれぞれ介してＤＣ電源に接続されている。
【００３６】
入力ノード（Ｖｉｎ＋，Ｖｉｎ−）は、第１及び第２共通ゲートトランジスタ（Ｍ１，Ｍ２）のソース端子にそれぞれ接続されており、出力ノード（Ｖｏｕｔ＋，Ｖｏｕｔ−）は、第１及び第２共通ソーストランジスタ（Ｍ３，Ｍ４）のドレイン端子にそれぞれ接続されている。
【００３７】
または、図３のＬＮＡは、ＳＳＳスキームなしに実施可能であり、その場合、入力ノード（Ｖｉｎ＋，Ｖｉｎ−）は、第１及び第２トランジスタ（Ｍ１，Ｍ２）のゲート端子に接続され、これらの端子は、共通ソーストランジスタとして配置される。
【００３８】
また、本発明の他の好適な実施例では、図３のＬＮＡは、もう１つの選択肢として、上述した図３の左（第１）及び右（第２）回路ブランチに示されるトランジスタ（Ｍ２，Ｍ４）又はトランジスタ（Ｍ１，Ｍ３）及び付随するインピーダンスからのみ成り立つ単一の回路ブランチを用いて実施可能であり、その場合、明らかにクロスカップリングスキームは利用できない。
【００３９】
設計は、雑音や線形性ではなく、電力消費と利得を目的として最適化される。図５では、図３のＬＮＡの電力利得（Ｓ２１）が示され、−３ｄＢ帯域幅の１ＧＨｚへの制限とともに、８ＧＨｚでおよそ１８ｄＢの利得が得られることが伺える。中央周波数に対して、２．４ＧＨｚにおける減衰量は、７３ｄＢであり、５ＧＨｚにおいては、３６．７ｄＢである。ＬＮＡが自身の制限帯域幅によりパルス波形に起こす歪みは、システム全体の性能に影響を与えないことが証明されている。同図５ではまた、雑音指数が示されている。およそ４ｄＢの値は、注目の帯域において得られる。図から明らかなように、良好な入力整合もまた実現される。最終的に、本例における継続的動作においてＤＣ電力消費は、４．８７ｍＷである。
【００４０】
［共通ソースカスコード低雑音増幅器、ＣＳカスコードＬＮＡ］
図４において、本発明における第２ＬＮＡトポロジが示されている。それは、負荷としてのチョーク第７及び第８インダクタ（Ｌ７，Ｌ８）を有する差動共通ソースカスコードＬＮＡである。
【００４１】
図４の回路における左のブランチにおいて、第９トランジスタは、第３共通ソーストランジスタ（Ｍ９）として配置され、第１１トランジスタは、第３共通ゲートトランジスタ（Ｍ１１）として配置されている。両共通ゲートトランジスタ（Ｍ９，Ｍ１１）がカスコード構造において接続され、周知の方法で共同して入力信号を増幅するように、共通ゲートトランジスタ（Ｍ１１）のソースは、共通ソーストランジスタ（Ｍ９）のドレインと接続されている。
【００４２】
同様に、本回路における右のブランチにおいて、第１０トランジスタは、第４共通ソーストランジスタ（Ｍ１０）として配置され、第１２トランジスタは、第４共通ゲートトランジスタ（Ｍ１２）として配置されている。両共通ゲートトランジスタ（Ｍ１０，Ｍ１２）がカスコード構造において接続されるように、共通ゲートトランジスタ（Ｍ１０）のソースは、共通ソーストランジスタ（Ｍ１２）のドレインと接続されている。簡略化のため、トランジスタ（Ｍ９〜Ｍ１２）のバイアスレジスタは省略する。
【００４３】
本実施例において、切り替え手段は、共通ソーストランジスタ（Ｍ１１，Ｍ１２）のゲート端子に直接接続されている。
【００４４】
入力ポート（Ｖｉｎ＋，Ｖｉｎ−）は、好ましくは共通ソーストランジスタ（Ｍ９，Ｍ１０）のゲートに接続されており、出力ポート（Ｖｏｕｔ＋，Ｖｏｕｔ−）は、共通ゲートトランジスタ（Ｍ１２，Ｍ１１）のドレイン端子にそれぞれ接続されている。
【００４５】
共通ゲートトランジスタ（Ｍ１１，Ｍ１２）のドレインは、それぞれチョークインダクタ（Ｌ７，Ｌ８）を介してＤＣ電源に接続されている。
【００４６】
本発明の他の実施例では、図３のＬＮＡは、もう１つの選択肢として、上述した図３の左（第１）及び右（第２）の左右対称な回路ブランチに示されるトランジスタ（Ｍ９，Ｍ１１）又はトランジスタ（Ｍ１０，Ｍ１２）及び付随するインピーダンスからのみ成り立つ単一の回路ブランチを用いて実施可能である。
【００４７】
本構造では、ゲートカスコードトランジスタ（Ｍ１１，Ｍ１２）のゲートは、信号経路に属さず（つまり、チョークレジスタが不要である）、ゲートにおいて、特別な電圧の使用が不要であるので、非常に高速でオン／オフ切り替えが可能であり、ゲートがグラウンドに接続している際は、ＬＮＡの出力を下げ、ＶＤＤに接続している際は、その出力を上げる。
【００４８】
図８において、電力利得（Ｓ２１パラメータ）、雑音指数、及び反射計数（Ｓ１１パラメータ）が示されている。公正な比較を行うために、この第２ＬＮＡは、同一の継続的動作のＤＣ電力を上述したＬＮＡ（４．８７ｍＷ）よりも多く消費するよう設計されている。利得が上述したＬＮＡより８ｄＢ低く、雑音指数はおよそ０．５ｄＢ高く、許容可能ではあるが入力整合はわずかに悪化したことが観測された。２．４ＧＨｚにおける減衰量（ピーク利得に比較して）は、４２．３ｄＢであり、５ＧＨｚにおいては、２４．７ｄＢである。つまり、同じ電力消費で、図３の第１ＬＮＡよりも性能が低い。
【００４９】
この代替トポロジの利点は、優れた性能を備え、迅速なオン／オフ切り替え技術を用いる特性である。図９は、オン／オフ技術が用いられた際の、前項において用いられたものと同一の入力信号及びオン期間においての、この第２ＬＮＡの電力消費及び利得曲線を示す。ＬＮＡがアグレッシブデューティサイクルを受ける際には、電力消費に関して同様の反応が観測されるが、利得に関してははるかに良い性能が得られた。例えば、オン期間がたった２ナノ秒であった際に、最大量の利得に対してたった１ｄＢの利得が失われ、電力消費はたった０．４ｍＷのみ低減される。
【００５０】
アナログブロックをオフ及びオン切り替えする通常の方法は、増幅素子または増幅トランジスタである、各回路差動ブランチの能動素子うちの１つにおけるゲート上に作用することであり、ＶＤＤとＧＮＤとの間の電流を中断させる。ＮＭＯＳカスコード／カスケードトランジスタのゲートは、オン状態で、ＶＤＤから直流電力が印加されるため、通常、ＮＭＯＳカスコード／カスケードトランジスタを用いて上述の電流中断がなされる。オフ状態でグラウンドまでショートすることによって、増幅器の出力が効果的に落とされる。例えば、図３に示されるＬＮＡにおいては、トランジスタ（Ｍ３，Ｍ４）、つまり入力信号を受信しないトランジスタをオフ切り替えすることによって出力が落とされる。
【００５１】
本発明において、本技術を高周波増幅器に適用する際の主要問題のいくつかが考慮されている。まず第１に、中央周波数が非常に高いので、オン／オフ切り替えを行うために用いられるデバイスは、ＬＮＡ利得に影響を及ぼす信号経路と干渉してはいけない。第２に、データレートが速い場合、ブロックは、エネルギー的に効果的にするために、切り替え手段に対して非常に高速で反応しなければならない。言い換えると、制御されるべきトランジスタのゲートは、低いインピーダンスノードであり、そうでなければ、切り替え手段は充分に高速ではないため、オン期間は増長されなければならず、結果として、節約される電力がより少なくなってしまう。
【００５２】
図３のＬＮＡにおいて、ＬＮＡトランジスタの全てのゲートは、信号を伝送する（ＣＧ段のゲートは、クロスカップリング技術において用いられ、ＣＡ段のゲートは、前のＣＧ段の出力信号に接続されている）。これは、オン／オフ切り替えの実施を複雑化しているが、カスケードＣＳ段の利得を制御することによって、納得いく結果が得られてきた（図３において、トランジスタＭ５Ｍ〜７Ｍ及びＭ６〜Ｍ９を形成するバッファ参照）。信号は、このノードを通るので、チョークレジスタ（Ｒ１，Ｒ２）は、バッファとＣＳ段との間に接続され、ＬＮＡ利得の損失を最小限にしている。これらのレジスタを最適な寸法にするため、制御信号（Ｖｃ）へのＬＮＡの迅速な反応（Ｒ１，Ｒ２が低い値）とＬＮＡ利得の低い損失（Ｒ１，Ｒ２が高い値）との間において、トレードオフしなければならない。
【００５３】
本発明の好適な実施例において、切り替え手段は、スイッチとして動作するように配置された１対の補足トランジスタから成る。具体的には、切り替え手段は、ｐＭＯＳ第５及び第６トランジスタ（Ｍ５，Ｍ６）及びｎＭＯＳ第７及び第８トランジスタ（Ｍ７，Ｍ８）から成る。前記トランジスタのドレインは、共に接続され、前記トランジスタのゲートは、共に制御ノード（Ｖｃ）に接続されている。ｐＭＯＳトランジスタ（Ｍ５，Ｍ６）のソースは、ＤＣ電源に接続され、ｎＭＯＳトランジスタ（Ｍ７，Ｍ８）のソースは、グラウンドに接続されている。
【００５４】
図３のＬＮＡの場合、トランジスタ（Ｍ６，Ｍ８）のドレインは、第２トランジスタ（Ｒ２）を介してトランジスタ（Ｍ４）のゲートと接続され、トランジスタ（Ｍ５，Ｍ７）のドレインは、第１レジスタ（Ｒ１）を介してトランジスタ（Ｍ３）のゲートを介して接続されている。
【００５５】
図４のＬＮＡの場合、１対のトランジスタ（Ｍ６，Ｍ８）と１対のトランジスタ（Ｍ５，Ｍ７）のドレインは、トランジスタ（Ｍ１２，Ｍ１１）のゲートとそれぞれ直接に接続されている。
【００５６】
上述の両ＬＮＡにおいて、切り替え手段は、周知の方法よって発生させられて制御ノード（Ｖｃ）に印加される矩形信号によって作動される。図３のＬＮＡを例にとると、前記矩形信号（Ｖｃ＝Ｖｄｄ）の正の電圧値において、トランジスタ（Ｍ５，Ｍ６）は、電源が切られ、トランジスタ（Ｍ７，Ｍ８）は活性化され、その結果、トランジスタ（Ｍ３，Ｍ４）がオフに切り替わるよう、トランジスタ（Ｍ３，Ｍ４）のゲートは、グラウンドに接続される。前記制御矩形信号（Ｖｃ＝ＧＮＤ）の負の電圧値において、トランジスタ（Ｍ３，Ｍ４）のゲートが電源ＶＤＤに接続されてオン切り替えされるように、トランジスタ（Ｍ５，Ｍ６）は活性化され、トランジスタ（Ｍ７，Ｍ８）は電源が切られる。
【００５７】
それゆえ、切り替え手段は、図３のＬＮＡに対して、トランジスタ（Ｍ３，Ｍ４）を活性化又はオフ切り替えするための、２つの機能を提供する。
【００５８】
図４のＬＮＡに適用される切り替え手段は、同一の方法によって動作される。
【００５９】
オン／オフ切り替え技術の効果は、入力信号として８ＧＨｚ周波数と数サイクルの長さから成るパルスを用いたシミュレーションによって調査された。ＬＮＡは、パルス幅と同等の時間ウィンドウの間（図６参照）、電源が入れられる。図７において、ＬＮＡによって消散された電力を示す。電力を計算するために考慮される積分期間は、最大限の使用されるウィンドウ長であり、４０ナノ秒である。同一の図において、切り替え状態におけるＬＮＡの利得を示す。もはや利得は大きい信号規模であるため、パラメーターＳ２１は、このような状況で、ＬＮＡオン／オフ作用により利得として利用できない。Ｓ２１の代わりに、以下のように定義されるエネルギー利得（Energy Gain）を利用することができる。
【００６０】
【数１】
2007243946.tif 000003
【００６１】
今回の継続的な動作における電力消費は、５．１ｍＷ（切り替え回路の電力オーバーヘッドにより、４．８７ｍＷよりわずかに大きいもとのとなっている）である。図７の電力消費曲線は、切り替え手段の適用によって得られた電力低減を明確に示している。例えば、電力消費は、０．５ナノ秒のウィンドウ長（オン期間）の間、０．２ｍＷまで低減される。にもかかわらず、ＣＳトランジスタの切り替えを制御するバッファ後に必要となるチョークレジスタ（Ｒ１，Ｒ２）が原因で、切り替えが遅く、いくらかの利得を有するためには、オン期間はパルス幅よりはるかに長いものでなければならない。図７の利得曲線は、−３ｄＢ以下の最大限からの利得低減を回避するために、オン期間は、１５ナノ秒より長くなっていることを示し、電力消費は、期待していたものより２ｍＷだけ大きくならなければならず、３ｍＷのみだけ低減される。図４のＬＮＡは、高データレートのための電力節約に関して、切り替え技術の効果を改善する。
【００６２】
雑音指数及び適合は、両ＬＮＡ間においてあまり大差はないため、式（１）にて定義される利得及び電力消費のみ検討する。図１０において、事前に得た両ＬＮＡのエネルギー利得と対応する同一の曲線は、共にグラフ化されている。ＣＳカスコードＬＮＡは、短いパルスの間、他方のＬＮＡよりもはるかに良好に機能することが観測することができる（確かに、ＣＧカスケードＬＮＡは５ナノ秒以下のオン期間に作動しない）。しかし、パルス長がおよそ１２ナノ秒以上である場合、ＣＧ  ＣＣＣカスケードＬＮＡは、ＣＳ  ＮＬＡ似比べて、利得に関してより良好に機能し、７ｄＢ以上まで達する。
【００６３】
両ＬＮＡを、電力消費についても考慮して比較するために、以下の性能指数が定義される。
【００６４】
【数２】
2007243946.tif 000004
【００６５】
エネルギー利得（式（１）として定義）及び消散電力（Dissipated Power）の両パラメータは、線形スケールとなる。図１１において、この規格化されたＦＯＭは、異なる入力パルス及びウィンドウ長に対して、グラフ化されている。この性能指数を用いて、利得から、ＣＳカスコードＬＮＡは短いパルス（数ナノ秒）に適し、ＣＧ−ＣＣＣカスケードＬＮＡは、より長いパルス（１０ナノ秒以上）に適していることが導き出せる。また、ＣＳカスコートＬＮＡは、自身のより優れた電力消費節約によって、オン／オフ切り替え技術を通じてＣＧ−ＣＣＣカスケードＬＮＡより良好に機能することを明言することができる。
【００６６】
異なるパルス幅（図面におけるパラメータ「長さ」）は、オン期間はパルス幅（図６参照）と同等であると想定し、今まで考慮されてきた。これは、パルスを検出する最良の方法が全てのパルスエネルギーを利用することだと考えると、妥当である。しかしながら、電力消費もまた考慮に入れると、興味深いトレードオフが現れる。受信パルスの任意の長さとして、検出のパルスエネルギー部分のみを利用し、より少ない利得を得る一方でより少ない電力を消費することも可能である。つまり、利得は、オン／オフ切り替え技術を用いて電力消費とトレードオフされる。
【００６７】
固定受信パルスの長さを考慮し、受信ウィンドウの長さを変えつつも、同様のシミュレーションが行われた。図１２において、７５０ピコ秒の短い受信パルスの場合も観測される。この場合、パルスの短さによりエネルギーを電力消費にトレードオフする可能性がないことから、図１２は図１１のグラフと大きな違いはない。１５ナノ秒のより長い受信パルスを考慮すると、図１３のグラフが得られる。ＣＳカスコードＬＮＡがいかに１５ナノ秒以下に平坦領域を有するかが分かる（パルス長さのこの点の後、ＦＯＭは減少し、受信エネルギー増加なしに消散電力を増加させるので、ＬＮＮをパルス終了後に機能させ続けせるのは明らかに無意味である）。
【００６８】
性能指数を考慮した上で、そのような平坦領域は、つまり、利得を失う代償の代わりに、電力を節約するより短いオンウィンドウを利用することによって、ＬＮＡの性能がほとんど継続的に１５ナノ秒以下となることを意味する。ＣＧ  ＣＣＣカスケードＬＮＡの正規化された性能指数を考察すると、より長いパルスの場合、そのようなＬＮＡは、１０ナノ秒以上のウィンドウ長のおかげで、より高い性能を得、ウィンドウ長は、受信ウィンドウがおよそ３２ナノ秒になる（受信ウィンドウが減少し始める時）まで広がり続けるにつれ、ウィンドウ長も増加し続ける。これは、ＬＮＡの切り替えに対する反応の遅さが原因であり、切り替えへの反応を完全にするためには、１５ナノ秒以上のパルス長を必要とする。
【００６９】
両ＬＮＡの性能の比較は、その特質と共に表１に示す。比較は、多種多様な実施（０．１３及び０．１８μｍ技術、シングル及び差動出力、下限及び上限周波数帯域、継続的及びオン／オフ機能モード）のおかげで複雑なものとなったが、その特質の全体像を示すようにした。本発明の（継続的動作の際に高い性能を持つ）ＣＧ  ＣＣＣカスケードＬＮＡと他のＬＮＡを比較すると、非常に良好に機能することがわかる（確かに、最良の利得／電力比の性能指数をもつＬＮＡである）。オン／オフ切り替えが適用されると、中程度及び低度のデータレートの際、つまり、長いオン期間の間に、最良の性能が得られるが、いくらかの電力が節約される。
【００７０】
効果的に、高速のオン／オフ切り替えを利用する図４のＣＳカスコードＬＮＡは、本技術を同じように利用したＬＮＡのみと比較することができ、表１のデータはプロット曲線から直接得られたものであり、リファレンス［８］よりも３４％減少するものとして、この図を０．４４ｍＷ＠５０Ｍｐｐｓに対して直接推測することができるため、０．２２ｍＷ＠２５Ｍｐｐｓの消費が示されているが、本実施の消費がより少ないことが確認される。
【００７１】
【表１】
2007243946.tif 000005
【００７２】
図３に示す、共通ゲート静電性クロスカップリング（ＣＧ  ＣＣＣ）カスケード構造を有する第１ＬＮＡは、同じＤＣ電力消費（基本的に利得に関して）に対して、図４に示す、典型的共通ソース（ＣＳ）カスコード構造を有する第２ＬＮＡより、良好な性能を備える。両ＬＮＡは、ＲＦオプションを利用し、０．１８μｍ  ＣＭＯＳプロセスにおいて設計された。
【００７３】
しかしながら、オン／オフ切り替えも考慮されると、ＣＧＣＣＣ  ＬＮＡは、迅速な切り替えを保てない（つまり、高いデータレートで）一方で、ＣＳカスコードＬＮＡは、そのような状況ではるかに良い。その結果、第１ＬＮＡは、受信パルス幅が１０ナノ秒の長さの場合、良好な性能を備える一方で、第２ＬＮＡは、パルスが数ナノ秒の長さの場合、最良の性能を備える。さらに、ＣＳカスコードＬＮＡは、受信パルスが長い場合、消散エネルギーに対して利得を効果的にトレードオフするために利用されることができる。
【００７４】
継続的方法において動作されるＬＮＡの特質を比較すると、本発明のＣＧ  ＣＣＣカスケードＬＮＡは、非常に良好に機能し、最も高い利得／電力比を有する。オン・オフ切り替えされると、特に、適度なデータレートでではあるが、その消費量を改善することができる。
【００７５】
本発明のＣＳカスコードＬＮＡは、オン／オフ切り替えされるＬＮＡとのみ比較して、３４％良好に機能し、０．４４ｍＷ＠５０Ｍｐｐｓを達成する。
【００７６】
本発明は、また、無線信号を受信するアンテナによって受信された信号を増幅するための前述された低雑音増幅器を有する、前記アンテナに接続されたインパルス無線受信機に言及する。アンテナは、例えば、差動アンテナである。
【００７７】
本発明は、また、半導体チップ中に、前述された低雑音増幅器を有する集積回路に言及する。
【００７８】
本発明は、また、前述された低雑音増幅器を含む無線通信機器に言及する。
【００７９】
本発明の更なる実施例は、添付の独立請求項に記述される。
【００８０】
上記説明及び一連の図面から、記述された本発明の実施は、本発明の目的内で多様な方法にて組み合わせてもよいことは、当業者によって理解される。本発明は、その組み合わせのうち、いくつかの好適な実施例によって記述されているが、請求される本発明の要旨を逸脱しない範囲で、これらの実施例に変形例をなすことができることは、当業者には明白である。
【産業上の利用可能性】
【００８１】
本発明は、オン／オフ切り替え機能を備えた低雑音増幅器に利用することが可能である。
【図面の簡単な説明】
【００８２】
【図１】オンオフ切り替え機能を含む先行技術のＬＮＡトポロジを示す図。
【図２】インパルスラジオ受信機についてのアーキテクチャーのブロック図。
【図３】共通ゲートの静電性クロスカップリング（ＣＧ−ＣＣＣ）カスケードＬＮＡの好適な実施例を示す図。
【図４】カスコードＬＮＡの共通ソースの好適な実施例を示す図。
【図５】図３のＣＧ−ＣＣＣカスコードＬＮＡの電力利得Ｓ２１（左軸の実線）、雑音指数ＮＦ（左軸の点線）、及び反射係数Ｓ１１（右軸の破線）を示す図。
【図６】入力としての正弦波パルスフレームの例を示す（上部）図であり、制御電圧Ｖｃを示す（下部）図。
【図７】図３のＣＧ−ＣＣＣカスケードＬＮＡのエネルギー利得（左軸の実線）及び消散電力（右軸の破線）対ウィンドウ／パルス長を示す図。
【図８】図４の共通ソース（ＣＳ）カスコードＬＮＡの電力利得Ｓ２１（左軸の実線）、ＮＦ（左軸の点線）、及び反射係数Ｓ１１（右軸の破線）を示す図。
【図９】図４のＣＳカスコードＬＮＡのエネルギー利得（左軸の実線）及び消散電力（右軸の破線）対ウィンドウ／パルス長を示す図。
【図１０】図３のＣＧ−ＣＣＣカスコードＬＮＡ（実線）及び図４のＣＳカスケードＬＮＡ（破線）のエネルギー利得対ウィンドウ／パルス長を示す図。
【図１１】ＣＧ−ＣＣＣカスコードＬＮＡ（実線）及びＣＳカスケードＮＬＡ（破線）のメリットの正規化図を示す図。
【図１２】異なる受信ウィンドウ長にて７５０ｐｓの固定長のパルスが受信された際のＣＧ−ＣＣＣカスコードＬＮＡ（実線）及びＣＳカスコードＮＬＡ（破線）のメリットの正規化図を示す図。
【図１３】異なる受信ウィンドウ長にて１５ナノ秒の固定長のパルスが受信された際のＣＧ−ＣＣＣカスコードＬＮＡ（実線）及びＣＳカスコードＮＬＡ（破線）のメリットの正規化図を示す図。
【符号の説明】
【００８３】
Ｍ１…第１共通ゲートトランジスタ、Ｍ２…第２共通ゲートトランジスタ、Ｍ３…第１共通ソーストランジスタ、Ｍ４…第２共通ソーストランジスタ、Ｍ５…ｐＭＯＳトランジスタ、Ｍ６…ｐＭＯＳトランジスタ、Ｍ７…ｎＭＯＳトランジスタ、Ｍ８…ｎＭＯＳトランジスタ、Ｍ９…第３共通ソーストランジスタ、Ｍ１１…第３共通ゲートトランジスタ、Ｍ１２…第３共通ゲートトランジスタ、Ｌ１…誘導インピーダンス、Ｌ３…第３チョークインダクタ、Ｌ５…カップリングコンデンサ、Ｌ９…第９誘導インピーダンス、Ｃ１…第１カップリングコンデンサ、Ｃ２…第２カップリングコンデンサ、Ｃ３…バイパスコンデンサ、Ｒ１…レジスタ、Ｒ２…レジスタ、Ｖｃ…制御ノード。
【図１】
2007243946.tif 000006
【図２】
2007243946.tif 000007
【図３】
2007243946.tif 000008
【図４】
2007243946.tif 000009
【図５】
2007243946.tif 000010
【図６】
2007243946.tif 000011
【図７】
2007243946.tif 000012
【図８】
2007243946.tif 000013
【図９】
2007243946.tif 000014
【図１０】
2007243946.tif 000015
【図１１】
2007243946.tif 000016
【図１２】
2007243946.tif 000017
【図１３】
2007243946.tif 000018