(57)【要約】【課題】  高精度の抵抗回路が設計できるように比精度良く多結晶シリコン抵抗が作成できる方法を提供する。【解決手段】  多結晶シリコン抵抗を構成する低濃度不純物領域の長手方向の長さを、低濃度不純物領域を覆う金属部分の占有面積に応じて変えることで、抵抗体の外形形状及び占有面積を変えることなく抵抗値変動の補正を行なう。【選択図】    図１
2007036124.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に配置された低濃度不純物領域と高濃度不純物領域とを有する多結晶シリコンからなる同一形状の複数の抵抗体と、
前記複数の抵抗体上に形成された第２の絶縁膜と、
前記第２の絶縁膜の前記高濃度不純物領域上に形成されたコンタクトホールと、
前記コンタクトホールに接続しかつ前記多結晶シリコンからなる複数の抵抗体を接続する金属配線と、
前記第２の絶縁膜上であって、前記複数の抵抗体から１つまたは複数の抵抗体を接続してなる抵抗群における前記低濃度不純物領域の上を前記抵抗群ごとに覆うように配置された金属部分と、
前記複数の抵抗体を組み合わせて構成する抵抗回路とを有し、
前記金属部分の占有面積が大きいほど、前記低濃度不純物領域の長手方向の長さを短くした半導体装置。
【請求項２】
前記金属部分の占有面積の増加分50μm2当たり、低濃度不純物領域の長さを１％短くすることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記金属配線と前記金属部分とは同時に形成されることを特徴とする請求項１もしくは２に記載の半導体装置。
【請求項４】
前記金属部分のうち複数の抵抗体を接続した抵抗群を覆う金属部分は直下の抵抗体が有する電位と同じ電位に固定されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多結晶シリコンからなる抵抗を有する半導体装置に関する。
【背景技術】
【０００２】
半導体集積回路において用いられる抵抗には、単結晶シリコン半導体基板に、半導体基板と逆導電型の不純物を注入した拡散抵抗や、不純物を注入した多結晶シリコンからなる多結晶シリコン抵抗が用いられる。そのうち多結晶シリコン抵抗は、周囲を絶縁膜で囲まれているためにリーク電流が少ない事、グレイン境界に存在する欠陥により高い高抵抗値が得られる事などの利点があるため幅広い半導体集積回路に採用されている。
【０００３】
図２（ａ）および（ｂ）に従来の多結晶シリコン抵抗回路の模式平面図及び断面図を示す。多結晶シリコン抵抗は、絶縁膜上にLPCVD法などにより堆積した多結晶シリコン薄膜に、P型もしくはN型の不純物を注入し、その後フォトリソグラフィ技術にて抵抗形状に加工することで作成する。不純物の注入は多結晶シリコン抵抗の抵抗率を決定するためで、その所望の抵抗率に応じ、1×1017/cm3から1×1020/cm3までの濃度のP型もしくはN型の不純物を注入する。また、抵抗体の両側の端子はコンタクトホール及び金属配線を形成し、その電位を取り出すようにしているが、この部分での多結晶シリコンと金属配線との間で、良好なオーミックコンタクトを得るために抵抗体の端子となる部分の多結晶シリコンには1×1020/cm3以上となるような高濃度の不純物を、パターニングされたフォトレジストを用いて選択的に注入している。このため、多結晶シリコンを用いた抵抗体は、図２（ａ）の模式平面図及び図２（ｂ）の模式断面図のように、半導体基板101上の絶縁膜102に形成した低濃度不純物領域104及び高濃度不純物領域105からなる多結晶シリコン103で構成され、高濃度不純物領域105上に設けられたコンタクトホール106を介して金属配線107により電位を取り出すようにしている。
【０００４】
抵抗回路より様々な電位を取り出すために、単位抵抗体を基本としてその抵抗体の直列接続や並列接続により様々な抵抗群を構成し、電位を取り出すための端子を設けている。そしてその抵抗群ごとに抵抗値を安定させるために抵抗群上に金属を形成しこの金属を抵抗群のある一端の端子に接続する。図２（ｂ）はこの様子を表している。その理由は２つある。
【０００５】
それはまず第１に多結晶シリコン抵抗の安定性を得るためである。多結晶シリコンは半導体なので、その上に配線や電極が形成されると、その配線や電極の電位と多結晶シリコン抵抗の電位の相対関係により、多結晶シリコンの内部が空乏化したり蓄積したりする事により抵抗値が変化する。具体的にはP型の不純物を注入された多結晶シリコンにおいて、その直上に多結晶シリコン抵抗より高い電位をもった配線もしくは電極が存在すると、P型の多結晶シリコンが空乏化するため、抵抗値が高くなる。逆の電位関係の場合は蓄積状態のために抵抗値が低くなる。このような抵抗値変動を避けるため、多結晶シリコン上には多結晶シリコンの電位と近い電位を有する配線を故意に形成することで、常に同じ抵抗値を保つ事ができる。その例の１つが図２の平面図であり、多結晶シリコン抵抗の片側の電極を抵抗体まで延ばして電位固定している。このような現象は、多結晶シリコンの上側の配線のみならず、下側の状態にも当然依存する。すなわち、多結晶シリコン抵抗と、多結晶シリコン抵抗の下に位置する半導体基板の電位の相対関係により抵抗値が変動してしまう。このため図示はしないが、多結晶シリコン抵抗下にも先の金属配線と同様に故意に拡散領域などを形成し、電位を安定する施策が知られている。
【０００６】
第２の理由は半導体プロセスにおいて、多結晶シリコン抵抗値に影響を及ぼす水素の多結晶シリコンへの拡散を防止するためである。多結晶シリコンは、比較的結晶性の高いグレインと、結晶性の低い、すなわち準位密度の多い、グレイン間のグレイン境界から成る。多結晶シリコン抵抗の抵抗値は、このグレイン境界に多数存在する準位にキャリアである電子もしくはホールがトラップされる事で抵抗値のほとんどが決まる。しかるに半導体作製プロセスにおいて拡散係数の高い水素が発生すると、この水素は容易に多結晶シリコンまで到達し、準位にトラップされ抵抗値を変動させてしまう。このような水素発生プロセスとしては、例えば金属電極形成後の水素雰囲気によるシンタリング工程や、アンモニアガスを用いるプラズマ窒化膜形成工程である。多結晶シリコン抵抗上に金属配線を覆うことで、このような水素拡散による多結晶シリコンの抵抗値変動を抑制することができる。
【０００７】
このよう多結晶シリコンの抵抗値を安定的に提供する方法は、例えば特許文献１に開示されている。
【特許文献１】特開平２００２−０７６２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このような多結晶シリコン抵抗値の安定化のための方法には次の問題があった。すなわち、半導体製造工程において多結晶シリコンへ及ぼされる水素以外の影響、例えばプラズマによるチャージや、熱・応力などの影響を多結晶シリコン上の金属は敏感に受けやすいということである。そのためこれらの影響が上部の金属を介して、多結晶シリコンに作用を及ぼし、その結果抵抗値を変動させてしまうといった問題を有していた。図２を用いて具体的に説明する。
【０００９】
上記の背景技術で示した製造方法で作成された抵抗の単位抵抗体は、一定の面積で作成されているものとする。その場合、抵抗を覆う金属の面積が図２(a)抵抗群１、２、３の様に一定の場合、おのおのの抵抗比は精度良く作成される。しかし、図２(a)の抵抗群４、５の様に一つの金属で複数の抵抗を覆うように配置してしまうとおのおのの抵抗の比精度は一定に作成できないことを見出した。例えば、抵抗群１では１つの単位抵抗体からなるのに対し、抵抗群４の単位抵抗体は２つが直列につがれているので、抵抗比もそれに伴って１：２となるべきである。しかし、実際は１：１．７等、所望の抵抗比にならないことが多いのである。
【００１０】
本発明は、上記の問題を解決し、従来よりも多結晶シリコン抵抗を比精度よく実現する方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
半導体基板と、半導体基板上に形成した第１の絶縁膜と、第１の絶縁膜上に形成し低濃度不純物領域と高濃度不純物領域とを有する多結晶シリコンからなる同一形状の複数の抵抗体と、複数の抵抗体上に形成した第２の絶縁膜と、第２の絶縁膜の高濃度不純物領域上に形成したコンタクトホールと、コンタクトホールに接続し、かつ多結晶シリコンからなる複数の抵抗体を接続する第１の金属配線と、第２の絶縁膜上であって１つまたは複数の抵抗体からなる抵抗群における前記低濃度不純物領域上を覆う第２の金属部分を有する抵抗体を有する半導体装置であって、低濃度不純物領域の長手方向の長さは、抵抗値と第２の金属の面積との比例関係から算出される半導体装置とする。
【発明の効果】
【００１２】
本発明による半導体装置の抵抗比の合わせこみを行なうことで、より安定した抵抗比をもつ多結晶シリコン抵抗を作成することが出来る。本発明の抵抗回路を採用することで、抵抗回路の構成にもよるが、比精度を0.5％以下に抑えることが可能となる。また、低濃度不純物領域以外のレイアウトは従来と変える必要がないので、本発明の採用によるコストの上昇はない。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１４】
図１は、第一の実施例より、半導体装置において多結晶ポリシリコン抵抗を作成した図である。抵抗群は従来と同様、半導体基板上の絶縁膜に形成した低濃度不純物領域１０４及び高濃度不純物領域１０５からなる多結晶シリコン１０３で構成され、高濃度不純物領域１０５上に設けられたコンタクトホール１０６を介して第１の金属部分１０８からなる金属配線により電位を取り出すようにしている。また、多結晶シリコン１０３は第２の金属部分１０９で覆うものとする。この場合、１つの単位抵抗体のみを覆う第２の金属部分１０９は何処にも接続しないものとする。ここで、本発明は、従来の技術で半導体装置のレイアウトを行なったことで起こる抵抗体の抵抗比のズレを、以下に示すように低濃度不純物領域の面積を増減させ、抵抗比を合わせこむものである。
【００１５】
従来の技術の説明で述べたように、半導体製造工程中に金属がうける影響には次のものがある。
半導体製造工程における多結晶シリコンへの水素以外の影響、例えばプラズマによるチャージや、熱・応力などの影響を多結晶シリコン上の金属が敏感に受けてしまいやすい。そのためこれらの影響が上部の金属を介して、多結晶シリコンに作用を及ぼし、結果抵抗値は変動してしまう。以上の影響は上部つまり第2の金属の面積によって変化する。よって、第2の金属の面積によって抵抗値が変化してしまうことがわかる。
【００１６】
図３はある多結晶シリコン抵抗の抵抗値を１としたときの比（抵抗比）が第２の金属部分の面積に依存している様子を表した図である。図３より第２の金属部分の面積と多結晶シリコン抵抗の抵抗値は比例関係にあることが明らかである。よって、第２の金属部分の面積を増加させることにより、抵抗値を増加させるが可能であることがわかる。
【００１７】
本発明は、この関係を利用し、低濃度不純物領域の面積を変化させることで抵抗値を合わせこむものである。すなわち、第２の金属部分の面積が過大になる影響で抵抗値が増加する場合は、低濃度不純物領域の長手方向（両端の高濃度不純物領域を結ぶ方向）の長さを短くし、抵抗値を大きくすることで対応する。
【００１８】
他の方法として、抵抗体の幅を変化させる、低濃度不純物領域の濃度を変化させるといった事が挙げられるが、本発明では採用していない。なぜなら、まず抵抗体の幅を変えることは抵抗体形状の連続性を損なうことになり、多結晶シリコンのエッチング加工中における形状バラツキが発生するからである。同様の理由で抵抗体の長手方向の外形寸法で抵抗値を調節することも行なわない。また、抵抗体ごとに低濃度不純物領域の濃度を変えることは、工程数が増加し製造コストの増大を招くので、採用はしない。
【００１９】
本発明は、抵抗体の形状、及び占有面積を変えることなく、抵抗値変動の補正を行なうことを特徴とする。
【実施例】
【００２０】
図３より、第２の金属部分の面積を50μm2増加させると、１％抵抗比が増加することがわかる。これを利用して以下の式が立つ。
【００２１】
増加させたい抵抗比をa％、第２の金属部分の面積をA、面積を変える前の低濃度不純物領域の面積をB、抵抗比を変えるために変更する低濃度不純物領域の面積をX１とする。a%抵抗比を増加させるには５０×aをAに加算する。しかし、本発明では、第２の金属部分の面積を変えない。よって、(A+５０×a):B=A: X１となり、X１=A×B/(A＋５０×a)と表すことができる。また、本発明は低濃度不純物領域の長手方向の長さLを変化させて面積を変化させる。低濃度不純物領域の面積をX１=(幅W)×(抵抗比を変えるために変更する長手方向の長さL１)とすると、抵抗比を変えるために変更する長手方向の長さL１は  L１＝X１Wで求められる。
【００２２】
また、抵抗比をa%減少する場合において、抵抗比を変えるために変更する低濃度不純物領域の面積X２は  X２=A×B/(A−50×a)となり、抵抗比を変えるために変更する長手方向の長さL２は  L２＝X２/Wになる。
【００２３】
これらL１、L２より低濃度不純物領域の長手方向の長さを決定し、抵抗比を合わせこむ。
例として、図２のような構成の抵抗回路の場合、金属面積の最も大きい抵抗群５は、抵抗群１に比べ、約４％抵抗値が大きくずれることになる。また、抵抗群４は約２％抵抗値が大きくなる。これを補正するにあたり、本発明の図１では、抵抗群５の低濃度不純物領域の長さを４％、抵抗群４の長手方向の長さを２％減らすことで対応し、抵抗回路の比精度向上を実現している。（ただし、図１では見やすくするために低濃度領域103の長さは数値に対応していない。）
ある抵抗群が有する低濃度不純物領域を金属部分で完全に覆わねばならないことは言うまでもない。なぜならば、多結晶シリコンへの半導体製造工程における水素の拡散による抵抗値変動を抑制するためである。
【図面の簡単な説明】
【００２４】
【図１】第一の実施例の模式平面図である。
【図２】（ａ）従来の多結晶シリコン抵抗回路の模式平面図である。          （ｂ）従来の多結晶シリコン抵抗回路の模式断面図である。
【図３】抵抗体の第２の金属の表面積と抵抗比を示す図である。
【符号の説明】
【００２５】
101  シリコン半導体基板
102  絶縁膜
103  多結晶シリコン
104  低濃度不純物領域
105  高濃度不純物領域
106  コンタクトホール
107  金属配線
108  第一の金属部分
109  第二の金属部分
１  抵抗群１
２  抵抗群２
３  抵抗群３
４  抵抗群４
５  抵抗群５
【図１】
2007036124.tif 000003
【図２】
2007036124.tif 000004
【図３】
2007036124.tif 000005