(57)【要約】【課題】  設定データによって設定されたパルス幅の信号を生成するパルス出力装置において、設定データの変更に対する応答を良くする。【解決手段】  カウンタ１１の計数値とレジスタ１２の設定値とが一致すると一致回路１３から一致出力ＥＱが出力され、トグル回路１５の出力状態が反転されてパルス出力信号Ｆｏｕｔが反転される。２１ビット構成のカウンタ１１の下位１６ビットオーバーフロー出力に基づいてレジスタ１２の設定値を更新する。このときレジスタの設定値がレジスタの設定値を更新した時のカウンタ値以上から未満に更新されたことが論理和回路１７および立下り検出回路１８によって検出された場合は、その検出出力ＤＥＤＴに基づいてトグル回路１５の出力状態を反転させてパルス出力信号Ｆｏｕｔを反転させる。【選択図】  図１
2007036310.tif 000002
【特許請求の範囲】
【請求項１】
クロックパルスを計数して計数値を得るカウンタと、
出力パルス幅を設定する設定値を格納するレジスタと、
前記カウンタの計数値と前記レジスタの設定値とが一致したときに一致出力を発生する一致回路と、
前記一致出力に基づいて出力状態が反転されるトグル回路と、
前記一致出力に基づいて前記カウンタをクリアするとともに前記レジスタの設定値を更新する回路と、
前記カウンタの下位所定数ビットが所定値になると前記レジスタの設定値を更新する回路と、
前記カウンタの下位所定数ビットが所定値になることで前記レジスタの設定値を更新した時に、前記レジスタの設定値がレジスタの設定値を更新した時のカウンタ値以上から未満に更新されたことを検知する検知回路と、
前記検知回路の出力に基づいて前記トグル回路の出力状態を反転させるとともに前記カウンタをクリアする回路と
を有することを特徴とするパルス出力装置。
【請求項２】
クロックパルスを計数して計数値を得るカウンタと、
出力パルス幅を設定する設定値を格納するレジスタと、
前記カウンタの計数値と前記レジスタの設定値とを比較し、計数値が設定値以上であるときに比較出力を発生する比較回路と、
前記比較出力に基づいて出力状態が反転されるトグル回路と、
前記比較出力に基づいてカウンタをクリアするとともに前記レジスタの設定値を更新する回路と、
新たな設定値が供給された時点で前記レジスタの設定値を更新する回路と
を有することを特徴とするパルス出力装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設定データによって設定されたパルス幅の信号を生成するパルス出力装置に関する。
【背景技術】
【０００２】
図５は車両システムの構成図である。車輪速センサ１０１の回転信号はＡＢＳユニット１０２で処理され、車速データがＣＡＮ通信によってメータユニット１０３に送られる。メータユニット１０３は、ＣＰＵ１０４で車速データを処理し、速度計の制御を行なう。また、メータユニット１０３は、車速パルス信号発生回路（周波数発生回路）１０５によって車速パルス信号を生成する。生成された車速パルス信号は、ナビゲーションシステム等の他システムに供給される。
【０００３】
なお、特許文献１には、車速パルス信号をナビゲーションシステム等の他システムに供給するようにしたメータシステムが記載されている。
【０００４】
図６は従来の車速パルス信号発生回路の構成図である。従来の車速パルス信号発生回路は、クロックパルスＣＫを計数するカウンタ１１１と、比較値を格納するレジスタ１１２と、カウンタ１１１のカウント値（計数値）とレジスタ１１２のレジスタ値（比較値）とを比較し両者が一致したときに一致出力を発生する一致回路１１３と、次の比較値を格納するバッファレジスタ１１４と、トグル回路１１５と、車速パルス信号Ｆｏｕｔを出力するトランジスタ１１６とを有する。一致回路１１３の出力ＣＯＭ−ＯＵＴは、トグル回路１１５の入力へ供給されるとともに、カウンタ１１１のリセット入力に供給される。さらに、一致回路１１３の出力ＣＯＭ−ＯＵＴは、レジスタ１１２のデータ更新入力に供給される。
【０００５】
図７は従来の車速パルス信号発生回路の動作を示すタイミングチャートである。トグル回路１１５は、ＰＯＣ信号がＬレベルにあるときに反転動作が可能となり、ＰＯＣ信号がＨレベルのときは出力がＬレベルとなる。バッファレジスタ１１４には、ラッチ信号ＬＡＴ−Ａに基づいて半周期設定用のデータＤＡＴ−Ａが格納される。カウンタ１１１のカウンタ値がレジスタ１１２のレジスタ値になると一致回路１１３から一致出力ＣＯＭ−ＯＵＴが発生される。この一致出力ＣＯＭ−ＯＵＴによりトグル回路１１５の出力が反転され、それに伴って車速パルス信号Ｆｏｕｔが反転される。また、一致出力ＣＯＭ−ＯＵＴによってカウンタ１１１はリセットされ、カウント値０からカウントが開始される。さらに、一致出力ＣＯＭ−ＯＵＴによってレジスタ１１２にバッファレジスタに格納されている値が読み込まれる。そして、カウント値がレジスタ値になるごとに一致出力ＣＯＭ−ＯＵＴが発生され、車速パルス信号Ｆｏｕｔが反転される。
【０００６】
なお、カウンタと一致回路とを用いてパルスを出力する装置であって、大小比較器を設け、比較値よりも計数値が大きい場合はカウンタをリセットするとともに、パルス出力を反転させることで、計数値のオーバーフローを防止するとともに、制御パルスの間延びを防止するようにしたパルス出力装置が提案されている（特許文献２参照）。
【特許文献１】特開２００４−２４５６９０号公報
【特許文献２】特開２０００−１８３７０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の車速パルス信号発生回路は、カウンタ値とレジスタ値との一致時のみレジスタ値を更新するようになっているため、発生周波数が低周波数から高周波数に切り替わったとき応答が遅れる。
【０００８】
本発明は上記の事情に鑑みてなされたもので、低速から高速の周波数に切り替えたときの応答が速いパルス出力装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るパルス出力装置は、クロックパルスを計数して計数値を得るカウンタと、出力パルス幅を設定する設定値を格納するレジスタと、前記カウンタの計数値と前記レジスタの設定値とが一致したときに一致出力を発生する一致回路と、前記一致出力に基づいて出力状態が反転されるトグル回路と、前記一致出力に基づいて前記カウンタをクリアするとともに前記レジスタの設定値を更新する回路と、前記カウンタの下位所定数ビットが所定値になると前記レジスタの設定値を更新する回路と、前記カウンタの下位所定数ビットが所定値になることで前記レジスタの設定値を更新した時に、前記レジスタの設定値がレジスタの設定値を更新した時のカウンタ値以上から未満に更新されたことを検知する検知回路と、前記検知回路の出力に基づいて前記トグル回路の出力状態を反転させるとともに前記カウンタをクリアする回路とを有する。
【００１０】
上記の構成によれば、カウンタ値と設定値とが一致したとき、および、カウンタの下位所定数ビットが所定値になったときにレジスタの設定値が更新される。したがって、カウンタ値が設定値に達する以前であっても、下位所定数ビットが所定値になった時点で設定値を更新することができるので、設定値の変更に対して応答が速い。また、レジスタの設定値がレジスタの設定値を更新した時のカウンタ値以上から未満に更新された場合には、トグル回路の出力状態を反転させるとともにカウンタをクリアするので、低速から高速の周波数へ切り替えたときの応答性がよい。
【００１１】
また、本発明に係るパルス出力装置は、クロックパルスを計数して計数値を得るカウンタと、出力パルス幅を設定する設定値を格納するレジスタと、前記カウンタの計数値と前記レジスタの設定値とを比較し、計数値が設定値以上であるときに比較出力を発生する比較回路と、前記比較出力に基づいて出力状態が反転されるトグル回路と、前記比較出力に基づいてカウンタをクリアするとともに前記レジスタの設定値を更新する回路と、新たな設定値が供給された時点で前記レジスタの設定値を更新する回路とを有する。
【００１２】
上記の構成によれば、新たな設定値が供給された時点でレジスタの設定値が更新されるので、設定値の変更に対して応答が速い。また、設定値が更新されたとき、カウンタの計数値が更新された設定値以上であれば出力状態が反転されるとともにカウンタがクリアされるので、低速から高速の周波数へ切り替えたときの応答性がよい。
【発明の効果】
【００１３】
本発明によれば、低速から高速の周波数に切り替えたときの応答が速いパルス出力装置を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、発明を実施するための最良の形態を実施例に基づいて説明する。
【実施例１】
【００１５】
図１は本発明の実施例１に係るパルス出力装置の構成図である。実施例１に係るパルス出力装置は、クロックパルスＣＫを計数する２１ビット構成のカウンタ１１と、設定値（出力するパルス信号の半周期を設定する値）を格納する２１ビット構成のレジスタ１２と、カウンタ１１の計数値（２１ビット）とレジスタ１２の設定値（２１ビット）とを比較し、両者が一致したときに一致出力ＥＱを発生する２１ビット構成の一致回路１３と、ラッチ信号ＬＡＴ−Ａに基づいて設定値データＤＡＴ−Ａを取り込んで保持する２１ビット構成のバッファレジスタ１４と、トグル回路１５と、トグル回路１５の出力で駆動される出力用のトランジスタ１６と、レジスタ１２の１７ビット〜２１ビットの出力の論理和をとる論理和回路１７と、論理和回路１７の出力の立下りを検出する立下り検出回路１８と、一致回路１３の一致出力ＥＱと立下り検出回路１８の検出出力ＤＥＤＴとの論理和をとる論理和回路１９と、カウンタ１１の１６ビットオーバーフロー出力１６ｂｉｔＯＶＦと一致回路１３の一致出力ＥＱと論理和をとる論理和回路２０とを有する。
【００１６】
論理和回路１９の出力は、トグル回路１５の入力端子に供給されるとともに、カウンタ１１のリセット入力端子に供給される。論理和回路２０の出力は、レジスタ１２のラッチ入力端子に供給される。論理和回路１７と立下り検出回路１８とで、カウンタ１１の下位所定数ビットが所定値（本実施例では１６ビットオーバーフロー出力）になることでレジスタ１２の設定値を更新した時に、レジスタ１２の設定値がレジスタ１２の設定値を更新した時のカウンタ値以上から未満に更新されたことを検知する検知回路を構成している。
【００１７】
図２は実施例１に係るパルス出力装置の動作を示すタイミングチャートである。トグル回路１５は、ＰＯＣ信号がＬレベルにあるときに反転動作が可能となり、ＰＯＣ信号がＨレベルのときは出力がＬレベルとなる。バッファレジスタ１４には、ラッチ信号ＬＡＴ−Ａに基づいて半周期設定用のデータＤＡＴ−Ａが格納される。
【００１８】
カウンタ１１のカウント値が００ＦＦＦＦを越えると１６ビットオーバーフロー出力１６ｂｉｔＯＶＦが出力され、この１６ビットオーバーフロー出力１６ｂｉｔＯＶＦは論理和回路２０を介してレジスタ１２のラッチ入力端子にラッチ信号ＬＡＴ−Ｂとして供給される。このラッチ信号ＬＡＴ−Ｂに基づいてバッファレジスタ１４に格納されているデータがレジスタ１２にラッチされる。
【００１９】
一致回路１３は、カウンタ１１のカウント値とレジスタ１２のレジスタ値（設定値）とが一致すると一致出力ＥＱを発生する。この一致出力ＥＱは、論理和回路１９を介してトグル回路１５に供給される。これにより、トグル回路１５の出力状態が反転され、パルス出力信号Ｆｏｕｔが反転される。また、論理和回路１９の出力はカウンタ１１のリセット入力端子に供給されるので、カウント１１の計数値がクリアされる。一致出力ＥＱは、論理和回路２０を介してレジスタ１２のラッチ入力端子にラッチ信号ＬＡＴ−Ｂとして供給されるので、レジスタ値（設定値）が更新される。
【００２０】
レジスタ値（設定値）が００ＦＦＦＦよりも大きな値である場合、レジスタ１２の１７ビット〜２１ビットの出力は少なくともいずれかがＨレベルとなるので、論理和回路１７の出力はＨレベルとなる。レジスタ値が更新されたことによって、レジスタ値（設定値）が００ＦＦＦＦよりも大きな値から００ＦＦＦＦ以下の値になると、論理和回路１７の出力はＨレベルからＬレベルに変化する。立下り検出回路１８は、論理和回路１７の出力がＨレベルからＬレベルに変化したことを検出し、立下り検出出力ＤＥＤＴを発生する。この立下り検出出力ＤＥＤＴは、論理和回路１９を介してトグル回路１５の入力端子およびカウンタ１１のリセット入力端子に供給されので、トグル回路１５の出力が反転されるとともに、カウンタ１１の計数値がゼロにクリアされる。
【００２１】
クロックＣＫの周波数を４ＭＨｚとすると、２１ビットカウンタで構成したパルス出力装置の最長周波数は０．９５Ｈｚとなるが、１６ビットオーバーフロー出力１６ｂｉｔＯＶＦに基づいてレジスタ値を更新させることで、６３．９Ｈｚでデータ更新が可能となり、低速から高速の周波数へ切り替えたときの応答性が良くなる。
【実施例２】
【００２２】
図３は実施例２に係るパルス出力装置の構成図である。実施例２に係るパルス出力装置は、クロックパルスＣＫを計数する２１ビット構成のカウンタ２１と、設定値（出力するパルス信号の半周期を設定する値）を格納する２１ビット構成のレジスタ２２と、カウンタ２１の計数値（２１ビット）とレジスタ２２の設定値（２１ビット）とを比較し、計数値が設定値以上のときに比較出力ＣＯＭ−ＯＵＴを発生する比較回路２３と、論理和回路２４と、トグル回路２５と、トグル回路２５の出力で駆動される出力用のトランジスタ２６とを有する。
【００２３】
比較出力ＣＯＭ−ＯＵＴは、トグル回路２５の入力に供給されるとともに、カウンタ２１のリセット入力端子に供給され、さらに、論理和回路２４の入力端子に供給される。設定値データＤＡＴ−Ａが変更されるごとに第１のラッチ信号ＬＡＴ−Ａが供給される。論理和回路２４は、比較出力ＣＯＭ−ＯＵＴと第１のラッチ信号ＬＡＴ−Ａとの論理和出力を第２のラッチ信号ＬＡＴ−Ｂとして出力し、この第２のラッチ信号ＬＡＴ−Ｂはレジスタ２２のラッチ入力端子に供給される。したがって、レジスタ２２のレジスタ値（設定値）は、比較出力ＣＯＭ−ＯＵＴおよび第１のラッチ信号ＬＡＴ−Ａに基づいて更新される。
【００２４】
図４は実施例２に係るパルス出力装置の動作を示すタイミングチャートである。トグル回路２５は、ＰＯＣ信号がＬレベルにあるときに反転動作が可能となり、ＰＯＣ信号がＨレベルのときは出力がＬレベルとなる。
【００２５】
カウンタ２１の計数値がレジスタ値（設定値）になると、比較回路２３から比較出力ＣＯＭ−ＯＵＴが出力され、トグル回路２５の出力状態が反転され、パルス出力信号Ｆｏｕｔが反転される。比較出力ＣＯＭ−ＯＵＴは、カウンタ２１のリセット入力端子に供給されるので、カウンタ２１の計数値は０にクリアされた後に計数が開始される。
【００２６】
第１のラッチ信号ＬＡＴ−Ａに基づいてレジスタ２２の設定値が更新された結果、カウンタ２１の計数値がレジスタ２２の設定値以上となった場合（カウンタの計数値よりも小さな値が設定された場合）、比較回路２３から比較出力ＣＯＭ−ＯＵＴが出力されるので、トグル回路２５の出力状態が反転され、パルス出力信号Ｆｏｕｔが反転されるとともに、カウンタ２１がクリアされる。
【００２７】
設定値データＤＡＴ−Ａが変更されるごとにレジスタ２２の設定値を更新するので、パルス出力周期を切り替えたときの応答性がよい。
【産業上の利用可能性】
【００２８】
本発明によれば、低速から高速の周波数に切り替えたときの応答が速いという効果を有し、車速パルスを出力する装置等に有用である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例１に係るパルス出力装置の構成図
【図２】実施例１に係るパルス出力装置の動作を示すタイミングチャート
【図３】実施例２に係るパルス出力装置の構成図
【図４】実施例２に係るパルス出力装置の動作を示すタイミングチャート
【図５】車両システムの構成図
【図６】従来の車速パルス信号発生回路の構成図
【図７】従来の車速パルス信号発生回路の動作を示すタイミングチャート
【符号の説明】
【００３０】
１１，２１  カウンタ目標値レジスタ
１２，２２  レジスタ
１３  一致回路
１４  バッファレジスタ
１５，２５  トグル回路
１６，２６  トランジスタ
１７  論理和回路
１８  立下り検出回路
１９，２０  論理和回路
２３  比較回路
２４  論理和回路
【図１】
2007036310.tif 000003
【図２】
2007036310.tif 000004
【図３】
2007036310.tif 000005
【図４】
2007036310.tif 000006
【図５】
2007036310.tif 000007
【図６】
2007036310.tif 000008
【図７】
2007036310.tif 000009