(57)【要約】【課題】クロックの位相を変化させることなく、ブロック境界を正確に検出することができるようにする。【解決手段】差分信号生成部101は、入力された映像信号の微分値の絶対値をセレクタ123を介して、加算器124-0乃至124-15に出力する。セレクタ123は、４bitカウンタ122がカウントする水平同期信号のカウント値に基づいて、16本のラインの微分値の絶対値をそれぞれ加算器124-0乃至124-15により加算させる。最大値検出部131は、各加算器124-0乃至124-15のうち、大きい方から順番に４個の最大値を検出し、判定部132は４個の最大値の周期に基づいてブロック境界の有無を判定する。本発明はテレビジョン受像機に適用することができる。【選択図】図５
2007243417.tif 000002
【特許請求の範囲】
【請求項１】
ブロック符号化された映像信号を復号して生成された映像信号の変化成分をクロックに同期して検出する変化成分検出手段と、
前記変化成分の前記映像信号上の位置の位相差を検出する位相差検出手段と、
特定の位相差を有する変化成分と、前記特定の位相差より１ピクセルだけ前または後ろの位置の変化成分の大きさに基づいて、前記映像信号のブロック境界を判定する判定手段と
を備える映像信号処理装置。
【請求項２】
前記映像信号がブロック境界を有すると判定された場合、入力された前記アナログ映像信号を補正する補正手段をさらに備える
請求項１に記載の映像信号処理装置。
【請求項３】
前記変化成分検出手段は、入力された前記映像信号を微分し、得られた微分値の絶対値を前記変化成分として検出する
請求項１に記載の映像信号処理装置。
【請求項４】
前記位相差検出手段は、前記特定の位相差の２以上の整数倍の位相差の範囲で、前記絶対値をライン毎に加算し、
前記判定手段は、前記絶対値の加算値の中から大きい方から順番に４個の値を抽出し、その４個の加算値の位相差に基づいて、前記映像信号のブロック境界を判定する
請求項３に記載の映像信号処理装置。
【請求項５】
前記位相差検出手段は、１画面毎に前記絶対値をライン毎に加算する
請求項４に記載の映像信号処理装置。
【請求項６】
前記判定結果をアップダウンカウントするアップダウンカウント手段と、
アップダウンカウントして得られた値を閾値と比較する比較手段と、
比較した結果をラッチして出力するラッチ手段と
をさらに備える請求項１に記載の映像信号処理装置。
【請求項７】
ブロック符号化された映像信号を復号して生成された映像信号の変化成分をクロックに同期して検出する変化成分検出ステップと、
前記変化成分の前記映像信号上の位置の位相差を検出する位相差検出ステップと、
特定の位相差を有する変化成分と、前記特定の位相差を有する位置より１ピクセルだけ前または後ろの位置の変化成分の大きさに基づいて、前記映像信号のブロック境界を判定する判定ステップと
を備える映像信号処理方法。
【請求項８】
ブロック符号化された映像信号を復号して生成された映像信号の変化成分をクロックに同期して検出する変化成分検出ステップと、
前記変化成分の前記映像信号上の位置の位相差を検出する位相差検出ステップと、
特定の位相差を有する変化成分と、前記特定の位相差を有する位置より１ピクセルだけ前または後ろの位置の変化成分の大きさに基づいて、前記映像信号のブロック境界を判定する判定ステップと
をコンピュータに実行させるプログラム。
【請求項９】
請求項８に記載のプログラムが記録されている記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は映像信号処理装置および方法、プログラムまたは記録媒体に関し、特に、ブロック境界を正確に検出することができるようにした映像信号処理装置および方法、プログラムまたは記録媒体に関する。
【背景技術】
【０００２】
静止画データや動画データなどを効率よく圧縮符号化するための符号化方式として、ブロック毎にDCT(離散コサイン変換)するブロック符号化が知られている。このようなブロック符号化による画像データの圧縮、伸長の際には、ブロック歪（ブロック雑音）が発生することがあり、この歪は圧縮率が高くなるほど発生し易い。このブロック歪は、DCT符号化がブロック内の閉じた空間で行われ、ブロック境界を越えた相関を考慮していないため、ブロック境界での連続性が保存できず、隣接ブロックとの境界部での再生データ値のずれが雑音として知覚されるものである。画像データをブロック符号化した場合に発生するブロック歪は一種の規則性を有するため、一般のランダム雑音に比べて知覚され易く、画質劣化の大きな要因となっている。
【０００３】
このブロック歪を低減するために、例えば特許文献１あるいは特許文献２のような手法が提案されている。
【０００４】
ブロック符号化による画像圧縮技術は、いわゆる地上波デジタル放送、あるいはBS（Broadcasting Satellite）デジタル放送、CS（Communication Satellite）デジタル放送等でも利用されている。図１に示されるように、これらのデジタル映像信号は、アンテナ11を介して専用のデジタルチューナ12により受信される。そして、コンテンツのコピープロテクトの必要性から、デジタルチューナ12により復調されたデジタル映像信号は、一旦アナログ映像信号に変換された後、テレビジョン受像機13に供給される。テレビジョン受像機13の内部では、アナログ映像信号がA/D変換された上で、各種の処理が行われる。
【０００５】
この映像信号の処理形態は、テレビジョン受像機13を、一般的な映像信号処理機能を有し、高画質化を目的とした映像信号処理装置に置き換えても同様である。
【０００６】
A/D変換処理を行ったテレビジョン受像機13または映像信号処理装置においてDCT符号化に起因するいわゆるブロック歪、すなわちブロックノイズを低減しようとした場合、内部にDCT符号化に対する復号処理装置をもたないため、DCTブロック境界を別途検出する必要が生じる。この検出処理に関しては例えば特許文献３のような手法が提案されている。
【０００７】
専用のデジタルチューナ12が出力するアナログ映像信号をテレビジョン受像機13または映像信号処理装置に供給する場合、ブロック歪はデジタルチューナ12でデジタル映像信号をデコードした際にピクセルデータ間で見受けられるようになるが、図２に示されるように、このブロック歪を含む映像信号(図２Ａ)は、アナログ映像信号にD/A変換された後、処理フィルタによって平滑化されてしまう（図２Ｂ）。
【０００８】
図３に示されるように、テレビジョン受像機13または映像信号処理装置が、デジタルチューナ12より入力されたアナログ映像信号（図３Ａ）を内部でA/D変換する際、デジタルチューナ12でデコードに用いられたクロックと同位相のクロック(図３Ｂ)を用いることができれば、得られたA/D変換信号(図３Ｃ)にはブロック歪の境界が正しく反映されていることになる。しかし、実際には、テレビジョン受像機13または映像信号処理装置が、デジタルチューナ12が使用したクロックの位相を知ることは不可能であり、テレビジョン受像機13または映像信号処理装置は、デジタルチューナ12で用いられたクロックとは異なる位相のクロック(図３Ｄ)に基づいてA/D変換を行うことになる。従って、得られたA/D変換信号(図３Ｅ)では、ブロック歪の境界が平滑化されてしまい、結果としてDCTブロックの境界を検出する性能が低下するといった不具合が発生する。
【０００９】
【特許文献１】特開平10−191335号公報
【特許文献２】特開2002−232890号公報
【特許文献３】特開2000−50275号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
このような不具合の発生を抑制するために、前述の特許文献３の発明では、A/D変換器のクロック位相を微妙に変化させるようにしている。
【００１１】
しかし、クロック位相を変化させると、クロックにジッタが発生するので、A/D変換後の信号を劣化させる虞があった。また、外部からクロックを得るシステムにおいては、PLL（Phase Locked Loop）回路等によりクロックを再生成しなければならなかった。
【００１２】
本発明は、このような状況に鑑みてなされたものであり、クロックの位相を変化させることなく、ブロック境界を正確に検出することができるようにするものである。
【課題を解決するための手段】
【００１３】
本発明の側面は、ブロック符号化された映像信号を復号して生成された映像信号の変化成分をクロックに同期して検出する変化成分検出手段と、前記変化成分の前記映像信号上の位置の位相差を検出する位相差検出手段と、特定の位相差を有する変化成分と、前記特定の位相差より１ピクセルだけ前または後ろの位置の変化成分の大きさに基づいて、前記映像信号のブロック境界を判定する判定手段とを備える映像信号処理装置である。
【００１４】
前記映像信号がブロック境界を有すると判定された場合、入力された前記アナログ映像信号を補正する補正手段をさらに備えるようにすることができる。
【００１５】
前記変化成分検出手段は、入力された前記映像信号を微分し、得られた微分値の絶対値を前記変化成分として検出するようにすることができる。
【００１６】
前記位相差検出手段は、前記特定の位相差の２以上の整数倍の位相差の範囲で、前記絶対値をライン毎に加算し、前記判定手段は、前記絶対値の加算値の中から大きい方から順番に４個の値を抽出し、その４個の加算値の位相差に基づいて、前記映像信号のブロック境界を判定するようにすることができる。
【００１７】
前記位相差検出手段は、１画面毎に前記絶対値をライン毎に加算するようにすることができる。
【００１８】
前記判定結果をアップダウンカウントするアップダウンカウント手段と、アップダウンカウントして得られた値を閾値と比較する比較手段と、比較した結果をラッチして出力するラッチ手段とをさらに備えるようにすることができる。
【００１９】
また、本発明の側面は、ブロック符号化された映像信号を復号して生成された映像信号の変化成分をクロックに同期して検出する変化成分検出ステップと、前記変化成分の前記映像信号上の位置の位相差を検出する位相差検出ステップと、特定の位相差を有する変化成分と、前記特定の位相差を有する位置より１ピクセルだけ前または後ろの位置の変化成分の大きさに基づいて、前記映像信号のブロック境界を判定する判定ステップとを備える映像信号処理方法である。
【００２０】
さらに、本発明の側面は、ブロック符号化された映像信号を復号して生成された映像信号の変化成分をクロックに同期して検出する変化成分検出ステップと、前記変化成分の前記映像信号上の位置の位相差を検出する位相差検出ステップと、特定の位相差を有する変化成分と、前記特定の位相差を有する位置より１ピクセルだけ前または後ろの位置の変化成分の大きさに基づいて、前記映像信号のブロック境界を判定する判定ステップとをコンピュータに実行させるプログラム、またはプログラムが記録されている記録媒体である。
【００２１】
本発明の側面においては、ブロック符号化された映像信号を復号して生成された映像信号の変化成分がクロックに同期して検出され、さらに検出された変化成分の映像信号上の位置の位相差が検出される。特定の位相差を有する変化成分と、特定の位相差より１ピクセルだけ前または後ろの位置の変化成分の大きさに基づいて、映像信号のブロック境界が判定される。
【発明の効果】
【００２２】
以上のように、本発明の側面によれば、クロックの位相を変化させることなく、ブロック境界を正確に検出することができる。
【発明を実施するための最良の形態】
【００２３】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００２４】
本発明の側面は、ブロック符号化された映像信号を復号して生成された映像信号の変化成分をクロックに同期して検出する変化成分検出手段(例えば、図８のステップＳ31の処理を実行する図５の差分信号生成部101)と、
前記変化成分の前記映像信号上の位置の位相差（例えば、８ピクセル単位の位相差）を検出する位相差検出手段(例えば、図８のステップＳ34の処理を実行する図５の垂直累積加算部102)と、
特定の位相差を有する変化成分と、前記特定の位相差より１ピクセルだけ前または後ろの位置の変化成分の大きさ(例えば、図12のbound1乃至bound4)に基づいて、前記映像信号のブロック境界を判定する判定手段(例えば、図８のステップＳ37の処理を実行する図５の水平ピーク検出部103)と
を備える映像信号処理装置(例えば、図４のブロック境界検出部62を有するテレビジョン受像機43)である。
【００２５】
前記映像信号がブロック境界を有すると判定された場合、入力された前記映像信号を補正する補正手段(例えば、図７のステップＳ２の処理を実行する図４の映像信号補正部63)をさらに備えることができる。
【００２６】
前記変化成分検出手段は、入力された前記映像信号を微分し(例えば、図５の微分部111の処理)、得られた微分値の絶対値(例えば、図５の絶対値化部112の処理)を前記変化成分として検出することができる。
【００２７】
前記位相差検出手段は、前記特定の位相差の２以上の整数倍の位相差の範囲(例えば、16ライン毎の範囲)で、前記絶対値をライン毎に加算し、
前記判定手段は、前記絶対値の加算値の中から大きい方から順番に４個の値を抽出し、その４個の加算値の位相差(例えば、ライン数の差)に基づいて、前記映像信号のブロック境界を判定することができる。
【００２８】
前記判定結果をアップダウンカウントするアップダウンカウント手段(例えば、図16のアップダウンカウンタ201)と、
アップダウンカウントして得られた値を閾値と比較する比較手段(例えば、図16の比較器202,203)と、
比較した結果をラッチして出力するラッチ手段(例えば、図16のラッチ部206)と
をさらに備えることができる。
【００２９】
また、本発明の側面は、ブロック符号化された映像信号を復号して生成された映像信号の変化成分をクロックに同期して検出する変化成分検出ステップ(例えば、図８のステップＳ31)と、
前記変化成分の前記アナログ映像信号上の位置の位相差（例えば、ピクセル単位の周期）を検出する位相差検出ステップ(例えば、図８のステップＳ34)と、
特定の位相差を有する変化成分と、前記特定の位相差を有する位置より１ピクセルだけ前または後ろの位置の変化成分の大きさ(例えば、図12のbound1乃至bound4)に基づいて、前記アナログ映像信号のブロック境界を判定する判定ステップ(例えば、図８のステップＳ37)と
を備える映像信号処理方法(例えば、図７の映像信号処理方法)、プログラム、または記録媒体である。
【００３０】
以下、図を参照して本発明の実施の形態について説明する。
【００３１】
図４は、本発明の実施の形態の構成を表している。BSデジタルチューナ、CSデジタルチューナ、地上波デジタルチューナなどにより構成されるデジタルチューナ42は、アンテナ41を介してDCTブロック符号化等による画像圧縮技術を利用して生成されたデジタル映像信号の電波を受信し、それを復号して生成されたデジタル映像信号をアナログ映像信号に変換して、テレビジョン受像機43に出力する。
【００３２】
テレビジョン受像機43は、映像信号処理部51と表示部52により構成されている。映像信号処理部51は、デジタルチューナ42より入力されたアナログ映像信号からブロック境界を検出し、そのブロック境界に基づくブロック歪を補正した後、表示部52に出力する。表示部52は、CRT（Cathode Ray Tube）、LCD（Liquid Crystal Display）などにより構成され、映像信号処理部51より入力された映像信号に対応する画像を表示する。
【００３３】
映像信号処理部51は、A/D変換部61、ブロック境界検出部62、映像信号補正部63、並びにクロック発生部64により構成される。A/D変換部61は、デジタルチューナ42より入力されるアナログ映像信号を、クロック発生部64より供給されるクロックに同期してサンプリングし、後段に出力する。ブロック境界検出部62は、内蔵するフィールドブロック検出部71により、A/D変換部61より入力される映像信号のブロック境界を検出し、その検出結果を映像信号補正部63に出力する。映像信号補正部63は、 A/D変換部61より入力された映像信号のブロック歪を、ブロック境界検出部62より入力された検出結果に基づいて補正する。クロック発生部64はクロックを発生し、A/D変換部61、ブロック境界検出部62、および映像信号補正部63に出力する。ブロック境界検出部62と映像信号補正部63は、デジタルチューナ42より出力されたアナログ映像信号を、A/D変換部61によりA／D変換して生成されたデジタル映像信号を、クロックに同期して処理する。
【００３４】
図５は、ブロック境界検出部62が有するフィールドブロック検出部71の実施の形態を表している。このフィールドブロック検出部71は、差分信号生成部101、垂直累積加算部102、水平ピーク検出部103、並びに２値化部104により構成されている。
【００３５】
入力された映像信号の変化成分をクロック発生部64が出力するクロックに同期して検出する差分信号生成部101は、微分部114と絶対値化部112により構成されている。
【００３６】
微分部111は、入力された映像信号を微分し、絶対値化部112に出力する。具体的には、微分部111は、入力された映像信号のピクセルと、１ライン分遅延されたピクセルとの差分、すなわち同一画面内の上下に隣接するピクセル（サンプリング値）の差分、換言すれば縦方向の微分値を生成する。従って微分部111は、ピクセルを１ライン分だけ遅延する１ライン遅延部と、差分を演算する減算部とで構成することができる。絶対値化部112は、微分部111より入力された差分信号の絶対値を変化成分として演算する。なお、差分信号の極性にかかわらず、その大きさを表すことができる値に変換することが出来れば良いのであって、例えば、差分信号を自乗する処理も、ここでいう絶対値化に含まれる。
【００３７】
変化成分の映像信号上の位置の周期を検出する垂直累積加算部102は、水平同期信号検出部121、４bitカウンタ122、セレクタ123、加算器124（124-0乃至124-15）、フリップフロップ（FF）125（125-0乃至125-15）、並びに垂直同期信号検出部126により構成されている。
【００３８】
水平同期信号検出部121は、入力された映像信号から水平同期信号を検出し、その検出パルスを４bitカウンタ122に出力する。４bitカウンタ122は水平同期信号検出部121より入力された水平同期信号の検出パルスの数、すなわち水平同期信号の数をカウントし、そのカウントして得られたカウント値をセレクタ123に出力する。なお、４bitカウンタ122は、水平同期信号の検出パルスを４bitでカウントし、カウント値が最大値である15に達した後、そのカウント値を最小値である０に戻す動作を繰り返す。
【００３９】
セレクタ123は、絶対値化部112からの映像信号を、加算器124-0乃至124-15のうち、４bitカウンタ122のカウント値に対応する加算器に供給する。すなわち４bitカウンタ122のカウント値が０であるとき、セレクタ123は絶対値化部112からの差分信号の絶対値を加算器124-0に供給し、カウント値が１であるとき、加算器124‐1に供給する。以下同様に、カウント値が15である場合、絶対値は加算器124-15に供給される。加算器124-0乃至124-15は、それぞれセレクタ123より入力された差分値の絶対値を順次加算する。従って、加算器124-0は、１，17，33，・・・番目のラインの差分絶対値（０番目と１番目のラインの差分絶対値、16番目と17番目のラインの差分絶対値、32番目と33番目のラインの差分絶対値、・・・）を加算し、加算器124-1は、２，18，34，・・・番目のラインの差分絶対値（１番目と２番目のラインの差分絶対値、17番目と18番目のラインの差分絶対値、33番目と34番目のラインの差分絶対値、・・・）を加算する。そして加算器124-15は、16，32，48，・・・番目のラインの差分絶対値（15番目と16番目のラインの差分絶対値、31番目と32番目のラインの差分絶対値、47番目と48番目のラインの差分絶対値、・・・）を加算する。
【００４０】
フリップフロップ125-0乃至125-15は、それぞれ対応する加算器124-0乃至124-15の加算値をラッチする。垂直同期信号検出部126は、入力された映像信号の垂直同期信号を検出し、その検出結果に基づいて、加算器124-0乃至124-15をリセットする。また、この垂直同期信号検出部126の出力に基づいて、フリップフロップ125-0乃至12-15は、対応する加算器124-0乃至124-15がリセットされる直前の加算値をラッチする。従って、フリップフロップ125-0乃至125-15がラッチする値は、１フィールド（１画面）毎に更新されることになる。
【００４１】
特定の周期を有する変化成分と、特定の周期より１クロックだけ前、または後の位置の変化成分の大きさに基づいて、映像信号のブロック境界を判定する水平ピーク検出部103は、最大値検出部131と判定部132により構成されている。
【００４２】
最大値検出部131は、フリップフロップ125-0乃至125-15より供給される16個の加算値の最大値を１フィールド（１画面）毎に検出する。なお、ここでいう最大値とは、16個の加算値のうち、大きい方から順番に４個の値bound１乃至bound４を意味する。判定部132は４個の最大値の位相差を判定し、それに基づいてブロック境界の有無を判定する。２値化部104は、判定部132による判定結果を２値化し、２値化した値を映像信号補正部63に出力する。
【００４３】
図６は、映像信号補正部63の実施の形態の構成を表している。同図に示されるように、映像信号補正部63は、遅延回路161，162、差分検出部163、乗算器164，165、選択部166、並びに加算器167により構成されている。遅延回路161は、A／D変換部61より入力された映像信号を、所定の時間だけ遅延して加算器167に出力する。この遅延回路161による遅延時間は、平行して処理される遅延回路162、差分検出部163、乗算器164，165、選択部166による合計の遅延時間に対応するように設定されている。
【００４４】
遅延回路162は、入力された映像信号を１クロック分だけ遅延して、差分検出部163に出力する。差分検出部163はA/D変換部61より入力された映像信号と、遅延回路162により１クロック分だけ遅延された映像信号の差分δを演算し、その差分δを乗算器164に出力する。乗算器164は、差分検出部163より入力された差分δに定数１／４を乗算し、乗算器165と選択部166の端子Ａに出力する。
【００４５】
乗算器165は、乗算器164より入力された差分δに定数−１を乗算し、その演算結果−δ／４を選択部166の端子Ｂに供給する。選択部166はブロック境界検出部62からの検出信号に基づいて、端子Ａと端子Ｂの入力のいずれか一方への入力信号を選択し、加算器167に出力する。加算器167は、遅延回路161より入力された映像信号に、選択部166により選択された値を加算することで、ブロック歪を補正し、表示部52に出力する。
【００４６】
次に、図７のフローチャートを参照して、図４のテレビジョン受像機43の映像信号処理について説明する。
【００４７】
最初にステップＳ１において、映像信号処理部51のブロック境界検出部62は、A/D変換部61によりA/D変換された映像信号に対してブロック境界検出処理を実行する。その処理の詳細は図８のフローチャートを参照して後述するが、これにより、ブロック境界検出部62のフィールドブロック検出部71は、デジタルチューナ42がアンテナ41を介して受信し、復調して出力したアナログ映像信号を、A/D変換部61によりA/D変換した映像信号からブロック境界を検出し、その検出結果を映像信号補正部63に出力する。
【００４８】
ステップＳ２において、映像信号補正部63は映像信号補正処理を実行する。この映像信号補正処理の詳細は、図13のフローチャートを参照して後述するが、これにより、映像信号補正部63は、デジタルチューナ42より入力されたアナログ映像信号をA/D変換部61によりA/D変換した映像信号のブロック歪を、ブロック境界検出部62のフィールドブロック検出部71より供給されたブロック境界の検出結果に基づいて補正し、表示部52に出力する。ステップＳ３において表示部52は、映像信号補正部63より入力されたブロック歪が補正された映像信号を対応する画像にして表示する。
【００４９】
次に図８のフローチャートを参照して、図７のステップＳ１におけるブロック境界検出処理、つまりフィールドブロック検出処理について説明する。
【００５０】
ステップＳ31において差分信号生成部101は差分信号を生成する。すなわち差分信号生成部101の微分部111は、A/D変換部61より入力された映像信号の微分を行い、つまり１ライン分だけ遅延されたピクセルと遅延されていないピクセルの差分を演算し、その微分値を絶対値化部112に出力する。絶対値化部112は、微分部111より入力された微分値の絶対値を演算し、セレクタ123に出力する。
【００５１】
ステップＳ32において、水平同期信号検出部121は、A/D変換部61が出力する映像信号から水平同期信号を検出する。ステップＳ33において、４bitカウンタ122は、ステップＳ32において水平同期信号検出部121により検出された水平同期信号の数を計数する。
【００５２】
ステップＳ34において、加算器124-0乃至124-15は、ステップＳ33における計数値に応じて差分信号を加算する。ステップＳ35において、加算器124-0乃至124-15、並びにフリップフロップ125-0乃至125-15は垂直同期信号が検出されたかを判定する。垂直同期信号検出部126により垂直同期信号がまだ検出されていない場合には、処理はステップＳ31に戻り、それ以降の処理が繰り返し実行される。
【００５３】
これにより、加算器124-0は、同一画面内の第１ライン、第17ライン、第33ライン、・・・の差分絶対値を加算し、加算器124-1は、第２ライン、第18ライン、第34ライン、・・・の差分絶対値を加算する。以下同様にして、加算器124-15は、第16ライン、第32ライン、第48ライン、・・・の差分絶対値を加算する。
【００５４】
すなわちBSデジタル放送や地上波デジタル放送においては、８×８ピクセルをDCTブロックとして、DCT処理を行ってデジタル映像信号を放送している。従ってブロック歪が発生する場合、図９に示されるように、その周期は８ピクセルとなる。図９において、HbとVbは、それぞれ８×８ピクセルのブロックの水平方向のブロック境界と垂直方向のブロック境界を表している。そこで加算器124-0乃至124-15により８ピクセルの２以上の整数倍（この実施の形態の場合２倍）の加算器により差分絶対値和を加算すると、ブロック歪が発生している場合には、ブロックの境界においてその値が大きくなる。具体的には、図10に示されるように、差分絶対値の上位２個の最大値bound１，bound２の位相差が８ピクセルという特定の位相差となる。
【００５５】
ただし、クロック境界が存在する場合であっても、図10に示されるように、他に較べて充分大きな２個の最大値bound１，bound２が得られ、その２個の最大値の位相差（または周期）が８ピクセルとなるのは、クロックの位相が映像信号の送信側におけるクロックと正確に同期しているときである。クロックの位相が送信側のクロックと正確に同期していない場合には、図11に示されるように、クロック境界の成分が分散して表れる場合がある。このような場合においてもブロック境界を検出できるようにするために、後述するステップＳ37の判定処理が行われることになる。
【００５６】
ステップＳ35において、垂直同期信号が検出されたと判定された場合、ステップＳ36において最大値検出部131は最大値を検出する。具体的には、１画面内において加算器124-0乃至124-15により加算された値が、フリップフロップ125-0乃至125-15によりそれぞれラッチされる。そしてフリップフロップ125-0乃至125-15が出力する16個の加算値から、大きい方から順番に４個の最大値bound１乃至bound４が検出される。
【００５７】
次にステップＳ37において、判定部132は最大値検出部131により検出された４個の最大値bound１乃至bound４に基づいて判定処理を行う。この判定処理の詳細は、図12のフローチャートを参照して後述する。この判定処理により、最大値bound１乃至bound４の周期が判定される。ステップＳ38において、２値化部104は、判定部132により判定された結果を２値化する。具体的には、図12のフローチャートに示される処理でブロック境界ありと判定された場合には、例えば論理１が出力され、ブロック境界なしと判定された場合には論理０が出力される。
【００５８】
ステップＳ39において、加算器124-0乃至124-15はそれまでの加算値をリセットする。これにより、次の画面（フィールド）においても、その差分絶対値が同様に加算されることになる。
【００５９】
次に図12のフローチャートを参照して、図８のステップＳ37の判定処理の詳細について説明する。ステップＳ51において、判定部132は最大値bound１とbound２の位相差が８ピクセルかを判定する。最大値bound１とbound２の位相差が８ピクセルでない場合には、ステップＳ52において、判定部132は最大値bound１とbound２の位相差が７ピクセルかを判定する。最大値bound１とbound２の位相差が７ピクセルでもないと判定された場合にはステップＳ53において、判定部132は、最大値bound１とbound２の位相差が９ピクセルかを判定する。最大値bound１とbound２の位相差が９ピクセルでもないと判定された場合には、判定部132はステップＳ63において、ブロック境界なしの信号を２値化部104に出力する。すなわち上から１番目の最大値bound１と２番目の最大値bound２の位相差が７ピクセル、８ピクセル、または９ピクセルのいずれでもない場合には、ブロック境界（歪）は存在しないと判定される。
【００６０】
ステップＳ52において、最大値bound１とbound２の位相差が７ピクセルであると判定定された場合、またはステップＳ53において、最大値bound１とbound２の位相差が９ピクセルであると判定された場合、ステップＳ54において、１番目の最大値bound１と３番目の最大値bound３の位相差が１ピクセルかが判定される。最大値bound１とbound３の位相差が１ピクセルではないと判定された場合、すなわち隣接するピクセルの差分絶対値ではないと判定された場合、ステップＳ55，Ｓ56，Ｓ57において、それぞれ上述したステップＳ52，Ｓ51，Ｓ53における判定処理と同様に、１番目の最大値bound１と３番目の最大値bound３の位相差が７ピクセル、８ピクセル、または９ピクセルかがそれぞれ判定される。
【００６１】
ステップＳ55，Ｓ56，Ｓ57において、それぞれ最大値bound１とbound３の位相差が７ピクセル、８ピクセル、または９ピクセルのいずれでもないと判定された場合には、ステップＳ63において、判定部132はブロック境界なしの信号を出力する。
【００６２】
これに対してステップＳ54において、最大値bound１とbound３の位相差が１ピクセルであると判定された場合（隣接するピクセルの差分絶対値であると判定された場合）、並びにステップＳ55乃至ステップＳ57において、最大値bound１とbound３の位相差が７ピクセル、８ピクセル、または９ピクセルのいずれかであると判定された場合、ステップＳ58において、判定部132は、１番目の最大値bound１と４番目の最大値bound４の位相差が１ピクセルかを判定する。
【００６３】
ステップＳ58において、最大値bound１とbound４の位相差が１ピクセルではないと判定された場合、すなわち隣接するピクセルの差分絶対値ではないと判定された場合、ステップＳ59，Ｓ60，Ｓ61において、判定部132は、１番目の最大値bound１と４番目の最大値bound４の位相差が７ピクセル、８ピクセル、または９ピクセルのいずれかであるかを判定する。１番目の最大値bound１と４番目の最大値bound４の位相差が７ピクセル、８ピクセル、または９ピクセルのいずれでもないと判定された場合には、ステップＳ63において、判定部132はブロック境界なしの信号を出力する。
【００６４】
これに対してステップＳ58において、最大値bound１とbound４の位相差が１ピクセルであると判定された場合、すなわち隣接するピクセルの差分絶対値であると判定された場合、並びにステップＳ59乃至ステップＳ61において、１番目の最大値bound１と４番目の最大値bound４の位相差が７ピクセル、８ピクセル、または９ピクセルのいずれかであると判定された場合、ステップＳ51において、最大値bound１とbound２の位相差が８ピクセルであると判定された場合と同様に、ステップＳ62において、判定部132はブロック境界（歪）ありの信号を２値化部104に出力する。
【００６５】
映像信号の送信側のクロックの位相と同期したクロックに基づいてサンプリングが行われた場合には、図10に示されるように、１番目の最大値bound１と２番目の最大値bound２が充分大きい値となり、かつ両者の位相差（周期）は８ピクセル（８ライン）となる。これに対して、クロックの位相が送信側のクロックと同期していない場合には、図11に示されるように、本来８ピクセルの周期で検出されるべきブロック境界が時間的に前または後に隣接するピクセル（図11の例の場合、時間的に後に隣接するピクセル）に分散して検出されることがある。
【００６６】
しかし、位相がずれたとしても映像信号の送信側のクロックの周波数は既知であり、等しい値に設定できるので、最大値の位相のずれはせいぜい１ピクセルの位相差として現れる。従って図12のフローチャートに示されるように、特定の位相差である８ピクセルより１ピクセルだけ短い位相差（７ピクセル）と１ピクセルだけ長い位相差（９ピクセル）のいずれかのタイミングで最大値が検出された場合には、ブロック境界が検出されたと判定される。これにより送信側のクロックの位相と同期がとれなくても、正確な判定が可能となる。
【００６７】
次に、図13のフローチャートを参照して、図７のステップＳ２の映像信号補正処理について説明する。
【００６８】
ステップＳ81において差分検出部163は、映像信号の差分を検出する。すなわち差分検出部163は、A/D変換部61より入力された映像信号と、遅延回路162により１クロック分だけ遅延された映像信号の差分を検出する。例えば入力された映像信号から、遅延回路162により１クロック分だけ遅延された映像信号を減算する。ステップＳ82において、乗算器164は、差分の１／４の値を演算する。すなわち乗算器164は、差分検出部163より出力された差分δに対して１／４を乗算する。ステップＳ83において、乗算器165は、差分の−１／４の値を演算する。具体的には、乗算器165は、乗算器164が出力する値δ／４に対して−１を乗算する。ステップＳ84において、選択部166は、現在処理しているピクセルはブロック境界の上側のピクセルかを判定する。現在処理しているピクセルがブロック境界の上側のピクセルである場合には、ステップＳ85において、選択部166は、差分δの１／４の値を選択する。すなわち選択部166は、端子Ａに入力された乗算器164の出力δ／４を選択し、加算器167に出力する。
【００６９】
これに対してステップＳ84において現在処理中のピクセルがブロック境界の上側のピクセルではないと判定された場合、ステップＳ86において、選択部166は現在処理中のピクセルがブロック境界の下側のピクセルかを判定する。現在処理中のピクセルがブロック境界の下側のピクセルである場合には、ステップＳ87において、選択部166は差分δの−１／４の値を選択する。すなわち選択部166は、端子Ｂに乗算器165より入力された値−δ／４を選択し、加算器167に出力する。
【００７０】
ステップＳ86において。現在処理中のピクセルがブロック境界の下側のピクセルではないと判定された場合、ステップＳ88において、選択部166は値０を選択し、加算器167に出力する。ステップＳ85，Ｓ87，Ｓ88の処理の後、ステップＳ89において、加算器167は遅延回路161より入力されたピクセルの値に、ステップＳ85，Ｓ87,Ｓ88で選択された値を加算する。
【００７１】
すなわち、例えば、図14Ａに示されるように、ブロック境界の上側（図14Ａにおいては左側）に隣接するピクセルの値が下側（図14Ａにおいては右側）に隣接するピクセルの値より大きい場合（差δが負である場合）、図14Ｂに示されるように、ブロック境界の上側に隣接するピクセルは、その値が│δ│／４だけ減少され、ブロックの下側に隣接するピクセルは、その値が│δ│／４だけ増加される。その結果、相互に隣接する上下のブロックのブロック歪が緩和されるように、すなわちブロック境界が目立たなくなるように補正される。
【００７２】
また、例えば、図15Ａに示されるように、ブロック境界の上側に隣接するピクセルの値が下側に隣接するピクセルの値より小さい場合（差δが正である場合）、図15Ｂに示されるように、ブロック境界の上側に隣接するピクセルは、その値が│δ│／４だけ増加され、ブロックの下側に隣接するピクセルは、その値が│δ│／４だけ減少される。その結果、相互に隣接する上下のブロックのブロック歪が緩和されるように、すなわちブロック境界が目立たなくなるように補正される。
【００７３】
以上の実施の形態においては、１画面（１フィールド）毎に映像信号が補正されることになる。しかしながら、フィールドブロック検出部71において、誤ってブロック境界が検出された場合、かえって誤った補正が行われる恐れがある。そこで、このような誤ったブロック境界の検出が行われた場合においても、誤った映像信号補正が行われないようにすることが望ましい。
【００７４】
図16は、このような場合を考慮したブロック境界検出部62の構成を表している。図16のブロック境界検出部62では、フィールドブロック検出部71の出力がアップダウンカウンタ201に供給されている。アップダウンカウンタ201は、フィールドブロック検出部71よりブロック境界ありの信号が入力された場合、カウント値をアップし、ブロック境界なしの信号が入力された場合、カウント値をダウンする。
【００７５】
比較器202は、アップダウンカウンタ201の出力を、閾値発生部204が発生する第１の閾値と比較し、その比較結果をラッチ部206に出力する。比較器203は、アップダウンカウンタ201が出力するカウント値を、閾値発生部205が発生する第２の閾値と比較し、その比較結果をラッチ部206に出力する。比較器202はアップダウンカウンタ201のカウント値が第１の閾値より大きいとき、ラッチ部206をセットする。すなわち、このときラッチ部206はブロック境界ありの信号を出力する。比較器203は、アップダウンカウンタ201のカウント値が第２の閾値より小さくなったときラッチ部206をリセットする。このとき、ラッチ部206はブロック境界なしの信号を出力する。
【００７６】
閾値発生部204が発生する第１の閾値と、閾値発生部205が出力する第２の閾値とに差を設け、第１の閾値より第２の閾値を小さい値に設定しておくことにより、ラッチ部206に、いわゆるヒステリシスの動作をさせることが可能となる。これにより、より安定して補正処理を行うことが可能となる。
【００７７】
次に図17のフローチャートを参照して、図16のブロック境界検出部62によるブロック境界検出処理について説明する。
【００７８】
ステップＳ101において、フィールドブロック検出部71はフィールドブロック検出処理を実行する。この処理は、図８に示される処理と同様の処理であり、繰り返しになるので、その説明は省略する。
【００７９】
ステップＳ102において、アップダウンカウンタ201は検出信号をカウントする。すなわちフィールドブロック検出部71が出力する検出信号がアップダウンカウンタ201によりカウントされる。アップダウンカウンタ201は、ブロック境界ありの検出信号が入力されたとき、カウント値をアップし、ブロック境界なしの検出信号が入力されたとき、カウント値をダウンする。
【００８０】
ステップＳ103において、比較器202は、カウント値は第１の閾値より大きいかを判定する。カウント値が第１の閾値より大きい場合、ステップＳ104において、ラッチ部206はブロック境界ありの信号を出力する。すなわち比較器202は、カウント値が閾値発生部204が発生する第１の閾値より大きい場合ラッチ部206をセットする。これによりラッチ部206は、ブロック境界ありの信号を出力する。
【００８１】
これに対してステップＳ103において、カウント値は第１の閾値より大きくないと判定された場合、ステップＳ105において、比較器203は、カウント値は第２の閾値より小さいかを判定する。カウント値が閾値発生部205が発生する第２の閾値より小さい場合、ステップＳ106においてラッチ部206は、ブロック境界なしの信号を出力する。すなわちラッチ部206は、カウント値が第２の閾値より小さい場合、リセットされる。これにより、ブロック境界なしの信号が出力される。カウント値が第２の閾値より大きい場合には、ブロック境界無しの信号は出力されない。
【００８２】
以上のように、図16の実施の形態においては、ラッチ部206が第１の閾値と第２の閾値とに基づいて、ヒステリシス特性を有するように動作するため、頻繁にブロック歪補正が行われることによる弊害を抑制することが可能となる。
【００８３】
また、以上のフィールド単位で行う処理はフレーム単位で行うようにしてもよい。
【００８４】
さらに以上の実施の形態では、デジタルチューナ42の出力をテレビジョン受像機で処理するようにしたが、高解像度の映像信号等に変換する映像信号処理装置で処理するようにすることもできる。
【００８５】
図18は、上述した一連の処理をプログラムにより実行するパーソナルコンピュータの構成の例を示すブロック図である。CPU（Central Processing Unit）321は、ROM（Read Only Memory）322、または記憶部328に記憶されているプログラムに従って各種の処理を実行する。RAM（Random Access Memory）323には、CPU321が実行するプログラムやデータなどが適宜記憶される。これらのCPU321、ROM322、およびRAM323は、バス324により相互に接続されている。
【００８６】
CPU321にはまた、バス324を介して入出力インターフェース325が接続されている。入出力インターフェース325には、キーボード、マウス、マイクロホンなどよりなる入力部326、ディスプレイ、スピーカなどよりなる出力部327が接続されている。CPU321は、入力部326から入力される指令に対応して各種の処理を実行する。そして、CPU321は、処理の結果を出力部327に出力する。
【００８７】
入出力インターフェース325に接続されている記憶部328は、例えばハードディスクからなり、CPU321が実行するプログラムや各種のデータを記憶する。通信部329は、インターネットやローカルエリアネットワークなどのネットワークを介して外部の装置と通信する。また、通信部329を介してプログラムを取得し、記憶部328に記憶してもよい。
【００８８】
入出力インターフェース325に接続されているドライブ330は、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア331が装着されたとき、それらを駆動し、そこに記録されているプログラムやデータなどを取得する。取得されたプログラムやデータは、必要に応じて記憶部328に転送され、記憶される。
【００８９】
一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム格納媒体からインストールされる。
【００９０】
コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを格納するプログラム格納媒体は、図18に示すように、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD−ROM(Compact Disc−Read Only Memory),DVD(Digital Versatile Disc)を含む）、光磁気ディスク（ＭＤ（Mini−Disc）を含む）、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア331、または、プログラムが一時的もしくは永続的に格納されるROM322や、記憶部328を構成するハードディスクなどにより構成される。プログラム格納媒体へのプログラムの格納は、必要に応じてルータ、モデムなどのインターフェースである通信部329を介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。
【００９１】
なお、本明細書において、プログラム格納媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００９２】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【００９３】
【図１】従来のテレビジョン信号受信システムの構成を示すブロック図である。
【図２】映像信号の平滑化を説明する図である。
【図３】クロックの位相が異なることに起因する映像信号の平滑を説明する図である。
【図４】本発明を適用したテレビジョン信号受信システムの実施の形態の構成を示すブロック図である。
【図５】図４のフィールドブロック検出部の構成を示すブロック図である。
【図６】図４の映像信号補正部の構成を示すブロック図である。
【図７】映像信号処理を説明するフローチャートである。
【図８】図７のステップＳ１のブロック境界検出処理を説明するフローチャートである。
【図９】ブロック境界を説明する図である。
【図１０】ブロック境界を正しくサンプリングしたときの累積データの分布を説明する図である。
【図１１】累積データが分配された場合の分布の例を説明する図である。
【図１２】図８のステップＳ37の判定処理を説明するフローチャートである。
【図１３】図７のステップＳ２の映像信号補正処理を説明するフローチャートである。
【図１４】ブロック境界の補正を説明する図である。
【図１５】ブロック境界の補正を説明する他の図である。
【図１６】ブロック境界検出部の他の実施の形態の構成を示すブロック図である。
【図１７】図16の実施の形態のブロック境界検出処理を説明するフローチャートである。
【図１８】パーソナルコンピュータの構成を示すブロック図である。
【符号の説明】
【００９４】
41  アンテナ,  42  デジタルチューナ,  43  テレビジョン受像機,  51  映像信号処理部,  52  表示部,  61  A/D変換部,  62  ブロック境界検出部、  63  映像信号補正部,  64  クロック発生部,  71  フィールドブロック検出部
【図１】
2007243417.tif 000003
【図２】
2007243417.tif 000004
【図３】
2007243417.tif 000005
【図４】
2007243417.tif 000006
【図５】
2007243417.tif 000007
【図６】
2007243417.tif 000008
【図７】
2007243417.tif 000009
【図８】
2007243417.tif 000010
【図９】
2007243417.tif 000011
【図１０】
2007243417.tif 000012
【図１１】
2007243417.tif 000013
【図１２】
2007243417.tif 000014
【図１３】
2007243417.tif 000015
【図１４】
2007243417.tif 000016
【図１５】
2007243417.tif 000017
【図１６】
2007243417.tif 000018
【図１７】
2007243417.tif 000019
【図１８】
2007243417.tif 000020