(57)【要約】【課題】  本発明の目的は、ノイズ放射（ＥＭＩ）を抑制した集積回路実装プリント基板、および当該集積回路実装プリント基板を備える電子装置を提供することである。【解決手段】  集積回路（ＬＳＩ）を搭載した集積回路（ＬＳＩ）実装プリント基板において、ノイズ源となるＬＳＩの電源端子とグランド端子との間に、自己共振周波数の異なる複数のバイパスコンデンサを並列に配設する。さらに、電源端子に近い側から、順次自己共振周波数の高いバイパスコンデンサを配置する。  これにより、周波数の高いノイズ電流により形成される電流経路面積は最小化され、周波数の高いノイズ電流に起因して放射される放射ノイズ電界レベルが効果的に低減される。【選択図】図５
2007048879.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に実装され、電源端子とグランド端子とを備えた集積回路（ＬＳＩ）と、
前記電源端子と前記グランド端子との間に並列に配設される複数のコンデンサとを具備し、
前記複数のコンデンサは、それぞれ異なる自己共振周波数を有し、
動作時に、前記集積回路（ＬＳＩ）がノイズ電流を生成する場合、前記複数のコンデンサは、それぞれ前記集積回路（ＬＳＩ）に近い側から前記自己共振周波数の高い順に配列される集積回路（ＬＳＩ）実装プリント基板。
【請求項２】
基板と、
前記基板上に実装され、電源端子とグランド端子とを備えた集積回路（ＬＳＩ）と、
前記電源端子と前記グランド端子との間に並列に配設される複数のコンデンサとを具備し、
動作時に、前記電源端子に接続される電源供給源がノイズ電流を生成する場合、前記複数のコンデンサは、それぞれ前記電源供給源に近い側から前記自己共振周波数の高い順に配列される集積回路（ＬＳＩ）実装プリント基板。
【請求項３】
請求項１または２に記載の集積回路（ＬＳＩ）実装プリント基板において、
前記複数のコンデンサは、それぞれ前記集積回路（ＬＳＩ）に対して放電可能な距離範囲内に配置される集積回路（ＬＳＩ）実装プリント基板。
【請求項４】
請求項１から３までの少なくとも一項に記載の集積回路（ＬＳＩ）実装プリント基板において、
前記基板は多層基板である集積回路（ＬＳＩ）実装プリント基板。
【請求項５】
請求項１から４までの少なくとも一項に記載の集積回路（ＬＳＩ）実装プリント基板において、
前記複数のコンデンサは、チップ型コンデンサである集積回路（ＬＳＩ）実装プリント基板。
【請求項６】
請求項１から５までの少なくとも一項に記載の集積回路（ＬＳＩ）実装プリント基板において、
前記複数のコンデンサは、それぞれ前記集積回路（ＬＳＩ）の前記電源端子に接続されて前記基板上に形成される第一導体パターンと、前記集積回路（ＬＳＩ）の前記グランド端子に接続されて前記基板上に形成される第二導体パターンとを電気的に接続する集積回路（ＬＳＩ）実装プリント基板。
【請求項７】
請求項６に記載の集積回路（ＬＳＩ）実装プリント基板において、
前記第二導体パターンは、ビアホールを介して前記基板の裏面に形成されるグランド層に接続される集積回路（ＬＳＩ）実装プリント基板。
【請求項８】
筐体と、
前記筐体内に格納される請求項１から７までの何れか一項に記載の集積回路（ＬＳＩ）実装プリント基板と、
前記集積回路（ＬＳＩ）実装プリント基板を駆動させるための電源装置と
を具備する電子装置。
【請求項９】
請求項８に記載の電子装置において、
前記電子装置は、パーソナルコンピュータ、携帯情報端末、携帯電話等、デジタル回路を有する電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンピュータ等、集積回路実装プリント基板を備えた電子装置に関し、特に集積回路実装プリント基板からのノイズ放射（ＥＭＩ）を抑制した電子装置に関する。
【背景技術】
【０００２】
電子装置には、従来から集積回路実装プリント基板が備えられている。そして、当該集積回路実装プリント基板上には、集積回路素子（ＬＳＩ）が搭載される。ＬＳＩは、自身に電源供給をするための電源端子と、接地のためのグランド端子とを有している。
【０００３】
電子装置の駆動時に、ＬＳＩから発生するノイズ電流が電源端子を経由してＬＳＩ外部の電源経路へ漏出することを抑制するために、ＬＳＩの電源端子とグランド端子との間にはバイパスコンデンサが接続される。
【０００４】
従来の電子装置に備えられる集積回路実装プリント基板の概略構成を図１に示す。ＬＳＩ２１の電源端子２２は、供給電源端子２３へ接続されている。ＬＳＩ２１のグランド端子２４は、共通グランド端子２５へ接続されている。電源端子２２とグランド端子２４との間には、低容量のバイパスコンデンサＣ１（２６）と、高容量のバイパスコンデンサＣ２（２７）とが並列に接続されている。ＬＳＩ２１の駆動により発生するノイズ電流２８は、供給電源端子２３方向へ流れるが、バイパスコンデンサＣ１（２６）およびＣ２（２７）を流れる電流２９、および３０として、グランド端子２４を経由してそれぞれＬＳＩ２１へ戻る。このような閉ループにより、ノイズ電流は供給電源端子２３へ漏出せずに、電源系のノイズ放射（ＥＭＩ）は抑制される。低容量のバイパスコンデンサＣ１（２６）および高容量のバイパスコンデンサＣ２（２７）は、それぞれ自身に蓄積される電荷の放電により、ＬＳＩ２１を駆動させる機能も兼ね備えている。
【０００５】
バイパスコンデンサＣ１（２６）及びＣ２（２７）のインピーダンス特性を図２に示す。Ｃ１のインピーダンス周波数特性を３１に示す。低容量のバイパスコンデンサＣ１（２６）において、インピーダンス値が最小となるときの周波数ｆｃ１は、Ｃ１の自己共振周波数である。バイパスコンデンサＣ２は、容量成分が大であることから、バイパスコンデンサＣ２のインピーダンス値が最小となる周波数ｆｃ２は、ｆｃ１よりも低くなる。周波数が高くなると、それぞれのバイパスコンデンサのインピーダンス値は減少する。しかしインピーダンス値が最小となる周波数を超えると、それぞれのインピーダンス値は今度は増加に転ずる。これはコンデンサ電極のインダクタンス成分によるものである。従来のＬＳＩ電源回路では、通常ＬＳＩ電源端子２２に近い側のバイパスコンデンサＣ２には高容量タイプ、そしてＬＳＩ電源端子２２に遠い側（電源供給源に近い側）には高周波特性に優れた低容量タイプのバイパスコンデンサＣ１が並列に配置されていた。これは、ＬＳＩ２１の駆動周波数の高速化に伴い、ＬＳＩ２１の初期設計時から備えられていたＬＳＩ２１の駆動および外部電源系へ漏出するノイズ電流抑制のためのバイパスコンデンサＣ２に加えて、ＬＳＩ２１から見て外側の放電許容範囲内に、更に、高周波ノイズ電流のバイパス経路となり、ＬＳＩ２１と閉ループを形成する低容量タイプのバイパスコンデンサＣ１が配置された経緯によるものである。
【０００６】
上記した技術に関連して以下に示すような技術が報告されている。
【０００７】
特開２００３−１４２５９１号公報に開示されている「半導体集積回路装置」では、それぞれ独立の電源配線とグランド配線を有する複数の回路ブロックと、電源配線及びグランド配線と接続され複数の回路ブロックに対して共通の電源電位及びグランド電位を供給する外部端子と、複数の回路ブロック内部における電源配線とグランド配線との間にそれぞれ設けられた第１のバイパスコンデンサとを備えた半導体集積回路装置において、外部端子と複数の回路ブロックとの間における電源配線とグランド配線との間には第２のバイパスコンデンサが配置されている半導体集積回路装置が提案されている。
【０００８】
また、特開２００１−２０３４３４号公報に開示されている「プリント配線板及び電気機器」では、少なくとも１個のＩＣチップが搭載され、かつ電源層及びグランド層が少なくとも１層づつ形成されたプリント配線板において、電源層とグランド層とに接続される少なくとも１つのバイパスコンデンサを備えたプリント配線板が提案されている。
【０００９】
また、特開平０８−２４２０４７号公報に開示されている「プリント配線板」では、外部との間で信号の送受を行う入出力部と各種集積回路素子を実装したプリント配線板において、基板端部に実装された入出力部に接続される電源ラインとグランドラインの間で、かつこの入出力部の近傍にバイパスコンデンサを実装したプリント配線板が提案されている。
【００１０】
また、特開２００３−１３２６３２号公報に開示されている「ＤＶＤ再生装置のプリント基板」では、第１の電源経路と、第１の電源経路の電圧とは異なる電圧の第２の電源経路とが形成され、第１の電源経路から供給される直流を動作電源として動作するシンクロナスＤＲＡＭと、第１の電源経路から供給される直流と第２の電源経路から供給される直流とを動作電源とし、シンクロナスＤＲＡＭにクロック信号を供給すると共に、シンクロナスＤＲＡＭをワークエリアとして、ＭＰＥＧ方式のデコードを行うＭＰＥＧデコーダＩＣと、第１の電源経路と接地レベルとの間に接続された第１のバイパスコンデンサと、第２の電源経路と接地レベルとの間に接続された第２のバイパスコンデンサとが搭載されたＤＶＤ再生装置のプリント基板において、第１のバイパスコンデンサを、自己共振周波数がクロック信号の周波数の３倍の周波数より高い素子とすると共に、第２のバイパスコンデンサを、自己共振周波数がクロック信号の周波数の３倍の周波数より低い素子としたＤＶＤ再生装置のプリント基板が提案されている。
【００１１】
また、特開２００１−１９６２６２号公報に開示されている「放射ノイズ低減システムおよび放射ノイズ低減システムを備えた電子機器」では、基板上の集積回路から放射される特定の周波数を有するノイズを低減する放射ノイズ低減システムにおいて、集積回路に近接して基板上に設けられるコンデンサを備え、コンデンサは、ノイズの特定の周波数を基にして計算された容量を有する放射ノイズ低減システムが提案されている。
【００１２】
また、特開２００２−０５７４２２号公報に開示されている「電子装置」では、配線基板に、電子部品が搭載されるとともに、該電子部品の接続端子と導通するグランドパターンとワイヤ状の配線パターンが形成されてなり、かつ、接続端子の近傍でグランドパターンと配線パターンとを接続するバイパスコンデンサを設けて、インダクタとして作用する配線パターンとバイパスコンデンサとにより、電子部品で発生するノイズを除去するフィルタ回路を形成した電子装置において、該フィルタ回路には、バイパスコンデンサとは別の位置でグランドパターンと配線パターンとを接続する別のバイパスコンデンサを設けた電子装置が提案されている。
【００１３】
また、特開２００５−０８６１８４号公報に開示されている「プリント配線板」では、電源回路の第１の端子に接続された電源層と、電源回路の第２の端子に接続されたグランド層と、電源層に接続された電源ピンとグランド層に接続されたグランドピンを有する半導体素子と、半導体素子の電源ピンとグランド層の間に接続されたバイパスコンデンサとを備えたプリント配線板であって、半導体素子のグランドピンの近傍のグランド層と電源層との間に両者を高周波的に短絡するコンデンサを設け、給電インピーダンスの反共振周波数と共振周波数が、放射電磁ノイズが規制されている周波数帯域を挟むことにより、放射電磁ノイズの起因となる高周波の給電電流がコンデンサを介して半導体素子と電源層にそれぞれ略同じ大きさで互いに逆方向に流れて相殺されるように、電源層を第１の所定のインダクタンスに設定し、かつバイパスコンデンサを所定の静電容量に設定したプリント配線板が提案されている。
【００１４】
【特許文献１】特開２００３−１４２５９１号公報
【特許文献２】特開２００１−２０３４３４号公報
【特許文献３】特開平０８−２４２０４７号公報
【特許文献４】特開２００３−１３２６３２号公報
【特許文献５】特開２００１−１９６２６２号公報
【特許文献６】特開２００２−０５７４２２号公報
【特許文献７】特開２００５−０８６１８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従来の電子装置に備えられる集積回路実装プリント基板では、ＬＳＩ２１が駆動することにより生じる電源系へのノイズ電流のうち、バイパスコンデンサＣ１（２６）の自己共振周波数ｆｃ１付近のノイズ電流Ｉ１（２９）は、低インピーダンスであるバイパスコンデンサＣ１（２６）を経由してＬＳＩ２１のグランド端子２４へ流れる。また、バイパスコンデンサＣ２（２７）の共振周波数ｆｃ２付近のノイズ電流Ｉ２（３０）は、低インピーダンスであるバイパスコンデンサＣ２（２７）を経由してＬＳＩ２１のグランド端子２４へ流れる。
【００１６】
ここで、一般に、周波数ｆのノイズ電流Ｉが閉ループ内を流れる時、当該閉ループにより形成される面積をＡとすると、面積Ａと放射ノイズ電界強度Ｅとの間には、以下に示すような関係がある。
【００１７】
Ｅ  ∝  ｆ２  ・  Ａ  ・  Ｉ    （１）
従って、放射ノイズ電界強度Ｅを低減するためには、ノイズ電流の周波数fを低く、電流量Iを少なく、さらに電流の流れる閉ループにより形成される回路面積Ａを小さくすることが必要となる。
【００１８】
従来の電子装置に備えられる集積回路実装プリント基板（図１）では、基板上に配置される配置構成として、ＬＳＩ２１，Ｃ２（２７）、Ｃ１（２６）の配列順でそれぞれ並列に接続されており、周波数ｆｃ１のノイズ電流Ｉ１の流れる閉ループにより形成される面積をＡ１、周波数ｆｃ２のノイズ電流Ｉ２の流れる閉ループにより形成される面積をＡ２とすると、
ｆｃ１    ＞  ｆｃ２  、  Ａ１  ＞  Ａ２    （２）
という関係が成立している。ノイズ電流Ｉ１とＩ２との大きさが同等レベルとすると、Ｉ１による放射ノイズ電界Ｅ１とＩ２による放射ノイズ電界Ｅ２とは、以下の数式に示すような関係となる。
【００１９】
Ｅ１  ＞  Ｅ２        （３）
このように、周波数の高いノイズ電流がノイズ源であるＬＳＩ２１より離れた経路を流れると（ノイズ電流の流れる閉ループにより形成される面積が大きくなると）、当該のノイズ電流から生じる放射ノイズ電界レベルは増加する傾向にある。
【００２０】
しかし、ノイズ電流により生じる放射ノイズ電界の強度が強くなり過ぎると、ＬＳＩ２１が当該放射ノイズ電界の影響を受けて誤動作あるいは動作停止し、当該集積回路実装プリント基板を搭載する電子装置、または、それを有した電子装置搭載機器が正常に動作しなくなる場合がある。また、当該集積回路実装プリント基板を搭載する電子装置、および、それを有した電子装置搭載機器が所望のＥＭＩ規格を満足できなくなる場合がある。
【００２１】
次に、図３及び図４を用いて、集積回路実装プリント基板上を流れるノイズ電流により生じる、基板近傍の近傍磁界分布特性（ノイズ電流により生じる放射ノイズ電界により励起され、電界強度とほぼ比例関係にある強度分布を有する）について説明する。
【００２２】
図３は、図１に示される従来の電子装置に備えられる集積回路実装プリント基板上の近傍磁界分布特性を示す。ＬＳＩ電源端子となる電源ビア６１は、図中の電源パターンエリア６２に接続されている。また、電源パターンエリア６２を取り囲むように、導体空隙部を挟んでグランドパターンエリア６３が設けられている（図３に示すように、Ｃ１およびＣ２それぞれが、導体空隙部をまたいで、電源パターンエリア６２とグランドパターンエリア６３とを電気的に接続している）。電源ビア６１に近接した電源パターンエリア６２の一部と、グランドパターンエリア６３の一部との間に、バイパスコンデンサＣ２（２７）が設置されている。電源ビア６１からＣ２（２７）のグランドパターン側までの長さは約２ｍｍである。電源ビア６１から離れた電源パターンエリア６２の一部と、グランドパターンエリア６３の一部との間には、バイパスコンデンサＣ１（２６）が設置されている。
【００２３】
図３に示される周波数ｆｃ１のノイズ電流による磁界強度は、白くなるほど強いことを示している。図３は、図の横軸方向の磁界分布を示し、強磁界分布特性から、磁界に直交するノイズ電流は、電源ビア６１とＣ１（２６）との間を流れていることがわかる。電源ビア６１からＣ１（２６）のグランドパターン側までの長さは約６ｍｍである。
【００２４】
図４に、図３におけるノイズ電流経路図を示す。ＬＳＩ２１の電源端子２２には電源パターン８３が接続されている。バイパスコンデンサＣ１（２６）は、電源パターン８３とグランドパターン８５間に設置されている。グランドパターン８５はグランドビア８６を介して、グランド層８７に接続されている。ＬＳＩ（２１）のグランド端子２４は、グランド層８７に接続されている。ノイズ電流が流れる経路面積Ａ１は、グランドパターンとグランド層間厚をｔとすると、
Ａ１  ＝  ６・ｔ  （ｍｍ２）    （４）
となる。
【００２５】
同様に、バイパスコンデンサＣ２（２７）に流入するノイズ電流が形成する閉ループの面積Ａ２は、
Ａ２  ＝  ２・ｔ  （ｍｍ２）    （５）
となる。
【００２６】
以上より、ノイズ電流が流れる経路面積の比率によるノイズ増加ΔＥは、
ΔＥ  ＝  ２０ｌｏｇ（Ａ１／Ａ２）＝  ２０ｌｏｇ（６／２）
≒  １０ｄＢ      （６）  となる。
【００２７】
つまり、面積で比較するとノイズ増加は１０ｄＢ劣化することになり、これにより電子装置を搭載した電子装置搭載機器に誤動作が生じたり、あるいはＥＭＩ規格を満足できなくなる恐れがある。
【課題を解決するための手段】
【００２８】
以下に、［発明を実施するための最良の形態］で使用する括弧付き符号を用いて、課題を解決するための手段を説明する。これらの符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］の記載との対応関係を明らかにするために付加されたものであるが、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２９】
本発明の集積回路（ＬＳＩ）実装プリント基板は、基板（１）と、基板上に実装され、電源端子（１２）とグランド端子（１４）とを備えた集積回路（１１）と、電源端子とグランド端子との間に並列に配設される複数のコンデンサ（１６，１７）とを備え、複数のコンデンサは、それぞれ異なる自己共振周波数を有し、動作時に、集積回路（ＬＳＩ）がノイズ電流を生成する場合、複数のコンデンサは、それぞれ集積回路（ＬＳＩ）に近い側から自己共振周波数の高い順に配列される。
【００３０】
また、本発明の集積回路（ＬＳＩ）実装プリント基板は、基板（１）と、基板上に実装され、電源端子（１２）とグランド端子（１４）とを備えた集積回路（１１）と、電源端子とグランド端子との間に並列に配設される複数のコンデンサ（１６，１７）とを備え、動作時に、電源端子に接続される電源供給源がノイズ電流を生成する場合、複数のコンデンサは、それぞれ電源供給源に近い側から自己共振周波数の高い順に配列される。
【００３１】
また、本発明の集積回路（ＬＳＩ）実装プリント基板において、複数のコンデンサ（１６，１７）は、それぞれ集積回路（１１）に対して放電可能な距離範囲内に配置される。
【００３２】
また、本発明の集積回路（ＬＳＩ）実装プリント基板において、基板（１）は多層基板である。
【００３３】
また、本発明の集積回路（ＬＳＩ）実装プリント基板において、複数のコンデンサ（１６，１７）は、チップ型コンデンサである。
【００３４】
また、本発明の集積回路（ＬＳＩ）実装プリント基板において、複数のコンデンサ（１６，１７）は、それぞれ集積回路（１１）の電源端子（１２）に接続されて基板上に形成される第一導体パターン（５２）と、集積回路（ＬＳＩ）のグランド端子（１４）に接続されて基板（１）上に形成される第二導体パターン（５３）とを電気的に接続する。
【００３５】
また、本発明の集積回路（ＬＳＩ）実装プリント基板における第二導体パターン（５３、７５）は、ビアホール（７６）を介して基板の裏面に形成されるグランド層（７７）に接続される。
【００３６】
また、本発明の電子装置は、筐体と、筐体内に格納される請求項１から７までの何れか一項に記載の集積回路（ＬＳＩ）実装プリント基板と、集積回路（ＬＳＩ）実装プリント基板を駆動させるための電源装置とを備える。
【００３７】
また、本発明の電子装置は、パーソナルコンピュータ、携帯情報端末、携帯電話であり、デジタル回路を有する。
【発明の効果】
【００３８】
本発明により、集積回路（ＬＳＩ）実装プリント基板のＬＳＩ電源端子から共通電源系の経路方向に漏出するノイズ電流が、ＬＳＩ電源端子とＬＳＩグランド端子間に並列に配設され、それぞれ個別の共振周波数を有する複数のバイパスコンデンサに流される。これにより、ＬＳＩの駆動時に生じ、複数の周波数成分を有するノイズ電流は、ＬＳＩ電源端子とそれに接続される電源パターン、グランドビア、および、グランドパターンとそれに接続されるＬＳＩグランド端子により形成される閉ループを経由してノイズ源となるＬＳＩへ戻される。
【００３９】
本発明においては、特にそれぞれ個別の共振周波数を有する複数のバイパスコンデンサのうち、自己共振周波数の高いバイパスコンデンサから順に、ノイズ電流発生源となっているＬＳＩ電源端子側に近接して順次配設する。本願の集積回路実装プリント基板を備えた電子装置では、上記した複数のバイパスコンデンサの配置順により、自己共振周波数の低いバイパスコンデンサを流れるノイズ電流は、自己共振周波数の高いバイパスコンデンサを流れるノイズ電流の閉ループよりも大きな閉ループに沿って流れることになる。
【００４０】
ノイズ電流の複数ある周波数成分のうち、周波数の高い成分のノイズ電流は自己共振周波数の高いバイパスコンデンサを流れ、周波数の低い成分のノイズ電流は自己共振周波数の低いバイパスコンデンサを流れる。一方、ノイズ電流による放射ノイズ電界は、先ほど説明したように、ノイズ周波数の２乗と、ノイズ電流の電流値と、ノイズ電流の電流経路により形成される閉ループの面積との積に比例する。例えば、自己共振周波数の高いバイパスコンデンサを流れるノイズ電流周波数は、自己共振周波数の低いバイパスコンデンサを流れるノイズ電流周波数より高く、周波数のみに限って比較すると、外部に放射される放射ノイズ電界は、自己共振周波数の高いバイパスコンデンサに流入するノイズ電流による起因が大きくなる。
【００４１】
本発明においては、自己共振周波数の高いバイパスコンデンサはＬＳＩ電源端子側に近接して設置されていることから、自己共振周波数の高いバイパスコンデンサに流入するノイズ電流による電流経路面積（自己共振周波数の高いバイパスコンデンサに流入するノイズ電流により形成される閉ループの面積）は、自己共振周波数の低いバイパスコンデンサに流入するノイズ電流の電流経路面積より小さくなる。従って、自己共振周波数の高いバイパスコンデンサに流入するノイズ電流による放射ノイズ電界は従来のバイパスコンデンサの配列の場合と比較して大幅に抑制される。
【００４２】
このように、本発明により、集積回路（ＬＳＩ）実装プリント基板を備えた電子装置、および当該当該電子装置とその駆動電源装置とを同一筐体に格納して構成されるデジタル機器等の電子装置搭載機器からの放射ノイズが効率良く抑制され、これに伴い電子装置および電子機器搭載機器の誤動作の発生も効率良く抑制される。
【発明を実施するための最良の形態】
【００４３】
添付図面を参照して、本発明による電子装置搭載機器を実施するための最良の形態を以下に説明する。
【００４４】
本発明の、電子装置搭載機器の電子装置に備えられる集積回路（ＬＳＩ）実装プリント基板においては、ノイズ源となるＬＳＩの電源端子から、ＬＳＩに駆動電力を供給する共通電源系の方向に漏出するノイズ電流が、ＬＳＩ電源端子とＬＳＩグランド端子間に並列に配設され、それぞれ個別の共振周波数を有する複数のバイパスコンデンサに流される。これにより、ＬＳＩの駆動時に生じ、複数の周波数成分を有するノイズ電流は、ＬＳＩ電源端子とそれに接続される電源パターン、グランドビア、および、グランドパターンとそれに接続されるＬＳＩグランド端子により形成される閉ループを経由してノイズ源となるＬＳＩへ戻り、共通電源系へのノイズ電流の漏出が防止される。
【００４５】
また、高い自己共振周波数を有するバイパスコンデンサから順に、ノイズ源となっているＬＳＩ側に並列接続される。これにより、高い自己共振周波数を有するバイパスコンデンサを流れる高周波成分を有するノイズ電流の電流経路面積が小さく抑制され、高周波成分を有するノイズ電流に起因する放射ノイズの発生が小さく抑制される。そして、電子装置搭載機器としての放射のイズの発生抑制、及び放射ノイズに起因する自身の誤動作発生の防止が実現される。
【００４６】
（実施の形態１）集積回路（ＬＳＩ）実装プリント基板
以下に、本発明の実施の形態１を実施するための最良の形態について図面を参照して詳細に説明する。
【００４７】
図５は、本実施の形態に係わる集積回路実装プリント基板に実装されているＬＳＩ電源回路の回路図を示したものである。図５に示されているように、本実施の形態におけるＬＳＩ電源回路は、所定の機能を有するＬＳＩ１１の電源端子１２とグランド端子１４との間に、自己共振周波数の異なる二つのバイパスコンデンサＣ１（１６）およびＣ２（１７）がそれぞれ並列に接続されることにより構成されている。そして、ＬＳＩ１１の電源端子１２は供給電源端子１３へ、また、ＬＳＩ１１のグランド端子１４は共通グランド端子１５へ、それぞれ接続されている。バイパスコンデンサＣ１（１６）には、低容量タイプのコンデンサが適用され、バイパスコンデンサＣ２（１７）には、高容量タイプのコンデンサが適用される。従って、本実施の形態においては、ＬＳＩ１１の近い側に自己共振周波数の高いバイパスコンデンサＣ１（１６）が、そしてＬＳＩ１１から離れた側に自己共振周波数の低いバイパスコンデンサＣ２（１７）がそれぞれ接続される。
【００４８】
図２に示すように、バイパスコンデンサＣ１（１６）及びＣ２（１７）の特性インピーダンスは、周波数が高くなるとそれぞれのインピーダンス値は減少する。しかし、それぞれインピーダンス値が最小となる周波数を超えると、各々インピーダンス値は増加に転じる。これはコンデンサ電極のインダクタンス成分によるものである。
【００４９】
本実施の形態の集積回路実装プリント基板が起動すると、搭載されているＬＳＩ１１からノイズ電流１８が発生する。
【００５０】
発生したノイズ電流１８は、ＬＳＩ１４の電源端子１２を介して供給電源端子１３方向へ流れるが、バイパスコンデンサＣ１（１６），およびＣ２（１７）が電源端子１２と供給電源端子１３との間にそれぞれ並列に接続されていることにより、ノイズ電流１８は周波数成分ごとに、高い周波数成分のノイズ電流はバイパスコンデンサＣ（１６）に，低い周波数成分のノイズ電流はバイパスコンデンサＣ２（１７）にそれぞれ流入する。そして、それぞれのバイパスコンデンサに流入したノイズ電流は、各々グランド端子１４を経由して最終的にＬＳＩ１１へ戻る。これにより、本実施の形態においては、ノイズ源となるＬＳＩ１１で発生したノイズ電流は、供給電源端子１３へ流入せず、ノイズ電流に起因する集積回路実装プリント基板を備えた電子装置外部へのノイズ放射は抑制される。
【００５１】
図６は、本実施の形態において、バイパスコンデンサＣ１（１６）、バイパスコンデンサＣ２（１７）それぞれを流れるノイズ電流Ｉ１（１９）、およびＩ２（２０）の経路を示したものである。
【００５２】
本実施の形態においては、ＬＳＩ電源端子１２に近接してバイパスコンデンサＣ１（１６）が設置されていることにより、ノイズ電流Ｉ１（１９）の流れる閉ループによって形成される電流経路面積は最小となる。一方、バイパスコンデンサＣ２（１７）は、ＬＳＩ電源端子１２に対してバイパスコンデンサＣ２よりもさらに外側に並列に接続されることから、バイパスコンデンサＣ２（１７）を経由して閉ループを形成するノイズ電流Ｉ２の電流経路面積は、ノイズ電流Ｉ１により形成される電流経路面積と比較して大きくなる。但し、本実施の形態においては、バイパスコンデンサＣ１（１６）、Ｃ２（１７）は、それぞれの自己共振周波数と同様の周波数成分のノイズ電流を流入させて閉ループを形成する他に、供給電源端子１３から供給される電力により蓄電された電荷を自由放電させることにより、ＬＳＩ１１を駆動させる。このため、バイパスコンデンサＣ２（１７）の配置される位置は、蓄電された電荷を自由放電させることにより、ＬＳＩ１１を駆動させることのできる接続範囲内に限定される。
【００５３】
図７に、本実施の形態に係わる集積回路実装プリント基板の実測近傍磁界分布特性を示す。図７において、ＬＳＩ電源端子となる電源ビア５１は、電源パターンエリア５２に接続されている。また、電源パターンエリア５２を取り囲むように、導体空隙部を介してグランドパターンエリア５３が設けられている。本実施の形態においては、電源ビア５１に近接した電源パターンとグランドパターン間にバイパスコンデンサＣ１（１６）が設置される。電源ビア５１からバイパスコンデンサＣ１（１６）のグランドパターン側までの長さは約２ｍｍである。また、電源ビア５１から離れた電源パターンとグランドパターン間にバイパスコンデンサＣ２（１７）が設置される。電源ビア５１からバイパスコンデンサＣ２（１７）のグランドパターン側までの長さは約６ｍｍである。図７に示されている磁界分布は、バイパスコンデンサＣ１（１６）を通過し、バイパスコンデンサＣ１（１６）の自己共振周波数ｆｃ１と同様の周波数を有するノイズ電流に起因するものである。図中に示される磁界強度の濃淡は、白くなるほど磁界強度の強いことを示している。図７は、図の縦軸方向の磁界分布を示し、強磁界分布特性から、磁界に直交するノイズ電流は、電源ビア５１とバイパスコンデンサＣ１（１６）間を流れていることがわかる。
【００５４】
図８に、図７に係わる集積回路実装プリント基板上を流れるノイズ電流経路を示す。ＬＳＩ１１の電源端子１２には電源パターン７３が接続されている。バイパスコンデンサＣ１（１６）は、電源パターン７３とグランドパターン７５との間に設置されている上記導体空隙部を挟んで、電源パターン７３とグランドパターン７５とを電気的に接続するように配置される。グランドパターン７５は、グランドビア７６を介して、グランド層７７に接続されている。ＬＳＩ１１のグランド端子１４は、グランド層７７に接続されている。
【００５５】
バイパスコンデンサＣ１（１６）を経由して閉ループを形成するノイズ電流Ｉ１（１９）の経路面積Ａ１は、グランドパターン７５とグランド層７７との間の厚さをｔとすると、
Ａ１  ＝  ２・ｔ  （ｍｍ２）        （７）
となる。
【００５６】
同様に、バイパスコンデンサＣ２（１７）を経由して閉ループを形成するノイズ電流Ｉ２（２０）の経路面積Ａ２は、
Ａ２  ＝  ６・ｔ  （ｍｍ２）        （８）
となる。ノイズ電流Ｉ１（１９）、Ｉ２（２０）それぞれが流れる経路面積の比率による放射ノイズ電界比較ΔＥは、
ΔＥ  ＝  ２０ｌｏｇ（Ａ１／Ａ２）＝  ２０ｌｏｇ（２／６）
≒  −１０ｄＢ    （９）となる。
【００５７】
つまり、本実施の形態においては、面積で比較すると、１０ｄＢのノイズ低減が可能となる。
【００５８】
本実施の形態により、集積回路（ＬＳＩ）実装プリント基板のＬＳＩ電源端子から共通電源系の経路方向に漏出するノイズ電流が、ＬＳＩ電源端子とＬＳＩグランド端子間に並列に配設される複数のバイパスコンデンサに流される。これにより、ＬＳＩの駆動時に生じるノイズ電流は、ＬＳＩ電源端子とそれに接続される電源パターン、グランドビア、および、グランドパターンとそれに接続されるＬＳＩグランド端子により形成される閉ループを経由してノイズ源となるＬＳＩへ戻る。
【００５９】
本実施の形態においては、特にそれぞれ個別の共振周波数を有する複数のバイパスコンデンサのうち、自己共振周波数の高いバイパスコンデンサから順に、ノイズ電流発生源となっているＬＳＩ電源端子側に近接して順次配設する。ノイズ電流の複数ある周波数成分のうち、周波数の高い成分のノイズ電流は自己共振周波数の高いバイパスコンデンサを流れ、周波数の低い成分のノイズ電流は自己共振周波数の低いバイパスコンデンサを流れる。ノイズ電流による放射ノイズ電界は、ノイズ周波数の２乗と、ノイズ電流の電流値と、ノイズ電流の電流経路により形成される閉ループの面積との積に比例することにより、本実施の形態においては、自己共振周波数の高いバイパスコンデンサに流入するノイズ電流による放射ノイズ電界を従来のバイパスコンデンサの配列の場合と比較して大幅に抑制することができる。また、これに伴い電子装置の誤動作の発生も効率良く抑制される。
【００６０】
本実施の形態においては、ノイズ電流を発生するノイズ源をＬＳＩ１１として説明してきたが、供給電源端子１３側がノイズ源となる場合は、自己共振周波数の高いバイパスコンデンサを供給電源端子側へ設置することにより、同様の放射ノイズ電界抑制効果を得ることができる。
【００６１】
また、本実施の形態は、電子装置の集積回路実装プリント基板以外の、電源回路用多層プリント回路基板に対しても適用することができるのは言うまでもない。
【００６２】
（実施の形態２）電子装置
本発明の実施の形態２に係わる電子装置は、筐体内に、実施の形態１に説明した集積回路実装プリント基板と、当該集積回路実装プリント基板の駆動用電源装置とを備えている。
【００６３】
本実施の形態に係わる電子装置により、集積回路（ＬＳＩ）実装プリント基板、およびその駆動電源装置とを同一筐体に格納して構成されるデジタル機器等の電子装置からの放射ノイズが効率良く抑制され、これに伴い電子装置の誤動作の発生も効率良く抑制される。
【００６４】
本実施の形態において、ＤＣ/ＤＣコンバータ等の駆動電源装置がノイズ源となる場合には、電子装置に備えられる集積回路実装プリント基板において、自己共振周波数の高いバイパスコンデンサは、適宜、供給電源端子（ＤＣ/ＤＣコンバータ等の駆動電源装置）に近い側から順次配置される。これにより、実施の形態１と同様の放射ノイズ電界抑制効果を得ることができる。
【図面の簡単な説明】
【００６５】
【図１】従来のＬＳＩ電源回路を持つプリント回路基板のＬＳＩ電源回路図である。
【図２】バイパスコンデンサのインピーダンス特性を示す図である。
【図３】従来のＬＳＩ電源回路を持つプリント回路基板の近傍磁界分布特性図である。
【図４】従来のＬＳＩ電源回路を持つプリント回路基板の電流経路図である。
【図５】実施の形態１に係わる集積回路実装プリント基板の電源回路図である。
【図６】実施の形態１に係わる集積回路実装プリント基板におけるノイズ電流流路を示す図である。
【図７】実施の形態１に係わる集積回路実装プリント基板の近傍磁界分布特性を示す図である。
【図８】実施の形態１に係わる集積回路実装プリント基板の電流経路を示す図である。
【符号の説明】
【００６６】
１、５０…基板
１１、２１…ＬＳＩ
１２、２２…電源端子
１３、２３…供給電源端子
１４、２４…グランド端子
１５、２５…共通グランド端子
１６、２６…バイパスコンデンサＣ１
１７、２７…バイパスコンデンサＣ２
１８、２８…ノイズ電流
１９、２９…ノイズ電流Ｉ１
２０、３０…ノイズ電流Ｉ２
３１…Ｃ１インピーダンス特性
３２…Ｃ２インピーダンス特性
５１、６１…電源ビア
５２、６２…電源パターンエリア
５３、６３…グランドパターンエリア
７３、８３…電源パターン
７５、８５…グランドパターン
７６、８６…グランドビア
７７、８７…グランド層
【図１】
2007048879.tif 000003
【図２】
2007048879.tif 000004
【図４】
2007048879.tif 000005
【図５】
2007048879.tif 000006
【図６】
2007048879.tif 000007
【図８】
2007048879.tif 000008
【図３】
2007048879.tif 000009
【図７】
2007048879.tif 000010