(57)【要約】      （修正有）【課題】ブートROMなどを使わず、多量のマルチメディアプログラムをダウンロードすることができるようにする。【解決手段】マルチメディアプロセッサ３００はホストインタフェース３１０、GDMA３２０、CPU３３０、及びリセットコントローラ３４０を含み、前記ホストインタフェース３１０は、前記ホストプロセッサ１００からマルチメディアプログラムのダウンロードの開始信号と終了命令を受信し、所定の大きさの単位でマルチメディアプログラムの受信を受けて前記GDMA３２０に送信する。前記GDMA３２０は、前記ホストインタフェース３１０から受信した前記所定の大きさの単位のマルチメディアプログラムをSDRAM４００のプログラム領域に送信し、前記ホストインタフェースで前記所定の大きさの単位のマルチメディアプログラムの送信事実を報知する。【選択図】図３
2007048262.tif 000002
【特許請求の範囲】
【請求項１】
ホストプロセッサからマルチメディアプログラムをダウンロードして、SDRAMのプログラム領域に保存するマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システムにおいて、
前記マルチメディアプロセッサはホストインタフェース、GDMA、CPU、及びリセットコントローラを含み、
前記ホストインタフェースは、前記ホストプロセッサからマルチメディアプログラムのダウンロードの開始信号と終了命令を受信し、所定の大きさの単位でマルチメディアプログラムの受信を受けて前記GDMAに送信し、マルチメディアプログラムが受信完了されると、前記CPUにリセットコントローラをリリースすることを要請し、
前記GDMAは、前記ホストインタフェースから受信した前記所定の大きさの単位のマルチメディアプログラムをSDRAMのプログラム領域に送信し、前記ホストインタフェースで前記所定の大きさの単位のマルチメディアプログラムの送信事実を報知し、
前記CPUは、前記ホストインタフェースから前記リセットコントローラをリリースすることの要請を受けて、前記リセットコントローラをリリースし、
前記リセットコントローラは、前記CPUによってリリースされることを特徴とする、マルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システム。
【請求項２】
前記ホストインタフェースは、RxFIFOの大きさを有するRxFIFO部を更に含むことを特徴とする、請求項１に記載のマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システム。
【請求項３】
前記ホストインタフェースが前記GDMAに前記RxFIFO部のフル状態を活性化すると、前記マルチメディアプログラムは前記GDMAを介して前記SDRAMに保存され、この時に前記GDMAは、RxFIFOの大きさ位のデータを全て読み取ったというDMA完了信号（DMADONE信号）を発生させて、前記ホストインタフェースに送信することを特徴とする、請求項２に記載のマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システム。
【請求項４】
前記ホストインタフェースは、前記ホストプロセッサからの終了命令と前記GDMAからのDMA完了信号の入力を受けて、マルチメディアプログラムの受信完了の可否を認識することを特徴とする、請求項３に記載のマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システム。
【請求項５】
前記RxFIFO部は、RxFIFOの大きさ位のマルチメディアプログラムが保存されると、R_FF信号を活性化させ、前記ホストインタフェースは、前記RxFIFO部からのR_FF信号の入力を受けた後、前記GDMAにRxFIFO部のフル状態を報知することを特徴とする、請求項３に記載のマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システム。
【請求項６】
ホストプロセッサからマルチメディアプログラムをダウンロードしてSDRAMのプログラム領域に保存し、ホストインタフェース、GDMA、CPU、及びリセットコントローラを含むマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御方法において、
前記ホストインタフェースが前記ホストプロセッサからダウンロードの開始信号を受信する第１ステップと、
前記ホストインタフェースが前記ホストプロセッサから外部I/Oを介して所定の大きさの単位でマルチメディアプログラムを受信する第２ステップと、
前記ホストインタフェースが前記ホストプロセッサから受信した所定の大きさの単位のマルチメディアプログラムを前記GDMAに送信する第３ステップと、
前記GDMAが前記ホストインタフェースから受信した所定の大きさの単位のマルチメディアプログラムをSDRAMのプログラム領域に転送する第４ステップと、
前記GDMAが前記ホストインタフェースに前記所定の大きさの単位のマルチメディアプログラムの送信事実を報知する第５ステップと、
前記ホストインタフェースが前記ホストプロセッサからマルチメディアプログラムが全て送信されたことを報知する終了命令を受信する第６ステップと、
前記ホストインタフェースがマルチメディアプログラムの実行のために、前記リセットコントローラをリリースすることを前記CPUに要請する第７ステップを含むことを特徴とする、マルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御方法。
【請求項７】
前記第４ステップにおいて、前記GDMAは、RxFIFOの大きさ位のデータを全て読み取ったというDMA完了信号を発生させて、前記ホストインタフェースに送信することを特徴とする、請求項６に記載のマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御方法。
【請求項８】
前記ホストインタフェースは、前記ホストプロセッサからの終了命令と、前記GDMAからのDMA完了信号の入力を受けて、マルチメディアプログラムの受信完了の可否を認識することを特徴とする、請求項７に記載のマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システム及び方法に関し、特にホストインタフェースを介してブートROMなどを使わないで多量のマルチメディアプログラムをダウンロードすることができるマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システム及び方法に関する。
【背景技術】
【０００２】
無線インターネット、携帯電話、及びPDAなどの各種移動通信用機器が発展することに伴って、超小型で高速な低価移動通信用機器が好まれるようになった。このような期待に応じて、移動通信用機器に内蔵される半導体はさらに小型化される一方、ここに適用されるマルチメディアプログラムは高容量化になっている。
【０００３】
マルチメディアプログラムは、マスタとして機能するホストプロセッサと、スレーブとして機能するマルチメディアプロセッサ(multimedia processor)から構成されるボードシステムによってダウンロードされるが、このようなマルチメディアプログラムのダウンロードを制御する起動シーケンス(booting sequence)方式にはさまざまな方法が存在する。
【０００４】
図１は従来のフラッシュROMを利用したマルチメディアプログラムダウンロード制御システムを示すブロック図で、ホストプロセッサ(１０)がフラッシュROM(３０)を備えるにもかかわらず、マルチメディアプロセッサ(２０)が備える別途のフラッシュROM(４０)を利用して内部的にプログラムダウンロードを制御する。
【０００５】
マルチメディアプロセッサ(２０)にはバスを介して連結されるメモリーコントローラ(２１)、DMAコントローラとしてのGDMA(General Purpose DMA、２２)、及びCPU(２３)が内蔵されており、メモリーコントローラ(２１)がGDMA(２２)を介してフラッシュROM(４０)に保存されているマルチメディアプログラムをSDRAM(５０)にダウンロードするように制御する。
【０００６】
しかしながら、このような場合は別途のフラッシュROM(４０)のため、チップボードレベル(chip board level)で断面積が増加し、部品価格が相対的に高いという短所がある。このためチップボードレベルを小型化しなければならないモバイル機器などには適してない。
【０００７】
また、スタンドアロン(stand-alone)方式の端末機には適するが、通常的にホストプロセッサ(１０)によるプログラムダウンロード方式を利用するモバイル機器、PDA、MSM(基底帯域)、及びＸスケール（Xscale）には不適切である。
【０００８】
図２は従来の直列周辺装置インタフェース(SPI)方式を利用したマルチメディアプログラムダウンロード制御システムを示すブロック図で、図１のシステムと比べると、マルチメディアプロセッサ(７０)がフラッシュROMを備えず、SPI方式によってプログラムダウンロードを制御するという差がある。
【０００９】
マルチメディアプロセッサ(７０)には、バスを介して連結されるメモリーコントローラ(７１)、ブートROM(７２)、SPIコントローラ(７３)、及びARM(７４)が内蔵されており、マルチメディアプロセッサ(７０)のCPU(図示せず)がホストプロセッサ(６０)からの制御命令によってブートROM(７２)を実行させ、これによってSPIコントローラ(７３)が活性化される。活性化されたSPIコントローラ(７３)は、ホストプロセッサ(６０)のフラッシュROM(８０)に保存されているマルチメディアプログラムをSDRAM(９０)にダウンロードするように制御する。
【００１０】
このようなSPI方式を利用してプログラムダウンロードを制御する場合は、マルチメディアプロセッサが別途のフラッシュROMを備えなくても良いという長所がある。しかし、SPI方式はデータを１ビットずつ転送しなければならないという制約があるので、エンベディッドリヌックス(embedded linux)のようにサイズが大きいソフトウェアを駆動しようとする場合は、ダウンロードに時間が多くかかるという短所がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
従って、本発明は上記のような問題点を解決するためになされたもので、従来の技術に比べてシステムを駆動するためのマルチメディアプログラムを高速でダウンロードすることができ、ボードシステム(board system)を簡易に構成することができ、モバイル機器又はPDAのシステム構成に効率的に使うことができるマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システム及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、本発明は、ホストプロセッサからマルチメディアプログラムをダウンロードして、SDRAMのプログラム領域に保存するマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システムにおいて、前記マルチメディアプロセッサはホストインタフェース、GDMA、CPU、及びリセットコントローラを含み、前記ホストインタフェースは、前記ホストプロセッサからマルチメディアプログラムのダウンロードの開始信号と終了命令を受信し、所定の大きさの単位でマルチメディアプログラムの受信を受けて前記GDMAに送信し、マルチメディアプログラムが受信完了されると、前記CPUにリセットコントローラをリリースすることを要請し、前記GDMAは、前記ホストインタフェースから受信した前記所定の大きさの単位のマルチメディアプログラムをSDRAMのプログラム領域に送信し、前記ホストインタフェースで前記所定の大きさの単位のマルチメディアプログラムの送信事実を報知し、前記CPUは、前記ホストインタフェースから前記リセットコントローラをリリースすることの要請を受けて、前記リセットコントローラをリリースし、前記リセットコントローラは、前記CPUによってリリースされることを特徴とする。
【００１３】
また、前記ホストインタフェースは、RxFIFOの大きさを有するRxFIFO部を更に含む。
【００１４】
また、前記ホストインタフェースが前記GDMAに前記RxFIFO部のフル状態を活性化すると、前記マルチメディアプログラムは前記GMAを介して前記SDRAMに保存され、この時に前記GDMAは、RxFIFOの大きさ位のデータを全て読み取ったというDMA完了信号を発生させて、前記ホストインタフェースに送信する。
【００１５】
また、前記ホストインタフェースは、前記ホストプロセッサからの終了命令と前記GMAからのDMA完了信号の入力を受けて、マルチメディアプログラムの受信完了の可否を認識する。
【００１６】
また、前記RxFIFO部は、RxFIFOの大きさ位のマルチメディアプログラムが保存されると、R_FF信号を活性化させ、前記ホストインタフェースは、前記RxFIFO部からのR_FF信号の入力を受けた後、前記GMAにRxFIFO部のフル状態を報知する。
【００１７】
更に、上記の目的を達成するために、本発明は、ホストプロセッサからマルチメディアプログラムをダウンロードしてSDRAMのプログラム領域に保存し、ホストインタフェース、GMA、CPU、及びリセットコントローラを含むマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御方法において、前記ホストインタフェースが前記ホストプロセッサからダウンロードの開始信号を受信する第１ステップと、前記ホストインタフェースが前記ホストプロセッサから外部I/Oを介して所定の大きさの単位でマルチメディアプログラムを受信する第２ステップと、前記ホストインタフェースが前記ホストプロセッサから受信した所定の大きさの単位のマルチメディアプログラムを前記GDMAに送信する第３ステップと、前記GDMAが前記ホストインタフェースから受信した所定の大きさの単位のマルチメディアプログラムをSDRAMのプログラム領域に転送する第４ステップと、前記GDMAが前記ホストインタフェースに前記所定の大きさの単位のマルチメディアプログラムの送信事実を報知する第５ステップと、前記ホストインタフェースが前記ホストプロセッサからマルチメディアプログラムが全て送信されたことを報知する終了命令を受信する第６ステップと、前記ホストインタフェースがマルチメディアプログラムの実行のために、前記リセットコントローラをリリースすることを前記CPUに要請する第７ステップを含むことを特徴とする。
【００１８】
また、前記第４ステップにおいて、前記GDMAは、RxFIFOの大きさ位のデータを全て読み取ったというDMA完了信号を発生させて、前記ホストインタフェースに送信する。また、前記ホストインタフェースは、前記ホストプロセッサからの終了命令と、前記GDMAからのDMA完了信号の入力を受けて、マルチメディアプログラムの受信完了の可否を認識する。
【発明の効果】
【００１９】
以上のように、本発明によるホストプロセッサからマルチメディアプロセッサでマルチメディアプログラムをダウンロードするシステム及び方法は、システムを駆動するためのマルチメディアプログラムを高速でダウンロードすることができ、ボードシステムを簡易に構成することができ、モバイル機器又はPDAのシステム構成に効率的に使うことができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施例に対する構成及びその作用を添付した図を参照にしながら詳しく説明する。
【００２１】
図３は本発明によるマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システムを示すブロック図で、マルチメディアプロセッサ(３００)がホストプロセッサ(１００)のフラッシュROM(２００)からマルチメディアプログラムをダウンロードして、SDRAM(４００)のプログラム領域に保存する構成を有する。
【００２２】
マルチメディアプロセッサ(３００)は、ホストインタフェース(３１０)、GDMA(３２０)、CPU(３３０)、及びリセットコントローラ(reset contoller、３４０)を有し、起動モードを報知する起動ビット(booting bit)とホストプロセッサ(１００)の外部I/Oの８ビット又は１６ビットを介してマルチメディアプログラムをダウンロードする。
【００２３】
ホストインタフェース(３１０)は、「BOOTCFG」という特定のピン(pin)を介して、ホストプロセッサ(１００)からマルチメディアプログラムのダウンロードの開始信号と終了命令を受信し、RxFIFOの大きさを有する内部のRxFIFO部(３１０a)を利用して、マルチメディアプログラムの受信を受けて、GDMA(General Purpose DMA、３２０)に送信する。
【００２４】
ホストインタフェース(３１０)は、GDMA(３２０)にRxFIFO部(３１０a)のフル(full)状態を報知して、GDMA(３２０)がプログラムダウンロードを遂行するようにする。更に、ホスト起動が終わるとCPU(３３０)にリセットコントローラ(３４０)をリリース(release)することを要請する。
【００２５】
GDMA(３２０)は、ホストインタフェース(３１０)から受信したマルチメディアプログラムを、SDRAM(４００)のプログラム領域(４１０)に開始アドレスである０アドレスから順に送信する。そして、毎回RxFIFOの大きさ位のマルチメディアプログラムが送信されると、GDMA(３２０)は何時もデータの読み取りの完了信号であるDMA完了信号をホストインタフェース(３１０)に送信してマルチメディアプログラムの送信事実を報知する。
【００２６】
CPU(３３０)は、ホストインタフェース(３１０)からリセットコントローラ(３４０)をリリースすることの要請を受けてリセットコントローラ(３４０)をリリースする。
リセットコントローラ(３４０)は、CPU(３３０)によってリリースされることになる。
【００２７】
図４は本発明のホストインタフェースを利用してマルチメディアプログラムをダウンロードする方法を示すフローチャートである。
【００２８】
先ず、マスターであるホストプロセッサ(１００)は、スレーブであるマルチメディアプロセッサ(３００)でシステムを動作させるために必要となるマルチメディアプログラムを転送するために、BOOTCFGという特定のピンを介してホストインタフェース(３１０)にダウンロードの開始信号を報知する(S１００)。
【００２９】
次に、ホスト起動の時にホストプロセッサ(１００)が、外部I/Oを介してホストインタフェース(３１０)にマルチメディアプログラムを送信する(S２００)。ここで、ホストプロセッサ(１００)がマルチメディアプログラムを送信する時、ホストインタフェース(３１０)は、内部のRxFIFO部(３１０a)を介してRxFIFOの大きさの単位でマルチメディアプログラムの受信を受ける。
【００３０】
次に、ホストインタフェース(３１０)のRxFIFO部(３１０a)に受信されたマルチメディアプログラムをGDMA(３２０)に送信する(S３００)。ここで、ホストインタフェース(３１０)のRxFIFO部(３１０a)は、RxFIFOの大きさ位のマルチメディアプログラムが保存されると、R_FF（保存）信号を活性化させ、ホストインタフェース(３１０)は、RxFIFO部(３１０a)からのR_FF信号の入力を受けた後、GDMA(３２０)にRxFIFO部(３１０a)のフル状態を報知して、GDMA(３２０)がプログラムダウンロードを遂行するようにする。
【００３１】
次に、GDMA(３２０)は、ホストインタフェース(３１０)のRxFIFO部(３１０a)から受信したマルチメディアプログラムを、SDRAM(４００)のプログラム領域(４１０)に開始アドレスである０アドレスから順に送信する(S４００)。
次に、GDMA(３２０)は、毎回RxFIFOの大きさ位のマルチメディアプログラムが送信される度に、DMA完了信号をホストインタフェース(３１０)に送信して、マルチメディアプログラムの送信事実を報知する(S５００)。
【００３２】
次に、ホストプロセッサ(１００)は、全てのプログラムの送信が終わった後、ホストインタフェース(３１０)でシステムを駆動させるためのマルチメディアプログラムが全て送信されたことを報知する終了命令を送信する(S６００)。ホストインタフェース(３１０)ではホストプロセッサで(１００)から送信された終了命令、及びGDMA(３２０)から送信されたDMA完了信号を介して内部的に全てのマルチメディアプログラムが送信されたものと認識される。
【００３３】
最後に、ホストインタフェース(３１０)は、ホスト起動が終わると、リセットコントローラ(３４０)をリリースすることをCPU(３３０)に要請する(S７００)。CPU(３３０)がリセットコントローラ(３４０)をリリースするようになると、ホストプロセッサ(３１０)から受信したマルチメディアプログラムが実行される。
【００３４】
図５は本発明のホストプロセッサとホストインタフェース間の第１の動作方法を示すブロック図で、ホストプロセッサ(１００)がマルチメディアプログラムをホストインタフェース(３１０)を介してダウンロードする方法を示している。
【００３５】
MSMとXスケールのような既存システムで、ホストインタフェース(３１０)の「BOOTCFG」ピンがホストプロセッサ(１００)によって活性化にされると、システムを駆動させるためのマルチメディアプログラムをダウンロードする起動プロセッサが開始されることを予測することができる。
【００３６】
即ち、ホストインタフェース(３１０)は、外部からの「BOOTCFG」ピンの活性化命令によって、「起動プロセッサ状態マシン」に進入するようになって、この時からマルチメディアプロセッサ(３００)はホストプロセッサ(１００)にあるフラッシュROM(２００)でマルチメディアプログラムをホストインタフェース(３１０)を介して受信を開始する。
【００３７】
図６は本発明のホストインタフェース、GDMA、及びSDRAM間の動作方法を示すブロック図で、ホストプロセッサ(１００)からダウンロードされるマルチメディアプログラムがホストインタフェース(３１０)を介してSDRAM(４００)に送信される方法を示している。
【００３８】
ホストインタフェース(３１０)は、ホストプロセッサ(１００)から受信されるマルチメディアプログラムをRxFIFO部(３１０a)に保存し、 RxFIFO部(３１０a)は、RxFIFOの大きさ位(例えば、５１２ワード(５１２x３２))のマルチメディアプログラムが保存されると、R_FF信号を活性化させる。
【００３９】
ホストインタフェース(３１０)は、RxFIFO部(３１０a)からのR_FF信号の入力を受けた後、GDMA(３２０)にRxFIFO部(３１０a)のフル状態を報知し、GDMA(３２０)は、RxFIFO部(３１０a)に保存されているマルチメディアプログラムをSDRAM(４００)のような外部のメモリーに保存する。
【００４０】
このように、GDMA(３２０)は、マルチメディアプログラムをダウンロードしながら、SDRAM(４００)のプログラム領域(４１０)に０アドレスから順に保存する。GDMA(３２０)は、RxFIFOの大きさ位のデータを読み取ると、全てのデータを読み取ったという情報をホストインタフェース(３１０)に送信する。
【００４１】
マルチメディアプログラムの送信は、特定マルチメディアプログラムの全部に対するダウンロードが全て進行されるまで一連の過程を繰り返すようになるが、ホストプロセッサ(１００)から送信されるマルチメディアプログラムがホストインタフェース(３１０)のRxFIFO部(３１０a)にRxFIFOの大きさずつ保存され、ホストインタフェース(３１０)がGDMA(３２０)にRxFIFO部(３１０a)のフル状態を活性化すると、マルチメディアプログラムがGDMA(３２０)を介してSDRAM(４００)に保存され、GDMA(３２０)はRxFIFO部(３１０a)の大きさ位データを全て読み取ったというDMADONEを発生させて、ホストインタフェース(３１０)に送信する。
【００４２】
図７は本発明のホストプロセッサとホストインタフェース間の第２の動作方法を示すブロック図で、ホストインタフェース(３１０)がRxFIFO部(３１０a)にあるプログラムがGDMA(３２０)を介してSDRAM(４００)のプログラム領域(４１０)に送信され、連続的にプログラムを受信する時と、全てのマルチメディアプログラムの送信が終わる時が分かる方法を説明する。
【００４３】
ホストインタフェース(３１０)は、RxFIFO部(３１０a)がエンピティ(empty)状態である度に、R_FE信号を活性化させ、またホストプロセッサ(１００)にインターラプトを活性化させることで、ホストプロセッサ(１００)のフラッシュROM(２００)にあるマルチメディアプログラムのダウンロードをSDRAM(４００)のプログラム領域(４１０)に連続的に送信されるように制御する。
【００４４】
このような送信の過程は、ホストプロセッサ(１００)が全てのプログラムが送信されたことを報知する終了命令をホストインタフェース(３１０)に送信することで終了され、ホストインタフェース(３１０)は内部的に作られた「起動プロセス状態マシン」を介して終了命令が受信される状況を継続的にモニタリングしている。
【００４５】
ホストインタフェース(３１０)は内部的に終了命令を予備命令(reserved command)で作っておいたので、終了命令(例えば、０xaa)が受信されると、「起動プロセス状態マシン」によってシステムを駆動させるための全てのプログラムのダウンロードが終わる時点が分かる。
【００４６】
図８は本発明のホストインタフェース、リセットコントローラ(３４０)、CPU(３３０)、及びSDRAM間の動作方法を示すブロック図で、CPU(３３０)がマルチメディアプログラムを動作させてシステムを実行させる方法を示している。
【００４７】
ホストインタフェース(３１０)が全てのマルチメディアプログラムの進行が終わったことが分かって、DMA完了信号とコマンド０xaaとを受信すると、CPU(３３０)はリセットコントローラ(３４０)をリリースした後、SDRAM(４００)のプログラム領域(４１０)にダウンロードされたマルチメディアプログラムを０アドレスから順に読み取って、システムを駆動させる。
【００４８】
本発明は内部的なフラッシュROM(２００)を介してプログラムダウンロード方式でなく、外部ホストプロセッサ(１００)のフラッシュROM(２００)を利用するので、別途にマルチメディアプロセッサ(３００)がフラッシュROM(２００)を有しなければならないという必要性がない。また、内部のCPU(３３０)を利用しないでホストインタフェースブロックで動作を遂行するので、電力消費を最小化することができ、リヌックスのような多量のプログラムを高速でダウンロードすることが可能であるという特徴がある
以上、図面を参照してこの発明の実施形態を説明したが、この発明は、図示した実施形態のものに限定されない。図示された実施形態に対して、この発明と同一の範囲内において、あるいは均等の範囲内において、種々の修正や変形を加えることが可能である。
【図面の簡単な説明】
【００４９】
【図１】従来のフラッシュROMを利用したマルチメディアプログラムダウンロード制御システムを示すブロック図である。
【図２】従来のSPI方式を利用したマルチメディアプログラムダウンロード制御システムを示すブロック図である。
【図３】本発明によるマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御システムを示すブロック図である。
【図４】本発明によるマルチメディアプロセッサが備えられた装置のマルチメディアプログラムダウンロード制御方法を示すフローチャートである。
【図５】本発明のホストプロセッサとホストインタフェース間の第１の動作方法を示すブロック図である。
【図６】本発明のホストインタフェース、GDMA、及びSDRAM間の動作方法を示すブロック図である。
【図７】本発明のホストプロセッサとホストインタフェース間の第２の動作方法を示すブロック図である。
【図８】本発明のホストインタフェース、リセットコントローラ、 CPU、及びSDRAM間の動作方法を示すブロック図である。
【符号の説明】
【００５０】
１００  ホストプロセッサ、２００  フラッシュROM、３００  マルチメディアプロセッサ、３１０  ホストインタフェース、３２０  GDMA、３３０  CPU、３４０  リセットコントローラ、４００  SDRAM、４１０  プログラム領域。
【図１】
2007048262.tif 000003
【図２】
2007048262.tif 000004
【図３】
2007048262.tif 000005
【図４】
2007048262.tif 000006
【図５】
2007048262.tif 000007
【図６】
2007048262.tif 000008
【図７】
2007048262.tif 000009
【図８】
2007048262.tif 000010