(57)【要約】【課題】エラーの発生がより少なくなるようにする。【解決手段】パターン検出予想処理部201はチャネルビット列が“xxx 000 010 000 000 101”である場合、予想フラグonを出力する。チャネルビット列が“000 010 000 000 101”または“101 010 000 000 101”であるか、“001 000 000”であり、かつ次の３チャネルビットが“010”である場合、チャネルビット列変換部203は、チャネルビット列“000 010 000 000 101”または“101 010 000 000 101”を“001 010 101 010 101”に変換し、直前のチャネルビットが“０”のとき、“001 000 000”を“101 010 101”に変換し、直前のチャネルビットが“１”のとき、“001 000 000”を“101 010 101”に変換する。本発明は例えば光ディスクを再生する場合に利用することができる。【選択図】図３
2007133981.tif 000002
【特許請求の範囲】
【請求項１】
最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに変換する復調装置において、
前記最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている複数の異なる最小ラン連続制限パターンの符号パターンを検出する第１の検出手段と、
検出された前記最小ラン連続制限パターンの符号パターンを同一の他の符号パターンに変換する第１の変換手段と、
基礎符号パターンとそれに対応付けられた基礎データパターンを有する復調テーブルに従って、前記第１の変換手段により変換された前記符号パターンをデータ列に変換する第２の変換手段と
を備える復調装置。
【請求項２】
少なくとも１つの前記最小ラン連続制限パターンの符号パターンを一部に含む符号パターンを検出する第２の検出手段をさらに備え、
１つの前記最小ラン連続制限パターンの符号パターンを一部に含む符号パターンが検出されたかどうかの結果を用いて、前記復調テーブルの第１の部分または第２の部分に従って変換されたデータ列のいずれかを選択する選択手段と
をさらに備える請求項１に記載の復調装置。
【請求項３】
前記選択手段により選択されたデータ列から、所定の位置に挿入されている同期パターンまたはDSV制御ビットを取り除き、データビットを取り出す取出手段をさらに備える
請求項１に記載の復調装置。
【請求項４】
入力された信号から前記符号語列を作成する符号語列化手段をさらに備える
請求項１に記載の復調装置。
【請求項５】
入力された前記符号語列から、所定の位置に挿入されている同期パターンを検出する同期パターン検出手段をさらに備える
請求項１に記載の復調装置。
【請求項６】
前記第１の検出手段は、他の最小ラン連続制限パターンの符号パターンをさらに検出し、
前記第１の変換手段は、他の最小ラン連続制限パターンの符号パターンを、直前の符号に基づいて、複数の他の符号パターンにさらに変換する
請求項１に記載の復調装置。
【請求項７】
前記復調テーブルは、前記最大ランをＭ（Ｍ＞０）に制限するように決定されている符号パターンとそれに対応付けられたデータパターンとをさらに有する
請求項１に記載の復調装置。
【請求項８】
最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに変換する復調方法において、
前記最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている複数の異なる最小ラン連続制限パターンの符号パターンを検出する検出ステップと、
検出された前記最小ラン連続制限パターンの符号パターンを同一の他の符号パターンに変換する第１の変換ステップと、
基礎符号パターンとそれに対応付けられた基礎データパターンを有する復調テーブルに従って、前記第１の変換ステップの処理により変換された前記符号パターンをデータ列に変換する第２の変換ステップと
を備える復調方法。
【請求項９】
最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに変換するプログラムにおいて、
前記最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている複数の異なる最小ラン連続制限パターンの符号パターンを検出する検出ステップと、
検出された前記最小ラン連続制限パターンの符号パターンを同一の他の符号パターンに変換する第１の変換ステップと、
基礎符号パターンとそれに対応付けられた基礎データパターンを有する復調テーブルに従って、前記第１の変換ステップの処理により変換された前記符号パターンをデータ列に変換する第２の変換ステップと
をコンピュータに実行させるプログラム。
【請求項１０】
請求項９に記載のプログラムが記録されている記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、復調装置および復調方法、プログラム、並びに記録媒体に関し、特に最小ランの連続回数がより少なくなるようにした復調装置および復調方法、プログラム、並びに記録媒体に関する。
【背景技術】
【０００２】
データを所定の伝送路に伝送したり、または例えば磁気ディスク、光ディスク、光磁気ディスク等の記録媒体に記録する際、伝送路や記録媒体に適するように、データの変調が行われる。このような変調方法の１つとして、ブロック符号が知られている。ブロック符号とは、データ列をｍ×ｉビットからなる単位（以下データ語という）にブロック化し、このデータ語を適当な符号則に従って、ｎ×ｉビットからなる符号語に変換するものである。そしてこの符号は、ｉ＝１のときには固定長符号となり、またｉが複数個選べるとき、すなわち、１乃至ｉmax（最大のｉ）の範囲の所定のｉを選択して変換したときには可変長符号となる。このブロック符号化された符号は可変長符号(d,k;m,n;r)と表される。
【０００３】
ここでｉは拘束長と称され、ｉmaxはｒ（最大拘束長）となる。またｄは、例えば、連続する“１”の間に入る、“０”の最小連続個数である“０”の最小ランを示し、ｋは連続する“１”の間に入る、“０”の最大連続個数である“０”の最大ランを示している。
【０００４】
ところで上述のようにして得られる符号語を、光ディスクや光磁気ディスク等に記録する場合、例えばコンパクトディスク(CD)やミニディスク(MD)（登録商標）では、可変長符号列は、“１”を反転とし、“０”を無反転とするNRZI(Non Return to Zero Inverted)変調され、NRZI変調された可変長符号(以下、記録波形列と称する)に基づき記録が行なわれている。これはマークエッジ記録とも称される。これに対して、ISO規格の3.5inch・230MB容量の光磁気ディスク等では、記録変調された符号列がNRZI変調せずにそのまま記録される。これはマークポジション記録と言われる。現在のように高記録密度化された記録メディアでは、マークエッジ記録が多く用いられている。
【０００５】
記録波形列の最小反転間隔をＴminとし、最大反転間隔をＴmaxとするとき、線速方向に高密度記録を行うためには、最小反転間隔Ｔminは長い方が、即ち最小ランｄは大きい方が良く、またクロックの再生の面からは、最大反転間隔Ｔmaxは短い方が、即ち最大ランｋは小さい方が望ましい。またオーバーライト特性を考慮する場合にはＴmax/Ｔminの小さい方が望ましい。さらには、JitterやS/Nの点から検出窓幅Ｔw=m/nが大きいことが重要になるなど、メディアの条件と照らし合わせながら種々の変調方法が提案され、実用化されている。
【０００６】
ここで具体的に、光ディスク、磁気ディスク、または光磁気ディスク等において、提案されたり、あるいは実際に使用されている変調方式をあげてみる。CDやMDで用いられるEFM符号((2,10;8,17;1)とも表記される)やDVDで用いられる8-16符号((2,10;1,2;1)とも表記される)、そしてPD(120mm650MB容量)で用いられるRLL(2,7)((2,7;m,n;r)とも表記される)は、最小ランd=2のRLL符号である。また、MD−DATA２あるいはISO規格の3.5inchMO(640MB容量)で用いられるRLL(1,7)((1,7;2,3;r)とも表記される)は、最小ランd=1のRLL符号である。この他、現在開発研究されている、記録密度の高い光ディスクや光磁気ディスク等の記録再生ディスク装置においては、最小マークの大きさや、変換効率のバランスの取れた、最小ランd=1のRLL符号（Run Length Limited code）がよく用いられている。
【０００７】
可変長のRLL(1,7)符号の変換テーブルとしては、例えば以下のようなテーブルが知られている。
＜表１＞ 
RLL(1,7) : (d,k;m,n;r) = (1,7;2,3;2)
データパターン      符号パターン
ｉ＝１  11              00x
10              010
01              10x
ｉ＝２  0011            000 00x
0010            000 010
0001            100 00x
0000            100 010
【０００８】
ここで変換テーブル内の記号ｘは、次に続くチャネルビットが“０”であるときに“１”とされ、また次に続くチャネルビットが“１”であるときに“０”とされる。最大拘束長ｒは２である。
【０００９】
可変長RLL(1,7)のパラメータは(1,7;2,3,2)であり、記録波形列のビット間隔をＴとすると、(ｄ＋１)Ｔで表される最小反転間隔Ｔminは２(=1＋1)Ｔとなる。データ列のビット間隔をＴdataとすると、この(m/n)×２で表される最小反転間隔Ｔminは1.33(=(2/3)×2)Ｔdataとなる。また(ｋ＋１)Ｔで表される最大反転間隔Ｔmaxは、Ｔmax=８(=7＋1)Ｔ(=(m/n)×８Ｔdata=(2/3)×８Ｔdata=5.33Ｔdata)である。さらに検出窓幅Ｔwは(m/n)×Ｔdataで表され、その値は、Ｔw=0.67(=2/3)Ｔdataとなる。
【００１０】
ところで、表１のRLL(1,7)による変調を行ったチャネルビット列においては、発生頻度としてはＴminである２Ｔが一番多く、以下、３Ｔ，４Ｔ，５Ｔ，６Ｔ，…の順に多い。そして最小ランである２Ｔが繰り返した場合、即ちエッジ情報が早い周期で多く発生することは、クロック再生には有利となる場合が多い。
【００１１】
ところが、例えば光ディスクの記録再生において、さらに記録線密度を高くしていった場合、最小ランは、エラーが発生しやすい部位となる。なぜなら、ディスク再生時において、最小ランの波形出力は、他のランよりも小さく、例えばデフォーカスやタンジェンシャル・チルト等による影響を受けやすいからである。またさらに、高記録線密度における、最小マークの連続した記録再生は、ノイズ等の外乱の影響も受けやすく、従ってデータ再生誤りを起こしやすくなる。この時のデータ再生誤りのパターンとしては、連続する最小マークの先頭のエッジから最後のエッジまでが、一斉にシフトして誤るという場合がある。即ち発生するビットエラー長は、最小ランの連続する区間の、先頭から最後まで伝搬することになる。従ってエラー伝搬は長くなってしまうという問題が現れる。
【００１２】
以上より高線密度にデータを安定して記録再生するには、最小ランの連続を制限することが効果的である。
【００１３】
一方、記録媒体へのデータの記録、あるいはデータの伝送の際には、記録媒体あるいは伝送路に適した符号化変調が行われるが、これら変調符号に低域成分が含まれていると、例えば、ディスク装置のサーボ制御におけるトラッキングエラーなどの、各種のエラー信号に変動が生じ易くなったり、あるいはジッターが発生し易くなったりする。従って変調符号は、低域成分がなるべく抑制されている方が望ましい。
【００１４】
低域成分を抑制する方法として、DSV(Digital Sum Value)制御がある。DSVとは、チャネルビット列をNRZI化（すなわちレベル符号化）して記録符号列とし、そのビット列（データのシンボル）の“１”を「＋１」、“０”を「−１」として、符号を加算していったときのその総和を意味する。DSVは記録符号列の低域成分の目安となる。DSVの正負のゆれの絶対値を小さくすること、すなわちDSV制御を行うことは、記録符号列の直流成分を除き、低域成分を抑制することになる。
【００１５】
上記表１に示した、可変長RLL(1,7)テーブルによる変調符号はDSV制御が行われていない。このような場合のDSV制御は、変調後の符号化列（チャネルビット列）において、所定の間隔でDSV計算を行い、所定のDSV制御ビットを符号化列（チャネルビット列）内に挿入することで実現する（例えば、特許文献１）。
【００１６】
チャネルビット列内に挿入するDSV制御ビット数は、最小ランｄによって決まる。ｄ＝１の時、最小ランを守るように、符号語内の任意の位置にDSV制御ビットを挿入する場合、必要なビット数は２(＝ｄ＋1)チャネルビットである。また最大ランを守るように、符号語内の任意の位置にDSV制御ビットを挿入する場合に必要となるビット数は４(＝2×(ｄ＋1))チャネルビットである。これらよりも少ないチャネルビットでDSV制御を行うと、挟まれる前後のパターンによって、DSV制御できない場合が発生する。
【００１７】
(d,k;m,n)=(1,7;2,3)であるRLL(1,7)符号において、上記DSV制御ビットを、変換率と合わせて、データに換算すると、
４チャネルビット×２／３  ＝  ８／３  ＝  ２．６７データ相当（2.67Ｔdata）
になる。
【００１８】
ところで、DSV制御ビットは基本的には冗長ビットである。従って符号変換の効率から考えれば、DSV制御ビットはなるべく少ないほうが良い。
【００１９】
またさらに、挿入されるDSV制御ビットによって、最小ランｄおよび最大ランｋは、変化しないほうが良い。(d,k)が変化すると、記録再生特性に影響を及ぼしてしまうからである。
【００２０】
ただし、実際のRLL符号においては、最小ランは記録再生特性への影響が大きいために、必ず守られる必要があるが、最大ランについては必ずしも守られてはいない。場合によっては最大ランを破るパターンを同期信号に用いるフォーマットも存在する。例えば、DVD（Digital Versatile Disk）の8-16符号における最大ランは11Ｔだが、同期パターン部分においては最大ランを超える14Ｔが与られており、これにより同期信号の検出能力を上げている。
【００２１】
以上を踏まえて本発明者らは、(d,k)=(1,7)でさらに高記録密度に対応した変調方式として、表２の1,7PP符号を先に提案した（例えば、特許文献２）。
＜表２＞
1,7PP : (d,k;m,n;r) = (1,7;2,3;4)
データパターン      符号パターン
11              *0*
10              001
01              010
0011            010 100
0010            010 000
0001            000 100
000011          000 100 100
000010          000 100 000
000001          010 100 100
000000          010 100 000
110111          001 000 000(next010)
00001000        000 100 100 100
00000000        010 100 100 100
if xx1 then *0* = 000
xx0 then *0* = 101
【００２２】
表２の変換テーブルは、変換パターンとして、それがないと変換処理ができない基礎パターン（（11）から（000000）までのデータパターン）、それがなくても変換処理は可能であるが、それを行うことによって、より効果的な変換処理が実現する置換パターン（（110111），（00001000），（00000000）のデータパターン）、および、データ列を任意の位置で終端させるための終端パターン（（00），（0000）のデータパターン）を持っている。
【００２３】
また、表２は、最小ランｄ＝１、最大ランｋ＝７で、基礎パターンの要素に不確定符号（＊）を含んでいる。不確定符号＊は、直前および直後の符号語列の如何によらず、最小ランｄと最大ランｋを守るように、“０”か“１”に決定される。すなわち表２において、変換する２データが（11）であったとき、その直前の符号語列（チャネルビット列）によって、“000”または“101”が選択され、そのいずれかに変換される。例えば、直前の符号語列の１チャネルビットが“１”である場合、最小ランｄを守るために、２データ（11）は、符号語“000”に変換され、直前の符号語列の１チャネルビットが“０”である場合、最大ランｋが守られるように、２データ（11）は、符号語“101”に変換される。
【００２４】
表２の変換テーブルの基礎パターンは可変長構造を有している。すなわち、拘束長ｉ＝１における基礎パターンは、必要数の４つ（2^m=2^2=4）よりも少ない３つ（*0*，001，010の３つ）で構成されている。その結果、データ列を変換する際に、拘束長ｉ＝１だけでは変換出来ないデータ列が存在することになる。結局、表２において、全てのデータ列を変換するには（変換テーブルとして成り立つためには）、拘束長ｉ＝３までの基礎パターンを参照する必要がある。
【００２５】
また、表２の変換テーブルは、最小ランｄの連続を制限する置換パターンを持っているため、データ列が（110111）である場合、さらに後ろに続く符号語列が参照され、それが“010”であるとき、この６データは符号語“001 000 000”に置換される。また、このデータ列は、後ろに続く符号語列が“010”以外である場合、２データ単位（（11），（01），（11））で符号語に変換されるので、符号語“*0* 010 *0*”に変換される。これによって、データを変換した符号語列は、最小ランの連続が制限され、最大でも６回までの最小ラン繰り返しとなる。
【００２６】
そして表２の変換テーブルは、最大拘束長ｒ＝４である。拘束長ｉ＝４の変換パターンは、最大ランｋ＝７を実現するための置換パターン（最大ラン保証パターン）で構成されている。すなわち、データパターン（00001000）は、符号パターン“000 100 100 100”に変換され、データパターン（00000000）は、符号パターン“010 100 100 100”に変換されるように構成されている。そしてこの場合においても、最小ランｄ＝１は守られている。
【００２７】
さらに表２は、同期パターンを挟むために、データ列の任意の位置において終端させる場合、データ列が（00）または（0000）で終端位置となる際には、終端パターンが用いられる。挿入される同期パターンは、先頭の１符号語が終端パターン使用識別ビットとなっており、終端パターンが用いられた時は、直後の同期パターン列の先頭符号語が“１”とされる。また終端パターンが用いられなかった時は、“０”とされる。なお、表２における同期パターンは、上述の終端パターン使用識別ビットと、同期パターン検出のために、最大ランｋ＝７を超えるｋ＝８の符号語の２回の繰り返しの合計24符号語で構成されている。
【００２８】
ところで、表２の変換パターンは、データパターンの要素内の“１”の個数を２で割った時の余りと、符号パターンの要素内の“１”の個数を２で割った時の余りが、どちらも１あるいは０で同一（対応するいずれの要素も、“１”の個数が奇数または偶数）となるような変換規則を持っている。例えば、変換パターンのうちのデータパターン（000001）は“010 100 100”の符号パターンに対応しているが、それぞれの要素の“１”の個数はデータパターンでは１個、対応する符号パターンでは３個であり、どちらも２で割ったときの余りが１（奇数）で一致している。同様にして、変換パターンのうちのデータパターン（000000）は“010 100 000”の符号パターンに対応しているが、それぞれ“１”の個数はデータパターンでは０個、対応する符号パターンでは２個であり、どちらも２で割ったときの余りが０（偶数）で一致している。
【００２９】
次に、DSV制御を行う方法について述べる。表１のRLL(1,7)符号のような、変換テーブルにDSV制御が行われていない場合におけるDSV制御は、データ列を変調した後、変調後のチャネルビット列に、所定の間隔で、DSV制御ビットを少なくとも（ｄ＋１）ビットだけ付加することで行われる。これに対して、表２のような変換テーブルにおいては、表１の場合と同様のDSV制御を行うこともできるが、表２におけるデータパターンと変換される符号パターンの関係を生かして、さらに効率良くDSV制御を行うことができる。即ち、変換テーブルが、データパターン内の“１”の個数と、符号パターン内の“１”の個数を、２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている時、上記のようにチャネルビット列内に、「反転」を表す“１”、あるいは「非反転」を表す“０”のDSV制御ビットを挿入することは、データビット列内に、「反転」するならば（１）の、「非反転」ならば（０）の、それぞれDSV制御ビットを挿入することと等価となる。
【００３０】
例えば表２において、データ変換する３ビットが（001）と続いたときに、その後ろにおいてDSV制御ビットを挾むものとすると、データは、（001-x）（ｘは１ビットで、「０」または「１」）となる。ここでｘに「０」を与えれば、表２の変換テーブルで、
データパターン    符号パターン
0010            010 000
の変換が行われ、また、「１」を与えれば、
データパターン    符号パターン
0011            010 100
の変換が行われる。符号語列をNRZI化して、レベル符号列を生成すると、これらは
データパターン    符号パターン   レベル符号列
0010            010 000        011 111
0011            010 100        011 000
となり、レベル符号列の最後の３ビットが相互に反転している。このことは、DSV制御ビットｘの（１）と（０）を選択することによって、データ列内においても、DSV制御が行えることを意味する。
【００３１】
DSV制御による冗長度を考えると、データ列内の１ビットでDSV制御を行うということは、チャネルビット列で表現すれば、表２の変換率(m:n=2:3)より、1.5チャネルビットでDSV制御を行っていることに相当する。一方、表１のようなRLL(1,7)テーブルにおいてDSV制御を行うためには、チャネルビット列においてDSV制御を行う必要があるが、この時最小ランを守るためには、少なくとも２チャネルビットが必要であり、表２のDSV制御と比較すると、冗長度がより大きくなってしまう。換言すれば、表２のテーブル構造を持つ時、データ列内でDSV制御を行うことで、効率よくDSV制御を行うことができる。
【００３２】
そしてさらに、本発明者らは、表２の1,7PP符号に対する逆変換テーブル（復調テーブル）として、次の表３を提案した（例えば、特許文献２）。
【００３３】
＜表３＞
1,7PP_DEM : (d,k;m,n;r) = (1,7;2,3;4)
符号パターン            データパターン
ｉ＝１  101                    11
000                    11
001                    10
010                    01
ｉ＝２  010 100                0011
010 000(not 100)       0010
000 100                0001
ｉ＝３  000 100 100            000011
000 100 000(not 100)   000010
010 100 100            000001
010 100 000(not 100)   000000
ｉ＝３  : Prohibit Repeated Minimum Transition Runlength
001 000 000(not 100)   110111
ｉ＝４  : limits k to 7
000 100 100 100        00001000
010 100 100 100        00000000
【００３４】
上記表３の逆変換テーブルは、例えば拘束長の大きい方から順に入力符号語列との一致比較・変換をすることで復調処理が行われ、元のデータ列を得ることが出来る。この表３の逆変換テーブルは、最小ランの連続を６回までに制限するように、拘束長ｉ＝３において、置換パターンとして１つの最小ラン連続制限パターン（逆変換パターン）を持っている。また同期パターンは、表２に示されている場合と同様であり、検出された位置を基準として表３にあるような逆変換テーブルに従って、復調処理が行われる。
【００３５】
以上に説明した(d,k)=(1,7)の最小ランと最大ランを持った、高記録密度に対応した表２の変調テーブルとそれに対応する表３の復調テーブルは、高密度光ディスクであるBlu-ray DiscReWritablever1.0（登録商標）におけるフォーマットとして採用されている。
【特許文献１】特開平6−197024号公報
【特許文献２】特開平11−346154号公報
【発明の開示】
【発明が解決しようとする課題】
【００３６】
今後さらなる高記録密度に対して、具体的には、高密度光ディスクに対するさらなる高密度規格に対して、さらに安定した変復調方式が要求されている。
【００３７】
その際、既に商品化されているBlu-rayDiscReWritablever1.0に対し、従来の1,7PP符号と同様なテーブルの構成で、より安定したシステムを実現する復調方式が実現すれば、従来の設計技術を流用することが出来ることより、ハードウエア設計時の設計リスクを低減することができる。
【００３８】
さらに、従来の1,7PP符号テーブルを全て含んだ復調構成とすれば、従来の1,7PP符号によって変調され、記録されたデータの復調を行うことも可能となる。
【００３９】
しかし、RLL符号を高線密度にディスクに記録再生する場合、最小ランｄの連続したパターンがあると、長いエラーが発生し易かった。また(1,7;2,3)符号においてDSV制御を行うには冗長ビットを挟む必要があり、なるべくこの冗長ビットを少なくする必要があった。そして、このような状況から開発された、最小ランd=1のRLL符号(d,k;m,n)=(1,7;2,3)において、最小ランの連続する回数を制限し、さらに最小ランおよび最大ランを守りながら、効率の良い制御ビットでDSV制御を行うことができる等の特徴を持つ、1,7PP符号に対し、さらに安定した符号列を発生する変調テーブルに対応した復調テーブル、および復調装置が望まれている。具体的には、エッジシフトによるエラーの発生を、さらに少なくする復調方式が要求されている。
【００４０】
さらに、従来との再生互換のために、またハードウエア共通化とハードウエア設計を容易にするために、従来の1,7PPテーブルを含み、かつ同様なテーブル構成であることが望まれる。
【００４１】
本発明は、このような状況に鑑みてなされたものであり、基本構成を1,7PP符号と同様にした上で、従来1,7PP符号と再生互換性を考慮し、さらに、最小ランの連続する回数を、従来よりもさらに減らすようにし、記録再生時における、長いエラーの発生を改善するものである。
【課題を解決するための手段】
【００４２】
本発明の側面は、最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに変換する復調装置において、前記最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている複数の異なる最小ラン連続制限パターンの符号パターンを検出する第１の検出手段と、検出された前記最小ラン連続制限パターンの符号パターンを同一の他の符号パターンに変換する第１の変換手段と、基礎符号パターンとそれに対応付けられた基礎データパターンを有する復調テーブルに従って、前記第１の変換手段により変換された前記符号パターンをデータ列に変換する第２の変換手段とを備える復調装置である。
【００４３】
少なくとも１つの前記最小ラン連続制限パターンの符号パターンを一部に含む符号パターンを検出する第２の検出手段と、１つの前記最小ラン連続制限パターンの符号パターンを一部に含む符号パターンが検出されたかどうかの結果を用いて、前記復調テーブルの第１の部分または第２の部分に従って変換されたデータ列のいずれかを選択する選択手段とをさらに備えることができる。
【００４４】
前記選択手段により選択されたデータ列から、所定の位置に挿入されている同期パターンまたはDSV制御ビットを取り除き、データビットを取り出す取出手段をさらに備えることができる。
【００４５】
入力された信号から前記符号語列を作成する符号語列化手段をさらに備えることができる。
【００４６】
入力された前記符号語列から、所定の位置に挿入されている同期パターンを検出する同期パターン検出手段をさらに備えることができる。
【００４７】
前記第１の検出手段は、他の最小ラン連続制限パターンの符号パターンをさらに検出し、前記第１の変換手段は、他の最小ラン連続制限パターンの符号パターンを、直前の符号に基づいて、複数の他の符号パターンにさらに変換することができる。
【００４８】
前記復調テーブルは、前記最大ランをＭ（Ｍ＞０）に制限するように決定されている符号パターンとそれに対応付けられたデータパターンとをさらに有することができる。
【００４９】
また本発明の側面は、最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに変換する復調方法、プログラム、またはプログラムが記録された記録媒体において、前記最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている複数の異なる最小ラン連続制限パターンの符号パターンを検出する検出ステップと、検出された前記最小ラン連続制限パターンの符号パターンを同一の他の符号パターンに変換する第１の変換ステップと、基礎符号パターンとそれに対応付けられた基礎データパターンを有する復調テーブルに従って、前記第１の変換ステップの処理により変換された前記符号パターンをデータ列に変換する第２の変換ステップとを備える復調方法、プログラム、またはプログラムが記録された記録媒体である。
【００５０】
本発明の側面においては、最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている複数の異なる最小ラン連続制限パターンの符号パターンが検出され、検出された最小ラン連続制限パターンの符号パターンが同一の他の符号パターンに変換される。変換された符号パターンは、基礎符号パターンとそれに対応付けられた基礎データパターンとよりなる復調テーブルに従って、データ列に変換される。
【発明の効果】
【００５１】
本発明の側面によれば、最小ランが連続する回数をより少なくすることができる。また、本発明の側面によれば、エラーの発生をより少なくすることができる。
【発明を実施するための最良の形態】
【００５２】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００５３】
本発明の側面は、最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに変換する復調装置において、前記最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている複数の異なる最小ラン連続制限パターンの符号パターン（例えば、表４の符号パターン“000 010 000 000 101”,“101 010 000 000 101”）を検出する第１の検出手段（例えば、図５のステップS405の最小ラン連続制限逆変換パターン検出処理を実行する図３の最小ラン連続制限逆変換パターン検出部202）と、検出された前記最小ラン連続制限パターンの符号パターンを同一の他の符号パターン（例えば、図８のステップS482における符号パターン“001 010 101 010 101”）に変換する第１の変換手段（例えば、図５のステップS406のチャネルビット列変換処理を実行する図３のチャネルビット列変換部203）と、基礎符号パターンとそれに対応付けられた基礎データパターン（例えば、表４の基礎テーブル）を有する復調テーブルに従って、前記第１の変換手段により変換された前記符号パターンをデータ列に変換する第２の変換手段（例えば、図５のステップS407の処理を実行する図３の逆変換パターン処理部204）とを備える復調装置（例えば、図３の復調装置１）である。
【００５４】
少なくとも１つの前記最小ラン連続制限パターンの符号パターン（例えば、表４の拘束長ｉ＝５の符号パターン“000 010 000 000 101”）を一部に含む符号パターン（例えば、図６のステップS431の符号パターン“xxx 000 010 000 000 101”）を検出する第２の検出手段（例えば、図５のステップS404のパターン検出予想処理を実行する図３のパターン検出予想処理部201）と、１つの前記最小ラン連続制限パターンの符号パターン（例えば、表４の拘束長ｉ＝５の符号パターン“000 010 000 000 101”）を一部に含む符号パターン（例えば、図６のステップS431の符号パターン“xxx 000 010 000 000 101”）が検出されたかどうかの結果（例えば、図12のステップS607で予想フラグがonかどうかの結果）を用いて、前記復調テーブルの第１の部分（例えば、図４の逆変換テーブル232A）または第２の部分（例えば、図４の逆変換テーブル232B）に従って変換されたデータ列のいずれかを選択する選択手段（例えば、図５のステップS408の処理を実行する図３の逆変換パターン決定部205）とをさらに備えることができる。
【００５５】
前記選択手段により選択されたデータ列から、所定の位置に挿入されている同期パターンまたはDSV制御ビットを取り除き、データビットを取り出す取出手段（例えば、図３のデータビット取出部24）をさらに備えることができる。
【００５６】
入力された信号から前記符号語列を作成する符号語列化手段（例えば、図３のチャネルビット列化部21）をさらに備えることができる。
【００５７】
入力された前記符号語列から、所定の位置に挿入されている同期パターンを検出する同期パターン検出手段（例えば、図３の同期パターン検出処理部22）をさらに備えることができる。
【００５８】
前記第１の検出手段は、他の最小ラン連続制限パターンの符号パターン（例えば、表４の拘束長ｉ＝３の符号パターン“001 000 000”）をさらに検出し（例えば、図７のステップS454乃至S456）、前記第１の変換手段は、他の最小ラン連続制限パターンの符号パターン（例えば、表４の拘束長ｉ＝３の符号パターン“001 000 000”）を、直前の符号に基づいて、複数の他の符号パターンにさらに変換する（例えば、図８のステップS485,S486における処理）ことができる。
【００５９】
前記復調テーブルは、前記最大ランをＭ（Ｍ＞０）に制限するように決定されている符号パターンとそれに対応付けられたデータパターン（例えば、表４の拘束長ｉ＝４の変換テーブル）とをさらに有することができる。
【００６０】
また本発明の側面は、最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに変換する復調方法において、前記最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている複数の異なる最小ラン連続制限パターンの符号パターン（例えば、表４の符号パターン“000 010 000 000 101”,“101 010 000 000 101”）を検出する検出ステップ（例えば、図５のステップS405）と、検出された前記最小ラン連続制限パターンの符号パターンを同一の他の符号パターン（例えば、図８のステップS482における符号パターン“001 010 101 010 101”）に変換する第１の変換ステップ（例えば、図５のステップS406）と、基礎符号パターンとそれに対応付けられた基礎データパターン（例えば、表４の基礎テーブル）を有する復調テーブルに従って、前記第１の変換ステップの処理により変換された前記符号パターンをデータ列に変換する第２の変換ステップ（例えば、図５のステップS407）とを備える復調方法（例えば、図３の復調装置１の復調方法）である。
【００６１】
以下、図を参照して本発明の実施の形態について説明する。以下、復調後のデータ列を（000011）のように（  ）で区切って表し、復調前のチャネルビット列を、“000 100 100”のように“  ”で区切って表す。また、最小ランｄ＝１、最大ランｋ＝７、かつ変換率(m:n)=(2:3)である可変長符号であり、さらに、最小ランの連続する回数を制限し、かつ、最小ランおよび最大ランを守りながら、効率の良いDSV制御ビットで、完全なDSV制御を行う変換テーブルを持つ符号を、1,7PP符号（PP:Parity-preserve Prohibit-repeated-minimum-transition-runlength）と称する。
【００６２】
以下の表４は、本発明の実施の形態としての復調テーブル（逆変換テーブル）の例を表す。
【００６３】
なお、本明細書において、データパターンを符号パターンに変換する場合を変換すると表現し、逆に符号パターンをデータパターンに変換する場合を逆変換すると表現する。そして、データパターンを符号パターンに変換する変換パターンが記述されているテーブルを変調テーブル（変換テーブル）と表現し、符号パターンをデータパターンに変換する変換パターン（逆変換パターン）が記述されているテーブルを復調テーブル（逆変換テーブル）という。
【００６４】
＜表４＞
1,7PP-rmtr5_DEM    RLL(1,7;2,3;5)
符号パターン           データパターン
（符号語列）           （復調データ列）
ｉ＝１  101                      11
000                      11
001                      10
010                      01
ｉ＝２  010 100                  0011
010 000(not 100)         0010
000 100                  0001
ｉ＝３  000 100 100              000011
000 100 000(not 100)     000010
010 100 100              000001
010 100 000(not 100)     000000
ｉ＝４  : limits k to 7
000 100 100 100          00001000
010 100 100 100          00000000
Prohibit Repeated Minimum Transition Runlength
ｉ＝３  001 000 000(not 100)     110111
ｉ＝５  101 010 000 000 101      1001110111
000 010 000 000 101      1001110111
Termination table
符号パターン          データパターン
ｉ＝１  000                      00
ｉ＝２  010 100                  0000
SYNC & Termination
#01 010 000 000 010 000 000 010 (24 cbits)
# = 0  not terminate case
# = 1  terminate case
【００６５】
表４の復調テーブル（逆変換テーブル）は、可変長符号(d,k;m,n;r)=(1,7;2,3;5)である1,7PP符号で、最小ランの連続が５回までに制限されている符号語列に対して、データ復調を行う逆変換テーブルである。
【００６６】
表４の逆変換テーブルは1,7PP符号であり、さらに基本構成が表３と同様でありながら、最小ランの連続を制限する逆変換パターンを複数通り持っている。即ち、表４の逆変換テーブルは、逆変換パターン（符号パターン（符号語列）とデータパターン（復調データ列））として、それがないと変換処理ができない基礎パターンを有する基礎テーブル、それがなくても変換処理は可能であるが、それを行うことによってより効果的な変換処理が実現する置換パターンを有する置換テーブル、および符号を任意の位置で終端させるための終端パターンを有する終端テーブルを含んでいる。
【００６７】
基礎テーブルの逆変換パターンは、拘束長ｉ＝１の“101”から拘束長ｉ＝３の“010 100 000（not 100）”までの符号パターン（基礎符号パターン）と、それに対応する（11）から（000000）までのデータパターン（基礎データパターン）により構成される。
【００６８】
置換テーブルの逆変換パターンは、最大ランを制限する逆変換パターンと最小ランの連続を制限する逆変換パターンとで構成される。なお、以下においては、置換テーブルの逆変換パターンは置換パターンとも称する。
【００６９】
最大ランを制限する逆変換パターン（置換パターン）は、拘束長ｉ＝４の符号パターン“000 100 100 100”，“010 100 100 100”と、それに対応するデータパターン（00001000），（00000000）により構成される。
【００７０】
最小ランの連続を制限する逆変換パターン（置換パターン）は、拘束長ｉ＝３の符号パターン“001 000 000（not 100）”、並びに拘束長ｉ＝５の符号パターン“101 010 000 000 101”，“000 010 000 000 101”と、それに対応するデータパターン（110111），（1001110111）により構成される。
【００７１】
終端テーブルの逆変換パターンは、符号パターン“000”，“010 100”からなる終端符号パターンと、それに対応するデータパターン（00），（0000）からなる終端データパターンとにより構成される。
【００７２】
なお、入力されたデータがデータパターンと一致する場合、そのデータパターンと一致する部分を対応する符号パターンに変換するためにデータパターンと符号パターンの対応関係を記述するのが変調テーブル（変換テーブル）であるのに対して、入力された符号列が符号パターンと一致する場合、その符号パターンと一致する部分を対応するデータパターンに逆変換するために符号パターンとデータパターンとの対応関係を記述するのが復調テーブル（逆変換テーブル）であり、以下においては、表４の一部のことも必要に応じて復調テーブル（逆変換テーブル）と記述する。
【００７３】
表４において、符号パターン“101”，“000”のいずれもがデータパターン（11）に逆変換されるのは、対応する変換テーブル（変調テーブル）（図示せず）において、最小ランｄ＝１、最大ランｋ＝７で、データパターン（11）に対して不確定符号“＊”を含む符号パターン“*0*”が対応付けられていたからである。同様に、符号パターン“101 010 000 000 101”，“000 010 000 000 101”のいずれもが、データパターン（1001110111）に逆変換されるのは、拘束長ｉ＝５において、最小ランｄの連続を制限するために、変換テーブル（変調テーブル）においてデータ（1001110111）に対して不確定符号“＄”を含む符号パターン“$0$ 010 000 000 101”が対応付けられていたからである。
【００７４】
表４の逆変換テーブルは可変長構造を有しているので、ｉ＝１からｉ＝３までの基礎パターンを持つ。基礎パターンでは、それぞれの拘束長ｉにおいて変換する符号パターンと一致したとき、復調データ列として変換される。
【００７５】
また、表４の逆変換テーブルは、拘束長ｉ＝３において、最小ランｄの連続を制限する置換パターンを持っている。９符号語が符号パターン“001 000 000”と一致し、さらに続く３符号語が符号パターン“010”と一致するとき、復調データ列としてデータパターン（110111）に変換される。なお、９符号語が符号パターン“001 000 000”と一致した場合、さらに続く３符号語が符号パターン“100”以外の符号であったとき、データパターン（110111）に変換するようにしてもよい。このようにすれば“010”の場合だけでなく、再生エラーのために“101”，“000”，“001”となった場合にもデータパターン（110111）への変換が行われる。
【００７６】
そして表４の逆変換テーブルは、拘束長ｉ＝４のパターンにおいて、最大ランｋ＝７を実現するための置換パターン（最大ラン保証パターン）を持っている。すなわち、12符号語は符号パターン“000 100 100 100”と一致するとき、データパターン（00001000）に変換される。また、12符号語は符号パターン“010 100 100 100”と一致するとき、データパターン（00000000）に変換される。
【００７７】
表４の逆変換テーブルは、最小ランの連続を制限する逆変換パターン（置換パターン）としてさらに、拘束長ｉ＝５の符号パターン“101 010 000 000 101”，“000 010 000 000 101”を有している。符号パターン“101 010 000 000 101”，“000 010 000 000 101”は、いずれも同一のデータパターン（1001110111）に対応付けられている。これは、表４の復調テーブルに対応する変調テーブルにおいて、データパターン（1001110111）が、不確定符号“＄”を含む符号パターン“$0$ 010 000 000 101”に対応付けられていたことに起因するものである。
【００７８】
さらに表４は、同期パターンを挟むため利用される終端パターンを持っている。同期パターン列の先頭の１符号語が、終端パターン使用識別情報とされている。同期パターン列の先頭符号語が“１”であるとき、同期パターンの直前の符号は終端パターンを用いて復調データ列に変換され、また同期パターン列の先頭符号語が“０”であるとき、同期パターンの直前の符号は終端パターン以外を用いて（基礎テーブルまたは置換テーブルを用いて）復調データ列に変換される。
【００７９】
以上のようにして、表４によって、(d,k;m,n;r)=(1,7;2,3;5)であり、さらに、最小ランの連続が５回までに制限された符号語列を元のデータ列に復調することができる。
【００８０】
なお、表４の逆変換テーブルは、表３の逆変換テーブル要素を全て持っている構造となっている。
【００８１】
次に、図を参照して、本発明に係る復調装置の実施の形態を図面を参照しながら説明する。図１は、本発明の復調装置の全体の構成を示すブロック図である。
【００８２】
復調装置１は、図１に示されるように、伝送路より伝送されてきた信号、または、記録媒体11に記録されている信号を出力する再生部12、再生部12からの出力信号を復号する復号装置13、復号装置13からの信号を内蔵する表示部やスピーカ等から出力する出力部14により構成されている。
【００８３】
復号装置13は、再生部12より入力された信号を２値化し、また必要であれば（信号がNRZI化されている場合には）、逆NRZI化するチャネルビット列化部21、チャネルビット列化部21より出力されるチャネルビット列から所定の位置に所定の間隔で挿入されている同期パターンを検出することで、後段の復調処理の開始位置の同期を取る同期パターン検出処理部22、チャネルビット列化部21より出力されるチャネルビット列を復調しデータ列化する復調部23、並びに、復調部23の出力から冗長ビットとして残っている所定の間隔で挿入されている同期パターンとDSV制御ビットを取り除き、データビットを取り出すデータビット取出部24により構成されている。
【００８４】
また、図示しないが、タイミング信号を生成し、各部に供給してタイミングを管理するタイミング管理部が設けられている。
【００８５】
図２は、図１の復調装置１の各部におけるデータフォーマットを示す図である。再生部12により記録媒体11より再生された再生信号列（図2A）はチャネルビット列化部21に入力され、シンク付チャネルビット列（同期パターンを含むチャネルビット列）（図2B）として出力される。同期パターン検出処理部22は、チャネルビット列化部21より出力されたシンク付チャネルビット列からシンク（同期パターン）を検出し、そのタイミング信号を復調部23とデータビット取出部24に出力する。
【００８６】
シンク（同期パターン）はｃチャネルビットで構成されている。復調部23は、チャネルビット列化部21より入力されたシンク付チャネルビット列を復調し、DSVビット付データ列を出力する（図2D）。データ列のDSV区間(DATA1，DATA2，およびDATA3)をそれぞれaデータ、bデータ、およびbデータとすると、変調テーブルの変換率m:nは2:3であるから、各DSV区間(DATA1,DATA2,およびDATA3)の変調後のチャネルビット区間は、(a×3/2)=(1.5a)あるいは、(b×3/2)=(1.5b)となっている。これが復調（復号）されるため、DSVビット付データ列のDSV区間（DATA1，DATA2，およびDATA3）は、それぞれaデータ、bデータ、およびbデータとなる。
【００８７】
またこの例の場合、所定の位置（この例ではDATA1位置の前の先頭位置）に、シンク（SYNC）が挿入されるため、SYNCのチャネルビット数をc(cbit)とすれば、a,b,cの間には  1.5a＋c＝1.5b  の関係が成立している。すなわち、各DSV区間の長さを表すspan1，span2，span3，…は、同じ長さとされており、等しい間隔でDSV制御が行われている。
【００８８】
図２におけるチャネルビット内のDSV制御ビットは、1.5チャネルビット相当である。すなわち、データ列内にDSV制御ビットは１ビット挿入されるから、チャネルビット相当では変換率分だけ増加し、１ビット  ×  ｎ／ｍ  ＝  １×3/2  ＝  1.5チャネルビットとなる。これを従来の方式と比較すると例えば、チャネルビット内でDSV制御を行う場合では、最小ランｄ＝１を守って行うためには、２チャネルビットが必要であり、あるいは最小ラン・最大ランとも守って行うためには、４チャネルビットが必要である。これより、従来のDSV制御方式と較べると、本方式であるデータ列内DSV制御ビット挿入は、DSV制御のための冗長チャネルビットが少なく行えることがわかる。
【００８９】
データビット取出部24は、復調部23より出力されたDSVビット付データ列からシンク（同期パターン）とDSV制御ビットを除去することで、データビット（図2E）を取り出す。この復調データ列が出力部14に供給される。
【００９０】
図３は、図１の復号装置13の主要部の構成の詳細を示すブロック図である。同図に示されるように、復調部23は、パターン検出予想処理部201、最小ラン連続制限逆変換パターン検出部202、チャネルビット列変換部203、逆変換パターン処理部204、並びに逆変換パターン決定部205により構成されている。
【００９１】
図３の復調装置１において、復号装置13に入力された信号は、再生部12により記録媒体11から再生された記録符号列（あるいは伝送路から入力された場合は伝送符号列）であり、２値化された状態で“111 100 110 000 00…”のようにレベル符号となっている時、チャネルビット列化部21は、入力値の“１”と“０”が反転した位置に対して“１”を出力する逆NRZI化を行い、チャネルビット列に変換して出力する。チャネルビット列化部21からの出力は、同期パターン検出処理部22、パターン検出予想処理部201、最小ラン連続制限逆変換パターン検出部202、チャネルビット列変換部203の各部へ供給される。
【００９２】
同期パターン検出処理部22は、チャネルビット列より所定の位置に所定の間隔で挿入されている同期パターンを検出し、後段の復調処理を開始する位置を示すとともに、復調処理のために必要な情報を、パターン検出予想処理部201、最小ラン連続制限逆変換パターン検出部202、チャネルビット列変換部203、逆変換パターン処理部204、並びに、データビット取出部24の各部へ供給する。各部ではそれぞれ、処理を開始する位置情報として用いるほか、逆変換パターン処理部204においては、終端処理のために、同期パターン内の所定の情報を用いる。
【００９３】
最小ラン連続制限逆変換パターン検出部202は、チャネルビット列化部21より出力されたチャネルビット列から、所定の最小ラン連続制限逆変換パターンを検出し、その情報をチャネルビット列変換部203に出力する。
【００９４】
チャネルビット列変換部203は、入力されたチャネルビット列を最小ラン連続制限逆変換パターン検出部202からの情報を用いて、最小の処理単位である３チャネルビット単位で所定のチャネルビット列を検出して置換処理を行い、その結果を逆変換パターン処理部204へ出力する。逆変換パターン処理部204は、表４の基礎パターン部分と、最小ランｋ＝７を実現するための置換パターンを含んでおり、これらを用いて置換処理の行われたチャネルビット列に対して逆変換パターン処理を行い、その処理情報を逆変換パターン決定部205へ供給する。また、逆変換パターン処理部204は、同期パターンを挿入するために必要に応じて用いられた終端テーブルの逆変換テーブルも持っており、置換処理の行われたチャネルビット列に対して終端逆変換パターン処理を行い、その処理情報を逆変換パターン決定部205へ供給する。
【００９５】
パターン検出予想処理部201は、チャネルビット列より先頭ではない所定位置において所定の逆変換パターンを検出したとき、その情報を逆変換パターン決定部205へ供給する。逆変換パターン決定部205は、逆変換パターン処理部204とパターン検出予想処理部201からの情報を用いて、最終的に逆変換パターンを決定して出力する。そして、データビット取出部24の出力は、冗長ビットとして残っている所定の間隔で挿入されている同期パターンあるいはDSV制御ビットを取り除くことでデータビットを取り出し、復調データ列として出力する。
【００９６】
このほか各部の動作のタイミングは、図示しないタイミング管理部から供給される、タイミング信号に同期して管理されている。
【００９７】
図４は、図３の復調装置１の特に復号装置13のより詳細な構成を表している。すなわち、図４の復号装置13においては、パターン検出予想処理部201は、最小ラン連続制限逆変換パターン検出予想処理部221により構成されている。また、逆変換パターン処理部204は、逆変換パターン検出部231と逆変換テーブル232A乃至232Dにより構成されている。
【００９８】
最小ラン連続制限逆変換パターン検出部202は、所定の最小ラン連続制限逆変換パターン検出として、表４の最小ランｄの連続を制限する逆変換パターンとしての符号パターン“001 000 000”と、これに続く３チャネルビットが“010”である部分の検出処理を行う。さらに、最小ラン連続制限逆変換パターン検出部202は、符号パターン“000 010 000 000 101”または“101 010 000 000 101”の検出処理を行う。
【００９９】
チャネルビット列変換部203は、最小ラン連続制限逆変換パターン検出部202により、符号パターン“001 000 000”と、これに続く３チャネルビット“010”が検出された場合に、符号パターン“001 000 000”を符号パターン“*0* 010 101”へ置換する処理を行う。
【０１００】
直前または直後のビットの値により、その値が確定される不確定ビット“＊”を含む先頭３ビットの“*0*”は、その直前のチャネルビットを参照することで、RLL規則を守るように決定される。すなわち、直前の１ビットが“１”の時は“*0*”は“000”に置換される。一方、直前の１ビットが“０”の時は“*0*”は“101”に置換される。さらに、符号パターン“000 010 000 000 101”または“101 010 000 000 101”が検出された場合、それぞれ符号パターン“000 010 000 000 101”は符号パターン“001 010 101 010 101”に、また符号パターン“101 010 000 000 101”は符号パターン“001 010 101 010 101”に、それぞれ置換される。
【０１０１】
最小ラン連続制限逆変換パターン検出予想処理部221は、チャネルビット列の先頭ではない所定位置において、最小ランの連続回数を制限するための逆変換パターンのうちの所定の逆変換パターンを検出した時、その情報を最小ラン連続制限逆変換パターン検出予想処理情報として逆変換パターン決定部205へ出力する。
【０１０２】
逆変換パターン検出部231は、チャネルビット列よりRLL規則を守るためのパターンの逆変換パターン検出を行い、その結果情報としての逆変換パターン決定情報を逆変換パターン決定部205へ出力するとともに、各逆変換テーブル232A乃至232Dへも出力する。各逆変換テーブル232A乃至232Dは検出された逆変換パターン（変換データ列）を、逆変換パターン決定部205に供給する。また、逆変換パターン処理部204は、同期パターンを挿入するために必要に応じて用いられた終端テーブルの逆変換テーブルを持っており、直後にある同期パターンの先頭ビットを参照してデータビットを決定し、以下同様の処理を行う。
【０１０３】
なお、図３と図４において、同期パターンを除去する手段については、同図の限りではなく、例えば、逆変換パターン決定部205で、例外処理として同期パターンを除去する構成としてもよく、その場合は、データビット取出部24においては、所定の間隔で挿入されたDSV制御ビットだけを取り除けばよい。
【０１０４】
図４と表４の間での対応を示すと次のようになる。すなわち、最小ラン連続制限逆変換パターン検出部202は、表４において、入力チャネルビット列が“001 000 000”であり、さらに続くチャネルビット列が“010”である時（“100”ではない時）、または“101 010 000 000 101”である時、若しくは、“000 010 000 000 101”である時動作する。最小ラン連続制限逆変換パターン検出予想処理部221は、表４において、入力チャネルビット列の４ビット目以降が“000 010 000 000 101”である時、動作する。
【０１０５】
次に、図５のフローチャートを参照して、図３と図４の復調装置１の再生処理について説明する。
【０１０６】
ステップS401において、再生部12は記録媒体11に記録されている信号を再生する。ステップS402において、チャネルビット列化部21は、再生部12より入力された再生符号をチャネルビット列化する。ステップS403において、同期パターン検出処理部22は同期パターンを検出する。検出結果は、同期パターン検出処理情報として各部に供給される。
【０１０７】
ステップS404において、パターン検出予想処理部201はパターン検出予想処理を実行する。このパターン検出予想処理の詳細は図６を参照して後述するが、これによりパターン“xxx 000 010 000 000 101”が検出された場合、予想フラグonが出力される。
【０１０８】
ステップS405において、最小ラン連続制限逆変換パターン検出部202は最小ラン連続制限逆変換パターン検出処理を実行する。その処理の詳細は図７のフローチャートを参照して後述するが、これにより符号パターン“000 010 000 000 101”または“101 010 000 000 101”が検出された場合、最小ラン連続制限逆変換パターン検出フラグ（15cbit）onが出力される。また、符号パターン“001 000 000”が検出され、かつ次のチャネルビットが“010”である場合（結局、符号パターン“001 000 000 010”が検出された場合）、最小ラン連続制限逆変換パターン検出フラグ（9cbit）onが出力される。
【０１０９】
次に、ステップS406において、チャネルビット列変換部203はチャネルビット列変換処理を実行する。その処理の詳細は図８のフローチャートを参照して後述するが、この処理により最小ラン連続制限逆変換パターン検出フラグ（15cbit）がonである場合、符号パターン“000 010 000 000 101”または“101 010 000 000 101”が符号パターン“001 010 101 010 101”に変換される。また、最小ラン連続制限逆変換パターン検出フラグ（9cnit）がonである場合、直前のチャネルビット“０”であれば、符号パターン“001 000 000”が符号パターン“101 010 101”に変換され、直前のチャネルビットが“１”である場合には、符号パターン“001 000 000”が符号パターン“000 010 101”に変換される。
【０１１０】
なお、ステップS404のパターン検出予想処理、ステップS405の最小ラン連続制限逆変換パターン検出処理、並びにステップS406のチャネルビット列変換処理は、実際にはそれぞれ並行に実施される。
【０１１１】
ステップS407において、逆変換パターン処理部204は逆変換パターン処理を実行する。この逆変換パターン処理の詳細は図９を参照して後述するが、これにより逆変換テーブル232A乃至232Dに基づく逆変換処理が実行される。
【０１１２】
ステップS408において、逆変換パターン決定部205は逆変換パターン決定処理を実行する。この処理の詳細は図12を参照して後述するが、この処理により逆変換テーブル232A乃至232Dのいずれかの出力を選択、出力する処理が行われる。
【０１１３】
ステップS409において、データビット取出部24はデータビットを取り出す。すなわち、同期パターンとDSV制御ビットがここで除去され、データビットのみが抽出される。ステップS410において、出力部14はデータビット取出部24より供給されたデータビットをデスクランブルしたり、ECCでエラー訂正したりする。このようにして画像データ、音声データなどの意味を有するデータ列が生成され、LCD，CRTなどの表示部、あるいはスピーカなどに出力される。あるいは、必要に応じてさらに所定のフォーマットでエンコードされ、各種のデバイス、伝送路に供給されたり、記録媒体に記録される。
【０１１４】
次に、図６のフローチャートを参照して、図５のステップS404のパターン検出予想処理の詳細について説明する。
【０１１５】
ステップS431において、パターン検出予想処理部201の最小ラン連続制限逆変換パターン検出予想処理部221は、チャネルビット列化部21より入力されたチャネルビット列が符号パターン“xxx 000 010 000 000 101”と一致するかを判定する。チャネルビット列がこの符号パターンと一致する場合には、ステップS432において最小ラン連続制限逆変換パターン検出予想処理部221は、予想フラグonを出力する。ステップS431においてチャネルビット列が符号パターン“xxx 000 010 000 000 101”と一致しないと判定された場合、ステップS433において最小ラン連続制限逆変換パターン検出予想処理部221は、予想フラグoffを出力する。この予想フラグは、最小ラン連続制限逆変換パターン検出予想処理情報として逆変換パターン決定部205に供給され、図12のステップS607において利用される。
【０１１６】
図７は、図５のステップS405の最小ラン連続制限逆変換パターン検出処理の詳細を表している。
【０１１７】
ステップS451において、最小ラン連続制限逆変換パターン検出部202は、予想フラグをクリアする。即ち、後述するステップS453,S455で出力される最小ラン連続制限逆変換パターン検出フラグ（15cbit）と最小ラン連続制限逆変換パターン検出フラグ（9cbit）がクリアされる。ステップS452において、最小ラン連続制限逆変換パターン検出部202は、チャネルビット列化部21より入力されたチャネルビット列が符号パターン“000 010 000 000 101”または“101 010 000 000 101”と一致するかを判定する。チャネルビット列がこれらのパターンと一致する場合には、ステップS453において最小ラン連続制限逆変換パターン検出部202は、最小ラン連続制限逆変換パターン検出フラグ（15cbit）onを出力する。このフラグは、最小ラン連続制限逆変換パターン検出情報としてチャネルビット列変換部203に出力される。そして、このフラグは、後述する図８のステップS481において利用される。
【０１１８】
ステップS452において、チャネルビット列が符号パターン“000 010 000 000 101”または“101 010 000 000 101”と一致しないと判定された場合、ステップS454において最小ラン連続制限逆変換パターン検出部202は、チャネルビット列が符号パターン“001 000 000”と一致し、かつ次のチャネルビットが“010”と一致するかを判定する。チャネルビット列がこの符号パターンと一致する場合には（すなわち、符号パターン“001 000 000 010”と一致する場合には）、ステップS455において最小ラン連続制限逆変換パターン検出部202は、最小ラン連続制限逆変換パターン検出フラグ（9cbit）onを出力する。このフラグは、チャネルビット列変換部203に供給される。そして、このフラグは、図８のステップS483において利用される。
【０１１９】
ステップS454において、チャネルビット列が符号パターン“001 000 000”と一致しないか、または一致したとしても次のチャネルビットが“010”ではないと判定された場合には（すなわち、符号パターン“001 000 000 010”と一致しない場合には）、ステップS456において最小ラン連続制限逆変換パターン検出部202は、最小ラン連続制限逆変換パターン検出フラグoffを出力する。この検出フラグoffは、ステップS453で出力される最小ラン連続制限逆変換パターン検出フラグ（15cbit）のoffであることを表すとともに、ステップS455で出力される最小ラン連続制限逆変換パターン検出フラグ（9cbit）のoffであることも意味する。
【０１２０】
次に、図８のフローチャートを参照して、図５のステップS406におけるチャネルビット列変換処理の詳細について説明する。
【０１２１】
ステップS481において、チャネルビット列変換部203は、最小ラン連続制限逆変換パターン検出フラグ（15cbit）がonかを判定する。このフラグは、図７のステップS453，S456において最小ラン連続制限逆変換パターン検出部202により出力されたものである。この検出フラグがonであると判定された場合（チャネルビット列が符号パターン“000 010 000 000 101”または“101 010 000 000 101”と一致する場合）、ステップS482においてチャネルビット列変換部203は、チャネルビット列“000 010 000 000 101”または“101 010 000 000 101”を符号パターン“001 010 101 010 101”に変換する。
【０１２２】
ステップS481において、最小ラン連続制限逆変換パターン検出フラグ（15cbit）がonではない（offである）と判定された場合（チャネルビット列が符号パターン“000 010 000 000 101”または“101 010 000 000 101”と一致しない場合）、ステップS483においてチャネルビット列変換部203は、最小ラン連続制限逆変換パターン検出フラグ（9cbit）がonかを判定する。このフラグは、図７のステップS455，S456において最小ラン連続制限逆変換パターン検出部202により出力されたものである。
【０１２３】
このフラグonである場合（チャネルビット列が符号パターン“001 000 000 010”と一致する場合）には、ステップS484においてチャネルビット列変換部203は、直前のチャネルビットが“０”であるかを判定する。直前のチャネルビットが“０”である場合には、ステップS485においてチャネルビット列変換部203は、符号パターン“001 000 000”を符号パターン“101 010 101”に変換する。ステップS484において、直前のチャネルビットが“０”ではない（“１”である）と判定された場合、ステップS486においてチャネルビット列変換部203は、符号パターン“001 000 000”を符号パターン“000 010 101”に変換する。
【０１２４】
ステップS483で最小ラン連続制限逆変換パターン検出フラグ（9cbit）がonではない（offである）と判定された場合（チャネルビット列が符号パターン“001 000 000 010”と一致しない場合）、ステップS484乃至S486の処理はスキップされる。
【０１２５】
図９は、図５のステップS407の逆変換パターン処理の詳細を表している。
【０１２６】
ステップS501において、逆変換パターン検出部231は、チャネルビット列変換部203より入力されたチャネルビット列が12-8復調かを判定する。この判定は、例えば、入力された12チャネルビットが表４の拘束長ｉ＝４の２つのパターン“000 100 100 100 ”，“010 100 100 100”と一致するかに基づき行われる（他の拘束長の場合も同様である）。チャネルビット列が12-8復調である場合には、ステップS502において逆変換パターン検出部231は、12-8復調決定情報を出力する。この情報は、逆変換パターン決定部205と逆変換テーブル232A乃至232Dに供給される。そして、この決定情報は、図12のステップS601において利用される。
【０１２７】
ステップS503において逆変換テーブル232Dは、12チャネルビットを８データに逆変換する。具体的には、表４に示されるように、入力チャネルビット列がパターン“000 100 100 100”である場合、これがデータパターン（00001000）に逆変換され、また、12チャネルビットがパターン“010 100 100 100”である場合には、それがデータパターン（00000000）に逆変換される。このデータは、後述する図12のステップS602において選択、出力される。
【０１２８】
ステップS501においてチャネルビット列が12-8復調ではないと判定された場合、ステップS504において、逆変換パターン検出部231はチャネルビット列が9-6復調かを判定する。9-6復調である場合には、ステップS505において逆変換パターン検出部231は、9-6復調決定情報を出力する。この決定情報も逆変換パターン決定部205と逆変換テーブル232A乃至232Dに出力される。そして、この決定情報は、後述する図12のステップS603において利用される。ステップS506において逆変換パターン検出部231は、９チャネルビットを６データに逆変換する。具体的には、表４の拘束長ｉ＝３の符号パターン“000 100 100”，“000 100 000 （not 100）”，“010 100 100”，“010 100 000（not 100）”が、データパターン（000011），（000010），（000001），（000000）にそれぞれ逆変換される。これらのデータは、後述する図12のステップS604において選択、出力される。not 100は、次の３チャネルビットが“100”ではないことを意味する。
【０１２９】
ステップS504においてチャネルビット列が9-6復調ではないと判定された場合、ステップS507において、逆変換パターン検出部231はチャネルビット列が6-4復調かを判定する。チャネルビット列が6-4復調である場合、ステップS508において逆変換パターン検出部231は、6-4復調決定情報を逆変換パターン決定部205と逆変換テーブル232A乃至232Dに出力する。この決定情報は、図12のステップS605において利用される。次に、ステップS509において逆変換パターン検出部231は、６チャネルビットを４データに逆変換する。具体的には、表４における拘束長ｉ＝２の符号パターン“010 100”，“010 000 （not 100）”，“000 100”がデータパターン（0011），（0010），（0001）にそれぞれ逆変換される。これらのデータは、後述する図12のステップS608で選択、出力される。
【０１３０】
次に、ステップS510において逆変換パターン検出部231は、６チャネルビットは符号パターン“010 100”または“000 100”と一致するかを判定する。チャネルビットがこれらのパターンと一致する場合には、逆変換パターン処理は終了され、一致しない場合には、処理はステップS511に進む。
【０１３１】
ステップS507においてチャネルビット列が6-4復調ではないと判定された場合、並びにステップS510においてNoと判定された場合（６チャネルビットが符号パターン“010 000”と一致する場合）、ステップS511において逆変換パターン検出部231は、チャネルビット列が3-2復調かを判定する。チャネルビット列が3-2復調である場合には、ステップS512において逆変換パターン検出部231は、3-2復調決定情報を逆変換パターン決定部205と逆変換テーブル232A乃至232Dに出力する。これらの決定情報は、図12のステップS609において利用される。ステップS513において逆変換パターン検出部231は、３チャネルビットを２データに逆変換する。具体的には、表４の拘束長ｉ＝１の符号パターン“101”，“000”，“001”，“010”がデータパターン（11），（11），（10），（01）にそれぞれ逆変換される。これらのデータは、後述する図12のステップS610において選択、出力される。
【０１３２】
ステップS511においてチャネルビット列が3-2復調ではないと判定された場合、ステップS514において、逆変換パターン検出部231はエラー処理を実行する。
【０１３３】
図10は、図９のステップS514のエラー処理の詳細を表している。すなわち、ステップS531において逆変換パターン検出部231は、あらかじめエラー処理として定めた3-2復調決定情報を出力する。この決定情報は、逆変換パターン決定部205と逆変換テーブル232A乃至232Dに出力される。ステップS532において、変換テーブル232Aは予めエラー処理用として定められている３チャネルビットを２データに逆変換する。すなわち、符号パターン“101”，“000”，“001”，“010”のうちのいずれか１つがエラー処理用の符号パターンとされ、それが対応するデータパターンに変換される。
【０１３４】
エラー処理用のデータパターンとして、符号パターン“101”，“000”，“001”，“010”に対応するデータパターンを与える以外に、エラー専用にデータパターンを個別に与えても良い。たとえば、エラー処理用として３チャネルビットを２データ(00)に逆変換してもよい。
【０１３５】
図４において、点線で示されるように、最小ラン連続制限逆変換パターン検出予想処理部221の出力する最小ラン連続制限逆変換パターン検出予想情報（予想フラグ）が、逆変換パターン検出部231にも供給される場合には、図５のステップS407の逆変換パターン処理は、図11に示されるような処理とすることができる。
【０１３６】
図11のステップS551乃至ステップS565の処理は、基本的に図９のステップS501乃至ステップS514の処理と同様の処理であるが、図９のステップS507において6-4復調であると判定された場合のステップS508，S509，S510に対応する処理が異なっている。具体的には、図11における場合、図９のステップS507の6-4復調の判定処理に対応する図11のステップS557の6-4復調の判定処理においてYesと判定された場合、ステップS558乃至ステップS561の処理が実行される。
【０１３７】
すなわち、図９のステップS501乃至S506の処理と同様の処理が、図11のステップS551乃至S556で行われた後、ステップS557において、チャネルビット列変換部203より入力されたチャネルビット列が6-4復調であると判定された場合、ステップS558において逆変換パターン検出部231は、チャネルビット列が符号パターン“010 100”または“000 100”と一致するかを判定する。チャネルビット列がこれらのパターンと一致しない場合には（パターン“010 000”と一致する場合には）、ステップS559において逆変換パターン検出部231は、予想フラグがonかを判定する。このフラグは、最小ラン連続制限逆変換パターン検出予想処理部221から供給されたものである。
【０１３８】
予想フラグがonではない（offである）と判定された場合（チャネルビット列がパターン“xxx 000 010 000 000 101”と一致しない場合）、ステップS560において、逆変換パターン検出部231は6-4復調決定情報を出力する。この6-4復調決定情報も、逆変換パターン決定部205と逆変換テーブル232A乃至232Dに出力される。そして、この情報は図12のステップS605において利用される。ステップS561において逆変換テーブル232Bは、６チャネルビットを４データに逆変換する。具体的には、表４における拘束長ｉ＝２の符号パターン“010 100”，“010 000 （not 100）”，“000 100”がそれぞれ対応するデータ（0011），（0010），（0001）のいずれかに変換される。
【０１３９】
ステップS558においてチャネルビット列が符号パターン“010 100”または“000 100”と一致すると判定された場合、ステップS559の判定処理はスキップされ、処理はステップS560に進む。ステップS559において予想フラグがonであると判定された場合（チャネルビット列がパターン“xxx 000 010 000 000 101”と一致する場合）には、処理はステップS562に進む。
【０１４０】
その他の処理は図９における場合と同様であり、繰り返しになるのでその説明は省略する。
【０１４１】
次に、図12のフローチャートを参照して、図５のステップS408における逆変換パターン決定処理の詳細について説明する。
【０１４２】
ステップS601において、逆変換パターン決定部205は、12-8復調決定情報を受信したかを判定する。この決定情報は、図９のステップS502において出力されたものである。12-8復調決定情報を受信している場合には、ステップS602において逆変換パターン決定部205は、12チャネルビットを逆変換した８データを選択、出力する。すなわち、図９のステップS503で逆変換されたデータがここで選択され、後段のデータビット取出部24に供給される。
【０１４３】
ステップS601において12-8復調決定情報を受信していないと判定された場合、ステップS603において逆変換パターン決定部205は、9-6復調決定情報を受信したかを判定する。この決定情報は、図９のステップS505において出力されたものである。9-6復調決定情報を受信している場合には、ステップS604において逆変換パターン決定部205は、９チャネルビットを逆変換した６データを選択、出力する。このデータは、図９のステップS506で逆変換されたものである。
【０１４４】
ステップS603において9-6復調決定情報を受信していないと判定された場合、ステップS605において逆変換パターン決定部205は、6-4復調決定情報を受信したかを判定する。この決定情報は、図９のステップS508において出力されたものである。6-4復調決定情報を受信している場合には、ステップS606において逆変換パターン決定部205は、チャネルビット列が符号パターン“010 100”または“000 100”と一致するかを判定する。
【０１４５】
チャネルビット列がこれらの符号パターンと一致しない場合には（符号パターン“010 000”と一致する場合には）、ステップS607において逆変換パターン決定部205は、最小ラン連続制限逆変換パターン検出予想処理部221より供給される予想フラグがonかを判定する。この予想フラグがonではない（offである）と判定された場合（チャネルビット列がパターン“xxx 000 010 000 000 101”と一致しない場合）、ステップS608において逆変換パターン決定部205は、６チャネルビットを逆変換した４データを選択、出力する。このデータは、図９のステップS509において逆変換されたものである。ステップS606においてチャネルビットが符号パターン“010 100”または“000 100”と一致すると判定された場合、ステップS607の判定処理はスキップされ、ステップS608の処理が実行される。
【０１４６】
ステップS607において、予想フラグがonであると判定された場合（チャネルビット列がパターン“xxx 000 010 000 000 101”と一致する場合）、並びにステップS605において6-4復調決定情報を受信していないと判定された場合、ステップS609において逆変換パターン決定部205は、3-2復調決定情報を受信したかを判定する。この復調決定情報は、図９のステップS512において出力されたものである。3-2復調決定情報を受信した場合には、ステップS610において逆変換パターン決定部205は、３チャネルビットを逆変換した２データを選択、出力する。このデータは図９のステップS513で逆変換されたものである。
【０１４７】
ステップS609において3-2復調決定情報を受信していないと判定された場合、ステップS611において、逆変換パターン決定部205はエラー出力処理を実行する。
【０１４８】
図13は、ステップS611のエラー出力処理の詳細を表している。すなわち、ステップS651において逆変換パターン決定部205は、エラー処理として定めた３チャネルビットを逆変換した２データを選択、出力する。このデータは、図９のステップS514（図10のステップS532）のエラー出力処理で出力されたものである。具体的には、符号パターン“101”，“000”，“001”，“010”のいずれかがエラー処理用として予め定められており、データパターン（11），（11），（10），（01）のうちそれに対応するデータパターンが出力されることになる。
【０１４９】
エラー専用にデータパターンが個別に与えられている時は、そのデータパターン（例えば、データパターン(00)）が出力される。
【０１５０】
図４の最小ラン連続制限逆変換パターン検出予想処理部221と最小ラン連続制限逆変換パターン検出部202、そしてチャネルビット列変換部203の処理をまとめると、図14に示されるようになる。
【０１５１】
すなわち、最小ラン連続制限逆変換パターン検出予想処理部221は、入力チャネルビット列が符号パターン“xxx 000 010 000 000 101”と一致するかを判定し、一致する場合には予想フラグonを出力する。そして、一致しない場合には予想フラグoffが出力される。
【０１５２】
最小ラン連続制限逆変換パターン検出部202は、チャネルビット列が15-10復調であるかを判定する。具体的には、入力チャネルビット列が符号パターン“000 010 000 000 101”または“101 010 000 000 101”と一致するかが判定される。チャネルビット列がこれらの符号パターンと一致する場合には、最小ラン連続制限逆変換パターン検出フラグ（15cbit）onが出力される。さらに、“000 010 000 000 101”または“101 010 000 000 101”から、“001 010 101 010 101”へのチャネルビット列変換が行われる。
【０１５３】
次に、入力チャネルビット列が符号パターン“000 010 000 000 101”または“101 010 000 000 101”と一致しない場合には、さらに9-6復調かが判定される。すなわち、入力チャネルビットが符号パターン“001 000 000 010”と一致するか、あるいは別の例として符号パターン“001 000 000”と一致し、かつ次の３チャネルビットがパターン“100”ではないかが判定される。これらの条件が満足される場合には、最小ラン連続制限逆変換パターン検出フラグ（9cbit）onが出力される。さらに、直前のチャネルビットが参照され、pre“０”＋“001 000 000”から、“０”＋“101 010 101”あるいは、pre“１”＋“001 000 000”から、“１”＋“000 010 101”へのチャネルビット列変換が行われる。これらの条件が満足されない場合には、最小ラン連続制限逆変換パターン検出フラグoffが出力される。
【０１５４】
また、図４の逆変換パターン検出部231と逆変換テーブル232A乃至232D、そして逆変換パターン決定部205の処理をまとめると、図15に示されるようになる。
【０１５５】
すなわち、12チャネルビット列変換部203より入力されたチャネルビット列変換後の第２のチャネルビット列が12-8復調かが判定され、12-8復調である場合には逆変換パターン決定情報が出力され、逆変換テーブル232Dにより12チャネルビットが８データに逆変換される。
【０１５６】
チャネルビット列が12-8復調ではない場合には、9-6復調であるかが判定され、9-6復調である場合には逆変換テーブル232Cにより９チャネルビットが６データに逆変換される。チャネルビット列が9-6復調ではない場合には、6-4復調であるかが判定される。6-4復調である場合にはチャネルビットが符号パターン“010 000”と一致し、かつ次の３チャネルビットが“100”ではない場合には、さらに予想フラグがonかが判定される。この予想フラグがonである場合には、逆変換テーブル232Aが３チャネルビットを２データに逆変換し、出力する。この予想フラグがoffである場合には、逆変換テーブル232Bが６チャネルビットを４データに逆変換して出力する。
【０１５７】
次に、入力された6-4復調であるチャネルビットが符号パターン“010 000”＋not“100”と一致しない場合には、逆変換テーブル232Bは６チャネルビット（“010 000”）を４データに逆変換して出力する。
【０１５８】
チャネルビット列が6-4復調ではないと判定された場合、チャネルビット列が3-2復調であるかが判定される。3-2復調である場合には、逆変換テーブル232Aは３チャネルビットを２データに逆変換して出力する。チャネルビット列が3-2復調ではないと判定された場合にはエラー処理が行われ、３チャネルビットのうち予め設定されているエラー処理用の３ビットが２データに逆変換され、出力される。
【０１５９】
なお本発明は、例えば表２において最大ランｋ＝７を実現する置換パターンである、拘束長ｉ＝４の変換パターンが省略されたテーブルによって発生された、最小ランｄ＝１、最大ランｋ＝８のRLL符号列に対しても、表４の復調テーブルを適用することができる。この場合においては、表４の復調テーブルはさらに、表５のように変更することができる。
【０１６０】
＜表５＞
1,8PP-rmtr5_DEM    RLL(1,8;2,3;5)
符号パターン           データパターン
（符号語列）           （復調データ列）
ｉ＝１  101                      11
000                      11
001                      10
010                      01
ｉ＝２  010 100                  0011
010 000(not 100)         0010
000 100                  0001
ｉ＝３  000 100 100              000011
000 100 000(not 100)     000010
010 100 100              000001
010 100 000(not 100)     000000
Prohibit Repeated Minimum Transition Runlength
ｉ＝３  001 000 000(not 100)     110111
ｉ＝５  101 010 000 000 101      1001110111
000 010 000 000 101      1001110111
【０１６１】
このように、表５の逆変換テーブルは、基礎パターンのｉ＝１からｉ＝３までによって最小ランｄ＝１，最大ランｋ＝８のRLL符号が実現され、さらにｉ＝３及びｉ＝５の最小ランの連続を制限する置換パターンによって最小ランの連続が最大でも５回までに制限されているようなチャネルビット列の、逆変換テーブルであり、表５においても本発明と同様な構成で復調装置を実現することができる。
【０１６２】
以上のようにして、復調装置１に内蔵されている表４の逆変換テーブルは、1,7PP符号でありさらに、基本構成が表３の逆変換テーブルと同様でありながら、さらに、最小ランの連続を制限する逆変換パターンを複数通り持っているので、最小ランの連続する回数が、５回までに制限され、エラー伝播特性を改善することができる。
【０１６３】
表４の逆変換テーブルは、最小ランｄ＝１、最大ランｋ＝７、変換率(m:n)=(2:3)の逆変換テーブルにおいて、最小ラン長の繰り返し回数を制限する置換パターンを設けるようにしたので、
（１）高線密度での記録再生、および、タンジェンシャル・チルトに対する許容度が向上する。
（２）信号レベルが小さい部分が減少し、AGC（Auto Gain Control）やPLL（Phase-Locked Loop）等の波形処理の精度が向上し、総合特性を高めることができる。
（３）従来と比較して、ビタビ復号等の際のパスメモリ長を短く設計することができ、回路規模を小さくすることができる。
また、逆変換テーブルの符号パターンの「１」の個数と、データパターンの「１」の個数を、２で割った時の余りが、どちらも１あるいは０で一致するようにしたので、
（４）DSVの制御のための冗長ビットを少なくすることができる。
（５）最小ランｄ＝１かつ(m,n)=(2,3)においては、1.5符号語でDSV制御を行うことができる。
（６）冗長度が少ない上に、最小ランと最大ランを守ることができる。さらに本テーブルは、表３の1,7PP符号と較べて、最小ランの連続回数制限を６回から５回へと少なくしたので、データ記録再生時のエラー伝播を、より少なくすることができる。
【０１６４】
一般的に、データ再生誤りのパターンとしては、連続する最小マークの先頭のエッジから最後のエッジまでが、一斉にシフトして誤るという場合がある。即ち発生するビットエラー長は、最小ランの連続する区間の、先頭から最後まで伝搬することになる。従ってエラー伝搬は長くなってしまうという問題が現れる。しかしながら、最小ランの連続を５回に制限することによって、上記のエラーの発生を少なくすることができ、より安定したデータの記録再生を実現することができる。
【０１６５】
表４の逆変換テーブルは、さらに表３の逆変換テーブルを含んでいるので、表２の1,7PP符号で作成されたチャネルビット列は、完全にデータ列への復調を行うことができる。
【０１６６】
図16は、上述した一連の処理をプログラムにより実行するパーソナルコンピュータの構成の例を示すブロック図である。CPU（Central Processing Unit）321は、ROM（Read Only Memory）322、または記憶部328に記憶されているプログラムに従って各種の処理を実行する。RAM（Random Access Memory）323には、CPU321が実行するプログラムやデータなどが適宜記憶される。これらのCPU321、ROM322、およびRAM323は、バス324により相互に接続されている。
【０１６７】
CPU321にはまた、バス324を介して入出力インターフェース325が接続されている。入出力インターフェース325には、キーボード、マウス、マイクロホンなどよりなる入力部326、ディスプレイ、スピーカなどよりなる出力部327が接続されている。CPU321は、入力部326から入力される指令に対応して各種の処理を実行する。そして、CPU321は、処理の結果を出力部327に出力する。
【０１６８】
入出力インターフェース325に接続されている記憶部328は、例えばハードディスクからなり、CPU321が実行するプログラムや各種のデータを記憶する。通信部329は、インターネットやローカルエリアネットワークなどのネットワークを介して外部の装置と通信する。また、通信部329を介してプログラムを取得し、記憶部328に記憶してもよい。
【０１６９】
入出力インターフェース325に接続されているドライブ330は、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア331が装着されたとき、それらを駆動し、そこに記録されているプログラムやデータなどを取得する。取得されたプログラムやデータは、必要に応じて記憶部328に転送され、記憶される。
【０１７０】
上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム格納媒体からインストールされる。
【０１７１】
コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを格納するプログラム格納媒体は、図16に示すように、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)を含む）、光磁気ディスク（MD（Mini-Disc）（登録商標）を含む）、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア331、または、プログラムが一時的もしくは永続的に格納されるROM322や、記憶部328を構成するハードディスクなどにより構成される。プログラム格納媒体へのプログラムの格納は、必要に応じてルータ、モデムなどのインターフェースである通信部329を介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。
【０１７２】
なお、本明細書において、プログラム格納媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１７３】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０１７４】
【図１】本発明の一実施の形態の復調装置の構成を示すブロック図である。
【図２】データフォーマットを説明する図である。
【図３】図１の復調装置のより詳細な構成を示すブロック図である。
【図４】図３の復号装置のより詳細な構成を示すブロック図である。
【図５】図１の復調装置の再生処理を説明するフローチャートである。
【図６】図５のステップS404のパターン検出予想処理を説明するフローチャートである。
【図７】図５のステップS405の最小ラン連続制限逆変換パターン検出処理を説明するフローチャートである。
【図８】図５のステップS406のチャネルビット列変換処理を説明するフローチャートである。
【図９】図５のステップS407の逆変換パターン処理を説明するフローチャートである。
【図１０】図９のステップS514のエラー処理を説明するフローチャートである。
【図１１】図５のステップS407の逆変換パターン処理の他の実施の形態を説明するフローチャートである。
【図１２】図５のステップS408の逆変換パターン決定処理を説明するフローチャートである。
【図１３】図12のステップS611のエラー出力処理を説明するフローチャートである。
【図１４】図４の最小ラン連続制限逆変換パターン検出予想部と最小ラン連続制限逆変換パターン検出部の処理を説明する図である。
【図１５】図４の逆変換パターン検出部と逆変換テーブルの処理を説明する図である。
【図１６】パーソナルコンピュータの構成を示すブロック図である。
【符号の説明】
【０１７５】
１  復調装置，  13  復号装置，  21  チャネルビット列化部，  22  同期パターン検出処理部，  23  復調部，  24  データビット取出部，  201  パターン検出予想処理部，  202  最小ラン連続制限逆変換パターン検出部，  203  チャネルビット列変換部，  204  逆変換パターン処理部，  205  逆変換パターン決定部，  221  最小ラン連続制限逆変換パターン検出予想処理部，  231  逆変換パターン検出部，  232A乃至232D  逆変換テーブル
【図１】
2007133981.tif 000003
【図２】
2007133981.tif 000004
【図３】
2007133981.tif 000005
【図４】
2007133981.tif 000006
【図５】
2007133981.tif 000007
【図６】
2007133981.tif 000008
【図７】
2007133981.tif 000009
【図８】
2007133981.tif 000010
【図９】
2007133981.tif 000011
【図１０】
2007133981.tif 000012
【図１１】
2007133981.tif 000013
【図１２】
2007133981.tif 000014
【図１３】
2007133981.tif 000015
【図１４】
2007133981.tif 000016
【図１５】
2007133981.tif 000017
【図１６】
2007133981.tif 000018