(57)【要約】【課題】温度補償制御信号および外部電圧周波数制御信号とは独立してＭＯＳトランジスタの閾値電圧を制御可能でかつ、周波数の可変範囲を低下させることなく直線性も確保し、小型化を図ることのできる電圧制御型発振器を提供する。【解決手段】増幅器と、圧電振動子と、前記圧電振動子の両端子間に、負荷容量１と負荷容量２を設け、前記負荷容量１として設けられた容量は、入力電圧に対して容量値変化の小さい可変容量で構成され、前記負荷容量２として設けられた容量は、入力電圧に対して容量値変化の大きい可変容量で構成する。  前記負荷容量１および２の制御端子に高周波除去抵抗を介し、温度補償制御信号と外部電圧周波数制御信号を重畳した信号を入力する。これにより、温度補償制御回路や外部電圧周波数制御回路の出力バイアスを任意に決定できる。【選択図】図２
2007158882.tif 000002
【特許請求の範囲】
【請求項１】
増幅器と、圧電振動子と、前記圧電振動子の両端子間に、負荷容量１と負荷容量２を設け、前記負荷容量１として設けられた容量は、入力電圧に対して容量値変化の小さい可変容量で構成され、前記負荷容量２として設けられた容量は、入力電圧に対して容量値変化の大きい可変容量で構成された電圧制御型発振器。
【請求項２】
増幅器と、圧電振動子と、前記圧電振動子の両端子間に、前記負荷容量１と前記負荷容量２を設け、前記負荷容量１として設けられた負荷容量は、第１および第２のＤＣカット容量とからなる第１のＭＯＳトランジスタで構成し、前記負荷容量２として設けられた負荷容量は、第２と第３のＭＯＳトランジスタで構成される負荷容量手段とを備えている。また、前記負荷容量１の前記ＭＯＳトランジスタのゲート端子に第１の高周波除去用の抵抗を介して入力される第１の制御信号とドレイン端子に第３の高周波除去用の抵抗を介して入力される第３の制御信号と、前記負荷容量の前記ＭＯＳトランジスタのゲート端子に第２の高周波除去用の抵抗を介して入力される第２の制御信号とにより発振周波数を制御するようにした電圧制御型発振器。
【請求項３】
請求項２に記載の電圧制御型発振器であって、前記負荷容量１として設けられた負荷容量と前記負荷容量２として前記負荷容量１と容量変化の異なる負荷容量手段で構成した手段とを備えている電圧制御型発振器。
【請求項４】
請求項２に記載の電圧制御型発振器であって、前記負荷容量２として設けられた負荷容量と前記負荷容量１として前記負荷容量２と容量変化の異なる負荷容量手段で構成した手段とを備えている電圧制御型発振器。
【請求項５】
請求項１乃至４のいずれかに記載の電圧制御型発振器であって、前記負荷容量１および２の手段を複数並列接続させ構成させた電圧制御型発振器。
【請求項６】
請求項１乃至５に記載の電圧制御型発振器であって、前記負荷容量手段のＭＯＳトランジスタのバックゲート電極に高周波除去用抵抗を介して第４の制御信号を行う構成の電圧制御型発振器。
【請求項７】
請求項１乃至６に記載の電圧制御型発振器であって、増幅器がバイポーラトランジスタで構成された電圧制御型発振器。
【請求項８】
請求項１乃至６に記載の電圧制御型発振器であって、増幅器がＣＭＯＳトランジスタで構成された電圧制御型発振器。
【請求項９】
請求項７乃至８に記載の電圧制御型発振器であって、前記第１の制御信号と前記第２の制御信号を接続させ、前記第３の制御信号とに外部電圧周波数制御信号、温度補償制御信号のいずれかの入力を可能にした電圧制御型発振器。
【請求項１０】
請求項７乃至８記載の電圧制御型発振器であって、前記第１の制御信号と第２の制御信号と前記第３の制御信号は、温度補償制御信号と外部電圧周波数制御信号とを重畳した信号である電圧制御型発振器。
【請求項１１】
請求項７乃至８のいずれかに記載の電圧制御型発振器であって、前記第１、前記第２の制御信号または第３の制御信号の入力される端子が、ＭＯＳトランジスタ閾値電圧ばらつきの解除機能または、温度特性の解除機能を有する回路を具備した電圧制御型発振器。
【請求項１２】
請求項９乃至１１に記載の電圧制御型発振器であって、前記第１の制御信号と第２の制御信号と前記負荷容量内第１と第２と第３のＭＯＳトランジスタのゲート間にコンデンサと抵抗から構成されるフィルター機能を付加した構成である電圧制御型発振器。
【請求項１３】
請求項９乃至１２に記載の電圧制御型発振器であって、前記第１、前記第２の制御信号または第３の制御信号の入力される端子が、調整電圧を格納した不揮発性記憶媒体を有する調整回路を具備した電圧制御型発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御型発振器にかかり、特に電圧制御による温度補償型水晶発振器として用いる電圧制御型発振器に関する。
【背景技術】
【０００２】
近年、携帯電話機等の移動体通信機器の急速な発展に伴い、これらの通信機器には、温度補償性能、小型化、使用周波数の高周波化など数々の機能追加が求められてきている。この為、このような通信機器において、通信周波数の基準として用いられている水晶発振器においても通信機器と同様に、温度補償性能、小型化、高周波化等の要求がある。
【０００３】
温度補償水晶発振器は、温度補償機能を具備し、温度変化による周波数の変化を小さくした水晶発振器であり、携帯電話等の基準周波数源として広く使用されている。そして電圧制御型発振器は、発振ループ内の負荷容量として電圧により容量値を変更することができる可変容量素子を設け、この可変容量素子の端子電圧を制御することにより、負荷容量値を変化させて周波数を制御することができるようにした発振器である。温度補償水晶発振器としては、電圧制御型発振器における可変容量の端子電圧を制御して水晶振動子（圧電振動子）の温度特性をキャンセルさせるようにしたものがある。
【０００４】
近年、温度補償水晶発振器は低位相ノイズ化、起動時間短縮化、温度補償の高精度化などに加えて、小型化への取り組みが進められている。水晶発振器の小型化を実現するためには水晶振動子の小型化が必須である。しかし、一般的に水晶振動子を小型化することにより可変容量の変化に対する周波数の変化の割合が小さくなる傾向がある。
【０００５】
そこで、負荷容量として使用される可変容量の制御電圧に対する容量の変化量を大きくする必要がある。例えば、特許文献１、２に示されているように、ソース端子とドレイン端子をショートしたＭＯＳトランジスタのソース−ドレイン端子とゲート端子の間に生じる静電容量を用いることで制御電圧の変化に対して容量値の変化を大きくとることができ、水晶発振器の周波数変化の感度向上を図っている（図１６参照）。
【０００６】
例えば、図１９にこの電圧制御型発振器の一例を示すように、帰還抵抗６とインバータを備えた増幅器１と、圧電振動子４と、前記圧電振動子の両端子に、可変容量として第１および第２のＭＯＳトランジスタ８を接続したものが提案されている。この可変容量においては、第１および第２のＭＯＳトランジスタ８のソース−ドレイン端子が短絡され、このソース−ドレイン端子と、前記第１および第２のＭＯＳトランジスタのゲート端子間に生じる静電容量を、ゲート端子に接続される電圧源９で制御している。
【特許文献１】特開２００３−３１８４１７号公報
【特許文献２】特開平１１−２２０３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この電圧制御型発振器では、負荷容量として、ＭＯＳトランジスタのソース−ドレイン端子とゲート端子の間に生じる静電容量を発振回路の増幅器および水晶振動子（圧電振動子）に直接接続し、ＭＯＳトランジスタのゲート電圧を制御してソース−ドレイン端子とゲート端子の間に生じる静電容量を変化させることにより、周波数を制御する。この場合、ＭＯＳトランジスタのゲート電圧がソース−ドレイン端子電圧＋閾値電圧となったときに、ゲート酸化膜直下にチャネルが形成され、ゲート端子とチャネルすなわちソース−ドレイン端子間の静電容量が増大する（この電圧を容量切り替わり電圧とする。）。
【０００８】
上述した従来の電圧制御型発振器の第１の課題として、容量切り替わり電圧付近にて容量値が切り替わる際の周波数変化が急峻となり、直線性の確保が難しいという問題があった。これは、圧電振動子の周波数―容量特性がイクスポーネンシャルカーブを描くことから、容量切り替わり電圧以下と容量切り替わり電圧以上となるときの容量値差が大きいと、容量変化に対する周波数の可変範囲は大きくなる為である。
【０００９】
また、第２の課題として、ソース−ドレイン端子のＤＣバイアスが発振回路の増幅器側で決定されてしまうため、容量切り替わり電圧を任意の値に設定することができず、任意のゲート電圧を中心に周波数を制御することができないという問題があった。
【００１０】
また、第３の課題として、通常のＣＭＯＳプロセスではＭＯＳトランジスタの閾値電圧のばらつきや温度特性に依存して容量切り替わり電圧も変化するため、温度補償制御信号および外部電圧周波数制御信号そのものにＭＯＳトランジスタの閾値電圧のバラツキや温度特性をキャンセルさせる特性をもたせる必要があった。
【００１１】
さらにまた、第４の課題として、容量切り替わり電圧以下となるときの容量値が大きい為、周波数可変範囲が小さく周波数の起動時間も遅くなるという課題があった。
【００１２】
この為、実際にＭＯＳトランジスタのソース−ドレイン端子とゲート端子の間に生じる静電容量を用いた水晶発振器の設計を容易にして実用化するためには、ＭＯＳトランジスタの端子間に生じる静電容量を拡大させ、容量値が緩やかに変化させるか、もしくはアレイ構造を用いることにより静電容量を拡大させ、かつＭＯＳトランジスタの閾値電圧制御信号を温度補償制御信号および外部電圧周波数制御信号とは独立して制御する必要があるという問題があった。
【００１３】
本発明は前記実情に鑑みてなされたもので、電圧制御型発振器において、周波数の可変範囲を低下させることなく直線性も確保し、小型化を図ることのできる電圧制御型発振器を提供することを目的とする。
【００１４】
すなわち、ＭＯＳトランジスタの端子間に生じる静電容量の容量切り替わり電圧以下での容量値が大きくなるのを防ぐことにより特性改善を図り、外部入力電圧による周波数変化率が一定でかつ広範囲に可変させ、ＭＯＳトランジスタの閾値電圧をも同時に制御可能な電圧制御型発振器を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するため、本発明に係る電圧制御型発振器は、バイポーラトランジスタもしくはＣＭＯＳトランジスタと帰還抵抗とを備えた増幅器と、圧電振動子と、負荷容量として前記圧電振動子の両端子間に前記負荷容量１と前記負荷容量２とを備え、前記負荷容量１手段には入力電圧に対する容量変化の少ない可変容量を使用し、前記負荷容量２手段には入力電圧に対する容量変化の大きい可変容量を使用する構成を特徴としている。
【００１６】
この構成によれば、入力電圧に対する負荷容量変化量の違う前記負荷容量１と２を合成することにより容量切り替わり電圧以下での周波数の可変範囲も確保し、容量切り替わり電圧以上でも周波数の可変範囲が確保可能となる。したがって入力電圧に対して周波数可変範囲の拡大ができる（図１６参照）。
【００１７】
また、本発明に係る電圧制御型発振器は、前記負荷容量１手段として第１および第２のＤＣカット容量とからなる可変容量手段が、第１のＭＯＳトランジスタで構成し、前記負荷容量２手段として設けられた可変容量は、第２と第３のＭＯＳトランジスタで構成されている。前記負荷容量１手段の前記第１のＭＯＳトランジスタのソース−ドレイン端子が短絡されこのソース−ドレイン端子と、前記第１のＭＯＳトランジスタのゲート端子間に生じる静電容量で構成され、前記負荷容量２手段の前記第２のＭＯＳトランジスタのソース−ドレイン端子は、前記圧電振動子と接続されている。また前記圧電振動子の他端と前記負荷容量２手段の第３のＭＯＳトランジスタのソース−ドレイン端子が接続され、前記第２と第３のＭＯＳトランジスタのゲートは共通接続される構成を特徴としている。
【００１８】
この構成によれば、前記負荷容量１と２手段を構成しているＭＯＳトランジスタの切り替わり電圧が第１と第２と第３のＭＯＳトランジスタでそれぞれ変わることにより周波数可変幅の増大とともに直線性の改善を可能とすることができる。また、前記負荷容量１手段の第１のＭＯＳトランジスタのゲートとソース−ドレイン端子の位相はおよそ１８０°ずれているため、ミラー効果によりＭＯＳ可変容量（バラクタ）の容量はおよそ２倍の容量値と等価となり、周波数を可変するのに必要な容量値に比べ小型化を図ることができる。また、ＭＯＳバラクタの制御電圧の変化に対する周波数の変化の割合、いわゆる周波数可変感度を大きく取ることができる。
【００１９】
また、本発明の電圧制御型発振器は、前記負荷容量１手段の前記第１のＭＯＳトランジスタのソース−ドレイン端子と前記ゲート端子に逆の位相の発振電圧が印加され、前記負荷容量１手段の前記第１のＭＯＳトランジスタのゲート端子に入力される前記第１の制御信号と、前記負荷容量２の前記第２および第３のＭＯＳトランジスタのゲート端子に入力される第２の制御信号とにより発振周波数を制御するようにしたことを特徴とする。
【００２０】
この構成によれば、容量切り替わり電圧が前記負荷容量１と２手段を構成しているＭＯＳトランジスタの切り替わり電圧がそれぞれ変わることにより周波数可変幅の増大とともに直線性の改善が可能とすることができる。また、独立して制御可能な第１および第２の制御信号を用いることにより、ＭＯＳトランジスタ閾値電圧を制御して容量切り替わり電圧を制御でき、任意の制御電圧値を中心に周波数を変化させることができる。またこの第１のＭＯＳトランジスタのゲートとソース−ドレイン端子の位相はおよそ１８０°ずれているため、ミラー効果によりＭＯＳ可変容量（バラクタ）の容量はおよそ２倍の容量値と等価となる。したがって、ＭＯＳバラクタの制御電圧の変化に対する周波数の変化の割合、いわゆる周波数可変感度を大きく取ることができ、かつ同程度の周波数を可変するのに必要な容量値に比べ小型化を図ることができる。また、制御電圧のダイナミックレンジが広がるため、周波数変化幅を大きく取ることが可能となる。これにより、第２および第３のＭＯＳトランジスタのサイズを小さくすることが可能となり、チップサイズの小型化が可能となる。
【００２１】
また、本発明の電圧制御型発振器は、前記負荷容量１と２の手段を各々複数具備し、各負荷容量に対して、各々独立した制御信号を入力することにより発振周波数を制御するようにしたものを含む。
【００２２】
この構成によれば、容量の可変幅を広げることができる。
【００２３】
また、本発明の電圧型発振器は、前記負荷容量１および２手段にて使用している前記第１と第２と第３のＭＯＳトランジスタのバックゲート端子に高抵抗を接続した温度補償制御信号と外部電圧周波数制御信号およびＭＯＳトランジスタ閾値電圧制御信号のいずれかの信号入力を行うことの可能な構成を含む。
【００２４】
この構成によれば、バックゲートから高抵抗に接続されることによりドレイン−バックゲート間の容量切り替え電圧以下での容量値が小さくすることが可能となり、周波数可変幅および負性抵抗の増大を図ることができる。また、圧電振動子からみた容量値のバラツキを押さえることができる。
【００２５】
また、本発明の電圧制御型発振器は、前記第１および前記第２の制御信号が、温度補償制御信号と外部電圧周波数制御信号とを重畳した信号であり、前記第３の制御信号は、ＭＯＳトランジスタ閾値電圧制御信号であるものを含む。
【００２６】
この構成によれば、圧電振動子の温度補償および、外部電圧周波数のばらつきを抑制することができる。
【００２７】
また、本発明の電圧制御型発振器は、前記第１および前記第２の制御信号は、ＭＯＳトランジスタ閾値電圧制御信号であり、前記第３の制御信号は、温度補償制御信号と外部電圧周波数制御信号とを重畳した信号であるものを含む。
【００２８】
この構成によれば、温度補償および、外部電圧周波数のばらつきを抑制することができる。
【００２９】
また、本発明の電圧制御型発振器は、前記第１または第２の制御信号の入力される端子が、温度特性ばらつきの解除機能を有する回路を具備したものを含む。
【００３０】
この構成によれば、ＭＯＳトランジスタの温度特性ばらつきをキャンセルし、高歩留化を図ることができる。
【００３１】
また、本発明の電圧制御型発振器は、前記第１または第２また第３の制御信号の入力される端子が、低周波除去用のフィルター機能を有する回路を具備したものを含む。
【００３２】
この構成によれば、入力電圧から入力される電圧ノイズ成分が除去することが可能となり低ノイズ化が実現できる。
【００３３】
また、本発明の電圧制御型発振器は、前記第１または第２の制御信号の入力される端子が、調整電圧を格納した不揮発性記憶媒体を有する調整回路を具備したものを含む。
【００３４】
この構成によれば、あらかじめ決定しておいた調整用閾値電圧を不揮発性記憶媒体に保存しておき、この不揮発性記憶媒体から読み出して調整するようにすれば短時間で高精度の調整が可能となる。
【００３５】
また、本発明の電圧制御型発振回路を含めた回路を圧電振動子と共にモジュール化を行ったものを含む。
【００３６】
このように、前記圧電振動子の前記負荷容量と周波数の特性より容量切り替わり電圧以下での容量値の最小化と周波数可変量の増大ができ、温度補償制御信号および外部電圧周波数制御信号とは独立してＭＯＳトランジスタ閾値電圧を制御して容量切り替わり電圧を制御でき、任意の制御電圧値を中心に周波数を変化させることができる。
【発明の効果】
【００３７】
本発明によれば、容量切り替わり電圧以下での容量値の最小化を図ることで周波数拡大が可能となる。また温度補償制御信号および外部電圧周波数制御信号とは独立してＭＯＳトランジスタ閾値電圧を制御することで容量切り替わり電圧を制御することができ、任意の制御電圧値を中心に周波数を変化させることができる。
【００３８】
また、ＭＯＳトランジスタの閾値電圧ばらつきや温度特性をキャンセルさせる信号を、温度補償制御信号および外部電圧周波数制御信号とは独立して入力することができ、温度補償制御回路や外部電圧周波数制御回路の設計を容易にすることができる。
【００３９】
このように、ＭＯＳトランジスタの端子間の静電容量を用いた電圧制御型発振器の実用化を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００４０】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００４１】
（実施の形態１）
図１は本発明の実施の形態１における電圧制御型発振器の概略構成を示す回路図である。
【００４２】
本実施の形態１の電圧発振器では、図１に示すように前記負荷容量１として可変量の少ない可変容量１と可変容量２として可変量の大きい負荷容量２として構成している。
【００４３】
図１７は、前記可変容量１と可変容量２にて構成された容量の入力電圧による変化特性を示す。
【００４４】
この図１７より可変容量１の入力される電圧に対して緩やかに変化する容量値と可変容量２の入力される電圧に対して急峻に変化する容量値との合成容量が、容量と周波数の変化に対して一定の変化を行うことが可能となる。
【００４５】
これにより、温度補償制御回路や外部電圧周波数制御回路の設計を容易にすることが可能となり、さらに温度補償制御回路や外部電圧周波数制御回路の出力バイアスの出力Ｄレンジの拡大できることにより設計を容易に行うことが可能となる。
【００４６】
（実施の形態２）
図２は本発明の実施の形態２における電圧制御型発振器の概略構成を示す回路図である。
【００４７】
本実施の形態２の電圧制御型発振器では、図２に示すように負荷容量として、例えば前記負荷容量１の第１のＭＯＳトランジスタ１３と前記負荷容量２のＭＯＳトランジスタ１４と１５のソース端子とドレイン端子は、それぞれが短絡している。また、前記負荷容量１の第１のＭＯＳトランジスタ１３のゲート端子と前記負荷容量２の第２と第３のＭＯＳトランジスタ１４と１５のゲート端子は、共通接続され、ゲート端子と第１と第２と第３のＭＯＳトランジスタのソース−ドレイン端子間で構成された静電容量を使用した可変容量素子としている。
【００４８】
また、図３は本発明の実施の形態２におけるＭＯＳトランジスタの別の使用例を示す図である。
【００４９】
この本実施の形態２での前記負荷容量１と前記負荷容量２のＭＯＳトランジスタの使用例は、例えば前記負荷容量１で使用している負荷容量について説明すると、第１のＭＯＳトランジスタ１３のソース端子とバックゲート端子を短絡している。前記負荷容量２の第２と第３のＭＯＳトランジスタ１４、１５のソース端子とバックゲート端子を短絡している。前記負荷容量１の第１のＭＯＳトランジスタ１３のゲート端子と前記負荷容量２の第２、第３のＭＯＳトランジスタ１４と１５のゲート端子は、共通接続され、ゲート端子と第１と第２と第３のＭＯＳトランジスタのドレイン端子間で構成された静電容量を使用した可変容量素子で構成するものもある。
【００５０】
また、図４は本発明の実施の形態２におけるＭＯＳトランジスタの別の使用例を示す図である。
【００５１】
この本実施の形態２での前記負荷容量１と前記負荷容量２のＭＯＳトランジスタの使用例は、例えば前記負荷容量１で使用している負荷容量について説明すると、第１のＭＯＳトランジスタ１３のソース端子とドレイン端子を短絡し、かつ第４のＭＯＳトランジスタ１６のドレイン端子とも短絡接続し、第１と第４のＭＯＳトランジスタ１３，１６のバックゲート端子は、第４のＭＯＳトランジスタ１６のソース端子と短絡接続している。また、第１と第２のＭＯＳトランジスタ１３，１６のゲート端子は短絡し、前記第１のＭＯＳトランジスタ１３のソース、ドレイン端子と前記第２のトランジスタ１６のドレイン端子と前記第１と前記第２のＭＯＳトランジスタのゲート端子間で静電容量を使用した可変容量素子で構成するものもある。
【００５２】
すなわちこの電圧制御型発振器は、図２に示すように、帰還回路を構成する帰還抵抗１と増幅器２とからなる発振増幅器と、水晶振動子３と、負荷容量とによって構成された電圧制御型発振回路を示しており、負荷容量として、前述したＭＯＳトランジスタのドレイン−ゲート端子、ドレイン−バックゲート間に生じる静電容量を用いた可変容量として構成している。
【００５３】
図１６は、前記ＭＯＳトランジスタの端子間に生じる静電容量のＣ−Ｖ特性，ｆ−Ｖ特性を示している。従来の特性ＭＯＳトランジスタの端子間を使用した特性を破線で示す。
【００５４】
この図１６より、容量Ｃは、一方の端子に印加される電圧に閾値電圧を加えた電圧で急峻に変化する。電圧Ｖは、他方の端子に印加されるＭＯＳトランジスタ閾値電圧制御信号により任意に選ぶことができるため、容量切り替わり電圧すなわち周波数が切り替わる電圧を任意に選ぶことができる。これにより、温度補償制御回路や外部電圧周波数制御回路の出力バイアスを任意に決定することができ、設計を容易にすることができる。
【００５５】
また、ＭＯＳトランジスタの閾値電圧制御信号としてばらつきや温度特性と逆の特性をもつ電圧を印加することにより、温度特性をキャンセルすることができ、温度補償信号や外部電圧周波数制御信号とは独立に容量切り替わり電圧のばらつきや温度特性をキャンセルすることが可能となり、さらに温度補償制御回路や外部電圧周波数制御回路の設計を容易にすることが可能となる。
【００５６】
また、前記本実施の形態２の前記負荷容量１では、ＭＯＳトランジスタのゲートとソース−ドレイン端子の位相は１８０°ずれている。このとき、ミラー効果によりＭＯＳ可変容量（バラクタ）の容量はおよそ２倍の容量値と等価となるため、ＭＯＳバラクタの制御電圧の変化に対する周波数の変化の割合、いわゆる周波数可変感度を大きく取ることができる。また、制御電圧のダイナミックレンジが広がるため、周波数変化幅を大きく取ることが可能となる。これにより、第１および第４のＭＯＳトランジスタ１３、１６のサイズを小さくすることが可能となり、チップサイズの小型化にも貢献する。
【００５７】
（実施の形態３）
図５は本発明の実施の形態３における電圧制御型発振器の概略構成を示す回路図である。
【００５８】
本実施の形態３は、図５に示すように前記実施の形態２の前記負荷容量１を複数接続した構成としている。部位については、実施の形態２と同様であり、説明は省略する他、同一部位については同一符号を付した。
【００５９】
この構成によれば、前記実施の形態２の電圧制御型発振器より周波数可変範囲は減少するが、前記負荷容量１として使用するＭＯＳサイズ面積も少なくて済み、またＭＯＳトランジスタのゲート端子、ソース−ドレイン端子には高周波除去抵抗２１，２２，２３を介して、ＭＯＳトランジスタ閾値電圧制御信号または温度補償制御信号と外部電圧周波数制御信号のいずれかの信号が入力されるようにすることにより、素子単体の保有している温度特性のばらつきが低減されるとともに、外部周波数制御を行うことが可能となる。前記負荷容量１の構成を複数接続し、それぞれ個別に制御信号が与えられるように構成することで幅広い周波数可変範囲が実現可能となる。
【００６０】
すなわち、本実施の形態では、ＭＯＳトランジスタを可変容量として構成しているので、制御電圧に対して周波数変化を１００ｐｐｍ以上変化させることができ、温度補償および外部電圧周波数制御を行うのに十分な周波数変化幅を確保することが可能となり、素子数の増大も不要であるため、小型化が可能であり、小型水晶振動子に対応できる。
【００６１】
（実施の形態４）
図６は本発明の実施の形態４における電圧制御型発振器の構成を示す回路図である。
【００６２】
本実施の形態４は、図６に示すように前記実施の形態２の前記負荷容量２を複数接続した構成としている。部位については、実施の形態２と同様であり、説明は省略する他、同一部位については同一符号を付した。
【００６３】
この構成によれば、前記実施の形態２の電圧制御型発振器より可変電圧範囲は減少するが、周波数感度の拡大が図ることが可能となり、またＭＯＳトランジスタがＯＦＦ時の寄生容量が小さくなることになり重要な項目である起動時間短縮化を図ることができる。前記負荷容量２として使用するＭＯＳのゲート端子、ソース−ドレイン端子には高周波除去抵抗２１，２２，２３を介して、ＭＯＳトランジスタ閾値電圧制御信号または温度補償制御信号と外部電圧周波数制御信号のいずれかの信号が入力されるようにすることにより、素子単体の保有している温度特性のばらつきが低減されるとともに、外部周波数制御を行うことが可能となる。前記負荷容量１の構成を複数接続することにより個別に制御信号が与えられるようになる。
【００６４】
すなわち、本実施の形態においても、ＭＯＳトランジスタを可変容量として構成しているので、制御電圧に対して周波数変化を１００ｐｐｍ以上変化させることができ、温度補償および外部電圧周波数制御を行うのに十分な周波数変化幅を確保することが可能となる。
【００６５】
（実施の形態５）
図７は本発明の実施の形態５における電圧制御型発振器の構成を示す回路図である。
【００６６】
本実施の形態５は、図７に示すように本発明の実施の形態２の前記負荷容量１と前記負荷容量２を複数接続した構成としている。部位については、実施の形態２と同様であり、説明は省略する他、同一部位については同一符号を付した。
【００６７】
この構成によれば、前記実施の形態２の電圧制御型発振器よりＭＯＳトランジスタのＯＦＦ時の寄生容量が大きくなるが周波数可変範囲の拡大化を図ることができる。前記ＭＯＳトランジスタの制御信号としてＭＯＳトランジスタ閾値電圧制御信号または温度補償制御信号と外部電圧周波数制御信号のいずれかの信号が入力されるようにすることにより、素子単体の保有している温度特性のばらつきが低減されるとともに、外部周波数制御を行うことが可能となる。また、それぞれの負荷容量を個別に制御することにより幅広い電圧による制御も可能となる。
【００６８】
すなわち、本実施の形態においても、ＭＯＳトランジスタを可変容量として構成しているので、制御電圧に対して周波数変化を１００ｐｐｍ以上変化させることができ、温度補償および外部電圧周波数制御を行うのに十分な周波数変化幅を確保することが可能となる。
【００６９】
（実施の形態６）
図８は本発明の実施の形態２における電圧制御型発振器に使用しているＭＯＳトランジスタのバックゲート端子の接続構成を示す図である。
【００７０】
本実施の形態６は、図８に示すように負荷容量として使用しているＭＯＳトランジスタ１１のバックゲート端子に容量３２および抵抗２４の一端を接続し、前記容量の他端は接地され、前記抵抗の他端は電圧制御可能な構成としている。この接続容量は、バックゲートとウエル間に発生する寄生容量でも同様の扱いとする。
【００７１】
この構成によれば、使用するＭＯＳトランジスタを個別に制御することにより前記実施の形態２の電圧制御型発振器よりＭＯＳトランジスタのＯＮ時の寄生容量が大きくなる為、周波数可変範囲の拡大化を図ることができる。また、前記容量と共通接続された前記抵抗は、前記容量値のインピーダンス成分より十分に大きな抵抗値とすることで前記ＭＯＳのバックゲート端子と前記容量と前記抵抗の共通接続されている接点の電位を固定とすることが可能となり回路動作時の前記可変容量のＭＯＳトランジスタの微小な容量変化を軽減することで電圧起動の安定性を確保する。
【００７２】
すなわち、本実施の形態によると、ＭＯＳトランジスタを可変容量として構成した発振器において経時変化時においても安定した発振動作を実現することが可能となる。
【００７３】
（実施の形態７）
図９は本発明の実施の形態７における電圧制御型発振器に使用している増幅器の概略回路構成を示す図である。
【００７４】
本実施の形態７は、図９に示すように本発明の実施の形態２の増幅器をバイポーラトランジスタで構成した回路としている。
【００７５】
この構成によればバイポーラトランジスタ１０ａのベース電位とコレクタ電位により前記負荷容量２の第２と第３のＭＯＳトランジスタ１２，１３のドレイン／ソース電位が決定され、ゲート電圧により容量変化を行う。この際増幅器側の前記バイポーラトランジスタのベース電位とコレクタ電位の違いにより前記負荷容量２のＭＯＳトランジスタの容量切り替わり電圧が変化することになりゲート間電圧に対し周波数の変化する電圧幅が拡大することが可能となる。
【００７６】
すなわち、本実施の形態によると、入力電圧に対して幅広い周波数可変幅を実現することが可能となる。
【００７７】
（実施の形態８）
図１０は本発明の実施の形態８における電圧制御型発振器に使用している増幅器の概略回路構成を示す図である。
【００７８】
本実施の形態８は、図１０に示すように本発明の実施の形態２の増幅器をＣＭＯＳトランジスタで構成した回路としている。
【００７９】
この構成によればＣＭＯＳトランジスタ１０ｂのゲート電位とドレイン電位により前記負荷容量２の第２と第３のＭＯＳトランジスタのドレイン／ソース電位が決定され、ゲート電圧により容量変化を行う。この際増幅器側の前記ＣＭＯＳトランジスタ１０ｂ，１２ｂのベース電位とコレクタ電位の違いにより前記負荷容量２のＭＯＳトランジスタの切り替わり電圧が変化すると、ゲート電圧に対し周波数の変化する感度を拡大することが可能となる。
【００８０】
すなわち、本実施の形態によると、入力電圧に対して幅広い周波数可変幅を実現することが可能となる。
【００８１】
（実施の形態９）
図１１は本発明の実施の形態２における電圧制御型発振器に使用している前記負荷容量１および前記負荷容量２のゲートに接続している高周波除去用抵抗を共通接続した回路図である。
【００８２】
本実施の形態９は、図１１に示すように本発明の実施の形態２の前記負荷容量１と前記負荷容量２のゲートに印加される電圧を共通に印加可能とした構成としており、前記負荷容量１と前記負荷容量２のゲートに印加する電圧を、温度補償制御信号と外部電圧周波数制御信号を重畳させ印加する構成とした。
【００８３】
この構成によれば、温度補償制御信号と外部電圧周波数制御信号を同時制御することが可能となる。
【００８４】
（実施の形態１０）
図１２は本発明の実施の形態２における電圧制御型発振器に使用している前記負荷容量１および前記負荷容量２のゲートと前記負荷容量３のドレインに接続している高周波除去用抵抗を個別接続した回路図である。
【００８５】
本実施の形態１０は、図１２に示すように本発明の実施の形態２の前記負荷容量１と前記負荷容量２のゲートおよび前記負荷容量３のドレインに印加される電圧を個別に印加可能とした構成としており、前記負荷容量１と前記負荷容量２のゲートに印加する電圧を、温度補償制御信号と外部電圧周波数制御信号を重畳させ印加する構成とし、前記負荷容量３のドレインに印加する電圧を閾値ばらつき温度特性を制御する信号とした。
【００８６】
この構成によれば、温度補償制御信号と外部電圧周波数制御信号を同時に制御することも可能となる。
【００８７】
（実施の形態１１）
図１３は本発明の実施の形態２における電圧制御型発振器に使用している前記負荷容量１および前記負荷容量２のゲートに接続している高周波除去用抵抗にＭＯＳトランジスタのもつ温度特性を解除するキャンセル回路を付加した回路図である。
【００８８】
本実施の形態１１は、図１３に示すように本発明の実施の形態２の前記負荷容量１と前記負荷容量２のゲートに印加される端子および前記負荷容量２のドレイン端子に高周波除去用抵抗を接続した構成としており、前記負荷容量１と前記負荷容量２のゲートまたは、前記負荷容量２のドレイン端子のいずれかの端子に温度特性を解除（キャンセル）するばらつきキャンセル回路１００を介して温度補償制御信号または外部電圧周波数制御信号またはバラツキ信号のいずれか重畳された第３の制御信号が入力される。
【００８９】
この構成によれば、容量切り替わり電圧については、前記第１および第２の実施の形態に示したのと同様に制御しながら、第１および第２および第３のＭＯＳトランジスタなどの回路素子の温度特性や、外部電圧周波数ばらつきをキャンセルするとともに、圧電振動子の温度補償制御を行うそれぞれ独立して制御することも可能である。
【００９０】
（実施の形態１２）
図１４は本発明の実施の形態２における電圧制御型発振器に使用しているＭＯＳトランジスタのゲート端子にノイズ除去用フィルター機能を接続した構成を示す図である。
【００９１】
本実施の形態１２は、図１４に示すように前記負荷容量１および２のＭＯＳトランジスタのゲート端子とドレイン端子に高周波除去用抵抗と容量で構成されたフィルター機能を付加した構成としている。部位については、実施の形態２と同様であり、説明は省略する他、同一部位については同一符号を付した。
【００９２】
この構成によれば電圧制御型発振回路の外部より入力された電圧ノイズが前記電圧制御型発振回路で増幅されるのを防ぎ、安定したノイズレベルを実現できる。
【００９３】
（実施の形態１３）
図１５は本発明の実施の形態６における電圧制御型発振器の概略構成を示す回路図である。
【００９４】
本実施の形態１３は、図１５に示すように入力される電圧を予め記憶した調整回路１０１から出力する値により調整するようにしたことを特徴とする。
【００９５】
この方法では、拡散製造工程におけるＭＯＳトランジスタの閾値電圧ばらつきに対して、これをキャンセルする容量切り替わり電圧を容量切り替わり制御端子に印加、調整できるように、調整する値を出荷時に不揮発性記憶媒体のＰＲＯＭなどに記憶しておくことで可能となる。また温度制御信号や外部電圧周波数制御信号やバラツキ信号を記憶することでも有効である。
【００９６】
なお、各実施の形態としてＮＭＯＳトランジスタを例に説明してきたが、ＰＭＯＳトランジスタを用いても同様に実現可能である。
【産業上の利用可能性】
【００９７】
本発明に係る電圧制御型発振器は、可変容量としてソース端子とドレイン端子をショートしたＭＯＳトランジスタのソース−ドレイン端子とゲート端子の間に生じる静電容量を用いて発振周波数を制御することができることから、電圧制御による温度補償型水晶発振器等として有用である。
【図面の簡単な説明】
【００９８】
【図１】本発明の実施の形態１における電圧制御型発振器の概略構成を示す回路図
【図２】本発明の実施の形態２における電圧制御型発振器の概略構成を示す回路図
【図３】本実施の形態２におけるＭＯＳトランジスタの構成の一例を示す回路図
【図４】本実施の形態２におけるＭＯＳトランジスタの構成の一例を示す回路図
【図５】本発明の実施の形態３における電圧制御型発振器の概略構成を示す回路図
【図６】本実施の形態４における電圧制御型発振器の概略構成を示す回路図
【図７】本実施の形態５における電圧制御型発振器の概略構成を示す回路図
【図８】本実施の形態６における電圧制御型発振器に使用しているＭＯＳトランジスタのバックゲート端子の接続構成を示す回路図
【図９】本実施の形態７における電圧制御型発振器に使用している増幅回路の概略回路構成を示す回路図
【図１０】本実施の形態８における電圧制御型発振器に使用している増幅回路の概略回路構成を示す回路図
【図１１】本実施の形態９における電圧制御型発振器の高周波除去用抵抗の接続構成を変更した概略構成を示す回路図
【図１２】本実施の形態１０における電圧制御型発振器の高周波除去用抵抗の接続構成を変更した概略構成を示す回路図
【図１３】本実施の形態１１における電圧制御型発振器の高周波除去用抵抗にばらつきキャンセル回路を設けた電圧制御型発振器の概略構成を示す回路図
【図１４】本実施の形態１２における電圧制御型発振器の高周波除去用抵抗の構成を変更した概略構成を示す回路図
【図１５】本実施の形態１３における電圧制御型発振器の概略構成を示す回路図
【図１６】従来の形態１を説明するＣ−Ｖ特性、ｆ−Ｖ特性を示す図
【図１７】本実施の形態１を説明するＣ−Ｖ特性、ｆ−Ｖ特性を示す図
【図１８】本実施の形態２を説明するＣ−Ｖ特性、ｆ−Ｖ特性を示す図
【図１９】従来の電圧制御型発振器の概略構成を示す回路図
【符号の説明】
【００９９】
１  増幅器
２  負荷容量１
３  負荷容量２
４  圧電振動子
７  制限抵抗
８  ＭＯＳトランジスタ
９  電圧源
１０  トランジスタ
１１―１６  ＭＯＳトランジスタ
２０―２６  抵抗
３０―３６  容量
１００  ばらつきキャンセル回路
１０１  調整回路
【図１】
2007158882.tif 000003
【図２】
2007158882.tif 000004
【図３】
2007158882.tif 000005
【図４】
2007158882.tif 000006
【図５】
2007158882.tif 000007
【図６】
2007158882.tif 000008
【図７】
2007158882.tif 000009
【図８】
2007158882.tif 000010
【図９】
2007158882.tif 000011
【図１０】
2007158882.tif 000012
【図１１】
2007158882.tif 000013
【図１２】
2007158882.tif 000014
【図１３】
2007158882.tif 000015
【図１４】
2007158882.tif 000016
【図１５】
2007158882.tif 000017
【図１６】
2007158882.tif 000018
【図１７】
2007158882.tif 000019
【図１８】
2007158882.tif 000020
【図１９】
2007158882.tif 000021