(57)【要約】【課題】燃料電池等の分散型発電等から得られる電力を、逆潮流させることなく系統連系し、無駄なく利用できる電源供給装置を提供することを目的とする。【解決手段】電源供給回路が、第１及び第２の定電流源と、入力側と出力側の間に接続され交流電圧の正負サイクル印加時に互いに逆相にオンオフされる第１及び第２スイッチング素子と、第１の定電流源と出力端子の間に接続され正サイクル時にオン、負サイクル時にオフとなる第３スイッチング素子と、第２の定電流源と出力端子の間に接続され、正サイクル時にオフ、負サイクル時にオンとなる第４スイッチング素子とを有する。【選択図】  図１
2007159278.tif 000002
【特許請求の範囲】
【請求項１】
（a）第１の定電流源と、
（ｂ）第２の定電流源と、
（ｃ）交流電圧が入力される入力側と該交流電圧が出力される出力側との間に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には入力側と出力側の間を流れる電流を導通させる一方、オフ時には入力側から出力側へ向かう電流を遮断する第１スイッチング素子と、
（ｄ）前記第１スイッチング素子と直列に入力側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオフとなり負サイクル印加時にオンとなるべく制御され、オフ時には出力側から入力側へ向かう電流を遮断する一方、オン時には入力側と出力側の間を流れる電流を導通させる第２スイッチング素子と、
（ｅ）前記第１の定電流源の正極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には該第１の定電流源の正極側から出力側へ向かう第１の定電流を導通させる一方、オフ時には該第１の定電流を遮断する第３スイッチング素子と、
（ｆ）前記第２の定電流源の負極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオフとなりかつ負サイクル印加時にオンとなるべく制御され、オフ時には出力側から該第２の定電流源の負極側へ向かう第２の定電流を遮断する一方、オン時には該第２の定電流を導通させる第４スイッチング素子とを有することを特徴とする電源供給回路。
【請求項２】
（ａ）定電流源と、
（ｂ）交流電圧が入力される入力側と該交流電圧が出力される出力側との間に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には入力側と出力側の間を流れる電流を導通させる一方、オフ時には入力側から出力側へ向かう電流を遮断する第１スイッチング素子と、
（ｃ）前記第１スイッチング素子と直列に入力側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオフとなり負サイクル印加時にオンとなるべく制御され、オフ時には出力側から入力側へ向かう電流を遮断する一方、オン時には入力側と出力側の間を流れる電流を導通させる第２スイッチング素子と、
（ｄ）前記定電流源の正極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には該定電流源の正極側から出力側へ流れ出す定電流を導通させる一方、オフ時には該定電流を遮断する第３スイッチング素子と、
（ｅ）前記定電流源の負極側に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には該定電流源の負極側へ流れ込む定電流を導通させる一方、オフ時には該定電流を遮断する第４スイッチング素子と、
（ｆ）前記定電流源の負極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオフとなりかつ負サイクル印加時にオンとなるべく制御され、オフ時には出力側から該定電流源の負極側へ流れ込む定電流を遮断する一方、オン時には該定電流を導通させる第５スイッチング素子と、
（ｇ）前記定電流源の正極側に接続され、前記交流電圧の正サイクル印加時にオフとなりかつ負サイクル印加時にオンとなるべく制御され、オフ時には該定電流源の正極側から流れ出す定電流を遮断する一方、オン時には該定電流を導通させる第６スイッチング素子とを有することを特徴とする電源供給回路。
【請求項３】
（ａ）交流電圧を入力され全波整流し出力する全波整流回路と、
（ｂ）前記全波整流回路の整流出力と同極性にて並列接続された定電流源と、
（ｃ）前記定電流源の正極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には該定電流源の正極側から出力側へ流れ出す定電流と前記全波整流回路から出力側へ向かう整流電流とを導通させる一方、オフ時には該定電流と該整流電流とを遮断する第１スイッチング素子と、
（ｄ）前記定電流源の負極側に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には該定電流源の負極側へ流れ込む定電流と前記全波整流回路へ向かう整流電流とを導通させる一方、オフ時には該定電流と該整流電流とを遮断する第２スイッチング素子と、
（ｅ）前記定電流源の負極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオフとなりかつ負サイクル印加時にオンとなるべく制御され、オフ時には出力側から該定電流源の負極側へ流れ込む定電流と出力側から前記全波整流回路へ向かう整流電流とを遮断する一方、オン時には該定電流と該整流電流を導通させる第３スイッチング素子と、
（ｆ）前記定電流源の正極側に接続され、前記交流電圧の正サイクル印加時にオフとなりかつ負サイクル印加時にオンとなるべく制御され、オフ時には該定電流源の正極側から流れ出す定電流と前記全波整流回路からの整流電流とを遮断する一方、オン時には該定電流と該整流電流とを導通させる第４スイッチング素子とを有することを特徴とする電源供給回路。
【請求項４】
請求項１または２の電源供給回路において、
前記第１スイッチング素子と並列接続され、入力側から出力側へ向かう電流に対して逆方向に接続されかつ出力側から入力側へ向かう電流に対して順方向に接続された第１整流デバイスと、
前記第２スイッチング素子と並列接続され、出力側から入力側へ向かう電流に対して逆方向に接続されかつ入力側から出力側へ向かう電流に対して順方向に接続された第２整流デバイスとを有することを特徴とする電源供給回路。
【請求項５】
請求項１に記載の電源供給回路において、
前記交流電圧の異常を監視する交流電圧監視手段と、
前記交流電圧監視手段による検知に基づいて、正常時には該交流電圧と同期させた自励発振電圧を発生する一方、異常時には該交流電圧と同期させず正常時における該交流電圧の周波数をもつ該自励発振電圧を発生する手段とを有し、
前記自励発振電圧を用いて前記第３及び第４スイッチング素子をそれぞれオンまたはオフするべく制御することを特徴とする電源供給回路。
【請求項６】
請求項２に記載の電源供給回路において、
前記交流電圧の異常を監視する交流電圧監視手段と、
前記交流電圧監視手段による検知に基づいて、正常時には該交流電圧と同期させた自励発振電圧を発生する一方、異常時には該交流電圧と同期させず正常時における該交流電圧の周波数をもつ該自励発振電圧を発生する手段とを有し、
前記自励発振電圧を用いて前記第３〜第６スイッチング素子をそれぞれオンまたはオフするべく制御することを特徴とする電源供給回路。
【請求項７】
請求項３に記載の電源供給回路において、
前記交流電圧の異常を監視する交流電圧監視手段と、
前記交流電圧監視手段による検知に基づいて、正常時には該交流電圧と同期させた自励発振電圧を発生する一方、異常時には該交流電圧と同期させず正常時における該交流電圧の周波数をもつ該自励発振電圧を発生する手段とを有し、
前記自励発振電圧を用いて前記第１〜第４スイッチング素子をそれぞれオンまたはオフするべく制御することを特徴とする電源供給回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電圧源（典型的には商用系統電源）に対して、太陽光発電、風力発電、燃料電池等の分散型発電による出力を連系させるための電源供給回路に関する。
【背景技術】
【０００２】
近年、省エネルギー及び環境保護の観点から太陽光発電や風力発電等のクリーンエネルギーによる分散型発電がますます普及し、重要視されるようになっている。これらの分散型発電から得られる電力は、通常、電力会社の商業用の配電線網から供給される系統電源に連系させて用いられている。また、分散型発電による電力に余剰があるときは商用系統へ電力を送り出すこと（「逆潮流」と称される）が可能となるが、これには厳しいガイドラインが定められている（非特許文献１等）。
【非特許文献１】「電力品質確保に係る系統連系技術要件ガイドライン」平成１６年１０月１日、資源エネルギー庁
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の分散型発電の系統連系には、以下のような問題点がある。
・逆潮流には厳しいガイドラインが定められており、逆潮流を防止するための保護装置の設置を要求されることがしばしばである。そのためシステムの構成及び制御が複雑となり、コスト高となっていた。
・逆潮流防止用の保護装置は、ガイドラインの基準を超える状況となった場合に系統側への逆潮流を阻止するのみでなく、自己消費側も同時に遮断してしまう方式が一般的であり、分散型発電により大きな電力が得られている場合であってもそれを利用できないという矛盾が生じていた。
・分散型発電では一般に電力の変動が大きいが、従来の技術では一定値以上の電力が得られないときは系統連系が困難であり、一定値未満の電力しか得られない場合は、せっかく発電された電力が利用されず無駄となっていた。
【０００４】
その他、使い残し電池や二次電池のリフレッシュ（充放電動作の繰り返し）時の放電エネルギー等も身近なエネルギー源ではあるが、これらを系統連系させて蓄積された電力を無駄なく最後まで取り出し利用できる手段は未だ提示されていない。
【０００５】
以上の現状に鑑み、本発明は、太陽光発電、風力発電、燃料電池等の分散型発電やその他の電池等から得られる電力を、逆潮流させることなく系統連系し、少量であっても無駄にすることなく自己消費のために供給できる電源供給装置を提供することを目的とする。言い換えるならば、分散型発電等から得られる電力を無駄なく利用した上で、その不足分のみを系統電力で補充する仕組みの電源供給装置を提供する。加えて、上記装置を簡素な回路及び制御で実現することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するべく本発明は以下の構成を提供する。
（１）請求項１に係る電源供給回路は、
（a）第１の定電流源と、
（ｂ）第２の定電流源と、
（ｃ）交流電圧が入力される入力側と該交流電圧が出力される出力側との間に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には入力側と出力側の間を流れる電流を導通させる一方、オフ時には入力側から出力側へ向かう電流を遮断する第１スイッチング素子と、
（ｄ）前記第１スイッチング素子と直列に入力側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオフとなり負サイクル印加時にオンとなるべく制御され、オフ時には出力側から入力側へ向かう電流を遮断する一方、オン時には入力側と出力側の間を流れる電流を導通させる第２スイッチング素子と、
（ｅ）前記第１の定電流源の正極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には該第１の定電流源の正極側から出力側へ向かう第１の定電流を導通させる一方、オフ時には該第１の定電流を遮断する第３スイッチング素子と、
（ｆ）前記第２の定電流源の負極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオフとなりかつ負サイクル印加時にオンとなるべく制御され、オフ時には出力側から該第２の定電流源の負極側へ向かう第２の定電流を遮断する一方、オン時には該第２の定電流を導通させる第４スイッチング素子とを有することを特徴とする。
【０００７】
（２）請求項２に係る電流供給回路は、
（ａ）定電流源と、
（ｂ）交流電圧が入力される入力側と該交流電圧が出力される出力側との間に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には入力側と出力側の間を流れる電流を導通させる一方、オフ時には入力側から出力側へ向かう電流を遮断する第１スイッチング素子と、
（ｃ）前記第１スイッチング素子と直列に入力側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオフとなり負サイクル印加時にオンとなるべく制御され、オフ時には出力側から入力側へ向かう電流を遮断する一方、オン時には入力側と出力側の間を流れる電流を導通させる第２スイッチング素子と、
（ｄ）前記定電流源の正極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には該定電流源の正極側から出力側へ流れ出す定電流を導通させる一方、オフ時には該定電流を遮断する第３スイッチング素子と、
（ｅ）前記定電流源の負極側に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には該定電流源の負極側へ流れ込む定電流を導通させる一方、オフ時には該定電流を遮断する第４スイッチング素子と、
（ｆ）前記定電流源の負極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオフとなりかつ負サイクル印加時にオンとなるべく制御され、オフ時には出力側から該定電流源の負極側へ流れ込む定電流を遮断する一方、オン時には該定電流を導通させる第５スイッチング素子と、
（ｇ）前記定電流源の正極側に接続され、前記交流電圧の正サイクル印加時にオフとなりかつ負サイクル印加時にオンとなるべく制御され、オフ時には該定電流源の正極側から流れ出す定電流を遮断する一方、オン時には該定電流を導通させる第６スイッチング素子とを有することを特徴とする。
【０００８】
（３）請求項３に係る電源供給回路は、
（ａ）交流電圧を入力され全波整流し出力する全波整流回路と、
（ｂ）前記全波整流回路の整流出力と同極性にて並列接続された定電流源と、
（ｃ）前記定電流源の正極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には該定電流源の正極側から出力側へ流れ出す定電流と前記全波整流回路から出力側へ向かう整流電流とを導通させる一方、オフ時には該定電流と該整流電流とを遮断する第１スイッチング素子と、
（ｄ）前記定電流源の負極側に接続され、前記交流電圧の正サイクル印加時にオンとなりかつ負サイクル印加時にオフとなるべく制御され、オン時には該定電流源の負極側へ流れ込む定電流と前記全波整流回路へ向かう整流電流とを導通させる一方、オフ時には該定電流と該整流電流とを遮断する第２スイッチング素子と、
（ｅ）前記定電流源の負極側と出力側の間に接続され、前記交流電圧の正サイクル印加時にオフとなりかつ負サイクル印加時にオンとなるべく制御され、オフ時には出力側から該定電流源の負極側へ流れ込む定電流と出力側から前記全波整流回路へ向かう整流電流とを遮断する一方、オン時には該定電流と該整流電流を導通させる第３スイッチング素子と、
（ｆ）前記定電流源の正極側に接続され、前記交流電圧の正サイクル印加時にオフとなりかつ負サイクル印加時にオンとなるべく制御され、オフ時には該定電流源の正極側から流れ出す定電流と前記全波整流回路からの整流電流とを遮断する一方、オン時には該定電流と該整流電流とを導通させる第４スイッチング素子とを有することを特徴とする。
【０００９】
（４）請求項４に係る電源供給回路は、請求項１または２において、前記第１スイッチング素子と並列接続され、入力側から出力側へ向かう電流に対して逆方向に接続されかつ出力側から入力側へ向かう電流に対して順方向に接続された第１整流デバイスと、
前記第２スイッチング素子と並列接続され、出力側から入力側へ向かう電流に対して逆方向に接続されかつ入力側から出力側へ向かう電流に対して順方向に接続された第２整流デバイスとを有することを特徴とする。
【００１０】
（５）請求項５に係る電源供給回路は、請求項１において、
前記交流電圧の異常を監視する交流電圧監視手段と、
前記交流電圧監視手段による検知に基づいて、正常時には該交流電圧と同期させた自励発振電圧を発生する一方、異常時には該交流電圧と同期させず正常時における該交流電圧の周波数をもつ該自励発振電圧を発生する手段とを有し、
前記自励発振電圧を用いて前記第３及び第４スイッチング素子をそれぞれオンまたはオフするべく制御することを特徴とする。
【００１１】
（６）請求項６に係る電源供給回路は、請求項２において、
前記交流電圧の異常を監視する交流電圧監視手段と、
前記交流電圧監視手段による検知に基づいて、正常時には該交流電圧と同期させた自励発振電圧を発生する一方、異常時には該交流電圧と同期させず正常時における該交流電圧の周波数をもつ該自励発振電圧を発生する手段とを有し、
前記自励発振電圧を用いて前記第３〜第６スイッチング素子をそれぞれオンまたはオフするべく制御することを特徴とする。
【００１２】
（７）請求項７に係る電源供給回路は、請求項３において、
請求項３に記載の電源供給回路において、
前記交流電圧の異常を監視する交流電圧監視手段と、
前記交流電圧監視手段による検知に基づいて、正常時には該交流電圧と同期させた自励発振電圧を発生する一方、異常時には該交流電圧と同期させず正常時における該交流電圧の周波数をもつ該自励発振電圧を発生する手段とを有し、
前記自励発振電圧を用いて前記第１〜第４スイッチング素子をそれぞれオンまたはオフするべく制御することを特徴とする。
【発明の効果】
【００１３】
請求項１〜３の各々に係る電源供給回路は、交流電圧源（典型的には系統電源）により入力端子と出力端子の間に流れる電流に対して、定電流源から供給される定電流を重畳させて負荷へ出力する。これにより、系統電源単独で用いたとした場合に流れる電流量よりも、定電流源により供給される定電流の分だけ交流電圧源により流れる電流量を低減させることができる。その結果、系統電源の使用量を削減することができる。負荷の必要とする電流量は変動する場合があるが、その場合も定電流源により供給される定電流の量は変化せず、系統電源により流れる電流量のみが変化する。よって、定電流源が太陽光発電等の分散型発電やその他の電池により構成される場合、定電流源から供給される電力を全て負荷のために利用した上で、不足分が系統電源による電流で補充されることとなる。
【００１４】
定電流源は、理想的には無限大の内部インピーダンスをもち出力側の負荷インピーダンスの変動に関わらず一定に制御された電流を供給することができる。
【００１５】
高い内部インピーダンスをもつ定電流源からの電力供給は、系統電源の電圧波形に影響を及ぼさず、系統電源の電圧波形と同じ電圧波形が出力される。従って、負荷からみれば、系統電源のみから電力供給される場合も、本発明の電源供給回路を介して電力供給される場合も、全く同じように稼働されることになる。
【００１６】
定電流源は系統電源よりも高電圧源であるため、系統電源から定電流源へ電流が流れることはなく、系統電源により流れる電流は全て出力側すなわち負荷との間で流れる。
【００１７】
請求項１〜３の各々に係る電源供給回路では、定電流源による定電流が全て出力側すなわち負荷との間でのみ流れることを確保し、系統電源側との間で流れる逆潮流を防止する手段が設けられている。
【００１８】
請求項１における逆潮流防止手段では、交流電圧の入力側と出力側の間に直列に接続された第１スイッチング素子と第２スイッチング素子が交流電圧の正サイクル印加時と負サイクル印加時に互いに逆相でオンオフ制御される。そしてオフ時における第１及び第２のスイッチング素子の各々は、交流電圧により流れる電流と逆方向の電流を遮断する。この結果、定電流源による定電流が出力側との間でのみ流れることを確保し、入力側との間で流れて逆潮流となることを防止している。
【００１９】
請求項２における逆潮流防止手段では、上記の請求項１と同様の第１及び第２スイッチング素子を設けることにより、オフ時において交流電圧源により流れる電流と逆方向に流れる電流を遮断する。これにより、定電流源による定電流が出力側との間でのみ流れることを確保し、入力側との間で流れて逆潮流となることを防止している。
【００２０】
請求項３における逆潮流防止手段では、交流電圧の入力を全波整流する全波整流回路を設けこれと同極性となるように定電流源を並列接続することにより、定電流源による定電流が出力側との間でのみ流れることを確保し、入力側との間で流れて逆潮流となることを防止している。全波整流回路を用いる場合は、第１及び第２スイッチング素子を用いた場合に比べて構成及び制御が簡単となる。
【００２１】
請求項１〜３の各々に係る電源供給回路では、交流電圧の正負の各サイクル印加時に交流電圧による電流と同方向に流れる同極性の定電流をそれぞれ重畳させる手段が設けられている。
【００２２】
請求項１における定電流重畳手段では、第１の定電流源の正極側と出力側の間に接続された第３スイッチング素子と、第２の定電流源の負極側と出力側の間に接続された第４スイッチング素子とが交流電圧の正サイクル印加時と負サイクル印加時に互いに逆相でオンオフ制御される。そしてオフ時における第３及び第４のスイッチング素子は、それぞれの定電流源による定電流と逆方向の電流を遮断する。この結果、正サイクル印加時には第１の定電流源の正極側からの定電流は出力側へのみ流れ出し、負サイクル印加時には第２の定電流源の負極側への定電流は出力側からのみ流れ込むことを確保する。
【００２３】
請求項２における定電流重畳手段では、１つの定電流源の正極側と出力側の間に接続された第３スイッチング素子及び定電流源の負極側（と接地端子の間）に接続された第４スイッチング素子と、定電流源の負極側と出力側の間に接続された第５スイッチング素子及び定電流源の正極側（と接地端子の間）に接続された第６スイッチング素子とが、交流電圧の正サイクル印加時と負サイクル印加時に互いに逆相でオンオフ制御される。これら２対の、計４個のスイッチング素子は交流スイッチを構成する。この結果、正サイクル印加時には定電流源の正極側からの定電流が出力側へのみ流れ出し、負サイクル印加時には定電流源の負極側への定電流が出力側からのみ流れ込むことを確保する。交流スイッチを用いた場合、定電流源が１つだけでよい。
【００２４】
請求項３における定電流重畳手段では、上記の請求項２と同様に１つの定電流源を用いて２対の、計４個のスイッチング素子からなる交流スイッチを設けることにより、交流電圧の正サイクル印加時には定電流源の正極側からの定電流が出力へのみ流れ出し、負サイクル印加時には定電流源の負極側への定電流が出力側からのみ流れ込むことを確保する。
【００２５】
・請求項４に係る電源供給回路では、第１スイッチング素子及び第２スイッチング素子とそれぞれ並列に第１整流デバイス及び第２整流デバイスを接続することにより、それぞれ第１スイッチング素子及び第２スイッチング素子の寄生ダイオードに替わる優先的電流路を構成できる。
【００２６】
・請求項５〜７に係る電源供給回路では、交流電圧の異常を監視する交流電圧監視手段を設け、各定電流源による定電流を導通させまたは遮断する各スイッチング素子のオンオフ制御において、正常時にはその時の交流電圧と同期させた自励発振電圧によりオンオフ制御をそれぞれ行い、異常時にはその時の交流電圧に同期させず正常時における交流電圧の周波数に同期させた自励発振電圧によりオンオフ制御をそれぞれ行う。これにより、交流電圧の異常時にも、各定電流源からの定電流を正常時の交流電圧と同じ周波数で出力することができる。
【００２７】
本発明の効果をまとめると次の通りである。
本発明によれば、簡素な回路及び制御により、逆潮流なしにかつ負荷に影響を及ぼさずに系統連結することができる。
従来、分散型発電から十分な電力が得られない場合は系統連結が困難であったが、本発明によれば少量の発電量であっても系統電源に重畳させることができ、系統電源の使用量削減に確実に寄与できる。
節電という消極的対処法から脱却し、従来有効利用できずに消滅していたクリーンエネルギーを積極的に取り込むことができる。例えば、使い残し電池、二次電池のリフレッシュの際の放電エネルギー等を有効活用できるようになる。
【発明を実施するための最良の形態】
【００２８】
（１）電源供給回路の第１の実施形態
（１−１）第１の実施形態の回路構成
図１は、本発明による電源供給回路の第１の実施形態の回路図である。入力端子１と接地端子２間に交流電圧源からの入力電圧Ｖinが印加される。交流電圧源は、典型的には商用系統電源であるがこれに限定されない。本回路の出力端子３と接地端子４間から出力電圧Ｖoutが出力され、図示しない負荷へ印加される。また、負荷の必要とする電流は本回路から供給される。
【００２９】
入力端子１と出力端子３の間の電流路上には、第１のスイッチング素子及び第２のスイッチング素子として、２つのＦＥＴ(field effect transistor)Ｑ１とＦＥＴＱ２が挿入されている。ＦＥＴＱ１のドレインは入力端子１へ接続され、ＦＥＴＱ１とＦＥＴＱ２のソース同士が接続され、ＦＥＴＱ２のドレインは出力端子３へ接続されている。入力端子１と出力端子３間において、ＦＥＴＱ１のドレイン・ソース間の電流路と、ＦＥＴＱ２のドレイン・ソース間の電流路とは互いに直列接続となっている。
【００３０】
ＦＥＴＱ１のゲートＧ１には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ１をオンしかつ負サイクル時にオフとする制御電圧が印加される。従って、ＦＥＴＱ１のドレイン・ソース間の電流路は、交流電圧源の正サイクル時（オン時）には双方向に導通可能な状態となる。そして、負サイクル時（オフ時）には寄生ダイオードの順方向（出力端子３→入力端子１）に電流が流れることができるが、入力端子１から出力端子３へ向かう電流は遮断される。
【００３１】
一方、ＦＥＴＱ２のゲートＧ２には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ２をオフしかつ負サイクル時にオンとする制御電圧が印加される。従って、ＦＥＴＱ２のドレイン・ソース間の電流路は、交流電圧源の正サイクル時（オフ時）には寄生ダイオードの順方向（入力端子１→出力端子３）に電流が流れることができるが、出力端子３から入力端子１へ向かう電流は遮断される。そして、負サイクル時（オン時）には双方向に導通可能な状態となる。つまり、ＦＥＴＱ２のゲート制御は、ＦＥＴＱ１のゲート制御に対して逆相である。
【００３２】
ダイオードＤ１は、ＦＥＴＱ１のドレイン・ソース間の電流路に対し並列に接続され、アノードが出力端子３側、カソードが入力端子１側になる方向で接続されている。これはＦＥＴＱ１の寄生ダイオードと同じ方向である。ダイオードＤ１はＦＥＴＱ１の寄生ダイオードと同じ役割を果たすものなので必須要素ではない。しかしながら、寄生ダイオードは若干抵抗が大きいため、ダイオードＤ１を設けることが好適である。ダイオードＤ１を設ける場合には、ダイオードＤ１が優先的な電流路となるように寄生ダイオードより電圧降下の小さいダイオード（例えばショットキーバリアダイオード等）を用いる。（尚、第１スイッチング素子としてＦＥＴ以外のものを用いるときもダイオードＤ１が必要となる。）
【００３３】
ダイオードＤ２は、ＦＥＴＱ２のドレイン・ソース間の電流路に対し並列に接続され、アノードが入力端子１側、カソードが出力端子３側になる方向で接続されている。これはＦＥＴＱ２の寄生ダイオードと同じ方向である。ダイオードＤ２はＦＥＴＱ２の寄生ダイオードと同じ役割を果たすものなので必須要素ではないが、上記のダイオードＤ１と同じ理由によりショットキーバリアダイオード等で設けることが好適である。
【００３４】
本実施形態では２つの定電流源を有し、その一方は、端子Ａに正極側を接続され端子Ａから定電流を流し込む第１の定電流源であり、もう一方は、端子Ｂに負極側を接続され端子Ｂから定電流を引き込む第２の定電流源である。
【００３５】
これらの定電流源としては、例えば、分散型発電から得られる出力を系統連系のために変換するインバータの出力を利用できる。また、使用途中の電池の残留電力、二次電池のリフレッシュの際の放電エネルギー等も定電流源として利用できる。後述する他の実施形態における定電流源についても同様である。
【００３６】
なお、本発明における「定電流源」は、理想的には無限大の内部インピーダンスをもち出力側の負荷インピーダンスの変動に関わらず一定に制御された電流を供給できる電源である。また、「一定に制御された電流」とは、直流であって、電流量が一定値を保持するものだけでなく、電流量が周期的に変動するものも含む。本明細書中で、定電流源による電流を「一定」という場合は、この意味で用いている。なお、好適な定電流は、本回路に印加される交流電圧の波形と相似形となるように電流量をダイナミック制御されるものである。
【００３７】
端子Ａと出力端子３との間の電流路上には、第３のスイッチング素子であるＦＥＴＱ３が挿入されている。ＦＥＴＱ３のソースが出力端子３へ接続され、ＦＥＴＱ３のドレインが端子Ａ側へ接続されている。ダイオードＤ３は任意に設けられ、アノードが端子Ａ側、カソードが出力端子３側になる方向で接続されていればよい。ダイオードＤ３を設けなくとも、定電流源は交流電圧源より高電圧源であるので交流電圧源による電流が第１定電流源との間に流れることはない。
【００３８】
ＦＥＴＱ３のゲートＧ３には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ３をオンしかつ負サイクル時にオフとする制御電圧が印加される。従って、ＦＥＴ３は正サイクル時にオンしてドレイン・ソース間の電流路が導通し、負サイクル時にオフとなる。
【００３９】
一方、端子Ｂと出力端子３との間の電流路上には、第４のスイッチング素子であるＦＥＴＱ４が挿入されている。ＦＥＴＱ４のドレインが出力端子３へ接続され、ＦＥＴＱ４のソースが端子Ｂ側へ接続されている。ダイオードＤ４は任意に設けられ、アノードが出力端子３側、カソードが端子Ｂ側となる方向で接続されていればよい。ダイオードＤ４を設けなくとも、定電流源は交流電圧源より高電圧源であるので交流電圧源による電流が負の定電流源との間に流れることはない。
【００４０】
ＦＥＴＱ４のゲートＧ４には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ４をオフしかつ負サイクル時にオンとする制御電圧が印加される。従って、ＦＥＴ４は正サイクル時にオフとなり、負サイクル時にオンして電流路が導通する。
【００４１】
図示のＦＥＴＱ１〜Ｑ４はｎチャネル型であるが、ｐチャネル型でもよく、また、ＦＥＴの替わりにバイポーラトランジスタを第１〜第４のスイッチング素子として用いてもよい。また、整流デバイスであるダイオードＤ１〜Ｄ４は、ＰＮ接合ダイオード、ショットキーバリアダイオードに限らず、ＦＥＴやバイポーラトランジスタなどで構成される整流回路を用いてもよい（後述する第２及び第３の実施形態の各ＦＥＴ及び各ダイオードについても同様）。
【００４２】
因みに、図１の回路は、正極側の入力端子１と出力端子３の間に各スイッチング素子を設けているが、負極側の入力端子２と出力端子４の間に各スイッチング素子（ＦＥＴＱ１、Ｑ２）を同様の形態で配置した場合も同じ機能の回路を構成できる。この場合、入力端子２側を正サイクルと認識すればよく、ＦＥＴＱ３、Ｑ４は図１の回路におけるオンオフ制御を逆相にする。（後述する第２の実施形態における第１及び第２のスイッチング素子についても同様で、ＦＥＴＱ３、Ｑ４、Ｑ５、Ｑ６もすべて逆相に制御する）。
なお、図１の回路におけるＦＥＴＱ１、Ｑ２だけでなくＦＥＴＱ３、Ｑ４についても負極側の入力端子２と出力端子４の間に配置した回路とすれば、ＦＥＴＱ３、Ｑ４を逆相でオンオフ制御する必要はない。
【００４３】
（１−２）第１の実施形態の動作
＜交流電圧源の正サイクル時＞
正サイクル時には、ＦＥＴＱ１がオン状態、ＦＥＴＱ２がオフ状態となる。オン状態のＦＥＴＱ１は、双方向に導通可能な状態となる。また、オフ状態のＦＥＴＱ２は、寄生ダイオードの順方向へ電流が流れることができるが、出力端子３から入力端子１へ向かう電流は遮断される。これにより第１の定電流源による逆潮流を防止している。従って、正サイクル時には、交流電圧源による電流ｉ１が、入力端子１から出力端子３の方向に流れる。正サイクル時の交流電圧源による電流ｉ１の経路は、入力端子１→ＦＥＴＱ１→ＦＥＴＱ２（ダイオードＤ２）→出力端子３→負荷→接地端子（Ｇ）となる。
【００４４】
また、正サイクル時には、ＦＥＴＱ３がオン状態、ＦＥＴＱ４がオフ状態となる。オン状態のＦＥＴＱ３は、双方向に導通可能な状態である。また、オフ状態のＦＥＴＱ４は、寄生ダイオードの順方向へ電流が流れることができるが、出力端子３から第２の定電流源へ向かう電流は遮断される。従って、正サイクル時には第１の定電流源の正極側から流れ出る正の定電流ｉ３が出力端子３へ流れる。この正の定電流ｉ３は、交流電圧源による電流ｉ１と同方向すなわち同極性である。正サイクル時の正の定電流ｉ３の経路は、第１の定電流源（端子Ａ）→ＦＥＴＱ３→出力端子３→負荷→第１の定電流源（Ｇ）となる。
正の定電流ｉ３の波形は、例えば図１の右上図に示すように電流量を制御された直流である。
【００４５】
出力端子３においては、同方向に流れる交流電圧源の正サイクル時の電流ｉ１と第１の定電流源による定電流ｉ３とが重畳されており、重畳された電流ｉ１＋ｉ３が負荷を流れる。全負荷電流量ｉ１＋ｉ３は、負荷インピーダンスによって定まる値であり変動する場合もあるが、正の定電流ｉ３は負荷インピーダンスによらず一定であるので、全負荷電流量が変動する場合は交流電圧源による電流ｉ１の分が変動する。これは後述する他の実施形態でも同様である。
【００４６】
なお、出力電圧Ｖoutの波形は、定電流源の影響を受けることなく入力電圧Ｖinの波形と同じである。これは、定電流源の内部インピーダンスが非常に高い（理論的には無限大）ため、交流電圧源の電圧波形を乱すことなく定電流を供給できるからである。これは、定電流源の極性によらず同様である。また、後述する他の実施形態でも同様である。
【００４７】
＜交流電圧源の負サイクル時＞
負サイクル時には、ＦＥＴＱ１がオフ状態、ＦＥＴＱ２がオン状態となる。オフ状態のＦＥＴＱ１は、寄生ダイオードの順方向へ電流が流れることができるが、入力端子１から出力端子１へ向かう電流は遮断される。これにより第２の定電流源による逆潮流を防止している。また、オン状態のＦＥＴＱ２は、双方向に導通可能な状態となる。従って、負サイクル時には、交流電圧源による電流ｉ２が、出力端子３から入力端子１の方向に流れる。負サイクル時の交流電圧源による電流ｉ２の経路は、接地端子（Ｇ）→負荷→出力端子３→ＦＥＴＱ２→ＦＥＴＱ１（ダイオードＤ１）→入力端子１となる。
【００４８】
また、負サイクル時には、ＦＥＴＱ３がオフ状態、ＦＥＴＱ４がオン状態となる。オフ状態のＦＥＴＱ３は、寄生ダイオードの方へ電流が流れることができるが、第１の定電流源から出力端子３へ向かう電流は遮断される。また、オン状態のＦＥＴＱ４は、双方向に導通可能な状態である。従って、負サイクル時には第２の定電流源の負極側へ流れ込む負の定電流ｉ４が出力端子３から引き込まれる。この負の定電流ｉ４は、交流電圧源による電流ｉ２と同方向すなわち同極性である。この負サイクル時の負の定電流ｉ４の経路は、第２の定電流源（Ｇ）→負荷→出力端子３→ＦＥＴＱ４→第２の定電流源（端子Ｂ）となる。
負の定電流ｉ４の波形は、例えば図１の右上図に示すように電流量を制御された直流である。
【００４９】
出力端子３においては、同方向に流れる交流電圧源の負サイクル時の電流ｉ２と第２の定電流源による定電流ｉ４とが重畳されており、重畳された電流ｉ２＋ｉ４が負荷を流れる。全負荷電流量ｉ２＋ｉ４は、負荷インピーダンスにより定まる値であり、変動する場合もある。負の定電流ｉ４は負荷インピーダンスによらず一定であり、全負荷電流量が変動する場合は交流電圧源による電流ｉ２が変動する。これは後述する他の実施形態でも同様である。
【００５０】
（２）第２の実施形態
（２−１）第２の実施形態の回路構成
図２は、本発明の第２の実施形態の回路図である。本実施形態は、ＦＥＴＱ１、ダイオードＤ１、ＦＥＴＱ２及びダイオードＤ２の構成及び制御は、第１の実施形態と同じである。
【００５１】
本実施形態では１つの定電流源を有し、この定電流源と４つのＦＥＴから構成される交流スイッチとを組合せることにより、交流電圧源に重畳する正の定電流及び負の定電流を生成している。
【００５２】
定電流源の正極側（＋側）と出力端子３の間の電流路上には、第３のスイッチング素子であるＦＥＴＱ３が挿入されている。ＦＥＴＱ３のソースが出力端子３へ接続され、ＦＥＴＱ３のドレインが定電流源の正極側へ接続されている。ダイオードは任意に設けられ、アノードが定電流源の正極側、カソードが出力端子３側になる方向で接続されていればよい。
【００５３】
ＦＥＴＱ３のゲートＧ３には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ３をオンしかつ負サイクル時にオフとする制御電圧が印加される。従って、ＦＥＴＱ３は正サイクル時にオンしてドレイン・ソース間の電流路が導通し、負サイクル時にオフとなる。
【００５４】
さらに、定電流源の負極側（−側）と接地端子４との間の電流路上には、第４のスイッチング素子であるＦＥＴＱ４が挿入されている。ＦＥＴＱ４のドレインが接地端子４へ接続され、ＦＥＴＱ４のソースが定電流源の負極側へ接続されている。
【００５５】
ＦＥＴＱ４のゲートＧ４には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ４をオンしかつ負サイクル時にオフとする制御電圧が印加される。従って、ＦＥＴＱ４は正サイクル時にオンしてドレイン・ソース間の電流路が導通し、負サイクル時にオフとなる。つまり、ＦＥＴＱ４は、ＦＥＴＱ３と同相でゲート制御される。
【００５６】
一方、定電流源の負極側（−側）と出力端子３との間の電流路上には、第５のスイッチング素子であるＦＥＴＱ５が挿入されている。ＦＥＴＱ５のソースが定電流源の負極側へ接続され、ＦＥＴＱ５のドレインが出力端子３へ接続されている。
【００５７】
ＦＥＴＱ５のゲートＧ５には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ５をオフしかつ負サイクル時にオンとする制御電圧が印加される。従って、ＦＥＴＱ５は正サイクル時にオフし、負サイクル時にオンしてドレイン・ソース間の電流路が導通する。つまり、ＦＥＴＱ５は、ＦＥＴＱ３及びＦＥＴＱ４とは逆相でゲート制御される。
【００５８】
さらに、定電流源の正極側（＋側）と接地端子４との間の電流路上には、第６のスイッチング素子であるＦＥＴＱ６が挿入されている。ＦＥＴＱ６のドレインが定電流源の正極側へ接続され、ＦＥＴＱ６のソースが接地端子４へ接続されている。
【００５９】
ＦＥＴＱ６のゲートＧ６には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ６をオフしかつ負サイクル時にオンとする制御電圧が印加される。従って、ＦＥＴＱ６は正サイクル時にオフとなり、負サイクル時にオンしてドレイン・ソース間の電流路が導通する。つまり、ＦＥＴＱ６は、ＦＥＴＱ５とは同相で、そしてＦＥＴＱ３及びＦＥＴＱ４とは逆相でゲート制御される。
【００６０】
（２−２）第２の実施形態の動作
＜交流電圧源の正サイクル時＞
正サイクル時には、ＦＥＴＱ１がオン状態、ＦＥＴＱ２がオフ状態となる。オン状態のＦＥＴＱ１は、双方向に導通可能な状態となる。また、オフ状態のＦＥＴＱ２は、寄生ダイオードの順方向へ電流が流れることができるが、出力端子３から入力端子１へ向かう電流は遮断される。これにより定電流源による逆潮流を防止している。従って、正サイクル時には、交流電圧源による電流ｉ１が、入力端子１から出力端子３の方向に流れる。正サイクル時の交流電圧源による電流ｉ１の経路は、入力端子１→ＦＥＴＱ１→ＦＥＴＱ２（ダイオードＤ２）→出力端子３→負荷→接地端子（Ｇ）となる。
【００６１】
また、正サイクル時には、ＦＥＴＱ３及びＦＥＴ４がオン状態、ＦＥＴＱ５及びＦＥＴＱ６がオフ状態となる。オン状態のＦＥＴＱ３及びＦＥＴＱ４は、双方向に導通可能な状態である。また、オフ状態のＦＥＴＱ５及びＦＥＴＱ６は、寄生ダイオードの順方向へ電流が流れることができるが、出力端子３から定電流源を通り接地端子４へ向かう電流は遮断される。従って、正サイクル時には定電流源の正極側から流れ出る定電流ｉ３がＦＥＴＱ３を通り出力端子３へ流れると共に、接地端子４からＦＥＴＱ４を通り定電流源の負極側へ定電流ｉ３が流れ込む。この定電流ｉ３は、交流電圧源による電流ｉ１と同方向すなわち同極性である。この定電流ｉ３の経路は、定電流源の正極側→ＦＥＴＱ３→出力端子３→負荷→接地端子４→ＦＥＴＱ４→定電流源の負極側となる。
【００６２】
出力端子３においては、同方向に流れる交流電圧源の正サイクル時の電流ｉ１と定電流源による定電流ｉ３とが重畳されており、重畳された電流ｉ１＋ｉ３が負荷を流れる。
【００６３】
＜交流電圧源の負サイクル時＞
負サイクル時には、ＦＥＴＱ１がオフ状態、ＦＥＴＱ２がオン状態となる。オフ状態のＦＥＴＱ１は、寄生ダイオードの順方向へ電流が流れることができるが、入力端子１から出力端子３へ向かう電流は遮断される。これにより定電流源による逆潮流を防止している。また、オン状態のＦＥＴＱ２は、双方向に導通可能な状態となる。従って、負サイクル時には、交流電圧源による電流ｉ２が、出力端子３から入力端子１の方向に流れる。負サイクル時の交流電圧源による電流ｉ２の経路は、接地端子（Ｇ）→負荷→出力端子３→ＦＥＴＱ２→ＦＥＴＱ１（ダイオードＤ１）→入力端子１となる。
【００６４】
また、負サイクル時には、ＦＥＴＱ３及びＦＥＴ４がオフ状態、ＦＥＴＱ５及びＦＥＴＱ６がオン状態となる。オフ状態のＦＥＴＱ３及びＦＥＴＱ４は、寄生ダイオードの順方向へ電流が流れることができるが、接地端子４から定電流源を通り出力端子３へ向かう電流は遮断される。また、オン状態のＦＥＴＱ５及びＦＥＴＱ６は、双方向に導通可能な状態である。従って、負サイクル時には定電流源の正極側から流れ出る定電流ｉ４がＦＥＴＱ６を通り接地端子４へ流れると共に、出力端子３からＦＥＴＱ５を通り定電流源の負極側へ定電流ｉ４が流れ込む。この定電流ｉ４は、交流電圧源による電流ｉ２と同方向すなわち同極性である。この定電流ｉ４の経路は、定電流源の正極側→ＦＥＴＱ６→接地端子４→負荷→出力端子３→ＦＥＴＱ５→定電流源の負極側となる。
【００６５】
出力端子３においては、同方向に流れる交流電圧源の負サイクル時の電流ｉ２と定電流源による定電流ｉ４とが重畳されており、重畳された電流ｉ２＋ｉ４が負荷を流れる。
【００６６】
（３）第３の実施形態
（３−１）第３の実施形態の回路構成
図３は、本発明の第３の実施形態の回路図である。本実施形態も、１つの定電流源を有する点は、上記第２の実施形態と同じである。
【００６７】
本実施形態では、交流電圧源への逆潮流防止のために全波整流回路を用いている点が上記第１及び第２の実施形態とは異なる。交流電圧源から得られる入力電圧Ｖinを、４個のダイオードによりブリッジを組んだ全波整流回路により全波整流する。全波整流回路の整流出力の正極側（＋側）は、定電流源の正極側（＋側）と接続され、整流出力の負極側（−側）は、定電流源の負極側（−側）と接続されている。よって、定電流源は、全波整流回路の整流出力と同極性で並列接続されていることになる。
【００６８】
定電流源の正極側（＋側）と出力端子３との間の電流路上には、第１のスイッチング素子であるＦＥＴＱ１１が挿入されている。ＦＥＴＱ１１のソースが出力端子３へ接続され、ＦＥＴＱ１１のドレインが定電流源の正極側へ接続されている。ダイオードは任意に設けられ、アノードが定電流源の正極側、カソードが出力端子３側になる方向で接続されていればよい。
【００６９】
ＦＥＴＱ１１のゲートＧ１１には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ１１をオンしかつ負サイクル時にオフとする制御電圧が印加される。従って、ＦＥＴＱ１１は正サイクル時にオンしてドレイン・ソース間の電流路が導通し、負サイクル時にオフとなる。
【００７０】
さらに、定電流源の負極側（−側）と接地端子４との間の電流路上には、第２のスイッチング素子であるＦＥＴＱ１２が挿入されている。ＦＥＴＱ１２のドレインが接地端子４へ接続され、ＦＥＴＱ１２のソースが定電流源の負極側へ接続されている。
【００７１】
ＦＥＴＱ１２のゲートＧ１２には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ１２をオンしかつ負サイクル時にオフとする制御電圧が印加される。従って、ＦＥＴＱ１２は正サイクル時にオンしてドレイン・ソース間の電流路が導通し、負サイクル時にオフとなる。つまり、ＦＥＴＱ１２は、ＦＥＴＱ１１と同相でゲート制御される。
【００７２】
一方、定電流源の負極側（−側）と出力端子３との間の電流路上には、第３のスイッチング素子であるＦＥＴＱ１３が挿入されている。ＦＥＴＱ１３のソースが定電流源の負極側へ接続され、ＦＥＴＱ１３のドレインが出力端子３へ接続されている。
【００７３】
ＦＥＴＱ１３のゲートＧ１３には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ１３をオフしかつ負サイクル時にオンとする制御電圧が印加される。従って、ＦＥＴＱ１３は正サイクル時にオフし、負サイクル時にオンしてドレイン・ソース間の電流路が導通する。つまり、ＦＥＴＱ１３は、ＦＥＴＱ１１及びＦＥＴＱ１２とは逆相でゲート制御される。
【００７４】
さらに、定電流源の正極側（＋側）と接地端子４との間の電流路上には、第４のスイッチング素子であるＦＥＴＱ１４が挿入されている。ＦＥＴＱ１４のドレインが定電流源の正極側へ接続され、ＦＥＴＱ１４のソースが接地端子４へ接続されている。
【００７５】
ＦＥＴＱ１４のゲートＧ１４には、入力電圧Ｖinに同期してその正サイクル時にＦＥＴＱ１４をオフしかつ負サイクル時にオンとする制御電圧が印加される。従って、ＦＥＴＱ１４は正サイクル時にオフとなり、負サイクル時にオンしてドレイン・ソース間の電流路が導通する。つまり、ＦＥＴＱ１４は、ＦＥＴＱ１３とは同相で、ＦＥＴＱ１１及びＦＥＴＱ１２とは逆相でゲート制御される。
【００７６】
（３−２）第３の実施形態の動作
＜交流電圧源の正サイクル時＞
正サイクル時には、全波整流回路において電流ｉ１が流れ、全波整流回路の整流出力正極側（＋側）から定電流源の正極側（＋側）へと向かう。この整流電流ｉ１は、全波整流回路の整流出力の負極側（−側）へと戻る。
【００７７】
また、正サイクル時には、ＦＥＴＱ１１及びＦＥＴ１２がオン状態、ＦＥＴＱ１３及びＦＥＴＱ１４がオフ状態となる。オン状態のＦＥＴＱ１１及びＦＥＴＱ１２は、双方向に導通可能な状態である。また、オフ状態のＦＥＴＱ１３及びＦＥＴＱ１４は、寄生ダイオードの順方向へ電流が流れることができるが、出力端子３から定電流源及び全波整流回路の負極側へ向かう電流、そして定電流源の正極側から接地端子４へ向かう電流は遮断される。従って、正サイクル時には定電流源の正極側から流れ出る定電流ｉ３がＦＥＴＱ１１を通り出力端子３へ流れると共に、接地端子４からＦＥＴＱ１２を通り定電流源の負極側へ定電流ｉ３が流れ込む。この定電流ｉ３の経路は、定電流源の正極側→ＦＥＴＱ１１→出力端子３→負荷→接地端子４→ＦＥＴＱ１２→定電流源の負極側となる。
【００７８】
同時に、全波整流回路の正極側からの整流電流ｉ１もまたＦＥＴＱ１１を通り出力端子３へ流れる。そして、整流電流ｉ１は、接地端子４からＦＥＴＱ１２を通り全波整流回路の負極側へ流れる。整流電流ｉ１の経路は、全波整流回路の正極側→ＦＥＴＱ１１→出力端子３→負荷→接地端子４→ＦＥＴＱ１２→全波整流回路の負極側となる。
【００７９】
従って、定電流源の正極側において整流電流ｉ１と電流ｉ３が重畳された後、ＦＥＴＱ１１を同方向に流れ出力端子３を経て負荷を流れ、さらに接地端子４からＦＥＴＱ１２を流れ、定電流源の負極側にて再び整流電流ｉ１と電流ｉ３に分流することとなる。
【００８０】
＜交流電圧源の負サイクル時＞
負サイクル時には、全波整流回路において電流ｉ２が流れ、全波整流回路の整流出力正極側（＋側）から定電流源の正極側（＋側）へと向かう。この整流電流ｉ２は、全波整流回路の整流出力の負極側（−側）へと戻る。この負サイクル時の整流電流ｉ２は、正サイクル時の整流電流ｉ１と同じ向きである。
【００８１】
また、負サイクル時には、ＦＥＴＱ１１及びＦＥＴ１２がオフ状態、ＦＥＴＱ１３及びＦＥＴＱ１４がオン状態となる。オン状態のＦＥＴＱ１３及びＦＥＴＱ１４は、双方向に導通可能な状態である。また、オフ状態のＦＥＴＱ１１及びＦＥＴＱ１２は、寄生ダイオードの順方向へ電流が流れることができるが、接地端子４から定電流源及び全波整流回路の負極側へ向かう電流、そして定電流源の正極側から出力端子３へ向かう電流は遮断される。従って、負サイクル時には定電流源の正極側から流れ出る定電流ｉ４がＦＥＴＱ１４を通り接地端子４へ流れると共に、出力端子３からＦＥＴＱ１３を通り定電流源の負極側へ定電流ｉ４が流れ込む。この定電流ｉ４の経路は、定電流源の正極側→ＦＥＴＱ１４→接地端子４→負荷→出力端子３→ＦＥＴＱ１３→定電流源の負極側となる。
【００８２】
同時に、全波整流回路の正極側からの整流電流ｉ２もまたＦＥＴＱ１４を通り接地端子４へ流れる。そして、整流電流ｉ２は、出力端子３からＦＥＴＱ１３を通り全波整流回路の負極側へ流れる。整流電流ｉ２の経路は、全波整流回路の正極側→ＦＥＴＱ１４→接地端子４→負荷→出力端子３→ＦＥＴＱ１３→全波整流回路の負極側となる。
【００８３】
従って、定電流源の正極側において整流電流ｉ２と電流ｉ４が重畳された後、ＦＥＴＱ１４を同方向に流れ接地端子４を経て負荷を流れ、さらに出力端子３を経てＦＥＴＱ１３を流れ、定電流源の負極側にて再び整流電流ｉ２と電流ｉ４に分流することとなる。
【００８４】
（４）その他の実施形態
入力される交流電圧が異常となった場合、あるいは定電流源からの出力がほとんど得られない場合における本電源供給回路の制御例について説明する。なお、交流電圧の異常とは、電圧、周波数及び／または位相等のパラメータが正常範囲から逸脱することをいい、典型的には電圧低下や停電がある。
【００８５】
＜制御例１＞
交流電圧の異常を監視する交流電圧監視手段を設ける。交流電圧監視手段が異常を検知した場合には、オンオフ制御を行っている全てのスイッチング素子をオフ状態として交流電圧源及び定電流源の双方と負荷とを切り離し、負荷への電力供給を停止する。
【００８６】
＜制御例２＞
交流電圧の異常を監視する交流電圧監視手段を設ける。さらに、交流電圧監視手段による検知に基づいて、正常時には交流電圧と同期させた自励発振電圧を発生する一方、異常時には交流電圧と同期させず正常時における交流電圧の周波数をもつ自励発振電圧を発生する手段を設ける。
正常時には、この自励発振電圧発生手段を用いて全てのスイッチング素子のオンオフ制御を行う。
異常時には、交流電圧による電流をオンオフ制御しているスイッチング素子（第１及び第２の実施形態における第１及び第２のスイッチング素子）についてはオフ状態として交流電圧源と負荷とを切り離す一方、定電流源による定電流をオンオフ制御しているスイッチング素子（第１の実施形態における第３及び第４のスイッチング素子、第２の実施形態における第３〜第６のスイッチング素子、第３の実施形態における第１〜第４のスイッチング素子）については上記の自励発振電圧発生手段を用いてオンオフ制御を行い、定電流源から負荷へ電力供給する。
制御例２は、交流電圧が異常であっても定電流源からは十分な電力供給が可能な場合に有用である。
【００８７】
＜制御例３＞
定電流源の出力を監視する手段を設ける。定電流監視手段による検知に基づいて、定電流源の出力が一定値未満であるときは、交流電圧による電流をオンオフ制御しているスイッチング素子（第１及び第２の実施形態における第１及び第２のスイッチング素子）をいずれもオン状態とする。これにより、寄生ダイオード（またはダイオードＤ１若しくはＤ２）による電圧降下なく交流電圧を負荷へ印加することができる。なお、定電流源による定電流をオンオフ制御しているスイッチング素子についてはオフ状態とすることが望ましい。
制御例３は、定電流源の出力がほとんどゼロであって電力供給への寄与が極めて僅かな場合に有用である。
【図面の簡単な説明】
【００８８】
【図１】本発明の第１の実施形態の回路図である。
【図２】本発明の第２の実施形態の回路図である。
【図３】本発明の第３の実施形態の回路図である。
【符号の説明】
【００８９】
Ｑ１、Ｑ２  ＦＥＴ
Ｑ３、Ｑ４、Ｑ５、Ｑ６  ＦＥＴ
Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４  ＦＥＴ
Ｄ１、Ｄ２、Ｄ３、Ｄ４  ダイオード
【図１】
2007159278.tif 000003
【図２】
2007159278.tif 000004
【図３】
2007159278.tif 000005