(57)【要約】      （修正有）【課題】半透過型液晶表示装置の透過領域でのコンタクト抵抗を改善させ、反射領域での反射率特性を改善させることができるアレイ基板製造方法を提供する。【解決手段】ガラス基板上にハーフトーン露光技術を適用した第１マスク工程で、ゲートライン及び共通電極ラインを形成すると共に、透過領域に配置されるＩＴＯのプレート型カウンタ電極及び反射領域に配置されるエンボーシングパターンを形成するステップと、同じ露光技術の第２マスク工程で、共通電極ライン部の第１ビアホールとアクティブパターンを形成するステップと、同じ露光技術の第３マスク工程で、Ｍｏ-Ａｌ-Ｍｏの３層膜からなるソース／ドレーン電極を含むデータラインを形成すると共に、反射領域にボトム側Ｍｏ-Ａｌの２層膜からなる反射電極を形成するステップと、第４マスク工程で第２ビアホールを、第５マスク工程でＩＴＯのスリット型画素電極を形成するステップを含む。【選択図】図４Ｌ
2007133410.tif 000002
【特許請求の範囲】
【請求項１】
画素部が薄膜トランジスタ領域、反射領域及び透過領域に区画されたガラス基板上にＩＴＯ膜とゲート用金属膜を順次に形成するステップと、
前記ゲート用金属膜とＩＴＯ膜に対し、ハーフトーン露光技術を適用した第１マスク工程及びエッチング工程を進行してゲート電極を含んだゲートライン及び共通電極ラインを形成すると共に、透過領域に配置されるＩＴＯのプレート型カウンタ電極及び反射領域に配置されるエンボーシングパターンを形成するステップと、
前記ゲート電極を含んだゲートライン、共通電極ライン、カウンタ電極及びエンボーシングパターンが形成されたガラス基板の全面上にゲート絶縁膜と非晶質シリコン膜及びドーピングされた非晶質シリコン膜を順次に形成するステップと、
前記ドーピングされた非晶質シリコン膜と非晶質シリコン膜及びゲート絶縁膜に対し、ハーフトーン露光技術を適用した第２マスク工程及びエッチング工程を進行して共通電極ラインを露出させる第１ビアホールを形成すると共に、薄膜トランジスタ領域にアクティブパターンを形成するステップと、
前記第１ビアホール及びアクティブパターンを含んだゲート絶縁膜上にボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜が順次に形成された３層膜を形成するステップと、
前記３層膜に対し、ハーフトーン露光技術を適用した第３マスク工程及びエッチング工程を進行してボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜の３層膜からなるソース／ドレーン電極を含んだデータラインを形成して薄膜トランジスタを構成すると共に、反射領域に配置されるボトム−Ｍｏ膜とＡｌ膜との２層膜からなる反射電極を形成するステップと、
前記ソース／ドレーン電極及び反射電極が形成された結果物の全面上に保護膜を形成するステップと、
前記保護膜に対し、第４マスク工程及びエッチング工程を進行してソース／ドレーン電極を露出させる第２ビアホールを形成するステップと、
前記第２ビアホールを含んだ保護膜上にＩＴＯ膜を形成するステップと、
前記ＩＴＯ膜に対し、第５マスク工程及びエッチング工程を進行してソース／ドレーン電極とコンタクトされると共に、透過領域及び反射領域の全てに配置されるスリット型の画素電極を形成するステップと、
を含むことを特徴とする半透過型液晶表示装置のアレイ基板製造方法。
【請求項２】
前記ゲート電極を含んだゲートライン及び共通電極ラインとエンボーシングパターンを形成するステップは、
前記ゲート用金属膜上にハーフトーン露光工程を適用してカウンタ電極形成領域を遮る部分がゲート電極を含んだゲートライン形成領域と共通電極ライン形成領域及びエンボーシングパターン形成領域を遮る部分より相対的に薄い厚さを有する第１感光膜パターンを形成するステップと、
前記第１感光膜パターンをエッチングマスクとして利用してゲート用金属膜とＩＴＯ膜をエッチングしてゲート電極を含んだゲートラインと共通電極ライン及びエンボーシングパターンを形成するステップと、
前記第１感光膜パターンに対し、カウンタ電極形成領域を遮る部分が除去されるようにアッシングするステップと、
前記アッシングされた第１感光膜パターンをエッチングマスクとして利用してカウンタ電極上のゲート用金属膜を除去するステップと、
残留した第１感光膜パターンを除去するステップと、
から構成されることを特徴とする請求項１に記載の半透過型液晶表示装置のアレイ基板製造方法。
【請求項３】
前記第１ビアホール及びアクティブパターンを形成するステップは、
前記ドーピングされた非晶質シリコン膜上にハーフトーン露光工程を適用して透過領域を遮る部分がアクティブパターン形成領域及び反射電極形成領域を遮る部分より相対的に薄い厚さを有する第２感光膜パターンを形成するステップと、
前記第２感光膜パターンをエッチングマスクとして利用してドーピングされた非晶質シリコン膜と非晶質シリコン膜及びゲート絶縁膜をエッチングして共通電極ラインを露出させる第１ビアホールを形成するステップと、
前記第２感光膜パターンに対し、透過領域上に形成された部分が除去されるようにアッシングするステップと、
前記アッシングされた第２感光膜パターンをエッチングマスクとして利用してドーピングされた非晶質シリコン膜と非晶質シリコン膜をエッチングしてアクティブパターンを形成するステップと、
残留した第２感光膜パターンを除去するステップと、
から構成されることを特徴とする請求項１に記載の半透過型液晶表示装置のアレイ基板製造方法。
【請求項４】
前記ソース／ドレーン電極を含んだデータラインと反射電極を形成するステップは、
前記ボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜が順次に形成された３層膜上にハーフトーン露光工程を適用して反射電極形成領域を遮る部分がソース／ドレーン電極を含んだデータライン形成領域を遮る部分より相対的に薄い厚さを有する第３感光膜パターンを形成するステップと、
前記第３感光膜パターンをエッチングマスクとして利用して３層膜をエッチングしてソース／ドレーン電極を含んだデータラインを形成するステップと、
前記第３感光膜パターンに対し、反射電極形成領域に形成された第３感光膜パターンが除去されるようにアッシングするステップと、
前記アッシングされた第３感光膜パターンをエッチングマスクとして利用して反射領域のトップ−Ｍｏ膜をエッチングしてボトム−Ｍｏ膜とＡｌ膜との２層膜からなる反射電極を形成するステップと、
残留した第３感光膜パターンを除去するステップと、
から構成されることを特徴とする請求項１に記載の半透過型液晶表示装置のアレイ基板製造方法。
【請求項５】
前記ボトム−Ｍｏ膜は、５００〜７００Å厚さで形成し、前記Ａｌ膜は１４００〜１６００Å厚さで形成し、そして、前記トップ−Ｍｏ膜は１００〜２００Å厚さで形成することを特徴とする請求項１に記載の半透過型液晶表示装置のアレイ基板製造方法。
【請求項６】
前記反射電極は前記エンボーシングパターンによりエンボーシングを有するように形成されることを特徴とする請求項１に記載の半透過型液晶表示装置のアレイ基板製造方法。
【請求項７】
前記透過領域及び反射領域は各々カウンタ電極と画素電極及び反射電極と画素電極との間の水平電界によるＦＦＳモードで駆動されることを特徴とする請求項１に記載の半透過型液晶表示装置のアレイ基板製造方法。
【請求項８】
画素部が薄膜トランジスタ領域、反射領域及び透過領域に区画されたガラス基板上にＩＴＯ膜とゲート用金属膜を順次に形成するステップと、
前記ゲート用金属膜上にＩＴＯ膜を形成するステップと、
前記ＩＴＯ膜に対し、第１マスク工程及びエッチング工程を進行して透過領域にＩＴＯのプレイ型カウンタ電極を形成するステップと、
前記カウンタ電極が形成されたガラス基板上にゲート用金属膜を形成するステップと、
前記ゲート用金属膜に対し、第２マスク工程及びエッチング工程を進行してゲート電極を含んだゲートラインと共通電極ライン及び反射領域に配置されるエンボーシングパターンを形成するステップと、
前記ゲート電極を含んだゲートライン、共通電極ライン、カウンタ電極及びエンボーシングパターンが形成されたガラス基板の全面上にゲート絶縁膜と非晶質シリコン膜及びドーピングされた非晶質シリコン膜を順次に形成するステップと、
前記ドーピングされた非晶質シリコン膜と非晶質シリコン膜及びゲート絶縁膜に対し、ハーフトーン露光技術を適用した第３マスク工程及びエッチング工程を進行して共通電極ラインを露出させる第１ビアホールを形成すると共に、薄膜トランジスタ領域にアクティブパターンを形成するステップと、
前記第１ビアホール及びアクティブパターンを含んだゲート絶縁膜上にボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜が順次に形成された３層膜を形成するステップと、
前記３層膜に対し、ハーフトーン露光技術を適用した第４マスク工程及びエッチング工程を進行してボトム−Ｍｏ膜、Ａｌ膜及びトップ−Ｍｏ膜の３層膜からなるソース／ドレーン電極を含んだデータラインを形成して薄膜トランジスタを構成すると共に、反射領域に配置されるボトム−Ｍｏ膜とＡｌ膜の２層膜からなる反射電極を形成するステップと、
前記ソース／ドレーン電極及び反射電極が形成された結果物の全面上に保護膜を形成するステップと、
前記保護膜に対し、第５マスク工程及びエッチング工程を進行してソース／ドレーン電極を露出させる第２ビアホールを形成するステップと、
前記第２ビアホールを含んだ保護膜上にＩＴＯ膜を形成するステップと、
前記ＩＴＯ膜に対し、第６マスク工程及びエッチング工程を進行してソース／ドレーン電極とコンタクトされるスリット型の画素電極を形成するステップと、
を含むことを特徴とする半透過型液晶表示装置のアレイ基板製造方法。
【請求項９】
画素部が薄膜トランジスタ領域、反射領域及び透過領域に区画されたガラス基板上にゲート用金属膜を形成するステップと、
前記ゲート用金属膜に対し、第１マスク工程及びエッチング工程を進行してゲート電極を含んだゲートライン及び共通電極ラインを形成すると共に、反射領域に配置されるエンボーシングパターンを形成するステップと、
前記ゲート電極を含んだゲートラインと共通電極ライン及びエンボーシングパターンが形成されたガラス基板の全面上にゲート絶縁膜と非晶質シリコン膜及びドーピングされた非晶質シリコン膜を順次に形成するステップと、
前記ドーピングされた非晶質シリコン膜と非晶質シリコン膜及びゲート絶縁膜に対し、ハーフトーン露光技術を適用した第２マスク工程及びエッチング工程を進行して共通電極ラインを露出させる第１ビアホールを形成すると共に、薄膜トランジスタ領域にアクティブパターンを形成するステップと、
前記第１ビアホール及びアクティブパターンを含んだゲート絶縁膜上にボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜が順次に形成された３層膜を形成するステップと、
前記３層膜に対し、ハーフトーン露光技術を適用した第３マスク工程及びエッチング工程を進行してボトム−Ｍｏ膜、Ａｌ膜及びトップ−Ｍｏ膜の３層膜からなるソース／ドレーン電極を含んだデータラインを形成して薄膜トランジスタを構成すると共に、反射領域に配置されるボトム−Ｍｏ膜とＡｌ膜の２層膜からなる反射電極を形成するステップと、
前記ソース／ドレーン電極及び反射電極が形成された結果物の全面上に保護膜を形成するステップと、
前記保護膜に対し、第４マスク工程及びエッチング工程を進行してソース／ドレーン電極を露出させる第２ビアホールを形成するステップと、
前記第２ビアホールを含んだ保護膜上にＩＴＯ膜を形成するステップと、
前記ＩＴＯ膜に対し、第５マスク工程及びエッチング工程を進行してソース／ドレーン電極とコンタクトされると共に、透過領域に配置される画素電極を形成するステップと、
を含むことを特徴とする半透過型液晶表示装置のアレイ基板製造方法。
【請求項１０】
前記第１ビアホール及びアクティブパターンを形成するステップは、
前記ドーピングされた非晶質シリコン膜上にハーフトーン露光工程を適用して透過領域を遮る部分がアクティブパターン形成領域及び反射電極形成領域を遮る部分より相対的に薄い厚さを有する第２感光膜パターンを形成するステップと、
前記第２感光膜パターンをエッチングマスクとして利用してドーピングされた非晶質シリコン膜と非晶質シリコン膜及びゲート絶縁膜をエッチングして共通電極ラインを露出させる第１ビアホールを形成するステップと、
前記第２感光膜パターンに対し、透過領域上に形成された部分が除去されるようにアッシングするステップと、
前記アッシングされた第２感光膜パターンをエッチングマスクとして利用してドーピングされた非晶質シリコン膜と非晶質シリコン膜をエッチングしてアクティブパターンを形成するステップと、
残留した第２感光膜パターンを除去するステップと、
から構成されることを特徴とする請求項９に記載の半透過型液晶表示装置のアレイ基板製造方法。
【請求項１１】
前記ソース／ドレーン電極を含んだデータラインと反射電極を形成するステップは、
前記ボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜が順次に形成された３層膜上にハーフトーン露光工程を適用して反射電極形成領域を遮る部分がソース／ドレーン電極を含んだデータライン形成領域を遮る部分より相対的に薄い厚さを有する第３感光膜パターンを形成するステップと、
前記第３感光膜パターンをエッチングマスクとして利用して３層膜をエッチングしてソース／ドレーン電極を含んだデータラインを形成するステップと、
前記第３感光膜パターンに対し、反射電極形成領域に形成された第３感光膜パターンが除去されるようにアッシングするステップと、
前記アッシングされた第３感光膜パターンをエッチングマスクとして利用して反射領域のトップ−Ｍｏ膜をエッチングしてボトム−Ｍｏ膜とＡｌ膜との２層膜からなる反射電極を形成するステップと、
残留した第３感光膜パターンを除去するステップと、
から構成されることを特徴とする請求項９に記載の半透過型液晶表示装置のアレイ基板製造方法。
【請求項１２】
前記ボトム−Ｍｏ膜は５００〜７００Å厚さで形成し、前記Ａｌ膜は１４００〜１６００Å厚さで形成し、そして、前記トップ−Ｍｏ膜は１００〜２００Å厚さで形成することを特徴とする請求項９に記載の半透過型液晶表示装置のアレイ基板製造方法。
【請求項１３】
前記反射電極は前記エンボーシングパターンによりエンボーシングを有するように形成されることを特徴とする請求項９に記載の半透過型液晶表示装置のアレイ基板製造方法。
【請求項１４】
前記透過領域及び反射領域はＴＮモードで駆動されることを特徴とする請求項９に記載の半透過型液晶表示装置のアレイ基板製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半透過型液晶表示装置のアレイ基板製造方法に関し、より詳しくは、透過領域でのコンタクト抵抗を低めると共に、反射領域での高反射率特性を有するようにしながら工程単純化をなした半透過型液晶表示装置のアレイ基板製造方法に関する。
【背景技術】
【０００２】
液晶表示装置は電極が形成されている２枚の基板とその間に介されている液晶層を含み、電極に電圧を印加して液晶層の液晶分子を再配列させることにより透過される光量を調節して所定の画像を具現する。
【０００３】
このような液晶表示装置はバックライトのような光源を利用して画像を表示する透過型液晶表示装置と、自然光など外部からの入射光を光源として利用する反射型液晶表示装置とに分けられる。前記透過型液晶表示装置はバックライトを光源として利用するので暗い周辺環境でも明るい画像を具現できるが、バックライトの使用により消費電力が高いという短所がある。一方、前記反射型液晶表示装置はバックライトを使用しなくて周辺環境の自然光などを利用するので、消費電力は小さいが、周辺環境が暗い時には使用が不可能であるという短所がある。
【０００４】
そこで、画素部を透過領域と反射領域とに分けることにより、室内や外部光源が存在しない暗い所では自体の内蔵光源を利用して画像を表示する透過型に作動し、室外の高照度環境では外部の入射光を反射させて画像を表示する反射型に作動する半透過型液晶表示装置が提案された。
【０００５】
図１は、大韓民国特許公開２００４−００７０７１６に提案された従来の半透過型ＴＮモード液晶表示装置のアレイ基板を示す断面図であって、これを参照してその製造方法を説明すれば次の通りである。
【０００６】
図示のように、画素部が薄膜トランジスタ領域（TFT）、反射領域（R）及び透過領域（T）に区画されたガラス基板１上にゲート用金属膜を蒸着した後、これをパターニングして薄膜トランジスタ領域（TFT）に配置されるゲート電極２を含んで画素部の境界に横方向に配列される複数のゲートライン（図示していない）を形成する。次に、前記ゲート電極２を含んだゲートラインを覆うように基板１の全面上にゲート絶縁膜３を形成する。
【０００７】
次に、前記ゲート絶縁膜３上に非ドーピングの非晶質シリコン膜とドーピングされた非晶質シリコン膜を順次に形成した後、これらをパターニングして薄膜トランジスタ領域（TFT）に配置されるアクティブパターンを形成する。次に、薄膜トランジスタ領域（TFT）及び透過領域（T）を除外した反射領域（R）のゲート絶縁膜部分上に、その表面に複数の凹凸を含む有機絶縁膜６を選択的に形成する。この際、前記透過領域（T）には有機絶縁膜６のパターニング過程で前記有機絶縁膜６を貫通する第１開口部７が形成される。
【０００８】
次に、アクティブパターン及び有機絶縁膜６が形成された基板結果物上にソース／ドレーン用金属膜を蒸着した後、これをパターニングして画素部の境界に実質的にゲートラインと直交する縦方向に配列される複数のデータライン（図示していない）を形成すると共に、薄膜トランジスタ領域（TFT）に配置されるソース／ドレーン電極８ａ、８ｂを形成する。次に、ソース電極８ａとドレーン電極８ｂとの間のドーピングされた非晶質シリコン層部分をエッチングしてオーミック層５を形成すると共に、非ドーピングの非晶質シリコン層からなるチャネル層４を形成し、その結果として、薄膜トランジスタ領域（TFT）に薄膜トランジスタ１０を構成する。ここで、前記データラインの形成時には反射領域（R）の有機絶縁膜６上に、例えば、薄膜トランジスタ１０のソース電極８ａと一体型からなる反射電極１１を共に形成する。
【０００９】
次に、薄膜トランジスタ１０及び反射電極１１を覆うように基板結果物上に保護膜１２を形成した後、前記保護膜１２をエッチングしてソース電極８ａを露出させるビアホール１３を形成すると共に、透過領域（T）上に形成された保護膜部分を除去して第２開口部１４を形成する。次に、前記保護膜１２上にＩＴＯ膜を蒸着した後、これをパターニングしてビアホール１３を通じてソース電極８ａとコンタクトされる画素電極１５を形成し、その結果として、アレイ基板の製造を完成する。
【００１０】
前記において、前述の従来の半透過型液晶表示装置は反射電極をソース／ドレーン用金属膜を使用して形成するので、前記ソース／ドレーン用金属膜として反射率が高い金属を採択している。例えば、従来にはＡｌ、Ａｌ合金、Ａｇ、Ａｇ合金の中、いずれか一つの単一層や、Ｃｒ、Ｔｉ、ＭｏＷの中のいずれか一つの下部層とＡｌ、Ａｇの中のいずれか一つの上部層から構成される二重層でソース／ドレーン電極及び反射電極を形成している。
【００１１】
ところが、Ａｌ系列の金属は画素電極物質であるＩＴＯとコンタクト抵抗が高いので、点灯されないか、点灯されてもムラ及び輝度低下が発生する等、画面品位の低下を誘発することになる。一方、Ａｇ系列の金属はＩＴＯとのコンタクト抵抗が低くてＡｌ系列金属を適用する場合での問題は解決できるが、高価なので製品の生産費用を考慮する際、その利用が実質的に困難である。
【００１２】
結局、ソース／ドレーン用金属膜で反射電極を形成する従来の半透過型液晶表示装置はＩＴＯ膜とのコンタクト抵抗問題及び費用問題により実質的に希望する製品の具現に困難がある。
【００１３】
一方、従来の半透過型液晶表示装置はそのアレイ基板製作の際、一般的に８〜１１枚のマスクを必要とする。これは５〜８枚のマスクを必要とする透過領域の形成に比べて反射領域の形成がレジン膜へのビア形成、エンボーシング形成及び反射電極形成が更に遂行されなければならないことと関連して、最小３枚のマスクを更に必要とするためである。
【００１４】
具体的に、図２は従来の半透過型ＴＮ（Twisted Nematic）モード液晶表示装置のアレイ基板を示す断面図であって、この構造の場合はゲート電極２を含んだゲートライン及び共通電極ラインを形成するための第１マスク工程、アクティブパターンを形成するための第２マスク工程、ソース／ドレーン電極８ａ、８ｂを含んだデータラインを形成するための第３マスク工程、ソース／ドレーン電極８ａ、８ｂを露出させるビア形成のための第４マスク工程、ＩＴＯの画素電極１５を形成するための第５マスク工程、レジン膜６へのビア１３形成のための第６マスク工程、反射領域（R）へのエンボーシング１６形成のための第７マスク工程、そして、前記反射領域（R）への反射電極１１形成のための第８マスク工程が順次に遂行されることにより製造される。
【００１５】
ここで、前記反射領域（R）の形成はレジン膜６へのビア１３形成、エンボーシング１６形成、そして、反射電極１１形成により透過領域（T）の形成に比べて少なくとも３枚のマスクを更に必要とする。
【００１６】
図３は、従来の半透過型ＦＦＳ(Fringe Field Switching)モード液晶表示装置のアレイ基板を示す断面図であって、この構造の場合はゲート電極２を含んだゲートラインと共通電極ライン２ａ及び反射領域（R）へのエンボーシングパターン２ｂを形成するための第１マスク工程、アクティブパターンを形成するための第２マスク工程、ソース／ドレーン電極８ａ、８ｂを含んだデータラインを形成するための第３マスク工程、共通電極ライン２ａを露出させるビア９形成のための第４マスク工程、透過領域（T）へのプレート型カウンタ電極１７を形成するための第５マスク工程、反射領域（R）への反射電極１１を形成するための第６マスク工程、ソース／ドレーン電極８ａ、８ｂを露出させるビア１３形成のための第７マスク工程、そして、透過領域（T）及び反射領域（R）へのスリット型画素電極１５を形成するための第８マスク工程が順次に遂行することにより製造される。
【００１７】
ここで、ＦＦＳモードの場合、反射領域（R）の形成は透過領域（T）の形成に比べて共通電極ライン２ａを露出させるレジン膜６へのビア９形成及び反射電極１１形成のために少なくとも２枚のマスクが更に必要であり、それで、基板の全体としては８枚以上のマスクを必要とする。
【００１８】
したがって、従来の半透過型液晶表示装置はそのアレイ基板製作時に少なくとも８枚以上のマスクを必要とし、周知のように、各マスク工程はその自体で感光膜塗布工程、既に塗布された感光膜に対するマスクを利用した露光工程及び露光した感光膜に対する現像工程、そして、ソフトベーク、ハードベークなどの熱工程を含むので、結果として、８枚以上のマスクを必要とする従来の半透過型液晶表示装置のアレイ基板製造方法は非常に複雑であるだけでなく、費用面でも望ましくない。
【００１９】
図２及び図３において、未説明符号１はガラス基板、３はゲート絶縁膜、４はチャネル層、５はオーミック層、１０は薄膜トランジスタ、１１ａはＡｌ金属膜、１１ｂはＭｏ金属膜、１２は保護膜、そして、１４ａは開口部を各々表す。
【００２０】
【特許文献１】大韓民国特許出願公開第２００４−００７０７１６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２１】
従って、本発明は前記のような従来の諸問題を解決するために案出したものであって、ソース／ドレーン用金属膜で反射電極を共に形成しながらも透過領域でのコンタクト抵抗を改善させると共に、反射領域での反射率特性を改善させることができる半透過型液晶表示装置のアレイ基板製造方法を提供することをその目的とする。
【００２２】
また、本発明は透過領域でのコンタクト抵抗を改善させると共に、反射領域での反射率特性を改善させることによって安定した動作がなされるようにすると共に、優れる画面品位を確保することができる半透過型液晶表示装置のアレイ基板製造方法を提供することをその他の目的とする。
【００２３】
その上、本発明はマスク工程数を減らすことによって、工程単純化をなすと共に、製造費用を低減できる半透過型液晶表示装置のアレイ基板製造方法を提供することを又他の目的とする。
【課題を解決するための手段】
【００２４】
前記の目的の達成のために、本発明は、画素部が薄膜トランジスタ領域、反射領域及び透過領域に区画されたガラス基板上にＩＴＯ膜とゲート用金属膜を順次に形成するステップと、前記ゲート用金属膜とＩＴＯ膜に対し、ハーフトーン露光技術を適用した第１マスク工程及びエッチング工程を進行してゲート電極を含んだゲートライン及び共通電極ラインを形成すると共に、透過領域に配置されるＩＴＯのプレート型カウンタ電極及び反射領域に配置されるエンボーシングパターンを形成するステップと、前記ゲート電極を含んだゲートライン、共通電極ライン、カウンタ電極及びエンボーシングパターンが形成されたガラス基板の全面上にゲート絶縁膜と非晶質シリコン膜及びドーピングされた非晶質シリコン膜を順次に形成するステップと、前記ドーピングされた非晶質シリコン膜と非晶質シリコン膜及びゲート絶縁膜に対し、ハーフトーン露光技術を適用した第２マスク工程及びエッチング工程を進行して共通電極ラインを露出させる第１ビアホールを形成すると共に、薄膜トランジスタ領域にアクティブパターンを形成するステップと、前記第１ビアホール及びアクティブパターンを含んだゲート絶縁膜上にボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜が順次に形成された３層膜を形成するステップと、前記３層膜に対し、ハーフトーン露光技術を適用した第３マスク工程及びエッチング工程を進行してボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜の３層膜からなるソース／ドレーン電極を含んだデータラインを形成して薄膜トランジスタを構成すると共に、反射領域に配置されるボトム−Ｍｏ膜とＡｌ膜との２層膜からなる反射電極を形成するステップと、前記ソース／ドレーン電極及び反射電極が形成された結果物の全面上に保護膜を形成するステップと、前記保護膜に対し、第４マスク工程及びエッチング工程を進行してソース／ドレーン電極を露出させる第２ビアホールを形成するステップと、前記第２ビアホールを含んだ保護膜上にＩＴＯ膜を形成するステップと、前記ＩＴＯ膜に対し、第５マスク工程及びエッチング工程を進行してソース／ドレーン電極とコンタクトされると共に、透過領域及び反射領域の全てに配置されるスリット型の画素電極を形成するステップと、を含むことを特徴とする半透過型液晶表示装置のアレイ基板製造方法を提供する。
【００２５】
ここで、前記ゲート電極を含んだゲートライン及び共通電極ラインとエンボーシングパターンを形成するステップは、前記ゲート用金属膜上にハーフトーン露光工程を適用してカウンタ電極形成領域を遮る部分がゲート電極を含んだゲートライン形成領域と共通電極ライン形成領域及びエンボーシングパターン形成領域を遮る部分より相対的に薄い厚さを有する第１感光膜パターンを形成するステップと、前記第１感光膜パターンをエッチングマスクとして利用してゲート用金属膜とＩＴＯ膜をエッチングしてゲート電極を含んだゲートラインと共通電極ライン及びエンボーシングパターンを形成するステップと、前記第１感光膜パターンに対し、カウンタ電極形成領域を遮る部分が除去されるようにアッシングするステップと、前記アッシングされた第１感光膜パターンをエッチングマスクとして利用してカウンタ電極上のゲート用金属膜を除去するステップと、残留した第１感光膜パターンを除去するステップと、から構成されることを特徴とする。
【００２６】
前記第１ビアホール及びアクティブパターンを形成するステップは、前記ドーピングされた非晶質シリコン膜上にハーフトーン露光工程を適用して透過領域を遮る部分がアクティブパターン形成領域及び反射電極形成領域を遮る部分より相対的に薄い厚さを有する第２感光膜パターンを形成するステップと、前記第２感光膜パターンをエッチングマスクとして利用してドーピングされた非晶質シリコン膜と非晶質シリコン膜及びゲート絶縁膜をエッチングして共通電極ラインを露出させる第１ビアホールを形成するステップと、前記第２感光膜パターンに対し、透過領域上に形成された部分が除去されるようにアッシングするステップと、前記アッシングされた第２感光膜パターンをエッチングマスクとして利用してドーピングされた非晶質シリコン膜と非晶質シリコン膜をエッチングしてアクティブパターンを形成するステップと、残留した第２感光膜パターンを除去するステップと、から構成されることを特徴とする。
【００２７】
前記ソース／ドレーン電極を含んだデータラインと反射電極を形成するステップは、前記ボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜が順次に形成された３層膜の上にハーフトーン露光工程を適用して反射電極形成領域を遮る部分がソース／ドレーン電極を含んだデータライン形成領域を遮る部分より相対的に薄い厚さを有する第３感光膜パターンを形成するステップと、前記第３感光膜パターンをエッチングマスクとして利用して３層膜をエッチングしてソース／ドレーン電極を含んだデータラインを形成するステップと、前記第３感光膜パターンに対し、反射電極形成領域に形成された第３感光膜パターンが除去されるようにアッシングするステップと、前記アッシングされた第３感光膜パターンをエッチングマスクとして利用して反射領域のトップ−Ｍｏ膜をエッチングしてボトム−Ｍｏ膜とＡｌ膜との２層膜からなる反射電極を形成するステップと、残留した第３感光膜パターンを除去するステップと、から構成されることを特徴とする。
【００２８】
前記ボトム−Ｍｏ膜は、５００〜７００Å厚さで形成し、前記Ａｌ膜は１４００〜１６００Å厚さで形成し、そして、前記トップ−Ｍｏ膜は１００〜２００Å厚さで形成することを特徴とする。
【００２９】
前記反射電極は前記エンボーシングパターンによりエンボーシングを有するように形成されることを特徴とする。
【００３０】
前記透過領域及び反射領域は各々カウンタ電極と画素電極及び反射電極と画素電極間の水平電界によるＦＦＳモードで駆動されることを特徴とする。
【００３１】
また、前記のような目的の達成のために、本発明は、画素部が薄膜トランジスタ領域、反射領域及び透過領域に区画されたガラス基板上にＩＴＯ膜とゲート用金属膜を順次に形成するステップと、前記ゲート用金属膜上にＩＴＯ膜を形成するステップと、前記ＩＴＯ膜に対し、第１マスク工程及びエッチング工程を進行して透過領域にＩＴＯのプレイ型カウンタ電極を形成するステップと、前記カウンタ電極が形成されたガラス基板上にゲート用金属膜を形成するステップと、前記ゲート用金属膜に対し、第２マスク工程及びエッチング工程を進行してゲート電極を含んだゲートラインと共通電極ライン及び反射領域に配置されるエンボーシングパターンを形成するステップと、前記ゲート電極を含んだゲートライン、共通電極ライン、カウンタ電極及びエンボーシングパターンが形成されたガラス基板の全面上にゲート絶縁膜と非晶質シリコン膜及びドーピングされた非晶質シリコン膜を順次に形成するステップと、前記ドーピングされた非晶質シリコン膜と非晶質シリコン膜及びゲート絶縁膜に対し、ハーフトーン露光技術を適用した第３マスク工程及びエッチング工程を進行して共通電極ラインを露出させる第１ビアホールを形成すると共に、薄膜トランジスタ領域にアクティブパターンを形成するステップと、前記第１ビアホール及びアクティブパターンを含んだゲート絶縁膜上にボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜が順次に形成された３層膜を形成するステップと、前記３層膜に対し、ハーフトーン露光技術を適用した第４マスク工程及びエッチング工程を進行してボトム−Ｍｏ膜、Ａｌ膜及びトップ−Ｍｏ膜の３層膜からなるソース／ドレーン電極を含んだデータラインを形成して薄膜トランジスタを構成すると共に、反射領域に配置されるボトム−Ｍｏ膜とＡｌ膜の２層膜からなる反射電極を形成するステップと、前記ソース／ドレーン電極及び反射電極が形成された結果物の全面上に保護膜を形成するステップと、前記保護膜に対し、第５マスク工程及びエッチング工程を進行してソース／ドレーン電極を露出させる第２ビアホールを形成するステップと、前記第２ビアホールを含んだ保護膜上にＩＴＯ膜を形成するステップと、前記ＩＴＯ膜に対し、第６マスク工程及びエッチング工程を進行してソース／ドレーン電極とコンタクトされるスリット型の画素電極を形成するステップと、を含むことを特徴とする半透過型液晶表示装置のアレイ基板製造方法を提供する。
【００３２】
その上、前記のような目的の達成のために、本発明は、画素部が薄膜トランジスタ領域、反射領域及び透過領域に区画されたガラス基板上にゲート用金属膜を形成するステップと、前記ゲート用金属膜に対し、第１マスク工程及びエッチング工程を進行してゲート電極を含んだゲートライン及び共通電極ラインを形成すると共に、反射領域に配置されるエンボーシングパターンを形成するステップと、前記ゲート電極を含んだゲートラインと共通電極ライン及びエンボーシングパターンが形成されたガラス基板の全面上にゲート絶縁膜と非晶質シリコン膜及びドーピングされた非晶質シリコン膜を順次に形成するステップと、前記ドーピングされた非晶質シリコン膜と非晶質シリコン膜及びゲート絶縁膜に対し、ハーフトーン露光技術を適用した第２マスク工程及びエッチング工程を進行して共通電極ラインを露出させる第１ビアホールを形成すると共に、薄膜トランジスタ領域にアクティブパターンを形成するステップと、前記第１ビアホール及びアクティブパターンを含んだゲート絶縁膜上にボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜が順次に形成された３層膜を形成するステップと、前記３層膜に対し、ハーフトーン露光技術を適用した第３マスク工程及びエッチング工程を進行してボトム−Ｍｏ膜、Ａｌ膜及びトップ−Ｍｏ膜の３層膜からなるソース／ドレーン電極を含んだデータラインを形成して薄膜トランジスタを構成すると共に、反射領域に配置されるボトム−Ｍｏ膜とＡｌ膜の２層膜からなる反射電極を形成するステップと、前記ソース／ドレーン電極及び反射電極が形成された結果物の全面上に保護膜を形成するステップと、前記保護膜に対し、第４マスク工程及びエッチング工程を進行してソース／ドレーン電極を露出させる第２ビアホールを形成するステップと、前記第２ビアホールを含んだ保護膜上にＩＴＯ膜を形成するステップと、前記ＩＴＯ膜に対し、第５マスク工程及びエッチング工程を進行してソース／ドレーン電極とコンタクトされると共に、透過領域に配置される画素電極を形成するステップと、を含むことを特徴とする半透過型液晶表示装置のアレイ基板製造方法を提供する。
【００３３】
ここで、前記第１ビアホール及びアクティブパターンを形成するステップは、前記ドーピングされた非晶質シリコン膜上にハーフトーン露光工程を適用して透過領域を遮る部分がアクティブパターン形成領域及び反射電極形成領域を遮る部分より相対的に薄い厚さを有する第２感光膜パターンを形成するステップと、前記第２感光膜パターンをエッチングマスクとして利用してドーピングされた非晶質シリコン膜と非晶質シリコン膜及びゲート絶縁膜をエッチングして共通電極ラインを露出させる第１ビアホールを形成するステップと、前記第２感光膜パターンに対し、透過領域上に形成された部分が除去されるようにアッシングするステップと、前記アッシングされた第２感光膜パターンをエッチングマスクとして利用してドーピングされた非晶質シリコン膜と非晶質シリコン膜をエッチングしてアクティブパターンを形成するステップと、残留した第２感光膜パターンを除去するステップと、から構成されることを特徴とする。
【００３４】
前記ソース／ドレーン電極を含んだデータラインと反射電極を形成するステップは、前記ボトム−Ｍｏ膜とＡｌ膜及びトップ−Ｍｏ膜が順次に形成された３層膜の上にハーフトーン露光工程を適用して反射電極形成領域を遮る部分がソース／ドレーン電極を含んだデータライン形成領域を遮る部分より相対的に薄い厚さを有する第３感光膜パターンを形成するステップと、前記第３感光膜パターンをエッチングマスクとして利用して３層膜をエッチングしてソース／ドレーン電極を含んだデータラインを形成するステップと、前記第３感光膜パターンに対し、反射電極形成領域に形成された第３感光膜パターンが除去されるようにアッシングするステップと、前記アッシングされた第３感光膜パターンをエッチングマスクとして利用して反射領域のトップ−Ｍｏ膜をエッチングしてボトム−Ｍｏ膜とＡｌ膜との２層膜からなる反射電極を形成するステップと、残留した第３感光膜パターンを除去するステップと、から構成されることを特徴とする。
【００３５】
前記ボトム−Ｍｏ膜は５００〜７００Å厚さで形成し、前記Ａｌ膜は１４００〜１６００Å厚さで形成し、そして、前記トップ−Ｍｏ膜は１００〜２００Å厚さで形成することを特徴とする。
【００３６】
前記反射電極は前記エンボーシングパターンによりエンボーシングを有するように形成されることを特徴とする。
前記透過領域及び反射領域はＴＮモードで駆動されることを特徴とする。
【発明の効果】
【００３７】
以上のように、本発明はソース／ドレーン用金属膜で反射電極を形成するものの、前記ソース／ドレーン用金属としてＭｏ−Ａｌ−Ｍｏの３層膜を適用しながら選択的に反射領域でのトップ−Ｍｏを除去することによって、反射領域での優れる反射率特性を確保することができることは勿論、薄膜トランジスタ領域で良好な電気的コンタクトがなされるようにすることができ、それで、製品の画面品位を向上させることができる。
【００３８】
また、本発明はハーフトーン露光技術を利用して略５〜６枚のマスク工程を利用することだけでアレイ基板を製作することによって、８〜１１枚のマスクを必要とする従来に比べてマスク数を減らすことができ、それによって、低減されたマスク数及び工程数だけ製造費用を減らすことができることは勿論、工程単純化をなすことができる。
【発明を実施するための最良の形態】
【００３９】
以下、添付の図面を参照しつつ本発明の望ましい実施形態を詳細に説明する。
まず、本発明はソース／ドレーン及び反射電極を形成するための物質でＭｏ−Ａｌ−Ｍｏの３層膜を適用するものの、反射領域ではトップ−Ｍｏを除去して反射度が高いＡｌ金属膜が露出されるようにし、薄膜トランジスタ領域では前記トップ−Ｍｏがそのまま存在するようにする。このようにすれば、本発明は反射領域での優れる反射度を確保できることは勿論、薄膜トランジスタ領域での良好な電気的コンタクトがなされるようにすることができ、それで、製品の画面品位を向上させることができるだけでなく、安価のＭｏとＡｌを使用することからコスト高も防止することができる。
【００４０】
また、本発明はハーフトーン（Half Tone）露光技術を利用して半透過型液晶表示装置のアレイ基板を製作する。このようにすれば、本発明は略５〜６枚のマスク工程を利用することだけでもアレイ基板の製作が可能なので、減少したマスク数及び工程数だけ製造費用を低減できることは勿論、工程単純化をなすことができる。
【００４１】
図４Ａ乃至図４Ｌは、本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を示す工程別断面図であって、これを詳しく説明すれば、次の通りである。
【００４２】
図４Ａを参照すれば、画素部が薄膜トランジスタ領域（TFT）、反射領域（R）及び透過領域（T）に区画されたガラス基板３１上にＩＴＯ膜３２とゲート用金属膜３３を順次に蒸着する。次に、図示してはいないが、第１マスクを利用して前記ゲート用金属膜３３上にゲート電極を含んだゲートライン形成領域及び共通電極ライン形成領域と反射領域（R）でのエンボーシング形成のためのエンボーシングパターン形成領域を遮りながら透過領域（R）でのカウンタ電極形成領域を遮る第１感光膜パターン３４を形成する。この際、前記第１感光膜パターン３４はハーフトーン露光工程を適用してカウンタ電極形成領域を遮る第１感光膜パターン部分３４ｂが、その以外の部分、即ち、ゲート電極を含んだゲートライン形成領域と共通電極ライン形成領域及びエンボーシングパターン形成領域を遮る第１感光膜パターン部分３４ａより相対的に薄い厚さを有するように形成する。
【００４３】
図４Ｂを参照すれば、エッチングマスクとして第１感光膜パターンを利用してゲート用金属膜及びＩＴＯ膜をエッチングし、これを通じて、ゲート電極３３ａを含んだゲートライン（図示していない）及び共通電極ライン３３ｂを形成すると共に、反射領域（R）にエンボーシングパターン３３ｃを形成する。次に、前記結果物に対し、アッシング（ashing）工程を進行して透過領域（R）に形成された第１感光膜パターン部分を除去する。この際、前記ゲート電極３３ａを含んだゲートラインと共通電極ライン３３ｂ及びエンボーシングパターン３３ｃ上の第１感光膜パターン部分３４ａは透過領域（T）のカウンタ電極形成領域上に形成された第１感光膜パターン部分より相対的に厚く形成されたので、完全に除去されなくて一部が残留する。
【００４４】
図４Ｃを参照すれば、残留した第１感光膜パターン３４ａをエッチングマスクとして利用して露出された透過領域（T）上のゲート用金属膜を除去し、これを通じて前記透過領域（T）にＩＴＯ膜からなるプレート型のカウンタ電極３２ａを形成する。
【００４５】
図４Ｄを参照すれば、公知の工程によって残留した第１感光膜パターンを除去する。次に、ゲート電極３３ａを含んだゲートライン、共通電極ライン３３ｂ、エンボーシングパターン３３ｃ及びカウンタ電極３２ａが形成されたガラス基板３１の全面上にゲート絶縁膜３５とアクティブ層、即ち、非晶質シリコン層３６とドーピングされた非晶質シリコン層３７を順次に形成する。この際、反射領域（R）にエンボーシングパターン３３ｃが形成されていることによって、前記反射領域（R）に形成されたゲート絶縁膜３５及びアクティブ層３６、３７は、その表面が屈曲することになる。
【００４６】
図４Ｅを参照すれば、第２マスクを利用してドーピングされた非晶質シリコン層３７上に共通電極ライン３３ｂの上部領域を露出させる第２感光膜パターン３８を形成する。この際、前記第２感光膜パターン３８はハーフトーン露光技術を適用して透過領域（T）を遮るように形成された部分３８ｂがアクティブパターン形成領域及び反射電極形成領域を遮る部分３８ａより相対的に薄い厚さを有するように形成する。次に、エッチングマスクとして前記第２感光膜パターン３８を利用してアクティブ層３６，３７及びゲート絶縁膜３５をエッチングして共通電極ライン３３ｂを露出させる第１ビアホール３９を形成する。
【００４７】
図４Ｆを参照すれば、前記第１ビアホール３９が形成された結果物に対し、アッシング工程を進行して透過領域（T）上に形成された第２感光膜パターン部分を除去する。この際、前記透過領域（T）の以外の領域に形成された第２感光膜パターンは相対的に厚く形成されていたので、完全に除去されなくて一部が残留する。
【００４８】
図４Ｇを参照すれば、残留した第２感光膜パターンをエッチングマスクとして利用してドーピングされた非晶質シリコン膜とその下の非晶質シリコン膜をエッチングしてアクティブパターンを形成する。次に、前記エッチングマスクとして利用された第２感光膜パターンを除去する。
【００４９】
図４Ｈを参照すれば、アクティブパターン及び第１ビアホール３９が形成された結果物の全面上にソース／ドレーン用金属膜４０を形成する。ここで、前記ソース／ドレーン用金属膜４０は３層膜構造で形成し、実質的な配線物質である第２層膜としては電気伝導度が優れるだけでなく、反射率が優れるＡｌ系列の膜を適用し、前記Ａｌ系金属膜の下に配置される第１層膜は前記Ａｌ系金属膜がゲート絶縁膜３５と不要な反応が起こることが抑制されるようにＭｏ系列の金属膜を利用し、そして、Ａｌ系金属膜上に配置される第３層膜は画素電極物質であるＩＴＯとの電気的連結が容易であるように、Ｍｏ系列の金属膜を利用する。例えば、Ｍｏ−Ａｌ−Ｍｏの３層構造においてボトム−Ｍｏ膜４１は５００〜７００Å、望ましくは、６００Åの厚さで、Ａｌ膜４２は１４００〜１６００Å、望ましくは、１５００Åの厚さで、そして、トップ−Ｍｏ膜４３は後続工程でのその除去が容易であるように１００〜２００Åの厚さで形成する。
【００５０】
この際、前記３層構造のソース／ドレーン用金属膜４０は第１ビアホール３９を通じて共通電極ライン３３ｂと連結される。また、反射領域（R）に形成されたソース／ドレーン用金属膜部分は下地層が表面屈曲を有していることによって、それ自身も表面屈曲、即ち、エンボーシング４４を有することになる。
【００５１】
引き続き、第３マスクを利用して前記ソース／ドレーン用金属膜４０上にソース／ドレーン電極を含んだデータライン形成領域及び反射電極形成領域を露出させる第３感光膜パターン４５を形成する。この際、前記第３感光膜パターン４５はハーフトーン露光技術を適用して反射電極形成領域に部分４５ｂが、それ以外の領域に形成された部分４５ａより相対的に薄い厚さを有するように形成する。
【００５２】
図４Ｉを参照すれば、エッチングマスクとして前記第３感光膜パターンを利用して３層構造のソース／ドレーン用金属膜を湿式エッチングしてソース／ドレーン電極４６ａ、４６ｂを含んだデータライン（図示していない）を形成する。この際、反射領域（R）には３層構造のソース／ドレーン用金属膜が残留する。次に、前記ソース／ドレーン電極４６ａ、４６ｂが形成された結果物に対し、アッシング工程を進行して透過領域（T）上に形成された第３感光膜パターン部分を除去する。この際、前記透過領域（T）の以外の領域に形成された第３感光膜パターンは相対的に厚く形成されていたので、完全に除去されなくて一部が残留する。
【００５３】
図４Ｊを参照すれば、局部的に残留した第３感光膜パターンをエッチングマスクとして利用して結果物に対して乾燥式エッチングを進行し、これを通じて、反射領域（R）でのトップ−Ｍｏを除去してボトム−Ｍｏ膜４１とＡｌ膜４２の２層膜からなる反射電極４７を形成し、これと同時に、薄膜トランジスタ領域（TFT）でのドーピングされた非晶質シリコン層をエッチングしてオーミック層３７ａとチャネル層３６ａを形成して薄膜トランジスタ５０を構成する。次に、前記局部的に残留した第３感光膜パターンを除去する。
【００５４】
ここで、本発明に係る反射領域（R）での反射電極４７はボトム−Ｍｏ膜４１とＡｌ膜４２の２層膜からなり、特に、上部にＡｌ膜４２が配置されるので、優れる反射率特性を有する。また、本発明に係る薄膜トランジスタ領域（TFT）でのソース／ドレーン電極４６ａ、４６ｂはボトム−Ｍｏ膜４１とＡｌ膜４２及びトップ−Ｍｏ膜４３の３層膜からなり、特に、上部にＭｏ膜が配置されるので、後続に形成されるＩＴＯ画素電極と良好な電気的コンタクトをなすことができる。
【００５５】
図４Ｋを参照すれば、反射電極４７及び薄膜トランジスタ５０が形成された結果物の全面上にシリコン窒化膜のような無機絶縁物質からなる保護膜５１を約２０００Åの厚さで形成する。次に、第４マスクを利用して前記保護膜５１をエッチングして、例えば、薄膜トランジスタ５０のソース電極４６ａの上部を露出させる第４感光膜パターン（図示していない）を形成した後、前記第４感光膜パターンをエッチングマスクとして利用して前記保護膜５１をエッチングし、これを通じて、前記薄膜トランジスタ５０のソース電極４６ａを露出させる第２ビアホール５２を形成する。次に、前記エッチングマスクとして利用された第４感光膜パターンを除去する。
【００５６】
図４Ｌを参照すれば、第２ビアホール５２が設けられた保護膜５１の上にＩＴＯ膜を蒸着する。次に、前記ＩＴＯ膜の上に第５マスクを利用して透過領域（T）での第１画素電極形成領域及び反射領域（R）での第２画素電極形成領域を遮る第５感光膜パターンを形成した後、このような第５感光膜パターンをエッチングマスクとして利用してＩＴＯ膜をエッチングして透過領域（T）及び反射領域（R）にスリット型の画素電極５３を形成する。
【００５７】
その後、前記第５感光膜パターンを除去して本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板の製造を完成する。
【００５８】
図５は、図４Ｌに対応する平面図であって、図示のように、ゲートライン３３ｄとデータライン４６が交差するように配列されており、共通電極ライン３３ｂが前記ゲートライン３３ｄと平行するように配列されており、前記ゲートライン３３ｄとデータライン４６の交差部には薄膜トランジスタ５０が配置されており、透過領域（T）にはＩＴＯのカウンタ電極３２ａが配置されており、反射領域（R）には第１ビアホール３９を通じて共通電極ライン３３ｂとコンタクトされるように反射電極４７が配置されている。
【００５９】
そして、ゲートライン３３ｄとデータライン４６により区画された画素領域内にはＩＴＯの画素電極５３が配置されている。
【００６０】
ここで、前記画素電極５３は、図６に示すように、反射領域（R）及び透過領域（T）の全てで、ゲートライン３３ｄに対して一定の傾きを有する複数のスリットＳ１、Ｓ２を備えたスリット型構造からなり、特に、透過領域（T）でのスリットＳ１は、屈曲部分を有し、反射領域（R）でのスリットＳ２よりも、ゲートライン３３ｄに対して小さい傾きを成す部分を有するように備えられる。
【００６１】
前述のような本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法によれば、反射電極４７をソース／ドレーン用金属膜で形成しながらも反射領域（R）での反射電極４７はＭｏとＡｌの２層膜からなるようにすることによって、優れる反射率特性を表すようにすることができ、また、薄膜トランジスタ領域（TFT）ではＭｏ−Ａｌ−Ｍｏの３層膜からなるようにすることによって、ＩＴＯの画素電極と良好なコンタクトがなされるようにすることができる。
【００６２】
併せて、本発明の方法によれば、５枚のマスクを使用してアレイ基板を製造するので、最小８枚のマスクを使用しなければならない従来技術に比べて少なくとも３枚以上のマスクを減らすことができ、これによって、製造費用を低減できることは勿論、工程を単純化することができる。
【００６３】
一方、前述の本発明の一実施形態ではゲート電極を含んだゲートライン、共通電極ライン、エンボーシングパターン及びＩＴＯのカウンタ電極をハーフトーン技術を適用した第１マスク工程を通じて形成したが、本発明の他の実施形態として一つのマスクを利用してＩＴＯのカウンタ電極を形成した後、もう一つのマスクを利用して残りのゲート電極を含んだゲート電極、共通電極ライン及びエンボーシングパターンを形成し、以後、前述の本発明の一実施形態と同一な後続工程を進行してアレイ基板を製作することができる。
【００６４】
この場合、本発明の他の実施形態は総数６枚のマスクを必要とすることになり、したがって、従来技術に比べて２枚のマスクを減らすことができるので、相変らず製造費用を低減できることは勿論、工程単純化をなすことができる。
【００６５】
また、前述の実施形態は透過領域及び反射領域が各々カウンタ電極と画素電極との間及び反射電極と画素電極との間の水平電界により駆動されるＦＦＳモードについて説明したものであるが、本発明は半透過型ＴＮモード液晶表示装置のアレイ基板製造方法にも適用可能である。
【００６６】
即ち、詳細に図示及び説明してはいないが、ＴＮモードはＦＦＳモードとは異なり、ＩＴＯのカウンタ電極の形成が必要でないので、前述の一実施形態における第１マスクを利用した工程進行の際、ハーフトーン露光技術を適用しなくてもよく、併せて、第５マスクを利用した工程進行の際、画素電極は反射領域には形成しなく、透過領域のみに形成すればよい。それ以外の残りの第２マスク工程、第３マスク工程及び第４マスク工程は一実施形態と同じ方法で進行する。
【００６７】
その上、前述の本発明の一実施形態ではソース／ドレーン電極を含んだデータライン及び反射電極を形成するための第３マスク工程の際、ハーフトーン露光技術を適用して反射領域でのトップ−Ｍｏを選択的に除去したが、典型的な露光技術を適用して反射領域でのトップ−Ｍｏを除去することは勿論、薄膜トランジスタ領域でのトップ−Ｍｏの除去も可能である。これは純粋Ａｌの場合はＩＴＯとのコンタクト抵抗が高くて問題を起こすが、純粋Ａｌの上にＭｏを蒸着した後、前記Ｍｏを除去することになれば、スパッタによりＡｌの表面に打込まれたＭｏ粒子は完全に除去されずに残留するところ、このようなＡｌにＩＴＯをコンタクトさせる場合は、表面Ｍｏ粒子によりコンタクト抵抗を低めることができるためである。
【００６８】
以上、ここでは、本発明を特定の実施形態に関連して図示及び説明したが、本発明がそれに限るのではなく、特許請求範囲は本発明の精神と分野から外れない限度内で本発明が多様に改造及び変形できるということを当業界で通常の知識を有する者であれば容易に分かる。
【図面の簡単な説明】
【００６９】
【図１】従来の半透過型ＴＮ（Twisted Nematic）モード液晶表示装置のアレイ基板を示す断面図である。
【図２】従来の他の半透過型ＴＮモード液晶表示装置のアレイ基板を示す断面図である。
【図３】従来の半透過型ＦＦＳ（Fringe Field Switching）モード液晶表示装置のアレイ基板を示す断面図である。
【図４Ａ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図４Ｂ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図４Ｃ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図４Ｄ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図４Ｅ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図４Ｆ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図４Ｇ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図４Ｈ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図４Ｉ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図４Ｊ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図４Ｋ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図４Ｌ】本発明の一実施形態に係る半透過型ＦＦＳモード液晶表示装置のアレイ基板製造方法を説明するための工程別断面図である。
【図５】図４Ｌに対応する平面図である。
【図６】画素電極５３を示す平面図である。
【符号の説明】
【００７０】
３１  ガラス基板
３２  ＩＴＯ膜
３２ａ  カウンタ電極
３３  ゲート用金属膜
３３ａ  ゲート電極
３３ｂ  共通電極ライン
３３ｃ  エンボーシングパターン
３３ｄ  ゲートライン
３４  第１感光膜パターン
３５  ゲート絶縁膜
３６  非晶質シリコン膜
３７  ドーピングされた非晶質シリコン膜
３８  第２感光膜パターン
３９  第１ビアホール
４０  ソース／ドレーン用金属膜
４１  第１層膜
４２  第２層膜
４３  第３層膜
４４  エンボーシング
４５  第３感光膜パターン
４６  データライン
４６ａ  ソース電極
４６ｂ  ドレーン電極
４７  反射電極
５０  薄膜トランジスタ
５１  保護膜
５２  ビアホール
５３  画素電極
【図１】
2007133410.tif 000003
【図２】
2007133410.tif 000004
【図３】
2007133410.tif 000005
【図４Ａ】
2007133410.tif 000006
【図４Ｂ】
2007133410.tif 000007
【図４Ｃ】
2007133410.tif 000008
【図４Ｄ】
2007133410.tif 000009
【図４Ｅ】
2007133410.tif 000010
【図４Ｆ】
2007133410.tif 000011
【図４Ｇ】
2007133410.tif 000012
【図４Ｈ】
2007133410.tif 000013
【図４Ｉ】
2007133410.tif 000014
【図４Ｊ】
2007133410.tif 000015
【図４Ｋ】
2007133410.tif 000016
【図４Ｌ】
2007133410.tif 000017
【図５】
2007133410.tif 000018
【図６】
2007133410.tif 000019