(57)【要約】【課題】増幅利得のＬｏｗ−Ｇａｉｎモード時にも、高周波信号における通過特性の劣化を防止できるとともに、Ｈｉｇｈ−Ｇａｉｎモード時とＬｏｗ−Ｇａｉｎモード時の入出力整合の両立及び整合部品の内蔵化ができる高周波可変利得増幅器および通信機器を提供する。【解決手段】高周波スイッチ６０をオフさせることにより、高周波スイッチ６２を通過した高周波信号がインピーダンス素子５から電源端子方向へ漏洩することを防止する。【選択図】図１
2007158975.tif 000002
【特許請求の範囲】
【請求項１】
外部から入力された高周波信号を特定の利得で増幅する第一の増幅器と、
前記第一の増幅器の負荷インピーダンス素子と出力インピーダンス素子の信号経路を切断する第一の高周波スイッチと、
前記外部から入力された高周波信号を特定の利得で通過させる第二の増幅器とを備え、
前記第二の増幅器がオン状態の場合に前記第一の高周波スイッチがオフ状態となる
ことを特徴とする高周波可変利得増幅器。
【請求項２】
請求項１記載の高周波可変利得増幅器であって、
前記第一の増幅器の出力インピーダンス素子と前記第一の増幅器の信号経路を切断する第二の高周波スイッチを有する
ことを特徴とする高周波可変利得増幅器。
【請求項３】
請求項１記載の高周波可変利得増幅器であって、
前記第二の増幅器の出力インピーダンス素子を有する高周波信号配線と、
前記第一の増幅器の出力インピーダンス素子を有する高周波信号配線とを、
出力端子で接続する
ことを特徴とする高周波可変利得増幅器。
【請求項４】
請求項２記載の高周波可変利得増幅器であって、
前記第二の増幅器の出力インピーダンス素子を有する高周波信号配線と、
前記第一の増幅器の出力インピーダンス素子を有する高周波信号配線とを、
出力端子で接続する
ことを特徴とする高周波可変利得増幅器。
【請求項５】
請求項３記載の高周波可変利得増幅器であって、
前記第一の増幅器の出力インピーダンス素子を接地面と切断する第三の高周波スイッチを有する
ことを特徴とする高周波可変利得増幅器。
【請求項６】
請求項４記載の高周波可変利得増幅器であって、
前記第一の増幅器の出力インピーダンス素子を接地面と切断する第三の高周波スイッチを有する
ことを特徴とする高周波可変利得増幅器。
【請求項７】
請求項１から請求項６のいずれかに記載の高周波可変利得増幅器を、外部から入力された高周波信号を特定の利得で増幅する高周波増幅器として備えたことを特徴とする通信機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば携帯電話やＰＨＳなどの無線信号の受信機を構成する高周波可変利得増幅器に関し、特に高周波信号通過特性の劣化を防止すると共に増幅モードの異なる回路構成の入出力整合の両立と半導体基板内への集積化に関する。
【背景技術】
【０００２】
図６は携帯電話機の受信部における従来の高周波可変利得増幅器の一構成例を示す回路図である。図６において、外部からの高周波信号が入力される第一のトランジスタ５１のベース端子は、ＰｏｌｙＳｉなどで半導体基板内に構成される金属抵抗などのインピーダンス素子４を介してバイアス回路２に接続され、第一のトランジスタ５１のベース端子とインピーダンス素子４の間に、外部からの高周波信号が入力されるＡＬやＣｕなどの金属配線で半導体基板内に形成されるベース端子Ｐ１０を有する。
【０００３】
第一のトランジスタ５１のエミッタ端子は、ＡＬやＣｕなどの金属配線で半導体基板内に形成されるスパイラルインダクタなどのインピーダンス素子６を介し、ＡＬやＣｕなどの金属配線で半導体基板内に形成されるエミッタ端子Ｐ１１を有する。通常、エミッタ端子Ｐ１１は半導体基板内あるいは外部でＧＮＤに接地される。
【０００４】
第一のトランジスタ５１のコレクタ端子は第二のトランジスタ５０のエミッタ端子に接続され、第二のトランジスタ５０のベース端子は、ＰｏｌｙＳｉなどで半導体基板内に構成される金属抵抗などのインピーダンス素子３を介してバイアス回路１に接続され、第二のトランジスタ５０のコレクタ端子は、ＡＬやＣｕなどの金属配線で半導体基板内に形成されるスパイラルインダクタなどのインピーダンス素子５を介し、電源電圧端子に接続される。
【０００５】
第二のトランジスタ５０のコレクタ端子とインピーダンス素子５の間に、ＡＬやＣｕなどの金属配線間に誘電体などを挟んだ半導体基板内に形成される容量や、半導体基板内の拡散層に形成される容量などのインピーダンス素子７、及び同様にして形成される容量などのインピーダンス素子８を介し、高周波信号を出力するＡＬやＣｕなどの金属配線で半導体基板内に形成される出力端子Ｐ１２に接続される。
【０００６】
また、ＮｃｈＣＭＯＳトランジスタなどを使用した高周波スイッチ６２のソース端子は、上記第一のトランジスタ５１のベース端子と上記ベース端子Ｐ１０の間に接続され、上記高周波スイッチ６２のドレインは、ＡＬやＣｕなどの金属配線間に誘電体などを挟んだ半導体基板内に形成される容量や、半導体基板内の拡散層に形成される容量などのインピーダンス素子９を介し、上記インピーダンス素子７と上記インピーダンス素子８の間に接続され、上記高周波スイッチ６２のゲート端子は、外部から入力される電圧制御信号で電圧制御される電圧制御端子Ｐ１３に接続される。
【０００７】
このような従来の高周波可変利得増幅器の一例として、図５に示すような高周波可変利得増幅器（例えば、特許文献１を参照）がある。
特定の利得を持つ増幅器として機能するＨｉｇｈ−Ｇａｉｎモードとして使用する場合、上記電圧制御端子Ｐ１３に上記高周波スイッチ６２がオフとなるように外部より電圧制御信号を入力することで、上記高周波スイッチ６２がオフ状態となるため、外部より入力された高周波信号は、上記入力端子Ｐ１０より上記第一のトランジスタ５１のベース端子に入力され、上記インピーダンス素子６と上記インピーダンス素子５で決まる増幅率により増幅された信号は、上記第二のトランジスタ５０を通過し、上記インピーダンス素子７及び上記インピーダンス素子８を通過し、上記出力端子Ｐ１２から出力される。
【０００８】
Ｈｉｇｈ−Ｇａｉｎモード時での上記出力端子Ｐ１２から上記入力端子Ｐ１０への信号漏洩量（リバースアイソレーション）は、上記インピーダンス素子８と上記インピーダンス素子９とオフ状態の上記高周波スイッチ６２の経路での信号帰還量で決定づけられ、上記高周波スイッチ６２のオフ抵抗、端子間寄生容量及び半導体基板方向への信号漏洩、更に、上記インピーダンス素子８及び上記インピーダンス素子９などの半導体基板方向の信号漏洩など、上記高周波スイッチ６２及び上記インピーダンス素子８、上記インピーダンス素子９のデバイス特性に大きく依存する。
【０００９】
Ｗ−ＣＤＭＡ方式での高周波可変利得増幅器では、例えば移動中に基地局に近づいたときなど信号レベルが大きい場合、信号を増幅せず通過あるいは減衰させて使用するＬｏｗ−Ｇａｉｎモードがある。
【００１０】
Ｌｏｗ−Ｇａｉｎモードの場合、上記電圧制御端子Ｐ１３に上記高周波スイッチ６２がオンとなるように外部より電圧制御信号を入力することで、上記高周波スイッチ６２がオン状態となる。このとき、上記第一のトランジスタ５１が動作しないように、バイアス回路１及びバイアス回路２は、外部入力電圧制御信号により切断される。
【００１１】
この場合、外部より入力された信号は、上記入力端子Ｐ１０に入力され、オン状態である上記高周波スイッチ６２のソースからドレインへ通過し、上記インピーダンス素子９と上記インピーダンス素子８を通過し、上記出力端子Ｐ１２に出力される。
【００１２】
ところで、第一の問題として、Ｌｏｗ−Ｇａｉｎモードでの高周波信号通過特性は、上記高周波スイッチ６２を通過する際、例えばＮｃｈＣＭＯＳトランジスタなどで形成された上記高周波スイッチ６２のゲート長及びゲート幅で決まるオン抵抗が生じるため、必然的に信号は減衰する。また、上記インピーダンス素子９及び上記インピーダンス素子８などに対しても、半導体基板方向への信号ロスなどにより通過特性は減衰してしまう。
【００１３】
第二の問題として、Ｈｉｇｈ−Ｇａｉｎモード時の回路構成要素である上記インピーダンス素子５は、高周波可変利得増幅器の負荷インピーダンスとして使用され、高利得特性及び低雑音特性が求められる高周波可変利得増幅器の場合、負荷インピーダンスとしてＡＬあるいはＣｕなどの金属配線を使用したスパイラルインダクタなどが使用される。
【００１４】
Ｌｏｗ−Ｇａｉｎモード状態で外部から入力された高周波信号は、前述と同様、上記入力端子Ｐ１０から上記高周波スイッチ６２のソースからドレイン方向へ通過し、上記インピーダンス素子９及び上記インピーダンス素子８を介し上記出力端子Ｐ１２へ出力されるが、上記インピーダンス素子９および上記インピーダンス素子５は、ＡＣ的インピーダンスが小さく、また上記インピーダンス素子５は電源電圧端子に接続されているため、ＡＣ的に特定のインピーダンスを持ち接地状態となる。
【００１５】
上記インピーダンス素子９を通過した高周波信号に対し、上記インピーダンス素子７及び上記インピーダンス素子５を介し、接地方向へ信号が漏洩する経路が生じることにより、Ｌｏｗ−Ｇａｉｎモード時の通過特性が劣化してしまう。
【００１６】
第三の問題として、バイポーラトランジスタなどで構成される上記第二のトランジスタ５０及び上記第一のトランジスタ５１は、例えば、拡散等でアーリ電圧に不具合が起こった場合、コレクタとエミッタ間への高周波信号の漏洩、また各端子間の寄生容量などによる高周波信号の漏洩などが考えられ、Ｌｏｗ−Ｇａｉｎモードでの信号通過特性の劣化が生じる場合がある。
【００１７】
第四の問題として、従来回路では、上記インピーダンス素子７、上記インピーダンス素子８、上記インピーダンス素子９及び上記インピーダンス素子５により、Ｈｉｇｈ−Ｇａｉｎモード及びＬｏｗ−Ｇａｉｎモードの出力整合を合わせ込んでいる。入出力整合状態としてはＶＳＷＲで２．０以下が要求されるなかで、両モードでの整合両立を行おうとした場合、チップインダクタやチップコンデンサなどの外付け部品で更なる合わせ込みを行う必要がある。
【００１８】
近年の携帯電話機等の移動体通信機器では、使用周波数の増加及び使用端末の小型化が常に課題となっており、部品の小型化及び集積化が強く要望されており、外付け整合回路部品の半導体基板内への内蔵化はセット基板上での専有面積の縮小化を意味し、今後の半導体開発では必然的技術となる。
【特許文献１】特開２００３−１６３５５５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら上記のような従来の高周波可変利得増幅器の回路構成の場合には、外部から入力された高周波信号を特定の利得で通過させるＬｏｗ−Ｇａｉｎモードの場合に、外部から入力された高周波信号を特定の利得で増幅させるＨｉｇｈ−Ｇａｉｎモードを構成するスパイラルインダクタなどのインピーダンス素子や、出力整合回路を構成するインピーダンス素子により、Ｌｏｗ−Ｇａｉｎモード時の通過特性が劣化してしまう。
【００２０】
また、Ｌｏｗ−ＧａｉｎモードとＨｉｇｈ−Ｇａｉｎモードの両モードでの入出力整合の合わせ込みを行う場合、チップインダクタやチップコンデンサなどの外付け部品が必要となり、これに対して機器を小型化するためには、両モードでの整合の両立化と集積化が求められている。
【００２１】
本発明は、上記従来の問題点を解決するもので、増幅利得のＬｏｗ−Ｇａｉｎモード時にも、高周波信号における通過特性の劣化を防止することができるとともに、Ｈｉｇｈ−Ｇａｉｎモード時とＬｏｗ−Ｇａｉｎモード時の入出力整合の両立及び整合部品の内蔵化を可能にすることができる高周波可変利得増幅器および通信機器を提供する。
【課題を解決するための手段】
【００２２】
上記の課題を解決するために、本発明の請求項１に記載の高周波可変利得増幅器は、外部から入力された高周波信号を特定の利得で増幅する第一の増幅器と、前記第一の増幅器の負荷インピーダンス素子と出力インピーダンス素子の信号経路を切断する第一の高周波スイッチと、前記外部から入力された高周波信号を特定の利得で通過させる第二の増幅器とを備え、前記第二の増幅器がオン状態の場合に前記第一の高周波スイッチがオフ状態となることを特徴とする。
【００２３】
以上により、第二の増幅器の出力信号が第一の増幅器の負荷インピーダンスを介して接地面方向に漏洩することを防止することにより、第二の増幅器の出力信号の特性劣化を防止することができる。
【００２４】
また、本発明の請求項２に記載の高周波可変利得増幅器は、請求項１記載の高周波可変利得増幅器であって、前記第一の増幅器の出力インピーダンス素子と前記第一の増幅器の信号経路を切断する第二の高周波スイッチを有することを特徴とする。
【００２５】
以上により、第二の増幅器の出力信号が第一の増幅器の寄生成分を通じて漏洩することを防止することにより、第二の増幅器の出力信号の特性劣化を防止することができる。
また、本発明の請求項３に記載の高周波可変利得増幅器は、請求項１記載の高周波可変利得増幅器であって、前記第二の増幅器の出力インピーダンス素子を有する高周波信号配線と、前記第一の増幅器の出力インピーダンス素子を有する高周波信号配線とを、出力端子で接続することを特徴とする。
【００２６】
また、本発明の請求項４に記載の高周波可変利得増幅器は、請求項２記載の高周波可変利得増幅器であって、前記第二の増幅器の出力インピーダンス素子を有する高周波信号配線と、前記第一の増幅器の出力インピーダンス素子を有する高周波信号配線とを、出力端子で接続することを特徴とする。
【００２７】
以上により、第一の増幅器の整合回路と第二の増幅器の整合回路について、相互に電気特性への影響を考慮することなくそれぞれ単独での構成を可能にすることができる。
また、本発明の請求項５に記載の高周波可変利得増幅器は、請求項３記載の高周波可変利得増幅器であって、前記第一の増幅器の出力インピーダンス素子を接地面と切断する第三の高周波スイッチを有することを特徴とする。
【００２８】
また、本発明の請求項６に記載の高周波可変利得増幅器は、請求項４記載の高周波可変利得増幅器であって、前記第一の増幅器の出力インピーダンス素子を接地面と切断する第三の高周波スイッチを有することを特徴とする。
【００２９】
以上により、第二の増幅器の出力信号が第一の増幅器の出力インピーダンス素子から接地面方向へ漏洩することを防止することにより、第二の増幅器の出力信号の特性劣化を防止することができる。
【００３０】
また、本発明の請求項７に記載の通信機器は、請求項１から請求項６のいずれかに記載の高周波可変利得増幅器を、外部から入力された高周波信号を特定の利得で増幅する高周波増幅器として備えたことを特徴とする。
【発明の効果】
【００３１】
以上のように本発明によれば、Ｈｉｇｈ−Ｇａｉｎモード時の信号増幅回路構成部品であるスパイラルインダクタなどの負荷インピーダンス素子と信号増幅回路の間を切断できる高周波スイッチを挿入することにより、第二の増幅器の出力信号が第一の増幅器の負荷インピーダンスを介して接地面方向に漏洩することを防止することができる。
【００３２】
また、第二の増幅器の出力信号が第一の増幅器の寄生成分を通じて漏洩することを防止することができる。
また、第二の増幅器の出力信号が第一の増幅器の出力インピーダンス素子から接地面方向へ漏洩することを防止することができる。
【００３３】
そのため、増幅利得のＬｏｗ−Ｇａｉｎモード時にも、高周波信号における通過特性の劣化を防止することができる。
また、Ｈｉｇｈ−Ｇａｉｎモード時の出力整合回路を含む出力配線とＬｏｗ−Ｇａｉｎモード時の出力整合回路を含む出力配線を、それぞれ単独で出力端子に接続することにより、第一の増幅器の整合回路と第二の増幅器の整合回路について、相互に電気特性への影響を考慮することなくそれぞれ単独での構成を可能にすることができる。
【００３４】
そのため、Ｈｉｇｈ−Ｇａｉｎモード時とＬｏｗ−Ｇａｉｎモード時の入出力整合の両立及び整合部品の内蔵化を可能にすることができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の実施の形態を示す高周波可変利得増幅器および通信機器について、図面を参照しながら具体的に説明する。
図１は本実施の形態の高周波可変利得増幅器における負荷インダクタ切断型の構成例を示す回路図である。図１において、Ｈｉｇｈ−Ｇａｉｎモード時の負荷インピーダンスで、例えばＡＬあるいはＣｕ配線を使用した半導体基板内で形成したスパイラルインダクタなどが使用される上記インピーダンス素子５と、半導体基板内の拡散層に形成される拡散容量やＡＬあるいはＣｕ配線間に誘電体をサンドイッチした構造である金属配線間容量などを用いた出力整合回路を構成する上記インピーダンス素子７との配線の間に、例えば、ＰｃｈＣＭＯＳトランジスタなどを使用した上記高周波スイッチ６０を挿入した構成をとっている。
【００３６】
Ｈｉｇｈ−Ｇａｉｎモードの場合、上記高周波スイッチ６０のゲート端子である電圧制御端子Ｐ１４に、外部より上記高周波スイッチ６０がオン状態となるような制御電圧を印加しており、また例えばＮｃｈＣＭＯＳトランジスタなどを使用した上記高周波スイッチ６２のゲート端子である電圧制御端子Ｐ１３に、外部より上記高周波スイッチ６２がオフ状態となるような制御電圧を印加した状態となっている。
【００３７】
この場合、外部より入力された高周波信号は、上記入力端子Ｐ１０から上記第一のトランジスタ５１のベース端子に入力される。このとき上記高周波スイッチ６２はオフしているため、上記高周波スイッチ６２を通過する信号経路は遮断されている。
【００３８】
上記高周波スイッチ６０はオン状態であるので、上記第一のトランジスタ５１のベース端子に入力された高周波信号は、上記第一のトランジスタ５１により上記インピーダンス素子６と上記インピーダンス素子５の割合で決まる増幅量で増幅され、上記第二のトランジスタ５０を通過し、上記インピーダンス素子７及び上記インピーダンス素子８を通過して、上記出力端子Ｐ１２より増幅された信号が出力される。
【００３９】
このとき、上記高周波スイッチ６２はオフされているため、上記インピーダンス素子９を通過して上記インピーダンス素子６２のドレインからソース方向へ流れる信号経路は、遮断されており、従来と同等の高周波特性が得られる。
【００４０】
Ｌｏｗ−Ｇａｉｎモード状態の場合、上記高周波スイッチ６２のゲートである上記電圧制御端子Ｐ１３には、外部より上記高周波スイッチ６２がオンするような制御電圧が印加されると同時に、上記高周波スイッチ６０のゲート端子である上記電圧制御端子Ｐ１４には、外部より上記高周波スイッチ６０がオフするような制御電圧が印加される。
【００４１】
この場合、上記高周波スイッチ６０はオフ状態であるため上記第一のトランジスタ５１のコレクタに外部からの電源電圧が印加されず、そのため上記第一のトランジスタ５１は飽和状態となり動作しない。
【００４２】
この状態で外部より高周波信号が入力された場合は、上記入力端子Ｐ１０より高周波信号が入力され、上記高周波スイッチ６２がオンしているため上記高周波スイッチ６２のソースからドレイン方向へ外部から入力された信号が通過する。上記高周波スイッチ６２を通過した高周波信号は、上記インピーダンス素子９及び上記インピーダンス素子８を介し上記出力端子Ｐ１２に出力される。
【００４３】
この状態で上記高周波スイッチ６０はオフ状態となっており、上記インピーダンス素子５からＡＣ的に接地されている電源端子方向への信号経路が遮断され、また、上記第二のトランジスタ５０は、上記高周波スイッチ６０がオフ状態であるためコレクタ端子に電源電圧が印加されず飽和状態となっており、オフ状態となっているため、上記第二のトランジスタ５０のコレクタ端子からエミッタ端子への通過経路は遮断されている。
【００４４】
従って、上記インピーダンス素子９を通過した高周波信号は上記インピーダンス素子７方向へは漏洩せず、ロスのない高周波信号が上記高周波スイッチ８を通過し上記出力端子Ｐ１２に出力される。
【００４５】
図２は本実施の形態の高周波可変利得増幅器における負荷インダクタ及び増幅トランジスタ切断型の構成例を示す回路図である。図１の回路構成に対し上記高周波スイッチ６０とインピーダンス素子７の間と上記第二のトランジスタ５０のコレクタ端子の間に例えばＰｃｈＭＯＳトランジスタ６１を挿入した回路構成である。上記高周波スイッチ６１のゲート端子は外部からの制御信号により切替ができる電圧制御端子Ｐ１５により制御される。
【００４６】
高周波可変利得増幅器として機能するＨｉｇｈ−Ｇａｉｎモード時は、上記高周波スイッチ６０と上記高周波スイッチ６１はオン状態となり、上記第二のトランジスタ５０のコレクタ端子には上記インピーダンス素子５を通し電源電圧が供給されるため、上記第一のトランジスタ６１も動作し、上記第一のトランジスタ５１のベース端子に入力された外部高周波信号は、上記第一のトランジスタ５１で増幅され上記第二のトランジスタ５０及び上記高周波スイッチ６１のソースからドレイン方向へ通過し、上記インピーダンス素子７及び上記インピーダンス素子８を通過し出力端子Ｐ１８へ出力される。
【００４７】
Ｌｏｗ−Ｇａｉｎモード時の場合、上記高周波スイッチ６０と上記高周波スイッチ６１はいずれもオフ状態となり、入力端子Ｐ１０に入力された外部からの高周波信号は、上記高周波スイッチ６２がオン状態となっており、上記高周波スイッチ６２のソースからドレイン方向へ高周波信号は通過し、上記インピーダンス素子９及び上記インピーダンス素子８を通過し上記出力端子Ｐ１２へ信号が出力される。
【００４８】
ここで新規に追加した上記高周波スイッチ６１がオフとなることにより、例えば上記第二のトランジスタ５０のアーリ電圧が低い場合やベースとコレクタ間の寄生容量が大きく高周波信号に対するインピーダンスが低くなった場合でも、上記第一のトランジスタ５１方向への信号漏洩を防止することができ、Ｌｏｗ−Ｇａｉｎモード時の高周波信号通過特性の劣化を防止することが可能となる。
【００４９】
図３は本実施の形態の高周波可変利得増幅器における出力配線変更型の構成例を示す回路図である。図１の回路構成に対し上記第二のトランジスタ５０と上記高周波スイッチ６０の間に、整合回路網８０内のインピーダンス素子８１及びインピーダンス素子８２を介し、上記出力ピンＰ１２に接続されている。インピーダンス素子８１とインピーダンス素子８２の間にインピーダンス素子８４が接続され、高周波スイッチ６３のドレインに接続されソース端子は接地されている。上記高周波スイッチ６３のゲート端子は電圧制御端子Ｐ１６に接続されている。
【００５０】
また上記入力端子Ｐ１０と上記第一のトランジスタ５１の間から上記高周波スイッチ６２のソース端子に接続され、上記高周波スイッチ６２のコレクタはインピーダンス素子３０に接続される。インピーダンス素子３０は上記整合回路網８０と上記出力端子Ｐ１２の間に接続される。
【００５１】
ここで、Ｈｉｇｈ−Ｇａｉｎモードの場合、上記高周波スイッチ６０及び上記高周波スイッチ６３はオン状態であり、上記高周波スイッチ６２はオフ状態である。入力端子Ｐ１０に外部より入力された高周波信号は、上記第一のトランジスタ５１のベース端子に入力され、増幅された信号はコレクタに接続された上記第二のトランジスタを通過し整合回路網８０を通過し出力端子Ｐ１２に出力される。
【００５２】
整合回路網８０を半導体基板内部で構成することにより、外付け部品が不要となる。またＬｏｗ−Ｇａｉｎモードの場合、上記高周波スイッチ６０及び上記高周波スイッチ６３はオフ状態であり、上記高周波スイッチ６２はオン状態である。この場合は、入力端子Ｐ１０に外部より入力された高周波信号は、上記高周波スイッチ６２のソース端子からコレクタ端子へ通過し、インピーダンス素子３０を通過して出力端子Ｐ１２に出力される。
【００５３】
ここで高周波スイッチ６３及び高周波スイッチ６０がオフ状態であるため、上記インピーダンス素子３０を通過した高周波信号は、上記インピーダンス素子８４及び上記インピーダンス素子５から接地方向への信号漏洩が防止できる。またＨｉｇｈ−Ｇａｉｎモード状態とＬｏｗ−Ｇａｉｎモード状態の整合が互いに独立しているため、整合回路の半導体内部への内蔵化が容易となる。
【００５４】
図４は本実施の形態の高周波可変利得増幅器における出力配線変更型の他の構成例を示す回路図である。図２の回路構成に対し上記第二のトランジスタ５０と上記インピーダンス素子８１の間に上記高周波スイッチ６１を挿入した回路構成としている。
【００５５】
ここで、Ｈｉｇｈ−Ｇａｉｎモードの場合、上記高周波スイッチ６０、上記高周波スイッチ６１及び上記高周波スイッチ６３はオン状態であり、上記高周波スイッチ６２はオフ状態である。
【００５６】
入力端子Ｐ１０に外部より入力された高周波信号は、上記第一のトランジスタ５１のベース端子に入力され、増幅された信号はコレクタに接続された上記第二のトランジスタを通過し、上記高周波スイッチ６１のソースからドレインを通過して整合回路網８０を通過し、出力端子Ｐ１２に出力される。
【００５７】
整合回路網８０を半導体基板内部で構成することにより、外付け部品が不要となる。またＬｏｗ−Ｇａｉｎモードの場合、上記高周波スイッチ６０及び上記高周波スイッチ６３はオフ状態であり、上記高周波スイッチ６２はオン状態である。入力端子Ｐ１０に外部より入力された高周波信号は、上記高周波スイッチ６２のソース端子からコレクタ端子へ通過し、インピーダンス素子３０を通過して出力端子Ｐ１２に出力される。
【００５８】
ここで高周波スイッチ６３、高周波スイッチ６０及び高周波スイッチ６１がオフ状態であるため、上記インピーダンス素子３０を通過した高周波信号は、上記インピーダンス素子８４及び上記インピーダンス素子５から接地方向への信号漏洩が防止でき、更に上記第二のトランジスタ５０のコレクターエミッタ間あるいはコレクターベース間の寄生インピーダンスを介しての信号漏洩も防止できる。またＨｉｇｈ−Ｇａｉｎモード状態とＬｏｗ−Ｇａｉｎモード状態の整合が互いに独立しているため、整合回路の半導体内部への内蔵化が容易となる。
【産業上の利用可能性】
【００５９】
本発明の高周波可変利得増幅器および通信機器は、Ｌｏｗ−Ｇａｉｎモード時の信号通過特性の劣化を防止でき、Ｈｉｇｈ−Ｇａｉｎモード時及びＬｏｗ−Ｇａｉｎモード時の整合を独立に半導体基板内部で形成することができるもので、例えば携帯電話やＰＨＳなどの無線信号の受信機を構成する高周波可変利得増幅器等に適用である。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態の高周波可変利得増幅器における負荷インダクタ切断型の構成例を示す回路図
【図２】同実施の形態の高周波可変利得増幅器における負荷インダクタ及び増幅トランジスタ切断型の構成例を示す回路図
【図３】同実施の形態の高周波可変利得増幅器における出力配線変更型の構成例を示す回路図
【図４】同実施の形態の高周波可変利得増幅器における出力配線変更型の他の構成例を示す回路図
【図５】従来の高周波可変利得増幅器の構成例を示す回路図
【図６】従来の高周波可変利得増幅器の他の構成例を示す回路図
【符号の説明】
【００６１】
Ｐ１    入力端子
Ｐ２    出力端子
Ｐ３    電圧制御端子
Ｐ４    電圧制御端子
Ｐ１０    入力端子
Ｐ１１    エミッタ端子
Ｐ１２    出力端子
Ｐ１３    電圧制御端子
Ｐ１４    電圧制御端子
Ｐ１５    電圧制御端子
Ｐ１６    電圧制御端子
１    バイアス回路
２    バイアス回路
３    インピーダンス素子
４    インピーダンス素子
５    インピーダンス素子
６    インピーダンス素子
７    インピーダンス素子
８    インピーダンス素子
９    インピーダンス素子
１０    増幅回路
１１    入力側コンデンサ
１２    出力側コンデンサ
１３    電源端子
１４    チョークコイル
１５    バイパスコンデンサ
２０    信号バイパス回路
２１    バイパスコンデンサ
２２    高周波スイッチ
２３    高周波スイッチ
２４    抵抗器
５０    トランジスタ
５１    トランジスタ
６０    高周波スイッチ
６１    高周波スイッチ
６２    高周波スイッチ
６３    高周波スイッチ
８０    整合回路網
８１    インピーダンス素子
８２    インピーダンス素子
８４    インピーダンス素子
【図１】
2007158975.tif 000003
【図２】
2007158975.tif 000004
【図３】
2007158975.tif 000005
【図４】
2007158975.tif 000006
【図５】
2007158975.tif 000007
【図６】
2007158975.tif 000008