(57)【要約】【課題】  デジタル回路の駆動により生ずるノイズのアナログ信号への混入を防ぐ。【解決手段】  撮像素子駆動システムは、撮像素子３０、ＤＲＡＭ１２、タイミング制御部１７、およびメモリ制御部２１を備える。タイミング制御部１７は撮像素子駆動信号を撮像素子３０とメモリ制御部２１とに出力する。撮像素子駆動信号に基づいて撮像素子３０は画素信号を生成する。タイミング制御部１７は設定信号を撮像素子３０とタイミング制御部１７とに出力する。設定信号に基づいて撮像素子３０は撮像素子３０の設定を変更する。メモリ制御部２１は、撮像素子駆動信号および設定信号の両方とも受信していないときに、ＤＲＡＭ１２のリフレッシュ動作を実行する。【選択図】        図１
2007036425.tif 000002
【特許請求の範囲】
【請求項１】
アナログ信号出力手段にアナログ信号を出力させるための第１の駆動信号を、前記アナログ信号出力手段に出力するタイミング制御手段と、
第１の駆動動作を実行する間にノイズを発生するデジタル回路と、
時間差をおいて連続して前記タイミング制御手段から出力される、２つの前記第１の駆動信号の間に前記第１の駆動動作を実行することにより、前記デジタル回路において発生する前記ノイズの前記アナログ信号への混入を防ぐデジタル回路駆動手段とを備える
ことを特徴とするアナログ機器駆動システム。
【請求項２】
前記アナログ信号出力手段は、前記第１の駆動信号に基づいてアナログ信号である画像信号を出力する撮像素子であることを特徴とする請求項１に記載のアナログ機器駆動システム。
【請求項３】
前記第１の駆動信号は、前記撮像素子の受光面において受光量に応じた画素信号を生成する画素から前記撮像素子の出力端まで転送させるための転送信号、前記画素における前記画素信号をリセットさせるためのリセット信号、前記画素信号を相関二重サンプリングさせるためのサンプルホールド信号、および前記撮像素子の設定を変更させるための変更信号の少なくとも一つであることを特徴とする請求項２に記載のアナログ機器駆動システム。
【請求項４】
前記デジタル回路はＡ／Ｄ変換器によりデジタル信号に変換される前記画素信号を格納するためのＤＲＡＭであり、前記第１の駆動動作がリフレッシュ動作であることを特徴とする請求項１〜請求項３のいずれか１項に記載のアナログ機器駆動システム。
【請求項５】
前記デジタル回路駆動手段は、前記タイミング制御手段から出力される前記第１の駆動信号に基づいて、前記ＤＲＡＭの前記リフレッシュ動作を実行することを特徴とする請求項４に記載のアナログ機器駆動システム。
【請求項６】
アナログ信号である画像信号を生成する撮像素子と、
前記撮像素子に前記画像信号を生成させるための第１の駆動信号を生成し、時間差をおいて前記第１の駆動信号を出力するタイミング制御回路と、
前記画像信号をデジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器によってデジタル信号に変換された前記画像信号を格納するＤＲＡＭと、
前記タイミング制御手段から連続して出力される２つの前記第１の駆動信号の間に、前記ＤＲＡＭのリフレッシュ動作を実行することにより、前記リフレッシュ動作により発生するノイズの前記画像信号への混入を防ぐメモリ制御手段とを備える
ことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置のようにデジタル回路を有するアナログ機器を駆動する駆動システムに関する。
【背景技術】
【０００２】
近年のデジタルカメラでは、撮像した画像がアナログ信号である画像信号として生成され、画像信号をデジタル信号に変換して所定の画像信号処理が行われる。そのために、デジタルカメラには、撮像素子、Ａ／Ｄコンバータ、タイミングジェネレータ、フレームメモリなどが設けられる。
【０００３】
これらのアナログ回路およびデジタル回路は、一般的に混在してデジタルカメラに組み込まれる。したがって、デジタル回路において発生するノイズがアナログ信号に混入することが問題であった。
【０００４】
例えば、デジタルカメラのフレームメモリとしてＤＲＡＭを用いることが知られている（特許文献１参照）。デジタル回路であるＤＲＡＭはデータの再書き込みのためのリフレッシュ動作が必要である。一方で、リフレッシュ動作によりノイズが発生し画像信号に混入するおそれがある。
【０００５】
このようにデジタル回路を有するアナログ機器には、デジタル回路を駆動するときに発生するノイズがアナログ信号に混入するおそれがあった。
【特許文献１】特開２００２−２１８３７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明ではデジタル回路の駆動によって発生するノイズのアナログ信号への混入を防ぐことが可能なアナログ機器駆動システムの提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明のアナログ機器駆動システムは、アナログ信号出力手段にアナログ信号を出力させるための第１の駆動信号をアナログ信号出力手段に出力するタイミング制御手段と、第１の駆動動作を実行する間にノイズを発生するデジタル回路と、時間差をおいて連続してタイミング制御手段から出力される２つの第１の駆動信号の間に第１の駆動動作を実行することによりデジタル回路において発生するノイズのアナログ信号への混入を防ぐデジタル回路駆動手段とを備えることを特徴としている。
【０００８】
また、アナログ信号出力手段は第１の駆動信号に基づいてアナログ信号である画像信号を出力する撮像素子であることが好ましい。
【０００９】
また、第１の駆動信号は撮像素子の受光面において受光量に応じた画素信号を生成する画素から撮像素子の出力端まで転送させるための転送信号、画素における画素信号をリセットさせるためのリセット信号、画素信号を相関二重サンプリングさせるためのサンプルホールド信号、および撮像素子の設定を変更させるための変更信号の少なくとも一つであることが好ましい。
【００１０】
デジタル回路はＡ／Ｄ変換器によりデジタル信号に変換される画素信号を格納するためのＤＲＡＭであり、第１の駆動動作がリフレッシュ動作であることが好ましい。
【００１１】
デジタル回路駆動手段はタイミング制御手段から出力される第１の駆動信号に基づいてＤＲＡＭのリフレッシュ動作を実行することが好ましい。
【００１２】
また、本発明の撮像装置は、アナログ信号である画像信号を生成する撮像素子と、撮像素子に画像信号を生成させるための第１の駆動信号を生成し時間差をおいて第１の駆動信号を出力するタイミング制御回路と、画像信号をデジタル信号に変換するＡ／Ｄ変換器と、Ａ／Ｄ変換器によってデジタル信号に変換された画像信号を格納するＤＲＡＭと、タイミング制御手段から連続して出力される２つの第１の駆動信号の間にＤＲＡＭのリフレッシュ動作を実行することによりリフレッシュ動作により発生するノイズの画像信号への混入を防ぐメモリ制御手段とを備えることを特徴としている。
【発明の効果】
【００１３】
本発明によれば、デジタル回路の駆動により生じるノイズのアナログ信号への混入を防止することが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の一実施形態を適用した撮像装置駆動システム（アナログ機器駆動システム）を有するデジタルカメラの内部構成を概略的に示すブロック図である。
【００１５】
まず、デジタルカメラの全体構成について簡単に説明する。デジタルカメラ１０は、撮像素子３０（アナログ信号出力手段）、デジタル信号処理部１１、ＤＲＡＭ１２、モニタ１３、メモリコネクタ１４、ケーブルコネクタ１５、システム制御部１６、およびタイミング制御部１７（タイミング制御手段）等によって構成される。
【００１６】
撮像素子３０は、デジタル信号処理部１１に接続される。撮像動作の実行により撮像素子３０が生成する画像信号は、デジタル信号処理部１１に送られる。デジタル信号処理部１１に送られた画像信号は、一旦信号処理用のメモリであるＤＲＡＭ１２に格納される。ＤＲＡＭ１２に格納された画像信号は、デジタル信号処理部１１によって所定の信号処理が行われる。
【００１７】
所定の信号処理が行われた画像信号はモニタ１３に送られる。画像信号に基づいてモニタ１３に被写体像が表示される。または、画像信号はメモリコネクタ１４を介して接続される外部メモリ（図示せず）に格納される。または、画像信号はケーブルコネクタ１５を介してパソコン（図示せず）やプリンタ（図示せず）に送られる。送られた画像信号に対して信号処理や被写体の画像のプリントが行われる。
【００１８】
システム制御部１６によって、デジタルカメラ１０全体の動作が制御される。システム制御部１６には、シャッタボタン（図示せず）やモード切替スイッチ（図示せず）などの操作部２２が接続され、レリーズ動作の実行、モードの切り替えが入力される。
【００１９】
タイミング制御部１７はシステム制御部１６によって制御されることにより、撮像素子３０を駆動するための撮像素子駆動信号（第１の駆動信号）と画素信号をＤＲＡＭ１２に格納させるためのメモリ制御信号とが所定のタイミングで出力される。
【００２０】
次に各部位について、詳細に説明する。デジタルカメラ１０には撮影光学系１８が設けられる。撮影光学系１８は複数のレンズにより構成されており、焦点位置の調整および撮像素子３０の受光面上に被写体像を結像させることが可能である。撮影光学系１８は撮像素子３０と光学的に接続される。
【００２１】
撮像素子３０と撮影光学系１８との間には、シャッタ１９が設けられる。撮像動作を実行するとき、シャッタ１９が開かれる。撮像素子３０の受光面上に結像される被写体の光学像が、撮像素子３０において受光される。撮像素子３０が受光した被写体像に相当する画像信号が生成される。
【００２２】
撮像素子３０の構成について図２、図３を用いて説明する。図２は、撮像素子３０の電気的構成を示すブロック図である。図３は、各画素の構成を示す回路図である。撮像素子３０は、例えばＣＭＯＳイメージセンサであって、受光面を有する撮像部３１、行選択回路３２、および列選択回路３３等によって構成される。撮像部３１の受光面には複数の画素３４がマトリックス上に配置される（図２参照）。
【００２３】
各々の画素では、受光量に応じた画素信号が生成される。受光面を構成するすべての画素３４において生成される画素信号が順番に出力部３５から出力される。なお、画像信号は異なる複数の画素３４から出力される複数の画素信号によって構成される。
【００２４】
各画素３４にはフォトダイオード（ＰＤ）３６、フローティングディフュージョン（ＦＤ）３７、転送トランジスタ３８、リセットトランジスタ３９、増幅トランジスタ４０、および行選択トランジスタ４１が設けられる。
【００２５】
ＰＤ３６では、受光量に応じた信号電荷が生成される。ＰＤ３６で生成される信号電荷は、ＦＤ３７に受取られる。ＦＤ３６において、信号電荷は信号電圧に変換される。信号電圧は増幅トランジスタ４０から画素信号として出力される。
【００２６】
ＦＤ転送信号ΦＴが入力されるとき、転送トランジスタ３８はＰＤ３６からＦＤ３７に信号電荷を転送させる。リセット信号ΦＲが入力されるとき、リセットトランジスタ３９はＦＤ３７の信号電荷をリセットさせる。信号電荷をリセットすることにより画素信号もリセットされる。
【００２７】
行選択信号ΦＳＲが入力されるとき、行選択トランジスタ４１は画素信号を増幅トランジスタ４０から垂直出力線４２に出力可能にさせる。ＦＤ転送信号ΦＴ、リセット信号ΦＲ、行選択信号ΦＳＲは所定のタイミングで行選択回路３２から出力される。
【００２８】
垂直出力線４２は、各列に設けられており、各列に配置された画素３４において生成される画素信号を出力させる。各垂直出力線４２は、相関二重サンプリング・サンプルホールド（ＣＤＳ／ＳＨ）回路４３、および列選択トランジスタ４４を介して水平出力線４５に接続される。また、水平出力線４５は出力部３５に接続される。
【００２９】
ＣＤＳ／ＳＨ回路４３により画素信号は相関二重サンプリング・サンプルホールドされる。すなわち、ＳＨＰ信号ΦＳＨＰおよびＳＨＤ信号ΦＳＨＤがそれぞれ入力されるときに、垂直出力線４２に出力される画素信号がサンプルされ、その差分がホールドされる。
【００３０】
列選択信号ΦＳＣが入力されるとき、列選択トランジスタ４４はサンプルホールドされた画素信号を水平出力線４５に出力させる。水平出力線４５に出力された画素信号は出力部３５から撮像素子３０の外部に出力される。列選択信号ΦＳＣは所定のタイミングで列選択回路３３から出力される。
【００３１】
したがって、ＦＤ転送信号ΦＴ、リセット信号ΦＲ、ＳＨＰ信号ΦＳＨＰ、ＳＨＤ信号ΦＳＨＤ、行選択信号ΦＳＲ、および列選択信号ΦＳＣを所定のタイミングで出力することにより、各画素３４において画素信号が生成される。また、行選択信号ΦＳＲおよび列選択信号ΦＳＣを所定のタイミングで出力することにより、画素信号が各画素３４から出力部３５まで転送される。
【００３２】
なお、これらの信号を出力するタイミングは、タイミング制御部１７から行選択回路３２および列選択回路３３に出力される撮像素子駆動信号によって定められる。したがって、タイミング制御部１７および行選択回路３２によって所定のタイミングで出力されるリセット信号が、各画素において生成した画素信号をリセットさせている。
【００３３】
また、タイミング制御部１７、行選択回路３２、および列選択回路３３によって所定のタイミングで出力される行選択信号および列選択信号が、各画素３４において生成した画素信号を出力部３５まで転送させている。
【００３４】
なお、撮像素子３４は、全画素出力と間引き出力などの動作の設定を変更可能であり、設定を変更するための設定信号もタイミング制御部１７から撮像素子３０に出力される。
【００３５】
撮像素子３０から出力される画像信号はＡ／Ｄコンバータ２０によりデジタル信号に変換される（図１参照）。前述のように、デジタル信号に変換された画像信号は一旦作業用のメモリであるＤＲＡＭ１２に格納される。格納された画像信号は、デジタル信号処理部１１に読出される。前述のように、デジタル信号処理部１１読み出された画像信号には、所定の信号処理が行われる。
【００３６】
メモリ制御部２１によって、画像信号のＤＲＡＭ１２への格納動作が制御される。また、格納された画像信号のデジタル信号処理部１１への出力動作も、メモリ制御部２１によって制御される。さらに，ＤＲＡＭ１２のリフレッシュ動作（第１の駆動動作）もメモリ制御部２１によって制御される。
【００３７】
撮像素子３０の駆動のタイミングを定める撮像素子駆動信号は、メモリ制御部２１にも出力される。撮像素子駆動信号が出力されていない間に、メモリ制御部２１はＤＲＡＭ１２をリフレッシュさせる。すなわち、連続する２つの撮像素子駆動信号の間に、メモリ制御部２１によってＤＲＡＭ１２のリフレッシュ動作が実行される。
【００３８】
次に、撮像素子における所定の動作とＤＲＡＭにおけるリフレッシュ動作とが実行されるタイミングについて、図４、図５を用いて説明する。図４は、撮像素子駆動信号に基づいて行なわれる動作のタイミングを示すタイミングチャートである。図５は、リフレッシュ動作を行なうタイミングを示すタイミングチャートである。
【００３９】
Ｔ０のタイミングにおいて、撮像素子駆動信号が入力されると、ｎ行選択信号ΦＳＲｎ、リセット信号ΦＲ、およびＦＤ転送信号ΦＴが行選択回路３２から撮像部３１に出力される。
【００４０】
ｎ行選択信号ΦＳＲｎが出力されることにより、ｎ行に並ぶすべての画素３４から画素信号が出力可能になる。リセット信号ΦＲおよびＦＤ転送信号ΦＴが出力されることにより、ＰＤ３６およびＦＤ３７に蓄積された信号電荷がリセットされ、ＦＤ３７の電位も基準電位にリセットされる。
【００４１】
Ｔ１のタイミングで、ＳＨＰ信号ΦＳＨＰが行選択回路３２からＣＤＳ／ＳＨ回路４３に出力される。ＳＨＰ信号ΦＳＨＰが出力されることにより、ｎ行に並ぶすべての画素３４から出力される画素信号が、各列に設けられるＣＤＳ／ＳＨ回路４３にサンプリングされる。なお、このタイミングでサンプリングされる画素信号は、信号電荷が蓄積されていないときのリセットノイズ分に相当する画素信号である。
【００４２】
Ｔ２のタイミングで、ＦＤ転送信号ΦＴが行選択回路３２から撮像部３１に出力される。ＦＤ転送信号ΦＴが出力されることにより、ＰＤ３６において発生して蓄積された信号電荷がＦＤ３７に転送される。
【００４３】
Ｔ３のタイミングでは、ＳＨＤ信号ΦＳＨＤが行選択回路３２からＣＤＳ／ＳＨ回路４３に出力される。ＳＨＤ信号ΦＳＨＤが出力されることにより、ｎ行に並ぶすべての画素３４から出力される画素信号が、各列に設けられるＣＤＳ／ＳＨ回路４３にサンプリングされる。なお、このタイミングでサンプリングされる画素信号は、受光により生成した信号電荷にリセットノイズを重畳した画素信号に相当する。
【００４４】
Ｔ４のタイミングで、１列選択信号ΦＳＣ１が列選択回路３３から列選択トランジスタ４４に出力される。１列選択信号ΦＳＣ１が出力されることにより、１列目のＣＤＳ／ＳＨ回路４３に相関二重サンプリングされた画素信号が、水平出力線４５および出力部３５を介してＡ／Ｄコンバータ２０に出力される。
【００４５】
Ｔ５のタイミングでは、２列選択信号ΦＳＣ２が列選択回路３３から列選択トランジスタ４４出力される。２列選択信号ΦＳＣ２が出力されることにより、２列目のＣＤＳ／ＳＨ回路４３に相関二重サンプリングされた画素信号が、水平出力線４５および出力部３５を介してＡ／Ｄコンバータ２０に出力される。
【００４６】
以後、同様にしてすべての列のＣＤＳ／ＳＨ回路４３に相関二重サンプリングされた画素信号が、出力される。Ｔ６のタイミングで、最後の列であるｍ列目の画素信号の出力が終了した後に撮像素子駆動信号がＯＦＦになるように、撮像素子駆動信号の長さが予め調整される。
【００４７】
次にＴ７のタイミングで、Ｔ０のタイミングと同様にｎ+１行目に配置された画素において生成される画素信号の出力が開始される。以後、同様にして受光面を構成するすべての行の画素３４から画素信号が出力される。
【００４８】
以上のように、撮像素子駆動信号が撮像素子３０に入力されるたびに、１列に並ぶ画素３４から連続して画素信号が生成され、出力される。
【００４９】
次に撮像素子駆動信号の出力動作とリフレッシュ動作とのタイミングとについて説明する。
【００５０】
前述のように、１フレームの画像信号は、原則として受光面を構成するすべての画素３４から出力される複数の画素信号によって構成される。デジタル信号処理部１１には、タイミング制御部１７からフレーム信号が入力される。
【００５１】
フレーム信号がＯＮである間に、Ａ／Ｄコンバータ２０を介してデジタル信号処理部１１に入力される画素信号が、同一の画像信号を形成する画素信号として認識される。フレーム信号がＯＮであるｔ０〜ｔ７の間に、すべての行の画素３４から画素信号を出力させるように、撮像素子駆動信号が出力される（ｔ１、ｔ３、ｔ６参照）。
【００５２】
メモリ制御部２１によって、２つの撮像素子駆動信号が出力されるタイミングの合間にリフレッシュ動作が実行される（ｔ２参照）。また、前述のように、撮像素子３０の設定を変更させるための設定信号が出力される間もリフレッシュ動作を実行せず、設定信号の出力終了後に、リフレッシュ動作が行なわれる（ｔ４、ｔ５参照）。
【００５３】
次にメモリ制御部２１において行なわれるリフレッシュ動作の処理について図６を用いて説明する。図６は、リフレッシュ動作の処理を説明するためのフローチャートである。
【００５４】
リフレッシュ動作の処理は、フレーム信号が出力され、１フレームに相当する画像信号の読出し開始によって始まる。まずステップＳ１００において、デジタル信号処理部１１から画像信号を受信しているか否か確認する。画像信号を受信している場合はステップＳ１０１に進み、画像信号をＤＲＡＭ１２に格納する。ＤＲＡＭ１２に格納後は後述するステップＳ１０５に進む。
【００５５】
ステップＳ１００において、画像信号を受信していない場合はステップＳ１０２に進む。ステップＳ１０２では、メモリ制御部２１が撮像素子駆動信号を受信しているか否かを判断する。撮像素子駆動信号を受信している場合は、後述するようにステップＳ１０５に進む。撮像素子駆動信号受信していない場合は、ステップＳ１０３に進む。
【００５６】
ステップＳ１０３では、メモリ制御部２１が設定信号を受信しているか否かを判断する。設定信号を受信している場合は、後述するようにステップＳ１０５に進む。設定信号を受信していない場合は、ステップＳ１０４に進む。
【００５７】
ステップＳ１０４において、ＤＲＡＭ１２のリフレッシュ動作を実行する。リフレッシュ動作の終了後にステップＳ１０５に進む。
【００５８】
前述のように、ステップＳ１０１の終了後、ステップＳ１０２で撮像素子駆動信号またはステップＳ１０３で設定信号を受信している場合、またはステップＳ１０４の終了後にステップＳ１０５に進む。
【００５９】
ステップＳ１０５では、１フレームを形成するための画像信号であって、最後に撮像素子３０に検出される画素信号が撮像素子３０から出力されているかについて確認する。出力されていない場合は、ステップＳ１００に戻り、出力されるまでステップＳ１００〜ステップＳ１０５の動作を繰返す。
【００６０】
ステップＳ１０５において、最後に検出される画素信号が出力されている場合は、１フレームの画素信号の読出しが終了しており、メモリ制御部２１によるリフレッシュ動作の制御の処理は終了する。
【００６１】
以上のように、本実施形態の撮像装置駆動システムによれば、アナログ信号である画素信号を生成して転送する間を避けて、デジタル回路であるＤＲＡＭ１２が駆動される。したがって、画素信号および画像信号に対してＤＲＡＭ１２の駆動により発生するノイズが混入することを防ぐことが可能である。
【００６２】
なお、本実施形態において、撮像素子はＣＭＯＳ固体撮像素子を適用したが、ＣＣＤのように他のいかなる撮像素子も適用可能である。例えばＣＣＤの場合は、垂直ＣＣＤ、水平ＣＣＤに転送信号を出力する期間、相関二重サンプリング・サンプルホールドを実行させる期間、画素信号のリセットを実行させる期間にフレッシュ動作の実行を避ければよい。
【００６３】
なお、本実施形態において、画像信号にノイズを混入させるデジタル回路としてＤＲＡＭ１２を例示したが、画像信号を生成中に駆動するに必要のあるデジタル回路であって、駆動のタイミングを調整可能なデジタル回路であればいかなるものにも適用可能である。
【００６４】
また、本実施形態は撮像装置駆動システムであるが、アナログ信号を生成するアナログ回路とデジタル回路とを有し、アナログ信号を生成させるタイミングを避けて、デジタル回路を駆動させるアナログ機器駆動システムに本発明を適用することも可能である。
【図面の簡単な説明】
【００６５】
【図１】本発明の一実施形態を適用した撮像装置駆動システムを有するデジタルカメラの内部構成を示すブロック図である。
【図２】撮像素子の電気的構成を示すブロック図である。
【図３】画素の構成を示す回路図である。
【図４】撮像素子駆動信号に基づいて行なわれる動作のタイミングを示すタイミングチャートである。
【図５】リフレッシュ動作を行なうタイミングを示すタイミングチャートである。
【図６】リフレッシュ動作の処理を説明するためのフローチャートである。
【符号の説明】
【００６６】
１０  デジタルカメラ
１１  デジタル信号処理部
１２  ＤＲＡＭ
１７  タイミング制御部
２１  メモリ制御部
３０  撮像素子
【図１】
2007036425.tif 000003
【図２】
2007036425.tif 000004
【図３】
2007036425.tif 000005
【図４】
2007036425.tif 000006
【図５】
2007036425.tif 000007
【図６】
2007036425.tif 000008