(57)【要約】【課題】外乱によるビットずれを防止するクロック再生回路を提供する。【解決手段】２以上のある整数をＮとして、検波波形の位相情報を抽出した検波クロックを１／Ｎに分周する検波クロック分周器３と、任意の正の整数をＭとして、制御発振器２の出力である発振クロックを１／（Ｍ・Ｎ）に分周する制御発振器用分周器４と、制御発振器２の出力である発振クロックを１／Ｍに分周する再生クロック分周器５と、を備え、位相比較器１の一方の入力は検波クロック分周器３の出力であり、位相比較器１の他方の入力は制御発振器用分周器４の出力であり、位相比較器１は、１／Ｎに分周された検波クロックと、１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較し、制御発振器２は、１／Ｎに分周された検波クロックと、１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、再生クロック分周器５の出力を再生クロックとする。【選択図】図１
2007036936.tif 000002
【特許請求の範囲】
【請求項１】
位相比較器と制御発振器とを備え、前記位相比較器の２つの入力の位相差が前記制御発振器に入力され、前記制御発振器は前記位相差に基づいて発振周波数を制御する位相同期ループを有するクロック再生回路であって、
２以上のある整数をＮとして、検波波形の位相情報を抽出した検波クロックを１／Ｎに分周する検波クロック分周器と、
前記制御発振器の出力である発振クロックを１／Ｎに分周する制御発振器用分周器と、
を備え、
前記位相比較器の一方の入力は、前記検波クロックが１／Ｎに分周された検波クロック分周器の出力であり、前記位相比較器の他方の入力は、前記発振クロックが１／Ｎに分周された制御発振器用分周器の出力であり、
前記位相比較器は、前記１／Ｎに分周された検波クロックと、前記１／Ｎに分周された発振クロックとの位相を比較し、
前記制御発振器は、前記１／Ｎに分周された検波クロックと、前記１／Ｎに分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記制御発振器の出力を再生クロックとする、
ことを特徴とするクロック再生回路。
【請求項２】
前記位相比較器の一方の入力を、検波クロックと検波クロック分周器の出力とで切り替える検波クロック分周切替器と、
前記位相比較器の他方の入力を、前記制御発振器の出力と前記制御発振器用分周器の出力とで切り替える発振器用分周切替器と、
をさらに備え、
検波クロックと発振クロックとの位相がそろうまでは、
前記検波クロック分周切替器は前記位相比較器の一方の入力を検波クロックとし、前記発振器用分周切替器は前記位相比較器の他方の入力を前記制御発振器の出力として、
前記位相比較器は、前記検波クロックと前記制御発振器の発振クロックとの位相を比較し、
前記制御発振器は、前記検波クロックと前記発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記検波クロックと発振クロックとの位相がそろった後は、
前記検波クロック分周切替器は位相比較器の一方の入力を前記検波クロックが１／Ｎに分周された検波クロック分周器の出力とし、
前記発振器用分周切替器は位相比較器の他方の入力を前記発振クロックが１／Ｎに分周された前記制御発振器用分周器の出力とする、
ことを特徴とする請求項１に記載のクロック再生回路。
【請求項３】
位相比較器と制御発振器とを備え、前記位相比較器の２つの入力の位相差が前記制御発振器に入力され、前記制御発振器は前記位相差に基づいて発振周波数を制御する位相同期ループを有するクロック再生回路であって、
２以上のある整数をＮとして、検波波形の位相情報を抽出した検波クロックを１／Ｎに分周する検波クロック分周器と、
任意の正の整数をＭとして、前記制御発振器の出力である発振クロックを１／（Ｍ・Ｎ）に分周する制御発振器用分周器と、
前記制御発振器の出力である発振クロックを１／Ｍに分周する再生クロック分周器と、
を備え、
前記位相比較器の一方の入力は、前記検波クロックが１／Ｎに分周された検波クロック分周器の出力であり、前記位相比較器の他方の入力は、前記発振クロックが１／（Ｍ・Ｎ）に分周された制御発振器用分周器の出力であり、
前記位相比較器は、前記１／Ｎに分周された検波クロックと、前記１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較し、
前記制御発振器は、前記１／Ｎに分周された検波クロックと、前記１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記再生クロック分周器の出力を再生クロックとする、
ことを特徴とするクロック再生回路。
【請求項４】
前記位相比較器の一方の入力を、検波クロックと検波クロック分周器の出力とで切り替える検波クロック分周切替器と、
前記位相比較器の他方の入力を、前記再生クロック分周器の出力と前記制御発振器用分周器の出力とで切り替える発振器用分周切替器と、
をさらに備え、
検波クロックと発振クロックとの位相がそろうまでは、
前記検波クロック分周切替器は前記位相比較器の一方の入力を検波クロックとし、前記発振器用分周切替器は前記位相比較器の他方の入力を前記発振クロックが１／Ｍに分周された前記再生クロック分周器の出力として、
前記位相比較器は、前記検波クロックと前記１／Ｍに分周された発振クロックとの位相を比較し、
前記制御発振器は、前記検波クロックと前記１／Ｍに分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記検波クロックと発振クロックとの位相がそろった後は、
前記検波クロック分周切替器は位相比較器の一方の入力を前記検波クロックが１／Ｎに分周された検波クロック分周器の出力とし、
前記発振器用分周切替器は位相比較器の他方の入力を前記発振クロックが１／（Ｍ・Ｎ）に分周された前記制御発振器用分周器の出力とする、
ことを特徴とする請求項３に記載のクロック再生回路。
【請求項５】
位相比較器と制御発振器とを備え、前記位相比較器の２つの入力の位相差が前記制御発振器に入力され、前記制御発振器は前記位相差に基づいて発振周波数を制御する位相同期ループを有するクロック再生回路において、
２以上のある整数をＮとして、検波波形の位相情報を抽出した検波クロックを１／Ｎに分周する検波クロック分周器と、
前記制御発振器の出力である発振クロックを１／Ｎに分周する制御発振器用分周器と、
を備え、
前記位相比較器の一方の入力は、前記検波クロックが１／Ｎに分周された検波クロック分周器の出力であり、前記位相比較器の他方の入力は、前記発振クロックが１／Ｎに分周された制御発振器用分周器の出力であり、
前記位相比較器は、前記１／Ｎに分周された検波クロックと、前記１／Ｎに分周された発振クロックとの位相を比較し、
前記制御発振器は、前記１／Ｎに分周された検波クロックと、前記１／Ｎに分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記制御発振器の出力を再生クロックとする、
ことを特徴とするクロック再生方法。
【請求項６】
前記位相比較器の一方の入力を、検波クロックと検波クロック分周器の出力とで切り替える検波クロック分周切替器と、
前記位相比較器の他方の入力を、前記制御発振器の出力と前記制御発振器用分周器の出力とで切り替える発振器用分周切替器と、
をさらに備え、
検波クロックと発振クロックとの位相がそろうまでは、
前記検波クロック分周切替器で前記位相比較器の一方の入力を検波クロックとし、前記発振器用分周切替器で前記位相比較器の他方の入力を前記制御発振器の出力として、
前記位相比較器は、前記検波クロックと前記発振クロックとの位相を比較し、
前記制御発振器は、前記検波クロックと前記発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記検波クロックと発振クロックとの位相がそろった後は、
前記検波クロック分周切替器で位相比較器の一方の入力を前記検波クロックが１／Ｎに分周された検波クロック分周器の出力とし、
前記発振器用分周切替器で位相比較器の他方の入力を前記発振クロックが１／Ｎに分周された前記制御発振器用分周器の出力とする、
ことを特徴とする請求項５に記載のクロック再生方法。
【請求項７】
位相比較器と制御発振器とを備え、前記位相比較器の２つの入力の位相差が前記制御発振器に入力され、前記制御発振器は前記位相差に基づいて発振周波数を制御する位相同期ループを有するクロック再生回路において、
２以上のある整数をＮとして、検波波形の位相情報を抽出した検波クロックを１／Ｎに分周する検波クロック分周器と、
任意の正の整数をＭとして、前記制御発振器の出力である発振クロックを１／（Ｍ・Ｎ）に分周する制御発振器用分周器と、
前記制御発振器の出力である発振クロックを１／Ｍに分周する再生クロック分周器と、
を備え、
前記位相比較器の一方の入力は、前記検波クロックが１／Ｎに分周された検波クロック分周器の出力であり、前記位相比較器の他方の入力は、前記発振クロックが１／（Ｍ・Ｎ）に分周された制御発振器用分周器の出力であり、
前記位相比較器は、前記１／Ｎに分周された検波クロックと、前記１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較し、
前記制御発振器は、前記１／Ｎに分周された検波クロックと、前記１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記再生クロック分周器の出力を再生クロックとする、
ことを特徴とするクロック再生方法。
【請求項８】
前記位相比較器の一方の入力を、検波クロックと検波クロック分周器の出力とで切り替える検波クロック分周切替器と、
前記位相比較器の他方の入力を、前記再生クロック分周器の出力と前記制御発振器用分周器の出力とで切り替える発振器用分周切替器と、
をさらに備え、
検波クロックと発振クロックとの位相がそろうまでは、
前記検波クロック分周切替器で前記位相比較器の一方の入力を検波クロックとし、前記発振器用分周切替器で前記位相比較器の他方の入力を前記発振クロックが１／Ｍに分周された前記再生クロック分周器の出力として、
前記位相比較器は、前記検波クロックと前記１／Ｍに分周された発振クロックとの位相を比較し、
前記制御発振器は、前記検波クロックと前記１／Ｍに分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記検波クロックと発振クロックとの位相がそろった後は、
前記検波クロック分周切替器で位相比較器の一方の入力を前記検波クロックが１／Ｎに分周された検波クロック分周器の出力とし、
前記発振器用分周切替器で位相比較器の他方の入力を前記発振クロックが１／（Ｍ・Ｎ）に分周された前記制御発振器用分周器の出力とする、
ことを特徴とする請求項７に記載のクロック再生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル通信で用いられるクロック再生回路に関する。
【背景技術】
【０００２】
ディジタル通信のクロック再生の方式として、変調波を検波し、シンボルの位相情報を抽出して、内部発振器の位相をこれに合わせること（ＰＬＬ（Phase-Locked Loop）動作）により、クロック再生を行う方法がある。この方式の場合、フェージング等の外乱により検波波形が乱れると、正しい位相情報が得られなくなり、内部発振器が正しい位相からずれはじめる。図６は、フェージング等の外乱によって検波波形が乱れ、再生クロックの位相がずれる様子の例を表す。このとき、外乱の規模および期間が小さければ、再び正常な変調波を受信し始めることで内部発振器は正しい位相に戻る。ところが、フェージング等の影響が大きく内部発振器の位相が±１８０度を超えて変動した状態で、再び正常な変調波を受信し始めると、内部発振器は正しい位相から１クロックずれたところでロックをしてしまう。この状態が発生すると、以後のサンプリングデータは全て誤ったデータとして認識されてしまう。
【０００３】
ディジタル通信の再生クロックを安定させる技術がいくつか提案されている。例えば、間欠受信において、再生クロックの位相ずれを低減する方法として、特許文献１の方法がある。特許文献１は、間欠受信開始時の再生クロックの位相ズレを低減し、それにより引込み時間を短縮して間欠受信動作開始時のデータ受信不良の防止と機器の一層の低消費電力化を図るタイミング再生回路が記載されている。その方法は、受信信号と再生クロックとを位相比較する位相比較器の比較結果をフィルタ部で時間平均し、フィルタ部の出力に応じて再生クロックの位相を変化させつつ再生クロックを生成する。そして、間欠受信動作時間中におけるフィルタ部の出力信号に基づき、受信休止時間中に生じる受信信号と再生クロックとの位相誤差を予測して、予測した位相誤差が次回の間欠受信動作時に無くなるよう再生クロックの位相を補正する。
【０００４】
また、特許文献２は、同期外れ状態から再度同期状態になるまでの時間を短縮することができるディジタル無線装置が記載されている。特許文献２のディジタル無線装置は、送信部では、変調器の変調信号を２分し、一方を位相シフト器でデータ位相をシフトし、遅延器で遅延させて変調信号スペクトラムのクロック周波数１／Ｎの箇所にノッチを作成し、分周した送信クロック信号に同期する正弦波発生器で生成した正弦波を変調信号のノッチ周波数にクロック情報として重畳させて送信する。受信部では、判定帰還型等化器で受信信号から送信側で与えた符号間干渉とクロック周波数成分を除去し、受信信号から第２のＢＰＦ（Band-Pass Filter）と第２のミキサで送信部で重畳したクロック周波数成分を抽出して、クロック信号を再生し、クロック信号と再生キャリアとにより、復調器で受信判定信号を得る。
【０００５】
しかし、前記の再生クロック安定化技術では、いずれもフェージングの影響で内部発振器の位相が±１８０度を超えて変動した場合は、再び正常な変調波を受信し始めたときに、内部発振器は正しい位相から１クロックずれたところでロックすることが避けられない。
【特許文献１】特開平５−４８５９１号公報
【特許文献２】特開平１１−１５０５７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記事情に鑑みてなされたものであり、ディジタル通信機のクロック再生回路において、外乱によるビットずれを防止するクロック再生回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の第１の観点に係るクロック再生回路は、
位相比較器と制御発振器とを備え、前記位相比較器の２つの入力の位相差が前記制御発振器に入力され、前記制御発振器は前記位相差に基づいて発振周波数を制御する位相同期ループを有するクロック再生回路であって、
２以上のある整数をＮとして、検波波形の位相情報を抽出した検波クロックを１／Ｎに分周する検波クロック分周器と、
前記制御発振器の出力である発振クロックを１／Ｎに分周する制御発振器用分周器と、
を備え、
前記位相比較器の一方の入力は、前記検波クロックが１／Ｎに分周された検波クロック分周器の出力であり、前記位相比較器の他方の入力は、前記発振クロックが１／Ｎに分周された制御発振器用分周器の出力であり、
前記位相比較器は、前記１／Ｎに分周された検波クロックと、前記１／Ｎに分周された発振クロックとの位相を比較し、
前記制御発振器は、前記１／Ｎに分周された検波クロックと、前記１／Ｎに分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記制御発振器の出力を再生クロックとする、
ことを特徴とする。
【０００８】
さらに、前記位相比較器の一方の入力を、検波クロックと検波クロック分周器の出力とで切り替える検波クロック分周切替器と、
前記位相比較器の他方の入力を、前記制御発振器の出力と前記制御発振器用分周器の出力とで切り替える発振器用分周切替器と、
をさらに備え、
検波クロックと発振クロックとの位相がそろうまでは、
前記検波クロック分周切替器は前記位相比較器の一方の入力を検波クロックとし、前記発振器用分周切替器は前記位相比較器の他方の入力を前記制御発振器の出力として、
前記位相比較器は、前記検波クロックと前記制御発振器の発振クロックとの位相を比較し、
前記制御発振器は、前記検波クロックと前記発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記検波クロックと発振クロックとの位相がそろった後は、
前記検波クロック分周切替器は位相比較器の一方の入力を前記検波クロックが１／Ｎに分周された検波クロック分周器の出力とし、
前記発振器用分周切替器は位相比較器の他方の入力を前記発振クロックが１／Ｎに分周された前記制御発振器用分周器の出力とする、
ことを特徴とする。
【０００９】
また、本発明の第２の観点に係るクロック再生回路は、
位相比較器と制御発振器とを備え、前記位相比較器の２つの入力の位相差が前記制御発振器に入力され、前記制御発振器は前記位相差に基づいて発振周波数を制御する位相同期ループを有するクロック再生回路であって、
２以上のある整数をＮとして、検波波形の位相情報を抽出した検波クロックを１／Ｎに分周する検波クロック分周器と、
任意の正の整数をＭとして、前記制御発振器の出力である発振クロックを１／（Ｍ・Ｎ）に分周する制御発振器用分周器と、
前記制御発振器の出力である発振クロックを１／Ｍに分周する再生クロック分周器と、
を備え、
前記位相比較器の一方の入力は、前記検波クロックが１／Ｎに分周された検波クロック分周器の出力であり、前記位相比較器の他方の入力は、前記発振クロックが１／（Ｍ・Ｎ）に分周された制御発振器用分周器の出力であり、
前記位相比較器は、前記１／Ｎに分周された検波クロックと、前記１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較し、
前記制御発振器は、前記１／Ｎに分周された検波クロックと、前記１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記再生クロック分周器の出力を再生クロックとする、
ことを特徴とする。
【００１０】
さらに、前記位相比較器の一方の入力を、検波クロックと検波クロック分周器の出力とで切り替える検波クロック分周切替器と、
前記位相比較器の他方の入力を、前記再生クロック分周器の出力と前記制御発振器用分周器の出力とで切り替える発振器用分周切替器と、
を備え、
検波クロックと発振クロックとの位相がそろうまでは、
前記検波クロック分周切替器は前記位相比較器の一方の入力を検波クロックとし、前記発振器用分周切替器は前記位相比較器の他方の入力を前記発振クロックが１／Ｍに分周された前記再生クロック分周器の出力として、
前記位相比較器は、前記検波クロックと前記１／Ｍに分周された発振クロックとの位相を比較し、
前記制御発振器は、前記検波クロックと前記１／Ｍに分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記検波クロックと発振クロックとの位相がそろった後は、
前記検波クロック分周切替器は位相比較器の一方の入力を前記検波クロックが１／Ｎに分周された検波クロック分周器の出力とし、
前記発振器用分周切替器は位相比較器の他方の入力を前記発振クロックが１／（Ｍ・Ｎ）に分周された前記制御発振器用分周器の出力とする、
ことを特徴とする。
【００１１】
本発明の第３の観点に係るクロック再生方法は、
位相比較器と制御発振器とを備え、前記位相比較器の２つの入力の位相差が前記制御発振器に入力され、前記制御発振器は前記位相差に基づいて発振周波数を制御する位相同期ループを有するクロック再生回路において、
２以上のある整数をＮとして、検波波形の位相情報を抽出した検波クロックを１／Ｎに分周する検波クロック分周器と、
前記制御発振器の出力である発振クロックを１／Ｎに分周する制御発振器用分周器と、
を備え、
前記位相比較器の一方の入力は、前記検波クロックが１／Ｎに分周された検波クロック分周器の出力であり、前記位相比較器の他方の入力は、前記発振クロックが１／Ｎに分周された制御発振器用分周器の出力であり、
前記位相比較器は、前記１／Ｎに分周された検波クロックと、前記１／Ｎに分周された発振クロックとの位相を比較し、
前記制御発振器は、前記１／Ｎに分周された検波クロックと、前記１／Ｎに分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記制御発振器の出力を再生クロックとする、
ことを特徴とする。
【００１２】
さらに、前記位相比較器の一方の入力を、検波クロックと検波クロック分周器の出力とで切り替える検波クロック分周切替器と、
前記位相比較器の他方の入力を、前記制御発振器の出力と前記制御発振器用分周器の出力とで切り替える発振器用分周切替器と、
をさらに備え、
検波クロックと発振クロックとの位相がそろうまでは、
前記検波クロック分周切替器で前記位相比較器の一方の入力を検波クロックとし、前記発振器用分周切替器で前記位相比較器の他方の入力を前記制御発振器の出力として、
前記位相比較器は、前記検波クロックと前記発振クロックとの位相を比較し、
前記制御発振器は、前記検波クロックと前記発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記検波クロックと発振クロックとの位相がそろった後は、
前記検波クロック分周切替器で位相比較器の一方の入力を前記検波クロックが１／Ｎに分周された検波クロック分周器の出力とし、
前記発振器用分周切替器で位相比較器の他方の入力を前記発振クロックが１／Ｎに分周された前記制御発振器用分周器の出力とする、
ことを特徴とする。
【００１３】
また、本発明の第４の観点に係るクロック再生方法は、
位相比較器と制御発振器とを備え、前記位相比較器の２つの入力の位相差が前記制御発振器に入力され、前記制御発振器は前記位相差に基づいて発振周波数を制御する位相同期ループを有するクロック再生回路において、
２以上のある整数をＮとして、検波波形の位相情報を抽出した検波クロックを１／Ｎに分周する検波クロック分周器と、
任意の正の整数をＭとして、前記制御発振器の出力である発振クロックを１／（Ｍ・Ｎ）に分周する制御発振器用分周器と、
前記制御発振器の出力である発振クロックを１／Ｍに分周する再生クロック分周器と、
を備え、
前記位相比較器の一方の入力は、前記検波クロックが１／Ｎに分周された検波クロック分周器の出力であり、前記位相比較器の他方の入力は、前記発振クロックが１／（Ｍ・Ｎ）に分周された制御発振器用分周器の出力であり、
前記位相比較器は、前記１／Ｎに分周された検波クロックと、前記１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較し、
前記制御発振器は、前記１／Ｎに分周された検波クロックと、前記１／（Ｍ・Ｎ）に分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記再生クロック分周器の出力を再生クロックとする、
ことを特徴とする。
【００１４】
さらに、前記位相比較器の一方の入力を、検波クロックと検波クロック分周器の出力とで切り替える検波クロック分周切替器と、
前記位相比較器の他方の入力を、前記再生クロック分周器の出力と前記制御発振器用分周器の出力とで切り替える発振器用分周切替器と、
を備え、
検波クロックと発振クロックとの位相がそろうまでは、
前記検波クロック分周切替器で前記位相比較器の一方の入力を検波クロックとし、前記発振器用分周切替器で前記位相比較器の他方の入力を前記発振クロックが１／Ｍに分周された前記再生クロック分周器の出力として、
前記位相比較器は、前記検波クロックと前記１／Ｍに分周された発振クロックとの位相を比較し、
前記制御発振器は、前記検波クロックと前記１／Ｍに分周された発振クロックとの位相を比較した結果に基づいて発振周波数を制御し、
前記検波クロックと発振クロックとの位相がそろった後は、
前記検波クロック分周切替器で位相比較器の一方の入力を前記検波クロックが１／Ｎに分周された検波クロック分周器の出力とし、
前記発振器用分周切替器で位相比較器の他方の入力を前記発振クロックが１／（Ｍ・Ｎ）に分周された前記制御発振器用分周器の出力とする、
ことを特徴とする。
【発明の効果】
【００１５】
本発明のクロック再生回路によれば、フェージング等の外乱発生時に、再生クロックのビットずれが発生し難くなる効果が得られる。
【発明を実施するための最良の形態】
【００１６】
（実施の形態１）
本発明に係るクロック再生回路の一実施の形態について、図１により説明する。図１は、本発明の一実施の形態であるクロック再生回路を示す回路図である。図１に示すクロック再生回路は、２つの入力を有する位相比較器１と、制御発振器２とを備えている。位相比較器１の一方の入力は、検波クロック入力Ｐを１／Ｎに分周する検波クロック分周器３の出力に接続されている。ここで、Ｎは２以上の整数である。位相比較器１の他方の入力は、Ｍを任意の正の整数として、制御発振器２の出力を１／（Ｍ・Ｎ）に分周する制御発振器用分周器４の出力に接続されている。制御発振器２の出力はまた、発振クロックを１／Ｍに分周する再生クロック分周器５に接続されている。そして、再生クロック分周器５の出力が再生クロック出力Ｑとなっている。
【００１７】
位相比較器１は、２つの入力の位相を比較し、その位相差を電圧値として制御発振器２に出力する。制御発振器２は、例えば、電圧制御発振器（Voltage Controlled Oscillator：以下ＶＣＯという）であって、入力される電圧に従って、出力する発振周波数を制御する。制御発振器２の周波数は、位相差が決められた値になるように制御され、通常位相差がなくなるように行われる。すなわち、１／Ｎに分周された検波クロックの位相が、１／（Ｍ・Ｎ）に分周された発振クロックの位相より進んでいれば、発振クロックの周波数が高くなるように制御され、逆の場合は発振クロックの周波数が低くなるように制御される。その結果、１／Ｎに分周された検波クロックと１／（Ｍ・Ｎ）に分周された発振クロックの周波数が等しくなるように制御される。
【００１８】
本実施の形態では、制御発振器２をＶＣＯとしているが、例えば、離散化された数値で制御されるＤＣＯ（Digital Controlled Oscillator）であってもよい。その場合、位相比較器１の出力は量子化されたディジタル信号で与えられる。
【００１９】
つぎに、図１に示すクロック再生回路の作用を説明する。
【００２０】
検波クロック入力Ｐの周波数をｆp、検波クロック分周器３の出力周波数をｆi、制御発振器２の出力周波数をｆo、制御発振器用分周器４の出力周波数をｆj、再生クロック分周器５の出力である再生クロック出力Ｑの周波数をｆqとする。検波クロック入力Ｐは検波クロック分周器３で１／Ｎに分周されて位相比較器１に入力されるので、
ｆi＝ｆp・１／Ｎ
である。また、制御発振器２の出力は制御発振器用分周器４で１／（Ｍ・Ｎ）に分周されるので、
ｆj＝ｆo・１／（Ｍ・Ｎ）
である。そして、位相比較器１および制御発振器２で、位相比較器１の２つの入力の周波数が等しくなるように制御されるので、ｆi＝ｆjとおくと、
ｆp・１／Ｎ＝ｆo・１／（Ｍ・Ｎ）
ｆo＝ｆp・Ｍ
となる。すなわち、制御発振器２の出力は検波クロックをＭ逓倍した周波数になっている。再生クロック出力Ｑの周波数ｆqは、制御発振器２の出力を再生クロック分周器５で１／Ｍに分周しているから、
ｆq＝ｆo・１／Ｍ
＝ｆp・Ｍ・１／Ｍ
＝ｆp
となって、再生クロック出力Ｑの周波数は検波クロック入力Ｐの周波数と等しくなる。
【００２１】
位相比較器１の入力は検波クロック入力Ｐの周波数ｆpを１／Ｎに分周した周波数
ｆi＝ｆj＝ｆp・１／Ｎ
であるから、周波数引き込み範囲は、検波クロックｆpがそのまま位相比較器１に入力された場合のＮ倍になる。従って、再生クロックのビットずれが発生しない限界がＮ倍になって、ビットずれが発生し難くなる。
【００２２】
図２は、Ｎが２の場合の本実施の形態のクロック再生回路の動作の一例を示す波形図である。図２の左側は、位相比較器１の一方の入力が検波クロック入力Ｐであって、送信クロックと同じ周波数の場合である。この場合は、図６の従来例で説明したように、送信クロックの１周期を２πｒａｄとしたとき、発振クロックの引き込み範囲は±πｒａｄとなる。図２の右側は、位相比較器１の入力が検波クロック入力Ｐを２分周した周波数である場合を表す。発振クロックの引き込みは１／２に分周された周波数で行われるので、引き込み範囲は元の送信クロックの１周期２πｒａｄに対して、±２πｒａｄとなる。位相比較器１の入力を検波クロック入力Ｐとしたときに比べて、引き込み範囲が２倍になっている。
【００２３】
なお、制御発振器２の出力を１／（Ｍ・Ｎ）に分周して位相比較器１に入力しているので、制御発振器２の出力周波数は、検波クロック入力Ｐの周波数に対してＭ逓倍になっている。このことは、制御発振器２の周波数誤差が絶対値で一定であるなら、位相比較のための相対的な周波数誤差を１／Ｍに小さくする効果がある。
【００２４】
Ｍが１、すなわち制御発振器２の出力周波数が検波クロック入力Ｐと同じ周波数であってもよい。その場合は、再生クロック分周器５が必要なく、制御発振器２の出力が再生クロックとなる。
【００２５】
（実施の形態２）
本発明の異なる実施の形態２について、図３および図４を参照して説明する。図３は、本発明のクロック再生回路の異なる実施の形態を示す回路図である。図３に示すクロック再生回路は、図１のクロック再生回路に対して、位相比較器１の一方の入力を、検波クロック入力Ｐと検波クロック分周器３の出力とで切り替える検波クロック分周切替器６と、位相比較器１の他方の入力を、再生クロック分周器５の出力と、制御発振器用分周器４の出力とで切り替える発振器用分周切替器７と、をさらに備えている。そして、検波クロック分周切替器６と発振器用分周切替器７の切替動作と、検波クロック分周器３および制御発信器用分周器４をリセットするための制御器８を備える。
【００２６】
制御器８のリセット信号Ｒは、検波クロック分周器３および制御発振器用分周器４に接続されている。検波クロック分周器３および制御発振器用分周器４では、リセット信号Ｒが入力された後の検波クロック入力Ｐまたは制御発振器２の出力の最初の立ち上がりにそれぞれ同期して、分周されたクロックの立ち上がりが発生する。制御器８の切替信号Ｓは、検波クロック分周切替器６および発振器用分周切替器７に接続されている。切替信号Ｓによって、位相比較器１の一方の入力が検波クロック入力Ｐから検波クロック分周器３の出力に、または逆に検波クロック分周器３の出力から検波クロック入力Ｐに切り替わる。また、切替信号Ｓによって、位相比較器１の他方の入力が再生クロック分周器５の出力（再生クロック出力Ｑ）から制御発振器用分周器４の出力に、または逆に制御発振器用分周器４の出力から再生クロック分周器５の出力に切り替わる。
【００２７】
つぎに、図３のクロック再生回路の動作を図４を参照して説明する。図４は、本実施の形態２のクロック再生回路の動作を説明するフローチャートである。
【００２８】
クロック再生を開始すると、まず、検波クロック分周切替器６は検波クロック入力Ｐを選択し、位相比較器１の一方の入力とする。また、発振器用分周切替器７は、再生クロック分周器５の出力（再生クロック出力Ｑ）を選択し、位相比較器１の他方の入力とする（ステップＳ１）。その状態で、位相比較器１で２つの入力の位相が比較され、位相差が制御発振器２に入力される。制御発振器２では、位相差に従って発振周波数が制御されて（ステップＳ２）、位相差が０になるように制御される（ステップＳ３；ＮＯ）。
【００２９】
位相比較器１の２つの入力の位相がそろったところで（ステップＳ３；ＹＥＳ）、検波クロック分周器３と制御発振器用分周器４をリセットする（ステップＳ４）。そして、検波クロック分周切替器６を切り替えて、検波クロック分周器３の出力を位相比較器１の一方の入力とし、発振器用分周切替器７を切り替えて、制御発振器用分周器４の出力を位相比較器１の他方の入力とする（ステップＳ５）。再生クロック出力Ｑは再生クロック分周器５の出力である。
【００３０】
その状態で、クロック再生が行われる（ステップＳ６）。検波クロック入力Ｐの同期がとれている間は（ステップＳ７；ＮＯ）、そのままクロック再生が行われる。著しいフェージングやノイズで同期がはずれた場合は（ステップＳ７；ＹＥＳ）、開始状態（ステップＳ１）に戻って、位相合わせをやり直す。
【００３１】
本実施の形態２では、最初の位相合わせは検波クロック入力Ｐの周波数で行われるので、早く位相がそろう。また、位相がそろった後は、１／Ｎに分周された周波数で同期を維持するので、前期実施の形態１で説明したように、同期引き込み範囲が検波クロック入力Ｐで同期を維持する場合のＮ倍となり、ビットずれが発生し難くなる。
【００３２】
なお、制御発振器２の出力を１／（Ｍ・Ｎ）に分周して位相比較器１に入力しているので、制御発振器２の出力周波数は、検波クロック入力Ｐの周波数に対してＭ逓倍になっており、制御発振器２の周波数誤差が絶対値で一定であるなら、位相比較のための相対的な周波数誤差を１／Ｍに小さくする効果がある。また、Ｍが１、すなわち制御発振器２の出力周波数が検波クロック入力Ｐと同じ周波数であってもよい。その場合は、再生クロック分周器５が必要なく、制御発振器２の出力が再生クロックとなることは、実施の形態１と同様である。
【００３３】
再生クロック分周器５を省略した構成では、切替信号Ｓによって、位相比較器１の他方への入力が、制御発振器２の出力から制御発振器用分周器４の出力に、または制御発振器用分周器４の出力から制御発振器２の出力に切り替わる。その場合の動作を、図５を参照して説明する。図５は、本実施の形態２において、再生クロック分周器５がない場合の動作を説明するフローチャートである。
【００３４】
クロック再生を開始すると、まず、検波クロック分周切替器６は検波クロック入力Ｐを選択し、位相比較器１の一方の入力とする。また、発振器用分周切替器７は、制御発振器２の出力（再生クロック出力Ｑ）を選択し、位相比較器１の他方の入力とする（ステップＴ１）。その状態で、位相比較器１で２つの入力の位相が比較され、位相差が制御発振器２に入力される。制御発振器２では、位相差に従って発振周波数が制御されて（ステップＴ２）、位相差が０になるように制御される（ステップＴ３；ＮＯ）。
【００３５】
位相比較器１の２つの入力の位相がそろったところで（ステップＴ３；ＹＥＳ）、検波クロック分周器３と制御発振器用分周器４をリセットする（ステップＴ４）。そして、検波クロック分周切替器６を切り替えて、検波クロック分周器３の出力を位相比較器１の一方の入力とし、発振器用分周切替器７を切り替えて、制御発振器用分周器４の出力を位相比較器１の他方の入力とする（ステップＴ５）。再生クロック出力Ｑは制御発振器２の出力である。
【００３６】
その状態で、クロック再生が行われる（ステップＴ６）。検波クロック入力Ｐの同期がとれている間は（ステップＴ７；ＮＯ）、そのままクロック再生が行われる。著しいフェージングやノイズで同期がはずれた場合は（ステップＴ７；ＹＥＳ）、開始状態（ステップＴ１）に戻って、位相合わせをやり直す。
【００３７】
以上述べたように、本発明によれば、再生クロックのビットずれが発生しない限界がＮ倍になって、ビットずれが発生し難くなるクロック再生回路が得られる。また、位相比較器１の入力を検波クロック入力Ｐまたは再生クロック分周器５と、検波クロック分周器３または制御発振器用分周器４の出力とで切り替えるので、初期の同期引き込みを早くしながら、かつビットずれが発生し難いクロック再生回路が得られる。
【図面の簡単な説明】
【００３８】
【図１】本発明の一実施の形態であるクロック再生回路を示す回路図である。
【図２】本発明の一実施の形態であるクロック再生回路の動作の一例を示す波形図である。
【図３】本発明のクロック再生回路の異なる実施の形態を示す回路図である。
【図４】本発明のクロック再生回路の異なる実施の形態の動作を説明するフローチャートである。
【図５】本発明のクロック再生回路の異なる実施の形態において、再生クロック分周器がない場合の動作を説明するフローチャートである。
【図６】従来技術のクロック再生回路による、ビット誤りが発生するメカニズムを説明する波形図である。
【符号の説明】
【００３９】
１  位相比較器
２  制御発振器
３  検波クロック分周器
４  制御発振器用分周器
５  再生クロック分周器
６  検波クロック分周切替器
７  発振器用分周切替器
８  制御器
Ｐ  検波クロック入力
Ｑ  再生クロック出力
Ｒ  リセット信号
Ｓ  切替信号
【図１】
2007036936.tif 000003
【図２】
2007036936.tif 000004
【図３】
2007036936.tif 000005
【図４】
2007036936.tif 000006
【図５】
2007036936.tif 000007
【図６】
2007036936.tif 000008