(57)【要約】【課題】  本発明は、キャパシタを損傷させたり、生産性を低下させたりすることなく、キャパシタの容量が所望の容量となるように容易に調整することのできる基板及びその製造方法を提供することを課題とする。【解決手段】  第１のキャパシタ１２の近傍の基材１１上に、第１のキャパシタ１２と共通とされた下部電極１８と、誘電体層２２と、第１のキャパシタ１２の上部電極２１よりも面積の小さい上部電極２３が順次積層された第２のキャパシタ１３を設け、第１のキャパシタ１２の容量Ｃ１が所望の容量よりも小さい場合に、第１のキャパシタ１２と第２のキャパシタ１３とを並列に接続する。【選択図】  図１
2007013051.tif 000002
【特許請求の範囲】
【請求項１】
基材と、該基材上に設けられ、下部電極、誘電体層、及び上部電極が順次積層された第１のキャパシタとを備えた基板において、
前記第１のキャパシタの近傍の基材上に、第１のキャパシタと共通とされた下部電極と、他の誘電体層と、該第１のキャパシタの上部電極よりも面積の小さい上部電極とが順次積層された第２のキャパシタを設け、
前記第１のキャパシタの容量が所望の容量よりも小さい場合に、該第１のキャパシタと第２のキャパシタとを並列に接続したことを特徴とする基板。
【請求項２】
前記第１のキャパシタと第２のキャパシタとの間の距離は、３０μｍ〜２００μｍであることを特徴とする請求項１に記載の基板。
【請求項３】
基材と、該基材上に設けられ、下部電極、誘電体層、及び上部電極が順次積層された第１のキャパシタと、該第１のキャパシタの近傍に第１のキャパシタと共通とされた下部電極、他の誘電体層、及び第１のキャパシタの上部電極よりも面積の小さい上部電極が順次積層された第２のキャパシタとを備えた基板の製造方法であって、
前記基材上に第１のキャパシタと第２のキャパシタを同時に形成する第１及び第２のキャパシタ形成工程と、
前記第１及び第２のキャパシタのそれぞれの容量を測定する容量測定工程と、
前記第１のキャパシタの容量が所望の容量よりも小さい場合に、該第１のキャパシタと第２のキャパシタとを並列に接続するキャパシタ接続工程とを有することを特徴とする基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板及びその製造方法に係り、特に基材にキャパシタを設けた基板及びその製造方法に関する。
【背景技術】
【０００２】
従来、下部電極、誘電体層、及び上部電極よりなるキャパシタを基材に設けた基板がある。このような基板では、誘電体層の厚さのばらつきや、上部電極の面積のばらつき等により、キャパシタの容量（プローブ等で測定した容量）が所望の容量（ある程度の幅を有した値であり、キャパシタが良品となる値）から外れてしまい、キャパシタの歩留まりが低下するという問題があった。
【０００３】
そこで、キャパシタの容量が所望の容量よりも大きい場合には、レーザトリミング法が行なわれていた。
【０００４】
レーザトリミング法は、上部電極の一部をレーザにより除去して、上部電極の面積を小さくすることで、キャパシタの容量を所望の容量に入れる方法である（例えば、特許文献１参照。）。
【特許文献１】特開平５−３４７２３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、レーザトリミング法は、レーザの出力調整が困難であるため、上部電極の下層に位置する誘電体層や下部電極が損傷してしまうという問題があった。また、レーザトリミング法は、加工時間が長いため、基板の生産性が低下してしまうという問題があった。
【０００６】
そこで本発明は、上述した問題点に鑑みなされたものであり、キャパシタを損傷させたり、生産性を低下させたりすることなく、キャパシタの容量が所望の容量となるように容易に調整することのできる基板及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、基材と、該基材上に設けられ、下部電極、誘電体層、及び上部電極が順次積層された第１のキャパシタとを備えた基板において、前記第１のキャパシタの近傍の基材上に、第１のキャパシタと共通とされた下部電極と、他の誘電体層と、該第１のキャパシタの上部電極よりも面積の小さい上部電極とが順次積層された第２のキャパシタを設け、前記第１のキャパシタの容量が所望の容量よりも小さい場合に、該第１のキャパシタと第２のキャパシタとを並列に接続したことを特徴とする基板が提供される。
【０００８】
本発明によれば、第１のキャパシタの近傍の基材上に、第１のキャパシタと共通とされた下部電極、他の誘電体層、該第１のキャパシタの上部電極よりも面積の小さい上部電極が順次積層された第２のキャパシタを設け、第１のキャパシタの容量が所望の容量よりも小さい場合に、第１のキャパシタと第２のキャパシタとを並列に接続することで、第１のキャパシタと第２のキャパシタとを１つのキャパシタとして、第１及び第２のキャパシタからなるキャパシタの容量（第１のキャパシタの容量と第２のキャパシタの容量の和）が所望の容量（ある程度の幅を有した値であり、キャパシタが良品となる容量値）となるように容易に調整することができる。
【０００９】
本発明の他の観点によれば、基材と、該基材上に設けられ、下部電極、誘電体層、及び上部電極が順次積層された第１のキャパシタと、該第１のキャパシタの近傍に第１のキャパシタと共通とされた下部電極、他の誘電体層、及び第１のキャパシタの上部電極よりも面積の小さい上部電極が順次積層された第２のキャパシタとを備えた基板の製造方法であって、前記基材上に第１のキャパシタと第２のキャパシタを同時に形成する第１及び第２のキャパシタ形成工程と、前記第１及び第２のキャパシタのそれぞれの容量を測定する容量測定工程と、前記第１のキャパシタの容量が所望の容量よりも小さい場合に、該第１のキャパシタと第２のキャパシタとを並列に接続するキャパシタ接続工程とを有することを特徴とする基板の製造方法が提供される。
【００１０】
本発明によれば、第１のキャパシタの容量が所望の容量よりも小さい場合に、第１のキャパシタと第２のキャパシタとを並列に接続することで、第１のキャパシタと第２のキャパシタとを１つのキャパシタとして、第１及び第２のキャパシタからなるキャパシタの容量（第１のキャパシタの容量と第２のキャパシタの容量の和）が所望の容量（ある程度の幅を有した値であり、キャパシタが良品となる値）となるように容易に調整することができる。また、レーザを使用しないため、第１のキャパシタが損傷することがない。さらに、レーザトリミング法と比較して、短時間にキャパシタの容量の調整を行なうことができる。
【発明の効果】
【００１１】
本発明によれば、キャパシタを損傷させたり、生産性を低下させたりすることなく、キャパシタの容量が所望の容量となるように容易に調整することができる。
【発明を実施するための最良の形態】
【００１２】
次に、図面に基づいて本発明の実施の形態について説明する。
【００１３】
図１は、本発明の本実施の形態に係る基板の断面図である。図１では、第１のキャパシタ１２の容量が所望の容量よりも小さい場合を例に挙げて図示する。また、以下の説明において、「所望の容量」とは、ある程度の幅を有した値であり、キャパシタが良品となる容量値のことである。
【００１４】
図１に示すように、基板１０は、基材１１と、第１のキャパシタ１２と、第２のキャパシタ１３と、樹脂層１４と、ビア１５，１６と、配線１７とを有する。基板１０は、半導体パッケージやインターポーザとして使用される。
【００１５】
基材１１には、必要に応じて、樹脂層、ビア、及び配線等からなるビルドアップ層が形成されている。第１及び第２のキャパシタ１２，１３は、基材１１上に設けられている。なお、第１及び第２のキャパシタ１２，１３の具体的な構成については後述する。
【００１６】
樹脂層１４は、第１及び第２のキャパシタ１２，１３を覆うように設けられている。第１のキャパシタ１２上に位置し、かつ配線１７の形成位置に対応する樹脂層１４には、ビア１５を配設するための開口部１４Ａが形成されている。また、第２のキャパシタ１３上に位置し、かつ配線１７の形成位置に対応する樹脂層１４には、ビア１６を配設するための開口部１４Ｂが形成されている。樹脂層１４としては、例えば、エポキシ系樹脂を用いることができる。
【００１７】
ビア１５は、樹脂層１４に形成された開口部１４Ａに設けられている。ビア１５は、第１のキャパシタ１２の上部電極２１と配線１７との間を電気的に接続する。ビア１６は、樹脂層１４に形成された開口部１４Ｂに設けられている。ビア１６は、第２のキャパシタ１３の上部電極２３と配線１７との間を電気的に接続する。ビア１５，１６の材料としては、例えば、導電材料を用いることができる。導電材料としては、例えば、Ｃｕを用いることができる。
【００１８】
図２は、配線とビアの位置関係を説明するための基板の平面図である。配線１７は、樹脂層１４上に設けられている。配線１７は、ビア１５とビア１６との間を電気的に接続する（図１及び図２参照）。配線１７の材料としては、例えば、導電材料を用いることができる。導電材料としては、例えば、Ｃｕを用いることができる。
【００１９】
第１のキャパシタ１２は、下部電極１８と、誘電体層１９と、上部電極２１とが順次積層された構成とされている。下部電極１８は、基材１１上に設けられている。下部電極１８は、第１のキャパシタ１２と第２のキャパシタ１３とに共通の電極である。下部電極１８の材料としては、例えば、Ａｕ、Ａｌ、Ｐｔ、Ａｇ、Ｐｄ、Ｃｕ、及びこれらの合金を用いることができる。下部電極１８の厚さは、例えば、３μｍ〜７０μｍとすることができる。
【００２０】
誘電体層１９は、下部電極１８上に設けられている。誘電体層１９の材料としては、誘電体材料であれば特に制限はない。誘電体層１９は、高誘電率を有するペロブスカイト結晶構造を有する金属酸化物材料からなることが好ましい。このような材料としては、例えば、（Ｂａ，Ｓｒ）ＴｉＯ3（ＢＳＴ）、ＳｒＴｉＯ3（ＳＴ），ＢａＴｉＯ3、Ｂａ（Ｚｒ、Ｔｉ）Ｏ3，Ｂａ（Ｔｉ、Ｓｎ）Ｏ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3（ＰＺＴ）、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3（ＰＬＺＴ），Ｐｂ（Ｍｎ、Ｎｂ）Ｏ3−ＰｂＴｉＯ3（ＰＭＮ−ＰＴ）、Ｐｂ（Ｎｉ，Ｎｂ）Ｏ3−ＰｂＴｉＯ3等が挙げられる。
【００２１】
また、誘電体層１９にペロブスカイト結晶構造を有する金属酸化物材料を用いる場合、下部電極１８の材料としてＰｔを用いることが好ましい。Ｐｔを用いることで、誘電体層１９をエピタキシャル成長させることができ、その結果、誘電体層１９の誘電率を向上できる。
【００２２】
上部電極２１は、誘電体層１９上に設けられている。上部電極２１の材料としては、例えばＡｕ、Ａｌ、Ｐｔ、Ａｇ、Ｐｄ、Ｃｕ、及びこれらの合金等を用いることができる。上部電極２１の厚さは、例えば３μｍ〜７０μｍとすることができる。
【００２３】
また、上部電極２１の面積は、第１のキャパシタ１２の容量の実測値のばらつきの中心値が、第１のキャパシタ１２の所望の容量の中心値よりも少し小さくなるように設定するとよい。このように設定することで、第１のキャパシタ１２の容量が所望の容量よりも小さい場合、後述するように、第１のキャパシタ１２と第２のキャパシタ１３とを並列に接続して、第１及び第２のキャパシタ１２，１３を１つのキャパシタとし、このキャパシタの容量（第１のキャパシタ１２の容量と第２のキャパシタ１３の容量の和）が所望の容量となるように調整を行うことが可能となる。
【００２４】
第２のキャパシタ１３は、第１のキャパシタ１２の近傍の基材１１上に設けられており、下部電極１８と、誘電体層２２（他の誘電体層）と、上部電極２３とが順次積層された構成とされている。誘電体層２２は、先に説明した誘電体層１９と同様な材料を用いることができ、また、同様な厚さとすることができる。上部電極２３は、先に説明した上部電極２１と同様な材料を用いることができ、また、同様な厚さとすることができる。第１のキャパシタ１２と第２のキャパシタ１３とは、貫通ビア１５，１６と、配線１７と、第１及び第２のキャパシタ１２，１３に共通とされた下部電極１８とを介して並列に接続されている。これにより、第１のキャパシタ１２と第２のキャパシタ１３とは、１つのキャパシタ（以下、「キャパシタＡ」とする）を構成する。
【００２５】
ここで、第１のキャパシタ１２の容量をＣ１（以下、「容量Ｃ１」とする）、第２のキャパシタ１３の容量をＣ２（以下、「容量Ｃ２」とする）、第１及び第２のキャパシタからなるキャパシタＡの容量をＣ（以下、「容量Ｃ」とする）とすると、キャパシタＡの容量Ｃは容量Ｃ１と容量Ｃ２との和になる。
【００２６】
したがって、第１のキャパシタ１２の容量Ｃ１が所望の容量よりも小さい場合、第１のキャパシタ１２と第２のキャパシタ１３とを並列に接続することにより、キャパシタＡの容量Ｃ（Ｃ＝Ｃ１＋Ｃ２）が所望の容量の範囲内に入るように調整することができる。
【００２７】
例えば、所望の容量が９ｐＦ〜１１ｐＦ、第１のキャパシタ１２の容量値Ｃ１が８ｐＦ、第２のキャパシタ１３の容量値Ｃ２が２ｐＦの場合、第１のキャパシタ１２と第２のキャパシタ１３とを並列に接続することで、キャパシタＡの容量Ｃが１０ｐＦとなるため、キャパシタＡの容量Ｃを所望の容量とすることができる。この場合、第２のキャパシタ１３の上部電極２３の面積を第１のキャパシタ１２の上部電極２１の面積の５％〜２０％程度にするとよい。
【００２８】
また、第１のキャパシタ１２と第２のキャパシタ１３との間の距離Ｌは、３０〜２００μｍとするとよい。第１のキャパシタ１２と第２のキャパシタ１３との間の距離Ｌが３０μｍよりも小さいと第１及び第２のキャパシタ１２，１３がショートしたり、誘電体層１９，２２の形成が困難となってしまい、距離Ｌが２００μｍよりも大きいと第１のキャパシタ１２と第２のキャパシタ１３とが別々の独立したキャパシタになってしまう。また、距離Ｌが２００μｍよりも大きい場合、配線１７が長くなるため、配線１７を配置するためのスペースが必要となってしまう。
【００２９】
本実施の形態の基板によれば、第１のキャパシタ１２の近傍の基材１１上に、第１のキャパシタ１２と共通とされた下部電極１８と、誘電体層２２と、第１のキャパシタ１２の上部電極２１よりも面積の小さい上部電極２３が順次積層された第２のキャパシタ１３を設け、第１のキャパシタ１２の容量Ｃ１が所望の容量よりも小さい場合に、第１のキャパシタ１２と第２のキャパシタ１３とを並列に接続することで、第１のキャパシタ１２と第２のキャパシタ１３とを１つのキャパシタＡとして、キャパシタＡの容量Ｃ（容量Ｃ1と容量Ｃ２の和）が所望の容量（ある程度の幅を有した値であり、キャパシタが良品となる容量値）となるように容易に調整することができる。
【００３０】
図３〜図１０は、本実施の形態に係る基板の製造工程を示す図である。図３〜図１０において、図１で説明した基板１０と同一構成部分には同一符号を付す。
【００３１】
次に、図３〜図１０を参照して、本実施の形態に係る基板１０の製造方法について説明する。始めに、図３の工程では、基材１１上に下部電極層２５と、誘電体層２６と、上部電極層２７とを順次積層する。
【００３２】
具体的には、下部電極層２５には、例えば、厚さが３μｍ〜７０μｍのＣｕ箔を用いる。また、誘電体層２６として、例えば、スクリーン印刷法により、厚さが３μｍ〜５０μｍのＢａＴｉＯ3フィラー入り樹脂を塗布する。上部電極層２７としては、例えば、厚さが３μｍ〜７０μｍのＣｕ膜をスパッタ法により形成する。
【００３３】
下部電極層２５は、後にパターニングされて下部電極１８となるものであり、誘電体層２６は、後にパターニングされて誘電体層１９，２２となるものである。また、上部電極層２７は、後にパターニングされて上部電極２１，２３となるものである。
【００３４】
次いで、図４の工程では、積層された下部電極層２５、誘電体層２６、及び上部電極層２７をパターニングして、下部電極１８、誘電体層１９、及び上部電極２１からなる第１のキャパシタ１２と、下部電極１８、誘電体層２２、及び上部電極２３からなる第２のキャパシタ１３とを形成する（第１及び第２のキャパシタ形成工程）。
【００３５】
次いで、図５の工程では、第１のキャパシタ１２の容量Ｃ１と第２のキャパシタの容量Ｃ２とをプローブにより測定する（容量測定工程）。ここでは、第１のキャパシタ１２の容量Ｃ１が所望の容量に入っているかどうか、容量Ｃ１が所望の容量に入っていない場合、容量Ｃ１が所望の容量よりも小さい値であるかどうか、容量Ｃ１が所望の容量よりも小さい場合、容量Ｃ１と容量Ｃ２との和が所望の容量に入るかどうかについて判断を行ない、第１のキャパシタ１２と第２のキャパシタ１３とを並列に接続させるか否かの判定を行なう。
【００３６】
また、第１のキャパシタ１２と第２のキャパシタ１３とを並列に接続させる場合、調整が必要な第１のキャパシタ１２の位置を座標認識し、開口部１４Ｂを形成するか否かのデータを自動で作成し、複数の基板１０毎に上記データを作成するとよい。
【００３７】
なお、後述する図６〜図１０の工程では、第１のキャパシタ１２の容量Ｃ１が所望の容量よりも小さく、かつ容量Ｃ１と容量Ｃ２との和が所望の容量に入る場合の基板１０の製造方法を例に挙げて説明する。
【００３８】
次いで、図６の工程では、第１及び第２のキャパシタ１２，１３を覆うと共に、上部電極２１を露出する開口部１４Ａと、上部電極２３を露出する開口部１４Ｂとを有する樹脂層１４を形成する。
【００３９】
次いで、図７の工程では、図６に示した構造体の上面を覆うようにシード層２９を形成する。このシード層２９としては、例えば、無電解めっき法により形成されたＣｕ層を用いることができる。
【００４０】
次いで、図８の工程では、配線１７の形状に対応する開口部３１Ａを有するレジスト膜３１を形成する。次いで、図９の工程では、開口部１４Ａ，１４Ｂを充填すると共に、開口部３１Ａに露出されたシード層２９を覆うように導電材料を設けて、ビア１５，１６と配線１７とを同時に形成する。ビア１５，１６及び配線１７となる導電材料としては、例えば、電解めっき法により形成されたＣｕを用いることができる。
【００４１】
次いで、図１０の工程では、レジスト層３１を除去し、その後、レジスト層３１に覆われていたシード層２９を除去することで、第１のキャパシタ１２と第２のキャパシタ１３とが並列に接続され、基板１０が製造される（キャパシタ接続工程）。
【００４２】
本実施の形態の基板の製造方法によれば、第１のキャパシタ１２が損傷させることなく、第１及び第２のキャパシタ１２，１３よりなるキャパシタＡの容量Ｃが所望の容量となるように容易に調整することができる。また、トリミング法を用いて第１のキャパシタ１２の容量Ｃ１を調整した場合と比較して、短時間で基板１０を製造することが可能となり、基板１０の生産性を向上させることができる。
【００４３】
図１１は、第１及び第２のキャパシタが並列に接続されていない基板の断面図である。図１１において、図１で説明した基板１０と同一構成部分には同一符号を付す。
【００４４】
なお、容量Ｃ１が所望の容量に入っていた場合や、容量Ｃ１と容量Ｃ２との和が所望の容量よりも大きくなってしまう場合には、図６の工程において、開口部１４Ａのみを形成し、その後、図７〜図１０の工程と同様な手法により、図１１に示すような基板３５を製造する。
【００４５】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００４６】
本発明は、キャパシタを損傷させたり、生産性を低下させたりすることなく、キャパシタの容量が所望の容量となるように容易に調整することのできる基板及びその製造方法に適用できる。
【図面の簡単な説明】
【００４７】
【図１】本発明の本実施の形態に係る基板の断面図である。
【図２】配線とビアの位置関係を説明するための基板の平面図である。
【図３】本実施の形態に係る基板の製造工程を示す図（その１）である。
【図４】本実施の形態に係る基板の製造工程を示す図（その２）である。
【図５】本実施の形態に係る基板の製造工程を示す図（その３）である。
【図６】本実施の形態に係る基板の製造工程を示す図（その４）である。
【図７】本実施の形態に係る基板の製造工程を示す図（その５）である。
【図８】本実施の形態に係る基板の製造工程を示す図（その６）である。
【図９】本実施の形態に係る基板の製造工程を示す図（その７）である。
【図１０】本実施の形態に係る基板の製造工程を示す図（その８）である。
【図１１】第１及び第２のキャパシタが並列に接続されていない基板の断面図である。
【符号の説明】
【００４８】
１０，３５  基板
１１  基材
１２  第１のキャパシタ
１３  第２のキャパシタ
１４  樹脂層
１４Ａ，１４Ｂ，３１Ａ  開口部
１５，１６  ビア
１７  配線
１８  下部電極
１９，２２  誘電体層
２１，２３  上部電極
２５  下部電極層
２６  誘電体層
２７  上部電極層
２９  シード層
３１  レジスト層
Ｌ  距離
【図１】
2007013051.tif 000003
【図２】
2007013051.tif 000004
【図３】
2007013051.tif 000005
【図４】
2007013051.tif 000006
【図５】
2007013051.tif 000007
【図６】
2007013051.tif 000008
【図７】
2007013051.tif 000009
【図８】
2007013051.tif 000010
【図９】
2007013051.tif 000011
【図１０】
2007013051.tif 000012
【図１１】
2007013051.tif 000013