(57)【要約】【課題】シリコン基板に高純度イオンを注入した後、熱処理工程で形成された金属−シリサイドを含むショットキー障壁トンネルトランジスタ及びその製造方法を提供する。【解決手段】本発明に係るショットキー障壁トンネルトランジスタの製造方法は、基板を用意する段階と、前記基板上にアクティブシリコン層を形成する段階と、前記シリコン層上の一方の領域にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜が形成されていない前記シリコン層にイオンを注入する段階と、前記イオンが注入されたシリコン層を熱処理する段階と、を備える。これにより、イオン注入法を用いてシリコン層にイオンを注入し、熱処理して、金属−シリサイドを形成することによって、特性が安定で且つ高性能を有するショットキー障壁トンネルトランジスタを製造することができる。【選択図】図３ｅ
2007158299.tif 000002
【特許請求の範囲】
【請求項１】
基板を用意する段階と、
前記基板上にアクティブシリコン層を形成する段階と、
前記シリコン層上の一方の領域にゲート電極を形成する段階と、
前記ゲート電極上にゲート絶縁膜を形成する段階と、
前記ゲート絶縁膜が形成されていない前記シリコン層にイオンを注入する段階と、
前記イオンが注入されたシリコン層を熱処理する段階と、
を備えることを特徴とするショットキー障壁トンネルトランジスタの製造方法。
【請求項２】
前記ゲート絶縁膜を形成した後、前記ゲート絶縁膜及び前記ゲート電極の側壁に側壁スペーサを形成する段階をさらに備えることを特徴とする請求項１に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項３】
前記シリコン層にイオンを注入する段階において、Ｎ型素子を製造する場合、エルビウムＥｒ、イッテルビウムＹｒ 、サマリウムＳｍ及びイットリウムＹのうちいずれか一つの原子を注入することを特徴とする請求項１又は２に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項４】
前記シリコン層を熱処理する段階では、５００乃至６００℃の温度範囲で熱処理することを特徴とする請求項３に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項５】
前記シリコン層にイオンを注入する段階において、Ｐ型素子を製造する場合、白金Ｐｔ原子を注入することを特徴とする請求項１又は２に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項６】
前記シリコン層を熱処理する段階では、４００乃至６００℃の温度範囲で熱処理することを特徴とする請求項５に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項７】
前記シリコン層を形成する段階において、前記シリコン層は、５０ｎｍ以下の厚さに形成されることを特徴とする請求項２に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項８】
前記基板は、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板及びバルクシリコン基板を利用することを特徴とする請求項１又は２に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項９】
前記基板は、不純物濃度が１×１０１７ｃｍ−３以下の低濃度ドーピング基板を使用することを特徴とする請求項８に記載のショットキー障壁トンネルトランジスタの製造方法。
【請求項１０】
シリコン基板上に形成され、イオン注入により形成された金属−シリサイドよりなるソース／ドレイン領域と、前記ソース／ドレイン領域間に形成されたチャネル領域とを含むアクティブシリコン層と、
前記アクティブシリコン層上に形成されるゲート絶縁膜と、
前記ゲート絶縁膜上に形成されるゲート電極と、
を備えることを特徴とするショットキー障壁トンネルトランジスタ。
【請求項１１】
前記ソース／ドレイン領域を構成する金属−シリサイドは、Ｎ型素子及びＰ型素子によって異なるイオンを注入して形成することを特徴とする請求項１０に記載のショットキー障壁トンネルトランジスタ。
【請求項１２】
前記ゲート絶縁膜及び前記ゲート電極の側壁に形成される側壁スペーサをさらに備えることを特徴とする請求項１０に記載のショットキー障壁トンネルトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキー障壁トンネルトランジスタ及びその製造方法に係り、特に、イオン注入により形成された金属シリサイドをソース／ドレイン領域に利用するショットキー障壁トンネルトランジスタ（ｓｃｈｏｔｔｋｙ  ｂａｒｒｉｅｒ  ｔｕｎｎｅｌ  ｔｒａｎｓｉｓｔｏｒ：ＳＢＴＴ）及びその製造方法に関する。
【背景技術】
【０００２】
ショットキー障壁トンネルトランジスタは、金属とシリコンとの間に形成されるショットキー障壁トンネルを用いて短チャネルを効果的に制御できる素子であって、低温工程による高誘電率ゲート薄膜及び金属電極を容易に使用することができる技術である。ショットキー障壁トンネルトランジスタは、動作原理が量子力学的な物理法則に従うため、今後、量子素子への応用が非常に容易である。
【０００３】
最近、半導体素子を製造する技術は、１００ｎｍ以下の短チャネルを有するトランジスタを製造するに至っているが、素子の大きさが減少するに従って、単純な電気的物理法則に従った素子の特性が量子力学的な現象を伴うようになり、従来提起されなかった問題を引き起こしている。例えば、１００ｎｍ以下のチャネル長さを有する短チャネルトランジスタの場合には、短チャネル効果による漏洩電流が非常に大きくなり、これに対する適切な制御が必要である。
【０００４】
前述したような問題点は、今後の半導体技術の発展のために必ず克服しなければならない、難しい課題である。このような観点から見れば、ショットキー障壁トンネルトランジスタ製造技術は、電極及びチャネル間の浅い接合問題を解決しようとする技術であって、且つ、ゲート酸化膜問題をも付随的に解決するために提案された技術である。
【０００５】
一般的に、短チャネル効果を抑制するためには、ソース／ドレインの接合深さがチャネル長さの１／３乃至１／４レベルとなる接合を有さなければならないが、このように浅い接合を製造するために、現在のイオン注入法を使用しつつ加速電圧を下げる方法が試みられている。しかしながら、接合深さを３０ｎｍ以下に製造する場合には、浅い接合を均一に制御することが容易でなく、特に、リン及びホウ素のように原子番号が比較的小さい元素を利用する場合には、浅い接合を均一に制御することが非常に難しい。また、既存のイオン拡散によるソース／ドレイン領域を含むソース／ドレインの寄生抵抗成分は、接合深さが縮小するほど増加するが、例えば、１×１０１９ｃｍ−３のドーピング濃度と１０ｎｍの深さとを仮定する場合には、抵抗値が５００ｏｈｍ／ｓｑ．を上回るようになり、信号遅延等の問題を引き起こす。
【０００６】
これを改善するために、その代わりに、急速熱処理（ＲＴＡ）又はレーザ熱処理（Ｌａｓｅｒ  ａｎｎｅａｌｉｎｇ）と固体状態拡散（ＳＰＤ：ｓｏｌｉｄ  ｐｈａｓｅ  ｄｉｆｆｕｓｉｏｎ）とを結合した方法が提示されているが、この方法もまた、接合を１０ｎｍ以下に縮小させることが容易ではない。これにより、ソース／ドレインを金属又はシリサイドに取り替えてショットキーＭＯＳＦＥＴのチャネル長さを３５ｎｍ以下に低減できる方法が提案されており、この方法が具現化される場合、集積度がテラ級に転換されることができる。提案された方法のうち、ショットキーＭＯＳＦＥＴを構成するソース／ドレイン領域を金属に取り替える場合には、抵抗値を従来の面抵抗値より少なくとも１／１０乃至１／５０レベルに低減することができ、素子の動作速度を向上させることができる。
【０００７】
以下では、図面を参照して従来のショットキー障壁トンネルトランジスタの製造工程を概略説明する。図１ａ乃至図１ｃは、従来のショットキー障壁トンネルトランジスタの製造工程を概略説明するための側断面図である。従来のショットキー障壁トンネルトランジスタを製造するためには、先ず、基板１００を用意する。図１ａには、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板が示されている。ＳＯＩ基板１００上には、埋め込み酸化物層１０２が形成される。次の段階では、基板１００上にアクティブシリコン層１０４を形成する。アクティブシリコン層１０４上には、犠牲層パターン１０６が形成される。アクティブシリコン層１０４の厚さは、５０ｎｍ以下に形成するが、これは、後続工程で完全にシリサイド化するようにするためである。
【０００８】
図１ｂを参照すると、アクティブシリコン層１０２及び犠牲層パターン１０６上には、金属層１０８が形成される。ショットキー障壁トンネルトランジスタを製造する際、Ｎ型トランジスタを製造するために、金属層１０８にエルビウムを使用し、Ｐ型トランジスタを製造するためには、金属層１０８に白金を使用する。
【０００９】
図１ｃを参照すると、犠牲層パターン１０６の下部の両側のアクティブシリコン層１０４には、金属シリサイドで構成されたソース／ドレイン領域１１０が形成される。金属シリサイドで構成されたソース／ドレイン領域１１０を形成するためには、金属層１０８、アクティブシリコン層１０４及び犠牲層パターン１０６が形成された基板１００を熱処理し、未反応の金属層を除去する。これにより、犠牲層パターン１０６の下部の両側にソース／ドレイン領域が形成され、図示しないが、その後、ゲート絶縁膜、ゲート電極、層間絶縁膜等を形成する等、追加製造工程が進行させられる。
【００１０】
前述した製造工程のうち、Ｐ型素子（トランジスタ）を製作するために、金属層１０８に白金を使用する場合、白金は、仕事関数が大きくて安定的であり且つシリサイドが容易に形成されるので広く用いられているが、しかし、Ｎ型素子を製作するために広く使われるエルビウムの場合には、仕事関数が低くて安定性が低下し、酸化が容易に生じるため、製造工程中に酸化を伴うようになり、製作が容易でない。
【００１１】
また、前述のように、ＳＯＩ基板上に形成された不純物拡散によるソース及びドレイン構造を有するトランジスタは、不純物がチャネル方向に拡散する特性を非常に精密に制御しなければならないし、チャネルの長さが短くなるほど短チャネル効果が急激に増加して、ソース及びドレイン間のエネルギー障壁の高さが減少するので、漏洩電流を制御することが非常に難しい。
【特許文献１】大韓民国特許登録１０−０４７０８３２号
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、前述したような問題点を解決するためになされたもので、本発明の目的は、シリコン基板に高純度イオンを注入した後、熱処理工程で形成された金属−シリサイドを含むショットキー障壁トンネルトランジスタ及びその製造方法を提供することにある。
【００１３】
本発明の他の目的は、高純度が容易に確保されるイオン注入法で低い仕事関数を有する金属原子をシリコンの内部に注入し、熱処理を行うことによって、低いショットキー障壁トンネルを有するＮ型トランジスタを製造するための金属−シリサイドを形成する、ショットキー障壁トンネルトランジスタの製造方法を提供することにある。
【課題を解決するための手段】
【００１４】
前記目的を達成するために、本発明の一態様に係るショットキー障壁トンネルトランジスタの製造方法は、基板を用意する段階と、前記基板上にアクティブシリコン層を形成する段階と、前記シリコン層上の一方の領域にゲート電極を形成する段階と、前記ゲート電極上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜が形成されていない前記シリコン層にイオンを注入する段階と、前記イオンが注入されたシリコン層を熱処理する段階と、を備える。
【００１５】
好ましくは、前記ゲート絶縁膜を形成した後、前記ゲート絶縁膜及び前記ゲート電極の側壁に側壁スペーサを形成する段階をさらに備える。前記用意した基板は、前記基板上に形成された埋め込み絶縁酸化膜層を備え、前記基板は、ＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板及びバルクシリコン基板を利用する。前記シリコン層を形成する段階で、前記シリコン層は、５０ｎｍ以下の厚さに形成される。前記基板は、不純物濃度が１×１０１７ｃｍ−３以下の低濃度ドーピング基板を使用する。
【００１６】
前記シリコン層にイオンを注入する段階で、Ｎ型素子を製造する場合、エルビウムＥｒ、イッテルビウムＹｒ 、サマリウムＳｍ及びイットリウムＹのうちいずれか一つの原子を注入する。前記シリコン層を熱処理する段階では、５００乃至６００℃の温度範囲で熱処理する。前記シリコン層にイオンを注入する段階で、Ｐ型素子の場合、白金Ｐｔ原子を注入する。前記シリコン層を熱処理する段階では、４００乃至６００℃の温度範囲で熱処理する。
【００１７】
一方、本発明の他の態様に係るショットキー障壁トンネルトランジスタは、シリコン基板上に形成され、イオン注入により形成された金属−シリサイドよりなるソース／ドレイン領域と、前記ソース／ドレイン領域間に形成されたチャネル領域とを含むアクティブシリコン層と、前記アクティブシリコン層上に形成されるゲート絶縁膜と、前記ゲート絶縁膜上に形成されるゲート電極と、を備える。
【００１８】
好ましくは、前記ソース／ドレイン領域を構成する金属−シリサイドは、Ｎ型素子及びＰ型素子によって、異なるイオンを注入して形成する。前記Ｎ型素子を製造する場合、エルビウムＥｒ、イッテルビウムＹｒ、サマリウムＳｍ及びイットリウムＹのうちいずれか一つのイオンを注入し、前記Ｐ型素子を製造する場合、白金Ｐｔイオンを注入する。また、前記ゲート絶縁膜及び前記ゲート電極の側壁に形成される側壁スペーサをさらに備える。
【発明の効果】
【００１９】
本発明では、高純度が容易に確保されるイオン注入法で低い仕事関数を有する金属原子をシリコンの内部に注入し、熱処理を行うことによって、低いショットキー障壁を有する素子を製造するためのシリサイドを形成することができる。
【００２０】
また、本発明は、イオン注入法を用いてシリコン基板にイオンを注入した後、イオン注入されたシリコン層を熱処理して形成された金属−シリサイドを含むショットキー障壁トンネルトランジスタを製造することによって、酸化が容易に発生せず、これにより、信頼性がさらに向上した高性能のショットキー障壁トンネルトランジスタを提供することができると共に、ナノ領域で適用することができる。
【発明を実施するための最良の形態】
【００２１】
以下、添付の図面を参照して本発明の実施の形態を具体的に説明する。図２は、本発明に係るショットキー障壁トンネルトランジスタの製造工程を示す概略ブロック図であり、図３ａ乃至図３ｅは、図２の製造工程を説明するための断面図である。
【００２２】
図２及び図３ａを参照すると、本発明に係るショットキー障壁トンネルトランジスタを製造するためには、先ず、基板４００を用意する（ステップＳ２１）。基板３００は、バルクシリコン基板又はＳＯＩ（ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ）基板を使用することができるが、本実施の形態では、ＳＯＩ基板を使用する場合を説明する。基板３００がＳＯＩ基板である場合、基板３００上に埋め込み酸化物層３０５が形成されている。
【００２３】
次に、用意したＳＯＩ基板３００上にアクティブシリコン層３１０を形成する（ステップＳ２２）。アクティブシリコン層３１０を形成するためには、ＳＯＩ基板３００上部の埋め込み酸化物層３０５上にシリコン層を蒸着した後、蒸着されたシリコン層を所望の形態でパターニングする。この際、アクティブシリコン層３１０は、エッチング工程を用いてパターニングされるが、本実施の形態では、ドライ酸化工程を利用する。アクティブシリコン層３１０は、不純物の濃度を１×１０１７ｃｍ−３以下に低く形成したり、不純物が全く含有されていない真性半導体層で形成することができる。前述したアクティブシリコン層３１０は、５０ｎｍ以下の厚さに形成するが、これは、後続の工程（熱処理工程）で完全にシリサイド化するためである。仮に、ＳＯＩ基板の代わりに、バルクシリコン基板（図示せず）を使用する場合には、シリコン基板の一方の領域に非アクティブ領域を形成することによって、アクティブシリコン層を形成することができる。
【００２４】
次に、図２及び図３ｂを参照すると、アクティブシリコン層４１０上にゲート絶縁膜３１５を形成する（ステップＳ２３）。ゲート絶縁膜３１５を形成する時は、マスク（例えば、ファインメタルマスク等）を用いてアクティブシリコン層３１０の一方の領域にゲート絶縁膜３１５を形成する方法、又は、アクティブシリコン層３１０の全体にゲート絶縁膜３１５を形成した後、パターニングして形成する方法等を利用することができる。ゲート絶縁膜３１５は、熱酸化方式を用いたシリコン酸化膜及び高誘電膜（例えば、ＨＦＯ２、ＨＦＯｘＮｙ、Ｔａ２Ｏ５、Ａｌ２Ｏ３、又はＺｒＯ３等）で形成することができる。次に、ゲート絶縁膜３１５上には、ゲート電極３２０が形成される（ステップＳ２４）。ゲート電極３２０は、ポリシリコンや多様な金属（例えば、ＴｉＮ、Ｗ、ＥｒＳｉ、ＰｔＳｉ、ＰｄＳｉ等）を用いて形成する。
【００２５】
次に、図２のステップＳ２５及び図３ｃを参照する。ゲート絶縁膜３１５及びゲート電極３２０の両側壁には、絶縁性を呈する側壁スペーサ３２５が形成される（ステップＳ２５）。側壁スペーサ３２５は、図３ｂに形成されたアクティブシリコン層３１０、ゲート絶縁膜３１５及びゲート電極３２０上に絶縁物質を蒸着した後、これをエッチング（例えば、異方性ドライエッチング）して、ゲート絶縁膜３１５及びゲート電極３２０の側壁にのみ絶縁物質が残存するようにする。本実施の形態では、側壁スペーサ３２５を形成するための絶縁物質としてシリコン酸化膜を利用する。
【００２６】
次に、図２及び図３ｄを参照すると、側壁スペーサ３２５が形成されたアクティブシリコン層３１０上にイオンを注入する（ステップＳ２６）。イオン注入法を用いてアクティブシリコン層３１０にイオンを注入する段階では、Ｎ型素子（Ｎ型トランジスタ）を製造するか、Ｐ型素子（Ｐ型トランジスタ）を製造するかによって、異なるイオンを注入する。仮に、Ｎ型素子を製造する場合には、エルビウムＥｒ、イッテルビウムＹｒ、サマリウムＳｍ及びイットリウムＹのうちいずれか一つのイオンをアクティブシリコン層３１０のソース／ドレイン領域に注入する。一方、Ｐ型素子を製造する場合には、ソース／ドレイン領域に白金Ｐｔ原子を注入する。但し、Ｎ型素子を製造するときは、用意した基板３００上に形成されるべきＰ型素子領域を完全に覆い、Ｐ型素子を製造するときは、基板３００上に形成されるべきＮ型素子領域を完全に覆い、各素子の特性に適合するイオンを注入しなければならない。
【００２７】
次に、図２のステップＳ２７及び図３ｅを参照すると、アクティブシリコン層３１０にイオンが注入された後、イオン注入されたシリコン層３１０に熱を加える。イオン注入されたシリコン層３１０に熱を加える場合にも、注入されたイオンの種類（即ち、Ｎ型素子を形成するかＰ型素子を形成するか）によって、異なる温度条件で基板３００を加熱することができる。Ｎ型素子を製造する場合には、５００乃至６００℃の温度条件で熱を加え、Ｐ型素子を製造する場合には、４００乃至６００℃の温度条件で熱を加える。即ち、Ｐ型素子は、Ｎ型素子に比べて低い温度範囲でも形成可能である。ステップＳ２７で熱処理工程が完了すれば、注入されたイオンによって各々異なる金属−シリサイドが形成される。
【００２８】
言い換えれば、Ｎ型トランジスタを製造しようとする場合、エルビウムＥｒイオンをＮ型トランジスタが製作されるべきシリコン層に注入した後、シリコン層を熱処理すれば、シリコン層のソース／ドレイン領域がエルビウム−シリサイドに変化する。前述した工程でエルビウム−シリサイドが形成されれば、相対的に低い仕事関数を有するエルビウムが酸化することを防止することができ、シリコン層とエルビウム−シリサイドとの間に存在するショットキー障壁トンネルによって既存のショットキー障壁トンネルトランジスタより短チャネル効果に優れたショットキー障壁トンネルトランジスタを製作することができる。もちろん、Ｐ型トランジスタを製造しようとする場合には、Ｐ型素子に適合した適切なイオンを注入した後、注入されたイオンに応じて温度を選択して熱処理することによって、短チャネル効果に優れたショットキー障壁トンネルトランジスタを製作することができる。
【００２９】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施の形態及び添付された図面に限定されるものではない。
【図面の簡単な説明】
【００３０】
【図１ａ】従来のショットキー障壁トンネルトランジスタの製造工程を概略説明するための側断面図である。
【図１ｂ】従来のショットキー障壁トンネルトランジスタの製造工程を概略説明するための側断面図である。
【図１ｃ】従来のショットキー障壁トンネルトランジスタの製造工程を概略説明するための側断面図である。
【図２】本発明に係るショットキー障壁トンネルトランジスタの製造工程を示す概略ブロック図である。
【図３ａ】図２の製造工程を説明するための断面図である。
【図３ｂ】図２の製造工程を説明するための断面図である。
【図３ｃ】図２の製造工程を説明するための断面図である。
【図３ｄ】図２の製造工程を説明するための断面図である。
【図３ｅ】図２の製造工程を説明するための断面図である。
【符号の説明】
【００３１】
３００  基板
３０５  埋め込み酸化物層
３１０  シリコン層
３１５  ゲート絶縁膜
３２０  ゲート電極
３２５  側壁スペーサ
３３０  金属−シリサイド（ソース／ドレイン領域）
【図１ａ】
2007158299.tif 000003
【図１ｂ】
2007158299.tif 000004
【図１ｃ】
2007158299.tif 000005
【図２】
2007158299.tif 000006
【図３ａ】
2007158299.tif 000007
【図３ｂ】
2007158299.tif 000008
【図３ｃ】
2007158299.tif 000009
【図３ｄ】
2007158299.tif 000010
【図３ｅ】
2007158299.tif 000011