(57)【要約】【課題】  高発光効率なプラズマディスプレイ装置を提供する。【解決手段】  少なくともアドレス期間と発光表示のためのサステイン期間を含む駆動をうプラズマディスプレイ装置に対して、前記サステイン期間内にパルス印加期間と隙間期間を有し、前記隙間期間の直前のパルス印加期間において前記サステイン電極対の相対的に正の電圧が印加されている電極の電圧をＶｓｐとし、他方の電極の電圧をＶｓｎとし、前記隙間期間においてＶｓｐ−Ｖｓｎが有意に負の値を有し、前記隙間期間に放電発光を有することを特徴とするプラズマディスプレイ装置。【選択図】  図１
2007304631.tif 000002
【特許請求の範囲】
【請求項１】
少なくともサステイン電極対と、アドレス電極とを有する複数の放電セルを少なくとも具備するプラズマディスプレイパネルを有し、
少なくともアドレス期間と発光表示のためのサステイン期間を含む駆動を行い、
前記サステイン期間内に、前記複数の放電セルの前記サステイン電極対の少なくとも一方に、サステインパルス電圧が印加され、且つ
前記サステイン期間において、少なくとも前置放電とそれに引き続き発生する本放電を有し、
前記サステインパルスに少なくとも前記前置放電のための電圧レベルと前記本放電のための電圧レベルを有せしめることが可能なことを特徴とするプラズマディスプレイ装置。
【請求項２】
少なくともサステイン電極対と、アドレス電極とを有する複数の放電セルを少なくとも具備するプラズマディスプレイパネルを有し、
少なくともアドレス期間と発光表示のためのサステイン期間を含む駆動を行い、
前記サステイン期間内に、前記複数の放電セルの前記サステイン電極対の少なくとも一方に、サステインパルス電圧が印加され、且つ
前記サステイン期間内にパルス印加期間と隙間期間を有し、
前記隙間期間の直前のパルス印加期間において、前記サステイン電極対の相対的に正の電圧が印加されている電極の電圧をＶｓｐとし、他方の電極の電圧をＶｓｎとし、
前記隙間期間においてＶｓｐ−Ｖｓｎが有意に負の値を有し、
前記隙間期間に放電発光を有せしめることが可能なことを特徴とするプラズマディスプレイ装置。
【請求項３】
前記パルス印加期間と前記隙間期間を有するサステインパルスの半周期の期間での、前記Ｖｓｐ−Ｖｓｎの最大値と最小値との差（Ｖｓｐ−Ｖｓｎの振幅と呼ぶ）が、前記サステイン電極対間の放電開始電圧以上となることを可能とすることを特徴とする請求項１又は請求項２のいずれかに記載のプラズマディスプレイ装置。
【請求項４】
前記前置放電の発光強度より前記本放電の発光強度の方が少なくとも大きいことを特徴とする請求項１又は請求項２のいずれかに記載のプラズマディスプレイ装置。
【請求項５】
前記前置放電のための電圧レベルが前記インダクタンス素子の付設によりなされることを特徴とする請求項１に記載のプラズマディスプレイ装置。
【請求項６】
前記隙間期間においてＶｓｐ−Ｖｓｎが有意に負の値をとるようにための手段が、インダクタンス素子を有する手段であることを特徴とする請求項２に記載のプラズマディスプレイ装置。
【請求項７】
インダクタンス素子を有するパルス発生回路において、前記サステインパルスの立ち上り時に、前記インダクタンス素子には電流が流れない構成としたことを特徴とする請求項５又は請求項６のいずれかに記載のプラズマディスプレイ装置。
【請求項８】
前記隙間期間において、サステインパルス電圧の立下りを有した第１のサステイン電極と異なる、第２のサステイン電極に、直前のパルス印加期間の前記第１のサステイン電極と同符号の電圧が印加されることを可能としたことを特徴とする請求項２に記載のプラズマディスプレイ装置。
【請求項９】
前記サステイン期間内で、前記サステイン電極対に印加される前記サステインパルス電圧は、少なくとも０ＶレベルとＶsレベルを有するパルスであり、互いに位相が半周期ずれることを可能としたことを特徴とする請求項１又は請求項２のいずれかに記載のプラズマディスプレイ装置。
【請求項１０】
前記サステイン期間内で、前記サステイン電極対に印加される前記サステインパルス電圧は、少なくとも−Ｖｓレベルと＋Ｖｓレベルを有するパルスであり、互いに位相が半周期ずれることことを可能としたを特徴とする請求項１又は請求項２のいずれかに記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、プラズマディスプレイパネル（Ｐｌａｓｍａ ＤｉｓｐｌａｙＰａｎｅｌ：以下、ＰＤＰと称する）を用いたプラズマディスプレイ装置及びその駆動方法に関するものである。本願発明は、特に、紫外線発生効率を向上させ発光効率を向上させる際に有効である。
【背景技術】
【０００２】
最近、大型薄型カラー表示装置として、いわゆるａｃ面放電型ＰＤＰを用いたプラズマディスプレイ装置が量産段階に入った。略称であるａｃ面放電型ＰＤＰとは、ａｃ電圧駆動で面放電型のＰＤＰを意味する。
【０００３】
図２１はこれまでに知られた３電極構造のａｃ面放電型ＰＤＰの例を示す斜視図である。図２１に示すａｃ面放電型ＰＤＰでは、２枚のガラス基板、即ち、前面基板２１および背面基板２８が対向配置され、それらの間隙が放電空間３３となる。放電空間３３には、放電ガスが通常数百Ｔｏｒｒ以上の圧力で封入されている。放電ガスとしては、Ｈｅ、Ｎｅ、Ｘｅ、或いはＡｒ等の混合ガスを用いるのが一般的である。
【０００４】
表示面としての前面基板２１の下面には、主に表示発光のためのサステイン放電（維持放電とも呼ぶ）を行なうサステイン電極対（維持放電電極対とも呼ぶ）が形成されている。このサステイン電極対はＸ電極、Ｙ電極と称される。通常、Ｘ電極及びＹ電極は、透明電極と透明電極の導電性を補う不透明電極から構成される。即ち、Ｘ電極３４は、Ｘ透明電極２２−１、２２−２・・・と、不透明なＸバス電極２４−１、２４−２・・・とから構成され、Ｙ電極３５は、Ｙ透明電極２３−１、２３−２・・・と、不透明なＹバス電極２５−１、２５−２・・・とから構成される。又、Ｘ電極を共通電極、Ｙ電極を独立電極とする場合が多い。通常、Ｘ、Ｙ電極の放電間隙Ｌｄｇは放電開始電圧が高くならないように狭く、隣接間隙Ｌｎｇは隣接放電セルとの誤放電を防止するように広く設計される。
【０００５】
これらサステイン電極は、前面誘電体２６によって被覆され、この誘電体２６の表面には酸化マグネシウム（ＭｇＯ）等の保護膜２７が形成される。ＭｇＯは耐スパッタ性、二次電子放出係数が高いため、前面誘電体２６を保護し、放電開始電圧を低下させる。
【０００６】
一方、背面基板２８の上面には、サステイン電極（Ｘ電極、Ｙ電極）と直交方向に、アドレス放電（書き込み放電とも呼ぶ）のためのアドレス電極（書き込み電極、アドレス放電電極、Ａ電極とも呼ぶ）２９が設けられている。このＡ電極２９は背面誘電体３０によって被覆される。この背面誘電体３０の上には隔壁３１がＡ電極２９の間の位置に設けられている。更に、隔壁３１の壁面と背面誘電体３０の上面によって形成される凹領域内には蛍光体３２が塗布されている。この構成において、サステイン電極対とＡ電極との交差部が１つの放電セルに対応している。そして、放電セルは二次元状に配列されている。カラー表示の場合には、赤、緑、青色の各蛍光体が塗布された３種の放電セルを一組として１画素を構成する。
【０００７】
図２１中の矢印Ｄ１の方向から見た放電セル１個分の断面図を図２２に、図２１中の矢印Ｄ２の方向から見た放電セル１個分の断面図を図２３に示す。尚、図２３において、セルの境界は概略点線で示す位置である。図２３中、符号３は電子、４は正イオン、５は正の壁電荷、６は負の壁電荷を示す。
【０００８】
次に、この例のＰＤＰの動作について説明する。
【０００９】
ＰＤＰの発光の原理は、Ｘ、Ｙ電極間に印加するパルス電圧によって放電を起こして、励起された放電ガスから発生する紫外線を蛍光体によって可視光に変換するというものである。
【００１０】
図２４はＰＤＰ装置の基本構成を示すブロック図である。上記ＰＤＰ（プラズマディスプレイパネル、又はパネルとも呼ぶ）１００は、プラズマディスプレイ装置１０２に組み込まれる。駆動回路１０１は、画像源１０３から表示画面の信号を受取り、駆動電圧に変換してＰＤＰ１００の各電極に供給する。この駆動電圧の具体的な例を図２５に示す。
【００１１】
図２５の（ａ）は、図２１に示したＰＤＰに１枚の画を表示するのに要する１ＴＶフィールド期間の駆動電圧のタイムチャートを示す図である。図２５の（ｂ）は、図２５の（ａ）のアドレス期間（アドレス放電期間、書き込み放電期間とも呼ぶ）５０においてＡ電極２９、Ｘ電極３４およびＹ電極３５に印加される電圧波形を示す図である。図２５の（ｃ）は、図２５の（ａ）のサステイン期間（サステイン放電期間、維持放電期間、発光表示期間とも呼ぶ）５１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステインパルス電圧（サステイン電極パルス駆動電圧、維持放電電圧とも呼ぶ）とアドレス電極に印加される電圧を示す図である。
【００１２】
１ＴＶフィールド期間４０は複数の異なる発光回数を持つサブフィールド４１〜４８に分割されている。この状態を、図２５の（ａ）中の（Ｉ）に示す。
【００１３】
そして、各サブフィールド毎の発光と非発光の選択により階調を表現する。例えば、２進法に基づく輝度の重みをもった８個のサブフィールドを設けた場合、３原色表示用放電セルはそれぞれ２8（＝２５６）階調の輝度表示が得られ、約１６７８万色の色表示ができる。
【００１４】
各サブフィールドは、図２５の（ＩＩ）に示すように、次の３つの期間を有する。第１は放電セルを初期状態に戻すリセット期間（リセット放電期間とも呼ぶ）４９、第２は発光する放電セルを選択するアドレス期間（アドレス放電期間、書き込み放電期間とも呼ぶ）５０、そして、第３はサステイン期間（サステイン放電期間、維持放電期間、発光表示期間とも呼ぶ）５１である。
【００１５】
図２５の（ｂ）は、図２５の（ａ）のアドレス期間５０においてＡ電極２９、Ｘ電極３４、およびＹ電極３５に印加される電圧波形を示す図である。波形５２はアドレス期間５０に於ける１本のＡ電極２９に印加する電圧波形、波形５３はＸ電極３４に印加する電圧波形、５４、５５はそれぞれＹ電極３５のｉ番目と（ｉ＋１）番目に印加する電圧波形である。これに対する、それぞれの電圧はＶ０、Ｖ１、Ｖ２１およびＶ２２（Ｖ）である。
【００１６】
図２５の（ｂ）に示すように、Ｙ電極３５のｉ行目にスキャンパルス５６が印加された時、電圧Ｖ０のＡ電極２９との交点に位置するセルではＹ電極とＡ電極の間、次いでＹ電極とＸ電極の間にアドレス放電が起こる。グランド電位のＡ電極２９との交点に位置するセルではアドレス放電は起こらない。Ｙ電極の（ｉ＋１）行目にスキャンパルス５７が印加された場合も同様である。
【００１７】
アドレス放電が起こった放電セルでは、図２３に示すように、放電で生じた電荷（壁電荷）がＸ、Ｙ電極を覆う誘電体膜２６および保護膜２７の表面に形成され、Ｘ電極とＹ電極との間に壁電圧Ｖｗ（Ｖ）が発生する。前述したように、図２３中、符号３は電子、４は正イオン、５は正壁電荷、６は負壁電荷を示す。この壁電荷の有無が、次に続くサステイン期間５１でのサステイン放電の有無を決める。
【００１８】
図２５の（ｃ）は、図２５の（ａ）のサステイン期間５１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステインパルス電圧を示す図である。Ｘ電極には電圧波形５８のサステインパルス電圧が、Ｙ電極には電圧波形５９のサステインパルス電圧が印加される。いずれも、電圧値はＶ３（Ｖ）である。Ａ電極２９には、電圧波形６０の駆動電圧が印加され、サステイン期間内は一定電圧（Ｖ４）に保持される。尚、この電圧Ｖ４は、グランド電位の場合もある。Ｖ３の電圧のサステインパルス電圧が交互に印加されることにより、Ｘ電極とＹ電極との間の相対電圧は反転を繰り返す。このＶ３の電圧値は、アドレス放電による壁電圧の有無でサステイン放電の有無が決まるように設定される。
【００１９】
アドレス放電が起こった放電セルの１番目の電圧パルスにおいて、放電が起り逆極性の壁電荷がある程度蓄積するまで放電は続く。この放電の結果、蓄積された壁電圧は２番目の反転した電圧パルスを支援する方向に働き、再び放電が起こる。３番目のパルス以降も同様である。このように、アドレス放電を起こした放電セルのＸ電極とＹ電極の間には、印加電圧パルス数分の維持放電が起こり発光する。逆に、アドレス放電を起こさなかった放電セルでは発光しない。以上が、通例のＰＤＰ装置の基本構成及びその駆動方法である。
【００２０】
また、発光効率を向上させる駆動方法に関する主な技術として、下記のごときものを挙げることが出来る。
（１）特開平１１−６５５１４号（特許文献１）。これは、一回のサステイン放電を発生させる印加電圧波形が、低電圧の印加を先行させた後に、維持放電を発生させるに十分な高電圧、かつ長時間の電圧を印加するものである。しかし、前記低電圧の印加は、放電発光を発生させない範囲に限定された非放電パルスであり、プライミング効果のみを利用するものであった。
（２）特開２００１−１３９１９号（特許文献２）。これは、Ｘ電極にインダクタンス成分を介して第一の電圧源を接続し、第１の電圧源より高い波高値のプライミングパルスを印加するスイッチと、プライミングパルス印加後、前記波高値より低い第２の電圧を印加するスイッチとを有する維持放電パルス発生回路を有するというものである。しかし、前記インダクタンス成分によるパルスもプライミング効果のみを利用するものであった。
【００２１】
以上の従来例の特徴は、サステイン電極に２段階の電圧印加が行なわれているが発光を伴う放電は２段回目のパルス印加時に発生する一回だけである。即ち、少なくとも２段階のサステインパルスの１段階めのパルスにおいて、サステイン電極間の発光を伴う放電を利用し、また、インダクタンス成分を前記１段階目の発光を伴う放電を起させるために利用したものはなかった。
【００２２】
【特許文献１】特開平１１−６５５１４号公報
【特許文献２】特開２００１−１３９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
現在、ＰＤＰをテレビ（ＴＶ）として普及するための最重要課題の一つが発光効率の向上である。本発明は、プラズマディスプレイパネルを用いたプラズマディスプレイ装置において、駆動法の工夫によりサステイン放電の発光効率を向上させる技術を提供することにある。
【課題を解決するための手段】
【００２４】
先ず、本発明の駆動原理を裏付ける発光効率向上の基本メカニズムを説明する。高効率化の基本的な物理原理は、弱電場（低放電空間電圧）の放電においては電子温度が低くなるため、紫外線発生効率が高くなることである。紫外線発生効率が高くなれば発光効率も当然高くなる。従って、技術の基本は放電時における放電空間電圧を低くすることである。ここで、放電空間電圧とはＸ電極の誘電体表面電位とＹ電極の誘電体表面電位との差の絶対値であり、放電空間に実際に印加されている電圧である。即ち、放電空間電圧はサステイン電極間に印加されている電圧と、Ｘ、Ｙ電極の誘電体に形成されている壁電圧の和である。尚、前述の放電空間電圧と紫外線発生の関係自体は、例えば論文Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ８８、ｐｐ．５６０５（２０００）によって知られている。本発明の基本的考え方は、次の通りである。
（１）隙間期間に行なう前置放電とその後に引き続いて行なう本放電の少なくとも２段階でサステイン放電（以下２段階サステイン放電という）を行なうこと。
（２）上記２段階サステイン放電をサステイン電圧波形の特性により実現すること。
【００２５】
ここで、サステイン電極に所望の外部電圧が印加されている期間を、パルス印加期間と呼び、それ以外のサステイン期間を隙間期間と呼ぶ。従って、上記前置放電での放電空間電圧は主に（その前の放電で形成された）壁電圧であり、低放電空間電圧での高発光効率放電が実現する。更に、前置放電に続く本放電では、前置放電により壁電圧が低下しており、従来例に比べて低放電空間電圧での高発光効率な本放電が実現する。本放電が低放電空間電圧で発生するのは、前置放電で発生した空間電荷がプライミング効果を発揮するからである。
【００２６】
本願発明では、上記の低放電空間電圧での前置放電を発生させるために、隙間期間においてサステイン電極間に適切な外部電圧を印加する。適切な外部電圧とは、安定な上記２段放電を実現し、且つ高発光効率を実現する（低放電空間電圧を実現する）電圧のことである。
【００２７】
更に、本願発明には、上記隙間期間における適切な外部電圧を実現するために、サステイン電極に接続されたインダクタンスを利用する形態も含むものである。尚、以下の説明のために、サステインパルス電圧の立下がりと立上がりを次のように定義する。即ち、隙間期間の開始時においてサステインパルス電圧が変化することを立下がりと呼び、隙間期間の終了時においてサステインパルス電圧が変化することを立上がりと呼ぶ。
【００２８】
本願において開示される発明のうち、代表的なものの概要を説明すれば、下記の通りである。
【００２９】
本願発明の骨子は次のようなプラズマディスプレイ装置である。
（１）少なくともサステイン電極対を有する複数の放電セルを少なくとも構成要素とするプラズマディスプレイパネルを備え、少なくともアドレス期間と発光表示のためのサステイン期間を含む駆動を行い、前記サステイン期間内に、前記複数の放電セルの前記サステイン電極対の少なくとも一方に、サステインパルス電圧が印加されるプラズマディスプレイ装置に対して、前記サステイン期間において、少なくとも前置放電とそれに引き続き発生する本放電を有し、前記サステインパルスは少なくとも前記前置放電のための電圧レベルと前記本放電のための電圧レベルを有することを特徴とするプラズマディスプレイ装置。
（２）少なくともサステイン電極対を有する複数の放電セルを少なくとも構成要素とするプラズマディスプレイパネルを備え、少なくともアドレス期間と発光表示のためのサステイン期間を含む駆動を行い、前記サステイン期間内に、前記複数の放電セルの前記サステイン電極対の少なくとも一方に、サステインパルス電圧が印加されるプラズマディスプレイ装置に対して、前記サステイン期間内にパルス印加期間と隙間期間を有し、前記隙間期間の直前のパルス印加期間において前記サステイン電極対の相対的に正の電圧が印加されている電極の電圧をＶｓｐとし、他方の電極の電圧をＶｓｎとし、前記隙間期間においてＶｓｐ−Ｖｓｎが有意に負の値を有し、前記隙間期間に放電発光を有することを特徴とするプラズマディスプレイ装置。
（３）パルス印加期間と隙間期間から成るサステインパルスの半周期の期間での前記Ｖｓｐ−Ｖｓｎの最大値と最小値との差（Ｖｓｐ−Ｖｓｎの振幅と呼ぶ）が、前記サステイン電極対間の放電開始電圧以上となることを特徴とする前項（１）又は前項（２）のいずれかに記載のプラズマディスプレイ装置。
（４）少なくとも前記前置放電の発光強度より前記本放電の発光強度の方が大きいことを特徴とする前項（１）又は前項（２）のいずれかに記載のプラズマディスプレイ装置。
（５）前記前置放電のための電圧レベルが前記インダクタンス素子の付設によることを特徴とする前項（１）に記載のプラズマディスプレイ装置。
（６）前記隙間期間においてＶｓｐ−Ｖｓｎが有意に負の値をとるようにための手段がインダクタンス素子を有することを特徴とする前項（２）に記載のプラズマディスプレイ装置。
（７）パルス立上り時にインダクタンス素子を介しない形態が有用である。
【００３０】
即ち、本例は、前記サステインパルスの立上り時に前記インダクタンス素子には電流が流れない構成としたことを特徴とする前項（５）又は前項（６）に記載のプラズマディスプレイ装置である。
（８）前記隙間期間において、サステインパルス電圧の立下りを有した方のサステイン電極１と異なるサステイン電極２に、直前のパルス印加期間の前記サステイン電極１と同符号の電圧が印加されることを特徴とする前項（２）に記載のプラズマディスプレイ装置である。
（９）前記サステイン期間内で、前記サステイン電極対に印加される前記サステインパルス電圧は、少なくとも０ＶレベルとＶsレベルを有するパルスであり、互いに位相が半周期ずれることを特徴とする前項（１）又は前項（２）に記載のプラズマディスプレイ装置。
（１０）前記サステイン期間内で、前記サステイン電極対に印加される前記サステインパルス電圧は、少なくとも−Ｖｓレベルと＋Ｖｓレベルを有するパルスであり、互いに位相が半周期ずれることを特徴とする前項（１）又は前項（２）に記載のプラズマディスプレイ装置。
【発明の効果】
【００３１】
本願発明は、プラズマディスプレイパネルの発光効率を向上させる駆動方法を提供する。更に、本願発明の別な形態では、より高発光効率のプラズマディスプレイ装置を提供することが出来る。
【発明を実施するための最良の形態】
【００３２】
以下、図面を参照して本発明の実施の形態を詳細に説明する。尚、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施の形態１］
図１は、本発明の実施の形態１のプラズマディスプレイ装置のＰＤＰの電圧波形（図１（ａ））とＸｅ８２８ｎｍ発光（励起Ｘｅ原子からの８２８ｎｍ波長の発光のことで、以下この略称を用いる）波形（図１の（ｂ））を示す図である。図１の（ａ）、（ｂ）の各図面の横軸の時間軸は、揃えて示されている。図２は本発明の実施の形態１のプラズマディスプレイ装置のＰＤＰの基本構成図である。図３は、本発明の実施の形態１のプラズマディスプレイ装置のサステインパルス発生回路の例を示す図、図４はその動作波形である。また、図５は前記サステインパルス発生回路の等価回路である。更に、図２６は従来のプラズマディスプレイ装置のＰＤＰの電圧波形（図２６の（ａ））とＸｅ８２８ｎｍ発光波形（図２６の（ｂ））を示す図である。図２６を本例との比較の為に参酌する。先ず、本例のプラズマディスプレイ装置の基本構成は次の通りである。即ち、図２に示すように、本実施の形態１は、従来例の図２１と同様の構造の放電セルを有するパネル２０１と、パネル内の電極群と外部回路の接続部となるＸ電極端子部２０２、Ｙ電極端子部２０３、及びＡ電極端子部２０４と、これらを駆動するＸ駆動回路２０５、Ｙ駆動回路２０６、及びＡ駆動回路２０７とこれらの駆動回路２０５、２０６、２０７に表示画面の画像信号を与える画像源１０３、及び、これ等の各駆動回路２０５、２０６、２０７と画像源１０３に電力を投入する電源回路２０８を有している。Ｘ駆動回路２０５は、リセット・アドレス期間Ｘ駆動回路２０９、サステイン期間Ｘ駆動回路２１０と、これらを適当なタイミングで切り替えるスイッチ２１１と、スイッチを制御するＸスイッチ駆動回路２１２を有している。また、Ｙ電源駆動部２０６は、リセット・アドレス期間Ｙ駆動回路２１３、サステイン期間Ｙ駆動回路２１４と、これらを適当なタイミングで切り替えるスイッチ２１５と、スイッチを制御するＹスイッチ駆動回路２１６を有している。
【００３３】
本実施のプラズマディスプレイ装置の駆動方法について、図２５、図１、及び図２を用いて説明する。ＰＤＰの１ＴＶフィールド期間の駆動方法の基本は図２５に示したものと同様である。即ち、各サブフィールドは、図２５の（ａ）の（ＩＩ）に示すように、放電セルを初期状態に戻すリセット期間４９、発光する放電セルを選択するアドレス期間５０、選択した放電セルを表示発光させるサステイン期間５１からなる。
【００３４】
放電期間は、少なくともアドレス期間と発光表示の為にサステイン放電を発生させるサステイン期間を有する。アドレス期間においては、まず、図２の画像源１０３からの信号に基づいて、Ｘ、Ｙスイッチ駆動回路２１２、２１６によってスイッチ２１１、２１５が、リセット・アドレス期間Ｘ駆動回路２０９、リセット・アドレス期間Ｙ駆動回路２１３に繋がる。次に、画像源１０３の信号に従ってＡ駆動回路１０３と前記リセット・アドレス期間Ｘ、Ｙ駆動回路２０９、２１３により、発光させるべき所望の放電セルにアドレス放電を発生、前記所望の放電セルのＸ、Ｙ電極間に、壁電圧Ｖｗ（Ｖ）を発生させる。これにより、サステイン期間に発光する放電セルとしない放電セルが選択される。サステイン期間内に、Ｘ電極３４とＹ電極３５間に、この壁電圧があるときだけ放電する程度の電圧をＸ電極とＹ電極間に印加することにより、所望の放電セルだけが放電発光する。サステイン期間５１には、スイッチ２１１、２１５がサステイン期間Ｘ、Ｙ駆動回路２１０、２１４側に繋がる。図１の（ａ）に、サステイン期間５１にＸ電極とＹ電極に一斉に印加されるサステインパルスの電圧波形、及びＡ電極２９に印加される一定電圧Ｖ４のアドレス電圧波形を示す。ここで、Ｖｘ、ＶｙはＸ、Ｙ電極に印加するサステインパルス電圧、Ｖｘ−Ｖｙはこれらの電圧の差分、すなわちＸ−Ｙ電極間電圧である。このサステイン期間での、Ｘｅ８２８ｎｍ発光波形を図１の（ｂ）に示す。本放電４０１の前に前置放電４０２を有する複数ピークの発光波形となっている。本発明の実施形態１のプラズマディスプレイ装置と、従来のそれとの相違点は以下の通りである。
【００３５】
従来技術では、図２５の（ｃ）に示すように、サステイン期間内にＸ、Ｙ電極３４、３５には、ピーク電圧Ｖ３の矩形状電圧波形５８、５９のサステインパルス電圧が印加される。若しくは、パルスの立上り、立下りを考慮すると、図２６（ａ）に示すようなサステインパルス電圧が印加される。このとき、パルス印加期間のＶｘ−Ｖｙの絶対値の最大値と、隙間期間の中で前記パルス印加期間とは異符号か、又は有意に０Ｖの期間でのＶｘ−Ｖｙの絶対値の最大値との和は、サステインパルス電圧のピーク値Ｖ３程度である。別の表現では、パルス印加期間と隙間期間から成るサステインパルスの半周期の期間でのＶｘ−Ｖｙの最大値と最小値との差（Ｖｘ−Ｖｙの振幅と呼ぶ）は、サステインパルス電圧のピーク値Ｖ３程度である。このとき、通常は、図２６の（ｂ）に示すような単一ピークの発光波形（例えばＸｅ８２８ｎｍ発光波形）となる。
【００３６】
これに対して、本発明の実施の形態１では、サステイン期間内にＸ、Ｙ電極３４、３５には、図１の（ａ）に示すサステインパルス電圧が印加される。このとき、従来技術とは異なり、パルス印加期間のＶｘ−Ｖｙの絶対値の最大値と、隙間期間の中で前記パルス印加期間とは異符号か、又は有意に０Ｖの期間でのＶｘ−Ｖｙの絶対値の最大値との和はＶ３＋Ｖ５となり、有意にサステインパルス電圧のピーク値Ｖ３以上となる。別の表現では、パルス印加期間と隙間期間から成るサステインパルスの半周期の期間でのＶｘ−Ｖｙの最大値と最小値との差（Ｖｘ−Ｖｙの振幅と呼ぶ）は、サステインパルス電圧のピーク値Ｖ３以上となる。このとき、前述したように、図１の（ｂ）に示すような本放電４０１の前に前置放電４０２を有する複数ピークの発光波形（例えばＸｅ８２８ｎｍ発光波形）となる。ここで、前記Ｖ５は前置放電４０２が発生し、且つ本放電も発生するように設定される。まず、前置放電が発生するための条件は、パルス印加期間のＶｘ−Ｖｙの絶対値の最大値と、隙間期間の中で前記パルス印加期間とは異符号か、又は有意に０Ｖの期間でのＶｘ−Ｖｙの絶対値の最大値との和はＶ３＋Ｖ５となり、このＶ３＋Ｖ５がサステイン電極対間の放電開始電圧以上となることである。別の表現では、パルス印加期間と隙間期間から成るサステインパルスの半周期の期間でのＶｘ−Ｖｙの振幅は、サステイン電極対間の放電開始電圧以上となることである。次に、前置放電４０２が発生し、且つ本放電も発生するためには、少なくとも前置放電４０２の発光強度より本放電４０１の発光強度の方が大きいことが必要である。次に、サステインパルス発生回路の具体的回路を例示する。図３は実施の形態１のサステインパルス発生回路である。この回路は、図２で示した基本構成図のサステイン期間におけるＸ、Ｙ電極の駆動に関する具体的回路である。即ち、図３は、図２のパネル２０１、サステイン期間Ｘ、Ｙ駆動回路２１０、２１４、画像源１０３、電源回路２０８から成る基本構成の具体的回路例である。パネル２０１はサステイン電極のＸ−Ｙ電極間の容量Ｃｐで表される。Ｘ駆動回路は、電圧源Ｖｓに接続されたＰ型トランジスタＰｘ２、グランドに接続されたＮ型トランジスタＮｘ１、Ｎｘ３、インダクタンスＬ、ダイオードＤｘ１、Ｄｘ２、Ｄｘ３を有して構成される。Ｙ駆動回路も同様に、電圧源Ｖｓに接続されたＰ型トランジスタＰｙ２、グランドに接続されたＮ型トランジスタＮｙ１、Ｎｙ３、インダクタンスＬ、ダイオードＤｙ１、Ｄｙ２、Ｄｙ３を有して構成される。図４は実施の形態１のサステインパルス発生回路の動作波形図である。ＶｘはＸ電極の電圧波形、ＶｙはＹ電極の電圧波形、Ｖｘ−ＶｙはＸ−Ｙ電極間電圧波形（電圧の差分波形）である。Ｓｘ１〜Ｓｘ３、Ｓｙ１〜Ｓｙ３は制御信号波形である。各符号は、図３の各端子での電圧波形を示している。図４に従って、図３の動作を説明する。時刻ｔ１でＳｘ２がＬレベルとなり、トランジスタＰｘ２が導通してダイオードＤｘ２を介して電圧源Ｖｓに接続されるので、ＶｘはＣpと配線の抵抗等で決まる時定数で電圧源Ｖｓの設定電圧Ｖ３になる。このときＳｙ３はＨレベルとなり、トランジスタＮｙ３が導通してグランドに��続されるので、Ｖｙはグランド電位となる。時刻ｔ２ではＳｘ１がＨレベルとなり、トランジスタＮｘ１が導通してインダクタンスＬを介してグランドに接続される。このとき、Ｓｙ３もＨレベルとなり、トランジスタＮｙ３が導通してグランドに接続される。したがって、Ｒを配線等の抵抗として図５のＬＣＲ直列回路が形成される。この場合、Ｘ電極の電圧Ｖｘ（ｔ）は次式の減衰振動の式で表される。
【００３７】
【数１】
2007304631.tif 000003
【００３８】
【数２】
2007304631.tif 000004
【００３９】
従って、この振幅、及び周期はＬで調節して、図１の（ａ）のようなサステインパルス電圧波形を得ることが出来る。時刻ｔ３、ｔ４における動作は、時刻ｔ１、ｔ２における動作でＸとＹを逆にしたものに等しいので説明を省略する。
【００４０】
また、Ｘ、Ｙ、Ａ電極の電圧、電流波形測定系を図６に示す。電圧波形は、Ｘ電極端子部２０２、Ｙ電極端子部２０３、Ａ電極端子部２０４から各駆動回路２０５、２０６、２０７間の配線露出部をオシロスコープにより測定した。又、電流波形は、各電極から駆動回路間の配線に電流プローブを接続してオシロスコープにより測定した。各電流の測定方向は、電流がパネル２０１外部から各電極に流れ込む時に正となるように設定した。
【００４１】
アドレス期間５０にある所定の放電セル群を選択した状態Ｗ（白表示）と、前記所定の放電セル群以外は状態Ｗと同じで前記所定の放電セル群を非選択にした状態Ｂ（黒表示）での、サステイン電極対１、２とＡ電極の電圧波形を、それぞれ、Ｖｓ１Ｗ（ｔ）、Ｖｓ２Ｗ（ｔ）、ＶｓａＷ（ｔ）、およびＶｓ１Ｂ（ｔ）、Ｖｓ２Ｂ（ｔ）、ＶｓａＢ（ｔ）とする。各電流波形をそれぞれ、ｊｓ１Ｗ（ｔ）、ｊｓ２Ｗ（ｔ）、及びｊｓ１Ｂ（ｔ）、ｊｓ２Ｂ（ｔ）、ｊｓａＢ（ｔ）とする。ここで、サステイン電極１は隙間期間の直後にサステイン電極対で相対的に正電位になる電極（今の場合Ｙ電極）であり、他方のＸ電極がサステイン電極２である。
【００４２】
まず、本願発明による駆動法と従来駆動法による放電電力、輝度、効率を比較した。放電電力Ｗは１周期についての下記積分
【００４３】
【数３】
2007304631.tif 000005
【００４４】
により算出した。
【００４５】
輝度Ｂは輝度計により測定、ＷとＢから発光効率η∝Ｂ／Ｗを算出した。
【００４６】
従来の駆動法では、サステイン電圧Ｖ３＝１８０Ｖ、サステイン期間でのアドレス電極電圧Ｖ４＝９０Ｖで駆動した。
【００４７】
一方、本発明による駆動法ではＶ３＝１８０Ｖ、Ｖ５＝６０Ｖ、サステイン期間でのアドレス電極電圧Ｖ４＝９０Ｖで駆動した。この時、各放電発光特性値の比（本発明による駆動法での値／従来駆動法での値）は、次の通りである。すなわち、放電電力比は０．８６、輝度比は１．１２、そして効率比は１．３０である。このように、従来法と比較して、本願発明は約３割の発光効率向上を確認した。
【００４８】
次に、本願発明による放電と発光効率向上のメカニズムを、図７から図１０に示す誘電体表面電位モデルを用いて説明する。高効率化の基本的原理は、前に述べたように、弱電場（低放電空間電圧）の放電においては電子温度が低くなるため、紫外線発生効率が大きくなることである。
【００４９】
図７が従来駆動法の駆動電圧波形、および図８の（Ａ）、（Ｂ）、（Ｃ）が、図７の時刻ａ、ｂ、ｃでの各誘電体表面電位モデル図である。サステイン電極Ｘ、Ｙの電圧Ｖｓ＝Ｖｓｘ＝Ｖｓｙ＝１８０Ｖ、Ａ電極電圧Ｖａ＝９０Ｖとする。時刻ａではＸ電極電圧パルスによる放電が終了しており、放電空間に電場が存在しなくなるまで放電したとする。この時、Ｘ、Ｙ、Ａ電極の誘電体表面電位はすべて９０Ｖである。この時、Ｘ、Ｙ、Ａ電極と誘電体表面間には図に示す壁電圧が発生している。時刻ｂの隙間期間には、Ｘ電極電圧が０Ｖになるので、Ｘ電極の誘電体表面電位は壁電圧分の−９０Ｖである。時刻ｃにはＹ電極電圧が１８０Ｖになるので、Ｙ電極の誘電体表面には２７０Ｖの電位が発生する。この時、Ｘ、Ｙ電極誘電体表面間電位差が３６０Ｖとなるので、放電開始電圧（約２３０Ｖ）以上となり面放電が発生する。また、Ｘ、Ａ電極の誘電体表面間の電位差は、１８０Ｖであり、放電開始電圧（約２１０Ｖ）以下なので放電は発生しない。尚、図８において、符号３３は放電空間、４０１はサステインＹ電極、４０２はサステインＸ電極、４０３、４０４は誘電体層である。
【００５０】
一方、図９が本実施の形態１の駆動電圧波形、および図１０が図９の時刻ａ、ｂ１、ｂ２、ｃでの各表面誘電体電位モデル図である。
【００５１】
時刻ａでは前記従来駆動法と同様に、Ｘ、Ｙ、Ａ電極の誘電体表面電位はすべて９０Ｖである（図１０の（Ａ））。この時、Ｘ、Ｙ、Ａ電極と誘電体表面間には図に示す壁電圧が発生している。隙間期間の時刻ｂ１ではＸ電極電圧が０Ｖになるので、Ｘ電極の誘電体表面電位は壁電圧分の−９０Ｖである（図１０の（Ｂ１））。隙間期間の時刻ｂ２ではＸ電極電圧が−Ｖ５＝−６０Ｖとなるので、Ｘ電極の誘電体表面電位は−１５０Ｖとなる（図１０の（Ｂ２））。この時、Ｘ、Ｙ電極の誘電体表面間電位差が放電開始電圧（約２３０Ｖ）以上の２４０Ｖとなり、Ｘ、Ａ電極の誘電体表面間電位差が放電開始電圧（約２１０Ｖ）以上の２４０Ｖとなるので、Ｘ−Ｙ−Ａ電極間の３者放電となる前置放電が発生する（Ｐ）。その後、この前置放電によるＸ、Ｙ、Ａ電極誘電体表面の壁電圧の低下、およびＸ電極の電圧変化により放電は一旦弱まる。時刻ｃでは前置放電の結果、各電極壁電圧が図１０の（Ｃ）のように低下している。尚、図１０は図８と同一部位は同一符号で示している。
【００５２】
一方、Ｙ電極には１８０Ｖの電圧が印加されるので、Ｙ電極の誘電体表面電位が２５５Ｖとなる。又、Ｘ電極の誘電体表面電位は-５０Ｖである。この結果、Ｘ、Ｙ電極の誘電体表面間の電位差は３０５Ｖとなり、放電開始電圧（約２３０Ｖ）以上となる。従って、Ｘ−Ｙ電極の誘電体表面間に本放電（面放電）が発生する（Ｍ）。このとき、Ａ電極の壁電圧が−２５Ｖになっているので、Ａ電極誘電体表面の電位は６５Ｖであり、Ｘ電極との間に放電は発生しない。又、このとき実際には、前置放電Ｐのプライミング効果のため、Ｙ電極の電圧が最大となる時刻ｃとなる以前に本放電が開始されるので、より低放電空間電圧で放電することになる。前置放電Ｐ、本放電Ｍの両放電とも、従来駆動法の場合に比べて低放電空間電圧下で発生する。従って、より低放電空間電圧での放電の方が紫外線発生効率がよいので、当該ＰＤＰの発光効率が向上する。
【００５３】
以上のように、前置放電によりサステイン電極対間の面放電が発生して一旦弱まり、更に、本放電が前置放電のプライミング効果を利用して発生する。各放電とも従来駆動法に比べて低放電空間電圧で発生するため、紫外線発生効率が高くなる。又、Ｘ、Ｙ電極の誘電体表面への入射イオンのエネルギーが従来駆動法に比べて低くなるので、保護膜、すなわち、ＭｇＯの寿命は長くなる。
【００５４】
又、前置放電ではＡ電極も放電に関与するが、Ａ電極には電子が入射するので蛍光体へのイオン衝撃はなく、蛍光体寿命への悪影響はほとんどない。
【００５５】
以上のように、本発明による駆動法によれば、従来法に比べて発光効率が向上し、かつ寿命特性劣化等の少ない駆動が可能となる。
【００５６】
更に、従来法と大きくは異ならない駆動法で駆動することが可能であることも利点である。
【００５７】
又、前置放電が強すぎると、本放電が発生しなくなるので、前置放電は本放電を阻害しない程度の適当な強さに抑えなければならない。図１１はこのような場合の本発明の実施の形態の他のサステインパルス波形例である。この隙間期間に減衰振動のほぼ１周期を含む波形は図３と同じ回路を用い、Ｌとして図１の場合より小さい値を選ぶことにより得られる。図１１の時刻ｔｂ２では図９の時刻ｂ２と同じように前置放電が発生する。しかし、前置放電開始後Ｖｘがすぐ正のＶ６まで上昇するので、前置放電が強くなり過ぎる前に抑制する。このため、次に続く本放電を阻害せずサステイン放電を持続できる。このような波形に調節することにより、動作マージンの広い最適な前置放電にすることが出来る。なお、ここでは隙間期間に減衰振動のほぼ１周期を含む波形を用いたが、場合に応じて適当な周期と強度を選択すればよい。
【００５８】
［実施の形態２］
図１２は、本発明の実施の形態２のプラズマディスプレイ装置のＰＤＰのサステインパルス発生回路の例である。Ｘ駆動回路は、電圧源Ｖｓに接続されたＰ型トランジスタＰｘ２、グランドに接続されたＮ型トランジスタＮｘ１、インダクタンスＬ、ダイオードＤｘ１、Ｄｘ２を有する。Ｙ駆動回路も同様に、電圧源Ｖｓに接続されたＰ型トランジスタＰｙ２、グランドに接続されたＮ型トランジスタＮｙ１、インダクタンスＬ、ダイオードＤｙ１、Ｄｙ２を有する。図１３は実施の形態２のサステインパルス発生回路の動作波形である。Ｓｘ１、Ｓｘ２、Ｓｙ１、Ｓｙ２は制御信号波形である。図１３に従って、図１２の回路の動作を説明する。
【００５９】
時刻ｔ１でＳｘ２がＬレベルとなり、トランジスタＰｘ２が導通してダイオードＤｘ２を介して電圧源Ｖｓに接続される。このとき、Ｓｙ１はＨレベルとなり、トランジスタＮｙ１が導通してインダクタンスＬを介してグランドに接続される。従って、Ｒを配線等の抵抗として図５のＬＣＲ直列回路が形成され、Ｖｘ−Ｖｙに減衰振動が発生する。時刻ｔ２ではＳｘ１がＨレベルとなり、トランジスタＮｘ１が導通してインダクタンスＬを介してグランドに接続される。このとき、Ｓｙ１もＨレベルとなり、トランジスタＮｙ１が導通してインダクタンスＬを介してグランドに接続される。したがって、Ｒを配線等の抵抗としてＬＣＲ直列回路が形成され、Ｖｘ，Ｖｙ、Ｖｘ−Ｖｙは、図１３に示すような減衰振動波形となる。時刻ｔ３、ｔ４における動作は、時刻ｔ１、ｔ２における動作でＸとＹを逆にしたものに等しいので説明を省略する。
【００６０】
この場合も隙間期間に実施の形態１と同じように、Ｖｘ−Ｖｙがオーバーシュート波形になるので、適当にインダクタンス値を選ぶことにより、前置放電、本放電が発生し、ＰＤＰの発光効率を向上させることができる。
【００６１】
以上のように、本実施の形態では、従来技術にインダクタンスＬを挿入するだけなので低コストで容易に回路が製作でき、ＰＤＰの発光効率を向上させることができる。
【００６２】
［実施の形態３］
図１４は、本発明の実施の形態３のプラズマディスプレイ装置のＰＤＰのサステインパルス発生回路の例である。本実施の形態３以降は、インダクタンスＬを用いない例である。Ｘ駆動回路は、電圧源Ｖｓｏに接続されたＮ型トランジスタＮｘ１、電圧源Ｖｓに接続されたＰ型トランジスタＰｘ２、グランドに接続されたＮ型トランジスタＮｘ３、ダイオードＤｘ１〜Ｄｘ３を有して構成される。Ｙ駆動回路も同様に、電圧源Ｖｓｏに接続されたＮ型トランジスタＮｙ１、電圧源Ｖｓに接続されたＰ型トランジスタＰｙ２、グランドに接続されたＮ型トランジスタＮｙ３、ダイオードＤｙ１〜Ｄｙ３を有して構成される。図１５は実施の形態３のサステインパルス発生回路の動作波形である。Ｓｘ１〜Ｓｘ３、Ｓｙ１〜Ｓｙ３は制御信号波形である。図１５に従って図１４の回路の動作を説明する。時刻ｔ１でＮ型トランジスタＮｙ１が導通してダイオードＤｙ１を介して電圧源Ｖｓｏに接続され、Ｖｙは電圧−Ｖ５に維持される。このときＮ型トランジスタＮｘ３が導通してグランドに接続される。時刻ｔ２ではトランジスタＮｙ１が不通となり、トランジスタＮｙ３が導通してグランドに接続されるので、Ｖｙは０Ｖとなる。時刻ｔ３ではトランジスタＮｘ２とＮｙ３が導通して、ＶｘはＶ３に、Ｖｙはグランドになる。以下同様で図１５をみれば明らかなので説明を省略する。
【００６３】
図１６は本発明の実施の形態３の他のサステインパルス電圧波形である。これはＶｘ−Ｖｙの波形において、＋−Ｖ５レベルの電圧が＋−Ｖｓレベルの電圧に直接移行するようにしたものである。
【００６４】
これらの場合も隙間期間に実施の形態１と同じようにＶｘ−Ｖｙがオーバーシュート波形になるので、前置放電、本放電が発生し、ＰＤＰの発光効率を向上させることができる。本実施の形態では、インダクタンスＬを用いるよりも自由に制御性よくサステインパルス波形を形成することが出来る。
［実施の形態４］
図１７は本発明の実施の形態４のプラズマディスプレイ装置のＰＤＰのサステインパルス電圧波形の例である。実施の形態３の図１５の波形との違いは、Ｘ，Ｙ電極に印加されるＶ５の電圧が正であることである。Ｖｘ−Ｖｙの波形は図１５と同じである。
【００６５】
図２７の誘電体表面電位モデル図を用いて放電、および発光効率向上メカニズムを説明する。図２７は図１０と同様に、図１７の各時刻ａ、ｂ１、ｂ２、ｃでの誘電体表面電位の状態を示している。実施の形態１と同様にＶ３＝１８０Ｖ、Ｖ５＝６０Ｖ、Ａ電極電圧を９０Ｖ一定とする。時刻ａ、ｂ1までは実施の形態１の図１０と同じである（図２７の（Ａ）、（Ｂ１））。隙間期間の時刻ｂ２ではＹ電極電圧がＶ５＝６０Ｖとなるので、Ｙ電極の誘電体表面電位は１５０Ｖとなる。この時、Ｘ、Ｙ電極の誘電体表面間電位差が放電開始電圧（約２３０Ｖ）以上の２４０Ｖとなるので、Ｘ−Ｙ電極間の面放電となる前置放電が発生する（Ｐ）（図２７の（Ｂ２））。図１０の例とは異なり、Ｘ、Ａ電極の誘電体表面間電位差は放電開始電圧（約２１０Ｖ）以下の１８０Ｖであるので、Ｘ−Ａ電極間の対向放電は発生しない。その後、この前置放電によるＸ、Ｙ、Ａ電極誘電体表面の壁電圧の低下、およびＸ電極の電圧変化により放電は一旦弱まる。時刻ｃでは前置放電の結果、各電極壁電圧が図２７の（Ｃ）のように低下している。
【００６６】
一方、Ｙ電極には１８０Ｖの電圧が印加されるので、Ｙ電極の誘電体表面電位が２３０Ｖとなる。又、Ｘ電極の誘電体表面電位は-５０Ｖである。この結果、Ｘ、Ｙ電極の誘電体表面間の電位差は２８０Ｖとなり、放電開始電圧（約２３０Ｖ）以上となる。したがって、Ｘ−Ｙ電極の誘電体表面間に本放電（面放電）が発生する（Ｍ）。前置放電Ｐ、本放電Ｍの両放電とも、従来駆動法の場合に比べて低放電空間電圧下で発生する。したがって、より低放電空間電圧での放電の方が紫外線発生効率がよいので、当該ＰＤＰの発光効率が向上する。
【００６７】
又、図１８、図１９は、いずれも本実施の形態の他のサステインパルス電圧波形の例である。これらの波形の場合も図１７の波形の場合と同様な発光効率向上の効果がある。
【００６８】
本実施形態４では前置放電にサステイン電極とＡ電極間の対向放電をほとんど含まないので、蛍光体寿命への悪影響がない。
［実施の形態５］
図２０は本発明の実施の形態５のプラズマディスプレイ装置のＰＤＰのサステインパルス電圧波形である。ＶｘとＶｙが上下対称になっているが、Ｖｘ−Ｖｙの波形は実施の形態４の図１７と同じである。この場合も同様な発光効率向上の効果がある。
【００６９】
図２８は本発明の実施の形態５のプラズマディスプレイ装置のＰＤＰのサステインパルス電圧波形の変形例である。この場合も同様な発光効率向上の効果がある。又、図２０で必要であったＶ５の電源が不要になる利点もある。
【００７０】
また、前述した各実施の形態の諸組み合わせで、可能なもの全てが本願発明として実施可能であることは云うまでもない。
【００７１】
以上、前記諸実施の形態に基づき具体的に説明したが、本願発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００７２】
【図１】図１は、本願発明の実施の形態１のプラズマディスプレイ装置のＰＤＰの電圧波形とＸｅ８２８ｎｍ発光波形を示す図である。
【図２】図２は本発明の実施の形態１のプラズマディスプレイ装置のＰＤＰの基本構成図である。
【図３】図３は、本発明の実施の形態１のプラズマディスプレイ装置のサステインパルス発生回路を示す図である。
【図４】図４は本発明の実施の形態１のプラズマディスプレイ装置のサステインパルス発生回路の動作波形である。
【図５】図５は前記サステインパルス発生回路の等価回路である。
【図６】図６は、本願発明の実施の形態４のプラズマディスプレイ装置の一例の概略構成を示すブロック図である。
【図７】図７は従来駆動法の駆動電圧波形である。
【図８】図８は、図７の時刻ａ、ｂ、ｃでの各誘電体表面電位モデル図である。
【図９】図９は本実施の形態１の駆動電圧波形である。
【図１０】図１０は、図９の時刻ａ、ｂ１、ｂ２、ｃでの各表面誘電体電位モデル図である。
【図１１】図１１は本発明の実施の形態１の他のサステインパルス波形例である。
【図１２】図１２は、本発明の実施の形態２のプラズマディスプレイ装置のＰＤＰのサステインパルス発生回路である。
【図１３】図１３は実施の形態２のサステインパルス発生回路の動作波形である。
【図１４】図１４は、本発明の実施の形態３のプラズマディスプレイ装置のＰＤＰのサステインパルス発生回路である。
【図１５】図１５は実施の形態３のサステインパルス発生回路の動作波形である。
【図１６】図１６は本発明の実施の形態３の他のサステインパルス電圧波形である。
【図１７】図１７は本発明の実施の形態４のプラズマディスプレイ装置のＰＤＰのサステインパルス電圧波形である。
【図１８】図１８は本実施の形態の他のサステインパルス電圧波形である。
【図１９】図１９は本実施の形態の他のサステインパルス電圧波形である。
【図２０】図２０は本発明の実施の形態５のプラズマディスプレイ装置のＰＤＰのサステインパルス電圧波形である。
【図２１】図２１はこれまでに知られた３電極構造のａｃ面放電型ＰＤＰの例を示す斜視図である。
【図２２】図２２は、図２１中の矢印Ｄ１の方向から見たプラズマディスプレイパネルの断面図である。
【図２３】図２３は、図２１中の矢印Ｄ２の方向から見たプラズマディスプレイパネルの断面図である。
【図２４】図２４は、従来のプラズマディスプレイ装置の基本構成を示すブロック図である。
【図２５】図２５は、プラズマディスプレイパネルに１枚の画を表示する１ＴＶフィールド期間の駆動回路の動作を説明するための図である。
【図２６】図２６は従来のプラズマディスプレイ装置のＰＤＰの電圧波形とＸｅ８２８ｎｍ発光波形を示す図である。
【図２７】図２７は実施の形態４の誘電体表面電位モデル図である。
【図２８】図２８は本発明の実施の形態５のプラズメディスプレイ装置のＰＤＰの他のサステインパルス電圧波形である。
【符号の説明】
【００７３】
３…電子、４…正イオン、５…正の壁電荷、６…負の壁電荷、２１…前面基板、２２…Ｘ透明電極、２３…Ｙ透明電極、２４…Ｘバス電極、２５…Ｙバス電極、２６…前面誘電体、２７…保護膜、２８…背面基板、２９…アドレス電極（書き込み電極、Ａ電極とも呼ぶ）、３０…背面誘電体、３１…隔壁、３２…蛍光体、３３…放電空間、３４…Ｘ電極、３５…Ｙ電極、４０…ＴＶフィールド、４１〜４８…サブフィールド、４９…リセット放電期間、５０…アドレス期間、５１…サステイン期間、５２…Ａ電極２９に印加する電圧波形、５３…Ｘ電極３４に印加する電圧波形、５４…Ｙ電極のｉ番目に印加する電圧波形、５５…Ｙ電極の（ｉ＋１）番目に印加する電圧波形、５６…スキャンパルス、５７…スキャンパルス、５８…Ｘ電極電圧波形、５９…Ｙ電極電圧波形、６０…Ａ電極電圧波形、１００、２０１…パネル（プラズマディスプレイパネル、ＰＤＰとも呼ぶ）、１０１…駆動回路、１０２…プラズマディスプレイ装置、１０３…画像源、２０２…Ｙ電極端子部、２０３…Ｘ電極端子部、２０４…Ａ電極端子部、２０５…Ｙ駆動回路、２０６…Ｘ駆動回路、２０７…Ａ駆動回路、２０８…電源回路、２０９…リセット・アドレス期間Ｘ駆動回路、２１０…サステイン期間Ｘ駆動回路、２１１…スイッチ、２１２…Ｘスイッチ駆動回路、２１３…リセット・アドレス期間Ｙ駆動回路、２１４…サステイン期間Ｙ駆動回路、２１５…スイッチ、２１６…Ｙスイッチ駆動回路、４０１…本放電、４０２…前置放電。
【図１】
2007304631.tif 000006
【図２】
2007304631.tif 000007
【図３】
2007304631.tif 000008
【図４】
2007304631.tif 000009
【図５】
2007304631.tif 000010
【図６】
2007304631.tif 000011
【図７】
2007304631.tif 000012
【図８】
2007304631.tif 000013
【図９】
2007304631.tif 000014
【図１０】
2007304631.tif 000015
【図１１】
2007304631.tif 000016
【図１２】
2007304631.tif 000017
【図１３】
2007304631.tif 000018
【図１４】
2007304631.tif 000019
【図１５】
2007304631.tif 000020
【図１６】
2007304631.tif 000021
【図１７】
2007304631.tif 000022
【図１８】
2007304631.tif 000023
【図１９】
2007304631.tif 000024
【図２０】
2007304631.tif 000025
【図２１】
2007304631.tif 000026
【図２２】
2007304631.tif 000027
【図２３】
2007304631.tif 000028
【図２４】
2007304631.tif 000029
【図２５】
2007304631.tif 000030
【図２６】
2007304631.tif 000031
【図２７】
2007304631.tif 000032
【図２８】
2007304631.tif 000033