(57)【要約】【課題】入力クロックの位相の遅延を補償する。【解決手段】２つのクロック信号の位相差を検出する位相比較部１２０および１３０と，位相比較部１２０および１３０の後段と発振器１５０との前段との間に設けられ，位相比較部１２０および１３０からの出力信号の中から１つを切り換えて出力する信号切換部１４０と，信号切換部１４０の後段に設けられ，位相比較部１２０および１３０の出力電圧に応じた周波数を出力する発振器１５０と，を含み，位相比較部１２０および１３０は，外部からのクロック信号と，発振器１５０から出力されたクロック信号との位相を比較して差分信号を出力し，発振器１５０は，信号切換部１４０から出力されたクロック信号を入力し，位相比較部１２０および１３０にクロック信号を与えることを特徴とする，入力クロックの位相補償装置１００が提供される。【選択図】図１
2007158783.tif 000002
【特許請求の範囲】
【請求項１】
入力クロックの位相補償装置であって：
２つのクロック信号の位相差を検出する少なくとも２つの位相比較部と；
前記少なくとも２つの位相比較部の後段と発振器との前段との間に設けられ，前記位相比較部からの出力信号の中から１つを切り換えて出力する信号切換部と；
前記信号切換部の後段に設けられ，前記位相比較部の出力電圧に応じた周波数を出力する前記発振器と；
を含み，
前記位相比較部は，外部から入力されたクロック信号と，前記発振器から出力されたクロック信号との位相を比較して差分信号を出力し，
前記発振器は，前記信号切換部から出力されたクロック信号を入力し，前記位相比較部にクロック信号を与えることを特徴とする，入力クロックの位相補償装置。
【請求項２】
入力クロックの位相補償装置であって：
２つのクロック信号の位相差を比較して，その位相が等しくなるように動作する少なくとも２つのＰＬＬと；
前記少なくとも２つのＰＬＬの後段に設けられ，前記ＰＬＬから出力されたクロック信号の中から１つを切り換えて出力する信号切換部と；
を含み，
前記ＰＬＬは，外部からのクロック信号と，前記信号切換部から出力されたクロック信号との位相を比較してクロック信号を出力することを特徴とする，入力クロックの位相補償装置。
【請求項３】
入力クロックの位相補償装置であって：
２つのクロック信号の位相差を検出する少なくとも２つの位相比較部と；
前記少なくとも２つの位相比較部の後段と発振器との前段との間に設けられ，前記位相比較部からの出力信号の中から１つを切り換えて出力する信号切換部と；
前記信号切換部の後段に設けられ，前記位相比較部の出力に応じた周波数を出力する前記発振器と；
クロック信号を分配するクロックツリーと；
を含み，
前記位相比較部は，外部から入力されたクロック信号と，前記クロックツリーから分配されるクロック信号と同位相のクロック信号との位相を比較して位相差情報を出力し，
前記発振器は，前記信号切換部から出力された前記位相差情報に基づいてクロック信号を出力することを特徴とする，入力クロックの位相補償装置。
【請求項４】
入力クロックの位相補償装置であって：
２つのクロック信号の位相差を検出する少なくとも２つのＰＬＬと；
前記少なくとも２つのＰＬＬの後段に設けられ，前記ＰＬＬから出力されたクロック信号の中から１つを切り換えて出力する信号切換部と；
クロック信号を分配するクロックツリーと；
を含み，
前記ＰＬＬは，外部からのクロック信号と，前記クロックツリーから分配さるクロック信号と同位相のクロック信号との位相を比較して，クロック信号を出力することを特徴とする，入力クロックの位相補償装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，入力クロックの位相補償装置に関する。
【背景技術】
【０００２】
映像機器のように，高速のクロックを取り扱う信号処理回路では，外部から入力するクロックと信号の位相管理が重要になる。特に，ＨＤＴＶ（Ｈｉｇｈ  Ｄｅｆｉｎｉｔｉｏｎ  ＴｅｌｅＶｉｓｉｏｎ：高精細テレビ）のように高精細な映像を扱うシステムでは，信号処理回路に入力するクロックの周波数が高くなり，また，ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）の大規模化に伴い，ＬＳＩ内部のクロック遅延が無視できなくなってしまう。
【０００３】
図９および図１０は，ＬＳＩ内部でクロック遅延が発生する場合の説明図である。図９に示したように，ＬＳＩを用いた信号処理装置１０のＤ型フリップフロップ（以下，ＤＦＦと称する）１７の数が増加すると，それに伴って多くのクロックツリー１６を使用して，内部のクロックを分配する必要がある。この場合，クロックツリー１６による遅延やスキューが発生し，映像信号入力とクロック入力との位相が揃っていたものが，内部のＤＦＦ１７に入力する際には位相がずれてしまうという現象が生じてしまう。
【０００４】
図１０では，（ａ）に映像信号入力とクロック入力との位相が一致している場合のタイミングチャートを示し，（ｂ）に映像信号入力とクロック入力との位相がずれた場合のタイミングチャートを示している。図１０の（ａ）に示したように，映像信号入力とクロック入力との位相が一致している場合は，ＤＦＦにおいてセットアップ／ホールド条件を満たしている。しかし，図１０の（ｂ）に示したように，映像信号入力とクロック入力との位相がずれて一致していない場合は，入力段におけるＤＦＦでホールド違反が発生してしまう。ＤＦＦでホールド違反が生じると，データが正常に受け取れない問題が生じしてしまう。
【０００５】
この問題を解決するために，通常は図１１に示したように，クロック入力にＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ：位相同期回路）を設け，外部から入力するクロックとＤＦＦに入力するクロックとの位相を一致させることで位相のずれを補償する方法が知られている。図１１に示した信号処理装置１０は，ＰＬＬ１１と，複数のフリップフロップにクロックを分配するクロックツリー１６とを含む。ＰＬＬ１１は，位相比較器１２と，発振器１５とを含む。図１１では，複数のフリップフロップの１つとして，ＤＦＦ１７を示している。
【０００６】
図１１のＰＬＬ１１では，ＤＦＦ１７のスキューが合うように位相の調整を行う。その結果，クロックツリー１６の遅延による位相のずれを補償することができる。図１２は，位相の調整を行った結果，入力クロックとＤＦＦ１７に入力するクロックの位相が一致し，映像信号がＤＦＦの入力クロックに対してセットアップ／ホールド条件を満たす関係になっていることを示したタイミングチャートである。図１２の（ａ）に，映像信号入力とクロック入力との位相が一致している場合のタイミングチャートを示し，図１２の（ｂ）に位相の調整を行った結果，入力クロックとＤＦＦ１７に入力するクロックの位相が一致し，映像信号がＤＦＦの入力クロックに対してセットアップ／ホールド条件を満たす関係になっている場合のタイミングチャートを示している。
【０００７】
しかし，この方法ではクロック入力が１つである場合の位相のずれを補償することはできるが，クロック入力が複数であった場合は，複数のクロック入力を切り換える信号切換部で遅延が生じてしまう。クロック切換手段でクロックの遅延が生じる結果，クロック入力が複数であった場合の位相のずれを補償することができない問題が生じてしまう。そこで，特許文献１および特許文献２において，複数のクロック入力を切り換えた際の位相補償方法が記載されている。
【０００８】
【特許文献１】特開平６−８５８０３号公報
【特許文献２】特開平１０−２７１１０２号公報
【０００９】
図１３は，クロック入力が２つであった場合の信号処理装置の例である。図１３に示した信号処理装置１０は，クロック切換器１４と，ＰＬＬ１１と，クロックツリー１６と，ＤＦＦ１７とを含む。クロック切換器１４はクロック切換手段の一例である。ＰＬＬ１１は，図１１同様に位相比較器１２と発振器１５とを含む。図１３のＰＬＬ１１では，クロックツリー１６による位相のずれを補償することはできても，クロック切換器１４で生じた位相の遅延によるずれは補償することはできない。そのため，ＤＦＦ１７でホールド違反が発生し，ＤＦＦ１７からの出力確定が遅延する。信号の周波数が高い回路においては，わずかな出力確定の遅延でも大きな影響を及ぼしてしまうことになる。
【００１０】
ここで，クロック切換器で生じる遅延による位相のずれを補償する方法として，図１４のように映像信号入力に遅延用のバッファを設け，ＤＦＦに入力して，位相のずれを補償する方法がある。
【００１１】
図１４に示した信号処理装置１０は，クロック切換器１４と，ＰＬＬ１１と，クロックツリー１６と，ＤＦＦ１７と，遅延バッファ１８を含む。ＰＬＬ１１は，図１３同様に位相比較器１２と発振器１５とを含む。遅延バッファ１８は，映像信号入力とクロック入力との位相を一致させるように，クロック切換器１４で生じる位相の遅延に合わせて，ＤＦＦ１７でホールド違反が生じないように映像信号入力から入力される映像信号を遅延させる。こうすることによってＤＦＦ１７でホールド違反が生じないように，入力クロック信号と映像信号との位相を合わせることができる。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし，遅延バッファ１８には温度依存性があるため，温度によって遅延する量が異なるという問題がある。従って，完全な位相のずれの補償が困難であるといった問題があった。クロックの高速化に伴ってフリップフロップでのタイミング調整が厳しく要求されるため，クロック切換手段で生じる位相のずれを完全に吸収し，位相を補償する必要がある。
【００１３】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，入力クロックが複数であった場合において，動作環境に関係なく，正確にクロックの位相を補償することができる，入力クロックの位相補償装置を提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するために，本発明のある観点によれば，入力クロックの位相補償装置であって，２つのクロック信号の位相差を検出する少なくとも２つの位相比較部と，少なくとも２つの位相比較部の後段と発振器との前段との間に設けられ，位相比較部からの出力信号の中から１つを切り換えて出力する信号切換部と，信号切換部の後段に設けられ，位相比較部の出力電圧に応じた周波数を出力する発振器と，を含み，位相比較部は，外部から入力されたクロック信号と，発振器から出力されたクロック信号との位相を比較して差分信号を出力し，発振器は，信号切換部から出力されたクロック信号を入力し，位相比較部にクロック信号を与えることを特徴とする，入力クロックの位相補償装置が提供される。
【００１５】
かかる構成によれば，少なくとも２つの位相比較部は，外部からのクロック信号と電圧制御発信機からのクロック信号との位相を比較して差分信号を出力し，信号切換部は位相比較部から出力された複数のクロック信号の中から１つのクロック信号を切り換えて出力し，発振器は，位相比較部からの出力電圧に応じた適切な位相のクロック信号を出力する。その結果，本発明の第１の観点における入力クロックの位相補償装置によれば，信号切換部で発生するクロック信号の遅延を補償することができ，入力クロックが複数であった場合において正確にクロックの位相を補償することができる。
【００１６】
上記課題を解決するために，本発明の別の観点によれば，入力クロックの位相補償装置であって，２つのクロック信号の位相差を比較して，その位相が等しくなるように動作する少なくとも２つのＰＬＬと，少なくとも２つのＰＬＬの後段に設けられ，ＰＬＬから出力されたクロック信号の中から１つを切り換えて出力する信号切換部と，を含み，ＰＬＬは，外部からのクロック信号と，信号切換部から出力されたクロック信号との位相を比較してクロック信号を出力することを特徴とする，入力クロックの位相補償装置が提供される。
【００１７】
かかる構成によれば，少なくとも２つのＰＬＬは，外部からのクロック信号と電圧制御発信機からのクロック信号との位相を比較してクロック信号を出力し，信号切換部はＰＬＬから出力された複数のクロック信号の中から１つのクロック信号を切り換えて出力する。その結果，本発明の第２の観点における入力クロックの位相補償装置によっても，信号切換部で発生するクロック信号の遅延を補償することができ，入力クロックが複数であった場合において正確にクロックの位相を補償することができる。
【００１８】
上記課題を解決するために，本発明の別の観点によれば，入力クロックの位相補償装置であって，２つのクロック信号の位相差を検出する少なくとも２つの位相比較部と，少なくとも２つの位相比較部の後段と発振器との前段との間に設けられ，位相比較部からの出力信号の中から１つを切り換えて出力する信号切換部と，信号切換部の後段に設けられ，位相比較部の出力に応じた周波数を出力する発振器と，クロック信号を分配するクロックツリーと，を含み，位相比較部は，外部から入力されたクロック信号と，クロックツリーから分配されるクロック信号と同位相のクロック信号との位相を比較して位相差情報を出力し，発振器は，信号切換部から出力された位相差情報に基づいてクロック信号を出力することを特徴とする，入力クロックの位相補償装置が提供される。
【００１９】
かかる構成によれば，少なくとも２つの位相比較部は，外部からのクロック信号とクロックツリーからの遅延クロック信号との位相を比較し，信号切換部は位相比較部から出力された複数のクロック信号の中から１つのクロック信号を切り換えて出力し，発振器は，位相比較部からの出力電圧に応じた適切な位相のクロック信号を出力し，クロックツリーを経由して，フリップフロップにクロック信号を入力する。その結果，本発明の第３の観点における入力クロックの信号処理装置によっても，信号切換部およびクロックツリーで発生するクロック信号の遅延を補償することができ，入力クロックが複数であった場合において正確にクロックの位相を補償することができる。
【００２０】
上記課題を解決するために，本発明の別の観点によれば，入力クロックの位相補償装置であって，２つのクロック信号の位相差を検出する少なくとも２つのＰＬＬと，少なくとも２つのＰＬＬの後段に設けられ，ＰＬＬから出力されたクロック信号の中から１つを切り換えて出力する信号切換部と，クロック信号を分配するクロックツリーと，を含み，ＰＬＬは，外部からのクロック信号と，クロックツリーから分配さるクロック信号と同位相のクロック信号との位相を比較して，クロック信号を出力することを特徴とする，入力クロックの位相補償装置が提供される。
【００２１】
かかる構成によれば，少なくとも２つのＰＬＬは，外部からのクロック信号とクロックツリーからの遅延クロック信号との位相を比較してクロック信号を出力し，信号切換部はＰＬＬから出力された複数のクロック信号の中から１つのクロック信号を切り換えて出力し，発振器は，位相比較部からの出力電圧に応じた適切な位相のクロック信号を出力し，クロックツリーを経由して，フリップフロップにクロック信号を入力する。その結果，本発明の第４の観点における入力クロックの信号処理装置によっても，信号切換部およびクロックツリーで発生するクロック信号の遅延を補償することができ，入力クロックが複数であった場合において正確にクロックの位相を補償することができる。
【発明の効果】
【００２２】
以上説明したように本発明によれば，入力クロックが複数であった場合において，動作条件に関係なく，正確にクロックの位相を補償することができる，入力クロックの位相補償装置を提供できるものである。
【発明を実施するための最良の形態】
【００２３】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００２４】
（第１の実施形態）
図１は，本発明の第１の実施形態に係る入力クロックの位相補償装置を示した説明図である。図１に示したように，本発明の第１の実施形態に係る入力クロックの位相補償装置１１０は，第１の位相比較器１２０と，第２の位相比較器１３０と，切換器１４０と，発振器１５０とを含む。
【００２５】
本実施形態において入力クロックは２つであるが，本発明を実施する上ではこれに限定されず，入力クロックは３つ以上であってもよい。
【００２６】
第１の位相比較器１２０は，位相比較部の一例であり，第１のクロック入力からのクロック信号の位相とクロック出力信号との差を比較して，位相差情報を出力する。つまり，第１のクロック入力からのクロック信号の位相と，発振器１５０から出力されるクロック出力信号との差を比較して，位相差情報を出力する。同様に，第２の位相比較器１３０は，位相比較部の一例であり。第２のクロック入力からのクロック信号の位相とクロック出力信号，つまり，発振器１５０から出力され，クロック出力信号の位相との差を比較して，位相差情報を出力する。ここで，位相差情報はデジタル波形であってもよく，アナログ電圧であってもよい。
【００２７】
切換器１４０は，信号切換部の一例であり，第１の位相比較器１２０および第２の位相比較器１３０から出力される位相差情報のうちのどちらか一方に切り換えるものである。すなわち，切換器１４０は，システムが使用しようとするクロック入力を用いて生成したものに切り換えるものである。切換器１４０で，第１の位相比較器１２０と第２の位相比較器１３０のどちらか一方からの位相差情報を発振器１５０に入力する。ここで発振器１５０は，例えば位相差情報を電圧に変換するループフィルタと，ループフィルタから出力される電圧によって周波数を可変するＶＣＯとで構成してもよい。この他にも，位相比較器がアナログ電圧を出力する形態も可能である。位相比較器がアナログ電圧を出力する場合には，切換器１４０はアナログスイッチを用い，発振器１５０はＶＣＯのみの構成となる。
【００２８】
発振器１５０は，切換器１４０からの位相差情報によりクロック信号を変更して出力するものである。切換器１４０からの出力がデジタル信号の場合には，発振器１５０は位相差情報を電圧に変換するループフィルタと，ループフィルタから出力される電圧によって周波数を可変するＶＣＯとで構成される。クロック切換器からの出力がアナログ電圧の場合には，発振器１５０はＶＣＯのみの構成となる。
【００２９】
図２は，本発明の第１の実施形態に係る入力クロックの位相補償装置を用いた信号処理装置を示した説明図である。図２に示したように，本発明の第１の実施形態に係る入力クロックの位相補償装置を用いた信号処理装置１００は，入力クロックの位相補償装置１１０と，ＤＦＦ１７０を含む複数のフリップフロップにクロックを分配するクロックツリー１６０とを含む。入力クロックの位相補償装置１１０は，第１の位相比較器１２０と，第２の位相比較器１３０と，切換器１４０と，発振器１５０とを含む。
【００３０】
第１の位相比較器１２０は，第１のクロック入力から入力されたクロック信号と，発振器１５０から出力され，クロックツリー１６０で遅延したクロック信号とを入力し，２つのクロック信号の位相を比較して，位相差情報を切換器１４０に入力する。
【００３１】
第２の位相比較器１３０は，第２のクロック入力から入力されたクロック信号と，発振器１５０から出力され，クロックツリー１６０で遅延したクロック信号とを入力し，２つのクロック信号の位相を比較して，位相差情報を切換器１４０に入力する。
【００３２】
切換器１４０は，第１の位相比較器１２０と第２の位相比較器１３０から出力された位相差情報のうち，使用しようとする入力クロックとの位相差情報を選択し，発振器１５０に入力する。
【００３３】
発振器１５０は，切換器１４０からの位相差情報を入力し，入力した情報に応じて発振周波数を制御し，制御された周波数のクロック信号を出力し，クロックツリー１６０に入力する。クロックツリー１６０は，ＤＦＦ１７０にクロック信号を入力するために，発振器１５０から出力されたクロック信号を分配するためのものである。ＤＦＦ１７０は，フリップフロップの一例である。本実施形態ではＤ型のフリップフロップを用いているが，本発明はかかる例に限定されず，他の形態のフリップフロップであってもよい。
【００３４】
発振器１５０から出力されたクロック信号は，クロックツリー１６０を通過する事で，発振器１５０からの出力クロック信号と，クロックツリー１６０を通過した後の出力クロック信号では位相差が生じる。そのため，ＤＦＦにクロックツリーを通過した後の出力クロック信号を印加すると，映像信号入力のクロック信号と位相差が生じてしまい，ＤＦＦにおいてホールド違反が生じる。
【００３５】
そこで，クロックツリー１６０を通過した後のクロック信号を第１の位相比較器１２０および第２の位相比較器１３０に入力する。クロックツリー１６０を通過した後のクロック信号と第１のクロック入力のクロック信号との位相を第１の位相比較器１２０において比較する。また，クロックツリー１６０を通過した後のクロック信号と第２のクロック入力のクロック信号との位相を第２の位相比較器１３０において比較する。第１の位相比較器１２０と第２の位相比較器１３０は，それぞれ位相差情報を出力する。切換器１４０は，２つのクロック入力のうち，現在使用しようとするクロックが入力されている位相比較器側の位相差信号を選択し，発振器１５０に入力する。例えばシステムとして使用するクロックが第１のクロック入力からのクロック信号であれば第１の位相比較器１２０の出力を選択し，システムとして使用するクロックが第２のクロック入力からのクロック信号であれば第２の位相比較器１３０の出力を選択する。
【００３６】
その結果，発振器１５０から出力され，クロックツリー１６０を通過したクロック信号と，映像信号入力のクロック信号との位相が一致するようになる。従って，ＤＦＦ１７０においてセットアップ／ホールド条件を満たすようになり，正常に映像信号のデータを受け渡すことができる。
【００３７】
上記のように，本発明の第１の実施形態に係る入力クロックの位相補償装置によれば，クロック切換器による位相の遅延を補償することが出来，外部からの信号を正常に受け渡すことが出来る。
【００３８】
（第２の実施形態）
図３は，本発明の第２の実施形態に係る入力クロックの位相補償装置を示した説明図である。図３に示したように，本発明の第２の実施形態に係る入力クロックの位相補償装置２１０は，第１のＰＬＬ２２０と，第２のＰＬＬ２３０と，切換器２４０とを含む。
【００３９】
第１のＰＬＬ２２０は，第１のクロック入力からのクロック信号と切換器２４０から出力されたクロック信号との位相差に従って出力クロックが制御される。
【００４０】
図４は，第１のＰＬＬ２２０の内部構造を示した説明図である。図４に示したように，第１のＰＬＬ２２０は，位相比較器２２２と，発振器２２４とを含んで構成される。位相比較器２２２は，クロック入力のクロック信号と，発振器２２４から出力され，その後遅延したクロック信号とを比較して，位相差情報を出力する。発振器２２４は，位相差情報によって制御された周波数のクロック信号を出力する。ここで，位相差情報はデジタル波形であってもよく，アナログ電圧であってもよい。
【００４１】
同様に，第２のＰＬＬ２３０は，第２のクロック入力からのクロック信号と切換器２４０から出力されたクロック信号との位相差に従って出力クロックが制御される。第２のＰＬＬの内部構造は第１のＰＬＬの内部構造と実質的に同一であるため，ここでは説明を省略する。
【００４２】
切換器２４０は，信号切換部の一例であり，第１のＰＬＬ２２０および第２のＰＬＬ２３０の出力クロックから，使用しようとしているクロックを選択する。例えばシステムとして使用するクロックが第１のクロック入力からのクロック信号である場合には，第１のＰＬＬ２２０からの出力を選択して出力し，システムとして使用するクロックが第２のクロック入力からのクロック信号である場合には，第２のＰＬＬ２３０からの出力を選択して出力する。
【００４３】
図５は，本発明の第２の実施形態に係る入力クロックの位相補償装置を用いた信号処理装置２００を示した説明図である。図５に示したように，本発明の第２の実施形態に係る信号処理装置２００は，入力クロックの位相補償装置２１０と，複数のフリップフロップに対してクロックを分配するクロックツリーとを含む。図５では，複数のフリップフロップの１つとしてＤＦＦ２７０を示している。入力クロックの位相補償装置２１０は，第１のＰＬＬ２２０と，第２のＰＬＬ２３０と，切換器２４０とを含む。
【００４４】
第１のＰＬＬ２２０は，第１のクロック入力から入力されたクロック信号と，切換器２４０から出力され，クロックツリー２６０で遅延したクロック信号とを入力し，両者の位相差に従ってクロック信号を出力し，切換器２４０に入力する。
【００４５】
第２のＰＬＬ２３０は，第２のクロック入力から入力されたクロック信号と，切換器２４０から出力され，クロックツリー２６０で遅延したクロック信号とを入力し，両者の位相差に従ってクロック信号を出力し，切換器２４０に入力する。
【００４６】
切換器２４０は，第１のＰＬＬ２２０および第２のＰＬＬ２３０の出力クロックから，使用しようとしているクロックを選択し，クロック信号を出力する。
【００４７】
クロックツリー２６０は，ＤＦＦ２７０にクロック信号を入力するために，クロック切換器２４０から出力されたクロック信号を分配するためのものである。ＤＦＦ２７０は，フリップフロップの一例である。本実施形態ではＤ型のフリップフロップを用いているが，本発明はかかる例に限定されず，他の形態のフリップフロップであってもよい。
【００４８】
クロック切換器２４０で出力されたクロック信号は，クロックツリー２６０を通過する事で，位相補償装置２１０からの出力クロック信号と，クロックツリー２６０を通過した後の出力クロック信号では位相差が生じる。そのため，ＤＦＦ２７０にクロックツリー２６０を通過した後の出力クロック信号を印加すると，映像信号入力のクロック信号との間に位相差が生じてしまい，ＤＦＦ２７０においてホールド違反が生じる。
【００４９】
そこで，クロックツリー２６０を通過した後の出力クロック信号を第１のＰＬＬ２２０および第２のＰＬＬ２３０に入力する。クロックツリー２６０を通過した後の出力クロック信号と各入力のクロック信号の位相を比較し，その位相差に基づいてクロック信号を生成するフィードバックの結果，選択されているＰＬＬに入力された２つのクロック信号の位相差は０に収束する。この結果，選択されている入力クロック信号とクロックツリーの出力クロック信号との位相が０に収束する。
【００５０】
以上，本発明の第２の実施形態に係る入力クロックの位相補償装置によっても，クロック切換器による位相の遅延を補償することが出来，外部からの信号を正常に受け渡すことが出来る。
【００５１】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００５２】
例えば，本発明に係る位相補償装置は，入力クロック信号の位相補償のみならず出力クロック信号の位相補償にも適用可能である。図６は，従来のクロック出力の説明図である。図６に示したように，従来のクロック出力を行う信号処理装置３０は，ＰＬＬ３１と，クロックツリー３６と，ＤＦＦ３７とを含む。ＰＬＬ３１は，位相比較器３２と，発振器３５とを含む。
【００５３】
位相比較器３２は，クロック入力からの入力クロック信号と，クロックツリー３６からの出力信号とを比較し，位相差情報を発振器３５に入力する。
【００５４】
発振器３５は，位相比較器３２から出力された位相差情報を入力し，入力した位相差情報に応じて発振周波数を制御し，内部で制御した周波数のクロック信号を出力する。クロックツリー３６は，発振器３５から出力されたクロック信号を分配するためのものである。ＤＦＦ３７は，クロックツリー３６からのクロック信号と外部からの映像信号入力（図示せず）からの映像信号とを入力し，入力された信号に応じた映像信号を，映像信号出力へ出力する。
【００５５】
図７は，クロック入力と映像信号との位相関係を示したタイミングチャートである。図７の（ａ）に示したように，クロック入力の時点では入力クロックと映像信号との間でセットアップ／ホールド条件を満たすように入力クロックの位相が制御されているが，クロックツリー３６を通過する事でクロックが遅延し，その結果，図７の（ｂ）に示したようにクロックツリー３６を通過した後のクロック信号と，映像信号との間でセットアップ／ホールド条件が満たされなくなり，ＤＦＦ３７においてホールド違反が発生する。
【００５６】
図８は，本発明の第１の実施形態の変更例である。本発明の第１の実施形態の変更例に係る入力クロックの位相補償装置を用いた信号処理装置３００は，位相補償装置３１０と，複数のフリップフロップに対してクロックを分配するクロックツリー３６０とを含む。図８では，複数のフリップフロップの１つとしてＤＦＦ３７０を示している。
【００５７】
位相補償装置３１０は，第１のクロック入力と第２のクロック入力とのどちらかを選択し，クロックツリー３６０からの出力クロックとの位相差を求め，この位相差に応じてクロック信号を生成する。位相補償装置３１０は，第１の位相比較器３２０と，第２の位相比較器３３０と，切換器３４０と，発振器３５０とを含む。第１の位相比較器３２０，第２の位相比較器３３０，切換器３４０，発振器３５０，クロックツリー３６０の役割については第１の実施形態と実質的に同一であるため，ここでは詳細な説明は割愛する。ＤＦＦ３７０は，フリップフロップの一例である。本実施形態ではＤ型のフリップフロップを用いているが，本発明はかかる例に限定されず，他の形態のフリップフロップであってもよい。
【００５８】
クロックツリー３６０で遅延された入力クロック信号を，再度，位相補償装置３１０に入力することで，入力クロック信号における位相と，ＤＦＦ３７０に入力するクロック信号との位相が一致する。従って，本発明の第１の実施形態の変更例によれば，クロック入力における位相と映像信号出力における位相が一致するため，情報を正確に伝送することが可能となる。
【産業上の利用可能性】
【００５９】
本発明は，入力クロックの位相補償装置および信号処理装置に適用可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態に係る入力クロックの位相補償装置を示す説明図である。
【図２】本発明の第１の実施形態に係る入力クロックの位相補償装置を用いた信号処理装置の説明図である。
【図３】本発明の第２の実施形態に係る入力クロックの位相補償装置を示す説明図である。
【図４】本発明の第２の実施形態に係る入力クロックの位相補償装置で使用するＰＬＬの構成を示す説明図である。
【図５】本発明の第２の実施形態に係る入力クロックの位相補償装置を用いた信号処理装置の説明図である。
【図６】従来の技術に係るＰＬＬを用いた信号処理装置の説明図である。
【図７】従来の技術に係るＰＬＬを用いた信号処理装置におけるタイミングチャートである。
【図８】本発明の第１の実施形態の変更例に係る入力クロックの位相補償装置を用いた信号処理装置の説明図である。
【図９】従来の技術に係るＰＬＬを用いた信号処理装置の説明図である。
【図１０】従来の技術に係るＰＬＬを用いた信号処理装置におけるタイミングチャートである。
【図１１】従来の技術に係るＰＬＬを用いた信号処理装置の説明図である。
【図１２】従来の技術に係るＰＬＬを用いた信号処理装置におけるタイミングチャートである。
【図１３】従来の技術に係るＰＬＬを用いた信号処理装置の説明図である。
【図１４】従来の技術に係るＰＬＬを用いた信号処理装置の説明図である。
【符号の説明】
【００６１】
１００，２００，３００      信号処理装置
１１０，２１０，３１０      位相補償装置
１２０，３２０      第１の位相比較器
１３０，３３０      第２の位相比較器
１４０，２４０，３４０      切換器
１５０，３５０      発振器
１６０，２６０，３６０      クロックツリー
１７０，２７０，３７０      ＤＦＦ
２２０      第１のＰＬＬ
２２２      位相比較器
２２４      発振器
２３０      第２のＰＬＬ
【図１】
2007158783.tif 000003
【図２】
2007158783.tif 000004
【図３】
2007158783.tif 000005
【図４】
2007158783.tif 000006
【図５】
2007158783.tif 000007
【図６】
2007158783.tif 000008
【図７】
2007158783.tif 000009
【図８】
2007158783.tif 000010
【図９】
2007158783.tif 000011
【図１０】
2007158783.tif 000012
【図１１】
2007158783.tif 000013
【図１２】
2007158783.tif 000014
【図１３】
2007158783.tif 000015
【図１４】
2007158783.tif 000016