(57)【要約】【課題】音響センサの小型化を図りながら、感度を向上させることが可能な音響センサを提供する。【解決手段】背極板１０と、背極板１０に所定の距離を隔てて対向するように、かつ、振動可能に設けられたポリシリコン層５ｂと、ポリシリコン層５ｂとともに振動されることによって発電可能な圧電体からなる発電膜６とを含むダイアフラム７とを備え、ポリシリコン層５ｂは、発電膜６から供給される電荷を蓄積するように構成され、ダイアフラム７と背極板１０との静電容量の変化に基づいて、音を電気的な信号に変換する。【選択図】図１
2007013509.tif 000002
【特許請求の範囲】
【請求項１】
電極板と、
前記電極板に所定の距離を隔てて対向するように、かつ、振動可能に設けられた蓄電部材と、前記蓄電部材とともに振動されることによって発電可能な圧電体からなる発電部材とを含むダイアフラムとを備え、
前記蓄電部材は、前記発電部材から供給される電荷を蓄積するように構成され、
前記ダイアフラムと前記電極板との静電容量の変化に基づいて、音を電気的な信号に変換する、音響センサ。
【請求項２】
前記圧電体からなる発電部材は、前記圧電体からなる発電膜を含み、
平面的に見て、前記発電膜の外周部側に正電荷または負電荷が発生し、平面的に見て、前記蓄電部材が位置する前記発電膜の内周部側に負電荷または正電荷が発生するように構成されている、請求項１に記載の音響センサ。
【請求項３】
電極板に所定の距離を隔てて対向するように、かつ、振動可能に設けられた蓄電部材と、
前記蓄電部材とともに振動されることによって発電可能な圧電体からなる発電部材とを備え、
前記蓄電部材は、前記発電部材から供給される電荷を蓄積するように構成されている、ダイアフラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音響センサおよびダイアフラムに関する。
【背景技術】
【０００２】
従来、ダイアフラム（振動板）を音によって振動させて、その振動の変化に基づいて音に対応する電気信号を取り出すマイクロホン（音響センサ）が知られている（たとえば、特許文献１）。
【０００３】
図２４は、上記特許文献１に開示されたマイクロホンの概略構成を示した図である。この特許文献１に開示されたマイクロホンは、図２４に示すように、ＳｉＮからなるダイアフラム４０と、ダイアフラム４０の端部に配置された電極４１ａと、その電極４１ａと対向するように所定の間隔を隔てて配置された電極４１ｂとを備えている。このマイクロホンでは、制御回路４２に含まれる昇圧回路４２ａにより電極４１ａと電極４１ｂとの間に１０Ｖ以上の高電圧が印加されている。そして、音によってダイアフラム４０が振動されると、このダイアフラム４０の振動によって、ダイアフラム４０の端部に配置された電極４１ａも振動する。これにより、電極４１ａと電極４１ｂとの間の電極間距離が変化するので、電極４１ａおよび４１ｂからなるコンデンサの静電容量が変化する。この結果、電極４１ｂの電位が変化するので、その電位の変化を増幅回路４２ｂにより増幅して、音に対応する電気信号として出力する。
【０００４】
また、従来、ダイアフラムを用いて音に対応する電気信号を取り出す他の例として、圧電体からなるダイアフラムを備えたマイクロホンが知られている。このマイクロホンは、図２５に示すように、圧電体からなるダイアフラム４５と、このダイアフラム４５の表面および裏面を挟むように設けられた一対の電極４６ａおよび４６ｂと、高抵抗４８により電流から変換された電圧を増幅するための増幅回路４７と、電流の損失を防ぎつつ電流を電圧（電位）に変換して接地電位（０Ｖ）に対する電極４６ａの電位得るための高抵抗４８とを備えている。また、高抵抗４８の一方端と増幅回路４７の一方端とは接地されている。このマイクロホンでは、図２６に示すように、圧電体からなるダイアフラム４５が音によって振動されると、ダイアフラム４５と電極４６ａおよび４６ｂとが変形される。そして、ダイアフラム４５が変形されると、圧電効果によりダイアフラム４５の上面および下面にそれぞれ負電荷および正電荷が発生する。これにより、高抵抗４８に電流が流れるので、その電流を高抵抗４８により電圧に変換する。そして、この電圧を増幅回路４７によって増幅することにより、音を電気信号に変換して出力している。
【０００５】
【特許文献１】特許第３５５６６７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図２４に示した特許文献１のマイクロホンでは、ダイアフラム４０をＳｉＮで構成しているため、ダイアフラム４０に電荷を蓄積することができない。このため、電極４１ａと電極４１との間に電位差を発生させて静電容量の変化を電気信号として取り出すためには、電極４１ａに常に高電圧を印加する必要がある。このため、制御回路４２に回路規模の大きい昇圧回路４２ａを設ける必要があるので、制御回路４２が大型化し、その結果、マイクロホンが大型化するという問題点がある。また、図２５および図２６に示した従来の圧電体によりダイアフラム４５を構成したマイクロホンでは、一度の振動による圧電効果によって発生する電圧は小さいので、音が変換された電気信号が小さくなる。その結果、マイクロホンの感度が低くなるという問題点が生じる。また、圧電体からなるダイアフラム４５の面積を大きくすることにより感度を向上させると、マイクロホンが大型化するという問題点がある。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、マイクロホンなどの音響センサの小型化を図りながら、感度を向上させることが可能なダイアフラムを備えた音響センサおよびそのダイアフラムを提供することである。
【課題を解決するための手段および発明の効果】
【０００８】
この発明の第１の局面による音響センサは、電極板と、電極板に所定の距離を隔てて対向するように、かつ、振動可能に設けられた蓄電部材と、蓄電部材とともに振動されることによって発電可能な圧電体からなる発電部材とを含むダイアフラムとを備え、蓄電部材は、発電部材から供給される電荷を蓄積するように構成され、ダイアフラムと電極板との静電容量の変化に基づいて、音を電気的な信号に変換する。なお、本発明の音響センサは、マイクロホンなどを含む概念である。
【０００９】
この発明の第１の局面による音響センサでは、ダイアフラムに電荷を蓄積するように構成され、かつ、振動可能な蓄電部材と、蓄電部材とともに振動されることにより発電可能な発電部材とを設けることによって、音などによって蓄電部材が振動されると、圧電体からなる発電部材も振動されるので、その発電部材により発電された電荷が蓄電部材により蓄積されて、電極板とダイアフラムとの間に電位差が生じる。このように電極板とダイアフラムとの間に電位差が生じた状態で、ダイアフラムが振動されると、電極板とダイアフラムとの間の距離が変化することにより電極板とダイアフラムとからなるコンデンサの静電容量が変化されるとともに、電極板の電位も変化する。この電位の変化を電気信号として出力することによって、音などを電気的な信号に変換することができる。また、圧電体からなる発電部材を振動させることによって蓄電部材に電荷を蓄積することができるので、ダイアフラムに電圧を印加するための昇圧回路などが不要になる。これにより、音響センサの制御回路を小型化することができるので、音響センサを小型化することができる。また、振動によって発電部材が繰り返し発電するので、蓄電部材に大量の電荷を蓄積することができる。これにより、電極板と、蓄電部材を含むダイアフラムとの間に大きな電位差を生じさせることができるので、電極板とダイアフラムとからなるコンデンサの静電容量の変化に対応する電極板の電位の変化を大きくすることができる。これにより、取り出す電気信号を大きくすることができる。この結果、ダイアフラムを大型化しなくても、音響センサの感度を向上させることができる。したがって、この第１の局面では、小型化を図りながら、感度を向上させることが可能な音響センサを提供することができる。
【００１０】
上記発電部材が蓄電部材の外周部側に配置された音響センサにおいて、好ましくは、圧電体からなる発電部材は、圧電体からなる発電膜を含み、平面的に見て、発電膜の外周部側に正電荷または負電荷が発生し、平面的に見て、蓄電部材が位置する発電膜の内周部側に負電荷または正電荷が発生するように構成されている。このように構成すれば、発電膜の外周部側に正電荷が発生し、発電膜の内周部側に負電荷が発生するように構成した場合には、発電膜の外周部側に発生した正電荷に引き寄せられて外部の負電荷が流入する。そして、その負電荷が発電膜の外周部側から内周部側へと流れるので、蓄電部材には負電荷が蓄積することができる。一方、発電膜の外周部側に負電荷が発生し、発電膜の内周部側に正電荷が発生するように構成した場合には、発電膜の外周部側に発生した負電荷に引き寄せられて外部の正電荷が流入する。そして、その正電荷が発電膜の内周部側から外周部側へと流れので、蓄電部材には正電荷が蓄積される。これらにより、発電膜によって発電される正電荷および負電荷の流れを一方向に固定することができるので、より効率よく蓄電部材に電荷を蓄積することができる。
【００１１】
なお、上記第１の局面による音響センサにおいて、以下のように構成してもよい。上記第１の局面による音響センサにおいて、好ましくは、発電部材には、電荷の流出を抑制する整流素子が電気的に接続されている。このように構成すれば、発電部材によって発電されることによる電荷の流れを蓄電部材への一方向に固定することができるとともに、蓄電部材に蓄えられた電荷の流出を抑制することができるので、蓄電部材は、発電部材から供給された電荷を損失しにくい。これにより、効率よく電荷を蓄積することができる。また、上記第１の局面による音響センサにおいて、好ましくは、圧電体からなる発電部材は、蓄電部材の外周部側に配置されている。このように構成すれば、たとえば、円形の蓄電部材の中心部の振動が最も大きくなる構造を有する場合に、発電部材を円形の蓄電部材の外周部側に配置することにより、蓄電部材の振動の最も大きくなる部分の振動性能を確保しながら、発電部材により発電した電荷を蓄電部材の外周部から蓄電部材に供給することができる。また、上記発電部材が蓄電部材の外周側に設置されている音響センサにおいて、好ましくは、圧電体からなる発電部材は、平面的に見て、蓄電部材の外周部を取り囲むように形成されている。このように構成すれば、蓄電部材の外周部全体から、発電部材は蓄電部材に電荷を供給することができるので、より多くの電荷を蓄電部材に供給することができる。
【００１２】
この発明の第２の局面によるダイアフラムは、電極板に所定の距離を隔てて対向するように、かつ、振動可能に設けられた蓄電部材と、蓄電部材とともに振動されることによって発電可能な圧電体からなる発電部材とを備え、蓄電部材は、発電部材から供給される電荷を蓄積するように構成されている。
【００１３】
この発明の第２の局面によるダイアフラムでは、上記のように、電荷を蓄積するように構成され、かつ、振動可能な蓄電部材と、蓄電部材とともに振動されることにより発電可能な発電部材とを設けることによって、音などによって蓄電部材が振動されると、圧電体からなる発電部材も振動されるので、その発電部材により発電された電荷が蓄電部材に蓄積されて、電極板とダイアフラムとの間に電位差が生じる。このように電極板とダイアフラムとの間に電位差が生じた状態で、ダイアフラムが振動されると、電極板とダイアフラムとの間の距離が変化することにより電極板とダイアフラムとからなるコンデンサの静電容量が変化されるとともに、電極板の電位が変化する。この電位の変化を電気信号として出力することによって、音などを電気的な信号に変換することができる。また、圧電体からなる発電部材を振動させることによって蓄電部材に電荷を蓄積することができるので、ダイアフラムに電圧を印加するための昇圧回路などが不要になる。これにより、ダイアフラムの制御回路を小型化することができるので、音響センサを小型化することができる。また、振動によって発電部材が繰り返し発電するので、蓄電部材に大量の電荷を蓄積することができる。これにより、電極板と、蓄電部材を含むダイアフラムとの間に大きな電位差を生じさせることができるので、電極板とダイアフラムとからなるコンデンサの静電容量の変化に対応する電極板の電位の変化を大きくすることができる。これにより、取り出す電気信号を大きくすることができる。この結果、ダイアフラムを大型化しなくても、音響センサの感度を向上させることができる。したがって、この第２の局面では、音響センサの小型化を図りながら、音響センサの感度を向上させることが可能なダイアフラムを提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の説明では、本発明を音響センサの一種であるマイクロホンに適用した例について説明する。
【００１５】
図１は、本発明の一実施形態によるダイアフラムを含むマイクロホンの構造を示した断面図である。図２は、図１に示したマイクロホンのダイアフラムおよび背極板部分の平面図である。図３は、図１に示したマイクロホンのダイアフラム部分の平面図である。まず、図１〜図３を参照して、本発明の一実施形態によるダイアフラムを含むマイクロホンの構造について説明する。
【００１６】
本実施形態によるマイクロホンでは、図１に示すように、シリコン基板１の裏面および表面に、それぞれ、２５０ｎｍの厚みを有するＳｉＯ２層２および３が形成されている。そして、後述するダイアフラム７が形成される領域に、シリコン基板１とＳｉＯ２層２および３とを貫通するように、部分円錐状（裁頭円錐状）の開口部４が形成されている。この開口部４は、音が入ってきた際に、空気の通り道として機能する。ＳｉＯ２層３および開口部４上の一部には、約１μｍの厚みを有するポリシリコン層５ａが形成されている。このポリシリコン層５ａは、図２および図３に示すように、平面的に見て、リング形状に形成されているとともに、ｎ型の不純物（リン（Ｐ））がドープされることにより導電性を有している。また、開口部４の上端部の中央部近傍には、平面的に見て、約０．６ｍｍの外径を有する円板状のポリシリコン層５ｂが形成されている。このポリシリコン層５ｂは、ｎ型の不純物（リン（Ｐ））がドープされることにより導電性を有しており、電荷を蓄積することが可能である。なお、このポリシリコン層５ｂは、本発明の「蓄電部材」および「半導体膜」の一例である。また、ポリシリコン層５ｂの外周部を取り囲むように、約１μｍの厚みを有する発電膜６が形成されている。この発電膜６は、キュリー温度が高く、耐熱性の高い圧電体（たとえば、ＰｂＴｉＯ３（キュリー温度：約４９０℃））からなり、平面的に見て、約１ｍｍの外径と約０．５ｍｍの内径とを有するリング形状に形成されている。また、この発電膜６は、外周側がポリシリコン層５ａに取り囲まれるようにポリシリコン層５ａと接触している。また、発電膜６の内周部および外周部は、それぞれ、ポリシリコン層５ｂの外周部近傍の上面およびポリシリコン層５ａの内周部近傍の上面に乗り上げるように形成されている。また、この発電膜６は、音によって振動されることにより圧電効果によって電荷を発生させて、電荷をポリシリコン層５ｂに供給する機能を有する。また、ポリシリコン層５ｂと発電膜６とによってダイアフラム７が構成されている。なお、発電膜６は、本発明の「発電部材」の一例である。
【００１７】
ポリシリコン層５ａおよびＳｉＯ２層３の上面の一部には、約１００ｎｍの厚みを有するＳｉＮ層８が形成されている。ＳｉＮ層８上には、約３μｍの厚みを有するポリシリコン層９が形成されている。このポリシリコン層９は、ｎ型の不純物（リン（Ｐ））がドープされることにより導電性を有している。このポリシリコン層９のうち、ダイアフラム７と対向する部分が背極板１０としての機能を有する。なお、背極板１０は、本発明の「電極板」の一例である。また、ＳｉＮ層８と、ポリシリコン層５ａ、５ｂおよび発電膜６との間には、背極板１０とダイアフラム７とを絶縁するための空間１１が形成されている。この空間１１の背極板１０とダイアフラム７との距離は、約３μｍ〜約５μｍである。ポリシリコン層９上には、約１００ｎｍの厚みを有するＳｉＮ層１２が形成されている。ＳｉＮ層８および１２と背極板１０とには、外部から空間１１へと繋がる複数の円形状（図２参照）の音響孔１３が形成されている。この音響孔１３は、音が入ってきた際に、空気の通り道となる機能を有する。そして、ポリシリコン層５ａのコンタクト領域５ｃ上、および、ポリシリコン層９のコンタクト領域９ａ上には、それぞれ、アルミニウム（Ａｌ）からなる電極１４ａおよび電極１４ｂが形成されている。電極１４ａは、ポリシリコン層５ａおよび発電膜６を介して、ポリシリコン層５ｂに接続されている。また、電極１４ａには、ポリシリコン層５ｂに蓄えられた電荷が流出しないように、ショットキーダイオードやｐｎ接合ダイオードなどからなるダイオード２７（図１４参照）が接続されている。なお、ダイオード２７は、本発明の「整流素子」の一例である。
【００１８】
図４〜図１３は、本発明の一実施形態によるダイアフラムおよびその周辺の製造プロセスを説明するための断面図である。次に、図１および図４〜図１３を参照して、本発明の一実施形態によるダイアフラムおよびその周辺の製造プロセスについて説明する。
【００１９】
まず、シリコン基板１の裏面および表面を研磨した後、図４に示すように、熱酸化法を用いて、シリコン基板１の裏面および表面の全面に、それぞれ、約２５０ｎｍの厚みを有するＳｉＯ２層２および３を形成する。その後、モノシランまたはジクロロシランを原料ガスとするＣＶＤ法を用いて、約１μｍの厚みを有するポリシリコン層（図示せず）を形成した後、そのポリシリコン層に、ｎ型の不純物であるリン（Ｐ）をイオン注入する。その後、フォトリソグラフィ技術およびエッチング技術を用いて、そのポリシリコン層をパターニングすることによって、平面的に見てリング形状のポリシリコン層５ａおよび円板形状のポリシリコン層５ｂを形成する。なお、ポリシリコン層５ａは、コンタクト領域５ｃを有するようにパターニングする。
【００２０】
次に、ゾルゲル法を用いてＰｂＴｉＯ３からなる圧電体層（図示せず）を全面に形成した後、フォトリソグラフィ技術と、アルゴン、酸素およびＣＦ４によるドライエッチング技術とを用いて、そのＰｂＴｉＯ３からなる圧電体層をパターニングすることによって図５に示すように、約１μｍの厚み、約１ｍｍの外径および約０．５ｍｍの内径を有するリング形状のＰｂＴｉＯ３からなる発電膜６を形成する。
【００２１】
次に、図６に示すように、全面を覆うように約３μｍ〜約５μｍの厚みを有するＳｉＯ２層２０をＣＶＤ法により形成した後、フォトリソグラフィ技術およびドライエッチング技術により、そのＳｉＯ２層２０をパターニングする。これにより、空間１１（図１参照）を形成するためのパターニングされたＳｉＯ２層２０を形成する。次に、モノシランおよびアンモニア、または、ジクロロシランおよびアンモニアからなる混合ガスによるＣＶＤ法を用いて、約３００℃〜約６００℃の成膜温度で、約１００ｎｍの厚みを有するＳｉＮ層８を全面覆うように形成する。その後、モノシランガスまたはジクロロシランガスによるＣＶＤ法を用いて、ＳｉＮ層８上の全面に、約３μｍの厚みを有するポリシリコン層９を形成した後、そのポリシリコン層９に、ｎ型の不純物であるリン（Ｐ）をイオン注入する。その後、モノシランおよびアンモニア、または、ジクロロシランおよびアンモニアからなる混合ガスによるＣＶＤ法を用いて、約３００℃〜約６００℃の成膜温度で、ポリシリコン層９上の全面に、約１００ｎｍの厚みを有するＳｉＮ層１２を形成する。この後、フォトリソグラフィ技術によりレジスト膜２２を形成する。そして、レジスト膜２２をマスクとして、アルゴン、酸素およびＣＦ４をＳｉＮのエッチングに適した所定の混合比に設定した状態で、ＳｉＮ層１２をエッチングした後、アルゴン、酸素およびＣＦ４の混合比をポリシリコンのエッチングに適した混合比に変化させて、ポリシリコン層９をこの順番でエッチングすることにより、図７の形状が形成される。この後、レジスト膜２２を除去する。そして、図８に示すように、ＳｉＮ層８の電極１４ａが形成される領域およびＳｉＮ層１２の電極１４ｂと音響孔１３とが形成される領域を除く領域にフォトリソグラフィ技術によりレジスト膜２３を形成する。そして、レジスト膜２３をマスクとして、アルゴン、酸素およびＣＦ４の混合比をＳｉＮのエッチングに適した混合比に戻した状態で、ＳｉＮ層８およびＳｉＮ層１２をエッチングすることによって、複数の音響孔１３を形成するとともに、コンタクトホール８ａおよび１２ａを形成する。その後、レジスト膜２３を除去する。
【００２２】
次に、図９に示すように、コンタクトホール８ａおよび１２ａを介して、ポリシリコン層５ａおよびコンタクト領域５ｃおよびポリシリコン層９のコンタクト領域９ａに、それぞれ接続するようにＡｌからなる電極１４ａおよび１４ｂを蒸着法により形成する。
【００２３】
次に、図１０に示すように、上面の全面を覆うとともに、音響孔１３を埋め込むように、保護膜として機能するＳｉＯ２層２１を形成する。その後、フォトリソグラフィ技術およびエッチング技術を用いて、シリコン基板１の裏面に位置するＳｉＯ２層のうち開口部４（図１参照）が形成される部分を除去する。
【００２４】
次に、図１１に示すように、ＳｉＯ２層２をマスクとして、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）水溶液、または、水酸化カリウム水溶液を用いた異方性ウェットエッチングにより、開口部４が形成される部分のシリコン基板１を除去する。これにより、部分円錐状（裁頭円錐状）の開口部４が形成される。
【００２５】
次に、図１２に示すように、フッ酸によるウェットエッチングにより、保護膜であるＳｉＯ２層２１および空間１１を形成するためのＳｉＯ２層２０を除去する。その後、フッ酸によるウェットエッチングにより、ダイアフラム７の下の部分に形成されているＳｉＯ２層３を除去する。
【００２６】
その後、図１３に示すように、発電膜６により発電されて流れる電荷が一定方向に流れるようにするために、発電膜６に分極処理を行う。具体的には、まず、発電膜６を構成する圧電体（ＰｂＴｉＯ３）のキュリー温度（約４９０℃）近傍まで、発電膜６を加熱する。この加熱状態において、電極１４ｂに対して電極１４ａの方が電位が高くなるように、電極１４ａと電極１４ｂとの間に電圧を印加することによって、ポリシリコン層５ａおよび発電膜６を介して電極１４ａに接続されているポリシリコン層５ｂの中心部の電位を背極板１０の電位よりも低くする。そして、背極板１０とポリシリコン層５ｂとを実質的に等電位にするために、静電気力により背極板１０の下のＳｉＮ層８とポリシリコン層５ｂとが接触するように、電極１４ａと電極１４ｂとの間に印加する電圧を大きくする。これにより、背極板１０とＳｉＮ層８とが接触して、等電位になり、電極１４ａと電極１４ｂとの間に印加されている電圧と実質的に同じ電圧が発電膜６に印加された状態を発電膜６が冷却されるまで維持し続ける。これにより、発電膜６の外周部側に正電荷が発生し、ポリシリコン層５ｂが位置する発電膜６の内周部側に負電荷が発生するように、圧電体からなる発電膜６が分極処理される。
【００２７】
図１４〜図２２は、本実施形態によるマイクロホンの回路構成および動作を説明するための平面図および断面図である。まず、図１４および図１５を参照して、本実施形態によるマイクロホンの回路構成について説明する。
【００２８】
図１４および図１５に示すように、ダイアフラム７と背極板１０との間には、電流の損失を防ぎつつ、電流を電圧（電位）に変換して、接地電位（０Ｖ）に対する背極板１０の電位を得るための高抵抗２５と、高抵抗２５により電流から変換された電圧を増幅するための増幅回路２６とが並列に接続されている。また、高抵抗２５の一方端および増幅回路２６の一方の入力端は、接地されている。また、ダイアフラム７には、ダイオード２７の一方端子が接続されている。このダイオード２７は、ポリシリコン層５ｂに負電荷を供給する方向にのみ電流が流れるように設けられているので、ポリシリコン層５ｂに蓄積された負電荷が流出するのを防ぐことができる。また、ダイオード２７の他方端子は、接地されている。
【００２９】
次に、図１４〜図２２を参照して、本実施形態によるマイクロホンの動作について説明する。まず、音がマイクロホンに入ってきていない状態の場合は、図１４および図１５に示すように、ダイアフラム７は振動しない。したがって、圧電体（ＰｂＴｉＯ３）からなる発電膜６には応力が作用していないので、発電膜６には、電位差が生じない。
【００３０】
一方、図１６および図１７に示すように、音が矢印Ａ方向にマイクロホンに入ってきている状態では、ダイアフラム７が振動する。したがって、図１７に示すように、圧電体からなる発電膜６には、引っ張り応力Ｓが作用するので、発電膜６は分極量が変化して発電状態となる。ここで、圧電体からなる発電膜６は分極処理されているので、発電状態では、発電膜６の外周部側（ポリシリコン層５ａ側）に正電荷が偏り、発電膜６の内周部側（ポリシリコン層５ｂ側）には負電荷が偏る。そして、発電膜６の外周部側に発生した正電荷に引っ張られて、ダイオード２７の接地された他方端子側から負電荷がポリシリコン層５ａに向かって流入される。
【００３１】
次に、図１８および図１９に示すように、ダイアフラム７が平坦な状態になると、発電膜６には、応力が作用しないので、発電膜６の外周部および内周部の電荷の偏りがなくなる。しかし、ポリシリコン層５ａに蓄積された負電荷は、ダイオード２７があるためにポリシリコン層５ａから外部へ流出することができない。したがって、ポリシリコン層５ａに蓄積された負電荷によって、ポリシリコン層５ａの電位が低くなる。これにより、ポリシリコン層５ａに蓄積された負電荷は、絶縁体の抵抗率よりは小さい抵抗率（たとえば、１０９Ω・ｍ）を有する発電膜６を通って、電位の高いポリシリコン層５ｂへと流れていく。
【００３２】
そして、図２０および図２１に示すように、ポリシリコン層５ｂに負電荷が蓄積される。この後、振動を繰り返すことによって、ダイオード２７が耐えられる限界の電圧まで、徐々にポリシリコン層５ｂに負電荷が蓄積される。これにより、背極板１０とポリシリコン層５ｂとの間に大きい電位差（たとえば、３０Ｖ）を生じさせることができる。
【００３３】
そして、図２２に示すように、ポリシリコン層５ｂに負電荷が蓄積されて、ポリシリコン層５ｂと背極板１０との間に電位差が生じた状態で、ポリシリコン層５ｂが音により振動されて、ポリシリコン層５ｂと背極板１０との距離が小さくなると、ポリシリコン層５ｂと背極板１０との間の静電容量が変化するので、背極板１０の接地電位に対する電位が変化する。そして、背極板１０の接地電位に対する電位の変化を増幅回路２６により増幅して音に対応する電気信号として出力する。なお、圧電体からなる発電膜６と背極板１０との間の静電容量は、ポリシリコン層５ｂと背極板１０との静電容量に比べて、無視できるくらい小さいので、発電膜６に対向する領域の背極板１０の電位の変化も無視できるくらい小さくなる。したがって、実質的には、ポリシリコン層５ｂと背極板１０との間の静電容量の変化に基づいて、音の検出を行っている。
【００３４】
本実施形態では、上記のように、電荷を蓄積することが可能で、かつ、振動可能なポリシリコン層５ｂと、ポリシリコン層５ｂとともに振動されることにより発電可能な発電膜６とがダイアフラム７に設けられているので、音などによってポリシリコン層５ｂが振動されると、圧電体からなる発電膜６も振動されるので、その発電部材により発電された電荷がポリシリコン層５ｂにより蓄積されて、背極板１０とダイアフラム７との間に電位差が生じる。このように背極板１０とダイアフラム７との間に電位差が生じた状態で、ダイアフラム７が振動されると、背極板１０とダイアフラム７との間の距離が変化することにより背極板１０とダイアフラム７とからなるコンデンサの静電容量が変化されるとともに、背極板１０の電位も変化する。この電位の変化を増幅回路２６により増幅し、電気信号として出力することにより、音を電気的な信号によって出力することができる。また、本実施形態では、圧電体からなる発電膜６を振動させることによってポリシリコン層５ｂに電荷を蓄積することができるので、ダイアフラム７と背極板１０との間に電圧を印加するための昇圧回路などが不要となる。これにより、ダイアフラム７の周辺の増幅回路２６などを含む制御に関する構成を小型化することができるので、マイクロホンを小型化することができる。また、振動によって発電膜６が繰り返し発電するので、ポリシリコン層５ｂに大量の電荷を蓄積することができる。これにより、背極板１０と、ポリシリコン層５ｂを含むダイアフラム７との間に大きな電位差を生じさせることができるので、背極板１０とダイアフラム７とからなるコンデンサの静電容量の変化に対応する電位の変化を大きくすることができる。これにより、取り出す電気信号を大きくすることができる。この結果、ダイアフラム７を大型化しなくても感度を向上させることができる。したがって、本実施形態では、マイクロホンの小型化を図りながら感度を向上させることが可能なダイアフラム７を提供することができる。
【００３５】
また、有機膜からなるエレクトレット膜に比べて耐熱性の高い圧電体（たとえば、ＰｂＴｉＯ３（キュリー温度：約４９０℃））からなる発電膜６およびポリシリコン層５ｂによってダイアフラム７を形成することにより、エレクトレット膜により形成されたダイアフラムに比べて、耐熱性を向上させることができる。これにより、発電膜６およびポリシリコン層５ｂを半導体の製造プロセスにより製造することができるので、ダイアフラム７を小型化することができる。また、耐熱性を向上させることにより、自動で半田付けを行うことができる。
【００３６】
また、本実施形態では、発電膜６にダイオード２７を電気的に接続することによって、発電膜６により発電されることによる電荷の流れを発電膜６からポリシリコン層５ｂへの一方向に固定することができるとともに、ポリシリコン層５ｂに蓄えられた電荷の流出を抑制することができるので、ポリシリコン層５ｂは、発電膜６から供給された電荷を損失しにくい。これにより、効率よく電荷を蓄積することができる。
【００３７】
また、本実施形態では、発電膜６は、ポリシリコン層５ｂの外周部側に配置されているので、円形にポリシリコン層５ｂの振動の最も大きくなる部分の振動性能を確保することができる。また、ポリシリコン層５ｂを取り囲むように発電膜６が形成されているので、ポリシリコン層５ｂの外周部全体から発電膜６は電荷を供給することができる。これにより、より多くの電荷をポリシリコン層５ｂに供給することができる。また、製造プロセスにおいて、圧電体からなる発電膜６に分極処理を行うことにより、発電膜６の外周部側に正電荷が発生し、ポリシリコン層５ｂが位置する発電膜６の内周部側に負電荷が発生させることができる。これにより、発電膜６の外周部側に発生した正電荷に引っ張られて外部の負電荷が流入する。そして、その負電荷が、発電膜６の外周部側から内周部側へと流れる。この結果、発電膜６により発電される電荷の流れを一方向に固定することができるので、より効率よくポリシリコン層５ｂへ電荷を供給することができる。
【００３８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００３９】
たとえば、上記実施形態では、音響センサの一種であるマイクロホンに本発明を適用する例を示したが、本発明を適用するのはマイクロホンに限らず、マイクロホン以外の他の音響センサやスピーカなどに適用してもよい。
【００４０】
また、上記実施形態では、発電膜６とポリシリコン層５ｂとの一部が重なり合うように形成されている例を示したが、本発明はこれに限らず、ダイアフラム３１に含まれるポリシリコン層５ｂと発電部材３０とを、図２３に示す変形例のように、ポリシリコン層５ｂの全面を覆うように発電部材３０を形成してもよい。
【００４１】
また、上記実施形態では、発電膜６を構成する圧電体としてＰｂＴｉＯ３を用いる例を示したが、本発明はこれに限らず、水晶、ＬｉＮｂＯ３、ＬｉＴａＯ３、ＫＮｂＯ３などの単結晶体や、ＺｎＯ、ＡｌＮなどの薄膜や、分極処理したＰＺＴなどの焼結体や、ポリフッ化ビニリデン（ＰＶＤＦ）などの圧電高分子膜を用いても良い。
【００４２】
また、上記実施形態では、発電膜６の外周部側に正電荷が偏り、発電膜６の内周部側に負電荷が偏るように、発電膜６に分極処理を施した例を示したが、本発明はこれに限らず、発電膜の外周部側に負電荷が偏り、発電膜の内周部側に正電荷が偏るように、発電膜に分極処理を施しても良い。この場合には、ダイオード２７を上記実施形態とは逆方向に配置する必要がある。また、この場合、発電膜が振動されると、発電膜の外周部側に負電荷が偏り、発電膜の内周部側に正電荷が偏るので、発電膜の外周部側のポリシリコン層にダイオードを介して正電荷が引っ張られる。そして、この正電荷によって発電膜の外周部側のポリシリコン層の電位が高くなるので、発電膜の内周部側のポリシリコン層の負電荷が外部へと流出する。この結果、発電膜の内周部側のポリシリコン層の電位が高くなって、発電膜の内周部側のポリシリコン層と背極板との間に電位差が生じる。
【００４３】
また、上記実施形態では、電荷を蓄積するためのポリシリコン層５ｂの外周部を取り囲むように発電膜６を形成する例を示したが、本発明はこれに限らず、電荷を蓄積するためのポリシリコン層の外周部の一部を支持するように形成してもよい。
【００４４】
また、上記実施形態では、ダイオード２７としてショットキーダイオードやｐｎ接合ダイオードを適用する例を示したが、本発明はこれに限らず、ｐｎ接合ダイオードのｐ領域と電極との間に絶縁膜を形成したダイオードを整流素子として用いてもよい。このようなダイオードを整流素子として適用することにより、蓄積された電荷の流出を、より抑制することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の一実施形態によるダイアフラムを含むマイクロホンの構造を示した断面図である。
【図２】図１に示したマイクロホンのダイアフラムおよび背極板部分の平面図である。
【図３】図１に示したマイクロホンのダイアフラム部分の平面図である。
【図４】図１に示した一実施形態によるダイアフラムおよびその周辺の製造プロセスを説明するための断面図である。
【図５】図１に示した一実施形態によるダイアフラムおよびその周辺の製造プロセスを説明するための断面図である。
【図６】図１に示した一実施形態によるダイアフラムおよびその周辺の製造プロセスを説明するための断面図である。
【図７】図１に示した一実施形態によるダイアフラムおよびその周辺の製造プロセスを説明するための断面図である。
【図８】図１に示した一実施形態によるダイアフラムおよびその周辺の製造プロセスを説明するための断面図である。
【図９】図１に示した一実施形態によるダイアフラムおよびその周辺の製造プロセスを説明するための断面図である。
【図１０】図１に示した一実施形態によるダイアフラムおよびその周辺の製造プロセスを説明するための断面図である。
【図１１】図１に示した一実施形態によるダイアフラムおよびその周辺の製造プロセスを説明するための断面図である。
【図１２】図１に示した一実施形態によるダイアフラムおよびその周辺の製造プロセスを説明するための断面図である。
【図１３】図１に示した一実施形態によるダイアフラムおよびその周辺の製造プロセスを説明するための断面図である。
【図１４】図１に示した一実施形態によるマイクロホンの回路構成および動作を説明するための平面図である。
【図１５】図１に示した一実施形態によるマイクロホンの回路構成および動作を説明するための断面図である。
【図１６】図１に示した一実施形態によるマイクロホンの回路構成および動作を説明するための平面図である。
【図１７】図１に示した一実施形態によるマイクロホンの回路構成および動作を説明するための断面図である。
【図１８】図１に示した一実施形態によるマイクロホンの回路構成および動作を説明するための平面図である。
【図１９】図１に示した一実施形態によるマイクロホンの回路構成および動作を説明するための断面図である。
【図２０】図１に示した一実施形態によるマイクロホンの回路構成および動作を説明するための平面図である。
【図２１】図１に示した一実施形態によるマイクロホンの回路構成および動作を説明するための断面図である。
【図２２】図１に示した一実施形態によるマイクロホンの回路構成および動作を説明するための断面図である。
【図２３】本発明による変形例によるマイクロホンに設けられたダイアフラムおよびその周辺の断面図である。
【図２４】従来のＳｉＮからなるダイアフラムを説明する概略構成図である。
【図２５】従来の圧電体からなるダイアフラムを説明する概略構成図である。
【図２６】従来の圧電体からなるダイアフラムを説明する概略構成図である。
【符号の説明】
【００４６】
１  シリコン基板
２、３  ＳｉＯ２層
４    開口部
５ａ   ポリシリコン層
５ｂ   ポリシリコン層（蓄電部材、半導体膜）
６     発電膜（発電部材）
７     ダイアフラム
８     ＳｉＮ層
９     ポリシリコン層
１０   背極板（電極板）
１１   ギャップ
１２   ＳｉＮ層
１３   音響孔
１４ａ、１４ｂ      電極
２７    整流素子
【図１】
2007013509.tif 000003
【図２】
2007013509.tif 000004
【図３】
2007013509.tif 000005
【図４】
2007013509.tif 000006
【図５】
2007013509.tif 000007
【図６】
2007013509.tif 000008
【図７】
2007013509.tif 000009
【図８】
2007013509.tif 000010
【図９】
2007013509.tif 000011
【図１０】
2007013509.tif 000012
【図１１】
2007013509.tif 000013
【図１２】
2007013509.tif 000014
【図１３】
2007013509.tif 000015
【図１４】
2007013509.tif 000016
【図１５】
2007013509.tif 000017
【図１６】
2007013509.tif 000018
【図１７】
2007013509.tif 000019
【図１８】
2007013509.tif 000020
【図１９】
2007013509.tif 000021
【図２０】
2007013509.tif 000022
【図２１】
2007013509.tif 000023
【図２２】
2007013509.tif 000024
【図２３】
2007013509.tif 000025
【図２４】
2007013509.tif 000026
【図２５】
2007013509.tif 000027
【図２６】
2007013509.tif 000028