(57)【要約】【課題】  データスキューを調整して高速に、かつ適正にデータ伝送ができ、しかも調整のために使用される電力がより小さいタイミング調整回路を提供する。【解決手段】  複数のデータの伝送タイミングを、データごとに、かつシリアルに調整するタイミング調整回路において、８層のクロック信号及びＤＡＴＡ０を入力し、複数のクロック信号の中からＤＡＴＡ０に対応する一のクロック信号を選択すると共に、選択されたクロック信号に係る調整値ａ１を出力する調整回路４０３、８層のクロック信号及びＤＡＴＡ１と、調整値ａ１とを入力し、調整値ａ１に基づいて８層のクロック信号の中からＤＡＴＡ１に対応する一のクロック信号を選択する調整回路４０３とを設ける。【選択図】  図４
2007036534.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータの伝送タイミングを、データごとに、かつシリアルに調整するタイミング調整回路であって、
複数のクロック信号及び少なくとも一のデータを入力し、複数のクロック信号の中から入力されたデータに対応する一のクロック信号を選択すると共に、選択されたクロック信号に係る情報である調整情報を出力する第１調整回路と、
複数のクロック信号及び少なくとも一のデータと、前記第１調整回路によって出力された調整情報とを入力し、該調整情報に基づいて複数のクロック信号の中から入力されたデータに対応する一のクロック信号を選択する第２調整回路と、
を備えることを特徴とするタイミング調整回路。
【請求項２】
前記第１調整回路は、複数のクロック信号のうち選択されたクロック信号を調整情報として出力し、
前記第２調整回路は、複数のクロック信号のうち調整情報が示すクロック信号に基づいて、複数のクロック信号のうち一のクロック信号を選択する範囲を決定することを特徴とする請求項１に記載のタイミング調整回路。
【請求項３】
複数のクロック信号及び少なくとも一のデータを入力し、複数のクロック信号の中から入力されたデータに対応する一のクロック信号を選択する他の調整回路がある場合、
前記第２調整回路は、選択されたクロック信号に係る情報である調整情報を出力して他の調整回路に入力し、該他の調整回路は、複数のクロック信号及び少なくとも一のデータと、前記第２調整回路によって出力された調整情報とを入力し、該調整情報に基づいて複数のクロック信号の中から入力されたデータに対応する一のクロック信号を選択することを特徴とする請求項１または２に記載のタイミング調整回路。
【請求項４】
クロック信号を遅延させることによって複数のクロック信号を生成する遅延クロック生成器をさらに備え、少なくとも前記第１調整回路及び前記第２調整回路は、前記遅延クロック生成器によって生成されたクロック信号を入力することを特徴とする請求項１から３のいずれか１項に記載のタイミング調整回路。
【請求項５】
前記第１調整回路において選択されたクロック信号と前記第２調整回路において選択されたクロック信号との相違に係る情報であるオフセット情報を記憶する記憶手段を備え、
前記第２調整回路は、前記第１調整回路によって出力された調整情報及びオフセット情報に基づいて入力されたデータに対応する一のクロック信号を選択することを特徴とする請求項１から４のいずれか１項に記載のタイミング調整回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、比較的高速のデータ伝送を受けるＩＣ回路において、データの伝送タイミングを調整するタイミング調整回路に関する。
【背景技術】
【０００２】
現在、５００ＭＨｚ〜１ＧＨｚといった比較的高速なデータ伝送が行われている。このようなデータ伝送にあっては、クロック信号と共に複数のデータが伝送されていて、理想的には、複数のデータがクロック信号に同期して同時に伝送されるよう設定されている。しかし、実際には、各データとクロック信号との間にわずかながらスキューが発生している。データ伝送が高速である場合、スキューがわずかであってもデータ伝送の受信側が受信されたデータを適正に再生することができない場合がある。
【０００３】
データ伝送のスキューを調整し、データを正しく伝送するための従来技術としては、例えば、特許文献１が挙げられる。特許文献１では、本来のクロック信号をわずかずつ遅延させて８層のクロックを生成し、このクロックのうちから各データの動作ポイントに一致するクロックを決定している。
特許文献１に記載された従来技術は、図６に示すように、最適クロック判定器６２が、ｘ個のデータをデータライン６１によって同時に受信する。また、ｎ層クロック生成器６３で生成された８層のクロック信号をも入力し、ｘ個のデータのすべてについてクロックを同時に調整する。このため、クロック調整回路を備えたＩＣ（Integrated Circuit）、
あるいはＩＣが組み込まれた機器を、クロック調整時に流れる電流の最大値（ピーク電流）に対応可能に設計することが必要になる。
【特許文献１】特開平１１−２７５０６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、クロック調整に比較的大きな値の電流が流れることを前提とする構成は、消費電力が大きい上、小型化に不利で携帯機器に使用し難いという欠点がある。例えば、近年、電子書籍として注目されている携帯可能なビューアは、記憶性液晶を用いた薄型のディスプレイを備え、カードメディア等に保存されているテキストや画像のデータを読み込み、高速に処理して表示することが要求される。
【０００５】
このような機器に特許文献１に記載された技術を適用した場合、クロックを調整するたびにバッテリ等に蓄積されている電力が比較的大量に失われ、電子ブックとして使用できる時間の短縮が顕著になるという不具合がある。また、ピーク電流に対応可能に設計する必要性から、機器が大型化し、書籍同様に携帯して使用するという電子ブックの要求にそぐわないという不具合がある。
【０００６】
また、ピーク電流を低減するためには、少量のデータラインずつクロック調整することが考えられる。しかし、このようにした場合、従来技術に比べてクロック調整にかかる時間が長くなり、機器の操作性を損なうおそれがある。
本発明は、このような点に鑑みてなされたものであって、データスキューを調整して高速に、かつ適正にデータ伝送ができ、しかも調整のために使用される電力がより小さく、調整の長時間化をも抑えることができるタイミング調整回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明のタイミング調整回路は、複数のデータの伝送タイミングを、データごとに、かつシリアルに調整するタイミング調整回路であって、複数のクロック信号及び少なくとも一のデータを入力し、複数のクロック信号の中から入力されたデータに対応する一のクロック信号を選択すると共に、選択されたクロック信号に係る情報である調整情報を出力する第１調整回路と、複数のクロック信号及び少なくとも一のデータと、前記第１調整回路によって出力された調整情報とを入力し、該調整情報に基づいて複数のクロック信号の中から入力されたデータに対応する一のクロック信号を選択する第２調整回路と、を備えることを特徴とする。
【０００８】
このような発明によれば、複数のデータの伝送タイミングをシリアルに調整するため、タイミング調整時にすべてのデータを同時に調整した場合に流れるピーク電流が流れることがなく、ピーク電流以下の電流に対応するよう設計することができる。また、データ伝送タイミングの処理時に隣り合うデータラインが発生するノイズに影響されることがなく、適正にデータ伝送タイミングを調整することができる。
【０００９】
また、第１調整回路が複数のクロック信号の中から入力されたデータに対応する一のクロック信号を選択すると共に、選択されたクロック信号に係る調整情報を第２調整回路に出力する。隣り合うデータラインにおいて適正なクロック信号にほとんどずれがないことから、第２調整回路は、調整情報に基づいてクロック信号を選択する範囲を絞り、複数のクロック信号のすべてをサンプリングすることなく適正なクロック信号を選択することが可能になる。
【００１０】
このような本発明は、適正なクロックを選択することによってデータスキューを調整し、高速に、かつ適正にデータ伝送ができる。また、調整にかかる処理量を低減し、処理のための動作時間を短縮することができるので、調整のために使用される電力がより小さく、しかも調整の長時間化を抑えるタイミング調整回路を提供することができる。
また、本発明のタイミング調整回路は、前記第１調整回路が、複数のクロック信号のうち選択されたクロック信号を調整情報として出力し、前記第２調整回路は、複数のクロック信号のうち調整情報が示すクロック信号に基づいて、複数のクロック信号のうち一のクロック信号を選択する範囲を決定することを特徴とする。
【００１１】
このような発明によれば、隣り合うデータラインにおいて適正なクロック信号にほとんどずれがないことから、第２調整回路は、調整情報に基づいてクロック信号を選択する範囲を絞り、複数のクロック信号のすべてをサンプリングすることなく適正なクロック信号を選択することが可能になる。
このような本発明は、適正なクロックを選択することによってデータスキューを調整し、高速に、かつ適正にデータ伝送ができる。また、調整にかかる処理量を低減し、処理のための動作時間を短縮することができるので、調整のために使用される電力がより小さく、しかも調整の長時間化を抑えるタイミング調整回路を提供することができる。
【００１２】
また、本発明のタイミング調整回路は、複数のクロック信号及び少なくとも一のデータを入力し、複数のクロック信号の中から入力されたデータに対応する一のクロック信号を選択する他の調整回路がある場合、前記第２調整回路は、選択されたクロック信号に係る情報である調整情報を出力して他の調整回路に入力し、該他の調整回路は、複数のクロック信号及び少なくとも一のデータと、前記第２調整回路によって出力された調整情報とを入力し、該調整情報に基づいて複数のクロック信号の中から入力されたデータに対応する一のクロック信号を選択することを特徴とする。
【００１３】
このような発明によれば、さらに多くの調整回路を備えた場合にあっても、順次調整情報を前段から後段の調整回路に出力し、効率的にデータ伝送のタイミングを調整することができる。
また、本発明のタイミング調整回路は、クロック信号を遅延させることによって複数のクロック信号を生成する遅延クロック生成器をさらに備え、少なくとも前記第１調整回路及び前記第２調整回路は、前記遅延クロック生成器によって生成されたクロック信号を入力することを特徴とする。
【００１４】
このような発明によれば、位相がわずかずつ異なって周波数が等しいクロック信号を比較的簡単に生成することができる。このため、わずかなデータスキューにも対応可能なクロック信号を簡単に生成することができる。
また、本発明のタイミング調整回路は、前記第１調整回路において選択されたクロック信号と前記第２調整回路において選択されたクロック信号との相違に係る情報であるオフセット情報を記憶する記憶手段を備え、前記第２調整回路が、前記第１調整回路によって出力された調整情報及びオフセット情報に基づいて入力されたデータに対応する一のクロック信号を選択することを特徴とする。
【００１５】
このような発明によれば、調整回路の指向にかかる特性を前段の調整回路とのずれのオフセット情報として記憶することができる。そして、オフセット情報に基づいて入力されたデータに対応する一のクロック信号を選択することにより、より正確に選択すべきクロック信号を選択することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図を参照して本発明に係るタイミング調整回路の実施形態１、実施形態２を説明する。なお、本実施形態では、実施形態１、実施形態２を具体的に説明するに先立って、本実施形態によって調整されるデータスキューについて説明する。
図１は、本実施形態のタイミング調整回路のＩＣにおける設置箇所を説明するための図である。本実施形態では、ＩＣ１が、クロック信号ライン１０３及びｘ本のデータライン１０５を使ってｘ個のデータを同時にクロック信号と共にＩＣ２へ送信する。本実施形態では、タイミング調整回路１０１をＩＣ２の側に設け、受信したデータのデータ間スキューを調整するものとする。
【００１７】
すなわち、ｘ個のデータは、本来クロック信号に同期するタイミングで同時に受信されるよう設計されている。しかしながら、ＩＣ２にデータが到達するタイミングは、データスキューによってわずかながらばらつきを生じている。データスキューは、ＩＣ等のパーツあるいは各バッファのピンの間におけるデータ伝達遅延のばらつきが原因で発生するものである。
【００１８】
図２にデータスキューを示し、図３にデータスキューとクロック信号との関係について示す。図２において、データの変化点Ｃ１、Ｃ２、Ｃ３は、本来同時に発生する。変化点同士の時間的なずれをデータスキューといい、図中に両矢印で示したデータ間スキューは、データ０とデータｘとのデータスキューを示すものである。
データスキューが発生すると、各データとクロック信号との間にもずれが発生する。本実施形態は、図３に示したように、オリジナルのクロック信号（ＣＬＫ０）を少しずつ遅延させてｎ個のクロック信号を生成する（ｎ番目のクロック信号をＣＬＫｎで示す）。そして、ｘ番目のデータを入力するのに適したクロック信号をｎ個のクロック信号からｘ番目のデータに対応するクロック信号として選択する。
【００１９】
データを入力するのに適したクロック信号とは、データの変化点Ｃ４がクロック信号の立上り、立下りのいずれとも一致しないタイミングで切り換わるクロック信号をいう。本実施形態では、複数のクロック信号のうち、データの変化点に信号の立上り、立下りの略中央が最も近いクロック信号を、このデータに対応するクロック信号とする。
なお、本明細書では、オリジナルを、クロック信号の立上りから次の立下りまでの時間を一定の時間間隔でずらして生成されたｎ個のクロック信号をｎ層のクロック信号という。本実施形態では、オリジナルのクロック信号から８層のクロック信号を生成し、この信号のいずれかを選択し、選択クロックとして出力するものとする。
【００２０】
（実施形態１）
次に、本発明の実施形態１について説明する。
図４は、実施形態１のタイミング調整回路を説明するための図である。タイミング調整回路は、複数のデータの伝送タイミングを調整する。タイミングの調整は、ＤＡＴＡ０〜ＤＡＴＡｘ−１のｘ個のデータを入力し、データごとにシリアル処理で行われる。このような実施形態１は、データラインが発生するノイズが隣り合って配置されたデータラインのタイミング調整に影響することをなくし、データに対応するクロック信号を適正に選択することを可能にする。
【００２１】
実施形態１のタイミング調整回路は、８層のクロック信号を生成するｎ層クロック生成器４０１と、タイミング調整部４とを備えている。ｎ層クロック生成器４０１は、クロック信号ｓを入力し、クロック信号ｓを遅延させることによって複数のクロック信号（８層分のクロック信号ｓ’）を生成する。
タイミング調整部４には、ｎ層クロック生成器４０１によって生成された８つのクロック信号が入力される。また、タイミング調整部４は、データライン１０５を介してＩＣ１からｘ個のデータを入力する。
【００２２】
タイミング調整部４は、ｘ個の複数の調整回路を備えている。図４では、このうち３個の調整回路である調整回路４０２、４０３、４０４を示している。ｎ層クロック生成器４０１によって生成された８層のクロック信号は、調整回路４０２〜４０４に入力される。
調整回路４０２〜４０４は、８層のクロック信号ｓ’、ｘ個のうち１つのデータを入力する。調整回路４０２に入力されるデータをＤＡＴＡ０、調整回路４０３に入力されるデータをＤＡＴＡ１、調整回路４０４に入力されるデータをＤＡＴＡ３と記す。調整回路４０２〜４０４は、８層のクロック信号の中から入力されたデータに対応するクロック信号を１つ選択すると共に、選択されたクロック信号に係る情報である調整情報を出力する。実施形態１では、この調整情報を調整値ａ１、ａ２、ａ３で示す。
【００２３】
調整回路４０２は、ＤＡＴＡ０と、８層のクロック信号とを入力し、ＤＡＴＡ０に対応するクロック信号を１つ選択する。実施形態１では、８層のクロック信号を各々クロック０、クロック１、クロック２、クロック３、クロック４、クロック５、クロック６、クロック７とし、各々を識別する。
調整回路４０２は、クロック０〜クロック７のうちＤＡＴＡ０の変化点が立上り、立下りタイミングの中央に最も近いクロックを選択する。選択されたクロック信号は、選択クロックＳ’’として出力され、ＩＣ２におけるデータ受信のタイミング調整に使用される。なお、調整回路４０２のクロック選択は、従来技術と同様にクロック０〜８のすべてをサンプリングし、ＤＡＴＡ０と対照する方法によって行われる。
【００２４】
また、調整回路４０２は、選択されたクロック信号（例えばクロック２）を示す情報を調整値ａ１として調整回路４０３に出力する。調整回路４０３は、調整値ａ１を入力し、調整値ａ１が示すクロック信号に基づいて、クロック０〜７のうちクロック信号を選択する範囲を決定する。そして、決定した範囲から選択されたクロック信号（例えばクロック３）を示す情報を調整値ａ２として調整回路４０４に出力する。
【００２５】
このような実施形態１によれば、調整回路４０２より後段の調整回路４０３、４０４は、前段の調整回路によって選択されたクロック信号に基づいてクロック信号の調整範囲を予め絞ることができる。すなわち、隣り合うデータライン間の選択すべきクロック信号のずれは一般的に小さいと考えられる。このため、後段の調整回路は、入力された調整値に基づいて選択すべきクロック信号の範囲を予測することができる。
【００２６】
上記したクロック信号選択の処理の具体例を以下に例示する。実施形態１では、各調整回路が、クロック２を示す調整値に基づいて選択すべきクロック信号の範囲をクロック４〜７とし、クロック３を示す調整値に基づいて選択すべきクロック信号の範囲をクロック５〜０とするよう設定されているものとする。
このような設定において、調整回路４０２が出力した調整値ａ１がクロック２を示す場合、調整回路４０３は、クロック０〜８の一部であるクロック４〜７をサンプリングしてＤＡＴＡ１に対応するクロックを選択する。この結果、例えばクロック３が選択された場合、クロック３を示す調整値ａ２が調整回路４０３から調整回路４０４に出力される。このとき、調整回路４０４は、クロック５〜０をサンプリングしてＤＡＴＡ２に対応するクロック信号を選択する。
【００２７】
このような実施形態１は、サンプリングにかかる時間がクロック０〜クロック８のすべてについてサンプリングするよりも短くなり、データのタイミング調整にかかる時間を短縮することができる。また、タイミング調整にあたっては、タイミング調整回路が選択の対象となるクロック信号に応じて高速に動作することが必要になり、調整時に比較的大きな電力が消費される。このため、選択の対象となるクロック信号の数を低減できる実施形態１は、調整にかかる消費電力低減においても効果を奏する。
【００２８】
また、データのタイミング調整の処理では、クロック選択処理の信頼性を高めるため、各クロック信号とデータとの対応を所定の時間以上観測している。しかし、実施形態１のように、調整値に基づいて決定された範囲にあるクロックは信頼性が高いため、観測時間も短縮することができる。このような実施形態１は、データのタイミング調整にかかる時間をいっそう短縮することができる。
【００２９】
（実施形態２）
次に、本発明の実施形態２について説明する。
図５は、本発明の実施形態２のタイミング調整回路を説明するための図である。実施形態２の構成のうち、実施形態１で説明した構成と同様の構成については同様の符号を付して示し、説明を一部略すものとする。
図５に示すように、実施形態２のタイミング調整回路は、レジスタ群５０１を備える点で実施形態１と相違する。
【００３０】
各データラインにおけるデータの伝送タイミングは、データラインの配置や引き回し等によって指向性が生じる。このような指向性は、実際に測定してみなければ分からない。また、温度環境や印加される電圧によっても変化するため、一回の測定で得られた結果が変化する可能性がある。
このような点に鑑み、実施形態２は、前段の調整回路において選択されたクロック信号と後段の調整回路において選択されたクロック信号との相違に係るオフセット情報を記憶するレジスタ群５０１を備える。レジスタ群５０１は、調整回路４０３にオフセット情報としてオフセット値ｏ１を出力するレジスタ５０１ａ、調整回路４０４にオフセット情報としてオフセット値ｏ２を出力するレジスタ５０１ｂを含む。
【００３１】
また、実施形態２では、後段の調整回路が、調整回路によって出力された調整値及びオフセット値に基づいて入力されたデータに対応する一のクロック信号を選択する。
実施形態２でいうオフセット値は、より後段の調整回路が選択すべきクロック信号の位相が前段の調整回路によって選択されたクロック信号に対してずれる方向と、ずれる量とによって表される。ずれの方向は＋また−の符号により、量は符号に付加される絶対値によって表される。
【００３２】
例えば、図５において、実施形態１と同様に、各調整回路が、クロック２を示す調整値に基づいて選択すべきクロック信号の範囲をクロック４〜７とし、クロック３を示す調整値に基づいて選択すべきクロック信号の範囲をクロック５〜０とするよう設定されているものとする。さらに、実施形態２では、オフセット値ｏ１が＋１、オフセット値ｏ２が−１に設定されているものとする。
【００３３】
このような設定において、調整回路４０２が出力した調整値ａ１がクロック２を示す場合、調整回路４０３は、クロック５〜０をサンプリングしてＤＡＴＡ１に対応するクロックを選択する。この結果、例えばクロック３が選択された場合、クロック３を示す調整値ａ２が調整回路４０３から調整回路４０４に出力される。このとき、調整回路４０４は、クロック３〜６をサンプリングしてＤＡＴＡ２に対応するクロック信号を選択する。
【００３４】
以上述べた実施形態２において、オフセット値は、機器をボードに実装し、予め決められたデータをデータラインに入力して得られる実測値に基づいて決定される。この実測では、従来と同様に、各調整回路が同時にデータに対応するクロック信号を選択する。そして、前段の調整回路によって選択されたクロック信号とのずれの方向や量をオフセット値として設定する。
【００３５】
このようなオフセット設定の処理は、ボードに機器を実装した状態で行うため、電子ブック等の携帯機器であっても消費電力を問題にすることなく実行することができる。
以上述べた実施形態２によれば、調整回路４０２〜４０４の指向にかかる特性を、オフセット値としてレジスタに保存しておくことができる。そして、後段の調整回路がオフセット値に基づいて入力されたデータに対応するクロック信号を選択するので、調整回路の配置等に関わる指向等をも加味してデータに対応するクロック信号を選択することができる。このようなクロック信号の選択によれば、データに対応するクロック信号をより正確に選択することができる。
【００３６】
また、実施形態２のデータ伝送タイミングの調整を定期的あるいは使用の状態の変化応じて実行することにより、機器の経時的な変化や使用環境、電気的な使用条件に応じたオフセット値を設定することができる。このような実施形態２によれば、データに対応するクロック信号をより正確に選択することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態１、実施形態２のタイミング調整回路のＩＣにおける設置箇所を説明するための図である。
【図２】データスキューについて説明するための図である。
【図３】データスキューとクロック信号との関係について説明するための図である。
【図４】本発明の実施形態１のタイミング調整回路を説明するための図である。
【図５】本発明の実施形態２のタイミング調整回路を説明するための図である。
【図６】従来技術を説明するための図である。
【符号の説明】
【００３８】
１０１  タイミング調整回路、１０３  クロック信号ライン、１０５  データライン、４０１  ｎ層クロック生成器、４０２，４０３，４０４  調整回路、５０１  レジスタ群、５０１ａ，５０１ｂ  レジスタ
【図１】
2007036534.tif 000003
【図２】
2007036534.tif 000004
【図３】
2007036534.tif 000005
【図４】
2007036534.tif 000006
【図５】
2007036534.tif 000007
【図６】
2007036534.tif 000008